



เครื่องทดลองและทดสอบออปแอมป์ด้วยไมโครคอมพิวเตอร์

OPAMP EXPERIMENTAL AND TESTING EQUIPMENT WITH MICROCOMPUTER



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต
สาขาเทคโนโลยีอิเล็กทรอนิกส์ คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2537

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มี

034921

เครื่องทดลองและทดสอบอปแอมป์ด้วย ไมโครคอมพิวเตอร์
(OPAMP EXPERIMENTAL AND TESTING EQUIPMENT WITH MICROCOMPUTER)

นายบุญชนะ ภูระหงษ์ รหัส 35-103104
นายสมเกียรติ อุดมหารชากุล รหัส 35-103120

อาจารย์ที่ปรึกษา

อาจารย์ไพศาล สิทธิโยภาสกุล

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต
สาขาเทคโนโลยีอิเล็กทรอนิกส์ คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2537

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องทดลองและทดสอบออปแอมป์ด้วย ไมโครคอมพิวเตอร์
(OPAMP EXPERIMENTAL AND TESTING EQUIPMENT WITH MICROCOMPUTER)

นายบุญชนะ ภูระหงษ์ รหัส 35-103104
นายสมเกียรติ อุดมหาระยากุล รหัส 35-103120

ได้รับพิจารณาอนุมัติให้นับเป็นส่วนหนึ่งของการศึกษา
ตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต
สาขาวิชาเทคโนโลยีอิเล็กทรอนิกส์ คณะวิศวกรรมศาสตร์

คณะกรรมการตรวจสอบปริญญาโท

ประธานกรรมการ

กรรมการ

กรรมการ

กรรมการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชื่อเรื่องปริญญานิพนธ์	เครื่องทดลองและทดสอบออปแอมป์ด้วย ไมโครคอมพิวเตอร์
ชื่อผู้จัดทำ	นายบุญชนะ ภูระหงษ์ นายสมเกียรติ อุดมธรรษากุล
อาจารย์ที่ปรึกษา	อาจารย์ไพศาล สิทธิโยภาสกุล
ภาควิชาเทคนิคอุตสาหกรรม	
ปีการศึกษา 2537	

บทคัดย่อ

เครื่องทดลองและทดสอบออปแอมป์ด้วย ไมโครคอมพิวเตอร์ เป็นเครื่องที่ใช้สำหรับทำการทดสอบคุณสมบัติทางพารามิเตอร์และทดลองวงจรพื้นฐานของออปแอมป์ โดยใช้ซอฟต์แวร์ควบคุมแผงวงจรทดลอง ให้ได้ตามรูปแบบของวงจรที่เราจะทดลองหรือทดสอบ และทำการคำนวณค่าของเอาต์พุต แสดงผลที่จอคอมพิวเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


PROJECT REPORT TITLE OPAMP EXPERIMENTAL AND TESTING EQUIPMENT
 WITH MICROCOMPUTER

NAME MR. BOONCHANA PHURAHONG
 MR. SOMKIAT UDOMHUNSAKUL

PROJECT REPORT ADVISOR MR. PAISAN SITTIYOPASAKUL

DEPARTMENT OF INDUSTRIAL TECHNOLOGY

ACADEMIC YEAR 1994




ABSTRACT

Opamp experimental and testing equipment with microcomputer is used to test parameter and basic circuits of operational amplifier. By the software is controled test and experiment on the circuit board. It has been from the spectification circuit. And calculate output showed on the monitor.

กิตติกรรมประกาศ

ปริญญานิพนธ์ เรื่อง เครื่องทดลองและทดสอบออปแอมป์ด้วยไมโครคอมพิวเตอร์ ฉบับนี้ สำเร็จลงได้ โดยได้รับความช่วยเหลือและคำแนะนำแนวทางการทดลองต่าง ๆ เป็นอย่างดี จาก อาจารย์ไพศาล ลิทธิโยภาสกุล ซึ่งเป็นอาจารย์ที่ปรึกษารวมทั้งอาจารย์ประจำภาควิชา เทคนิคอุตสาหกรรมท่านอื่น ๆ ตลอดจนเพื่อนและครู - อาจารย์ แผนกช่างอิเล็กทรอนิกส์และ เทคนิคคอมพิวเตอร์ สถาบันเทคโนโลยีราชมงคล วิทยาเขตนนทบุรี ซึ่งได้ช่วยเหลือให้คำแนะนำเพิ่มเติม และให้กำลังใจตลอดมา ผู้จัดทำใคร่ขอขอบพระคุณทุกท่านเป็นอย่างสูง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า	
บทคัดย่อ	I	
กิตติกรรมประกาศ	II	
บทที่ 1	คุณสมบัติของออปแอมป์	1
บทที่ 2	การทดสอบพารามิเตอร์ของออปแอมป์	18
บทที่ 3	แนวความคิดและการออกแบบวงจร Z-80 กับ PIA 8255 เส้นทางการสื่อสารพอร์ตแบบอนุกรม การออกวงจรที่ใช้งาน	27 29 37 39
บทที่ 4	การทดลองและทดสอบ การใช้งานของเครื่อง การทดลอง ปัญหาและอุปสรรค สรุปวิจัยและข้อเสนอแนะ	46 47 48 73 73
เอกสารอ้างอิง	74	
ภาคผนวก	75	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

คุณสมบัติของออปแอมป์


ออปแอมป์คืออุปกรณ์ชนิดหนึ่งที่ถูกออกแบบมาให้สามารถทำงานได้หลายรูปแบบ และยังเน้นความสะดวกในการนำไปใช้งานได้ด้วย โดยสามารถประกอบเป็นวงจรได้โดยการต่อร่วมกับอุปกรณ์ภายนอกเพียงไม่กี่ตัวเท่านั้น ในอดีตออปแอมป์จะประกอบขึ้นจากอุปกรณ์หลายตัวที่ถูกนำมาบรรจุไว้ในภาชนะชิ้นเดียวกัน ซึ่งนอกจากจะทำให้ออปแอมป์มีขนาดใหญ่แล้ว ยังอาจมีประสิทธิภาพค่อนข้างต่ำด้วย แต่ปัจจุบันเราสามารถซื้อออปแอมป์ในรูปแบบของวงจรรวม (IC) ได้ตามท้องตลาด และจากคุณสมบัติ IC ออปแอมป์ที่ได้พัฒนามาขึ้นทำให้อุปกรณ์ชนิดนี้เป็นที่รู้จักกันอย่างแพร่หลาย

คุณสมบัติทั่วไป

โดยทั่วไปแล้ว เราสามารถกล่าวได้ว่า ไอซีออปแอมป์คือ อุปกรณ์โซลิตสเตท (SOLIDSTATE) ชนิดหนึ่งที่สามารถตรวจวัดระดับสัญญาณไฟตรงและ ไฟสลับได้ และยังสามารถนำไปใช้ขยายสัญญาณได้อีกด้วย ไอซีออปแอมป์พื้นฐานจะต้องประกอบด้วยวงจรมายในภาคต่าง ๆ ดังนี้ คือ

1. ดิฟเฟอเรนเชียลออปแอมป์ หรือ วงจรขยายผลต่าง (DIFFERENTIAL AMPLIFIER) ที่มีอินพุทอินพีแดนซ์สูงมาก
2. วงจรขยายแรงดันซึ่งมีอัตราขยายสูงมาก
3. วงจรขยายภาคเอาต์พุทที่มีเอาต์พุทอินพีแดนซ์ต่ำมาก

รูปที่ 1.1 แสดงบล็อกไดอะแกรมของวงจรมายในภาคต่าง ๆ ของออปแอมป์ ดังกล่าวและจากรูปจะสังเกตเห็นว่า แรงดันไฟตรงที่จ่ายให้แก่ออปแอมป์มักประกอบด้วย ไฟบวกและลบ เพื่อให้เอาต์พุทสามารถสวิง ได้ทั้งซีกบวกและลบ เทียบกับกราวด์




รูปที่ 1.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากคุณสมบัติดังกล่าวของออปแอมป์ที่กล่าวมา ทำให้เราสามารถสรุปคุณสมบัติที่สำคัญบางประการของออปแอมป์ในอุดมคติ ดังนี้

1. เนื่องจากอินพุตอิมพีแดนซ์ของออปแอมป์ค่าสูงเป็นอนันต์ กระแสเข้าที่อินพุตจะต่ำจนเกือบเท่ากับศูนย์ หรืออีกนัยหนึ่ง ไม่มีกระแสอินพุตเข้าสู่ออปแอมป์เลย
 2. อัตราขยายขณะเปิดลูป A (ขณะที่ยังไม่มีการป้อนกลับ) จะมีค่าสูงมาก ซึ่งหมายความว่า แรงดันระหว่างขั้วอินพุตควรมีค่าใกล้ศูนย์ (เนื่องจาก $V_{out}/A = V_{in}$)
 3. เอาต์พุตอิมพีแดนซ์มีค่าต่ำมากจนไม่ทำตัวเป็น โหลดต่อภาค เอาต์พุตของวงจรขยาย
- รูป 1.2 แสดงสัญลักษณ์ทั่วไปของออปแอมป์ ซึ่งประกอบด้วยขั้วอินพุต 2 ขั้ว ขั้วสำหรับแหล่งจ่ายไฟ 2 ขั้ว ขั้วเอาต์พุต 1 ขั้ว และขั้วสำหรับปรับออฟเซตหรือการชดเชยความถี่อีก 2 ขั้ว




รูปที่ 1.2

ขั้วอินพุตทั้งสองของออปแอมป์มีลักษณะต่างกันดังนี้ คือ สำหรับขั้วลบเมื่อป้อนไฟตรงหรือไฟสลับเข้าไป ในขณะที่ขั้วบวกต่อกับจุดอ้างอิงจุดหนึ่ง สัญญาณที่ออกมาที่เอาต์พุตจะกลับเฟสกับอินพุต 180 องศา ส่วนการป้อนสัญญาณที่ขั้วบวกเอาต์พุตจะมีเฟสตรงกับอินพุต ดังนั้นจึงกล่าวได้ว่าเครื่องหมายที่อินพุต คือการแสดงเฟสของเอาต์พุตเทียบกับอินพุต ส่วนขั้วสำหรับปรับออฟเซต หรือชดเชยความถี่นั้น โดยมากมักไม่ถูกแสดงในวงจรทั่วไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการนำออปแอมป์ไปใช้งานจริงนั้น เราอาจไม่จำเป็นต้องศึกษาให้ลึกซึ่งถึงวงจรภายใน แต่อย่างไรก็ตาม ในรูป 1.1 จะแสดงวงจรรภายในของออปแอมป์ 741 ซึ่งผู้สนใจสามารถศึกษารายละเอียดเพิ่มเติมจากสเป็ค หรือ รายละเอียดของผู้ผลิต

หากนำวงจรในรูป 1.3 มาเปรียบเทียบกับรูป 1.1 จะสามารถแยกวงจรออกเป็น 3 ภาค ได้เช่นกัน โดยมีทรานซิสเตอร์ Q_1 และ Q_2 ทำหน้าที่เป็นดิฟเฟอเรนเชียลแอมป์ ทรานซิสเตอร์ Q_{16} , Q_{17} ซึ่งถูกต่อแบบคาร์ลิ่งตันทำหน้าที่เป็นวงจรรขยายแรงดันที่มีอัตราขยายสูงมาก ส่วนภาคเข้าที่พุทจะประกอบด้วย Q_{14} และ Q_{20} ทรานซิสเตอร์ Q_{15} นั้น มีไว้สำหรับจำกัดกระแสและป้องกันออปแอมป์เสียหาย เมื่อเข้าที่พุทถูกลัดวงจร ส่วนอุปกรณ์ตัวอื่นๆ จะทำหน้าที่ในการจัดไบอัส และช่วยในการขยายสัญญาณสำหรับออปแอมป์



รูปที่ 1.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คุณสมบัติและพารามิเตอร์บางชนิดของออปแอมป์

1. อินพุตอิมพีแดนซ์

ในทางอุดมคติควรมีค่าเท่ากับอนันต์ แต่ในความเป็นจริง อินพุตอิมพีแดนซ์จะมีค่าประมาณ 1 เมกกะโอห์ม (1×10^6) ค่าอินพุตอิมพีแดนซ์นี้ยังมีค่ามากขึ้นเท่าใด ออปแอมป์ตัวนั้นก็ทำงานได้ดียิ่งขึ้น นอกจากนี้ เมื่อนำออปแอมป์ไปใช้งานในย่านความถี่สูง ควรระวังผลจากอินพุตคาปาซิแตนซ์ของวงจรด้วยซึ่งมักมีค่าประมาณ 2 พิโกฟาร์ด (2×10^{-12} ฟาร์ด) เมื่อขั้วอินพุตขั้วหนึ่งต่อกับกราวด์

2. เอ๊าท์พุตอิมพีแดนซ์

ดังที่ได้กล่าวมาแล้วว่า ออปแอมป์ในอุดมคติจะมีเอ๊าท์พุตอิมพีแดนซ์เป็นศูนย์ แต่ในความเป็นจริง ค่านี้อาจมีได้ตั้งแต่ 25 ถึงหลายพันโอห์มขึ้นไป แต่อย่างไรก็ตาม เรามักสมมติให้เอ๊าท์พุตอิมพีแดนซ์ในวงจรมีค่าเป็นศูนย์ เพื่อง่ายต่อการคำนวณและวิเคราะห์

จากคุณสมบัติของออปแอมป์ที่มีอินพุตอิมพีแดนซ์สูง และมีเอ๊าท์พุตอิมพีแดนซ์ต่ำ ออปแอมป์จึงเปรียบเสมือนเป็นอุปกรณ์ซึ่งมีคุณสมบัติเป็นอิมพีแดนซ์แมตชิ่ง (IMPEDANCE MATCHING) ที่ดี ตัวหนึ่ง

3. กระแสไบอัสค่านินพุต

เนื่องจากอินพุตอิมพีแดนซ์ของออปแอมป์ไม่เป็นอนันต์ ดังนั้น จึงมีกระแสค่าน้อย ๆ (มีหน่วยเป็น นาโน (10^{-9}) ถึง ไมโคร (10^{-6}) ออปแอมป์) ไหลผ่านขั้วอินพุตทั้งสอง ซึ่งค่าเฉลี่ยของกระแสดังกล่าวถูกเรียกว่าเป็น "กระแสไบอัสค่านินพุต" กระแสจะก่อให้เกิดความไม่สมดุลในวงจรภายใน ซึ่งจะเป็ผลกระทบท่อภาคเอ๊าท์พุตด้วย ดังนั้น กระแสนี้ควรถูกกำจัดให้มีค่าต่ำสุด (อาจทำได้โดยการใช้ออปแอมป์ที่มีอินพุตเป็น FEI)

4. แรงดันออฟเซ็ท (OFFSET) ที่เอ๊าท์พุต

แรงดันออฟเซ็ทที่เอ๊าท์พุตเกิดขึ้นจากกระแสไบอัสค่านินพุตซึ่งในทางอุดมคติ เมื่อแรงดันอินพุตระหว่างขั้วทั้งสองมีค่าเท่ากัน แรงดันที่เอ๊าท์พุตควรเป็นศูนย์ แต่โดยทั่วไปมักไม่เป็นเช่นนั้น คือ มักมีแรงค่านึงปรากฏที่เอ๊าท์พุตขณะที่อินพุตเป็นศูนย์ ซึ่งเราสามารถแก้ไขได้โดย

การปรับแรงดัน หรือ กระแสออฟเซ็ทที่อินพุต แล้วปรับจนได้ $V_{out} = 0$ โวลต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


5. กระแสออฟเซ็ทที่อินพุท

ในการปรับแรงดันออฟเซ็ทที่เอาต์พุทให้มีค่าเป็นศูนย์ กระแสอินพุททั้งสองข้างควรมีค่าเท่ากัน แต่ในทางปฏิบัติจะพบว่า เราต้องจ่ายกระแสให้แก่อินพุทข้างหนึ่งมากกว่าอีกข้างหนึ่งเสมอ เพื่อให้แรงดันเอาต์พุทมีค่าเป็นศูนย์ ซึ่งกระแสออฟเซ็ทนี้อาจมีค่าประมาณ 20 มิลลิแอมป์

6. แรงดันออฟเซ็ทที่อินพุท

ในอุดมคติ แรงดันเอาต์พุทจะเท่ากับศูนย์ก็ต่อเมื่อแรงดันระหว่างขาอินพุทมีค่าเป็นศูนย์เช่นกัน แต่ในทางปฏิบัติ ความไม่สมดุลภายในวงจรมักทำให้เราต้องบ่อนแรงดันค่าหนึ่งแก่อินพุทใดๆเสมอ เพื่อให้แรงดันเอาต์พุทเป็นศูนย์

7. การปรับออฟเซ็ทให้เป็นศูนย์ (OFFSET NULLING)



ในการปรับแรงดันเอาต์พุทให้เป็นศูนย์ หรือ การปรับแรงดันออฟเซ็ทที่อินพุทให้เป็นศูนย์นั้นเราอาจใช้ขั้ว OFFSET NULLING ที่ผู้ผลิตได้เตรียมไว้ให้แล้ว โดยให้ศึกษาข้อมูลรายละเอียดของออปแอมป์เบอร์นั้นๆ รูปที่ 1.4 แสดงวงจรที่ใช้ในการตั้งค่าศูนย์ให้แก่ออปแอมป์โดยมีขั้นตอนดังนี้

1. ตรวจสอบวงจรให้เรียบร้อยและ เช็ควงจรที่ค่านำมาต่อ
2. ลดระดับสัญญาณอินพุทจนเหลือศูนย์ ถ้ามีตัวต้านทานต่ออนุกรมกับอินพุทอยู่ ให้ตรวจสอบดังนี้

ก) ถ้าตัวต้านทานนั้นมีค่าสูงกว่าอิมพีแดนซ์ของแหล่งกำเนิดสัญญาณอินพุทตั้งแต่ 1% ขึ้นไป ปลดตัวต้านทานไว้เช่นเดิม

ข) หากตัวต้านทานดังกล่าวมีค่าน้อยกว่าหรือเท่ากับ ให้นำแหล่งกำเนิดสัญญาณอิน

พุทนั้นออก แล้วต่อตัวต้านทานที่มีขนาดเท่ากับอินพุทอิมพีแดนซ์ของแหล่งกำเนิดอินพุทเข้าแทน เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้ผู้ใดเห็นประโยชน์ในการนำเอกสารนี้ไปใช้ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ค) ต่อไหลคเข้ายังขั้วเอาต์พุท
- ง) บ้อนไฟตรงให้วงจร
- จ) วัดแรงดันที่เอาต์พุทด้วย โวลท์มิเตอร์ หรือ ออสซิลโลสโคป(แรงดันเอาต์พุท อาจมีค่าต่ำเพียง ไม่มีมิลลิโวลท์ ดังนั้น ควรใช้อุปกรณ์สำหรับวัดที่เหมาะสม)
- ฉ) ปรับตัวต้านทานชนิดปรับค่า ได้จน V_{out} มีค่าเป็นศูนย์
- ช) ถอดอุปกรณ์ที่เพิ่มเข้าไป แล้วต่อวงจรดังเดิม แต่ห้ามแตะต้องตัวต้านทานปรับค่าได้

8. ผลของอุณหภูมิ

อุณหภูมิมีผลต่ออุปกรณ์โซลิดสเตททุกชนิด รวมทั้งออปแอมป์ ดังนั้น ผลกระทบจากอุณหภูมิจะทำให้ กระแสและแรงดันออฟเซ็ทเปลี่ยนแปลงไป ซึ่งเราเรียกการเปลี่ยนแปลงอันเกิดขึ้นจากอุณหภูมิว่า "ดริฟท์" ดังนั้นในการทำงาน ควรตรวจสอบด้วยว่าออปแอมป์จะมีเปอร์เซ็นต์การผิดพลาดมากน้อยเพียงใด หากอุณหภูมิเปลี่ยนแปลงไป

9. การชดเชยความถี่

ปัญหาที่เกิดขึ้นกับออปแอมป์ ที่ใช้ในย่านความถี่สูงก็คือ การออสซิลเลท (OSCILLATION) ซึ่งเกิดจากอัตราขยายที่มีค่าค่อนข้างสูงของออปแอมป์เอง และยังเกิดจากการเลื่อนเฟส (PHASE SHIFT) ณ จุดต่างๆภายในวงจร เป็นผลให้เราไม่สามารถควบคุมอัตราขยายของสัญญาณป้อนกลับได้ วิธีแก้ปัญหาก็คือ ต่อตัวเก็บประจุชดเชยให้แก่วงจร ซึ่งจะทำการชดเชยของออปแอมป์มีขนาดลดลงเมื่อความถี่สูงขึ้น

10. อัตราสลัว (SLEW RATE)

อัตราสลัว คือ อัตราการเปลี่ยนแปลงสูงสุดของแรงดันเอาต์พุทเทียบกับเวลา
 ดังนั้น อัตราสลัว = การเปลี่ยนแปลงสูงสุดของแรงดันเอาต์พุท / การเปลี่ยนแปลงเวลา

$$= (\Delta V_{out} (\max)) / (\Delta t)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ตัวอย่างเช่น ออปแอมป์ 741 ซึ่งมีอัตราสลับเท่ากับ 0.5 โวลต์/ไมโครวินาที แสดงว่าการเปลี่ยนแปลงสูงสุดของแรงดัน เอาท์พุทสำหรับออปแอมป์ตัวนี้มีค่า 0.5 โวลต์ภายในช่วงเวลา 1×10^{-6} วินาทีโดยมีค่าคาปาซิแตนซ์ของตัวเก็บประจุเป็นตัวจำกัดอัตราสลับของออปแอมป์ (ตัวเก็บประจุที่ว่่านี้อาจเป็นชนิดที่ต่อจากภายนอก หรือตัวเก็บประจุภายใน IC เองก็ได้) อัตราสลับที่มีค่าต่ำจะเป็นผลให้แรงดันที่เอาท์พุทมีการสนองตอบเปลี่ยนแปลงช้าลง เมื่อเทียบกับอินพุตดังแสดงในรูปที่ 1.5 เมื่อสัญญาณอินพุทมีความถี่สูงมากขึ้นเท่าใด อัตราสลับจะมีบทบาทต่อการตอบสนอง ณ เอาท์พุทอย่างเด่นชัดยิ่งขึ้นซึ่งสามารถจะสังเกตได้จากเอาท์พุทที่จะเห็นมากขึ้น หากอัตราสลับมีค่าน้อย หรืออีกนัยหนึ่งออปแอมป์ที่มีอัตราสลับสูงจะมีแบนด์วิดท์กว้างกว่านั่นเอง



11. การตอบสนองต่อความถี่

อัตราขยายของออปแอมป์จะลดลงเมื่อความถี่สูงขึ้น ดังแสดงในรูป 6 จะพบว่าอัตราขยายที่ผู้ผลิตแสดงไว้ในคาต้าชีท (data sheet) จะเป็นอัตราขยายที่ความถี่ 0 เฮิรท์ซ หรือ ไฟตรง (ซึ่งแสดงให้เห็นความถี่สูงสุดของออปแอมป์) ในการทำงานแบบลูปเปิด จะเห็นได้ว่าวงจรมีเสถียรภาพต่ำมาก นั่นคือ เมื่อความถี่เพิ่มขึ้นสิบเท่า อัตราขยายจะลดลง 10 เท่าทันที เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่นใดทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยทั่วไปแบนด์วิดธ์ของวงจรมักจะหมายถึงช่วงอัตราความถี่ที่อัตราขยายมีค่า 70.7 % ของอัตราขยายสูงสุด จากตัวอย่างในรูป แบนด์วิดธ์ของออปแอมป์ขณะเปิดลูป จะมีค่าประมาณ 10 เฮิรท์ซ ดังนั้นหากต้องการให้วงจรที่ออกแบบขึ้นสามารถทำงานได้ที่ความถี่อินพุตสูง ๆ จะต้องป้องกันสัญญาณจากอินพุตกลับมายังเอาต์พุต(การป้อนกลับแบบลบ) ซึ่งจะทำให้อัตราขยายของลูปปิดลง แต่ในขณะเดียวกัน ความถี่ที่อัตราขยายเท่ากับ 70.7 % ของอัตราขยายสูงสุดก็จะเพิ่มขึ้นด้วย อัตราเท่ากับส่วนจุดที่มีอัตราขยายเท่ากับหนึ่ง (UNITY-GAIN POINT) จะแสดงค่าสูงสุดของออปแอมป์เมื่ออัตราขยายมีค่าเป็นหนึ่ง



รูปที่ 1.6

12. ผลคูณของอัตราขยายและแบนด์วิดธ์

จากที่ได้อธิบายมาในหัวข้อที่แล้วว่า เมื่ออัตราขยายลดลงเมื่อใด ความถี่ก็จะสูงขึ้นด้วยจำนวนเท่าของค่านั้นด้วย ซึ่งแสดงว่า ผลคูณระหว่างอัตราขยายและแบนด์วิดธ์จะมีค่าคงที่เสมอไป และเราสามารถหาค่านี้ได้จากจุดซึ่งมีอัตราขยายเท่ากับหนึ่ง(ค่านี้จะหาได้จากคาตาต้าซีท) ผลคูณนี้มีประโยชน์อย่างมากในการประมาณค่าความถี่สูงสุดที่วงจรสามารถทำงานได้ ตัวอย่างเช่น หากเราพบว่า ความถี่ที่อัตราขยายมีค่าเท่ากับหนึ่ง (หาจาก DATA SHEET) มีค่าเป็นหนึ่งเมกกะเฮิรท์ซ (ดังแสดงในรูป1.6) และอัตราขยายของวงจรมีค่าเท่ากับ 10 ดังนั้นความถี่สูงสุดที่เราประมาณไว้ควรมีค่าอยู่ในราว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



$$BW \text{ (แบนด์วิดท์)} = \frac{1,000,000}{100} = 10 \text{ กิโลเฮิรตซ์}$$

100


13. อัตราการลดสัญญาณชนิดคอมมอนโหมด (CMRR)

COMMON-MODE REJECTION RATIO เป็นคุณสมบัติอย่างหนึ่งของออปแอมป์ที่ได้มาจากภาคอินพุตที่เป็นดิฟเฟอเรนเชียลแอมป์ หมายความว่า หากสัญญาณที่เข้ามายังขั้วอินพุตทั้งสองมีเฟสตรงกัน และยังมีขนาดเท่ากัน (สัญญาณแบบนี้เรียกว่าอยู่ในคอมมอนโหมด) สัญญาณทั้งสองนี้จะถูกกำจัดทิ้งไป ดังนั้น เอาท์พุทจะเป็นศูนย์ ส่วนสัญญาณที่มีขนาดต่างกันและมีเฟสต่างกัน จะเรียกว่าอยู่ในดิฟเฟอเรนเชียลโหมด

ตัวอย่างเช่น วงจรในรูป 1.7 สัญญาณในดิฟเฟอเรนเชียลโหมดทั้งสองตัวซึ่งมีความถี่ 1020 เฮิรตซ์ ถูกป้อนเข้าไปยังขั้วอินพุทของออปแอมป์ แต่ในขณะเดียวกัน สัญญาณทั้งสองจะเก็บสัญญาณรบกวน 60 เฮิรตซ์เข้ามาในขณะเดินทาง ทำให้เกิดรูปคลื่นดังภาพ ทว่า เมื่อป้อนสัญญาณเข้าไปแล้วสัญญาณรบกวนความถี่ 60 เฮิรตซ์ จะถูกกำจัดออกไป เนื่องจากเป็นสัญญาณชนิดคอมมอนโหมด ซึ่งความสามารถในการกำจัดสัญญาณคอมมอนโหมดนี้ เราเรียกอ่า CMRR หาได้จากสมการ

$$CMRR = \frac{A_D}{A_{c.m}}$$

โดย A_D คือ อัตราขยายสำหรับสัญญาณแบบดิฟเฟอเรนเชียล ส่วน $A_{c.m}$ คือ อัตราขยายสำหรับสัญญาณคอมมอนโหมด ดังนั้น ยิ่ง CMRR ของออปแอมป์มีค่าสูงเท่าไร หมายความว่า สัญญาณรบกวนจะถูกกำจัดลงมากขึ้นเท่านั้น



รูปที่ 1.7

วงจรพื้นฐานของออปแอมป์


1. INVERTING AMPLIFIER

Inverting amplifier ได้แสดงไว้ในรูปที่ 1.8 " + input" ต่อลง ground ในบางกรณีอาจผ่านตัว resistor เป็น bias compensation ด้วย ตามรูป R_2 เป็น feedback path จาก output มายัง input ถ้าให้ e เป็นค่าของ voltage ระหว่าง inverting input กับ ground

$$e_{in} - e / R_1 = e - e_{out} / R_2$$

แต่เนื่องจาก input impedance ของ operational amplifier มีค่า infinite นั่นคือไม่มีกระแสไหลเข้าไปใน amplifier กระแสไหลผ่าน R_1 จึงมีค่าเท่ากับ กระแสที่ไหลผ่าน R_2 อีกทั้ง open loop gain ของ operational amplifier มีค่า infinite , voltage e จึงเป็นศูนย์ เพราะฉะนั้น

$$e_{out} / e_{in} = - R_2 / R_1$$




รูปที่ 1.8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. NON-INVERTING AMPLIFIER

Non-inverting amplifier ได้แสดงในรูปที่ 1.9 เมื่อ open loop gain ของ amplifier มีค่า infinite . voltage ระหว่าง inverting terminal และ non-inverting terminal จึงมีค่าน้อยมากแทบไม่ต้องคำนึงถึง voltage ครอบ R_1 ก็มีค่าเท่ากับ e_{in} และเมื่อไม่มีกระแสไหลผ่าน inverting input กระแสผ่าน R_2 จะเท่ากับ กระแสผ่าน R_1 เพราะฉะนั้น



รูปที่ 1.9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า. ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3. SUMMING AMPLIFIER

วงจร adder ให้ output signal ที่เป็นสัดส่วนกับผลรวมของ input signal หลาย ๆ อันดังแสดงในรูป 1.10 ซึ่งเป็น 2 input adder circuit. input ทั้ง 2 ป้อนแยกผ่าน resistor ให้กับ inverting input แต่ voltage ที่ non-inverting input มีค่าใกล้เคียงกันเหมือนเช่นเคย inverting input จึงเป็น virtual ground source voltage e_a, e_b ที่เป็นสัญญาณ input จึงมอง input ของ op-amp เห็นเพียง resistor เท่านั้น ผลรวมของ input current ที่ผ่าน R_A, R_B จะมีค่าเท่ากับกระแสที่ไหลผ่าน R_2 และ amplifier นี้มี open loop gain สูงมากไม่ถึง input current เพราะฉะนั้น

$$e_a / R_A + e_b / R_B = - e_{out} / R_2$$

หาก $R_A = R_B = R$ เราจะได้

$$e_{out} = - R_2 / R (e_a + e_b)$$




รูปที่ 1.10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกวนนำไปใช้

4. VOLTAGE FOLLOWER

เป็นการ modify แบบเฉพาะของ noninverting amplifier มีค่าเป็น unit gain ดังรูปที่ 1.11 ในวงจรนี้ R_{in} จะเพิ่มเป็น infinity, R_f จะเป็น 0 และ feedback เป็น 100% นั่นคือ E_o จะเท่ากับ E_{in} และเนื่องจาก $E_s = 0$, วงจรในรูป จึงเรียกว่า "Voltage follower". Impedance สองวงจรจะมีค่าเป็น infinity




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. Differentiator

วงจร differentiator ได้แสดงไว้ในรูปที่ 1.12 ใช้ประโยชน์ในการทำ differentiate ในทาง mathematic.output signal จะเป็นสัดส่วนกับอนุพันธ์ของ input signal

$$V_{out} = -R_2 C_1 \cdot (dV_1 / D_t)$$



รูปที่ 1.12 differentiator circuit

ด้วยเหตุที่การทำงานของ differentiator ตรงกันข้ามกับ integrator จึงได้ output เป็น square wave จาก input ที่เป็น trianger signal ในที่นี้เราให้ trianger signal มีขนาด 2.5 V_{P-P} ที่ความถี่ 1 KHz หรือ period เท่ากับ 1 msec ดังนั้น

$$dV/dt = 2.5 \text{ V} / 0.5 \text{ msec} = 5 \text{ V} / \text{msec}$$

แทนค่า dV/dt

$$\begin{aligned} V_{out} &= -(10\text{Kohms} \times 0.1\mu\text{F} \times 5\text{v/msec}) \\ &= 5 \text{ Vp-p} \end{aligned}$$

ตามรูปความต้านทาน R₁ ทำหน้าที่จำกัด gain ของ differentiator ที่

ความถี่สูงโดยมี corner frequency อยู่ที่
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$f = 1/(2\pi R_2 C_1)$$

f ควรมีค่าน้อยเป็น 10 เท่าของ input frequency โดยทั่วไป f ควรมีค่าอยู่ในระหว่าง $1/2\pi R_2 C_1$ กับค่า gain-bandwidth product ของ opamp ซึ่ง $\mu A741$ มี gain bandwidth product ประมาณ 1MHz

เพราะฉะนั้น ขอบเขตจำกัดของ f จึงเป็น

$$f < \sqrt{(1 \times 10^6)/(2\pi R_2 C_1)}$$




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6. INTEGRATOR

วงจร Integrator ได้แสดงไว้ในรูปที่ 1.13 output signal จะเป็นสัดส่วนกับ time integral ของ INPUT SIGNAL โดยมี

$$V_{out} = \frac{-1}{R_1 C_1} \int V_{in} dt$$



รูปที่ 1.13 Integrator Circuit

พิจารณาถึง response ของวงจร integrator ที่ที่ผลต่อสัญญาณ square wave ที่ symmetry มี average value เป็น 0 V หากสัญญาณ input มี peak amplitude เป็น A V ใน period T เราสามารถหา p-p output ได้โดยการ integrate ตลอดครึ่ง period ของ input signal ดังนี้

$$\begin{aligned} |V_{out \text{ p-p}}| &= \frac{1}{R_1 C_1} \int_0^{T/2} A dt \\ &= \frac{A}{R_1 C_1} \cdot \frac{T}{2} \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

output waveform เป็น integral ของ input waveform ที่เป็น square wave เราจึงได้ output เป็นรูป triangular เมื่อ $A = 5 \text{ V}$ และ $T = 1 \text{ msec}$ ดังรูปข้างบนจะได้

$$R_1 C_1 = 10^{-3} \text{ sec}$$

$$V_{\text{out}} = \frac{5}{10^{-3}} * \frac{10^{-2}}{2} = 2.5 \text{ V}_{\text{p-p}}$$

Resistor R_2 ในรูปทำหน้าที่ DC stabilization ให้กับวงจร integrator โดยจำกัด gain ที่ความถี่ต่ำของ amplifier เพื่อลด drift ให้เกิดได้น้อยที่สุดและความถี่ที่วงจรเริ่มต้นทำงานเป็น integrator ได้คือ

$$f = \frac{1}{2\pi R_2 C_1} \text{ Hz}$$

เพื่อให้ได้ linearity ที่ดี ความถี่ของสัญญาณ input ควรจะมีค่าอย่างน้อยเป็น 10 เท่าของความถี่ที่ได้

การทดสอบพารามิเตอร์ของออปแอมป์

การ Test Operational Amplifier

ใน IDEAL operational amplifier จะมีคุณลักษณะทั่วไปดังต่อไปนี้ คือ

1. Input impedance เป็น infinity
2. Output impedance เป็น 0
3. มี Gain เป็น infinity
4. ไม่มี Offset voltage และ offset current
5. ไม่มี Internal noise
6. อุณหภูมิไม่มีผลต่อการเปลี่ยนแปลงของ parameter ใด ๆ

จากคุณสมบัติทั่วไปของ ideal op-amp ทางวิศวกรฝ่ายตรวจสอบ (Test Eng.)

ต้องการที่จะรู้ว่า Parameter ต่าง ๆ ที่ทางวิศวกรออกแบบ (Design Engineer) ได้ออกแบบวงจรไปนั้นทำงานได้ผลดีที่สุดในเกณฑ์ (Specification) เพียงไร ดังนั้นจึงมีการกำหนด DC parameter เพื่อการตรวจสอบในผลิตภัณฑ์ที่ได้ผลิตขึ้นหรือที่จะนำไปใช้งาน เพื่อจะได้รู้คุณภาพของ Op-amp ตัวนั้น ๆ โดยทั่วไปวิศวกรตรวจสอบได้กำหนด DC parameter สำหรับการตรวจสอบใน Op-amp ประมาณ 6 อย่าง คือ

1. Input offset voltage (VOS)
2. Input offset current (IOS)
3. Input bias current (IB)
4. Voltage gain (AVS)
5. Power supply rejection ratio (PSRR)
6. Output voltage swing

DC Parameter ของ Operational Amplifier

1 Input offset voltage (VOS)


ในทางอุดมคติของ op-amp นั้น output volt. ควรมีค่าเป็นศูนย์ (0) เมื่อ input voltage เป็นศูนย์ แต่ในทางปฏิบัติแล้วเป็นไปไม่ได้ เพราะจะเกิดการไม่สมมาตร (Mismatches) ในส่วนประกอบของ amplifier ทั้งที่การออกแบบได้อย่างดีที่สุดแล้ว ด้วยเหตุนี้ input offset voltage จึงเป็น input voltage ที่ต้องการทำให้ output voltage มีค่าเป็นศูนย์ ซึ่งอาจจะมีค่าเป็น 1 millivolt หรือ 2 millivolts

VOS ในทางอุดมคติควรจะวัดได้ที่ zero source impedance ซึ่งเป็น source impedance ที่มีความต้านทานจากแต่ละ input ไปยัง ground. สำหรับการ Test มีค่าที่ใช้ต่ำ โดยทั่วไปเราใช้ 50 โอห์ม

การวัด Input offset voltage (VOS)

วงจรที่ใช้สำหรับการ test แสดงดังรูปที่ 2.1 ซึ่งประกอบด้วย Nulling Amplifier ทำหน้าที่เป็นตัว Control volt. ที่ output ของ D.U.T. (Device test) ซึ่งใน loop ของมันมี gain เป็น -1000 , Buffer Amplifier ทำหน้าที่เป็น Buffer ให้กับ output ของ loop gain ซึ่งมี gain $=-1$

ถ้าเราจัด voltage ที่ V_c (Control voltage) ให้เป็นศูนย์ที่ Nulling Amp. มันจะปรับจน loop output ที่ D.U.T. output เป็นศูนย์ ถ้า input voltage $=V_{OS}$ เนื่องจาก loop output เป็น 1000 เท่าของ VOS ด้วยวิธีนี้ ถ้า loop output ของเราอ่านค่าได้ 1.0 นั่นคือ VOS มีค่าเท่ากับ $1/1000 = 1\text{mV}$.



รูปที่ 2.1 แสดงการวัด VOS ของ Op-amp

เนื่องจาก gain feedback loop = $-50k/50 = -1000$
 ประกอบกับ gain ของ Nulling Amp = -1
 และถ้า input ในกรณีที่เป็น VOS
 ดังนั้น Output loop จึงมีค่าเป็น 1000(VOS)
 ถ้าเราอ่านค่าที่ output loop ได้เป็น 1 Volt เราก็จะสามารถคำนวณหาค่า VOS
 ได้ดังนี้คือ

$$V_o = 1000V_{os}$$

(เพราะว่า $V_o = 1\text{Volt}$) จึงได้ $1 = 1000V_{os}$


$$V_{os} = 1/1000 = 1\text{mV}$$

2 Input offset current (IOS)

Input offset current เป็นผลต่างระหว่างกระแสที่ไหลเข้า input ทั้ง 2 input เมื่อ Op-amp ไม่ได้ใช้ (Nulled) ซึ่ง IOS ขึ้นอยู่กับการสมมาตรกันของการ Supply ของ current source ใน input transistors ทั้งสอง

การวัด Input offset current (IOS)

การวัด IOS ใช้วงจรการวัดเดียวกัน ต่างกันตรงวิธีการเท่านั้น แสดงวงจรดังรูป 2.2 เราเริ่มวัดโดยการตั้งสวิตช์ไบที่ตำแหน่ง 1 (ใช้ Input resistor 50) และเก็บค่าไว้ ค่าที่ได้ให้เป็น V_o ที่ input 50 เรียกว่า $V_o(50)$ จากนั้นตั้งสวิตช์ไบที่ตำแหน่ง 2 (ใช้ Resistor 10k) และวัดค่าที่ V_o ค่าที่วัดได้เป็น V_o ที่ Resistor 10k เรียกว่า $V_o(10k)$ นำค่าแรกที่เก็บไว้คือ $V_o(50)$ มาลบกับค่าที่ได้ใหม่ $V_o(10k)$ เมื่อนำไปคำนวณแล้วจะได้ค่า offset current เป็น $1000(IOS) \times 10k$ ดังจะแสดงวิธีคำนวณดังต่อไปนี้



รูปที่ 2.2 แสดงวงจรการวัด IOS ของ Op-amp


เมื่อสวิตช์ตั้งไว้ที่ตำแหน่ง 1 จะได้ V_o มีค่าเรียกว่า $V_o(50)$ เก็บบันทึกไว้เมื่อ switch ตั้งไว้ที่ตำแหน่ง 2 จะได้ V_o มีค่าเรียกว่า $V_o(10k)$ เก็บบันทึกไว้ นำผลลัพธ์ของ $V_o(10k) - V_o(50)$ ไปคำนวณหาค่า IOS ได้ดังนี้

$$IOS = 1/1000 [V_o(10k) - V_o(50)/10k]$$

NOTE การวัด IOS เป็นวิธีการวัดที่ต้องใช้ความเข้าใจวิธีการและใช้การคำนวณเข้ามาเกี่ยวข้องด้วย ในกรณีเมื่อเราใช้ J237 system ทำการวัด จะใช้เป็นวิธีการ sample และ Different ทำการวัดทำให้ง่ายขึ้น ซึ่งจะกล่าวในตอนต่อไป


3. Input bias Current (I_B)

ในทางอุดมคติ input ของ Op-amp ไม่ควรมี current ไหลเข้าไปภายใน แต่ในทางปฏิบัติจะมี input bias current (I_B) ไหลเข้าไปภายในแต่ละ input ของ Op-amp, I_B เป็น base current ของ input transistor ดังแสดงในรูป 2.3 โดยทั่วไปมีค่าราว ๆ 100 nA จะไม่มีผลใน Low source impedance แต่ใน high source impedance จะมีผลอย่างมากเพราะ Voltage ที่ปรากฏที่ input ของ Amplifier มีค่าเป็น $I_B \times (\text{Source impedance})$



รูปที่ 2.3 แสดงวงจร input ของ Op-amp

การวัด I_B ใช้วงจรตามรูปที่ 2.4 และตั้งสวิตช์ที่ตำแหน่ง 1 (ด้าน inverting) และตำแหน่ง 2 (ด้าน non-inverting) จากนั้นบันทึกค่า V_o ที่ Source impedance 50 เรียกว่า $V_o(50)$ หลังจากนั้นสวิตช์ไปที่ตำแหน่ง 1 ของทั้งสอง input ด้วยวิธีนี้จะได้ค่า V_o ที่ 0 k เป็น $V_o(10k)$ ที่ output นำค่าที่บันทึกไว้ของ $V_o(50)$ มาลบกันทางพีชคณิตกับ $V_o(10k)$ แล้วนำค่านี้ไปคำนวณ I_{B+} ได้ดังนี้



รูปที่ 2.4 แสดงการวัด IB- และ IB+ ของ Op-amp

$$I_B = 1/1000 [Vo(10k) - Vo(50)/10k]$$

วัด IB+ ตั้งสวิตช์ที่ตำแหน่ง 2 ของทั้งสอง input เพื่อวัด IB- ด้วยวิธีนี้จะวัดค่า Vo (10k) ที่ output ได้ นำค่า Vo (10k) ที่วัดได้ที่ loop output มาลบกับค่าที่บันทึกไว้ของ Vo (50) และไปคำนวณหา IB- ได้ดังสมการ


$$I_{B-} = 1/1000 [Vo(10k) - Vo(50)/10k]$$

4. Voltage Gain

Voltage gain เป็นอัตราส่วนของการเปลี่ยนแปลงของ output voltage ต่อการเปลี่ยนแปลงของ Input voltage ซึ่งเป็น gain ของ op-amp ในกรณี open-loop gain

การวัด Voltage Gain

การวัดเรารู้ว่าเป็นการวัดในกรณีของ Open loop gain ของ D.U.T. ใช้วงจรดังรูปที่ 2.5 สมมุติว่าเราต้องการค่าเฉลี่ย DC gain ที่ output ของ D.U.T. เป็น -10v และ +10v เราก็ตั้ง Vc = -10V แล้วเลื่อน switch VC. ไปอยู่ตำแหน่ง VC1 Nulling Amp. จะตั้งให้ output ของ D.U.T. เป็น +10V แล้ววัดค่า Vo ออกมาเป็น Vo(Vc2) เมื่อนำค่าผลต่างของ Vo (Vc1) และ Vo (Vc2) มาหารด้วย 1000 ก็จะได้ค่าการเปลี่ยนแปลงของ input voltage



รูปที่ 2.5 แสดงการวัด Voltage gain Op-amp

ค่าการเปลี่ยนแปลง Output voltage ของ D.U.T. มีค่าเท่ากับ $V_{c1}-V_{c2}$
จากนิยามความหมายของ AVS

นั่นคือ


$$AVS = 1000 \frac{V_{c1} - V_{c2}}{V_o(V_{c1}) - V_o(V_{c2})}$$

5. Power Supply Rejection Ratio (PSRR)

เป็นการวัดความสามารถในการทำงานของ Op-amp ที่จะไม่ใส่ใจต่อการเปลี่ยนแปลงของ Power Supply Voltage การตรวจสอบ Parameter นี้จะวัดการเปลี่ยนแปลงของ VOS ที่ค่า Supply ถูกเปลี่ยนไป PSRR เป็นอัตราส่วนของการเปลี่ยนแปลงของ VOS ต่อการเปลี่ยนแปลงของ Power Supply Voltage

การวัด Power Supply Rejection Ratio (PSRR)

วงจรที่ใช้วัด PSRR ใช้ได้ดังรูปที่ 2.6 ตั้ง $V_c = 0$ Volt และปรับค่า Supply Volt. ของ D.U.T ให้เป็นค่าที่ต่ำสุด (Min) ทั้งบวกและลบสมมุติให้เป็น +10, -10 Volts วัดค่า V_o (V_{cc} min) และบันทึกไว้ ต่อไปปรับค่า Supply voltage ของ D.U.T ให้เป็นค่าสูงสุด (Max) ทั้งบวกและลบ สมมุติให้เป็น +20, -20 volts วัดค่า V_o (V_{cc} max) ต่อจากนั้นนำ $V_o(\max)$ และ $V_o(\min)$ มาคำนวณหา PSRR ใช้ค่า 10 Kohm source impedance สำหรับการ test (switch อยู่ตำแหน่ง 2)



รูปที่ 2.6 แสดงการวัด PSRR ของ op-amp

$$\begin{aligned}
 VCS &= 1/1000 \quad V_o (V_{cc \text{ max}}) - V_o (V_{cc \text{ min}}) \\
 \text{และเนื่องจาก PSRR} &= VCS/V_o(V_{cc}) \\
 \text{นั่นคือ PSRR} &= 1/1000 \quad \frac{V_o (V_{cc \text{ max}}) - V_o (V_{cc \text{ min}})}{V_{cc \text{ max}} - V_{cc \text{ min}}}
 \end{aligned}$$


6. Output Voltage Swing

ในทางอุดมคติ Output Voltage ของออปแอมป์ ควรจะสามารถ Swing ได้ทุกวิถีทางของ Supply ซึ่งในออปแอมป์จริง ๆ แล้ว จะ Saturate ภายใน 1 หรือ 2 Volts ของ Supply เท่านั้น ซึ่งขึ้นอยู่กับว่ามี Base-emitter junction ของทรานซิสเตอร์อยู่ที่ตัวและขึ้นอยู่กับการ Saturate ของทรานซิสเตอร์ ภาวะ Output ของ Opamp จะอยู่ในลักษณะ Complementary-symmetry emitter follower เสมอ จึงทำให้ Output impedance เป็นค่าต่ำ ๆ เพื่อให้แน่ใจว่า NPN และ PNP ทำงานได้ดีพอ จึงมีการ Test output voltage swing

การวัด Output voltage swing

ใช้วงจรสำหรับการ Test ตามรูปที่ 2.7 ซึ่งจะเห็นว่า Output ของ D.U.T จะมี RL ต่ออยู่ และไม่ต่อกับ Loop input ของ D.U.T จะมี Voltage source บ้อน Voltage ค่า 0.1 V ให้ D.U.T ที่ Inverting input และ Switch ตั้งไว้ที่ตำแหน่งหนึ่ง ด้วยวิธีนี้จะสามารถวัดค่า Voltage swing ที่ RL ของ D.U.T โดยตรง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.7 แสดงการวัด Output voltage swing



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

แนวความคิดและการออกแบบวงจร

เครื่องทดลองและทดสอบออปแอมป์ด้วย ไมโครคอมพิวเตอร์ เป็นเครื่องที่ใช้สำหรับการทดลองและทดสอบ คุณสมบัติทางพารามิเตอร์ และทดลองวงจรพื้นฐานของออปแอมป์ โดยใช้ซอฟต์แวร์ควบคุมแผงวงจรทดลอง ให้ได้ตามรูปแบบของวงจรที่เราจะทดลองหรือทดสอบและทำการคำนวณค่าของเอาต์พุตแสดงผลออกที่จอคอมพิวเตอร์

รูปแบบของวงจรที่สามารถทดสอบและทดลองได้


ส่วนของการทดลองวงจรพื้นฐาน

- วงจร Inverting Amplifier
- วงจร Non-Inverting Amplifier
- วงจร Summing Amplifier
- วงจร Voltage Follower
- วงจร Differentiator
- วงจร Integrator

ส่วนของการทดสอบพารามิเตอร์

- Input Offset Voltage
- Input Offset Current
- Input Bias Current
- Voltage Gain
- Power Supply Rejection Ratio
- Output Voltage Swing

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.1 บล็อกไคแกรมการทำงานของชุดสาธิต


จากรูปที่ 3.1 เราจะต้องกำหนดพอร์ทที่จะต่อเพื่อเลือกว่าจะใช้พอร์ท Com1 หรือ Com2 และทำการกำหนด Broad rate เท่ากับ 9600 bps เพราะในการออกแบบของชุดสาธิตเราได้กำหนดให้การเชื่อมต่อระหว่าง PC กับ ชาร์ดแวร์ จะใช้การเชื่อมต่อแบบอนุกรม (Asynchronous) เราจึงต้องมีการกำหนด Broad Rate ให้ตรงกัน

ในส่วนของเราได้แบ่งออกเป็น 2 ชุด คือ ส่วนของการทดลองวงจรพื้นฐานของออปแอมป์ซึ่งอยู่ในเมนูตั้งแต่ A-F และส่วนของการ test parameter อยู่ในเมนูตั้งแต่ G-L

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Z-80 กับ PIA 8255

8255 เป็น IC 40 ขา ของบริษัทอินเทล ได้รับการออกแบบเพื่อให้ใช้งานกับ CPU 8080 แต่อย่างไรก็ตาม เราสามารถประยุกต์ใช้ในการเชื่อมต่อเข้ากับพีซี Z-80 ได้



รูปที่ 3.2 แสดงบล็อกไดอะแกรมของ IC 8255

โครงสร้างพื้นฐานของ PIA (PIA ย่อมาจากคำว่า programmable interface adapter) 8255 แสดงบล็อกไดอะแกรมได้ดังรูปที่ 3.2 ส่วนรายละเอียดของสัญญาณต่าง ๆ แสดงไว้ในรูปที่ 3.3 ตามลำดับ พบว่า 8255 จะประกอบด้วย I/O พอร์ต 3 พอร์ต ขนาด 8 บิต คือ พอร์ต A, B และ C ที่สามารถโปรแกรมให้พอร์ตใด ๆ เป็นได้ทั้งอินพุตพอร์ตหรือเอาต์พุตพอร์ต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

34	D ₀	PA ₀	4
33	D ₁	PA ₁	9
32	D ₂	PA ₂	2
31	D ₃	PA ₃	1
30	D ₄	PA ₄	40
29	D ₅	PA ₅	19
28	D ₆	PA ₆	38
27	D ₇	PA ₇	37
5	RD	PB ₆	18
36	WR	PB ₇	10
9	A ₀	PB ₈	10
8	A ₁	PB ₉	21
7	RESET	PB ₁₀	2
6	CS	PB ₁₁	28
		PB ₁₂	21
		PB ₁₃	25
		PB ₁₄	25
		PB ₁₅	25
		PC ₀	1
		PC ₁	1
		PC ₂	1
		PC ₃	1
		PC ₄	1
		PC ₅	1
		PC ₆	1
		PC ₇	1
		PC ₈	1
		PC ₉	1
		PC ₁₀	1
		PC ₁₁	1
		PC ₁₂	1
		PC ₁₃	1
		PC ₁₄	1
		PC ₁₅	1

รูปที่ 3.3 แสดงรายละเอียดขาสัญญาณต่าง ๆ ของ IC 8255 (PIA)

รายละเอียดของขาสัญญาณต่าง ๆ มีดังนี้ คือ

D₀-D₇ เป็นบัสข้อมูล

CS เป็นขาอินพุตเพื่อเลือกชิป (select chip) โดยเมื่อขาสัญญาณนี้เป็น 0 จะมีการอ่านข้อมูลและเขียนข้อมูลเกิดขึ้น

RD เป็นขาสัญญาณการอ่านข้อมูล เมื่อขาสัญญาณนี้เป็น 0 และขา CS เป็น 0 จะมีการอ่านข้อมูลเกิดขึ้นบนบัสข้อมูล

WR เป็นขาสัญญาณการเขียนข้อมูล เมื่อ CS และ WR เป็น 0 จะเกิดการเขียนข้อมูลขึ้นบนบัสข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RESET เป็นขาสัญญาณเคลียร์สถานะต่าง ๆ ภายใน 8255 โดยจะมีการเซตให้ทุกพอร์ตเป็นอินพุตพอร์ต


$PA_0 - PA_7$ เป็นสายสัญญาณพอร์ต A ขนาด 8 บิต

$PB_0 - PB_7$ เป็นสายสัญญาณพอร์ต B ขนาด 8 บิต

$PC_0 - PC_7$ เป็นสายสัญญาณพอร์ต C ขนาด 8 บิต


$A_1 - A_0$ เป็นแอดเดรสเลือกพอร์ต A, B, C และ ความคุมพอร์ต (control port)

การเชื่อมต่อ CPU Z-80 กับ 8255 สามารถทำได้โดยการถอดรหัสแอดเดรส ใช้ IC เบอร์ 74LS138 แสดงรายละเอียดของวงจรดังรูปที่ เมื่อแอดเดรส 10H หมายถึงพอร์ต A, 11H หมายถึงพอร์ต B, 12H หมายถึงพอร์ต C และ 13H หมายถึงพอร์ตควบคุม ตามลำดับและวงจรที่ใช้เชื่อมต่อเพื่อให้เกิดการเขียนและการอ่านข้อมูลแสดงดังรูปที่ 3.4




รูปที่ 3.4 แสดงรายละเอียดของวงจรที่เชื่อมต่อซีพียู Z-80 เข้ากับ 8255

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.5 แสดงรายละเอียดของวงจรที่ใช้ในการเขียนและอ่านข้อมูล

IC 8255 สามารถใช้งานได้ 3 โหมด ซึ่งแต่ละ โหมดจะมีการทำงานแตกต่างกับออกไปดังต่อไปนี้



รูปที่ 3.6 แสดงรายละเอียดความหมายแต่ละบิตที่ใช้เป็นรหัสในการควบคุมพอร์ต


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไทม์ 0 (หรือไทม์พื้นฐานอินพุต/เอาต์พุต) การกำหนดไทม์การทำงาน ต้องมีการส่งข้อมูลโปรแกรมที่พอร์ตควบคุม (ในที่นี่หมายถึงพอร์ต 13H) แต่ละบิตของข้อมูลที่ส่งไปจะมีความหมายในตัวเอง ลักษณะความหมายของแต่ละบิตที่เป็นรหัสในการควบคุมแสดงถึงรายละเอียดดังรูปที่ 3.6 ตัวอย่างเช่น ถ้า $D_7 \dots D_0$ เป็น 1000 0000 เท่ากับ 80H จะหมายถึงโปรแกรมควบคุมให้ทุกพอร์ต(A,B และ C) เป็นเอาต์พุตพอร์ตเป็นต้น

การเขียนซอฟต์แวร์เพื่อให้ทุกพอร์ตเป็นเอาต์พุตพอร์ต โดยมีการส่งข้อมูล (เขียนข้อมูล) ค่า 23H ออกทางพอร์ต A,ค่า 41H ออกทางพอร์ต B และ 73H ออกทางพอร์ต C ตามลำดับ รายละเอียดของโปรแกรมแสดงดังต่อไปนี้


```
XOR A
LD A,80H
OUT (13H),A ;ตั้งพอร์ทควบคุมให้ A,B,C เป็นเอาต์พุต
LD A,23H
OUT (10H),A ;ส่งข้อมูล 23H ออกทางพอร์ท A
LD A,41H
OUT (11H),A ;ส่งข้อมูล 41H ออกทางพอร์ท B
LD A,73H
OUT (12H),A ;ส่งข้อมูล 73H ออกทางพอร์ท C
```

ไทม์ 1 การทำงานในไทม์นี้มีการตรวจสอบ (handshaking) โดยใช้อินพุตเอาต์พุตของพอร์ต A และ B เป็นหลัก และพอร์ต C จะใช้เป็นพอร์ทในการตรวจสอบสัญญาณโดยที่พอร์ท C (บน)ตรวจสอบสำหรับพอร์ท A และ พอร์ท C (ล่าง) ตรวจสอบสำหรับพอร์ท B ตามลำดับ แสดงบล็อกไดอะแกรมการทำงานดังรูปที่ 3.7



รูปที่ 3.7 แสดงบล็อกไดอะแกรมการทำงาน 8255 ในโหมด 1 แบบมีการตรวจสอบ

หน้าที่ของขาสัญญาณต่าง ๆ ของพอร์ต C ในการทำงานแบบตรวจสอบ (handshakes) เมื่อ 8255 ทำงานในโหมด 1 แสดงดังในตารางที่ 3.1




ขา	อินพุต	เอาต์พุต
PC ₀	INTR _B	INTR _B
PC ₁	INF _B	OBF _B
PC ₂	STB _B	ACK _B
PC ₃	INTR _A	INTR _A
PC ₄	STB _A	I/O
PC ₅	IBF _A	I/O
PC ₆	I/O	ACK _A
PC ₇	I/O	OBF _A

จากตารางที่ 3.1 พบว่า ให้สัญญาณ INTR บอกแก่ซีพียู เมื่อมีการทำงานในโหมดเกิดขึ้นสัญญาณนี้แอกทีฟ ที่ลอจิก "1" ซึ่งตรงกับซีพียู 8080 แต่เมื่อนำไปใช้ในซีพียู Z-80 ขา INT จะรับลอจิก "0" สายสัญญาณที่สำคัญในการทำงานตรวจสอบเมื่อมีการรับข้อมูลเข้า 8255 จากอุปกรณ์ภายนอกคือ STB (strobe data into 8255) และ IBF (input buffer full) ซึ่งมีลักษณะการทำงานคือ อุปกรณ์ภายนอกส่งข้อมูลแบบขนาน พร้อมทั้งสโตรบ (STB) บอกแก่ 8255 ซึ่ง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8255 จะนำข้อมูลเก็บไว้ในรีจิสเตอร์ภายในเพื่อส่งให้ซีพียู โดยส่งสัญญาณ IBF บอกแก่อุปกรณ์ภายนอกว่าบัสเฟิร์สของข้อมูลเต็มอยู่ ห้ามส่งข้อมูลเข้ามา แสดง ไตอะแกรมของเวลาดังรูปที่ 3.8



รูปที่ 3.8 แสดง ไตอะแกรมของเวลาของสัญญาณ STB และ IBF เมื่อมีการอ่าน

ทำงานเองเต็มวงกับการส่งข้อมูลออก ให้แก่อุปกรณ์ภายนอก เมื่อซีพียูส่งข้อมูลไม่ว่า 8255 ตัว 8255 จะส่งสัญญาณบอกแก่ อุปกรณ์ภายนอกทาง OBF เมื่อรับทราบอุปกรณ์ภายนอกจะส่งทั้งรับข้อมูลไป แสดง ไตอะแกรมของเวลาดังรูปที่ 3.9 ตามลำดับ



รูปที่ 3.9 แสดง ไตอะแกรมของเวลาของสัญญาณ OBF และ ACK เมื่อมีการเขียน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการโปรแกรมโมเมนต์ 1 จะใช้รหัสควบคุม (control word) ดังนี้

D7 D6 D5 D4 D3 D2 D1 D0

1 0 1 x 0 1 x 0

ถ้า X เป็น 1 หมายถึงอินพุต แต่ถ้าเป็น 0 หมายถึงเอาต์พุต โดยที่ D5 หมายถึงพอร์ต A และ D1 หมายถึงพอร์ต B ตามลำดับ

โมเมนต์ 2 การทำงานในโมเมนต์ 2 8255 จะใช้พอร์ต A ทำหน้าที่เป็นพอร์ต 2 ทิศทาง (อินพุต/เอาต์พุต) ส่วนพอร์ต C จะเป็พอร์ตที่ทำหน้าที่ตรวจสอบที่สัญญาณแต่ละขา ดังตารางที่ 3.2



ในขณะที่พอร์ต A และ C ทำงานในโมเมนต์ 2 พอร์ต B เราสามารถจะโปรแกรมให้ทำงานในโมเมนต์ 0 หรือ 1 ก็ได้ ซึ่งสามารถแยกทำงานได้อย่างอิสระ

เส้นทางการสื่อสาร : พอร์ตแบบอนุกรม

ส่วนที่สำคัญที่สุดอีกส่วนหนึ่งที่ทำหน้าที่เป็นช่องทางการส่งผ่านข้อมูล ได้แก่ พอร์ตแบบอนุกรม (Serial Port) หรือการสื่อสารแบบอนุกรม (Serial Interface) ในบางครั้งเราจะเรียกการสื่อสารข้อมูลแบบนี้ว่า การสื่อสารแบบอสมวาร หรือ Asynchronous Communications Interface การสื่อสารแบบอนุกรมมีจุดเด่นที่ความสามารถในการส่งข้อมูลได้ทั้ง 2 ทิศทาง ซึ่งยึดมาตรฐาน RS-232 ในการรับ-ส่งข้อมูล การส่งข้อมูลแบบอสมวารนี้จะไม่มีการปรับสัญญาณไฟฟ้าของตัวรับและตัวส่งให้ตรงกัน (catch-as-catch-can) ส่วนความหมายของการส่งแบบอนุกรม คือการรับส่งข้อมูลคราวละ 1 บิต

ตรงกันข้ามกับการสื่อสารแบบขนานที่มีความเรียบง่ายและรูปแบบที่คงที่แน่นอน การสื่อสารแบบอนุกรมจะมีการออกแบบที่หลากหลายยิ่ง ซึ่งถึงแม้จะให้ความยืดหยุ่นในการทำงานมากกว่า แต่การควบคุมการทำงานให้สมบูรณ์และเหมาะสมตามความต้องการนั้นจะต้องกระทำโดยการเซตค่าพารามิเตอร์ต่างๆ ให้ถูกต้อง อันเป็นเรื่องวุ่นวายพอสมควร แต่เราก็จะพยายามอธิบายกันไว้ในที่นี้

ค่าของพารามิเตอร์ในการสื่อสารเป็นตัวกำหนดคุณลักษณะที่ เครื่องคอมพิวเตอร์หรืออุปกรณ์แต่ละจุดใช้ในการสื่อสารกัน พูดถึงเรื่องการสื่อสารโดยทั่วๆ ไป ซึ่งรวมถึงการสื่อสารแบบอนุกรมนั้นจะมีการติดต่อกัน 2 ทาง ดังนั้นอุปกรณ์ที่อยู่ ณ จุดปลายทางทั้ง 2 นี้จะต้องเข้าใจโลกติกาที่ใช้ในการสื่อสาร และถ้ามีการเซตค่าพารามิเตอร์ที่เกี่ยวข้องไม่สอดคล้องกันแล้ว ก็จะต้องพยายามปรับค่าพารามิเตอร์เหล่านี้ได้โดยอัตโนมัติ ดังนั้นในการเชื่อมเครื่องพีซีเข้ากับสายสื่อสารนั้น จึงมีความจำเป็นที่ผู้ใช้ต้องมีความเข้าใจเกี่ยวกับค่าพารามิเตอร์เหล่านี้ ซึ่งก็คงไม่ใช่เรื่องยากเย็นอะไรสำหรับผู้ที่มีประสบการณ์และความรู้ แต่สำหรับผู้ใช้อุปกรณ์ใหม่ก็คงก่อให้เกิดความสับสนกันพอสมควร อย่างไรก็ตาม ในส่วนนี้จะไม่มื่ออะไรเกี่ยวข้องกับความรู้ทางด้านอิเล็กทรอนิกส์แต่อย่างใด หน้าที่ของเราก็ยังคงเป็นแค่เสียบต่ออุปกรณ์ และเซตค่าต่าง ๆ เท่านั้น

ค่าพารามิเตอร์ที่ใช้ในการสื่อสารแบบอนุกรมตัวแรกที่เราต้องรู้จัก คือความเร็วที่พอร์ตใช้ในการรับ-ส่งข้อมูล ซึ่งจะวัดเป็นจำนวนบิตต่อวินาที (bit per second) หรือ bps ซึ่งในหลาย ๆ ครั้งที่เราจะเป็นคนเรียกหน่วย bps นี้ว่า baud (อ่านว่า บอด) ซึ่งขอทำความเข้าใจไว้คร่าว ๆ ว่าหน่วยของ baud กับ bps นั้น จะเท่ากันในบางกรณีเท่านั้น ส่วนรายละเอียดของความแตกต่างนั้นอยู่นอกเหนือเนื้อหาของหนังสือเล่มนี้

ความเร็วที่พอร์ตแบบอนุกรมสามารถรองรับได้มีตั้งแต่ 110 bps (ใช้ในอุปกรณ์เก่า) จนถึง 19.2 K หรือ 19,200 bps โดยมีความเร็วทั่วไปที่ใช้ต่อกับสายโทรศัพท์คือ 2400 และ 9600 bps

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เวลาเราพูดอัตราเร็วเป็น bps อาจจะทำให้มองภาพไม่ออกว่า การรับ-ส่งข้อมูลนั้นจะทำได้เร็วขนาดไหน เราก็ขอเสนอเทคนิคการแปลงหน่วยแบบง่าย ๆ คือ เอา 10 ทหารค่า bps ก็จะได้เป็นจำนวนไบต์ หรือจำนวนอักขระต่อวินาที เช่นถ้ามีอัตราเร็ว 2400 bps ก็จะสามารถได้เท่ากับว่าความเร็วในการสื่อสารคือ สามารถรับ-ส่งข้อมูลได้ 240 อักขระต่อวินาที

พารามิเตอร์ตัวที่ 2 คือ ขนาดของข้อมูล หรือจำนวนบิตในข้อมูลแต่ละอักขระ ซึ่งจะมี 2 ทางเลือกคือ 7 บิต หรือ 8 บิต โดยส่วนใหญ่เราจะใช้กัน 7 บิต แต่สำหรับข้อมูลที่มีภาษาไทยปะปนอยู่ด้วยและเราใช้แอสกีก็ส่วนล่างสำหรับภาษาไทยก็อาจจะต้องเซตพารามิเตอร์ตัวนี้ให้เท่ากับ 8


พารามิเตอร์ตัวต่อไป คือ ค่าพาริตี (parity) ซึ่งมีศัพท์ไทยบัญญัติไว้ว่า "ภาวะเสริม" แต่เราขอเรียกทับศัพท์ว่า พาริตีก็แล้วกัน พาริตีมีความสำคัญในการตรวจสอบความผิดพลาดที่อาจจะเกิดขึ้นได้ในการรับ-ส่งข้อมูล ซึ่งตามมาตรฐาน RS-232 สามารถให้เราเลือกว่าพาริตีได้จากทางเลือก 3 แบบ คือ แบบคี่ (odd) แบบคู่ (even) และ ไม่ต้องใช้พาริตี และค่าพารามิเตอร์ตัวสุดท้ายที่จะกล่าวถึงคือ จำนวน stop bit ในการส่งข้อมูลนั้น ข้อมูลแต่ละอักขระจะถูกล้อมกรอบไว้ด้วยบิต start และ บิต stop เพื่อเป็นตัวแสดงกรอบของข้อมูลแต่ละอักขระ ซึ่งเราอาจจะเลือกใช้จำนวน stop bit เป็น 1 หรือ 2 ก็ได้

และที่ได้กล่าวถึงไปแล้วก็เห็นพารามิเตอร์ตัวหลัก ๆ ที่ใช้ในการสื่อสาร จริง ๆ แล้วยังมีพารามิเตอร์ และ ข้อมูลทางเทคนิคมากกว่านี้ แต่ในส่วนของผู้ใช้ก็เพียงแค่มองหลักไว้ว่าจะต้องเซตค่าพารามิเตอร์ในอุปกรณ์ปลายทางทั้ง 2 จุดให้ตรงกันก็พอ

การใช้ประโยชน์จากพอร์ตแบบอนุกรมนั้น แบ่งหลัก ๆ ได้เป็น 2 อย่าง อย่างแรกก็ได้แก่การต่อเครื่องพิมพ์แบบอนุกรม และอย่างหลัง ได้แก่การต่อเครื่องคอมพิวเตอร์ 2 เครื่อง เข้าด้วยกัน โดยอาจต่อกันโดยตรงเลยก็ได้ หรือถ้าเครื่องทั้ง 2 อยู่ห่างกันเกินไถ้ก็ต้องต่อผ่านทางสายโทรศัพท์ ซึ่งในกรณีหลังนี้ เราต้องใช้อุปกรณ์ที่เรียกว่า โมเด็ม (modem) ต่อไว้ตรงกลางระหว่างคอมพิวเตอร์กับโทรศัพท์ โดยโมเด็มจะทำหน้าที่แปลงสัญญาณคอมพิวเตอร์ให้เป็นสัญญาณที่ใช้กับสายโทรศัพท์ และเมื่อถึงปลายทางก็จะแปลงสัญญาณกลับ


นอกเหนือจากการต่อเครื่องพิมพ์และสายโทรศัพท์แล้ว พอร์ตแบบอนุกรมก็ยังใช้ต่อกับอุปกรณ์อื่น ๆ อีก ที่จะเห็นมากก็คงได้แก่ พล็อตเตอร์ (plotter) และ เม้าส์

การออกแบบและวงจรที่ใช้งาน



รูปที่ 3.10 รูปแสดงวงจรแหล่งจ่ายไฟ $\pm 10\text{ V}$, $\pm 15\text{ V}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.11 รูปแสดงวงจรแหล่งจ่ายไฟ $\pm 5V$, $\pm 15V$, $\pm 20V$, $\pm 35V$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบและวงจรที่ใช้งาน


ในส่วนของภาคแหล่งจ่ายไฟของเครื่องทดลองและทดสอบออปแอมป์ด้วยไมโครคอมพิวเตอร์ เราใช้ IC เบอร์ 317 และ 337 และทำการออกแบบคำนวณหาค่าความต้านทานให้ได้แรงดันเอาต์พุต 5 V 10 V , 15 V, 20 V และ 35 V ทั้งไฟบวกและลบซึ่งได้แสดงไว้ในรูปที่ 3.10 และรูปที่ 3.11 ส่วนของวงจร I/O Board Z-80 และ ส่วนของวงจร Z-80 Embedd Controller ได้แสดงไว้ในรูปที่ 3.12 และ 3.13

ส่วนรูปแบบวงจรภายในของวงจรสาธิต ได้แสดงไว้ในรูปที่ 3.14 ลักษณะของวงจรสาธิตจะใช้รีเลย์ในการตัดต่อวงจร เพื่อให้ได้รูปแบบตามวงจรที่เราจะทดลองและทดสอบ ดังตารางที่ 3.3 ซึ่งจะแสดงให้เห็นว่าแต่ละวงจรที่เราจะทดลองและทดสอบจะต้องให้รีเลย์ตัวใดทำการตัดและต่อวงจร ดังนั้นจะเห็นได้ว่ารีเลย์แต่ละตัวจะต้องทำการตัดและต่อวงจร เพื่อป้องกันหน้าสัมผัสของรีเลย์ จึงใช้ไดโอดต่อคร่อมที่ขาของรีเลย์ดังแสดงรูปที่ 3.15






รูปที่ 3.12 รูปแสดงวงจรส่วนของ I/O BOARD Z-80




X-80		
Size	Document Number	REV
A	Z80 CONTROL BOARD	1.0
Date:	April 20, 1992	Sheet 1 of 1

รูปที่ 3.13 รูปแสดงวงจรส่วนของ Z-80 EMBEDDED CONTROLLER



รูปที่ 3.14 รูปแสดงรูปแบบของวงจรที่สาธิต



รูปที่ 3.15 รูปแสดงวงจรควบคุมรีเลย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	SUPPLY			
																					VC	+	-	
INV	X	X		X			X		X	X		X	X		X									
NON INV	X			X	X		X		X	X		X	X		X									
SUM	X	X		X	X		X	X		X	X		X	X	X	X								
BUFFER				X	X					X			X	X		X								
INT	X	X		X			X		X	X		X	X		X			X						
DIF	X	X		X						X			X		X		X	X	X					
VOS			X			X			X	X	X		X								X	0	15	15
IOS			X			X			X	X	X		X								X			
"			X			X			X	X		X									X			
IB			X			X			X	X		X									X			
"			X			X			X	X		X									X			
VOLTAGE GAIN			X			X			X	X	X		X								X	-10		
"			X			X			X	X	X		X								X	10		
PSRR			X			X			X	X		X									X	0	10	10
"			X			X			X	X		X									X	0	20	20
CMMR			X			X			X	X		X									X	15	35	5
"			X			X			X	X		X									X	-15	5	35

ตารางที่ 3.3 แสดงรูปแบบการติดต่อของรีเลย์

บทที่ 4

การทดลองและทดสอบ

เครื่องทดลองและทดสอบออปแอมป์ด้วยไมโครคอมพิวเตอร์ เป็นเครื่องที่ใช้สำหรับการทดลองและทดสอบ คุณสมบัติทางพารามิเตอร์ และทดลองวงจรพื้นฐานของออปแอมป์ โดยใช้ซอฟต์แวร์ควบคุมแผงวงจรทดลอง ให้ได้ตามรูปแบบของวงจรที่เราจะทดลองหรือทดสอบและทำการคำนวณค่าของเอาต์พุตแสดงผลออกที่จอคอมพิวเตอร์

การทดลองแบ่งออกเป็น 2 ส่วนคือ


ส่วนของการทดลองวงจรพื้นฐาน

- วงจร Inverting Amplifier
- วงจร Non-Inverting Amplifier
- วงจร Summing Amplifier
- วงจร Voltage Follower
- วงจร Differentiator
- วงจร Integrator

ส่วนของการทดสอบพารามิเตอร์

- Input Offset Voltage
- Input Offset Current
- Input Bias Current
- Voltage Gain
- Power Supply Rejection Ratio
- Output Voltage Swing

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.1 แสดงหน้าปัดของชุดสาธิต

ลำดับขั้นตอนการใช้งาน


1. ต่อชุดทดลองเข้ากับพอร์ทของคอมพิวเตอร์
2. นำออปแอมป์ที่ต้องการจะทดลองและทดสอบมาเสียบไว้ที่ ช่อง OPAMP TEST
3. เลือกเมนูตามต้องการจาก A-L
4. ทำการป้อนค่าพารามิเตอร์ที่ Vin1 และ Vin2
5. วัดค่าเอาต์พุตที่ O/P

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2 แสดงเมนูของการเลือกหัวข้อวงจรที่จะทดลองและทดสอบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.3 Flow chart แสดงผลการทดลองวงจร Inverting Amplifier

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7339 Inverting Amplifier




(1) Vp-p (2) Vrms : 1
 Input Ein : 2 V
 Input Rin : 1 x1K
 Input Rf : 1 x1K
 $V_o(\text{cal}) = (-R_f/R_{in})E_{in}$
 $= +1.00, -1.00$



รูปที่ 4.4 แสดงผลการทดลอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.5 Flow chart. แสดงผลการทดลองวงจร Non-Inverting Amplifier

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.3 Non Inverting Amplifier




f(1) Vp-p (2) Vrms : 2
 Input Ein : 2 V
 Input Rin : 1 x1K
 Input Rf : 1 x1K
 $V_o(\text{cal}) = (1 + (R_f/R_{in}))E_{in}$
 = 4.00



รูปที่ 4.6 แสดงผลการทดลอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.7 Flow chart แสดงผลการทดลองวงจร Summing Amplifier

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7395 Summing Amplifier




f(1) Vp-p (2) Vrms : 1
 Input EIn1 : 2 V
 Input EIn2 : 2 V
 Input Rin1 : 1 x1K
 Input Rin2 : 1 x1K
 Input Rf : 1 x1K
 $V_o(\text{cal}) = -R_f \left(\frac{E_{In1}}{R_{In1}} + \frac{E_{In2}}{R_{In2}} \right)$
 $= -2.00, -2.00$



รูปที่ 4.8 แสดงผลการทดลอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.9 Flow chart แสดงผลการทดลองวงจร Voltage Follower

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร Voltage Follower




(1) Vp-p (2) Vrms x 2

Input: Ein = 2 V

Vo(cal) = Ein

= 2.00



SIGNALPARAMETER:


CH1 - VOLTS/DIV: 1 V

CH2 - VOLTS/DIV: 1 V

TIMEBASE-SEC/DIV: .5ms

รูปที่ 4.10 แสดงผลการทดลอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.11 Flow chart แสดงผลการทดลองวงจร Differentiator


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.9.9 Differentiator Amplifier




Input R1 : 1 x1K

Input C1 : 1 x10UF



รูปที่ 4.12 แสดงผลการทดลอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.13 Flow chart แสดงผลการทดลองวงจร Integrator


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร Integrator ..



Input R1 : 1 x1K

Input C1 : 1 x.1uF



SIGNALPARAMETER:


CH1 - VOLTS/DIV: 1 V

CH2 - VOLTS/DIV: 2 V

TIMEBASE-SEC/DIV: .5ms

รูปที่ 4.14 แสดงผลการทดลอง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.15 Flow chart แสดงผลการทดสอบ Input Offset Voltage

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.15 Input Offset Voltage (VOS)



Input Vmeas : 2 V
 VOS = 2.08 mV




SIGNALPARAMETER :

CH2 - VOLTS/DIV : 1 V
 TIMEBASE-SEC/DIV : 5 ns


รูปที่ 4.16 แสดงผลการทดสอบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.17 Flow chart แสดงผลการทดสอบ Input Offset Current.

รูปที่ 4.18 Input Offset Current (IOS)




Input Vmea1: 2 V

Input Vmea2: 1 V

$$IOS = \frac{Vo(10k) - Vo(50)}{1000 \times 10k}$$

IOS = 100.00 nA




SIGNALPARAMETER:

CH2 - VOLTS/DIV: 2 V
TIMEBASE-SEC/DIV: 5ms


รูปที่ 4.18 แสดงผลการทดสอบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.19 Input Bias Current (IB)




Input Vmea1: 1 V

Input Vmea2: 2 V

$$I_B = \frac{V_o(10k) - V_o(50)}{1000 \times 10k}$$

$$I_B = +50.00, -50.00 \text{ nA}$$




SIGNALPARAMETER :

CH2 - VOLTS/DIV: 1 V
TIMEBASE-SEC/DIV: 5ms

รูปที่ 4.20 แสดงผลการทดสอบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.21 Flow chart แสดงผลการทดสอบ Voltage gain

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4995 Voltage Gain



Press <Enter>




SIGNALPARAMETER:

CH2 - VOLTS/DIV: 5 V
TIMEBASE-SEC/DIV: 2ms

รูปที่ 4.22 แสดงผลการทดสอบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.23 Flow chart แสดงผลการทดสอบ Power Supply Rejection Ratio

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


1395 Power Supply Rejection Ratio (PSRR)



Input Vmea1: 1 V
Input Vmea2: 2 V

$$= \frac{V_o(V_{ccmax}) - V_o(V_{ccmin})}{1000 \times (V_{ccmax} - V_{ccmin})}$$

$$= 0.000100$$



SIGNALPARAMETER:
CH2 - VOLTS/DIV: 1 V
TIMEBASE-SEC/DIV: 5ms

รูปที่ 4.24 แสดงผลการทดสอบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.25 Flow chart แสดงผลการทดสอบ Output Voltage Swing


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร Output Voltage Swing



DvS = 98% Vcc
98% Vee

Press (Enter)



SIGNALPARAMETER:

CH2 - VOLTS/DIV: 5 V
TIMEBASE-SEC/DIV: 2ms

รูปที่ 4.26 แสดงผลการทดสอบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปัญหาและอุปสรรค

เกิดจากการวางอุปกรณ์ ซึ่งส่วนใหญ่อุปกรณ์เป็นรีเลย์ จึงเกิดสนามแม่เหล็กบริเวณส่วนของวงจรที่ทำหน้าที่ควบคุม เนื่องจากชิ้นงานของวงจรต่าง ๆ ตอนแรกมีไม่มากได้แก้ไขดัดแปลงจนมากทำให้กล่องบรรจุซึ่งมีขนาดพอดี ทำให้คับแคบลงจึงเกิดปัญหาวงจรต่างวงจรรบกวนกัน รวมไปถึงทรานเฟอร์เมอร์ด้วย ซึ่งจะมีสนามแม่เหล็กมารบกวนจึงทำการป้องกันโดยการแบ่งชีลด์เหล็กกันไว้จึงลดปัญหาลงไปได้

ถ้าเปลี่ยนจากรีเลย์ ซึ่งจะตัดปัญหาสนามแม่เหล็กจาก Coil ของรีเลย์ 4066 ทำหน้าที่แทนแต่เมื่อมันทำงาน มันจะมีค่าความต้านทาน ประมาณ 90 โอห์ม ซึ่งมันไม่ได้ 0 โอห์ม เหมือนรีเลย์ แต่ถ้าเป็น 4066 จะกินกระแสไม่น้อยกว่ารีเลย์มาก ในการทำงานแต่ละครั้ง

สรุปวิจัย และข้อเสนอแนะ

ในการทำชิ้นงานนี้ สามารถทดสอบออปแอมป์ ได้เพียงเบอร์ 741 ซึ่งเป็นที่รู้จักทั่วไป สามารถใช้เป็นสื่อการสอน โดยไม่ต้องยุ่งยากในการประกอบวงจร และเป็นการฝึกทักษะในการใช้คอมพิวเตอร์ ชิ้นงานนี้ควรพัฒนาให้มีการแสดงผลที่หน้าจอคอมพิวเตอร์ และสามารถทดสอบออปแอมป์เบอร์อื่น ๆ ได้ ถ้าหากต้องการเครื่องที่มีความเที่ยงตรงสูงควรใช้รีเลย์เป็นตัวตัดต่อวงจร

เอกสารอ้างอิง

1. นิกร สุขุมตันติ อิเล็กทรอนิกส์พื้นฐาน สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง พิมพ์ครั้งที่ 1 พ.ศ.2533
2. วันชัย คุณภกรวงศ์, บัณฑิต บัวบูชา, รัฐวุฒิ ปทุมราช, รุ่งแสง เครือไวศยวรรณ์ การคำนวณวงจรทรานซิสเตอร์ หจก.สำนักพิมพ์ฟิลิสเซ็นเตอร์
3. นรินทร์ เนาวประทีป ออปแอมป์ หจก.สำนักพิมพ์ฟิลิสเซ็นเตอร์
4. Robert F. Coughlin Frederick F. Operational Amplifier & Linear Integrated Circuit Prentice Hall Inc. Driscoll Fourth Edition
5. Floyo Electronic Devices Macmilan Pubisling Company. Third Edition
6. Jerald G. Grame Gene E. Tobey Operational Amplifier Design and Application Mc Graw-Hill Book Company

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

μA741

FREQUENCY-COMPENSATED OPERATIONAL AMPLIFIER FAIRCHILD LINEAR INTEGRATED CIRCUIT


GENERAL DESCRIPTION — The μA741 is a high performance monolithic Operational Amplifier constructed using the Fairchild Planar* epitaxial process. It is intended for a wide range of analog applications. High common mode voltage range and absence of latch-up tendencies make the μA741 ideal for use as a voltage follower. The high gain and wide range of operating voltage provides superior performance in integrator, summing amplifier, and general feedback applications. Electrical characteristics of the μA741A and E are identical to MIL-M-38510/10101.

- NO FREQUENCY COMPENSATION REQUIRED.
- SHORT CIRCUIT PROTECTION
- OFFSET VOLTAGE NULL CAPABILITY
- LARGE COMMON MODE AND DIFFERENTIAL VOLTAGE RANGES
- LOW POWER CONSUMPTION
- NO LATCH-UP

ABSOLUTE MAXIMUM RATINGS

Supply Voltage	
μA741A, μA741, μA741E	:22 V
μA741C	:18 V
Internal Power Dissipation (Note 1)	
Metal Can	500 mW
Molded and Hermetic DIP	670 mW
Mini DIP	310 mW
Flatpak	570 mW
Differential Input Voltage	±30 V
Input Voltage (Note 2)	±15 V
Storage Temperature Range	
Metal Can, Hermetic DIP, and Flatpak	-65°C to +150°C
Mini DIP, Molded DIP	-55°C to +125°C
Operating Temperature Range	
Military (μA741A, μA741)	-55°C to +125°C
Commercial (μA741E, μA741C)	0°C to +70°C
Lead Temperature (Soldering)	
Metal Can, Hermetic DIPs, and Flatpak (60 s)	300°C
Molded DIPs (10 s)	260°C
Output Short Circuit Duration (Note 3)	Indefinite

CONNECTION DIAGRAMS 8-LEAD METAL CAN (TOP VIEW) PACKAGE OUTLINE 58




Note: Pin 4 connected to case

ORDER INFORMATION

TYPE	PART NO.
μA741A	μA741AHM
μA741	μA741HM
μA741E	μA741EHC
μA741C	μA741HC


14-LEAD DIP (TOP VIEW) PACKAGE OUTLINE 6A, 9A



ORDER INFORMATION

TYPE	PART NO.
μA741A	μA741ADM
μA741	μA741DM
μA741E	μA741EDC
μA741C	μA741DC
μA741C	μA741PC


8-LEAD MINIDIP (TOP VIEW) PACKAGE OUTLINES 6T 9T PACKAGE CODES T R



ORDER INFORMATION

TYPE	PART NO.
μA741C	μA741TC
μA741C	μA741RC

10-LEAD FLATPAK (TOP VIEW) PACKAGE OUTLINE 3F



ORDER INFORMATION

TYPE	PART NO.
μA741A	μA741AFM
μA741	μA741FM

Notes on following pages.

*Planar is a patented Fairchild process.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FAIRCHILD LINEAR INTEGRATED CIRCUITS • $\mu A741$

$\mu A741A$

ELECTRICAL CHARACTERISTICS ($V_S = \pm 15V$, $T_A = 25^\circ C$ unless otherwise specified)

PARAMETERS (see definitions)	CONDITIONS	MIN	TYP	MAX	UNITS
Input Offset Voltage	$R_S < 50\Omega$		0.8	3.0	mV
Average Input Offset Voltage Drift				15	$\mu V/^\circ C$
Input Offset Current			3.0	30	nA
Average Input Offset Current Drift				0.5	$nA/^\circ C$
Input Bias Current			30	80	nA
Power Supply Rejection Ratio	$V_S = +10, -20; V_S = +20, -10V, R_S = 50\Omega$		15	50	$\mu V/V$
Output Short Circuit Current		10	25	35	mA
Power Dissipation	$V_S = \pm 20V$		80	150	mW
Input Impedance	$V_S = \pm 20V$	1.0	6.0		M Ω
Large Signal Voltage Gain	$V_S = \pm 20V, R_L = 2k\Omega, V_{OUT} = \pm 15V$	50			V/mV
Transient Response (Unity Gain)	Rise Time		0.25	0.8	μs
	Overshoot		6.0	20	%
Bandwidth (Note 4)		437	1.5		MHz
Slew Rate (Unity Gain)	$V_{IN} = \pm 10V$	0.3	0.7		V/ μs
The following specifications apply for $-55^\circ C < T_A < +125^\circ C$					
Input Offset Voltage				4.0	mV
Input Offset Current				70	nA
Input Bias Current				210	nA
Common Mode Rejection Ratio	$V_S = \pm 20V, V_{IN} = \pm 15V, R_S = 50\Omega$	80	95		dB
Adjustment For Input Offset Voltage	$V_S = \pm 20V$	10			mV
Output Short Circuit Current		10		40	mA
Power Dissipation	$V_S = \pm 20V$	$-55^\circ C$		165	mW
		$+125^\circ C$		135	mW
Input Impedance	$V_S = \pm 20V$	0.5			M Ω
Output Voltage Swing	$V_S = \pm 20V, R_L = 10k\Omega$		16		V
		$R_L = 2k\Omega$	15		V
Large Signal Voltage Gain	$V_S = \pm 20V, R_L = 2k\Omega, V_{OUT} = \pm 15V$	32			V/mV
	$V_S = \pm 5V, R_L = 2k\Omega, V_{OUT} = \pm 2V$	10			V/mV

NOTES

1. Rating applies to ambient temperatures up to $70^\circ C$. Above $70^\circ C$ ambient derate linearly at $6.3mW/^\circ C$ for the metal can, $8.3mW/^\circ C$ for the DIP and $7.1mW/^\circ C$ for the Flatpak.
2. For supply voltages less than $\pm 15V$, the absolute maximum input voltage is equal to the supply voltage.
3. Short circuit may be to ground or either supply. Rating applies to $+125^\circ C$ case temperature or $75^\circ C$ ambient temperature.
4. Calculated value from: $BW(MHz) = \frac{0.35}{\text{Rise Time } (\mu s)}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Z8400 Z80[®] CPU Central Processing Unit

Zilog

Product Specification

April 1985

FEATURES

- The instruction set contains 158 instructions. The 78 instructions of the 8080A are included as a subset; 8080A software compatibility is maintained.
- Eight MHz, 6 MHz, 4 MHz, and 2.5 MHz clocks for the Z80H, Z80B, Z80A, and Z80 CPU result in rapid instruction execution with consequent high data throughput.
- The extensive instruction set includes string, bit, byte, and word operations. Block searches and block transfers, together with indexed and relative addressing, result in the most powerful data handling capabilities in the microcomputer industry.
- The Z80 microprocessors and associated family of peripheral controllers are linked by a vectored interrupt system. This system may be daisy-chained to allow implementation of a priority interrupt scheme. Little, if any, additional logic is required for daisy-chaining.
- Duplicate sets of both general-purpose and flag registers are provided, easing the design and operation of system software through single-context switching, background-foreground programming, and single-level interrupt processing. In addition, two 16-bit index registers facilitate program processing of tables and arrays.
- There are three modes of high speed interrupt processing: 8080 similar, non-Z80 peripheral device, and Z80 Family peripheral with or without daisy chain.
- On-chip dynamic memory refresh counter.




Figure 1. Pin Functions




Figure 2a. 40-Pin Dual-In-Line Package (DIP)
Pin Assignments

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Z80 CPU




Figure 2b. 44-Pin Chip Carrier Pin Assignments

GENERAL DESCRIPTION

The Z80, Z80A, Z80B, and Z80H CPUs are third-generation single-chip microprocessors with exceptional computational power. They offer higher system throughput and more efficient memory utilization than comparable second- and third-generation microprocessors. The internal registers contain 208 bits of read/write memory that are accessible to the programmer. These registers include two sets of six general-purpose registers which may be used individually as either 8-bit registers or as 16-bit register pairs. In addition, there are two sets of accumulator and flag registers. A group of "Exchange" instructions makes either set of main or alternate registers accessible to the programmer. The alternate set allows operation in foreground-background mode or it may be reserved for very fast interrupt response.

The Z80 also contains a Stack Pointer, Program Counter, two index registers, a Refresh register (counter), and an Interrupt register. The CPU is easy to incorporate into a system since it requires only a single +5V power source. All output signals are fully decoded and timed to control standard memory or peripheral circuits; the CPU is supported by an extensive family of peripheral controllers. The internal block diagram (Figure 3) shows the primary functions of the Z80 processors. Subsequent text provides more detail on the Z80 I/O controller family, registers, instruction set, interrupts and daisy chaining, and CPU timing.




Figure 3. Z80 CPU Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเท่านั้น ไม่ควรเผยแพร่สู่สาธารณะโดยไม่ได้รับอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Z80 MICROPROCESSOR FAMILY

The Zilog Z80 microprocessor is the central element of a comprehensive microprocessor product family. This family works together in most applications with minimum requirements for additional logic, facilitating the design of efficient and cost-effective microcomputer-based systems.

Zilog has designed five components to provide extensive support for the Z80 microprocessor. These are:

- The PIO (Parallel Input/Output) operates in both data-byte I/O transfer mode (with handshaking) and in bit mode (without handshaking). The PIO may be configured to interface with standard parallel peripheral devices such as printers, tape punches, and keyboards.
- The CTC (Counter/Timer Circuit) features four programmable 8-bit counter/timers, each of which has an

8-bit prescaler. Each of the four channels may be configured to operate in either counter or timer mode.

- The DMA (Direct Memory Access) controller provides dual port data transfer operations and the ability to terminate data transfer as a result of a pattern match.
- The SIO (Serial Input/Output) controller offers two channels. It is capable of operating in a variety of programmable modes for both synchronous and asynchronous communication, including Bi-Synch and SDLC.
- The DART (Dual Asynchronous Receiver/Transmitter) device provides low cost asynchronous serial communication. It has two channels and a full modem control interface.

Z80 CPU REGISTERS

Figure 4 shows three groups of registers within the Z80 CPU. The first group consists of duplicate sets of 8-bit registers: a principal set and an alternate set (designated by ' [prime], e.g., A'). Both sets consist of the Accumulator Register, the Flag Register, and six general-purpose registers. Transfer of data between these duplicate sets of registers is accomplished by use of "Exchange" instructions. The result is faster response to interrupts and easy, efficient implementation of such versatile pro-

gramming techniques as background-foreground data processing. The second set of registers consists of six registers with assigned functions. These are the I (Interrupt Register), the R (Refresh Register), the IX and IY (Index Registers), the SP (Stack Pointer), and the PC (Program Counter). The third group consists of two interrupt status flip-flops, plus an additional pair of flip-flops which assists in identifying the interrupt mode at any particular time. Table 1 provides further information on these registers.




Figure 4. CPU Registers

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Z80 CPU REGISTERS (Continued)

Table 1. Z80 CPU Registers

Register	Size (Bits)	Remarks	
A, A'	Accumulator	8	Stores an operand or the results of an operation.
F, F'	Flags	8	See Instruction Set.
B, B'	General Purpose	8	Can be used separately or as a 16-bit register with C.
C, C'	General Purpose	8	See B, above.
D, D'	General Purpose	8	Can be used separately or as a 16-bit register with E.
E, E'	General Purpose	8	See D, above.
H, H'	General Purpose	8	Can be used separately or as a 16-bit register with L.
L, L'	General Purpose	8	See H, above.

Note: The (B,C), (D,E), and (H,L) sets are combined as follows:
 B — High byte C — Low byte
 D — High byte E — Low byte
 H — High byte L — Low byte

I	Interrupt Register	8	Stores upper eight bits of memory address for vectored interrupt processing.
R	Refresh Register	8	Provides user-transparent dynamic memory refresh. Automatically incremented and placed on the address bus during each instruction fetch cycle.
IX	Index Register	16	Used for indexed addressing.
IY	Index Register	16	Used for indexed addressing.
SP	Stack Pointer	16	Holds address of the top of the stack. See Push or Pop in instruction set.
PC	Program Counter	16	Holds address of next instruction.
IFF ₁ -IFF ₂	Interrupt Enable	Flip-Flops	Set or reset to indicate interrupt status (see Figure 4).
IMFa-IMFb	Interrupt Mode	Flip-Flops	Reflect Interrupt mode (see Figure 4).

INTERRUPTS: GENERAL OPERATION

The CPU accepts two interrupt input signals: \overline{NMI} and \overline{INT} . The \overline{NMI} is a non-maskable interrupt and has the highest priority. \overline{INT} is a lower priority interrupt and it requires that interrupts be enabled in software in order to operate. \overline{INT} can be connected to multiple peripheral devices in a wired-OR configuration.

The Z80 has a single response mode for interrupt service for the non-maskable interrupt. The maskable interrupt, \overline{INT} , has three programmable response modes available. These are:

- Mode 0 — similar to the 8080 microprocessor.
- Mode 1 — Peripheral Interrupt service, for use with non-8080/Z80 systems.
- Mode 2 — a vectored interrupt scheme, usually daisy-chained, for use with Z80 Family and compatible peripheral devices.

The CPU services interrupts by sampling the \overline{NMI} and \overline{INT} signals at the rising edge of the last clock of an instruction. Further interrupt service processing depends upon the type of interrupt that was detected. Details on interrupt responses are shown in the CPU Timing Section.

Non-Maskable Interrupt (\overline{NMI}). The nonmaskable interrupt cannot be disabled by program control and therefore will be accepted at all times by the CPU. \overline{NMI} is usually reserved for servicing only the highest priority type interrupts, such as that for orderly shutdown after power failure has been detected. After recognition of the \overline{NMI} signal (providing \overline{BUSREQ} is not active), the CPU jumps to restart location 0066H. Normally, software starting at this address contains the interrupt service routine.

Maskable Interrupt (\overline{INT}). Regardless of the interrupt mode set by the user, the Z80 response to a maskable interrupt input follows a common timing cycle. After the

interrupt has been detected by the CPU (provided that interrupts are enabled and $\overline{\text{BUSREQ}}$ is not active) a special interrupt processing cycle begins. This is a special fetch ($\overline{\text{M1}}$) cycle in which $\overline{\text{IORQ}}$ becomes active rather than $\overline{\text{MREQ}}$, as in a normal $\overline{\text{M1}}$ cycle. In addition, this special $\overline{\text{M1}}$ cycle is automatically extended by two $\overline{\text{WAIT}}$ states, to allow for the time required to acknowledge the interrupt request.

Mode 0 Interrupt Operation. This mode is similar to the 8080 microprocessor interrupt service procedures. The interrupting device places an instruction on the data bus. This is normally a Restart instruction, which will initiate a call to the selected one of eight restart locations in page zero of memory. Unlike the 8080, the Z80 CPU responds to the Call instruction with only one interrupt acknowledge cycle followed by two memory read cycles.

Mode 1 Interrupt Operation. Mode 1 operation is very similar to that for the NMI. The principal difference is that the Mode 1 interrupt has only one restart location, 0038H.

Mode 2 Interrupt Operation. This interrupt mode has been designed to utilize most effectively the capabilities of the Z80 microprocessor and its associated peripheral family. The interrupting peripheral device selects the starting address of the interrupt service routine. It does this by placing an 8-bit vector on the data bus during the interrupt acknowledge cycle. The CPU forms a pointer using this byte as the lower 8 bits and the contents of the I register as the upper 8 bits. This points to an entry in a table of addresses for interrupt service routines. The CPU then jumps to the routine at that address. This flexibility in selecting the interrupt service routine address allows the peripheral device to use several different types of service routines. These routines may be located at any available location in memory. Since the interrupting device supplies the low-order byte of the 2-byte vector, bit 0 (A_0) must be a zero.

Interrupt Priority (Daisy Chaining and Nested Interrupts). The interrupt priority of each peripheral device is determined by its physical location within a daisy-chain configuration. Each device in the chain has an interrupt enable input line (IEI) and an interrupt enable output line (IEO), which is fed to the next lower priority device. The first device in the daisy chain has its IEI input hardwired to a High

level. The first device has highest priority, while each succeeding device has a corresponding lower priority. This arrangement permits the CPU to select the highest priority interrupt from several simultaneously interrupting peripherals.

The interrupting device disables its IEO line to the next lower priority peripheral until it has been serviced. After servicing, its IEO line is raised, allowing lower priority peripherals to demand interrupt servicing.

The Z80 CPU will nest (queue) any pending interrupts or interrupts received while a selected peripheral is being serviced.

Interrupt Enable/Disable Operation. Two flip-flops, IFF₁ and IFF₂, referred to in the register description, are used to signal the CPU interrupt status. Operation of the two flip-flops is described in Table 2. For more details, refer to the *Z80 CPU Technical Manual (03-0029-01)* and *Z80 Assembly Language Programming Manual (03-0002-01)*.

Table 2. State of Flip-Flops

Action	IFF ₁	IFF ₂	Comments
CPU Reset	0	0	Maskable interrupt INT disabled
DI instruction execution	0	0	Maskable interrupt INT disabled
EI instruction execution	1	1	Maskable interrupt INT enabled
LD A,I instruction execution	•	•	IFF ₂ → Parity flag
LD A,R instruction execution	•	•	IFF ₂ → Parity flag
Accept NMI	0	IFF ₁	IFF ₁ → IFF ₂ (Maskable interrupt INT disabled)
RETN instruction execution	IFF ₂	•	IFF ₂ → IFF ₁ at completion of an NMI service routine.



2764A ADVANCED 64K (8Kx8) UV ERASABLE PROM

- Fast 180 nsec Access Time
—HMOS II*-E Technology
- Low Power
—60 mA Maximum Active
—20 mA Maximum Standby
- Two Line Control
- Intelligent Programming™ Algorithm
—Fastest EPROM Programming
- Intelligent Identifier™ Mode
—Automated Programming Operations
- Compatible with 2764, 27128, 27256
- ±10% V_{CC} Tolerance Available

The Intel 2764A is a 5V only, 65,536-bit ultraviolet erasable and electrically programmable read-only memory (EPROM). The 2764A is an advanced version of the 2764 and is fabricated with Intel's HMOSII-E technology which significantly reduces die size and greatly improves the device's performance, power consumption, reliability and producibility.

The 2764A provides access times to 180 ns/2764A-1). This is an improvement over the fastest 2764 access time of 200 ns. This is compatible with high-performance microprocessors, such as Intel's 8 MHz iAPX 186 allowing full speed operation without the addition of WAIT states. The 2764A is also directly compatible with the 12 MHz 8051 family.

Several advanced features have been designed into the 2764A that allow fast and reliable programming—the intelligent Programming Algorithm and the intelligent Identifier Mode. Programming equipment that takes advantage of these innovations will electronically identify the 2764A and then rapidly program it using an efficient programming method.

The 2764A also offers reduced power consumption compared to the 2764. The maximum active current on faster speed parts is 60 mA while the maximum standby current is only 20 mA. The standby mode lowers power consumption without increasing access time.

Two-line control and JEDEC-approved, 28 pin packaging are standard features of all Intel higher density EPROMs. This ensures easy microprocessor interfacing and minimum design efforts when upgrading, adding or choosing between non-volatile memory alternatives.





Figure 1. Block Diagram



NOTE: INTEL "UNIVERSAL SITE"-COMPATIBLE EPROM PIN CONFIGURATIONS ARE SHOWN IN THE BLOCKS ADJACENT TO THE 2764A PINS

MODE SELECTION

MODE	CE (20)	OE (22)	PGM (27)	A ₀ (24)	V _{PP} (1)	V _{CC} (26)	Outputs (11-13, 16-18)
Read	V _{IL}	V _{IL}	V _{IH}	X	V _{CC}	V _{CC}	O ₀ -O ₇
Output Disable	V _{IL}	V _{IH}	V _{IH}	X	V _{CC}	V _{CC}	High Z
Standby	V _{IH}	X	X	X	V _{CC}	V _{CC}	High Z
Verify	V _{IL}	V _{IL}	V _{IH}	X	V _{PP}	V _{CC}	O ₀ -O ₇
Program Inhibit	V _{IH}	X	X	X	V _{PP}	V _{CC}	High Z
Intelligent Identifier	V _{IL}	V _{IL}	V _{IH}	V _H	V _{CC}	V _{CC}	Code
Intelligent Programming	V _{IL}	V _{IH}	V _{IL}	X	V _{PP}	V _{CC}	O _H

- X can be V_{IH} or V_{IL}
- V_H = 12.0V ± 0.5V

*HMOS is a patented process of Intel Corporation

Intel Corporation Assumes No Responsibility for the Use of Any Circuitry Other Than Circuitry Embodied in an Intel Product. No Other Circuit Patent Licenses are Implied.

© INTEL CORPORATION, 1984.

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้ง
ORDER NUMBER: 276702-001 JULY 1984



ABSOLUTE MAXIMUM RATINGS*

Temperature Under Bias -10°C to +80°C
 Storage Temperature -65°C to +125°C
 All Input or Output Voltages with
 Respect to Ground +6.5V to -0.6V
 Voltage on Pin 24 with
 Respect to Ground +13.5V to -0.6V
 V_{pp} Supply Voltage with Respect to
 Ground During Programming +14V to -0.6V

*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

D.C. AND A.C. OPERATING CONDITIONS DURING READ

	2764A-1, 2764A-2, 2764A-3, 2764A-4	2764A-20, 2764A-25 2764A-30, 2764A-45
Operating Temperature Range	0°-70°C	0°-70°C
V _{CC} Power Supply ^{1,2}	5V ±5%	5V ±10%
V _{pp} Voltage ²	V _{PP} = V _{CC}	V _{PP} = V _{CC}

READ OPERATION

D.C. CHARACTERISTICS

Symbol	Parameter	Limits			Unit	Conditions
		Min	Typ ³	Max		
I _{LI}	Input Load Current			10	μA	V _{IN} = 5.5V
I _{LO}	Output Leakage Current			10	μA	V _{OUT} = 5.5V
I _{PP1} ²	V _{pp} Current Read			5	mA	V _{pp} = 5.5V
I _{CC1} ²	V _{CC} Current Standby			20/35 ⁵	mA	$\overline{CE} = V_{IH}$
I _{CC2} ²	V _{CC} Current Active			60/75 ⁵	mA	$\overline{CE} = \overline{OE} = V_{IL}$
V _{IL}	Input Low Voltage	-0.1		+0.8	V	
V _{IH}	Input High Voltage	2.0		V _{CC} + 1	V	
V _{OL}	Output Low Voltage			0.45	V	I _{OL} = 2.1 mA
V _{OH}	Output High Voltage	2.4			V	I _{OH} = -400 μA
V _{pp} ²	V _{pp} Read Voltage	3.8		V _{CC}	V	V _{CC} = 5.0V ±0.25V

A.C. CHARACTERISTICS

Symbol	Parameter	2764A-1 Limits		2764A-20 & 2764A-2 Limits		2764A-25 & 2764A Limits		2764A-30 & 2764A-3 Limits		2764A-45 & 2764A-4 Limits		Unit	Test Conditions
		Min	Max	Min	Max	Min	Max	Min	Max	Min	Max		
t _{ACC}	Address to Output Delay		180		200		250		300		450	ns	$\overline{CE} = \overline{OE} = V_{IL}$
t _{CE}	\overline{CE} to Output Delay		180		200		250		300		450	ns	$\overline{OE} = V_{IL}$
t _{OE}	\overline{OE} to Output Delay		85		75		100		120		150	ns	$\overline{CE} = V_{IL}$
t _{DF} ⁴	\overline{OE} or \overline{CE} High to Output Data Float	0	55	0	55	0	60	0	105	0	130	ns	$\overline{CE} = V_{IL}$
t _{OH}	Output Hold from Addresses \overline{CE} or \overline{OE} Whichever Occurred First	0		0		0		0		0		ns	$\overline{CE} = \overline{OE} = V_{IL}$


- NOTES: 1. V_{CC} must be applied simultaneously or before V_{pp} and removed simultaneously or after V_{pp}.
 2. V_{pp} may be connected directly to V_{CC} except during programming. The supply current would then be the sum of I_{CC} and I_{pp}.
 3. Typical values are for t_a = 25°C and nominal supply voltages.
 4. This parameter is only sampled and is not 100% tested. Output Float is defined as the point where data is no longer driven — see timing diagram on the following page.
 5. Max I_{CC} rating differs with access time. Rating of 60 mA active and 20 mA standby are for 2764As at 200 nsec and 100 nsec access time only.

เอกสารนี้เป็นเอกสารของบริษัทอินเทลและอาจมีข้อผิดพลาดได้ กรุณาตรวจสอบข้อมูลก่อนการใช้งาน
 ไม่รับประกันใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


CAPACITANCE^[2] ($T_A = 25^\circ\text{C}; f = 1\text{MHz}$)

Symbol	Parameter	Typ. ¹	Max.	Unit	Conditions
C_{IN}	Input Capacitance	4	6	pF	$V_{IN} = 0\text{V}$
C_{OUT}	Output Capacitance	8*	12	pF	$V_{OUT} = 0\text{V}$


A.C. TESTING INPUT/OUTPUT WAVEFORM



A.C. TESTING LOAD CIRCUIT



A.C. WAVEFORMS



- NOTES:**
1. Typical values are for $T_A = 25^\circ\text{C}$ and nominal supply voltages.
 2. This parameter is only sampled and is not 100% tested.
 3. \overline{OE} may be displayed up to $t_{CE} - t_{OE}$ after the falling edge of \overline{CE} without impact on t_{CE} .
 4. t_{OH} is specified from \overline{OE} or \overline{CE} , whichever occurs first.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่วาระณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DEVICE OPERATION

The seven modes of operation of the 2764A are listed in Table 1. A single 5V power supply is required in the read mode. All inputs are TTL levels except for V_{PP} and 12V on A9 for intelligent identifier mode.

Table 1. MODE SELECTION

MODE \ PINS	CE (20)	OE (22)	PGM (27)	A ₉ (24)	V _{PP} (1)	V _{CC} (28)	Outputs (11-13, 15-19)
Read	V _{IL}	V _{IL}	V _{IH}	X	V _{CC}	V _{CC}	D _{OUT}
Output Disable	V _{IL}	V _{IH}	V _{IH}	X	V _{CC}	V _{CC}	High Z
Standby	V _{IH}	X	X	X	V _{CC}	V _{CC}	High Z
Verify	V _{IL}	V _{IL}	V _{IH}	X	V _{PP}	V _{CC}	D _{OUT}
Program Inhibit	V _{IH}	X	X	X	V _{PP}	V _{CC}	High Z
Intelligent Identifier	V _{IL}	V _{IL}	V _{IH}	V _H	V _{CC}	V _{CC}	Code
Intelligent Programming	V _{IL}	V _{IH}	V _{IL}	X	V _{PP}	V _{CC}	D _{IN}

NOTES:

- 1 X can be V_{IH} or V_{IL}
- 2 V_H = 12.0V ± 0.5V

READ MODE

The 2764A has two control functions, both of which must be logically active in order to obtain data at the outputs. Chip Enable (CE) is the power control and should be used for device selection. Output Enable (OE) is the output control and should be used to gate data from the output pins. Independent of device selection. Assuming that addresses are stable, the address access time (t_{ACC}) is equal to the delay from CE to output (t_{CE}). Data is available at the outputs after a delay of t_{OE} from the falling edge of OE, assuming that CE has been low and addresses have been stable for at least $t_{ACC} - t_{OE}$.

STANDBY MODE

The 2764A has standby mode which reduces the maximum current from 75 mA to 35 mA. The 2764A is placed in the standby mode by applying a TTL-high signal to the CE input. When in standby mode, the outputs are in a high impedance state, independent of the OE input.

Output OR-Tieing

Because EPROMs are usually used in larger memory arrays, Intel has provided 2 control lines which accommodate this multiple memory connection. The two control lines allow for:

- a) the lowest possible memory power dissipation, and
- b) complete assurance that output bus contention will not occur.

To use these two control lines most efficiently, CE (pin 20) should be decoded and used as the primary device selecting function, while OE (pin 22) should be made a common connection to all devices in the array and connected to the READ line from the system control bus. This assures that all deselected memory devices are in their low power standby mode and that the output pins are active only when data is desired from a particular memory device.

System Considerations

The power switching characteristics of HMOSII-E EPROMs require careful decoupling of the devices. The supply current, I_{CC} , has three segments that are of interest to the system designer—the standby current level, the active current level, and the transient current peaks that are produced by the falling and rising edges of Chip Enable. The magnitude of these transient current peaks is dependent on the output capacitive loading of the device. The associated transient voltage peaks can be suppressed by complying with Intel's Two-Line Control, as detailed in Intel's Application Note AP-72, Order Number 8566, and by properly selected decoupling capacitors. It is recommended that a 0.1 μ F ceramic capacitor be used on every device between V_{CC} and GND. This should be a high frequency capacitor of low inherent inductance and should be placed as close to the device as possible. In addition, a 4.7 μ F bulk electrolytic capacitor should be used between V_{CC} and GND for every eight devices. The bulk capacitor should be located near where the power supply is connected to the array. The purpose of the bulk capacitor is to overcome the voltage droop caused by the inductive effect of PC board-traces.

PROGRAMMING MODES

Caution: Exceeding 14V on pin 1 (V_{PP}) will permanently damage the 2764A.

Initially, and after each erasure, all bits of the 2764A are in the "1" state. Data is introduced by selectively programming "0s" into the desired bit locations. Although only "0s" will be programmed, both "1s" and "0s" can be present in the data word. The only way to change a "0" to a "1" is by ultraviolet light erasure.

The 2764A is in the programming mode when V_{PP} input is at 12.5V and CE and PGM are both at TTL low. The data to be programmed is applied 8 bits in parallel to the data output pins. The levels required for the address and data inputs are TTL.

เอกสารนี้เป็นทรัพย์สินของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Intelligent Programming™ Algorithm

The 2764A Intelligent Programming Algorithm rapidly programs Intel 2764A EPROMs using an efficient and reliable method particularly suited to the production programming environment. Typical programming time for individual devices is on the order of one and a half minutes. Programming reliability is also ensured as the incremental program margin of each byte is continually monitored to determine when it has been successfully programmed. A flow-chart of the 2764A Intelligent Programming Algorithm is shown in Figure 3.

The intelligent Programming Algorithm utilizes two different pulse types: initial and overprogram. The duration of the initial PGM pulse(s) is one millisecond, which will then be followed by a longer overprogram pulse of length 3X msec. X is an iteration counter and is equal to the number of the initial one millisecond pulses applied to a particular 2764A location, before a correct verify occurs. Up to 25 one-millisecond pulses per byte are provided for before the overprogram pulse is applied.

The entire sequence of program pulses and byte verifications is performed at $V_{CC} = 6.0V$ and $V_{PP} = 12.5V$. When the intelligent Programming cycle has been completed, all bytes should be compared to the original data with $V_{CC} = V_{PP} = 5.0V$.

Program Inhibit

Programming of multiple 2764As in parallel with different data is easily accomplished by using the Program Inhibit mode. A high-level \overline{CE} or \overline{PGM} input inhibits the other 2764As from being programmed.

Except for \overline{CE} , all like inputs (including \overline{OE}) of the parallel 2764As may be common. A TTL low-level pulse applied to the \overline{CE} Input with V_{PP} at 12.5V will program the selected 2764A.

Verify

A verify should be performed on the programmed bits to determine that they have been correctly programmed. The verify is performed with \overline{OE} at V_{IL} , \overline{CE} at V_{IL} , \overline{PGM} at V_{IH} and V_{PP} at 12.5V.

Intelligent Identifier™ Mode

The Intelligent Identifier Mode allows the reading out of a binary code from an EPROM that will identify its manufacturer and type. This mode is intended for use by programming equipment for the purpose of automatically matching the device to be programmed with its corresponding programming algorithm. This mode is functional in the $25^{\circ}C \pm 5^{\circ}C$ ambient temperature range that is required when programming the 2764A.

To activate this mode, the programming equipment must force 11.5V to 12.5V on address line A9 (pin 24) of the 2764A. Two Identifier bytes may then be sequenced from the device outputs by toggling address line A0 (pin 10) from V_{IL} to V_{IH} . All other address lines must be held at V_{IL} during intelligent Identifier Mode.

Byte 0 ($A0 = V_{IL}$) represents the manufacturer code and byte 1 ($A0 = V_{IH}$) the device identifier code. For the Intel 2764A, these two identifier bytes are given in Table 2. All identifiers for manufacturer and device codes will possess odd parity, with the MSB (O_7) defined as the parity bit.

Table 2. 2764A Intelligent Identifier™ Bytes

Identifier	Pins	A ₀ (10)	O ₇ (19)	O ₆ (18)	O ₅ (17)	O ₄ (16)	O ₃ (15)	O ₂ (13)	O ₁ (12)	O ₀ (11)	Hex Data
Manufacturer Code		V_{IL}	1	0	0	0	1	0	0	1	89
Device Code		V_{IH}	0	0	0	0	1	0	0	0	08

NOTES:

1. $A_9 = 12.0V \pm 0.5V$
2. $A_1 - A_6, A_{10} - A_{13}, \overline{CE}, \overline{OE} = V_{IL}$
3. $A_{14} = V_{IH}$ or V_{IL}



8255A/8255A-5 PROGRAMMABLE PERIPHERAL INTERFACE

- MCS-85™ Compatible 8255A-5
- 24 Programmable I/O Pins
- Completely TTL Compatible
- Fully Compatible with Intel® Micro-processor Families
- Improved Timing Characteristics
- Direct Bit Set/Reset Capability Easing Control Application Interface
- Reduces System Package Count
- Improved DC Driving Capability
- Available in EXPRESS
 - Standard Temperature Range
 - Extended Temperature Range

The Intel® 8255A is a general purpose programmable I/O device designed for use with Intel® microprocessors. It has 24 I/O pins which may be individually programmed in 2 groups of 12 and used in 3 major modes of operation. In the first mode (MODE 0), each group of 12 I/O pins may be programmed in sets of 4 to be input or output. In MODE 1, the second mode, each group may be programmed to have 8 lines of input or output. Of the remaining 4 pins, 3 are used for handshaking and interrupt control signals. The third mode of operation (MODE 2) is a bidirectional bus mode which uses 8 lines for a bidirectional bus, and 5 lines, borrowing one from the other group, for handshaking.




Figure 1. 8255A Block Diagram




Figure 2. Pin Configuration

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8255A FUNCTIONAL DESCRIPTION

General

The 8255A is a programmable peripheral interface (PPI) device designed for use in Intel[®] microcomputer systems. Its function is that of a general purpose I/O component to interface peripheral equipment to the microcomputer system bus. The functional configuration of the 8255A is programmed by the system software so that normally no external logic is necessary to interface peripheral devices or structures.

Data Bus Buffer

This 3-state bidirectional 8-bit buffer is used to interface the 8255A to the system data bus. Data is transmitted or received by the buffer upon execution of input or output instructions by the CPU. Control words and status information are also transferred through the data bus buffer.

Read/Write and Control Logic

The function of this block is to manage all of the internal and external transfers of both Data and Control or Status words. It accepts inputs from the CPU Address and Control busses and in turn, issues commands to both of the Control Groups.

(CS)

Chip Select. A "low" on this input pin enables the communication between the 8255A and the CPU.

(RD)

Read. A "low" on this input pin enables the 8255A to send the data or status information to the CPU on the data bus. In essence, it allows the CPU to "read from" the 8255A.

(WR)

Write. A "low" on this input pin enables the CPU to write data or control words into the 8255A.

(A₀ and A₁)

Port Select 0 and Port Select 1. These input signals, in conjunction with the RD and WR inputs, control the selection of one of the three ports or the control word registers. They are normally connected to the least significant bits of the address bus (A₀ and A₁).

8255A BASIC OPERATION

A ₁	A ₀	RD	WR	CS	INPUT OPERATION (READ)
0	0	0	1	0	PORT A - DATA BUS
0	1	0	1	0	PORT B - DATA BUS
1	0	0	1	0	PORT C - DATA BUS
					OUTPUT OPERATION (WRITE)
0	0	1	0	0	DATA BUS - PORT A
0	1	1	0	0	DATA BUS - PORT B
1	0	1	0	0	DATA BUS - PORT C
1	1	1	0	0	DATA BUS - CONTROL
					DISABLE FUNCTION
X	X	X	X	1	DATA BUS - 3-STATE
1	1	0	1	0	ILLEGAL CONDITION
X	X	1	1	0	DATA BUS - 3-STATE




Figure 3. 8255A Block Diagram Showing Data Bus Buffer and Read/Write Control Logic Functions

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(RESET)

Reset. A "high" on this input clears the control register and all ports (A, B, C) are set to the input mode.

Group A and Group B Controls

The functional configuration of each port is programmed by the systems software. In essence, the CPU "outputs" a control word to the 8255A. The control word contains information such as "mode", "bit set", "bit reset", etc., that initializes the functional configuration of the 8255A.

Each of the Control blocks (Group A and Group B) accepts "commands" from the Read/Write Control Logic, receives "control words" from the internal data bus and issues the proper commands to its associated ports.

Control Group A – Port A and Port C upper (C7-C4)

Control Group B – Port B and Port C lower (C3-C0)

The Control Word Register can Only be written into. No Read operation of the Control Word Register is allowed.

Ports A, B, and C

The 8255A contains three 8-bit ports (A, B, and C). All can be configured in a wide variety of functional characteristics by the system software but each has its own special features or "personality" to further enhance the power and flexibility of the 8255A.

Port A. One 8-bit data output latch/buffer and one 8-bit data input latch.

Port B. One 8-bit data input/output latch/buffer and one 8-bit data input buffer.

Port C. One 8-bit data output latch/buffer and one 8-bit data input buffer (no latch for input). This port can be divided into two 4-bit ports under the mode control. Each 4-bit port contains a 4-bit latch and it can be used for the control signal outputs and status signal inputs in conjunction with ports A and B.





Figure 4. 8255A Block Diagram Showing Group A and Group B Control Functions

PIN CONFIGURATION



PIN NAMES

Pin	Function
D ₇ D ₀	DATA BUS (BI DIRECTIONAL)
RESET	RESET INPUT
CS	CHIP SELECT
RD	READ INPUT
WR	WRITE INPUT
A ₀ , A ₁	PORT ADDRESS
PA ₇ PA ₀	PORT A (8BIT)
PB ₇ PB ₀	PORT B (8BIT)
PC ₇ PC ₀	PORT C (8BIT)
VCC	+5 VOLTS
GND	0 VOLTS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8255A OPERATIONAL DESCRIPTION

Mode Selection

There are three basic modes of operation that can be selected by the system software:

- Mode 0 – Basic Input/Output
- Mode 1 – Strobed Input/Output
- Mode 2 – Bi-Directional Bus

When the reset input goes "high" all ports will be set to the input mode (i.e., all 24 lines will be in the high impedance state). After the reset is removed the 8255A can remain in the input mode with no additional initialization required. During the execution of the system program any of the other modes may be selected using a single output instruction. This allows a single 8255A to service a variety of peripheral devices with a simple software maintenance routine.

The modes for Port A and Port B can be separately defined, while Port C is divided into two portions as required by the Port A and Port B definitions. All of the output registers, including the status flip-flops, will be reset whenever the mode is changed. Modes may be combined so that their functional definition can be "tailored" to almost any I/O structure. For instance: Group B can be programmed in Mode 0 to monitor simple switch closings or display computational results, Group A could be programmed in Mode 1 to monitor a keyboard or tape reader on an interrupt-driven basis.




Figure 5. Basic Mode Definitions and Bus Interface




Figure 6. Mode Definition Format

The mode definitions and possible mode combinations may seem confusing at first but after a cursory review of the complete device operation a simple, logical I/O approach will surface. The design of the 8255A has taken into account things such as efficient PC board layout, control signal definition vs PC layout and complete functional flexibility to support almost any peripheral device with no external logic. Such design represents the maximum use of the available pins.

Single Bit Set/Reset Feature

Any of the eight bits of Port C can be Set or Reset using a single OUTPUT instruction. This feature reduces software requirements in Control-based applications.

เอกสารนี้เป็นเอกสารของบริษัทไมโครอินเทลที่สงวนลิขสิทธิ์ไว้เพื่อการใช้งานเพื่อการศึกษาเท่านั้น ไม่สามารถนำออกจำหน่ายหรือทำซ้ำโดยไม่ได้รับอนุญาตจากทางบริษัทฯ



ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MODE 0 Port Definition


A		B		GROUP A			GROUP B		
D ₄	D ₃	D ₁ [*]	D ₀	PORT A	PORT C (UPPER)	#	PORT B	PORT C (LOWER)	
0	0	0	0	OUTPUT	OUTPUT	0	OUTPUT	OUTPUT	
0	0	0	1	OUTPUT	OUTPUT	1	OUTPUT	INPUT	
0	0	1	0	OUTPUT	OUTPUT	2	INPUT	OUTPUT	
0	0	1	1	OUTPUT	OUTPUT	3	INPUT	INPUT	
0	1	0	0	OUTPUT	INPUT	4	OUTPUT	OUTPUT	
0	1	0	1	OUTPUT	INPUT	5	OUTPUT	INPUT	
0	1	1	0	OUTPUT	INPUT	6	INPUT	OUTPUT	
0	1	1	1	OUTPUT	INPUT	7	INPUT	INPUT	
1	0	0	0	INPUT	OUTPUT	8	OUTPUT	OUTPUT	
1	0	0	1	INPUT	OUTPUT	9	OUTPUT	INPUT	
1	0	1	0	INPUT	OUTPUT	10	INPUT	OUTPUT	
1	0	1	1	INPUT	OUTPUT	11	INPUT	INPUT	
1	1	0	0	INPUT	INPUT	12	OUTPUT	OUTPUT	
1	1	0	1	INPUT	INPUT	13	OUTPUT	INPUT	
1	1	1	0	INPUT	INPUT	14	INPUT	OUTPUT	
1	1	1	1	INPUT	INPUT	15	INPUT	INPUT	

MODE 0 Configurations



CONTROL WORD #0





CONTROL WORD #2



CONTROL WORD #1




CONTROL WORD #3




CONTROL WORD #4

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	0	1	0	0	0




CONTROL WORD #8

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	1	0	0	0	0




CONTROL WORD #5

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	0	1	0	0	1



CONTROL WORD #9

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	1	0	0	0	1




CONTROL WORD #6

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	0	1	0	1	0




CONTROL WORD #10

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	1	0	0	1	0




CONTROL WORD #7

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	0	1	0	1	1










CONTROL WORD #11

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	1	0	0	1	1



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Operating Modes

MODE 1 (Strobed Input/Output). This functional configuration provides a means for transferring I/O data to or from a specified port in conjunction with strobes or "handshaking" signals. In mode 1, port A and Port B use the lines on port C to generate or accept these "handshaking" signals.

Mode 1 Basic Functional Definitions:

- Two Groups (Group A and Group B)
- Each group contains one 8-bit data port and one 4-bit control/data port.
- The 8-bit data port can be either input or output. Both inputs and outputs are latched.
- The 4-bit port is used for control and status of the 8-bit data port.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

APPLICATIONS OF THE 8255A

The 8255A is a very powerful tool for interfacing peripheral equipment to the microcomputer system. It represents the optimum use of available pins and is flexible enough to interface almost any I/O device without the need for additional external logic.

Each peripheral device in a microcomputer system usually has a "service routine" associated with it. The routine manages the software interface between the device and the CPU. The functional definition of the 8255A is programmed by the I/O service routine and becomes an extension of the system software. By examining the I/O devices interface characteristics for both data transfer and timing, and matching this information to the examples and tables in the detailed operational description, a control word can easily be developed to initialize the 8255A to exactly "fit" the application. Figures 19 through 25 present a few examples of typical applications of the 8255A.




Figure 19. Printer Interface




Figure 20. Keyboard and Display Interface




Figure 21. Keyboard and Terminal Address Interface

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้จัดทำเอกสารได้เผยแพร่เอกสารนี้ในอินเทอร์เน็ตแล้ว หมายความว่าผู้จัดทำเอกสารไม่รับผิดชอบต่อเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 22. Digital to Analog, Analog to Digital




Figure 23. Basic Floppy Disk Interface




Figure 24. Basic CRT Controller Interface




Figure 25. Machine Tool Controller Interface

Absolute Maximum Ratings (Notes 1 & 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage (V_{CC}) (Note 3)	6.5V
Logic Control Inputs	-0.3V to +18V
At Other Input and Outputs	-0.3V to ($V_{CC} + 0.3V$)
Lead Temp. (Soldering, 10 seconds)	
Dual-In-Line Package (plastic)	260°C
Dual-In-Line Package (ceramic)	300°C
Surface Mount Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C

Storage Temperature Range	-65°C to +150°C
Package Dissipation at $T_A = 25^\circ\text{C}$	875 mW
ESD Susceptibility (Note 10)	800V

Operating Ratings (Notes 1 & 2)

Temperature Range	$T_{MIN} \leq T_A \leq T_{MAX}$
ADC0801/02LJ	$-55^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$
ADC0801/02/03/04LCJ	$-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$
ADC0801/02/03/05LCN	$-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$
ADC0804LCN	$0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$
ADC0802/03/04LCV	$0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$
ADC0802/03/04LCWM	$0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$
Range of V_{CC}	4.5 V_{DC} to 6.3 V_{DC}

Electrical Characteristics

The following specifications apply for $V_{CC} = 5 V_{DC}$, $T_{MIN} \leq T_A \leq T_{MAX}$ and $f_{CLK} = 640$ kHz unless otherwise specified.

Parameter	Conditions	Min	Typ	Max	Units
ADC0801: Total Adjusted Error (Note 8)	With Full-Scale Adj. (See Section 2.5.2)			$\pm 1/4$	LSB
ADC0802: Total Unadjusted Error (Note 8)	$V_{REF}/2 = 2.500 V_{DC}$			$\pm 1/2$	LSB
ADC0803: Total Adjusted Error (Note 8)	With Full-Scale Adj. (See Section 2.5.2)			$\pm 1/2$	LSB
ADC0804: Total Unadjusted Error (Note 8)	$V_{REF}/2 = 2.500 V_{DC}$			± 1	LSB
ADC0805: Total Unadjusted Error (Note 8)	$V_{REF}/2$ -No Connection			± 1	LSB
$V_{REF}/2$ Input Resistance (Pin 9)	ADC0801/02/03/05 ADC0804 (Note 9)	2.5 0.75	8.0 1.1		k Ω k Ω
Analog Input Voltage Range	(Note 4) $V(+)$ or $V(-)$	Gnd-0.05		$V_{CC} + 0.05$	V_{DC}
DC Common-Mode Error	Over Analog Input Voltage Range		$\pm 1/16$	$\pm 1/8$	LSB
Power Supply Sensitivity	$V_{CC} = 5 V_{DC} \pm 10\%$ Over Allowed $V_{IN}(+)$ and $V_{IN}(-)$ Voltage Range (Note 4)		$\pm 1/16$	$\pm 1/8$	LSB

AC Electrical Characteristics

The following specifications apply for $V_{CC} = 5 V_{DC}$ and $T_A = 25^\circ\text{C}$ unless otherwise specified.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
T_C	Conversion Time	$f_{CLK} = 640$ kHz (Note 6)	103		114	μs
T_C	Conversion Time	(Note 5, 6)	66		73	$1/f_{CLK}$
f_{CLK}	Clock Frequency Clock Duty Cycle	$V_{CC} = 5V$, (Note 5) (Note 5)	100 40	640	1460 60	kHz %
CR	Conversion Rate in Free-Running Mode	\overline{INTR} tied to \overline{WR} with $\overline{CS} = 0 V_{DC}$, $f_{CLK} = 640$ kHz	8770		9708	conv/s
$t_{W(WR)L}$	Width of \overline{WR} Input (Start Pulse Width)	$\overline{CS} = 0 V_{DC}$ (Note 7)	100			ns
t_{ACC}	Access Time (Delay from Falling Edge of \overline{RD} to Output Data Valid)	$C_L = 100$ pF		135	200	ns
t_{RH}, t_{OH}	TRI-STATE Control (Delay from Rising Edge of \overline{RD} to Hi-Z State)	$C_L = 10$ pF, $R_L = 10k$ (See TRI-STATE Test Circuits)		125	200	ns
t_{WL}, t_{RI}	Delay from Falling Edge of \overline{WR} or \overline{RD} to Reset of \overline{INTR}			300	450	ns
C_{IN}	Input Capacitance of Logic Control Inputs			5	7.5	pF
C_{OUT}	TRI-STATE Output Capacitance (Data Buffers)			5	7.5	pF

CONTROL INPUTS (Note: CLK IN (Pin 4) is the input of a Schmitt trigger circuit and is therefore specified separately)

$V_{IN}(1)$	Logical "1" Input Voltage (Except Pin 4 CLK IN)	$V_{CC} = 5.25 V_{DC}$	2.0	15	V_{DC}
-------------	---	------------------------	-----	----	----------

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา 3-17 ของอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Ordering Information

TEMP RANGE		0°C TO 70°C	0°C TO 70°C	0°C TO 70°C	-40°C TO +85°C
ERROR	± ¼ Bit Adjusted	ADC0802LCWM	ADC0802LCV		ADC0801LCN
	± ½ Bit Unadjusted				ADC0802LCN
	± ½ Bit Adjusted	ADC0803LCWM	ADC0803LCV		ADC0803LCN
	± 1 Bit Unadjusted	ADC0804LCWM	ADC0804LCV	ADC0804LCN	ADC0805LCN
PACKAGE OUTLINE		M20B—Small Outline	V20A—Chip Carrier	N20A—Molded DIP	

TEMP RANGE		-40°C TO +85°C	-55°C TO +125°C
ERROR	± ¼ Bit Adjusted	ADC0801LCJ	ADC0801LJ
	± ½ Bit Unadjusted	ADC0802LCJ	ADC0802LJ
	± ½ Bit Adjusted	ADC0803LCJ	
	± 1 Bit Unadjusted	ADC0804LCJ	
PACKAGE OUTLINE		J20A—Cavity DIP	J20A—Cavity DIP


Connection Diagrams

ADC080X
Dual-In-Line and Small Outline (SO) Packages



TL/H/5671-30

ADC080X
Molded Chip Carrier (PCC) Package



TL/H/5671-32

See Ordering Information

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54138/74138 3-Line-to-8-Line Decoder

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL				
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			
		C	P	M	CF		C	P	M	CF		C	P	M	CF		C	P	M	CF	
T.I.	SN54LS138	J11			W11																
	SN74LS138	J11	N11																		
FAIRCHILD	74LS138	ND																			
	74S138	ND																			
MOTOROLA																					
N.S.C.																					
	DM74S138																				
PHILIPS																					
	N74S138																				
SIGNETICS																					
	S54S138	F11	B11		W11																
	N74S138	F11	B11		W11																
SIEMENS																					
FUJITSU																					
HITACHI																					
MTSUBISHI																					
	M74LS138																				
NEC																					
TOSHIBA																					

Electrical Characteristics SN54LS138/SN74LS138

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS138	-55°C to 125°C
Input voltage	7V	temperature range	SN74LS138	0°C to 70°C
		Storage temperature range		-65°C to 150°C

recommended operating conditions

	SN54LS138			SN74LS138			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			400			400	mA
Low-level output current, I _{OL}			4			4	mA
Operating free-air temperature, T _A	-55	125	0	0	70	70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER*	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT	
V _{IH} High-level input voltage			2		V	
V _{IL} Low-level input voltage				0.8	V	
V _I Input clamp voltage	V _{CC} = MIN, I _I = -18mA			1.5	V	
V _{OH} High-level output voltage	V _{CC} = MIN, V _I = 2V, I _{OH} = 2.5mA (SN54LS138) V _{CC} = MIN, V _I = 2V, I _{OH} = 400µA (SN74LS138)		2.5	3.4	V	
V _{OL} Low-level output voltage	V _{CC} = MIN, V _I = 2V, I _{OL} = 0.8V, I _{OL} = 4mA (SN54LS138) V _{CC} = MIN, V _I = 2V, I _{OL} = 2mA (SN74LS138)		0.35	0.5	V	
I _I Input current at maximum input voltage	V _{CC} = MAX, V _I = 2V			0.1	mA	
I _{IH} High-level input current	V _{CC} = MAX, V _I = 2.7V			20	µA	
I _{IL} Low-level input current	V _{CC} = MAX, V _I = 0.4V			0.4	mA	
I _{OS} Short-circuit output current*	V _{CC} = MAX		70	100	mA	
I _{CC} Supply current	V _{CC} = MAX, Outputs enabled and inputs		6.3	10	mA	
t _{PLH}	V _{CC} = 5V, T _A = 25°C, C _L = 15pF, R _L = 2kΩ	levels of delay	2	13	20	ns
t _{PHL} from Binary select to Any output			3	18	27	ns
t _{PLH} to Any output			2	26	38	ns
t _{PHL} from Enable to Any output			2	17	32	ns
t _{PLH} to Any output			3	17	26	ns
t _{PHL} to Any output			3	25	38	ns

* I_{OS} is measured with the output shorted to ground. The average current should not exceed 100mA.

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.


‡ All typical values are at V_{CC} = 5V, T_A = 25°C.

* Not more than one output should be shorted at a time, and duration of the short-circuit test should not exceed one second.

t_{PLH} = propagation delay time, low-to-high-level output

t_{PHL} = propagation delay time, high-to-low-level output

Pin Assignment (Top View)




Function Table

INPUTS				OUTPUTS							
ENABLE	G1	G2A	G2B	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
X	H	X	X	X	H	H	H	H	H	H	H
L	X	X	X	X	H	H	H	H	H	H	H
H	L	L	L	L	L	L	L	L	L	L	L
H	L	L	L	H	L	L	L	L	L	L	L
H	L	L	L	H	L	L	L	H	L	L	L
H	L	L	L	H	L	L	L	H	L	L	L
H	L	L	L	H	L	L	L	H	L	L	L
H	L	L	L	H	L	L	L	H	L	L	L
H	L	L	L	H	L	L	L	H	L	L	L
H	L	L	L	H	L	L	L	H	L	L	L
H	L	L	L	H	L	L	L	H	L	L	L
H	L	L	L	H	L	L	L	H	L	L	L

* G2 = G2A + G2B
H = high level, L = low level, X = irrelevant

Functional Block Diagram



*S138*LS138 DECODER/DEMULPLEXER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5437/7437 Quadruple 2-Input Positive-NAND Buffer

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL				
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	
T. I.	SN54S37								SN54LS37				SN5437								
FAIRCHILD	SN74S37								DM54LS37				DM5437								
MOTOROLA									DM74LS37				DM7437								
N. S. C.									SN74LS37				SN7437								
PHILIPS	N74S37								N74LS37				N7437								
SIGNETICS	N74S37								N74LS37				S5437								
SIEMENS													5437								
FUJITSU													74LS37								
HITACHI													HD74LS37								
MITSUBISHI													M53LS37								
NEC													74LS37								
TOSHIBA													74LS37								

Electrical Characteristics SN54LS37/SN74LS37
absolute maximum ratings over operating free-air temperature range*

Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS37	-55°C to 75°C
Input voltage	7V		SN74LS37	0°C to 70°C
Emitter-base voltage	5.5V	Storage temperature range		-65°C to 150°C


recommended operating conditions

	SN54LS37			SN74LS37			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			-1.2			-1.2	mA
Low-level output current, I _{OL}			12			24	mA
Operating free-air temperature, T _a	-55		75	0		70	°C

electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage			0.8	V
V _I	Input clamp voltage	V _{CC} - MIN, I _I = -18 mA		1.5	V
V _{OH}	High-level output voltage	V _{CC} - MIN, V _{IL} = V _{IL} max, I _{OH} = MAX	2.7	3.4	V
V _{OL}	Low-level output voltage	V _{CC} - MIN, V _{IH} = 2 V, I _{OL} = 12 mA	0.25	0.4	V
I _I	Input current at maximum input voltage	V _{CC} - MAX, V _I = 7V		0.1	mA
I _{IH}	High-level input current	V _{CC} - MAX, V _{IH} = 2.7V		20	µA
I _{IL}	Low-level input current	V _{CC} - MAX, V _{IL} = 0.4V		0.4	mA
I _{OS}	Short-circuit output current*	V _{CC} - MAX	-30	-130	mA
I _{QCH}	Supply current	V _{CC} - MAX	Total, outputs high: 0.9, 2		mA
I _{QCL}	Supply current	V _{CC} - MAX	Total, outputs low: 6, 12		mA
I _{CC}	Supply current	V _{CC} = 5 V	Average per gate (50% duty cycle)		0.25
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5 V, T _a = 25°C	12	26	ns
t _{PHL}	Propagation delay time, high-to-low-level output	C _L = 45 pF, R _L = 667 Ω	12	24	ns

Pin Assignment (Top View)




positive logic:
Y = AB


Schematics (each gate)



'37 CIRCUIT



'537 CIRCUIT



'LS37 CIRCUIT

Resistor values shown are nominal and in ohms

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions
‡ All typical values are at V_{CC} = 5 V, T_a = 25°C.
* Not more than one output should be shorted at a time, and duration of the short-circuit should not exceed one second for 37.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5432/7432 Quadruple 2-Input Positive-OR Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL				
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			
		C	P	M	CF		C	P	M	CF		C	P	M	CF		C	P	M	CF	
T.I.	SN54LS32 SN74LS32	J11			W1						SN54LS32 SN74LS32	J11			W1	SN5432 SN7432	J11			W1	
FAIRCHILD	FMS432/FMS32 FCH532/FCH32	D11			F11						FMS432/FMS32 FCH532/FCH32	D11			F11	FMS432/FMS32 FCH532/FCH32	D11			F11	
MOTOROLA											SN74LS32	J11			W1						
N.S.C.											DM74LS32 DM54LS32	J11			W1	DM5432 DM7432	J11			W1	DM54LS32 DM74LS32
PHILIPS	N74S32										N74LS32	J11			W1	N7432					
SIGNETICS											N74LS32	J11			W1						
SIEMENS																FL1631					
FUJITSU											74LS32	J11			W1						
HITACHI											HD74LS32	J11			W1	HD7432					
MITSUBISHI											M53LS32	J11			W1						
NEC											74LS32	J11			W1						
TOSHIBA																					

Electrical Characteristics SN54LS32/SN74LS32


absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	5V	Operating free-air temperature range	SN54LS32	-55°C to 125°C			
Input voltage	5V		SN74LS32	0°C to 70°C			
		Storage temperature range		-55°C to 150°C			
recommended operating conditions							
			1000	1000			
			SN54LS32	SN74LS32	UNIT		
Supply voltage, V _{CC}	MIN	NOM	MAX	MIN	NOM	MAX	UNIT
High-level output current, I _{OH}	4.5	3	1.5	8.15	5	1.75	mA
Low-level output current, I _{OL}			400			400	mA
Operating free-air temperature, T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range




PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage			0.8	V	
V _I	Input clamp voltage	V _{CC} - MIN, I _I = -18 mA		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} - MIN, V _{IH} = 2V, I _{OH} = MAX	2.7	3.4	V	
V _{OL}	Low-level output voltage	V _{CC} = MIN, I _{OL} = 4 mA, V _I = V _{IL} max	0.25	0.4	V	
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 2V		0.1	mA	
I _{IH}	High-level input current	V _{CC} = MAX, V _{IH} = 2.7V		20	μA	
I _{IL}	Low-level input current	V _{CC} = MAX, V _{IL} = 0.4V		-0.4	mA	
I _{OS}	Short-circuit output current	V _{CC} = MAX	54LS Family	-20	-100	mA
			74LS Family	-20	-100	mA
I _{CCH}	Supply current	V _{CC} = MAX	Total, outputs high	3.1	6.2	mA
I _{CLL}	Supply current	V _{CC} = MAX	Total, outputs low	4.9	9.8	mA
I _{CC}	Supply current	V _{CC} = 5V	Average per gate (50% duty cycle)	1.0		mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, C _L = 15pF, R _L = 2kΩ, T _A = 25°C		14	22	ns
t _{PHL}	Propagation delay time, high-to-low-level output	V _{CC} = 5V, C _L = 15pF, R _L = 2kΩ, T _A = 25°C		14	22	ns

Pin Assignment (Top View)



positive logic:
Y = A + B

Schematics (each gate)



Resistor values shown are nominal and in ohms

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
* Not more than one output should be shorted at a time.


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54245/74245 Octal Bus Transceivers with 3-state Outputs

	Schottky TTL			High-Speed TTL			Low-Power Schottky TTL			Standard TTL			Low-Power TTL				
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			
		C	P	MCF		C	P	MCF		C	P	MCF		C	P	MCF	
T. I.																	
FAIRCHILD																	
MOTOROLA																	
N. S. C.																	
PHILIPS																	
SIGNETICS																	
SIEMENS																	
FUJITSU																	
HITACHI																	
MITSUBISHI																	
NEC																	
TOSHIBA																	

Electrical Characteristics SN54LS245/SN74LS245

absolute maximum ratings over operating free-air temperature range					
Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS -55°C to 125°C		
Input voltage	7V	temperature range	SN74LS 0°C to 70°C*		
		Storage temperature range	-65°C to 150°C		
recommended operating conditions					
	SN54LS245	SN74LS245	UNIT		
Supply voltage, V _{CC}	MIN 4.5	NOM 5	MAX 5.5		
High-level output current, I _{OH}			12 mA		
Low-level output current, I _{OL}			24 mA		
Operating free-air temperature, T _A	55	125	0 to 70 °C		
electrical characteristics over recommended operating free-air temperature range					
PARAMETER	TEST CONDITIONS †	SN74LS245	UNIT		
V _{IH}	High-level input voltage	2	V		
V _{IL}	Low-level input voltage	0.8	V		
V _{IK}	Input clamp voltage	-1.5	V		
	V _{CC} = MIN, I _I = -18mA				
	Hysteresis (V _{I+} - V _{I-})	0.2	0.4		
	A or B input				
V _{OH}	High-level output voltage	2.4	3.4		
	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = V _{ILmax}	I _{OH} = -3mA			
		I _{OH} = MAX	2		
V _{OL}	Low-level output voltage	0.4	0.5		
	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = V _{ILmax}	I _{OL} = 12mA			
		I _{OL} = 24mA			
I _{OZH}	Off-state output current, high-level voltage applied	10	μA		
	V _{CC} = MAX, V _O = 2.7 V				
I _{OZL}	Off-state output current, low-level voltage applied	-200	μA		
	V _{CC} = MAX, V _O = 0.4V				
I _I	Input current at maximum input voltage	0.1	mA		
	A or B DIR or \bar{D}	V _I = 5.5V			
		V _I = 7V	0.1		
I _{IH}	High-level input current	20	μA		
	V _{CC} = MAX, V _{IH} = 2.7V				
I _{IL}	Low-level input current	-0.2	mA		
	V _{CC} = MAX, V _{IL} = 0.4V				
I _{OS}	Short-circuit output current	-40	-225		
	V _{CC} = MAX				
I _{CC}	Supply current	48	70		
	Total, outputs high				
	Total, outputs low	62	90		
	Outputs at Hi-Z	64	95		
switching characteristics, V _{CC} 5V, T _A 25°C					
PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
IPLH	Propagation delay time, low-to-high-level output		8	12	ns
IPHL	Propagation delay time, high-to-low-level output		8	12	ns
IPZL	Output enable time to low level		27	40	ns
IPZL	Output enable time to high level		25	40	ns
IPLZ	Output disable time from low level		15	25	ns
IPHZ	Output disable time from high level		15	25	ns



SN54LS245 (J) SN74LS245 (J, N)

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
 ‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
 * Not more than one output should be shorted at a time, and duration of the short-short should not exceed one second.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54374/74374 Octal D-Type Transparent Latches and Edge-Triggered Flip-Flops

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL				
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			
		C	P	M	CF		C	P	M	CF		C	P	M	CF		C	P	M	CF	
T.I.	SN54LS374	J									SN54LS374	J									
	SN74LS374	J	N								SN74LS374	J	N								
FAIRCHILD																					
MOTOROLA																					
N.S.C.																					
PHILIPS																					
SIGNETICS																					
SIEMENS																					
FUJITSU																					
HITACHI																					
MITSUBISHI																					
NEC																					
TOSHIBA																					

Electrical Characteristics SN54LS374/SN74LS374

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS	-55 to 125°C
Input voltage	7V	Storage temperature range	SN74LS	0°C to 70°C
				-65°C to 150°C

recommended operating conditions

	SN54LS374			SN74LS374			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output voltage, V _{OH}			-400			-400	μA
High-level output current, I _{OH}			16			16	mA
Width of clock enabling pulse, t _w	High	15	15				ns
	Low	15	15				ns
Data hold time, t _{hold}	0		0				ns
Setup time, t _{setup}	20		20				ns
Operating free-air temperature, T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)


PARAMETER	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage			0.8	V	
V _{IK}	Input clamp voltage	V _{CC} = MIN, I _I = -18mA		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = V _{IL} max, I _{OH} = MAX	2.4	3.1	V	
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = V _{IL} max, I _{OL} = 24mA	0.35	0.5	V	
I _{OZH}	Off-state output current, high-level voltage applied	V _{CC} = MAX, V _{IH} = 2V, V _O = 2.7V		20	μA	
I _{OZL}	Off-state output current, low-level voltage applied	V _{CC} = MAX, V _{IH} = 2V, V _O = 0.4V		-20	μA	
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V		0.1	mA	
I _{IH}	High-level input current	V _{CC} = MAX, V _I = 2.7V		20	μA	
I _{IL}	Low-level input current	V _{CC} = MAX, V _I = 0.4V		-0.4	mA	
I _{OS}	Short-circuit output current ‡	V _{CC} = MAX		-30	-130	mA
I _{CC}	Supply current	V _{CC} = MAX, Output control at 1.5V	LS374	27	40	mA

switching characteristics, V_{CC} = 5V, T_A = 25°C

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
f _{max}				35	50		MHz
t _{PLH}	Data	Any 0	C _L = 45pF, R _L = 667Ω, See Notes 2 and 3				
t _{PHL}							
t _{PLH}	Clock or enable	Any 0	C _L = 50pF, R _L = 667Ω, See Note 3		15	28	ns
t _{PHL}					15	28	ns
t _{PZH}	Output	Any 0			20	28	ns
t _{PZL}	Control				21	28	ns
t _{PHZ}	Output	Any 0			12	20	ns
t _{PLZ}	Control				14	25	ns

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
 ‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
 § Not more than one output should be shorted at a time and duration of the short circuit should not exceed one second.

Pin Assignment (Top View)



SN54LS374 (J) SN74LS374 (J, N)
 SN64S374 (J) SN74S374 (J, N)

LS374, S374 FUNCTION TABLE


OUTPUT CONTROL	CLOCK	D	OUTPUT
L	↑	H	H
L	↑	L	L
L	L	X	Q ₀
H	X	X	Z

NOTES: 2. Maximum clock frequency is tested with all outputs loaded.
 3. See load circuits and waveforms on page 3-11.
 f_{max} = maximum clock frequency
 t_{PLH} = propagation delay time, low-to-high-level output
 t_{PHL} = propagation delay time, high-to-low-level output
 t_{PZH} = output enable time to high level
 t_{PZL} = output enable time to low level
 t_{PHZ} = output disable time from high level
 t_{PLZ} = output disable time from low level

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่วาระใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RELAYS

FBR20 Relays



Features

- **Microminiature size**
Two FBR20-series relays can be mounted in the space required for a single FBR210-series relay.
- **1A contact rating**
Despite their microminiature size, FBR20-series relays have a contact rating of 2A.
- **Strong shock resistance**
Even with a 50 G shock, FBR20 series relays never miss an operation.
- **Makes pattern design easy**
Separate location of drive (coil) and output (contact) terminals allows easy PC board pattern design.
- **Formed terminals for temporary mounting**
The uniquely designed terminals allow FBR20-series relays to be mounted temporarily on PC boards.
- **Applied for UL, CSA standards**
- **Conforms to FCC68-302**

Specifications

Item	Specification
Contact arrangement	1 form C (SPDT)
Contact shape	Single contact (FBR21) Bifurcated contact (FBR22)
Contact material	Gold-overlay silver Gold-overlay silver-palladium (-P)
Contact resistance	100 mΩ max. (measured at 6V DC, 0.1A) initial value
Insulation resistance	1,000 MΩ min. (at 500V DC) initial value
Dielectric withstand voltage	Between coil and contacts: 500V AC for 1 minute (standard), 1,000V AC for 1 minute (high withstand voltage) Between open contacts: 500V AC for 1 minute
Vibration	At 20G 10 Hz to 300 Hz (3.0 mm dual amplitude max.) no contact bounce for more than 1.0 ms
Shock	No contact opening: At 50G (11 ms sine half-wave) no contact bounce for more than 1.0 ms No damage: 100G (11 ms sine half-wave)
Operate time	5 ms max. (at rated voltage, not including bounce time)
Release time	3 ms max. (after rated operation, not including bounce time)
Service life	Mechanical 5 x 10 ⁶ ops. min. (max. switching frequency 18,000 ops./hr) Electrical Gold-overlay silver contact - 1 x 10 ⁵ ops. min. Gold-overlay silver-palladium contact - 2 x 10 ⁵ ops. min. (at rated load, maximum switching frequency 1,800 ops./hr)
Ambient temperature	-30°C to +65°C (at rated ops.)
Operating humidity	45% to 85% RH
Weight	Approx. 1.7g

Contact Capacities

Item	DC load	AC load	Remarks
Contact rating	24V - 1A	120V - 0.5A	With resistive load
Maximum switching voltage*1		125V	
Maximum carrying current		2A	
Maximum switching power*2	24W	60VA	

- *1. If the switching voltage exceeds the rated contact voltage, reduce the current. Since current values vary according to the type of load.
*2. Values when switching a resistive load at normal room temperature and humidity and in a clean atmosphere. The minimum applicable load varies with the switching frequency and operating environment.

Part Numbers

[Example] **FBR21** (A) **(N)** (B) **D 12** (C) **- P** (D) **(- 02)** (E)

- (A) Series name
FBR21: FBR20 series (Single contact)
FBR22: FBR20 series (Bifurcated contact)
- (B) Construction
No designation: Automatic soldering
N: Automatic soldering + immersion-cleanable
N type
- (C) Rated coil voltage
(Example) D03: 3V DC standard coil
See Coil Ratings table "Voltage Specifications Symbols" for details
- (D) Contact material
No designation: Gold-overlay silver contacts
P: Gold-overlay silver-palladium contacts
- (E) No designation: Standard
02: High withstand voltage type (at 1,000V AC for 1 minute)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ในการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FBR20 Relays


Coil Ratings

Voltage designation	Rated coil voltage	Coil resistance ($\pm 10\%$)	Rated current (at rated voltage)	Pickup voltage	Dropout voltage	Maximum allowable voltage	Coil power consumption	Coil temperature rise
D01	1.5V DC	7.5 Ω	Approx. 200mA	80% max. of rated coil voltage	5% min. of rated coil voltage	160% of rated coil voltage	Approx. 300mW (at rated coil voltage)	Approx. 45° (at rated coil voltage)
D03	3V DC	30 Ω	Approx. 100mA					
D05	5V DC	83 Ω	Approx. 60mA					
D06	6V DC	120 Ω	Approx. 50mA					
D09	9V DC	270 Ω	Approx. 33mA					
D12	12V DC	480 Ω	Approx. 25mA					
D18	18V DC	1,080 Ω	Approx. 17mA					
D24	24V DC	1,920 Ω	Approx. 12.5mA					

Note 1: All values in the table are measured at 20°

Reference Data


Operating temperature and operating voltage range



Dimensions and Schematics


Unit: mm (in.)

Dimensions (standard)




Note: Dimensions for N type relays should be replaced as follows:
 10.9 (0.429) max.
 8.4 (0.330) max.
 1.6

Schematics




(Bottom view)

PC board mounting hole diagram



Service life




การศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RELAYS

FBR20H Relays



Fujitsu FBR20H series relays are ultra miniature relays with a 1 form C contact arrangement, designed for PC board mounting. Their high efficiency electromagnetic circuits use less power-200 mW rated power consumption.

Features

- **Low power consumption**
High efficiency electromagnetic circuit saves power consumption
Rated power consumption: 200 mW
pick up power consumption: 98 mW
- **FCC68-302**
High withstand-voltage type meets FCC68-302 requirements.
- **Strong shock resistance**
FBR20H series relays operate perfectly even under a 50G shock.
- **Easy pattern design**
Separate location of drive and output terminals allows easy PC board design.
- **Pre-formed terminals available for temporary retention**
The unique design of the preformed terminals allows FBR20H series relays to be temporarily fixed to PC board before dip soldering.

Specifications

Item	Specifications	
Contact arrangement	SPDT (1 form C)	
Contact material	Gold-overlay silver Gold-overlay silver-palladium (-P)	
Contact resistance	100 mΩ max. (measured at 6V DC · 0.1A) initial value	
Insulation resistance	1,000 MΩ min. (at 500V DC)	
Dielectric withstand voltage	500V AC for 1 min. (standard) High withstand-voltage type, 1,000V AC for 1 min (between open contacts 500V AC for 1 min) (high withstand voltage)	
Surge voltage (high withstand-voltage types)	1,500V/10 μs/700 μs (between contacts and coil)	
Static electricity capacity (reference)	between open contacts approx. 1 pF between coil and contacts approx. 2 pF	
Vibration	20G, 10 Hz to 300 Hz (dual amplitude, maximum 3.0 mm). No contact chatter longer than 1.0 ms.	
Shock	No contact opening: 50G (sine half-wave of 11 ms). No contact chatter longer than 1.0 ms. No damage: 100G (sine half-wave of 11 ms).	
Operate time	5 ms max. (at rated voltage)	
Release time	3 ms max. (after rated operation)	
Service life	Mechanical: 5×10^6 ops. min. Electrical: Gold-overlay silver contacts: 100×10^3 ops. min. (24V DC, 1A resistive load) Gold-overlay silver-palladium alloy contacts: 200×10^3 ops. min. (24V DC, 1A resistive load) 100×10^3 ops. min. (120V AC, 0.5A resistive load) (See REFERENCE 2)	
Maximum switching frequency	Mechanical: 18×10^3 ops./hr Electrical: 1,800 ops./hr (at rated contact load)	
Operating temperature	-30°C to +70°C (See REFERENCE 1)	
Operating humidity	45% to 85% RH	
Weight	1.7g (approx.)	

FBR20H Relays

Part Numbers

(EX.) FBR21 N H12-P 02

(A) (B) (C) (D) (E)

(A) Series name

FBR21: Single contact
FBR22: Bifurcated contact

(B) Construction

No designation: Standard type (Automatic soldering)
N: Automatic soldering + immersion cleaning N type

(C) Rated coil voltage

(Ex.) H03: 3V DC (see coil ratings table for details)

(D) Contact material

No designation: Gold-overlay silver
P: Gold-overlay silver-palladium alloy

(E) Others

No designation: Standard type
02: High withstand-voltage type

Contact Capacities

(Table 2)

Item	DC load	AC load	Remarks
Contact rating	24V - 1A	120V - 0.5A	With resistive load
Maximum switching voltage*1	125V	125V	
Maximum carrying current	2A		
Maximum switching power	24W	60VA	
Minimum applicable load*2 (reference values)	Single contact type 5V-1mA, 1V-1mA (-P) Bifurcated contact type 1V-1mA, 0.1V-100µA (-P)		

*1 If the switching voltage exceeds the rated contact voltage, reduce the current. Since current values vary according to the type of load, please consult your dealer.

*2 Denotes the typical minimum load to be used when switching the resistance under normal atmospheric conditions (normal temperature, normal humidity, clean atmosphere). Note that the minimum rated load changes depending on the frequency of application and the environment.

Coil Ratings

(Table 3)

Voltage designation	Rated coil voltage	Coil resistance (±10%)	Rated current (at rated voltage)	Pick up voltage	Drop out voltage	Maximum allowable voltage	Coil power consumption	Pick up power consumption	Coil temperature rise
H01	1.5VDC	11Ω	Approx. 136 mA	75% max. of rated coil voltage	10% min. of rated coil voltage	200% of rated coil voltage	Approx. 200 mW (at rated coil voltage)	Approx. 112 mW max.	Approx. 35°C (at rated coil voltage)
H03	3V DC	45Ω	Approx. 67 mA						
H05	5V DC	125Ω	Approx. 40 mA						
H06	6V DC	180Ω	Approx. 33 mA						
H09	9V DC	405Ω	Approx. 22 mA						
H12	12V DC	720Ω	Approx. 17 mA						
H18	18V DC	1,620Ω	Approx. 11 mA						
H24	24V DC	2,300Ω	Approx. 10 mA			180%	Approx. 250 mW	Approx. 140 mW max.	Approx. 40°C


Note 1: 98 mW (70% of pick-up voltage) pick up power consumption type is also available.

Note 2: Measured at 20°C.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(Standard type)




(N type)




Formed terminal for temporary mounting

Schematics



Mounting hole layout



(Bottom view)

Note:

An abbreviated designation is marked on the top surface of the dust cover as follows:

(EX) Designation: FBR22H12-P

Marking: 22H12-P


Construction: 1.5 mm diameter terminals

Construction: 1.5 mm diameter terminals

FBR20H Relays


Reference Data

1. Operating temperature and operating voltage



Note: Data assumes that the maximum temperature allowance is 15°C and is not applicable to hot starts.


2. Service life



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RELAYS


FBR 46 Series



Features

- Ultra-miniature low-profile design
Nearly half the size of the FBR240 series relays
- Conforms to FCC 68-302 standard
A dielectric withstanding voltage between contacts and coil of over 1,000V AC and the ability to withstand a surge voltage of over 1,500V
- Strong shock resistance
Normal operation even under a 50G shock
- Low power consumption
A high efficiency electromagnetic circuit saves power.
Rated power consumption: 150 mW
Pick-up power consumption: 85 mW
- Convenient pattern design
Separate location of drive and output terminals allows easy PC board design
- Highly reliable contact performance
DC200 x 10³, AC100 x 10³ ops. min. rated contact load

Specifications

Item	Specification
Contact arrangement	DPDT (2 Form C) bifurcated contact
Contact material	Gold-overlay silver Gold-overlay silver-palladium (-P)
Contact resistance	100 mΩ max. (measured at 6V DC, 0.1A)
Insulation resistance	100 MΩ min. (at 500V DC)
Dielectric withstand voltage	Between open contacts : 750V AC for 1 min. Between contact and coil and between adjacent contacts : 1,000V AC for 1 min.
Surge voltage	1,500V/10μsec/700μsec 
Electrostatic capacitance between contacts (reference)	Between open contacts : approx. 1 pF Between coil and contact: approx. 2 pF
Vibration	No contact opening: 10 to 55 Hz (1.5 mm dual amplitude) No damage: 10 to 55 Hz (1.5 mm dual amplitude)
Shock	No contact opening: 50G (11 msec) No damage: 100G (11 msec)
Operate time	5 msec max. (not including bounce time)
Release time	5 msec max. (not including bounce time)
Service life	Mechanical : 10 x 10 ⁶ ops. min. Electrical : DC 200 x 10 ³ ops. min. AC 100 x 10 ³ ops. min. (at rated contact load)
Maximum switching frequency	Mechanical : 18 x 10 ³ ops./hr Electrical : 1800 ops./hr (at rated contact load)
Operating temperature	-30°C to +70°C (Do not freeze)
Operating humidity	45 to 85% RH
Weight	3g (approx.)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FBR 46 Series


Contact Capacities

Item	Specification
Contact rating	30V DC – 1A 120V AC – 0.5A (at resistive load)
Maximum switching voltage* ¹	125VDC, 125VAC
Maximum carrying current	1A
Maximum switching power	30W, 60VA
Minimum applicable load* ² (reference)	Gold overlay silver . . . 1V DC, 1 mA Gold overlay silver-palladium alloy 100 mV DC, 100 μ A Gold overlay silver-palladium alloy (Sealed type) . . . 10 mV DC, 10 μ A

- Notes:
- *1. If the switching voltage exceeds the rated contact voltage, reduce the current since current values vary according to the type of load.
 - *2. Values when switching a resistive load at normal room temperature and humidity and in a clean atmosphere. The minimum applicable load varies with the switching frequency and operating environment.


Dimensions

Unit: mm (in.)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Reference Data



Soldering and Cleaning Conditions

1. Terminal Treatment

- Do not apply a force of more than 0.5kg to the terminals.
- Do not bend the terminals more than 45 degrees.

2. Soldering

- Flux: Rosin type (non-corrosive)
- Flux temperature: $23 \pm 3^\circ\text{C}$
- Pre-heating temperature: 100°C max. (PC board temperature)
- Pre-heating time: 30 sec. max.
- Soldering bath temperature: See Reference Data
- Soldering time: See Reference Data

3. Cleaning

- Method

Standard relay	Partial cleaning
N series relays	Immersion cleaning

- Fluids: Alcohol, freon, warm water, and chlorosen.
- Fluid temperature: 60°C max. (Freon and chlorosen at room temperature.)
- Time: 2 minutes max.

4. Drying

- Temperature: 65°C max.
- Time: 1 hour

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้