



การถอดรหัสสัญญาณภาพ  
VIDEO DESCRAMBLE



ปริญญาบัตรนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาโทรคมนาคม  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

การถอดรหัสสัญญาณภาพ

VIDEO DESCRAMBLE



โดย

นางสาวพัชรินทร์ ตุ่นกลาง 34105237

นางสาวมยุเรศร์ สายนาโก 34105268

อาจารย์ที่ปรึกษา

ผศ.สมยศ จุณณะปิยะ

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2537

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2537

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การถอดรหัสสัญญาณภาพ

ผู้จัดทำ

1. นางสาวพัชรินทร์ ตุ่นกลาง
2. นางสาวมยุเรศร์ สายนาโก

  
..... อาจารย์ที่ปรึกษา  
(ผศ. สมยศ จุณณะปิยะ)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# การถอดรหัสสัญญาณภาพ

นางสาวพัชรินทร์ ตุ่นกลาง 34105237

นางสาวมยุเรศร์ สายนาโก 34105268

อาจารย์ที่ปรึกษา

ผศ. สมยศ จุณณะปิยะ

ปีการศึกษา 2537

บทคัดย่อ

ปฏิญานิพนธ์ฉบับนี้ กล่าวถึงการออกแบบและสร้างวงจร ถอดรหัสสัญญาณภาพ (VIDEO DESCRAMBL) ซึ่งเป็นวงจรที่ใช้ในการเปลี่ยนสัญญาณภาพที่ทางด้านส่งทำการสแกนแบบผสมสัญญาณไชนี่ให้กลับเป็นสัญญาณภาพเหมือนเดิม ในการสร้างสัญญาณไชนี่นี้ได้พัฒนาจากการใช้ ไอซี มาเป็นการใช้ไมโครคอนโทรลเลอร์ตระกูล MCS - 51 เบอร์ 8032 ซึ่งจะช่วยให้สะดวกในการสร้างสัญญาณ และการพัฒนาการทำงานต่อไป โดยสามารถเปลี่ยนความถี่และแอมพลิจูดของสัญญาณไชนี่ได้โดยการเปลี่ยนข้อมูลที่ซอฟต์แวร์ และเนื่องจากการสแกนแบบผสมสัญญาณไชนี่จะให้ความปลอดภัยในการป้องกันการขโมยสัญญาณในระดับปานกลาง ดังนั้นเพื่อเพิ่มความปลอดภัยให้กับข้อมูลสูงขึ้น เราจะเปลี่ยนความถี่ของสัญญาณไชนี่ไปเรื่อยๆ โดยจะใช้การใส่รหัสไปในช่วงเบลงคิงก์ของสัญญาณภาพด้วย ซึ่งทางด้านรับก็ต้องทำการถอดรหัสนั้นออกมา เพื่อนำข้อมูลนั้นไปใช้ในการเปลี่ยนสัญญาณภาพให้กลับเป็นเหมือนเดิม

---

## VIDEO DESCRAMBLE

Miss Patcharin Toonklang 34105237

Miss Mayures Sainako 34105268

Advisor

Asst.Prof. Somyot Junnapiya

Academic Year 1994

### ABSTRACT

This project report present for designing of Descramble circuit, which is Sine Wave Descramble. This circuit used for changing video signal that is scrambled by Sine Wave Scramble to the pure video signal.

To generate sine wave we use microcontroller MCS - 51 No 8032, that is comfortable to generate sine wave and change the frequency or amplitude of sine wave by improving the software.

Sine Wave Scramble is saved in medium level so in improvment to high level save scramble, we will encode the code transmitted with video signal. Receiver part must be have the decoder to detect code for detecting the video signal

# สารบัญ

		หน้า
บทที่ 1	บทนำ	1
บทที่ 2	ทฤษฎี	2
บทที่ 3	โครงสร้างและการทำงานของวงจร	50
บทที่ 4	การทดลองและผลการทดลอง	62
บทที่ 5	บทสรุปและแนวทางในการพัฒนา	73



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญภาพ

เรื่อง	หน้า
รูปที่ 2.1 ทฤษฎีการหักเหทางแม่เหล็กและทางไฟฟ้าสถิตย์	2
รูปที่ 2.2 รูปร่างของกระแสรูปฟันเลื่อย	3
รูปที่ 2.3 การสแกนจากซ้ายไปขวาและบนลงล่าง	4
รูปที่ 2.4 การสแกนไขว้กัน	4
รูปที่ 2.5 รูปร่างของสัญญาณซิงก์	5
รูปที่ 2.6 รูปร่างของสัญญาณซิงก์ที่ใช้ในการส่งโทรทัศน์	5
รูปที่ 2.7 พัลส์ที่เกิดขึ้นในระยะเวลาที่มีสัญญาณแบล็งก์ทางแนวตั้ง ในฟิล์มที่หนึ่งและฟิล์มที่สอง	7
รูปที่ 2.8 แสดงผลของการกลับสัญญาณภาพ	8
รูปที่ 2.9 แสดงผลของการแทนสัญญาณซิงก์	10
รูปที่ 2.10 แสดงผลของแอดที่พอินเวอร์ชัน	10
รูปที่ 2.11 แสดงผลของการตัดและกลับ	11
รูปที่ 2.12 แสดงผลของการตัดและหมุน	12
รูปที่ 2.13 แสดงผลของไลน์ซัพเฟิล	13
รูปที่ 2.14 แสดงผลของการเลื่อนพัลส์คลื่นไซน์	13
รูปที่ 2.15 แสดงผลของการเลื่อนพัลส์ซิงก์	14
รูปที่ 2.16 แสดงหลักการการทำงานของ Sinewave scrambling	15
รูปที่ 2.17 แสดงหลักการการทำงานของ Gate pulse scrambling	16
รูปที่ 2.18 แสดงบล็อกไดอะแกรมของเทลิสแกรมบลิ่ง	16
รูปที่ 2.19 แสดงบล็อกไดอะแกรมของคลื่นไซน์สแกรมบลิ่ง	17
รูปที่ 2.20 แสดงบล็อกไดอะแกรมของเกทพัลส์ดีสแกรมบลิ่ง	17
รูปที่ 2.21 แสดงบล็อกไดอะแกรมของเทลิสดีสแกรมบลิ่ง	18
รูปที่ 2.22 สถาปัตยกรรมภายในของ 8051	19
รูปที่ 2.23 ไดอะแกรมของ 8051 แบบ DIF	19
รูปที่ 2.24 โครงสร้างของพอร์ท 0	20
รูปที่ 2.25 โครงสร้างของพอร์ท 1	21
รูปที่ 2.26 โครงสร้างของพอร์ท 2	22
รูปที่ 2.27 โครงสร้างของพอร์ท 3	23
รูปที่ 2.28 ตารางค่ารีจิสเตอร์เมื่อเกิดการรีเซท	24
รูปที่ 2.29 วงจรออสซิลเลเตอร์ภายใน 8051	25
รูปที่ 2.30 8051 ที่ทำงานโดยสัญญาณที่มาจากภายนอก	26

รูปที่ 2.31 รีจิสเตอร์ฟังก์ชันพิเศษ	27
รูปที่ 2.32 แผนภาพค่าตำแหน่งหน่วยความจำแต่ละบิต	28
รูปที่ 2.33 ชุดข้อมูลอนุกรมในโหมด 1	29
รูปที่ 2.34 ชุดข้อมูลอนุกรมในโหมด 2	30
รูปที่ 2.35 Serial Port Control Register (SCON)	31
รูปที่ 2.36 TMOD Timer/Counter Mode Register	33
รูปที่ 2.37 Timer Mode 0:13 bit count	34
รูปที่ 2.38 Timer mode 2	35
รูปที่ 2.39 Timer 0 Mode 3	36
รูปที่ 2.40 TCON Timer Count Register	37
รูปที่ 2.41 แหล่งกำเนิดสัญญาณขัดจังหวะ	38
รูปที่ 2.42 Interrupt enable Register	39
รูปที่ 2.43 IP : Interrupt Priority Register	41
รูปที่ 2.44 ระบบการขัดจังหวะของ 8052 และ 83154	41
รูปที่ 2.45 PCON : Power Control Register	42
รูปที่ 2.46 Power Down และ Idle Mode	43
รูปที่ 2.47 ไดอะแกรมเวลาของการตอบสนองการขัดจังหวะ	45
รูปที่ 3.1 บล็อกไดอะแกรมของวงจรถังทั้งหมด	50
รูปที่ 3.2 วงจรรวมของดีสแกรมเบิ้ล	51
รูปที่ 3.3 วงจรแยกสัญญาณซิงค์	52
รูปที่ 3.4 วงจรเลือกเส้นสแกน	53
รูปที่ 3.5 วงจรทำข้อมูลให้ชัดเจน	53
รูปที่ 3.6 วงจรแปลงข้อมูลจากอนุกรมเป็นขนาน	54
รูปที่ 3.7 วงจรสร้างสัญญาณอินเทอร์รัพท์	54
รูปที่ 3.8 แสดงไดอะแกรมของการต่อซีพียูกับ DAC	55
รูปที่ 3.9 โฟลชาร์ทการทำงานของโปรแกรม	56
รูปที่ 4.1 สัญญาณภาพที่ถูกสแกนรหัสต่าง ๆ	62
รูปที่ 4.2 สัญญาณภาพที่ถูกสแกนเทียบกับสัญญาณ odd/even	65
รูปที่ 4.3 สัญญาณภาพที่ถูกสแกนเทียบกับสัญญาณ ver sync	66
รูปที่ 4.4 สัญญาณภาพที่ถูกสแกนเทียบกับสัญญาณควบคุม	66
รูปที่ 4.5 สัญญาณภาพที่ถูกสแกนเทียบกับเส้นสแกนที่เลือก	67
รูปที่ 4.6 สัญญาณที่ถูกสแกนเทียบกับเอาต์พุตจาก LM 339	67

รูปที่ 4.7 สัญญาณไลน์จากวงจรแปลงดิจิทัลเป็นอนาล็อก	68
รูปที่ 4.8 สัญญาณภาพที่ถูกสแกนเทียบกับสัญญาณอินเทอร์รัพท์	
69	
รูปที่ 4.9 รูปสัญญาณภาพที่ถูกสแกน	69
รูปที่ 4.10 สัญญาณไลน์ที่สร้างขึ้น	70
รูปที่ 4.11 เอาร์ทพุทของวงจรกำจัดไลน์	70
รูปที่ 4.12 สัญญาณเอาร์ทพุทจากวงจรดีสแกรมเบิล	71



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 1

### บทนำ

ในยุคโลกาภิวัตน์ทุกสิ่งทุกอย่างต้องเป็นไปอย่างถูกต้องแม่นยำและรวดเร็ว มีการติดต่อสื่อสารและการส่งข่าวสารข้อมูลต่างๆมากมาย ทั้งที่อยู่ในรูปของสัญญาณภาพ สัญญาณเสียง และที่อยู่ในรูปแบบของข้อมูล โดยทุกสิ่งเกี่ยวกับด้านนี้ในปัจจุบันกลายเป็นธุรกิจที่ได้รับความสนใจจากหน่วยงานต่างๆมากมาย โดยเฉพาะทางด้านเอกชนได้มีการลงทุนในด้านการติดต่อสื่อสารเกิดขึ้นมากมายหลายบริษัท ทำให้เกิดสภาพการแข่งขันมากขึ้นด้วย

ธุรกิจหนึ่งเกี่ยวกับการสื่อสารที่ได้รับความนิยมอยู่ในปัจจุบัน ก็คือธุรกิจการส่งสัญญาณภาพแก่ผู้รับที่เป็นสมาชิกเท่านั้นหรือระบบเคเบิลทีวี (cable tv) นั่นเองซึ่งสมาชิกต้องเสียค่าบริการให้แก่บริษัท จึงจะสามารถใช้บริการได้

ซึ่งในการส่งสัญญาณนี้มีกรณีที่เกิดจันรับแล้วทำให้มีการรับสัญญาณของอีกบริษัทหนึ่งได้โดยไม่ต้องเสียค่าบริการ ทำให้บริษัทได้รับความเสียหาย ดังนั้นจึงต้องมีการป้องกันสัญญาณของตนไม่ให้ผู้ที่ไม่ใช่สมาชิกสามารถรับได้ โดยใช้อุปกรณ์เฉพาะตัวมีลักษณะพิเศษซึ่งมีราคาแพงเพราะต้องมีการออกแบบมาโดยเฉพาะ และอุปกรณ์ที่ใช้ก็ทำได้ลำบาก ดังนั้นจึงได้มีการพัฒนาวิธีการป้องกันสัญญาณนี้ โดยการทำให้สัญญาณนั้นผิดเพี้ยนไปทางด้านรับจะสามารถสัญญาณได้ก็ต่อเมื่อมีอุปกรณ์ที่จะทำให้สัญญาณนั้นกลับเป็นเหมือนเดิม ในการรับสัญญาณนี้จะทำให้ง่ายและปลอดภัย โดยทางด้านส่งจะเพิ่มวงจรเข้ารหัส (encoder) เข้าไป และทางด้านรับจะเพิ่มวงจรถอดรหัส (decoder) เข้าไป ก็สามารถป้องกันการขโมยสัญญาณได้


ระบบการถอดรหัสสัญญาณภาพ(video desoramble) ในปริยญาณิพนธ์ฉบับนี้ เพื่อศึกษาถึงระบบการถอดรหัสแบบอนาลอก ซึ่งเป็นระบบที่ประยุกต์ใช้งานจากระบบอนาลอกธรรมดาโดยใช้ไมโครคอนโทรลเลอร์สร้างสัญญาณไซน์ โดยสามารถกำหนดความถี่จากรหัสที่รับเข้ามาโดยที่เครื่องรับจะรับสัญญาณที่เข้ารหัสแล้วมาแยกรหัสที่ส่งมากับสัญญาณภาพแล้วแปลงค่ารหัสที่เหมาะสมป้อนให้ไมโครคอนโทรลเลอร์เพื่อสร้างสัญญาณไซน์ตามค่ารหัสที่แปลงมา ส่งเข้าวงจรกำจัดสัญญาณไซน์ โดยนำสัญญาณไซน์ที่สร้างขึ้นมาใหม่ป้อนเข้าไปเพื่อหักล้างกับสัญญาณไซน์ที่เข้ารหัสมาจะได้สัญญาณภาพกลับคืนมาดังเดิม

## บทที่ 2

### ทฤษฎี

#### 2.1 หลักการการสแกนของโทรทัศน์

ภาพบนจอของหลอดภาพของเครื่องรับโทรทัศน์โดยทั่วไป จะประกอบด้วยเส้นขวางเล็ก ๆ ในแนวนอนเป็นจำนวนมาก ซึ่งแต่ละเส้นเหล่านี้ มีทั้งส่วนที่ดำสนิทหรือมีสีเข้ม ส่วนที่ดำจางหรือมีสีจางและส่วนที่สว่างมากปะปนกันอยู่ เส้นขวางเล็ก ๆ ในแนวนอนเหล่านี้ มีชื่อเรียกว่า เส้นสแกน เส้นเหล่านี้ประกอบไปด้วยจุดเล็ก ๆ ซึ่งมีทั้งมืดและสว่างปะปนกันอยู่ ภาพที่ปรากฏบนจอหลอดภาพจึงประกอบด้วยจุดเล็ก ๆ ที่มีระดับความสว่างแตกต่างกันเป็นจำนวนมาก จุดเล็ก ๆ เหล่านี้ เรียกว่า ส่วนประกอบของภาพ (Picture element) ซึ่งมีส่วนสัมพันธ์กับความละเอียดของภาพเช่นเดียวกับจุดดำหรือจุดสีเล็ก ๆ ในรูปภาพของสิ่งตีพิมพ์ ภาพที่เห็นบนจอหลอดภาพ จะมองดูละเอียดน่าดู หากมีจำนวนจุดเล็ก ๆ หรือจำนวนเส้นสแกนในแนวนอนมากเพียงพอ ด้วยเหตุนี้ โทรทัศน์ระบบยุโรปซึ่งมีจำนวนเส้นสแกน 625 เส้น ต่อภาพ จึงให้ภาพที่มองดูละเอียดกว่าโทรทัศน์ระบบอเมริกันซึ่งมีจำนวนเส้นสแกนเพียง 525 เส้น ต่อภาพเท่านั้น อย่างไรก็ตาม ภาพที่ปรากฏบนจอหลอดภาพจะมองดูละเอียดหรือหยาบ ยังขึ้นอยู่กับส่วนประกอบอีกหลายอย่าง เช่นความสว่างของภาพและระยะทางที่มองดูภาพ เป็นต้น




รูปที่ 2.1 ทฤษฎีการหักเหทางแม่เหล็กและทางไฟฟ้าสถิตย์

จุดที่เห็นสว่างในจอหลอดภาพของเครื่องรับโทรทัศน์ เกิดขึ้นเพราะอิเล็กตรอนที่หลุดออกไปจากแคโทด และถูกดึงดูดให้วิ่งเป็นลำไปกระทบแอโนดหรือจอหลอดภาพ ซึ่งฉาบด้วยวัสดุเรืองแสงบางชนิดเอาไว้ จุดที่มีการเคลื่อนที่ขึ้นลงเป็นแนวตั้งเรียกว่าเส้นสแกนแนวตั้ง ส่วนการเคลื่อนที่ไปมาในแนวราบเรียกว่าเส้นสแกนแนวราบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบกัน ก็จะมีมองเห็นเป็นจุดสว่างขึ้นที่จอ การสแกนก็คือ การทำให้จุดสว่างนี้เคลื่อนที่ไปในจังหวะที่ต้องการ ซึ่งในเรื่องของโทรทัศน์ ก็ต้องการให้จุดสว่างนี้เคลื่อนที่ไปในแนวนอนและแนวตั้ง โดยอาศัยความเข้มของสนามแม่เหล็กเข้าช่วยเหลือ ทำให้เกิดการดึงดูหรือการผลักกันกับอิเล็กตรอน ในหลักการการทำให้เกิดการดึงดูหรือการผลักกันกับ อิเล็กตรอนนี้ อาจทำได้โดยวิธีการหักเหของไฟฟ้าสถิต (electrostatic deflection) หรือวิธีการหักเหของแม่เหล็กไฟฟ้า (electromagnetic deflection) ตามที่แสดงไว้ในรูปที่ 2.1 ซึ่งวิธีการนี้นิยมกันมากในทางปฏิบัติ สนามแม่เหล็กนี้เกิดขึ้นโดยการปล่อยกระแสไฟฟ้ารูปฟันเลื่อยตามที่แสดงไว้ในรูปที่ 2.2 ให้ไหลผ่านขดลวดของการหักเห (deflection coil) ที่พันอยู่รอบ ๆ คอหลอดภาพ ซึ่งมีอยู่สองชุดด้วยกันคือ ขดลวดที่พันอยู่รอบคอหลอดภาพในแนวนอนชุดหนึ่ง และขดลวดที่พันอยู่รอบคอหลอดภาพในแนวตั้งอีกชุดหนึ่ง สำหรับโทรทัศน์ระบบยุโรป ความถี่ของกระแสรูปฟันเลื่อยที่ไหลผ่านขดลวดของการหักเหในแนวนอน จะมีค่า 15,625 เฮิร์ตซ์ ส่วนกระแสรูปฟันเลื่อยที่ไหลผ่านขดลวดของการหักเหในแนวตั้ง จะมีค่าเพียง 50 เฮิร์ตซ์ เท่านั้น โดยปกติ การสแกนจะเริ่มต้นขึ้นโดยการทำให้จุดสว่างบนจอหลอดภาพเคลื่อนที่จากซ้ายมือด้านบนของจอไปทางขวามือในแนวนอน ซึ่งเมื่อถึงตำแหน่งขวามือสุดก็จะถูกเบนต่ำลงเล็กน้อย อันเป็นผลจากการที่มีกระแสรูปฟันเลื่อยไหลผ่านขดลวดของการหักเหในแนวตั้ง แล้วก็กลับไปตั้งต้นใหม่ทางซ้ายมือเพื่อเคลื่อนที่มาทางขวามือในแนวนอนอีก เป็นอยู่เช่นนี้เรื่อย ๆ จนกระทั่งจุดสว่างนั้นไปถึงตำแหน่งขวามือข้างล่างสุดของจอหลอดภาพ จึงเป็นอันเสร็จสิ้นการสแกนภาพหนึ่งภาพหนึ่ง หรือเรียกกันว่า เฟรมหนึ่ง ตามที่แสดงไว้ในรูปที่ 2.3




รูปที่ 2.2 รูปร่างของกระแสรูปฟันเลื่อย


หลังจากนั้น ล้ออิเล็กตรอนก็จะกลับไปตั้งต้นใหม่ทางซ้ายมือด้านบนสุดของจอหลอดภาพอีก เพื่อสแกนภาพหนึ่งอันดับถัดไป อย่างไรก็ตาม เพื่อลดอาการระพริบของภาพการสแกนภาพหนึ่งแต่ละภาพ มักนิยมจัดทำสองครั้งในแบบของการสแกนไขว้กัน ซึ่งเรียกว่า interlace scanning ตามที่แสดงไว้ในรูปที่ 2.4 โดยกำหนดให้ภาพหนึ่งเฟรม (frame) ประกอบด้วยภาพหนึ่งสองฟิลด์ (field) และเริ่มต้นด้วยการสแกนภาพหนึ่งฟิลด์เส้นคี่ก่อน เมื่อสิ้นถึงตำแหน่งขวามือล่างสุดของจอหลอดภาพแล้ว จึงกลับไปเริ่มตั้งต้นใหม่ทางด้านซ้ายมือบนสุดของจอ แล้วเริ่มต้นสแกนภาพหนึ่งฟิลด์เส้นคู่ต่อไป จนถึงตำแหน่งขวามือล่างสุด หลังจากนั้น จึงจะเริ่มต้นสแกนภาพหนึ่งอันดับอื่นต่อไปใหม่ ฉะนั้น ภาพหนึ่งหนึ่งภาพหรือภาพหนึ่งหนึ่งเฟรม จึงประกอบด้วยฟิลด์เส้นสแกนเส้นคี่และฟิลด์เส้นสแกนเส้นคู่ สำหรับโทรทัศน์ระบบยุโรป ซึ่งใช้เส้นสแกน 625 เส้น ต่อภาพ และ 50 ภาพ ต่อวินาที ภาพหนึ่งแต่ละภาพหรือแต่ละเฟรมจะประกอบด้วยเส้นสแกนแนวนอน 625 เส้นภาพหนึ่งแต่ละฟิลด์จะมีเส้นสแกนแนวนอนครึ่งหนึ่งของ 625 เส้น หรือ 312.5 เส้น ภาพหนึ่งแต่ละภาพนี้ จะเกิดภายในระยะเวลา 1/25 วินาทีความถี่ของกระแสรูปฟันเลื่อยที่ใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการหักเหทางแนวนอน ซึ่งในระยะเวลา  $1/25$  วินาที จะเกิดเส้นสแกน 625 เส้น จะมีค่า  $(625) (25)$  หรือ 15,625 เฮิร์ตซ์ ส่วนความถี่ของกระแสรูปฟันเลื่อยที่ใช้ในการหักเหทางแนวตั้ง ซึ่งใช้เวลาในการสแกนจากบนสุดมาล่างสำหรับฟิลด์หนึ่ง ๆ เพียง  $1/50$  วินาที จะมีค่า 50 เฮิร์ตซ์ การสแกนภาพนี้จะกระทำติดต่อกันไปเรื่อย ๆ โดยมีจำนวนภาพนิ่งหรือจำนวนเส้นสแกนต่อภาพ กับจำนวนภาพต่อวินาทีแตกต่างกันไปตามแต่ชนิดของระบบโทรทัศน์ที่ใช้ ภาพที่ปรากฏบนจอหลอดภาพของเครื่องรับโทรทัศน์ จึงมีผลคล้ายกับการฉายภาพนิ่ง ซึ่งแต่ละภาพมีความแตกต่างกันบ้างเพียงเล็กน้อยเป็นจำนวนหลาย ๆ ภาพต่อหนึ่งวินาที ด้วยเหตุที่สายตาของคนเรามีคุณลักษณะพิเศษในเรื่องของ persistence of vision จึงทำให้ผู้ชมโทรทัศน์สามารถมองเห็นภาพบนจอหลอดภาพของเครื่องรับโทรทัศน์เป็นภาพเคลื่อนไหวติดต่อกันไปตลอดเวลา



รูปที่ 2.3 การสแกนจากซ้ายไปขวาและจากบนลงล่าง




รูปที่ 2.4 การสแกนไขว้กัน ( interlace scanning )

เรื่องที่สำคัญอีกอย่างหนึ่งของการส่งและการรับโทรทัศน์ก็คือ จะต้องสามารถหาวิธีการซึ่งทำให้การสแกนของภาพที่เกิดขึ้นในกล้องโทรทัศน์นั้น เกิดขึ้นพร้อมกันกับการสแกนของภาพที่จอหลอดภาพของเครื่องรับโทรทัศน์ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



หรือทำให้ความถี่ของกระแสรูปฟันเลื่อยของวงจรหักเหทางเนวอนและแนวตั้งทางกล้องโทรทัศน์เท่ากันตลอดเวลา กับความถี่ของวงจรหักเหทางเนวอนและแนวตั้งทางจอหลอดภาพของเครื่องรับโทรทัศน์ หากความถี่ของกระแสรูปฟันเลื่อยในวงจรทางเครื่องส่งโทรทัศน์ไม่เท่ากันตลอดเวลากับความถี่ของกระแสรูปฟันเลื่อยในวงจรทางเครื่องรับโทรทัศน์ ก็จะพบว่า ภาพจะลั่นหรือไม่มีภาพทางเครื่องรับโทรทัศน์การทำให้ความถี่ของกระแสรูปฟันเลื่อยทางด้านเครื่องส่งโทรทัศน์เท่ากันตลอดเวลา กับความถี่ของกระแสรูปฟันเลื่อยทางด้านเครื่องรับโทรทัศน์นี้ เรียกว่า

เกิดการเข้าจังหวะ (synchronization) ขึ้น ในทางปฏิบัติสถานีโทรทัศน์จะต้องส่งสัญญาณชนิดหนึ่งเรียกว่า สัญญาณซิงก์ (synchronizing signal หรือ syno pulse signal) ไปพร้อมกับสัญญาณภาพ ตามที่แสดงไว้ในรูปที่ 2.5 และรูปที่ 2.6 สัญญาณซิงก์นี้จะประกอบด้วยสัญญาณซิงก์ทางเนวอน (horizontal synchronizing signal) ซึ่งมีความถี่ 15,625 เฮิร์ตซ์ หรือจะมี syno pulse ครั้งหนึ่งในทุก ๆ ครั้งที่มีการสแกนในเนวอนกับสัญญาณซิงก์ทางแนวตั้ง (vertical synchronizing signal) ซึ่งมีความถี่ 50 เฮิร์ตซ์ หรือจะมี syno pulse ครั้งหนึ่งในขณะที่มีการสแกนฟิลด์เส้นคู่หรือฟิลด์เส้นคู่เสริ่งลั่นสัญญาณซิงก์เหล่านี้จะส่งไปพร้อม ๆ กับสัญญาณภาพในช่วงระยะเวลาของเส้นสแกนสะบัดกลับ หรือช่วงระยะเวลาที่เส้นสแกนกำลังหัน กลับไปเริ่มต้นใหม่

(flyback period)



รูปที่ 2.5 รูปร่างของสัญญาณซิงก์



รูปที่ 2.6 รูปร่างของสัญญาณซิงก์ที่ใช้ในการส่งโทรทัศน์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในทางปฏิบัติ สถานีโทรทัศน์ขาวดำจะต้องส่งสัญญาณต่างๆ หลายอย่างออกอากาศไม่ให้เครื่องรับโทรทัศน์ เพื่อทำให้เกิดภาพขาวดำที่จอหลอดภาพของเครื่องรับโทรทัศน์ในลักษณะเดียวกันและพร้อมกันกับการสแกนภาพของกล้องโทรทัศน์ สัญญาณต่างๆสำหรับทำให้เกิดภาพขาวดำเหล่านี้ แสดงไว้ในรูปที่ 2.6 ซึ่งประกอบด้วย

- สัญญาณภาพ (video signal)
- สัญญาณแบล็กกิ้ง (blanking signal)
- สัญญาณซิงค์ (synchronizing signal)
- สัญญาณอีควอลไลซิง (equalizing signal)

สัญญาณต่างๆ ตามรูปนี้ จะรวมอยู่เป็นรูปร่างเดียวกัน ซึ่งเรียกว่าสัญญาณภาพรวม (composite video signal) แล้วใช้คลื่นพาห์ของภาพเป็นตัวพาออกอากาศ รวมกับคลื่นพาห์ของสัญญาณเสียง เหตุผลและความจำเป็นในการใช้สัญญาณต่างๆ มีดังต่อไปนี้

(ก) สัญญาณภาพ (video signal) และสัญญาณเสียง (sound signal) เป็นสัญญาณที่ใช้ทำให้เกิดภาพขาวดำที่จอหลอดภาพ และมีเสียงที่ลำโพงเครื่องรับโทรทัศน์ตามต้องการ สัญญาณภาพ (video signal) บางครั้งเรียกว่า สัญญาณส่องสว่าง (brightness signal หรือ luminance signal)

(ข) สัญญาณแบล็กกิ้ง (blanking signal) เป็นสัญญาณที่ใช้ลบเส้นสแกนสะบัดกลับทั้งในแนวนอนและในแนวตั้ง เพื่อมิให้เป็นสิ่งที่สังเกตเห็นได้ชัดทางจอหลอดภาพ รูปที่ 2.6 (ก) เป็นรูปขยายของระยะเวลาที่มีสัญญาณแบล็กกิ้งทางแนวนอน (horizontal blanking period) และในช่วงระยะเวลาที่มีสัญญาณแบล็กกิ้งทางแนวนอนนี้ ก็จะส่งสัญญาณซิงค์ทางแนวนอน (horizontal synchronizing signal) ไปด้วยแต่จะอยู่ในระดับต่ำสนิทกว่าสัญญาณแบล็กกิ้งส่วนที่เหลือเล็กน้อยระหว่างแบล็กกิ้งพัลส์ กับซิงค์พัลส์นี้ จะมีอยู่สองส่วนตามรูปที่แสดงไว้ ส่วนหน้าเรียกว่า front porch และส่วนหลังเรียกว่า back porch สำหรับโทรทัศน์ระบบอเมริกัน ความถี่ของกระแสรูปฟันเลื่อยที่ไหลผ่านขดลวดของการหักเหในแนวนอนมีค่า 17,750 เฮิร์ตซ์ ฉะนั้น ในระยะเวลา  $1 / 15,750$  วินาที หรือ 63.5 ไมโครวินาที จะต้องเกิดเส้นสแกนสะบัดกลับอีกครั้งหนึ่ง จึงจำเป็นต้องใช้แบล็กกิ้งพัลส์ทางแนวนอนครั้งหนึ่ง โดยมีขนาดประมาณ 10 ไมโครวินาที ส่วนรูปที่ 2.6 (ข) นั้น เป็นรูปขยายของระยะเวลาที่มีสัญญาณแบล็กกิ้งทางแนวตั้ง (vertical blanking signal) สำหรับโทรทัศน์ระบบอเมริกัน ทุกๆ ระยะเวลา  $1/60$  วินาที หรือ 16.667 ไมโครวินาที จำเป็นต้องให้มีแบล็กกิ้งพัลส์ทางแนวตั้งครั้งหนึ่งโดยมีขนาดประมาณ 1,250 ไมโครวินาที ในระยะที่มีแบล็กกิ้งพัลส์ทางแนวตั้งนี้ ก็จะส่งสัญญาณซิงค์ทางแนวตั้งออกไปด้วย และเพื่อประโยชน์ในการช่วยทำให้สัญญาณซิงค์ทางแนวตั้ง ยังคงมีรูปร่างดีเหมือนเดิม หลังจากแยกออกมาจากสัญญาณซิงค์ทางแนวนอนทางเครื่องรับโทรทัศน์แล้วจะนิยมใส่อีควอลไลซิงค์ (equalizing pulses) กับ คัตติงพัลส์ (cutting pulses) ไปด้วย ตามรูปที่ 2.6 (ข) ความถี่ของอีควอลไลซิงค์พัลส์และคัตติงพัลส์นี้ จะมีค่าเป็นสองเท่าของความถี่สัญญาณซิงค์ทางแนวนอน เพื่อช่วยให้การสแกนแบบหนึ่งเฟรมแบ่งออกเป็นสองฟิลด์ทางด้านเครื่องรับโทรทัศน์ เป็นไปอย่างถูกต้องและเหมาะสม จุดตั้งต้นของสัญญาณซิงค์ทางแนวนอนและสัญญาณซิงค์ทางแนวนอนหนึ่งๆ แล้ว จะต้องเกิดขึ้นพร้อมกันเพื่อทำการสแกนฟิลด์ต่อไป ตามที่แสดงไว้แล้วในรูปที่ 2.7 ฉะนั้น การสแกนไขว้กันทางเครื่องรับโทรทัศน์อาจไม่เป็นไปในจังหวะที่ถูกต้องได้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.2 เทคนิคการสกรีมเบิลและดีสกรีมเบิล

การสกรีมเบิล ( scrambling ) มีคำจำกัดความที่กว้างมาก โดยหมายถึง “การเปลี่ยนแปลงข้อมูลจากแบบปกติให้อยู่ในรูปแบบพิเศษ ซึ่งไม่สามารถรับรู้ได้ด้วยระบบปกติและสามารถเปลี่ยนแปลงข้อมูลจาก รูปแบบพิเศษนั้น ให้กลับมามีอยู่ในรูปแบบปกติได้ “ ซึ่งจะเห็นได้ว่าแม้แต่การเกิดนอยส์ ( noise ) ในการส่งก็อาจจะจัดว่าเป็นการสกรีมเบิลได้ถ้าหากนอยส์นั้นจะทำให้เราไม่สามารถรับรู้ภาพจากสัญญาณภาพนั้นได้ และเราก็สามารถที่จะกำจัดสัญญาณนอยส์ นั้นออกไปได้หมด จนสามารถดูภาพได้ชัดเจนเหมือนปกติ ในการสกรีมเบิลสัญญาณภาพนั้นทำได้หลายแบบดังนี้

### 2.2.1 การกลับสัญญาณภาพ (Video Inversion)

หลักการ วิธีการนี้จะทำการกลับสัญญาณภาพ, ซิงค์พัลส์, เบริตส์ รวมทั้ง แบล็งกิง หรือกล่าวได้ว่ากลับสัญญาณทุกสัญญาณ โดยจะกลับจากบวกเป็นลบและจากลบเป็นบวก




รูปที่ 2.8 แสดงผลของการกลับสัญญาณภาพ

เทคนิคการสกรีมเบิลแบบนี้ ได้เริ่มต้นใช้ในระบบ cable TV และจัดได้ว่าเป็นการสกรีมเบิลแบบที่เป็นธรรมชาติมากที่สุด เพราะไม่มีการเปลี่ยนแปลงรูปแบบของสัญญาณที่มีอยู่ในสัญญาณภาพรวม (Composite Video)เลย เพียงแต่กลับขั้วของสัญญาณเท่านั้น ดังนั้นเราจึงสามารถดีสกรีมเบิลกลับมารูปแบบเดิมได้ง่าย เพียงใส่วงจร สลับขั้วของสัญญาณที่เครื่องรับเท่านั้น แต่การที่สามารถดีสกรีมเบิลได้ง่ายนี้ ทำให้เทคนิคนี้มีการรักษาความปลอดภัยของข้อมูลในระดับที่ต่ำมาก เพราะถ้าผู้ที่ต้องการดูข้อมูลจากสัญญาณภาพนี้รู้ว่าจะใช้เทคนิคการสกรีมเบิลแบบนี้ ก็สามารถดีสกรีมเบิลได้ง่ายเช่นกัน ซึ่งผลของการใช้เทคนิคนี้จะมีผลดังรูปที่ 2.8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(ค) สัญญาณซิงค์ (synchroizing signal) เป็นสัญญาณที่ใช้เพื่อช่วยทำให้ความถี่ของกระแสรูปฟันเลื่อยที่ใช้ในวงจรของการหักเหทางแวนอนกับวงจรหักเหทางแนวตั้งของเครื่องส่งโทรทัศน์ มีค่าตรงกันกับที่ใช้ในเครื่องรับโทรทัศน์ อันจะมีผลทำให้การสแกนของภาพทางด้านเครื่องส่งโทรทัศน์ ตรงกันกับทางด้านเครื่องรับโทรทัศน์ตลอดเวลาสัญญาณซิงค์ทางแวนอนจะมีความถี่เท่ากับกับความถี่ ของกระแสรูปฟันเลื่อยที่ใช้ในวงจรการหักเหทางแวนอน และสัญญาณซิงค์ทางแนวตั้งก็จะมีค่าเท่ากับกับความถี่ของกระแสรูปฟันเลื่อยที่ใช้ในวงจรของการหักเหทางแนวตั้ง เนื่องจากความถี่ของสัญญาณซิงค์นี้เท่ากับกับความถี่ของสัญญาณแบลิ่งกิ้ง จึงจำเป็นต้องป้องกันการรบกวนที่เกิดขึ้น โดยจำเป็นต้องกำหนดขนาดของซิงค์พัลส์ให้น้อยกว่าขนาดของแบลิ่งกิ้งพัลส์ กล่าวคือ ทำให้ซิงค์พัลส์ทางแวนอนมีขนาดเพียง 5 ไมโครวินาที และซิงค์พัลส์ทางแนวตั้งมีขนาดเพียง 190 ไมโครวินาทีเท่านั้น นอกจากนี้ ยังใช้วิธีส่งซิงค์พัลส์เหล่านี้แบบบนกับแบลิ่งกิ้งพัลส์โดยทำให้ฐานของซิงค์พัลส์อยู่ทับขอบบนของแบลิ่งกิ้งพัลส์อีกชั้นหนึ่ง เมื่อได้กำหนดให้ระดับสูงสุดของแบลิ่งกิ้งพัลส์มีระดับดำมืดจนมองไม่เห็นทางจอหลอดภาพแล้ว ระดับของซิงค์พัลส์ที่อยู่บนยอดสูงสุดของแบลิ่งกิ้งพัลส์ ก็จะเป็นระดับดำมืดสนิท และไม่ทำให้เกิดการรบกวนภาพที่จอหลอดภาพแต่ประการใด

(ง) สัญญาณอีควอลไลซิง (equalizing signal) เป็นสัญญาณที่ใช้เพื่อช่วยทำให้สัญญาณซิงค์ทางแนวตั้งยังคงมีรูปร่างดีเหมือนเดิม หลังจากแยกออกมาจากสัญญาณซิงค์ทางแวนอนในเครื่องรับโทรทัศน์แล้ว สัญญาณนี้มีความถี่เป็นสองเท่าของสัญญาณซิงค์ทางแวนอน ซึ่งจะช่วยให้การสแกนไขว้ทางเครื่องรับโทรทัศน์เป็นไปโดยเรียบร้อย รวมทั้งสัญญาณซิงค์ทางแวนอนก็จะไม่ขาดหายไปในช่วงเวลาที่มีสัญญาณซิงค์ทางแนวตั้งอีกด้วย ขนาดของอีควอลไลซิงพัลส์ ก็มีขนาดของซิงค์พัลส์ทางแนวตั้ง คือประมาณ 190 ไมโครวินาที หรือประมาณสามเท่าของซิงค์พัลส์ทางแวนอน นอกจากนี้ ยังนิยมแบ่งพัลส์นี้ออกเป็นพัลส์เล็กๆ ตามรูปที่ 2.6 เพื่อทำให้เกิดซิงค์พัลส์ทางแวนอนครั้งหนึ่ง ในทุกๆ สองครั้งที่พัลส์เล็กๆ เหล่านี้



รูปที่ 2.7 พัลส์ที่เกิดขึ้นในระยะเวลาที่มีสัญญาณแบลิ่งกิ้งทางแนวตั้ง ในฟิลต์ที่หนึ่งและฟิลต์ที่สอง

จากรูปที่ 2.8 จะเห็นว่าเส้นสัญญาณภาพรวม (Complete Video Line) จะถูกกลับจากบวกเป็นลบ และลบเป็นบวก ทำให้ที่เครื่องรับไม่สามารถเช็คซิงก์ได้ และข้อมูลของภาพจะอยู่ในรูปลบ (Negative) นอกจากนี้เบิร์สต์สี (Color burst) จะถูกเลื่อนเฟสไป 180 องศาด้วย

สำหรับระบบโทรทัศน์ผ่านดาวเทียมจะไม่สามารถใช้เทคนิคการสแกนแบบนี้ได้ เพราะแรงดันไฟของระบบจะถูกแปลงลงทั้งสูง (High) และต่ำ (Low) ซึ่งหมายความว่า ในเครื่องรับโทรทัศน์ผ่านดาวเทียมนั้น จะมีอุปกรณ์สลับขั้วของสัญญาณอยู่แล้ว จะทำให้สัญญาณที่ถูกสแกนแบบนี้ไม่มีผล เพราะจะสามารถรับได้อย่างปกติ

### 2.2.2 การแทนสัญญาณซิงก์ (Sync Replacement)

หลักการ จะมีการแทนสัญญาณซิงก์พัลส์ทางแนวนอน (Horizontal Synch) และทางแนวตั้ง (Vertical Synch) ด้วยสัญญาณรูปแบบอื่น

เทคนิคการสแกนแบบนี้ มีการใช้ในอเมริกาเหนือ และยุโรป และเป็นส่วนหนึ่งในหลาย ๆ เทคนิค ที่มีการใช้ในระบบ OAK Orion และ Video Cipher II ทั้งสองระบบในระบบ Orion ช่วงของ ซิงก์แนวนอนและรวมถึงถึงสัญญาณซิงก์เบิร์สต์ความถี่ 25 MHz ซึ่งตามด้วยสัญญาณเบิร์สต์ข้อมูลส่วนระบบ Video Cipher II นั้นจะมีการนำสัญญาณเบิร์สต์ข้อมูล (Data Burst) มาแทนสัญญาณซิงก์นั้นเข้าไปรวมอยู่ในส่วนของสัญญาณเบิร์สต์ข้อมูล

เทคนิคนี้จะไม่มีการรักษาความปลอดภัยของข้อมูลเลย เช่นเดียวกับเทคนิคการสแกนแบบ Video Inversion (แบบที่ 1) ทำให้สามารถทำการดิสแกมได้ง่าย ซึ่งทำได้ 2 แบบคือ


1. แบบที่เสียค่าใช้จ่ายต่ำจะใช้วิธีการดีเทค (Detect) สัญญาณเพื่อให้ได้สัญญาณซิงก์ โดยใช้วงจรมอนอสเตเบิล (Monostable)
2. แบบที่เสียค่าใช้จ่ายสูง จะใช้วงจรซิงเจเนอเรชั่น (Synch Regeneration) โดยใช้สัญญาณเบิร์สต์หรือสัญญาณส่วนอื่น ๆ ในการล็อกเพื่อสร้างสัญญาณซิงก์ขึ้นมาใหม่

### 2.2.3 Active Inversion


หลักการ จะทำการกลับขั้วของสัญญาณภาพแบบแอคทีฟ (Active)

การสแกนสแกนแบบแอคทีฟอินเวอร์ชันนี้ เป็นการกลับขั้วของข้อมูลภาพของ Video ทีละ Line ต่อ Line ซึ่งให้ผลในด้านการรักษาความปลอดภัยที่ดีกว่าระบบที่ผ่านมา แต่อย่างไรก็ตามในสภาพทั่วไปแล้วสัญญาณภาพจะกลับขั้วโดยใช้พื้นฐานของเส้นสลับ (Alternate Line) ซึ่งมีการรักษาความปลอดภัยที่ต่ำอยู่ดีและในบางระบบจะใช้ในลักษณะฟิลด์ (Field) ต่อฟิลด์

จากรูปที่ 2.9 จะพบว่า การเปลี่ยนแปลงของคีย์ (Key) ของดีสแกรม (Desrambling) แบบแอคทีฟอินเวอร์ชัน (Active Video Inversion) คือวิธีการที่ง่ายที่จะทำให้เหมือนกับว่ามีคีย์ที่แสดงหัวของสัญญาณภาพสำหรับแต่ละเส้น



รูปที่ 2.9 แสดงผลของการแทนสัญญาณซิงค์



รูปที่ 2.10 แสดงผลของ Active Inversion

นอกจากนี้ เทคนิคนี้ยังแบ่งได้ 2 แบบคือ

1. แบบที่มีคีย์ (Key)
2. แบบที่ไม่มีคีย์ (No Key)

แบบมี Key จะมีการรักษาความปลอดภัยในระดับที่ต่ำกว่า (Key คือ Pulse ในช่วงของสัญญาณ ซึ่งโหวแสดงหัวของสัญญาณ Video) Key Pulse นี้จะสามารถ Detect ได้อย่างง่าย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


แบบไม่มี Key จะมีลักษณะที่แตกต่างออกไป เพราะไม่มีสิ่งที่ใช้แสดงหัวของสัญญาณ Video ในส่วนประกอบของ Line เลย

#### 2.2.4 ตัด และกลับหัว (Cut And Invert)

หลักการ สัญญาณเส้นภาพจะถูกแบ่งออกเป็นส่วนย่อย ๆ ที่เรียกว่า "Segment" จำนวนหลาย ๆ Segment ตามที่ต้องการ และทำการสลับหัวของสัญญาณเส้นภาพในส่วนของ Segment ใด segment หนึ่ง หรือจะทำพร้อมกันทีเดียวที่หลาย ๆ Segment เลยก็ได้ จากจำนวนของ Segment ที่ได้แบ่งเอาไว้ในตอนแรก

จากรูปที่ 2.10 จะพบว่ามีการแบ่งสัญญาณ Line Video ออกเป็น 2 Segment และทำการกลับหัวของสัญญาณเส้นภาพในช่วง Segment หลัง

เทคนิคการสแกนแบบนี้ จะไม่เหมาะกับวงจรทางด้านอนาล็อกเพราะจะออกแบบได้ยากมาก แต่มันจะเหมาะกับการออกแบบทางดิจิทัลซึ่งจะทำได้ง่าย และมีประสิทธิภาพที่ดี กว่า ซึ่งมีระบบที่ใช้ในยุโรปหลายระบบที่ใช้หลักการนี้ไปประยุกต์ใช้งาน ซึ่งผลของระดับความสำเร็จในการรักษาความปลอดภัย ที่ได้ของแต่ละระบบนั้น จะขึ้นอยู่กับจำนวนของ Segment ต่อเส้นภาพและจำนวนของ Segment ที่ถูกกลับหัวที่ระบบนั้นใช้



2.11 แสดงผลของการตัดและกลับ


#### 2.2.5 ตัด และ หมุน (Cut and Rotate)

หลักการ จะคล้ายกันกับการสแกนแบบตัดและกลับหัวในส่วนที่มีการแบ่งสัญญาณ ออกเป็น Segment หลายๆ Segment แต่เทคนิคนี้จะทำการเลื่อน Segment มาไว้ที่ Segment และเลื่อน Segment แรกไปที่

Segment ที่สอง ไปเรื่อยๆตามลำดับจนครบทั้งหมด ซึ่งจะมีลักษณะเป็นการหมุน Segment เป็นวงกลมโดย Segment สุดท้ายจะต่ออยู่กับ Segment แรก ในขณะที่แบบตัดและหมุนจะกลับหัว Segment ของเส้นภาพ

จากรูปที่ 2.12 จะเป็นการสกรีมแบบตัดและหมุนโดยจะแบ่งออกเป็น 5 Segment ด้วยกัน แล้วทำการหมุน Segment 1 ครั้ง

การสกรีมแบบนี้ ที่มีใช้ในยุโรป จะมีประสิทธิภาพดีมาก จำนวนของจุดตัวอย่าง หรือ Segment ต่อเส้นที่เลือกใช้คือ 256 ซึ่งจำนวนจุดตัดที่ค่านี้ เราสามารถที่จะกำหนดให้อยู่ในรูป ของข้อมูลขนาด 8 บิตได้ โดยจะอยู่ในรูปแบบของเวิร์ด( Word )หรือไบท์( Byte )ก็ได้




รูปที่ 2.12 แสดงผลของการตัดและหมุน

### 2.2.6 ไลน์ชัฟเฟิล (Line Shuffle)

หลักการ จะทำการสับเปลี่ยนอันดับของเส้นในฟิล์มหรือเฟรม ( Frame ) เพื่อให้ส่งเส้นในคำสั่งที่ไปจากปกติ เช่นเส้นที่ 10 อาจจะถูกส่งไปในอันดับของเส้นที่ 99 ก็จะถูกส่งไปในอันดับที่ 10 แทน เป็นต้น ทำให้การแสดงภาพบนหน้าจอเครื่องรับแสดงภาพที่ผิดพลาด เพราะเส้นภาพที่รับเข้ามา สลับอันดับกันอยู่

จากรูปที่ 2.12 จะพบว่ามีการจัดลำดับของเส้นใหม่จากลำดับที่ต่อเนื่องคือเส้นที่ 10, เส้น 12, เส้น 14, และเส้น 16, ตามลำดับ มาเป็นเส้น 14 ขึ้นก่อน และตามด้วยเส้น 16, เส้น 12, และ เส้น 10 แทน

การสกรีมวิธีนี้จะต้องใช้ฟิล์มหรือเฟรม เพื่อใช้เก็บข้อมูลในการสลับเส้นและวงจรดิจิทัลเป็นจำนวนมาก



รูปที่ 2.13 แสดงผลของ Line Shuffle

### 2.2.7 การเลื่อนซิงค์คลื่นไซน์ (Sinewave Synch shifting)

หลักการเพิ่มคลื่นไซน์เข้าไปในสัญญาณแล้นภาพโดยมีความถี่เท่ากับความถี่เส้น ( Line ) หรือเป็นจำนวนเท่าของความถี่เส้น

เทคนิคการสแกรมแบบนี้มี 2 รูปแบบคือ

1. ใช้ความถี่คลื่นไซน์เท่ากับความถี่เส้น
2. ใช้ความถี่คลื่นไซน์เป็นจำนวนเท่าของความถี่เส้น

ซึ่งทั้งสองแบบจะมีการทำงานที่เรียบง่าย กล่าวคือแรงดันคลื่นไซน์จะไปดันให้ส่วนของซิงค์พัลส์เลื่อนเข้าไปอยู่ในย่านของสัญญาณภาพผลก็คือ จะทำให้เครื่องรับโทรทัศน์ไม่สามารถล็อกหรือ ซิงโครไนซ์ (Synchonize ) ได้ ทำให้ภาพที่ได้มาจะม้วนหรือขาด ดังรูปที่ 2.13

การเพิ่มคลื่นไซน์เข้าไป จะมีผลทำให้ไปเพิ่มขนาด(Amplitude)ของสัญญาณภาพถ้าสัญญาณภาพไม่ถูกลดทอนก่อนที่จะทำการสแกรม โดยยังคงเหลืออยู่ในระดับมาตรฐานแล้ว การเพิ่มคลื่นไซน์เข้าไป จะทำให้เกิดการเบี่ยงเบนเกิน( Overdeviation ) ดังนั้นจะทำให้ภาพเพี้ยนไป

การเลื่อนซิงค์คลื่นไซน์นี้ จะทำให้ซิงค์พัลส์แนวอนและแนวตั้งถูกเลื่อนเข้าไปในย่านของภาพแอกทีฟ(Active Video ) ซึ่งคลื่นไซน์มอดูเลท( Modulate )กับภาพแอกทีฟด้วย หมายความว่าขนาดของภาพจะต้องถูกลดทอนก่อนที่จะทำการสแกรมเพื่อให้สัญญาณที่จะสแกรมตกลงมาอยู่ภายในกรจำกัดแรงดันในการส่งแยกสัญญาณซิงค์ (Synch Seperator) ของเครื่องรับโทรทัศน์ จะไม่สามารถที่จะแยก Active Video ออกจากข้อมูลของ Synch ได้




รูปที่ 2.14 แสดงผลของ Sinewave Pulse Shifting

### 2.2.8 การเลื่อนซิงก์พัลส์ (Pulse Synch Shifting)

หลักการใส่ซิงก์เข้าไปในย่านของสัญญาณภาพซึ่งใช้ได้ทั้งทางซิงก์แนวอนและซิงก์แนวตั้ง การเลื่อนซิงก์พัลส์สามารถป้องกันเครื่องรับโทรทัศน์จากการล็อกภาพได้อย่างมีประสิทธิภาพ วิธีนี้จะมีการทำงานที่ไม่เหมือนกับการเลื่อนซิงก์พัลส์เพราะวิธีนี้จะมีผลต่อช่วงสัญญาณซิงก์เท่านั้นรูปคลื่น( Waveform )ของกรสแกรมและดีสแกรมที่ถูกเพิ่มเข้าไปในสัญญาณภาพคือขบวนของพัลส์(pulse Train)

เมื่อขบวนพัลส์ซึ่งจำเป็นสำหรับการดีสแกรมสัญญาณที่ถูกส่งไปตามคู่สายที่แยกจากกันจะใช้การเลื่อนเกทพัลส์( Gate pulse )




รูปที่ 2.15 แสดงผลของ Pulse Synch Shifting

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.3 ตัวอย่างการนำไปใช้งาน

### 2.3.1 การสแกรมคลื่นไซน์ (Sinewave Scrambling)

การสแกรมคลื่นไซน์ใช้เทคนิคการเลื่อนคลื่นไซน์ซึ่งเป็นที่นิยมใช้กันมาเพราะสามารถทำได้ง่าย เพียงแต่นำสัญญาณคลื่นไซน์ความถี่ต่าง ๆ นำมาทำการรวม (Summing) กับสัญญาณเส้นภาพ ถ้าเป็นระบบ PAL จะใช้ความถี่ 15,625 KHz ส่วนระบบ NTSC จะใช้ความถี่ 15.75 KHz ทั้งนี้เพื่อให้เข้าใจง่าย เพราะที่ความถี่นี้จะเท่ากับความถี่ของเส้นภาพ ของระบบนั้น ๆ ในการรวมสัญญาณคลื่นไซน์เข้าไปนั้น เราจะต้องยกระดับสัญญาณคลื่นไซน์ก่อน โดยให้ค่าสูงสุดทางลบมีค่าเท่ากับ 0 จากนั้นก็จะจัดเฟสให้ส่วนที่มีค่าเท่ากับ 0 นั้นไปตรงกับส่วนที่เบีสัญญาณซิงก์พัลส์และส่วนที่มีค่าบวกจะอยู่ตรงส่วนของเส้นภาพซึ่งจะทำให้ระดับของสัญญาณของเส้นภาพเปลี่ยนแปลงเพิ่มขึ้น จนมีบางส่วนที่มีค่าเกินค่าของซิงก์พัลส์ ทำให้เครื่องรับทั่ว ๆ ไปไม่สามารถเช็คสัญญาณซิงก์พัลส์ ได้อย่างถูกต้อง ทำให้ภาพที่รับได้ผิดเพี้ยนไป หลักการทำงานสามารถดูได้จากรูปที่ 2.16




รูปที่ 2.16 แสดงหลักการทำงานของ Sine Wave Scrambling

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.3.2 การสแกรมแบบเกทพัลส์ (Gate Pulse Scrambling )

การสแกรมแบบเกทพัลส์ใช้วิธีการเลื่อนเกทพัลส์(Gate Pulse) ซึ่งจะคล้ายกับการสแกรมคลื่นไซน์จะต่างกัน ก็ตรงที่สัญญาณที่นำมารวมนั้น เป็นสัญญาณเกทพัลส์แทนที่จะเป็นคลื่นไซน์ ผลที่ได้จะคล้ายกัน คือสัญญาณเส้นภาพจะมีค่าเกินค่าของซิงก์พัลส์ ทำให้เครื่องรับรับภาพไม่ได้ แต่ลักษณะของภาพที่เพี้ยนไปจะต่างจากแบบคลื่นไซน์ หลักการทำงานดูได้จากรูปที่ 2.17




รูปที่ 2.17 แสดงหลักการทำงานของ Gate Pulse Scrambling

### 2.3.3 การสแกรมแบบเทลิส (Telease Scrambling )

การสแกรมแบบเทลิสใช้เทคนิคการเลื่อนคลื่นไซน์โดยระบบนี้จะทำการสแกรมทั้งสัญญาณภาพและเสียง ลักษณะการทำงานแสดงในรูปที่ 2.18

จากหลักการทำงานของ การสแกรมทั้ง 3 แบบที่กล่าวมาแล้ว ในที่นี้เราจะกล่าวถึงหลักการทำงานของ การสแกรมของทั้ง 3 แบบดังนี้




รูปที่ 2.18 แสดง Block Diagram ของ Telease Scrambling

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.3.4 การดีสแกรมคลื่นไซน์ (Sinewave Descrambling)


การดีสแกรมคลื่นไซน์เป็นการหักล้างคลื่นไซน์ที่เพิ่มเข้ามาตอนการสแกรมเพื่อให้ได้สัญญาณภาพดั้งเดิม หลักการทำงานดังรูปที่ 2.19



รูปที่ 2.19 แสดง Block Diagram ของ Sine Wave Descrambling

### 2.2.5 การดีสแกรมแบบเกทพัลส์ (Gated Pulse Descrambling)

การดีสแกรมแบบเกทพัลส์จะคล้ายกับการดีสแกรมแบบคลื่นไซน์แต่จะหักล้างเกทพัลส์ออกไปแทนคลื่นไซน์ หลักการทำงานดังรูปที่ 2.20




รูปที่ 2.20 แสดง Block Diagram ของ Gate Pulse Descrambling

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.3.6 การดีสแกรมแบบเทเลียส (Telease Descrambling)

การดีสแกรมแบบเทเลียสเป็นการหักล้างคลื่นไซน์จากส่วนภาพและเสียงโดยในส่วนของเสียงจะต้องมีการดีมอดูเลท (Demodulate) ก่อน เพราะตอนการสแกรมจะมีการมอดูเลทกับคลื่นพาหเสียง (Sound Carrier) หลักการทำงานดังรูปที่ 2.21




รูปที่ 2.21 Block Diagram ของ Telease Descrambling


### 2.4 สถาปัตยกรรมของ 8051

ในรูปที่ 2.22 เป็นสถาปัตยกรรมภายในของ 8051 ซึ่งจะอธิบายถึงส่วนย่อย ๆ ของภายใน 8051 เพียงชีพเดียว และสัญญาณภายในจะต่อออกสู่ภายนอกทางขา (Pin) ของ 8051 ที่มีอยู่ 40 ขา ดังรูปที่ 2.23

8051 ไมโครคอนโทรลเลอร์ที่บรรจุอยู่ในวงจรรวมแบบ Dual Inline Package (DIP) ซึ่งแต่ละข้างของ 8051 มีขาอยู่ทั้งหมด 20 ขารวมทั้งหมด 40 ขานั้นจะใช้งานต่าง ๆ กันดังนี้คือ



รูปที่ 2.22 สถาปัตยกรรมภายในของ 8051



รูปที่ 2.25 โดอะแกรมของ 8051 แบบ DIP

**Vcc**

ขา 40 เป็นที่ต้องป้อนไฟเลี้ยง +5 โวลท์เข้าไปเพื่อให่วงจรรวมทำงานได้ ระดับโวลเตจของลอจิก 0 และ 1 ของ 8051 จึงต่อเข้ากับอุปกรณ์ลอจิกแบบ TTL ได้โดยตรง


**Vss**

ขา 20 เป็นขาที่ต้องต่อกับกราวด์ (Ground) การต่ออุปกรณ์ทั้งหมดจะต้องมีกราวด์ของอุปกรณ์ต่อเข้าด้วยกัน

**Port 0**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นพอร์ทขนานขนาด 8 บิต อยู่ที่ขา 39 ถึง 32 เริ่มจากบิต 0 ถึง บิต 7 ตามลำดับดังในรูป 3.6 แต่ละขาจะเขียนว่า P0.0, P0.1,....., P0.7 นั้น P0.7 หมายถึงบิต 7 ของพอร์ท 0 ซึ่งเป็นบิตที่มีนัยสำคัญสูงสุด (Most Significant) และ P0.0 คือบิต 0 ของพอร์ท 0 เป็นบิตที่มีนัยสำคัญต่ำสุด (Least Significant) พอร์ท 0 นี้ใช้ได้ทั้งการรับ-ส่งตำแหน่งและข้อมูลกับหน่วยความจำหรือใช้เป็นพอร์ทรับ-ส่งข้อมูลก็ได้ ข้อมูลที่ส่งออกจากพอร์ท 0 จะถูก Latch ไว้ที่ขาของพอร์ท 0 เป็นแบบ Open Drain Bidirectional ดังรูปที่ 2.24



รูปที่ 2.24 โครงสร้างของพอร์ท 0

ในรูปที่ 2.24 เมื่อเปรียบเทียบกับรูป 2.22 ส่วนที่ 1 ของรูป 2.24 ก็คือ Port 0 Latch ในรูปที่ 2.22 และส่วนที่ 2 ของรูป 2.24 ก็คือ Port 0 Driver ของรูป 2.22 นั่นเอง

จากโครงสร้างในรูปที่ 2.24 เมื่อมีคำสั่งการเขียนข้อมูลมายังพอร์ท 0 ข้อมูลจาก Internal Data Bus จะถูก Latch ไว้ที่ D-FF โดยสัญญาณ "Write to Latch" ที่ถูกสร้างมาจากส่วน Timing and Control และการอ่านข้อมูลจากพอร์ท 0 จะอ่านได้ 2 แบบคือการอ่านข้อมูลที่ส่งไปเก็บไว้ที่พอร์ทก็จะมีสัญญาณ Read Latch มาอ่านข้อมูลจาก D-FF กลับเข้าไปยัง Internal Data Bus การอ่านข้อมูลอีกแบบก็คือการอ่านสถานะของสัญญาณที่เข้ามาทางพอร์ท 0 ก็จะมีสัญญาณ Read Pin มาควบคุมการอ่าน พอร์ท 0 จะใช้งานหลายอย่างดังนี้


1. ใช้สำหรับส่งค่าตำแหน่งหน่วยความจำภายนอกที่ต้องการติดต่อด้วย ตำแหน่งหน่วยความจำสูงสุดที่จะติดต่อก็คือ 64 kbyte จึงมีค่าหน่วยความจำ 18 บิตของเลขฐาน 2 ค่าตำแหน่งหน่วย-ความจำ 8 บิตล่าง จะถูกส่งออกไปทางพอร์ท 0 และ 8 บิตบนจะส่งออกไปทางพอร์ท 2
2. ใช้รับ-ส่งข้อมูลกับ Data Memory หรือใช้รับข้อมูลจาก Program Memory
3. ใช้รับ-ส่งข้อมูลผ่านพอร์ทโดยตรง ในกรณีที่ไม่มีการใช้หน่วยความจำของ Program Memory หรือ Data Memory ภายนอก

วงจรรายในส่วน Timing and Control จะเป็นตัวสร้างสัญญาณมาควบคุมวงจรรูปที่ 3.7 เพื่อให้การทำงานแต่ละอย่างข้างต้น เมื่อแต่ละบิตของพอร์ท 0 ทำงานตามข้อ 1 และ 2 ข้างต้น วงจร Timing and Control จะทำให้สถานะลอจิกของขา Control เป็น 1 ซึ่งทำให้สวิตช์ MUX อยู่ในตำแหน่งข้างบน เมื่อพอร์ท 0 จะส่งข้อมูลซึ่งเป็นค่าตำแหน่งหน่วยความจำหรือข้อมูลที่จะเขียนออกไปยังหน่วยความจำภายนอกก็จะส่งค่าดังกล่าวนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กล่าวมายัง ADDR/DATA ถ้าข้อมูลที่ส่งมาเป็น 1 จะทำให้สัญญาณออกจาก AND GATE เป็น 1 และสัญญาณที่ออกจาก Inverter เป็น 0 ดังนั้น FET ตัวบน ON (สภาวะ ON ของ FET คือความต้านระหว่างขา D และ S มีค่าต่ำมากเหมือนกับเป็นวงจรปิด) ส่วน FET ตัวล่าง OFF (สภาวะ OFF ของ FET คือความต้านทานระหว่างขา D กับ S มีค่าสูงมากเหมือนกับวงจรเปิด) สภาวะลอจิกที่ขา PO.X PIN จะเป็น 1 แต่ถ้าข้อมูลที่ส่งออกมามายัง ADDR/DATA เป็น 0 ก็จะทำให้สัญญาณจาก AND GATE เป็น 0 และสัญญาณที่ออกจาก Inverter เป็น 1 ดังนั้น FET ตัวบนจะ OFF ส่วน FET ตัวล่างจะ ON ทำให้สภาวะลอจิกที่ขา PO.X Pin เป็น 0 เมื่อ 8501 ต้องการใช้พอร์ท 0 สำหรับการอ่านข้อมูลจากหน่วยความจำภายนอก หรือใช้งานในข้อ 3 ข้างบน ก็จะทำให้ได้โดยวงจร Timing and Control ทำให้สภาวะลอจิกของสัญญาณ Control ในรูปเป็น 0 ทำให้เอาท์พุทจาก AND GATE เป็น 0 FET ตัวบนจะ OFF และสวิตช์ MUX จะอยู่ในตำแหน่งข้างล่าง ดังนั้น FET ตัวล่าง ON หรือ OFF ก็แล้วแต่ข้อมูลที่ขา Q ของ D-FF เมื่อมีการเขียนข้อมูลจาก Internal Data Bus มายัง D-FF ก็จะมีสัญญาณ White to Latch มายัง D-FF ด้วย ถ้าข้อมูลที่เขียนมาเป็นหนึ่งก็จะทำให้ขา Q มีสภาวะลอจิกเป็น 0 ทำให้ FET ตัวล่าง OFF ดังนั้นขา PO.X จะอยู่ในสภาวะอิมพีแดนซ์สูง (High Impedance) เพราะ FET ทั้งสองตัว OFF แต่ค่าข้อมูลที่เขียนมายัง D-FF เป็น 0 จะทำให้ FET ตัวล่าง ON แต่ตัวบน OFF ทำให้สภาวะลอจิกที่ขา PO.X เป็น 1 ดังนั้น PORT 0 เมื่อให้ทำงานเป็นพอร์ทส่งข้อมูล (ไม่ให้ส่งตำแหน่งหน่วยความจำ) จะไม่สามารถแสดงสภาวะลอจิก 1 ได้จึงต่อตัวต้านทาน Pull Up ไว้ภายนอก ระหว่างขา PO.X กับไฟเลี้ยงวงจร ถ้าจะใช้พอร์ท 0 สำหรับรับข้อมูลของจะต้องเขียน 1 มาเก็บไว้ยัง D-FF เสียก่อนเพื่อให้ขา PO.X อยู่ในสภาวะ High Impedance แล้วจึงใช้คำสั่งอ่านสภาวะลอจิกเข้าไปยัง Internal Data Bus ต่อไป โดยคำสั่งอ่านสภาวะลอจิกทางพอร์ท 0 ก็จะทำให้วงจร Timing and Control สร้างสัญญาณ Read Pin สำหรับการอ่านสภาวะลอจิกข้างต้น ถ้าไม่เขียน 1 มาเก็บไว้ยัง D-FF ก่อนที่จะอ่านข้อมูลแล้วมีข้อมูลค้างอยู่ที่ D-FF ทำให้ Q เป็น 0 และ  $\bar{Q}$  เป็น 1 ซึ่งทำให้ FET ตัวล่าง ON สัญญาณที่ต่อมาที่ขา PO.X ไม่ว่าจะมีสภาวะลอจิกใดจะถูกดึงลงกราวด์ ดังนั้นเมื่ออ่านข้อมูลลงไปก็จะพบว่าเป็น 0 เสมอ ในการอ่านข้อมูลจากหน่วยความจำภายนอกนั้นวงจร Timing and Control ก็จะเขียนข้อมูลมายัง D-FF ให้เป็น 1 และสร้างสัญญาณ Control ให้มีลอจิกเป็น 0 ก่อนจะอ่าน ข้อมูลเข้าด้วย

**Port 1**

เป็นพอร์ทขนานขนาด 8 บิตขา P1.0 ถึง P1.7 (ขา 1-8) P1.0 หมายถึงบิต 0 ของพอร์ท 1 ซึ่งเป็นบิต Least Significant Bit และบิต P1.7 หมายถึงบิตที่ 7 ของพอร์ทที่ 1 ซึ่งเป็นบิต Most Significant Bit โครงสร้างของพอร์ท 1 แต่ละบิตมีดังรูปที่ 2.25



รูปที่ 2.25 โครงสร้างของพอร์ท 1


ส่วนที่ 1 คือ Port 1 Latch ในรูปที่ 2.25 ซึ่งจะมีการทำงานเหมือนส่วนที่ 1 ของพอร์ท 0 ในรูปที่ 2.24 ส่วนที่ 2 คือ Port 1 Driver ในรูปที่ 2.25 Port 1 Driver นี้จะมีตัวต้านทานต่ออยู่เป็น Internal Pull Up พอร์ท 1 นี้จะใช้ทำหน้าที่เป็นตัวรับ-ส่งข้อมูลเท่านั้นข้อมูลที่ส่งออกมาทางพอร์ท 1 จะถูก Latch ไว้แล้วส่งออกไปทางแต่ละขา ก่อนที่จะอ่านข้อมูลเข้าไปทางพอร์ท 1 จะต้องเขียน 1 ไปยังทุกบิตของพอร์ท 1 เสียก่อนเพื่อให้ FET อยู่ในสภาวะ OFF ก่อน มิฉะนั้นแล้วถ้ามีข้อมูล 0 ส่งออกมาค้างอยู่ที่ D-FF จะทำให้ FET อยู่ในสภาวะ ON ดังนั้นถ้าสัญญาณภายนอกส่งเข้ามาที่ขานี้ก็จะถูกลัดวงจรจรวด โดยไม่สนใจว่าสภาวะลอจิกของสัญญาณที่เข้ามาจะเป็นอะไร ข้อ- มูลที่อ่านเข้าไปจะเป็น 0 เสมอ

**Port 2**

พอร์ทขนานขนาด 8 บิต คือขา P2.0 ถึง P2.7 (บิต 0 ถึง 7 ของพอร์ท 2) โครงสร้างของพอร์ท 2 แต่ละบิตจะมีดังรูปที่ 2.26

ลักษณะโครงสร้างจะเหมือนกับพอร์ท 0 แตกต่างกันในพอร์ท 2 นั้นภาค Driver จะใช้งานเพียง 2 ลักษณะคือ

1. ใช้ส่งค่าตำแหน่งหน่วยความจำภายนอกที่ต้องการติดต่อ ค่าตำแหน่งนี้เป็น 8 บิตบนของค่าตำแหน่ง
2. ใช้เป็นพอร์ทรับและส่งข้อมูลกับภายนอก




รูปที่ 2.26 โครงสร้างของพอร์ท 2

ดังนั้นภาค Driver ของพอร์ท 2 จึงแตกต่างจาก Driver ของพอร์ท 0 โดยที่ในพอร์ท 2 นั้นจะมีเฉพาะ ADDR (ตำแหน่งหน่วยความจำ) เข้ามาที่ MUX (Multiplexer) เท่านั้น นอกนั้นแล้วการทำงานจะเหมือนกันและที่เอาต์พุทของพอร์ท 2 จะมี Internal Pull-Up ซึ่งเป็นตัวต้านทานและจะทำให้เอาต์พุทของพอร์ท 2 แสดงสถานะลอจิกเป็น 1 ได้ ถ้า FET อยู่ในสภาวะ OFF บางครั้งเรียกว่า "Quasi-bidirectional" เมื่อใช้เป็นพอร์ทอินพุทก็สามารถทำได้โดยการต่อสัญญาณภายนอกเข้ามาโดยตรง ถ้าสัญญาณภายนอกเป็น 0 ก็จะมีกระแสไหลจากพอร์ท (Source Current) ในการที่จะใช้พอร์ทนี้เป็นพอร์ทรับข้อมูลเข้า จะต้องเขียน 1 ไปยังแต่ละบิตของพอร์ทเสียก่อน ดังอธิบายไว้ในเรื่อง Port 0 และ Port 1

### Port 3

คือขา P3.0 ถึง P3.7 หรือขา 10-17 ตามลำดับในรูปที่ 2.24 พอร์ตที่มีโครงสร้างดังรูปที่ 2.27



รูปที่ 2.27 โครงสร้างของพอร์ต 3

ส่วนที่ 1 ในรูปที่ 2.27 เป็นส่วน Latch ข้อมูลที่เขียนมายังพอร์ต 3 ทาง Internal Bus เหมือนกับพอร์ตอื่น ๆ และพอร์ต 3 จะมี Internal Pull Up อยู่ทุกบิต แต่พอร์ต 3 นี้แต่ละ บิตจะใช้การทำงานอื่นได้โดยใช้คำสั่งควบคุมการทำงาน ในส่วนที่ 2 จะมีสัญญาณ Alternative Output Function ที่สร้างมาจากส่วน Timing and Control สัญญาณ Alternative Output Function เป็นสัญญาณที่ส่งออกในกรณีที่ใช้พอร์ต 3 ทำงานในฟังก์ชันอื่น และ Alternative Input Function เป็นจุดที่จะเอาสัญญาณไปเข้ากับส่วนอื่นตามการทำงานของบิตนั้น แต่ละบิตของพอร์ต 3 จะมีฟังก์ชันอื่นดังนี้

P3.0/RXD (Serial Input Port) เป็นขาที่ใช้รับข้อมูลแบบอนุกรม

P3.1/TXD (serial Output Port) เป็นขาที่ใช้ส่งข้อมูลแบบอนุกรม

P3.2/INT0 (External Interrupt) ใช้รับสัญญาณขัดจังหวะจากภายนอก

P3.3/INT1 (Internal Interrupt) ใช้รับสัญญาณขัดจังหวะจากภายนอก

P3.4/TO (Time/Counter 0 External Input) หารับสัญญาณเข้าไปยังวงจร Timer/Counter 0 ที่ทำหน้าที่นับจำนวนไซเคิลของสัญญาณ TO นี้หรือสัญญาณนาฬิกาก็ได้

P3.5/T1 (Timer/Counter 1 External Input) หารับสัญญาณเข้าไปยัง Timer/Counter 1 ซึ่งมีการทำงานเหมือนกับ T0

P3.6/WR (External Data Memory Write Strobe) หารับสัญญาณควบคุมการเขียนข้อมูลไปยังหน่วยความจำสำหรับข้อมูลภายนอก 8051

P3.7/RD (External Data Memory Read Strobe) หารับสัญญาณควบคุมการอ่านข้อมูลจากหน่วยความจำสำหรับข้อมูลภายนอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขารีเซ็ต ขานี้จะใช้ทำการรีเซ็ตการทำงานของ 8051 ที่ขา RST ภายใน 8051 จะมีตัวต้านทานต่อระหว่างขา นี้กับกราวด์ (Ground) ถ้าป้อนสัญญาณที่มีสถานะลอจิก 1 เข้าไปที่ขานี้จะเป็นการรีเซ็ตการทำงานของ 8051 ดังนั้นจึงสามารถต่อตัวเก็บประจุ (Capacitor) ภายนอกระหว่างขา RST กับไฟเลี้ยง +5 โวลท์ เพื่อให้เกิดการรีเซ็ตเมื่อป้อนไฟเลี้ยงให้กับ 8051 ซึ่งเรียกว่า Power on reset การรีเซ็ตจะทำให้ค่าในรีจิสเตอร์ต่าง ๆ เปลี่ยนไปเป็นค่าหนึ่ง

เมื่อสัญญาณที่ขา RST กลับเป็น 0 ก็จะถูกออกจากการรีเซ็ต 8051 จะเริ่มทำงานจากคำสั่งที่อยู่ใน Program Memory ตำแหน่ง 0000H เพราะค่าของรีจิสเตอร์ PC (Program Control) ซึ่งใช้ชี้ตำแหน่งโปรแกรมที่จะทำงานถูกเปลี่ยนให้เป็น 0000H ดังนั้นผู้ใช้จะต้องเขียนโปรแกรมมาเก็บไว้ที่ตำแหน่ง 0000H ในเครื่องไมโครคอมพิวเตอร์แบบบอร์ดเดียว (Single Board Microcomputer) จะมีโปรแกรมที่เขียนเก็บไว้เริ่มจากตำแหน่ง 0000H นี้เรียกว่ามอนิเตอร์โปรแกรม (Monitor Program) ที่คอยรับการกดแป้นพิมพ์ (Keyboard) และแสดงผลทางตัวแสดงผล (Display) แบบ 7 Segment

REGISTER	CONTENT
PC	0000H
ACC	00H
B	00H
PSW	00H
SP	00H
DPTR	0000H
PO-P3	0FFH
IP	00H
IE	0X000000B
TMOD	00H
TCON	00H
T2CON	00H
TH0	00H
TLO	00H
TH1	00H
TL1	00H
TH2	00H
TL2	00H
RCAP2H	00H
RCAP2L	00H
SCON	00H
SBUF	Indeterminate
I2CON	00H

รูปที่ 2.28 ตารางค่ารีจิสเตอร์เมื่อเกิดการรีเซ็ต

### ALE

Address Latch Enable ขานี้จะส่งสัญญาณที่มีความถี่ 1/6 เท่าของสัญญาณออสซิลเลเตอร์สัญญาณนี้จะส่งออกมาตลอดเวลา ยกเว้นบางครั้งของการติดต่อกับหน่วยความจำสำหรับข้อมูล ภายนอก 8051 สัญญาณนี้จะใช้บอกกับอุปกรณ์ภายนอก 8051 ว่าขณะนี้สัญญาณนี้ Active (เป็นลอจิก 1) มีผลการส่งข้อมูลที่เป็น 8 บิตล่างของตำแหน่งหน่วยความจำภายนอก 8051 ที่ต้องการติดต่อกับทางพอร์ท 0 จะส่งค่าตำแหน่งหน่วยความจำออกมาเพียงชั่วขณะเท่านั้น ซึ่งในเวลาต่อมาพอร์ท 0 จะใช้รับ-ส่งข้อมูลกับหน่วยความจำภายนอก สัญญาณ ALE จะสามารถต่อเข้ากับอุปกรณ์ TTL ชนิด LS ได้ถึง 8 อินพุต

### PSEN

Program Store Enable เป็นขาที่ 29 ในรูปที่ 2.26 ขานี้ปกติจะให้ลอจิก 1 แต่จะส่งลอจิก 0 เมื่อต้องการอ่านคำสั่ง (Fetch Instruction) ที่จะนำไปทำงานจากหน่วยความจำสำหรับโปรแกรมภายนอก 8051 ในกรณีที่อ่านเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


คำสั่งซึ่งเก็บอยู่ในหน่วยความจำสำหรับโปรแกรมภายใน 8051 แล้วสัญญาณนี้จะไม่เปลี่ยนลอจิกเป็น 0 ฆ่า PSEN นี้สามารถต่อไปยังขาอินพุทของ TTL ชนิด LS ได้ถึง 8 อินพุท

### EA

External Access ขา 31 ของรูปที่ 2.26 ขานี้เป็นขาอินพุทที่ต่อเข้าไปยังวงจร Timing And Control ในรูปที่ 2.25 เพื่อควบคุมการสร้างสัญญาณ PSEN ถ้าบ่อนลอจิก 0 เข้าไปที่ขา EA นี้ แสดงว่าโปรแกรมในตำแหน่ง 0000H ถึง 0FFFH ที่ต้องการให้ทำงานถูกเก็บไว้ภายนอก 8051 จะต้องสร้างสัญญาณ PSEN ออกไปยังภายนอกเพื่อทำการ FETCH คำสั่งเข้ามาทำงาน แต่ถ้าสัญญาณที่ป้อนให้ขา EA เป็น 1 หมายความว่าโปรแกรมในตำแหน่ง 0000H ถึง 0FFFH ถูกเก็บไว้ใน 8051 การทำงานในตำแหน่งหน่วยความจำช่วงนี้จะอ่านคำสั่งต่าง ๆ จาก ROM ภายใน 8051

### EXTAL 1


ขาที่ 19 ของรูปที่ 2.26 ขานี้จะต่อเข้ากับขาของ Inverting Amplifier (วงจรรขยายแบบป้อน กลับเฟสสัญญาณ) ที่ประกอบเป็นวงจรออสซิลเลเตอร์ ในรูปที่ 2.32 จะเห็นวงจรภายในของออส-ซิลเลเตอร์ NAND GATE จะทำหน้าที่เป็นวงจรรขยายแบบกลับเฟสของสัญญาณที่จะควบคุมให้มีการออสซิลเลตหรือไม่ก็ขึ้นกับสัญญาณ PD ซึ่งต่อมาจากบิต PD ของรีจิสเตอร์ PCON ถ้าต้องการใช้สัญญาณนาฬิกา (Clock Signal) จากภายนอกมาเป็นสัญญาณนาฬิกา ควบคุมการทำงานของ 8051 ก็ให้ป้อนสัญญาณเข้ามาที่จุดนี้ แต่ถ้าต้องการใช้วงจรออสซิลเลเตอร์ภายในก็ให้ต่อ Crystal หรือเซ-รามิคเรโซเนเตอร์ดังรูปที่ 2.29 คาปาซิเตอร์ในวงจรควรมีค่าประมาณ 20 PF



รูปที่ 2.29 วงจรออสซิลเลเตอร์ภายใน 8051

### XTAL 2

ขานี้เป็นเอาต์พุทของวงจรรขยายแบบกลับเฟสสัญญาณที่ประกอบเป็นวงจรออสซิลเลเตอร์ (อินพุทคือขา XTAL1) ถ้าจะใช้สัญญาณนาฬิกาที่สร้างจากภายนอกมาเป็นสัญญาณนาฬิกาของ 8051 แล้ว ให้ปล่อยขานี้ลอยไว้ แล้วป้อนสัญญาณนาฬิกาจากภายนอกเข้ามาที่ขา XTAL 1 ดังรูปที่ 2.30



รูปที่ 2.30 8051 ที่ทำงานโดยสัญญาณที่มาจากภายนอก

## 2.5 รีจิสเตอร์ฟังก์ชันพิเศษ (Special function Register, SFR)

ใน 8051 จะใช้วิธีการกำหนดชื่อให้กับตำแหน่งของหน่วยความจำสำหรับข้อมูลภายใน (Internal Data Memory) ที่เรียกว่าการ Symbolize เช่น การให้ชื่อหน่วยความจำแต่ละตำแหน่งในแต่ละ Bank ซึ่งอยู่ในช่วงหน่วยความจำตำแหน่ง 00H ถึง 1FH แล้วในคำสั่งจะอ้างอิงหน่วย-ความจำแต่ละตำแหน่งโดยใช้ชื่อ R0, R1, R2, R3, R4, R5, R6 และ R7 หน่วยความจำตำแหน่งเหล่านี้ จะเรียกอีกอย่างหนึ่งว่าเป็นรีจิสเตอร์ซึ่งมีหน้าที่ในการเก็บหรือพักข้อมูล หรือใช้สำหรับการกระทำบางอย่าง รีจิสเตอร์กลุ่มหนึ่งใน 8051 ที่เรียกว่า Special Function Register (SFR) เป็นรีจิสเตอร์ที่ใช้สำหรับงานเฉพาะ คือข้อมูลที่ถูกนำไปเก็บไว้ในรีจิสเตอร์เหล่านี้จะมีความหมายเฉพาะตัวของรีจิสเตอร์ ที่แต่ละตำแหน่งของ SFR อาจจะไม่ใช้เป็นหน่วยความจำ (RAM) แต่อาจเป็น ตัวนับ (Count Register), Shift Register หรือ Latch ซึ่งการอ้างอิงข้อมูลในแต่ละตำแหน่งนั้น 8051 จะถือเสมือนว่าเป็นหน่วยความจำตำแหน่งหนึ่ง จึงเรียกการมองข้อมูลแต่ละตำแหน่งนี้ว่า Memory Map I/O รีจิสเตอร์กลุ่มนี้มีดังในรูปที่ 2.31

ในรูปที่ 2.31 ช่อง Symbol ทางซ้ายจะเป็นสัญลักษณ์ของรีจิสเตอร์ ในช่องถัดมาคือชื่อของรีจิสเตอร์ตามสัญลักษณ์ที่อยู่ทางซ้าย ในช่องขวาสุดจะเป็นตำแหน่งของหน่วยความจำสำหรับข้อมูลภายใน 8051 ที่แทนด้วยชื่อหรือหรือสัญลักษณ์ทางซ้ายนั่นเอง เช่นในบรรทัดแรกคือรีจิสเตอร์ชื่อ Accumulator ที่มีสัญลักษณ์ ACC รีจิสเตอร์นี้คือหน่วยความจำสำหรับข้อมูลภายใน 8051 ที่ตำแหน่ง 0E0H การอ่านหรือเขียนข้อมูลกับรีจิสเตอร์เหล่านี้สามารถทำได้โดยการใช้คำสั่งในกลุ่มการเคลื่อนย้ายข้อมูล(เช่น MOV A, # 25H หรือ MOV 0E0H, # 25 H) และรีจิสเตอร์บางตัวในกลุ่มนี้ยังสามารถใช้คำสั่งในกลุ่ม Boolean Instruction เพื่อทำงานกับแต่ละบิตในรีจิสเตอร์เหล่านี้ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Symbol	Name	Address
*ACC	Accumulator	0E0H
*H	High-order	0E0H
*ISW	Interrupt Status Word	0E0H
*SP	Stack Pointer	81H
(W)R	Word Register 2 Bytes	
LW1	Low Byte	82H
LW2	High Byte	83H
*P0	Port 0	80H
*P1	Port 1	90H
*P2	Port 2	0A0H
*P3	Port 3	0B0H
*IP	Interrupt Priority Control	068H
*IE	Interrupt Enable Control	0A5H
TMOD	Timer/Counter Mode Control	89H
*TCN	Timer/Counter Control	88H
*T2CON	Timer/Counter 2 Control	0C8H
TH0	Timer/Counter 0 High Byte	8CH
TL0	Timer/Counter 0 Low Byte	8DH
TH1	Timer/Counter 1 High Byte	8EH
TL1	Timer/Counter 1 Low Byte	8FH
TH2	Timer/Counter 2 High Byte	0CDH
TL2	Timer/Counter 2 Low Byte	0CEH
*RCAP2H	12-bit Capture Reg High Byte	0CBH
*RCAP2L	12-bit Capture Reg Low Byte	0CAH
*SCON	Serial Control	98H
SBUF	Serial Data Buffer	99H
PCON	Power Control	87H
*KCONH (1)	12-bit Control	18H

### รูปที่ 2.31 รีจิสเตอร์ฟังก์ชันพิเศษ

จากตารางในรูปที่ 2.32 รีจิสเตอร์ที่มีเครื่องหมาย \* อยู่ข้างหน้าจะสามารถใช้คำสั่งในกลุ่ม Boolean Instruction จัดการกับแต่ละบิตได้ รีจิสเตอร์ที่มีเครื่องหมาย + นำหน้าหมายถึง-ความว่า รีจิสเตอร์นั้นมีเฉพาะใน 80C52 และ 83C154 เท่านั้นไม่มีใน 8051

รูปที่ 2.32 ในช่องสี่เหลี่ยมเล็ก ๆ จะเป็นตำแหน่งของบิตนั้นในแต่ละรีจิสเตอร์เช่นในช่องซ้ายสุดของรีจิสเตอร์ TCON มีค่า 8FH ซึ่งเป็นค่าตำแหน่งบิต 7 ของหน่วยความจำตำแหน่ง 88H ถ้าต้องการทำให้บิตนี้มีค่าเป็น 0 ก็สามารถทำได้โดยใช้คำสั่ง CLR 8 FH หรือจะทำบิตนี้ให้เป็น 1 ก็ทำได้โดยคำสั่ง SETB 8FH

#### Special Function Register

รีจิสเตอร์ในกลุ่ม Special Function Register มีดังนี้

##### 1) Accumulator ตำแหน่งหน่วยความจำภายในเท่ากับ 0E0H

รีจิสเตอร์นี้มีขนาด 8 บิต เป็นรีจิสเตอร์ที่ใช้มาก ซึ่งในรหัสคำสั่งช่วยจำจะอ้างอิงถึง รีจิสเตอร์นี้โดยใช้สัญลักษณ์ A เช่น MOV A,#15H คำสั่งที่จะอ่านหรือเก็บข้อมูลกับหน่วยความจำภายนอกจะต้องกระทำผ่านรีจิสเตอร์เท่านั้น เช่น MOVX @RO,A หรือ MOVX A, @ RO เป็นต้น และข้อมูลที่อยู่ภายในรีจิสเตอร์นี้ก็สามารที่จะให้โปรแกรมตรวจสอบเพื่อกระโดดการทำงานไปยังตำแหน่งอื่นได้เช่น JZ rel

##### 2) B Register ตำแหน่งหน่วยความจำภายในเท่ากับ 0F0H

เป็นรีจิสเตอร์ขนาด 8 บิตที่ใช้ในคำสั่งการคูณ (MUL AB) และคำสั่งการหาร (DIV AB) เท่านั้น โดยรีจิสเตอร์ B นี้จะเก็บตัวคูณและผลลัพธ์บิต 8 ถึง 15 ในคำสั่งการคูณ ส่วนในคำสั่งการหารนั้น รีจิสเตอร์ B จะเก็บตัวหารและผลการหาร การเขียนข้อมูลไปยังรีจิสเตอร์นี้จะต้องใช้คำสั่งเคลื่อนย้ายข้อมูลไปยังตำแหน่ง 0F0H เช่น MOV 0F0, 25H จะเป็นการกำหนดค่า 25H ให้กับรีจิสเตอร์ B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



สั่ง MOV DPTR, #data16 หรือจัดการทีละ 8 บิต โดยการแก้ไขข้อมูลใน DPH หรือ DPL ด้วยคำสั่ง MOV 83 H, #data8 หรือ MOV 82H, #data8

#### 6 ) PORT 0 ถึง 3 ตำแหน่งหน่วยความจำภายในเท่ากับ 80H, 90H, 0A0H, 0B0H

Special Function Register ชื่อ P0, P1, P2, และ P3 เป็นรีจิสเตอร์ขนาด 8 บิตของหน่วยความจำสำหรับข้อมูลภายใน 8051 ที่ตำแหน่ง 80H, 90H, 0A0H, และ 0B0H ตามลำดับ การเขียนข้อมูลลงไปยังหน่วยความจำแต่ละตำแหน่งเป็นการส่งข้อมูลไปยังพอร์ทนั้น ๆ ของ 8051 ข้อมูลที่เขียนออกไปจะถูก LATCH ค้างไว้และปรากฏที่แต่ละบิตของพอร์ท เช่น MOV 80H, #18H จะปรากฏสถานะลอจิก LLLHLLL ที่ขาบิต 7 ถึง 0 ของพอร์ท 0 ตามลำดับในการอ่านข้อมูลจาก รีจิสเตอร์แต่ละตัวก็จะเป็นการอ่านสถานะลอจิกของสัญญาณที่ปรากฏอยู่ที่แต่ละขาของพอร์ทนั้น ๆ เช่น MOV A, 80H เป็นการอ่านสถานะลอจิกจากพอร์ท 0 เข้ามายัง Accumulator การอ่านข้อมูลจากพอร์ทจะต้องเขียนข้อมูล 11111111B ไปไว้ที่พอร์ทนั้น ๆ เสียก่อน


#### 7 ) Serial Data Buffer ตำแหน่งหน่วยความจำภายในเท่ากับ 99H

รีจิสเตอร์นี้มีขนาด 8 บิต และมีตำแหน่งของหน่วยความจำสำหรับข้อมูลภายใน 8051 เท่ากับ 99H โครงสร้างภายในแล้วรีจิสเตอร์นี้มี 2 ตัวที่มีชื่อเดียวกัน ตัวหนึ่งสำหรับเก็บข้อมูลที่จะส่งแบบอนุกรมออกจาก 8051 และอีกตัวหนึ่งสำหรับข้อมูลแบบอนุกรมที่เข้ามาดังนั้น Serial Port ของ 8051 จึงเรียกว่ามีการทำงานแบบ Full Duplex เพราะสามารถส่งและรับข้อมูลได้ในเวลาเดียวกันเนื่องจากมีรีจิสเตอร์สำหรับส่งและรับแยกออกจากกัน ข้อมูลที่ต้องการจะส่งออกก็ให้เขียนไปยังรีจิสเตอร์ SBUF แล้วสั่งงานให้ส่งข้อมูลออกมา ข้อมูลในรีจิสเตอร์จะเริ่มส่งออกโดยเริ่มจากบิต 0 ถึง 7 ตามลำดับ ถ้าข้อมูลมีข้อมูลเข้ามาทางขา RXD ก็จะถูกเก็บไปไว้ในรีจิสเตอร์นี้โดยถือว่า ข้อมูลบิตแรกที่เข้ามาคือบิต 0

Serial Port จะสามารถกำหนดให้การทำงานรับ-ส่งข้อมูลแบบอนุกรมได้ 4 โหมด (MODE) โดยการกำหนดในรีจิสเตอร์ SCON (Serial Port Control Register) ซึ่งจะอธิบายต่อไปในข้อ 5.1.8 แต่ละโหมดการทำงานของ Serial Port มีดังนี้

**MODE 0 :** ในโหมดนี้จะมีการรับหรือส่งข้อมูลแบบอนุกรมทางขา RXD และขา TXD จะส่งสัญญาณ Clock ที่ใช้สำหรับเลื่อน (Shift) ข้อมูล 1 ชุดของข้อมูลจะประกอบด้วยข้อมูล 8 บิตเท่านั้นและจะเริ่มการรับ-ส่งข้อมูลจากบิต 0 ถึง 7 ตามลำดับ อัตราการส่งข้อมูลแบบอนุกรมจะเท่ากับ 1/12 เท่าของความถี่สัญญาณนาฬิกาที่ใช้กับ 8051

**MODE 1 :** ข้อมูลที่รับ-ส่ง 1 ชุดในโหมดนี้จะมี 10 บิต ผ่านทางขา RXD และ TXD ตามลำดับเริ่มต้นการรับส่งข้อมูลด้วย Start bit 1 บิต ( ลอจิกเป็น 0), ข้อมูล 8 บิต (เริ่มจากบิต 0), Stop bit 1 บิต (ลอจิก 0) การส่งข้อมูลโหมดนี้มีดังรูปที่ 2.33




รูปที่ 2.33 ชุดข้อมูลอนุกรมในโหมด 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อรับข้อมูลอนุกรมเข้ามาข้อมูล 8 บิตจะถูกเก็บในรีจิสเตอร์ SBUF และ Stop Bit จะถูกเก็บไปที่บิต RB8 ในรีจิสเตอร์ SCON ในการส่งข้อมูลออกก็จะเขียนข้อมูลที่ต้องการส่งไปยัง รีจิสเตอร์ SBUF อัตราการส่งข้อมูลในโหมดนี้สามารถกำหนดได้ตามต้องการโดยจะขึ้นกับการเกิด Overflow ใน Timer 1

**MODE 2 :** การรับ-ส่งข้อมูลของโหมด 2 หนึ่งชุดจะมี 11 บิต ข้อมูลจะส่งออกผ่านทางขา TDX และรับเข้ามาทางขา RDX ข้อมูลแต่ละชุดจะเริ่มต้นด้วย Start bit 1 บิต, ข้อมูล 8 บิต (เริ่มจากบิต 0), ข้อมูลบิตที่ 9 จำนวน 1 บิตและ Stop Bit อีก 1 บิตข้อมูลบิตที่ 9 ที่จะส่งออกนี้สามารถกำหนดได้ว่าจะให้เป็น 1 หรือ 0 โดยการกำหนดในบิต RB8 ของรีจิสเตอร์ SCON บิตนี้มีประโยชน์มากในการส่งข้อมูลแบบอนุกรมเช่นอาจส่งค่าพาริตีของข้อมูลไปบิตที่ 9 เพื่อว่าเมื่อปลายทางรับข้อมูลแล้วจะได้ใช้ตรวจสอบว่าข้อมูลที่รับเข้ามา 8 บิตมีพาริตีบิตตรงกับบิตที่ 9 หรือไม่ ถ้าไม่ตรงก็แสดงว่ามีข้อผิดพลาดเกิดขึ้นระหว่างการส่งข้อมูล เมื่อรับข้อมูลเข้ามานั้นข้อมูลบิตที่ 9 ก็จะถูกนำไปเก็บในบิต RB8 ของรีจิสเตอร์ SCON ชุดข้อมูลที่รับ-ส่งจะมีดังรูปที่ 2.34



รูปที่ 2.34 ชุดข้อมูลอนุกรมในโหมด 2

อัตราการส่งข้อมูลจะกำหนดให้เป็น  $1/32$  หรือ  $1/64$  เท่าของความถี่สัญญาณนาฬิกาที่ใช้กับ 8051 โดยการกำหนดบิต SMOD ในรีจิสเตอร์ PCON

**MODE 3 :** การส่งข้อมูลในโหมดนี้ 1 ชุดมี 11 บิต เหมือนกับโหมด 2 ทุกประการแตกต่างกันตรงอัตราการส่งข้อมูลเท่านั้น คืออัตราการส่งข้อมูลในโหมด 3 นี้สามารถกำหนดได้ตามต้องการโดยจะขึ้นกับการเกิด Overflow ใน Timer 1 เหมือนกับโหมด 1

## 8) SCON (Serial Port Control Register) ตำแหน่งหน่วยความจำภายในเท่ากับ 98H

รีจิสเตอร์ SCON มีขนาด 8 บิตใช้สำหรับควบคุมการส่งและรับข้อมูลผ่านทาง Serial Port แต่ละบิตของข้อมูลในรีจิสเตอร์นี้มีความหมายดังรูปที่ 2.35

ในรูปที่ 2.35 บิต RI จะเป็นชื่อของบิต 0 และ SMO จะเป็นบิต 7 ของรีจิสเตอร์ SCON ซึ่งความหมายหรือการทำงานของแต่ละบิตมีดังนี้

### RI Receive Interrupt Flag

บิตนี้จะถูกกำหนดโดยฮาร์ดแวร์ให้มีค่าเป็น 0 หรือ 1 โดยที่ในการรับข้อมูลโหมด 0 นั้นบิต RB8 จะมีค่าเป็น 1 เมื่อมีข้อมูลเข้ามาครบทั้ง 8 บิต ส่วนในโหมดอื่นบิต RB8 จะเป็นหนึ่งก็ต่อเมื่อ ข้อมูลเข้ามาถึงเวลาครึ่งหนึ่งของ Stop bit (ยกเว้นบางกรณีให้ดูที่เรื่องบิต SM2 ของรีจิสเตอร์ SCON) บิตนี้จะสามารถ Clear ให้มีค่าเป็น 0 ได้โดยใช้คำสั่ง CLR bit โดยค่าตำแหน่งของบิตมีค่าเท่ากับ 98H บิตนี้มีประโยชน์ให้รู้ว่าข้อมูลได้เข้ามาอยู่ในเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SBUF ครบทั้งชุดแล้วพร้อมที่ CPU จะอ่านไปเก็บในหน่วยความจำต่อไป หรืออาจกำหนดค่าในรีจิสเตอร์ IE และ IP เพื่อเมื่อมีข้อมูลเข้ามาทางพอร์ตอนุกรมแล้ว จะทำให้เกิดการขัดจังหวะ (Interrupt) การทำงานของโปรแกรมหลัก (Main Program) และกระโดดไปทำงานในโปรแกรมตอบสนองการขัดจังหวะ (Interrupt Service Routine)

**SCON : SERIAL PORT CONTROL REGISTER. BIT ADDRESSABLE.**

SM0	SM1	SM2	REN	TB8	RB8	TI	RI
SM0	SCON.7	Serial Port mode specifier.(NOTE 1).					
SM1	SCON.6	Serial Port mode specifier. (NOTE 1).					
SM2	SCON.5	Enables the multiprocessor communication feature in mode 2 & 3. In mode 2 or 3, if SM2 is set to 1 then RI will not be activated if the received 9th data bit (RB8) is 0. In mode 1, if SM2 = 1 then RI will not be activated if a valid stop bit was not received. In mode 0, SM2 should be 0. (See Table 9).					
REN	SCON.4	Set/Cleared by software to Enable/Disable reception.					
TB8	SCON.3	The 9th bit that will be transmitted in modes 2 & 3. Set/Cleared by software.					
RB8	SCON.2	In modes 2 & 3, is the 9th data bit that was received. In mode 1, if SM2 = 0, RB8 is the stop bit that was received. In mode 0, RB8 is not used.					
TI	SCON.1	Transmit interrupt flag. Set by hardware at the end of the 8th bit time in mode 0, or at the beginning of the stop bit in the other modes. Must be cleared by software.					
RI	SCON.0	Receive interrupt flag. Set by hardware at the end of the 8th bit time in mode 0, or halfway through the stop bit time in the other modes (except see SM2). Must be cleared by software.					

รูปที่ 2.35 Serial Port Control Register (SCON)

**TI Transmit Interrupt Flag**

ค่าในบิต TI จะถูกกำหนดให้เป็น 1 หรือ 0 ด้วยฮาร์ดแวร์ โดยในการส่งข้อมูลแบบอนุกรมโหมด 0 บิตนี้จะเป็น 1 เพื่อจะบอกการส่งข้อมูลในรีจิสเตอร์ SBUF ออกไปทางพอร์ตอนุกรมครบทั้ง 8 บิต แต่ถ้าเป็นการส่งข้อมูลแบบอนุกรมในโหมดอื่นจะทำให้ข้อมูลในบิต TI เป็น 1 เมื่อเริ่มการส่ง Stop bit ข้อมูลบิตนี้จะสามารถ Clear เป็น 0 ได้โดยคำสั่ง CLR bit โดยที่ค่าตำแหน่งของ บิตนี้เท่ากับ 99H บิตนี้ยังมีประโยชน์เพื่อบอกว่าการส่งข้อมูลจาก SBUF ออกไปทางพอร์ตอนุกรมนั้นสิ้นสุดแล้ว พร้อมทั้งจะให้โปรแกรมเขียนข้อมูลลงไปยัง SBUF สำหรับการส่งออกต่อไปได้ นอกจากนี้การกำหนดค่าในรีจิสเตอร์ IE และ IP ยังสามารถที่จะกำหนดให้เกิดการขัดจังหวะการทำงานของโปรแกรมได้ เมื่อบิตนี้ถูกฮาร์ดแวร์ทำให้มีค่าเป็น 1

**RB8**

เมื่อมีการกำหนดให้รับข้อมูลในโหมด 2 ใน 3 จะใช้บิตนี้สำหรับเก็บข้อมูลบิตที่ 9 ที่เข้ามาทางพอร์ตอนุกรม ส่วนในโหมด 1 นั้นบิตนี้จะเก็บ Stop bit ซึ่งมีค่าเป็น 1 นั้นเอง ในโหมด 0 บิตนี้จะไม่ถูกใช้งาน ค่าตำแหน่งของบิตนี้คือ 9AH

**TB8**

ในการส่งข้อมูลแบบอนุกรมโหมด 2 และ 3 จะใช้บิตนี้เก็บข้อมูลบิตที่ 9 ส่วนในโหมดอื่นจะไม่ใช้งานบิตนี้ การกำหนดค่าในบิตนี้สามารถทำได้โดยใช้คำสั่ง SETB bit หรือ CLR bit ค่าตำแหน่งของบิตนี้คือ 9BH

**REN Receive Enable**

เป็นบิตที่จะใช้กำหนดให้ทำการรับข้อมูลเข้ามาจากพอร์ตอนุกรม (Serial Port) หรือไม่ ถ้า บิตนี้เป็น 1 ก็จะได้รับข้อมูลเข้ามา แต่ถ้าเป็น 0 ก็จะไม่รับข้อมูลที่ขา RXD เข้ามา การให้บิตนี้เป็น 1 หรือ 0 ทำได้โดยใช้คำสั่ง SETB bit หรือ CLR bit ค่าตำแหน่งของบิตนี้คือ 9CH

**SM2**

เป็นบิตสำหรับควบคุมการทำงานของฮาร์ดแวร์ที่จะทำให้บิต R1 เป็น 1 หรือไม่ ในกรณีที่ บิต SM2 เป็น 0 ค่าในบิต R1 ก็จะเป็นไปตามที่ได้อธิบายมาแล้วในเรื่องบิต R1 แต่ถ้าบิต SM2=1

โหมด 2 และ 3 ซึ่งปกติแล้วบิต R1 จะเป็น 1 เมื่อข้อมูลบิตที่ 9 เข้ามา แต่เมื่อ SM2 เป็น 1 แล้ว RI จะเป็น 1 ก็ต่อเมื่อข้อมูลบิตที่ 9 ที่เข้ามาเป็นค่าเป็น 1 ถ้าข้อมูลบิตที่ 9 เข้ามาเป็น 0 จะไม่ทำให้บิต RI มีค่าเป็น 1 (คือบิต RI จะเป็น 0)

ในโหมด 1 บิต RI มีค่าเป็น 1 เมื่อข้อมูล Stop bit เข้ามายังพอร์ตอนุกรมถูกต้อง แต่ถ้า Stop bit ไม่เข้ามายังพอร์ตอนุกรม อันอาจเกิดจากปัญหาในการส่งข้อมูล แล้วบิต RI จะมีค่าเป็น 0

ในโหมด 0 บิตนี้จะมีค่าเป็น 0 เสมอ

**SM0, SM1**

เป็น 2 บิตที่ใช้งานร่วมกันเพื่อกำหนดโหมดของการรับ-ส่งข้อมูลของพอร์ตอนุกรม ค่าใน 2 บิตนี้จะกำหนดโหมดได้ดังนี้

SM0	SM1	MODE	Description
0	0	0	Shift Register
0	1	1	8-bit UART
1	0	2	9-bit UART
1	1	3	9-bit UART

การทำงานของแต่ละโหมดจะมีดังในข้อ .7)

**9 ) TIMER Register TH0, TL0, TH1, TL1**

ตำแหน่งหน่วยความจำภายในเท่ากับ 8CH, 8AH, 8DH, 8BH


ใน 8051 จะมีวงจร Timer อยู่ 2 ชุด คือ Timer 0 และ Timer 1 (8052 จะมี Timer 2 อีก 1 ชุด) ใน Timer แต่ละชุดจะมีรีจิสเตอร์ขนาด 8 บิตอยู่ 2 ตัว เพื่อเก็บค่าการนับของ Timer ได้สูงที่สุดถึง 16 บิต ใน Timer 0 รีจิสเตอร์นี้คือ TH0, TL0 และใน Timer 1 คือรีจิสเตอร์ TH1, TL1, TLx (x หมายถึง 0 หรือ 1) จะเก็บค่าของการนับ 8 บิตล่างและ THx จะเก็บค่าของการนับ 8 บิต บน ผู้ใช้จะสามารถกำหนดการทำงานของวงจร Timer ในโหมด Timer หรือโหมด Counter ได้โดยการกำหนดในรีจิสเตอร์ชื่อ TMOD (Timer/Counter Mode Control Register) การทำงานเป็น Timer นั้น จะให้รีจิสเตอร์ใน Timer 0 หรือ 1 ทำการนำจำนวนไซเคิล เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(Cycle) ของสัญญาณนาฬิกาที่ผ่านวงจรหาร 12 ดังรูปที่ 5.7 เมื่อการนับครบถึงค่าสูงสุดที่รีจิสเตอร์ THx และ THx จะเก็บได้คือค่า FFFFH แล้วยังนับต่อไปค่าที่ได้จากการนับจะเป็น 0000H ทำให้เกิดการเซต บิตบาง บิตในรีจิสเตอร์ TCON เพื่อบอกสถานะ Timer Overflow นี้ ในการให้วงจร Timer ทำงานเป็น Counter ก็คือการใช้รีจิสเตอร์ THx และ TLx ทำการนับจำนวนไซเคิลของสัญญาณที่เข้ามาทางขา T0 หรือ T1 ของ 8051 สัญญาณที่เข้ามาทางขา T0 หรือ T1 อาจจะมาจากรูปกรณ์ตรวจจับ (Sensor) ก็ได้แต่สถานะของสัญญาณนี้จะต้องมีระดับโวลเตจของสถานะลอจิก 0 หรือ 1 เป็นแบบ TTL คือลอจิก 0 จะต้องมีโวลเตจไม่เกิน 0.6 โวลท์ และลอจิก 1 จะต้องมีโวลเตจมากกว่า 2.4 โวลท์

## 10) TMOD Timer/Counter Mode Register

ตำแหน่งหน่วยความจำภายในเท่ากับ 89H

TMOD เป็นรีจิสเตอร์ขนาด 8 บิต ที่มีหน้าที่ควบคุมการทำงานของ Timer 0 และ Timer 1 แต่ละบิตในรีจิสเตอร์นี้มีความหมายเฉพาะ ดังรูปที่ 2.36



รูปที่ 2.36 TMOD Timer/Counter Mode Register

ในรูปที่ 2.36 M0 เป็นชื่อของบิต 0 และ GATE ทางซ้ายสุดเป็นชื่อของบิต 7 รีจิสเตอร์นี้แบ่งข้อมูลออกเป็น 2 ชุด ชุดละ 4 บิต คือบิต 0-3 ใช้สำหรับควบคุมการทำงานของ Timer 0 และบิต 4-7 ใช้ควบคุมการทำงานของ Timer 1 หน้าที่ในการควบคุม Timer ของแต่ละบิตที่มีชื่อเดียวกันจะเหมือนกัน


**GATE** เป็นบิตที่ใช้ควบคุมให้ Timer ทำงานหรือไม่ ถ้าบิตนี้ของ Timer x จะตั้งเป็น 1 จะทำให้ Timer ทำงานก็ต่อเมื่อที่ขา INTx มีสถานะลอจิกเป็น 1 และบิต TRx ในรีจิสเตอร์ TCON เป็น 1 ด้วย

**C/T** บิตนี้ใช้สำหรับเลือกการทำงานของ Timerว่าจะใช้เป็น Timer หรือ Counter ถ้า บิตนี้เป็น 1 ก็หมายความว่าเลือกการทำงานเป็น Counter ซึ่งจะนับจำนวนไซเคิลของสัญญาณที่เข้ามาทางขา Tx

M1, M0 เป็น 2 บิต ที่ใช้ร่วมกันเพื่อเลือกโหมดการทำงานของ Timer การทำงานโหมด 0, 1 และ 2 ของ Timer 0 จะเหมือนกับ Timer 1 แต่ในโหมด 3 การทำงานของทั้ง 2 จะต่างกัน ค่าใน M1 และ M0 จะเลือกโหมดการทำงานดังนี้

M1	M0	การทำงาน
0	0	โหมด 0 รีจิสเตอร์ THx และ TLx ทำตัวเป็นตัวนับ 13 บิต ค่าจากการนับ 8 บิต บนมาจาก 8 บิตของ THx และอีก 5 บิตล่างมาจากค่า 5 บิตล่างของรีจิสเตอร์ TLx โดยที่ 3 บิตบนของ TLx จะไม่ต้องสนใจเลย
0	1	โหมด 1 ของรีจิสเตอร์ THx และ TLx ทำตัวเป็นตัวนับ 16 บิต ค่าจากการนับ 8 บิตบนอยู่ในรีจิสเตอร์ THx และค่าจากการนับ 8 บิตล่างอยู่ในรีจิสเตอร์ TLx
1	0	โหมด 2 ในการนับของรีจิสเตอร์ TLx ขนาด 8 บิต เมื่อนับถึงค่าสูงสุด FFH เมื่อทำการนับต่อไปจะเกิดการ Overflow แล้วก็จะ "Reload" เข้าข้อมูลจาก THx เข้าไปยัง TLx เพื่อเป็นค่าเริ่มต้นในการนับครั้งต่อไป
1	1	โหมด 3 การทำงานของ Timer 0 และ Timer 1 จะต่างกันดังที่จะกล่าวต่อไป

การทำงานของโหมดจะมีรายละเอียดดังนี้



รูปที่ 2.37 Timer Mode 0 : 13 bit count


รูปที่ 2.37 เป็นไดอะแกรมของวงจร Timer ภายใน 8051 ที่ทำงานในโหมด 0 ซึ่ง Timer 0 และ Timer 1 ก็จะมีการทำงานเหมือนกันทุกประการ ในการอธิบายนี้จะใช้วงจรของ Timer 1 จากรูปจะเห็นสวิตช์ C/T ซึ่งถ้าเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กำหนดค่าในบิต C/T ของ TMOD เป็น 0 จะทำให้ลิตซ์อยู่ในตำแหน่งบนเพื่อให้สัญญาณนาฬิกาที่ออกจากวงจรออสซิลเลเตอร์ผ่านวงจรรหาร 12 ไปยังลิตซ์ควบคุม ถ้าออสซิลเลเตอร์ผลิตสัญญาณนาฬิกาความถี่ 12 เมกกะเฮิร์ตซ์ก็จะมีสัญญาณความถี่ 1 เมกกะเฮิร์ตซ์ออกจากวงจรรหาร 12 ถ้าบิต C/T เป็น 1 จะทำให้ลิตซ์ C/T อยู่ในตำแหน่งข้างล่าง เพื่อให้สัญญาณที่เข้ามาทาง T1 (หรือ TO ถ้าเป็น Timer 0) ผ่านไปยังลิตซ์ควบคุมสัญญาณที่เข้ามายังลิตซ์ควบคุมจะส่งผ่านไปยังวงจรรับหรือไมก็ขึ้นอยู่กับสัญญาณควบคุมที่ออกมาจาก AND GATE ถ้าบิต TR1 (หรือ TR0 ถ้าเป็น Timer 0) ในรีจิสเตอร์ TCON เป็น 0 จะทำให้สถานะของสัญญาณที่ออกมาจาก AND GATE เป็น 0 เสมอ และจะไม่มีสัญญาณใดออกจากลิตซ์ควบคุมไปยังวงจรรับเลย รีจิสเตอร์ TL1 และ TH1 จะไม่ทำงาน แต่ถ้าบิต TR1 เป็น 1 จะทำให้สถานะของสัญญาณออกจาก AND GATE ไปควบคุมลิตซ์ควบคุมขึ้นกับสถานะของสัญญาณ INT1 (หรือ INTO ถ้าเป็น Timer 0) และข้อมูลที่บิต GATE ของรีจิสเตอร์ TMOD ถ้าบิต GATE เป็น 0 หรือสัญญาณที่เข้า INT1 มีสถานะลอจิกเป็น 1 จะทำให้สัญญาณควบคุมลิตซ์ ควบคุมเป็น 1 ทำให้มีสัญญาณออกไปยังตัวนับรีจิสเตอร์ TL1 และ TH1 (หรือ TL0 และ TH0 ถ้าเป็น Timer 0) รีจิสเตอร์ TL1 จะทำการนับโดยมีการนับเพียง 5 บิตเท่านั้น (ทำหน้าที่เป็นวงจรร Prescaler ขนาด 5 บิต) ซึ่งนับได้ตั้งแต่ 0 ถึง 31 เมื่อ TL1 นับสัญญาณที่ออกมาจากลิตซ์ควบคุมครบ 32 ไชเคิลจะมีสัญญาณส่งไปยัง TH1 1 ไชเคิล บิต 5 ถึง 7 TLx ที่ไม่ได้ใช้งานก็ไม่ต้องสนใจ การทำงานของ Timer 0 และ 1 ในโหมดนี้จะเหมือนกับการทำงานของ Timer ในไมโครคอนโทรลเลอร์เบอร์ 8048 ทุกประการ

### โหมด 1

ในโหมดนี้จะมีการทำงานของวงจรรภายในของ Timer 0 หรือ 1 เหมือนกับโหมด 0 ทุกประการแตกต่างกันที่ Tx จะถูกใช้งานทั้ง 8 บิต ทำให้ผลการนับใน Tx และ Thx จะมีถึง 16 บิต

### โหมด 2



รูปที่ 2.38 Timer Mode 2

ในรูปที่ 2.48 เป็นไดอะแกรมของวงจรร Timer 1 ใน 8051 ที่ทำงานโหมด 2 Timer 0 และ Timer 1 มีการทำงานในโหมด 2 เหมือนกันโดยจะสามารถกำหนดให้ทำหน้าที่เป็น Timer หรือ Counter ได้โดยบิต C/T และควบคุมการนับได้โดยข้อมูลในบิต TR1 และ GATE ในรีจิสเตอร์ TMOD กับสัญญาณที่เข้า INTx เมื่อเริ่มการทำงานข้อมูลในรีจิสเตอร์ TH1 จะถูกโหลด (Load) ไปยังรีจิสเตอร์ TL1 ทำให้รีจิสเตอร์ TH1 และ TL1 มีค่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เหมือนกัน เมื่อเกิดการนับจำนวนไซเคิลของสัญญาณที่ออกจากสวิตช์ควบคุมจะทำให้ค่าจากการนับในรีจิสเตอร์ TL1 เพิ่มขึ้นไปเรื่อย ๆ ทีละ 1 จนถึง 0FFH ในการนับครั้งต่อไปจะทำให้บิต TF1 ในรีจิสเตอร์ TCON ไม่เป็น 1 และในข้อมูลในรีจิสเตอร์ TH1 จะถูกโหลดไปยังรีจิสเตอร์ TL1 เพื่อเป็นค่าเริ่มต้นการนับต่อไป

### โหมด 3

การทำงานโหมด 3 ของ Timer 0 และ 1 จะต่างกัน

Timer 1 ในโหมด 3 จะไม่ทำงาน

Timer 0 ในโหมด 3 จะทำงานเป็นตัวนับที่เสมือนมีตัวนับ 8 บิตอยู่ 2 ตัว คือ TLO และ TH0 ทำงานแยกกันดังรูปที่ 2.39



รูปที่ 2.39 Timer 0 Mode 3

รีจิสเตอร์ TLO จะเป็นตัวนับ 8 บิต ที่มีการนับสัญญาณจากออสซิลเลเตอร์หารด้วย 12 หรือนับสัญญาณที่เข้ามาทางขา TO ขึ้นกับบิต C/T ในรีจิสเตอร์ TMOD และการนับจะควบคุมโดยบิต TR0 และ GATE ในรีจิสเตอร์ TMOD กับสถานะลอจิกของสัญญาณที่ขา INTO เหมือนกับการทำงานโหมด 0,1 และ 2 แต่ค่าจากการนับนี้สูงสุดจะมีเพียง 255 เท่านั้น เมื่อค่าการนับเปลี่ยนจาก 0FFH เป็น 00H คือเกิดการ Over Flow จะทำให้บิต TFO ถูก Set เป็น 1 และอาจเกิดการขัดจังหวะ (Interrupt) การทำงานของโปรแกรมได้ ถ้ามีการกำหนดค่าในรีจิสเตอร์ IE และ IP

ตัวนับอีกตัวคือรีจิสเตอร์ TH0 จะทำงานในโหมดของ Timer เท่านั้น คือจะนับจำนวนไซเคิลของสัญญาณที่ออกจากออสซิลเลเตอร์ แล้วหารด้วย 12 การนับจะควบคุมได้ด้วยบิต TR1 ในรีจิสเตอร์ TMOD ถ้าบิตนี้เป็น 1 ก็จะมีสัญญาณเข้าไปยัง TH0 แต่ถ้าบิตนี้เป็น 0 ก็จะไม่มีการนับสัญญาณเข้าไปยัง TH0

#### 11 ) TCON Timer Control Register ตำแหน่งหน่วยความจำภายในเท่ากับ 088H

รีจิสเตอร์ขนาด 8 บิตนี้ใช้ควบคุมการทำงานและบอกสถานะของ Timer 0 และ Timer 1 แต่บิตของรีจิสเตอร์ทำงานต่างกันดังรูปที่ 2.40

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปที่ 2.50 T0 เป็นชื่อของบิต 0 และ TF เป็นชื่อของบิต 7 ในรีจิสเตอร์ TCON แต่ละบิตมีหน้าที่งานดังนี้

**INT0 Interrupt 0** เป็นบิตที่ใช้กำหนดวิธีการขัดจังหวะโปรแกรม อันเนื่องจากสถานะสัญญาณที่เข้ามาทางขา INTO

ถ้า IT0 เป็น 1 จะเกิดการขัดจังหวะโปรแกรม ถ้าสถานะของสัญญาณที่ขา INTO เปลี่ยนจาก 1 เป็น 0

ถ้า IT0 เป็น 0 จะเกิดการขัดจังหวะโปรแกรม ถ้าสถานะของสัญญาณที่ขา INTO เป็น 0

TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0
-----	-----	-----	-----	-----	-----	-----	-----

TF1	TCON.7	Timer 1 overflow flag. Set by hardware when the Timer/Counter 1 overflows. Cleared by hardware as processor vectors to the interrupt service routine.
TR1	TCON.6	Timer 1 run control bit. Set/cleared by software to turn Timer/Counter 1 ON/OFF.
TF0	TCON.5	Timer 0 overflow flag. Set by hardware when the Timer/Counter 0 overflows. Cleared by hardware as processor vectors to the service routine.
TR0	TCON.4	Timer 0 run control bit. Set/cleared by software to turn Timer/Counter 0 ON/OFF.
IE1	TCON.3	External Interrupt 1 edge flag. Set by hardware when External interrupt edge is detected. Cleared by hardware when interrupt is processed.
IT1	TCON.2	Interrupt 1, type control bit. Set/cleared by software to specify falling edge/low level triggered External Interrupt.
IE0	TCON.1	External Interrupt 0 edge flag. Set by hardware when External Interrupt edge detected. Cleared by hardware when interrupt is processed.
IT0	TCON.0	Interrupt 0 type control bit. Set/cleared by software to specify falling edge/low level triggered External Interrupt.

รูปที่ 2.40 TCON Timer Counter Register

**IE0** บิตนี้จะ เป็น 1 ถ้าสัญญาณที่เข้ามาทางขา INTO มีสถานะลอจิกของสัญญาณ ตามที่กำหนดในบิต IT0 แล้วทำให้เกิดการขัดจังหวะโปรแกรม เมื่อเกิดการกระโดดไปทำงานยังโปรแกรมตอบสนองการขัดจังหวะ จะทำให้บิตนี้กลับเป็นศูนย์

**IT1 Interrupt 1** เป็นบิตที่ใช้กำหนดวิธีการขัดจังหวะโปรแกรมอันเนื่องจากสถานะของสัญญาณที่เข้ามาทางขา INT1

ถ้า IT1 เป็น 1 จะเกิดการขัดจังหวะโปรแกรม ถ้าสถานะของสัญญาณที่ขา INT1 เปลี่ยนจาก 1 เป็น 0

ถ้า IT1 เป็น 0 จะเกิดการขัดจังหวะโปรแกรม ถ้าสถานะของสัญญาณที่ขา INT1 เป็น 0

**IE1** บิตนี้จะ เป็น 1 ถ้ามีสัญญาณเข้ามาที่ขา INT1 มีสถานะลอจิกของสัญญาณ ตามที่กำหนดในบิต IT1 แล้วทำให้เกิดการขัดจังหวะโปรแกรมเหมือนกับบิต IT0 ที่ทำงานกับสัญญาณ INTO

**TR0** Timer 0 Run Control bit บิตนี้ ถ้าเป็น 0 Timer 0 ไม่ทำการนับสัญญาณไม่ว่ากรณีใด ๆ ทั้งสิ้น และถ้าบิตใดเป็น 1 จะทำให้ Timer 0 ทำงานโดยขึ้นกับสัญญาณ GATE ข้อมูลในบิตนี้จะสามารถเซตเป็น 1 หรือ เคลียร์เป็น 0

**TF0** Timer 0 Overflow Flag บิตนี้จะ เป็น 1 เมื่อการนับของรีจิสเตอร์ใน Timer 0 (TLO หรือ TH0 ขึ้นกับโหมดของการทำงาน) เกิด Over Flow ขึ้น คือการนับเพิ่มไปจนถึงค่าสูงสุด และนับต่อไปทำให้ค่าการนับกลับเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



สัญญาณขัดจังหวะที่ 5 ในรูปที่ 2.41 จะสามารถทำให้เกิดการขัดจังหวะได้ 2 วิธี คือมีข้อมูลเข้ามาทางพอร์ทอนุกรมเก็บอยู่ที่รีจิสเตอร์ SBUF ในกรณีที่ข้อมูลใน SBUF ส่งออกไปทางพอร์ทอนุกรมหมดแล้ว ไม่ว่าจะเกิดกรณีใด ๆ ก็ทำให้เกิดการขัดจังหวะขึ้น

สัญญาณภายนอกที่เข้ามายัง 8051 ทางขา INTO และ INT1 จะสามารถทำให้เกิดการขัดจังหวะ การทำงาน 8051 ได้ โดยสถานะของสัญญาณนั้นเปลี่ยนจาก 1 เป็น 0 หรือเมื่อสัญญาณนั้นเป็น 0 แล้วแต่การกำหนดในบิต IT0 และ IT1 ของรีจิสเตอร์ TCON จะทำให้บิต IE0 กับ IE1 เป็นตัวสร้างสัญญาณขัดจังหวะต่อไป

จาก Timer 0 และ Timer 1 เมื่อค่าการนับในแต่ละโหมดถึงค่าสูงสุดในโหมดนั้นแล้ว เมื่อทำการนับต่อไป ค่าการนับต่อไปจะเป็น 0 (หรืออาจเป็นค่าที่ Reload จาก Thx ในโหมด 2) และทำให้โหมด TF0, TF1 เป็น 1 ซึ่งสัญญาณจาก 2 บิตนี้ จะสามารถจะทำให้เกิดการขัดจังหวะได้เช่นกัน ดังเช่นสัญญาณขัดจังหวะที่ 2 และ 4 ในรูปที่ 2.51

แหล่งกำเนิดสัญญาณทั้ง 6 ที่สามารถทำให้เกิดการขัดจังหวะได้ 6 แบบนี้ ผู้ใช้สามารถกำหนดให้สัญญาณใดบ้างเกิดการขัดจังหวะเรียกว่า Enable หรือไม่ให้เกิดการขัดจังหวะเรียกว่า Disable ในการกำหนดในรีจิสเตอร์ IE (Interrupt Enable Register) ซึ่งมี 8 บิต แต่ละบิตสามารถ Enable ให้ขัดจังหวะได้จากแต่ละสัญญาณดังรูปที่ 2.42

		(MSB)						(LSB)	
		EA	X	ET2	ES	ET1	EX1	ET0	EX0
Symbol	Position	Function							
EA	IE.7	disables all interrupts. If EA = 0, no interrupt will be acknowledged. If EA = 1 each interrupt source is individually enabled or disabled by setting or clearing its enable bit.							
-	IE.6	reserved							
ET2	IE.5	enables or disables the Timer 2 Overflow or capture interrupt. If ET2 = 0, the Timer 2 interrupt is disabled.							
ES	IE.4	enables or disables the Serial Port interrupt. If ES = 0, the Serial Port interrupt is disabled.							
ET1	IE.3	enables or disables the Timer 1 Overflow interrupt. If ET1 = 0, the Timer 1 interrupt is disabled.							
EX1	IE.2	enables or disables External Interrupt 1. If EX1 = 0, External Interrupt 1 is disabled.							
ET0	IE.1	enables or disables the Timer 0 Overflow interrupt. If ET0 = 0, the Timer 0 interrupt is disabled.							
EX0	IE.0	enables or disables External Interrupt 0. If EX0 = 0, External Interrupt 0 is disabled.							

รูปที่ 2.42 Interrupt Enable Register


ถ้าต้องการ Enable บิตใดก็ให้โปรแกรมกำหนดค่าในบิตนั้นเป็น 1 ถ้าค่าในบิตนั้นเป็น 0 หมายถึง Disable การ Disable จะทำให้ไม่มีการขัดจังหวะการทำงานของโปรแกรมเนื่องจากสัญญาณขอขัดจังหวะนั้น ๆ EX0 เป็นชื่อบิต 0 และ EA เป็นชื่อของบิต 7

EX0 บิตนี้ใช้สำหรับการ Enable สัญญาณที่เข้ามาทางขา INTO ให้เกิดการขัดจังหวะหรือไม่

ET0 Timer 0 Interrupt Enable bit ข้อมูลบิตนี้จะใช้ Enable หรือ Disable สัญญาณขัดจังหวะที่มา จากวงจร Timer 0 (TF0)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อมูลเป็น 1 จะทำให้สวิตช์ปิดวงจร (Closed Circuit) การควบคุมสวิตช์ทางซ้ายสุดของแต่ละสัญญาณจะไม่ขึ้น  
 แยกกัน (Individual) สวิตช์ที่ 2 ถัดมาของทุกสัญญาณจะควบคุมร่วมกันด้วยบิต EA ในรีจิสเตอร์ IE ถ้าบิตนี้เป็น  
 0 สวิตช์ที่ 2 ของทุกสัญญาณจะเปิดวงจร (Opened Circuit) ทำให้สัญญาณขอขัดจังหวะผ่านไปได้ สวิตช์ที่ 3  
 ทางขวาสุด จะใช้สำหรับเลือกว่า



Symbol	Position	Function
PCT	IP.7	PCT= 1, only one level
—	IP.6	reserved
PE2	IP.5	defines the Timer 2 interrupt priority level. PT2=1 programs it to the higher priority level.
PS	IP.4	defines the Serial Port interrupt priority level. PS = 1 programs it to the higher priority level.
PT1	IP.3	defines the Timer 1 interrupt priority level. PT1 = 1 programs it to the higher priority level.
PT0	IP.1	defines the Timer 0 interrupt priority level. PT0 = 1 programs it to the higher priority level.
PX0	IP.0	defines the External interrupt 0 priority level. PX0 = 1 programs it to the higher priority level.

รูปที่ 2.43 IP : Interrupt Priority Register



รูปที่ 2.44 ระบบการขัดจังหวะของ 8052 และ 83154

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณนั้นจะอยู่ในกลุ่มลำดับความสำคัญสูง (High Priority Interrupt) หรือลำดับความสำคัญต่ำ (Low Priority Interrupt)

ถ้าต้องการให้สัญญาณใดมีลำดับความสำคัญสูงก็ให้กำหนดบิตนั้นในรีจิสเตอร์ IP เป็น 1 บิตที่ 3 จะเลื่อนไปอยู่ในตำแหน่งบิต 0 ถ้าไม่ต้องการก็กำหนดให้บิตนั้นเป็น 0 บิตใดเป็น 1 เรียกว่าสัญญาณนั้นอยู่ในกลุ่มลำดับความสำคัญสูงและบิตใดเป็น 0 เรียกว่าสัญญาณนั้นอยู่ในกลุ่มลำดับความสำคัญต่ำ ถ้าในกลุ่มลำดับความสำคัญสูงมีเพียง 1 สัญญาณก็จะเรียกว่าสัญญาณนั้นมีความสำคัญสูงสุด ในกลุ่มลำดับความสำคัญเดียวกันก็จะมี การจัดลำดับความสำคัญเฉพาะกลุ่มโดยวิธี Polling เหมือนเดิม เช่นกรณีที่มีการกำหนดในบิตของรีจิสเตอร์ IP ให้มีลำดับความสำคัญสูงหรือต่ำเหมือนกัน แล้วเกิดมีความต้องการขอการขัดจังหวะจากสัญญาณนั้นมาพร้อมกัน 8051 ก็จะทำงานในโปรแกรมตอบสนองการขัดจังหวะเรียงตามลำดับความสำคัญ 5 ลำดับที่กล่าวมาแล้วข้างต้น เช่นให้ PT1 PX1 และ PT0 เป็น 1 เมื่อมีสัญญาณขอขัดจังหวะการทำงานมาจาก Timer 1 External Interrupt 1 และ Timer 0 พร้อมกัน 8051 ก็จะทำงานตอบสนองการขัดจังหวะของ Timer 0 External Interrupt 1 และ Timer 1 ตามลำดับ ในขณะที่ 8051 กำลังทำงานโปรแกรมตอบสนองการขัดจังหวะของสัญญาณขัดจังหวะที่มีลำดับความสำคัญต่ำอยู่ ถ้ามีสัญญาณขัดจังหวะที่มีลำดับความสำคัญสูงกว่าเกิดขึ้นการทำงานของโปรแกรมก็จะกระโดดไปทำงานในตำแหน่งโปรแกรมตอบสนองการขัดจังหวะของสัญญาณที่มีลำดับความสำคัญสูง เสร็จแล้วจึงกลับมาทำงานที่โปรแกรมตอบสนองการขัดจังหวะลำดับความสำคัญต่ำต่อไป แต่ละบิตของรีจิสเตอร์ IP นั้นจะบอกลำดับความสำคัญของแหล่งกำเนิดสัญญาณขัดจังหวะดังนี้

PX0 บิต 0 เป็นลำดับความสำคัญของสัญญาณขอขัดจังหวะจากภายนอก 8051 คือ INTO

PT0 บิต 1 เป็นลำดับความสำคัญของสัญญาณขอขัดจังหวะจาก Timer 0

PX1 บิต 2 เป็นลำดับความสำคัญของสัญญาณขอขัดจังหวะจากภายนอก 8051 คือ INT1

PT1 บิต 3 เป็นลำดับความสำคัญของสัญญาณขอขัดจังหวะจาก Timer 1

PT2 บิต 5 เป็นลำดับความสำคัญของสัญญาณขอขัดจังหวะจาก Timer 2 บิตนี้ใช้เฉพาะใน 8052 ที่มี

Timer 2

PS บิต 3 เป็นลำดับความสำคัญของสัญญาณขอขัดจังหวะจาก Serial Port ในกรณีที่มีข้อมูลเข้ามาหรือส่งข้อมูลออกสิ้นสุดแล้ว

#### 14 ) PCON (Power Control Register) ตำแหน่งหน่วยความจำภายในเท่ากับ 87H

Symbol	Position	Name and Function
SMOD	PCON.7	On-chip baud rate bit. When set to a 1, the baud rate is doubled when the serial port is being used in either modes 1, 2 or 3.
HPD	PCON.6 (83C154 only)	Hard Power Down bit. Setting this bit allows CPU to enter in Power Down state on an external event (1 to 0 transition) on bit P1 (p.3-5) the CPU will the Hard Power Down mode when bit P1 (p.3-5) go high or when reset is activated.
RPD	PCON.5 (83C154 only)	Recover from idle or Power Down bit. When 0 RPD has no effect. When 1 RPD permits to exit from idle or Power Down with any non enabled interrupt source (except timer 2). In this case the program start at the next address. When interrupt is enabled the appropriate interrupt routine is serviced.
-	PCON.4	(Reserved)
GF1	PCON.3	General-purpose flag bit.
GF0	PCON.2	General-purpose flag bit.
PD	PCON.1	Power Down bit. Setting this bit activates power down operation.
IDL	PCON.0	Idle mode bit. Setting this bit activates idle mode operation.


รูปที่ 2.45 PCON : Power Control Register

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8051 เป็นไมโครคอนโทรลเลอร์ที่สร้างขึ้นด้วยเทคโนโลยีทั้งแบบ CHMOS และ HMOS ซึ่งแบบ CHMOS มีข้อดีตรงที่ใช้กำลังไฟต่ำกว่าแบบ HMOS ดังนั้นต่อไปในอนาคตจึงจะมีแต่เฉพาะรุ่น CHMOS เท่านั้น นอกจากนี้แล้ว 8051 ยังมีข้อดีอีกตรงที่สามารถลดการใช้กำลังไฟลงได้โดยการทำงานใน Idle Mode และ Power Down Mode ใน Idle Mode นั้นสัญญาณนาฬิกาจากออสซิลเลเตอร์จะป้อนให้เฉพาะส่วน Interrupt, Serial Port และ Timer ในส่วนอื่นจะไม่มีสัญญาณนาฬิกาไปเลี้ยงแต่มีไฟเลี้ยงให้กับทกส่วนในวงจร การใช้กำลังไฟจึงลดลงมาก ส่วนใน Power Down Mode นั้น ออสซิลเลเตอร์จะหยุดทำงานทำให้ไม่มีสัญญาณนาฬิกาไปเลี้ยงส่วนใด ๆ ในวงจรเลย แต่ข้อมูลภายในรีจิสเตอร์จะยังคงอยู่ไม่สูญหายไป รายละเอียดของแต่ละ Mode จะได้กล่าวต่อไป

การสั่งงานให้ 8051 ทำงานในโหมดของ Idle หรือ Power Down จะสามารถทำได้โดยใช้กำหนดค่าในรีจิสเตอร์ PCON (Power Control Register) แต่ละบิตในรีจิสเตอร์ PCON มีดังนี้

IDC บิต 0	ถ้าบิตนี้ถูกเซตให้เป็น 1 8051 จะเข้าสู่การทำงานใน Idle Mode ทันที
PD บิต 1	ถ้าบิตนี้ถูกเซตให้เป็น 1 8051 จะเข้าสู่การทำงานใน Power Down Mode
GF0, GF1 บิต 2,3	เป็น General Purpose Flag Bit บิตนี้สามารถกำหนดให้มามีค่าเป็น 0 หรือ 1 ได้โดยโปรแกรม เพื่อส่งผ่านสถานะการทำงานของ 8051 ระหว่างแต่ละโปรแกรมย่อย
SMOD บิต 7	เป็นบิตที่ใช้ร่วมในการกำหนดอัตราการส่งข้อมูล (Baud Rate) ผ่านทางพอร์ทอนุกรม ซึ่งในการรับส่งข้อมูลผ่านทางพอร์ทอนุกรม โหมด 1 และ 3 จะสามารถกำหนดอัตราการส่งข้อมูลได้ตามอัตราการเกิด Overflow ใน Timer 1 ถ้าบิตนี้เป็น 1 จะทำให้อัตราการส่งข้อมูลเพิ่มขึ้น 2 เท่า รายละเอียดการส่งข้อมูลผ่านพอร์ทอนุกรมอยู่ในข้อ 5.3
บิต 4,5,6	ไม่ได้ใช้งาน



รูปที่ 2.46 Power Down และ Idle Mode

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Idle Mode

ในรูปที่ 2.46 ขณะที่ 8051 ทำงานตามปกติไปจนถึงคำสั่งที่ทำให้บิต 0 ของรีจิสเตอร์ PMOD มีค่าเป็น 1 ก็ จะเข้าสู่การทำงานใน Idle Mode โดยสัญญาณ IDL จะเป็น LOW(สัญญาณจะตรงข้ามกับข้อมูลในบิต 0 ขณะที่ สัญญาณนาฬิกาจากออสซิลเลเตอร์จะไม่ออกจาก AND GATE ไปยังส่วน CPU โดยโดยเฉพาะส่วน Interrupt, Timer และ Seri

al Port ในขณะนี้ 8051 จะเสมือนหยุดการทำงาน โดยข้อมูลใน Staot Pointer, Program Counter, Program Status Word, Accumulator และรีจิสเตอร์อื่น ๆ จะไม่เปลี่ยนแปลงข้อมูลที่พอร์ทต่าง ๆ จะยังคงค่า เดิมไว้ เหมือนกับก่อนเข้าสู่ Idle Mode และสัญญาณ ALE กับ PSEN จะเป็นลอจิก High ขณะนี้การใช้กระแส ไฟของ 8051 จะลดต่ำลงมา เนื่องจากภายใน 8051 จะไม่มีการเปลี่ยนสถานะลอจิก การที่จะออกจาก Idle Mode ทำได้ 2 วิธี

วิธีที่ 1 โดยการขัดจังหวะจากสัญญาณขัดจังหวะทั้ง 6 ที่กล่าวมาแล้วเมื่อมีสัญญาณขอขัดจังหวะจากแหล่ง ใดก็ตามจะทำให้บิต 0 ของรีจิสเตอร์ PCON มีค่าเป็น 0 และการทำงานของ 8051 จะออกจาก Idle Mode โดย กระโดดไปทำงานจากตำแหน่งของโปรแกรมตอบสนองของการขัดจังหวะนั้น ๆ เมื่อเสร็จสิ้นการทำงานในโปรแกรม ตอบสนองการขัดจังหวะ โดยการทำงานคำสั่ง RET1 ก็จะกลับมาทำงานในคำสั่งที่อยู่ต่อจากคำสั่งที่ทำให้บิต 0 ของ รีจิสเตอร์ PMOD เป็น 1 ซึ่งทำให้การทำงานเข้าสู่ Idle Mode เช่นคำสั่งที่ตำแหน่ง 2000H คือ MOV PCON # 1 H ที่เป็นคำสั่งที่ทำให้บิต IDC มีค่า 1 ดังนั้นเมื่อทำงานที่คำสั่งนี้เสร็จสิ้นก็จะหยุดการทำงานและเมื่อเกิดการขัด จังหวะเนื่องจากสัญญาณขัดจังหวะใด ๆ ก็ตาม 8051 จะออกจาก Idle Mode ไปทำงานที่โปรแกรมตอบสนองการ ขัดจังหวะ เมื่อเสร็จสิ้นการทำงานโปรแกรมตอบสนองการขัดจังหวะแล้วจะกระโดดมาทำงานที่ตำแหน่งของคำสั่ง ต่อจากคำสั่ง MOV PCON # 1H

วิธีที่ 2 ก็คือการป้อนสัญญาณที่มีสถานะลอจิก 1 เข้าไปยังขา RST เพื่อทำการรีเซ็ต 8051 สัญญาณรีเซ็ตนี้ จะต้องมิลอจิกเป็น 1 ในระหว่างนี้ 8051 จะทำงานในคำสั่งต่อจากคำสั่งที่ทำให้บิต 0 ของ PCON เป็น 1 เข้าสู่ Idle Mode ต่อไปอีก 2-3 คำสั่ง ก่อนที่ทุกอย่างจะเข้าสู่การรีเซ็ต (ดูรายละเอียดการรีเซ็ตในบทที่ 2.4.6 ) ดังนั้นจะต้อง ระวังคำสั่งที่อยู่ต่อจากคำสั่งที่ทำให้เข้าสู่ Idle Mode อาจทำให้ข้อมูลบนพอร์ทเปลี่ยนแปลงจนทำให้อุปกรณ์ที่มา ต่อเสียหายเมื่อกลับออกจาก Idle Mode

ในวิธีที่ 1 นั้นแสดงว่าการเข้าสู่โปรแกรมตอบสนองการขัดจังหวะจะเป็นได้ 2 กรณีคือขณะที่ทำงานตามปกติ แล้วมีสัญญาณขัดจังหวะก็จะกระโดดไปทำงานในโปรแกรมตอบสนองการขัดจังหวะ หรือในกรณีที่อยู่ใน Idle Mode แล้วมีสัญญาณขัดจังหวะก็จะกระโดดไปทำงานในโปรแกรมตอบสนองการขัดจังหวะ จึงอาจให้โปรแกรม กำหนดข้อมูลในบิต GF0 หรือ GF1 หรือทั้งสองเพื่อให้โปรแกรมตอบสนองการขัดจังหวะรู้ว่า การเข้าสู่ โปรแกรมตอบสนองการขัดจังหวะนั้นมาจากกรณีใด


## Power Down Mode

ในการเข้าสู่ Power Down Mode นั้นจะทำได้โดยการใช้โปรแกรมกำหนดให้บิต PD หรือบิต 1 ของรีจิสเตอร์ PCON มีค่าเป็น 1 เช่น MOV PCON, # 2 เมื่อ 8051 ทำงานที่คำสั่งนี้เสร็จสิ้น สัญญาณ PD ในรูปที่ 2.56 จะเป็น 0 เพราะจะตรงข้ามกับข้อมูลในบิต PD ทำให้การทำงานจะเข้าสู่ Power Down Mode ทันที ในโหมดนี้ ออสซิลเลเตอร์จะหยุดการทำงานทำให้ไม่มีสัญญาณนาฬิกาไปยังส่วนต่าง ๆ ภายใน 8051 ดังนั้นจะไม่มีการทำงานใด ๆ รวมทั้งข้อมูลในรีจิสเตอร์ทุกตัวจะไม่เปลี่ยนแปลง และข้อมูลใน RAM ภายในก็จะไม่เปลี่ยนแปลง ขณะนี้ สัญญาณออกจากขา ALE และ PSEN จะเป็น 0 การใช้กำลังไฟของ 8051 จะต่ำมาก อีกทั้งสามารถลดไฟเลี้ยงวงจรที่ขา VCC ลงได้จนถึง 2 โวลต์ โดยไม่ทำให้ข้อมูลใด ๆ ใน 8051 สูญหายไป การออกจาก Power Down Mode ทำได้วิธีเดียวคือการบอสนัญญาณลอจิก 1 เข้าไปยังขา RST ของ 8051 ซึ่งทำให้เข้าสู่การรีเซ็ต 8051 แต่จะ ทำให้ข้อมูลใน SFR เปลี่ยนแปลงไป ถ้าในขณะที่อยู่ใน Power Down Mode มีการลดไฟเลี้ยงวงจรจะต้องให้ไฟเลี้ยงวงจรกลับมาอยู่ที่ 6 โวลต์ก่อนที่จะเข้าสู่การรีเซ็ต

### 2.6 การขัดจังหวะ (Interrupt )

การขัดจังหวะคือสถานะหนึ่งที่คอมพิวเตอร์กำลังทำงานอยู่แล้วถูกขัดจังหวะด้วยสัญญาณ หรือ คำสั่งพิเศษที่ทำให้คอมพิวเตอร์ต้องละจากงานที่กำลังทำอยู่ไปทำงานในโปรแกรมตอบสนองการขัดจังหวะนั้น เมื่อเสร็จแล้วก็จะกลับมาทำงานเดิมต่อไปได้ ใน 8051 จะสามารถขัดจังหวะการมางานได้ 6 แหล่ง คือ

1. INTO , INT1 เป็น 2 ขาของ 8051 ที่จะรับสัญญาณจากภายนอก การขัดจังหวะจะเกิดขึ้นถ้าสัญญาณที่ขาดังกล่าวมีสถานะลอจิกเป็น 0 หรือเปลี่ยนจาก 1 เป็น 0 โดยเลือกที่การกำหนดในบิต IT0 หรือ IT1 ในรีจิสเตอร์ TCON
2. TF0 , TF1 เป็นบิตหนึ่งที่จะบอกการทำงานของ Timer0 Timer1 เมื่อเกิด Overflow ขึ้นใน Timer จะทำให้บิตนี้เป็น 1 และเกิดการขัดจังหวะการทำงานของ 8051 ได้
3. TI , RI เป็น 2 บิตในรีจิสเตอร์ SCON ถ้าบิตนี้ถูก set ให้เป็น 1 โดยฮาร์ดแวร์อันเนื่องมาจากเสร็จสิ้นการส่ง รับข้อมูล จะสามารถทำให้เกิดการขัดจังหวะได้



รูปที่ 2.47 ไตอะแกรมเวลาของการตอบสนองการขัดจังหวะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8051 จะทำการอ่านสัญญาณจากทั้ง 6 แหล่งที่เวลา S5P2 ของทุกๆ ไชเคิลของเครื่องเข้ามาเก็บในช่วงของ ไชเคิลของเครื่องถัดไปก็จะตรวจสอบสถานะของสัญญาณทั้ง 6 ที่เก็บเข้ามา ถ้าสัญญาณนั้นมีการขัดจังหวะที่ถูกต้อง 8051 ก็จะละทิ้งการทำงานเดิมไว้ชั่วคราวแล้วสร้างคำสั่ง LCALL ขึ้นมาภายใน 8051 เพื่อไปทำงานในโปรแกรมตอบสนองการขัดจังหวะแต่ละสัญญาณนั้น เมื่อทำงานในโปรแกรมตอบสนองการขัดจังหวะเสร็จสิ้นก็จะสามารถกลับมาทำงานเดิมได้ โดยใช้คำสั่ง RETI เป็นคำสั่งสุดท้ายในโปรแกรมตอบสนองการขัดจังหวะ สัญญาณขัดจังหวะจากแต่ละแหล่งจะมีตำแหน่งหน่วยความจำที่จะเก็ยโปรแกรมตอบสนองการขัดจังหวะไว้ต่างกัน ดังนี้

สัญญาณที่ขอขัดจังหวะ	ตำแหน่งเริ่มต้นโปรแกรมตอบสนองการขัดจังหวะ
1. INT0	0003H
2. TFO	000BH
3. INT1	0013H
4. TF1	001BH
5. TI,RI	0023H

ตำแหน่งเริ่มต้นโปรแกรมนี้นี้เป็นตำแหน่งในโปรแกรม AREA เช่น ถ้ามีสัญญาณของ INT0 เข้ามา แล้ว 8051 ตรวจสอบว่ามีการขอขัดจังหวะถูกต้องก็จะละทิ้งการทำงานเดิมแล้วไปทำงานที่โปรแกรมตอบสนองการขัดจังหวะที่มีตำแหน่งเริ่มต้นอยู่ที่ตำแหน่ง 0003H เมื่อเสร็จสิ้นการทำงานของโปรแกรมตอบสนองการขัดจังหวะจะต้องมีคำสั่ง RETI อยู่เพื่อกลับมาสู่การทำงานเดิมได้ 8051 จะทำการตรวจสอบสัญญาณดังกล่าวว่ามีสัญญาณใดขอการขัดจังหวะมาบ้างโดยใช้วิธี Polling คือการตรวจสอบเรียงตามลำดับจาก 1,2,3,4 และ 5 ตามลำดับ ดังนั้นถ้ามีการขอการขัดจังหวะเข้ามาพร้อมๆกัน 8051 ซึ่งตรวจสอบการขอขัดจังหวะแบบ Polling จะพบว่าสัญญาณมีการขอขัดจังหวะจากสัญญาณต้นๆก่อนจึงตอบสนองต่อการขอขัดจังหวะของสัญญาณต้นๆก่อน อย่างไรก็ตามสามารถที่จะจัดลำดับความสำคัญของสัญญาณขัดจังหวะนี้ใหม่ เพื่อให้มีการตอบสนองการขัดจังหวะสัญญาณขอการขัดจังหวะลำดับหลังได้ โดยการโปรแกรมในรีจิสเตอร์ IP (Interrupt Priority Register ) และจะสามารถกำหนดว่าจะให้ทำโปรแกรมตอบสนองการขัดจังหวะเมื่อมีสัญญาณขอขัดจังหวะเข้ามาหรือไม่ก็ได้โดยการโปรแกรมในรีจิสเตอร์ IE (Interrupt Enable Register)

เมื่อ 8051 ทำการตรวจสอบสัญญาณขอการขัดจังหวะที่เก็บเข้ามาเมื่อเวลา S5P2 แล้วพบว่ามีการขัดจังหวะนั้นแล้วจะมีการ Enable ในรีจิสเตอร์ IE ถูกต้อง แต่จะต้องมีเงื่อนไขดังนี้ด้วย

1. ไม่ได้กำลังทำงานในโปรแกรมตอบสนองการขัดจังหวะของสัญญาณขัดจังหวะที่มีลำดับความสำคัญสูงกว่าหรือเท่ากัน เช่น กำลังทำงานในโปรแกรมตอบสนองการขัดจังหวะของสัญญาณ INT0 อยู่แล้วมีการขอขัดจังหวะจากสัญญาณ INT1 อีกจะไม่เกิดการทิ้งงานเดิม คือไม่มีการไปทำงานที่โปรแกรมตอบสนองการขัดจังหวะของสัญญาณ INT1

2. เนื่องจากการส่งสัญญาณเข้าไปเพื่อตรวจสอบนั้นจะใช้เวลา S5P5 ในไซเคิลสุดท้ายของคำสั่งและคำสั่งที่อยู่ถัดมาจะต้องใช้เวลาทำงาน 2 ไซเคิลของเครื่อง ดังนั้นการตรวจสอบจะกระทำในไซเคิลแรก แม้ว่าจะมีการขอการขัดจังหวะเข้ามา ก็จะไม่ทำโปรแกรมตอบสนองการขัดจังหวะ จะต้องอ่านสัญญาณที่เวลา S5P2 อีกครั้งแล้วไปตรวจสอบที่ไซเคิลที่ 2 ของคำสั่ง ถ้ามีการขอการขัดจังหวะถูกต้อง จึงจะข้ามไปทำงานในโปรแกรมตอบสนองการขัดจังหวะ

3. คำสั่งที่กำลังทำงานอยู่ขณะที่ตรวจสอบสัญญาณขอขัดจังหวะจะต้องไม่ใช่คำสั่ง RET หรือคำสั่งใดๆก็ตามที่พยายามเขียนข้อมูลไปยังรีจิสเตอร์ IE หรือ IP

สัญญาณขอขัดจังหวะที่ถูกต้องอ่านเข้าไปที่เวลา S5P2 นี้ไม่ว่าจะได้รับการตอบสนองหรือไม่ก็จะถูกทิ้งไปแล้วอ่านเข้าไปใหม่ทุกเวลา S5P2

## 2.5 องค์ประกอบของสัญญาณเทเลเท็กซ์

### 2.5.1 การรวมข่าวสารและการผลิตข้อมูล

ข้อมูลข่าวสารส่วนหนึ่งถูกส่งตรงมาจากแหล่งข้อมูลอื่น ๆ โดยผ่านทางสายโทรศัพท์จะถูกแปลงให้เป็นข้อมูลเดียวกันเก็บไว้ในหน่วยความจำของคอมพิวเตอร์กลาง ซึ่งข่าวสารที่รวบรวมมานี้จะต้องเป็นข่าวสารที่ทันต่อเหตุการณ์ ดังนั้น จะต้องมีการมีทีมข่าวที่ดี มีระบบการออนไลน์ที่ดี

### 2.5.2 การส่งข้อมูล

ข้อมูลที่พร้อมจะเผยแพร่จะถูกเปลี่ยนเป็น สัญญาณโทรทัศน์ โดยเครื่องเอ็นโค้ดเดอร์และส่งไปพร้อมกับสัญญาณโทรทัศน์ ประกอบไปด้วยเส้นจำนวนหลายร้อยเส้น แต่มีเส้นส่วนหนึ่งที่สำรองไว้สำหรับ สัญญาณเทเลเท็กซ์ เทเลเท็กซ์ระบบ UK จะทำการส่งข้อในช่วงเบลนด์กิ้งซึ่งเป็นช่วงที่ไม่ได้ใช้งานของสัญญาณโทรทัศน์ ซึ่งในช่วงนี้จะมีเส้นสแกนอยู่ประมาณ 16 เส้นต่อฟิลด์ ส่วนการใช้งานจะใช้เพียง 2 เส้นเท่านั้น แต่ละเส้นข้อมูลนี้จะถูกทำให้อยู่ในรูปแบบที่เหมาะสมโดยการเข้าโคัดแบบ NRZ และมีบิตเรทประมาณ 6.9375 Mb/s รูปคลื่นของข้อมูลจะชิงโครโนซ์ เพื่อสะดวกต่อการคืนตัวบิต และไปตข้อมูลโดยจะประกอบไปด้วยแอดเดรสของแถวอักขระ คำสั่งควบคุมและโคัดของอักขระของเทเลเท็กซ์

รูปคลื่นของสัญญาณ จะถูกจัดให้เหมาะสมด้วยฟิลเตอร์เพื่อลดทอนการแทรกสอดของสัญญาณในเส้นทางการส่งและให้มีความคงทนต่อสัญญาณรบกวนที่ดีที่สุด

ในรูปแบบการเข้าโคัดสัญญาณโมนารีแบบต่าง ๆ นั้น พิจารณาที่ความเร็วในการส่งและความสะดวกในการถอดรหัสแล้วเราเลือกโคัดแบบ NRZ เนื่องจากมีบิตเรทที่สูงมาก แบนวิดท์กว้างและมีรูปแบบที่ง่ายต่อการตีโคัดที่เครื่องรับ

การมีบิตเรทสูง ๆ นั้นจะทำให้มีการ Access Time ที่สั้น และจากการทดลองภาคสนามในปี 1974 พบว่าที่ความเร็วดังใช้งานอยู่นี้มีความเหมาะสมกับแบนวิดธ์ 5.5 MHz และ 5 MHz ที่ใช้ในยุโรปบางประเทศของระบบโทรทัศน์มากที่สุด โดยเฉพาะอย่างยิ่งได้มีการปรับปรุงภาคเครื่องรับ เช่น การใช้ SAF (Surface Acoustio Filter) ซิงโครไนส์ดีเทคเตอร์และการปรับปรุงเครื่องถอดรหัส ทำให้ความเชื่อถือได้ของระบบมีมากขึ้น เพื่อลดทอนความผิดพลาดที่อาจเกิดจากสัญญาณรบกวนและการผิดพลาดของข้อมูลแอดเดรสของอักขระและคำสั่งควบคุมจะถูกเข้าใจได้แบบแอมมิ่งโค้ด ซึ่งจะทำการแก้ไขการผิดพลาดครั้งแรก และทำการตรวจ ข้อผิดพลาดครั้งที่ 2 ให้อีกครึ่งส่วน การตรวจสอบของข้อมูลจะใช้ไบต์ของพาริตีคี่ขนาด 128 ไบต์สำหรับโค้ดของข้อมูล 123 ตัว การใช้พาริตีนี้เป็นรูปแบบการตรวจสอบความผิดพลาดของข้อมูลแบบง่าย ๆ ที่นำมาใช้ หากดีโค้ดข้อมูลและพบว่าพาริตีผิดพลาดก็จะไม่นำไบต์ของอักขระตัวนั้นไปเก็บโดยจะแทนตำแหน่งนั้นด้วยอักขระว่างเราจะใช้ วิธีเช่นนี้กับการแก้ไขข้อผิดพลาดของโค้ดอักขระ 256 ตัว ที่ใช้ในระบบเทเล-เท็กซ์ และเนื่องจากระบบจะใช้การส่งข้อมูลวนเวียนกันมาดังนั้น ข้อมูลที่ถูกต้องจะถูกส่งวนมาอีกครั้ง

### 2.5.3 การรับข้อมูล

เครื่องรับโทรทัศน์ ที่สามารถรับสัญญาณเทเลเท็กซ์ได้นั้นจะต้องมีเครื่องดีโคเดอซึ่งทำหน้าที่ในการแยกสัญญาณโทรทัศน์ที่เป็นส่วนของสัญญาณเทเลเท็กซ์ออกจากสัญญาณภาพโทรทัศน์นอกจากนี้ดีโคเดอยังมีหน่วยความจำที่ใช้ในการเก็บข้อมูลไว้

ข้อมูลในแต่ละหน้าจะถูกส่งไปยังเครื่องรับโทรทัศน์ และวนเวียนตั้งแต่หน้าแรกไปจนถึงหน้าสุดท้าย จะวิ่งวนอยู่อย่างนี้ด้วยความเร็วสูง

ในการปรากฏภาพบนจอโทรทัศน์ให้เราเห็นนั้น เกิดจากการสแกนของหลอดภาพจำนวน 25 ภาพใน 1 วินาที และในระบบ 625 เส้น โดยวิธีสแกนนั้นจะแบ่ง 1 ภาพเป็น 2 ฟิวด์ (1 FLAME : 2 FIELD) ฟิวด์ละ  $625/2 = 314.5$  เส้น ฟิวด์หนึ่งจะสแกนเฉพาะเส้นคี่ อีกฟิวด์หนึ่งจะสแกนเฉพาะเส้นคู่ ดังภาพ

ดังนั้นสัญญาณภาพที่สถานีส่งมาจะแบ่งเป็นเส้น ๆ โดยมีสัญญาณที่เรียกว่า สัญญาณซิงค์ทางแนวนอน (Horizontal Synchronizing : Hsync) เป็นตัวบอก มีสัญญาณซิงค์ทางแนวตั้ง (Vertical Synchronizing : Vsync) เป็นตัวบอกการสแกนแต่ละฟิวด์

ในช่วง สัญญาณเวอร์เบิ้ลคิงค์หรือฟิวด์เบิ้ลคิงค์ นั้นจะมีเส้นวาง ๆ ที่ไม่มีสัญญาณภาพอยู่ 25 เส้น เรียกว่า เส้นเบิ้ลคิงค์ เพื่อให้เป็นช่วงเวลาของการกลับไปเริ่มต้นฟิวด์ใหม่ของหลอดภาพ

### ลักษณะของสัญญาณเทเลเท็กซ์

ในช่วงเส้นเบลงกิง 25 เส้น (line) คือช่วงเส้นที่ 625.5 ถึง 22.5 ของฟิวด์แรก และเส้นที่ 311 ถึง 335 ของฟิวด์หลัง เราสามารถใส่สัญญาณใด ๆ ได้ทุกเส้นแต่เส้นที่เหมาะสมที่สุดคือ เส้นที่ 7-22 และ 320-335 ซึ่งสัญญาณที่ทำการใส่ลงไปในี่จะเป็นสัญญาณ ทางดิจิตอลเกิดจากการเข้ารหัสของข้อมูลซึ่งในหนึ่งเส้นสามารถทำการเอกสารนี้เป็นเอกสารที่ส่งวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรจุข้อมูลได้ถึง 45 ไบต์ หรือ 360 บิต ขนาดข้อมูล 45 ไบต์นี้ จะใช้ในการแสดงผลในหนึ่งบรรทัดของจอภาพ และในหนึ่งจอภาพจะมีข้อมูลอยู่ 24 บรรทัด (0-23) ซึ่งเรากำหนดเป็นหนึ่งหน้าข้อมูล (page) ซึ่งในระบบของเทเลเท็กซ์แล้วจะทำการส่งข้อมูลเป็นแม็กกาซีน (magazine) และแม็กกาซีนอาจมีตั้งแต่ 1-8 แม็กกาซีน และภายในหนึ่งแม็กกาซีนอาจมีจำนวนหน้าหลายหน้าด้วยกันเช่น 00-99 (ของ ททบ. 5)

ในการที่จะนำข้อมูลไปส่งในสัญญาณเทเลเท็กซ์ ขึ้นอยู่กับความสามารถของเครื่องส่งกับเครื่องรับ และระบบเทเลเท็กซ์ของแต่ละสถานีโทรทัศน์ ถึงแม้ว่าเส้นที่ใช้ในการส่ง คือ เส้นที่ 7-22 และ 320-335 แต่เส้นที่ดีที่สุดในการส่งก็คือ เส้นที่ 17-18 และเส้นที่ 330-331 ดังนั้นถ้าใช้เส้นในการส่งมากเท่าใด โอกาสที่จะส่งข้อมูลผิดพลาดก็จะมีมากขึ้น แต่ถ้าทำการส่งเฉพาะเส้นที่ 17-18 และ 330-331 ในการส่งข้อมูลให้ครบหนึ่งแม็กกาซีนก็จะใช้เวลานานมากเพราะการส่งสัญญาณจะเป็น 50 พิลด์/วินาทีคงที่ และถ้าหากใช้ 2 เส้น ก็จะส่งข้อมูลได้ 100 บรรทัดต่อวินาที ถ้าข้อมูลมีหลายเส้นผู้ชมก็ต้องรอรับข้อมูลนาน ดังนั้นการเลือกจำนวนเส้นในการส่งข้อมูลก็จะขึ้นอยู่กับจำนวนข้อมูลที่จะทำการส่งด้วย

ในส่วนของประเทศไทยนั้น สถานีโทรทัศน์กองทัพบกช่อง 5 ได้ทำการส่งสัญญาณเทเลเท็กซ์โดยมีชื่อว่าอาร์เท็กซ์ (Armtex) โดยมีจำนวนข่าวสาร 8 แม็กกาซีน โดยมีแม็กกาซีนละ 100 หน้าคือส่งตั้งแต่ 100-899 และใช้เส้นในการส่ง 8 เส้นต่อฟิลด์ โดยใช้เส้นที่ 11-16 และ 19-20 ในกรณีของฟิลด์ที่ 1 ส่วนในกรณีของฟิลด์ที่ 2 จะใช้เส้นที่ 324-329 และ 330-331 และในเส้นที่ 17-18 และ 330-331 ทางสถานีจะใช้ในการส่งสัญญาณทดสอบ และในปัจจุบันนี้ทาง ททบ. 5 ได้ทำการส่งข้อมูลเพิ่มขึ้นอีกหนึ่งเส้นคือเส้นที่ 21 (332) ทำให้การรับข้อมูลมีความเร็วเพิ่มขึ้นอีกระดับหนึ่ง

### สัญญาณเทเลเท็กซ์

ในหัวข้อนี้เราจะมากล่าวถึงสัญญาณเทเลเท็กซ์ โดยเมื่อทางเครื่องส่งได้ทำการส่งสัญญาณเทเลเท็กซ์มา ในทางเครื่องรับจะต้องทำการดีโคเดอสัญญาณนั้นออกมา ซึ่งลักษณะของสัญญาณก็จะมติดังต่อไปนี้

1) ในการส่งสัญญาณเทเลเท็กซ์นั้นจะส่งรวมมากับสัญญาณโทรทัศน์ แต่สัญญาณเทเลเท็กซ์นั้นจะเป็นสัญญาณแบบดิจิทัล (Digital Signal) ซึ่งเป็นข้อมูลอนุกรมในลักษณะของสัญญาณซิงโครนัส (Synchronous Serial Data Signal) โดยมีสัญญาณลอจิก 1 เท่ากับ 66% ของระดับขาว หรือระดับสูงสุดของสัญญาณภาพ และระดับลอจิก 0 เท่ากับ ระดับดำ หรือระดับต่ำสุดของสัญญาณภาพ

2) เส้นสแกน (scan line) ซึ่งมีความถี่เท่ากับ 15625 Hz หรือมีคาบเวลา 64 ไมโครวินาที แต่เราใช้สัญญาณเทเลเท็กซ์ที่มีคาบเวลาเท่ากับ 52 ไมโครวินาที ดังนั้นจึงมีข้อมูลทั้งหมด 45 ไบต์ หรือ 360 บิตต่อเส้น อัตราการส่งข้อมูลจึงเป็น 6.9375 เมกะบิตหรือ 1 บิตมีค่าเท่ากับ 144 นาโนวินาที


3) รูปร่างของสัญญาณเทเลเท็กซ์ ในการส่งสัญญาณเทเลเท็กซ์ รวมมากับสัญญาณโทรทัศน์ ซึ่งจะทำให้สัญญาณเทเลเท็กซ์มีความเพี้ยนเกิดขึ้น มีรูปร่างคล้ายกับสัญญาณ Sine Wave ดังนั้นเราจึงต้องมีการปรับแต่งสัญญาณให้กลับคืนมาอยู่ในลักษณะเช่นเดิม คือในลักษณะของสัญญาณดิจิทัล (Digital) ดังรูป

4) ข้อมูลหนึ่งเส้นซึ่งมีอยู่ด้วยกัน 45 ไบต์จะแทนข้อมูลในหนึ่งบรรทัดและจะมีข้อมูลเป็นมาตรฐานเอกสารนี้เป็นเอกสารที่ส่งวนเวียนสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับญาติให้ไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 3

## โครงสร้างและการทำงานของวงจร

เพื่อให้การทำความเข้าใจในการทำงานง่ายขึ้น ในส่วนนี้จะกล่าวถึงวงจรที่ใช้งานจริงในการทำโครงงานนี้ ซึ่งมีโครงสร้างของวงจรสามารถแสดงเป็นบล็อกไดอะแกรมได้ดังรูปที่ 3.1



รูปที่ 3.1 บล็อกไดอะแกรมของวงจรทั้งหมด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




จากโครงสร้างของวงจรทั้งหมดของวงจรดีสแกรมเบิลจะประกอบด้วยวงจรส่วนต่างๆดังนี้

1. วงจรแยกสัญญาณซิงค์ (Vedio Sync Seperate)
2. วงจรเลือกเส้นสแกน (Line Selector)
3. วงจรแปลงข้อมูลอนุกรมเป็นขนาน (Serial to Parallel)
4. วงจรทำข้อมูลให้ชัดเจน (Data Slicer)
5. วงจรสร้างสัญญาณอินเตอร์รัพต์
6. วงจร D/A
7. วงจรกำจัดสัญญาณไชน่

### 1. วงจรแยกสัญญาณซิงค์ (Vedio Sync Seperate)

ในการแยกสัญญาณส่วนประกอบต่างๆของสัญญาณภาพนั้น เราเลือกใช้ LM 1881 ซึ่งมีคุณสมบัติพิเศษ สามารถแยกส่วนประกอบต่างๆในสัญญาณภาพได้ทั้งระบบ NTSC และระบบ PAL และสามารถแยกได้หลายเอชท์พุทในเวลาเดียวกัน สิ่งที่เราจะได้จากตัวแยกสัญญาณ LM 1881 นี้ ได้แก่ สัญญาณ Composite sync, Vertical sync, Odd/Even signal ซึ่งในการทำโครงงานครั้งนี้เราจะใช้เพียงสัญญาณ Vertical sync ซึ่งนำมาใช้ในการสร้างสัญญาณอินเตอร์รัพต์ และสัญญาณ Odd/Even ซึ่งใช้เป็นส่วนสำคัญในการเลือกเส้นสแกนของสัญญาณภาพ เนื่องจากเราไม่ได้ส่งรหัส (Code) มากับทุกเส้นสแกน




รูปที่ 3.3 วงจรแยกสัญญาณซิงค์

### 2. วงจรเลือกเส้นสแกน (Line selector)

ในการเลือกเส้นสแกนของสัญญาณภาพเราจะใช้สัญญาณ Odd/Even ไปผ่านวงจรดีเลย์ไลน์ เพื่อให้ได้พัลส์ในช่วงเส้นสแกนที่ต้องการ แล้วนำไปผ่านวงจรโมโนสเตเบิลเพื่อกำหนดขนาดความกว้างของพัลส์ให้ได้ 50  $\mu$ s เพื่อที่จะนำสัญญาณนี้ไปเป็นสัญญาณเปิดสวิตช์ MC 14066 เพื่อให้สัญญาณภาพในช่วงที่ต้องการผ่านสวิตช์ออกไปยังวงจรถอดรหัส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


video input



รูปที่ 3.4 วงจรเลือกเส้นสแกน

3. วงจรทำข้อมูลให้ชัดเจน (Data slicer)

เนื่องจากข้อมูลที่ผ่านสวิตซ์ออกมาอาจจะมีคามผิดเพี้ยนได้ ดังนั้นจึงต้องมีวงจรเพื่อทำให้ข้อมูลนั้นชัดเจนขึ้น ซึ่งเราใช้ LM 339 ทำหน้าที่เป็นวงจรเปรียบเทียบ (comparator) เปรียบเทียบข้อมูลที่เข้ามา กับศักย์ไฟฟ้าอ้างอิง (voltage reference) ซึ่งตั้งระดับอ้างอิงไว้ที่ 5V ถ้ารหัสที่เข้ามาต่ำกว่า 5V เอาท์พุทที่ได้จะเป็น 0 ถ้ารหัสที่เข้ามาสูงกว่าหรือเท่ากับ 5V เอาท์พุทจะเป็น 1




รูปที่ 3.5 วงจรทำข้อมูลให้ชัดเจน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4. วงจรแปลงข้อมูลจากอนุกรมเป็นขนาน (series to parallel)


วงจรมีจะใช้แปลงรหัส 8 บิตหรือรหัสที่ได้จากการแยกออกจากสัญญาณภาพ ให้เป็นข้อมูลแบบขนานเพื่อป้อนให้กับไมโครคอลโทรลเลอร์ 8032 ซึ่งนำไปใช้ในการสรวาสัญญาณในัความถี่ต่างๆ ตามรหัสที่รับเข้ามา ในที่นี้ เราใช้ IC 74LS164 ซึ่งมีคุณสมบัติในการเปลี่ยนข้อมูลอนุกรมเป็นขนาน



รูปที่ 3.6 วงจรแปลงข้อมูลจากอนุกรมเป็นขนาน

#### 5. วงจรสร้างสัญญาณอินเตอร์รัพต์

วงจรมีใช้ในการสร้างสัญญาณเพื่อใช้ในการอินเตอร์รัพต์ของ 8032 โดยจะนำเอาสัญญาณเวอร์ติคอลซิงค์จากวงจรแยกสัญญาณซิงค์ผ่านวงจรดีเลย์ และผ่านวงจรโมโนสเตเบิล เพื่อขยายขนาดของวงจรเวอร์ติคอลให้เท่ากับช่วงที่เราต้องการจะทำการอินเตอร์รัพต์สัญญาณ




รูปที่ 3.7 วงจรสร้างสัญญาณอินเตอร์รัพต์

#### 6. วงจร D/A (Digital to Analog Converter)

D/A คอนเวอร์เตอร์หรือเรียกย่อๆว่าตัว DAC เป็นตัวแปลงรหัสเลขฐานสองจากคอมพิวเตอร์หรือจากวงจรดิจิทัลใดๆให้กลายเป็นแรงดันอนาลอกที่มีความสัมพันธ์กับระบบเลขฐานสอง

สัญญาณในระบบไฟฟ้ามีสัญญาณพื้นฐานอยู่สองแบบ คือสัญญาณดิจิทัลและสัญญาณอนาลอก สัญญาณอนาลอกหมายถึง สัญญาณที่มีค่าการเปลี่ยนแปลงต่อเนื่อง แต่สัญญาณดิจิทัลเป็นสัญญาณที่มีระดับการเปลี่ยนแปลงของสัญญาณ 2 ระดับเท่านั้น ซึ่งสัญญาณสองระดับนี้เรากำหนดให้เป็น 0 และ 1 ในเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 3.9 โฟลชาร์ทการทำงานของโปรแกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## โปรแกรมสำหรับการตีสแกรม

```

ORG      0000H
;SET PORT

CTRL    EQU      0E023H
PORTC   EQU      0E022H

;SET INTERUPT INTO

ORG      0000H
LJMP     INIT      ; ไปที่ส่วนโปรแกรม initial port 8255

ORG      0003H
LJMP     LOOP      ; ไปที่ส่วนโปรแกรมตอบสนองการอินเทอร์รัพท์

ORG      0030H
;MAIN INITIAL PORT
INIT     :MOV      DPTR,#CTRL      ; initial port 8255
MOV      A,#82H
MOVX     @DPTR,A
CLR      A

;SET PORT A AND PORT B

MAIN:    MOV      P2,#0E0H
MOV      R0,#0E0H
MOV      R1,#0E1H
MOV      IE,#81H      ; ENABLE INTERUPT

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV     DPTR,#0150H      ; ชี้ตำแหน่งเก็บรหัส
MOV     A,@R1            ; รับรหัสเข้ามาทาง port B
MOVC    A,@A+DPTR       ; เก็บค่าข้อมูลไว้ใน A
CJNE    A,#85H,W1       ; เปรียบเทียบข้อมูลใน A กับ 85H ถ้าเท่า
                                     กับให้ส่งเอาต์พุตออก port C ถ้าไม่เท่า
                                     กับก็ให้กระโดดไปที่ w1

```

```

MOV     A,#0F0H
MOV     DPTR,#PORTC
MOVX    @DPTR,A

```

```

W1:     LJMP    MAIN      ; กระโดดไปโปรแกรม MAIN

```

```

ORG     0070H           ; โปรแกรมตอบสนองการอินเทอร์รัพท์

```

```

;GENERATE SINEWAVE 12 STEP

```

LOOP;

```

PUSH    00H
PUSH    01H
MOVX    A,@R1          ; รับรหัสจาก port B
MOV     DPTR,#0150H
MOVC    A,@A+DPTR
MOV     B,A
CJNE    A,#98H,N1     ; เปรียบเทียบข้อมูลใน A กับ 98H ถ้าเท่า
                                     กับ 98H ให้ลอจิก 0 ออก port C และ
                                     ออกจากโปรแกรมตอบสนองการอิน
                                     เทอร์รัพท์ ถ้าไม่เท่ากับ 98H ให้ไปที่ N1

```

```

MOV     A,#00H
MOV     DPTR,#PORTC
MOVX    @DPTR,A
LJMP    Q1

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

N1:  MOV      R2,#0CH
      MOV      DPTR,#TABLE-1
SINE: INC      DPTR                ; โปรแกรมสร้างสัญญาณ sine
      MOVX     A,@DPTR
      MOVX     @R0,A
      MOV      R3,B
DEL1: DJNZ     R3,DEL1
      DJNZ     R2,SINE
      MOV      A,#0DH
Y0:   MOV      R4,#01H
      MOV      R5,#0FFH
Y1:   DJNZ     R5,Y1
      DJNZ     R4,Y0
Q1:   POP      01H
      POP      00H
      RETI
TABLE: DB      1AH,26H,30H          ; ตารางแสดงค่าสัญญาณไซน์ 12 steps
      DB      33H,30H,26H
      DB      1AH,0DH,03H
      DB      00H,03H,0DH
      ORG     0150H
CODE_DET: DB    00H,00H,00H,85H,00H,00H      ; รหัสที่เก็บไว้
      DB      C0H,B5H,B0H,00H,00H
      DB      98H,00H
      END

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนของโปรแกรมควบคุมการสร้างสัญญาณไซน์ของวงจร Describble ประกอบด้วย 3 ส่วนคือ

- ส่วน Initial พอร์ทของ 8255 โดยใช้พอร์ท A เป็นเอาต์พุตพอร์ท พอร์ท B เป็นอินพุตพอร์ทและพอร์ท C เป็นเอาต์พุตพอร์ท
- ส่วน Main เป็นการเซ็ทอินเทอร์รัพต์อินนาเบิล อินเทอร์รัพต์เวกเตอร์ และเช็คค่าไคด์ที่รับเข้ามาถ้าเท่ากับ 86H ให้ส่งลอจิก1 ไปออกพอร์ท C (4บิตบน) เพื่อเป็นสัญญาณไปควบคุมรีเลย์คเพื่อให้มีการปล่อยสัญญาณอินเทอร์รัพต์ให้แก่ ซีพียู 8032
- ส่วนของโปรแกรมตอบสนองการอินเทอร์รัพต์ เมื่อมีสัญญาณอินเทอร์รัพต์ป้อนเข้ามา INTO ของ 8032 จะกระโดดไปยังโปรแกรมตอบสนองการอินเทอร์รัพต์ภายใน โปรแกรมจะทำการเช็ครหัสที่รับมาอีกครั้งว่าเท่ากับ 98H หรือไม่ ถ้าเท่ากับ 98H หมายความว่าทางด้านส่งยังไม่ได้ทำการสแกนสัญญาณภาพมา ก็ให้ออกจากโปรแกรมอินเทอร์รัพต์เข้าสู่โปรแกรมหลัก แต่ถ้าไม่เท่ากับ 98H ให้ทำการสร้างสัญญาณไซน์ตามความถี่ที่ทางด้านส่งส่งรหัสมา เมื่อสร้างสัญญาณครบ 1 ลูก ซีพียูจะออกจากโปรแกรมตอบสนองการอินเทอร์รัพต์กลับเข้าสู่โปรแกรมหลัก เมื่อโปรแกรมทำการตรวจพบสัญญาณอินเทอร์รัพต์ก็จะกระโดดไปสร้างสัญญาณไซน์ โปรแกรมจะทำงานเช่นนี้ไปเรื่อยๆตามใดที่เครื่องดีสแกรมนี้ทำงานอยู่

### การคำนวณความถี่ของสัญญาณไซน์

การคำนวณความถี่ของสัญญาณไซน์ คำนวณจากส่วนของโปรแกรมสร้างสัญญาณไซน์คือ

N1:	MOV	R2,#0CH	PERIOD	12T
	MOV	DPTR,#TABLE-1	"	24T
SINE:	INC	DPTR	"	24T
	MOVX	A,@DPTR	"	24T
	MOVX	@R0,A	"	24T
	MOV	R3,B	"	12T
DEL1:	DJNZ	R3,DEL1	"	24T
	DJNZ	R2,SINE	"	24

ซึ่งเราจะนำคาบเวลา (PERIOD) ของส่วนโปรแกรมสร้างสัญญาณไซน์เท่านั้นมาใช้ในการคำนวณคือ จาก SINE ถึงคำสั่งสุดท้าย เช่น ถ้าต้องการสร้างสัญญาณไซน์ความถี่ 1 kHz

1 kHz จะมีคาบเวลาเท่ากับ 1 ms และสัญญาณไซน์หนึ่งรอบประกอบด้วย 12 ขั้น (step) เพราะฉะนั้นแต่ละขั้นจะใช้เวลาเท่ากับ  $1\text{ms}/12\text{ step} = 83.33\mu\text{s}$  ดังนั้นการสร้างสัญญาณไซน์ 1 step ความถี่ 1 kHz จะต้องใช้เวลาเท่ากับ  $83.33\mu\text{s}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$83.33\mu\text{S} = [108 + (24 * x)] / 12 \text{ Mhz}$$

$$x = 37.165$$

ดังนั้นช่วงเวลาที่ใช้คือ 25H

แต่ขอบเขตจำกัดของโปรแกรมนี้สามารถสร้างความถี่ได้ในช่วง 160 Hz ถึง 9 kHz เนื่องจากถ้าใช้การ  
 หน่วงเวลาต่ำสุด (00H) จะได้ความถี่ 9.259 kHz และถ้าใช้ค่าหน่วงเวลาสูงสุด (FFH) จะได้ความถี่ 160.59 Hz



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## บทที่ 4

### การทดลองและผลการทดลอง

ส่วนประกอบของวงจรดีสแกรมเบิ้ลมีทั้ง ฮาร์ดแวร์และซอฟต์แวร์ ซึ่งในบทนี้จะกล่าวถึงการทดลองและผลการทดสอบการทำงานของวงจรแต่ละภาค จะแบ่งการทดลองและผลการทดสอบเป็นภาคๆดังนี้


#### วงจรแยกสัญญาณซิงก์

เมื่อป้อนสัญญาณภาพซึ่งส่งมาจากทางด้านส่งเข้าไปยังอินพุทของวงจรแยกสัญญาณซิงก์ซึ่งประกอบด้วยสัญญาณ composite syno, odd/even, versynco ,reset และ burst แต่สัญญาณที่เราจะนำมาใช้คือสัญญาณ versynco และ odd/even ซึ่งแสดงดังรูป




a) สัญญาณภาพที่ถูกสแกรม จาก monitor รหัสที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




บ) สัญญาณภาพที่ถูกสแกรม จาก oscilloscope รหัสที่ 1




ค) สัญญาณภาพที่ถูกสแกรม จาก monitor รหัสที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




d) สัญญาณภาพที่ถูกสแกน จาก oscillator รหัสที่ 2



e) สัญญาณที่ถูกสแกน จาก monitor รหัสที่ 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




f) สัญญาณที่ถูกสแกน จาก oscillator รหัสที่ 3

รูปที่ 4.1 สัญญาณภาพที่ถูกสแกนรหัสต่างๆ


#### วงจรเลือกเส้นสแกน

จากสัญญาณ odd/even ที่ได้จากภาคแยกสัญญาณซึ่งจะป้อนเข้าภาคเลือกเส้นสแกน ซึ่งนำไปผ่านวงจรโมโนสเตเบิล (monostable) และดีเลย์ (delay) เอาท์พุทที่ออกมาจะมีลักษณะดังรูป ซึ่งสัญญาณที่ได้จะนำไปใช้เป็นสัญญาณควบคุม (control) ให้แก่สวิตช์ 4066 ทำให้สัญญาณภาพเส้นสแกนที่เราเลือกผ่านสวิตช์ออกไป สัญญาณภาพที่เลือกออกมานี้จะมีส่วนของรหัส (code) ที่ทางด้านส่งส่งมาด้วยดังรูป




รูปที่ 4.2 สัญญาณภาพที่ถูกสแกนเทียบกับสัญญาณ odd/even

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.3 สัญญาณภาพที่ถูกสแกรมเทียบกับสัญญาณ versync



รูปที่ 4.4 สัญญาณภาพที่ถูกสแกรมเทียบกับสัญญาณควบคุม


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.5 สัญญาณภาพที่ถูกสแกรมเทียบกับเส้นสแกนที่เลือก

วงจรรวมแพเรเตอร์ (comparator)

สัญญาณซึ่งมีรหัสอยู่ด้วยนั้นจะถูกส่งเข้าวงจร comparator เพื่อให้รหัสที่ได้รับมามีความแน่ชัด และถูกต้องมากขึ้น เอาท์พุทที่ได้แสดงดังรูป



รูปที่ 4.6 สัญญาณภาพที่ถูกสแกรมเทียบกับเอาท์พุทจาก LM339


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### วงจรแปลงข้อมูลอนุกรมเป็นขนาน

สัญญาณจากวงจร comparator ซึ่งเป็นรหัสอนุกรม เมื่อป้อนเข้าวงจรแปลงข้อมูลอนุกรมเป็นขนานจะได้เอาท์พุทออกมาเป็นแรงดันซึ่งประกอบด้วยรหัส 8 บิต แรงดันของแต่ละบิตจะออกมาตามรหัสที่ส่งมาจากด้านส่ง เนื่องจากรหัสที่ด้านส่งส่งมานั้นไม่ได้ส่งมาทุกฟิลด์ ดังนั้นจึงต้องมีการแลทช์ข้อมูลไว้โดยใช้ไอซี 74 LS373 ข้อมูลที่ได้จะถูกส่งเข้าพอร์ท B ของ 8255 เพื่อให้ซีพียู 8032 นำรหัสไปใช้ในการกำหนดการหน่วงเวลา (delay time) ในแต่ละขั้น(step) ของการสร้างสัญญาณไชน์จะทำให้สัญญาณไชน์ความถี่แตกต่างกันตามรหัสที่ได้รับ

### วงจรแปลงสัญญาณดิจิตอลเป็นอนาลอก


สัญญาณไชน์ที่สร้างโดยไมโครคอนโทรลเลอร์จะถูกส่งออกทางพอร์ท A ของ 8255 ซึ่งสัญญาณที่ออกมาจะเป็นสัญญาณดิจิตอล ดังนั้นเมื่อนำมาผ่านวงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาลอก สัญญาณไชน์ที่ได้ออกมาจึงมีลักษณะเป็นสัญญาณอนาลอก ดังรูป



รูปที่ 4.5 สัญญาณไชน์จากวงจรแปลงดิจิตอลเป็นอนาลอก

### วงจรสร้างสัญญาณอินเทอร์รัพท์


จากสัญญาณ versynco ที่ได้จากภาคแยกสัญญาณซิงค์ นำไปป้อนเข้าวงจรสร้างสัญญาณอินเทอร์รัพท์ซึ่งจะได้สัญญาณเอาท์พุทออกมาดังรูป สัญญาณนี้จะนำไปป้อนเข้าขาอินเทอร์รัพท์ของ 8032



รูปที่ 4.6 สัญญาณภาพที่ถูกสแกรมเทียบกับสัญญาณอินเทอร์รัพท์

วงจรกำจัดสัญญาณไซน์

เมื่อทำการบ่อนสัญญาณอินพุตสองสัญญาณคือสัญญาณภาพและสัญญาณไซน์ เข้าไปยังวงจรกำจัดสัญญาณไซน์ เอาท์พุทที่ได้จะแสดงดังรูป ซึ่งจะเห็นว่าสัญญาณไซน์ที่ปนมากับสัญญาณภาพจะถูกกำจัดออกไปคงเหลือแต่สัญญาณภาพดังรูป



รูปที่ 4.7 รูปสัญญาณภาพที่ถูกสแกรม


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.8 สัญญาณไลน์ที่สร้างขึ้น

รูปที่ 4.9 เอ้าท์พุทของวงจรกำจัดไซน์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.10 สัญญาณภาพที่ถูกละเมิด



a) สัญญาณจากเอาท์พุทของวงจรถิสิกส์แอมพลิตูดที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



๓) สัญญาณเอาท์พุทจากวงจรตีสแกรมรหัสที่ 3

รูปที่ 4.11 สัญญาณเอาท์พุทจากวงจรตีสแกรมเบิล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### บทสรุปและแนวทางในการพัฒนา

#### บทสรุป

ระบบการถอดรหัสสัญญาณภาพ(video desoramble) ในปริณิญาฉบับนี้ เพื่อศึกษาถึงระบบการถอดรหัสแบบอนาล็อก ซึ่งเป็นระบบที่ประยุกต์ใช้งานจากระบบอนาล็อกธรรมดาโดยใช้ไมโครคอนโทรลเลอร์สร้างสัญญาณไซน์ โดยสามารถกำหนดความถี่จากรหัสที่รับเข้ามาโดยที่เครื่องรับจะรับสัญญาณที่เข้ารหัสแล้วมาแยกรหัสที่ส่งมากับสัญญาณภาพแล้วแปลงค่ารหัสที่เหมาะสมไปให้ไมโครคอนโทรลเลอร์เพื่อสร้างสัญญาณไซน์ตามค่ารหัสที่แปลงมา ส่งเข้าวงจรกำจัดสัญญาณไซน์ โดยนำสัญญาณไซน์ที่สร้างขึ้นมาใหม่ป้อนเข้าไปเพื่อหักล้างกับสัญญาณไซน์ที่เข้ารหัสมาจะได้สัญญาณภาพกลับคืนมาดังเดิม

จากที่ได้ทำการศึกษาและทดลองสร้างวงจรถอดรหัสสัญญาณภาพ การทำงานขณะรับสัญญาณที่เข้ารหัสเพื่อถอดรหัสที่ใช้ในการควบคุมไมโครคอนโทรลเลอร์จะมีความทำงานไม่ค่อยจะแน่นอน เนื่องจากการสร้างสัญญาณนาฬิกา(clock) ที่ป้อนให้กับวงจรถอดรหัสต้องสัมพันธ์กับทางด้านส่ง จึงสามารถถอดรหัสได้แน่นอน ดังนั้นในการทดลองจึงใช้การส่งสัญญาณนาฬิกาจากทางด้านส่งซึ่งจะทำให้สัญญาณนาฬิกาทางด้านส่งและทางด้านรับสัมพันธ์กันวงจรถอดรหัสจึงสามารถทำงานได้และให้ผลการทดลองในระดับที่พอใจระดับหนึ่ง

#### ปัญหาและแนวทางการแก้ไข

ในระหว่างการทำปริณิญาฉบับนี้ เกิดปัญหาและอุปสรรคขึ้นซึ่งทางผู้จัดทำได้ทำการรวบรวมปัญหาและแนวทางการแก้ไขปัญหาที่เกิดขึ้นเอาไว้พอสังเขปดังนี้

-ปัญหาที่เกิดจากวงจรแยกสัญญาณซิงค์ สัญญาณที่ป้อนเข้ามาต้องมีขนาดแรงดันที่สูงกว่า 2 โวลท์ จึงจะสามารถแยกสัญญาณ `vsync` และสัญญาณ `odd/even` ได้

แนวทางการแก้ไขปัญหานี้ ต้องมีการปรับปรุงขนาดของสัญญาณที่เข้ารหัสแล้วให้มีแรงดันเกิน 2 โวลท์ โดยใช้วงจรขยายสัญญาณภาพ

-ปัญหาที่เกิดจากวงจรหน่วงสัญญาณ(delay) เนื่องจากสัญญาณที่ปรับค่าไว้แล้วไม่คงที่ เมื่อเปิดเครื่องใหม่แล้วสัญญาณจะคลาดเคลื่อนไปจากตำแหน่งเดิม

แนวทางในการแก้ไขปัญหานี้ เกิดจากค่า R เกือบมาปรับค่าได้มีคุณภาพต่ำไม่สามารถคงค่าที่ปรับแต่งไว้ได้ จึงจำเป็นต้องเลือก R เกือบมาที่มีคุณภาพดีมาใช้ในการปรับค่า

-ปัญหาที่เกิดจากวงจรแปลงข้อมูล จากอนุกรมเป็นขนานจะมีความทำงานไม่คงที่ ทำให้การแปลงข้อมูลออกมาที่เอาท์พุทมีระดับแรงดันไม่คงที่

แนวทางในการแก้ไขปัญหานี้ ต้องทำให้สัญญาณนาฬิกาทางด้านส่งและด้านรับสัมพันธ์กัน ซึ่งควรนำเอาวงจร เฟสล็อคคลุบมาใช้เพื่อให้ได้สัญญาณนาฬิกาที่เที่ยงตรง

-ปัญหาที่เกิดจากแหล่งจ่ายไฟกระแสตรง เนื่องจากการใช้หม้อแปลงแบบแกน EI จะมีสัญญาณรบกวนที่เกิดจากไมโครคอนโทรลเลอร์มาจนวงจรทำให้การสร้างสัญญาณไซน์เกิดการเพี้ยนอย่างมาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แนวทางในการแก้ไขปัญหานี้ เปลี่ยนหม้อแปลงจากแกน EI เป็นแกนเทอร์รอยด์ เพื่อลดการรบกวนที่เกิดจากไมโครคออลโทรลเลอร์

#### แนวทางในการพัฒนา

เนื่องจากปริยญาณิพนธ์นี้สร้างขึ้นเพื่อใช้งานเพียงโหมดเดียวคือ การถอดรหัสสัญญาณภาพที่ผสมสัญญาณไซน์ ดังนั้นในการพัฒนาทางด้านส่งอาจจะมีโหมดการทำงานขึ้นเป็น เพิ่มรูปแบบสัญญาณที่ใช้ผสม เช่น สัญญาณสามเหลี่ยม สัญญาณสี่เหลี่ยม หรืออาจจะเปลี่ยนจากระบบอนาลอกเป็นระบบดิจิตอลก็ได้ และสำหรับปริยญาณิพนธ์นี้สร้างไว้สำหรับความถี่ 3 ความถี่ ซึ่งสามารถจะเพิ่มจำนวนความถี่ขึ้นได้อีก แต่ก็มีข้อจำกัดสำหรับความถี่ของสัญญาณไซน์ที่สร้างโดยไมโครคอนโทรลเลอร์ ซึ่งขณะนี้สามารถสร้างได้ 1-5 กิโลเฮิร์ตเท่านั้น จึงควรพัฒนาในด้านโปรแกรมให้สามารถสร้างความถี่ที่สูงมากกว่านี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

ขอขอบพระคุณอาจารย์ สมยศ จุณณะปิยะ ที่ให้คำแนะนำและเป็นที่ปรึกษา ตลอดจนเพื่อนๆ ทุกคนที่ช่วยให้ข้อมูลในการทำปริญญาโทฉบับนี้

ผู้จัดทำ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เอกสารอ้างอิง


- [ 1. ] Video scrambling and Descrambling for Satellite and cable TV ของ Rudoft F. Graft and Willian Sheets
- [ 2. ] World Satellite TV and Scrambling Methods the Technicians Handbook 2nd Edition ของ Frank Baylin , Richard Maddos and Jonh Mccormac
- [ 3. ] เทคโนโลยีโทรทัศน์ ของ เจน สดสมพันธ์ และ นิคม อนันต์ทิพย์ , เอดิสันเพรสโปรดักส์ จำกัด
- [ 4. ] วารสารเซมิคอนดักเตอร์อิเล็กทรอนิกส์ ฉบับที่ 102 ( เดือนตุลาคม - พฤศจิกายน 2533 ) หน้า 245 - 252
- [ 5. ] การใช้งานไมโครคอนโทรลเลอร์ตระกูล MCS - 51 ของ สุนทรวินิตสุรพจน์ , บริษัทเอ็ชเอ็นกรุ๊ป จำกัด พ. ศ. 2537
- [ 6. ] วารสารคอมพิวเตอร์อิเล็กทรอนิกส์เวิลด์ ฉบับที่ 144 พ. ศ. 2537 หน้า 7 - 15

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




วงจรตัดต่ออินเทอร์รัพท์ที่ใช้หลักการทำงานของรีเลย์ซึ่งมีการทำงานเหมือนเป็น SW ชนิดหนึ่ง ลักษณะวงจรแสดงดังรูป โดยต่อบิตใดบิตหนึ่งของพอร์ต C เข้ากับขา B ของทรานซิสเตอร์ ขา NC ของรีเลย์ ต่อเข้ากับขา INTO ของไมโครคอนโทรลเลอร์ 8032 และขา NO ของรีเลย์ต่อเข้ากับสัญญาณอินเทอร์รัพท์ซึ่งสร้างจากสัญญาณ Ver Sync เมื่อทางด้านส่งส่ง Code สำหรับการปล่อยสัญญาณอินเทอร์รัพท์เข้ามา ทางด้านรับจะสร้างลอจิก 1 ออกจากพอร์ต C เมื่อมีลอจิก 1 ป้อนเข้าขา B ของทรานซิสเตอร์จะทำให้ครบวงจร ขดลวดรีเลย์จะเหนี่ยวนำให้ขา NC สวิตช์มาอินเทอร์รัพท์ก็จะทำการสร้างสัญญาณไชน่ปล่อยออกพอร์ต A เหตุผลที่ใช้รีเลย์ตัดต่อสัญญาณอินเทอร์รัพท์ก็เพื่อเป็นการสร้างสัญญาณไชน่ทั้งด้านส่งและด้านรับเริ่มสร้างพร้อมกัน ทำให้การหักล้างสัญญาณไชน่สมบูรณ์มากขึ้น

กรณีที่ทางด้านส่งเลิกสร้างสัญญาณไชน่ก็จะส่ง Code ตัด Sync มาทางด้านรับจะสร้างลอจิก 0 ออกจากพอร์ต C เมื่อมีลอจิก 0 ป้อนเข้าขา B ของทรานซิสเตอร์ ทรานซิสเตอร์จะไม่ทำงาน ดังนั้นสัญญาณอินเทอร์รัพท์ก็จะไม่ถูกต่อเข้าขา INTO ของ CPU ดังนั้นก็จะไม่มีการสร้างสัญญาณไชน่เกิดขึ้น

```

0000          1          ORG      0000H
              2
E0E3=        3          CTRL    EQU      0E0E3H
E0E0=        4          PORTA    EQU      0E0E0H
E0E1=        5          PORTB    EQU      0E0E1H
E0E2=        6          PORTC    EQU      0E0E2H
              7
0000 020030   8          LJMP     INIT
              9
0003          10         ORG      0003H
              11
0003 020070   12         LJMP     LOOP
              13
0030          14         ORG      0030H
              15
              16         ;MAIN INITIAL PORT
              17
0030 79FF     18         INIT:    MOV      R1,#0FFH
0032 7AFF     19         L1:      MOV      R2,#0FFH
0034 DAFE     20         L2:      DJNZ     R2,L2
0036 D9FA     21         DJNZ     R1,L1
              22         ;
0038 90E0E3   23         MOV      DPTR,#CTRL
003B 7482     24         MOV      A,#82H
003D F0       25         MOVX     @DPTR,A
003E E4       26         CLR      A
              27
              28         ;SET PORTA AND PORTB
              29
003F 75A0E0   30         MAIN:    MOV      P2,#0E0H
0042 78E0     31         MOV      R0,#0E0H
0044 79E1     32         MOV      R1,#0E1H
0046 75A881   33         MOV      IE,#81H      ;ENABLE INTE
0049 900150   34         MOV      DPTR,#0150H
004C E7       35         MOV      A,@R1
004D 93       36         MOVC    A,@A+DPTR
004E B4850A   37         CJNE    A,#85H,W1
0051 7430     38         MOV      A,#30H      ;CONTROL POR
0053 F5F0     39         MOV      B,A
0055 90E0E2   40         MOV      DPTR,#PORTC
0058 E5F0     41         MOV      A,B
005A F0       42         MOVX     @DPTR,A
005B 02003F   43         W1:      LJMP     MAIN
              44
0070          45         ORG      0070H
              46
              47         ;GENERATE SINEWAVE 12 STEP
              48
0070 75A0E0   49         LOOP:    MOV      P2,#0E0H
0073 78E0     50         MOV      R0,#0E0H
0075 79E1     51         MOV      R1,#0E1H
0077 900150   52         MOV      DPTR,#0150H
007A E3       53         MOVX     A,@R1
007B 93       54         MOVC    A,@A+DPTR
007C F5F0     55         MOV      B,A
007E B49809   56         CJNE    A,#98H,N1
0081 7400     57         MOV      A,#00H      ;
0083 90E0E2   58         MOV      DPTR,#PORTC

```



0086	F0	59		MOVX	@DPTR,A
0087	0200A2	60		LJMP	Q1
008A	7A0C	61	N1:	MOV	R2,#0CH
008C	9000A2	62		MOV	DPTR,#TABLE-1
008F	A3	63	SINE:	INC	DPTR
0090	E0	64		MOVX	A,@DPTR
0091	F2	65		MOVX	@R0,A
0092	ABF0	66		MOV	R3,B
0094	DBFE	67	DEL1:	DJNZ	R3,DEL1
0096	DAF7	68		DJNZ	R2,SINE
0098	740D	69		MOV	A,#0DH
009A	7C01	70	Y0:	MOV	R4,#01H
009C	7DFE	71		MOV	R5,#0FFH
009E	DDFE	72	Y1:	DJNZ	R5,Y1
00A0	DCF8	73		DJNZ	R4,Y0
00A2	32	74	Q1:	RETI	
		75			
00A3	1A2630	76	TABLE:	DB	1AH,26H,30H
00A6	333026	77		DB	33H,30H,26H
00A9	1A0D03	78		DB	1AH,0DH,03H
00AC	00030D	79		DB	00H,03H,0DH
		80			
0150		81		ORG	0150H
		82			
0150	22F0E685	83	CODE_DET:	DB	22H,0F0H,0E6H,85H,0D0H
0154	D0C5				
0156	C0B5B0A5	84		DB	0C0H,0B5H,0B0H,0A5H,0A
015A	A0				
015B	9860	85		DB	98H,60H
0000=		86		END	

code_det = 0150	83		
ctrl = E0E3	3	23	
del1 = 0094	67		
init = 0030	18	8	
l1 = 0032	19	21	
l2 = 0034	20		
loop = 0070	49	12	
main = 003F	30	43	
n1 = 008A	61	56	
porta = E0E0	4		
portb = E0E1	5		
portc = E0E2	6	40	58
q1 = 00A2	74	60	
sine = 008F	63	68	
table = 00A3	76	62	
w1 = 005B	43	37	
y0 = 009A	70	73	
y1 = 009E	72		



## LM1881 Video Sync Separator


### General Description

The LM1881 Video sync separator **extracts** timing information including composite and vertical sync, burst/back porch timing, and odd/even field information from standard negative going sync NTSC, PAL<sup>e</sup>, and SECAM video signals with amplitude from 0.5V to 2V p-p. The integrated circuit is also capable of providing sync separation for non-standard, faster horizontal rate video signals by changing an external horizontal scan rate setting resistor. The vertical output is produced on the rising edge of the first serration in the vertical sync period. A default vertical output is produced after a time delay if the rising edge mentioned above does not occur within the internally set delay period, such as might be the case for a non-standard video signal.

### Features

- AC coupled composite input signal
- $> 10 \text{ k}\Omega$  input resistance
- $< 10 \text{ mA}$  power supply drain current
- Composite sync and vertical outputs
- Odd/even field output
- Burst gate/back porch output
- Resistor programmable horizontal scan rate (up to 64 kHz)
- Edge triggered vertical output
- Default triggered vertical output for non-standard video signal (video games-home computers)

### Connection Diagram



TL 909-150-1

## Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	13.2V
Input Voltage	3 Vp-p
Output Sink Currents; Pins 1, 3, 5	5 mA
Output Sink Current; Pin 7	2 mA
Package Dissipation (Note 1)	.1100 mW
Operating Temperature Range	0°C - 70°C

Storage Temperature Range	-65°C to +150°C
ESD Susceptibility (Note 2)	2 kV
Soldering Information	
Dual-In-Line Package (10 sec.)	260°C
Small Outline Package	
Vapor Phase (60 sec.)	215°C
Infrared (15 sec.)	220°C
See AN-450 "Surface Mounting Methods and their Effect on Product Reliability" for other methods of soldering surface mount devices.	

## Electrical Characteristics

V<sub>CC</sub> = 5V; R<sub>SET</sub> = 680 kΩ; T<sub>A</sub> = 25°C; Unless otherwise specified

Parameter	Conditions	Typ	Tested Limit (Note 3)	Design Limit (Note 4)	Units (Limits)
Supply Current	Outputs at Logic 1	V <sub>CC</sub> = 5V	5.2	10	mA <sub>max</sub>
		V <sub>CC</sub> = 12V	5.5	12	mA <sub>max</sub>
DC Input Voltage	Pin 2		1.5	1.3	V <sub>min</sub>
				1.8	V <sub>max</sub>
Input Threshold Voltage	Note 5		70	55	mV <sub>min</sub>
				85	mV <sub>max</sub>
Input Discharge Current	Pin 2; V <sub>IN</sub> = 2V		11	6	μA <sub>min</sub>
				16	μA <sub>max</sub>
Input Clamp Charge Current	Pin 2; V <sub>IN</sub> = 1V	0.8	0.2		mA <sub>min</sub>
R <sub>SET</sub> Pin Reference Voltage	Pin 6; Note 6		1.22	1.10	V <sub>min</sub>
				1.35	V <sub>max</sub>
Composite Sync. & Vertical Outputs	I <sub>OUT</sub> = 40 μA; Logic 1	V <sub>CC</sub> = 5V	4.5	4.0	V <sub>min</sub>
		V <sub>CC</sub> = 12V		11.0	V <sub>min</sub>
	I <sub>OUT</sub> = 1.6 mA; Logic 1	V <sub>CC</sub> = 5V	3.6	2.4	V <sub>min</sub>
		V <sub>CC</sub> = 12V		10.0	V <sub>min</sub>
Burst Gate & Odd/Even Outputs	I <sub>OUT</sub> = 40 μA; Logic 1	V <sub>CC</sub> = 5V	4.5	4.0	V <sub>min</sub>
		V <sub>CC</sub> = 12V		11.0	V <sub>min</sub>
Composite Sync. Output	I <sub>OUT</sub> = -1.6 mA; Logic 0; Pin 1	0.2	0.8		V <sub>max</sub>
Vertical Sync. Output	I <sub>OUT</sub> = -1.6 mA; Logic 0; Pin 3	0.2	0.8		V <sub>max</sub>
Burst Gate Output	I <sub>OUT</sub> = -1.6 mA; Logic 0; Pin 5	0.2	0.8		V <sub>max</sub>
Odd/Even Output	I <sub>OUT</sub> = -1.6 mA; Logic 0; Pin 7	0.2	0.8		V <sub>max</sub>
Vertical Sync Width			230	190	μs <sub>min</sub>
				300	μs <sub>max</sub>
Burst Gate Width	2.7 kΩ from Pin 5 to V <sub>CC</sub>		4	2.5	μs <sub>min</sub>
				4.7	μs <sub>max</sub>
Vertical Default Time	Note 7		65	32	μs <sub>min</sub>
				90	μs <sub>max</sub>

Note 1: For operation in ambient temperatures above 25°C, the device must be derated based on a 150°C maximum junction temperature and a package thermal resistance of 110°C/W, junction to ambient.

Note 2: ESD susceptibility test uses the "human body model, 100 pF discharged through a 1.5 kΩ resistor".

Note 3: Typicals are at T<sub>J</sub> = 25°C and represent the most likely parametric norm.

Note 4: Tested Limits are guaranteed to National's AOQL (Average Outgoing Quality Level).







Note 5: Relative difference between the input clamp voltage and the minimum input voltage which produces a horizontal output pulse.

Note 6: Careful attention should be made to prevent parasitic capacitance coupling from any output pin (Pins 1, 3, 5, and 7) to the R<sub>SET</sub> pin (Pin 6).

Note 7: Delay time between the start of vertical sync (at input) and the vertical output pulse.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Typical Performance Characteristics



TL/M/9150-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้