



ปีการศึกษา 2537

อินเวอร์เตอร์

INVERTER



อาจารย์ที่ปรึกษา

พ.ศ.ประภาพร ไพรสุวรรณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

034903


ปริมาณพันธปีการศึกษา 2537

ภาควิชาวิศวกรรมไฟฟ้า

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง อินเวอร์เตอร์

ผู้จัดทำ



1. นายคัมภีร์ พจน วัฒน
2. นายรินทร์ วงศ์เทพบุตร
3. นายวรสารท จันทพันธ์

*P. P.*

.....อาจารย์ที่ปรึกษา

(ผ.ศ. ปรากฏ ไพรสุวรรณ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## อินเวอร์เตอร์

นายคัมภีร์ พัฒนเวศน์

นายรินทร์ วงศ์เทพบุตร

นายวรสารท จันทพันธ์

พ.ศ. ประภาส ไพรสวรรณา อาจารย์ที่ปรึกษา

ปีการศึกษา 2537

### บทคัดย่อ

โครงการนี้จะกล่าวถึงการพัฒนาและทดลองสร้างอินเวอร์เตอร์ เพื่อนำไปใช้กับแหล่งจ่ายไฟต่อเนื่อง โดยจะใช้เทคนิคของพัลส์วิดท์มอดูเลชัน เป็นสัญญาควบคุมเพื่อใช้ในการสวิตซ์ให้กับวงจรกำลังซึ่งจะใช้เพาเวอร์มอสเฟต ซึ่งต่อกันแบบฟูลบริดจ์ ได้สัญญาณออกมาเป็นพัลส์ซึ่งมีความกว้างต่าง ๆ กัน และเมื่อนำเอาสัญญาณนี้ไปผ่านวงจรกรอง ก็จะได้รูปคลื่นชานที่มี ความถี่ 50 เฮิรตซ์

## INVERTER

KUMPEE PATTANAWET

NARIN VONGTAPPABUT

WORASART CHANTAFAN

ASSC.Prf.PRAPART PRISUWANNA ADVISOR

1995

### ABSTACT

THIS PROJECT IS ABOUT A DEVELOPMENT OF THE INVERTER FOR USING IN THE UNINTERRUPTIBLE POWER SUPPLY. WE USE THE CONTROL SIGNAL COMES FROM THE PULSE WIDTH MODULATION TECHNIQUE TO SWITCH THE FULL BRIDGE POWER MOSFET. THE SIGNAL THAT COMES OUT OF THE POWER STAGE IS A SIGNAL WITH MULTIPLE PULSE WIDTH AND WHEN WE GET THE SIGNAL PASSED THROUGH THE FILTER THE OUTPUT OF THE FILTER IS A SINE WAVE SIGNAL IT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

|   | หน้า |
|---|------|
| บทคัดย่อ  | I    |
| ABSTRACT  | II   |
| สารบัญรูป   | III  |
| บทที่ 1 บทนำ                                      | 1    |
| 1.1 ความเป็นมาและความสำคัญของปัญหา                | 1    |
| 1.2 วัตถุประสงค์ของโครงการ                        | 1    |
| 1.3 ขอบเขตของโครงการ                              | 1    |
| 1.4 วิธีดำเนินงาน                                 | 2    |
| 1.5 ประโยชน์ที่ได้รับจากโครงการ                   | 2    |
| บทที่ 2 การใช้งานเพาเวอร์มอสเฟต                   | 3    |
| 2.1 นิยามและความหมาย                              | 3    |
| 2.2 โครงสร้างของมอสเฟต                            | 4    |
| 2.3 การทำงานของมอสเฟต                             | 5    |
| 2.4 พารามิเตอร์ของเพาเวอร์มอสเฟต                  | 5    |
| 2.5 แรงดันเทอร์ชโฮล                               | 6    |
| 2.6 ความต้านทานขณะนำกระแส                         | 6    |
| 2.7 ตัวเก็บประจุในมอสเฟต                          | 7    |
| 2.8 ไดโอดระหว่างเดรนกับซอส                        | 8    |
| 2.9 การขั้วนำเกิด                                 | 10   |
| 2.10 ลักษณะสมบัติของการสวิตช์                     | 10   |
| 2.11 ขีดจำกัดของมอสเฟต                            | 12   |
| 2.12 ชนิดของวงจรรินเวอร์เตอร์โดยใช้เพาเวอร์มอสเฟต | 13   |
| บทที่ 3 อินเวอร์เตอร์                             | 14   |
| 3.1 วงจรสร้างสัญญาณควบคุม PWM                     | 17   |
| 3.2 วงจรขับเพาเวอร์มอสเฟต                         | 20   |
| 3.3 วงจรกำลัง                                     | 21   |
| 3.4 วงจรเพาเวอร์ซัพพลายและสวิตชิง                 | 22   |
| บทที่ 4 หม้อแปลงสวิตชิง                           | 24   |
| 4.1 ส่วนประกอบของหม้อแปลงสวิตชิง                  | 24   |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

|                 |  |    |
|-----------------|--|----|
| 4.2             | แกนเฟอร์ไรต์และการเลือกใช้                                   | 24 |
| 4.3             | การกำหนดค่าความหนาแน่นฟลักซ์แม่เหล็กสูงสุด                   | 29 |
| 4.4             | การกำหนดขนาดแกนเฟอร์ไรต์ที่เหมาะสม                           | 29 |
| 4.5             | ช่องอากาศคั่นทางเดินแม่เหล็กในแกนเฟอร์ไรต์                   | 31 |
| 4.6             | ความสัมพันธ์ระหว่างขดไพรมารีและขดเซคันดารีของหม้อแปลงสวิตชิง | 32 |
| บทที่ 5         | วงจรป้อนกลับ   | 34 |
| 5.1             | การควบคุมวงจรภายในอินเวอร์                                   | 35 |
| 5.2             | วงจรตรวจสอบระดับแรงดันของแบตเตอรี่                           | 36 |
| บทที่ 6         | การออกแบบวงจรรองความถี่                                      | 37 |
| 6.1             | วงจรรองความถี่   | 37 |
| 6.2             | การออกแบบวงจรรองความถี่                                      | 38 |
| บทที่ 7         | ผลที่ได้จากการทดลอง  | 40 |
| บทที่ 8         | บทสรุป   | 50 |
| ภาคผนวก         |  |    |
| กิตติกรรมประกาศ |  |    |
| เอกสารอ้างอิง   |  |    |



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### III

## สารบัญภาพ

|   | หน้า |
|---|------|
| รูป 2-1 วงจรเทียบเคียงของ VCCS                            | 3    |
| รูป 2-2 ลักษณะโครงสร้างของ Enhancement มอสเฟต             | 3    |
| รูป 2-3 โครงสร้างและสัญลักษณ์ของมอสเฟต                    | 4    |
| รูป 2-4 แสดงการทำงานของมอสเฟต                             | 5    |
| รูป 2-5 คุณลักษณะการโอนย้ายของมอสเฟตเบอร์ MTP 5N40        | 5    |
| รูป 2-6 Thres hold voltage แปรไปตามอุณหภูมิ               | 6    |
| รูป 2-7 แสดงการเปลี่ยนแปลงค่า $r_{DS(on)}$                | 7    |
| รูป 2-8 ตัวเก็บประจุในมอสเฟต                              | 8    |
| รูป 2-9 แสดงรูปหน้าตัด และสัญลักษณ์ของมอสเฟต              | 9    |
| รูป 2-10 Forward characteristics ของทรานซิสเตอร์-ซอส      | 9    |
| รูป 2-11 แสดงการสวิตช์ของมอสเฟต                           | 12   |
| รูป 2-12 แสดงลักษณะและการสวิตช์ SOA ของมอสเฟต             | 13   |
| รูป 3-1 แสดงรูปคลื่นแบบต่างๆ                              | 16   |
| รูป 3-2 แสดงไดอะแกรมการทำงานของอินเวอร์เตอร์              | 17   |
| รูป 3-3 วงจรทวิน-ที ออสซิลเลเตอร์                         | 17   |
| รูป 3-4 แสดงบล็อกไดอะแกรมของไอซี NE5560                   | 18   |
| รูป 3-5 แสดงลักษณะการเปรียบเทียบกับของสัญญาณ              | 18   |
| รูป 3-6 แสดงสัญญาณในการขับเพาเวอร์มอสเฟต                  | 19   |
| รูป 3-7 แสดงวงจรควบคุมในการขับเพาเวอร์มอสเฟต              | 19   |
| รูป 3-8 แสดงบล็อกไดอะแกรมของไอซี IR2110                   | 20   |
| รูป 3-9 แสดงช่วงเวลาต่างๆ ของอินพุท/เอาท์พุท              | 20   |
| รูป 3-10 แสดงวงจรขับสำหรับบริดจ์อินเวอร์เตอร์             | 21   |
| รูป 3-11 แสดงวงจรถูกตั้งที่ใช้เพาเวอร์มอสเฟต              | 21   |
| รูป 3-12 แสดงการขนานเพาเวอร์มอสเฟต                        | 22   |
| รูป 3-13 วงจรสวิตช์เพาเวอร์ซัพพลาย                        | 23   |
| รูป 4-1 แสดงตัวอย่างขนาดของแกนเฟอร์ไรต์แบบ EE, EI และ ETD | 25   |
| รูป 4-2 แสดงเส้นโค้งฮิสเตอร์เรซิสของแกนเฟอร์ไรต์          | 26   |
| รูป 4-3 แสดงลักษณะที่สมบูรณ์ของกราฟฮิสเตอร์เรซิส          | 27   |
| รูป 4-4 แสดงค่าการสูญเสียในแกนเฟอร์ไรต์                   | 28   |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

|          |  |    |
|----------|--|----|
| รูป 4-5  | แสดงค่ากำลังที่เหมาะสมสำหรับแกนเฟอร์ไรต์                             | 31 |
| รูป 4-6  | แสดงการกำหนดช่องว่างอากาศคั่น  | 32 |
| รูป 4-7  | แสดงความสัมพันธ์ฐานหม้อแปลง  | 33 |
| รูป 5-1  | แสดงหลักการเบื้องต้นของวงจรลูปปิด                                    | 34 |
| รูป 5-2  | แสดงกราฟในการทำงานของไอซี NE5560                                     | 35 |
| รูป 5-3  | แสดงวงจรในการควบคุมแบบลูปปิด   | 35 |
| รูป 5-4  | แสดงความสัมพันธ์ระหว่าง $V_o$ และ $E_i$                              | 36 |
| รูป 5-5  | วงจรตรวจสอบแรงดันแบตเตอรี่   | 36 |
| รูป 6-1  | แสดงรูปแบบต่างๆ ของวงจรกรองความถี่                                   | 37 |
| รูป 6-2  | แสดงชนิดของวงจรกรอง  | 38 |
| รูป 6-3  | วงจร Low pass filter   | 39 |
| รูป 7-1  | แสดงสัญญาณชายนที่ความถี่ 50 เฮิร์ตซ์                                 | 41 |
| รูป 7-2  | แสดงสัญญาณควบคุมที่ได้จากไอซี NE5560                                 | 41 |
| รูป 7-3  | แสดงสัญญาณขั้วมอสเฟตที่ได้จาก IR2110 ชุดที่ 1                        | 42 |
| รูป 7-4  | แสดงสัญญาณขั้วมอสเฟตที่ได้จาก IR2110 ชุดที่ 2                        | 42 |
| รูป 7-5  | แสดงสัญญาณเปรียบเทียบระหว่างไอซี IR2110 ชุดที่ 1 กับ IR2110 ชุดที่ 2 | 43 |
| รูป 7-6  | แสดงสัญญาณเอาต์พุตของหม้อแปลง ก่อนผ่านวงจรกรองสัญญาณ                 | 43 |
| รูป 7-7  | แสดงสัญญาณเอาต์พุตของหม้อแปลง หลังผ่านวงจรกรองสัญญาณ                 | 44 |
| รูป 7-8  |  | 44 |
| รูป 7-9  |  | 45 |
| รูป 7-10 |  | 45 |
| รูป 7-11 |  | 46 |
| รูป 7-12 |  | 46 |
| รูป 7-13 |  | 47 |

## บทที่ 1

### บทนำ

# โครงการอินเวอร์เตอร์ 1 เฟสโดยมอสเฟต (Inverter 1 Phase Power MOSFET)

## 1.1 ความเป็นมาและความสำคัญของปัญหา

ปัจจุบันได้มีการนำเอาอุปกรณ์ทางด้านเพาเวอร์เซมิคอนดักเตอร์ (Power Semiconductor) มาใช้กับงานทางด้านไฟฟ้ากำลัง (Electrical Power) และอิเล็กทรอนิกส์กำลัง (Power-Electronic) กันอย่างกว้างขวาง เนื่องจากได้มีการวิจัย และพัฒนาเทคโนโลยีการผลิตอุปกรณ์เซมิคอนดักเตอร์กันอย่างกว้างขวางทำให้โรงงานอุตสาหกรรมสามารถผลิตอุปกรณ์เหล่านี้ ให้มีพิสัยสูงๆได้เช่นในการผลิต Power Diode, Power Transistor, SCR รวมทั้ง Power MOSFET ซึ่งจะมีพิสัยที่ต่ำกว่าอุปกรณ์ที่กล่าวมาข้างต้นอยู่มาก และถ้าการใช้อุปกรณ์ดังกล่าวเป็นงานที่ใช้กำลังงานไฟฟ้าและแรงดันไม่สูงมากนักเราก็จะใช้เพาเวอร์มอสเฟต (Power MOSFET) มาใช้งานแทนทรานซิสเตอร์ (Transistor) และเอสซีอาร์ (SCR) เนื่องจากการใช้เพาเวอร์มอสเฟต (Power MOSFET) มีข้อดีกว่าเอสซีอาร์ (SCR) คือไม่ต้องใช้อุปกรณ์ในการคอมมิวเตชัน (Commutation) ให้เพาเวอร์มอสเฟต (Power MOSFET) หยุดนำกระแสเหมือนเอสซีอาร์ (SCR) และเพาเวอร์มอสเฟต (Power MOSFET) สามารถควบคุมการทำงานในการเป็นเพาเวอร์สวิตช์ปิดและเปิด (Power Switch on,off) ได้ด้วยแรงดันที่ป้อนให้กับขาเบส (Base) ควบคุมการทำงานในการเป็นเพาเวอร์สวิตช์ปิดและเปิด (Power Switch on,off)

## 1.2 วัตถุประสงค์ของโครงการ

จากการศึกษาและเปรียบเทียบคุณสมบัติของเพาเวอร์มอสเฟต (Power MOSFET) เข้ากับอุปกรณ์ที่ใช้กับการสวิตช์ซิ่ง (Swicthing) อื่นๆเช่นเพาเวอร์ทรานซิสเตอร์ (Power Transistor) หรือเอสซีอาร์ (SCR) จะพบว่าเพาเวอร์มอสเฟตมีความเหมาะสมที่จะนำมาใช้เป็นเพาเวอร์สวิตช์ (Power Switch) กับงานที่ต้องการกำลังไฟฟ้าและแรงดันไฟฟ้าสูงไม่มากนัก ดังนั้นในโครงการนี้จะใช้เพาเวอร์มอสเฟต (Power MOSFET) เป็นตัวสวิตช์ในส่วนของวงจรกำลังโดยจะล่อกันเป็นวงจรบริดจ์แต่เนื่องจากเพาเวอร์มอสเฟตเดี่ยวที่พิสัยกระแสสูงนั้นมีราคาแพง ดังนั้นจึงต้องเอาเพาเวอร์มอสเฟต (Power MOSFET) ที่มีพิสัยต่ำมาต่อขนานกัน

## 1.3 ขอบเขตของโครงการ

ในโครงการนี้จะเป็นการสร้างอินเวอร์เตอร์ (Inverter) ที่มีพิสัยในการจ่ายโหลด 1KW ที่แรงดันอินพุต 24 โวลท์ ( $V_{DC}$ ) และแรงดันเอาท์พุตมีค่า 220 โวลท์ ( $V_{AC}$ ) ในส่วนของวงจรอินเวอร์เตอร์ (Inverter Circuit) จะประกอบด้วยส่วนสำคัญ 2 ส่วนคือวงจรหลัก (Main Circuit)

และส่วนของวงจรถับ (Drive Circuit)

- วงจรหลักทำหน้าที่เปลี่ยนพลังงานไฟกระแสตรงเป็นไฟกระแสสลับ โดยในวงจรหลักจะประกอบด้วยเพาเวอร์มอสเฟต (Power MOSFET) ที่ต่อกันแบบฟูลบริดจ์และหม้อแปลง

- วงจรถับทำหน้าที่ควบคุมให้เพาเวอร์มอสเฟต (Power MOSFET) แต่ละชุดในวงจรถับทำงานตามลำดับที่กำหนดไว้ โดยวงจรถับจะสร้างสัญญาณกระตุ้นสำหรับเพาเวอร์มอสเฟตแต่ละชุด และมีลำดับของสัญญาณเป็นไปตามที่กำหนดไว้แล้วป้อนไปที่ขาเกตของเพาเวอร์มอสเฟต

1.4 วิธีดำเนินงานใช้วงจรวินท์-ที ออสซิลเลเตอร์ (Twin-t Oscillator) สร้างสัญญาณชายนีที่มีความถี่ 50 Hz ที่แรงดัน 5.1 โวลท์ จากนั้นก็นำสัญญาณที่ได้ไปผ่านวงจรถายสัญญาณแบบนออินเวอร์ตติ้ง (Noninverting amp) และวงจรถายสัญญาณแบบอินเวอร์ตติ้ง (Inverting amp) เพื่อให้ได้สัญญาณที่มีอัตราขยายกระแสเพิ่มขึ้นโดยที่แรงดันคงเดิม ดังนั้นสัญญาณที่ได้ทั้งสองจะมีเฟสต่างกัน 180 องศาทางไฟฟ้า และจะนำสัญญาณที่ได้ทั้งสองซึ่งเป็นสัญญาณชายนี (Sine Wave) ไปเปรียบเทียบกับสัญญาณฟันเลื่อย (Saw tools) ภายในไอซีเอ็นอี 5560 (IC NE5560) โดยแรงดันที่เราจะนำไปเปรียบเทียบกับสัญญาณฟันเลื่อยนั้นต้องมีค่าไม่เกิน 5.1 โวลท์ จะนั้นจะทำให้เอาต์พุตของ IC NE5560 ซึ่งเป็นสัญญาณ PWM (Pule With Molation) เกิดการกระเพื่อมจากเอาต์พุตที่ได้จาก IC NE5560 จะมีความถี่ 1 KHz ที่ 9 โวลท์ จากนั้นเราก็นำสัญญาณนี้ไปผ่านวงจรถายสัญญาณแบบนออินเวอร์ตติ้ง (Noninverting amp) อีกทีหนึ่งเพื่อขยายแรงดันอีก 3 เท่า เพราะว่าเราจะเอาสัญญาณที่มีแรงดัน 15 โวลท์ ไปใช้กับ IC IR2110 โดย IC IR2110 จะเป็นตัวสร้างสัญญาณขับเพาเวอร์มอสเฟตอีกทีหนึ่ง เพื่อให้ได้แรงเคลื่อนไฟฟ้าเอาต์พุตคงที่ 220 V<sub>AC</sub> จึงต้องมีวงจรถ้อนกลับ (Feed Back) เพื่อควบคุมความกว้างของสัญญาณ PWM ที่ความถี่ 1 KHz โดยที่ความถี่ยังคงไม่เปลี่ยนแปลง

1.5 ประโยชน์ที่ได้รับจากโครงการ

วัตถุประสงค์ของโครงการก็คือการสร้างอินเวอร์เตอร์ (Inverter) ที่พิกัด 1 KW เพื่อใช้ในการเปลี่ยนแปลงไฟฟ้าที่เป็นระบบไฟฟ้ากระแสตรงที่ได้จาก โครงการกังหันลมผลิตไฟฟ้า (Wind Generator) ให้เป็นไฟฟ้ากระแสสลับเพื่อนำไปใช้งานต่อไป


## บทที่ 2 การใช้งานเพาเวอร์มอสเฟต

### 2.1 นิยามและความหมาย

มอสเฟต (MOSFET) ย่อมาจาก Metal Oxide Semiconductor Field Effect Transistor การทำงานของมอสเฟตโดยการใช้สนามไฟฟ้าเป็นอุปกรณ์ประเภทการควบคุมแหล่งจ่ายด้วยแรงดัน (Voltage controlled source) ซึ่งสามารถเขียนวงจรเทียบเคียงได้ดังรูปที่ 2-1 และมีความสัมพันธ์ของพารามิเตอร์ต่างๆ ดังนี้


$$i_2 = g_m \cdot V_1$$

โดยที่  $g_m$  คือ Transconductor หรือ Mutual conductance



รูปที่ 2-1 Equivalent circuit ของ VCCS

มอสเฟต (MOSFET) แบ่งเป็น 2 ชนิดใหญ่ๆคือ Depletion MOSFET และ Enhancement MOSFET แต่ละชนิดแบ่งได้เป็น PMOS และ NMOS ซึ่งจะกล่าวถึงส่วนประกอบของมอสเฟต (MOSFET) ดังในรูปที่ 2-2 พิจารณาตามรูปที่ 2-2 จะมีสารเอ็นอยู่ 2 บริเวณที่มาต่อเป็นขา Gate วางอยู่ในแท่ง p-substrate ที่ต่อออกเป็นขา Drain และ Source ส่วนช่องว่างระหว่างสารเอ็นเราเรียกว่า Channel และ Channel จะถูกเคลือบด้วยแผ่นบางๆ ของ silicon dioxide layer และ Gate จะสร้างโดยชั้นโลหะวางบนชั้นของ Oxide ดังนั้นลักษณะภายนอกของมอสเฟต (MOSFET) จึงมี 3 ขาคือ Gate, Drain และ Source และเขียนสัญลักษณ์ได้ดังรูปที่ 2-2




รูปที่ 2-2 ลักษณะโครงสร้างของ Enhancement MOSFET

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.2 โครงสร้างของ (Structures)

เพาเวอร์มอสเฟต (Power MOSFET) โดยทั่วไปจะเป็นแบบ N-channel ที่ทำงานใน Enhancement mode ซึ่งมีโครงสร้างและสัญลักษณ์ในรูปที่ 2-3 (ก) และ 2-3 (ข) เพาเวอร์มอสเฟต (Power MOSFET) แต่ละตัวจะประกอบไปด้วยมอสเฟตขนาดเล็กนับพันตัว ซึ่งอยู่บนชิปเดียวกันต่อขนานกัน โดยที่กระแสในทรานซิสเตอร์ขนาดเล็กแต่ละตัวมีทิศทางไหลในแนวตั้ง substrate ของ เพาเวอร์มอสเฟต (Power MOSFET)

จะมี  $N^-$  type epitaxial layer บางๆคั่นอยู่ข้างบนในการทำมอสเฟตแต่ละตัวจะมีการ Diffuse P และ  $N^+$  region ลงบน  $N^-$  type epitaxial layer จากนั้นจะเป็นการทำ Gate กับ epitaxial layer ภายใต้ Gate



รูปที่ 2-3 โครงสร้างและสัญลักษณ์ของมอสเฟต

สำหรับเดรนของมอสเฟตนั้นทำได้โดยการจําอลูมิเนียมที่  $N^+$  และ  $N^-$  Substrate ส่วนซอส จะทำได้โดยการจําอลูมิเนียมลงบนชั้นของ P และ  $N^+$  ได้จากการ Diffuse จากลักษณะการทำซอส ดังกล่าวดังกล่าวทำให้เกิดเป็นไดโอดต่ออยู่กับซอสและคาโอดคือชั้น  $N^+$  และ  $N^-$  ต่ออยู่กับเดรน ดังแสดงในรูปสัญลักษณ์ของมอสเฟต ในรูปที่ 2-3 (ข) ในสภาวะปกติถ้าเราให้แรงดันของเดรน เป็นบวกเมื่อเทียบกับซอสแล้วมอสเฟตจะไม่สามารถนำกระแสได้ เนื่องจากชั้น  $N^-$  และ P จะถูกไบแอสกลับแต่ถ้าเราใส่แรงดันบวกระหว่างเกตกับซอสแล้ว แรงดันบวกจะทำให้อิเล็กตรอนมาออกันที่ชั้น P ภายใต้เกิดเกิดเป็น N-channel เชื่อมระหว่างชั้น  $N^+$  และ  $N^-$  เกิดเป็นกระแสที่ไหลจากเดรนไปยัง

เอกสารนี้เป็นเอกสารที่สงวนเวลาหรือการแข่ง ในเพื่อการศึกษาเท่านั้น ไม่นอญูเห็น ใช้ใช้จะเขียนที่นี้การที่

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซอส เนื่องจากการนำกระแสของมอสเฟตชนิดนี้เกิดจากการไหลของอิเล็กตรอนผ่าน N-channel MOSFET ที่ทำงานใน Enhancement mode MOSFET ตัวเล็กๆแต่ละตัวสามารถทำงานได้อย่างอิสระแต่มอสเฟต (MOSFET) เหล่านี้จะถูกต่อขนานกันโดยการจาบอลูมิเนียมที่ซอส (Source Metal-Lization)

2.3 การทำงานของมอสเฟต


เมื่อป้อนแรงดันให้มีศักดาและขนาดที่เหมาะสม Polysilicon gate จะเหนี่ยวนำชั้น (Layer) ตรงกันข้ามของ Diffuse channel region ซึ่งแสดงโดย  $r_{CH}$  ในรูปที่ 2-4 จะทำให้กระแสไหลจากเดรนไปยังซอสสำหรับแรงดันค่าน้อยๆ ที่ป้อนให้เดรนและซอส กระแสเดรนจะเพิ่มขึ้นอย่างลิเนียร์เมื่อแรงดันเดรนเพิ่มขึ้น กระแสเดรนจะอิ่มตัวเป็นส่วนกำลังสองของแรงดันเกตกับซอส ( $V_{GS}$ )



รูปที่ 2-4 แสดงการทำงานของมอสเฟต

2.4 พารามิเตอร์เพาเวอร์มอสเฟต (Power MOSFET parameters)

ค่าความจุโอนย้าย (Transconductance) ค่าความจุโอนย้ายเป็นพารามิเตอร์ที่สำคัญของมอสเฟตเมื่อทำงานในสภาวะแอคทีฟ (Active) โดยนิยามว่าเป็นอัตราการเปลี่ยนแปลงของกระแสเดรนเทียบกับอัตราการเปลี่ยนแปลงของแรงดันของกระแสเกต ( $g_{fx} = dI_D/dV_{GS}$ ) ค่าความนำโอนย้ายจะเปลี่ยนแปลงตามสภาวะการทำงานดังแสดงในรูปที่ 2-5




รูปที่ 2-5 คุณสมบัติการโอนย้ายของมอสเฟตเบอร์ MTP 5N40

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับการทำงานเป็นสวิตช์ซึ่งจะทำงานระหว่างสภาวะเปิด (on) และปิด (off) ค่าความนำไอออนจะไม่ถูกนำมาใช้ เนื่องจากมอสเฟตนำกระแสเต็มที่จะทำงานอยู่ในช่วงโอห์มมิก (Ohmic region) เมื่อแรงดันเกตมีค่าสูงในช่วงการทำงานนี้ การเพิ่มแรงดันเกตจะมีผลน้อยมากต่อกระแสเดรน ดังนั้น  $g_{fx}$  จึงมีค่าใกล้เคียงศูนย์

### 2.5 แรงดันเทรชโฮล (Threshold Voltage, $V_{GS(th)}$ )

แรงดันเทรชโฮล คือแรงดันเกตต่ำสุดที่ทำให้กระแสเดรนเริ่มไหล โดยทั่วไปจะกำหนดค่าของ  $V_{GS(th)}$  ที่ 1A ในทางปฏิบัติผู้ออกแบบสามารถควบคุมค่าของ  $V_{GS(th)}$  มีค่าต่ำจะทำให้ความเร็วในการสวิตช์สูงขึ้น เพราะว่ากระแสชื่อยาเพื่อประจุ (charge) ให้ตัวเก็บประจุแฝงด้านอินพุต (parasitic input capacitance) แต่ถ้า  $V_{GS(th)}$  มีค่าต่ำเกินไปทำให้เกิดสัญญาณรบกวน (Noise) สามารถจุดมอสเฟตได้เช่นเดียวกับแรงดันทรานเซียนท์ (Transient Voltage) สามารถส่งผ่าน (Couple) ไปยังเกตได้ซึ่งสามารถทำให้มอสเฟตนำกระแสได้เอง Threshold Voltage จะมีค่าไม่คงที่ซึ่งจะไม่เปลี่ยนแปลงไปตามอุณหภูมิของรอยต่อ (Junction temperature) จากรูปที่ 2-6 จะพบว่ามอสเฟตมีสัมประสิทธิ์ทางอุณหภูมิต่ำ (Negative temperature coefficient)




รูปที่ 2-6 Threshold voltage แปรไปตามอุณหภูมิที่เปลี่ยนแปลง

### 2.6 ความต้านทานขณะนำกระแส (On-resistance, $r_{DS(on)}$ )

ค่าความต้านทานขณะนำกระแสของเพาเวอร์มอสเฟตมีความสำคัญ เนื่องจากเป็นตัวกำหนดจำนวนกระแสที่ไหลผ่านเพาเวอร์มอสเฟต โดยไม่ทำให้เกิดการแพร่กระจายกำลัง (Power dissipation) ที่มากเกินไปเมื่อมีการสวิตช์จากสภาวะไม่นำกระแส (off) ไปสู่สภาวะนำกระแส (on) ค่าของ  $r_{DS(on)}$  จะลดลงจากค่าที่สูงมากไปสู่ค่าที่ต่ำมากในการลดค่าของ  $r_{DS(on)}$  ให้มีค่าต่ำสุดนั้นจะต้องให้ค่าของแรงดันเกตมีค่าต่ำพอ เพื่อให้กระแสเดรนมากพอที่จะทำให้มอสเฟตทำงานในช่วงโอห์มมิก (Ohmic region)

จากรูปที่ 2-7 (ก) แสดงให้เห็นการเพิ่มแรงดัน  $V_{GS}$  ให้มีค่ามากกว่า 12 โวลต์ จะไม่มีผลทำเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ให้  $r_{DS(on)}$  มีค่าต่ำลงและการเพิ่ม  $V_{GS}$  ให้สูงขึ้นทำให้เกิดแรงดันสไปค์ (Spike) มีค่ามากกว่าแรงดันสูงระหว่างเกิดกับขอสมีค่า 20 โวลต์ ได้การเพิ่ม  $V_{GS}$  ให้สูงเกินไปจะเพิ่มเวลาในการปิดกระแส (Turn off time) เนื่องจากมีประจุสะสมอยู่ในตัวเก็บประจุด้านอินพุตมากเกินไปและจากรูปที่ 2-7 (ข) จะพบว่าเมื่อกระแสเดรนสูงขึ้นค่าของ  $r_{DS(on)}$  จะสูงขึ้นอีกด้วยซึ่งเป็นสิ่งสำคัญที่ทำให้เห็นว่าพารามิเตอร์ตัวอื่นที่ขึ้นอยู่กับอุณหภูมิเช่นเดียวกันอันเป็นผลกระทบมาจากการเปลี่ยนแปลงค่า  $r_{DS(on)}$



รูปที่ 2-7 แสดงการเปลี่ยนแปลงค่า  $r_{DS(on)}$  ไปตาม

(ก)  $V_{GS}$  และ  $I_D$

(ข) กระแสเดรนและอุณหภูมิ

### 2.7 ตัวเก็บประจุในมอสเฟต (MOSFET Capacitance)

จากโครงสร้างของมอสเฟตจะทำให้เกิดตัวเก็บประจุระหว่างขั้วโลหะของเดรน และขอสกับเกตซึ่งเป็น Polision จะทำให้ตัวเก็บประจุระหว่างเกตกับเดรน  $C_{gd}$  และเกตกับขอส  $C_{gs}$  และหัวต่อ P-N ระหว่างเดรนกับขอสจะทำให้เกิดตัวเก็บประจุด้านขาเข้า (Common source input capacitance,  $C_{rSS}$ ) และตัวเก็บประจุโอนย้ายกลับ (Common source input capacitance,  $C_{rSS}$ ) โดยที่


$$C_{iss} = C_{gd} + C_{gs} \quad (1)$$

$$C_{oss} = C_{gs} + C_{ds} \quad (2)$$

$$C_{rSS} = C_{gd} \quad (3)$$

ตัวเก็บประจุเหล่านี้จะเปลี่ยนแปลงระหว่างเดรนกับขอส ( $V_{DS}$ ) โดยเฉพะอย่างยิ่งในช่วงที่แรงดันระหว่างเดรนกับขอสมีค่าต่ำๆ ดังแสดงใน รูปที่ 2-8 แต่ตัวเก็บประจุเหล่านี้จะเปลี่ยนแปลงอุณหภูมิ น้อยมาก

$V_{DS}$  drain to source voltage (Volt)





รูปที่ 2-8 ตัวเก็บประจุในมอสเฟต (MOSFET capacitance)

ในการใช้งานมอสเฟตค่า  $C_{iss}$  จะเป็นพารามิเตอร์ที่สำคัญ ซึ่งที่ตัวเก็บประจุจะถูกอัดประจุ (Charger) และคายประจุ (Discharge) โดยวงจร (Drive circuit) ซึ่งมีผลต่อการสวิทช์ค่าอิมพีแดนซ์ (Impedance) ของวงจรขั้วจะมีผลอย่างมากต่อความเร็วในการสวิทช์ การเปลี่ยนแปลงจะมีผลกระทบเล็กน้อยต่อค่าเก็บประจุต่างๆ ดังนั้นการเปลี่ยนแปลงอุณหภูมิจะมีผลเล็กน้อยต่อเวลาในการสวิทช์ของมอสเฟตด้วย

### 2.8 ไดโอดระหว่างเดรนกับซอส (Drain-Source Diode)

ในตัวเพาเวอร์มอสเฟตทุกตัวจะมีไดโอดแอบแฝงอยู่ระหว่างเดรนกับซอส ในรูปที่ 2-9 (ก) แสดงรูปหน้าตัดของ TMOS ซึ่งแสดงให้เห็นว่ารอยต่อ P-N เกิดขึ้นจากชั้น P และชั้น N-Epi และเหตุที่พื้นที่หน้าตัดตรงรอยมีขนาดกว้าง ดังนั้นค่าอัตรากระแส (Current Rating) ของไดโอดจึงมีค่าเท่ากับของมอสเฟตไม่ว่าจะเป็นแบบต่อเนื่อง (Continuous) หรือเป็นพัลส์


ในรูปที่ 2-9 (ข) จะพบว่าไดโอดถูกไบแอสตรง (Forward bias) ถ้าซอสมีศักดาเป็นบวกเมื่อเทียบกับเดรน เนื่องจากไดโอดเป็นชิ้นส่วนที่สำคัญจึงได้มีการกำหนดค่า Forward on voltage, Forward turn-on time และ Reverse recovery time ไว้ดังในรูปที่ 2-10



(ก)

(ข)

รูปที่ 2-9 ก) แสดงรูปหน้าตัดของมอสเฟตแบบ NMOS  
 ข) สัญลักษณ์ของมอสเฟตแบบ N-channel  
 โดยรวมเทรนและขอตไดโอด ไว้ในด้วยกัน  
 $V_{SD}$  D-S diode forward on voltage (Volts)



รูปที่ 2-10 Forward characteristics ของเทรน-ขอตไดโอด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้ง **034902**

## 2.9 การขับเคลื่อนของมอสเฟต

ลักษณะสมบัติทางด้านขาเข้าของมอสเฟตนั้นจะมีความแตกต่างกับคุณลักษณะสมบัติด้านขาเข้าของบีเจที (BJT) กล่าวคือกระแสออกของบีเจที นั้นจะควบคุมด้วยกระแส ส่วนกระแสออกของมอสเฟตนั้นจะถูกควบคุมด้วยแรงดันของเกต นอกจากนั้นแล้วความต้านทานขาเข้าของมอสเฟตจะมีค่าสูงมาก คืออยู่ในช่วงจิกะโอห์ม (Gigaohms) ซึ่งทำให้กระแสมีค่าต่ำมากเมื่อเทียบกับบีเจทีขนาดเดียวกัน ดังนั้นการควบคุมมอสเฟตจึงใช้กำลังต่ำกว่าบีเจทีมากมากคุณสมบัตินี้ นับว่าเป็นข้อได้เปรียบของมอสเฟต เมื่อเทียบกับบีเจที

ในสภาวะอยู่ตัวนั้นกระแสที่ใช้ในการขับเคลื่อนของมอสเฟตจะมีค่าน้อยมาก คืออยู่ในช่วงนาโนแอมป์ (Nanoampere) เนื่องจากความต้านทานขาเข้าของมอสเฟตมีค่าสูงขึ้นถึงจิกะโอห์ม ซึ่งทำให้ดูเหมือนกับว่าเราสามารถขับเคลื่อนของเพาเวอร์มอสเฟตได้ โดยวงจรขับที่สามารถจ่ายกระแสออกได้เป็นนาโนแอมป์ แต่ในความจริงแล้วการนำกระแส (Turn on) หรือการหยุดนำกระแส (Turn off) เพาเวอร์มอสเฟตนั้นเราจะต้องชาร์จหรือดิชาร์จ ตัวเก็บประจุด้านขาเข้าของเพาเวอร์มอสเฟตคือ  $C_{iss}$  หรือ  $C_{rss}$  จากแรงดันระดับหนึ่งไปสู่แรงดันอีกระดับหนึ่ง ซึ่งความเร็วในการนำกระแสด้านขาเข้าของมอสเฟต ถ้าเราจะต้องให้การสวิตช์มอสเฟต เป็นไปอย่างรวดเร็วเราจะต้องใช้วงจรขับที่มีความต้านทานขาออกต่ำที่สามารถจ่าย หรือรับกระแสในคอนสวิตช์ได้สูง ทั้งนี้ความเร็วในการสวิตช์ของมอสเฟตจะลดลงตามความต้านทานขาออกของวงจรขับเคลื่อน

เนื่องจากเกตของมอสเฟตจะถูกแยกออกจากช่องนำกระแสด้วยชั้นบางๆ ของซิลิกอนไดออกไซด์ (Silicon dioxide) ซึ่งถ้าแรงดันระหว่างเกตกับซอสซึ่งมีค่าสูงเกินไปอาจทำให้ฉนวนนั้นทะลุและทำให้มอสเฟตเสียหายได้ ดังนั้นผู้ผลิตมักจะบอกแรงดัน  $V_{GS}$  สูงสุดของมอสเฟตมาให้ซึ่งโดยทั่วไปมักจะมีค่า 20 โวลต์ และในวงจรขับเคลื่อนโดยทั่วๆ ไปจะมีการจำกัดแรงดัน  $V_{GS}$  โดยใช้ซีเนอร์ไดโอด (Zener diode) ขนาด 20 โวลต์ สองตัวมาต่ออนุกรมกันโดยต่ออานโอดหรือคาโอดเข้าด้วยกันและต่อคร่อมเกตกับซอสเพื่อจำกัดเกตกับซอสไม่ให้เกิน 20 โวลต์ นอกจากนี้แล้วบางครั้งจะมีการต่อคร่อมความต้านทานเชื่อมระหว่างเกตกับซอสเพื่อป้องกันการนำกระแสของมอสเฟต โดยไม่เจตนาทั้งนี้เราเปิดวงจรเอาไว้ตัวเก็บประจุด้านขาเข้าของมอสเฟตอาจจะถูกชาร์จโดยกระแสรั่วไหล (Leakage current) ทำให้แรงดันระหว่างเกตกับซอสมีค่าสูงกว่า  $V_{GS(th)}$  ซึ่งทำให้มอสเฟตนำกระแสได้ความต้านทานระหว่างเกตกับซอสจะเป็นทางผ่านของกระแสรั่วไหล และรักษาไม่ให้แรงดันระหว่างเกตกับซอสสูงกว่า  $V_{GS(th)}$

## 2.10 ลักษณะสมบัติของการสวิตช์มอสเฟต

เนื่องจากพาหะนำกระแสของมอสเฟตเป็นพาหะข้างมาก (Majority carrier) จึงทำให้ไม่มี Storage time ในตอนหยุดนำกระแสดังนั้นความเร็วในการสวิตช์ของมอสเฟตจึงสูงกว่าความเร็วในการสวิตช์ของมอสเฟตจึงสูงกว่าเร็วในการสวิตช์ของบีเจทีมาก แต่อย่างไรก็ตามการเปลี่ยนแปลงแรงดัน  $V_{GS}$  และ  $V_{DS}$  ยังต้องใช้เวลาในการชาร์จหรือดิชาร์จตัวเก็บประจุที่ใดดังกล่าวมาแล้วดังนั้นเวลาในการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สวิตช์ของมอสเฟตขึ้นอยู่กับกระแสที่ใช้นั้นเองในรูปที่ 2-11 แสดงรูปคลื่นของกระแสเกต ( $I_G$ ) แรงดันเกต ( $V_{GS}$ ) กระแสเดรน ( $I_D$ ) และแรงดันเดรน ( $V_{DS}$ ) ในระหว่างการนำกระแสและหยุดนำกระแสของมอสเฟตซึ่งเราสามารถแบ่งช่วงเวลาออกได้ตามสภาพการประจุของตัวเก็บประจุต้านขาเข้าได้ดังนี้

ในระหว่างการ Turn on เราสามารถแบ่งช่วงเวลาออกได้เป็น 4 ช่วงดังนี้ คือ

$T_1$  คือช่วงเวลาที่  $C_{iss}$  ถูกชาร์จจนกระทั่งมีแรงดันเท่ากับ  $V_{GS(th)}$  มอสเฟตจะยังอยู่ในสภาพปิดกั้นกระแส  $T_1$  นี้จะมีค่าเท่ากับ Turn on delay time  $t_{d(on)}$  คือนับเวลาจากที่แรงดัน  $V_{GS}$  มีค่าประมาณ 10% ของค่าสูงสุดถึงเวลาที่  $V_{DS}$  ลดลงถึงเวลาที่  $V_{DS}$  ลดลง 10% จากแรงดันในสภาวะหยุดนำกระแส

$T_2$  คือช่วงเวลาที่มอสเฟตเริ่มนำกระแสและแรงดัน  $V_{DS}$  ลดลงอย่างรวดเร็ว  $C_{iss}$  มีค่าน้อย ในช่วงนี้แรงดันเกตมีค่าค่อนข้างคงที่  $T_2$  นี้มีค่าประมาณเท่ากับเวลาไต่ขึ้น rise time ( $t_r$ )

$T_3$  คือเวลาที่  $V_{DS}$  และ  $r_{D(on)}$  ลดลงอย่างช้าๆ  $I_D$  จะมีค่าใกล้เคียงเท่ากับค่าสูงสุด และกำลังสูญเสียยังคงมีค่ามากเนื่องจาก  $V_{DS}$  ยังมีค่ามากกว่า  $V_{DS(on)}$  มากในช่วงเวลานี้  $C_{iss}$  จะมีค่าสูงและถูกชาร์จให้มีแรงดันเพิ่มขึ้นอย่างช้าๆ


$T_4$  คือช่วงที่มอสเฟตนำกระแสเกือบจะเต็มที่ แต่  $C_{iss}$  ยังคงถูกชาร์จจนกระทั่งแรงดัน  $V_{DS}$  มีค่าเท่ากับ  $V_{DS(min)}$  และกระแสจะลดลงจนมีค่าเล็กน้อยในระหว่างการหยุดนำกระแส เราสามารถแบ่งช่วงเวลาออกได้เป็น 4 ช่วง คือ

$T_5$  มอสเฟตยังคงนำกระแสเต็มที่ประจุส่วนเกินใน  $C_{gd}$  ถูกดิซชาร์จเรียบร้อยแล้ว

$T_6$  แรงดัน  $V_{DS}$  เพิ่มขึ้นอย่างช้าๆ  $I_D$  ลดลงเล็กน้อย  $C_{iss}$  จะมีค่าสูงและถูกดิซชาร์จให้มีแรงดันลดลงอย่างช้าๆ

$T_7$  แรงดัน  $V_{DS}$  เพิ่มขึ้นอย่างรวดเร็วและมอสเฟตเริ่มเปลี่ยนแปลงไปสู่สถานะหยุดนำกระแส เมื่อ  $V_{GS}, I_D, C_{iss}$  จะมีค่าลดลง

$T_8$  มอสเฟตหยุดนำกระแสแต่  $C_{iss}$  ยังคงถูกดิซชาร์จต่อไปจนกระทั่งแรงดันเป็นศูนย์



รูปที่ 2-11 รูปของการสวิตช์มอสเฟตโดยแสดงรูปคลื่นของ  $V_{GS}, i_G, V_{DS}, i_D$  ทั้งในระหว่าง turn on และ turn off

Turn off delay time,  $t_d(off)$  จะมีค่าปรากฏใน  $T_5 + T_6$  และ Fall time  $t_f$  จะมีค่าประมาณเท่ากับ  $T_7$

ในการสวิตช์มอสเฟตนั้นเราให้ค่าจำกัดความของ  $t_{(on)}$  และ  $t_{(off)}$  เช่นเดียวกันกับในกรณีของ บิเจท์กล่าวคือ


### 2.11 ขีดจำกัดของมอสเฟต

ขีดจำกัดของมอสเฟตนั้นจะถูกกำหนดด้วยพื้นที่ปลอดภัยของมอสเฟต (Safe Operating Area หรือ SOA) ในระนาบของกระแสเดรน ( $I_D$ ) และแรงดันระหว่างเดรนกับซอส ( $V_{DS}$ ) เช่นเดียวกับใน

กรณีบิเจท์ โดยมักจะสามารถหาขีดจำกัดได้เช่นเดียวกันซึ่งในกราฟแสดงการลดลงของมอสเฟต (Power derating curve) เช่นเดียวกับบิเจท์ขอบเขตของ SOA ของมอสเฟตจะคล้ายกับในกรณีของ บิเจท์แต่มอสเฟตนั้นจะมีขอบเขตอันเนื่องมาจาก Secondary breakdown ดังแสดงในรูปที่ 2-12 (ก)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเพื่อการศึกษาเท่านั้น มิฉะนั้นผู้ใดเห็นโดยไม่ขออนุญาตถือว่า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2-12 ก) Forward Bias Safe Operating Area

ข) Switching Safe Operating Area ของ Power MOSFET

อย่างไรก็ดีถึงแม้ว่าผู้ผลิตจะอ้างว่าไม่มีการเกิด Secondary breakdown ในมอสเฟทก็ตามได้มี การพิสูจน์ให้เห็นว่า Secondary breakdown สามารถเกิดขึ้นได้ในมอสเฟทอื่นเนื่องมาจากบัพที่แฝง อยู่ในโครงสร้างของมอสเฟท

นอกจาก Forward Bias Operating Area ผู้ผลิตมอสเฟทอาจจะกำหนดสวิทซ์ซิ่ง SOA ซึ่งเป็นขอบเขตที่ถูกกำหนดด้วยกระแสเดรนสูงสุด IDM และ Breakdown voltage ระหว่างเดรนกับ ซอส  $V_{(DS)DSS}$  ดังแสดงในรูปที่ 2-12 (ข) สวิทซ์ซิ่ง SOA ใช้ได้สำหรับเดรน  $t_{(on)}$  และ  $t_{(off)}$  ซึ่งใช้เวลาในการสวิทซ์ไม่เกิน 1 นาทีและกำลังเฉลี่ยตลอดทั้งรอบของการสวิทซ์จะต้องน้อยกว่า

$$\frac{T_c(max) - T_c}{R_{Jc}}$$

2.12 ชนิดของวงจรรินเวอร์เตอร์โดยใช้เพาเวอร์มอสเฟท

จากการทำงานของเพาเวอร์มอสเฟทเราทราบอยู่แล้วว่าเพาเวอร์มอสเฟทจะถูกควบคุมการทำงาน ในการเป็นสวิทซ์เปิดและปิด โดยการควบคุมแรงดันที่ป้อนให้กับขาเกตและขาคาโอด ( $V_{GK}$ ) และยังมี การป้องกันและควบคุมค่า  $di_A/dt$  และ  $dV_{AK}/dt$  ที่จะขึ้นและส่งผลให้กับเอสซีอาร์เกิดความเสียหาย อีกด้วยเหตุนี้จึงทำให้วงจรการใช้งานของเอสซีอาร์มีข้อยุ่งยากมากมายซึ่งขึ้นอยู่กับการใช้งานและลักษณะ ของโหลดที่จะต้องอยู่ในสภาวะคอมมิวเตชันอีกด้วย และเมื่อเปรียบกับวงจรการใช้งานของอินเวอร์เตอร์ โดยการ Power MOSFET ที่ไม่ค่อยมีค่ายุ่งยากมากนักจึงทำให้มีวงจรการใช้งานเพียงไม่กี่วงจร ดังพอ สรุปลได้เป็น 4 วงจรหลักของการใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 3 อินเวอร์เตอร์ (INVERTER)

อินเวอร์เตอร์เป็นการเปลี่ยนแปลงกำลังไฟฟ้ากระแสตรงให้เป็นไฟฟ้ากระแสสลับ โดยสามารถเปลี่ยนแปลงหรือควบคุมระดับแรงดันไฟฟ้า และความถี่ของไฟฟ้ากระแสสลับได้ซึ่งนำไปใช้ประโยชน์ต่างๆได้ เช่น จ่ายกระแสไฟฟ้าให้กับภาระไฟฟ้า (Load) ในกรณีที่แหล่งจ่ายไฟฟ้าหลักเกิดผิดปกติที่เรียกว่าแหล่งจ่ายไฟฟ้าสำรองหรือ U.P.S. โดยที่แหล่งจ่ายไฟสำรองนี้จะทำการโอนย้ายภาระไฟฟ้าที่ต่ออยู่กับแหล่งจ่ายไฟหลักให้มาต่อกับระบบของอินเวอร์เตอร์ เมื่อเกิดภาวะผิดปกติดังกล่าวในระยะเวลาเพียงไม่กี่วินาที (milli sec.) โดยแปลงไฟจากแบตเตอรี่ที่ประจุไว้ขณะที่มีแหล่งจ่ายไฟฟ้าหลัก หรือการนำเอาอินเวอร์เตอร์มาใช้ในการควบคุมความเร็วของมอเตอร์ไฟฟ้ากระแสสลับ โดยการเปลี่ยนแปลงความถี่ เมื่อความถี่ของไฟฟ้ากระแสสลับเกิดการเปลี่ยนแปลงความเร็วของมอเตอร์ก็จะเปลี่ยนแปลงตามสมการ  $N = 120f/P$  ซึ่งการควบคุมแบบนี้จะต้องรักษาอัตราส่วนของแรงดันต่อความถี่ที่จ่ายเข้ามอเตอร์มีค่า คงที่ทุกๆ ความเร็วที่เปลี่ยนแปลง

หลักการของอินเวอร์เตอร์จะอาศัยการตัดต่อของสวิทช์ที่เป็นสารกึ่งตัวนำ เป็นตัวตัดต่อไฟฟ้ากระแสตรงที่ต่ออยู่กับภาระไฟฟ้า (Load) เช่น ทรานซิสเตอร์, เอสซีอาร์, เพาเวอร์มอสเฟต, ไอจีบีที เป็นต้น เพื่อที่จะทำให้แรงดันที่ตกคร่อมภาระไฟฟ้าเป็นสัญญาณไฟกระแสสลับ ซึ่งในโครงการนี้เป็นการศึกษาโดยการนำเอาเพาเวอร์มอสเฟตมาทำหน้าที่เป็นตัวสวิทช์ของวงจรทางด้านกำลังที่จะเป็นตัวต่อแรงดันไฟฟ้ากระแสตรงที่ต่ออยู่กับภาระไฟฟ้ากระแสสลับที่มีรูปคลื่นเป็นแบบสี่เหลี่ยมคางหมู (Quasi square wave) แล้วนำมาผ่านวงจรกรองความถี่จะรูปคลื่นเป็นแบบขายนัย การควบคุมระดับแรงดันไฟฟ้ามี่ 3 วิธีคือ

1. ควบคุมระดับแรงดันไฟฟ้าที่จ่ายให้กับวงจรอินเวอร์เตอร์ สามารถทำได้โดยใช้วงจรตัดไฟ (Rectifier) ที่สามารถควบคุมระดับแรงดันได้หรือใช้วงจรช็อปเปอร์ (Chopper)
2. ควบคุมระดับแรงดันไฟฟ้าภายในวงจรอินเวอร์เตอร์โดยใช้พัลส์มอดูเลชัน (Pulse Modulation) มีหลายแบบ เช่น พัลส์วีดธ์มอดูเลชัน (Pulse Width Modulation) ,ซิงเกิ้ลพัลส์มอดูเลชัน (Single Modulation) ทำให้เอาท์พุทมีรูปร่างเปลี่ยนไป
3. ควบคุมระดับแรงดันเอาท์พุทโดยใช้ Stepping Transformerวิธีการควบคุมแบบนี้ให้การตอบสนองช้าไม่ค่อยนิยม
4. การควบคุมระดับแรงดันไฟฟ้าภายในวงจรอินเวอร์เตอร์กับการควบคุมระดับแรงดันไฟฟ้ากระแสตรงที่จ่ายให้อินเวอร์เตอร์ ทั้ง 2 วิธีนิยมใช้กันมากโดยมีลักษณะข้อดีและข้อเสียดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| ควบคุมระดับแรงดันไฟฟ้าภายใน       | การควบคุมแรงดันไฟตรงที่จ่ายให้อินเวอร์เตอร์  |
|-----------------------------------|--|
| 1. การตอบสนองต่อความเร็ว          | 1. ตอบสนองช้ากว่าเพราะ Filtering ในแหล่งจ่าย |
| 2. เหมาะกับโหลดสูงๆ               | 2. ไม่เหมาะกับโหลดสูงๆ                       |
| 3. ฮาร์มอนิกส์เอาท์พุทเปลี่ยนแปลง | 3. ฮาร์มอนิกส์เอาท์พุทคงที่                  |
| 4. Filter ยากกว่า                 | 4. Filter ง่าย                               |


ซึ่งในโครงการนี้ จะใช้การควบคุมแรงดันไฟฟ้าแบบปรับค่าแรงดันไฟฟ้าภายในอินเวอร์เตอร์ ซึ่งอินเวอร์เตอร์ที่ใช้นั้นมีหลายแบบโดยแต่ละแบบจะมีข้อดีและข้อเสียต่างกัน ซึ่งขึ้นอยู่กับว่าจะใช้โหลดชนิดใดต้องการสัญญาณแบบไหน ดังรายละเอียดดังนี้

1. แบบคลื่นสี่เหลี่ยม (Square wave)  
เป็นอินเวอร์เตอร์แบบที่ใช้สัญญาณเอาท์พุทเป็นคลื่นสี่เหลี่ยมเป็นชนิดที่สร้างได้ไม่ยาก แต่จะให้เอาท์พุทเป็นคลื่นชาน์เนล  
2. แบบคลื่นสี่เหลี่ยมควอซี (Quasi square wave)  
แบบนี้ได้รับการปรับปรุงมาจากแบบแรก ซึ่งจะกรองเอาสัญญาณชาน์นออกมาได้ง่ายขึ้น และแบบนี้สามารถห้ได้เฉพาะโหลดเท่านั้นเพราะว่าในเอาท์พุทแบบนี้จะยังมีฮาร์มอนิกส์ปะปนอยู่มากดังรูปที่ 3-1 (ข)  
3. แบบ 6 ขั้นและแบบ 12 ขั้น (Six step, Twelve step)

ทั้ง 2 ชนิดนี้ใช้สัญญาณควอซีมารวมกันโดยผ่านหม้อแปลงไฟฟ้า โดยใช้ลักษณะสัญญาณเอาท์พุทใกล้เคียงกับรูปคลื่น Sine จึงสามารถลดอุปกรณ์กรองความถี่ได้เพราะฮาร์มอนิกส์ลดลงแต่การสร้างอินเวอร์เตอร์ชนิดนี้ยุ่งยาก จะสิ้นเปลืองค่าใช้จ่ายเพราะต้องใช้ควอซีหลายๆ ตัวมาต่อขนานกัน และยังต้องใช้หม้อแปลงเพิ่มขึ้นด้วยทำให้มีขนาดใหญ่ และน้ำหนักมากซึ่งวิธีการแบบนี้ใช้กับอินเวอร์เตอร์ที่มีพิกัดสูงดังรูป 3-1(ค),(ง)

#### 4. แบบพัลส์วีดท์มอดูเลชัน (Pulse width Modulation)

แบบนี้จะให้ไม่เหมือนแบบอื่น โดยลักษณะสัญญาณเอาท์พุทเกิดขึ้นจากการมอดูเลทระหว่างคลื่นชาน์นกับคลื่นสามเหลี่ยมซึ่งผลที่ได้จะมีฮาร์มอนิกส์ลำดับที่ต่ำน้อยมากอุปกรณ์กรองความถี่ที่ใช้จึงมีขนาดเล็กแต่สัญญาณแบบนี้มีความยุ่งยากในการสร้างรูปแบบ (Pattern) และแบบนี้มีความเหมาะสมเฉพาะอินเวอร์เตอร์ที่มีพิกัดกำลังไม่ใหญ่มากนัก ดังรูปที่ 3-1 (จ)




รูปที่ 3-2 แสดงไดอะแกรมการทำงานของอินเวอร์เตอร์

1. PWM Control จะทำหน้าที่สร้างสัญญาณควบคุมให้กับเพาเวอร์มอสเฟต
2. เพาเวอร์มอสเฟตประกอบด้วยวงจรมอสเฟต ซึ่งทำหน้าที่ขยายสัญญาณควบคุมที่สร้างขึ้นให้มีกำลังสูงพอเพื่อที่จะขับมอสเฟตได้และอีกส่วนหนึ่งก็คือวงจรถูกำลังซึ่งก็คือตัวเพาเวอร์มอสเฟตนั่นเองซึ่งทำหน้าที่แปลงแรงดันไฟตรงให้เป็นไฟกระแสสลับ
3. วงจรกรองความถี่ (Filter) ทำหน้าที่กรองฮาร์โมนิกส์ต่างๆที่เกิดขึ้นออกไปเนื่องจากวงจรถูกำลังเป็นรูปพัลส์ เพื่อที่ได้เอาท์พุทเป็นขายน
4. วงจรควบคุมการป้อนกลับ (Feedback control) ทำหน้าที่รักษาระดับแรงดันเอาท์พุทให้คงที่

3.1 วงจรสร้างสัญญาณควบคุม PWM (PWM control)

การสร้างสัญญาณควบคุม PWM โดยทั่วไปจะได้ออกมาจากการเปรียบเทียบ (Compare) ระหว่างสัญญาณขายนเวฟกับสัญญาณสามเหลี่ยมซึ่งมีทั้ง 2 ระดับและ 3 ระดับ แต่ในโครงการนี้จะใช้การเปรียบเทียบระหว่างสัญญาณขายนกับสัญญาณฟันเลื่อย โดยวงจรในการสร้างสัญญาณ PWM ในโครงการนี้จะประกอบด้วย


1. วงจรกำเนิดสัญญาณขายนความถี่ 50 เฮิทซ์ (วงจร Twin-T Oscilator) ทำหน้าที่สร้างสัญญาณขายนที่มีความถี่ 50 Hz เพื่อจ่ายให้กับ IC PWM control ดังรูปที่ 3-3




รูปที่ 3-3 วงจร Twin-T Oscilator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. IC PWM control ทำหน้าที่สร้างสัญญาณ PWM เพื่อนำไปป้อนให้วงจรมอสเฟตโดยใช้ ไอซี 2 ตัวเพื่อที่จะสร้างสัญญาณ 2 ชุด (สำหรับเพาเวอร์มอสเฟตแต่ละชุด) โดยภายในไอซีเบอร์ NE5560 ซึ่งเป็นไอซีสำเร็จรูปที่มีการสร้างสัญญาณฟันเลื่อยอยู่ภายในตัวไอซีแล้วนำมาเปรียบเทียบกับสัญญาณที่ป้อนเข้าไปยังตัวไอซีซึ่งอาจเป็นชาน์เนลเวฟ หรือสัญญาณไฟตรงก็ได้ดังสามารถดูได้จาก บล็อกไดอะแกรมและการทำงานของไอซีดังแสดงในรูปที่ 3-4 และเมื่อนำสัญญาณมาเปรียบเทียบกับ แล้วจะได้เอาท์พุทมาในลักษณะของ PWM คือจะมีความกว้างของพัลส์ที่ต่างๆ กันไปโดยมีลักษณะ ดังรูปที่ 3-5



รูปที่ 3-4 แสดงบล็อกไดอะแกรมของไอซี NE5560



รูปที่ 3-5 แสดงลักษณะการเปรียบเทียบกันของสัญญาณ


ในโครงงานนี้จะใช้ความถี่ของสัญญาณฟันเลื่อยที่ประมาณ 1 KHz และสัญญาณฟันเลื่อยที่สร้างขึ้นภายในตัวไอซีจะมีระดับฐาน (Base Level) ของสัญญาณที่ 1.1 โวลท์ และระดับยอด (Peak) ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Level) ของสัญญาณที่ 5.6 โวลท์ จากรูปที่ 3-6 แสดงสัญญาณที่ต้องการใช้ขับเพาเวอร์มอสเฟท



รูปที่ 3-6 แสดงสัญญาณควบคุมในการขับเพาเวอร์มอสเฟท

- (ก) ไปวงจร Drive MOSFET 1
- (ข) ไปวงจร Drive MOSFET 2
- (ค) ไปวงจร Drive MOSFET 3
- (ง) ไปวงจร Drive MOSFET 4




รูปที่ 3-7 แสดงวงจรควบคุมในการขับเพาเวอร์มอสเฟท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 วงจรขับเพาเวอร์มอสเฟต


ในที่นี้จะใช้ไอซีสำเร็จรูปในการขับเพาเวอร์มอสเฟตซึ่งจะใช้ไอซีเบอร์ IR2110 โดยไอซีเบอร์นี้ใช้ในการขับเพาเวอร์มอสเฟตหรือไอซีบีทีซึ่งมันมีความเร็วและใช้กับแรงดันสูงได้ถึง 500 โวลท์ ซึ่งแรงดันที่จ่ายให้กับไอซีตัวนี้จะอยู่ในช่วง 5 - 20 โวลท์ (VDC) และไอซีตัวนี้จะสามารถจ่ายกระแสเอาท์พุทได้ถึง 2 แอมป์ ส่วนวงจรภายในของไอซี IR2110 จะสามารถดูได้จากบล็อกไดอะแกรมซึ่งแสดงการทำงานของไอซี ดังรูปที่ 3-8

Functional Block Diagram



รูปที่ 3-8 แสดงบล็อกไดอะแกรมของไอซี IR2110


การควบคุมพัลส์ทางเอาท์พุทจะแสดงดังรูปที่ 3-9 ซึ่งเป็นการแสดง Input/Output timing diagram จากรูปจะเห็นได้ว่าสัญญาณ Ho,Lo จะมีสัญญาณเหมือนกับ Hin,Lin เมื่อสัญญาณ SD มีสถานะเป็น "Low" แต่ถ้าสัญญาณ SD มีสถานะเป็น "High" สัญญาณ Ho,Lo จะมีสถานะเป็น "Low"



รูปที่ 3-9 แสดง Input/Output Timing diagram

ส่วนวงจรขับสำหรับวงจรบริจท์อินเวอร์เตอร์ (Bridge inverter) นั้นจะเห็นได้ว่า IR2110 นั้นมีการแยกกราวด์ภายในตัวไอซี จึงเป็นการง่ายมากที่จะนำไปใช้ขับเพาเวอร์มอสเฟตได้โดยตรงซึ่งไม่เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ยุ่งยากเหมือนกับการใช้ออปโตไอโซเลเตอร์ (Optoisolator) แยกกราวด์และวงจรขับเพาเวอร์มอสเฟต โดยใช้ IR2110 จะแสดงได้ดังรูป 3-10



รูปที่ 3-10 แสดงวงจรขับสำหรับบริจท์อินเวอร์เตอร์


3.3 วงจรกำลัง

ในวงจรกำลังจะเป็นส่วนของวงจรทางเพาเวอร์และเป็นส่วนที่จ่ายพลังงานไฟฟ้าให้กับโหลดซึ่งก็คือหม้อแปลงกำลัง (Power Transformer) โดยจะใช้เพาเวอร์มอสเฟตเป็นอุปกรณ์ในการสวิตซ์ซึ่งเพาเวอร์มอสเฟตเป็นอุปกรณ์ในการสวิตซ์ซึ่งและจะต่อเพาเวอร์มอสเฟตเป็นแบบวงจรบริดจ์ ดังรูปที่ 3-11 แต่เนื่องจากเพาเวอร์มอสเฟตเดี่ยวที่พิกัดกระแสสูงๆ มีราคาแพงและหายากจึงจำเป็นที่จะเอาเพาเวอร์มอสเฟตที่มีพิกัดต่ำกว่ามาต่อขนานกันการขานมอสเฟตทำได้ง่ายดังในรูปที่ 3-12



รูปที่ 3-11 แสดงวงจรกำลังที่ใช้เพาเวอร์มอสเฟต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3-12 แสดงการขนานเพาเวอร์มอสเฟต

จากรูปที่ 3-11 จะเห็นได้ว่ามอสเฟตจะทำการสวิทซ์ได้จากระดับไฟตรง 24 โวลท์ (VDC) ให้เป็นสัญญาณตามสัญญาณควบคุมแต่มีแรงดันยอกเท่ากับ 24 โวลท์ ได้ออกมาเป็นสัญญาณ PWM แบบ 3 ระดับและเมื่อผ่านการยกกระด้น Step up transformer) ก็จะมีแรงดันให้ถึงระดับที่ต้องการได้จากนั้นก็นำไปผ่านวงจรกรองความถี่เพื่อให้ได้สัญญาณชายนที่มีความถี่ 50 Hz และขนาดที่ต้องการออกมา

#### 3.4 วงจรเพาเวอร์ซัพพลาย และสวิทซ์ซิงเพาเวอร์ซัพพลาย

ในโครงการนี้ในส่วนของวงจรซัพเพาเวอร์มอสเฟตนั้น จำเป็นต้องใช้แหล่งจ่ายไฟที่พิกัดขนาด +15 โวลท์ และ -15 โวลท์ เพราะอุปกรณ์ส่วนใหญ่เป็นไอซีออปแอมป์ (OP-Amp) ซึ่งต้องใช้แหล่งบวกและลบ

จากในโครงการแหล่งจ่ายไฟหลักนั้นเป็นไฟกระแสตรง 24 โวลท์ สำหรับการสร้างไฟ +15 โวลท์ นั้นเราจะใช้ไอซีเรกูเลเตอร์ (IC Regulator) เบอร์ 7815 ส่วนการสร้างไฟ -15 โวลท์ นั้นเราจะใช้ไอซีเรกูเลเตอร์เบอร์ 7915 นั้นได้มาจากหม้อแปลงความถี่สูงที่ใช้แกนเฟอร์ไรท์โดยใช้มอสเฟตเบอร์ IR 9240 เป็นตัวสวิทซ์ซึ่งสามารถสร้างได้ตามรูปที่ 3-13



รูปที่ 3-13 วงจรสวิตชิ่งเพาเวอร์ซัพพลาย  
 เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4 หม้อแปลงสวิตชิง

หม้อแปลงสวิตชิง (Switching Transformer) จากการศึกษาจากรูปแบบที่เป็นไปได้ในลักษณะต่างๆของหม้อแปลงสวิตชิงที่เหมาะสมในการใช้งานการคำนวณขนาดของแกนเฟอร์ไรต์และขนาดของลวดทองแดงรวมทั้งการกำหนดความปลอดภัยทางไฟฟ้า เพื่อความปลอดภัยและลดกำลังงานสูญเสียในหม้อแปลงสวิตชิงขณะทำงาน ดังจะกล่าวรายละเอียดในบทนี้

### 4.1 ส่วนประกอบของหม้อแปลงสวิตชิง

#### - แกนเฟอร์ไรต์ (Ferrite Core)

เฟอร์ไรต์เป็นวัสดุประเภทเฟอร์โรแมกเนติก (Ferromagnetic material) การเหนี่ยวนำทางแม่เหล็กบนแกนเฟอร์ไรต์จะมีผลทำให้เกิดความหนาแน่นของฟลักซ์แม่เหล็กสูงกว่าการเหนี่ยวนำแม่เหล็กที่เกิดขึ้นบนแกนอากาศมากเฟอร์ไรต์มีค่าจลุมตัวของฟลักซ์แม่เหล็กค่อนข้างสูงซึ่งเป็นผลให้เกิดการสูญเสียในตัวมันต่ำที่ความถี่สูงๆ ดังนั้นหม้อแปลงสวิตชิงจึงนิยมใช้แกนเฟอร์ไรต์มากที่สุด

#### - บอบบิ้น (Bobbin)

บอบบิ้น โดยปกติจะทำจากพลาสติกที่ทนความร้อนสูงและไม่ติดไฟ บอบบิ้นจะทำให้การพันขดลวดทำได้ง่ายขึ้นและป้องกันการลัดวงจรระหว่างขดลวดกับแกนเฟอร์ไรต์ได้ บอบบิ้นส่วนใหญ่จะถูกออกแบบให้มีขาหักลวดทองแดง เพื่อความสะดวกในการพันขดลวดและบัดกรีให้ติดกับแผ่น PCB

#### - ลวดทองแดงอาบนํ้ายา (Enamelled Copper Wire)

การพันขดลวดทั้งไพรมารีและเซคันดารีของหม้อแปลงสวิตชิงที่กำลังไม่สูงมากนักปกติจะใช้ลวดทองแดงอาบนํ้ายาพันบนแกนบอบบิ้นเพื่อให้ได้จำนวนรอบตามต้องการ ขนาดของขดลวดทองแดงที่จะใช้พันนั้นขึ้นอยู่กับค่ากระแสสูงสุดที่ผ่านขดลวด ความถี่และผลข้างเคียงอื่นๆ ซึ่งจะกล่าวรายละเอียดในหัวข้อต่อไป


#### - เทปฉนวน (Insulation Tape)

เทปฉนวนใช้พันสำหรับเป็นตัวรองระหว่างชั้นของขดลวดในหม้อแปลงสวิตชิงและมีหน้าที่ในการเป็นตัวแยกส่วนทางไฟฟ้าระหว่างขดลวดไพรมารีและเซคันดารีด้วยวัสดุที่ใช้ทำเทปฉนวน โดยการเลือกใช้จะขึ้นอยู่กับการออกแบบและค่าความปลอดภัยที่ต้องการจากหม้อแปลงสวิตชิงเป็นหลัก

### 4.2 แกนเฟอร์ไรต์และการเลือกใช้

แกนเฟอร์ไรต์สำหรับหม้อแปลงสวิตชิงโดยทั่วไปจะถูกผลิตออกมาให้มีขนาดและรูปร่างต่างๆตามมาตรฐานเดียวกัน เช่น แกนแบบ EI,EE,ETD หรือแกนแบบ POT เป็นต้น ปกติผู้ผลิตจะทำแกนเฟอร์ไรต์ออกมาในลักษณะของคู่ประกบ เพื่อความสะดวกในการประกอบในแกนบอบบิ้น การประกอบ

แกนเฟอร์ไรต์บนบ็อบบิ้น จะทำให้ทางเดินฟลักซ์แม่เหล็กที่เกิดขึ้นในแกนเฟอร์ไรต์มีลักษณะเป็นวงบรรจบกันได้ ตัวอย่างของแกนเฟอร์ไรต์แบบต่างๆ แสดงไว้ในรูปที่ 4-1



รูปที่ 4-1 แสดงตัวอย่างขนาดของแกนเฟอร์ไรต์แบบ EE.EI และ ETD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


แกนในกลุ่มนี้จะมีขนาดต่างๆ ให้เลือกใช้งานได้เป็นจำนวนมากโดยสามารถให้กำลังงานได้ตั้งแต่ 5 วัตต์ ไปจนถึง 10 กิโลวัตต์

- ลักษณะของเนื้อสารที่ใช้ทำแกนเฟอร์ไรต์ ชนิดของเนื้อสารแกนเฟอร์ไรต์ที่แตกต่างกัน

จะให้คุณสมบัติทางแม่เหล็กของแกนเฟอร์ไรต์ แตกต่างกันด้วยถึงแม้จะมีขนาดต่างกันทุกประการก็ตาม ในแผ่นข้อมูลเนื้อสารที่มาพร้อมกับแกนเฟอร์ไรต์นั้น จะต้องมียาละเอียดคุณสมบัติเนื้อสารแสดงไว้เสมอ ข้อมูลสำคัญที่ความจะทำความเข้าใจและศึกษาไว้ก็คือเส้นโค้งฮิสเทอรีซิส (Hysteresis curve) และค่าการสูญเสียในแกนเฟอร์ไรต์ (Core Loss)


เส้นโค้งฮิสเทอรีซิส (Hysteresis curve)

เส้นโค้งฮิสเทอรีซิสจะแสดงความสัมพันธ์ระหว่างค่าความหนาแน่นของฟลักซ์แม่เหล็ก (B) ที่เกิดขึ้นในแกนเฟอร์ไรต์กับความเข้มของสนามแม่เหล็ก (H) ที่เกิดขึ้นจากการเหนี่ยวนำของขดลวดที่พันบนแกนในรูปที่ 4-2 (ก) และ 4-2 (ข) จะแสดงลักษณะของเส้นโค้งฮิสเทอรีซิสของเนื้อสารชนิด 3C8 และ 3C6A ตามลำดับซึ่งผลิตโดยผู้ผลิตคือ FERROXCUBE จากรูปจะเห็นว่า ค่าความหนาแน่นฟลักซ์



รูปที่ 4-2 (ก)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4-2 (ข)

รูปที่ 4-2 แสดงเส้นโค้งฮิสเทอรีซิสของแกนเฟอร์ไรต์ที่เป็นเบ็สารชนิด 3C8

(ก) และ 3C6A (ข) (ที่มา : Ferroxcube)

แม่เหล็ก B จะมีค่าเพิ่มขึ้นเมื่อความเข้มของสนามแม่เหล็ก H มีค่าเพิ่มขึ้นจนถึงจุดหนึ่งที่มีความหนาแน่นซึ่งมีความหนาแน่นฟลักซ์แม่เหล็ก B มีค่าเพิ่มขึ้นน้อยมาก แม้จะมีการเพิ่มขึ้นของความเข้มสนามแม่เหล็ก H ก็ตามจากจุดดังกล่าวจะ เรียกว่า แกนเริ่มมีการอิ่มตัวของฟลักซ์แม่เหล็ก (Saturation)

โดยปกติผู้ผลิตจะแสดงกราฟของเส้นโค้งฮิสเทอรีซิสเพียงครั้งเดียว เนื่องจากอีกครั้งหนึ่งของเส้นโค้งฮิสเทอรีซิสจะมีลักษณะเหมือนกันทุกประการ เพียงแต่จะมีลักษณะการกลับที่สลับเท่านั้น ดังแสดงในรูปที่ 4-3



รูปที่ 4-3

แสดงลักษณะที่สมบูรณ์ของเส้นโค้งฮิสเทอรีซิสซึ่งจะมีลักษณะ

สมมาตรของกราฟซีกบนและซีกล่าง


(ปกติผู้ผลิตจะให้กราฟในซีกบนมาเท่านั้นดังในรูปที่ 4-2)

การใช้งานแกนเฟอร์ไรต์ในหม้อแปลงสวิตชิงจะ ต้องระวังไม่ให้แกนเฟอร์ไรต์เกิดการอิ่มตัวขึ้นได้ ดังนั้นโดยทั่วไปในการออกแบบสวิตชิงจึงควรกำหนดค่าความหนาแน่นฟลักซ์แม่เหล็ก B ที่เกิดขึ้นได้ในแกนขณะทำงานมีค่าไม่เกินครึ่งหนึ่งของค่าความหนาแน่นฟลักซ์แม่เหล็กสูงสุดก่อนอิ่มตัวของแกนเฟอร์ไรต์เพื่อความปลอดภัย

ค่าการสูญเสียในแกนเฟอร์ไรต์ (Core Loss)

การสูญเสียที่เกิดขึ้นในแกนเฟอร์ไรต์จะทำให้แกนเฟอร์ไรต์ร้อน ซึ่งมีสาเหตุหลัก 2 ประการ คือการสูญเสียที่เกิดจากลักษณะฮิสเตอร์รีซิสของแกน (Hysteresis Loss) และการสูญเสียจากการเกิดกระแสไหลวนภายในแกนเฟอร์ไรต์ (Eddy Current Loss)

ที่ความถี่ต่ำกว่า 100 KHz การสูญเสียจากการเกิดกระแสไหลวนในแกนจะมีค่าน้อยสำหรับแกนที่มีขนาดไม่ใหญ่มากนัก ดังนั้นการสูญเสียที่ก่อให้เกิดความร้อนในแกนอาจพิจารณาได้จากการสูญเสียทางฮิสเตอร์รีซิสเพียงอย่างเดียว ตัวอย่างกราฟแสดงค่าการสูญเสียที่เกิดขึ้นในแกนเฟอร์ไรต์แสดงไว้ในรูปที่ 4-4 (ก) และ 4-4 (ข) ปกติค่ากำลังการสูญเสียจะถูกระบุไว้เป็นมิลลิวัตต์ต่อหนึ่งลูกบาศก์เซนติเมตร ( $mW/cm^3$ ) และมีค่าขึ้นอยู่กับค่าความหนาแน่นฟลักซ์แม่เหล็ก ความถี่การใช้งานรวมถึงอุณหภูมิขณะใช้งานของแกนเฟอร์ไรต์



รูปที่ 4-4 แสดงค่าการสูญเสียในแกนเฟอร์ไรต์ของเนื้อสารชนิด 3CS(ก) และ 3C6A(ข) (ที่มา : Ferroxcube)

4.3 การกำหนดค่าความหนาแน่นฟลักซ์แม่เหล็กสูงสุดในแกนหม้อแปลง  
ค่าความหนาแน่นฟลักซ์แม่เหล็กในแกนหม้อแปลงจะขึ้นอยู่กับจำนวนรอบของขดลวด ไพรมารี่  
และขนาดของแกน จากกฎฟาราเดย์จะได้ว่า

$$\Delta B = \frac{V \cdot U(N_p \cdot A_e)}{e} \cdot 10^8$$

- เมื่อ  $\Delta B$  คือ ค่าความหนาแน่นฟลักซ์แม่เหล็กที่เกิดขึ้นในแกน เป็นเกาส์  
 $V$  คือ ค่าแรงดันที่ตกคร่อมขดไพรมารี เป็นโวลต์  
 $N_p$  คือ ค่าจำนวนรอบของขดไพรมารี เป็นรอบ  
 $A_e$  คือ ขนาดพื้นที่หน้าตัดของแกน เป็นตารางเซนติเมตร  
 $e$  คือ ช่วงเวลาที่มีการเปลี่ยนแปลงฟลักซ์แม่เหล็กเกิดขึ้น เป็นวินาที

จะเห็นได้ว่ายิ่งจำนวนรอบของขดลวดไพรมารีมีค่าน้อยลงค่าความหนาแน่นฟลักซ์ที่เกิดขึ้นจะยิ่ง  
มีค่ามากซึ่งการลดจำนวนรอบของขดไพรมารีลง จะทำให้สามารถใช้ขดลวดทองแดงขนาดใหญ่ขึ้นได้และ  
สามารถทนกระแสได้สูงทำให้หม้อแปลงให้กำลังได้สูงขึ้นอย่างไรก็ตามหากความหนาแน่นฟลักซ์แม่เหล็ก  
มีค่าเพิ่มขึ้นจนถึงจุดอิ่มตัวจะทำให้แรงดันตกคร่อมขดไพรมารีมีค่าลดลงอย่างรวดเร็วแรงดันเกินทุกขดไป  
ตกคร่อมที่เพาเวอร์ทรานซิสเตอร์ขณะที่นำกระแสสูงๆแทนทำให้เพาเวอร์ทรานซิสเตอร์พังและเสียหาย  
ได้ และความหนาแน่นฟลักซ์แม่เหล็กมีค่าสูงจะทำให้เกิดการสูญเสียภายในแกนสูงขึ้นอีกด้วย ดังนั้นการ  
กำหนดค่าความหนาแน่นฟลักซ์แม่เหล็กสูงสุดที่ยอมให้เกิดในแกนเฟอร์ไรต์ของหม้อแปลงขณะทำงานจึง  
มีข้อคำนึงอยู่ถึง 2 ประการคือ

1. แกนเฟอร์ไรต์จะต้องไม่อิ่มตัวขณะทำงาน
2. ค่าความหนาแน่นฟลักซ์แม่เหล็กสูงสุดที่เกิดขึ้นในแกนขณะทำงานจะต้องเกิด  
การสูญเสียในแกนเฟอร์ไรต์ที่ต่ำสุด

#### 4.4 การเลือกขนาดแกนเฟอร์ไรต์ที่เหมาะสม

การใช้แกนเฟอร์ไรต์ที่มีขนาดใหญ่เกินไปสำหรับหม้อแปลงสวิตซิ่ง จะเป็นการสิ้นเปลืองค่าใช้จ่าย  
โดยไม่จำเป็นส่วนการใช้แกนเฟอร์ไรต์ที่มีขนาดเล็กเกินไป ขดลวดและแกนเฟอร์ไรต์จะร้อนมากเกิน  
ที่เหมาะสมสำหรับแกนเฟอร์ไรต์ขนาดต่างๆ พิจารณาได้จากหน้าตัดของแกน ( $A_e$ ) และขนาดช่องสำหรับ  
พันขดลวดของบ็อบบิน ( $A_w$ ) โดยอาจคำนวณได้จากสมการต่างๆ ดังต่อไปนี้

- สำหรับแกนที่ใช้กับหม้อแปลงของฟอร์เวิร์ดคอนเวอร์เตอร์

$$P = \frac{0.5 \Delta B(\max).f.Ae.Aw}{D} * 10^{-3}$$

- สำหรับแกนที่ใช้กับหม้อแปลงของฟูล-ฟูลคอนเวอร์เตอร์

$$P = \frac{\Delta B(\max).f.Ae.Aw}{D} * 10^{-3}$$

- สำหรับแกนที่ใช้กับหม้อแปลงของฮาล์ฟบริดจ์และฟูลคอนเวอร์เตอร์

$$P = \frac{1.4 \Delta B(\max).f.Ae.Aw}{D} * 10^{-3}$$

โดยที่  $B(\max)$  = ค่าความหนาแน่นฟลักซ์สูงสุดในแกน เฟอร์ไรต์เป็นเกาส์

$f$  = ความถี่การทำงานของแกนเฟอร์ไรต์ เป็นเฮิรตซ์


$Ae$  = พื้นที่หน้าตัดของแกนเฟอร์ไรต์ เป็นตารางเซนติเมตร

$Aw$  = พื้นที่ช่องสำหรับพันขดลวดของขั้วบับ เป็นตารางเซนติเมตร

$D$  = ค่าความหนาแน่นกระแสในขดไฟโรวารี เป็นเซอร์คูลาร์มิล/แอมป์

รูปที่ 4-5 แสดงค่ากำลังที่แนะนำสำหรับแกนขนาดต่างๆ ในการใช้งานที่ความถี่ 20 KHz ถึง 100 KHz ซึ่งคำนวณได้จากสมการที่นำมาโดยกำหนดค่าความหนาแน่นของกระแส 10 โวลท์ 500 เซอร์คูลาร์มิล/แอมป์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4-5 แสดงค่ากำลังที่เหมาะสมสำหรับแกนเฟอร์ไรต์  
ขนาดต่าง ๆ เมื่อใช้กับฮาร์ดพรีจิกต์และฟูลคอนเวอร์เตอร์

#### 4.5 ช่องอากาศคั่นทางเดินแม่เหล็กในแกนเฟอร์ไรต์ (Air Gap)

การกำหนดช่องอากาศคั่นทางเดินแม่เหล็กในแกนเฟอร์ไรต์ (Air Gap) ในแกนเฟอร์ไรต์เป็นวิธีการอย่างหนึ่งที่ใช้ป้องกันการอิ่มตัวบนแกนเฟอร์ไรต์ และช่วยให้การสะสมพลังงานของขดลวดในหม้อ

แปลตวิตที่วัดได้บนแกนได้ด้วย สหยาไรทีตามช่องอากาศคั่นแกนเฟอร์ไรต์จะทำให้เกิดการแพร่กระจายสัญญาณรวมกัน I:MI สหกวม และอาจรวมรวมคู่กรณียกนออกได้เช่นกัน

สำหรับแกนเฟอร์ไรต์แบบ (E,F,I,E'I) และ (O,T) สามารถกำหนดลักษณะของช่องอากาศคั่นในแกนได้ 2 ลักษณะดังรูปที่ 4-6 (ก) และ (ข) คือการกำหนดช่องอากาศที่คั่นแกนกลางอย่างเดียว และการคั่นแกนด้วยช่องอากาศระหว่างคู่ประกบ



รูปที่ 4-6 แสดงการกำหนดช่องอากาศคั่น  $l_e$  ที่แกนกลาง(ก) และการคั่นช่องอากาศ  $l_e$  ระหว่างคู่ประกบของแกนเฟอร์ไรต์(ข)


การคั่นแกนกลางด้วยช่องอากาศระหว่างคู่ประกบสามารถทำได้ง่ายกว่าการคั่นช่องอากาศที่แกนกลาง ซึ่งทำได้โดยการใช้แผ่นฉนวนที่มีความหนาเป็นครึ่งหนึ่งของระยะช่องอากาศคั่นที่ต้องการนำมาคั่นระหว่างแกนนอกของคู่ประกบ ส่วนการกำหนดช่องอากาศที่คั่นแกนกลางต้องสั่งโดยตรงจากผู้ผลิตแกนเฟอร์ไรต์หรือชุดแกนกลางออกเองเพื่อให้ได้ระยะช่องอากาศคั่นตามต้องการ

**มีข้อสังเกตคือ** การคั่นช่องอากาศระหว่างคู่ประกบความหนาแน่นของแผ่นฉนวนคั่นที่ใช้จะมีค่าเพียงครึ่งหนึ่งของระยะช่องอากาศคั่นที่ต้องการเท่านั้น เนื่องจากช่องอากาศที่เกิดขึ้นจะคั่นทางเดินฟลักซ์แม่เหล็กถึงสองครั้งในแกน ดังนั้นระยะช่องอากาศคั่นที่ได้จึงเป็นผลรวมของระยะช่องอากาศที่เกิดขึ้นทั้งหมด

#### 4.6 ความสัมพันธ์ระหว่างขดไฟโรมารีและขดเซคันดารีของหม้อแปลงสวิตซิ่ง

หม้อแปลงสวิตซิ่งจะมีความสัมพันธ์ของขดไฟโรมารี และเซคันดารีเป็นไปตามทฤษฎีของหม้อแปลงทั่วไป ผลของจำนวนรอบและค่าของแรงดันที่เกิดขึ้นในวงจรรูปที่ 4-7 จะเป็นดังนี้

$$\frac{V_p}{V_s} = \frac{N_p}{N_s} = \frac{I_s}{I_p}$$



รูปที่ 4-7 แสดงความสัมพันธ์ฐานของหม้อแปลง

- และ  
เมื่อ
- $N_p/N_s = \sqrt{L_p/L_s}$
  - $N_p$  คือ จำนวนรอบของขดไพรมารี
  - $N_s$  คือ จำนวนรอบของขดเซคันดารี
  - $V_p$  คือ ค่าแรงดันตกคร่อมขดไพรมารี
  - $V_s$  คือ ค่าแรงดันตกคร่อมขดเซคันดารี
  - $L_p$  คือ ค่าความเหนี่ยวนำของขดไพรมารี
  - $L_s$  คือ ค่าความเหนี่ยวนำของขดเซคันดารี
  - $I_p$  คือ ค่ากระแสที่ไหลผ่านขดไพรมารี
  - $I_s$  คือ ค่ากระแสที่ไหลผ่านขดเซคันดารี

มีข้อสังเกตคือ แรงดัน  $V_p$  เป็นค่าแรงดันตกคร่อมขดไพรมารีซึ่งเกิดจากการเปลี่ยนแปลงของฟลักซ์แม่เหล็กภายในแกนของหม้อแปลงเนื่องจากมีกระแสไหลผ่านขดไพรมารี ไม่ใช่ค่าแรงดันอินพุต  $V_i$  โดย  $V_p$  จะมีค่าเป็นไปตามสมการ

$$V_p = N_p A_e (dB/dt) * 10^{-8}$$

และค่า  $V_p$  ที่เกิดขึ้นจะมีค่าใกล้เคียงกับค่า  $V_i$  แต่ถ้าแกนเฟอร์ไรต์เกิดการอิ่มตัว อัตราการเปลี่ยนแปลงของฟลักซ์แม่เหล็ก ( $dB/dt$ ) จะมีค่าน้อยหรือเป็นศูนย์ แรงดันตกคร่อม  $V_p$  จะมีค่าลดลงอย่างรวดเร็วเหมือนกับเกิดการลัดวงจร และจะมีผลต่อการทำงานของหม้อแปลงและวงจรที่เกี่ยวข้องด้วย

## บทที่ 5 วงจรมีป้อนกลับ (Feed Back)

### 5.1 การควบคุมวงจรมีป้อนกลับในอินเวอร์เตอร์


ส่วนของวงจรมีป้อนกลับเป็นส่วนที่ใช้ในการปรับค่าของเอาต์พุต ที่จะจ่ายให้กับโหลดอยู่ในขนาดที่แน่นอนเวลาที่หรือเกือบจะคงที่ กล่าวคือเพื่อให้เอาต์พุตออกมานั้นมีเรกูเลชัน (Regulation) ที่ดีนั่นแ่กาในขณะที่โหลดมีการเปลี่ยนแปลงซึ่งในโครงงานนี้จะควบคุมแรงดันเอาต์พุตให้คงที่โดยการควบคุมระดับแรงดันไฟฟ้าภายในวงจรมีป้อนกลับ ซึ่งจะทำให้โดยการปรับค่าความกว้างของพัลส์ให้มีความกว้างเพิ่มขึ้นเมื่อระดับแรงดันเอาต์พุตลดลง และปรับความกว้างของพัลส์ให้แคบลงเมื่อเอาต์พุตมีความกว้างเกินกว่าปกติ จากรูปที่ 5-1 แสดงหลักการเบื้องต้นของการควบคุมแรงดันแบบลูปปิด (Closed loop)




รูปที่ 5-1 แสดงหลักการเบื้องต้นของวงจรมีป้อนกลับ

ซึ่งควบคุมแบบลูปปิดใน โครงงานนี้จะใช้ไอซี NE5560 ซึ่งเป็นไอซีที่สร้างสัญญาณพัลส์ที่กว้างขึ้นเองโดยจะทำการตรวจจับแรงดันทางเอาต์พุตโดยผ่านหม้อแปลง เพื่อลดระดับของแรงดันลงมาแล้วนำมาผ่านวงจรมีป้อนกลับไดโอด (Bridge diode) แล้วผ่านคาปาซิเตอร์อีกทีหนึ่งเพื่อทำให้ระดับแรงดันที่ได้ออกมาเรียบ เมื่อได้แรงดันไฟกระแสตรงก็จะนำมาป้อนยังขา 16 ของไอซีเบอร์ NE5560 โดยที่ขา 16 จะเป็นขาที่ใช้สำหรับควบคุมขนาดของสัญญาณพัลส์ให้มีความกว้างเพิ่มขึ้นหรือลดลง คือถ้าแรงดันไฟตรงที่เข้ามาที่ขานี้มีค่าสูงขึ้นก็จะทำให้ขนาดของสัญญาณพัลส์มีค่าลดลงเป็นผลให้ความกว้างสัญญาณพัลส์มีค่าเพิ่มขึ้นและเมื่อระดับแรงดันไฟตรงลดลงก็จะทำให้ความสูงของสัญญาณพัลส์เพิ่มขึ้นเป็นผลให้ความกว้างของสัญญาณพัลส์แคบลง และจะไม่ทำให้ความถี่ของสัญญาณพัลส์ที่ใช้อยู่เปลี่ยนแปลง โดยระดับแรงดันไฟตรงที่ต่ำสุดที่สามารถจะทำให้เกิดการปรับระดับความสูงของสัญญาณพัลส์คือที่ 8.4 โวลท์ หรือที่  $V_z$  โดยในโครงงานนี้จะใช้ระดับแรงดันไฟตรงที่ 12 โวลท์

ดังนั้นจึงสามารถปรับระดับความกว้างของพัลส์สูงสุดที่ค่า 8.4 โวลท์ นั้นเองจากในรูปที่ 5-2 จะแสดงการทำงานของไอซีตัวนี้



รูปที่ 5-2 แสดงกราฟในการทำงานของไอซีตัวนี้




รูปที่ 5-3 แสดงวงจรในการควบคุมแอมเพอริต

5.2 วงจรตรวจสอบระดับแรงดันของแบบเตอวี


การทำงานของวงจรดังแสดงรูปที่ 5-4 โดยสมมุติว่า  $E_i$  เป็นสัญญาณรูปสามเหลี่ยม (เพื่อให้ง่าย ต่อการอธิบายการทำงานของวงจร) จากรูปจะเห็นได้ว่าเมื่อ  $E_i$  มากกว่า  $V_{LTP}$  ขณะที่  $V_{(O)}$  จะเท่ากับ  $+V$  และเมื่อที่  $E_i$  มีค่าน้อยกว่า  $V_{LTP}$  จะเห็นว่า  $V_{(O)}$  จะเท่ากับ  $-V$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5-4 แสดงความสัมพันธ์ระหว่าง  $V_o$  และ  $E_i$

เมื่อนำสัญญาณ  $V_{O1}$  ผ่านวงจรอินตึงแอมป์ (Inverting Amp) ดังรูปที่ 5-5 เอาท์ของ  $V_{O2}$  จะกลับเฟสกับ  $V_{O1}$  นั่นคือเมื่อแบตเตอรี่มีแรงดันต่ำกว่า  $V_{LT}$  ทรานซิสเตอร์จะนำกระแสซึ่งรีเลย์ ก็จะทำงนคอนแทกที่ต่อด้านเอาท์ทุกก็จะตัดไหลออกจากวงจรและเมื่อประจุแบตเตอรี่จนกระทั่งแรงดัน  $V_{UT}$  ทรานซิสเตอร์ก็จะหยุดทำงานคอนแทนของรีเลย์ก็จะต่อกับไหลตามปกติ




รูปที่ 5-5 วงจรตรวจสอบแรงดันแบตเตอรี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 6 การออกแบบวงจรกรองความถี่

### 6.1 วงจรกรองความถี่ (Filter circuit)

เนื่องมาจากอุปกรณ์ทวิภาคีอิเล็กทรอนิกส์เมื่อเกิดการสวิตช์จะมีผลของฮาร์โมนิกส์ออกมาฮาร์โมนิกส์เป็นสัญญาณความถี่ของอุปกรณ์ไฟฟ้าที่สวิตช์ต่อร่วมกันอยู่ ดังนั้นวงจรกรองความถี่จึงถูกนำมาใช้สำหรับการควบคุมการปล่อยสัญญาณทางด้านเอาต์พุตของอินเวอร์เตอร์ไม่ว่าเอาต์พุตจะเป็นของอินเวอร์เตอร์ที่ใช้ในการควบคุมแบบใดก็ตามจะมีฮาร์โมนิกส์ปะปนอยู่ด้วยเสมอ และจะขึ้นอยู่กับว่าอินเวอร์เตอร์ชนิดใดจะให้ฮาร์โมนิกส์อันต่ำต่ำออกมาปริมาณกัน เพราะฮาร์โมนิกส์ลำดับต่ำจะมีผลต่อความถี่ธรรมชาติมากกว่าอันต่ำสูง ที่วิธีการกำจัดฮาร์โมนิกส์ทำได้โดยการนำสัญญาณผ่านวงจรกรองความถี่ (Filter) ที่จะมีทั้งชุดอนุกรม (Series element) และชุดขนาน (shunt element) ดังในรูปที่ 6-1



รูปที่ 6-1 แสดงลักษณะทั่วไปของวงจรกรองความถี่


โดยที่วงจรทางชุดขนานจะพิจารณาระยะฮาร์โมนิกส์ และวงจรทางชุดอนุกรมจะใช้วิเคราะห์แรงดันฮาร์โมนิกส์ที่เกิดขึ้น ซึ่งการลดค่าฮาร์โมนิกส์ ซึ่งขึ้นอยู่กับอัตราส่วนของค่าอิมพีแดนซ์ของโหลดกับค่าอิมพีแดนซ์ของวงจรถนนาน กล่าวคือ

$$E_L / E_1 = Z_0 / (Z_1 + Z_2)$$

$$Z_0 = (Z_2 * Z_L) / (Z_2 + Z_L)$$

เนื่องจากเอาต์พุตเรกติไฟเออร์ (Rectifier) จะมีทั้งส่วนที่เป็น AC. และ DC. ปะปนกันอยู่ และส่วนที่มี AC. ปะปนนี้จะเรียกว่าริปลเปิ้ลแฟคเตอร์ (Ripple factor,  $\gamma$ ) ค่าริปลเปิ้ลส่วนนี้เราไม่ต้องการ ดังนั้นจึงต้องมีวงจรกำจัดส่วนนี้ออกไปเรียกว่าวงจรฟิลเตอร์ซึ่งจะมีอุปกรณ์ 2 ชนิด มาต่อทาง





รูปที่ 6-3 วงจร Low pass filter

จากความสัมพันธ์

$$2\pi f = 1 / (LC)$$

ในการคำนวณเราจะตัดค่ากำหนดค่าคาปาซิเตอร์ออกมาก่อน จากนั้นจึงนำไปแทนค่าจะได้

$$L = 1 / (4\pi^2 f^2 C) \text{ เฮนรี่}$$

เมื่อรู้ค่าอินดักแตนซ์และกระแสที่ผ่านอินดักแตนซ์ จากนั้นจะนำไปหาค่าแรงดันจาก

$$V = I * X_L = I * (2\pi f L) \text{ โวลต์}$$

เมื่อรู้ค่าแรงดัน จากนั้นเราก็หาค่าจำนวนรอบจาก

$$V = 4.44 f N B A \text{ โวลต์}$$

จากนั้นเราก็หาขนาดของแกนอากาศ โดย

$$L = \mu_0 N^2 A / 2g$$

โดยที่  $\mu_0$ :  $4\pi * 10^{-7}$

A : พื้นที่หน้าตัดของแกนเหล็ก ตารางเมตร

g : ความกว้างของช่องอากาศ เมตร


**ข้อควรจำ** ในการออกแบบวงจรกรองความถี่โดยวิธีการคำนวณข้างต้นแม้ได้ค่าต่าง ๆ มาแล้วก็ตามแต่ในทางปฏิบัติเราจำเป็นต้องปรับค่าคาปาซิเตอร์ และอินดักเตอร์ให้เหมาะสมด้วย

บทที่ 7  
ผลที่ได้จากการทดลอง


ตารางที่ 1 แสดงผลที่ได้จากการทดลอง

| โหลดไฟ<br>(ดวง) | วัตต์ (W) | Vo (Volt) | Io (Amp) | รูปที่ได้<br>แสดง |
|-----------------|-----------|-----------|----------|-------------------|
| 0               | 0         | 220       | 0        | รูปที่ 7-8        |
| 1               | 100       | 150       | 0.1      | รูปที่ 7-9        |
| 2               | 200       | 100       | 0.4      | รูปที่ 7-10       |
| 3               | 300       | 75        | 0.6      | รูปที่ 7-11       |
| 4               | 400       | 60        | 1        | รูปที่ 7-12       |
| 5               | 500       | 50        | 1.15     | รูปที่ 7-13       |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 7-1 แสดงสัญญาณไซน์ที่มีความถี่ 50 เฮิรตซ์




รูปที่ 7-2 แสดงสัญญาณควบคุมที่ได้จากไอซี NE5560

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 7-3 แสดงสัญญาณขั้วมอสเฟตที่ได้จาก IR2110 ชุดที่ 1




รูปที่ 7-4 แสดงสัญญาณขั้วมอสเฟตที่ได้จาก IR2110 ชุดที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 7-5 แสดงสัญญาณเปรียบเทียบระหว่างไอซี IR2110 ชุดที่ 1 กับ IR2110 ชุดที่ 2




รูปที่ 7-6 แสดงสัญญาณเอาต์พุตของหม้อแปลง ก่อนผ่านวงจรกรองสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 7-7 แสดงสัญญาณเอาต์พุตของหม้อแปลง หลังผ่านวงจรกรองสัญญาณ




รูปที่ 7-8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 7-9




รูปที่ 7-10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 7-11



รูปที่ 7-12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 7-13

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 8 สรุปผลการทดลอง

จากผลการทดลองจะเห็นว่าขณะไม่ได้ต่อโหลด (No Load) สัญญาณเอาต์พุตจะออกมาใกล้เคียงรูปคลื่นไซน์ (Sine Wave) เมื่อทำการต่อโหลดจะเห็นว่าสัญญาณที่ได้จะเปลี่ยนไปและระดับแรงดันของสัญญาณที่ได้มานี้จะมีค่าตกลงเมื่อมีการต่อโหลดมากขึ้นและสัญญาณจะมีการเพี้ยนไปมา และเมื่อมีการควบคุมแบบลูปิกจะมีเรกกูเลชัน (Regulation) ของระดับแรงดันที่ดีขึ้นมากแต่แรงดันที่ได้ก็จะมีผลลดลง

### แนวทางในการแก้ไข

1. ในส่วนของเพาเวอร์มอสเฟตเนื่องจากเพาเวอร์มอสเฟตเป็นอุปกรณ์ที่บอบบาง ดังนั้นถ้าหากใช้งานที่พิกัดนาน ๆ อาจทำให้มอสเฟตเสียหายได้ง่าย จึงต้องคำนึงถึงความปลอดภัยของเพาเวอร์มอสเฟตด้วยโดยเพิ่มวงจรสแน็บเบอร์ป้องกันแรงดันเกินเข้าไป และเนื่องจากอินเวอร์เตอร์ที่ทำอยู่ใช้แรงดันจากแบตเตอรี่ 24 โวลท์ ดังนั้นอินเวอร์เตอร์ที่ใช้กับแรงดันต่ำ ๆ จะทำให้เกิดการสูญเสียมากซึ่งโดยทั่วไปอินเวอร์เตอร์จะใช้แรงดันอินพุต ตั้งแต่ 100 โวลท์ขึ้นไป
2. ควรจะเปลี่ยนเพาเวอร์มอสเฟตเป็นไอจีบีที (IGBT) เพราะไอจีบีทีเป็นอุปกรณ์ที่เอาต์พุตของเพาเวอร์มอสเฟต และเพาเวอร์ทรานซิสเตอร์มารวมอยู่ในตัวเดียวกัน ดังนั้นจึงใช้งานได้เป็นอย่างดี ซึ่งในปัจจุบันก็นิยมใช้กันอย่างกว้างขวาง
3. ในส่วนของวงจรรองความถี่ต้องมีการออกแบบคำนวณวงจรเสียใหม่ เพราะแรงดันของเอาต์พุตยังไม่เป็นรูปคลื่นไซน์เวฟที่สมบูรณ์
4. ในส่วนของหม้อแปลงขึ้น (Step Transformer) นอกจากจะต้องพันให้มีอัตราส่วนถึงระดับที่ต้องการแล้วในส่วนของตะป็นก็ควรจะมีการพันอย่างดี เพื่อในเรกกูเลชันของหม้อแปลงตีมีแรงดันตกน้อยลงเมื่อรับโหลดมาก ๆ
5. ในส่วนของวงจรควบคุมจะมีการเพิ่มเติมในส่วนของการควบคุมกระแสและแรงดันเข้าไปในการควบคุมลูปิกด้วยเพื่อเพิ่มความปลอดภัยให้กับระบบด้วย

ส่วนของวงจรสวิทช์ซึ่งเพาเวอร์ซัพพลาย สามารถจ่ายแรงดันได้ตามต้องการ คือ +15 โวลท์, -15 โวลท์ แต่จะมีเสียงดังเนื่องจากใช้งานที่ความถี่สูง และเกิดจากการพันหม้อแปลงไม่ดีเท่าที่ควร เป็นผลให้เกิดเสียงผ่านออกมาได้ แนวทางแก้ไขก็คือ ควรจะใช้ความถี่ที่ใช้คือ 25 KHz ซึ่งความถี่ที่สูงขึ้นเสียงจะเบากว่านี้ และควรจะพันหม้อแปลงให้ดีกว่านี้ด้วย

จากที่กล่าวมาแล้วข้างต้น ถ้าได้มีการพัฒนาต่อไปก็จะเป็นการเพิ่มประสิทธิภาพให้กับอินเวอร์เตอร์เพื่อที่จะนำไปใช้งานได้เป็นอย่างดี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SWITCHED-MODE POWER SUPPLY CONTROL CIRCUIT

NE/SE5560


DESCRIPTION

The NE/SE5560 is a control circuit for use in switched mode power supplies. This single monolithic chip incorporates all the control and housekeeping (protection) functions required in switched mode power supplies, including an internal temperature compensated reference source, internal Zener reference, sawtooth generator, pulse width modulator, output stage and various protection circuits.

FEATURES

- Stabilized power supply
- Temperature compensated reference source
- Sawtooth generator
- Pulse width modulator
- Remote on/off switching
- Current limiting
- Low supply voltage protection
- Loop fault protection
- Demagnetization/overvoltage protection
- Maximum duty cycle clamp
- Feed forward control
- External synchronization


PIN CONFIGURATION



ABSOLUTE MAXIMUM RATINGS

| PARAMETER                       | RATING      | UNIT |
|---------------------------------|-------------|------|
| Supply                          |             |      |
| Voltage sourced                 | +18         | V    |
| Current sourced                 | 30          | mA   |
| Output transistor               |             |      |
| Output current                  | 40          | mA   |
| Collector voltage (Pin 15)      | +18         | V    |
| Max. emitter voltage (Pin 14)   | +5          | V    |
| Operating temperature (ambient) |             |      |
| SE5560                          | -55 to +125 | °C   |
| NE5560                          | 0 to 70     | °C   |
| Storage temperature range       | -65 to +150 | °C   |

BLOCK DIAGRAM



## SWITCHED-MODE POWER SUPPLY CONTROL CIRCUIT

NE/SE5560

DC ELECTRICAL CHARACTERISTICS ( $T_A = 25^\circ\text{C}$ ,  $V_{CC} = 12\text{V}$  unless otherwise specified)

| PARAMETER   | TEST CONDITIONS  | SE5560 |       |       | NE5560 |       |       | UNIT                  |
|---|--|--------|-------|-------|--------|-------|-------|-----------------------|
|   |  | Min    | Typ   | Max   | Min    | Typ   | Max   |                       |
| <b>Reference Sections</b>   |  |        |       |       |        |       |       |                       |
| Internal reference voltage ( $V_{REF}$ )                          | 25°C   | 3.69   | 3.72  | 3.81  | 3.57   | 3.72  | 3.95  | V                     |
| Temperature coefficient of $V_{REF}$                              | Over temperature   | 3.65   |       | 3.85  | 3.53   |       | 4.00  | V                     |
| Internal Zener reference ( $V_2$ )                                | $I_2 = -7\text{ mA}$   | 7.8    | 8.4   | 9.0   | 7.6    | 8.4   | 9.0   | V                     |
| Temperature coefficient of $V_2$                                  |  |        | 200   |       |        | -200  |       | ppm/°C                |
| <b>Oscillator Section</b>   |  |        |       |       |        |       |       |                       |
| Frequency range   | Over temperature   | 50     |       | 100k  | 50     |       | 100k  | Hz                    |
| Initial accuracy oscillator                                       | $R = 5\text{ k}\Omega$   |        | 5     |       |        | 5     |       | %                     |
| Duty cycle range  | $f_c = 20\text{ kHz}$  | 0      |       | 98    | 0      |       | 98    | %                     |
| <b>Modulator</b>  |  |        |       |       |        |       |       |                       |
| Modulation input current  | Voltage at Pin 5 = 2V<br>Over temperature                        |        | 0.2   | 20    |        | 0.2   | 20    | $\mu\text{A}$         |
| <b>Housekeeping Function</b>                                      |  |        |       |       |        |       |       |                       |
| Pin 6, input current  | at 2V<br>Over temperature  |        | 0.2   | 20    |        | 0.2   | 20    | $\mu\text{A}$         |
| Pin 6, duty cycle limit control                                   | (for 50% maximum duty cycle)<br>15 kHz to 50 kHz<br>41% of $V_2$ | 40     | 50    | 60    | 40     | 50    | 60    | % of duty cycle       |
| Pin 1, low supply voltage protection thresholds                   |  | 8      | 9.0   | 10.5  | 8      | 9.0   | 10.5  | V                     |
| Pin 3, feedback loop protection trip threshold                    |  | 400    | 600   | 720   | 400    | 600   | 720   | mV                    |
| Pin 3, pull up current  | at 2V<br>Over temperature  | -7     | -15   | -35   | -7     | -15   | -35   | $\mu\text{A}$         |
| Pin 13, demagnetization/over voltage protection trip on threshold |  | 470    | 600   | 720   | 470    | 600   | 720   | mV                    |
| Pin 13, input current   | at 0.25V<br>25°C   |        | 0.6   | 10    |        | 0.6   | 10    | $\mu\text{A}$         |
| Pin 16, feed forward duty cycle control                           | Over temperature<br>Voltage at Pin 16 = 2V <sub>2</sub>          | 30     | 40    | 50    | 30     | 40    | 50    | % original duty cycle |
| *Pin 16, feed forward input current                               | at 16V, $V_{CC} = 18\text{V}$<br>25°C                            |        | 0.2   | 5     |        | 0.2   | 5     | $\mu\text{A}$         |
|   | Over temperature   |        |       | 10    |        |       | 10    | $\mu\text{A}$         |
| <b>External Synchronization</b>                                   |  |        |       |       |        |       |       |                       |
| Pin 9 off   |  | 0      |       | 0.8   | 0      |       | 0.8   | V                     |
| on  |  | 2      |       | $V_2$ | 2      |       | $V_2$ | V                     |
| sink current  | Voltage at Pin 9 = 0V, 25°C                                      |        | -85   | -100  |        | -85   | -100  | $\mu\text{A}$         |
|   | Over temperature   |        |       | -125  |        |       | -125  | $\mu\text{A}$         |
| <b>Remote</b>   |  |        |       |       |        |       |       |                       |
| Pin 10 off  |  | 0      |       | 0.8   | 0      |       | 0.8   | V                     |
| on  |  | 2      |       | $V_2$ | 2      |       | $V_2$ | V                     |
| sink current  | at 0V<br>25°C  |        | -85   | -100  |        | -85   | -100  | $\mu\text{A}$         |
|   | Over temperature   |        |       | -125  |        |       | -125  | $\mu\text{A}$         |
| <b>Current Limiting</b>   |  |        |       |       |        |       |       |                       |
| Pin 11, $I_{L1}$  | Voltage at Pin 11 = 250 mV,<br>25°C                              |        | -2    | -10   |        | -2    | -10   | $\mu\text{A}$         |
| $I_{CP}$  | Over temperature   |        |       | -20   |        |       | -20   | $\mu\text{A}$         |
| Single pulse inhibit delay  | Inhibit delay time for 20%<br>overdrive at 40 mA $I_{CP}$        |        | 0.7   | 0.8   |        | 0.7   | 0.8   | $\mu\text{s}$         |
| Trip Levels: Shut down, slow start                                |  | 0.560  | 0.600 | 0.700 | 0.560  | 0.600 | 0.700 | V                     |
| Current limit   |  | 1.400  | 0.480 | 0.500 | 0.400  | 0.480 | 0.500 | V                     |
| <b>Error Amplifier</b>  |  |        |       |       |        |       |       |                       |
| Output voltage swing ( $V_{OL}$ )                                 |  | 6.2    |       | 9.5   | 6.2    |       | 9.5   | V                     |
| Output voltage swing ( $V_{OH}$ )                                 |  |        |       | 0.7   |        |       | 0.7   | V                     |
| Open loop gain  |  | 54     | 60    |       | 54     | 60    |       | dB                    |
| Feedback resistor   |  | 10k    |       | 10k   |        |       |       | $\Omega$              |
| Small signal bandwidth  |  |        | 3     |       |        | 3     |       | MHz                   |

# SWITCHED-MODE POWER SUPPLY CONTROL CIRCUIT


NE/SE5560

## DC ELECTRICAL CHARACTERISTICS (Continued)

| PARAMETER  | TEST CONDITIONS  | SE5560 |     |     | NE5560 |     |     | UNIT         |
|--|--|--------|-----|-----|--------|-----|-----|--------------|
|  |  | Min    | Typ | Max | Min    | Typ | Max |              |
| Output Stage<br>$V_{CE(SAT)}$ $I_C = 40\text{mA}$<br>Output current (pin 15)<br>Max emitter voltage (pin 14) |  | 40     | 5   | 0.5 | 40     | 5   | 0.5 | V<br>mA<br>V |
| Supply Voltage/Current<br>$I_{CC}$   | $I_2 = 0$ , voltage fed.<br>$V_{CC} = 12\text{V}$ , $25^\circ\text{C}$<br>Over temp. |        |     | 10  |        |     | 10  | mA           |
| $V_{CC}$   | $I_{CC} = 10\text{mA}$ ,<br>current feed   | 20     |     | 23  | 19     |     | 24  | mA<br>V      |
| $V_{CC}$   | $I_{CC} = 30\text{mA}$ ,<br>current feed   | 20     |     | 30  | 20     |     | 30  | V            |

## TYPICAL PERFORMANCE CHARACTERISTICS

## MAXIMUM PIN VOLTAGES




| NE5560                           |                      |
|----------------------------------|----------------------|
| FUNCTION                         | MAXIMUM VOLTAGE      |
| 1. $V_{CC}$                      | -12 volts            |
| 2. $V_2$                         | Do not force (28.4V) |
| 3. Feedback                      | $V_2$                |
| 4. Gain                          | $V_2$                |
| 5. Modulator                     | $V_2$                |
| 6. Duty Cycle Control            | $V_2$                |
| 7. $R_T$                         | Current force mode   |
| 8. $C_T$                         | $V_2$                |
| 9. External Sync                 | $V_2$                |
| 10. Remote On/Off                | $V_2$                |
| 11. Current Limiting             | $V_{CC}$             |
| 12. GND                          | GND                  |
| 13. Demagnetization/Over-voltage | $V_{CC}$             |
| 14. Output (Emit)                | $V_2$                |
| 15. Output (Collector)           | $V_{CC} - 1V_{BE}$   |
| 16. Feed forward                 | $V_{CC}$             |

# SWITCHED-MODE POWER SUPPLY CONTROL CIRCUIT



NE/SE5560

## TYPICAL PERFORMANCE CHARACTERISTICS (continued)


GRAPH FOR DETERMINING  $\delta$  MAX



SOFT-START MIN DUTY CYCLE vs  $R_1 - R_2$




POWER DERATING CURVE



PA MAX @ Tc = 100 C = 100 W  
 = (PA MAX) \* (125 - Tc) / 25

NE5560 VOLTAGE CURRENT FED SUPPLY CHARACTERISTICS




CURRENT FED DROPPING RESISTOR




SEE DC ELECTRICAL CHARACTERISTICS FOR CURRENT FED VCC RANGE.

REGULATION vs ERROR AMP CLOSED LOOP GAIN




TRANSFER CURVE OF PULSE WIDTH MODULATOR DUTY CYCLE vs INPUT VOLTAGE



## SWITCHED-MODE POWER SUPPLY CONTROL CIRCUIT

NE/SE5560

## TYPICAL PERFORMANCE CHARACTERISTICS (continued)



## THEORY OF OPERATION

The following functions are incorporated:

- A temperature compensated reference source.
- An error amplifier with pin 3 as input. The output is connected to pin 4 so that the gain is adjustable with external resistors.
- A sawtooth generator with a TTL-compatible synchronizer input (pins 7, 8, 9).
- A pulse-width modulator with a duty-cycle range from 0 to 95%.

The PWM has two additional inputs:

Pin 6 can be used for a precise setting of  $f_{max}$ .

Pin 5 gives a direct access to the modulator, allowing for real constant current operation.)

- A gate at the output of the PWM provides a simple dynamic current limit.
- A latch that is set by the flyback of the sawtooth and reset by the output pulse of the above-mentioned gate prohibits double pulsing.
- Another latch functions as a start-stop circuit; it provides a fast switch-off and a slow start.
- A current protection circuit that operates via the start-stop circuit. This is a combined function with the current

limit circuit, therefore pin 11 has two trip-on levels: the lower one for cycle-by-cycle current limiting, the upper one for current protection by means of switch-off and slow-start.

- A TTL-compatible remote on/off input at pin 10, also operating via the start-stop circuit.
- An inhibit input at pin 13. The output pulse can be inhibited immediately.
- An output gate that is commanded by the latches and the inhibit circuit.
- An output transistor of which both the collector (pin 15) and the emitter (pin 14) are externally available. This allows for normal or inverse output pulses.
- A power supply that can be either voltage or current driven (pins 1 and 12). The internally generated stabilized output voltage  $V_2$  is connected to pin 2.
- A special function is the so-called feed-forward at pin 16. The amplitude of the sawtooth generator is modulated in such a way that the duty cycle becomes inversely proportional to the voltage on this pin:  $\delta = 1/V_{16}$ .
- Loop fault protection circuits assure that the duty cycle is reduced to zero or a low value for open or short-circuited feedback loops.

## Stabilized Power Supply (Pins 1, 2, 12)

The power supply of the NE5560 is of the well-known series regulation type and provides a stabilized output voltage of typically 5.5 volts.

This voltage  $V_2$  is also present at pin 2 and can be used for precise setting of  $f_{max}$  and to supply external circuitry. Its maximum current capability is 5mA.

The circuit can be fed directly from a DC voltage source between 10.5V and 16V or can be current driven via a limiting resistor. In the latter case, internal pinchoff resistors will limit the maximum supply voltage: typical 23V for 10mA and maximum 30V for 30mA.

The low supply voltage protection is active when  $V_{(1-12)}$  is below 10.5V and inhibits the output pulse (no hysteresis).

When the supply voltage surpasses the 10.5V level, the IC starts delivering output pulses via the slow-start function.

The current consumption at 12V is less than 10mA, provided that no current is drawn from  $V_2$  and  $R_{(7-12)} \geq 20k\Omega$ .

## SWITCHED MODE POWER SUPPLY CONTROL CIRCUIT

NE/SE5560

## The Sawtooth Generator

Figure 2 shows the principal circuitry of the oscillator. A resistor between pin 7 and pin 12 (ground) determines the constant current that charges the timing capacitor C(8-12).

This causes a linear increasing voltage on pin 8 until the upper level of 5.6V is reached. Comparator H sets the RS flip flop and Q1 discharges C(8-12) down to 1.1V, where comparator L resets the flip-flop. During this flyback time, Q2 inhibits the output.

Synchronization at a frequency lower than the free-running frequency is accomplished via the TTL gate on pin 9. By activating this gate ( $V^5 < 2V$ ), the setting of the sawtooth is prevented. This is indicated in Figure 3.

Figure 4 shows a typical plot of the oscillator frequency against the timing capacitor. The frequency range of the NE5560 goes from  $<50\text{Hz}$  up to  $>100\text{kHz}$ .

## Reference Voltage Source

The internal reference voltage source is based on the bandgap voltage of silicon. Good design practice assures a temperature dependency typically  $\pm 100\text{ppm}/^\circ\text{C}$ . The reference voltage is connected to the positive input of the error amplifier and has a typical value of 3.72V.

## Error Amp Compensation

For closed loop gains less than 40 dB, it is necessary to add a simple compensation capacitor as shown in Figures 4, 5.




Figure 2




Figure 3

## ERROR AMPLIFIER COMPENSATION




Figure 4

## ERROR AMPLIFIER




Figure 5



# SWITCHED MODE POWER SUPPLY CONTROL CIRCUIT

## Remote On/Off Circuit (Pin 10)

In systems where two or more power supplies are used, it is often necessary to switch these supplies on and off in a sequential way. Furthermore, there are many applications in which a supply must be switched by a logical signal. This can be done via the TTL-compatible remote on/off input on pin 10. The output pulse is inhibited for levels below 0.6V. The output of the IC is no longer blocked when the remote on/off input is left floating or when a voltage > 2V is applied. Start up occurs via the slow-start circuit.

## The Output Stage

The output stage of the NE5560 contains a flip flop, a push-pull driven output transistor, and a gate, as indicated in Figure 14. The flip flop is set by the flyback of the sawtooth. Resetting occurs by a signal either from the PWM or the current limit circuit. With this configuration, it is assured that the output is switched only once per period, thus prohibiting double pulsing. The collector and emitter of the output transistor are connected to respectively pin 15 and pin 14, allowing for normal or inverted output pulses. An internally grounded emitter would cause intolerable voltage spikes over the bonding wire, especially at high output currents.

This current capability of the output transistor is 40mA peak for  $V_{CE} = 0.4V$ . An internal clamping diode to the supply voltage protects the collector against over-voltages. The maximum voltage at the emitter (pin 14) must not exceed +5V. A gate, activated by one of the set or reset pulses, or by a command from the start-stop circuit will immediately switch-off the output transistor by short-circuiting its base. The external inhibitor (pin 13) operates also via this base.

## Demagnetization Sense

As indicated in Figure 14, the output of this NPN comparator will block the output pulse, when a voltage above 0.6V is applied to pin 13. A specific application for this function is to prevent saturation of forward converter transformers. This is indicated in Figure 15.

## Feed-Forward (Pin 16)

The basic formula for a forward converter is

$$V_{out} = \frac{dV_{in}}{n} \quad (n = \text{transformer ratio})$$




Figure 14




Figure 15

# SWITCHED MODE POWER SUPPLY CONTROL CIRCUIT

NE/SE5560

This means that in order to keep  $V_{OUT}$  at a constant value, the duty cycle  $d$  must be made inversely proportional to the input voltage. A preregulation (feed-forward) with the function  $d \sim 1/V_{IN}$  can ease the feedback-loop design.

This loop now only has to regulate for load variations, which require only a low feedback gain in the normal operation area. The transformer of a forward converter must be designed in such a way that it does not saturate, even under transient conditions, where the maximum inductance is determined by  $d_{max} \times V_{IN, max}$ . A regulation of  $d_{max} \sim 1/V_{IN}$  will allow for a considerable reduction or simplification of the transformer. The function of  $d \sim 1/V_{IN}$  can be realized by using pin 16 of the NE5560.

Figure 16 shows the electrical realization. When the voltage at pin 16 exceeds the stabilized voltage  $V_Z$  (pin 2), it will increase the charging current for the timing capacitor on pin 8.

The operating frequency is not affected, because the upper trip level for sawtooth increases also. Note that the  $d_{max}$  voltage on pin 6 remains constant because it is set via  $V_Z$ . Figure 17 visualizes the effect on  $d_{max}$  and the normal operating duty cycle  $d$ . For  $V_{16} = 2 \times V_Z$  these duty cycles have halved. The graph for  $d = f(V_{16})$  is given in Figure 18. (Note:  $V_{16}$  must be less than Pin 1 voltage.)

## APPLICATIONS

### NE/SE5560 Push-Pull Regulator

This application describes the use of the Signetics NE/SE5560 adapted to function as a push-pull switched mode regulator, as shown in Figures 19 and 20.

Input voltage range is +12 to +18V for a nominal output of +30 and -30V at a maximum load current of 1A with an average efficiency of 81%.

Features include feed forward input compensation, cycle-to-cycle drive current protection and other voltage sensing, line (to positive output) regulation < 1% for an input range of +13 to +16V and load regulation to positive output of < 3% for  $\Delta I_L(\pm)$  of 0.1 to 1 Amp.

The main pulse width modulator operates to 45 kHz with power switching at 24 kHz.




Figure 16




Figure 17




Figure 18

1

**Description**

The μA741 is a high performance monolithic operational amplifier constructed using the Fairchild Planar Epitaxial process. It is intended for a wide range of analog applications. High common mode voltage range and absence of latch up tendencies make the μA741 ideal for use as a voltage follower. The high gain and wide range of operating voltage provide superior performance in integrator, summing amplifier, and general feedback applications.

- No Frequency Compensation Required
- Short Circuit Protection
- Offset Voltage Null Capability
- Large Common Mode And Differential Voltage Ranges
- Low Power Consumption
- No Latch Up


**Absolute Maximum Ratings**

|  |                 |
|--|-----------------|
| <b>Storage Temperature Range</b>                 |                 |
| Metal Can and Ceramic DIP                        | -65°C to +175°C |
| Molded DIP and SO-8                              | -65°C to +150°C |
| <b>Operating Temperature Range</b>               |                 |
| Extended (μA741AM, μA741M)                       | -55°C to +125°C |
| Commercial (μA741EC, μA741C)                     | 0°C to +70°C    |
| <b>Lead Temperature</b>                          |                 |
| Metal Can and Ceramic DIP (soldering, 60 s)      | 300°C           |
| Molded DIP and SO-8 (soldering, 10 s)            | 265°C           |
| <b>Internal Power Dissipation<sup>1, 2</sup></b> |                 |
| 8L-Metal Can                                     | 1.00 W          |
| 8L-Molded DIP                                    | 0.93 W          |
| 8L-Ceramic DIP                                   | 1.30 W          |
| SO-8   | 0.81 W          |
| <b>Supply Voltage</b>                            |                 |
| μA741A, μA741, μA741E                            | ± 22 V          |
| μA741C   | ± 18 V          |
| <b>Differential Input Voltage</b>                |                 |
|  | ± 30 V          |
| <b>Input Voltage<sup>3</sup></b>                 |                 |
|  | ± 15 V          |
| <b>Output Short Circuit Duration<sup>4</sup></b> |                 |
|  | Indefinite      |

**Notes**

1.  $T_{j\max}$  = 150°C for the Molded DIP and SO-8, and 175°C for the Metal Can and Ceramic DIP.
2. Ratings apply to ambient temperature at 25°C. Above this temperature, derate the 8L-Metal Can at 6.7 mW/°C, the 8L-Molded DIP at 7.5 mW/°C, the 8L-Ceramic DIP at 8.7 mW/°C, and the SO-8 at 6.5 mW/°C.
3. For supply voltages less than ± 15 V, the absolute maximum input voltage is equal to the supply voltage.
4. Short circuit may be to ground or either supply. Rating applies to 125°C case temperature or 75°C ambient temperature.

**Connection Diagram**  
**8-Lead Metal Package**  
**(Top View)**




Lead 4 connected to case.

**Order Information**

| Device Code | Package Code | Package Description |
|-------------|--------------|---------------------|
| μA741HM     | 5W           | Metal               |
| μA741HC     | 5W           | Metal               |
| μA741AHM    | 5W           | Metal               |
| μA741EHC    | 5W           | Metal               |


**Connection Diagram**  
**8-Lead DIP and SO-8 Package**  
**(Top View)**



**Order Information**

| Device Code | Package Code | Package Description  |
|-------------|--------------|----------------------|
| μA741RM     | 6T           | Ceramic DIP          |
| μA741RC     | 6T           | Ceramic DIP          |
| μA741SC     | KC           | Molded Surface Mount |
| μA741TC     | 9T           | Molded DIP           |
| μA741ARM    | 6T           | Ceramic DIP          |
| μA741ERC    | 6T           | Ceramic DIP          |
| μA741ETC    | 9T           | Molded DIP           |

Equivalent Circuit



7

μA741

μA741 and μA741C

Electrical Characteristics  $T_A = 25^\circ\text{C}$ ,  $V_{CC} = \pm 15\text{ V}$ , unless otherwise specified.

| Symbol             | Characteristic                        | Condition   | μA741   |      |     | μA741C |      |     | Units |
|--------------------|---------------------------------------|---|---|------|-----|--------|------|-----|-------|
|                    |                                       |   | Min   | Typ  | Max | Min    | Typ  | Max |       |
| $V_{IO}$           | Input Offset Voltage                  | $R_S \leq 10\text{ k}\Omega$                            |   | 1.0  | 5.0 |        | 2.0  | 6.0 | mV    |
| $V_{IO\text{adj}}$ | Input Offset Voltage Adjustment Range |   |   | ± 15 |     |        | ± 15 |     | mV    |
| $I_{IO}$           | Input Offset Current                  |   |   | 20   | 200 |        | 20   | 200 | nA    |
| $I_{IB}$           | Input Bias Current                    |   |   | 80   | 500 |        | 80   | 500 | nA    |
| $Z_i$              | Input Impedance                       |   | 0.3   | 2.0  |     | 0.3    | 2.0  |     | MΩ    |
| $I_{CC}$           | Supply Current                        |   |   | 1.7  | 2.8 |        | 1.7  | 2.8 | mA    |
| $P_c$              | Power Consumption                     |   |   | 50   | 85  |        | 50   | 85  | mW    |
| CMR                | Common Mode Rejection                 |   | 70  |      |     | 70     | 90   |     | dB    |
| $V_{iR}$           | Input Voltage Range                   |   | ± 12  | ± 13 |     | ± 12   | ± 13 |     | V     |
| FSRR               | Power Supply Rejection Ratio          | $V_{CC} = \pm 5.0\text{ V to } \pm 18\text{ V}$         |   | 30   | 150 |        |      |     | μV/V  |
| $I_{OS}$           | Output Short Circuit Current          |   |   | 25   |     |        | 25   |     | mA    |
| $A_{VS}$           | Large Signal Voltage Gain             | $R_L \geq 2.0\text{ k}\Omega$ , $V_O = \pm 10\text{ V}$ | 50  | 200  |     | 20     | 200  |     | V/mV  |
| $V_{OO}$           | Output Voltage Swing                  | $R_L = 10\text{ k}\Omega$                               | ± 12  |      |     | ± 12   | ± 14 |     | V     |
|                    |                                       | $R_L = 2.0\text{ k}\Omega$                              | ± 10  |      |     | ± 10   | ± 13 |     |       |
| TR                 | Transient Response                    | Rise time   |   | 0.3  |     |        | 0.3  |     | μs    |
|                    |                                       | Overshoot   | $V_i = 20\text{ mV}$ , $R_L = 2.0\text{ k}\Omega$ , $C_L = 100\text{ pF}$ , $A_V = 1.0$ |      | 5.0 |        | 5.0  |     | %     |
| BW                 | Bandwidth                             |   |   | 1.0  |     |        | 1.0  |     | MHz   |
| SR                 | Slew Rate                             | $R_L \geq 2.0\text{ k}\Omega$ , $A_V = 1.0$             |   | 0.5  |     |        | 0.5  |     | V/μs  |

μA741A and μA741E

Electrical Characteristics  $T_A = 25^\circ\text{C}$ ,  $V_{CC} = \pm 15\text{ V}$ , unless otherwise specified.


| Symbol   | Characteristic               | Condition   | Min  | Typ  | Max | Unit |
|----------|------------------------------|---|--|------|-----|------|
| $V_{IO}$ | Input Offset Voltage         | $R_S \leq 50\ \Omega$   |  | 0.8  | 3.0 | mV   |
| $I_{IO}$ | Input Offset Current         |   |  | 3.0  | 30  | nA   |
| $I_B$    | Input Bias Current           |   |  | 30   | 80  | nA   |
| $Z_i$    | Input Impedance              | $V_{CC} = \pm 20\text{ V}$  | 1.0  | 6.0  |     | MΩ   |
| $P_c$    | Power Consumption            | $V_{CC} = \pm 20\text{ V}$  |  | 80   | 150 | mW   |
| PSRR     | Power Supply Rejection Ratio | $V_{CC} = +10\text{ V}, -20\text{ V to }+20\text{ V}, -10\text{ V}, R_S = 50\ \Omega$ |  | 15   | 50  | μV/V |
| $I_{OS}$ | Output Short Circuit Current |   | 10   | 25   | 40  | mA   |
| $A_{VS}$ | Large Signal Voltage Gain    | $V_{CC} = \pm 20\text{ V}, R_L \geq 2.0\text{ k}\Omega, V_O = \pm 15\text{ V}$        | 50   | 200  |     | V/mV |
| TR       | Transient Response           | Rise time   | $A_V = 1.0, V_{CC} = \pm 20\text{ V}, V_I = 50\text{ mV}, R_L = 2.0\text{ k}\Omega, C_L = 100\text{ pF}$ | 0.25 | 0.8 | μs   |
|          |                              | Overshoot   |  | 6.0  | 20  | %    |
| BW       | Bandwidth                    |   | 0.437  | 1.5  |     | MHz  |
| SR       | Slew Rate                    | $V_I = \pm 10\text{ V}, A_V = 1.0$  | 0.3  | 0.7  |     | V/μs |

The following specifications apply over the range of  $-55^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$  for the μA741A, and  $0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$  for the μA741E.


|                          |  |  |                            |        |     |       |    |
|--------------------------|--|--|----------------------------|--------|-----|-------|----|
| $V_{IO}$                 | Input Offset Voltage                         |  |                            |        | 4.0 | mV    |    |
| $\Delta V_{IO}/\Delta T$ | Input Offset Voltage Temperature Sensitivity |  |                            |        | 15  | μV/°C |    |
| $V_{IO\text{ adj}}$      | Input Offset Voltage Adjustment Range        | $V_{CC} = \pm 20\text{ V}$   | 10                         |        |     | mV    |    |
| $I_{IO}$                 | Input Offset Current                         |  |                            |        | 70  | nA    |    |
| $\Delta I_{IO}/\Delta T$ | Input Offset Current Temperature Sensitivity |  |                            |        | 0.5 | nA/°C |    |
| $I_B$                    | Input Bias Current                           |  |                            |        | 210 | nA    |    |
| $Z_i$                    | Input Impedance                              |  | 0.5                        |        |     | MΩ    |    |
| $P_c$                    | Power Consumption                            | $V_{CC} = \pm 20\text{ V}$   | μA741A                     | -55°C  |     | 165   | mW |
|                          |  |  |                            | +125°C |     | 135   |    |
|                          |  | μA741E   |                            |        | 150 |       |    |
| CMR                      | Common Mode Rejection                        | $V_{CC} = \pm 20\text{ V}, V_I = \pm 15\text{ V}, R_S = 50\ \Omega$              | 80                         | 95     |     | dB    |    |
| $I_{OS}$                 | Output Short Circuit Current                 |  | 10                         |        | 40  | mA    |    |
| $A_{VS}$                 | Large Signal Voltage Gain                    | $V_{CC} = \pm 20\text{ V}, R_L \geq 2.0\text{ k}\Omega, V_O = \pm 15\text{ V}$   | 32                         |        |     | V/mV  |    |
|                          |  | $V_{CC} = \pm 5.0\text{ V}, R_L \geq 2.0\text{ k}\Omega, V_O = \pm 2.0\text{ V}$ | 10                         |        |     |       |    |
| $V_{OP}$                 | Output Voltage Swing                         | $V_{CC} = \pm 20\text{ V}$   | $R_L = 10\text{ k}\Omega$  | ± 16   |     | V     |    |
|                          |  |  | $R_L = 2.0\text{ k}\Omega$ | ± 15   |     |       |    |

Typical Performance Curves (Cont.)

Frequency Characteristics vs Supply Voltage for μA741C/E




Voltage Offset Null Circuit for μA741C/E




Lead numbers are shown for metal package only


Power Consumption vs Supply Voltage




Open Loop Frequency Response




Voltage Follower Large Signal Pulse Response for μA741C/E




Open Loop Phase Response vs Frequency




Input Offset Current vs Supply Voltage



Input Impedance and Input Capacitance vs Frequency




Output Resistance vs Frequency




Typical Performance Curves (Cont.)


Input Offset Current vs Temperature for μA741/A




Power Consumption vs Temperature for μA741/A




Frequency Characteristics vs Temperature for μA741/A




Input Bias Current vs Temperature for μA741C/E




Input Impedance vs Temperature for μA741C/E




Input Offset Current vs Temperature for μA741C/E




Power Consumption vs Temperature for μA741C/E



Short Circuit Current vs Temperature for μA741C/E



Frequency Characteristics vs Temperature for μA741C/E



## Absolute Maximum Ratings

Absolute Maximum Ratings indicate sustained limits beyond which damage to the device may occur. All voltage parameters are absolute voltages referenced to COM. The Thermal Resistance and Power Dissipation ratings are measured under board mounted and still air conditions.

| Symbol        | Parameter   | Min            | Max            | Units                     |      |
|---------------|---|----------------|----------------|---------------------------|------|
| $V_B$         | High Side Floating Supply Absolute Voltage                      | -0.5           | $V_S + 20$     | V                         |      |
| $V_S$         | High Side Floating Supply Offset Voltage                        | —              | 500            |                           |      |
| $V_{HO}$      | High Side Output Voltage  | $V_S - 0.5$    | $V_B + 0.5$    |                           |      |
| $V_{CC}$      | Low Side Fixed Supply Voltage                                   | -0.5           | 20             |                           |      |
| $V_{LO}$      | Low Side Output Voltage   | -0.5           | $V_{CC} + 0.5$ |                           |      |
| $V_{DD}$      | Logic Supply Voltage  | -0.5           | $V_{SS} + 20$  |                           |      |
| $V_{SS}$      | Logic Supply Offset Voltage                                     | $V_{CC} - 20$  | $V_{CC} + 0.5$ |                           |      |
| $V_{IN}$      | Logic Input Voltage (HIN, LIN & SD)                             | $V_{SS} - 0.5$ | $V_{DD} + 0.5$ |                           |      |
| $dV_{S/dt}$   | Allowable Offset Supply Voltage Transient (Fig. 16)             | —              | 50             |                           | V/ns |
| $P_D$         | Package Power Dissipation at $T_A = 25^\circ\text{C}$ (Fig. 19) | —              | 1.6            |                           | W    |
| $\theta_{JA}$ | Thermal Resistance, Junction to Ambient                         | —              | 75             | $^\circ\text{C}/\text{W}$ |      |
| $T_J$         | Junction Temperature  | -55            | 150            | $^\circ\text{C}$          |      |
| $T_S$         | Storage Temperature   | -55            | 150            |                           |      |
| $T_L$         | Lead Temperature (Soldering, 10 seconds)                        | —              | 300            |                           |      |

## Recommended Operating Conditions

The Input/Output Logic Timing diagram is shown in Fig. 1. For proper operation the device should be used within the recommended conditions. The  $V_S$  and  $V_{SS}$  offset ratings are tested with all supplies biased at 15V differential. Typical ratings at other bias conditions are shown in Fig. 2 and 3.

| Symbol   | Parameter                                  | Min          | Max           | Units |
|----------|--|--------------|---------------|-------|
| $V_B$    | High Side Floating Supply Absolute Voltage | $V_S + 10$   | $V_S + 20$    | V     |
| $V_S$    | High Side Floating Supply Offset Voltage   | —            | 500           |       |
| $V_{HO}$ | High Side Output Voltage                   | $V_S$        | $V_B$         |       |
| $V_{CC}$ | Low Side Fixed Supply Voltage              | 0            | 20            |       |
| $V_{LO}$ | Low Side Output Voltage                    | 0            | $V_{CC}$      |       |
| $V_{DD}$ | Logic Supply Voltage                       | $V_{SS} + 5$ | $V_{SS} + 20$ |       |
| $V_{SS}$ | Logic Supply Offset Voltage                | -5           | 5             |       |
| $V_{IN}$ | Logic Input Voltage (HIN, LIN & SD)        | $V_{DD}$     | $V_{DD}$      |       |

## Dynamic Electrical Characteristics

$V_{BIAS}$  ( $V_{CC}$ ,  $V_{BS}$ ,  $V_{DD}$ ) = 15V and  $V_{SS}$  = COM unless otherwise specified

The dynamic electrical characteristics are measured using the test circuit as shown in Fig. 11.

| Symbol     | Parameter                           | $T_J = 25^\circ\text{C}$ |     |     | $T_J = -55$ to $150^\circ\text{C}$ |     | Units | Test Conditions | Reference |
|------------|-------------------------------------|--------------------------|-----|-----|------------------------------------|-----|-------|-----------------|-----------|
|            |                                     | Min                      | Typ | Max | Min                                | Max |       |                 |           |
| $t_{on}$   | Turn-On Propagation Delay           | —                        | 120 | 150 | —                                  | 200 | ns    | Fig. 12         | Fig. 12   |
| $t_{off}$  | Turn-Off Propagation Delay          | —                        | 94  | 125 | —                                  | 200 |       |                 |           |
| $t_{sd}$   | Shutdown Propagation Delay          | —                        | 110 | 140 | —                                  | 205 |       |                 |           |
| $t_r$      | Turn-On Rise Time                   | —                        | 25  | 35  | —                                  | 50  | ns    | Fig. 13         | Fig. 13   |
| $t_f$      | Turn-Off Fall Time                  | —                        | 17  | 25  | —                                  | 40  |       |                 |           |
| $M_{ton}$  | Delay Matching, HS and LS Turn-On   | —                        | —   | 10  | —                                  | —   | ns    | Fig. 14         | Fig. 14   |
| $M_{toff}$ | Delay Matching, HS and LS Turn-Off  | —                        | —   | 10  | —                                  | —   |       |                 |           |
| $D_{rlon}$ | Deadtime, LS Turn-Off to HS Turn-On | 15                       | 25  | 35  | —                                  | —   | ns    | Fig. 15         | Fig. 15   |
| $D_{lton}$ | Deadtime, HS Turn-Off to LS Turn-On | 15                       | 25  | 35  | —                                  | —   |       |                 |           |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Static Electrical Characteristics

VBIAS (VCC, VBS, VDD) = 15V unless otherwise specified

The  $V_{IH}$ ,  $V_{TH}$  and  $I_{IN}$  parameters are referenced to  $V_{DD}$  and are applicable to all three logic Input Pins:  $H_{IN}$ ,  $L_{IN}$  and  $SD$ . The  $V_{OL}$  and  $I_{O}$  parameters are referenced to  $COM$  or  $V_G$  and are applicable to the respective Output Pins:  $H_O$  or  $L_O$ .

| Symbol      | Parameter   | $T_J = 25^\circ C$ |     |     | $T_J = -55$ to $150^\circ C$ |     | Units   | Test Conditions                             | Reference      |        |
|-------------|---|--------------------|-----|-----|------------------------------|-----|---------|---|----------------|--------|
|             |   | Min                | Typ | Max | Min                          | Max |         |   |                |        |
| $V_{IH}$    | Logic "1" Input Voltage                               | 1.4                | -   | -   | 3.3                          | -   | V       | $V_{DD} = 5V$                               | Fig. 4         |        |
|             |   | 6.4                | -   | -   | 6.8                          | -   |         | $V_{DD} = 10V$                              |                |        |
|             |   | 1.5                | -   | -   | 10                           | -   |         | $V_{DD} = 15V$                              |                |        |
|             |   | 12.5               | -   | -   | 13.3                         | -   |         | $V_{DD} = 20V$                              |                |        |
| $V_{IL}$    | Logic "0" Input Voltage                               | -                  | -   | 1.8 | -                            | 1.7 | V       | $V_{DD} = 5V$                               |                |        |
|             |   | -                  | -   | 3.8 | -                            | 3.6 |         | $V_{DD} = 10V$                              |                |        |
|             |   | -                  | -   | 6   | -                            | 5.7 |         | $V_{DD} = 15V$                              |                |        |
|             |   | -                  | -   | 8.3 | -                            | 7.9 |         | $V_{DD} = 20V$                              |                |        |
| $V_{OH}$    | High Level Output Voltage, $V_{BIAS} = V_O$           | -                  | 0.7 | 1.2 | -                            | 1.5 | V       | $V_{IN} = V_{IH}, I_O = 0A$                 | Fig. 10        |        |
| $V_{OL}$    | Low Level Output Voltage, $V_O$                       | -                  | -   | 0.1 | -                            | 0.1 |         | $V_{IN} = V_{IL}, I_O = 0A$                 |                |        |
| $I_{LK}$    | Offset Supply Leakage Current                         | -                  | -   | 50  | -                            | 250 | $\mu A$ | $V_B = V_S = 500V$                          | Fig. 5         |        |
| $I_{OBS}$   | Quiescent $V_{BS}$ Supply Current                     | -                  | 125 | 230 | -                            | 500 |         | $V_{IN} = V_{IH}$ or $V_{IL}$               | Fig. 6         |        |
| $I_{OCC}$   | Quiescent $V_{CC}$ Supply Current                     | -                  | 180 | 340 | -                            | 600 |         | $V_{IN} = V_{IH}$ or $V_{IL}$               | Fig. 7         |        |
| $I_{OOD}$   | Quiescent $V_{DD}$ Supply Current                     | -                  | 5   | 30  | -                            | 60  |         | $V_{IN} = V_{IH}$ or $V_{IL}$               | -              |        |
| $I_{IN+}$   | Logic "1" Input Bias Current                          | -                  | 15  | 30  | -                            | 70  |         | V   | $V_{IN} = 15V$ | Fig. 8 |
| $I_{IN-}$   | Logic "0" Input Bias Current                          | -                  | -   | 1   | -                            | 10  |         |   | $V_{IN} = 0V$  |        |
| $V_{BSUV+}$ | $V_{BS}$ Supply Undervoltage Positive Going Threshold | 7.7                | 8.7 | 9.7 | -                            | -   |         | V   |                | Fig. 9 |
| $V_{BSUV-}$ | $V_{BS}$ Supply Undervoltage Negative Going Threshold | 7.3                | 8.3 | 9.3 | -                            | -   |         |   |                |        |
| $V_{CCUV+}$ | $V_{CC}$ Supply Undervoltage Positive Going Threshold | 7.6                | 8.6 | 9.6 | -                            | -   |         |   |                |        |
| $V_{CCUV-}$ | $V_{CC}$ Supply Undervoltage Negative Going Threshold | 7.2                | 8.2 | 9.2 | -                            | -   |         |   |                |        |
| $I_{O+}$    | Output High Short Circuit Pulsed Current              | 2                  | -   | -   | -                            | -   | A       | $V_{OUT} = 0V, V_{IN} = 15V, PW = 10 \mu s$ |                |        |
| $I_{O-}$    | Output Low Short Circuit Pulsed Current               | 2                  | -   | -   | -                            | -   |         | $V_{OUT} = 15V, V_{IN} = 0V, PW = 10 \mu s$ |                |        |

Functional Block Diagram



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics




Fig. 1 — Input/Output Timing Diagram




Fig. 2 — Maximum  $V_S$  Negative Offset vs.  $V_{DD}$  Supply Voltage




Fig. 3 — Maximum  $V_{SS}$  Positive Offset Voltage vs.  $V_{DD}$  Supply Voltage




Fig. 4 — Input Logic Threshold vs.  $V_{DD}$  Supply Voltage




Fig. 5 — Offset Supply Leakage Current vs. Temperature




Fig. 6 — Offset Supply Leakage Current vs. Temperature

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำซ้ำโดยไม่ได้รับอนุญาตจากทางบริษัทฯ  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics




Fig. 7 — Quiescent  $V_{CC}$  Supply Current vs. Temperature




Fig. 8 — Logic "1" Input Bias Current vs. Temperature




Fig. 9 — Undervoltage Lockout vs. Temperature





Fig. 10 — Output Device On Resistance vs. Supply Voltage



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

Fig. 11a — Switching Time Test Circuit




Fig. 11b — Switching Time Waveform Definitions

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามแก้ไขหรือเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสาร Waveform Definition

Typical Performance Characteristics




Fig. 12a — Delay Time vs. Supply Voltage




Fig. 12b — Delay Time vs. Temperature




Fig. 12c — High Side Delay Time vs.  $V_S$  Offset Voltage




Fig. 13a — Rise and Fall Time vs. Supply Voltage




Fig. 13b — Rise and Fall Time vs. Temperature




Fig. 13c — Rise Time Fall Time vs. Load Capacitance

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญาติหนาไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Fig. 14 — Delay Measurement Waveform






Fig. 15 — Deadtime Waveform Definitions

Fig. 16 — Floating Switch Voltage Measurement Test Circuit



$$HVPO = (HV \cdot I_{HV})/2$$

Fig. 17a — High Voltage Power Dissipation vs. Switching Frequency



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเท่านั้น PER LEVEL SHIFT EVENT  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ทำซ้ำและดัดแปลงหรือถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics




Fig. 18a — Low Voltage Power Dissipation vs. Switching Frequency




Fig. 18b. — Low Voltage Power Dissipation Test Circuit




Fig. 19 — Maximum Power Dissipation vs. Ambient Temperature

| HEXFET SIZE | TYPICAL $t_r$ | TYPICAL $t_f$ |
|-------------|---------------|---------------|
| 2           | 25 ns         | 17 ns         |
| 3           | 38 ns         | 23 ns         |
| 4           | 53 ns         | 34 ns         |
| 5           | 76 ns         | 54 ns         |
| 6           | 116 ns        | 74 ns         |

Fig. 20 — HEXFET Die Size vs Switching Time ( $V_{BIAS} = 15V$ )

| HEXFET TYPE | HV= 100V | 200V | 300V | 400V |
|-------------|----------|------|------|------|
| 820         | 2000     | 1200 | 700  | 350  |
| 830         | 1600     | 1100 | 640  | 330  |
| 840         | 1100     | 820  | 540  | 300  |
| P450        | 640      | 540  | 400  | 250  |
| P460        | 490      | 460  | 340  | 230  |

$T_A = 25^\circ C$  AND  
 $V_{BIAS} = 15V$

Fig. 21 — Maximum Switching Frequency,  $f_{max}$  (kHz)

( $f_{max}$  = switching frequency at which  $T_j = T_{jmax}$  and is derived from calculation using typical electrical and thermal ratings. For operation at higher  $T_A$ ,  $f_{max}$  should be derated accordingly.)

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของไมโครอิเล็กทรอนิกส์และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Functional Description

The IR2110 is a monolithic high voltage, high speed, two channel power MOSFET/IGBT driver. Refer to the section on Functional Block Diagram for the internal partitioning of the various circuit blocks. The fixed rail (low side) output is connected to the low side channel output (LO) and the high side channel output (HO), referenced to a floating rail (V<sub>FD</sub>) with offset capability up to 100V.

The logic circuit provides the control pulses for the two output channels, same polarity for the logic inputs, as indicated by the Input/Output Timing Diagram in Fig. 4. The HO and LO outputs are in phase with the HIN and LIN logic inputs. The two outputs will turn off when the 'LD' input switches high, and the outputs will remain off even after the 'LD' input returns to low until the next rising edge of the respective inputs. In the case when V<sub>FD</sub> is below the under-voltage trip point the UV detect circuit will send a shutdown signal to disable both channels. Also a separate UV detect block is used to disable the high side channel when V<sub>FD</sub> is below a low under-voltage trip point. The logic inputs are built with trigger circuits with a hysteresis band of 6V (V<sub>FD</sub>) to provide high noise immunity and can accept both low and high supply to allow the use of a lower supply noise immunity V<sub>FD</sub>/V<sub>FD</sub> level shutoff circuit is used to translate logic signal to the output drivers. With a 100V rated offset capability between the logic ground (V<sub>FD</sub>) and present ground (COM), this logic circuit is unaffected by the noise coupling generated by the switching action of the output drivers.

Propagation delay for the two channels are matched using the low side delay circuit to simplify the timing requirements of the control pulses. The turn on delay is matched at 120ns for the low side channel (t<sub>onL</sub>) and the high side channel (t<sub>onH</sub>) with V<sub>FD</sub> at 0V since the high side turn-on command is usually executed when V<sub>FD</sub> is at or near 0V. The turn-off delay is matched at 93ns for the low side channel (t<sub>offL</sub>) and the high side channel (t<sub>offH</sub>) with V<sub>FD</sub> at 500V since the high side turn-off command is usually executed after the high side power MOSFET is "on" and V<sub>FD</sub> is at or near the high voltage rail.

Both channels use identical low cross-conduction totem pole output connected transistors. The output driver consists of two N-channel MOSFETs with peak current capability above 2A and on resistance of less than 3 ohms (Fig. 10). One output MOSFET is connected as a source follower and the other in common source configuration. Because of the totem pole arrangement the rise time is slower than the fall time driving capacitive load. For a typical 3300pF load, the rise and fall times are 50ns and 33ns respectively.

For the high side channel, narrow "On" and "Off" pulses triggered respectively by the rising and the falling edge of HIN are generated by the pulse generator. The respective pulses are used to drive separate high voltage DMOS level translators that set or reset a RS latch operating off the floating rail. Level shifting of the ground referenced HIN signal is thus accomplished by transposing the signal references to the floating rail. Because each high voltage DMOS level

translator is turned on for only the duration of the short "On" or "Off" pulse, with each set or reset event, power dissipation is minimized. False triggering of the RS latch from fast dV/dt transients on the V<sub>FD</sub> node is effectively differentiated from normal pull-down pulses through a pole-zero discriminator circuit such that the high side channel is essentially immune to any magnitude of dV/dt noise. Also the high voltage level shifting circuit is designed to function normally even when the V<sub>FD</sub> node swings more than 4V below the COM pin. This condition can often occur during the recirculation period of the output free-wheeling diode.

Application Guidelines

(Also see Application Note AN-978A for details)

The IR2110 is typically used to drive two high voltage (1 channel power MOSFETs or IGBTs configured in half-bridge, dual-forward or other topologies. The fixed rail referenced output is used to drive a low side connected power MOSFET. The floating output channel is used to drive a power MOSFET in the high side configuration that requires an over-rail gate drive. Refer to the section on Typical Applications for the various circuit topologies where the IR2110 is applicable.

Typically, the floating supply is derived from the fixed supply using a bootstrap technique as shown in the section on Typical Connection. The charging diode must have a voltage withstand capability higher than the peak HV bus voltage. To minimize power dissipation a fast recovery diode is recommended. The value of the bootstrap capacitor depends on the switching frequency, duty cycle and gate charge requirement of the power MOSFET. The voltage across the capacitor should not be allowed to drop below the under-voltage lockout threshold, otherwise protective shutdown will occur. A 0.1 μF capacitor is usually suitable for applications switching above 5 KHz.

Supply bypass capacitors between VCC and COM and between VDD and VSS are required to supply the transient current needed for switching the capacitive loads. These capacitors, together with the reservoir capacitor across V<sub>B</sub> and V<sub>S</sub>, must be connected close to the device. A 0.1 μF ceramic disk capacitor in parallel with a 1 μF tantalum capacitor is recommended for VCC bypass. A 0.1 μF ceramic disk capacitor is usually adequate for the logic supply.

The outputs of the IR2110 are designed to deliver gate drives for fast switching speed even for high current power MOSFETs with relatively high gate charge requirement. The typical switching speed for various standard power MOSFET sizes is shown in Fig. 20. To minimize inductance in the gate drive loop, each MOSFET should have its own dedicated connection going to Pin 2 and 5 of the IR2110 for the return of the gate drive signal. For smaller power MOSFETs a series gate resistor for each output is recommended to limit switching speed. The value of the gate resistor depends on EMI requirement, switching losses and the maximum allowable dV/dt.

The total power dissipation of the IR2110 is a function of HV bus voltage, VCC and VDD voltages, switching frequency, duty cycle, delivered gate drive charge, and operating junction temperature. The total dissipation can be divided into two categories: High voltage and low voltage switching.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## IR2110

The high voltage dissipation can be calculated by the following formula:

$$PD(HV) = HV \cdot I_{(p)} \cdot d + \underbrace{(V_{(batt)} + V_{(off)}) \cdot Q_p \cdot f}_{dynamic}$$

with HV the high voltage bus voltage,  $I_{(p)}$  the leakage current of  $V_{(H)}$  to ground,  $d$  the duty cycle of the high side switch,  $Q_p$  the pulsed charge of high voltage level shifter,  $V_{(batt)}$  the average voltage of  $V_{(H)}$  during the turn-on pulse,  $V_{(off)}$  the average voltage of  $V_{(H)}$  during the turn-off pulse and  $f$  the switching frequency of the high side channel. The level shifting losses are usually much larger than the leakage losses such that the static term can be neglected for most applications. Fig. 17 shows the total high voltage dissipation as a function of switching frequency at various fixed  $V_S$  voltage level. Note that the graph only shows the high voltage power dissipation per set of reset event at the particular fixed


$V_S$  level. Keep in mind that in actual application  $V_S$  is swinging during the level shifting event.

The low voltage dissipation can be calculated by the following formula:

$$PD(LV) = \underbrace{V_{bias} \cdot I_{Otot}}_{static} + \underbrace{2 \cdot V_{bias} \cdot Q_g \cdot f + V_{bias} \cdot Q_{cmos} \cdot f}_{dynamic}$$



with  $V_{bias}$  the low voltage bias voltage assuming  $V_{DD} = V_{CC} = V_{BS}$ ,  $I_{Otot}$  the total quiescent current,  $Q_g$  the delivered gate charge per driven MOSFET,  $f$  the switching frequency and  $Q_{cmos}$  the switching losses associated with the internal CMOS circuitry. The quiescent losses are usually much smaller than the dynamic losses such that the static term can be neglected. Fig. 18 shows the total low voltage power dissipation as a function of switching frequency at various load conditions. The switching losses associated with internal circuitry ( $Q_{cmos}$ ) are shown in the graph for the case of "0 pF" loading condition.

## Typical Applications:



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเมื่อคุณเรียกดูเอกสารนี้ ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications Continued



H-Bridge

Typical implementation of an H-bridge with cycle-by-cycle current mode control

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## HV Floating MOS-Gate Driver IC

(IR 2110 is a trademark of International Rectifier)

by Steve Clemente and Ajit Dubhashi

### Introduction

The gate drive requirements for a power MOSFET or IGBT utilized as a high side switch (drain connected to the high voltage rail, as shown in Figure 1) driven in full enhancement, i.e., lowest voltage drop across its terminals, can be summarized as follows:

1. Gate voltage must be 10-15V higher than the drain voltage. Being a high side switch, such gate voltage would have to be higher than the rail voltage, which is frequently the highest voltage available in the system.
2. The gate voltage must be controllable from the logic, which is normally referenced to ground. Thus, the control signals have to be level shifted to the source of the high side power device, which, in most applications, swings between the two rails.
3. The power absorbed by the gate drive circuitry should not significantly affect the overall efficiency.

With these constraints in mind, several techniques are presently used to perform this function, as shown in principle in Table 1. Each basic circuit can be implemented in a wide variety of configurations.

International Rectifier's IR2110 Gate Driver integrates most of the functions required to drive one high side and one low side power MOSFET or IGBT in a compact, high

performance package. With the addition of few components, the IR2110 provides very fast switching speeds (see Table II) and low power dissipation, and can operate on the bootstrap principle or with a floating power supply. Used in the bootstrap mode, the IR2110 driver can operate in most applications from frequencies in the tens of Hz up to hundreds of kHz.

### 1. The Block Diagram of the IR2110

As shown in Figure 2, the IR2110 comprises a drive circuit for a ground referenced power transistor, another for a high side one, level translators and input logic circuitry.




Figure 1. Power MOSFET in high side configuration




Figure 2. Block diagram of the IR2110

TABLE I

| METHOD                     | BASIC CIRCUIT | KEY FEATURES  |
|----------------------------|---------------|---|
| FLOATING GATE DRIVE SUPPLY |               | <p>Full gate control for indefinite periods of time.<br/>                     Cost impact of isolated supply is significant (one required for each high-side MOSFET).<br/>                     Level shifting a ground-referenced signal can be tricky. Level shifter must sustain full voltage, switch fast with minimal propagation delays and low power consumption.<br/>                     Opto-isolators tend to be relatively expensive, limited in bandwidth and noise sensitive.</p>  |
| PULSE TRANSFORMER          |               | <p>Simple and cost-effective but limited in many respects.<br/>                     Operation over wide duty cycles requires complex techniques.<br/>                     Transformer size increases significantly as frequency decreases.<br/>                     Significant parasitics create less than ideal operation with fast-switching waveforms.</p>  |
| CHARGE PUMP                |               | <p>Can be used to generate an "over rail" voltage controlled by a level shifter or to "pump" the gate when MOSFET is turned on.<br/>                     In the first case the problems of a level shifter have to be tackled.<br/>                     In the second case turn-on times tend to be troubling for switching applications.<br/>                     In either case, gate can be kept on for an indefinite period of time.<br/>                     Inefficiencies in the voltage multiplication circuit may require more than two stages of pumping.</p> |
| BOOTSTRAP                  |               | <p>Simple and inexpensive with some of the limitations of the pulse transformer: duty cycle and on time are both constrained by the need to recharge the bootstrap capacitor.<br/>                     If the capacitor is charged from a high-voltage rail, power dissipation can be significant.<br/>                     Requires level shifter, with its associated difficulties.</p>   |
| CARRIER DRIVE              |               | <p>Gives full-gate control for an indefinite period of time but is somewhat limited in switching performance. This can be improved with added complexity.</p>   |

| Table II   | Die Size | Rise Time | Fall Time |
|--|----------|-----------|-----------|
| Typical switching times for different HEXFET die sizes<br><br>( $V_{cc} = 15V$ , test circuit as in Figure 9a, without gate network) | HEX-2    | 25ns      | 17ns      |
|  | HEX-3    | 38ns      | 27ns      |
|  | HEX-4    | 53ns      | 38ns      |
|  | HEX-5    | 78ns      | 54ns      |
|  | HEX-6    | 116ns     | 78ns      |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะวิธีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรนำไปใช้

### 1.1 Input Logic

Both channels are controlled by TTL/CMOS compatible inputs with termination thresholds proportional to the logic supply  $V_{DD}$  (1 to 20V) and a built-in buffer with hysteresis equal to 10% of  $V_{DD}$  to accept inputs with long rise time.

Each channel can be controlled independently from the other, and the gate drive follows the input command within the limits of the propagation delay. In those applications where a deadtime is required to prevent conduction overlap in the power devices, the input commands have to be suitably spaced by the controlling logic. Section 4.1 shows a simple way to perform this function with few passive components.

The propagation delay between input command and gate drive output is approximately the same for both channels at turn-on (120ns) as well as turn-off (95ns) with a temperature dependence characterized in the data sheet.

The shutdown function is internally latched by a logic 1 signal and activates the turn-off of both power devices. The first input command after the removal of the shutdown signal clears the latch and activates its channel. This latched shutdown leads itself to a simple implementation of a cycle-by-cycle current control, as exemplified in Section 4.1.

The signals from the input logic are coupled to the individual channels through high noise immunity level translators. This allows the ground reference of the logic supply ( $V_{DD}$  on pin 11) to swing by  $\pm 5V$  with respect to the power ground (COM on pin 2). This feature is of great help in coping with the less than ideal ground layout of a typical power conditioning circuit. As a further measure of noise immunity, a pulse-width discriminator screens out pulses that are shorter than 50ns or so.

### 1.2 Low Side Channel

The output stage is implemented with two N-Channel MOSFETs in totem pole configuration (source follower as a current source and common source for current sink) driven from the input circuits. Each MOSFET can sink or source gate currents of 2A. Because of the totem pole arrangement, the rise time of the gate

waveform is slower than the fall time. This feature has a significant impact in the great majority of power conditioning circuits. With clamped inductive loads, a slower turn-on reduces the peak reverse recovery current in the freewheeling diode with some increase in the turn-on losses. The full 2A sinking capability of the totem pole, on the other hand, gives good switching performance at turn-off, when most of the switching losses occur.

The source of the lower device in the totem pole is independently brought out to pin 2 so that a direct connection can be made to the source of the power device for the return of the gate drive current. The relevance of this will be seen in Layout Guidelines, Section 3.

An undervoltage lockout prevents either channel from operating if  $V_{CE}$  is below the specified value (8.6/8.2V). Any pulse that is present at the input when the UV lockout is released is forwarded to the appropriate channel.

### 1.3 High side channel

This channel has been built into an "isolation tub" (Figure 3) capable of floating from +500V to -5V with respect to power ground (COM on pin 2). The tub "floats" at the potential of pin 6 ( $V_S$ ), which is established by the voltage applied to pin 5 ( $V_A$ ). Typically this pin is connected to the source of the high side device, as shown in Figure 2 and swings with it between the two rails. If an isolated supply is connected between this pin and  $V_S$  (pin 6), the high side channel will switch the output (I/O pin 7) between the positive of this supply and its ground in accordance with the input command.

One significant feature of MOS-gated devices is their capacitive input characteristic, i.e., the fact that they are turned on by supplying a charge to the gate rather than a continuous current. If the high side channel is driving one such device, the isolated supply can be replaced by a capacitor, as shown in Figure 2. The gate charge for the high side MOSFET is provided by the bootstrap capacitor which is charged by the I/S supply through the bootstrap diode during the time when the device is off (assuming that  $V_S$  swings to ground during that time, as it does in most applications). Since the capacitor is charged from a low voltage source the power consumed to drive the gate is small.




Figure 2. Silicon cross-section showing the parasitic capacitances

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีให้ดาวน์โหลดเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

The input commands for the high side channel have to be level-shifted from the level of COM to whatever potential the "tub" is floating at, which can be as high as 500V. As shown in Figure 2, the on/off commands are transmitted in the form of narrow pulses at the rising and falling edges of the input command. They are latched by a set/reset flip-flop referenced to the floating potential. The use of pulses greatly reduces the power dissipation associated with the level translation.

The pulse discriminator differentiates the set/reset pulses from fast dv/dt transients appearing on the V<sub>S</sub> node so that switching rates as high as 50V/ns in the power devices will not adversely affect the operation of the IR2110.

This channel has its own undervoltage lockout which blocks the gate drive if the voltage between V<sub>S</sub> (pin 6) and V<sub>S</sub> (pin 5), i.e., the voltage across the upper totem pole, is below its limits (8.7/8.3V). The operation of the UV lockout differs from the one on V<sub>CC</sub> in one detail: the first pulse after the UV lockout has released the channel changes the state of the output.

The high voltage level translator circuit is designed to function properly even when the V<sub>S</sub> node swings 5V below the COM pin. This can occur due to the forward recovery of the lower power diode or to the Ldi/dt induced voltage transient.

## 2. Application Guidelines

As shown in Figure 2, the bootstrap diode and capacitor are the only external components strictly required for operation in a standard PWM application. Local decoupling capacitors on the V<sub>CC</sub> (and digital) supply are useful in practice to compensate for the inductance of the supply lines.

### 2.1 The Bootstrap components

The voltage seen by the bootstrap capacitor is the V<sub>CC</sub> supply only. Its capacitance is determined by the following constraints:

a) Gate charge required (see also Ref. 1). After the turn-on charge has been delivered to the gate, the voltage across the bootstrap capacitor should be significantly higher than the minimum required for full enhancement (10V). Assuming, for the sake of illustration, a drop of 1.5V on the charging path of the bootstrap capacitor and assuming a voltage drop due to the internal leakage of half the excess gate voltage, we have the following constraint:

$$C_{BOOT} > \frac{2 Q_G}{(V_{CC} - 1.5 - 10)}$$

In some unusual operating conditions, like transient overloads, the voltage drop across the lower power transistor can be significantly higher than the 1.5V used in the example.

b) Longest conduction time. The voltage on the gate of the power MOSFET at the end of the longest conduction

time must be sufficient to keep it in full enhancement. The steady state current drawn from C<sub>BOOT</sub> is equal to the quiescent current of the high side channel (I<sub>QHS</sub>). Assuming the initial voltage calculated from the previous expression, this constraint translates into the following:

$$C_{BOOT} > \frac{2 I_{QHS} \cdot t_{on}}{(V_{CC} - 1.5 - 10)}$$

c) Shortest conduction time. Stray impedances in the charging path limit the rate of charge of the bootstrap capacitor. Thus the capacitance should be low enough that the charge delivered to the gate plus the charge lost due to the quiescent current is totally replenished in the shortest conduction time for the lower power device. Conversely, a minimum conduction time may have to be maintained to insure that the bootstrap capacitor is fully charged.

d) Undervoltage lockout. If the voltage across the bootstrap capacitor falls below the undervoltage lockout threshold (3.3V) the power device is turned off and is kept off until the capacitor discharges to approximately 3.5V. Below this voltage the capacitor would not have enough charge to enhance the power device to any significant extent.

The value of 0.1 μf shown in Figures 6, 7 and 8 is adequate for a large die operated as low as 5kHz with a duty cycle close to 100 percent.

The bootstrap diode must be able to block the full voltage seen in the specific circuit; in the circuits of Figures 6, 7 and 8 this occurs when the top device is on and is about equal to the voltage across the power rail. The current rating of the diode is the product of gate charge times switching frequency. For an IR1450 IGBT power MOSFET operating at 10kHz it is approximately 12mA. The high temperature reverse leakage characteristic of the diode can be an important parameter in those applications where the capacitor has to hold the charge for a prolonged period of time. For the same reason, it is important that this diode be ultra-fast recovery to reduce the amount of charge that is fed back from the bootstrap capacitor into the supply.

### 2.2 Power dissipation

The total losses in the IR2110 driver result from a number of factors that can be grouped under "high voltage" and "low voltage," "static" and "dynamic."

a) Low voltage static losses (P<sub>low static</sub>) are due to the quiescent currents from the three low voltage supplies, V<sub>DD</sub>, V<sub>CC</sub> and V<sub>SS</sub>. In a typical 15V application these losses amount to approximately 3.5mW at 75°C, going to 5mW at 125°C<sup>1</sup>.

<sup>1</sup>All temperatures mentioned in this document, in particular, unless otherwise specified.

6) Low voltage dynamic losses ( $P_{dynamic}$ ) on the  $V_{GS}$  supply are broken down into different components:

- a) Charge transfer to and from the gate of the power device is:

$$P_{gt} = 2V_{GS} Q_p \cdot f$$

For two Irqz 100 100 HFE NTE 15 operated at 100 kHz with  $V_{GS} = 10V$ , we have:

$$P_{gt} = 2 \cdot 10 \cdot 100 \cdot 10^3 \cdot 100 \cdot 10^3 = 0.4W$$

The factor 2 in the formula is valid in the assumption that two devices are being driven, one per channel. If  $V_{GS}$  is generated with a bootstrap capacitor/diode, this power is supplied from  $V_{CE}$ . The use of gate resistors reduces the amount of gate drive power that is dissipated inside the IR2110 by the ratio of the respective resistances. The internal resistances are approximately 6 Ohms, sourcing or sinking, so that, if the gate resistor is 10 Ohms, only 6/16 of  $P_{gt}$  is dissipated within the IR2110. These losses are not temperature dependent.

- b) Dynamic losses associated with the switching of the internal (CMOS) circuitry. They can be approximated with the following formula:

$$P_{dynamic} = V_{CC} \cdot Q_{dynamic} \cdot f$$

with  $Q_{dynamic}$  approximately equal to 46nC, largely independent from temperature. In a typical 100kHz application these losses would amount to 24mW.

- c) High voltage static losses ( $P_{leakage}$ ) are mainly due to the leakage currents in the level shifting stage. They are dependent on the voltage applied on the  $V_S$  pin and they are proportional to the duty cycle, since they only occur when the high side power device is on. If  $V_S$  were kept continuously at 400V they would typically be 0.07mW at 25°C, going to 2.25mW at 125°C. These losses would be virtually zero if  $V_S$  is grounded, as in a push-pull or similar topology.

- d) High voltage switching losses ( $P_{switch}$ ) comprise two terms, one due to the level shifting circuit (Figure 2) and one due to the charging and discharging of the capacitance of the high side power ( $C_{bus}$  in Figure 3).

d1) Whenever the high side flip-flop is reset, a command to turn-off the high side device (i.e., to set the flip-flop) causes a current to flow through the level-shifting circuit. This charge comes from the high voltage bus, through the power device and the bootstrap capacitor. If the high side flip-flop is set and the low side power device is on, a command to reset it causes a current to flow from  $V_{CC}$ , through the diode. Thus, for a half-bridge operating from a rail voltage  $V_R$ , the combined power dissipation is:

$$(V_R + V_{CE}) \cdot Q_p \cdot f$$

with  $Q_p$  the charge absorbed by the level shifter, and  $f$  the switching frequency of the high side channel.  $Q_p$  is approximately 5nC at  $V_R = 50V$ , going to 10nC as the rail voltage increases to 500V. In a typical 100V, 100kHz application these losses would amount to 0.175W. This includes the charging and discharging of  $C_{bus}$ . There is a third possible source for  $Q_p$ , when the high side flip-flop is being reset (i.e., the power device is being turned on) and the low side power device is off. In this case the charge comes from the high voltage bus, through the device capacitances and leakages or through the load. The power dissipation is somewhat higher than what would be calculated from the above expression.

In a push-pull or other topology where  $V_S$  (pin 5) is grounded, both level shifting charges are supplied from  $V_{CC}$  with significantly lower losses.

- d2) In a high-side/low-side power circuit the well capacitance  $C_{well}$  is charged and discharged every time  $V_S$  swings between  $V_R$  and COM. Charging current is supplied by the high voltage rail through the power device and the epi resistance. Discharge occurs through the lower device and the epi resistance. The losses incurred in charging or discharging a capacitor through a resistor are equal to  $QV/2$ , regardless of the value of resistance. However, much of these losses occur outside the bridge driver, since the epi resistance is negligible compared to the internal resistance of the power devices during their switching transitions. Assuming a charge value of 9nC at 450V and an operating frequency of 100kHz, the total losses caused by the charging and discharging of this capacitance amount to:

$$Q \cdot V \cdot f = 9 \cdot 10^{-9} \cdot 450 \cdot 10^3 = 0.4W$$

almost totally outside the IR2110. For all practical purposes,  $C_{well}$  cannot be distinguished from the output capacitance of the lower power device.

If  $V_S$  is grounded the capacitor is charged at a fixed voltage and these losses would be zero.

$C_{bus}$  (like  $C_{well}$ ) is a reverse biased junction and its capacitance is a strong function of voltage. For this reason, rather than giving the value in terms of capacitance, three charge values are given for three different voltages:

| Voltage at $V_S$ | Charge in $C_{bus}$ |
|------------------|---------------------|
| 100V             | 3.3nC               |
| 200V             | 5.3nC               |
| 400V             | 9nC                 |

These charges are not temperature dependent.

The above discussion on losses can be summarized as follows:

- The dominant losses are switching and, in high voltage applications at 100kHz or above, the static losses in Item a and Item c can be neglected outright.
- The temperature dependence of the switching losses is not significant;
- The combined losses are a function of the control mode, as well as the electrical parameters and temperature.

Knowing the power losses in the IR2110, the maximum ambient temperature can be calculated (and vice-versa) from the following expression:

$$T_{a \max} = T_{j \max} - P_D \cdot R_{th(j-a)}$$

where  $R_{th(j-a)}$  is the thermal resistance from die to ambient. For the 14 pin DIL package this is 75°C/W maximum.

Figure 4 shows the power dissipation and the max ambient temperature at four different voltages when driving two IRF830 HEXFETs. Although measured in a specific set of operating conditions, these curves are general in nature and can be used to derive power losses and maximum ambient temperature for other operating conditions. To this end, the curve for  $V_S = 0$  is of particular interest to isolate the low voltage components of losses since the high voltage ones become zero, as indicated above. The following example shows the breakdown of losses for operation of two IRF830 HEXFETs in a half-bridge from a 400V rail, 300kHz and no load:

|   |              |
|---|--------------|
| $P_{D(hv)}$   | 0.004W       |
| $P_{D(lv)}$ : $P_{CMOS} = \frac{15 \cdot 16 \cdot 10^{-9}}{300 \cdot 10^3} =$ | 0.072        |
| $P_G = \frac{2 \cdot 15 \cdot 28 \cdot 10^{-9}}{300 \cdot 10^3} =$            | 0.252        |
| $P_{D(hv)}$   | 0.002        |
| $P_{D(lv)}$ : $\frac{(400 + 200) \cdot 9 \cdot 10^{-9}}{300 \cdot 10^3} =$    | 1.620        |
| <b>Total</b>  | <b>1.950</b> |

Notice how the total is very close to the value shown in Figure 4a. The value of 200V in the formula to calculate  $P_{D(lv)}$  is appropriate at no load, since this case would be the third in Section 2.2.d1.

If the power dissipation in the IR2110 turns out to be excessive for the maximum ambient temperature, the addition of external gate resistors decreases the amount of power dissipated inside the package (Item c), while keeping the combined gate dissipation constant. Switching losses may, in fact, increase.




Figure 4a. Power dissipation as a function of frequency and operating voltage measured when driving two IRF830 HEXFET's in half-bridge configuration without gate resistors or load.




Figure 4b. Maximum ambient temperature as a function of frequency and operating voltage for half-bridge operation - This figure is derived from measured data, as shown in Figure 2a.

The actual junction temperature can be measured while in operation by pulling 1mA from the Shutdown pin with the help of an adjustable current source, like the LM33A. The voltage at the pin is 650mV at 25°C, decreasing by 2mV/°C.

### 3. Layout Guidelines

In spite of the noise immunity features mentioned in Section 1, great care should be exercised in the layout of

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 6. Block diagram  
 Pins 11, 12, 13, 2 and the positive of the decoupling capacitor should be grounded together




Figure 7. Dual forward converter and switched reluctance motors

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.1 Full Bridge with Current Mode Control

Figure 8 shows an H bridge with cycle-by-cycle current control implemented with current sensing devices on the low side in combination with the shutdown pin of the IR2110. The detailed implementation of the current sense circuit is dependent on the PWM technique used to generate the desired output voltage, the accuracy required, the availability of a negative supply, bandwidth, etc. (Ref. 6, 7 and 8 cover these aspects in greater detail). As explained in Section 1.1, the shutdown function is latched so that the power MOSFETs will remain in the off state as the load current decays through their internal diodes. The latch is reset at the beginning of next cycle, when the power devices are once again commanded on.

Stray inductances ( $L_1$  and  $L_2$  shown by dashed lines in Figure 8), in combination with high  $di/dt$  due to fast switching are the cause of the overshoots frequently seen across the power MOSFETs. Decoupling capacitors across the rail, connected close to the power devices, would cancel out the negative effect of  $L_1$ ,  $L_2$  on the other hand, must be reduced with a tight layout. This inductance, together with the forward recovery of the freewheeling diodes, causes the center point to swing outside of the rail voltage, i.e.,  $V_s$  (pin 5) of the IR2110 would go below GND (pin 2). As mentioned in Section 1.3, this is allowed to  $-5V$  and erratic operation of the high side channel can occur if that limit is substantially exceeded.

The turn-on and turn-off propagation delays of the IR2110 are closely matched (worst case mismatch: 10ns), with the turn-on propagation delay 25ns longer than the turn-off. This, by itself, should insure that no conduction overlap of the power devices would occur, even if the on and off input command coincide. As an added safety margin a resistor-diode network can be added to the gate, as shown with dashed lines in Figure 8. The purpose of this network is to further delay the turn-on, without affecting the turn-off, thereby inserting some additional dead-time.

The resistor-diode network is also useful in reducing the peak of the current spike during the reverse recovery

time. As explained in Ref. 5, this has an impact on power losses, as well as  $dv/dt$  and EMI.

Figure 9 shows the waveforms taken from a test circuit laid out as shown in Figure 5a. Operation at 500kHz with the IREB30 HEXFET did not present any problem nor cause any noticeable heating of the IR2110.

#### 4.4 Brushless and Induction Motor Drives

The implementation of a three-phase bridge for motor drives requires a more careful attention to the layout due to the large  $di/dt$  components in the waveforms and the fact that switching events occur at  $120^\circ$  intervals. In particular, the driver furthest away from the common grounding point will experience the largest voltage differential between COM and the ground reference. Section 3 and Ref. 2 and 3 deal with this subject in greater detail.

Furthermore, there are several operating conditions that require close scrutiny as potential problem areas. One such condition could occur when a brushless dc motor is operated with locked rotor for an indefinite period of time with one leg of the bridge being off. In this condition the bootstrap capacitor could eventually discharge, depending on the voltage seen by  $V_s$  during this period of time. As a result the top power device would not go on when commanded to do so. In most cases this would not be a cause for malfunction, since the lower device would be commanded on next and the bootstrap capacitor would be charged and ready for next cycle. In general, if the design cannot tolerate this type of operation, it can be avoided in one of three ways:

- if the pole has been inactive for some time, the control logic turns on the lower device first;
- the control could be arranged to have a very short "normal" duty cycle even when no conduction is required;
- if a pole can be inactive for a limited and known period of time, the bootstrap capacitor could be sized to hold up the charge for that time.




Figure 8. Typical implementation of full H bridge with cycle-by-cycle current mode control

If the bridge is part of an induction motor drive that uses a PWM technique to synthesize a sine wave, switching through prolonged periods of time with zero or very low duty cycle at low frequency. The bootstrap capacitor should be sized to hold enough charge to go through these periods of time without refreshing.

In an inverter like the one shown in Figure 10, the isolation between the high voltage rail and the logic circuitry is supplied by the IR2110 as a reverse-biased junction. A breakdown of one of these junctions would have disastrous consequences for the rest of the equipment. In many instances, this cannot be allowed and some form of galvanic isolation is mandated by safety considerations or as a form of damage containment. Optoisolators or pulse transformers are frequently used to perform this function. The use of the IR2110 as a driver eliminates the device requirements that would otherwise be placed on these isolation components and reduces their cost while providing a high performance gate drive capability that is well beyond what these components perform directly.

#### 4.5 Push-Pull

The IR2110 can still make a very useful contribution in applications that do not capitalize on its key features, the high voltage level shifting and floating gate drive. Convenience, noise resilience between  $V_{CC}$  and COM and high speed drive capability are appealing features in most power conditioning applications. The IR2110 can perform the interface and gate drive function with the simple addition of two decoupling capacitors.

#### 4.6 High-Side P-Channel

The IR2110 can also drive a P-Channel device as a high side switch, provided that a negative supply referenced to the positive rail is available, as shown in Figure 11. When operated in this mode, the Hx input becomes active low, i.e. a logic 0 at the input turns on the P-Channel MOSFET.

Whenever  $V_{gs}$  (or  $V_{gd}$ ) are at fixed potential with respect to ground, the power losses mentioned in Section 2.2.2.3 would be zero.

### 5. Troubleshooting Guidelines

To analyze the waveforms of the floating channel of the IR2110 a differential input oscilloscope is required. It is assumed that any voltage differential not referenced to ground is measured in this way.

It is also assumed that obvious checks have been made, for example:

- Pins are correctly connected and power supplies are decoupled.
- The bootstrap charging diode is ultra-fast, rated for the rail voltage.
- The shutdown pin is grounded.
- Logic inputs do not cause simultaneous conduction of devices, unless the topology requires it.




Figure 9a. Test circuit for waveforms shown below




Figure 9b. Waveforms associated with the circuit shown in Figure 9a. IRL450 operated at approximately 100kHz in a 100  $\mu$ H inductor.

The voltage drop across the bootstrap capacitor (0.1 $\mu$ F) due to the delivery of the gate charge is minimal (approx. 2V).

Due to the inductive nature of the load, the voltage across the HEXFET is close to zero even before gate voltage is present, because its internal diode goes in conduction when the other device goes off.

The resistor-diode network has the effect of slowing down the gate turn-on waveform substantially with minimal effect on the gate turn-off. In this particular operating mode the resistor-diode network does not perform a useful function because the turn-on occurs with zero volts across the HEXFET.




Figure 9c. Waveforms associated with the circuit in Figure 5a. IRL830's operated at 500kHz in a 50  $\mu$ H inductor. The negative spike in the gate waveform is due to the forward recovery of the internal rectifier.




Figure 10. Three-Phase Inverter using three IR2110 devices to drive six IGBTs

**SYMPTOM**

**POSSIBLE CAUSE**

No gate drive pulses

Verify that  $V_{CE}$  is above the lockout level

Gate drive pulses on lower channel only

Measure voltage across bootstrap capacitor; it should be above the lockout level. If it is not, check why capacitor doesn't get charged. Insure that capacitor is charged at turn on.

Erratic operation of top channel

Verify that  $V_{CE}$  doesn't go below COM by more than 5V.  
 Verify that high side channel does not go in undervoltage lockout.  
 Verify that  $dV/dt$  on  $V_{CE}$  with respect to COM does not exceed 50V/ns. If so, clamping may need slowing down.  
 Verify that logic inputs are noise-free with respect to  $V_{SS}$ .  
 Verify that input logic signals are longer than 50ns.

Excessive ringing on gate drive signal

Reduce inductance of gate drive loop. Use twisted wires, shorten length. If reduction of loop inductance does not bring ringing to acceptable level, add gate resistors.




Figure 11. IR2110 driving a high side P-channel

**References:**

1. Application Note AN-944 "A New Gate Charge Factor"
2. "New High Voltage Bridge Driver Simplifies PWM Inverter Design," by D. Grant, B. Pelly, PCIM Conference 1989
3. "Noise Reduction Techniques in Electronic Systems" by H.W. Ott, John Wiley 1987
4. Application Note AN-936 "The Do's and Don't's of using HEXFETs"
5. Application Note AN-967 "PWM Motor Drive with HEXFET III"
6. Application Note AN-961 "Using HEXSense in Current-Mode Control Power Supplies"
7. Application Note AN-959 "An Introduction to the HEXSense"
8. "Dynamic Performance of Current Sensing Power MOSFETs" by D. Grant and R. Pearce, Electronic Letters, Vol. 24 No. 18, Sept 1, 1988

The information contained in this application note is intended to be accurate and complete, but the user assumes all responsibility for any errors or omissions in this application note. The user is advised to consult the data sheet for the most current information. The user is advised to consult the data sheet for the most current information. The user is advised to consult the data sheet for the most current information.

© 1990 International Rectifier

Printed in U.S.A. 0140-4102-2747

International  
**IR** Rectifier

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบุคคลในองค์กรที่ขอขยาดเท่านั้น ไม่อนุญาตให้เผยแพร่ไปยังสื่อมวลชนใดๆ  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

ผู้ร่วมทำโครงการขอขอบคุณ อาจารย์ ผศ.ประภาส ไพรสุวรรณ ซึ่งเป็นอาจารย์ที่ปรึกษาและอาจารย์ ดร.นนทวัฒน์ จุลเดชะ ซึ่งคอยให้คำแนะนำชี้แนะต่างๆ ซึ่งเป็นประโยชน์ในการทำโครงการนี้ให้ดำเนินไปได้ด้วยดีตลอดระยะเวลาที่ผ่านมา

ผู้ร่วมทำโครงการนี้หวังเป็นอย่างยิ่งว่า โครงการนี้จะเป็นประโยชน์ต่อท่านที่ศึกษาทางด้านนี้ ความดีที่ได้รับจากโครงการขอมอบให้แก่ อาจารย์ทุกท่านที่คอยให้คำแนะนำที่ดีตลอดมา และขอมอบให้แก่ บิดา มารดา ของผู้ร่วมทำโครงการนี้ที่เป็นผู้อุปถัมภ์ตลอดมา



คณะผู้จัดทำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เอกสารอ้างอิง


ดร.วัลลภ สุระกำเนิดกร, "Power MOSFET Constant Frequency Inverter", วิศวกรรมสาร ปีที่ 41 เล่ม 4 ประจำปี 2531

วิโรจน์ แซ่ไซง, "เทคนิคลดเพี้ยนมาใช้งาน ตอนที่ 4", เซมิคอนดักเตอร์อิเล็กทรอนิกส์ บริษัทซีเอ็ดยูเคชั่น จำกัด , ฉบับที่ 140 กรกฎาคม 2537

สุวัฒน์ ตัน, " เทคนิคการออกแบบสวิตช์เพาเวอร์ซีพเพสาก ". ฝ่ายวิจัยและพัฒนา บริษัทเอนเทลไทย จำกัด, พิมพ์ครั้งที่ 1 มกราคม 2537

นายทนต์ ชูเกียรติโรจน์, นายนิรุช จิรสรวรณกุล, นายสมเกียรติ รุ่งสว่างวงศ์. " อินเวอร์เตอร์ 1 เฟส", วิทยุยานยนต์ ปีการศึกษา 2534 T-34134

Arthur B. Williams, " OPERATIONAL AMPLIFIERS ELECTRONICS ". Design Handbook



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้