



การแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล
 โดยใช้สวิทช์และคาปาซิเตอร์
 SWITCHED-CAPACITOR SUCCESSIVE APPROXIMATE
 ANALOG TO DIGITAL CONVERTER

1



โดย
 นางสาว นพรัตน์ ศรียานุวัตรกุล 34103169
 นางสาว ยมมา หุ่นเกตรา 34105273

ปริญญาานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต
 สาขาวิชาวิศวกรรมโทรคมนาคม
 คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

การแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล
โดยใช้สวิตช์และคาปาซิเตอร์
SWITCHED-CAPACITOR SUCCESSIVE APPROXIMATE
ANALOG TO DIGITAL CONVERTER



ปริญญาานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ปีการศึกษา 2537
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ปีการศึกษา 2537

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลโดยใช้สวิตช์และคาปาซิเตอร์

ผู้จัดทำ

- 1 นางสาว นพรัตน์ ศรียานุวัตรกุล
- 2 นางสาว ยมมา หุ่นภตรา



อาจารย์ที่ปรึกษา

(อาจารย์ปราโมทย์ วาดเขียน)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล โดยใช้สวิทช์และคาปาซิเตอร์

โดย น.ส. นพรัตน์ ศรียานุวัตรกุล
น.ส. ยมนา หุ่นภตรา
อาจารย์ที่ปรึกษา อาจารย์ ปราโมทย์ วาดเขียน

บทคัดย่อ

วิทยานิพนธ์ฉบับนี้ นำเสนอการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลโดยวิธีสวิทช์คาปาซิเตอร์ โดยมีสวิทช์ซึ่งทำงานตามสัญญาณนาฬิกาต่างๆ เป็นตัวควบคุมการทำงานของวงจร ซึ่งทำงานตามหลักการอัดประจุและคายประจุของคาปาซิเตอร์ ในการออกแบบจะทำให้ทำการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลแบบอนุกรม (Serial conversion)

วงจร Switched-Capacitor Successive Approximation Converter ประกอบด้วยวงจรมีส่วนย่อยๆ ดังนี้ คือ วงจรสร้างสัญญาณควบคุมสวิทช์ต่างๆ , วงจรสร้างระดับสัญญาณเปรียบเทียบ , วงจรสร้างสัญญาณที่จะนำไปเปรียบเทียบในแต่ละรอบของการแปลง และ วงจรสำหรับทำการเปรียบเทียบ เป็นต้น

สำหรับวงจรที่สร้างระดับสัญญาณเปรียบเทียบนั้น ได้มีการปรับปรุงรูปแบบของวงจรทำให้สามารถใช้จำนวนคาปาซิเตอร์น้อยกว่าเดิม วงจรที่ทำการออกแบบในครั้งนี้ จะทำการแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัล 8 บิต เพื่อประโยชน์ในการใช้งานทั่วไป

ABSTRACT

This project presents about converting analog signal to digital signal by using Switched Capacitor Successive Approximate Converter and Serial Conversion method. It uses capacitors and switches that are controlled by clock signals.

The Switched Capacitor Successive Approximate A/D converter have a few parts . For example - building clock signal part for controlling switches , building reference voltage part , building signal part for converting in each cycle. In this circuit converts analog signal to 8 bits digital signal.

In the building reference voltage part has improved by using new circuit that can save capacitor better than the first.
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

เรื่อง	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 หลักการแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัล	2
บทที่ 3 หลักการทำงานและการออกแบบ	31
รูปแบบการดำเนินงาน	31
การสร้างสัญญาณควบคุมการทำงาน	34
การออกแบบวงจรสร้างสัญญาณเปรียบเทียบ	39
การทำงานของวงจร	40
การพัฒนาและการออกแบบวงจร	44
ผลการทดสอบวงจร	48
บทที่ 4 บทสรุปผลและแนวทางพัฒนาต่อ	57

สารบัญรูป

		หน้า
รูปที่ 2.1	บล็อกไดอะแกรมของการแปลงสัญญาณแบบอนุกรม 3 บิต	3
รูปที่ 2.2	บล็อกไดอะแกรมของการแปลงสัญญาณแบบขนาน 3 บิต	3
รูปที่ 2.3	ระบบควบคุมที่มีการประมวลข้อมูลแบบดิจิทัล	4
รูปที่ 2.4	แสดงความผิดพลาดที่เกิดจากการวัดใน Aperture time	5
รูปที่ 2.5	การสุ่มสัญญาณ	7
รูปที่ 2.6ก	แสดงสเปกตรัมของสัญญาณอนาล็อกที่จะถูกสุ่ม	8
รูปที่ 2.6ข	สเปกตรัมหลังจากการสุ่ม เกิด frequency folding	8
รูปที่ 2.7	การเกิด Alias frequency จากการสุ่มด้วยความถี่ต่ำกว่า 2 เท่าของความถี่สัญญาณอินพุตรูปซายน์	8
รูปที่ 2.8	ทรานสเฟอ์ฟังก์ชันของควอนไทซ์ 3 บิตตามทฤษฎี	10
รูปที่ 2.9	ทรานสเฟอ์ฟังก์ชันของ ADC 3 บิตที่ใช้รหัสออฟเซ็ทไบนารี	12
รูปที่ 2.10ก	แสดงพื้นฐานของ S/H	13
รูปที่ 2.10ข	ไดอะแกรมของวงจร S/H	14
รูปที่ 2.11	แสดงรูปคลื่นเอาต์พุตของ S/H	14
รูปที่ 2.12ก	เอาต์พุตจาก Sample-holds	15
รูปที่ 2.12ข	เอาต์พุตจาก Track-hold	15
รูปที่ 2.13	ทรานสเฟอ์ฟังก์ชันของ ADC 3 บิตตามทฤษฎี	15
รูปที่ 2.14	บล็อกไดอะแกรมของ ADC	16
รูปที่ 2.15	ADC แบบ Binary weight ladder	17
รูปที่ 2.16	วงจร DAC แบบ R-2R ladder ขนาด 4 บิต	18
รูปที่ 2.17	วงจรรีซิสทีฟแลคเตอร์	18
รูปที่ 2.18	วงจร Inverter R-2R ladder DAC	19
รูปที่ 2.19	แสดงวิธีการพื้นฐานของ ADC	20
รูปที่ 2.20	แสดงทรานสเฟอ์ฟังก์ชันของคอมพารเตอ์	20
รูปที่ 2.21ก	บล็อกไดอะแกรมของ counter type DAC	21
รูปที่ 2.21ข	Timing diagram counter type DAC	21

	หน้า
รูปที่ 2.22ก บล็อกไดอะแกรมของวงจร Tracking converter	22
รูปที่ 2.22ข Timing Diagram	23
รูปที่ 2.23 Single slope converter	23
รูปที่ 2.24 วงจรRamp voltage generator อย่างง่าย และลักษณะของเอาต์พุต	24
รูปที่ 2.25ก บล็อกไดอะแกรมของ Dual slope ADC	25
รูปที่ 2.25ข การทำงานของ Dual slope ADC ในช่วงเวลา T_2	25
รูปที่ 2.26 บล็อกไดอะแกรมของ Successive Approximation ADC	27
รูปที่ 2.27 Timing diagram ของ SAR	27
รูปที่ 2.28 บล็อกไดอะแกรมของ Fresh ADC	28
รูปที่ 3.1 วงจร Switch-capacitor ADC	32
รูปที่ 3.2 แสดงสัญญาณควบคุมการทำงานของวงจร	33
รูปที่ 3.3 แสดงการสร้างสัญญาณ S/H	34
รูปที่ 3.4 แสดงการสร้างสัญญาณ ϕ_1	34
รูปที่ 3.5 แสดงการสร้างสัญญาณ ϕ_2	34
รูปที่ 3.6 แสดงการสร้างสัญญาณ ϕ_0	35
รูปที่ 3.7 แสดงการสร้างสัญญาณ ϕ_3 และ ϕ_4	35
รูปที่ 3.8 แสดงการสร้างสัญญาณ ϕ_r	35
รูปที่ 3.9 (a) การสร้างสวิตช์ sw1	36
(b) การสร้างสวิตช์ sw2	36
(c) การสร้างสวิตช์ sw3	36
(d) การสร้างสวิตช์ sw4	37
(e) การสร้างสวิตช์ sw5	37
(f) การสร้างสวิตช์ sw6	37
(g) การสร้างสวิตช์ sw7	37
(h) การสร้างสวิตช์ sw8	38
รูปที่ 3.10 แสดงวงจรส่วนของ V_{ref}	39
รูปที่ 3.11 แสดงการทำงานในจังหวะขาขึ้นของคล็อกที่ 1	40
รูปที่ 3.12 แสดงการทำงานในจังหวะขาขึ้นของคล็อกที่ 2	41

	หน้า
รูปที่ 3.13 แสดงหารทำงานในจังหวะขาของคล็อกที่ 2	41
รูปที่ 3.14 แสดงการทำงานในจังหวะขาขึ้นของคล็อกที่ 3	41
รูปที่ 3.15 แสดงการทำงานในจังหวะขาขึ้นของคล็อกที่ 3 กรณี ϕ_x ปิด	42
รูปที่ 3.16 แสดงการทำงานในจังหวะขาขึ้นของคล็อกที่ 3 กรณี ϕ_x เปิด	43
รูปที่ 3.17 วงจรสร้างสัญญาณเปรียบเทียบที่ออกแบบครั้งแรก	44
รูปที่ 3.18 วงจรสร้างสัญญาณเปรียบเทียบที่พัฒนาขึ้นใหม่	44
รูปที่ 3.19 แสดงสัญญาณควบคุมของวงจรสร้างสัญญาณเปรียบเทียบที่สร้างขึ้นมาใหม่	45
รูปที่ 3.20 การทำงานในจังหวะคล็อกที่ 2 ทำงาน	46
รูปที่ 3.21 แสดงการทำงานในจังหวะขาขึ้นของคล็อกที่ 3	46
รูปที่ 3.22 แสดงการทำงานในจังหวะขาของคล็อกที่ 3	47
รูปที่ 3.23 แสดงการทำงานของสัญญาณ S/H, ϕ_1 และ ϕ_2	48
รูปที่ 3.24 แสดงการทำงานของสัญญาณ ϕ_0 , ϕ_3 และ ϕ_4	48
รูปที่ 3.25 แสดงการทำงานของสัญญาณ ϕ_2 , sw1 และ sw2	49
รูปที่ 3.26 แสดงการทำงานของสัญญาณ sw3, sw4 และ sw5	49
รูปที่ 3.27 แสดงการทำงานของสัญญาณ sw6, sw7 และ sw8	50
รูปที่ 3.28 แสดงการทำงานของสัญญาณ ϕ_A , ϕ_B และ ϕ_D	50
รูปที่ 3.29 แสดงสัญญาณเอ๊าท์พุทเมื่อป้อนสัญญาณอินพุทน้อยกว่า $V_{ref}/2$ (เมื่อใช้วงจรแบบแรก)	51
รูปที่ 3.30 แสดงสัญญาณเอ๊าท์พุทเมื่อป้อนสัญญาณอินพุทมากกว่า $V_{ref}/2$ (เมื่อใช้วงจรแบบแรก)	51
รูปที่ 3.31 แสดงสัญญาณเอ๊าท์พุทเมื่อป้อนสัญญาณอินพุทน้อยกว่า $V_{ref}/2$ (เมื่อใช้วงจรแบบที่ 2)	52
รูปที่ 3.32 แสดงสัญญาณเอ๊าท์พุทเมื่อป้อนสัญญาณอินพุทมากกว่า $V_{ref}/2$ (เมื่อใช้วงจรแบบที่ 2)	53

สารบัญตาราง

	หน้า
ตารางที่ 3.1 แสดงสัญญาณเอาร์ทพุทเมื่อป้อนสัญญาณอินพุทค่าต่างๆ (เมื่อ Voltage reference มีค่า 5 V ความถี่ 60 kHz)	54
ตารางที่ 3.2 แสดงสัญญาณเอาร์ทพุทเมื่อป้อนสัญญาณอินพุทค่าต่างๆ (เมื่อ Voltage reference มีค่า 3.6 V ความถี่ 31.6 kHz)	55
ตารางที่ 3.3 แสดงสัญญาณเอาร์ทพุทเมื่อป้อนสัญญาณอินพุทค่าต่างๆ (เมื่อ Voltage reference มีค่า 4 V ความถี่ 60 kHz)	56



บทที่ 1 บทนำ

ในปัจจุบัน การส่งสัญญาณด้วยระบบดิจิตอล ได้ถูกนำมาใช้กันอย่างกว้างขวาง โดยที่ระบบดิจิตอลไม่เพียงแต่จะเป็นโครงข่ายที่ทำให้เกิดการประหยัดเท่านั้น แต่ยังทำให้เกิดการสื่อสารที่มีประสิทธิภาพสูงขึ้นด้วย ปัจจัยที่สำคัญของการสื่อสารแบบดิจิตอลคือ ความเร็วในการส่งสัญญาณ ซึ่งจะเห็นว่าถ้าความเร็วในการส่งสัญญาณมีมากเพียงใด การสื่อสารข้อมูลต่าง ๆ จากต้นทางไปยังปลายทางก็สามารถติดต่อกันได้รวดเร็วมากขึ้นด้วย

กระบวนการในการส่งสัญญาณดิจิตอลนั้น จะประกอบไปด้วยขั้นตอนต่าง ๆ โดยเริ่มตั้งแต่ การแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิตอล (Analog to Digital Conversion) เมื่อได้สัญญาณดิจิตอลแล้ว ก็จะนำไปเข้ารหัส (Encode) แล้วส่งสัญญาณนี้ไปตามช่องสัญญาณที่กำหนดไว้ ถ้าข้อมูลที่จะส่งมีมากและต้องการส่งเร็วขึ้น จะต้องนำสัญญาณดิจิตอลที่ได้มาทำการมัลติเพล็กซ์ (Multiplex) แล้วส่งสัญญาณไปพร้อม ๆ กัน เมื่อถึงปลายทางก็ต้องทำการดีมัลติเพล็กซ์ (Demultiplex) เพื่อแยกสัญญาณออกมา แล้วส่งสัญญาณไปยังอุปกรณ์ปลายทางที่ต้องการ

โดยปกติ สัญญาณข้อมูลต่าง ๆ ตามธรรมชาติ เช่น ศักดาไฟฟ้า , กระแสไฟฟ้า , ประจุไฟฟ้า , อุณหภูมิ , ความดัน และ เวลา จะอยู่ในรูปของสัญญาณต่อเนื่อง หรือสัญญาณอนาล็อก แต่ในปัจจุบัน อุปกรณ์อิเล็กทรอนิกส์มีการนำเอารูปแบบของสัญญาณดิจิตอลมาใช้งานมากขึ้น ยกตัวอย่างเช่น วงจรประมวลสัญญาณดิจิตอล , วงจรเครื่องบันทึกและเล่นกลับในเครื่องเสียงแบบดิจิตอล , วงจรด้านการสื่อสารข้อมูลแบบพัลส์โค๊ดมอดูเลเตอร์ , วงจรสังเคราะห์ภาพ เป็นต้น วงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอล (A/D) จึงเข้ามาเป็นส่วนหนึ่งของอุปกรณ์อย่างหลีกเลี่ยงไม่ได้ และวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอลจะต้องมีประสิทธิภาพการทำงานที่ดี สามารถแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอลโดยมีความผิดเพี้ยนของสัญญาณต่ำและมีความเที่ยงตรงของสัญญาณสูง

วิทยานิพนธ์ฉบับนี้ นำเสนอการออกแบบพัฒนาอุปกรณ์ที่มีความสำคัญต่อระบบสื่อสารแบบดิจิตอล คือ อุปกรณ์แปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิตอล (Analog to Digital Converter : ADC) โดยนำเอาสวิตช์และคาปาซิเตอร์มาประยุกต์ใช้งาน เพื่อให้วงจร ADC ที่ได้มีพื้นที่วงจรเล็กลง ความเร็วในการแปลงสัญญาณสูง นอกจากนี้วงจรที่เกิดจาก Switched Capacitor ADC ยังมีราคาถูกอีกด้วย

บทที่ 2

หลักการแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัล

การแปลงสัญญาณอนาล็อกให้เป็นดิจิทัลนั้นเรามีวิธีการแปลง 2 วิธีด้วยกันคือ การแปลงแบบอนุกรม (Serial conversion) และการแปลงแบบขนาน (Parallel conversion)

วิธี SERIAL CONVERSION

การแปลงสัญญาณแบบอนุกรมนี้ เราจะแบ่งศักดาที่ใช้ในการเปรียบเทียบออกเป็น 2 ส่วน โดยในขั้นแรกจะนำศักดาอินพุตซึ่งเป็นศักดาที่ต้องการแปลง มาเปรียบเทียบกับค่าศักดาที่ใช้ในการเปรียบเทียบทั้ง 2 ส่วน ผลที่ได้จากการเปรียบเทียบครั้งที่ 1 จะได้บิต MSB ออกมา ซึ่งจะมีค่าดังนี้

- ถ้า $V_{in} > V_{ref}/2$ เอาท์พุทจะเป็น "1" และค่าที่ใช้ในการเปรียบเทียบครั้งต่อไป คือ $V_{in} - V_{ref}/2$
- ถ้า $V_{in} < V_{ref}$ เอาท์พุทจะเป็น "0" และค่าที่ใช้ในการเปรียบเทียบครั้งต่อไป คือ V_{in}

การเปรียบเทียบครั้งที่ 2 จะแบ่ง $V_{ref}/2$ ออกเป็น 2 ส่วน จะได้เป็น $V_{ref}/4$ แล้วนำ $V_{ref}/4$ ไปทำการเปรียบเทียบกับเอาท์พุทที่ได้จากการเปรียบเทียบครั้งแรก ผลที่ได้จากการเปรียบเทียบจะเป็นดังนี้

กรณี MSB = "1"


- ถ้า $(V_{in} - V_{ref}/2) > V_{ref}/4$ จะได้เอาท์พุทเป็น "1" และค่าที่ใช้ในการเปรียบเทียบครั้งต่อไปคือ $(V_{in} - V_{ref}/2) - (V_{ref}/4)$
- ถ้า $(V_{in} - V_{ref}/2) < V_{ref}/4$ จะได้เอาท์พุทเป็น "0" และค่าที่ใช้ในการเปรียบเทียบครั้งต่อไป คือ $(V_{in} - V_{ref}/2)$

กรณี MSB = "0"

- ถ้า $V_{in} > V_{ref}/4$ เอาท์พุทจะเป็น "1" และค่าที่ใช้ในการเปรียบเทียบครั้งต่อไป คือ $V_{in} - V_{ref}/4$
- ถ้า $V_{in} < V_{ref}/4$ เอาท์พุทจะเป็น "0" และค่าที่ใช้ในการเปรียบเทียบครั้งต่อไป คือ V_{in}

เราจะทำการเปรียบเทียบในลักษณะนี้ไปเรื่อยๆ จนได้จำนวนบิตตามที่เราต้องการจะ

เอกสารนี้แสดงตัวอย่างการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล 3 บิต แสดงดังรูปที่ 2.1 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.1 บล็อกไดอะแกรมของการแปลงสัญญาณแบบอนุกรม 3 บิต

จากรูปที่ 2.1 เป็นบล็อกไดอะแกรมของการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลขนาด 3 บิตและ สัญญาณที่จะทำการแปลงมีค่าอยู่ในช่วง 0-1 ค่าที่ใช้ในการเปรียบเทียบของ คอมพาราเรเตอร์แต่ละตัวจะมีค่าตายตัวคือคอมพาราเรเตอร์ตัวที่ 1 จะเป็น $V_{ref}/2$, ตัวที่ 2 มีค่าเป็น $V_{ref}/4$ และตัวที่ 3 มีค่าเป็น $V_{ref}/8$ โดยในที่นี้ให้ V_{ref} มีค่าเป็น 1 การเปรียบเทียบจะเริ่มจาก คอมพาราเรเตอร์ตัวที่ 1 ไปถึงคอมพาราเรเตอร์ตัวที่ 3

วิธี PARALLEL CONVERSION


วิธีนี้ทำงานได้เร็วกว่าวิธีแรก เพราะการแปลงแบบนี้จะให้เอาต์พุตออกมาพร้อมกันทุกบิตจะใช้คอมพาราเรเตอร์เป็นจำนวน $2^n - 1$ ตัว (เมื่อ n เป็นจำนวนบิต) พิจารณารูปที่ 2.2 แสดงการเข้ารหัสสัญญาณขนาด 3 บิตซึ่งต้องใช้คอมพาราเรเตอร์จำนวน 7 ตัว จากรูป ถ้าเอาต์พุตของคอมพาราเรเตอร์ทุกตัวเป็น YES (เป็น 1 ทุกตัว) แล้วเอาต์พุตที่ออกจาก Encoder จะเป็น 111 แสดงว่าค่าสัญญาณที่ป้อนเข้ามาจะมีค่ามากกว่า 7/8 ถ้าเอาต์พุตที่ออกจากคอมพาราเรเตอร์ตัวที่ 1-6 เป็น 1 ค่าเอาต์พุตที่ออกจาก Encoder จะเป็น 110 แสดงว่าค่าอินพุต อยู่ในช่วง 6/8-7/8 และถ้าสัญญาณอินพุตที่เข้ามามีค่าน้อยกว่า 1/8 เอาต์พุตจาก Encoder จะเป็น 000



รูปที่ 2.2 บล็อกไดอะแกรมของการแปลงสัญญาณแบบขนาน 3 บิต

ทฤษฎีของดาต้าแอกควิสท์ชันและการแปลงสัญญาณ

รูปแบบสัญญาณไฟฟ้าที่เราพบเห็นและคุ้นเคยในชีวิตประจำวันจะอยู่ในรูปของสัญญาณต่อเนื่อง หรือที่เรียกว่า สัญญาณอนาล็อก (Analog signal) ซึ่งแต่เดิมนั้น การนำเอาสัญญาณไฟฟ้าดังกล่าวมาประมวล (Process) เพื่อให้มีรูปแบบที่เหมาะสมจะกระทำในแบบอนาล็อกนั่นเอง แต่เมื่อมีเทคนิคและอุปกรณ์การประมวลสัญญาณทางดิจิตอลได้รับการพัฒนาขึ้นมา เนื่องจากพบว่าในรูปแบบของดิจิตอล การประมวลผล เก็บ สื่อสาร และการนำเสนอกระทำได้ง่ายและอย่างมีประสิทธิภาพมากกว่า ดังนั้นการเปลี่ยนรูปแบบของสัญญาณ (Conversion) จึงได้มีความจำเป็นขึ้นมา ในรูปที่ 2.3 เป็นตัวอย่างแสดงระบบควบคุมที่ใช้การประมวลข้อมูลในระบบดิจิตอล ในระบบที่ยกมาเป็นตัวอย่างนี้ การเปลี่ยนแปลงทางกายภาพในลักษณะใดๆ ก็ตาม เช่น ความดัน อุณหภูมิ ฯลฯ จะถูกเปลี่ยนให้เป็นสัญญาณไฟฟ้าที่มีความต่อเนื่อง (สัญญาณอนาล็อก) โดยทรานสดิวเซอร์ที่มีคุณสมบัติที่เหมาะสมกับรูปแบบทางกายภาพนั้น สัญญาณไฟฟ้าจะถูกปรับให้อยู่ในรูปและขนาดที่เหมาะสมก่อนโดย Analog signal conditioner เช่น วงจรขยายหรือ ฟิวเจอร์ เป็นต้น ADC (Analog To Digital Converter) จะทำหน้าที่เปลี่ยนรูปแบบของสัญญาณจาก อนาล็อกเป็นดิจิตอล ตัวประมวลผลทางดิจิตอล (Digital processors) เช่น คอมพิวเตอร์ จะจัดการกับข้อมูลเพื่อนำเสนอหรือถูกเปลี่ยนกลับมาอยู่ในรูป อนาล็อกโดย DAC เพื่อป้อนกลับไปควบคุม Physical process




รูปที่ 2.3 ระบบควบคุมที่มีการประมวลข้อมูลแบบดิจิตอล

ในระบบที่มีข้อมูลที่ต้องการประมวลผลในเวลาเดียวกันหลาย ๆ ข้อมูล ถ้าหาก ADC ทำงานได้เร็วพอ ก็จะไม่จำเป็นต้องใช้ ADC หลาย ๆ ตัว ทำงานแยกกันสำหรับข้อมูลแต่ละชุด แต่จะใช้วิธีการแบ่งเวลา (Timesharing) โดยวิธีการมัลติเพล็กซ์ (รูปที่ 2.3) วงจร Sampling and Hold (S/H) จะสุ่มตัวอย่างขนาดของสัญญาณมาและเก็บ (Hold) ไว้ชั่วคราวเพื่อรอให้ ADC รับไปเปลี่ยนให้เป็นสัญญาณดิจิตอลจนเรียบร้อยแล้วค่อยสุ่มสัญญาณใหม่ ทั้งนี้เพื่อไม่จำเป็นต้องใช้ ADC ที่มีความเร็วสูงราคาแพง ข้อมูลดิจิตอลจะถูกส่งต่อไปยัง System bus และถูกประมวลผลโดย Processor ผลของการประมวลผลจะถูกส่งกลับออกมาเพื่อเปลี่ยนกลับมาเป็นสัญญาณอนาล็อกโดย DAC เพื่อไปควบคุมกิจกรรมทางกายภาพของระบบผ่าน Analog actuator

ทฤษฎีการแซมปลิง

ในการแปลงสัญญาณอนาล็อกเป็นรหัสดิจิตอลนั้น ADC จะต้องใช้เวลาช่วงหนึ่งในการจัดการ ซึ่งช่วงเวลาดังกล่าวขึ้นอยู่กับหลาย ๆ แฟคเตอร์ เช่น ความละเอียดของการเปลี่ยนสัญญาณ (จำนวนดิจิตอลบิต) เทคนิคของการเปลี่ยนแปลงสัญญาณ และความเร็วในการทำงานของอุปกรณ์ร่วมอื่นๆ การกำหนดความเร็วของการแปลงสัญญาณนี้ขึ้นอยู่กับการประยุกต์ใช้งานเฉพาะอย่างและความแม่นยำที่ต้องการ

ช่วงเวลาในการแปลงสัญญาณบางครั้งเรียกว่า Aperture time ซึ่งความหมายโดยทั่วไปหมายถึงช่วงเวลาที่เกิดความไม่แน่นอนของการวัด และผลก็คือความผิดพลาด (Error) ต่อค่าที่วัดได้



รูปที่ 2.4 แสดงความผิดพลาดที่เกิดจากการวัดใน Aperture time

เอกสารนี้เป็นเอกสารในรูปที่ 2.4 สัญญาณอนาล็อก $V(t)$ มีอัตราการเปลี่ยนแปลง dV/dt ในช่วง Aperture time T_a ค่าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นช่วงการเปลี่ยนแปลงอนาล็อกเท่ากับ ΔV โดย $\Delta V = T_a \, dV(t) / dt$

ดังนั้นหากเวลาที่ ADC ใช้ในการเปลี่ยนสัญญาณในช่วงเวลา T_a นี้ รัศมีสัจจัตถ์ที่ได้ อาจจะตรงกับขนาดของสัญญาณอนาล็อกค่าใดค่าหนึ่งในช่วงเวลานี้ ซึ่งแน่นอนว่าในบางครั้ง เป็นไปได้ที่รัศมีสัจจัตถ์ตรงกับขนาดของสัญญาณอนาล็อกที่เกิดขึ้น เรียกความผิดพลาดที่เกิดขึ้นนี้ว่า Aperture time error.

Sampling and hold และ Aperture time error

วงจร Sampling and Hold จะทำการสุ่ม (Sampling) สัญญาณอินพุต และนำสัญญาณที่ สุ่มนั้นมาเก็บ (Hold) ไว้ในช่วงเวลาหนึ่งได้ ซึ่งส่วนใหญ่จะใช้การประจุแรงดันนั้นไว้ในตัวเก็บ ประจุที่รั่วไหลต่ำ Aperture time ของ Sample & Hold คือเวลาตั้งแต่เริ่มสุ่มสัญญาณเก็บประจุค่า แรงดันจนถึงค่าที่สุ่ม ซึ่งสำหรับ Sample and Hold แล้ว Aperture time ขึ้นอยู่กับแบนด์วิดท์ และ Switching time ของอุปกรณ์แอคทีฟที่ใช้ในวงจร ซึ่งหาและสร้างได้ง่ายและราคาถูกกว่าการสร้าง ADC ความเร็วสูง


ในการสุ่มสัญญาณอนาล็อกจะถูกสุ่มเป็นระยะๆคงที่ตามรูปที่ 2.5 การสุ่มจะเป็นการตัด ต่อสัญญาณอนาล็อกในช่วงเวลาอันสั้นด้วยสวิทช์ที่ทำงานด้วยความเร็วสูง ผลของการสุ่ม สัญญาณด้วยความเร็วจะเสมือนกับการคูณขบวนสัญญาณพัลส์แคบๆ กับสัญญาณอนาล็อก ซึ่ง จะได้เป็นสัญญาณที่มีมอดูเลทระหว่างขบวนพัลส์สัญญาณอนาล็อก โดยเสมือนว่าสัญญาณ อนาล็อกที่มาจากขบวนพัลส์ ดังแสดงในรูปที่ 2.5c ถ้าหากสัญญาณอนาล็อกที่ถูกสุ่มถูก จนกว่า สัญญาณค่าใหม่ถูกสุ่มเข้ามา ซึ่งจะได้ลักษณะของเอาท์พุทที่แสดงในรูปที่ 2.5g

มีปัญหาที่ว่าอัตราการสุ่มสัญญาณนั้นควรมีขนาดเท่าไรจึงจะไม่ทำให้ข้อมูลสูญหายไป เมื่อสัญญาณนั้นถูกเปลี่ยนกลับมาเป็นเช่นเดิม คำตอบคือขึ้นอยู่กับสัญญาณอนาล็อก ซึ่งทฤษฎี ของการสุ่มตัวอย่างกล่าวไว้ว่า “ ถ้าสัญญาณต่อเนื่องซึ่งมีความถี่และฮาโมนิคไม่เกิน f_c จะถูกสุ่ม ด้วยอัตราการสุ่มไม่น้อยกว่า $2f_c$ แล้วสัญญาณดังกล่าวจะสามารถเปลี่ยนกลับมาได้อย่างเดิม โดยไม่สูญเสยรายละเอียดหรือผิดเพี้ยนไป ”

Frequency folding และ Allising


จากทฤษฎีการสุ่มตัวอย่างสามารถอธิบายด้วยลักษณะรูปสเปคตรัมของสัญญาณในรูป ที่ 2.6 โดยในรูปที่ 2.6g แสดงให้เห็นสเปคตรัมของสัญญาณที่ถูกสุ่มซึ่งแบนด์วิดท์ไม่เกิน f_c ใน ขณะที่สัญญาณนี้จะถูกสุ่มด้วยความถี่ f_s ขบวนการมอดูเลชันจะทำให้แถบสเปคตรัมของ สัญญาณสุ่มขยายกว้างออกจาก f_s เป็น $2f_s, 3f_s, \dots$ ได้เป็นดังรูป 2.6x ถ้าความถี่ของสัญญาณ สุ่ม f_s ไม่สูงพอหลังจากการสุ่มสเปคตรัมบางส่วนของ f_s จะหาซ้อนกลับสเปคตรัมสัญญาณซึ่ง

เรียกว่า Frequency folding หากเป็นเช่นนี้จะทำให้เกิดความเพี้ยนแก่สัญญาณอนาล็อกจากการซ้อนกันของสเปกตรัม เมื่อสัญญาณถูกเปลี่ยนกลับให้อยู่ในรูปเดิม และถ้าเลื่อนความถี่ของการสุ่มให้สูงขึ้นจนโอกาสการซ้อนทับของสเปกตรัมหมดไป ($f_s - f_c = f_c$) และการเปลี่ยนกลับของสัญญาณหลังการสุ่มก็ยังคงเหมือนเดิมได้



รูปที่ 2.5 การสุ่มสัญญาณ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.6 ก. แสดงสเปกตรัมของสัญญาณอนาล็อกที่จะถูกสุ่ม

ข. สเปกตรัมหลังจากการสุ่ม เกิด Frequency folding

จากที่กล่าวมาแสดงถึงการสนับสนุนทฤษฎีของการสุ่มที่ว่าให้ $f_s > 2f_c$ นั่นก็คือ การกำจัดการซ้อนกันของสเปกตรัมซึ่งทำได้สองวิธี วิธีหนึ่งด้วยการใช้อัตราสุ่มที่สูงพอและอีกวิธีหนึ่งคือการทำการฟิลเตอร์ความถี่ของสัญญาณอนาล็อกก่อนการสุ่ม (Anti alias filters) เพื่อให้แบนด์วิดธ์ไม่เกินไปกว่า $f_s/2$ ในทางปฏิบัติแล้วจะยังคงเกิด Frequency folding ได้เสมอจากส่วนฮาร์โมนิคส์ของสัญญาณรวมทั้งสเปกตรัมของสัญญาณรบกวนที่ยังคงอยู่ แม้ว่าการทำฟิลเตอร์ก่อนหน้ามาแล้วก็ตามการกำจัดการซ้อนกันของสเปกตรัมที่ได้ผลอีกวิธีหนึ่งคือ พยายามให้การสุ่มสัญญาณเป็นไปอย่างรวดเร็วมากที่สุด ซึ่งปกติจะสูงกว่าความถี่ต่ำสุดตามทฤษฎีการแซมปลิงคือ $2f_c$ เสมอ



รูปที่ 2.7 การเกิด Alias frequency จากการสุ่มด้วยความถี่ต่ำกว่า 2 เท่าของความถี่สัญญาณอินพุตรูปชายนัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ผลของการใช้อัตราการสุ่มที่ไม่เหมาะสมจะเกิดเป็นสัญญาณความถี่ต่ำเรียกว่า Alias frequency เมื่อสัญญาณถูกเปลี่ยนกลับมาเช่นเดิมหลังจากการสุ่มแล้วแสดงในรูปที่ 2.7 จะเห็นว่าความถี่ Alias อาจจะแตกต่างจากความถี่เดิมไปมาก


Anti alias filter จะช่วยลดสัญญาณในแถบความถี่ที่ทำให้เกิด Alias frequency ในขณะที่ต้องไม่ทำให้เกิดความผิดเพี้ยนของสัญญาณในแบนด์ที่ใช้งานและไม่ลดความแม่นยำในการวัดโดยรวมอีกด้วย ในการใช้ Anti alias filter มีปริมาณการขจัดความถี่สูง ขึ้นอยู่กับสิ่งต่างๆ ดังนี้ :

- ความถี่สูงสุดที่สนใจ
- อัตราการสุ่ม
- ความละเอียดของการแปลงสัญญาณ

ฟิลเตอร์ที่ใช้จึงอาจเป็น พาสซีฟฟิลเตอร์ แอคทีฟฟิลเตอร์ หรือ สวิทช์คาปาซิเตอร์ฟิลเตอร์

ทฤษฎีการควอนไทซ์ (Quantizing theory)

การควอนไทซ์ (Quantizing) เป็นขบวนการที่เปลี่ยนแปลงสัญญาณอนาล็อกเป็นสัญญาณที่ไม่ต่อเนื่อง (Discrete signal) หลังการสุ่ม โดยผ่านขบวนการเข้ารหัส (Coding) จัดให้สัญญาณที่ไม่ต่อเนื่องนั้นอยู่ในรูปที่ง่ายต่อการประมวล และเป็นสัดส่วนสัมพันธ์กับสัญญาณอนาล็อก เช่นในรูปของรหัสไบนารี (Binary) เป็นต้น หากนำเอาสัญญาณอนาล็อกและรหัสดิจิทัลที่ได้จากการ Quantize มาเขียนกราฟแสดง Quantize transfer function ดังในรูปที่ 2.8



รูปที่ 2.8 ทรานสเฟอร์ฟังก์ชันของ ควอนไทซ์ 3 บิต ตามทฤษฎี

ในรูปกราฟแสดงให้เห็นถึงความสัมพันธ์กันระหว่างสัญญาณอนาล็อกที่มีขนาดอยู่ระหว่าง 0 ถึง +10 โวลต์ ถูกควอนไทซ์ (Quantize) และ เข้ารหัส (Encode) เป็นรหัสไบนารี (Binary) 3 บิตได้ 8 ระดับจาก 000 ถึง 111 เนื่องจากในระบบไบนารีรหัสดิจิทัลแต่ละค่าแทนขนาดของสัญญาณอนาล็อกแต่ละค่าที่เป็นสัดส่วนกับค่าเต็มสเกล โดยค่าสูงสุดของรหัสดิจิทัลคือทุกบิตเป็น 1 จะเท่ากับสัญญาณอนาล็อกเต็มสเกลคูณด้วย $(1-1/2^n)$ โดย n เป็นจำนวนบิตของรหัสดิจิทัล และรหัสดิจิทัลแต่ละบิตที่เป็น 1 จะเท่ากับขนาดเต็มสเกลคูณกับ Weighting ของรหัสชนิดนั้นหารด้วย 2^n

จุดสำคัญที่เกี่ยวกับกราฟทรานสเฟอร์ฟังก์ชัน ในรูปที่ 2.6 อันแรกได้แก่ ความละเอียด (Resolution) ของควอนไทเซอร์ (Quantizer) ซึ่งกำหนดได้จากจำนวนบิตของรหัสดิจิทัล หรือจากกราฟคือขนาดความกว้างของ ขั้นตอน (Step) ทางแกนอนาล็อกอินพุตว่าเป็นสัดส่วนเท่าใดระหว่างค่าเต็มสเกลอนาล็อกกับค่า 2^n

จำนวนสถานะเอาต์พุตกำหนดได้จากจำนวนบิตคือเท่ากับ 2^n สถานะ ตัวอย่างกรณี ADC 8 บิต Quantizer จะให้เอาต์พุต 256 สถานะและ 12 บิต ให้ 4096 สถานะต่อค่าเต็มสเกล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับอาจารย์ใช้สอนเพื่อการศึกษาเท่านั้น ไม่ควรเอาไปทำประโยชน์ด้วยประการใดๆ ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของอนาล็อก ในบล็อกไดอะแกรมแสดงทรานสเฟอร์ฟังก์ชัน จะเห็นจุดแบ่งระดับ (Decision Point หรือ Theshold Level) สัญญาณอนาล็อกจะมีจำนวน $2^n - 1$ จุดที่อยู่ที 0.625, 1.875, 3.125, 4.375, 5.625, 6.875 และ 8.125 โวลท์ ระหว่างจุดดังกล่าวเป็นสัญญาณอนาล็อกซึ่งแปลงเป็นรหัสดิจิทัล 1 สถานะ ดังนั้นค่าเหล่านี้จะต้องปรับให้ถูกต้องมากที่สุดเพื่อแปลงขนาดของสัญญาณอนาล็อกให้ตรงกับค่าที่ทำการควอนไทซ์แรงดันที่ 1.25, 2.50, 3.75, 5.0, 6.25, 7.2 และ 8.75 โวลท์ เป็นจุดกึ่งกลางในช่วงของสัญญาณอนาล็อกที่แสดงสถานะเอาต์พุตดิจิทัล ฟังก์ชันที่มีลักษณะเป็นขั้นบันไดนี้สามารถประมาณเป็นเส้นตรงได้โดยการโยงเส้นตรงระหว่างจุด เริ่มกับจุดปลาย ณ จุดกึ่งกลางของรหัสดิจิทัลสถานะสุดท้าย สังเกตว่า ในทางทฤษฎีแล้ว เส้นตรงนี้จะต้องผ่านจุดกึ่งกลางของทุกระดับดิจิทัล

ควอนไทเซอร์ริโซลูชัน (Quantizer Resolution) และ ความผิดพลาด (Error)

ในแต่ละสถานะของสัญญาณดิจิทัลเอาต์พุตจะแทนขนาดของสัญญาณอนาล็อกค่าใดค่าหนึ่งในช่วงเล็กๆ ระหว่างจุดแบ่งระดับ เรียกช่วงเล็กๆ นี้ว่าเป็นขนาดหนึ่ง Analog quantization หรือหนึ่งควอนตัม (Quantum) หรือ 1 LSB (Least Significant Bit) ของการแปลงสัญญาณ ตัวอย่างรูปที่ 2.6ก ควอนตัม คือ 1.25 โวลท์ ค่านี้ได้จากการคำนวณจาก

$$Q = \text{FSR} / 2^n$$

FSR คือ ช่วงเต็มสเกลของแรงดันอนาล็อก (Full Scale Range)

n คือ จำนวนบิตของรหัสดิจิทัล


จากสมการจะเห็นว่าหากจำนวนบิตมากขนาดของควอนตัมก็จะลดลงและถ้าให้สัญญาณอินพุตของ Quantizer กว้างไปตลอดช่วงของสัญญาณอนาล็อกก็จะเห็นช่วงของผลต่างของอนาล็อกอินพุตและ ดิจิทัลเอาต์พุตเป็นช่วงซึ่งพล็อตได้เป็นรูปพื้นเลื่อยดังรูป 1.6(ข) เรียกว่า Quantizing error ซึ่ง Error นั้นก็คือ 1 ช่วงสัญญาณอนาล็อกแปลงเป็นรหัสดิจิทัล 1 สถานะ ดังกล่าวมาแล้วนั่นเอง

ความผิดพลาด (Error) นี้เป็นธรรมชาติของ การควอนไทซ์ซึ่งทำการแก้ไขไม่ได้นอกจากการเพิ่มจำนวนบิตของควอนไทเซอร์ให้มากขึ้น และ เอาต์พุต จะอยู่ระหว่าง 0 - Q/2 ค่าความผิดพลาดอาจจะเป็นศูนย์เมื่อสัญญาณอนาล็อกค่าที่จุดกึ่งกลางของควอนตัมพอดี ลักษณะฟังก์ชันของความผิดพลาดจะสามารถพิจารณาเป็นสัญญาณรบกวนทางอินพุต ซึ่งมีค่าเป็น Q_{p-p} และ ค่าเฉลี่ยเป็นศูนย์ ค่าrms (Root Mean Square) เป็น $Q/2\sqrt{3}$ ซึ่งจะได้จากการวิเคราะห์รูปคลื่นพื้น

เอกสารนี้เผยแพร่โดย สภามหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี เพื่อใช้ในการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รหัสตัวเลขสำหรับการเปลี่ยนข้อมูล

รหัสตัวเลขที่นิยมนำมาใช้ในระบบเปลี่ยนข้อมูลได้แก่รหัสไบนารีหรือที่เรียกว่าStraight binary โดยที่รหัสไบนารีสถานะสูงสุดจะแทนสัญญาณอนาล็อก $FSR * (1-2^1)$ โวลต์ ตัวอย่างเช่น หากสัญญาณอนาล็อกเต็มสเกล (FSR) เท่ากับ 20 โวลต์ สำหรับ ADC ขนาด 12 บิต รหัส 1111 1111 1111 จะแทนสัญญาณอนาล็อกขนาด $20 * (1-2^{12})$ หรือ 19.9951171 โวลต์ นอกจากรหัสไบนารีธรรมดาแล้วยังมีการใช้ระบบไบนารีแบบอื่น ๆ ในระบบการแปลงสัญญาณ ได้แก่ ออฟเซตไบนารี, Two's complement, BCD ซึ่งแต่ละชนิดมีข้อดีและความเหมาะสมต่างกัน ตัวอย่างเช่น ระบบ BCD เหมาะสำหรับการแสดงตัวเป็นเลขหน้าปัดหรือต่อเข้ากับดิจิตอลมิเตอร์ รหัส Two's complement เหมาะสำหรับการคำนวณทางคณิตศาสตร์ลอจิก และสำหรับออฟเซตไบนารีนั้นเหมาะสำหรับการแปลงสัญญาณอินพุตที่ทั้งช่วงบวกและลบ ในรูปที่ 2.9 แสดง Transfer function ของ ADC 3 บิตที่ใช้รหัสออฟเซตไบนารี นอกจากมาตรฐานของการใช้รหัสตัวเลขแล้วยังมีมาตรฐานของการเลือก ช่วงของขนาดแรงดันอินพุต สำหรับ ADC คือ หากเป็นสัญญาณช่วงบวกหรือลบอย่างเดียวจะใช้ 0-5 โวลต์หรือ 0-10 โวลต์ แต่ถ้าเป็นช่วงลบจะใช้ -2.5 โวลต์, -5 โวลต์ และ -10 โวลต์ เป็นมาตรฐาน




รูปที่ 2.9 ทราานสเฟอ์ฟังก์ชัน ของ ADC 3 บิตที่ใช้รหัสออฟเซตไบนารี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรแอมป์ลิงแอนด์โฮลด์ (S/H)

ที่ผ่านมาได้กล่าวถึงจุดมุ่งหมายในการใช้วงจร S/H กับ ADC และต่อจากนี้จะได้กล่าวถึงรายละเอียดของวงจร S/H บางแบบที่ใช้ในปัจจุบัน


ความจริงแล้ววงจร S/H มิได้มีเฉพาะกับ ADC เท่านั้น แต่ก็ยังใช้กันทั่ว ๆ ไปในระบบ Data distribution , Sampling scope , DVM , Reconsruction filter และ อนาล็อกคอมพิวเตอร์ เป็นต้น วงจร S/H โดยพื้นฐานแล้วเป็นอุปกรณ์หรือวงจรเก็บแรงดัน (Voltage memory) ซึ่งใช้อุปกรณ์ร่วมสำคัญคือตัวเก็บประจุในรูปที่ 2.10ก แสดงวงจรพื้นฐานของ S/H อิเล็กทรอนิกส์วิทซ์จะต่อสัญญาณแรงดันเข้ากับตัวเก็บประจุซึ่งวิทซ์นี้ควบคุมจาก Sampling pulse ช่วงการติดต่อวิทซ์และเวลาในการประจุแรงดันจนถึงค่าที่ Sample มานั้นเรียกว่า Aperture time ของ S/H จากลักษณะการทำงานดังกล่าววงจร S/H จะมีจุดติดต่อสัญญาณเข้าออก 3 จุดด้วยกันคือ สัญญาณอนาล็อกอินพุต, สัญญาณ Sampling และ เอาท์พุท




รูปที่ 2.10ก แสดงพื้นฐานของ S/H

รูปที่ 2.10ข แสดงวงจรที่ใกล้เคียงกับวงจรที่ใช้ในทางปฏิบัติ โดยเพิ่มเติมบัฟเฟอร์แอมป์ปริไฟร์เข้าทางส่วนอินพุท และ เอาท์พุทของ S/H พื้นฐานแอมป์ริไฟร์เฮอร์ทางด้านอินพุทช่วยทำให้วงจรมีอินพุทอิมพีแดนซ์สูง สะดวกต่อการใช้งานและสามารถเพิ่มกระแสเพื่อทำการประจุ C_H ได้เร็วขึ้น ส่วนทางเอาท์พุทช่วยทำให้เอาท์พุทอิมพีแดนซ์สามารถขับ ADC ได้ง่าย มีจุดสำคัญที่ต้องพิจารณาคือ ในส่วนของแอมป์ริไฟร์เหล่านี้ปกติแล้วจำเป็นต้องเป็นแอมป์ริไฟร์ที่ใช้กระแสอินพุทต่ำทั้งนี้เพื่อให้ดึงกระแสจากตัวเก็บประจุในช่วงโฮลด์สัญญาณน้อยที่สุด มิฉะนั้นแรงดันที่โฮลด์ไว้จะลดระดับเนื่องจากการไหลด (Droop) ดังแสดงในรูปที่ 2.11

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.10x ไดอะแกรมของวงจร S/H




รูปที่ 2.11 แสดงรูปคลื่นเอาต์พุทของ S/H

ปกติแล้วมักใช้แอมพลิฟายเออร์ที่มี FET หรือ MOSFET เป็นอินพุทเพราะการไบอัสด้วยแรงดันทำให้กระแสอินพุทต่ำด้วย

วงจร S/H ในระบบ Data acquisition นิยมใช้สองแบบคือ Sample-holds และ Track-holds วงจร Sample-hold จะใช้วิธีสุ่มสัญญาณอย่างรวดเร็วเข้าสู่ Holding period ซึ่งหมายความว่าสวิตช์ควบคุมจะต้องตัดต่อในช่วงเวลาอันสั้นอย่างต่อเนื่อง ส่วน Track-hold จะตัดต่อสวิตช์ช้ากว่า แต่ขณะที่ตัดสัญญาณออกวงจรจะ Track ตามสัญญาณอินพุทจนกว่าจะมีการสุ่มสัญญาณใหม่ ลักษณะเอาต์พุทของ Sample-Holds และ Track-hold แสดงในรูปที่ 2.12 นอกจากนี้ Sample-holds ทั้งสองแบบแล้วยังมีแบบอื่นๆ ที่มีการนำมาใช้งาน ซึ่งไม่ขอกล่าวในที่นี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ก) เอาท์พุทจากจาก Sample-holds

ข) เอาท์พุทจาก Track-hold

รูปที่ 2.12

วงจร Digital to Analogue Converter (DAC)


DAC นับเป็นอุปกรณ์สำคัญที่ทำให้ดิจิตอลคอมพิวเตอร์เชื่อมโยงกับอุปกรณ์ หรือวงจรอนาล็อกอื่น ๆ ตัวอย่างการใช้งาน DAC คือระบบแสดงผลบนจอภาพ ระบบสังเคราะห์เสียง เป็นต้น และที่สำคัญ DAC ยังเป็นส่วนประกอบสำคัญใน ADC ที่ใช้กันอยู่ในปัจจุบัน ในรูปที่ 2.13 แสดงทรานเฟอร์ฟังก์ชันของ DAC 3 บิต จะเห็นว่ารหัสสัญญาณดิจิตอลอินพุท 1 Word จะแปลงเป็นแรงดันอนาล็อก 1 ค่า ลักษณะการจัดวงจร DACเป็นดังรูปที่ 2.14



รูปที่ 2.13 ทรานสเฟอร์ฟังก์ชันของ DAC 3 บิตตามทฤษฎี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวใจสำคัญของ DAC คือ อาเรย์สวิตช์ที่ควบคุมด้วยลอจิกซึ่งมีจำนวน n ชุดเท่ากับจำนวนไบนารี สวิตช์เหล่านี้จะตัดต่อแรงดันอ้างอิงขนาดหนึ่งเข้ากับวงจรอาเรย์รีซิสเตอร์ค่าต่างๆที่ Weight ตามรหัสไบนารีเอาท์พุทบัฟเฟอร์ แอมป์ไฟเออร์จะทำหน้าที่เปลี่ยนกระแสที่ถูก Weight โดยวงจรรีซิสเตอร์ให้เป็นแรงดันออกที่สัมพันธ์ต่อกัน ใน DAC บางวงจรมี Digital register อยู่ในตัวเพื่อ Latch รหัสอินพุทไว้ในขณะที่ DAC กำลังทำการเปลี่ยนเป็นสัญญาณอนาล็อก




รูปที่ 2.14 บล็อกไดอะแกรมของ DAC

DAC แบบ Binary weight ladder

การจัดวงจร Binary weight ladder มีลักษณะตามรูปที่ 2.15 โดยสวิตช์ S_1 - S_4 จะถูกควบคุมเปิด/ปิด ด้วยรหัสดิจิตอล เพื่อตัด/ต่อแรงดันอ้างอิงเข้ากับวงจรรีซิสเตอร์ที่มีค่า R , $2R$, $4R$, ...(2^n) R ตัวอย่างในกรณี DAC แบบ 4 บิตใช้รีซิสเตอร์เป็น 10k, 20k, 40k และ 80k เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.15 DAC แบบ Binary weight ladder

ค่ารีซีสเตอร์ที่ Weight ค่าตามรหัสดิจิตอลที่เพิ่มขึ้นจะทำให้กระแสผ่านรีซีสเตอร์เข้าไปรวมกันก่อนเข้าออปแอมป์ลดลงด้วยแฟคเตอร์ 2 ตามค่า R ที่เพิ่มขึ้น เช่น หากแรงดันอ้างอิงเป็น 10 โวลต์ในตัวอย่างนี้ กระแสที่ผ่านตัวต้านทานจะเป็น 1.0, 0.5, 0.25 และ 0.125 mA ตามลำดับ ออปแอมป์ที่เอาต์พุตจะทำหน้าที่เปลี่ยนกระแสรวมให้เป็นแรงดันเอาต์พุต

$$V_o = -\frac{V_{REF}}{R_1} R_f (8S_4 + 4S_3 + 2S_2 + S_1) \quad ; \quad S \text{ closed} = 1, s \text{ open} = 0$$


DAC แบบ R-2R ladder

ถึงแม้ว่า DAC แบบ Binary weight จะใช้ค่ารีซีสเตอร์เพียง 4 ค่าก็ตาม แต่ในการผลิต DAC แบบนี้บนชิปไอซีเดียวกันก็ยังเป็นปัญหายุ่งยากในการผลิตอยู่ดี รูปแบบที่ดีกว่าคือการจัดวงจรแบบ R-2R ดังรูปที่ 2.16 - .



รูปที่ 2.16 วงจร DAC แบบ R-2R ladder ขนาด 4 บิต


ในวงจรนี้สวิตช์จะตัดต่อให้แรงดันอ้างอิงต่อเข้ากับวงจร Ladder หรือต่อ Ladder ลงกราวด์ที่ขา 2R จะเห็นได้ว่า Switch input resistor (2R) มองเข้าไปจะเห็นคู่ของรีซิสเตอร์ ระหว่างจุดต่อ R-2R ที่ติดกัน กระแสจะถูกบั่นทอนไปในอัตรา 2:1 ซึ่งสอดคล้องกับรหัสไบนารี ดังแสดงในรูปที่ 2.15



รูปที่ 2.17 วงจรรีซิสทีฟแลคเตอร์

Inverted R/2R Ladder DAC

ลักษณะการจัดวงจรแบบนี้จะคล้ายกับแบบ R/2R Ladder เพียงแต่สวิตช์จะตัดต่อขา R กับกราวด์และอินพุทของ Summing amplifier แทนที่จะเป็น V_{ref} วิธีการนี้นิยมใช้ในการทำเอกซารที DAC ในวงจรรวมเพราะสวิตช์จะตัดต่อที่แรงดันคล่อมต่ำกว่าซึ่งสร้างได้ง่ายกว่า ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.18 วงจร Inverter R/2R ladder DAC

$$V_o = -V_{REF} \frac{R_f}{16R} (8S_4 + 4S_3 + 2S_2 + S_1) \quad ; \quad S_{\text{close}} = 1, S_{\text{open}} = 0$$

Analog to Digital Converter (ADC)

ลักษณะการจัดวงจร ADC มีหลายแบบ แต่ที่นิยมใช้มีเพียงไม่กี่แบบและส่วนใหญ่จะอยู่ในรูปของวงจรรวม


Basic conversion method

วิธีการแปลงสัญญาณอนาล็อกเป็นดิจิตอลแบบง่าย ๆ แสดงในรูปที่ 2.19 แรงดันอินพุตที่ไม่ทราบค่า V_x จะต่อเข้ากับขาอินพุตขาหนึ่งของอนาล็อกคอมพาราเตเตอร์ และ แรงดันอ้างอิงที่ขนาดแปรตามเวลา V_R ต่อเข้ากับอินพุตอีกขาหนึ่งของคอมพาราเตเตอร์ลักษณะของทรานเฟอร์ฟังก์ชันของคอมพาราเตเตอร์ แสดงในรูปที่ 2.20 ถ้าแรงดันอินพุต V_1 มากกว่าอินพุต V_2 แล้วแรงดันเอาต์พุตจะเป็นลอจิก 1 ถ้าอินพุต V_1 มากกว่า V_2 แล้ว เอาต์พุตจะเป็นศูนย์


วิธีในการแปลงข้อมูลคือ แรงดันอ้างอิงจะถูกแปรค่าจนกระทั่งรู้ค่าแรงดันอินพุตที่ผิดพลาดไม่เกิน Quantization error ของคอนเวอร์เตอร์ ในแนวความคิดแล้วตรรกะของ ADC คือ พยายามเลือกกลุ่มของสัมประสิทธิ์ไบนารี q เพื่อมัลผลต่างระหว่างแรงดันอินพุต V_x และค่าที่ Quantize ได้ครั้งสุดท้าย น้อยกว่า 0.5 LSB ซึ่งเขียนเป็นสมการได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\left| [V_x - V_{FSR} \sum_{l=1}^n a_l 2^l] \right| < 0.5 \text{LSB}$$



รูปที่ 2.19 แสดงวิธีการพื้นฐานของ ADC




รูปที่ 2.20 แสดงทรานสเฟอ์ฟังก์ชันของคอมพารเตอ์


Counter type ADC

การจับวงจร ADC ลักษณะนี้เป็นแบบที่ง่ายที่สุด หลักการทำงานของวงจรคือ การเปรียบเทียบขนาดของแรงดันที่เอาต์พุทของ DAC กับสัญญาณอนาล็อกที่ไม่ทราบค่า \$V_n\$ การทำงานจะเริ่มโดยสัญญาณ start conversion ลอจิกคอนโทรลจะรีเซ็ตเคาท์เตอร์ให้เป็นศูนย์ แล้วเริ่มนับขึ้นจากศูนย์ เอาต์พุทของเคาท์เตอร์จะป้อนให้ DAC เพื่อแปลงเป็นสัญญาณอนาล็อก ลักษณะเป็นขั้นบันได นำมาเปรียบเทียบกับสัญญาณอนาล็อกอินพุทที่คอมพารเตอ์ โดยเคาท์เตอร์จะยังนับจนกระทั่งเอาต์พุทเท่ากับสัญญาณอนาล็อกอินพุทหรือต่างกันไม่เกิน 1 LSB แล้วคอมพารเตอ์จะเปลี่ยนสถานะไปหยุดการนับของเคาท์เตอร์และ latch ค่าจากเคาท์เตอร์เพื่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รอกการประมวลต่อไป และรอรับสัญญาณ start ใหม่
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.21ก บล็อกไดอะแกรมของ counter type DAC



รูปที่ 2.21ข Timing diagram counter type DAC

วงจรนี้มีข้อเสียที่ทำงานได้ช้าเพราะการแปลงสัญญาณแต่ละครั้ง. เคาทเตอร์จะต้องถูกรีเซ็ตและเริ่มนับจากศูนย์ทุกครั้งดังในการแปลงสัญญาณเป็นดิจิตอล n บิต จะใช้จำนวน Clock ถึง 2^n เพื่อเปลี่ยนให้ได้ค่าสูงสุดเต็มสเกล ส่วนข้อดีคือ สร้างได้ง่ายรวดเร็วราคาถูกแต่ความแม่นยำขึ้นอยู่กับ DAC ที่ใช้ หรือรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Tracking ADC


Tracking ADC จะปรับปรุงวงจรแบบ Counter type ทางด้านความเร็ว โดยใช้เคาท์เตอร์แบบนับขึ้นลงได้ไม่จำเป็นต้องเริ่มจากการนับจากศูนย์ทุกครั้ง แต่จะเริ่มนับจากค่าที่ได้ Latch ไว้จากการเปลี่ยนสัญญาณครั้งหลังสุด ดังนั้นส่วนควบคุมทางลอจิกจึงซับซ้อนมากกว่า โดยการทำงานจะเป็นดังนี้ เคาท์พุทจาก DAC จะถูกเปรียบเทียบกับสัญญาณอินพุท (V_{in}) หาก V_{in} มากกว่า ลักษณะลอจิกของคอมพารเตอ์จะควบคุมให้เคาท์เตอร์นับขึ้น แต่ถ้า V_{in} น้อยกว่า เคาท์เตอร์จะนับลงจนกว่าค่าหลังสุดของเคาท์เตอร์จะต่างจากสัญญาณอนาล็อก อินพุทไม่เกิน 1 LSB และค่าของเคาท์เตอร์จะถูก Latch ไว้จากนั้นเคาท์เตอร์จะทำงานแบบติดตาม (Track) สัญญาณอินพุทจนได้ค่าเท่ากันอีกก็จะ Latch ค่าใหม่ไว้


จากลักษณะการทำงานดังกล่าว V_{in} จะต้องไม่เปลี่ยนแปลงไปเร็วมากกว่าการทำงานของเคาท์เตอร์ มิฉะนั้นค่าเคาท์พุทที่ได้จะไม่สอดคล้องกับสัญญาณอินพุท ตัวอย่างในกรณีสัญญาณรูปซายน์ซึ่งเปลี่ยนแปลงขนาดได้มากที่สุดเท่ากับค่าเต็มสเกล อัตราการเปลี่ยนแปลงจะเท่ากับอัตราการเปลี่ยนแปลงของเคาท์พุทของเคาท์เตอร์ คือ 1 LSB/Clock period ดังนั้นถ้าต้องการให้ ADC ตามอินพุทได้จะต้องให้

$$\frac{V_{ES} \omega_0}{2} < \frac{V_{ES} f_c}{2^n}$$

$$f_0 < \frac{f_c}{\pi 2^n}$$

f_c คือ ความถี่ของ Clock






รูปที่ 2.22 Timing diagram

Integrating ADC

หัวใจสำคัญของวงจร ADC ชนิดนี้คือวงจร Integrator เทคนิคของ ADC แบบ Integration คือจะใช้สัญญาณ Ramp ต่อเนื่องแทนสัญญาณขั้นบันไดจาก DAC ซึ่งแบ่งตามลักษณะการทำงานได้สองแบบคือ Single slope converter และ Dual slope converter

1. Single Slope Converter



รูปที่ 2.23 Single slope converter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


สัญญาณอนาล็อกแบบ Ramp จะใช้เป็นแรงดันอ้างอิงที่เพิ่มขึ้นอย่างคงที่จากค่าต่ำกว่า ศูนย์เล็กน้อยจนถึงค่าที่สูงกว่าค่าเต็มสเกลเล็กน้อย ซึ่งเวลาที่ใช้ในการสแกนของสัญญาณ Ramp จากศูนย์ถึงค่าแรงดันอินพุทจะเป็นสัดส่วนกับค่าแรงดันอินพุท

การ Conversion จะเริ่มด้วยสัญญาณ Start conversion ทำการรีเซ็ตไมนารีเคาท์เตอร์ และเริ่มสร้างสัญญาณ Ramp จากแรงดันที่ต่ำกว่าศูนย์โวลท์ เมื่อสัญญาณ Ramp ผ่านศูนย์ โวลท์ เอาท์พุทจากคอมพาราเตอ์ 2 จะ High และเปิดเกตปล่อยพัลส์เข้าสู่เคาท์เตอร์

เคาท์เตอร์จะเริ่มนับจนอินพุท V_{in} กระทั่ง สัญญาณ Ramp มีขนาดเท่าแรงดันอนาล็อก อินพุท V_{in} ในเวลานี้เอาท์พุทจากคอมพาราเตอ์ 1 จะ High และเปิดเกตไม่ให้ Clock เข้าสู่เคาท์เตอร์ จำนวนพัลส์จากเคาท์เตอร์จะเป็นสัดส่วนกับแรงดันอินพุท เนื่องจาก $VR = KT$ โดย R เป็น สโลปของ Ramp (ซึ่งคงที่) ในหน่วยโวลท์/วินาที และ T เป็นจำนวนในการเคาท์เตอร์หารด้วย f_c ซึ่งเป็นความถี่สัญญาณ Clock ถ้าเลือกให้สโลปของ Ramp เป็น $V_{FSR} f_c / 2^n$ จำนวนที่เคาท์เตอร์ นับได้จะเท่ากับอัตราส่วนทางไบนารีหรือ V_{in}/V_{FSR}

เวลาในการเปลี่ยน T_c ของ ADC แบบนี้จะแปรเป็นสัดส่วนกับแรงดันที่อินพุท V_{in} เวลาที่ใช้ในการเปลี่ยนมากที่สุดเมื่อ $V_{in} = V_{FSR}$ คือ $T_{MAX} = 2^n/f_c$ และเช่นเดียวกับใน ADC แบบเคาท์เตอร์ Ramp ค่าของรหัสเอาท์พุทสุดท้ายจะต่างจากค่าของ V_{in} ไม่เกิน 0.5 LSB

ในรูปที่ 2.24 แสดงวงจรกำเนิดแรงดัน Ramp อย่างง่ายโดยการต่อแรงดันอ้างอิงกับอินทิเกรเตอร์เมื่อสวิตช์เปิด C จะทำการประจุและเพิ่มขนาดของแรงดันเอาท์พุท ข้อเสียประการหนึ่งคือหากใช้งานไปนานๆ การเปลี่ยนแปลงค่า RC ตามอุณหภูมิจะทำให้สโคปคลาดเคลื่อนด้วยเหตุนี้ ADC ชนิดนี้จึงไม่เป็นที่นิยมใช้ในปัจจุบัน




รูปที่ 2.24 วงจร Ramp voltage generator อย่างง่าย และลักษณะของเอาท์พุท


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. Dual Slope Converter

ADC แบบ Dual slope ได้รับการพัฒนาขึ้นเพื่อแก้ไขจุดบกพร่องของ Single slope ADC การจัดวงจรแสดงในรูปที่ 2.25 ในแต่ละวัฏจักรการทำงานของวงจรจะมี 2 ช่วง คือ T_1 และ T_2 ในเวลา T_1 จะเป็นช่วงเวลาที่ได้รับการออกแบบให้มีค่าแน่นอนคงที่ ในช่วงเวลานี้สัญญาณอินพุตจะต่อเข้ากับอินทิเกรเตอร์ผ่านสวิตช์ S ซึ่งทำให้เอาท์พุทที่ถูกอินทิเกรต V_{int} เป็นรูปสัญญาณ Ramp ที่ขนาดเพิ่มขึ้นทางบวกและสโลปขึ้นอยู่กับขนาดของ V_{in} จนกระทั่ง V_{in} ถึงค่าหนึ่งเมื่อสิ้นสุด T_1



รูปที่ 2.25ก บล็อกไดอะแกรมของ Dual slope ADC



รูปที่ 2.25ข การทำงานของ Dual slope ADC ในช่วงเวลา T_2 ที่มีการนำไปใช้

ในช่วงเวลา T_2 อินพุตจะถูกตัดออกจากอินทิเกรเตอร์และต่อกับแรงดันอ้างอิงซึ่งมีค่าเป็นลบเข้ากับอินพุตของอินทิเกรเตอร์ โดยการควบคุมทางลอจิกในลักษณะเช่นนี้จะทำให้ V_{int} ลดลงด้วยสโลปคงที่จากการคายประจุผ่านลง $-V_{ref}$ เมื่อเริ่มต้นเวลา T_2 เคาท์เตอร์จะรีเซ็ตและเริ่มนับ จนเมื่อ V_{in} มีค่าลดถึงศูนย์ คอมพารเตอรฺ์จะเปลี่ยนสถานะไปบอกส่วนควบคุมลอจิกให้หยุดนับ และเอาท์พุทของเคาท์เตอร์จะถูกแปลงเป็นรหัสดิจิตอล ความสัมพันธ์ระหว่างช่วงเวลา กับแรงดันอินพุตจะเป็นไปตามสมการ

$$T_2 = T_1 \frac{V_{in}}{V_{ref}}$$

ดังนั้นรหัสดิจิตอลที่แสดงค่า T_2 จะแสดงค่าอัตราส่วนของแรงดันอินพุตต่อแรงดันอ้างอิงด้วย

คุณลักษณะสำคัญของ Dual slope มีหลายประการคือ ประการแรก ความแม่นยำของมันไม่ขึ้นอยู่กับเสถียรภาพของสัญญาณ Clock และตัวเก็บประจุ แต่จะขึ้นอยู่กับค่าความเที่ยงตรงของแรงดันอ้างอิงและความเป็นเชิงเส้นของอินทิเกรเตอร์ ประการที่สอง การจำกัดสัญญาณรบกวนด้วยตัวเองของวงจรสามารถกระทำได้ ถ้าเซ็ทให้ T_1 มีขนาดเท่ากับคาบเวลาของสัญญาณรบกวน เช่น ในการจำกัดสัญญาณ 50 เฮิรท์ T_1 จะให้มีค่า 20 ms

ส่วนข้อเสียที่สำคัญของ ADC นี้คือ ความเร็วในการ Conversion ค่อนข้างต่ำจึงนิยมใช้กับเครื่องมือวัดที่ไม่ต้องการความเร็วเช่น ดิจิตอลมิเตอร์ เป็นต้น


Successive Approximation ADC

วงจร ADC ชนิดนี้ได้รับความนิยมในงานประยุกต์ที่ต้องการความเร็วปานกลางและค่อนข้างสูง การจัดวงจรจะคล้ายกันกับแบบเคาท์เตอร์ ที่ทำงานในลักษณะป้อนกลับ ซึ่งบล็อกไดอะแกรมในรูปที่ 2.25 แสดงฟังก์ชันต่าง ๆ ใน ADC ชนิดนี้ คอมพารเตอรฺ์จะคอยเปรียบเทียบเอาท์พุทจาก DAC กับอนาล็อกอินพุท V_{in} เอาท์พุทจะไปควบคุม Successive Approximation Register (SAR) ซึ่งเป็น ไอซี MSI (Midium Scale Integrated Circuit) ที่ได้รับการออกแบบเป็นพิเศษเพื่อทำหน้าที่โดยเฉพาะ


ในรูปที่ 2.27 แสดงไทมิงไดอะแกรมของ ADC ที่มีระดับอนาล็อก 1 และ 2 ที่ระดับ 1 เมื่อ Clock เข้าไปหนึ่งลูกจะทำให้ MSB (Most Significant Bit) (บิท) เป็น 1 ทุกบิทอื่นยังคงเป็นศูนย์ DAC จะเปลี่ยนเอาท์พุทของ SAR เป็นอนาล็อกเปรียบเทียบกับสัญญาณอนาล็อกอิน

เอกสารนี้ถูกแก้ไขโดยผลของการเปรียบเทียบที่คอมพารเตอรฺ์บอกว่าน้อยกว่าอินพุทก็ให้คงบิทนั้นเป็น 0 จากถ้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นั่นทำการทดสอบบิตถัดไปโดยทำให้เป็น 1 หากผลรวมของสองบิตหรือหลังมากกว่าก็ทำให้บิตนั้นเป็น 0 แต่ถ้าน้อยกว่าให้คง 1 ไว้ แล้วทดสอบบิตถัดไปตามไปตามกรรมวิธีดังกล่าวจนครบทุกบิตหรือจนกว่าเอาท์พุทจะต่างจาก V_{in} ไม่เกิน 1 LSB ในตัวอย่างแสดงการทำงานเมื่อ V_{in} ลดต่ำลงมาอีกระดับหนึ่งด้วยเช่นกัน



รูปที่ 2.26 บล็อกไดอะแกรมของ Successive Approximation ADC



รูปที่ 2.27 Timing diagram ของ SAR


มีข้อจำกัดประการหนึ่งสำหรับการ Conversion คือสัญญาณอนาล็อกอินพุทจะต้องคงที่ในช่วงเวลาที่ทำการเปลี่ยนแปลงสัญญาณโดยเปลี่ยนได้ไม่เกิน $1/2$ LSB ในช่วงสุดท้ายของการเปลี่ยนสัญญาณดิจิตอลเอาท์พุทจะออกมาขนานกันทุกบิต แต่บางแบบจะให้เอาท์พุทออกมาในลักษณะอนุกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร ADC แบบนี้สามารถทำงานได้ 2 โหมด คือ โหมดที่ทำงานโดยอิสระ (Free run) และโหมดที่รอคำสั่ง Start conversion จากภายนอก เวลาที่ใช้ในการเปลี่ยนสัญญาณใช้ (n+1) ลูกของพัลส์ Clock โดย Clock ลูกแรกจะใช้ในการรีเซ็ตรีจิสเตอร์ภายใน สุดท้ายคุณภาพของระบบจะขึ้นอยู่กับคุณภาพของ DAC ในระบบเป็นอย่างยิ่ง

Parallel (Flash) ADC

สำหรับการแปลงสัญญาณที่ต้องการความเร็วสูงมากๆ เช่น การแปลงสัญญาณภาพโทรทัศน์ เรดาร์ จำเป็นต้องใช้ ADC แบบพิเศษ ที่เรียกว่า Parallel ADC ซึ่งแสดงบล็อกไดอะแกรมดังรูปที่ 2.27 หลักการทำงานคือ จะใช้คอมพาราเรเตอร์ทำการเปรียบเทียบสัญญาณอนาล็อกอินพุตกับแรงดันอ้างอิงที่แบ่งแรงดันให้สอดคล้องกับรหัสดิจิทัล โดยใช้ตัวต้านทานแล้วแปลงเอาต์พุตจากคอมพาราเรเตอร์ให้ตรงกับรหัสดิจิทัล ซึ่งจะเห็นว่าอุปสรรคทางด้านความเร็วจะถูกจำกัดเพียง Propagation Time ของคอมพาราเรเตอร์เท่านั้น แต่อุปสรรคที่สำคัญต่อการพัฒนาวงจรชนิดนี้บนชิปไอซี คือ วงจรนี้ต้องการคอมพาราเรเตอร์ถึง $2^n - 1$ ตัว สำหรับ ADC 1 ตัว แต่ก็ได้ ADC ชนิดที่ทำงานได้รวดเร็วที่สุดเช่นกัน



รูปที่ 2.28 บล็อกไดอะแกรมของ Fresh ADC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ADC Chip

จากความก้าวหน้าทางเทคโนโลยีสารกึ่งตัวนำและความต้องการระบบ Data acquisition ที่มีขนาดเล็กและกินกำลังงานต่ำจึงมีการนำเอาองค์ประกอบของระบบหลาย ๆ ส่วนมาลงไว้บนชิปเดียว การเลือกใช้งานชิป ADC สำหรับงานประยุกต์ทั่ว ๆ ไปจึงมักแค่เพียงพิจารณาถึง Resolution ว่าต้องการกี่บิต ความเร็วของการแปลง Conversion Time ขนาดแรงดันอินพุตและไฟเลี้ยง ในการออกแบบระบบที่ใช้ชิป ADC จะขึ้นอยู่กับทางเลือกโหมดและการใช้ Timing diagram ที่ผู้ผลิตเสนอให้มาในคู่มือการใช้งาน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สเปคิฟิเคชันของการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล

1. ความแม่นยำ (Accuracy)

คือสัญญาณดิจิทัลที่แปลงได้มีความถูกต้องสมบูรณ์มากน้อยแค่ไหน เนื่องจากในการแปลงสัญญาณย่อมเกิดความคลาดเคลื่อนขึ้นได้ เช่น เกิดจากการควอนไทซ์ , จาก Comparater หรือเกิดจากความต้านทาน เป็นต้น

2. รีโซลูชัน (Resolution)

รีโซลูชันของการแปลงสัญญาณอนาล็อกเป็นดิจิทัลนั้นจะออกมาในรูปของจำนวนบิตที่ทำการแปลง เช่น การแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลให้เอาท์พุทไบนารี มีรีโซลูชัน 4 บิต, 16 บิต เป็นต้น นอกจากนี้รีโซลูชันยังสามารถบอกในรูปเปอร์เซ็นต์ของ ค่าเต็มสเกล (Full Scale) เช่น การแปลงสัญญาณอนาล็อกเป็นดิจิทัล 4 บิต จะแบ่งระดับขั้นที่ใช้ในการเปรียบเทียบได้ $2^4 - 1 = 15$ ขั้น และมีรีโซลูชัน 6.7 เปอร์เซ็นต์ ($1/15 * 100 = 6.7$ เปอร์เซ็นต์) ระบบการแปลงสัญญาณที่ให้จำนวนบิตมากย่อมมีรีโซลูชันดีกว่าระบบการแปลงสัญญาณที่ให้จำนวนบิตน้อย

3. ไดนามิก เรนจ์ (Dynamic Range)

คือ อัตราส่วนของสัญญาณค่ามากที่สุดกับสัญญาณค่าน้อยที่สุด ปกติจะอยู่ในหน่วยเดซิเบล พิจารณา ใน Binary Word บิตที่อยู่ทางซ้ายจะมีน้ำหนักมากกว่าบิตที่อยู่ทางขวาถัดมา อยู่ 2 เท่า เมื่อคำนวณหาอัตราส่วนระหว่างบิตทั้งสอง (คิดในรูปโวลท์เต็ม) จะได้ประมาณ 6 dB ดังนั้นสามารถคำนวณหาค่าไดนามิก เรนจ์ทั้งระบบได้ดังนี้

$$\text{ค่าไดนามิก เรนจ์ ของระบบ (dB)} = 6 \text{ (dB)} * \text{จำนวนบิต}$$

ตัวอย่างเช่น การแปลงสัญญาณดิจิทัล 10 บิต จะมีไดนามิก เรนจ์ = $6 \text{ (dB)} * 10 = 60 \text{ (dB)}$

4. คอนเวอร์ชันไทม์ (Conversion time)

คือ เวลาที่ใช้ในการแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัล

นอกจากนี้ยังมีสิ่งที่กำหนดคุณสมบัติของระบบอื่นๆ อีก เช่น

- POWER SUPPLY VOLTAGE ปกติจะเท่ากับ +5 V แต่บางครั้งอาจพบ A/D CONVERTER IC ทำงานในช่วง +5 V ถึง +15 V
- OUTPUT LOGIC LEVEL เช่น เป็นแบบ TTL , CMOS หรือ TRISTATE
- INPUT VOLTAGE .
- MAXIMUM POWER DISSIPATION สำหรับ A/D CONVERTER IC จะอยู่ในช่วง 15 - 3,000 mW

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3


หลักการทำงานและการออกแบบ

รูปแบบการดำเนินงาน

การดำเนินงานจะเริ่มจากการศึกษาหลักการแปลงสัญญาณอนาล็อก (Analog signal) ให้เป็นสัญญาณดิจิทัล (Digital signal) จากนั้นจึงนำมาสร้างเป็นวงจรส่วนต่างๆ เช่น ส่วนของการสร้างระดับสัญญาณเปรียบเทียบ (Voltage reference) สำหรับใช้ในการเปรียบเทียบ , ส่วนของการสร้างสัญญาณที่ใช้เปรียบเทียบกับสัญญาณเปรียบเทียบในการแปลงแต่ละครั้ง จนครบตามจำนวนบิตที่เราต้องการ และส่วนที่ใช้ในการเปรียบเทียบ เป็นต้น ในการทำงานของวงจรโดยวิธีการแปลงสัญญาณแบบวิธี Switched-capacitor successive approximate นั้น เราจะต้องใช้สัญญาณต่างๆควบคุมการทำงานของระบบ ดังนั้นเราจึงต้องให้ความสำคัญต่อการสร้างสัญญาณควบคุมเหล่านี้ด้วย


หลักการทำงานและการออกแบบ

วงจรที่ใช้ในการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลโดยวิธี Switched-capacitor successive approximate จะแสดงดังรูปที่ 3.1



รูปที่ 3.1 การทำงานของวงจร Switched capacitor successive approximate ADC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 แสดงสัญญาณควบคุมการทำงานของวงจร


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือการเข้าถึงเพื่อการค้าเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสร้างสัญญาณควบคุมการทำงาน

เนื่องจากการทำงานของวงจร Switched-capacitor successive approximate ADC มีการใช้ สวิตช์เข้ามาเกี่ยวข้องด้วย ดังนั้นจึงต้องทำการออกแบบสัญญาณควบคุมให้กับสวิตช์เหล่านั้น ซึ่งมีดังต่อไปนี้

การสร้างสัญญาณ S/H


สร้างจากการนำสัญญาณคล็อกที่มีความถี่เป็นครึ่งหนึ่งของสัญญาณคล็อกจริง (CLK2) มาป้อนให้กับวงจรนับสิบ (ซึ่งใช้ไอซีเบอร์ 14017) แล้วจับที่ราสามก็จะได้สัญญาณ S/H ออกมา



รูปที่ 3.3 แสดงการสร้างสัญญาณ S/H

การสร้างสัญญาณ ϕ_1


สร้างจากการนำ CLK2 มาแอนด์กับสัญญาณ $\overline{S/H}$ ดังต่อไปนี้



รูปที่ 3.4 แสดงการสร้างสัญญาณ ϕ_1

การสร้างสัญญาณ ϕ_2

สร้างจากการนำ $\overline{CLK2}$ มาแอนด์กับสัญญาณ $\overline{S/H}$ ดังนี้




รูปที่ 3.5 แสดงการสร้างสัญญาณ ϕ_2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสร้างสัญญาณ ϕ_c

สร้างจากการนำ CLK2 มาแอนดกับ นับ0 (คือสัญญาณ S/H) และมาแอนดกับ $\overline{\text{นับ1}}$ ดังนี้

นี้




รูปที่ 3.6 แสดงการสร้างสัญญาณ ϕ_c

การสร้างสัญญาณ ϕ_3 และ ϕ_4

สัญญาณ ϕ_3 ได้จากการนำเอา CLK1 มาแอนดกับสัญญาณ ϕ_c


สัญญาณ ϕ_4 ได้จากการนำเอา $\overline{\text{CLK1}}$ มาแอนดกับสัญญาณ ϕ_c ดังต่อไปนี้



รูปที่ 3.7 แสดงการสร้างสัญญาณ ϕ_3 และ ϕ_4

การสร้างสัญญาณ ϕ_r

สัญญาณ ϕ_r เกิดจากการนำ CLK2 แอนดกับสัญญาณ นับ1 (ขา 4 ของ 14017) ดังนี้




รูปที่ 3.8 แสดงการสร้างสัญญาณ ϕ_r

การสร้างสัญญาณสวิทช์ต่างๆ

สัญญาณสวิทช์ที่ใช้ควบคุมการทำงานในส่วนสร้างสัญญาณเปรียบเทียบ สร้างได้ดังนี้

$sw1 = \overline{น้บ0} \text{ AND } \overline{น้บ1}$




(a) การสร้างสวิทช์ sw1

$sw2 = sw1 \text{ AND } \overline{น้บ2}$




(b) การสร้างสวิทช์ sw2

$sw3 = sw2 \text{ AND } \overline{น้บ3}$




(c) การสร้างสวิทช์ sw3

$$sw4 = sw3 \text{ AND } \overline{นับ4}$$



(d) การสร้างสวิทช์ sw4

$$sw5 = sw4 \text{ AND } \overline{นับ5}$$




(e) การสร้างสวิทช์ sw5

$$sw6 = sw5 \text{ AND } \overline{นับ6}$$



(f) การสร้างสวิทช์ sw6


$$sw7 = sw6 \text{ AND } \overline{นับ7}$$



(g) การสร้างสวิทช์ sw7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

sw8 = sw7 AND $\overline{\text{นับ8}}$




(h) การสร้างสวิตช์ sw8

รูปที่ 3.9 แสดงการสร้างสัญญาณสวิตช์ต่างๆ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจรสร้างสัญญาณเปรียบเทียบ



รูปที่ 3.10 แสดงวงจรส่วนของ V_{ref}

การคำนวณหาค่า C ที่ใช้ในวงจร V_{ref} จะทำได้ดังนี้

$$\text{จาก } Q = CV$$

เราต้องการ voltage ตกคร่อม C_1 เป็น $V_{ref} / 2$ ดังนั้น

$$q = C_1 * V_{ref} / 2$$

$$C_1 = 2q / V_{ref}$$

เมื่อ $C_1 // C_2$ ต้องการ voltage ตกคร่อมเป็น $V_{ref} / 4$

$$q = (C_1 + C_2) * V_{ref} / 4$$

$$(C_1 + C_2) = 4q / V_{ref}$$

$$C_2 = C_1$$

เมื่อ $C_1 // C_2 // C_3$ ต้องการ voltage ตกคร่อมเป็น $V_{ref} / 8$

$$(C_1 + C_2 + C_3) = 8q / V_{ref}$$

$$C_3 = 2C_1$$

ในทำนองเดียวกัน

$$C_4 = 4C_1$$

$$C_5 = 8C_1$$

$$C_6 = 16C_1$$

$$C_7 = 32C_1$$

$$C_8 = 64C_1$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การทำงานของวงจร

การทำงานของวงจร Switched-capacitor successive approximate ADC ในแต่ละขั้นตอนนั้น จะอธิบายตามจังหวะของสัญญาณนาฬิกา (Clock) ตามที่ได้ออกแบบไว้แล้ว ดังต่อไปนี้คือ **คล็อกที่ 1 ทำงาน**

ในจังหวะนี้ สัญญาณ S/H จะทำงาน ดังนั้นสัญญาณอินพุตที่ต้องการแปลง จะถูกป้อนเข้าสู่วงจร ซึ่งเป็นผลทำให้เกิดประจุใน C_b เป็นดังนี้

$$q = C_b * V_{in}$$

ในขณะเดียวกัน $C_1 - C_8$ ก็จะถูกรีเซต ดังรูปที่ 3.11



รูปที่ 3.11 แสดงการทำงานในจังหวะขาขึ้นของคล็อกที่ 1

คล็อกที่ 2 ทำงาน

ในจังหวะนี้ มีการทำงานของ ϕ_1, ϕ_2 กล่าวคือ

ในช่วงคล็อกขาขึ้น ϕ_1 จะทำงาน แต่เนื่องจาก V_{ref} ยังไม่ถูกป้อนเข้าสู่วงจร ดังนั้น ประจุใน C_a จึงเป็น 0

ในช่วงคล็อกขาลง ϕ_2 จะทำงาน (ϕ_1 เลิกทำงาน) จะเกิดการเปลี่ยนกราวด์ (ground) ของ C_a เป็นคนละด้าน ทำให้โวลต์เตจกลับหัว แต่เนื่องจากในจังหวะแรก โวลต์เตจตกคร่อม C_a เป็น 0 ดังนั้นตอนนี้ โวลต์เตจที่ C_a ก็ยังคงเป็น 0 ด้วย กล่าวคือ $q_{ca} = 0$

ขณะเดียวกัน ประจุจาก C_b จะไหลเข้าไปยัง C_c ดังนั้นจะได้

$$\text{จาก } q = C * V$$

$$C_b * V_{in} = C_c * V$$


$$V = (C_b / C_c) * V_{in}$$

แต่เนื่องจาก $C_b = C_c$


ดังนั้น $V = V_{in}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับภาควิชาวิศวกรรมไฟฟ้า เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อผ่านอินเวอร์ตติ้งออปแอมป์จะได้เอาต์พุตเป็น $-V_{in}$ และเมื่อผ่านอินเวอร์ตติ้งออปแอมป์อีกครั้ง จะได้เอาต์พุตเป็น $+V_{in}$ (หรือ $+V_1$) การทำงานในคล็อกที่ 2 จะแสดงดังรูปที่ 3.12 และ 3.13




รูปที่ 3.12 แสดงการทำงานในจังหวะขาขึ้นของคล็อกที่ 2



รูปที่ 3.13 แสดงการทำงานในจังหวะขาลงของคล็อกที่ 2

คล็อกที่ 3 ทำงาน

ในจังหวะนี้จะมีการทำงานของ ϕ_r , $sw1$, ϕ_1 , ϕ_2 , ϕ_c , ϕ_3 , ϕ_4 และ ϕ_x ดังรูปที่ 3.14



รูปที่ 3.14 แสดงการทำงานในจังหวะขาขึ้นของคล็อกที่ 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเท่านั้น ไม่สามารถเผยแพร่หรือใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในจังหวะนี้ ส่วนของวงจรที่สร้างสัญญาณเปรียบเทียบ จะมี ϕ_1 และ $sw1$ ทำงาน ดังนั้น สัญญาณอ้างอิง (Voltage reference : V_{ref}) จะถูกป้อนเข้ามายังวงจร ทำให้เอาต์พุตของออปแอมป์ตัวที่ 1 มีค่าเท่ากับ $V_{ref}/2$ เป็นผลทำให้เกิดประจุใน C_9 ซึ่งมีค่าเท่ากับ $C_9 V_{ref}/2$ และเมื่อ ϕ_3 ทำงานทำให้เกิดประจุใน C_{10} เท่ากับ $C_{10} V_1$ และจะเกิดการเปรียบเทียบกันที่คอมพาราเรเตอร์ออปแอมป์ เอาต์พุตที่ได้จะเป็นสัญญาณดิจิทัลซึ่งเป็นบิต MSB และเอาต์พุตนี้จะเป็นสถานะของ ϕ_x ที่ใช้ในการควบคุมวงจร ในขณะเดียวกัน C_b จะมีประจุตกคร่อมเป็น $C_b V_1$


เมื่อ ϕ_1 ทำงานจะเกิดประจุตกคร่อม C_a เท่ากับ $C_a V_{ref}/2$ และเมื่อ ϕ_2 ทำงานประจุใน C_a กับ C_b จะรวมกันหรือไม่ขึ้นขึ้นอยู่กับ สถานะของ ϕ_x ซึ่งแบ่งเป็น 2 กรณีคือ

กรณี ϕ_x ปิด (เอาต์พุตออกมาเป็น "1")

ในจังหวะนี้ ประจุจาก C_a และ C_b จะไหลมารวมกันใน C_c ซึ่งมีค่าดังนี้

$$\begin{aligned} q &= C_b * V_1 + [-C_a * V_{ref} / 2] \\ &= C_c * (V_1 - V_{ref}/2) \quad < C_a = C_b = C_c > \end{aligned}$$

โวลต์เตจจากเอาต์พุตของออปแอมป์จะเป็น $-(V_1 - V_{ref}/2)$ หรือ $-V_2$ และเมื่อผ่านอินเวอร์ตติ้งออปแอมป์ แล้วจะได้เอาต์พุตเป็น $+(V_1 - V_{ref}/2)$ หรือ $+V_2$ การทำงานในกรณีนี้แสดงดังรูปที่ 3.15



รูปที่ 3.15 แสดงการทำงานในจังหวะขาขึ้นของคล็อกที่ 3 กรณี ϕ_x ปิด

กรณี ϕ_x เปิด (เอาต์พุตออกมาเป็น "0")


จะมีเพียงประจุจาก C_b เท่านั้นที่ไหลเข้า C_c ดังนั้นประจุใน C_c จะเป็น

$$q = C_c * V_1$$

เอาต์พุตจากอินเวอร์ตติ้งออปแอมป์ จะได้


$$V = -V_1 = -V_2$$

เมื่อผ่านอินเวอร์ตติ้งออปแอมป์ อีกครั้งจะได้ $+(V_1)$ หรือ $+(V_2)$ การทำงานในกรณีนี้แสดงดังรูปที่ 3.16



รูปที่ 3.16 แสดงการทำงานในจังหวะขาขึ้นของคล็อกที่ 3 กรณี ϕ_x เปิด คล็อกที่ 4 ทำงาน


ในจังหวะนี้ ϕ_1 , ϕ_2 , ϕ_c , sw1, sw2, ϕ_3 และ ϕ_4 จะทำงาน จะได้โวลต์เต็มอ้างอิงเป็น $V_{ref}/4$ และจะนำไปเปรียบเทียบกับ V_2 ที่คอมพาราเตอร์ออปแอมป์ เออร์ทพุทที่ได้จะเป็นบิตที่ต่อจาก MSB การทำงานของคล็อกต่อไปจะมีลักษณะเหมือนคล็อกที่ 4 จนได้สัญญาณดิจิตอลครบ 8 บิต




การพัฒนาและการออกแบบวงจร

วงจร Switch-capacitor successive approximate ADC จากที่กล่าวมาแล้วในรูปที่ 3.10 นั้น จะเห็นว่าเป็นวงจรที่ใช้คาปาซิเตอร์จำนวนมาก จึงเป็นผลทำให้ราคาของอุปกรณ์แพงขึ้น ดังนั้นในขั้นตอนต่อไปนี้จะทำการพัฒนาวงจรให้ดีขึ้น โดยการออกแบบวงจรให้มีอุปกรณ์น้อยลง การออกแบบนี้จะทำในส่วนของวงจรสร้างสัญญาณเปรียบเทียบเทียบ (Voltage reference)

วงจรสร้างสัญญาณเปรียบเทียบที่สร้างขึ้นในรูปที่ 3.10 และวงจรสัญญาณเปรียบเทียบที่สร้างขึ้นใหม่จะแสดงดังรูปที่ 3.17 และรูปที่ 3.18 ตามลำดับ




รูปที่ 3.17 วงจรสร้างสัญญาณเปรียบเทียบที่ออกแบบครั้งแรก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งรูปที่ 3.18 วงจรสร้างสัญญาณเปรียบเทียบที่พัฒนาขึ้นใหม่นี้ยังที่มีการนำไปใช้

สัญญาณควบคุม (Control clock) การทำงานของวงจรสร้างสัญญาณเปรียบเทียบที่สร้างขึ้นใหม่นี้ จะแสดงดังรูปที่ 3.19



รูปที่ 3.19 แสดงสัญญาณควบคุมของวงจรสร้างสัญญาณเปรียบเทียบที่สร้างขึ้นใหม่

จะเห็นว่า วงจรสร้างสัญญาณเปรียบเทียบที่สร้างขึ้นใหม่นี้ เป็นการออกแบบให้มีการใช้อุปกรณ์น้อยลง กล่าวคือ วงจรเดิมใช้คาปาซิเตอร์ 8 ตัว แต่วงจรที่สร้างขึ้นใหม่นี้จะใช้คาปาซิเตอร์เพียง 4 ตัวเท่านั้นซึ่งจะทำให้ราคาของวงจรถูกลงด้วย วงจรสร้างสัญญาณเปรียบเทียบที่สร้างขึ้นใหม่ นอกจากจะใช้คาปาซิเตอร์น้อยลงแล้ว ยังสามารถลดจำนวนสัญญาณควบคุม (Control clock) การทำงานของวงจรได้อีกด้วย

หลักการทํางาน

การทำงานของวงจรสร้างสัญญาณเปรียบเทียบที่สร้างขึ้นใหม่นั้น จะทำงานตามสัญญาณควบคุมที่สร้างขึ้น โดยจะเริ่มทำงานในสัญญาณคล็อกลูกที่ 2 ดังต่อไปนี้


คล็อกที่ 2 ทํางาน

ในจังหวะนี้ สัญญาณควบคุมที่ทำงานคือ φ_A วงจรจะเริ่มทำงานโดยการรับเอาสัญญาณอินพุตที่มีค่าเท่ากับ ครึ่งหนึ่งของสัญญาณเปรียบเทียบ ดังนั้น จะเกิดประจุที่ตัว C ซึ่งมีค่าดังนี้

เอกสารนี้เป็นลิขสิทธิ์ทางปัญญาของสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง การนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาตถือว่าผิดกฎหมาย
จาก $q = CV$ ของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้น $q = C_1 V_r / 2$

การทำงานในจังหวะนี้ จะแสดงดังรูปที่ 3.20




รูปที่ 3.20 การทำงานในจังหวะคล็อกที่ 2 ทำงาน

คล็อกที่ 3 ทำงาน

สัญญาณควบคุมที่ทำงานในจังหวะนี้คือ $\phi_b, \bar{\phi}_c, \phi_c$ และ ϕ_0

ในจังหวะขาขึ้นของคล็อกที่ 3 จะมี ϕ_b และ ϕ_c ทำงาน ในขณะนี้ C_1 จะมีการเปลี่ยนกราวด์ ดังนั้นประจุใน C_1 จะมีค่าเป็น $-C_1 V_r / 2$ และจะได้เอาต์พุตที่ออกจากออปแอมป์ตัวที่ 1 เป็น $+V_r / 2$ ทำให้เกิดประจุใน C_2 มีค่าเป็น $+C_2 V_r / 2$ การทำงานในจังหวะนี้จะแสดงดังรูปที่ 3.21



รูปที่ 3.21 แสดงการทำงานในจังหวะขาขึ้นของคล็อกที่ 3


ในจังหวะขาลงของคล็อกที่ 3 จะมีสัญญาณ $\bar{\phi}_c$ และ ϕ_0 ทำงาน ช่วงนี้ C_2 จะเปลี่ยนกราวด์ ทำให้ประจุมีค่าเป็นลบ ดังนั้น

$$q = C_3 V_r / 2$$

แต่ $C_3 = C_1 / 2$ ดังนั้น

$$q = C_1 V_r / 4$$

เอาท์พุทจากอินเวอร์ติงออปแอมป์ตัวที่ 2 จะมีค่าเป็น $-V_r / 4$ และทำให้เกิดประจุที่ C_1 เป็น $-C_1 V_r / 4$ การทำงานในจังหวะนี้จะแสดงดังรูปที่ 3.22



รูปที่ 3.22 แสดงการทำงานในจังหวะขาสูงของคล็อกที่ 3

คล็อกที่ 4 ทำงาน

การทำงานในคล็อกที่ 4, 5, 6, 7, 8, 9 และ 10 จะมีลักษณะเหมือนการทำงานในคล็อกที่ 3 ต่างกันที่เมื่อวงจรทำงานในจังหวะขาขึ้นของคล็อกแต่ละลูกก็จะได้ค่าเอาท์พุทจากอินเวอร์ติงออปแอมป์ตัวที่ 1 ด้วยค่าที่ต่างกัน กล่าวคือ

เมื่อคล็อกที่ 3 ทำงานจะได้เอาท์พุทเป็น $+V_r / 2$

เมื่อคล็อกที่ 4 ทำงานจะได้เอาท์พุทเป็น $+V_r / 4$

เมื่อคล็อกที่ 5 ทำงานจะได้เอาท์พุทเป็น $+V_r / 8$

เมื่อคล็อกที่ 6 ทำงานจะได้เอาท์พุทเป็น $+V_r / 16$

เมื่อคล็อกที่ 7 ทำงานจะได้เอาท์พุทเป็น $+V_r / 32$


เมื่อคล็อกที่ 8 ทำงานจะได้เอาท์พุทเป็น $+V_r / 64$

เมื่อคล็อกที่ 9 ทำงานจะได้เอาท์พุทเป็น $+V_r / 128$


เมื่อคล็อกที่ 10 ทำงานจะได้เอาท์พุทเป็น $+V_r / 256$

ผลการทดสอบวงจร

จากการทดสอบวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลโดยใช้วิธี Switched - capacitor successive approximate จะทำการวัดสัญญาณควบคุมการทำงานของวงจรได้ดังรูปต่อไปนี้




รูปที่ 3.23 แสดงการทำงานของสัญญาณ S/H , ϕ_1 และ ϕ_2




รูปที่ 3.24 แสดงการทำงานของสัญญาณ ϕ_c , ϕ_3 และ ϕ_4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.25 แสดงการทำงานของสัญญาณ ϕ , sw1 และ sw2




รูปที่ 3.26 แสดงการทำงานของสัญญาณ sw3, sw4 และ sw5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.27 แสดงการทำงานของสัญญาณ sw6, sw7 และ sw8




รูปที่ 3.28 แสดงการทำงานของสัญญาณ ϕ_A , ϕ_B และ ϕ_D

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.29 แสดงสัญญาณเอ๊าท์พุทเมื่อป้อนสัญญาณอินพุทน้อยกว่า $V_{ref}/2$
(เมื่อใช้วงจรแบบแรก)





รูปที่ 3.30 แสดงสัญญาณเอ๊าท์พุทเมื่อป้อนสัญญาณอินพุทมากกว่า $V_{ref}/2$
(เมื่อใช้วงจรแบบแรก)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.31 แสดงสัญญาณเอาต์พุตเมื่อป้อนสัญญาณอินพุตน้อยกว่า $V_{ref}/2$
(เมื่อใช้วงจรแบบที่ 2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.32 แสดงสัญญาณเอาต์พุตเมื่อป้อนสัญญาณอินพุตมากกว่า $V_{ref}/2$
(เมื่อใช้วงจรแบบที่ 2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการทดสอบวงจรแบบแรก เมื่อป้อนค่า Voltage reference มีค่าเท่ากับ 5 V แล้วป้อน
สัญญาณอินพุตค่าต่างๆ จะได้ค่าสัญญาณดิจิทัล 8 บิต ดังตาราง

ตารางที่ 3.1 แสดงสัญญาณเอาต์พุตค่าต่างๆ

(เมื่อ Voltage reference มีค่า 5 V ความถี่ 60 kHz)

V_{in} (Volt)	Binary output								V_{out} (Volt)
	D7	D6	D5	D4	D3	D2	D1	D0	
0.8	0	0	1	0	1	0	0	0	0.78
0.9	0	0	1	1	0	0	0	0	0.94
1.0	0	0	1	1	0	1	0	0	1.02
1.45	0	1	0	0	1	0	0	0	1.41
1.7	0	1	0	1	0	0	1	0	1.61
1.92	0	1	1	0	0	0	1	0	1.92
1.96	0	1	1	0	0	1	0	0	1.96
2.35	0	1	1	1	1	0	0	0	2.35
2.65	1	0	1	0	0	0	1	0	3.20

จากการทดลอง พบว่าถ้าอินพุตมีค่ามากกว่า $V_{ref}/2$ จะได้สัญญาณเอาต์พุตมีค่าใกล้เคียงกับสัญญาณอินพุตมาก แต่ถ้าสัญญาณอินพุตมีค่ามากกว่า $V_{ref}/2$ สัญญาณเอาต์พุตที่ได้จะมีค่าผิดพลาดบางค่า

ผลการทดสอบวงจรที่ได้ทำการพัฒนาใหม่ แสดงดังตารางต่อไปนี้

ตารางที่ 3.2 แสดงสัญญาณเอาต์พุตเมื่อป้อนสัญญาณอินพุตค่าต่างๆ

(เมื่อ Voltage reference มีค่า 3.6 V ความถี่ 31.6 kHz)

V_{in} (Volt)	Binary output								V_{out} (Volt)
	D7	D6	D5	D4	D3	D2	D1	D0	
0.4	0	0	0	1	0	0	0	0	0.23
0.7	0	0	1	0	0	1	0	0	0.5
0.9	0	0	1	1	0	0	0	0	0.67
1.2	0	1	0	0	0	1	0	0	0.93
1.4	0	1	0	1	0	0	0	0	1.12
2.1	1	0	0	1	1	0	0	0	2.14
2.2	1	0	1	0	0	1	0	0	2.29
2.35	1	0	1	1	0	0	0	0	2.46
2.6	1	1	0	0	1	1	0	0	2.85
3.5	1	1	1	1	1	0	0	0	3.47

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 3.3 แสดงค่าสัญญาณเอาต์พุตเมื่อป้อนสัญญาณอินพุตค่าต่างๆ
(เมื่อ Voltage reference มีค่า 4 V ความถี่ 60 kHz)

V_{in} (Volt)	Binary output								V_{out} (Volt)
	D7	D6	D5	D4	D3	D2	D1	D0	
0.58	0	0	0	1	1	0	0	0	0.38
1.05	0	0	1	1	0	0	0	0	0.75
1.35	0	1	0	0	0	1	0	0	1.07
1.6	0	1	0	1	0	0	0	0	1.25
1.8	0	1	1	0	0	0	0	0	1.51
2.35	1	0	0	1	0	0	1	0	2.29
2.45	1	0	1	0	0	0	0	0	2.51
2.6	1	0	1	0	1	0	0	0	2.63
2.95	1	1	0	1	0	0	1	0	3.29
3.35	1	1	1	0	0	0	0	0	3.5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

บทสรุปผลและแนวทางการพัฒนาต่อ

จากการทดสอบวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล โดยวิธี Switched Capacitor Successive Approximate Converter ที่ทำการออกแบบนั้น เมื่อป้อนสัญญาณอินพุตที่เป็นสัญญาณ DC ค่าต่างๆ เข้าสู่วงจร ปรากฏว่าวงจรสามารถแปลงสัญญาณอินพุตให้เป็นสัญญาณดิจิทัล 8 บิตได้อย่างแม่นยำพอสมควร โดยทั้งนี้ พิสูจน์โดยการคำนวณย้อนกลับจากค่าสัญญาณดิจิทัลเอาต์พุตที่ได้จากการแปลง

จากการพัฒนาวงจรในส่วนที่สร้างโวลต์เตจอ้างอิงโดยการทำให้มีขนาดเล็กลงจากวงจรแบบแรกนั้น ทำให้วงจรมีความกะทัดรัดมากขึ้น จำนวนคาปาซิเตอร์ที่ใช้ก็น้อยลง และสามารถทำงานได้ตามที่ต้องการ

ดังนั้นแนวความคิดในการนำเอาสวิตช์และคาปาซิเตอร์มาสร้างเป็นวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล โดยหลักการที่ออกแบบในโครงงานนี้ จะสามารถทำการแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัลได้

จากวงจรที่ใช้ในการศึกษาในครั้งนี้ จะเห็นว่า บางส่วนของวงจรสามารถดัดแปลงแก้ไขให้มีขนาดเล็กลงไปได้อีก เพื่อที่จะสามารถใช้พื้นที่ของวงจรได้อย่างมีประสิทธิภาพมากที่สุด และอีกกรณีหนึ่งคือ หากเราต้องการแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัลจำนวนมากกว่า 8 บิตขึ้นไป จะเกิดปัญหาตรงที่เราจะมีวิธีการสร้างสัญญาณควบคุมการทำงานของระบบอย่างไร ซึ่งสิ่งเหล่านี้จะทำให้ทำการศึกษาและพัฒนาต่อไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

- [1] ปราโมทย์ วาดเขียน และ วิวัฒน์ กิรานนท์ "พื้นฐานการสื่อสารข้อมูล" กรุงเทพฯ : โรงพิมพ์คุรุสภาลาดพร้าว 2536.
- [2] ยืน ภูสุวรรณ "การเปลี่ยน A/D และ D/A" บทความจากหนังสือ อิเลคทรอนิกส์ เวิลด์ หน้าที่ 41-49 31 พฤษภาคม 2522.
- [3] สมชาย ไตรสุริยธรรม "อนาล็อก/ดิจิทัลคอนเวอร์เตอร์" บทความจากหนังสือ เซมิคอนดักเตอร์ หน้าที่ 105-108 30 มิถุนายน 2528.
- [4] ถวิล ทึ่งมา "ระบบชุมสายโทรศัพท์แบบดิจิทัล" กรุงเทพฯ : โรงพิมพ์คุรุสภาลาดพร้าว 2535.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิติกรรมประกาศ

ขอขอบพระคุณ อาจารย์ปราโมทย์ วาดเขียน และพีปริญาโท ที่ให้คำปรึกษาและแนะนำมาโดยตลอด และขอบคุณเพื่อนทุกคนที่ช่วยเหลือในเรื่องต่างๆ ทางผู้จัดทำปริญาณิพนธ์ฉบับนี้ขออวยพรให้ทุกๆท่าน ประสบแต่ความสุข มีหน้าที่การงานที่เจริญรุ่งเรือง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้