



การส่งข้อมูลแบบไร้สาย
จากเครื่องคอมพิวเตอร์ไปยังเครื่องพิมพ์
· WIRELESS DATA TRANSMISSION
FROM COMPUTER TO PRINTER



โดย
นางสาวชนัดต์ ละออเพชรพันธุ์
นายวิบูลย์เกียรติ วงศ์สัมพันธ์

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิทยาศาสตรบัณฑิต
สาขาวิศวกรรมระบบควบคุม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2537

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น ลึกซึ้งห้ามเจีให้ดัดแปลงเนื้อหา และต้องอ้างถึงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์

ปีการศึกษา 2537

ภาควิชา

วิศวกรรมระบบควบคุม

คณะ

วิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหาร ลาดกระบัง

เรื่อง

การส่งข้อมูลแบบไร้สายจากเครื่องคอมพิวเตอร์ไปยังเครื่องพิมพ์

WIRELESS DATA TRANSMISSION FROM COMPUTER TO PRINTER

ผู้จัดทำ

นางสาวชนิดต์ ละอองเพชรพันธุ์ รหัสประจำตัว 34102078

นายวิบูลย์เกียรติ จงศ์สัมพันธ์ รหัสประจำตัว 34106332



ผศ.ดร.วันชัย วัชรุจา

(อาจารย์ที่ปรึกษา)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การส่งข้อมูลแบบไร้สาย
จากคอมพิวเตอร์ไปยังเครื่องพิมพ์
WIRELESS DATA TRANSMISSION
FROM COMPUTER TO PRINTER

โดย

นางสาวชนัดต์ ละอองเพชรพันธุ์
นายวิบูลย์เกียรติ วงศ์สัมพันธ์

อาจารย์ที่ปรึกษา ผศ.ดร.วันชัย ธีระรุจา

บทคัดย่อ

ปริญญาโทนี้เป็นการศึกษา การส่งข้อมูลแบบไร้สาย จากคอมพิวเตอร์ไปยังเครื่องพิมพ์ โดยใช้แสงอินฟราเรดเป็นตัวกลาง ในการส่งข้อมูล ส่วนประกอบของระบบในโครงการนี้ ประกอบด้วย 3 ส่วน คือ

- 1.วงจรควบคุม และบัฟเฟอร์ที่ต่อกับคอมพิวเตอร์ ทำหน้าที่รับข้อมูลจากคอมพิวเตอร์ และแปลงรูปแบบข้อมูลจาก แบบขนานเป็นแบบอนุกรม เพื่อที่จะส่งให้ภาคสื่อสารแบบไร้สายต่อไป
 - 2.ภาคสื่อสารแบบไร้สาย โดยใช้แสงอินฟราเรดเป็นหลัก
 - 3.วงจรควบคุมและบัฟเฟอร์ที่ต่อกับเครื่องพิมพ์ ทำหน้าที่รับข้อมูลจากภาคสื่อสารแบบไร้สาย และแปลงรูปแบบข้อมูลจากแบบอนุกรมเป็นแบบขนาน เพื่อส่งให้กับเครื่องพิมพ์ต่อไป
- เนื่องจาก วงจรทั้ง 3 ส่วนได้แยกเป็นอิสระต่อกัน ดังนั้นจึงสามารถนำไปประยุกต์ใช้กับภาคสื่อสารชนิดอื่นๆได้ เช่น คลื่นวิทยุ, สายส่งไฟท์กำลัง โดยที่ยังคงใช้โปรแกรมที่ทำการควบคุมวงจรอย่างเดิมได้ ซึ่งทำให้เกิดความสะดวกในการพัฒนาโครงการได้ต่อไป

ABSTRACT

The purpose of this thesis is to acquire the wireless data transmission from computer to printer. The infrared ray has been used as a carrier owing to its reliable performance. This thesis consisted of 3 sections.

1. Control circuit and buffer adjoined with computer acted as the data receiver from computer and also the parallel-to -serial converter In order that data would be suitable for the transmitting.
2. The infrared transmitter and receiver part.
3. Control circuit and buffer adjoined with printer acted as the data receiver from the second part and the serial-to-parallel data converter. It also transmit data to printer.

According to all the sections as above has been separated. Consequently another carrier could be used, for instance-radio frequency modulation,without changing any softwares. The final result is that it could be improved and altered easily.

กิตติกรรมประกาศ

ขอขอบคุณ ผศ.ดร. วันชัย วีระจจา เป็นอย่างสูงที่กรุณาให้ความช่วยเหลือและคำแนะนำในการทำโครงการนี้มาโดยตลอดจนสำเร็จตามวัตถุประสงค์

ขอขอบคุณอาจารย์ทุกท่านที่ให้คำแนะนำและช่วยเหลือในการทำโครงการนี้จนสำเร็จตามวัตถุประสงค์

ขอขอบคุณพี่ๆ เพื่อนๆ และน้องๆ ทุกคนที่ให้คำแนะนำและความช่วยเหลือในการทำโครงการนี้

สุดท้ายนี้ผู้จัดทำโครงการนี้ ไคร้ขอขอบคุณดีของโครงการนี้ให้แก่ คุณพ่อ คุณแม่ และผู้มีพระคุณทุกท่านที่ให้การสนับสนุนการศึกษามาโดยตลอด



สารบัญ

	หน้า
บทคัดย่อ(ABSTRACT)	I
กิตติกรรมประกาศ	II
สารบัญรูปภาพ	IV
สารบัญ FLOWCHART	V
สารบัญตาราง	VI
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีที่เกี่ยวข้อง	2
1. การติดต่อระหว่างคอมพิวเตอร์กับเครื่องพิมพ์	2
2. โครงสร้างและการทำงานของไมโครคอนโทรลเลอร์ตระกูล 8051	5
3. การสื่อสารข้อมูลอนุกรม	19
4. คุณสมบัติของแสงอินฟราเรด	21
4.1 พื้นฐานของแสง	21
4.2 ตัวกำเนิดแสงอินฟราเรด	24
4.3 หลักการของตัวรับแสงอินฟราเรด	27
บทที่ 3 การออกแบบฮาร์ดแวร์และซอฟต์แวร์	28
1. วงจรควบคุมและบัฟเฟอร์ที่ต่อกับคอมพิวเตอร์	28
2. ภาครับส่งไร้สายแบบอินฟราเรด	36
3. วงจรควบคุมและบัฟเฟอร์ที่ต่อกับเครื่องพิมพ์	39
ผลการทดลอง	49
สรุปและวิจารณ์ผลการทดลอง	50
แนวทางการพัฒนา	51
เอกสารอ้างอิง	52
ภาคผนวก	53

สารบัญรูปภาพ

	หน้า	
รูปที่ 1	เทินโทรมิค พาราแลล พอร์ต (CENTRONIC PARALELL PORT)	2
รูปที่ 2	TIMING DIAGRAM การติดต่อระหว่างคอมพิวเตอร์กับเครื่องพิมพ์	5
รูปที่ 3	โครงสร้างภายในของไมโครคอนโทรลเลอร์ 8051	6
รูปที่ 4	การจัดการของหน่วยความจำใน 8051	7
รูปที่ 5	การแบ่งหน่วยความจำใน 8051	8
รูปที่ 6	หน้าที่ของพอร์ตเมื่อเชื่อมกับหน่วยความจำภายนอก	10
รูปที่ 7	ไทม์เมอร์/คาน์เตอร์ คอนโทรล รีจิสเตอร์	12
รูปที่ 8	ไทม์เมอร์/คาน์เตอร์ โหมด คอนโทรล รีจิสเตอร์	13
รูปที่ 9	ไทม์เมอร์/คาน์เตอร์ 1 โหมด 0	13
รูปที่ 10	ไทม์เมอร์/คาน์เตอร์ 1 โหมด 2	14
รูปที่ 11	ไทม์เมอร์/คาน์เตอร์ 0 โหมด 3	14
รูปที่ 12	8051 Interrupt Source	15
รูปที่ 13	Interrupt Enable Register	16
รูปที่ 14	การรับส่งข้อมูลอนุกรม	20
รูปที่ 15	รูปแบบของการสื่อสารแบบอะซิงโครนัส	20
รูปที่ 16	กราฟแสดงความยาวคลื่นต่างๆ	22
รูปที่ 17	ย่านของคลื่นแสงที่ตามองเห็น	25
รูปที่ 18	กราฟแสดงคุณนหภูมิของแรงดันกับกระแส	26
รูปที่ 19	Radiative pattern for undiffused lamp	26
รูปที่ 20	การเปรียบเทียบระหว่าง Undiffused Plastic และ Diffused Plastic LED Lamps	26
รูปที่ 21	Block Diagram การส่งข้อมูลแบบไร้สายจากคอมพิวเตอร์ไปยังเครื่องพิมพ์	28
รูปที่ 22	วงจรควบคุมและบัฟเฟอร์ที่ต่อกับคอมพิวเตอร์	31
รูปที่ 23	วงจรเครื่องส่งอินฟาเรด	36
รูปที่ 24	วงจรเครื่องรับอินฟาเรด	37
รูปที่ 25	วงจรควบคุมและบัฟเฟอร์ที่ต่อกับเครื่องพิมพ์	42

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านอื่น

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

		หน้า
ตารางที่ 1	แสดงขาต่างๆ ของเซ็นโทรนิก พาวาแลท พอร์ต.	2
ตารางที่ 2	แสดง Interrupt Vector Address	18
ตารางที่ 3	แสดงวัสดุชนิดต่าง ๆ ที่นำมาทำอุปกรณ์ LED	24



สารบัญ FLOWCHART

		หน้า
FLOWCHART ที่ 1	Main Program ของวงจรควบคุมที่ต่อกับคอมพิวเตอร์	32
FLOWCHART ที่ 2	Sub-Routine รับข้อมูลจากคอมพิวเตอร์	33
FLOWCHART ที่ 3	Sub-Routine ส่งข้อมูลแบบอนุกรม	34
FLOWCHART ที่ 4	Main Program ของวงจรควบคุมที่ต่อกับเครื่องพิมพ์	43
FLOWCHART ที่ 5	Sub-Routine วัดความกว้างของ บิท0 และ บิท1	44
FLOWCHART ที่ 6	Sub-Routine รับข้อมูลแบบอนุกรม	46
FLOWCHART ที่ 7	Sub-Routine ส่งข้อมูลให้ เครื่องพิมพ์	48



บทที่ 1 บทนำ

กล่าวนำ

ในปัจจุบัน การใช้งานคอมพิวเตอร์(computer) ต้องมีเครื่องพิมพ์อยู่ควบคู่ด้วย เพราะสามารถพิมพ์ข้อมูลที่อยู่ในคอมพิวเตอร์ นำออกไปใช้งาน และในปัจจุบัน การใช้คอมพิวเตอร์เป็นที่นิยมกันมากขึ้นไม่ว่าจะเป็นด้านการศึกษา ด้านธุรกิจ หรือด้านอุตสาหกรรม

แต่เนื่องจากการติดต่อระหว่างคอมพิวเตอร์กับเครื่องพิมพ์ อาศัยการส่งข้อมูลแบบขนาน จึงไม่สามารถส่งในระยะไกลๆ ได้ และมีความยุ่งยากและสิ้นเปลืองของสายที่ใช้ในการส่ง จึงใช้วงจรแปลงข้อมูลแบบขนานเป็นแบบอนุกรม เพื่อลดจำนวนสายส่งที่ใช้ในการส่งข้อมูล เมื่อจำนวนสายส่งลดลงแล้ว เราสามารถเลือกเครื่องมือในการสื่อสารแบบไร้สายใช้ในการส่งข้อมูลได้ โดยอาจจะเป็น เครื่องส่งวิทยุ ,เครื่องส่งอินฟราเรด ,เครื่องส่งอัลตราโซนิก ซึ่งในโครงการนี้ใช้ เครื่องส่งอินฟราเรด


วัตถุประสงค์

วัตถุประสงค์ของโครงการนี้ เพื่อต้องการใช้ ไมโครคอนโทรลเลอร์ (Microcontroller) ตระกูล 8051 ที่มีราคาถูกมาควบคุมในการสื่อสารข้อมูล ระหว่างคอมพิวเตอร์กับเครื่องพิมพ์ และพัฒนาโปรแกรมให้การสื่อสารข้อมูลมีการรับส่งข้อมูลโดยไร้สายได้ถูกต้องมากยิ่งขึ้น เพราะในการสื่อสารข้อมูลแบบไร้สาย ที่ทำๆกันมา โดยทั่วไปจะใช้การส่งผ่านพอร์ตอนุกรม(serial port)ของ CPU โดยตรง ซึ่งมี บอดเรต(buad rate) คงที่ เมื่อส่งผ่านตัวกลางไร้สาย (เช่น อินฟราเรด) อาจทำให้ ดิวตี้ไซเคิล(duty cycle) ของข้อมูล บิต0 และข้อมูล บิต1 มีความกว้างไม่เท่ากัน ทำให้ตัวรับที่มี บอดเรตเท่ากับตัวส่ง ดีเทค(detect) ข้อมูลออกมาผิดพลาดไปจากข้อมูลที่ตัวส่งส่งมา ซึ่งในโครงการนี้จะมี การแก้ไขข้อผิดพลาดในการส่งข้อนี้

บทที่ 2
ทฤษฎีที่เกี่ยวข้อง

การติดต่อระหว่างคอมพิวเตอร์กับเครื่องพิมพ์

สำหรับการติดต่อระหว่างคอมพิวเตอร์กับเครื่องพิมพ์ ส่วนใหญ่จะการใช้การติดต่อระบบ
เซ็นโทรนิค พาราแลล พอร์ต(CENTRONIC PARALLEL PORT) ซึ่งมีรายละเอียดของขาสัญญาณ
ต่าง ๆ แสดงดังรูป



รูป 1 แสดง เซ็นโทรนิค พาราแลล พอร์ต

ตาราง 1 แสดงขาต่างๆ ของเซ็นโทรนิค พาราแลล พอร์ต

ขั้ว สัญญาณ	ขั้ว สัญญาณ ขากลับ	ชื่อ สัญญาณ	ทิศทาง	คำอธิบาย
1	19	สโตรบ	เข้า	เป็นสัญญาณที่ส่งจากอุปกรณ์ ภายนอกเพื่อบอกให้เครื่อง พิมพ์รับข้อมูลไปได้
2-9	20-27	ดาต้า 1-8	เข้า	เป็นสายสัญญาณข้อมูลที่ส่ง


				จากอุปกรณ์ภายนอกขนาด 8 บิท
10	28	ACKNLG	ออก	เป็นสัญญาณที่ส่งจากเครื่องพิมพ์เพื่อบอกให้อุปกรณ์ภายนอกทราบว่าได้รับข้อมูลไปเรียบร้อยแล้ว
11	29	BUSY	ออก	เป็นสัญญาณจากเครื่องพิมพ์เพื่อบอกอุปกรณ์ภายนอกว่าขณะนี้เครื่องพิมพ์ยังไม่พร้อมที่จะรับข้อมูล
12	30	PE	ออก	เป็นสัญญาณที่ส่งจากเครื่องพิมพ์เมื่อกระดาษหมด
13	-	-	ออก	ต่อกับ 5 โวลต์
14	-	AUTO FEED XT	เข้า	เมื่อเครื่องพิมพ์ได้รับสัญญาณนี้จะเลื่อนบรรทัดไป 1 บรรทัดหลังจากที่พิมพ์เสร็จ
15	-	NC	-	ไม่ได้ใช้
16	-	OV	-	ขาลอจิกกราวด์
17	-	CHASSIS GND	-	ขากราวด์ แยกกันกับขา 16
18	-	NC	-	ไม่ได้ใช้
19-30	-	GND	-	สัญญาณกราวด์ของระบบ
31	-	INIT	เข้า	-
32	-	เออเรอร์	ออก	เป็นสัญญาณที่บอกให้อุปกรณ์ภายนอกทราบว่าเมื่อมีข้อผิดพลาดเกิดขึ้น
33	-	GND	-	เหมือนกันกับขา 19-30

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

34	-	NC	-	ไม่ได้ใช้
35	-	--	-	+5 โวลต์
36	-	SLCT IN	เข้า	คล้ายกับสัญญาณ BUSY

สัญญาณมาตรฐานที่สำคัญ ๆ มีดังนี้

1. **สโตรบ(STROBE)** ตัวย่อ **STB** สัญญาณ สโตรบ นี้ คอมพิวเตอร์จะส่งสัญญาณนี้เพื่อแจ้งให้เครื่องพิมพ์ทราบว่าขณะนี้ได้ส่งข้อมูลที่จะทำการพิมพ์มาแล้ว สัญญาณนี้จะเป็น พัลส์ โลว์ (PULSE LOW) โดยจะต้องมีความกว้างของ พัลส์ นี้ไม่น้อยกว่า 0.5 ไมโครวินาที
 2. **ดาต้า1(DATA1)** - **ดาต้า8** เป็นข้อมูลที่คอมพิวเตอร์ส่งมาให้เครื่องพิมพ์ โดยถ้าสัญญาณนี้เป็น ไฮจ์ เลเวล(HIGH LEVEL) หมายถึง ลอจิก(LOGIC)"1" โลว์ เลเวล หมายถึง ลอจิก "0"
 3. **ACKNOWLEDGE** ตัวย่อ **ACK** เป็นสัญญาณตอบรับข้อมูลที่เครื่องพิมพ์ส่งกลับไปยังคอมพิวเตอร์เพื่อบอกว่าข้อมูลที่ส่งมานั้นได้รับเรียบร้อยแล้ว สัญญาณนี้จะเป็น พัลส์ โลว์ มีความกว้างของ พัลส์ ประมาณ 12 ไมโครวินาที
 4. **บีซี(BUSY)** เป็นสัญญาณที่เครื่องพิมพ์ส่งไปยังคอมพิวเตอร์เพื่อแสดงว่าขณะนี้เครื่องพิมพ์พร้อมที่จะรับข้อมูลในไบท์ต่อไปหรือไม่
 5. **เอเรอร์** เป็นสัญญาณที่ เครื่องพิมพ์ส่งให้คอมพิวเตอร์เพื่อแสดงว่าขณะนี้เกิดข้อผิดพลาดที่เครื่องพิมพ์ ซึ่งมีดังต่อไปนี้
 - กระดาษที่เครื่องพิมพ์ไม่มีหรือหมด
 - เครื่องพิมพ์ไม่พร้อมที่จะทำงาน
 - เกิดความผิดพลาดที่เครื่องพิมพ์
 6. **INITIAL** ตัวย่อ **INTI** เป็นสัญญาณที่คอมพิวเตอร์ส่งไปยังเครื่องพิมพ์ เพื่อให้เครื่องพิมพ์เคลียร์ข้อมูลที่อยู่ใน MEMORY BUFFER ภายในเครื่องพิมพ์ สัญญาณนี้จะเป็น พัลส์ โลว์ มีความกว้างของ พัลส์ ไม่น้อยกว่า 50 ไมโครวินาที
- การรับส่งข้อมูลระหว่างคอมพิวเตอร์กับเครื่องพิมพ์ที่ใช้ในระบบเซ็นโทรนิคพาราแลลพอร์ต มีรูปแบบสัญญาณการรับส่งแสดงใน TIMING DIAGRAM




รูป 2 แสดงTIMING DIAGRAM การส่งจากคอมพิวเตอร์ไปยังเครื่องพิมพ์

จาก TIMING DIAGRAM ในตอนแรก คอมพิวเตอร์จะทำการตรวจสอบดูว่าสัญญาณ BUS เป็น ลอจิก "0" หรือไม่ ถ้าเป็น ลอจิก "0" แสดงว่าเครื่องพิมพ์พร้อมที่จะรับข้อมูล จากนั้น คอมพิวเตอร์จะส่งข้อมูลมา จากนั้นประมาณ 0.5 ไมโครวินาที จะส่งสัญญาณ สโตรบ ซึ่งเป็นพัลส์ โลว์ ซึ่งมีความกว้าง ไม่น้อยกว่า 0.5 ไมโครวินาที ตรงขอบขาลงของสัญญาณ สโตรบ เครื่องพิมพ์จะส่งสัญญาณ BUSY ให้มีค่า ลอจิก '1' เพื่อแสดงว่าเครื่องพิมพ์ยังไม่พร้อมที่จะรับข้อมูลไบต์ต่อไป ในช่วงเวลานี้ เครื่องพิมพ์จะรับข้อมูลมาเก็บลง MEMORY BUFFER ภายในตัวเครื่องพิมพ์เอง เมื่อเครื่องพิมพ์รับข้อมูลเรียบร้อยแล้วจะส่งสัญญาณ $\overline{\text{ACK}}$ ให้เป็นระดับ 0 เพื่อบอกแก่คอมพิวเตอร์ว่าได้รับข้อมูลเรียบร้อยแล้ว หลังจากขอบขาของสัญญาณ $\overline{\text{ACK}}$ ประมาณ 7 ไมโครวินาที เครื่องพิมพ์จะส่งสัญญาณ BUSY เป็น ลอจิก "0" ออกมาเพื่อที่จะรับข้อมูลถัดไป จากนั้นประมาณ 5 ไมโครวินาที สัญญาณ $\overline{\text{ACK}}$ จะกลับเป็นระดับ "1"

โครงสร้างและการทำงานของไมโครคอนโทรลเลอร์ตระกูล 8051

บล็อกไดอะแกรมของโครงสร้างภายใน ไมโครคอนโทรลเลอร์ตระกูล 8051 แสดงดังรูป



รูป 3 แสดงโครงสร้างภายในของไมโครคอนโทรลเลอร์ 8051

โครงสร้างหลักของ ไมโครคอนโทรลเลอร์ 8051 ประกอบด้วย


- CPU ขนาด 8 บิต
- มีวงจรถอสซิลเลเตอร์(OSCILLATOR)ในตัว
- มีหน่วยความจำแบบรอม ขนาด 4 กิโลไบต์ (ใน 8031 จะไม่มี)
- มีหน่วยความจำแบบแรม ขนาด 128 ไบต์
- มีรีจิสเตอร์สำหรับหน้าที่พิเศษ 21 รีจิสเตอร์
- มีสายนำสัญญาณสำหรับเชื่อมต่อกับอุปกรณ์ภายนอก 32 เส้น
- สามารถต่อหน่วยความจำภายนอกได้ 64 กิโลไบต์
- มีไทเมอร์/เคาน์เตอร์(TIMER/COUNTER) ขนาด 16 บิต จำนวน 2 ชุด
- มีโครงสร้างของการอินเทอร์รัพท์(INTERRUPT)ได้ 5 แห่ง ประกอบด้วยความสำคัญ 2

ระดับ

- มีพอร์ตที่ทำงานแบบ ฟูลดูเพล็กซ์(FULL DUPLEX) 1 พอร์ต
- สามารถอ้างอิงแอดเดรส(ADDRESS)แบบบิตได้ในกรณีที่มีการประมวลผลแบบบิต

เอกสาร (Booleam) ที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลักษณะการจัดการของหน่วยความจำจะเป็นดังรูป



รูป 4 แสดงการจัดการของหน่วยความจำ


จากรูป 8051 จะแยกแอดเดรสออกเป็น 2 ส่วน คือหน่วยความจำที่ใช้เก็บโปรแกรม และหน่วยความจำที่ใช้เก็บข้อมูล สำหรับหน่วยความจำที่ใช้เก็บโปรแกรมสามารถมีได้ ถึง 64 กิโลไบต์โดยที่ในจำนวน 64 กิโลไบต์นี้จะถูกควบคุมด้วยขา EA ถ้าขา EA ลอจิก 0 จะใช้ หน่วยความจำภายนอกทั้งหมด 64 กิโลไบต์ แต่ถ้าเป็นลอจิก 1 จะใช้หน่วยความจำภายใน 4 กิโลไบต์แรก จากนั้นจะใช้หน่วยความจำภายนอกจนกระทั่งครบ 64 กิโลไบต์ ส่วนหน่วยความจำที่ใช้เก็บข้อมูลประกอบด้วยแรมภายในตัวจำนวน 128 ไบต์ พร้อมกับรีจิสเตอร์ สำหรับทำหน้าที่พิเศษต่าง ๆ (Special Function Register) อีกจำนวน 21 รีจิสเตอร์ ซึ่งมีชื่อต่างๆ ดังนี้

- ACC Accumulator
- B B Register
- PSW Program Status Word
- SP Stack Pointer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- DPTR Data Pointer (แยกเป็น DPH และ DPL)
- P0 Port 0
- P1 Port 1
- P2 Port 2
- P3 Port 3
- IP Interrupt Priority
- IE Interrupt Enable
- TMOD Timer/Counter Mode
- TCON Timer/Counter Control
- TH0 Timer/Counter 0 (High Byte)
- TLO Timer/Counter 0 (Low Byte)
- TH1 Timer/Counter 1 (High Byte)
- TL1 Timer/Counter 1 (low Byte)
- SCON Serial control
- SBUF Serial Data Buffer
- PCON Power Control

รายละเอียดของการแบ่งหน่วยความจำที่ใช้เก็บข้อมูลจะเป็นดังรูป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูป 5 แสดงถึงการแบ่งหน่วยความจำ
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้เปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงชื่อเอกสารทุกครั้งที่มีการนำไปใช้



จากรูป หน่วยความจำภายในที่ใช้เก็บข้อมูลจะถูกแบ่งออกเป็นสองส่วน คือ แอดเดรส 0 ถึง 127 ใช้เก็บข้อมูลภายใน และแอดเดรสที่ 128 ถึง 255 จะทำหน้าที่เป็นรีจิสเตอร์ที่ทำหน้าที่พิเศษตามชื่อที่กำหนด และมีตำแหน่งที่แน่นอน เฉพาะที่ส่วนแรกตั้งแต่แอดเดรส 0 ถึง 31 จะถูกแบ่งออกเป็น 4 กลุ่มๆ ละ 8 ไบท์ เรียกแต่ละกลุ่มว่ารีจิสเตอร์แบงก์(BANK REGISTER) 0 ถึง 3 เรียงกันไปตามลำดับ แต่ละแบงก์จะประกอบด้วยรีจิสเตอร์ สำหรับใช้งานทั่วไปอีกแปดตัวเริ่มจาก 0 ถึง 7 เรียงไปตามลำดับ เช่นกัน หรือจะเรียกใช้งานตามค่าแอดเดรสโดยตรงเลยก็ได้

สำหรับรายละเอียดของรีจิสเตอร์ที่ทำหน้าที่พิเศษต่าง ๆ เป็นดังนี้

- แอควิวูลเตอร์ (ACCUMULATOR) เป็นรีจิสเตอร์ที่ใช้เก็บข้อมูลหรือผลลัพธ์ของคำสั่ง
- รีจิสเตอร์ B เป็นรีจิสเตอร์ที่ใช้งานเฉพาะคำสั่งการคูณและการหารเท่านั้น
- สแต็กพอยเตอร์ (STACK POINTER) เป็นรีจิสเตอร์ขนาดแปดบิต ค่าของสแต็กจะอยู่ที่

ใดๆ ของหน่วยความจำแรมจำนวน 128 ไบท์ภายในชิพ เมื่อ 8051 ถูกรีเซ็ต(RESET)ค่าสแต็กจะถูกกำหนดเริ่มต้นไว้ที่ 07H

- ดาต้าพอยเตอร์ เป็นรีจิสเตอร์ขนาด 16 บิต แยกออกเป็นไบท์สูง(DPH) และไบท์ต่ำ(DPL) หน้าที่หลักคือเอาไว้เก็บค่าแอดเดรสจำนวน 16 บิต

- พอร์ต 0 ถึง 3 จะเป็นพอร์ตขนาด 8 บิต ที่สั่งให้เป็นอินพุท(INPUT) หรือเอาต์พุท(OUTPUT)ก็ได้ และแบบที่ค้างสภาวะทางลอจิกไว้ได้โดยสั่งผ่านทางรีจิสเตอร์ที่ทำหน้าที่พิเศษ คือ รีจิสเตอร์ P0 ถึง P3 พอร์ต 0 และพอร์ต 2 ยังใช้เชื่อมต่อหน่วยความจำภายนอกด้วย นอกจากนี้ พอร์ต 3 ยังถูกใช้เป็นพอร์ตอนุกรมรับสัญญาณอินเทอร์รัพท์จากภายนอก เป็นไทเมอร์ และสัญญาณอ่านหรือเขียนข้อมูลไปยังหน่วยความจำภายนอกด้วยดังนี้

ขาของพอร์ต 3

P3.0

P3.1

P3.2

P3.3

P3.4

P3.5

P3.6

P3.7

หน้าที่อื่นนอกจากเป็น I/O

RXD(รับสัญญาณอนุกรม)

TXD(ส่งสัญญาณอนุกรม)

$\overline{\text{INT0}}$ (อินเทอร์รัพท์จากภายนอก)

$\overline{\text{INT1}}$ (อินเทอร์รัพท์จากภายนอก)

T0(ไทเมอร์ 0 รับสัญญาณจากภายนอก)

T1(ไทเมอร์ 1 รับสัญญาณจากภายนอก)


$\overline{\text{WR}}$ (สัญญาณเขียนหน่วยความจำภายนอก)

$\overline{\text{RD}}$ (สัญญาณอ่านหน่วยความจำภายนอก)

- บัฟเฟอร์(BUFFER)ข้อมูลอนุกรม ถูกแยกเป็นสองรีจิสเตอร์ ตัวหนึ่งสำหรับส่งข้อมูลออกและอีกตัวหนึ่งสำหรับรับข้อมูลเข้า

- รีจิสเตอร์ควบคุมและแสดงผลสถานะ ได้แก่ รีจิสเตอร์ IP ,IE ,TMOD ,TCON ,SCON และ PCON ซึ่งแต่ละตัวจะประกอบด้วยบิตที่ใช้ควบคุมและแสดงผลสถานะสำหรับการอินเทอร์รัพท์ของระบบไทมเมอร์ และพอร์ทอนุกรม

เพื่อให้เห็นภาพพจน์ของ 8051 พอร์ทที่เกี่ยวข้องและส่วนต่างๆ ได้ชัดเจนขึ้นจะเขียนหน้าที่ของพอร์ทเมื่อทำงานกับหน่วยความจำภายนอกได้ดังรูป



รูป 6 แสดงหน้าที่ของพอร์ทเมื่อเชื่อมต่อกับหน่วยความจำภายนอก

หลังจากทำความเข้าใจกับโครงสร้างภายในแล้ว ลองพิจารณาถึงการใช้งานของ

สายสัญญาณที่ปรากฏภายนอกเพื่อให้เข้าใจได้ดีขึ้น

จากโครงสร้างภายในของ 8051 จะมีบัส(BUS)สองทิศทาง 4 เส้น และพอร์ทขนาด 8 บิต เมื่อให้หน่วยความจำภายในตัว ในกรณีที่ไม่ใช้หน่วยความจำภายใน พอร์ท 0 และพอร์ท 2 จะถูกใช้เป็นบัสของข้อมูลและแอดเดรส ดังนั้นพอร์ททั้งสองยังคงใช้งานเป็นอินพุทและเอาท์พุทโดยพอร์ท 0 ทำหน้าที่เป็นสายสัญญาณ แอดเดรส A0.....A7 และยังเป็นบิตข้อมูล D0.....D7 ส่วนพอร์ท 2 ใช้งานเป็นสายสัญญาณแอดเดรส A8.....A15

เอาท์พุทของขา RD และ WR มาจากสายเอาท์พุทของพอร์ท 3 เพื่อใช้ในการอ่านและเขียนข้อมูลของหน่วยความจำภายนอก

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น เมื่อผู้ผู้พิมพ์ใช้ประโยชน์ด้านการค้า
 ไม่ว่าการนำสัญญาณ PSEN จะทำงานสองครั้งในหนึ่งรอบคำสั่งเหมือนสัญญาณ ALE เนื่องจากมีการอ่านใช้

ข้อมูลจำนวนสองไบทในแต่ละรอบคำสั่ง และค่า PSEN นี้จะทำงานต่อเมื่อมีภาษาเครื่องเก็บอยู่ในหน่วยความจำภายนอกเท่านั้น

ขา EA เป็นอินพุตที่ใช้ร่วมกับแอดเดรสภายนอกโดยมีค่าลอจิก 0 เมื่อโปรเซสเซอร์ (PROCESSOR) อ่านคำสั่งจากหน่วยความจำภายนอก

ส่วนเรื่องวงจรนับเวลาและการอินเทอร์รัพท์ จะแยกกล่าวต่างหาก เพราะในโครงการนี้จะใช้ 2 ส่วนนี้มาก

ไทม์เมอร์/เคาน์เตอร์(TIMER/COUNTER)

ใน 8051 มี ไทม์เมอร์/เคาน์เตอร์ Register ขนาด 16 บิต จำนวน 2 ตัว คือ ไทม์เมอร์ 0 และ ไทม์เมอร์ 1 โดย ไทม์เมอร์/เคาน์เตอร์ ทั้ง 2 ตัว เป็น รีจิสเตอร์ที่อยู่ในหน่วยความจำบริเวณ SFR ซึ่งผู้ใช้สามารถกำหนดการทำงานให้เป็น ไทม์เมอร์ หรือ เคาน์เตอร์ ได้อย่างใดอย่างหนึ่ง โดยมีรายละเอียดดังนี้

โหมด ไทม์เมอร์(TIMER MODE)

ค่าของรีจิสเตอร์จะถูกเพิ่มค่าทุก ๆ แมชชีนไซเคิล(MACHINE CYCLE) ดังนั้นจึงสามารถคิดว่ามันเป็นการนับแมชชีนไซเคิลได้ และเนื่องจากใน 1 แมชชีนไซเคิล ประกอบด้วย 12 คาบของสทิลโลสโคป ดังนั้นอัตราเร็วในการนับจึงมีค่า $1/12$ ของความถี่ของสทิลโลสโคปที่ใช้ในระบบ

โหมด เคาน์เตอร์

ค่าในรีจิสเตอร์จะถูกเพิ่มค่าทีละหนึ่งตามการเปลี่ยนแปลงสถานะที่ขา T0, T1 โดยตรวจสอบการเปลี่ยนค่าจาก 1 เป็น 0

ในการตรวจสอบการเปลี่ยนค่าจาก 1 เป็น 0 ที่กล่าวมานี้ จะถูกตรวจสอบระหว่าง S5P2 ของแต่ละแมชชีนไซเคิล

ไทม์เมอร์ 0 และ ไทม์เมอร์ 1

ไทม์เมอร์/เคาน์เตอร์ ใน 8051 ผู้ใช้สามารถจะเลือกการทำงานให้เป็น ไทม์เมอร์ หรือ เคาน์เตอร์ ด้วยการเปลี่ยนค่าในบิต C/\bar{T} ซึ่งอยู่ใน SFR TMOD (ดังรูป)

ไทม์เมอร์/เคาน์เตอร์ มีโหมดการทำงานอยู่ 4 โหมด โดยถูกเลือกตามค่าของบิต M0, M1 ใน TMOD การทำงานในโหมดต่างๆ มีดังต่อไปนี้

7	6	5	4	3	2	1	0
TF1	TR1	TFO	TRO	IE1	IT1	IE0	IT0


THE TIMER CONTROL (TCON) SPECIAL FUNCTION REGISTER

Bit	Symbol	Function
7	TF1	Timer 1 Overflow flag. Set when timer rolls from all ones to zero. Cleared when processor vectors to execute interrupt service routine located at program address 001Bh.
6	TR1	Timer 1 run control bit. Set to 1 by program to enable timer to count; cleared to 0 by program to halt timer. Does not reset timer.
5	TFO	Timer 0 Overflow flag. Set when timer rolls from all ones to zero. Cleared when processor vectors to execute interrupt service routine located at program address 000Bh.
4	TRO	Timer 0 run control bit. Set to 1 by program to enable timer to count; cleared to 0 by program to halt timer. Does not reset timer.
3	IE1	External interrupt 1 edge flag. Set to 1 when a high to low edge signal is received on port 3 pin 3.3 (INT1). Cleared when processor vectors to interrupt service routine located at program address 0013h. Not related to timer operations.
2	IT1	External interrupt 1 signal type control bit. Set to 1 by program to enable external interrupt 1 to be triggered by a falling edge signal. Set to 0 by program to enable a low level signal on external interrupt 1 to generate an interrupt.
1	IE0	External interrupt 0 edge flag. Set to 1 when a high to low edge signal is received on port 3 pin 3.2 (INT0). Cleared when processor vectors to interrupt service routine located at program address 0003h. Not related to timer operations.
0	IT0	External interrupt 0 signal type control bit. Set to 1 by program to enable external interrupt 0 to be triggered by a falling edge signal. Set to 0 by program to enable a low level signal on external interrupt 0 to generate an interrupt.

รูป ๗ TCON : ไทม์เมอร์/เคาน์เตอร์ Control Register

โหมด 0

แต่ละโหมดนี้จะถูกทำงานเป็น เคาน์เตอร์ ขนาด 8 บิต ซึ่งจะถูกเพิ่มค่าต่อเมื่อนับจำนวนแมชชีน ได้ 32 ไชเคิลแล้ว นั่นคือทำงานเป็น เคาน์เตอร์ ขนาด 13 บิต โดยจะใช้ รีจิสเตอร์ TLx จำนวน 5 บิต และนำมาประกอบกับรีจิสเตอร์ THx จำนวน 8 บิต เพื่อให้เป็น เคาน์เตอร์ ขนาด 13 บิต




THE TIMER MODE CONTROL (TMOD) SPECIAL FUNCTION REGISTER

Bit	Symbol	Function
7/3	Gate	OR gate enable bit which controls RUN/STOP of timer 1/0. Set to 1 by program to enable timer to run if bit TR1/0 in TCON is set and signal on external interrupt INT1/0 pin is high. Cleared to 0 by program to enable timer to run if bit TR1/0 in TCON is set.
6/2	C/T	Set to 1 by program to make timer 1/0 act as a counter by counting pulses from external input pins 3.5 (T1) or 3.4 (T0). Cleared to 0 by program to make timer act as a timer by counting internal frequency.
5/1	M1	Timer/counter operating mode select bit 1. Set/cleared by program to select mode.
4/0	M0	Timer/counter operating mode select bit 0. Set/cleared by program to select mode.

M1	M0	Mode
0	0	0
0	1	1
1	0	2
1	1	3

รูป ๘ TMOD: ไทม์เมอร์/เคาน์เตอร์ ไทม์ด คอนโทรล รีจิสเตอร์ (TIMER/COUNTER MODE CONTROL REGISTER)



รูป 9 ไทม์เมอร์/เคาน์เตอร์ 1 ไทม์ด 0


โหมด 1

ในโหมด 1 นี้มีการทำงานเหมือนโหมด 0 ทุกประการ เว้นแต่ค่าใน ไทม์เมอร์ รีจิสเตอร์

จะถูกรัน (Run) ทั้ง 16 บิตเลย นั่นคือในโหมดนี้จะเป็น เคาน์เตอร์ หรือ ไทม์เมอร์ 16 บิต

โหมด 2


ในโหมด 2 จะกำหนด ไทม์เมอร์ รีจิสเตอร์ เป็น 8-bits เคาน์เตอร์ (TLx) ซึ่งจะมีการไหลลดค่าเองโดยอัตโนมัติด้วยค่าในรีจิสเตอร์ THx เมื่อเกิด โอเวอร์โฟลล์(Overflow) ซึ่งค่าใน THx นี้สามารถกำหนดได้ล่วงหน้าโดยซอฟต์แวร์ (Software) และจะไม่เปลี่ยนแปลง เมื่อถูกไหลลดไปไว้ใน TL1



รูป 10 ไทม์เมอร์/เคาน์เตอร์ 1 โหมด 2

โหมด 3

ในการทำงานของ ไทม์เมอร์/เคาน์เตอร์ โหมด 3 นี้ ไทม์เมอร์ 1 จะไม่มีการนับ ไทม์เมอร์ 0 ในโหมด 3 จะทำให้ TLO และ TH0 เหมือนเป็น เคาน์เตอร์ -ขนาด 8 บิต แยกต่างหากกัน 2 ตัว (แสดงในรูป) ซึ่งจะเห็นว่า TLO ใช้ ไทม์เมอร์ 0 Control bit C/T, Gate, TR0, INTO, TFO ส่วน TH0 จะถูกบังคับให้เป็น ไทม์เมอร์ และรับการใส่ TR1 และ TF1 จาก ไทม์เมอร์ 1 ดังนั้นขณะนี้ TH0 จะควบคุม ไทม์เมอร์ 1 อินเทอร์รัพท์




รูป 11 ไทม์เมอร์/เคาน์เตอร์ 0 โหมด 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ใช้เฉพาะเรื่องและใช้เฉพาะเท่านั้น ไม่ควรเผยแพร่ให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินเทอร์รัพท์ (INTERRUPTS)

8051 มี ต้นกำเนิดสัญญาณอินเทอร์รัพท์ (Interrupt Source) ให้ 5 อินเทอร์รัพท์ด้วยกัน ดังแสดงในรูปที่ 12 โดยอินเทอร์รัพท์แต่ละตัวมีรายละเอียดดังนี้



รูปที่ 12 8051 Interrupt Source

1. อินเทอร์รัพท์ ภายนอก $\overline{INT0}$ และ $\overline{INT1}$ เป็นอินเทอร์รัพท์ที่เกิดขึ้นภายนอก แต่ละตัวสามารถเลือกให้เป็น Level-Activated หรือ Transition-Activated อย่างใดอย่างหนึ่งขึ้นอยู่กับบิต ITO และ IT1 ในรีจิสเตอร์ TCON

แฟล็ก(FLAG) ที่ทำให้เกิดการอินเทอร์รัพท์ในซีพียูจริงๆแล้ว คือ ค่าในบิต IEO และ IE1 ของรีจิสเตอร์ TCON โดยเมื่อเกิดอินเทอร์รัพท์จากภายนอกขึ้น แฟล็ก ซึ่งทำให้เกิดอินเทอร์รัพท์จะถูกเคลียร์โดยฮาร์ดแวร์ (HARDWARE) เมื่อซีพียูถูกย้ายไปทำงานที่ อินเทอร์รัพท์ เซอร์วิส รูทีน ก็ต่อเมื่ออินเทอร์รัพท์ตัวนั้นเป็นชนิด transition-activated แต่ถ้าอินเทอร์รัพท์ตัวนั้นเป็นชนิด level-activated แล้ว เมื่อซีพียูถูกย้ายไปทำงานที่ อินเทอร์รัพท์ เซอร์วิส รูทีน จะไม่เคลียร์บิต IEx ให้ วงจรภายนอกที่ขออินเทอร์รัพท์ที่ซีพียู จะต้องทำหน้าที่ควบคุมสถานะ ของสัญญาณที่ขา \overline{INTx} ให้กลับสู่สภาพเดิมเอง

2. ไทม์เมอร์ 0 และ ไทม์เมอร์ 1 อินเทอร์รัพท์ ถูกทำให้เกิดอินเทอร์รัพท์ได้โดยบิต TFO และ TF1 ซึ่งถูกเซ็ทโดยการเปลี่ยนค่าจากเป็น หนึ่ง ทั้งหมดเป็น ศูนย์ ทั้งหมดใน ไทม์เมอร์/เคาน์เตอร์ รีจิสเตอร์ ของแต่ละตัว (ยกเว้น ไทม์เมอร์ 0 ในโหมด 3) เมื่อ ไทม์เมอร์ อินเทอร์รัพท์ เกิดขึ้น แฟล็ก ที่ทำให้เกิดการ อินเทอร์รัพท์ จะถูกเคลียร์ โดยฮาร์ดแวร์บนซีพียู เมื่อซีพียูถูกย้ายไปทำงานในส่วน เซอร์วิส รูทีน

3. Serial Port Interrupt สามารถสร้างสัญญาณอินเทอร์รัพท์ได้ โดยสัญญาณที่จะทำให้เกิดอินเทอร์รัพท์ ได้มาจากบิต T1 หรือ R1 โดยนำผ่านเกตแบบ OR และ แฟล็ก ทั้ง 2 ตัวนี้จะไม่ถูกเคลียร์โดยฮาร์ดแวร์ เมื่อซีพียูไปทำงานในสแตทัส รุกทีน เพราะจริงๆแล้วใน เซอร์วิส รุกทีน จะต้องหาว่า R1 หรือ T1 เป็นตัวทำให้เกิดอินเทอร์รัพท์ขึ้น และบิตนั้นจะถูกเคลียร์ได้โดยซอฟต์แวร์เท่านั้น

บิตทั้งหมดที่ทำให้เกิดการอินเทอร์รัพท์ สามารถถูกเซ็ทหรือเคลียร์โดยซอฟต์แวร์ โดยมีผลเหมือนกับว่ามันถูกเซ็ทหรือถูกเคลียร์โดยฮาร์ดแวร์ นั่นคือ อินเทอร์รัพท์ทั้งหมดที่กล่าวมาสามารถอินาเบิล(enable) ให้เกิดสัญญาณอินเทอร์รัพท์ หรืออินเทอร์รัพท์ที่กำลังรอการบริการจากซีพียูอยู่ สามารถถูกยกเลิกได้ด้วยซอฟต์แวร์

Interrupt Source แต่ละชนิดเหล่านี้ สามารถถูก อินาเบิลเป็นตัวยุ่ หรือถูกดิสเอเบิล(disable) เป็นตัวยุ่ โดยการเปลี่ยนแปลงบิตใน SFR IE ซึ่งแต่ละบิตมีความดังในรูปที่ 13 และจะเห็นได้ว่าในรีจิสเตอร์ IEจะมีบิตที่เป็น Global Disable Bit (IE) อยู่ด้วย ซึ่งสามารถdisable Interrupt ได้ในครั้งเดียว

สังเกตได้ว่าในรูป ตำแหน่ง IE5 ,IE6 ไม่ถูกใช้ใน 8051 เพราะถูกสงวนไว้ใช้ในไมโครคอนโทรลเลอร์ตัวอื่น ซึ่งมีคุณสมบัติเพิ่มขึ้น ดังนั้น ซอฟต์แวร์ของผู้ใช้ไม่ควรจะมิกำลังเขียนค่า 1 ลงในบิตตำแหน่งเหล่านี้ เพื่อให้ซอฟต์แวร์นั้น สามารถใช้กับ ไอซีไมโครคอนโทรลเลอร์ตัวใหม่ๆในตระกูลนี้ได้นั่นเอง

7	6	5	4	3	2	1	0
EA	—	ET2	ES	ET1	EX1	ETO	EXO

THE INTERRUPT ENABLE (IE) SPECIAL FUNCTION REGISTER

Bit	Symbol	Function
7	EA	Enable interrupts bit. Cleared to 0 by program to disable all interrupts; set to 1 to permit individual interrupts to be enabled by their enable bits.
6	—	Not implemented.
5	ET2	Reserved for future use.
4	ES	Enable serial port interrupt. Set to 1 by program to enable serial port interrupt; cleared to 0 to disable serial port interrupt.
3	ET1	Enable timer 1 overflow interrupt. Set to 1 by program to enable timer 1 overflow interrupt; cleared to 0 to disable timer 1 overflow interrupt.
2	EX1	Enable external interrupt 1. Set to 1 by program to enable $\overline{INT1}$ interrupt; cleared to 0 to disable $\overline{INT1}$ interrupt.
1	ETO	Enable timer 0 overflow interrupt. Set to 1 by program to enable timer 0 overflow interrupt; cleared to 0 to disable timer 0 overflow interrupt.
0	EXO	Enable external interrupt 0. Set to 1 by program to enable $\overline{INT0}$ interrupt; cleared to 0 to disable $\overline{INT0}$ interrupt.

8051 จัดการกับสัญญาณอินเทอร์รัพท์อย่างไร

อินเทอร์รัพท์ แฟล็ก ของอินเทอร์รัพท์แต่ละชนิดจะถูกตรวจสอบที่ทุกๆ S5P2 ของทุก แมทซีน ไชเคิล ค่าที่ตรวจสอบจะถูกรับเข้ามาาระหว่างแมทซีน ไชเคิล ที่ตามมา การตอบสนองต่อสัญญาณอินเทอร์รัพท์จะประกอบไปด้วยไชเคิล ต่างๆกันคือ

ไชเคิลตรวจจับอินเทอร์รัพท์ จะตรวจสอบสถานะของบิทที่อินเทอร์รัพท์ซีทียูทุกๆ S5P2 ของทุก แมทซีน ไชเคิล

ไชเคิลการหาชนิดของอินเทอร์รัพท์ จะตรวจว่าเป็นอินเทอร์รัพท์ชนิดใด ไชเคิลการสร้างคำสั่ง LONG CALL ไปยังอินเทอร์รัพท์เซอร์วิสรูททีน ที่เหมาะสม ไชเคิล การทำคำสั่ง LONG CALL โดยฮาร์ดแวร์จะถูกกระทำสำเร็จ ก็ต่อเมื่อไม่ถูกป้องกันโดยสภาวะ ดังต่อไปนี้

1. ซีทียูกำลังทำคำสั่งใน อินเทอร์รัพท์ เซอร์วิส รูททีน ของอินเทอร์รัพท์ซึ่งมีความสำคัญเทียบเท่า หรือสูงกว่าอยู่ในขณะนั้น
2. ไชเคิลที่ตรวจหาชนิดของอินเทอร์รัพท์ ไม่ใช่ไชเคิลสุดท้าย ของคำสั่งใดๆ ยังไม่เสร็จสิ้น
3. ขณะตรวจหาชนิดของอินเทอร์รัพท์พบคำสั่งที่กำลังปฏิบัติอยู่ในขณะนั้น เป็น RETI หรือคำสั่งใดๆ ที่มีการเขียนข้อมูลไปยังรีจิสเตอร์ IE หรือ IP

สภาวะทั้งสามนี้ จะป้องกันมิให้ซีทียูทำคำสั่ง LONG CALL ไปยัง อินเทอร์รัพท์ เซอร์วิส รูททีน ขณะตรวจพบการขออินเทอร์รัพท์

- สภาวะที่ 1 มิได้เพื่อให้อินเทอร์รัพท์ ซึ่งมีความสำคัญกว่า ได้รับการบริการก่อน โดยอินเทอร์รัพท์ที่มีความสำคัญกว่า ได้รับการบริการก่อน โดยอินเทอร์รัพท์ที่มีความสำคัญต่ำกว่า ไม่สามารถขัดจังหวะได้

- สภาวะที่ 2 ทำให้แน่ใจว่าคำสั่งที่กำลังทำอยู่ในขณะนั้น จะถูกทำให้เสร็จก่อนการย้ายไปทำคำสั่งใดๆที่ อินเทอร์รัพท์ เซอร์วิส รูททีน ที่เกี่ยวข้อง

- สภาวะที่ 3 ทำให้แน่ใจว่า ถ้าคำสั่งที่กำลังทำอยู่เป็น RETI หรือการเข้าถึงข้อมูลในรีจิสเตอร์ IE หรือ IP แล้ว อย่างน้อยจะต้องมีคำสั่งอีก 1 คำสั่งถูกปฏิบัติ ก่อนอินเทอร์รัพท์ใดๆจะถูกบริการ

ไชเคิล การตรวจหาชนิดของอินเทอร์รัพท์ จะถูกทำซ้ำแต่ละแมทซีน ไชเคิล และค่าที่รับเข้ามา (ชนิดของอินเทอร์รัพท์) จะเป็นค่าที่ปรากฏเมื่อ S5P2 ของแมทซีน ไชเคิล ก่อนหน้านี้สังเกตว่าถ้าบิทที่ทำหน้าที่อินเทอร์รัพท์ถูกเซ็ท แต่ไม่ถูกตอบสนองเพราะ 1 ใน 3 ของสภาวะข้างต้น และปรากฏว่าไม่ active เมื่อสภาวะที่ป้องกันการทำคำสั่ง LONG CALL หมดไปแล้ว อินเทอร์รัพท์ จะไม่ได้รับการบริการ (ทำคำสั่งใน อินเทอร์รัพท์ เซอร์วิส รูททีน) หรือกล่าวได้ว่าสถานะของอินเทอร์รัพท์แต่ละตัวซึ่งครั้งหนึ่งเคย active แต่ไม่ได้รับการบริการ เพราะถูกป้องกันด้วยสภาวะดังกล่าวข้างต้น จะไม่ถูกจำไว้ เพราะแต่ละไชเคิล ของการตรวจหาชนิด ของ

อินเทอร์รัพท์ จะรับสถานะของอินเทอร์รัพท์ใหม่เข้ามาเสมอ

สังเกตว่า ถ้าอินเทอร์รัพท์ที่มีความสำคัญสูงถูก active ก่อน S5P2 ของแมทชีน ไชเคิล ที่มีชื่อย่อว่า C3 และไม่มีสถานะที่ป้องกันการทำคำสั่ง LONG CALL มันก็จะได้รับการบริการในระหว่าง C5 และ C6 โดยปราศจากการบริการของอินเทอร์รัพท์ที่มีความสำคัญน้อยกว่า

ดังนั้น โปรเซสเซอร์ จะรับรู้การอินเทอร์รัพท์ โดยการทำการคำสั่ง LONG CALL ไปที่อินเทอร์รัพท์ เซอร์วิส รูททีน ที่เหมาะสม ในบางกรณีมันจะเคลียร์บิทที่ก่อให้เกิดอินเทอร์รัพท์ด้วยเลย แต่ในบางกรณีมันจะไม่เคลียร์ให้ ดังนั้นผู้ใช้ต้องบรรจุคำสั่งเคลียร์บิทเหล่านี้เองในซอฟต์แวร์

อินเทอร์รัพท์ ภายนอก แฟล็ก (IE0 และ IE1) จะถูกเคลียร์ก็ต่อเมื่อ เป็น transition activated คำสั่ง LONG CALL ที่กระทำโดยฮาร์ดแวร์จะ PUSH ข้อมูลของ Program เคาน์เตอร์ ไปไว้ที่สแตค (ไม่มีการโหลดค่าของรีจิสเตอร์ PSW) และโหลดค่าของ PC ใหม่ด้วยแอดเดรสที่ตรงกับอินเทอร์รัพท์ เซอร์วิส รูททีน ที่เกี่ยวข้องกับสัญญาณอินเทอร์รัพท์ขณะนั้น ดังแสดงข้างล่าง

source	vector address
IE0	0003H
TF0	000BH
IE1	0013H
TF1	001BH
R1+T1	0023H

ตาราง 2 Interrupt vector address

การทำคำสั่งใน อินเทอร์รัพท์ เซอร์วิส รูททีน นั้นจะทำไปเรื่อยๆ จนกระทั่งพบคำสั่ง RETI ซึ่งเป็นตัวบอกให้ซีพียูรู้ว่า อินเทอร์รัพท์ เซอร์วิส รูททีน สิ้นสุดลงแล้ว จากนั้น ซีพียูจะไป POP เอาค่า 2 ไบท์สูงสุดจาก สแตค และโหลดให้กับ PC เพื่อกลับไปทำงานเดิมที่ทำอยู่ก่อนได้รับอินเทอร์รัพท์

สังเกตว่า RET ธรรมดาจะสามารถ POP เอาค่า 2 ไบท์สูงสุดจากสแตค และโหลดให้กับ PC ได้เช่นเดียวกับคำสั่ง RETI แต่หากใช้ RET แล้ว อินเทอร์รัพท์ คอนโทรล ซิสเต็ม (interrupt control system) จะยังคงคิดว่าอินเทอร์รัพท์ยังคงถูกกระทำอยู่

อินเทอร์รัพท์ ภายนอก


แหล่งกำเนิดอินเทอร์รัพท์ จากภายนอก สามารถถูกโปรแกรมให้เป็น level-activated ได้ โดยการเซ็ทหรือเคลียร์บิต IT1, IT0 ในรีจิสเตอร์ TCON โดยถ้า ITx มีค่าเป็น 0 อินเทอร์รัพท์ ภายนอก จะเป็นชนิด level-activated โดยสถานะ โลว์ ที่ขา INTx จะเป็นการอินเทอร์รัพท์ซีพียู ถ้าบิต ITx=1, อินเทอร์รัพท์ ภายนอก x จะเป็นชนิด transition activated (edge trigger) ในโหมดนี้ ถ้าการตรวจสอบที่ขา INTx พบว่า มีสถานะเป็น สูง ใน 1 ไชเคิล และเป็น ต่ำ ใน 1 ไชเคิล ถัดไป interrupt request แฟล็ก IEx ในรีจิสเตอร์เตอร์ TCON จะถูกเซ็ท แล้วบิต IEx นี้จะไปอินเทอร์รัพท์ ซีพียูต่อไป เพราะว่า อินเทอร์รัพท์ ภายนอก ถูกตรวจสอบ 1 ครั้ง ในแต่ละแมทซ์ขึ้น ไชเคิล และ อินพุท ไฮซ์ หรือ โลว์ ควรจะคงค่าไว้อย่างน้อย 12 พีริยอด (period) ของความถี่ออสซิลเลเตอร์ เพื่อให้แน่ใจในการตรวจสอบ ถ้า อินเทอร์รัพท์ ภายนอก เป็น transition activated แหล่งกำเนิด อินเทอร์รัพท์ภายนอก จะต้องคงค่าเป็น โลว์ อย่างน้อย 1 ไชเคิล เพื่อให้แน่ใจว่าการเปลี่ยนแปลง ถูกพบอย่างแน่นอน ดังนั้น interrupt request แฟล็ก จะถูกเซ็ท IEx จะถูกเคลียร์โดยอัตโนมัติ เมื่อ ซีพียูทำคำสั่ง LONG CALL ไปที่อินเทอร์รัพท์ เซอร์วิส รูททีน

ถ้า อินเทอร์รัพท์ ภายนอก เป็น level activated วงจรที่กำเนิดอินเทอร์รัพท์ภายนอก ต้อง รักษาสถานะการขออินเทอร์รัพท์ไว้จนกระทั่ง อินเทอร์รัพท์เกิดขึ้นจริงๆ และมันต้องเปลี่ยนสถานะ ของการขออินเทอร์รัพท์ให้กลับมีค่าเหมือนเดิม ก่อนที่ อินเทอร์รัพท์ เซอร์วิส รูททีน จะถูกทำ สำเร็จ มิฉะนั้นแล้ว อินเทอร์รัพท์ เซอร์วิส รูททีน เดียวกันนี้จะถูกทำงานซ้ำอีก

การสื่อสารข้อมูลอนุกรม

การเชื่อมต่อระบบไมโครคอมพิวเตอร์กับอุปกรณ์ภายนอก ส่วนใหญ่จะใช้การเชื่อมต่อแบบ ขนาน แต่ถูกจำกัดด้วยระยะทาง แต่การเชื่อมต่อแบบอนุกรมสามารถส่งได้ระยะทางไกลกว่าแบบ ขนานมาก

ในการถ่ายโอนข้อมูลแบบอนุกรมนั้น ข้อมูลจะได้รับการส่งออกมาครั้งละ 1 บิต ระหว่าง จุดส่งและจุดรับ จะเห็นว่าการส่งข้อมูลแบบอนุกรมนี้นั้นช้ากว่าการส่งแบบขนานแต่ยังคงใช้การส่ง ข้อมูลแบบนี้ก็เพราะว่า ตัวกลางการสื่อสารมีอยู่เพียงช่องทางเดียวหรือมีสายอยู่คู่เดียว ค่าใช้จ่ายในการส่งข้อมูลไกลๆ ก็ถูกลง จะเป็นเรื่องที่ดี เพราะระบบสื่อสารทางโทรศัพท์ไว้ใช้งาน อยู่แล้วหรือจะออกแบบให้สื่อสารผ่านทางคลื่นวิทยุ ซึ่งสามารถนำมาใช้ในการส่งข้อมูลแบบ อนุกรมนี้นี้ได้



รูป 14 แสดงการรับการส่งข้อมูลอนุกรม

จากรูปแสดงให้เห็นถึงการส่งข้อมูลอนุกรม ข้อมูลจากชุดส่งจะถูกเปลี่ยนให้เป็นแบบอนุกรมเสียก่อนแล้วค่อยทยอยส่งทีละบิต ไปยังจุดรับ ที่จุดรับจะต้องมีกลไกในการเปลี่ยนข้อมูลที่ส่งมาทีละบิต ให้เป็นสัญญาณแบบขนาน การที่จะทำให้การแปลงสัญญาณจากอนุกรมครั้งละบิตให้ลatching นั้นจำเป็นต้องมีกลไกที่เหมาะสมเพื่อป้องกันการผิดพลาดในการรับ กลไกที่ว่านั้นแบ่งออกเป็น 2 แบบคือ


- แบบซิงโครนัส(Synchronous)
- แบบอะซิงโครนัส(Asynchronous)

ในที่นี้จะกล่าวถึงการสื่อสารแบบอะซิงโครนัส เพราะเหมาะที่จะใช้ส่งข้อมูลในโครงการนี้

การสื่อสารแบบอะซิงโครนัส(Asynchronous)

การสื่อสารแบบนี้ประกอบด้วยบิตเริ่มต้นหรือบิตสตาร์ท (start bit) ,บิตข้อมูล 5 - 8 บิต ,บิตพาริตี(จะมีหรือไม่มีก็ได้) และบิตสตอป (stop bit)

ขณะที่สถานะการส่งเป็นแบบว่างหรือไอดีล คือยังไม่มีสัญญาณส่งออกมาจะมีสัญญาณหรือแรงดันตลอดเวลา เพื่อความแน่ใจว่าฝ่ายรับยังติดต่อกับฝ่ายส่ง ฝ่ายส่งจะเริ่มส่งข้อมูลบอกจุดเริ่มต้น สัญญาณของอะซิงโครนัสจะเป็น "0" หนึ่งหน่วยสัญญาณนาฬิกา บิตนี้ เรียกว่า



รูป 15 แสดงรูปแบบของการสื่อสารแบบอะซิงโครนัส

บิตสตาร์ท ข้อมูล 1 byte ที่ตามหลังบิตสตาร์ทจะมีขนาดตั้งแต่ 5 บิต จนถึง 8 บิต โดยบิตที่มีนัยสำคัญน้อยที่สุด(LSB) จะถูกส่งออกมาก่อน และจะไล่ไปจนถึงบิตที่มีนัยสำคัญมากที่สุด(MSB) การเข้ารหัสอักขระนี้ส่วนมากจะนิยมใช้รหัสแอสกี(ASCII CODE) ส่วนบิตพาริตีจะทำหน้าที่ตรวจสอบความถูกต้องของสัญญาณที่ได้รับ บิตพาริตีนี้จะมีหรือไม่มีก็ได้แล้วแต่การกำหนด ในโครงงานนี้จะไม่มีการใช้บิตพาริตี หลังจากบิตพาริตีแล้วจะต้องมีสตอปบิต ซึ่งเป็น "1" ความกว้างของบิตสตอปอาจจะเป็น 1 , 1.5 หรือ 2 พัลซ์สัญญาณนาฬิกา ซึ่งแล้วแต่ผู้รับและผู้ส่งจะตกลงใช้กันเอง

รูปแบบของการติดต่อสื่อสารแบบอนุกรม

การติดต่อสื่อสารแบบอนุกรมอาจแบ่งตามรูปลักษณะการส่งข้อมูลได้ 3 แบบ คือ

1. แบบซิมเพล็กซ์ (Simplex) เป็นการส่งข้อมูลได้ทางเดียวเท่านั้น
2. แบบฮาล์ฟดูเพล็กซ์ (Half Duplex) เป็นการส่งและรับข้อมูลได้ทั้งสองสถานีแต่ต้องผลัดกันส่ง จะส่งพร้อมกันไม่ได้
3. แบบฟูลดูเพล็กซ์ (Full Duplex) ทั้งสองสถานีสามารถรับส่งได้ในเวลาเดียวกัน

ความเร็วในการถ่ายโอนข้อมูลแบบอนุกรม

ความเร็วในการถ่ายโอนข้อมูลแบบอนุกรมมีหน่วยวัดเป็นบิตต่อวินาที หรือเรียกว่า bps แต่เรายังมีหน่วยที่นิยมใช้กันมากคือ บอดเรท (baud rate) ซึ่งหมายถึง การเปลี่ยนแปลงสัญญาณใน 1 วินาที หลายคนยังเข้าใจสับสนระหว่างหน่วย bps กับบอดเรท กล่าวคือ การเปลี่ยนแปลงสัญญาณ 1 ครั้ง อาจแสดงถึงการส่งข้อมูลแบบอนุกรมมากกว่า 1 บิต อัตราการส่งข้อมูลเป็นจำนวนบิตจึงเท่ากับ บอดเรทคูณกับจำนวนบิตที่ส่งได้ในหนึ่งบอด

คุณสมบัติของแสงอินฟราเรด


1. พื้นฐานของแสง

การแยกคลื่นแม่เหล็กไฟฟ้า (electromagnetic spectrum)

ตามธรรมชาติของแสงที่เรามองเห็นกันอยู่ทุกวันนี้เป็นเพียงส่วนเล็กน้อยของช่วงแถบระยะคลื่นแม่เหล็กไฟฟ้า กราฟที่แสดงให้เห็นถึงความแตกต่างของความยาวคลื่น ตามรูป 16 ซึ่งความยาวคลื่นเป็น millimicron ,nanomicron ความถี่และความยาวของพลังงานคลื่นแม่เหล็กไฟฟ้านี้สัมพันธ์กับความเร็วจะได้จากสมการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

$$c = f\lambda$$
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 16 กราฟแสดงความยาวคลื่นชนิดต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่ $c =$ ความเร็วของแสง มีหน่วยเป็นเมตร/วินาที
 $f =$ ความถี่ มีหน่วยเป็นเมตร
 $\lambda =$ ความยาวคลื่นมีหน่วยเป็นเมตร

ทฤษฎีควันตัม กล่าวไว้ว่า แหล่งกำเนิดพลังงานจะไม่แผ่หรือปล่อยพลังงานออกมาอย่างต่อเนื่องแต่จะปล่อยออกมาเป็นกลุ่ม ๆ และมีหน่วยขนาดของกลุ่มเรียกว่า “ควันตัม (quantum)” สำหรับการแผ่พลังงานแม่เหล็กไฟฟ้า เรียกว่า “โฟตอน (photon)” ซึ่งอาจถือว่าเป็นอนุภาคพลังงานแผ่ (radiation) ที่เกิดจากสสารได้พลังงานแผ่มีคุณสมบัติของคลื่นและจะเคลื่อนที่ผ่านที่ว่างเปล่า (free space) ด้วยความเร็วของแสง และค่าพลังงานของ 1 โฟตอน คือ

$$1 \text{ photon} = 1 hf \text{ (joules)}$$

โดยที่ $h =$ ค่าคงตัวของพลังงานแผ่
 $f =$ ค่าคงตัวของแพลงค์ มีค่า

ความเร็วของพลังงานแผ่ในที่ว่างหรือในอากาศ $c = 3 * 10^8 \text{ m/s}$

Radiative Process มี 2 แบบ

1.เกิดจาก Electron และ hole และส่วนที่อยู่ใกล้ๆกับ Junction ซึ่งจะให้ Photon Energy ประมาณค่าเท่ากับ Band gap energy ซึ่งมีค่าค่อนข้างสูง

2.จากการที่ Electron และ Hole จะเคลื่อนที่มารวมกันบริเวณ Trap Level proton จะมีพลังเท่ากับ Energy Gap ปล่อยออกมาด้วยค่า Binding Energy และจาก Process ทั้งสองจะได้ proton ออกมา ซึ่งจะมีค่าความยาวคลื่นตามสมการ

$$\text{ความยาวคลื่น} = 1240 / \Delta E$$

$\Delta E =$ ค่าความแตกต่างของพลังงานหน่วยเป็นอิเล็กตรอนโวลท์

จากที่กล่าวมาจะเห็นว่า ถ้าใช้สารต่างชนิดกัน ค่า ΔE จะแตกต่างกันออกไป

ซึ่งเราสามารถดูได้จากตาราง

ชนิดของ วัสดุ	Band Gap Energy	Emission (nm)	Transition type
Ge	0.66	1800	Indirect
Si	1.09	1140	Indirect
GaAs	1.43	910	Direct
Gap	2.24	560	Indirect
GaAs ₈₀ P ₂₀	1.19	650	Direct
Al Sb	1.60	775	Indirect
In Sb	0.18	6900	Direct
Si C	2.2-3.0	563-413	Indirect

ตาราง 3 แสดงวัสดุชนิดต่างๆ ที่นำมาทำอุปกรณ์ LED

เป็นการแสดงถึง LED ชนิดต่าง ๆ ซึ่งใช้ โฟตอน ที่มีความยาวคลื่นค่าต่าง ๆ กัน และจะเห็นได้ว่า LED ที่สร้างจาก Gallium Arsenide (GA As) จะให้คลื่นอยู่ในช่วงอินฟราเรด ซึ่งมีค่าประมาณ 900 nm

2. ตัวกำเนิดแสงอินฟราเรด

จากหลักการกำเนิดแสงอินฟราเรด โดยถ้าเราเอาอุปกรณ์ชนิดหนึ่งที่สามารถเปลี่ยนพลังงานไฟฟ้าเป็นพลังงานแสงซึ่งจะได้ความยาวคลื่นแสงที่ออกจากตัวอุปกรณ์นี้ ที่มีความยาวคลื่นอยู่ในช่วงอินฟราเรดดังที่กล่าวมา อุปกรณ์ตัวนี้คือ Infrared Light Emitting Diode

มีข้อดีหลายประการ คือ

1. ใช้กระแสและแรงดันน้อยมากในการผลิตคลื่น
2. สามารถควบคุมการทำงานของ LED ให้มีค่าแน่นอนได้
3. มี Speed Response สูง

ลักษณะ Infrared LED ที่เหมือนกับ LED โดยทั่วไป คือจะเป็นสารกึ่งตัวนำที่ถูก Dope


โดยสารที่มี Valance electron ต่างกันคือสารที่มีอิเล็กตรอนมากกว่าปกติเป็น N-type และสารที่มีอิเล็กตรอนน้อยกว่าปกติเป็น P-type เมื่อสารทั้งสองชนิดมาต่อกัน จะทำให้มีการแบ่งกันไม่เท่ากันใดๆทั้งสิ้น อีกทั้งยังมีให้เปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระหว่างอิเล็กตรอนขึ้นทำให้เกิดความต่างศักย์ที่เรียกว่า Potential Barrier (Eb) ซึ่งมีค่าน้อยกว่าขนาดของ Energy gap ดังนั้นอิเล็กตรอนจากด้าน N-type ซึ่งการรวมตัวกันอยู่ 2 ลักษณะคือ Radoactive Process ซึ่งเมื่อรวมตัวกันแล้วจะมีพลังงานบางส่วนหายไปจาก electron pair และกระจายออกมาเป็นโฟตอน ถ้าเป็นแบบ Non Radiative Process พลังงานจะแสดงในรูป โฟตอน หรือ ความร้อน

แถบย่านการตอบสนอง (Special Response)

อุปกรณ์ทางอิเล็กทรอนิกส์ที่แผ่พลังงานออกมาในย่านการมองเห็นและย่านอินฟราเรด ดังรูป 17 แสดงถึงค่าเฉลี่ยที่ตาของมนุษย์ สามารถมองเห็น การแผ่ของคลื่นที่มีความยาวคลื่น ตั้งแต่ 0.4-0.76 micron และตามนุษย์สามารถตอบสนองในการมองเห็นแสงที่มีความยาวคลื่น 0.55 micron ที่เกิน 50 เปอร์เซ็นต์ ขึ้นไปและที่ความยาวคลื่นสูงสุดที่ 0.61 micron จากรูป 18 เป็นการแสดงถึง Forward Voltage and Tempeture ซึ่งสามารถแสดงได้ด้วยความสัมพันธ์ ของสมการดังต่อไปนี้

$$I_p = I_0 \text{ EXP } (qV_p / nkT)$$




รูป 17 แสดงถึงย่านของคลื่นแสงที่ตามองเห็น

จากที่เราทราบมาแล้วว่าค่าของความยาวคลื่นนั้นได้จากสูตร $\lambda = 1240 / \Delta E$ เพราะฉะนั้นเมื่อ LED มีอุณหภูมิเปลี่ยนไปจะทำให้ ΔE มีค่าเปลี่ยนแปลงไปด้วย ค่าความยาวคลื่นจึงเปลี่ยนไป


จากรูป 19 แสดงถึงรูปร่างของ Dome Lens ซึ่งแตกต่างกันจะให้ radiation pattern ต่างกัน แต่ใน Plastic LED แล้ว Spherical Dome Lens จะให้ Pattern ที่เหมาะสมกับการส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 18 แสดงถึงอุณหภูมิจากแรงดันกับกระแส

แบบ Point to Point ซึ่งจุดทั้งสองจะถูกตรึงกับที่ค่อนข้างแน่นอนและจะส่งไปได้ไกลกว่าแบบอื่น ๆ ส่วนแบบ Aspheric Dome Lens เหมาะสำหรับงานครอบคลุมพื้นที่แต่ส่งไปได้ไม่ไกล นอกจากนี้ แม้ว่า LED จะเป็นชนิดเดียวกัน Dome Lens เหมือนกันถ้ามี plastic ที่ใช้ต่างกันก็จะให้ผลต่อการส่งออกไปมี pattern ที่ไม่เหมือนกัน



รูป 19 Radiative pattern for undiffused lamp

ดังรูป 20 จะแสดงถึง LED สองตัวที่มีขนาดเท่ากันและ LENS ชนิดเดียวกันแต่ใช้ Diffused Plastic และอีกอันหนึ่งใช้ Undiffused Plastic จะให้ Pattern ต่างกัน



รูป 20 การเปรียบเทียบระหว่าง Undiffused Plastic และ Diffused Plastic LED Lamps

3. หลักการของตัวรับแสงอินฟราเรด

ในการรับแสงอินฟราเรดเราใช้อุปกรณ์ตัวรับแสง (Detector) คือสามารถเปลี่ยนพลังงานทางแสงที่รับเข้ามา เป็นพลังงานทางไฟฟ้า อุปกรณ์ประเภทนี้ เช่น โฟโต้ไดโอด (Photo Diode) และ โฟโต้ทรานซิสเตอร์ (Photo Transistor) เป็นต้น จัดเป็นสวิตช์อิเล็กทรอนิกส์ทางแสง แต่ อุปกรณ์ตัวที่นำมาใช้ในวงจรระบบควบคุมโดยมาก คือ โฟโต้ไดโอด และโฟโต้ทรานซิสเตอร์เป็น อุปกรณ์รับแสง ในระบบควบคุมระยะไกลแบบไร้สาย (Remote Control By Opto electronic) ซึ่ง จะรับแสงอินฟราเรดเป็นส่วนมาก เพราะว่าจะไม่ทำให้สภาพแสงตามธรรมชาติ ไปรบกวนในการควบคุม

โฟโต้ ไดโอด(Photo Diode)

มีโครงสร้างภายในของโฟโต้ไดโอดที่แตกต่างกันมากมายหลายชนิด ทั้งนี้ขึ้นอยู่กับเนื้อสารกึ่งตัวนำนั้น ๆ และโครงสร้างของ PN- Junction ของไดโอดแต่ละชนิดและวิธีการผลิต


คุณสมบัติเกี่ยวกับความไวต่อสเปกตรัม

ความไวที่มีต่อสเปคของโฟโต้ไดโอด (ความไวนี้จะมีค่าขึ้นอยู่กับความยาวคลื่นแสงที่ตกกระทบ) เราพิจารณาจากโครงสร้างของตัวไดโอดและชนิดของเนื้อสารกึ่งตัวนำ เมื่อเราไม่ต้องการให้แสงที่มีความยาวคลื่นแตกต่างออกไป มากระทบกัน Sensor เราติดตั้งฟิลเตอร์กรองแสงเหล่านี้ออกเสีย

บทที่ 3

การออกแบบฮาร์ดแวร์และซอฟต์แวร์

ส่วนประกอบของวงจร



รูป 21 Block Diagram การส่งข้อมูลจากคอมพิวเตอร์
เครื่องพิมพ์แบบไร้สาย

ส่วนประกอบของระบบประกอบด้วย

1. วงจรควบคุมและ บัฟเฟอร์ ที่ต่อกับคอมพิวเตอร์
2. ภาครับส่งแบบไร้สาย ในโครงงานนี้ใช้อินฟาเรด
3. วงจรควบคุมและ บัฟเฟอร์ ที่ต่อกับเครื่องพิมพ์

วงจรควบคุมและบัฟเฟอร์ ที่ต่อกับคอมพิวเตอร์

วงจรควบคุมและ บัฟเฟอร์ ในส่วนนี้ จะทำหน้าที่ติดต่อสื่อสารกับคอมพิวเตอร์ และติดต่อสื่อสารกับวงจรควบคุมและ บัฟเฟอร์ที่ต่อกับเครื่องพิมพ์ ในการติดต่อกับคอมพิวเตอร์ จะต้องทำให้คอมพิวเตอร์มองเห็นวงจรควบคุมนี้เป็นเครื่องพิมพ์ โดยการติดต่อสื่อสารกัน ต้องให้สัญญาณในการติดต่อเหมือนกับการติดต่อระหว่างคอมพิวเตอร์กับเครื่องพิมพ์ หน้าที่อีกอย่างหนึ่งของวงจรควบคุมที่ต่อกับคอมพิวเตอร์ คือ การรับสัญญาณจากภาครับส่งแบบไร้สาย ซึ่งเป็นสัญญาณการติดต่อระหว่าง วงจรควบคุมที่ต่อกับคอมพิวเตอร์กับวงจรที่ต่อกับเครื่องพิมพ์ เพื่อควบคุมการรับส่งข้อมูล

ฮาร์ดแวร์

จากรูปวงจร วงจรควบคุม และ บัฟเฟอร์ ที่ต่อกับคอมพิวเตอร์ จะใช้

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับงานเพื่อการศึกษาเท่านั้น เมื่อนำไปใช้ประโยชน์ด้านการค้า
ไมโครคอนโทรลเลอร์ 8031 เป็นตัวควบคุม ซึ่ง 8031 ไม่มีรวมภายใน ดังนั้นจึงจำเป็นต้องต่อ
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีเหตุผลทางเทคนิค และต้องอยู่ใต้อาณัติของเอกสารทุกครั้งที่มีการนำไปใช้

รวมภายนอก ในโครงงานนี้จะใช้ 2764 ซึ่งเป็นรวมภายนอกขนาด 8 Kbyte ส่วน Buffer จะใช้ สเตตติกแรมเบอร์ 62256 ซึ่งเป็นแรมขนาด 32 Kbyte

ในการทำงานจะใช้พอร์ต P1.5 เซ็คสัญญาณ Busy , P1.6 เซ็คสัญญาณ Acknowledge (ACK) และขา INT1 ของ 8031 เซ็คสัญญาณ สไตรป โดยการติดต่อระหว่างคอมพิวเตอร์กับวงจรควบคุมจะผ่านคอนเนคเตอร์(CONNECTER) K1 ซึ่งจะติดต่อผ่าน Paralell Port ของคอมพิวเตอร์ ส่วน ไอซี 74LS373 ที่ต่อกับคอนเนคเตอร์ K1 จะทำหน้าที่คอย แลทช์(Latch) ข้อมูลที่รับมาจากคอมพิวเตอร์ เพื่อให้ 8031 สามารถอ่านข้อมูลได้ทัน

ซอฟต์แวร์

ในการออกแบบซอฟต์แวร์ จะกล่าวถึง โปรแกรมหลัก (Main Program) และ โปรแกรมย่อย(Sub-Routine) ที่สำคัญ ๆ ซึ่งมีดังต่อไปนี้

โปรแกรมหลัก (Main Program)

ตอนแรกต้องทำการ Clear บัฟเฟอร์ก่อน แล้วเรียกโปรแกรมย่อย “รับข้อมูลจากคอมพิวเตอร์” เพื่อรับข้อมูลที่คอมพิวเตอร์ต้องการจะพิมพ์เก็บไว้ในบัฟเฟอร์ จากนั้นจะส่ง Code “55h” ออกไปยัง ภาคส่งแบบไร้สาย เมื่อข้อมูล “55h” รวมกับ บิทสตาร์ท และบิทสตอป สัญญาณที่ส่งออกไปจะเป็น บิท0 สลับกับ บิท1 ทำให้ด้านรับสามารถวัดความกว้างของ บิท0 และ บิท1 ได้ เมื่อ 8031 ส่ง Code “55h” ออกไปแล้วจะรอการอินเทอร์รัพท์จากด้านรับ เมื่อมี สัญญาณอินเทอร์รัพท์เข้ามา แสดงว่าด้านรับพร้อมที่จะรับข้อมูล โปรแกรมหลักก็จะเรียก โปรแกรมย่อย “ส่งข้อมูลแบบ Serial ไปยังภาคส่ง ” ซึ่งจะทำการส่งข้อมูลที่เก็บไว้ใน บัฟเฟอร์ ไปยังภาคส่ง จนครบ 32 Kbyte ก็จะรออินเทอร์รัพท์จากตัวรับอีก ถ้ามีการอินเทอร์รัพท์ แสดงว่าตัวรับได้รับข้อมูลครบ 32 Kbyte แล้ว ก็จะกลับไป Clearบัฟเฟอร์ เพื่อรอรับข้อมูลต่อไป


โปรแกรมย่อย รับข้อมูลจากคอมพิวเตอร์เก็บเข้าสู่หน่วยความจำ(Buffer)

จะต้องออกแบบโปรแกรมให้มีสัญญาณติดต่อกับคอมพิวเตอร์ เหมือนกับการติดต่อระหว่างคอมพิวเตอร์กับเครื่องพิมพ์ เพื่อที่จะให้คอมพิวเตอร์คิดว่าวงจรควบคุมและบัฟเฟอร์ คือ เครื่องพิมพ์ตัวหนึ่ง ในตอนแรกจะให้สัญญาณ Busy เป็น โลว์ เพื่อบอกให้คอมพิวเตอร์ ทราบว่าพร้อมที่จะรับข้อมูล และทำการตรวจสอบสัญญาณ สไตรป โดยใช้ อินเทอร์รัพท์ ภายนอกทางขา INT1 ของ 8031 เมื่อมีการอินเทอร์รัพท์ ก็จะส่งให้สัญญาณ Busy เป็น high เพื่อบอกกับคอมพิวเตอร์ว่ายังไม่พร้อมที่จะรับข้อมูล Byte ต่อไป จากนั้นก็จะแลทช์ข้อมูล จากคอมพิวเตอร์

แล้วเก็บข้อมูลลงหน่วยความจำ จากนั้น เช็คเงื่อนไขของหน่วยความจำและข้อมูล แล้วส่ง สัญญาณ Acknowledge(ACK) เพื่อบอกให้คอมพิวเตอร์ทราบว่าได้รับข้อมูลเรียบร้อยแล้ว จากนั้น จะกลับไปส่งสัญญาณ Busy ให้เป็น โลว์ เพื่อรับข้อมูล Byte ต่อไป

โปรแกรมย่อย ส่งข้อมูลแบบ Serial ไปภาคส่ง(อินฟาเรด)


เป็นโปรแกรมย่อยทำการ load ข้อมูลใน Buffer ของวงจรควบคุม ส่งออกทางพอร์ต P1.0 เพื่อส่งไปยังภาคส่งไร้สาย โดยมี Format ในการส่งคือ มีบิตสตาร์ท 1 บิต , บิตข้อมูล 8 บิต และบิตสตอป 1 บิต ในตอนแรกจะกำหนดค่า TH1 ,TL1 ใน ไทม์เมอร์1 ของ 8031 เพื่อเป็น ความกว้างของบิต 1 บิตที่ใช้ในการส่ง เมื่อ load ข้อมูลจากหน่วยความจำแล้ว ก็เริ่มส่ง บิตสตาร์ท แล้วสั่งให้ ไทม์เมอร์1 เริ่มนับ โดย ไทม์เมอร์1 จะทำงานในโหมด 1 ในช่วงที่รอ ไทม์เมอร์1 อินเทอร์รัพท์ จากการ โอเวอร์โฟลว์ จะเลื่อนข้อมูลบิตที่ต้องการจะส่งไปไว้ที่ Carry แฟล็ก เมื่อ ไทม์เมอร์1 โอเวอร์โฟลว์ จะทำการอินเทอร์รัพท์ เมื่อ 8031 โดนอินเทอร์รัพท์ ก็จะสั่งให้ สตาร์ท ไทม์เมอร์1 ใหม่ทันที ซึ่งจะรออินเทอร์รัพท์ที่ครั้งใหม่ ช่วงที่รอนี้จะทำการส่งข้อมูลที่อยู่ใน Carry แฟล็ก ออกไปยังพอร์ต P1.0 แล้วเช็คเงื่อนไขว่า ทำการส่งข้อมูลครบ 8 บิตแล้วหรือไม่ ถ้ายังไม่ครบก็ทำการเลื่อนข้อมูลแล้วรออินเทอร์รัพท์จาก ไทม์เมอร์1 ต่อไป แต่ถ้าทำการเลื่อนข้อมูลครบ 8 บิต จะทำการรออินเทอร์รัพท์จาก ไทม์เมอร์1 เพื่อที่จะส่งบิตสตอป เมื่อส่งบิตสตอปเรียบร้อยแล้ว ก็เช็คเงื่อนไขของหน่วยความจำ ถ้าส่งข้อมูลไม่ครบ 32 Kbyte ก็กลับไปสู่การ load ข้อมูลจาก หน่วยความจำแล้วเริ่มส่งบิตสตาร์ทต่อไป



รูปที่ 22 วงจรควบคุมและบัฟเฟอร์ที่ต่อกับคอมพิวเตอร์


- U6 = 74HCT00
- U7 = 74HCT04
- U8 = 74HCT32

เอกสารนี้เป็นเอกสารที่ส่วนไว้สำหรับการใช้งาน... ไม่ว่ากรณีใดๆที่... ออกจากหน้า... และ... การนี้ไปใช้




flow chart 1 : **Main Program** ของวงจรควบคุม
ที่ต่อกับคอมพิวเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




flow chart 2 : Sub-Routine รับข้อมูลจากคอมพิวเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



flow chart 3 : Sub-routine ส่งข้อมูลแบบอนุกรม




flow chart 3: Sub-Routine ส่งข้อมูลแบบอนุกรม(ต่อ)

ภาครับส่งไร้สายแบบอินฟราเรด

เครื่องส่งอินฟราเรด

ตัวกำเนิดแสงอินฟราเรดที่ใช้เป็นเบอร์ MLED81 ซึ่งให้เอาต์พุตได้ถึง $16,000 \text{ uW/cm}^2$ โดยมีแรงดันไบอัสตรงสูงสุด 1.7 โวลต์ และมีกระแสไบอัสตรงสูงสุด 100 mA ความยาวของคลื่นแสงอินฟราเรด 940 nm



รูปที่ 23 วงจรแสดงเครื่องส่ง

จากวงจรภาคส่งจะใช้ทรานซิสเตอร์ NPN เบอร์ 2N2222 มาใช้งานเพื่อเป็นบัฟเฟอร์เพื่อยกระดับของ Voltage ของสัญญาณอินพุต ส่วนทรานซิสเตอร์ PNP เบอร์ 2N3904 และ NPN เบอร์ 2N3906 ซึ่งทรานซิสเตอร์นี้เป็น match pair ออกแบบมาเพื่อใช้งานร่วมกัน ซึ่งต่อแบบดาริงตัน เพื่อขยายกระแสให้ได้กระแสสูงให้ขับหลอด LED อินฟราเรดอนุกรมกัน จำนวน 4 หลอด เพราะจะได้ให้ปริมาณแสงต่อพื้นที่มีปริมาณมาก


การทำงานของภาคส่งมี 2 สถานะคือ ON และ OFF เมื่อป้อนพัลส์อินพุตเข้ามาเป็นแรงดัน TTL สถานะ HIGH จะมีแรงดัน 5 โวลต์ ไบอัสให้ทรานซิสเตอร์ Q1 ทำงานซึ่งจัดไบอัสด้วย R1, R2 ให้ขยายกระแส และกระแสนี้เป็นไบอัสให้กับทรานซิสเตอร์ Q2 เป็นแบบ PNP ซึ่งก็จะขยายกระแสอีกทีเพื่อป้อนให้กับหลอด LED อินฟราเรดทำงาน มีการส่งแสงอินฟราเรดออกไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สถานะ OFF สถานะที่ป้อนอินพุตเป็น โลว์ มีแรงดัน 0 โวลต์ ทำให้ทรานซิสเตอร์ Q1 ไบอัสก็จะไม่มีการขยายกระแส Q2 ก็จะไม่มีการขยายกระแสอีกเช่นกัน ทำให้หลอด LED อินฟราเรดไม่ทำงานจึงไม่มีแสงอินฟราเรดส่งออกไป

เครื่องรับแสงอินฟราเรด

ส่วนของวงจรภาครับอินฟราเรดประกอบด้วย 3 ส่วนคือ ตัวรับแสงอินฟราเรดใช้โฟโตไดโอดใช้เบอร์ MRD821 ที่ออกแบบมาให้มีลักษณะพิเศษให้กระแส Reverse 250 uA ในส่วน



รูปที่ 24 เครื่องรับอินฟราเรด

ที่สองเป็นตัวเปลี่ยนกระแสที่เกิดจากการรับแสงอินฟราเรดเป็นแรงดันใช้ ไอซี #741 ในส่วนที่ 3 ใช้ ไอซี LM339 ทำหน้าที่เป็น Comparator

การทำงานของวงจร โฟโตไดโอดจะถูกต่อในลักษณะ Reverse Bias ซึ่งการต่อแบบนี้ เมื่อมีแสงอินฟราเรดตกกระทบบจะทำให้เกิดกระแสแบบ Reverse จากโฟโตไดโอดไหลผ่านวงจรแปลงกระแสเป็นแรงดัน คือกระแสจะไหลจากโฟโตไดโอดผ่าน R 1 MΩ ทำให้เกิดแรงดันที่ตกคร่อมขึ้น และเพราะความต้านทานอินพุตของออปแอมป์มีค่าสูงมาก กระแสจึงไหลผ่านความต้านทาน R จะได้สมการแรงดันของเอาต์พุตของวงจรแปลงกระแสเป็นแรงดันจากไอซี #741 ดังนี้

$$V_{out} = I_R * R$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แต่ขณะที่ไม่มีแสงตกกระทบโฟโตไดโอด จะเกิดกระแส Drak Current ทำให้มีกระแสไหลผ่านวงจร แปลงกระแสเป็นแรงดันมีแรงดันเอาท์พุท ซึ่งกระแส Drak Current นี้ตามสเปคของโฟโตไดโอดมีค่าประมาณ 60 nA ซึ่งจะเกิดแรงดันจากกระแส Drak Current นี้หาได้คือ

$$1 \text{ M}\Omega * 60 \text{ nA} = 60 \text{ mV}$$

แรงดันนี้มีค่าน้อยเมื่อเทียบกับแรงดันเมื่อมีแสงอินฟราเรดตกกระทบ เมื่อผ่านจากวงจรแปลงกระแสเป็นแรงดัน แล้วก็ส่งไปวงจรคอมพิวเตอร์ซึ่งจะปรับระดับการเปรียบเทียบแรงดันเพื่อกำหนดสัญญาณที่เข้ามา มากกว่าที่เปรียบเทียบไว้ที่ขา 4 ถ้ามากกว่า เอาท์พุทจะเท่ากับแหล่งจ่ายเพราะการต่อแบบนี้เกณฑ์แรงดันเป็นอินพุทที่ดี ถ้ามีความแตกต่างแรงดันที่อินพุทของคอมแพร์เตอร์ แรงดันนี้คูณกับเกนของคอมพารเตอร์ จะได้แรงดันเอาท์พุทสูงมาก แต่ออปแอมป์จะให้เอาท์พุทสูงสุดเท่ากับแหล่งจ่าย และถ้าอินพุทมีแรงดันน้อยกว่าแรงดันเปรียบเทียบที่ขา 4 จะทำให้อเอาท์พุทมีค่าเท่ากับแรงดันต่ำสุดที่จ่ายให้กับอปแอมป์ คือ 0 โวลต์ ซึ่งเมื่อคิดเป็นลอจิกแล้ว เอาท์พุท 5 โวลต์และ 0 โวลต์ ก็ถือเป็นแรงดัน TTL ลอจิก HIGH และ LOW ตามลำดับ จึงเป็นสัญญาณที่ดีเทคโนโลยีได้ ส่งให้ภาคต่อไป

วงจรรควบคุมและ Buffer ที่ต่อกับเครื่องพิมพ์

วงจรรควบคุมและบัฟเฟอร์ ในส่วนนี้ทำหน้าที่ติดต่อสื่อสารกับวงจรรควบคุมที่ต่อกับคอมพิวเตอร์และเครื่องพิมพ์ ในการติดต่อกับเครื่องพิมพ์ จะต้องทำให้เครื่องพิมพ์ มองเห็นวงจรรควบคุมนี้คือคอมพิวเตอร์ โดยการติดต่อสื่อสารกันต้องให้สัญญาณในการติดต่อเหมือนกันกับการติดต่อระหว่างคอมพิวเตอร์กับเครื่องพิมพ์หน้าที่อีกอย่างหนึ่งคือ รับสัญญาณจากภาครับส่งไร้สาย ซึ่งเป็นสัญญาณการติดต่อ ระหว่างวงจรรควบคุมที่ต่อกับคอมพิวเตอร์ กับวงจรรควบคุมที่ต่อกับเครื่องพิมพ์เพื่อควบคุมการรับส่งข้อมูล

ฮาร์ดแวร์

จากรูปวงจรร วงจรรควบคุมและบัฟเฟอร์ ที่ต่อกับเครื่องพิมพ์ จะใช้ไมโครคอนโทรลเลอร์ 8031เป็นตัวควบคุมเช่นเดียวกับวงจรรควบคุมและ บัฟเฟอร์ที่ต่อกับคอมพิวเตอร์ ในการทำงานจะใช้ พอร์ต P1.1 - P1.7 ในการส่งและรับสัญญาณในการติดต่อกับเครื่องพิมพ์ โดยแสดงไว้ในรูปวงจรร การส่งข้อมูลและสัญญาณติดต่อกับเครื่องพิมพ์จะทำโดยผ่านคอนเนคเตอร์ K2 โดยข้อมูลจะถูก Latch ที่ ไอซี 74LS373 ก่อนที่จะถูกส่งให้เครื่องพิมพ์เพื่อป้องกันข้อมูลสูญหายและเครื่องพิมพ์สามารถอ่านได้ทัน ส่วนขา INT0 ของ 8031 จะต่อกับภาครับไร้สาย เพื่อใช้ในการรับข้อมูล ส่วน พอร์ต P1.0 จะใช้ในการส่งสัญญาณตอบรับให้แก่วงจรรควบคุมที่ต่อกับคอมพิวเตอร์ โดยผ่านภาครับส่งไร้สาย

ซอฟต์แวร์

ในการออกแบบซอฟต์แวร์ จะกล่าวถึง โปรแกรมหลัก (Main Program) และ โปรแกรมย่อย (Sub-Routine) ที่สำคัญ ๆ ซึ่งมีดังต่อไปนี้

โปรแกรมหลัก(Main Program)

ตอนแรกต้องทำการ Clearบัฟเฟอร์ก่อน แล้วเรียกโปรแกรมย่อย "วัดความกว้างของ บิต0 , บิต1 " จากนั้นทำการ Complement ค่าเวลาที่วัดได้ เพราะเราต้องการนำค่าเวลานี้ไปใส่ให้ ไทม์เมอร์ เพื่อให้ ไทม์เมอร์ นับถึง โอเวอร์โฟลล์ จากนั้นก็จะส่งสัญญาณตอบรับ เพื่อบอกให้วงจรรควบคุมที่ต่อกับคอมพิวเตอร์ทราบว่าขณะนี้พร้อมที่จะรับข้อมูล เมื่อส่งสัญญาณตอบรับ โปรแกรมหลักก็จะเรียกโปรแกรมย่อย "รับข้อมูลแบบ Serial " เพื่อที่จะรับข้อมูลมาจากภาครับไร้สายเก็บลงในบัฟเฟอร์ เมื่อรับข้อมูลครบ 32 Kbyte ก็จะเรียกโปรแกรมย่อย "ส่งข้อมูลให้

เครื่องพิมพ์ " เพื่อส่งข้อมูลให้เครื่องพิมพ์พิมพ์ต่อไป เมื่อส่งข้อมูลออกไปพิมพ์หมด ก็ทำการส่งสัญญาณตอบรับไปยังวงจรควบคุมที่ต่อกับคอมพิวเตอร์ เพื่อที่จะรอรับข้อมูลต่อไป แล้วโปรแกรมหลักก็จะกลับไป Clear บัฟเฟอร์ เพื่อรอรับข้อมูลต่อไป

โปรแกรมย่อย " วัดความกว้างของ บิท0 , บิท1

ตอนแรกต้องทำการ Clear บัฟเฟอร์ ที่เก็บค่าเวลา , เซตให้ ไทม์เมอร์0 , ไทม์เมอร์1 ทำงานในโหมด1 , รีเซตค่าใน ไทม์เมอร์0 , ไทม์เมอร์1 จากนั้น ก็เซตอินเทอร์รัพท์ภายนอกให้ทำงานที่ขอบขาสูง เมื่อมีการอินเทอร์รัพท์ต้องเช็คให้แน่ใจว่าสัญญาณที่เข้ามานั้นเป็น 0 แน่จน จึงเริ่มสตาร์ท ไทม์เมอร์0 แล้วทำการเช็คดูว่า สัญญาณที่พอร์ต P3.2 กลับเป็น 1 หรือไม่ เมื่อกลับเป็น 1 ก็จะสั่งให้ ไทม์เมอร์0 หยุดนับและสตาร์ท ไทม์เมอร์1 ต่อทันที จากนั้นก็เก็บค่าเวลาใน TLO , TH0 ลงบัฟเฟอร์ เก็บค่าเวลา แล้วเช็คดูว่า สัญญาณที่พอร์ต P3.2 กลับเป็น 0 หรือไม่ ถ้ากลับเป็น 0 ก็จะสั่งให้ ไทม์เมอร์1 หยุดนับ ซึ่งจะได้ค่าเวลาของ บิท1 ซึ่งเก็บค่า TL1, TH1 ลงใน บัฟเฟอร์ เก็บค่าในเวลาต่อมา

โปรแกรมย่อย "รับข้อมูลแบบ Serial"


เป็นโปรแกรมย่อยที่ทำการรับข้อมูลจากภาครับไร้สาย แล้วเก็บข้อมูลลงในบัฟเฟอร์ โดยโปรแกรมจะเซตให้พอร์ต P3.2 รอรับอินเทอร์รัพท์จากภายนอกแบบทำงานที่ขอบขาสูง เมื่อมีการอินเทอร์รัพท์ ต้องเช็คให้แน่นอนว่าเป็นบิทสตาร์ท แล้วทำการหน่วงเวลาโดยการเช็คข้อมูลในแต่ละบิทว่าเป็น 0 หรือ 1 แล้วทำการไหลค่าเวลาของบิท 0 หรือ 1 ที่ทำการ Complement แล้วให้แก่ ไทม์เมอร์ ตามลำดับ โดยการเช็คข้อมูลในขณะนั้น เมื่อเช็คบิทข้อมูลครบ 8 บิท ก็ทำการเช็คค่าข้อมูลครบ 32 Kbyte หรือไม่ ถ้ายังไม่ครบ ก็กลับไปรออินเทอร์รัพท์ จนบิทสตาร์ทต่อไป ถ้าครบแล้วก็กลับเข้าสู่โปรแกรมหลัก


โปรแกรมย่อย "ส่งข้อมูลให้เครื่องพิมพ์"

จะต้องออกแบบโปรแกรมให้มีสัญญาณติดต่อกับเครื่องพิมพ์ เหมือนกับการติดต่อกันระหว่างคอมพิวเตอร์กับเครื่องพิมพ์ เพื่อให้เครื่องพิมพ์คิดว่าวงจรควบคุมนี้คือ คอมพิวเตอร์ตัวหนึ่ง ตอนแรก จะต้องส่งสัญญาณ Initial ไปให้เครื่องพิมพ์ เพื่อที่จะทำการ Clearบัฟเฟอร์ ที่อยู่ในเครื่องพิมพ์ จากนั้นก็ทำการเช็คสถานะของเครื่องพิมพ์ว่า สัญญาณ Busy เป็น โลว์ หรือ


ไม่มีสัญญาณเออเรอร์หรือไม่ ถ้าเช็คสถานะผ่าน จึงส่งข้อมูลให้แก่เครื่องพิมพ์ แล้วส่งสัญญาณ
สโตรป ตามไป แล้วรอรับสัญญาณ Acknowledge(ACK) จากเครื่องพิมพ์ เมื่อมีสัญญาณ ACK
ตอบกลับมา ทำการเช็คข้อมูลว่าส่งครบ 32 Kbyte หรือไม่ ถ้ายังไม่ครบก็กลับไปเช็คสถานะ
เครื่องพิมพ์เพื่อทำการส่งข้อมูลต่อไป









flow chart 4 · Main Program ของวงจรความคม
ที่ติดต่อกับ Printer



flow chart 5 : Sub-Routine วัดความกว้าง ของ บิต 0 และ บิต 1





flow chart 5 . Sub-Routine วัดความกว้าง
ของ บิท 0 และ 1 (ต่อ)



flow chart 6 : Sub-Routine รับข้อมูลแบบอนุกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





flow chart 7: Sub-Routine ส่งข้อมูลให้Printer

ผลการทดลอง

ในการทดลองจะใช้โปรแกรม QEDIT ADVANCE V2.15 ของ SEN WAVE เป็นโปรแกรมสำเร็จรูป ให้เป็นตัวส่งข้อมูลที่ต้องการจะพิมพ์จากคอมพิวเตอร์ โดยใช้คำสั่ง PRINT ในโปรแกรม และใช้เครื่องพิมพ์ LX-800 ของ Epson พิมพ์ข้อมูลที่ต้องการจะพิมพ์ จากการทดลองสามารถแบ่งผลการทดลองออกเป็น 3 ส่วน ดังนี้

1. ระหว่างคอมพิวเตอร์กับวงจรควบคุม บัฟเฟอร์ในวงจรควบคุมที่ต่อกับคอมพิวเตอร์ สามารถรับข้อมูลจากคอมพิวเตอร์ได้ถูกต้อง
2. ระหว่างวงจรควบคุมที่ต่อกับคอมพิวเตอร์ กับวงจรควบคุมที่ติดต่อกับเครื่องพิมพ์ โดยผ่านภาครับส่งไร้สายอินฟราเรด สามารถรับข้อมูลได้ถูกต้อง โดยตัวรับและตัวส่งอินฟราเรด อยู่ห่างกัน 1 เมตร
3. ระหว่างวงจรควบคุมกับเครื่องพิมพ์ ปรากฏว่า เครื่องพิมพ์พิมพ์ข้อมูลออกมาไม่ถูกต้อง 100%

สรุปและวิจารณ์ผลการทดลอง

จากการทดลองเราสามารถแก้ปัญหาของการรับส่งแบบไร้สาย ในเรื่อง DUTY CYCLE ของบิท 1 และ บิท 0 ได้ และในการออกแบบโปรแกรมได้ออกแบบโปรแกรมไว้ให้ใช้กับภาครับส่งไร้สายแบบใดก็ได้ BAUD RATE จะเป็นเท่าไรก็ได้ เพราะเรามีการวัดความกว้าง ของบิท 0 และ บิท 1 ก่อน

ในการรับส่งข้อมูลจากคอมพิวเตอร์ ไปยังเครื่องพิมพ์ ทำได้เกือบสมบูรณ์ แต่มีปัญหาในการสื่อสารระหว่าง วงจรควบคุมที่ต่อกับเครื่องพิมพ์ ยังส่งข้อมูลได้ไม่ถูกต้อง 100% อาจเป็นเพราะโปรแกรม มีข้อผิดพลาด เพราะในการส่งข้อมูล เมื่อ CALL Sub-Routine “ส่งข้อมูลให้เครื่องพิมพ์” แล้วจะทำให้ข้อมูลในหน่วยความจำเปลี่ยนไป ซึ่งยังเป็นข้อเสียของโปรแกรม ที่ยังต้องแก้ไข และในการรับส่งสัญญาณแสงอินฟราเรด ยังรับส่งได้ไม่ไกลนัก และต้องไม่มีสิ่งกีดขวางใดๆ

แนวทางในการพัฒนา

1. เนื่องจากการสื่อสารโดยใช้แสงอินฟราเรดเป็นตัวกลาง มีข้อจำกัดในการสื่อสารอยู่มาก เช่น ระยะทาง หรือสิ่งกีดขวาง ซึ่งถ้าใช้คลื่นวิทยุแทน ก็จะช่วยลดปัญหาดังกล่าวได้
2. ควรเพิ่มจำนวนหน่วยความจำ ในการเก็บข้อมูลในการส่ง ซึ่งจะเป็นผลให้ รับส่งข้อมูลได้มากขึ้นและช่วยประหยัดเวลาด้วย
3. ถ้าเป็นไปได้ควรพัฒนาให้ การส่งข้อมูลไปยังเครื่องพิมพ์ ให้สามารถใช้กับคอมพิวเตอร์ได้หลายตัว ซึ่งจะมีประโยชน์มาก



เอกสารอ้างอิง

1. DOUGLAS V. HALL ,Microprocessors and Interfacing Programing and Hardware ,
Second Edition , MCGRAW-HILL ,1992
2. Kenneth J. Ayala ,The 8051 Microcontroller ARCHITECTURE , PROGRAMMING
and APPLICATION, Western Publishing Company, 1991
3. EPSON LX-800 USER'S GUIDE , SEIKO EPSON Corporation,Nagano,Japan,pp6-5 -
pp6-8 , 1989
4. เจตน์ จันทพงษ์ , ไมโครคอนโทรลเลอร์ชิพเดี่ยว 8051 ,วิทยาลัยมหานคร,2535
5. สุนทร วิฑูสรพจน์ ,การใช้งานไมโครคอนโทรลเลอร์ ตระกูล 8051,บริษัท ซีเอ็ดยูเคชั่น
จำกัด(มหาชน) ,2535



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมที่ใช้ในวงจรวบคุม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

*****PROGRAM FOR CONTROL BOARD THAT CONNECT TO COMPUTER*****

```
pcdata equ 30h ;buffer to keep data from PC
dlyhi equ 0fch ;time period in 1 bit load in t1 of timer1
dlylo equ cbh ;time period in 1 bit load in t1 of timer1
;buad rate 1200
```

```
org 8000h
ljmp start
org 8003h
ljmp int_0
org 8013h
ljmp int_1
org 801bh
ljmp sendcha
```

```
org 8040h
start: ;main program
lcall clear ;clear buffer
lcall reda ;receive data from pc
lcall send_code ;send code "55h"
lcall rev_code ;wait for interrupt from receiver
lcall send_data ;send data to receiver
setb p1.0
lcall rev_code ;wait for interrupt from receiver
ljmp start
```

***** CLEAR BUFFER *****

```
clear: mov a,#00h ;sub-routine clear buffer
movx @dptr,a
inc dptr
mov a,dpl
cjne a,#00h,clear
mov a,dph
cjne a,#20h,clear
ret
```

***** RECEIVE DATA FROM COMPUTER *****

```
reda: mov dptr,#0000h
mov 30h,#00h
ajmp ss
```

```
start1: setb p1.5 ;busy 'low'
nop
nop
clr 21h
setb ea
setb p1.6
setb ex1
setb it1
sjmp rr
```

```

ss:    clr     21h
        setb   ea
        setb   ex1
        setb   it1
        setb   p1.5           ;wait for external interrupt
rr:    jnb    iel,$
        lcall  rev_data
        inc    dptr
        jnb    21h,start1
        ret

int_1:  clr     ea
        reti

rev_data:
        clr    p1.5           ;busy 'high'
        lcall  re_data
        mov    a,30h
        movx  @dptr,a
        cjne  a,#0ch,chk_buff

return: setb   21h
        clr    p1.6
        nop
        nop
        nop
        nop
        nop
        nop
        ret

chk_buff:
        mov    a,dpl
        cjne  a,#0ffh,send_ack
        mov    a,dph
        cjne  a,#02h,send_ack
        ljmp  return

send_ack:
        clr    p1.6           ;send acknowledge signal
        nop
        nop
        nop
        nop
        nop
        nop
        ret

re_data:
        push  dpl
        push  dph
        clr   p1.4
        mov   dptr,#8000h
        movx a,@dptr
        mov   30h,a
        setb p1.4
        pop   dph
        pop   dpl
        ret

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;***** SEND CODE *****
send_code:
    push    40h
    mov     40h,#55h
    lcall  send
    setb   p1.0
    pop    40h
    ret

;***** RECEIVE CODE FROM RECEIVER *****
rev_code:
    setb   p1.0
    setb   p3.2
    clr    et1
    setb   ea                ;set enable global interrupt
    setb   it0              ;set level type for int0
    setb   ex0              ;enable External int.0
    jnb    ie0,$
    jb     p3.2,rev_code
    ret

int_0:
    clr    ea
    clr    it0
    clr    ex0
    reti

;***** SEND DATA *****
send_data:
    setb   p1.0
    mov    dptr,#0000h
    mov    40h,#00h
get:     : movx   a,@dptr        ;get data from ram
    mov    40h,a
    lcall  send
    inc    dptr
    mov    a,40h
    cjne  a,#0ch,chk_ram
    ret

chk_ram:
    mov    a,dpl            ;check dptr = 32 Kbyte ?
    cjne  a,#00h,get
    mov    a,dph
    cjne  a,#01h,get
    ret

;***** SEND CHARACTER *****
send:
    setb   p1.0
    lcall  delay
    mov    a,40h           ; receive data from main program
    mov    50h,a
    mov    b,#08h         ;counter 8 bit-data
    clr    00h
    lcall  sendchar       ;send start bit

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

rotate:
    mov     a,50h                ;rotate to carry flag
    rrc     a
    mov     00h,c
    mov     50h,a
    jnb     tf1,$
    djnz    b,rotate            ;send data 8 bit?
    setb    00h                 ;send stop bit
    jnb     tf1,$
    jnb     tf1,$
    clr     tr1
    ret                          ;return to main program

sendcha:
    mov     c,00h
    mov     pl.0,c
    lcall   startmr
    reti

sendchal:
    mov     c,00h
    mov     pl.0,c
    lcall   startmr
    ret

startmr:
    setb    ea                  ;enable global interrupt
    setb    et1                 ;enable timer 1 interrupt
    mov     th1,#dlyhi          ;set t1 for 104 us delay
    mov     tl1,#dlylo          ;with 2's complement value
    anl     tmod,#0fh
    orl     tmod,#10h           ;set timer1 mode 1
    orl     tcon,#40h           ;run timer1
    ret

;***** DELAY TIME *****
delay:
    mov     r1,#0c8h            ;delay time for 1 ms

loop_delay:
    nop
    nop
    nop
    djnz    r1,loop_delay
    ret

end

```

```
***** PROGRAM FOR CONTROL BOARD THAT CONNETED TO PRINTER *****
```

```
bit0_low equ 42h ;bit0 width buffer (t1)
bit0_high equ 44h ;bit0 width buffer (th)
bit1_low equ 46h ;bit1 width buffer (t1)
bit1_high equ 4ah ;bit1 width buffer (th)
```

```
org 8000h
ljmp start
org 8003h
ljmp int_0
org 801bh
ljmp int_t1
```

```
***** MAIN PROGRAM *****
```

```
start:
```

```
setb p1.0
setb p3.2
lcall clear ;clear buffer
lcall countbit ;pulse measurement
lcall cplttime ;complement bit width
lcall sendback ;to tell ready to receive data
lcall recdata ;receive data from
setb p1.0
lcall sendprn ;send data to printer
lcall sendback
ljmp start
```

```
***** CLEAR BUFFER *****
```

```
clear: mov a,#00h ;sub-routine clear buffer
movx @dptr,a
inc dptr
mov a,dpl
cjne a,#00h,clear
mov a,dph
cjne a,#02h,clear
ret
```

```
***** PULSE MEASUREMENT *****
```

```
countbit:
```

```
mov bit0_low,#00h
mov bit0_high,#00h
mov bit1_low,#00h
mov bit1_high,#00h
```

```
chk: mov tmod,#11h ;set t0,t1 to timer mode 1
mov tcon,#01h ;enable edge trigger for int0
mov t10,#00h ;reset t0
mov th0,#00h
mov t11,#00h ;reset t1
mov th1,#00h
mov ie,#81h ;enable external interrupt
jnb ie0,$ ;wait for interrupt
jb p3.2,chk
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

setb    tcon.4                ;start timer0
jnb     p3.2,$
clr     tcon.4                ;stop timer0
setb    tcon.6                ;start timer1 measure bit 1
mov     bit0_low,tl0
mov     bit0_high,th0
jnb     p3.2,$
clr     tcon.6                ;stop timer1
mov     bit1_high,th1
mov     bit1_low,tl1
ret

;***** COMPLEMENT TIMER *****
cpltime:
    mov     a,bit0_low
    cpl     a
    mov     bit0_low,a

    mov     a,bit0_high
    cpl     a
    mov     bit0_high,a

    mov     a,bit1_low
    cpl     a
    mov     bit1_low,a

    mov     a,bit1_high
    cpl     a
    mov     bit1_high,a

    mov     dptr,#0000h
    ret

;***** SENDBACK *****
sendback:
    clr     pi.0
    lcall   delay
    setb    pi.0
    lcall   ,delay
    clr     pi.0
    ret

;***** RECEIVE DATA *****
recdata:
    mov     dptr,#0000h

loop:   mov     b,#8
        mov     38h,#00h
        clr     c
        lcall   get_serial
        , mov     a,38h
        * movx   @dptr,a
        inc     dptr
        mov     a,38h
        cjne   a,#0ch,chk_ram
        ret

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

chk_ram:
    mov     a,dpl
    cjne   a,#00h,loop
    mov     a,dph
    cjne   a,#02h,loop
    ret

get_serial:
    setb   ea                ;check bit start
    setb   it0
    ; setb   ex0
    jnb    ie0,$
    jb     p3.2,get_serial
    lcall  delay             ;delay time
    jb     p3.2,get_serial ;check sure bit start
    lcall  startmr0

chk_int:
    jnb    tf1,chk_int      ;check interrupt from timer1

get_data:
    mov    a,38h
    mov    c,10h
    rrc   a
    mov    38h,a
    djnz  b,chk_int
    jnb   tf1,$
    setb  p3.2
    clr   tcon.6
    clr   et1
    ret

;-----
startmr0:
    setb   ea                ;enable global interrupt
    setb   et1              ;enable timer 1 interrupt
    mov    th1,bit0_high    ;set t1 for 104 us delay
    mov    tl1,bit0_low     ;with 2's complement value
    anl    tmod,#0fh
    orl    tmod,#10h        ;set timer1 mode 1
    orl    tcon,#40h        ;run timer1
    ret

;-----
startmr1:
    setb   ea                ;enable global interrupt
    setb   et1              ;enable timer 1 interrupt
    mov    th1,bit1_high    ;set t1 for 104 us delay
    mov    tl1,bit1_low     ;with 2's complement value
    anl    tmod,#0fh
    orl    tmod,#10h        ;set timer1 mode 1
    orl    tcon,#40h        ;run timer1
    ret

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

int_t1:
    mov     c,p3.2
    mov     10h,c
    mov     c,10h
    jbc     c,tmr1           ;if check p3.2 = 1 to start timer bi
    lcall   startmr0        ;if check p3.2 = 0 to start timer bi
    ljmp    return

tmr1:
    lcall   startmr1

return:
    reti

;***** SEND DATA TO PRINTER *****
sendprn:
    mov     dptr,#0000h
    mov     p1,#0ffh
    clr     p1.7             ;strob 'high'
    setb    p1.6             ;initial printer
    lcall   delay0
    clr     p1.6

checkp:
    movx    a,@dptr
    mov     30h,a
    lcall   chk_prn         ;check printer and send data
    lcall   ok
    inc     dptr
    mov     a,30h
    cjne    a,#0ch,chkk
    ret

chkk:
    mov     a,dpl
    cjne    a,#00h,checkp
    mov     a,dph
    cjne    a,#02h,checkp
    ret
    ;return to main program

chk_prn:mov     a,p1         ;check printer status
    anl     a,#00001110b    ;pe,slct,error
    cjne    a,#00001100b,chk_prn
    ret

ok:
    push    dpl             ;send data
    push    dph
    push    acc
    mov     dptr,#0ffffh    ;latch pin 11 74LS373 with 2
    mov     a,30h           ; signal A15 & WRITE
    movx    @dptr,a
    nop
    setb    p1.7           ;send strobe'low'
    nop
    clr     p1.7           ;send strobe'high'
    nop

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

acklp:  mov     a,p1           ;check acknlg 'low'?
        anl     a,#00100000b
        jnz     acklp
        pop     acc
        pop     dph
        pop     dpl
        ret

delay0:  mov     r2,#1ah
        djnz    r2,$
        ret

int_0:   clr     ex0
        clr     it0
        reti

delay:   mov     r3,#00h
loop_delay:  nop
          nop
          djnz   r3,loop_delay
          ret

end

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MCS[®]-51 8-BIT CONTROL-ORIENTED MICROCOMPUTERS

8031/8051
8031AH/8051AH
8032AH/8052AH
8751H/8751H-12

- High Performance HMOS Process
- Internal Timers/Event Counters
- 2-Level Interrupt Priority Structure
- 32 I/O Lines (Four 8-Bit Ports)
- 64K Program Memory Space
- Boolean Processor
- Bit-Addressable RAM
- Programmable Full Duplex Serial Channel
- 111 Instructions (64 Single-Cycle)
- 64K Data Memory Space
- Security Feature Protects EPROM Parts Against Software Piracy

The MCS[®]-51 products are optimized for control applications. Byte-processing and numerical operations on small data structures are facilitated by a variety of fast addressing modes for accessing the internal RAM. The instruction set provides a convenient menu of 8-bit arithmetic instructions, including multiply and divide instructions. Extensive on-chip support is provided for one-bit variables as a separate data type, allowing direct bit manipulation and testing in control and logic systems that require Boolean processing.

Device	Internal Memory		Timers/ Event Counters	Interrupts
	Program	Data		
8052AH	8K × 8 ROM	256 × 8 RAM	3 × 16-Bit	6
8051AH	4K × 8 ROM	128 × 8 RAM	2 × 16-Bit	5
8051	4K × 8 ROM	128 × 8 RAM	2 × 16-Bit	5
8032AH	none	256 × 8 RAM	3 × 16-Bit	6
8031AH	none	128 × 8 RAM	2 × 16-Bit	5
8031	none	128 × 8 RAM	2 × 16-Bit	5
8751H	4K × 8 EPROM	128 × 8 RAM	2 × 16-Bit	5
8751H-12	4K × 8 EPROM	128 × 8 RAM	2 × 16-Bit	5

The 8751H is an EPROM version of the 8051AH; that is, the on-chip Program Memory can be electrically programmed, and can be erased by exposure to ultraviolet light. It is fully compatible with its predecessor, the 8751-8, but incorporates two new features: a Program Memory Security bit that can be used to protect the EPROM against unauthorized read-out, and a programmable baud rate modification bit (SMOD). SMOD is not present in the 8751H-12.




Figure 2. MCS²-51 Pin Connections

In the 8032AH and 8052AH, Port 1 pins P1.0 and P1.1 also serve the T2 and T2EX functions, respectively.

Port 2

Port 2 is an 8-bit bidirectional I/O port with internal pullups. The Port 2 output buffers can sink/source 4 LS TTL inputs. Port 2 pins that have 1s written to them are pulled high by the internal pullups, and in that state can be used as inputs. As inputs, Port 2 pins that are externally being pulled low will source current (IIL, on the data sheet) because of the internal pullups.

Port 2 emits the high-order address byte during fetches from external Program Memory and during accesses to external Data Memory that use 16-bit addresses (MOVX @DPTR). In this application it uses strong internal pullups when emitting 1s. During accesses to external Data Memory that use 8-bit addresses (MOVX @Ri), Port 2 emits the contents of the P2 Special Function Register.

Port 2 also receives the high-order address bits during programming of the EPROM parts and during program verification of the ROM and EPROM parts.

Port 3

Port 3 is an 8-bit bidirectional I/O port with internal pullups. The Port 3 output buffers can sink/source 4 LS TTL inputs. Port 3 pins that have 1s written to them are pulled high by the internal pullups, and in that state can be used as inputs. As inputs, Port 3 pins that are externally being pulled low will source current (IIL, on the data sheet) because of the pullups.

Port 3 also serves the functions of various special features of the MCS-51 Family, as listed below:

Port Pin	Alternative Function
P3.0	RXD (serial input port)
P3.1	TXD (serial output port)
P3.2	INT0 (external interrupt 0)
P3.3	INT1 (external interrupt 1)
P3.4	T0 (Timer 0 external input)
P3.5	T1 (Timer 1 external input)
P3.6	WR (external data memory write strobe)
P3.7	RD (external data memory read strobe)



ABSOLUTE MAXIMUM RATINGS*

Ambient Temperature Under Bias 0 °C to 70 °C
Storage Temperature -65 °C to +150 °C
Voltage on EA/VPP Pin to VSS . -0.5V to +21.5V
Voltage on Any Other Pin to VSS . -0.5V to +7V
Power Dissipation 1.5W

*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

D.C. CHARACTERISTICS: (TA = 0 °C to 70 °C; VCC = 5V ± 10%; VSS = 0V)

Symbol	Parameter	Min	Max	Unit	Test Conditions
VIL	Input Low Voltage (Except EA Pin of 8751H, 8751H-12)	-0.5	0.8	V	
VIL1	Input Low Voltage to EA Pin of 8751H, 8751H-12	0	0.7	V	
VIH	Input High Voltage (Except XTAL2, RST)	2.0	VCC + 0.5	V	
VIH1	Input High Voltage to XTAL2, RST	2.5	VCC + 0.5	V	XTAL1 = VSS
VOL	Output Low Voltage (Ports 1, 2, 3)*		0.45	V	IOL = 1.6 mA
VOL1	Output Low Voltage (Port 0, ALE, PSEN)*				
	8751H, 8751H-12		0.60 0.45	V V	IOL = 3.2 mA IOL = 2.4 mA
	All Others		0.45	V	IOL = 3.2 mA
VOH	Output High Voltage (Ports 1, 2, 3)	2.4		V	IOH = -80 µA
VOH1	Output High Voltage (Port 0 in External Bus Mode, ALE, PSEN)	2.4		V	IOH = -400 µA
IIL	Logical 0 Input Current (Ports 1, 2, 3) 8032AH, 8052AH All Others		-800 -500	µA µA	Vin = 0.45 V Vin = 0.45 V
IIL1	Logical 0 Input Current to EA Pin of 8751H, 8751H-12 Only		-15	mA	
IIL2	Logical 0 Input Current (XTAL2)		-3.2	mA	Vin = 0.45 V
ILI	Input Leakage Current (Port 0) 8751H, 8751H-12 All Others		±100 ±10	µA µA	0.45 < Vin < VCC 0.45 < Vin < VCC
IIH	Logical 1 Input Current to EA Pin of 8751H, 8751H-12		500	µA	
IIH1	Input Current to RST to Activate Reset		500	µA	Vin < (VCC - 1.5V)
ICC	Power Supply Current: 8031/8051 8031AH/8051AH 8032AH/8052AH 8751H/8751H-12		160 125 175 250	mA mA mA mA	All Outputs Disconnected; EA = VCC
CIO	Pin Capacitance		10	pF	test freq = 1MHz

*Note: Capacitive loading on Ports 0 and 2 may cause spurious noise pulses to be superimposed on the VOLs of ALE and Ports 1 and 3. The noise is due to external bus capacitance discharging into the Port 0 and Port 2 pins when these pins make 1-to-0 transitions during bus operations. In the worst cases (capacitive loading > 100 pF), the noise pulse on the ALE line may exceed 0.8V. In such cases it may be desirable to qualify ALE with a Schmitt Trigger, or use an address latch with a Schmitt Trigger STROBE input.

RST

Reset input. A high on this pin for two machine cycles while the oscillator is running resets the device.

ALE/PROG

Address Latch Enable output pulse for latching the low byte of the address during accesses to external memory. ALE can drive 8 LS TTL inputs. This pin is also the program pulse input (PROG) during programming of the EPROM parts.

In normal operation ALE is emitted at a constant rate of 1/6 the oscillator frequency, and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is skipped during each access to external Data Memory.

PSEN

Program Store Enable is the read strobe to external Program Memory. PSEN can drive 8 LS TTL inputs.

When the device is executing code from external Program Memory, PSEN is activated twice each machine cycle, except that two PSEN activations are skipped during each access to external Data Memory.

EA/VPP

External Access enable EA must be externally held low in order to enable any MCS-51 device to fetch code from external Program Memory locations 0 to 0FFFH (0 to 1FFFH, in the 8032AH and 8052AH).

Note, however, that if the Security Bit in the EPROM devices is programmed, the device will not fetch code from any location in external Program Memory.

This pin also receives the 21V programming supply voltage (VPP) during programming of the EPROM parts.

XTAL1

Input to the inverting oscillator amplifier.

XTAL2

Output from the inverting oscillator amplifier.

OSCILLATOR CHARACTERISTICS

XTAL1 and XTAL2 are the input and output, respectively, of an inverting amplifier which can be configured for use as an on-chip oscillator, as shown in Figure 3. Either a quartz crystal or ceramic resonator may be used. More detailed information concerning the use of the on-chip oscillator is available in Application Note AP-155, "Oscillators for Micro-controllers."

To drive the device from an external clock source, XTAL1 should be grounded, while XTAL2 is driven, as shown in Figure 4. There are no requirements on the duty cycle of the external clock signal, since the input to the internal clocking circuitry is through a divide-by-two flip-flop, but minimum and maximum high and low times specified on the Data Sheet must be observed.




Figure 3. Oscillator Connections




Figure 4. External Drive Configuration




A.C. CHARACTERISTICS: ($T_A = 0\text{ }^\circ\text{C}$ to $+70\text{ }^\circ\text{C}$, $V_{CC} = 5V \pm 10\%$, $V_{SS} = 0V$,
Load Capacitance for Port 0, ALE, and PSEN = 100 pF,
Load Capacitance for All Other Outputs = 80 pF)


Symbol	Parameter	12MHz Osc		Variable Oscillator		Units
		Min	Max	Min	Max	
1/TCLCL	Oscillator Frequency			3.5	12.	MHz
TLHLL	ALE Pulse Width	127		2TCLCL-40		ns
TAVLL	Address Valid to ALE Low	43		TCLCL-40		ns
TLLAX	Address Hold After ALE Low	48		TCLCL-35		ns
TLLIV	ALE Low to Valid Instr In 8751H, 8751H-12 All Others		183 233		4TCLCL-150 4TCLCL-100	ns
TLLPL	ALE Low to PSEN Low	58		TCLCL-25		ns
TPLPH	PSEN Pulse Width 8751H, 8751H-12 All Others	190 215		3TCLCL-60 3TCLCL-35		ns ns
TPLIV	PSEN Low to Valid Instr In 8751H, 8751H-12 All Others		100 125		3TCLCL-150 3TCLCL-125	ns ns
TPXIX	Input Instr Hold After PSEN	0		0		ns
TPXIZ	Input Instr Float After PSEN		63		TCLCL-20	ns
TPXAV	PSEN to Address Valid	75		TCLCL-8		ns
TAVIV	Address to Valid Instr In 8751H, 8751H-12 All Others		267 302		5TCLCL-150 5TCLCL-115	ns ns
TPLAZ	PSEN Low to Address Float		TBD		TBD	ns
TRLRH	RD Pulse Width	400		6TCLCL-100		ns
TWLWH	WR Pulse Width	400		6TCLCL-100		ns
TRLDV	RD Low to Valid Data In		252		5TCLCL-165	ns
TRHDX	Data Hold After RD	0		0		ns
TRHDZ	Data Float After RD		97		2TCLCL-70	ns
TLLDV	ALE Low to Valid Data In		517		8TCLCL-150	ns
TAVDV	Address to Valid Data In		585		9TCLCL-165	ns
TLLWL	ALE Low to RD or WR Low	200	300	3TCLCL-50	3TCLCL + 50	ns
TAVWL	Address to RD or WR Low	203		4TCLCL-130		ns
TQVWX	Data Valid to WR Transition 8751H, 8751H-12 All Others	13 23		TCLCL-70 TCLCL-60		ns ns
TQVWH	Data Valid to WR High	433		7TCLCL-150		ns
TWHQX	Data Held After WR	33		TCLCL-50		ns
TRLAZ	RD Low to Address Float		TBD		TBD	ns
TWHLH	RD or WR High to ALE High 8751H, 8751H-12 All Others	33 43	133 123	TCLCL-50 TCLCL-40	TCLCL + 50 TCLCL + 40	ns ns

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


EXTERNAL PROGRAM MEMORY READ CYCLE



EXTERNAL DATA MEMORY WRITE CYCLE



EXTERNAL DATA MEMORY READ CYCLE




SERIAL PORT TIMING — SHIFT REGISTER MODE

Test Conditions: $T_A = 0\text{ }^{\circ}\text{C}$ to $70\text{ }^{\circ}\text{C}$; $V_{CC} = 5V \pm 10\%$; $V_{SS} = 0V$; Load Capacitance = 80 pF

Symbol	Parameter	12MHz Osc		Variable Oscillator		Units
		Min	Max	Min	Max	
TXLXL	Serial Port Clock Cycle Time	1.0		12TCLCL		μs
TQVXH	Output Data Setup to Clock Rising Edge	700		10TCLCL-133		ns
TXHQX	Output Data Hold After Clock Rising Edge	50		2TCLCL-117		ns
TXHDX	Input Data Hold After Clock Rising Edge	0		0		ns
TXHDV	Clock Rising Edge to Input Data Valid		700		10TCLCL-133	ns

SHIFT REGISTER TIMING WAVEFORMS



EPROM Security

The security feature consists of a "locking" bit which when programmed denies electrical access by any external means to the on-chip Program Memory. The bit is programmed as shown in Figure 7. The setup and procedure are the same as for normal EPROM programming, except that P2.6 is held at a logic high. Port 0, Port 1, and pins P2.0–P2.3 may be in any state. The other pins should be held at the "Security" levels indicated in Table 3.

Once the Security Bit has been programmed, it can be cleared only by full erasure of the Program Memory. While it is programmed, the internal Program Memory can not be read out, the device can not be further programmed, and it can not execute out of external program memory. Erasing the EPROM, thus clearing the Security Bit, restores the device's full functionality. It can then be reprogrammed.




Figure 7. Programming the Security Bit

Erase Characteristics

Erasure of the EPROM begins to occur when the chip is exposed to light with wavelengths shorter than approximately 4,000 Angstroms. Since sunlight and fluorescent lighting have wavelengths in this range, exposure to these light sources over an extended time (about 1 week in sunlight, or 3 years in room-level fluorescent lighting) could cause inadvertent erasure. If an application subjects the device to this type of exposure, it is suggested that an opaque label be placed over the window.

The recommended erasure procedure is exposure to ultraviolet light (at 2537 Angstroms) to an integrated dose of at least 15 W-sec/cm². Exposing the EPROM to an ultraviolet lamp of 12,000 μW/cm² rating for 20 to 30 minutes, at a distance of about 1 inch, should be sufficient.

Erasure leaves the array in an all 1s state.

EPROM PROGRAMMING AND VERIFICATION CHARACTERISTICS:

(T_A = 21 °C to 27 °C, VCC = 5V ± 10%, VSS = 0V)

Symbol	Parameter	Min	Max	Units
VPP	Programming Supply Voltage	20.5	21.5	V
IPP	Programming Supply Current		30	mA
1/TCLCL	Oscillator Frequency	4	6	MHz
TAVGL	Address Setup to PROG Low	48TCLCL		
TGHAX	Address Hold After PROG	48TCLCL		
TDVGL	Data Setup to PROG Low	48TCLCL		
TGHDX	Data Hold After PROG	48TCLCL		
TEHSH	P2.7 (ENABLE) High to VPP	48TCLCL		
TSHGL	VPP Setup to PROG Low	10		μsec
TGHSL	VPP Hold After PROG	10		μsec
TGLGH	PROG Width	45	55	msec
TAVQV	Address to Data Valid		48TCLCL	
TELQV	ENABLE Low to Data Valid		48TCLCL	
TEHQZ	Data Float After ENABLE	0	48TCLCL	

EPROM CHARACTERISTICS:

Table 3. EPROM Programming Modes

Mode	RST	PSEN	ALE	EA	P2.7	P2.6	P2.5	P2.4
Program	1	0	0*	VPP	1	0	X	X
Inhibit	1	0	1	X	1	0	X	X
Verify	1	0	1	1	0	0	X	X
Security Set	1	0	0*	VPP	1	1	X	X

Note: "1" = logic high for that pin
"0" = logic low for that pin
"X" = "don't care"
"VPP" = +21V ± 0.5V

*ALE is pulsed low for 50 msec.

Programming the EPROM

To be programmed, the part must be running with a 4 to 6 MHz oscillator. (The reason the oscillator needs to be running is that the internal bus is being used to transfer address and program data to appropriate internal registers.) The address of an EPROM location to be programmed is applied to Port 1 and pins P2.0–P2.3 of Port 2, while the code byte to be programmed into that location is applied to Port 0. The other Port 2 pins, and RST, PSEN, and EA should be held at the "Program" levels indicated in Table 3. ALE is pulsed low for 50 msec to program the code byte into the addressed EPROM location. The setup is shown in Figure 5.

Normally EA is held at a logic high until just before ALE is to be pulsed. Then EA is raised to +21V. ALE is pulsed, and then EA is returned to a logic high. Waveforms and detailed timing specifications are shown in later sections of this data sheet.

Note that the EA/VPP pin must not be allowed to go above the maximum specified VPP level of 21.5V for any amount of time. Even a narrow glitch above that voltage level can cause permanent damage to the device. The VPP source should be well regulated and free of glitches.

Program Verification

If the Security Bit has not been programmed, the on-chip Program Memory can be read out for verification purposes, if desired, either during or after the programming operation. The address of the Program Memory location to be read is applied to Port 1 and pins P2.0–P2.3. The other pins should be held at the "Verify" levels indicated in Table 3. The contents of the addressed location will come out on Port 0. External pullups are required on Port 0 for this operation.

The setup, which is shown in Figure 6, is the same as for programming the EPROM except that pin P2.7 is held at a logic low, or may be used as an active-low read strobe.




Figure 5. Programming Configuration




Figure 6. Program Verification



2764A ADVANCED 64K (8Kx8) UV ERASABLE PROM

- Fast 180 nsec Access Time
—HMOS II*-E Technology
- Low Power
—60 mA Maximum Active
—20 mA Maximum Standby
- Two Line Control

- Intelligent Programming™ Algorithm
—Fastest EPROM Programming
- Intelligent Identifier™ Mode
—Automated Programming Operations
- Compatible with 2764, 27128, 27256
- ±10% V_{CC} Tolerance Available

The Intel 2764A is a 5V only, 65,536-bit ultraviolet erasable and electrically programmable read-only memory (EPROM). The 2764A is an advanced version of the 2764 and is fabricated with Intel's HMOSII-E technology which significantly reduces die size and greatly improves the device's performance, power consumption, reliability and producibility.

The 2764A provides access times to 180 ns/2764A-1). This is an improvement over the fastest 2764 access time of 200 ns. This is compatible with high-performance microprocessors, such as Intel's 8 MHz iAPX 186 allowing full speed operation without the addition of WAIT states. The 2764A is also directly compatible with the 12 MHz 8051 family.

Several advanced features have been designed into the 2764A that allow fast and reliable programming—the intelligent Programming Algorithm and the intelligent Identifier Mode. Programming equipment that takes advantage of these innovations will electronically identify the 2764A and then rapidly program it using an efficient programming method.

The 2764A also offers reduced power consumption compared to the 2764. The maximum active current on faster speed parts is 60 mA while the maximum standby current is only 20 mA. The standby mode lowers power consumption without increasing access time.

Two-line control and JEDEC-approved, 28 pin packaging are standard features of all Intel higher density EPROMs. This ensures easy microprocessor interfacing and minimum design efforts when upgrading, adding or choosing between non-volatile memory alternatives.





Figure 1. Block Diagram



NOTE: INTEL "UNIVERSAL SITE"-COMPATIBLE EPROM PIN CONFIGURATIONS ARE SHOWN IN THE BLOCKS ADJACENT TO THE 2764A PINS

MODE SELECTION

MODE	PGM (27)	CE (27)	OE (27)	A ₇ (26)	A ₆ (25)	A ₅ (24)	A ₄ (23)	Outputs (11-15, 19-23)
Read	X	X	X	1	V _{CC}	V _{CC}	V _{CC}	Q ₀ -Q ₇
Output Enable	X	X	X	1	V _{CC}	V _{CC}	V _{CC}	High Z
Standby	X	1	1	1	V _{CC}	V _{CC}	V _{CC}	High Z
Two-line	X	X	X	1	V _{CC}	V _{CC}	V _{CC}	Q ₀ -Q ₇
Program inhibit	X	1	1	1	V _{CC}	V _{CC}	V _{CC}	High Z
Intelligent Identifier	X	X	X	1	V _{CC}	V _{CC}	V _{CC}	Q ₀ -Q ₇
Intelligent Programming	X	X	X	1	V _{CC}	V _{CC}	V _{CC}	Q ₀ -Q ₇

1 X can be V_{IH} or V_{IL}
2 V_H = 12.0V ± 0.5V

*HMOS is a patented process of Intel Corporation

Intel Corporation Assumes No Responsibility for the Use of Any Circuitry Other Than Circuitry Embodied in an Intel Product. No Other Circuit Patent Licenses are Implied.

© INTEL CORPORATION 1984

PIN NAMES

A ₀ -A ₇	ADDRESSES
CE	CHIP ENABLE
OE	OUTPUT ENABLE
Q ₀ -Q ₇	OUTPUTS
PGM	PROGRAM
N.C.	NO CONNECT

JULY 1984

ORDER NUMBER 2764A-088

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆก็ตาม ลึกซึ้งห้ามแก้ไขตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




EXTERNAL CLOCK DRIVE

Symbol	Parameter	Min	Max	Units
1/TCLCL	Oscillator Frequency	3.5	12	MHz
TCHCX	High Time	20		ns
TCLCX	Low Time	20		ns
TCLCH	Rise Time		20	ns
TCHCL	Fall Time		20	ns

EXTERNAL CLOCK DRIVE WAVEFORMS



A.C. TESTING INPUT, OUTPUT WAVEFORM



ABSOLUTE MAXIMUM RATINGS*

Temperature Under Bias	-10°C to +80°C
Storage Temperature	-65°C to +125°C
All Input or Output Voltages with Respect to Ground	-6.5V to -0.6V
Voltage on Pin 24 with Respect to Ground	+13.5V to -0.6V
V _{pp} Supply Voltage with Respect to Ground During Programming	+14V to -0.6V

*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

D.C. AND A.C. OPERATING CONDITIONS DURING READ

	2764A-1, 2764A-2, 2764A-3, 2764A-4	2764A-20, 2764A-25, 2764A-30, 2764A-48
Operating Temperature Range	0°-70°C	0°-70°C
V _{CC} Power Supply ^{1,2}	5V ± 5%	5V ± 10%
V _{pp} Voltage ²	V _{pp} = V _{CC}	V _{pp} = V _{CC}

READ OPERATION

D.C. CHARACTERISTICS

Symbol	Parameter	Limits			Unit	Conditions
		Min	Typ ³	Max		
I _{LI}	Input Load Current			10	μA	V _{IN} = 5.5V
I _{LO}	Output Leakage Current			10	μA	V _{OUT} = 5.5V
I _{pp1} ²	V _{pp} Current Read			5	mA	V _{pp} = 5.5V
I _{CC1} ²	V _{CC} Current Standby			20/35 ⁵	mA	CE = V _{IH}
I _{CC2} ²	V _{CC} Current Active			60/75 ⁵	mA	CE = OE = V _{IL}
V _{IL}	Input Low Voltage	-1		+8	V	
V _{IH}	Input High Voltage	2.0		V _{CC} + 1	V	
V _{OL}	Output Low Voltage			.45	V	I _{OL} = 2.1 mA
V _{OH}	Output High Voltage	2.4			V	I _{OH} = -400 μA
V _{pp} ²	V _{pp} Read Voltage	3.8		V _{CC}	V	V _{CC} = 5.0V ± 0.25V

A.C. CHARACTERISTICS


Symbol	Parameter	2764A-1 Limits		2764A-20 & 2764A-2 Limits		2764A-25 & 2764A Limits		2764A-30 & 2764A-3 Limits		2764A-48 & 2764A-4 Limits		Unit	Test Conditions
		Min	Max	Min	Max	Min	Max	Min	Max	Min	Max		
t _{ACC}	Address to Output Delay		180		200		250		300		450	ns	CE = OE = V _{IL}
t _{CE}	CE to Output Delay		180		200		250		300		450	ns	OE = V _{IL}
t _{OE}	OE to Output Delay		85		75		100		120		150	ns	CE = V _{IL}
t _{DF} ⁴	OE or CE High to Output Data Float	0	55	0	55	0	60	0	105	0	130	ns	CE = V _{IL}
t _{OH}	Output Hold from Addressed CE or OE Whichever Occurred First	0		0		0		0		0		ns	CE = OE = V _{IL}

- NOTES: 1. V_{CC} must be applied simultaneously or before V_{pp} and removed simultaneously or after V_{pp}.
 2. V_{pp} may be connected directly to V_{CC} except during programming. The supply current would then be the sum of I_{CC} and I_{pp}.
 3. Typical values are for L = 25°C and nominal supply voltages.
 4. This parameter is only sampled and is not 100% tested. Output Float is defined as the point where data is no longer driven — see timing diagram on the following page.
 5. Max I_{CC} rating differs with access time. Rating of 60 mA active and 20 mA standby are for 2764As at 200 nsec and 180 nsec access time only.


CAPACITANCE ^[2] ($T_A = 25^\circ\text{C}$, $f = 1\text{MHz}$)

Symbol	Parameter	Typ. ¹	Max.	Unit	Conditions
C_{in}	Input Capacitance	4	6	pF	$V_{in} = 0V$
C_{out}	Output Capacitance	8	12	pF	$V_{out} = 0V$


A.C. TESTING INPUT/OUTPUT WAVEFORM



A.C. TESTING LOAD CIRCUIT



A.C. WAVEFORMS



- NOTES:**
1. Typical values are for $T_A = 25^\circ\text{C}$ and nominal supply voltages.
 2. This parameter is only sampled and is not 100% tested.
 3. OE may be displayed up to $t_{CE} - t_{OE}$ after the falling edge of CE without impact on t_{CE} .
 4. t_{OE} is specified from OE or CE, whichever occurs first.

DEVICE OPERATION

The seven modes of operation of the 2764A are listed in Table 1. A single 5V power supply is required in the read mode. All inputs are TTL levels except for V_{PP} and 12V on A₉ for intelligent identifier mode.

Table 1. MODE SELECTION

MODE	CE (20)	OE (22)	PGM (27)	A ₉ (24)	V _{PP} (1)	V _{CC} (28)	Outputs (11-13, 15-19)
Read	V _{IL}	V _{IL}	V _{IH}	X	V _{CC}	V _{CC}	D _{OUT}
Output Disable	V _{IL}	V _{IH}	V _{IH}	X	V _{CC}	V _{CC}	High Z
Standby	V _{IH}	X	X	X	V _{CC}	V _{CC}	High Z
Verify	V _{IL}	V _{IL}	V _{IH}	X	V _{PP}	V _{CC}	D _{OUT}
Program Inhibit	V _{IH}	X	X	X	V _{PP}	V _{CC}	High Z
Intelligent Identifier	V _{IL}	V _{IL}	V _{IH}	V _H	V _{CC}	V _{CC}	Code
Intelligent Programming	V _{IL}	V _{IH}	V _{IL}	X	V _{PP}	V _{CC}	D _{IN}

NOTES:
 1 X can be V_{IH} or V_{IL}
 2 V_H = 12.0V ± 0.5V

READ MODE

The 2764A has two control functions, both of which must be logically active in order to obtain data at the outputs. Chip Enable (CE) is the power control and should be used for device selection. Output Enable (OE) is the output control and should be used to gate data from the output pins, independent of device selection. Assuming that addresses are stable, the address access time (t_{ACC}) is equal to the delay from CE to output (t_{CE}). Data is available at the outputs after a delay of t_{OE} from the falling edge of OE, assuming that CE has been low and addresses have been stable for at least t_{ACC} - t_{OE}.

STANDBY MODE

The 2764A has standby mode which reduces the maximum current from 75 mA to 35 mA. The 2764A is placed in the standby mode by applying a TTL-high signal to the CE input. When in standby mode, the outputs are in a high impedance state, independent of the OE input.

Output OR-Tieing

Because EPROMs are usually used in larger memory arrays, Intel has provided 2 control lines which accommodate this multiple memory connection. The two control lines allow for:

- a) the lowest possible memory power dissipation, and
- b) complete assurance that output bus contention will not occur.

To use these two control lines most efficiently, CE (pin 20) should be decoded and used as the primary device selecting function, while OE (pin 22) should be made a common connection to all devices in the array and connected to the READ line from the system control bus. This assures that all deselected memory devices are in their low power standby mode and that the output pins are active only when data is desired from a particular memory device.

System Considerations

The power switching characteristics of HMOS-II EPROMs require careful decoupling of the devices. The supply current, I_{CC}, has three segments that are of interest to the system designer—the standby current level, the active current level, and the transient current peaks that are produced by the falling and rising edges of Chip Enable. The magnitude of these transient current peaks is dependent on the output capacitive loading of the device. The associated transient voltage peaks can be suppressed by complying with Intel's Two-Line Control, as detailed in Intel's Application Note AP-72, Order Number 8566, and by properly selected decoupling capacitors. It is recommended that a 0.1 μF ceramic capacitor be used on every device between V_{CC} and GND. This should be a high frequency capacitor of low inherent inductance and should be placed as close to the device as possible. In addition, a 4.7 μF bulk electrolytic capacitor should be used between V_{CC} and GND for every eight devices. The bulk capacitor should be located near where the power supply is connected to the array. The purpose of the bulk capacitor is to overcome the voltage droop caused by the inductive effect of PC board-traces.

PROGRAMMING MODES

Caution: Exceeding 14V on pin 1 (V_{PP}) will permanently damage the 2764A.

Initially, and after each erasure, all bits of the 2764A are in the "1" state. Data is introduced by selectively programming "0s" into the desired bit locations. Although only "0s" will be programmed, both "1s" and "0s" can be present in the data word. The only way to change a "0" to a "1" is by ultraviolet light erasure.

The 2764A is in the programming mode when V_{PP} input is at 12.5V and CE and PGM are both at TTL low. The data to be programmed is applied 8 bits in parallel to the data output pins. The levels required for the address and data inputs are TTL.

Intelligent Programming™ Algorithm

The 2764A Intelligent Programming Algorithm rapidly programs Intel 2764A EPROMs using an efficient and reliable method particularly suited to the production programming environment. Typical programming time for individual devices is on the order of one and a half minutes. Programming reliability is also ensured as the incremental program margin of each byte is continually monitored to determine when it has been successfully programmed. A flow-chart of the 2764A intelligent Programming Algorithm is shown in Figure 3.

The intelligent Programming Algorithm utilizes two different pulse types: initial and overprogram. The duration of the initial PGM pulse(s) is one millisecond, which will then be followed by a longer overprogram pulse of length 3X msec. X is an iteration counter and is equal to the number of the initial one millisecond pulses applied to a particular 2764A location, before a correct verify occurs. Up to 25 one-millisecond pulses per byte are provided for before the overprogram pulse is applied.

The entire sequence of program pulses and byte verifications is performed at $V_{CC} = 6.0V$ and $V_{PP} = 12.5V$. When the intelligent Programming cycle has been completed, all bytes should be compared to the original data with $V_{CC} = V_{PP} = 5.0V$.

Program Inhibit

Programming of multiple 2764As in parallel with different data is easily accomplished by using the Program Inhibit mode. A high-level \overline{CE} or PGM input inhibits the other 2764As from being programmed.

Except for \overline{CE} , all like inputs (including \overline{OE}) of the parallel 2764As may be common. A TTL low-level pulse applied to the \overline{CE} input with V_{PP} at 12.5V will program the selected 2764A.

Verify

A verify should be performed on the programmed bits to determine that they have been correctly programmed. The verify is performed with \overline{OE} at V_{IL} , \overline{CE} at V_{IL} , PGM at V_{IH} and V_{PP} at 12.5V.

Intelligent Identifier™ Mode

The Intelligent Identifier Mode allows the reading out of a binary code from an EPROM that will identify its manufacturer and type. This mode is intended for use by programming equipment for the purpose of automatically matching the device to be programmed with its corresponding programming algorithm. This mode is functional in the $25^{\circ}C \pm 5^{\circ}C$ ambient temperature range that is required when programming the 2764A.

To activate this mode, the programming equipment must force 11.5V to 12.5V on address line A9 (pin 24) of the 2764A. Two identifier bytes may then be sequenced from the device outputs by toggling address line A0 (pin 10) from V_{IL} to V_{IH} . All other address lines must be held at V_{IL} during intelligent Identifier Mode.

Byte 0 ($A0 = V_{IL}$) represents the manufacturer code and byte 1 ($A0 = V_{IH}$) the device identifier code. For the Intel 2764A, these two identifier bytes are given in Table 2. All identifiers for manufacturer and device codes will possess odd parity, with the MSB (O_7) defined as the parity bit.

Table 2. 2764A Intelligent Identifier™ Bytes

Identifier \ Pins	A ₀ (10)	O ₇ (18)	O ₆ (18)	O ₅ (17)	O ₄ (16)	O ₃ (15)	O ₂ (13)	O ₁ (12)	O ₀ (11)	Hex Data
Manufacturer Code	V_{IL}	1	0	0	0	1	0	0	1	89
Device Code	V_{IH}	0	0	0	0	1	0	0	0	08

NOTES:

1. $A_9 = 12.0V \pm 0.5V$
2. $A_1 - A_6, A_{10} - A_{13}, \overline{CE}, \overline{OE} = V_{IL}$
3. $A_{14} = V_{IH}$ or V_{IL}




Figure 3. 2764A Intelligent Programming™ Flowchart

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ERASURE CHARACTERISTICS

The erasure characteristics of the 2764A are such that erasure begins to occur upon exposure to light with wavelengths shorter than approximately 4000 Angstroms (Å). It should be noted that sunlight and certain types of fluorescent lamps have wavelengths in the 3000–4000 Å range. Data show that constant exposure to room level fluorescent lighting could erase that typical 2764A in approximately 3 years, while it would take approximately 1 week to cause erasure when exposed to direct sunlight. If the 2764A is to be exposed to these types of lighting conditions for extended periods of time, opaque labels should be placed over the 2764A window to prevent unintentional erasure.

The recommended erasure procedure for the 2764A is exposure to shortwave ultraviolet light which has a

wavelength of 2537 Angstroms (Å). The integrated dose (i.e., UV intensity × exposure time) for erasure should be a minimum of 15 Wsec/cm². The erasure time with this dosage is approximately 15 to 20 minutes using an ultraviolet lamp with a 12000 μW/cm² power rating. The 2764A should be placed within 1 inch of the lamp tubes during erasure. The maximum integrated dose a 2764A can be exposed to without damage is 7258 Wsec/cm² (1 week @ 12000 μW/cm²). Exposure of the 2764A to high intensity UV light for long periods may cause permanent damage.

RELEVANT INTEL LITERATURE

AR-265 Versatile Algorithm, Equipment Cut Programming Time
 RR-35B EPROM Reliability Data Summary

Intelligent Programming™ Algorithm.

D.C. PROGRAMMING CHARACTERISTICS:

T_A = 25 ± 5°C, V_{CC} = 6.0V ± 0.25V, V_{PP} = 12.5V ± 0.5V

Symbol	Parameter	Limits			Test Conditions (see Note 1)
		Min.	Max.	Unit	
I _{LI}	Input Current (All Inputs)		10	μA	V _{IN} = V _{IL} or V _{IH}
V _{IL}	Input Low Level (All Inputs)	-0.1	0.8	V	
V _{IH}	Input High Level	2.0	V _{CC}	V	
V _{OL}	Output Low Voltage During Verify		0.45	V	I _{OL} = 2.1 mA
V _{OH}	Output High Voltage During Verify	2.4		V	I _{OH} = -400 μA
I _{CC2}	V _{CC} Supply Current (Program & Verify)		75	mA	
I _{PP2}	V _{PP} Supply Current (Program)		50	mA	$\overline{CE} = V_{IL}$
V _{ID}	A ₉ intelligent Identifier Voltage	11.5	12.5	V	

NOTES:

- V_{CC} must be applied simultaneously or before V_{PP} and removed simultaneously or after V_{PP}.

A.C. PROGRAMMING CHARACTERISTICS:
 $T_A = 25 \pm 5^\circ\text{C}$, $V_{CC} = 6.0\text{V} \pm 0.25\text{V}$, $V_{PP} = 12.5\text{V} \pm 0.5\text{V}$

Symbol	Parameter	Limits				Test Conditions* (see Note 1)
		Min.	Typ.	Max.	Unit	
t_{AS}	Address Setup Time	2			μs	
t_{OES}	$\overline{\text{OE}}$ Setup Time	2			μs	
t_{DS}	Data Setup Time	2			μs	
t_{AH}	Address Hold Time	0			μs	
t_{DH}	Data Hold Time	2			μs	
t_{DFP}^4	$\overline{\text{OE}}$ High to Output Float Delay	0		130	ns	
t_{VPS}	V_{PP} Setup Time	2			μs	
t_{VCS}	V_{CC} Setup Time	2			μs	
t_{PW}	PGM Initial Program Pulse Width	0.95	1.0	1.05	ms	(see Note 3)
t_{OPW}	PGM Overprogram Pulse Width	2.85		78.75	ms	(see Note 2)
t_{OE}	Data Valid from $\overline{\text{OE}}$			150	ns	


***A.C. CONDITIONS OF TEST**


Input Rise and Fall Times (10% to 90%) ... 20 ns
 Input Pulse Levels ... 0.45V to 2.4V
 Input Timing Reference Level ... 0.8V and 2.0V
 Output Timing Reference Level ... 0.8V and 2.0V

NOTES:

- V_{CC} must be applied simultaneously or before V_{PP} and removed simultaneously or after V_{PP} .
- The length of the overprogram pulse may vary from 2.85 msec to 78.75 msec as a function of the iteration counter value X.
- Initial Program Pulse width tolerance is 1 msec $\pm 5\%$.
- This parameter is only sampled and is not 100% tested. Output Float is defined as the point where data is no longer driven—see timing diagram.

Intelligent Programming™ WAVEFORMS





MM54HC373/MM74HC373 TRI-STATE® Octal D-Type Latch

General Description

These high speed OCTAL D-TYPE LATCHES utilize microCMOS Technology, 3.5 micron silicon gate P-well CMOS. They possess the high noise immunity and low power consumption of standard CMOS integrated circuits, as well as the ability to drive 15 LS-TTL loads. Due to the large output drive capability and the TRI-STATE feature, these devices are ideally suited for interfacing with bus lines in a bus organized system.


When the LATCH ENABLE input is high, the Q outputs will follow the D inputs. When the LATCH ENABLE goes low, data at the D inputs will be retained at the outputs until LATCH ENABLE returns high again. When a high logic level is applied to the OUTPUT CONTROL input, all outputs go to a high impedance state, regardless of what signals are present at the other inputs and the state of the storage elements.

The 54HC/74HC logic family is speed, function, and pinout compatible with the standard 54LS/74LS logic family. All inputs are protected from damage due to static discharge by internal diode clamps to V_{CC} and ground.

Features

- Typical propagation delay: 18 ns
- Wide operating voltage range: 2 to 6 volts
- Low input current: 1 μ A maximum
- Low quiescent current: 80 μ A maximum (74 series)
- Output drive capability: 15 LS-TTL loads

Connection Diagram



MM54HC373/MM74HC373
54HC373 (J) 74HC373 (J,N)

Truth Table

Output Control	Latch Enable	Data	373 Output
L	H	H	H
L	H	L	L
L	L	X	Q_0
H	X	X	Z

H = high level, L = low level
 Q_0 = level of output before steady-state input conditions were established.
 Z = high impedance

Absolute Maximum Ratings (Notes 1 & 2)

Supply Voltage (V_{CC})	-0.5 to +7.0V
Input Voltage (V_{IN})	-1.5 to $V_{CC} + 1.5V$
Output Voltage (V_{OUT})	-0.5 to $V_{CC} + 0.5V$
Input/Output Current (I_{IK}, I_{OK})	± 20 mA
Output Current, per pin (I_{OUT})	± 35 mA
Input or GND Current, per pin (I_{CC})	± 70 mA
Storage Temperature Range (T_{STG})	-65°C to +150°C
Power Dissipation (P_D)	500 mW
Soldering Temperature (T_J) (Soldering 10 seconds)	260°C

Operating Conditions

	Min	Max	Units
Supply Voltage (V_{CC})	2	6	V
DC Input or Output Voltage (V_{IN}, V_{OUT})	0	V_{CC}	V
Operating Temperature Range (T_A)			
MM74HC	-40	+85	°C
MM54HC	-55	+125	°C
Input Rise or Fall Times (t_r, t_f)			
$V_{CC} = 2.0V$		1000	ns
$V_{CC} = 4.5V$		500	ns
$V_{CC} = 6.0V$		400	ns

DC Electrical Characteristics

Parameter	Conditions	V_{CC}	$T_A = 25^\circ C$		74HC	54HC	Units
			Typ	Guaranteed Limits		$T_A = -40$ to $85^\circ C$	
Minimum High Level Input Voltage		2.0V		1.5	1.5	1.5	V
		4.5V		3.15	3.15	3.15	V
		6.0V		4.2	4.2	4.2	V
Maximum Low Level Input Voltage		2.0V		0.3	0.3	0.3	V
		4.5V		0.9	0.9	0.9	V
		6.0V		1.2	1.2	1.2	V
Minimum High Level Output Voltage	$V_{IN} = V_{IH}$ or V_{IL} $ I_{OUT} \leq 20 \mu A$	2.0V	2.0	1.9	1.9	1.9	V
		4.5V	4.5	4.4	4.4	4.4	V
		6.0V	6.0	5.9	5.9	5.9	V
	$V_{IN} = V_{IH}$ or V_{IL} $ I_{OUT} \leq 6.0$ mA $ I_{OUT} \leq 7.8$ mA	4.5V	4.2	3.98	3.84	3.7	V
		6.0V	5.7	5.48	5.34	5.2	V
Maximum Low Level Output Voltage	$V_{IN} = V_{IH}$ or V_{IL} $ I_{OUT} \leq 20 \mu A$	2.0V	0	0.1	0.1	0.1	V
		4.5V	0	0.1	0.1	0.1	V
		6.0V	0	0.1	0.1	0.1	V
	$V_{IN} = V_{IH}$ or V_{IL} $ I_{OUT} \leq 6.0$ mA $ I_{OUT} \leq 7.8$ mA	4.5V	0.2	0.26	0.33	0.4	V
		6.0V	0.2	0.26	0.33	0.4	V
Maximum Input Current	$V_{IN} = V_{CC}$ or GND	6.0V		± 0.1	± 1.0	± 1.0	μA
Maximum TRI-STATE Output Leakage Current	$V_{IN} = V_{IH}$ or $V_{IL}, V_{OUT} = V_{CC}$ or GND	6.0V		± 0.5	± 5	± 10	μA
Maximum Quiescent Supply Current	$V_{IN} = V_{CC}$ or GND $I_{OUT} = 0 \mu A$	6.0V		8.0	80	160	μA

1 Absolute Maximum Ratings are those values beyond which damage to the device may occur.

2 Unless otherwise specified all voltages are referenced to ground.

3 Power Dissipation temperature derating — plastic "N" package: -12 mW/°C from 65°C to 85°C, ceramic "J" package: -12 mW/°C from 75°C to 125°C

4 For a power supply of 5V $\pm 10\%$ the worst case output voltages (V_{OH} and V_{OL}) occur for HC at 4.5V. Thus the 4.5V values should be used when operating with this supply. Worst case V_{IH} and V_{IL} occur at $V_{CC} = 5.5V$ and 4.5V respectively (The V_{IH} value at 5.5V is 3.85V.) The worst case leakage current (I_{IL}) occurs for CMOS at the higher voltage and so the 6.0V values should be used.

AC Electrical Characteristics $V_{CC} = 5V$, $T_A = 25^\circ C$, $t_r = t_f = 6$ ns (Note 6)

Symbol	Parameter	Conditions	Typ	Guaranteed Limit
t_{PHL} , t_{PLH}	Maximum Propagation Delay, Data to Q	$C_L = 45$ pF	18	25
t_{PHL} , t_{PLH}	Maximum Propagation Delay, Clock to Q	$C_L = 45$ pF	21	30
t_{PZH} , t_{PZL}	Maximum Output Enable Time	$R_L = 1$ k Ω $C_L = 45$ pF	20	28
t_{PHZ} , t_{PLZ}	Maximum Output Disable Time	$R_L = 1$ k Ω $C_L = 5$ pF	18	25
t_S	Minimum Set Up Time			5
t_H	Minimum Hold Time			10
t_W	Minimum Pulse Width		9	16

AC Electrical Characteristics $V_{CC} = 2.0-6.0V$, $C_L = 50$ pF, $t_r = t_f = 6$ ns (unless otherwise specified) (Note 6)

Symbol	Parameter	Conditions	V_{CC}	$T_A = 25^\circ C$				
				74HC $T_A = -40$ to $85^\circ C$		54HC $T_A = -55$ to $125^\circ C$		
				Typ				
				Guaranteed Limits				
t_{PHL} , t_{PLH}	Maximum Propagation Delay, Data to Q	$C_L = 50$ pF	2.0V	50	150	188	225	
			2.0V	80	200	250	300	
		$C_L = 50$ pF	4.5V	22	30	37	45	
			4.5V	30	40	50	60	
		$C_L = 50$ pF	6.0V	19	26	31	39	
			6.0V	26	35	44	53	
t_{PHL} , t_{PLH}	Maximum Propagation Delay, Clock to Q	$C_L = 50$ pF	2.0V	63	175	220	263	
			2.0V	110	225	280	338	
		$C_L = 50$ pF	4.5V	25	35	44	52	
			4.5V	35	45	56	68	
		$C_L = 50$ pF	6.0V	21	30	37	45	
			6.0V	28	39	49	59	
t_{PZH} , t_{PZL}	Maximum Output Enable Time	$R_L = 1$ k Ω	$C_L = 50$ pF	2.0V	50	150	188	225
				2.0V	80	200	250	300
		$C_L = 50$ pF	4.5V	21	30	37	45	
			4.5V	30	40	50	60	
		$C_L = 50$ pF	6.0V	19	26	31	39	
			6.0V	26	35	44	53	
t_{PHZ} , t_{PLZ}	Maximum Output Disable Time	$R_L = 1$ k Ω	2.0V	50	150	188	225	
			4.5V	21	30	37	45	
			6.0V	19	26	31	39	
t_S	Minimum Set Up Time		2.0V	5	25	31	38	
			4.5V	2	5	6	8	
			6.0V	2	5	6	8	
t_H	Minimum Hold Time		2.0V	20	50	60	75	
			4.5V	6	10	13	20	
			6.0V	6	10	13	20	
t_W	Minimum Pulse Width		2.0V	30	80	100	120	
			4.5V	10	16	20	24	
			6.0V	9	14	18	20	
t_{THL} , t_{TLH}	Maximum Output Rise and Fall Time	$C_L = 50$ pF	2.0V	25	60	75	90	
			4.5V	7	12	15	18	
			6.0V	6	10	13	15	
C_{PD}	Power Dissipation Capacitance (Note 5)	(per latch) OC = V_{CC} OC = GND		30 50				
C_{IN}	Maximum Input Capacitance			5	10	10	10	
C_{OUT}	Maximum Output Capacitance			15	20	20	20	

Note 5: C_{PD} determines the no load dynamic power consumption, $P_D = C_{PD} V_{CC}^2 f + I_{CC} V_{CC}$, and the no load dynamic current consumption $I_D = C_{PD} V_{CC} f + I_{CC}$.

Note 6: Refer to back of this section for Typical MM54/74HC AC Switching Waveforms and Test Circuits

MOTOROLA
SEMICONDUCTOR
TECHNICAL DATA

Photo Detector
Diode Output

MRD821

PHOTO DETECTOR
DIODE OUTPUT

This device is designed for infrared remote control and other sensing applications, and can be used in conjunction with the MLED81 infrared emitting diode.

- Low Cost
- Designed for Automated Handling and Accurate Positioning
- Sensitive Throughout the Near Infrared Spectral Range
- Infrared Filter for Rejection of Visible Light
- High Speed

MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Reverse Voltage	V_R	35	Volts
Forward Current — Continuous	I_F	100	mA
Total Power Dissipation @ $T_A = 25^\circ\text{C}$ Derate above 25°C	P_D	150 3.3	mW mW/°C
Ambient Operating Temperature Range	T_A	-30 to +70	°C
Storage Temperature	T_{stg}	-40 to +80	°C
Lead Soldering Temperature, 5 seconds max, 1/16 inch from case	—	250	°C



CASE 331-01

ELECTRICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted)

Characteristic	Symbol	Min	Typ	Max	Unit
Dark Current ($V_R = 10\text{ V}$)	I_D	—	3	30	nA
Capacitance ($f = 1\text{ MHz}$, $V = 0$)	C_J	—	175	—	pF

OPTICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted)

Characteristic	Symbol	Min	Typ	Max	Unit
Wavelength of Maximum Sensitivity	λ_{max}	—	840	—	nm
Spectral Range	$\Delta\lambda$	—	170	—	nm
Sensitivity ($\lambda = 840\text{ nm}$, $V_R = 20\text{ V}$)	S	—	50	—	$\mu\text{A/mW/cm}^2$
Temperature Coefficient of Sensitivity	ΔS	—	0.18	—	%/K
Acceptance Half-Angle	θ	—	± 70	—	°
Short Circuit Current ($E_v = 1000\text{ lux}^1$)	I_S	—	50	—	μA
Open Circuit Voltage ($E_v = 1000\text{ lux}^1$)	V_L	—	0.3	—	V

NOTE 1. E_v is the illumination from an unfiltered tungsten filament source, having a color temperature of 2856K (standard light A, in accordance with CINS30 and IEC publication 306-11).

MRD821




Figure 7. Capacitance versus Reverse Voltage




Figure 8. Light Current versus Forward Voltage

OUTLINE DIMENSIONS.

CASE 381-01

NOTES:
 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
 2. POSITIONAL TOLERANCE FOR LEAD DIMENSION ± 0.25 BIDDING (MIL A 88).
 3. CONTROLLING DIMENSION: INCH.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	4.71	7.71	0.258	0.304
B	1.87	5.79	0.377	1.121
C	1.58	3.28	0.102	0.118
D	0.51	1.75	0.020	0.070
E	5.78 BSC		1.238 BSC	
F	2.75	7.43	0.108	1.298
G	0.026	0.045	0.014	0.018
H	11.29	15.48	0.447	0.611
I	0.44	3.88	0.017	0.153
J	1.27	1.49	0.051	0.059

STYLE 1:
 PIN 1, ANODE
 2, CATHODE

TYPICAL CHARACTERISTICS




Figure 1. Relative Spectral Sensitivity




Figure 2. Short Circuit Current versus Illuminance




Figure 3. Angular Response




Figure 4. Open Circuit Voltage versus Illuminance




Figure 5. Dark Current versus Reverse Voltage




Figure 6. Dark Current versus Temperature

MOTOROLA
SEMICONDUCTOR
TECHNICAL DATA

Infrared LED

This device is designed for infrared remote control and other sensing applications, and can be used in conjunction with the MRO821 photodiode. It features high power output, using long-life gallium arsenide technology.

- Low Cost
- Popular T-1 $\frac{1}{2}$ Package
- Ideal Beam Angle for Most Remote Control Applications
- Uses Stable Long-Life LED Technology
- Clear Epoxy Package

MLED81

INFRARED
 LED
 840 nm



CASE 279B-01

MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Reverse Voltage	V_R	5	Volts
Forward Current — Continuous	I_F	100	mA
Forward Current — Peak Pulse	I_P	1	A
Total Power Dissipation (@ $T_A = 25^\circ\text{C}$ Derate above 25°C)	P_D	100 2.2	mW mW/°C
Ambient Operating Temperature Range	T_A	-30 to +70	°C
Storage Temperature	T_{stg}	-30 to +80	°C
Lead Soldering Temperature, 5 seconds max, 1/16 inch from case	—	250	°C

ELECTRICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted)

Characteristic	Symbol	Min	Typ	Max	Unit
Reverse Leakage Current ($V_R = 3\text{ V}$)	I_R	—	10	—	nA
Reverse Leakage Current ($V_R = 5\text{ V}$)	I_R	—	1	10	μA
Forward Voltage ($I_F = 100\text{ mA}$)	V_F	—	1.35	1.7	V
Temperature Coefficient of Forward Voltage	ΔV_C	—	-1.5	—	mV/K
Capacitance ($f = 1\text{ MHz}$)	C	—	25	—	pF

OPTICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted)

Characteristic	Symbol	Min	Typ	Max	Unit
Peak Wavelength ($I_F = 100\text{ mA}$)	λ_D	—	840	—	nm
Spectral Half-Power Bandwidth	$\Delta\lambda$	—	50	—	nm
Total Power Output ($I_F = 100\text{ mA}$)	P_a	—	16	—	mW
Temperature Coefficient of Total Power Output	ΔP_e	—	-0.25	—	%/K
Axial Radiant Intensity ($I_c = 100\text{ mA}$)	I_a	10	15	—	mW/sr
Temperature Coefficient of Axial Radiant Intensity	ΔI_a	—	-0.25	—	%/K
Power Half-Angle	θ	—	30	—	°

MLED81

TYPICAL CHARACTERISTICS




Figure 1. LED Forward Voltage versus Forward Current




Figure 2. Relative Spectral Emission




Figure 3. Spatial Radiation Pattern




Figure 4. Intensity versus Forward Current

OUTLINE DIMENSIONS


CASE Z79B-01

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	5.52	5.96	0.217	0.235
B	4.80	5.20	0.189	0.205
C	9.13	9.14	0.320	0.360
D	0.51	0.71	0.020	0.028
E	1.15	1.39	0.045	0.055
F	3.51	3.76	0.020	0.030
G	2.29	2.79	0.090	0.110
K	35.40	35.67	1.00	1.05
L	0.18	1.82	0.007	0.072
R	2.42	2.79	0.095	0.110

NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH

STYLE 1:
PIN 1. CATHODE
2. ANODE




MM3903 (SILICON) MM3904

NPN SILICON ANNULAR TRANSISTORS

... designed for general purpose switching and amplifier applications.
Direct replacement for plastic 2N3903 and 2N3904.

- Hermetic Low Profile TO-52 Metal Package for High Reliability
- High Voltage Ratings – $V_{CE0} = 40$ Volts (Min)
- Current Gain Specified from $100 \mu A$ to 100 mA
- Complete Switching and Amplifier Specifications

NPN SILICON SWITCHING AND AMPLIFIER TRANSISTORS




MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Collector-Emitter Voltage	V_{CE0}	40	Vdc
Collector-Base Voltage	V_{CB}	60	Vdc
Emitter-Base Voltage	V_{EB}	6.0	Vdc
Collector Current	I_C	200	mAdc
Total Device Dissipation @ $T_A = 25^\circ C$ Derate above $25^\circ C$	P_D	360 2.06	mW mW/ $^\circ C$
Operating and Storage Junction Temperature Range	T.J. T _{stg}	-55 to +200	$^\circ C$

THERMAL CHARACTERISTICS

Characteristic	Symbol	Max	Unit
Thermal Resistance, Junction to Ambient	θ_{JA}	0.49	$^\circ C/mW$



CASE 27
(TO-52)

MM3903, MM3904 (continued)

ELECTRICAL CHARACTERISTICS ($T_a = 25^\circ\text{C}$ unless otherwise noted)

Characteristic	Fig. No.	Symbol	Min	Max	Unit
OFF CHARACTERISTICS					
Collector-Base Breakdown Voltage ($I_C = 10 \mu\text{A dc}$, $I_E = 0$)	-	BV_{CBO}	60	-	Vdc
Collector-Emitter Breakdown Voltage (1) ($I_C = 1.0 \text{ mA dc}$, $I_B = 0$)	-	BV_{CEO}	40	-	Vdc
Emitter-Base Breakdown Voltage ($I_E = 10 \mu\text{A dc}$, $I_C = 0$)	-	BV_{EBO}	6.0	-	Vdc
Collector Cutoff Current ($V_{CE} = 30 \text{ Vdc}$, $V_{EB(off)} = 3.0 \text{ Vdc}$)	-	I_{CEX}	-	50	nA dc
Base Cutoff Current ($V_{CE} = 30 \text{ Vdc}$, $V_{EB(off)} = 3.0 \text{ Vdc}$)	-	I_{BL}	-	50	nA dc

ON CHARACTERISTICS (1)

DC Current Gain ($I_C = 0.1 \text{ mA dc}$, $V_{CE} = 1.0 \text{ Vdc}$)	MM3903 MM3904	15	h_{FE}	20 40	-	-
($I_C = 1.0 \text{ mA dc}$, $V_{CE} = 1.0 \text{ Vdc}$)	MM3903 MM3904			35 70	-	-
($I_C = 10 \text{ mA dc}$, $V_{CE} = 1.0 \text{ Vdc}$)	MM3903 MM3904			50 100	150 300	-
($I_C = 50 \text{ mA dc}$, $V_{CE} = 1.0 \text{ Vdc}$)	MM3903 MM3904			30 60	-	-
($I_C = 100 \text{ mA dc}$, $V_{CE} = 1.0 \text{ Vdc}$)	MM3903 MM3904			10 15	-	-
Collector-Emitter Saturation Voltage ($I_C = 10 \text{ mA dc}$, $I_B = 1.0 \text{ mA dc}$) ($I_C = 50 \text{ mA dc}$, $I_B = 5.0 \text{ mA dc}$)		16, 17	$V_{CE(sat)}$	- -	0.2 0.3	Vdc
Base-Emitter Saturation Voltage ($I_C = 10 \text{ mA dc}$, $I_B = 1.0 \text{ mA dc}$) ($I_C = 50 \text{ mA dc}$, $I_B = 5.0 \text{ mA dc}$)		17	$V_{BE(sat)}$	0.65 -	0.85 0.95	Vdc

SMALL-SIGNAL CHARACTERISTICS

Current-Gain-Bandwidth Product ($I_C = 10 \text{ mA dc}$, $V_{CE} = 20 \text{ Vdc}$, $f = 100 \text{ MHz}$)	MM3903 MM3904	-	f_T	250 300	-	MHz
Output Capacitance ($V_{CB} = 5.0 \text{ Vdc}$, $I_E = 0$, $f = 100 \text{ kHz}$)		3	C_{ob}	-	5.0	pF
Input Capacitance ($V_{BE} = 0.5 \text{ Vdc}$, $I_C = 0$, $f = 100 \text{ kHz}$)		3	C_{ib}	-	10	pF
Input Impedance ($I_C = 1.0 \text{ mA dc}$, $V_{CE} = 10 \text{ Vdc}$, $f = 1.0 \text{ kHz}$)	MM3903 MM3904	13	h_{ie}	0.5 1.0	8.0 10	k ohms
Voltage Feedback Ratio ($I_C = 1.0 \text{ mA dc}$, $V_{CE} = 10 \text{ Vdc}$, $f = 1.0 \text{ kHz}$)	MM3903 MM3904	14	h_{re}	0.1×10^{-4} 0.5×10^{-4}	5×10^{-4} 8×10^{-4}	-
Small-Signal Current Gain ($I_C = 1.0 \text{ mA dc}$, $V_{CE} = 10 \text{ Vdc}$, $f = 1.0 \text{ kHz}$)	MM3903 MM3904	11	h_{fe}	50 100	200 400	-
Output Admittance ($I_C = 1.0 \text{ mA dc}$, $V_{CE} = 10 \text{ Vdc}$, $f = 1.0 \text{ kHz}$)		12	h_{oe}	1.0	40	μmhos
Noise Figure ($I_C = 100 \mu\text{A dc}$, $V_{CE} = 5.0 \text{ Vdc}$, $R_S = 1.0 \text{ k ohms}$, $f = 10 \text{ Hz to } 15.7 \text{ kHz}$)	MM3903 MM3904	9, 10	NF	-	6.0 5.0	dB

SWITCHING CHARACTERISTICS

Delay Time	($V_{CC} = 3.0 \text{ Vdc}$, $V_{BE(off)} = 0.5 \text{ Vdc}$, $I_C = 10 \text{ mA dc}$, $I_{B1} = 1.0 \text{ mA dc}$)	1, 5	t_d	-	35	ns
Rise Time		1, 5, 6	t_r	-	35	ns
Storage Time	($V_{CC} = 3.0 \text{ Vdc}$, $I_C = 10 \text{ mA dc}$, $I_{B1} = I_{B2} = 1.0 \text{ mA dc}$)	2, 7	t_s	-	175 200	ns
Fall Time		2, 8	t_f	-	50	ns

(1) Pulse Test: Pulse Width $\leq 300 \mu\text{s}$, Duty Cycle $\leq 2.0\%$.

FIGURE 1 - DELAY AND RISE TIME EQUIVALENT TEST CIRCUIT





FIGURE 2 - STORAGE AND FALL TIME EQUIVALENT TEST CIRCUIT



*Total shunt capacitance of test jig and connectors

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆก็ตาม ลิขสิทธิ์เป็นของเจ้าของเอกสาร และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MM3903, MM3904 (continued)

TRANSIENT CHARACTERISTICS

———— $T_J = 25^\circ\text{C}$ - - - - $T_J = 125^\circ\text{C}$

FIGURE 3 - CAPACITANCE




FIGURE 4 - CHARGE DATA




FIGURE 5 - TURN-ON TIME




FIGURE 6 - RISE TIME




FIGURE 7 - STORAGE TIME







FIGURE 8 - FALL TIME



AUDIO SMALL SIGNAL CHARACTERISTICS





NOISE FIGURE VARIATIONS

VCE = 5.0 Vdc, TA = 25°C



h PARAMETERS

VCE = 10 Vdc, f = 1.0 kHz, TA = 25°C



MM3903, MM3904 (continued)

STATIC CHARACTERISTICS

FIGURE 15 - NORMALIZED CURRENT GAIN




FIGURE 16 - COLLECTOR SATURATION REGION




FIGURE 17 - "ON" VOLTAGES





FIGURE 18 - TEMPERATURE COEFFICIENTS



MM3905 (SILICON) MM3906

PNP SILICON ANNULAR TRANSISTORS

... designed for general purpose switching and amplifier applications.
Direct replacement for plastic 2N3905 and 2N3906.

- Hermetic Low Profile TO-52 Metal Package for High Reliability
- High Voltage Ratings – $V_{CE0} = 40$ Volts (Min)
- Current Gain Specified from $100 \mu A$ to $100 mA$
- Complete Switching and Amplifier Specifications

PNP SILICON SWITCHING AND AMPLIFIER TRANSISTORS




MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Collector-Emitter Voltage	V_{CE0}	40	Vdc
Collector-Base Voltage	V_{CB}	40	Vdc
Emitter-Base Voltage	V_{EB}	5.0	Vdc
Collector Current	I_C	200	mA dc
Total Device Dissipation @ $T_A = 25^\circ C$ Derate above $25^\circ C$	P_D	360 2.06	mW mW/ $^\circ C$
Operating and Storage Junction Temperature Range	T_J, T_{stg}	-55 to +200	$^\circ C$

THERMAL CHARACTERISTICS

Characteristic	Symbol	Max	Unit
Thermal Resistance, Junction to Ambient	θ_{JA}	0.49	$^\circ C/mW$



CASE 27
(TO-52)

MM3905, MM3906 (continued)

ELECTRICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted)

Characteristic	Fig. No.	Symbol	Min	Max	Unit
OFF CHARACTERISTICS					
Collector-Base Breakdown Voltage ($I_C = 10 \mu\text{A dc}$, $I_E = 0$)	-	V_{CB0}	40	-	Vdc
Collector-Emitter Breakdown Voltage (1) ($I_C = 1.0 \text{ mA dc}$, $I_B = 0$)	-	V_{CEO}	40	-	Vdc
Emitter-Base Breakdown Voltage ($I_E = 10 \mu\text{A dc}$, $I_C = 0$)	-	V_{EBO}	5.0	-	Vdc
Collector Cutoff Current ($V_{CE} = 30 \text{ Vdc}$, $V_{BE(\text{off})} = 3.0 \text{ Vdc}$)	-	I_{CEX}	-	50	nA dc
Base Cutoff Current ($V_{CE} = 30 \text{ Vdc}$, $V_{BE(\text{off})} = 3.0 \text{ Vdc}$)	-	I_{BL}	-	50	nA dc

ON CHARACTERISTICS (1)

DC Current Gain ($I_C = 0.1 \text{ mA dc}$, $V_{CE} = 1.0 \text{ Vdc}$) ($I_C = 1.0 \text{ mA dc}$, $V_{CE} = 1.0 \text{ Vdc}$) ($I_C = 10 \text{ mA dc}$, $V_{CE} = 1.0 \text{ Vdc}$) ($I_C = 50 \text{ mA dc}$, $V_{CE} = 1.0 \text{ Vdc}$) ($I_C = 100 \text{ mA dc}$, $V_{CE} = 1.0 \text{ Vdc}$)	MM3905	15	h_{FE}	30	-	
	MM3906			60	-	
	MM3905			40	-	
	MM3906			80	-	
	MM3905			50	150	
MM3906	100	300				
Collector-Emitter Saturation Voltage ($I_C = 10 \text{ mA dc}$, $I_B = 1.0 \text{ mA dc}$) ($I_C = 50 \text{ mA dc}$, $I_B = 5.0 \text{ mA dc}$)	MM3905 MM3906	16, 17	$V_{CE(\text{sat})}$	-	0.25	Vdc
				-	0.4	
Base-Emitter Saturation Voltage ($I_C = 10 \text{ mA dc}$, $I_B = 1.0 \text{ mA dc}$) ($I_C = 50 \text{ mA dc}$, $I_B = 5.0 \text{ mA dc}$)	MM3905 MM3906	17	$V_{BE(\text{sat})}$	0.65	0.85	Vdc
				-	0.95	

SMALL-SIGNAL CHARACTERISTICS


Current-Gain-Bandwidth Product ($I_C = 10 \text{ mA dc}$, $V_{CE} = 20 \text{ Vdc}$, $f = 100 \text{ MHz}$)	MM3905 MM3906	-	f_T	200 250	-	MHz
Output Capacitance ($V_{CB} = 5.0 \text{ Vdc}$, $I_E = 0$, $f = 100 \text{ kHz}$)		3	C_{ob}	-	5.0	pF
Input Capacitance ($V_{BE} = 0.5 \text{ Vdc}$, $I_C = 0$, $f = 100 \text{ kHz}$)		3	C_{ib}	-	10	pF
Input Impedance ($I_C = 1.0 \text{ mA dc}$, $V_{CE} = 10 \text{ Vdc}$, $f = 1.0 \text{ kHz}$)	MM3905 MM3906	13	h_{ie}	0.5 2.0	8.0 12	k ohms
Voltage Feedback Ratio ($I_C = 1.0 \text{ mA dc}$, $V_{CE} = 10 \text{ Vdc}$, $f = 1.0 \text{ kHz}$)	MM3905 MM3906	14	h_{re}	0.1×10^{-4} 1×10^{-4}	5×10^{-4} 10×10^{-4}	-
Small-Signal Current Gain ($I_C = 1.0 \text{ mA dc}$, $V_{CE} = 10 \text{ Vdc}$, $f = 1.0 \text{ kHz}$)	MM3905 MM3906	11	h_{fe}	50 100	200 400	-
Output Admittance ($I_C = 1.0 \text{ mA dc}$, $V_{CE} = 10 \text{ Vdc}$, $f = 1.0 \text{ kHz}$)	MM3905 MM3906	12	h_{oe}	1.0 3.0	40 60	μmhos
Noise Figure ($I_C = 100 \mu\text{A dc}$, $V_{CE} = 5.0 \text{ Vdc}$, $R_S = 1.0 \text{ k ohm}$, $f = 10 \text{ Hz}$ to 15.7 kHz)	MM3905 MM3906	9, 10	NF	-	5.0 4.0	dB

SWITCHING CHARACTERISTICS

Delay Time	($V_{CC} = 3.0 \text{ Vdc}$, $V_{BE(\text{off})} = 0.5 \text{ Vdc}$, $I_C = 10 \text{ mA dc}$, $I_{B1} = 1.0 \text{ mA dc}$)	1, 5	t_d	-	35	ns
Rise Time		1, 5, 6	t_r	-	35	ns
Storage Time	($V_{CC} = 3.0 \text{ Vdc}$, $I_C = 10 \text{ mA dc}$, $I_{B1} = I_{B2} = 1.0 \text{ mA dc}$)	2, 7	t_s	-	200 225	ns
Fall Time		2, 8	t_f	-	60 75	ns


(1) Pulse Test: Pulse Width = 300 μs , Duty Cycle = 2.0%.

FIGURE 1 - DELAY AND RISE TIME EQUIVALENT TEST CIRCUIT



*Total shunt capacitance of test jig and connectors

FIGURE 2 - STORAGE AND FALL TIME EQUIVALENT TEST CIRCUIT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MM3905, MM3906 (continued)

TRANSIENT CHARACTERISTICS

-T_J = 25°C --T_J = 125°C

FIGURE 3 - CAPACITANCE




FIGURE 4 - CHARGE DATA




FIGURE 5 - TURN-ON TIME




FIGURE 6 - RISE TIME




FIGURE 7 - STORAGE TIME





FIGURE 8 - FALL TIME





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MM3905, MM3906 (continued)





AUDIO SMALL SIGNAL CHARACTERISTICS

NOISE FIGURE VARIATIONS

VCE = 5.0 Vdc, TA = 25°C



h PARAMETERS
(VCE = 10 Vdc, f = 1.0 kHz, TA = 25°C)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

STATIC CHARACTERISTICS

FIGURE 15 - NORMALIZED CURRENT GAIN




FIGURE 16 - COLLECTOR SATURATION REGION




FIGURE 17 - "ON" VOLTAGES





FIGURE 18 - TEMPERATURE COEFFICIENTS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DATA SHEETS OF THE μ A741 OP AMP

FAIRCHILD
A Schlumberger Company

μ A741 Operational Amplifier


Linear Products

Description

The μ A741 is a high performance Monolithic Operational Amplifier constructed using the Fairchild Planar epitaxial process. It is intended for a wide range of analog applications. High common mode voltage range and absence of latch-up tendencies make the μ A741 ideal for use as a voltage follower. The high gain and wide range of operating voltage provides superior performance in integrator, summing amplifier, and general feedback applications.

- NO FREQUENCY COMPENSATION REQUIRED
- SHORT-CIRCUIT PROTECTION
- OFFSET VOLTAGE NULL CAPABILITY
- LARGE COMMON MODE AND DIFFERENTIAL VOLTAGE RANGES
- LOW POWER CONSUMPTION
- NO LATCH-UP

Connection Diagram 8-Pin Metal Package




(Top View)

Pin 4 connected to GND

Order Information

Type	Package	Code	Part No.
μ A741	Metal	5W	μ A741HM
μ A741A	Metal	5W	μ A741AHM
μ A741C	Metal	5W	μ A741HC
μ A741E	Metal	5W	μ A741EHC

Connection Diagram 10-Pin Flatpak




(Top View)

Order Information

Type	Package	Code	Part No.
μ A741	Flatpak	3F	μ A741FM
μ A741A	Flatpak	3F	μ A741AFM

Connection Diagram 8-Pin DIP



(Top View)

Order Information

Type	Package	Code	Part No.
μ A741C	Molded DIP	9T	μ A741TC
μ A741C	Ceramic DIP	6T	μ A741RC


FIGURE 5A.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

μA741

Absolute Maximum Ratings		Operating Temperature Range	
Supply Voltage		Military (μA741A, μA741)	-55°C to +125°C
μA741A, μA741, μA741E	± 22 V	Commercial (μA741E, μA741C)	0°C to +70°C
μA741C	± 18 V	Pin Temperature (Soldering 60 s)	
Internal Power Dissipation (Note 1)		Metal Package, Flatpak, and Ceramic DIP	300°C
Metal Package	500 mW	Molded DIP (10 s)	280°C
DIP	310 mW	Output Short Circuit Duration (Note 3)	Indefinite
Flatpak	570 mW		
Differential Input Voltage	± 30 V		
Input Voltage (Note 2)	± 15 V		
Storage Temperature Range			
Metal Package and Flatpak	-65°C to +150°C		
DIP	-55°C to +125°C		

Equivalent Circuit



Notes

- 1 Rating applies to ambient temperatures up to 70°C. Above 70°C ambient derate linearly at 6.3 mW/°C for the metal package, 7.1 mW/°C for the flatpak, and 5.6 mW/°C for the DIP.
- 2 For supply voltages less than ± 15 V, the absolute maximum input voltage is equal to the supply voltage.
- 3 Short circuit may be to ground or either supply. Rating applies to +125°C case temperature or 75°C ambient temperature.

FIGURE 5A.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

μA741

μA741 and μA741C

Electrical Characteristics $V_S = \pm 15\text{ V}$, $T_A = 25^\circ\text{C}$ unless otherwise specified

Characteristic	Condition	μA741			μA741C			Unit
		Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage	$R_S \leq 10\text{ k}\Omega$		1.0	5.0		2.0	6.0	mV
Input Offset Current			20	200		20	200	nA
Input Bias Current			80	500		60	500	nA
Power Supply Rejection Ratio	$V_S = +10, -20$ $V_S = +20, -10\text{ V}$, $R_S = 50\ \Omega$		30	150		30	150	$\mu\text{V/V}$
Input Resistance		.3	2.0		.3	2.0		M Ω
Input Capacitance			1.4			1.4		pF
Offset Voltage Adjustment Range			± 15			± 15		mV
Input Voltage Range					± 12	± 13		V
Common Mode Rejection Ratio	$R_S \leq 10\text{ k}\Omega$				70	90		dB
Output Short Circuit Current			25			25		mA
Large Signal Voltage Gain	$R_L \geq 2\text{ k}\Omega$, $V_{OUT} = \pm 10\text{ V}$	50k	200k		20k	200k		
Output Resistance			75			75		Ω
Output Voltage Swing	$R_L \geq 10\text{ k}\Omega$ $R_L \geq 2\text{ k}\Omega$				± 12	± 14		V
Supply Current			1.7	2.8		1.7	2.8	mA
Power Consumption			50	85		50	85	mW
Transient Response (Unity Gain)	Rise Time	$V_{IN} = 20\text{ mV}$, $R_L = 2\text{ k}\Omega$	3		.3			μs
	Overshoot	$C_L \leq 100\text{ pF}$	5.0		5.0			%
Bandwidth (Note 4)			1.0			1.0		MHz
Slew Rate	$R_L \geq 2\text{ k}\Omega$.5			.5		V/ μs

Notes

4. Calculated value from $BW(\text{MHz}) = \frac{0.35}{\text{Rise Time } (\mu\text{s})}$

5. At $V_{CC} = 15\text{ V}$ for μA741 and μA741C.

6. Maximum supply current for all devices

$25^\circ\text{C} = 2.8\text{ mA}$

$125^\circ\text{C} = 2.6\text{ mA}$

$-55^\circ\text{C} = 3.3\text{ mA}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

μA741

μA741 and μA741C

Electrical Characteristics (Cont.) The following specifications apply over the range of $-55^{\circ}\text{C} \leq T_A \leq 125^{\circ}\text{C}$ for μA741, $0^{\circ}\text{C} \leq T_A \leq 70^{\circ}\text{C}$ for μA741C

Characteristic	Condition	μA741			μA741C			Unit
		Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage	$R_S \leq 10 \text{ k}\Omega$		1.0	6.0			7.5	mV
								300
Input Offset Current	$T_A = +125^{\circ}\text{C}$		7.0	200				nA
	$T_A = -55^{\circ}\text{C}$		85	500				nA
Input Bias Current	$T_A = +125^{\circ}\text{C}$		0.3	5			800	nA
	$T_A = -55^{\circ}\text{C}$.3	1.5				μA
Input Voltage Range		± 12	± 13					V
Common Mode Rejection Ratio	$R_S \leq 10 \text{ k}\Omega$	70	90					dB
Adjustment for Input Offset Voltage			± 15			± 15		mV
Supply Voltage Rejection Ratio	$V_S = +10, -20, +20, -10 \text{ V}, R_S = 50 \Omega$		30	150				μV/V
Output Voltage Swing	$R_L \geq 10 \text{ k}\Omega$	± 12	± 14					V
	$R_L \geq 2 \text{ k}\Omega$	± 10	± 13		± 10	± 13		V
Large Signal Voltage Gain	$R_L = 2 \text{ k}\Omega, V_{OUT} = \pm 10 \text{ V}$	25k			15k			
Supply Current	$T_A = +125^{\circ}\text{C}$		1.5	2.5				mA
	$T_A = -55^{\circ}\text{C}$		2.0	3.3				mA
Power Consumption	$T_A = +125^{\circ}\text{C}$		45	75				mW
	$T_A = -55^{\circ}\text{C}$		60	100				mW

Notes

4 Calculated value from $BW(MHz) = \frac{0.35}{\text{Rise Time } (\mu s)}$

5 All $V_{CC} = 15 \text{ V}$ for μA741 and μA741C

6 Maximum supply current for all devices

$25^{\circ}\text{C} = 2.8 \text{ mA}$

$125^{\circ}\text{C} = 2.5 \text{ mA}$

$-55^{\circ}\text{C} = 3.3 \text{ mA}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไปว่ากรณิดองทั้งสี่บ อีกหนึ่งห้าเบีให้ตัดเบลงเบื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

μA741

μA741A and μA741E

Electrical Characteristics $V_S = \pm 15\text{ V}$, $T_A = 25^\circ\text{C}$ unless otherwise specified

Characteristic	Condition	μA741A/E			Unit
		Min	Typ	Max	
Input Offset Voltage	$R_S \leq 50\ \Omega$		0.8	3.0	mV
Average Input Offset Voltage Drift				15	$\mu\text{V}/^\circ\text{C}$
Input Offset Current			3.0	30	nA
Average Input Offset Current Drift				0.5	$\text{nA}/^\circ\text{C}$
Input Bias Current			30	80	nA
Power Supply Rejection Ratio	$V_S = +10, -20; V_S = +20\text{ V}, -10\text{ V}, R_S = 50\ \Omega$		15	50	$\mu\text{V}/\text{V}$
Output Short Circuit Current		10	25	40	mA
Power Consumption	$V_S = \pm 20\text{ V}$		80	150	mW
Input Impedance	$V_S = \pm 20\text{ V}$	1.0	6.0		M Ω
Large Signal Voltage Gain	$V_S = \pm 20\text{ V}, R_L = 2\text{ k}\Omega, V_{OUT} = \pm 15\text{ V}$	50	200		V/mV
Transient Response (Unity Gain)	Rise Time		0.25	0.8	μs
	Overshoot		6.0	20	%
Bandwidth (Note 4)		.437	1.5		MHz
Slew Rate (Unity Gain)	$V_{IN} = \pm 10\text{ V}$	0.3	0.7		V/ μs

The following specifications apply over the range of $-55^\circ\text{C} \leq T_A \leq 125^\circ\text{C}$ for the 741A, and $0^\circ\text{C} \leq T_A \leq 70^\circ\text{C}$ for the 741E.

Input Offset Voltage				4.0	mV	
Input Offset Current				70	nA	
Input Bias Current				210	nA	
Common Mode Rejection Ratio	$V_S = \pm 20\text{ V}, V_{IN} = \pm 15\text{ V}, R_S = 50\ \Omega$	80	95		dB	
Adjustment For Input Offset Voltage	$V_S = \pm 20\text{ V}$	10			mV	
Output Short Circuit Current		10		40	mA	
Power Consumption	$V_S = \pm 20\text{ V}$	μA741A	-55°C		165	mW
			+125°C		135	mW
		μA741E			150	mW
Input Impedance	$V_S = \pm 20\text{ V}$	0.5			M Ω	
Output Voltage Swing	$V_S = \pm 20\text{ V}$	$R_L = 10\text{ k}\Omega$	± 16		V	
		$R_L = 2\text{ k}\Omega$	± 15		V	
Large Signal Voltage Gain	$V_S = \pm 20\text{ V}, R_L = 2\text{ k}\Omega, V_{OUT} = \pm 15\text{ V}$		32		V/mV	
		$V_S = \pm 5\text{ V}, R_L = 2\text{ k}\Omega, V_{OUT} = \pm 2\text{ V}$			V/mV	
			10			V/mV


Notes

- 1 0.35
- 4 Calculated value from $\text{BW}(\text{MHz}) = \frac{1}{\text{Rise Time}(\mu\text{s})}$
- 5 All $V_{CC} = 15\text{ V}$ for μA741 and μA741C
- 6 Maximum supply current for all devices
 $25^\circ\text{C} = 2.8\text{ mA}$
 $125^\circ\text{C} = 2.5\text{ mA}$
 $-55^\circ\text{C} = 3.3\text{ mA}$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Curves for μA741A and μA741


Open Loop Voltage Gain as a Function of Supply Voltage



Output Voltage Swing as a Function of Supply Voltage




Input Common Mode Voltage Range as a Function of Supply Voltage




Typical Performance Curves for μA741E and μA741C


Open Loop Voltage Gain as a Function of Supply Voltage




Output Voltage Swing as a Function of Supply Voltage




Input Common Mode Voltage Range as a Function of Supply Voltage




Transient Response



Transient Response Test Circuit



Common Mode Rejection Ratio as a Function of Frequency




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


μA741

Typical Performance Curves for μA741E and μA741C (Cont.)


Frequency Characteristics as a Function of Supply Voltage



Voltage Offset Null Circuit




Voltage Follower Large Signal Pulse Response




Typical Performance Curves for μA741A, μA741, μA741E and μA741C


Power Consumption as a Function of Supply Voltage




Open Loop Voltage Gain as a Function of Frequency




Open Loop Phase Response as a Function of Frequency




Input Offset Current as a Function of Supply Voltage



Input Resistance and Input Capacitance as a Function of Frequency



Output Resistance as a Function of Frequency




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


μA741

Typical Performance Curves for μA741A, μA741, μA741E and μA741C (Cont.)


Output Voltage Swing as a Function of Load Resistance




Output Voltage Swing as a Function of Frequency




Absolute Maximum Power Dissipation as a Function of Ambient Temperature




Input Noise Voltage as a Function of Frequency



Input Noise Current as a Function of Frequency




Broadband Noise for Various Bandwidths




Typical Performance Curves for μA741A and μA741


Input Bias Current as a Function of Ambient Temperature



Input Resistance as a Function of Ambient Temperature




Output Short-Circuit Current as a Function of Ambient Temperature




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Curves for μA741A and μA741 (Cont)


Input Offset Current as a Function of Ambient Temperature



Power Consumption as a Function of Ambient Temperature




Frequency Characteristics as a Function of Ambient Temperature




Typical Performance Curves for μA741E and μA741C


Input Bias Current as a Function of Ambient Temperature




Input Resistance as a Function of Ambient Temperature




Input Offset Current as a Function of Ambient Temperature




Power Consumption as a Function of Ambient Temperature



Output Short Circuit Current as a Function of Ambient Temperature



Frequency Characteristics as a Function of Ambient Temperature



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MM54HC00/MM74HC00 Quad 2-Input NAND Gate


General Description

These NAND gates utilize microCMOS Technology, 3.5 micron silicon gate P-well CMOS, to achieve operating speeds similar to LS-TTL gates with the low power consumption of standard CMOS integrated circuits. All gates have buffered outputs. All devices have high noise immunity and the ability to drive 10 LS-TTL loads. The 54HC/74HC logic family is functionally as well as pin-out compatible with the standard 54LS/74LS logic family. All inputs are protected from damage due to static discharge by internal diode clamps to V_{CC} and ground.

Features

- Typical propagation delay: 8 ns
- Wide power supply range: 2–6V
- Low quiescent current: 20 μ A maximum (74HC series)
- Low input current: 1 μ A maximum
- Fanout of 10 LS-TTL loads

Connection Diagram



Logic Diagram



Absolute Maximum Ratings (Notes 1 & 2)

Supply Voltage (V_{CC})	-0.5 to +7.0V
DC Input Voltage (V_{IN})	-1.5 to $V_{CC} + 1.5V$
DC Output Voltage (V_{OUT})	-0.5 to $V_{CC} + 0.5V$
Clamp Diode Current (I_{IK}, I_{OK})	± 20 mA
DC Output Current, per pin (I_{OUT})	± 25 mA
DC V_{CC} or GND Current, per pin (I_{CC})	± 50 mA
Storage Temperature Range (T_{STG})	-65°C to +150°C
Power Dissipation (P_D) (Note 3)	500 mW
Lead Temperature (T_L) (Soldering 10 seconds)	260°C

Operating Conditions

	Min	Max	Units
Supply Voltage (V_{CC})	2	6	V
DC Input or Output Voltage (V_{IN}, V_{OUT})	0	V_{CC}	V
Operating Temperature Range (T_A)			
MM74HC	-40	+85	°C
MM54HC	-55	+125	°C
Input Rise or Fall Times (t_r, t_f)			
$V_{CC} = 2V$		1000	ns
$V_{CC} = 4.5V$		500	ns
$V_{CC} = 6.0V$		400	ns

DC Electrical Characteristics (Note 4)

Symbol	Parameter	Conditions	V_{CC}	$T_A = 25^\circ C$			74HC	54HC	Units
				Typ	Guaranteed Limits		$T_A = -40$ to $85^\circ C$	$T_A = -55$ to $125^\circ C$	
V_{IH}	Minimum High Level Input Voltage		2.0V	1.5	1.5	1.5	V		
			4.5V	3.15	3.15	3.15	V		
			6.0V	4.2	4.2	4.2	V		
V_{IL}	Maximum Low Level Input Voltage		2.0V	0.3	0.3	0.3	V		
			4.5V	0.9	0.9	0.9	V		
			6.0V	1.2	1.2	1.2	V		
V_{OH}	Minimum High Level Output Voltage	$V_{IN} = V_{IH}$ or V_{IL} $ I_{OUT} \leq 20 \mu A$	2.0V	2.0	1.9	1.9	V		
			4.5V	4.5	4.4	4.4	V		
			6.0V	6.0	5.9	5.9	V		
		$V_{IN} = V_{IH}$ or V_{IL} $ I_{OUT} \leq 4.0$ mA $ I_{OUT} \leq 5.2$ mA	4.5V	4.2	3.98	3.84	3.7	V	
			6.0V	5.7	5.48	5.34	5.2	V	
V_{OL}	Maximum Low Level Output Voltage	$V_{IN} = V_{IH}$ $ I_{OUT} \leq 20 \mu A$	2.0V	0	0.1	0.1	V		
			4.5V	0	0.1	0.1	V		
			6.0V	0	0.1	0.1	V		
		$V_{IN} = V_{IH}$ $ I_{OUT} \leq 4.0$ mA $ I_{OUT} \leq 5.2$ mA	4.5V	0.2	0.26	0.33	0.4	V	
			6.0V	0.2	0.26	0.33	0.4	V	
I_{IN}	Maximum Input Current	$V_{IN} = V_{CC}$ or GND	6.0V		± 0.1	± 1.0	± 1.0	μA	
I_{CC}	Maximum Quiescent Supply Current	$V_{IN} = V_{CC}$ or GND $I_{OUT} = 0 \mu A$	6.0V		2.0	20	40	μA	

Note 1: Absolute Maximum Ratings are those values beyond which damage to the device may occur.

Note 2: Unless otherwise specified all voltages are referenced to ground.

Note 3: Power Dissipation temperature derating — plastic "N" package: -12 mW/°C from 65°C to 85°C, ceramic "J" package: -12 mW/°C from 100°C to 125°C.

Note 4: For a power supply of 5V $\pm 10\%$ the worst case output voltages (V_{OH} and V_{OL}) occur for HC at 4.5V. Thus the 4.5V values should be used when designing with this supply. Worst case V_{IH} and V_{IL} occur at $V_{CC} = 5.5V$ and 4.5V respectively. (The V_{IH} value at 5.5V is 3.65V.) The worst case leakage current (I_{IK} , I_{CC} , and I_{OZ}) occur for CMOS at the higher voltage and so the 6.0V values should be used.

AC Electrical Characteristics

$V_{CC} = 5V$, $T_A = 25^\circ C$, $C_L = 15 \text{ pF}$, $t_r = t_f = 6 \text{ ns}$

Symbol	Parameter	Conditions	Typ	Guaranteed Limit	Units
t_{PHL} , t_{PLH}	Maximum Propagation Delay		8	15	ns

AC Electrical Characteristics

$V_{CC} = 2.0V$ to $6.0V$, $C_L = 50 \text{ pF}$, $t_r = t_f = 6 \text{ ns}$ (unless otherwise specified)

Symbol	Parameter	Conditions	V_{CC}	$T_A = 25^\circ C$		74HC	54HC	Units
						$T_A = -40$ to $85^\circ C$	$T_A = -55$ to $125^\circ C$	
				Typ	Guaranteed Limits			
t_{PHL} , t_{PLH}	Maximum Propagation Delay		2.0V	45	90	113	134	ns
			4.5V	9	18	23	27	ns
			6.0V	8	15	19	23	ns
t_{ILH} , t_{IHL}	Maximum Output Rise and Fall Time		2.0V	30	75	95	110	ns
			4.5V	8	15	19	22	ns
			6.0V	7	13	16	19	ns
C_{PD}	Power Dissipation Capacitance (Note 5)	(per gate)		20				pF
C_{IN}	Maximum Input Capacitance			5	10	10	10	pF

Note 5: C_{PD} determines the no load dynamic power consumption, $P_D = C_{PD} V_{CC}^2 f + I_{CC} V_{CC}$, and the no load dynamic current consumption, $I_S = C_{PD} V_{CC} f + I_{CC}$.

Note 6: Refer to back of this section for Typical MMS474HC AC Switching Waveforms and Test Circuits.



MM54HC04/MM74HC04 Hex Inverter

General Description


These Inverters utilize microCMOS Technology, 3.5 micron silicon gate P-well CMOS, to achieve operating speeds similar to LS-TTL gates with the low power consumption of standard CMOS integrated circuits.

The MM54HC04/MM74HC04 is a triple buffered inverter. It has high noise immunity and the ability to drive 10 LS-TTL loads. The 54HC/74HC logic family is functionally as well as pin-out compatible with the standard 54LS/74LS logic family. All inputs are protected from damage due to static discharge by internal diode clamps to V_{CC} and ground.

Features

- Typical propagation delay: 8 ns
- Fan out of 10 LS-TTL loads
- Quiescent power consumption: 10 μ W maximum at room temperature
- Typical input current: 10^{-5} μ A

Connection Diagram



TL/F/5069-1

TOP VIEW
MM54HC04/MM74HC04
54HC04 (J) 74HC04 (J,N)

Logic Diagram



1 of 6 Inverters

TL/F/5065-2

Absolute Maximum Ratings (Notes 1 & 2)

Supply Voltage (V_{CC})	-0.5 to +7.0V
DC Input Voltage (V_{IN})	-1.5 to $V_{CC} + 1.5V$
DC Output Voltage (V_{OUT})	-0.5 to $V_{CC} + 0.5V$
Clamp Diode Current (I_{IK}, I_{OK})	± 20 mA
DC Output Current, per pin (I_{OUT})	± 25 mA
DC V_{CC} or GND Current, per pin (I_{CC})	± 50 mA
Storage Temperature Range (T_{STG})	-65°C to +150°C
Power Dissipation (P_D) (Note 3)	500 mW
Lead Temperature (T_L) (Soldering 10 seconds)	260°C

Operating Conditions

	Min	Max	Units
Supply Voltage (V_{CC})	2	6	V
DC Input or Output Voltage (V_{IN}, V_{OUT})	0	V_{CC}	V
Operating Temperature Range (T_A)			
MM74HC	-40	+85	°C
MM54HC	-55	+125	°C
Input Rise or Fall Times (t_r, t_f)			
$V_{CC} = 2.0V$		1000	ns
$V_{CC} = 4.5V$		500	ns
$V_{CC} = 6.0V$		400	ns

DC Electrical Characteristics (Note 4)

Symbol	Parameter	Conditions	V_{CC}	$T_A = 25^\circ C$		74HC	54HC	Units
				$T_A = -40$ to $85^\circ C$			$T_A = -55$ to $125^\circ C$	
				Typ	Guaranteed Limits			
V_{IH}	Minimum High Level Input Voltage		2.0V	1.5	1.5	1.5	V	
			4.5V	3.15	3.15	3.15	V	
			6.0V	4.2	4.2	4.2	V	
V_{IL}	Maximum Low Level Input Voltage		2.0V	0.3	0.3	0.3	V	
			4.5V	0.9	0.9	0.9	V	
			6.0V	1.2	1.2	1.2	V	
V_{OH}	Minimum High Level Output Voltage	$V_{IN} = V_{IL}$ $ I_{OUT} \leq 20 \mu A$	2.0V	2.0	1.9	1.9	1.9	V
			4.5V	4.5	4.4	4.4	4.4	V
			6.0V	6.0	5.9	5.9	5.9	V
		$V_{IN} = V_{IL}$ $ I_{OUT} \leq 4.0$ mA $ I_{OUT} \leq 5.2$ mA	4.5V	4.2	3.98	3.84	3.7	V
			6.0V	5.7	5.48	5.34	5.2	V
V_{OL}	Maximum Low Level Output Voltage	$V_{IN} = V_{IH}$ $ I_{OUT} \leq 20 \mu A$	2.0V	0	0.1	0.1	0.1	V
			4.5V	0	0.1	0.1	0.1	V
			6.0V	0	0.1	0.1	0.1	V
		$V_{IN} = V_{IH}$ $ I_{OUT} \leq 4.0$ mA $ I_{OUT} \leq 5.2$ mA	4.5V	0.2	0.26	0.33	0.4	V
			6.0V	0.2	0.26	0.33	0.4	V
I_{IN}	Maximum Input Current	$V_{IN} = V_{CC}$ or GND	6.0V		± 0.1	± 1.0	± 1.0	μA
I_{CC}	Maximum Quiescent Supply Current	$V_{IN} = V_{CC}$ or GND $I_{OUT} = 0 \mu A$	6.0V		2.0	20	40	μA

Note 1: Absolute Maximum Ratings are those values beyond which damage to the device may occur.

Note 2: Unless otherwise specified all voltages are referenced to ground.

Note 3: Power Dissipation temperature derating — plastic "N" package: -12 mW/°C from 65°C to 85°C; ceramic "J" package: -12 mW/°C from 100°C to 125°C.

Note 4: For a power supply of 5V $\pm 10\%$ the worst case output voltages (V_{OH} and V_{OL}) occur for HC at 4.5V. Thus the 4.5V values should be used when designing with this supply. Worst case V_{IH} and V_{IL} occur at $V_{CC} = 5.5V$ and 4.5V respectively. (The V_{IH} value at 5.5V is 3.85V.) The worst case leakage current (I_{IK} , I_{CC} , and I_{OZ}) occur for CMOS at the higher voltage and so the 6.0V values should be used.

AC Electrical Characteristics

$V_{CC} = 5V$, $T_A = 25^\circ C$, $C_L = 15\text{ pF}$, $t_r = t_f = 6\text{ ns}$

Symbol	Parameter	Conditions	Typ	Guaranteed Limit	Units
t_{PHL} , t_{PLH}	Maximum Propagation Delay		8	15	ns


AC Electrical Characteristics

$V_{CC} = 2.0V$ to $6.0V$, $C_L = 50\text{ pF}$, $t_r = t_f = 6\text{ ns}$ (unless otherwise specified)

Symbol	Parameter	Conditions	V_{CC}	$T_A = 25^\circ C$		74HC	54HC	Units
				Typ		$T_A = -40\text{ to }85^\circ C$	$T_A = -55\text{ to }125^\circ C$	
t_{PHL} , t_{PLH}	Maximum Propagation Delay		2.0V	55	95	120	145	ns
			4.5V	11	19	24	29	ns
			6.0V	9	16	20	24	ns
t_{LH} , t_{HL}	Maximum Output Rise and Fall Time		2.0V	30	75	95	110	ns
			4.5V	8	15	19	22	ns
			6.0V	7	13	16	19	ns
C_{PD}	Power Dissipation Capacitance (Note 5)	(per gate)		20				pF
C_{IN}	Maximum Input Capacitance			5	10	10	10	pF

Note 1: C_{PD} determines the no load dynamic power consumption, $P_D = C_{PD} V_{CC}^2 f + I_{CC} V_{CC}$, and the no load dynamic current consumption, $I_S = C_{PD} V_{CC} f + I_{CC}$.

Note 2: Refer to back of this section for Typical MM5474HC AC-Switching Waveforms and Test Circuits.



MM54HC32/MM74HC32 Quad 2-Input OR Gate


General Description

These OR gates utilize microCMOS Technology, 3.5 micron silicon gate P-well CMOS, to achieve operating speeds similar to LS-TTL gates with the low power consumption of standard CMOS integrated circuits. All gates have buffered outputs, providing high noise immunity and the ability to drive 10 LS-TTL loads. The 54HC/74HC logic family is functionally as well as pin-out compatible with the standard 54LS/74LS logic family. All inputs are protected from damage due to static discharge by internal diode clamps to V_{CC} and ground.


Features

- Typical propagation delay: 10 ns
- Wide power supply range: 2–6V
- Low quiescent current: 20 μ A maximum (74HC series)
- Low input current: 1 μ A maximum
- Fanout of 10 LS-TTL loads

Connection Diagram



Logic Diagram



Absolute Maximum Ratings (Notes 1 & 2)

Supply Voltage (V_{CC})	-0.5 to +7.0V
DC Input Voltage (V_{IN})	-1.5 to $V_{CC} - 1.5V$
DC Output Voltage (V_{OUT})	-0.5 to $V_{CC} - 0.5V$
Clamp Diode Current (I_{IK}, I_{OK})	± 20 mA
DC Output Current, per pin (I_{OUT})	± 25 mA
DC V_{CC} or GND Current, per pin (I_{CC})	± 50 mA
Storage Temperature Range (T_{STG})	-65°C to +150°C
Power Dissipation (P_D) (Note 3)	500 mW
Lead Temperature (T_L) (Soldering 10 seconds)	260°C

Operating Conditions

	Min	Max	Units
Supply Voltage (V_{CC})	2	6	V
DC Input or Output Voltage (V_{IN}, V_{OUT})	0	V_{CC}	V
Operating Temperature Range (T_A)			
MM74HC	-40	+85	°C
MM54HC	-55	+125	°C
Input Rise or Fall Times (t_r, t_f)			
$V_{CC} = 2.0V$		1000	ns
$V_{CC} = 4.5V$		500	ns
$V_{CC} = 6.0V$		400	ns

DC Electrical Characteristics (Note 4)

Symbol	Parameter	Conditions	V_{CC}	$T_A = 25^\circ C$		74HC $T_A = -40$ to $85^\circ C$		54HC $T_A = -55$ to $125^\circ C$		Units
				Typ	Guaranteed Limits					
V_{OH}	Minimum High Level Input Voltage		2.0V	1.5	1.5	1.5	1.5	V		
			4.5V	3.15	3.15	3.15	V			
			6.0V	4.2	4.2	4.2	V			
V_{OL}	Maximum Low Level Input Voltage		2.0V	0.3	0.3	0.3	V			
			4.5V	0.9	0.9	0.9	V			
			6.0V	1.2	1.2	1.2	V			
V_{OH}	Minimum High Level Output Voltage	$V_{IN} = V_{IH}$ or V_{IL} $I_{OUT} \leq 20 \mu A$	2.0V	2.0	1.9	1.9	V			
			4.5V	4.5	4.4	4.4	V			
		6.0V	6.0	5.9	5.9	V				
		$V_{IN} = V_{IH}$ or V_{IL} $I_{OUT} \leq 4.0$ mA	4.5V	4.7	3.98	3.84	V			
			6.0V	5.2	5.48	5.34	V			
		$I_{OUT} \leq 5.2$ mA	4.5V				V			
6.0V					V					
V_{OL}	Maximum Low Level Output Voltage	$V_{IN} = V_{IL}$ $I_{OUT} \leq 20 \mu A$	2.0V	0	0.1	0.1	V			
			4.5V	0	0.1	0.1	V			
		6.0V	0	0.1	0.1	V				
		$V_{IN} = V_{IL}$ $I_{OUT} \leq 4.0$ mA	4.5V	0.2	0.26	0.33	V			
			6.0V	0.2	0.26	0.33	V			
		$I_{OUT} \leq 5.2$ mA	4.5V				V			
6.0V					V					
I_{IH}	Maximum Input Current	$V_{IN} = V_{CC}$ or GND	6.0V	± 0.1	± 1.0	± 1.0	μA			
I_{CC}	Maximum Quiescent Supply Current	$V_{IN} = V_{CC}$ or GND, $I_{OUT} = 0 \mu A$	6.0V	2.0	20	40	μA			

Note 1: Absolute Maximum Ratings are those values beyond which damage to the device may occur.

Note 2: Unless otherwise specified all voltages are referenced to ground.

Note 3: Power Dissipation temperature derating: plastic "N" package: -12 mW/°C from 65°C to 85°C ceramic "J" package: -12 mW/°C from 100°C to 125°C.

Note 4: For a power supply of 5V $\pm 10\%$ the worst case output voltages (V_{OH} and V_{OL}) occur for HC at 4.5V. Thus the 4.5V values should be used when designing with this supply. Worst case V_{IH} and V_{IL} occur at $V_{CC} = 5.5V$ and 4.5V respectively. (The V_{IH} value at 5.5V is 3.85V.) The worst case leakage current (I_{IH} , I_{IL} and I_{CC}) occur for CMOS at the higher voltage and so the 6.0V values should be used.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Electrical Characteristics

$V_{CC} = 5V$, $T_A = 25^\circ C$, $C_L = 15 \text{ pF}$, $t_r = t_f = 6 \text{ ns}$ (Note 6)

Symbol	Parameter	Conditions	Typ	Guaranteed Limit*	Units
t_{PHL} , t_{PLH}	Maximum Propagation Delay		10	18	ns

AC Electrical Characteristics

$V_{CC} = 2.0V$ to $6.0V$, $C_L = 50 \text{ pF}$, $t_r = t_f = 6 \text{ ns}$ (unless otherwise specified) (Note 6)

Symbol	Parameter	Conditions	V_{CC}	$T_A = 25^\circ C$		74HC	54HC
				Typ	Guaranteed Limits	$T_A = -40 \text{ to } 85^\circ C$	$T_A = -55 \text{ to } 125^\circ C$
t_{PHL} , t_{PLH}	Maximum Propagation Delay		2.0V	30	100	125	150
			4.5V	12	20	25	30
			6.0V	9	17	21	25
t_{TLH} , t_{THL}	Maximum Output Rise and Fall Time		2.0V	30	75	95	110
			4.5V	8	15	19	22
			6.0V	7	13	16	19
C_{PD}	Power Dissipation Capacitance (Note 5)	(per gate)		50			
C_{IN}	Maximum Input Capacitance			5	10	10	10

Note 5: C_{PD} determines the no load dynamic power consumption, $P_D = C_{PD} V_{CC}^2 f + I_{CC} V_{CC}$, and the no load dynamic current consumption, $I_S = C_{PD} V_{CC} f + I_{CC}$.

Note 6: Refer to back of this section for Typical MM5474HC AC Switching Waveforms and Test Circuits



Voltage Comparators

LM139/239/339, LM139A/239A/339A, LM2901, LM3302 Low Power Low Offset Voltage Quad Comparators General Description

The LM139 series consists of four independent precision voltage comparators with an offset voltage specification as low as 2 mV max for all four comparators. These were designed specifically to operate from a single power supply over a wide range of voltages. Operation from split power supplies is also possible and the low power supply current drain is independent of the magnitude of the power supply voltage. These comparators also have a unique characteristic in that the input common-mode voltage range includes ground, even though operated from a single power supply voltage.

Application areas include limit comparators, simple analog to digital converters; pulse, squarewave and time delay generators; wide range VCO; MOS clock drivers; multivibrators and high voltage digital logic gates. The LM139 series was designed to directly interface with TTL and CMOS. When operated from both plus and minus power supplies, they will directly interface with MOS logic—where the low power drain of the LM339 is a distinct advantage over standard comparators.

Advantages

- High precision comparators
- Reduced V_{OS} drift over temperature



- Eliminates need for dual supplies
- Allows sensing near gnd
- Compatible with all forms of logic
- Power drain suitable for battery operation

Features

- Wide single supply voltage range or dual supplies
LM139 series, 2 V_{DC} to 36 V_{DC} or
LM139A series, LM2901 ±1 V_{DC} to ±18 V_{DC}
LM3302 2 V_{DC} to 28 V_{DC}
or ±1 V_{DC} to ±14 V_{DC}
- Very low supply current drain (0.8 mA) — independent of supply voltage (2 mW/comparator at +5 V_{DC})
- Low input biasing current 25 nA
- Low input offset current ±5 nA and offset voltage ±3 mV
- Input common-mode voltage range includes gnd
- Differential input voltage range equal to the power supply voltage
- Low output 250 mV at 4 mA saturation voltage
- Output voltage compatible with TTL, DTL, ECL, MOS and CMOS logic systems

LM139/LM239/LM339,
LM139A/LM239A/LM339A, LM2901, LM3302


Schematic and Connection Diagrams




Order Number LM139J, LM139AJ,
LM239J, LM239AJ, LM339J,
LM339AJ, LM2901J or LM3302J
See NS Package J14A

Order Number LM339N, LM339AN,
LM2901N or LM3302N
See NS Package N14A


Typical Applications (V⁺ = 5.0 V_{DC})



Basic Comparator



Driving CMOS



Driving TTL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LM139/LM239/LM339,
LM139A/LM239A/LM339A, LM2901, LM3302

Absolute Maximum Ratings




PARAMETER	LM139/LM239/LM339 LM139A/LM239A/LM339A LM2901	LM3302
Supply Voltage, V^+	36 VDC or ± 18 VDC	28 VDC or ± 14 VDC
Differential Input Voltage	36 VDC	28 VDC
Input Voltage	-0.3 VDC to +36 VDC	-0.3 VDC to +28 VDC
Power Dissipation (Note 1)	570 mW	570 mW
Modified DIP	900 mW	
Cavity DIP	800 mW	
Flat Pack	Continuous	
Output Short-Circuit to GND, (Note 2)	Continuous	
Input Current ($V_{IN} < -0.3$ VDC), (Note 3)	50 mA	50 mA
Operating Temperature Range	0°C to +70°C	-40°C to +85°C
LM339A	-25°C to +85°C	
LM239A	-40°C to +85°C	
LM2901	-65°C to +125°C	
LM139A	-65°C to +150°C	
Storage Temperature Range	300°C	
Lead Temperature (Soldering, 10 seconds)		

Electrical Characteristics ($V^+ = 5$ VDC, Note 4)




PARAMETER	CONDITIONS	LM139		LM239, LM339		LM2901		LM3302		UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	
Input Offset Voltage	$T_A = 25^\circ\text{C}$, (Note 6)	±1.0	±2.0	±1.0	±2.0	±2.0	±5.0	±2.0	±5.0	mVDC
Input Bias Current	$I_{IN(1)}$ or $I_{IN(2)}$ with Output in Linear Range, $T_A = 25^\circ\text{C}$, (Note 5)	25	100	25	100	25	250	25	250	nADC
Input Offset Current	$I_{IN(1)}$ - $I_{IN(2)}$, $T_A = 25^\circ\text{C}$	±3.0	±25	±3.0	±25	±3.0	±25	±3.0	±25	nADC
Input Common-Mode Voltage Range	$T_A = 25^\circ\text{C}$, (Note 6)	0	$V^+ - 1.5$	0	$V^+ - 1.5$	0	$V^+ - 1.5$	0	$V^+ - 1.5$	VDC
Supply Current	$R_L = \infty$ on all Comparators, $T_A = 25^\circ\text{C}$ $R_L = \infty$, $V^+ = 30\text{V}$, $T_A = 25^\circ\text{C}$	0.8	2.0	0.8	2.0	0.8	2.0	0.8	2.0	mADC
Voltage Gain	$R_L \geq 15\text{ k}\Omega$, $V^+ = 15$ VDC (Tie Support Large VO Swing), $T_A = 25^\circ\text{C}$	50	200	50	200	50	200	50	200	mADC
	$V_{IN} = \text{TTL Logic Swing}$, $V_{REF} = 1.4$ VDC, $V_{RL} = 6$ VDC, $R_L = 6.1\text{ k}\Omega$, $T_A = 25^\circ\text{C}$	300	300	300	300	300	300	300	300	V/mV
Large Signal Response Time		1.3	1.3	1.3	1.3	1.3	1.3	1.3	1.3	ns
Response Time	$V_{RL} = 6$ VDC, $R_L = 6.1\text{ k}\Omega$, $T_A = 25^\circ\text{C}$, (Note 7)	1.3	1.3	1.3	1.3	1.3	1.3	1.3	1.3	ns
Input Offset Voltage	(Note 8)	±0	±0	±0	±0	±0	±0	±0	±0	mVDC
Input Offset Current	$I_{IN(1)}$ or $I_{IN(2)}$ with Output in Linear Range	±100	±100	±100	±100	±100	±100	±100	±100	nADC
Input Bias Current		300	300	300	300	300	300	300	300	nADC
Input Common-Mode Voltage Range		0	$V^+ - 2.0$	0	$V^+ - 2.0$	0	$V^+ - 2.0$	0	$V^+ - 2.0$	VDC
Saturation Voltage	$V_{IN(1)} \geq 1$ VDC, $V_{IN(2)} = 0$, $I_{SINK} \leq 4$ mA	700	700	700	700	400	700	400	700	mVDC
Output Leakage Current	$V_{IN(1)} \geq 1$ VDC, $V_{IN(2)} = 0$, $V_O = 30$ VDC	1.0	1.0	1.0	1.0	1.0	1.0	1.0	1.0	μ ADC
Differential Input Voltage	Keep all $V_{IN} \geq 0$ VDC (or V^- if used), (Note 8)	36	36	36	36	36	36	36	36	VDC

LM139/LM239/LM339,
LM139A/LM239A/LM339A, LM2901, LM3302

Typical Performance Characteristics LM139/LM239/LM339, LM139A/LM239A/LM339A



Typical Performance Characteristics LM2901



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Application Hints

The LM139 series are high gain, wide bandwidth devices which, like most comparators, can easily oscillate if the output lead is inadvertently allowed to couple to the inputs via stray capacitance. This shows up only during the output transition intervals as the comparator changes states. Power supply bypassing is not required to solve this problem. Standard PC board layout is helpful as it reduces stray input-output coupling. Reducing the input resistors to $< 10\text{ k}\Omega$ reduces the feedback signal levels and finally, adding even a small amount (1 to 10 mV) of positive feedback (hysteresis) causes such a rapid transition that oscillations due to stray feedback are not possible. Simply socketing the IC and attaching resistors to the pins will cause input-output oscillations during the small transition intervals unless hysteresis is used. If the input signal is a pulse waveform, with relatively fast rise and fall times, hysteresis is not required.

All pins of any unused comparators should be grounded.

The bias network of the LM139 series establishes a quiescent current which is independent of the magnitude of the power supply voltage over the range of from 2 V_{DC} to 30 V_{DC} .


It is usually unnecessary to use a bypass capacitor across the power supply line.

The differential input voltage may be larger than V^+ without damaging the device. Protection should be provided to prevent the input voltages from going negative more than $-0.3\text{ V}_{\text{DC}}$ (at 25°C). An input clamp diode can be used as shown in the applications section.


The output of the LM139 series is the uncommitted collector of a grounded-emitter NPN output transistor. Many collectors can be tied together to provide an output OR'ing function. An output pull-up resistor can be connected to any available power supply voltage within the permitted supply voltage range and there is no restriction on this voltage due to the magnitude of the voltage which is applied to the V^+ terminal of the LM139A package. The output can also be used as a simple SPST switch to ground (when a pull-up resistor is not used). The amount of current which the output device can sink is limited by the drive available (which is independent of V^+) and the β of this device. When the maximum current limit is reached (approximately 16 mA), the output transistor will come out of saturation and the output voltage will rise very rapidly. The output saturation voltage is limited by the approximately 60Ω r_{sat} of the output transistor. The low offset voltage of the output transistor (1 mV) allows the output to clamp essentially to ground level for small load currents.

LM139/LM239/LM339,
LM139A/LM239A/LM339A, LM2901, LM3302


Typical Applications ($V^+ = 15\text{ V}_{\text{DC}}$)




AND Gate



OR Gate




One-Shot Multivibrator




Bi-Stable Multivibrator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Applications (Continued) ($V^+ = 15 V_{DC}$)




One-Shot Multivibrator with Input Lock Out




Large Fan-in AND Gate




Time Delay Generator



ORing the Outputs




Squarewave Oscillator




Pulse Generator

* FOR LARGE RATINGS OF R1, R2, D1 CAN BE OMITTED


Typical Applications (Continued) ($V^+ = 5 V_{DC}$)




Low Frequency Op Amp




Low Frequency Op Amp
($V_0 = 0V$ for $V_{IN} = 0V$)



Transducer Amplifier




Low Frequency Op Amp with Offset Adjust




Zero Crossing Detector (Single Power Supply)


Split-Supply Applications ($V^+ = +15 V_{DC}$ and $V^- = -15 V_{DC}$)



MOS Clock Driver




Zero Crossing Detector




Comparator with a Negative Reference


Applications (Continued) ($V^+ = 5\text{ V}_{DC}$)




Non-Inverting Comparator with Hysteresis




Inverting Comparator with Hysteresis



Comparing Input Voltages of Opposite Polarity




Basic Comparator




* OR LOGIC GATE WITHOUT PULL UP RESISTOR


Output Strobbing



Two-Decade High-Frequency VCO



Limit Comparator



Crystal Controlled Oscillator