



เครื่องส่งเคราะห์ความถี่แบบโปรแกรมได้

PROGRAMMABLE CARRIER FREQUENCY SYNTHESIZER



วัน เดือน ปี 18 มี.ค. 2537
เลขทะเบียน 034816
เลขเรียกหนังสือ T 27112 8.6

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต
สาขาวิชาเทคโนโลยีอิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2537

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำออก
034816

หัวข้อปริญญานิพนธ์

เครื่องสังเคราะห์ความถี่แบบโปรแกรมได้

PROGRAMMABLE CARRIER FREQUENCY SYNTHESIZER

คณะผู้จัดทำ

นายชาญศักดิ์ อรุณรัตน์ 36012005

นายนิกร นงน้อม 36012012

อาจารย์ที่ปรึกษา

อ.คณชัย สุขเจริญผล

สาขา

เทคโนโลยีอิเล็กทรอนิกส์

ภาควิชา

เทคนิคอุตสาหกรรม

ปีการศึกษา

2537

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง
อนุมัติให้ ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษา ตามหลักสูตรอุตสาหกรรม
ศาสตร์บัณฑิต

คณะกรรมการสอบปริญญานิพนธ์

ประธานกรรมการ

()

กรรมการ

()

กรรมการ

()

กรรมการ

()

ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องส่งเคราะห์ความถี่แบบโปรแกรมได้

โดย นายชาญศักดิ์ อรุณรัตน์ รหัส 36021005
 นายนิกร นงน้อม รหัส 36012012

อาจารย์ที่ปรึกษา อ.คตชัย สุขเจริญผล
 ปีการศึกษา 2537

บทคัดย่อ

โครงการฉบับนี้จะกล่าวถึง การออกแบบวงจรสังเคราะห์ความถี่ชนิดโปรแกรมได้ โดยการใช้เฟสล็อกในการควบคุมการผลิตความถี่โดยใช้ไอซีเบอร์ MC 145152P ซึ่งภายในของไอซีตัวนี้จะมีตัวหารความถี่ให้ค่าลง ก่อนที่จะนำไปเปรียบเทียบกับความถี่อ้างอิงที่เฟสล็อกเตอร์ ที่อยู่ภายในเช่นเดียวกัน เพื่อจะนำไปเปรียบเทียบความแตกต่างเฟส แล้วค่าความต่างเฟสที่ได้จะถูกเปลี่ยนให้เป็นค่าแรงดัน โดยดูปพิลเตอร์จะให้แรงดันที่ได้ ไปควบคุมการผลิตความถี่ของวงจรผลิตความถี่ควบคุมด้วยแรงดัน(VOLTAGE CONTROL OSCILLATOR) โดยจะออกแบบการทำงานในโครงการนี้จะให้อยู่ในช่วงความถี่ 10 MHZ-150 MHZ ในการเลือกความถี่จะใช้การโปรแกรมโดยใช้ไมโครคอนโทรลเลอร์ในการควบคุมในการเลือกค่าความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PROGRAMMABLE CARRIER FREQUENCY SYNTHESIZER

BY MR.CHANSAK ARUNRAT NO.36012005
MR.NIKORN NONGNIM NO.36012012

ADVISER MR.DOLACHAI SOOKCHAROENPHOL
YEAR 1995

ABSTRACT

This project will be mentioned about to design the programmable carrier frequency synthesizer and used Phase Lock Loop to control for generating the frequency by MC145152P . The IC Internal structure have included the frequency divider circuit for divider frequency to decrease frequency before for compare with the reference frequency at the Phase Detector. The function of phase detector is used to compare difference of the phase and value of phase different to changed the error voltage by loop filter. This voltage is used to control the generated frequency of Voltage Control Oscillator (VCO). This project is to designed the frequency during 10-150 MHz. The frequency is selected by program control from the micro controller to control the number of divider for selected the frequency.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ปริญญาานิพนธ์ฉบับนี้สำเร็จลุล่วงไปได้ ด้วยความช่วยเหลืออย่างดียิ่งของอาจารย์
 คลชัย สุขเจริญผล อาจารย์ที่ปรึกษาปริญญาานิพนธ์ ซึ่งท่านได้ให้คำแนะนำและข้อคิด
 เห็นต่างๆ ของการทำปริญญาานิพนธ์

ทำยนี้ คณะจัดทำใคร่ขอกราบขอพระคุณ บิดา-มารดา ซึ่งสนับสนุนในด้านการ
 เงินและให้กำลังใจจนสำเร็จการศึกษา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อภาษาไทย	ก
บทคัดย่อภาษาอังกฤษ	ข
กิตติกรรมประกาศ	ค

บทที่

1. บทนำ	1
2. หลักการทั่วไปในการสังเคราะห์ความถี่	2
ระบบสังเคราะห์ความถี่	2
การวิเคราะห์เฟสล็อกกลุ๊ป	8
เฟสดีเทกเตอร์	24
ลูปฟิลเตอร์	27
วงจรผลิตความถี่ควบคุมด้วยแรงดัน	35
วงจรหารแบบสอง โมดูลัส	39
3. การทดลอง VCO	41
4. การออกแบบเฟสล็อกกลุ๊ป	45
5. คุณสมบัติของบอร์ดคอนโทรล	52
6. สรุปและผลการทดลอง	62

เอกสารอ้างอิง

ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

วงจรสังเคราะห์ความถี่หรือฟรีควเอนซ์ซินทีไซเซอร์(Frequency Synthesizer) เป็นวงจรที่สามารถผลิตความถี่ได้หลายๆค่าที่เอาต์พุทโดยใช้วงจรผลิตความถี่ที่มีสัญญาณอ้างอิงภายในวงจรเพียงสัญญาณเดียว ปัจจุบันเป็นที่นิยมใช้กันมากในเครื่องมือสื่อสารสมัยใหม่ เพราะวงจรสังเคราะห์ความถี่เป็นความถี่ที่มีเสถียรภาพสูงทั้งทางด้านความถี่และขนาดรวมทั้งสามารถควบคุมการทำงานได้สะดวก การสังเคราะห์ความถี่สามารถทำได้ทั้งทางตรงและทางอ้อม แต่ในปัจจุบันนิยมใช้การสังเคราะห์ความถี่โดยทางอ้อม (Indirect Coherent Synthesizer) ซึ่งอาศัยการทำงานของวงจรเฟสล็อกกลูป (Phase Locked Loop) ซึ่งสามารถกระทำได้ทั้งแบบอนาล็อกและดิจิตอล ซึ่งจะใช้คอมพิวเตอรืเป็นตัวควบคุมการทำงาน

วงจรสังเคราะห์ความถี่โดยตรงแบบดิจิตอล สามารถสัญญาณได้หลายรูปแบบขึ้นอยู่กับโปรแกรมแต่ก็มีข้อจำกัดในเรื่องความถี่สูงสุดจะขึ้นอยู่กับความเร็วของคอมพิวเตอรื สำหรับการสังเคราะห์แบบโดยตรงในปัจจุบันไม่นิยมกันเพราะสิ้นเปลืองอุปกรณ์อย่างมาก

สำหรับโครงการนี้จะแสดงการสังเคราะห์โดยวิธีทางอ้อม โดยการใช้เฟสล็อกกลูป ซึ่งในบางครั้งเราอาจเรียกได้ว่า การสังเคราะห์ความถี่แบบเฟสล็อกกลูป (phase Locked Loop Freequency Synthesizer)

บทที่ 2

หลักการโดยทั่วไปของการสังเคราะห์ความถี่

2.1 ระบบสังเคราะห์ความถี่

เครื่องรับส่งวิทยุในปัจจุบัน ส่วนใหญ่นิยมใช้วิธีสังเคราะห์ความถี่แบบทั้งนั้นวงจรที่ทำหน้าที่สังเคราะห์ความถี่เรียกว่าซินทีไซเซอร์ซึ่งแปรว่าสังเคราะห์ ด้วยวิธีสังเคราะห์ความถี่นี้ ทำให้เครื่องรับและเครื่องส่งวิทยุมีการพัฒนาขีดความสามารถขึ้นสามารถโปรแกรมความถี่ใช้งานได้ทำให้เกิดความคล่องตัวในวงการสื่อสารเป็นอย่างมาก

2.1.1 วิธีสังเคราะห์ความถี่

วงจรสังเคราะห์ความถี่คือวงจรที่ทำหน้าที่ผลิตสัญญาณความถี่ขนาดพอเหมาะและมีขนาดความถี่ตามต้องการ การโปรแกรมสามารถทำได้โดยการตั้งสวิทหรือปุ่ม แต่ในปัจจุบันนิยมใช้วิธีสังเคราะห์ด้วย Computer

ช่วงความถี่ใช้งานของวงจรสังเคราะห์ความถี่จะจำกัดอยู่ในช่วงที่แน่นอนแล้วแต่การใช้งาน และความละเอียดของความถี่ที่เปลี่ยนไปเรียกว่า รีโซลูชัน


วิธีการสังเคราะห์ความถี่แบ่งออกได้เป็น 2 วิธีคือ

2.1.1.1 วิธีสังเคราะห์โดยตรง (Direct Synthesis) ซึ่งต้องใช้ความถี่หลายๆค่ามาผสมกันเพื่อให้ได้ความถี่ที่ต้องการ โดยปกติใช้ xtal หลายชุด

2.1.1.2 วิธีสังเคราะห์โดยทางอ้อม (Indirect Synthesis) วิธีการนี้อาศัยหลักการของเฟสล็อกคูป (Phase Locked Loop) โดยการกำเนิดสัญญาณจากวงจรออสซิลเลเตอร์ ซึ่งควบคุมความถี่โดยปรับแรงดันที่เรียกว่า VCO สัญญาณจาก VCO จะถูกป้อนกลับมาเปรียบเทียบกับความถี่อ้างอิงจากนั้นนำความถี่ที่คลาดเคลื่อนแปลงเป็นแรงดัน ไปทำการควบคุมการผลิตความถี่ของ VCO อีกครั้งหนึ่ง

2.1.2 เฟสล็อกลูป(Phase Lock Loop)PLL

เฟสล็อกลูปเป็นระบบป้อนกลับที่บังคับให้วงจรออสซิลเลเตอร์มีความถี่หรือเฟสเปลี่ยนแปลงไปตามความถี่หรือเฟสของสัญญาณอ้างอิงภายนอก เฟสล็อกลูปประกอบด้วยภาคสำคัญ3ภาคคือ เฟสดีเท็คเตอร์(Phase Detector) ลูปฟิลเตอร์(Loop Filter) และภาค VCO ดังรูป



รูป 2.1 แสดงแผนผังเบื้องต้นของเฟสล็อกลูป


สมมุติว่ามีสัญญาณความถี่อ้างอิงภายนอกเป็นสัญญาณรายคาบ (Periodic) เข้ามาที่อินพุท ภาคเทียบเฟสทำหน้าที่เปรียบเทียบเฟสระหว่างสัญญาณอ้างอิง

2.1.3 การใช้เฟสล็อกลูปในการสังเคราะห์ความถี่

การสังเคราะห์ความถี่มีอยู่หลายรูปแบบ ตัวอย่างที่จะกล่าวดังต่อไปนี้เป็นการสังเคราะห์ความถี่ซึ่งมีการกำหนดความถี่แต่ละขั้นมีค่าเท่ากับความถี่อ้างอิง(f_r)

2.1.3.1 เฟสล็อกลูปโดยตรง


วิธีการสังเคราะห์แบบนี้ใช้ เฟสล็อกลูปแบบโดยตรงนับว่าเป็นวิธีการที่ง่าย โดยความถี่เอาท์พุทมีค่าเป็น N เท่าของความถี่อ้างอิง ดังรูปที่ 2.2 ในที่นี้ vco ต้องสามารถทำงานได้ตลอดย่านความถี่เอาท์พุท ซึ่งความถี่อาจขึ้นไปถึง 200 MHz อย่างไรก็ตามการที่ทำงานที่โปรแกรมเป็นคั้งหาร N นั้นมีราคาแพง เราจึงจำเป็นต้องปรับปรุงวิธีการสังเคราะห์ความถี่เป็นแบบอื่น



รูปที่ 2.2 แสดงการสังเคราะห์ความถี่เฟสล็อกแบบโดยตรง

2.1.3.2 เฟสล็อกแบบคูณความถี่

รูปที่ 2.3 เราจะหารความถี่อ้างอิงลง 9 เท่าก่อนที่จะป้อนให้แก่วงจรเฟสดีเทคเตอร์ และเอาที่พุดจาก VCO ก็คูณความถี่ขึ้นไป 9 เท่า วิธีนี้ช่วยลดความถี่การทำงานของวงจรหาร N ลงแต่ก็ ทำให้การตอบสนองต่อการเปลี่ยนความถี่ของเฟสล็อกช้าลงเนื่องจากความถี่ที่ใช้ในการเทียบเฟสต่ำลง




รูปที่ 2.3 แสดงเฟสล็อกแบบคูณความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.3.4 เฟสล็อกกลุบบแบบพรีสเกลเลอร์

เฟสล็อกกลุบบในรูปที่ 2.4 ใช้วิธีการความถี่อ้างอิงลง P เท่าก่อนที่จะป้อนแก่วงจรเฟสดีเทคเตอร์และใช้วิธีคูณความถี่ขึ้นไป P เท่าภายในลูบแทนที่จะคูณความถี่ภายนอกลูบ ดังเช่น เฟสล็อกกลุบบแบบคูณความถี่วงจร VCO ในกรณีนี้ต้องทำงานขึ้นไปถึงความถี่ที่ใช้งาน โดยไม่ต้องมีวงจรถูคูณ(MULTIPLIER)


วงจรมหาร P เป็นชุดวงจรฟลิปฟลอปธรรมดาซึ่งตัวหารกำหนดไว้ตายตัวและสามารถทำงานที่ความถี่สูงได้ เราเรียกวงจรนี้ว่าวงจรมหารพรีสเกลเลอร์ ส่วนวงจรมหาร N ซึ่งโปรแกรมตัวหารได้นั้นทำงานที่ความถี่ต่ำลงเช่นเดียวกับเช่นเดียวกับเฟสล็อกกลุบบในรูปที่ 2.3



รูปที่ 2.4 แสดงเฟสล็อกกลุบบแบบพรีสเกลเลอร์

2.1.3.5 เฟสล็อกกลุบบแบบพรีสเกลสองโมดูลัส (Dual Modulus Prescaler)


เฟสล็อกกลุบบ ในรูปที่ 2.5 ใช้พรีสเกลเลอร์เช่นเดียวกันกับเช่นเดียวกันกับในรูปที่ 2.4 เว้นแต่วงจรพรีสเกลเลอร์นี้ไม่ใช่เป็นวงจรมหารค่าตายตัว P แต่เป็นวงจรมหารเปลี่ยนค่าได้ระหว่าง P กับ $P+1$ เราเรียกพรีสเกลเลอร์สองโมดูลัส(เลือกตัวหาร P ก็ได้ หรือจะเลือก $P+1$ ก็ได้)วงจรมหาร N ซึ่งโปรแกรมตัวหารได้นั้นทำงานที่ความถี่ต่ำลง



รูปที่ 2.5 แสดงพรีสเกลเลอร์แบบสองโมดูลัส

2.1.3.6 เฟสล็อกคูลแบบมิกซิงนอกคูล

เฟสล็อกคูล ในรูปที่ 2.6 อาศัยความถี่อีกความถี่หรือเพื่อผสม (MIXER) กับความถี่ VCO ให้เอาที่พหุของเฟสล็อกคูลมีความถี่สูงขึ้นในที่นี้เราปรับขึ้นความถี่ได้แต่ละขั้นเท่ากับความถี่อ้างอิง เท่ากับผลรวมของความถี่เดิมผสมกับความถี่จาก VCO




รูปที่ 2.6 แสดงมิกซิงนอกคูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.3.7 เฟสล็อกแบบมิกซิงในรูป

จากในรูป 2.7 เป็นการมิกอีกแบบหนึ่งซึ่งนำการผสมมาใช้ในรูปสัญญาณจาก VCO และความถี่ที่ได้จากการมิก(fm)จะป้อนกลับได้ความถี่ต่ำลงแล้วจึงป้อนเข้าสู่ วงจรนับหาร N ความถี่เอาต์พุตที่ได้เท่ากับผลรวมของความถี่ที่นำมาผสมกับความถี่ VCO



รูปที่ 2.7 แสดงเฟสล็อกแบบมิกซิงในรูป

2.1.4 คุณสมบัติของวงจรสังเคราะห์ความถี่

นอกจากวงจรสังเคราะห์ความถี่จะต้องมีคุณสมบัติเกี่ยวกับช่วงความถี่(frequency range)ที่จะต้องผลิตและ ไซลูชั่นระหว่างนั้นแล้ว คุณสมบัติอื่นๆของวงจรสังเคราะห์ความถี่ ก็มีความสำคัญสำหรับเครื่องรับ-ส่งวิทยุอีกด้วย


โดยปกติ วงจรสังเคราะห์ความถี่จะสามารถกำเนิดสัญญาณเพียงอย่างเดียวแต่เลือกความถี่ได้หลายค่าและความละเอียดของความถี่ขึ้นอยู่กับรี ไซลูชั่นในขณะที่เราเปลี่ยนค่าความถี่วงจรสังเคราะห์จะต้องล็อกความถี่ได้ในเวลาอันรวดเร็ว นั่นคือช่วงเวลาล็อก(Lock up Time)

วงจรสังเคราะห์ความถี่ที่ดีจะต้องผลิตสัญญาณเพียงความถี่เดียว ปราศจากความถี่แปลกปลอมต่างๆคุณสมบัตินี้เรียกว่าความบริสุทธิ์ของสเปกตรัม(Spectrum Purity)ค่าของฮาร์โมนิก(Harmonic)และสิ่งแปลกปลอม(Sperious)ต่างๆ จะต้องถูกกำจัดให้เหลือน้อยที่สุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความเที่ยงตรง(Accuracy)และเสถียรภาพ(Stability)ทางความถี่ของวงจรสังเคราะห์ความถี่ขึ้นอยู่กับสัญญาณอ้างอิงซึ่งโดยทั่วไปจะให้แร่ XTAL ดังนั้นวงจรสังเคราะห์ความถี่จะมีเสถียรภาพหรือไม่จึงขึ้นอยู่กับ XTAL OSCILLATOR

การวิเคราะห์เฟสล็อกคูล



$\theta_i(s)$ = Phase input

$\theta_e(s)$ = Phase error

$\theta_o(s)$ = Output Phase

$G(s)$ = Forward gain

$H(s)$ = Feedback gain

รูปที่ 2.8 ระบบป้อนกลับ

หลักสำคัญในการออกแบบ PLL หลักสำคัญจะอยู่ที่การใช้เทคนิคของ Laplace Transform

คำจำกัดความในค่าต่างๆ


เราสามารถให้ Laplace Transform วิเคราะห์หาค่าการตอบสนองของระบบ $F(t)$ ในรูปสมการเชิงซ้อน $F(s)$ โดยการตอบสนองของระบบจะมีทั้งช่วงที่เป็น Transient (ช่วงสวิง) และช่วงสถานะคงตัว(Stedy State) โดยที่ Laplace tranform จะใช้กับช่วงเวลาที่เป็นบวก ซึ่ง PLL จะถือสัญญาณได้ทั้ง Linear และ Non Linear ดังรูป

เราสามารถวิเคราะห์ความสัมพันธ์ได้เป็น

$$\theta_e(s) = 1/(1+G(s)H(s)) * \theta_i(s) \tag{1}$$

$$\theta_o(s) = G(s)/(1+G(s)H(s)) * \theta_i(s) \tag{2}$$

ค่า Parameter ต่างๆ ที่มีความสัมพันธ์กับ PLL ดังแสดงในรูปที่ 2



รูปที่ 2.9 Phase Lock Loop

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เฟสดีเทคเตอร์จะทำการสร้างแรงดันไฟฟ้าโดยอาศัยความแตกต่างระหว่างเฟสของสัญญาณอินพุต $\theta_i(s)$ และสัญญาณเอาต์พุตที่ผ่านการหาค่าเฉลี่ย $\theta_o(s)/N$ ซึ่งแรงดันไฟฟ้าที่ได้นี้จะนำไปควบคุม VCO หรือ VCM (Voltage Control Multiplier)

ดังนั้น VCO หรือ VCM โดยอาศัยอินพุตโวลต์เดจเป็นตัวเปลี่ยนแปลงความถี่ และความถี่ที่ได้คือ

$$f_o = Nf_i$$

ใน Forward Path จะประกอบด้วย เฟสดีเทคเตอร์ ฟิลเตอร์ และ VCO หรือ VCM ส่วนใน Feedback path จะประกอบด้วยโปรแกรมหาค่าเฉลี่ย ถ้าเราทำการปรับอัตราขยายใน Feedback path ให้มีค่าเป็นหนึ่ง($N=1$) ความถี่เอาต์พุตจะเท่ากับความถี่อินพุต

ค่าผิดพลาด (Error Constants)

$\theta_e(s)$ คือค่าผิดพลาดของเฟสระหว่างสัญญาณอินพุต $\theta_i(s)$ กับสัญญาณ Feedback $\theta_o(s)/N$ เราจะนำ $\theta_e(s)$ มาทำการวิเคราะห์หาค่า Steady State Transient โดยใช้ Laplace Transform ทำการวิเคราะห์หาค่าผิดพลาดของระบบจาก

เมื่อ
$$\lim [\theta_e(t)] = \lim [S\theta_e(s)]$$

$$\theta_e(s) = 1/(1+G(s)H(s)) * \theta_i(s)$$

และสัญญาณ input $\theta_i(s)$ เป็น Step function

$$\theta_i(t) = C_p \quad ; t > 0$$

$$\theta_i(s) = C_p/S$$

เมื่อ C_p คือ ขนาดของสัญญาณ Step function

และที่สัญญาณอินพุตเป็น Ramp Function หรือเรียกอีกแบบว่า Step Velocity

$$\theta_i(s) = C_v * t \quad ; t > 0$$

$$\theta_i(s) = C_v/S^2$$

เมื่อ C_v คือขนาดของอัตราส่วนของการเปลี่ยนมุมเฟสในหน่วยเรเดียนต่อวินาที ซึ่งก็คือความแตกต่างระหว่างความถี่อินพุตกับความถี่จาก VCO ดังนั้น C_v คือค่าความแตกต่างของความถี่ต่อวินาทีที่เฟสดีเทคเตอร์

และที่สัญญาณอินพุตเป็น Parabolic Function หรือ Step Acceleration

$$\theta_i(t) = Ca*t^2 \quad ; t > 0$$

$$\theta_i(s) = 2Ca/S^3$$

เมื่อ Ca คือขนาดของอัตราส่วนความถี่ที่เปลี่ยนแปลงในหน่วยเรเดียลต่อวินาที²

พิจารณา Loop $G(s)H(s)$

Type 1.

$$G(s)H(s) = K/S(S+a)$$

Type 2.

$$G(s)H(s) = K(S+a)/S^2$$

Type 3.

$$G(s)H(s) = K(S+a)(S+b)/S^3$$

ค่า Final Value ของ Phase error สำหรับแบบที่ 1. (Type 1.) โดยป้อน Step position ที่อินพุตได้ $\theta_i(s) = C_p/S$ จะได้

$$\theta_e(s) = [1/(1+K/S(S+a))] [C_p/s]$$

$$= (S+a)C_p/(S^2+aS+K)$$

$$\theta_e(t \rightarrow \infty) = \lim S \theta_e(s)$$

$$= \lim S(S+a)C_p/(S^2+aS+K)$$

$$= 0$$

จะเห็นได้ว่าที่ Steady State เฟสเออร์เรอร์จะไม่มี ($\theta=0$)

แต่ถ้าสัญญาณอินพุตเป็น Step Velocity

$$\theta_i(s) = C_v/S^2$$

$$\theta_e(s) = [1/(1+k/S(S+a))] [C_v/S^2]$$

$$\theta_e(s) = (S+a)C_v/S(S^2+aS+K)$$

$$\theta_e(t \rightarrow \infty) = \lim S(S+a)C_v/S(S^2+aS+K)$$

$$= aC_v/K = \text{ค่าคงที่}$$

และถ้าสัญญาณอินพุตเป็น Step Acceleration

$$\theta_i(s) = 2Ca/S^3$$

$$\theta_e(s) = 2(S+a)Ca/[S^2(S^2+aS+K)]$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 \theta_e(t \rightarrow \infty) &= \lim S^2(S+a)Ca/[S^2(S^2+aS+K)] \\
 &= \lim 2(S+a)Ca/[S(S^2+aS+K)] \\
 &\equiv \infty
 \end{aligned}$$

ดังจะสรุปได้ดังตาราง

อินพุท	Type 1	Type 2	Type 3
Step Position	0	0	0
Step Velocity	Constant	0	0
Step Acceleration	∞	Constant	0

ตารางที่ 1. Steady State Error for Various System Type

ที่ค่าผิดพลาดเฟสเป็นศูนย์ จะแสดงให้เห็นว่าสัญญาณอินพุททั้งสองของเฟสดีเทคเตอร์มีเฟสสัมพันธ์กันจะทำให้เฟสล็อก

ที่ค่าผิดพลาดเฟสเป็นค่าคง (Constant) ที่จะแสดงให้เห็นว่าเกิดความแตกต่างทางเฟสระหว่างอินพุททั้งสองของ Phase Detector แต่เฟสยังล็อกอยู่

ที่ค่าผิดพลาดทางเฟสมีค่ามากขึ้นเรื่อยๆ (Continually increasing $\theta_e(t \rightarrow \infty)$) จะแสดงให้เห็นว่าเฟสจะเปลี่ยนแปลงตามเวลาเสมอ ดังนั้นระบบจึงไม่ล็อก

ตัวอย่างการออกแบบ Phase Locked Loop

การออกแบบ phase locked loop โดยทั่วไปจะเกี่ยวข้องกับกำนวนหาชนิดของ
 อุปกรณ์ที่ต้องการ การเลือกแถบความถี่ที่เหมาะสม และการได้มาซึ่งความเสถียรภาพตาม
 ต้องการ ต่อไปนี้จะแสดงตัวอย่างการออกแบบ

ข้อกำหนดรายละเอียดของระบบ phase locked loop ที่จะออกแบบมีดังนี้

Output frequency	2.0 MHz - 3.0 MHz
Frequency steps	100 KHz
Phase coherent frequency output	
Lock-up time between channels	1 ms
Overshoot	< 20 %

จากข้อกำหนดรายละเอียดเหล่านี้ ใช้กับระบบที่มีหน้าที่การทำงานคล้ายเครื่อง
 กำเนิดฐานเวลาที่ผันแปรได้ (variable time base generator) หรือเครื่องสังเคราะห์ความถี่
 จากข้อกำหนดรายละเอียดที่ให้ ทำให้สามารถหาพารามิเตอร์ของวงจรที่แสดงใน
 รูป ซึ่งจะใช้อุปกรณ์ข้างล่างในการสร้าง PLL ดังนี้

Frequency-Phase Detector	MC4044/4344
Voltage Controlled Multivibrator (VCM)	MC4024/4324
Programmable Counter	MC4016/4316

$$N_{\min} = f_{o\min} / f_i = f_{o\min} / f_{\text{step}} = 2 \text{ MHz} / 100 \text{ KHz} = 20$$

$$N_{\max} = f_{o\max} / f_{\text{step}} = f_{o\min} / f_{\text{step}} = 3 \text{ MHz} / 100 \text{ KHz} = 30$$

$$K_n = 1/N = 1/20 \text{ ถึง } 1/30$$


เนื่องจากต้องการออกแบบให้สัญญาณขาออกเป็นชนิดเฟสล็อกซีเร้นท์ (phase coherent output) เทียบกับสัญญาณขาเข้า จึงต้องเลือกระบบชนิดที่ 2

ความผิดพลาดเชิงมุม ภาวะคงที่ (steady state phase errors) สำหรับชนิดของระบบต่างๆ

ระบบ	ชนิดที่ 1	ชนิดที่ 2	ชนิดที่ 3
ตำแหน่งเป็นขั้นๆ	ศูนย์	ศูนย์	ศูนย์
ตำแหน่งเป็นขั้นๆ	ศูนย์	ศูนย์	ศูนย์
ตำแหน่งเป็นขั้นๆ	เพิ่มขึ้นอย่างต่อเนื่อง	ศูนย์	ศูนย์

*ความผิดพลาดเชิงมุมที่เป็นค่าศูนย์ แสดงว่า เฟสของสัญญาณขาเข้าของ phase comparator ทั้งสองสัญญาณตรงกัน หรือมี phase coherency

ช่วงการใช้งาน (operating range) ของ MC4024/4324 VCO จะต้องคลุมความถี่ตั้งแต่ 2MHz - 3MHz เลือกราคาของตัวเก็บประจุควบคุม (control capacitor) ตามกฎที่มีอยู่ในข้อมูล (data sheet) ของ MC4024/4324 จะได้ $C = 100 \text{ pF}$ ช่วงการใช้งานก็จะอยู่กึ่งกลางของ VCO แรงดันไฟฟ้าอินพุตเทียบกับความถี่ขาออกนั้นแสดงอยู่ในรูป



รูปที่ 2.10 พารามิเตอร์ของวงจร phase locked loop

Transfer Function Forward Gain คือ

$$G(s) = K_d \cdot K_f \cdot K_o / s$$


Transfer Function Forward Gain คือ

$$H(s) = K_n$$

ในที่นี้ $K_n = 1/N$

อัตราส่วนตัวหาร K_n ของตัวนับแบบโปรแกรมได้ (Programmable counter) ทาได้จากสูตรที่มีให้ไว้ในคู่มือการใช้ AN-535 ของบริษัทมอโตโรลาค้างนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.11 ความถี่ขาออก (MHz)

แรงดันไฟฟ้าขาเข้าเทียบกับความถี่ขาออกของ MC4324 ที่ใช้ตัวเก็บประจุ 100 pF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทรานส์เฟอริงกัซันของ VCO คือ K_v/s

ในที่นี้ K_v คือความไวของ VCO มีหน่วยเป็นเรเดียนต่อวินาทีต่อโวลต์

$$K_v = (4\text{MHz} - 1.5\text{MHz}) * 2\pi / (5\text{V} - 3.6\text{V}) \text{ rad/s/V}$$

$$K_v = 11.2 * 10^6 \text{ rad/s/V}$$

ดังนั้นจะได้

$$K_o = (11.2 * 10^6) / s \text{ rad/s/V}$$

ตัวหารที่เป็น s นั้นคือ การแปลงความถี่ของ VCO เป็นเฟส นั่นก็คือเฟสที่เกิดจากการอินทิเกรตความถี่ ค่าคงที่ของอัตราขยายของ MC4044/4344 phase detector นั้นคือ

$$K_d = (DF_{\text{High}} - UFL_{\text{Low}}) / 2(2\pi) = (2.3\text{v} - 0.9\text{v}) / 4\pi = 0.111 \text{ V/rad}$$


เนื่องจากระบบชนิดที่ 2 เป็นชนิด second order PLL ทรานซ์เฟอริงกัซันของลูปคือ

$$G(s).H(s) = K_d.K_f.K_n.K_o/s = K(s+a)/s^2$$

ฉะนั้น ทรานซ์เฟอริงกัซันของวงจรรองความถี่จะมีรูปแบบดังนี้

$$K_f = (s+a)/s$$

ในอันดับนี้จะแสดงค่าที่จำเป็นของ poles และ zeroes เพื่อให้ได้ $G(s).H(s)$ ตามความต้องการ วงจรตามรูปข้างล่างจะให้ผลตามต้องการ



รูปที่ 2.12 การออกแบบ active filter

$$K_f = (R_2 \cdot C s + 1) / R_1 \cdot C s \quad \text{สำหรับค่า } A \text{ ที่มีค่ามาก}$$


ในที่นี้ A คือ อัตราขยายแรงดันของ OP AMP

R_1, R_2 และ C เป็นตัวแปรที่ให้ลักษณะของรูปเป็นไปตามที่ต้องการ


เนื่องจากกำลังขยายของวงจรกรองความถี่ใน MC4044/4043 มีค่าจำกัดจึงจำเป็นต้องใช้องค์ประกอบการแก้ไขอัตราขยาย K_c ซึ่งจะต้องส่งต่อไปยัง K_f ด้วยเพื่อให้ได้ลักษณะสมบัติตามต้องการ ค่าของ K_c หากค่าได้จากการทดลองได้เท่ากับ 0.5

$$K_{fc} = K_f K_c = (R_2 \cdot C s + 1) / R_1 \cdot C s$$

วงจรของ PLL ที่แสดงเป็นรูปวงจรและที่แสดงอยู่ในรูปของลาปลาซดังรูปต่อไปนี้เป็น



รูปที่ 2.13 วงจร PLL ชนิดที่ 2



รูปที่ 2.14 แสดงการไหลของ PLL

ทรานเฟอร์ฟังก์ชันของลูปคือ

$$G(s).H(s) = K_d.K_{fc}.K_o.K_n$$

$$G(s).H(s) = K_d(0.5)[(R_2.Cs+1)/(R_1.Cs)][K_o/s][1/N]$$

จากสมการคุณลักษณะ(characteristic equation) จะมีรูปแบบคือ

$$C.E = 1+G(s).H(s) = 0$$

$$= s^2 + [0.5K_d.K_v.R_2/R_1N]s + [0.5K_p.K_v/R_1.CN]$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปแบบมาตรฐานได้

$$s^2 + [0.5K_d.K_v.R_2/R_1N]s + [0.5K_p.K_v/R_1.CN]$$

$$= s^2 + 2\zeta W_n s + W_n^2$$

จากสมการเปรียบเทียบเทียบส.ป.สได้

$$0.5K_p.K_v/R_1.CN = W_n^2$$


$$0.5K_d.K_v.R_2/R_1N = 2\zeta W_n$$

ในกรณีที่ใช่วงจรกรองความถี่แบบแอกตีฟที่มีอัตราขยายมีค่ามาก ($K_c = 1$) สมการทั้งสองจะได้

$$K_d.K_v/R_1.CN = W_n^2$$

$$K_d.K_v.R_2/R_1N = 2\zeta W_n$$

ค่าความถี่ธรรมชาติ W_n สามารถหาได้จากเปอร์เซ็นต์โอเวอร์ชูต(percent overshoot) เวลาการอยู่ตัว(setting time) ดูกราฟการตอบสนองของ PLL อันดับ 2



รูปที่ 2.15 step response ของ PLL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป damping ratio = 0.8 จะให้เปอร์เซ็นต์โอเวอร์ชูต น้อยกว่า 20% และจะอยู่ตัว(settle) ภายใน 5% ที่ $W_n t = 4.5$ ค่าของ lock-up time ต้องการเท่ากับ 1 ms

$$W_n = 4.5/t = (4.5)/0.001 = 4.5 * 10^3 \text{ rad/s}$$

จากสมการ W_n^2 จะได้

$$\begin{aligned} R_1 C &= 0.5 K_d K_o / W_n^2 \\ &= (0.5)(0.111)(11.2 * 10^6) / [(4500)^2 (30)] \end{aligned}$$

$$R_1 C = 0.00102$$

maximum overshoot เกิดที่ N_{max} ซึ่งเป็นค่าที่ให้อัตราขยายของลูปน้อยที่สุด

$$\text{ให้ } C = 0.5 \mu\text{F}$$

$$R_1 = 0.00102 / 0.5 * 10^{-6} = 2.04 \text{ K}$$

กำหนดให้ $R_1 = 2 \text{ K}$

โดยทั่วไป ควรเลือกค่า R_1 มากกว่า 1 K


แก้สมการจะได้

$$\begin{aligned} R_2 &= (2 \zeta W_n R_1 N) / K_d K_v (0.5) = 2 \zeta / C W_n \\ &= 2 * (0.8) / (0.5 * 10^{-6}) (4.5 \text{ K}) \\ &= 711 \end{aligned}$$

$$\text{ใช้ } R_2 = 680$$

เราหาพารามิเตอร์ของวงจรได้ทั้งหมดแล้วและสามารถสร้าง PLL ได้เนื่องจากอัตราขยายของลูปเป็นฟังก์ชันของอัตราส่วนการหาร(divide ratio K_n) closed loop poles จะเปลี่ยนตำแหน่งตาม K_n ถ้า K_n เปลี่ยน root locus ดังรูปที่แสดงการเปลี่ยนแปลงของ closed loop pole จะเห็นได้ว่า PLL นี้ออกแบบใช้กับ programmable counter $N=30$ การตอบสนองของระบบ (system response) สำหรับ $N = 20$ จะให้แถบความถี่ (band width) กว้างขึ้นและ damping factor มีค่ามากขึ้น

เอกสารนี้เป็นเอกสารที่สวทช. ผลิตขึ้นเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปแสดงการเปลี่ยนแปลงของ Root Locus



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 เฟสดีเทคเตอร์

เฟสดีเทคเตอร์(Phase Detector)เป็นส่วนหนึ่งของระบบเฟสล็อกกลูป ซึ่งเป็นตัวทำหน้าที่ทำให้เกิดแรงดันอนาล็อกหรือดิจิทัลที่เอาต์พุตของตัวมัน ซึ่งค่าแรงดันที่ปรากฏออกมานี้จะเป็นอัตราที่แปรผันตามความต่างเฟสของสัญญาณอินพุต 2 สัญญาณที่เข้ามาในเฟสดีเทคเตอร์

ลักษณะของวงจรเฟสดีเทคเตอร์สามารถแบ่งการทำงานออกเป็น 2 แบบคือ

1. อนาล็อกเฟสดีเทคเตอร์ (Analog Phase Detector)

ได้แก่ การมิกเซอร์ซึ่งเอาต์พุตจะแปรตามขนาดของสัญญาณอินพุต วงจรที่ทำหน้าที่ได้แก่ บาลานซ์มิกเซอร์ (Balance Mixer) และแซมปลิงดีเทคเตอร์(Sampling Detector) เป็นการกำหนดโดยให้สัญญาณอ้างอิง f_r เป็นสัญญาณพัลส์ซึ่งมีคาบเวลาคงที่ ไปทำการสุ่มสัญญาณอินพุตด้วยช่วงเวลาสั้นๆ โดยที่เอาต์พุตจะเป็นอัตราส่วนโดยตรงกัน

2. ดิจิตอลเฟสดีเทคเตอร์(Digital Phase Detector)


มีหลายชนิดได้แก่

2.1 เอกกซ์คลูซีฟเฟสดีเทคเตอร์(Exclusive OR Phase Detector)เราสามารถนำเอาเอกกซ์คลูซีฟเกทมาทำเป็นเฟสดีเทคเตอร์ได้ โดยที่เอาต์พุตเป็น 1 ก็ต่อเมื่อสัญญาณอินพุตมีเฟสต่างกันและลอจิกเป็น 0 เมื่ออินพุตทั้งสองมีเฟสเหมือนกัน แรงดันเฉลี่ยที่เอาต์พุตของเฟสดีเทคเตอร์จะเป็นตามสมการ

$$V_{Odc} = V_p + D$$

โดยที่ V_p = แรงเคลื่อนสูงสุดของลอจิก 1

D = duty cycle



รูปที่ 2.16 a แสดงสัญลักษณ์ของแอสคิลเลอร์เฟสดีเทคเตอร์

b แสดงแรงดันเอาต์พุตที่สัมพันธ์กันระหว่างอินพุตทั้งสองที่เข้ามา


c แสดงคุณสมบัติอินพุตเอาต์พุตของเฟสดีเทคเตอร์

จากคุณสมบัติอินพุตเอาต์พุตของเฟสดีเทคเตอร์ชนิดนี้ จะเห็นว่าสามารถใช้ได้ในช่วง ต่างเฟสระหว่าง $0 - \pi$ โดยที่สัญญาณอินจำเป็นต้องมีค่า คิวดีไซเคิลเท่ากับ 50 เปอร์เซ็นต์ และเอาต์พุตที่ได้จะมีค่าความถี่เป็น 2 เท่าของความถี่อินพุต ส่วนค่าของคอนเวอร์ชันแกนเท่ากับ $V_{DD} / 2\pi$

2.2 เอด-ทริกเกอร์ เฟสดีเทคเตอร์หรือฟลิปฟลอปเฟสดีเทคเตอร์

(Edge-Triggered Phase Detector)

เป็นเฟสดีเทคเตอร์อีกชนิดหนึ่งที่ใช้ฟลิปฟลอปเป็นตัวทำให้เกิดแรงดันเอาต์พุตที่มีอัตราแปรผันกับ สัญญาณอินพุตทั้ง 2 ที่เข้ามา ดังแสดงในรูป 2.17




รูปที่ 2.17 แสดง R-S F/F เฟลด์เทคเตอร์




รูปที่ 2.18 แสดงสัญญาณอินพุตเอาต์พุตของ R-S F/F เฟลด์เทคเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.19 แสดงคุณสมบัติอินพุทเอาต์พุทของ F/F เฟสดีเทคเตอร์

จากรูปจะเห็นได้ว่า วงจรเฟสดีเทคเตอร์ที่ใช้ทรานซิสเตอร์ที่ขับเคลื่อนด้วยขอบสัญญาณพัลส์สามารถใช้ความต่างเฟสได้ตั้งแต่ $0-2\pi$ (เป็น 2 เท่าของแอกคลูซีฟออร์) และควาถี่ของสัญญาณเอาต์พุท จะเท่ากับ อินพุทพัลส์แต่ละลูกซึ่งไม่จำเป็นต้องมีค่าความถี่เกิดเท่ากับ 50 เปอร์เซ็นต์ ส่วนคอนเวอร์ชันแกนมีค่าเท่ากับ $V_{dd} / 2\pi$



รูปที่ 2.20 เฟสดีเทคเตอร์ที่สร้างจาก D-Flip Flop

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. เฟส-ฟริควเอนซีดีเทคเตอร์(Phase-Frequency Detector)

จะเห็นได้ว่าเฟสดีเทคเตอร์แบบแอกคลูซฟออร์และแบบฟลิปฟลอปจะเป็นวงจรที่ทำหน้าที่ เป็นเฟสดีเทคเตอร์ได้ แต่มีข้อจำกัดอยู่ในตัวเองคือจำเป็นต้องมีการฟิลเตอร์สัญญาณเอาต์พุตที่ดี เพื่อจะแยกค่าเฉลี่ยของแรงดันคิซีที่ต้องการ และเมื่อนำไปใช้ในวงจรเฟสล็อกแล้ว จะให้ผลตอบสนองช้า เมื่ออินพุตมีความถี่ที่ต่างกันมาก จึงได้มีการพัฒนาเป็นวงจรเฟส-ฟริควเอนซีดีเทคเตอร์เพื่อแก้ข้อบกพร่องดังกล่าว

วงจรเฟส-ฟริควเอนซีดีเทคเตอร์จะนิยมใช้กับระบบเฟสล็อกที่ต้องการ การตอบสนองในย่านกว้าง เช่นในวงจรสังเคราะห์ความถี่(Frequency Synthesizer) หรือวงจรควบคุมความเร็ว ของมอเตอร์ เป็นต้น




2.5 ลูปฟิลเตอร์(LOOP FILTER)

ลูปฟิลเตอร์เป็นส่วนสำคัญอีกส่วนหนึ่งในระบบเฟสล็อกลูป หน้าที่ของวงจรมีได้แก่ การควบคุมการล็อก, แคลบเจอร์,แบนด์วิด และ การตอบสนองค่าทรานเซียนของลูป สำหรับลูปฟิลเตอร์ในที่นี้ก็คือวงจรชนิดโลพาธรรมดาคำทำหน้าที่กรองเอาเฉพาะสัญญาณความถี่ต่ำมาควบคุมความถี่ของ VCO ลูปฟิลเตอร์ เป็นตัวกำหนดคุณสมบัติการเปลี่ยนแปลงก่อนเข้าสู่สภาวะล็อกที่เรียกว่า คุณสมบัติชั่วคราว (Transient) ถ้าเลือกอัตราการขยายลูป(Loop Gain) และค่าคงตัวของลูป(Loop Time Constant) ไม่เหมาะสม ความถี่ของเฟสล็อกลูปจะไม่ล็อกและจะเปลี่ยนแปลงอยู่ตลอดเวลา

ดังนั้น ค่าคงตัวของลูปฟิลเตอร์จะต้องไม่มากเกินไป เพื่อว่าทุกครั้งที่เปลี่ยนความถี่เฟสล็อกลูปจะล็อกได้เร็ว โดยไม่มีการสะบัด(Over Shoot)หรือใช้เวลาเปลี่ยนความถี่อย่างรวดเร็วแต่ค่าคงตัวของลูปก็ไม่ควรจะน้อยเกินไปจนกระทั่งความถี่สั่นหรือไม่นิ่ง(Jitter)ดูรูปที่ 2.21 ซึ่งแสดงการเปลี่ยนความถี่ของ VCO จะเห็นว่าเส้นทางการเปลี่ยนแปลงแรงดันมี 3 เส้นทาง เส้นทาง A เป็นเส้นทางคริติคอลแดมป์(Critical Damp)ใช้เวลาในการเปลี่ยนเข้าสู่ความถี่ใหม่น้อยที่สุด เส้นทาง B เรียกว่าเส้นทางอันเดอร์แดมป์(Under Damp) มีการสะบัดเนื่องจากโอเวอร์ชูต เส้นทาง C เป็นเส้นทางโอเวอร์แดมป์(Over Damp)ไม่มีโอเวอร์ชูตแต่เวลาที่ใช้ในการเข้าสู่ความถี่ใหม่จะช้า

ดังนั้นจะเห็นว่า เส้นทาง A เป็นเส้นทางที่ดีที่สุดในการออกแบบ ค่าคงตัวของลูปของวงจรรูปฟิลเตอร์เพราะใช้เวลาเปลี่ยนความถี่เร็วและไม่มีโอเวอร์ชูต



รูปที่ 2.21 คุณสมบัติในการเปลี่ยนความถี่ของเฟสล็อกลูป

หน้าที่ของโพลัสฟิลเตอร์ในเฟสล็อกกลูป มีหน้าที่ใหญ่ๆอยู่ 2 ประการคือ

1. ลดค่าความคลาดเคลื่อนที่เป็นความถี่สูงที่ออกจากวงจรเปรียบเทียบเฟส(Phase Comperator) โดยการใช้คุณสมบัติการกำจัดสัญญาณรบกวนและเป็นตัวทำให้เกิดค่าแรงดันเฉลี่ย(Average DC Voltage) เพื่อนำไปควบคุมวงจร VCO

2. กำหนดที่รัศมีวงแหวนทำงานของวงจรซึ่งขึ้นอยู่กับเงื่อนไขต่างๆ ดังนี้ "

2.1 แคปเจอร์และล็อกเรนจ์

2.2 แบนด์วิด

2.3 การตอบสนองต่อทรานเซียน

เนื่องจาก โพลัสฟิลเตอร์ลดค่าแรงดันคลาดเคลื่อนของความถี่ระหว่างกลูปแล้วยังเป็นตัวควบคุมการแคปเจอร์โดยตรงและคุณสมบัติต่อผลตอบสนองชั่วขณะของเฟสล็อกกลูป

การลดช่วงกว้างของฟิลเตอร์ จะส่งผลไปยังการทำงานของระบบคือ

1. ขบวนการแคปเจอร์จะช้าลงและพูลอิน ไทม์(Full in Time)เพิ่มขึ้น

2. ช่วงแคปเจอร์จะลดลง


3. คุณสมบัติทางอินเตอร์ฟีเรนซ์ (Interference Rejection) ของเฟสล็อกกลูปจะดีขึ้น เพราะค่าแรงดันคลาดเคลื่อนเนื่องจากความถี่ของสัญญาณรบกวนจะถูกลดลงไป

4. ผลตอบสนองชั่วขณะของเฟสล็อกกลูปต่อการเปลี่ยนทันทีของสัญญาณเข้าสู่ช่วงความถี่แคปเจอร์จะอยู่ในลักษณะภายใต้การแคมป์

2.5.2 วงจรโพลัสฟิลเตอร์(LPF)

ในระบบเฟสล็อกกลูปจะมีโพลัสฟิลเตอร์เป็นส่วนประกอบอยู่เสมอ เราจะกล่าวถึงวงจรโพลัสฟิลเตอร์ที่นิยมใช้กันมีอยู่ 3 แบบดังนี้

1. วงจรกรองความถี่ต่ำอันดับ 1 แบบ R-C



รูปที่ 2.22 แสดงโพลัสฟิลเตอร์อันดับ 1 โดยใช้ R-C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.22 โดยทั่วไปจะต่ออยู่ระหว่างเฟสดีเทคเตอร์กับ VCO ค่าของความถี่คัทออฟ (cutoff frequen, W_{LPF}) สามารถหาได้จากสมการ

$$W_{LPF} = 1/RC \quad \text{Rad/Sec}$$

ค่าของความถี่ธรรมชาติของลูป (Loop Natural Frequency, W_n) สามารถหาได้จาก ความถี่คัทออฟของวงจรรองความถี่ โดยสมการ

$$W_n = (K_d \cdot K_v \cdot W_{LPF})^{1/2}$$


เมื่อ K_d คอนเวอร์ชันเกน (Conversion Gain) ของเฟสดีเทคเตอร์ หน่วย (volt/sec)

K_v คอนเวอร์ชันเกนของ VCO หน่วย (Rad/Sec/Volt)

เราสามารถหาค่าแอมป์แฟคเตอร์จากสมการ

$$\zeta = N \cdot W_n / (2K_d \cdot K_v)$$

2 วงจรรองความถี่ต่ำแบบ เล็ก-ลีด (Lag-Lead Circuit) ดังแสดงในรูป 2.33



รูปที่ 2.33 วงจร เล็ก-ลีด อันดับหนึ่ง

ค่าความถี่คัทออฟสำหรับวงจรรองความถี่ชนิดนี้หาได้จากสมการ

$$W_{LPF} = 1/(R_1 + R_2)C$$


และความถี่ธรรมชาติหาได้จากสมการ

$$W_n = (K_d \cdot K_v / (N C (R_1 + R_2)))^{1/2}$$

และแอมป์แฟคเตอร์หาได้จากสมการ

$$\zeta = 0.5 W_n (R_2 C + N / K_d \cdot K_v)$$

3. วงจรพาสซีฟแบบ เล็ก-ลีด เราสามารถนำมาสร้างเป็นวงจรแอกทีฟฟิลเตอร์



รูปที่ 2.24 วงจรแอกทีฟฟิลเตอร์

ความถี่คัทออฟหาได้จากสมการ

$$\omega_{LPF} = 1/R_1.C \quad (\text{Rad/Sec})$$

ค่าของรูปความถี่ธรรมชาติ

$$\omega_n = (K_d.K_v/N.C.R_1)^{1/2}$$

แอมป์แฟคเตอร์ หาจากสมการ

$$\zeta = (\omega_n.R_2.C)/2$$

2.5.3 ข้อพิจารณาในการออกแบบรูปฟิลเตอร์


1. เนื่องจากตัวฟิลเตอร์และอินทิเกรเตอร์ที่ใช้อปแอมป์ มีฟังก์ชันเป็นอินเวอร์ต ดังนั้น จำเป็นต้องคิดแปลงแก้ไขการกลับเฟสนี้ก่อน เพื่อให้ค่าแรงดันคลาดเคลื่อน (Error Voltage) จากออสซิลเลเตอร์สามารถควบคุม VCO ได้ถูกต้องทิศทางกับความผิดพลาดที่เกิดขึ้น ซึ่งทำได้ง่ายที่สุด โดยการสลับอินพุท F_r และ F_v ที่เฟสดีเทคเตอร์

2. กรณีเฟสดีเทคเตอร์มีเอาต์พุทเป็นดับเบิลเอนด์ $K_d = V_{dd}/2$

3. วงจรแอกทีฟฟิลเตอร์อาจจะเกิดการอิมิตัว ถ้ารูปเกิดการผิดพลาดเชิงเฟสที่เฟสดีเทคเตอร์มีขนาดใหญ่พร้อมๆ กับเกิดการรบกวนเชิงอินเวอร์ตขึ้นในรูป กรณีนี้จะเกิดขึ้นเฉพาะกับรูปที่ใช้เฟสดีเทคเตอร์เป็นชนิดดิจิตอล เนื่องจากเอาต์พุทของเฟสดีเทคเตอร์เปลี่ยนแปลงเป็น 0 หรือ 1 ในทันทีทันใด นอกจากนี้ความถี่อินพุทของฟิลเตอร์มักจะมีค่ามาก ดังนั้นถ้าอัตราส่วนของ R_1/R_2 มากกว่า 10 ความถี่นี้จะถูกขยายด้วยอัตราส่วนของ R_1/R_2 ถ้าสามารถทำได้ควรให้อัตราส่วนนี้มีค่าน้อยที่สุด

วิธีแก้ไขการอิมพัลส์ของออบแอมป์ทำได้โดยการเพิ่มโพลาสฟิลเตอร์ก่อนวงจรอินทิเกรเตอร์ ดังรูปที่ 2.25

IMPROVED TRANSIENT SUPPRESSION
WITH R1 - Cc




รูปที่ 2.25A วิธีแก้ทรานเซียนด้วย R1-Cc

เมื่อ $R_s \ll R1/2$: R_s คือเอาท์พุทอิมพีแดนซ์ของเฟสดีเทกเตอร์

$$W_c = 4/R1.Cc$$

IMPROVED TRANSIENT SUPPRESSION
WITH R2 - Cc




รูปที่ 2.25B วิธีแก้ทรานเซียนด้วย R2-Cc

เมื่อ $W_c = 1/R2.Cc$

จากรูปที่ 2.25A สามารถคำนวณความถี่คัทออฟได้จาก $4/R1.Cc$ ถ้าเฟสดีเทกเตอร์เป็นดิจิตอลเนื่องจากมีความต้านทานเอาท์พุทต่ำ ความถี่คัทออฟของวงจรที่เพิ่มขึ้น ถ้าเป็นไปได้ควรจะ มากกว่าความถี่ธรรมชาติ 5-10 เท่า เนื่องจากโพลที่เกิดจากวงจรที่เพิ่มขึ้น ถ้าอยู่ใกล้ความถี่ธรรมชาติ จะทำให้รูปเกิดโอเวอร์ชอตมากขึ้น และผลพลอยได้ของฟิลเตอร์ที่เพิ่มขึ้น จะทำให้ความถี่อ้างอิง (W_r) ถูกลดทอนลงด้วยแรงดันที่ไปควบคุม VCO ควรเป็นแรงดันดีซีอย่างเดียว ส่วนประกอบของแรงดันที่ไม่ใช่ ดีซีจะทำให้เอาท์พุทของ VCO มีการมอดูเลตด้วยแรงดันที่ไม่ใช่ดีซี สำหรับแรงดันที่มาควบคุม VCO

ส่วน ประกอบที่ไม่ใช่ส่วนใหญ่จะมาจากความถี่อ้างอิงและนอัยส์ต่างๆ ในวงจรแอกทีฟฟิลเตอร์จะเพิ่มนอัยส์ลง ไปในแรงดันคิซึคด้วย ดังนั้นวงจรขยายที่ใช้ฟิลเตอร์ควรมีคุณสมบัติในเรื่อง สัญญาณรบกวนที่สร้างขึ้นภายใน ตัวเอง ทางที่ดีควรใช้ชนิดที่มีสัญญาณรบกวนต่ำที่สุดเท่าที่จะทำได้ และกระแสไบอัสอินพุทก็ควรมีน้อยที่สุด เนื่องจากถ้าวงจรดึงกระแสจำนวน หนึ่งจากเฟสดีเทคเตอร์ จะทำให้ความผิดพลาดเชิงเฟส เมื่ออยู่ในสถานะสงบมีค่ามากกว่าศูนย์มาก กรณีที่ใช้ฟิลเตอร์แบบพาสซีฟฟิลเตอร์ ก็จะมีค่าผิดพลาดในสถานะสงบ (steady state error) มากกว่าแอกทีฟฟิลเตอร์เพราะพาสซีฟฟิลเตอร์จะดึงกระแสไหลค มากกว่า แอกทีฟฟิลเตอร์ อย่างไรก็ตามพาสซีฟฟิลเตอร์ไม่เพิ่มนอัยส์เข้าไปในรูปเหมือนแอกทีฟและR1 ของวงจรพาสซีฟสามารถแบ่งออกเป็น R1/2 แล้วใช้ Cc เพิ่มขึ้นได้เช่นเดียวกับวงจรในรูปที่ 2.25B และใช้วิธีการคำนวณความถี่คัทออฟแบบเดียวกัน

4.แรงดันที่ใช้ควบคุม VCO ควรมีส่วนประกอบที่ไม่ใช่เอชี่นอัยส์ที่สุด ส่วนประกอบที่ไม่ใช่คิซึคจะทำให้ความถี่เอาต์พุทของ VCO เกิดเอาต์พุทที่ไม่ต้องการ (Spurious Output) เป็นไซค์แบนด์ ของความถี่อ้างอิงควรถูกกำจัดไปให้มากที่สุด




รูปที่ 2.26 แสดงรูปคลื่นเอาต์พุทของเฟสดีเทคเตอร์และอินทิเกรเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปคลื่นจากรูปที่ 2.26 ทำให้เกิดไซด์แบนด์ที่สัมพันธ์กับแคเรียร์(Carrier)ของ VCO ที่สามารถคาดคะเนโดยประมาณได้จาก

$$(Sideband/Carrier) = V.Kv/2W_R$$

เมื่อ V คือค่าแรงดันยอด (Peak Value) ของความถี่อ้างอิงที่อินพุทของ VCO



รูปที่ 2.27 วงจรโลพาสฟิลเตอร์อันดับ 2 โดยใช้อปแอมป์


$$W_c = 0.636/RC$$

ให้เลือกราค่า R

$$1K < R < 1M$$

ให้เลือกราค่า C


$$C = 0.5/W_c.R$$



รูปที่ 2.28 วงจรLPFอันดับ2

โดยใช้ทรานซิสเตอร์ต่อแบบ(Emitter Follower) ถ้าเอาท์พุทมีค่าน้อยกว่า Vcc อยู่ 0.1v วงจรจะมีความไวต่อสัญญาณรบกวนจากแหล่งจ่าย Vcc

สำหรับการใช้เฟสดีเทคเตอร์ที่เอาท์พุทของเฟสดีเทคเตอร์ เราสามารถต่อกับ
ฟิลเตอร์ แบบซัมมิงเนทเวอร์ค(Summig Network)



รูปที่ 2.30 วงจรฟิลเตอร์และซัมมิงเนทเวอร์ค

ความสามารถในการลดไซด์แบนด์ โดยประมาณของวงจรในรูปคือ

$$\text{dB} = 40 \log (W_c/W_R)$$

สำหรับพาสซีฟฟิลเตอร์คือ

$$\text{dB} = 20 \log (W_c/W_R)$$

5. สำหรับเฟสดีเทคเตอร์ที่เป็นวงจรชนิด CMOS ขานอนอินเวอร์ตของออปแอมป์
ต้องไบอัสได้ที่ $1/2(V_{dd})$ ส่วนเฟสดีเทคเตอร์ต้องดูจากคุณสมบัติของเฟสดีเทคเตอร์แต่ละเบอร์

2.6 วงจรผลิตความถี่ควบคุมด้วยแรงดัน

(voltage control oscillator -vco)

คุณสมบัติหลักของ VCO ที่ใช้ในเฟสล็อกกลูป เราพิจารณาได้ดังนี้

2.6.1 การเบี่ยงเบนของความถี่ (Frequency Deviation) จุดสูงสุดของแคปเจอร์เรนจ์จะเท่ากับเกนการขยายของลูปเปิด (Open Loop Gain)

2.6.2 เสถียรภาพทางความถี่ (Frequency Stability) การมีเสถียรภาพทางความถี่มีความจำเป็นอย่างยิ่งสำหรับวงจรสังเคราะห์ความถี่ ความไวของการมอดูเลท (Modulation Sensitivity) ควรจะมีค่าสูง

2.6.3 การตอบสนอง (Response) VCO ควรมีการตอบสนองสัญญาณได้ดี และไม่ควรให้ผลต่อคุณสมบัติทางด้านเสถียรภาพของลูป

2.6.4 คุณสมบัติของความถี่และแรงดัน (Frequency Voltage Characteristic) VCO จะต้องมีอัตราส่วนของความถี่ต่อแรงดัน(F/V) ที่มีความเป็นเชิงเส้น(linear)

2.6.5 Spectral Purity ในการประยุกต์ใช้งาน เช่น การสังเคราะห์ความถี่แบบบอานาลอก วงจรผลิตความถี่ควบคุมโดยแรงดัน ควรจะมีสัญญาณเอาพุทที่บริสุทธิ์ คือถ้าเป็นคลื่นรูปไซน์ควรจะเป็นคลื่นที่คงที่สม่ำเสมอ

ในการออกแบบเฟสล็อกกลูป ออสซิลเลเตอร์ที่ควบคุมด้วยแรงดันมักจะเป็นส่วนที่จะต้องพิจารณามากที่สุดเพราะว่ามีลักษณะพิเศษของระบบอย่างเช่นเสถียรภาพของระบบ และเสถียรภาพของความถี่รวมทั้งการดริฟต์ของเฟสตามปกติแล้วจะขึ้นอยู่กับ VCO เพื่อให้เกิดความคล่องตัวมากที่สุด VCO จะต้องมีคุณสมบัติดังนี้

2.6.6 ลักษณะการเปลี่ยนแรงดันเป็นความถี่เชิงเส้น

2.6.7 เสถียรภาพของความถี่ที่ดี


2.6.8 สามารถใช้กับความถี่สูงได้

2.6.9 อัตราการขยายสูง

2.6.10 พิสัยการติดตามกว้าง

2.6.11 การตั้งความถี่กระทำได้ง่าย

การวิเคราะห์ที่กล่าวมาจะแสดงให้เห็นเฉพาะวงจรเชิงเอซี ในการใช้งานจริงก็ต้องมีการไบอัสทางดีซี เพื่อให้วงจรทำงานได้เอาท์พุทของวงจรสามารถขับปลิงออกได้ทั้งจุด 1,2 และ 3 ดังรูป 2.14 ซึ่งโหลดจะมีผลต่อวงจรเช่นกัน การวิเคราะห์ได้แสดงถึงความถี่ของสัญญาณเท่านั้น การออกแบบจะกำหนดให้รูปเกนของวงจรที่วิเคราะห์แบบเชิงเส้นมีมากเป็น 3-4 เท่า เมื่อวงจรเกิดการออสซิลเลทแล้ว g_m ของอุปกรณ์แอกตีฟ จะลดลงจนถึงสถานะเสถียร ซึ่งในขณะนี้ขนาดของสัญญาณจะคงที่ โดยปกติกำลังของสัญญาณที่ได้มักจะไม่เกิน 25% ของกำลังงานดีซีที่วงจรดึงจากแหล่งจ่าย อุปกรณ์แอกตีฟที่ใช้สามารถนำ FET หรือ MOS-FET มาใช้งานก็จะทำงานได้ผลดีเช่นเดียวกัน



รูป 2.31 แสดงวงจรโคลพิทท์ออสซิลเลเตอร์ซึ่งใช้เฟ็ท

วงจรที่ใช้ FET แสดงในรูป 2.14 R_D ทำหน้าที่สร้างแรงดันไบอัสให้กับ FET และ R.F choke ทำให้ R_D มีค่าอิมพีแดนซ์สูงมากที่ความถี่ใช้งาน ซึ่งจะทำให้ R_D ไม่มีผลต่อวงจร D_1 ทำหน้าที่จำกัดขนาดแรงดันเอซีที่เกิดจากการออสซิลเลท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไม่ให้มีขนาดใหญ่มากเกินไปจนทำให้รอยต่อระหว่างขาเกตและซอร์สของ FET นำกระแสได้ ซึ่งไม่จำเป็นต้องมีในกรณีที่แรงดันเอซมีขนาดเล็กหรือในกรณีที่ เป็น MOS-FET วงจรสามารถรับโหลดที่เป็นค่าความต้านทานสูงๆได้เท่านั้น สำหรับ โหลดที่มีค่าความต้านทานต่ำๆค่าของ C_o จะเล็กลง เพื่อให้ r_{co} ที่ความถี่ใช้งานมีค่าสูงจนทำให้โหลด ไม่มีผลต่อวงจรและ R กับ C ทำหน้าที่บายพาสแรงดันเอซ

วงจร VCO เป็นส่วนประกอบที่สำคัญของระบบเฟสล็อก ความถี่เอาต์พุตของ VCO จะแปรตามแรงดันอินพุตที่ควบคุมซึ่งจะใช้วิธีเปลี่ยนแรงดันไบอัสให้กับวาริแคป



รูปที่ 2.32 แสดงการใช้วาริแคปกับวงจรออสซิลเลเตอร์

รูปที่ 2.32A คาปาซิเตอร์ จะมีค่าอิมพีแดนซ์ต่ำที่ความถี่ใช้งาน ทำหน้าที่แยกแรงดันดีซีออกจากวงจรรีโซแนนซ์ วงจรในรูปที่ 2.32 มีข้อจำกัดที่แรงดันเอซคร่อม $D1$ ต้องมีค่าน้อย (น้อยกว่า 600 mV rms) ไม่เช่นนั้น $D1$ อาจจะทำให้การเรคตีไฟร์แรงดันคร่อม $L1$ ซึ่งจะทำให้ความเพี้ยนเกิดขึ้นกับความถี่ที่ใช้งาน

วิธีแก้ไขทำได้โดยรูปที่ 2.15B ไดโอด $D1, D2$ ต่อกลับกัน ทำให้แก้ปัญหาคารเรคตีไฟร์ แต่ค่าความจุ (Capacitance) รวมของ $D1, D2$ จะลดลงครึ่งหนึ่งและ $D1, D2$ ต้องมีคุณสมบัติใกล้เคียงกันมากที่สุดหรืออาจจะรวมกันอยู่ในตัวเดียวกัน

เมื่อใช้วาริแคปร่วมกับวงจรออสซิลเลเตอร์ ในรูปที่ 2.14 ค่าความจุของวาริแคปต้องนำไปรวมกับ $C1, C2$ และในทางปฏิบัติกรณีที่ FET ก็รวมค่าของ c_{iss} (common source input capacitance) เข้ากับ $C1$ และ c_{oss} (common source

output capacitance) เข้ากับ C_2 โดยกำหนดว่าค่าจริงของ Y_{11} และ Y_{22} ไม่มีผลกับวงจร

จากสมการ

$$f_o = (r(L \cdot C_T)^{1/2})^{-1} \quad (2.20)$$

โดยที่ C_T คือ

$$C_T = C_D + \frac{(C_1 + C_{ISS}) \cdot (C_2 + C_{OSS})}{(C_1 + C_{ISS}) + (C_2 + C_{OSS})} \quad (2.21)$$

ซึ่ง C_D คือ ค่าความจุของวารีแคปที่แรงดันอินพุตใดๆ และสามารถกำหนด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรรหารแบบสองโมดูลัส(PRESCALE 2 MODULUS)

ส่วนสำคัญของวงจรรหารแบบนี้คือ ไอซีตระกูล ECL ซึ่งมีความสามารถในการทำงานที่ความถี่สูง การทำการหารล่วงหน้าหรือ PRESCALE ก่อนหมายถึงมีการทำงานในลักษณะที่หารได้ 2 ครั้งด้วยค่า 2 ค่าสลับกันในตัวไอซีเดียว เรานิยมเรียกไอซีตระกูล ECL ว่า 프리สเกลเลอร์ชนิดสองโมดูลัส(dual modulus prescaler)

ฟรีสเกลเลอร์นี้สามารถหารความถี่ด้วยตัวเลข 2 ตัว ซึ่งต่างกันอยู่ 1 เช่น หาร 10 หรือ 11 เรียกว่า 10/11 ฟรีสเกลเลอร์

ในโครงการนี้ใช้ MC 12017 ซึ่งเป็น 64/65 ฟรีสเกลเลอร์ เอาท์พุทของฟรีสเกลเลอร์ จะป้อนให้แก่วงจรรหาร 2 ตัว โดยตัวหนึ่งเป็นตัวนับหลัก(main counter) ส่วนอีกตัวเป็นตัวเสริม(auxiliary counter)

ตัวหารเสริมจะเป็นตัวบังคับให้ฟรีสเกลเลอร์หารด้วยตัวหาร(modulus)ตัวใดคือ หารด้วย 64 หรือ 65 เช่นป้อนข้อมูล(ความถี่)หรือฟรีเซตตัวเลขให้ตัวนับ(หาร)เสริม และในขณะนี้ ECL ฟรีสเกลเลอร์ใช้ 65 เป็นตัวหาร เมื่อเคาน์เตอร์เสริมหยุดนับ จึงส่งคำสั่งไปบังคับให้ฟรีสเกลเลอร์เปลี่ยนตัวหารเป็น 64

ตัวนับหลักก็เช่นเดียวกัน จะค่อยๆนับถอยหลังไปเรื่อยๆจนเป็นศูนย์ เมื่อตัวนับหลักและตัวนับเสริมนับถึงศูนย์เมื่อใดทั้งคู่จะถูกฟรีเซตด้วยตัวเลขข้อมูล(ความถี่)เนื่องจากตัวนับเสริมจะต้องนับถึงศูนย์ก่อน ดังนั้นตัวเลขที่ฟรีเซตให้เคาน์เตอร์เสริมจะต้องน้อยกว่าตัวเลขที่ฟรีเซตให้เคาน์เตอร์หลัก

สมมติว่าตัวเลขที่ฟรีเซตเป็น M ให้ตัวนับหลัก และ A ให้แก่ตัวนับเสริม เริ่มแรกให้ฟรีสเกลเลอร์อยู่ในสถานะหาร 65 ซึ่งยังคงหารตัวหาร 65 ไปจนกว่าตัวนับเสริมจะนับเป็นศูนย์นั่นคือเวลาที่ใช้ในการนับของตัวนับเสริมเป็นศูนย์คิดเป็นจำนวนไซเคิล(ของ VCO)ที่ผ่านไปเท่ากับ 65 คูณด้วย A ไซเคิล

หลังจากนั้นฟรีสเกลเลอร์จะถูกบังคับให้เปลี่ยนตัวหารเป็น 64 (โดยตัวนับเสริม)ในขณะนี้ตัวนับหลักนับผ่านไป A แล้ว(พร้อมตัวนับเสริม) เช่นกัน ยังเหลืออยู่อีก(M-A) ไซเคิลก่อนที่นับเป็นศูนย์ นั่นคือจะต้องใช้เวลาในการนับตัวนับศูนย์ต่อไปอีกคิดเป็นจำนวนไซเคิล(ของ VCO)ที่ผ่านไปเท่ากับ 64 คูณด้วย (M-A)

ฉะนั้นรวมเวลาที่ใช้จึงเป็นผลรวมของเวลาทั้งสองข้างต้นคือ

$$\text{VCO ไซเคิล} = 65A + 64(M-A) = 64M + A$$

ความถี่ของ VCO จะเท่ากับ $(64M + A)$ เท่าของความถี่อ้างอิง หรือ

$$F_{\text{synth}} = F_{\text{ref}} (64M + A)$$


ผลของตัวเลข M มีผลต่อความถี่ F_{synth} มากกว่าตัวเลข A อยู่ 64 เท่า นอกจากนี้ตัวหาร $64(M+A)$ ก็ไม่สามารถหาได้ครบทุกค่า เนื่องจากมีข้อจำกัดตรงที่ M จะต้องมากกว่า (หรือเท่ากับ) A

กรณีที่พรีสเกลเลอร์มีค่าเป็น P และ N ตัวหารจะเป็นดังนี้

$$\text{ตัวหารของระบบสังเคราะห์ความถี่} = PM + A$$

$$\text{ตัวหารต่ำสุด} = P(P-1)$$

$$\text{ตัวหารสูงสุด} = PM_{\text{max}} + A_{\text{max}}$$



รูปที่ 2.33 เฟสล็อกแบบพรีสเกลสองโมดูลัส


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3.

การทดลองในส่วนของเทอมแรก


1. การทดลองในส่วนของ VCO

ในส่วนของภาค Voltage Controller Oscillator (VCO) เราจะนำไอซีเบอร์ MC1648 ของบริษัทโมโตโรล่า มาทำการประยุกต์ใช้ทำเป็น VCO โดยที่เราทำการต่อวงจรเท็งค์แบบขนานเข้าที่อินพุทระหว่างขา 10 และ 12 ของ MC1648 และทำการจัดไบอัสให้กับวงจรตามรูป



ในส่วนของวงจรเท็งค์จูนเราใช้ Varicap Diode เป็นตัวเก็บประจุปรับค่าได้ตามแรงไฟ DC ซึ่งในที่นี้เราใช้เบอร์ MV104 เป็น Silicon Epicap Diode ซึ่งสามารถรับแรงไฟไบอัสกลับ (Reverse Voltage; V_r) ได้ถึง 32V จากรูปข้างล่าง ถ้าเราออกแบบให้ Reverse Voltage อยู่ในช่วง 0-15V เราจะได้ค่าความจุของ Varicap Diode ในช่วง 20pF - 80pF ดังรูป

จากนั้นจะนำเอา varicap มาต่อขนานกับอินดักเตอร์ L เป็นวงจรแท้จริงแบบขนานดังรูป



การออกแบบวงจร VCO

เราต้องการความถี่เอาต์พุต VCO ในช่วง 20-200MHz โดยใช้ไอซีเบอร์ MC1648 เป็นวงจรผลิตความถี่ออสซิลเลเตอร์ ความถี่ของวงจรจะได้ตามสมการ

$$f_0 = 1 / \{2\pi \sqrt{L(C_d + C_s)}\}$$

เมื่อ C_d = คือค่าความจุของวาร์คาปเตอร์

C_s = คือค่าความจุภายใน MC1648 มีค่าประมาณ 6pF

จะได้

$$f_{0min} = 1 / \{2\pi \sqrt{L_{max}(C_{dmax} + C_s)}\}$$

$$f_{0min} = 20\text{MHz}$$

$$C_s = 6\text{pF}$$

$$C_{dmax} = 80\text{pF}$$

แทนค่าในสมการเพื่อหาค่า L_{max}

$$\text{ได้ } L_{max} = 0.736\mu\text{f}$$

และ

$$f_{0mix} = 1 / \{2\pi \sqrt{L_{min}(C_{dmin} + C_s)}\}$$

$$f_{0max} = 80\text{MHz}$$

$$C_{dmin} = 20\text{pF}$$

$$C_s = 6\text{pF}$$

แทนค่าในสมการเพื่อหาค่า L_{min}

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{ได้ } L_{\min} = 0.024 \mu\text{F}$$

หาอัตราส่วนความจุต่อแรงเคลื่อนไฟฟ้า

$$\begin{aligned} \Delta C &= C_{\text{dmax}} - C_{\text{dmin}} \\ &= 80 \text{pF} - 20 \text{pF} \\ &= 60 \text{pF} \end{aligned}$$

$$\begin{aligned} \Delta V &= V_{\text{max}} - V_{\text{min}} \\ &= 15 \text{V} - 0 \text{V} \end{aligned}$$

$$\begin{aligned} \Delta C / \Delta V &= 60 \text{pF} / 15 \text{V} \\ &= 4 \text{pF/V} \end{aligned}$$

เนื่องจากแบนด์วิธของ PLL กว้างมาก ดังนั้นจึงต้องแบ่งความถี่ออกเป็นหลายๆ ช่วงเพื่อออกแบบค่า L ที่เหมาะสมเช่น

L_{max} จากการคำนวณ = $0.736 \mu\text{H}$ จะได้ $f_{\min} = 20 \text{ MHz}$ ที่ $V_i = 0$
แต่ที่ $V_{\text{in}} = 15 \text{V}$ $C_{\text{dmin}} = 20 \text{ PF}$ ได้ f_0 ของ VCO คือ

$$f_0 = 1 / \{ 2\pi \sqrt{[0.736 \mu\text{H} * (20 \text{pf} + 6 \text{pf})]} \} = 36.4 \text{ Mhz}$$

และที่ $L_{\min} = 0.024 \mu\text{H}$ $V_{\text{in}} = 15 \text{ V}$ ได้ $f_{\text{max}} = 200 \text{ MHz}$

แต่ที่ $V_{\text{in}} = 0$ ได้ $C_{\text{dmax}} = 80 \text{ PF}$ ได้ f_0 ของ VCO ดังนี้

$$f_0 = 1 / \{ 2\pi \sqrt{[0.024 \mu\text{H} * (80 \text{pf} + 6 \text{pf})]} \} = 110.8 \text{ MHz}$$

จะเห็นได้ว่าช่วงความถี่ตั้งแต่ 36 - 110 Mhz ขาดหายไป เราต้องคำนวณค่าของ L ในช่วงความถี่ แบ่งออกเป็น 2 ช่วง คือ 35-63.7MHz และ 63.7MHz-110MHz
คำนวณ L ได้ดังนี้

$$f_0 = 1 / \{ 2\pi \sqrt{L(C_{\text{dmin}} + C_s)} \}$$

หาค่า L เมื่อ $V_i = 0$ ได้ $f_0 = 35 \text{ Mhz}$

$$35 \text{ MHz} = 1 / \{ 2\pi \sqrt{L(80 \text{pf} + 6 \text{pf})} \}$$

$$L = 0.24 \mu\text{H}$$

หาค่าความถี่สูงสุดของ VCO เมื่อ $L = 0.24 \mu\text{H}$ โดยป้อน $V_{\text{in}} = 15 \text{V}$

$$f_0 = 1 / \{ 2\pi \sqrt{L(C_{\text{dmin}} + C_s)} \} = 1 / \{ 2\pi \sqrt{[0.24 \mu\text{H}(20 \text{pf} + 6 \text{pf})]} \} = 6.37 \text{ MHz}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$63.7\text{Mhz} = 1/\{2\pi\sqrt{L(80\text{pf} + 6\text{pf})}\}$$

$$L = 0.0736\mu\text{H}$$


ที่ $L = 0.0736\mu\text{H}$ ป้อน $V_{in} = 15$ จะได้ความถี่ VCO ดังนี้

$$f_0 = 1/\{2\pi\sqrt{L(C_{dmin}+C_s)}\} = 114.6\text{MHz}$$

จะได้ค่า L ในแท่งที่ 4 ค่า เพื่อแต่ละช่วงความถี่

ค่า L (uH)	ช่วงความถี่ (MHz)
0.736	20 - 36.7
0.24	35 - 63.7
0.0736	63.7 - 114.6
0.024	110 - 200

ประกอบวงจรตามรูป



เราจะใช้ switch เป็นตัวเลือกค่าของ L ในแท่งที่เพื่อให้เหมาะสมกับความถี่ที่ต้องการที่เอาท์พุทของ VCO โดยค่าของตัวเก็บประจุที่วาร์เรเตอร์จะเปลี่ยนแปลงตามค่าแรงดันจาก SUPPLY 0-15V แต่เนื่องจากค่าของ L ตามที่คำนวณหาซื้อไม่ได้จึงต้องใช้ค่าใกล้เคียงแทนเพื่อทำการศึกษาก่อนแล้วจึงค่อยหาค่าที่ถูกต้องต่อไป

บทที่ 4

การออกแบบเฟสล็อกจูป

ขั้นตอนการออกแบบ

1. เลือกความถี่อ้างอิง (f_{ref})

2. คำนวณย่านของตัวหาร

โดย $N_{tot} = f_{max}/f_{ref}$

3. เลือกค่า ζ

ในที่นี้กำหนดให้ $\zeta = 0.707$

4. หาค่า W_n

โดย เลือกค่า $W_n.t$ จากกราฟการตอบสนองของ PLL TYPE 2

กำหนดค่า $W_n.t = 4.5$

กำหนดค่า $t = 1 \text{ ms}$

จะได้ $W_n = W_n.t/t$
 $= 4.5/1 \text{ ms}$
 $= 4500 \text{ rad/s}$

5. หาค่า K_d (Phase Detector Gain)

$$\begin{aligned} K_d \text{ (Phase Detector Gain)} &= VDD/2\pi \\ &= 5V/2\pi \\ &= 0.796 \text{ V/rad} \end{aligned}$$

6. หาค่า K_v (VCO Gain)

$$K_v \text{ (VCO Gain)} = 2\pi \Delta F_{vco}/\Delta V_{vco}$$

7. ออกแบบ LOOP FILTER

การใช้สูตรนั้นต้องพิจารณาจากวงจรว่าเป็นแบบใดในที่นี้เป็นแบบ ACTIVE FILTE

7.1 กำหนดค่า C

$$\text{หรือหาจากสูตร } C = [(K_d \cdot K_v)/(N_{max} \cdot R1 \cdot (W_n)^2)]^{1/2}$$

ในการทดลองนี้ใช้การกำหนดค่า C แล้วไปหาค่า R1

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ประกอบการเรียนการสอน ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7.2หาค่า R1

$$\text{จากสูตร } R1 = [(K_d \cdot K_v) / (N_{\max} \cdot C \cdot (W_n)^2)]^{1/2}$$

7.3หาค่า R2

$$\text{จากสูตร } R2 = 2 \zeta / (W_n \cdot C)$$

7.4หาค่า Cc

$$\text{จากสูตร } Cc = 0.8 / (R1 \cdot W_n)$$

การออกแบบที่ใช้ในวงจร

1.กำหนดค่าของ fref

โดยได้กำหนดให้มีค่า = 20 KHz

2. ในโครงการนี้ ได้แบ่งช่วงการทำงานของความถี่ออกเป็นหลายช่วง ในการคำนวณหาค่าต่างๆจึงต้องพิจารณาที่ละช่วงความถี่ดังนี้

2.1 ที่ $f = 11.52\text{MHz} - 20\text{MHz}$

$$\begin{aligned} N_{\text{tot}} &= f_{\max} / f_{\text{ref}} \\ &= 20 \text{ MHz} / 20 \text{ KHz} \\ &= 1000 \end{aligned}$$

$$\begin{aligned} K_d &= V_{DD} / 2\pi \\ &= 5\text{V} / 2\pi \\ &= 0.796 \text{ V/rad} \end{aligned}$$

$$\begin{aligned} K_v &= 2\pi \Delta F_{\text{VCO}} / \Delta V_{\text{VCO}} \\ &= 2\pi (20 \text{ MHz} - 11.52 \text{ MHz}) / (15\text{V} - 0\text{V}) \\ &= 3.552 \cdot 10^6 \text{ rad/s/V} \end{aligned}$$

กำหนดให้ $C = 33\text{nF}$

$$\begin{aligned} R1 &= [(K_d \cdot K_v) / (N_{\max} \cdot C \cdot (W_n)^2)]^{1/2} \\ &= (0.796 \cdot 3.552 \cdot 10^6) / (1000 \cdot 33\text{n} \cdot (4500)^2) \\ &= 4 \text{ K}\Omega \end{aligned}$$

$$R1/2 = 2 \text{ K}\Omega$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 R2 &= 2 \zeta / (W_n \cdot C) \\
 &= (2 \cdot 0.707) / (4500 \cdot 33n) \\
 &= 9 \text{ K}\Omega \\
 Cc &= 0.8 / (4K \cdot 4500) \\
 &= 40 \text{ nF}
 \end{aligned}$$

2.2 ที่ $f = 20\text{MHz} - 36.7\text{MHz}$

$$\begin{aligned}
 N_{tot} &= f_{max} / f_{ref} \\
 &= 36.7 \text{ MHz} / 20\text{KHz} \\
 &= 1835
 \end{aligned}$$

$$\begin{aligned}
 K_d &= V_{DD} / 2\pi \\
 &= 5\text{V} / 2\pi \\
 &= 0.796 \text{ V/rad}
 \end{aligned}$$

$$\begin{aligned}
 K_v &= 2\pi \Delta F_{vco} / \Delta V_{vco} \\
 &= 2\pi (36.7 \text{ MHz} - 20\text{MHz}) / (15\text{V} - 0\text{V}) \\
 &= 6.9953 \cdot 10^6 \text{ rad/s/V}
 \end{aligned}$$

กำหนดให้ $C = 2.7\text{nF}$

$$\begin{aligned}
 R1 &= [(K_d \cdot K_v) / (N_{max} \cdot C \cdot (W_n)^2)]^{1/2} \\
 &= (0.796 \cdot 3.552 \cdot 10^6) / (1835 \cdot 2.7n \cdot (4500)^2) \\
 &= 55.5 \text{ K}\Omega
 \end{aligned}$$

$$R1/2 = 27 \text{ K}\Omega$$

$$\begin{aligned}
 R2 &= 2 \zeta / (W_n \cdot C) \\
 &= (2 \cdot 0.707) / (4500 \cdot 2.7n) \\
 &= 116 \text{ K}\Omega
 \end{aligned}$$

$$Cc = 0.8 / (55.5K \cdot 4500)$$

$$= 3.2 \text{ nF}$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ในการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$2.3 \text{ ที่ } f = 36.8\text{MHz} - 61.4\text{MHz}$$

$$\begin{aligned} N_{\text{tot}} &= f_{\text{max}}/f_{\text{ref}} \\ &= 61.4 \text{ MHz}/20\text{KHz} \\ &= 3070 \end{aligned}$$

$$\begin{aligned} K_d &= V_{\text{DD}}/2\pi \\ &= 5\text{V}/2\pi \\ &= 0.796 \text{ V/rad} \end{aligned}$$

$$\begin{aligned} K_v &= 2\pi \Delta F_{\text{VCO}}/\Delta V_{\text{VCO}} \\ &= 2\pi(61.4 \text{ MHz} - 36.8\text{MHz})/(15\text{V}-0\text{V}) \\ &= 10.3044 * 10^6 \text{ rad/s/V} \end{aligned}$$

กำหนดให้

$$\begin{aligned} C &= 10\text{nF} \\ R1 &= [(K_d K_v)/(N_{\text{max}} C (W_n)^2)]^{1/2} \\ &= (0.796 * 10.3044 * 10^6)/(3070 * 10\text{n} * (4500^2)) \\ &= 13.19 \text{ K}\Omega \\ R1/2 &= 6.6 \text{ K}\Omega \\ R2 &= 2 \zeta / (W_n C) \\ &= (2 * 0.707)/(4500 * 10\text{n}) \\ &= 116 \text{ K}\Omega \\ C_c &= 0.8/(13.2\text{K} * 4500) \\ &= 13.47 \text{ nF} \end{aligned}$$

$$2.4 \text{ ที่ } f = 61.4\text{MHz} - 102.4\text{MHz}$$

$$\begin{aligned} N_{\text{tot}} &= f_{\text{max}}/f_{\text{ref}} \\ &= 102.4 \text{ MHz}/20\text{KHz} \\ &= 5120 \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 K_d &= VDD/2\pi \\
 &= 5V/2\pi \\
 &= 0.796 \text{ V/rad}
 \end{aligned}$$

$$\begin{aligned}
 K_v &= 2\pi \Delta F_{VCO}/\Delta V_{VCO} \\
 &= 2\pi(102.4 \text{ MHz} - 61.4\text{MHz})/(15V-0V) \\
 &= 17.174 * 10^6 \text{ rad/s/V}
 \end{aligned}$$

กำหนดให้ $C = 2.2\text{nF}$

$$\begin{aligned}
 R1 &= [(K_d \cdot K_v)/(N_{\text{max}} \cdot C \cdot (W_n)^2)]^{1/2} \\
 &= (0.796 * 17.174 * 10^6)/(5120 * 2.2\text{n} * (4500^2)) \\
 &= 59.9 \text{ K}\Omega
 \end{aligned}$$

$$R1/2 = 30 \text{ K}\Omega$$

$$\begin{aligned}
 R2 &= 2 \zeta / (W_n \cdot C) \\
 &= (2 * 0.707)/(4500 * 2.2\text{n}) \\
 &= 142.8 \text{ K}\Omega
 \end{aligned}$$

$$\begin{aligned}
 C_c &= 0.8/(59.9\text{K} * 4500) \\
 &= 2.9 \text{ nF}
 \end{aligned}$$

2.5 ที่ $f = 102.4\text{MHz} - 200\text{MHz}$

$$\begin{aligned}
 N_{\text{tot}} &= f_{\text{max}}/f_{\text{ref}} \\
 &= 200 \text{ MHz}/20\text{KHz} \\
 &= 10,000
 \end{aligned}$$

$$\begin{aligned}
 K_d &= VDD/2\pi \\
 &= 5V/2\pi \\
 &= 0.796 \text{ V/rad}
 \end{aligned}$$

$$\begin{aligned}
 K_v &= 2\pi \Delta F_{VCO}/\Delta V_{VCO} \\
 &= 2\pi(200 \text{ MHz} - 102.4\text{MHz})/(15V-0V)
 \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$= 40.883 * 10^6 \text{ rad/s/V}$$

กำหนดให้ $C = 4.7\text{nF}$

$$\begin{aligned} R1 &= [(K_d \cdot K_v) / (N_{\text{max}} \cdot C \cdot (W_n)^2)]^{1/2} \\ &= (0.796 * 40.883 * 10^6) / (10000 * 4.7\text{n} * (4500)^2) \\ &= 34.19 \text{ K}\Omega \end{aligned}$$

$$R1/2 = 17 \text{ K}\Omega$$

$$\begin{aligned} R2 &= 2 \zeta / (W_n \cdot C) \\ &= (2 * 0.707) / (4500 * 4.7\text{n}) \\ &= 66.8 \text{ K}\Omega \end{aligned}$$

$$\begin{aligned} C_c &= 0.8 / (34.2\text{K} * 4500) \\ &= 5.2 \text{ nF} \end{aligned}$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

คุณสมบัติของบอร์ดคอนโทรล

- เป็นบอร์ดคอนโทรลใช้กับ ไมโครคอนโทรลเลอร์ในตระกูล MCS- (8031/8032) ใช้ CPU เบอร์ 80C32 ทำงานที่ความถี่สัญญาณพิก้า 11.0592 MHz
- ใช้หน่วยความจำบนบอร์ดได้ 3 ตำแหน่งด้วยกันคือ

U2 เป็นหน่วยความจำโปรแกรม(PROGRAM MEMORY) ใช้กับ EPROMขนาด 8-32KByte เบอร์ 2764,27128 หรือ 27256

U3 เป็นหน่วยความจำข้อมูล(DATA MEMORY) ใช้กับ RAM ขนาด 8 KByte เบอร์ 2764 หรือ 32 KByte เบอร์ 62256 สามารถแบคอัพข้อมูลได้ โดยใช้แบตเตอรี่ลิเธียม

U4 เป็นหน่วยความจำโปรแกรมและข้อมูล (PROGRAM AND DATA MEMORY) ใช้กับ EPROM, RAM หรือ EPROM ขนาด 8-32 KByte โดยใช้ EPROM เบอร์ 2764 , 27256 ใช้กับ RAM เบอร์ 6264,62256 หรือ EEPROM เบอร์ 2864(A), 28256(A)

- มีพอร์ต I/O เบอร์ 8255 จำนวน 2 ตัว(48 บิต)สำหรับต่อไปใช้งานภายนอก
- มีพอร์ต LCD สำหรับการต่อใช้งานกับ LCD แบบ DOT MATRIX
- มีวงจร SERIAL INTERFACE DRIVER RS232 ด้วยชิปเบอร์ MAX232สำหรับการต่อเข้ากับเครื่องไมโครคอมพิวเตอร์

-มีวงจร Watchdog Timer, Powerup/down Reset ด้วยชิปเบอร์ MAX691

-มีวงจร RTC (real time clock) ใช้ชิปเบอร์ DS1202

-มีคอนเน็คเตอร์สำหรับ PORT 1 ของไมโครคอนโทรลเลอร์โดยเฉพาะ

-มีคอนเน็คเตอร์สำหรับ SYSTEM BUS ทำให้ขยายระบบได้ง่าย และสามารถใช้กับบอร์ดขยายต่างๆ ที่จะมีขึ้นในอนาคต

-สามารถเลือกเบอร์และชนิดหน่วยความจำ หรือกำหนดคุณสมบัติต่างๆของบอร์ดด้วยจัมพ์เปอร์

-สามารถพัฒนาโปรแกรมได้ทั้ง ภาษาเบสิกและแอสแซมบลี โดยใช้ซอฟต์แวร์

BASIC32 และ REM31

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แนวทางในการพัฒนาโปรแกรม

การใช้งานบอร์ด ผู้ใช้จำเป็นต้องเขียนโปรแกรมควบคุมที่เรียกว่า มอนิเตอร์โปรแกรม ขึ้นมาโดยเฉพาะเพื่อให้ทำงานที่ต้องการพัฒนาสำเร็จได้ ในขั้นตอนการพัฒนาโดยมีโปรแกรมให้เลือกอยู่ 2 ลักษณะด้วยกันคือ REM31 และ BASIC32 หลักการของทั้งสองโปรแกรมก็คือให้ผู้ใช้นำ EPROM ที่บรรจุโปรแกรมนี้ไปเสียบลงบนบอร์ด ที่ตำแหน่งหน่วยความจำ U2(EPROM) แล้วทำการต่อสาย SERIAL PORT ระหว่างบอร์ดกับ เครื่องไมโครคอมพิวเตอร์ (PC,XT,AT,PS/2) จากนั้นเครื่อง PC ให้ใช้โปรแกรมสำหรับการสื่อสารข้อมูลอนุกรม ผู้ใช้จะสามารถติดต่อกับบอร์ดได้ตามลักษณะของโปรแกรมที่ใช้ดังนี้

REM31(8031 REMOTE MONITOR) ใช้พัฒนาโปรแกรมด้วยภาษาแอสเซมบลีด้วยREM31 ผู้ใช้จะมีชุดคำสั่งในการพัฒนาโปรแกรมถึง 19 คำสั่ง ลักษณะคำสั่งจะคล้ายคลึงกับคำสั่ง DEBUG ของ DOS ทำให้ผู้ที่คุ้นเคยอยู่ก่อนแล้วจะใช้ได้ง่ายขึ้น REM31 ใช้กับ CPU ได้ทั้งเบอร์ 8031และ 8032

BASIC32(8032 BASIC INTERPRETER) ใช้พัฒนาโปรแกรมด้วยภาษาเบสิกกับ CPU 8032 ภาษาเบสิกตัวนี้ก็เหมือนกับ BASIC-52 ของ INTEL นั่นเอง โดย BASIC32 นี้ยังได้เปลี่ยนแปลง และเพิ่มเติมคำสั่งใหม่เข้าไปเพื่อให้เหมาะกับบอร์ด และในกรณีที่ผู้ใช้มี EPROM EMULATOR(EE-232) ก็สามารถพัฒนาโปรแกรมได้ทั้งภาษาแอสเซมบลีโดยใช้โปรแกรม 8051 ASSEMBLER หรือภาษาซีโดยใช้โปรแกรม 8051 COMPLIER ซึ่งทั้งสองโปรแกรมจำเป็นต้องใช้เครื่อง PC ช่วยในการพัฒนาโปรแกรมด้วยเช่นกัน

LCD PORT

บนบอร์ด 8032 จะมี LCD PORT ให้พร้อมสำหรับการต่อใช้งานโดยสามารถต่อเข้ากับ LCD MODULE แบบ DOT MATRIX ได้ทันที ซึ่งจะใช้เวลาสัญญาณทั้งหมด 14 ขา และสำหรับการใช้งาน LCD PORT นั้น จะมีการจัดวงจรในแบบ MEMORY MAP ซึ่งจะช่วยให้การเขียนโปรแกรมทำงานโดยจะมองเห็นตำแหน่งต่างๆที่สรุปได้ดังนี้

ADDRESS ลักษณะของ PORT ที่ติดต่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FA00H	สำหรับเขียนคำสั่ง(RS=0 R/W=0)
FA01H	สำหรับอ่านค่า BUSY(RS=0 R/W=1)
FA02H	สำหรับข้อมูล (RS=1 R/W=0)
FA03H	สำหรับอ่านข้อมูล(RS=1 R/W=1)

การอ่านค่า LCD แบบ DOT MATRIX นี้ จะสามารถเลือกรุ่นใดๆก็ได้โดยมีจำนวนตัวอักษรต่อบรรทัด และจำนวนบรรทัดตามต้องการ เพราะสายสัญญาณที่จะใช้แบบเดียวกันหมด จะแตกต่างกันที่โปรแกรมเท่านั้น การนับหมายเลขขั้วต่อของ LCD PORT จะไม่เหมือนการนับทุกๆ ไปจึงควร ดูให้แน่ใจก่อนการต่อใช้งาน ตัว LCD นี้ให้อ่านเพิ่มเติมได้จากคู่มือของ LCD อื่นๆ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การใช้งาน LCD MODULE

ปัจจุบัน LCDเป็นที่นิยมกันอย่างมาก สำหรับการแสดงผลในเครื่องมือเครื่องใช้ต่างๆ ทั้งนี้เนื่องจากความเหมาะสมด้วยประการทั้งปวง ทั้งในด้านการกินกระแสต่ำ สามารถแสดงผลเป็น ตัวอักษรและตัวเลข หรือแสดงเป็นกราฟฟิคได้จะติดปัญหาก็คือในด้านวงจร ซึ่งมีระบบการทำงาน ที่ซับซ้อน และหาอุปกรณ์ได้ค่อนข้างยาก

LCD MODULE มีอยู่มากมายหลายรุ่น และมีคุณสมบัติแตกต่างกันไป ซึ่งแบ่งได้ 2 กลุ่ม หลักคือ แบบ DOT MATRIX และ GRAPHIC โดยแบบ DOT MATRIX ที่ใช้ในโครงงานนี้ จะแสดงผลเป็นตัวอักษรขนาด 5*8 DOT และมีจำนวนอักษรและบรรทัดแตกต่างกันไปในแต่ละรุ่น ส่วนแบบ GRAPHIC สามารถแสดงผลในแบบ BIT-MAP คือจะสร้างเป็นภาพใดก็ได้ ตามความต้องการ แนวทางในการใช้งานทั้ง 2 แบบ จะมีลักษณะใกล้เคียงกัน การใช้งานโดยทั่วไปจะใช้แบบ DOT MATRIX มากกว่า เนื่องจากมีราคาถูก และเพียงพอต่องานส่วนใหญ่ คุณสมบัติของ DOT MATRIX LCD MODULE สามารถสรุปเป็นข้อๆ ได้ดังนี้

- 1.ไม่ให้เลือกหลายรุ่นตามการใช้งาน โดยมีจำนวนตัวอักษร และบรรทัดแตกต่างกันไป
- 2.ตัวอักษรแสดงด้วย DOT MATRIX ขนาด 5*8 DOT
- 3.สามารถต่อเข้ากับระบบไมโครได้ 2 ลักษณะคือแบบ MEMORY MAP(20-PIN LCD BUS) และแบบผ่าน 8255 PORT (26-PIN 8255 BUS) โดยกรณี 26-PIN 8255 BUS จะใช้แผ่น PCB(DMCAD) เป็นตัว ADAPTER ทำให้เป็น 8255 BUS อีกที
- 4.การใช้งานง่ายและสะดวก ระบบไมโครเพียงแค่ส่งข้อมูลให้กับ LCD MODULE เท่านั้น ข้อความก็จะปรากฏบนแผงแสดง และจะค้างไว้ตลอด ทำให้ไม่ต้องเสียเวลาหลักของระบบไมโคร
- 5.มีคำสั่งพิเศษสำหรับอำนวยความสะดวกมากมาย เช่น CLEAR DISPLAY , HOME CURSOR ON OFF CURSOR, BLINK CHARACTER และอื่นๆอีก
- 6.สามารถแสดงผลเป็นตัวอักษรภาษาอังกฤษและตัวเลขได้ 160 ตัวและสัญลักษณ์พิเศษ อีก 32 ตัว รวมทั้งสามารถกำหนดอักษรที่ออกแบบเองได้อีก 8 ตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7. กินกระแสไฟน้อย และมีน้ำหนักเบา รวมทั้งทำงานได้ด้วยไฟเลี้ยงระดับ 5V เท่านั้น

การต่อเข้ากับระบบไมโคร

LCD MODULE จะเข้ากับระบบไมโครได้ 2 ลักษณะคือแบบ MEMORY MAP โดยผ่าน LCD BUS ขนาด 20 PIN และแบบ I/O PORT โดยผ่าน 8255 BUS ขนาด 26 PIN ซึ่งทั้งสอง แบบนี้จะมีข้อดีและข้อด้อยแตกต่างกันไป โดยแต่ละแบบจะมีหลักการดังนี้

การต่อแบบ MEMORY MAP

1. สามารถต่อเข้ากับ CHIP เบอร์ต่างๆไปได้ เช่น 8051 หรือ Z80 โดยจะทำให้ระบบไมโครมองเห็น LCD MODULE ในลักษณะของ MEMORY ได้ทันที
2. ผู้ใช้สามารถเขียนและอ่านข้อมูลจาก LCD MODULE ได้ทำให้เหมือนว่าเป็น MEMORY BUFFER ไปในตัว
3. เนื่องจากสามารถอ่านข้อมูลกลับได้ จึงทำให้สามารถตรวจสอบ FLAG ความพร้อม ในขณะที่ LCD MODULE กำลังทำงานได้
4. ใช้ได้กับบอร์ดที่มี LCD BUS มาให้พร้อมเท่านั้น
5. ทำให้กินพื้นที่ของหน่วยความจำไปส่วนหนึ่ง และต้องมีการ DECODE ละเอียดพอสมควร

การต่อแบบ I/O PORT

1. สามารถต่อเข้ากับ I/O PORT ใดๆก็ได้โดยใช้สายสัญญาณจำนวน 11 เส้นและใช้โปรแกรมเป็นตัวสร้างสัญญาณขึ้นมา ให้ตรงกับข้อกำหนดของ LCD MODULE
2. ผู้ใช้จะเขียนข้อมูลให้ LCD MODULE ได้อย่างเดียว ซึ่งผู้ใช้ควรกำหนด MEMORY ส่วนหนึ่งให้เป็นเสมือน BUFFER ให้กับ LCD MODULE อีกที
3. เนื่องจากไม่สามารถอ่านข้อมูลกลับได้ จึงต้องใช้การหน่วงเวลาของระบบไมโครเอง เพื่อให้ LCD MODULE กระทำขบวนการต่างๆ
4. ใช้ได้กับบอร์ดต่างๆไปที่มี PORT
5. ไม่เปลืองส่วนของ MEMORY ในการใช้งาน
6. การขจัดสัญญาณกระทำได้อย่างอิสระ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขาสัญญาณของ LCD MODULE

PIN	SYMBOL	LEVEL	FUNCTION
1	Vss		0 V GND
2	Vcc		+ 5V POWERSUPPLY
3	Vee		+ V FOR LIQUID CRYSTAL DRIVE
4	RS	H/L	REGISTER SELECT H: DATA INPUT L: INSTRUCTION INPUT
5	R/W	H/L	H: DATA READ L: DATA WRITE
6	E	H	ENABLE SIGNAL (L -H)
7	DB 0	H/L	DATA BUS BIT 0
8	DB 1	H/L	DATA BUS BIT 1
9	DB 2	H/L	DATA BUS BIT 2
10	DB 3	H/L	DATA BUS BIT 3
11	DB 4	H/L	DATA BUS BIT 4
12	DB 5	H/L	DATA BUS BIT 5
13	DB 6	H/L	DATA BUS BIT 6
14	DB 7	H/L	DATA BUS BIT 7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชุดคำสั่งควบคุมและการแสดงข้อความ

การเขียนหรือการอ่านข้อมูลกับ LCD MODULE ก็คือการกำหนดคุณสมบัติต่างๆ ในการใช้งานของ LCD ตามชุดคำสั่งควบคุม และรวมถึงการเขียนข้อมูลที่เป็นข้อความ เพื่อให้ปรากฏบน แพงแสดงด้วย โดยมีรายละเอียดตามตารางต่อไปนี้

INSTRUCTION	R S	R W	DATA BIT								EXE. TIME ()	
			7	6	5	4	3	2	1	0		
CLEAR DISPLAY	0	0	0	0	0	0	0	0	0	0	1	1640
CURSOR AT HOME	0	0	0	0	0	0	0	0	0	1	*	1640
ENTRY MODE SET	0	0	0	0	0	0	0	0	1	1/D	S	40
DISPLAY ON/OFF	0	0	0	0	0	0	1	0	0	C	E	40
DISPLAY SHIFT	0	0	0	0	0	1	S/C	R/L	*	*	*	40
FUNCTION SET	0	0	0	0	1	0	L	N	F	*	*	40
SET CGRAM ADD.	0	0	0	1	CGRAM ADDRESS							40
SET DDRAM ADD.	0	0	1	DDRAM ADDRESS							40	
BUSY, ADD. READ	0	1	BF	ADDRESS							0	
CGRAM, DDRAM WR	1	0	WRITE DATA							40		
CGRAM, DDRAM RD	1	1	READ DATA							40		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความเข้าใจพื้นฐาน

1. การเขียนข้อมูลกับ LCD MODULE จะแบ่งเป็น 2 ลักษณะ คือ INSTRUCTION และ DATA โดยจะกำหนดขาสัญญาณ RS คือ ถ้า RS=0 จะหมายถึงส่งสัญญาณควบคุม(INSTRUCTION) หรืออ่านค่า FLAG สภาพการทำงานของ LCD MODULE และ

ถ้า RS = 1 จะหมายถึงการเขียน หรืออ่าน DATA กับ LCD MODULE

2. หลักการในการเขียนข้อมูลให้ LCD MODULE นี้ คือเมื่อมีการเขียนข้อมูลไปแล้ว ตัว LCD MODULE จะใช้เวลาในการทำงานชั่วขณะหนึ่ง (ตามค่า execute time ในตาราง) ซึ่งในระบบไมโครสามารถตรวจสอบได้จาก BUSY FLAG (BF) และถ้าเรียบร้อยแล้ว จึงจะสามารถเขียนข้อมูลอันต่อไปได้ ในกรณีที่การต่อวงจรเป็น แบบ I/O PORT คือไม่สามารถอ่านข้อมูลย้อนกลับได้ ระบบไมโครก็จะต้องใช้วิธีการหน่วงเวลาแทน

3. การเขียนข้อมูลให้กับ LCD MODULE นี้ สามารถทำได้ทั้งแบบ 8 BIT และ 4 BIT โดยกรณี 4 BIT จะใช้สายสัญญาณเพียง 4 เส้น คือ DB4 - DB7 (ใช้สำหรับระบบไมโครแบบ 4 BIT หรือเพื่อการประหยัดสาย) การเขียนข้อมูลจะกระทำเหมือนกับ 8 BIT เพียงแต่ให้เขียน 2 ครั้งคือ DB4 - DB7 ก่อน แล้วตามด้วย DB0 - DB3 และจะต้องกำหนดคุณสมบัติตามค่า DL ในคำสั่ง FUNCTION SET ด้วย

4. DDRAM (DISPLAY DATA RAM) คือหน่วยความจำในตัว LCD MODULE ที่เป็น BUFFER ของข้อมูล โดยถ้าเขียนรหัส ASCII ใดๆ ลงไปในหน่วยความจำ ก็ จะปรากฏตัวอักษรแสดงผลทันที

5. CGRAM (CHARACTER GENERATOR RAM) คือหน่วยความจำภายในตัว LCD MODULE สำหรับเก็บภาพตัวอักษร ที่ผู้ใช้สามารถสร้างได้เอง (8 ตัว) โดยจะอ้าง ADDRESS ได้ทั้งหมด 64 byte คือ 8 ตัวอักษร คูณกับ 8 ROW

แนวทางการเขียนโปรแกรมควบคุม

1. เมื่อจ่ายไฟเลี้ยงให้กับ LCD MODULE ครั้งแรก ภายในจะมีการ RESET ระบบโดยอัตโนมัติ ซึ่งจะใช้เวลา 10 ms หลังจากระดับแรงไฟขึ้นถึง 4.5V แล้ว ทั้งนี้ ระบบ RESET ดังกล่าวจะกระทำสิ่งต่างๆ ดังต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-ทำการ CLEAR จอภาพทั้งหมด (CLEAR DISPLAY)

-กำหนดคุณสมบัติด้วยคำสั่ง FUNCTION SET คือ

DL=1(ติดต่อกับระบบไมโครในแบบ 8 BIT)

N=0 (แสดงข้อมูล 1 บรรทัด)

F=0(กำหนดตัวอักษรแบบ 5*7 DOTS)

-กำหนดคุณสมบัติด้วยคำสั่ง DISPLAY ON/OFF คือ

D =0 (ไม่แสดงข้อมูล)

C =0 (CURSOR OFF),B=0 (BLINK OFF)

-กำหนดคุณสมบัติด้วยคำสั่ง ENTRY MODE SET คือ

I/D = 1 (INCREMENT)

S = 0(NO SHIFT)

การใช้งาน LCD MODULE ต้องรอให้ขบวนการ RESET ภายในทำงานเรียบร้อยก่อนซึ่งตรวจสอบได้ด้วย BF (BUSY FLAG) หรืออาจจะใช้การหน่วงเวลาก็ได้

2.การใช้งาน LCD MODULE จะเกี่ยวข้องกับทางด้านโปรแกรมเป็นส่วนใหญ่ ชุดคำสั่งต่างๆ รวมทั้งการอ่านเขียนข้อมูลนั้น จะถูกกำหนดด้วยขาสัญญาทั้งหมดที่มีอยู่ปกติโปรแกรมจะต้องกำหนดคุณสมบัติต่างๆ ที่ต้องการไว้ที่ส่วนต้น และจากนั้นก็จะเป็นการอ่านและเขียนข้อมูลลงใน DDRAM ซึ่งก็คือข้อความที่จะให้แสดงนั่นเอง

การโหลดอักขรที่ออกแบบเอง

LCD MODULE จะสามารถโหลดตัวอักษรที่ออกแบบเองได้ โดยกระทำได้ 8 ตัวอักษรซึ่งหลักการก็คือ ให้ทำการโหลดรูปแบบที่กำหนดไว้แล้ว ลงในหน่วยความจำ CGRAM นั่นเอง ADDRESS ที่อ้างถึง CGRAM จะใช้เพียง 6 BIT โดยอ้างทั้งหมดได้ 64 ไบต์ (คือ 8 ตัวอักษรคูณกับ 8 ROW) และการเรียกใช้ตัวอักษรที่ออกแบบเองนี้ จะใช้รหัส 00-07(หรือ08-0Fก็ได้)

ขั้นตอนในการโหลดตัวอักษรจะเป็นดังนี้

1.กำหนด ADDRESS ของ CGRAM ด้วยคำสั่ง SET CGRAM ทั้งนี้ถ้าโหลดอักขรตัวแรก ก็จะใช้ ADDRESS ที่ตำแหน่ง 0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. เขียนข้อมูลที่ เป็นรูปแบบของตัวอักษร ด้วยคำสั่ง WRITE DATA โดยรูปแบบนี้จะใช้ 8 บิต ต่อหนึ่งตัวอักษร คือเรียง ROW จากแถวบนลงล่าง และใช้ BIT ที่ 0-4 เท่านั้น การโหลดนี้จะทำเรื่อยๆ โดยไม่ต้องกำหนด ADDRESS ใหม่

3. ตัวอักษรที่ โหลดลงไปแล้ว สามารถเรียกใช้ตลอดไป ในขณะที่ยังมีไฟเลี้ยงอยู่ ซึ่งการโหลดนี้ให้กระทำที่ ส่วนต้นของโปรแกรมได้เลย รูปแบบของตัวอักษรมีตัวอย่าง ดังนี้

16 8 4 2 1	ADDRESS	DATA
*	00	04
* * *	01	0E
* * * * *	02	1F
* * * * *	03	1F
* * * *	04	0E
*	05	04
*	06	04
* * * * *	07	1F

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 8

ผลการทดลองและสรุปผลการทดลอง

ผลการทดลอง

วงจรสามารถผลิตความถี่ได้ในช่วง 10-100 MHz แต่ในช่วงความถี่สูงระดับของสัญญาณออกมามีขนาดเล็กและสัญญาณก็ไม่ค่อยนิ่ง เนื่องจากที่ความถี่สูงจะมีสัญญาณรบกวนมาก

ปัญหาที่เกิดขึ้นในการทดลอง

1. ปัญหาที่พบบ่อยในการทดลองก็คือ รูปร่างของสัญญาณในบางช่วงความถี่รูปของสัญญาณจะมีรูปร่างที่ผิดไปและมีขนาดสัญญาณต่ำที่ความถี่สูงๆ
2. ปัญหาของความถี่ไม่ตรงกับที่โปรแกรมไว้ และบางที่ก็ไม่เปลี่ยนความถี่เมื่อโปรแกรมให้ความถี่เปลี่ยนไปตามที่กำหนด
3. ปัญหาในการรับสัญญาณรบกวนจากภายนอกคือเมื่อกลุ่มโปรเจกอื่นทดลองส่งความถี่ในย่านเดียวกันหรือมากกว่า จะทำให้รูปของสัญญาณเอ้าท์พุทหายไปหรือมีสัญญาณจากภายนอกมาปรากฏด้วยจนไม่สามารถวัดสัญญาณได้เลย

แนวทางการแก้ปัญหาในการทดลอง

1. ที่ความถี่สูงๆ สัญญาณจะมีขนาดของสัญญาณน้อยมาก ก็ใช้วงจร RF AMP มาขยายสัญญาณแต่ผลที่ได้คือในบางช่วงความถี่ประมาณ 35-70 MHz สามารถขยายขนาดได้ แต่ในช่วงความถี่ที่สูงกว่านี้หรือต่ำกว่าสัญญาณที่ได้จาก RF AMP จะมีสัญญาณรบกวนถูกขยายมาด้วยหรือทำให้รูปของสัญญาณมีรูปร่างที่ผิดไปในความถี่ต่ำกว่า 35 MHz
2. ในกรณีที่ความถี่ที่โปรแกรมไว้ไม่ตรงกับความถี่ที่เอ้าท์พุท หรือความถี่ไม่เปลี่ยนแปลงให้ไปตรวจสอบข้อมูลที่ป้อนให้ส่วนของโปรแกรมตัวหาร ว่าตรงกับที่ป้อนให้หรือไม่ ถ้าไม่ตรงก็ทำการแก้ไขข้อมูลให้ตรง ถ้าหากว่าป้อนข้อมูลถูก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ต้องแล้วความถี่ยังไม่มีเปลี่ยนแปลงอีก ก็ให้ปฏิบัติดังนี้

2.1 ไปวัดค่าแรงดันที่ออกจาก loop filter ว่ามีการเปลี่ยนแปลงหรือไม่ เมื่อทำการโปรแกรมค่าความถี่เปลี่ยนไป หากแรงดันที่ออกจาก LOOP FILTER มีการเปลี่ยนแปลงแสดงว่าเกิดปัญหาที่ภาค VCO จากปัญหาดังกล่าวแก้ไขโดยการตรวจสอบวงจรว่าต่อวงจรถูกต้องหรือไม่ หรือทำการเปลี่ยนค่า L ที่ใช้ใน LOOP FILTER


2.2 หากแรงดันที่ออกจาก LOOP FILTER ไม่มีการเปลี่ยนแปลงก็ไปวัดสัญญาณที่ ขา 7 ซึ่งเป็นสัญญาณเฟส R และขา 8 ซึ่งเป็นสัญญาณเฟส V ของไอซี MC 145152P ว่ามีการเปลี่ยนแปลงของรูปร่างของสัญญาณบ้างหรือเปล่า เมื่อเปลี่ยนค่าความถี่ หากสัญญาณทั้งสองขานี้มีการเปลี่ยนแปลง แสดงว่าเกิดปัญหาที่ LOOP FILTER หากสัญญาณที่ขา 7 และขา 8 ไม่เปลี่ยนก็ให้ไปตรวจสอบสถานะ ของเฟส ล็อกดูว่าอยู่ในสถานะใด

3. ในปัญหาของสัญญาณรบกวนจากภายนอก เป็นปัญหาที่แก้ได้ยากมากการแก้ปัญหานี้ก็คือให้ทำการชิลด์ที่ภาค VCO


รูปของสัญญาณเอาต์พุตที่ความถี่ต่างๆ




รูปของสัญญาณcarrierที่วัดโดยออสซิลโลสโคปที่ความถี่ 20.0MHz



เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปของสัญญาณcarrierที่วัดโดยออสซิลโลสโคปที่ความถี่ 59.2 MHz




รูปของสัญญาณcarrierที่วัดโดยออสซิลโลสโคปที่ความถี่ 64.0 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปของสัญญาณcarrierที่วัดโดยออสซิลโลสโคปที่ความถี่ 45.0MHz




รูปของสัญญาณcarrierที่วัดโดยออสซิลโลสโคปที่ความถี่ 55.2MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปของสัญญาณcarrierที่วัดโดยออสซิลโลสโคปที่ความถี่ 75.5 MHz



รูปของสัญญาณcarrierที่วัดโดยออสซิลโลสโคปที่ความถี่ 80.0MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

สุชาติ กังวารจิตต์ เครื่องรับส่งวิทยุและระบบสื่อสาร บริษัทซีเอ็ดยูเคชั่น จำกัด
กรุงเทพ 2532

MOTOROLA INC. CMOS APPLICATION - SPECIFIC STANDARD ICs
USA,1991

MOTOROLA INC. MECL USA,1991




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กราฟแสดงความสัมพันธ์ระหว่างแรงดันของ VCO และความถี่ใน LOOP 1.




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กราฟแสดงความสัมพันธ์ระหว่างแรงดันของ VCO และความถี่ใน LOOP 2.




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กราฟแสดงความสัมพันธ์ระหว่างแรงดันของ VCO และความถี่ใน LOOP 3.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กราฟแสดงความสัมพันธ์ระหว่างแรงดันของ VCO และความถี่ใน LOOP 4.




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แสดง Flow Charge ของ Program PLL ดังรูป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

-----
;
;Project
;Nik
;Cross-16 Meta-Assembler
;SILA ANT-32 Version 3.0 Embedded Control Board
; Spec. CPU = 80C32 ( 11.0592 MHz Clock )
; EPROM = 27C16 ( 0000h - 07ffh )
; PORT = 8255 ( 24 Bit i/o )
; LCD = DMC161C ( 16 char. * 1 line )
; Keyboard = Matrix ( 3 * 4 Key )
; Switch = Push Bottom (For Enter Key)
;
;
-----

```

```

CPU "c:\dos\8051.TBL"
HOP "INT8"

```


;MCS-51 INTERNAL REGISTERS

```

;
;
b: equ 0f0h ;b register
acc: equ 0e0h ;accumulator
psw: equ 0d0h ;program status word
ipc: equ 0b8h ;interrupt priority
p3: equ 0b0h ;port 3
iec: equ 0a8h ;interrupt enable

```

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

sbuf:    equ    099h        ;send buffer
sccon:   equ    098h        ;serial control
p1:      equ    090h        ;port 1
th1:     equ    08dh        ;timer 1 high
th0:     equ    08ch        ;timer 0 high
tl1:     equ    08bh        ;timer 1 low
tl0:     equ    08ah        ;timer 0 low
tmod:    equ    089h        ;timer mode
toon:    equ    088h        ;timer control
pcon:    equ    087h        ;power control register
dph:     equ    083h        ;data pointer high
dpl:     equ    082h        ;data pointer low
sp:      equ    081h        ;stack pointer
p0:      equ    080h        ;port 0
;

```

;MCS-51 INTERNAL BIT ADDRESSES

```

;
cy:      equ    0d7h        ;carry flag
ac:      equ    0d6h        ;auxiliary-carry flag
f0:      equ    0d5h        ;user flag 0
rs1:     equ    0d4h        ;register select msh
rs0:     equ    0d3h        ;register select lsb
ov:      equ    0d2h        ;overflow flag
p:       equ    0d0h        ;parity flag
ps:      equ    0boh        ;priority serial port
pt1:     equ    0bbh        ;priority timer 1
px1:     equ    0bah        ;priority external 1
pt0:     equ    0b9h        ;priority timer 0
px0:     equ    0b8h        ;priority external 0

```

```

en:      equ    0a1h        ;enable all interrupt

```

```

es:    equ    0a0h    ;enable serial interrupt
et1:   equ    0ab0h   ;enable timer 1 interrupt
ex1:   equ    0a00h   ;enable external 1 interr
et0:   equ    0a90h   ;enable timer 0 interrupt
ex0:   equ    0a80h   ;enable external 0 interr
sm0:   equ    09f0h   ;serial mode 0
sm1:   equ    09e0h   ;serial mode 1
sm2:   equ    09d0h   ;serial mode 2
ren:   equ    09c0h   ;serial reception enable
tb8:   equ    09b0h   ;transmit bit 8
rb8:   equ    09a0h   ;receive bit 8
tf:    equ    0990h   ;transmit interrupt flag
rf:    equ    0980h   ;receive interrupt flag
tfl:   equ    08f0h   ;timer 1 overflow flag
trl:   equ    08e0h   ;timer 1 run control bit
tfo:   equ    08d0h   ;timer 0 overflow flag
tro:   equ    08c0h   ;timer 0 run control bit
ie1:   equ    08b0h   ;ext interr. 1 edge flag
if1:   equ    08a0h   ;ext interr. 1 type flag
ie0:   equ    0890h   ;ext interr. 0 edge flag
if0:   equ    0880h   ;ext interr. 0 type flag

```


```

eot:   equ    0ffh    ;define value for end of text
enter: equ    00eh    ;define value for enter switch

```

```

port8255_a: equ    0f800h    ;for 2 bit low N , 6 bit A

```

```

port8255_b: equ    port8255_a + 1 ;for 8 bit high N

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเพื่อการใช้งานเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

port8255_e: equ    port8255_a + 2    ;for drive relay
port8255_otr: equ    port8255_a + 3    ;write control word 8255

led_w_sts: equ    0fa00h                ;write status led module
led_r_sts: equ    led_w_sts + 1        ;read status led module
led_w_data: equ    led_w_sts + 2        ;write data led module
led_r_data: equ    led_w_sts + 3        ;read data led module

save_key: equ    040h
our_pos: equ    save_key + 1
dot_flag: equ    save_key + 2
dot_pos: equ    save_key + 3
std_format: equ    save_key + 4        ;5 Byte ( XXXXX )
by_pass_edit: equ    save_key + 9
edit_buff: equ    070h                ;16 Char available (070h - 07fh)

;-----
org    0000h
ajmp    init

;-----
org    0040h

;-----
;    initial
;-----
;

```

```

init:    clr    a                ;clear internal ram 01h-7fh

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

mov r0,a ;
else inc r0 ;
mov @r0,a ;
ejne r0,#07fh,else ;

mov sp,#07fh ;stack = 128 layer MAX
;2 for call sub routine
;and 1 for push direct

```

```

;-----
;init 8255 user port 1
;
mov r0,#0
wait_8255_1: mov r1,#0
wait_8255_2: djnz r1,wait_8255_2
djnz r0,wait_8255_1

mov dptr,#port8255_ctr ;write control code
mov a,#080h ;all port = o/p
movx @dptr,a ;

```

```

;-----
;set default o/p for 10.7 MHz ( N = 535 , A = 0 , relay bit 0 )
;

```

```

mov dptr,#port8255_a ;for 2 bit low N , 6 bit A
mov a,#11000000b ;
movx @dptr,a ;

mov dptr,#port8255_b ;for 8 bit high N
mov a,#10000101b ;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

movx   @dptr,a           ;

mov    dptr,#port8255_c   ;for drive relay
mov    a,#00000001b      ;
movx   @dptr,a           ;

```

```

-----
;init led module (16 char * 1 line)
;

```

```

mov    dptr,#led_w_sts   ;
mov    a,#00000001b     ;clear display
movx   @dptr,a          ;
acall  w_b_flag         ;

```

```

.....
mov    a,#00111000b     ;function set
movx   @dptr,a          ;
acall  w_b_flag         ;

```

```

.....
mov    a,#00001100b     ;display on/off
movx   @dptr,a          ;
acall  w_b_flag         ;

```

```

.....
mov    a,#00000110b     ;entry mode set
movx   @dptr,a          ;
acall  w_b_flag         ;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

.....

```
pop    dph
pop    dpl
pop    acc
ret
```

;move cursor position

```
;   input  acc = position (000h - 00fh)
```

;

```
move_our: push  acc
```

```
push  dpl
```

```
push  dph
```

.....

```
and   a,#00001111b ;Clear 4 bit high
```

```
mov   our_pos,a
```

```
jnb   acc+3,move_prompt ;jump if 000h <= acc <= 007h
```

```
clr   acc+3
```

```
setb  acc+6
```

```
move_prompt: setb  acc+7
```

```
mov   dptr,#lcd_w_sts
```

```
movx  @dptr,a
```

```
acall w_b_flag
```

.....

```
pop    dph
```

```
pop    dpl
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        pop    acc
        ret

;*****
***

;write 1 char at cursor positon
;   input  acc = ascii
;
write_led: push  acc
          push  psw
          push  dpl
          push  dph
          .....
          mov   dptr,#led_w_data
          movx  @dptr,a
          acall w_b_flag
          inc  cur_pos
          mov  a,#08h
          cjne a,cur_pos,cur_n_change
          acall move_cur

          .....

cur_n_change: pop  dph
             pop  dpl
             pop  psw
             pop  acc
             ret

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
*****
```

```
***
```

```
;move cursor back and delete character at cursor position
```

```
;
```

```
bek_space: push acc
```

```
push psw
```

```
push dpl
```

```
push dph
```

```
.....
```

```
dec cur_pos
```

```
mov a,cur_pos
```

```
acall move_cur
```

```
mov a,#" "
```

```
mov dptr,#led_w_data
```

```
movx @dptr,a
```

```
acall w_b_flag
```

```
mov a,cur_pos
```

```
acall move_cur
```

```
.....
```

```
pop dph
```

```
pop dpl
```

```
pop psw
```

```
pop acc
```

```
ret
```

```
*****
```

```
***
```

```
;write string to led
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;       dptr point to fist string
;       Offh for end of string
;
write_str: push  acc
           push  psw
           push  dpl
           push  dph

;~~~~~
mov  dptr,#lod_w_str
mov  a,#0000001b      ;clear display
movx @dptr,a
acall w_b_flag
clr  a                ;set dd ram active
acall move_out

;~~~~~
pop  dph
pop  dpl

;~~~~~
clr  a                ;define start offset
w_str_1: push  acc
           move  a,@a+dptr
           ojne  a,#eot,n_found_end  ;jump if not equal end of text
           dec  sp
           ajmp  exit_w_str
n_found_end: acall write_lcd
           pop  acc
           inc  a
           inc  offset

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    ajmp    w_str_1

;*****
;*****
exit_w_str: pop    psw
            pop    acc
            ret

;*****
;*****
;get key board and enter switch
;
get_key:   push   acc
            push   psw
            push   dpl
            push   dph

;*****
keyboard:  jb     p1+7,n_enter    ;jump if enter key not press
            mov   save_key,#00110000h
            ajmp  delay_

n_enter:   mov   p1,#11101111b    ;bit 4 = 0
            mov   a,p1
            anl  a,#00001111b
            orl  a,#00001111b,key_col0
            mov  p1,#11011111b    ;bit 5 = 0
            mov  a,p1
            anl  a,#00001111b
            orl  a,#00001111b,key_col1
            mov  p1,#10111111b    ;bit 6 = 0
            mov  a,p1

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        anl    a,#00001111b
        ejne  a,#00001111b,key_col2
        ajmp  keyboard
key_col0:  orl    a,#11110000b
        ajmp  opl_value
key_col1:  orl    a,#11100000b
        ajmp  opl_value
key_col2:  orl    a,#11010000b
opl_value: opl    a
        mov   save_key,a
;
;
;
delay_     mov   r6,#20           ;delay for debounce
delay1_:   mov   r7,#0
delay2_:   djnz  r7,delay2_
          djnz  r6,delay1_
;
;
;get key again for compare with old key
;
keyboard_2: jb    p1+7,n_enter2    ;jump if enter key not press
          mov   a,#00110000b
          ajmp  emp_2_key
n_enter2:  mov   p1,#11101111b    ;bit 4 = 0
          mov   a,p1
          anl   a,#00001111b
          ejne  a,#00001111b,key_col0_2
          mov   p1,#11011111b    ;bit 5 = 0
          mov   a,p1
          anl   a,#00001111b

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    ejne    a,#00001111b,key_col1_2
    mov     pl,#10111111b      ;bit 6 = 0
    mov     a,pl
    ani     a,#00001111b
    ejne    a,#00001111b,key_col2_2
    ajmp    keyboard

key_col0_2: orl     a,#11110000b
            ajmp    opl_value_2
key_col1_2: orl     a,#11110000b
            ajmp    opl_value_2
key_col2_2: orl     a,#11010000b
opl_value_2: opl     a
cmp_2_key: ejne    a,save_key,keyboard
            mov     pl,#0ffh      ;set all bit = i/p
            .....
            mov     dptr,#key_tbl
            mov     a,@a+dptr
            mov     save_key,a
            .....

exit_get_key: pop    dph
              pop    dpl
              pop    psw
              pop    acc
              ret

```

```

;keyboard table      ( "?" = undefine )

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

key_tbl:  dfb    "?" ,01h,04h,04h,07h,07h,07h,07h
          dfb    00h,00h,00h,00h,00h,00h,00h,00h
          dfb    "?" ,02h,05h,05h,08h,08h,08h,08h
          dfb    0ah,0ah,0ah,0ah,0ah,0ah,0ah,0ah
          dfb    "?" ,03h,06h,06h,09h,09h,09h,09h
          dfb    0bh,0bh,0bh,0bh,0bh,0bh,0bh,0bh
          dfb    enter

```

```

;*****

```

```

***

```

```

;this routine wait until key release

```

```

;

```

```

key_release: push  acc

```

```

              push  psw

```

```

;*****

```

```

scan_key:   jnb    p1+7,scan_key    ;for enter

```

```

              mov    p1,#11101111b    ;bit 4 = 0

```

```

              mov    a,p1

```

```

              anl    a,#00001111b

```

```

              cjne   a,#00001111b,scan_key

```

```

              mov    p1,#11011111b    ;bit 5 = 0

```

```

              mov    a,p1

```

```

              anl    a,#00001111b

```

```

              cjne   a,#00001111b,scan_key

```

```

              mov    p1,#10111111b    ;bit 6 = 0

```

```

              mov    a,p1

```

```

              anl    a,#00001111b

```

```

              cjne   a,#00001111b,scan_key

```

```

              mov    p1,#0ffh        ;set all bit = 1

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือการใช้งานเพื่อการรักษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

.....

```
pop    psw
pop    acc
ret
```

;edit mode input frequency value (MHz)

;

```
edit_mode: push  acc
           push  psw
           push  dpl
           push  dph
```

.....

;build display

```
mov     dptr,#txt_ed      ;prompt , Unit
acall   write_str        ;
```

```
mov     a,#1              ;set cursor position
```

```
acall   move_cur         ;
```

```
mov     dot_flag,#0      ;clear dot sign flag
```

```
mov     by_pass_edit,#0  ;clear by pass
```

.....

```
mov     dptr,#led_w_sts  ;
```

```
mov     a,#00001101b     ;on Blink Cursor
```

เอกสารนี้เป็นเอกสารของงาน@dptra การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

acall w_b_flag ;

.....

acall key_release ;all key release

.....

input_kb: acall get_key
mov a,save_key

.....

ojne a,#enter,not_enter_k ;jump if enter key not press
mov a,cur_pos
ojne a,#1,exit_edit ;ret this routine
acall mix_key
mov a,#1
ojne a,by_pass_edit,long_time
ajmp exit_edit ;jump if by pass active

.....

not_enter_k: ojne a,#0ah,not_dot ;jump if dot key not press
clr a
ojne a,dot_flag,long_time ;jump if dot sign active
mov a,#"." ;convert 0ah to "."
ajmp write_front

not_dot: ojne a,#0bh,not_bs ;jump if back space not press
ajmp write_back ;back space detect

not_bs: add a,#"0"
ajmp write_front ;any key (0..9)

.....

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

write_front: push    acc                ;for number 0 - 9 and dot sign
              mov     a,#0ch
              cjne   a,cur_pos,write_ok
              dec    sp                ;write not effect
              ajmp   long_time

write_ok:     mov     a,#edit_buff      ;start buffer address
              add    a,cur_pos         ;add offset
              mov    r0,a              ;assign r0 is pointer
              pop    acc
              mov    @r0,a             ;write ascii code to buffer
              acall  write_led
              cjne   a,#".",long_time  ;jump if not equal dot sign
              mov    dot_flag,#1       ;set dot flag active
              mov    dot_pos,cur_pos   ;save dot sign position
              dec    dot_pos           ;real position
              ajmp   long_time

;.....

write_back:   mov    a,#01h           ;for back space
              cjne   a,cur_pos,back_ok
              ajmp   long_time        ;back space not effect

back_ok:     acall  bak_space         ;back space effect
              mov    a,#edit_buff
              add    a,cur_pos
              mov    r0,a
              mov    a,@r0
              cjne   a,#".",long_time
              mov    dot_flag,#0      ;clear dot flag
              ajmp   long_time

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

.....
long_time:  acall  key_release      ;wait key release
            ajmp  input_kb        ;get key again

```

```

.....
exit_edit:  mov   dptr,#led_w_sts   ;
            mov   a,#00001100b     ;off Blink Cursor
            movx  @dptr,a          ;
            acall w_b_flag         ;

```

```

.....
pop  dph
pop  dpl
pop  psw
pop  acc
ret

```

;this routine for process data i/p to control MC145152-2
;MC145152-2 : Parallel-Input PLL Frequency Synthesizer

```

;
; Solve : Ntotal = f / 20k      ( f Unit = MHz )
;
;       N      = Ntotal DIV 64
;
;       A      = Ntotal MOD 64
;
;
;
;

```

```

process_data:push  acc

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

push  psw
push  dpl
push  dph
clr   psw+3      ;use register bank 2
setb  psw+4      ;

```

```

.....
acall true_format      ;XXX.XX
acall true_range      ;1MHz - 200MHz

```

```

.....
mov   r6,#0          ;hold low byte
mov   r7,#0          ;hold high byte
mov   r0,#std_format+4
mov   a,@r0
clr   cy
subb  a,#"0"
mov   r6,a

```

```

.....
mov   dptr,#ten_power_n ;address table
mov   r1,#0            ;offset
mov   r2,#4            ;loop count

```

```

calc:  dec   r0
mov   a,@r0          ;get next digit
clr   cy
subb  a,#"0"        ;convert ascii to hex

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

mul    ab
add    a,r1
push   acc
move   a,@a+dptr    ;get high byte from table
mov    r5,a          ;save high byte
pop    acc
inc    a
move   a,@a+dptr    ;get low byte from table
mov    r4,a          ;save low byte
.....
mov    a,r6          ;(r7,r6) = (r7,r6) + (r5,r4)
add    a,r4
mov    r6,a
mov    a,r7
add    a,r5
mov    r7,a
.....
mov    a,#20        ;1 step = 20 Byte
add    a,r1
mov    r1,a
.....
djnz   r2,ealc
.....
mov    a,r7          ;divider by 2
clr    cy
mov    a
.....
mov    r7,a          ;hold high output

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;
mov a,r6 ;
rrc a ;
mov r6,a ;hold low output

```

```

clr cy ;
mov a,r6 ;
subb a,#040h ;
mov a,r7 ;
subb a,#002h ;
jc range_po02 ; jump if (r7,r6) < 0240h

clr cy ;
mov a,r6 ;
subb a,#040h ;
mov a,r7 ;
subb a,#004h ;
jc range_pc1 ; jump if (r7,r6) < 0440h

clr cy ;
mov a,r6 ;
subb a,#040h ;
mov a,r7 ;
subb a,#007h ;
jc range_po2 ; jump if (r7,r6) < 0740h

clr cy ;
mov a,r6 ;
subb a,#040h ;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

mov    a,r7          ;
subb   a,#00ch      ;
jc     range_pc3     ; jump if (r7,r6) < 0c40h

clr    cy           ;
mov    a,r6         ;
subb   a,#040h      ;
mov    a,r7         ;
subb   a,#014h      ;
jc     range_pc4     ; jump if (r7,r6) < 1440h

range_pc5: mov    r3,#00100000b
ajmp   normal_out

range_pc4: mov    r3,#00010000b
ajmp   normal_out

range_pc3: mov    r3,#00001000b
ajmp   normal_out

range_pc2: mov    r3,#00000100b
ajmp   normal_out

range_pc1: mov    r3,#00000010b
ajmp   normal_out

range_pc0: mov    r3,#00000001b

```

```

#####
s_l_6_bit: mov    r2,#6

```

```

shift_one: mov    a,r6
           clr    cy
           rlc   a

```

```

           mov    r6,a

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

mov    a,r7
rle    a
mov    r7,a
djnz   r2,shift_one

```

```

normal_out: mov    dptr,#port8255_a    ;send Ntotal -> o/p port

```

```

mov    a,r6
movx   @dptr,a
mov    dptr,#port8255_b
mov    a,r7
movx   @dptr,a
mov    dptr,#port8255_c    ;send o/p select relay
mov    a,r3
movx   @dptr,a

```

```

acall  disp_out    ;display output frequency

```

```

get_key_loop:acall  key_release

```

```

acall  get_key    ;wait key press
mov    a,save_key
cjne   a,#00bh,get_key_loop    ;jump if not equal BSP key

```

```

exit_process: pop    dph

```

```

pop    dpl

```

```

pop    psw

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
pop    acc
```

```
ret
```

```
-----  
;          (high,low)
```

```
;          | |
```

```
;          | |
```

```
;          V  V
```

```
ten_power_n: dfb    000h,000h,000h,00ah,000h,014h,000h,01eh,000h,028h
```

```
dfb    000h,032h,000h,03ch,000h,046h,000h,050h,000h,05ah
```

```
dfb    000h,000h,000h,064h,000h,0e8h,001h,02ch,001h,090h
```

```
dfb    001h,0f4h,002h,058h,002h,0bch,003h,020h,003h,084h
```

```
dfb    000h,000h,003h,0e8h,007h,0d0h,00bh,0b8h,00fh,0a0h
```

```
dfb    013h,088h,017h,070h,01bh,058h,01fh,040h,023h,028h
```

```
dfb    000h,000h,027h,010h,04eh,020h
```

```
*****
```

```
***
```

```
;build standard format --> XXX.XX ( 000.00 - 999.99 )
```

```
; i/p    our_pos - 1 = text counter
```

```
;          dot_flag  = show dot active ?
```

```
;          dot_pos   = show dot position
```

```
; o/p    std_format to std_format+4 ( 5 Byte )
```

```
true_format: push  acc
```

```
push  psw
```

```
push  dpl
```

```
push  dph
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

setb   psw+3           ;use register bank 3
setb   psw+4           ;

;*****
mov     r0,#std_format ;fill "0" 5 Byte
mov     a,#"0"
clr_format: mov     @r0,a
inc     r0
ojne   r0,#std_format+5,clr_format
;*****
mov     r7,cur_pos
dec     r7             ;r7 hold cur_pos - 1
mov     r6,dot_pos    ;r6 hold dot_pos
mov     a,dot_flag
jnb    acc,front_dot

;-----
back_dot: mov     a,r7
clr     cy
subb   a,r6
jz     front_dot     ;jump if back dot empty

;*****
push   acc           ;save cur_pos - 1 - dot_pos
mov     r0,#std_format+3 ;high digit back dot transfer
mov     a,#edit_buff+1 ;
add     a,dot_pos    ;
mov     r1,a

```

เอกสารนี้เป็นเอกสารที่สวอนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

mov    a,@r1          ;
mov    @r0,a          ;
pop    acc

.....

dec    a
ejne   a,#0,back_dot2 ;jump if hold > 1 digit back dot
ajmp   front_dot
back_dot2: inc    r0      ;low digit back dot transfer
inc    r1
mov    a,@r1
mov    @r0,a
;-----
front_dot: mov    a,dot_flag
jnb    acc,no_dot_act
mov    a,r6
mov    r5,a
dec    r5      ;r5 hold front dot count (d_f)
ajmp   check_f_dot
no_dot_act: mov    a,r7
mov    r5,a      ;r5 hold front dot count (n_d_f)

.....

check_f_dot: ejne   r5,#0,front_dot1
ajmp   exit_t_fmt

.....

front_dot1: mov    r0,#std_format+2 ;low digit front dot transfer

```

เอกสารนี้เป็นเอกสารที่ทวงลิขสิทธิ์แล้ว #edit buff งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    add    a,r5          ;
    mov    r1,a          ;
    mov    a,@r1        ;
    mov    @r0,a        ;

.....

    dec    r5
    ejne   r5,#0,front_dot2
    ajmp   exit_t_fmt

front_dot2: dec    r0          ;middle digit front dot transfer
            dec    r1          ;
            mov    a,@r1        ;
            mov    @r0,a        ;

.....

            dec    r5
            ejne   r5,#0,front_dot3
            ajmp   exit_t_fmt

front_dot3: dec    r0          ;high digit front dot transfer
            dec    r1          ;
            mov    a,@r1        ;
            mov    @r0,a        ;

```

```

-----
start_check: dec    r5          ;active if > 3 digit front dot
            ejne   r5,#0,check_zero
            ajmp   exit_t_fmt

check_zero: dec    r1
            mov    a,@r1
            ejne   a,#"0",fill_999_99

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        ajmp    start_check

;-----;
;for i/p data >= 1000.00
;
fill_999_99: mov    r0,#std_format    ;fill "9" 5 Byte
            mov    a,#"9"
fill_9:     mov    @r0,a
            inc    r0
            ejne  r0,#std_format+5,fill_9
;-----;
exit_t_fmt: pop    dph
            pop    dpl
            pop    psw
            pop    acc
            ret

;*****
***
;filter i/p value to True Range Value ( 1 MHz - 200 MHz )
;
true_range: push   acc
            push   psw
            push   dpl
            push   dph
            setb  psw+3        ;use register bank 3
            setb  psw+4        ;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

.....

```
mov    r0,#std_format    ;high digit
mov    a,@r0              ;get digit
mov    r2,a
mov    a,#"2"
clr    cy
subb   a,r2
jz     g_e_200_00
jc     g_e_200_00
ojne   a,#2,exit_t_range
inc    r0
mov    a,@r0
ojne   a,#"0",exit_t_range
inc    r0
mov    a,@r0
ojne   a,#"0",exit_t_range
```

;Generate 001.00 MHz

;

```
mov    a,#"0"
mov    r0,#std_format    ;high digit
mov    @r0,a

inc    r0
mov    @r0,a

mov    a,#"1"
inc    r0
mov    @r0,a
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

mov    a,#"0"
inc    r0
mov    @r0,a

inc    r0
mov    @r0,a

ajmp   exit_t_range

;-----
;Generate 200.00 MHz
;
s_e_200_00: mov    a,#"2"
mov    @r0,a

mov    a,#"0"
inc    r0
mov    @r0,a

inc    r0
mov    @r0,a

inc    r0
mov    @r0,a

inc    r0
mov    @r0,a

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

exit_t_range: pop    dph
               pop    dpl
               pop    psw
               pop    acc
               .
               ret

```

```

;*****

```

```

***

```

```

;display output
;

```

```

disp_out:  push    acc
           push    psw
           push    dpl
           push    dph
           setb   psw+3      ;use register bank 3
           setb   psw+4

```

```

;*****

```

```

mov     r2,#0      ;if = 0 display dot

```

```

;*****

```

```

scan_front: mov     r0,#std_format
            mov     a,@r0
            cjne   a,#"0",scan_back
            mov     a,#" "      ;Fill Blank
            mov     @r0,a      ;

```

```

inc     r0

```

```

mov     a,@r0

```

```

cjne   a,#"0",scan_back

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

mov    a,#" "           ;Fill Blank
mov    @r0,a            ;

```

//////////

```

scan_back:  mov    r0,#std_format + 4
            mov    a,@r0
            ojne   a,#"0",disp_out_s
            mov    a,#" "           ;Fill Blank
            mov    @r0,a            ;
            dec   r0
            mov    a,@r0
            ojne   a,#"0",disp_out_s
            mov    a,#" "           ;Fill Blank
            mov    @r0,a            ;
            mov    r2,#1            ;not display dot

```

//////////

```

disp_out_s: mov    dptr,#txt_op      ;Show Text
            acall  write_str        ;

```

//////////

```

            mov    r0,#std_format    ;write 3 digit front dot
            mov    r1,#3             ;
f_d_write:  mov    a,@r0              ;
            ojne   a,#" " ,write_f    ;jump if not found Blank
            ajmp   jump_write_f       ;
write_f:    acall  write_led          ;
jump_wnte_finc  r0                   ;
            djnz   r1,f_d_write       ;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
    ejne    r2,#1,disp_out_d
    ajmp    disp_unit
disp_out_d: mov     a,#"."
            acall   write_led
```

```
    mov     r1,#2           ;write 2 digit back dot
b_d_write: mov     a,@r0
            ejne    a,#" ",write_b ;jump if not found Blank
            ajmp    jump_write_b
write_b:   acall   write_led
jump_write_b:inc    r0
            djnz   r1,b_d_write
```

```
disp_unit: mov     a,#" "           ;Write Frequency Unit (MHz)
            acall   write_led
            mov     a,#"M"
            acall   write_led
            mov     a,#"H"
            acall   write_led
            mov     a,#"z"
            acall   write_led
```

```
    pop     dph
    pop     dpl
    pop     psw
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

pop    acc
ret

;*****
***

;load font to eg-ram
;
load_font: push  acc
          push  psw
          push  dpl
          push  dph
          .....
          mov   dptr,#lod_w_sts
          mov   a,#040h+000h      ;eg-ram address 0
          movx  @dptr,a
          acall w_b_flag
          .....
          mov   r7,#0
repeat:  mov   a,r7
          mov   dptr,#chr_font    ;first table address
          move  a,@a+dptr         ;read 1 byte font from table
          mov   dptr,#lod_w_data
          movx  @dptr,a
          acall w_b_flag
          inc   r7                ;inc counter
          cjne  r7,#64,repeat     ;jump if count not equal 64

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

pop    dph
pop    dpl
pop    psw
pop    acc
ret

```

```

;*****

```

```

chr_font:  dfb    000h,000h,01fh,01fh,01fh,01fh,000h,000h ;undefine
            dfb    000h,000h,01fh,01fh,01fh,01fh,000h,000h ;undefine
            dfb    000h,000h,01fh,01fh,01fh,01fh,000h,000h ;undefine
            dfb    000h,000h,01fh,01fh,01fh,01fh,000h,000h ;undefine
            dfb    000h,000h,01fh,01fh,01fh,01fh,000h,000h ;undefine
            dfb    000h,000h,000h,000h,00eh,012h,012h,00eh ;subscribe o
            dfb    000h,000h,000h,000h,012h,012h,016h,00ah ;subscribe u
            dfb    000h,000h,008h,008h,01ch,008h,00ah,004h ;subscribe t

```

```

;*****

```

```

***

```

```

;sub routine for general delay

```

```

;    i/p    r4 for delay value

```

```

;

```

```

delay:    mov    r3,#0

```

```

delay1:   mov    r2,#0

```

```

delay2:   djnz   r2,delay2

```

```

            djnz   r3,delay1

```

```

            djnz   r4,delay

```

```

ret

```

```

;*****

```

```

***

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

txt_rdy:  dfb    "**** Ready ****",eot
txt_ed:   dfb    ">          MHz",eot
txt_op:   dfb    "F",005h,006h,007h,"= ",eot
txt_e_key: dfb    "Extended Key: ?",eot
txt_credit: dfb    "          **** "
           dfb    "Credit : "
           dfb    "Faculty of Engineering  "
           dfb    "King Mongkut's Institute of Technology Ladkrabang"
           dfb    " **** " ,eot
fast_value0: dfb    "010.70"
fast_value1: dfb    "011.52"
fast_value2: dfb    "021.76"
fast_value3: dfb    "037.12"
fast_value4: dfb    "062.72"
fast_value5: dfb    "103.68"
fast_value6: dfb    "104.75"
fast_value7: dfb    "107.75"
fast_value8: dfb    "199.99"
fast_value9: dfb    "200.00"

;*****
;***
;running text
;      i/p      dptr = first table address
;
run_txt:  push   acc
          push   psw
          push   dpl
          push   dph

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        setb    psw+3           ;use register bank 1
        clr    psw+4           ;

;-----;
next_page1: mov    a,#15
           move   a,@a+dptr
           cjne  a,#eot,next_page2
           ajmp  exit_run_t

;-----;
next_page2: mov    r2,#0       ;count from 0 - 15
           clr    a
           acall move_cur
run_txt2:  mov    a,r2
           move   a,@a+dptr
           acall write_led
           inc   r2
           cjne  r2,#16,run_txt2
           inc   dptr
           mov   r4,#2         ;delay value
           acall delay
           ajmp  next_page1

;-----;
exit_run_t: pop    dph
           pop    dpl
           pop    psw
           pop    acc
           ret

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
*****
```

```
***
```

```
;make data like edit (copy 6 byte data to edit buffer and build working data)
```

```
; i/p dptr point first data address
```

```
;
```

```
make_data: push acc
```

```
push psw
```

```
push dpl
```

```
push dph
```

```
setb psw+3 ;use register bank 1
```

```
clr psw+4 ;
```

```
*****
```

```
mov r2,#6
```

```
mov r0,#edit_buff+1
```

```
make_data2: clr a ;copy data to edit buffer
```

```
mov a,@a+dptr ;
```

```
mov @r0,a ;
```

```
inc r0 ;
```

```
inc dptr ;
```

```
djnz r2,make_data2 ;
```

```
*****
```

```
mov dot_flag,#1 ;make other value
```

```
mov dot_pos,#4 ;
```

```
mov our_pos,#7 ;
```

```
mov by_pass_edit,#1 ;
```

```
*****
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

pop    dph
pop    dpi
pop    psw
pop    acc
ret

```

```

;*****

```

```

***

```

```

;press enter key + ? key

```

```

;

```

```

mix_key:  push    acc
          push    psw
          push    dpl
          push    dph

```

```

;*****

```

```

mov    dptr,#txt_e_key
acall  write_str

```

```

;*****

```

```

mix_key__0:  jb     p1+7,exit_long    ;if enter key release exit

```

```

mov    p1,#11101111b    ;bit 4 = 0

```

```

mov    a,p1

```

```

anl    a,#00001111b

```

```

cjne   a,#00001111b,mix_key__0

```

```

mov    p1,#11011111b    ;bit 5 = 0

```

```

mov    a,p1

```

```

anl    a,#00001111b

```

```

cjne   a,#00001111b,mix_key__1

```

```

mov    p1,#10111111b    ;bit 6 = 0

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

mov    a,pi
ani    a,#00001111b
cjne   a,#00001111b,mix_key__2
ajmp   mix_key__

```

.....

```
;long jump
```

```
exit_long: ajmp   exit_m_key1
```

.....

```
mix_key__0: orl    a,#11110000b
```

```
ajmp   oplmnt_value
```

```
mix_key__1: orl    a,#11100000b
```

```
ajmp   oplmnt_value
```

```
mix_key__2: orl    a,#11010000b
```

.....

```
oplmnt_value: mov    pl,#0ffh ;set all bit = 1/p
```

```
cpl    a
```

```
mov    dptr,#key_tbl
```

```
movc   a,@a+dptr
```

.....

```
;enter + dot
```

```
cjne   a,#00ah,mix_key__3
```

```
mov    dptr,#txt_credit ;credit
```

```
acall  run_txt ;
```

```
ajmp   exit_m_key1
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;enter + "0"

mix_key__3:  ejne   a,#000h,mix_key__4
             mov    dptr,#fast_value0
             acall  make_data
             ajmp   exit_m_key2

```

.....

```

;enter + "1"

mix_key__4:  ejne   a,#001h,mix_key__5
             mov    dptr,#fast_value1
             acall  make_data
             ajmp   exit_m_key2

```

.....

```

;enter + "2"

mix_key__5:  ejne   a,#002h,mix_key__6
             mov    dptr,#fast_value2
             acall  make_data
             ajmp   exit_m_key2

```

.....

```

;enter + "3"

mix_key__6:  ejne   a,#003h,mix_key__7
             mov    dptr,#fast_value3
             acall  make_data
             ajmp   exit_m_key2

```

.....

```

;enter + "4"

mix_key__7:  ejne   a,#004h,mix_key__8

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

mov    dptr,#fast_value4
acall  make_data
ajmp   exit_m_key2

;enter + "5"
mix_key__8:  cjne  a,#005h,mix_key__9
            mov    dptr,#fast_value5
            acall  make_data
            ajmp   exit_m_key2

;enter + "6"
mix_key__9:  cjne  a,#006h,mix_key__a
            mov    dptr,#fast_value6
            acall  make_data
            ajmp   exit_m_key2

;enter + "7"
mix_key__a:  cjne  a,#007h,mix_key__b
            mov    dptr,#fast_value7
            acall  make_data
            ajmp   exit_m_key2

;enter + "8"
mix_key__b:  cjne  a,#008h,mix_key__c
            mov    dptr,#fast_value8
            acall  make_data

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

                                ajmp    exit_m_key2

;-----;
;enter + "9"
mix_key__o: ojne    a,#009h,mix_key_ajmp
            mov     dptr,#fast_value9
            acall  make_data
            ajmp   exit_m_key2

;-----;
;long jump
mix_key_ajmp:ajmp   mix_key__

;-----;
;restore old screen
;
exit_m_key1: mov     dptr,#txt_ed    ;prompt ,Unit
            acall  write_str      ;
;
            mov     a,#1          ;set cursor position
            acall  move_our      ;

;-----;
exit_m_key2: pop     dph
            pop     dpl
            pop     psw
            pop     acc
            ret

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

end_program:

```
-----|
;keyboard circuit
;
;      P1.4      P1.5      P1.6
;      |         |         |
;      |         |         |
;      |         |         |
;      |         |         |
;      |         |         |
;      |         |         |
;      |         |         |
; P1.0 <--- | 1 | | 2 | | 3 |
;      |         |         |
;      |         |         |
;      |         |         |
; P1.1 <--- | 4 | | 5 | | 6 |
;      |         |         |
;      |         |         |
;      |         |         |
; P1.2 <--- | 7 | | 8 | | 9 |
;      |         |         |
;      |         |         |
;      |         |         |
; P1.3 <--- | 0 | | . | | BSP |
;      |         |         |
;      |         |         |
;      |         |         |
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```


;-----|
;switch circuit
;
;
; |-----|
; P1.7 <--- |Enter| <--- Gnd.
; |-----|
;
;
;-----|
;
;
; fout Range      pc.5 pc.4 pc.3 pc.2 pc.1 pc.0      N      A
;
; 1.00M - 11.50M  0  0  0  0  0  1    50 - 575  0
; 11.52M - 21.74M  0  0  0  0  1  0     9 - 16  0 - 63
; 21.76M - 37.10M  0  0  0  1  0  0    17 - 28  0 - 63
; 37.12M - 62.70M  0  0  1  0  0  0    29 - 48  0 - 63
; 62.72M - 103.66M  0  1  0  0  0  0    49 - 80  0 - 63
; 103.68M - 200.00M  1  0  0  0  0  0    81 - 156  0 - 63
;
;
; fout 1 step = 20 kHz
;
;-----|
;
;
;comment :
; port 0.7 ---> Alway "0"
; port 0.6 ---> Alway "0"
; port 0.5 ---> From Table
; port 0.4 ---> From Table

```


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DMC161C

• Display Format(16character × 1line) • Display Fonts(5×8dots) • Driving Method(1/8D)

ABSOLUTE MAXIMUM RATINGS



Item	Symbol	Test Condition	Standard Value			Unit
			min.	typ.	max.	
Power Supply Voltage for Logic	Vcc-Vss	---	0	---	7	V
Power Supply Voltage for LCD Drive	Vcc-Vee	---	0	---	13.5	V
Input Voltage	V _I	---	V _{SS}	---	V _{CC}	V
Operating Temperature	T _a	---	0	---	+50	°C
Storage Temperature	T _{stg}	---	-20	---	+70	°C

ELECTRICAL CHARACTERISTICS


Item	Symbol	Test Condition	Standard Value			Unit
			min.	typ.	max.	
Input "High" Voltage	V _{IH}	---	2.2	---	V _{CC}	V
Input "Low" Voltage	V _{IL}	---	-0.3	---	0.6	V
Output "High" Voltage	V _{OH}	I _O = 0.100 mA	2.4	---	---	V
Output "Low" Voltage	V _{OL}	I _O = 1.2 mA	---	---	0.4	V
Power Supply Current	I _{CC}	V _{CC} = 5.0V	0.5	---	2.0	mA

* V_{CC} = 5.0V ± 5%, T_a = 25°C

Block diagram



External dimensions / Display pattern



MC145152-2

Parallel-Input PLL Frequency Synthesizer

Interfaces with Dual-Modulus Prescalers

The MC145152-2 is programmed by sixteen parallel inputs for the N and A counters and three input lines for the R counter. The device features consist of a reference oscillator, selectable-reference divider, two-output phase detector, 10-bit programmable divide-by-N counter, and 6-bit programmable ÷ A counter.


The MC145152-2 is an improved-performance drop-in replacement for the MC145152-1. Power consumption has decreased and ESD and latch-up performance have improved.

- Low Power Consumption Through Use of CMOS Technology
- 3.0 to 9.0 V Supply Range
- On or Off-Chip Reference Oscillator Operation
- Lock Detect Signal
- Dual Modulus/Parallel Programming
- 8 User-Selectable ÷ R Values: 8, 64, 128, 256, 512, 1024, 1160, 2048
- ÷ N Range = 3 to 1023, ÷ A Range = 0 to 63
- Chip Complexity: 8000 FETs or 2000 Equivalent Gates




ORDERING INFORMATION

- | | |
|-------------|--------------|
| MC145152P2 | Plastic DIP |
| MC145152FN2 | PLCC Package |



NOTE: N0 through N9, A0 through A5, and RA0 through RA2 have pullup resistors not shown.

PIN ASSIGNMENTS



PLASTIC DIP

PLCC PACKAGE

PIN DESCRIPTIONS

INPUTS

f_{in}—Frequency Input

Input to the positive edge triggered +N and +A counters. f_{in} is typically derived from a dual-modulus prescaler and is ac coupled into the device. For larger amplitude signals (standard CMOS logic levels) dc coupling may be used.

RA0, RA1, RA2—Reference Address Inputs

These three inputs establish a code defining one of eight possible divide values for the total reference divider. The total reference divide values are as follows:

Reference Address Code			Total Divide Value
RA2	RA1	RA0	
0	0	0	8
0	0	1	54
0	1	0	128
0	1	1	256
1	0	0	512
1	0	1	1024
1	1	0	1160
1	1	1	2048

N Inputs—N Counter Programming Inputs

The N inputs provide the data that is preset into the +N counter when it reaches the count of zero. N0 is least significant digit and N9 is most significant. Pullup resistors ensure that inputs left open remain at a logic one and require only a SPST switch to alter data to the zero state.

A Inputs—A Counter Programming Inputs

The A inputs define the number of clock cycles of f_{in} that require a logic zero on the modulus control output. (See Dual-

Modulus Prescaling section.) The A inputs all have internal pullup resistors that ensure that inputs left open will remain at a logic one.

OSC_{in}, OSC_{out}—Reference Oscillator Input/Output

These pins form an on-chip reference oscillator when connected to terminals of an external parallel resonant crystal. Frequency setting capacitors of appropriate value must be connected from OSC_{in} to ground and OSC_{out} to ground. OSC_{in} may also serve as input for an externally generated reference signal. This signal is typically ac coupled to OSC_{in}, but for larger amplitude signals (standard CMOS logic levels) dc coupling may also be used. In the external reference mode, no connection is required to OSC_{out}.

OUTPUTS

phi_R, phi_V—Phase Detector Outputs

These phase detector outputs can be combined externally for a loop error signal.

If frequency f_V is greater than f_R or if the phase of f_V is leading, then error information is provided by phi_V pulsing low. phi_R remains essentially high.

If the frequency f_V is less than f_R or if the phase of f_V is lagging, then error information is provided by phi_R pulsing low. phi_V remains essentially high.

If the frequency of f_V = f_R and both are in phase, then both phi_V and phi_R remain high except for a small minimum time period when both pulse low in phase.

Modulus Control—Dual-Modulus Prescale Control Output

Signal generated by the on-chip control logic circuitry for controlling an external dual-modulus prescaler. The modulus control level will be low at the beginning of a count cycle and will remain low until the +A counter has counted down from its programmed value. At this time, modulus control goes high.



and remains high until the $\div N$ counter has counted the rest of the way down from its programmed value ($N - A$ additional counts since both $\div N$ and $\div A$ are counting down during the first portion of the cycle). Modulus control is then set back low, the counters preset to their respective programmed values, and the above sequence repeated. This provides for a total programmable divide value (N_T) = $N \cdot P + A$ where P and $P + 1$ represent the dual-modulus prescaler divide values respectively for high and low modulus control levels, N the number programmed into the $\div N$ counter, and A the number programmed into the $\div A$ counter.

LD—Lock Detector Output

Lock detector signal. Essentially a high level when loop is locked (f_R, f_y of same phase and frequency). Pulses low when loop is out of lock.

POWER SUPPLY


VDD

The positive power supply potential. This pin may range from +3 to +9 V with respect to VSS.


VSS

The most negative supply potential. This pin is usually ground.

TYPICAL APPLICATIONS



MC145152-2



NOTES:

1. Receiver 1st. I.F. = 45 MHz, low side injection; Receiver 2nd. I.F. = 11.7 MHz, low side injection.
2. Duplex operation with 45 MHz receiver/transmit separation.
3. $f_R = 7.5 \text{ kHz}$, $\mp R = 2048$.
4. $N_{\text{total}} = N - 64 + A = 27501 \text{ to } 28166$; $N = 420 \text{ to } 440$; $A = 0 \text{ to } 63$.
5. MC145152-2 may be used where serial data entry is desired.
6. High frequency prescalers—e.g., MC12018 (520 MHz) and MC12022 (1 GHz)—may be used for higher frequency VCO and I_{in} implementations.

666-Channel, Computer-Controlled, Mobile Radiotelephone Synthesizer for 800 MHz Cellular Radio Systems

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MOTOROLA

MC1648

VOLTAGE-CONTROLLED OSCILLATOR



The MC1648 requires an external parallel tank circuit consisting of the inductor (L) and capacitor (C).

A varactor diode may be incorporated into the tank circuit to provide a voltage variable input for the oscillator (VCO). The MC1648 was designed for use in the Motorola's Phase-Locked Loop shown in Figure 9. This device may also be used in many other applications requiring a fixed or variable frequency clock source of high spectral purity. (See Figure 2.)


The MC1648 may be operated from a +5.0 Vdc supply or a -5.2 Vdc supply, depending upon system requirements.

Supply Voltage	Gnd Pins	Supply Pins
+5.0 Vdc	7, 8	1, 14
-5.2 Vdc	1, 14	7, 8

FIGURE 1 — CIRCUIT SCHEMATIC




L SUFFIX
CERAMIC PACKAGE
CASE 632



P SUFFIX
PLASTIC PACKAGE
CASE 646


LOGIC DIAGRAM



Input Capacitance = 6.0 pF typ
 Maximum Series Resistance for L (External Inductance) = 50 Ω typ
 Power Dissipation = 150 mW typ/pkg (±5.0 Vdc Supply)
 Maximum Output Frequency = 225 MHz typ

VCC1 = Pin 1
 VCC2 = Pin 14
 VEE = Pin 7

PIN ASSIGNMENT



MC1648

@ Test Temperature	TEST VOLTAGE/CURRENT VALUES			
	(Volts)			(mAdc)
	V _{IHmax}	V _{ILmin}	V _{CC}	I _L
	MC1648			
-30°C	-2.0	-1.5	5.0	-5.0
+25°C	+1.85	-1.35	5.0	-5.0
+85°C	+1.7	-1.2	5.0	-5.0


ELECTRICAL CHARACTERISTICS

Supply Voltage = +5.0 Volts


Characteristic	Symbol	-30°C		+25°C		+85°C		Unit	Conditions
		Min	Max	Min	Max	Min	Max		
Power Supply Drain Current	I _E	—	—	—	41	—	—	mAdc	Inputs and outputs open.
Logic "1" Output Voltage	V _{OH}	3.955	4.185	4.04	4.25	4.11	4.36	Vdc	V _{ILmin} to Pin 12; I _L @ Pin 3.
Logic "0" Output Voltage	V _{OL}	3.16	3.4	3.2	3.43	3.22	3.475	Vdc	V _{IHmax} to Pin 12; I _L @ Pin 3.
Bias Voltage	V _{Bias} *	1.6	1.9	1.45	1.75	1.3	1.6	Vdc	V _{ILmin} to Pin 12.
		Min	Typ	Max	Min	Typ	Max		
Peak-to-Peak Tank Voltage	V _{p-p}	—	—	—	400	—	—	mV	
Output Duty Cycle	Vdc	—	—	—	50	—	—	%	See Figure 3.
Oscillation Frequency	f _{max} **	—	225	—	200	225	—	MHz	

*This measurement guarantees the dc potential at the bias point for purposes of incorporating a varactor turning diode at this point.
 **Frequency variation over temperature is a direct function of the ΔC/Δ Temperature and ΔU/Δ Temperature.

FIGURE 2 — SPECTRAL PURITY OF SIGNAL OUTPUT FOR 200 MHz TESTING



B.W. = 10 kHz
 Center Frequency = 100 MHz
 Scan Width = 50 kHz/div
 Vertical Scale = 10 dB/div



*The 1200 ohm resistor and the scope termination impedance constitute a 25:1 attenuator probe. Coax shall be CT-070-50 or equivalent.

MC1648

TEST VOLTAGE/CURRENT VALUES				
④ Test Temperature	(Volts)			mA dc
	V _{IHmax}	V _{ILmin}	V _{CC}	I _L
MC1648				
-30°C	-3.2	-3.7	-5.2	-5.0
+25°C	-3.35	-3.85	-5.2	-5.0
+85°C	-3.5	-4.0	-5.2	-5.0

ELECTRICAL CHARACTERISTICS


Supply Voltage = +5.0 Volts

Characteristic	Symbol	-30°C		+25°C		+85°C		Unit	Conditions
		Min	Max	Min	Max	Min	Max		
Power Supply Drain Current	I _E	—	—	—	41	—	—	mA dc	Inputs and outputs open.
Logic "1" Output Voltage	V _{OH}	-1.045	-0.815	-0.96	-0.75	-0.89	-0.64	V dc	V _{ILmin} to Pin 12, I _L (④ Pin 3).
Logic "0" Output Voltage	V _{OL}	-1.89	-1.65	-1.85	-1.62	-1.83	-1.575	V dc	V _{IHmax} to Pin 12, I _L (④ Pin 3).
Bias Voltage	V _{Bias} *	-3.6	-3.3	-3.75	-3.45	-3.9	-3.6	V dc	V _{ILmin} to Pin 12.
		Min	Typ	Max	Min	Typ	Max	Min	
Peak-to-Peak Tank Voltage	V _{p-p}	—	—	—	400	—	—	mV	See Figure 3.
Output Duty Cycle	V _{dc}	—	—	—	50	—	—	%	
Oscillation Frequency	f _{max} **	—	225	—	200	225	—	225	

* This measurement guarantees the dc potential at the bias point for purposes of incorporating a varactor tuning diode at this point.
 ** Frequency variation over temperature is a direct function of the ΔC/Δ Temperature and ΔL/Δ Temperature.

MC1648

FIGURE 3 — TEST CIRCUIT AND WAVEFORMS



OPERATING CHARACTERISTICS


Figure 1 illustrates the circuit schematic for the MC1648. The oscillator incorporates positive feedback by coupling the base of transistor Q6 to the collector of Q7. An automatic gain control (AGC) is incorporated to limit the current through the emitter-coupled pair of transistors (Q7 and Q6) and allow optimum frequency response of the oscillator.

In order to maintain the high Q of the oscillator, and provide high spectral purity at the output, transistor Q4 is used to translate the oscillator signal to the output differential pair Q2 and Q3. Q2 and Q3, in conjunction with output transistor Q1, provides a highly buffered output which produces a square wave. Transistors Q9 and Q11 provide the bias drive for the oscillator and output buffer. Figure 2 indicates the high spectral purity of the oscillator output (pin 3).

When operating the oscillator in the voltage controlled mode (Figure 4), it should be noted that the cathode of the varactor diode (D) should be biased at least "2" VBE above VEE (=1.4 V for positive supply operation).


When the MC1648 is used with a constant dc voltage

FIGURE 4 — THE MC1648 OPERATING IN THE VOLTAGE CONTROLLED MODE




to the varactor diode, the output frequency will vary slightly because of internal noise. This variation is plotted versus operating frequency in Figure 5.

FIGURE 5 — NOISE DEVIATION TEST CIRCUIT AND WAVEFORM



Oscillator Tank Components (Circuit of Figure 4)

f MHz	D	L μH
1.0-10	MV2115	100
10-60	MV2116	2.3
60-100	MV2106	0.15



NOTE: Any frequency deviation caused by the signal generator and MC1648 power supply should be determined and minimized prior to testing.

MC1648

TRANSFER CHARACTERISTICS IN THE VOLTAGE CONTROLLED MODE
USING EXTERNAL VARACTOR DIODE AND COIL. $T_A = 25^\circ\text{C}$

FIGURE 6




FIGURE 7





FIGURE 8



Typical transfer characteristics for the oscillator in the voltage controlled mode are shown in Figures 6, 7, and 8. Figures 6 and 8 show transfer characteristics employing only the capacitance of the varactor diode (plus the input capacitance of the oscillator, 6.0 pF typical). Figure 7 illustrates the oscillator operating in a voltage controlled mode with the output frequency range limited. This is achieved by adding a capacitor in parallel with the tank circuit as shown. The 1.0 k Ω resistor in Figures 6 and 7 is used to protect the varactor diode during testing. It is not necessary as long as the dc input voltage does not cause the diode to become forward biased. The larger-valued resistor (51 k Ω) in Figure 8 is required to provide isolation for the high-impedance junctions of the two varactor diodes.

The tuning range of the oscillator in the voltage controlled mode may be calculated as:

$$\frac{f_{\max}}{f_{\min}} = \frac{\sqrt{C_D(\max) + C_S}}{\sqrt{C_D(\min) + C_S}}$$

$$\text{where } f_{\min} = \frac{1}{2\pi \sqrt{[C_D(\max) + C_S]}}$$

C_S = shunt capacitance (input plus external capacitance).

C_D = varactor capacitance as a function of bias voltage.

Good RF and low-frequency bypassing is necessary on the power supply pins. (See Figure 2.)

Capacitors (C1 and C2 of Figure 4) should be used to bypass the AGC point and the VCO input (varactor diode), guaranteeing only dc levels at these points.

For output frequency operation between 1.0 MHz and 50 MHz a 0.1 μ F capacitor is sufficient for C1 and C2. At higher frequencies, smaller values of capacitance should be used; at lower frequencies, larger values of capacitance. At high frequencies the value of bypass capacitors depends directly upon the physical layout of the system. All bypassing should be as close to the package pins as possible to minimize unwanted lead inductance.

The peak-to-peak swing of the tank circuit is set internally by the AGC circuitry. Since voltage swing of the tank circuit provides the drive for the output buffer, the AGC potential directly affects the output waveform. If it is desired to have a sine wave at the output of the MC1648, a series resistor is tied from the AGC point to the most negative power potential (ground if -5.0 volt supply is used, -5.2 volts if a negative supply is used) as shown in Figure 10.

At frequencies above 100 MHz typ, it may be desirable to increase the tank circuit peak-to-peak voltage in order to shape the signal at the output of the MC1648. This is accomplished by tying a series resistor (1.0 k Ω minimum) from the AGC to the most positive power potential (-5.0 volts if a +5.0 volt supply is used, ground if a -5.2 volt supply is used). Figure 11 illustrates this principle.

APPLICATIONS INFORMATION

The phase locked loop shown in Figure 9 illustrates the use of the MC1648 as a voltage controlled oscillator. The figure illustrates a frequency synthesizer useful in tuners for FM broadcast, general aviation, maritime and land-mobile communications, amateur and CB receivers. The system operates from a single +5.0 Vdc supply, and requires no internal translations, since all components are compatible.

Frequency generation of this type offers the advantages of single crystal operation, simple channel selection, and elimination of special circuitry to prevent harmonic lockup. Additional features include dc digital switching (preferable over RF switching with a multiple crystal system), and a broad range of tuning (up to 150 MHz, the range being set by the varactor diode).

The output frequency of the synthesizer loop is determined by the reference frequency and the number programmed at the programmable counter; $f_{\text{out}} = Nf_{\text{ref}}$. The channel spacing is equal to frequency (f_{ref}).

For additional information on applications and designs for phase locked-loops and digital frequency synthesizers, see Motorola Brochure BR504/D, Electronic Tuning Address Systems, (ETAS).

Figure 10 shows the MC1648 in the variable frequency mode operating from a +5.0 Vdc supply. To obtain a sine wave at the output, a resistor is added from the AGC circuit (pin 5) to VEE.

Figure 11 shows the MC1648 in the variable frequency mode operating from a +5.0 Vdc supply. To extend the useful range of the device (maintain a square wave output



**MC12015
MC12016
MC12017**

LOW-POWER TWO-MODULUS PRESCALER

The MC12015, MC12016 and MC12017 are two-modulus prescalers which will divide by 32 and 33, 40 and 41, and 64 and 65 respectively. An internal regulator is provided to allow these devices to be used over a wide range of power-supply voltages. The devices may be operated by applying a supply voltage of 5.0 Vdc \pm 10% at pin 7 or by applying an unregulated voltage source from 5.5 Vdc to 9.5 Vdc to pin 8.

- 225 MHz Toggle Frequency
- Low-Power — 7.5 mA Max at 6.8 V
- Control Input and Output are Compatible with Standard CMOS
- Connecting Pins 2 and 3 Allows Driving One TTL Load
- Supply Voltage 4.5 V to 9.5 V

MECL PLL COMPONENTS

**LOW-POWER
TWO-MODULUS
PRESCALER**



**P SUFFIX
PLASTIC PACKAGE
CASE 526**

**D SUFFIX
PLASTIC SOIC PACKAGE
CASE 751**



MAXIMUM RATINGS

Characteristic	Symbol	Range	Unit
Regulated Voltage, Pin 7	V _{reg}	8.0	Vdc
Power Supply Voltage, Pin 8	V _{CC}	+0.0	Vdc
Operating Temperature Range	T _A	-40 to +85	°C
Storage Temperature Range	T _{sig}	-65 to +175	°C


ELECTRICAL CHARACTERISTICS (V_{CC} = 5.5 to 9.5 V, V_{reg} = 4.5 to 5.5 V, T_A = -40°C to +85°C)

Characteristic	Symbol	Min	Typ	Max	Unit
Toggle Frequency (Sine wave input)	f _{max}	225	—	—	MHz
	f _{min}	—	—	35	MHz
Supply Current	I _{CC}	—	6.0	7.8	mA
Control Input High (÷32, 40 or 64)		2.0	—	—	V
Control Input Low (÷33, 41 or 65)		—	—	0.8	V
Output Voltage High* (I _{source} = 50 μ A)	V _{OH}	2.5	—	—	V
Output Voltage Low* (I _{sink} = 2 mA)	V _{OL}	—	—	0.5	V
Input Voltage Sensitivity 35 MHz 50-225 MHz	V _{in}	400	—	300	mVPP
		200	—	800	
PLL Response Time (Notes 1 and 2)	t _{PLL}	—	—	t _{out} - 70	ns

- Notes:
1. t_{PLL} is the period of time the PLL has from the prescaler rising output transition (50%) to the modulus control input edge transition (50%) to ensure proper modulus selection.
 2. t_{out} = period of output waveform.

*Pin 2 connected to Pin 3

PRESCALER BLOCK DIAGRAM



1. V_{reg} @ pin 7 is not guaranteed to be between 4.5 and 5.5 V when V_{CC} is being applied to pin 8.
2. Pin 7 is not to be used as a source of regulated output voltage.

