



เครื่องจำหน่ายสินค้าอัตโนมัติ  
AUTOMATIC SALE MACHINE



ปฏิญานี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต

สาขาวิชาเทคโนโลยีอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2537

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

034773

หัวข้อปฏิญานิพนธ์ เครื่องจำหน่ายสินค้าอัตโนมัติ  
AUTOMATIC SALE MACHINE

ชื่อนักศึกษา นายชนพดล พงศ์พิชิตรา  
นายไพบูลย์ กลิ่นชาติ  
นายสมชาติ หวังสุท

อาจารย์ที่ปรึกษา อาจารย์ไพศาล สิกทธิโยภากุล  
อาจารย์ชวลิต เบญจางคประเสริฐ

ภาควิชา เทคโนโลยีอุตสาหกรรม

ปีการศึกษา 2537

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
อนุมัติให้พิมพ์ปฏิญานิพนธ์ฉบับนี้ เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต

คณะกรรมการสอบปฏิญานิพนธ์

.....ประธานกรรมการ

(.....)

.....กรรมการ

(.....)

.....กรรมการ

(.....)

.....กรรมการ

(.....)

.....กรรมการ

(.....)

เอกสารนี้เป็นลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





## กิตติกรรมประกาศ

ปริญญาโท เรื่อง เครื่องจำหน่ายสินค้าอัตโนมัติ ฉบับนี้สำเร็จลงได้โดยได้รับความช่วยเหลือและคำแนะนำแนวทางการทดลองต่าง ๆ เป็นอย่างดีจาก อาจารย์ไพศาล สิทธิโสภณสกุล และอาจารย์ชวลิต เบญจางคประเสริฐ ซึ่งเป็นอาจารย์ที่ปรึกษาปริญญาโท ตลอดจนเพื่อน ๆ กลุ่มอื่น ๆ ที่ช่วยให้คำแนะนำในด้านการใช้อุปกรณ์ควบคุมและด้านโปรแกรม

ท้ายนี้ ผู้จัดทำขอกราบขอบพระคุณ บิดา-มารดา ซึ่งสนับสนุนในด้านการเงินและให้กำลังใจแก่ผู้จัดทำเสมอมาจนสำเร็จการศึกษา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

	หน้า
บทคัดย่อ	ก
ABSTRACT	ข
กิตติกรรมประกาศ	ค
สารบัญ	ง
สารบัญภาพ	จ
<b>บทที่ 1</b> บทนำ	<b>1</b>
<b>บทที่ 2</b> หน้าที่และการทำงานของอุปกรณ์	<b>4</b>
- IC เบอร์ต่างๆ	4
- สปริง	5
- โซลินอยด์	6
- สเต็ปป์มอเตอร์	7
<b>บทที่ 3</b> ทฤษฎีและการออกแบบวงจร	<b>8</b>
- CPU Z-80	10
- หน่วยความจำชนิด ROM	13
- หน่วยความจำชนิด RAM	14
- 8255 PIA	15
- โซลินอยด์	18
- STEPPING MOTOR	23
- TIMER IC 555	27
- ส่วนแสดงผลโดยใช้ตัวเลข 7 ส่วน	31

	- ส่วนเซ็นเซอร์เหรียญและส่วนเคาท์เตอร์	35
	- ส่วนตรวจเหรียญโลหะและส่วนเคาท์เตอร์	36
<b>บทที่ 4</b>	<b>Z-80 CONTROLLER BOARD</b>	39
	- CPU & ROM	39
	- RAM & PORT	40
	- CTC & WDT	41
	- 40 PIN Z-80 BUS & POWER SUPPLY	42
<b>บทที่ 5</b>	<b>สรุปการวิจัยและข้อเสนอแนะ</b>	43
<b>เอกสารอ้างอิง</b>		
<b>ภาคผนวก</b>		
	- วงจรที่ใช้งานจริง	
	- SOFTWARE ที่ใช้งานจริง	
	- DATA SHEET ของ IC เบอร์ต่างๆ ที่ใช้งาน	



## สารบัญภาพ

	หน้า
รูปที่ 2.1 แสดงเหรียญตกลงมาชนสปริง	3
รูปที่ 2.2 แสดงถึงการทำงานของโซลินอยด์	6
รูปที่ 2.3 ภาพด้านข้างแสดงส่วนทอนเหรียญ	7
รูปที่ 3.1 บล็อกไดอะแกรมของระบบ	9
รูปที่ 3.2 โคลงสร้างของระบบ	10
รูปที่ 3.3 ก. แสดงรีจิสเตอร์ใช้งานทั่วไป	11
รูปที่ 3.3 ข. แสดงการจัดรีจิสเตอร์ภายใน CPU	12
รูปที่ 3.4 แสดงถึงบล็อกสัญญาณของหน่วยความจำ ROM ทั่วไป	13
รูปที่ 3.5 แสดงสัญญาณทางที่จำเป็นในการใช้อุปกรณ์พวก RAM	14
รูปที่ 3.6 ไดอะแกรมเวลาแสดงลำดับการอ่านข้อมูลจากพวกหน่วยความจำ	15
รูปที่ 3.7 ไดอะแกรมเวลาแสดงลำดับในการเขียนข้อมูลในหน่วยความจำ	16
รูปที่ 3.8 แสดงบล็อกไดอะแกรมและการวางตำแหน่งขาของ 8255	17
รูปที่ 3.9 โครงสร้างพื้นฐานของโซลินอยด์	19
รูปที่ 3.10 แสดงทิศทางของสนามแม่เหล็กที่เกิดขึ้นเมื่อมีกระแสไหลผ่านเส้นลวด	20
รูปที่ 3.11 แสดงทิศทางของสนามแม่เหล็กที่เกิดขึ้นในขดที่มีกระแสไหล	20
รูปที่ 3.12 แสดงการเพิ่มเหล็กอ่อนเข้ามาเพื่อเพิ่มความเข้มของสนามแม่เหล็ก	21
รูปที่ 3.13 แสดงการเคลื่อนที่ของแกนกระทั่ง	21
รูปที่ 3.14 โซลินอยด์ชนิดต่างๆ	22
รูปที่ 3.15 แสดงโครงสร้างภายในของ STEPPING MOTOR แบบหลายขั้ว	24
รูปที่ 3.16 แสดงโครงสร้างจำลองของ STEPPING MOTOR แบบ 4 เฟส	25
รูปที่ 3.17 แสดงภาพวงจรเสมือนของไทม์เมอร์ไอซีเบอร์ 555 จากบริษัทซิกเนติกส์	27
รูปที่ 3.18 แสดงภาพวงจรเสมือนของไทม์เมอร์ไอซีเบอร์ 555 จากบริษัท RCA	28
รูปที่ 3.19 แสดงวงจรขับโซลินอยด์	30
รูปที่ 3.20 แสดง OUTPUT จาก 8255 ที่นำไปขับโซลินอยด์	30

รูปที่ 3.21	บล็อกไดอะแกรมแสดงการทำงานของเครื่องเมื่อมีการหยุดเงิน	31
รูปที่ 3.22	ภาพแสดงส่วนวงจรตัวคูณ	32
รูปที่ 3.23	รูปแสดงลักษณะภายในของ 74LS122 และสัญญาณทำงาน	33
รูปที่ 3.24	รูปแสดงสัญญาณการทำงานของวงจรตัวคูณ	34
รูปที่ 3.25	บล็อกไดอะแกรมของแสดงการส่วนทอนเหรียญ	35
รูปที่ 3.26	ส่วนเซ็นเซอร์เหรียญ	36
รูปที่ 3.27	วงจรโมโนสเตเบิล	37
รูปที่ 4.1	แสดงตำแหน่งอุปกรณ์บนบอร์ดควบคุม	39
รูปที่ 4.2	แสดงการ Jump (J1) ตำแหน่งเพื่อเลือกเบอร์ ROM	40
รูปที่ 4.3	แสดงการ Jump (J2) ตำแหน่งเพื่อเลือกเบอร์ RAM	40
รูปที่ 4.4	แสดง CP-Z80 V2 I/O MAP	41
รูปที่ 4.5	แสดงตำแหน่งขาของ Z80-CTC และ Z80 CTC 10 PIN	41



# บทที่ 1

## บทนำ

ในปัจจุบันนี้เครื่องขายของอัตโนมัติได้เข้ามามีบทบาทกับสังคมปัจจุบันมาก เช่น เครื่องขายกระดาษ, ขายเครื่องดื่ม, ขายบุหรี่, ขายนมและขนมต่างๆ รวมทั้งบริการเงินด่วนอัตโนมัติ ซึ่งเป็นที่ใช้อย่างแพร่หลายในปัจจุบัน ทั้งนี้เป็นเพราะมีความสะดวกรวดเร็ว ประหยัดแม่นยำและมีประสิทธิภาพมากจึงทำให้ผู้ผลิตทางการตลาดหลายบริษัท พยายามที่จะหาช่องทางในการจำหน่ายสินค้าของตนมาสู่การจำหน่ายแบบอัตโนมัติมากขึ้น

เครื่องจำหน่ายสินค้าอัตโนมัติเป็นตัวอย่างอันหนึ่งของการนำความสะดวกรวดเร็วมาใช้ประโยชน์กับชีวิตประจำวัน โดยที่ผู้ซื้อเพียงแต่ทำการหยอดเหรียญ แล้วเลือกชนิดสินค้าเท่านั้น เครื่องก็จะจ่ายสินค้าออกมาพร้อมกับเงินทอน(ถ้ามี)

สำหรับเครื่องจำหน่ายสินค้านี้มีลักษณะของระบบที่ได้ทำการทดลองขึ้นโดยกำหนดขอบเขตไว้ดังนี้

1. แหล่งจ่ายไฟ :  $24 V_{dc}$  ,  $5 V_{dc}$
2. ส่วนอินพุท-เอาต์พุท : อินเตอร์เฟส 8255
3. หน่วยความจำ : ROM เบอร์ 2764 , RAM 6164


นอกจากนี้ยังมีการทำงานร่วมกับไมโครโกลทางกลศาสตร์ ซึ่งมีองค์ประกอบดังต่อไปนี้

1. สปริง ทำหน้าที่เป็นส่วนเช็คโลหะ
2. โซลินอยด์ ทำหน้าที่จ่ายสินค้า
3. สแตมป์มอเตอร์ ทำหน้าที่ทอนเงิน
4. สวิตช์เลือกสินค้า

โครงการเครื่องจำหน่ายสินค้าอัตโนมัตินี้ สามารถที่จะทำการจ่ายสินค้าได้ 2 ประเภท ในราคาที่แตกต่างกัน และที่มีการทอนเงินคืนด้วยแต่จะไม่มีกลไก ทางด้านการคืนเหรียญในกรณีที่ผู้ซื้อเปลี่ยนใจไม่ซื้อแล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## แผนผังการใช้งานเครื่องเป็นดังนี้




จากแผนผังการทำงานของเครื่องนี้ อธิบายได้ว่า

เมื่อหยอดเหรียญลงในช่องที่เรากำหนดไว้ เครื่องจะทำการแสดงจำนวนเงินที่เราหยอดลงไป จะผ่านส่วนเซ็นเซอร์และทำการตรวจวัดการนำไฟฟ้าของเหรียญถ้าเหรียญที่หยอดลงมาเป็นวัสดุแปลกปลอมจะไม่มีกรนำไฟฟ้า เช่น กระดาษ, ไม้, พลาสติกเครื่องจะไม่ทำงานต่อไป จนกว่าผู้ซื้อรับเงินคืนไปถ้าหากผู้ซื้อไม่รับเงินคืนไปก่อน เครื่องจะไม่สามารถทำงานต่อไปได้ แม้จะมีการหยอดเหรียญเข้ามาใหม่ก็ตาม ดังนั้นผู้ซื้อจะต้องรับเงินคืนไปเสียก่อนเครื่องจึงสามารถทำงานต่อได้ และถ้าหากว่าเงินที่ผ่านเข้ามาเป็นเหรียญจริงทุกเหรียญ (มีการนำไฟฟ้าทุกเหรียญ) เครื่องจะไม่ทำงานต่อจนกว่าจะหยอดเงินให้ครบตามกำหนด ถ้าเกิดหยอดเงินเกินกว่าราคาของสินค้าเมื่อเรากดเลือกสวิตซ์สินค้า เครื่องก็จะทำการ Reset ตัวเอง

### หมายเหตุ

เหรียญปลอมในที่นี้ หมายถึง เหรียญที่ไม่สามารถนำไฟฟ้าได้ เช่น พลาสติก แต่ถ้าเป็นเหรียญประเภทเหล็กจะมีการตรวจสอบแม่เหล็กอีกทีหนึ่ง

ระบบการทำงานเขียนได้เป็นแผนผังดังนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### หน้าที่และการทำงานของอุปกรณ์

ในบทนี้จะกล่าวถึง อุปกรณ์ที่สำคัญในระบบซึ่งสามารถแบ่งได้เป็นสองลักษณะ คือ ทางด้านอิเล็กทรอนิกส์ และ ทางด้านกลศาสตร์

ทางด้านอิเล็กทรอนิกส์ สามารถแบ่งหน้าที่การทำงานของไอซีที่สำคัญแต่ละตัวได้ดังต่อไปนี้

Z-80 ทำหน้าที่เป็นหน่วยประมวลผลกลาง เป็นตัวควบคุมการทำงานทุกอย่างของระบบ รายละเอียดต่างๆจะกล่าวในหัวข้อต่อไป

8255 PIA (PROGRAMMABLE INTERFACE ADAPTER) ทำหน้าที่เป็นอุปกรณ์ที่ช่วยในการติดต่อระหว่างระบบภายนอกกับ ซีพียู

74LS138(3-LINE TO 8-LINE DECODER ) เป็นไอซีทำหน้าที่ถอดรหัสเพื่อไปขับสแตมป์มอเตอร์ 4 เฟส และเป็นไอซีทำหน้าที่ถอดรหัสเลือกเบอร์พอร์ตของ 8255

ไอซีเบอร์นี้มีลักษณะเป็นอินพุต 3 บิตแอดเดรส แต่ละชุดจะขับเอาท์พุท หนึ่งตัวเป็นสภาวะ "0" นอกนั้นจะเป็นสภาวะ "1" ไอซีนี้ มีขาอินพุตเอนเบิล (INPUT ENABLE) ถึง 3 ขา (ขา 4 ขา 5 และ ขา 6) เมื่อขา 4 ขา 5 มีสภาวะเป็น "1" เอาท์พุทมีสภาวะเป็น "1" เมื่อขา 6 เป็นสภาวะ " 0 " เอาท์พุททั้งหมดจะมีสภาวะเป็น "1" เมื่อจะมีเอนาเบิลไอซีให้ ขา 4 ขา 5 มีสภาวะเป็น " 0 " ส่วน ขา 6 จะมีสภาวะเป็น " 1 "

74LS47 (BCD-TO-7 SEGMENT DECODER/DRIVER) เป็นไอซีที่เปลี่ยนข้อมูลแบบ BCD ไปเป็นข้อมูลที่จะขับ seven segment แบบแอนโนดร่วม (COMMON ANNODE) ไปขับเพื่อแสดงเงินทอน

74LS48 (BCD -TO-7 SEGMENT DECODER/DRIVER) การทำงานเป็นลักษณะเดียวกับ 74LS47 โดยวงจรจะใช้เป็นแบบ COMMON CATHODE เพื่อแสดงเงินที่หยอด

74LS90 (DECADE COUNTER ) ใช้เป็นตัวนับสิบของจำนวนเงินที่หยอดเพื่อไปแสดงผล ใช้เป็นตัวนับสิบของจำนวนเงินทอนเพื่อไปแสดงผล

74LS90 เป็นไอซีเคาท์เตอร์ที่ทำงานที่ขอบขาลง ที่ใช้งานเป็นวงจรหาร N(เท่าไร เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า) สำหรับการนับแบบไบนารีเคาท์เตอร์นี้ เราจะป้อนอินพุทเข้าที่ขา 14 (INA) แล้วเอาขาไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มาไปใช้

12 (QA) ต่อเข้ากับขา 1 (INB) สำหรับการนับแบบปกติจะต่อขาเรีที่ทั้ง 4 ขาลงกราวด์ถ้าต้องการจะเรีที่ให้เป็นค่า 0 ต้องนำขา 2 หรือขา 3 ต่อกับไฟบวก

74LS93 (4 BIT BINARY COUNTER) เป็นตัวนับเหรียญบาทที่หอยอดลงไป โดยจะนับเฉพาะเหรียญที่เป็นโลหะซึ่งเป็นการนับแบบไบนารี และเป็นตัวนับจำนวนเหรียญห้าบาทโดย จะนับเฉพาะเหรียญที่เป็นโลหะซึ่งเป็นการนับแบบไบนารีเช่นกัน

U29 เป็นตัวนับสัญญาณพัลส์ ที่ถูกผลิตมาจากไทม์เมอร์ 555 (U28) โดยจะต่อเข้ากับไอซีลอจิกเพื่อไปขับสแต็ปมอเตอร์

74LS93 จะเริ่มนับที่ขอบขาลงของพัลส์ สำหรับการนับแบบปกติแล้ว ขาเรีที่จะต้องต่อลงกราวด์ไว้ เมื่อเราต้องการจะเรีที่ เราจะหาได้โดยการนำขาใดขาหนึ่ง หรือทั้งสองขา เข้ากับไฟบวก

555 (TIMER) ทำหน้าที่เป็นวงจระอสเตเบิลมัลติไวเบรเตอร์ โดยจะผลิตสัญญาณพัลส์ความถี่ต่ำเพื่อใช้ในการขับสแต็ปมอเตอร์

U12, U13 ทำหน้าที่เป็นวงจรมอนอสเตเบิลมัลติไวเบรเตอร์ โดยจะได้รับสัญญาณทริกหอยอดโดย U12 ได้รับสัญญาณทริกมาจากเหรียญห้า และ U13 ได้รับสัญญาณทริกมาจากเหรียญบาท


74LS122 (MONOSTABLE MULTIVIBRATOR) ไอซีตัวนี้ทำหน้าที่เป็นวงจระ mono stable multivibrator โดยได้รับสัญญาณทริกมาจากส่วนเซ็นเซอร์ของเหรียญห้าบาท โดยจะทำการชวษทวิคูณจำนวนพัลส์ ให้เป็นห้าบาท

74LS148 (8 TO 3 LINE PRIORITY ENCODER) ทำหน้าที่เข้ารหัสในการเลือกชนิดของสินค้า

ทางด้านกลศาสตร์ จะมีอุปกรณ์ที่สำคัญดังนี้

สปริง (SPRING) จะใช้สปริงเป็นตัวตรวจเช็คเหรียญ โดยอาศัยสัญญาณที่ได้มาจากการนำไฟฟ้าของเหรียญโดยเมื่อเหรียญลงมาจะไปกับหัวสปริงทั้งสอง และ จะทำให้เกิดการลัดวงจรไฟฟ้าขึ้นและเกิดสัญญาณขึ้นเพื่อนำเอาไปประมวลผลอีกครั้งหนึ่ง


สาเหตุที่เราใช้ spring เพราะเป็นตัวนำไฟฟ้าที่ค้และสปริงมีความยืดหยุ่นและอ่อนตัว เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์อื่นใดโดยไม่แจ้งให้ทราบก่อน และหากมีข้อสงสัยหรือต้องการข้อมูลเพิ่มเติม กรุณาติดต่อฝ่ายบริการลูกค้า



รูปที่ 2.1 แสดงเหรียญตกลงมาชนสปริง


โซลินอยด์ (SOLINOID)

โซลินอยด์ที่ใช้จะเป็นแกนเหล็กแกนหนึ่งที่อยู่ในสนามแม่เหล็ก เมื่อมีกระแสไหลเข้าไปจะเห็นขั้วนำแกนเหล็กให้สามารถเคลื่อนที่ได้เราจึงนำหลักการนี้ไปใช้เป็น ส่วนจ่ายสินค้าที่ผู้ต้องการซื้อสินค้าตัวนั้น คือ เมื่อมีสัญญาณไฟฟ้าเข้ามาจากเครื่องก็จะทำให้แกนเหล็กเคลื่อนที่เข้า ทำให้สามารถที่จะจ่ายขนมออกมาได้ตามต้องการซึ่งมีหลักการดังรูปที่ 2



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับวงจำกัดวงที่ควรเรียกใช้โดยไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 รูปที่ 2.2 แสดงถึงการทำงานของโซลินอยด์  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สตีปป์มอเตอร์ [STEPPING MOTOR] เนื่องจากสตีปป์มอเตอร์มีการหมุนที่แน่นอน คือ สามารถที่จะหมุนได้ตามมาตรฐานที่กำหนดได้ จากองศาที่มอเตอร์ค่า ๆ หนึ่ง เช่น 1.8 องศา หรือ 3.6 องศา และ 5.7 องศา ต่อ 1 step เราจึงอาศัยหลักการนี้มาใช้ในการตัดผ่านเหรียญที่ต้องการทอนให้ผู้ซื้อสินค้าจากเราโดยที่เราต่อแขนออกมาจากมอเตอร์เพื่อใช้แขนของมอเตอร์เป็นส่วนไปตัดเหรียญออกมาทอน โดยควบคุมการหมุนให้หมุนไปมาโดยตัดผ่านเหรียญดังแสดงในรูปที่ 3



รูปที่ 2.3 ภาพด้านข้างแสดงส่วนทอนเหรียญ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 3

### ทฤษฎีและการออกแบบวงจร


#### โครงสร้างของเครื่อง

เครื่องจำหน่ายสินค้าอัตโนมัติที่สร้างขึ้นมานี้ มีส่วนประกอบที่สำคัญต่างๆ คือ

- ส่วนการประมวลผล [CPU]
- ส่วนเก็บโปรแกรม [RAM AND ROM]
- ส่วนที่ติดต่อกับอุปกรณ์ภายนอก [8255 PIA]
- ส่วนแสดงผล [LED AND 7-SEGMENT]
- ส่วนเซ็นเซอร์เหรียญและตรวจจับเหรียญโลหะ
- ส่วนของวงจรที่ควบคุมในการนับเหรียญห้า
- ส่วนของวงจรขับ STEPPING MOTOR
- ส่วนของวงจรขับโซลินอยด์
- ส่วนของแหล่งจ่ายไฟ




โครงสร้างของเครื่องจำหน่ายสินค้าสามารถแสดงเป็นบล็อกไดอะแกรมได้ดังรูปที่ 4



## หน่วยประมวลผลกลาง Z-80 CPU

ในส่วนนี้จะกล่าวถึงโครงสร้างของ CPU Z-80 และ รีจิสเตอร์ที่จำเป็นในการเขียนโปรแกรม เพื่อให้ไมโครโปรเซสเซอร์ทำงานตามที่ต้องการ โครงสร้างแสดงดังรูปที่ 5



รูปที่ 3.2 โครงสร้างของระบบ

จากรูปจะเห็นว่า ซีพียู มีบัสอยู่ 3 ชนิดคือ

- บัสตำแหน่ง [ADDRESS BUS]
- บัสข้อมูล [DATA BUS]
- บัสควบคุม [CONTROL BUS]

บัสทั้ง 3 ชนิด ใช้สำหรับทำการเชื่อมต่อระหว่างซีพียูกับอุปกรณ์ภายนอก และภายในไม

โครโปรเซสเซอร์จะประกอบด้วยวงจรมูลฐานต่างๆ คือ ALU แอคคิวมูเลเตอร์รีจิสเตอร์ตำแหน่ง


และแฟลก นอกจากนี้ยังมีรีจิสเตอร์ใช้งานต่างๆ อีกคือ B, C, D, E, H, L, B', C', D', E', H' และ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า L' ส่วนรีจิสเตอร์ตำแหน่งก็คือ PC, SP, IX, IY ส่วนทางด้านซ้าย คือ ส่วนของหน่วยควบคุมซึ่งส่วน

นี้หน้าทีถอตรหัสค้ำสั่ง แล้วส่งสัญญาณควบคุมไปส่วนต่าง ๆ ทั้งภายใน CPU และ ภายนอก CPU รวมทั้งรับสัญญาณควบคุมจากภายนอกเข้ามาด้วย

สัญญาณควบคุมของ CPU Z-80 ภายนอกมี 13 สัญญาณ ซึ่งอาจแบ่งได้ 2 อย่าง คือ สัญญาณควบคุม CPU และสัญญาณควบคุมระบบบัสข้อมูลเป็นบัสที่มีขนาด 8 บิต ที่ใช้เป็นทางเดินของข้อมูลระหว่างไมโครโปรเซสเซอร์กับหน่วยความจำ หรืออุปกรณ์อินพุท-เอาต์พุทต่าง ๆ บัสค้ำแหน่งเป็นบัสที่มีขนาด 16 บิต เพื่อใช้ในการอ้างถึงค้ำแหน่งของหน่วยความจำ ดังนั้นจะท้ำให้สามารถเข้าถึงหน่วยความจำภายนอกได้ 65536 ค้ำแหน่ง หรือ 64 K คือ ตั้งแต่ค้ำแหน่งที่ 0-65535ในการให้ไมโครโปรเซสเซอร์ท้ำงานตามที่ต้องการท้ำได้โดยการเขียนโปรแกรมเก็บไว้ในหน่วยความจำ จากนั้นให้ไมโครโปรเซสเซอร์อ่านค้ำสั่งจากหน่วยความจำเพื่อมาปฏิบัติ การปฏิบัติค้ำสั่งต่าง ๆ นั้นเราไม่จำเป็นต้องเข้าถึงส่วนรายละเอียดต่าง ๆ ของไมโครโปรเซสเซอร์ทั้งหมดโดยเราจะสนใจเฉพาะรีจิสเตอร์ต่าง ๆ ที่เกี่ยวข้องกับการเขียนโปรแกรมเท่านั้น รีจิสเตอร์ภายในที่สามารอ่านหรือเขียนได้ถึง 208 บิต โดยแยกเป็นกลุ่มรีจิสเตอร์ขนาด 8 บิต 18 รีจิสเตอร์ และ รีจิสเตอร์ 16 บิต 4 รีจิสเตอร์ รีจิสเตอร์ต่าง ๆ ภายใน Z-80 เป็นลักษณะของสแตคเฟรม และแบ่งออกเป็น 3 ประเภทคือ

1. รีจิสเตอร์ใช้งานทั่วไป
2. แอดคัมมูลเตอร์และรีจิสเตอร์สถานะ
3. รีจิสเตอร์ใช้งานเฉพาะอย่าง

การจัดรีจิสเตอร์ภายในของ CPU แสดงได้ดังรูปที่ 6



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งยังมีเหตุต่างเปลี่ยนแปลงเนื้อหา และต่างอย่างต่างของเอกสารทุกครั้งที่มีการนำไปใช้

อินเตอร์พอร์ทเวกเตอร์	แอมโมรีรีเฟรช
I	R
อินเตอร์พอร์ทเวกเตอร์ IX	
อินเตอร์พอร์ทเวกเตอร์ IY	
สแตคพอยน์เตอร์ SP	
โปรแกรมเคาน์เตอร์	

รีจิสเตอร์ใช้งาน  
เฉพาะอย่าง

### รูปที่ 3.3 ข. แสดงการจัดรีจิสเตอร์ภายใน CPU

รายละเอียดของขาต่างๆ ที่ใช้แสดงได้ดังนี้

- ขาข้อมูล  $D_0-D_7$  เป็นขาสัญญาณอินพุต-เอาต์พุต [TRI-STATE] แบบสองทิศทางซึ่งเป็นทางผ่านของข้อมูลระหว่าง Z-80 กับหน่วยความจำและอุปกรณ์อินพุต-เอาต์พุต
- ขาแอดเดรส  $A_0-A_7$  แสดงตำแหน่งของพอร์ทที่ Z-80 ต้องการติดต่อด้วย
- ขา  $\overline{IORQ}$  เป็นสายเอาต์พุตแบบ TRI-STATE ซึ่งจะแอกทีฟที่ลอจิก "0" เพื่อเป็นการบ่งบอกว่า Z-80 ต้องการติดต่อกับอุปกรณ์อินพุต-เอาต์พุต
- ขา  $\overline{RD}$  เป็นขาเอาต์พุตแบบ TRI-STATE จะแอกทีฟที่ลอจิก "0" เมื่อ Z-80 ต้องการอ่านข้อมูลจากหน่วยความจำหรืออุปกรณ์อินพุต-เอาต์พุตและ Z-80 จะรับข้อมูลจากบั๊สข้อมูลเข้าไป เมื่อสัญญาณนี้เปลี่ยนระดับจากลอจิก "0" เป็น "1"
- ขา  $\overline{WR}$  เป็นขาเอาต์พุตแบบ TRI-STATE จะแอกทีฟที่ลอจิก "0" เมื่อ Z-80 ต้องการส่งข้อมูลออกไปให้หน่วยความจำหรืออุปกรณ์อินพุต-เอาต์พุต
- ขา  $\overline{RESET}$  เป็นขาอินพุตที่แอกทีฟที่ลอจิก "0" สัญญาณที่จะทำการเริ่มต้น (INITIALIZE) Z-80 โดยการใช้ INTERRUPT FLIPFLOP และเซ็ทค่าในโปรแกรมเคาน์เตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ให้เป็น 0000H และในสภาวะในการรีเซ็ท บัสแอดเดรสและบั๊สข้อมูลจะอยู่ในสภาวะ HIGH ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารที่พิมพ์ขึ้นนี้

IMPEDANCE และสัญญาณควบคุมต่างๆ จะอยู่ในสภาวะอินแอคทีฟ [INACTIVE]

- ถ้า  $\overline{MREQ}$  เป็นเอาต์พุตแบบ TRI-STATE และแอสต์ที่ลอจิก "0" เมื่อสัญญาณนี้ แอสต์ที่บอกให้ทราบว่า ขณะนี้ CPU ต้องการติดต่อกับหน่วยความจำเพื่ออ่านหรือเขียนข้อมูลโดย ตำแหน่งของหน่วยความจำจะปรากฏอยู่บนบัสตำแหน่งแล้ว

### หน่วยความจำชนิด ROM


ระบบของไมโครโปรเซสเซอร์จะมีหน่วยความจำที่ใช้เก็บข้อมูล โดยไม่มีการสูญหายเมื่อไม่มีแหล่งจ่ายไฟให้กับระบบ หน่วยความจำนี้คือ ROM ซึ่งมีหลายประเภท คือ

- ROM ข้อมูลภายในตัวของมันจะถูกโปรแกรมมาแล้วจากผู้ผลิต ผู้ใช้ไม่สามารถแก้ไขข้อมูลเดิมได้

- PROM [PROGRAMABLE READ ONLY MEMORY] ข้อมูลที่ต้องการโปรแกรมจะสามารถถูกโปรแกรมโดยผู้ใช้เอง เมื่อ PROM ถูกโปรแกรมแล้วข้อมูลภายในไม่สามารถที่จะแก้ไข

- EPROM [ERASABLE PROGRAMABLE ROM] ข้อมูลภายในจะถูกโปรแกรมโดยผู้ข้อมูลของ EPROM นั้นสามารถลบแล้วทำการโปรแกรมใหม่ได้หลายครั้ง ในการลบบนนั้นต้องใช้แสงอุลตราไวโอเลตให้ผ่านกระจกใสที่ตัว EPROM

- EAROM [ELECTRICALLY ALTERABLE ROM] ข้อมูลสามารถถูกโปรแกรมได้ โดยผู้ใช้เช่นกัน แตกต่างกันที่ การลบข้อมูลในตัว EAROM นั้นสามารถใช้ไฟฟ้าลบข้อมูลได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น รูปที่ 3.4 นี้แสดงถึงบล็อกสัญญาณของหน่วยความจำ ROM ทั่วไป


## หน่วยความจำ RAM

RAM จะเป็นเหมือนกับพื้นที่ ที่เก็บข้อมูลชั่วคราวที่จะประมวลผล ข้อเสียของ RAM คือ ข้อมูลจะหายทันที เมื่อขาดแหล่งจ่ายไฟให้กับหน่วยความจำชนิดนี้ หน่วยความจำนี้สามารถแบ่งออกเป็น

- หน่วยความจำแบบ สแตติกแรม [SRAM]
- หน่วยความจำแบบ ไดนามิกแรม [DRAM]

## SRAM

บล็อกพื้นฐานของหน่วยความจำ SRAM แสดงดังรูปที่ 7




รูปที่ 3.5 แสดงสัญญาณทางที่จำเป็นในการใช้อุปกรณ์พวก RAM

### ขั้นตอนเมื่อทำการอ่าน RAM

1. สัญญาณที่บ่งตำแหน่งแอดเดรส จะเข้ามาที่หน่วยความจำทางบัสแอดเดรส ในเวลาเดียวกัน RAM จะเอาสัญญาณนี้มาทำการรหัสตำแหน่งภายในซึ่งเป็นตำแหน่งของข้อมูลที่จะอ่าน
2. สัญญาณบนเส้นควบคุม R/W จะถูกทำให้อยู่ในตำแหน่งลอจิกที่ถูกต้องซึ่งจะเป็นลอจิกเอกสาร์นี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อผู้อื่น และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. ระบบจะคอยอยู่ที่ช่วงเวลาหนึ่ง เรียกช่วงเวลานี้ว่า READ ACCESS TIME เพื่อให้วงจรภายใน MEMORY CHIP ถอดรหัสตำแหน่งและเลือกข้อมูลในตำแหน่งนั้นๆ
4. หลังจากที่เราคอยอยู่ที่ช่วงเวลาหนึ่งแล้วข้อมูลจะถูกส่งมาบน DATA OUT LINE และถูกอ่านโดยไมโครโปรเซสเซอร์ของระบบ



รูปที่ 3.6 ไตอะแกรมเวลาแสดงลำดับการอ่านข้อมูลจากหน่วยความจำ

ขั้นตอนเมื่อทำการเขียนข้อมูลเข้าไปใน RAM

1. บน ADDRESS INPUT LINE จะมีสัญญาณลอจิกที่บ่งตำแหน่งที่อยู่ภายในหน่วยความจำ


ซึ่งเป็นตำแหน่งที่จะนำข้อมูลเข้าไปเขียน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น 2. ข้อมูลที่ต้องการเขียนจะปรากฏอยู่บน DATA INPUT LINE การทุกครั้งที่มีการนำไปใช้

3. ระบบจะคอยอยู่ช่วงเวลาหนึ่ง ช่วงเวลานี้เรียกว่า WRITE ACCESS TIME เพื่อจะทำการถอดรหัสภายในอยู่ในสภาวะคงที่เสียก่อน


4. หลังจากคอยอยู่ช่วงเวลาหนึ่งแล้ว เส้นควบคุม R/W ของหน่วยความจำก็จะทำให้เป็นระดับของลอจิกที่ทำให้เกิดการเขียนขึ้น หรือเป็นพัลส์เพื่อที่จะทำให้ข้อมูลที่ DATA INPUT LINE ถูกเขียนเข้าไปใน RAM



รูปที่ 3.7 ไตอะแกรมเวลาแสดงลำดับในการเขียนข้อมูลในหน่วยความจำ

8255 PIA

8255 เป็นอุปกรณ์ LSI บรรจุอยู่ใน PACKAGE 40 ขา



รูปที่ 3.8 แสดงบล็อกไดอะแกรมและการวางตำแหน่งขาของ 8255

จากรูปจะเห็นว่าประกอบด้วยบล็อก 4 บล็อกที่อยู่ทางด้านขวามือของรูป ซึ่งเป็นส่วนที่เชื่อมต่อกับอุปกรณ์ภายนอกโดยมี

- PORT A [PA<sub>0</sub>-PA<sub>7</sub>]
- PORT B [PB<sub>0</sub>-PB<sub>7</sub>]
- PORT C [PC<sub>0</sub>-PC<sub>7</sub>]

โดยทั้ง 3 PORT นี้ สามารถเป็นได้ทั้ง I/O PORT โดยการควบคุมจาก GROUP A

CONTROL และ GROUP B CONTROL ในลักษณะการส่งเป็นแบบ CONTROL WORD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายละเอียดการจัดเรียงขาของ 8255

$D_0-D_7$  : เป็นสายข้อมูลอินพุต / เอาท์พุทแบบสองทิศทาง จะเป็นทางผ่านของข้อมูลระหว่างพอร์ทต่างๆ ของ 8255 กับบัสของข้อมูลของ Z-80

CS [CHIP SELECT INPUT]: เมื่อขานี้มีสถานะลอจิก "0" CPU จะสามารถที่จะอ่านหรือเขียนข้อมูลกับ 8255 ได้

RD [READ INPUT] : เมื่อขานี้มีสถานะลอจิกเป็น "0" และสัญญาณ CS มีลอจิกเป็น "0" ข้อมูลจาก 8255 จะปรากฏสู่ระบบบัสข้อมูล CPU ก็สามารอ่านข้อมูลออกมาได้

WR [WRITE INPUT] : เมื่อขานี้มีสถานะลอจิกเป็น "0" และสัญญาณ CS มีลอจิกเป็น "0" ข้อมูลจากระบบบัสข้อมูลจะถูกเขียนเข้าไปยัง 8255 ได้

$A_0-A_7$  [ADDRESS INPUT] : จะเกี่ยวข้องกำหนดการเลือกใช้รีจิสเตอร์ภายในของ 8255


RESET : เมื่อขานี้มีสถานะเป็นลอจิก "1" 8255 จะอยู่สภาวะรีเซ็ตทุก ๆ พอร์ทของ 8255 จะถูกเซ็ทให้อยู่ในโหมดอินพุต

$PA_0-PA_7, PB_0-PB_7$  : สัญญาณเหล่านี้จะใช้เป็นพอร์ท I/O ขนาด 8 บิต ใช้ต่อเข้ากับอุปกรณ์ภายนอกอื่น

$PC_0-PC_7$  : ขานี้จะถูกใช้เป็นพอร์ท I/O ขนาด 8 บิต กลุ่มของสัญญาณเหล่านี้สามารถแบ่งออกเป็น 2 กลุ่ม โดยแต่ละกลุ่มมีขนาด 4 บิต

### โซลินอยด์

โซลินอยด์ถูกนำมาประยุกต์ใช้กับงานที่ต้องการเชื่อมโยงทางไฟฟ้า มาเป็นพลังงานกล โดยตรงโดยสัญญาณไฟฟ้าป้อนที่ป้อนให้เข้ามาทางขดลวด จะทำให้แกนสารแม่เหล็กของโซลินอยด์เกิดการเคลื่อนขึ้น การเคลื่อนที่นี้เองที่เรานำไปใช้ประโยชน์ เช่น ชัตกลอนประตู เป็นต้น โซลินอยด์แบ่งออกเป็น 2 ประเภท คือ ชนิดที่ใช้กับไฟฟ้ากระแสสลับและไฟฟ้ากระแสตรง




รูปที่ 3.9 โครงสร้างพื้นฐานของโซลินอยด์

หลักการทํางานของโซลินอยด์


เมื่อมีกระแสไฟฟ้าไหลในลวดตัวนำใดๆก็ตาม จะเกิดสนามแม่เหล็กขึ้นรอบๆตัวนำและถ้า นำเอาเส้นลวดนี้แต่ยาวน้อยมาขดเป็นวงหลาย ๆ วง จะเกิดลักษณะของขดลวดชั้น ซึ่งสนามแม่เหล็กที่เกิดที่ขดลวดแต่ละขดจะอยู่ในทิศทางที่เสริมทํางานกัน และก่อให้เกิดเป็นเส้นแรงของสนามแม่เหล็กรวมมีทิศทางเห็นอึดดังรูป เพื่อที่จะไม่ให้สนามแม่เหล็กที่เกิดชั้นกระจัดกระจาย จึงใส่แกนเหล็กอ่อนรูปตัว C เข้ารอบ ๆ ขดลวด เพื่อให้สนามแม่เหล็กมากขึ้นดังรูปที่ 14 ถ้าเอาแกนกระท่ง [PLUNGER] มาใส่เข้าไปตรงกลางขดลวดในตำแหน่งที่ 1 แกนกระท่งจะถูกดูดให้ลึกลงเข้ามาจนสนิทในตำแหน่งที่ 2




รูปที่ 3.10 แสดงทิศทางของสนามแม่เหล็กที่เกิดขึ้นเมื่อมีกระแสไหลผ่านเส้นลวด



เอกสารนี้เป็นเอกสารที่ควมไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 รูปที่ 3.11 แสดงทิศทางของสนามแม่เหล็กที่เกิดขึ้นในขั้วที่มีกระแสไหล  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.12 แสดงการเพิ่มเหล็กอ่อนเข้ามาเพื่อเพิ่มความเข้มของสนามแม่เหล็ก



รูปที่ 3.13 แสดงการเคลื่อนที่ของแกนกระทั่ง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) โซลินอยด์ไฟตรงแบบจุด

(ข) โซลินอยด์ไฟสลับทังชุดและผลึก

(ค) โซลินอยด์ไฟสลับทังชุดและผลึก



(ค) โครงสร้างของโซลินอยด์ไฟสลับทังชุด

(ค) โครงสร้างของโซลินอยด์ไฟสลับทังชุด

### รูปที่ 3.14 โซลินอยด์ชนิดต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น มิได้อนุญาตให้ไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ขั้นตอนการเลือกใช้โซลินอยด์

1. แรงดันใช้งาน ไม่ว่าจะ เป็นไฟตรงหรือไฟสลับ ถ้าเป็นไฟสลับก็ต้องดูความถี่ตามที่ใช้งานด้วย
2. ช่วงชักการใช้ [OPERATING STROKE] ของโซลินอยด์ จะต้องเคลื่อนที่เป็นระยะทางเท่าใด (จะกำหนดเป็นมิลลิเมตร)
3. ขนาดของโพลด์ ว่าต้องใช้ขนาดเท่าใดมักจะบอกเป็นกรัม
4. ใช้งานต่อเนื่องหรือไม่ การใช้งานต่อเนื่อง หมายถึง เราอาจจะใส่แรงดันไฟฟ้าเข้าตลอดเวลาไว้ได้โดยตลอดเวลาไม่ไหม้ หรือเป็นแบบจังหวะ ๆ

### STEPPING MOTOR

STEPPING MOTOR แบ่งออกเป็น 3 แบบคือ

1. แบบแม่เหล็กถาวร [PM : PERMANENT MAGNET]
2. แบบแปรค่ารีแลตแตนซ์ [VR : VARIABLE RELUTANCE]
3. แบบลูกผสม [H: HYBRID]

STEPPING MOTOR แบบ PM นั้นจะมี STATOR ที่พันขดลวดไว้หลาย ๆ โพล โดยมอเตอร์เป็นรูปทรงกระบอกฟันเลื้อย และ โรเตอร์ทำด้วยแม่เหล็กถาวร เพื่อป้อนไฟ DC ให้กับขดลวด STATOR จะทำให้เกิดแรงผลัดต่อ ROTOR ด้วยอิเล็กทรอนิกส์แบบสเต็ปเปอร์ จะทำให้มอเตอร์หมุนมอเตอร์แบบ PM จะเกิดแรงจลน์ให้ ROTOR หยุดกับที่ แม้จะไม่ได้ป้อนไฟเข้าขดลวด

ส่วน VR จะมีการหมุน ROTOR ได้อย่างอิสระ แม้จะไม่ได้จ่ายไฟให้ ROTOR ของมันทำจากสารเฟอร์โรแมกเนติกขนาดกำลังอ่อน และ มีลักษณะเป็นฟันเลื้อยรูปทรงกระบอก โดยจะมีความสัมพันธ์ โดยตรงกับจำนวนโพลในสเตเตอร์ และจึงทำหน้าที่กำหนดมุมที่หมุนไปในแต่ละครั้ง เมื่อมีารกป้อนไฟเข้าขดลวดสเตเตอร์แรงบิดที่จะไปหมุนโรเตอร์ ให้หมุนที่มุมโรเตอร์ ให้หมุนในเส้นทางของอำนาจแม่เหล็กที่มีค่ารีแลตแตนซ์ต่ำที่สุด ตำแหน่งที่จะเกิดแน่นอนและมีเสถียรภาพแต่จะเกิดขึ้นได้หลาย ๆ จุด ดังนั้นเมื่อป้อนไฟเข้าขดลวดต่าง ๆ ในมอเตอร์แตกต่างกันไป ก็ทำให้


มอเตอร์หมุนไปตำแหน่งต่างๆกัน ROTOR ของ VR จะมีความเฉื่อยของโรเตอร์น้อย จึงมีความ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เร้ารอบสูงกว่ามอเตอร์แบบ PM

สำหรับ HYBRID จะเป็นลูกผสมของ VR กับ PM โดยจะมี STATOR คล้ายกับที่ใช้ใน VR สำหรับ ROTOR มีหมวกหุ้มปราย ซึ่งมีลักษณะของสารแม่เหล็กที่มีกำลังสูง โดยการควบคุมขนาดรูปร่างของหมวกหุ้มปราย ซึ่งมีลักษณะของสารแม่เหล็กที่มีกำลังสูง โดยการควบคุมขนาดรูปร่างของหมวกแม่เหล็กอย่างดีทำให้ได้มุมการหมุนแต่ละครั้งน้อยและแม่นยำ ทดดี ก็คือให้แรงบิดสูง และมีขนาดกระทัดรัดและให้แรงจลยิต ROTOR นิ่งกับที่ตอนไม่จ่ายไฟ



รูปที่ 3.15 แสดงโครงสร้างภายในของ STEPPING MOTOR แบบหลายขั้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.16 แสดงโครงสร้างจำลองของ STEPPING MOTOR แบบ 4 เฟส

แสดงโครงสร้างจำลองของ STEPPING MOTOR ชนิด 4 เฟส และตำแหน่งของโรเตอร์ขณะจ่ายไฟฟ้าแก่  $\phi_1$  และ  $\phi_2$

จากลักษณะของมอเตอร์หมุนกับกระแสไฟฟ้าที่ป้อนแก่เฟสต่างๆ เราจะสามารถสั่งงานให้ STEPPING MOTOR หมุนได้ 3 อย่าง คือ

- 1) แบบจ่ายกระแสไฟให้เฟสเดียววนเวียนกันไปเรียก ONE-EXCITATION หรือ HALF DRIVE คือ  $\phi_1, \phi_2, \phi_3, \phi_4$  การ OUT EXCITATION แบบนี้แรงบิดจะน้อย
- 2) แบบจ่ายกระแสไฟให้พร้อมกันทีละ 2 เฟส เรียก TWO-EXCITATION หรือ FULL STEP คือ  $\phi_1\phi_2, \phi_2\phi_3, \phi_3\phi_4, \phi_4\phi_1$ , หมุนเวียนกันไปแบบนี้แรงบิดจะมาก
- 3) แบบจ่ายกระแสไฟให้ทีละ 1 เฟส สลับกับ 2 เฟส เรียก ONE-TWO EXCITATION

หรือ HALF STEP เหมือนรูปแสดงมุมของโรเตอร์ แต่แบบนี้จำนวน STEP จะเพิ่มขึ้นเป็น 2 เท่า เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของสองแบบแรก แต่เรียงบิดเฉลี่ยจะน้อย

จากการจ่ายกระแสไฟเฟสทั้ง 3 อย่าง เราก็สามารถสั่งให้ STEPPING MOTOR หมุน  
ทวนเข็มได้โดยมองการจ่ายกระแสไฟเฟสย้อนกลับ เช่น ตามเข็มนาฬิกาแบบ 1Ø เป็น



ทวน เข็ม ก็ จะเป็น


Ø8    Ø4    Ø2    Ø1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## TIMER IC 555


ลักษณะภายในของไอซีเบอร์ 555 แสดงดังรูป

ภายในประกอบด้วยทรานซิสเตอร์กว่า 20 ตัว ตัวต้านทานราว 15 ตัว ทั้งอาจเปลี่ยนแปลงได้ แล้วแต่บริษัทผู้ผลิตวงจรเหมือนกัน ซึ่งใช้เปรียบเทียบกับไอซีอื่น ซึ่งเป็นของบริษัทยิบเนติกส์ และของบริษัทรคา ตามลำดับ



รูปที่ 3.17 แสดงภาพวงจรเสมือนของไทม์เมอร์ไอซีเบอร์ 555 จากบริษัทยิบเนติกส์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.18 แสดงภาพวงจรเสมือนของไทม์เมอร์ไอซีเบอร์ 555 จากบริษัท RCA

วงจรเสมือนถูกทำให้ง่ายและเขียนเป็นรูปแผนผังได้ดังรูปข้างล่าง โดยแบ่งออกเป็นส่วน

ต่าง ๆ เช่น

- ส่วนที่ทำหน้าที่ควบคุม
- ส่วนทริกเกอร์และส่วนเปรียบเทียบกับสัญญาณ
- ส่วนคายประจุและส่วนกำลังที่ OUTPUT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การต่ออุปกรณ์ภายนอกกับ 8255

ในโครงการนี้ใช้ 8255 2 ตัว คือ  $U_{10}$  และ  $U_{20}$  โดยทั้ง 2 ตัวจะใช้เป็นทั้งอินพุตและเอาต์พุตพอร์ท โดยกำหนดให้

- PORT A เป็น PORT OUTPUT
- PORT B เป็น PORT INPUT
- PORT C เป็นทั้ง INPUT และ OUTPUT โดย  $PC_0-PC_3$  เป็น INPUT  $PC_4-PC_7$  เป็น

OUTPUT

โดยเมื่อเป็น OUTPUT จะใช้ในการขับ STEPPING MOTOR ที่ใช้ในการทอนเหรียญและใช้ขับโซลินอยด์ที่ใช้ในการจ่ายสินค้าและรีเซ็ตเคาท์เตอร์ รวมทั้งผลิตสัญญาณพัลส์ในการขับตัวเลข 7 ส่วน เพื่อแสดงจำนวนเงินคืน เช็คเป็นกันพบที่ใช้ในการนับค่าต่างๆจากใบเหรียญเคาท์เตอร์โดยมาจากส่วนเซ็นเซอร์และส่วนจับเหรียญโลหะ

อุปกรณ์ที่ทำหน้าที่เป็นเอาต์พุตของระบบ

- ส่วนขับโซลินอยด์ไปจ่ายตัวและในการเก็บเหรียญ
- ส่วนขับสเตปมอเตอร์ในการทอนเหรียญ
- ส่วน RESET COUNTER
- ส่วนแสดงผลโดยใช้ LED และตัวเลข 7 ส่วน

อุปกรณ์ที่ทำหน้าที่เป็นอินพุตของระบบ

- ส่วนเซ็นเซอร์เหรียญและส่วนเคาท์เตอร์
- ส่วนเช็คเหรียญโลหะและส่วนเคาท์เตอร์
- ส่วนตรวจสอบว่ามีการเอาเงินคืนหรือไม่
- ส่วน SWITCH เลือกสินค้า


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายละเอียดของวงจรส่วนที่เป็น OUTPUT ของวงจร

- ส่วนที่ขับโซลินอยด์ไปจ่ายสินค้าใช้ 8255 [U<sub>28</sub>] PA<sub>0</sub>-PA<sub>7</sub> ซึ่งเราให้เป็นเอาต์พุต PORT มีการต่อตั้งรูป ลักษณะการควบคุมโซลินอยด์นี้ โดยการให้ซอร์เฟวร์ควบคุมในลักษณะส่งพัลส์ มาให้ TRANSISTOR เพื่อไปขับโซลินอยด์ คือ เมื่อมี OUTPUT จาก 8255 มีสภาวะ "1" จะทำให้โซลินอยด์ทำงานได้ แต่ถ้ามีสภาวะเป็น "0" จะทำให้โซลินอยด์ไม่ทำงาน




รูปที่ 3.19 แสดงวงขับโซลินอยด์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในการเรียนการสอนเท่านั้น ไม่สามารถนำไปเผยแพร่โดยไม่ขออนุญาต  
รูปที่ 3.20 แสดง OUTPUT จาก 8255 ที่นำไปขับโซลินอยด์  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนแสดงผลโดยใช้ตัวเลข 7 ส่วน

ส่วนแสดงผลโดยใช้ตัวเลข 7 ส่วนของจำนวนเงินหยอด แสดงได้ตั้งบล็อกไดอะแกรมดังต่อไปนี้



รูปที่ 3.21 บล็อกไดอะแกรมแสดงการทำงานของเครื่องมือมีการหยอดเงิน

โดยที่ 74LS93 คือ ไบนารีเคาท์เตอร์ [BINARY COUNTER]

74LS90 คือ ดีเคดเคาท์เตอร์ [DECADE COUNTER]


74LS48 คือ ไอซีเปลี่ยนตัวเลข BCD ไปเป็นรูปแบบตัวเลข 7 ส่วน และแสดงผลเป็นชนิด LED แบบตัวเลข 7 ส่วน

ส่วนแสดงผลจากการหยอดเหรียญบาท เอาสัญญาณอินพุตมาจากเซ็นเซอร์โดยตรง แต่จะเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าผ่านไอซี 74LS05 เพื่อช่วยจ่ายกระแสให้มากขึ้น แล้วมาเข้า 74LS90 ทั้ง 2 ตัว เพื่อแสดงผลไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ผลของเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็น LED ตัวเลข 7 ส่วน

ส่วนแสดงผลจากการหยอดเหรียญห้าบาท เอาสัญญาณมาจากวงจรตัวคูณคูณสี่ แล้วไป  
เข้า 74LS90 ทั้ง 2 ตัว เพื่อไปแสดงผลเป็น LED ตัวเลข 7 ส่วน


ส่วนของวงจรตัวคูณคูณสี่ที่ใช้เป็นดังรูป



รูปที่ 3.22 ภาพแสดงส่วนวงจรตัวคูณคูณสี่

ซึ่งในที่นี้เราจะตัวคูณจาก 1 ลูก เป็น 5 ลูกคูณโดยใช้ไอซีเบอร์ 74LS122 ซึ่งเป็น  
ไอซีโมโนสเตเบิลที่รีทริกเกเบิล [ MONOSTABLE RETRIGGERABLE ] โดยใช้งานร่วมกับ ไอซี  
SMITT TRIGGER โดยมีลักษณะภายในของ 74LS122 และสัญญาณการทำงานเป็นดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.23 รูปแสดงลักษณะภายในของ 74LS122 และสัญญาณทำงาน

$A_1, A_2$  เป็นส่วนรับสัญญาณตรรกะที่ทำงานตรรกะขอบขาลงเมื่อ  $B_1, B_2$  ต่อกับ VCC แต่ถ้า  $A_1, A_2$  ต่อ GROUND  $B_1, B_2$  จะเป็นตัวรับสัญญาณตรรกะ ทำงานที่ขอบขาขึ้น ส่วนขา CLR ก็จะมีรีเซ็ต 74LS122 ทันทีเมื่อได้รับลอจิก "0" ซึ่งในวงจรนี้จะให้  $A_1, A_2$  เป็นขารับสัญญาณตรรกะที่ขอบขาลงโดยต่อ  $B_1, B_2$  กับ VCC และไม่มีการ CLEAR

การทำงานของวงจรนี้ สามารถควบคุมให้ทำงานและหยุดด้วย วงจรโมโนสเตเบิล (74LS122) โดยการจุดชนวนจากขอบขาลงของสัญญาณที่ป้อนเข้ามาดังรูปข้างล่างเมื่อพิจารณารูปคลื่น หมายเลขที่ 1 ในรูป วิธีนี้ใช้มีตริกเกอร์ (S<sub>1</sub>) จะทำงานเฉพาะในเวลาที่กำหนดโดยโมโนสเตเบิลเท่านั้นคาบเวลานี้ปรับได้ที่ P<sub>1</sub> และความถี่จากมีตริกเกอร์เกต S<sub>1</sub> กำหนดโดย P<sub>2</sub> ในกรณีเช่นนี้ พัลส์ที่เข้ามาเพียง 1 ลูก จะสร้างพัลส์ออกไปได้หลายลูกมีตริกเกอร์ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

เกอ์ S<sub>2</sub> อีกตัวหนึ่งใช้เป็นเพียงทางผ่านโดยให้สัญญาณออกมาเป็นลูกคลื่นหมายเลข 3 ตามรูปไม่ว่ากรณีใดๆ พัลส์ อีกหนึ่งที่มีเหตุที่แปลงเนื้อหา และที่ยัง ไม่องเงงใจ โดยเอกสารที่กึ่งที่มีมีการนี้ ุบใช้




รูปที่ 3.24 รูปแสดงสัญญาณการทำงานของวงจรวัดความถี่

ก่อนใช้งานจะต้องปรับความต้านทาน  $P_1$  เพื่อให้จำนวนพัลส์สูงสุดที่ผ่านออกมา ได้ยังคงถูกต้องอยู่ หากการทำงานของโมโนสเตเบิลนานเกินไป ไอซีเบอร์ 74LS122 จะกลายเป็นตัวหารความถี่ไปแทน ซึ่งเราไม่ต้องการเมื่อตั้ง  $P_1$  จนได้ค่าที่ถูกต้องแล้วให้จำนวนเท่าของพัลส์ที่ต้องการถูกต้องด้วย

#### ส่วนแสดงการทอนเหลี่ยม

ใช้ลักษณะเดียวกับส่วนหอดเหลี่ยมแต่ใช้ CPU ควบคุมโดยผ่านทางพอร์ต (PC<sub>0</sub>) 8255 ในลักษณะส่งพัลส์ออกมา 1 ลูก ตัวเลข 7 ส่วนก็จะเพิ่มค่าขึ้น 1 ค่า ดังแสดงการทำงานดัง BLOCK DIAGRAM ข้างล่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.25 บล็อกไดอะแกรมของแสดงการส่วนทอนเหรียญ

จะเห็นว่ามีอินเวอร์เตอร์ต่ออยู่ระหว่าง  $PC_0$  ของ 8255 [ $U_{20}$ ] เพราะว่าเราไม่ต้องการให้เคาท์เคอ์นับตอนที่ยังไม่มีการสั่งทางซอฟต์แวร์

ตอนเริ่มเปิดเครื่องครั้งแรกจะมีการรีเซ็ต Z-80 รวมถึง 8255 ด้วย ซึ่งจะทำให้สถานะของทุกพอร์ทของ 8255 เป็นสภาวะลอยตัว (z) โดยไอซีเคาท์เคอ์นี้จะมองเป็นสภาวะ "1" และเมื่อป้อนคำสั่งควบคุมไปที่แกรีจิสเตอร์ควบคุมของ 8255 จะทำให้สภาวะพอร์ทเอาต์พุตมีสภาวะเป็น "0" ซึ่งมีลักษณะเปลี่ยนจาก "1" เป็น "0" ป้อนให้เคาท์เคอ์ ซึ่งมีผลทำให้เคาท์เคอ์เริ่มนับ 1 ค่า โดยที่เรายังไม่ต้องการนับ ดังนั้นเราจึงใช้อินเวอร์เตอร์ต่อตั้งรูป เพื่อให้มีลักษณะตรงข้ามคือเปลี่ยนจากสภาวะ "0" เป็น "1" ซึ่งจะไม่ทำให้เคาท์เคอ์นับ และสภาวะทางอินพุตของเคาท์เคอ์นี้จะเป็น "1" ตลอดไปจนกว่าจะมีคำสั่งทางซอฟต์แวร์มาควบคุมให้มีการเริ่มนับ

รายละเอียดของส่วนที่เป็นอินพุทของระบบ


ส่วนเซ็นเซอร์เหรียญและส่วนเคาท์เคอ์

เราใช้ส่วนเชื่อมต่อทางแสง [ OPTO COUPLER ] มาเป็นส่วนตรวจเช็คการหยอด

เหรียญ มีวงจรดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.26 ส่วนเซ็นเซอร์เหรียญ

ซึ่งปกติเอาต์พุตจะมีสภาวะเป็น "1" แต่เมื่อมีเหรียญตัดผ่านเอาต์พุตของส่วนเซ็นเซอร์ จะมีสภาวะเป็น "0" ซึ่งส่งผลทำให้เคาท์เตอร์เริ่มนับได้ซึ่งส่วนเคาท์เตอร์นี้เราใช้ 74LS93 เป็นตัวนับ โดยจะนับแบบไบนารีเคาท์เตอร์ส่งต่อไปให้ 8255 ซึ่ง 74LS93 จะเป็นตัวนับเหรียญบาท และ 74LS93 จะเป็นตัวนับเหรียญห้า การใช้เคาท์เตอร์ในการนับสะดวกมากเพราะค่าที่นับได้จะแลช (LATCH) ที่เอาต์พุตของเคาท์เตอร์ทำให้ CPU ไปทำงานอย่างอื่นได้ โดยไม่จำเป็นต้องอ่านค่าที่อินพุตตลอดเวลา

#### ส่วนตรวจสอบเหรียญโลหะและส่วนเคาท์เตอร์

ใช้ 74LS93 ซึ่งเป็นไบนารีเคาท์เตอร์โดย  $U_0$  ตรวจสอบเหรียญห้าบาท และ  $U_{11}$  ตรวจสอบเหรียญบาท ซึ่งอินพุตของ 74LS93 ทั้งสองตัวนี้ถูกป้อนมาจาก TIMER 555 ( $U_{12}, U_{13}$ ) โดยในวงจรนี้ จะมีลักษณะการทำงานแบบโมนอสเตเบิลมัลติไวเบเตอร์ได้สัญญาณทริกมาจากเหรียญโลหะที่กระทบตัวตรวจจับ ถ้าไม่ใช่เหรียญโลหะก็จะมีสัญญาณไปทริก TIMER 555 ซึ่งมีผลทำให้ 74LS93 ไบนารีเคาท์เตอร์ที่ต่ออยู่กับ TIMER นั้นไม่มีการนับ ซึ่งก็คือ ค่าที่ได้การนับของเคาท์

เตอร์ที่ต่อกับ 8255 ทั้ง 2 ตัวมีค่าไม่เท่ากัน ดังนั้นจึงสามารถตรวจสอบเหรียญได้ว่าเป็นโลหะหรือไม่



รูปที่ 3.27 วงจรโมโนสเตเบิล

พิจารณาจากรูปข้างบน ถ้า OUTPUT PIN 3 ของ TIMER ปกติ จะมีสถานะเป็น "0" แต่เมื่อมีสัญญาณที่ขา 2 (ซึ่งเกิดจากการหยอดเหรียญโลหะมากกระทบกับตัวตรวจจับ) จะมีผลให้ TIMER 555 ผลิตพัลส์ออกมา 1 ลูก เป็นเวลานานเท่ากับ

$$T = 1.1[R_1][C_1]$$

ดังนั้นไม่ว่าเหรียญจะตกกระทบตัวตรวจจับกี่ครั้งก็ตาม ถ้าอยู่ในช่วงคาบเวลาของ TIMER 555 ก็จะทำให้เอาต์พุตออกมาเพียง 1 ลูกเท่านั้น

ในวงจรนี้ จะเห็นว่า เราต้องขา 4 กับ VCC เพื่อป้องกันไม่ให้เกิดสัญญาณที่ขา 4


เข้าที่ขา 4 ได้ และสำหรับขา 5 นี้ เป็นขาควบคุมแรงดัน [CONTROL VOLTAGE] การเปลี่ยนเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์ด้านการค้า แปลงแรงดันที่ขา 5 นี้ จะมีผลทำให้ช่วงเวลาที่ต่าง ๆ เปลี่ยนแปลงไปด้วยและช่วงเวลาหน่วงของไม่ว่ากรณีใดๆ ทั้งสิ้น อุณหภูมิที่เปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรนี้ไม่เป็นไปตามสมการ  $T = 1.1[R_1][C_2]$  ดังนั้น ในกรณีที่จำเป็นจะต้องใช้ขา 5 นี้ เรา  
 จะต่อขา 5 นี้ผ่านตัวเก็บประจุมีค่าประมาณ 0.01 ไมโครฟารัดกับจุดดิน เพื่อเป็นการป้องกัน สัญ  
 ญาณรบกวนใด ๆ ที่ไม่ต้องการ ผลของการคำนวณความกว้างของพัลส์ที่เอาต์พุท จึงจะไม่ผิดพลาด  
 หรือผิดพลาดน้อยที่สุดจากสมการ  $T = 1.1[R_1][C_1]$  ซึ่งเป็นเวลาหนึ่งวง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 4.2 แสดงการ Jump (J1) ตำแหน่งเพื่อเลือกเบอร์ ROM


RAM Z-80 CONTROLLER BOARD จะต่อเลือกใช้หน่วยความจำ RAM ได้ 2 เบอร์ด้วยกัน คือเบอร์ 6264 ขนาด 8K BYTE หรือ เบอร์ 62256 ขนาด 32 K BYTE โดยการเลือกใช้ JUMPER J2 ดังรูป



รูปที่ 4.3 แสดงการ Jump (J2) ตำแหน่งเพื่อเลือกเบอร์ RAM


หน่วยความจำจะ DECODE อยู่ในตำแหน่ง 8000H ถึง FFFFH ใน RAM นี้ยังสามารถต่อใช้เก็บข้อมูลได้ในกรณีไฟดับโดยต่อใส่ BATTERY ขนาดเล็ก 3 V แบบตัวกลมใหญ่ BACK UP ข้อมูลใช้ J6 [BAT] ในการ ON/OFF BATTERY

PORT Z-80 CONTROLKER BOARD จะมี IC PORT 8255 ให้ใช้งานได้ 2 ตัว หรือ 6 PORT ต่อใช้งานโดยจะต่อออก PORT ทางหัว 34 PIN มาตรฐาน ETT 2 ชุด ทำให้สามารถเลือกใช้ต่อกับอุปกรณ์บอร์ดต่าง ๆ ของ อีทีที ได้มากมาย เช่น ET-SSRAC, ET-SMCC, ET-AD นอกจากนี้ยังมีการต่อหัว PIN จาก PORT C ของ 8255 ให้สามารถเลือกต่อ KEY BOARD ขนาด 4\*4 [KEY] ได้ด้วยตำแหน่งการ DECODE นั้น เราสามารถใช้ J5 ซึ่งต่อจาก ADDRESS [A7] DECODE ตำแหน่งเบอร์ได้ 2 แบบ ดังรูป



รูปที่ 4.4 แสดง CP-Z80 V2 I/O MAP

CTC จะใช้ไอซีของบริษัท ZILOG เบอร์ Z84 30 เป็น CTC ประจำบอร์ดซึ่งเป็น IC แบบ 4 MHz Z-80 CONTROLLER BOARD จะต่อขาใช้งานของ CTC ออกมาที่ CONNECTOR 10 PIN ดังรูปส่วนขา INT ของ CTC นี้จะต่อเข้ากับ INT ของ Z-80 โดยตรง



รูปที่ 4.5 แสดงตำแหน่งขาของ Z80-CTC และ Z80 CTC 10 PIN

WDT [ WATCH DOG TIMER ] เป็นวงจรจากไอซี 555 ที่จะคอย RESET CPU อยู่ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ตลอดเวลาตามค่าเวลา ถ้าไม่มีการเรียกโปรแกรมที่จะมาทำการ DISABLE WATCH DOG ในวง ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่เนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จรมจะอยู่ที่ตำแหน่ง 70H หรือ FOH โดยเราอาจจะปรับเปลี่ยนค่าเวลาของวงจร WATCH DOG TIMER ได้ด้วย R3, R4 และ C4 และถ้าเราไม่ต้องการใช้วงจร WDT นี้ก็สามารถ SET JUMPER J3 โดยถอด J3 ออกก็ได้ค่าเวลา WDT จะ SET ไว้ประมาณ 1 นาที

\* ลักษณะการใช้งาน WDT นี้ศึกษาได้จากโปรแกรมตัวอย่างท้ายเล่ม \*

[WATCH DOG เป็นลักษณะวงจรที่จะทำการ RESET CPU อยู่เสมอตามค่าเวลาที่เรากำหนดซึ่งถ้าเราไม่ทำการ DISABLE WATCH DOG ภายในเวลากำหนด CPU นั้นจะถูก RESET เช่นในโปรแกรมทำงานปกติ เราจะ CALL DISABLE DOG อยู่เสมอแต่ถ้า CPU กำลัง RUN อยู่ นั้นเกิดมีสัญญาณรบกวนจนทำให้สามารถ RUN โปรแกรมตามปกติท้มาเรียกใช้ CALL DISABLE WATCH DOG ได้ CPU ก็จะมีการ RESET ขึ้นทันทีเพื่อ CPU กลับไปเริ่มต้น RUN โปรแกรมอีกครั้งหนึ่ง]

40 PIN Z-80 BUS สามารถต่อขยายบอร์ดได้ทาง 40 PIN Z-80 BUS โดย 40 PIN Z-80 BUS นี้จะมีขาต่อออกมาเช่นเดียวกับของ CPU Z-80 ทุกประการ

POWER SUPPLY Z-80 CONTROLLER BOARD นี้จะต่อใช้ POWER SUPPLY +5V โดย ใช้ไฟ +5V DC โดยต่อให้ถูกขั้วด้วยจะมี DIODE 1N4001 ต่อกันการต่อกลับขั้วไว้และใช้ ZENER DIODE 5.6V ต่อกันในกรณีไฟเกิน 5V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### สรุปการวิจัยและข้อเสนอแนะ

จากการทดลองในส่วนของเครื่องเล่นวีซีดี ซึ่งสามารถเล่นวีซีดีแบบปกติและวีซีดีแบบ  
ได้อีกอย่างถูกต้อง โดยมีเครื่องเล่นวีซีดีแล้วส่งสัญญาณให้วงจรมัน เช่น เมื่อหยุดวีซีดีแบบปกติ  
วงจรมันจะนับค่าไปแสดงผลที่ 7 SEGMENT แต่ถ้าหยุดวีซีดีแบบปกติ วงจรมันจะนับวีซีดีแบบ  
และไปแสดงผลที่ 7 SEGMENT เช่นกัน ส่วนแสดงผลจะแสดงผลตามจำนวนเงินที่หยุดลงไปใน  
ในส่วนของสินค้า เมื่อเราหยุดเงินไปแล้ว ส่วนแสดงผลจะแสดงผลจำนวนเงิน ซึ่งพร้อมที่จะให้เรา  
เลือกสินค้า โดยการเลือกกดปุ่มที่มีให้ตามราคาสินค้า เช่น จำนวนเงินที่เราหยุดเป็น 3 บาท  
เราจะเลือกสินค้าได้ 1 ชนิด ชนิดใดก็ได้ เมื่อเรากดปุ่มเลือกสินค้า สินค้าก็จะไหลออกมาที่ช่อง  
จ่ายสินค้า พร้อมส่วนแสดงผลที่ขึ้นเป็นศูนย์ แต่ถ้าส่วนแสดงผลเป็น 5 บาท ( โดยการหยุด  
วีซีดี 5 บาท ) ถ้าเรากดเลือกสินค้า ส่วนแสดงผลเงินทอน จะปรากฏเลข 2 (จำนวนเงินที่  
ต้องทอน) พร้อมกับจ่ายเงินทอนให้จนครบ 2 บาทแล้ว สินค้าก็จะไหลออกมาพร้อมกับรับที่ขึ้น  
แสดงผลเป็นศูนย์ คือ การเริ่มใหม่

#### ปัญหาของโครงการนี้

1. เมื่อเราหยุดเงินลงไปแล้ว ไม่สามารถที่จะเอาวีซีดีคืนได้ (ทางด้านกลศาสตร์)
2. ถ้าหยุดเงินเกินราคาสินค้า เครื่องจะจ่ายสินค้าออกมา
3. ปัญหาเหล่านี้เราสามารถแก้ไขโดย แก้ไขส่วนทางด้านกลไกและออกแบบส่วนอื่น ๆ

ให้คือพอ


#### ข้อเสนอแนะ

เราสามารถนำโครงการนี้ไปดัดแปลงกับการขายอัตโนมัติอื่นได้ เช่น เพิ่มจำนวนชนิดให้  
มากขึ้น , เพิ่มส่วนคืนวีซีดี , สามารถเลือกสินค้าได้หลายชนิด ในกรณีที่เรากดเงินไปมาก  
กว่าราคาสินค้าขึ้นเดี๋ยวนั้น , เครื่องแลกธนบัตรเป็นวีซีดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เอกสารอ้างอิง

1. ก้องเกียรติ ฌ สี่มา ทฤษฎีและการใช้งานไมโครเมอร์ ไลซี 555 บริษัท อีเลคทรอนิคส์เวิลด์  
พิมพ์ครั้งที่ 2 มกราคม 2528
2. วิบูลย์ ชื่นแขก ไมโครโปรเซสเซอร์ สถาบันเทคโนโลยีพระจอมเกล้าพระนครเหนือ  
พิมพ์ครั้งที่ 2 กรกฎาคม 2532
3. ชูชัย ธนสารตั้งเจริญ , ดนัย แสงสุริยศิลป์ , ทนกร คึก , ชงชัย อุดมกิจโกศล  
การใช้งาน Z80 หจก. สำนักพิมพ์ฟิสส์เซ็นเตอร์
4. กฤษดา ฌ ตะกั่วทอง , ธนาวุฒิ ไกรฤทธิกุล , กฤษณ กอวัฒนา , สมยศ โลหะวิท  
ธาวิกรานต์ 300 วงจร บริษัท ซีเอ็ดยูเคชั่น จำกัด








เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**SUPPLY**





Title		
8255#2 CHECK COIL		
Size	Number	Revision
A4	AUTOMATIC SALE	
Date:	9-APR 1995	Sheet of
File:	PRO/1	Drawn By:



Title			SALE
Size	Number	Revision	
A4	AUTOMATIC SALE		
Date:	12-APR 1995	Sheet	of
File:	GAS/1	Drawn By:	



```
1 ; *****  
2 ; * FOR Z80180 SINGLE BOARD [ETT CP-80V2 *  
3 ; * MICRO COMPUTER *  
4 ; * *  
5 ; * SOFTWARE ENGINEER : Mr.Somchai Wangsuk *  
6 ; * Mr.Phaiboon Klinchat *  
7 ; * Mr.Noppadon Pongpatchara *  
8 ; *****  
9 ;  
10 0030 SOLINOIL EQU 30H  
11 0031 MONEY_1 EQU 31H  
12 0032 SELECT EQU 32H  
13 0033 CTRL_P1 EQU 33H  
14 0041 MONEY_2 EQU 41H  
15 0043 CTRL_P2 EQU 43H  
16 8000 RAM_ADDR EQU 8000H  
17 0050 STACK EQU 50H  
18 9FFF LAST_ADDR EQU 9FFFH  
19 0003 COST_1 EQU 3  
20 0003 COST_2 EQU 3  
21 ;  
22 0000 ORG 00H  
23 ;***** POWER UP DELAY *****  
24 ;  
25 0000 AF POWER: XOR A ; Power-Up Delay  
26 0001 00 POWER1: NOP  
27 0002 3D DEC A  
28 0003 20 FC JR NZ,POWER1  
29 0005 18 79 JR START  
30 ;***** RST 08H *****  
31 0008 ORG 08H  
32 0008 18 66 JR NOT_USE  
33 ;***** RST 10H *****  
34 0010 ORG 10H  
35 0010 18 5E JR NOT_USE  
36 ;***** RST 18H *****  
37 0018 ORG 18H  
38 0018 18 56 JR NOT_USE  
39 ;***** RST 20H *****  
40 0020 ORG 20H  
41 0020 18 4E JR NOT_USE  
42 ;***** RST 28H *****  
43 0028 ORG 28H  
44 0028 18 46 JR NOT_USE  
45 ;***** RST 30H *****  
46 0030 ORG 30H  
47 0030 18 3E JR NOT_USE  
48 ;***** RST 38H *****  
49 0038 ORG 38H  
50 0038 C3 0070 JP NOT_USE  
51 ;***** NMI 66H *****  
52 0066 ORG 66H  
53 0066 FB EI  
54 0067 ED 45 RETI  
55 ;*****  
56 0070 ORG 70H  
57 0070 FB NOT_USE: EI  
58 0071 ED 4D RETI
```

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี  
ไม่ว่าการใช้ใดๆ ทั้งสิ้น ห้ามมิให้ดัดแปลงแก้ไข หรือทำซ้ำโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

59 ;*****
60          0080          ORG      80H
61 0080 01 4000  START:    LD      BC,4000H
62 0083 0B          START_1: DEC    BC
63 0084 78          LD      A,B
64 0085 B1          OR      C
65 0086 20 FB          JR      NZ,START_1
66 0088 31 9FFF          LD      SP,LAST_ADDR ; Load Stack point
67 008B 3E 83          LD      A,83H ; Port A,B,C(Lower) = Input
68 008D D3 33          OUT    (CTRL_P1),A ; C(Upper) = Output
69 008F D3 43          OUT    (CTRL_P2),A
70 0091 3E 0F          LD      A,0FH
71 0093 D3 30          OUT    (SOLINOIL),A
72 0095 AF          XOR    A
73 0096 D3 32          OUT    (SELECT),A
74 0098 F3          DI
75 0099 DB 32  START_2:    IN     A,(SELECT)
76 009B FE FF          CP     0FFH
77 009D 28 FA          JR     Z,START_2
78 009F CB 47          BIT   0,A
79 00A1 28 06          JR     Z,CHOIL_1
80 00A3 CB 4F          BIT   1,A
81 00A5 28 19          JR     Z,CHOIL_2
82 00A7 18 F0          JR     START_2
83 00A9 DB 31  CHOIL_1:    IN     A,(MONEY_1)
84 00AB FE 03          CP     COST_1
85 00AD 28 0D          JR     Z,CHOIL_11
86 00AF FE 10          CP     10H
87 00B1 20 34          JR     NZ,CANCEL
88 00B3 E6 0F          AND   0FH
89 00B5 D3 32          OUT   (SELECT),A
90 00B7 06 02          LD    B,5-COST_1
91 00B9 CD 00F5        CALL  BACK
92 00BC 3E 8F  CHOIL_11:   LD    A,8FH
93 00BE 18 11          JR     GIVE
94 00C0 DB 31  CHOIL_2:    IN     A,(MONEY_1)
95 00C2 FE 03          CP     COST_2
96 00C4 28 09          JR     Z,CHOIL_22
97 00C6 FE 10          CP     10H
98 00C8 20 1D          JR     NZ,CANCEL
99 00CA 06 02          LD    B,5-COST_2
100 00CC CD 00F5        CALL  BACK
101 00CF 3E 4F  CHOIL_22:   LD    A,4FH
102 ;*****
103 00D1 D3 30  GIVE:    OUT   (SOLINOIL),A
104 00D3 CD 0141        CALL  DELAY
105 00D6 3E 0F          LD    A,0FH
106 00D8 D3 30          OUT   (SOLINOIL),A
107 00DA 3E 9F          LD    A,9FH ; Bit 7 = Reset Counter
108 00DC D3 32          OUT   (SELECT),A ; Bit 4 = Keep Coin
109 00DE CD 0141        CALL  DELAY
110 00E1 3E 0F          LD    A,0FH
111 00E3 D3 32          OUT   (SELECT),A
112 00E5 18 B2          JR     START_2
113 ;***** Reset Counter and Return Coin *****
114 00E7 3E AF  CANCEL:   LD    A,0AFH ; Bit 7 = Reset Counter
115 00E9 D3 32          OUT   (SELECT),A ; Bit 5 = Return Coin
116 00EB CD 0141        CALL  DELAY
  
```

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าการนำเอกสารนี้ไปใช้ทางอื่นก็ตามมีค่าลิขสิทธิ์สงวนไว้ และจะฟ้องดำเนินคดีหากมีการนำไปใช้


```


117 00EE 3E 07          LD  A,07H
118 00F0 D3 32          OUT (SELECT),A
119 00F2 C3 0099       JP  START_2
120                    ;*****
121 00F5 3E 4F      BACK: LD  A,4FH
122 00F7 D3 32          OUT (SELECT),A
123 00F9 CD 014E       CALL DELAY_1
124 00FC 3E 0F          LD  A,0FH
125 00FE D3 32          OUT (SELECT),A
126 0100 CD 014E       CALL DELAY_1
127 0103 10 F0        DJNZ BACK
128 0105 CD 010C       CALL RETURN
129 0108 CD 0141       CALL DELAY
130 010B C9            RET
131                    ;*****
132 010C F5      RETURN: PUSH AF
133 010D 06 JC          LD  B,12
134 010F C5      RET_1:  PUSH BC
135 0110 06 04        LD  B,4
136 0112 0E 01        LD  C,01
137 0114 79      RET_2:  LD  A,C
138 0115 2F          CPL
139 0116 F6 0F        AND  0FH
140 0118 D3 30        OUT  (SOLINOIL),A
141 011A CD 0155       CALL DELAY_2
142 011D CB 21        SLA  C
143 011F 10 F3        DJNZ RET_2
144 0121 C1            POP  BC
145 0122 10 EB        DJNZ RET_1
146 0124 06 0C        LD  B,12
147 0126 C5      RET_3:  PUSH BC
148 0127 06 04        LD  B,4
149 0129 0E 08        LD  C,08
150 012B 79      RET_4:  LD  A,C
151 012C 2F          CPL
152 012D E6 0F        AND  0FH
153 012F D3 30        OUT  (SOLINOIL),A
154 0131 CD 0155       CALL DELAY_2
155 0134 CB 39        SRL  C
156 0136 10 F3        DJNZ RET_4
157 0138 C1            POP  BC
158 0139 10 EB        DJNZ RET_3
159 013B 3E 0F        LD  A,0FH
160 013D D3 30        OUT  (SOLINOIL),A
161 013F F1            POP  AF
162 0140 C9            RET
163                    ;*****
164 0141 F5      DELAY:  PUSH AF
165 0142 C5          PUSH BC
166 0143 01 FFFF     LD  BC,0FFFFH
167 0146 0B      DEL_1:  DEC  BC
168 0147 78          LD  A,B
169 0148 B1          OR   C
170 0149 20 FB      JR   NZ,DEL_1
171 014B C1          POP  BC
172 014C F1          POP  AF
    
```

เอกสารนี้เป็นลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
 ไม่ว่ากรณีนี้อาจมีการแก้ไขหรือเปลี่ยนแปลงเนื้อหาบางส่วนได้โดยไม่ต้องแจ้งให้ทราบล่วงหน้า

```
175 014E C5          DELAY_1:  PUSH  BC
176 014F 06 00          LD      B,0
177 0151 10 FE          DEL_2:   DJNZ   DEL_2
178 0153 C1              POP     BC
179 0154 C9              RET
180                      ;*****
181 0155 F5          DELAY_2:  PUSH  AF
182 0156 C5          PUSH  BC
183 0157 01 1000     LD      BC,1000H
184 015A 0B          DEL_3:   DEC   BC
185 015B 78          LD      A,B
186 015C B1          OR     C
187 015D 20 FB          JR     NZ,DEL_3
188 015F C1          POP     BC
189 0160 F1          POP     AF
190 0161 C9          RET
191                      ;*****
192                      END
```

0 Error(s) Detected.  
354 Absolute Bytes. 35 Symbols Detected.





## CMOS 8192-Word by 8-Bit LSI Static RAM

**Features:**

- Fully static operation
- Single power supply: 4.5 V to 5.5 V
- All inputs and outputs directly TTL compatible
- 3-state outputs
- Industry standard 28-pin configuration
- Input address buffers gated off with chip disable
- Fast access time:  $t_{AA}=150\text{ ns}/120\text{ ns}$  (CDM6264-3/CDM6264-4)
- Low standby and operating power:  $I_{DDS1}=2\ \mu\text{A}$  typical,  $I_{OPER2}=40\text{ mA}$  maximum
- Data retention voltage: 2 V min.
- Operating temperature range (max. rating):  $0^\circ$  to  $70^\circ\text{C}$

The RCA-CDM6264 is a 8192-word by 8-bit static random-access memory. It is designed for use in memory systems where high-speed, low power and simplicity in use are desirable. This device has common data input and data output and utilizes a single power supply of 4.5 V to 5.5 V.

Either chip enable ( $\overline{\text{CE1}}$  or  $\overline{\text{CE2}}$ ), when not valid, will gate off the address and output buffers and power down the chip to

minimum standby power with inputs toggling. The output enable ( $\overline{\text{OE}}$ ) controls the output buffers to eliminate bus contention.

The CDM6264 is supplied in 28-lead, hermetic, dual-in-line side-brazed ceramic (D suffix) and in 28-lead dual-in-line plastic (E suffix) packages.




Fig. 1 - Functional block diagram.

**TRUTH TABLE**

$\overline{\text{CE1}}$	$\overline{\text{CE2}}$	$\overline{\text{OE}}$	$\overline{\text{WE}}$	A0 TO A12	MODE	DATA I/O	DEVICE CURRENT
H	X	X	X	X	NOT SELECTED	HIGH Z	STANDBY
X	L	X	X	X	NOT SELECTED	HIGH Z	STANDBY
L	H	L	H	STABLE	READ	DATA OUT	ACTIVE
L	H	X	L	STABLE	WRITE	DATA IN	ACTIVE
L	H	H	H	STABLE	OUTPUT DISABLE	HIGH Z	ACTIVE

L = LOW H = HIGH X = H OR L

**CDM6264**

**MAXIMUM RATINGS, Absolute-Maximum Values:**

DC SUPPLY-VOLTAGE RANGE, (V<sub>DD</sub>):  
(Voltage referenced to V<sub>SS</sub> terminal) ..... -0.3 to +7 V

INPUT VOLTAGE RANGE, ALL INPUTS ..... -0.3 to +7 V

POWER DISSIPATION PER PACKAGE (P<sub>0</sub>):  
For T<sub>A</sub> = 0° to +60° C (PACKAGE TYPE E) ..... 500 mW  
For T<sub>A</sub> = +60° to +70° C (PACKAGE TYPE E) ..... Derate Linearly at 8 mW/°C to 420 mW  
For T<sub>A</sub> = 0° to +70° C (PACKAGE TYPE D) ..... 500 mW

DEVICE DISSIPATION PER OUTPUT TRANSISTOR  
For T<sub>A</sub> = FULL PACKAGE-TEMPERATURE RANGE ..... 100 mW

OPERATING-TEMPERATURE RANGE (T<sub>A</sub>):  
PACKAGE TYPE D ..... 0 to +70° C  
PACKAGE TYPE E ..... 0 to +70° C

STORAGE TEMPERATURE RANGE (T<sub>stg</sub>) ..... -55 to +125° C

LEAD TEMPERATURE (DURING SOLDERING):  
At distance 1/16 ± 1/32 in. (1.59 ± 0.79 mm) from case for 10 s max. .... +265° C

**OPERATING CONDITIONS at T<sub>A</sub> = 0 to +70° C**

For maximum reliability, operating conditions should be selected so that operation is always within the following ranges:

CHARACTERISTIC	LIMITS			UNITS
	ALL TYPES			
	MIN.		MAX.	
DC Operating Voltage Range	4.5		5.5	V
Input Voltage Range	V <sub>IH</sub>	2.2	V <sub>DD</sub> + 0.3	
	V <sub>IL</sub>	-0.3	0.8	
Input Signal Rise or Fall Time <sup>Δ</sup>	t <sub>r</sub> , t <sub>f</sub>	—	5	μs

<sup>Δ</sup> Input signal rise and fall times with a duration greater than the maximum value can cause loss of stored data in the selected mode.

**STATIC ELECTRICAL CHARACTERISTICS at T<sub>A</sub> = 0 to +70° C, V<sub>DD</sub> = 5 V ± 10%, Except as noted**

CHARACTERISTIC	CONDITIONS	LIMITS			UNITS		
		ALL TYPES					
		Min.	Typ.*	Max.			
Standby Device Current	I <sub>DDS</sub>	CE1=V <sub>IH</sub> or CE2=V <sub>IL</sub>	—	1.5	3	mA	
	I <sub>DDs1</sub>	CE1=CE2 ≥ V <sub>DD</sub> -0.2 V or CE2 ≤ 0.2 V	—	2	100		μA
Output Voltage Low Level	V <sub>OL</sub> Max.	I <sub>OL</sub> =2.1 mA	—	—	0.4	V	
		I <sub>OL</sub> =1 μA	—	0.1	—		
Output Voltage High Level	V <sub>OH</sub> Min.	I <sub>OH</sub> =-1 mA	2.4	—	—	V	
		I <sub>OH</sub> =-1 μA	—	V <sub>DD</sub> -0.1	—		
Input Leakage Current	I <sub>IN</sub> Max.	V <sub>IN</sub> =0 V to V <sub>DD</sub>	—	±0.1	±2	μA	
3-State Output Leakage Current	I <sub>OUT</sub>	V <sub>I0</sub> =0 V to V <sub>DD</sub>	—	±0.5	±2	μA	
Operating Device Current	I <sub>OPER1</sub> <sup>#</sup>	V <sub>IN</sub> =V <sub>IL</sub> , V <sub>IH</sub>	t <sub>cy</sub> =1 μs	—	4.5	9	mA
			t <sub>cy</sub> =120 ns	—	22.5	45	
		V <sub>IN</sub> =0.2 V, V <sub>OD</sub> =-0.2 V	t <sub>cy</sub> =1 μs	—	2	4	
			t <sub>cy</sub> =120 ns	—	20	40	
Input Capacitance	C <sub>IN</sub>	V <sub>IN</sub> =0 V, f=1 MHz, T <sub>A</sub> =25° C	—	4	6	pF	
Output Capacitance	C <sub>I0</sub>	V <sub>I0</sub> =0 V, f=1 MHz, T <sub>A</sub> =25° C	—	6	8		

\*Typical values are for T<sub>A</sub>=25° C and nominal V<sub>DD</sub>.

<sup>#</sup>Outputs open circuited.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Random-Access Memories (RAMs)

**CDM6264**


### SIGNAL DESCRIPTIONS

- A0-A10 (Address Inputs):** These inputs must be stable prior to a write operation, but may change asynchronously during read functions.
- I/O1-I/O8:** 8-bit tristate data bus.
- CE1, CE2 (Chip Enable):** Either chip enable, when not true, powers down the chip, disables Read and Write functions, and gates off address and output buffers.
- OE (Output Enable):** Enables tristate outputs if CE1 and CE2 are valid and WE is high.
- WE (Write Enable):** Enables Write function, if CE1 and CE2 are valid. WE will dominate if both WE and OE are low (i.e., the bus will be tristated and a Write will occur).
- V<sub>DD</sub>, V<sub>SS</sub>:** Power supply connections.

**DYNAMIC ELECTRICAL CHARACTERISTICS at T<sub>A</sub> = 0 to +70°C, V<sub>DD</sub> = 5 V ± 10%,**  
 Input t<sub>r</sub>, t<sub>f</sub> = 10 ns; C<sub>L</sub> = 100 pF and 1 TTL Load, Input Pulse Levels: 0.8 V to 2.4 V

CHARACTERISTIC		LIMITS				UNITS
		CDM6264-3		CDM6264-4		
		MIN.†	MAX.	MIN.†	MAX.	
Read Cycle Times, See Fig. 2						
Read Cycle Time	t <sub>RC</sub>	150	—	120	—	ns
Address Access Time	t <sub>AA</sub>	—	150	—	120	
Chip Enable Access Time	t <sub>ACE1</sub> , t <sub>ACE2</sub>	—	150	—	120	
Chip Enable to Output Active	t <sub>CLZ1</sub> , t <sub>CLZ2</sub>	10	—	10	—	
Output Enable to Output Valid	t <sub>OEV</sub>	—	70	—	60	
Output Enable to Output Active	t <sub>OEX</sub>	5	—	5	—	
Chip Disable to Output "High Z"	t <sub>CHZ1</sub> , t <sub>CHZ2</sub>	0	70	0	50	
Output Disable to Output "High Z"	t <sub>OHZ</sub>	0	60	0	40	
Output Hold from Address Change	t <sub>OH</sub>	30	—	30	—	

†Time required by a limit device to allow for the indicated function.



WE IS HIGH DURING READ CYCLE. TIMING MEASUREMENT REFERENCE LEVEL IS 1.5 V.

92CM-37205

Fig. 2 - Read-cycle timing waveforms.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


CDM6264

DYNAMIC ELECTRICAL CHARACTERISTICS at  $T_A = 0$  to  $+70^\circ\text{C}$ ,  $V_{DD} = 5\text{ V} \pm 10\%$ ,  
 Input  $t_r, t_f = 10\text{ ns}$ ;  $C_L = 100\text{ pF}$  and 1 TTL Load, Input Pulse Levels: 0.8 V to 2.4 V

CHARACTERISTIC		LIMITS				UNITS
		CDM6264-3		CDM6264-4		
		MIN. †	MAX.	MIN. †	MAX.	
<b>Write Cycle Times, See Fig. 3</b>						
Write Cycle Time	$t_{WC}$	150	—	120	—	ns
Chip Enable to End of WRITE	$t_{CW1}, t_{CW2}$	120	—	100	—	
Address Valid to End of WRITE	$t_{AW}$	120	—	100	—	
Address Setup Time	$t_{AS}$	0	—	0	—	
Write Enable Width	$t_{WW}$	100	—	80	—	
Write Recovery Time	$t_{WR}$	0	—	0	—	
Write to Output "High Z"	$t_{WHZ}$	—	70	—	50	
Input Data Setup Time	$t_{DW}$	60	—	50	—	
Input Data Hold Time	$t_{DH}$	0	—	0	—	
Output Active from End of Write	$t_{OW}$	10	—	10	—	

† Time required by a limit device to allow for the indicated function.

WRITE CYCLE 1 (CE1 CONTROL)




IN A CE1 OR CE2 CONTROLLED WRITE CYCLE, THE OUTPUT BUFFERS REMAIN IN A HIGH IMPEDANCE STATE, WHETHER OE IS HIGH OR LOW. TIMING MEASUREMENT REFERENCE LEVEL IS 1.5 V.

92CM-37204

Fig. 3 - Write-cycle timing waveforms.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

WRITE CYCLE 2 (CE2 CONTROL)



WRITE CYCLE 3 (WE CONTROL)




Fig. 3 - Write-cycle timing waveforms (cont'd).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


CDM6264

DATA RETENTION CHARACTERISTICS at  $T_A = 0$  to  $70^\circ\text{C}$ ; See Fig. 4.

CHARACTERISTIC	TEST CONDITIONS	LIMITS		UNITS		
		ALL TYPES				
		MIN.	MAX.			
Minimum Data Retention Voltage	$V_{DR}$	$\overline{CE1} \geq V_{DD} - 0.2\text{ V}$ or $CE2 \leq 0.2\text{ V}$		2	5.5	V
Data Retention Quiescent Current	$I_{DDDR}$	$V_{DD} = 3\text{ V}$ , $\overline{CE1}, CE2 \geq V_{DD} - 0.2\text{ V}$ or $CE2 \leq 0.2\text{ V}$		—	50	$\mu\text{A}$
Chip Disable to Data Retention Time	$t_{CDR}$	See Fig. 4		0	—	ns
Recovery to Normal Operation Time	$t_R$	See Fig. 4		$*t_{RO}$	—	

\* $t_{ac}$  = Read Cycle Time.

DATA RETENTION WAVEFORM 1 ( $\overline{CE1}$  CONTROL)



DATA RETENTION WAVEFORM 2 ( $CE2$  CONTROL)




Fig. 4 - Low  $V_{DD}$  data-retention timing waveforms. 92CM-37208

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## 8255A/8255A-5 PROGRAMMABLE PERIPHERAL INTERFACE

- MCS-85™ Compatible 8255A-5
- 24 Programmable I/O Pins
- Completely TTL Compatible
- Fully Compatible with Intel® Micro-processor Families
- Improved Timing Characteristics
- Direct Bit Set/Reset Capability Easing Control Application Interface
- Reduces System Package Count
- Improved DC Driving Capability
- Available in EXPRESS
  - Standard Temperature Range
  - Extended Temperature Range

The Intel® 8255A is a general purpose programmable I/O device designed for use with Intel® microprocessors. It has 24 I/O pins which may be individually programmed in 2 groups of 12 and used in 3 major modes of operation. In the first mode (MODE 0), each group of 12 I/O pins may be programmed in sets of 4 to be input or output. In MODE 1, the second mode, each group may be programmed to have 8 lines of input or output. Of the remaining 4 pins, 3 are used for handshaking and interrupt control signals. The third mode of operation (MODE 2) is a bidirectional bus mode which uses 8 lines for a bidirectional bus, and 5 lines, borrowing one from the other group, for handshaking.




Figure 1. 8255A Block Diagram

Figure 2. Pin Configuration

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 8255A FUNCTIONAL DESCRIPTION

### General

The 8255A is a programmable peripheral interface (PPI) device designed for use in Intel® microcomputer systems. Its function is that of a general purpose I/O component to interface peripheral equipment to the microcomputer system bus. The functional configuration of the 8255A is programmed by the system software so that normally no external logic is necessary to interface peripheral devices or structures.

### Data Bus Buffer

This 3-state bidirectional 8-bit buffer is used to interface the 8255A to the system data bus. Data is transmitted or received by the buffer upon execution of input or output instructions by the CPU. Control words and status information are also transferred through the data bus buffer.

### Read/Write and Control Logic

The function of this block is to manage all of the internal and external transfers of both Data and Control or Status words. It accepts inputs from the CPU Address and Control busses and in turn, issues commands to both of the Control Groups.

### (CS)

Chip Select. A "low" on this input pin enables the communication between the 8255A and the CPU.

### (RD)

Read. A "low" on this input pin enables the 8255A to send the data or status information to the CPU on the data bus. In essence, it allows the CPU to "read from" the 8255A.

### (WR)

Write. A "low" on this input pin enables the CPU to write data or control words into the 8255A.

### (A<sub>0</sub> and A<sub>1</sub>)

Port Select 0 and Port Select 1. These input signals, in conjunction with the RD and WR inputs, control the selection of one of the three ports or the control word registers. They are normally connected to the least significant bits of the address bus (A<sub>0</sub> and A<sub>1</sub>).

## 8255A BASIC OPERATION

A <sub>1</sub>	A <sub>0</sub>	RD	WR	CS	INPUT OPERATION (READ)
0	0	0	1	0	PORT A ← DATA BUS
0	1	0	1	0	PORT B ← DATA BUS
1	0	0	1	0	PORT C ← DATA BUS
					OUTPUT OPERATION (WRITE)
0	0	1	0	0	DATA BUS → PORT A
0	1	1	0	0	DATA BUS → PORT B
1	0	1	0	0	DATA BUS → PORT C
1	1	1	0	0	DATA BUS → CONTROL
					DISABLE FUNCTION
X	X	X	X	1	DATA BUS → 3-STATE
1	1	0	1	0	ILLEGAL CONDITION
X	X	1	1	0	DATA BUS → 3-STATE




Figure 3. 8255A Block Diagram Showing Data Bus Buffer and Read/Write Control Logic Functions

**(RESET)**

**Reset.** A "high" on this input clears the control register and all ports (A, B, C) are set to the input mode.

**Group A and Group B Controls**

The functional configuration of each port is programmed by the systems software. In essence, the CPU "outputs" a control word to the 8255A. The control word contains information such as "mode", "bit set", "bit reset", etc., that initializes the functional configuration of the 8255A.

Each of the Control blocks (Group A and Group B) accepts "commands" from the Read/Write Control Logic, receives "control words" from the internal data bus and issues the proper commands to its associated ports.

- Control Group A — Port A and Port C upper (C7-C4)
- Control Group B — Port B and Port C lower (C3-C0)

The Control Word Register can Only be written into. No Read operation of the Control Word Register is allowed.

**Ports A, B, and C**

The 8255A contains three 8-bit ports (A, B, and C). All can be configured in a wide variety of functional characteristics by the system software but each has its own special features or "personality" to further enhance the power and flexibility of the 8255A.

**Port A.** One 8-bit data output latch/buffer and one 8-bit data input latch.

**Port B.** One 8-bit data input/output latch/buffer and one 8-bit data input buffer.

**Port C.** One 8-bit data output latch/buffer and one 8-bit data input buffer (no latch for input). This port can be divided into two 4-bit ports under the mode control. Each 4-bit port contains a 4-bit latch and it can be used for the control signal outputs and status signal inputs in conjunction with ports A and B.




Figure 4. 8255A Block Diagram Showing Group A and Group B Control Functions

## 8255A OPERATIONAL DESCRIPTION

### Mode Selection

There are three basic modes of operation that can be selected by the system software:

- Mode 0 – Basic Input/Output
- Mode 1 – Strobed Input/Output
- Mode 2 – Bi-Directional Bus

When the reset input goes "high" all ports will be set to the input mode (i.e., all 24 lines will be in the high impedance state). After the reset is removed the 8255A can remain in the input mode with no additional initialization required. During the execution of the system program any of the other modes may be selected using a single output instruction. This allows a single 8255A to service a variety of peripheral devices with a simple software maintenance routine.

The modes for Port A and Port B can be separately defined, while Port C is divided into two portions as required by the Port A and Port B definitions. All of the output registers, including the status flip-flops, will be reset whenever the mode is changed. Modes may be combined so that their functional definition can be "tailored" to almost any I/O structure. For instance; Group B can be programmed in Mode 0 to monitor simple switch closings or display computational results, Group A could be programmed in Mode 1 to monitor a keyboard or tape reader on an interrupt-driven basis.




Figure 5. Basic Mode Definitions and Bus Interface




Figure 6. Mode Definition Format

The mode definitions and possible mode combinations may seem confusing at first but after a cursory review of the complete device operation a simple, logical approach will surface. The design of the 8255A has taken into account things such as efficient PC board layout, control signal definition vs PC layout and complete functional flexibility to support almost any peripheral device with no external logic. Such design represents the maximum use of the available pins.

### Single Bit Set/Reset Feature

Any of the eight bits of Port C can be Set or Reset using a single OUTput instruction. This feature reduces software requirements in Control-based applications.




Figure 7. Bit Set/Reset Format

When Port C is being used as status/control for Port A or B, these bits can be set or reset by using the Bit Set/Reset operation just as if they were data output ports.

**Interrupt Control Functions**

When the 8255A is programmed to operate in mode 1 or mode 2, control signals are provided that can be used as interrupt request inputs to the CPU. The interrupt request signals, generated from port C, can be inhibited or enabled by setting or resetting the associated INTE flip-flop, using the bit set/reset function of port C.

This function allows the Programmer to disallow or allow a specific I/O device to interrupt the CPU without affecting any other device in the interrupt structure.

INTE flip-flop definition:

(BIT-SET) - INTE is SET - Interrupt enable

(BIT-RESET) - INTE is RESET - Interrupt disable


Note: All Mask flip-flops are automatically reset during mode selection and device Reset.

**Operating Modes**


**MODE 0 (Basic Input/Output).** This functional configuration provides simple input and output operations for each of the three ports. No "handshaking" is required, data is simply written to or read from a specified port.

Mode 0 Basic Functional Definitions:

- Two 8-bit ports and two 4-bit ports.
- Any port can be input or output.
- Outputs are latched.
- Inputs are not latched.
- 16 different Input/Output configurations are possible in this Mode.



**MODE 0 (Basic Input)**











**MODE 0 (Basic Output)**

MODE 0 Port Definition

A		B		GROUP A			GROUP B	
D <sub>4</sub>	D <sub>3</sub>	D <sub>1</sub>	D <sub>0</sub>	PORT A	PORT C (UPPER)	#	PORT B	PORT C (LOWER)
0	0	0	0	OUTPUT	OUTPUT	0	OUTPUT	OUTPUT
0	0	0	1	OUTPUT	OUTPUT	1	OUTPUT	INPUT
0	0	1	0	OUTPUT	OUTPUT	2	INPUT	OUTPUT
0	0	1	1	OUTPUT	OUTPUT	3	INPUT	INPUT
0	1	0	0	OUTPUT	INPUT	4	OUTPUT	OUTPUT
0	1	0	1	OUTPUT	INPUT	5	OUTPUT	INPUT
0	1	1	0	OUTPUT	INPUT	6	INPUT	OUTPUT
0	1	1	1	OUTPUT	INPUT	7	INPUT	INPUT
1	0	0	0	INPUT	OUTPUT	8	OUTPUT	OUTPUT
1	0	0	1	INPUT	OUTPUT	9	OUTPUT	INPUT
1	0	1	0	INPUT	OUTPUT	10	INPUT	OUTPUT
1	0	1	1	INPUT	OUTPUT	11	INPUT	INPUT
1	1	0	0	INPUT	INPUT	12	OUTPUT	OUTPUT
1	1	0	1	INPUT	INPUT	13	OUTPUT	INPUT
1	1	1	0	INPUT	INPUT	14	INPUT	OUTPUT
1	1	1	1	INPUT	INPUT	15	INPUT	INPUT


MODE 0 Configurations



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


CONTROL WORD #4

D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
1	0	0	0	1	0	0	0




CONTROL WORD #8

D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
1	0	0	1	0	0	0	0




CONTROL WORD #5

D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
1	0	0	0	1	0	0	1




CONTROL WORD #9

D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
1	0	0	1	0	0	0	1




CONTROL WORD #6

D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
1	0	0	0	1	0	1	0




CONTROL WORD #10

D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
1	0	0	1	0	0	1	0




CONTROL WORD #7

D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
1	0	0	0	1	0	1	1



CONTROL WORD #11


D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
1	0	0	1	0	0	1	1



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


CONTROL WORD #12

D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
1	0	0	1	1	0	0	0




CONTROL WORD #14

D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
1	0	0	1	1	0	1	0




CONTROL WORD #13

D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
1	0	0	1	1	0	0	1



CONTROL WORD #15

D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
1	0	0	1	1	0	1	1



Operating Modes

**MODE 1 (Strobed Input/Output).** This functional configuration provides a means for transferring I/O data to or from a specified port in conjunction with strobes or "handshaking" signals. In mode 1, port A and Port B use the lines on port C to generate or accept these "handshaking" signals.

Mode 1 Basic Functional Definitions:

- Two Groups (Group A and Group B)
- Each group contains one 8-bit data port and one 4-bit control/data port.
- The 8-bit data port can be either input or output. Both inputs and outputs are latched.
- The 4-bit port is used for control and status of the 8-bit data port.

**Input Control Signal Definition**

**STB (Strobe Input).** A "low" on this input loads data into the input latch.

**IBF (Input Buffer Full F/F)**

A "high" on this output indicates that the data has been loaded into the input latch; in essence, an acknowledgement. IBF is set by STB input being low and is reset by the rising edge of the RD input.

**INTR (Interrupt Request)**

A "high" on this output can be used to interrupt the CPU when an input device is requesting service. INTR is set by the STB is a "one", IBF is a "one" and INTE is a "one". It is reset by the falling edge of RD. This procedure allows an input device to request service from the CPU by simply strobing its data into the port.

INTE A  
Controlled by bit set/reset of PC<sub>4</sub>  
INTE B  
Controlled by bit set/reset of PC<sub>2</sub>




Figure 8. MODE 1 Input




Figure 9. MODE 1 (Strobed Input)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Output Control Signal Definition**

**$\overline{OBF}$  (Output Buffer Full F/F).** The  $\overline{OBF}$  output will go "low" to indicate that the CPU has written data out to the specified port. The  $\overline{OBF}$  F/F will be set by the rising edge of the WR input and reset by ACK input being low.

**ACK (Acknowledge Input).** A "low" on this input informs the 8255A that the data from port A or port B has been accepted. In essence, a response from the peripheral device indicating that it has received the data output by the CPU.

**INTR (Interrupt Request).** A "high" on this output can be used to interrupt the CPU when an output device has accepted data transmitted by the CPU. INTR is set when ACK is a "one",  $\overline{OBF}$  is a "one", and INTE is a "one". It is reset by the falling edge of WR.

**INTR (Interrupt Request).** A "high" on this output can be used to interrupt the CPU when an output device has accepted data transmitted by the CPU. INTR is set when ACK is a "one",  $\overline{OBF}$  is a "one", and INTE is a "one". It is reset by the falling edge of WR.

- INTE A**  
Controlled by bit set/reset of PC<sub>6</sub>.
- INTE B**  
Controlled by bit set/reset of PC<sub>2</sub>.




Figure 10. MODE 1 Output




Figure 11. Mode 1 (Strobed Output)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Combinations of MODE 1**

Port A and Port B can be individually defined as input or output in Mode 1 to support a wide variety of strobed I/O applications.




Figure 12. Combinations of MODE 1

**Operating Modes**

**MODE 2 (Strobed Bidirectional Bus I/O).** This functional configuration provides a means for communicating with a peripheral device or structure on a single 8-bit bus for both transmitting and receiving data (bidirectional bus I/O). "Handshaking" signals are provided to maintain proper bus flow discipline in a similar manner to MODE 1. Interrupt generation and enable/disable functions are also available.

MODE 2 Basic Functional Definitions:

- Used in Group A only.
- One 8-bit, bi-directional bus Port (Port A) and a 5-bit control Port (Port C).
- Both inputs and outputs are latched.
- The 5-bit control port (Port C) is used for control and status for the 8-bit, bi-directional bus port (Port A).

**Bidirectional Bus I/O Control Signal Definition**

**INTR (Interrupt Request).** A high on this output can be used to interrupt the CPU for both input or output operations.

**Output Operations**

**OBF (Output Buffer Full).** The  $\overline{\text{OBF}}$  output will go "low" to indicate that the CPU has written data out to port A

**ACK (Acknowledge).** A "low" on this input enables the tri-state output buffer of port A to send out the data. Otherwise, the output buffer will be in the high impedance state.

**INTE 1 (The INTE Flip-Flop Associated with OBF).** Controlled by bit set/reset of PC<sub>6</sub>.

**Input Operations**

**STB (Strobe Input).** A "low" on this input loads data into the input latch.

**IBF (Input Buffer Full F/F).** A "high" on this output indicates that data has been loaded into the input latch.

**INTE 2 (The INTE Flip-Flop Associated with IBF).** Controlled by bit set/reset of PC<sub>4</sub>.




Figure 13. MODE Control Word




Figure 14. MODE 2




Figure 15. MODE 2 (Bidirectional)

NOTE: Any sequence where  $\overline{WR}$  occurs before  $\overline{ACK}$  and  $\overline{STB}$  occurs before  $\overline{RD}$  is permissible.  
 $(INTR = IBF \cdot MASK \cdot \overline{STB} \cdot \overline{RD} + OBF \cdot MASK \cdot \overline{ACK} \cdot \overline{WR})$




Figure 16. MODE ¼ Combinations

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Mode Definition Summary

	MODE 0		MODE 1		MODE 2 GROUP A ONLY
	IN	OUT	IN	OUT	
PA <sub>0</sub>	IN	OUT	IN	OUT	↔
PA <sub>1</sub>	IN	OUT	IN	OUT	↔
PA <sub>2</sub>	IN	OUT	IN	OUT	↔
PA <sub>3</sub>	IN	OUT	IN	OUT	↔
PA <sub>4</sub>	IN	OUT	IN	OUT	↔
PA <sub>5</sub>	IN	OUT	IN	OUT	↔
PA <sub>6</sub>	IN	OUT	IN	OUT	↔
PA <sub>7</sub>	IN	OUT	IN	OUT	↔
PB <sub>0</sub>	IN	OUT	IN	OUT	—
PB <sub>1</sub>	IN	OUT	IN	OUT	—
PB <sub>2</sub>	IN	OUT	IN	OUT	—
PB <sub>3</sub>	IN	OUT	IN	OUT	—
PB <sub>4</sub>	IN	OUT	IN	OUT	—
PB <sub>5</sub>	IN	OUT	IN	OUT	—
PB <sub>6</sub>	IN	OUT	IN	OUT	—
PB <sub>7</sub>	IN	OUT	IN	OUT	—
PC <sub>0</sub>	IN	OUT	INTR <sub>B</sub>	INTR <sub>B</sub>	I/O
PC <sub>1</sub>	IN	OUT	IBF <sub>B</sub>	ÖBF <sub>B</sub>	I/O
PC <sub>2</sub>	IN	OUT	STB <sub>B</sub>	ACK <sub>B</sub>	I/O
PC <sub>3</sub>	IN	OUT	INTR <sub>A</sub>	INTR <sub>A</sub>	INTR <sub>A</sub>
PC <sub>4</sub>	IN	OUT	STB <sub>A</sub>	I/O	STB <sub>A</sub>
PC <sub>5</sub>	IN	OUT	IBF <sub>A</sub>	I/O	IBF <sub>A</sub>
PC <sub>6</sub>	IN	OUT	I/O	ACK <sub>A</sub>	ACK <sub>A</sub>
PC <sub>7</sub>	IN	OUT	I/O	ÖBF <sub>A</sub>	ÖBF <sub>A</sub>

 MODE 0  
OR MODE 1  
ONLY

## Special Mode Combination Considerations

There are several combinations of modes when not all of the bits in Port C are used for control or status. The remaining bits can be used as follows:

If Programmed as Inputs —

All input lines can be accessed during a normal Port C read.

If Programmed as Outputs —

Bits in C upper (PC<sub>7</sub>-PC<sub>4</sub>) must be individually accessed using the bit set/reset function.

Bits in C lower (PC<sub>3</sub>-PC<sub>0</sub>) can be accessed using the bit set/reset function or accessed as a threesome by writing into Port C.

## Source Current Capability on Port B and Port C

Any set of eight output buffers, selected randomly from Ports B and C can source 1mA at 1.5 volts. This feature allows the 8255 to directly drive Darlington type drivers and high-voltage displays that require such source current.

## Reading Port C Status

In Mode 0, Port C transfers data to or from the peripheral device. When the 8255 is programmed to function in Modes 1 or 2, Port C generates or accepts "hand-shaking" signals with the peripheral device. Reading the contents of Port C

allows the programmer to test or verify the "status" of each peripheral device and change the program flow accordingly.

There is no special instruction to read the status information from Port C. A normal read operation of Port C is executed to perform this function.




Figure 17. MODE 1 Status Word Format




Figure 18. MODE 2 Status Word Format

APPLICATIONS OF THE 8255A

The 8255A is a very powerful tool for interfacing peripheral equipment to the microcomputer system. It represents the optimum use of available pins and is flexible enough to interface almost any I/O device without the need for additional external logic.

Each peripheral device in a microcomputer system usually has a "service routine" associated with it. The routine manages the software interface between the device and the CPU. The functional definition of the 8255A is programmed by the I/O service routine and becomes an extension of the system software. By examining the I/O devices interface characteristics for both data transfer and timing, and matching this information to the examples and tables in the detailed operational description, a control word can easily be developed to initialize the 8255A to exactly "fit" the application. Figures 19 through 25 present a few examples of typical applications of the 8255A.




Figure 19. Printer Interface




Figure 20. Keyboard and Display Interface




Figure 21. Keyboard and Terminal Address Interface




Figure 22. Digital to Analog, Analog to Digital




Figure 23. Basic Floppy Disk Interface




Figure 24. Basic CRT Controller Interface




Figure 25. Machine Tool Controller Interface

**ABSOLUTE MAXIMUM RATINGS\***

Ambient Temperature Under Bias. . . . . 0°C to 70°C  
 Storage Temperature . . . . . -65°C to +150°C  
 Voltage on Any Pin  
 With Respect to Ground. . . . . -0.5V to +7V  
 Power Dissipation . . . . . 1 Watt

*\*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.*

**D.C. CHARACTERISTICS** ( $T_A = 0^\circ\text{C}$  to  $70^\circ\text{C}$ ,  $V_{CC} = +5\text{V} \pm 10\%$ ,  $\text{GND} = 0\text{V}$ ) \*

Symbol	Parameter	Min.	Max.	Unit	Test Conditions
$V_{IL}$	Input Low Voltage	-0.5	0.8	V	
$V_{IH}$	Input High Voltage	2.0	$V_{CC}$	V	
$V_{OL}(\text{DB})$	Output Low Voltage (Data Bus)		0.45*	V	$I_{OL} = 2.5\text{mA}$
$V_{OL}(\text{PER})$	Output Low Voltage (Peripheral Port)		0.45*	V	$I_{OL} = 1.7\text{mA}$
$V_{OH}(\text{DB})$	Output High Voltage (Data Bus)	2.4		V	$I_{OH} = -400\mu\text{A}$
$V_{OH}(\text{PER})$	Output High Voltage (Peripheral Port)	2.4		V	$I_{OH} = -200\mu\text{A}$
$I_{DAR}^{(1)}$	Darlington Drive Current	-1.0	-4.0	mA	$R_{EXT} = 750\Omega$ ; $V_{EXT} = 1.5\text{V}$
$I_{CC}$	Power Supply Current		120	mA	
$I_{IL}$	Input Load Current		$\pm 10$	$\mu\text{A}$	$V_{IN} = V_{CC}$ to 0V
$I_{OFL}$	Output Float Leakage		$\pm 10$	$\mu\text{A}$	$V_{OUT} = V_{CC}$ to .45V

**NOTE:**

1. Available on any 8 pins from Port B and C.

**CAPACITANCE** ( $T_A = 25^\circ\text{C}$ ,  $V_{CC} = \text{GND} = 0\text{V}$ )

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Conditions
$C_{IN}$	Input Capacitance			10	pF	$f_c = 1\text{MHz}$
$C_{I/O}$	I/O Capacitance			20	pF	Unmeasured pins returned to GND

**A.C. CHARACTERISTICS** ( $T_A = 0^\circ\text{C}$  to  $70^\circ\text{C}$ ,  $V_{CC} = +5\text{V} \pm 10\%$ ,  $\text{GND} = 0\text{V}$ ) \*

**Bus Parameters**
**READ**

Symbol	Parameter	8255A		8255A-5		Unit
		Min.	Max.	Min.	Max.	
$t_{AR}$	Address Stable Before READ	0		0		ns
$t_{RA}$	Address Stable After READ	0		0		ns
$t_{RR}$	READ Pulse Width	300		300		ns
$t_{RD}$	Data Valid From READ <sup>(1)</sup>		250		200	ns
$t_{DF}$	Data Float After READ	10	150	10	100	ns
$t_{RV}$	Time Between READs and/or WRITEs	850		850		ns

**A.C. CHARACTERISTICS (Continued)**

**WRITE**

Symbol	Parameter	8255A		8255A-5		Unit
		Min.	Max.	Min.	Max.	
t <sub>AW</sub>	Address Stable Before WRITE	0		0		ns
t <sub>WA</sub>	Address Stable After WRITE	20		20		ns
t <sub>WW</sub>	WRITE Pulse Width	400		300		ns
t <sub>DW</sub>	Data Valid to WRITE (T.E.)	100		100		ns
t <sub>WD</sub>	Data Valid After WRITE	30		30		ns

**OTHER TIMINGS**


Symbol	Parameter	8255A		8255A-5		Unit
		Min.	Max.	Min.	Max.	
t <sub>WB</sub>	WR = 1 to Output <sup>1</sup>		350		350	ns
t <sub>IR</sub>	Peripheral Data Before RD	0		0		ns
t <sub>HR</sub>	Peripheral Data After RD	0		0		ns
t <sub>AK</sub>	ACK Pulse Width	300		300		ns
t <sub>ST</sub>	STB Pulse Width	500		500		ns
t <sub>PS</sub>	Per. Data Before T.E. of STB	0		0		ns
t <sub>PH</sub>	Per. Data After T.E. of STB	180		180		ns
t <sub>AD</sub>	ACK = 0 to Output <sup>1</sup>		300		300	ns
t <sub>KD</sub>	ACK = 1 to Output Float	20	250	20	250	ns
t <sub>WOB</sub>	WR = 1 to OBF = 0 <sup>1</sup>		650		650	ns
t <sub>AOB</sub>	ACK = 0 to OBF = 1 <sup>1</sup>		350		350	ns
t <sub>SIB</sub>	STB = 0 to IBF = 1 <sup>1</sup>		300		300	ns
t <sub>RIB</sub>	RD = 1 to IBF = 0 <sup>1</sup>		300		300	ns
t <sub>RIT</sub>	RD = 0 to INTR = 0 <sup>1</sup>		400		400	ns
t <sub>SIT</sub>	STB = 1 to INTR = 1 <sup>1</sup>		300		300	ns
t <sub>AIT</sub>	ACK = 1 to INTR = 1 <sup>1</sup>		350		350	ns
t <sub>WIT</sub>	WR = 0 to INTR = 0 <sup>1,3</sup>		450		450	ns

**NOTES:**


1. Test Conditions: C<sub>L</sub> = 150 pF.
2. Period of Reset pulse must be at least 50µs during or after power on. Subsequent Reset pulse can be 500 ns min.
3. INTR<sup>†</sup> may occur as early as WR<sup>‡</sup>.

\* For Extended Temperature EXPRESS, use M8255A electrical parameters.



**A.C. TESTING INPUT, OUTPUT WAVEFORM**





**A.C. TESTING LOAD CIRCUIT**






WAVEFORMS



WAVEFORMS (Continued)



WAVEFORMS (Continued)



# 5404/7404 Hex Inverter

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package	
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF
T.I.	SN54S04	J	W		SN54H04	J	W		SN54LS04	J	W		SN5404	J	W		SN54L04	J	W	
	SN74S04	J	W		SN74H04	J	W		SN74LS04	J	W		SN7404	J	W		SN74L04	J	W	
FAIRCHILD	FM54S04/FM9S04	D			FM54H04/FM9H04	D			FM54LS04/FM9LS04	D			FM5404/FM904	D						
	FC74S04/FC9S04	D			FC74H04/FC9H04	D			FC74LS04/FC9LS04	D			FM7404/FC904	D						
MOTOROLA					MC3108	L							MC5404	L						
					MC3008	L			SN74LS04	P			MC7404	L						
N. S. C.					DM54H04	J			DM54LS04	J			DM5404	J			DM54L04	J		
	DM74S04				DM74H04	J			DM74LS04	J			DM7404	J			DM74L04	J		
PHILIPS																				
	N74S04				N74H04				N74LS04				FJH241/7404							
SIGNETICS	SS4S04	F			SS4H04	F							SS404	F						
	N74S04	F			N74H04	F			N74LS04	A			N7404	F						
SIEMENS													FLH211							
FUJITSU									74LS04	M			MB418							
HITACHI	HD74S04								HD74LS04	P			HD7404/HD2522							
MITSUBISHI	M55004								M74LS04	P			M53204							
NEC	74S04								74LS04	C			μPB235							
TOSHIBA													TD3404A							

## Electrical Characteristics SN54LS04/SN74LS04

absolute maximum ratings over operating free-air temperature range

Supply voltage, V <sub>CC</sub>	1V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	7V	temperature range	SN74LS	0°C to 70°C
		Storage temperature range		-65°C to 150°C


recommended operating conditions

	SN54LS04			SN74LS04			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V <sub>CC</sub>	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I <sub>OH</sub>			-400			-400	mA
Low-level output current, I <sub>OL</sub>			4			8	mA
Operating free-air temperature, T <sub>A</sub>	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT	
V <sub>IH</sub>	High-level input voltage		2		V	
V <sub>IL</sub>	Low-level input voltage			0.8	V	
V <sub>I</sub>	Input clamp voltage	V <sub>CC</sub> = MIN, I <sub>I</sub> = -18 mA		-1.5	V	
V <sub>OH</sub>	High-level output voltage	V <sub>CC</sub> = MIN, V <sub>IL</sub> = V <sub>IH</sub> max, I <sub>OH</sub> = MAX	2.7	3.4	V	
V <sub>OL</sub>	Low-level output voltage	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2V, I <sub>OL</sub> = 4 mA		0.4	V	
I <sub>I</sub>	Input current at maximum input voltage	V <sub>CC</sub> = MAX, V <sub>I</sub> = 7V		0.1	mA	
I <sub>IH</sub>	High-level input current	V <sub>CC</sub> = MAX, V <sub>IH</sub> = 2.7V		20	μA	
I <sub>IL</sub>	Low-level input current	V <sub>CC</sub> = MAX, V <sub>IL</sub> = 0.4V		-0.4	mA	
I <sub>OS</sub>	Short-circuit output current	V <sub>CC</sub> = MAX	SN54LS Family	-20	-100	mA
			74LS Family	-20	-100	mA
I <sub>CC</sub> H	Supply current	V <sub>CC</sub> = MAX	Total, outputs high	1.2	2.4	mA
I <sub>CC</sub> L	Supply current	V <sub>CC</sub> = MAX	Total, outputs low	3.6	6.6	mA
I <sub>CC</sub>	Supply current	V <sub>CC</sub> = 5V	Average per gate (50% duty cycle)	0.4		mA
t <sub>PLH</sub>	Propagation delay time, low-to-high-level output	V <sub>CC</sub> = 5V, T <sub>A</sub> = 25°C, C <sub>L</sub> = 15 pF, R <sub>L</sub> = 2 kΩ		9	15	ns
t <sub>PLL</sub>	Propagation delay time, high-to-low-level output			10	15	ns

## Pin Assignments (Top View)



positive logic:  
Y =  $\bar{A}$


## Schematics (each gate)




CIRCUIT	R1	R2	R3	R4
'04	4k	1.5k	130	1k
'L04	40k	20k	500	12k

Input clamp diodes not on SN54LS/SN74LS circuits.


'04', 'L04' CIRCUITS



'S04' CIRCUIT



'H04' CIRCUIT



'LS04' CIRCUIT

Resistor values shown are nominal and in ohms

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.  
‡ All typical values are at V<sub>CC</sub> = 5V, T<sub>A</sub> = 25°C.  
\* Not more than one output should be shorted at a time, and for SN54H/SN74H and SN54S/SN74S, duration of short-circuit should not exceed 1 second.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# 5405/7405 Hex Inverter with Open-Collector Output

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL							
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package					
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF				
T.I.	SN54S05	J	Q	W	2	SN54H05	J	Q	W	2	SN54LS05	J	Q	W	2	SN5405	J	Q	W	2				
	SN74S05	J	Q	N	Q	SN74H05	J	Q	N	Q	SN74LS05	J	Q	N	Q	SN7405	J	Q	N	Q				
FAIRCHILD	FM54S05	D	D	F	Q	FMS4H05/FM9H05	D	D	F	Q	FMS4LS05/FM9LS05	D	D	F	Q	FM5405/FM9N05	D	D	F	Q				
	FC74S05/FC9S05	D	D	P	Q	FC74H05/FC9H05	D	D	P	Q	FC74LS05/FC9LS05	D	D	P	Q	FC7405/FC9N05	D	D	P	Q				
MOTOROLA						MC3109	L	O	F	Q					MC5405	L	O							
						MC3009	L	O	P	Q	SN74LS05	P	O			MC7405	L	O	P	Q				
N.S.C.						DM54H05	J	Q	N	Q	DM54LS05				DM5405	J	Q	N	Q	DM54L05				
	DM74S05			N	Q	DM74H05	J	Q	N	Q	DM74LS05				DM7405	J	Q	N	Q	DM74L05				
PHILIPS	N74S05			I		N74H05					N74LS05			I		FJH251/7405				I				
	SS4S05	F	O	A	Q	S54H05	F	O	A	Q				W	2	S5405	F	O	A	Q	W	2		
SIGNETICS	N74S05	F	O	A	Q	N74H05	F	O	A	Q	N74LS05			A	Q	N7405	F	O	A	Q				
SIEMENS														FLH271				I						
FUJITSU											74LS05		M	D										
HITACHI	HD74S05			I	P	Q					HD74LS05			P	Q	HD7405/HD2523			I	P	Q			
MITSUBISHI	M5S005			P	Q					M74LS05			P	Q	M53205			P	Q					
NEC										74LS05			C	Q	$\mu$ PB236			D	Q					
TOSHIBA														TD3405A			P	Q						

## Electrical Characteristics SN54LS05/SN74LS05

absolute maximum ratings over operating free-air temperature range

Supply voltage, V <sub>CC</sub>	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	7V	Storage temperature range	SN74LS	0°C to 70°C
				-65°C to 150°C


recommended operating conditions

	SN54LS05			SN74LS05			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V <sub>CC</sub>	4.5	5	5.5	4.75	5	5.25	V
High-level output voltage, V <sub>OH</sub>			5.5			5.5	V
Low-level output current, I <sub>OL</sub>			4	0		70	mA
Operating free-air temperature, T <sub>A</sub>	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT
V <sub>IH</sub>	High-level input voltage		2		V
V <sub>IL</sub>	Low-level input voltage			0.8	V
V <sub>I</sub>	Input clamp voltage	V <sub>CC</sub> =MIN, I <sub>I</sub> =-18mA		-1.5	V
I <sub>OH</sub>	High-level output current	V <sub>CC</sub> =MIN, V <sub>IL</sub> =V <sub>IL</sub> max, V <sub>OH</sub> =5.5V		100	$\mu$ A
V <sub>OL</sub>	Low-level output voltage	V <sub>CC</sub> =MIN, V <sub>IH</sub> =2V, I <sub>OL</sub> =4mA	0.25	0.4	V
I <sub>I</sub>	Input current at maximum input voltage	V <sub>CC</sub> =MAX, V <sub>I</sub> =7V		0.1	mA
I <sub>IH</sub>	High-level input current	V <sub>CC</sub> =MAX, V <sub>IH</sub> =2.4V		20	$\mu$ A
I <sub>IL</sub>	Low-level input current	V <sub>CC</sub> =MAX, V <sub>IL</sub> =0.4V		-0.4	mA
I <sub>QCH</sub>	Supply current	V <sub>CC</sub> =MAX, Total, outputs high	1.2	2.4	mA
I <sub>QCL</sub>	Supply current	V <sub>CC</sub> =MAX, Total, outputs low	3.6	6.6	mA
I <sub>CC</sub>	Supply current	V <sub>CC</sub> =5V, Average per gate (50% duty cycle)		0.4	mA
t <sub>PLH</sub>	Propagation delay time low-to-high-level output	V <sub>CC</sub> =5V, C <sub>L</sub> =15pF, T <sub>A</sub> =25°C, R <sub>L</sub> =2 $\Omega$	17	32	ns
t <sub>PHL</sub>	Propagation delay time high-to-low-level output		15	28	ns

## Pin Assignments (Top View)




positive logic:  
Y =  $\bar{A}$

## Schematics (each gate)




CIRCUITS	R1	R2	R3
'05	4k	1.6k	1k
'H05	2.8k	750	470

'05, 'H05 CIRCUITS



'S05 CIRCUIT



'LS05 CIRCUIT

Resistor values shown are nominal and in ohms.

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.  
‡ All typical values are at V<sub>CC</sub>=5V, T<sub>A</sub>=25°C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# 5413/7413 Dual 4-Input Positive-NAND Schmitt-Trigger

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package		
		C	P	M/CF		C	P	M/CF		C	P	M/CF		C	P	M/CF		C	P	M/CF
T.I.																				
FAIRCHILD																				
MOTOROLA																				
N.S.C.																				
PHILIPS																				
SIGNETICS																				
SIEMENS																				
FUJITSU																				
HITACHI																				
MITSUBISHI																				
NEC																				
TOSHIBA																				

## Electrical Characteristics SN54LS13/SN74LS13

absolute maximum ratings over operating free-air temperature range

Supply voltage, V <sub>CC</sub>	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	7V		SN74LS	0°C to 70°C
		Storage temperature range		-65°C to 150°C


recommended operating conditions

	SN54LS13			SN74LS13			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V <sub>CC</sub>	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I <sub>OH</sub>	-	-	-400	-	-	-400	μA
Low-level output current, I <sub>OL</sub>	-	-	4	-	-	8	mA
Operating free-air temperature, T <sub>A</sub>	-55	-	125	0	-	70	°C



electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT	
V <sub>T+</sub> Positive-going threshold voltage	V <sub>CC</sub> = 5V	1.4	1.6	1.9	V	
V <sub>T-</sub> Negative-going threshold voltage	V <sub>CC</sub> = 5V	0.5	0.8	1	V	
Hysteresis (V <sub>T+</sub> - V <sub>T-</sub> )	V <sub>CC</sub> = 5V	0.4	0.8	-	V	
V <sub>I</sub> Input clamp voltage	V <sub>CC</sub> = MIN, I <sub>I</sub> = -18 mA	-	-	-1.5	V	
V <sub>OH</sub> High-level output voltage	V <sub>CC</sub> = MIN, V <sub>I</sub> = V <sub>T-</sub> min, I <sub>OH</sub> = MAX	2.7	3.4	-	V	
V <sub>OL</sub> Low-level output voltage	V <sub>CC</sub> = MIN, V <sub>I</sub> = V <sub>T+</sub> max, I <sub>OL</sub> = 4 mA	0.25	0.4	-	V	
I <sub>T+</sub> Input current at positive-going threshold	V <sub>CC</sub> = 5V, V <sub>I</sub> = V <sub>T+</sub>	-	-0.14	-	mA	
I <sub>T-</sub> Input current at negative-going threshold	V <sub>CC</sub> = 5V, V <sub>I</sub> = V <sub>T-</sub>	-	-0.18	-	mA	
I <sub>I</sub> Input current at maximum input voltage	V <sub>CC</sub> = MAX, V <sub>I</sub> = 7V	-	-	0.1	mA	
I <sub>IH</sub> High-level input current	V <sub>CC</sub> = MAX, V <sub>I</sub> = 2.7 V	-	20	-	μA	
I <sub>IL</sub> Low-level input current	V <sub>CC</sub> = MAX, V <sub>I</sub> = 0.4 V	-	-0.4	-	mA	
I <sub>OS</sub> Short-circuit output current †	V <sub>CC</sub> = MAX	-20	-	-100	mA	
I <sub>COH</sub> Supply current	V <sub>CC</sub> = MAX	Total, outputs high		2.9	6	mA
I <sub>COL</sub> Supply current		Total, outputs low		4.1	7	mA
I <sub>CC</sub> Supply current	V <sub>CC</sub> = 5V	Average per gate (50% duty cycle)		1.75	mA	
t <sub>PLH</sub> Propagation delay time, low-to-high-level output	V <sub>CC</sub> = 5V, T <sub>A</sub> = 25°C, C <sub>L</sub> = 15 pF, P <sub>L</sub> = 2 kΩ	15	22	-	ns	
t <sub>PHL</sub> Propagation delay time, high-to-low-level output		18	27	-	ns	

## Pin Assignment (Top View)



## Schematics (each gate)



Resistor values shown are nominal and in ohms.

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

‡ All typical values at V<sub>CC</sub> = 5V, T<sub>A</sub> = 25°C.

• Not more than one output should be shorted at a time.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 5432/7432 Quadruple 2-Input Positive-OR Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package		
		C	P	M		CF	C	P		M	CF	C		P	M	CF		C	P	M
T.I.	SN54S32	J	Q	WD					SN54LS32	J	Q	WD	SN5432	J	Q	WD				
	SN74S32	J	Q	ND					SN74LS32	J	Q	ND	SN7432	J	Q	ND				
FAIRCHILD	FMS432/FM532	Q	Q	FQ				FMS4LS32/FM9LS32	Q	Q	FQ	FM5432/FM9N32	Q	Q	FQ			FQ		
	FC74S32/FC9S32	Q	Q	FQ				FC74LS32/FC9LS32	Q	Q	FQ	FC7432/FC9N32	Q	Q	FQ					
MOTOROLA																				
N.S.C.									SN74LS32	P	Q									
									DM74LS32	Q	Q		DM5432	J	Q	ND	WD	DM54LS32		
									DM54LS32	Q	Q		DM74232	J	Q	ND		DM74LS32		
PHILIPS	N74S32	Q							N74LS32	Q			N7432	Q						
SIGNETICS													55432	F	Q	AQ	WD			
													W432	F	Q	AQ				
SIEMENS													FLH631	Q						
FUJITSU																				
HITACHI									74LS32	A	Q									
HITACHI									HD74LS32	P	Q		HD7432	Q	P	Q				
MITSUBISHI																				
									M53LS32	P	Q									
NEC																				
									74LS32	Q	Q									
TOSHIBA																				

### Electrical Characteristics SN54LS32/SN74LS32


absolute maximum ratings over operating free-air temperature range

Supply voltage, V <sub>CC</sub>	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C					
Input voltage	7V	SN74LS	0°C to 70°C						
		Storage temperature range		-65°C to 150°C					
recommended operating conditions									
			1000	1000					
			MIN	NOM	MAX	MIN	NOM	MAX	UNIT
Supply voltage, V <sub>CC</sub>	4.5	5	5.5	4.75	5	5.25			V
High-level output current, I <sub>OH</sub>									-400 μA
Low-level output current, I <sub>OL</sub>									8 mA
Operating free-air temperature, T <sub>A</sub>	-55		125	0					70 °C

### electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT
V <sub>IH</sub>	High-level input voltage		2		V
V <sub>IL</sub>	Low-level input voltage			0.8	V
V <sub>I</sub>	Input clamp voltage	V <sub>CC</sub> = MIN, I <sub>I</sub> = -18 mA		-1.5	V
V <sub>OH</sub>	High-level output voltage	V <sub>CC</sub> = MIN, I <sub>OH</sub> = MAX, V <sub>IH</sub> = 2V	2.7	3.4	V
V <sub>OL</sub>	Low-level output voltage	V <sub>CC</sub> = MIN, I <sub>OL</sub> = 4 mA, V <sub>IL</sub> = V <sub>IL</sub> max	0.25	0.4	V
I <sub>I</sub>	Input current at maximum input voltage	V <sub>CC</sub> = MAX, V <sub>IH</sub> = V <sub>IH</sub>		0.1	mA
I <sub>IH</sub>	High-level input current	V <sub>CC</sub> = MAX, V <sub>IH</sub> = V <sub>IH</sub>		20	μA
I <sub>IL</sub>	Low-level input current	V <sub>CC</sub> = MAX, V <sub>IL</sub> = 0.4V		-0.4	mA
I <sub>OS</sub>	Short-circuit output current	V <sub>CC</sub> = MAX, V <sub>O</sub> = 0	-20	-100	mA
I <sub>OCH</sub>	Supply current	V <sub>CC</sub> = MAX, I <sub>O</sub> = 0, I <sub>I</sub> = 0	3.1	6.2	mA
I <sub>OCL</sub>	Supply current	V <sub>CC</sub> = MAX, I <sub>O</sub> = 0, I <sub>I</sub> = 0, one output low	4.9	9.8	mA
I <sub>CC</sub>	Supply current	V <sub>CC</sub> = 5V, Average pergate (50% duty cycle)	1.0		mA
t <sub>PLH</sub>	Propagation delay time, low-to-high-level output	V <sub>CC</sub> = 5V, T <sub>A</sub> = 25°C, C <sub>L</sub> = 15pF, R <sub>L</sub> = 2k	14	22	ns
t <sub>PHL</sub>	Propagation delay time, high-to-low-level output	V <sub>CC</sub> = 5V, T <sub>A</sub> = 25°C, C <sub>L</sub> = 15pF, R <sub>L</sub> = 2k	14	22	ns

### Pin Assignment (Top View)




positive logic:  
Y = A + B


### Schematics (each gate)



5432 CIRCUIT



7432 CIRCUIT



LS32 CIRCUIT

Resistor values shown are nominal and in ohms

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

‡ All typical values are at V<sub>CC</sub> = 5V, T<sub>A</sub> = 25°C.

• Not more than one output should be shorted at a time.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5447A/7447A BCD-to-Seven Segment Decoder/Driver (15V Output)

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL											
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package									
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF								
T.I.									SN54LS47	J	Q		W	SN5447A	J	Q		W	SN54LS47	J	Q		W	SN74LS47	J	Q		W
FAIRCHILD									SN74LS47	J	Q		W	SN7447A	J	Q		W										
MOTOROLA													FMS447/FM9357B	D	Q		F											
N.S.C.									DM54LS47	J	Q		W	DM5447A	J	Q		W										
PHILIPS									DM74LS47	J	Q		W	DM7447A	J	Q		W										
SIGNETICS													N7447	J	Q		W											
SIEMENS													N7447	J	Q		W											
FUJITSU									74LS47	M	P																	
HITACHI									HD74LS47	P	P			HD7447A/HD2532	P	P												
MTSUBISHI									M74LS47	P	P			M53247	P	P												
NEC													μPB2047	D	Q													
TOSHIBA													TD3447A	F	P													

Electrical Characteristics SN54LS47A/SN74LS47A

absolute maximum ratings over operating free-air temperature range

Supply voltage, V <sub>CC</sub>	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	7V		SN74LS	0°C to 70°C
Current forced into any output in the off state	1 mA	Storage temperature range		-65°C to 150°C


recommended operating conditions

	SN54LS47A			SN74LS47A			UNIT		
	MIN	NOM	MAX	MIN	NOM	MAX			
Supply voltage, V <sub>CC</sub>	4.5	5	5.5	4.75	5	5.25	V		
Off-state output voltage, V <sub>O</sub> (off)	a thru g		15			15	V		
On-state output current, I <sub>O</sub> (on)	a thru g		12			24	mA		
High-level output current, I <sub>OH</sub>	BI/RBO		-50			-50	μA		
Low-level output current, I <sub>OL</sub>	BI/RBO		1.6			3.2	mA		
Operating free-air temperature, T <sub>A</sub>			-55			125	0	70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS†	MIN	TY‡	MAX	UNIT	
V <sub>IH</sub>	High-level input voltage		2		V	
V <sub>IL</sub>	Low-level input voltage			0.8	V	
V <sub>I</sub>	Input clamp voltage, any input except BI/RBO	V <sub>CC</sub> = MIN, I <sub>I</sub> = -18 mA		-1.5	V	
V <sub>OH</sub>	High-level output voltage	BI/RBO	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2 V, V <sub>IL</sub> = 0.8 V, I <sub>OH</sub> = -50 μA	2.4	4.2	V
V <sub>OL</sub>	Low-level output voltage	BI/RBO	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2 V, V <sub>IL</sub> = 0.8 V, I <sub>OL</sub> = 1.6 mA	0.25	0.4	V
I <sub>O</sub> (off)	Off-state output current	a thru g	V <sub>CC</sub> = MAX, V <sub>IH</sub> = 2 V, V <sub>IL</sub> = 0.8 V, V <sub>O</sub> (off) = MAX		250	μA
V <sub>O</sub> (on)	On-state output voltage	a thru g	V <sub>CC</sub> = MAX, V <sub>IH</sub> = 2 V, V <sub>IL</sub> = 0.8 V, I <sub>O</sub> (on) = 12 mA	0.25	0.4	V
I <sub>I</sub>	Input current at maximum input voltage	Any input except BI/RBO	V <sub>CC</sub> = MAX, V <sub>I</sub> = 7V		0.1	mA
I <sub>IH</sub>	High-level input current	Any input except BI/RBO	V <sub>CC</sub> = MAX, V <sub>I</sub> = 2.7V		20	μA
I <sub>IL</sub>	Low-level input current	Any input except BI/RBO	V <sub>CC</sub> = MAX, V <sub>I</sub> = 0.4V		-0.4	mA
I <sub>OS</sub>	Short-circuit output current	BI/RBO	V <sub>CC</sub> = MAX	-0.3	-2	mA
I <sub>CC</sub>	Supply current	V <sub>CC</sub> = MAX	SN54LS	7	13	mA
			SN74LS	7	13	
t <sub>off</sub>	Turn-off time from A input	V <sub>CC</sub> = 5 V, T <sub>A</sub> = 25°C			100	ns
t <sub>on</sub>	Turn-on time from A input				100	
t <sub>off</sub>	Turn-off time from RBI input	C <sub>L</sub> = 15 pF, R <sub>L</sub> = 665 Ω			100	ns
t <sub>on</sub>	Turn-on time from RBI input				100	

Pin Assignment (Top View)



- NOTES: 1. The blanking input (BI) must be open or held at a high logic level when output functions 0 through 15 are desired. The ripple-blanking input (RBI) must be open or high if blanking of a decimal zero is not desired.
2. When a low logic level is applied directly to the blanking input (BI), all segment outputs are off regardless of the level of any other input.
3. When ripple-blanking input (RBI) and inputs A, B, C, and D are at a low level with the lamp test input high, all segment outputs go off and the ripple-blanking output (RBO) goes to a low level (response condition).
4. When the blanking input/ripple-blanking output (BI/RBO) is open or held high and a low is applied to the lamp-test input, all segment outputs are on.
5. BI/RBO is wire-AND logic serving as blanking input (BI) and/or ripple-blanking output (RBO).

CONTINUED ON NEXT PAGE

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable type.

‡ All typical values are at V<sub>CC</sub> = 5V, T<sub>A</sub> = 25°C.

§ I<sub>CC</sub> is measured with all outputs open and all inputs at 4.5V.

¶ t<sub>off</sub> corresponds to t<sub>PLH</sub> and t<sub>on</sub> corresponds to t<sub>PHL</sub>.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


5447A/7447A (CONTINUED)

Function Table

DECIMAL OR FUNCTION	INPUTS						BI/RBO #	OUTPUTS							NOTE	
	LT	RBI	D	C	B	A		a	b	c	d	e	f	g		
0	H	H	L	L	L	L	H	ON	ON	ON	ON	ON	ON	OFF	OFF	1
1	H	X	L	L	L	H	H	OFF	ON	ON	OFF	OFF	OFF	OFF	OFF	1
2	H	X	L	L	H	L	H	ON	ON	OFF	ON	ON	OFF	ON	ON	
3	H	X	L	L	H	H	H	ON	ON	ON	ON	OFF	OFF	ON	ON	
4	H	X	L	H	L	L	H	OFF	ON	ON	OFF	OFF	ON	ON	ON	
5	H	X	L	H	L	H	H	ON	OFF	ON	ON	OFF	ON	ON	ON	
6	H	X	L	H	H	L	H	OFF	OFF	ON	ON	ON	ON	ON	ON	
7	H	X	L	H	H	H	H	ON	ON	ON	OFF	OFF	OFF	OFF	OFF	
8	H	X	H	L	L	L	H	ON	ON	ON	ON	ON	ON	ON	ON	
9	H	X	H	L	L	H	H	ON	ON	ON	OFF	OFF	ON	ON	ON	
10	H	X	H	L	H	L	H	OFF	OFF	OFF	ON	ON	OFF	ON	ON	
11	H	X	H	L	H	H	H	OFF	OFF	ON	ON	ON	OFF	ON	ON	
12	H	X	H	H	L	L	H	OFF	ON	OFF	OFF	OFF	ON	ON	ON	
13	H	X	H	H	L	H	H	ON	OFF	OFF	ON	OFF	ON	ON	ON	
14	H	X	H	H	H	L	H	OFF	OFF	OFF	ON	ON	ON	ON	ON	
15	H	X	H	H	H	H	H	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF	
BI	X	X	X	X	X	X	L	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF	2
RBI	H	L	L	L	L	L	L	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF	3
LT	L	X	X	X	X	X	H	ON	ON	ON	ON	ON	ON	ON	ON	4

H=high level, L=low level, X=irrelevant

Schematic



'47A, 'LSA47, 'LA7 BCD- TO-SEVEN-SEGMENT DECOER/DRIVER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Function Table

'48, 'LS48 (see NOTES)

DECIMAL OR FUNCTION	INPUTS					BI/RBO#	OUTPUTS							NOTE
	LT	RBI	D	C	B		A	a	b	c	d	e	f	
0	H	H	L	L	L	L	H	H	H	H	H	H	L	1
1	H	X	L	L	L	H	H	L	H	H	L	L	L	1
2	H	X	L	L	H	L	H	H	H	L	H	L	H	
3	H	X	L	L	H	H	H	H	H	H	L	L	H	
4	H	X	L	H	L	L	H	L	H	H	L	L	H	
5	H	X	L	H	L	H	H	H	L	H	H	L	H	
6	H	X	L	H	H	L	H	L	L	H	H	H	H	
7	H	X	L	H	H	H	H	H	H	H	L	L	L	
8	H	X	H	L	L	L	H	H	H	H	H	H	H	
9	H	X	H	L	L	H	H	H	H	L	L	H	H	
10	H	X	H	L	H	L	H	L	L	L	H	H	L	
11	H	X	H	L	H	H	H	L	L	H	H	L	L	
12	H	X	H	H	L	L	H	L	H	L	L	L	H	
13	H	X	H	H	L	H	H	H	L	L	H	L	H	
14	H	X	H	H	H	L	H	L	L	L	H	H	H	
15	H	X	H	H	H	H	H	L	L	L	L	L	L	
BI	X	X	X	X	X	X	L	L	L	L	L	L	L	2
RBI	H	L	L	L	L	L	L	L	L	L	L	L	L	3
LT	L	X	X	X	X	X	H	H	H	H	H	H	H	4

H=high level, L=low level, X=irrelevant

Functional Block Diagram



'48, 'LS48 BCD-TO-SEVEN-SEGMENT DECODER/DRIVER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5493/7493

4-Bit Binary Counter

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package		
		C	P	M/CF		C	P	M/CF		C	P	M/CF		C	P	M/CF		C	P	M/CF
T. I.																				
FAIRCHILD																				
MOTOROLA																				
N. S. C.																				
PHILIPS																				
SIGNETICS																				
SIEMENS																				
FUJITSU																				
HITACHI																				
MITSUBISHI																				
NEC																				
TOSHIBA																				

Electrical Characteristics SN54LS93A/SN74LS93A

absolute maximum ratings over operating free-air temperature range

Supply voltage, V <sub>CC</sub>	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	7V	temperature range	SN74LS	0°C to 70°C
Intermitter voltage (see Note 1)	5.5V	Storage temperature range		-65°C to 150°C


recommended operating conditions

	SN54LS93A			SN74LS93A			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V <sub>CC</sub>	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I <sub>OH</sub>			400			400	μA
Low-level output current, I <sub>OL</sub>			4			4	mA
Count frequency, f <sub>count</sub>	A input	0	32	0	32		MHz
	B input	0	16	0	16		
Pulse width, t <sub>w</sub>	A input	15	15				ns
	B input	30	30				
Reset inactive-state setup, t <sub>setup</sub>	Reset inputs	15	15				ns
Reset inactive-state setup, t <sub>setup</sub>		25	25				ns
Operating free-air temperature, T <sub>A</sub>		-55	125	0	70		°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER*	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V <sub>IH</sub>	High-level input voltage		2		V
V <sub>IL</sub>	Low-level input voltage			0.8	V
V <sub>I</sub>	Input clamp voltage	V <sub>CC</sub> =MIN, I <sub>I</sub> =-18mA		1.5	V
V <sub>OH</sub>	High-level output voltage	V <sub>CC</sub> =MIN, V <sub>IH</sub> =2V, V <sub>IL</sub> =0.8V, I <sub>OH</sub> =-400μA	2.7	3.4	V
V <sub>OL</sub>	Low-level output voltage	V <sub>CC</sub> =MIN, V <sub>IH</sub> =2V, V <sub>IL</sub> =0.8V, I <sub>OL</sub> =8mA	0.35	0.5	V
I <sub>I</sub>	input current at maximum input voltage	Any reset A input B input	V <sub>CC</sub> =MAX, V <sub>I</sub> =7V	0.1 0.2 0.2	mA
I <sub>IH</sub>	High-level input current	Any reset A input B input	V <sub>CC</sub> =MAX, V <sub>I</sub> =2.7V	20 80 80	μA
I <sub>IL</sub>	Low-level input current	Any reset A input B input	V <sub>CC</sub> =MAX, V <sub>I</sub> =0.4V	0.4 2.4 1.6	mA
I <sub>OS</sub>	Short-circuit output current*	V <sub>CC</sub> =MAX	SN54LS -20 SN74LS -20	+100 -100	mA
I <sub>CC</sub>	Supply current	V <sub>CC</sub> =MAX, See Note 2		9 15	mA
f <sub>max</sub>	from A to output Q <sub>A</sub>		32 42		MHz
t <sub>PHL</sub>	from B to output Q <sub>B</sub>		10 16		ns
t <sub>PLH</sub>	from A to output Q <sub>A</sub>		12 18		ns
t <sub>PHL</sub>	from A to output Q <sub>D</sub>		46 70		ns
t <sub>PLH</sub>	from B to output Q <sub>B</sub>	V <sub>CC</sub> =5V, T <sub>A</sub> =25°C, C <sub>L</sub> =15pF, R <sub>L</sub> =2kΩ	46 70		ns
t <sub>PLH</sub>	from B to output Q <sub>D</sub>		10 16		ns
t <sub>PHL</sub>	from B to output Q <sub>C</sub>		14 21		ns
t <sub>PLH</sub>	from B to output Q <sub>D</sub>		21 32		ns
t <sub>PHL</sub>	from B to output Q <sub>D</sub>		23 35		ns
t <sub>PLH</sub>	from B to output Q <sub>D</sub>		34 51		ns
t <sub>PHL</sub>	from Set-to-0 to Any output		34 51		ns
t <sub>PHL</sub>			26 40		ns

Pin Assignments (Top View)



Function Table

COUNT SEQUENCE

93A LS93 L93 (See Note 3, 4)

COUNT	OUTPUT			
	Q <sub>D</sub>	Q <sub>C</sub>	Q <sub>B</sub>	Q <sub>A</sub>
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H
10	H	L	H	L
11	H	L	H	H
12	H	H	L	L
13	H	H	L	H
14	H	H	H	L
15	H	H	H	H

RESET/COUNT


93A LS93 L93 (See Note 4)

RESET INPUTS	OUTPUT			
R <sub>01</sub> R <sub>02</sub>	Q <sub>D</sub>	Q <sub>C</sub>	Q <sub>B</sub>	Q <sub>A</sub>
H H	L	L	L	L
L X				COUNT
X X				COUNT

NOTES:

- This is the voltage between two emitters of a multiple-emitter transistor. For this circuit, this rating applies between the two R<sub>0</sub> inputs.
- I<sub>CC</sub> is measured with all outputs open, both R<sub>0</sub> inputs grounded following momentary connection to 4.5V, and all other inputs grounded.
- Output Q<sub>A</sub> is connected to input B.
- H=high level, L=low level, X=irrelevant.
- The J and K inputs shown without connection are for reference only and are functionally at a high level.

Functional Block Diagram



93A LS93 L93 4-BIT BINARY COUNTER

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable type.  
 ‡ All typical values are at V<sub>CC</sub>=5V, T<sub>A</sub>=25°C.  
 \* Not more than one output should be shorted at a time.  
 † Q<sub>A</sub> outputs are tested at I<sub>OL</sub>=16mA plus the limit value for I<sub>IL</sub> for the B input. This permits driving the B input while maintaining full fan-out capability.  
 ‡ f<sub>max</sub>=maximum count frequency t<sub>PHL</sub>=propagation delay time, low-to-high-level output t<sub>PLH</sub>=propagation delay time, high-to-low-level output

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



54138/74138 3-Line-to-8-Line Decoder

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL				
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			
		C	P	M/CF		C	P	M/CF		C	P	M/CF		C	P	M/CF		C	P	M/CF	
T.I.	SN54S138	J	Q	W					SN54LS138	J	Q	W									
	SN74S138	J	Q	N					SN74LS138	J	Q	N									
FAIRCHILD	/FMS138	D							FMS4LS138/FMSLS138	D			F								
	FC74S138/FC93S138	D							FC74LS138/FC93LS138	D	P		F								
MOTOROLA									SN74LS138	P											
N.S.C.	DM74S138								DM74LS138												
PHILIPS	N74S138								N74LS138												
SIGNETICS	S54S138	F	B	W																	
	N74S138	F	B	W					N74LS138	A											
SIEMENS																					
FUJITSU									74LS138	M											
HITACHI									HD74LS138	P											
MTSUBISHI									M74LS138	P											
	M74S138	P																			
NEC									74LS138	C											
TOSHIBA																					

Electrical Characteristics SN54LS138/SN74LS138

absolute maximum ratings over operating free-air temperature range

Supply voltage, V <sub>CC</sub>	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	7V		SN74LS	0°C to 70°C
		Storage temperature range		-65°C to 150°C


recommended operating conditions

	SN54LS138			SN74LS138			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V <sub>CC</sub>	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I <sub>OH</sub>			400			400	μA
Low-level output current, I <sub>OL</sub>			4			8	mA
Operating free-air temperature, T <sub>A</sub>	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER*	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT	
V <sub>IH</sub>	High-level input voltage		2		V	
V <sub>IL</sub>	Low-level input voltage			0.8	V	
V <sub>I</sub>	Input clamp voltage	V <sub>CC</sub> = MIN., I <sub>I</sub> = -18 mA		1.5	V	
V <sub>OH</sub>	High-level output voltage	V <sub>CC</sub> = MIN., V <sub>IH</sub> = 2V, I <sub>OH</sub> = 0.8V, I <sub>OH</sub> = 400 μA, SN74LS	2.5	3.4	V	
V <sub>OL</sub>	Low-level output voltage	V <sub>CC</sub> = MIN., V <sub>IH</sub> = 2V, V <sub>IL</sub> = 0.8V, I <sub>OL</sub> = 8 mA	0.35	0.5	V	
I <sub>I</sub>	Input current at maximum input voltage	V <sub>CC</sub> = MAX., V <sub>I</sub> = 7V		0.1	mA	
I <sub>IH</sub>	High-level input current	V <sub>CC</sub> = MAX., V <sub>I</sub> = 2.7V		20	μA	
I <sub>IL</sub>	Low-level input current	V <sub>CC</sub> = MAX., V <sub>I</sub> = 0.4V		0.4	mA	
I <sub>OS</sub>	Short-circuit output current*	V <sub>CC</sub> = MAX.	-20	-100	mA	
I <sub>CC</sub>	Supply current	V <sub>CC</sub> = MAX., Outputs enabled and open	6.3	10	mA	
t <sub>PLH</sub>	from Binary select to Any output	V <sub>CC</sub> = 5V, T <sub>A</sub> = 25°C, C <sub>L</sub> = 15pF, R <sub>L</sub> = 2kΩ	2	13	20	ns
t <sub>PHL</sub>			3	27	41	ns
t <sub>PLH</sub>			3	18	27	ns
t <sub>PHL</sub>			2	12	18	ns
t <sub>PLH</sub>	from Enable to Any output		2	21	32	ns
t <sub>PHL</sub>			3	17	26	ns

Pin Assignment (Top View)




positive logic:  
see function table

Function Table

	INPUTS			OUTPUTS										
	ENABLE	G <sub>1</sub>	G <sub>2</sub>	C	B	A	Y <sub>0</sub>	Y <sub>1</sub>	Y <sub>2</sub>	Y <sub>3</sub>	Y <sub>4</sub>	Y <sub>5</sub>	Y <sub>6</sub>	Y <sub>7</sub>
X	H	X	X	X	H	H	H	H	H	H	H	H	H	H
L	X	X	X	X	H	H	H	H	H	H	H	H	H	H
H	L	L	L	L	L	L	L	L	L	L	L	L	L	L
H	L	L	L	L	L	L	L	L	L	L	L	L	L	L
H	L	L	L	L	L	L	L	L	L	L	L	L	L	L
H	L	L	L	L	L	L	L	L	L	L	L	L	L	L
H	L	L	L	L	L	L	L	L	L	L	L	L	L	L
H	L	L	L	L	L	L	L	L	L	L	L	L	L	L
H	L	L	L	L	L	L	L	L	L	L	L	L	L	L
H	L	L	L	L	L	L	L	L	L	L	L	L	L	L
H	L	L	L	L	L	L	L	L	L	L	L	L	L	L

\* G<sub>2</sub> = G<sub>2A</sub> + G<sub>2B</sub>  
H = high level, L = low level, X = irrelevant

Functional Block Diagram



'S138 'LS138 DECODER / DEMULTIPLEXER

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.  
‡ All typical values are at V<sub>CC</sub> = 5V, T<sub>A</sub> = 25°C.  
\* Not more than one output should be shorted at a time, and duration of the short-circuit test should not exceed one second.  
• t<sub>PLH</sub> = propagation delay time, low-to-high-level output  
• t<sub>PHL</sub> = propagation delay time, high-to-low-level output

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# 2764A ADVANCED 64K (8Kx8) UV ERASABLE PROM

- **Fast 180 nsec Access Time**  
—HMOS II\*-E Technology
- **Low Power**  
—60 mA Maximum Active  
—20 mA Maximum Standby
- **Two Line Control**
- **Intelligent Programming™ Algorithm**  
—Fastest EPROM Programming
- **Intelligent Identifier™ Mode**  
—Automated Programming Operations
- **Compatible with 2764, 27128, 27256**
- **±10% V<sub>CC</sub> Tolerance Available**

The Intel 2764A is a 5V only, 65,536-bit ultraviolet erasable and electrically programmable read-only memory (EPROM). The 2764A is an advanced version of the 2764 and is fabricated with Intel's HMOSII-E technology which significantly reduces die size and greatly improves the device's performance, power consumption, reliability and producibility.

The 2764A provides access times to 180 ns(2764A-1). This is an improvement over the fastest 2764 access time of 200 ns. This is compatible with high-performance microprocessors, such as Intel's 8 MHz iAPX 186 allowing full speed operation without the addition of WAIT states. The 2764A is also directly compatible with the 12 MHz 8051 family.

Several advanced features have been designed into the 2764A that allow fast and reliable programming—the intelligent Programming Algorithm and the intelligent Identifier Mode. Programming equipment that takes advantage of these innovations will electronically identify the 2764A and then rapidly program it using an efficient programming method.

The 2764A also offers reduced power consumption compared to the 2764. The maximum active current on faster speed parts is 60 mA while the maximum standby current is only 20 mA. The standby mode lowers power consumption without increasing access time.

Two-line control and JEDEC-approved, 28 pin packaging are standard features of all Intel higher density EPROMs. This ensures easy microprocessor interfacing and minimum design efforts when upgrading, adding or choosing between non-volatile memory alternatives.




Figure 1. Block Diagram

NOTE: INTEL "UNIVERSAL SITE"-COMPATIBLE EPROM PIN CONFIGURATIONS ARE SHOWN IN THE BLOCKS ADJACENT TO THE 2764A PINS

### MODE SELECTION

MODE	CE (29)	OE (22)	PGM (27)	A <sub>0</sub> (24)	V <sub>pp</sub> (1)	V <sub>CC</sub> (28)	Outputs (11-13, 16-19)
Read	V <sub>IL</sub>	V <sub>IL</sub>	V <sub>IH</sub>	X	V <sub>CC</sub>	V <sub>CC</sub>	DOUT
Output Disable	V <sub>IH</sub>	V <sub>IH</sub>	V <sub>IH</sub>	X	V <sub>CC</sub>	V <sub>CC</sub>	High Z
Standby	V <sub>IH</sub>	X	X	X	V <sub>CC</sub>	V <sub>CC</sub>	High Z
Verify	V <sub>IL</sub>	V <sub>IL</sub>	V <sub>IH</sub>	X	V <sub>pp</sub>	V <sub>CC</sub>	DOUT
Program Inhibit	V <sub>IH</sub>	X	X	X	V <sub>pp</sub>	V <sub>CC</sub>	High Z
Intelligent Identifier	V <sub>IL</sub>	V <sub>IL</sub>	V <sub>IH</sub>	V <sub>IH</sub>	V <sub>CC</sub>	V <sub>CC</sub>	Code
Intelligent Programming	V <sub>IL</sub>	V <sub>IH</sub>	V <sub>IL</sub>	X	V <sub>pp</sub>	V <sub>CC</sub>	DIN

1. X can be V<sub>IH</sub> or V<sub>IL</sub>  
2. V<sub>IH</sub> = 12.0V ± 0.5V

\*HMOS is a patented process of Intel Corporation

Figure 2. Pin Configurations

### PIN NAMES

A <sub>0</sub> -A <sub>12</sub>	ADDRESSES
CE	CHIP ENABLE
OE	OUTPUT ENABLE
O <sub>0</sub> -O <sub>7</sub>	OUTPUTS
PGM	PROGRAM
N.C.	NO CONNECT

Intel Corporation Assumes No Responsibility for the Use of Any Circuitry Other Than Circuitry Embodied in an Intel Product. No Other Circuit Patent Licenses are Implied.  
©INTEL CORPORATION, 1984

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



**ABSOLUTE MAXIMUM RATINGS\***

Temperature Under Bias .....	-10°C to +80°C
Storage Temperature .....	-65°C to +125°C
All Input or Output Voltages with	
Respect to Ground .....	+6.5V to -0.6V
Voltage on Pin 24 with	
Respect to Ground .....	+13.5V to -0.6V
V <sub>PP</sub> Supply Voltage with Respect to	
Ground During Programming .....	+14V to -0.6V

*\*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.*

**D.C. AND A.C. OPERATING CONDITIONS DURING READ**

	2764A-1, 2764A-2, 2764A-3, 2764A-4	2764A-20, 2764A-25 2764A-30, 2764A-45
Operating Temperature Range	0°-70°C	0°-70°C
V <sub>CC</sub> Power Supply <sup>1,2</sup>	5V ± 5%	5V ± 10%
V <sub>PP</sub> Voltage <sup>2</sup>	V <sub>PP</sub> = V <sub>CC</sub>	V <sub>PP</sub> = V <sub>CC</sub>

**READ OPERATION**

**D.C. CHARACTERISTICS**

Symbol	Parameter	Limits				Conditions
		Min	Typ <sup>3</sup>	Max	Unit	
I <sub>LI</sub>	Input Load Current			10	μA	V <sub>IN</sub> = 5.5V
I <sub>LO</sub>	Output Leakage Current			10	μA	V <sub>OUT</sub> = 5.5V
I <sub>PP1</sub> <sup>2</sup>	V <sub>PP</sub> Current Read			5	mA	V <sub>PP</sub> = 5.5V
I <sub>CC1</sub> <sup>2</sup>	V <sub>CC</sub> Current Standby			20/35 <sup>5</sup>	mA	$\overline{CE} = V_{IH}$
I <sub>CC2</sub> <sup>2</sup>	V <sub>CC</sub> Current Active			60/75 <sup>5</sup>	mA	$\overline{CE} = \overline{OE} = V_{IL}$
V <sub>IL</sub>	Input Low Voltage	-1		+8	V	
V <sub>IH</sub>	Input High Voltage	2.0		V <sub>CC</sub> + 1	V	
V <sub>OL</sub>	Output Low Voltage			.45	V	I <sub>OL</sub> = 2.1 mA
V <sub>OH</sub>	Output High Voltage	2.4			V	I <sub>OH</sub> = -400 μA
V <sub>PP</sub> <sup>2</sup>	V <sub>PP</sub> Read Voltage	3.8		V <sub>CC</sub>	V	V <sub>CC</sub> = 5.0V ± 0.25V

**A.C. CHARACTERISTICS**

Symbol	Parameter	2764A-1 Limits		2764A-20 & 2764A-2 Limits		2764A-25 & 2764A Limits		2764A-30 & 2764A-3 Limits		2764A-45 & 2764A-4 Limits		Unit	Test Conditions
		Min	Max	Min	Max	Min	Max	Min	Max	Min	Max		
t <sub>ACC</sub>	Address to Output Delay		180		200		250		300		450	ns	$\overline{CE} = \overline{OE} = V_{IL}$
t <sub>CE</sub>	$\overline{CE}$ to Output Delay		180		200		250		300		450	ns	$\overline{OE} = V_{IL}$
t <sub>OE</sub>	$\overline{OE}$ to Output Delay		65		75		100		120		150	ns	$\overline{CE} = V_{IL}$
t <sub>DF</sub> <sup>4</sup>	$\overline{OE}$ or $\overline{CE}$ High to Output Data Float	0	55	0	55	0	60	0	105	0	130	ns	$\overline{CE} = V_{IL}$
t <sub>OH</sub>	Output Hold from Addresses $\overline{CE}$ or $\overline{OE}$ Whichever Occurred First	0		0		0		0		0		ns	$\overline{CE} = \overline{OE} = V_{IL}$

- NOTES:**
- V<sub>CC</sub> must be applied simultaneously or before V<sub>PP</sub> and removed simultaneously or after V<sub>PP</sub>.
  - V<sub>PP</sub> may be connected directly to V<sub>CC</sub> except during programming. The supply current would then be the sum of I<sub>CC</sub> and I<sub>PP1</sub>.
  - Typical values are for t<sub>a</sub> = 25°C and nominal supply voltages.
  - This parameter is only sampled and is not 100% tested. Output Float is defined as the point where data is no longer driven — see timing diagram on the following page.
  - Max I<sub>CC</sub> rating differs with access time. Rating of 60 mA active and 20 mA standby are for 2764As at 200 nsec and 180 nsec access time only.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## DEVICE OPERATION

The seven modes of operation of the 2764A are listed in Table 1. A single 5V power supply is required in the read mode. All inputs are TTL levels except for  $V_{PP}$  and 12V on A9 for intelligent identifier mode.

Table 1. MODE SELECTION

MODE	CE (20)	OE (22)	PGM (27)	A <sub>9</sub> (24)	V <sub>PP</sub> (1)	V <sub>CC</sub> (26)	Outputs (11-13, 15-19)
Read	V <sub>IL</sub>	V <sub>IL</sub>	V <sub>IH</sub>	X	V <sub>CC</sub>	V <sub>CC</sub>	D <sub>OUT</sub>
Output Disable	V <sub>IL</sub>	V <sub>IH</sub>	V <sub>IH</sub>	X	V <sub>CC</sub>	V <sub>CC</sub>	High Z
Standby	V <sub>IH</sub>	X	X	X	V <sub>CC</sub>	V <sub>CC</sub>	High Z
Verify	V <sub>IL</sub>	V <sub>IL</sub>	V <sub>IH</sub>	X	V <sub>PP</sub>	V <sub>CC</sub>	D <sub>OUT</sub>
Program Inhibit	V <sub>IH</sub>	X	X	X	V <sub>PP</sub>	V <sub>CC</sub>	High Z
intelligent Identifier	V <sub>IL</sub>	V <sub>IL</sub>	V <sub>IH</sub>	V <sub>H</sub>	V <sub>CC</sub>	V <sub>CC</sub>	Code
intelligent Programming	V <sub>IL</sub>	V <sub>IH</sub>	V <sub>IL</sub>	X	V <sub>PP</sub>	V <sub>CC</sub>	D <sub>IN</sub>

**NOTES:**

- 1 X can be V<sub>IH</sub> or V<sub>IL</sub>
- 2 V<sub>H</sub> = 12.0V, -0.5V

### READ MODE

The 2764A has two control functions, both of which must be logically active in order to obtain data at the outputs. Chip Enable (CE) is the power control and should be used for device selection. Output Enable (OE) is the output control and should be used to gate data from the output pins, independent of device selection. Assuming that addresses are stable, the address access time (t<sub>ACC</sub>) is equal to the delay from CE to output (t<sub>CE</sub>). Data is available at the outputs after a delay of t<sub>OE</sub> from the falling edge of OE, assuming that CE has been low and addresses have been stable for at least t<sub>ACC</sub> - t<sub>OE</sub>.

### STANDBY MODE

The 2764A has standby mode which reduces the maximum current from 75 mA to 35 mA. The 2764A is placed in the standby mode by applying a TTL-high signal to the CE input. When in standby mode, the outputs are in a high impedance state, independent of the OE input.

### Output OR-Tieing

Because EPROMs are usually used in larger memory arrays, Intel has provided 2 control lines which accommodate this multiple memory connection. The two control lines allow for:

- a) the lowest possible memory power dissipation, and
- b) complete assurance that output bus contention will not occur.

To use these two control lines most efficiently, CE (pin 20) should be decoded and used as the primary device selecting function, while OE (pin 22) should be made a common connection to all devices in the array and connected to the READ line from the system control bus. This assures that all deselected memory devices are in their low power standby mode and that the output pins are active only when data is desired from a particular memory device.

### System Considerations

The power switching characteristics of HMOSII-E EPROMs require careful decoupling of the devices. The supply current, I<sub>CC</sub>, has three segments that are of interest to the system designer—the standby current level, the active current level, and the transient current peaks that are produced by the falling and rising edges of Chip Enable. The magnitude of these transient current peaks is dependent on the output capacitive loading of the device. The associated transient voltage peaks can be suppressed by complying with Intel's Two-Line Control, as detailed in Intel's Application Note AP-72, Order Number 8566, and by properly selected decoupling capacitors. It is recommended that a 0.1 μF ceramic capacitor be used on every device between V<sub>CC</sub> and GND. This should be a high frequency capacitor of low inherent inductance and should be placed as close to the device as possible. In addition, a 4.7 μF bulk electrolytic capacitor should be used between V<sub>CC</sub> and GND for every eight devices. The bulk capacitor should be located near where the power supply is connected to the array. The purpose of the bulk capacitor is to overcome the voltage droop caused by the inductive effect of PC board-traces.

### PROGRAMMING MODES

*Caution: Exceeding 14V on pin 1 (V<sub>PP</sub>) will permanently damage the 2764A.*

Initially, and after each erasure, all bits of the 2764A are in the "1" state. Data is introduced by selectively programming "0s" into the desired bit locations. Although only "0s" will be programmed, both "1s" and "0s" can be present in the data word. The only way to change a "0" to a "1" is by ultraviolet light erasure.

The 2764A is in the programming mode when V<sub>PP</sub> input is at 12.5V and CE and PGM are both at TTL low. The data to be programmed is applied 8 bits in parallel to the data output pins. The levels required for the address and data inputs are TTL.

### Intelligent Programming™ Algorithm

The 2764A intelligent Programming Algorithm rapidly programs Intel 2764A EPROMs using an efficient and reliable method particularly suited to the production programming environment. Typical programming time for individual devices is on the order of one and a half minutes. Programming reliability is also ensured as the incremental program margin of each byte is continually monitored to determine when it has been successfully programmed. A flow-chart of the 2764A intelligent Programming Algorithm is shown in Figure 3.

The intelligent Programming Algorithm utilizes two different pulse types: initial and overprogram. The duration of the initial PGM pulse(s) is one millisecond, which will then be followed by a longer overprogram pulse of length  $3X$  msec.  $X$  is an iteration counter and is equal to the number of the initial one millisecond pulses applied to a particular 2764A location, before a correct verify occurs. Up to 25 one-millisecond pulses per byte are provided for before the overprogram pulse is applied.

**The entire sequence of program pulses and byte verifications is performed at  $V_{CC} = 6.0V$  and  $V_{PP} = 12.5V$ .** When the intelligent Programming cycle has been completed, all bytes should be compared to the original data with  $V_{CC} = V_{PP} = 5.0V$ .

### Program Inhibit

Programming of multiple 2764As in parallel with different data is easily accomplished by using the Program Inhibit mode. A high-level  $\overline{CE}$  or PGM input inhibits the other 2764As from being programmed.

Except for  $\overline{CE}$ , all like inputs (including  $\overline{OE}$ ) of the parallel 2764As may be common. A TTL low-level pulse applied to the  $\overline{CE}$  input with  $V_{PP}$  at 12.5V will program the selected 2764A.

### Verify

A verify should be performed on the programmed bits to determine that they have been correctly programmed. The verify is performed with  $\overline{OE}$  at  $V_{IL}$ ,  $\overline{CE}$  at  $V_{IL}$ , PGM at  $V_{IH}$  and  $V_{PP}$  at 12.5V.

### Intelligent Identifier™ Mode

The intelligent Identifier Mode allows the reading out of a binary code from an EPROM that will identify its manufacturer and type. This mode is intended for use by programming equipment for the purpose of automatically matching the device to be programmed with its corresponding programming algorithm. This mode is functional in the  $25^{\circ}C \pm 5^{\circ}C$  ambient temperature range that is required when programming the 2764A.

To activate this mode, the programming equipment must force 11.5V to 12.5V on address line A9 (pin 24) of the 2764A. Two identifier bytes may then be sequenced from the device outputs by toggling address line A0 (pin 10) from  $V_{IL}$  to  $V_{IH}$ . All other address lines must be held at  $V_{IL}$  during intelligent Identifier Mode.

Byte 0 ( $A_0 = V_{IL}$ ) represents the manufacturer code and byte 1 ( $A_0 = V_{IH}$ ) the device identifier code. For the Intel 2764A, these two identifier bytes are given in Table 2. All identifiers for manufacturer and device codes will possess odd parity, with the MSB ( $O_7$ ) defined as the parity bit.

Table 2. 2764A Intelligent Identifier™ Bytes

Identifier \ Pins	A <sub>0</sub> (10)	O <sub>7</sub> (19)	O <sub>6</sub> (18)	O <sub>5</sub> (17)	O <sub>4</sub> (16)	O <sub>3</sub> (15)	O <sub>2</sub> (13)	O <sub>1</sub> (12)	O <sub>0</sub> (11)	Hex Data
Manufacturer Code	$V_{IL}$	1	0	0	0	1	0	0	1	59
Device Code	$V_{IH}$	0	0	0	0	1	0	0	0	08

**NOTES:**

1.  $A_9 = 12.0V \pm 0.5V$
2.  $A_1-A_6, A_{10}-A_{13}, \overline{CE}, \overline{OE} = V_{IL}$
3.  $A_{14} = V_{IH}$  or  $V_{IL}$




Figure 3. 2764A Intelligent Programming™ Flowchart

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**ERASURE CHARACTERISTICS**

The erasure characteristics of the 2764A are such that erasure begins to occur upon exposure to light with wavelengths shorter than approximately 4000 Angstroms (Å). It should be noted that sunlight and certain types of fluorescent lamps have wavelengths in the 3000-4000 Å range. Data show that constant exposure to room level fluorescent lighting could erase that typical 2764A in approximately 3 years, while it would take approximately 1 week to cause erasure when exposed to direct sunlight. If the 2764A is to be exposed to these types of lighting conditions for extended periods of time, opaque labels should be placed over the 2764A window to prevent unintentional erasure.

The recommended erasure procedure for the 2764A is exposure to shortwave ultraviolet light which has a

wavelength of 2537 Angstroms (Å). The integrated dose (i.e., UV intensity × exposure time) for erasure should be a minimum of 15 Wsec/cm<sup>2</sup>. The erasure time with this dosage is approximately 15 to 20 minutes using an ultraviolet lamp with a 12000 μW/cm<sup>2</sup> power rating. The 2764A should be placed within 1 inch of the lamp tubes during erasure. The maximum integrated dose a 2764A can be exposed to without damage is 7258 Wsec/cm<sup>2</sup> (1 week @ 12000 μW/cm<sup>2</sup>). Exposure of the 2764A to high intensity UV light for long periods may cause permanent damage.

**RELEVANT INTEL LITERATURE**

- AR-265 Versatile Algorithm, Equipment Cut Programming Time
- RR-35B EPROM Reliability Data Summary

**intelligent Programming™ Algorithm**

**D.C. PROGRAMMING CHARACTERISTICS:**

T<sub>A</sub> = 25 ± 5°C, V<sub>CC</sub> = 6.0V ± 0.25V, V<sub>PP</sub> = 12.5V ± 0.5V

Symbol	Parameter	Limits			Test Conditions (see Note 1)
		Min.	Max.	Unit	
I <sub>LI</sub>	Input Current (All Inputs)		10	μA	V <sub>IN</sub> = V <sub>IL</sub> or V <sub>IH</sub>
V <sub>IL</sub>	Input Low Level (All Inputs)	-0.1	0.8	V	
V <sub>IH</sub>	Input High Level	2.0	V <sub>CC</sub>	V	
V <sub>OL</sub>	Output Low Voltage During Verify		0.45	V	I <sub>OL</sub> = 2.1 mA
V <sub>OH</sub>	Output High Voltage During Verify	2.4		V	I <sub>OH</sub> = -400 μA
I <sub>CC2</sub>	V <sub>CC</sub> Supply Current (Program & Verify)		75	mA	
I <sub>PP2</sub>	V <sub>PP</sub> Supply Current (Program)		50	mA	$\overline{CE} = V_{IL}$
V <sub>ID</sub>	A <sub>9</sub> intelligent Identifier Voltage	11.5	12.5	V	

**NOTES:**

1. V<sub>CC</sub> must be applied simultaneously or before V<sub>PP</sub> and removed simultaneously or after V<sub>PP</sub>.

**A.C. PROGRAMMING CHARACTERISTICS:**
 $T_A = 25 \pm 5^\circ\text{C}$ ,  $V_{CC} = 6.0\text{V} \pm 0.25\text{V}$ ,  $V_{PP} = 12.5\text{V} \pm 0.5\text{V}$ 

Symbol	Parameter	Limits				Test Conditions* (see Note 1)
		Min.	Typ.	Max.	Unit	
$t_{AS}$	Address Setup Time	2			$\mu\text{s}$	
$t_{OES}$	$\overline{OE}$ Setup Time	2			$\mu\text{s}$	
$t_{DS}$	Data Setup Time	2			$\mu\text{s}$	
$t_{AH}$	Address Hold Time	0			$\mu\text{s}$	
$t_{DH}$	Data Hold Time	2			$\mu\text{s}$	
$t_{DFP}^4$	$\overline{OE}$ High to Output Float Delay	0		130	ns	
$t_{VPS}$	$V_{PP}$ Setup Time	2			$\mu\text{s}$	
$t_{VCS}$	$V_{CC}$ Setup Time	2			$\mu\text{s}$	
$t_{PW}$	PGM Initial Program Pulse Width	0.95	1.0	1.05	ms	(see Note 3)
$t_{OPW}$	PGM Overprogram Pulse Width	2.85		78.75	ms	(see Note 2)
$t_{OE}$	Data Valid from $\overline{OE}$			150	ns	

**\*A.C. CONDITIONS OF TEST**

Input Rise and Fall Times (10% to 90%) ... 20 ns  
 Input Pulse Levels ... 0.45V to 2.4V  
 Input Timing Reference Level ... 0.8V and 2.0V  
 Output Timing Reference Level ... 0.8V and 2.0V

**NOTES:**

- $V_{CC}$  must be applied simultaneously or before  $V_{PP}$  and removed simultaneously or after  $V_{PP}$ .
- The length of the overprogram pulse may vary from 2.85 msec to 78.75 msec as a function of the iteration counter value X.
- Initial Program Pulse width tolerance is 1 msec  $\pm 5\%$ .
- This parameter is only sampled and is not 100% tested. Output Float is defined as the point where data is no longer driven—see timing diagram

