



เดลต้า มอดูเลชัน มัลติเพล็กซ์  
 สำหรับ 4 ช่องสัญญาณเสียง  
 4 CHANNEL VOICE  
 DELTA MODULATION MULTIPLEX



วัน เดือน ปี... 17 ก.ค. 2539  
 เลขทะเบียน... 034432  
 เลขเรียกหนังสือ... T 04032 ล. 6

ปริศยานี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ **ปีการศึกษา 2537** เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไปว่ากรณีใดที่ขึ้นชื่อจะขึ้นชื่อที่ชื่อของไปว่า และด้วยว่าจึงดีแล้วขอของสารพดั่งที่ชื่อกรไปใช้

ปฏิญานิพนธ์ปีการศึกษา 2537

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เบลต้า มอคูเลชั่น มัลติเพลกซ์ สำหรับ 4 ช่องสัญญาณเสียง

ผู้จัดทำ

1. นายธีรพงษ์ แทนแก้ว
2. นายพรชิต ม้าวิไล,



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เคลต้า มอดูเลชั่น มีลติเพล็กซ์ สำหรับ 4 ช่องสัญญาณเสียง  
4 CHANNEL VOICE DELTA MODULATION MULTIPLEX

โดย นายธีรพงษ์ แทนแก้ว  
นายพรชิต ม้าวิไล

อาจารย์ที่ปรึกษา รศ.ดร.วิวัฒน์ กิรานนท์

บทคัดย่อ

โครงการนี้เป็นการศึกษา และออกแบบระบบการทำงานของระบบเคลต้า มอดูเลชั่น มีลติเพล็กซ์ ในการทำงานนั้นจะนำเอาสัญญาณอนาลอก มาทำการเปลี่ยนเป็นสัญญาณดิจิตอลเข้า รหัสเคลต้ามอดูเลชั่น แล้วทำการมีลติเพล็กซ์แบบแบ่งตามคาบเวลา (Time division multiplex) จะใช้ช่องสัญญาณทางเข้า 4 ช่องสัญญาณ เหลือช่องสัญญาณทางออกเพียง 1 ช่องสัญญาณ แล้วทำการดีมีลติเพล็กซ์ กลับสู่ช่องสัญญาณเดิม และแปลงกลับเป็นสัญญาณอนาลอก โดยใช้อุปกรณ์วงจรรีเลย์ และวงจรถอดจิกมาใช้งานร่วมกัน

ABSTRACT

The objective of this project is to study and design delta modulation multiplexed system. By using analog to digital converter to convert analog signals to be delta modulation signals. Four channels digital signals are multiplexed by time division multiplex method and then it is demultiplexed and converted to be analog signal at the receiver established from the circuit combination linear circuits and logic circuits.

# สารบัญ

		หน้า
บทที่ 1	บทนำ	1
บทที่ 2	หลักการและทฤษฎี	3
	2.1 คุณสมบัติการสื่อสารด้วยสัญญาณดิจิทัล	3
	2.2 การเปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิทัล	4
	2.2.1 หลักการของพัลส์โค้ดมอดูเลชัน	4
	2.2.2 เอลดัมมอดูเลชัน	9
	2.3 การเปลี่ยนสัญญาณดิจิทัลกลับเป็นสัญญาณอนาลอก	13
	2.4 การมัลติเพล็กซ์แบบแบ่งคาบเวลา	15
	2.5 เฟสล็อคลูป	16
	2.5.1 หลักการทำงานของวงจรเฟสล็อคลูป	17
	2.5.2 การเข้าสู่สภาวะล็อกและภาวะหลุดเฟสล็อก	19
	2.6 วงจรรองความถี่ (Active filter)	22
บทที่ 3	การทดลอง และผลการทดสอบ	28
	3.1 เอลดัมมอดูเลชัน	28
	3.2 วงจรเปลี่ยนสัญญาณอนาลอกเป็นดิจิทัล และดิจิทัลเป็นอนาลอก	39
	3.3 วงจรผลิตสัญญาณ	42
	3.4 วงจรมัลติเพล็กซ์สัญญาณ	46
	3.5 วงจรดีมัลติเพล็กซ์	49
	3.6 วงจรรองความถี่ต่ำ	53
บทที่ 4	สรุป	61

## บทที่ 1

### บทนำ

โครงการนี้ เป็นการนำเอาสัญญาณอนาล็อก ซึ่งมีย่านความถี่ของสัญญาณไม่เกิน 4 กิโลเฮิรต์ นำมาทำการแปลงเป็นสัญญาณดิจิทัล โดยการเข้ารหัสแบบเดลต้ามอดูเลชัน ผลที่ได้จะเป็นสัญญาณดิจิทัลที่มีระดับสัญญาณเพียง 2 ระดับ คือ ระดับสัญญาณ 0 (low) และระดับสัญญาณ 1 (high) ออกมาเป็นสัญญาณชบวนพัลส์ยาวต่อเนื่องกันไป อุปกรณ์ที่ใช้ทำหน้าที่แปลงสัญญาณจากอนาล็อกเป็นดิจิทัลนั้นใช้อุปกรณ์ ไอซีสำเร็จรูปที่รู้จักกันอย่างแพร่หลายเป็นเดลต้ามอดูเลชันแบบซีวีเอสดี (CVSD) สัญญาณที่ออกมาเป็นชบวนรหัสสัญญาณนั้น จะนำมาทำการผ่านชบวนการมัลติเพล็กซ์แบบแบ่งคาบเวลา และในโครงการนี้ใช้การมัลติเพล็กซ์ โดยมีช่องสัญญาณทางเข้า 4 ช่องสัญญาณ และมี 1 ช่องสัญญาณสำหรับใส่สัญญาณควบคุมเป็นตัวใช้บอก เพื่อให้ทางด้านรับนั้นสามารถใช้ตรวจสอบสัญญาณได้ว่าส่วนไหนเป็นข้อมูลของช่องสัญญาณไหน เพื่อใช้ในการตีมัลติเพล็กซ์ในภาครับและเพื่อใช้ในการตรวจสอบสำหรับสร้างสัญญาณนาฬิกาเพื่อการดีเทค หรือที่เรียกว่า คล็อกรีโคเวอรี่ (Clock recovery) ของวงจรเฟสล็อกคูล (Phase lock loop) สัญญาณควบคุมที่ใส่นี้จะต้องมีขนาด และรูปร่างที่แตกต่างไปจากสัญญาณข้อมูล ในโครงการนี้ได้จัดให้มีขนาดที่ใหญ่กว่าระดับขนาดของข้อมูล ดังนั้น รวมทั้งหมดจะต้องมัลติเพล็กซ์สัญญาณทั้งหมด 5 ช่องสัญญาณ และความเร็วในการมัลติเพล็กซ์สัญญาณ หรือความถี่ของสัญญาณนาฬิกาที่ใช้ควบคุมภาคมัลติเพล็กซ์นั้น ต้องมีความเร็วมากกว่า 5 เท่าของความเร็วของข้อมูลที่ออกมาและต้องให้ความเร็วของมัลติเพล็กซ์กับความถี่ของข้อมูลต้องสัมพันธ์กัน เพื่อไม่ให้เกิดการผิดพลาดของข้อมูลที่ออกมา ข้อมูลที่ออกมาแล้วจะถูกส่งผ่านสายออกไป และเมื่อไปถึงด้านภาครับแล้วก็จะทำการตีมัลติเพล็กซ์สัญญาณออกมาที่ภาครับก็จะมีวงจรตีมัลติเพล็กซ์ วงจรนับ และวงจรเฟสล็อกคูล ส่วนที่สำคัญก็คือ วงจรเฟสล็อกคูล เพราะจะต้องสร้างสัญญาณนาฬิกาขึ้นมา ให้มีความถี่ และเฟสของสัญญาณให้ตรงกับสัญญาณนาฬิกาที่ด้านเครื่องส่ง เพื่อใช้ในการตีมัลติเพล็กซ์ ถ้าหากความถี่และเฟสของสัญญาณด้านเครื่องรับไม่ตรงกับด้านเครื่องส่งก็อาจจะส่งผลให้เกิดการตีมัลติเพล็กซ์ช่องสัญญาณที่ผิดได้ คือ ส่งเข้าช่องที่ 1 อาจจะออกช่อง 4 หรือส่งช่องสัญญาณ 3 ออกไปที่ช่องสัญญาณ 1 ก็แล้วแต่ค่าความผิดพลาดของวงจรเฟสล็อกคูล แต่ถ้าหากวงจรผลิตเฟสและความถี่ตรงแล้วก็จะทำให้ตีมัลติเพล็กซ์ถูกช่องได้ เมื่อเสร็จแล้ว จะนำเอาสัญญาณข้อมูลที่เป็นแบบดิจิทัลมาทำการแปลงกลับเป็นสัญญาณ

อนาล็อกตามเดิมอีกเช่นกัน อุปกรณ์ที่แปลงสัญญาณดิจิทัลกลับเป็น อนาล็อกนั้นก็เป็นตัวเดียวกับ ตัวเปลี่ยนสัญญาณอนาล็อกไปเป็นดิจิทัล เมื่อสัญญาณที่ได้ออกมาแล้วจะนำไปเข้าวงจรกรองผ่าน ความถี่ต่ำ (low pass filter) เพื่อที่จะทำการกรองเอาสัญญาณในย่านความถี่ไม่เกิน 4 kHz ผ่านออกมาเพื่อไม่ให้สเปคตรัมในความถี่สูงมารบกวน นำสัญญาณอนาล็อกมาทำการขยายอีกครั้ง เพื่อให้มีความแรงของสัญญาณให้พอที่จะสังเกตเห็นได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### หลักการและทฤษฎี

#### 2.1 คุณสมบัติการสื่อสารด้วยสัญญาณดิจิทัล

สัญญาณแบบดิจิทัล สามารถนำมาใช้สื่อสารแทนสัญญาณอนาล็อกโดยการแปลงสัญญาณจากอนาล็อกให้เป็นดิจิทัล แล้วนำไปเข้ารหัสหรือจัดแปลงให้เหมาะสมกับการส่ง ซึ่งจะขึ้นอยู่กับวิธีการส่งและตัวอย่าง ข้อดีของการสื่อสารด้วยสัญญาณดิจิทัล ที่สำคัญมีดังนี้

1. สะดวกต่อการมัลติเพล็กซ์ ซึ่งส่วนมากใช้การมัลติเพล็กซ์แบบแบ่งช่วงเวลา (Time division multiplex)
2. สะดวกในการส่งสัญญาณควบคุม โดยจะกำหนดให้ช่วงเวลาช่องหนึ่งในระบบมัลติเพล็กซ์แบบแบ่งเวลา เป็นช่องสำหรับรับส่งสัญญาณควบคุม
3. สัญญาณรบกวนต่ำ ในระบบอนาล็อกนั้น สัญญาณรบกวน (Noise) และสัญญาณสอดแทรก (Interference) สามารถเข้าไปผสมและผ่านไปยังผู้รับได้ง่าย กล่าวคือในระหว่างการส่งถ้ามีการขยายสัญญาณข้อมูลก็จะทำการขยายสัญญาณรบกวนเหล่านี้ไปด้วย แต่ในระบบดิจิทัลนั้น สัญญาณอยู่ในรูปของระดับแรงดัน 0 (low) และ 1 (high) ถ้าสัญญาณรบกวนมีขนาดไม่มากพอที่จะทำให้สัญญาณจริงเปลี่ยนระดับได้ ก็จะไม่ส่งผลไปถึงผู้รับ
4. ง่ายต่อการเข้ารหัส ในกรณีที่ต้องการให้ข้อมูลนั้นเป็นความลับ เราสามารถเข้ารหัสข้อมูล เช่น การสแครมเบิลอร์ ที่ปลายทางก็จะมีวงจรถีส์แครมเบิลอร์สำหรับถอดรหัส อย่างไรก็ตามระบบสื่อสารแบบดิจิทัลก็มีข้อเสียอยู่ ที่สำคัญคือ


1. เพิ่มแบนด์วิดธ์ของสัญญาณ เช่น สัญญาณเสียงพูดสำหรับโทรศัพท์ ซึ่งกำหนดไว้ว่ามีแบนด์วิดธ์ไม่เกิน 3.4 kHz เมื่อแปลงเป็นสัญญาณดิจิทัลแล้วส่งด้วยอัตรา 2.048 Mb/s. อย่างน้อยที่สุดสายส่งที่ใช้ต้องมีผลตอบสนองต่อความถี่ในย่าน 2.048 MHz ได้ ทำให้ต้องใช้สายส่งที่มีราคาแพงขึ้น

2. การซิงโครไนซ์ในเซชัน (Synchronization) ทางด้านรับนั้นต้องมีวงจรรีเซ็ตสัญญาณ เวลาที่ซิงโครไนซ์ (Synchronize) กับทางด้านส่งสำหรับตรวจจับ (sample) สัญญาณที่เข้ามาแต่ละบิต (bit) ไม่ให้ผิดพลาด รวมทั้งจะต้องรู้จักเริ่มต้นของขบวนสัญญาณ (data stream) จึงต้องมีวงจรถิงโครไนซ์ในเซชันที่ทำให้สัญญาณเวลาทางด้านรับซิงโครไนซ์กับทางด้านส่ง

## 2.2 การเปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิทัล


### 2.2.1 หลักการของพัลส์โค้ดมอดูเลชัน (Principle of Pulse code modulation)

วิธีการของการมอดูเลชันแบบพัลส์โค้ดมอดูเลชัน หรือพีซีเอ็มนั้นเป็นการมอดูเลทที่ ถูกนิยามไว้กันอย่างแพร่หลายในระบบการสื่อสาร ลักษณะของการทำงานแบบพีซีเอ็ม คือ สัญญาณอินพุตที่เป็นแบบอนาลอกจะถูกทำการสุ่มตัวอย่างหรือที่เรียกว่าการแซมปลิง (sampling) โดยที่ขนาดความถี่ของพัลส์ที่เป็นคลื่นพาหะต้องมีค่ามากกว่าความถี่ของสัญญาณอินพุตอย่างน้อย สองเท่า ค่าความถี่ของคลื่นพาหะนี้เรียกว่า อัตราการแซมปลิง (sampling rate) จากนั้น ขนาดของสัญญาณที่ถูกสุ่มออกมาจะถูกทำการเข้ารหัสเป็นข้อมูลทางดิจิทัล ด้วยระบบไบนารี ความละเอียดของระดับสัญญาณขึ้นอยู่กับจำนวนบิตที่ใช้ในการเข้ารหัส แล้วทำการส่งออกไปตามสาย พอไปถึงในภาครับสัญญาณดิจิทัลก็จะถูกแปลงกลับเป็นสัญญาณอนาลอกอีกครั้งหนึ่ง แล้วก็ส่งเข้าสู่ วงจรกรองความถี่ต่ำ (low pass filter) เพื่อทำให้ได้สัญญาณที่มีลักษณะเดียวกับสัญญาณอินพุต ก่อนนำไปขยายสัญญาณเพื่อนำไปใช้งานต่อไป



รูปที่ 2.1 พื้นฐานของระบบพีซีเอ็ม

สำหรับประสิทธิภาพการส่งข้อมูลทางดิจิทัลนั้น สามารถกำหนดได้จากอัตราการส่งข้อมูลหรือบิตเรต (Bit Rate) ในลักษณะจำนวนบิตต่อเวลา ตัวอย่างเช่น ในระบบโทรศัพท์ที่มีค่าแบนด์วิธของสัญญาณข้อมูล (เสียงพูด) 4 กิโลเฮิร์ตซ์ หากใช้อัตราการแซมปลิ่ง 4 เท่า คือใช้ค่าความถี่เท่ากับ 16 กิโลเฮิร์ตซ์ และให้ข้อมูลแต่ละค่าที่เกิดจากการสุ่มตัวอย่างถูกแปลงเป็นเลขไบนารี ชนิด 8 บิต จะทำให้ได้บิตเรตของระบบมีค่าเท่ากับ 128 กิโลบิตต่อวินาที (kb/s) หรืออาจเขียนเป็นสูตรได้ว่า บิตเรต = แบนด์วิธ x อัตราการแซมปลิ่ง x จำนวนบิตต่อข้อมูล



รูปที่ 2.2 รูปคลื่นของสัญญาณระบบมอดูเลตแบบพีซีเอ็ม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปที่ 2.3 สัญญาณอนาลอก  $V(t)$  มีอัตราการเปลี่ยนแปลง  $dv/dt$  ในช่วง Aperture time ( $T_a$ ) ดังนั้น ช่วงการเปลี่ยนแปลงอนาลอกจะเท่ากับ  $V$  โดย

$$V = T_a \frac{dV(t)}{dt}$$


ดังนั้น หากเวลาที่ ADC ใช้ในการเปลี่ยนสัญญาณในช่วงเวลา  $T_a$  นี้รหัสดิจิทัลที่ได้อาจจะตรงกับขนาดของสัญญาณอนาลอกค่าใดค่าหนึ่งในช่วงเวลาหนึ่ง ซึ่งแน่นอนว่าในบางครั้งเป็นไปได้ที่รหัสดิจิทัล จะตรงกับขนาดของสัญญาณอนาลอกที่เกิดขึ้น เรียก error ที่เกิดขึ้นนี้ว่า Aperture time error

วงจร Sample and Hold จะทำการสุ่ม (Sampling) สัญญาณอินพุต และนำสัญญาณที่สุ่มนั้นมาเก็บ (hold) ไว้ในช่วงเวลาหนึ่งได้ ซึ่งส่วนใหญ่จะใช้การประจุแรงดันนั้นไว้ในตัวเก็บประจุที่รั่วไหลต่ำ Aperture time ของ Sample & Hold คือเวลาตั้งแต่เริ่มสุ่มสัญญาณจนเก็บประจุค่าแรงดันจนถึงค่าที่สุ่ม ซึ่งสำหรับ Sample and hold แล้ว Aperture time ขึ้นอยู่กับแบนด์วิดท์ และ Switching time ของอุปกรณ์แอสคัพ (จะกล่าวภายหลัง) ที่ใช้ในวงจร ซึ่งหาและสร้างได้ง่ายและราคาถูกลงกว่าการสร้าง ADC ความเร็วสูง

ในการสุ่มสัญญาณอนาลอก จะถูกสุ่มเป็นระยะๆ คงที่ การสุ่มจะเป็นการตัดต่อสัญญาณอนาลอกในช่วงเวลาอันสั้นด้วยสวิทช์ที่ทำงานด้วยความเร็วสูง ผลของการสุ่มสัญญาณด้วยความเร็วจะเสมือนกับการคูณชบวนสัญญาณพัลส์แคบๆ กับสัญญาณอนาลอก ซึ่งจะได้เป็นสัญญาณที่มอดูเลทระหว่างชบวนพัลส์กับสัญญาณอนาลอก โดยเสมือนว่าสัญญาณอนาลอกจะขึ้นมาบนชบวนพัลส์ และสัญญาณอนาลอกที่ถูกสุ่มถูก hold จนกว่าสัญญาณค่าใหม่ถูกสุ่มเข้ามา

มีปัญหากว่าอัตราการสุ่มสัญญาณนั้นควรมีขนาดเท่าใด จึงจะไม่ทำให้ข้อมูลสูญเสียบไปเมื่อสัญญาณนั้นถูกเปลี่ยนกลับมาเป็นเช่นเดิม คำตอบก็คือ ขึ้นอยู่กับความถี่ของสัญญาณอนาลอก ทฤษฎีของการสุ่มกล่าวไว้ว่า "ถ้าสัญญาณต่อเนื่องซึ่งมีความถี่และฮาร์โมนิกส์ไม่เกิน  $f_c$  ถูกสุ่มด้วยอัตราการสุ่มไม่น้อยกว่า  $2f_c$  แล้วสัญญาณดังกล่าวจะสามารถเปลี่ยนกลับมาได้อย่างเดิม โดยไม่สูญเสีย รายละเอียดหรือผิดเพี้ยนไป"

จากทฤษฎีของการสุ่มสามารถอธิบายด้วยลักษณะรูปสเปกตรัมของสัญญาณในรูปที่ 2.3 รูป (ก) แสดงให้เห็นสเปกตรัมของสัญญาณที่ถูกสุ่มซึ่งแบนด์วิดท์ไม่เกิน  $f_c$  ในขณะที่สัญญาณนี้จะถูกสุ่มด้วยความถี่  $f_s$  ขบวนการมอดูเลชัน จะทำให้แถบสเปกตรัมของสัญญาณสุ่มขยายกว้างออกจาก  $f_c$  เป็น  $2f_c$   $3f_c$  ..... ได้เป็นดังรูป (ข) ถ้าความถี่ของสัญญาณสุ่ม  $f_s$  ไม่สูงพอหลังจากการสุ่มสเปกตรัมบางส่วนของ  $f_c$  จะหาซ้อนกลับสเปกตรัมของสัญญาณซึ่งเรียกว่า Frequency Folding หากเป็นเช่นนี้ ก็จะทำให้เกิดความเสียหายแก่สัญญาณนาลอกจากการซ้อนกันของสเปกตรัม เมื่อสัญญาณถูกเปลี่ยนกลับอยู่ในรูปเดิม




รูปที่ 2.3 (ก) แสดงสเปกตรัมของสัญญาณนาลอกที่จะถูกสุ่ม

(ข) สเปกตรัม หลังจากการสุ่ม เกิด Frequency folding

และถ้าเลื่อนความถี่ของการสุ่มขึ้น จนโอกาสการซ้อนของสเปกตรัมหมดไป ( $f_s - f_c = f_c$ ) และการเปลี่ยนกลับของสัญญาณหลังจากถูกสุ่มก็ยังคงเหมือนเดิมได้

จากที่กล่าวมาแสดงถึงการสนับสนุนทฤษฎีการสุ่มที่ว่าให้  $f_s > 2f_c$  นั่นก็ คือการกำจัดการซ้อนกันของสเปกตรัมซึ่งทำได้สองวิธี วิธีหนึ่งด้วยการใช้อัตราการสุ่มที่สูงพอและอีกวิธีหนึ่งคือ การทำการฟิลเตอร์ความถี่ของสัญญาณนาลอกก่อนการสุ่ม (anti alias filters) เพื่อให้แบนด์วิดท์ไม่เกินไปกว่า  $f_s/2$  ในทางปฏิบัติแล้วจะยังคงเกิด frequency folding ได้เสมอ จากส่วนฮาร์โมนิกส์ของสัญญาณรวมทั้งสเปกตรัมของสัญญาณรบกวนที่ยังคงอยู่แม้ว่าทำการฟิลเตอร์ก่อนหน้ามาแล้วก็ตาม การกำจัดการซ้อนกันของสเปกตรัมดังนี้ วิธีที่ได้ผลอีกก็คือ

พยายามให้การสุ่มสัญญาณเป็นไปอย่างรวดเร็วมากที่สุด ซึ่งปกติจะสูงกว่าความถี่ต่ำสุดตามทฤษฎี Sampling คือ  $2f_c$  เสมอ



รูปที่ 2.4 การเกิด Alias frequency จากการสุ่มด้วยความถี่ต่ำกว่า 2 เท่าของความถี่สัญญาณอินพุตรูปซายน์

ผลของการใช้อัตราการสุ่มที่ไม่เหมาะสมจะเกิดเป็นสัญญาณความถี่ต่ำกว่า เรียกว่า Alias Frequency เมื่อสัญญาณถูกเปลี่ยนกลับมาเช่นเดิมหลังจากถูกสุ่มแล้วแสดงในรูปที่ 2.4 จะเห็นว่าความถี่ alias อาจจะแตกต่างจากความถี่เดิมไปมาก

Anti alias filter จะช่วยลดสัญญาณในแถบความถี่ที่ทำให้เกิด alias frequency ในขณะที่ต้องไม่ทำให้เกิดความผิดเพี้ยนของสัญญาณในแบนด์ที่ใช้งานและไม่ลดความแม่นยำในการวัดโดยรวมอีกด้วย ในการใช้ Anti alias filter ปริมาณการขจัดความถี่สูงนั้นขึ้นอยู่กับ :


- ความถี่สูงสุดที่สนใจ
- อัตราการสุ่ม และ
- ความละเอียดของการแปลงสัญญาณ

ฟิลเตอร์ที่ใช้จึงอาจจะเป็นพาสซีฟฟิลเตอร์ แอคทีฟฟิลเตอร์ หรือ switched capacitor ฟิลเตอร์




### 2.2.2 เเดลตามอดูละชัน (Delta Modulation)


เดลตามอดูละชัน หรือ DM เป็นวิธีมอดูเลตสัญญาณอนาลอก โดยแปลงให้อยู่ในรูปของสัญญาณดิจิทัลเช่นเดียวกัน DM ก็อาศัยลักษณะที่สัญญาณอนาลอกที่ถูกสุ่มตัวอย่างมีซ้ำวสารที่ซ้ำซ้อนกันอยู่ และ DM นั้นจะใช้สัญญาณไบนารีเพียง 1 บิตในการระบุการเปลี่ยนแปลงระดับของสัญญาณสุ่มตัวอย่าง รูปที่ 2.5 แสดงลักษณะของการติดตามสัญญาณในระบบ DM นี้ ในรูปแสดงกรณีที่ขึ้นของการแควนไตซ์สอดคล้องกับการเปลี่ยนแปลงของสัญญาณมาก ในกรณีที่การเปลี่ยนแปลงของสัญญาณ มีความชันสูงกว่าขึ้นของการแควนไตซ์ก็จะเกิดสภาพที่การเข้ารหัสไม่สามารถติดตามการเปลี่ยนแปลงของระดับสัญญาณได้ ซึ่งเรียกสภาพดังกล่าวว่า เกิดการโอเวอร์โหลดทางความชัน (slope overload) รูปที่ 2.6 แสดงสภาพดังกล่าวนี้ รูปที่ 2.7 แสดงบล็อกไดอะแกรมของชุดเข้ารหัสและชุดถอดรหัสของระบบ DM นี้ ซึ่งจะเห็นได้ว่าเป็นระบบที่ค่อนข้างง่าย การทำงานก็จะเป็นดังนี้ คือ สัญญาณที่เข้ามาจะถูกเปรียบเทียบกับสัญญาณที่เข้ามาก่อนหน้านี้หนึ่งตัวอย่าง ถ้าสัญญาณที่เข้ามาใหม่สูงกว่าสัญญาณก่อนหน้านี้ สัญญาณขาออกจากชุดเข้ารหัสก็จะเป็น "1" ถ้าสัญญาณที่เข้ามาต่ำกว่าเดิม สัญญาณขาออกจากชุดเข้ารหัสก็จะเป็น "0" สำหรับชุดถอดรหัสทางภาครับ ก็นำสัญญาณดิจิทัลที่รับเข้ามาได้ไปให้กำเนิดสัญญาณพัลส์ที่เป็นบวกหรือเป็นลบตามรหัสที่รับเข้ามา เสร็จแล้วก็อินทิเกรตสัญญาณพัลส์นั้นไปเรื่อยๆ และเมื่อผ่านวงจรฟิลเตอร์ผ่านความถี่ต่ำแล้ว สัญญาณที่อยู่ในรูปขึ้นบันไดก็จะราบเรียบขึ้นและเข้าใกล้สัญญาณอนาลอกเดิม



รูปที่ 2.5 การเข้ารหัสสัญญาณในระบบ DM



รูปที่ 2.6 การเกิดโอเวอร์โหลตทางความชันในระบบ DM



รูปที่ 2.7 บล็อกไดอะแกรมของการเข้ารหัส และการถอดรหัสในระบบ DM

จากรูปที่ 2.6 จะเห็นได้ว่า สัญญาณรบกวนที่เกิดขึ้นได้ในระบบ DM นั้น มี 2 แบบด้วยกัน คือ สัญญาณรบกวนแบบเม็ด (granular noise) และสัญญาณรบกวนจากการเกิดโอเวอร์โหลตทางความชัน อันที่จริงการเกิดโอเวอร์โหลตทางความชันนั้นจะเกิดขึ้น เพราะอัตราการเปลี่ยนแปลงของสัญญาณตามเวลา สูงกว่าผลคูณของความถี่ของการสุ่มตัวอย่าง กับขั้นของการแควนไตซ์ หรือ

$$\left| \frac{dx(t)}{dt} \right| > q \cdot f_s \tag{1}$$

เพราะฉะนั้น เราจะสามารถลดขนาดของสัญญาณรบกวนจากการเกิดโอเวอร์โหลตทางความชันได้โดยการเพิ่ม  $f_s$  หรือใช้ค่า  $q$  ที่ใหญ่ขึ้น ค่า  $f_s$  ในกรณีนี้โดยทั่วไปก็จะสูงกว่าของกรณี PCM อยู่แล้ว ดังนั้นการเพิ่มค่า  $f_s$  เพียงอย่างเดียวก็จะทำให้อัตราการ

ส่งสัญญาณดิจิทัลต้องสูงขึ้นไปอีก สำหรับการขยายขนาดของ  $q$  นั้น ก็จะทำให้สัญญาณรบกวนแบบ เม็ดสูงขึ้น เพราะฉะนั้นจึงต้องทำการประนีประนอมระหว่างการเลือกค่า  $q$  และค่า  $f_c$  แต่เนื่องจากผลเสียของการเกิดโอเวอร์โวลตจทางความชันมีน้อยกว่าสัญญาณรบกวนแบบเม็ดเพราะ สัญญาณเบสแบนด์ที่ตีเทคกลับมาจะใกล้เคียงกับสัญญาณเดิมมากกว่า ดังนั้นในที่นี้จะพิจารณาผลกระทบของสัญญาณรบกวนแบบเม็ดเป็นหลักในกรณีของระบบ DM แบบเชิงเส้นนั้น อัตราการสุ่มตัวอย่างต้องสูงกว่าอัตราการสุ่มตัวอย่างของในควิสต์เสมอ และเมื่อใช้อัตราการสุ่มตัวอย่างสูงกว่าความถี่คัตออฟของฟิลเตอร์ของสัญญาณเข้ามากกว่า 6 เท่า จากการศึกษาของผู้เชี่ยวชาญหลาย ๆ คนพบว่า สัญญาณรบกวนแบบเม็ดจะมีขนาดแปรตามอัตราส่วนระหว่างความถี่คัตออฟของฟิลเตอร์ทางภาครับกับความถี่ในการสุ่มตัวอย่างในรูปต่อไปนี้

$$NQ = K \frac{(f_c) q^2}{f_s} \quad (2)$$

โดยที่  $f_c$  และ  $f_s$  เป็นความถี่คัตออฟของฟิลเตอร์ และความถี่ในการสุ่มตัวอย่างตามลำดับ สำหรับ  $K$  นั้นเป็นค่าคงที่ และมีค่าเท่ากับ 0.32 (นักวิชาการบางคนเสนอให้ใช้ค่า  $K = 0.18, 0.51$  แต่โดยทั่วไปใช้  $K = 0.32$ ) จากสมการ (1) และสมการ (2) นี้ เราจะสามารถหาค่า SQR ได้ดังนี้

ในกรณีที่  $x(t) = A \sin \omega t$  จะได้  $q = 2 f_A / f_s$  ซึ่งนำไปคำนวณ SQR ได้ดังนี้

$$\begin{aligned} SQR &= \frac{A^2 / 2}{K (f_c / f_s) (2 f_A / f_s)^2} \\ &= \frac{0.04 f_s^3}{f_c^2} \quad (3) \end{aligned}$$

ผลที่ได้ตามสมการ (3) นี้จะต้องระวังในประเด็นที่ว่า สมการ (3) นี้หามาได้จากสมมติฐานที่ว่าเราได้เลือกใช้ขั้นของการแควนไคส์เหมาะสมกับการเปลี่ยนแปลงของสัญญาณ ดังนั้น

ถ้าเราสามารถเลือกขึ้นของการแควนไตซ์ได้เหมาะสมตลอดเวลา (ซึ่งหมายถึงระบบนั้นจะต้องเป็น ADM) เราจะได้ผลตามสมการ (3) คือ ค่า SQR จะสูงขึ้นเมื่อความถี่  $f$  ต่ำลง แต่ถ้าขึ้นของการแควนไตซ์คงที่ที่ไม่สามารถสรุปเช่นนั้นได้ และข้อสังเกตอีกประการหนึ่งในการหาสมการ (3) ก็คือ เป็นการแควนไตซ์จากสัญญาณที่มีค่าแอมพลิจูดเป็น  $A$  แต่โดยทั่วไปค่าแอมพลิจูดนี้จะต้องครอบคลุมช่วงไดนามิกที่ต้องการ ดังนั้น ถ้าให้  $A_{min}$  และ  $A_{max}$  เป็นแอมพลิจูดของสัญญาณระดับต่ำสุดและระดับสูงสุดที่ต้องการเข้ารหัสตามลำดับ ช่วงไดนามิกหรือ DR จะเขียนได้เป็น  $DR = (A_{max}/A_{min})^2$  และเนื่องจากค่า SQR จะต่ำที่สุดที่แอมพลิจูด  $A_{min}$  และขึ้นของการแควนไตซ์ถูกกำหนดจาก  $A_{max}$  คือ  $q = 2 A_{max} (f/f_c)$  ดังนั้นเราจะกำหนดค่า SQR ที่ต้องการจากแอมพลิจูด  $A_{min}$  นี้ และเมื่อกำหนดค่า SQR ได้ ก็จะสามารถคำนวณอัตราการสุ่มตัวอย่าง  $f_c$  ได้โดยใช้สมการ (3) ซึ่งจะได้ผลดังนี้

$$SQR = \frac{fs^3 \cdot A_{min}^2}{Kfc \cdot (2 f_{max})^2}$$

$$fs = (25.3(DR)(f_c^2)(f_c)(SQR))^{1/3}$$

ดังนั้น ถ้าเราที่กำหนด SQR, DR และ  $f_c$  มาให้ ก็จะคำนวณหา  $f_c$  ได้ ยกตัวอย่างเช่น ถ้าให้ SQR = 26 dB (398 เท่า), DR = 30 dB (1000 เท่า) และ  $f_c = 3.4$  kHz และความถี่ของสัญญาณไซน์ที่ต้องการทำ DM แบบเชิงเส้นเป็น 800 Hz ก็จะคำนวณ  $f_c$  ได้ผลดังนี้

$$\begin{aligned} f_c &= (25.3(1000)(800^2)(3400)398)^{1/3} \\ &= 279 \text{ KHz.} \end{aligned}$$

ซึ่งหมายความว่า ถ้าเราใช้ 1 บิตต่อ 1 สัญญาณสุ่มตัวอย่าง ก็จะต้องใช้อัตราการส่งข้อมูลถึง 279 kbps ในสภาพเช่นนี้ ระบบ DM จะต้องส่งด้วยอัตราการส่งข้อมูลสูงกว่าระบบ PCM ซึ่งก็คือ ไม่ให้ผลดีแต่อย่างใดในด้านของอัตราการส่งข้อมูล


ข้อเสียอีกประการหนึ่งของระบบ DM แบบเชิงเส้น ก็คือ เมื่อกำหนดขึ้นของการ

แควนไคท์ เพื่อให้ได้ SQR ตามที่ต้องการสำหรับสัญญาณระดับต่ำที่สุด ก็จะทำให้สัญญาณระดับสูง ๆ มี SQR ดีเกินความจำเป็นไป ข้อเสียนี้ก็เกิดขึ้นในระบบ PCM แบบเชิงเส้น ซึ่งได้กล่าวไว้ก่อนหน้านี้เช่นเดียวกัน

ถึงแม้ระบบ DM จะมีข้อเสียที่ต้องใช้อัตราการสุ่มตัวอย่างสูง แต่ก็ยังมีข้ออยู่บ้าง เพราะความง่ายของชุดเข้ารหัสและถอดรหัสดังที่แสดงไว้ในรูปที่ 2.7 ในกรณีที่ต้องการลดอัตราการส่งสัญญาณดิจิทัลก็ทำได้โดยใช้ระบบ ADM วิธีการที่ใช้ก็คือ ทำการปรับขนาดของขั้นของการแควนไคท์ให้สอดคล้องกับการเปลี่ยนแปลงของระดับสัญญาณตลอดเวลา อุปกรณ์ที่ต้องใช้ในการเข้ารหัสและถอดรหัสก็จะยุ่งยากขึ้น แต่ก็จะสามารถลดอัตราการส่งสัญญาณดิจิทัลลงให้เหลือประมาณ 40 kbps ได้โดยที่สัญญาณเสียงนั้นมีคุณภาพดีทัดเทียมกับสัญญาณ PCM

### 2.3 การเปลี่ยนสัญญาณดิจิทัลกลับเป็นสัญญาณอนาลอก (Successive Approximation ADC)


วงจร ADC ชนิดนี้ได้รับความนิยมในงานประยุกต์ที่ต้องการความเร็วปานกลางและค่อนข้างสูง การจัดวงจรจะคล้ายกันแบบเคาท์เตอร์ ที่ทำงานในลักษณะการป้อนกลับ ซึ่งบล็อกไดอะแกรม ในรูปที่ 2.8 แสดงฟังก์ชันต่าง ๆ ใน ADC ชนิดนี้ คอมพาราเรเตอร์ จะคอยเปรียบเทียบเอาท์พุทจาก DAC กับอนาลอกอินพุท  $V_{in}$  เอาท์พุทจะไปควบคุม Successive Approximation register (SAR) ซึ่งเป็น ไอซี MSI (Medium Scale Integrated circuit) ที่ได้รับการออกแบบเป็นพิเศษเพื่อทำหน้าที่นี้โดยเฉพาะ



รูปที่ 2.8 บล็อกไดอะแกรมของ Successive Approximation ADC

ในรูปที่ 2.9 แสดงไทมิ่งไดอะแกรมของ ADC ที่มีระดับอนาล็อก 1 และ 2 ที่ระดับ 1 เมื่อ clock เข้าไป 1 ลูก จะทำให้ MSB (most significant bit) (บิต 4) เป็น 1 ทุกบิตอื่นยังคงเป็นศูนย์ DAC จะเปลี่ยนเอาต์พุตของ SAR เป็นอนาล็อกเปรียบเทียบกับสัญญาณอนาล็อกอินพุต ถ้าผลการเปรียบเทียบที่คอมพาราเตอ์บอกว่าน้อยกว่าอินพุตก็ให้คงบิตนั้นเป็น 1 ไว้ แต่ถ้ามากกว่าจะให้บิตนั้นเป็น 0 จากนั้นทำการทดสอบบิตถัดไปโดยทำให้เป็น 1 ไว้แล้วทดสอบบิตถัดไปตามกรรมวิธีดังกล่าวจนครบทุกบิตหรือจนกว่าเอาต์พุตจะต่างจาก  $V_{in}$  ไม่เกิน 1 LSB ในตัวอย่างแสดงการทำงานเมื่อ  $V_{in}$  ลดต่ำลงมาอีกระดับหนึ่งด้วยเช่นกัน

มีข้อจำกัดประการหนึ่งสำหรับการ conversion คือ สัญญาณอนาล็อกอินพุต จะต้องคงที่ในช่วงเวลาที่ทำการเปลี่ยนแปลงสัญญาณโดยเปลี่ยนได้ไม่เกิน 1/2 LBS ในช่วงสุดท้ายของการเปลี่ยนสัญญาณดิจิตอลเอาต์พุตจะออกมาชานกันทุกบิต แต่บางแบบจะให้เอาต์พุตออกมาในลักษณะอนุกรม



รูปที่ 2.9 Timing Diagram ของ SAR

วงจร ADC แบบนี้ สามารถทำงานได้สองโหมด คือโหมดที่ทำงานโดยอิสระ (Free run) และโหมดที่รอคำสั่ง start conversion จากภายนอก เวลาที่ใช้ในการเปลี่ยนสัญญาณเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ใช้  $(n+1)$  ลูกรของพัลส์ clock โดย clock ลูกรแรกจะใช้ในการรีเซ็ทรีจิสเตอร์ภายใน  
 สุ่มทำาส คุณภาพของระบบจะขึ้นอยู่กับคุณภาพของ DAC ในระบบเป็นอย่างไร

## 2.4 การมัลติเพล็กซ์แบบแบ่งเวลา (TIME DIVISION MULTIPLEXING)

ในระบบไทม์ดิวิชันมัลติเพล็กซ์ สัญญาณของแต่ละช่อง (channel) จะถูก  
 สุ่มตัวอย่าง (sampling) ด้วยอัตราความเร็วสม่ำเสมอ สัญญาณที่ถูกสุ่มตัวอย่างจะอยู่ในรูป  
 ของพัลส์ที่มีความกว้าง (duration) แคบ ๆ และมีขนาด (amplitude) เหมือนกับขนาดของ  
 สัญญาณในขณะที่สุ่มตัวอย่าง สัญญาณจากช่องอื่น ก็ผ่านการสุ่มตัวอย่าง (sampling)  
 เช่นเดียวกันแล้วถูกแบ่งตามเวลา ๆ หนึ่ง (time slot) เป็นของสัญญาณพัลส์จากช่องหนึ่งตาม  
 ด้วยสัญญาณพัลส์จากอีกช่องหนึ่งจนกว่าจะครบทุกช่อง ส่งเป็นอนุกรมด้วยความเร็วสูงกว่าความ  
 เร็วของสัญญาณพัลส์ การสุ่มตัวอย่างตามวิธีการที่กล่าวข้างต้นเรียกว่า การสุ่มตัวอย่างตาม  
 ธรรมชาติ (natural sampling) ที่ปลายทางจะมีเครื่องดีมัลติเพล็กซ์ (demultiplexer)  
 ทำการแยกพัลส์ที่สานกัน (interleave) ตอนส่ง ให้แยกออกเป็นพัลส์ของแต่ละช่องแยกไปตาม  
 ช่องของพัลส์อย่างถูกต้อง เพื่อความถูกต้องในการแยกพัลส์ที่ปลายทาง จึงต้องมีพัลส์สำหรับจับ  
 เวลาให้ตรงกัน (synchronization) รูปที่ 2.10 แสดงการพิจารณาของระบบไทม์ดิวิชัน  
 มัลติเพล็กซ์ จะเห็นได้ว่า ทางภาคส่งที่เป็นมัลติเพล็กซ์รวมสัญญาณพัลส์จากแต่ละช่องที่มีความ  
 เร็วต่ำ ส่งผ่านสายที่มีความเร็วสูง ที่ปลายทางเครื่องดีมัลติเพล็กซ์จะแยกพัลส์ไปตามช่องต่าง ๆ  
 อย่างถูกต้องตามต้องการ

สัญญาณพัลส์ที่ได้จากการสุ่มตัวอย่าง เรียกว่า พัลส์แอมพลิจูดโมดูเลชัน (pulses  
 amplitude modulation) จะเห็นได้ว่า ขนาดของพัลส์จะเปลี่ยนแปลงตามสัญญาณโมดูเลชัน  
 สัญญาณพัลส์จะเกิดในอัตราที่สม่ำเสมอ เวลาระหว่างพัลส์หนึ่งกับอีกพัลส์หนึ่งจะห่างพอสมควรเพื่อ  
 ป้องกันมิให้พัลส์เกิดซ้อนกัน เมื่อผ่านเครื่องกรองความถี่ผ่านต่ำในภาครับเวลาระหว่างพัลส์ 2  
 พัลส์นี้เรียกว่า การ์ดไทม์ (guard time)

อัตราการสุ่มตัวอย่าง (sampling rate) นี้เป็นไปตามอัตราการสุ่มตัวอย่าง  
 ของไนควิสต์ (nyquist sampling rate) ซึ่งกล่าวว่า เวลาการสุ่มตัวอย่าง  $t_s$  มีค่าเท่ากับ  
 $1/2$  เท่าของความถี่สูงสุด  $f_m$  ของสัญญาณโมดูเลชัน  $t_s = 1/(2f_m)$  อัตราการสุ่มตัวอย่างของ  
 ไนควิสต์  $t_s$  เป็นอัตราการสุ่มตัวอย่างที่น้อยที่สุดที่ให้สัญญาณกลับคืนครบถ้วนที่ภาครับ



รูปที่ 2.10 ระบบไทม์ดิวิชั่นมัลติเพล็กซ์

2.5 เฟสล็อกคูล (Phase Lock Loop = PLL)

คุณสมบัติของวงจร PLL คือ ทำให้ออสซิลเลเตอร์ที่สามารถออสซิลเลตได้หลาย ๆ ความถี่ ถูกล็อกไว้ ณ สภาวะหนึ่งที่มีความถี่ และมุมเฟสของสัญญาณตรงกับความถี่ และมุมเฟสมาตรฐานที่ใช้อ้างอิงซึ่งทำให้ออสซิลเลเตอร์มีความถี่เชิงตรงเช่นเดียวกับสัญญาณมาตรฐานได้

PLL ประกอบด้วยองค์ประกอบพื้นฐาน 3 ส่วนดังแสดงในรูปที่ 2.11 คือ

1. เฟสดีเทกเตอร์ (Phase Detector) หรือ คอมพาราเตอร์ (Comparator) ประกอบด้วย 2 อินพุต ที่รับสัญญาณมาจาก VCO ด้วยความถี่ของสัญญาณเท่ากับ  $f_o$  และออสซิลเลเตอร์ที่มีความถี่  $f_c$  เป็นตัวอ้างอิง เอาท์พุทเป็นตัวชี้ให้เห็นว่าสัญญาณ  $f_o$  มีเฟสเหมือนหรือแตกต่างจาก  $f_c$
2. โวลต์พาสฟิลเตอร์ (Low Pass Filter:LPF) หรือ วงจรกรองความถี่ต่ำผ่าน เป็นวงจร RC มีคุณสมบัติในการกำจัดสัญญาณไฟสลับของวงจรออสซิลเลเตอร์

ทั้ง 2 วงจรออกไปจากแรงดันเอาต์พุทของวงจรเฟสดีเท็คเตอร์ สัญญาณอินพุทที่เข้ามาที่วงจรมัลติเพล็กซ์นั้นเป็นสัญญาณไฟตรงผิดพลาด (error signal) พร้อมกับแรงดันไฟสลับกระแสเพิ่ม จะได้สัญญาณเอาต์พุทเป็นแรงดันไฟตรงที่กรองสัญญาณแล้ว เพื่อป้อนต่อไปยังวงจรขยายสัญญาณไฟตรงต่อไป

### 3. วงจรขยายสัญญาณไฟตรง (DC amplifier)


เป็นตัวเพิ่มระดับแรงดันไฟฟ้า เพื่อช่วยให้การควบคุมดีขึ้น เอาต์พุทของวงจรขยายสัญญาณจะจ่ายแรงดันไฟตรงตามระดับที่ต้องการเพื่อป้อนให้แก่แวลูแวลูในวงจร VCO

### 4. VCO

วงจร VCO ซึ่งความถี่ถูกควบคุมด้วยระดับแรงดันไฟฟ้าจากภายนอก ระดับแรงดันไฟฟ้าจากวงจรขยายสัญญาณจะล็อกให้ VCO มีความถี่ และเฟสเหมือนกับออสซิลเลเตอร์มาตรฐานวงจร PLL มีโหมดการทำงานของ VCO อยู่ทั้งหมด 3 โหมดด้วยกัน คือ ฟรีรันนิ่ง (Free running) แคล็ปเจอร์ (Capture) และโหมดล็อกอิน (Lock in) หรือแทร็กกิ้ง (Tracking) ถ้าความถี่  $f_{\text{out}}$  มีค่าแตกต่างจาก  $f_{\text{in}}$  มากวงจร PLL จะไม่สามารถถูกทำให้อยู่ในสภาวะล็อกได้ และเมื่อปราศจากการทำงานในสภาวะล็อกอินแล้ววงจร VCO จะกลับกลายเป็น ฟรีรันนิ่งออสซิลเลเตอร์ไป

#### 2.5.1 หลักการทำงานของวงจร PLL

ดังกล่าวมาแล้วว่า เฟสล็อกคัลเป็นระบบอิเล็กทรอนิกส์ ที่มีหลักการทำให้ความถี่เอาต์พุทของลูปมีลักษณะเป็นไปตามความถี่ของสัญญาณอินพุท โดยเปรียบเทียบกันระหว่างสัญญาณทั้งสอง ถ้าเฟสไม่ตรงกัน ก็จะมีแรงดันไฟฟ้าเกิดขึ้นเพื่อแก้ไขความถี่ของออสซิลเลเตอร์ใหม่ให้เฟสต่างกันน้อยลงและจะเป็นอย่างนี้ตลอดไปจึงทำให้เฟสล็อกกันอยู่ได้




รูปที่ 2.11 องค์ประกอบพื้นฐานของวงจรเฟสล็อกคูลูป

จากทฤษฎีเกี่ยวกับระบบควบคุม และการป้อนกลับ เฟสดีเท็คเตอร์ หรือเฟสคอมพาราเตอร์ LPF และวงจรถ่ายสัญญาณคลาดเคลื่อน (Error Amplifier) จะอยู่ในส่วนฟอร์เวิร์ด (Forward Path) และ VCO อยู่ในส่วนป้อนกลับ (Feedback Path) จากรูปเมื่อยังไม่มีสัญญาณอินพุตป้อนในระบบแรงดันไฟฟ้าควบคุม :  $V_d(t)$  จะเป็นศูนย์ VCO จะทำงานตามความถี่  $f_o$  ที่ตั้งไว้ซึ่งเรียกว่า ความถี่ศูนย์กลาง (Center frequency) หรือความถี่ฟรีรันนิ่ง (Free running Frequency) ถ้ามีสัญญาณอินพุตป้อนให้ระบบเฟสคอมพาราเตอร์จะทำการเปรียบเทียบเฟสและความถี่ของสัญญาณ VCO กับอินพุตแล้วสร้างแรงดันไฟฟ้าคลาดเคลื่อน :  $V_e(t)$  ซึ่งสัมพันธ์กับความต่างเฟสและความถี่ของสัญญาณทั้งสอง แรงดันไฟฟ้าคลาดเคลื่อนนี้จะถูกรองใน LPF ให้ความถี่ต่ำเท่านั้นผ่านไปได้ จากนั้นจะขยายแล้วป้อนให้ VCO ในลักษณะเช่นนี้ แรงดันไฟฟ้าควบคุม  $V_d(t)$  จะไปบังคับให้ความถี่ของ VCO แปรไปในทิศทางที่ลดความแตกต่างระหว่างความถี่  $f_o$  กับความถี่  $f_{in}$  ลงจากนั้นด้วยคุณสมบัติการป้อนกลับของเฟสล็อกคูลูป ถ้าความถี่อินพุต ( $f_{in}$ ) ใกล้เคียงกับ  $f_o$  ก็จะทำให้ VCO ชิงโครไนซ์ หรือล็อกกับสัญญาณอินพุต แต่เฟสแตกต่างกันเล็กน้อย เฟสที่ต่างกันนี้จะทำให้ความถี่ฟรีรันนิ่งของ VCO เลื่อนเข้าไปใกล้ไปหาความถี่สัญญาณอินพุต  $f_{in}$  เพื่อรักษาสภาพการล็อกเอาไว้ให้ได้ ด้วยความสามารถในการปรับสภาพตัวเองให้ถูกต้องได้ของระบบ ขณะถูกล็อกของวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อยู่ในสภาวะล็อกจะทำให้ลูบสามารถตามรอยการเปลี่ยนแปลงความถี่ของสัญญาณอินพุตได้ ซึ่งช่วงความถี่โดยตลอดที่ลูบสามารถคงการล็อกกับสัญญาณอินพุตไว้ได้นี้เราเรียกว่า พิสัยในภาวะล็อก (Locked Range) ของระบบ ส่วนช่วงความถี่โดยตลอดซึ่งลูบสามารถเข้ายึดการล็อกกับสัญญาณอินพุต (เริ่มล็อก) ได้เรียกว่าพิสัยการเข้าสู่ภาวะล็อก (Captured Range) ของระบบและพิสัยนี้จะไม่กว้างไปกว่า พิสัยในภาวะล็อกอย่างแน่นอน



รูปที่ 2.12 ทรานส์เฟอ์คาร์แรกเตอร์วิสติก ระหว่างความถี่กับระดับแรงดันไฟฟ้าเฟสล็อกคูป (ก) เมื่อเพิ่มความถี่สัญญาณอินพุต (ข) เมื่อลดความถี่สัญญาณอินพุต

### 2.5.2 การเข้าสู่สภาวะล็อกและภาวะขณะที่เฟสล็อก

จากรูปที่ 2.12 แสดงถึงทรานส์เฟอ์คาร์แรกเตอร์วิสติกของเฟสล็อก ระหว่างความถี่กับแรงดันไฟฟ้าที่เกิดขึ้นในลูบ ในตอนแรกเราจะพิจารณาสภาวะขณะที่ลูบยังไม่ได้อยู่ในสภาวะล็อกก่อน โดยเฟสคอมพาราเตอร์ จะเป็นตัวผสมสัญญาณอินพุตเข้ากับสัญญาณ VCO ทำให้เกิดทั้งผลบวก ( $f_c + f_o$ ) และผลต่าง ( $f_c - f_o$ ) ของสัญญาณทั้งสอง อย่างไรก็ตามในช่วงแรกทั้งผลบวกและผลต่างของสัญญาณทั้งสอง ( $f_c + f_o$ ) ยังอยู่นอกขอบเขตของ LPF ที่จะตอบสนองได้ จึงถูกกรองทิ้งไปหมดไม่มีสัญญาณไหลภายในลูบ ดังนั้นในสภาวะนี้ VCO จะยังคงทำงานที่ความถี่เริ่มต้นเดิม คือ ความถี่ฟรีรันนิ่ง ( $f_o$ )

ต่อมาเมื่อความถี่อินพุตเข้าใกล้ความถี่ของ VCO คือเท่ากับ  $f(s)$  ดังรูปความถี่ผลต่าง ( $f_c - f_o$ ) จะลดลงเข้าใกล้ขอบเขตของความถี่ที่ LPF สามารถตอบ

สนองได้ ดังนั้นในช่วงนี้บางส่วนของสัญญาณผลต่าง จะผ่าน LPF ไปได้ ซึ่งจะไปขับ VCO ให้มีความถี่เข้าหาสัญญาณอินพุท ( $f_{in}$ ) ในขณะที่ความถี่ผลต่าง ( $f_{in}-f_o$ ) จะลดลงเรื่อย ๆ (เนื่องจาก VCO ถูกขับให้มีความถี่เข้าใกล้  $f_{in}$  มากขึ้น) ทำให้สัญญาณที่ส่งผ่าน LPF มีผลต่อ VCO มากขึ้น ความถี่ของ VCO ก็จะยิ่งเข้าใกล้  $f_{in}$  จนในที่สุด ลูบก็เข้าสู่สภาวะเฟสล็อกได้ เมื่อ  $f_{in}=f_o$

ตอนที่ระดับแรงดันคลาดเคลื่อน :  $V_{d}(t)$  เริ่มผ่าน LPF ได้แสดงว่า ลูบเริ่มตรวจจับ (Capture) ได้ (เราสังเกตได้จาก VCO จะเริ่มเปลี่ยนความถี่ไปเพราะเฟ็งจะมีแรงดันไฟฟ้าผ่านเข้ามาจับเป็นครั้งแรก) จากนั้นแรงดันไฟฟ้าควบคุม :  $V_{d}(t)$  จะทำให้ความถี่  $f_o$  ของ VCO เปลี่ยนเข้าใกล้  $f_{in}$  ยิ่งขึ้น และในที่สุดความถี่ทั้งสองก็จะเท่ากับ ( $f_o=f_{in}$ ) ที่สภาวะนี้เรียกว่า ลูบอยู่ในภาวะล็อก (in lock)

ในขณะที่ลูบอยู่ในภาวะล็อก แรงดันไฟฟ้าคลาดเคลื่อน :  $V_{d}(t)$  ซึ่งเกิดจากความต่างเฟสดังที่กล่าวมาแล้ว โดยเฉลี่ยจะมีค่าค่อนข้างคงที่ ทำให้แรงดันไฟฟ้าควบคุม :  $V_{d}(t)$  ซึ่งได้จากค่าเฉลี่ยของแรงดันไฟฟ้าคลาดเคลื่อน :  $V_{d}(t)$  มีค่าคงที่ไปด้วย เพื่อเป็นแรงดันไฟตรง ขับให้ VCO มีความถี่เท่ากับความถี่ของสัญญาณอินพุทอยู่ตลอดเวลา

ตอนที่ลูบเริ่มล็อกกับสัญญาณอินพุท ความถี่ของ VCO จะลดลงก่อน จากนั้นไปเมื่อเพิ่มความถี่  $f_{in}$  ขึ้นการล็อกจะขึ้นอยู่กับความสามารถของ VCO ที่จะเปลี่ยนความถี่ไป โดยมีความลาดชัน (slope) ของการเปลี่ยนแปลงระหว่างความถี่ กับแรงดันไฟฟ้าควบคุม :  $V_{d}(t)$  เท่ากับ  $1/k_o$  ( $k_o$  : Conversion Gain ของ VCO มีหน่วยเป็นเรเดียน/วินาที/โวลต์) และเมื่อเพิ่มความถี่ไปจนถึงความถี่ศูนย์กลาง= $f_o$  แรงดันไฟฟ้าควบคุม :  $V_{d}(t)$  จะมีค่าเป็นศูนย์โวลต์ ลูบจะตามรอยสัญญาณอินพุทไปจนกระทั่งถึงความถี่  $f_{2}$  ซึ่งเป็นความถี่สูงสุดของพิสัยในสภาวะล็อก แล้วก็หลุดจากสภาวะล็อกไป แรงดันไฟฟ้าคลาดเคลื่อน :  $V_{d}(t)$  จะมีค่าเท่ากับศูนย์

หลังจากนั้น ถ้าลดความถี่สัญญาณอินพุทลงมากก็จะเกิดวัฏจักรขึ้นอีกดังแสดงในรูปสัญญาณจะเริ่มกลับเข้าสู่การตรวจจับของลูบอีกที่  $f_{1}$  และลูบจะตามรอยสัญญาณอินพุทได้แค่ถึง  $f_{2}$  ช่วงความถี่จาก  $f_{1}$  ถึง  $f_{2}$  นี้เรียกว่า พิสัยการเข้าสู่ภาวะล็อก (Capture range) และช่วงความถี่จาก  $f_{2}$  กับ  $f_{1}$  เรียกว่า พิสัยในการล็อก หรือ locked range จากรูป คือ

$$f_3 - f_1 = 2 f_c = \text{Capture Range}$$

$$f_2 - f_4 = 2 f_L = \text{Locked Range}$$

จากทรานส์เฟอ์คาร์แแรกเตอร์ริสติก เราสามารถกำหนดความถี่ศูนย์กลางให้ลู่ได้ โดยการตั้งความถี่ฟรีรันนิ่งที่ VCO และลูจะตอบสนองเฉพาะความถี่ของสัญญาณที่อยู่ในช่วงจาก  $f_c$  ถึง  $f_c$  หรือ  $f_L$  เท่านั้น ทั้งนี้ขึ้นอยู่กับเงื่อนไขที่ว่าลูจะเริ่มต้นด้วยการลอคหรือไม่ ในทางปฏิบัติ การใช้งานของเฟสล็อกคูลูปโดยมาก ต้องการ VCO ที่มีคุณสมบัติในการแปลงแรงดันไฟฟ้าให้เป็นความถี่ที่มีลักษณะเป็นเชิงเส้น (Linear) อย่างแท้จริงด้วย เพื่อประโยชน์ในการตามรอยสัญญาณอินพุต

#### พิสัยการเข้าสู่สภาวะลอค (Capture Range)

นิยามได้ว่า คือ พิสัยความถี่ที่มีศูนย์กลางอยู่ที่ความถี่เริ่มต้นของ VCO (คือความถี่ฟรีรันนิ่งที่ตั้งไว้) ตลอดพิสัยนี้ ลูสามารถดึงเข้าสู่การลอคกับสัญญาณอินพุตได้ พิสัยการเข้าสู่สภาวะลอคนี้อาจเรียกได้อีกอย่างหนึ่งว่า Lock-in range ก็ได้ ซึ่งเป็นการวัดว่าสัญญาณอินพุตจะต้องมีความถี่ใกล้เคียงกับศูนย์กลางของ VCO :  $f_c$  มากน้อยเพียงใด ลูจึงจะเข้าสู่สภาวะลอคได้ Lock-in range นี้จะเป็นครึ่งหนึ่งของ capture range (หรือเท่ากับ  $F_c$ )

Capture Range ก็ถือว่าเป็นความถี่ใด ๆ ที่อยู่ภายใน Lock range และขึ้นอยู่กับขอบเขตของ LPF กับอัตราขยายลูปิด (Close-Loop gain) ของระบบซึ่งความสามารถของลูในการเกาะจับกับสัญญาณอินพุตนี้จะ เป็นคุณสมบัติที่แสดงถึงคุณสมบัติการเลือก (Selectivity) ความถี่ของลูด้วย

#### พิสัยในสภาวะลอค (Lock Range)

คือ พิสัยความถี่ที่มีศูนย์กลางอยู่ที่ความถี่ฟรีรันนิ่งตลอดพิสัยนี้ ลูสามารถตามรอยสัญญาณอินพุตได้ในขณะที่ลูอยู่ในสภาวะลอค พิสัยในสภาวะลอคหรือ Lock Range นี้ อาจเรียกว่า tracking range หรือ hold-in range ก็ได้ ซึ่งมีความหมายว่า ความถี่ของลูสามารถจะไกลห่างออกไปจากความถี่ศูนย์กลางได้เท่าไร tracking range มีค่าเป็นครึ่งหนึ่งของ Lock Range หรือเท่ากับ  $f_L$

## 2.6 วงจรกรองความถี่ต่ำ (ACTIVE FILTER)

แอกทีฟฟิลเตอร์ ทำหน้าที่กรองความถี่สัญญาณ เป็นวงจรที่ประกอบด้วยภาคขยาย เช่น ทรานซิสเตอร์ หรือ ไอซี และ เน็ตเวอร์ค เลือกความถี่ (Frequency Selective network) จำพวก ตัวต้านทาน กับ คาปาซิเตอร์ วงจรให้ผ่านได้เฉพาะสัญญาณในช่วงความถี่ที่กำหนด ขณะเดียวกันจะขวางกั้น (block) หรือลดทอนสัญญาณ นอกเหนือช่วงความถี่ดังกล่าวมิให้ปรากฏที่ เอาท์พุท

กล่าวโดยทั่วไป ฟิลเตอร์ แบ่งออกเป็นหลายรูปแบบ

1. ฟิลเตอร์ ชนิด อนาลอก หรือ ชนิด ดิจิตอล
2. ฟิลเตอร์ ประเภท พาสซีฟ หรือ แอกทีฟ
3. ฟิลเตอร์ ย่านความถี่เสียง (Audio Frequency) หรือ ย่านวิทยุ (Radio Frequency)

อนาลอก ฟิลเตอร์ ออกแบบมาเพื่อใช้กับสัญญาณ อนาลอก ส่วน ดิจิตอล ฟิลเตอร์ ใช้งานกับสัญญาณอนาลอก โดยอาศัยเทคนิคทาง ดิจิตอล มาช่วย ถ้าคำนึงถึงชิ้นส่วน (element) ที่นำมาประกอบเป็นวงจร ฟิลเตอร์ แบ่งออกเป็นประเภท พาสซีฟ และแอกทีฟ ชิ้นส่วนวงจรที่ใช้ใน พาสซีฟฟิลเตอร์ ได้แก่ ตัวต้านทาน, คาปาซิเตอร์ และ ขดลวด ส่วนแอกทีฟฟิลเตอร์ประกอบด้วยตัวขยายสัญญาณจำพวก ทรานซิสเตอร์ หรือ ไอซี ในรูปออปแอมป์ และ ตัวต้านทาน และ คาปาซิเตอร์ ทำงานร่วมกัน ตัวต้านทาน , คาปาซิเตอร์ และขดลวด ถือว่าเป็นชิ้นส่วนประเภท พาสซีฟฟิลเตอร์ การจะเลือกใช้ชิ้นส่วนชนิดใดนั้น ขึ้นอยู่กับย่านความถี่สัญญาณที่ต้องการให้วงจร ฟิลเตอร์ ทำงาน ยกตัวอย่าง อาร์ซีฟิลเตอร์ ใช้กับย่านความถี่เสียง (Audio Frequency) หรือ ใช้ในย่านความถี่ต่ำ (Low Frequency) ขณะที่แอล ซีฟิลเตอร์ หรืออาจจะกล่าวไปถึง คลิสตอล ฟิลเตอร์ เหมาะที่จะใช้ในย่านความถี่วิทยุ (Radio Frequency) หรือย่านความถี่สูง (High Frequency) และโดยเฉพาะอย่างยิ่ง เนื่องจากค่า Q (Figure of merit) ที่สูงของตัว คริสตอล ทำให้คริสตอลฟิลเตอร์ มีเสถียรภาพที่ความถี่สูงมาก ๆ ดีกว่า แอลซีฟิลเตอร์ อีกด้วย

ในโครงการนี้ เราจะทำการวิเคราะห์และออกแบบ อาร์ซี-แอกทีฟฟิลเตอร์ ชนิด อนาลอก ในย่านความถี่เสียง 4 KHz อาศัย ออปแอมป์ เราไม่นำขดลวด มาใช้ย่านความถี่เสียง เพราะย่านความถี่ต่ำเช่นนี้ ขดลวด มีขนาดใหญ่ ลื่นเป็ลื่องกำลังงานในตัวมาก มีราคาแพงตามขนาด และยังกระจายสนามแม่เหล็กออกไปรอบ ๆ ตัวรบกวนชิ้นส่วนหรืออุปกรณ์ข้างเคียง

ข้อดีของแอกทีฟฟิลเตอร์ที่คิดว่าพาสซีฟฟิลเตอร์

ข้อดีที่เหนือกว่า มีดังนี้

1. การปรับอัตราขยายและปรับความถี่เป็นอิสระต่อกัน

เราสามารถจัดค่าอัตราขยายของ ออปแอมป์ ชดเชยกับอัตราลดทอน สัญญาณของวงจรวอร์ชี่ หรือเพิ่มอัตราขยายของวงจรวอร์ชี่ทั้งหมด ด้วยการจัดค่าขึ้นส่วนอุปกรณ์ใน ส่วนของวงจรวอร์ชี่ และ การปรับเปลี่ยนความถี่ก็อยู่ที่ค่า อาร์ชี่ เท่านั้น

2. ไม่มีปัญหา โทลด์ดิง (Loading)

จากการที่ออปแอมป์ มีคุณสมบัติของอินพุทอิมพีแดนซ์สูง และเอาต์พุทอิมพีแดนซ์ ต่ำ วงจรวอร์ชี่แอกทีฟฟิลเตอร์ อาศัยออปแอมป์ จึงไม่เกิดปัญหา โทลด์ดิง (Loading) กับเอาต์พุท และ อินพุทของวงจรวอร์ชี่ จุดที่นำ แอกทีฟฟิลเตอร์ เข้าไปต่อ

3. ราคาถูก

แอกทีฟฟิลเตอร์มีราคาถูกกว่าพาสซีฟฟิลเตอร์ เพราะไม่ต้องอาศัยขดลวดที่มี ราคาแพงและยังใช้ออปแอมป์ซึ่งในปัจจุบันราคาในท้องตลาดถูกมาก


คุณสมบัติเช่นนี้ของวงจรวอร์ชี่แสดงให้เห็นดังกราฟการตอบสนองเชิงขนาดของสัญญาณ (Amplitude response) ซึ่งเป็นการพล็อต (Plot) ระหว่าง ขนาดของสมการทรานเฟอร์ ฟังก์ชัน  $H(s)$  (Transfer function) กับความถี่  $\omega$  (เรเดียน/วินาที) หรือความถี่  $f$  (Hz) โดยที่  $2 f$  และที่ทุกความถี่จะได้ว่า

$$H(s) = \frac{V_2(s)}{V_1(s)}$$

โดยที่  $V_2$  เป็นแรงดันเอาต์พุท และ  $V_1$  เป็นแรงดันอินพุท


สำหรับเส้นกราฟที่แสดงดังรูปที่-2:16 นั้น เส้นประแสดงถึงการตอบสนองเชิงขนาดของสัญญาณในทางอุดมคติ ส่วนเส้นทึบที่เหลือนแสดงถึงการตอบสนองเชิงขนาดของสัญญาณในการใช้ งานจริง ซึ่งสามารถแสดงคุณลักษณะเฉพาะได้ใกล้เคียงผลตอบสนองทางอุดมคติมากที่สุด ค่า  $\omega_c$  (แปลงเป็น  $f_c$  ในหน่วย Hz ได้โดยใช้  $f_c = \omega_c/2$ ) เป็นความถี่คัทออฟ (Cutoff frequency) กำหนดที่จุด  $|H(j\omega)|$  มีค่า  $1/2$  หรือ  $0.707$  เท่าของค่าแอมพลิจูดสูงสุด ในที่ นี้แสดงด้วยค่า  $A$  ความถี่ในช่วงย่านที่สามารถผ่านได้อยู่ในช่วง  $0 < \omega < \omega_c$  และความถี่ที่เกินจาก

$\omega_c (\omega > \omega_c)$  จะไม่สามารถผ่านไปได้



รูปที่ 2.13 แสดงผลตอบสนองแอมพลิจูดของกรองความถี่ต่ำ

เราอาจจะพล็อตกราฟแสดงการตอบสนองเชิงขนาดของสัญญาณอ็กรูปแบบหนึ่ง คือ ระหว่างแอมพลิจูดในหน่วยเดซิเบล (dB) ในที่นี้แทนด้วย กับค่าความถี่  $\omega$  หรือ  $f$  ซึ่งอาจจะใช้เป็น  $\log$  หรือ  $\log f$  และจากรูปกราฟที่พล็อตไว้ในรูปที่ 2.17 จะเห็นจุดคัทออฟ (Cutoff point) สัมพันธ์กับ คัดจากจุดที่ค่า ลดลงจากเดิมไป 3 dB



รูปที่ 2.14 แสดงผลตอบสนองในหน่วย dB


สมการโพลีโนเมียลอันดับที่สอง (Second-order polynomial function) สามารถเทียบเคียงคุณลักษณะเฉพาะของวงจรกรองความถี่ต่ำทางอุดมคติ โดยการหาออกมาในรูปสมการทรานเฟอร์ ฟังก์ชัน ดังนี้

$$\frac{V_2(s)}{V_1(s)} = \frac{K}{s^2 + as + b} \quad (4)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่  $a$  และ  $b$  เป็นค่าคงที่ที่กำหนดขึ้น และ  $K$  เป็นค่าคงที่ ส่วนอันดับที่สอง (Second-order) ได้มาจากกำลังสูงสุดของสมการโพลีโนเมียลของตัวส่วนหรือตัวหารนั่นเอง ในกรณีของสมการทรานเฟอร์ ฟังก์ชันที่อันดับสูงกว่านี้หาได้โดยสมการที่ (4) เช่นเดียวกัน เพียงแต่ตัวหารเป็นนิพจน์ที่มีกำลังสูงสุดตามอันดับนั้น ๆ และสามารถหาอัตราขยายของวงจรรองความถี่ต่ำ โดยกำหนดให้  $s$  ในสมการทรานเฟอร์ ฟังก์ชันเป็นศูนย์ ดังนั้นจากสมการที่ (4) จะได้อัตราขยายมีค่าเป็น  $K/b$

การใช้อุปกรณ์แอกทีฟแทนขดลวดเหนี่ยวนำในวงจรรองความถี่ต่ำนั้นมีด้วยกันหลายวิธี ในหนังสือเล่มนี้จะใช้วิธีของ Sallen และ Key ซึ่งจะใช้อุปกรณ์แอกทีฟประเภทออปแอมป์ วงจรรองความถี่ต่ำอันดับที่สองแบบ Sallen และ Key แสดงไว้ดังรูปที่ 2.18 โดยเลือกค่าตัวต้านทานและตัวเก็บประจุที่เหมาะสมเพื่อให้ได้ค่า  $a$  และ  $b$  ที่กำหนดขึ้นในสมการที่ (4) ส่วน  $R_3$  และ  $R_4$  ที่ต่อไว้ในวงจรร่วมกับออปแอมป์ประกอบกันขึ้นเป็นวงจรควบคุมแหล่งจ่ายแรงดัน ด้วยค่าแรงดัน (Voltage Controlled Voltage Source : VCVS) ดังนั้นจะเรียกวางจร Sallen และ Key เป็นวงจร VCVS แบบหนึ่งก็ได้



รูปที่ 2.15 แสดงวงจรรองความถี่ต่ำอันดับที่สอง

วงจรรองความถี่อันดับที่สูงกว่านี้สามารถประกอบขึ้นได้โดยการนำวงจรรองความถี่อันดับที่สองมาต่อกันหลาย ๆ ชุด ตัวอย่างเช่น วงจรรองความถี่ต่ำอันดับที่สี่ ประกอบขึ้นโดยการนำวงจรรองความถี่ต่ำอันดับที่สองจำนวน 2 ชุด ดังรูปที่ 2.18 มาประกอบเข้าด้วยกัน ทำการวิเคราะห์วงจรตามรูปที่ 2.18 จะได้ค่าต่าง ๆ ที่ทำให้สมการที่ (4) เป็นจริง ดังนี้

$$K = \frac{u}{R_1 R_2 C C_1}$$

$$a = \frac{1}{R_2 C_1} (1-u) \frac{1}{R_1 C} + \frac{1}{R_2 C} \quad (5)$$

$$b = \frac{1}{R_1 R_2 C C_1}$$

โดยที่  $u = \frac{1+R_4}{R_3}$

ค่า  $u$  เป็นค่าอัตราขยายของวงจร VCVS ซึ่งจะเป็นอัตราขยายของวงจรรองความถี่ต่ำ เพราะค่า  $K/b = u$


### 2.6.1 วงจรกรองความถี่ต่ำ แบบบัตเตอร์เวิร์ทอันดับที่สี่ (Low - Pass Butterworth Filter, Fourth Order)

เป็นวงจรกรองความถี่ที่มีคุณลักษณะเฉพาะ (Characteristic) ใกล้เคียงกับวงจรกรองความถี่ต่ำทางอุดมคติ โดยยอมให้ช่วงความถี่ที่ผ่านได้มีค่าแอมพลิจูดเท่าเทียมตลอดย่านที่ยอมให้ผ่านได้ โดยที่การตอบสนองเชิงขนาดของสัญญาณ (Amplitude response) มีค่าตามสมการดังนี้

$$\left| H(j\omega) \right| = \frac{K}{1+(\omega/\omega_c)^{2n}} \quad (6)$$

โดยที่  $n$  เป็นค่าอันดับ (Order) ของวงจรกรองความถี่และตามรูปที่ 2.19 แสดงให้เห็นว่า วงจรกรองความถี่ที่สามารถที่จะปรับปรุงคุณลักษณะเฉพาะ เกี่ยวกับการตอบสนองเชิงขนาดของสัญญาณให้ดีขึ้นโดยใช้การเพิ่มค่า  $n$  จะได้อธิบายกรณีค่า  $n=2$  และ  $n=4$  ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.16 แสดงผลตอบสนองของกรณีบัตเตอร์เวิร์ท

วงจรรองความถี่แบบบัตเตอร์เวิร์ทมีข้อดี คือ สามารถให้ผลตอบสนองเชิงขนาดของสัญญาณได้เท่าเทียมกันตลอดย่านความถี่ที่ต้องการ




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 3

#### การทดลองและผลการทดสอบ

ในส่วนของโครงการทั้งหมดนี้ ได้ทำการออกแบบระบบมาให้มีลักษณะการส่งสัญญาณอนาลอก มี 4 ช่องสัญญาณ ซึ่งแต่ละช่องสัญญาณจะทำการแปลงสัญญาณเป็นดิจิทัลก่อน แล้วนำสัญญาณดิจิทัลแต่ละช่องสัญญาณมาทำการมัลติเพล็กซ์แบบแบ่งเวลาแล้ว เมื่อถึงด้านรับให้ทำการดีมัลติเพล็กซ์และแปลงสัญญาณดิจิทัลกลับเป็นสัญญาณอนาลอกแล้ว นำมาทำการผ่านวงจรกรองความถี่ต่ำอีกทีหนึ่ง



รูปที่ 3.1 แสดงส่วนของโครงการ

#### 3.1 เเดลตามอดูเลชัน (delta modulation)

จากการทดลองในโครงการนี้ ได้ใช้ไอซีสำเร็จรูปในการแปลงสัญญาณอนาลอกเป็นดิจิทัลเป็นชนิด เเดลตามอดูเลชัน ใช้ไอซีเบอร์ MC 3417 เป็นชนิดซีวีเอสดี (continuous variable slope delta modulation and demodulator)


ข้อจำกัดของวิธีการเเดลตามอดูเลชัน คือ แถบกว้างความถี่ใช้งาน ซึ่งถูกจำกัด โดยความถี่สัญญาณนาฬิกา และจะสูงกว่าความถี่สูงสุดของสัญญาณอินพุตมากกว่า 2 เท่าขึ้นไป อีกอันหนึ่ง คือ ความเร็วของการเปลี่ยนแปลงความสูงของสัญญาณ หรือ ไดนามิกส์เรนจ์ (dynamic range) ระบบเเดลตามอดูเลชันธรรมดา มีค่าไดนามิกส์เรนจ์ที่แคบ จำเป็นต้องมีส่วนเพิ่มเติมทำหน้าที่ขยายไดนามิกส์เรนจ์ให้กว้างขึ้น โดยการควบคุมอัตรากรขยายของ อินทิเกรเตอร์ (integrator) เพื่อให้ตอบสนองต่อสัญญาณที่มีความชันมาก ๆ ได้ทัน ระบบนี้มีชื่อเรียกใหม่ว่า

ระบบเดลต้ามอดูเลชันแบบเปลี่ยนแปลงความชันต่อเนื่อง หรือ CVSD (continuous variable slope delta modulation)

ระบบ CVSD ทั้งส่วนแปลงจากอนาลอกเป็นดิจิตอลและส่วนแปลงกลับจากดิจิตอลเป็นอนาลอก แสดงในบล็อก รูปที่ 3.2 และ 3.3 ตามลำดับ วิธีการของ CVSD ก็คือ มีการตรวจระดับสัญญาณ โดยอาจใช้วิธีการจัดให้มีรีจิสเตอร์ (register) สำหรับเก็บข้อมูลดิจิตอลล่าสุดจำนวน 3- ถึง 4 บิต แล้วตรวจดูว่า เป็น "0" ทั้งหมด หรือ "1" ทั้งหมด หรือไม่ ถ้าใช่ แสดงว่าขณะนี้อัตราการขยายให้สูงขึ้นเฉพาะในช่วงนั้น ในส่วนของการแปลงกลับ ก็จะมีการทำงานในลักษณะเดียวกัน คือ มีรีจิสเตอร์ตรวจดูข้อมูล ว่า เป็น "0" ทั้งหมด หรือ "1" ทั้งหมด หรือไม่ แล้วจัดการควบคุมอัตราการขยายของอินทิเกรเตอร์ให้สอดคล้องกัน


สำหรับบิตเรท (bit rate) หรือ อัตราเร็วของข้อมูลสำหรับวิธีการเดลต้ามอดูเลชัน มีความถี่เท่ากับความถี่สัญญาณนาฬิกา เสียงพูดในระบบโทรศัพท์ มีแถบความถี่กว้าง 4 กิโลเฮิรตซ์ ต้องใช้ความถี่นาฬิกา 16 กิโลเฮิรตซ์ ได้ข้อมูลดิจิตอลที่มีบิตเรท 16 กิโลบิตต่อวินาที

ในโครงการนี้จะใช้ ไอซีเบอร์ MC 3417 ของโมโตโรล่าร์ เป็นซีวีเอสดีมอดูเลชันและดีมอดูเลเตอร์ตัวเดียว ทำหน้าที่ทั้งแปลงสัญญาณอนาลอกเป็นดิจิตอล และแปลงกลับจากดิจิตอลเป็นอนาลอกมาใช้กับระบบสื่อสารสมัยใหม่ที่เป็นระบบดิจิตอล



รูปที่ 3.2 บล็อกแผนผังการทำงานของซีวีเอสดี

ในการแปลงจากสัญญาณอนาลอกเป็นดิจิตอล



รูปที่ 3.3 บล็อกแผนผังการทำงานของซีวีสดี  
ในการแปลงกลับจากสัญญาณดิจิทัลเป็นอนาลอก

ข้อได้เปรียบของ DM นั้นคือ สร้างง่าย และให้เอาท์พุทออกมาเป็น serial เลข  
ข้อจำกัดของ DM คือ ความเที่ยงตรงในการเปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิทัลด้วย bit  
rate ที่จำกัด ดังนั้น อนาลอกอินพุทจึงต้องมีการจำกัดทั้ง bandwidth และ amplitude  
สำหรับความถี่ จะจำกัดจุดสูงของความถี่อินพุท ไม่ให้มากเกินไปกว่าที่จะ encode ได้ ส่วน  
amplitude นั้นจะจำกัดทั้งสูงสุดและต่ำสุด เพราะ amplitude ค่าต่ำสุดต้องไม่ต่ำกว่าระดับ  
ของ noise ที่ DM สร้างขึ้นขณะไม่มีสัญญาณอินพุท สำหรับ delta modulator แบบธรรมดา  
แล้วพบว่ามันไดนามิคเรนจ์ต่ำ และมีระดับของ noise คงที่

สำหรับวงจร continuous variable slope นั้นมีจุดประสงค์ เพื่อเพิ่ม  
ไดนามิคเรนจ์ ซึ่งทำได้โดยการปรับ gain ของวงจรอินทิเกรเตอร์ ด้วยวิธีการตรวจสอบสัญญาณ  
อินพุทโดยใช้ shift register ๗ นี้จะมี 3 หรือ 4 ตัวตามแต่การใช้งาน CVSD จะคอยเช็คดู  
ว่าค่าภายใน shift register เป็น 0 หรือ 1 ทั้งหมดหรือไม่ ถ้าค่าภายในของ shift  
register เป็น 0 หรือ 1 ทั้งหมด แสดงว่า gain ของอินทิเกรเตอร์น้อยไป เราจะได้ผล  
แสดงออกทาง coincidence เอาท์พุทซึ่งจะไปทำการเพิ่ม gain ของอินทิเกรเตอร์

นอกจากวิธีการใช้ shift register แล้วยังมีวิธีอื่นอีก เช่น การวัด average

power หรือ การวัดขนาดของสัญญาณอินพุท หรือตรวจสอบค่าช่วงของอินพุท ซึ่งวิธีการเหล่านี้ก็ ล้วนแล้วแต่ต้องการควบคุม gain ของอินทีเกรเตอร์เพื่อเพิ่มไดนามิคเร้นจ์ของ DM ทั้งสิ้น

จากวิธีการ encode นี้ ถ้าถูกนำมาใช้ในการ decode ที่ทางด้านรับเราก็จะได้ สัญญาณทางด้านเอาต์พุทที่มีรูปร่างเช่นเดียวกับทางด้านอินพุท

จากวิธีการของ CVSD นี้เรียกว่าการ Comband (compress + expand) ถ้านำ สัญญาณดิจิตอลเอาต์พุทของ CVSD encoder มาใช้การ decode ด้วย DM แบบธรรมดา (หรือ LDM นั้นเอง) เอาต์พุทที่ได้หลังจากผ่านอินทีเกรเตอร์แล้ว จะมีลักษณะเช่นเดียวกับทางด้านอินพุท แต่ระดับ amplitude จะมีขนาดเท่ากันตลอด ดังนั้นวิธีการ decode CVSD ก็ต้องใช้เช่นเดียว กับวิธีการ encode

การออกแบบและประยุกต์ใช้งาน CVSD

ไอ.ซี.เบอร์ MC 3417, MC 3418 เป็น CVSD แบบง่าย การต่อให้ทำงานเป็น encoder และ decoder ดังแสดงในรูปที่ 3.4 ไอ.ซี.ชนิดนี้เป็น CVSD แบบใช้งานทั่วไป ผู้ ใช้สามารถออกแบบปรับปรุงได้ มีสิ่งที่ต้องการกำหนดและออกแบบ 7 ข้อ คือ

1. กำหนดความถี่ของสัญญาณนาฬิกา (clock rate)
2. ขนาดของ shift register ที่ต้องใช้ (3 หรือ 4 bit)
3. เลือก loop gain
4. กำหนดขนาด step ที่เล็กที่สุด
5. ออกแบบอินทีเกรชันฟิลเตอร์ transfer function
6. ออกแบบ syllabic filter transfer function
7. ออกแบบ low pass filter


สัญญาณนาฬิกาและขนาดของซีฟริจิสเตอร์

ในการออกแบบขั้นต้นเราต้องกำหนด บิตเรทของ CVSD ซึ่งจำนวน บิตเรท นี้ก็คือ สัญญาณนาฬิกาที่ต้องใช้นั้นเองเนื่องจาก DM สร้างสัญญาณที่เป็นอนุกรม ออกมาเลข ดังนั้น บิตเรท และ สัญญาณนาฬิกาหรือความถี่ของการ แซมปลิง ก็คือตัวเดียวกันนั่นเอง ถ้าความถี่ของสัญญาณ นาฬิกาสูง S/N ก็จะถูกไปด้วย CVSD นี้สามารถใช้ clock rate ได้ตั้งแต่ 9600 Hz ถึง 64 KHz แต่ที่มีใช้กันมากในอุปกรณ์การสื่อสารทั่วไป คือ 16 KHz 32KHz และ 37.7 KHz ใน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบโทรศัพท์สาธารณะจะใช้ 32 KHz และสำหรับการ การเข้ารหัส อื่นๆ บางครั้งอาจจะใช้ บิตเรท สูงถึง 200 กิโลบิตต่อวินาที

หลังจากกำหนดระบบบิตเรทแล้ว ก็ต้องทำการกำหนดขนาดของ ชิฟรีจิสเตอร์ นี้จะเป็นตัวเก็บข้อมูลของสัญญาณในช่วงเวลาที่ได้ผ่านมาก่อนหน้าแล้วเพื่อควบคุมเกนของอินทิเกรเตอร์ ซึ่งก็ขึ้นอยู่กับสัญญาณนาฬิกาด้วย ดังนั้นที่อัตราต่ำกว่า 16 KHz ควรใช้ รีจิสเตอร์ ขนาด 3 บิต ซึ่งจะให้ผลดีที่สุดและจาก 16 กิโลบิต ขึ้นไปจะใช้ 3 หรือ 4 บิต อย่างไม่อย่างหนึ่ง สำหรับ 4 บิต จะให้ S/N ที่ flat กว่า เพราะว่า รีจิสเตอร์ มีการเก็บข้อมูลที่ยาวกว่า อย่างไรก็ตาม ผลการตอบสนองต่อทรานเซียน จะไม่ดีเท่าที่ควร เนื่องจากการคอมแพน ซ้า ดังนั้น ไอ.ซี.เบอร์ MC 3417 ซึ่งมี รีจิสเตอร์ 3 ตัวนั้น ใช้กับระบบที่ใช้ บิตเรท ต่ำ ส่วน MC 3418 มี รีจิสเตอร์ 4 ตัว ใช้กับระบบที่มี บิตเรท สูงตั้งแต่ 64 กิโลบิต ขึ้นไปจะทำงานได้ดี



รูปที่ 3.4 วงจร CVSD encoder/decoder



รูปที่ 3.5 ผลของ S/N เมื่อเทียบกับการตอบสนองความถี่

เลือกกลุ่มเกน

ในวงจรรูปที่ 3.4 Rx เป็นตัวกำหนด เกนขยายป้อนกลับ ของ CVSD การเลือกเกน นี้เป็นพารามิเตอร์ที่สำคัญอีกอย่างหนึ่งของการเข้ารหัส เนื่องจากวิธีการของ CVSD ก็เพื่อปรับปรุงไดนามิคเรนจ์ของ เดลต้า มอดูเลชัน ที่ระดับสัญญาณอินพุตต่างๆ การเลือกกลุ่มเกน จึงต้องขึ้นกับ

1. ระดับและความถี่ของสัญญาณอินพุต
2. ทรานเฟอร์ฟังก์ชันของอินทิเกรชันฟิลเตอร์

ดังเช่นการ คอมแพน จะทำงานในระหว่าง 5% ถึง 25% ของเวลาเท่านั้น Rx จะถูกเลือกก็โดยการกำหนดกระแสที่อินทิเกรเตอร์ต้องการซึ่งก็จะสร้างขนาดของ step ได้ตามต้องการเมื่อเอาที่พุทของ syllabic filter ได้ประมาณ 25% ของจุดสูงสุดของมัน

เพื่อที่จะคำนวณขนาดของกระแสของ step เราต้องการหาลักษณะของ ทรานเฟอร์ของอินทิเกรชันฟิลเตอร์ ในรูปที่ 3.3

$$R = 10 \text{ K} \quad C = 0.1 \text{ uF}$$

$$V_O = \frac{1}{C(S+1/RC)} = \frac{K}{S+W_0} \tag{3.1}$$

$$I_i$$

$$\text{จาก } W_0 = 2 \text{ f}$$

$$10^3 = W_o = 2 f$$

$$f = 159.2 \text{ Hz}$$

ดังนั้น อินทิเกรชันฟิลเตอร์ จะมี single pole response ตั้งแต่ 300 ถึง 3 KHz กระแสที่ต้องการที่จะทำให้เอาท์พุทของอินทิเกรเตอร์ เพิ่มจาก 0 ถึงจุดโวลต์เตจที่ต้องการ คือ

$$I_i = \frac{V_O}{R} + C \frac{dV_O}{dt} \quad (3.2)$$

ที่ 0 dBm ของ sine wave จะเท่ากับ 1.0954 v. ดังนั้น กระแสที่ต้องการ สำหรับที่ 0 dBm ของ 1 KHz ลुकคลื่นไซน์ คือ

$$I_i = \frac{1.1V}{2(10K)} + \frac{0.1\mu F(1.1)}{0.125mS} = 0.935 \text{ mA}$$

$$\text{โวลต์เตจสูงสุดที่ตกคร่อม } R_i = \frac{1.1}{2} \text{ V.}$$

จากโวลต์เตจของ syllabic filter ก็คือ Vcc การ compand ไม่เกิน 25%

$$R_x = 0.25V_{CC} \times \frac{1}{0.935mA}$$

$$\text{ที่ } V_{CC} = 5 \text{ V. } R_x = 1.3 \text{ K}$$

ขนาดของ step ที่เล็กที่สุด (minimum step size)

พารามิเตอร์ที่จะกำหนดสุดท้ายนี้สำหรับวงจรในรูป 3.4 คือ ขนาดของ step

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่เล็กที่สุด ขณะที่ไม่มีสัญญาณอินพุตที่เข้าที่พหุติจิตของ CVSD เป็น 1 และ 0 สลับกันไปตลอด และที่อนาล็อกเข้าที่พหุจะได้รูปสามเหลี่ยมเล็ก ๆ ซึ่งเรียกว่า Idle channel ซึ่งหมายความว่า CVSD ไม่สามารถ เข้ารหัสสัญญาณที่มีระดับต่ำกว่าขนาดของ step ที่เล็กที่สุดได้ในทางทฤษฎีแล้ว จะทำพารามิเตอร์นี้เป็น 0 แต่ในทางปฏิบัติจะมีค่าผิดพลาด (error) เช่น step ที่ขึ้นและลงไม่พอดีกัน คอมพาราเตอร์ออสเคิลริ่ง และฟิลเตอร์ออฟแอมป์ออฟเซต (filter opamp off set) ซึ่งทำให้เกิด idle channel ทั้งสิ้น

การกำหนดขนาด idle channel นี้โดยการเลือกขนาดของ Rmin ขณะที่ไม่มีสัญญาณอินพุต ส่วนควบคุมความเอียง จะไม่ทำงานเพราะเข้าที่พหุของคอมพาราเตอร์ จะไม่เป็น 1 หรือ 0 ติด ๆ กันจนทำให้เกิด coincidence เข้าที่พหุได้ ดังนั้นโวลต์เตจที่ตกคร่อมCs จะประมาณ 0 V. อย่างไรก็ตามโวลต์เตจที่ถูกแบ่งของ Rs และ Rmin จะทำให้มีโวลต์เตจตกคร่อม Cs บ้าง ซึ่งโวลต์เตจนี้จะทำให้เกิดสัญญาณสามเหลี่ยมที่เข้าที่พหุของอนาล็อก จากสมการกระแสอินพุต

$$I_i = \frac{V_o}{R} + C \frac{dV_o}{dt}$$

ที่  $V_o$  น้อย ๆ จะได้  $\frac{V_o}{R} = 0$  ดังนั้น เทอม  $V_o/R$  จึงถูกตัดทิ้งได้ จะได้

$$I_i = C \frac{V_o}{T}$$

$T$  = period ของสัญญาณนาฬิกา  
 $V_o$  = peak-to-peak value of idle channel

จากวงจรในรูป 3.3 ใช้สัญญาณนาฬิกา 37.7 KHz

$$I_i = \frac{0.1\mu F \cdot 10mV}{26.52\mu s} = 37.7 \mu A$$

ดังนั้น โวลต์เตจคร่อม Cs ที่กระแส 37.7 uA กำหนดโดย  $R_x$

$$I_i R_x = V_{smin} = 37.7 \mu A \cdot 1.3 K = 49 mV$$

ในรูปที่ 3.3  $R_s = 60 K$  จะทำให้เกิดโวลต์เตจแบ่งกันระหว่าง  $R_s, R_{min}$  โดยตกคร่อม  $R_s$  49 mV ดังนั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$VCC \frac{R_s}{R_s + R_{min}} = V_{smin} \quad 3.3$$

รูปที่ 3.4 เป็นการวัดผล S/N ของวงจร ซึ่งจะได้ผลดีที่สุดที่รอบ ๗0 dBm๐ แต่ S/N จะตกลง 6 dB จาก 0 dBm ที่ - 30 dBm

การจัดการและหน้าที่ต่างๆ ของ ไอซี

#### ขา 1 Analog input

เป็นขาอินเวอร์ตติ้งอินพุทของอนาล็อก คอมพาราเตอร์ ซึ่งเราจะป้อนสัญญาณเสียงเข้าขานี้ ได้ทั้งแบบเอซีและดีซีขึ้นอยู่กับการใช้งาน ถ้าระดับสัญญาณเสียงมีค่าเข้าใกล้แรงดันอ้างอิงภายใน แล้วตัวต้านทานที่ต่อไประหว่างขา 1 กับ ขา 10 จะถูกนำมาใช้ อนาล็อก คอมพาราเตอร์ออกแบบขึ้นใช้กับ hysteresis ต่ำแต่มี gain สูง (ประมาณ 70 ดีบี)

#### ขา 2 Analog feedback

เป็นขาอนอินเวอร์ตติ้งอินพุทของ อนาล็อก คอมพาราเตอร์ ในการใช้งานเป็นตัวเข้ารหัส (encoder) ขานี้จะต่อกับ อนาล็อกเอ้าท์พุทของวงจรเข้ารหัส (encoder circuit) หรือ ขา 7 ซึ่งก็คือ วงจรกรองความถี่ต่ำ (low pass filter) เอ้าท์พุทนั่นเอง ในการใช้งานเป็น decoder ขานี้จะไม่ใช่จะต่อกับขา 10 หรือปล่อยลอยไว้เฉย ๆ

#### ขา 3 Syllabic filter

ขานี้เป็นขาที่มี syllabic voltage ป้อนเข้าเพื่อใช้ในการคอนโทรลขนาด step ของอินทิเกรเตอร์ ขานี้เป็น NPN อินพุทของ op-amp syllabic filter ประกอบด้วย RC network ที่มีต่อระหว่างขา 11 และ ขา 3 ซึ่งใช้ time constant ระหว่าง 6ms - 50ms

#### ขา 4 Gain control input

syllabic filter voltage ที่ปรากฏคร่อม Cs ของ syllabic filter จะถูกเปลี่ยนเป็นกระแสเข้าไปขับ (drive) ขา 4 ที่ slew rate 0.5 V/S ดังนั้น กระแสที่ผ่านเข้าขา 4 ก็คือ syllabic filter voltage ที่หารด้วย Rx

#### ขา 5 Reference input

ขานี้เป็นขาอนอินเวอร์ตติ้งอินพุทของอินทิเกรเตอร์แอมพลิไฟเออร์ (integrator amplifier) ใช้เป็นระดับอ้างอิงดีซี (DC reference) ของสัญญาณเอ้าท์พุทในการใช้เป็นตัวเข้ารหัส (encoder) ขานี้จะต้องมีค่าแรงดันอ้างอิง (reference voltage) ระดับเดียวกับกับขา 1

### ขา 6 Filter input

เป็นขาอินเวอร์ตติ้งอินพุทของออปแอมป์ ซึ่งใช้ต่อกับอินทิเกรเตอร์เน็ตเวิร์ค (integrator network) ภายนอกกระแสอินทิเกรตติ้ง (Iint) จะไหลเข้าขา 6 ในการเข้ารหัส (encoder) เมื่ออนาลอกอินพุท (ขา 1) มากกว่า analog feedback (ขา 2) หรือ ในการ decoder digital data อินพุท (ขา 13) เป็น 1 และในทางตรงกันข้ามกระแส Iint จะไหลออกจากขา 6 เมื่ออินพุทกลับกันครั้งแรกสำหรับระบบซึ่งเกิดอินทิเกรชัน (single integration) จะมี RC ต่อระหว่างขา 6 และ 7

### ขา 7 Analog output

เป็นขาอินทิเกรเตอร์เอาท์พุท สามารถขับโหลด ต่ำสุด 600 โอห์มด้วยแรงดันอ้างอิง (reference) กับ  $V_{cc}/2$  สำหรับการออกแบบอินทิเกรชันฟิลเตอร์เน็ตเวิร์ค slew rate ของการชดเชยภายใน โดยอินทิเกรเตอร์ ออปแอมป์ ประมาณ  $0.5 \text{ V}/\mu\text{s}$  ขานี้จำกัดกระแสไว้ ประมาณ 30 mA

### ขา 8 Vee

ไอ.ซี. นี้ถูกออกแบบให้ทำงานได้ที่ทั้ง แหล่งจ่ายคู่และแหล่งจ่ายเดี่ยว ขานี้จะต่อกับไฟลบหรือกราวนด์

### ขา 9 Digital output

ขานี้เป็นขาเอาท์พุทจากผลของเดลต้ามอดูเลเตอร์ คอนเวอร์ชัน เอาท์พุทของขานี้จะสวิงระหว่าง  $V_{cc}$  กับ  $V_{ee}$  ซึ่งสามารถต่อเข้ากับ MOS หรือ TTL ได้ ขานี้จะอินเวิร์ตเมื่อเทียบกับขา 1 และเป็นนอนอินเวิร์ตเมื่อเทียบกับขา 2 ขานี้เอาท์พุทขึ้นอยู่กับสัญญาณนาฬิกาที่ขา 14 เมื่อมี ขอบขาลง สัญญาณนาฬิกาจะมี raise และ fall time 250 nS และ 50 uS

### ขา 10 $V_{cc}/2$ output

ขานี้มี impedance ต่ำ และจ่าย mid-supply reference สำหรับการใช้งานแบบ single supply ภายในเป็น เรกูเลเตอร์ แหล่งจ่ายกระแส (current source) และจะต้องมีโหลด เพื่อ sink กระแสนี้ ขานี้สามารถจ่ายกระแสได้สูงสุด 10 mA

### ขา 11 Coincidence output

ค่าคิวตี้ ไซเคิล (duty cycle) ของขานี้เป็นส่วนโดยตรงกับแรงดันที่คร่อม Cs ขานี้จะเป็น low เมื่อค่าที่อยู่ในชิพ รีจิสเตอร์ (shife register) เป็น 0 หรือ 1 ทั้งหมด

ขานี้เป็น open collector NPN จึงต้องมี pull up resistor ถ้า syllabic filter มีขาร์จและดิสชาร์จ ไทม์ คอนสแตนต์ (time constant) เท่ากันแล้ว  $R_p$  จะต้องน้อยกว่า  $R_s$  แต่ในทางปฏิบัติแล้วค่าขาร์จและดิสชาร์จไทม์ คอนสแตนต์ (time constant) จะต่างกันเพราะ charging constant คือ  $R_s C_s$  ขณะที่ discharge constant คือ  $R_s C_s$  ขณะที่ discharge constant คือ  $(R_s + R_p) C_s$

#### ขา 12 Digital threshold

ขานี้เป็นขาอินพุทซึ่งเป็นตัวเทียบระดับการสวิง สำหรับขา 13, 14, 15 ซึ่งจะช่วยในการ อินเตอร์เฟส (interfacing) ระดับลอจิก เมื่อต่อกับ ไอ.ซี.ชนิดต่างๆ โดยไม่ต้องมีอุปกรณ์ อินเตอร์เฟส ช่วย ปกติขานี้จะต่อกับขา  $V_{cc}/2$  สำหรับ ซีโมสอินเตอร์เฟส หรือไบอัส ด้วยไดโอดที่ต่อกับ  $V_{ee}$  สำหรับการ อินเตอร์เฟส กับ ทีทีแอล

#### ขา 13 Digital data input

ขานี้เป็นขาอินพุทของดิจิตอลพัลส์ สำหรับการทำงานเป็น ถอดรหัส ส่วนการเข้ารหัส จะไม่ใช่ขานี้ ในการถอดรหัส สัญญาณดิจิตอล จะถูกป้อนเข้าขานี้ สำหรับช่วงการเข้ารหัส ขานี้ จะไม่ใช่หรืออาจใช้ในการส่งสัญญาณข่าวสาร ทั้งนี้ขึ้นอยู่กับขา 15 ที่ใช้ควบคุมระดับข้อมูลดิจิตอล อินพุทควรจะต้องอยู่ 0.5 us ก่อนและหลังการกระตุ้นของสัญญาณนาฬิกา

#### ขา 14 Clock input

ขานี้เป็นขาสำหรับสัญญาณนาฬิกาซึ่งขึ้นกับว่า เราต้องการอัตราข้อมูล (data rate) เท่าไร ในการเข้า-ถอดรหัส (codec) เช่น 32 K bit rate ต้องใช้สัญญาณนาฬิกา 32 KHz สำหรับ switching threshold ถูกต้องไว้แล้วที่ขา 12 สำหรับชิพ รีจิสเตอร์ (shift register) ภายในจะท็อคเตอร์ (toggle) ด้วย ขอบขาลง (falling edge) ของ clock สำหรับความกว้างของ pulse + สูงสุด 300 nS ส่วน pulse - เป็น 900 nS

#### ขา 15 Enclode/Decode

เป็นขาควบคุมการต่อระหว่างอนาลอกอินพุทของคอมพาราเตอร์. (ดิจิตอลอินพุทของคอมพาราเตอร์) เข้ากับชิพรีจิสเตอร์ ถ้าเป็น "1" สัญญาณอนาลอกอินพุท เปรียบเทียบกันช่วงขอบขาลงของสัญญาณนาฬิกาที่ขา 14 ถ้าเป็น "0" สัญญาณดิจิตอล จะถูกเปรียบเทียบเพื่อการแปลงกลับ


#### ขา 16 Vcc

เป็นขาแหล่งจ่ายไฟเลี้ยง ตั้งแต่ 4.77 v. ถึง 16.5 v. เมื่อเทียบกับ  $V_{ee}$

### 3.2 วงจรเปลี่ยนสัญญาณอนาลอกเป็นดิจิทัล และดิจิทัลเป็นอนาลอก

จากโครงการที่ได้ใช้วิธีการแปลงสัญญาณอนาลอกมาเป็นดิจิทัลโดยใช้วิธีการมอดูเลตเป็นแบบเดลต้ามอดูเลตซึ่งใช้ไอซีเบอร์ MC 3417 ของโมโตโรล่า เป็นตัวเปลี่ยนแปลงสัญญาณซึ่งสัญญาณที่ใส่เข้าไปเป็นสัญญาณอนาลอกความถี่ไม่เกิน 4 กิโลเฮิร์ต และใช้การแซมปลิงสัญญาณด้วยความถี่ 16 กิโลเฮิร์ต ดังนั้นสัญญาณดิจิทัลที่ออกมา จะมีค่าบิตเรทประมาณ 16 กิโลบิตต่อวินาทีหรือขึ้นอยู่กับความถี่ในการแซมปลิงและในการแซมปลิงสัญญาณ 1 ครั้ง เอาท์พุทที่ได้จะมีค่า 1 บิต

ข้อดีของไอซีเบอร์นี้ คือ ในตัวมันเองสามารถใช้แปลงสัญญาณดิจิทัลเป็นอนาลอกได้ด้วยทำให้เกิดความสะดวกในการออกแบบวงจรและไม่มีควมยุ่งยากมากนัก ถ้าต้องการให้มันทำงานในส่วนของการแปลงอนาลอกเป็นดิจิทัลก็ต่อขา 15 โดยให้แรงดัน 5 โวลท์กับขา 15 แล้วป้อนสัญญาณอนาลอกเข้าขา 1 สัญญาณที่ป้อนมีค่าแรงดันไม่เกินบวก 5 โวลท์ และต้องผ่านการกรองความถี่ต่ำมาก่อนเพื่อไม่ให้ความถี่สูงเข้ามาจน ค่าแรงดันของสัญญาณดีที่สุดประมาณ 3-4 โวลท์ แล้วสัญญาณ CLK ที่จ่ายให้ก็มีค่าความถี่ไม่เกิน 16 กิโลเฮิร์ตและมีแรงดันมากกว่า 2 โวลท์ ลักษณะวงจรและอุปกรณ์เป็นดังในรูปที่ 3.6




รูปที่ 3.6 วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัล

ในวงจรแรกนั้น เอาท์พุทที่เป็นดิจิทัลออกที่ขา 9 ของไอซี ส่วนในวงจรแปลงสัญญาณดิจิทัลกลับเป็นอนาลอกนั้น กลับกันโดยการต่อขา 15 ของไอซีลงกราวด์ แล้วเอาสัญญาณ CLK จ่ายให้ขา 14 และต่อสัญญาณดิจิทัลอินพุทเข้าที่ขา 13 ของไอซีเอาสัญญาณออกที่ขา 7 ของ

ไอซีออกมา แล้วนำสัญญาณที่ขา 7 นั้นไปเข้าวงจรรองความถี่ต่ำผ่านอีกครั้งหนึ่ง ถ้าสัญญาณมีขนาดเบาที่ผ่านวงจรขยายอีกครั้งก็ได้ แรงดันที่จ่ายให้กับขา 13 ซึ่งเป็นดิจิตอลอินพุตนั้น ประมาณ 3-5 โวลต์ ซึ่งจะทำให้การแปลงสัญญาณออกมามีคุณภาพดีที่สุด


ลักษณะการต่อวงจรและค่าของอุปกรณ์ต่าง ๆ นั้น ใช้ค่าต่าง ๆ จากคู่มือการใช้งาน ซึ่งมีมากับอุปกรณ์แล้ว แรงดันที่จ่ายให้ไอซีก็มีแรงดัน บวก 5 โวลต์เท่านั้น ผลการทดลองเมื่อลองให้ความถี่อินพุตเป็นความถี่อนาล็อกขนาด 3 VP-P แล้วจ่ายสัญญาณ CLK ให้ 16 KHz ที่ความถี่ 3 KHz โดยป้อนจากฟังก์ชันเจนเนอเรเตอร์ แล้วผลของเอาต์พุตที่ได้จากวงจรเปลี่ยนอนาล็อกเป็นดิจิตอล ดังแสดงในรูปที่ 3.7




รูปที่ 3.7 ผลการทดลองเปลี่ยน A/D

แล้วลองเอาค่าของดิจิตอลเอาต์พุต ไปต่อให้กับวงจรเปลี่ยนสัญญาณดิจิตอลเป็นอนาล็อกเพื่อแปลงสัญญาณกลับ แต่ผลที่ออกมาสังเกตดูไม่ค่อยชัด จึงได้ทำการใส่วงจรรองความถี่ต่ำต่อจาก D/A ดังในรูป 3.8

สำหรับผลการทดลองที่ออกมาจากวงจรแปลงสัญญาณดิจิตอลเป็นอนาล็อกนั้น เนื่องจากสัญญาณที่จับด้วยสโคป มีการเคลื่อนไหวตลอดเวลาจึงได้ทำการปรับค่าความถี่ของสัญญาณอินพุตไปเล็กน้อย เพื่อต้องการให้ภาพหน้าจอหยุดนิ่ง หรือเคลื่อนไหวน้อยที่สุด เพื่อจะได้ทำการถ่ายภาพบันทึกผลดังแสดงในรูป 3.9



รูปที่ 3.8 วงจรแปลงสัญญาณ ดิจิตอลเป็นอนาลอก



รูปที่ 3.9 ผลการทดลองการเปลี่ยนสัญญาณ D/A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




### 3.3 วงจรผลิตสัญญาณ

ในโครงการนี้ได้เลือกใช้ ไอซี 555 เป็นตัวผลิตสัญญาณ โดยการจัดวงจรให้เป็นเซนิตอะสเทเบิล ซึ่งมีลักษณะการทำงาน ดังนี้

จากรูปที่ 3.10 แสดงถึงการต่อไอซี 555 (Timer) ในการทำงานแบบอะสเทเบิลหรือฟรีรันนิ่ง (free running) เอ้าท์พุทที่ได้ของวงจรจะเป็นสัญญาณคลื่นสี่เหลี่ยมต่อเนื่องกันออกมา สามารถอธิบายการทำงานได้คือ เมื่อเอ้าท์พุท Q มีสถานะต่ำ (low) ทรานซิสเตอร์ ก็จะคัทออฟ ตัวเก็บประจุ C จะถูกชาร์จ (charge) ผ่านตัวต้านทานรวมของ  $R_a + R_b$  ดังนั้นค่า ไทม์คอนสแตนต์ (time constant) ก็จะเป็น  $(R_a + R_b)C$  เมื่อตัวเก็บประจุถูกชาร์จ (charge) ค่าเทรชโฮลด์โวลต์เดจ (Threshold voltage) ก็จะมีค่าเพิ่มขึ้นและเมื่อค่าเทรชโฮลด์โวลต์เดจ มีค่าเพิ่มขึ้นจนมากกว่าค่า  $+2 V_{cc}/3$  แล้ว ออปแอมป์ ตัวนั้นก็จะมีเอ้าท์พุทเป็นสูง (high)

ทรานซิสเตอร์ ก็จะอิ่มตัว (saturate) ซึ่งเหมือนกับกรือต (short) ขา 7 ของไอซีลิงกราวด์ ขณะนี้ตัวเก็บประจุ C ก็จะถูกคายประจุ (discharge) โดยผ่านทาง  $R_b$  ดังนั้นค่า ไทม์คอนสแตนต์ของการคายประจุ ก็จะมีค่า  $R_b C$  เมื่อค่าของโวลต์ตกคร่อมตัวเก็บประจุ C มีค่าลดลงจนน้อยกว่า  $+V_{cc}/3$  ออปแอมป์ตัวล่างจะมีเอ้าท์พุทเป็นสถานะสูง (high) ซึ่งจะรีเซท (Reset) อาร์เอสฟลิปฟล็อป (RS Flip Flop)

จากในรูปที่ 3.10 แสดงถึงลักษณะสัญญาณที่จุดต่างๆ จะเห็นได้ว่าการเก็บประจุและคายประจุของตัวเก็บประจุ จะเป็นแบบ เอ็กโปเนนเชียล (exponential) และสัญญาณเอ้าท์พุทที่ได้จะเป็นคลื่นสี่เหลี่ยม แต่เนื่องจากค่า ไทม์คอนสแตนต์ของการเก็บประจุนั้น มีค่ามากกว่าค่าไทม์คอนสแตนต์ของการคายประจุ สัญญาณเอ้าท์พุทที่ได้จึงไม่สมมาตรซึ่งค่าคาบเวลาของสัญญาณในขณะที่มีสถานะสูง (high) จะยาวนานกว่าในขณะที่มีสถานะต่ำ (low)



รูปที่ 3.10 ลักษณะวงจร าสเตเบิล มิลต์ไวรเบเตอร์

ในการที่จะกำหนดความไม่สมมาตรของสัญญาณเอ้าท์พุท จะนิยามค่าว่า ดิวตี้ไซเคิล (duty cycle) ซึ่งจะกำหนดโดย

$$D = (W/T) \times 100\%$$

ค่าดิวตี้ไซเคิลของวงจรนี้ ก็จะมีค่าอยู่ระหว่าง 50-100% ทั้งนี้ขึ้นอยู่กับค่าของ Ra และ Rb จากการเก็บประจุและคายประจุของ C เราสามารถคำนวณหาค่าของความถี่ของ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณเอ้าท์พุท คือ


$$f = 1.4 / ((Ra + 2Rb)C)$$

และค่าของคิวตีไซ้เกิลจะคำนวณได้จาก

$$D = ((Ra + Rb) / (Ra + Rb)) \times 100\%$$

จากสูตรจะเห็นได้ว่า ถ้าค่า Ra มีค่าน้อยกว่า Rb มาก ๆ แล้วค่าของ duty cycle จะประมาณ 50% และจากรูปที่ จะเป็นรูปวงจรถ่ายที่นิยมเขียนโดยทั่วไปของวงจรถ่ายที่ใช้งานทั่วไป โดยเราต้องต่อขา 4 เข้ากับ + Vcc และเช่นกัน ขาสัญญาณควบคุม (control) ที่ขา 5 ก็ควรต่อตัวเก็บประจุค่าน้อย ๆ (โดยมากใช้ค่า 0.1 F) ต่อลงกราวด์ เอาไว้ดังรูป เพื่อเป็นการลด Noise ให้สัญญาณควบคุมโวลท์เตจ (control voltage) เพื่อความกว้างของพัลส์ (pulse) ที่แน่นอน

จากในโครงการ ต้องผลิตสัญญาณนาฬิกาถึง 2 ชุด โดยชุดแรกใช้ในการผลิตเพิล็กซ์สัญญาณ และชุดหลังใช้ในการแปลงสัญญาณอนาลอกเป็นดิจิตอล วงจรผลิตสัญญาณมีเฉพาะในภาคส่งเท่านั้น และในภาคส่งได้ออกแบบให้มีความถี่ในการผลิตเพิล็กซ์ของสัญญาณ กำหนดไว้ 512 KHz แล้วทำการคำนวณค่าอุปกรณ์ต่าง ๆ ซึ่งได้ค่าเป็นดังในรูปที่ 3.11




รูปที่ 3.11 วงจรผลิตสัญญาณและหารความถี่


ในรูป จะเห็นว่า ในวงจรมี 2 ส่วน คือ ส่วนผลิตสัญญาณและในส่วนของวงจรถ่ายความถี่ ผลที่ได้จากขา 3 ของไอซีไทม์เมอร์ 555 นั้นให้เอาท์พุทมาเป็น TP1 แล้วนำมาหาร 32 โดยไอซีเบอร์ MC 14040 ให้เอาท์พุทออกมาเป็น TP2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรผลิตสัญญาณสี่เหลี่ยมแอมพลิจูด 10 กิโลโวลต์ไว้ เพื่อทำการปรับความถี่ให้ได้ตามที่ต้องการ และการจัดวงจรเป็นแบบอะอสซิลเลเตอร์ มีลติไวเบเรเตอร์ (เอาต์พุตออกที่ขา 3 แล้วป้อนให้กับไอซีหารความถี่) ส่วนวงจรหารความถี่นั้น จะหารความถี่ที่ป้อนให้ โดยนำมาหาร 32 ลักษณะการวัดวงจร ให้สัญญาณอินพุตที่ขา 10 แล้วต่อขา RST ลงกราวด์ แล้วเอาเอาต์พุตออกที่ขา 3 ผลที่ได้จะเป็นตามรูป



รูปที่ 3.12 เอาต์พุตของวงจรผลิตสัญญาณ จุด TP1





รูปที่ 3.13 เอาต์พุตของวงจรหารสัญญาณ จุด TP2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.4 วงจรมัลติเพล็กซ์สัญญาณ

ในการทดลองนี้ได้ใช้ไอซีอนุาลอกสวิทช์ซึ่งเป็นตัวสวิทช์ทำการมัลติเพล็กซ์สัญญาณ เป็น ไอซีเบอร์ 14051 ควบคุมโดยระบบดิจิทัล ถูกใช้เพื่อแซมปลิ่งสัญญาณอนาลอกที่อินพุท แล้วส่งออก ไปยังเอาต์พุท ไอซี 14051 เป็นแบบหัวเดียว 8 ตำแหน่ง อิเล็กทรอนิกส์สวิทช์ ในการทดลอง สวิทช์ที่ไม่ถูกใช้ จะถูกต่อลงกราวด์

ตัวมัลติเพล็กซ์มี 8 input อยู่ที่ขา 13, 14, 15, 12, 1, 5, 2 และ 4 ส่วน เอาต์พุทของชิพจะออกทางขา 3 อัตราโลจิกแซมปลิ่งสำหรับแต่ละช่องสัญญาณ จะถูกสร้างขึ้นโดย ผ่านทางอินพุทคอนโทรล A,B,C ตัวชิพนี้สามารถใช้สวิทช์ความถี่สูงถึง 65 MHz เมื่อช่องสัญญาณ (เกทหรือสวิทช์) "ON" มันจะมีความต้านทานต่ำกว่า 60 โอห์ม




Representative switch circuit (1 of 8)

รูปที่ 3.14 MC 14051 มัลติเพล็กซ์

รูปที่ 3.14 แสดงตัวไอซีที่มี 8 อินพุตและ 1 เอาท์พุท รูป C (รายละเอียดรูป B) แสดงการต่อวงจรใช้ชิพมอสเทคโนโลยี รูป B แสดงค่าวิธีการจัดเรียงเกทต่าง ๆ ในการต่อเพื่อความคุมอินพุท (A,B,C)

ซึ่งการทำงานของระบบมัลติเพล็กซ์ สามารถอธิบายได้จากวงจรทดลองดังต่อไปนี้



รูปที่ 3.15 วงจรมัลติเพล็กซ์สัญญาณ


วงจรทดลองของตัวส่งมัลติเพล็กซ์ ตัวชิพ MC 14051 ที่มี 8 อินพุตจะใช้เพียง 5 อินพุต สังเกตว่า ที่ขา 1 ในรูปวงจร จะต่อกับ R 500 โอห์ม ไปหาแรงดัน + 5 โวลต์ การต่อนี้จะให้ไปประมาณ + 5 โวลต์ บนแกนแนล 5 เมื่อดิจิตอลแชนป์ลิ่งหมุนมาที่เกทนี้ 1.5 โวลต์ที่มีความชันมาก จะถูกสร้างขึ้นที่เอาท์พุท และพัลส์บวกนี้ จะใช้สำหรับการซิงโครไนส์กับเครื่องรับ ซึ่งจะอธิบายต่อไปในส่วนของวงจรเครื่องรับ

อินพุททั้ง 4 ของตัวส่งจะเป็นช่องสัญญาณ 1-4 และมันสามารถรับแหล่งจ่ายไฟที่เป็นได้ทั้งสัญญาณอนาลอกหรือดิจิตอลที่มีขนาด 5 โวลต์ สัญญาณที่ออกที่ขา 3 จะเป็นเอาท์พุทส่งออก

ตัวไอซีเบอร์ 7490 เป็นไบนารีเคาทเตอร์ ไอซีตัวนี้ จะผลิตสัญญาณดิจิทัลแชนเปลิ่งพัลส์ผ่านเข้าไปควบคุมอินพุทของ MC 14051 และ 7490 นี้ยังเป็นตัวโลจิกไดรเวอร์ (logic driver) ที่ควบคุม 3 อินพุท (A,B,C) ของไอซี MC 14051 ตัวไบนารีเคาทเตอร์ จะถูกต่อให้นับเพียงแค่ 5 ซึ่งเป็นารควบคุมการปิด-เปิดของสวิทซ์ทั้ง 5 ตัวตามลำดับ เมื่อเริ่มนับ 6 ตัวแล้ว 7490 จะกลับมาเริ่มต้นนับหนึ่งใหม่ อัตราแชนเปลิ่งของ 7490 จะถูกควบคุมโดยสัญญาณนาฬิกา (CLK) ที่ผลิตโดย 555 ความถี่ของสัญญาณนาฬิกา (CLK) ประมาณ 512 kHz ซึ่งไม่ได้เจาะจงตายตัวแน่นอน มันอาจจะมึผลถึงแบนด์วิธของระบบด้วย


ในวงจรนี้ ทรานซิสเตอร์ TR1.เบอร์ 2N 3904 จะให้ค่า 100-400 นาโนเซคค่นอินฮิบิตตั้งพัลส์ (nanoseconds inhibiting pulse) ที่ปลายหรือตอนจบของช่วงเวลาของเกทแต่ละตัว ช่วงนี้ใช้สำหรับเป็นตัวป้องกันการรบกวนข้ามช่องของสสัญญาณ โดยไอซี MC14051 จะไม่ทำงานเมื่อขา 6 ของมันมีค่าเป็น "1"คือช่วงที่สัญญาณ CLK มีค่าเป็น "0"คือทรานซิสเตอร์ TR1 เป็นตัวขั้บให้เกิดช่วงเวลาในการหยุดของ MC 14051 เพื่อป้องกันการรบกวนของสัญญาณ

ตัวมัลติเพล็กซ์ ที่อยู่ด้านส่งจะรับสัญญาณไบนารีพัลส์ และเปลี่ยนพัลส์เหล่านี้ ให้เป็นการนับแบบเลขฐานสิบ เพื่อควบคุมช่องสัญญาณ 1 ถึง 8 จากเคยที่กล่าวมาแล้วว่า ช่องสัญญาณที่ 5 จะถูกใช้สำหรับการชิงโครไนซ์ของระบบ และมีการนับแค่ 5 เมื่อเริ่มนับ 6 จะย้อนกลับมาเริ่มนับหนึ่งใหม่ ในขณะที่มีการสร้างทริกเกอร์พัลส์ (Trigger pulse) เพื่อการชิงโครไนซ์ของด้านรับกับด้านส่ง




รูปที่ 3.16 ผลการทดลองสัญญาณที่จุด TP3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.17 ผลการทดลองสัญญาณที่จุด TP1 และ TP6




รูปที่ 3.18 ผลการทดลองสัญญาณที่จุด TP4 และ TP5

### 3.5 วงจรดีมัลติเพล็กซ์

ในภาคเรียนนี้ จะทำหน้าที่แยกเอาสัญญาณที่ส่งมาเป็นบิตต่อเนื่องแยกออกเป็นช่องสัญญาณต่าง ๆ และจะต้องให้ได้ตรงกันกับช่องสัญญาณเดิมที่ส่งมาด้วย เพื่อไม่ให้เกิดความผิดพลาดของข้อมูลและเพื่อความถูกต้องของช่องสัญญาณ ดังเช่น ในโครงงานนี้วงจรดีมัลติเพล็กซ์สัญญาณมีความจำเป็นมาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.19 วงจรดีมัลติเพล็กซ์สัญญาณ

ทางด้านเครื่องรับ จะประกอบด้วยส่วนประกอบสำคัญ ดังนี้

1. ตัวสวิตช์ดีมัลติเพล็กซ์สัญญาณ
2. โลจิกซีควเอนซ์ (Logic Sequencer)
3. เฟสล็อกคัลคูลาเตอร์และฟิลเตอร์ (Phase Lock Loop Comparator and Filter)
4. โวลท์เตจคอนโทรลอสซิลเลเตอร์ (Voltage Control Oscillator)
5. เพาเวอร์ไดร (Power Drive ; Emitter Follower)

การทำงานของตัวโลจิกคอนโทรลอินพุท ของวงจรมัลติเพล็กซ์ (ที่ A,B,C) จะถูกขับ (Drive) โดยตัวไอที 7490 อีกครั้ง ตัวหาร หรือวงจรมับ 5 จะถูกใช้ เพื่อควบคุมตัว


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มีลติเพล็กซ์เซอร์เอาท์พุทของแชนแนล 5 และเอาท์พุท B ของ 7490 จะป้อนให้กับอินพุทของเฟสล็อกคัลปที่ขา 2 และขา 3 ของ LM 565 พัลส์ทั้ง 2 นี้ จะทำงานที่ความถี่ 512 KHz (ขึ้นอยู่กับคล็อกอินเครื่องส่ง) เพื่อเปรียบเทียบกัน และค่าแรงดันผิดพลาด จะถูกส่งเข้าไปในส่วน VCO ของ LM 565 เพื่อนำกลับมาควบคุมตัว 7490 จากจุดเริ่มต้นการนับ 5 สัญญาณซิงค์โครนิส ซึ่งพัลส์จาก MC 14501 จะถูกรับโดย PLL และถูกเปรียบเทียบกับเอาท์พุทของตัวนับ 7490 ค่าแรงดันผิดพลาดจะได้รับการแก้ไข และค่าแรงดันผิดพลาดนี้เองที่นำไปใช้ในการควบคุม VCO ของเครื่องรับ เมื่อระบบมีการซิงค์โครนิสที่ถูกต้องหรือลอคอิน สัญญาณโพลีเฟส โทอิ่ง พัลส์ (Positive going pulse) ที่เครื่องส่งวันที่อยู่ใน CH 5 ซึ่งใช้สำหรับการซิงค์โครนิสซึ่งที่เครื่องรับเอาท์พุทของ CH 1 จะได้ออกมาที่ CH 1 ของเครื่องรับ และในลักษณะเดียวกันใน CH 2, CH 3 และ CH 4

ตัวปรับค่าความถี่ R (20 k) ในเครื่องรับจะใช้ปรับ เพื่อเลื่อนความถี่ออสซิลเลเตอร์ให้เพียงพอสำหรับค่าความผิดพลาดที่ควบคุมไว้ สำหรับลอคอิน

ลักษณะสำคัญของอุปกรณ์ LM 565 ซึ่งเป็นเฟสล็อกคัลปนั้น อุปกรณ์ที่สำคัญในการผลิตสัญญาณคือ ค่า R ที่ต่อที่ขา 8 และค่า C ที่ต่อที่ขา 9


ลักษณะผลของสัญญาณ CLK ที่ด้านเครื่องส่งกับด้านเครื่องรับเป็นดังในรูป แต่จะเห็นว่าความถี่นั้นเปลี่ยนแปลงไป เพราะต้องการปรับแต่งให้สัญญาณ หน้าจอสโคปหยุดนิ่ง เพื่อบันทึกผล จึงทำให้ค่าที่ได้เปลี่ยนแปลงไปจากเดิม



รูปที่ 3.20 CLK ของเครื่องรับและเครื่องส่ง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.21 CLK ของ A/D และ D/A


เมื่อทำการประกอบส่วนต่างๆ ของวงจรเข้าไปทั้งหมด โดยยังไม่ได้อัด A/D และ D/A แบบเดคตามอดูละชั้น แต่ทำการป้อนสัญญาณอนาลอกผ่านเข้าวงจรมัลติเพล็กซ์ และส่งเข้าวงจรดีมัลติเพล็กซ์ โดยไม่ผ่านวงจรรองความถี่ต่ำ ผลที่ได้ก็เป็นดังในรูปที่ 3.22 ซึ่งสัญญาณที่ออกมาจากสวิทช์อนาลอกมัลติเพล็กซ์ มีขนาดเล็กน้อยมาก จึงทำการขยายให้เห็นสัญญาณได้ชัดเจนขึ้นเพื่อที่บันทึกผล



รูปที่ 3.22 เอ้าท์พุทเมื่อใส่อนาลอกอินพุทไม่ผ่าน A/D

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.6 การออกแบบวงจรกรองความถี่ต่ำ แบบบัตเตอร์เวิร์ทซ์ อันดับที่สอง



รูปที่ 3.23 วงจรกรองความถี่ต่ำ แบบบัตเตอร์เวิร์ทซ์

ขั้นตอนการออกแบบ

เริ่มจากกำหนด  $f_c = 4 \text{ kHz}$ ,  $\text{Gain} = 4$  และแบบของวงจรกรองความถี่ (บัตเตอร์เวิร์ทซ์) ตามต้องการแล้วปฏิบัติตามขั้นตอน ดังนี้

1. เลือกค่าตัวเก็บประจุ  $C = 0.01$  ไมโครฟารัด ที่จะใช้งาน จะได้ค่า  $K=2.5$  โดยใช้กราฟที่ 1, 2, 3 เช่นเดียวกับกรณีของวงจรกรองความถี่อันดับที่สอง
2. ใช้ค่า  $K$  ที่อ่านได้จากกราฟในข้อที่ 1 หาค่าตัวอุปกรณ์ประกอบอื่น ๆ ที่ใช้ในวงจรพวกตัวต้านทานและตัวเก็บประจุ โดยเลือกใช้กราฟที่ 4, 5, 6 สำหรับวงจรกรองความถี่
3. จากข้อที่ 2 เลือกค่าตัวต้านทานที่ใช้งานจริงให้ใกล้เคียงค่าที่อ่านได้จากกราฟมากที่สุด (โดยเทียบใช้ค่ามาตรฐานที่ใกล้เคียงมากที่สุด) โดยเลือกใช้ออปแอมป์ MC3403 และค่าอัตราขยายวงรอบเปิดของออปแอมป์ที่ใช้ควรมีค่าอย่างน้อย 50 เท่าของรากที่สองของอัตราขยายวงจรกรองความถี่

R1	=	5.1	กิโลโอห์ม
R2	=	3.0	กิโลโอห์ม
R3 , R4	=	16.0	กิโลโอห์ม
R5	=	2.2	กิโลโอห์ม
R6	=	7.5	กิโลโอห์ม
R7 , R8	=	19.0	กิโลโอห์ม
C1 = C	=	0.01	ไมโครฟารัด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ข้อแนะนำ

กราฟที่ใช้งานนี้ออกแบบมาให้ใช้ค่าตัวเก็บประจุที่เป็นมาตรฐานจำนวน 35 ค่าด้วยกัน ส่วนค่าตัวเก็บประจุค่าอื่นที่เป็นค่ากลาง ไม่อยู่บนเส้นกราฟแสดงค่าตัวเก็บประจุเส้นใดเส้นหนึ่ง สามารถหาได้โดยการ Interpolation บนกราฟ (บนกราฟระหว่างความถี่ที่ต้องการกับค่า  $X$  พารามิเตอร์)

ถ้าออปแอมป์ที่ใช้มีค่าความต้านทานด้านอินพุตต่ำ (น้อยกว่า 250  $k$ ) ค่า  $X$  ที่ควรใช้อยู่ในช่วง 1 ถึง 10 จะได้ผลของวงจรที่ดีที่สุด สำหรับค่าความต้านทานด้านอินพุตที่สูงกว่า (เช่น 1  $M$ ) ค่า  $X$  สามารถขึ้นไปได้ถึง 25 และกรณีใช้ตัวอุปกรณ์ออปแอมป์ซึ่งมีเฟ็ท (FET) เป็นภาคอินพุต สามารถใช้ค่า  $X$  ขึ้นไปได้ถึง 100

ค่า  $R3$  และ  $R4$  ที่อ่านได้จากกราฟ ใช้ปรับค่าดีซี ออฟเซ็ท (DC offset) ของออปแอมป์ให้มีค่าน้อยที่สุด ถ้าต้องการใช้ค่า  $R3$  และ  $R4$  อื่นใดนอกเหนือจากเส้นกราฟที่มีอยู่ ก็สามารถใช้ได้แต่ต้องเลือกใช้อัตราส่วน  $R4/R3$  เท่ากันกับค่าเดิมที่อ่านได้จากกราฟ ค่าตัวต้านทานมาตรฐานที่มีค่าผิดพลาด 5% นี้ให้ผลของวงจรที่ดีพอสมควร แต่ถ้าต้องการผลของวงจรที่ดีที่สุดต้องเลือกใช้ค่าตัวต้านทานที่มีความถูกต้องสูงและมีค่าใกล้เคียงค่าที่อ่านได้จากกราฟมากที่สุด โดยเฉพาะที่ค่าอัตราขยายสูง ๆ ต้องคำนึงถึงเรื่องนี้มากที่สุด

ส่วน  $R7$  และ  $R8$  เหมือนกับข้อแนะนำของ  $R3$  และ  $R4$  ทุกประการ

## Fourth-order Butterworth Filter

```

VI  1  0  AC  1mV
R3  1  2  1k
R4  2  3  1k
R1  4  0  10k
R2  5  4  12.35k
R7  5  6  1k
R8  6  7  1k
R5  8  0  10k
R6  9  8  1.52k
C1  2  5  0.16uF
C2  3  0  0.16uF
C3  6  9  0.16uF
C4  7  0  0.16uF
.AC  DEC  40  1  10kHz
.PROBE
.subckt  iop  m  p  vo
  e  vo  0  p  m  2e5
  rin  m  p  1meg
.ends
x1  4  3  5  iop
x2  8  7  9  iop
.END

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลองวงจรรองความถี่ต่ำอันดับที่สี่ แบบบัตเตอร์เวิร์ท

Temperature: 85.0

\* C:\MSIMEU54

Date/Time run: 04/04/95 16:28:07

(A) C:\MSIMEU54



Time: 16:30:52

Page 1


Date: April 04, 1995

\* C:\MSIMEU54

Temperature: 85.8

Date/Time run: 04/04/95 16:28:07

(A) C:\MSIMEU54



Date: April 04, 1995

Page 1

Time: 16:34:19

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

\* C:\MSIMEU54

Temperature: 85.0

Date/Time run: 04/04/95 16:28:07

(A) C:\MSIMEU54



Date: April 04, 1995

Page 1


Time: 16:36:43

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

\* C:\MSIMEU54

Date/Time run: 04/04/95 16:28:07

Temperature: 85.0



Date: April 04, 1995

Page 1

Time: 16:38:08

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อนำสัญญาณอนาล็อกมาผ่านวงจรรองความถี่ต่ำ แล้วนำเข้าวงจร A/D นำสัญญาณที่ออกจาก A/D ซึ่งมีขนาดแรงดัน 0-5 V. มาเข้าวงจรมัลติเพล็กซ์ จะเห็นว่าไม่สามารถทำได้เพราะว่าแรงดันเกินกว่าแรงดันที่เป็นสัญญาณควบคุม และทำให้เกิดการออสซิลเลชันในวงจร ดังนั้นก่อนที่จะนำสัญญาณผ่านเข้า A/D จะต้องมิตัวต้านทานมาต่อเพื่อลดแรงดัน ให้มีขนาดต่ำกว่า 5 V. แต่เมื่อเราทำการลดขนาด จะเห็นว่า เมื่อเอาที่พุกออกมาแล้วจะมีขนาดต่ำมาก ซึ่งทำให้สังเกตได้ยากว่า มีระดับ เป็น 1 หรือ 0 และเมื่อสัญญาณที่ออกจากดีมัลติเพล็กซ์ จะเข้า D/A มีขนาดลดลงแล้ว จะทำให้ D/A ไม่ทำงานเพราะ D/A ต้องการระดับแรงดัน ในย่านมากกว่า 3 V. ซึ่งปัญหาเหล่านี้จะต้องทำการแก้ไข อาจจะทำกรชยายแรงดัน ก่อนที่จะเข้า D/A หรือเพิ่มระดับ ของแรงดันให้มากขึ้นกว่านี้อีก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## บทที่ 4

### สรุป

จากผลของการทดลองในแต่ละส่วน นั้นออกมาค่อนข้างน่าพอใจ แต่เมื่อนำเอาส่วนประกอบทั้งหมดมารวมเข้าด้วยกัน แล้วจะเห็นว่าผลที่ออกมา ต้องทำการปรับปรุงแก้ไขอีกมาก และไม่เป็นตามที่ต้องการมากนัก ปัญหาที่ต้องทำการแก้ไขนั้น ยังมีอีกหลายอย่าง เช่น สัญญาณที่ได้จากการแปลงจากอนาล็อกเป็นดิจิตอล นั้นให้เอาที่พุกออกมามีระดับแรงดัน 5 V. แต่สวิทช์อนาล็อกมัลติเพล็กซ์ ต้องการให้แรงดันอินพุทเข้าไป ไม่เกิน 5 V. และขนาดของสัญญาณควบคุมใส่ไว้เพียงประมาณ 4 V. ดังนั้นจึงต้องทำการลดระดับของแรงดันลง ก่อนที่จะเข้าสู่สวิทช์อนาล็อกมัลติเพล็กซ์ และแรงดันถ้าลดลงมากแล้วจะเห็นว่า เมื่อไปถึงด้านรับแล้วค่าแรงดัน ค่าแรงดันดิจิตอล ที่เข้าสู่สัญญาณดิจิตอลเป็นอนาล็อกนั้น จะต้องมีแรงดันมากกว่า 3 V. ถึงจะทำให้ D/A ทำงานได้ และถ้า D/A ไม่ทำงานแล้ว จะทำให้จุดประสงค์ของโครงการผิดพลาดไป และถ้าแรงดันดิจิตอลเข้ามาน้อย แต่จุดถึงที่ D/A ทำงาน แล้วทำให้การแปลงออกมามีระดับแรงดันน้อยมาก ทำให้สิ่งเกิดไม่ออกกว่าเป็นสัญญาณที่แปลงออกมา หรือเป็นสัญญาณรบกวน ปัญหาอีกอย่างคือวงจรเฟสล็อคลูป ที่ทำงานแล้วเกิดการเปลี่ยนแปลงอย่างกะทันหัน ไม่มีเสถียรภาพ และจะต้องคอยปรับตลอด มีการเลื่อนเกิดขึ้น และมีการรบกวนตามมา ทั้งนี้อาจเป็นเพราะการเลือกอุปกรณ์ในวงจรเฟสล็อคลูปไม่มีคุณภาพดีพอ หรือเป็นเพราะการเปลี่ยนสัญญาณอินพุท ที่เกิดขึ้นกับเฟสล็อคลูป จึงมีผลกระทบกับเอาท์พุท การแก้ไขอาจจะทำการต่อวงจรบัคครีด้วยความระมัดระวัง และต่อกราวด์ให้เป็นระบบ ต่อกราวด์ถึงกันทุกจุด พยายามจัดวางอุปกรณ์ให้แลดูง่ายเพื่อความสะดวกต่อการตรวจสอบ


ผลอีกอย่างที่เกิดขึ้นคือ การต่อวงจรได้ตกลงบนแผ่นปริ้นท์เอนกประสงค์ การเชื่อมระหว่างกัน เป็นต้นเหตุประการหนึ่งของการรบกวน วิธีแก้ไข ควรลากเส้นเชื่อมระหว่างจุดให้สั้นที่สุด และน้อยที่สุด






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า






K parameter versus frequency.




K parameter versus frequency.



.. K parameter versus frequency.

กราฟที่ 3


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fourth-order low-pass Butterworth filter.

กราฟที่ 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Fourth-order low-pass Butterworth filter.



Fourth-order low-pass Butterworth filter.

กราฟที่ 6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MC3417, MC3517 MC3418, MC3518



## Specifications and Applications Information

### CONTINUOUSLY VARIABLE SLOPE DELTA MODULATOR/DEMODULATOR

Providing a simplified approach to digital speech encoding/decoding, the MC3517/18 series of CVSDs is designed for military secure communication and commercial telephone applications. A single IC provides both encoding and decoding functions.

- Encode and Decode Functions on the Same Chip with a Digital Input for Selection
- Utilization of Compatible  $I^2L$  - Linear Bipolar Technology
- CMOS Compatible Digital Output
- Digital Input Threshold Selectable ( $V_{CC}/2$  reference provided on chip)
- MC3417/MC3517 has a 3-Bit Algorithm (General Communications)
- MC3418/MC3518 has a 4-Bit Algorithm (Commercial Telephone)


### CONTINUOUSLY VARIABLE SLOPE DELTA MODULATOR/DEMODULATOR

LASER-TRIMMED INTEGRATED CIRCUIT




L SUFFIX  
CERAMIC PACKAGE  
CASE 620-02

### CVSD BLOCK DIAGRAM



### PIN CONNECTIONS



MOTOROLA LINEAR/INTERFACE DEVICES

# MC3417, MC3418, MC3517, MC3518

## MAXIMUM RATINGS

(All voltages referenced to  $V_{EE}$ ,  $T_A = 25^\circ\text{C}$  unless otherwise noted.)

Rating	Symbol	Value	Unit
Power Supply Voltage	$V_{CC}$	-0.4 to +18	Vdc
Differential Analog Input Voltage	$V_{ID}$	5.0	Vdc
Digital Threshold Voltage	$V_{TH}$	-0.4 to $V_{CC}$	Vdc
Logic Input Voltage (Clock, Digital Data, Encoder/Decoder)	$V_{Logic}$	-0.4 to +18	Vdc
Coincidence Output Voltage	$V_{O(Con)}$	-0.4 to +18	Vdc
Syllabic Filter Input Voltage	$V_{I(Syl)}$	-0.4 to $V_{CC}$	Vdc
Gain Control Input Voltage	$V_{I(GC)}$	-0.4 to $V_{CC}$	Vdc
Reference Input Voltage	$V_{I(Ref)}$	$V_{CC}/2 - 1.0$ to $V_{CC}$	Vdc
$V_{CC}/2$ Output Current	$I_{Ref}$	-25	mA

## ELECTRICAL CHARACTERISTICS

( $V_{CC} = 12\text{ V}$ ,  $V_{EE} = \text{Gnd}$ ,  $T_A = 0^\circ\text{C}$  to  $-70^\circ\text{C}$  for MC3417/18,  $T_A = -55^\circ\text{C}$  to  $+125^\circ\text{C}$  for MC3517/18 unless otherwise noted.)

Characteristic	Symbol	MC3417/MC3517			MC3418/MC3518			Unit
		Min	Typ	Max	Min	Typ	Max	
Power Supply Voltage Range (Figure 1)	$V_{CCR}$	4.75	12	16.5	4.75	12	16.5	Vdc
Power Supply Current (Figure 1) (Idle Channel) ( $V_{CC} = 5.0\text{ V}$ ) ( $V_{CC} = 15\text{ V}$ )	$I_{CC}$	-	3.7 6.0	5.0 10	-	3.7 6.0	5.0 10	mA
Clock Rate	$f_R$	-	16%	-	-	32k	-	Samples/s
Gain Control Current Range (Figure 2)	$I_{GCR}$	0.001	-	3.0	0.001	-	3.0	mA
Analog Comparator Input Range (Pins 1 and 2) ( $4.75\text{ V} \leq V_{CC} \leq 16.5\text{ V}$ )	$V_I$	1.3	-	$V_{CC} - 1.3$	1.3	-	$V_{CC} - 1.3$	Vdc
Analog Output Range (Pin 7) ( $4.75\text{ V} \leq V_{CC} \leq 16.5\text{ V}$ , $I_O = 5.0\text{ mA}$ )	$V_O$	1.3	-	$V_{CC} - 1.3$	1.3	-	$V_{CC} - 1.3$	Vdc
Input Bias Currents (Figure 3) (Comparator in Active Region) Analog Input (I1) Analog Feedback (I2) Syllabic Filter Input (I3) Reference Input (I5)	$I_{IB}$	-	0.5 0.5 0.06 -0.06	1.5 1.5 0.5 -0.5	-	0.25 0.25 0.06 -0.06	1.0 1.0 0.3 -0.3	$\mu\text{A}$
Input Offset Current (Comparator in Active Region) Analog Input/Analog Feedback I1-I2 - Figure 3 Integrator Amplifier I5-I6 - Figure 4	$I_{IO}$	-	0.15 0.02	0.6 0.2	-	0.05 0.01	0.4 0.1	$\mu\text{A}$
Input Offset Voltage V/I Converter (Pins 3 and 4) - Figure 5	$V_{IO}$	-	2.0	6.0	-	2.0	6.0	mV
Transconductance V/I Converter, 0 to 3.0 mA Integrator Amplifier, 0 to 5.0 mA Load	$g_m$	0.1 1.0	0.3 10	- -	0.1 1.0	0.3 10	- -	mA/mV
Propagation Delay Times (Note 1) Clock Trigger to Digital Output ( $C_L = 25\text{ pF}$ to Gnd) Clock Trigger to Coincidence Output ( $C_L = 25\text{ pF}$ to Gnd) ( $R_L = 4\text{ k}\Omega$ to $V_{CC}$ )	$t_{PLH}$ $t_{PHL}$ $t_{PLH}$ $t_{PHL}$	-	1.0 0.8 1.0 0.8	2.5 2.5 3.0 2.0	-	1.0 0.8 1.0 0.8	2.5 2.5 3.0 2.0	$\mu\text{s}$
Coincidence Output Voltage - Low Logic State ( $I_{OL(Con)} = 3.0\text{ mA}$ )	$V_{OL(Con)}$	-	0.12	0.25	-	0.12	0.25	Vdc
Coincidence Output Leakage Current - High Logic State ( $V_{OH} = 15.0\text{ V}$ , $0^\circ\text{C} < T_A < 70^\circ\text{C}$ )	$I_{OH(Con)}$	-	0.01	0.5	-	0.01	0.5	$\mu\text{A}$

NOTE 1: All propagation delay times measured 50% to 50% from the negative going (from  $V_{CC}$  to -0.4 V) edge of the clock.



# MC3417, MC3418, MC3517, MC3518

## ELECTRICAL CHARACTERISTICS (continued)

Characteristic	Symbol	MC3417/MC3517			MC3418/MC3518			Unit
		Min	Typ	Max	Min	Typ	Max	
Applied Digital Threshold Voltage Range (Pin 12)	$V_{TH}$	+1.2	—	$V_{CC} - 2.0$	+1.2	—	$V_{CC} - 2.0$	Vdc
Digital Threshold Input Current ( $1.2\text{ V} < V_{th} < V_{CC} - 2.0\text{ V}$ ) ( $V_{IL}$ applied to Pins 13, 14 and 15) ( $V_{IH}$ applied to Pins 13, 14 and 15)	$I_{I(th)}$	—	—	5.0	—	—	5.0	$\mu\text{A}$
Maximum Integrator Amplifier Output Current	$I_O$	$\pm 5.0$	—	—	$\pm 5.0$	—	—	mA
$V_{CC}/2$ Generator Maximum Output Current (Source only)	$I_{Ref}$	+10	—	—	+10	—	—	mA
$V_{CC}/2$ Generator Output Impedance (0 to +10 mA)	$z_{Ref}$	—	3.0	6.0	—	3.0	6.0	$\Omega$
$V_{CC}/2$ Generator Tolerancer ( $4.75\text{ V} < V_{CC} < 16.5\text{ V}$ )	$er$	—	—	$\pm 3.5$	—	—	$\pm 3.5$	%
Logic Input Voltage (Pins 13, 14 and 15) Low Logic State High Logic State	$V_{IL}$ $V_{IH}$	Gnd $V_{th} + 0.4$	— —	$V_{th} - 0.4$ 18.0	Gnd $V_{th} + 0.4$	— —	$V_{th} - 0.4$ 18.0	Vdc
Dynamic Total Loop Offset Voltage (Note 2) — Figures 3, 4 and 5 $I_{GC} = 12.0\ \mu\text{A}$ , $V_{CC} = 12\text{ V}$ $T_A = 25^\circ\text{C}$ $0^\circ\text{C} < T_A < +70^\circ\text{C}$ MC3417/18 $-55^\circ\text{C} < T_A < +125^\circ\text{C}$ MC3517/18 $I_{GC} = 33.0\ \mu\text{A}$ , $V_{CC} = 12\text{ V}$ $T_A = 25^\circ\text{C}$ $0^\circ\text{C} < T_A < +70^\circ\text{C}$ MC3417/18 $-55^\circ\text{C} < T_A < +125^\circ\text{C}$ MC3517/18 $I_{GC} = 12.0\ \mu\text{A}$ , $V_{CC} = 5.0\text{ V}$ $T_A = 25^\circ\text{C}$ $0^\circ\text{C} < T_A < +70^\circ\text{C}$ MC3417/18 $-55^\circ\text{C} < T_A < +125^\circ\text{C}$ MC3517/18 $I_{GC} = 33.0\ \mu\text{A}$ , $V_{CC} = 5.0\text{ V}$ $T_A = 25^\circ\text{C}$ $0^\circ\text{C} < T_A < +70^\circ\text{C}$ MC3417/18 $-55^\circ\text{C} < T_A < +125^\circ\text{C}$ MC3517/18	$\Delta V_{offset}$	—	—	—	—	—	—	mV
Digital Output Voltage ( $I_{OL} = 3.6\text{ mA}$ ) ( $I_{OH} = -0.35\text{ mA}$ )	$V_{OL}$ $V_{OH}$	— $V_{CC} - 1.0$	0.1 $V_{CC} - 0.2$	0.4 —	— $V_{CC} - 1.0$	0.1 $V_{CC} - 0.2$	0.4 —	Vdc
Syllabic Filter Applied Voltage (Pin 3) (Figure 2)	$V_{I(Sv)}$	+3.2	—	$V_{CC}$	-3.2	—	$V_{CC}$	Vdc
Integrating Current (Figure 2) ( $I_{GC} = 12.0\ \mu\text{A}$ ) ( $I_{GC} = 1.5\text{ mA}$ ) ( $I_{GC} = 3.0\text{ mA}$ )	$I_{int}$	8.0 1.45 2.75	10 150 3.0	12 155 3.25	8.0 1.45 2.75	10 150 3.25	12 1.55 3.25	$\mu\text{A}$ mA mA
Dynamic Integrating Current Match ( $I_{GC} = 1.5\text{ mA}$ ) Figure 6	$V_{OI(Ave)}$	—	$\pm 100$	$\pm 250$	—	$\pm 100$	$\pm 250$	mV
Input Current — High Logic State ( $V_{IH} = 18\text{ V}$ ) Digital Data Input Clock Input Encode/Decode Input	$I_{IH}$	—	—	+5.0	—	—	+5.0	$\mu\text{A}$
Input Current — Low Logic State ( $V_{IL} = 0\text{ V}$ ) Digital Data Input Clock Input Encode/Decode Input Clock Input, $V_{IL} = 0.4\text{ V}$	$I_{IL}$	—	—	-10	—	—	-10	$\mu\text{A}$

NOTE 2. Dynamic total loop offset ( $\Delta V_{offset}$ ) equals  $V_{IO}$  (comparator) (Figure 3) minus  $V_{IOX}$  (Figure 5). The input offset voltages of the analog comparator and of the integrator amplifier include the effects of input offset current through the input resistor. The slope polarity switch current mismatch appears as an average voltage across the 10 k integrator resistor. For the MC3417/MC3517, the clock frequency is 16.0 kHz. For the MC3418/MC3518, the clock frequency is 32.0 kHz. Idle channel performance is guaranteed if this dynamic total loop offset is less than one-half of the change in integrator output voltage during one clock cycle (ramp step size). Laser trimming is used to insure good idle channel performance.

MOTOROLA LINEAR/INTERFACE DEVICES

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MC3417, MC3418, MC3517, MC3518

## DEFINITIONS AND FUNCTION OF PINS

### Pin 1 — Analog Input

This is the analog comparator inverting input where the voice signal is applied. It may be ac or dc coupled depending on the application. If the voice signal is to be level shifted to the internal reference voltage, then a bias resistor between pins 1 and 10 is used. The resistor is used to establish the reference as the new dc average of the ac coupled signal. The analog comparator was designed for low hysteresis (typically less than 0.1 mV) and high gain (typically 70 dB).

### Pin 2 — Analog Feedback

This is the non-inverting input to the analog signal comparator within the IC. In an encoder application it should be connected to the analog output of the encoder circuit. This may be pin 7 or a low pass filter output connected to pin 7. In a decode circuit pin 2 is not used and may be tied to  $V_{CC}/2$  on pin 10, ground or left open.

The analog input comparator has bias currents of 1.5  $\mu\text{A}$  max, thus the driving impedances of pins 1 and 2 should be equal to avoid disturbing the idle channel characteristics of the encoder.

### Pin 3 — Syllabic Filter

This is the point at which the syllabic filter voltage is returned to the IC in order to control the integrator step size. It is an NPN input to an op amp. The syllabic filter consists of an RC network between pins 11 and 3. Typical time constant values of 6 ms to 50 ms are used in voice codecs.

### Pin 4 — Gain Control Input

The syllabic filter voltage appears across  $C_S$  of the syllabic filter and is the voltage between  $V_{CC}$  and pin 3. The active voltage to current (V-I) converter drives pin 4 to the same voltage at a slew rate of typically 0.5 V/ $\mu\text{s}$ . Thus the current injected into pin 4 ( $I_{GC}$ ) is the syllabic filter voltage divided by the  $R_X$  resistance. Figure 6 shows the relationship between  $I_{GC}$  (x-axis) and the integrating current,  $I_{INT}$  (y-axis). The discrepancy, which is most significant at very low currents, is due to circuitry within the slope polarity switch which enables trimming to a low total loop offset. The  $R_X$  resistor is then varied to adjust the loop gain of the codec, but should be no larger than 5.0 k $\Omega$  to maintain stability.

### Pin 5 — Reference Input

This pin is the non-inverting input of the integrator amplifier. It is used to reference the dc level of the output signal. In an encoder circuit it must reference the same voltage as pin 1 and is tied to pin 10.

### Pin 6 — Filter Input

This inverting op amp input is used to connect the integrator external components. The integrating current

( $I_{INT}$ ) flows into pin 6 when the analog input (pin 1) is high with respect to the analog feedback (pin 2) in the encode mode or when the digital data input (pin 13) is high in the decode mode. For the opposite states,  $I_{INT}$  flows out of Pin 6. Single integration systems require a capacitor and resistor between pins 6 and 7. Multipole configurations will have different circuitry. The resistance between pins 6 and 7 should always be between 8 k $\Omega$  and 13 k $\Omega$  to maintain good idle channel characteristics.

### Pin 7 — Analog Output

This is the integrator op amp output. It is capable of driving a 600-ohm load referenced to  $V_{CC}/2$  to +6 dBm and can otherwise be treated as an op amp output. Pins 5, 6, and 7 provide full access to the integrator op amp for designing integration filter networks. The slew rate of the internally compensated integrator op amp is typically 0.5 V/ $\mu\text{s}$ . Pin 7 output is current limited for both polarities of current flow at typically 30 mA.

### Pin 8 — VEE

The circuit is designed to work in either single or dual power supply applications. Pin 8 is always connected to the most negative supply.

### Pin 9 — Digital Output

The digital output provides the results of the delta modulator's conversion. It swings between  $V_{CC}$  and  $V_{EE}$  and is CMOS or TTL compatible. Pin 9 is inverting with respect to pin 1 and non-inverting with respect to pin 2. It is clocked on the falling edge of pin 14. The typical 10% to 90% rise and fall times are 250 ns and 50 ns respectively for  $V_{CC} = 12\text{ V}$  and  $C_L = 25\text{ pF}$  to ground.


### Pin 10 — $V_{CC}/2$ Output

An internal low impedance mid-supply reference is provided for use of the MC3417/18 in single supply applications. The internal regulator is a current source and must be loaded with a resistor to insure its sinking capability. If a +6 dBm signal is expected across a 600 ohm input bias resistor, then pin 10 must sink  $2.2\text{ V}/600\ \Omega = 3.66\text{ mA}$ . This is only possible if pin 10 sources 3.66 mA into a resistor normally and will source only the difference under peak load. The reference load resistor is chosen accordingly. A 0.1  $\mu\text{F}$  bypass capacitor from pin 10 to  $V_{EE}$  is also recommended. The  $V_{CC}/2$  reference is capable of sourcing 10 mA and can be used as a reference elsewhere in the system circuitry.

### Pin 11 — Coincidence Output

The duty cycle of this pin is proportional to the voltage across  $C_S$ . The coincidence output will be low whenever the content of the internal shift register is all 1s or all 0s. In the MC3417 the register is 3 bits long

MC3417, MC3418, MC3517, MC3518



MOTOROLA LINEAR/INTERFACE DEVICES

FIGURE 12 - CVSD WAVEFORMS





FIGURE 13 - BLOCK DIAGRAM OF THE CVSD DECODER



# MC3417, MC3418, MC3517, MC3518

## TYPICAL PERFORMANCE CURVES

FIGURE 7 - TYPICAL  $I_{int}$  versus  $I_{GC}$  (Mean =  $2\sigma$ )




FIGURE 8 - NORMALIZED DYNAMIC INTEGRATING CURRENT MATCH versus  $V_{CC}$




FIGURE 9 - NORMALIZED DYNAMIC INTEGRATING CURRENT MATCH versus CLOCK FREQUENCY




FIGURE 10 - DYNAMIC TOTAL LOOP OFFSET versus CLOCK FREQUENCY




FIGURE 11 - BLOCK DIAGRAM OF THE CVSD ENCODER





FIGURE 14 - 16 kHz SIMPLEX VOICE CODEC  
(Using MC3417, Single Pole Companding and Single Integration)



CIRCUIT DESCRIPTION

The continuously variable slope delta modulator (CVSD) is a simple alternative to more complex conventional conversion techniques in systems requiring digital communication of analog signals. The human voice is analog, but digital transmission of a voice signal over great distance is attractive. Signal/noise ratios do not vary with distance in digital transmission and multiplexing, switching and repeating hardware is more economical and easier to design. However, instrumentation A to D converters do not meet the communications requirements. The CVSD A to D is well suited to the requirements of digital communications and is an economically efficient means of digitizing analog inputs for transmission.

The Delta Modulator

The innermost control loop of a CVSD converter is a simple delta modulator. A block diagram CVSD Encoder is shown in Figure 11. A delta modulator consists of a comparator in the forward path and an integrator in the feedback path of a simple control loop. The inputs to the comparator are the input analog signal and the integrator output. The comparator output reflects the

sign of the difference between the input voltage and the integrator output. That sign bit is the digital output and also controls the direction of ramp in the integrator. The comparator is normally clocked so as to produce a synchronous and band limited digital bit stream.

If the clocked serial bit stream is transmitted, received, and delivered to a similar integrator at a remote point, the remote integrator output is a copy of the transmitting control loop integrator output. To the extent that the integrator at the transmitting location tracks the input signal, the remote receiver reproduces the input signal. Low pass filtering at the receiver output will eliminate most of the quantizing noise, if the clock rate of the bit stream is an octave or more above the bandwidth of the input signal. Voice bandwidth is 4 kHz and clock rates from 8 k and up are possible. Thus the delta modulator digitizes and transmits the analog input to a remote receiver. The serial, unframed nature of the data is ideal for communications networks. With no input at the transmitter, a continuous one zero alternation is transmitted. If the two integrators are made leaky, then during any loss of contact the receiver output decays to

## กิติกรรมประกาศ

ขอกราบขอบพระคุณ อาจารย์ . วิวัฒน์ กิรานนท์ ที่ช่วยประสิทธิ์ประสาทวิชาความรู้ และให้คำปรึกษาแนะนำเกี่ยวกับงานปริญญาโท ในครั้งนี้ และอาจารย์ทุกท่านที่อบรมสั่งสอนวิชาความรู้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

## หนังสืออ้างอิง

1. การไฟฟ้าแห่งประเทศไทย, "PCM", ฝ่าจรระบบสื่อสาร กองวิทยุโทรคมนาคม.
2. DOUGLAS V. HAL, "DIGITAL CIRCUITS AND SYSTEM", MCGRAW-HILL PUBLISHING COMPANY, P.237-P.342, 1989.
3. JOHN L. HILBURN AND DAVID E. JOHNSON, "MANUAL OF ACTIVE FILTER DESIGN", MCGRAW-HILL PUBLISHING COMPANY.
4. โคม อารีธา, "เฟสดีคัลป์", ว่างจรอิเล็กทรอนิกส์, บริษัทซี.เอ็ด ยูเคชั่นจำกัด, 2521, หน้า 378-381
5. คู่มือ/เท็บเบอ์ ไอซี ทีทีแอล บริษัทซี.เอ็ด ยูเคชั่นจำกัด



1. ภาควิชาอิเล็กทรอนิกส์, "ELECTRONIC LAB 3 รหัส 14327", คณะวิศวกรรมศาสตร์ สจล. ปีการศึกษา 2535.