



เทคนิคการส่งข้อมูลดิจิทัลความเร็วสูง
HIGH SPEED DIGITAL TRANSMISSION TECHNIQUE

โดย

นายทอง ม่วงงาม
นายวศิน มั่งคั่ง


วัน เดือน ปี..... ๓๑ ก.ค. ๒๕๒๐
เลขทะเบียน..... ๐๖๒๘๘
เลขเรียกหนังสือ..... T ๓๘๐๘๒ พ.๓๘ ก

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาระดับปริญญาโท สาขาวิชาเทคโนโลยีโทรคมนาคม
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา ๒๕๓๘

HIGH SPEED DIGITAL TRANSMISSION TECHNIQUE

MR. PAYUNG HUANG-NGAH

MR. WASIN HUNGKUNG



PROJECT REPORT SUBMITTED IN PARTIAL FULFILLMENT OF THE REQUIREMENTS

FOR THE BACHELOR'S DEGREE

DEPARTMENT OF INDUSTRIAL TECHNOLOGY

FACULTY OF ENGINEERING

KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

1995

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์

เทคนิคการส่งข้อมูลดิจิทัลความเร็วสูง

HIGH SPEED DIGITAL TRANSMISSION TECHNIQUE

โดย

นายพสุ ม่วงงาม

นายวสิน มั่งคั่ง

ภาควิชา

เทคนิคอุตสาหกรรม

อาจารย์ที่ปรึกษา

อาจารย์คลชัย สุขเจริญผล

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง อนุมัติให้นับ
วิทยานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต

คณะกรรมการสอบวิทยานิพนธ์

อาจารย์ที่ปรึกษา

กรรมการ

กรรมการ

กรรมการ

กรรมการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PROJECT REPTOT HIGH SPEED DIGITAL TRANSMISSION TECHNIUQE

BY MR.PAYUNG MUANG-NGAM

MR.WASIN MUNGKUNG

DEPARTMENT OF INDUSTRIAL TECHNOLOGY

ADVISOR MR.DONLACHAI SUKCHARERNPON

**ACCEPTED BY THE FACULTY OF ENGINEERING, KING MONGKUT'S INSTITUTE
OF TECHNOLOGY LADKRABANG IN PARTIAL FULFILLMENT OF THE REQUIREMENTS
FOR THE BACHELOR'S DEGREE**

PROJECT REPORT COMMITTEE

CHAIRMAN

COMMITTEE

COMMITTEE

COMMITTEE

COMMITTEE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์ เทคนิคการส่งข้อมูลดิจิทัลความเร็วสูง
HIGH SPEED DIGITAL TRANSMISSION TECHNIQUE
โดย นายพงษ์ ม่วงงาม
 นายวสิน มั่งคั่ง
อาจารย์ที่ปรึกษา อาจารย์คลชัย สุขเจริญผล

บทคัดย่อ

โครงการนี้เป็น การนำเสนอ การทดลองการส่งสัญญาณดิจิทัล ความเร็ว 256 kbps ไปตามสายโคแอกเซียล โดยใช้หลักของการมอดูเลตแบบ 16QAM ซึ่งเป็นรูปแบบหนึ่งในการส่งสัญญาณดิจิทัล ข้อมูลดิจิทัลนั้นจะถูกบรรจุอยู่ในเฟสหรือขนาดหรือทั้งคู่ของสัญญาณพาหะ

ในโครงการนี้จะใช้วงจรผลิตสัญญาณพาหะ 1.024 MHz และสัญญาณไพลอท 896 kHz ที่อ้างอิงจากสัญญาณนาฬิกา 256 kbps และใช้วงจรแยกสัญญาณดิจิทัลแล้วนำสัญญาณดิจิทัลไปแปลงเป็นสัญญาณ PAM ก่อนจะเข้าวงจรบาลานซ์มอดูเลเตอร์ ดังนั้นที่วงจรบาลานซ์มอดูเลเตอร์ จะมีการเปลี่ยนแปลงที่เอาท์พุทหนึ่งครั้งเมื่อมีข้อมูลอินพุทเข้ามาทุกๆ 4 บิต ซึ่งสามารถแสดงให้เห็นว่า 16QAM มีประสิทธิภาพในการใช้แบนด์วิดธ์มากกว่า BPSK สำหรับบิตเรทที่เท่ากัน

ABSTRACT

This project present of digital transmission system at data speed 256 kbps in coaxial line medium. This work use Sixteen Quadrature Amplitude Modulation (16QAM) is a form of digital modulation where the digital information is contained in both the amplitude and phase of the transmitted carrier.

In this project to use oscillate carrier signal 1.024 MHz and pilot tone signal 896 kHz circuits with control by real time clock 256 kbps . And use digital data separate circuit to convert digital signal into the PAM signal before presented to either balance modulator. Also, at balance modulator, there is one change in the output signal for every 4 bits input data bits. The results indicate that 16QAM is use bandwidth efficiency more than BPSK for the same bit rate.

กิตติกรรมประกาศ

ปริญญานิพนธ์นี้ สำเร็จลุล่วงลงได้ ด้วยความตั้งใจและความพยายามในการทำงานของ
ผู้ร่วมงานในกลุ่มโครงการ ตลอดจนความร่วมมือของหลายคน และได้รับคำแนะนำจากอาจารย์
ที่ปรึกษาทางด้านเทคนิคและแนวทางต่างๆ จึงขอขอบคุณไว้ ณ ที่นี้

ขอบคุณ อาจารย์คลังชัย สุขเจริญผล อาจารย์ที่ปรึกษาโครงการที่ให้คำแนะนำรายละเอียด
และขอบเขตของโครงการ ตลอดจนเลือกเครื่องมือและอุปกรณ์ในการทำโครงการครั้งนี้ด้วย

ขอบคุณ นายสมควร ชื่นดี เจ้าหน้าที่ช่างเทคนิค ประจำภาคเทคนิคอุตสาหกรรม ที่เลือกเพื่อ
สถานที่พัก และช่วยอำนวยความสะดวกในการทำโครงการหลายๆ เรื่อง

ขอบคุณ นายชยอด นาคเจือทอง ที่เลือกเพื่อางจรและคำแนะนำหลายอย่าง ด้วยเหตุที่มีลักษณะ
และรายละเอียดของโครงการคล้ายคลึงกัน

แต่ที่จะขาดเสียมิได้คือ บิดามารดาและพี่น้องของผู้ทำโครงการ ที่อดส่ำห้ส่งเสียให้เล่าเรียน
จนพบกับความสำเร็จอีกระดับหนึ่ง นับว่าเป็นบุคคลอันยิ่งใหญ่ ที่จะลืมเสียมิได้อีกเช่นกัน

นายชย ม่วงงาม

นายวสิน มิ่งคั่ง

สารบัญ

	หน้า
บทคัดย่อ (ภาษาไทย)	I
บทคัดย่อ (ภาษาอังกฤษ)	I
กิตติกรรมประกาศ	II
สารบัญตาราง	III
สารบัญภาพ	IV
บทที่	
1. บทนำ	1
ความเป็นมา	1
วัตถุประสงค์	1
ขอบเขต	2
ประโยชน์	2
2. ทฤษฎีที่เกี่ยวข้อง	3
Quadrature Amplitude Modulation	3
Balance Modulation	9
Active Filter	9
Phase Lock Loop	14
Differential Amplifier	16
3. การออกแบบและทดลองวงจรทางด้านภาคส่ง	22
วงจรแอสกสัญญาณดิจิทัล	22
วงจรแปลง 2 บิต ไปเป็น 4 ระดับ	23
วงจรกรองความถี่ต่ำ	24
วงจรถ่ายทอดสัญญาณพาหะ 1.024 MHz	26
วงจรถ่ายทอดสัญญาณพาหะ 896 kHz	27
วงจรกรองช่วงความถี่	28
วงจรเลื่อนเฟสสัญญาณพาหะ 90 องศา	29
วงจรบาลานซ์มอดูเลเตอร์	31
วงจรรวมสัญญาณมอดูเลต	32

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
4. การออกแบบและทดลองวงจรทางด้านภาครีบ	33
วงจรกรองช่วงสัญญาณ	33
วงจรถูกสัญญาณนาฬิกา	34
วงจรถูกสัญญาณพาหะ	35
วงจรเลื่อนเฟสสัญญาณ 90 องศา	35
วงจรบาลานซ์คิมอคูเลเตอร์	36
วงจรกรองความถี่ต่ำ	37
วงจรแปลง 4 ระดับ ไปเป็น 2 บิต	38
วงจรรวมสัญญาณดิจิทัล	40
5. ผลการดำเนินงาน	42
6. บทสรุปและข้อเสนอแนะ	49
เอกสารอ้างอิง	53
ภาคผนวก	54
ประวัติผู้ทำปริญญานิพนธ์	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

ตารางที่	หน้า
2.1 ตารางความจริงของ I และ Q ที่เปลี่ยนแปลงได้ทั้ง 4 ระดับ	4
2.2 แถบความถี่ที่น้อยที่สุดของรูปแบบการมอดูเลตต่างๆ	6
2.3 สูตรข้อแตกต่างของ FSK, PSK และ QAM	7
3.1 การแปลงรหัสจาก Binary Code ไปเป็น Gray Code	23
3.2 การแปลง 2 บิต ไปเป็น 4 ระดับ	24
4.1 การขยายสัญญาณก่อนเข้าวงจรตรวจระดับสัญญาณ	38
4.2 การตรวจจับระดับสัญญาณแล้วแปลงเป็น Gray Code	39



สารบัญภาพ

รูปที่	หน้า
2.1	4
2.2	5
2.3	8
2.4	10
2.5	12
2.6	14
2.7	16
2.8	17
2.9	18
2.10	18
2.11	20
3.1	22
3.2	24
3.3	25
3.4	27
3.5	28
3.6	28
3.7	30
3.8	31
3.9	32
4.1	33
4.2	33
4.3	34
4.4	35
4.5	36

	หน้า
4.6 วงจรบาลานซ์คิมอดูเลเตอร์	37
4.7 วงจรกรองความถี่ต่ำ	37
4.8 วงจรขยายสัญญาณหลายระดับ	39
4.9 วงจรแปลง 4 ระดับ เป็น 2 บิต	40
4.10 วงจรรวมสัญญาณดิจิทัล	41
5.1 สัญญาณกึ่งแรนคัม 256 kbps	42
5.2 การหน่วงสัญญาณนาฬิกา 4 เท่า	42
5.3 สัญญาณดิจิทัลที่แยกออกมาทั้งด้าน I และ Q	43
5.4 สัญญาณ 4 ระดับ ทั้งด้าน I และ Q	43
5.5 สัญญาณพาหะทั้งด้าน I และ Q	44
5.6 สัญญาณที่ผ่านการมอดูเลตแล้วทั้งด้าน I และ Q	44
5.7 สัญญาณพัลส์ท โทน	45
5.8 สัญญาณ 16-QAM ที่ส่งออกไป	45
5.9 สัญญาณ 16-QAM ที่รับได้	46
5.10 สัญญาณนาฬิกาที่ถูกลูกข่าย	46
5.11 สัญญาณพาหะที่ถูกลูกข่ายทั้งด้าน I และ Q	47
5.12 สัญญาณที่ผ่านการคิมอดูเลตแล้วทั้งด้าน I และ Q	47
5.13 สัญญาณดิจิทัลที่รับได้ทั้งด้าน I และ Q	48
5.14 สัญญาณดิจิทัลเอาท์พุท	48

บทที่ 1

บทนำ

ในระบบสื่อสารโทรคมนาคมที่ใช้กันในปัจจุบัน มีความต้องการเพิ่มขึ้นอย่างมาก ทั้งทางคุณภาพ ปริมาณและความยืดหยุ่นในการใช้งาน ด้วยเหตุนี้ระบบสื่อสารแบบดิจิทัล (Digital Communication System) ที่ให้ความถูกต้องแม่นยำมากกว่าจึงเข้ามามีบทบาทในระบบสื่อสารแบบอนาล็อก (Analog Communication System) อีกทั้งในการส่งสัญญาณหรือข้อมูลในระบบต่างๆ เช่น ระบบโทรศัพท์ ระบบสื่อสารดาวเทียมภาคพื้นดิน หรือ ระบบสื่อสารดาวเทียมอวกาศ (Aeronautical or Land Mobile Satellite System) เป็นต้น จำเป็นต้องใช้เทคนิคการมอดูเลตสัญญาณดิจิทัลที่ละเอียดซับซ้อน ทำให้ต้องมีการศึกษาและค้นคว้าเทคนิคในการมอดูเลตแบบต่างๆ เพื่อพัฒนาให้ทันกับความต้องการของตลาดการสื่อสารที่เป็นอยู่

ในกรณีที่มี ตัวมอดูเลตสัญญาณที่มีอยู่นั้นยังขาดความยืดหยุ่นในการใช้งาน เช่น อุปกรณ์สื่อสารทางคอมพิวเตอร์ที่เรียกว่า โมเด็ม (Modem) โดยทั่วไปจะสามารถส่งสัญญาณที่ได้จากการมอดูเลตสัญญาณดิจิทัลเพียงรูปแบบเดียว ไม่สามารถรับส่งสัญญาณกับโมเด็มที่มีรูปแบบการมอดูเลตสัญญาณแบบอื่นได้ นอกจากนี้ข้อจำกัดในเรื่องช่วงความถี่ แบนความถี่ ความเร็ว ตัวกลาง ความผิดพลาดของสัญญาณก็ยังไม่สามารถทำได้ครบทุกกรณี

รูปแบบการมอดูเลตสัญญาณดิจิทัลมีหลายรูปแบบ เช่น FSK, PSK, BPSK, QPSK, 8PSK, QAM 8QAM, 16QAM ฯลฯ แต่ในโครงการนี้จะเลือกใช้ 16QAM ซึ่งการเปลี่ยนแปลงของคลื่นพาห้จะมีทั้งเฟสและขนาดรวม 16 ตำแหน่งภายในหนึ่งคาบเวลา

ความเป็นมา

ปัจจุบันระบบการส่งสัญญาณดิจิทัล เริ่มมีบทบาทมากขึ้น และกำลังจะเข้ามาแทนที่ระบบการส่งสัญญาณอนาล็อก แต่ในการส่งสัญญาณดิจิทัลนั้น หากเป็นสัญญาณที่มีอัตราเร็วสูงๆ จะมีผลทำให้มีขนาดของแบนด์วิดท์ที่กว้างมาก ไม่เป็นการประหยัดในการเข้าใช้ช่องสัญญาณ จึงต้องมีเทคนิคในการลดแบนด์วิดท์ของสัญญาณ

วัตถุประสงค์

เพื่อที่จะนำเสนอการทดลองการส่งสัญญาณดิจิทัลอัตราเร็ว 256 kbps โดยใช้วิธีการส่งสัญญาณแบบ 16QAM ซึ่งสามารถลดแบนด์วิดท์ลงได้ถึง 4 เท่า ของการส่งสัญญาณแบบ PSK จะทำให้การใช้ช่องสัญญาณมีประสิทธิภาพมากยิ่งขึ้น เพราะสามารถลดขนาดแบนด์วิดท์ของช่องสัญญาณได้

เอกสารนี้หรือกล่าวอีกนัยหนึ่งก็คือ สามารถเพิ่มประสิทธิภาพของสัญญาณข้อมูลได้ ขณะที่มิแบนด์วิดท์เท่าเดิม การคำนวณว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขอบเขตของโครงการงาน

ในการทำโครงการครั้งนี้มีการออกแบบและทดลองวงจร 2 ส่วน คือ Transmitter

1. Serial to Parallel
2. 2 Bit to 4 Level
3. Low Pass Filter
4. Phase Lock Loop
5. Band Pass Filter
6. Phase Shift 90 degree
7. Balance Modulator
8. Summing Amplifier

Receiver

1. Band Pass Filter
2. Phase Lock Loop
3. Carrier Recovery
4. Clock Recovery
5. Phase Shift 90 degree
6. Balance Modulator
7. Low Pass Filter
8. 4 Level to 2 Bit
9. Parallel to Serial

ประโยชน์ที่จะได้รับ

สามารถเข้าใจรายละเอียดของระบบการส่งสัญญาณแบบดิจิทัลได้ดียิ่งขึ้น อีกทั้งรายละเอียดของวงจรส่วนประกอบต่างๆในโครงการ เช่น วงจรชกบิต-รวมบิต วงจร LPF-BPF วงจร Balance Mod วงจรทำสัญญาณหลายระดับ(Multi Level) และเข้าใจถึงขั้นตอนการทำงานและปัญหาของการประกอบวงจรทางเทคโนโลยีโทรคมนาคม

สามารถทดสอบความเป็นไปได้ของการส่งสัญญาณแบบ 16QAM ว่ามีข้อดี ข้อเสีย ในเรื่องใดบ้าง อาทิเช่น สามารถลดแบนด์วิดท์ได้ แต่สัญญาณที่รับได้มีความผิดพลาดสูง เป็นวงจรที่มีความซับซ้อน และวงจรก็ต้องอาศัยระบบการซิงค์โครไนซ์ที่มีประสิทธิภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีที่เกี่ยวกับ


Quadrature Amplitude Modulation

Quadrature Amplitude Modulation เป็นการมอดูเลตสัญญาณดิจิทัลในรูปแบบหนึ่งซึ่งข้อมูลดิจิทัลจะถูกบรรจุในทั้งแอมพลิจูดและเฟสของสัญญาณพาหะ และในโครงการนี้จะเลือกใช้แบบ 16QAM ซึ่งเป็นเทคนิคการเข้ารหัสแบบ M-ary เมื่อ $M=16$ ข้อมูลอินพุตถูกแบ่งเป็นกลุ่มๆละ 4 ($2^4=16$)

บล็อกไดอะแกรมของเครื่องส่ง 16 QAM แสดงในรูป 2.1 ข้อมูลอินพุตแบบเลขฐานสองถูกแบ่งป้อนเข้าช่องต่างๆ 4 ช่องคือ I, I', Q และ Q' บิตแรกในแต่ละช่องมีค่า 1/4 ของบิตเรทอินพุต ($F_b/4$) อินพุต 4 บิตถูกส่งแบบอนุกรมเข้าวงจรแยกบิต แล้วถูกส่งออกพร้อมๆกันเป็นแบบขนาน ด้วยช่อง I, I', Q และ Q' บิต I และ Q ทั้งคู่จะถูกป้อนเข้าสว่างจรแปลง 2 ลอจิก ไปเป็น 4 ระดับ ดังนั้นวงจรแปลง 2 ลอจิก เป็น 4 ระดับ จึงสร้างสัญญาณ PAM ได้ 4 สัญญาณ คือมี 2 ขั้วและ 2 ขนาดที่เป็นไปได้ที่เอาท์พุทของวงจรแปลง 2 ลอจิก เป็น 4 ระดับแต่ละวงจร ซึ่งมีค่าเป็น +0.22V และ +0.821V สัญญาณ PAM จะเข้าไปมอดูเลตกับสัญญาณพาหะ Inphase และ สัญญาณพาหะ Quadrature phase ด้วยวงจรคูณ ดังนั้นผลที่ได้จะมี 4 เอาท์พุทสำหรับวงจรคูณแต่ละวงจร วงจรคูณ I มีค่าเป็น $+0.821\sin\omega_c t$, $+0.22\sin\omega_c t$, $-0.22\sin\omega_c t$ และ $-0.821\sin\omega_c t$ ส่วนวงจรคูณ Q มีค่าเป็น $+0.821\cos\omega_c t$, $+0.22\cos\omega_c t$, $-0.22\cos\omega_c t$ และ $-0.821\cos\omega_c t$ และเมื่อนำผลลัพธ์ที่ได้ไปรวมกันที่วงจรรวมสัญญาณแบบเชิงเส้น จะทำให้ได้เอาท์พุทถึง 16 รูปแบบ สำหรับ 16 QAM

ส่วนในการพิจารณาขนาดของแบนด์วิดท์นั้น สำหรับบิตเรทอินพุตที่เหมือนกัน แบนด์วิดท์ที่น้อยที่สุดที่ต้องการส่งผ่านวงจรมอดูเลต 16 QAM มีค่า 1/4 ของวงจรมอดูเลต BPSK มีค่า 1/2 ของ QPSK และน้อยกว่า 25 % เมื่อใช้ 8PSK สำหรับเทคนิคการมอดูเลตแต่ละวิธี อัตราบอดเรทจะถูกลดลงด้วยอัตราส่วนเหมือนกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.1 บล็อกไดอะแกรม 16 QAM modulator

I	I'	Output	Q	Q'	Output
0	0	-0.220 V	0	0	-0.220 V
0	1	-0.821 V	0	1	-0.821 v
1	0	+0.220 V	1	0	+0.220 V
1	1	+0.821 v	1	1	+0.821 V

ตารางที่ 2.1 ตารางความจริงของ I และ Q ที่เปลี่ยนแปลงได้ทั้ง 4 ระดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Binary input				16QAM output	
Q	Q'	I	I'		
0	0	0	0	0.311 V	-135°
0	0	0	1	0.850 V	-165°
0	0	1	0	0.311 V	-45°
0	0	1	1	0.850 V	-15°
0	1	0	0	0.850 V	-105°
0	1	0	1	1.161 V	-135°
0	1	1	0	0.850 V	-75°
0	1	1	1	1.161 V	-45°
1	0	0	0	0.311 V	135°
1	0	0	1	0.850 V	175°
1	0	1	0	0.850 V	45°
1	0	1	1	0.850 V	15°
1	1	0	0	0.850 V	105°
1	1	0	1	1.161 V	135°
1	1	1	0	0.850 V	75°
1	1	1	1	1.161 V	45°



รูปที่ 2.2 phasor diagram และ constellation diagram

ประสิทธิภาพของแถบความถี่

ประสิทธิภาพของแถบความถี่ (หรือความหนาแน่นของข้อมูล) ถูกใช้เปรียบเทียบกับการทำงาน ของเทคนิคการมอดูเลตหนึ่งกับแบบอื่นๆ สิ่งที่สำคัญก็คือ อัตราส่วนของบิตเรทในการสื่อสารกับแถบ ความถี่ที่น้อยที่สุดที่ต้องการ สำหรับการมอดูเลตที่ต้องการความละเอียด ประสิทธิภาพของแถบความถี่ที่ปกติเป็นแถบความถี่ 1 Hz ทำให้แอกจำนวนบิตที่สามารถส่งผ่านอุปกรณ์สำหรับแถบความถี่แต่ละ เฮิรตซ์ เชื่อมสมการได้เป็น

$$\begin{aligned}
 \text{BW efficiency} &= \frac{\text{transmission rate (bps)}}{\text{minimum bandwidth (Hz)}} \\
 &= \frac{\text{bits/second}}{\text{hertz}} \\
 &= \frac{\text{bits/second}}{\text{cycles/second}} \\
 &= \frac{\text{bits}}{\text{cycle}}
 \end{aligned}$$

การหาประสิทธิภาพของแถบความถี่สำหรับการมอดูเลตแบบ BPSK, QPSK, 8PSK และ 16QAM จากตารางเป็นการแสดงแถบความถี่ที่น้อยที่สุดที่ใช้ส่งสัญญาณที่มีอัตราการส่ง 10 Mbps ด้วยการมอดูเลตในรูปแบบต่างๆ

Modulation Technique	Minimum Bandwidth (MHz)
BPSK	10
QPSK	5
8PSK	3.33
16QAM	2.5

ตารางที่ 2.2 แถบความถี่ที่น้อยที่สุดของรูปแบบการมอดูเลตต่างๆ

แทนค่าลงในสมการ จะได้ค่าประสิทธิภาพแถบความถี่ดังนี้

$$\text{BPSK ; BW efficiency} = \frac{10 \text{ Mbps}}{10 \text{ MHz}} = \frac{1 \text{ bps}}{\text{Hz}} = \frac{1 \text{ bit}}{\text{cycle}}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{QPSK ; BW efficiency} = \frac{10 \text{ Mbps}}{5 \text{ MHz}} = \frac{2 \text{ bps}}{\text{Hz}} = \frac{2 \text{ bit}}{\text{cycle}}$$

$$\text{8PSK ; BW efficiency} = \frac{10 \text{ Mbps}}{3.33 \text{ MHz}} = \frac{3 \text{ bps}}{\text{Hz}} = \frac{3 \text{ bit}}{\text{cycle}}$$

$$\text{16QAM ; BW efficiency} = \frac{10 \text{ Mbps}}{2.5 \text{ MHz}} = \frac{4 \text{ bps}}{\text{Hz}} = \frac{4 \text{ bit}}{\text{cycle}}$$

ผลที่ได้แสดงให้เห็นว่า BPSK มีประสิทธิภาพต่ำสุด และ 16QAM มีประสิทธิภาพสูงที่สุด และ 16QAM ต้องการเพียง 1/4 ของแถบความถี่ที่ใช้ใน BPSK ในอัตราบิตเรทอื่นทุกที่เท่ากัน และสรุปข้อแตกต่างของ FSK, PSK, QAM ได้ในตารางที่ 2.3

Modulation	Encoding	Bandwidth (Hz)	baud	Bandwidth efficiency (bps/Hz)
FSK	Single bit	$>F_b$	F_b	<1
BPSK	Single bit	F_b	F_b	1
QPSK	Dibit	$F_b/2$	$F_b/2$	2
8PSK	Tribit	$F_b/3$	$F_b/3$	3
8QAM	Tribit	$F_b/3$	$F_b/3$	3
16PSK	Quadbit	$F_b/4$	$F_b/4$	4
16QAM	Quadbit	$F_b/4$	$F_b/4$	4


ตารางที่ 2.3 สรุปข้อแตกต่างของ FSK, PSK และ QAM

การพิจารณาแถบความถี่ของ 16QAM

การส่งข้อมูลดิจิทัลแบบ 16QAM นี้เมื่อข้อมูลที่ป้อนเข้ามาแล้วมันจะถูกแบ่งออกเพื่อป้อนเข้าฟิลิปปอล 4 ตัว บิตเรทในช่อง I, I^{*}, Q และ Q^{*} มีค่าเท่ากับ 1/4 ของอัตราขาเข้าของข้อมูลอินพุตแบบเลขฐานสอง ($F_b/4$) วงจรแยกบิตจะขยายบิต I, I^{*}, Q และ Q^{*} เป็นสี่เท่าของคาบเวลาบิตอินพุต ทั้งนี้เพราะว่าบิต I, I^{*}, Q และ Q^{*} จะเป็นเอาท์พุทออกมาพร้อมกันและอยู่ในรูปขนาน วงจรแปลงระดับ 2 ถึง 4 ระดับ จะมีอัตราการเปลี่ยนแปลงอินพุตและเอาท์พุทเป็น 1/4 ของอัตราขาเข้าของข้อมูลอินพุต

จากรูปที่ 2.3 แสดงความสัมพันธ์ของ เวลาของบิตระหว่าง สัญญาณดิจิทัล อินพุตที่ I , I' , Q และ Q' และสัญญาณ PAM จากช่อง I จะเห็นว่า ความถี่พื้นฐานที่สูงที่สุด ในช่อง I , I' , Q และ Q' มีค่า $1/4$ ของข้อมูลดิจิทัลอินพุต (หนึ่งรอบในช่วง I , I' , Q และ Q' ใช้เวลาเท่ากันเป็นเวลาทีอินพุตเข้ามา 8 บิต) ดังนั้นความถี่พื้นฐานที่สูงที่สุดของสัญญาณ PAM ทั้งสองสัญญาณมีค่า $1/8$ ของบิตเรตดิจิทัลอินพุต

วางจบบาลานซ์มอดูเลเตอร์ 16QAM มีการเปลี่ยนแปลงที่เอาต์พุตหนึ่งครั้ง (เฟสหรือแอมพลิจูดหรือทั้งสองอย่าง) สำหรับเมื่อมีสัญญาณอินพุตเข้ามาทุกๆ 4 บิต ดังนั้นจะมีอัตราบอดเทต $F_b/4$ เหมือนกันกับแถบความถี่ที่น้อยที่สุด



รูปที่ 2.3 การพิจารณาแถบความถี่ของ 16QAM modulator

ความน่าจะเป็นของความผิดพลาด และอัตราความผิดพลาดของบิต

Probability of error ($P(e)$) และ Bit Error Rate (BER) จะมีความหมายที่แตกต่างกันอยู่เล็กน้อย $P(e)$ คือการคาดเดาอย่างมีเหตุผลของอัตราการผิดของบิต ส่วน BER คือการบันทึกโดยการสังเกตการกระทำของระบบที่เกิดความผิดพลาดจริง

ความน่าจะเป็นของความผิดพลาดเป็นฟังก์ชันของอัตราส่วนระหว่าง สัญญาณพาหะและสัญญาณรบกวนของเครื่องรับ ขึ้นอยู่กับ M -ary ที่ใช้และ $P(e)$ ที่ต้องการ โดยทั่วไป อัตราส่วนที่น้อยที่สุดของสัญญาณพาหะต่อสัญญาณรบกวนที่ต้องการสำหรับระบบ QAM มีค่าน้อยกว่าที่ต้องการในระบบ PSK

วงจร Balance Modulation

วงจร Balance Modulation หรือเราเรียกย่อๆว่า BM นี้จะทำหน้าที่ผสมสัญญาณระหว่างสัญญาณ baseband กับสัญญาณ carrier โดยผลลัพท์ที่ได้จากการผสมจะมีเฉพาะไซด์แบนด์ทั้งสองข้างเท่านั้นโดยที่สัญญาณคลื่นพาห้จะถูกกำจัดออกไป


วงจรที่ใช้งานกันทั่วไปมีหลายแบบ เช่น ใช้เฟคคู่ ใช้ไดโอดต่อเป็นวง หรือใช้ ไอซีสำเร็จรูปทั่วไปก็ได้เช่นกัน

วงจร balance modulator ที่ใช้ในโครงการนี้ คือ IC สำเร็จรูปของ Motorola เบอร์ MC1496,MC1596 ซึ่งเป็น IC ที่สามารถประยุกต์ใช้งานได้หลายอย่าง คือสามารถใช้เป็นทั้งภาค Modulator ทั้งแบบธรรมดา และ suppress carrier ก็ได้หรือจะใช้เป็นส่วนหนึ่งในภาค Detector ก็ได้อีกเช่นกัน

IC MC1496,MC1596 ตัวนี้จะทำหน้าที่เป็น Balance Modulator/Demodulator ซึ่งถูกออกแบบมาสำหรับใช้กับ Output ที่เกิดจากการคูณของ Input signal กับ Carrier ซึ่งนอกจากทำเป็นวงจร Balance Mod/Demod แล้ว ยังสามารถนำไปประยุกต์ได้อีกหลายอย่าง เช่น Amplitude Modulation, Synchronous Detection, FM Detection ฯลฯ และในการนำ IC ตัวนี้มาใช้ต้องพิจารณาดังนี้ว่า ในวงจรที่เราใช้นั้นมีการกำหนดค่าถูกต้องตาม IC ที่เรามีอยู่หรือไม่ เพราะ IC ชนิดนี้มี 2 รูปแบบ คือแบบที่เป็นตัวถังโลหะมี 10 ขา และแบบตัวถังพลาสติกมี 14 ขา โดยมีขนาดขั้วกำหนดของ Carrier signal=60 mV และ Modulating signal=300 mV วงจรที่ใช้นี้จะใช้เพียงไฟเลี้ยงชุดเดียวคือ +12 V นอกจากนี้ IC MC1496,MC1596 ตัวนี้สามารถใช้กับไฟเลี้ยง 2 ชุด(+12V และ -8V) และถ้าหากต้องการนำ IC ตัวนี้ไปประยุกต์ใช้กับงานอื่นก็ต้องมีข้อกำหนดที่แตกต่างกันไป โดยเราสามารถดูรายละเอียดได้จาก Data sheet ในภาคผนวก

Active Filter

Active Filter ทำหน้าที่กรองความถี่สัญญาณ เป็นวงจรที่ประกอบด้วยภาคขยาย เช่น Transistor หรือ IC และ Network เลือกความถี่ (Frequency Selective Network) จำพวก Resistor กับ Capacitor วงจรให้ผ่านได้เฉพาะสัญญาณในช่วงความถี่ที่กำหนด ขณะเดียวกันจะขวางกั้น(Block) หรือลดทอนสัญญาณนอกเหนือช่วงความถี่ดังกล่าว มิให้ปรากฏที่ Output



รูปที่ 2.4 วงจร Balance Modulator

โดยทั่วไปแล้ว Filter แบ่งออกเป็นหลายรูปแบบ ดังนี้

1. Filter ชนิด Analog หรือ Digital
2. Filter ประเภท Active หรือ Passive
3. Filter ย่านความถี่เสียง (Audio Frequency) หรือ ย่านความถี่วิทยุ (Radio Frequency)

Analog Filter ออกแบบมาเพื่อใช้กับสัญญาณ Analog ส่วน Digital Filter ใช้ทำงานกับสัญญาณ Digital โดยอาศัยเทคนิคทาง Analog มาช่วย ถ้าคำนึงถึงชิ้นส่วน (Element) ที่นำมาประกอบกันเป็นวงจร Filter แบ่งออกเป็น Passive และ Active ชิ้นส่วนวงจรที่ใช้ใน Passive Filter ได้แก่ Resistor, Capacitor และ Inductor ส่วน Active-Filter ประกอบด้วยตัวขยายสัญญาณจำพวก Transistor หรือ IC ในรูป OP-AMP และ Resistor และ Capacitor ทำงานร่วมกัน Resistor, Capacitor และ Inductor ถือได้ว่าเป็นชิ้นส่วนประเภท Passive element การจะเลือกใช้ชิ้นส่วนชนิดใดนั้น ขึ้นอยู่กับย่านความถี่สัญญาณที่ต้องการให้วงจร Filter ทำงาน ยกตัวอย่าง RC Filter ใช้กับย่านความถี่เสียงหรือในย่านความถี่ต่ำ ในขณะที่ LC Filter จะใช้ในย่านความถี่วิทยุหรือย่านความถี่สูง

ข้อดีของ Active Filter ที่มีเหนือกว่า Passive Filter

1. การปรับอัตราขยายและปรับความถี่เป็นอิสระต่อกัน เราสามารถจัดค่าอัตราขยายของ Op-Amp ชัดเชื่อกับอัตราคutoffของวงจร RC หรือเพิ่มอัตราขยายของวงจรทั้งหมดด้วยการจัดค่าขึ้นส่วนอุปกรณ์ในส่วนของวงจรขยาย Op-Amp และการปรับเปลี่ยนความถี่ก็อยู่ที่ค่า RC เท่านั้น

2. ไม่มีปัญหา Loading จากการที่ Op-Amp มีคุณสมบัติของ Input Impedance สูง และ Output Impedance ต่ำ วงจร Active Filter อาศัย Op-Amp จึงไม่เกิดปัญหาการ Loading กับ Output และ Input ของวงจร ณ จุดที่นำ Active Filter เข้าไปต่อร่วม

3. ราคาถูกกว่า เนื่องจาก Active Filter มีราคาถูกกว่า Passive Filter เพราะไม่ต้องอาศัย Inductor ที่มีราคาแพงและยังใช้ Op-Amp ซึ่งในปัจจุบันราคาถูกมาก






เราแบ่ง Active Filter ตามลักษณะการทำงานออกเป็น 5 ชนิด

- ก. Low Pass Filter (LPF)
- ข. High Pass Filter (HPF)
- ค. Band Pass Filter (BPF)
- ง. Band Reject หรือ Band Stop Filter (BSF)
- จ. All Pass Filter

Filter เหล่านี้อาศัย Resistor และ Capacitor เป็น Passive Element ทำงานร่วมกับ Active Element จำพวก Op-Amp อาศัย IC ที่มีคุณสมบัติ High Speed ที่มี Slew Rate สูง และ Unity Gain Bandwidth สูงๆ เช่น LM 318 หรือ ICL8017 จะช่วยให้งานมีประสิทธิภาพด้านความถี่และด้านอัตราขยายของ Filter ดีขึ้น

Frequency Response ของ Filter ทั้ง 5 ชนิดแสดงในรูปที่ 1 เส้นประแสดงถึง Response ที่เป็นอุดมคติในทางทฤษฎี ส่วน Response Curve ในทางปฏิบัติแสดงด้วยเส้นกับ

รูปที่ 2.5 (a) แสดง Frequency Response ของวงจร Low Pass Filter มีขนาดของ Gain คงที่ จากความถี่ 0 Hz ถึงความถี่ High Cutoff (f_H) ค่าของ Bandwidth จึงเท่ากับ f_H ที่ f_H หรือตำแหน่งความถี่ High Cutoff นั้น Gain จะลดลง 3 dB และที่ความถี่มากกว่า f_H นั่นคือที่ $f > f_H$ อัตราขยายหรือ Gain ของวงจรก็ลดลงทุกขณะอย่างต่อเนื่อง ตามความถี่สัญญาณ Input ที่เพิ่มขึ้น ช่วงของความถี่ระหว่าง 0- f_H Hz เราเรียกว่า Pass Band ส่วนช่วงที่ความถี่สูงกว่า f_H ขึ้นไป ซึ่งเกิดการลดทอนของสัญญาณลงทุกขณะ เราเรียกว่า Stop Band จาก Response ที่เป็นอุดมคติในเส้นประ แสดงให้เห็นว่า Filter ที่เป็นอุดมคติจะมี Loss เป็นศูนย์ตลอดช่วง Pass Band และมี Loss เป็นอนันต์ในช่วง Stop Band แต่สภาพ



รูปที่ 2.5 Frequency Response ของ วงจร Filter

ความเป็นจริงในทางปฏิบัติได้เป็นเช่นนั้น เพราะโครงข่ายวงจรชนิดเชิงเส้น (Linear-Network) ไม่สามารถสร้างคุณสมบัติของความไม่ต่อเนื่องขึ้นได้ อย่างไรก็ตามเราสามารถสร้าง Response Curve ในทางปฏิบัติตามเส้นทึบให้ใกล้เคียงกับ Response ที่เป็นอุดมคติตามเส้นประได้เช่นกัน โดยอาศัยเทคนิคการออกแบบวงจรเป็นพิเศษเข้าช่วย ประกอบวงจรด้วยชิ้นส่วนอุปกรณ์เช่น Resistor และ Capacitor ที่มีค่าถูกต้องแม่นยำ หรือมีค่าผิดพลาดน้อยที่สุดและใช้ Op-Amp ชนิด High Speed (ในโครงการนี้ใช้ Op-Amp เบอร์ LF351)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปแบบของ Filter ที่นิยมนำมาใช้กันมากในทางปฏิบัติซึ่งให้ Response Curve ประมาณใกล้เคียงทางทฤษฎี ได้แก่รูปแบบ Butterworth, Chebyshev และ Caur แต่ละรูปแบบมีคุณสมบัติลักษณะประจำตัวแตกต่างกันไป Butterworth Filter ให้คุณลักษณะของทั้ง Pass Band และ Stop Band ในลักษณะค่อนข้างราบเรียบ บางทีอาจจึงเรียกว่า Flat Filter สำหรับ Chebyshev Filter มีคุณลักษณะ Pass Band เป็น Ripple และ Stop Band เป็น Flat ส่วน Caur Filter ให้ทั้ง Pass Band และ Stop Band เป็น Ripple ทั้งคู่ ซึ่งการออกแบบและความสูงฮากของวงจรก็แตกต่างกันไปตามลักษณะการใช้งาน

รูปที่ 2.5 (b) เป็น Response Curve ของ High Pass Filter เมื่อให้ f เป็นความถี่ใดๆ และ f_L เป็น Low Cutoff Frequency แล้ว ช่วง Stop Band จะอยู่ที่ ความถี่ $0 < f < f_L$ และช่วงของ Pass Band อยู่ที่ $f > f_L$

รูปที่ 2.5 (c) แสดง Frequency Response ของวงจร Band Pass Filter ช่วง Pass Band อยู่ระหว่างสองความถี่คutoff ได้แก่ High Cutoff Frequency (f_H) และ Low Cutoff Frequency (f_L) ซึ่งเป็นตำแหน่งที่ Gain ลดลง 3 dB และช่วง Stop Band มีสองช่วงที่ $0 < f < f_L$ กับ $f > f_H$ โดยที่ $f_H > f_L$ ค่า Bandwidth ของ Band Pass Filter เท่ากับ $f_H - f_L$ และ Center Frequency อยู่ที่ความถี่ f_c ปรากฏที่ตำแหน่งกึ่งกลางช่วง Pass Band Gain พอดี

รูปที่ 2.5 (d) แสดง Response ของ Band Reject Filter มี Curve คุณลักษณะตรงข้ามกับ Band Pass Filter กล่าวคือช่วง Band Stop อยู่ระหว่างความถี่คutoffสองจุดคือ f_H กับ f_L และมีช่วง Pass Band สองช่วงอยู่ระหว่างความถี่ $f > f_H$ และ $0 < f < f_L$ อาจเรียก Band Reject Filter ว่า Band Stop Filter หรือ Band Elimination Filter ก็ได้ ค่า Bandwidth ของ Stop Band เท่ากับ $f_H - f_L$ และตำแหน่งกึ่งกลางของช่วง Stop Band เป็นความถี่ Center Frequency หรือ f_c

รูปที่ 2.5 (e) แสดง Phase Shift ระหว่าง Input Voltage v_{in} กับ Output Voltage v_o ของ All Pass Filter มีคุณสมบัติในการให้สัญญาณทุกความถี่ผ่านได้เท่าๆกัน กล่าวคือให้ v_o เท่ากับ v_{in} ในทุกความถี่โดยปรากฏ Phase Shift ที่นระหว่าง v_o กับ v_{in} ในบางความถี่ แต่ค่าความถี่สูงสุดซึ่ง v_o กับ v_{in} ยังคงมีขนาดเท่ากันขึ้นอยู่กับคุณสมบัติ Unity Gain Bandwidth ของ Op-Amp ที่ความถี่นี้ Phase Shift ที่เกิดขึ้นระหว่าง v_o กับ v_{in} จะมีค่าสูงสุด


Phase Lock Loop

Phase Lock Loop (PLL) เป็นอิเล็กทรอนิกส์เซอร์โว ซึ่งสามารถควบคุมออสซิลเลเตอร์ให้ผลิตความถี่ที่ล็อกหรือซิงค์กับความถี่ของสัญญาณที่เข้ามา เมื่อเฟสของความถี่จากออสซิลเลเตอร์เปลี่ยน แสดงว่าสัญญาณที่เข้ามาความถี่เปลี่ยนไป เอาท์พุทจากเฟสดีเทคเตอร์จะมีค่าเพิ่มขึ้นหรือลดลง ควบคุมให้ออสซิลเลเตอร์ผลิตความถี่ให้ตรงและล็อกกับสัญญาณที่เข้ามา ดังนั้นโวลเตจเฉลี่ยที่ได้จากเฟสดีเทคเตอร์ไปควบคุมออสซิลเลเตอร์ จึงเป็นฟังก์ชันของความถี่ของสัญญาณที่เข้ามา อาทิเช่น หากสัญญาณที่เข้ามาเป็น FM (Frequency Modulation) แล้ว เอาท์พุทที่ได้จากเฟสดีเทคเตอร์ผ่าน LPF (Low Pass Filter) จะเป็นสัญญาณที่ถูกทำการ Demodulated นั้นเอง

ในปัจจุบัน ด้วยการพัฒนาทางด้านเซมิคอนดักเตอร์ ทำให้วงจร PLL ที่ซับซ้อนสามารถที่จะบรรจุอยู่ใน ไอ.ซี. เล็กๆ เพียงตัวเดียว เมื่อใช้งานก็เพียงต่ออุปกรณ์ภายนอกไม่กี่ตัว ทำให้ง่าย สะดวก และประหยัด หลากประการ

หลักการของ PLL

หลักการเบื้องต้นของ PLL ก็มาจากระบบการป้อนกลับ ซึ่งประกอบด้วยส่วนสำคัญสามส่วน ดังบล็อกไดอะแกรมในรูปที่ คือ Phase Detector, Low Pass Filter และ voltage control Oscillator



รูปที่ 2.6 บล็อกไดอะแกรมของวงจร PLL

ในขณะที่ไม่มีสัญญาณป้อนเข้ามา V_d จะเท่ากับศูนย์ และ VCO จะผลิตความถี่แบบที่เรียกว่า Free-running เท่ากับ f_o เมื่อมีอินพุต V_s ป้อนเข้ามามีความถี่เท่ากับ f_s วงจรเฟสดีเทคเตอร์จะทำหน้าที่เปรียบเทียบเฟสและความถี่ของสัญญาณที่เข้ามากับสัญญาณที่ VCO ถ้า f_s และ f_o แตกต่างกันจะได้ V_e (Error Voltage) จากเอาต์พุตของเฟสดีเทคเตอร์ผ่าน LPF เป็น V_d ไปเข้า VCO ปรับความถี่ f_o ให้เท่ากับ f_s และเมื่อ f_o เท่ากับ f_s ก็คือสภาวะล็อกหรือล็อกซิ่ง เอาต์พุตจากเฟสดีเทคเตอร์ V_e จะเป็นศูนย์ และ V_d ก็เท่ากับศูนย์ด้วย

ในเรื่องของ PLL มีค่าที่มักเข้าใจสับสนกันบ่อยๆ คือคำว่า Lock Range กับคำว่า Capture Range ซึ่งมีความหมายแตกต่างกันดังนี้

Lock Range หมายถึงย่านความถี่ที่ใกล้เคียงกับ f_o ซึ่ง PLL ยังสามารถล็อกกับสัญญาณที่เข้ามา ค่าของ Lock Range จะลดลงเมื่ออัตราการทำงานทั้งหมดของ PLL ลดลง

Capture Range หมายถึงบริเวณแถบความถี่ที่ใกล้เคียงกับ f_o ที่ PLL เริ่มล็อกกับสัญญาณที่เข้ามา ค่าของ Capture Range ขึ้นอยู่กับแบนด์วิดท์ของ LPF คือจะลดลงหากแบนด์วิดท์แคบ และโดยปกติ Capture Range จะมีค่าน้อยกว่า Lock Range

เพื่อให้เข้าใจคำว่า Lock Range และ Capture Range ง่ายขึ้น ลองพิจารณาจากรูปที่ 2.7 ซึ่งแสดงถึงคุณลักษณะระหว่างความถี่กับ Error Voltage ของ PLL ดังรูป


จากส่วนบนของรูปที่ 2.7 สมมติว่าสัญญาณที่เข้ามามีความถี่ค่อยๆ เปลี่ยนไป จากต่ำไปสูง ตอนแรก จะยังไม่มีอะไรเกิดขึ้น และ V_d เท่ากับศูนย์ จนกระทั่งความถี่ของสัญญาณที่เข้ามา f_s ซึ่งเป็นความถี่ต่ำสุดของ Capture Range ทำให้ PLL เริ่มล็อกกับ f_s และ V_d มีค่าเป็นลบ เพื่อปรับ VCO ให้ f_o เท่ากับ f_s แต่ในที่นี้เราสมมติว่า f_s เปลี่ยนไปเรื่อยๆ ซึ่งจะทำให้ค่าของ V_d เป็นลบน้อยลง

จนกระทั่ง $f_s = f_o$ ทำให้ V_d เท่ากับศูนย์ จากนั้น V_d จะเริ่มเป็นบวก และมากขึ้นเรื่อยๆ จนกระทั่ง $f_s = f_2$ ซึ่งเป็นความถี่สูงสุดของ Lock Range จะทำให้หลุดจากการล็อก และ V_d เท่ากับศูนย์

ในทางกลับกันถ้า f_s เปลี่ยนจากสูงลงมาต่ำ ให้พิจารณารูปที่ 2 ส่วนล่าง PLL จะเริ่มล็อกเมื่อ $f_s = f_3$ ซึ่งเป็นค่าสูงสุดของ Capture Range ทำให้ V_d มีค่าเป็นบวกทันทีเมื่อ f_s ลดลงจน $f_s = f_o$ จะได้ V_d เท่ากับศูนย์แล้วมีค่าเป็นลบน้อยลงเรื่อยๆ จนกระทั่ง $f_s = f_4$ ซึ่งเป็นค่าต่ำสุดของ Lock Range จะทำให้ f_s หลุดจากการล็อกของ PLL และ V_d กลับเป็นศูนย์อีกครั้ง เราจึงสรุปได้ว่า

$$\text{Lock Range} = f_2 - f_4$$

$$\text{Capture Range} = f_3 - f_1$$



รูปที่ 2.7 คุณสมบัติระหว่างความถี่กับ Error Voltage ของ PLL

วงจรรขยายความแตกต่าง

วงจรรขยายความแตกต่าง (Differential Amplifier) นี้ คือวงจรที่ใช้เปรียบเทียบสัญญาณอินพุต และสามารถเลือกสัญญาณให้เอาต์พุตได้ มีอยู่ด้วยกัน 4 ชนิด ดังนี้

1. Dual-input, balance-output differential amplifier
2. Dual-input, unbalance-output differential amplifier
3. Single-input, balance-output differential amplifier
4. Single-input, unbalance-output differential amplifier


การแบ่งลักษณะการเรียกชื่อชนิดวงจรมีดังนี้ พิจารณาจาก จำนวนสัญญาณอินพุต และลักษณะการวัดเอาต์พุต ถ้ามีอินพุตเข้า 2 เส้น จะเรียกว่า dual-input แต่ถ้ามีอินพุตเส้นเดียว ก็จะเรียกว่า single-input นอกจากนี้ก็แบ่งตามลักษณะการใช้งานเอาต์พุต ถ้าวัดเอาต์พุตระหว่างขาคอลเลคเตอร์ ของทรานซิสเตอร์ทั้งสองตัว (พื้นฐานวงจรของวงจรรขยายความแตกต่างนี้จะใช้ทรานซิสเตอร์ NPN 2 ตัว ดังจะได้แสดงรูปวงจรต่อไป) จะเรียกว่า balance-output แต่ถ้าหากวัดขาคอลเลคเตอร์ ของทรานซิสเตอร์ตัวใดตัวหนึ่ง แล้วเทียบกับกราวด์ ก็จะเรียกว่า unbalance-output

การวิเคราะห์วงจรทั้ง 4 ประเภท จะใช้วงจรเทียบเคียงทางไฟฟ้ากระแสตรง (DC equivalent circuit) และวงจรเทียบเคียงทางไฟฟ้ากระแสสลับ (AC equivalent circuit) เพื่อใช้ทำการวิเคราะห์หาคคุณลักษณะทางด้านไฟฟ้ากระแสตรง คุณลักษณะทางด้านไฟฟ้ากระแสสลับ อัตราขยายแรงดัน อินพุทอิมพีแดนซ์ เอาท์พุทอิมพีแดนซ์ ดังจะได้สรุปในรูปที่ 2.8

เนื่องจากในโครงงานนี้ จะใช้วงจรขยายความแตกต่าง ชนิด Dual-input, balance-output differential amplifier จึงจะได้ทำการวิเคราะห์วงจรชนิดนี้ ซึ่งผลการวิเคราะห์ได้สรุปไว้แล้วในรูปที่ 2.8

Configuration	Circuit	Voltage gain	Input resistance	Output resistance
1. Dual input, balanced output		$A_d = \frac{R_C}{r_e}$	$R_{i1} = 2\beta_{ac}r_e$ $R_{i2} = 2\beta_{ac}r_e$	$R_{o1} = R_C$ $R_{o2} = R_C$
2. Dual input, unbalanced output		$A_d = \frac{R_C}{2r_e}$	$R_{i1} = 2\beta_{ac}r_e$ $R_{i2} = 2\beta_{ac}r_e$	$R_o = R_C$
3. Single input, balanced output		$A_d = \frac{R_C}{r_e}$	$R_i = 2\beta_{ac}r_e$	$R_{o1} = R_C$ $R_{o2} = R_C$
4. Single input, unbalanced output		$A_d = \frac{R_C}{2r_e}$	$R_i = 2\beta_{ac}r_e$	$R_o = R_C$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 2.8 การวิเคราะห์วงจรขยายความแตกต่างทั้ง 4 ชนิด ครั้งที่มีการนำไปใช้



รูปที่ 2.9 วงจร Dual-input, balance-output differential amplifier

DC Analysis

ในการวิเคราะห์เชิงไฟฟ้ากระแสตรง จะทำการหาค่าจุดทำงาน $V_{iE1} = V_{iE2} = 0$ และกำหนดให้ $R_{iE1} = R_{iE2} = R_{iE}$ และการทำงานของทรานซิสเตอร์อยู่ในสภาวะสงบ (Q point) เราจะทำการวิเคราะห์เฉพาะ Q_1 เท่านั้น เพราะเรากำหนดให้ Q_2 เหมือนกันทุกประการกับ Q_1



รูปที่ 2.10 DC equivalent circuit ของ dual-input, balance-output

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



จากรูปที่ 2.10 ใช้กฎแรงดันของเคอร์ชอฟฟ์ ในการพิจารณาจุดประหว่งขาเบสและคอลเลคเตอร์ของ Q₁ แล้วจะได้ว่า

$$-R_{IN}I_B - V_{BE} - R_E(2I_E) + V_{EE} = 0 \tag{2.1}$$

แต่ $I_B = I_E/\beta_{DC}$ และ $I_C = I_E$

ดังนั้น เราสามารถหาค่า I_E จาก (2.1) ได้ว่า

$$I_E = \frac{V_{EE} - V_{BE}}{2R_E + R_{IN}/\beta_{DC}} \tag{2.2}$$

เมื่อ $V_{BE} = 0.6 \text{ V}$ สำหรับทรานซิสเตอร์ชนิดซิลิกอน
 $V_{BE} = 0.2 \text{ V}$ สำหรับทรานซิสเตอร์ชนิดเซอมน์เนียม

โดยทั่วไปแล้ว $R_{IN}/\beta_{DC} \ll 2R_E$ เราจึงได้เขียนสมการ(2.2)ใหม่ว่า

$$I_E = \frac{V_{EE} - V_{BE}}{2R_E} \tag{2-3}$$

จาก(2.3)เราจะเห็นได้ว่า R_E จะเป็นตัวกำหนดค่า I_E และจากรูป R_C ก็เป็นตัวกำหนดกระแสของ Q₁ และ Q₂ ด้วยเช่นกัน จากนั้น เราก็จะอาศัยกฎแรงดันของเคอร์ชอฟฟ์พิจารณาจุดประหว่งคอลเลคเตอร์ และอิมิตเตอร์ ได้ดังต่อไปนี้

จาก $V_C = V_{CC} - R_C I_C \tag{2.4}$


$V_E = V_{BE}$ เพราะ $R_{IN} = 0$

และ $V_{CE} = V_C - V_E$
 $= V_{CC} - R_C I_C - (-V_{BE})$
 $= V_{CC} + V_{BE} - R_C I_C \tag{2.5}$

เราจะใช้สมการ(2.2) และ(2.4) ในการวิเคราะห์ DC Analysis ทั้ง 4 รูปแบบ เพราะสามารถใช้เป็นพื้นฐานของวงจร Differential Amplifier ทุกวงจร

AC Analysis

ในการวิเคราะห์ทางด้านไฟฟ้ากระแสสลับนั้นจะกำหนดให้ ขั้วตแหล่งจ่าย ($V_{CC} = 0 \text{ V}$) แล้วใช้วงจรเทียบเคียงแบบ T แทนตัวทรานซิสเตอร์ ดังรูปที่ 2.11



รูปที่ 2.11 AC equivalent circuit ของ Dual-input, balance-output

พิจารณาที่ลูป I และลูป II ของรูปที่ 2.11

$$V_{in1} - R_{in1}i_{B1} - r_e i_{E1} - R_E(i_{E1} + i_{E2}) = 0 \quad (2.5)$$

$$V_{in2} - R_{in2}i_{B2} - r_e i_{E2} - R_E(i_{E1} + i_{E2}) = 0 \quad (2.6)$$

แทนค่า $i_{B1} = i_{E1}/\beta_{AC}$ และ $i_{B2} = i_{E2}/\beta_{AC}$

$$V_{in1} - R_{in1}/\beta_{AC}xi_{E1} - r_e i_{E1} - R_E(i_{E1} + i_{E2}) = 0$$

$$V_{in2} - R_{in2}/\beta_{AC}xi_{E2} - r_e i_{E2} - R_E(i_{E1} + i_{E2}) = 0$$

แต่ R_{in1}/β_{AC} และ R_{in2}/β_{AC} มีค่าน้อยมาก จึงสามารถเขียนสมการได้ใหม่ว่า

$$(r_e + R_E)i_{E1} + R_E i_{E2} = V_{in1} \quad (2.7)$$

$$R_E i_{E1} + (r_e + R_E)i_{E2} = V_{in2} \quad (2.8)$$

จากนั้น แก้สมการพาค่า i_{E1} และ i_{E2} โดยใช้ Cramer's rule

$$i_{E1} = \frac{(r_e + R_E)V_{in2} - (R_E)V_{in1}}{(r_e + R_E)^2 - (R_E)^2} \quad (2.9a)$$

$$i_{E2} = \frac{(r_e + R_E)V_{in1} - (R_E)V_{in2}}{(r_e + R_E)^2 - (R_E)^2} \quad (2.9b)$$

และเพราะว่าเป็น balance-output จึงกำหนดให้

$$\begin{aligned} V_o &= V_{C2} - V_{C1} \\ &= -R_C i_{C2} - (-R_C i_{C1}) \\ &= R_C i_{C1} - R_C i_{C2} \\ &= R_C (i_{E1} - i_{E2}) \quad \text{และ} \quad i_C = i_E \end{aligned} \quad (2.10)$$

แทนค่า i_{E1} และ i_{E2} จาก (2.9a) และ (2.9b) จะได้ว่า

$$V_o = R_C / r_E \times (V_{iE1} - V_{iE2}) \quad (2.11)$$

$$V_o = R_C / r_E \times V_{iD} \quad \text{และ} \quad V_{iD} = V_{iE1} - V_{iE2}$$

Input Impedance

เราจะทำการพิจารณา จากรูปที่ 2.11 โดยใช้ทฤษฎีการวางซ้อน(Superposition) เมื่อนิยามค่าความต้านทานขาเข้าของวงจร จะได้ว่า

$$R_{iE1} = \left| \frac{V_{iE1}}{i_{B1}} \right| \quad V_{iE2} = 0$$

$$= \left| \frac{V_{iE1}}{i_{E1} / \beta_{AC}} \right| \quad V_{iE2} = 0$$

แล้วใช้ค่า i_{E1} จาก (2.9a) แทนค่าลงในสมการดังกล่าว โดยกำหนด ให้ค่าโดยประมาณของ $R_{EE} \gg r_E$ แล้วจะได้ว่า

$$R_{iE1} = 2\beta_{AC} r_E \quad (2.12)$$

ในทำนองเดียวกัน

$$R_{iE2} = \left| \frac{V_{iE2}}{i_{BE}} \right| \quad V_{iE1} = 0$$

$$= \left| \frac{V_{iE2}}{i_{E2} / \beta_{AC}} \right| \quad V_{iE1} = 0$$

แล้วใช้ค่า i_{E2} จาก (2.9b) แทนค่าลงในสมการดังกล่าว โดยกำหนด ให้ค่าโดยประมาณของ $R_{EE} \gg r_E$ แล้วจะได้ว่า

$$R_{iE2} = 2\beta_{AC} r_E \quad (2.13)$$

Output Impedance

ความต้านทานทางต้านขาออกของวงจรเทียบเคียง เองไฟฟ้ากระแสสลับ ก็คือค่าความต้านทานระหว่างจุดที่เป็นเอาต์พุตเมื่อเทียบกับกราวด์ และเมื่อนิยามจากรูปที่ 2.11, แล้วจะพบว่า

$$R_{o1} = R_{o2} = R_C \quad (2.14)$$

ส่วนในวงจรอื่นๆ ก็จะใช้หลักและวิธีการที่คล้ายคลึงกัน จะแตกต่างกันตรงจุดที่นำสัญญาณเข้าไปในวงจร และจุดที่นำสัญญาณออกไปจากวงจร ซึ่งผลจากการเปลี่ยนแปลงจุดอินพุตและเอาต์พุตดังกล่าว ทำให้การวิเคราะห์ได้ผลสรุปออกมาไม่เหมือนกัน ดังที่ได้สรุปไว้แล้วในรูปที่ 2.8


บทที่ 3

การออกแบบและทดลองวงจรทางด้านภาคสัง

วงจรแยกสัญญาณดิจิทัล

เป็นวงจรที่ทำหน้าที่แบ่งข้อมูลดิจิทัลอินพุตออกเป็น 2 ชุดๆละ 2 บิต พร้อมทั้งใช้วงจรหน่วงเวลา 4 บิต เพื่อควบคุมให้อินพุตเข้ามาครบ 4 บิตเสียก่อน แล้วจึงทำการแยกสัญญาณ

จากรูปที่ 3.1 นั้นจะใช้ D ฟลิปฟลอป และ JK ฟลิปฟลอป ทำงานร่วมกัน และที่เป็นส่วนสำคัญของวงจรส่วนนี้ ก็คือ วงจรหน่วงเวลา 4 บิต หรือวงจรหาร 4 นั้นเอง ซึ่งจะช่วยให้ควบคุมจังหวะการรับข้อมูล และส่งข้อมูล ให้เหมาะสมกัน แนวทางของวงจรมีอาศัยหลักการทำงานของวงจร Serial to Parallel นั้นเอง



รูปที่ 3.1 วงจรแยกสัญญาณดิจิทัล

ข้อมูลที่ออกมาจากวงจรส่วนนี้ มีอยู่ 2 ส่วน คือ Inphase และ Quadrature phase หรือเรียกง่ายๆว่า บิตบน บิตล่าง นั้นเอง ข้อมูลที่ได้ออกมาจะมี 2 บิต และจะมีการเปลี่ยนแปลงครั้งละ 2 บิตพร้อมๆกัน จึงควรออกแปลงสัญญาณ Binary ดังกล่าว ให้เป็น Gray Code เสียด้วย ทั้งนี้เพื่อช่วยลดอัตราความผิดพลาดของข้อมูลได้ เพราะว่าบิตข้างเคียงของ Gray Code จะต่างกันเพียง 1 บิตเท่านั้น ดังตารางที่ 3.1

Binary Code	Gray Code
0 0	0 0
0 1	0 1
1 0	1 1
1 1	1 0

ตารางที่ 3.1 การแปลงรหัสจาก Binary Code ไปเป็น Gray Code


วงจรแปลง 2 บิต ไปเป็น 4 ระดับ

ด้วยสาเหตุที่ว่าโครงการนี้เป็นการมอดูเลตสัญญาณดิจิทัลกับสัญญาณพาหะ กันที่วงจรบาลานซ์-มอดูเลเตอร์ และสัญญาณดิจิทัลจะนำไปมอดูเลต จะต้องเป็นสัญญาณเส้นเดียว แต่สัญญาณที่เราแยกออกมา เป็นสัญญาณ 2 เส้น (2 บิต) จึงต้องมีการแปลงสัญญาณจาก 2 เส้น ให้เป็นสัญญาณเส้นเดียว แต่มีหลายระดับเสียก่อน ในที่นี้ ความเปลี่ยนแปลงอันเกิดจากสัญญาณ 2 บิต มีโอกาสเป็นไปได้ $2^2 = 4$ ระดับ และจากข้อกำหนดของ Data sheet ของ IC MC1596 ที่กำหนดให้ระดับของสัญญาณอินพุตที่จะนำไปมอดูเลตนั้นมีขนาดไม่เกิน 300 Vp-p จึงได้ทำการกำหนดระดับการแปลงสัญญาณให้เป็นไปตามตารางที่ 3.2

ในส่วนของอุปกรณ์ที่ใช้ในวงจรส่วนนี้จะอาศัย NOT Gate และ AND Gate ให้ทำหน้าที่แปลงสัญญาณ 2 บิต ให้เป็น 4 เสาห์พุท แล้ว Op-Amp จะทำหน้าที่แปลงทั้ง 4 เสาห์พุท ให้ไปเป็น 4 ระดับ ดังข้อกำหนดในตารางที่ 3.2 ดังนั้น จึงได้ทำการออกแบบวงจรแปลงสัญญาณดิจิทัล 2 บิต ไปเป็น 4 ระดับ เพื่อจะนำไปมอดูเลตกับสัญญาณพาหะ ดังรูปที่ 3.2

Gray Code (Input 2 bit)	Level (Output 4 level)
0 0	+150 mV
0 1	+50 mV
1 1	-50 mV
1 0	-150 mV

ตารางที่ 3.2 การแปลง 2 บิต ไปเป็น 4 ระดับ




รูปที่ 3.2 วงจรแปลงสัญญาณ 2 บิต ไปเป็น 4 ระดับ

วงจรกรองความถี่ต่ำ

วงจรกรองความถี่ต่ำ (Low Pass Filter) นี้ จะทำหน้าที่คัดเลือกเฉพาะความถี่ต่ำๆ ให้สามารถผ่านไปโดยไม่ถูกลดทอน แต่ความถี่ที่สูงกว่าจุดคutoff จะถูกลดทอนลงเป็นอย่างมาก หน้าที่ของวงจร LPF ในที่นี้ จะช่วยปรับรูปร่างสัญญาณ 4 ระดับ ที่ออกมาจาก วงจรแปลง 2 บิต ไปเป็น 4 ระดับ ก่อนจะเข้าวงจรบาลานซ์มอดูเลเตอร์ ทั้งนี้เพื่อลดขนาดของแบนด์วิดท์ของสัญญาณที่จะไปมอดูเลต เนื่องจากในโครงงานนี้ บิตเรทของสัญญาณที่ถูกแยกออกมาจากวงจรแยกสัญญาณดิจิทัล มีค่าเท่ากับ 64 kbps ดังนั้น ความถี่สูงสุดที่สามารถผ่านวงจรกรองความถี่ต่ำโดยไม่ถูกลดทอนนี้ มีค่าประมาณ 64 kHz ($f_H = 64 \text{ kHz}$)

รายละเอียดของการออกแบบ แสดงได้ดังต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3 Second-Order Low Pass Butterworth Filter

จากรูป จะได้ว่า

$$\left| \frac{V_o}{V_{in}} \right| = \frac{A_F}{1 + (f/f_H)^2}$$

เมื่อ V_o/V_{in} = Gain ของวงจร

$$A_F = 1 + R_2/R_1 = \text{Pass Band Gain ของวงจร}$$

$$f = \text{Frequency ของ Input Signal}$$

$$f_H = 1/2\sqrt{R_2 C_2} = \text{High Cutoff Frequency}$$

ขั้นตอนการออกแบบวงจร

1. เลือกค่า High Cutoff Frequency (f_H) ของวงจรในที่นี้จะเลือกค่าเท่ากับ 1 ใน 4 ของอัตราความเร็วของข้อมูล 256 kbps คือ 64 kbps

$$2. \text{เลือกค่า } C_2 = 10/f_H = 10/64 \text{ k} = 156.25 \text{ uF}$$

แต่ในที่นี้จะเลือกใช้ $C_2 = 300 \text{ pF}$

$$3. \text{คำนวณค่า } R_2 = 1/2\sqrt{f_H C_2} = 1/2\sqrt{64 \times 10^3 \times 300 \times 10^{-12}} = 8.28 \text{ k}$$

4. คำนวณหาค่า R_1 และ R_3 ตามค่า Pass Band Gain แต่ในการทดลองเอาที่พุกของวงจร LPF จะไปป้อนเข้าวงจร Balance Modulation จึงเลือกใช้

$$R_1 = 5 \text{ k}$$

$$R_2 = V_R \text{ 10 k}$$

วงจรถ่ายทอดสัญญาณความถี่ 1.024 MHz


วงจรถ่ายทอดสัญญาณจะทำหน้าที่ถ่ายทอดสัญญาณ sine wave ความถี่ 1.024 MHz เพื่อใช้เป็นสัญญาณพาหะและนำไปคูณกับสัญญาณหลายระดับ ที่วงจรมัลติเพลกซ์เลอร์ เนื่องจากระบบการส่งสัญญาณดิจิทัลอนาล็อก มีหัวใจสำคัญคือการซิงโครไนซ์เซชัน (synchronization) ที่ทำให้จึงหะการทำงานของอุปกรณ์อิเล็กทรอนิกส์ในทั้งภาคส่งและภาครับมีความสัมพันธ์กันอย่างแน่นหนา ดังนั้นจึงอาศัยสัญญาณนาฬิกาที่ได้จากข้อมูลที่ทำกาการส่ง ในโครงการนี้ต้องการส่งข้อมูลความเร็ว 256 kbps จึงมีสัญญาณนาฬิกา 256 kbps มาใช้อย่างอิงกับสัญญาณพาหะที่มีความถี่ 1.024 MHz โดยใช้วงจรถ่ายทอด Phase Lock Loop ซ้ำวลืออีกสัญญาณนาฬิกาและคูณความถี่ให้สูงขึ้น แต่เนื่องจาก เราไม่สามารถคูณความถี่ 256 kbps ให้เป็น 1.024 Mbps ได้โดยตรง จึงอาศัยสัญญาณนาฬิกาของวงจรถ่ายทอดความถี่ซึ่งอยู่ในวงจรถ่ายทอดสัญญาณดิจิทัลอนาล็อก ซึ่งจะมีค่าความถี่ 256 kbps , $256/2 = 128$ kbps และ $256/4 = 64$ kbps และได้เลือกใช้ความถี่สัญญาณนาฬิกา 128 kbps ไปคูณกับ 8 ซึ่งก็จะได้ความถี่ $128 \times 8 = 1024$ kbps พอดี

วงจรถ่ายทอดสัญญาณจะใช้ IC Phase Lock Loop เบอร์ 4046 เพราะมีอุปกรณ์ประกอบภายนอกไม่ยุ่งยาก แต่ทว่าช่วงการเลือกความถี่จะกว้างมาก แต่ถึงอย่างไรมิใช่วัตถุประสงค์หลักในการทำโครงการครั้งนี้ เพียงแต่ต้องการทำเป็นวงจรถ่ายทอดความถี่เท่านั้น

ในส่วนของวงจรถ่ายทอดความถี่ลดลง 8 เท่า นั้นก็เลือกใช้ IC 74LS90 เพราะสะดวกในการต่อวงจร และมีความเชื่อถือได้พอสมควร อนึ่ง สัญญาณที่ได้จากวงจรถ่ายทอดสัญญาณนาฬิกาที่สมบูรณ์แบบ จึงได้นำ IC 4050 มาประกอบร่วมด้วย เพราะจะช่วยให้เป็นสัญญาณที่สว่างมากยิ่งขึ้น

เมื่อสัญญาณนาฬิกาผ่านวงจรถ่ายทอด Phase Lock Loop แล้วก็ยังเป็นสัญญาณรูปสี่เหลี่ยมมุมมน ซึ่งไม่สามารถนำไปเป็นสัญญาณพาหะได้ เพราะสัญญาณรูปสี่เหลี่ยมมุมมนนั้นจะประกอบไปด้วยฮาร์โมนิกมากมาย ไม่เหมาะสมในการนำไปมัลติเพลกซ์ ดังนั้นจึงใช้วงจรถ่ายทอดความถี่ (Band Pass Filter) เพื่อทำการกรองเอาความถี่ฮาร์โมนิกที่ 1 ซึ่งเป็นสัญญาณ sine wave ที่มีความถี่เท่ากับสัญญาณสี่เหลี่ยมมุมมน หรืออาจจะกล่าวง่าย ๆ ว่า เป็นการกรองเอา sine wave ออกจาก square wave นั้นเอง

ดังนั้นเราจะได้ความถี่สัญญาณนาฬิกา 1.024 Mbps จากการนำสัญญาณนาฬิกาความถี่ 128 kbps ผ่านวงจรถ่ายทอด Phase Lock Loop และภายในวงจรถ่ายทอด Phase Lock Loop นั้น มีวงจรถ่ายทอด 8 ประกอบอยู่ด้วย ดังจะได้แสดงให้เห็นวงจรถ่ายทอดทั้งหมด ในรูปที่ 3.4



รูปที่ 3.4 วงจรกำเนิดสัญญาณพาหะ 1.024 MHz


วงจรถ่ายทอดสัญญาณพาหะ 896 kHz

สัญญาณพาหะ 896 kHz ในที่นี้ คือ สัญญาณ sine wave ที่มีความถี่ใกล้เคียงกับสัญญาณพาหะ และมีความสัมพันธ์กับสัญญาณนาฬิกา เพราะอาศัยสัญญาณนาฬิกาความถี่ขึ้นมา ใช้หลักการและวิธีการเหมือนกันกับวงจรถ่ายทอดสัญญาณพาหะนั่นเอง โดยในโครงงานนี้จะเลือกกำเนิดที่ความถี่ 896 kHz ซึ่งจะอยู่ทางด้าน Lower Side Band ของสเปกตรัมการมอดูเลตในโครงงานนี้ สาเหตุที่เลือกความถี่ 896 kHz ก็เพราะว่าอยู่ห่างจากความถี่ 1.024 MHz เท่ากับ 128 kHz และสะดวกในการออกแบบวงจรความถี่ คือจะได้ใช้วงจรหาร 7 ภายในวงจรถ่ายทอด Phase Lock Loop ในส่วนนี้ได้เลย และที่ความถี่ 896 kHz นี้เป็นช่วงที่สเปกตรัมอยู่ในตำแหน่ง second-null พอจะสามารถหลีกเลี่ยงสัญญาณรบกวนอันอาจจะเกิดจากการมอดูเลตแบบ 16QAM นี้ได้ ในระดับหนึ่ง

ถ้าหากพิจารณาอีกแง่หนึ่งจะพบว่าเป็นการใช้ช่วงความถี่ที่ไม่ค่อยมีประสิทธิภาพเท่าใดนัก เพราะแทนที่จะวาง สัญญาณพาหะ 896 kHz ไว้ตรง first-null เพื่อเป็นการใช้ช่วงความถี่ที่แคบลงมาอีก แต่จุดประสงค์ในโครงงานนี้ก็เพื่อที่จะศึกษาหลักการ ความเป็นไปได้ และความน่าจะเป็นของความผิดพลาด ของการมอดูเลตแบบ 16QAM แบบนี้ เมื่อเทียบกับการมอดูเลตแบบ BPSK จะได้เป็นแนวทางในการศึกษาพัฒนาระบบการส่งสัญญาณดิจิทัลต่อไป

สำหรับวงจรที่ใช้ก็จะเหมือนกันกับวงจรถ่ายทอดสัญญาณพาหะ 1.024 MHz เกือบทุกอย่างแตกต่างกันเพียงตรงวงจรหารความถี่เท่านั้น คือ เปลี่ยนจากวงจรหาร 8 มาเป็นวงจรหาร 7 เท่านั้นเอง รวมไปถึงวงจร Band Pass Filter ที่ใช้ ก็เปลี่ยนความถี่ศูนย์กลางจากเดิมที่ 1.024 MHz ก็กลายมาเป็น 896 kHz แทน

รายละเอียดของวงจรถ่ายทอดสัญญาณพาหะ 896 kHz แสดงได้ดังรูปที่ 3.5




รูปที่ 3.5 วงจรกำเนิดสัญญาณไฟล้อก โทน 896 kHz

วงจรรองช่วงความถี่

วงจรรองช่วงความถี่(Band Pass Filter)นี้ จะทำหน้าที่คัดเลือกสัญญาณในช่วงความถี่ที่ต้องการให้สามารถผ่านวงจรออกไปได้ โดยที่ไม่ถูกลดทอน หน้าที่ของ BPF ในที่นี้ จะทำหน้าที่กรองเอาสัญญาณ sine wave ออกจาก square wave ภายในส่วนของวงจรถ่ายสัญญาณพาหะ และวงจรถ่ายสัญญาณไฟล้อก โทน และยังช่วยกำจัดสัญญาณรบกวน ที่เกิดจากวงจรข้างเคียงก่อนจะส่งออกไปยังภาครับอีกด้วย

วงจรรองช่วงความถี่ ในที่นี้ จะเลือกใช้แบบ แบนด์แคบ (Narrow Band Pass Filter) ที่มีชื่อว่า Multiple-feedback filter ซึ่งใช้ Op-Amp เพียงตัวเดียวและอยู่ใน inverting mode ดังรูปที่ 3.6



รูปที่ 3.6 วงจร Band Pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการออกแบบ เลือกค่า $C = 10 \text{ pF}$, $Q = 10$, $A_F = 10$

จากสูตร

$$R_1 = \frac{Q}{2\pi fcCA_F} = \frac{10}{2\pi \times 1.024 \times 10^6 \times 10 \times 10^{-12} \times 10} = 15.542 \text{ k}$$

$$R_2 = \frac{Q}{2\pi fcC(2Q^2 - A_F)} = \frac{10}{2\pi \times 1.024 \times 10^6 \times 10 \times 10^{-12} \times (2 \times 10^2 - 10)} = 0.818 \text{ k}$$

$$R_3 = \frac{Q}{\pi fcC} = \frac{10}{\pi \times 1.024 \times 10^6 \times 10 \times 10^{-12}} = 310.85 \text{ k}$$

เราสามารถเปลี่ยนค่า fc ได้จากสูตร

$$R_2' = R_2 (fc/fc')^2$$

และเนื่องจากในโครงงานนี้มี fc อยู่ 2 ค่าคือ 1.024 MHz และ 896 kHz ดังนั้นเราจึงใช้วงจรเดิมได้ทันทีเพียงแต่เลื่อนความถี่จาก 1.024 MHz ไปเป็น 896 kHz แทน โดยการเปลี่ยนค่า R_2 ใหม่ดังนี้


$$R_2' = 0.818 \text{ k} \times (1024/896)^2 = 1.068 \text{ k}$$

แต่ในการใช้งานจริงานั้น จะใช้ตัวต้านทานปรับค่าได้ ทั้งนี้เพราะว่าจะช่วยให้มีค่าความต้านทานตรงตามทฤษฎีที่คำนวณ และสามารถปรับจนให้การตอบสนองของวงจรดียิ่งขึ้น

วงจรเลื่อนเฟสสัญญาณพาหะ 90 องศา

จากการที่ทำการแยกสัญญาณดิจิทัลออกเป็น 2 ส่วน คือ Inphase และ Quadrature phase เราจึงมีวงจรบาลานซ์มอดูเลเตอร์ 2 วงจร และมีสัญญาณพาหะ 2 ชุด เพื่อที่จะเป็นตัวแทนนำสัญญาณดิจิทัลออกไปด้วยเช่นกัน ในโครงงานนี้จะเลือกใช้สัญญาณพาหะที่มีความถี่ตรงกัน แต่มีความต่างเฟสกัน 90 องศา (sine wave กับ cosine wave) โดยใช้สัญญาณพาหะ sine wave ที่ได้จาก วงจรกำเนิดสัญญาณพาหะโดยตรง ไปมอดูเลทกับสัญญาณ 4 ระดับ ที่ทางด้าน Inphase และใช้สัญญาณพาหะ cosine wave ที่ได้จากวงจรเลื่อนเฟสสัญญาณพาหะ 90 องศา ไปมอดูเลทกับสัญญาณ 4 ระดับที่อยู่ทางด้าน Quadrature phase

ดังนั้นจึงทำการออกแบบ วงจรเลื่อนเฟส โดยอาศัยหลักการของวงจร All-Pass Filter ชนิด V_o ล้าหลัง V_{in} ดังมีรายละเอียดดังต่อไปนี้



รูปที่ 3.7 วงจร All Pass Filter กรณี V_o ล้าหลัง V_{in}

จากรูป จะได้ว่า

$$\left| \frac{V_o}{V_{in}} \right| = \frac{1 + 2\pi f R_2 C_1}{1 + 2\pi f R_4 C_1} = 1$$

$$\theta = -2 \tan^{-1} (2\pi f R_2 C_1)$$

เมื่อ $V_o/V_{in} = \text{Gain}$ ของวงจร

$\theta = \text{Phase Shift}$ ระหว่าง V_o และ V_{in}

ขั้นตอนการออกแบบวงจร

1. เลือกค่า $\theta = 90$ องศา
2. ใช้ค่าความถี่เท่ากับสัญญาณแครี่เรียร์ คือ 1.024 MHz
3. จากสูตร $C_1 = 10/f = 10/1.024 \text{ MHz} = 9.76 \text{ uF}$
แต่ในการทดลอง ให้ $C_1 = 10 \text{ pF}$ เพราะความถี่สูงควรใช้ C ค่าต่ำๆ
4. จากสูตร $R_2 = \tan(-\theta/2) / (2\pi f C_1)$

$$= \tan(-(-90)/2) / (2\pi \times 1.024 \times 10^6 \times 10 \times 10^{-12})$$

$$= 15.54 \text{ k.}$$


ในการทดลองใช้ V_{R_2} 20 k

วงจรบาลานซ์มอดูเลเตอร์

วงจรนี้นับว่าเป็นส่วนสำคัญของวงจร เพราะจะทำหน้าที่คูณสัญญาณพาหะ กับสัญญาณ 4 ระดับ ซึ่งจะมี 2 ส่วน เหมือนกันกับสัญญาณ 4 ระดับที่แยกออกจากกัน โดยวงจรแยกสัญญาณดิจิทัลออกแล้วคือ จะมีทั้ง Inphase กับ Quadrature phase

วงจรบาลานซ์มอดูเลเตอร์ทางด้าน Inphase ก็จะทำหน้าที่คูณสัญญาณ 4 ระดับ ที่มาจากวงจรแยกสัญญาณดิจิทัลทางด้าน Inphase กับสัญญาณพาหะที่ได้มาจากวงจรกำเนิดสัญญาณพาหะโดยตรง ส่วนวงจรบาลานซ์มอดูเลเตอร์ทางด้าน Quadrature phase ก็จะทำหน้าที่คูณสัญญาณ 4 ระดับ ที่ได้มาจากวงจรแยกสัญญาณดิจิทัลทางด้าน Quadrature phase กับสัญญาณพาหะที่ได้มาจากวงจรกำเนิดสัญญาณพาหะแล้วผ่านวงจรเลื่อนเฟส 90 องศา

ทั้งนี้ รายละเอียดของวงจรบาลานซ์มอดูเลเตอร์ทั้งสองวงจร จะเหมือนกันทุกประการ ดังแสดงไว้ในรูปที่ 3.8



รูปที่ 3.8 วงจรบาลานซ์มอดูเลเตอร์


ข้อควรคำนึงในวงจรส่วนนี้คือ ข้อกำหนด จาก Data sheet ของ IC MC1596 ที่ได้ระบุไว้ว่าขนาดของสัญญาณที่จะนำมามอดูเลตควรมีค่าประมาณ 400 mVp-p และขนาดของสัญญาณพาหะควรมีค่าประมาณ 100 mVrms ดังนั้นสัญญาณทั้งสองก่อนที่จะเข้าไปคูณกัน ต้องผ่านตัวต้านทานปรับค่าได้เสียก่อน เพื่อจะได้ควบคุมระดับสัญญาณทั้งสองให้เป็นไปตามข้อกำหนดดังกล่าว

IC MC1596 นี้ เป็นวงจรมอดูเลทที่ใช้กับสัญญาณขนาดเล็ก (small signal) จึงเกิดการรบกวนค่อนข้างง่าย จึงต้องใช้ L ต่อร่วมไปในวงจรด้วย เพื่อกำจัดสัญญาณรบกวนความถี่สูง ที่เกิดขึ้นภายในวงจรบาลานซ์มอดูเลเตอร์เอง ดังในรูป

สัญญาณที่ได้จากวงจรบาลานซ์มอดูเลเตอร์นั้นมีขนาดเล็กมาก จึงต้องผ่านวงจรขยายความแตกต่าง (Differential Amplifier) โดยอาศัยสัญญาณที่ออกจากขา 6 และขา 12 (สัญญาณที่ขา 6 และขา 12 จะกลับเฟสกันอยู่) ป้อนเข้าที่ขา 2 และขา 3 ของ Op-Amp ตามลำดับ และสามารถกำหนดอัตราขยายจากอัตราส่วนตัวต้านทาน ทำนองเดียวกันกับ วงจร Inverting Amplifier (รายละเอียดได้จาก บทที่ 2 ในเรื่องวงจรขยายความแตกต่าง)

วงจรรวมสัญญาณมอดูเลท

เมื่อได้ทำการมอดูเลทสัญญาณทั้งสองส่วนแล้ว ก็ต้องนำมารวมกัน แล้วส่งออกไปพร้อมๆกัน ซึ่งสัญญาณที่ต้องการส่งไปนั้น จะประกอบด้วย สัญญาณจากวงจรบาลานซ์มอดูเลเตอร์ ทางด้าน Inphase , สัญญาณจากวงจรบาลานซ์มอดูเลเตอร์ ทางด้าน Quadrature phase และ สัญญาณไฟล๊อต โทน และทั้งสามสัญญาณจะต้องถูกส่งออกไปพร้อมกันด้วยวงจรขยายรวมสัญญาณ (Summing Amplifier) โดยสัญญาณดังกล่าวจะถูกส่งไปตามสาขาโคแอกเซียล ดังนั้นนอกจากจะใช้ Op-Amp มาเป็นวงจร Summing Amplifier แล้วยังต้องใช้ Transistor มาช่วยขยายสัญญาณให้มีความดังเพียงพอที่จะส่งไปอีกด้วย ดังจะได้แสดงในรูปที่ 3.9




รูปที่ 3.9 วงจรรวมสัญญาณ

บทที่ 4


การออกแบบและทดลองวงจรทางด้านภาครับ

วงจรกรองช่วงความถี่

สัญญาณ 16QAM จะถูกส่งมาตามสายโคแอกเซียล เข้ามาซึ่งภาครับ ดังนั้น จำเป็นต้องมีวงจรกรองช่วงความถี่ (Band Pass Filter) ในการตรวจรับสัญญาณมอดูเลทในขั้นต้น เพื่อทำหน้าที่คัดเลือกสัญญาณที่สามารถเข้าสู่ภาครับได้ให้อยู่ในเฉพาะช่วงที่ต้องการเท่านั้น อีกทั้งยังเป็นการกำจัดสัญญาณรบกวนได้อีกทางหนึ่งด้วย ในที่นี้ จะมีวงจรกรองช่วงความถี่อยู่ 2 วงจร จะใช้กรองความถี่ของสัญญาณมอดูเลทช่วง 1.024 MHz (รูปที่ 4.1) และใช้กรองความถี่ของสัญญาณไพล็อท โทน 896 kHz (รูปที่ 4.2) ลักษณะรายละเอียดในการออกแบบและทดลองวงจร จะคล้ายคลึงกันกับวงจรกรองช่วงความถี่ของภาคส่ง ซึ่งอยู่ในบทที่ 3



รูปที่ 4.1 วงจรกรองช่วงความถี่ 1.024 MHz



รูปที่ 4.2 วงจรกรองช่วงความถี่ 896 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


วงจรกู้สัญญาณนาฬิกา

เมื่อสัญญาณไหลออก โทน 896 kHz ผ่านวงจรกรองช่วงความถี่แล้ว จะถูกส่งต่อไปยังวงจรกู้สัญญาณนาฬิกา เพื่อทำการแปลงสัญญาณ sine wave ให้เป็น square wave จากนั้นก็จะผ่านวงจรหาร 7 เพื่อทำให้สัญญาณ square wave 896 kbps มีความถี่ลดลงเหลือ 256 kbps ซึ่งจะมีค่าเท่ากับสัญญาณนาฬิกา 256 kbps ที่ภาคส่งพอดี

เนื่องจากการที่ทางด้านภาคส่งนั้น สัญญาณไหลออก โทน ได้มาจากอ้างอิงจากสัญญาณนาฬิกา โดยใช่วงจรเฟสล็อกคัลป์ ทำการล็อกสัญญาณนาฬิกาเอาไว้ แล้วลดความถี่ให้สูงขึ้น หลังจากนั้นใช้วงจรกรองช่วงความถี่ช่วยทำให้สัญญาณ square wave กลายเป็น sine wave และที่ภาครับเมื่อรับสัญญาณไหลออก โทน ได้แล้ว จะใช้วงจรเฟสล็อกคัลป์ ทำการล็อกสัญญาณเอาไว้ พร้อมกับแปลงสัญญาณ sine wave ให้เป็น square wave จากนั้นก็ใช้วงจรหารความถี่เพื่อให้ความถี่ลดลงเหลือเท่ากับความถี่ของสัญญาณนาฬิกาพอดี

ดังนั้นจะเห็นได้ว่า การสร้างสัญญาณไหลออก โทน ของทางภาคส่งและสัญญาณนาฬิกาของทางภาครับนั้น จะอาศัยการอ้างอิงและเปรียบเทียบเกี่ยวกับสัญญาณที่มีอยู่แล้วในวงจร อีกทั้งเป็นสัญญาณตัวเดียวกันอีกด้วย รวมทั้งการใช้วงจรเฟสล็อกคัลป์ ซึ่งมีวงจรผลิตความถี่ และวงจรเปรียบเทียบเฟสสัญญาณ อยู่ภายใน จึงเป็นการทำให้เกิดการซิงค์โครไนซ์ (synchronization) กัน ระหว่างภาคส่งและภาครับ


วงจรกู้สัญญาณนาฬิกา (Clock Recovery) แสดงได้ในรูปที่ 4.3



รูปที่ 4.3 วงจรกู้สัญญาณนาฬิกา

วงจรกู้สัญญาณพาหะ

วงจรกู้สัญญาณพาหะ(Carrier Recovery) นั้น ก็จะใช้หลักการและวิธีการเหมือนกันทุกประการกับวงจรกำเนิดสัญญาณพาหะของทางด้านภาคส่ง ของบทที่ 3 กล่าวคือ จะอาศัยสัญญาณนาฬิกาที่ได้จากวงจรสัญญาณนาฬิกา มาใช้เป็นสัญญาณอ้างอิง แล้วคูณความถี่ให้สูงขึ้น โดยใช้วงจรเฟสล็อกคัลป์ จากนั้นก็จะผ่านวงจรกรองช่วงความถี่ ทำการคัดเลือกเฉพาะสัญญาณ sine wave เพื่อนำไปเป็นสัญญาณพาหะ สำหรับใช้ในวงจรบาลานซ์มอดูเลเตอร์ต่อไป ดังจะแสดงวงจรกู้สัญญาณพาหะในรูปที่ 4.4



รูปที่ 4.4 วงจรกู้สัญญาณพาหะ


วงจรเลื่อนเฟสสัญญาณ 90 องศา

เนื่องจากสัญญาณมอดูเลทที่รับมาได้นั้น จะประกอบไปด้วย สัญญาณดิจิทัลที่ถูกแยกออกเป็น 2 ส่วน และสัญญาณข้อมูล 2 บิต ที่ถูกแยกออกมา นั้น จะกลายเป็นของสัญญาณ 4 ระดับ แล้วมอดูเลทมา กับสัญญาณพาหะ โดยวงจรบาลานซ์มอดูเลเตอร์ และนำมาวมกันระหว่างสัญญาณมอดูเลททางด้าน Inphase ที่ใช้สัญญาณ sine wave เป็นสัญญาณพาหะ และสัญญาณมอดูเลททางด้าน Quadrature phase ที่ใช้สัญญาณ cosine wave เป็นสัญญาณพาหะ ในทำนองเดียวกัน ณ ที่ภาครับนี้ สัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พาทะก็ต้องมี 2 ชุดด้วย โดยจะใช้สัญญาณ sine wave ที่ได้มาจากวงจรกำเนิดสัญญาณพาทะ เพื่อนำไปใช้ในวงจรบาลานซ์ดีมอดูเลเตอร์ของทางด้าน Inphase และจะใช้สัญญาณ cosine wave ที่ได้มาจากวงจรกำเนิดสัญญาณพาทะแล้วผ่านวงจรเลื่อนเฟส 90 องศา เพื่อนำไปใช้ในวงจรบาลานซ์ดีมอดูเลเตอร์ของทางด้าน Quadrature phase

สำหรับวงจรเลื่อนเฟสสัญญาณ 90 องศา นั้น ก็จะใช้วงจรกรองผ่านทุกความถี่ (All-Pass Filter) ชนิด V_o ล้าหลัง V_{in} เหมือนกันทุกประการกับทางด้านภาคส่ง ทั้งนี้เพื่อเป็นการทำให้สอดคล้องกับทางด้านภาคส่งนั่นเอง ดังวงจรที่แสดงไว้ในรูปที่ 4.5




รูปที่ 4.5 วงจรเลื่อนเฟสสัญญาณ 90 องศา

วงจรบาลานซ์ดีมอดูเลเตอร์

วงจรบาลานซ์ดีมอดูเลเตอร์ (Balance Demodulator) ที่ใช้ในภาครับนี้ จะเป็นวงจรที่เหมือนกันเกือบทุกประการ กับวงจรบาลานซ์ดีมอดูเลเตอร์ (Balance Modulator) ที่ใช้ในภาคส่ง มีข้อแตกต่างกันอยู่เล็กน้อยเท่านั้น ดังจะได้แสดงวงจรไว้ในรูปที่ 4.6 และด้วยเหตุที่ว่าข้อมูลถูกส่งมา 2 ส่วน ดังนั้นในทางด้านภาครับนี้ ก็จะต้องมีวงจรบาลานซ์ดีมอดูเลเตอร์ 2 วงจร เพื่อที่จะทำหน้าที่ในการแยกสัญญาณ 4 ระดับ ที่ถูกมอดูเลตมา กับสัญญาณพาทะ ทั้งทางด้าน Inphase และ Quadrature phase โดยอาศัยสัญญาณพาทะจากวงจรกำเนิดสัญญาณพาทะโดยตรง (sine wave) คู่กับสัญญาณมอดูเลตที่วงจรบาลานซ์ดีมอดูเลเตอร์ทางด้าน Inphase และสัญญาณพาทะจากวงจรเลื่อนเฟส 90 องศา (cosine wave) คู่กับสัญญาณมอดูเลตที่วงจรบาลานซ์ดีมอดูเลเตอร์ทางด้าน Quadrature phase

ลักษณะและรายละเอียดของวงจรบาลานซ์ดีมอดูเลเตอร์ทั้งสองวงจรจะเหมือนกันทุกประการ จึงแสดงไว้เพียงวงจรเดียว ดังรูปที่ 4.6




รูปที่ 4.6 วงจรบาลานซ์คิมมอดเลเตอร์

วงจรรองความถี่ต่ำ

สัญญาณเอาต์พุตของวงจรมอดเลเตอร์ทั้งสองวงจรมัน จะประกอบไปด้วยสัญญาณที่ เกิดจากการคูณกันระหว่างสัญญาณมอดเลทกับสัญญาณพาหะ และผลที่ได้ จะมีทั้งสัญญาณความถี่สูง และสัญญาณความถี่ต่ำ ซึ่งสัญญาณ 4 ระดับ ที่เป็นสัญญาณข้อมูลที่ต้องการ จะอยู่ในส่วนของสัญญาณ ความถี่ต่ำ ดังนั้น จึงต้องใช้วงจรรองความถี่ต่ำเพื่อทำหน้าที่คัดสัญญาณความถี่สูงทิ้งไป เหลือเพียง สัญญาณ 4 ระดับ ในส่วนของความถี่ต่ำเท่านั้น

ในส่วนของวงจรรองความถี่ต่ำที่ใช้ในทางด้านภาครับนี้ ก็จะเหมือนกันทุกประการกับวงจรรองความถี่ต่ำที่ใช้ในภาคส่ง. คือ จะใช้วงจร Second-Order Low Pass Butterworth Filter ที่มี $f_c = 64 \text{ kHz}$ ดังรูปที่ 4.7



รูปที่ 4.7 วงจรรองความถี่ต่ำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรแปลงสัญญาณ 4 ระดับ ไปเป็น 2 บิต

เมื่อสัญญาณผ่านวงจรบาลานซ์มอดูเลเตอร์ทางภาครับแล้ว จะเป็นสัญญาณความถี่ต่ำ และเมื่อผ่านขบวนการตัดสินใจระดับและจัดรูปพัลส์แล้ว จะเป็นสัญญาณ 4 ระดับ เหมือนกันกับสัญญาณก่อนที่จะเข้าวงจรบาลานซ์มอดูเลเตอร์ของทางด้านภาคส่ง ดังนั้นเราจำเป็นต้องเปลี่ยนสัญญาณ 4 ระดับ ดังกล่าว ให้เป็นสัญญาณดิจิทัล 2 บิต เพื่อที่จะนำไปรวมกันเป็นข้อมูลดิจิทัลส่งออกไป


เพื่อความสะดวกในการตรวจจับระดับ จึงได้ทำการออกแบบวงจรขยายสัญญาณ 4 ระดับ ซึ่งมีขนาดเล็กไม่ถึง 1 Vp-p ให้เป็นสัญญาณขนาดใหญ่ 8 Vp-p ดังจะได้สรุปการขยายสัญญาณ 4 ระดับ และแสดงไว้ในตารางที่ 4.1

Input 4 Level (Small signal)	Output 4 Level (Large signal)
+150 mV	9 V
+50 mV	7 V
-50 mV	5 V
-150 mV	3 V

ตารางที่ 4.1 การขยายสัญญาณก่อนเข้าวงจรตรวจระดับสัญญาณ

ในส่วนของวงจรขยายสัญญาณดังกล่าวนี้ ได้ทำการออกแบบและทดลองวงจร แสดงไว้ใน 4.8 โดยอาศัยวงจรขยาย Op-Amp แบบ non-inverting ใช้ตัวต้านทานแบ่งแรงดันจาก 12 V ให้ได้ 6 V เข้าที่ขา 3 ของ Op-Amp เพื่อใช้เป็นระดับอ้างอิงในการขยายสัญญาณ และใช้ C ค่า 0.1 μ F ร่วมกันกับ R 1k ที่ขา 2 ของ Op-Amp ทั้งนี้เพื่อชวสให้วงจรตอบสนองสัญญาณที่ความถี่ต่ำ (64 kbps) ได้ดียิ่งขึ้น ส่วน Rf ของวงจรนี้จะใช้ VR 20 k เพื่อใช้ปรับอัตราขยายของวงจรให้เป็นไปตามข้อกำหนดที่ได้ทำการออกแบบไว้

เมื่อระดับของสัญญาณมีขนาดใหญ่เพียงพอต่อการตรวจจับระดับและมีความสามารถในการป้องกันความผิดพลาดของสัญญาณแล้ว จะถูกส่งไปเข้าวงจรแปลงระดับ ให้เป็น 2 บิต โดยจะใช้วงจร Comparator ซึ่งอาศัย Op-Amp และ EX-OR Gate ทำหน้าที่ตรวจจับระดับสัญญาณ ทำการตั้งจุดการทำงานของ Op-Amp ไว้ที่ระดับต่างๆกัน ดังนี้ 4 V , 6 V และ 8 V เมื่อสัญญาณเข้ามา




รูปที่ 4.8 วงจรขยายสัญญาณ 4 ระดับ

Op-Amp แต่ละตัวจะตรวจสอบ เปรียบเทียบความต่างศักย์ระหว่างขา inverting และ ขา non-inverting แล้วให้เอาต์พุตตามลักษณะสมบัติของตัวมัน และที่เอาต์พุตแต่ละตัวจะใช้ตัวต้านทานแบ่งแรงดันเพื่อที่ต้องกวรเพียง 5 V ในขณะที่สัญญาณเข้ามาต่ำกว่าระดับที่ตั้งไว้ และ 0 V ในกรณีที่สัญญาณเข้ามาสูงกว่าระดับที่ตั้งไว้ ของ Op-Amp ทุกตัว ทั้งนี้เพื่อให้สอดคล้องกับ อินพุตที่ EX-OR Gate ต้องการ (ไฟเลี้ยงของ Op-Amp จะป้อน +12 V เข้าที่ขา 7 และ ขา 4 ลงกราวด์ ดังนั้นเอาต์พุตของ Op-Amp จะไม่มีโอกาสเป็นไฟลบ)

ดังนั้นเอาต์พุตจากวงจรที่ได้จาก EX-OR Gate แล้วจะเป็นสัญญาณดิจิทัลที่เป็น Gray Code ดังตารางที่ 4.2

Signal Input	Gray Code Output
9 V	0 0
7 V	0 1
5 V	1 1
3 V	1 0

ตารางที่ 4.2 การตรวจจับระดับสัญญาณแล้วแปลงเป็น Gray Code




รูปที่ 4.9 วงจรแปลงสัญญาณ 4 ระดับเป็น 2 บิต

วงจรรวมสัญญาณดิจิทัล

เป็นวงจรที่มีลักษณะและหน้าที่การทำงาน ตรงกันข้ามกับกับวงจรมัลติเพล็กซ์สัญญาณดิจิทัล ของทางด้านภาคส่ง เพื่อทำหน้าที่รวมสัญญาณดิจิทัลทั้ง Inphase และ Quadrature phase (บิตบน บิตล่าง) จากสัญญาณดิจิทัลแบบขนาน ไปเป็นสัญญาณดิจิทัลแบบอนุกรม โดยอาศัยการควบคุม จังหวะการทำงานของตัวพลิกผลบจากสัญญาณนาฬิกา ที่ได้จากวงจร Clock Recovery

สัญญาณดิจิทัลที่ได้มาจากภาคส่งในส่วนของวงจรมัลติเพล็กซ์สัญญาณดิจิทัล นั้นจะเป็น Gray Code จึงต้องทำการแปลงสัญญาณให้เป็น Binary Code โดยอาศัยหลักการการทำงานของ EX-OR Gate เหมือนกันกับทางด้านภาคส่ง

วงจรรทรา 4 หรือวงจรม้วนงเวลา 4 บิต ก็จะเข้ามาจับบทบาทอีกเช่นเดิม แต่จะทำหน้าที่ พิเศษในการบังคับ D พลิบผลอบให้มีจังหวะพอดีกับความถี่ความต้องการรับข้อมูลของ JK พลิบผลอบ เพราะ ว่าข้อมูลจาก D พลิบผลอบจะถูกส่งไปบังคับให้ JK พลิบผลอบ มีเวลาที่พทเหมือนกับกับข้อมูลที่ได้รับมา โดยผ่านการควบคุมที่ขา Preset และขา Clear ของ JK พลิบผลอบแต่ละตัว เมื่อ JK พลิบผลอบ รับข้อมูลไปแล้วนั้นควรจะใช้เวลาเพียงสัญญาณนาฬิกาพัลส์ลูกเดียวเท่านั้น จึงใช้ NAND Gate แบบ 3 อินพุท เข้าช่วยในการบังคับให้ D พลิบผลอบ ส่งข้อมูลเฉพาะสัญญาณนาฬิกา ลูกแรกเท่านั้น (พัลส์ควบคุม D พลิบผลอบจะมี 4 ลูก) ซึ่งหลักการดังกล่าวนี้ก็เป็นหลักการของวงจรม้วนง Parallel Serial นั้นเอง วงจรที่ได้ทำการออกแบบและทดลอง แสดงได้ดังรูปที่ 4.10



รูปที่ 4.10 วงจรรวมสัญญาณดิจิทัล




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 5

ผลการดำเนินงาน

จากการออกแบบและทดลองวงจรทั้งทางด้านภาคส่งและภาครับนั้น ได้ผลการทดลองแสดงออกมาได้ดังรูปต่อไปนี้




รูปที่ 5.1 สัญญาณกึ่งแรนดัม 256 kbps




รูปที่ 5.2 การหน่วงสัญญาณนาฬิกา 4 เท่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.3 สัญญาณดิจิทัลที่แยกออกมาทั้งด้าน I และ Q




รูปที่ 5.4 สัญญาณ 4 ระดับ ทั้งด้าน I และ Q

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.5 สัญญาณพาหะทั้งด้าน I และ Q




รูปที่ 5.6 สัญญาณที่ผ่านการมอดูเลตแล้วทั้งด้าน I และ Q

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.7 สัญญาณไฟล็ต โทน




รูปที่ 5.8 สัญญาณ 16 QAM ที่ส่งออกไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.10 สัญญาณนาฬิกาที่ถูกลอกมาได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีก้ารนำไปใช้




รูปที่ 5.11 สัญญาณพาหะที่ถูกลกมาได้ทั้งด้าน I และ Q




รูปที่ 5.12 สัญญาณที่ผ่านการดีมอดูเลตแล้วทั้งด้าน I และ Q

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.13 สัญญาณดิจิทัลที่รับได้ทั้งด้าน I และ Q




รูปที่ 5.14 สัญญาณดิจิทัลเอาท์พุท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปแสดงการวัด eye diagram ของสัญญาณเบสแบนด์ในเครื่องส่ง 16QAM



รูปแสดงการวัด constellation diagram ของสัญญาณ 16QAM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 6

บทสรุปและข้อเสนอแนะ

ในการทำโครงการ เรื่อง "เทคนิคการส่งข้อมูลดิจิทัลความเร็วสูง"นี้ ส่วนใหญ่จะเป็นการศึกษาระบบการมอดูเลตสัญญาณดิจิทัล โดยจะมุ่งเน้นในส่วนของรูปแบบการมอดูเลต แบบ 16QAM รวมถึงหลักการ รายละเอียดและการออกแบบวงจร เพราะค่าราคาทางด้านวิศวกรรมโทรคมนาคม ส่วนใหญ่ จะมีเพียงหลักการและเทคนิคแบบกว้างๆเท่านั้น การอธิบายรายละเอียด ก็จะใช้ภาษาทางคณิตศาสตร์ ซึ่งต้องอาศัยความรู้ความสามารถที่สูงกว่านี้ อีกทั้งมีเพียงบล็อกโคเดแกรม ที่ใช้แสดงวงจร รายละเอียดปลีกย่อยก็ต้องไปทำการค้นคว้าเอาเอง โดยอาศัยพื้นฐานความรู้ที่เป็นประโยชน์ต่อเนื้อหาในเรื่องนี้เป็นสำคัญ

จากหลักการและบล็อกโคเดแกรมของ 16QAM ทั้งภาคส่งและภาครับ จะพบว่า บางวงจรที่ใช้ในภาคส่งสามารถนำไปใช้ที่ภาครับได้เลย วงจรบางวงจรก็มีอยู่แล้วในคู่มือใช้งานไอซี เช่น ไอซี 1596 และไอซี 4046 แต่เวลาใช้ในงานจริง ยังต้องมีการคิดแปลงวงจรโดยที่ไม่ทราบมาก่อน ทำให้เสียเวลาในการลองผิดลองถูก อีกส่วนหนึ่งก็ต้องออกแบบวงจรมาใช้เอง ดังเช่น ในส่วนที่เป็นสัญญาณดิจิทัลทั้งภาคส่งและภาครับ ทั้งนี้เพราะสามารถทำความเข้าใจได้อย่างละเอียดและแก้ปัญหาได้ทันที

บทสรุปในการทำโครงการและข้อเสนอแนะที่เป็นประโยชน์ จะแบ่งเป็นข้อๆ ตามลักษณะความสำคัญและขั้นตอนการทำงาน ได้ดังต่อไปนี้

1. วงจรจ่ายไฟเลี้ยงวงจร

วงจรมีอาจจะไม่ต้องคำนึงในบางเรื่อง แต่ในที่นี้เป็นโครงการที่เกี่ยวกับความถี่ จะต้องมีประสิทธิภาพเพื่อช่วยให้วงจรทำงานตรงตามทฤษฎี ในโครงการนี้ใช้ไฟ +15V , -15V , +12V , +5V จึงใช้หม้อแปลงขนาด 3 แอมแปร์ 2 ตัว เพื่อให้สามารถจ่ายกระแสไฟได้อย่างเพียงพอ เพราะจะใช้ทั้งภาคส่งและภาครับ และยังมี C ช่วยกรองระดับแรงดันร่วมกับไอซีเรกูเลเตอร์ รวมไปถึงวงจรที่สำคัญๆ ยังต้องใช้ C เพิ่มเติมนำไฟเลี้ยงอีกด้วย

2. วงจรกำเนิดสัญญาณกึ่งแรนดัม

วงจรมีจะใช้กำเนิดสัญญาณข้อมูล ในลักษณะสุ่มการเกิด (Pseudo Random Binary Sequence) เพื่อเป็นสัญญาณป้อนให้กับวงจร ที่บิตเรท 256 kbps ตามอัตราเร็วของสัญญาณนาฬิกาที่ไปควบคุมวงจร โดยจะใช้ D ฟิลิปพลอป 4 ตัว ซึ่งสามารถกำเนิดสัญญาณได้ทั้งหมด $16 (2^4)$ รูปแบบ ข้อควรคำนึงถึงก็คือ ระดับแรงดันของสัญญาณนาฬิกาที่ใช้ ต้องมีขนาดพอดีกับระดับอินพุตที่ D ฟิลิปพลอปต้องการด้วย อีกทั้งในสภาวะเริ่มแรกต้องกระตุ้นวงจรโดยการนำไฟ 5V เอกสารไปสะกิดที่เอาต์พุตเสียก่อน มิฉะนั้นมันจะไม่กำเนิดสัญญาณนั้น ไม่นานญาติให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. วงจรแยกสัญญาณดิจิทัล

จากบล็อกไดอะแกรมทราบแต่เพียงว่า เป็นการแยกข้อมูล 4 บิต ออกเป็น 2 ส่วนๆละ 2 บิต เท่านั้นเอง หากใช้วงจรแปลงข้อมูลอนุกรมไปเป็นขนาน (Serial to Parallel) ธรรมดาๆ ก็ สามารถแยกข้อมูลออกไปได้ แต่อัตราบิตแรกจะคงเดิม ดังนั้นจึงต้องเพิ่มวงจรหน่วงเวลา 4 บิต เพื่อบังคับให้ข้อมูลเข้ามาครบ 4 บิตเสียก่อน จึงค่อยส่งแยกออกไป ในการทดลอง ใช้ D ฟลิปฟลอป (IC 74F175) และ JK ฟลิปฟลอป (IC 74F112) ผลการทดลองก็เป็นที่น่าพอใจ

4. วงจรแปลง 2 บิต ไปเป็น 4 ระดับ

สัญญาณที่จะเข้าไปมอดูเลตต้องเป็นสัญญาณหลายระดับ โดยแต่ละระดับ จะหมายถึงบิตคู่ของ ข้อมูลที่เป็น Gray Code โดยจะใช้ NOT Gate และ AND Gate เป็นตัวกำหนดระดับ และใช้ Op-Amp เป็นตัวทำระดับ วงจรนี้ไม่สามารถใช้วงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก (A/D Converter) ธรรมดาๆได้ เพราะสัญญาณที่จะแปลงจะต้องเป็นลักษณะ Gray Code เท่านั้น ในการปรับแต่ง ก็ปรับตรง VR จะทำให้ระยะห่างทั้ง 4 ระดับ อยู่ในช่วง +150 mV และ -150 mV พอดี ซึ่งก็ได้ ผลเป็นที่น่าพอใจ

5. วงจรกรองความถี่ต่ำ

ในที่นี้ จะใช้ที่ $f_H = 64 \text{ kHz}$ ตามอัตราการเปลี่ยนแปลงของสัญญาณ 4 ระดับ อุปกรณ์ ที่ใช้ก็ออกแบบตามสูตร แล้วเลือกค่าที่ใกล้เคียง หากแต่บางตัวต้องใช้ชนิดปรับค่าได้ เพื่อใช้ปรับให้ การตอบสนองในเรื่องความถี่ที่ออฟและค่าความชันในการลดทอนสัญญาณที่ความถี่สูงกว่า 64 kbps ผลการทดลองก็อยู่ในเกณฑ์ที่พอใช้ได้

6. วงจรกำเนิดสัญญาณพาหะ

จะใช้วงจรเฟสล็อกคูลูป เพื่อคูณสัญญาณนาฬิกาให้มีความถี่สูงขึ้นเท่ากับสัญญาณพาหะแล้วกรอง เอาเฉพาะสัญญาณ sine wave ออกมา วงจรนี้ประสบปัญหาอย่างมาก ใช้เวลาในการทดลองวงจร อยู่พอสมควร เนื่องจากวงจรเฟสล็อกคูลูปไม่เป็นไปตามทฤษฎีเท่าใดนัก กล่าวคือ บางทีก็ไม่ สอดคล้องความถี่ในช่วงที่ต้องการ แต่สามารถคูณความถี่ขึ้นไปได้พอดี และบางครั้งก็สามารถลดความถี่ ไปได้ แต่กลับไม่สอดคล้องความถี่ขึ้นไปที่ตรงตามที่ต้องการ จนในที่สุดก็พยายามปรับแต่งโดยการ เลือกค่า C ค่าต่างๆ จนได้ผลใกล้เคียงกับค่าที่ออกแบบไว้ที่สามารถยอมรับได้

7. วงจรเลื่อนเฟสสัญญาณ 90 องศา

ใช้วงจร All-Pass Filter ชนิด V_o ล้าหลัง V_{in} โดยเปลี่ยนค่า C จาก 0.01 μF ไปเป็น 10 pF เพื่อให้วงจรตอบสนองสัญญาณที่ความถี่ประมาณ 1 MHz ได้ดีที่สุด ส่วนค่าอื่นก็ใช้ ตามหนังสือ และปรับการเลื่อนเฟสที่ VR 20 k เอาท์พุทที่ได้บางทีก็อาจจะต้องไปผ่านวงจรกรอง ช่วงความถี่อีกครั้งหนึ่งเพื่อให้ได้มาซึ่งรูปสัญญาณที่สวยงาม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8. วงจรบาลานซ์มอดูเลเตอร์

วงจรที่ใช้ในโครงการต้องมีการดัดแปลงจากคู่มือ ไอซี 1596 อีกเล็กน้อย พร้อมทั้งใช้วงจรขยายความแตกต่าง ขยายสัญญาณให้มีขนาดใหญ่ขึ้นอีก อีกอย่างวงจรมีเป็นการใช้งานกับสัญญาณขนาดเล็ก (Small Signal) จึงมีสัญญาณรบกวนมากมาย และปัญหาที่พบก็คือ ค่่าวจรผิดเพราะในตอนต้น ไม่เคยทราบมาก่อนว่าจะต้องดัดแปลงวงจร และต้องเพิ่ม L เพื่อใช้ค้ำสัญญาณขนาดเล็กที่อาจจะวิ่งไปตามสายไฟเลี้ยงวงจรได้ และ C ที่ใช้ควรเป็นชนิดไม่มีขั้ว ยกเว้นในจุดที่ต่อโดยตรงกับไฟเลี้ยงหรือกราวด์ในบางจุด สัญญาณเอาต์พุตที่ได้ไม่สวยงามตามทฤษฎี ทั้งนี้เป็นเพราะสัญญาณที่นำไปมอดูเลตเป็นสัญญาณ 4 ระดับ ไม่ใช่ 2 ระดับ เหมือนในตำราที่เขียนไว้

9. วงจรกำเนิดสัญญาณไฟล๊อค โทน

วงจรมีจะเหมือนกับวงจรมกำเนิดสัญญาณพาหะ เพียงแต่เปลี่ยนการคูณความถี่ให้ต่ำกว่าเล็กน้อย และปัญหาที่เจอก็จะเหมือนกัน ผลการทดลองที่ได้ก็ออกมาในทำนองเดียวกัน

10. วงจรรวมสัญญาณมอดูเลต

จะใช้วงจร Summing Amplifier แบบ 3 อินพุต และทำการปรับอัตราขยาย โดย VR 100 k ที่ Rf ของวงจร ซึ่งก็ไม่มีปัญหาอะไร

11. วงจรกรองช่วงความถี่

วงจรมีก็จะออกแบบตามทฤษฎีของวงจรฟิลเตอร์ แต่พอใช้งานจริงๆควรใช้ VR เพื่อปรับการตอบสนอง โดยดูจาก Network Analyzer ซึ่งเป็นเครื่องมือที่ใช้วิเคราะห์และดูเส้นตอบสนองสัญญาณความถี่ของวงจรฟิลเตอร์ แต่ครั้งประกอบลงวงจรเข้าจริงๆกลับต้องปรับแต่งกันใหม่อีก

12. วงจรที่สัญญาณนาฬิกา

จะอาศัยสัญญาณไฟล๊อค โทน ที่รับเข้ามา แล้วล๊อคสัญญาณพร้อมกับแปลงเป็นสัญญาณดิจิทัล โดยวงจรเฟสล๊อคคูลป์ แล้วก็หารความถี่ลงมาให้เท่ากับสัญญาณนาฬิกา ปัญหาที่พบก็ทำนองเดียวกับวงจรที่ใช้เฟสล๊อคคูลป์ คือต้องพยายามเลือกค่า C ที่ให้ผลตอบสนองได้ใกล้เคียงที่สุด

13. วงจรบาลานซ์ดีมอดูเลเตอร์

วงจรมีได้จากคู่มือไอซี 1596 พร้อมกับดัดแปลงเพิ่มเติมวงจรอีกนิดหน่อย ปัญหาที่พบคือสัญญาณที่ออกมา จะมีสัญญาณรบกวนอย่างมากจนแทบไม่แน่ใจว่าเป็นการทำงานตามปกติหรือไม่ ซึ่งก็คงเป็นขีดจำกัดในการทำโครงการครั้งนี้ มาจากสาเหตุหลายประการ อาทิเช่น อุปกรณ์คุณภาพไม่ดีพอ ใช้อุปกรณ์ผิดประเภท การตอบสนองวงจรไม่เป็นที่ไปตามอุดมคติ รวมไปถึงการออกแบบวงจรและการปรับแต่งไม่สมบูรณ์แบบเท่าใดนัก สิ่งเหล่านี้ผู้ที่ทำโครงการได้พยายามอย่างเต็มที่ ผลที่ได้ออกมาคงต้องยอมรับอยู่ในระดับหนึ่ง

14. วงจรแปลงสัญญาณ 4 ระดับไปเป็น 2 บิต

ต้องทำการขยายสัญญาณให้มีขนาดใหญ่เสียก่อน จุดสำคัญอยู่ที่ C ที่ใช้งาน โดยต้องเลือกค่าที่ทำให้วงจรตอบสนองที่ความถี่ 64 kHz ในที่นี้ใช้ค่า 0.1 μ F ในส่วนของการตรวจจับระดับนั้น เลขา์พุทของ Op-Amp ตัวกลางควรจะไปฝากต่อที่ขาอินพุทของ EX-OR Gate เพื่อไม่ให้สัญญาณมี โอกาสเกิดเป็นค่าเป็นลบ สัญญาณ 2 บิต นั้นควรเป็น Gray Code เพราะง่ายต่อการแปลงระดับ

15. วงจรรวมสัญญาณดิจิทัล

จะใช้เพียงหลักการของวงจรแปลงบิตขนานเป็นอนุกรมเท่านั้น และต้องเพิ่มวงจรหน่วงเวลา 4 บิต เหมือนกับวงจรแยกสัญญาณดิจิทัล ก่อรวมสัญญาณ จะต้องแปลงจาก Gray Code ไปเป็น Binary เสียด้วย ปัญหาที่พบคือ สัญญาณนาฬิกาต้องแรงพอที่ทำให้ฟิลิปฟลอปทำงานได้ และวงจร หารก็ต้องลดลง 4 เท่าพอดีจึงจะสามารถรวมสัญญาณดิจิทัลได้อย่างถูกต้อง


โดยสรุปแล้วปัญหาเกือบทั้งหมดเกิดจากความรู้เท่าไม่ถึงการณ์ และประสบการณ์ที่ยังมีไม่มาก วิธีการแก้ปัญหาที่อาศัยการลองผิดลองถูก พร้อมทั้งวิเคราะห์หาข้อสรุปว่าทำไมจึงเป็นเช่นนั้น โดย ใช้เวลามากมายพอสมควร หากจะให้งานชิ้นนี้สมบูรณ์แบบซึ่งขึ้นคงต้องใช้เวลาพอสมควรทีเดียว ดังนั้นผู้ที่สนใจศึกษาเรื่องราวประเภทนี้ ต้องมีเวลาทุ่มเทให้กับมันอย่างเต็มที่ และหวังว่าปริญญานิพนธ์ฉบับนี้ จะเป็นประโยชน์และแนวทางแก่ผู้ที่กำลังศึกษาและผู้สนใจอยู่บ้าง

หนังสืออ้างอิง

- บุญธรรม กิจปรีดาวิสุทธิ การเขียนรายงาน การวิจัยและวิทยานิพนธ์ พิมพ์ครั้งที่ 3 คณะ-
 สังคมศาสตร์และมนุษยศาสตร์ มหาวิทยาลัยมหิดล พ.ศ.2524, 150 หน้า
- นิกร สุขุมตันติ การออกแบบวงจรอิเล็กทรอนิกส์ พิมพ์ครั้งที่ 1 ตำราชุดวิศวกรรมศาสตร์
 สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง พ.ศ.2533, 74 หน้า
- Wayne Tomasi, Advanced Electronic Communication Systems, second edition
 Prentice Hall, Engle Wood Cliffs, N.J., 1992
- Ramakant A. Gayakwad, Op-Amps and Linear Integrated Circuits, second
 edition, Prentice-Hall International, 1988
- Miklos Herpy, Analog Integrated Circuits (Operational Amplifier and
 Analog Multipliers), Research Institute for Telecommunication,
 Budapest, Hungary, A Wiley-Interscience Publication
- กฤดากร กล่อมการ การออกแบบระบบส่งข้อมูลในช่องสัญญาณการกระจายเสียงแบบ FM
 วิทยานิพนธ์ บัณฑิตวิทยาลัย สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
 พ.ศ.2536, 182 หน้า




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



BLOCK DIAGRAM 16QAM TRANSMITTER

Title		16QAM Technique	
Size	Number	Revision	
A4			
Date	18-OCT-1995	Sheet	of
File	BLOCK/2	Drawn	BY PUNYONG SU


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



BLOCK DIAGRAM 16QAM RECEIVER


Title		16QAM Receiver	
Size	Number	Revision	
A4			
Date	18-OCT-1995	Sheet	9 of
File	BLOCK/3	Drawn	By:

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




วงจรถ่ายส่งส่วนที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเอกสารนี้ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




วงจรภาคส่งส่วนที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




วงจรถอดรหัสส่วนที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเอกสาร และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



วงจรภาครับส่วนที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




วงจรรกาศรับส่วนที่ 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MC54F/74F04

HEX INVERTER



HEX INVERTER
FAST™ SCHOTTKY TTL

J Suffix — Case 632-08 (Ceramic)
N Suffix — Case 646-06 (Plastic)
D Suffix — Case 751A-02 (SOIC)

GUARANTEED OPERATING RANGES

SYMBOL	PARAMETER		MIN	TYP	MAX	UNIT
V _{CC}	Supply Voltage	54, 74	4.5	5.0	5.5	V
T _A	Operating Ambient Temperature Range	54 74	-55 0	25 25	125 70	°C
I _{OH}	Output Current — High	54, 74			-1.0	mA
I _{OL}	Output Current — Low	54, 74			20	mA

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
V _{IH}	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage
V _{IL}	Input LOW Voltage			0.8	V	Guaranteed Input LOW Voltage
V _{IK}	Input Clamp Diode Voltage			-1.2	V	V _{CC} = MIN, I _{IN} = -18 mA
V _{OH}	Output HIGH Voltage	54, 74	2.5		V	I _{OH} = -1.0 mA, V _{CC} = 4.50 V
		74	2.7		V	I _{OH} = -1.0 mA, V _{CC} = 4.75 V
V _{OL}	Output LOW Voltage			0.5	V	I _{OL} = 20 mA, V _{CC} = MIN
I _{IH}	Input HIGH Current			20	μA	V _{CC} = MAX, V _{IN} = 2.7 V
				0.1	mA	V _{CC} = MAX, V _{IN} = 7.0 V
I _{IL}	Input LOW Current			-0.6	mA	V _{CC} = MAX, V _{IN} = 0.5 V
I _{OS}	Output Short Circuit Current (Note 2)	-60		-150	mA	V _{CC} = MAX, V _{OUT} = 0 V
I _{CC}	Power Supply Current Total, Output HIGH Total, Output LOW			4.2	mA	V _{CC} = MAX, V _{IN} = GND
				15.3	mA	V _{CC} = MAX, V _{IN} = Open

NOTES:

- For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.
- Not more than one output should be shorted at a time, nor for more than 1 second.


FAST AND LS TTL DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MC54F/74F08

QUAD 2-INPUT AND GATE



J Suffix — Case 632-08 (Ceramic)
 N Suffix — Case 646-06 (Plastic)
 D Suffix — Case 751A-02 (SOIC)

QUAD 2-INPUT AND GATE FAST™ SCHOTTKY TTL

GUARANTEED OPERATING RANGES

SYMBOL	PARAMETER		MIN	TYP	MAX	UNIT
V _{CC}	Supply Voltage	54, 74	4.5	5.0	5.5	V
T _A	Operating Ambient Temperature Range	54 74	-55 0	25 25	125 70	°C
I _{OH}	Output Current — High	54, 74			-1.0	mA
I _{OL}	Output Current — Low	54, 74			20	mA

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
V _{IH}	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage
V _{IL}	Input LOW Voltage			0.8	V	Guaranteed Input LOW Voltage
V _{IK}	Input Clamp Diode Voltage			-1.2	V	V _{CC} = MIN, I _{IN} = -18 mA
V _{OH}	Output HIGH Voltage	54, 74	2.5		V	I _{OH} = -1.0 mA, V _{CC} = 4.50 V
		74	2.7		V	I _{OH} = -1.0 mA, V _{CC} = 4.75 V
V _{OL}	Output LOW Voltage			0.5	V	I _{OL} = 20 mA, V _{CC} = MIN
I _{IH}	Input HIGH Current			20	μA	V _{CC} = MAX, V _{IN} = 2.7 V
				0.1	mA	V _{CC} = MAX, V _{IN} = 7.0 V
I _{IL}	Input LOW Current			-0.6	mA	V _{CC} = MAX, V _{IN} = 0.5 V
I _{OS}	Output Short Circuit Current (Note 2)	-60		-150	mA	V _{CC} = MAX, V _{OUT} = 0 V
I _{CC}	Power Supply Current Total, Output HIGH			8.3	mA	V _{CC} = MAX, V _{IN} = Open
	Total, Output LOW			12.9	mA	V _{CC} = MAX, V _{IN} = GND

NOTES:

- For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.
- Not more than one output should be shorted at a time, nor for more than 1 second.


FAST AND LS TTL DATA



MC54F/74F86

QUAD 2-INPUT EXCLUSIVE-OR GATE

QUAD 2-INPUT
EXCLUSIVE-OR GATE
FAST™ SCHOTTKY TTL



J Suffix — Case 632-08 (Ceramic)
N Suffix — Case 646-06 (Plastic)
D Suffix — Case 751A-02 (SOIC)

GUARANTEED OPERATING RANGES

SYMBOL	PARAMETER		MIN	TYP	MAX	UNIT
V _{CC}	Supply Voltage	54, 74	4.50	5.0	5.50	V
T _A	Operating Ambient Temperature Range	54, 74	-55 0	25 25	125 70	°C
I _{OH}	Output Current — High	54, 74			-1.0	mA
I _{OL}	Output Current — Low	54, 74			20	mA

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS	
		MIN	TYP	MAX			
V _{IH}	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage	
V _{IL}	Input LOW Voltage			0.8	V	Guaranteed Input LOW Voltage	
V _{IK}	Input Clamp Diode Voltage			-1.2	V	I _{IN} = -18 mA	V _{CC} = MIN
V _{OH}	Output HIGH Voltage	54, 74	2.5	3.4	V	I _{OH} = -1.0 mA	V _{CC} = 4.5 V
		74	2.7	3.4	V	I _{OH} = -1.0 mA	V _{CC} = 4.75 V
V _{OL}	Output LOW Voltage		0.35	0.5	V	I _{OL} = 20 mA	V _{CC} = MIN
I _{IH}	Input HIGH Current			20	μA	V _{IN} = 2.7 V	V _{CC} = MAX
				100	μA	V _{IN} = 7.0 V	
I _{IL}	Input LOW Current			-0.8	mA	V _{IN} = 0.5 V	V _{CC} = MAX*
I _{OS}	Output Short Circuit Current (Note 2)	-60		-150	mA	V _{OUT} = 0 V	V _{CC} = MAX
I _{CC}	Power Supply Current		15	23	mA	1-Input HIGH	V _{CC} = MAX
			18	28		1-Input LOW	
						Inputs LOW	

NOTES:

- For conditions such as MIN or MAX, use the appropriate value specified under guaranteed operating ranges.
- Not more than one output should be shorted at a time, nor for more than 1 second.

FAST AND LS TTL DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MC54F/74F175

QUAD D FLIP-FLOP

QUAD D FLIP-FLOP FAST™ SCHOTTKY TTL

DESCRIPTION — The MC54F/74F175 is a high-speed quad D flip-flop. The device is useful for general flip-flop requirements where clock and clear inputs are common. The information on the D inputs is stored during the LOW-to-HIGH clock transition. Both true and complemented outputs of each flip-flop are provided. A Master Reset input resets all flip-flops, independent of the Clock or D inputs when LOW.

- EDGE-TRIGGERED D-TYPE INPUTS
- BUFFERED POSITIVE EDGE-TRIGGERED CLOCK
- ASYNCHRONOUS COMMON RESET
- TRUE AND COMPLEMENT OUTPUT


FUNCTIONAL DESCRIPTION — The F175 consists of four edge-triggered D flip-flops with individual D inputs and Q and \bar{Q} outputs. The Clock and Master Reset are common. The four flip-flops will store the state of their individual D inputs on the LOW-to-HIGH clock (CP) transition, causing individual Q and \bar{Q} outputs to follow. A LOW input on the Master Reset (MR) will force all Q outputs LOW and \bar{Q} outputs HIGH independent of Clock or Data inputs. The F175 is useful for general logic applications where a common Master Reset and Clock are acceptable.

TRUTH TABLE

INPUTS		OUTPUTS	
@ t_n , MR = H		@ t_{n+1}	
D_n		Q_n	\bar{Q}_n
L		L	H
H		H	L


t_n = Bit time before clock positive-going transition
 t_{n+1} = Bit time after clock positive-going transition
 H = HIGH Voltage Level
 L = LOW Voltage Level

LOGIC SYMBOL



VCC = Pin 16
GND = Pin 8

CONNECTION DIAGRAM




J Suffix — Case 620-09 (Ceramic)
 N Suffix — Case 648-08 (Plastic)
 D Suffix — Case 751B-03 (SOIC)

FAST AND LS TTL DATA

MC54F/74F175

LOGIC DIAGRAM



Please note that this diagram is provided only for the understanding of logic operations and should not be used to estimate propagation delays.

GUARANTEED OPERATING RANGES

SYMBOL	PARAMETER		MIN	TYP	MAX	UNIT
V _{CC}	Supply Voltage	54, 74	4.50	5.0	5.50	V
T _A	Operating Ambient Temperature Range	54 74	-55 0	25 25	125 70	°C
I _{OH}	Output Current — High	54, 74			-1.0	mA
I _{OL}	Output Current — Low	54, 74			20	mA

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
V _{IH}	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage
V _{IL}	Input LOW Voltage			0.8	V	Guaranteed Input LOW Voltage
V _{IK}	Input Clamp Diode Voltage			-1.2	V	I _{IN} = -18 mA V _{CC} = MIN
V _{OH}	Output HIGH Voltage	54, 74	2.5	3.4	V	I _{OH} = -1.0 mA V _{CC} = 4.50 V
		74	2.7	3.4	V	I _{OH} = -1.0 mA V _{CC} = 4.75 V
V _{OL}	Output LOW Voltage		0.35	0.5	V	I _{OL} = 20 mA V _{CC} = MIN
I _{IH}	Input HIGH Current			20	μA	V _{IN} = 2.7 V V _{CC} = MAX
				100	μA	V _{IN} = 7.0 V V _{CC} = MAX
I _{IL}	Input LOW Current			-0.6	mA	V _{IN} = 0.5 V V _{CC} = MAX
I _{OS}	Output Short Circuit Current (Note 2)	-60		-150	mA	V _{OUT} = 0 V V _{CC} = MAX
I _{CC}	Power Supply Current		22.5	34	mA	D _n = MR = 4.5 V CP =

NOTES:

- For conditions such as MIN or MAX, use the appropriate value specified under guaranteed operating ranges
- Not more than one output should be shorted at a time, nor for more than 1 second.

FAST AND LS TTL DATA

5470/7490 Decade Counter

	Schottky TTL		High-Speed TTL		Low-Power Schottky TTL		Standard TTL		Low-Power TTL	
	Device Type	Package CIP/M/CF	Device Type	Package CIP/M/CF	Device Type	Package CIP/M/CF	Device Type	Package CIP/M/CF	Device Type	Package CIP/M/CF
TI					SN54LS90		SN5490A		SN54LS90A	
FAIRCHILD					74ALS90		F74S90		74ALS90	
MOTOROLA					74ALS90		MC5490		74ALS90	
LSI					74ALS90		DM5490		DM74LS90	
PHILIPS					74ALS90		74ALS90		74ALS90	
SIGNETICS					74ALS90		S5490		74ALS90	
SIEMENS					74ALS90		74ALS90		74ALS90	
FUJITSU					74ALS90		74ALS90		74ALS90	
HITACHI					74ALS90		74ALS90		74ALS90	
MITSUBISHI					74ALS90		74ALS90		74ALS90	
NEC					74ALS90		74ALS90		74ALS90	
TOSHIBA					74ALS90		74ALS90		74ALS90	

Electrical Characteristics SN54LS90 SN74LS90A

absolute maximum ratings over operating free-air temperature range


Supply voltage, V_{CC}	7V	Operating temperature	SN54LS90: -55°C to +25°C
Output voltage	7V	temperature range	SN74LS90: 0°C to +30°C
Emitter voltage (see Note 1)	3.5V	Storage temperature range	-55°C to +150°C

recommended operating conditions

	SN54LS90			SN74LS90A			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V_{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I_{OH}			-400			-400	μ A
Low-level output current, I_{OL}			4			3	mA
Count frequency, f count	A input	0	32	0	32		MHz
	B input	0	15	0	15		MHz
Pulse width, t_w	A input	15	15	15			ns
	B input	30	30	30			ns
Reset active-state setup time, t_{RS}		25	25				ns
Operating free-air temperature, T_a		-55	125	0	70		°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER*	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V_{IH}	High-level input voltage		2		V
V_{IL}	Low-level input voltage			0.8	V
V_O	Output clamp voltage	$V_{CC} = \text{MIN}$, $I_O = -15 \text{ mA}$		-1.5	V
V_{OH}	High-level output voltage	$V_{CC} = \text{MIN}$, $V_{IH} = 2V$, $V_{OL} = 0.4V$, $I_{OH} = -400 \mu\text{A}$	2.7	3.4	V
V_{OL}	Low-level output voltage	$V_{CC} = \text{MIN}$, $V_{IH} = 2V$, $V_{OH} = 0.4V$, $I_{OL} = 8 \text{ mA}$	0.35	0.5	V
I_{IH}	Input current I_{IH} Any reset voltage	$V_{CC} = \text{MAX}$, $V_I = 2.7V$		0.1	mA
I_{IL}	Input current I_{IL} Any reset voltage	$V_{CC} = \text{MAX}$, $V_I = 0.4V$		-0.4	mA
I_{OS}	Short-circuit output current*	$V_{CC} = \text{MAX}$, SN54LS90: -20, SN74LS90A: -20		-100	mA
I_{CC}	Supply current	$V_{CC} = \text{MAX}$, See Note 2	3	15	μ A
t_{FAB}	From A to output Q _A		32	42	MHz
t_{FAB}	From B to output Q _B		16		MHz
t_{PL-1}	From A to output Q _A	$V_{CC} = 5V$, $T_a = 25^\circ\text{C}$, $C_L = 15 \text{ pF}$, $C_D = 2 \text{ pF}$	10	16	ns
t_{PL-1}	From A to output Q _B		12	18	ns
t_{PL-1}	From A to output Q _C		32	42	ns
t_{PL-1}	From A to output Q _D		34	50	ns
t_{PL-1}	From B to output Q _B		10	16	ns
t_{PL-1}	From B to output Q _C		14	21	ns
t_{PL-1}	From B to output Q _D		21	32	ns
t_{PL-1}	From B to output Q _A		23	35	ns
t_{PL-1}	From B to output Q _C		23	32	ns
t_{PL-1}	From B to output Q _D		23	35	ns
t_{PL-1}	From Set/0 to Any output		26	40	ns
t_{PL-1}	From Set/0 to output Q _A , Q _B		20	30	ns
t_{PL-1}	From Set/0 to output Q _C , Q _D		25	40	ns




Function Table

BCD COUNT SEQUENCE (See Note 1)

COUNT	OUTPUT Q _A Q _B Q _C Q _D
0	L L L L
1	L L L H
2	L L H L
3	L L H H
4	L H L L
5	L H L H
6	L H H L
7	L H H H
8	H L L L
9	H L L H
X	X X X X

RESET/COUNT

RESET	INPUTS A B	OUTPUT Q _A Q _B Q _C Q _D
0	L L	L L L L
1	L H	L L L H
2	H L	L L H L
3	H H	L L H H
4	L L	L H L L
5	L H	L H L H
6	H L	L H H L
7	H H	L H H H
8	L L	H L L L
9	L H	H L L H
X	X X	X X X X



NOTES:

- This is the voltage between two emitters of a multi-emitter transistor. For this circuit, this rating applies between the two R₀ inputs, and it also applies between the two P₀ inputs.
- Q_C is measured with an output-open, both P₀ inputs grounded following normal connection to 4.5 V, and all other inputs grounded.
- Output Q_A is connected to input B for BCD count. Output Q_B is connected to input A for binary count.
- H = high level, L = low level, X = irrelevant.
- The J and K inputs shown without connection are for reference only and are functionally at a "high" level.

* For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable type.
 ‡ All typical values are at $V_{CC} = 5V$, $T_a = 25^\circ\text{C}$.
 § Not more than one output should be shorted at a time.
 ¶ Q_A outputs are tested at $I_{OL} = 16 \text{ mA}$ over the limit value for I_{OL} for the B input. † This is during the B input while maintaining full fan-out capability.
 • Max. propagation delay time, 2W to "high-level" output.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	Schottky TTL			High-Speed TTL			Low-Power Schottky TTL			Standard TTL			Low-Power TTL		
	Device Type	Package CIPIMICF	Device Type	Package CIPIMICF	Device Type	Package CIPIMICF	Device Type	Package CIPIMICF	Device Type	Package CIPIMICF	Device Type	Package CIPIMICF	Device Type	Package CIPIMICF	
HL					SN54LS92	U D I	WD	SN5492A	U D I	WD					
					SN74LS92	U D I M D I		SN7492A	U D I M D I						
					SN54LS92/MSLS92	U D I	RD	FM5492/FM592	D D I	RD					
					SN74LS92/MSLS92	U D I M D I	RD	FC7492/FC92	D D P D	RD					
OLA					SN74LS92	P D I		MC5492	L D I	F D					
					SN54LS92	D I		MC7492	L D P D	F D					
					SN74LS92	D I		DM5492	U D I M D I	WD					
					SN74LS92	D I		DM7492	U D I M D I	WD					
S					SN74LS92	D I		FL7492	D I						
TICS					SN74LS92	A D I		S5492	F D A D I	WD					
					SN74LS92	A D I		N7492	F D A D I						
ENS								FL1171	D I						
SU															
M					SN74LS92	P D I		M07492A/M07521	D P D I						
3SH					SN74LS92	P T I		M53292	P D I						
								J9272	D D C D I						
3A								792492A	P D I						

Electrical Characteristics SN54LS/SN74LS92

absolute maximum ratings over operating free-air temperature range

supply voltage, V _{CC}	7V	Operating temperature range	SN54LS	-55°C to 125°C
storage temperature range		SN74LS	0°C to 70°C	
input voltage (See Note 1)	±5.5V	Storage temperature range		-55°C to 150°C

recommended operating conditions


	SN54LS92A			SN74LS92A			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
high-level output current, I _{OH}			-400				μA
high-level output current, I _{OL}			2			8	mA
frequency, f _{count}	A input	0	32	0	32		MHz
	B input	0	16	0	16		
setup time, t _{su}	A input	15		15			ns
	B input	30		30			
	Reset inputs	15		15			
inverter-state setup time, t _{setup}		25		25			ns
free-air temperature, T _A		-55	125	0	70		°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
high-level input voltage		2			V
low-level input voltage				0.8	V
output clamp voltage	V _{CC} = MIN, I _L = -15mA			-1.5	V
high-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{OL} = 0.5V, I _{OH} = -400μA	2.7	3.4		V
low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{OL} = 0.5V, I _{OL} = 8mA	0.35	0.5		V
output current at maximum input voltage	Any reset, V _{CC} = MAX, V _I = TV			0.1	mA
	A input			0.2	
	B input			0.4	
high-level output current	Any reset, V _{CC} = MAX, V _I = 2.7V			20	μA
	A input			40	
	B input			80	
low-level output current	Any reset, V _{CC} = MAX, V _I = 0.4V			-0.4	mA
	A input			-2.4	
	B input			-3.2	
short-circuit output current*	V _{CC} = MAX	SN54LS	-20	-100	mA
supply current	V _{CC} = MAX, See Note 2	SN74LS	-20	-100	mA
propagation delay from A to output Q _A			12	42	nMz
propagation delay from B to output Q _B			16		
propagation delay from A to output Q _A			0	51	ns
propagation delay from A to output Q _B	V _{CC} = 5V, T _A = 25°C		2	48	
propagation delay from B to output Q _B			34	50	
propagation delay from B to output Q _C	C _L = 15pF, R _L = 2kΩ		10	16	
propagation delay from B to output Q _D			4	21	
propagation delay from B to output Q _E			0	16	
propagation delay from B to output Q _F			4	21	
propagation delay from B to output Q _G			21	32	
propagation delay from B to output Q _H			23	25	
propagation delay from B to output Q _I			15	40	

*Conditions known as MIN or MAX use the appropriate value specified under recommended operating conditions for the applicable type. All values are at V_{CC} = 5V, T_A = 25°C. The maximum output should be shorted at 50Ω. The test is at Q_A = 5mA bus load. The value for C_L is 15pF. The value for R_L is 2kΩ. This permits driving the B input while maintaining the output impedance. The test is at Q_A = 5mA bus load. The value for C_L is 15pF. The value for R_L is 2kΩ. This permits driving the B input while maintaining the output impedance.

Pin Assignment (Top View)




positive logic; see function tables
NC—NO internal connection

Function Table

COUNT SEQUENCE
*92A, 'LS92 (See Notes 3, 4)

COUNT	OUTPUT			
	Q ₉	Q ₈	Q ₇	Q ₆
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	H	L	L	L
7	H	L	L	H
8	H	L	H	L
9	H	L	H	H
10	H	H	L	L
11	H	H	L	H

Functional Block Diagram



RESET/COUNT
*92A, 'LS92 (See Notes 3)

RESET INPUTS	OUTPUT						
R ₉₍₁₎	R ₉₍₂₎	Q ₉	Q ₈	Q ₇	Q ₆	Q ₅	Q ₄
L	L	L	L	L	L	L	L
L	X	X	X	X	X	X	X
X	L	X	X	X	X	X	X

'92 'LS92 DIVIDE-BY-TWO AND DIVIDE-BY-SIX

- NOTES
- This is the voltage between two emitters of a multiple-emitter transistor. For pin 1, connect this rating across between the two R₉ inputs.
 - V_{CC} is measured with all outputs open, both R₉ inputs grounded (allowing momentary connection to 4.5V), and all other inputs grounded.
 - Output Q₄ is connected to input B.
 - L = high level, X = unknown level, H = irrelevant.
 - The 2 and 4 inputs shown without connection are for reference only and are functionally at a high level.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCL4046B
SCL4446B



CMOS PHASE-LOCKED LOOPS

FEATURES

- ◆ Very low power consumption – 70 μ W (typ) @ $f_o = 10$ kHz, 5Vdc
- ◆ Operating frequency range (no offset) – Up to 3MHz (typ) @ 10Vdc (SCL4046B) Up to 4MHz (typ) @ 10Vdc (SCL4446B)
- ◆ Low frequency drift – 0.04%/°C (typ) @ 10Vdc
- ◆ Choice of two phase comparators:
 1. Exclusive-OR network
 2. Edge-controlled memory network with phase-pulse output for lock indication
- ◆ VCO Inhibit control for ON-OFF keying and ultra-low standby power consumption
- ◆ High VCO linearity 1% (typ)
- ◆ Source-follower output of VCO control input (Demodulator Output)
- ◆ Zener Diode to assist Supply Regulation
- ◆ Balanced Output Drive Current Specifications


APPLICATIONS

- ◆ FM demodulator and modulator
- ◆ Frequency synthesis and multiplication
- ◆ Frequency discriminator
- ◆ Data synchronization
- ◆ Voltage-to-frequency conversion
- ◆ Tone decoding
- ◆ FSK-Modems
- ◆ Signal conditioning

DESCRIPTION

The SCL4046B and SCL4446B phase-locked loops contain two phase comparators, a voltage-controlled oscillator (VCO), source follower, and zener diode. The comparators have two common inputs. The Signal input can be used directly coupled to large voltage signals, or indirectly coupled (with a series capacitor) to small voltage signals. The self-bias circuit adjusts small voltage signals in the linear region of the amplifier. Phase comparator I (an exclusive-OR gate) provides a digital error signal PCI_{OUT} , and maintains 90° phase shift at the center frequency between Signal and Comparator inputs (both at 50% duty cycle). Phase comparator II (with leading edge sensing logic) provides digital error signals $PCII_{OUT}$ and Phase Pulses, and maintains a 0° phase shift between input signals (duty cycle is immaterial). The linear VCO produces an output signal VCO_{OUT} whose frequency is determined by the voltage of input VCO_{IN} and the capacitor and resistors connected to pins C1A, C1B, R1, and R2. The source follower output, Demod Out, with an external resistor is used where the VCO_{IN} signal is needed but no loading can be tolerated. The inhibit input Inh , when high, disables the VCO and source follower to minimize standby power consumption. The zener diode can be used to assist in power supply regulation.

CONNECTION DIAGRAM (all packages)



Add suffix for package:

- C 16-pin Cerdip
- D 16-pin Ceramic
- E 16-pin Epoxy
- F 16-pin Flat
- H Chip

RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

DC Supply Voltage $V_{DD} - V_{SS}$ 3 to 15 Vdc

Operating Temperature T_A -55 to +125 °C

C, D, F, H Device -40 to +85 °C

E Device

BLOCK DIAGRAM




Fig. 1

VCO SECTION

The VCO requires one external capacitor (C1) and one to two external resistors (R1 or R1 and R2). Resistor R1 and capacitor C1 determine the frequency range of the VCO and resistor R2 enables the VCO to have a frequency offset if required. The high input impedance ($10^{12}\Omega$) of the VCO simplifies the design of low-pass filters by permitting the designer a wide choice of resistor-to-capacitor ratios. In order not to load the low-pass filter, a source-follower output of the VCO input voltage is provided at terminal 10 (DEMODULA-

TOR OUTPUT). If this terminal is used, a load resistor (R_S) of $50k\Omega$ or more should be connected from this terminal to V_{SS} . If unused, this terminal should be left open. The VCO can be connected directly or through frequency dividers to the comparator input of the phase comparators. A full CMOS logic swing is available at the output of the VCO. A logic 0 on the INHIBIT input "enables" the VCO and the source follower, while a logic 1 "turns off" both to minimize stand-by power consumption.

PHASE COMPARATORS

The phase-comparator signal input (terminal 14) can be direct-coupled provided the signal swing is within CMOS logic levels [logic "0" $\leq 30\%$ ($V_{DD}-V_{SS}$), logic "1" $\geq 70\%$ ($V_{DD}-V_{SS}$)]. For smaller swings the signal must be capacitively coupled to the self-biasing amplifier at the signal input.

Phase comparator I is an exclusive-OR network; it operates analogously to an over-driven balanced mixer. To maximize the lock range, the signal and comparator-input frequencies must have a 50% duty cycle. With no signal or noise on the signal input, this phase comparator has an average output voltage equal to $V_{DD}/2$. The low-pass filter connected to the output of phase comparator I supplies the averaged voltage to the VCO input, and causes the VCO to oscillate at the center frequency (f_c).

The frequency range of input signals on which the PLL will lock, if it was initially out of lock, is defined as the frequency capture range ($2f_c$).

The frequency range of input signals on which the loop will stay locked if it was initially in lock is defined as the frequency lock range ($2f_L$). The capture range can not exceed the lock range.

With phase comparator I, the range of frequencies over which the PLL can acquire lock (capture range) is dependent on the low-pass-filter characteristics, and can be made as large as the lock range. Phase-comparator I enables a PLL system to remain in lock in spite of high amounts of noise in the input signal.

One characteristic of this type of phase comparator is that it may lock onto input frequencies that are close to harmonics of the VCO center-frequency. A second characteristic is that the phase angle between the signal and the comparator input varies between 0° and 180° , and is 90° at the center frequency. Figure 2 shows the (typical) triangular phase-to-output response characteristic of phase-comparator I. Typical waveforms for a CMOS phase-locked-loop employing phase-comparator I in locked condition is shown in Figure 3.




Fig. 2 - Phase-comparator I characteristics at low-pass filter output.




Fig. 3 - Typical waveforms employing phase comparator I in locked condition




Fig. 4 — Typical waveforms employing phase comparator II in locked condition.

Phase-comparator II is an edge-controlled digital memory network. It consists of several flip-flop stages, control gating, and a three state output circuit comprising p- and n-type drivers having a common output node. When the p-MOS or n-MOS drivers are ON, they pull the output up to V_{DD} or down to V_{SS}, respectively. This type of phase comparator acts only on the positive edges of the signal and comparator inputs. The duty cycles of the signal and comparator inputs are not important since positive transitions control the PLL system utilizing this type of comparator. If the signal lags the comparator input in phase, the n-type output driver is maintained ON for a time corresponding to the phase difference. If the comparator input lags the signal in phase, the p-type output driver is maintained ON for a time corresponding to the phase difference. Subsequently, the capacitor voltage of the low-pass filter connected to this phase comparator is adjusted until the signal and comparator inputs are equal in both phase and frequency. At this stable point, both p- and n-type output

drivers remain OFF. Thus, the phase comparator output becomes an open circuit and holds the voltage on the capacitor of the low-pass filter constant. Moreover, the signal at the "phase pulses" output is a high level which can be used for indicating a locked condition. Thus, for phase comparator II, no phase difference exists between signal and comparator input over the full VCO frequency range. Moreover, the power dissipation due to the low-pass filter is reduced when this type of phase comparator is used because both the p- and n-type output drivers are OFF for most of the signal input cycle.

It should be noted that the PLL lock range for this type of phase comparator is equal to the capture range, independent of the low-pass filter. With no signal present at the signal input, the VCO is adjusted to its lowest frequency for phase comparator II. Figure 4 shows typical waveforms for a CMOS PLL employing phase comparator II in a locked condition.

DESIGN INFORMATION

This information is a guide for approximating the values of external components for the SCL4046B and SCL4446B in a Phase-Locked Loop system. The selected external components must be within the following ranges:

$R_1, R_2 \geq 2k\Omega, R_S \geq 10k\Omega$
 $C_1 \geq 15pF$

In addition to the given design information refer to Figure 5 for R1, R2, and C1 component selections.

CHARACTERISTICS	USING PHASE COMPARATOR I		USING PHASE COMPARATOR II	
	VCO WITHOUT OFFSET $R_2 = \infty$	VCO WITH OFFSET	VCO WITHOUT OFFSET $R_2 = \infty$	VCO WITH OFFSET
VCO Frequency				
For No Signal Input	VCO in PLL system will adjust to center frequency, f_0		VCO in PLL system will adjust to lowest operating frequency, f_{min}	
Frequency Lock Range, $2f_L$	$2f_L = \text{full VCO frequency range}$ $2f_L = f_{max} - f_{min}$			
Frequency Capture Range, $2f_C$	$2f_C \approx \frac{1}{\pi} \sqrt{\frac{2\pi f_L}{R_3 C_2}}$		$f_C = f_L$	
Loop Filter Component Selection	For $2f_C$, see Ref.			
Phase Angle between Signal and Comparator	90° at center frequency (f_0), approximating C^0 and 180° at ends of lock range ($2f_L$)		Always 0° in lock	
Locks on Harmonics of Center Frequency	Yes		No	
Signal Input Noise Rejection	High		Low	
VCO Component Selection	- Given: f_0 - Use f_0 with Fig.5a to determine R1 and C1	- Given: f_0 and f_L - Calculate f_{min} from the equation $f_{min} = f_0 - f_L$ - Use f_{min} with Fig. 5b to determine R2 and C1 - Calculate $\frac{f_{max}}{f_{min}}$ from the equation $\frac{f_{max}}{f_{min}} = \frac{f_0 + f_L}{f_0 - f_L}$ - Use $\frac{f_{max}}{f_{min}}$ with Fig.5c to determine ratio R2/R1 to obtain R1	- Given: f_{max} - Calculate f_0 from the equation $f_0 = \frac{f_{max}}{2}$ - Use f_0 with Fig.5a to determine R1 and C1	- Given: f_{min} & f_{max} - Use f_{min} with Fig.5b to determine R2 and C1 - Calculate $\frac{f_{max}}{f_{min}}$ - Use $\frac{f_{max}}{f_{min}}$ with Fig.5c to determine ratio R2/R1 to obtain R1

REF. S. S. Moschytz, "Miniaturized RC Filters Using Phase-Locked Loop" 3STJ, May, 1965.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS ^{1,3}

PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ²		+25°C			T _{HIGH} ²		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT	I _{DD}	Inhibit = V _{DD} Signal Input = V _{DD}	-	5	-	0.05	5	-	150	μA _{dc}
			-	10	-	0.01	10	-	300	
			-	15	-	0.2	20	-	600	
TOTAL POWER DISSIPATION	P _T	Inh = V _{SS} , VCO _{IN} = V _{DD} , f _o = 10kHz, ² C _L = 15pF, R1 = 1MΩ, R2 = R _S = ∞	-	-	-	0.07	-	-	-	mW
			-	-	-	0.6	-	-	-	
			-	-	-	-	-	-	-	
			-	-	-	2.4	-	-	-	

- NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".
² T_{LOW} = -55°C for C, D, F, H device.
 = -40°C for E device.
 T_{HIGH} = +125°C for C, D, F, H device.
 = + 85°C for E device.
³ VCO output (pin 4) and Phase Comparator Outputs (pins 2 and 13) have been designed for balanced output drive current specifications. Consult Family Specifications.

PARAMETER	CONDITIONS	V _{DD}	25°C			UNIT			
			Min.	Typ.	Max.				
VCO SECTION									
MAXIMUM OPERATING FREQUENCY SCL4046B	f _{max} R2 = ∞ VCO _{IN} = V _{DD}	R1 C1 10k 50pF	5	0.5	0.8	-	MHz		
			10	1.0	1.5	-			
			15	1.3	1.9	-			
			5k 50pF	5	0.6	1.0		-	MHz
			10	1.4	2.1	-			
			15	1.8	2.7	-			
		SCL4446B	R2 = ∞ VCO _{IN} = V _{DD}	R1 C1 10k 50pF	5	0.7	1.0	-	MHz
					10	1.3	2.0	-	
					15	1.9	2.8	-	
				5k 50pF	5	0.9	1.3	-	MHz
					10	1.9	2.9	-	
					15	2.6	3.9	-	
2k 50pF	5	-	1.8	-	MHz				
	10	-	3.9	-					
	15	-	5.4	-					
LINEARITY	R2 = ∞ VCO _{IN} = 2.5±0.3V, R1 ≥ 10kΩ VCO _{IN} = 5.0±2.5V, R1 ≥ 400kΩ VCO _{IN} = 7.5±5.0V, R1 ≥ 1MΩ	5	-	1	-	%			
		10	-	1	-				
		15	-	1	-				

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS (Continued)

PARAMETER	CONDITIONS	V _{DD}	+25°C			UNIT		
			Min.	Typ.	Max.			
VCO SECTION (Continued)								
TEMPERATURE-FREQUENCY STABILITY	No Offset	R2 = ∞	5	—	0.12-0.24	—	% / °C	
			10	—	0.04-0.08	—		
			15	—	0.015-0.03	—		
	With Offset	R2 ≤ 10X R1	5	—	0.06-0.12	—	% / °C	
			10	—	0.05-0.1	—		
			15	—	0.03-0.06	—		
INPUT RESISTANCE (VCO _{IN})	R _{IN}	5, 10, 15	—	10 ⁶	—	MΩ		
OUTPUT DUTY CYCLE		All valid input combinations and voltages	—	50	—	%		
OUTPUT TRANSITION TIME	t _{TLH} , t _{THL}	C _L = 50pF	5	—	100	200	ns	
			10	—	50	100		
			15	—	40	80		
PHASE COMPARATORS								
INPUT RESISTANCE Signal Input	R _{IN}		5	1	3	—	MΩ	
			10	0.2	0.7	—		
			15	0.1	0.3	—		
Comparator Input	R _{IN}		5, 10, 15	—	10 ⁶	—	MΩ	
AC-COUPLED INPUT SENSITIVITY Signal Input	V _{IN}		5	—	200	400	mV	
			10	—	400	800		
			15	—	700	1400		
OUTPUT TRANSITION TIME	PCI, PCII Outputs	t _{TLH} , t _{THL}	C _L = 50pF	5	—	100	200	ns
				10	—	50	100	
				15	—	40	80	
	Phase Pulses Output	t _{TLH} , t _{THL}		5	—	130	260	ns
				10	—	65	130	
				15	—	50	100	
DEMODULATOR OUTPUT								
OFFSET VOLTAGE	VCO _{IN} , V _{DEM}	R _S ≥ 50kΩ	5	—	1.4	2.2	V _{dc}	
			10	—	1.6	2.2		
			15	—	1.8	2.2		
LINEARITY		R _S ≥ 50kΩ VCO _{IN} = 2.5 ± 0.3V VCO _{IN} = 5.0 ± 2.5V VCO _{IN} = 7.5 ± 5.0V	5	—	0.1	—	%	
			10	—	0.6	—		
			15	—	0.9	—		
ZENER DIODE								
ZENER VOLTAGE	V _Z	I _Z = 50μA	—	6.3	7.0	7.7	V	
DYNAMIC RESISTANCE	R _Z	I _Z = 1mA	—	—	100	—	Ω	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 5 (a) Typical center frequency (f_0) vs C1 ($R_2 = \infty$, $V_{COIN} = \frac{V_{DD}}{2}$, $T_A = 25^\circ C$)




Fig. 5 (b) Typical frequency offset vs C1 ($V_{COIN} = V_{SS}$, $T_A = 25^\circ C$)




Fig. 5 (c) Typical f_{max}/f_{min} vs R_2/R_1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 6 (a) - Typical VCO power dissipation at center frequency vs R1.




Fig. 6 (b) - Typical VCO power dissipation at f_{min} vs R2.




Fig. 6 (c) - Typical source follower power dissipation vs R_S.

NOTE: To obtain approximate total power dissipation of PLL system for no-signal input

$$P_D (\text{Total}) = P_D (f_0) + P_D (f_{\text{MIN}}) + P_D (R_S) - \text{Phase Comparator I}$$

$$P_D (\text{Total}) = P_D (f_{\text{MIN}}) - \text{Phase Comparator II}$$




Fig. 7 - Typical lock range vs signal input amplitude





Fig. 8(a, b) - Typical VCO linearity vs R1 and C1

SCL4049UB Inverting
SCL4050B Non-Inverting



CMOS
HEX BUFFERS/CONVERTERS


FEATURES

- ◆ Direct Drive of 2 TTL/DTL Loads
- ◆ Operation from Single Supply
- ◆ Pin-for-Pin Replacements for SCL4009B, SCL4010B

DESCRIPTION

The SCL4049UB and SCL4050B are Inverting and Non-Inverting Hex Buffers, respectively, and feature logic-level conversion using only one supply voltage (V_{CC}). The input-signal high level (V_{IH}) can exceed the V_{CC} supply voltage when these devices are used for logic-level conversions. These devices are intended for use as CMOS-to-DTL/TTL converters and can drive directly two DTL/TTL Loads. The SCL4049UB and SCL4050B are interchangeable with SCL4009UB and SCL4010B devices, respectively. In these applications the SCL4049UB and SCL4050B are pin-compatible with the SCL4009UB and SCL4010B, respectively, and can be substituted for these devices in existing as well as in new designs. Terminal No. 16 is not connected internally on the SCL4049UB or SCL4050B; therefore, connection to this terminal is of no consequence to circuit operation.

CONNECTION DIAGRAM
(all packages)



Add suffix for package:

- C 16-pin Cerdip
- D 16-pin Ceramic
- E 16-pin Epoxy
- F 16-pin Flat
- H Chip


RECOMMENDED OPERATING CONDITIONS

For maximum reliability:


DC Supply Voltage	$V_{CC} - V_{SS}$	3 to 15	Vdc
Operating Temperature	T_A	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C
E Device			

Note: These devices contain input protection networks to V_{SS} only. Therefore, V_{IH} (max) may exceed V_{CC} without damage (subject to absolute maximum ratings).

SCHEMATIC DIAGRAMS



LOGIC DIAGRAMS



ELECTRICAL CHARACTERISTICS

STATIC CHARACTERISTICS ^{1,2}

PARAMETER	V _{CC} (Vdc)	CONDITIONS	T _{LOW} ²		+25°C			T _{HIGH} ²		Units	
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.		
QUIESCENT DEVICE CURRENT	I _{CC}	V _{IN} =V _{SS} or V _{DD} All valid input combinations	5	1.0	—	0.005	1.0	—	30	μA _{dc}	
			10	2.0	—	0.01	2.0	—	60		
			15	4.0	—	0.02	4.0	—	120		
MINIMUM INPUT HIGH VOLTAGE SCL4049UB	V _{IH}	V _{OL} =0.5V V _{OH} =1.0V V _{OL} =1.5V	5	4.0	—	2.75	4.0	—	4.0	Vdc	
			10	8.0	—	5.5	8.0	—	8.0		
			15	12.0	—	8.25	12.0	—	12.0		
MAXIMUM INPUT LOW VOLTAGE SCL4049UB	V _{IL}	V _{OH} =3.6V V _{OH} =7.2V V _{OH} =10.8V	5	1.0	—	1.0	2.25	—	1.0	Vdc	
			10	2.0	—	2.0	4.5	—	2.0		
			15	3.0	—	3.0	6.75	—	3.0		
OUTPUT LOW (SINK) CURRENT C, D, F, H devices	I _{OL}	V _{OL} =0.4V V _{OL} =0.5V V _{OL} =1.5V V _{IN} =V _{SS} or V _{DD}	5	1.0	—	3.2	6.4	—	2.4	mA _{dc}	
			10	10	—	8.0	16	—	5.6		
			15	30	—	24.0	40	—	16.8		
			5	3.8	—	3.2	6.4	—	2.6		mA _{dc}
			10	9.6	—	8.0	16	—	6.4		
			15	28	—	24.0	40	—	19		
E device		V _{IN} =V _{SS} or V _{DD}									

NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".

² T_{LOW} = -55°C for C, D, F, H device.

= -40°C for E device.

T_{HIGH} = +125°C for C, D, F, H device.

= +85°C for E device.

³ These devices have been designed to meet the balanced output drive current specifications for Output High (Source) Current. Consult Family Specifications.

DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)

PARAMETER	V _{IN} (Vdc)	V _{CC} (Vdc)	Min.	Typ.	Max.	Units	
PROPAGATION DELAY TIME SCL4049UB	t _{PLH}	5 5	—	60	120	ns	
		10 10	—	32	65		
		15 15	—	25	50		
		10 5	—	45	90		
		15 5	—	45	90		
		5 5	—	70	140		
	SCL4050B	t _{PLH}	10 10	—	40	60	ns
			15 15	—	30	60	
			10 5	—	45	90	
			15 5	—	40	80	
			5 5	—	32	65	
			10 10	—	20	40	
SCL4049UB	t _{PHL}	15 15	—	15	30	ns	
		10 5	—	15	30		
		15 5	—	10	20		
		5 5	—	55	110		
		10 10	—	27	55		
		15 15	—	15	30		
SCL4050B	t _{PHL}	10 5	—	50	100	ns	
		15 5	—	50	100		
		5 5	—	55	110		
		10 10	—	27	55		
		15 15	—	15	30		
		10 5	—	50	100		
OUTPUT TRANSITION TIME	t _{TLH}	5 5	—	80	160	ns	
		10 10	—	40	80		
		15 15	—	30	60		
	t _{THL}	5 5	—	30	60	ns	
		10 10	—	20	40		
		15 15	—	15	30		
INPUT CAPACITANCE SCL4049UB	C _{IN}	—	—	15	22.5	pF	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ORDERING INFORMATION

Device	Temperature Range	Package
MC1496D	0°C to +70°C	SO-14
MC1496G		Metal Can
MC1496L		Ceramic DIP
MC1496P		Plastic DIP
MC1496G	-55°C to +125°C	Metal Can
MC1496L		Ceramic DIP

Specifications and Applications Information

BALANCED MODULATOR/ DEMODULATOR

... designed for use where the output voltage is a product of an input voltage (signal) and a switching function (carrier). Typical applications include suppressed carrier and amplitude modulation, synchronous detection, FM detection, phase detection, and chopper applications. See Motorola Application Note AN-531 for additional design information.

- Excellent Carrier Suppression - 65 dB typ @ 0.5 MHz
- 50 dB typ @ 10 MHz
- Adjustable Gain and Signal Handling
- Balanced Inputs and Outputs
- High Common Mode Rejection - 85 dB typ




FIGURE 1 - SUPPRESSED-CARRIER OUTPUT WAVEFORM




FIGURE 2 - SUPPRESSED-CARRIER SPECTRUM




FIGURE 3 - AMPLITUDE MODULATION OUTPUT WAVEFORM

**MC1496
MC1596**

BALANCED MODULATOR/DEMODULATOR

SILICON MONOLITHIC INTEGRATED CIRCUIT






FIGURE 4 - AMPLITUDE-MODULATION SPECTRUM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1496, MC1596

MAXIMUM RATINGS* (T_A = +25°C unless otherwise noted)

Rating	Symbol	Value	Unit
Applied Voltage (V ₆ - V ₇ , V ₈ - V ₁ , V ₉ - V ₇ , V ₉ - V ₈ , V ₇ - V ₄ , V ₇ - V ₁ , V ₈ - V ₄ , V ₆ - V ₈ , V ₂ - V ₅ , V ₃ - V ₅)	V _V	30	Vdc
Differential Input Signal	V ₇ - V ₈ V ₄ - V ₁	+ 5.0 ± (5 + I _S R _θ)	Vdc
Maximum Bias Current	I _S	10	mA
Thermal Resistance, Junction to Air Ceramic Dual In-Line Package Plastic Dual In-Line Package Metal Package	R _{θJA}	100 100 160	°C/W
Operating Temperature Range	T _A	0 to +70 -55 to +125	°C
Storage Temperature Range	T _{stg}	-65 to +150	°C

ELECTRICAL CHARACTERISTICS* (V_{CC} = +12 Vdc, V_{EE} = -9.0 Vdc, I_S = 1.0 mA, R_L = 3.9 kΩ, R_θ = 1.0 kΩ, T_A = +25°C unless otherwise noted) (All input and output characteristics are single-ended unless otherwise noted.)

Characteristic	Fig.	Note	Symbol	MC1596			MC1496			Unit
				Min	Typ	Max	Min	Typ	Max	
Carrier Feedthrough V _C = 60 mV(rms) sine wave and offset adjusted to zero V _C = 300 mVp-p square wave: offset adjusted to zero offset not adjusted	5	1	V _{CFT}	—	40	—	—	40	—	μV(rms)
I _C = 1.0 kHz I _C = 10 MHz				—	140	—	140	—	mV(rms)	
Carrier Suppression I _S = 10 kHz, 300 mV(rms) I _C = 500 kHz, 60 mV(rms) sine wave I _C = 10 MHz, 60 mV(rms) sine wave	5	2	V _{CS}	50	65	—	40	65	—	dB
I _C = 1.0 kHz I _C = 1.0 kHz				—	20	100	—	20	200	—
Transmittance Bandwidth (Magnitude) (R _L = 50 ohms) Carrier Input Port, V _C = 60 mV(rms) sine wave I _S = 1.0 kHz, 300 mV(rms) sine wave Signal Input Port, V _S = 300 mV(rms) sine wave M _{CL} = 0.5 Vdc	8	8	BW _{3dB}	—	300	—	—	300	—	MHz
I _C = 1.0 kHz, 300 mV(rms) sine wave				—	80	—	—	80	—	
Signal Gain V _S = 100 mV(rms), f = 1.0 kHz; V _{CL} = 0.5 Vdc	10	3	A _{VS}	2.5	3.5	—	2.5	3.5	—	V/V
Single-Ended Input Impedance, Signal Port, f = 5.0 MHz Parallel Input Resistance Parallel Input Capacitance	6	—	r _{ip} C _{ip}	—	200	—	—	200	—	kΩ pF
Parallel Output Resistance Parallel Output Capacitance				—	2.0	—	—	2.0	—	
Single-Ended Output Impedance, f = 10 MHz Parallel Output Resistance Parallel Output Capacitance	6	—	r _{op} C _{oo}	—	40	—	—	40	—	kΩ pF
Parallel Output Resistance Parallel Output Capacitance				—	6.0	—	—	6.0	—	
Input Bias Current I _{bS} = (I ₁ + I ₄) / 2; I _{bC} = (I ₇ + I ₉) / 2	7	—	I _{bS} I _{bC}	—	12	25	—	12	30	μA
I _{bS} = (I ₁ - I ₄) / 2; I _{bC} = (I ₇ - I ₉) / 2				—	12	25	—	12	30	
Input Offset Current I _{ioS} = I ₁ - I ₄ ; I _{ioC} = I ₇ - I ₉	7	—	I _{ioS} I _{ioC}	—	0.7	5.0	—	0.7	7.0	μA
I _{ioS} = I ₁ - I ₄ ; I _{ioC} = I ₇ - I ₉				—	0.7	5.0	—	0.7	7.0	
Average Temperature Coefficient of Input Offset Current (T _A = -55°C to +125°C)	7	—	[TC] _{io}	—	2.0	—	—	2.0	—	nA/°C
Output Offset Current (I ₆ - I ₉)	7	—	I _{ool}	—	14	50	—	14	80	μA
Average Temperature Coefficient of Output Offset Current (T _A = -55°C to +125°C)	7	—	[TC] _{ool}	—	90	—	—	90	—	nA/°C
Common-Mode Input Swing, Signal Port, I _S = 1.0 kHz	9	4	CMV	—	5.0	—	—	5.0	—	Vp-p
Common-Mode Gain, Signal Port, I _S = 1.0 kHz, V _{CL} = 0.5 Vdc	9	—	ACM	—	-85	—	—	-85	—	dB
Common-Mode Quiescent Output Voltage (Pin 6 or Pin 9)	10	—	V _{out}	—	8.0	—	—	8.0	—	Vp-p
Differential Output Voltage Swing Capability	10	—	V _{out}	—	8.0	—	—	8.0	—	Vp-p
Power Supply Current I _{CC} + I ₉ I _{EE}	7	8	I _{CC} I _{EE}	—	2.0	3.0	—	2.0	4.0	mA
I _{CC} + I ₉ I _{EE}				—	3.0	4.0	—	3.0	5.0	
DC Power Dissipation	7	5	P _D	—	33	—	—	33	—	mW

* Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1496, MC1596

GENERAL OPERATING INFORMATION*

Note 1 - Carrier Feedthrough

Carrier feedthrough is defined as the output voltage at carrier frequency with only the carrier applied (signal voltage = 0).

Carrier null is achieved by balancing the currents in the differential amplifier by means of a bias trim potentiometer (R₁ of Figure 5).

Note 2 - Carrier Suppression

Carrier suppression is defined as the ratio of each sideband output to carrier output for the carrier and signal voltage levels specified.

Carrier suppression is very dependent on carrier input level, as shown in Figure 22. A low value of the carrier does not fully switch the upper switching devices, and results in lower signal gain, hence lower carrier suppression. A higher than optimum carrier level results in unnecessary device and circuit carrier feedthrough, which again degrades the suppression figure. The MC1596 has been characterized with a 60 mV(rms) sinewave carrier input signal. This level provides optimum carrier suppression at carrier frequencies in the vicinity of 500 kHz, and is generally recommended for balanced modulator applications.

Carrier feedthrough is independent of signal level, V_S. Thus carrier suppression can be maximized by operating with large signal levels. However, a linear operating mode must be maintained in the signal-input transistor pair - or harmonics of the modulating signal will be generated and appear in the device output as spurious sidebands of the suppressed carrier. This requirement places an upper limit on input-signal amplitude (see Note 3 and Figure 20). Note also that an optimum carrier level is recommended in Figure 22 for great carrier suppression and minimum spurious sideband generation.

At higher frequencies circuit layout is very important in order to minimize carrier feedthrough. Shielding may be necessary in order to prevent capacitive coupling between the carrier input leads and the output leads.

Note 3 - Signal Gain and Maximum Input Level

Signal gain (single-ended) at low frequencies is defined as the voltage gain,

$$A_{VS} = \frac{V_O}{V_S} = \frac{R_L}{R_E + 2r_e} \quad \text{where } r_e = \frac{26 \text{ mV}}{I_E \text{ (mA)}}$$

A constant dc potential is applied to the carrier input terminals to fully switch two of the upper transistors "on" and two transistors "off" (V_C = 0.5 Vdc). This in effect forms a cascode differential amplifier.

Linear operation requires that the signal input be below a critical value determined by R_E and the bias current I_S

$$V_S \leq I_S R_E \text{ (Volts peak)}$$

Note that in the test circuit of Figure 10, V_S corresponds to a maximum value of 1 volt peak.

Note 4 - Common-Mode Swing

The common-mode swing is the voltage which may be applied to both bases of the signal differential amplifier, without saturating the current sources or without saturating the differential amplifier itself by swinging it into the upper switching devices. This swing is variable depending on the particular circuit and biasing conditions chosen (see Note 6).

Note 5 - Power Dissipation

Power dissipation, P_D, within the integrated circuit package should be calculated as the summation of the voltage-current products at each part, i.e. assuming V₉ - V₆, I₅, I₆, I₇ and ignoring

base current, P_D = 2 I₅ (V₆ - V₁₀) + I₅ (V₅ - V₁₀) where subscripts refer to pin numbers

Note 6 - Design Equations

The following is a partial list of design equations needed to operate the circuit with other supply voltages and input conditions. See Note 3 for R_E equation.

A. Operating Current

The internal bias currents are set by the conditions at pin 5. Assume

$$I_5 = I_6 = I_9$$

$$I_8 \ll I_C \text{ for all transistors}$$

then,

$$R_5 = \frac{V - V_5}{I_5} \approx 500 \Omega \quad \text{where } R_5 \text{ is the resistor between pin 5 and ground}$$

$$\phi = 0.75 \text{ V at } T_A = +25^\circ\text{C}$$

The MC1596 has been characterized for the condition I₅ = 1.0 mA and is the generally recommended value.

B. Common-Mode Quiescent Output Voltage

$$V_6 - V_9 = V^* - I_5 R_L$$

Note 7 - Biasing

The MC1596 requires three dc bias voltage levels which must be set externally. Guidelines for setting up these three levels include maintaining at least 2 volts collector-base bias on all transistors while not exceeding the voltages given in the absolute maximum rating table.

$$30 \text{ Vdc} \geq [(V_6, V_9) - (V_7, V_8)] \geq 2 \text{ Vdc}$$

$$30 \text{ Vdc} \geq [(V_7, V_8) - (V_1, V_4)] \geq 2.7 \text{ Vdc}$$

$$30 \text{ Vdc} \geq [(V_1, V_4) - (V_5)] \geq 2.7 \text{ Vdc}$$

The foregoing conditions are based on the following approximations:

$$V_6 - V_9, \quad V_7 - V_8, \quad V_1 = V_4$$

Bias currents flowing into pins 1, 4, 7, and 8 are transistor base currents and can normally be neglected if external bias dividers are designed to carry 10 mA or more.

Note 8 - Transmittance Bandwidth

Carrier transmittance bandwidth is the 3-dB bandwidth of the device forward transmittance as defined by:

$$\gamma_{21C} = \frac{I_O \text{ (each sideband)}}{V_S \text{ (signal)}} \Big|_{V_C = 0}$$

Signal transmittance bandwidth is the 3-dB bandwidth of the device forward transmittance as defined by:

$$\gamma_{21S} = \frac{I_O \text{ (signal)}}{V_S \text{ (signal)}} \Big|_{V_C = 0.5 \text{ Vdc}, V_O = 0}$$

*Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet

8

MC1496, MC1596

Note 9 - Coupling and Bypass Capacitors C_1 and C_2

Capacitors C_1 and C_2 (Figure 5) should be selected for a reactance of less than 50 ohms at the carrier frequency.

Note 10 - Output Signal, V_o


The output signal is taken from pins 6 and 9, either balanced or single-ended. Figure 12 shows the output levels of each of the two output sidebands resulting from variations in both the carrier and modulating signal inputs, with a single-ended output connection.

Note 11 - Negative Supply, V_{EE}

V_{EE} should be dc only. The insertion of an RF choke in series with V_{EE} can enhance the stability of the internal current sources.

Note 12 - Signal Port Stability


Under certain values of driving source impedance, oscillation may occur. In this event, an RC suppression network should be connected directly to each input using short leads. This will reduce the Q of the source-tuned circuits that cause the oscillation.



An alternate method for low-frequency applications is to insert a 1 k-ohm resistor in series with the inputs, pins 1 and 4. In this case input current drift may cause serious degradation of carrier suppression.

TEST CIRCUITS

FIGURE 5 - CARRIER REJECTION AND SUPPRESSION



NOTE Shielding of input and output leads may be needed to properly perform these tests.

FIGURE 6 - INPUT-OUTPUT IMPEDANCE




FIGURE 7 - BIAS AND OFFSET CURRENTS





FIGURE 8 - TRANSCONDUCTANCE BANDWIDTH



NOTE Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TEST CIRCUITS (continued)

FIGURE 9 - COMMON-MODE GAIN





FIGURE 10 - SIGNAL GAIN AND OUTPUT SWING



NOTE Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

TYPICAL CHARACTERISTICS (continued)

Typical characteristics were obtained with circuit shown in Figure 5. $f_c = 500 \text{ kHz}$ (sine wave), $V_C = 60 \text{ mV(rms)}$, $f_S = 1 \text{ kHz}$, $V_S = 300 \text{ mV(rms)}$, $T_A = +25^\circ\text{C}$ unless otherwise noted.

FIGURE 11 - SIDEBAND OUTPUT versus CARRIER LEVELS




FIGURE 12 - SIGNAL PORT PARALLEL-EQUIVALENT INPUT RESISTANCE versus FREQUENCY




FIGURE 13 - SIGNAL PORT PARALLEL-EQUIVALENT INPUT CAPACITANCE versus FREQUENCY





FIGURE 14 - SINGLE-ENDED OUTPUT IMPEDANCE versus FREQUENCY



MC1496, MC1596

TYPICAL CHARACTERISTICS (continued)

Typical characteristics were obtained with circuit shown in Figure 5. $f_c = 500$ kHz (sine wave), $V_c = 60$ mV(rms), $f_s = 1$ kHz, $V_s = 300$ mV(rms), $T_A = +25^\circ\text{C}$ unless otherwise noted.

FIGURE 15 - SIDEBAND AND SIGNAL PORT TRANSMITTANCES versus FREQUENCY




FIGURE 16 - CARRIER SUPPRESSION versus TEMPERATURE




FIGURE 17 - SIGNAL-PORT FREQUENCY RESPONSE




FIGURE 18 - CARRIER SUPPRESSION versus FREQUENCY




FIGURE 19 - CARRIER FEEDTHROUGH versus FREQUENCY





FIGURE 20 - SIDEBAND HARMONIC SUPPRESSION versus INPUT SIGNAL LEVEL



8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1496, MC1596

TYPICAL CHARACTERISTICS (continued)

FIGURE 21 - SUPPRESSION OF CARRIER HARMONIC SIDEBANDS versus CARRIER FREQUENCY





FIGURE 22 - CARRIER SUPPRESSION versus CARRIER INPUT LEVEL



OPERATIONS INFORMATION

The MC1596/MC1496, a monolithic balanced modulator circuit, is shown in Figure 23.

This circuit consists of an upper quad differential amplifier driven by a standard differential amplifier with dual current sources. The output collectors are cross-coupled so that full-wave balanced multiplication of the two input voltages occurs. That is, the output signal is a constant times the product of the two input signals.

Mathematical analysis of linear ac signal multiplication indicates that the output spectrum will consist of only the sum and difference of the two input frequencies. Thus, the device may be used as a balanced modulator, doubly balanced mixer, product detector, frequency doubler, and other applications requiring these particular output signal characteristics.



The lower differential amplifier has its emitters connected to the package pins so that an external emitter resistance may be used. Also, external load resistors are employed at the device output.

Signal Levels

The upper quad differential amplifier may be operated either in a linear or a saturated mode. The lower differential amplifier is operated in a linear mode for most applications.

For low-level operation at both input ports, the output signal will contain sum and difference frequency components and have an amplitude which is a function of the product of the input signal amplitudes.

For high-level operation at the carrier input port and linear operation at the modulating signal port, the output signal will contain sum and difference frequency components of the modulating signal frequency and the fundamental and odd harmonics of the carrier frequency. The output amplitude will be a constant times the modulating signal amplitude. Any amplitude variations in the carrier signal will not appear in the output.



NOTE Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1496, MC1596

OPERATIONS INFORMATION (continued)

The linear signal handling capabilities of a differential amplifier are well defined. With no emitter degeneration, the maximum input voltage for linear operation is approximately 25 mV peak. Since the upper differential amplifier has its emitters internally connected, this voltage applies to the carrier input port for all conditions.

Since the lower differential amplifier has provisions for an external emitter resistance, its linear signal handling range may be adjusted by the user. The maximum input voltage for linear operation may be approximated from the following expression:

$$V = (I_S) (R_E) \text{ volts peak.}$$

This expression may be used to compute the minimum value of R_E for a given input voltage amplitude.

The gain from the modulating signal input port to the output is the MC1596/MC1496 gain parameter which is most often of interest to the designer. This gain has significance only when the lower differential amplifier is operated in a linear mode, but this includes most applications of the device.

As previously mentioned, the upper quad differential amplifier may be operated either in a linear or a saturated mode. Approximate gain expressions have been developed for the MC1596/MC1496 for a low-level modulating signal input and the following carrier input conditions:

- 1) Low-level dc
- 2) High-level dc
- 3) Low-level ac
- 4) High-level ac

These gains are summarized in Table 1, along with the frequency components contained in the output signal.

FIGURE 25 - TABLE 1
VOLTAGE GAIN AND OUTPUT FREQUENCIES

Carrier Input Signal (V_C)	Approximate Voltage Gain	Output Signal Frequency(s)
Low-level dc	$\frac{R_L V_C}{2(R_E + 2r_e) \left(\frac{KT}{q}\right)}$	f_M
High-level dc	$\frac{R_L}{R_E + 2r_e}$	f_M
Low-level ac	$\frac{R_L V_C (rms)}{2\sqrt{2} \left(\frac{KT}{q}\right) (R_E + 2r_e)}$	$f_C \pm f_M$
High-level ac	$\frac{0.637 R_L}{R_E + 2r_e}$	$f_C \pm f_M, 3f_C \pm f_M, 5f_C \pm f_M$

NOTES:

1. Low-level Modulating Signal, V_M , assumed in all cases. V_C is Carrier Input Voltage.
2. When the output signal contains multiple frequencies, the gain expression given is for the output amplitude of each of the two desired outputs, $f_C + f_M$ and $f_C - f_M$.
3. All gain expressions are for a single-ended output. For a differential output connection, multiply each expression by two.
4. R_L = Load resistance.
5. R_E = Emitter resistance between pins 2 and 3.
6. r_e = Transistor dynamic emitter resistance, at +25°C:

$$r_e \approx \frac{26 \text{ mV}}{I_E \text{ (mA)}}$$

7. K = Boltzmann's Constant, T = temperature in degrees Kelvin, q = the charge on an electron.

$$\frac{KT}{q} \approx 26 \text{ mV at room temperature}$$

APPLICATIONS INFORMATION

Double sideband suppressed carrier modulation is the basic application of the MC1596/MC1496. The suggested circuit for this application is shown on the front page of this data sheet.

In some applications, it may be necessary to operate the MC1596/MC1496 with a single dc supply voltage instead of dual supplies. Figure 26 shows a balanced modulator designed for operation with a single +12 Vdc supply. Performance of this circuit is similar to that of the dual supply modulator.

AM Modulator

The circuit shown in Figure 27 may be used as an amplitude modulator with a minor modification.

All that is required to shift from suppressed carrier to AM operation is to adjust the carrier null potentiometer for the proper amount of carrier insertion in the output signal.

However, the suppressed carrier null circuitry as shown in Figure 27 does not have sufficient adjustment range. Therefore, the modulator may be modified for AM operation by changing two resistor values in the null circuit as shown in Figure 28.

Product Detector

The MC1596/MC1496 makes an excellent SSB product detector (see Figure 29).

This product detector has a sensitivity of 3.0 microvolts and a dynamic range of 90 dB when operating at an intermediate frequency of 9 MHz.

The detector is broadband for the entire high frequency range. For operation at very low intermediate frequencies down to 50 kHz the 0.1 μ F capacitors on pins 7 and 8 should be increased to 1.0 μ F. Also, the output filter at pin 9 can be tailored to a specific intermediate frequency and audio amplifier input impedance.

As in all applications of the MC1596/MC1496, the emitter resistance between pins 2 and 3 may be increased or decreased to adjust circuit gain, sensitivity, and dynamic range.

This circuit may also be used as an AM detector by introducing carrier signal at the carrier input and an AM signal at the SSB input.

The carrier signal may be derived from the intermediate frequency signal or generated locally. The carrier signal may be introduced with or without modulation, provided its level is sufficiently high to saturate the upper quad differential amplifier. If the carrier signal is modulated, a 300 mV(rms) input level is recommended.

MC1496, MC1596

APPLICATIONS INFORMATION (continued)

Doubly Balanced Mixer

The MC1596/MC1496 may be used as a doubly balanced mixer with either broadband or tuned narrow band input and output networks.

The local oscillator signal is introduced at the carrier input port with a recommended amplitude of 100 mV(rms).

Figure 30 shows a mixer with a broadband input and a tuned output.

Frequency Doubler

The MC1596/MC1496 will operate as a frequency doubler by introducing the same frequency at both input ports.

Figures 31 and 32 show a broadband frequency doubler and a tuned output very high frequency (VHF) doubler, respectively.

Phase Detection and FM Detection

The MC1596/MC1496 will function as a phase detector. High level input signals are introduced at both inputs. When both inputs are at the same frequency the MC1596/MC1496 will deliver an output which is a function of the phase difference between the two input signals.

An FM detector may be constructed by using the phase detector principle. A tuned circuit is added at one of the inputs to cause the two input signals to vary in phase as a function of frequency. The MC1596/MC1496 will then provide an output which is a function of the input signal frequency.

NOTE Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

TYPICAL APPLICATIONS

FIGURE 26 - BALANCED MODULATOR
(+12 Vdc SINGLE SUPPLY)




FIGURE 27 - BALANCED MODULATOR-DEMODULATOR




FIGURE 28 - AM MODULATOR CIRCUIT





FIGURE 29 - PRODUCT DETECTOR
(+12 Vdc SINGLE SUPPLY)



ประวัติผู้ทำปริญญาบัตร

นายทอง ม่วงงาม

เกิดเมื่อวันที่ 20 สิงหาคม 2516 เป็นบุตรชายคนโตในจำนวน 3 คน ของ
นายพยอม ม่วงงาม และนางโอมสงค์ ม่วงงาม

จบ ป.6 จากโรงเรียนบ้านหนองต่อ	อ.หันคา จ.ชัยนาท
จบ ม.3 จากโรงเรียนหันคาราษฎร์รังสรรค์	อ.หันคา จ.ชัยนาท
จบ ปวช. จากวิทยาลัยเทคนิคชัยนาท	อ.เมือง จ.ชัยนาท
จบ ปวส. จากวิทยาลัยเทคนิคสัณฑ์	อ.สัณฑ์ จ.ชลบุรี

นายวสิน มิ่งคั่ง

เกิดเมื่อวันที่ 16 กันยายน 2515 เป็นบุตรชายคนโตในจำนวน 2 คน ของ
นายมานพ มิ่งคั่ง และนางสุมาลี มิ่งคั่ง

จบ ป.6 จากโรงเรียนสมคิดจิตวิทยา	อ.บ้านบึง จ.ชลบุรี
จบ ม.3 จากโรงเรียนบ้านบึงอุตสาหกรรมนคราห์	อ.บ้านบึง จ.ชลบุรี
จบ ปวช. จากวิทยาลัยเทคนิคชลบุรี	อ.บ้านบึง จ.ชลบุรี
จบ ปวส. จากวิทยาลัยเทคนิคชลบุรี	อ.บ้านบึง จ.ชลบุรี