



เครื่องส่งสัญญาณระบบควบคุมตามลำดับ

SEQUENTIAL CONTROLLER



วัน เดือน ปี.....	-1 ต.ค 2541
เลขทะเบียน.....	0.38.3.23
เลขเรียกหนังสือ.....	T.3034.4

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
 สาขาวิชาอิเล็กทรอนิกส์  
 สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2539

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

เครื่องส่งสัญญาณระบบควบคุมตามลำดับ

SEQUENTIAL CONTROLLER

โดย

นางสาว จารุวรรณ ละอองมัลย์ เลขประจำตัว 36014070

นางสาว จารุวณิ จิรัฐติกาล เลขประจำตัว 36014073

นาย ทวีศักดิ์ ชัยรัตน์นายุทธิ์ เลขประจำตัว 36014160

อาจารย์ที่ปรึกษา

ผศ. พลพดุง ผดุงกุล

ปริญญาานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2539

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ ปีการศึกษา 2539

ภาควิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
เรื่อง เครื่องส่งสัญญาณระบบควบคุมตามลำดับ

ผู้จัดทำ

1. นางสาว จารุวรรณ ละอองมาลัย เลขประจำตัว 36014070
2. นางสาว จารุวัฒน์ จิรัญติกาล เลขประจำตัว 36014073
3. นาย ทวีศักดิ์ ชัยรัตนยุทธ์ เลขประจำตัว 36014160



อาจารย์ที่ปรึกษา

( ผศ. พลผดุง ผดุงกุล )



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เครื่องส่งสัญญาณระบบควบคุมตามลำดับ

นางสาว จารุวรรณ ละอองมัลย์

นางสาว จารุวัฒน์ จิรัฏฐิติกาล

นาย ทวีศักดิ์ ชัยรัตนายุทธ์

ผศ. พลผดุง ผดุงกุล อาจารย์ที่ปรึกษา

ปีการศึกษา 2539

### บทคัดย่อ

เครื่องควบคุมแบบลำดับนี้ สามารถสั่งงานควบคุมอุปกรณ์ลูกข่ายให้ทำการเปิด-ปิด อุปกรณ์ไฟฟ้า โดยผ่านทางสายสัญญาณควบคุมระยะไกลเพียง 2 เส้น และตั้งเวลาเปิด-ปิดได้ ระบบนี้ประกอบด้วย เครื่องแม่ข่ายที่ทำการควบคุมด้วยระบบไมโครคอนโทรลเลอร์ 8032 ติดต่อกับผู้ใช้ โดยผ่านคีย์บอร์ด และแสดงผลบนจอ LCD ทำการส่งสัญญาณควบคุมคำสั่งเปิด-ปิดตัวลูกข่ายได้ถึง 127 ตัว และคอยทำการตรวจสอบสถานะการทำงานปัจจุบันของตัวลูกข่ายได้ ส่วนตัวลูกข่ายจะถูกออกแบบให้มีความยืดหยุ่นในการตั้งค่าแอดเดรสประจำตัวโดยดิปสวิทช์ โครงการนี้สามารถประยุกต์ให้เกิดประโยชน์ได้หลายอย่าง เช่น เปิด-ปิดวาล์วน้ำในสนามกอล์ฟ และสะดวกในการติดตั้ง เคลื่อนย้าย

## SEQUENTIAL CONTROLLER

Jaruwan            Laongmal

Jaruwannee        Jirattitikan

Taweesak           Chairatanayut

Asst.Prof. Phophadung Phadungkul Advisor

1996

### Abstract

Sequential controller is a system that consists of one controlling master and up to 127 controlled slaves. The master can control another slave to on-off conditions by using two lines (a signal line and a ground). We can set time to on-off any slaves because it has a clock provided by internal real time clock (RTC). This system can be stand alone by using microcontroller 8032 instead of personal computer. We can remotely control and monitor another slave by keyboard and LCD display respectively. Control signal runs from master to all slaves on the signal line and current condition reported from any slave runs back to master on the same line. The master verifies the result for confirmation. Every flexible slave is designed with the same hardware. Different identify address can be changed by user with 7 bit dipswitch. This project can apply to many applications such as solenoid-valved water control on the golf field.

## สารบัญ

	หน้า
บทคัดย่อ	
<b>บทที่ 1 บทนำ</b>	1
<b>บทที่ 2 หลักการทำงาน</b>	2
2.1 หลักการทำงานของระบบโดยรวม	3
2.2 ชุดแม่ข่าย (MASTER)	3
2.3 ชุดลูกข่าย (SLAVE)	5
2.4 วงจรสร้างสัญญาณซิงโครนัส	6
2.5 วงจรแยกสัญญาณซิงโครนัส	7
2.6 วงจรสร้างสัญญาณข้อมูล	8
2.7 วงจรแยกสัญญาณข้อมูล	9
<b>บทที่ 3 การออกแบบวงจร</b>	10
3.1 การออกแบบวงจรสร้างสัญญาณซิงโครนัส	10
3.2 การออกแบบวงจรแยกสัญญาณซิงโครนัส	12
3.3 การออกแบบวงจรสร้างสัญญาณข้อมูล	14
3.4 การออกแบบวงจรแยกสัญญาณข้อมูล	15
<b>บทที่ 4 การออกแบบโปรแกรม</b>	17
<b>บทที่ 5 ผลการทดลอง</b>	20
<b>บทที่ 6 สรุปและวิเคราะห์ผลการทดลอง</b>	28
ภาคผนวก	29
กิตติกรรมประกาศ	
เอกสารอ้างอิง	

## สารบัญรูปภาพ

	หน้า
รูปที่ 2.1 แสดงบล็อกไดอะแกรมของระบบ	2
รูปที่ 2.2 แสดงบล็อกไดอะแกรมของชุดแม่ข่าย	4
รูปที่ 2.3 แสดงบล็อกไดอะแกรมของชุดลูกข่าย	5
รูปที่ 2.4 แสดงวงจรสร้างสัญญาณซิงโครนัส	6
รูปที่ 2.5 แสดงวงจรแยกสัญญาณซิงโครนัส	7
รูปที่ 2.6 แสดงวงจรสร้างสัญญาณข้อมูล	8
รูปที่ 2.7 แสดงวงจรแยกสัญญาณข้อมูล	9
รูปที่ 3.1 แสดงการออกแบบวงจรสร้างสัญญาณซิงโครนัส	10
รูปที่ 3.2 แสดงค่าอุปกรณ์ที่ใช้ในวงจรสร้างสัญญาณซิงโครนัส	11
รูปที่ 3.3 แสดงการออกแบบวงจรแยกสัญญาณซิงโครนัส	12
รูปที่ 3.4 แสดงค่าอุปกรณ์ที่ใช้ในวงจรแยกสัญญาณซิงโครนัส	13
รูปที่ 3.5 แสดงการออกแบบวงจรสร้างสัญญาณข้อมูล	14
รูปที่ 3.6 แสดงค่าอุปกรณ์ที่ใช้ในวงจรสร้างสัญญาณข้อมูล	14
รูปที่ 3.7 แสดงการออกแบบวงจรแยกสัญญาณข้อมูล	15
รูปที่ 3.8 แสดงค่าอุปกรณ์ที่ใช้ในวงจรแยกสัญญาณข้อมูล	16
รูปที่ 4.1 แสดงโฟลว์ชาร์ทของระบบ	17
รูปที่ 4.2 แสดงโฟลว์ชาร์ทของโปรแกรมย่อย	18
รูปที่ 4.3 แสดงโฟลว์ชาร์ทของการสร้างสัญญาณซิงโครนัส	19
รูปที่ 5.1 แสดงจุดต่างๆที่ใช้วัดสัญญาณ	20
รูปที่ 5.2 แสดงสัญญาณพัลส์และเอาต์พุทของวงจรสร้างสัญญาณซิงโครนัส ขณะไม่มีสัญญาณข้อมูล	21
รูปที่ 5.3 แสดงสัญญาณที่สายสัญญาณและเอาต์พุทของวงจรแยกสัญญาณซิงโครนัส ขณะไม่มีสัญญาณข้อมูล	21
รูปที่ 5.4 แสดงสัญญาณเอาต์พุทของวงจรแยกสัญญาณข้อมูลและในสายสัญญาณ ขณะไม่มีสัญญาณข้อมูล	22
รูปที่ 5.5 แสดงสัญญาณที่สายสัญญาณและเอาต์พุทของวงจรลจิก 2 ขณะสั่งให้เปิดอุปกรณ์ตำแหน่งที่ 8	22

รูปที่ 5.6 แสดงสัญญาณที่สายสัญญาณและเอาต์พุทของวงจรเปรียบเทียบ ขณะสั่งให้เปิดอุปกรณ์ตำแหน่งที่ 8 รูปถ่ายเป็นรูปขยาย	23
รูปที่ 5.7 แสดงสัญญาณที่สายสัญญาณและเอาต์พุทของวงจรแยกสัญญาณข้อมูล ขณะสั่งให้เปิดอุปกรณ์ตำแหน่งที่ 8 รูปถ่ายเป็นรูปขยาย	24
รูปที่ 5.8 แสดงสัญญาณที่สายสัญญาณขณะสั่งให้เปิดอุปกรณ์ตำแหน่งที่ 8 และ 16	25
รูปที่ 5.9 แสดงสัญญาณที่สายสัญญาณขณะสั่งให้เปิดอุปกรณ์ตำแหน่งที่ 8, 16 และ 32	25
รูปที่ 5.10 แสดงสัญญาณเอาต์พุทของวงจรแยกสัญญาณซิงโครนิสและสายสัญญาณ ขณะสั่งให้เปิดอุปกรณ์ทุกตัว	26
รูปที่ 5.11 แสดงสัญญาณเอาต์พุทของวงจรแยกสัญญาณซิงโครนิสและสายสัญญาณ ขณะสั่งให้เปิดอุปกรณ์ทุกตัว	27



## บทที่ 1

### บทนำ

๓


ปัจจุบันการพัฒนาทางเทคโนโลยีต่างๆ ได้ถูกนำมาใช้ในชีวิตประจำวันมากมาย เพื่ออำนวยความสะดวกทางด้านความสะดวกสบาย รวดเร็ว ทั้งยังสามารถประยุกต์ใช้กับงานต่างๆ ตามที่ต้องการได้อย่างเหมาะสม

ปริญญานิพนธ์ฉบับนี้ได้นำเทคนิคทางการควบคุมแบบตามลำดับ มาประยุกต์ใช้ในการสร้างอุปกรณ์เพื่อควบคุมการเปิด-ปิดอุปกรณ์ไฟฟ้าหลายๆ ตัว โดยเป็นอิสระต่อกัน เช่น การควบคุมการเปิด-ปิดวาล์วน้ำในสนามกอล์ฟ ซึ่งมีหลายตำแหน่งในสนามหนึ่งๆ สามารถควบคุมอุปกรณ์ได้ 127 ตัว หรือมากกว่าโดยมีการประยุกต์เพิ่มเติม

เราสามารถตั้ง โปรแกรมเปิด-ปิดอุปกรณ์ตามวันและเวลาที่ต้องการ โดยผ่านทางคีย์บอร์ด และสามารถแสดงตัวเลขต่างๆ ในการ โปรแกรมข้อมูลและแสดงผลการเปิด-ปิดอุปกรณ์ต่างๆ บนจอ Liquid Crystal Display (LCD) ได้

## บทที่ 2

### หลักการทํางาน



รูปที่ 2.1 แสดงบล็อกไดอะแกรมของระบบ

## 2.1 หลักการทำงานของระบบโดยรวม

สร้างสัญญาณพัลส์ความถี่ 1 KHz ให้ไมโครคอนโทรลเลอร์ 8032 ถ่ายสัญญาณพัลส์ออกมา 256 ไชเคิล และหนึ่งสัญญาณ 16 ไชเคิล สลับกันไป ส่งออกทางพอร์ต 1 เข้าสู่วงจรสร้างสัญญาณซิงโครนัส เพื่อเปลี่ยนระดับสัญญาณพัลส์จาก 0-5 โวลต์ เป็น 5-12 โวลต์ เข้าสู่สายสัญญาณ(Signal Line) ส่งไปที่ชุดลูกข่าย เข้าวงจรแยกสัญญาณซิงโครนัสที่แบ่งเป็น 2 ชุด ชุดแรกผ่านเข้าวงจร โมโนสเตเบิล ซึ่งทริกที่ขอบขาขึ้น เมื่อพบสัญญาณที่ถูกหนึ่ง 16 ไชเคิล จะให้เอาท์พุทเป็นลอจิก 1 เพื่อเคลียร์วงจรมับใน 1 รอบ และชุดที่ 2 เข้าวงจรมับ 8 บิต ซึ่งจะนับที่ทุกๆ ขอบขาลงของสัญญาณที่เข้ามาจนครบ 256 ไชเคิลและสัญญาณที่ถูกหนึ่ง 16 ไชเคิล สัญญาณจากวงจรมับจะผ่านเข้าวงจรเปรียบเทียบเพื่อเปรียบเทียบกับสัญญาณจากคิปสวิทช์ที่ตั้งไว้ ถ้าตรงกันจะได้เอาท์พุทเป็นลอจิก 0 ถ้าไม่ตรงกันจะได้เอาท์พุทเป็นลอจิก 1 แล้วนำสัญญาณที่บิตลำดับสูงสุด (MSB) ของวงจรมับและเอาท์พุทจากวงจรเปรียบเทียบมาเข้าออร์เกท นำเอาท์พุทที่ได้กับเอาท์พุทจากวงจรแยกสัญญาณข้อมูลมาเข้าแอนเกท แล้วเข้าวงจรรีทริกเอเบิลของ โมโนสเตเบิล (ทริกที่ขอบขาลง) เอาท์พุทที่ได้มาขับทรานซิสเตอร์ให้ทำงาน เพื่อให้รีเลย์ทำงานแล้วหลอดไฟสว่าง ผ่านเข้าชุดตรวจจับกระแสและออปโตไอโซเลเตอร์ ถ้าไฟติดจะได้เอาท์พุทเป็นลอจิก 0 ถ้าไฟดับจะได้เอาท์พุทเป็นลอจิก 1 นำสัญญาณที่ได้กับเอาท์พุทจากวงจรเปรียบเทียบเข้าออร์เกท เอาท์พุทที่ได้กับบิตลำดับสูงสุดของวงจรมับเข้าแอนเกท แล้วผ่านวงจรสร้างสัญญาณข้อมูลเพื่อส่งข้อมูลสภาวะปัจจุบันของชุดลูกข่ายกลับไป วงจรตรวจสอบข้อมูลแล้วส่งผลการตรวจสอบไปให้ไมโครคอนโทรลเลอร์ 8032

## 2.2 ชุดแม่ข่าย (MASTER)


ชุดแม่ข่ายประกอบด้วยส่วนต่าง ๆ ดังนี้

1. CPU 8032 ทำหน้าที่นับจำนวนพัลส์ที่ส่งเข้ามา และ ตรวจสอบว่าสัญญาณที่ส่งกลับมาว่าผิดปกติหรือไม่ ถ้าผิดปกติก็จะตรวจสอบว่า สัญญาณลูกใดผิดปกติแล้วก็จะแสดงออกมาทางจอ LCD

2. วงจรสร้างสัญญาณซิงโครนัส ( SYNCHRONOUS GENERATOR ) ทำหน้าที่เปลี่ยนระดับแรงดันของสัญญาณที่ส่งออกมาจากไมโครคอนโทรลเลอร์ 8032 จากระดับแรงดัน 0-5 โวลต์ เป็นระดับแรงดัน 5-12 โวลต์ แล้วส่งสัญญาณไปที่สายสัญญาณเพื่อส่งต่อไปที่วงจรตรวจสอบข้อมูล

3. วงจรตรวจสอบข้อมูล ( DATA SEPARATOR ) ทำหน้าที่ตรวจสอบว่าข้อมูลที่ส่ง

เอกสารนี้ กลับมาผิดปกติหรือไม่ แล้วจะส่งสัญญาณที่ตรวจได้ไปให้ ไมโครคอนโทรลเลอร์ 8032 นด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.2 แสดงบล็อกโคอะแกรมของชุดแม่ข่าย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.3 ชุดลูกข่าย (SLAVE)

ชุดลูกข่ายประกอบด้วยส่วนต่าง ๆ ดังนี้


1. วงจรแยกสัญญาณซิงโครนัส (SYNCHRONOUS SEPARATOR) ทำหน้าที่รับสัญญาณมาจากสายสัญญาณ แล้วแยกให้ได้เฉพาะสัญญาณซิงโครนัส
2. วงจรนับ ( COUNTER ) ทำหน้าที่นับจำนวนพัลส์ที่ออกมาจากวงจรแยกสัญญาณซิงโครนัส เป็นไบนารี 8 บิต โดยจะนับที่ ทุก ๆ ขอบขาลงของสัญญาณ
3. วงจรเปรียบเทียบ ( COMPARATOR ) ทำหน้าที่เปรียบเทียบเอาท์พุทที่ออกมาจากวงจรรับกับคิปสวิทช์ ที่ตั้งไว้ ซึ่งเปรียบเทียบกันบิตต่อบิต ถ้าสัญญาณอินพุทตรงกันจะให้เอาท์พุทออกมาเป็นลอจิก 0 แต่ถ้าไม่ตรงกันก็จะให้ เอาท์พุทออกมาเป็นลอจิก 1
4. โมโนสเตเบิล ( MONOSTABLE ) ทำหน้าที่เคลียร์วงจรรับในช่วงที่มีการหน่วงสัญญาณ 16 ไมโครวินาที และจะทำให้วงจรรับเริ่มนับพัลส์ในลูกที่ 1 ได้ถูกต้องยิ่งขึ้น
5. วงจรสร้างสัญญาณข้อมูล ( DATA GENERATOR ) ทำหน้าที่สร้างสัญญาณข้อมูลสถานะปัจจุบันของชุดลูกข่ายแล้วส่งไปที่สายสัญญาณเพื่อส่งสัญญาณกลับไปให้ไมโครคอนโทรลเลอร์ 8032 ตรวจสอบว่าชุดลูกข่ายทำงานตามที่ต้องการหรือไม่



รูปที่ 2.3 แสดงบล็อกไดอะแกรมของชุดลูกข่าย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.4 วงจรสร้างสัญญาณซิงโครนัส (Synchronous Generator)



รูปที่ 2.4 แสดงวงจรสร้างสัญญาณซิงโครนัส


### การทำงานของวงจร

เมื่อป้อนสัญญาณอินพุตที่เป็นพัลส์โดยมีทั้งสัญญาณไฟ 5 โวลต์ และ 0 โวลต์

กรณีที่สัญญาณเป็น 5 โวลต์ ทรานซิสเตอร์  $Q_1$  จะทำงานเนื่องจากแรงดันที่เข้ามา มีค่ามากกว่าแรงดันตกคร่อมที่ขาเบสและอีมิเตอร์ เมื่อทรานซิสเตอร์  $Q_1$  ทำงาน ทำให้ทรานซิสเตอร์  $Q_2$  ทำงานด้วย ซึ่งแบ่งแรงดันโดย  $R_2$  และ  $R_3$  เมื่อแรงดันตกคร่อม  $R_2$  มากกว่า 0.7 โวลต์ ทำให้ทรานซิสเตอร์  $Q_2$  ทำงาน ซึ่งเปรียบเสมือนว่าขาคอลเลกเตอร์และขาเบส ของทรานซิสเตอร์  $Q_2$  เชื่อมต่อกัน ดังนั้นเอาต์พุตมีค่าเป็น 12 โวลต์

กรณีที่สัญญาณเป็น 0 โวลต์ ทรานซิสเตอร์  $Q_1$  จะไม่ทำงาน เพราะแรงดันที่เข้ามามีค่าน้อยกว่า 0.7 โวลต์ ทำให้ไม่มีกระแสไหลผ่านขาเบส ของทรานซิสเตอร์  $Q_1$  จึงทำให้ทรานซิสเตอร์  $Q_2$  ไม่ทำงานด้วย ดังนั้นเอาต์พุตมีค่าเป็น 5 โวลต์

## 2.5 วงจรแยกสัญญาณเชิงโครห์ส (SYNCHRONOUS SEPARATOR)



รูปที่ 2.5 แสดงวงจรแยกสัญญาณเชิงโครห์ส


### การทำงานของวงจร

เมื่อป้อนสัญญาณอินพุตที่เป็นพัลส์ โดยมีทั้งสัญญาณ 12 โวลต์ และ 5 โวลต์

กรณีที่สัญญาณเป็น 12 โวลต์ จะแบ่งแรงดันโดย  $R_1$  และ  $R_2$  ค่าแรงดันตกคร่อม  $R_1$  มีค่าเป็น 9 เท่าของแรงดันตกคร่อม  $R_2$  ถ้าแรงดันคร่อม  $R_2$  มากกว่า 0.7 โวลต์ ทำให้  $Q_1$  ทำงานเสมือนว่าขาคอลเลกเตอร์และอีมีเตอร์เชื่อมต่อกัน ทำให้แรงดันที่เข้าขาเบสของทรานซิสเตอร์  $Q_2$  เป็น 0 ทรานซิสเตอร์  $Q_2$  ไม่ทำงาน ดังนั้นเอาต์พุตมีค่าเป็น 5 โวลต์

กรณีอินพุตเป็น 5 โวลต์ แรงดันคร่อม  $R_2$  น้อยกว่า 0.7 โวลต์ ทรานซิสเตอร์  $Q_1$  ไม่ทำงาน ที่ขาคอลเลกเตอร์ของทรานซิสเตอร์  $Q_1$  เสมือนมีค่า 5 โวลต์ ทำให้ทรานซิสเตอร์  $Q_2$  ทำงาน ดังนั้นเอาต์พุตมีค่าเป็น 0 โวลต์

## 2.8 วงจรสร้างสัญญาณข้อมูล (DATA GENERATOR)




รูปที่ 2.6 แสดงวงจรสร้างสัญญาณข้อมูล

### การทำงานของวงจร

เมื่อป้อนสัญญาณอินพุตที่เป็นพัลส์ โดยมีทั้งสัญญาณ 5 โวลต์ และ 12 โวลต์ กรณีสัญญาณอินพุตเป็น 5 โวลต์ ทรานซิสเตอร์จะทำงาน เสมือนว่าขาคอลเลกเตอร์และอีมีตเตอร์เชื่อมต่อกัน ดังนั้นเอาต์พุตมีค่าเป็น 0 โวลต์

กรณีสัญญาณอินพุตเป็น 0 โวลต์ ทรานซิสเตอร์จะไม่ทำงาน ทำให้เอาต์พุตมีระดับสัญญาณตามสัญญาณที่ มาจากสายสัญญาณ คือ ถ้าสัญญาณที่สายสัญญาณเป็น 12 โวลต์ สัญญาณที่เอาต์พุตก็จะเป็น 12 โวลต์ ถ้าสัญญาณที่สายสัญญาณเป็น 5 โวลต์ สัญญาณที่เอาต์พุตก็จะเป็น 5 โวลต์

## 2.7 วงจรแยกสัญญาณข้อมูล (DATA DETECTOR)



รูปที่ 2.7 แสดงวงจรแยกสัญญาณข้อมูล

### การทำงานของวงจร

เมื่อป้อนสัญญาณอินพุตที่มาจากเอาต์พุตของวงจรสร้างสัญญาณข้อมูลที่มีระดับสัญญาณ 12 โวลต์ 5 โวลต์ และ 0 โวลต์

กรณีสัญญาณอินพุตเป็น 12 โวลต์ ทรานซิสเตอร์ จะทำงาน เนื่องจากแรงดันคั่นคร่อมขาเบสและอิมิตเตอร์มากกว่า 0.7 โวลต์ ทำให้ขาคอลเลคเตอร์และอิมิตเตอร์เสมือนเชื่อมต่อกัน ดังนั้นเอาต์พุตมีค่าเป็น 0 โวลต์


กรณีสัญญาณอินพุตเป็น 5 โวลต์ ทรานซิสเตอร์จะทำงานดังนั้นเอาต์พุตมีค่าเป็น 0 โวลต์

กรณีสัญญาณอินพุตเป็น 0 โวลต์ ทรานซิสเตอร์ไม่ทำงานดังนั้นเอาต์พุตมีค่าเป็น 5 โวลต์

## บทที่ 3

### การออกแบบวงจร

#### 3.1 การออกแบบวงจรสร้างสัญญาณซิงโครนัส (Synchronous Generator)



รูปที่ 3.1 การออกแบบวงจรสร้างสัญญาณซิงโครนัส

คำนวณค่า R กรณี  $Q_1, Q_2$  ON

กำหนด  $I_{B1} = 10 \mu A$  และ  $\beta = 100$

$$V_i - V_{R1} - V_{BE} = 0$$

$$5 - I_{B1}R_1 - 0.7 = 0$$

$$I_{B1}R_1 = 4.3 \text{ V}$$

$$R_1 = \frac{4.3}{10 \times 10^{-6}}$$

$$R_1 = 430 \text{ K}\Omega$$

กำหนด  $V_{B(Q2)} = 1 \text{ V}$  และ  $R_2 = 10 \text{ K}\Omega$

$$\frac{R_3}{R_2 + R_3} \times V_{CC} = 1$$

$$\frac{12R_3}{10K + R_3} = 1$$

$$R_3 = 909 \Omega \approx 1 \text{ K}\Omega$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กำหนด

$$I_{C2} = 1 \text{ mA}$$

$$I_{C2} = I_E$$

$$\therefore I_E = 1 \text{ mA}$$

$$V_{EE} - V_{CE(SAT)} - V_{R4} - V_{CC} = 0$$

$$12 - 0.7 - I_{E2}R_4 - 5 = 0$$

$$I_{E2}R_4 = 6.3$$

$$R_4 = \frac{6.3}{1 \times 10^{-3}}$$

$$R_4 = 6.3 \text{ K}\Omega$$

ค่าที่ใช้ในการทดลอง

$$C_1 = 0.01 \text{ }\mu\text{F}$$

$$R_1 = 500 \text{ K}\Omega$$


$$R_2 = 10 \text{ K}\Omega$$

$$R_3 = 1 \text{ K}\Omega$$

$$R_4 = 6.8 \text{ K}\Omega$$

Q<sub>1</sub> เบอร์ 2N3904


Q<sub>2</sub> เบอร์ 2N3906



รูปที่ 3.2 แสดงค่าอุปกรณ์ที่ใช้ในวงจรสร้างสัญญาณซิงโครนัส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.2 การออกแบบวงจรแยกสัญญาณซิงโครนัส (Synchronous Separator)



รูปที่ 3.3 แสดงการออกแบบวงจรแยกสัญญาณซิงโครนัส

คำนวณหาค่า  $R_1, R_2$  โดยกำหนดให้  $V_{B(Q1)} = \frac{1}{10} \times V_{in} = \frac{R_2}{R_2 + R_1} \times V_{in}$

$$\therefore R_2 = 10 \text{ K}\Omega$$

$$R_1 = 90 \text{ K}\Omega$$

คำนวณหาค่า  $R_3, R_4, R_5$  กรณี  $Q_1, Q_2$  ON

กำหนดให้  $I_{C(Q1)} = 1 \text{ mA}$

$$V_{CC} - I_C R_3 - 0.7 = 0$$

$$I_C R_3 = 4.3 \text{ V}$$

$$\therefore R_3 = 4.3 \text{ K}\Omega$$

กำหนดให้  $V_{C(Q1)} = 1 \text{ V}$

$$1 - I_B R_4 - 0.7 = 0$$

$$R_4 = \frac{0.3}{10 \times 10^{-6}}$$

$$\therefore R_4 = 30 \text{ K}\Omega$$

กำหนดให้  $\beta = 100$

$$V_{CC} - I_C R_5 - 0.7 = 0$$

$$I_C R_5 = 4.3 \text{ V}$$

$$\therefore R_5 = 4.3 \text{ K}\Omega$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าที่ใช้ในการทดลอง

$$R_1 = 100 \text{ K}\Omega$$


$$R_2 = 10 \text{ K}\Omega$$

$$R_3 = 4.3 \text{ K}\Omega$$

$$R_4 = 10 \text{ K}\Omega$$


$$R_5 = 4.3 \text{ K}\Omega$$

$Q_1, Q_2$  เบอร์ 2N3904



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.8 การออกแบบวงจรสร้างสัญญาณข้อมูล (Data Generator)



รูปที่ 3.5 แสดงการออกแบบวงจรสร้างสัญญาณข้อมูล

คำนวณหาค่า  $R_1$  กรณี  $Q_1 \cdot ON$

กำหนด  $I_B = 30 \mu A$  และ  $\beta = 100$

$$V_i - V_{R1} - V_{BE} = 0$$

$$5 - I_B R_1 - 0.7 = 0$$

$$I_B R_1 = 4.3 \text{ V}$$


$$R_1 = \frac{4.3}{30 \times 10^{-6}}$$

$$\therefore R_1 = 143.33 \text{ K}\Omega$$

ค่าที่ใช้ในการทดลอง

$$R_1 = 100 \text{ K}\Omega$$


$Q_1$  เบอร์ 2N3904



รูปที่ 3.6 แสดงค่าอุปกรณ์ที่ใช้ในวงจรสร้างสัญญาณข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.4 การออกแบบวงจรแยกสัญญาณข้อมูล (Data Detector)



รูปที่ 3.7 แสดงการออกแบบวงจรแยกสัญญาณข้อมูล

คำนวณหาค่า  $R_1, R_2$  กรณี  $Q_1$  ON

$$\text{กำหนด } I_B = 10 \mu\text{A} \text{ และ } \beta = 100$$

$$V_i - V_{R1} - V_{BE} = 0$$

$$5 - I_B R_1 - 0.7 = 0$$

$$I_B R_1 = 4.3 \text{ V}$$

$$R_1 = \frac{4.3}{10 \times 10^{-6}}$$

$$\therefore R_1 = 430 \text{ K}\Omega$$

$$I_C = \beta I_B = 100 (10 \times 10^{-6}) = 1 \text{ mA}$$

หาค่า  $R_2$  จะได้

$$V_{CC} - V_{R2} - V_{CE(SAT)} = 0$$

$$5 - I_C R_2 - 0.7 = 0$$

$$I_C R_2 = 4.3$$

$$R_2 = \frac{4.3}{1 \times 10^{-3}}$$


$$\therefore R_2 = 4.3 \text{ K}\Omega$$

ค่าที่ใช้ในการทดลอง

$$R_1 = 230 \text{ K}\Omega$$


$$R_2 = 4.3 \text{ K}\Omega$$

$Q_1$  เบอร์ 2N3904




รูปที่ 3.8 แสดงค่าอุปกรณ์ที่ใช้ในวงจรแยกสัญญาณข้อมูล

## บทที่ 4 การออกแบบโปรแกรม




รูปที่ 4.1 แสดงโฟลว์ชาร์ทของระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2 แสดงโฟลว์ชาร์ทของโปรแกรมย่อย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.3 แสดงโฟลว์ชาร์ทของการสร้างสัญญาณซิงโครนัส

## บทที่ 5


### ผลการทดลอง

ทำการทดลองดังขั้นตอนต่อไปนี้

1. ต่อวงจรชุดควบคุมเข้ากับชุดลูกข่ายทั้ง 3 ชุด โดยใช้สาย 2 เส้น คือ สายสัญญาณและสายกราวด์ที่ยาว 500 เมตร
2. ป้อนสัญญาณอินพุตเพื่อวัดสัญญาณที่จุดต่างๆ ดังรูป



รูปที่ 5.1 แสดงจุดต่างๆที่ใช้วัดสัญญาณ




รูปที่ 5.2 แสดงสัญญาณพัลส์และเอาต์พุทของวงจรสร้างสัญญาณซิงโครนัส  
ขณะไม่มีสัญญาณข้อมูล




รูปที่ 5.3 แสดงสัญญาณที่สายสัญญาณ (จุด1) และเอาต์พุทของวงจรแยกสัญญาณซิงโครนัส (จุด2)  
ขณะไม่มีสัญญาณข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.4 แสดงภาพขยายของสัญญาณที่สายสัญญาณ (จุด1) และเอาต์พุตของวงจรแยกสัญญาณ ซิงโครนัส (จุด2) ขณะไม่มีสัญญาณข้อมูล



รูปที่ 5.5 แสดงสัญญาณที่สายสัญญาณ (จุด1) และเอาต์พุตของวงจรลอจิก 2 (จุด5)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.6 แสดงสัญญาณที่สายสัญญาณ (จุด1) และเอาต์พุตของวงจรเปรียบเทียบ (จุด4)

ขณะสั่งให้เปิดอุปกรณ์ตำแหน่งที่ 8 รูปล่างเป็นรูปขยาย


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.7 แสดงสัญญาณที่สายสัญญาณ (จุด1) และเอาต์พุตของวงจรแยกสัญญาณข้อมูล (จุด3)

ขณะสั่งให้เปิดอุปกรณ์ตำแหน่งที่ 8 รูปล่างเป็นรูปขยาย


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.8 แสดงสัญญาณที่สายสัญญาณ (จุด1) ขณะสั่งให้เปิดอุปกรณ์ตำแหน่งที่ 8 และ 16



รูปที่ 5.9 แสดงสัญญาณที่สายสัญญาณ (จุด1) ขณะสั่งให้เปิดอุปกรณ์ตำแหน่งที่ 8, 16 และ 32  
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.10 แสดงสัญญาณเอาต์พุตของวงจรแยกสัญญาณซิงโครนัส (จุด2) และสายสัญญาณ (จุด1)

ขณะสั่งให้เปิดอุปกรณ์ทุกตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.11 แสดงสัญญาณเอาต์พุตของวงจรแยกสัญญาณซิงโครนัส (จุด2) และสายสัญญาณ (จุด1) ขณะสั่งให้ปิดอุปกรณ์ทุกตัว

## บทที่ 6

### สรุปและวิเคราะห์ผลการทดลอง

#### วิเคราะห์ผลการทดลอง

เมื่อมีการสั่งให้เปิดหรือปิดอุปกรณ์ อุปกรณ์จะไม่ทำงานในทันที แต่จะมีช่วงหน่วงเวลา ระยะเวลาหนึ่งทำให้อุปกรณ์เปิด-ปิดช้า เนื่องจาก RC time constant มีค่ามากเกินไป ถ้าลดค่าลงจะทำให้ อุปกรณ์ทำงานได้เร็วขึ้น แต่จะมีผลทำให้สัญญาณที่วงจร โมโนสเตเบิลไม่เรียบทำให้เกิดความ ผิดพลาดขึ้นได้

เนื่องจากค่าตัวเก็บประจุในสายสัญญาณจะมีผลต่อความเร็วในการส่งสัญญาณ ดังนั้นถ้า ต้องการเพิ่มความเร็วในการส่งสัญญาณ จึงต้องใช้สายสัญญาณขนาดเล็ก ๆ

วงจรรวม MAX 691 จำเป็นต้องมี คำสั่งในการแสดงว่าโปรแกรมกำลังทำงานอยู่ โดยต้องมีการส่งคำสั่งที่เปลี่ยนแปลงไปทุก ๆ 1.6 วินาที เสมือนว่า CPU ทำงานตลอดเวลา เพื่อป้องกันไม่ให้ MAX 691 ทำการรีเซตตลอดเวลา

ในการโหลดโปรแกรมแต่ละครั้งจะให้ผลที่ไม่เหมือนกัน เนื่องจากอิพროอมอีมีูเลเตอร์ดึง กระแสจากบอร์ดมากเกินไป จึงควรทำแหล่งจ่ายไฟให้อิพროอมอีมีูเลเตอร์ต่างหาก

#### สรุปผลการทดลอง

เมื่อนำส่วนของวงจรแม่ข่ายและลูกข่ายของระบบต่อเข้าด้วยกันแล้ว สามารถควบคุมการ เปิด-ปิดของอุปกรณ์ผ่านคีย์บอร์ด พร้อมทั้งสามารถตรวจสอบสถานะปัจจุบันของอุปกรณ์ใน ตำแหน่งต่าง ๆ บนจอ LCD ได้

## ภาคผนวก


- ก. วงจรที่ใช้ในระบบ
- ข. โปรแกรมที่ใช้งาน
- ค. ข้อมูลเฉพาะของวงจรรวม




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



TITLE		
NO	CONTROLLER	
REV	Number	Rev/Date
A3		
DATE	4/26/1997	Sheet of
FILE	ASUBMAIN.SCH	Drawn BY:



Title		MASTER	
Size	Number	Revision	
B			
Date:	4-MAR-1997	Sheet of	
File:	ACQMASTER.SCH	Drawn by:	





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

LCDWRC EQU 08000H
LCDRDC EQU 0FA01H
LCDWRD EQU 08002H
;VALUE IN KBINPUT
BUT0 EQU 0000000B
BUT1 EQU 0000001B
BUT2 EQU 0000010B
BUT3 EQU 0000011B
BUT4 EQU 0000100B
BUT5 EQU 0000101B
BUT6 EQU 0000110B
BUT7 EQU 0000111B
BUT8 EQU 0001000B
BUT9 EQU 0001001B
BLANK EQU 0001010B
BACKS EQU 0001011B
RETU EQU 0001100B
FORW EQU 0001101B
SEL EQU 0001110B
BACK EQU 0001111B
BITBACK EQU 07
TEMP1 EQU 21H
TEMP2 EQU 22H
ORG 0000H
LJMP MAIN
ORG 0003H
LJMP INTO_SERV
INTO_SERV:
PUSH DPL
PUSH DPH
PUSH ACC
MOV DPTR,#8000H
MOVX A,@DPTR
ANL A,#0FH
MOV R0,A
MOV R4,#01H
POP ACC
POP DPH
POP DPL
RETI
MAIN:
MOV SP,#40H
MOV IE,#80H
SETB IP.0
SETB TCON.2
SETB TCON.0
SETB IT0
MOV R7,#0
NOP
NOP
DJNZ R7,$
MOV DPTR,#0000H
MOV A,#00H
MOV R7,#1FH
CLR_DPTR:
MOV R6,#0FFH
CLR_DPTR1:
MOVX @DPTR,A
INC DPTR
DJNZ R6,CLR_DPTR1
DJNZ R7,CLR_DPTR
LCD:
MOV A,#00111000B
LCALL LCDWI
MOV A,#00010100B
LCALL LCDWI
MOV A,#00001100B
LCALL LCDWI
MOV A,#00000110B
LCALL LCDWI
MOV A,#01H
LCALL LCDWI
MON_BLINK:
MOV DPTR,#MAINT1
LCALL TWO_LINES
MON_BLINK1:
LCALL WAIT_KEY
CJNE R0,#FORW,MON_INT1
LJMP TUE_BLINK
MON_INT1:
CJNE R0,#RETU,MON_INT2

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

LJMP GO_BLINK
MON_INT2:
CJNE R0,#SEL,MON_BLINK
MOV DPTR,#0001H
LJMP GO_SETTIME
TUE_BLINK:
MOV DPTR,#MAINT2
LCALL TWO_LINES
TUE_BLINK1:
LCALL WAIT_KEY
CJNE R0,#FORW,TUE_INT1
LJMP WED_BLINK
TUE_INT1:
CJNE R0,#RETU,TUE_INT2
LJMP MON_BLINK
TUE_INT2:
CJNE R0,#SEL,TUE_BLINK
MOV DPTR,#0101H
LJMP GO_SETTIME
WED_BLINK:
MOV DPTR,#MAINT3
LCALL TWO_LINES
WED_BLINK1:
LCALL WAIT_KEY
CJNE R0,#FORW,WED_INT1
LJMP THU_BLINK
WED_INT1:
CJNE R0,#RETU,WED_INT2
LJMP TUE_BLINK
WED_INT2:
CJNE R0,#SEL,WED_BLINK
MOV DPTR,#0201H
LJMP GO_SETTIME
THU_BLINK:
MOV DPTR,#MAINT4
LCALL TWO_LINES
THU_BLINK1:
LCALL WAIT_KEY
CJNE R0,#FORW,THU_INT1
LJMP FRI_BLINK
THU_INT1:
CJNE R0,#RETU,THU_INT2
LJMP WED_BLINK
THU_INT2:
CJNE R0,#SEL,THU_BLINK
MOV DPTR,#0301H
LJMP GO_SETTIME
FRI_BLINK:
MOV DPTR,#MAINT5
LCALL TWO_LINES
FRI_BLINK1:
LCALL WAIT_KEY
CJNE R0,#FORW,FRI_INT1
LJMP SAT_BLINK
FRI_INT1:
CJNE R0,#RETU,FRI_INT2
LJMP THU_BLINK
FRI_INT2:
CJNE R0,#SEL,FRI_BLINK
MOV DPTR,#0401H
LJMP GO_SETTIME
SAT_BLINK:
MOV DPTR,#MAINT6
LCALL TWO_LINES
SAT_BLINK1:
LCALL WAIT_KEY
CJNE R0,#FORW,SAT_INT1
LJMP SUN_BLINK
SAT_INT1:
CJNE R0,#RETU,SAT_INT2
LJMP FRI_BLINK
SAT_INT2:
CJNE R0,#SEL,SAT_BLINK
MOV DPTR,#0501H
LJMP GO_SETTIME
SUN_BLINK:
MOV DPTR,#MAINT7
LCALL TWO_LINES
SUN_BLINK1:
LCALL WAIT_KEY

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CJNE R0,#FORW,SUN_INT1
LJMP GO_BLINK
SUN_INT1:
CJNE R0,#RETU,SUN_INT2
LJMP SAT_BLINK
SUN_INT2:
CJNE R0,#SEL,SUN_BLINK
MOV DPTR,#0601H
LJMP GO_SETTIME
GO_BLINK:
MOV DPTR,#MAINT8
LCALL TWO_LINES
GO_BLINK1:
LCALL WAIT_KEY
CJNE R0,#RETU,GO_INT1
LJMP SUN_BLINK
GO_INT1:
CJNE R0,#FORW,GO_INT2
LJMP MON_BLINK
GO_INT2:
CJNE R0,#SEL,GO_BLINK
LJMP SHOW_VALUE
GO_SETTIME:
PUSH DPL
PUSH DPH
MOV R7,#7
NOTE: MOV DPTR,#TIME_TBL
LCALL TWO_LINES
LCALL DELAY_1
LCALL CLRLCD
LCALL DELAY_1
DJNZ R7,NOTE
POP DPH
POP DPL
MOV A,#0000110B
LCALL LCDWI
PUSH DPL
PUSH DPH
LCALL SET_TIME
POP DPH

POP DPL
MOV A,#00001100B
LCALL LCDWI
JNB BITBACK,NOTGO_DAY
LJMP MON_BLINK
NOTGO_DAY:
PUSH DPL
PUSH DPH
MOV DPTR,#900H
MOVX A,@DPTR
POP DPH
POP DPL
MOVX @DPTR,A
INC DPTR
PUSH DPL
PUSH DPH
MOV DPTR,#902H
MOVX A,@DPTR
POP DPH
POP DPL
MOVX @DPTR,A
INC DPTR
PUSH DPL
PUSH DPH
LCALL SET_ONOFF
POP DPH
POP DPL
LCALL INC_17
LJMP GO_SETTIME

;***** INCREASE DPTR 17 *****
;IN = DPTR
;*****
INC_17: MOV R0,#11H
INC_DPTR1:
INC DPTR
DJNZ R0,INC_DPTR1
RET

;***** SELECT ON OFF *****

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;IN = DPTR (START ADDRESS) FROM SET_TIME
;*****
SET_ONOFF:
    MOV    A,#01H
    LCALL LCDWI
    PUSH  DPL
    PUSH  DPH

AON_BLINK:
    MOV    DPTR,#ONOFF_DB1
    LCALL TWO_LINES
    LCALL WAIT_KEY
    CJNE  R0,#FORW,AON_INT1
    LJMP  ON_BLINK

AON_INT1:
    CJNE  R0,#SEL,AON_BLINK
    LJMP  AON_ACT

ON_BLINK:
    MOV    DPTR,#ONOFF_DB2
    LCALL TWO_LINES
    LCALL WAIT_KEY
    CJNE  R0,#FORW,ON_INT1
    LJMP  AOFF_BLINK

ON_INT1:
    CJNE  R0,#RETU,ON_INT2
    LJMP  AON_BLINK

ON_INT2:
    CJNE  R0,#SEL,ON_BLINK
    LJMP  ON_ACT

AOFF_BLINK:
    MOV    DPTR,#ONOFF_DB3
    LCALL TWO_LINES
    LCALL WAIT_KEY
    CJNE  R0,#FORW,AOFF_INT1
    LJMP  OFF_BLINK

AOFF_INT1:
    CJNE  R0,#RETU,AOFF_INT2
    LJMP  ON_BLINK

AOFF_INT2:
    CJNE  R0,#SEL,AOFF_BLINK
    LJMP  AOFF_ACT

OFF_BLINK:
    MOV    DPTR,#ONOFF_DB4
    LCALL TWO_LINES
    LCALL WAIT_KEY
    CJNE  R0,#RETU,OFF_INT1
    LJMP  AOFF_BLINK

OFF_INT1:
    CJNE  R0,#SEL,OFF_BLINK
    LJMP  OFF_ACT

AON_ACT:
    POP   DPH
    POP   DPL
    MOV   A,#01H
    MOVX  @DPTR,A
    INC  DPTR
    MOV  R5,#10H

AON_ACT1:
    MOV   A,#0FFH
    MOVX  @DPTR,A
    INC  DPTR
    DJNZ R5,AON_ACT1
    RET

AOFF_ACT:
    POP   DPH
    POP   DPL
    MOV   A,#03H
    MOVX  @DPTR,A
    INC  DPTR
    MOV  R5,#10H

AOFF_ACT1:
    MOV   A,#00H
    MOVX  @DPTR,A
    INC  DPTR
    DJNZ R5,AOFF_ACT1
    RET

ON_ACT:
    POP   DPH
    POP   DPL

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV    A,#02H
MOVX   @DPTR,A
INC    DPTR
PUSH   DPL
PUSH   DPH
MOV    A,#00001111B
LCALL  LCDWI
LCALL  RECEIVE_KEY
MOV    A,#00001100B
LCALL  LCDWI
POP    DPH
POP    DPL
LCALL  HEX_TO_BIT;(ON)
RET

OFF_ACT:
POP    DPH
POP    DPL
MOV    A,#04H
MOVX   @DPTR,A
INC    DPTR
PUSH   DPL
PUSH   DPH
MOV    A,#00001111B
LCALL  LCDWI
LCALL  RECEIVE_KEY
MOV    A,#00001100B
LCALL  LCDWI
POP    DPH
POP    DPL
LCALL  HEX_TO_BIT
RET

;***** MOVE TO REAL USE DATA *****
OK_MOV:
MOV    R2,#03H
MOV    DPTR,#0900H
MOVX   A,@DPTR
MOV    TEMP1,A
MOV    DPTR,#0902H
MOVX   A,@DPTR
MOV    TEMP2,A

CHECKDAY:
MOV    DPTR,#0904H
MOVX   A,@DPTR
CJNE   A,#00000001B,DAY2
MOV    DPTR,#0001H

BACK_2:
MOVX   A,@DPTR
CJNE   A,TEMP1,NOHR
INC    DPTR
MOVX   A,@DPTR
CJNE   A,TEMP2,NOMIN
INC    DPTR
INC    DPTR
JMP    KEEP

DAY2: CJNE   A,#00000010B,DAY3
MOV    DPTR,#0101H
JMP    BACK_2

DAY3: CJNE   A,#00000011B,DAY4
MOV    DPTR,#0201H
JMP    BACK_2

DAY4: CJNE   A,#00000100B,DAY5
MOV    DPTR,#0301H
JMP    BACK_2

DAY5: CJNE   A,#00000101B,DAY6
MOV    DPTR,#0401H
JMP    BACK_2

DAY6: CJNE   A,#00000110B,DAY7
MOV    DPTR,#0501H
JMP    BACK_2

DAY7: CJNE   A,#00000111B,CHECKDAY
MOV    DPTR,#0601H
JMP    BACK_2

KEEP:  MOV    R5,#16D

LOOPKEEP:
MOV    R6,#00H
MOV    R7,#08H

LOOPKEEP1:
MOVX   A,@DPTR
PUSH   DPL
PUSH   DPH

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV    DPL,R6
MOV    DPH,R7
MOVX   @DPTR,A
INC    DPTR
MOV    R6,DPL
MOV    R7,DPH
POP    DPH
POP    DPL
INC    DPTR
DJNZ   R5,LOOPKEEP1
DJNZ   R2,BACK_2
JMP    CHECKDAY
NOHR:  MOV    R3,#19D
LOOP:  INC    DPTR
DJNZ   R3,LOOP
DJNZ   R2,BACK_2
JMP    CHECKDAY
NOMIN: MOV    R4,#18D
LOOP1: INC    DPTR
DJNZ   R4,LOOP1
DJNZ   R2,BACK_2
JMP    CHECKDAY
RET

;***** RECEIVE SENSOR *****
RECEIVE_KEY:
MOV    A,#01H
LCALL LCDWI

;
MOV    DPTR,#0700H
MOV    R1,#13D
MOV    A,#00H
CLEAR: MOVX   @DPTR,A
INC    DPTR
DJNZ   R1,CLEAR
MOV    R4,#13D
MOV    R3,#16D
NEW_SUB:
MOV    A,#00H
MOV    R5,A
MOV    R6,A
MOV    R7,A
NEW_FST_KEY:
LCALL WAIT_KEY
MOV    A,R0
LCALL CHECKNUMBER
JB     ACC.7,NEW_FST_KEY
PUSH  ACC
MOV    A,R6
MOV    R5,A
MOV    A,R7
MOV    R6,A
POP    ACC
MOV    R7,A
ADD    A,#30H
LCALL LCDWD
DJNZ   R3,NEW_SEC_KEY
MOV    A,#0C0H
LCALL LCDWI
NEW_SEC_KEY:
LCALL WAIT_KEY
CJNE  R0,#BLANK,NOT2BLANK
MOV    A,#' '
LCALL LCDWD
DJNZ   R3,HELPJ
MOV    A,#0C0H
LCALL LCDWI
HELPJ: LJMP  CALCULATE
NOT2BLANK:
CJNE  R0,#SEL,NOT2OK
MOV    R4,#01H
LJMP  CALCULATE
NOT2OK:
MOV    A,R0
LCALL CHECKNUMBER
JB     ACC.7,NEW_SEC_KEY
PUSH  ACC
MOV    A,R6
MOV    R5,A
MOV    A,R7

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MOV	R6,A	MOV	A,#'
POP	ACC	LCALL	LCDWD
MOV	R7,A	DJNZ	R3,CALCULATE
ADD	A,#30H	MOV	A,#0C0H
LCALL	LCDWD	LCALL	LCDWI
DJNZ	R3,NEW_THD_KEY	LJMP	CALCULATE
MOV	A,#0C0H	NOT4BLANK:	
LCALL	LCDWI	CJNE	R0,#SEL,NOT4OK
NEW_THD_KEY:		MOV	R2,#01H
LCALL	WAIT_KEY	LJMP	CALCULATE
CJNE	R0,#BLANK,NOT3BLANK	NOT4OK:	
MOV	A,#'	SJMP	NEW_FRT_KEY
LCALL	LCDWD		
DJNZ	R3,CALCULATE	CALCULATE:	
MOV	A,#0C0H	MOV	A,R5
LCALL	LCDWI	MOV	B,#100D
LJMP	CALCULATE	MUL	AB
NOT3BLANK:		MOV	R5,A
CJNE	R0,#SEL,NOT3OK	MOV	A,R6
MOV	R4,#01H	MOV	B,#10D
LJMP	CALCULATE	MUL	AB
NOT3OK:		MOV	R6,A
MOV	A,R0	MOV	A,R7
LCALL	CHECKNUMBER	ADD	A,R6
JB	ACC.7,NEW_THD_KEY	ADD	A,R5
PUSH	ACC	PUSH	ACC
MOV	A,R6	MOV	DPTR,#070CH
MOV	R5,A	MOVX	A,@DPTR
MOV	A,R7	INC	DPTR
MOV	R6,A	MOVX	@DPTR,A
POP	ACC	MOV	DPTR,#070BH
MOV	R7,A	MOVX	A,@DPTR
ADD	A,#30H	INC	DPTR
LCALL	LCDWD	MOVX	@DPTR,A
DJNZ	R3,NEW_FRT_KEY	MOV	DPTR,#070AH
MOV	A,#0C0H	MOVX	A,@DPTR
LCALL	LCDWI	INC	DPTR
NEW_FRT_KEY:		MOVX	@DPTR,A
LCALL	WAIT_KEY		
CJNE	R0,#BLANK,NOT4BLANK		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV    DPTR,#0709H                POP    ACC
MOVX   A,@DPTR                    MOV    DPTR,#0700H
INC    DPTR                        MOVX   @DPTR,A
MOVX   @DPTR,A                    DEC    R4
MOV    DPTR,#0708H                MOV    A,R4
MOVX   A,@DPTR                    JZ     END_GET_NUMSUB
INC    DPTR                        LJMPL NEW_SUB
MOVX   @DPTR,A                    END_GET_NUMSUB:
MOV    DPTR,#0707H                RET
MOVX   A,@DPTR                    ;-----
INC    DPTR                        ; CHECK NUMBER
MOVX   @DPTR,A                    ; INPUT A
MOV    DPTR,#0706H                ; OUTPUT ACC.7 IS SET IF NOT NUMBER
MOVX   A,@DPTR                    ; USED B
INC    DPTR                        ;-----
MOVX   @DPTR,A                    CHECKNUMBER:
MOV    DPTR,#0705H                PUSH   ACC
MOVX   A,@DPTR                    MOV    B,#10D
INC    DPTR                        CLR    C
MOVX   @DPTR,A                    SUBB   A,B
MOV    DPTR,#0704H                JC     NUMBER
MOVX   A,@DPTR                    POP    ACC
INC    DPTR                        SETB  ACC.7
MOVX   @DPTR,A                    RET
MOV    DPTR,#0703H                NUMBER:
MOVX   A,@DPTR                    POP    ACC
INC    DPTR                        RET
MOVX   @DPTR,A                    ;***** CHANGE HEX TO BIT *****
MOV    DPTR,#0702H                ;IN = DPTR (START ADDRESS)
MOVX   A,@DPTR                    ;*****
INC    DPTR                        HEX_TO_BIT:
MOVX   @DPTR,A                    MOV    R0,#00H
MOV    DPTR,#0701H                MOV    R1,#08H
MOVX   A,@DPTR                    CHK_8V:
INC    DPTR                        INC    R0
MOVX   @DPTR,A                    PUSH   DPL
MOV    DPTR,#0700H                PUSH   DPH
MOVX   A,@DPTR                    MOV    DPTR,#700H
INC    DPTR                        MOV    R2,#10H
MOVX   @DPTR,A                    CHK_16V:

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOVX  A,@DPTR                                LCALL  WAIT_KEY
XRL   A,R0                                    CJNE   R0,#BUT1,GO_START
JZ    SET_SENSOR                              LJMP   DAY_SEL
INC   DPTR                                    GO_START:
DJNZ  R2,CHK_16V                             CJNE   R0,#BUT2,GO_BACK
CLR   C                                       LJMP   RUN
LJMP  RR_C                                    GO_BACK:
SET_SENSOR:                                  CJNE   R0,#BACK,SCAN_KEY
      SETB  C                                       LJMP   MON_BLINK
RR_C:  POP  DPH
      POP  DPL                                ;*** PROGRAM CONTROL OUT PORT ***
MOVX  A,@DPTR                                RUN:   LCALL  OK_MOV
RRC   A                                       START: MOV  P1,#00H
MOVX  @DPTR,A                               MOV    R0,#80H
DJNZ  R1,CHK_8V                             MOV    R1,#80H
MOV   R1,#08H                               MOV    R2,#08H
INC   DPTR                                  MOV    DPTR,#0800H
CJNE  R0,#80H,CHK_8V                       CLKONE:
RET                                         SETB   P1.1
ONOFF_DB1:                                  MOV    R5,#0DFH
      DB ' ALL ON , on '
      DB ' all off , off '
ONOFF_DB2:                                  CLKZ1: MOVX  A,@DPTR
      DB ' all on , ON '
      DB ' all off , off '
ONOFF_DB3:                                  RR     A
      DB ' all on , on '
      DB ' ALL OFF , off '
ONOFF_DB4:                                  MOVX  @DPTR,A
      DB ' all on , on '
      DB ' all off , OFF '
ANL   A,#01H
JZ    SENSOR_OFF
SETB  P1.0
SJMP  SENSOR_OFF1
SENSOR_OFF:
      CLR  P1.0
SENSOR_OFF1:
      CLR  P1.1
      DEC  R0
      DJNZ R2,CLKONE
      MOV  R2,#08H
      INC  DPTR
      LJMP CLKONE
SCAN_KEY:                                  CLKZ2: SETB  P1.2
;***** SHOW OR GO! *****
SHOW_VALUE:
      MOV  A,#01H
      LCALL LCDWI
      MOV  DPTR,#SHOW_TABLE
      LCALL TWO_LINES

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CLR    P1.1                                LCALL  LCDWI
MOV    C,P1.2                              LCALL  TDISP
JNC    CLOSED                              RET
MOVX   A,@DPTR
ORL    A,#01H                               ;***** SETTIME SUB.*****
RR     A                                    SETTIME:
MOVX   @DPTR,A                              MOV    R6,#8EH
LJMP   RESPONSE                             MOV    R7,#00H
CLOSED:                                     LCALL  BYTEWR
MOVX   A,@DPTR                              MOV    R6,#80H
ANL    A,#0FEH                              MOV    R7,#00H
RR     A                                    LCALL  BYTEWR
MOVX   @DPTR,A                              MOV    R6,#82H
RESPONSE:                                   MOV    DPTR,#902H
DJNZ   R1,RESPONSE1                         MOVX   A,@DPTR
LJMP   BLANK_1                              MOV    R7,A
RESPONSE1:                                  LCALL  BYTEWR
DJNZ   R2,CLKONE                             MOV    R6,#84H
MOV    R2,#08H                              MOV    DPTR,#900H
INC    DPTR                                  MOVX   A,@DPTR
LJMP   CLKONE                               MOV    R7,A
BLANK_1:                                     LCALL  BYTEWR
LCALL  CLR_LCD                              MOV    R6,#8EH
MOV    A,#80H                              MOV    R7,#80H
LCALL  LCDWI                                LCALL  BYTEWR
LCALL  SHOW_TIME
MOV    A,#0C0H                               ;***** BYTEWR SUB.*****
LCALL  LCDWI                               ;WRITE SINGLE BYTE TO STC
LCALL  SHOW_ERR                             ;IN = R6 COMMAND
LJMP   RUN                                  ; = R7 DATA
;REG = A,B,R6,R7
;***** SHOW_TIME *****
SHOW_TIME:                                  CLR    P1.4
CLR    P1.6                                LCALL  DELAY4
SETB   P1.5                                SETB   P1.6
LCALL  DELAY4                              LCALL  DELAY4
LCALL  SETTIME                             MOV    B,#8
MOV    DPTR,#TIME_TBL1                     CLR    C
LCALL  ONE_LINE                             BYTEWR1:
MAIN1: MOV    A,#85H                          MOV    A,R6

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

RRC    A                                MOV    R7,#0
MOV    R6,A                               BYTERD2:
MOV    P1.4,C                             LCALL  SCLKRW
LCALL  SCLKRW                              MOV    A,R7
DJNZ   B,BYTEWR1                          MOV    C,P1.4
                                             RRC    A
MOV    B,#8                                MOV    R7,A
CLR    C                                    DJNZ   B,BYTERD2
BYTEWR2:                                    CLR    P1.6
MOV    A,R7                                LCALL  DELAY4
RRC    A                                    RET
MOV    R7,A
MOV    P1.4,C                               ;***** SCLKCOM SUB. *****
LCALL  SCLKRW                               ;SERIAL CLOCK FOR WRITE COMMAND
DJNZ   B,BYTEWR2                           ;A FALLING EDGE
CLR    P1.6                                 ;FOLLOWED BY A RISING EDGE
LCALL  DELAY4                               SCLKCOM:
RET                                          CLR    P1.5
                                             LCALL  DELAY4
;***** BYTERD SUB. *****                SETB   P1.5
;READ SINGLE BYTE FROM STC                 LCALL  DELAY4
;IN = R6 COMMAND                           RET
;OUT = R7 DATA
;REG = A,B,R6,R7                           ;***** SCLKRW SUB. *****
BYTERD:                                     ;SERIAL CLOCK FOR READ/WRITE DATA
SETB   P1.4                                 ;A RISING EDGE
LCALL  DELAY4                               ;FOLLOWED BY A FALLING EDGE
SETB   P1.6                                 SCLKRW:
LCALL  DELAY4                               SETB   P1.5
MOV    B,#8                                LCALL  DELAY4
BYTERD1:                                    CLR    P1.5
MOV    A,R6                                LCALL  DELAY4
RRC    A                                    RET
MOV    R6,A                               ;***** DELAY SUB. *****
MOV    P1.4,C                               ;PULSE DELAY
LCALL  SCLKCOM                             ;REG=R1
DJNZ   B,BYTERD1                          DELAY4:
MOV    B,#8                                MOV    R1,#5
                                             DJNZ   R1,$

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

RET

;***** DISPLAY ERROR *****
SHOW_ERR:
MOV DPTR,#800H
MOV R3,#08H
MOV R4,#10H
MOV R5,#10H
CHK_ERR:
MOVX A,@DPTR
MOV R0,A
PUSH DPL
PUSH DPH
MOV DPH,R3
MOV DPL,R4
MOVX A,@DPTR
XRL A,R0
MOVX @DPTR,A
INC DPTR
MOV R3,DPH
MOV R4,DPL
POP DPH
POP DPL
INC DPTR
DJNZ R5,CHK_ERR
MOV DPTR,#ERR_TBL
LCALL ONE_LINE
MOV A,#0C6H
LCALL LCDWI
MOV DPTR,#0810H
LCALL ON_DSP
RET

;***** SELECT DAY *****
DAY_SEL:
MON_1:
MOV DPTR,#MAINT1
LCALL TWO_LINES
LCALL WAIT_KEY
CJNE R0,#FORW_MON_INT11
LJMP TUE_1

;***** TDISP SUB *****
;TIME DISPLAY
TDISP:
MOV R6,#85H
LCALL BYTERD
MOV DPTR,#900H
MOV A,R7
MOVX @DPTR,A
LCALL DSP_TIME11
MOV A,#:'
LCALL LCDWD
MOV R6,#83FH
LCALL BYTERD
MOV DPTR,#902H
MOV A,R7
MOVX @DPTR,A
LCALL DSP_TIME11
MOV A,#:'
LCALL LCDWD
MOV R6,#81H
LCALL BYTERD
MOV DPTR,#906H
MOV A,R7
MOVX @DPTR,A
LCALL DSP_TIME11
RET

DSP_TIME11:
MOVX A,@DPTR
MOV R0,A
SWAP A
ANL A,#0FH
LCALL DISPMEM
MOV A,R0
ANL A,#0FH
LCALL DISPMEM
RET

```

```

MON_INT11:                                LJP  FRI_1
      CJNE  R0,#RETU,MON_INT21
      LJP  GO_1
MON_INT21:                                LJP  WED_1
      CJNE  R0,#SEL,MON_1
      MOV  DPTR,#001H
      LCALL PROGRAMED
      LJP  MON_1
TUE_1:  MOV  DPTR,#MAINT2
      LCALL TWO_LINES
      LCALL WAIT_KEY
      CJNE  R0,#FORW,TUE_INT11
      LJP  WED_1
TUE_INT11:                                LJP  SAT_1
      CJNE  R0,#RETU,TUE_INT21
      LJP  MON_1
TUE_INT21:                                LJP  THU_1
      CJNE  R0,#SEL,TUE_1
      MOV  DPTR,#0101H
      LCALL PROGRAMED
      LJP  MON_1
WED_1:  MOV  DPTR,#MAINT3
      LCALL TWO_LINES
      LCALL WAIT_KEY
      CJNE  R0,#FORW,WED_INT11
      LJP  THU_1
WED_INT11:                                LJP  SUN_1
      CJNE  R0,#RETU,WED_INT21
      LJP  TUE_1
WED_INT21:                                LJP  FRI_1
      CJNE  R0,#SEL,WED_1
      MOV  DPTR,#0201H
      LCALL PROGRAMED
      LJP  MON_1
THU_1:  MOV  DPTR,#MAINT4
      LCALL TWO_LINES
      LCALL WAIT_KEY
      CJNE  R0,#FORW,THU_INT11
      LJP  FRI_1
THU_INT11:                                LJP  WED_1
      CJNE  R0,#RETU,THU_INT21
      LJP  THU_1
THU_INT21:                                LJP  MON_1
      CJNE  R0,#SEL,THU_1
      MOV  DPTR,#0301H
      LCALL PROGRAMED
      LJP  MON_1
FRI_1:  MOV  DPTR,#MAINT5
      LCALL TWO_LINES
      LCALL WAIT_KEY
      CJNE  R0,#FORW,FRI_INT11
      LJP  SAT_1
FRI_INT11:                                LJP  THU_1
      CJNE  R0,#RETU,FRI_INT21
      LJP  THU_1
FRI_INT21:                                LJP  MON_1
      CJNE  R0,#SEL,FRI_1
      MOV  DPTR,#0401H
      LCALL PROGRAMED
      LJP  MON_1
SAT_1:  MOV  DPTR,#MAINT6
      LCALL TWO_LINES
      LCALL WAIT_KEY
      CJNE  R0,#FORW,SAT_INT11
      LJP  SUN_1
SAT_INT11:                                LJP  FRI_1
      CJNE  R0,#RETU,SAT_INT21
      LJP  FRI_1
SAT_INT21:                                LJP  MON_1
      CJNE  R0,#SEL,SAT_1
      MOV  DPTR,#0501H
      LCALL PROGRAMED
      LJP  MON_1
SUN_1:  MOV  DPTR,#MAINT7
      LCALL TWO_LINES

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        LCALL  WAIT_KEY                                CJNE   R0,#FORW,CHK_KEY
        CJNE   R0,#FORW,SUN_INT11                     LCALL  INC_19
        LJMP   GO_1                                    LJMP   PROGRAMED

SUN_INT11:
        CJNE   R0,#RETU,SUN_INT21                     CLRLCD:
        LJMP   SAT_1                                  MOV    A,#01H
SUN_INT21:
        CJNE   R0,#SEL,SUN_1                          LCALL  LCDWI
        MOV    DPTR,#0601H                             RET
        LCALL  PROGRAMED                               ;***** INCREASE DPTR 19 *****
        LJMP   MON_1                                  ;IN = DPTR
                                                ;*****
INC_19:  MOV    R0,#13H
INC_DPTR:
        INC    DPTR
        DJNZ  R0,INC_DPTR
        RET
GO_1:   MOV    DPTR,#MAINT8
        LCALL  TWO_LINES
        LCALL  WAIT_KEY
        CJNE   R0,#RETU,GO_INT11
        LJMP   SUN_1
GO_INT11:
        CJNE   R0,#FORW,GO_INT21                     ;*** CALL FOR DISPLAY TIME&SENSOR ****
        LJMP   MON_1                                  ;IN=DPTR START ADDRESS FROM SELECT DAY
                                                ;*****
GO_INT21:
        CJNE   R0,#SEL,GO_1                          DSP_TIME:
        LJMP   SHOW_VALUE                             MOV    A,#80H
                                                LCALL  LCDWI
                                                LCALL  DSP_TIME1
;***** SHOW TIME AND SENSOR *****
;IN=DPTR START ADDRESS FROM SELECT DAY
;*****
PROGRAMED:
        PUSH  DPH
        PUSH  DPL
        LCALL CLRLCD
        LCALL DSP_TIME
        POP   DPL
        POP   DPH
CHK_KEY:
        LCALL  WAIT_KEY
BACK_STEP:
        CJNE   R0,#BACK,NEXT_ONE
        RET
NEXT_ONE:
        LCALL  ONE_LINE
ALL_ON:
        CJNE   R0,#01H,ON
        MOV    A,#0C0H
        LCALL  LCDWI
        MOV    DPTR,#ALL_ON_DSP
        LCALL  ONE_LINE

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

RET
ON: CJNE R0,#02H,ALL_OFF
MOV A,#'O'
LCALL LCDWD
MOV A,#'N'
LCALL LCDWD
MOV A,#0C0H
LCALL LCDWI
LCALL ON_DSP
RET
ALL_OFF:
CJNE R0,#03H,OFF
MOV A,#0C0H
LCALL LCDWI
MOV DPTR,#ALL_OFF_DSP
LCALL ONE_LINE
RET
OFF: CJNE R0,#04H,NONE
MOV A,#'O'
LCALL LCDWD
MOV A,#'F'
LCALL LCDWD
MOV A,#'F'
LCALL LCDWD
MOV A,#0C0H
LCALL LCDWI
LCALL OFF_DSP
RET
NONE: MOV A,#'N'
LCALL LCDWD
MOV A,#'O'
LCALL LCDWD
MOV A,#'N'
LCALL LCDWD
MOV A,#'E'
LCALL LCDWD
RET
DSP_TIME1:
MOVX A,@DPTR
MOV R0,A
SWAP A
ANL A,#0FH
LCALL DISPMEM
MOV A,R0
ANL A,#0FH
LCALL DISPMEM
RET
;***** DISPLAY ON SELECTED *****
;IN = DPTR (START ADDRESS)
;OUT = OUT TO LCD DISPLAY
;*****
ON_DSP: MOV R0,#00H
MOV R1,#00H
MOV R2,#08H
MOV R3,#00H
MOV R4,#00H
ON_DSP1: INC R0
INC R1
CLR C
MOV A,R1
ANL A,#0FH
CJNE A,#0AH,NO_DA
MOV A,R1
DA A
MOV R1,A
JNC NO_DA
MOV R3,#01H
NO_DA:CJNE R4,#00H,C_SET
CLR C
LJMP ROTATE
C_SET: SETB C
ROTATE:
MOVX A,@DPTR
RRC A
MOVX @DPTR,A
JC DSP_NUM
MOV R4,#00H
CHK_I28:

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CJNE R0,#80H,NOT_RET ;*****
CJNE R4,#00H,C1_SET OFF_DSP:
CLR C MOV R0,#00H
LJMP ROT MOV R1,#00H
C1_SET: SETB C MOV R2,#08H
ROT: MOVX A,@DPTR MOV R3,#00H
RRC A MOV R4,#00H
MOVX @DPTR,A OFF_DSP1:
RET INC R0
NOT_RET: INC R1
DJNZ R2,ON_DSP1 CLR C
CJNE R4,#00H,C2_SET MOV A,R1
CLR C ANL A,#0FH
LJMP ROT1 CJNE A,#0AH,NO_DA1
C2_SET: SETB C MOV A,R1
ROT1: MOVX A,@DPTR DA A
MOVX A,@DPTR MOV R1,A
RRC A JNC NO_DA1
MOVX @DPTR,A MOV R3,#01H
MOV R4,#00H NO_DA1:
INC DPTR CJNE R4,#00H,C_SET1
MOV R2,#08H CLR C
LJMP ON_DSP1 LJMP ROTATE1
DSP_NUM: C_SET1: SETB C
MOV R4,#01H ROTATE1:
MOV A,R3 MOVX A,@DPTR
LCALL DISPMEM RRC A
MOV A,R1 MOVX @DPTR,A
SWAP A JNC DSP_NUM1
ANL A,#0FH MOV R4,#01H
LCALL DISPMEM
MOV A,R1
ANL A,#0FH
LCALL DISPMEM
MOV A,#'
LCALL LCDWD
LJMP CHK_128
;***** DISPLAY OFF SELECTED *****
;IN = DPTR (START ADDRESS)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

RET
NOT_RET1:
    DJNZ R2,OFF_DSP1
    CJNE R4,#00H,C2_SET1
    CLR C
    LJMP ROT12
C2_SET1:
    SETB C
ROT12: MOVX A,@DPTR
    RRC A
    MOVX @DPTR,A
    MOV R4,#00H
    INC DPTR
    MOV R2,#08H
    LJMP OFF_DSP1
DSP_NUM1:
    MOV R4,#00H
    MOV A,R3
    LCALL DISPMEM
    MOV A,R1
    SWAP A
    ANL A,#0FH
    LCALL DISPMEM
    MOV A,R1
    ANL A,#0FH
    LCALL DISPMEM
    MOV A,#'
    LCALL LCDWD
    LJMP CHK_1281

;***** SET TIME *****
;OUT = 900H STORE HR
; 902H STORE MIN
;*****
SET_TIME:
    MOV A,#01H
    LCALL LCDWI
    MOV A,#80H
    LCALL LCDWI
    MOV DPTR,#TIME

LCALL ONE_LINE
MOV A,#86H
LCALL LCDWI
HR: LCALL WAIT_KEY
A1: CJNE R0,#BUT0,A2
    LJMP A1_1
A2: CJNE R0,#BUT1,A3
    LJMP A1_1
A3: CJNE R0,#BUT2,A4
    LJMP A1_2
A4: CJNE R0,#BACK,HR
    SETB BITBACK
    RET
A1_2: MOV A,R0
    MOV DPTR,#900H
    MOVX @DPTR,A
    LCALL DISPMEM
FOUR: LCALL WAIT_KEY
F1: CLR IE.0
    CJNE R0,#BUT0,F2
    LJMP B2
F2: CJNE R0,#BUT1,F3
    LJMP B2
F3: CJNE R0,#BUT2,F4
    LJMP B2
F4: CJNE R0,#BUT3,F5
    LJMP B2
F5: CJNE R0,#BACKS,F6
    LCALL BACKSPACE
    LJMP HR
F6: CJNE R0,#BACK_FOUR
    SETB BITBACK
    RET
A1_1: MOV A,R0
    MOV DPTR,#900H
    MOVX @DPTR,A
    LCALL DISPMEM
HR_BIT: LCALL WAIT_KEY
B1: LCALL CHK9
    JNC B2

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CJNE R0,#BACKS,B1_1
LCALL BACKSPACE
LJMP HR
B1_1: CJNE R0,#BACK_HR_BIT
SETB BITBACK
RET
B2: MOV A,R0
MOV DPTR,#901H
MOVX @DPTR,A
LCALL DISPMEM
MOV A,#'
LCALL LCDWD
MIN: LCALL WAIT_KEY
C1: CJNE R0,#BUT0,C2
LJMP C8
C2: CJNE R0,#BUT1,C3
LJMP C8
C3: CJNE R0,#BUT2,C4
LJMP C8
C4: CJNE R0,#BUT3,C5
LJMP C8
C5: CJNE R0,#BUT4,C6
LJMP C8
C6: CJNE R0,#BUT5,C7
LJMP C8
C7: CJNE R0,#BACKS,C7_1
LCALL BACKSPACE
LCALL BACKSPACE
LJMP HR_BIT
C7_1: CJNE R0,#BACK_MIN
SETB BITBACK
RET
C8 MOV A,R0
LCALL DISPMEM
MOV A,R0
MOV DPTR,#902H
MOVX @DPTR,A
MIN_BIT: LCALL WAIT_KEY
D1: LCALL CHK9
JNC D2
CJNE R0,#BACKS,D1_1
LCALL BACKSPACE
LJMP MIN
D1_1: CJNE R0,#BACK_MIN_BIT
SETB BITBACK
RET
D2: MOV A,R0
LCALL DISPMEM
MOV A,R0
MOV DPTR,#903H
MOVX @DPTR,A
MOV A,#'
LCALL LCDWD
MOV A,#'O'
LCALL LCDWD
MOV A,#'K'
LCALL LCDWD
MOV A,#'-'
LCALL LCDWD
MOV A,#'I'
LCALL LCDWD
OK: LCALL WAIT_KEY
CLR BITBACK
E1: CJNE R0,#BUT1,E2
LJMP SET_ADDRESS
E2: CJNE R0,#BACK,E3
SETB BITBACK
RET
E3: CJNE R0,#BACKS,OK
LCALL BACKSPACE
LCALL BACKSPACE
LCALL BACKSPACE
LCALL BACKSPACE
LCALL BACKSPACE
LJMP MIN_BIT
SET_ADDRESS:
MOV DPTR,#901H
MOVX A,@DPTR

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ANL    A,#0FH
MOV    R1,A
MOV    DPTR,#900H
MOVX   A,@DPTR
ANL    A,#0FH
SWAP   A
ORL    A,R1
MOVX   @DPTR,A
MOV    DPTR,#903H
MOVX   A,@DPTR
ANL    A,#0FH
MOV    R1,A
MOV    DPTR,#902H
MOVX   A,@DPTR
ANL    A,#0FH
SWAP   A
ORL    A,R1
MOVX   @DPTR,A
RET

;***** CHECK 9 TIMES *****
CHK9:  SETB   C
      CJNE   R0,#BUT0,CHK91
      LJMP   C_0
CHK91: CJNE   R0,#BUT1,CHK92
      LJMP   C_0
CHK92: CJNE   R0,#BUT2,CHK93
      LJMP   C_0
CHK93: CJNE   R0,#BUT3,CHK94
      LJMP   C_0
CHK94: CJNE   R0,#BUT4,CHK95
      LJMP   C_0
CHK95: CJNE   R0,#BUT5,CHK96
      LJMP   C_0
CHK96: CJNE   R0,#BUT6,CHK97
      LJMP   C_0
CHK97: CJNE   R0,#BUT7,CHK98
      LJMP   C_0
CHK98: CJNE   R0,#BUT8,CHK99
      LJMP   C_0

CHK99: CJNE   R0,#BUT9,CHK100
      LJMP   C_0
CHK100: SETB   C
      RET
C_0:   CLR    C
      RET

;*****BACKSPACE*****
BACKSPACE:
      MOV    A,#00010000B
      LCALL  LCDWI
      MOV    A,#00000100B
      LCALL  LCDWI
      MOV    A,#0FEH
      LCALL  LCDWD
      MOV    A,#00000110B
      LCALL  LCDWI
      MOV    A,#00010100B
      LCALL  LCDWI
      RET

;***** TIME: DB 'TIME ' *****
      TIME: DB 'TIME '
;***** WAIT KEY *****
      ;OUT = R0 (KEY VALUE)
;*****
      WAIT_KEY:
      SETB   IE.0
      MOV    R4,#00H
      MOV    R0,#00H
      WAIT_KEY1:
      CJNE   R4,#00H,WAIT_KEY2
      LJMP   WAIT_KEY1
      WAIT_KEY2:
      CLR    IE.0
      RET

;***** DISPLAY ONE LINE *****
;IN = START TABLE ONE LINE
;*****
      ONE_LINE:

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



**ภาคผนวก ค**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# DALLAS SEMICONDUCTOR

## DS1202, DS1202S Serial Timekeeping Chip




### FEATURES

- Real time clock counts seconds, minutes, hours, date of the month, month, day of the week, and year with leap year compensation
- 24 x 8 RAM for scratchpad data storage
- Serial I/O for minimum pin count
- 2.0-5.5 volt full operation
- Uses less than 300 nA at 2 volts
- Single-byte or multiple-byte (burst mode) data transfer for read or write of clock or RAM data
- 8-pin DIP or optional 16-pin SOIC for surface mount
- Simple 3-wire interface
- TTL-compatible ( $V_{CC} = 5V$ )
- Optional industrial temperature range  $-40^{\circ}C$  to  $+85^{\circ}C$

### ORDERING INFORMATION

DS1202	8-pin DIP
DS1202S	16-pin SOIC
DS1202S8	8-pin SOIC

### PIN ASSIGNMENT



### PIN DESCRIPTION

NC	- No Connection
X1, X2	- 32.768 KHz Crystal Input
GND	- Ground
RST	- Reset
I/O	- Data Input/Output
SCLK	- Serial Clock
Vcc	- Power Supply Pin

### DESCRIPTION

The DS1202 Serial Timekeeping Chip contains a real time clock/calendar and 24 bytes of static RAM. It communicates with a microprocessor via a simple serial interface. The real time clock/calendar provides seconds, minutes, hours, day, date, month, and year information. The end of the month date is automatically adjusted for months with less than 31 days, including corrections for

leap year. The clock operates in either the 24-hour or 12-hour format with an AM/PM indicator. Interfacing the DS1202 with a microprocessor is simplified by using synchronous serial communication. Only three wires are required to communicate with the clock/RAM: (1) RST (Reset), (2) I/O (Data line), and (3) SCLK (Serial clock). Data can be transferred to and from the clock/

RAM one byte at a time or in a burst of up to 24 bytes. The DS1202 is designed to operate on very low power and retain data and clock information on less than 1 microwatt.

load the command word into the shift register, additional clocks will output data for a read or input data for a write. The number of clock pulses equals eight plus eight for byte mode or eight plus up to 192 for burst mode.


**OPERATION**

The main elements of the Serial Timekeeper are shown in Figure 1: shift register, control logic, oscillator, real time clock, and RAM. To initiate any transfer of data,  $\overline{RST}$  is taken high and eight bits are loaded into the shift register providing both address and command information. Data is serially input on the rising edge of the SCLK. The first eight bits specify which of 32 bytes will be accessed, whether a read or write cycle will take place, and whether a byte or burst mode transfer is to occur. After the first eight clock cycles have occurred which


**COMMAND BYTE**

The command byte is shown in Figure 2. Each data transfer is initiated by a command byte. The MSB (Bit 7) must be a logic 1. If it is zero, further action will be terminated. Bit 6 specifies clock/calendar data if logic 0 or RAM data if logic 1. Bits one through five specify the designated registers to be input or output, and the LSB (Bit 0) specifies a write operation (input) if logic 0 or read operation (output) if logic 1. The command byte is always input starting with the LSB (bit 0).

**DS1202 BLOCK DIAGRAM Figure 1**



**ADDRESS/COMMAND BYTE Figure 2**



## RESET AND CLOCK CONTROL

All data transfers are initiated by driving the  $\overline{RST}$  input high. The  $\overline{RST}$  input serves two functions. First,  $\overline{RST}$  turns on the control logic which allows access to the shift register for the address/command sequence. Second, the  $\overline{RST}$  signal provides a method of terminating either single byte or multiple byte data transfer. A clock cycle is a sequence of a falling edge followed by a rising edge. For data inputs, data must be valid during the rising edge of the clock and data bits are output on the falling edge of clock. All data transfer terminates if the  $\overline{RST}$  input is low and the I/O pin goes to a high impedance state. Data transfer is illustrated in Figure 3.

## DATA INPUT

Following the eight SCLK cycles that input a write command byte, a data byte is input on the rising edge of the next eight SCLK cycles. Additional SCLK cycles are ignored should they inadvertently occur. Data is input starting with bit 0.

## DATA OUTPUT

Following the eight SCLK cycles that input a read command byte, a data byte is output on the falling edge of the next eight SCLK cycles. Note that the first data bit to be transmitted occurs on the first falling edge after the last bit of the command byte is written. Additional SCLK cycles retransmit the data bytes should they inadvertently occur so long as  $\overline{RST}$  remains high. This operation permits continuous burst mode read capability. Data is output starting with bit 0.

## BURST MODE

Burst mode may be specified for either the clock/calendar or the RAM registers by addressing location 31 decimal (address/command bits one through five = logical one). As before, bit six specified clock or RAM and bit 0 specifies read or write. There is no data storage capacity at locations 8 through 31 in the Clock/Calendar Registers or locations 24 through 31 in the RAM registers. When writing to the clock registers in the burst mode, the first eight registers must be written in order for the data to be transferred.

However, when writing to RAM in burst mode it is not necessary to write all 24 bytes for the data to transfer. Each byte that is written will be transferred to RAM regardless of whether all 24 bytes are written or not.

## CLOCK/CALENDAR

The clock/calendar is contained in eight write/read registers as shown in Figure 4. Data contained in the clock/calendar registers is in binary coded decimal format (BCD).

## CLOCK HALT FLAG

Bit 7 of the seconds register is defined as the clock halt flag. When this bit is set to logic 1, the clock oscillator is stopped and the DS1202 is placed into a low-power standby mode with a current drain of not more than 100 nanoamps. When this bit is written to logic 0, the clock will start.

## AM-PM/12-24 MODE

Bit 7 of the hours register is defined as the 12- or 24-hour mode select bit. When high, the 12-hour mode is selected. In the 12-hour mode, bit 5 is the AM/PM bit with logic high being PM. In the 24-hour mode, bit 5 is the second 10 hour bit (20-23 hours).

## WRITE PROTECT REGISTER

Bit 7 of write protect register is the write protect bit. The first seven bits (bits 0-6) are forced to zero and will always read a zero when read. Before any write operation to the clock or RAM, bit 7 must be zero. When high, the write protect bit prevents a write operation to any other register.

## CLOCK/CALENDAR BURST MODE

The clock/calendar command byte specifies burst mode operation. In this mode the eight clock/calendar registers can be consecutively read or written (see Figure 4) starting with bit 0 of address 0.

## RAM

The static RAM is 24 x 8 bytes addressed consecutively in the RAM address space.

## RAM BURST MODE

The RAM command byte specifies burst mode operation. In this mode, the 24 RAM registers can be consecutively read or written (see Figure 4) starting with bit 0 of address 0.

**REGISTER SUMMARY**

A register data format summary is shown in Figure 4.


**CRYSTAL SELECTION**

A 32.768 KHz crystal, Daiwa Part No. DT26S, Seiko Part No. DS-VT-200 or equivalent, can be directly connected to the DS1202 via pins 2 and 3 (X1, X2). The crystal selected for use should have a specified load ca-


pacitance (CL) of 6 pF. The crystal is connected directly to the X1 and X2 pins. There is no need for external capacitors or resistors. Note: X1 and X2 are very high impedance nodes. It is recommended that they and the crystal be guard-ringed with ground and that high frequency signals be kept away from the crystal area. For more information on crystal selection and crystal layout considerations, please consult Application Note 58, "Crystal Considerations with Dallas Real Time Clocks".

**DATA TRANSFER SUMMARY Figure 3**

**SINGLE BYTE TRANSFER**



**BURST MODE TRANSFER**



FUNCTION	BYTE N	SCLK n
CLOCK	8	72
RAM	24	200

# MAXIM Microprocessor Supervisory Circuits

MAX690/91/92/93/94/95

## General Description

The MAX690 Family of supervisory circuits reduce the complexity and number of components required for power supply monitoring and battery control functions in microprocessor systems. These include  $\mu P$  reset and backup-battery switchover, watchdog timer, CMOS RAM write protection, and power-failure warning. The MAX690 Family significantly improves system reliability and accuracy compared to that obtainable with separate ICs or discrete components.

The MAX690, MAX692 and MAX694 are supplied in 8-pin packages and provide four functions:

- 1) A Reset output during power-up, power-down and brownout conditions.
- 2) Battery backup switching for CMOS RAM, CMOS microprocessor or other low power logic.
- 3) A Reset pulse if the optional watchdog timer has not been toggled within a specified time.
- 4) A 1.3V threshold detector for power fail warning, low battery detection, or to monitor a power supply other than +5V.


The MAX691, MAX693 and MAX695 are supplied in 16-pin packages and perform all MAX690/692/694 functions, plus:

- 1) Write protection of CMOS RAM or EEPROM.
- 2) Adjustable reset and watchdog timeout periods.
- 3) Separate outputs for indicating a watchdog timeout, backup-battery switchover, and low  $V_{CC}$ .

## Applications

Computers  
Controllers  
Intelligent Instruments  
Automotive Systems  
Critical  $\mu P$  Power Monitoring

## Pin Configuration



## Features

- ◆ Precision Voltage Monitor  
4.65V in MAX690, MAX691, MAX694 and MAX695  
4.40V in MAX692 and MAX693
- ◆ Power OK/Reset Time Delay - 50, 200ms, or adjustable
- ◆ Watchdog Timer - 100ms, 1.6 sec, or adjustable
- ◆ Minimum Component Count
- ◆ 1 $\mu A$  Standby Current
- ◆ Battery Backup Power Switching
- ◆ Onboard Gating of Chip Enable Signals
- ◆ Voltage Monitor for Power Fail or Low Battery Warning


## Ordering Information

PART	TEMP. RANGE	PIN-PACKAGE
MAX690CPA	0°C to +70°C	8 Lead Plastic DIP
MAX690C/D	0°C to +70°C	Dice*
MAX690EPA	-40°C to +85°C	8 Lead Plastic DIP
MAX690EJA	-40°C to +85°C	8 Lead CERDIP
MAX690MJA	-55°C to +125°C	8 Lead CERDIP
MAX691CPE	0°C to +70°C	16 Lead Plastic DIP
MAX691CWE	0°C to +70°C	16 Lead Wide SO
MAX69C/D	0°C to +70°C	Dice*
MAX691EPE	-40°C to +85°C	16 Lead Plastic DIP
MAX691EWE	-40°C to +85°C	16 Lead Wide SO
MAX691EJE	-40°C to +85°C	16 Lead CERDIP
MAX691MJE	-55°C to +125°C	16 Lead CERDIP

Ordering Information continued on last page.

\*Contact factory for dice specifications.

## Typical Operating Circuit



MAXIM

Maxim Integrated Products 1

Call toll free 1-800-998-8800 for free samples or literature.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Microprocessor Supervisory Circuits

MAX690/91/92/93/94/95

## Typical Applications

### MAX691, MAX693 and MAX695

A typical connection for the MAX691/693/695 is shown in Figure 1. CMOS RAM is powered from  $V_{OUT}$ .  $V_{OUT}$  is internally connected to  $V_{CC}$  when 5V power is present, or to  $V_{BATT}$  when  $V_{CC}$  is less than the battery voltage.  $V_{OUT}$  can supply 50mA from  $V_{CC}$ , but if more current is required, an external PNP transistor can be added. When  $V_{CC}$  is higher than  $V_{BATT}$ , the BATT ON output goes low, providing 25mA of base drive for the external transistor. When  $V_{CC}$  is lower than  $V_{BATT}$ , an internal 200Ω MOSFET connects the backup battery to  $V_{OUT}$ . The quiescent current in the battery backup mode is 1μA maximum when  $V_{CC}$  is between 0V and  $V_{BATT}$ -700mV.

### Reset Output

A voltage detector monitors  $V_{CC}$  and generates a RESET output to hold the microprocessor's Reset line low when  $V_{CC}$  is below 4.65V (4.4V for MAX693). An internal monostable holds RESET low for 50ms\* after  $V_{CC}$  rises above 4.65V (4.4V for MAX693). This prevents repeated toggling of RESET even if the 5V power drops out and recovers with each power line cycle.

The crystal oscillator normally used to generate the clock for microprocessors takes several milliseconds to start. Since most microprocessors need several clock cycles to reset, RESET must be held low until the microprocessor clock oscillator has started. The

\*200ms for MAX695

MAX690 Family power-up RESET pulse lasts 50ms\* to allow for this oscillator start-up time. The manual reset switch and the 0.1μF capacitor connected to the reset bus can be omitted if manual reset is not needed. An inverted, active high, RESET output is also supplied.

### Power Fail Detector

The MAX691/93/95 issues a non-maskable interrupt (NMI) to the microprocessor when a power failure occurs. The +5V power line is monitored via two external resistors connected to the Power Fail Input (PFI). When the voltage at PFI falls below 1.3V, the Power Fail Output (PFO) drives the processor's NMI input low. If a Power Fail threshold of 4.8V is chosen, the microprocessor will have the time when  $V_{CC}$  fails from 4.8V to 4.65V to save data into RAM. An earlier power fail warning can be generated if the unregulated DC input of the 5V regulator is available for monitoring.

### RAM Write Protection

The MAX691/93/95 CE OUT line drives the Chip Select inputs of the CMOS RAM. CE OUT follows CE IN as long as  $V_{CC}$  is above the 4.65V (4.4V for MAX693) reset threshold. If  $V_{CC}$  falls below the reset threshold, CE OUT goes high, independent of the logic level at CE IN. This prevents the microprocessor from writing erroneous data into RAM during power-up, power-down, brownouts, and momentary power interruptions. The LOW LINE output goes low when  $V_{CC}$  falls below 4.65V (4.4V for MAX693).




Figure 1. MAX691/693/695 Typical Application

# Microprocessor Supervisory Circuits

## Watchdog Timer

The microprocessor drives the WATCHDOG INPUT (WDI) with an I/O line. When OSC IN and OSC SEL are unconnected, the microprocessor must toggle the WDI pin once every 1.6 seconds to verify proper software execution. If a hardware or software failure occurs such that WDI not toggled, the MAX691/93 will issue a 50ms\* RESET pulse after 1.6 seconds. This typically restarts the microprocessor's power-up routine. A new RESET pulse is issued every 1.6 seconds until WDI is again strobed.

The WATCHDOG OUTPUT (WDO) goes low if the watchdog timer is not serviced within its timeout period. Once WDO goes low it remains low until a transition occurs at WDI. The watchdog timer feature can be disabled by leaving WDI unconnected. OSC IN and OSC SEL also allow other watchdog timing options, as shown in Table 1 and Figure 8.

## MAX690, MAX692 and MAX694

The 8 pin MAX690, MAX692 and MAX694 have most of the features of the MAX691, MAX693 and MAX695.

\*200ms for MAX695

Figure 2 shows the MAX690/692/694 in a typical application. Operation is much the same as with the MAX691/693/695 (Figure 1) but in this case the Power Fail Input (PFI) monitors the unregulated input to the 7805 regulator. The MAX690/694 RESET output goes low when V<sub>CC</sub> falls below 4.65V. The RESET output of the MAX692 goes low when V<sub>CC</sub> drops below 4.4V.

The current consumption of the battery-backed-up power bus must be less than 50mA. The MAX690/692/694 does not have a BATT ON output to drive an external transistor. The MAX690/92/94 also does not include chip enable gating circuitry that is available on the MAX691/93/95. In many systems though, CE gating is not needed since a low input to the microprocessor RESET line prevents the processor from writing to RAM during power-up and power-down transients.

The MAX690/92/94 watchdog timer has a fixed 1.6 second timeout period. If WDI remains either low or high for more than 1.6 seconds, a RESET pulse is sent to the microprocessor. The watchdog timer is disabled if WDI is left floating.




Figure 2. MAX690/692/694 Typical Application

# Microprocessor Supervisory Circuits

MAX690/91/92/93/94/95

## Detailed Description

### Battery-Switchover and $V_{OUT}$

The battery switchover circuit compares  $V_{CC}$  to the  $V_{BATT}$  input, and connects  $V_{OUT}$  to whichever is higher. Switchover occurs when  $V_{CC}$  is 50mV greater than  $V_{BATT}$  as  $V_{CC}$  falls, and when  $V_{CC}$  is 70mV more than  $V_{BATT}$  as  $V_{CC}$  rises (see Figure 4). The switchover comparator has 20mV of hysteresis to prevent repeated, rapid switching if  $V_{CC}$  falls very slowly or remains nearly equal to the battery voltage.

When  $V_{CC}$  is higher than  $V_{BATT}$ ,  $V_{CC}$  is internally switched to  $V_{OUT}$  via a low saturation PNP transistor.  $V_{OUT}$  has 50mA output current capability. Use an external PNP pass transistor in parallel with internal transistor if the output current requirement at  $V_{OUT}$  exceeds 50mA or if a lower  $V_{CC}-V_{OUT}$  voltage differential is desired. The BATT ON output (MAX691/693/695 only) can directly drive the base of the external transistor.

It should be noted that the MAX690/91/92/93/94/95 need only supply the average current drawn by the CMOS RAM if there is adequate filtering. Many RAM data sheets specify a 75mA maximum supply current, but this peak current spike lasts only 100ns. A 0.1 $\mu$ F bypass capacitor at  $V_{OUT}$  supplies the high instantaneous current, while  $V_{OUT}$  need only supply the average load current, which is much less. A capacitance of 0.1 $\mu$ F or greater must be connected to the  $V_{OUT}$  terminal to ensure stability.

A 200 $\Omega$  MOSFET connects the  $V_{BATT}$  input to  $V_{OUT}$

during battery backup. This MOSFET has very low input-to-output differential (dropout voltage) at the low current levels required for battery backup of CMOS RAM or other low power CMOS circuitry. When  $V_{CC}$  equals  $V_{BATT}$  the supply current is typically 12 $\mu$ A. When  $V_{CC}$  is between 0V and ( $V_{BATT}-700$ mV) the typical supply current is only 600nA typical, 1 $\mu$ A maximum.

The MAX690/MAX691/MAX694/MAX695 operate with battery voltages from 2.0V to 4.25V while the MAX692/MAX693 operate with battery voltages from 2.0V to 4.0V. High value capacitors can also be used for short-term memory backup. External circuitry is required to ensure that the capacitor voltage does not rise above the reset threshold, and that the charging resistor does not discharge the capacitor when in backup mode. The MAX691A and the MAX791 provide solutions requiring fewer external components.

A small charging current of typically 10nA (0.1 $\mu$ A max) flows out of the  $V_{BATT}$  terminal. This current varies with the amount of current that is drawn from  $V_{OUT}$  but its polarity is such that the backup battery is always slightly charged, and is never discharged while  $V_{CC}$  is in its operating voltage range. This extends the shelf life of the backup battery by compensating for its self-discharge current. Also note that this current poses no problem when lithium batteries are used for backup since the maximum charging current (0.1 $\mu$ A) is safe for even the smallest lithium cells.

If the battery-switchover section is not used, connect  $V_{BATT}$  to GND and connect  $V_{OUT}$  to  $V_{CC}$ . Table 2 shows the state of the inputs and output in the low power battery backup mode.




Figure 3. MAX691/693/695 Block Diagram

MAXIM

## Microprocessor Supervisory Circuits




Figure 4. Battery-Switchover Block Diagram

### Reset Output

$\overline{\text{RESET}}$  is an active low output which goes low whenever  $V_{CC}$  falls below 4.5V (MAX690/691/694/695) or 4.25V (MAX692/693). It will remain low until  $V_{CC}$  rises above 4.75V (MAX690/691/694/695) or 4.5V (MAX692/693) for 50 milliseconds\*. See Figures 5 and 6.

The guaranteed minimum and maximum thresholds of the MAX690/691/694/695 are 4.5V and 4.75V, while the guaranteed thresholds of the MAX692/693 are 4.25V and 4.5V. The MAX690/691/694/695 is compatible with 5V supplies with a +10%, -5% tolerance while the MAX692/693 is compatible with  $5V \pm 10\%$  supplies. The reset threshold comparator has approximately 50mV of hysteresis, with a nominal threshold of 4.65V in the MAX690/691/694/695, and 4.4V in the MAX692/693.

The response time of the reset voltage comparator is about 100 $\mu$ s.  $V_{CC}$  should be bypassed to ensure that glitches do not activate the RESET output.

$\overline{\text{RESET}}$  also goes low if the Watchdog Timer is enabled and WDI remains either high or low longer than the watchdog timeout period.  $\overline{\text{RESET}}$  has an internal 3 $\mu$ A pullup, and can either connect to an open collector Reset bus or directly drive a CMOS gate without an external pullup resistor.

\*200ms for MAX694 and MAX695

### $\overline{\text{CE}}$ Gating and RAM Write Protection

The MAX691, MAX693 and MAX695 use two pins to control the Chip Enable or Write inputs of CMOS RAMs. When  $V_{CC}$  is +5V, CE OUT is a buffered replica of CE IN, with a 50ns propagation delay. If  $V_{CC}$  input falls below 4.65V (4.5V min, 4.75V max) an internal gate forces CE OUT high, independent of CE IN. The MAX693 CE OUT goes high whenever  $V_{CC}$  is below 4.4V (4.25V min, 4.5V max). The CE output of both devices is also forced high when  $V_{CC}$  is less than  $V_{BATT}$ . (See Figure 5.)

$\overline{\text{CE}}$  OUT typically drives the  $\overline{\text{CE}}$ ,  $\overline{\text{CS}}$ , or  $\overline{\text{Write}}$  input of battery backed up CMOS RAM. This ensures the integrity of the data in memory by preventing write operations when  $V_{CC}$  is at an invalid level. Similar protection of EEPROMs can be achieved by using the CE OUT to drive the Store or Write inputs of an EEPROM, EAROM, or NOVRAM.

If the 50ns typical propagation delay of  $\overline{\text{CE}}$  OUT is too long, connect CE IN to GND and use the resulting CE OUT to control a high speed external logic gate. A second alternative is to AND the LOW LINE output with the CE or WR signal. An external logic gate and the RESET output of the MAX690/692/694 can also be used for CMOS RAM write protection.

# MM54C922/MM74C922 16-Key Encoder MM54C923/MM74C923 20-Key Encoder

## General Description

These CMOS key encoders provide all the necessary logic to fully encode an array of SPST switches. The keyboard scan can be implemented by either an external clock or external capacitor. These encoders also have on-chip pull-up devices which permit switches with up to 50 kΩ on resistance to be used. No diodes in the switch array are needed to eliminate ghost switches. The internal debounce circuit needs only a single external capacitor and can be defeated by omitting the capacitor. A Data Available output goes to a high level when a valid keyboard entry has been made. The Data Available output returns to a low level when the entered key is released, even if another key is depressed. The Data Available will return high to indicate acceptance of the new key after a normal debounce period; this two-key roll-over is provided between any two switches.

An internal register remembers the last key pressed even after the key is released. The TRI-STATE® outputs provide for easy expansion and bus operation and are LPTTL compatible.


## Features

- 50 kΩ maximum switch on resistance
- On or off chip clock
- On-chip row pull-up devices
- 2 key roll-over
- Keybounce elimination with single capacitor
- Last key register at outputs
- TRI-STATE output LPTTL compatible
- Wide supply range
- Low power consumption

3V to 15V

## Connection Diagrams


Pin Assignment for Dual-In-Line Package



Top View

Order Number MM54C922 or MM74C922


Pin Assignment for SOIC



Top View

Order Number MM74C922

Pin Assignment for DIP and SOIC Package



Top View

Order Number MM54C923 or MM74C923

TRI-STATE® is a registered trademark of National Semiconductor Corporation.

MM54C922/MM74C922 16-Key Encoder, MM54C923/MM74C923 20-Key Encoder

## Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Voltage at Any Pin	$V_{CC} - 0.3V$ to $V_{CC} + 0.3V$
Operating Temperature Range	
MM54C922, MM54C923	-55°C to +125°C
MM74C922, MM74C923	-40°C to +85°C

Storage Temperature Range	-65°C to +150°C
Power Dissipation ( $P_D$ )	
Dual-In-Line	700 mW
Small Outline	500 mW
Operating $V_{CC}$ Range	3V to 15V
$V_{CC}$	18V
Lead Temperature (Soldering, 10 seconds)	260°C

## DC Electrical Characteristics Min/Max limits apply across temperature range unless otherwise specified

Symbol	Parameter	Conditions	Min	Typ	Max	Units
<b>CMOS TO CMOS</b>						
$V_{T+}$	Positive-Going Threshold Voltage at Osc and KBM Inputs	$V_{CC} = 5V, I_{IN} \geq 0.7 mA$ $V_{CC} = 10V, I_{IN} \geq 1.4 mA$ $V_{CC} = 15V, I_{IN} \geq 2.1 mA$	3.0 6.0 9.0	3.6 6.8 10	4.3 8.6 12.9	V
$V_{T-}$	Negative-Going Threshold Voltage at Osc and KBM Inputs	$V_{CC} = 5V, I_{IN} \geq 0.7 mA$ $V_{CC} = 10V, I_{IN} \geq 1.4 mA$ $V_{CC} = 15V, I_{IN} \geq 2.1 mA$	0.7 1.4 2.1	1.4 3.2 5	2.0 4.0 6.0	V
$V_{IN(1)}$	Logical "1" Input Voltage, Except Osc and KBM Inputs	$V_{CC} = 5V$ $V_{CC} = 10V$ $V_{CC} = 15V$	3.5 8.0 12.5	4.5 9 13.5		V
$V_{IN(0)}$	Logical "0" Input Voltage, Except Osc and KBM Inputs	$V_{CC} = 5V$ $V_{CC} = 10V$ $V_{CC} = 15V$		0.5 1 1.5	1.5 2 2.5	V
$I_{rp}$	Row Pull-Up Current at Y1, Y2, Y3, Y4 and Y5 Inputs	$V_{CC} = 5V, V_{IN} = 0.1 V_{CC}$ $V_{CC} = 10V$ $V_{CC} = 15V$		-2 -10 -22	-5 -20 -45	$\mu A$
$V_{OUT(1)}$	Logical "1" Output Voltage	$V_{CC} = 5V, I_O = -10 \mu A$ $V_{CC} = 10V, I_O = -10 \mu A$ $V_{CC} = 15V, I_O = -10 \mu A$	4.5 9 13.5			V
$V_{OUT(0)}$	Logical "0" Output Voltage	$V_{CC} = 5V, I_O = 10 \mu A$ $V_{CC} = 10V, I_O = 10 \mu A$ $V_{CC} = 15V, I_O = 10 \mu A$			0.5 1 1.5	V
$R_{on}$	Column "ON" Resistance at X1, X2, X3 and X4 Outputs	$V_{CC} = 5V, V_O = 0.5V$ $V_{CC} = 10V, V_O = 1V$ $V_{CC} = 15V, V_O = 1.5V$		500 300 200	1400 700 500	$\Omega$
$I_{CC}$	Supply Current Osc at 0V, (one Y low)	$V_{CC} = 5V$ $V_{CC} = 10V$ $V_{CC} = 15V$		0.55 1.1 1.7	1.1 1.9 2.6	mA
$I_{IN(1)}$	Logical "1" Input Current at Output Enable	$V_{CC} = 15V, V_{IN} = 15V$		0.005	1.0	$\mu A$
$I_{IN(0)}$	Logical "0" Input Current at Output Enable	$V_{CC} = 15V, V_{IN} = 0V$	-1.0	-0.005		$\mu A$
<b>CMOS/LPTTL INTERFACE</b>						
$V_{IN(1)}$	Logical "1" Input Voltage, Except Osc and KBM Inputs	54C, $V_{CC} = 4.5V$ 74C, $V_{CC} = 4.75V$	$V_{CC} - 1.5$ $V_{CC} - 1.5$			V
$V_{IN(0)}$	Logical "0" Input Voltage, Except Osc and KBM Inputs	54C, $V_{CC} = 4.5V$ 74C, $V_{CC} = 4.75V$			0.8 0.8	V
$V_{OUT(1)}$	Logical "1" Output Voltage	54C, $V_{CC} = 4.5V$ $I_O = -360 \mu A$ 74C, $V_{CC} = 4.75V$ $I_O = -360 \mu A$	2.4 2.4			V
$V_{OUT(0)}$	Logical "0" Output Voltage	54C, $V_{CC} = 4.5V$ $I_O = -360 \mu A$ 74C, $V_{CC} = 4.75V$ $I_O = -360 \mu A$			0.4 0.4	V

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. Except for "Operating Temperature Range" they are not meant to imply that the devices should be operated at these limits. The table of "Electrical Characteristics" provides conditions for actual device operation.

## DC Electrical Characteristics

Min/Max limits apply across temperature range unless otherwise specified (Continued)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
<b>OUTPUT DRIVE (See 54C/74C Family Characteristics Data Sheet) (Short Circuit Current)</b>						
$I_{SOURCE}$	Output Source Current (P-Channel)	$V_{CC} = 5V, V_{OUT} = 0V, T_A = 25^\circ C$	-1.75	-3.3		mA
$I_{SOURCE}$	Output Source Current (P-Channel)	$V_{CC} = 10V, V_{OUT} = 0V, T_A = 25^\circ C$	-8	-15		mA
$I_{SINK}$	Output Sink Current (N-Channel)	$V_{CC} = 5V, V_{OUT} = V_{CC}, T_A = 25^\circ C$	1.75	3.6		mA
$I_{SINK}$	Output Sink Current (N-Channel)	$V_{CC} = 10V, V_{OUT} = V_{CC}, T_A = 25^\circ C$	8	16		mA

## AC Electrical Characteristics\* $T_A = 25^\circ C, C_L = 50\text{ pF}$ , unless otherwise noted


Symbol	Parameter	Conditions	Min	Typ	Max	Units
$t_{pd0}, t_{pd1}$	Propagation Delay Time to Logical "0" or Logical "1" from D.A.	$C_L = 50\text{ pF}$ (Figure 1) $V_{CC} = 5V$ $V_{CC} = 10V$ $V_{CC} = 15V$		60 35 25	150 80 60	ns ns ns
$t_{OH}, t_{1H}$	Propagation Delay Time from Logical "0" or Logical "1" into High Impedance State	$R_L = 10k, C_L = 10\text{ pF}$ (Figure 2) $V_{CC} = 5V, R_L = 10k$ $V_{CC} = 10V, C_L = 10\text{ pF}$ $V_{CC} = 15V$		80 65 50	200 150 110	ns ns ns
$t_{HO}, t_{H1}$	Propagation Delay Time from High Impedance State to a Logical "0" or Logical "1"	$R_L = 10k, C_L = 50\text{ pF}$ (Figure 2) $V_{CC} = 5V, R_L = 10k$ $V_{CC} = 10V, C_L = 50\text{ pF}$ $V_{CC} = 15V$		100 55 40	250 125 90	ns ns ns
$C_{IN}$	Input Capacitance	Any Input (Note 2)		5	7.5	pF
$C_{OUT}$	TRI-STATE Output Capacitance	Any Output (Note 2)		10		pF

\*AC Parameters are guaranteed by DC correlated testing.

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. Except for "Operating Temperature Range" they are not meant to imply that the devices should be operated at these limits. The table of "Electrical Characteristics" provides conditions for actual device operation.

Note 2: Capacitance is guaranteed by periodic testing.


## Switching Time Waveforms



TL/F/6037-3

$T1 \approx T2 \approx RC, T3 \approx 0.7 RC$ , where  $R \approx 10k$  and  $C$  is external capacitor at KBM input.


FIGURE 1



TL/F/6037-4

FIGURE 2

# Block Diagram




# Truth Table


Switch Position	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19
	Y1,X1	Y1,X2	Y1,X3	Y1,X4	Y2,X1	Y2,X2	Y2,X3	Y2,X4	Y3,X1	Y3,X2	Y3,X3	Y3,X4	Y4,X1	Y4,X2	Y4,X3	Y4,X4	Y5*,X1	Y5*,X2	Y5*,X3	Y5*,X4
D	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
A	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
C	0	0	0	0	1	1	1	1	0	0	0	1	1	1	1	1	0	0	0	0
O	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	0	0	0	0
U	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1

\*Omit for MM54C922/MM74C922


## Typical Performance Characteristics




TL/F/6037-6



TL/F/6037-7




TL/F/6037-8



TL/F/6037-9


## Typical Applications

Synchronous Handshake (MM74C922)



TL/F/6037-10

Synchronous Data Entry Onto Bus (MM74C922)



TL/F/6037-11

Outputs are enabled when valid entry is made and go into TRI-STATE when key is released.

Note 3: The keyboard may be synchronously scanned by omitting the capacitor at osc. and driving osc. directly if the system clock rate is lower than 10 kHz.

## SN54122, SN54123, SN54130, SN54LS122, SN54LS123, SN74122, SN74123, SN74130, SN74LS122, SN74LS123

### RETRIGGERABLE MONOSTABLE MULTIVIBRATORS

DECEMBER 1983 - REVISED MARCH 1988

- D-C Triggered from Active-High or Active-Low Gated Logic Inputs
- Retriggerable for Very Long Output Pulses, Up to 100% Duty Cycle
- Overriding Clear Terminates Output Pulse
- '122 and 'LS122 Have Internal Timing Resistors


SN54123, SN54130, SN54LS123 . . . J OR W PACKAGE  
SN74123, SN74130 . . . N PACKAGE  
SN74LS123 . . . D OR N PACKAGE  
(TOP VIEW) (SEE NOTES 1 THRU 4)

#### Description


These d-c triggered multivibrators feature output pulse-duration control by three methods. The basic pulse time is programmed by selection of external resistance and capacitance values (see typical application data). The '122 and 'LS122 have internal timing resistors that allow the circuits to be used with only an external capacitor, if so desired. Once triggered, the basic pulse duration may be extended by retriggering the gated low-level-active (A) or high-level-active (B) inputs, or be reduced by use of the overriding clear. Figure 1 illustrates pulse control by retriggering and early clear.

The 'LS122 and 'LS123 are provided enough Schmitt hysteresis to ensure jitter-free triggering from the B input with transition rates as slow as 0.1 millivolt per nanosecond.


The  $R_{int}$  is nominal 10 k $\Omega$  for '122 and 'LS122.




SN54LS122 . . . FK PACKAGE  
(TOP VIEW) (SEE NOTES 1 THRU 4)



SN54122, SN54LS122 . . . J OR W PACKAGE  
SN74122 . . . N PACKAGE  
SN74LS122 . . . D OR N PACKAGE  
(TOP VIEW) (SEE NOTES 1 THRU 4)



SN54LS123 . . . FK PACKAGE  
(TOP VIEW) (SEE NOTES 1 THRU 4)




- NOTES:
1. An external timing capacitor may be connected between  $C_{ext}$  and  $R_{ext}/C_{ext}$  (positive).
  2. To use the internal timing resistor of '122 or 'LS122, connect  $R_{int}$  to  $V_{CC}$ .
  3. For improved pulse duration accuracy and repeatability, connect an external resistor between  $R_{ext}/C_{ext}$  and  $V_{CC}$  with  $R_{int}$  open-circuited.
  4. To obtain variable pulse durations, connect an external variable resistance between  $R_{int}$  or  $R_{ext}/C_{ext}$  and  $V_{CC}$ .

NC No internal connection

SN54122, SN54123, SN54130, SN54LS122, SN54LS123,  
 SN74122, SN74123, SN74130, SN74LS122, SN74LS123  
 RETRIGGERABLE MONOSTABLE MULTIVIBRATORS

description (continued)



NOTE: Retrigger pulses starting before  $0.22 C_{ext}$  (in picofarads) nanoseconds after the initial trigger pulse will be ignored and the output duration will remain unchanged.

FIGURE 1—TYPICAL INPUT/OUTPUT PULSES

'122, 'LS122  
 FUNCTION TABLE

CLEAR	INPUTS				OUTPUTS	
	A1	A2	B1	B2	Q	$\bar{Q}$
L	X	X	X	X	L	H
X	H	H	X	X	L <sup>†</sup>	H <sup>†</sup>
X	X	X	L	X	L <sup>†</sup>	H <sup>†</sup>
X	X	X	X	L	L <sup>†</sup>	H <sup>†</sup>
H	L	X	†	H	∩	∪
H	L	X	H	†	∩	∪
H	X	L	†	H	∩	∪
H	X	L	H	†	∩	∪
H	H	†	H	H	∩	∪
H	†	H	H	H	∩	∪
H	†	H	H	H	∩	∪
†	L	X	H	H	∩	∪
†	X	L	H	H	∩	∪

'123, '130, 'LS123  
 FUNCTION TABLE

CLEAR	INPUTS		OUTPUTS	
	A	B	Q	$\bar{Q}$
L	X	X	L	H
X	H	X	L <sup>†</sup>	H <sup>†</sup>
X	X	L	L <sup>†</sup>	H <sup>†</sup>
†	L	†	∩	∪
†	†	H	∩	∪
†	L	H	∩	∪

See explanation of function tables on page 1.  
 † These lines of the functional tables assume that the indicated steady-state conditions at the A and B inputs have been set up long enough to complete any pulse started before the set up.

## กิตติกรรมประกาศ

ปริญญาบัตรฉบับนี้เสร็จสมบูรณ์ โดยได้รับคำแนะนำ ปรีกษาเกี่ยวกับเนื้อหาของโครงการงานและข้อมูลต่างๆจาก ผศ. พลผดุง ผดุงกุล รวมถึงการใช้เครื่องมือและสถานที่ปฏิบัติงาน ทั้งยังได้รับคำปรึกษาจากพี่ๆปริญญาโท เพื่อนๆร่วมห้องโปรเจกต์และบุคคลที่เกี่ยวข้องที่ทำให้ปริญญาบัตรฉบับนี้เสร็จสมบูรณ์ลงด้วยดี ซึ่งต้องขอขอบพระคุณไว้ ณ ที่นี้ด้วย

ผู้จัดทำ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เอกสารอ้างอิง

- [1] สุเจตน์ จันทรัมย์ , “ ไมโครคอนโทรลเลอร์ชิพเดี่ยว 8051 ” , โครงการตำรา  
วิชาการวิทยาลัยมหานคร , 2535
- [2] ประเมษฐ์ ประนยานันท์ , ปิยพงศ์ เผ่าฉนิช , “ คู่มือและการประยุกต์ใช้งาน  
ไมโครคอนโทรลเลอร์ MSC-51 ” , 2536
- [3] MOTOROLA , “ HIGH-SPEED CMOS LOGIC DATA ” , 1986
- [4] TEXAS INSTRUMENT , “ The TTL Logic Data Book ” , 1988
- [5] MOTOROLA , “ OPTOELECTRONICS DEVICE DATA ” , 1989
- [6] DALLAS SEMICONDUCTOR , “ DS 1202 Serial Timekeeper Chip ” , 1991
- [7] SILA RESEARCH CO.,LTD, “ ANT 32 VERSION 3.0 EMBEDDED CONTROL  
BOARD ”