



การออกแบบวงจรรวมขนาดใหญ่มากโดยใช้ภาษาวีเอชดีแอล

(วงจรเข้ารหัสและถอดรหัสแบบการคูณประสาน)

VERY LARGE SCALE INTERGATED CIRCUIT DESIGN USING VHDL
(CONVOLUTION ENCODE AND DECODE CIRCUIT)



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาอิเล็กทรอนิกส์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2539

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้ง 038369

การออกแบบวงจรรวมขนาดใหญ่มากโดยใช้ภาษาวีเอชดีแอล
(วงจรเข้ารหัสและถอดรหัสแบบการคูณประสาน)
VERY LARGE SCALE INTERGATED CIRCUIT DESIGN USING VHDL
(CONVOLUTION ENCODE AND DECODE CIRCUIT)



ปริญญาานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2539

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโท ปีการศึกษา ๒๕๖๕

ภาควิชา อิเล็กทรอนิกส์


คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การออกวงจรรวมขนาดใหญ่มากโดยใช้ภาษาวีเอชดีแอล

(วงจรเข้ารหัสและถอดรหัสแบบการคูณประสาน)

ผู้จัดทำ

1. นาย นพดล ม่วงเฉย รหัส 36014203
2. นาย บุญช่วย ระตะไพบุลย์ รหัส 36014233


(ดร. สมศักดิ์ ชุมช่วย)

อาจารย์ที่ปรึกษา


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจรรวมขนาดใหญ่มากโดยใช้ภาษาวีเอชดีแอล
(วงจรเข้ารหัสและถอดรหัสแบบการคูณประสาน)

VERY LARGE SCALE INTERGATED CIRCUIT DESIGN USING VHDL
(CONVOLUTIONAL ENCODE AND DECODE CIRCUIT)

1. นาย นพดล ม่วงเฉย รหัส 36014203
2. นาย บุญช่วย ระตะไพบุลย์ รหัส 36014233

โครงการนี้ได้รับการตรวจสอบแล้ว พร้อมทั้งจะทำการสอบได้


อาจารย์ที่ปรึกษา
(ดร. สมศักดิ์ ชุมช่วย)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจรเข้ารหัสและถอดรหัสโดยใช้ภาษา วีเอชดีแอล

นาย นพดล ม่วงเฉย

นาย บุญช่วย รัตตะไพบูลย์

อาจารย์ สมศักดิ์ ชุมช่วย อาจารย์ที่ปรึกษา

ปีการศึกษา 2539

บทคัดย่อ

วิทยานิพนธ์ฉบับนี้เป็นการศึกษาและออกแบบวงจรเข้ารหัสและถอดรหัสในการรับส่งข้อมูลทางดิจิทัล โดยใช้หลักการของ คอลโลชันนอล โคด แบบ ซีสทีเมติกโคด เนื่องจาก ซีสทีเมติกโคด จะมีคุณสมบัติที่เป็น นอนแคสทาโรปิกโคด ซึ่งโคด ชนิดนี้เมื่อผ่านการเข้ารหัสแล้วจะไม่มีปัญหาในการหาเมตริกซ์ผกผันของเจนเนอเรเตอร์เมตริกซ์ ซึ่งจะทำได้ข้อมูลที่ถูกต้อง ยกเว้นกรณีที่เกิดความผิดพลาดในตัวข้อมูลอันเนื่องมาจากสัญญาณรบกวนอื่นๆ โดยการเข้ารหัสจะแบ่งข้อมูลที่เข้ามาให้เป็นส่วนๆ โดยแต่ละส่วนจะมีขนาด k บิต เรียกว่า อินฟอร์มชันเฟรม และเมื่อผ่านการเข้ารหัสแล้วจะได้ โคดเวิร์ดเฟรม มีขนาด n บิต โดยหลักการที่สำคัญของการเข้ารหัสจะใช้ เจนเนอเรเตอร์โพลีโนเมียล เป็นส่วนหลัก ซึ่งสามารถเขียนในรูปเมตริกซ์ $G(X) = \parallel P(X) \parallel$ และในส่วนของวงจรถอดรหัสจะสามารถถอดรหัสโดยอาศัย อินเวิร์ดเมตริกซ์ $G(X)$ เป็นตัวถอดรหัส โดยในส่วนของวงจรถอดรหัสจะสามารถตรวจจับและแก้ไขความผิดพลาดที่เกิดขึ้นในการรับส่งข้อมูล โดยอาศัยเมตริกซ์ H ในการหาซินโดรม ที่เกิดขึ้น ซึ่งจะสัมพันธ์กับ ความผิดพลาดที่เกิดกับข้อมูล

ในทางปฏิบัติเราสามารถใช้อุปกรณ์ทางดิจิทัลต่างๆ เช่น ชิพทีวีจีเอสเตอร์ เอ็กซ์คลูซีฟออร์ และเกทต่างๆ นำมาต่อรวมกันเพื่อให้เกิดคุณสมบัติของวงจรเข้ารหัสและถอดรหัส ตามที่ได้ออกแบบไว้ โดยได้มีการใช้ ซอร์พแวร์ มาช่วยในการออกแบบวงจรในระดับ เกท เพื่อให้ได้คุณสมบัติของวงจรตามต้องการ ซึ่งในโครงการฉบับนี้ได้นำภาษา วีเอชดีแอล (VHSIC Hardware Description Language) มาใช้ในการออกแบบวงจรเข้ารหัสและถอดรหัส ซึ่งภาษา วีเอชดีแอล มีความสามารถแทนการทำงานของวงจรด้วยอุปกรณ์ต่างๆ และสามารถ ซิมูเลต การทำงานของวงจรที่ออกแบบได้ จึงมีส่วนช่วยในการออกแบบวงจรดิจิทัลเป็นอย่างมาก

ซึ่งในปริญญาฉบับนี้ได้ทำการออกแบบ คอลโลชันนอล โคด แบบ ซีสทีเมติก โคด โดยจะมีขนาด (12,6) โดยในการเข้ารหัสจะมีอินพุท 1 บิต และเอาท์พุท 2 บิต และในภาคถอดรหัสจะมีการตรวจสอบข้อผิดพลาด เมื่อข้อมูลเกิดข้อผิดพลาดขึ้น โดยเราจะใช้ภาษา วีเอชดีแอล มาช่วยในการออกแบบและทดสอบการทำงานของวงจร

ENCODE DECODE CIRCUIT DESIGN USING VHDL

MR NOPPADOL MUANGCHEOY

MR BUNCHUAY RATTAPAIBOON

Dr. SOMSAK CHUMCHUAY ADVISOR

ACADEMIC YEAR 1996

ABSTRACT

This project concerns the design of Encoder and Decoder circuit for transferring digital information. Convolutional codes method is used because the systematic code had the qualification of noncatastrophic. When this code has already passed through the Encode process, it will be no problem about inverse matrix of generator in the Decoding process. These lead to the correct information encode in case of it is mistaken owing to the factors. The information will be divided into a small size in the Encode process that K_0 bit is one of each part size and we call it the information frame then it passed the Encode process to be codeword frame which is no bit size. The Encode Generator polynomial is mean by used as $G(X) = ||| P(X) |$, on the Decode side circuit can be done by using Inverse matrix $G(X)$. Decode circuit can check and solve the occurrence of information mistake by the parity matrix H to find syndrome which is related with the error pattern of information.

In practice, we can use the other digital accessory such as shift register, exclusive OR and other gates, combined together in order to get the qualification of Encoder and Decoder circuit. VHDL (VHSIC Hardware Description Language) is used in this project to design Encode and Decode. With VHDL, the design task can be simpler and design time can saved.

In this thesis, the hardware of Systematic Convolutional code is implemented. Size of the code is (12,6). VHDL language is used in designing and testing of the circuit. The encoder consists of 1 bit input and 2 bit output.

สารบัญ

	หน้าที่
บทคัดย่อ	
ABSTRACT	
บทที่ 1 บทนำ	1
บทที่ 2 หลักการทั่วไปของวงจรเข้ารหัสและถอดรหัส	3
2.1 แผนภาพ tree code และกราฟ trellis code	3
2.2 บรรยาย Polynomial ของ Convolution code	7
2.3 การตรวจสอบ Error และการหา Distance	12
2.4 การเขียนเมตริกซ์ของ Convolution code	14
2.5 ตัวอย่างของวงจร Convolution code	17
2.6 วิธีการหา Syndrome ของวงจรถอดรหัส	21
บทที่ 3 หลักการของภาษาวิเอสตี้แอล	27
3.1 ความสามารถของภาษาวิเอสตี้แอล	28
3.2 ประวัติความเป็นมาของภาษาวิเอสตี้แอล	30
3.3 หลักการสร้างโมเดลโดยภาษาวิเอสตี้แอล	31
3.4 รูปแบบพื้นฐานของภาษาวิเอสตี้แอล	37
3.5 วิธีการเขียนอธิบายในรูปแบบต่าง ๆ	41
3.6 สรุป	55
บทที่ 4 วงจร Convolutional code ที่นำมาเขียนโปรแกรม	57
4.1 ส่วนของวงจรเข้ารหัส	57
4.2 ส่วนของวงจรถอดรหัส	60
4.3 สรุปและวิจารณ์ผล	62
บทที่ 5 โปรแกรมเข้ารหัสและถอดรหัส	63
5.1 ลำดับขั้นตอนการเขียนโปรแกรม	63
5.2 ส่วนของ โปรแกรมเข้ารหัส	63
5.3 ส่วนของ โปรแกรมถอดรหัส	67
บทที่ 6 ผลการทำงานของของ โปรแกรม	71
6.1 ผลการทำงานของ โปรแกรมวงจรในส่วนเข้ารหัส	71
6.2 ผลการทำงานของ โปรแกรมวงจรถอดรหัส	72

	หน้าที่
บทที่ 7 สรุปและวิจารณ์ผลการทำงาน	76
7.1 สรุปผลการทำงานของโปรแกรมในส่วนเข้ารหัส	76
7.2 สรุปผลการทำงานของโปรแกรมในส่วนถอดรหัส	76
7.3 วิจารณ์ผลการดำเนินงาน	77
หนังสืออ้างอิง	78
กิตติกรรมประกาศ	79
ภาคผนวก	80



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

รูป	หน้าที่
รูปที่ 2.1 ตัวอย่าง shift-register ของวงจรเข้ารหัส	4
รูปที่ 2.2 แผนภาพแสดงคุณสมบัติของ tree code	5
รูปที่ 2.3 ตัวอย่าง Convolution encoder	
a) encoder สำหรับ binary ขนาด (12,6)	
b) encoder สำหรับ binary ขนาด (6,3)	6
รูปที่ 2.4 กราฟ trellis ใช้แสดงการทำงานของ convolutional code	6
รูปที่ 2.5 แผนภาพ Trellis สำหรับ (6,3) Convolutional Code	7
รูปที่ 2.6 วงจรเข้ารหัสแบบ convolutional code	8
รูปที่ 2.7 วงจรเข้ารหัสแบบ convolutional code ขนาด ($n_0 = 5, k_0 = 3$)	8
รูปที่ 2.8 ตัวอย่างวงจรเข้ารหัสด้วยอัตรา 2/3	9
รูปที่ 2.9 วงจร convolutional code แบบ systematic และมีกา รป้อนกลับขนาด (6,3)	10
รูปที่ 2.10 ตัวอย่างวงจรเข้ารหัสและถอดรหัส	11
รูปที่ 2.11 วงจรเข้ารหัสขนาด (12,9) แบบ Wyner - Ash code	19
รูปที่ 2.12 การแสดง Noncatastrophic binary convolutional coder กับค่า maximum free distance	20
รูปที่ 2.13 วงจรถอดรหัสขนาด (12,9) แบบ Wyner - Ash code	21
รูปที่ 2.14 แสดงรูปแบบของ error ขนาด (12,9) Wyner-Ash code	22
รูปที่ 2.15 วงจรถอดรหัสขนาด (6,3)	23
รูปที่ 2.16 แสดงรูปแบบ error ของ convolutional code ขนาด (6,3)	23
รูปที่ 2.17 แสดงรูปแบบ error ของ convolutional code ขนาด (12,6)	24
รูปที่ 2.18 วงจรถอดรหัสขนาด (12,6)	25
รูปที่ 2.19 ตัวอย่างวงจรถอดรหัสขนาด (12,6)	26
รูปที่ 3.1 การแบ่งย่อยในระดับราบของการออกแบบฮาร์ดแวร์	32
รูปที่ 3.2 ฮาร์ดแวร์โมดูลซึ่งสร้างจากการบล็อกของ VHDL	33
รูปที่ 3.3 การแบ่งแบบ Hierarchy ของ VHDL Shifter Description	34
รูปที่ 3.4 Applying Abstraction to a ROM Discription	35
รูปที่ 3.5 การซ่อนรายละเอียดที่ไม่จำเป็นของระดับ NAND เกท	36
รูปที่ 3.6 แสดงพอร์ท In และ Out ของ NAND เกท	38

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป	หน้าที่
รูปที่ 3.7 การใช้ชื่อ Entity Declaration Architecture Body	39
รูปที่ 3.8 หลายArchitecture Body สำหรับหนึ่ง Entity Declaration	40
รูปที่ 3.9 สัญลักษณ์แสดงสองอินพุทมัลติเพล็กซ์เซอร์	42
รูปที่ 3.10 การออกแบบ Hierachy ใน Schematic Editor ของ มัลติเพล็กซ์เซอร์	42
รูปที่ 3.11 แสดงระดับเกทของสองอินพุทมัลติเพล็กซ์เซอร์	43
รูปที่ 3.12 ตัวอย่างโปรแกรมของ Structural Description สำหรับ มัลติเพล็กซ์เซอร์	44
รูปที่ 3.13 สองอินพุทมัลติเพล็กซ์เซอร์ซึ่งมี Structural Description ที่เกี่ยวข้องกัน	45
รูปที่ 3.14 ตัวอย่างโปรแกรมของ Behavioral Description สำหรับ มัลติเพล็กซ์เซอร์	47
รูปที่ 3.15 ตัวอย่างโปรแกรมของ Behavioral Description สำหรับ filter	50
รูปที่ 3.16 เปรียบเทียบตัวอย่างมัลติเพล็กซ์เซอร์แบบ Stratural และ Behaviorral Description	51
รูปที่ 3.17 ตัวอย่างโปรแกรมของ Data Flow Description ของมัล ติเพล็กซ์เซอร์	53
รูปที่ 3.18 เปรียบเทียบตัวอย่าง Shifter แบบ Behavioral และ Data Flow Descreption	55
รูปที่ 4.1 รูปวงจรถ่ายรหัสแบบ convolutional code	57
รูปที่ 4.2 รูปวงจรถอดรหัสที่สามารถตรวจจับและแก้ไข error ได้	60
รูปที่ 4.3 รูปแสดงการแก้ไขข้อผิดพลาดของวงจรถอดรหัส	61

รูป	หน้าที่
รูปที่ 5.1 แผนภาพลำดับชั้นการเขียนโปรแกรม	64
รูปที่ 5.2 แผนภาพของโปรแกรม d_ff2	65
รูปที่ 5.3 แผนภาพของโปรแกรม d_ff3	65
รูปที่ 5.4 แผนภาพของโปรแกรม s_reg5	65
รูปที่ 5.5 แผนภาพของโปรแกรม st_out	66
รูปที่ 5.6 แสดงแผนภาพของโปรแกรมที่ใช้ในการเข้ารหัส	66
รูปที่ 5.7 แผนภาพแสดงลำดับชั้นของโปรแกรมถอดรหัส	67
รูปที่ 5.8 แผนภาพของโปรแกรม s_in	68
รูปที่ 5.9 แผนภาพของโปรแกรม de_c2	68
รูปที่ 5.10 แผนภาพของโปรแกรมcheck_er2	69
รูปที่ 5.11 แผนภาพแสดงโปรแกรม decode1	70
รูปที่ 6.1 กราฟแสดงการทำงานของการทำงานของการเข้ารหัสและถอดรหัสโดยไม่มีข้อผิดพลาดเกิดขึ้นในระหว่างการส่งสัญญาณ	74
รูปที่ 6.2 กราฟแสดงการทำงานของการทำงานของการเข้ารหัสและถอดรหัสโดยที่ เกิดข้อผิดพลาดขึ้นในระหว่างการส่งสัญญาณ	75

บทที่ 1

บทนำ

ปริญญาโทฉบับนี้นำเสนอการออกแบบวงจรเข้ารหัสและถอดรหัสด้วยภาษาวีเอชดีแอล โดยใช้คอมพิวเตอร์ช่วยในการออกแบบ โดยหลักการออกแบบวงจรเข้ารหัสและถอดรหัสที่ได้ศึกษาเป็นรหัสแบบ คอนโวลูชัน โคค (Convolution Code) ชนิดซีสทีเมติก โคค (Systematic Code) ซึ่งเป็นรหัสที่นิยมใช้กันทั่วไป โดยส่วนข้อมูลเข้าจะเรียกว่าอินฟอร์เมชันเฟรม (Information Frame) และเมื่อผ่านการเข้ารหัสแล้วจะได้สัญญาณออกที่เรียกว่า โคคเวิร์ดเฟรม (Codeword Frame) โดยส่วนสำคัญที่ใช้ในการเข้ารหัส คือ เจเนอเรเตอร์โพลีโนเมียล (Generator Polynomial) และเราจะใช้อินเวอร์เมตริกซ์ของเจเนอเรเตอร์เมตริกซ์ในการถอดรหัสที่ได้จากวงจรเข้ารหัส

ในการออกแบบวงจรเข้ารหัสและถอดรหัสที่ใช้ภาษาวีเอชดีแอลเป็นการออกแบบในแนวใหม่ซึ่งสะดวกรวดเร็วและมีประสิทธิภาพ ภาษาวีเอชดีแอลเป็นภาษาบรรยายการทำงานของฮาร์ดแวร์เพื่อใช้อธิบายการทำงานของวงจรดิจิทัลตัวภาษานั้นประกอบไปด้วยรายละเอียดและส่วนประกอบต่างๆ ซึ่งใช้อธิบายพฤติกรรม (Behavioral) หรือโครงสร้าง (Structural) ของระบบ โดยพิจารณาถึงฐานเวลา (Timing) ของระบบเป็นหลักเนื่องจากว่าระบบที่เราจะออกแบบโดยวีเอชดีแอลนั้น ผู้ออกแบบไม่จำเป็นต้องรู้ถึงวงจรภายในว่ามีอะไรต่อกันอย่างไรบ้าง เพียงแต่กำหนดอินพุต เอาท์พุต และฟังก์ชันการทำงานของระบบเขียนเป็นโปรแกรมแสดงการไหลของข้อมูล (Dataflow) การทำงานของระบบหรือโครงสร้างของระบบขึ้นมา จากนั้นก็ทำการคอมไพล์และซิมูเลชันโมเดลที่ออกแบบมาเพื่อทำการวิเคราะห์หาค่าฟังก์ชันฐานเวลาของระบบว่าตรงตามต้องการหรือไม่ ถ้ามีการแก้ไขอย่างไรก็ทำการแก้ไขซอร์สโคด (Source code) ใหม่แล้วทำการคอมไพล์และซิมูเลชันซ้ำๆ จนกว่าจะได้โมเดลที่มีฐานเวลาของระบบตามต้องการ ซึ่งมีความง่ายและสะดวกรวดเร็วกว่าเมื่อก่อนมากเพราะไม่ต้องเสียเวลากับการสร้างวงจรทางฮาร์ดแวร์จริงๆ ขึ้นมาทดสอบ ซึ่งทำให้เสียเวลาและค่าใช้จ่ายสูง โมเดลที่ออกแบบโดยใช้วีเอชดีแอลสามารถทำการสังเคราะห์ (Synthesis) เพื่อให้ได้ซีเมติกโคอะแกรม (Schematic Diagram) และเอาไปสร้างเป็นวงจรจริงๆ ได้ โดยอาจนำเอาไปสร้างเป็นแอปพลิเคชัน (Application Specific Integrated circuit) หรือนำไปเบิร์น (Burn) ลงอีพีเอสดี หรือเอฟพีจีเอ เพื่อนำไปใช้งานจริงต่อไป ประโยชน์ของภาษาวีเอชดีแอลใช้กันมากในการออกแบบชิปเอเอสไอซี หรือออกแบบไมโครโปรเซสเซอร์ โดยมีซอฟต์แวร์หลายตัวสนับสนุนตั้งแต่การคอมไพล์, ซิมูเลชัน, การสังเคราะห์ เช่น เมนเตอร์กราฟิก (Mentor Graphic), วิวลोजิก (Viewlogic) ประกอบกับคอมพิวเตอร์ระดับเวอร์กิสเตชันที่มีระบบกราฟิกที่ดีและการประมวลผลด้วยความเร็วสูงในปัจจุบัน ทำให้การออกแบบทุกขั้นตอนเป็นไปอย่างรวดเร็วและมีประสิทธิภาพ ซอฟต์แวร์ซีเออี (CAE) ที่ใช้ในการพัฒนาโครงการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นี้ขึ้นมาคือ วิวลอจิก (View Logic) ตั้งแต่การเขียนซอสโคด การคอมไพล์วีเอชดีแอลซอสโคด การทดสอบฟังก์ชันการทำงาน การจำลองการทำงานตรวจสอบความถูกต้องของวงจร เมื่อได้ซอสโคดที่สมบูรณ์ของโมเดลแล้วสามารถนำไปทำการแปลงซอสโคดให้อยู่ในรูปแบบซิมเทคโคอะแกรม (Schematic diagram) โครงการนี้ได้ทดลองทำการออกแบบวงจรเข้ารหัสถอดรหัสข้อมูล โดยใช้อัลกอริทึมดีเอส (Data Encryption Standard's Algorithm) ซึ่งเป็นอัลกอริทึมการเข้ารหัสและถอดรหัสที่ใช้กันเป็นมาตรฐานสากลและมีความปลอดภัยสูง โดยผลที่ออกมานั้น สามารถนำมาใช้งานได้จริง ในการออกแบบวงจรเข้ารหัสและถอดรหัสโดยใช้ภาษาวีเอชดีแอลนั้น ผู้จัดทำของยอมรับว่า ยังมีข้อผิดพลาดหลายประการในรายงานนี้ ซึ่งผู้จัดทำยินดีรับคำติชมและจะปรับปรุงแก้ไขให้ดีขึ้นต่อไป หวังว่ารายงานฉบับนี้จะเป็นประโยชน์ต่อท่านผู้ที่สนใจเพื่อเป็นแนวทางการศึกษาการเข้ารหัสและถอดรหัสโดยใช้ภาษาวีเอชดีแอลต่อไป

ผู้จัดทำ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

หลักการทั่วไปของวงจรเข้ารหัสและถอดรหัส

ในปัจจุบันระบบการสื่อสารจำเป็นต้องมีการออกแบบการส่งข้อมูล ด้วยอัตราความเร็วสูง โดยในบางครั้งมีความจำเป็นต้องใช้ถึงขนาดเป็นล้านบิตต่อวินาที รวมทั้งยังต้องการระบบการตรวจสอบข้อมูล เพื่อกันความผิดพลาดของข้อมูล และระบบ จึงได้มีการนำ block code เข้ามาใช้ โดยมี K เป็นสัญลักษณ์แทนข้อมูลที่เข้ามาใน blocks และหลังจากผ่านการเข้ารหัสก็จะได้ n ซึ่งแทนสัญลักษณ์ของ code word

โดยทั่วไปหลักการเข้ารหัสจะอาศัยการแบ่งข้อมูลให้มีขนาดเล็กลง เป็นขนาด K_0 ซึ่งเราจะเรียกว่า information frames ซึ่งจะถูกนำไปเข้ารหัสให้เป็น code frame ที่มีความยาว n_0 โดยที่ information frame 1 ตัว จะให้ code word frame ออกมา 1 ตัว เช่นกัน จากกระบวนการทั้งหมดก็จะรวมกันเรียกว่า encoding procedure และ code ที่ได้รับเราจะเรียกว่า tree code ซึ่ง tree code ที่เราจะกล่าวถึง คือ convolutional code ซึ่งเป็น tree code ที่มีคุณสมบัติ ของ linearity, Time invariance ซึ่งหัวข้อแรกที่จะกล่าวถึง คือ หลักการของ tree code โดยทั่วไปแต่จุดประสงค์หลักของเราคือ Convolutional code ซึ่งเป็นกรณีพิเศษของ tree code


2.1 แผนภาพ tree code และกราฟ trellis code

จากที่กล่าวมาข้างต้น ส่วนประกอบหลักของ tree code คือ shifted-register ดังรูปที่ 1 โดยข้อมูลจะเริ่มต้น shifted เข้ามาที่เวลา 0 และจะ shifted ต่อไปเรื่อยๆ และลำดับข้อมูล จะถูกแยกเป็นส่วนๆ และแทนด้วย K_0 โดยจะเรียก K_0 ว่า information frame และตัววงจรรหัสจะสามารถเก็บข้อมูลได้ m frame และในแต่ละช่วงเวลาข้อมูลใหม่จะถูก shifted เข้ามาใน shifted-register และข้อมูลตัวเก่าจะถูก shifted ออกไป

จากข้อมูลที่เข้ามาและ m frame ที่ถูกเก็บไว้ วงจรเข้ารหัสจะนำมาคำนวณ หลังจากการคำนวณ จะได้ code word 1 frame ที่แทนด้วยสัญลักษณ์ n_0 และ code word frame นี้จะถูก shift ออกจากวงจรเข้ารหัสเมื่อข้อมูล frame ใหม่เข้ามา และเมื่อเสร็จ กระบวนการต่างๆ ก็จะได้ code word n_0 สำหรับแต่ละข้อมูล k_0

code word ที่ได้มาซึ่งเป็นผลมาจากลำดับของ input ซึ่งเราเรียก (n_0, k_0) tree code โดยใช้สัญลักษณ์ $R = k_0/n_0$ แทน Rate ของ tree code

กำหนดให้ $v = mk_0$ ซึ่งจะถูกใช้ในการบรรยาย convolutional code ซึ่งเราเรียกว่า Constraint length ซึ่งเราจะกล่าวถึงอีกครั้ง จากวงจร Encoder รูปที่ 1 เราจะได้ $k_0 = 3, n_0 = 5, v = 21$



รูปที่ 2.1 ตัวอย่าง shift-register ของวงจรเข้ารหัส

ต่อไปนี้จะเป็นส่วนที่จำเป็นต่อกล่าวถึงใน tree code คือ k และ n โดย

$$k = (n+1) k_0 \text{ เรียกว่า wordlength}$$

$$n = (m+1) n_0 \text{ เรียกว่า blocklength}$$

และจากรูปที่ 1 เราจะได้ blocklength คือ 40 ซึ่ง block length ตัวนี้ก็คือ code word ซึ่งเป็นผลมาจาก single information frame แต่ใน tree code มักนิยามที่จะกล่าวถึงเฉพาะ (n_0, k_0)

ใน tree code จะประกอบไปด้วยคุณสมบัติที่สำคัญ 4 ข้อดังต่อไปนี้

1. Finite Constraint length ค่า Constraint length อาจจะมีค่าจำกัดหรือไม่จำกัดก็ได้ แต่ในทางปฏิบัติ tree code มักจะมี Constraint length เป็นค่าจำกัดแต่ถ้ากล่าวถึงในทางทฤษฎีค่า Constraint length มักจะมีค่าไม่จำกัด อย่างไรก็ตาม (n_0, k_0) tree code ที่มี Constraint length เป็นค่าจำกัด v , wordlength k และ block length n อาจเขียนในรูป (n, k) ซึ่งเรียกว่า trellis code

2. Time invariance คือถ้ามี input 2 input ที่แตกต่างกันเข้ามาในช่วงเวลา frame เดียวกันก็จะได้ code word ออกมาในช่วงเวลาเดียวกัน


3. linearity คือ ถ้ามี input 2 ตัว ที่มีคุณสมบัติการรวมเป็นเชิงเส้นก็จะได้ code word ที่มีคุณสมบัติเป็นเชิงเส้นตาม input เช่นถ้า d_1, d_2 เป็น input และมี code word เป็น $G(d_1), G(d_2)$ แต่ถ้า input เป็น $ad_1 + ad_2$ ก็จะได้ code word เป็น $G(ad_1 + ad_2) = aG(d_1) + bG(d_2)$

4. Systematic คือ การที่แต่ละ bit ของ information frame จะปรากฏที่ k_0 bit แรกของ code word frame

นิยาม ถ้ามี (n_0, k_0) tree code ที่มีคุณสมบัติ linear, time invariant และมี wordlength ที่มีความยาวจำกัด $k = (m + 1) k_0$ ซึ่งเราจะเรียกว่า (n, k) Convolution code และถ้า (n, k) Convolution code มีคุณสมบัติ Systematic Convolution code


นิยาม ถ้า (h_0, k_0) tree code มีคุณสมบัติ time invariant และ Finite wordlength k เราจะเรียก (n, k) sliding block code และมีคุณสมบัติ linear ก็จะเรียกว่า linear Sliding block

จากรูปที่ 2 จะแสดงถึงความสัมพันธ์กันระหว่างแบบต่าง ๆ ของ tree code ที่เป็นไปได้และรูปที่ 3 จะแสดงถึง ตัวอย่างของ encoder 2 แบบที่มีความแตกต่างกันของ Convolution code แต่ในทั้งสองแบบจะมีค่า $n_0 = 2, k_0 = 1$ เหมือนกัน จากรูป 3a จะเป็น encoder แบบ Systematic Convolution code ขนาด $(12, 6)$ ที่มีค่า constraint length เท่ากับ 5 รูปที่ 3b เป็น encoder แบบ nonsystematic convolution code ขนาด $(6, 3)$ และมี Constraint length เท่ากับ 2 และในทั้งสองกรณีเมื่อมี input เข้ามาผ่านการเข้ารหัสก็จะได้ output ออกมาในแต่ละ clock time โดย output จะเก็บไว้ใน buffer ขนาด 2 bit




รูปที่ 2.2 แผนภาพแสดงคุณสมบัติของ tree code

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2 ตัวอย่าง convolution encoders a) encoder สำหรับ binary ขนาด (12,6)
 b) encoder สำหรับ binary ขนาด (6,3)

Convolution code และ trellis code สามารถบรรยายการทำงานในลักษณะกราฟได้ ซึ่งกราฟนี้ จะเรียกว่า trellis ซึ่งกราฟจะมีลักษณะเป็น code บนตาราง พื้นผิว และด้านขวาของกราฟจะเป็นลักษณะ Semi-infinte และ จำนวนของ code ในแต่ละ column จะมีจำนวนจำกัด ซึ่งลักษณะของกราฟจะแตก เป็นสาขาเชื่อมต่อกันระหว่าง code ของ column กับ code ในอีก Column หนึ่ง



รูปที่ 2.4 กราฟ trellis ใช้แสดงการทำงานของ convolutional code

จากรูปที่ 4 จะเป็นตัวอย่างของ graph trellise สำหรับ binary code และรูปที่ 5 จะแสดง trellise ของตัวอย่างในรูปที่ 3b ซึ่งเป็นตารางที่ใช้ในการ encoder และ node ในแต่ละ column ของ trellise จะ แทน q state ซึ่งสมมติให้เป็น shift-register และจุดย่อยใน column จะแทน set ของสถานะแต่ละเวลา



รูปที่ 2.5 แผนภาพ trellis สำหรับ (6,3) convolutional code

ฉะนั้นในแต่ละ trellis จะแทน Convolution code ได้โดยทางผ่านต่าง ๆ จากซ้ายไปขวา ซึ่งใช้แทนค่า code word

2.2 บรรยาย Polynomial ของ convolutional code

$(m+1)k_0$ convolutional code และ constraint length $v = mk_0$ จะสามารถ encode ได้โดย n_0 set ของ Finite-impulse-response (FIR) Filters และในแต่ละ set จะประกอบด้วย k_0 FIR filters โดยจะมีอัตราการไหลของ input เป็น K_0 bit/time และจะมี output ส่งออกในอัตรา n_0 bit/time จากรูปที่ 6 จะแสดง encoder สำหรับ binary Convolution code ซึ่งมีขนาด $n_0 = 5$, $k_0 = 1$ ซึ่ง encoder จะประกอบด้วยแถวของ Litter รวมทั้ง output timing buffer สำหรับ binary convolutional code ขนาด $n_0 = 5$, $k_0 = 3$ โดยที่ input buffer จะต้องเข้ากับ input rate และ Filter rate

FIR แต่ละตัวจะใช้แทน Polynomial ที่มี degree มากที่สุดไม่เกิน m และถ้า input สามารถเขียนในรูปผลคูณของ Polynomial ได้ซึ่งในที่นี้ encoder ของ Convolutional code สามารถแทนได้ด้วย Polynomial ฉะนั้น code word ของมันสามารถแทนได้ด้วย Polynomial ได้เช่นเดียวกัน และ Polynomial ของ filter จะถูกเรียกว่า generator polynomial ซึ่ง generator polynomial จะมี degree มากที่สุดเท่ากับ m

ในทางตรงข้าม ถ้าเป็น block code จะมี generator polynomial เพียงตัวเดียวแต่ถ้าเป็น Convolutional code จะต้องการ generator polynomial หลายตัว ซึ่งเมื่อรวมกันแล้วจะมีขนาดเท่า $k_0 n_0$ Polynomials

กำหนดให้ $g_{ij}(x)$ โดยที่ $i = 1, 2, \dots, k_0$ และ $j = 1, 2, \dots, n_0$ เป็น set ของ generator Polynomial เราจะสามารถนำมาเขียนในรูปของ Matrix ที่มีขนาด $k_0 \times n_0$

$$G(x) = [g_{ij}(x)]$$

โดยที่ k_0 มีค่ามากกว่า 1 เสมอ

ตัวอย่าง จากรูปที่ 3 เราสามารถหา Matrix ของ generator polynomial ได้คือ

$$G(x) = [1 \ x^5 + x^3 + 1] \text{ และ}$$

$$G(x) = [x^2 + x + 1 \ x^2 + 1]$$


นิยาม ถ้ามี matrix ของ generator polynomial $[g_{ij}(x)]$ เราสามารถหา Constraint length ของ

Convolutional code ได้เป็น

$$v = \sum_{i=1}^{k_0} \max [\deg g_{ij}(X)] \text{ และ}$$

$$\text{word length } k = k_0 \max [\deg g_{ij}(x) + 1]$$

$$\text{block length } n = n_0 \max [\deg g_{ij}(x) + 1]$$



รูปที่ 2.8 ตัวอย่างวงจรเข้ารหัสด้วยอัตรา 2/3

ตัวอย่าง จากรูปที่ 8 Convolutional code ซึ่งสามารถหาค่า v, k และ n ดังนี้

รูป 8a จะมีค่า $v = 3, k = 6$ และ $n = 9$

8b จะมีค่า $v = 4, k = 6$ และ $n = 9$

ถ้าเราพิจารณา input frame k_0 เข้ามาในลักษณะ ขนาน และ

พิจารณาลำดับของinput frame k_0 ที่เข้ามาขนานกันซึ่งเราสามารถแทนโดย k_0 information polynomial

$d_i(X)$ โดยที่ $i = 1, 2, \dots, k_0$ หรือ แสดงในลักษณะ ของ vector Polynomials

$$d(X) = [d_1(X), d_2(X), \dots, d_{k_0}(X)]$$

ในลักษณะเดียวกัน output code word สามารถแทนได้ด้วย n_0 code word polynomial $C_j(X)$

โดยที่ $j = 1, 2, \dots, n_0$ หรือแทนในลักษณะ Vector ดังนี้

$$C(X) = [C_j(X)] = [C_1(X), C_2(X), \dots, C_{n_0}(X)]$$

และสามารถเขียน $C(X)$ เมื่อเสร็จการ encoding ได้ดังนี้

$$C(X) = d(X) G(X) \text{ หรือ}$$

$$C_j(X) = \sum_i d_i(X) g_{ij}(X)$$


A parity - check - polynomial matrix $H(X)$ เป็นเมตริกซ์ที่มีขนาด $(n_0 - k_0) \times n_0$ ซึ่งเราสามารถหารูป $H(X)$ ที่เหมาะสมคือ

$$G(X) H(X)^T = 0$$

Syndrome - polynomial vector ซึ่งเราสามารถเขียนได้ดังนี้

$$S(X) = V(X) H(X)^T \text{ โดยที่ } s(X) \text{ จะมีแถวเวกเตอร์ เป็น } (n_0 - k_0) \text{ แถว}$$

สำหรับในกรณีของ Systematic encoder เราสามารถเขียน generator - polynomial ในรูปเมตริกซ์ได้เป็น $G(X) = [I_p(x)]$



รูปที่ 2.9 วงจร convolutional code แบบ systematic และมีการป้อนกลับขนาด (6,3)

เมื่อ I มีขนาด $k_0 - k_0$ เป็นเมตริกซ์เอกลักษณ์

$p(X)$ มีขนาด $k_0 \times (n_0 - k_0)$ เป็นเมตริกซ์ของ Polynomial

และ parity - check - polynomial ของ Systematic convolutional code เราสามารถเขียนได้เช่นเดียวกัน คือ $H(X) = [-p(X)^T \quad I]$

เมื่อเมตริกซ์ I มีขนาด $(n_0 - k_0) \times (n_0 - k_0)$

สำหรับ $H(X)$ ของ systematic convolutional code สามารถตรวจเช็คได้เช่นเดียวกันคือ $G(X) H(X)^T = 0$

เรามักจะให้ความสำคัญกับ systematic encoder มากกว่า systematic convolutional code เพราะเหตุที่ systematic encoder มีความเหมาะสมมากกว่า จากการที่เราสามารถมองเห็น และอ่าน information ได้โดยตรงถ้าหาก ไม่มี error ใดๆ เกิดขึ้น ซึ่งมัน block code ไม่สามารถทำได้ อย่างไรก็ตาม Convolutional code ทุกตัว ก็ไม่จำเป็นต้องเป็น Systematic Convolutional code และในบางครั้ง nonsystematic Convolutional code ก็อาจมีคุณสมบัติตรงที่สามารถประหยัดโครงสร้างได้ดีกว่า systematic Convolutional code และจากเหตุผลที่ code word ใดๆ ที่ไม่ผ่านการเข้ารหัสโดยวิธี Systematic ก็จะทำให้ code word ไม่สามารถอ่าน formation นั้นได้โดยตรงฉะนั้นเราจะต้องออกแบบ

ให้การเข้ารหัสนั้นจะต้องทำให้ได้มา formation กลับมาอย่างถูกต้อง โดยปราศจาก error ซึ่งสามารถทำได้โดยให้ encoder เหล่านั้นเป็น feed forward โดยการให้ polynomial มีการ feedback กลับเข้ามาในวงจรดังตัวอย่างในรูปที่ 9 ซึ่งจะกลายเป็น Systematic feedback encoder เช่นเดียวกับในรูปที่ 5

ต่อไปนี้จะชี้ให้เห็นความสำคัญในกรณีที่ $k_0 = 1$ ซึ่งเราจะเห็นว่าเมื่อ $k_0 = 1$ เราสามารถเขียน

$$G(X) = [g_1(X)g_2(X)...g_{n_0}(X)]$$


และ $C_j(X) = d(X)g_j(X)$ เมื่อ $j = 1, 2, \dots, k_0$

นิยาม Convolutional code ซึ่ง generator polynomial $g_1(X), g_2(X), \dots, g_{n_0}(X)$ ที่เหมาะสมจะเขียนในรูป $GCD [g_1(X), g_2(X), \dots, g_{n_0}(X)] = x^9$ ได้ [GCD คือตัวหารร่วมมาก] โดยที่ a บางค่าเท่านั้น จะถูกเรียกว่า noncatastrophic Convolutional นอกนั้นจะถูกเรียกว่า Catastrophic Convolutional code

ถ้าหาก $x^y + 1$ เราจะเรียกว่าก่อให้เกิดการสูญเสียขึ้น เพราะถ้า $x^y \neq 1$ มันจะเกิดการ delay ขึ้นใน filter

สำหรับ noncatastrophic Convolutional code สามารถถอดรหัสโดยปราศจาก error ได้โดยวิธี Euclidean algorithm ซึ่งจะมี polynomial เป็น $a_1(X), \dots, a_{n_0}(X)$ กับ $a_1(X)g_1(X) + \dots + a_{n_0}(X)g_{n_0}(X) = 1$

ดังนั้นถ้าเรามี $d(X)$ เป็น data polynomial เราสามารถ encoded ได้โดย $C_1(X) = d(X)g_1(X)$ เมื่อ $j = 1, 2, \dots, n_0$ และเราสามารถ decoded กลับมาได้โดย $d(X) = a_1(X)c_1(X) + \dots + a_{n_0}(X)c_{n_0}(X)$



รูปที่ 2.10 ตัวอย่างวงจรเข้ารหัสและถอดรหัส

ตัวอย่าง จากรูปที่ 10 data polynomial จะเข้ามาภายในวงจรจากทางซ้าย และข้อมูลจะออกไปทางขยาย วงจร โดยที่จุด a และ b จะเป็นจุดที่มีอัตรากรรม bit ซึ่งในตัวอย่างนี้จะมีอัตรากรรม bit เท่ากับ 1/2 และในบางครั้งจุดนี้ จะถูกใช้ในการหาและตรวจสอบ error ต่างๆ ซึ่งจะทำให้ code มีคุณภาพดีขึ้น

ถ้าจะพูดถึง Convolutional code ที่ดีเราก็มักจะพูดถึงความสัมพันธ์ของ generator polynomial ที่ดีก่อน ซึ่งจะยากมากในการสร้างความสัมพันธ์ดังกล่าว โดยเฉพาะวิธีการที่เราจะทำอย่างไร ให้นั้น สามารถให้วงจรตรวจสอบ error ที่ดีได้

โดยทั่วไป k_0 มักจะมีค่ามากกว่า 1 ซึ่งใน noncatastrophic code จะถูกเขียนอยู่ในรูป (n_0) ซึ่งแตกต่างจากรูปเมตริกซ์ย่อย $k_0 \times k_0$ ของ $G(X)$ และจะถูกชี้แสดงโดยเมตริกซ์เอกลักษณ์ I ถ้ากำหนดให้ $I(X)$ เป็น determinant ของ $I (k_0 \times k_0)$

นิยาม Convolutional code ที่มี Generator - polynomial matrix $G(X)$ ที่มี determinant

$I(X)$ โดยที่ $I = I \dots ()$ โดยที่จะมีรูปที่เหมาะสมคือ

$$\text{GCD} [I(X) I = I \dots () = x^a]$$

โดยแท้จริงแล้ว noncatastrophic code สามารถเขียน matrix of polynomial $(n_0 \times k_0) G^*(X)$

ได้โดย $G^*(X) G(X) = x^a I$

เมื่อ I มีขนาด $k_0 \times k_0$ เป็นเมตริกซ์เอกลักษณ์ และ x^a จะใช้แทนค่า delay ที่ถูก fixed เอาไว้ซึ่งจะยากมากในการหา $G^*(X)$ และในทางปฏิบัติก็ไม่นิยมทำกัน แต่ถ้าเราใช้วิธี systematic code ก็จะได้ตามนิยามข้างบนและจะมีคุณสมบัติเป็น noncatastrophic เสมอด้วย

2.3 การตรวจสอบ error และการหา distance

ทุกๆ ครั้งเมื่อ Convolutional code ผ่านเข้าทาง channel ต่างๆ ก็มักจะทำให้เกิด error ขึ้นในขณะนั้นเสมอ ดังนั้นวงจร decode ซึ่งควรที่จะตรวจสอบ error เหล่านั้นได้ โดยทำจาก Codeword ที่ได้มา แต่วงจร decoded ก็จะสามารถจดจำส่วนที่ error ได้เพียงบางส่วนในช่วงเวลาหนึ่งๆ เท่านั้นถึงแม้ว่า Codeword จะมีความยาวมากก็ตาม และการตัดสินใจของ decode ก็จะทำกับส่วนของ code word ที่มีขนาดจำกัด เท่านั้น แต่จริงๆ แล้ว โครงสร้างของ code ไม่มีวิธีการที่จะแยกออกเป็นส่วนๆ ได้ ดังนั้นเราจะใช้ประโยชน์ของ information ที่ decoded ไม่จำเป็นต้องใช้แทน

โดยทั่วไปในการศึกษาเกี่ยวกับการตรวจสอบ error ของ decoded นั้นมักนิยมที่จะกล่าวถึงเฉพาะใน first frame เท่านั้น ซึ่งถ้า frame แรกสามารถแก้ไข error และสามารถ decode ได้ซึ่งจะทำให้เราได้ information ของ first frame และจากการที่ได้ information บางส่วนจาก codeword frame ซึ่งสามารถคำนวณและดึงออกจาก Code word หลักได้นั้น ก็จะทำให้ Second code word frame ถูก

คำนวณ และหาออกมาได้เหมือนใน first frame ซึ่งถ้าเราคิดต่อไปว่าถ้า first j frame ประสบผลสำเร็จในการแก้ไข error ขณะเดียวกันการ decode ของ (j+1) frame ก็จะเป็นปัญหาเช่นเดียวกันดังใน first frame ซึ่งก็มีหลายวิธีด้วยกันที่ decode จะสามารถทำได้สำหรับวิธีที่ใส่ information เข้าใน error ในบาง frame นั้นจะถูกเรียกว่า feedback procedure

วิธีการ decode อื่นๆ ก็จะทำคำนวณและจัดรูปแบบเพื่อให้มีคุณสมบัติที่ง่ายขึ้น ส่วนมากแล้วโอกาส first frame ของ code word จะไม่สามารถแก้ไข error ได้ก็เป็นเพราะ มี error เกิดขึ้นมากเกินไป ซึ่งในบางครั้ง decode error ใน infinite number ของ error ใน code word ซึ่งหลักวิธีนี้จะเรียกว่า error propagation

การที่มี error propagation ประจำตัว ในวิธีการของ decoding algorithm ซึ่งในกรณีนี้จะเรียกว่า ordinary error propagation ซึ่งจะเกิดขึ้นประจำใน Castastrophic generator polyhomial และจะเรียกว่า castastrophic error propagation ซึ่งคุณสมบัตินี้ในการออกแบบอาจที่จะหลีกเลี่ยงได้ ถ้าเป็นไปได้

สำหรับวิธีที่ decoder สามารถ store ได้ นั้นจะเรียกว่า decoding window width โดยทั่วไป ถ้าเราพยายามตรวจสอบ error ที่เป็นไปได้ ในขณะเดียวกันก็สามารถทำได้ดีขึ้นโดย การเพิ่ม decoding - window width แต่เหตุการณ์ที่มาถึงจุดนี้จะถูกทำให้กลับไปมีขนาดลดลง ฉะนั้น decoding - window width จึงควรที่จะมีขนาดใหญ่เท่ากับ blocklength n และบ่อยๆ ที่ต้องใช้เวลาหลายๆ

Convolution code มีวิธีที่สั้นๆ มากมาย เมื่อพิจารณาความยาวเริ่มต้นของ code word ที่มีระยะสั้นๆ ซึ่งตัวระยะทางนี้จะถูกกำหนดว่า ถ้าทั้งสอง code word ถูก decode อยู่ใน first information เดียวกัน ขณะนั้นเองตัวมันจะถูกพิจารณาเหมือนกัน

นิยาม I^{th} minimum distance d_j^* ของ Convolutional code มีขนาดเล็กที่สุดข้อควรระวังคือ ระยะทางระหว่าง 2 code word เดิมในส่วน j frame ซึ่งไม่ถูกยอมรับใน frame เดิมถ้า I เท่ากับ $m + 1$ ซึ่งในขณะนี้จะเรียกว่า minimum distance และแทนด้วย d^* และลำดับ d_1^*, d_2^*, d_3^* จะถูกเรียกว่า distance profile ของ Convolutional code

ถ้าเราสมมติ Convolutional code มี I^{th} minimum distance d_I^* และจะมี error ที่เหมาะสม t จะเขียนได้ว่า

$$2t + 1 < d_I^*$$

ซึ่งสามารถเกิดขึ้นได้ใน first j frame ขณะเดียวกัน first frame จะสามารถแก้ไข error ได้ ในทางปฏิบัติจะให้ $I = m + 1$; the minimum distance d_I^* ของ Code word เท่ากับ d_{m+t}^* ซึ่งค่า f ที่เหมาะสมคือ

$$2t + 1 \leq d^*$$

และ code จะสามารถถูกแก้ไข error ใน first frame ได้ถ้าเกิด error ขึ้นมากที่สุด t ตัว ใน first block length ซึ่งจะเรียกว่า t -error-correcting convolutional code

นิยาม free distance ของ Convolutional code L ถูกเขียนเป็น d_m

$$= \min d_T \text{ ซึ่งผลก็คือ } d_{m+1} < d_{m+2} < \dots < d_m$$

นิยาม free length n ของ Convolutional code เป็นความยาวของส่วน

ที่ไม่เป็นศูนย์ของส่วนที่มีน้ำหนักน้อยที่สุดของ Convolutional code word ของน้ำหนักที่ไม่เป็นศูนย์ ดังนั้น $d_T = d_m$ ถ้า $L = n_m$ และ $d_T < d_m$ ถ้า $L < n_m$

ในรูปที่ 5 จะมี free distance เท่ากับ 5 และ free length เท่ากับ 6m ในตัวอย่างนี้จะมี free length เท่ากับ block length ของ Convolutional code แต่โดยทั่วไปควรจะมีค่ามากกว่า block length

2.4 การเขียนเมตริกซ์ของ convolutional code

Convolutional code มักจะอยู่ในรูป infinite code word จะมีความเป็นเชิงเส้นและสามารถบรรยายได้โดย infinite generator matrix และ generator matrix ก็สามารถใช้บรรยายลักษณะของ code ได้เป็นเดียวกัน แต่จะไม่มีความสะดวกในการใช้ ยกเว้นแต่ generator matrix จะมีลักษณะที่ดีเท่านั้น generator matrix ที่ใช้กับ Convolutional code จะมีความซับซ้อนมากกว่า generator matrix ที่ใช้กับ Block code generator polynomial ที่มีตัวชี้คือ i และ j สามารถเขียนเป็น

$$g_{ij}(x) = \sum_{l=0}^{\infty} g_{ijl} x^l$$

และเพื่อให้ได้ generator matrix สัมประสิทธิ์ g_{ijl} จะถูกอยู่ในรูป matrix สำหรับ l จะได้ G_l เป็น $k_0 \times n_0$ matrix

$$G_l | g_{ijl}$$

ขณะนี้จะได้ generator matrix ที่ใช้สำหรับ Convolutional code ที่เป็นส่วนตัดของ block code และมี blocklength n คือ

$$G^n = \begin{bmatrix} G_0 & G_1 & G_2 & \cdots & G_m \\ 0 & G_0 & G_1 & \cdots & G_{m-1} \\ 0 & 0 & G_0 & \cdots & G_{m-2} \\ \vdots & & & & \vdots \\ 0 & 0 & 0 & & G_0 \end{bmatrix},$$

เมื่อ o คือ $k_o \times k_o$ matrix ของศูนย์ ซึ่ง genetator matrix สำหรับ Convolutional code คือ

$$G = \begin{bmatrix} G_0 & G_1 & G_2 & \cdots & G_m & 0 & 0 & 0 & 0 & \cdots \\ 0 & G_0 & G_1 & \cdots & G_{m-1} & G_m & 0 & 0 & 0 & \cdots \\ 0 & 0 & G_0 & \cdots & G_{m-2} & G_{m-1} & G_m & 0 & 0 & \cdots \\ \vdots & & & & & & & & & \end{bmatrix}$$

เมื่อ matrix ที่ได้นี้เป็นไปในลักษณะที่ไม่แน่นอนในแนวลงและทางขวาเว้นแต่ในแนวเส้นทะแยงมุมของเมทริกซ์ ย่อ m ที่ไม่เป็นศูนย์ในขณะที่ส่วนอื่นๆ จะเป็นศูนย์

สำหรับในกรณี Systematic convolutional code ซึ่งจะสามารถเขียนได้ 2 รูปแบบคือ

$$G^{(m)} = \begin{bmatrix} I P_0 & 0 P_1 & 0 P_2 & \cdots & 0 P_m \\ 0 0 & I P_0 & 0 P_1 & \cdots & 0 P_{m-1} \\ 0 0 & 0 0 & I P_0 & \cdots & 0 P_{m-2} \\ \vdots & & & & \vdots \\ 0 0 & 0 0 & 0 0 & \cdots & I P_0 \end{bmatrix}$$

and

$$G = \begin{bmatrix} I P_0 & 0 P_1 & 0 P_2 & \cdots & 0 P_m & 0 0 & 0 0 & \cdots \\ 0 0 & I P_0 & 0 P_1 & \cdots & 0 P_{m-1} & 0 P_m & 0 0 & \cdots \\ 0 0 & 0 0 & I P_0 & \cdots & 0 P_{m-2} & 0 P_{m-1} & 0 P_m & \cdots \\ \vdots & & & & \vdots & 0 P_{m-2} & 0 P_{m-1} & \cdots \\ & & & & & \vdots & 0 P_{m-2} & \cdots \end{bmatrix}$$

เมื่อมีลักษณะ รูปแบบซ้ำๆ เลื่อนไปทางขวาทุกๆ แถว และจะไม่มีลักษณะที่เฉพาะของเมทริกซ์ และ I ในที่นี้จะเป็นเมทริกซ์เอกลักษณ์ $K_o \times K_o$ o จะเป็นเมทริกซ์ศูนย์ $K_o \times K_o$ และ $P_0 \dots P_m$ จะเป็นเมทริกซ์ $K_o \times (h_o - K_o)$ โดยที่แถวแรกจะใช้บรรยายการ encoding ของ first information frame ใน first m codeword frame และที่สำคัญเราควรจะสามารถแสดงเมทริกซ์ นี้ให้อยู่ในเทอมของ shift-register ได้

first information frame ที่ถูกใช้ encode ภายใน first code word frame จะเป็นส่วนของซ้ายบนสุดของ G คือ

$$G^{(no)} = [IP_0]$$

และ first two information frame ที่ถูก encode ภายใน first frame code word frame คือ

$$G^{(2no)} = \begin{bmatrix} I & P_0 & 0 & P_1 \\ 0 & 0 & I & P_0 \end{bmatrix}$$

Aparity check matrix ในเมทริกซ์ H ที่เหมาะสมคือ

(n, k, d_{∞})	Matrix of Generator Polynomials (in Terms of Polynomial Coefficients)			
(6, 3, 5)	$(x^2 + 1)$	101	$(x^2 + x + 1)$	111
(8, 4, 6)	$(x^3 - x + 1)$	1011	$(x^3 + x^2 + x + 1)$	1111
(10, 5, 7)		11001		10111
(12, 6, 8)		110101		101111
(14, 7, 10)		1101101		1001111
(16, 8, 10)		11100101		10011111
(18, 9, 12)		100011101		110101111
(20, 10, 12)		1110111001		1010011011
(22, 11, 14)		10111011001		10001101111
(24, 12, 15)		101110110001		110010111101
(26, 13, 16)		1101101010001		1000110111111
(28, 14, 16)		10111101110001		11001010011101
(9, 3, 8)		101	111	111
(12, 4, 10)		1101	1011	1111
(15, 5, 12)		10101	11011	11111
(18, 6, 13)		111001	110101	101111
(21, 7, 15)		1101101	1010011	1011111
(24, 8, 16)		10101001	10011011	11101111
(27, 9, 18)		111101101	110011011	100100111
(30, 10, 20)		1111001001	1010111101	1101100111
(33, 11, 22)		11010111001	10011101101	10111110011
(36, 12, 24)		111011111001	110010111101	101011010011
(39, 13, 24)		1101101010001	1011110110001	1000110111111
(42, 14, 26)		10100101110001	10001101110111	11011010011111
(12, 3, 10)		101	111	111
(16, 4, 13)		1101	1011	1111
(20, 5, 16)		10101	11011	11111
(24, 6, 18)		110101	111011	101111
(28, 7, 20)		1011101	1011101	1110011
(32, 8, 22)		10111001	10111101	11101011
(36, 9, 24)		110011001	101110101	110110111
(40, 10, 27)		1111001001	1010111101	1101100111
(44, 11, 29)		11101011001	11010111001	10111110011
(48, 12, 32)		11101111001	110010111101	101011010011
(52, 13, 33)		1010011001001	1111110010101	111010111011
(56, 14, 36)		11010010010001	10111110011001	111101011011

รูปที่ 12 เป็นการแสดง Noncatastrophic binary convolutional coder. กับค่า maximam fru distance.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 วิธีการหา syndrome ของวงจรถอดรหัส

โดยทั่วไปในภาครับหากเราได้รับลำดับที่มีความยาวอนันต์ของ convolutional code word และ error pattern โดย

$$V = c + e$$


ซึ่งเราสามารถคำนวณ syndrome ได้จาก

$$S = VH^T = eH^T$$

โดย S แทน syndrome ที่เกิดขึ้นจาก error

อย่างไรก็ตาม syndrome ของ infinite length วงจร decoder สามารถมี syndrome ทั้งหมดได้แต่ decoder จะพิจารณาโดยเริ่มคำนวณ syndrome จาก ลำดับของ S ที่เข้ามาในแต่ละเวลาและจะสามารถตรวจแก้ลำดับของ S ที่เกิดการผิดจาก syndrome ที่มีอยู่ ซึ่ง decoder จะมีตารางที่แสดง ส่วนของ syndrome และ error-pattern segment ที่เป็นสาเหตุที่ทำให้เกิด syndrome แต่ละแบบ เมื่อ decoder มองเห็น syndrome ที่อยู่ในตารางก็จะ สามารถตรวจแก้ส่วนของ code word ที่ผิดให้ถูกต้อง

เราจะศึกษารูปแบบของ syndrome ต่างๆ โดยในตัวอย่างแรกเราจะศึกษาวงจร decoder จาก (12,9) Wyner-Ash code ซึ่งแสดงในรูป 13



รูปที่ 2.13 วงจรถอดรหัสขนาด (12,9) แบบ Wyner - Ash code

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือการเชิงงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 13 codeword จะไหลเข้าสู่วงจร decoder แบบอนุกรม และจะแปลงให้อยู่ในลักษณะของเส้นขนาน n_0 เส้น และ syndrome จะคำนวณย้อนกลับของ parity bit จาก information bits ที่รับเข้ามา และจะเปรียบเทียบกับที่ได้กับ parity bit ที่รับเข้ามา เราจำเป็นต้องคำนวณเพียง syndrome bit ที่เกิด single error ในเฟรมแรกซึ่งสามารถแก้ไขได้ โดยรูปแบบของ single error ที่เป็นไปได้ใน 3 เฟรมแรกและ 3 bit แรกของ syndrome ได้แสดงในรูปที่ 14 จากรูปที่ 14 สังเกตได้ว่าหาก error เกิดในเฟรมแรก บิตแรกของ syndrome bit จะเป็นบิตที่บอกว่าเกิด error ได้ เกิดขึ้นใน frame แรกและอีก 2 บิตที่เหลือจะบอกตำแหน่งของ bit ที่เกิด error

ในรูปที่ 13 ส่วนที่แสดงเส้นประจะถูกใช้ในวงจรหากวงจรถูกออกแบบให้หาโครงสร้างของ codeword ที่ได้รวมกับ parity bit แต่ถ้าไม่ต้องการก็สามารถตัดทิ้งได้


ปัญหาหนึ่งที่เกิดขึ้นกับวงจร decoder ดังรูปส่งหลังวงจรเฟรมแรกถูกแก้แล้ว syndrome register จะต้องถูกแก้ไข หากไม่แก้ไขจะส่งผลให้ไม่สามารถตรวจแก้เฟรมต่อไปได้ ซึ่งวิธีที่จะใช้ในการแก้ไข syndrome register มีอยู่หลายวิธีด้วยกัน ซึ่งเราอาจแก้ไขโดยใช้วิธี ดังนี้

1. โดยการ set syndrome register ให้เป็น 0 ในแต่ละเวลาที่ error ได้ถูกแก้แล้ว
2. อาจลบ syndrome ที่ใช้ตรวจแก้จาก syndrome register

ในการแก้ไขโดยวิธีแรกเป็นลักษณะพิเศษของ single-error-correcting coder ส่วนในวิธีที่ 2 เราจะใช้ในรูปแบบที่ยากขึ้น

Error Pattern				Syndrome
Fourth Frame	Third Frame	Second Frame	First Frame	
.....	0 0 0 0	0 0 0 0	0 0 0 1	1 1 1
	0 0 0 0	0 0 0 0	0 0 1 0	0 1 1
	0 0 0 0	0 0 0 0	0 1 0 0	1 0 1
	0 0 0 0	0 0 0 0	1 0 0 0	0 0 1
	0 0 0 0	0 0 0 1	0 0 0 0	1 1 0
	0 0 0 0	0 0 1 0	0 0 0 0	1 1 0
	0 0 0 0	0 1 0 0	0 0 0 0	0 1 0
	0 0 0 0	1 0 0 0	0 0 0 0	0 1 0
	0 0 0 1	0 0 0 0	0 0 0 0	1 0 0
	0 0 1 0	0 0 0 0	0 0 0 0	1 0 0
	0 1 0 0	0 0 0 0	0 0 0 0	1 0 0
	1 0 0 0	0 0 0 0	0 0 0 0	1 0 0

รูปที่ 2.14 แสดงรูปแบบของ error ขนาด (12,9) Wyner-Ash code



รูปที่ 2.15 วงจรถอดรหัสขนาด (6,3)

Error Pattern				Syndrome
Fourth Frame	Third Frame	Second Frame	First Frame	
.....	00	00	01	... 00111
	00	00	10	00101
	00	00	11	00010
	00	01	01	01001
	00	10	01	01101
	01	00	01	11011
	10	00	01	10011
	00	01	10	01011
	00	10	10	01111
	01	00	10	11001
	10	00	10	10001

รูปที่ 2.16 แสดงรูปแบบ error ของ convolutional code ขนาด (6,3)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3 วงจร (6,3) double-error correcting code จะมีวงจร decoder ดังรูป 15 โดยวงจร decoder นี้จะมีตาราง syndrome ดังรูป 16 โดยในวงจรมี จะสามารถตรวจแก้ two errors ที่ เกิดภายใน 6 บิตแรก โดยการ feedback จะออกจาก syndrome register จะช่วยในการแก้ error ที่เกิดขึ้นเพราะว่า code นี้ไม่ใช่ systematic code information bit จะถูกถอดรหัสจาก codeword ที่ถูกต้องแล้วโดยวงจรมี ใช้ จะมี relationship $I = \text{GCD}[x^2+x+1, x^2+1] = x(x^2+x+1) + (x+1)(x^2+1)$ ในการใช้ถอดรหัส

วงจรถอดรหัสจากรูป 15 ยังเป็นวงจรมีไม่สมบูรณ์ เพราะยังมีsyndromer ที่เป็นไปได้อีกมากที่ยัง ไม่ได้นำมาใช้ โดยหลักการแล้วการถอดรหัสจะต้องใช้ error pattern โดยใช้ตาราง syndromer ที่ สามารถขยาย syndrome memory ได้ แต่ในการปฏิบัติการเลือก code ที่มี block length ตามต้องการน่า จะเป็นทางเลือกที่ดีกว่าในการปรับปรุง performane


Error Pattern	Syndrome
000000000001	111001
000000000011	111000
000000000101	001011
000000001001	111011
000000010001	011101
000000100001	111101
000001000001	110001
000010000001	110001
000100000001	101001
001000000001	110001
010000000001	011001
100000000001	011001
000000000010	000001
000000000110	110011
000000001010	000011
000000010010	100101
000000100010	000101
000001000010	001001
000010000010	010001
001000000010	010001
010000000010	100001
100000000010	100001


รูปที่ 2.17 แสดงรูปแบบ error ของ convolutional code ขนาด (12,6)

ในตัวอย่างสุดท้ายเราจะพิจารณา (12,6) convolutional code ซึ่ง code นี้สามารถแก้ error 2 บิต ใน 12 บิตแรก โดยจะใช้ syndrome decoding ดังแสดงในตารางรูปที่ 17 จากรูปที่ 18 ส่วนบนจะแสดง error patterns ที่ error เกิดใน information bit และในส่วนล่างคือ error pattern ที่เกิด error ใน parity bit แต่ไม่เกิด error ใน information bit

ในรูปที่ 18 เป็นวงจร decoder ที่ตรวจสอบเพียง syndromer ที่เกิดจาก error ที่เกิดใน information bit แต่ decoder จะไม่สามารถตรวจจับ uncorrectable

ส่วนในรูปที่ 19 เป็นวงจร decoder ที่สามารถตรวจจับ error ได้และสามารถแก้ไขได้เฉพาะ error ที่เกิดภายใน limits ของการ design





รูปที่ 2.19 ตัวอย่างวงจรถอดรหัสขนาด (12,6)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

หลักการของภาษาวีเอชดีแอล

วีเอชดีแอล (VHDL) ย่อมาจากคำว่า VHSIC Hardware Description Language (VHSIC ย่อมาจาก Very High Speed Integrated Circuit) เป็นภาษาคอมพิวเตอร์ระดับสูง (High Level Language) ซึ่งใช้อธิบายการทำงานของระบบดิจิทัลฮาร์ดแวร์ สามารถใช้อธิบายฟังก์ชันการทำงานได้หลาย ๆ ระดับ ตั้งแต่ระดับบล็อกจนถึงระดับเกต ความซับซ้อนของระบบสามารถจะเขียนได้ตั้งแต่ระดับเกต ประกอบกันจนเป็นระบบที่สมบูรณ์ รูปแบบของภาษาวีเอชดีแอลนั้น จะประกอบไปด้วย 2 ส่วนใหญ่ ๆ ได้แก่ ส่วนของภาษาซีควนเชียล (Sequential Language) และ ภาษาคอนเคอร์เรนต์ (Concurrent Language) การโปรแกรมด้วยภาษาวีเอชดีแอลสามารถเขียนได้ทั้ง 2 รูปแบบรวมกัน เพราะในการทำงานของระบบใด ๆ ย่อมจะมีการทำงานในแบบ ซีควนเชียลและ คอนเคอร์เรนต์ อยู่รวมกัน นอกจากนี้ตัวภาษาวีเอชดีแอลยังสามารถอธิบายถึงการเชื่อมต่อระหว่างระบบย่อย ๆ เข้าด้วยกันเพื่อให้เป็นระบบใหญ่ได้ ตัวภาษาวีเอชดีแอลนอกจากจะกำหนดรูปแบบไวยากรณ์ (Syntax) ของตัวภาษาแล้ว ยังมีการตรวจสอบความหมายของตัวภาษาว่าจะซิมูเลชัน (Simulation) ได้หรือไม่ เพราะโปรแกรมที่เขียนโดยวีเอชดีแอลต้องผ่านการซิมูเลชันซีแมนติก (Semantics) อย่างไรก็ตามแม้ตัวภาษาจะมีความซับซ้อนในรูปแบบและกฎเกณฑ์ของภาษา แต่การเรียนรู้เพียงบางส่วนของภาษาก็สามารถนำไปใช้งานโดยไม่จำเป็นต้องศึกษารายละเอียดทั้งหมดเนื่องจากตัวภาษาวีเอชดีแอลออกแบบมาให้ใช้สำหรับการออกแบบตั้งแต่วงจรที่มีขนาดเล็กถึงวงจรที่มีขนาดใหญ่และซับซ้อน

3.1 ความสามารถของภาษาวีเอชดีแอล (CAPABILITY)

- ตัวภาษาวีเอชดีแอลสามารถใช้เป็นสื่อกลางในการแลกเปลี่ยนระหว่างผู้ผลิตชิปกับผู้ออกแบบ (CAD Tools)

- ใช้เป็นการสื่อกลางในการแลกเปลี่ยนสื่อสาระระหว่างซีเออี (CAE) และซีเอดีทูล (CAD Tools) เช่นตัวภาษาซอร์สโค้ด (Source Code) ของวีเอชดีแอล สามารถคอมไพล์โดยใช้คอมไพเลอร์ (Compiler) และซิมูเลเตอร์ (Simulator) ได้หลายตัวแตกต่างกัน

- ภาษาวีเอชดีแอลสนับสนุนการออกแบบ แบบที่ท็อปดาวน์ (Top Down Design) และแบบบัททอมอัป (Bottom Up Design) หรือผสมกันทั้ง 2 แบบ

- ตัวภาษาวีเอชดีแอลเป็นแบบทั่วไป (Generic) คือ ไม่อิงเทคโนโลยีอันใดอันหนึ่ง สามารถอิงเทคโนโลยีใดก็ได้ และในขณะเดียวกันก็สามารถสนับสนุนหลายๆ เทคโนโลยี

- สนับสนุนการออกแบบทั้งระบบซิงโครนัส (Synchronous) และอะซิงโครนัส (Asynchronous)

- สนับสนุนการออกแบบระบบดิจิทัล ในหลายๆ เทคนิค เช่นไฟไนท์สเตตแมชชีน (Finite State Machine), อัลกอริทึมิก (Algorithmic) หรือสมการบูลีน (Boolean Equation)

- ตัวภาษาวีเอชดีแอลเป็นมาตรฐานรับรองโดย IEEE และ ANSI ทำให้โมเดลสามารถเคลื่อนย้ายไปยังระบบใด ๆ ก็ได้ และสามารถนำกลับมาใช้ใหม่ได้

- ภาษาวีเอชดีแอลสามารถอ่านและทำความเข้าใจได้โดยมนุษย์

- ภาษาวีเอชดีแอลสนับสนุนรูปแบบการเขียนถึง 3 รูปแบบ ได้แก่ แบบบีเฮวิเออร์ (Behavioral Style) แบบสตรักเชอรัล (Structural Style) แบบดาต้าโฟลว์ (Data Flow) หรือสามารถเขียนรวมกันทั้ง 3 รูปแบบ

- สนับสนุนการออกแบบขนาดใหญ่โดยใช้ความสามารถของส่วนประกอบ (Component), ฟังก์ชันโพลีซีเจอร์ (Function Procedure) และแพคเกจ (Package)

- ไม่จำเป็นต้องศึกษาซอฟต์แวร์ (Software) ซิมูเลเตอร์เพราะซิมูเลชันโมเดลสามารถเขียนได้โดยใช้ภาษาวีเอชดีแอล เช่นกัน

- สามารถเขียนคอมเดลได้ขนาดไม่จำกัด ไม่มีข้อจำกัดในตัวภาษาเรื่องขนาดของโมเดล (ขึ้นอยู่กับซอฟต์แวร์)

- สามารถเขียนอธิบายตัวแปรที่เกี่ยวกับฟังก์ชันทางด้านเวลา เช่น Propagation Delay, Min-Max Delay, Setup, Holding Time, Spige Detection สามารถอธิบายได้ภายในตัวภาษา

- เจเนริกส์ (GENERIC) ช่วยให้เราสามารถสร้างตัวแปรของรูปแบบ (Design)

- โมเดลที่สร้างด้วยภาษาวีเอชดีแอลนั้น ไม่เพียงแต่จะอธิบายฟังก์ชันการทำงานเท่านั้น

แต่ยังสามารถอธิบายถึงรายละเอียดของตัวโมเดล เช่น Total Area และ Speed ของโมเดล

- ภาษาวิเอชดีแอลเป็นมาตรฐานที่ใช้โดยบริษัทและผู้ออกแบบหลายๆ แห่ง ฉะนั้นจึงเป็นการง่ายที่จะทำความเข้าใจ ถึงแม้ว่าจะมาจากแหล่งต่างๆ

- โมเดลที่สร้างขึ้นสามารถจำลองการทำงานได้ เพราะว่าตัวแปลภาษาได้ตรวจสอบไวยากรณ์ทางด้านซิมูลเลขันซิมেন্টคไว้ด้วย

- การอธิบายโมเดลด้วยแบบบิเฮฟวีเออร์สามารถ Synthesis ไปเป็นระดับเกตเลเวลได้ถ้าทำตามกฎของ Synthesis Guideline

- มีความสามารถที่ให้เราออกแบบข้อมูลชนิดใหม่ๆ ได้ทำให้วิเอชดีแอลโมเดล เป็นการออกแบบในระดับสูง ที่ไม่ต้องคำนึงถึงว่าจะสร้างตัวโมเดลนั้นขึ้นมาได้อย่างไร



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 ประวัติความเป็นมาของภาษาวีเอชดีแอล

ความต้องการภาษานี้เริ่มจากโครงการวีเอชเอสไอซี (VHSIC) ของ Department Of Defence ของสหรัฐอเมริกาเนื่องจากมีบริษัทที่สร้างวีเอชเอสไอซีชิป (Chip) หลายบริษัทได้ร่วมโครงการที่จะพัฒนา ในขณะนั้นหลายบริษัทใช้ภาษาวีเอชดีแอล ซึ่งแตกต่างกันในการที่จะอธิบายการทำงานชิปของตน ด้วยเหตุนี้ทำให้เกิดความแตกต่าง แต่ละบริษัทไม่สามารถแลกเปลี่ยนเทคโนโลยีให้กันและกันได้ ทำให้ DOD เกิดปัญหาในการที่จะพัฒนาและซ่อมบำรุงในภายหลังจึงเกิดความต้องการภาษาวีเอชดีแอล ซึ่งเป็นมาตรฐานในการที่จะอธิบายถึงตัวแบบนั้น ๆ ดังนั้น DOD จึงมอบให้บริษัทไอบีเอ็ม (IBM) , เท็กซัสอินสตรูเมนต์ (TEXAS INSTRUMENT) และ อินเตอร์เมติกส์ (INTERMETICS) 3 บริษัทร่วมกันพัฒนาและกำหนดมาตรฐานของวีเอชดีแอลขึ้นมาในปี 1983 หลังจากนั้น วีเอชดีแอลเวอร์ชัน 7.2 (VHDL VERTION 7.2) ได้ทำการพัฒนาและออกเผยแพร่ต่อสาธารณะชนในปี 1985 ได้รับความสนใจเป็นอย่างมากในอุตสาหกรรม โดยเฉพาะอย่างยิ่งบริษัทที่ทำวีเอชเอสไอซีชิป จากผลสำเร็จนี้ทำให้เกิดมาตรฐาน IEEE ของวีเอชดีแอลในปี 1986 หลังจากนั้นก็มีการพัฒนาขยายขีดความสามารถของภาษาวีเอชดีแอลเพิ่มขึ้น และ DOD ก็มีการปรับปรุงและจดมาตรฐานใหม่ IEEE ในปี 1988 อีกครั้ง ซึ่งเป็นที่รู้จักกันในชื่อของ IEEE STD 1076-1987 หลังจากกันยายน 1988 บริษัทใด ๆ ที่ทำการพัฒนาเอเอสไอซี (ASIC) ชิป ใน Department Of Defence ของอเมริกาต้องส่งตัววีเอชดีแอล โมเดล พร้อมกับชุดทดสอบตามมาตรฐานที่ได้กำหนดเอาไว้

3.3 หลักการสร้างโมเดลโดยภาษาวีเอชดีแอล (General VHDL Modelling Principles)

วีเอชดีแอลเป็นภาษาที่ใช้สำหรับอธิบายการทำงานของฮาร์ดแวร์ในรูปแบบฟอร์มที่อ่านเข้าใจได้ ซึ่งช่วยในการสร้างและออกแบบวงจรรวมดิจิทัล และ ส่วนประกอบต่าง ๆ อาจใช้อธิบายระบบทั้งระบบ หรืออธิบายเพียงบางส่วน ซึ่งอยู่ในรูปของ Component Block จากนั้นก็ทำการจำลองการทำงาน (Simulate) โดยที่รูปแบบนั้นยังไม่ได้สร้างขึ้นจริง หรือเพียงแค่อยู่ในรูปของคำอธิบายเท่านั้น (Textual Format) หลังการจำลองการทำงานจนได้ตามที่ต้องการจึงนำไปทำการ Synthesis เพื่อให้ได้วงจรเกตเลเวลต่อไป

ประโยชน์จริงของการใช้ วีเอชดีแอลเป็น Design Tools แทนการสร้างต้นแบบ (Prototype) ขึ้นมาจริง ก็เราสามารถอธิบาย Product Idea , product Proposal , Product Specification เป็นลักษณะในรูปของ Text จากนั้นก็นำไปคอมไพล์เพื่อดู Timing การทำงาน จากนั้นก็ทำการ Refine แก้ไขจนกว่าจะได้ Specification ตามต้องการ เมื่อ Product ได้ผลตามที่ต้องการแล้วจึงนำไปเข้าสู่การ Synthesis เพื่อให้ได้เกตเลเวล Schematic แล้วนำไปสร้างเป็นต้นแบบจริงต่อไป ซึ่งต้นแบบที่สร้างนั้นทำงานได้จริงเพราะได้ทำการ Simulate เรียบร้อยแล้ว เป็นการลดเวลาและค่าใช้จ่ายในการสร้างต้นแบบได้มาก

เนื่องจากว่าภาษาวีเอชดีแอลเป็นภาษาที่มีประสิทธิภาพสูง เราจึงใช้ภาษาวีเอชดีแอลอธิบายฮาร์ดแวร์ เพราะว่ามีข้อดี 2 ประการ คือ

1. เข้าใจได้ง่าย
2. สามารถแก้ไขได้ง่าย

การเข้าใจได้ง่ายมีประโยชน์ต่อใครก็ได้ซึ่งมีความจำเป็นที่จะต้องอ่านรหัส ที่ได้ออกแบบมาแล้วโดยไม่จำเป็นต้องให้ผู้ออกแบบมาอธิบายให้ฟัง ตัวภาษาวีเอชดีแอลอธิบายการทำงานภายในตัวอยู่แล้ว ส่วนอีกประการหนึ่งก็คือ ความต้องการในการเปลี่ยนแปลงฮาร์ดแวร์ ที่ได้ออกแบบแล้ว ก็คือว่า หลังจากทดสอบแล้วพบข้อผิดพลาดซึ่งต้องแก้ไข หรือว่า ระหว่างพัฒนามีการเปลี่ยนแปลงความต้องการของระบบ หรือต้องการเพื่อการทำงานบางส่วนลงไป ตัวภาษาวีเอชดีแอล นั้นสนับสนุนหลักการต่าง ๆ ให้เขียนแก้ไข และบำรุงรักษาวงจรดิจิทัล ที่มีความซับซ้อนเป็นไปอย่างรวดเร็ว และมีประสิทธิภาพ ซึ่งหลักการมีดังนี้

1. Top Down Design
2. Modularity
3. Abstraction
4. Information Hiding
5. Uniformity

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งจะอธิบายประโยชน์ของหลักการต่าง ๆ ในหัวข้อต่อไป และแสดงให้เห็นว่า ภาษาวีเอชดีแอลนั้นช่วยในการพัฒนางจรดิจิทัล ขนาดใหญ่และซับซ้อนนั้นให้อ่านเข้าใจได้ง่าย และแก้ไขได้ง่ายอย่างไร


3.3.1 Top down design

ในการพัฒนางจรรวมดิจิทัล ขนาดใหญ่ที่มีความซับซ้อน เช่น ASIC (Application Specific Integrate Circuit) วิศวกร หรือผู้ออกแบบมักจะมองรูปแบบให้อยู่ในรูปของ Block Diagram เสียก่อน ก่อนที่จะออกย่อยรูปแบบ ให้ลึกลงรายละเอียดต่อไป ซึ่งภาษาวีเอชดีแอลนั้นอนุญาตให้

- อธิบายการทำงานของแต่ละ Block
- วิเคราะห์การทำงาน (Analyze)
- จัดการแก้ไขและปรับปรุงการทำงานจากผลที่วิเคราะห์เพื่อให้ได้การทำงานตาม

ที่ต้องการ ก่อนที่จะทำการออกแบบให้ละเอียดลึกลงในขั้นตอนต่อไป การแก้ไขในขั้นตอนนี้จะทำให้ลดค่าใช้จ่ายกว่าการแก้ไขในช่วงของการพัฒนาในระดับสร้างซิลิกอนชิป (Silicon Chip)

3.3.2 Modularity




รูปที่ 3.1 การแบ่งย่อยในระดับราบของการออกแบบฮาร์ดแวร์

Modularity คือ หลักการในการแยกส่วน (Partitioning) ฮาร์ดแวร์ ออกเป็นส่วนย่อยเล็ก ๆ ลงไป ซึ่งปกติการทำงานของฮาร์ดแวร์ใหญ่ต้องประกอบด้วยฮาร์ดแวร์ย่อย ๆ ลงไป ดังรูปที่ 2.2 แสดงรูปแบบ ซึ่งแสดงวงจรทั้งหมดในรูปเดียว (Flatten Design) หลังจากนั้นตัดออกเป็น ส่วนย่อย ๆ เล็กลงมา เมื่อเราออกแบบโดยใช้ภาษาวีเอชดีแอลหน้าที่การทำงานของแต่ละส่วน

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือการเขียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่หรือใช้เพื่อการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สามารถอธิบายได้โดย Module ของ Code (คล้าย Function หรือ Procedure) ซึ่งแสดงการทำงานของส่วนย่อยนั้นอย่างชัดเจน ซึ่งการแยกรูปแบบใหญ่ ๆ ออกเป็นส่วนย่อย ๆ นี้ทำให้ง่ายต่อการจัดการและง่ายต่อการทำความเข้าใจ

ตัวภาษาวีเอชดีแอลประกอบขึ้นมาด้วย Language Building Block ซึ่งประกอบไปด้วย 75 Reverse Word และมากกว่า 200 Combination Words รูปที่ 3.2 แสดงให้เห็นว่า ภาษาวีเอชดีแอลแต่ละ Module นั้นประกอบด้วย Language Building Block อะไรบ้าง และอธิบายการทำงานของ NAND เกท



รูปที่ 3.2 ฮาร์ดแวร์โมดูลซึ่งสร้างจากการสร้างบล็อกของ VHDL


จากรูปที่ 3.3 แสดง Hierarchy Method โดยการแยกส่วนรูปแบบออกเป็นส่วนย่อย ๆ ส่วนบนสุดอธิบายการทำงานของ Shifter ส่วนล่าง ๆ ลงมาคือการแยกส่วนของ Shifter ออกเป็นฟลิปฟลอป จากฟลิปฟลอป แยกเป็น NAND เกท ภายใน Shifter ได้อธิบายการทำงานโดยใช้การต่อกันของฟลิปฟลอป ในระดับต่ำลงมา ฟลิปฟลอปก็เกิดจากการใช้ NAND เกทต่อกัน 2 ตัว ในระดับต่ำลงมาอีกก็เป็น NAND เกท ซึ่งมีการอธิบายการทำงานอยู่ภายใน ซึ่งแต่ละ Module จะมีคำอธิบายการทำงานในตัวของมันเองอยู่แล้ว คำอธิบายภายในแต่ละ Module ก็อธิบายการเชื่อมต่อไว้อย่างดีทำให้สามารถเชื่อมต่อกับ NAND เกท ในระดับล่างสุดได้

ประโยชน์อย่างหนึ่งของการแยกส่วนฟลิปฟลอป และ NAND เกท ออกจากกัน เนื่องจากทำให้ง่ายในการที่จะใช้ NAND เกทตัวนี้ในรูปแบบไฮเลเวล (High Level) ตัวอื่น ๆ ทำให้นำออกใช้ได้อีก และลดความซับซ้อนในการใช้อุปกรณ์ส่ง เป็นการง่ายที่จะแก้ไขการทำงานของ Shifter โดยปราศจากการแก้ไข Flip-Flop และ NAND เกท จากประโยชน์ที่ได้ของ Modularity นี้ทำให้รูปแบบที่เราออกแบบนี้ง่ายต่อการเข้าใจและแก้ไขได้เสมอ

3.3.3 Abstraction

คำนิยามของรูปแบบจะอธิบายการทำงานของตัวรูปแบบ มากกว่าที่จะอธิบายถึงว่าจะพัฒนาตัว รูปแบบนั้นอย่างไร หลักการนี้จะมีความสัมพันธ์อย่างใกล้ชิดกับหลักการ Modularity ในรูปที่ 3.3 Flip-Flop เป็นนิยามในการใช้ NAND เกท และ Shifter นิยามการใช้ฟลิปฟลอป


เอกสารนี้เป็นเอกสารที่เผยแพร่เพื่อใช้ในการเรียนการสอนเท่านั้น ไม่อนุญาตให้เผยแพร่หรือใช้เพื่อการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3 การแบ่งแบบ Hierarchy ของ VHDL Shifter Description

รูปที่ 3.4 แสดงอีกรูปวิธีการทำงานหนึ่งซึ่งแสดงถึงการอธิบายการทำงานของรูปแบบโดยใช้ VHDL

ในหลาย ๆ ระดับของการนิยาม ROM (Read Only Memory) อธิบายโดยใช้ภาษาระดับสูง ไซเลเวล แสดงถึงสัญญาณควบคุมต่างๆ ซึ่งเก็บข้อมูลไว้ในตำแหน่งนั้น ๆ ที่ระดับนี้ไม่ต้องสนใจถึง Address Lin , Data Line หรือ Control Line เราสามารถเพ่งจิตสนใจไปที่ขนาดของข้อมูล โดยไม่ต้องคิดถึงสัญญาณควบคุมต่าง ๆ มากมายภายใน เพราะว่าส่วนนั้นจะถูกจัดการเองในระดับต่ำลงมา ในระดับล่างลงมาเราสามารถอธิบายการทำงานของสัญญาณแต่ละเส้นภายใน ROM ถ้าต้องการเปลี่ยนค่าข้อมูลภายใน ROM เราควรขึ้นมาแก้ไขในระดับที่สูงขึ้นมา (High Level) จะทำให้ง่ายกว่าในการที่จะควบคุมสัญญาณภายใน ซึ่งเราจะเห็นว่าในแต่ละระดับมีความเหมาะสมแตกต่างกันไป และตรงจุดนี้เองทำให้รูปแบบที่เราออกแบบง่ายต่อการแก้ไขโดยใช้ประโยชน์ของ Abstraction




รูปที่ 3.4 Applying Abstraction to a ROM Description

3.3.4 Information Hiding

เมื่อเราทำการเขียน VHDL Code ขึ้นมาเพื่ออธิบายการทำงานของฮาร์ดแวร์ตัวหนึ่ง บางครั้งเราอาจต้องการที่จะซ่อนรายละเอียดการพัฒนา Module นั้น ๆ โดยไม่ต้องทำให้ส่วน Module อื่น ๆ รู้การทำงานภายใน Information Hiding มีประโยชน์คือ ทำให้รูปแบบภาษา วิเอชดีแอลนั้นสามารถจัดการได้ง่าย และสามารถอ่านและทำความเข้าใจได้ง่ายกว่า หลักการนี้จะใช้สนับสนุนหลักการ Abstraction ก็จะสนใจรายละเอียดในการใช้งานมากกว่าจะสนใจว่ารูปแบบนั้นจะถูกสร้างขึ้นมาอย่างไร มีวงจรอย่างไรบ้าง เป็นต้น การซ่อนรายละเอียดภายใน Module ทำให้ความสนใจของผู้ออกแบบสนใจไปในส่วนที่สำคัญมากกว่า ในส่วนที่ไม่น่าสนใจจะซ่อนไว้และเข้าถึงไม่ได้ ในรูปที่ 3.3 คำอธิบายของ NAND เกทนั้นจะถูกปิดบังเอาไว้จากคนที่เขียนอธิบายฟลิปฟลอป ดูรูปที่ 3.5 คนที่เขียนอธิบายการทำงานของฟลิปฟลอป ไม่ต้องสนใจเลยว่า NAND เกท จะทำงานอย่างไร จะต่อกันภายในอย่างไร โดย NAND เกท สามารถเขียนขึ้นมาแล้วคอมไพล์เก็บไว้ใน Library ผู้ที่ออกแบบฟลิปฟลอประดับสูงขึ้นมาเพียงแต่ต้องรู้ว่า จะเชื่อมต่ออินพุต/เอาต์พุตของ NAND เกท มาใช้งานได้อย่างไรโดยไม่ต้องสนใจว่า NAND เกท จะถูกสร้างและพัฒนาอย่างไร แบบประโยชน์อีกอย่างของ Information Hiding ก็คือป้องกัน ข้อมูลภายใน ในกรณีที่แจกจ่าย วิเอชดีแอลโมเดลไปยังที่อื่น ๆ โดยเป็นการแจกจ่าย อาจส่งไปแค่ภาษาวิเอชดีแอลที่คอมไพล์แล้ว ไม่ต้องส่งตัวซอสโค้ดไปทำให้เราป้องกันทรัพย์สินทางปัญญาได้ในอีกระดับหนึ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.5 การซ่อนรายละเอียดที่ไม่จำเป็นของระดับ NAND เกท

3.3.5 Uniformity



Uniformity เป็นหลักการอีกอย่างที่ช่วยในการอธิบายฮาร์ดแวร์ด้วยภาษาวีเอชดีแอลหมายถึงการสร้าง Module ของรหัสในลักษณะคล้ายกันโดยใช้ตัวภาษา VHDL Building Block ทำให้เกิดการเขียน รหัสที่ดูตัวอย่างเช่น มีการใช้ย่อหน้า มีการใช้คำอธิบาย (Comment) เป็นต้น ทำให้การพัฒนา Module อ่านและทำการเข้าใจง่าย

3.4 รูปแบบพื้นฐานของภาษาวีเอชดีแอล (Primary Language Abstraction VHDL)

ระหว่างการออกแบบนักออกแบบมักจะพยายามย่อแควงจรรอบเป็นส่วนย่อย ๆ เพื่อที่จะจัดการได้ง่ายขึ้นภาษาวีเอชดีแอล สนับสนุนการแยกส่วนฮาร์ดแวร์ และทำให้ง่ายที่จะเขียนพฤติกรรมการทำงานของแต่ละส่วนย่อย ๆ นั้น บางที Unit ย่อย ๆ สามารถใช้ได้หลาย ๆ ส่วนของวงจรที่เราจะออกแบบ หรือแม้กระทั่งนำไปใช้ได้ในรูปแบบอื่น ๆ รูปแบบพื้นฐานของภาษาวีเอชดีแอล ในการสร้าง Hardware โมเดล ก็คือ Design Entity ซึ่งสามารถแทน เซล , ชิพ , บอร์ด หรือ ระบบย่อย (Subsystem) ได้

Design Entity ประกอบด้วย 2 ส่วนใหญ่คือ ส่วนของ Entity Declaration และส่วนของ Architecture Body

Entity Declaration และ Architecture Body เป็น 2 ส่วนหลักที่สำคัญของภาษา VHDL Language Library คือส่วนของ Hardware Description หรือโมเดลซึ่งสามารถจะอยู่ใน Design File ใด ๆ หรือถูกคอมไพล์อยู่ใน Design File หลาย ๆ File ที่แยกจากกัน ความสามารถอันนี้ทำให้นักออกแบบสามารถจัดวางให้เป็น Module เขียนอธิบายแต่ละ Module จากนั้นก็คอมไพล์แต่ละ Entity แยกจากกัน โดยมี Architecture Body ของแต่ละ Entity ที่แตกต่างกันออกไป การประกาศ Entity Declaration เป็นการกำหนดการเชื่อมต่อ (Interface) ระหว่าง Design Entity กับวงจรส่วนอื่น ๆ ภายนอก โครงสร้างของ Entity Declaration แสดงตัวอย่างต่อไปนี้



Entity identifier is

Entity_header

--(generic and/or port clause)

Entity_declarative_part

--(Declarations for subprograms


,type,signal,..)

begin

Entity_Statement_part


end identifier;

Entity Identifier คือชื่อของ Entity ที่เรากำหนดขึ้น แต่ละ Design Entity รับข้อมูลจากภายนอกโดย Port Mode In และส่งข้อมูลออกไปภายนอกโดย Port Mode Out จากรูปที่ 2.7 ตัวอย่างดังต่อไปนี้แสดง Entity Declaration (รวม Port Clause ด้วย) ของ AND เกท 2 Input



รูปที่ 3.6 แสดงพอร์ท In และ Out ของ AND เกท

Architecture Body อธิบายความสัมพันธ์ระหว่างอินพุตและเอาต์พุตของ Design Entity โครงสร้างของ Architecture แสดงดังต่อไปนี้



```

Architecture identifier of Entity_name is
    Architecture_declarative_part
begin
    Architecture_statement_part
end identifier;

```

Identifier และ Entity name คือ words ที่คุณจะต้องเขียนไว้ใน ภาษาวีเอชดีแอลโค้ด สิ่งสำคัญที่จะต้องคำนึงถึงก็คือ ชื่อของ Entity name ใน architecture Body จะต้องสัมพันธ์กัน ดังแสดงในรูปที่ 3.7

นี่คือแบบกำหนดพฤติกรรมการทำงานหรือโครงสร้างของ Design Entity ใน Architecture Body โดยใช้วิธีการเขียนอธิบายโดยใช้ภาษาวีเอชดีแอล (Design Description Methods) ดังรูปที่ 3.8 และ Design Entity ซึ่งมี Architecture Body มากกว่า 1 Architecture โดยนักออกแบบจะต้องเขียน Entity Declaration (ชื่อควรเป็น "Trfc_lc") แล้วก็คอมไพล์ หลังจากนั้นจึงเขียนและคอมไพล์ส่วนของการบรรยายแบบบีเฮฟวีเออร์ของวงจรซึ่ง Architecture name ควรเป็น "Behav" ดังแสดงที่มุมล่างด้านขวาของ Architecture Body 1 เมื่อพอใจกับการทำงาน บีเฮฟวีเออร์ของวงจรที่ออกแบบแล้ว (ที่ระดับ High-Abstraction) เราสามารถที่จะเขียน Architecture Body ขึ้นมาอีกเพื่อเป็นการทดสอบ การทำงานของวงจร ณ ที่ระดับ Low-Abstraction Architecture 2 รูปที่ 3.8 แสดงโครงสร้างและรายละเอียดการไหลของข้อมูล (Data

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Flow) ซึ่งมี Architecture name คือ “Dflow” หลังจากนั้นเราจึงทำการ Simulate Design ที่ระดับนี้จากนั้นทำการแก้ไขปรับปรุงจนได้ผลการทำงานที่น่าพอใจ

```

ENTITY and2 IS
  PORT (a, b: IN bit ;
        q: OUT bit) ;
END and2 ;


ARCHITECTURE example OF and2 IS
  --declarations here
BEGIN
  --statements here
END example;

```

Same entity name
in both places.

รูปที่ 3.7 การใช้ชื่อ Entity ใน Entity Declaration และ Architecture Body

ระดับการเขียนอธิบายด้วยภาษาเวอชดีแอล ขั้นต่ำสุด (Lowest Abstraction Level) คือ การเขียนในแบบโครงสร้าง Structural Description ซึ่งเป็นการอธิบายการทำงานของวงจรระดับ Component Level Architecture Body 3 รูปที่ 3.8 แสดงให้เห็นถึงการอธิบายในระดับ Structural ชื่อ Architecture นี้คือ “Struct” ในการใช้วิธีการอธิบายที่แตกต่างกัน 3 วิธีนี้ ทำให้เราสามารถพัฒนาออกแบบ Design 1 ตัว โดยใช้วิธีการ Top-Down Design ในแต่ละ Abstraction Level จะถูกเขียนและเก็บไว้ใน Design File แยกจากกัน



รูปที่ 3.8 หลาย Architecture Body สำหรับหนึ่ง Entity Declaration

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5 วิธีการเขียนอธิบายในรูปแบบต่าง ๆ (Design Description Methodes)

ภาษาวีเอชดีแอล เป็นวิธีการเขียนอธิบายการทำงานของฮาร์ดแวร์ ในลักษณะของ Textual Format แทนที่จะใช้ Schematic Diagram เหมือนเมื่อก่อน หัวข้อต่าง ๆ ดังนี้คือ วิธีการเขียนอธิบายภาษาวีเอชดีแอลในหลาย ๆ วิธีเพื่อที่จะอธิบาย Hardware Architecture

- Structural Description Method อธิบายตัวรูปแบบ ในรูปแบบของการเชื่อมต่อ Component ต่าง ๆ เข้าด้วยกัน


- วิธีการบรรยายแบบบิเฮฟวิเออร์อธิบายฟังก์ชันการทำงานของรูปแบบฮาร์ดแวร์ ในรูปแบบของ Circuit, Signal ที่ตอบสนองกับสัญญาณที่รับเข้ามาจากภายนอก พฤติกรรมการทำงาน (Hardware Behavior) จะถูกอธิบายด้วย Algorithm โดยไม่ว่าจะสร้างขึ้นมาอย่างไร

- Data Flow Description Method มีความคล้ายคลึงกับ Register-Transfer Language วิธีการนี้อธิบายฟังก์ชันการทำงานของรูปแบบ โดยการกำหนดการไหล (Flow) ของข้อมูลจาก อินพุต หรือ รีจิสเตอร์ ไปยังตัวเอาต์พุต หรือ รีจิสเตอร์ อีกตัววิธีการทั้ง 3 แบบที่ใช้อธิบาย Architecture ของ Hardware สามารถอธิบายร่วมกันโดยใช้ทั้ง 3 แบบต่อ 1 รูปแบบก็ได้


3.5.1 การอธิบายโดยใช้แบบ Structural

ในส่วนนี้จะอธิบายในส่วนของภาษาเพียงบางส่วนในการที่จะแสดง VHDL Structural Description โดยใช้ตัวอย่างคือ มัลติเพล็กซ์เซอร์ 2 อินพุต จะไม่ได้อธิบายโครงสร้างของภาษาในส่วนนี้ทั้งหมด เพียงต้องการยกตัวอย่างให้เห็นเท่านั้น รายละเอียดทั้งหมดให้ดูได้ที่ VHDL Reference Manual

VHDL Structural Description เป็นวิธีการอธิบายตัวรูปแบบฮาร์ดแวร์ ที่คล้ายกับแสดงโดยใช้ Schematic diagram เพราะว่าแสดงให้เห็นถึงการเชื่อมต่อของส่วนประกอบ ตัวอย่างต่างๆ ที่จะแสดงให้เห็นในส่วนต่อไปนี้เป็น การเปรียบเทียบวงจรง่าย ๆ วงจร ซึ่งแทนด้วย VHDL และแทนด้วย Schematic Diagram ว่าเป็นอย่างไร




รูปที่ 3.9 สัญลักษณ์แสดงสองอินพุตมัลติเพล็กซ์เซอร์



รูปที่ 3.10 การออกแบบ Hierachy ใน Schematic Editor ของมัลติเพล็กซ์เซอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.9 แสดงสัญลักษณ์ของ มัลติเพล็กซ์ 2 อินพุต วงจร MUX นี้เป็นการออกแบบในลักษณะของ Hierarchical Design (รูปที่ 3.10) ซึ่งวงจรในระดับล่างสุดเป็น Schematic Diagram หรืออยู่ในรูปแบบของการอธิบายถึงการเชื่อมต่อภายใน ดังรูปที่ 3.11 (หมายเหตุ จะสังเกตเห็นว่าชื่อ Pin ใน MUX Symbol ในรูปที่ 3.9 จะตรงกับชื่อ Net ของอินพุต/เอาต์พุตของ Schematic ในรูปที่ 3.11



รูปที่ 3.11 แสดงระดับเกตของสองอินพุตมัลติเพลกเซอร์

รูปที่ 3.12 แสดง VHDL Structural Description ของมัลติเพล็กซ์ 2 อินพุต โดย VHDL Code สามารถเขียนส่วนประกอบ โดยการเขียน Double Dash (--) ข้อความหรืออักษรใด ๆ ที่อยู่หลังจากเครื่องหมายจะถูกมองว่าเป็น Comment ไม่สนใจโดย Compiler (บรรทัด 1,2,5,7,17,19 ถึง 21,24 ในรูปที่ 3.12) Comment ทำให้รหัสอ่านง่าย

```

1 ENTITY mux IS      -- Entity Declaration
2 PORT (d0,d1,sel :IN bit ; q :OUT bit ); --Port Clause
3 END mux;
4
5                  -- Architecture Body
6 ARCHITECTURE struct OF mux IS
7 COMPONENT and2
8 PORT (A,B : IN bit; c: OUT bit);
9 END COMPONENT;
10 COMPONENT or2
11 PORT (a,b : IN bit; c : OUT bit);
12 END COMPONENT;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

14 PORT (a : IN bit; c : OUT bit);
15 END COMPONENT;
16
17 SIGNAL aa,ab,nset : bit;    --Signal Declaration
18
19 FOR u1 :inv USE ENTNTY WORK inv t(behav); --config.
20 FOR u2,u3 : and2 USE ENTITY WORK and_gt(dFlow); --specif.
21 FOR u4 : or2 USE ENTITY WORK or_gt(archl); --
22
23 BEGIN
24     u1 : inv PORT MAP (sel,nset); -- Architecture Statement Part
25     u2 : and2 PORT MAP (nset,d1,ab);
26     u3 : amd2 PORT MAP (d0,sel,aa);
27     u4 : or2 PORT MAP (zz,zb,q);
28 END struct;

```

รูปที่ 3.12 ตัวอย่างโปรแกรมของ Structural Description สำหรับมัลติเพลกเซอร์

มัลติเพลกเซอร์ 2 อินพุต แสดงในรูปที่ 3.12 เป็นวงจรพื้นฐาน Entity Declaration อยู่ที่ด้านบน บรรทัด 1 ถึง 3 กำหนดการ Interface Design Entity และสภาพแวดล้อม หรือวงจรอื่นๆ ภายนอก


Entity Declaration มี Port Clause ซึ่งบอกช่องสัญญาณอินพุต (Input Channels d0;d1 และ set) และช่องสัญญาณเอาต์พุต (Output Channels) (q) สัญญาณของแต่ละ Channel ถูกกำหนดให้เป็น บิต คือมีสถานะเป็น 0 กับ 1 ซึ่ง Entity Declaration นี้สามารถเปรียบเทียบกับ MUX Symbol ใน Schematic รูปที่ 3.10 ได้

Architecture Body ในรูปที่ 3.12 (บรรทัดที่ 6 ถึง 28) อธิบายความสัมพันธ์ระหว่าง Design Entity Input และ Output ในลักษณะของโครงสร้าง Architecture นี้สามารถทำงานได้เหมือนกับ schematic ดังรูปที่ 3.10 Component หลายๆ ตัว (AND2, OR, INV) ที่ประกอบรวมกันจนเป็น MUX Design Entity ในรูปที่ 3.12 ถูกประกาศไว้ในส่วนของ Architecture Declaration (บรรทัด 7 ถึง 15) Signal (aa, bb, nset) ถูกประกาศไว้ใน Architecture Body (บรรทัดที่ 17) ด้วยเช่นกัน เพื่อที่จะแทน เอาต์พุตของ AND เกท 2 ตัว (U2, U3) และ Inverter (U1)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Configuration Specification ในบรรทัดที่ 19 ถึง 21 เชื่อมเอาส่วนประกอบแต่ละตัวที่ประกาศไว้เข้ามายัง Design Entity เพื่อบอก Design Entity ว่าส่วนประกอบแต่ละตัวทำงานอย่างไร ยกตัวอย่างเช่น ส่วนประกอบ UI ในบรรทัดที่ 24 รูปที่ 3.12 ถูกกระโดดมายัง Architecture Body ที่ชื่อ "Behav" สำหรับ Design Entity ที่เรียกว่า Invrt

Architecture Statement Part (บรรทัดที่ 24 ถึง 27) อธิบายการเชื่อมต่อ (Donnection) ระหว่างส่วนประกอบที่ประกอบด้วย Design Unit ในส่วนนี้จะมีการประกาศการใช้ Component รูปที่ 3.13 แสดงให้เห็นว่า Svhemin Sheet ที่มี MUX Symbol มีความเกี่ยวข้องกับ VHDL Structural Description อย่างไร แทนที่จะใช้การลากเส้นใน Schematic Sheet VHDL Structure Description กำหนดการเชื่อมต่อภายในของส่วนประกอบ



รูปที่ 3.13 สองอินพุตมัลติเพลกเซอร์ซึ่งมี Structural Description ที่เกี่ยวข้องกัน

3.5.2 การอธิบายและการใช้ Behavioral

ในส่วนนี้จะเป็นการอธิบายถึงส่วนสำคัญของภาษาส่วนหนึ่ง นั่นคือ Behavioral Description โดยใช้วงจรถูกได้ยกตัวอย่างมาแล้วก่อนหน้านี้ คือ MUX และ 4 BIT SHIFTER หลังจากอ่านส่วนที่ได้อธิบายไปก่อนหน้านี้ คือ Structural Description เราสามารถเปรียบเทียบกันได้ระหว่างการอธิบายด้วย Behavioral Description กับ Structural Method ว่าแตกต่างกันอย่างไร

VHDL Behavioral description แทนฟังก์ชันการทำงานของรูปแบบ ในรูปแบบของวงจรถูกและสัญญาณที่ตอบสนองต่อการกระตุ้นจากภายนอก แสดงในรูปที่ 3.10 ถึง 3.13 พฤติกรรมการทำงานของ MUX ถูกกำหนดด้วยการเชื่อมต่อระหว่าง Inverter, AND gate และ OR gate ซึ่งฟังก์ชันของเกตแต่ละตัวนี้เป็นที่เข้าใจกันคืออยู่แล้ว ในรูปแบบที่มีความซับซ้อนมากขึ้นส่วนประกอบ U1 ถึง U5 ในรูปที่ 3.12 ต้องสามารถแทนด้วย Entity ที่มีฟังก์ชันการทำงานแต่ละส่วนประกอบ ด้วย Behavioral Description

VHDL Description แสดงในรูปที่ 3.13 แสดง Behavioral Description แทนที่จะเป็นแบบ Structure Description เหมือนหัวข้อก่อนหน้านี้ ในครั้งนี้เราสามารถวาง MUX Symbol ลงใน Schematic Sheet แต่ในที่ที่เราใช้ Behavioral ของส่วนประกอบระหว่างการทำ Circuit ซิมูเลชันรูปที่ 3.14 แสดงภาษาวีเอชดีแอลโค้ด ซึ่งกำหนดการทำงานของ MUX ในรูปแบบ Behavioral

Behavioral Description ในรูปที่ 3.14 และ Structural Description ในรูปที่ 3.12 ทั้งคู่มี Entity Description และ Architecture Body เช่นกัน ในทางปฏิบัติเราไม่จำเป็นต้องเขียน 2 Architecture Body ไว้ในไฟล์เดียวกัน (ซึ่งสามารถทำได้) เราควรเขียน Entity Declaration ไว้ไฟล์หนึ่ง แล้วเขียน Behavioral Description ไว้อีก ไฟล์หนึ่ง และ Structural Description ไว้อีกไฟล์เช่นกัน ในการออกแบบจริงๆ หลังจากการเขียน และ คอมไพล์ Entity Description เสร็จเรียบร้อยแล้ว ขั้นตอนต่อไปควรเขียน Behavioral Architecture เป็นขั้นตอนต่อไปในการที่จะทดสอบการทำงานของวงจรถูกโดยรวมทั้งหมด หลังจากนั้นเราจึงทำการเขียน Simulate และ Refine ฟังก์ชันการทำงานของโมเดลจนกว่าจะทำงานได้ถูกต้อง จึงจะทำการเขียน Structural Architecture จากนั้นก็เปลี่ยน Structural Description เข้าไปแทนที่ Behavioral Description เพื่อที่จะทำการ Simulate คู่อีกครั้ง

```

1 ENTITY mux IS          -Entity Declaration
2 PORT (do,d1,set :IN bit,q:OUT bit); --Port Clause
3END mux;
4
5
6BEGIN
7 fl :                    --Process Statement
8 PROCESS (d0,d1,set)    --Sensitivity Part

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

9 BEGIN
10 IF sel = ' 0 ' THEN      --Process Statement Part
11 q <= d1;
12 ELSE
13 q <= d0;
14 END IF;
15 END PROCESS fl ;
16 END behav;

```

รูปที่ 3.14 ตัวอย่างโปรแกรมของ Behavioral Description สำหรับมัลติเพลกเซอร์

Behavior Description Mode มีประโยชน์ต่อการกำหนดอินพุตขึ้นมาทดสอบ VHDL

โมเดล ในส่วนอื่นๆ เมื่อต้องการทำซิมูเลชัน เช่นเราต้องการออกแบบ Traffic Light Controller โดยใช้ Structural Description และเราต้องการทดสอบโมเดลนั้น โดยที่ Traffic Light Controller นั้น อินพุตจะรับจาก Sensor ที่ต่อเข้ามา สำหรับการซิมูเลชัน เราต้องเขียน Behavior Description โมเดล ขึ้นมาเพื่อทำจำลองสัญญาณที่ออกจาก Sensor (แทนการสร้างจริงๆ)

ข้อแตกต่างที่เห็นได้ชัดระหว่าง Structural และ Behavioral Description ของ MUX คือ Architecture Body ดังรูปที่ 3.14 มี Process Statement ซึ่งแทนที่การทำงานที่เป็นอิสระกำหนดพฤติกรรมการทำงานของฮาร์ดแวร์ หรือส่วนใดส่วนหนึ่งของรูปแบบ รูปแบบของการเขียน Process Statement แสดงดังต่อไปนี้

```

Process Statement .....label
    Process (sensitivity_list )
        Process_declarative_part
    begin
        Process_Statement_part
    end Process label;

```

Process statement ในรูปที่ 3.14 Process Label fl ตามด้วยเครื่องหมาย Colon ; (บรรทัดที่ 7) Process Label เป็น Optional แต่มีประโยชน์ในการที่จะช่วยแยกให้เห็นความแตกต่าง Process หลายตัวให้รูปแบบใหญ่ ๆ

ในวงเล็บที่ต่อจาก “ Process “ คือ Option Sensitivity List ดังรูปที่ 3.14 (บรรทัด ที่ 8) ประกอบไปด้วยสัญญาณ (d0,d1,set) ระหว่างการทำซิมูเลต ถ้าสัญญาณใดสัญญาณหนึ่งใน Sensitivity List เกิดการเปลี่ยนแปลง State ,Process จะทำการ Execute และ State ของเอาต์พุต ก็

จะเป็นไปตามเช่นกัน แต่ละ Process ในการออกแบบวีเอชดีแอล จะ Execute 1 ครั้งระหว่างการทำงาน Initialize VHDL Hardware โมเดล

หัวใจสำคัญของ Process Statement ในรูปที่ 3.14 คือ If Statement ที่อยู่ภายใน Process Statement Part รูปแบบพื้นฐานของการเขียน If statement แสดงดังข้างล่าง

```

If Statement ..... if condition then
    sequence_of_statements
else if condition then
    sequece_of_Statements
else
    sequence_of_Statements
end if;

```

If Statement ในภาษาวีเอชดีแอล จะถูกตีความคล้ายๆกับประโยคในภาษาอังกฤษ ยกตัวอย่างจากประโยคข้างล่าง

If the traffic light is green then process across the intersection or else (if the traffic light is not green) remain stopped.

ในประโยคนี้จะอยู่ในสภาวะการทำงานก็ต่อเมื่อ ไฟเป็นสีเขียวก่อนที่จะคำสั่งต่าง ๆ จะถูก Execute "else" Statement จะเป็นทางเลือกอีกทางหนึ่ง เมื่อสถานะอื่นที่ไฟไม่เป็นสีเขียวตามเงื่อนไข

If Statement ในรูปที่ 3.15 (บรรทัดที่ 10 ถึง 14) สามารถเขียนได้ใหม่ดังรูปต่อไปนี้
if Signal sel (select) is equal to 0, then assign the value of the Waveform on Signal d1 to target Signal q or else assign the value of the Waveform on Signal d0 to target Signal q.

เมื่อใดก็ตามที่สภาวะภายใน if condition หรือ else condition ในตัวอย่าง ได้รับสภาพตรงตามเงื่อนไข (sel = '0' หรือสภาวะตรงข้ามของ sel <> '0') target Signal q จะถูก Modified ตามความเหมาะสม ซึ่งขึ้นอยู่กับ Signal Assignment Statement รูปแบบพื้นฐานของ Signal Assignment มีดังนี้

Signal Assignment State : target (= transport Waveform)

(Note transport Optional)

Signal Assignment Statement ประโยคแรกในรูปที่ 3.15 คือ

q <= d1

ประโยคนี้จะทำการกำหนดสัญญาณ d1 ให้แก่สัญญาณ q (Optional transport) ไม่ได้ใช้ในตัวอย่างนี้ Signal Assignment delimiter ประกอบด้วยตัวอักษรพิเศษ 2 ตัวคือ บางครั้งเรียกว่า compound delimiter ประโยค Signal Assignment Statement อันที่สองคือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$q \leq d0;$

จะทำการ Assign Waveform ให้กับสัญญาณ q การใช้งานอีกอย่างของ compound delimiter คือใช้เป็น relational operator “น้อยกว่าหรือเท่ากับ” เช่นประโยคตัวอย่างดังนี้

If $Z \leq '1'$ Then

สรุปว่า Signal Assignment delimiter \leq ใช้สำหรับ Assign ค่าที่อยู่ทางขวามือให้กับ สัญญาณที่อยู่ทางด้านซ้ายมือ และ delimiter ตัวเดียวกันนั้นก็ใช้ในการทำ relational operator เปรียบเทียบ (น้อยกว่าหรือเท่ากับ) ใช้ในการเปรียบเทียบ condition ใน If statement ตัวอย่างในรูปที่ 3.15 แสดงการเขียน VHDL Behavioral description ของ 4 bit shifter เพื่อแสดงให้เห็นว่า accurate และ succinet ของ VHDL Description เป็นอย่างไรเมื่อเทียบกับรูปแบบของ textual description ดังนี้

The four bit shifter has four input data line and two control line. When both control line 1 are low , the input level are passed directly to the corresponding output . When control line 0 is high and control line 1 is low , output line 0 is low ; input line 0 is passed to output line 1 ; input line 1 is passed to output line 2; and input line 2 is passed to output line 3.

When control line 0 is low and control line 1 is high; input line 2 is passed to output line 1 ;input line 3 is passed to output line 2 ; and output line 3 is low . When both control lines are high , input line 0 is passed to both output line 0 and line 1; input line 1 is passed to output line 2; and input line 2 is passed is passed to output line 3.

```

1 ENTITY Shifter IS
    --Entity Declaration
2 PORT (shfin   : IN bit _ vector 0 to 3);
    -- Port Clause
3     shfout    : OUT bit _ vector ( 0 to 3);
4     shfctrl   : IN bit _ vector (0 to 1 );
5 END Shifter ;
6
7 ARCHITECTURE behav OF Shifer IS
    -- Architecture Body
8 BEGIN
9     f2 :
    -- Process Declaranon Port
12 BEGIN
13 CASE shiftctl IS
14     WHEN "00" => shifted = shftin ;
15     WHEN "01" => shifted = shtin (1 to 3 ) & '0';
16     WHEN "10" => shited  = '0' & shftin ( 0 to 2 );

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

17 WHEN "11" => shifted = shftin (0) & shftin (0 to 2);

18 END CASE;

19 shftout <= shifted AFTER 10 ns;

20END PROCESS f2;

21END behav;

รูปที่ 3.15 ตัวอย่างโปรแกรมของ Behavioral Description สำหรับ Shifter

3.5.3 Structural and Behavioral Description Summary

สรุป Structural และ Behavioral Description ได้ดังนี้

VHDL Structural Description เป็นการกำหนดการเชื่อมต่อส่วนประกอบต่างๆ ในวงจร และการที่เราสร้างขึ้น ส่วน Behavioral Description เป็นการอธิบายถึง Algorithm ของวงจร และการทำงานของ Input /Output ภายในว่ามีการตอบสนองอย่างไรต่อสัญญาณภายนอก Design Entity โดยใช้ Entity Declaration ส่วน Architecture Body ของแต่ละ Entity มีไว้เพื่ออธิบายความสัมพันธ์ระหว่างอินพุตและเอาต์ ของ Entity นั้นๆ

Structural และ Behavioral Description มีความแตกต่างกันอย่างไรเห็นได้ชัดเจนในส่วนของ Architecture Body ดังแสดงไว้ในรูปที่ 3.16 เปรียบเทียบตัวอย่าง MUX Architecture Body ของ Structural Description (ส่วนบนของรูปที่ 3.16) มีส่วนประกอบ Architecture Statement Body Part ซึ่งอธิบายการเชื่อมต่อของ Component ที่อยู่ใน Design Entity ส่วน Architecture Body ของ Behavioral Description (ส่วนล่างของรูปที่ 3.16) มีส่วนของ Process Statement ซึ่งอธิบายการทำงาน ของ Design Entity นั้นๆ

1 ENTITY mux IS -- STRUSTURAL -----Entity Declaration

2 PORT (d0,d1, sel: IN bit;q:OUT bit); --Port Clause

3 End mux;

4

5 --Architecture Body

6 ARCHITECTURE struct OF mux IS

7COMPONENT and 2

8PORT(a,b: IN bit;c:OUT bit);

9END COMPONENT;

10 COMPONENT or 2

11 PORT (a,b :IN bit;c:OUT bit);

12 END COMPONENT;

13COMPONENT inv

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

14PORT (a: IN bit;c :OUT bit );
15END COMPONENT ;
16
17 SIGN AL,aa,ab.nsel :bit;    --Signal Declaration
18
19 FOR u1 : inv USE ENTITY WORK__invrubehav: --Config.
20 FOR u2, u3 and 2 USE ENTITY WORK__and__gu (dflow);  --Specif
21FOR u4: or 2 USE ENTITY WORK or ) gt (archl);  --
22
23 BEGIN .
24     U1 : inv PORT MAP (sel, nsel);    --Architecture Statement Part
25     U2 and2 PORT MAP (nsel, d1, ab);
26     U3 :and2 PORT MAP (d0,sel,an );
27     U3 :or2 PORT MAP (aa, ab.q);
28END struct;

```

```

1 ENTITY mux IS ----BEHAVIORAL-----Entity Declaration
2PORT (d0,d1,sel :IN bit q ;OUT bit);  -- Port Clause
3END mux;
4
5 ARCHITECTUER behav OF mux IS
6 BEGIN
7     fl :          --Process Statement
8     PROCESS (d0,d1,sel)  --Sensitivity List
9     BEGIN
10         IF sel = '0' THEN  . --Process Statement Part
11             q <= d1;
12         ELSE
13             q <= d0;
14         END IF;
15     END PROCESS fl; .
16 END behav;

```

รูปที่ 3.16 เปรียบเทียบตัวอย่างมัลติเพลกเซอร์แบบ Strutral และ Behavioral Description

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5.4 การอธิบายโดยใช้แบบ Data Flow

VHDL Data Flow Description และ Register Transfer Language มีความคล้ายคลึงกัน คือ ทั้งคู่อธิบายการทำงานของรูปแบบ โดยกำหนดการไหลของข้อมูลจากอินพุตหนึ่ง หรือ รีจิสเตอร์หนึ่ง ไปยังเอาต์พุตหรืออีกรีจิสเตอร์หนึ่ง Data Flow และ Behavioral Description มีความคล้ายคลึงกันคือ ทั้งคู่ใช้จำนวน Process น้อยกว่าโดยภายในแต่ละ Process ใช้ลักษณะของซีควีนเชียล Signal Assignment หลายๆ คำสั่งภายใน Process ในทางตรงกันข้าม Data Flow Description ใช้จำนวนของคอนเคอร์เรนท์ Signal Assignment มาก คอนเคอร์เรนท์ Statement ใช้ใน Data Flow Description ประกอบด้วย

- Block Statement
- คอนเคอร์เรนท์ Procedure Call
- คอนเคอร์เรนท์ Assertion Statement
- คอนเคอร์เรนท์ Signal Assignment Statement

นอกจากนี้ Process Statement , Genetate Statement และ Component Instamtiation Statement เป็น คอนเคอร์เรนท์ Statement ด้วยเหมือนกัน ซึ่งโครงสร้างเหล่านี้ไม่ค่อยพบในการอธิบายแบบ Data Flow Description

คอนเคอร์เรนท์ Statement กำหนดการเชื่อมต่อ Process Blocks ซึ่งทั้งหมดรวมกันจะอธิบายการทำงานของ Design คอนเคอร์เรนท์ Statement ทำการ Execute แบบ Asynchronous ร่วมไปกับ คอนเคอร์เรนท์ Statement อื่นๆ

รูปที่ 3.17 แสดงให้เห็นรูปแบบการเขียนอธิบาย Mux โดยวิธี Data Flow Description ซึ่งก่อนหน้านี้ใช้ Behavioral และ Structural Description เขียนอธิบายมาแล้ว ตัวอย่างนี้ง่ายเกินไปที่จะแสดงให้เห็นถึงประโยชน์จริงๆของ Data Flow Description เพราะว่ามีคล้ายคลึงกับ Behavioral Description ในรูปที่ 3.14 มาก โดยทั้งสองตัวอย่างใช้ Process Statement แสดงด้วยคอนเคอร์เรนท์ Statement ในรูปที่ 3.17 (บรรทัดที่ 8 ถึง 10) เพื่อกำหนด Signal Behavior

```

1 ENTITY mux IS
2 PORT ( d0,d1,sel:IN bit; OUT bit);    ---Port Clause
3end MUX;
4      :
5
6 ARCHITECTURE data_flow OF mux IS
7 BEGIN
8     cls :
9     q <= d1 WHEN sel = '0' ELSE    -- Condition Signal Assignment

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

10    d0;
11 End data_flow;

```

รูปที่ 3.17 ตัวอย่างโปรแกรมของ Data Flow Description ของมัลติเพลกเซอร์

Data Flow Description ประกอบไปด้วย Entity Declaration (บรรทัดที่ 1 ถึง 3) เช่นเดียวกับกับตัวอย่างใน Structural และ Behavioral Description ที่อธิบายมาแล้วก่อนหน้านี้ ส่วนของ Architecture Body ประกอบไปด้วย คอนเคอเรนท์ Signal Assignment Statement ซึ่งทำหน้าที่เทียบเท่ากับ Process Statement (ซึ่งมีความหมายเหมือนกัน) รูปแบบของการเขียนคอนเคอเรนท์ Signal Assignment แสดงดังต่อไปนี้

```

Concurrent Signal Label : Conditional_signal_assignment
Assignment Statement.....

```

```

label: selected signal_assignment

```

ในรูปที่ 3.17 (บรรทัดที่ 9 และ 10) Conditional Signal Assignment ทำหน้าที่เป็น Signal Assignment ($q < d1$ หรือ $q < d0$) ขึ้นอยู่กับสถานะที่กำหนดใน Condition Waveform รูปแบบของการทำ Condition Waveform มีดังนี้

```

Conditional Signal Assignment
condition waveforms
--;
waveform when condition else
waveform

```

Condition Signal Assignment แทนการทำงานของ Process Statement ที่ใช้ IF Statement ในการเปลี่ยนแปลงลักษณะของสัญญาณ (Optional Guarded Transport) ไม่ได้แสดงให้เห็นในตัวอย่าง เพื่อการเปรียบเทียบ Behavioral Description ของ 4 bit Shifter รูปที่ 3.15 แสดงให้เห็นให้เห็นอีกครั้งในรูปที่ 3.18 (ด้านบนของรูป) พร้อมทั้ง Data Flow Description ซึ่งอธิบาย 4 bit Shifter เช่นกัน (ด้านล่างรูป)

ข้อแตกต่างซึ่งเห็นได้ชัดระหว่างการอธิบายโดยใช้ 2 วิธี คือ 4 Process Statement ถูกแสดงเป็นนัยๆ ใน Data Flow Description และ 4 Conditional Signal Assignment (บรรทัด 9 ถึง 20) ในวิธี Behavioral Description มี 1 Process Statement ใช้อย่างเห็นได้ (บรรทัด 9 ถึง 20)

ตัวอย่างของ Data Flow Description ในรูปที่ 3.18 มีการใช้ Entity Declaration เช่นเดียวกับ Behavioral Description (บรรทัดที่ 1 ถึง 5) Architecture Body ใน Data Flow Description ใช้ คอนเคอเรนท์ Signal Assignment ซึ่งประกอบด้วย 4 Conditional Signal Assignment มีสำหรับแต่ละ Element

ของ Shiftout Array (คอนเคอเรนท์ Signal Assignment Statement ไม่ได้ใช้ Option Label เหมือนกับที่ใช้ในรูปที่ 3.18 บรรทัดที่ 8)

```

1 ENTITY shifter IS --BEHAVIORAL -----entity declaration
2 PORT (shfin: IN bit_vector 0 to 3 ); --Port Clause
3     shfout:OUT bit_vector 0 to 3 );
4     shftout :IN bit_vector 0 to 1 );
5 END shifter;
6
7 ARCHITECTURE behav OF shifter IS --Architecture Body
8 BEGIN
9     f2: --Process Statement
10    PROCESS (shftin, shfted)
11    VARIABLE shifted :bit_vector 0 to 3) Process Declaration Part
12    BEGIN
13        CASE shfted IS
14            WHEN "00" => shftin:=shftin;
15            WHEN "01" =>shftin :=shftin (1 to 3) &'0';
16            WHEN "10" =>shftin:='0'&shftin (0 to 2);
17            WHEN"11" =>shftin:=shftin (0) &shftin(0 to 2);
18        END CASE;
19        shftout <= shifted AFTER 10 ns;
20    END PROCESS f2;
21 END behav;

```

```

1ENTITY shftér IS—DATA FLOW-----Entity Declaration
2PORT ( shftin : IN bit_vector 0 to 3); --Port Clause
3     shftout :OUT bit_vector 0 to 3);
4     shfted : IN bit_vector 0 to 3 );
5END shfter;
6
7ARCHTECTUER data_flow OF shifter IS -- Architecture Body
8BEGIN
9     shftout(3) <= '0' AFTER 10 ns WHEN shfted = "01" ELSE

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

10      shftin (3) AFTER 10 ns WHEN shfted = "00" ELSE
11      shftin (2) AFTER 10 ns ; --End Cond. Sig..Assign.1
12      shftout(2) <= shftin (3) AFTER 10 ns WHEN shfted = "01" ELSE
13      shftout (2) AFTER 10 ns WHEN shfted ="00" ELSE
14      shftin (1) AFTER 10 ns ; --END Cond . Sig . Assign.2
15      shftout (1)<= shftin (2) AFTER 10 ns WHEN shfted ="01" ELSE
16      shftin(1) AFTER 10 ns WHEN shftout ="00" ELSE
17      shftin(0) AFTER 10 ns --End Cond. Sig .Assign.3
18      shftout (0) <= shftin(1) AFTER 10 ns WHEN shftout ="01" ELSE
19      '0' AFTER 10 ns WHEN shftout ="10" ELSE
20      shftin (0) AFTER 10ns ; --End Cond. Sig. Assign.4
21End data_flow;

```

รูปที่ 3.18 เปรียบเทียบตัวอย่าง Shifter แบบ Behavioral และ Data Flow Description

3.6 สรุป

-ภาษาวีเอชดีแอลคือตัวภาษาที่ออกแบบมาเฉพาะเพื่อใช้อธิบายการทำงานของ Hardware ให้อยู่ในรูปแบบที่สามารถอ่านทำความเข้าใจได้ สามารถอธิบายได้ถึงการจัดระบบและการทำงานของวงจรถติคิตอล วงจรระดับบอร์ด และ อุปกรณ์ต่างๆ

-เหตุผลที่ทำให้ภาษาวีเอชดีแอล ใช้ในการออกแบบและจำลองการทำงานของ Product ตัวหนึ่งซึ่งยังไม่สามารถสร้างจริงๆ เพื่อดูการทำงานก่อนลงมือสร้าง หรืออาจใช้เป็นตัวแทนของความ คิด Product นั้นๆ มีดังนี้

1. ภาษาวีเอชดีแอล อนุญาตให้เราออกแบบ จำลองการทำงาน และทดสอบระบบ โดยใช้รูปแบบของภาษาระดับสูงจนถึงระดับเกทเลเวล
2. ภาษาวีเอชดีแอล ถ้าเราเขียนตามรูปแบบของ VHDL Synthesis Guide จะทำให้เราสามารถใช้วีเอชดีแอล โค้ด นั้น ไปทำการสร้างวงจร โดยใช้ VHDL Synthesis Tools
3. เพราะว่าภาษาวีเอชดีแอล เป็นภาษาที่กำหนดเป็นมาตรฐาน IEEE 1076 -1087 IEEE Standard VHDL Reference Manual วิศวกรหรือผู้ออกแบบสามารถใช้ภาษานี้ในการพัฒนาได้เหมือนกัน ลดปัญหาการเข้ากันไม่ได้ลงไป

-ภาษาวีเอชดีแอล มีคุณสมบัติที่ดีที่ทำให้เราสามารถเขียนและแก้ไขวงจร Digital ที่มีขนาดใหญ่และซับซ้อน ได้อย่างสะดวกรวดเร็ว และมีประสิทธิภาพ ดังนี้

1 Top Down Design วิธีการนี้ให้เราสามารถอธิบายการทำงานของระบบได้ในลักษณะของ Block ใหญ่ๆ จาก นั้นทำการวิเคราะห์จำลองการทำงานและแก้ไขให้ได้คุณสมบัติตามที่เรากำลังต้องการ ณ ระดับ Block ก่อนที่จะทำการลึกลงไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2 Modularity วิธีการที่แยกส่วน (หรือการประกอบส่วนย่อยๆ ขึ้นมา) วงจรที่เรา ออกแบบออกเป็นส่วนย่อยๆ เล็กๆ ออกมา

3. Abstraction รายละเอียด ใน Module ซึ่งอธิบายการทำงานของ Module มากกว่า ที่จะอธิบายถึงการพัฒนา และการสร้าง Module นั้น

4. Information Hiding การพัฒนา Module ใหม่จาก Module อื่นๆ ที่เราสร้างขึ้น มา แล้ว

5. Uniformity สร้าง Module โดยใช้ตัวภาษา VHDL Building Blocks




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4 วงจร convolution code ที่นำมาเขียนโปรแกรม

วงจรเข้ารหัสและถอดรหัสที่นำมาใช้ในการออกแบบ สามารถแสดงผลที่ได้จากการทดลองป้อนข้อมูลเพื่อเข้ารหัส และทดลองถอดรหัสดังนี้

- ส่วนของวงจรเข้ารหัส

จากรูปจะเป็นวงจรเข้ารหัสแบบ systematic convolutional code ซึ่งมีขนาด (12,6) และเป็นวงจรชนิด noncatastrophic ซึ่งจะไม่มีปัญหาในการถอดรหัส



รูปที่ 4.1 รูปวงจรเข้ารหัสแบบ convolutional code

จากวงจรข้างต้นเราสามารถเขียน generator polynomial ได้คือ $g(x) = (100111)$ ซึ่งเป็น การเขียนในรูปแบบ binary และสามารถเขียนในรูปของเมตริกซ์ได้คือ

$$G = \begin{bmatrix} 11 & 00 & 00 & 01 & 01 & 01 \\ 00 & 11 & 00 & 00 & 01 & 01 \\ 00 & 00 & 11 & 00 & 00 & 01 \\ 00 & 00 & 00 & 11 & 00 & 00 \\ 00 & 00 & 00 & 00 & 11 & 00 \\ 00 & 00 & 00 & 00 & 00 & 11 \end{bmatrix}$$

และจะได้ Parity-check-matrix $H(x)$ ดังนี้

$$H(x) = \begin{bmatrix} 11 & 00 & 00 & 00 & 00 & 00 \\ 00 & 11 & 00 & 00 & 00 & 00 \\ 00 & 00 & 11 & 00 & 00 & 00 \\ 10 & 00 & 00 & 11 & 00 & 00 \\ 10 & 10 & 00 & 00 & 11 & 00 \end{bmatrix}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

10 10 10 00 00 11

โดยความสัมพันธ์กันของ $G(x)$ และ $H(x)^T$ คือ $G(x)H(x)^T = 0$ สามารถแสดงได้ดังนี้

$$G(x)H(x)^T = \begin{bmatrix} 11 & 00 & 00 & 01 & 01 & 01 \\ 00 & 11 & 00 & 00 & 01 & 01 \\ 00 & 00 & 11 & 00 & 00 & 01 \\ 00 & 00 & 00 & 11 & 00 & 00 \\ 00 & 00 & 00 & 00 & 11 & 00 \\ 00 & 00 & 00 & 00 & 00 & 11 \end{bmatrix} \begin{bmatrix} 1 & 0 & 0 & 1 & 1 & 1 \\ 1 & 0 & 0 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 & 1 & 1 \\ 0 & 1 & 0 & 0 & 0 & 0 \\ 0 & 0 & 1 & 0 & 0 & 1 \\ 0 & 0 & 1 & 0 & 0 & 0 \\ 0 & 0 & 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 0 & 0 & 1 \\ 0 & 0 & 0 & 0 & 0 & 1 \end{bmatrix} = 0$$

จาก $c(x) = d(x)G(x)$ ถ้าเราสมมติ $d(x) = (110010)$ เราจะสามารถหา code word $c(x)$ ได้ดังนี้

$$c(x) = (110010) \begin{bmatrix} 11 & 00 & 00 & 01 & 01 & 01 \\ 00 & 11 & 00 & 00 & 01 & 01 \\ 00 & 00 & 11 & 00 & 00 & 01 \\ 00 & 00 & 00 & 11 & 00 & 00 \\ 00 & 00 & 00 & 00 & 11 & 00 \\ 00 & 00 & 00 & 00 & 00 & 11 \end{bmatrix}$$

$$= (11 \ 11 \ 00 \ 01 \ 11 \ 00)$$

และเราสามารถแสดงวิธีการหา syndrome ได้ดังนี้

$$\begin{aligned} v(x) = c(x) + e(x) &= (11 \ 11 \ 00 \ 01 \ 11 \ 00) + (10 \ 00 \ 00 \ 00 \ 00 \ 00) \\ &= (01 \ 11 \ 00 \ 01 \ 11 \ 00) \end{aligned}$$

$$s(x) = v(x) H(x)$$

โดยที่ $s(x)$ คือ syndrome

$e(x)$ คือ error ที่เกิดขึ้น

$v(x)$ คือ สัญญาณที่เข้ามาในวงจรถอดรหัส

สามารถแสดงได้โดย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$s(x) = (01\ 11\ 00\ 01\ 11\ 00) \begin{bmatrix} 1\ 0\ 0\ 1\ 1\ 1 \\ 1\ 0\ 0\ 0\ 0\ 0 \\ 0\ 1\ 0\ 0\ 1\ 1 \\ 0\ 1\ 0\ 0\ 0\ 0 \\ 0\ 0\ 1\ 0\ 0\ 1 \\ 0\ 0\ 1\ 0\ 0\ 1 \\ 0\ 0\ 0\ 1\ 0\ 0 \\ 0\ 0\ 0\ 1\ 0\ 0 \\ 0\ 0\ 0\ 0\ 1\ 0 \\ 0\ 0\ 0\ 0\ 1\ 0 \\ 0\ 0\ 0\ 0\ 0\ 1 \\ 0\ 0\ 0\ 0\ 0\ 1 \end{bmatrix} = (1\ 0\ 0\ 1\ 1\ 1)$$


และสามารถเขียน syndrome ทั้งหมดได้ดังตาราง

Error Pattern	Syndrome
00000000000001	111001
00000000000011	111000
00000000000101	001011
0000000001001	111011
0000000100001	011101
0000010000001	111101
0000100000001	110001
0001000000001	110001
0010000000001	101001
00100000000001	110001
01000000000001	011001
10000000000001	011001
0000000000010	000001
0000000000110	110011
0000000001010	000011
0000000010010	100101
0000001000010	000101
0000100000010	001001
0001000000010	001001
0010000000010	010001
00100000000010	010001
01000000000010	100001
10000000000010	100001

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-ส่วนของวงจรถอดรหัส

วงจรถอดรหัสนอกจากจะถอดรหัสได้แล้วยังสามารถที่จะแก้ไขความผิดพลาดได้ โดยอาศัยหลักการเปรียบเทียบกับ syndrome ที่หาได้จากข้างต้น และตัววงจรถอดรหัสจะสามารถแก้ไข error ที่เกิดขึ้นได้ 2 บิต ภายใน blocklength 12 บิต แต่ถ้าเกิด error เกินจากนี้ จะไม่สามารถแก้ไขได้ โดย uncorrectable error flag จะมีค่าเป็น 1




รูปที่ 4.2 รูปวงจรถอดรหัสที่สามารถตรวจจับและแก้ไข error ได้

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-วิธีการแก้ไข error ที่เกิดขึ้นภายในวงจรถอดรหัส

จาก code word ที่ได้จากการเข้ารหัสข้างต้น คือ (11 11 00 01 11 00) แต่ถ้าเกิด error ขึ้น เช่นสมมุติ code word ที่ผิดคือ (01 11 00 01 11 00) ซึ่งบิตแรกแทนที่จะเป็น 1 แต่จะกลายเป็น 0 วงจรถอดรหัสจะสามารถแก้ไขให้ถูกต้องได้ จะได้ syndrome ตรงกับตารางข้างต้นซึ่งจะทำให้วงจรสามารถที่จะแก้ไข error ให้ถูกต้องได้ โดยหลังจากได้แก้ไข error แล้วจะมีการป้อนกลับไปทำการปรับ syndrome register เพื่อที่จะสามารถแก้ไข error ต่อไปได้ ดังจะแสดงสถานะได้ดังรูปข้างล่าง



เอกสารนี้เป็นเอกสารที่รูปที่ 4.3 รูปแสดงการแก้ไขข้อผิดพลาดของวงจรถอดรหัสให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปและวิจารณ์ผล

จากการดำเนินงานที่ผ่านมาในภาคเรียนนี้สามารถสรุปผลที่ได้ดำเนินงานมาดังนี้

1. ในการออกแบบวงจรเข้ารหัสและถอดรหัสแบบคอนโวลูชันที่ได้ศึกษานั้น จะเป็นชนิด Systematic Convolutional Code ซึ่ง จะใช้ในการเข้ารหัสและถอดรหัสข้อมูลในการรับส่งข้อมูลเพื่อป้องกันความผิดพลาดที่อาจเกิดกับข้อมูล โดยการเข้ารหัสและถอดรหัสแบบนี้จะสามารถตรวจสอบข้อผิดพลาดและแก้ไขข้อผิดพลาดได้
2. ในการเข้ารหัสจะอาศัย เจนเนอเรเตอร์ เมตริกซ์ เป็นตัวเข้ารหัส และการถอดรหัสเราจะใช้อินเวอร์เมตริกซ์ ของ เจนเนอเรเตอร์เมตริกซ์ เป็นตัวถอดรหัสเพื่อให้ได้ข้อมูลจากรหัสที่เข้ามา ดังนั้น การหาเมตริกซ์ที่จะนำมาใช้ในการถอดรหัสจะต้องมี อินเวอร์เมตริกซ์ของตัวเอง จึงจะสามารถนำมาใช้ได้
3. การออกแบบวงจรถอดรหัสนอกจากจะต้องใช้อินเวอร์เมตริกซ์ของ เจนเนอเรเตอร์เมตริกซ์แล้ว ยังต้องใช้ Parity-check-polynomial matrix $H(x)$ ซึ่งทรานสโพสของมันจะใช้ในการหา Syndrome ของ error ที่เกิดขึ้นในการรับส่งข้อมูล

วิจารณ์ผลการดำเนินงาน จากการดำเนินงานที่ผ่านมาเราได้เลือกศึกษาวงจร Systematic Convolutional Code เนื่องจากการเข้ารหัสวิธีนี้จะสามารถถอดรหัสได้เลยโดยไม่ต้องคำนึงถึง Delay ที่จะต้องเพื่อเข้าไป เหมือนวงจร Nonsystematic Convolutional Code ทำให้ลดความยุ่งยากในการออกแบบวงจร อีกทั้งยังเป็นการเพิ่มความมั่นใจได้ว่าจะสามารถถอดรหัสได้เนื่องจาก Systematic Convolutional Code เป็นวงจรแบบ Noncatastrophic Convolutional Code เสมอ

บทที่ 5

โปรแกรมเข้ารหัสถอดรหัส

5.1 ลำดับขั้นตอนการเขียนโปรแกรม

ในส่วนของ การเขียนโปรแกรม เราจะใช้ภาษา วิสเชดิแอล ในการเขียนโดยใช้ซอฟต์แวร์ วิสเชดิแอม ซึ่งจะ ได้โปรแกรมออกมาเป็นนามสกุล วิสเชดิ โดยในขั้นต้นหลังจากการเขียน โปรแกรมได้แล้วเราจะนำมาทำการ คอมไพล์ และ ชิมูลั่น เพื่อจะจำลองการทำงานของวงจร และเมื่อได้คุณสมบัติของวงจรถูกต้องตามต้องการ ต่อจากนั้นก็ทำการสังเคราะห์ ก็จะได้ ออกมาเป็นนามสกุล เอ็ชเอ็นเอฟ และจะนำมาทำการเม็จเพื่อทำการใส่ดีเลย์ จากนั้นจึงนำไป ทำการ ชิมูลั่น เพื่อดูการทำงานว่ามีคุณสมบัติตามต้องการหรือไม่

5.2 ส่วนของโปรแกรมเข้ารหัส

ในส่วนของวงจรเข้ารหัสจะประกอบไปด้วยส่วนที่สำคัญ ได้แก่ ชิฟทีร์จิสเตอร์ 5 บิท ซึ่ง จะทำหน้าที่เป็นตัวเงินเนอร์เรเตอร์ และจะมีชิฟทีร์จิสเตอร์ที่เอาท์พุท ทำหน้าที่ส่งข้อมูลออก

จากบทที่แล้วหลักในการเขียนโปรแกรม จะเขียนโปรแกรมเป็นลำดับชั้น โดยโปรแกรม หลัก(อุปกรณ์หลัก)จะเรียกใช้โปรแกรมย่อย(อุปกรณ์ย่อย) โดยจะมีซเททเมทซิน ทำการควบคุม อุปกรณ์ย่อยและอุปกรณ์หลักให้ทำงานที่เวลาเดียวกัน เพื่อให้ได้การทำงานที่สอดคล้องกันตาม ต้องการ

ในส่วนของวงจรเข้ารหัสเราจะมี โปรแกรม encode1 เป็นโปรแกรมหลักที่ทำการเข้ารหัส โดยโปรแกรม encode1 จะเรียกใช้โปรแกรมย่อยที่เป็นส่วนประกอบในการเข้ารหัสมาใช้งานดังนี้


1. โปรแกรม s_reg5 โดยโปรแกรม s_reg5 เป็นโปรแกรมชิฟทีร์จิสเตอร์ ใช้ในการเข้า การรหัสโดยโปรแกรม s_reg5 จะทำการเรียกใช้โปรแกรมย่อยอีกคือ โปรแกรม d_ff2 และ โปรแกรม d_ff2 จะเรียกใช้ โปรแกรม dff1 และ โปรแกรม dff2 มาใช้

2.โปรแกรมst_out เป็นโปรแกรมที่ใช้ในการส่งข้อมูลออกในลักษณะอนุกรม โดย โปรแกรม st_out จะประกอบไปด้วยโปรแกรมย่อย คือ โปรแกรม d_ff3ซึ่งจะมีโปรแกรมย่อย คือ โปรแกรม dff1 และ โปรแกรม dff3

3. โปรแกรม sta_en1 เป็นโปรแกรมซเททเมทซิน ซึ่งจะ เป็นโปรแกรมหลักที่คอยควบคุม การทำงานของ โปรแกรมอื่นๆ ให้ทำงานตามเวลาที่ต้องการ โดยจะทำการควบคุมการทำงานของชิ ฟทีร์จิสเตอร์(s_reg5) และ ภาคส่งข้อมูล (st_out) รวมทั้งควบคุมการทำงานของ โปรแกรมย่อย ต่างๆ เช่น โปรแกรม d_ff2,d_ff3

โดยแผนภาพข้างล่างจะแสดงลำดับชั้นของการเขียน โปรแกรมดังที่ได้อธิบายไว้แล้วข้างต้น โดย โปรแกรม encode1 จะเป็นอุปกรณ์หลักที่ใช้ในการเข้ารหัสซึ่งจะทำการเรียกโปรแกรมย่อย

ต่างๆ ดังแสดงในแผนภาพ



รูปที่ 5.1 แผนภาพลำดับชั้นการเขียน โปรแกรม


จากรูปที่ 5.1 เป็นแผนภาพแสดงลำดับชั้นของ โปรแกรม ซึ่งโปรแกรมที่เขียนสามารถแปรความได้สัมพันธ์กับการเชื่อมต่อของวงจรเข้ารหัสที่เรานำมาใช้(ในบทที่4) ซึ่งโปรแกรมต่างๆ ที่ใช้ในการเข้ารหัสจะแสดงเป็นส่วนๆ ได้ดังนี้

5.2.1 ส่วนโปรแกรมของวงจรพื้นฐาน

โปรแกรมของวงจรพื้นฐาน ประกอบด้วย


1. โปรแกรม dff1
2. โปรแกรม dff2
3. โปรแกรม dff3
4. โปรแกรม d_ff2
5. โปรแกรม d_ff3

โดยโปรแกรม d_ff2 จะได้จากการนำโปรแกรม dff1 และ โปรแกรม dff2 มาใช้ดังแสดงในรูป 5.2 ซึ่งเป็นแผนภาพแสดงการนำ โปรแกรม dff1 และ โปรแกรม dff2 มาใช้



รูปที่ 5.2 แสดงแผนภาพของโปรแกรม d_ff2

และในส่วนของโปรแกรม d_ff3 ก็สามารถแสดงการเชื่อมต่อได้เช่นเดียวกันดังรูปที่ 5.3




รูปที่ 5.3 แสดงแผนภาพของโปรแกรม d_ff3

5.2.2 ส่วนโปรแกรมของวงจรที่นำมาใช้ในโปรแกรมวงจรเข้ารหัส ส่วนของโปรแกรมที่นำมาใช้ประกอบเป็นวงจรเข้ารหัสประกอบด้วย


1. โปรแกรม s_reg5
2. โปรแกรม st_out

โดยโปรแกรม s_reg5 ได้นำ โปรแกรม d_ff2 มาใช้ ดังรูปที่ 5.4



รูปที่ 5.4 แผนภาพโปรแกรม s_reg5

โดยโปรแกรม st_out ได้นำโปรแกรม d_ff3 มาใช้โดยแสดงได้ดังรูป 5.5




รูปที่ 5.5 แผนภาพโปรแกรม st_out

5.2.3 ส่วนโปรแกรมที่ใช้ในการควบคุม(statemachine)

โปรแกรมที่ใช้ในการควบคุมหรือ สเตตแมชชีน คือโปรแกรมที่ใช้ในการควบคุมอุปกรณ์ต่างๆ ให้ทำงานร่วมกันได้อย่างถูกต้อง โดยส่วนของโปรแกรมที่ใช้ในการควบคุมจะส่งสัญญาณไหลต่อไปให้แก่โปรแกรม st_out , s_reg5 เพื่อใช้เป็นสัญญาณควบคุมจังหวะการทำงานของโปรแกรมย่อยต่างๆ

5.2.4 ส่วนโปรแกรมของวงจรถ่ายรหัส


ส่วนโปรแกรมของวงจรถ่ายรหัสจะมีการนำโปรแกรม st_out, s_reg5, sta_en1 มาใช้ ซึ่งสามารถแสดงแผนภาพของโปรแกรมได้ดังรูปที่ 5.6



รูปที่ 5.6 แสดงแผนภาพของโปรแกรมที่ใช้ในการเข้ารหัส

จากรูปที่ 5.6 แสดงให้เห็นว่า โปรแกรมเข้ารหัสได้นำโปรแกรม s_reg5 มาใช้แทน shift register 5 bit และได้นำโปรแกรมย่อย st_out มาช่วยในการส่งสัญญาณออก หรือเรียกอีกอย่างหนึ่งว่าเป็น บัฟเฟอร์ข้อมูลขาออก และจะมีส่วน โปรแกรม sta_en1 เป็นส่วนที่ใช้ในการควบคุมการทำงานของโปรแกรมย่อย st_out , s_reg5 ให้ทำงานเข้ากันได้และจะมีขา reset เป็นสัญญาณที่ส่งมา set สถานะต่างๆ ของโปรแกรมย่อย

5.3 ส่วนของโปรแกรมถอดรหัส



รูปที่ 5.7 แผนภาพแสดงลำดับชั้นของโปรแกรมถอดรหัส


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เฉพาะเพื่อการศึกษาระดับบัณฑิตศึกษาเท่านั้น ไม่ควรเผยแพร่โดยไม่ได้รับอนุญาตจากหน่วยงานต้นสังกัด
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในส่วนของการเขียนโปรแกรมถอดรหัสก็มีหลักการเขียนเช่นเดียวกับภาคเข้ารหัส คือ อาศัยหลักลำดับชั้นของโปรแกรมโดยในส่วนนี้จะมีโปรแกรมหลัก คือ โปรแกรม decode1 ซึ่งเป็นโปรแกรมที่ใช้ในการถอดรหัส โดยที่โปรแกรม decode1 จะเรียกใช้โปรแกรมย่อย คือ โปรแกรม sta_in โปรแกรม de_c2 และ โปรแกรม check_er2 โดยสามารถแสดงลำดับชั้นของโปรแกรมได้ดังรูปที่ 5.7 ซึ่งโปรแกรมย่อยแต่ละโปรแกรมทำหน้าที่แตกต่างกันไปดังนี้ โดยแบ่งได้เป็น

5.3.1 ส่วนโปรแกรมที่ทำหน้าที่รับข้อมูลและถอดรหัส


โปรแกรมที่ทำหน้าที่นี้คือ โปรแกรม de_c2 ซึ่งโปรแกรมนี้จะมีโปรแกรมย่อยในส่วนรับข้อมูลคือ โปรแกรม s_in ซึ่งจะรับข้อมูลที่ส่งมาแล้วแปลงให้เป็นแบบขนาน จากนั้นจะเข้าสู่โปรแกรมย่อยในส่วนการถอดรหัส ซึ่งก็จะประกอบด้วยโปรแกรม s_reg5 และ โปรแกรม d_ff2

ในส่วนโปรแกรมย่อย s_in นั้นจะมีการเรียกใช้โปรแกรม d_ff3 ซึ่งได้แสดงแผนภาพของโปรแกรม s_in ดังรูปที่ 5.8



รูปที่ 5.8 แผนภาพโปรแกรม s_in


โดยในส่วนโปรแกรม de_c2 ที่มีการเรียกใช้ โปรแกรม s_reg5, d_ff2 และ s_in สามารถแสดงแผนภาพของโปรแกรมได้ดังรูปที่ 5.9



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้รูปที่ 5.9 แผนภาพของโปรแกรม de_c2 ไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3.2 ส่วนโปรแกรมที่ทำหน้าที่ตรวจสอบและแก้ไข ความผิดพลาด

โปรแกรมที่ทำหน้าที่แก้ไขและตรวจสอบข้อผิดพลาด คือโปรแกรม `check_er2` ซึ่งโปรแกรมนี้จะมีการเรียกใช้โปรแกรมย่อย `sys_cor` , `sys_uncor` มาใช้เป็นตัวเปรียบเทียบข้อมูลที่ส่งมากับ ลักษณะของข้อผิดพลาด โดยการเปรียบเทียบ ซินโดมรีจิสเตอร์ กับ รูปแบบของข้อผิดพลาดที่เก็บในโปรแกรมย่อย `sys_cor` , `sys_uncor` โดยจะใช้โปรแกรมย่อย `s_reg3` , `d_ff2` เป็นโปรแกรมที่ทำหน้าที่เป็น ซินโดมรีจิสเตอร์ หลักการทำงานของ โปรแกรม `check_er2` จะทำงานโดยโปรแกรมย่อย `sys_cor` , `sys_uncor` จะอ่านค่าจากเอาต์พุตของ ซินโดมรีจิสเตอร์ มาเปรียบเทียบกับค่าที่อยู่ในโปรแกรมแล้วจะส่งค่าไปยังเอาต์พุตของ `check_er2` และไปยัง ซินโดมรีจิสเตอร์ ซึ่งสามารถแสดงแผนภาพลำดับชั้นของโปรแกรม `check_er2` ดังรูปที่ 5.10



รูปที่ 5.10 แผนภาพของโปรแกรม `check_er2`


5.3.3 ส่วนของโปรแกรมที่ทำหน้าที่ควบคุม

โปรแกรมที่ทำหน้าที่ส่วนนี้ก็คือ `sta_in` ซึ่งโปรแกรมนี้จะให้สัญญาณเอาต์พุตคือสัญญาณไหลตลอด ไปยังโปรแกรมย่อยอื่นๆในโปรแกรม `decode1` ซึ่งโปรแกรมส่วนควบคุมนี้ก็มีลักษณะการทำงานคล้ายกับส่วนที่ใช้ในการควบคุมส่วนเข้าของการเข้ารหัสซึ่งจะใช้ในการควบคุมการทำงานของโปรแกรมย่อยส่วนต่างๆ

5.3.4 ส่วนของโปรแกรมหลักในการถอดรหัส

ในส่วนนี้จะใช้โปรแกรม `decode1` ซึ่งโปรแกรม `decode1` จะเรียกใช้โปรแกรมย่อย `sta_in` , `de_c2` , `check_er2` โดยโปรแกรม `sta_in` จะเป็นตัวกำหนดจังหวะการทำงานให้แก่ โปรแกรม `de_c2` , `check_er2` ให้ทำงานเข้ากันได้ซึ่งส่วนของโปรแกรม `de_c2` จะเป็นภาครับข้อมูลและถอด

รหัสส่วนโปรแกรม check_er2 จะทำหน้าที่ตรวจ และแก้ไขข้อผิดพลาด ซึ่งได้อธิบายไว้แล้วข้างต้น และจะมีขา reset ไว้ในการ set สถานะเริ่มต้นในการทำงานของโปรแกรม ย่อยต่างๆ เราสามารถแสดงลำดับชั้นของโปรแกรม decode1 ได้ดัง รูปที่ 5.11



รูปที่ 5.11 แผนภาพแสดงโปรแกรม decode1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 6 ผลการทำงานของโปรแกรม

6.1 ผลการทำงานของโปรแกรมวงจรในส่วนเข้ารหัส

โปรแกรมของวงจรภาคเข้ารหัสนั้นจะมีโปรแกรมหลัก คือ โปรแกรม encode1 ซึ่งจะ
เป็นโปรแกรมที่ทำหน้าที่ในการเข้ารหัส โดยโปรแกรมนี้จะ นำโปรแกรม sta_en1, st_out, s_reg5
มาใช้ร่วมกัน โดยโปรแกรม sta_en1 จะเป็นโปรแกรมควบคุม(statemachine) ที่จะเป็นตัวให้
กำเนิดสัญญาณ โหลด ส่งให้แก่โปรแกรม st_out, s_reg5 เพื่อให้โปรแกรมแต่ละตัวสามารถทำ
งานร่วมกันได้อย่างถูกต้อง ซึ่งผลการทำงานของโปรแกรม sta_en1 นี้ จะมีผลต่อการทำงานของ
โปรแกรมอื่นที่นำสัญญาณ โหลด ไปใช้ ดังนั้นโปรแกรม sta_en1 จึงมีความสำคัญต่อการทำงาน
ของโปรแกรมนวมซึ่งผลการทำงานของโปรแกรม sta_en1 ที่ได้จากการจำลองการทำงาน ได้ผล
ออกมาถูกต้องตามต้องการ ซึ่งจะมีผลให้การทำงานของโปรแกรม อื่นๆ นั้นสอดคล้องกันด้วย

ส่วนของโปรแกรม st_out เป็นโปรแกรมที่ทำหน้าที่ส่งข้อมูลออก ซึ่งจะมีลักษณะที่คล้าย
กับบัฟเฟอร์(buffer) ในตอนส่งข้อมูลออกและจะมีลักษณะที่พิเศษอีกอย่าง คือ การทำงานของ
โปรแกรม st_out จะมีจังหวะการทำงานที่เร็วเป็น 2 เท่าเมื่อเทียบกับการทำงานของ โปรแกรม
s_reg5 เนื่องจากจะต้องทำการรับข้อมูลในลักษณะของ ข้อมูลขนาน(parallel) และจะต้องส่ง
ข้อมูลออกในลักษณะอนุกรม(series) จึงต้องมีจังหวะการทำงานที่เร็วเป็น 2 เท่าเมื่อเทียบกับส่วน
ที่ส่งข้อมูลมาให้

ซึ่งจากการจำลองการทำงานของโปรแกรม st_out ได้ผลการทำงานตามที่ต้องการ และใน
ส่วนของโปรแกรม s_reg5 ซึ่งเป็นโปรแกรมที่ทำหน้าที่เป็น ชิพทรีจิสเตอร์ นั้นจากการจำลอง
การทำงานของโปรแกรมก็ได้ผลออกมาถูกต้องเช่นกัน แต่ในตอนแรกของการเขียนโปรแกรมยังมี
ปัญหาเรื่องการแล็ช(latch) เนื่องจากการทำงานของ ชิพทรีจิสเตอร์ที่ต้องการนั้นจะคล้ายกับ
บัฟเฟอร์ คือ จะมีการหน่วงข้อมูลในหนึ่งช่วงการทำงาน จึงไม่สามารถที่จะเรียกใช้ ฟลิปฟลอป
ทั่วไปได้จึงได้มีการนำฟลิปฟลอป 2 ตัวมาต่อเชื่อมกัน เพื่อให้ได้การทำงานตามต้องการ(เกิดการ
หน่วง) และได้อาศัย โปรแกรม sta_en1 เข้ามาช่วยในการให้จังหวะการทำงานที่เหมาะสม ซึ่งทำ
ให้สามารถทำการจำลองการทำงานของวงจรได้ผลการทำงานตามที่ต้องการเช่นกัน

ในส่วนของโปรแกรมหลักในภาคเข้ารหัสนั้นก็ คือ โปรแกรม encode1 นั้นได้มีการนำ
โปรแกรมย่อยต่างๆ ข้างต้นมาต่อเชื่อมกัน ซึ่งหลังจากการทำการจำลองการทำงานของโปรแกรม
เข้ารหัสก็ได้ผลการทำงานตามที่ต้องการ และได้ทำการสังเคราะห์ส่วนของโปรแกรมเข้ารหัสทั้ง
ในส่วนของโปรแกรมย่อย และในส่วนของโปรแกรมหลักแล้ว ก็จะได้วงจรลอจิก(logic) ออกมา
ตามต้องการ จากนั้นก็จะนำ ไฟล์ จุดวิเฮซดที่ได้จากการทำการสังเคราะห์มาทำการ จำลองการทำ
งานของโปรแกรมอีกครั้ง โดยใช้โปรแกรมทดสอบมาทำการทดสอบการทำงานของโปรแกรมที่
ได้มาใหม่ หลังจากทำการทดสอบการทำงานของโปรแกรมดูแล้วได้พบว่าการทำงานที่ได้นั้น ถูก

เอกสารนี้เป็นต้องตามต้องการจึงนำโปรแกรม จุด xmf ไปทำการรวม ซึ่งการรวมนี้จะเป็นการนำโปรแกรม

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ย่อยต่างๆ ที่ใช้ในโปรแกรมเข้ารหัสมาต่อเชื่อมกันออกมาเป็น วงจรเข้ารหัสและจะทำการใส่คีย์เข้าไปด้วยเพื่อให้ได้การทำงานที่ถูกต้องตามความเป็นจริง จากนั้นก็จะนำไปทำการจำลองการทำงานอีกครั้งเป็น โดยใช้โปรแกรมทดสอบในการทดสอบการทำงานของโปรแกรมวงจรถัด

6.2สรุปผลการทำงานของโปรแกรมวงจรถอดรหัส

โปรแกรมที่ใช้ในการถอดรหัสนั้นจะมีโปรแกรม decode1 เป็นโปรแกรมหลัก โดยจะมีการเรียกใช้โปรแกรมย่อยได้แก่ โปรแกรม sta_in ,de_c2,check_er2 มาใช้ร่วมกันในการถอดรหัส ซึ่งโปรแกรม sta_in จะเป็นโปรแกรมควบคุมการทำงานของโปรแกรม de_ce2,check_er2 ดังนั้นการทำงานของโปรแกรม sta_in นั้นจะมีผลต่อการทำงานของโปรแกรมอื่นๆ ด้วย ซึ่งจากการออกแบบและจำลองการทำงานของโปรแกรมแล้ว ได้ผลออกมาถูกต้องตามต้องการ ในส่วนของโปรแกรม de_c2 นั้น ซึ่งเป็นโปรแกรมในส่วนของการรับข้อมูลที่ส่งมา แล้วทำการแปลงข้อมูลที่ส่งมาแบบอนุกรมให้เป็นแบบขนาน และจะนำไปทำการถอดรหัสต่อไป ซึ่งจากการจำลองการทำงานของโปรแกรมส่วนนี้ก็ ได้ผลการทำงานถูกต้องตามต้องการ

ส่วนโปรแกรมที่ทำการตรวจสอบและแก้ไขข้อผิดพลาดของข้อมูลที่ได้จากการเข้าและถอดรหัส ซึ่งก็คือโปรแกรม check_er2 นั้นได้มีการเรียกใช้โปรแกรมต่างๆ ตามที่ได้กล่าวไว้ในบทที่ 5 นั้นจากการนำโปรแกรมย่อยต่าง ๆ ไปทำการจำลองการทำงานนั้น ก็ได้ผลการทำงานที่ถูกต้องตามต้องการ จากนั้นจึงนำโปรแกรม check_er2 ไปจำลองการทำงานก็ได้ผลการทำงานที่ถูกต้องตามต้องการ ต่อจากนั้น จึงทำการรวมโปรแกรมย่อย ภาค รับข้อมูล , ภาคตรวจสอบและแก้ไขข้อผิดพลาด และภาคควบคุมการทำงาน มารวมกันเป็นโปรแกรม decode1 ซึ่งเป็นโปรแกรมที่ใช้ในการถอดรหัส จากนั้นจึงได้ทำการจำลองการทำงานของโปรแกรมถอดรหัส ซึ่งก็ได้ผลการทำงานของโปรแกรมถูกต้องตามที่ได้ออกแบบไว้ แล้วจึงนำโปรแกรมต่างๆ ที่ได้จำลองการทำงานแล้วไปทำการ สังเคราะห์เป็นวงจร ดิจิตอล เช่นเดียวกับในส่วนโปรแกรมของภาคเข้ารหัส ก็ได้วงจรถอดรหัสตามต้องการ

เมื่อทำการจำลองการทำงานเรียบร้อยแล้วก็จะนำไปทำการรวมโปรแกรมย่อยต่างๆ ที่ใช้ในการถอดรหัสให้เป็นวงจรเดียวกัน ซึ่งจะทำการต่อเชื่อมขาของอุปกรณ์ต่างๆเข้าด้วยกันและจะทำการใส่คีย์ให้กับอุปกรณ์ต่างๆเพื่อให้การทำงานของโปรแกรมวงจรถัดมีความใกล้เคียงกับการทำงานของวงจรจริง และเพื่อไม่ให้เกิดปัญหาหลังจากการนำไปสร้างเป็นวงจรจริงแล้ว จากนั้นจะนำโปรแกรมที่ได้ไปทำการจำลองและทดสอบการทำงานของโปรแกรมคู่อีกเป็นครั้งสุดท้าย

ในการทดสอบการทำงานของโปรแกรมส่วนเข้ารหัสและถอดรหัสนั้นเนื่องจากการทำงานของทั้งสองส่วนมีความสอดคล้องกันจึงได้ใช้โปรแกรมทดสอบเป็นโปรแกรมเดียวกัน โดยโปรแกรมที่ใช้ในการทดสอบการทำงานจะมีการเรียกใช้โปรแกรมเข้ารหัสและ โปรแกรมถอดรหัสมาใช้ร่วมกัน โดยโปรแกรมที่ใช้ทดสอบจะทำการกำเนิดความถี่นาฬิกาให้กับ โปรแกรมเข้ารหัส และโปรแกรมถอดรหัสได้นำไปใช้ในการกำหนดสถานะการทำงานให้สอดคล้องกัน และจะนำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอาท์พุทที่ได้จากโปรแกรมวงจรเข้ารหัสมาเป็นอินพุทให้กับโปรแกรมวงจรถอดรหัส ซึ่งจะ สามารถถอดรหัสได้ข้อมูลเดิมที่ทางโปรแกรมทดสอบส่งให้กับโปรแกรมเข้ารหัส ซึ่งเป็นการ แสดงให้เห็นว่าการทำงานของทั้งสองโปรแกรมทำงานได้ถูกต้องหรือไม่ หรืออาจตรวจสอบได้ จากส่วนย่อยๆคือ สามารถดูการทำงานของโปรแกรมเข้ารหัสได้จากเอาท์พุทของโปรแกรม และสามารถดูผลการทำงานของโปรแกรมถอดรหัสได้จากเอาท์พุททั้งสองของโปรแกรม โดย เอาท์พุทที่หนึ่งจะเป็นส่วนที่ใช้ในการตรวจสอบความผิดพลาดที่อาจเกิดขึ้นในระหว่างการส่ง ข้อมูลโดยจะมีค่าเป็นหนึ่งเมื่อเกิดความผิดพลาดในการส่งข้อมูล และเอาท์พุทที่สองจะเป็นส่วนที่ ใช้ในการถอดรหัสในกรณีที่ไมเกิดความผิดพลาดในการส่งเอาท์พุทที่สองนี้จะแสดงค่าข้อมูลเดิมที่ ได้จากการถอดรหัสแล้ว

ในส่วนของการทดสอบการทำงานนั้นได้ทำการทดสอบ 2 ส่วนคือ


1. ได้ทำการทดสอบการทำงานการเข้ารหัสและถอดรหัสของโปรแกรมเข้ารหัสและโปรแกรมถอดรหัส โดยที่ไม่มีข้อผิดพลาดเกิดขึ้นระหว่างทำการส่งข้อมูล ซึ่งผลที่ได้จากการทดสอบนั้นทั้งภาคเข้ารหัสและภาคถอดรหัสทำงานได้ถูกต้องตามที่ต้องการ โดยได้แสดงกราฟของผลจากการทำ งานทั้งสองภาคดังในรูปที่ 6.1 โดยจากรูป 6.1 อธิบายได้ว่า การทำงานของโปรแกรมจะทำงานก็ต่อ เมื่อมีการ เซ็คสถานะการทำงานเรียบร้อยแล้ว โดยดูจากขา reset 2 จะมีค่าเป็น หนึ่ง ซึ่งอินพุทของ ภาคเข้ารหัสจะมีค่าเป็น 1100100111011 ซึ่งภาคเข้ารหัสจะเข้ารหัสและให้เอาท์พุทออกมาเป็น 11 11 00 01 11 00 01 10 10 10 01 11 10 00 ซึ่งค่านี้จะเป็นอินพุทให้แก่ ภาคถอดรหัส ซึ่งจะถอดรหัส ได้ออกมาเป็น 1100100111011 ซึ่งตรงกับอินพุทของภาคเข้ารหัสนั่นเองซึ่งแสดงให้เห็นว่าการทำ งานของภาคถอดรหัสถูกต้อง

2. ได้ทำการทดสอบการเข้ารหัสและถอดรหัสโดยที่ได้มีการทำให้เกิดข้อผิดพลาดขึ้นใน ระหว่างการส่งข้อมูลทำให้อินพุทของภาคถอดรหัสผิดพลาด ซึ่งผลจากการถอดรหัสนั้นภาคถอด รหัสสามารถตรวจได้ว่าเกิดข้อผิดพลาดได้ โดยเอาท์พุทที่หนึ่งของภาคถอดรหัสเกิดเป็นหนึ่งเมื่อมี ข้อผิดพลาดขึ้นในการส่งข้อมูล ซึ่งสามารถแสดงผลการทำงานของการทำงานการเข้ารหัสและการถอดรหัส ในขณะที่เกิดข้อผิดพลาดได้ดังในรูปที่ 6.2 จากรูปที่ 6.2 สามารถอธิบายได้ดังนี้ ในส่วนของภาคเข้า รหัสนั้นมีการทำงานเช่นเดียวกับในรูปที่ 6.1 แต่อินพุทของภาคถอดรหัสจะมีการรับข้อมูลโดย สมมุติให้เกิด error ขึ้นในการส่ง ทำให้ได้อินพุทเป็น 11 11 00 00 11 11 10 11 01 01 00 11 11 ซึ่ง ในการถอดรหัสนั้นสามารถตรวจสอบการทำงานที่ผิดพลาดไปได้โดยขาเอาท์พุทที่ 1 (outde1) จะมี ค่าเป็นหนึ่งซึ่งแสดงให้เห็นว่ามีข้อผิดพลาดเกิดขึ้นกับข้อมูล



รูปที่ 6.1 กราฟแสดงการทำงานของกรการเข้ารหัสและถอดรหัสโดยไม่มีข้อผิดพลาดเกิดขึ้นในขนาดทำการส่งสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.2 กราฟแสดงการทำงานของการทำงานของการเข้ารหัสและถอดรหัส โดยที่ เกิดข้อผิดพลาดขึ้นในขนาดทำการส่งสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 7 สรุปและวิจารณ์ผลการทำงาน

7.1 สรุปผลการดำเนินงานของ โปรแกรมในส่วนเข้ารหัส

7.1.1 จากผลการดำเนินงานได้จากบทที่แล้ว ซึ่งเป็นผลที่ได้จากการจำลองและทดสอบการทำงาน ของโปรแกรมเข้ารหัสหลังจากการใส่ คีย์เข้าไปแล้วทำให้สามารถจำลองการทำงานของ โปรแกรมได้ใกล้เคียงกับความเป็นจริงกับการทำงานของวงจรถจริง และอีกทั้งยังสามารถนำ โปรแกรมที่ได้จากการออกแบบนี้ ไปทำการสร้างเป็นวงจรรวม โดยจะสามารถลดโอกาสการทำงาน ผิดพลาดของวงจรถจริงได้เนื่องจากได้มีการใส่คีย์เข้าไปแล้ว โดยคีย์ขึ้นอยู่กับเทคโนโลยีที่ เลือกใช้ขณะทำการออกแบบวงจรถจริง ซึ่งจะต้องเป็นเทคโนโลยีที่สอดคล้องกับโรงงานที่จะนำไปทำ การสร้าง อีกทั้งหลังจากการใส่คีย์แล้วสามารถทำให้พอประมาณได้ว่าวงจรถจริงที่ได้ออกแบบนั้น สามารถทำงานได้ในช่วงความถี่เท่าใด

7.1.2 จากผลการดำเนินงานของภาคเข้ารหัสจะสังเกตเห็นได้ว่าการหน่วงเกิดขึ้นระหว่างอินพุต กับเอาต์พุตของภาคเข้ารหัสซึ่งเกิดจากการการหน่วงของชิพที่รีจิสเตอร์ที่ใช้พักข้อมูลก่อนที่จะส่ง ออกไปยังภาคถอดรหัส

7.1.3 จากรูปที่ 6.1 และ 6.2 จะสังเกตเห็นได้ว่าสัญญาณเอาต์พุตจากภาคเข้ารหัสจะไม่ส่ง ให้กับทางอินพุตของภาคถอดรหัสโดยตรง แต่จะมีการหน่วงสัญญาณไว้ช่วงเวลาที่หนึ่งก่อนที่จะเข้า มายังภาคถอดรหัสทั้งนี้ก็เพื่อให้การทำงานของภาคเข้ารหัสและภาคถอดรหัสทำงานสอดคล้องกัน นั้นเอง เนื่องจากทั้งสองภาคมีจังหวะการทำงานที่ไม่เหมือนกันจึงต้องพิจารณาถึงจังหวะการทำงาน ของทั้งสองภาคด้วย โดยการหน่วงสัญญาณนี้ในทางปฏิบัติอาจใช้ชิพที่รีจิสเตอร์เป็นคั วบัฟเฟอร์ข้อมูลไว้ก็ได้

7.1.4 จากรูปที่ 6.1,6.2 จะสังเกตเห็นว่าอินพุตจาก โปรแกรมทดสอบจะถูกนำมาแอนด์กับ สัญญาณ $x1$ ซึ่งหมายความว่าอินพุตจะถูก โหลดเข้าสู่อินพุตของภาคเข้ารหัสเฉพาะช่วงที่สัญญาณ $x1$ มีค่าเท่ากับ 1 ทั้งนี้เพราะว่าการทำงานของภาคเข้ารหัสนั้นจะ โหลดข้อมูลเข้าเฉพาะช่วง $x1$ เท่านั้น

7.2 สรุปผลการดำเนินงานของ โปรแกรมส่วนถอดรหัส

7.2.1 การทำงานของ โปรแกรมถอดรหัสหลังจากการใส่คีย์แล้ว (จากในบทที่แล้ว) สังเกตเห็นได้ว่าเกิด กริด ขึ้นในระหว่างช่วงการเปลี่ยนสถานะซึ่งหากเกิดขึ้นกับอินพุตอาจมีผลทำให้ การทำงานของวงจรถผิดพลาดได้ แต่หาก กริด เกิดขึ้นทางเอาต์พุตจะ ไม่ส่งผลต่อการทำงาน ซึ่งวิธี ในการแก้กริดนี้อาจแก้โดยใช้เก็บที่จังหวะ โหลด ในขณะที่สัญญาณ โหลดเปลี่ยนสถานะเพื่อไม่ให้ เกิดกริดได้

7.2.2 จากผลการดำเนินงานของวงจรถถอดรหัสในรูปที่ 6.1,6.2 นั้นจะเห็นได้ว่าสามารถถอด

รหัสได้อย่างถูกต้องและสามารถที่จะตรวจสอบข้อผิดพลาดที่เกิดขึ้นในขณะที่ส่งข้อมูลได้ ในการทำ
งานของภาคต่อรหัสในขณะที่ไม่เกิดข้อผิดพลาดระหว่างการส่งข้อมูลนั้น จะสามารถถอดรหัส
ได้เอาที่พู่ตรงกับอินพุทของภาคเข้ารหัสซึ่งแสดงได้ว่าการทำงานที่ได้ถูกต้อง แต่จะสังเกตเห็นได้ว่า
สัญญาณเอาที่พู่ของภาคต่อรหัสเมื่อเทียบกับสัญญาณอินพุทของทางภาคเข้ารหัสจะถูกหน่วงไป
8 ช่วงจังหวะการไหลค ที่เป็นเช่นนี้ก็เพราะว่าเกิดจากการหน่วงของชิพทรีจิสเตอร์ที่ใช้ในการพัก
ข้อมูลก่อนที่จะส่งออกไปของภาคเข้ารหัส 1 ช่วงจังหวะการไหลค และจะเกิดการหน่วงของ ชิพทรี
จิสเตอร์ที่ใช้ในการรับข้อมูลของภาคต่อรหัสอีกหนึ่งช่วงจังหวะการไหลค และจะถูกหน่วงเนื่อง
จาก ชิพทรีจิสเตอร์ที่ใช้ในส่วนของภาคต่อรหัสอีก 6 จังหวะการไหลค รวมแล้วจึงเป็น 8 จังหวะ
การไหลค

7.3 วิจารณ์ผลการดำเนินงาน

จากการศึกษาหลักการการทำงานของวงจรเข้ารหัส และถอดรหัสแบบ คุณสมบัติการทำให้
ทราบถึงคุณสมบัติของ โคคัวมีหลักการงานเช่นใด สามารถนำโคคัวชนิดนี้มาใช้ประโยชน์ใน
การรับ และส่งข้อมูลทาง ดิจิตอล รวมทั้งในบางรูปแบบอาจมีคุณสมบัติในการตรวจสอบ และ
แก้ไขข้อผิดพลาดที่อาจจะเกิดขึ้นในระหว่างการส่งข้อมูล

และจากการศึกษาภาษา วิเอชดีแอล ซึ่งเป็นภาษาที่มีคุณสมบัติในการออกแบบวงจรรวมที่
มีขนาดใหญ่ทำให้เราสามารถนำภาษาวิเอชดีแอลมาใช้ในการออกแบบวงจรการเข้ารหัส และถอด
รหัสให้มีคุณสมบัติตรงตามจุดประสงค์ที่เราได้กำหนดไว้ โดยเราจะแยกส่วนของวงจรเข้ารหัส
และถอดรหัสออกเป็น 2 ชิพ เพื่อให้มีความสะดวกในการนำไปใช้งานต่อไป

หนังสืออ้างอิง

1. Richard E. Blahat , “Theory and Practic of Erroe Control Codes” , Addison - Wesley Publishing company , 1984
2. Jayarm Bhasker, “ A VHDL Primer” ,Prentice Hall, 1992
3. บวร ปกัศราทร , ประเสริฐ คันธมานนท์ และสุเมธ อังคะสิกุล , “เทคโนโลยีการออกแบบวงจรรวม” ศูนย์เทคโนโลยีอิเล็กทรอนิกส์และคอมพิวเตอร์แห่งชาติ กระทรวงวิทยาศาสตร์และการพลังงาน หน้า 56- 74 ,2533



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

รายงานนี้สำเร็จลงได้ก็เนื่องจากการคำแนะนำในการแก้ไขปัญหาและการให้คำปรึกษาจาก อาจารย์ สมศักดิ์ ชุมช่วย และความช่วยเหลือจากพี่ ๆ และเพื่อน ๆ ที่คอยให้คำแนะนำและความช่วยเหลือต่าง ๆ จึงขอขอบคุณมาในโอกาสนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรม dff1

entity dff1 is

```
port ( d : in bit ; ld : in bit_vector(0 to 1) ; q : out bit );
```

end dff1 ;

architecture dff1s of dff1 is

begin

```
process (d,ld)
```

```
begin
```

```
if ld = "01" then
```

```
q <= d ;
```

```
end if ;
```

```
end process;
```

end dff1s ;

configuration dff1con of dff1 is

```
for dff1s
```

```
end for;
```

end dff1con;



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรม dff2

entity dff2 is

```
port ( d : in bit ; ld : in bit_vector(0 to 1) ; q : out bit );
```

end dff2;

architecture dff2s of dff2 is

```
begin
```

```
process (d,ld)
```

```
begin
```

```
if ld = "11" then
```

```
q <= d;
```

```
end if ;
```

```
end process;
```

end dff2s;

configuration dff2con of dff2 is

```
for dff2s
```

```
end for;
```

end dff2con;



โปรแกรม dff3

entity dff3 is

```
port ( d : in bit ; ld : in bit_vector(0 to 1) ; q : out bit ) ;
```

end dff3 ;

architecture dff3s of dff3 is

```
begin
```

```
process (d,ld)
```

```
begin
```

```
if ld = "10" then
```

```
q <= d;
```

```
end if ;
```

```
end process ;
```

end dff3s ;

configuration dff3con of dff3 is

```
for dff3s
```

```
end for;
```

end dff3con;



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรม d_ff2

```
entity d_ff2 is
  port ( d : in bit ;load : in bit_vector(0 to 1); q:out bit);
end d_ff2 ;
architecture d_ffs2 of d_ff2 is
  component dff1
    port ( d : in bit ; ld : in bit_vector(0 to 1) ; q : out bit);
  end component;
  component dff2
    port ( d : in bit ; ld : in bit_vector(0 to 1) ; q : out bit);
  end component;
  signal s1 : bit;
begin
  d1 : dff1 port map (d,load,s1);
  d2 : dff2 port map (s1,load,q);
end d_ffs2;
configuration d_ff2con of d_ff2 is
  for d_ffs2
    for d1 : dff1 use entity work.dff1(dff1s);
  end for;
  for d2 : dff2 use entity work.dff2(dff2s);
  end for;
  end for;
end d_ff2con;
```

โปรแกรม d_ff3

```
entity d_ff3 is
  port ( d : in bit ;load : in bit_vector(0 to 1); q:out bit);
end d_ff3 ;
architecture d_ffs3 of d_ff3 is
  component dff1
    port (d : in bit ; ld : in bit_vector(0 to 1) ; q : out bit);
  end component;
  component dff3
    port (d : in bit ; ld : in bit_vector(0 to 1) ; q : out bit);
  end component;
  signal s1 : bit;
begin
  d1 : dff3 port map (d,load,s1);
  d2 : dff1 port map (s1,load,q);
end d_ffs3;
configuration d_ff3con of d_ff3 is
  for d_ffs3
    for d1 : dff3 use entity work.dff3(dff3s);
  end for;
  for d2 : dff1 use entity work.dff1(dff1s);
  end for;
end for;
end d_ff3con;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรม s_reg5

```
entity s_reg5 is
```

```
    port (d,x : in bit ;l : in bit_vector(0 to 1); q : out bit_vector(0 to 4));
```

```
end s_reg5 ;
```

```
architecture s_reg5s of s_reg5 is
```

```
    component d_ff2
```

```
        port (d : in bit ;load : in bit_vector(0 to 1); q :out bit );
```

```
    end component;
```

```
    signal s : bit_vector( 0 to 4);
```

```
    begin
```

```
        d1 : d_ff2 port map (d,l,s(0));
```

```
        d2 : d_ff2 port map (s(0),l,s(1));
```

```
        d3 : d_ff2 port map (s(1),l,s(2));
```

```
        d4 : d_ff2 port map (s(2),l,s(3));
```

```
        d5 : d_ff2 port map (s(3),l,s(4));
```

```
        q(0) <= s(0) and x;
```

```
        q(1) <= s(1) and x;
```

```
        q(2) <= s(2) and x;
```

```
        q(3) <= s(3) and x;
```

```
        q(4) <= s(4) and x;
```

```
end s_reg5s;
```

```
configuration s_reg5con of s_reg5 is
```

```
    for s_reg5s
```

```
        for all : d_ff2 use entity work.d_ff2(d_ffs2);
```

```
    end for;
```

```
end for;
```

```
end s_reg5con;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรม st_out

```
entity st_out is
  port ( d1,d2 : in bit ;l2 : in bit_vector(0 to 1) ; data : out bit );
end st_out;

architecture st_outs of st_out is
  component d_ff3
    port ( d : in bit ;load : in bit_vector( 0 to 1) ; q : out bit );
  end component;

  signal s1,s2 : bit;

begin
  df1 : d_ff3 port map (d1,l2,s1);
  df2 : d_ff3 port map (s2,l2,data);
  s2 <= s1 or d2 ;
end st_outs;

configuration st_outcon of st_out is
  for st_outs
    for all : d_ff3 use entity work.d_ff3(d_ffs3);
  end for;
end for;
end st_outcon;
```

โปรแกรม sta_en1

```
entity n_staen is
```

```
port ( clk,reset : in bit ;x,load : out bit; load1,load2 : out bit_VECTOR(0 to 1));
```

```
end n_staen ;
```

```
architecture n_staens of n_staen is
```

```
type state is (st0,st1,st2,st3,st4,st5,st6,st7,st8);
```

```
signal p_sta,n_sta :state ;
```

```
begin
```

```
  a : process(clk)
```

```
  begin
```

```
    if clk = '1' then
```

```
      p_sta <= n_sta ;
```

```
    end if;
```

```
  end process a ;
```

```
  b : process (p_sta,reset)
```

```
  begin
```

```
    if reset = '0' then
```

```
      n_sta <= st0 ;
```

```
      load1 <= "00";
```

```
      load2 <= "00";
```

```
      x <= '0' ; load <= '0' ;
```

```
    elsif reset = '1' then
```

```
      case p_sta is
```

```
        when st0 =>
```

```
          load1 <= "00";
```

```
          load2 <= "00";
```

```
          x <= '0' ; load <= '0';
```

```
        n_sta <= st1;
```

```
        when st1 =>
```

```
          load1 <= "00";
```

```
          load2 <= "01";
```

```
          x <= '0' ;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

n_sta <= st2;  load <= '0' ;
when st2 =>
  load1 <= "01";
  load2 <= "10";
  x <= '1';    load <= '0' ;
  n_sta <= st3;
when st3 =>
  load1 <= "01";
  load2 <= "11";
  x <= '1';    load <= '0' ;
  n_sta <= st4;
when st4 =>
  load1 <= "00";
  load2 <= "00";
  x <= '0';    load <= '0' ;
  n_sta <= st5;
when st5 =>
  load1 <= "10";
  load2 <= "00";
  x <= '0';    load <= '1' ;
  n_sta <= st6;
when st6 =>
  load1 <= "10";
  load2 <= "01";
  x <= '0';    load <= '1' ;
  n_sta <= st7;
when st7 =>
  load1 <= "11";
  load2 <= "10";
  x <= '0';    load <= '0' ;
  n_sta <= st8;
when st8 =>

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

load1 <= "11";
load2 <= "11";
x <= '0';    load <= '0';
n_sta <= st0;

end case ;
end if;
end process b ;
end n_staens ;

configuration n_staencon of n_staen is
  for n_staens
  end for;
end n_staencon;

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรม encode1

entity n_en1 is

port (c,reset1,reset2,d : in bit ; data : out bit);

end n_en1 ;

architecture n_en1s of n_en1 is

component n_stae

port (clk,reset : in bit ; x,load : out bit ; load1,load2 : out bit_vector(0 to 1));

end component;

component st_out

port (d1,d2 : in bit ; l2 : in bit_vector(0 to 1) ; data : out bit);

end component ;

component s_reg5

port (d,x : in bit ; l : in bit_vector(0 to 1) ; q : out bit_vector(0 to 4));

end component ;

signal s5 : bit_vector(0 to 4);

signal ld1,ld2 : bit_vector(0 to 1) ;

signal s1,s2,s3,s4,x1,sd,load : bit ;

begin

s_reg : s_reg5 port map (sd,x1,ld1,s5);

s_out : st_out port map (s4,s1,ld2,data);

sta_1 : n_stae port map (c,reset1,x1,load,ld1,ld2);

sd <= d and reset2 ;

s1 <= sd and x1;

s2 <= s1 xor s5(2) ;

s3 <= s5(3) xor s5(4) ;

s4 <= s2 xor s3 ;

end n_en1s;

configuration n_en1con of n_en1 is

for n_en1s

for s_reg : s_reg5 use entity work.s_reg5(s_reg5s);

end for;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
for s_out : st_out use entity work.st_out(st_outs);  
end for;  
for sta_1 : n_staeñ use entity work.n_staeñ(n_staeñs);  
end for;  
end for;  
end n_enicon;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรม de_c2

entity de_c2 is

```
port (data,l1 : in bit ; ss2 : in bit_vector(0 to 2) ; o1,o2 : out bit );
```

end de_c2 ;

architecture de_c2s of de_c2 is

```
component s_in
```

```
port (d,l_d1 : in bit ; load : in bit_vector(0 to 1) ; o1,o2 : out bit );
```

```
end component ;
```

```
component s_reg5
```

```
port (d,x : in bit ; l : in bit_vector(0 to 1) ; q : out bit_vector(0 to 4));
```

```
end component ;
```

```
component d_ff2
```

```
port (d : in bit ; load : in bit_vector(0 to 1) ; q : out bit);
```

```
end component ;
```

```
signal ss1 : bit_vector(0 to 4);
```

```
signal s1,s2,s3,s4,s5,s6,da,i1,i2 : bit;
```

begin

```
s_i1 : s_in port map (da,l1,ss2(1 to 2),s1,s2);
```

```
s_re5 : s_reg5 port map (s2,l1,ss2(0 to 1),ss1);
```

```
d_f2 : d_ff2 port map (ss1(4),ss2(0 to 1),s6);
```

```
i2 <= s2 and l1 ;
```

```
i1 <= s1 and l1 ;
```

```
s3 <= i2 xor ss1(2) ;
```

```
s4 <= ss1(3) xor ss1(4) ;
```

```
s5 <= s3 xor s4 ;
```

```
o1 <= i1 xor s5 ;
```

```
o2 <= s6 and l1 ;
```

```
da <= data and l1 ;
```

end de_c2s ;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

configuration de_c2con of de_c2 is

for de_c2s

for s_il : s_in use entity work.s_in(s_ins);

end for;

for s_re5 : s_reg5 use entity work.s_reg5(s_reg5s);

end for;

for d_ff2 : d_ff2 use entity work.d_ff2(d_ffs2);

end for;

end for;

end de_c2con;



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรม s_reg3

```
entity s_reg3 is
```

```
    port (d,x : in bit ;l : in bit_vector(0 to 1); q : out bit_vector(0 to 2));
```

```
end s_reg3 ;
```

```
architecture s_reg3s of s_reg3 is
```

```
    component d_ff2
```

```
        port (d : in bit ;load : in bit_vector(0 to 1); q :out bit );
```

```
    end component;
```

```
    signal s : bit_vector( 0 to 2);
```

```
    begin
```

```
        d1 : d_ff2 port map (d,l,s(0));
```

```
        d2 : d_ff2 port map (s(0),l,s(1));
```

```
        d3 : d_ff2 port map (s(1),l,s(2));
```

```
        q(0) <= s(0) and x;
```

```
        q(1) <= s(1) and x;
```

```
        q(2) <= s(2) and x;
```

```
end s_reg3s;
```

```
configuration s_reg3con of s_reg3 is
```

```
    for s_reg3s
```

```
        for all : d_ff2 use entity work.d_ff2(d_ffs2);
```

```
    end for;
```

```
end for;
```

```
end s_reg3con;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรม s_in

```
entity s_in is
```

```
  port ( d,d1 : in bit ; load : in bit_vector(0 to 1) ; o1,o2 : out bit);
```

```
end s_in ;
```

```
architecture s_ins of s_in is
```

```
  component d_ff3
```

```
    port ( d : in bit ; load : in bit_vector(0 to 1) ; q : out bit);
```

```
  end component;
```

```
  signal s1 : bit;
```

```
begin
```

```
  d1 : d_ff3 port map (d,load,s1);
```

```
  d2 : d_ff3 port map (s1,load,o2);
```

```
  o1 <= s1 ;
```

```
end s_ins ;
```

```
configuration s_incon of s_in is
```

```
  for s_ins
```

```
    for all : d_ff3 use entity work.d_ff3(d_ffs3);
```

```
  end for;
```

```
end for;
```

```
end s_incon;
```

โปรแกรม sys_cor

```
entity sys_cor is
    port ( load : in bit_vector(0 to 1); s :in bit_vector(0 to 5) ; cor : out bit);
end sys_cor;

architecture sys_cors of sys_cor is
    begin
        process (load,s)
            begin
                if load = "01" then
                    case s is
                        when "111001"|"111000"|"001011"|"011001"|"111011"|"011101"|"111101"|"110001"|"101001" => cor <= '1' ;
                        when others => cor <= '0' ;
                    end case;
                else cor <= '0' ;
                end if;
            end process;
        end sys_cors;

        configuration sys_corcon of sys_cor is
            for sys_cors
                end for;
        end sys_corcon;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรม sys_uncor

entity sys_uncor is

```
port ( load : in bit_vector(0 to 1); s :in bit_vector(0 to 5) ; uncor : out bit);
```

end sys_uncor;

architecture sys_uncors of sys_uncor is

```
begin
```

```
process (load,s)
```

```
begin
```

```
if load = "01" then
```

```
case s is
```

```
when "000001"|"110011"|"000011"|"100101"|"
```

```
"000101"|"001001"|"010001"|"100001"|"111000" => uncor <= '1' ;
```

```
when others => uncor <= '0' ;
```

```
end case;
```

```
else uncor <= '0' ;
```

```
end if;
```

```
end process;
```

```
end sys_uncors;
```

configuration sys_uncorcon of sys_uncor is

```
for sys_uncors
```

```
end for;
```

```
end sys_uncorcon;
```

โปรแกรม check_er2

entity check_er2 is

```
port (d,l1 : in bit ; ld : in bit_vector(0 to 2) ; o1,o2 : out bit );
```

end check_er2 ;

architecture check_er2s of check_er2 is

```
component sys_cor
```

```
port (load : in bit_vector(0 to 1) ; s : in bit_vector(0 to 5) ; cor : out bit);
```

```
end component;
```

```
component sys_uncor
```

```
port (load : in bit_vector(0 to 1) ; s : in bit_vector(0 to 5) ; uncor : out bit);
```

```
end component;
```

```
component s_reg3
```

```
port (d,x : in bit ; l : in bit_vector(0 to 1) ; q : out bit_vector(0 to 2));
```

```
end component;
```

```
component d_ff2
```

```
port (d : in bit ; load : in bit_vector(0 to 1) ; q : out bit);
```

```
end component;
```

```
signal ss1 : bit_vector(0 to 5);    signal s1,s2,s3,s4,sc,suc : bit;
```

begin

```
d1 : d_ff2 port map (d,ld(0 to 1),ss1(0));
```

```
d2 : d_ff2 port map (s1,ld(0 to 1),ss1(1));
```

```
d3 : d_ff2 port map (s2,ld(0 to 1),ss1(2));
```

```
s_reg : s_reg3 port map (s3,l1,ld(0 to 1),ss1(3 to 5));
```

```
s_cor : sys_cor port map (ld(0 to 1),ss1,sc);
```

```
s_unc : sys_uncor port map (ld(0 to 1),ss1,suc);
```

```
s1 <= ss1(0) xor sc;
```

```
s2 <= ss1(1) xor sc;
```

```
s3 <= ss1(2) xor sc;
```

```
s4 <= ss1(5) xor sc;
```

```
o1 <= s4 xor suc;
```

```
o2 <= sc ;
```

```
end check_er2s;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

configuration check_er2con of check_er2 is

```
for check_er2s
  for all : d_ff2 use entity work.d_ff2(d_ffs2);
end for;
for s_reg : s_reg3 use entity work.s_reg3(s_reg3s);
end for;
for s_cor : sys_cor use entity work.sys_cor(sys_cors);
end for;
for s_unc : sys_uncor use entity work.sys_uncor(sys_uncors);
end for;
end for;
end check_er2con;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรม sta_in

```
entity n_stain is
```

```
port ( clk,reset : in bit ;l_data1,l_data2,l_ld3,l_ld4 : out bit ; load : out bit_vector(0 to 2) );
```

```
'end n_stain ;
```

```
architecture n_stains of n_stain is
```

```
type stat is ( st0,st1,st2,st3,st4,st5,st6,st7,st8 );
```

```
signal p_sta,n_sta : stat ;
```

```
begin
```

```
  a : process (clk)
```

```
  begin
```

```
    if clk = '1' then
```

```
      p_sta <= n_sta ;
```

```
    end if;
```

```
  end process a ;
```

```
  b : process ( p_sta,reset)
```

```
  begin
```

```
    if reset = '0' then
```

```
      n_sta <= st0;
```

```
      load <= "000" ;
```

```
      l_data1 <= '0';   l_ld4 <= '0' ;
```

```
      l_data2 <= '0';   l_ld3 <= '0' ;
```

```
    elsif reset = '1' then
```

```
      case p_sta is
```

```
        when st0 =>
```

```
          load <= "000" ;
```

```
          l_data1 <= '0';   l_ld4 <= '0' ;
```

```
          l_data2 <= '0';   l_ld3 <= '0' ;
```

```
          n_sta <= st1 ;
```

```
        when st1 =>
```

```
          load <= "001" ;
```

```
          l_data1 <= '0';   l_ld4 <= '0' ;
```

```
          l_data2 <= '0';   l_ld3 <= '0' ;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

n_sta <= st2 ;
when st2 =>
load <= "010" ;
l_data1 <= '1';    l_ld4 <= '1' ;
l_data2 <= '1';    l_ld3 <= '0' ;
n_sta <= st3 ;
when st3 =>
load <= "011";
l_data1 <= '1';    l_ld4 <= '1' ;
l_data2 <= '1';    l_ld3 <= '0' ;
n_sta <= st4 ;
when st4 =>
load <= "000" ;
l_data1 <= '0';    l_ld4 <= '0' ;
l_data2 <= '1';    l_ld3 <= '0' ;
n_sta <= st5 ;
when st5 =>
load <= "100";
l_data1 <= '0';    l_ld4 <= '0' ;
l_data2 <= '0';    l_ld3 <= '1' ;
n_sta <= st6 ;
when st6 =>
load <= "101" ;
l_data1 <= '0';    l_ld4 <= '0' ;
l_data2 <= '0';    l_ld3 <= '1' ;
n_sta <= st7 ;
when st7 =>
load <= "110";
l_data1 <= '1';    l_ld4 <= '0' ;
l_data2 <= '0';    l_ld3 <= '0' ;
n_sta <= st8 ;
when st8 =>

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
load <= "111";  
l_data1 <= '1';    l_id4 <= '0';  
l_data2 <= '0';    l_id3 <= '0';  
n_sta <= st0;  
end case;  
end if;  
end process b ;  
end n_stains ;
```

```
configuration n_staincon of n_stain is
```

```
  for n_stains  
  end for;  
end n_staincon;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรม decode1

entity n_decl is

port (d,c,reset1,reset2 : in bit ; o : out bit);

end n_decl ;

architecture n_decls of n_decl is

component n_stain

port (clk,reset : in bit; l_data1,l_data2,l_ld3,l_ld4 : out bit ; load : out bit_vector(0 to 2));

end component;

component de_c2

port (data,l1,l2 : in bit; ss2 : in bit_vector(0 to 2); o1,o2 : out bit);

end component;

signal sld : bit_vector(0 to 2);

signal s1,s2,s3,s4,s5,s11,s12,sd,sre1,sre2,l_ld3,l_ld4 : bit;

begin

sta : n_stain port map (c,reset1,s11,s12,l_ld3,l_ld4,sld);

dec : de_c2 port map (sd,s11,s12,sld,s1,s2);

sd <= d and reset2 ;

s5 <= s2 and s12;

o <= s5 ;

end n_decls;

configuration n_declcon of n_decl is

for n_decls

for sta : n_stain use entity work.n_stain(n_stains);

end for;

for dec : de_c2 use entity work.de_c2(de_c2s);

end for;

end for;

end n_declcon;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมที่ใช้ในการทดสอบการเข้ารหัสและถอดรหัสโดยที่มีข้อผิดพลาดเกิดขึ้นระหว่างการส่งสัญญาณ

```
library ieee;
use ieee.std_logic_1164.all;

library xi4;
use xi4.all;

entity n_t_de2 is
end n_t_de2 ;

architecture n_test of n_t_de1 is

component n_en1
port (c : in std_logic; reset1 : in std_logic;
      reset2 : in std_logic; d : in std_logic ;data : out std_logic);
end component;

component n_dec1
port (d : in std_logic ; c : in std_logic ; reset1 : in std_logic ;
      reset2 : in std_logic ; o2 : out std_logic ; o1 : out std_logic);
end component;

component n_staen
port (reset : in std_logic ; clk : in std_logic ; load2_1 : out std_logic;
      load2_0 : out std_logic; load1_1 : out std_logic ; load1_0 : out std_logic;
      load : out std_logic ; x : out std_logic);
end component;

signal ck,inp,inpt,x1,outen,outde1,outde2 : std_logic := '0' ;
signal data : std_logic := '0' ;
signal ld1_0,ld1_1,ld2_0,ld2_1,load : std_logic := '0' ;
signal re_set1,re_set2 : std_logic ;

begin

    encode : n_en1 port map (ck,re_set1,re_set2,inp,outen);
    decode : n_dec1 port map (data,ck,re_set1,re_set2,outde2,outde1);
    sta : n_staen port map (re_set1,ck,ld2_1,ld2_0,ld1_1,ld1_0,load,x1);
    data <= outen after 40 ns;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

inpt <= inp and x1 ;
ck <= not ck after 5 ns;

T : process
begin
inp <= '0' ;
wait for 90 ns;
inp <= '1';
wait for 180 ns;
inp <= '0';
wait for 180 ns;
inp <= '1';
wait for 90 ns;
inp <= '0' ;
wait for 180 ns;
inp <= '1' ;
wait for 270 ns;
end process T;

res : process
begin
re_set1 <= '0' ;
re_set2 <= '0' ;
wait for 40 ns;
re_set1 <= '1';
re_set2 <= '0';
wait for 1080 ns;
re_set1 <= '1';
re_set2 <= '1';
wait for 4000 ns;
end process res ;

end n_test;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมที่ใช้ในการทดสอบการเข้ารหัสและถอดรหัสโดยที่ไม่มีข้อผิดพลาดระหว่างการส่งสัญญาณ

```
library ieee;
use ieee.std_logic_1164.all;
library xi4;
use xi4.all;
entity n_t_de1 is
end n_t_de1 ;
architecture n_test of n_t_de1 is
    component n_en1
    port (c : in std_logic; reset1 : in std_logic;
         reset2 : in std_logic; d : in std_logic ;data : out std_logic);
    end component;
    component n_decl
    port (d : in std_logic ; c : in std_logic ; reset1 : in std_logic ;
         reset2 : in std_logic ; o2 : out std_logic ; o1 : out std_logic);
    end component;
    component n_staen
    port (reset : in std_logic ; clk : in std_logic ; load2_1 : out std_logic;
         load2_0 : out std_logic; load1_1 : out std_logic ; load1_0 : out std_logic;
         load : out std_logic ; x : out std_logic);
    end component;
    signal ck,inp,inpt,x1,outen,outde1,outde2 : std_logic := '0' ;
    signal data,er0,er1 : std_logic := '0' ;
    signal ld1_0,ld1_1,ld2_0,ld2_1,load : std_logic := '0' ;
    signal re_set1,re_set2 : std_logic ;
begin
    encode : n_en1 port map (ck,re_set1,re_set2,inp,outen);
    decode : n_decl port map (data,ck,re_set1,re_set2,outde2,outde1);
    sta : n_staen port map (re_set1,ck,ld2_1,ld2_0,ld1_1,ld1_0,load,x1);
    data <= ((outen and er0) or er1 ) after 40 ns;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


```

inpt <= inp and x1 ;
ck <= not ck after 5 ns;
T : process
begin
inp <= '0' ;
wait for 90 ns;
inp <= '1';
wait for 180 ns;
inp <= '0';
wait for 180 ns;
inp <= '1';
wait for 90 ns;
inp <= '0' ;
wait for 180 ns;
inp <= '1' ;
wait for 270 ns;
end process T;
er : process
begin
er0 <= '1' ;
er1 <= '0' ;
wait for 167 ns;
er0 <= '0' ;
er1 <= '0' ;
wait for 40 ns;
er0 <= '1';
er1 <= '0';
wait for 160 ns;
er0 <= '1';
er1 <= '1';
wait for 40 ns;
er1 <= '0';

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
wait for 200 ns;
er1 <= '0';
wait for 40 ns;
end process er;
res : process
begin
re_set1 <= '0' ;
re_set2 <= '0' ;
wait for 40 ns;
re_set1 <= '1';
re_set2 <= '0';
wait for 1080 ns;
re_set1 <= '1';
re_set2 <= '1';
wait for 4000 ns;
end process res ;
end n_test;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้