



การควบคุมอุปกรณ์เครื่องใช้ไฟฟ้าด้วยการใช้งานทางโทรศัพท์โดยระบบลำดับ  
TELEPHONE CONTROL ELECTRICAL DEVICE BY SEQUENTIAL SYSTEM



โดย

นางสาว สุกร์สวัสดิ์ ว่องวรวาณิชย์

นาย ลันติ ลากสัมฤทธิ์ผล

นางสาว ลุมลลา พันธุสิทธิ์เสรี

วัน เดือน ปี...-1 ตุลาคม 2541  
เลขทะเบียน.....038366  
เลขเรียกหนังสือ...1.3๓.๙.๕...๑๖๓๐.

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาอิเล็กทรอนิกส์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำไปใช้ประโยชน์ด้านการค้า  
ปีการศึกษา 2539  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การควบคุมอุปกรณ์เครื่องใช้ไฟฟ้าด้วยการตั้งงานทางโทรศัพท์โดยระบบลำดับ  
TELEPHONE CONTROL ELECTRICAL DEVICE BY SEQUENTIAL SYSTEM



ปริญญาานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาอิเล็กทรอนิกส์  
คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2539

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโท ปีการศึกษา 2539

ภาควิชา อิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การควบคุมเครื่องใช้ไฟฟ้าด้วยการสั่งงานทางโทรศัพท์โดยระบบลำดับ

ผู้จัดทำ

นางสาว ศุภรต์สวัสดิ์ ว่องวรารามิษฐ์ เลขประจำตัว 36014441

นาย สันติ ลาภสัมฤทธิ์ผล เลขประจำตัว 36014473

นางสาว สุมลทา พันธุสิทธิ์เสรี เลขประจำตัว 36014508



อาจารย์ที่ปรึกษา

( ผศ. พลผดุง ผดุงกุล )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## การควบคุมอุปกรณ์เครื่องใช้ไฟฟ้าด้วยการตั้งงานทางโทรศัพท์โดยระบบลำคับ

ศุภร์สวัสดิ์ ว่องวารวณิชย์

สันติ ลาภสัมฤทธิ์ผล

สุมลทา พันธุสิทธิ์เสรี

ผศ. พลผดุง พดุงกุล อาจารย์ที่ปรึกษา

ปีการศึกษา 2539

### บทคัดย่อ

ปริญญาโทฉบับนี้เป็นการศึกษาประยุกต์เอาไมโครคอนโทรลเลอร์ เบอร์ 8031 มาใช้ในระบบสั่งงานผ่านคู่สายโทรศัพท์เพื่อเปิด-ปิดและตรวจสอบสถานะของอุปกรณ์ไฟฟ้าภายในบ้าน โดยใช้เทคนิคซีควเอนเชียลคอนโทรล ระบบทั้งหมดจะแบ่งเป็น 5 ส่วน คือ ส่วนติดต่อกับสายโทรศัพท์ภายนอก , ส่วนสร้างสัญญาณเลียนแบบสัญญาณจากเครื่องโทรศัพท์แบบกดปุ่มซึ่งทำให้สามารถสั่งงานได้ภายในบ้านโดยไม่ต้องโทรศัพท์ , ส่วนควบคุมกลางซึ่งมีการแสดงผลด้วยจอแสดงผล(LCD) และเสียงตอบรับเพื่อให้ผู้ใช้ทราบถึงสถานะการทำงานของระบบ , ส่วนประมวลผลด้วยไมโครคอนโทรลเลอร์ และ ส่วนควบคุมที่เครื่องใช้ไฟฟ้าแต่ละเครื่อง ระบบทั้งหมดนี้ถูกออกแบบให้สามารถควบคุมเครื่องใช้ไฟฟ้าได้ถึง 127 อุปกรณ์ โดยใช้สายสัญญาณเพียง 1 คู่

# TELEPHONE CONTROL ELECTRICAL DEVICE BY SEQUENTIAL SYSTEM

Suksawat Wongwarawanit

Santi Larpsamritpol

Sumolta Puntusitseri

Polpadung Paduangkul Advisor

1996

## ABSTRACT

This project is an application of the 8031 microcontroller . The objective is taking on-off and checking the status of electrical devices on telephone line by using sequencing technique. The system can separate in five parts . First part is automatically handset telephone line, second is simulation telephone signal part , third is central control which has LCD display and sound present for telling user what is going on in this time, fourth is central processor is process signal under the condition of software and fifth part is control each electrical devices . This system is designed in order to control 127 electrical devices by only using one pair of signal line .

## สารบัญ

เรื่อง	หน้า
บทคัดย่อ	
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการทํางาน	2
2.1 ทฤษฎี	2
2.1.1 สัญญาณต่าง ๆ ภายในระบบโทรศัพท์	2
2.1.2 Dual Tone Multiplex Frequency (DTMF)	2
2.1.3 MC 145142 : วงจรแปลงเป็นสัญญาณโทรศัพท์	3
2.1.4 MT 8870 ไอซีถอดรหัสความถี่โทรศัพท์	7
2.1.5 ISD 1400 ไอซีอ็อกเสียง	11
2.2 หลักการทํางานโดยรวม	12
2.3 ส่วนตัดต่อกับสายโทรศัพท์	13
2.3.1 วงจรตรวจสอบสัญญาณกระดิ่ง	13
2.3.2 ส่วนทำหน้าที่รับสายหรือยกหู/วางหู	14
2.3.3 ส่วนตอบรับอัตโนมัติ	14
2.4 ส่วนควบคุมกลางและ ไมโครคอนโทรลเลอร์	15
2.4.1 ส่วนควบคุมจากภายในบ้าน	15
2.4.2 ไมโครคอนโทรลเลอร์	16
2.4.3 ส่วนแสดงผล	17
2.5 ส่วนควบคุมที่เครื่องใช้ไฟฟ้าแต่ละตัว	17
บทที่ 3 การออกแบบวงจร	19
3.1 การออกแบบวงจรสร้างสัญญาณข้อมูล (Data Generator)	19
3.2 การออกแบบสร้างวงจรสร้างสัญญาณซิงโครนัส (Synchronous Generator)	20
3.3 การออกแบบวงจรแยกสัญญาณซิงโครนัส (Synchronous Separator)	21
3.4 การออกแบบวงจรแยกสัญญาณข้อมูล (Data Separator)	22
3.5 การออกแบบวงจรโมโนสเตเบิล-รีทริกเอเบิล	23
3.6 การออกแบบวงจรส่วนป้อนกลับ	24
3.7 การออกแบบโปรแกรม	25
บทที่ 4 การทดลองและผลการทดลอง	26

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับอาจารย์งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

### 4.1 ส่วนตรวจสอบสัญญาณกระดิ่ง

26

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 สัญญาณสองความถี่ (Dual Tone Multiplex Frequency:DTMF)	27
4.3 การวัดสัญญาณที่จุดต่าง ๆ ขณะที่มีการส่งงาน	28
บทที่ 5 สรุปและวิจารณ์	34
ภาคผนวก ก. วงจรที่ใช้ในโครงการ	
ภาคผนวก ข. โปรแกรม	
ภาคผนวก ค. ข้อมูลสำหรับไอซีเบอร์ 145142 , 8870 ,14538, H11A1	
ภาคผนวก ง. วิธีการใช้งานระบบ	
กิตติกรรมประกาศ	
หนังสืออ้างอิง	



## สารบัญรูปลภาพ

- รูปที่ 2.1 แสดงเป็นกคหมายเลขและความถี่ประจำหมายเลขตัวนั้น
- รูปที่ 2.2 แสดงส่วนการทำงานต่าง ๆ (Block Diagram) ของไอซี MC 145142
- รูปที่ 2.3 แสดงแผนภาพเวลา (timing diagram) IC 145142
- รูปที่ 2.4 แสดงรายละเอียดขา MT 8870
- รูปที่ 2.5 แสดงโครงสร้างภายในของ MT 8870
- รูปที่ 2.6 แสดงความถี่ที่ได้จากภาคกรองความถี่
- รูปที่ 2.7 แสดงการต่อวงจรผลิตความถี่
- รูปที่ 2.8 แสดงวงจรใช้งานเบื้องต้นของ MT 8870
- รูปที่ 2.9 แสดงแผนภาพเวลา (timing diagram) ของ MT 8870
- รูปที่ 2.9 แสดงแผนภาพเวลาของ MT 8870
- รูปที่ 2.10 แผนภาพแสดงการทำงานของระบบทั้งหมด
- รูปที่ 2.11 แสดงวงจรตรวจสอบสัญญาณกระดิ่ง
- รูปที่ 2.12 แสดงวงจรยกหู/วางหูอัตโนมัติ
- รูปที่ 2.13 แสดงการต่อวงจรส่วนตอบรับอัตโนมัติ
- รูปที่ 2.14 แสดงการทำงานของส่วนสร้างสัญญาณโทรศัพท์
- รูปที่ 2.15 แสดงวงจรสร้างสัญญาณเชิง ไครน์สและสัญญาณข้อมูล
- รูปที่ 3.1 แสดงการออกแบบวงจรสร้างสัญญาณข้อมูล
- รูปที่ 3.2 แสดงการออกแบบวงจรสร้างสัญญาณเชิง ไครน์ส
- รูปที่ 3.3 แสดงการออกแบบวงจรแยกสัญญาณเชิง ไครน์ส
- รูปที่ 3.4 แสดงการออกแบบวงจรแยกสัญญาณข้อมูล
- รูปที่ 3.5 แผนภาพแสดงลำดับการทำงานของโปรแกรม
- รูปที่ 3.12 แสดงวงจรแยกสัญญาณเชิง ไครน์สที่ใช้ในการทดลอง
- รูปที่ 3.13 แสดงการออกแบบวงจรสร้างสัญญาณข้อมูล
- รูปที่ 3.14 แสดงวงจรสร้างสัญญาณเชิง ไครน์สที่ใช้ในการทดลอง
- รูปที่ 3.13 แสดงการออกแบบวงจรแยกสัญญาณข้อมูล
- รูปที่ 3.14 แสดงวงจรแยกสัญญาณข้อมูลที่ใช้ในการทดลอง
- รูปที่ 4.1 แสดงสัญญาณเอาท์พุทของวงจรตรวจสอบสัญญาณกระดิ่ง(บน)กับสัญญาณกริ่ง  
เรียก(ล่าง)
- รูปที่ 4.2 แสดงสัญญาณDTMF จากส่วนสร้างสัญญาณโทรศัพท์ หมายเลข 1(บน),8(กลาง),6(ล่าง)

เอกสารนี้รูปที่ 4.3 แสดงสัญญาณDTMF จากเครื่องโทรศัพท์ หมายเลข 1(บน),2(กลาง),7(ล่าง) บนด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.4 แสดงการเปรียบเทียบระหว่างสัญญาณนาฬิกา(บน)กับสัญญาณข้อมูล(ล่าง)

รูปที่ 4.5 แสดงสัญญาณนาฬิกา(บน)เปรียบเทียบกับสัญญาณที่สายส่งสัญญาณ(ล่าง)

รูปที่ 4.6 แสดงสัญญาณนาฬิกา(บน)เปรียบเทียบกับสัญญาณที่สายส่งสัญญาณที่ส่วนควบคุมกลาง(ล่าง)

รูปที่ 4.7 แสดงสัญญาณที่สายส่งสัญญาณ(บน)และเอาต์พุทของวงจรแยกสัญญาณข้อมูล(ล่าง)ของอุปกรณ์หมายเลข 15

รูปที่ 4.8 แสดงสัญญาณที่สายส่งสัญญาณ(บน)และเอาต์พุทวงจรเปรียบเทียบ(ล่าง)ของอุปกรณ์หมายเลข 15

รูปที่ 4.9 แสดงสัญญาณที่สายส่งสัญญาณ(บน)และเอาต์พุทของวงจรแยกสัญญาณข้อมูล(ล่าง)ที่ส่วนควบคุมที่เครื่องใช้ไฟฟ้าของอุปกรณ์หมายเลข 15



## สารบัญตาราง

ตารางที่ 2.1 แสดงความสัมพันธ์ระหว่างแรงดันที่ขา MS และโหมดการทำงาน

ตารางที่ 2.2 แสดงค่าที่ถอดรหัสได้จากความถี่ต่าง ๆ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 1

### บทนำ

ปัจจุบันนี้เป็นยุคที่เทคโนโลยีเข้ามามีบทบาทในการดำรงชีวิตของมนุษย์ ทำให้เกิดความ สะดวกสบายมากยิ่งขึ้น โดยเฉพาะเทคโนโลยีด้านการสื่อสารซึ่งทำให้เราสามารถติดต่อกับผู้อื่นได้ อย่างรวดเร็ว เช่น โทรศัพท์ที่ใช้ตามบ้านทั่วไป ดังนั้น ในโครงงานนี้จึงได้นำไมโคร คอนโทรลเลอร์มาประยุกต์กับระบบโทรศัพท์เพื่อใช้เป็นระบบอำนวยความสะดวกภายในบ้าน

ปริญญานิพนธ์ฉบับนี้ ได้นำเทคนิคของการควบคุมแบบตามลำดับ ( Sequential control ) และไมโครคอนโทรลเลอร์ชิพเดี่ยวตระกูล MCS-51 มาประยุกต์ใช้ในระบบควบคุมการเปิด-ปิด อุปกรณ์ไฟฟ้าภายในบ้าน โดยใช้สายนำสัญญาณเพียง 1 คู่เท่านั้น ซึ่งออกแบบให้สามารถควบคุม อุปกรณ์ไฟฟ้าได้ถึง 127 เครื่อง การควบคุมสามารถทำได้จากการโทรศัพท์จากภายนอกบ้าน และ จากส่วนควบคุมกลางภายในบ้านได้อีกด้วย

รายละเอียดต่าง ๆ นั้นได้กล่าวไว้ปริญญานิพนธ์ฉบับนี้ โดยแยกเป็นบท ๆ ในแต่ละบทจะ กล่าวถึงรายละเอียดไว้ดังนี้ ในบทที่ 2 เป็นการกล่าวถึงหลักการทำงานของระบบ ทฤษฎีต่าง ๆ ที่ ใช้ในการออกแบบระบบ บทที่ 3 เป็นการออกแบบวงจร ในส่วนต่าง ๆ บทที่ 4 กล่าวถึงการทดลอง และผลการทดลอง บทที่ 5 กล่าวถึงการสรุปผลการทดลองและวิเคราะห์ผลการดำเนินงานว่าได้ผล ตามที่ตั้งวัตถุประสงค์หรือไม่

## บทที่ 2

### ทฤษฎีและหลักการทำงาน

#### 2.1 ทฤษฎี

##### 2.1.1 สัญญาณต่าง ๆ ภายในระบบโทรศัพท์

เครื่องโทรศัพท์ที่ใช้ตามบ้านจะมี 2 ลักษณะ คือ แบบกดปุ่ม และ แบบหมุนซึ่งจะแตกต่างกันที่แบบกดปุ่มจะส่งสัญญาณออกไปเป็นความถี่ที่แตกต่าง ส่วนแบบหมุนจะส่งสัญญาณเป็นจำนวนพัลส์ แต่ทั้งสองแบบทำหน้าที่เหมือนกัน โดยในโครงงานนี้จะใช้โทรศัพท์แบบกดปุ่ม

การสื่อสารทางโทรศัพท์จะใช้สัญญาณเสียงซึ่งอยู่ในช่วงแบนวิดท์ 300 - 3000 เฮิรตซ์ เครื่องโทรศัพท์เชื่อมต่อกับชุมสายด้วยสาย 1 คู่ คือ สาย TIP(T) และ สาย RING(R) ขณะวางหูความต่างศักย์ในสายจะเป็นไฟตรง 48 โวลท์

##### สัญญาณพื้นฐาน

1. สัญญาณให้หมุน (Dial Tone) ใช้เพื่อแสดงให้รู้ว่าสามารถกดหมายเลขของผู้รับได้ เป็นสัญญาณเสียงต่อเนื่องซึ่งมีความถี่ 350 เฮิรตซ์ กับ 440 เฮิรตซ์ มอดูเลตรวมกัน
2. สัญญาณไม่ว่าง (Busy Tone) ใช้เพื่อเตือนให้ผู้เรียกทราบว่าทางผู้รับสายไม่ว่าง เป็นสัญญาณ 400 เฮิรตซ์ ช่วงเวลาส่งประมาณ 0.5 วินาที แล้วเงียบประมาณ 0.5 วินาที
3. สัญญาณเรียกกลับ (Ring Back Tone) ใช้เมื่อการติดต่อกับผู้รับสำเร็จซึ่งชุมสายโทรศัพท์จะแจ้งให้ผู้เรียกทราบด้วยสัญญาณเสียง 400 เฮิรตซ์ ช่วงเวลาการส่งประมาณ 1 วินาที แล้วเงียบประมาณ 4 วินาที
4. สัญญาณกริ่งเรียก (Ringing Tone) ใช้เมื่อการติดต่อจากผู้เรียกสำเร็จ เป็นสัญญาณเสียงความถี่ 50 เฮิรตซ์ เพื่อแจ้งให้ผู้รับทราบว่ามีการเรียกเข้ามาที่เครื่องโทรศัพท์ของคน และให้มาตอบรับการเรียกนั้น ซึ่งมีช่วงเวลาการส่งและเงียบเช่นเดียวกับสัญญาณเรียกกลับ

สัญญาณกริ่งเรียกจะมีขนาดประมาณ 100 โวลท์ เป็นไฟสลับมีความถี่ 25 เฮิรตซ์ซึ่งอยู่บนศักดากระแสตรง 48 โวลท์ โดยจะดัง 1 วินาที และเงียบ 4 วินาที ซึ่งตรงกับสัญญาณเรียกกลับที่เครื่องส่ง เมื่อผู้รับยกหูรับโทรศัพท์ ขนาดศักดากระแสตรงลดลงเหลือ 8 โวลท์ และมีการกระเพื่อมตามขนาดและความถี่เสียงพูด

##### 2.1.2. Dual Tone Multiplex Frequency (DTMF)

DTMF เป็นสัญญาณสองความถี่ คือ ความถี่สูงกับความถี่ต่ำที่ถูกส่งออกมา ในขณะที่กดปุ่มโทรศัพท์ โดยแต่ละหมายเลขจะมีความถี่ที่ไม่เหมือนกันซึ่งได้มีการกำหนดค่าเป็นที่แน่นอน การเลือกความถี่ของสัญญาณ DTMF นั้นไม่ ไร้มาจากการสุ่มตัวเลขหรือกำหนดตาม

ความพอใจ แต่ได้มาจากการศึกษาถึงผลดีผลเสียอย่างรอบคอบ โดยเราจะเลือกความถี่ที่อยู่ในย่านความถี่ของสัญญาณโทรศัพท์ ( 300 - 3000 Hz ) และจะต้องไม่มีโทนที่เป็นฮาร์โมนิก ( Harmonic ) หรือใกล้เคียงฮาร์โมนิก ซึ่งกันและกัน และปกติสัญญาณความถี่ DTMF ต้องเป็นสัญญาณรูปไซน์ล้วน ๆ ( pure sine wave ) ซึ่งมีจุดอ่อน ถ้าฮาร์โมนิก ที่  $n$  เกิดไปตรงกับอีกความถี่หนึ่ง ในกรณีที่เกิดความเพี้ยนจากวงจรผลิตความถี่ ซึ่งไม่ให้ความถี่เป็นสัญญาณรูปไซน์ล้วนๆ ความถี่ DTMF ที่นำมาใช้ทดลองค้นคว้าโดย Bell Telephone System เมื่อปีค.ศ. 1950 ความถี่ต่างๆ ที่ใช้งานมีดังนี้


1	2	3	A	697 Hz
4	5	6	B	770 Hz
7	8	9	C	852 Hz
*	0	#	D	941 Hz

1209 1336 1477 1633 Hz

รูปที่ 2.1 แสดงเป็นคณหมายเลขโทรศัพท์และความถี่ประจำหมายเลขนั้น

**2.1.3 MC 145142 : วงจรแปลงเป็นสัญญาณโทรศัพท์**

ในการทำโครงการในครั้งนี้ได้นำเอา IC เบอร์ MC145412 มาใช้เป็น วงจรแปลงเป็นสัญญาณโทรศัพท์



## 1. ข้อมูลทั่วไป

ไอซี MC145412 สามารถที่จะทำงานได้ทั้งการส่งแบบพัลส์และแบบโทน โดยการเลือกที่ขา MS มีหน่วยความจำ 10 ช่อง แต่ละช่องมี 18 หลัก มีการ redial เลขหมายสุดท้ายที่ได้โทรออก เมื่อให้พลังงานแก่ไอซี จะมีการใช้เวลา 64 ms ในการตรวจสอบ ออสซิลเลเตอร์และแบบของแป้นกด หากขา COL<sub>4</sub> มีอิมพีแดนซ์เป็น 1 จะเป็นการ บอกให้ไอซีรู้ว่าใช้แป้นกดแบบ 3 x 4 หากขา COL<sub>4</sub> มีอิมพีแดนซ์เป็น 0 จะเป็นการบอกให้ไอซีรู้ว่าใช้แป้นกดแบบ 4\*4

การส่งสัญญาณหมายเลข ออสซิลเลเตอร์จะทำงานหลังจากการกดปุ่มแรก 32 ms ภายในเวลา 32 ms นี้ จะไม่มีการทำงานของ RAM และวงจรภายในไอซีทั้งหมด หลังจากนั้น ขา MS จะถูกตรวจสอบโหมดการทำงาน ( ว่าเป็น 10 pps, 20 pps หรือ DTMF ) หลังจากนั้น การกดปุ่มใด ๆ ก็จะถูกตรวจสอบ และเก็บไว้ใน LNR ( Last Number Redial ) ตามด้วย stop code กระบวนการนี้จะดำเนินไป เรื่อย ๆ จนกระทั่งครบ 18 หลัก หากมีการใส่หลักที่ 19 ตามไป มันจะไปเขียนทับ หลักที่ 1 แล้วตามด้วย stop code เมื่อมีการส่งสัญญาณเลขหมาย ไอซีจะส่งข้อมูล ที่มาจากหน่วยความจำออกไป จนกระทั่งเจอ stop code หรือครบ 18 หลัก

ในระหว่างการส่งสัญญาณ DTMF โดยใช้มีอิมพีแดนซ์ จะมีสัญญาณ DTMF ที่น้อยที่สุดที่ส่งออกมา คือ 60 ms จากนั้นจะส่งออกมาเรื่อย ๆ ทีละ 32 ms จนกว่าจะยกมือขึ้นจากแป้น ขา DTMF OUT ได้ถูกออกแบบมาให้สามารถไปขับทรานซิสเตอร์แบบ PNP ได้ ซึ่งทรานซิสเตอร์นี้สามารถนำไปมอดคูเลทแรงดัน tip กับ ring ที่ความถี่ DTMF ได้

ถ้าปุ่มแรกที่ถูกกดเป็นปุ่ม redial หรือ recall ไอซีก็จะดึงข้อมูลตามที่ต้องการออกมาจากหน่วยความจำ MC145412 สามารถที่จะต่อกับแหล่งจ่ายไฟภายนอกได้ แหล่งจ่ายไฟนี้ใช้สำหรับการเก็บรักษาหน่วยความจำ และการโปรแกรมในขณะที่ยังไม่ได้ขงูโทรศัพท์ หากมีส่วนนี้ในวงจรและทำการกดปุ่ม ในขณะที่ยังไม่ได้มีการขงูโทรศัพท์ ออสซิลเลเตอร์ก็จะเริ่มทำงาน เลขหมายที่ถูกกดก็จะถูกเก็บไว้ใน LNR เช่นเดียวกันกับการโปรแกรมขณะขงูโทรศัพท์

### 1.1 คุณสมบัติของขาต่าง ๆ ของ MC 145142

-  $V_{DD}$  ,  $V_{SS}$  ( ขา 1 และ ขา 6 ) : Power supply

กระแสไฟฟ้าตรงจะถูกป้อนเข้ามายัง 2 ขานี้ โดยที่ขาที่ 1 จะเป็นบวก มีค่าตั้งแต่ 1.7 -5.5 โวลต์ ส่วนขา 6 นิยมต่อลงกราวด์

- MS ( ขา 10 ) : Mode select

เป็นขาที่ใช้เลือกโหมดการทำงานของตัวเอง ไอซีว่าจะเป็นการส่งสัญญาณแบบไหน ความ

สัมพันธ์ระหว่างแรงดันที่ขาและโหมดการทำงานแสดงไว้ในตารางที่ 2.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MS	Dialing Mode
$V_{DD}$	20 pps Pulse Dialing
Open	10 pps Pulse-Dialing
$V_{SS}$	DTMF Dialing

ตารางที่ 2.1 แสดงความสัมพันธ์ระหว่างแรงดันที่ขา MS และโหมดการทำงาน

- OH ( ขา 12 ) : On Hook

ป้อนแรงดัน  $V_{DD}$  หรือปล่อยลอยไว้ เป็นการเลือกการทำงานของไอซีให้อยู่ในโหมด On Hook หากต่อกับ  $V_{SS}$  เป็นการเลือกโหมด Off Hook

- TSO ( ขา 7 ) : Tone Signal Output

TSO กำเนิดสัญญาณที่มีความถี่ 500 Hz หลังจากที่มีการกดเลขหมาย เพื่อให้ทราบว่ามี การกดหมายเลข ขกเว้นเมื่อมีการกำเนิดสัญญาณ DTMF

- DTMF Out ( ขา 18 ) : Dual Tone Multifrequency Output

เมื่อขา MS ถูกกำหนดแรงดันเป็น  $V_{SS}$  ขา DTMF Output จะกำเนิดสัญญาณ DTMF ตาม แถวและแนวหนึ่งของ Key pad ที่ถูกกด ขานี้มีค่าเป็น High impedance ในโหมดพัลส์และการ โปรแกรมในขณะที่ On Hook

- OPL ( ขา 17 ) : Outpulsing

กำเนิดสัญญาณพัลส์ 10 pps เมื่อขา MS ถูกปล่อยลอย หรือ กำเนิดสัญญาณพัลส์ 20 pps เมื่อขา MS ถูกป้อนด้วยแรงดัน  $V_{DD}$  มีอัตราการเปิด - ปิด เป็น 60/40 ในโหมด DTMF เอาท์พุทเป็น High impedance ในระหว่างการโปรแกรมขณะ On Hook จะไม่มีเอาท์พุทออกมา

- MO ( ขา 11 ) : Mute Output

ขานี้จะเปลี่ยนสถานะเป็น 0 เมื่อขา OPL ทำงาน หรือระหว่างกดปุ่ม Off Hook หรือ การหมุนเบอร์โทรศัพท์จากหน่วยความจำในโหมด DTMF

- Keyboard Input ( ขา 2,3,4, 5, 13, 14, 15 ,16 )


การกดปุ่มที่ใช้ได้ คือ การที่แฉวหนึ่งถูกต้องเข้ากับแฉวหนึ่งแฉว หรือ แฉวหนึ่งแฉวและ การเลือกแบบของแป้นกดจะถูกเลือกเมื่อมีการป้อนแรงดันให้ IC

-  $OSC_{in}$ ,  $OSC_{out}$  ( ขา 8 และ ขา 9 )

วงจรกำเนิดความถี่ภายในชิปต้องการคริสตัลขนาด 3.57945 MHz เพื่อการอ้างอิงความถี่ คริสตัลถูกไบแอสโดยตัวต้านทานและตัวเก็บประจุภายใน


## 1.2 การใช้งาน MC 145142

1. การส่งเลขหมายโดยการกดแป้น สามารถทำได้โดยการกดเลขหมายโทรศัพท์ ที่ต้องการได้เลย
2. การเก็บเลขหมายได้ในหน่วยความจำ ทำได้โดยการกดเลขหมายที่ต้องการแล้ว ตามด้วย [\*] และ [A] โดยที่ A คือ หมายเลขของช่องหน่วยความจำ
3. การส่งเลขหมายจากหน่วยความจำทำได้โดยการกด [\*] แล้วตามด้วย [0]
4. การเปลี่ยนระบบจากพัลซ์เป็นโทนหรือโทนเป็นพัลซ์ ในระหว่างการส่ง สัญญาณออกไป สามารถกดปุ่ม MS เพื่อที่จะเปลี่ยนระบบการส่งได้เลย หากแต่ว่าเลขหมายหลังจากที่เปลี่ยนระบบการส่งจะไม่สามารถเข้าไปเก็บใน LNR
5. การส่งสัญญาณ \* และ # ( สามารถทำได้เฉพาะในการทำงานแบบโทนเท่านั้น ) สามารถทำได้โดยกดปุ่มที่ต้องการส่งซ้ำ 2 ครั้ง เช่น [\*][\*] หรือ [#][#]
6. การเรียกซ้ำอัตโนมัติ การโทรออกจากหน่วยความจำไม่ว่าจะเป็นโทรจากช่องเก็บหมายเลขไว้ หรือ การโทรจากหมายเลขสุดท้ายที่โทรออกจะเป็นการเรียกซ้ำอัตโนมัติ คือเป็นการเรียกซ้ำต่อไปเรื่อย ๆ จนกว่าจะมีคนรับสาย เพื่อประโยชน์ในกรณีที่ต้องการติดต่อให้เร็วที่สุดแต่คู่สายไม่ว่างและไม่ต้องการเรียกซ้ำครั้งแล้วครั้งเล่า หากไม่ต้องการที่จะให้เครื่องเรียกซ้ำอัตโนมัติ ก็ สามารถทำได้โดยการวาง Handset เข้าที่เค็ม



รูปที่ 2.3 แสดงแผนภาพเวลา (timing diagram) ของ IC 145142

2.1.4 MT8870 ไอซีถอดรหัสความถี่วิทยุ ( Integrated DTMF Receiver )



รูปที่ 2.4 แสดงรายละเอียดขา MT 8870


1. คุณสมบัติของ MT8870

- เป็นตัวรับและถอดรหัสความถี่ (DTMF Receive)
- กินไฟน้อย ใช้ไฟเลี้ยงระดับเดียวกับ TTL
- สามารถตั้งอัตราขยายภายในตัวไอซีได้
- สามารถปรับการ์ด ไทม์ (guard time)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปะสิ่งเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. โครงสร้างของ MT8870

โครงสร้างภายในของ MT8870 ประกอบไปด้วยวงจรกรองความถี่ และวงจรถอดรหัสฟังก์ชันทางดิจิทัล เป็นไอซีที่สร้างขึ้นโดยเทคโนโลยี ISO<sup>2</sup>CMOS ในส่วนวงจรกรองความถี่ใช้เทคนิคสวิตช์คาปาซิเตอร์ฟิลเตอร์ สำหรับกรองความถี่สูงและกรองความถี่ต่ำ ส่วนวงจรถอดรหัสใช้เทคนิคการนับทางดิจิทัลเพื่อตรวจจับ และถอดรหัสทั้ง 16 ความถี่ออกเป็นเลขฐาน 2 ขนาด 4 บิต และเช็คช่วงเวลาที่สำคัญเข้ามา ส่วนภาคอินพุทเป็นออปแอมป์ซึ่งสามารถปรับอัตราขยายได้ โดยต่ออุปกรณ์ภายนอก เอาท์พุทเป็นวงจรแลตช์ 3 สถานะ




รูปที่ 2.5 แสดงโครงสร้างภายในของ MT8870

3. ฟังก์ชันการทำงานภายในของ MT8870 ประกอบด้วยส่วนสำคัญ 5 ส่วน คือ

3.1 ภาคกรองสัญญาณความถี่ (filter section)

ในส่วนนี้จะแยกสัญญาณ DTMF ที่เข้ามาออกเป็น 2 กลุ่มความถี่ คือ ช่วงความถี่สูง และช่วง ความถี่ต่ำ โดยใช้วงจรกรองแถบความถี่อันดับ 6 ชนิดสวิตช์คาปาซิเตอร์ ( six order switched capacitor and pass filter ) ซึ่งความถี่ที่แยก ได้มี 2 ช่วง คือ ช่วงความถี่สูงและช่วงความถี่ต่ำ



### 3.2 ภาคถอดรหัส (decoder section)

ความถี่ DTMF ที่ถูกกรองเรียบร้อยแล้ว จะผ่านเข้าวงจรถอดรหัสความถี่ ออกเป็นตัวเลข โดยใช้เทคนิคการนับทางดิจิทัล และมีการตรวจสอบความถี่ที่เข้ามาว่า เป็นความถี่มาตรฐาน DTMF หรือไม่ เพื่อป้องกันความถี่อื่นเข้ามาผสม เมื่อตรวจสอบความถี่นั้นว่าถูกต้อง สัญญาณที่ขา Est (early steering) ก็จะถูกตีฟ สำหรับค่าที่ถอดรหัสได้จากความถี่ต่าง ๆ นั้น แสดงในตารางที่ 2.2

$F_{LOW}$	$F_{HIGH}$	NO	TOE	$Q_1$	$Q_2$	$Q_3$	$Q_4$
697	1209	1	H	0	0	0	1
697	1336	2	H	0	0	1	0
697	1477	3	H	0	0	1	1
770	1209	4	H	0	1	0	0
770	1336	5	H	0	1	0	1
770	1477	6	H	0	1	1	0
852	1209	7	H	0	1	1	1
852	1336	8	H	1	0	0	0
852	1477	9	H	1	0	0	1
941	1336	0	H	1	0	1	0
941	1209	*	H	1	0	1	1
941	1477	#	H	1	1	0	0
697	1633	A	H	1	1	0	1
770	1633	B	H	1	1	1	0
852	1633	C	H	1	1	1	1
941	1633	D	H	0	0	0	0
-	-	ANY	L	Z	Z	Z	Z

ตารางที่ 2.2 แสดงค่าที่ถอดรหัสได้จากความถี่ต่าง ๆ

### 3.3 ภาคตรวจสอบสัญญาณ (steering circuit)

ก่อนที่จะมีการถอดรหัสความถี่ออกไปที่เอาต์พุท จะมีการตรวจสอบช่วงความถี่ที่เข้ามาว่ามีระยะเวลาตามที่กำหนดหรือไม่ โดยสังเกตจากระยะเวลาการกดปุ่มโทรศัพท์ ซึ่งต้องกดปุ่มให้มีความถี่ออกมาเป็นช่วงเวลาพอสมควร มิฉะนั้นวงจรส่วนนี้จะไม่รับ โดยถือว่าสัญญาณไม่ถูกต้องใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


นั้นไม่ถูกต้อง ส่วนช่วงเวลานานเท่าไรสามารถตั้งได้โดยใช้ RC ต่อภายนอก สัญญาณที่ขา Est จะเป็น High ทำให้  $V_C$  สูงขึ้นตัวเก็บประจุ C จะคายประจุ ทำให้แรงดัน  $V_C$  สูงขึ้นจนถึงค่าเทรชโฮลด์ วงจรถอดรหัสจึงจะถอดรหัสออกเป็นตัวเลขขนาด 4 บิต รายละเอียดการทำงานดูได้จากแผนภูมิเวลา (timing diagram) ในรูปที่ 2.9

3.4 ภาคขยายสัญญาณความแตกต่าง


วงจรส่วนอินพุทของ MT8870 เป็นภาคขยายออปแอมป์ ที่สามารถปรับอัตราขยายโดยต่อวงจรภายนอกเข้าไปด้วย ซึ่งวงจรที่นำมาตอนนี้แล้วแต่ความต้องการ

3.5 ภาคกำเนิดความถี่ (oscillator)

ในภาคนี้อยู่ในไอซีจะมีวงจรเวลาอยู่ภายใน เพียงแต่ต่อแร่คริสตอลขนาด 3.58 MHz ก็สามารถใช้งานได้ทันที การต่อวงจรกำเนิดความถี่แสดงในรูปที่ 2.7




รูปที่ 2.7 แสดงการวงจรผลิตความถี่



รูปที่ 2.8 แสดงวงจรใช้งานเบื้องต้นของ MT8870

## ขั้นตอนการทำงาน



### อธิบายขั้นตอนการทำงาน

- A - ตรวจพบความถี่เข้ามา แต่คาบเวลาไม่ถูกต้อง เอาท์พุทไม่เปลี่ยนแปลง
- B - ความถี่ #n ถูกตรวจพบและมีคาบเวลาที่ถูกต้อง ความถี่ถูกถอดรหัส และ แลตซ์ไว้ที่ เอาท์พุท
- C - จบความถี่ #n ช่วงห่างถูกต้อง เอาท์พุทยังคงแลตซ์อยู่จนกว่าจะได้รับความถี่ที่ถูกต้อง ใหม่
- D - เอาท์พุทเปลี่ยนเป็น ไฮอิมพีแดนซ์ (High Impedance)
- E - ความถี่ #n+1 ถูกตรวจพบ คาบเวลาถูกต้อง ความถี่ถูกถอดรหัสและแลตซ์ไว้
- F - ความถี่ #n+1 หายไป ช่วงห่างไม่ถูกต้อง เอาท์พุทยังคงแลตซ์อยู่
- C - จบความถี่ #n+1 ช่วงห่างถูกต้อง เอาท์พุทยังแลตซ์อยู่จนถึงความถี่ใหม่ที่ถูกต้อง

รูปที่ 2.9 แสดงแผนภาพเวลา (timing diagram) ของ MT8870

### 2.1.5 ISD1400 ไอซีอัดเสียง

#### การใช้งาน ISD 1400

1. การบันทึกจนเต็มหน่วยความจำ โดยการให้สัญญาณ Low เข้าที่ขา  $\overline{REC}$  จะเป็นการเริ่มกระบวนการบันทึกเสียง ในขณะที่สัญญาณที่ขา  $\overline{REC}$  เป็น Low การบันทึกเสียงยังคงดำเนินการต่อไปจนเต็มหน่วยความจำ การบันทึกจึงเสร็จสมบูรณ์หรือสัญญาณที่ขา  $\overline{REC}$  เป็น High อุปกรณ์ตัวนี้จะลดการใช้พลังงานอย่างอัตโนมัติ (Automatically Power down)
2. การบันทึกเสียงเพียงบางส่วนของหน่วยความจำ การทำงานยังเหมือนเดิม คือ ให้สัญญาณที่ขา  $\overline{REC}$  เป็น Low ในขณะที่ยังบันทึกเสียงอยู่ เมื่อหมดข้อความที่จะบันทึก (แต่ยังไม่เต็มหน่วยความจำ) เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จำ) ให้สัญญาณ High ที่ขา REC การบันทึกจะหยุดลงและจะมีเครื่องหมายจบข้อความบันทึกต่อท้าย (end - of - message - marker) อุปกรณ์จะเข้าสู่โหมด Power Down

3. การ Playback (เหมือนการเล่นเทป) โดยการให้สัญญาณ Low เข้าที่ขา PLAYE (Playback, Edge - activated) กระบวนการ Playback จะเริ่มขึ้นโดยในขณะที่ขอบขาขึ้นของสัญญาณที่ขา PLAYE จะไม่มีผลต่อการ Playback นั่นคือ เราสามารถใช้เพียงสัญญาณพัลซ์ในการ Playback ได้ การ Playback จะสิ้นสุดลงก็ต่อเมื่อสิ้นสุดหน่วยความจำหรือพบตัวจบข้อความ (end of message marker) การ Playback สามารถทำได้ในอีกรูปแบบหนึ่งโดยการใช้ขา PLAYL (Playback, Level - activated) เมื่อให้สัญญาณ Low ที่ ขา PLAYL การบันทึก Playback จะยิ่งเร็วขึ้น ถ้าสัญญาณที่ PLAYL ยังคงเป็น Low การ Playback จะดำเนินต่อไป (แตกต่างจาก PLAYE คือ ในขณะที่ Playback ยังไม่สิ้นสุดสัญญาณที่ขา PLAYL ต้องเป็น Low ตลอด แต่ถ้าเป็นขา PLAYE ไม่จำเป็น) จนกระทั่งสัญญาณที่ PLAYL เป็น High หรือพบตัวจบข้อความหรือสิ้นสุดหน่วยความจำ การ Playback จะสิ้นสุดลง อุปกรณ์จะเข้าสู่โหมด Power Down

4. การบันทึกระหว่างการเล่นเทป (Record Interrupting Playback) เนื่องจากสัญญาณที่ขา REC มีความสำคัญกว่าขาอื่น เมื่อใดก็ตามที่สัญญาณที่ REC เป็น Low การบันทึกเสียงจะเริ่มต้นทันทีไม่ว่าในขณะนั้นจะทำงานอะไรอยู่ก็ตาม (PLAYL, PLAYE)

5. ขา RECLEL สัญญาณเอาต์พุตที่ขา RECLEL จะเป็น Low เพื่อขับ LED ให้สว่างเป็นการบอกว่ายู่ในช่วงการบันทึกเสียงและมีค่าเป็น High เมื่อสัญญาณที่ขา REC เป็น High หรือเมื่อการบันทึกสิ้นสุดลง

2.2 หลักการทำงานโดยรวม




รูปที่ 2.10 แผนภาพแสดงการทำงานของระบบทั้งหมด

จากแผนภาพแสดงการทำงานสามารถอธิบายได้ดังนี้ ระบบทั้งหมดสามารถแบ่งเป็นส่วน ฮาร์ดแวร์และส่วนซอฟต์แวร์ ไมโครคอนโทรลเลอร์ 8031 จะตรวจสอบสัญญาณกระตุ้นว่าครบตามจำนวนที่กำหนดไว้ในโปรแกรมหรือไม่ ถ้าไม่มีคนรับสาย ส่วนตัดต่อสายโทรศัพท์ซึ่งจะทำการยกหูอัตโนมัติ ผู้ใช้จะต้องทำการกดรหัสผ่านเพื่อเข้าสู่ระบบสั่งงาน โดยกดหมายเลขของอุปกรณ์ที่ต้องการให้เปิดหรือปิด หรือ ตรวจสอบสถานะของเครื่องใช้ไฟฟ้าหมายเลขนั้น ซึ่งเมื่อสั่งงานจะมีการแสดงผลที่ LCD และเสียงบอกสถานะการทำงาน ระบบนี้สามารถสั่งงานภายในบ้านได้ด้วยที่ส่วนควบคุมกลาง เมื่อกดรหัสสั่งงานแล้ว ไมโครคอนโทรลเลอร์ จะส่งสัญญาณไปตามสายนำสัญญาณ (Signal Line) ไปยังวงจรควบคุมแบบลำดับซึ่งจะควบคุมที่เครื่องใช้ไฟฟ้าแต่ละตัวให้ทำการเปิดหรือปิดเครื่องใช้ไฟฟ้าตามคำสั่งของผู้ใช้ โดยเครื่องใช้ไฟฟ้าจะส่งสัญญาณย้อนกลับไปยังสายนำสัญญาณ ไมโครคอนโทรลเลอร์ทำการตรวจสอบสัญญาณจากเครื่องใช้ไฟฟ้าตัวนั้นว่าได้ทำงานตามที่ต้องการหรือไม่ และ มีการแสดงผลที่ส่วนควบคุมกลางเพื่อให้ทราบว่าถึงว่าเครื่องใช้ไฟฟ้ามี สถานะเป็นอย่างไร

## 2.3 ส่วนตัดต่อกับสายโทรศัพท์ ส่วนนี้จะประกอบด้วย

### 2.3.1 วงจรตรวจสอบสัญญาณกระตุ้น

เนื่องจากสัญญาณกระตุ้นเป็นสัญญาณ sine ความถี่ 20 เฮิรตซ์ ขนาด 120 โวลต์ ค้าง 1 วินาที หยุด 4 วินาที ซึ่งต้องทำการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิตอลเพื่อนำไปตรวจนับจำนวนสัญญาณกระตุ้น ในโครงงานนี้จะตรวจจับสัญญาณกระตุ้น 6 ครั้ง ซึ่งก็หมายถึงว่าไม่มีคนอยู่บ้านดังนั้นจึงตัดเข้าสู่ระบบสั่งงานทางโทรศัพท์โดยอัตโนมัติ ลักษณะวงจรเป็นดังรูป



รูปที่ 2.11 แสดงวงจรตรวจสอบสัญญาณกระตุ้น


### หลักการทํางาน

เมื่อมีสัญญาณกระตุ้นเข้ามาซึ่งมีลักษณะเป็น sinewave สลับกับสัญญาณขนาด 0 โวลต์ ขณะที่สัญญาณเป็น sinewave จะผ่านวงจรเรียงกระแสแบบเต็มคลื่นทำให้ได้ไฟกระแสตรงโดยตกคร่อมซีเนอร์ไดโอดทำให้มีขนาด 5 โวลต์ ซึ่งจะทำให้มีกระแสไหลในขาเบสของออปโตไดโอดได้ทำให้ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทรานซิสเตอร์นำกระแส จึงทำให้เอาท์พุทที่ได้เป็น 0 โวลต์ ขณะที่สัญญาณเป็น 0 โวลต์จะไม่ มีกระแสไหลในขาเบสของออปโต ทำให้ทรานซิสเตอร์หยุดนำกระแส เอาท์พุทที่ได้จะเป็น 5 โวลต์

### 2.3.2 ส่วนทำหน้าที่รับสายหรือยกหู / วางหู

ส่วนนี้จะทำหน้าที่เสมือนยกหูอัตโนมัติ เมื่อนับจำนวนของสัญญาณกระดิ่งครบ ตามที่กำหนด ส่วนประมวลผลจะส่งสัญญาณไปที่ขาเบสของทรานซิสเตอร์ ดังรูปซึ่งจะทำให้หน้า สัมผัสรีเลย์เปลี่ยน ทำให้คู่สายโทรศัพท์ต่อกับแมชชีงทรานฟอร์มเมอร์ ( matching transformer ) มี ค่าอิมพีแดนซ์ 600 โอห์ม ซึ่งเท่ากับอิมพีแดนซ์ของสายโทรศัพท์ขณะมีการยกหู ทำให้เหมือนมีการ ยกหู โดยที่หูฟังโทรศัพท์ยังคงวางอยู่บนเครื่องโทรศัพท์เหมือนเดิม



รูปที่ 2.12 แสดงวงจรยกหู/วางหูอัตโนมัติ

### หลักการทํางาน

เมื่อมีการโทรเข้ามาแต่ไม่มีคนรับสาย ไมโครคอนโทรลเลอร์จะส่งสัญญาณพัลส์ไปทริกที่ วงจรยกหู/วางหู ทำให้ทรานซิสเตอร์นำกระแส หน้าสัมผัสรีเลย์จะเปลี่ยนทำให้สายโทรศัพท์ต่อกับหม้อแปลงแมชชีงอิมพีแดนซ์ จึงเสมือนว่ามีการยกหูเพื่อรับสาย

### 2.3.3 ส่วนตอบรับอัตโนมัติ

ส่วนตอบรับอัตโนมัตินี้ใช้ในการส่งข้อมูลเพื่อบอกว่าผู้ใช้บริการของระบบ โดย ใช้รอม( ROM )อัดเสียงเวลา 20 วินาที ในการบันทึกเสียงซึ่งเป็นข้อความที่อ่านวนความสละคว แก่ผู้ใช้ เช่น การบอกให้กดรหัสผ่าน , บอกว่าอุปกรณ์ตัวนั้นได้ทำงานอยู่หรือไม่ เป็นต้น โดยใช้ ไอซีเบอร์ ISD 1400 ลักษณะวงจรเป็นดังรูป



1.1 แป้นกดหมายเลข ( Key pad ) เป็นสัญญาณอินพุทของวงจรแปลงเป็นสัญญาณโทรศัพท์ โดยจะให้เอาท์พุทออกมาเป็นสัญญาณพัลส์ โดยแต่ละหมายเลขจะมีเอาท์พุทพัลส์ต่างกัน โดยโครงการนี้ใช้แป้นกดหมายเลขชนิด 3\*4

1.2 วงจรแปลงเป็นสัญญาณโทรศัพท์ จะทำการแปลงสัญญาณจากแป้นกดหมายเลขให้กลายเป็นสัญญาณความถี่ที่ตรงกับความถี่ที่ได้จากโทรศัพท์ นั่นคือ สัญญาณ DTMF นั่นเอง ในส่วนนี้จะใช้ IC เบอร์ 145142 เป็นตัวแปลง .

## 2. ส่วนแปลงสัญญาณจาก DTMF เป็นเลขฐานสอง 4 บิต

จะทำการแปลงสัญญาณ DTMF ที่ได้จากแป้นกดหมายเลขหรือจากเครื่องโทรศัพท์แบบกดปุ่มเป็นสัญญาณดิจิตอลแบบ 4 บิต เช่น เมื่อกดปุ่มหมายเลข 2 สัญญาณที่ออกมาจะเป็น 0010 ถ้ากดหมายเลข 7 สัญญาณที่ออกมาจะเป็น 0111 เพื่อนำข้อมูลที่ได้ไปประมวลผลต่อไป ในส่วนนี้จะใช้ IC เบอร์ 8870

## 3. ส่วนกำหนดรหัสผ่าน

จะใช้ Thumb wheel switch เพื่อกำหนดรหัสผ่าน ซึ่งผู้ใช้งานสามารถเปลี่ยนแปลงได้ความต้องการ เมื่อเข้าสู่ระบบจะต้องกรหัสผ่านให้ถูกต้องจึงสามารถใช้งานได้

## 4. วงจรสร้างสัญญาณซิงโครนัส

จะทำหน้าที่เปลี่ยนสัญญาณนาฬิกาที่มาจากไมโครคอนโทรลเลอร์ ซึ่งมีขนาด 0-5 โวลต์ ให้เป็น 5 -12 โวลต์ นำมารวมกับสัญญาณข้อมูล แล้วส่งไปในสายส่งสัญญาณ ( Signal Line) ดังรูปที่ 2.15

## 5. วงจรสร้างสัญญาณข้อมูล


วงจรนี้จะทำให้สัญญาณนาฬิกาในสายส่งสัญญาณ ซึ่งเป็น 5 -12 โวลต์ จะเปลี่ยนเป็น 0-12 โวลต์ เมื่อมีการสั่งให้อุปกรณ์ไฟฟ้าเปิดที่สัญญาณนาฬิกาตำแหน่งที่เท่ากับลำดับที่ของอุปกรณ์ไฟฟ้าตัวนั้น

### 2.4.2 ไมโครคอนโทรลเลอร์ 8031

ส่วนนี้จะเป็นส่วนประมวลผลสัญญาณต่างๆ ให้ตรงตามเงื่อนไขตามที่โปรแกรมที่เขียนไว้ โดยในโครงการนี้จะใช้บอร์ด Ant 31 ของบริษัทซิลาร์เสิร์ฟ

### 2.4.3 ส่วนแสดงผล


จะใช้ LCD Module โดยรับสัญญาณ 8031 จากมาแสดงผลว่าขั้นตอนการทำงาน เช่น การบอกให้กรหัสผ่าน , แสดงว่าอุปกรณ์ตัวใดที่เปิด / ปิด อยู่



รูปที่ 2.15 แสดงวงจรสร้างสัญญาณซิงโครนัสและสัญญาณข้อมูล

2.5 ส่วนควบคุมที่เครื่องใช้ไฟฟ้าแต่ละตัว

ส่วนนี้เป็นส่วนที่ติดตั้งที่เครื่องใช้ไฟฟ้าแต่ละตัว เพื่อตรวจสอบสัญญาณที่ส่งมาจาก 8031 ว่ามีสัญญาณการสั่งงานมายังที่เครื่องหรือไม่ โดยมีการทำงานตามบล็อกไดอะแกรมดังรูป จะมีส่วนประกอบดังต่อไปนี้



เอกสารนี้เป็นเอกสารรูปที่ 2.16 แสดงส่วนการทำงานต่าง ๆ ของส่วนควบคุมที่เครื่องใช้ไฟฟ้าแต่ละตัว การค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 1. วงจรแยกสัญญาณเชิงโครนัส (SYNCHRONOUS SEPARATOR)

ทำหน้าที่ รับสัญญาณมาจาก SIGNAL LINE ทำให้ได้เฉพาะสัญญาณเชิงโครนัสออกมา คือ สัญญาณพัลส์ขนาด 5 - 12 โวลต์ เป็นสัญญาณพัลส์ขนาด 0-5 โวลต์

### 2. วงจรนับ (COUNTER 8 บิต)

ทำหน้าที่ นับจำนวนพัลส์ที่ออกมาจากวงจรแยกสัญญาณเชิงโครนัส ซึ่งวงจรนับสามารถจะนับเป็นเลขฐานสอง 8 บิต คือ จะทำการนับได้ถึง  $2^8$  หรือ 256 ค่า โดยจะมีการนับที่ทุก ๆ ขอบขาลงของสัญญาณที่เข้ามา และ เอาท์พุทที่ได้จะไปเข้าวงจรเปรียบเทียบ

### 3. วงจรเปรียบเทียบ (COMPARATOR)

ทำหน้าที่ เปรียบเทียบเอาท์พุทที่ออกมาจากวงจรมับกับ ดิพสวิทช์ (DIP SWITCH ) ที่ตั้งไว้ ลักษณะของดิพสวิทช์ จะเป็นสวิทช์ที่เลื่อนขึ้นลงทำให้เกิดลักษณะเป็น 0 โวลต์ หรือ 5 โวลต์ โดยเป็นดิพสวิทช์ แบบเลข 0-7 ทำให้สามารถตั้งค่าได้ถึง 256 ค่า ทำให้เป็นการเปรียบเทียบกันบิตต่อบิต เมื่อเปรียบเทียบว่าอินพุทเข้ามาตรงกันหรือไม่ ถ้าตรงกันจะให้เอาท์พุทออกมา เป็น Low แต่ถ้าไม่ตรงกันก็จะให้ เอาท์พุทออกมาเป็น High

### 4. โมโนสเตเบิล-รีทริกเอเบิล (Monostable -Retrigable)

ทำหน้าที่เคลียร์วงจรมับในช่วงที่มีพัลส์ว่าง 16 ลูก และจะทำให้วงจรมับเริ่มนับพัลส์ในลูกที่ 1 ได้ถูกต้องยิ่งขึ้น โดยสัญญาณอินพุทที่นำมากระตุ้น คือ สัญญาณเชิงโครนัส และยังทำให้รีเลย์ทำงานเพื่อให้กระแสไหลผ่านโหลดตลอดเวลา

### 5. ส่วนที่ติดกับเครื่องใช้ไฟฟ้า


ทำหน้าที่ในการเปิด-ปิดเครื่องใช้ไฟฟ้า โดยมีรีเลย์เป็นสวิทช์ทางไฟฟ้า ซึ่งรีเลย์จะทำงานเมื่อสัญญาณจากวงจรแยกสัญญาณข้อมูลและวงจรเปรียบเทียบ เป็นลอจิก 1 ทั้งคู่ ในช่วงสัญญาณนาฬิกา 128 ลูกแรก ไปกระตุ้นให้เอาท์พุทของโมโนสเตเบิล-รีทริกเอเบิลเป็น High ซึ่งจะทำให้อุปกรณ์ไฟฟ้าเปิด แต่ถ้าไม่มีสัญญาณข้อมูลก็ทำให้เอาท์พุทของโมโนสเตเบิล-รีทริกเอเบิลเป็น Low ดังนั้น รีเลย์จะไม่ทำงานอุปกรณ์ไฟฟ้าตัวนั้นก็ปิด

### 6. ส่วนป้อนกลับ

ถ้ามีการสั่งให้อุปกรณ์ไฟฟ้าเปิด วงจรส่วนนี้จะทำหน้าที่สร้างสัญญาณที่มี 0 -12 โวลต์ ในสายส่งสัญญาณในช่วงสัญญาณนาฬิกาตำแหน่ง 128-256 หลัง หรือ ไม่มีการเปลี่ยนแปลงสัญญาณในสายส่งสัญญาณในกรณีที่ตั้งให้ปิดอุปกรณ์ไฟฟ้า เพื่อจะส่งข้อมูลของสถานะการทำงานของอุปกรณ์ไฟฟ้าตัวนั้นกลับไปยังส่วนควบคุมกลาง เพื่อแสดงสถานะของการทำงานที่ส่วนแสดงผล ทำให้ผู้ใช้ทราบสถานะการทำงานรับความสะดวกมากขึ้น



### 3.1 การออกแบบวงจรสร้างสัญญาณข้อมูล (Data Generator)



รูปที่ 3.1 แสดงการออกแบบวงจรสร้างสัญญาณข้อมูล

กำหนดค่า  $R_1$  กรณี  $Q_1$  ON

กำหนด  $I_B = 30 \mu A$  และ  $\beta = 100$

$$V_i - V_{R1} - V_{BE} = 0$$

$$5 - I_B R_1 - 0.7 = 0$$

$$I_B R_1 = 4.3 \text{ V}$$

$$R_1 = \frac{4.3}{30 \times 10^{-6}}$$


$$\therefore R_1 = 143.33 \text{ K}\Omega$$

ค่าที่ใช้ในการทดลอง

$$R_1 = 100 \text{ K}\Omega$$

$Q_1$  เบอร์ 2N3904

3.2 การออกแบบวงจรสร้างสัญญาณซิงโครนัส (Synchronous Generator)



รูปที่ 3.2 แสดงการออกแบบวงจรสร้างสัญญาณซิงโครนัส

คำนวณค่า R กรณี Q<sub>1</sub>, Q<sub>2</sub> ON

กำหนด I<sub>B1</sub> = 10 μA และ β = 100

$$V_i - V_{R1} - V_{BE} = 0$$

$$5 - I_{B1}R_1 - 0.7 = 0$$

$$I_{B1}R_1 = 4.3 \text{ V}$$

$$R_1 = \frac{4.3}{10 \times 10^{-6}}$$

$$R_1 = 430 \text{ K}\Omega$$

กำหนด V<sub>B(Q2)</sub> = 1V และ R<sub>2</sub> = 10 KΩ

$$\frac{R_3}{R_2 + R_3} \times V_{CC} = 1$$

$$\frac{12R_3}{10K + R_3} = 1$$

$$R_3 = 909 \Omega \approx 1 \text{ K}\Omega$$

กำหนด

$$I_{C2} = 1 \text{ mA}$$

$$I_{C2} = I_E$$

$$\therefore I_E = 1 \text{ mA}$$

$$V_{BE} - V_{CE(SAT)} - V_{R4} - V_{CC} = 0$$

$$12 - 0.7 - I_{E2}R_4 - 5 = 0$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ I<sub>E2</sub>R<sub>4</sub> = 6.3 นั้น ไม่นิยามให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$R_4 = \frac{6.3}{1 \times 10^{-3}}$$

$$R_4 = 6.3 \text{ K}\Omega$$

ค่าที่ใช้ในการทดลอง

$$R_1 = 500 \text{ K}\Omega$$

$$R_2 = 10 \text{ K}\Omega$$


$$R_3 = 1 \text{ K}\Omega$$

$$R_4 = 6.8 \text{ K}\Omega$$

Q<sub>1</sub> เบอร์ 2N 3904

Q<sub>2</sub> เบอร์ 2N 3906

### 3.3 การออกแบบวงจรแยกสัญญาณซิงโครนัส (Synchronous Separator)



รูปที่ 3.3 แสดงการออกแบบวงจรแยกสัญญาณซิงโครนัส

$$\text{กำหนดค่า } R_1, R_2 \text{ โดยกำหนดให้ } V_{B(Q1)} = \frac{1}{10} \times V_{in} = \frac{R_2}{R_2 + R_1} \times V_{in}$$

$$\therefore R_2 = 10 \text{ K}\Omega$$

$$R_1 = 90 \text{ K}\Omega$$

กำหนดค่า R<sub>3</sub>, R<sub>4</sub>, R<sub>5</sub> กรณี Q<sub>1</sub>, Q<sub>2</sub> ON

$$\text{กำหนดให้ } I_{C(Q1)} = 1 \text{ mA}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_{CC} - I_C R_3 - 0.7 = 0$$

$$I_C R_3 = 4.3V$$

$$\therefore R_3 = 4.3K\Omega$$

กำหนดให้  $V_{C(Q1)} = 1V$

$$1 - I_B R_4 - 0.7 = 0$$

$$R_4 = \frac{0.3}{10 \times 10^{-6}}$$

$$\therefore R_4 = 30K\Omega$$

กำหนดให้  $\beta = 100$

$$V_{CC} - I_C R_5 - 0.7 = 0$$

$$I_C R_5 = 4.3V$$

$$\therefore R_5 = 4.3K\Omega$$

ค่าที่ใช้ในการทดลอง

$$R_1 = 100K\Omega$$

$$R_2 = 10K\Omega$$


$$R_3 = 4.3K\Omega$$

$$R_4 = 10K\Omega$$

$$R_5 = 4.3K\Omega$$

$Q_1, Q_2$  เบอร์ 2N3904

### 3.4 การออกแบบวงจรแยกสัญญาณข้อมูล (Data Detector)



เอกสารนี้เป็นเอกสารที่สงวนไว้รูปที่ 3.4 แสดงการออกแบบวงจรแยกสัญญาณข้อมูลไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คำนวณหาค่า  $R_1, R_2$  กรณี  $Q_1$  ON

$$\text{กำหนด } I_B = 10 \mu\text{A} \text{ และ } \beta = 100$$

$$V_i - V_{R1} - V_{BE} = 0$$

$$5 - I_B R_1 - 0.7 = 0$$

$$I_B R_1 = 4.3 \text{ V}$$

$$R_1 = \frac{4.3}{10 \times 10^{-6}}$$

$$\therefore R_1 = 430 \text{ K}\Omega$$

$$I_C = \beta I_B = 100 (10 \times 10^{-6}) = 1 \text{ mA}$$

หาค่า  $R_2$  จะได้

$$V_{CC} - V_{R2} - V_{CE(SAT)} = 0$$

$$5 - I_C R_2 - 0.7 = 0$$

$$I_C R_2 = 4.3$$

$$R_2 = \frac{4.3}{1 \times 10^{-3}}$$

$$\therefore R_2 = 4.3 \text{ K}\Omega$$

ค่าที่ใช้ในการทดลอง

$$R_1 = 230 \text{ K}\Omega$$

$$R_2 = 4.3 \text{ K}\Omega$$

$$Q_1 \text{ เบอร์ } 2\text{N}3904$$

### 3.5 การออกแบบวงจรโมโนสเตเบิล-รีทริกเอเบิล

โครงงานนี้ใช้สัญญาณนาฬิกาความถี่ 1 กิโลเฮิร์ตซ์ ดังนั้น 1 ลูกสัญญาณจะใช้เวลา 1 ms โดยเป็นพัลส์ 0-5 โวลต์ 256 ลูก และ พัลส์ว่าง ( Blanking ) 16 ลูก ดังนั้น 1 รอบของสัญญาณนาฬิกาจะใช้เวลา 272 ms ในโครงงานจะใช้วงจรโมโนสเตเบิล-รีทริกเอเบิล 2 ที่ คือ ส่วนที่ไปทำให้เกาท์เตอร์เริ่มนับใหม่เมื่อสัญญาณนาฬิกาครอบรอบต่อไปมาและส่วนที่ไปกระตุ้นให้รีเลย์ทำงานเพื่อให้ไฟ 220 โวลต์ ไหลผ่านโหลดตลอดเวลา ซึ่งก็คือ อุปกรณ์ไฟฟ้าสามารถทำงานได้อย่างต่อเนื่อง โดยในโครงงานนี้ใช้อิซี MC 14538

จากภาคผนวก ค. Data sheet ของ MC 14538 จะเห็นว่า ค่าความต้านทานภายนอก ( $R_x$ ) ที่มากที่สุดที่ใช้ได้ไม่เกิน 1 M $\Omega$  และ ค่าตัวเก็บประจุภายนอก ( $C_x$ ) ค่ามากที่สุดที่ใช้ได้ไม่เกิน 10  $\mu\text{F}$  และ ความกว้างพัลส์ที่มากกว่าหรือเท่ากับ 100 ms จะหาได้จากสูตร  $\tau = k R_x C_x$  โดยที่ใช้ไฟเลี้ยง 5 โวลต์ ค่า  $k$  มีค่าประมาณ 0.725

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.5.1 ส่วนที่เกาท์เตอร์

โดยกำหนดค่าตัวเก็บประจุ  $0.1 \mu\text{F}$  ใช้โมโนทริกเฮเบิล 2 ตัว โดยตัวแรกใช้ ความกว้างพัลส์เท่ากับ  $3 \text{ ms}$  และ ตัวถัดไปใช้ความกว้างพัลส์เท่ากับ  $1 \text{ ms}$

$$\begin{aligned} \text{จากสูตร} \quad \tau &= kR_x C_x \\ R_{x1} &= \frac{3\text{ms}}{0.725 \times 0.1 \mu\text{F}} \\ &= 41 \text{ k}\Omega \\ R_{x2} &= \frac{1\text{ms}}{0.725 \times 0.1 \mu\text{F}} \\ &= 12 \text{ k}\Omega. \end{aligned}$$

ค่าที่ใช้ในการทดลอง

$$\begin{aligned} R_{x1} &= 41 \text{ k}\Omega, \quad R_{x2} = 41 \text{ k}\Omega \\ C_x &= 0.1 \mu\text{F} \end{aligned}$$

### 3.5.2 ส่วนที่รีเลย์

โดยกำหนดค่าตัวเก็บประจุเท่ากับ  $4.7 \mu\text{F}$  ความกว้างพัลส์ที่ต้องการจะเป็น 3-4 เท่าของเวลาที่ส่งสัญญาณนาฬิกา 1 รอบ ดังนั้น ความกว้างพัลส์ที่ต้องการมีค่าประมาณ  $816 \text{ ms}$

$$\begin{aligned} \text{จากสูตร} \quad \tau &= kR_x C_x \\ R_x &= \frac{816\text{ms}}{0.725 \times 4.7 \mu\text{F}} \\ &= 239 \text{ k}\Omega \end{aligned}$$

ค่าที่ใช้ในการทดลอง

$$R_x = 220 \text{ k}\Omega, \quad C_x = 4.7 \mu\text{F}$$

### 3.6 การออกแบบวงจรส่วนป้อนกลับ

จากภาคผนวก ก. ข้อมูลของออปโตไดร์ H11AA ได้ค่า  $V_f$  (Forward voltage) = 1.5 โวลท์ และ ใช้ไดโอด 4 ตัว มาต่ออนุกรมกับ 2 ชุด แล้วนำมาต่อกลับกัน เพื่อจะทำให้ไฟกระแสกลับ 220 โวลท์ ตกคร่อมไดโอดแล้วเหลือความต่างศักย์เพียง  $4.8 \text{ V}_{pp}$  ซึ่งเท่ากับ 3.4 โวลท์ ดังนั้น ความต่างศักย์ที่ตกคร่อมความต้านทานจะเท่ากับ  $3.4 - 1.5 = 1.9$  โวลท์ ตัวต้านทานตัวนี้จะทำหน้าที่จำกัดกระแสที่ไหลผ่านออปโตไดร์

โดยประมาณกระแสฟอร์เวิร์ดของไดโอดเท่ากับ  $10 \text{ mA}$

$$\begin{aligned} R &= 1.9 \text{ โวลท์} / 10 \text{ mA} \\ &= 190 \text{ โอห์ม} \end{aligned}$$

เอกสารนี้ค่าที่ใช้ในการทดลองสำหรับ R การเรียง 200 โอห์ม เขาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




## บทที่ 4

## การทดลองและผลการทดลอง

## 4.1 ส่วนตรวจสอบสัญญาณกระตุ้น

ทำการวัดสัญญาณกริ่งเรียกจากเครื่องโทรศัพท์เทียบกับสัญญาณเอาต์พุทของวงจรตรวจสอบสัญญาณกระตุ้นในรูปที่ 2.11 จะได้ลักษณะสัญญาณดังรูปที่ 4.1




รูปที่ 4.1 แสดงสัญญาณเอาต์พุทของวงจรตรวจสอบสัญญาณกระตุ้น(บน)กับสัญญาณกริ่งเรียก(ล่าง)

จากรูปจะเห็นว่า สัญญาณกริ่งเรียกเป็นไฟกระพริบ ความถี่ 20 Hz ขนาดประมาณ 150 Vp-p ขณะที่ดึง 2 วินาที และ 0 โวลต์ ขณะที่เจ็บ 3 วินาที เปรียบเทียบกับเอาต์พุทของวงจรตรวจสอบสัญญาณกระตุ้น ที่เวลาเดียวกัน จะเห็นว่าที่เวลามีสัญญาณกริ่งเรียกดึงจะได้เอาต์พุทของวงจรตรวจสอบสัญญาณกระตุ้นเป็น ระดับ 0 โวลต์ (Low) เมื่อเจ็บจะได้เป็น 5 โวลต์ โดยสัญญาณเอาต์พุทนี้จะนำไปนับที่ส่วนประมวลผล ถ้าครบตามที่กำหนดไว้จะทำงานตามขั้นตอนต่อไป คือ ขกหุ้อัดโน้มน์


## 4.2 สัญญาณสองความถี่ (Dual Tone Multiplex Frequency : DTMF)

ทำการวัดสัญญาณDTMF ที่เอาต์พุทของส่วนสร้างสัญญาณโทรศัพท์ดังรูปที่ 2.14 โดยกดเป็นหมายเลข เลข 1, 8 และ 6 ตามลำดับ จะได้ลักษณะสัญญาณดังรูปที่ 4.2 และทำการวัดสัญญาณ DTMF จากเครื่องโทรศัพท์ ซึ่งกดหมายเลข 1, 2 และ 7 ตามลำดับ จะได้ลักษณะสัญญาณดังรูปที่ รูปที่ 4.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2 แสดงสัญญาณ DTMF จากส่วนสร้างสัญญาณโทรศัพท์ หมายเลข 1(บน),8 (กลาง),6(ล่าง)




รูปที่ 4.3 สัญญาณ DTMF จากเครื่องโทรศัพท์หมายเลข 1 (บน),2(กลาง),7(ล่าง)

จากรูปทั้งสองมีลักษณะของสัญญาณคล้ายกัน คือ เป็นสัญญาณไซน์ 2 ความถี่มารวมกัน (Dual Tone) การกดหมายเลขต่างๆ ทำให้เกิดความถี่แตกต่างกันไปตามรูปที่ 2.1 โดยจะนำสัญญาณ DTMF นี้จะไปเข้าไอซี MT 8870 เพื่อแปลงเป็นเลขฐานสอง 4 บิต เพื่อนำข้อมูลประมวลเอกสารนี้ต่อไปเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 4.3 การวัดสัญญาณที่จุดต่าง ๆ ขณะที่มีการส่งงาน

เมื่อนำวงจรส่วนต่าง ๆ มาประกอบรวมกันเพื่อทำงานเป็นระบบ โดยส่งสัญญาณเชิงไครน์ต และสัญญาณข้อมูลจากไมโครคอนโทรลเลอร์ไปยังส่วนควบคุมที่เครื่องใช้ไฟฟ้าผ่านสายส่งสัญญาณ (Signal Line) ทำการวัดสัญญาณที่จุดต่าง ๆ ดังต่อไปนี้


1. ทำการวัดสัญญาณที่ไมโครคอนโทรลเลอร์ เพื่อวัดสัญญาณนาฬิกาและสัญญาณข้อมูล ที่เวลาเดียวกัน จะได้ลักษณะสัญญาณดังรูปที่ 4.4



รูปที่ 4.4 แสดงการเปรียบเทียบระหว่างสัญญาณนาฬิกา(บน)กับสัญญาณข้อมูล(ล่าง)

จากรูปจะเห็นว่า สัญญาณนาฬิกาความถี่ 1 กิโลเฮิร์ตซ ซึ่งเป็นพัลส์ขนาด 0-5 โวลต์ 256 ลูก และสัญญาณขนาด 0 โวลต์ (Blanking) 16 ลูก เปรียบเทียบกับสัญญาณข้อมูลที่ส่งออกมาจาก 8031 ถ้าต้องการส่งอุปกรณ์ไฟฟ้าเปิดจะส่งสัญญาณพัลส์ 0-5 โวลต์ที่ตำแหน่งตรงกับหมายเลขอุปกรณ์ ถ้าต้องการส่งอุปกรณ์ไฟฟ้าปิดจะส่งสัญญาณ 0 โวลต์ที่ตำแหน่งตรงกับหมายเลขอุปกรณ์ เช่นเดียวกัน ในรูปจะสั่งให้อุปกรณ์หมายเลข 15 ให้เปิด และอุปกรณ์หมายเลขอื่นๆ จะปิด

2. ทำการวัดสัญญาณนาฬิกาที่ 8031 เปรียบเทียบกับสัญญาณที่วัดที่สายส่งสัญญาณใน วงจรรูปที่ 2.15 ที่เวลาเดียวกัน จะได้ลักษณะสัญญาณดังรูปที่ 4.5




รูปที่ 4.5 แสดงสัญญาณนาฬิกา(บน)เปรียบเทียบกับสัญญาณที่สายส่งสัญญาณ(ล่าง)

เมื่อให้ สัญญาณนาฬิกาแก่ วงจรสร้างสัญญาณซิงโครนัสและให้สัญญาณข้อมูลแก่ วงจรสร้างสัญญาณข้อมูล โดยสัญญาณข้อมูลส่งมาจาก 8031 ดังรูปที่ 4.5 วงจรสร้างสัญญาณซิงโครนัสจะยกระดับสัญญาณนาฬิกา จาก 0 โวลต์ เป็น 5 โวลต์ และ 5 โวลต์ เป็น 12 โวลต์ และถ้ามีการสั่งให้เปิดอุปกรณ์ ตำแหน่งพัลส์ที่มีการสั่งเปิดจะตกลงมาเป็น 0 โวลต์ ถ้าไม่มีการสั่งให้อุปกรณ์เปิดที่ตำแหน่งพัลส์นั้น จะเป็น 5-12 โวลต์ เหมือนเดิม

จากรูปจะเห็นว่า มีพัลส์ 0-12 โวลต์หลายตำแหน่ง คือ มีการสั่งอุปกรณ์หมายเลขที่ตรงกับ ตำแหน่งพัลส์นั้น ส่วนพัลส์ที่เป็น 5-12 โวลต์ อุปกรณ์หมายเลขที่ตรงกับตำแหน่งพัลส์นั้นจะปิด


3. ทำการวัดสัญญาณนาฬิกาที่ 8031 เปรียบเทียบกับสัญญาณที่สายส่งสัญญาณที่วัดที่ส่วนควบคุมกลาง ขณะที่มีการสั่งให้อุปกรณ์หมายเลข 15 เปิด จะได้ลักษณะสัญญาณดังรูปที่ 4.6



รูปที่ 4.6 แสดงสัญญาณนาฬิกา (บน) เปรียบเทียบกับสัญญาณที่สายส่งสัญญาณที่ส่วนควบคุมกลาง (ล่าง)

จากรูปจะเห็นว่าพัลส์ตำแหน่งที่ 15 ของสัญญาณที่วัดที่สายส่งสัญญาณจะเป็น 0-12 โวลต์ ส่วนพัลส์ตำแหน่งอื่น ๆ จะเป็น 5-12 โวลต์ เมื่ออุปกรณ์ได้เปิดแล้วจะการส่งข้อมูลย้อนกลับมาที่สายส่งสัญญาณในพัลส์ตำแหน่งที่ 143 ซึ่งจะเป็น 0-12 โวลต์เช่นเดียวกัน เพื่อไปประมวลผลที่ไมโครคอนโทรลเลอร์ ทำให้สามารถบอกสถานะการทำงานได้


4. ทำการวัดสัญญาณที่สายส่งสัญญาณที่ส่วนควบคุมเครื่องใช้ไฟฟ้าของอุปกรณ์หมายเลข 15 เปรียบเทียบกับสัญญาณที่เอาท์พุทของวงจรแยกสัญญาณข้อมูลที่อุปกรณ์หมายเลข 15 เช่นเดียวกัน จะได้ลักษณะสัญญาณดังรูปที่ 4.7



รูปที่ 4.7 แสดงสัญญาณที่สายส่งสัญญาณ(บน)และเอาท์พุทของวงจรแยกสัญญาณข้อมูล(ล่าง)ของอุปกรณ์หมายเลข 15

จากรูปแสดงลักษณะสัญญาณที่ส่งจากส่วนควบคุมกลางมายังอุปกรณ์ไฟฟ้าที่ทำให้ อุปกรณ์หมายเลข 15 ให้เปิด โดยสัญญาณที่สายส่งสัญญาณจะเป็น 0-12 โวลต์ที่ตำแหน่งพัลส์ที่ 15 เมื่ออุปกรณ์เปิดแล้ว จะส่งสัญญาณป้อนกลับพัลส์ลูกที่ 143 ทำให้เอาท์พุทของวงจรแยกสัญญาณข้อมูลเกิดเป็น 5 โวลต์ที่พัลส์ลูกที่ 15 และ 143


5. ทำการวัดสัญญาณที่สายส่งสัญญาณของอุปกรณ์หมายเลข 15 กับเอาต์พุทของวงจรเปรียบเทียบ (ขา 19) ของอุปกรณ์หมายเลข 15 เช่นเดียวกัน จะได้ลักษณะสัญญาณดังรูป 4.8



รูปที่ 4.8 แสดงสัญญาณที่สายส่งสัญญาณ(บน) และ เอาต์พุทของวงจรเปรียบเทียบ(ล่าง) ของอุปกรณ์หมายเลข 15

จากรูปจะเห็นว่ามี การส่งข้อมูลเพื่อที่จะเปิดอุปกรณ์หมายเลข 15 และ 90 แต่เอาต์พุทของวงจรเปรียบเทียบจะเป็น 0 โวลต์ซึ่งแสดงว่าเท่ากันที่พัลส์ตำแหน่งที่ 15 เท่านั้น เพราะเป็นอุปกรณ์หมายเลข 15 และอุปกรณ์หมายเลข 15 จะเปิดตามคำสั่ง

6. ทำการวัดสัญญาณที่สายส่งสัญญาณที่ส่วนควบคุมที่เครื่องใช้ไฟฟ้าเปรียบเทียบกับสัญญาณเอาต์พุทของวงจรแยกข้อมูลในส่วนควบคุมที่เครื่องใช้ไฟฟ้าของอุปกรณ์หมายเลข 15 ขณะที่เปิดอุปกรณ์ด้วยสวิตช์ทางกล จะได้ลักษณะสัญญาณดังรูปที่ 4.9



รูปที่ 4.9 แสดงสัญญาณที่สายส่งสัญญาณ(บน)และเอาต์พุทของวงจรแยกสัญญาณข้อมูล(ล่าง)ที่ส่วนควบคุมที่เครื่องใช้ไฟฟ้าของอุปกรณ์หมายเลข 15

ในกรณีที่เปิดอุปกรณ์ด้วยสวิตช์ทางกล จะเห็นว่า จะไม่สามารถควบคุมการเปิด-ปิดอุปกรณ์จากไมโครคอนโทรลเลอร์ได้ เมื่ออุปกรณ์เปิดแล้วจะส่งสัญญาณย้อนกลับไปที่สายส่งสัญญาณที่พัลส์ลูกที่ 143 เพื่อให้ไมโครคอนโทรลเลอร์ประมวลผล ทำให้ทราบสถานะการทำงานของอุปกรณ์ได้

## บทที่ 5

### สรุปและวิจารณ์

จากผลการทดลอง จะเห็นว่าโครงงานนี้สามารถทำงานได้ตามวัตถุประสงค์ คือ สามารถสั่งงานให้เปิด - ปิดอุปกรณ์ไฟฟ้าได้ 127 อุปกรณ์ และ สามารถตรวจสอบสถานะการทำงานของอุปกรณ์ตัวนั้นได้ และสามารถแสดงผลทางเสียงและจอ LCD จากการทดสอบที่ระยะประมาณ 500 เมตร ที่อยู่ห่างจากส่วนควบคุมกลางพบว่าสามารถใช้สั่งงานอุปกรณ์ไฟฟ้าได้


#### ปัญหาและอุปสรรค คือ

1. ไอซี ( IC ) ที่ใช้ในการบันทึกเสียง หากมีการใช้ร่วมกันมากกว่า 1 ตัว โดยใช้แหล่งจ่ายไฟชุดเดียวกัน จะเกิดการคิงกระแสมากกว่าในกรณีที่ใช้เพียงตัวเดียวมาก ทำให้เสียงที่ได้เบามาก จึงแก้ไขปัญหานี้โดยการใช้ทรานซิสเตอร์ ( Transister ) เป็นตัวตัดต่อแหล่งจ่ายไฟให้แก่ไอซีเฉพาะตัวที่ต้องการจะใช้งานเท่านั้น แต่การตัดต่อไฟจะต้องมีการหน่วงเวลาให้เพียงพอกับช่วงเวลาในการใช้งาน ซึ่งช่วงนี้ทำให้ไม่สามารถรับข้อมูลใด ๆ ได้
2. เนื่องจากโครงงานนี้มีส่วนประกอบจำนวนมาก ดังนั้นในการทดสอบการทำงานในแต่ละครั้งจึงเกิดความผิดพลาดได้ง่าย

#### แนวทางการพัฒนา


1. แก้ไขส่วน ไอซีบันทึกเสียงให้สามารถรับข้อมูลได้ขณะที่ไอซีกำลังทำงาน
2. รวบรวมส่วนประกอบต่าง ๆ ให้มีขนาดเล็กลงและสะดวกต่อการนำมาใช้งาน
3. เพิ่มประสิทธิภาพใช้งานอุปกรณ์ไฟฟ้าได้มากขึ้นกว่าเดิม





รูปวงจร ส่วนสร้างสัญญาณ DTMF และ แปลงเป็นสัญญาณ digital


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปแสดงวงจรในส่วนการติดต่อกับโทรศัพท์จากภายนอกระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





วงจรสร้างสัญญาณเชิงครีโอสและวงจรสร้างสัญญาณข้อมูลในส่วนควบคุมกลาง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก ข.  
โปรแกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

sim          equ    0                               org    2Ch
remote       equ    0                               ds     4 ; monitor flag
comment      equ    0                               psw_NUM: ds    2
$if remote   thumb_NUM: ds    2
STADDR      equ    8100h                           psw_cnt:  ds    1
$else       wrong_cnt: ds    1
STADDR      equ    0                               dev_cnt:  ds    1
$endif      ad_data2: ds    16
;*****
; Telephone Control Electrical Device
;*****
in_8870      equ    P1.0 ; P1.0-P1.3              D1:      ds    1
stb_8870     equ    P1.4 ; strobe 8870            D2:      ds    1
CLK          equ    P1.5 ; o/p                    D3:      ds    1
DATA_PULSE  equ    P1.6 ; o/p-i/p                wait_cnt: ds    1
thumb_S     equ    P1.7                           CLK_NO:  ds    1
LCD          equ    0C000h                         ENDINRAM equ    $
WRITE       equ    0C002h                         ENDCLR2  equ    $
thumb_IN    equ    0FC00h ; port A                org     0h
portB       equ    0FC01h ; port B                int_bit:  ds    1
portC       equ    0FC02h ; port C                carry_bit: ds    1
portD       equ    0FC03h                         psw_comp: ds    1
; mode port                                       psw_bit:  ds    1
;*****Internal Ram*****                         work_mode: ds    1
org     10h                                       manual_bit: ds    1
STCLR1     equ    $                               count_bit: ds    1
ad_data1:  ds    16
;*****
org     20h                                       org     STADDR
ds     2 ; system flag                               ljmp    MAIN
dev_DATA:  ds    4                                       org     STADDR+0Bh
psw_DATA:  ds    4                                       ljmp    INTERRUPT
tmout_cnt: ds    3                                       INTERRUPT: clr    TF0

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

push PSW
push ACC
push B
cpl int_bit
jnb int_bit,RET1
; check over 2 times
setb RS0
mov A,R2
; check blanking
jnz blank
jnb P1.5,gen_pulse
; check present P1.0
ljmp gen_data loop1:
gen_pulse: mov A,R5
cjne A,#127,continue
; check clock 256
loop2:
clr P1.5
clr P1.6
mov R2,#32
mov CLK_NO,#0FFh
mov R5,#00
ljmp RET1
blank:
continue: inc CLK_NO
mov A,CLK_NO
jnb ACC.7,gen_P1
cjne A,#128,I2
ljmp gen_P1
I2: clr C
subb A,#128
mov R5,A
dec A
mov B,#8
div AB
; divide A by B
add A,#ad_data1
; address
mov R0,A
div AB
add A,#ad_data2
mov R0,A
mov R3,A
mov R4,A
mov DPTR,#portC
movx A,@DPTR
mov C,ACC.2
mov carry_bit,C
mov A,@R0
rrc A
djnz R4,loop1
mov C,carry_bit
rlc A
djnz R3,loop2
mov @R0,A
setb P1.5
clr P1.6
ljmp RET1
gen_P1:
gen_data: mov A,CLK_NO
jb ACC.7,I1
; check 0-127 clock
mov B,#8
div AB
; divide A by B
add A,#ad_data1
; address
mov R0,A

```

```

mov    A,B                djnz   R3,clr_ram2
inc    A                  mov    SP,#ENDINRAM-1
mov    R3,A ; R3 = B+1   mov    TMOD,#22h
mov    A,@R0              ; timer0 mode2
clr    C                  $if remote
loop0: rrc    A            setb   EX1
      djnz   R3,loop0     $endif
      jnc   I1            setb   IP.1
      setb  P1.6          setb   IE.1
I1:    clr    P1.5        setb   IE.7
      jmp   RET1         mov    TH0,#1Ah ; 26 for count
RET1:  pop   B            mov    TL0,#1Ah ; 26 for count
      pop   ACC          setb   RS0
      pop   PSW          clr    RS1 ; register group1
$if sim                    mov    R2,#32 ; blanking
RET    RET              clr    P1.5
$else                      clr    P1.6
RETI   RETI            mov    CLK_NO,#0FFh ; clock
$endif                    mov    R5,#00
MAIN:                      setb   count_bit
mov    R3,#ENDCLR1-STCLR1 setb   int_bit
mov    R0,#STCLR1        clr    manual_bit
clr    A                  clr    RS0 ; register group0
clear_ram:                $if comment
      mov   @R0,A        $if sim
      inc   R0           main1: setb   TF0
      djnz  R3,clear_ram jnb    TF0,$
      mov   R3,#ENDCLR2-STCLR2 lcall  INTERRUPT
      mov   R0,#STCLR2   ljmp   main1
clr_ram2:                $else
      mov   @R0,A        sjmp   $
      inc   R0           $endif

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น มิได้อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

$endif                                setb    manual_bit

    lcall  initial                       ljmp    con_ring4
    mov   DPTR,#portD                   alway:  mov   DPTR,#portC
    mov   A,#91h                         movx   A,@DPTR
    ; PA,PCL=i/p,PB0-6=o/p             anl    A,#02h
    movx  @DPTR,A                        jnb    ACC.1,ring_loop3
    mov   DPTR,#portB                   ; check ring OFF
    mov   A,#3Fh ; hook OFF             lcall  delay2
    movx  @DPTR,A                        lcall  delay2
    lcall  delay2                         mov    wait_cnt,#6

ring_loop1:                             wait_rng:
    mov   DPTR,#portC                   mov    tmout_cnt,#25h
    movx  A,@DPTR                       ; check NO.ring 10 sec
    anl   A,#01h                         wait_rng1:
    jb    ACC.0,tele ; tel. or man.      mov    tmout_cnt+1,#0
    setb  manual_bit                     wait_rng2:
    ljmp  con_ring4                       mov    tmout_cnt+2,#0
tele:   lcall  delay1                     wait_rng3:
    mov   DPTR,#portC                   mov    DPTR,#portC
    movx  A,@DPTR                       movx   A,@DPTR
    anl   A,#02h                         anl    A,#02h
    jb    ACC.1,ring_loop1               jnb    ACC.1,con_ring1
    ; check ring ON                       djnz   tmout_cnt+2,wait_rng3
    ring_loop2:                           djnz   tmout_cnt+1,wait_rng2
    lcall  delay2                         djnz   tmout_cnt,wait_rng1
    clr   manual_bit                       ljmp   ring_loop1

ring_loop3:                             con_ring1:
    mov   DPTR,#portC                   lcall  delay2
    movx  A,@DPTR                       lcall  delay2
    anl   A,#01h                         mov    tmout_cnt,#25h
    jb    ACC.0,alway ;tel. or man.      ; check NO.ring 10 sec
    lcall  delay1

```

```

wait_rng4:                                lcall  delay3
      mov  tmout_cnt+1,#0                    mov    DPTR,#portB
wait_rng5:                                jnb    manual_bit,alway3
      mov  tmout_cnt+2,#0                    mov    A,#0BFh
wait_rng6:                                sjmp   alway4
      mov  DPTR,#portC                      alway3: mov  A,#0FFh ; no sound0
      movx A,@DPTR                          alway4: movx @DPTR,A
      anl  A,#02h                            lcall  delay4
      jb   ACC.1,con_ring2                   lcall  delay1
      djnz tmout_cnt+2,wait_rng6             mov    wrong_cnt,#2
      djnz tmout_cnt+1,wait_rng5             ; passward wrong 3 times
      djnz tmout_cnt,wait_rng4              psw_loop1:
      ljmp ring_loop2                        mov    wait_cnt,#2
con_ring2:                                ; wait NO.psw 20 sec
      djnz wait_cnt,wait_rng                lcall  initial
con_ring3:                                lcall  display_2
      lcall delay2                          psw_loop2:
      mov  DPTR,#portB                      jb     count_bit,psw_loop3
      mov  A,#0FFh ; hook_relay ON          mov    DPTR,#portB
      movx @DPTR,A                          jnb    manual_bit,alway5
con_ring4:                                mov    A,#3Dh
      lcall initial                          sjmp   alway6
      lcall display_1                        alway5: mov  A,#7Dh ; sound1
      mov  DPTR,#portB                      alway6: movx @DPTR,A
      jnb  manual_bit,alway1                 lcall  delay3
      mov  A,#3Eh                            lcall  delay4
      sjmp alway2                            lcall  delay4
alway1: mov  A,#7Eh ; sound0                lcall  delay4
alway2: movx @DPTR,A                        mov    DPTR,#portB
      lcall delay3                          jnb    manual_bit,alway7
      lcall delay3                          mov    A,#0BFh
      lcall delay3                          sjmp   alway8

```

```

alway7: mov    A,#0FFh ; no sound1
alway8: movx   @DPTR,A
        lcall  delay1
        lcall  delay4
psw_loop3:
        lcall  psw_read
        jnb   psw_bit,psw_cont1
        ; check press
        clr   count_bit
        djnz  wait_cnt,psw_loop2
        ; check 20 sec
        mov   DPTR,#portB
        mov   A,#3Fh ; hook_relay OFF
        movx  @DPTR,A
        lcall initial
        lcall display_5
        ljmp  ring_loop2
        ; check ring again
psw_cont1:
        jnb   psw_comp,psw_cont2
        ; check password
        clr   count_bit
        djnz  wrong_cnt,psw_loop1
        ; check 2 times
psw_fail1:
        mov   DPTR,#portB
        mov   A,#3Fh ; hook_relay OFF
        movx  @DPTR,A
        lcall initial
        lcall display_5
        ljmp  ring_loop2
        ; check ring again

psw_cont2:
        setb  TR0 ; allow interrupt
        lcall delay1
        lcall initial
        lcall display_3
        mov   DPTR,#portB
        jnb   manual_bit,alway9
        mov   A,#3Bh
        sjmp  alway10
alway9: mov   A,#7Bh ; sound2 ON
alway10:
        movx  @DPTR,A
        lcall delay3
        lcall delay4
        lcall delay4
        lcall delay4
        mov   DPTR,#portB
        jnb   manual_bit,alway11
        mov   A,#0BFh
        sjmp  alway12
alway11:
        mov   A,#0FFh 0; sound2 OFF
alway12:
        movx  @DPTR,A
        lcall delay1
        lcall delay4
        setb  count_bit
        ljmp  dev_loop1
psw_read:
        clr   thumb_S
        mov   B,#0h ; delay select
        lcall delay2

```

```

djnz B,$                               mov A,in_8870 ; P1.0-P1.3
mov DPTR,#thumb_IN ; port A          anl A,#0Fh
movx A.@DPTR ; password              cjne A,#0Ah,psw_nzero
cpl A                                   mov A.#0 ; 0 = 0Ah
mov thumb_NUM,A ; num1,2             psw_nzero:
setb thumb_S                          mov @R0,A
mov B.#0FFh                          inc R0
djnz B,$                               djnz psw_cnt,psw_rd1
mov DPTR.#thumb_IN ; port A          ; check 4 values
movx A.@DPTR ; password              mov R0,#psw_DATA ; 1st
cpl A                                   mov A,@R0
mov thumb_NUM+1,A; num3,4            anl A,#0Fh
mov R0.#psw_DATA                     mov R5,A
mov psw_cnt,#4                       lcall initial
; password 4 values                  mov A,#80h ;address DDRAM1
psw_rd1:                               call display_4
mov tmout_cnt,#25h                   call delay2
; check NO.key 10 sec                swap A
wait_stb1:                             mov psw_NUM,A
mov tmout_cnt+1,#0                   inc R0 ; 2nd
wait_stb2:                             mov A,@R0
mov tmout_cnt+2,#0                   anl A,#0Fh
wait_stb3:                             mov R5,A
jb stb_8870,stb_act1                 mov A,#81h ;address DDRAM1
; check press                         lcall display_4
djnz tmout_cnt+2,wait_stb3           lcall delay2
djnz tmout_cnt+1,wait_stb2           orl psw_NUM,A ; num1,2
djnz tmout_cnt,wait_stb1             inc R0 ; 3rd
clr psw_bit                           mov A,@R0
ret                                    anl A,#0Fh
stb_act1:                             mov R5,A
jb stb_8870,$ ; P1.4                 mov A,#82h ;address DDRAM1

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่โดยไม่ได้รับอนุญาต  
 ไม่ว่าจะวิธีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

lcall display_4
lcall delay2
swap A
mov psw_NUM+1,A
inc R0 ; 4th
mov A,@R0
ani A,#0Fh
mov R5,A
mov A,#83h

display_4:
lcall delay2
orl psw_NUM+1,A : num3.4
setb psw_bit
; complete 4 values
mov A,psw_NUM
cjne A,thumb_NUM,psw_rd2
mov A,psw_NUM+1
cjne A,thumb_NUM+1,psw_rd2
setb psw_comp
ret

psw_rd2:
clr psw_comp
ret

dev_loop1:
setb TR0
mov wait_cnt,#2

dev_read:
jb count_bit,dev_loop2
lcall delay1
lcall initial
lcall display_5
mov DPTR,#portB

jnb manual_bit,alway13
mov A,#3Dh
sjmp alway14

alway13:
mov A,#7Dh ; sound1 ON

alway14:
movx @DPTR,A
lcall delay3
lcall delay4
lcall delay4
lcall delay4
mov DPTR,#portB
jnb manual_bit,alway15
mov A,#0BFh
sjmp alway16

alway15:
mov A,#0FFh ; sound1 OFF

alway16:
movx @DPTR,A
lcall delay1

dev_loop2:
clr RS0
clr RS1
mov R0,#dev_DATA
mov dev_cnt,#4
; device 4 values

dev_read1:
mov tmout_cnt,#25h
; check 10 sec

wait_stb4:
mov tmout_cnt+1,#0

wait_stb5:

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    djnz    B,$                               mov    A,in_8870    ; P1.0-P1.3
    mov     DPTR,#thumb_IN ; port A          anl    A,#0Fh
    movx   A,@DPTR    ; password             cjne   A,#0Ah,psw_nzero
    cpl    A                                       mov    A,#0        ; 0 = 0Ah
    mov    thumb_NUM,A ; num1,2              psw_nzero:
    setb   thumb_S                                       mov    @R0,A
    mov    B,#0FFh                                       inc    R0
    djnz   B,5                                       djnz   psw_cnt,psw_rd1
    mov     DPTR,#thumb_IN ; port A          ; check 4 values
    movx   A,@DPTR    ; password             mov    R0,#psw_DATA : 1st
    cpl    A                                       mov    A,@R0
    mov    thumb_NUM+1,A: num3,4             anl    A,#0Fh
    mov    R0,#psw_DATA                       mov    R5,A
    mov    psw_cnt,#4                           lcall  initial
    ; password 4 values                       mov    A,#80h ;address DDRAM1
psw_rd1:                                       call   isplay_4
    mov    tmout_cnt,#25h                       call   delay2
    ; check NO.key 10 sec                     swap   A
    wait_stb1:                                   mov    psw_NUM,A
    mov    tmout_cnt+1,#0                       inc    R0        ; 2nd
    wait_stb2:                                   mov    A,@R0
    mov    tmout_cnt+2,#0                       anl    A,#0Fh
    wait_stb3:                                   mov    R5,A
    jb     stb_8870,stb_act1                   mov    A,#81h ;address DDRAM1
    ; check press                             lcall  display_4
    djnz   tmout_cnt+2,wait_stb3               lcall  delay2
    djnz   tmout_cnt+1,wait_stb2               ori    psw_NUM,A ; num1,2
    djnz   tmout_cnt,wait_stb1                 inc    R0        ; 3rd
    clr    psw_bit                               mov    A,@R0
    ret                                         anl    A,#0Fh
    stb_act1:                                   mov    R5,A
    jb     stb_8870,$ ; P1.4                   mov    A,#82h ;address DDRAM1

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่หรือใช้ซ้ำโดยไม่ได้รับอนุญาต  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

djnz B,$ mov A,in_8870 ; P1.0-P1.3
mov DPTR,#thumb_IN ; port A anl A,#0Fh
movx A,@DPTR ; password cjne A,#0Ah,psw_nzero
cpl A mov A.#0 ; 0 = 0Ah
mov thumb_NUM,A ; num1,2 psw_nzero:
setb thumb_S mov @R0,A
mov B.#0FFh inc R0
djnz B,$ djnz psw_cnt,psw_rd1
mov DPTR,#thumb_IN ; port A : check 4 values
movx A,@DPTR ; password mov R0,#psw_DATA : 1st
cpl A mov A,@R0
mov thumb_NUM+1.A: num3,4 anl A.#0Fh
mov R0.#psw_DATA mov R5,A
mov psw_cnt.#4 lcall initial
: password + values mov A,#80h ;address DDRAM1
psw_rd1: call isplay_4
mov tmout_cnt.#25h call delay2
; check NO.key 10 sec swap A
wait_stb1: mov psw_NUM,A
mov tmout_cnt+1.#0 inc R0 ; 2nd
wait_stb2: mov A,@R0
mov tmout_cnt+2.#0 anl A.#0Fh
wait_stb3: mov R5,A
jb stb_8870.stb_act1 mov A.#81h ;address DDRAM1
: check press lcall display_4
djnz tmout_cnt+2,wait_stb3 lcall delay2
djnz tmout_cnt+1,wait_stb2 orl psw_NUM,A ; num1,2
djnz tmout_cnt,wait_stb1 inc R0 ; 3rd
clr psw_bit mov A,@R0
ret anl A,#0Fh
stb_act1: mov R5,A
jb stb_8870.S ; P1.4 mov A.#82h ;address DDRAM1

```

```

again: lcall delay1                                jnb manual_bit,alway21
      clr count_bit                                mov A,#2Fh
      dec wait_cnt                                sjmp alway22
      mov A,wait_cnt                              alway21:
      jz out                                       mov A,#6Fh ; sound4 ON
      ljmp dev_read                               alway22:
out:   lcall delay1                                movx @DPTR,A
      mov DPTR,#portB                             lcall delay3
      mov A,#3Fh ; hook_relay OFF                 lcall delay4
      movx @DPTR,A                                mov DPTR,#portB
      setb count_bit                              jnb manual_bit,alway23
      ljmp ring_loop2                             mov A,#0BFh
check_status:                                     sjmp alway24
      cjne A,#0,again ; check status              alway23:
      clr C                                       mov A,#0FFh ; sound4 OFF
      mov A,B                                       alway24:
      dec A                                       movx @DPTR,A
      mov B,#8                                       lcall delay1
      div AB                                       setb count_bit
      add A,#ad_data2                               ljmp dev_loop1
      mov R0,A                                       no_working:
      mov A,B                                       lcall delay1
      inc A                                       lcall display_9
      mov R3.A : R3 = B+1                             mov DPTR,#portB
      mov A,@R0                                       jnb manual_bit,alway25
loop5: rrc A                                       mov A,#1Fh
      djnz R3,loop5                                   sjmp alway26
      jnc no_working                               alway25:
working:                                       mov A,#5Fh ; sound5 ON
      lcall delay1                                alway26:
      lcall display_8                             movx @DPTR,A
      mov DPTR,#portB                             lcall delay3

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

again: lcall delay1                                jnb manual_bit,alway21
      clr count_bit                               mov A,#2Fh
      dec wait_cnt                               sjmp alway22
      mov A,wait_cnt                             alway21:
      jz out                                     mov A.#6Fh ; sound4 ON
      ljmp dev_read                             alway22:
out:   lcall delay1                               movx @DPTR,A
      mov DPTR.#portB                           lcall delay3
      mov A.#3Fh ; hook_relay OFF                lcall delay4
      movx @DPTR,A                               mov DPTR.#portB
      setb count_bit                             jnb manual_bit,alway23
      ljmp ring_loop2                            mov A.#0BFh
check_status: sjmp alway24
      cjne A,#0,again ; check status             alway23:
      clr C                                       mov A.#0FFh ; sound4 OFF
      mov A,B                                     alway24:
      dec A                                       movx @DPTR,A
      mov B,#8                                    lcall delay1
      div AB                                       setb count_bit
      add A,#ad_data2                             ljmp dev_loop1
      mov R0,A                                     no_working:
      mov A,B                                     lcall delay1
      inc A                                       lcall display_9
      mov R3.A ; R3 = B+1                         mov DPTR.#portB
      mov A,@R0                                    jnb manual_bit,alway25
loop5: rrc A                                       mov A,#1Fh
      djnz R3,loop5                               sjmp alway26
      jnc no_working                             alway25:
working: mov A.#5Fh ; sound5 ON
      lcall delay1                               alway26:
      lcall display_8                             movx @DPTR,A
      mov DPTR.#portB                           lcall delay3

```

```

lcall wr_i                                djnz R6,disp2
mov A,#01h ;clear display                ret
lcall wr_i                                display_2:
ret                                       mov DPTR,#LCD
display_1:                                mov A,#80h ;address DRAM1
mov DPTR,#LCD                             movx @DPTR,A
mov A,#80h ;address DDRAM1               lcall wait
movx @DPTR.A                              clr RS0
lcall wait                                clr RS1
clr RS0                                   mov R6,#9
clr RS1                                   mov R7,#00
mov R6,#16                               disp3: mov DPTR,#introduce3
mov R7,#00                                mov A,R7
disp1: mov DPTR,#introduce1              movc A,@A+DPTR
mov A,R7                                  lcall wr_d
movc A,@A+DPTR                            inc R7
lcall wr_d                                djnz R6,disp3
inc R7                                    mov DPTR,#LCD
djnz R6,disp1                             mov A,#0C0h
mov DPTR,#LCD                             ;address DDRAM2
mov A,#0C5h                               movx @DPTR.A
;address DDRAM2                           lcall wait
movx @DPTR.A                              mov R6,#16
lcall wait                                mov R7,#00
mov R6,#06                               disp4:
mov R7,#00                                mov DPTR,#introduce4
disp2: mov DPTR,#introduce2              mov A,R7
mov A,R7                                  movc A,@A+DPTR
movc A,@A+DPTR                            lcall wr_d
lcall wr_d                                inc R7
inc R7                                    lcall wait
lcall wait                                djnz R6,disp4

```

```

ret                                mov    DPTR,#LCD
display_3:                          movx   @DPTR,A
mov    DPTR,#LCD                    lcall  wait
mov    A,#80h ;address DDRAM1       mov    A,R5
movx   @DPTR,A                       mov    DPTR,#introduce7
lcall  wait                           movc   A,@A+DPTR
clr    RS0                             lcall  wr_d
clr    RS1                             lcall  wait
mov    R6,#15                          mov    A,R5
mov    R7,#00                           ret
disp5: mov    DPTR,#introduce5        display_5:
mov    A,R7                               mov    DPTR,#LCD
movc   A,@A+DPTR                          mov    A,#85h ;address DDRAM1
lcall  wr_d                                movx   @DPTR,A
inc    R7                                   lcall  wait
djnz   R6,disp5                            clr    RS0
mov    DPTR,#LCD                           clr    RS1
mov    A,#0C0h                               mov    R6,#06
;address DDRAM2                             mov    R7,#00
movx   @DPTR,A                               disp7: mov    DPTR,#introduce8
lcall  wait                                  mov    A,R7
mov    R6,#15                               movc   A,@A+DPTR
mov    R7,#00                               lcall  wr_d
disp6: mov    DPTR,#introduce6             inc    R7
mov    A,R7                                   lcall  wait
movc   A,@A+DPTR                             djnz   R6,disp7
lcall  wr_d                                    ret
inc    R7                                    display_6:
lcall  wait                                  mov    DPTR,#LCD
djnz   R6,disp6                              movx   @DPTR,A
ret                                           lcall  wait

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



```

movc  A,@A+DPTR                                lcall  wr_d
lcall  wr_d                                     inc    R7
inc    R7                                       lcall  wait
lcall  wait                                     djnz   R6,disp13
djnz   R6,disp11                               ret
ret
introduce1:
display_9: db 48h, 65h, 6Ch, 6Ch
mov     DPTR,#LCD                               db 6Fh, 2Ch, 57h, 65h
mov     A,#83h ;address DDRAM1                 db 6Ch, 63h, 6Fh, 6Dh
movx   @DPTR,A                                 db 65h, 0A0h, 74h, 6Fh
lcall  wait                                     ;(Hello,Welcome to)
clr    RS0                                     introduce2:
clr    RS1                                     db 53h, 59h, 53h, 54h
mov    R6,#11                                  db 45h, 4Dh
mov    R7,#00                                  ;(SYSTEM)
disp12: mov  DPTR,#introduce12                 introduce3:
mov    A,R7                                    db 50h, 72h, 65h, 73h
movc   A,@A+DPTR                              db 73h, 0A0h, 74h, 68h
lcall  wr_d                                    db 65h
inc    R7                                       ;(Press the)
lcall  wait                                     introduce4:
djnz   R6,disp12                              db 50h, 61h, 73h, 73h
mov    DPTR,#LCD                              db 77h, 6Fh, 72h, 64h
mov    A.#0C0h                                db 2Ch, 50h, 6Ch, 65h
;address DDRAM2                               db 61h, 73h, 65h, 2Eh
movx   @DPTR,A                                ;(Password,Please.)
lcall  wait                                     introduce5:
mov    R6,#16                                  db 50h, 72h, 65h, 73h
mov    R7,#00                                  db 73h, 0A0h, 74h, 68h
disp13: mov  DPTR,#introduce10                db 65h, 0A0h, 49h, 6Eh
mov    A,R7                                    db 73h, 74h, 0B0h

```

```

introduce6:
    db 72h, 75h, 63h, 74h
    db 69h, 6Fh, 6Eh, 2Ch
    db 50h, 6Ch, 65h, 61h
    db 73h, 65h, 2Eh
    ;(ruction,Please.)

```

```

db 6Fh, 72h, 6Bh, 69h
db 6Eh, 67h, 21h
;(no Working!)

```

end

introduce7:

```

db 30h, 31h, 32h, 33h
db 34h, 35h, 36h, 37h
db 38h, 39h, 0A0h, 2Ah
db 23h
;(0.1.2.3.4.5.6.7.8.9. .*,#)

```

introduce8:

```

db 41h, 67h, 61h, 69h
db 6Eh, 21h
;(Again!)

```

introduce9:

```

db 43h, 6Fh, 6Dh, 70h
db 6Ch, 65h, 74h, 65h
;(Complete)

```

introduce10:

```

db 50h, 72h, 65h, 73h
db 73h, 0A0h, 43h, 6Fh
db 6Eh, 74h, 69h, 6Eh
db 75h, 6Fh, 75h, 73h
;(Press Continuous)

```

introduce11:

```

db 57h, 6Fh, 72h, 6Bh
db 69h, 6Eh, 67h, 21h
;(Working!)

```

introduce12:

```

db 4Eh, 4Fh, 0A0h, 57h

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

*Advance Information*

**Pulse/Tone Repertory Dialer**  
**Low Power Silicon-Gate CMOS**

The MC145412/13 and MC145512 are silicon gate, monolithic CMOS integrated circuits which convert keyboard inputs into either pulse or DTMF outputs. They are packaged in a standard 18 pin (0.3" wide) plastic DIP.


- 3 x 4 or 4 x 4 Keyboard Compatibility Which Allows the Use of 2-of-7, 2-of-8, or Form A Type Keyboards
- MC145413 Adds Keyboard Selectable Pause Switch Function
- Single Pin Switchable Between DTMF, 10 pps and 20 pps
- 500 Hz Tone Signal Output in the Pulse Dialing Mode
- Memory Storage for Ten 18 Digit Numbers, Including Last Number Redial
- Uses 3.579545 MHz Colorburst Crystal
- Telephone Line Powered
- Silicon Gate CMOS Technology for 1.7-5.5 V Low Power Operation
- Stand Alone DTMF Dialer/Stand Alone Pulse Dialer
- Mute Output Used to Isolate Receiver from Dialing Output
- Memory Programming Options by Keyboard Configuration

**MC145412**  
**MC145413**  
**MC145512**



PLASTIC CASE 707


Ordering Information



PIN ASSIGNMENT

VDD	1	18	DTMF OUT
COL 4	2	17	OPL
COL 1	3	16	ROW 1
COL 2	4	15	ROW 2
COL 3	5	14	ROW 3
VSS	6	13	ROW 4
TSD	7	12	OH
OSC <sub>in</sub>	8	11	MO
OSC <sub>out</sub>	9	10	MS

BLOCK DIAGRAM



VDD-PIN 1  
 VSS-PIN 6

This document contains information on a new product. Specifications and information herein are subject to change without notice.

MC145412, MC145413, MC145512

2

ABSOLUTE MAXIMUM RATINGS (V<sub>SS</sub> = 0 V)

Parameter	Symbol	Rating	Unit
DC Supply Voltage	V <sub>DD</sub>	-0.5 to +8.0	V
Operating Temperature	T <sub>A</sub>	-30 to +60	°C
Storage Temperature	T <sub>stg</sub>	-65 to +150	°C
DC Current Drain Per Pin	I	10	mA
Maximum Voltage On Any Pin Relative to V <sub>SS</sub> On Any Pin Relative to V <sub>DD</sub>	V <sub>in1</sub> V <sub>in2</sub>	-0.5 +0.5	V

ELECTRICAL CHARACTERISTICS (T<sub>A</sub> = -30 to 60°C, V<sub>DD</sub> = 2.5 V, V<sub>SS</sub> = 0 V, Unless Otherwise Noted)

Characteristics	Symbol	Min	Typ	Max	Unit
DC Supply Voltage	V <sub>DD</sub>	2.0 2.5	—	5.5 5.5	V
Operating Current	I <sub>DD</sub>	—	0.25 1.0	0.7 2.0	mA
Memory Retention Voltage	V <sub>stby</sub>	1.7	—	—	V
Memory Retention Current	I <sub>stby</sub>	—	1.0 1.2	2.0 2.5	μA
Input Voltage, Row/Column/OH	V <sub>IL</sub> V <sub>IH</sub>	— 0.8 V <sub>DD</sub>	—	0.2 V <sub>DD</sub> —	V
Row/Column Input Impedance	Z <sub>in</sub>	—	100 2	—	kΩ
OH Pull-Up Resistance	R	—	50	—	kΩ
Input Capacitance (All Inputs)	C <sub>in</sub>	—	10	—	pF
MS Pin Input Impedance	Z <sub>in</sub>	50	200	—	kΩ
Output Sink Current	I <sub>OL</sub>	0.5 1.0 1.0 3.0 4.5	0.7 2.0 2.0 — —	— — — — —	mA
TSO Output Source Current (V <sub>out</sub> = 2.0 V)	I <sub>OH</sub>	0.5	0.7	—	mA
Output Leakage Current	I <sub>lkg</sub>	—	—	1.0	μA
DTMF Output Level Referenced to V <sub>DD</sub> /2 (V <sub>DD</sub> = 2.5 to 4.0 V, R <sub>L</sub> = 600 Ω to V <sub>DD</sub> )	V <sub>out</sub>	260 330	310 390	370 460	mV RMS
DTMF Output Tone Leakage (V <sub>DD</sub> = 3.5, R <sub>L</sub> = 600 Ω, 300 to 4000 Hz)		—	—	-80	dBm
DTMF Output Tone Distortion (V <sub>DD</sub> = 3.5, R <sub>L</sub> = 600 Ω, 300 to 4000 Hz)		—	—	5	%
Pre-Emphasis		1	2	2.5	dB
DTMF Output Leakage Current While Not Dialing Tones (V <sub>DD</sub> = 2.5 V)		—	—	1.0	μA
DTMF Output Sink Current While Dialing Tones		20	—	—	μA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษา 2-444 นั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC145412, MC145413, MC145512

SWITCHING CHARACTERISTICS (T<sub>A</sub> = 25°C, V<sub>DD</sub> = 2.5 V, Osc. Freq. = 3.579545 MHz, Unless Otherwise Noted)

Characteristics	Symbol	Min	Typ	Max	Unit	
Row/Column Scan Frequency	f	—	250	—	Hz	
Key Debounce Time	t <sub>DB</sub>	16	—	20	ms	
DTMF Tone Duration for Keypad Dialing	t <sub>w1</sub>	60	78	—	ms	
DTMF Tone Duration for Memory Dialing	t <sub>w2</sub>	90	102	110	ms	
Inter-Digit Pause Time	DTMF (Memory Dialing) Pulse 10 pps 20 pps	t <sub>IO</sub>	90	98	110	ms
			0.8	1.0	1.2	s
		0.4	0.5	0.8		
MS Pin Scan Rate	t <sub>rms</sub>	—	1	—	kHz	
Make/Break Ratio (MS = Open or V <sub>DD</sub> )	MC145412/13	MBR	—	40/60	—	%
	MC145512		—	32/68	—	
Outpulsing Rate	MS = Open	f <sub>OPL</sub>	—	10	—	pps
	MS = V <sub>DD</sub>		—	20	—	
MUTE Output (M <sub>O</sub> ) Overlap Time	t <sub>MO</sub>	—	2	—	ms	
TSO Output Frequency	f <sub>TSO</sub>	—	500	—	Hz	
TSO Output Duration	t <sub>TSO</sub>	35	—	40	ms	
DTMF Cycle Time	(Memory Dialing)		—	5	—	tones/s
	(Keypad Dialing)		—	10	—	
DTMF Frequency Deviation		—	—	+ 1.0	%	
Predigit Mute	MC145412/13 Pulse 10 pps	t <sub>d</sub>	—	40	—	ms
			—	20	—	
	MC145512 Pulse 10 pps		—	32	—	
			—	16	—	
		DTMF	—	1	—	

PIN DESCRIPTIONS

V<sub>DD</sub>, V<sub>SS</sub>—POWER SUPPLY (PIN 1, PIN 6)

DC power is supplied to the part on these two pins, with V<sub>DD</sub> being the most positive. Permissible ranges are from 1.7 to 5.5 V.

MS—MODE SELECT (PIN 10)

The MS pin is a three state input for switching between DTMF, 10 pps, and 20 pps dialing modes. Mode selection is done during the first key entry debounce period after the dialer has completed a dialing sequence or has just come off hook. When this pin is not scanned it is high impedance.

This pin is a combination input and weak output. The input circuitry has the capability to determine each of these three states. When the pin is open the weak driver will be able to clock the pin at 1 kHz. The relationship between pin input voltage and operating mode is shown in Table 1 below.

Table 1. Mode Select Options

MS	Dialing Mode
V <sub>DD</sub>	20 pps Pulse Dialing
Open	10 pps Pulse Dialing
V <sub>SS</sub>	DTMF Dialing

OH-ON-HOOK (PIN 12)

Connecting the OH pin to V<sub>DD</sub>, or allowing it to float sets the device in the on-hook mode. Connecting this pin to V<sub>SS</sub> selects the off-hook mode. When in the on-hook mode, repository memory can be programmed without a dialing output.

TSO—TONE SIGNAL OUTPUT (PIN 7)

TSO emits 500 Hz tone signals after valid key inputs are accepted providing audio feedback for key depressions, except when DTMF tones are generated. This pin also outputs a tone during on-hook programming.

DTMF OUT—DUAL TONE MULTIFREQUENCY OUTPUT (PIN 18)

When the MS pin is set to V<sub>SS</sub> the DTMF OUT pin outputs tones corresponding to the row and column of the key depressed. Simultaneously depressing two or more keys in a single row (or column) will generate the corresponding row (or column) tone on 4 x 4 keypad mode only.

In pulse dialing mode (MS = V<sub>DD</sub> or float) and during on-hook programming this pin is high impedance. While outputting tones, this pin has a dc bias at (V<sub>DD</sub> - V<sub>SS</sub>)/2. DTMF OUT is an open drain output requiring an external pull-up to V<sub>DD</sub>. This pull-up resistor must satisfy the instantaneous current requirements of the internal feedback network in addition to the load applied to the pin.

OPL—OUTPULSING (PIN 17)

This pin outputs pulses at 10 pps (MS is open) or 20 pps (MS = V<sub>DD</sub>). The MC145412/13 have a make/break ratio of 40/60, while the MC145512 has a make/break ratio of 32/68. In the DTMF dialing mode (MS = V<sub>SS</sub>), this output is high impedance. During on-hook programming this pin will not output. This pin is an open drain N-channel output which pulls low to break the loop current.

M<sub>O</sub>—MUTE OUTPUT (PIN 11)

The Mute Output is an open drain N-channel output that pulls to V<sub>SS</sub> during OPL outpulsing and during off-hook key depressions and memory dialing in DTMF mode.

MC145412, MC145413, MC145512

2

KEYBOARD INPUTS—(PINS 2, 3, 4, 5, 13, 14, 15, 16)

The keyboard inputs allow either a single contact (Class A) keyboard, or a standard 2-of-8 or 2-of-7 keyboard with  $V_{SS}$  tied to common. A valid key entry occurs when either a single row is tied to a single column, or a single row and column are simultaneously connected to  $V_{SS}$ . Connecting pin 2,  $\overline{COL} 4$ , to  $V_{DD}$  sets the part to 3 x 4 keyboard mode. Keyboard mode selection is performed during application of power.

Typical keyboard configurations are shown in Figure 1.

OSC<sub>in</sub>, OSC<sub>out</sub> (PIN 8, PIN 9)

A 3.579545 MHz crystal is required as the frequency reference for the on-chip oscillator. Crystal biasing is accomplished by an internal resistor and capacitors.




Figure 1. Keyboard Configurations

GENERAL DEVICE DESCRIPTION

The MC145412/MC145512 and the MC145413 provide users with switchable pulse and DTMF dialing functions. The MC145412/MC145512 change dialing modes via the MS pin. The MC145413 allows users to switch dialing modes via the keyboard in addition to the MS pin. All devices have 10 memories, LNR (last number redial) inclusive, each 18 digits long.

On application of power, there is a 64 ms initialization period during which the oscillator is enabled and the keyboard inputs are disabled. During initialization  $\overline{COL} 4$  is scanned to set the keyboard mode. If the  $\overline{COL} 4$  input is high ( $V_{DD}$ ) the dialer is set to the 3 x 4 keypad mode, otherwise the 4 x 4 keypad mode is selected. Changing modes is not possible after this initialization period.

During normal dialing, the oscillator starts when a key is depressed. The key input is debounced for 32 ms. During this debounce period the RAM and dialing circuits are disabled, the mode select pin is scanned to determine the dialing mode

(either 10 pps, 20 pps, or DTMF). After debounce, the keypad entry is checked and the input is latched into LNR memory followed by a stop code. This process continues until 18 digits have been entered. If a 19th digit is entered, it will over-write the first digit and will be followed by a stop code. When dialing, the device fetches data from memory until a stop code is encountered or 18 digits have been dialed.

During manual DTMF dialing, a minimum tone duration of 60 ms DTMF is output and will continuously output in 32 ms increments as long as the key is depressed. The DTMF OUT pin is designed to drive an external PNP transistor which can be used to modulate tip and ring voltage at the DTMF frequencies.

If the first key is for redial or recall, the device will respond accordingly, either redialing the last number entered, or recalling and dialing the number selected by a subsequent key depression. Responses to dialing sequences for 4 x 4 keyboards are shown in Figure 2, and 3 x 4 keyboard responses are shown in Figure 3.


The MC145412 series can be configured with an external battery to provide memory retention power and allow on-hook programming of the repertory memory. If the part is in the on-hook mode and a key is depressed, the oscillator will start and the key entry will be stored in the last number redial memory. Dialing outputs will not be activated while the device is in the on-hook condition. Dialing inputs will be stored in last number redial memory, as during off-hook operation. After the number has been entered in the on-hook mode, it can be stored in repertory memory. For the 4 x 4 keyboard, pressing the STORE key (\* for 3 x 4 keyboard), followed by a digit (1 through 9) will store the number in the repertory memory location specified by the digit.

The RECALL key for the 4 x 4 keypad is used to recall and dial numbers stored in the repertory memory. The digit immediately following the RECALL key designates the memory location of the number to be auto-dialed. For the 4 x 4 keyboard, a last number redial can be accomplished if the RED/P key ( $\overline{COL} 4$ , ROW 1) is the first key depressed after an on-hook to off-hook transition. Otherwise the RED/P key will effect a 4 second pause. If the pulse mode is selected, redial can be accomplished if the first key depressed on a transition to off-hook is #. For the 3 x 4 keyboard, redial occurs if the first key depressed is \*, 0.

The PAUSE key ( $\overline{COL} 4$ , ROW 2) for the MC145412/MC145512 will cause a 4 second pause. The PAUSE/S key ( $\overline{COL} 4$ , ROW 2) is a feature offered on the MC145413. Depressing this key will cause a 4 second delay, and will switch dialing modes. PAUSE (and PAUSE/S) is stored in memory for pauses (and mode switching) during auto-dialing.


MC145412, MC145413, MC145512

1. MANUAL DIALING—OFF-HOOK (PULSE OR DTMF MODE)



ALL DIGITS ENTERED WILL BE STORED IN THE LAST NUMBER REDIAL REGISTER. PRESSING \* OR # WILL DIAL OUT THE DTMF SIGNAL IN TONE MODE ONLY.

2. MANUAL DIALING WITH AUTO ACCESS PAUSE—OFF-HOOK (PULSE OR DTMF MODE).



MC145412/MC145512 ONLY



PULSE MODE ONLY

THE AUTO ACCESS PAUSE WILL NOT OCCUR DURING MANUAL DIALING IN DTMF MODE. IT IS RETRIEVED DURING RECALL OR REDIAL.

3. STORING NUMBERS INTO MEMORY—ON-HOOK/OFF-HOOK (PULSE OR DTMF MODE)



THIS OPERATION TRANSFERS THE DIGITS O1 TO ON FROM THE LAST NUMBER REDIAL REGISTER TO AN ADDRESS SPACE SPECIFIED BY "A". DIALING OUTPUTS ARE NOT ACTIVATED DURING ON-HOOK PROGRAMMING.

4. MEMORY REDIAL—OFF-HOOK (PULSE OR DTMF MODE)




5. LAST NUMBER REDIAL—OFF-HOOK (PULSE OR DTMF MODE)




REDIALS THE NUMBER THAT WAS PREVIOUSLY ENTERED INTO THE LAST NUMBER REDIAL REGISTER.

6. PULSE-TO-TONE MODE SWITCH—OFF-HOOK (PULSE OR DTMF MODE)



7. CASCADED DIALING—OFF-HOOK (PULSE OR DTMF MODE)




CASCADE MANUAL DIALING WITH RECALL  
A = 1-9 MEMORY ADDRESS

CASCADE MEMORY RECALLS  
A1, A2 = 1-9 MEMORY ADDRESSES

CASCADE LAST NUMBER REDIAL WITH MEMORY RECALL  
A = 1-9 MEMORY ADDRESS

WAIT UNTIL PREVIOUS REDIAL OR RECALL SIGNALS HAVE BEEN SENT BEFORE SUBSEQUENT ENTRIES ARE MADE.

8. SIGNALING \* AND # TONES—OFF-HOOK (DTMF MODE ONLY)



4 x 4 KEY MATRIX


COL 1	COL 2	COL 3	COL 4	
1	2	3	RED/P	ROW 1
4	5	6	PAUSE	ROW 2
7	8	9	STORE	ROW 3
*	0	#	RECALL	ROW 4

MC145413 PAUSES/KEY FOR PAUSE & SWITCHING DIALING MODES

Figure 2. 4x4 Keyboard Dialing Sequences

2

1. MANUAL DIALING—OFF-HOOK (PULSE OR DTMF MODE)



ALL KEY ENTRIES, EXCEPT \* AND #, WILL BE STORED IN THE LAST NUMBER REDIAL REGISTER. PRESSING \* OR # WILL NOT DIAL OUT THE DTMF SIGNAL IN TONE MODE. FOR SIGNALING, \* OR # SHOULD BE PRESSED TWICE.

2. MANUAL DIALING WITH AUTO ACCESS PAUSE—OFF-HOOK (PULSE OR DTMF MODE)



THE AUTO ACCESS PAUSE WILL NOT OCCUR ON MANUAL DIALING IN DTMF MODE. IT CAN ONLY BE RETRIEVED DURING RECALL OR REDIAL.

3. STORING NUMBERS INTO MEMORY—ON-HOOK (PULSE OR DTMF MODE)




THIS OPERATION TRANSFERS THE DIGITS O1 TO ON FROM THE LAST NUMBER REDIAL REGISTER TO AN ADDRESS SPACE SPECIFIED BY "A".

4. MEMORY REDIAL—OFF-HOOK (PULSE OR DTMF MODE)




5. LAST NUMBER REDIAL—OFF-HOOK (PULSE OR DTMF MODE)




THIS OPERATION REDIALS THE LAST NUMBER ENTERED OFF-HOOK AND RETRIEVES DATA FROM MEMORY ADDRESS 0.

6. PULSE-TO-TONE AND TONE-TO-PULSE SWITCHING—OFF-HOOK (PULSE OR DTMF MODE)




MODE SELECT (MS) PIN HAS TO BE MANUALLY SWITCHED TO DETERMINE THE DIALING MODE. DIALING MODE SELECTION WITH MANUAL SWITCH IS NOT PROGRAMMED INTO THE LAST NUMBER REDIAL MEMORY.

7. CASCADED DIALING—OFF-HOOK (PULSE OR DTMF MODE)



////// WAIT UNTIL PREVIOUS REDIAL OR RECALL SIGNALS HAVE BEEN SENT BEFORE SUBSEQUENT ENTRIES ARE MADE.

8. SIGNALING \* AND # TONES—OFF-HOOK (DTMF MODE ONLY)



3 x 4 KEY MATRIX

COL 1	COL 2	COL 3	
1	2	3	ROW 1
4	5	6	ROW 2
7	8	9	ROW 3
*	0	#	ROW 4

Figure 3. 3x4 Keyboard Dialing Sequences

MC145412, MC145413, MC145512




Figure 4. Timing Diagram



# ISO<sup>2</sup>-CMOS MT8870D/MT8870D-1 Integrated DTMF Receiver

## Features

- Complete DTMF Receiver
- Low power consumption
- Internal gain setting amplifier
- Adjustable guard time
- Central office quality
- Power-down mode
- Inhibit mode
- Backward compatible with MT8870C/MT8870C-1

ISSUE 3

May 1995

### Ordering Information

MT8870DE/DE-1	18 Pin Plastic DIP
MT8870DC/DC-1	18 Pin Ceramic DIP
MT8870DS/DS-1	18 Pin SOIC
MT8870DN/DN-1	20 Pin SSOP
MT8870DT/DT-1	20 Pin TSSOP
-40 °C to +85 °C	

## Description

The MT8870D/MT8870D-1 is a complete DTMF receiver integrating both the bandsplit filter and digital decoder functions. The filter section uses switched capacitor techniques for high and low group filters; the decoder uses digital counting techniques to detect and decode all 16 DTMF tone-pairs into a 4-bit code. External component count is minimized by on chip provision of a differential input amplifier, clock oscillator and latched three-state bus interface.

## Applications

- Receiver system for British Telecom (BT) or CEPT Spec (MT8870D-1)
- Paging systems
- Repeater systems/mobile radio
- Credit card systems
- Remote control
- Personal computers
- Telephone answering machine




Figure 1 - Functional Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้เห็นไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



**Functional Description**

The MT8870D/MT8870D-1 monolithic DTMF receiver offers small size, low power consumption and high performance. Its architecture consists of a bandsplit filter section, which separates the high and low group tones, followed by a digital counting section which verifies the frequency and duration of the received tones before passing the corresponding code to the output bus.

**Filter Section**

Separation of the low-group and high group tones is achieved by applying the DTMF signal to the inputs of two sixth-order switched capacitor bandpass filters, the bandwidths of which correspond to the low and high group frequencies. The filter section also incorporates notches at 350 and 440 Hz for exceptional dial tone rejection (see Figure 3). Each filter output is followed by a single order switched capacitor filter section which smooths the signals prior to limiting. Limiting is performed by high-gain comparators which are provided with hysteresis to prevent detection of unwanted low-level signals. The outputs of the comparators provide full rail logic swings at the frequencies of the incoming DTMF signals.

**Decoder Section**

Following the filter section is a decoder employing digital counting techniques to determine the frequencies of the incoming tones and to verify that they correspond to standard DTMF frequencies. A complex averaging algorithm protects against tone simulation by extraneous signals such as voice while




Figure 4 - Basic Steering Circuit

providing tolerance to small frequency deviations and variations. This averaging algorithm has been developed to ensure an optimum combination of immunity to talk-off and tolerance to the presence of interfering frequencies (third tones) and noise. When the detector recognizes the presence of two valid tones (this is referred to as the "signal condition" in some industry specifications) the "Early Steering" (EST) output will go to an active state. Any subsequent loss of signal condition will cause EST to assume an inactive state (see "Steering Circuit").

**Steering Circuit**

Before registration of a decoded tone pair, the receiver checks for a valid signal duration (referred to as character recognition condition). This check is performed by an external RC time constant driven by EST. A logic high on EST causes v<sub>c</sub> (see Figure 4) to rise as the capacitor discharges. Provided signal:




Figure 3 - Filter Response

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

condition is maintained (EST remains high) for the validation period ( $t_{GTP}$ ).  $v_c$  reaches the threshold ( $V_{TSU}$ ) of the steering logic to register the tone pair, latching its corresponding 4-bit code (see Table 1) into the output latch. At this point the GT output is activated and drives  $v_c$  to  $V_{DD}$ . GT continues to drive high as long as EST remains high. Finally, after a short delay to allow the output latch to settle, the delayed steering output flag (StD) goes high, signalling that a received tone pair has been registered. The contents of the output latch are made available on the 4-bit output bus by raising the three state control input (TOE) to a logic high. The steering circuit works in reverse to validate the interdigit pause between signals. Thus, as well as rejecting signals too short to be considered valid, the receiver will tolerate signal interruptions (dropout) too short to be considered a valid pause. This facility, together with the capability of selecting the steering time constants externally, allows the designer to tailor performance to meet a wide variety of system requirements.

**Guard Time Adjustment**

In many situations not requiring selection of tone duration and interdigital pause, the simple steering circuit shown in Figure 4 is applicable. Component values are chosen according to the formula:

$$t_{REC} = t_{DP} + t_{GTP}$$

$$t_{D0} = t_{DA} + t_{GTA}$$

The value of  $t_{DP}$  is a device parameter (see Figure 11) and  $t_{REC}$  is the minimum signal duration to be recognized by the receiver. A value for C of 0.1  $\mu F$  is

Digit	TOE	INH	Est	Q <sub>4</sub>	Q <sub>3</sub>	Q <sub>2</sub>	Q <sub>1</sub>
ANY	L	X	H	Z	Z	Z	Z
1	H	X	H	0	0	0	1
2	H	X	H	0	0	1	0
3	H	X	H	0	0	1	1
4	H	X	H	0	1	0	0
5	H	X	H	0	1	0	1
6	H	X	H	0	1	1	0
7	H	X	H	0	1	1	1
8	H	X	H	1	0	0	0
9	H	X	H	1	0	0	1
0	H	X	H	1	0	1	0
.	H	X	H	1	0	1	1
#	H	X	H	1	1	0	0
A	H	L	H	1	1	0	1
B	H	L	H	1	1	1	0
C	H	L	H	1	1	1	1
D	H	L	H	0	0	0	0
A	H	H	L	undetected, the output code will remain the same as the previous detected code			
B	H	H	L				
C	H	H	L				
D	H	H	L				

Table 1. Functional Decode Table  
L=LOGIC LOW, H=LOGIC HIGH, Z=HIGH IMPEDANCE  
X = DON'T CARE

recommended for most applications, leaving R to be selected by the designer.

Different steering arrangements may be used to select independently the guard times for tone present ( $t_{GTP}$ ) and tone absent ( $t_{GTA}$ ). This may be necessary to meet system specifications which place both accept and reject limits on both tone duration and interdigital pause. Guard time adjustment also allows the designer to tailor system parameters such as talk off and noise immunity. Increasing  $t_{REC}$  improves talk-off performance since it reduces the probability that tones simulated by speech will maintain signal condition long enough to be registered. Alternatively, a relatively short  $t_{REC}$  with a long  $t_{D0}$  would be appropriate for extremely noisy environments where fast acquisition time and immunity to tone drop-outs are required. Design information for guard time adjustment is shown in Figure 5.




Figure 5 - Guard Time Adjustment

**Power-down and Inhibit Mode**

A logic high applied to pin 6 (PWDN) will power down the device to minimize the power consumption in a standby mode. It stops the oscillator and the functions of the filters.

Inhibit mode is enabled by a logic high input to the pin 5 (INH). It inhibits the detection of tones representing characters A, B, C, and D. The output code will remain the same as the previous detected code (see Table 1).

**Differential Input Configuration**

The input arrangement of the MT8870D/MT8870D-1 provides a differential-input operational amplifier as well as a bias source ( $V_{Ref}$ ) which is used to bias the inputs at mid-rail. Provision is made for connection of a feedback resistor to the op-amp output (GS) for adjustment of gain. In a single-ended configuration, the input pins are connected as shown in Figure 10 with the op-amp connected for unity gain and  $V_{Ref}$  biasing the input at  $1/2V_{DD}$ . Figure 6 shows the differential configuration, which permits the adjustment of gain with the feedback resistor  $R_5$ .

**Crystal Oscillator**

The internal clock circuit is completed with the addition of an external 3.579545 MHz crystal and is normally connected as shown in Figure 10 (Single-Ended Input Configuration). However, it is possible to configure several MT8870D/MT8870D-1 devices employing only a single oscillator crystal. The oscillator output of the first device in the chain is coupled through a 30 pF capacitor to the oscillator input (OSC1) of the next device. Subsequent devices are connected in a similar fashion. Refer to Figure 7 for details. The problems associated with unbalanced loading are not a concern with the arrangement shown, i.e., precision balancing capacitors are not required.




Figure 6 - Differential Input Configuration




Figure 7 - Oscillator Connection

Parameter	Unit	Resonator
R1	Ohms	10.752
L1	mH	.432
C1	pF	4.984
C0	pF	37.915
Qm	-	896.37
Δf	%	±0.2%

Table 2. Recommended Resonator Specifications  
Note: Qm=quality factor of RLC model, i.e., 1/2ΠfR1C1.

# MT8870D/MT8870D-1 ISO<sup>2</sup>-CMOS

## Applications

### RECEIVER SYSTEM FOR BRITISH TELECOM SPEC POR 1151

The circuit shown in Fig. 9 illustrates the use of MT8870D-1 device in a typical receiver system. BT Spec defines the input signals less than -34 dBm as the non-operate level. This condition can be attained by choosing a suitable values of  $R_1$  and  $R_2$  to provide 3 dB attenuation, such that -34 dBm input signal will correspond to -37 dBm at the gain setting pin GS of MT8870D-1. As shown in the diagram, the component values of  $R_3$  and  $C_2$  are the guard time requirements when the total component tolerance is 6%. For better performance, it is recommended to use the non-symmetric guard time circuit in Fig. 8.




Figure 8 - Non-Symmetric Guard Time Circuit




Figure 9 - Single-Ended Input Configuration for BT or CEPT Spec

**Absolute Maximum Ratings†**

	Parameter	Symbol	Min	Max	Units
1	DC Power Supply Voltage	V <sub>DD</sub>		7	V
2	Voltage on any pin	V <sub>I</sub>	V <sub>SS</sub> -0.3	V <sub>DD</sub> +0.3	V
3	Current at any pin (other than supply)	I <sub>I</sub>		10	mA
4	Storage temperature	T <sub>STG</sub>	-65	+150	°C
5	Package power dissipation	P <sub>D</sub>		500	mW

† Exceeding these values may cause permanent damage. Functional operation under these conditions is not implied. Derate above 75 °C at 16 mW / °C. All leads soldered to board.

**Recommended Operating Conditions - Voltages are with respect to ground (V<sub>SS</sub>) unless otherwise stated.**

	Parameter	Sym	Min	Typ‡	Max	Units	Test Conditions
1	DC Power Supply Voltage	V <sub>DD</sub>	4.75	5.0	5.25	V	
2	Operating Temperature	T <sub>O</sub>	-40		+85	°C	
3	Crystal/Clock Frequency	f <sub>c</sub>		3.579545		MHz	
4	Crystal/Clock Freq. Tolerance	Δf <sub>c</sub>		±0.1		%	

‡ Typical figures are at 25°C and are for design aid only: not guaranteed and not subject to production testing.

**DC Electrical Characteristics - V<sub>DD</sub>=5.0V±5%, V<sub>SS</sub>=0V, -40°C ≤ T<sub>O</sub> ≤ +85°C, unless otherwise stated.**

	Characteristics	Sym	Min	Typ‡	Max	Units	Test Conditions	
1 2 3	S U P P L Y	Standby supply current	I <sub>DDQ</sub>	10	25	μA	PWDN=V <sub>DD</sub>	
		Operating supply current	I <sub>DD</sub>	3.0	9.0	mA		
		Power consumption	P <sub>O</sub>		15		mW	f <sub>c</sub> =3.579545 MHz
4 5 6 7 8	I N P U T S	High level input	V <sub>IH</sub>	3.5		V	V <sub>DD</sub> =5.0V	
		Low level input voltage	V <sub>IL</sub>			1.5	V	V <sub>DD</sub> =5.0V
		Input leakage current	I <sub>IH</sub> /I <sub>IL</sub>		0.1		μA	V <sub>IN</sub> =V <sub>SS</sub> or V <sub>DD</sub>
		Pull up (source) current	I <sub>SO</sub>		7.5	20	μA	TOE (pin 10)=0, V <sub>DD</sub> =5.0V
		Pull down (sink) current	I <sub>SI</sub>		15	45	μA	INH=5.0V, PWDN=5.0V, V <sub>DD</sub> =5.0V
		Input impedance (IN+, IN-)	R <sub>IN</sub>		10		MΩ	@ 1 kHz
10	Steering threshold voltage	V <sub>TST</sub>	2.2	2.4	2.5	V	V <sub>DD</sub> = 5.0V	
11 12 13 14 15 16	O U T P U T S	Low level output voltage	V <sub>OL</sub>		V <sub>SS</sub> +0.03	V	No load	
		High level output voltage	V <sub>OH</sub>	V <sub>DD</sub> -0.03			V	No load
		Output low (sink) current	I <sub>OL</sub>	1.0	2.5		mA	V <sub>OUT</sub> =0.4 V
		Output high (source) current	I <sub>OH</sub>	0.4	0.8		mA	V <sub>OUT</sub> =4.6 V
		V <sub>Ref</sub> output voltage	V <sub>Ref</sub>	2.3	2.5	2.7	V	No load, V <sub>DD</sub> = 5.0V
		V <sub>Ref</sub> output resistance	R <sub>OR</sub>		1		kΩ	

‡ Typical figures are at 25°C and are for design aid only: not guaranteed and not subject to production testing.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MT8870D/MT8870D-1 ISO<sup>2</sup>-CMOS

**Operating Characteristics** -  $V_{DD}=5.0V\pm 5\%$ ,  $V_{SS}=0V$ ,  $-40^{\circ}C \leq T_O \leq +85^{\circ}C$ , unless otherwise stated.  
**Gain Setting Amplifier**

	Characteristics	Sym	Min	Typ <sup>‡</sup>	Max	Units	Test Conditions
1	Input leakage current	$I_{IN}$			100	nA	$V_{SS} \leq V_{IN} \leq V_{DD}$
2	Input resistance	$R_{IN}$	10			M $\Omega$	
3	Input offset voltage	$V_{OS}$			25	mV	
4	Power supply rejection	PSRR	50			dB	1 kHz
5	Common mode rejection	CMRR	40			dB	$0.75 V \leq V_{IN} \leq 4.25 V$ biased at $V_{Ref} = 2.5 V$
6	DC open loop voltage gain	$A_{VOL}$	32			dB	
7	Unity gain bandwidth	$f_C$	0.30			MHz	
8	Output voltage swing	$V_O$	4.0			$V_{DD}$	Load $\geq 100 k\Omega$ to $V_{SS}$ @ GS
9	Maximum capacitive load (GS)	$C_L$			100	pF	
10	Resistive load (GS)	$R_L$			50	k $\Omega$	
11	Common mode range	$V_{CM}$	2.5			$V_{DD}$	No Load

**MT8870D AC Electrical Characteristics** -  $V_{DD}=5.0V \pm 5\%$ ,  $V_{SS}=0V$ ,  $-40^{\circ}C \leq T_O \leq +85^{\circ}C$ , using Test Circuit shown in Figure 10.

	Characteristics	Sym	Min	Typ <sup>‡</sup>	Max	Units	Notes*
1	Valid input signal levels (each tone of composite signal)		-29		+1	dBm	1,2,3,5,6,9
			27.5		869	mV <sub>RMS</sub>	1,2,3,5,6,9
2	Negative twist accept				8	dB	2,3,6,9,12
3	Positive twist accept				8	dB	2,3,6,9,12
4	Frequency deviation accept		$\pm 1.5\% \pm 2 Hz$				2,3,5,9
5	Frequency deviation reject		$\pm 3.5\%$				2,3,5,9
6	Third tone tolerance			-16		dB	2,3,4,5,9,10
7	Noise tolerance			-12		dB	2,3,4,5,7,9,10
8	Dial tone tolerance			+22		dB	2,3,4,5,8,9,11

<sup>‡</sup> Typical figures are at 25 °C and are for design aid only; not guaranteed and not subject to production testing.

**\*NOTES**

1. dBm= decibels above or below a reference power of 1 mW into a 600 ohm load.
2. Digit sequence consists of all DTMF tones.
3. Tone duration= 40 ms, tone pause= 40 ms.
4. Signal condition consists of nominal DTMF frequencies.
5. Both tones in composite signal have an equal amplitude.
6. Tone pair is deviated by  $\pm 1.5\% \pm 2 Hz$ .
7. Bandwidth limited (3 kHz ) Gaussian noise.
8. The precise dial tone frequencies are (350 Hz and 440 Hz)  $\pm 2\%$ .
9. For an error rate of better than 1 in 10,000.
10. Referenced to lowest level frequency component in DTMF signal.
11. Referenced to the minimum valid accept level.
12. Guaranteed by design and characterization.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ISO<sup>2</sup>-CMOS MT8870D/MT8870D-1

MT8870D-1 AC Electrical Characteristics -  $V_{DD}=5.0V\pm5\%$ ,  $V_{SS}=0V$ ,  $-40^{\circ}C \leq T_O \leq +85^{\circ}C$ , using Test Circuit shown in Figure 10.

	Characteristics	Sym	Min	Typ <sup>‡</sup>	Max	Units	Notes*
1	Valid input signal levels (each tone of composite signal)		-31		+1	dBm	Tested at $V_{DD}=5.0V$ 1,2,3,5,6,9
			21.8		869	mV <sub>RMS</sub>	
2	Input Signal Level Reject		-37			dBm	Tested at $V_{DD}=5.0V$ 1,2,3,5,6,9
			10.9			mV <sub>RMS</sub>	
3	Negative twist accept				8	dB	2,3,6,9,13
4	Positive twist accept				8	dB	2,3,6,9,13
5	Frequency deviation accept		$\pm 1.5\% \pm 2$ Hz				2,3,5,9
6	Frequency deviation reject		$\pm 3.5\%$				2,3,5,9
7	Third zone tolerance			-18.5		dB	2,3,4,5,9,12
8	Noise tolerance			-12		dB	2,3,4,5,7,9,10
9	Dial tone tolerance			+22		dB	2,3,4,5,8,9,11

<sup>‡</sup> Typical figures are at 25 °C and are for design aid only: not guaranteed and not subject to production testing.

\* NOTES

1. dBm= decibels above or below a reference power of 1 mW into a 600 ohm load.
2. Digit sequence consists of all DTMF tones.
3. Tone duration= 40 ms, tone pause= 40 ms.
4. Signal condition consists of nominal DTMF frequencies.
5. Both tones in composite signal have an equal amplitude.
6. Tone pair is deviated by  $\pm 1.5\% \pm 2$  Hz.
7. Bandwidth limited (3 kHz) Gaussian noise.
8. The precise dial tone frequencies are (350 Hz and 440 Hz)  $\pm 2\%$ .
9. For an error rate of better than 1 in 10,000.
10. Referenced to lowest level frequency component in DTMF signal.
11. Referenced to the minimum valid accept level.
12. Referenced to Fig. 10 Input DTMF tone level at -25dBm (-28dBm at GS Pin) interference frequency range between 480-3400Hz.
13. Guaranteed by design and characterization.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MT8870D/MT8870D-1 ISO<sup>2</sup>-CMOS

AC Electrical Characteristics -  $V_{DD}=5.0V\pm 5\%$ ,  $V_{SS}=0V$ ,  $-40^{\circ}C \leq T_o \leq +85^{\circ}C$ , using Test Circuit shown in Figure 10.

		Characteristics	Sym	Min	Typ <sup>‡</sup>	Max	Units	Conditions
1	T I M I N G	Tone present detect time	$t_{DP}$	5	11	14	ms	Note 1
2		Tone absent detect time	$t_{DA}$	0.5	4	8.5	ms	Note 1
3		Tone duration accept	$t_{REC}$			40	ms	Note 2
4		Tone duration reject	$t_{REC}$	20			ms	Note 2
5		Interdigit pause accept	$t_{ID}$			40	ms	Note 2
6		Interdigit pause reject	$t_{DO}$	20			ms	Note 2
7	O U T P U T S	Propagation delay (St to Q)	$t_{PQ}$		8	11	$\mu s$	TOE= $V_{DD}$
8		Propagation delay (St to StD)	$t_{PStD}$		12	16	$\mu s$	TOE= $V_{DD}$
9		Output data set up (Q to StD)	$t_{OSID}$		3.4		$\mu s$	TOE= $V_{DD}$
10		Propagation delay (TOE to Q ENABLE)	$t_{PTE}$		50		ns	load of 10 k $\Omega$ , 50 pF
11		Propagation delay (TOE to Q DISABLE)	$t_{PTD}$		300		ns	load of 10 k $\Omega$ , 50 pF
12	P D W N	Power-up time	$t_{PU}$		30		ms	Note 3
13		Power-down time	$t_{PD}$		20		ms	
14	C L O C K	Crystal/clock frequency	$f_C$	3.5759	3.5795	3.5831	MHz	
15		Clock input rise time	$t_{LHCL}$			110	ns	Ext. clock
16		Clock input fall time	$t_{HLCL}$			110	ns	Ext. clock
17		Clock input duty cycle	DCCL	40	50	60	%	Ext. clock
18		Capacitive load (OSC2)	$C_{LO}$			30	pF	

<sup>‡</sup> Typical figures are at 25°C and are for design aid only: not guaranteed and not subject to production testing.

**\*NOTES:**

- Used for guard-time calculation purposes only.
- These, user adjustable parameters, are not device specifications. The adjustable settings of these minimums and maximums are recommendations based upon network requirements.
- With valid tone present at input,  $t_{PU}$  equals time from PDWN going low until EST going high.




Figure 10 - Single-Ended Inout Configuration

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 11 - Timing Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**MOTOROLA**

**MC14538B**


**DUAL PRECISION RETRIGGERABLE/RESETTABLE MONOSTABLE MULTIVIBRATOR**

The MC14538B is a dual, retriggerable, resettable monostable multivibrator. It may be triggered from either edge of an input pulse, and produces an accurate output pulse over a wide range of widths, the duration and accuracy of which are determined by the external timing components,  $C_X$  and  $R_X$ .


- Unlimited Rise and Fall Time Allowed on the A Trigger-Input
- Pulse Width Range = 10  $\mu$ s to 10 s
- Latched Trigger Inputs
- Separate Latched Reset Inputs
- 3.0 Vdc to 18 Vdc Operational Limits
- Triggerable from Positive (A Input) or Negative-Going Edge (B-Input)
- Capable of Driving Two Low-power TTL Loads or One Low-power Schottky TTL Load Over the Rated Temperature Range
- Pin-for-pin Compatible with MC14528B and CD4528B (CD4098)
- Use the MC5474HC4538A for Pulse Widths Less Than 10  $\mu$ s with Supplies Up to 6 V.



L SUFFIX  
CERAMIC  
CASE 620



P SUFFIX  
PLASTIC  
CASE 648



DW SUFFIX  
SOIC  
CASE 751G

**ORDERING INFORMATION**

- MC14XXXBCP - Plastic
- MC14XXXBCL - Ceramic
- MC14XXXBDW - SOIC

$T_A = -55^\circ$  to  $125^\circ\text{C}$  for all packages.


**MAXIMUM RATINGS\*** (Voltages Referenced to  $V_{SS}$ )

Symbol	Parameter	Value	Unit
$V_{DD}$	DC Supply Voltage	-0.5 to +18.0	V
$V_{in}, V_{out}$	Input or Output Voltage (DC or Transient)	-0.5 to $V_{DD} + 0.5$	V
$I_{in}, I_{out}$	Input or Output Current (DC or Transient), per Pin	$\pm 10$	mA
$P_D$	Power Dissipation, per Package†	500	mW
$T_{stg}$	Storage Temperature	-65 to +150	$^\circ\text{C}$
$T_L$	Lead Temperature (8-Second Soldering)	260	$^\circ\text{C}$



\*Maximum Ratings are those values beyond which damage to the device may occur.

†Temperature Derating: Plastic "P and D/DW" Packages: -7.0 mW/ $^\circ\text{C}$  From  $65^\circ\text{C}$  To  $125^\circ\text{C}$   
Ceramic "L" Packages: -12 mW/ $^\circ\text{C}$  From  $100^\circ\text{C}$  To  $125^\circ\text{C}$

**ONE-SHOT SELECTION GUIDE**



**BLOCK DIAGRAM**



$R_X$  and  $C_X$  are external components.  
 $V_{DD}$  = Pin 16  
 $V_{SS}$  = Pin 8, Pin 1, Pin 15

\*Consult factory for possible "D" suffix SOIC Case 751B.

ELECTRICAL CHARACTERISTICS (Voltages Referenced to V<sub>SS</sub>)

Characteristic	Symbol	V <sub>DD</sub> Vdc	-55°C		25°C			125°C		Unit
			Min	Max	Min	Typ #	Max	Min	Max	
Output Voltage V <sub>in</sub> = V <sub>DD</sub> or 0	VOL	5.0	—	0.05	—	0	0.05	—	0.05	Vdc
		10	—	0.05	—	0	0.05	—	0.05	
V <sub>in</sub> = 0 or V <sub>DD</sub>	VOH	5.0	4.95	—	4.95	5.0	—	4.95	—	Vdc
		10	9.95	—	9.95	10	—	9.95	—	
Input Voltage (V <sub>O</sub> = 4.5 or 0.5 Vdc) (V <sub>O</sub> = 9.0 or 1.0 Vdc) (V <sub>O</sub> = 13.5 or 1.5 Vdc)	V <sub>IL</sub>	5.0	—	1.5	—	2.25	1.5	—	1.5	Vdc
		10	—	3.0	—	4.50	3.0	—	3.0	
(V <sub>O</sub> = 0.5 or 4.5 Vdc) (V <sub>O</sub> = 1.0 or 9.0 Vdc) (V <sub>O</sub> = 1.5 or 13.5 Vdc)	V <sub>IH</sub>	5.0	3.5	—	3.5	2.75	—	3.5	—	Vdc
		10	7.0	—	7.0	5.50	—	7.0	—	
Output Drive Current (V <sub>OH</sub> = 2.5 Vdc) (V <sub>OH</sub> = 4.6 Vdc) (V <sub>OH</sub> = 9.5 Vdc) (V <sub>OH</sub> = 13.5 Vdc)	Source I <sub>OH</sub>	5.0	-3.0	—	-2.4	-4.2	—	-1.7	—	mAdc
		10	-0.64	—	-0.51	-0.88	—	-0.36	—	
(V <sub>OL</sub> = 0.4 Vdc) (V <sub>OL</sub> = 0.5 Vdc) (V <sub>OL</sub> = 1.5 Vdc)	Sink I <sub>OL</sub>	5.0	0.64	—	0.51	0.88	—	0.36	—	mAdc
		10	1.6	—	1.3	2.25	—	0.9	—	
		15	4.2	—	3.4	8.8	—	2.4	—	
Input Current, Pin 2 or 14	I <sub>in</sub>	15	—	±0.05	—	±0.00001	±0.05	—	±0.5	μAdc
Input Current, Other Inputs	I <sub>in</sub>	15	—	±0.1	—	±0.00001	±0.1	—	±1.0	μAdc
Input Capacitance, Pin 2 or 14	C <sub>in</sub>	—	—	—	—	25	—	—	—	pF
Input Capacitance, Other Inputs (V <sub>in</sub> = 0)	C <sub>in</sub>	—	—	—	—	5.0	7.5	—	—	pF
Quiescent Current (Per Package) Q = Low, Q = High	I <sub>DD</sub>	5.0	—	5.0	—	0.005	5.0	—	150	μAdc
		10	—	10	—	0.010	10	—	300	
		15	—	20	—	0.015	20	—	600	
Quiescent Current, Active State (Both) (Per Package) Q = High, Q = Low	I <sub>DD</sub>	5.0	—	2.0	—	0.04	0.20	—	2.0	mAdc
		10	—	2.0	—	0.08	0.45	—	2.0	
		15	—	2.0	—	0.13	0.70	—	2.0	
**Total Supply Current at an external load capacitance (C <sub>L</sub> ) and at external timing network (R <sub>X</sub> , C <sub>X</sub> )	I <sub>T</sub>	5.0 10	$I_T = (3.5 \times 10^{-2}) R_X C_X f + 4 C_X f + 1 \times 10^{-5} C_L f$ $I_T = (8.0 \times 10^{-2}) R_X C_X f + 9 C_X f + 2 \times 10^{-5} C_L f$ $I_T = (1.25 \times 10^{-1}) R_X C_X f + 12 C_X f + 3 \times 10^{-5} C_L f$ where: I <sub>T</sub> in μA (one monostable switching only), C <sub>X</sub> in μF, C <sub>L</sub> in pF, R <sub>X</sub> in k ohms, and f in Hz is the input frequency.							

#Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.

\*\*The formulas given are for the typical characteristics only at 25°C.

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V<sub>in</sub> and V<sub>out</sub> should be constrained to the range V<sub>SS</sub> ≤ (V<sub>in</sub> or V<sub>out</sub>) ≤ V<sub>DD</sub>. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V<sub>SS</sub> or V<sub>DD</sub>). Unused outputs must be left open.

# MC14538B

SWITCHING CHARACTERISTICS\* ( $C_L = 50 \text{ pF}$ ,  $T_A = 25^\circ\text{C}$ )

Characteristic	Symbol	VDD Vdc	All Types			Unit
			Min	Typ #	Max	
Output Rise Time $t_{TLH} = (1.35 \text{ ns/pF}) C_L + 33 \text{ ns}$ $t_{TLH} = (0.60 \text{ ns/pF}) C_L + 20 \text{ ns}$ $t_{TLH} = (0.40 \text{ ns/pF}) C_L + 20 \text{ ns}$	$t_{TLH}$	5.0 10 15	-- -- --	100 50 40	200 100 80	ns
Output Fall Time $t_{THL} = (1.35 \text{ ns/pF}) C_L + 33 \text{ ns}$ $t_{THL} = (0.60 \text{ ns/pF}) C_L + 20 \text{ ns}$ $t_{THL} = (0.40 \text{ ns/pF}) C_L + 20 \text{ ns}$	$t_{THL}$	5.0 10 15	-- -- --	100 50 40	200 100 80	ns
Propagation Delay Time A or B to Q or $\bar{Q}$ $t_{PLH}, t_{PHL} = (0.90 \text{ ns/pF}) C_L + 255 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.36 \text{ ns/pF}) C_L + 132 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.26 \text{ ns/pF}) C_L + 87 \text{ ns}$ Reset to Q or $\bar{Q}$ $t_{PLH}, t_{PHL} = (0.90 \text{ ns/pF}) C_L + 205 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.36 \text{ ns/pF}) C_L + 107 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.26 \text{ ns/pF}) C_L + 82 \text{ ns}$	$t_{PLH}, t_{PHL}$	5.0 10 15  5.0 10 15	-- -- --  -- -- --	300 150 100  250 125 95	600 300 220  500 250 190	ns
Input Rise and Fall Times Reset  B Input  A Input	$t_{r, f}$	5 10 15  5 10 15  5 10 15	-- -- --  -- -- --  No Limit	-- -- --  300 1.2 0.4	15 5 4  1.0 0.1 0.05	$\mu\text{s}$  ms  --
Input Pulse Width A, B, or Reset	$t_{WH}, t_{WL}$	5.0 10 15	170 90 80	85 45 40	-- -- --	ns
Retrigger Time	$t_{rr}$	5.0 10 15	0 0 0	-- -- --	-- -- --	ns
Output Pulse Width — Q or $\bar{Q}$ Refer to Figures 8 and 9 $C_X = 0.002 \text{ }\mu\text{F}, R_X = 100 \text{ k}\Omega$  $C_X = 0.1 \text{ }\mu\text{F}, R_X = 100 \text{ k}\Omega$  $C_X = 10 \text{ }\mu\text{F}, R_X = 100 \text{ k}\Omega$	T	5.0 10 15  5.0 10 15  5.0 10 15	198 200 202  9.3 9.4 9.5  0.91 0.92 0.93	210 212 214  9.86 10 10.14  0.965 0.98 0.99	230 232 234  10.5 10.6 10.7  1.03 1.04 1.06	$\mu\text{s}$  ms  s
Pulse Width Match between circuits in the same package. $C_X = 0.1 \text{ }\mu\text{F}, R_X = 100 \text{ k}\Omega$	$100 \frac{ T_1 - T_2 }{T_1}$	5.0 10 15	-- -- --	$\pm 1.0$ $\pm 1.0$ $\pm 1.0$	$\pm 5.0$ $\pm 5.0$ $\pm 5.0$	%

\*The formulas given are for the typical characteristics only at  $25^\circ\text{C}$ .


#Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.

## OPERATING CONDITIONS


External Timing Resistance	$R_X$	--	5.0	--	"	k $\Omega$
External Timing Capacitance	$C_X$	--	0	--	No Limit †	$\mu\text{F}$

\* The maximum usable resistance  $R_X$  is a function of the leakage of the capacitor  $C_X$ , leakage of the MC14538B, and leakage due to board layout and surface resistance. Susceptibility to externally induced noise signals may occur for  $R_X \geq 1 \text{ M}\Omega$ .  
† If  $C_X \geq 15 \text{ }\mu\text{F}$ , use discharge protection diode per Fig. 11.


# MC14538B



**FIGURE 2 - POWER DISSIPATION TEST CIRCUIT AND WAVEFORMS**




**FIGURE 3 - SWITCHING TEST CIRCUIT**



**INPUT CONNECTIONS**

CHARACTERISTICS	Reset	A	B
$t_{PLH}, t_{PHL}, t_{TLH}, t_{THL}, t_{T}, t_{WH}, t_{WL}$	VDD	PG1	VDD
$t_{PLH}, t_{PHL}, t_{TLH}, t_{THL}, t_{T}, t_{WH}, t_{WL}$	VDD	VSS	PG2
$t_{PLH(R)}, t_{PHL(R)}, t_{T}, t_{WH}, t_{WL}$	PG3	PG1	PG2

\*Includes capacitance of probes, wiring, and fixture parasitic.  
NOTE: Switching test waveforms for PG1, PG2, PG3 are shown in Figure 4.



# MC14538B

FIGURE 4 - SWITCHING TEST WAVEFORMS




FIGURE 5 - TYPICAL NORMALIZED DISTRIBUTION OF UNITS FOR OUTPUT PULSE WIDTH




FIGURE 6 - TYPICAL PULSE WIDTH VARIATION AS A FUNCTION OF SUPPLY VOLTAGE  $V_{DD}$





FIGURE 7 - TYPICAL TOTAL SUPPLY CURRENT versus OUTPUT DUTY CYCLE



FUNCTION TABLE

		Inputs		Outputs	
Reset	A	B	Q	$\bar{Q}$	
H		H			
H	L	H			
H		L	Not Triggered		
H	H		Not Triggered		
H	L, H,	H	Not Triggered		
H	L	L, H,	Not Triggered		
L		X	L	H	
		X	Not Triggered		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MC14538B

FIGURE 8 — TYPICAL ERROR OF PULSE WIDTH EQUATION versus TEMPERATURE






FIGURE 9 — TYPICAL ERROR OF PULSE WIDTH EQUATION versus TEMPERATURE



## THEORY OF OPERATION

FIGURE 10 — Timing Operation



### TRIGGER OPERATION

The block diagram of the MC14538B is shown in Figure 1, with circuit operation following.

As shown in Figure 1 and 10, before an input trigger occurs, the monostable is in the quiescent state with the Q output low, and the timing capacitor  $C_X$  completely charged to  $V_{DD}$ . When the trigger input A goes from  $V_{SS}$  to  $V_{DD}$  (while inputs B and Reset are held to  $V_{DD}$ ) a valid trigger is recognized, which turns on comparator C1 and N-channel transistor N1 ①. At the same time the output latch is set. With transistor N1 on, the capacitor  $C_X$  rapidly discharges toward  $V_{SS}$  until  $V_{ref1}$  is reached. At this point the output of comparator C1 changes state and transistor N1 turns off. Comparator C1 then turns off while at the same time comparator C2 turns on. With transistor N1 off, the capacitor  $C_X$  begins

to charge through the timing resistor,  $R_X$ , toward  $V_{DD}$ . When the voltage across  $C_X$  equals  $V_{ref2}$ , comparator C2 changes state, causing the output latch to reset (Q goes low) while at the same time disabling comparator C2 ②. This ends at the timing cycle with the monostable in the quiescent state, waiting for the next trigger.

In the quiescent state,  $C_X$  is fully charged to  $V_{DD}$  causing the current through resistor  $R_X$  to be zero. Both comparators are "off" with total device current due only to reverse junction leakages. An added feature of the MC14538B is that the output latch is set via the input trigger without regard to the capacitor voltage. Thus, propagation delay from trigger to Q is independent of the value of  $C_X$ ,  $R_X$ , or the duty cycle of the input waveform.

# MC14538B

## RETRIGGER OPERATION

The MC14538B is retriggered if a valid trigger occurs ③ followed by another valid trigger ④ before the Q output has returned to the quiescent (zero) state. Any retrigger, after the timing node voltage at pin 2 or 14 has begun to rise from  $V_{ref 1}$ , but has not yet reached  $V_{ref 2}$ , will cause an increase in output pulse width T. When a valid retrigger is initiated ④, the voltage at  $C_X/R_X$  will again drop to  $V_{ref 1}$  before progressing along the RC charging curve toward  $V_{DD}$ . The Q output will remain high until time T, after the last valid retrigger.

## RESET OPERATION

The MC14538B may be reset during the generation of the output pulse. In the reset mode of operation, an input pulse on  $\overline{Reset}$  sets the reset latch and causes the capacitor to be fast charged to  $V_{DD}$  by turning on transistor P1 ⑤. When the voltage on the capacitor reaches  $V_{ref 2}$ , the reset latch will clear, and will then be ready to accept another pulse. If the  $\overline{Reset}$  input is held low, any trigger inputs that occur will be inhibited and the Q and  $\overline{Q}$  outputs of the output latch will not change. Since the Q output is reset when an input low level is


detected on the  $\overline{Reset}$  input, the output pulse T can be made significantly shorter than the minimum pulse width specification.

## POWER-DOWN CONSIDERATIONS


Large capacitance values can cause problems due to the large amount of energy stored. When a system containing the MC14538B is powered down, the capacitor voltage may discharge from  $V_{DD}$  through the standard protection diodes at pin 2 or 14. Current through the protection diodes should be limited to 10 mA and therefore the discharge time of the  $V_{DD}$  supply must not be faster than  $(V_{DD}) \cdot (C)/(10 \text{ mA})$ . For example, if  $V_{DD} = 10 \text{ V}$  and  $C_X = 10 \mu\text{F}$ , the  $V_{DD}$  supply should discharge no faster than  $(10 \text{ V}) \times (10 \mu\text{F}) / (10 \text{ mA}) = 10 \text{ ms}$ . This is normally not a problem since power supplies are heavily filtered and cannot discharge at this rate.

When a more rapid decrease of  $V_{DD}$  to zero volts occurs, the MC14538B can sustain damage. To avoid this possibility use an external clamping diode,  $D_X$ , connected as shown in Fig. 11.

FIGURE 11 — USE OF A DIODE TO LIMIT POWER DOWN CURRENT SURGE



## PIN ASSIGNMENT



# MC14538B

## TYPICAL APPLICATIONS

FIGURE 12 — RETRIGGERABLE MONOSTABLES CIRCUITRY




FIGURE 13 — NON-RETRIGGERABLE MONOSTABLES CIRCUITRY





FIGURE 14 — CONNECTION OF UNUSED SECTIONS



6


## 6-Pin DIP Optoisolators AC Input/Transistor Output

These devices consist of two gallium arsenide infrared emitting diodes connected in inverse-parallel, optically coupled to a monolithic silicon phototransistor detector. They are designed for applications requiring the detection or monitoring of ac signals.

- Convenient Plastic Dual-in-Line Package
- Built-In Protection for Reverse Polarity
- High Input-Output Isolation Guaranteed — 7500 Volts Peak
- UL Recognized. File Number E54915
- Various lead form options available. Consult "Optoisolator Lead Form Options" data sheet for details.

**H11AA1  
 thru  
 H11AA4**

**6-PIN DIP  
 OPTOISOLATORS  
 AC INPUT  
 TRANSISTOR OUTPUT**




CASE 730A-02  
 PLASTIC

**MAXIMUM RATINGS** ( $T_A = 25^\circ\text{C}$  unless otherwise noted)

Rating	Symbol	Value	Unit
<b>INPUT LED</b>			
Forward Current — Continuous (RMS)	$I_F$	60	mA
LED Power Dissipation @ $T_A = 25^\circ\text{C}$ with Negligible Power in Output Detector Derate above $25^\circ\text{C}$	$P_D$	120	mW
		1.41	mW/°C
<b>OUTPUT TRANSISTOR</b>			
Collector-Emitter Voltage	$V_{CEO}$	30	Volts
Emitter-Base Voltage	$V_{EBO}$	5	Volts
Collector-Base Voltage	$V_{CBO}$	70	Volts
Collector Current — Continuous	$I_C$	150	mA
Detector Power Dissipation @ $T_A = 25^\circ\text{C}$ with Negligible Power in Input LEDs Derate above $25^\circ\text{C}$	$P_D$	150	mW
		1.76	mW/°C
<b>TOTAL DEVICE</b>			
Isolation Surge Voltage (1) (Peak ac Voltage, 60 Hz, 1 sec Duration)	$V_{ISO}$	7500	Vac
Total Device Power Dissipation @ $T_A = 25^\circ\text{C}$ Derate above $25^\circ\text{C}$	$P_D$	250	mW
		2.94	mW/°C
Ambient Operating Temperature Range	$T_A$	-55 to +100	°C
Storage Temperature Range	$T_{stg}$	-55 to +150	°C
Soldering Temperature (10 sec, 1/16" from case)	$T_{sol}$	260	°C

**SCHEMATIC**



1. INPUT LED
2. INPUT LED
3. N.C.
4. EMITTER
5. COLLECTOR
6. BASE

(1) Isolation surge voltage is an internal device dielectric breakdown rating. For this test, Pins 1 and 2 are common, and Pins 4, 5 and 6 are common.

## H11AA1 thru H11AA4

### ELECTRICAL CHARACTERISTICS (T<sub>A</sub> = 25°C unless otherwise noted)

Characteristic	Symbol	Min	Typ	Max	Unit	
<b>INPUT LEDS</b>						
Forward Voltage (I <sub>F</sub> = 10 mA, either direction)	H11AA1,3,4 H11AA2 T <sub>A</sub> = -55°C All devices T <sub>A</sub> = 100°C All devices	V <sub>F</sub>	— — — —	1.15 1.15 1.3 1.05	1.5 1.8 — —	Volts
Capacitance (V = 0 V, f = 1 MHz)		C <sub>J</sub>	—	18	—	pF
<b>OUTPUT TRANSISTOR</b>						
Collector-Emitter Dark Current (V <sub>CE</sub> = 10 V)	H11AA1,3,4 H11AA2 T <sub>A</sub> = 100°C All devices	I <sub>CEO</sub>	— — —	1 1 1	100 200 —	nA nA μA
Collector-Base Dark Current (V <sub>CB</sub> = 10 V)		I <sub>CBO</sub>	—	0.2	—	nA
Collector-Emitter Breakdown Voltage (I <sub>C</sub> = 10 mA)		V <sub>(BR)CEO</sub>	30	45	—	Volts
Collector-Base Breakdown Voltage (I <sub>C</sub> = 100 μA)		V <sub>(BR)CBO</sub>	70	100	—	Volts
Emitter-Collector Breakdown Voltage (I <sub>E</sub> = 100 μA)		V <sub>(BR)ECO</sub>	5	7.8	—	Volts
DC Current Gain (I <sub>C</sub> = 2 mA, V <sub>CE</sub> = 5 V)		h <sub>FE</sub>	—	500	—	—
Collector-Emitter Capacitance (f = 1 MHz, V <sub>CE</sub> = 0 V)		C <sub>CE</sub>	—	7	—	pF
Collector-Base Capacitance (f = 1 MHz, V <sub>CB</sub> = 0 V)		C <sub>CB</sub>	—	19	—	pF
Emitter-Base Capacitance (f = 1 MHz, V <sub>EB</sub> = 0 V)		C <sub>EB</sub>	—	9	—	pF
<b>COUPLED</b>						
Output Collector Current (I <sub>F</sub> = ±10 mA, V <sub>CE</sub> = 10 V)	H11AA1 H11AA2 H11AA3 H11AA4	I <sub>C</sub>	2 1 5 10	5 2 10 15	— — — —	mA
Output Collector Current Symmetry (Note 1) (I <sub>C</sub> at I <sub>F</sub> = +10 mA, V <sub>CE</sub> = 10 V) (I <sub>C</sub> at I <sub>F</sub> = -10 mA, V <sub>CE</sub> = 10 V)	H11AA1,3,4	—	0.33	—	3	—
Collector-Emitter Saturation Voltage (I <sub>C</sub> = 0.5 mA, I <sub>F</sub> = ±10 mA)		V <sub>CE(sat)</sub>	—	0.1	0.4	Volts
Isolation Voltage (f = 60 Hz, t = 1 sec)		V <sub>ISO</sub>	7500	—	—	V <sub>ac</sub> (pk)
Isolation Resistance (V = 500 V)		R <sub>ISO</sub>	10 <sup>11</sup>	—	—	Ω
Isolation Capacitance (V = 0 V, f = 1 MHz)		C <sub>ISO</sub>	—	0.2	—	pF

Note 1. This specification guarantees that the higher of the two I<sub>C</sub> readings will be no more than 3 times the lower at I<sub>F</sub> = 10 mA.

### TYPICAL CHARACTERISTICS




Figure 1. Input Voltage versus Input Current




Figure 2. Output Characteristics

# H11AA1 thru H11AA4




Figure 3. Collector Current versus Collector-Emitter Voltage




Figure 4. Output Current versus Ambient Temperature




Figure 5. Dark Current versus Ambient Temperature





Figure 6. Capacitances versus Voltage

## OUTLINE DIMENSIONS



## วิธีการใช้งานระบบ

### ขั้นตอนการใช้งาน

1. ถ้าเป็นการโทรศัพท์จากภายนอกเข้ามาใช้ระบบ
  - 1.1 โทรศัพท์เข้ามา เมื่อไม่มีผู้รับสาย ระบบจะทำการยกหูโดยอัตโนมัติ
  - 1.2 จะมีเสียงตอบรับว่าเข้าสู่ระบบแล้ว ให้ทำการกดรหัสผ่านเป็นเลข 4 ตัวให้ตรงกับที่กำหนดใน thumb wheel switch ภายใน 20 วินาที
  - 1.3 จะมีเสียงตอบถ้ากรหัสถูกต้อง เข้าสู่การใช้งานระบบ
  - 1.4 ถ้าต้องการสั่งงานให้อุปกรณ์ ให้กดหมายเลข 001- 127 แล้วตาม # เพื่อเปิดอุปกรณ์ หรือ ตามด้วย \* เพื่อปิดอุปกรณ์ จะมีเสียงตอบรับว่าได้ทำงานแล้ว
  - 1.5 ถ้าต้องการตรวจสอบสถานะการทำงาน ให้กดหมายเลข 001 -127 แล้วตามด้วย 0 จะมีเสียงตอบว่าอุปกรณ์เปิดหรือปิด
  - 1.6 ถ้าไม่มีการกดปุ่มใด ๆ ภายใน 20 วินาที ไมโครคอนโทรลเลอร์จะไม่ทำงานต่อไปเป็นการออกจากระบบ ถ้าต้องการทำงานอีกต้องทำการเข้าสู่ระบบใหม่
2. ถ้าเป็นการสั่งงานจากส่วนควบคุมภายในบ้าน
  - 2.1 ส่วนควบคุมกลางจะมีแป้นกดที่เหมือนเป็นโทรศัพท์แบบกดปุ่ม ดังนั้นขั้นตอนการทำงานจะมีลักษณะคล้ายกับการสั่งงานโดยการโทรศัพท์เข้า
  - 2.2 การแสดงผลสามารถดูจาก LCD และฟังจากเสียงตอบรับได้ด้วย
3. การสั่งงานอุปกรณ์ทำได้ 2 วิธี คือ การสั่งจากระบบ หรือ ใช้สวิตช์ทางกล โดยทั้ง 2 วิธี สามารถส่งสัญญาณย้อนกลับไปที่ไมโครคอนโทรลเลอร์เพื่อสามารถบอกสถานะการทำงานของอุปกรณ์ไฟฟ้าได้

## กิตติกรรมประกาศ

ปริญญาโทนี้สำเร็จได้ด้วยดี ได้ด้วยคำแนะนำรวมถึงความช่วยเหลือในแก้ไข ปัญหาและอุปสรรคจากอาจารย์ที่ปรึกษา คือ อาจารย์ พลผดุง ผดุงกุล รวมถึงพี่ๆ เพื่อนๆ ที่ให้ความช่วยเหลือและกำลังใจ จนทำให้ปริญญาโทนี้สำเร็จสมบูรณ์ได้ด้วยดี ซึ่งต้องขอขอบพระคุณไว้ ณ ที่นี้ด้วย

ผู้จัดทำ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## หนังสืออ้างอิง

1. Motorola, "Telecommunication device data " , 1989
2. Motorola, "Optoelectronics device data Vol.V " , 1989
3. สมเกียรติ สุภเดช , "ทฤษฎีและการออกแบบวงจรพัลส์" , บริษัทอิเล็กทรอนิกส์เวิลด์ จำกัด, 2533
4. สุเจตน์ จันทร์รังษ์ , "ไมโครคอนโทรลเลอร์ซีพียู" , โครงการตำราวิชาการ วิทยาลัยมหานคร, 2533
5. สุทธิพันธ์ พรศิริกุล , "ลิกอิกนิกกับโทรศัพท์" , วารสารเซมิคอนดักเตอร์, ฉบับที่ 120 , หน้า 90-94.
6. บริษัทซีเอ็ดยูเคชั่น , "ไอซีนาสน MT 8870 " , วารสารเซมิคอนดักเตอร์, ฉบับที่ 88 , หน้า 210-214

