



เครื่องส่งวิทยุเตือนภัยทางโทรศัพท์
TELE COMMAND AND ALARM



โดย
นาย โกศล ยอแซฟ
นาย จรัล จำรัสเรืองรอง
นาย ธนชิต เจริญนิรันดร์พร

วัน เดือน ปี... - 1 ค.ค 2531
เลขทะเบียน... 038359
เลขเรียกหนังสือ... T.39374 ก 961 ต.

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต

ภาควิชาเทคนิคอุตสาหกรรม

คณะวิศวกรรมศาสตร์


สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2539

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรณีใดๆ

038359

TELE COMMAND AND ALARM



Mr. KOSOL YORSAF
Mr. JARUN CHAMRUSRUANGRONG
Mr. THANACHIT CHAREONNIRUNPORN

Project Report Submitted in Partial Fulfillment of the Requirements

For the Bachelor's Degree

Department of Industrial Technology

Faculty of Engineering

King Mongkut's Institute of Technology Ladkrabang

1996

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์

เครื่องสั่งงานและเตือนภัยทางโทรศัพท์
TELE COMMAND AND ALARM

โดย

นาย โกศล

ยอแซฟ

นาย จรัส

จรัสเรืองรอง

นาย ธนชิต

เจริญวันตร์พร

อาจารย์ที่ปรึกษา

อาจารย์ ไพศาล

สิทธิโยภาสกุล

บทคัดย่อ

โครงการ เครื่องสั่งงานและเตือนภัยทางโทรศัพท์ เกิดจากแนวคิดที่ต้องการจะควบคุมอุปกรณ์ไฟฟ้าผ่านทางคู่สายโทรศัพท์ และสามารถใช้โทรศัพท์โทรออกไปแจ้งเหตุฉุกเฉินเมื่อเกิดเหตุร้ายขึ้น

ใน ส่วนแรก เป็นการควบคุมอุปกรณ์ไฟฟ้าผ่านทางคู่สายโทรศัพท์ ซึ่งใช้ไมโครโปรเซสเซอร์ Z-80 เป็นตัวประมวลผลและส่งสัญญาณไปควบคุมฮาร์ดแวร์ เพื่อควบคุมการเปิด-ปิด อุปกรณ์ไฟฟ้าภายในบ้าน ตามโปรแกรมที่กำหนดไว้

ใน ส่วนที่สอง เป็นการแจ้งเหตุฉุกเฉินเมื่อเกิดเหตุร้าย เครื่องจะทำการต่อคู่สายโทรศัพท์ โดยสวิทช์ไฟฟ้า(รีเลย์)หมุนเลขหมายแล้วส่งข้อความที่บันทึกไว้แจ้งให้หน่วยงานที่ต้องการติดต่อทราบ ถ้าหน่วยงานนั้นสายไม่ว่างหรือไม่มีคนรับสาย เครื่องจะหมุนเลขหมายของหน่วยงานใหม่ให้การทำงานทั้งหมดเครื่องจะจัดการเองโดยอัตโนมัติ ซึ่งใช้ไมโครโปรเซสเซอร์ Z-80 ควบคุมการทำงานทั้งหมด

Project Report

TELE COMMAND AND ALARM

By

Mr. KOSOL

YORSAF

Mr. JARUN

CHAMRUSRUANGRONG

Mr. THANACHIT

CHAREONNIRUNPORN

Advisor

Mr. PAISARN

SITTIYOPAKUL

Abstract

The project TELE COMMAND AND ALARM used the concept of a telephone to control on-off switch. the appliances in the home and also can be used as the emergency call for help in the case of danger.

In the first place, the telephone to control on-off switch appliances in the home. Which the Microprocessor Z-80 acts as the control processing unit and send the signal for controlling the hardware to operate the home appliances by means of the software that it has been written before.

In the second place, the emergency call for help in the case of danger. This project will off-hook the telephone and dial to the expected place then transmit the message. If that place cannot be contacted, it will contact the other place automatically. All function are controlled by Microprocessor Z-80.

หัวข้อปริญญานิพนธ์

เครื่องสั่งงานและเตือนภัยทางโทรศัพท์
TELE COMMAND AND ALARM

โดย

นาย โกศล

ยอแซฟ

นาย จรัส

จำรัสเรืองรอง

นาย ธนชิต

เจริญนิรันดร์พร

ภาควิชา

เทคนิคอุตสาหกรรม

อาจารย์ที่ปรึกษา

อาจารย์ ไพศาล

สิทธิโยภาสกุล

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง อนุมัติให้
นำปริญญานิพนธ์ฉบับนี้ เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต

คณะกรรมการสอบปริญญานิพนธ์

..... อาจารย์ที่ปรึกษา
()

..... กรรมการ
()

..... กรรมการ
()

..... กรรมการ
()

..... กรรมการ
()

Project Report

TELE COMMAND AND ALARM

By,

Mr. KOSOL

YORSAF

Mr. JARUN

CHAMRUSRUANGRONG

Mr. THANACHIT

CHAREONNIRUNPORN

Department of

Industrial Technology

Advisor

Mr. PAISARN

SITTEYOPAKUL

Accepted by the Faculty of Engineering, King Mongkut's Institute of Technology, Ladkrabang in partial Fulfillment of the Requirement for the Bachelor's Degree.

Project Report Committee

..... Chairman

()

..... Committee

()

..... Committee

()

..... Committee

()

..... Committee

()

กิติกรรมประกาศ

ปริญญานิพนธ์นี้ สำเร็จลุล่วงลงได้ด้วยความร่วมมือและความตั้งใจในการทำงานของเพื่อนร่วมงานในกลุ่ม ทั้งได้รับคำแนะนำจากอาจารย์ที่ปรึกษาทางด้านเทคนิค และแนวความคิดต่าง ๆ นอกจากนี้ยังได้รับคำแนะนำในการออกแบบวงจรจาก คุณ กำพล นิตติสาโรฆาส และ คุณ เซวง รอดทรัพย์ บริษัท ไทยเทเล เอ็นจิเนียริ่ง จำกัด, คุณ ฉลวย ศิริวรรณ ภาควิชาวิศวกรรมคอมพิวเตอร์ ช่วยสนับสนุนให้ยืมตำรา และ คุณ นัฐพล สุทธิพันธ์ ที่ช่วยพิมพ์ปริญญานิพนธ์บางส่วน

คณะผู้จัดทำขอกล่าวขอบคุณไว้ ณ โอกาสนี้

นาย โกศล

ยอแซฟ

นาย จรัล

จำรัสเรืองรอง

นาย ธนชิต

เจริญนิรันดร์พร

สารบัญ

		หน้า
บทที่ 1	บทนำ	1
บทที่ 2	ทฤษฎี	2
	- ระบบสัญญาณต่าง ๆ ทางโทรศัพท์	2
	- MT8870 DTMF DECODER	4
	- ส่วนสร้างสัญญาณ DTMF	11
	- วงจรเมกเนติกไฮบริดจ์ MC34114	19
	- อุปกรณ์ใช้คสัญญาณคู่สายโทรศัพท์	24
	- วงจรโมโนสเตเบิล	27
	- ไอซีบันทึกเสียง ISD2590	33
	- อุปกรณ์เชื่อมโยงทางแสง	40
บทที่ 3	การออกแบบและการทำงาน	51
	- บล็อกไดอะแกรม	51
	- การทำงานของบล็อกไดอะแกรม	51
	- การทำงานของวงจร	53
บทที่ 4	สรุปและวิจารณ์	61
ภาคผนวก	ก. โฟลวชาร์ต	
	ข. โปรแกรมการทำงาน	
	ค. วงจรและลายปรีนท์	
	ง. คู่มือการใช้งาน เครื่องส่งงานและเตือนภัยทางโทรศัพท์	
	จ. DATA SHEET	

บทที่ 1 บทนำ

เครื่องใช้งานและเตือนภัยทางโทรศัพท์

ความปลอดภัยและความสะดวกสบายเป็นปัจจัยส่วนหนึ่งของความต้องการของมนุษย์ ในปัจจุบันมนุษย์มีความก้าวหน้าทางด้านเทคโนโลยีการสื่อสารเป็นอย่างมาก ดังจะเห็นได้จากเครื่องมืออุปกรณ์และบริการที่มีใช้กันอยู่และรู้จักที่จะนำเอาเทคโนโลยีต่าง ๆ ที่มีอยู่มาประยุกต์ใช้เข้าด้วยกันเพื่อก่อให้เกิดประสิทธิภาพทางด้านการใช้งานสูงสุดหนึ่งในเทคโนโลยีที่มนุษย์คิดขึ้นมาก็คือ การสื่อสารทางโทรศัพท์เทคโนโลยีนี้ได้เข้ามามีบทบาทสำคัญมากขึ้น (แต่มักจะพบได้ง่ายมากในท้องถิ่นที่เจริญ) ซึ่งจะมีใช้กันมากเกือบทุกที่ไม่ว่าบ้านพักอาศัย สถานที่ทำงานหรือตามสวนสาธารณะก็ยังมีให้ใช้กัน

โครงการนี้เป็นโครงการหนึ่ง ที่ได้นำการติดต่อผ่านคู่สายโทรศัพท์ไปทำการส่งอุปกรณ์ไฟฟ้าให้ปิดหรือเปิดตามความต้องการ และคอยตรวจสอบสิ่งแวดล้อมภายในที่พักอาศัยตามที่กำหนดไว้ หากพบสิ่งผิดปกติ ก็จะทำการส่งข่าวสารของจุดที่พบความผิดปกติไปให้ผู้ที่เป็นเจ้าของที่พักอาศัย ได้ทราบถึงสิ่งผิดปกติ นั้น ๆ โดยการหมุนเบอร์โทรศัพท์จากที่พักอาศัยออกไปยังผู้รับที่เป็นเจ้าของที่พักอาศัยเองโดยอัตโนมัติ จากโปรแกรมที่ถูกออกแบบเอาไว้ และเบอร์โทรศัพท์ปลายทางที่ได้บรรจุไว้ในตัวโปรแกรม

วัตถุประสงค์

1. เพื่อศึกษาการเชื่อมต่อไมโครโปรเซสเซอร์เข้ากับระบบของคู่สายโทรศัพท์
2. เพื่อใช้สัญญาณต่าง ๆ ที่มีอยู่ในระบบของคู่สาย ในการติดต่อระหว่างไมโครโปรเซสเซอร์และอุปกรณ์ไฟฟ้า
3. ใช้คุณสมบัติในการสื่อสารแบบคู่สายโทรศัพท์ เพื่อความปลอดภัยต่อทรัพย์สินและอำนวยความสะดวกต่อผู้อยู่อาศัย

บทที่ 2 ทฤษฎี

ระบบสัญญาณต่าง ๆ ของโทรศัพท์

ลักษณะของสัญญาณต่าง ๆ ภายในระบบเครื่องตัดต่อโทรศัพท์อัตโนมัติมีสัญญาณโทรศัพท์ที่สำคัญ ดังนี้

1. สัญญาณให้หมุน (Dial Tone) คือสัญญาณที่เครื่องชุมสายโทรศัพท์แจ้งให้ผู้ใช้โทรศัพท์ทราบว่าเครื่องชุมสายพร้อมแล้วที่จะให้ผู้ใช้โทรศัพท์กดหมายเลขโทรศัพท์ที่ต้องการติดต่อด้วย ลักษณะของสัญญาณเป็นสัญญาณที่มีความถี่ประมาณ 400 Hz ดังต่อเนื่องกันตลอด (หรือที่เรียกกันทั่วไปว่าสัญญาณแมวกรน)
2. สัญญาณไม่ว่าง (Busy Tone) คือสัญญาณที่เครื่องชุมสายโทรศัพท์ แจ้งให้ผู้ใช้โทรศัพท์ทราบหลังจากที่กดหมายเลขที่ต้องการติดต่อด้วย ให้ทราบว่าไม่สามารถติดต่อคู่สายนั้นได้ ลักษณะของสัญญาณเป็นสัญญาณที่มีความถี่ประมาณ 400 Hz ที่ดังและดับเป็นจังหวะทุก ๆ 0.5 วินาที
3. สัญญาณเรียกกลับ (Ringback Tone) คือสัญญาณที่เครื่องชุมสายโทรศัพท์ แจ้งให้ผู้ใช้โทรศัพท์ทราบหลังจากที่กดหมายเลขที่ต้องการติดต่อไปแล้วว่าสามารถทำการติดต่อคู่สายที่ต้องการได้ ลักษณะของสัญญาณเป็นสัญญาณที่มีความถี่ประมาณ 400 Hz ดังประมาณ 1 วินาที และดับประมาณ 3 วินาที
4. สัญญาณเรียก (Ring Tone) คือสัญญาณที่เครื่องชุมสายโทรศัพท์ ส่งไปยังเครื่องโทรศัพท์ทำให้กระดิ่งของโทรศัพท์ดังขึ้นเพื่อแจ้งให้ทราบว่ามีความต้องการติดต่อด้วย ลักษณะของสัญญาณเป็นสัญญาณกระแอสลับความถี่ 25 Hz ที่ขนาดแรงดันประมาณ 80 โวลต์ พิคทูพิก ถึง 100 โวลต์พิกทูพิก ดังและดับเป็นช่วง ๆ เหมือนกันและพร้อมกันกับสัญญาณเรียกกลับ ลักษณะและช่วงเวลาของสัญญาณต่าง ๆ ของโทรศัพท์แสดงดังรูปที่ 1


ระบบติดต่อด้านผู้เรียก

เมื่อผู้เรียกยกหูโทรศัพท์ขึ้น เพื่อที่จะทำการเรียกไปยังคู่สายปลายทาง จะทำให้แรงดันไฟตรงที่คร่อมคู่สายลดลงจาก 48 โวลต์ เป็นประมาณ 6 โวลต์ ถึง 10 โวลต์ เครื่องชุมสายโทรศัพท์จะรู้ว่าเป็นการเริ่มต้นของการเรียก ชุมสายโทรศัพท์ก็จะทำการส่งสัญญาณให้หมุนไปยังผู้เรียก (ถ้าคู่สายไม่ว่างก็จะส่งสัญญาณบอกผู้เรียกว่าขณะนี้คู่สายไม่ว่าง) เมื่อผู้เรียกได้ยินสัญญาณให้หมุนก็จะทำการกดหมายเลขของผู้รับปลายทางเป็นสัญญาณ DTMF วงจรคู่สายของเครื่องชุมสายโทรศัพท์จะทำการแปลรหัส และปฏิบัติการ พร้อมกันนั้นเครื่องชุมสายโทรศัพท์จะตัดสัญญาณให้หมุนทันทีที่รับสัญญาณ DTMF ที่กดจากหมายเลขตัวแรก เครื่องชุมสายโทรศัพท์รับหมายเลขของผู้รับทำการแปลตัวเลขระบุจากรหัสชุมสาย ที่กดหมายเลขมาเมื่อรู้ตำแหน่งของผู้รับแล้วเครื่องชุมสายโทรศัพท์จะจองช่องทางผ่านระหว่างผู้เรียกและผู้รับ แล้วส่งสัญญาณเรียกกลับไปยังผู้เรียก และในขณะเดียวกันวงจรคู่สาย จะทำการส่งสัญญาณเรียกไปยังด้านผู้รับ เมื่อผู้รับทำการรับที่ปลายทางแล้วสัญญาณตอบรับ จะถูกส่งไปยังเครื่องชุมสายโทรศัพท์จะตัดสัญญาณเรียกที่ด้านผู้รับ และยกเลิกสัญญาณ

เรียกักลับด้านผู้เรียก และทำให้งผ่านระหว่าง RBT (Ringback Tone) และผู้เรียก่าง ขณะเดียวกันั้นก็ จะสร้างทางผ่านด้านผู้รับการสนทนาจึงเริ่มต้นได้

ระบบเรียกด้านผู้รับ

เมือผู้รับถูกเรียกจากผู้เรียก เครื่องชุมสายโทรศัทพ์จะส่งสัญญาณเรียกัขนาดแรงดัน 100 โวลต์-ฟิคทุฟิค ไปยังผู้รับเพื่อทำการเรียกผู้รับและเมือผู้รับทำการตอบรับการเรียกจะทำให้งแรงดันไฟตรงเปลี่ยนจาก 48 โวลต์ เป็นประมาณ 6 - 10 โวลต์ ทำให้งวงจรผู้สายตัดสัญญาณเรียกระหว่างผู้เรียกกับผู้รับการสนทนา จึงจะสามารถเริ่มต้นได้



รูปที่ 1 แสดงลักษณะและช่วงของเวลาของสัญญาณต่าง ๆ ของระบบโทรศัทพ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DTMF DECODER MT8870

โทรศัพท์ชนิดกดปุ่มแบบ DTMF โดยทั่วไปแล้วจะประกอบด้วยปุ่มกดจำนวน 12 ปุ่ม มีการทำงานเป็นแบบ Dual Multi Frequency ปุ่มกดจะแบ่งเป็นแนวโร (Row) 4 แถว และแนวคอลัมน์ (Column) 4 แถว ประกอบกันเป็นรูป เมตริกซ์ (Matrix) ในแต่ละแนวโร และแนวคอลัมน์ จะมีค่าความถี่ประจำตำแหน่งอยู่ ดังรูปที่ 2

			C1	C2	C3	
			1209Hz	1336Hz	1447Hz	
1	2	3	697Hz	1	2	3
4	5	6	770Hz	4	5	6
7	8	9	852Hz	7	8	9
*	0	#	941Hz	*	0	#


รูปที่ 2 ค่าความถี่ประจำหมายเลข ในระบบโทรศัพท์

การทำงาน เมื่อกดปุ่มหมายเลขใดหมายเลขหนึ่ง จะประกอบไปด้วย Tone เสียง 2 ความถี่ด้วยกัน คือ ความถี่สูงและความถี่ต่ำ ซึ่งแต่ละหมายเลขจะให้ค่าความถี่คู่ต่างกัน จากปุ่มกดจะพบว่าหมายเลข 1,4,7 และ * อยู่ในแนวคอลัมน์ ที่ 1 โดยหมายเลข 1,2,3, อยู่ในแนวโร ที่ 1 ตัวเลขแต่ละตัวเป็นการพบกันของความถี่แนวโร (ความถี่ต่ำ) กับความถี่แนวคอลัมน์ (ความถี่สูง) ยกตัวอย่างเช่น เมื่อกดปุ่มเลข "5" จะอยู่ในแนวคอลัมน์ ของ 1336 Hz และแนวโร 770 Hz ดังนั้นหากกดปุ่มเลข "5" จะผลิตสัญญาณเอาต์พุต 2 ความถี่ออกมา ซึ่งเรียกว่า DTMF


ดังนั้นในการสร้างวงจรถอดรหัส DTMF ก็คือการสร้างวงจรเพื่อถอดรหัสค่าความถี่เหล่านั้นนั่นเองในปัจจุบันได้มีอุปกรณ์ที่ทำหน้าที่นี้โดยเฉพาะคือเป็น IC เบอร์ MT8870 ของบริษัท MITEL ซึ่งจะทำหน้าที่รับสัญญาณ DTMF มาแปลงให้เป็นค่าตัวเลขฐานสองขนาด 4 บิต ดังนั้นในโครงงานนี้จึงได้เลือกใช้ IC เบอร์นี้ มาทำเป็นวงจรถอดรหัส DTMF

MT8870 DTMF DECODER

IC เบอร์ MT8870 นี้จะทำหน้าที่รับสัญญาณ DTMF ซึ่งเป็นสัญญาณอะนาล็อก (Analog) 2 ความถี่ได้อย่างดี ถึงแม้ว่าสัญญาณที่ได้จากการกดปุ่มของโทรศัพท์แบบทัชโทนจะมีลักษณะไม่เป็นคลื่นไซน์ที่แท้จริงดังรูปที่ 3 IC เบอร์นี้ก็ยังสามารถยอมรับและถอดรหัสออกมาได้



รูปที่ 3 ลักษณะสัญญาณ DTMF ที่ได้จากโทรศัพท์



รูปที่ 4 แสดงรายละเอียดขาของ MT8870


คุณสมบัติของ MT8870

- เป็นตัวรับและถอดรหัสความถี่ DTMF

- กินไฟน้อย ใช้ไฟเลี้ยงระดับเดียวกับ TTL
- สามารถตั้งอัตราขยายภายในตัวไอซีได้
- สามารถปรับการ์ดไทม์ (Guard Time) ได้
- เป็นไอซีคุณภาพสูง

โครงสร้างภายในของ MT8870

IC MT8870 ประกอบไปด้วยวงจรกรองความถี่ และวงจรถอดรหัสฟังก์ชันทางดิจิทัล (Digital) ในส่วนของวงจรกรองความถี่ใช้เทคนิคของสวิทช์ Capacitor Filter สำหรับกรองความถี่สูงและต่ำ ส่วนวงจรถอดรหัส (Decode) ใช้เทคนิคการนับทางดิจิทัล เพื่อตรวจจับและถอดรหัสทั้ง 16 ความถี่ ออกเป็นเลขฐานสองขนาด 4 บิต และตรวจสอบช่วงเวลาที่สำคัญตามเข้ามา ส่วนภาคอินพุตเป็นออปแอมป์ที่สามารถปรับอัตราขยายได้ โดยต่ออุปกรณ์ภายนอกเอาต์พุตเป็นวงจรเลข 3 สถานะ



รูปที่ 5 โครงสร้างภายในของ MT8870

ฟังก์ชันการทำงานภายใน MT8870 ประกอบด้วยส่วนสำคัญ 5 ส่วนคือ

1. ภาคกรองความถี่ (Filter Section) ในส่วนนี้จะแยกสัญญาณ DTMF ที่เข้ามาออกเป็น 2 กลุ่มความถี่คือช่วงความถี่สูงและช่วงความถี่ต่ำ โดยใช้วงจรกรองแถบความถี่อันดับ 6 ชนิดสวิทช์คาปาซิเตอร์ (Six-Order Switched Capacitor Band Pass Filter) ซึ่งความถี่ที่แยกได้มี 2 ช่วงคือช่วงความถี่สูงและช่วงความถี่ต่ำ


2. ภาคถอดรหัส (Decoder Section) ความถี่ DTMF ที่ถูกกรองเรียบร้อยแล้วจะผ่านเข้าวงจรถอดรหัสความถี่ออกเป็นตัวเลข โดยใช้เทคนิคการนับแบบดิจิทัลและมีการตรวจสอบความถี่ที่เข้ามาว่าเป็นความถี่มาตรฐาน DTMF หรือไม่ เพื่อป้องกันความถี่อื่นเข้ามาผสมเมื่อตรวจสอบว่าความถี่นั้นถูกต้อง สัญญาณที่ขา Est (Early Steering) ก็จะแอกติฟ สำหรับค่าที่ถอดรหัสได้จากความถี่ต่าง ๆ นั้นแสดงในตารางที่ 1

F_{low}	F_{max}	NO	TOE	Q4	Q3	Q2	Q1
697	1209	1	H	0	0	0	1
697	1336	2	H	0	0	1	0
697	1447	3	H	0	0	1	1
770	1209	4	H	0	1	0	0
770	1336	5	H	0	1	0	1
770	1447	6	H	0	1	1	0
852	1209	7	H	0	1	1	1
852	1336	8	H	1	0	0	0
852	1447	9	H	1	0	0	1
941	1336	0	H	1	0	1	0
941	1209	*	H	1	0	1	1
941	1447	#	H	1	1	0	0
697	1633	A	H	1	1	0	1
770	1633	B	H	1	1	1	0
852	1633	C	H	1	1	1	1
941	1633	D	H	0	0	0	0
-	-	ANY	L	Z	Z	Z	Z

ตารางที่ 1 แสดงค่าที่ถอดรหัสได้จากความถี่ต่าง ๆ


3. ภาคตรวจสอบสัญญาณ (Steering Circuit) ก่อนที่จะมีการถอดรหัสความถี่ออกไปที่เอาต์พุต จะมีการตรวจสอบช่วงความถี่ที่เข้ามามีระยะเวลาตามที่กำหนดหรือไม่ โดยสังเกตจากระยะเวลาการกดปุ่ม โทรศัพท์ซึ่งต้องกดปุ่มให้มีความถี่ออกมาเป็นช่วงเวลาพอสมควรมิฉะนั้นวงจรส่วนนี้จะไม่รับ โดยถือว่าสัญญาณนั้นไม่ถูกต้อง ส่วนช่วงเวลายาวเท่าใดสามารถตั้งได้โดยใช้ RC ต่อภายนอก สัญญาณที่ขา Est จะเป็น

"สูง" นานใกล้เคียงกับระยะเวลาที่มีความถี่ DTMF เข้ามา จากรูปที่ 6 เมื่อขา EST เป็น "สูง" ทำให้ Vc สูงขึ้น ตัวเก็บประจุ C จะคายประจุ ทำให้แรงดัน Vc สูงขึ้นจนถึงค่าเทรชโฮลด์ วงจรถอดรหัสจึงจะถอดรหัสออกเป็นตัวเลขขนาด 4 บิต รายละเอียดการทำงานสามารถดูได้จากแผนภูมิเวลา (Timing Diagram) ในรูปที่ 7



(ก) การลดการ์ดใหม่ tGTP : (tGTP (tGTA) (ข)การลดการ์ดใหม่ tGTA : (tGTP) tGTA)

รูปที่ 6 แสดงวงจรตรวจสอบสัญญาณ และการกำหนดเวลาการ์ดใหม่



รูปที่ 7 แสดงแผนภูมิเวลา (Timing Diagram) ของ MT8870

ขั้นตอนการทำงาน

A - ตรวจสอบความถี่เข้ามาแต่คาบเวลาไม่ถูกต้องเอาต์พุตไม่เปลี่ยน

B - ความถี่ #n ถูกตรวจสอบและมีคาบเวลาที่ถูกต้องความถี่ถูกถอดรหัสและแลชไว้ที่

C - เอาต์พุตเปลี่ยนเป็นไฮอิมพีแดนซ์

E - ความถี่ # n+1 ถูกตรวจพบคาบเวลาถูกต้องความถี่ถูกต้องครึ่งและแลทซ์อยู่

F - ความถี่ # n+1 หายไปช่วงห่างไม่ถูกต้องเอาต์พุตยังคงแลทซ์อยู่

G - จบความถี่ #n+1 ช่วงห่างถูกต้องเอาต์พุตยังคงแลทซ์อยู่จนถึงความถี่ใหม่ที่ถูกต้อง

หน้าที่ของขาต่าง ๆ

- V_{in} สัญญาณความถี่ DTMF ที่เข้ามา

- ESt (Early Steering Output) ใช้แสดงความถี่ที่ถูกต้อง

- St/GT (Steering Input/Guard Time Output) สำหรับ ต่อกับ RC ภายนอก

- Q_1-Q_4 เอาต์พุต BCD ขนาด 4 บิต

- StD (Delayed Steering Output) ใช้แสดงค่าความถี่ที่ได้รับหรือหายไปมีคาบเวลาตาม

ที่กำหนดเพื่อแสดงความถูกต้องของสัญญาณ

- TOE (Tone Output Enable) อินพุตใช้ควบคุม $Q1-Q4$ ให้เป็นไฮอิมพีแดนซ์

- t_r คาบเวลานานที่สุดที่ตรวจพบความถี่ DTMF แล้วยังไม่ถูกต้อง

- t_{rso} คาบเวลาสั้นสุดที่ต้องการเพื่อแสดงว่าสัญญาณถูกต้อง

- t_{fd} เวลาสั้นสุดระหว่างสัญญาณ DTMF ที่ถูกต้อง 2 สัญญาณ

- t_{do} เวลานานสุดที่ยอมให้สัญญาณหายไปได้ในคาบเวลาความถี่ที่ถูกต้อง

- t_{dp} เวลาที่ใช้ในการตรวจพบสัญญาณความถี่ DTMF ที่ถูกต้อง

- t_{da} เวลาที่ใช้ในการตรวจการหายไปของสัญญาณความถี่ DTMF ที่ถูกต้อง

- t_{grp} การ์ดใหม่ของการปรากฏความถี่ DTMF

- t_{gta} การ์ดใหม่ของการหายไปของความถี่ DTMF


สำหรับคำว่าการ์ดใหม่ (Guard Time) นั้นหมายถึง ช่วงคาบเวลาของความถี่ที่เข้ามาซึ่งจะต้องนานเท่ากับหรือมากกว่าช่วงเวลาที่เราตั้งไว้ จึงจะได้รับการยอมรับว่าสัญญาณความถี่นั้นถูกต้อง หรือพูดได้ว่าเวลาที่เรารตั้งไว้โดย RC ก็คือ การ์ดใหม่นั้นเอง เมื่อสัญญาณความถี่เข้ามานานเท่ากับหรือมากกว่าเวลาที่ตั้งไว้ จึงจะสามารถแปลงเป็นตัวเลขออกไป การตั้งเวลาและคำนวณเวลาดูได้จากรูปที่ 6

4. ภาคขยายสัญญาณความแตกต่าง (Differential Input) วงจรส่วนอินพุตของ MT8870 เป็นภาคขยายออปแอมป์ที่สามารถปรับอัตราขยายโดยต่อวงจรภายนอกเพิ่มเข้าไปดังรูปที่ 8 ซึ่งสามารถคำนวณอัตราขยายความแตกต่างของอินพุตและอิมพีแดนซ์ได้ดังนี้

$$\text{อัตราขยาย } (A_v \text{ diff}) = R_2/R_1$$


$$\text{อินพุตอิมพีแดนซ์ } (Z_{in} \text{ diff}) = 2/R_1^2 + (1/wc)^2$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 8 แสดงการต่อวงจรภาคขยายสัญญาณความแตกต่าง

5. ภาคกำเนิดความถี่ (Oscillator) ในภาคนี้ภายในไอซีมีวงจรเวลาอยู่ภายใน เพียงแต่ต่อ X-TAL ขนาด 3.579 MHz ก็สามารถใช้งานได้ทันที ลักษณะการต่อวงจรดังแสดงในรูปที่ 9



รูปที่ 9 แสดงการต่อวงจรผลิตความถี่

วงจรใช้งาน



รูปที่ 10 แสดงวงจรใช้งานของ MT8870

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากคุณสมบัติและโครงสร้างของ MT8870 ที่กล่าวมาจึงได้นำมาประกอบเป็นวงจรดังรูปที่ 10 ซึ่งจะมีการทำงานดังนี้

สัญญาณความถี่ DTMF จะเข้ามาทางขานอน-อินเวอร์ตติ้ง (ขา2) โดยผ่าน C_1 เป็นตัวคัปปลิ่งสัญญาณและจะมี R_1, R_2 เป็นตัวปรับอัตราขยายให้เหมาะสม ส่วน R_3, C_2 จะเป็นตัวกำหนดการดีโตนาม์เอาต์พุต ในที่นี้ใช้ค่า $R_3 = 300\text{ K}\Omega$, $C_2 = 0.1\ \mu\text{F}$ ซึ่งจะได้ค่าการดีโตนาม์ประมาณ 20 ms

ในขณะที่ MT8870 ทำการถอดรหัสสัญญาณ DTMF ออกมานั้น มันจะส่งสัญญาณ STD ออกมาที่ขา 15 เพื่อไปบอกให้ CPU รู้ว่าขณะนี้ไม่มีข้อมูลที่ส่งให้ CPU แล้ว เมื่อ CPU รู้ก็จะส่งสัญญาณ CS3 มาเข้าที่ขา TOE ของ MT8870 เพื่อเป็นเอาต์พุตอินเอบิลให้กับ MT8870 ที่ขา TOE นี้หากได้รับลอจิก "0" จะทำให้ Q_1-Q_4 มีสถานะเป็นไฮอิมพีแดนซ์ฉะนั้นหาก CPU รับรู้ว่ามี การถอดรหัสสัญญาณ DTMF และต้องการข้อมูลก็จะส่ง CS_3 มาให้ สัญญาณที่ได้จากการถอดรหัสจะออกมาเป็นรหัสเลขฐานสอง โดยเป็น ข้อมูล D_0-D_3 ให้กับ CPU เพื่อให้กับ CPU นำไปประมวลผลต่อไป

จากวงจรและการทำงานที่กล่าวมานี้ เมื่อนำมาประกอบวงจรทดลองเพื่อเลือกค่าอุปกรณ์ RC ที่เหมาะสมปรากฏว่าค่าของ R_3 และ C_2 นั้นมีความสำคัญมาก เพราะจะเป็นการกำหนดช่วงเวลาของสัญญาณ DTMF ที่จะยอมรับ ซึ่งค่า C_2 นั้น ทางบริษัทที่ผลิตไอซีเบอร์นี้ได้แนะนำให้ใช้ค่า 0.1 μF แล้วเลือกค่า R_3 ตามต้องการ ซึ่งค่า 300 $\text{K}\Omega$ นั้นเป็นค่าที่เหมาะสมที่สุด สำหรับการใช้งานโทรศัพท์ของคนทั่วไปที่จะกดปุ่มโทรศัพท์และทำให้ไอซี MT8870 รับรหัสตัวเลขได้ทุกตัวและถูกต้อง


ส่วนสร้างสัญญาณ DTMF

เนื่องจากโทรศัพท์กดปุ่ม จะมีการทำงานโดยถ้าเรากดปุ่มเครื่องจะทำการสร้างความถี่ขึ้น 2 ชนิดแล้วทำการรวมสัญญาณ เพื่อส่งไปตามสายโทรศัพท์เข้าชุมสาย โดยจะมีความถี่ดังนี้


	1209	1336	1477	1633	
697	1	2	3	A	R_1
770	4	5	6	B	R_2
852	7	8	9	C	R_3
641	*	0	#	D	R_4
	C_1	C_2	C_3	C_4	

ตารางที่ 2 แสดงความถี่ผสมที่ใช้ในโทรศัพท์แบบกดปุ่ม

ในรูปที่ 11 (ก) เป็นบล็อกไดอะแกรมของการส่งสัญญาณแบบ DTMF ซึ่งในระบบนี้ยังคงต้องใช้ อุปกรณ์ จำพวกพาสซีฟ (Passive Elements) ในการนำมาสร้างวงจรออสซิลเลเตอร์ ซึ่งปัญหาที่พบคือ ความคลาดเคลื่อนเนื่องจากสภาวะแวดล้อมที่เปลี่ยนแปลงไปและอายุการใช้งาน ผลที่จะตามมาก็คือความถี่ที่ผลิตออกมามีค่าเปลี่ยนแปลงไปด้วย สิ่งที่เกิดขึ้นมีผลต่อการทำงานของระบบชุมสาย มีโอกาสทำงานผิดพลาดในการติดต่อกับผู้ที่ถูกเรียก ดังนั้นการนำไอซีสำเร็จรูปมาใช้แทนอุปกรณ์พาสซีฟ ย่อมที่จะแก้ไขปัญหาดังกล่าวได้ในระดับหนึ่ง ในรูปที่ 11 (ข) เป็นบล็อกไดอะแกรมของไอซีที่นำมาใช้สร้างสัญญาณในระบบ DTMF ซึ่งวงจรภายในจะประกอบด้วยวงจรนับและถดถอยที่สก็งจะแยกแยะว่ากรกดหมายเลขแต่ละครั้งจะตรงกับตำแหน่งใดบ้างในแนวโร และแนวคอลัมน์ เมื่อทำการถดถอยที่สก็งจากกรกดได้แล้วก็นำค่าในแนวโร และแนวคอลัมน์ไปหารจากค่าความถี่หลัก สัญญาณที่ออกจากวงจรมีความถี่ต่างกัน สัญญาณที่ออกจากวงจรมีความถี่ต่างกัน จากนั้นก็นำทั้งสองสัญญาณไปผ่านวงจรแปลงสัญญาณจากดิจิตอลไปเป็นอนาล็อก (D/A converter) และนำมารวมกันโดยการนำไปผ่านวงจรรวม และขยายสัญญาณแล้วจึงถูกส่งผ่านไปยังวงจรควบคุมเสียงพูด (speech network) และผ่านต่อไปยังชุมสายโทรศัพท์ ในที่สุดไอซีอาจถูกออกแบบมาให้ใช้ร่วมกับแป้นพิมพ์หมายเลข (key pad) ชนิด DPST (Dual-Pole Single Throw) ซึ่งจะมีหน้าสัมผัส 2 หน้า หรืออาจเป็นชนิด SPST (Single-Pole Single Throw) ก็ได้ ในรูปที่ 12 เป็นแผนภาพและรูปของสัญญาณเมื่อมีการกดปุ่มหมายเลขใด ๆ จะสังเกตว่าในการดีโค้ดของแนวโรจะแยกดีฟที่ลอจิก "1"




(ก) วงจรแบบแรกๆ



(๗) วงจรที่ถูกพัฒนาในรูปแบบของ IC ดังรูป

รูปที่ 11 บล็อกไดอะแกรมของระบบ DTMF




รูปที่ 12 แสดงชนิดของปุ่มกดและรูปสัญญาณ


ส่วนประกอบของ IC TCM 5089

เป็น IC TONE ENCODER คือทำการสร้างสัญญาณความถี่ 2 ชนิด แล้วนำมาผสมกันออกมาเป็น เอ๊าต์พุต โดยความถี่นั้นจะถูกกำหนดโดยขาอินพุตทั้ง 8 ขา และต้องการความถี่ 3.579545 Hz ที่ขา 7-8 รายละเอียดดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 13 แสดงขาต่าง ๆ ของ IC TCM 5089



รูปที่ 14 บล็อกไดอะแกรมของวงจรภายในไอซีเบอร์ TCM 5089

รายละเอียดและหน้าที่ของแต่ละขา

- Vdd ไฟเลี้ยงบวก มีค่า $3.5 < Vdd < 10$
- OSCILATOR INPUT และ OSCILATOR OUTPUT เป็นขาสำหรับต่อกับคริสตารอนกำเนิดความถี่ 3.579 MHz
- COL1-COL4 เป็นขาอินพุตเพื่อกำหนดค่าความถี่ 1 ค่า แยกตีฟ ที่ "ต่ำ"
- Vss เป็นกราวด์ของไอซี
- TONE OUT เป็นขาเอาต์พุตโดยจะประกอบด้วยความถี่ 2 ชนิดซึ่งได้จากการกำหนดที่ขาคอลัมน์และขาไร
- SINGLE-TONE ENABLE เป็นขาที่ใช้กำหนดให้เอาต์พุตออกมาเพียงความถี่เดียว
- ROW1-ROW2 เป็นขาอินพุตเพื่อกำหนดค่าความถี่แยกตีฟที่ "ต่ำ"
- KEY BOARD จะเป็น "ต่ำ" เมื่อแนวคอลัมน์ใดก็ได้ได้แยกตีฟและเป็น "สูง" เมื่อไม่มีขาคอลัมน์ใดเลยที่แยกตีฟ


การส่งข้อมูลให้ IC สร้างความถี่ให้เท่ากับที่เรากดโทรศัพท์ สามารถส่งค่าให้กับขาต่าง ๆ โดยที่ขา R1-R4 จะทำงาน (แยกตีฟ) ที่ลอจิก "0" และ C1-C4 จะทำงาน (แยกตีฟ) ที่ลอจิก "0" การหมุนเบอร์จะต้องกำหนดค่าให้กับขาต่าง ๆ ดังนี้

NO.	C3	C2	C1	C4	R1	R2	R3	R4	HEX
* 1	1	1	0	0	0	1	1	1	C7
2	1	0	1	0	0	1	1	1	A7
3	0	1	1	0	0	1	1	1	67
4	1	1	0	0	1	0	1	1	CB
5	1	0	1	0	1	0	1	1	AB
6	0	1	1	0	1	0	1	1	6B
7	1	1	0	0	1	1	0	1	CD
8	1	0	1	0	1	1	0	1	AD
9	0	1	1	0	1	1	0	1	6D
0	1	0	1	0	1	1	1	0	AE
ปกติ	1	1	1	0	1	1	1	1	EF

ตารางที่ 3 แสดงข้อมูลที่จะส่งให้ IC TCM 5089

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรใช้งานทั่วไป




รูปที่ 15 แสดงการต่อใช้งาน TCM 5089


วงจรภายในและขั้นตอนการส่งสัญญาณ

ในรูปข้างล่างนี้ เป็นบล็อกไดอะแกรมของวงจรภายในไอซีเบอร์ TCM5089 (MK5089) จะเห็นว่าวงจรรภายในประกอบไปด้วยวงจรถอดรหัสลोजิกเกต วงจรหารความถี่ (วงจรรับ) หรือ CTRDIV K ซึ่งจะรวมอยู่ในบล็อกของ COUNTER DECODER ขั้นตอนการทำงานเมื่อมีการกดหมายเลขโทรศัพท์จะทำให้มีสัญญาณโวลต์และคอลลัมน์เกิดขึ้นและขาสัญญาณ Single Tone Enable จะต้องถูกทำให้แอกทีฟสัญญาณ "สูง" และคอลลัมน์จะถูกนำไปเลือกค่า K ในวงจร CTRDIV K เพื่อนำไปเป็นตัวหารสัญญาณจากวงจรรอสังเคราะห์หลัก ซึ่งจะเลือกใช้ค่าความถี่จากวงจรรอสังเคราะห์ให้มีค่า 3.579545 เมกะเฮิรตซ์ ซึ่งจะต้องนำไปหารด้วยค่า K จากวงจร CTRDIV K ทั้ง 2 วงจร สำหรับลोजิกเกต นั้นถูกนำมาใช้ในการตรวจสอบ เพื่อให้แน่ใจว่าการกดปุ่มหมายเลขแต่ละครั้งเป็นการกดเพียงปุ่มเดียวจริง ๆ เมื่อตรวจได้ว่าไม่มีการกดปุ่มในเวลาเดียวกันมากกว่าหนึ่งปุ่มจึงค่อยเอาสัญญาณลोजิกจากส่วนนี้ไปเป็นสัญญาณอินพุต ให้แก่วงจร CTRDIV K ทั้ง 2 วงจร


ในส่วนของลोजิกที่ออกมาจากบล็อก แสดงว่าเมื่อใดก็ตามที่มีการกดปุ่มหมายเลขใด ๆ จะเป็นการส่งสัญญาณไปยังขา 10 (Key Board Active) ให้มีสัญญาณจากวงจรรวมและถูกใช้ในการเป็นการแสดงผลเวลาที่มีการกด Key หรือประยุกต์ใช้แทนเป็นอินพุต Mute Out ของวงจรรขยายเสียงส่วนสัญญาณที่ขา 2 (TE) จะถูกนำไปใช้ควบคุมไม่ให้ความถี่ DTMF ออกจากขาเอาต์พุตได้เพื่อป้องกันความผิดพลาดย้อนกลับมาดูสัญญาณที่ออกมาจากวงจรร COUNTER DECODER ซึ่งจะผ่านวงจร D/A เพื่อแปลงเป็นสัญญาณรูปคลื่นไซน์ มาแล้วและนำมามอดูเลตกันโดยใช้วงจรวกและขยายสัญญาณ สัญญาณที่ออกมาจากวงจรวกและขยายสัญญาณก็จะแทนหมายเลขที่ถูกกดนั่นเอง



(ก) สัญญาณ



(ข) สัญญาณที่ 2




(ค) การรวมสัญญาณของ 2 สัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับคนที่ 16 แสดงสัญญาณของระบบ DTMF ให้หน้าไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปที่ 16 เป็นรูปสัญญาณที่เกิดขึ้นในการกดหมายเลข 8 ซึ่งวงจรถอดรหัสจะให้ตำแหน่งในแนวโวลต์ที่ 3 และคอลัมน์ที่ 2 สัญญาณที่ออกมาจาก D/A ก็จะเป็นไปตามรูป 16 (ก) และ 16 (ข) ในรูป 16 (ค) เป็นการรวมสัญญาณทั้ง 2 เข้าด้วยกัน จะสังเกตเห็นว่ารูปสัญญาณจะไม่ใช่สัญญาณที่ต่อเนื่อง มาจาก D/A นั้นเอง จึงทำให้สัญญาณมีลักษณะเป็นขั้นบันได แต่ก็ไม่มีผลใด ๆ ในการส่งสัญญาณไปยังขุมสาย

การนำไปประยุกต์ในการใช้งานจริง




รูปที่ 17 แสดงการนำ TCM 5089 ไปใช้งาน

ในวงจรดังรูปเป็นการนำ TCM 5089 มาเป็นตัวส่งระบบสัญญาณ DTMF โดยเป็นการต่อร่วมกับแป้น Key หรือใช้ร่วมกับขาสัญญาณที่มาจากวงจรถอดรหัสหรือประยุกต์ใช้กับไมโครโปรเซสเซอร์ ซึ่งจะต้องจัดสัญญาณให้เหมาะสมกับขาโวลต์ และคอลัมน์ จะเห็นว่าขา Tone Out ถูกต้องมีการต่อตัวต้านทานที่เอาต์พุตผ่านไปสู่สายสัญญาณที่ต่อไปยังขุมสาย



วงจรมกเนติกไฮบริด MC34114

อุปกรณ์อิเล็กทรอนิกส์ที่มีหน้าที่สำคัญที่สุดในโครงงานก็คือ อุปกรณ์ที่ทำหน้าที่ในการติดต่อออกสู่โลกภายนอก ซึ่งได้แก่ไอซีเบอร์ MC34114 ของโมโตโรล่า เป็นอุปกรณ์ที่รวมเอาทุกส่วนที่เกี่ยวข้องกับการทำงานในวงจร หรือเน็ทเวิร์คการสนทนาทั้งด้านรับและส่งในเวลาเดียวกัน เปรียบเสมือนกับว่าทำงานแทนหม้อแปลงไฮบริด แต่เหนือกว่าในทุกด้านรวมทั้งขนาดที่เป็นตัวถังไอซีมาตรฐาน โดยมีตัวถังให้เลือกใช้งานอยู่ 2 แบบ คือแบบ DIP และแบบ SMD ดังรูปที่ 18 แสดงลักษณะตัวถังใช้งานของไอซี



รูปที่ 18 รูปร่างและลักษณะการจัดการจัดขาของไอซี

ภายในตัว MC34114 ได้รวบรวมเอาส่วนที่ทำหน้าที่เรียกได้ว่าเป็นวงจร แมกเนติกไฮบริด (Magnetic Hybrid) ซึ่งประกอบไปด้วยส่วนทำงานเป็นภาคขยายด้านส่ง, ภาคขยายด้านรับ, ควบคุมสัญญาณชายน์โทน, สามารถปรับอัตราขยายได้จากภายนอก, ภาคขยายสัญญาณไมโครโฟนสัญญาณรบกวนต่ำ และป้องกันการรบกวนจากสัญญาณ RFI ด้วย

คุณสมบัติของ MC34114

- สามารถทำงานได้ที่แรงดันต่ำสุด 1.2 โวลต์
- ควบคุมอัตราการขยายด้านส่ง, ด้านรับ และสัญญาณชายน์โทนได้จากภายนอก
- ภาคขยายความแตกต่างสัญญาณไมโครโฟน หมดปัญหาจากการรบกวนของสัญญาณ

RFI

- นอกจากการส่ง และรับรวมทั้งสัญญาณชายน์โทนของสัญญาณเสียงพูดแล้ว สัญญาณ

DTMF ก็สามารถมอดูเลตออกสู่คู่สายได้

- มีแรงดันเรกูเลเตอร์เอาต์พุต 1.7 โวลต์ สำหรับไบแอสให้กับไมค์คอนเดนเซอร์

- มีแรงดันเรกูเลเตอร์เอาต์พุต 3.3 โวลต์ สำหรับวงจรกำเนิดสัญญาณ DTMF และวงจรหน่วยความจำ
- สามารถนำไปประยุกต์ใช้งานร่วมกับอุปกรณ์อื่น หรือในระบบโทรศัพท์มาตรฐานทั่วไปได้

ข้อมูล	ค่า
แรงดันไฟเลี้ยง Vcc	1.2 ถึง 10.5 โวลต์
กระแสไหลในวงจรตัวไอซี	4.0 ถึง 120 มิลลิแอมป์
ค่าความต้านทานด้านรับ	50 โอห์ม
ค่าความต้านทานระหว่างขา Vcc กับ VB (Rx)	100 ถึง 1800 โอห์ม
อุณหภูมิที่ใช้งาน	-60 ถึง 150 องศาเซลเซียส
อัตราขยายของไมโครโฟน	28 ถึง 32 เดซิเบล
ความต้านทานทางอินพุตของไมโครโฟน	14 ถึง 27 กิโลโอห์ม
ความต้านทานทางด้านเอาต์พุตของไมโครโฟน	270 โอห์ม
แรงดันเอาต์พุตสูงสุด	2 โวลต์พีคทูพีค

ตารางที่ 4 ข้อมูลทางเทคนิคของ MC34114


จากคุณสมบัติที่กล่าวมาข้างต้น เป็นอุปกรณ์ตัวหนึ่งที่มีความสมบูรณ์แบบมากในสมัยก่อนต้องอาศัยแรงดันไฟจากคู่สาย เพื่อใช้เลี้ยงวงจรภายในตัวโทรศัพท์ แต่ปัจจุบันก็สามารถใช้อะแดปเตอร์ภายนอกได้ แต่ไม่ค่อยสะดวกนัก (นอกจากระบบไร้สายที่ส่วนฐานใช้อะแดปเตอร์ไฟตรง) ภายในไอซี MC34114 นี้มีเอาต์พุตเรกูเลเตอร์ถึงสองชุด เพื่อจ่ายให้กับอุปกรณ์ที่เป็นไอซี หรืออุปกรณ์ที่ต้องการแรงดันต่ำที่ใช้ต่อร่วมกันในวงจรด้วย ส่วนคุณสมบัติทางด้านไฟฟ้านั้นได้แสดงไว้ในตารางที่ 4

หน้าที่ของ MC34114 และการทำงานเบื้องต้น

หน้าที่หลักของไอซีตัวนี้ ดังที่กล่าวมาแล้วข้างต้นว่าทำงานเป็นวงจรไฮบริดจ์แบบอิเล็กทรอนิกส์สังเกตได้จากในวงจรโทรศัพท์แบบเก่า จะอาศัยหม้อแปลงไฮบริดจ์ทำหน้าที่รับสัญญาณและป้อนกลับสัญญาณ ทำให้สามารถทำการสนทนาสวนทางกันได้ นั่นคือการรับและการส่งเกิดขึ้นพร้อมกัน เหตุที่มีไอซีชนิดนี้ขึ้นมา ก็เพราะต้องการที่จะรวมเอาส่วนประกอบการทำงานในส่วนอื่น เข้ามาไว้รวมกันภายในตัวถึงไอซีตัวเดียว เพื่อง่ายแก่การออกแบบใช้งานและพัฒนางจรให้ทันสมัยขึ้น จะเห็นการรวมเอาส่วนต่าง ๆ ไว้ด้วยกัน ดังบล็อกไดอะแกรมภายในตัวไอซีรูปที่ 2

การอินเตอร์เฟสกับคู่สาย


สำหรับการอินเตอร์เฟสกับแรงดันไฟตรงในคู่สายโทรศัพท์นั้น จะมีวงจรอินเตอร์เฟสภายใน โดยมี การต่อใช้งานที่ขา 1 (V_{CC}), ขา 2 (LR) และขา 3 (V_B) เพื่อทำการเซตระดับแรงดันไฟตรงให้เหมาะสมกับระบบทำงานดังวงจรสมมูลในรูปที่ 20 แสดงถึงการไหลของกระแสผ่านทรานซิสเตอร์ภายใน (Q_1) ผ่านตัวต้านทาน R_2, R_3 ซึ่งทำหน้าที่แบ่งแรงดันให้กับวงจร AGC ภายในตัวไอซีด้วย



รูปที่ 19 บล็อกไดอะแกรมภายในตัวไอซี MC34114


กระแส I_{CC} ในวงจร คือค่ากระแสที่ใช้ไบอัสให้กับวงจรการทำงานภายในของ MC34114 ซึ่งปกติ จะมีค่ากระแสประมาณ 10 มิลลิแอมป์ และการที่จะทำให้เกิดการไหลขึ้นในวงจรจะมีสภาวะการทำงานอยู่ 3 สภาวะ คือ เมื่อมีการสนทนาเกิดขึ้นพร้อมกับอยู่ในโหมดของไดอัลพัลส์ และอยู่ในโหมดไดอัลโทน (DTMF)

ในโหมดการสนทนาแบบไดอัลพัลส์ กระแสจากแหล่งจ่าย I_1 จะหยุดนำกระแส เป็นผลทำให้แรงดันตกคร่อมระหว่างขามิตเตอร์กับคอลเลคเตอร์ของ Q_1 เพิ่มขึ้น มีค่าประมาณ 1.4 โวลต์ พร้อมกันนั้นจะมีแรงดันตกคร่อมตัวต้านทานที่ขาเบสของ Q_1 ค่า 20 กิโลโห์ม ประมาณ 1 โวลต์ ซึ่งแรงดันที่ตกคร่อม R_1 นั้นสามารถเปลี่ยนแปลงได้ตั้งแต่ค่า 0.15 โวลต์ ถึง 1 โวลต์ เมื่อมีกระแสหรือสัญญาณจากคู่สายโทรศัพท์เข้ามาจะทำให้เกิดการไหลของกระแสขึ้นภายในรูป I_{CC} และกระแสไหลผ่าน Q_1, R_2 และ R_3




รูปที่ 20 วงจรสมมูลของการอินเตอร์เฟสกับคู่สายโทรศัพท์

ในโหมดการสนทนาในระบบไดอัลโทน กระแสจากแหล่งจ่าย I_1 จะนำกระแส ซึ่งจะมีกระแสไหลผ่าน R_1 ประมาณ 1.7 มิลลิแอมป์ และมีแรงดันตกคร่อม R_1 เพิ่มขึ้นเป็น 1 โวลต์ ($R_1 = 600$ โอห์ม) และจะมีแรงดัน V_{CC} สำหรับสัญญาณ DTMF และกระแส I_{CC} จะมีค่าประมาณ 1.3 มิลลิแอมป์ ในโหมดนี้ ซึ่งค่าของ R_1 นั้นสามารถเปลี่ยนแปลงค่าความต้านทานได้ในช่วง 100 - 1800 โอห์ม และแรงดันที่ตกคร่อม R_2 ก็คือแรงดันทำงานของวงจร AGC อยู่ในช่วง 0.4 โวลต์ ถึง 1.2 โวลต์ เพื่อควบคุมอัตราการขยายกระแสใน 2 จุดภายในตัวไอซี



รูปที่ 21 บล็อกไดอะแกรมการส่งและการรับสัญญาณจากสายโทรศัพท์



รูปที่ 22 การนำเอา MC34114 ไปต่อร่วมกับอุปกรณ์ภายนอก

การรับและการส่ง

สำหรับการส่งสัญญาณเสียงที่เป็นระดับสัญญาณแรงดันไฟสลับ เมื่อนำเอารูปบล็อกไดอะแกรมมาขยายรายละเอียดขึ้นอีก จะได้ดังรูปที่ 21 เป็นบล็อกไดอะแกรมการส่งและการรับสัญญาณสู่คู่สายโทรศัพท์ โดยสัญญาณจากไมโครโฟนจะต่ออยู่กับขา MC_1 และ MC_2 ผ่านการขยายสัญญาณด้วยอัตราขยายเป็น 30 เดซิเบล และอัตราขยายกระแสจากขา TX1 ถึงขา V_{CC} มีค่า 50 โวลต์ ถึง 100 โวลต์ โดยวงจรขยายสัญญาณ A_1 และ A_2 เพื่อส่งสัญญาณเข้าสู่คู่สายโทรศัพท์ ซึ่งมีค่าความต้านทานในสายเท่ากับ 600 โอห์ม เปรียบเสมือนค่าความต้านทานของ R_1 ส่วนตัวเก็บประจุ C_1 นั้น ในกระแสสลับเหมือนกับการลัดวงจร การรับสัญญาณซึ่งเป็นสัญญาณไฟสลับจากคู่สายโทรศัพท์ ก็จะมีปรากฏเป็นกระแสที่วงจร ZB เน็ทเวอร์ค หรือวงจร RC เน็ทเวอร์ค (C_9 , R_9 และ R_{10}) และตัวต้านทานที่ขา ZB เอาท์พุทค่า 500 โอห์ม (โดยปกติ R_1 จะมีค่าเท่ากับ 600 โอห์ม) วงจรขยายสัญญาณ A_4 จะทำการขยายกระแสเป็น 1/2 เท่าและทำให้เกิดการไหลของกระแสภายในรูปกระแสที่จุด AGC ซึ่งจะมีอัตราขยายเป็นหนึ่ง

สัญญาณที่ผ่านการขยายจะคัปปลิงผ่านตัวเก็บประจุ C_8 ออกมาทางขา RX1 เข้าสู่วงจรขยายด้วยออปแอมป์ ได้สัญญาณเอาต์พุทออกไปทางขา RXO₁ ซึ่งสัญญาณเอาต์พุทของกระแสจะเป็นสัดส่วนกับสัญญาณกระแสที่ป้อนกลับผ่านมากทางตัวต้านทาน R_8 และ C_8 ออปแอมป์อีกหนึ่งตัวก็จะทำการกลับสัญญาณ


มีอัตราการขยายเท่ากับหนึ่ง ให้เอาต์พุตออกไปทางขา RXO_2 ซึ่งที่ขา RXO_1 และ RXO_2 นี้เป็นจุดต่อออกไปเข้าลำโพง เพื่อให้สามารถรับฟังสัญญาณที่รับมาได้

ลำโพงเฉพาะตัวไอซี MC34114 เองก็สามารถประกอบ หรือนำมาออกแบบใช้งานในการรับและส่งสัญญาณเสียงพูดได้แล้ว แต่ถ้าหากต้องการออกแบบใช้งานไม่ใช่จำกัดไว้เพียงสัญญาณเสียงพูดเท่านั้นที่สามารถทำได้ โดยคุณสมบัติของไอซีเองแล้ว สามารถที่จะส่งสัญญาณไดอัลโทนหรือไดอัลพัลส์ออกไปได้ด้วย ดังวงจรสมมูลของระบบโทรศัพท์ในรูปที่ 22


จากรูปจะสังเกตเห็นว่ามีอุปกรณ์ที่เพิ่มเข้ามาเช่นที่ขั้วต่อคู่สายโทรศัพท์จะเห็นวงจรตรวจจับสัญญาณกระดิ่ง โดยอาศัยไอซีเบอร์ MC34017 หรืออาจเป็นวงจรตรวจจับสัญญาณกระดิ่งแบบอะนาล็อกอื่น ๆ ก็ได้ โดยที่ไม่ใช่ไอซี และอีกอย่างหนึ่งที่ต้องพบคือวงจรกำเนิดสัญญาณไดอัลโทนและพัลส์ MC145412 จากวงจรสมมูลที่ประกอบกันขึ้นนี้ พอจะมองออกแล้วว่าเป็นระบบเครื่องโทรศัพท์เบื้องต้นที่สามารถติดต่อสื่อสารได้ โดยมีตัวกลางการทำงานคือ MC34114

อุปกรณ์เสริมสัญญาณคู่สายโทรศัพท์

IC NE567 โทเนดีโค้ดเดอร์ (Tone Decoder)/เฟสล็อกคูลูป (Phase Locked Loop) เป็นอุปกรณ์เฟสล็อกคูลูปที่มีเสถียรภาพสูง และมีซิงโครไนส์ เอเอ็ม ล็อก ดีเทคชัน (Synchronous AM Lock Detection) และวงจรรวมเอาต์พุต (Power Output Circuitry) ฟังก์ชันของ NE567 คือ จะจับโหนดเมื่อสัญญาณความถี่ที่ได้รับเข้ามาที่ขาเซ็ลฟไบอัสอินพุต (Self biased input) อยู่ในช่วงดีเทคชันแบนด์ (Detection band) และจะให้ค่าเอาต์พุตเป็นสูง ค่าความถี่กลาง (Center Frequency) ของแบนด์วิดท์ (Bandwidth) กับค่าดีเลย์ของเอาต์พุต (Output Delay) เป็นอิสระกันและจะถูกกำหนดโดยอุปกรณ์ภายนอก (External Components) แทน นับเป็นข้อดีข้อหนึ่งของ NE567 ที่สามารถใช้ได้กับช่วงความถี่ครอบคลุมตั้งแต่ 0.1 Hz ถึง 500 kHz และสามารถปรับความถี่ได้ถึง 20 เท่า ด้วยความต้านทานภายนอกเพียงตัวเดียว



รูปที่ 23 แสดงขาต่าง ๆ ของ NE567 (Pin Configurations)



รูปที่ 24 แสดงบล็อกไดอะแกรมของ NE567 (Block Diagram)

การออกแบบ : $f_o = 1.1/R1 \cdot C1$
 $BW = 1070 V1/foC2$
 โดย $V1 < 200 \text{ mVrms}$

เมื่อ $V1$ คือ ค่าโวลต์เตจของอินพุต (Input Voltage : rms)

$C2$ คือ ตัวเก็บประจุโลว์พาสฟิลเตอร์ (Low Pass Filter Capacitor : uF)

ความถี่กลางของเฟสล็อกลูปเทอร์มินอลยี (Phase Locked Loop Terminology Center Frequency) เป็นความถี่ที่เกิดจากส่วนกระแสคอนโทรลลอสซิลเลเตอร์ (Current Controlled Oscillator) จะเกิดขึ้นอย่างอิสระ ขณะไม่มีสัญญาณอินพุต


ดีเทกชันแบนด์วิด (detection bandwidth) คือช่วงความถี่ที่มีจุดกึ่งกลางความถี่ f_o เมื่อสัญญาณอินพุตอยู่ในช่วงความถี่นี้ และมีค่าสูงกว่าเทรชโฮลด์โวลต์เตจ (Threshold Voltage : ปกติ 20 mVrms) จะทำให้ลอจิกเป็น "0" ที่เอาต์พุต

ลอคเรนจ์ (Look Range) คือช่วงความถี่ที่กว้างที่สุดสำหรับสัญญาณอินพุตที่มีค่าสูงกว่าเทรชโฮลด์โวลต์เตจ จะสามารถรักษาระดับลอจิก "0" ที่เอาต์พุตได้

การนำไปใช้งาน

สำหรับการประยุกต์ใช้ที่มีประสิทธิภาพ ส่วนมากจะทำตามขั้นตอน 3 ขั้นตอนสำหรับการเลือกอุปกรณ์ภายนอก ($R1, C1, C2$ และ $C3$) ดังนี้

การออกแบบ R1 และ C1 สำหรับ f_o ที่ต้องการ (ข้อควรระวัง R1 ควรมีค่าระหว่าง 2-20 K Ω เพื่อให้ได้เสถียรภาพของอุณหภูมิที่สุด)



รูปที่ 25 แสดงการต่อวงจรของ NE567

เลือกสัญญาณ 400 Hz (สัญญาณแมวการน) => $f_o = 400$ Hz

$$\begin{aligned} \text{เลือก } C1 = 1 \mu\text{F} \text{ จาก } R1 &= 1.1/f_o * C1 \\ &= 1.1/(400 \text{ Hz})(1 \mu\text{F}) \\ &= 2750 \Omega \end{aligned}$$

เลือกตัวเก็บประจุโลว์พาสฟิลเตอร์ (C2) โดยหาจากค่าดีเทคชั่น แบนด์วิดท์กับสัญญาณอินพุตสำหรับ

$$f_o = 400 \text{ Hz} \text{ เลือก } C2 = 1 \mu\text{F}, V1 = 200 \text{ mVrms}$$

$$\begin{aligned} \text{จาก } BW &= 1070 V1/f_o * C2 \\ &= 1070 (200 \text{ mV})/(400 \text{ Hz})(1 \mu\text{F}) \\ &= 23.9 (\% \text{ ของ } 400 \text{ Hz}) \end{aligned}$$

$$\begin{aligned} BW &= 400 \text{ Hz} + 95.7 \text{ Hz} \\ &= 304 - 496 \text{ Hz} \end{aligned}$$

นั่นคือ สามารถครอบคลุมสัญญาณมีซีโตนด้วย C3 มีหน้าที่เซ็ทค่าแบนด์วิดท์ของวงจรวอร์พาสฟิลเตอร์ (Set Band Edge Of Low Pass Filter) เพื่อกำจัดสัญญาณแทรกซ้อน (Spurious Output) ออกไป ค่าของ C3 โดยทั่วไปไม่ต้องระวังในการเลือกนัก แต่ถ้า C3 มีค่าน้อยมาก ความถี่นอกแถบดีเทคชั่นแบนด์ จะมีผลไปเปลี่ยนสถานะของเอาต์พุตให้เปิดและปิด ช่วงความถี่ที่ดีที่สุด (Best frequency) มีผลทำให้เอาต์-

พุดเป็นพัลส์เปิดและปิดระหว่างที่เกิดทรานเซียนช่วงเปิด (Turn-On Transient) หรือถ้า C3 มีค่ามากเกินไป สภาวะเปิดและปิดของเอาต์พุตจะถูกหน่วงไว้จนกว่าโวลต์เดจคร่อม C3 มีค่ามากกว่าเทรตโฮลต์โดยปกติค่าของ C3 จะต้องไม่ต่ำกว่า $2C2$

$$\text{สำหรับ } f_o = 400 \text{ Hz, } C2 = 1 \mu\text{F}$$

$$\text{ได้ } C3 < 2C2 = 2 \mu\text{F}$$

ในทางปฏิบัติ : กรณีความถี่ $f_o = 400 \text{ Hz}$ ใช้ $C1 = 1 \mu\text{F}$ แบบอิเล็กโตรไลต์ ทาค่า R1 โดยใช้ตัวต้านทานที่ปรับค่าได้ แบบ 25 รอบที่มีค่า $20 \text{ K}\Omega$ ปรับจน f_o เท่ากับ 400 Hz วัดเอาต์พุตจากขา 6 (ยังไม่มีการต่อสัญญาณอินพุต) ซึ่งเป็นสัญญาณสามเหลี่ยม (Triangle) ดูว่ามีความถี่เท่ากับ f_o หรือยัง วัดความต้านทาน R1 ได้เท่ากับ $2.4 \text{ K}\Omega$ ซึ่งน้อยกว่าที่คำนวณไว้ ($2.75 \text{ K}\Omega$) 12.7% อาจเป็นเพราะ C1 อิเล็กโตรไลต์มีค่าผิดพลาดมากกว่าความเป็นจริง


วงจรมอนอสเตเบิล

วงจรมอนอสเตเบิลมีลติไวเบเรเตอร์ (Monostable Multivibrator) หรือบางครั้งอาจเรียกว่วงจร "One-Shot" เป็นวงจรที่สามารถนำไปใช้งานได้หลายประเภท ยกตัวอย่างเช่น ใช้เป็นวงจรช่วยกำจัดสัญญาณรบกวนในระบบสัญญาณดิจิทัล หรือเป็นวงจรสร้างสัญญาณพัลส์ที่มีความกว้างตามต้องการ หรือเป็นวงจรตั้งเวลาต่าง ๆ และอื่น ๆ อีกมาก


คำว่า "มอนอสเตเบิล" นั้นหมายถึงว่า วงจรนั้นจะมีสถานะของเอาต์พุตเดี่ยวเท่านั้นที่เสถียรอยู่ได้ ซึ่งอาจจะมีสภาวะลอจิกเป็น "สูง" หรือ "ต่ำ" แล้วแต่การออกแบบวงจรการทำงานของวงจรมอนอสเตเบิลนั้นโดยปกติแล้วเอาต์พุตจะอยู่ที่สถานะที่เสถียรนั่นเองแต่เมื่อมีสัญญาณพัลส์เข้ามากระตุ้นทางอินพุต จะทำให้เอาต์พุตมีการเปลี่ยนแปลงสถานะเป็นตรงข้าม ซึ่งจะคงสถานะนั้นอยู่ในช่วงเวลาหนึ่งที่สามารถกำหนดได้จากการออกแบบวงจร แล้วจึงเปลี่ยนกลับมาสถานะเดิมที่เสถียรอีกครั้งหนึ่ง

วงจรมอนอสเตเบิลแบ่งออกเป็น 2 แบบใหญ่ ๆ คือ แบบรับการกระตุ้นซ้ำ (Retriggerable) และแบบไม่รับการกระตุ้นซ้ำ (Non-Retriggerable) ซึ่งทั้งสองแบบมีหลักการทำงานคล้ายกัน แต่ต่างกันที่การรับการกระตุ้นของอินพุตซ้ำหรือไม่ โดยจะกล่าวถึงหลักการทำงานและประโยชน์ในการใช้งานภายหลัง

ในรูปที่ 26 และ 27 แสดงถึงจังหวะการทำงานของวงจรมอนอสเตเบิลทั้งสองแบบ ซึ่งจะทำให้เห็นข้อแตกต่างระหว่างกันได้ชัดเจน โดยในรูปที่ 1 เป็นแบบไม่รับการกระตุ้นซ้ำ สถานะเดิมของเอาต์พุตจะเป็นลอจิก "ต่ำ" เมื่อมีพัลส์มากระตุ้นทางอินพุตที่เวลา t_1 เอาต์พุตจะเปลี่ยนสถานะจากเดิมในทันทีเป็นลอจิก "สูง" และจะคงสถานะเช่นนั้นอยู่ในช่วงเวลา T ที่สามารถกำหนดได้จากวงจร เมื่อพ้นช่วงเวลา T ไปแล้ว เอาต์พุตก็จะกลับมาสู่สถานะเดิมและจะคงอยู่เช่นนั้นต่อไปจนกระทั่งมีพัลส์มากระตุ้นทางอินพุตครั้งต่อไป (เมื่อเวลา t_4)



รูปที่ 26 จังหวะการทำงานของวงจรมอนอสเตเบิลแบบไม่รับการกระตุ้นซ้ำ



รูปที่ 27 จังหวะการทำงานของวงจรมอนอสเตเบิลแบบรับการกระตุ้นซ้ำ

คุณสมบัติที่สำคัญของมอนอสเตเบิลแบบไม่รับการกระตุ้นซ้ำ จากรูปที่ 26 จะเห็นได้ว่าที่จังหวะเวลา t_2 จะมีพัลส์มากระตุ้นทางอินพุตครั้งที่สองแต่ในขณะนั้นเอาต์พุตยังอยู่ในสถานะลอจิก "สูง" อยู่เนื่องจากยังไม่ครบช่วงเวลา T ผลของการกระตุ้นในครั้งที่สองนี้ จะไม่มีผลอย่างไรกับวงจรทั้งสิ้น แต่เมื่อพ้นช่วงเวลา T ไปแล้วหากมีพัลส์เข้ามาอีกก็จะรับการกระตุ้นนั้น เช่น ที่เวลา t_4 นั้นก็หมายความว่าการทำงานของมอนอสเตเบิลแบบนี้จะไม่ยอมรับการกระตุ้นซ้ำ ถ้าหากการทำงานของวงจรมอนอสเตเบิลแบบไม่รับการกระตุ้นครั้งแรกยังไม่สิ้นสุดลง

การใช้งานอย่างหนึ่งของมอนอสเตเบิลแบบนี้ก็คือ การแก้ปัญหาของการเกิด "สภาวะกระโดด" (Bounce) ของสวิตช์ เนื่องจากว่าสวิตช์เชิงกลทั่ว ๆ ไป (สวิตช์กดหรือโยก) จะมีปัญหาของการสัมผัสของหน้าสัมผัสของสวิตช์ ซึ่งในความรู้สึกทั่ว ๆ ไปจะคิดว่าการกดหรือโยกสวิตช์ครั้งหนึ่งก็น่าจะทำให้หน้าสัมผัสของสวิตช์เกิดการสัมผัสกันเพียงครั้งเดียว แต่ถ้าจะมองให้ลึกลงไปแล้วปรากฏว่าก่อนที่หน้าสัมผัสของสวิตช์จะเกิดการสัมผัสกันสนิทนั้น จะเกิดการกระโดดของหน้าสัมผัสครั้งเดียวหรือสองครั้ง หรือหลาย ๆ ครั้ง เกิดขึ้นเสมอ สิ่งนี้ถูกเรียกว่าสภาวะการกระโดดของสวิตช์นั่นเอง สภาวะนี้จะคงอยู่ในช่วงเวลาประมาณ 2-5 มิลลิวินาที ซึ่งถ้านำสวิตช์นี้ไปใช้งานธรรมดาเช่น เปิด/ปิด หลอดไฟฟ้า หรือเครื่องไฟฟ้า ก็จะไม่เกิดปัญหาขึ้น แต่ถ้าใช้สวิตช์นี้ในการควบคุมหรือกำหนดสัญญาณให้แก่วงจรดิจิทัลแล้วเช่น คีย์บอร์ดของคอมพิวเตอร์จะเกิดปัญหาขึ้นทันที เนื่องจากพัลส์ของการกระโดดของสวิตช์นั่นเอง ทำให้แทนที่จะเกิดพัลส์เพียงลูกเดียว กลับเกิดพัลส์ถึง 2-3 ลูก ซึ่งจะทำให้การทำงานของระบบผิดพลาดไป


วิธีการแก้ปัญหาดังกล่าว สามารถทำได้โดยการใช้วงจรโมโนสเตเบิลแบบไม่รับการกระตุ้นซ้ำที่ออกแบบให้ช่วงเวลา T มีค่ามากกว่า 5 มิลลิวินาที มาต่ออนุกรมเข้ากับสวิตช์ ดังนั้นเอาต์พุตของโมโนสเตเบิลจะเป็นลอจิก "สูง" เมื่อเกิดการกระโดดของสวิตช์ครั้งแรกและคงค้างสภาวะอยู่เช่นนั้นจนครบเวลา T ซึ่งสภาวะการกระโดดของสวิตช์ได้สิ้นสุดลงแล้ว จึงทำให้ได้พัลส์เพียงลูกเดียวตามที่ต้องการ ซึ่งจากวิธีการนี้สามารถดัดแปลงนำไปใช้ในการจำกัดสัญญาณรบกวนในระบบสัญญาณดิจิทัลได้

จังหวะการทำงานของวงจรโมโนสเตเบิลแบบรับการกระตุ้นซ้ำ ได้แสดงไว้ในรูปที่ 27 ก็เช่นเดียวกันแบบแรก ช่วงเวลาที่โมโนสเตเบิลคงสภาวะที่ไม่เสถียรอยู่นั้นเป็นช่วงเวลา T ซึ่งได้รับการกระตุ้นจากพัลส์ที่เวลา t_1 โดยปกติแล้วเอาต์พุตนี้จะเปลี่ยนสภาวะกลับมาเช่นเดิม เมื่อพ้นช่วงเวลา T นี้ไปแล้วคือที่เวลา t_3 แต่เมื่อเวลา t_2 ก็มีพัลส์ลูกที่ 2 เข้ามาระตุ้นอีกครั้งหนึ่ง ซึ่งจะเป็นการเริ่มต้นการทำงานครั้งใหม่ จึงเริ่มนับช่วงเวลา T ใหม่อีกครั้งหนึ่ง ดังนั้นช่วงเวลาทั้งหมดที่โมโนสเตเบิลค้างสภาวะอยู่อย่างนั้นจะเป็นช่วงเวลา $T + (t_2 - t_1)$ นั่นเอง

การประยุกต์ใช้งานอย่างหนึ่งของวงจรแบบนี้ ได้แก่ระบบเตือนภัยของการทำงานผิดปกติของระบบที่ทำงานเป็นช่วงเวลา ๆ ที่ต่อเนื่องกัน ตัวอย่างเช่นระบบเตือนภัยของการตรวจสอบการหายใจของคนไข้ในโรงพยาบาล ซึ่งการหายใจแต่ละครั้งจะให้พัลส์ไปกระตุ้นการทำงานของโมโนสเตเบิลแบบรับการกระตุ้นซ้ำนี้ที่ออกแบบให้ช่วงเวลา T มากกว่าจังหวะของการหายใจของคนปกติ หากคนไข้มีการหายใจในจังหวะปกติจะทำให้เอาต์พุตของโมโนสเตเบิลคงสภาวะเป็นลอจิก "สูง" ไปตลอด แต่ถ้าหากคนไข้มีการหายใจช้าลงกว่าปกติ โมโนสเตเบิลจะเปลี่ยนสภาวะมาเป็นลอจิก "ต่ำ" ซึ่งจะทำให้เกิดเสียงสัญญาณเตือน ให้พยาบาลทราบได้ในทันที

โมโนสเตเบิลจากไอซี CMOS และ TTL


รูปที่ 28 ก. แสดงถึงการนำเอา D-ฟลิปฟล็อป มาสร้างเป็นวงจรโมโนสเตเบิลโดยใช้ CMOS เบอร์ 4013 ซึ่งภายในประกอบด้วย D ฟลิปฟล็อป 2 ตัว ที่ขา D ของฟลิปฟล็อป จะต่ออยู่กับ $+V$ ทำให้ที่ขานี้เป็นลอจิก "สูง" และต่อขา SET ลงกราวด์ ส่วนของ CLR ต่อเข้ากับ C_1 โดยมี R_1 ต่ออยู่กับขา Q เอาต์พุต ดังนั้นในการเริ่มทำงานของวงจรนี้ ลอจิกที่ขา CLR จะเป็น "0" (เนื่องจาก V_c แรงดันคร่อม C_1) จะมีค่าเป็น 0 โวลต์ ขอให้ดูจังหวะการทำงานในรูปที่ 28 ข. เมื่อมีสัญญาณตรรกะเข้ามาทางขา CLK ซึ่งจะต้องเป็นพัลส์บวก จะทำให้ Q เปลี่ยนสถานะเป็นลอจิก "สูง" ในทันที และจะคงค้างอยู่เช่นนั้น แม้ว่าสัญญาณตรรกะจะหมดไปแล้ว เมื่อ Q เป็นลอจิก "สูง" ก็จะทำให้เกิดการอัดประจุเข้าสู่ C_1 ด้วยกระแสที่ผ่าน R_1 ดังนั้น V_c จะมีค่าสูงขึ้นแต่เมื่อ V_c มีค่าถึงระดับลอจิก "สูง" ก็จะเป็นการ CLEAR ฟลิปฟล็อป เนื่องจากขา CLR เป็นลอจิก "สูง" ทำให้ Q เปลี่ยนสภาวะลงมาเป็นลอจิก "ต่ำ" ดังเดิม




รูปที่ 28 วงจรโมโนสเตเบิลแบบไม่รับการกระตุ้นซ้ำโดยใช้ D-ฟลิปฟลอป และรูป ข. จังหวะการทำงาน

จะเห็นได้ว่า Q จะคงเป็นลอจิก "สูง" ในช่วงเวลาที่ถูกกำหนดด้วยค่าของ R1 และ C1 แต่เนื่องจากเมื่อ Q เป็นลอจิก "ต่ำ" แล้วนั้น C1 จะคายประจุออกผ่าน R1 เพื่อกลับสู่สภาวะปกติ ช่วงเวลาในการคายประจุนี้เท่ากับช่วงเวลาในการอัดประจุเช่นเดียวกัน ซึ่งหากมีสัญญาณทริกเข้ามาในช่วงที่คายประจุไม่หมด ก็จะทำให้การทำงานของวงจรผิดไป คือช่วงเวลาที่คงสภาวะเอาต์พุตเป็นลอจิก "สูง" นั้น จะสั้นลงกว่าเดิม

การลดช่วงเวลาของการคายประจุนี้ สามารถทำได้โดยการต่อไดโอด D1 เข้าไปในวงจรโดยคร่อม R1 ไว้ ดังแสดงไว้ในรูปที่ 6 ดังนั้นการคายประจุของ C1 จะผ่าน D1 แทน เนื่องจากมีความต้านทานน้อยกว่า R1 มาก เพราะเป็นการต่อแบบไบแอสตรง (Forward Bias) ให้แก่ไดโอดใน ขณะที่ Q เป็นลอจิก "ต่ำ" และ V_C มีค่ามากกว่า 0.6 โวลต์ จึงส่งผลให้ช่วงเวลาของการคายประจุนี้ลดลงกว่าเดิมมาก



รูปที่ 29 การต่อไดโอดเพื่อลดช่วงเวลาในการคายประจุของวงจรในรูปที่ 28 ก.




รูปที่ 30 การดัดแปลงวงจรในรูปที่ 28 ก. ให้เป็นโมโนสเตเบิลแบบรับการกระตุ้นซ้ำ

วงจรในรูปที่ 30 เป็นการดัดแปลงวงจรในรูปที่ 28 ให้เป็นแบบยอมรับการกระตุ้นซ้ำ ตามลักษณะของวงจรจะมีลักษณะคล้ายกับวงจรเดิมมากแต่มีการเพิ่มทรานซิสเตอร์ขึ้นอีก 1 ตัว โดยต่อพร้อม C1 หน้าที่คล้ายกับสวิตช์ในการคายประจุของ C1 เมื่อมีสัญญาณทริกบวกเข้ามาจะทำให้เอาต์พุต Q เป็นลอจิก "สูง" ในขณะเดียวกันนั้น (ช่วงความกว้างของสัญญาณทริก) ทรานซิสเตอร์ Q1 จะนำกระแส ซึ่งเสมือนกับว่าขาทั้งสองข้างของ C1 ถูกต่อเข้าด้วยกัน ซึ่งเป็นสภาวะการคายประจุ ดังนั้นในช่วงเวลานี้จะไม่มีกระแสไหลเข้าสู่ C1 แต่เมื่อสัญญาณทริกผ่านไปแล้ว Q1 จะหยุดนำกระแส จึงจะเริ่มการอัดประจุใหม่ การทำงานในช่วงนี้จะเหมือนกับวงจรเดิมตั้งนั้นเมื่อครบช่วงเวลา T เอาต์พุต Q จะเปลี่ยนกลับมาเป็นลอจิก "ต่ำ" ดังเดิม C1 ก็จะคายประจุผ่าน D1

แต่ถ้ายังไม่ครบช่วงเวลา T ดังกล่าว เกิดมีสัญญาณทริกเข้ามาอีกครั้งหนึ่งจะทำให้ Q1 นำกระแสซึ่งทำให้ C1 คายประจุออกผ่าน Q1 และเมื่อพัลส์ผ่านไป ก็จะเริ่มการอัดประจุใหม่อีกครั้งหนึ่ง ทำให้ช่วงเวลาของการค้างสภาวะลอจิก "สูง" นั้นยาวกว่าช่วงเวลา T การทำงานจึงเป็นลักษณะของ โมโนสเตเบิลแบบรับการกระตุ้นซ้ำนั่นเอง

ต่อไปจะขอกล่าวถึงการใช้อิซซีที่ถูกออกแบบมาให้ทำหน้าที่เป็นโมโนสเตเบิลโดยเฉพาะ ซึ่งมีทั้งแบบ CMOS และ TTL ในรูปที่ 31 แสดงถึงอิซซีแบบ CMOS เบอร์ 4047 ที่สามารถรับอินพุตได้ทั้งแบบ ขอบขาขึ้นและขาลง ทั้งยังเป็นได้ทั้งแบบรับการกระตุ้นซ้ำและแบบไม่รับในที่นี้จะขอแสดงถึงเฉพาะ แบบรับการกระตุ้นซ้ำและรับอินพุตแบบขอบขาขึ้นเท่านั้นโดยค่าของช่วงเวลา T สามารถหาได้จากสมการ $T = 2.48 \cdot R1 \cdot C1$




รูปที่ 31 การใช้ CMOS เบอร์ 4047 เป็นโมโนสเตเบิลแบบรับการกระตุ้นซ้ำ


ส่วนในรูปที่ 32 และ 33 แสดงถึงการใช้ TTL เบอร์ 74121 และ 74122 ตามลำดับโดยทั้งสองวงจร ถูกออกแบบให้เป็นแบบไม่รับการกระตุ้นซ้ำและรับอินพุตแบบขอบขาลง ซึ่งมีช่วงเวลา $T = 0.69 \cdot R1 \cdot C1$ ยกตัวอย่าง ต้องการช่วงเวลาเป็น 10 ไมโครวินาที และเลือกค่า $C1 = 0.001 \mu F$ ดังนั้นค่าของ $R1$ ที่ใช้คือ

$$\begin{aligned}
 R1 &= T/0.69C1 \\
 &= \frac{10 \cdot 10^{-6}}{0.69 \cdot 10^{-9}} \\
 &= 14,493 \Omega
 \end{aligned}$$

ดังนั้นจึงจำเป็นต้องใช้ตัวต้านทานที่มีตามท้องตลาดตามค่ามาตรฐานคือ 15 kΩ



รูปที่ 32 การใช้ TTL เบอร์ 74121 เป็นโมโนสเตเบิล



รูปที่ 33 การใช้ TTL เบอร์ 74122 เป็นโมโนสเตเบิล

ไอซีบันทึกเสียง ISD2590

อุปกรณ์ประเภทไอซีบันทึกเสียง เมื่อพิจารณาอย่างละเอียดแล้ว ISD2590 มีข้อแตกต่างจากไอซีบันทึกเสียงทั่วไปที่เด่นชัดคือ ระยะเวลาในการบันทึกนานกว่ามาก และไม่ต้องใช้อุปกรณ์เป็นภาคขยายเสียง ต่อร่วมภายนอกสามารถขับลำโพงได้โดยตรง ในส่วนของไมโครโฟนใช้ได้กับไดนามิกไมโครโฟน หรือคอนเดนเซอร์ไมโครโฟนก็ได้ ในรูปที่ 34 (ก) แสดงตัวถังบรรจุของ ISD2590 ในแบบ DIP/SOIC ส่วนในรูปที่ 34 (ข) เป็นตัวถังบรรจุแบบ TSOP สำหรับการใช้งานในแบบทั่วไปแล้วตัวถังบรรจุแบบ DIP/SOIC น่าจะใช้งานได้ง่ายกว่าแบบ TSOP

คุณสมบัติของ ISD2590

คุณสมบัติหลัก ๆ ที่สำคัญน่าจะครอบคลุมถึงความยุ่งยากต่าง ๆ ให้ง่ายและกระชับรัดในการใช้งานในตัวเดียว ดังคุณสมบัติของ ISD2590 ต่อไปนี้


- เพียงไอซีตัวเดียวก็สามารถบันทึกและเล่นกลับได้อย่างง่ายดาย
- ไม่มีอุปกรณ์ประเภทไอซีอื่น ๆ ประกอบร่วมภายนอก
- ไม่ต้องพัฒนาระบบอน์ชั่นเสริมเพื่อให้ใช้งานได้
- มีประสิทธิภาพในการบันทึกและเล่นกลับที่ให้เสียงได้เหมือนต้นกำเนิดเสียง
- ควบคุมการบันทึกและเล่นกลับด้วยสวิทช์หรือควบคุมด้วยไมโครคอนโทรลเลอร์
- ระยะเวลาในการบันทึกหรือเล่นกลับตั้งแต่ 45, 60, 75, และ 90 วินาที ตามแต่เบอร์ในตระกูล

ISD25XX


- ต่อкасดเคดกันได้โดยตรงเพื่อเพิ่มระยะเวลาให้ยาวมากขึ้น
- ปิดการทำงานอัตโนมัติเมื่อไม่มีการบันทึกหรือเล่นกลับนานเกินไป
- สามารถเก็บความจำไว้ได้นาน 100 ปี ไม่ต้องมีแบตเตอรี่สำรอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- วงรอบการบันทึก 100,000 ครั้ง
- มีวงจรถ่ายโอนข้อมูลจากหน่วยความจำในตัว
- สามารถโปรแกรมควบคุมการเล่นกลับเพียงอย่างเดียวเพื่อพัฒนารูปแบบการใช้งานได้



(ก) ตัวถังแบบ DIP,SOIC




(ข) ตัวถังแบบ TSOP

รูปที่ 34 ลักษณะการจัดขาใช้งานของ ISD2590

จากคุณสมบัติต่าง ๆ ที่รวมอยู่ในไอซีเพียงตัวเดียวจึงทำให้ง่ายแก่การใช้งาน ตั้งแต่วงจรขยายสัญญาณจากไมโครโฟนจนถึงหน่วยจัดเก็บข้อมูลที่ทำการบันทึกและขับออกลำโพง ก็ถูกรวมไว้ในไอซีเพียงตัวเดียว ในโหมดการบันทึกจะจัดเก็บข้อมูลต่าง ๆ ไว้ในหน่วยความจำที่เป็นเซลล์ แบบไม่ต้องการแรงดันสำรองเพื่อรักษาข้อมูลไม่ให้สูญหาย (Non-Volatile Memory Cells) สัญญาณเสียงที่อยู่ในรูปแบบของสัญญาณอะนาล็อก จะถูกบันทึกไว้ในหน่วยจัดเก็บความจำโดยตรง โดยอาศัยเทคโนโลยี DAST (Direct-Analog- Storage Technology) และการจัดเก็บความจำ ก็จัดเก็บในลักษณะที่เป็นสัญญาณอะนาล็อก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อยู่เช่นเดิม จึงทำให้การเล่นกลับสามารถให้สัญญาณเสียงที่เหมือนกับต้นกำเนิดเสียงมาก เพราะไม่มีกระบวนการเปลี่ยนสัญญาณอะนาลอกเป็นสัญญาณดิจิทัลเข้ามาเกี่ยวข้อง



รูปที่ 35 บล็อกไดอะแกรมภายในของไอซี

ในรูปที่ 35 เป็นรูปแสดงบล็อกไดอะแกรมภายในของ ISD2590 เมื่อพิจารณาบล็อกไดอะแกรมแล้วจะประกอบด้วย ส่วนของบล็อกแอดเดรสสับเฟรเมอร์และบล็อกส่วนรับการควบคุม นอกจากนี้ยังมี บล็อก-มัลติเพล็กซ์สัญญาณอินพุตของเพาเวอร์แอมป์ภายในไอซี เพื่อทำการเลือกที่จะขยายสัญญาณที่ถูกบันทึกเก็บไว้ หรือขยายสัญญาณจากภายนอกที่ขา AUX IN นอกจากนี้อัตราการทำงานของไอซีในตระกูล ISD25XX ก็แตกต่างกันดังจะแสดงข้อมูลทางด้าน การบันทึกสัญญาณของไอซีในตารางที่ 5

เบอร์ไอซี	ระยะเวลาบันทึก	การส่งสัญญาณทางอินพุต	ความถี่ที่ผ่านวงจรกรอง	ความถี่สัญญาณนาฬิกาภายใน
ISD2545	45 วินาที	10.6 กิโลเฮิร์ตซ์	4.5 กิโลเฮิร์ตซ์	1365.3 กิโลเฮิร์ตซ์
ISD2560	60 วินาที	8.0 กิโลเฮิร์ตซ์	3.4 กิโลเฮิร์ตซ์	1024 กิโลเฮิร์ตซ์
ISD2575	75 วินาที	6.4 กิโลเฮิร์ตซ์	2.7 กิโลเฮิร์ตซ์	819.2 กิโลเฮิร์ตซ์
ISD2590	90 วินาที	5.33 กิโลเฮิร์ตซ์	2.3 กิโลเฮิร์ตซ์	682.7 กิโลเฮิร์ตซ์

ตารางที่ 5 คุณสมบัติทางไฟฟ้าบางอย่างที่แตกต่างกันของไอซีในตระกูล ISD25XX

การทำงานเบื้องต้น

การทำงานเบื้องต้นนั้น ต้องทำความเข้าใจหรือทราบรายละเอียดของคุณสมบัติทางเทคนิคของไอซีนี้ ก่อนเสียก่อน ดังแสดงตารางคุณสมบัติทางเทคนิคหรือทางไฟฟ้าไว้ในตารางที่ 6 รายละเอียดในตารางนี้มีความสำคัญมากต่อการใช้ เป็นค่าอ้างอิงในการออกแบบใช้งาน และการทำงานเบื้องต้นในที่นี้จะกล่าวถึงหน้าที่การใช้งานของแต่ละขาทั้งหมด เพราะหากกล่าวถึงการทำงานรวมตาก็คือ ไอซีบันทึกเสียงนั้นคือการทำงาน แต่การทำงานของแต่ละขาและหน้าที่ของแต่ละขามีความสำคัญมากกว่า เพราะจะสามารถนำเอาไอซีไปใช้งานได้ อย่างถูกต้องและปลอดภัย

พารามิเตอร์	สัญลักษณ์	ค่า	หน่วย
แรงดันอินพุตด้านต่ำ "0"	V_{IL}	0.8	โวลต์
แรงดันอินพุตด้านสูง "1"	V_{IH}	2	โวลต์
แรงดันเอาต์พุตด้านต่ำ	V_{OL}	0.4	โวลต์
แรงดันเอาต์พุตด้านสูง	V_{OH}	$V_{CC} - 0.4$	โวลต์
แรงดันเอาต์พุตด้านสูงที่ขา /OVL	V_{OH1}	2.4	โวลต์
แรงดันเอาต์พุตด้านสูงที่ขา /EOM	V_{OH2}	$V_{CC} - 1.0$	โวลต์
กระแสของแรงดันไฟเลี้ยงที่ $V_{CC} = 5$ โวลต์	I_{CC}	25	มิลลิแอมป์
กระแสขณะสแตนด์บายที่ $V_{CC} = 5$ โวลต์	I_{SB}	1-10	ไมโครแอมป์
กระแสรั่วไหลทางอินพุต	I_{IL}	+1, -1	ไมโครแอมป์
อิมพีแดนซ์ของโหลดเอาต์พุต	R_{EXT}	16	โอห์ม
ความต้านทานอินพุตของปริแอมป์ไมโครโฟน	R_{MIC}	10	กิโลโอห์ม
ความต้านทานอินพุตของขาอินพุตภายนอก	R_{AUX}	10	กิโลโอห์ม
ความต้านทานอินพุตของขาอนาล็อก	$R_{ANA IN}$	3	กิโลโอห์ม
อัตราขยายของปริแอมป์ 1	A_{PRE1}	24	เดซิเบล
อัตราขยายของปริแอมป์ 2	A_{PRE2}	5	เดซิเบล
อัตราขยายของขา AUX (สัญญาณภายนอก)	A_{AUX}	1	โวลต์ต่อโวลต์
อัตราขยายของภาคขยายเอาต์พุตลำโพง	A_{AMP}	22	เดซิเบล
ความต้านทานเอาต์พุตของขา AGC	R_{AGC}	5	กิโลโอห์ม
แรงดันไฟเลี้ยงที่ตัวไอซีทั้งหมด	V_{CC}	5-7	โวลต์
อุณหภูมิขณะทำงาน	T_S	-65 - 150	กิโลโอห์ม

ตารางที่ 6 คุณสมบัติทางไฟฟ้าของ ISD2590

Address/Mode Input ($A_0 - A_9 / M_0 - M_9$) ขา 1-10 ขาแอดเดรสและโหมดอินพุตจะมีอยู่สองฟังก์ชันที่ขึ้นอยู่กับระดับของสอง MSB ของแอดเดรส ถ้าแอดเดรสใดแอดเดรสหนึ่งของสอง MSB เป็น "0" อินพุตก็จะมาปรากฏที่แอดเดรสบิตทั้งหมด และใช้เป็นแอดเดรสเริ่มต้นสำหรับวงรอบการบันทึก และเล่นกลับ และขาแอดเดรสจะเกิดการแลตช์ โดยขอบขาของพัลส์ที่ขา /CE และถ้า MSB₉ มีสถานะเป็น "1" ขาแอดเดรส/โหมดอินพุต จะมาขึ้นอยู่ที่โหมดบิตทั้งหมด และเกิดการแลตช์เมื่อพัลส์ขอบขาปรากฏที่ขา /CE

Auxiliary Input (AUX IN) ขา 11 จะเป็นขารับอินพุตจากภายนอกซึ่งเป็นการมัลติเพล็กซ์สัญญาณผ่านออกไปทางเอาต์พุตของวงจรรขยายภายใน และขับออกสู่ขาเอาต์พุตของลำโพงโดยขั้นตอนการทำงานนี้จะเกิดขึ้นเมื่อขา EC มีสถานะเป็น "1" วงรอบของการเล่นกลับก็จะสิ้นสุดลง หรือเมื่อสัญญาณที่บันทึกไว้ถูกเล่นกลับจนหมดสิ้นแล้วมีการต่อคาสเคด ISD2590 กันหลาย ๆ ตัว ขา AUX IN จะถูกใช้ต่อเข้ากับสัญญาณเล่นกลับที่ออกมาจากขาเอาต์พุตลำโพงของตัวก่อนหน้า หรือจากตัวอันดับแรก

Ground Input (V_{SSA}, V_{SSD}) ขา 12 และ 13 โดยคุณสมบัติของไอซีในตระกูล ISD25XX จะมีการแยกกันระหว่างกราวด์ของสัญญาณอะนาล็อก และกราวด์ของสัญญาณดิจิตอล ขากราวด์ทั้งสองนี้จะถูกต่อและปิดไว้ภายในตัวถังบรรจุของไอซี การใช้งานขากราวด์ทั้งสองนี้จะเลือกต่อกับกราวด์ของเพาเวอร์ซัพพลายในส่วนที่มีอิมพีแดนซ์ต่ำ เพื่อไม่ต้องการให้เกิดค่าแรงดันที่แตกต่างกันระหว่างกราวด์ทั้งสอง

Speaker Output (S_{p+}, S_{p-}) ขา 14 และ 15 เป็นขาเอาต์พุตต่อออกลำโพงในตระกูลของ ISD25XX นี้ จะมีวงจรขับสัญญาณความแตกต่างออกสู่ลำโพงซึ่งประกอบอยู่ในตัวไอซีเรียบร้อยแล้วโดยมีความสามารถในการขับลำโพงเอาต์พุตได้ 50 มิลลิวัตต์ ที่โหลดลำโพง 16 โอห์ม ขาต่อลำโพงเอาต์พุตทั้งสองนี้จะไม่ต่อขนานกันโดยตรงเด็ดขาดเมื่อต้องถูกใช้ต่อคาสเคดกันหลาย ๆ ตัว และไม่เหมาะในการต่อลำโพงขนานกันทางเอาต์พุตหลายตัว โดยเฉพาะในบางครั้งขาเอาต์พุตลำโพงสามารถต่อคาสเคดกับไอซีอีกตัวได้โดยตรง เพราะมีตัวเก็บประจุคัปปลิ่งอยู่ในเรียบร้อยแล้ว

Voltage Input (V_{CCA}, V_{CCD}) ขา 16 และ 28 เป็นขารับแรงดันที่จะต้องแยกกันต่างหากระหว่างขา รับแรงดันของวงจรรอะนาล็อกและดิจิตอลที่ประกอบอยู่ในตัวไอซีแล้ว ขารับแรงดันต้องการแรงดันไฟเลี้ยง +5 โวลต์ และต้องเป็นแรงดันไฟเลี้ยงที่มีสัญญาณรบกวนต่ำมาก

Microphone Input (MIC) ขา 17 จะรับสัญญาณอินพุตที่ผ่านเข้ามายังไมโครโฟน แล้วส่งผ่านสัญญาณเข้าสู่วงจรปริแอมป์ ที่ประกอบอยู่ในตัวไอซี ภายในประกอบด้วยวงจรควบคุมอัตราขยายอัตโนมัติ (AGC) โดยวงจรนี้จะทำหน้าที่ควบคุมอัตราขยายของวงจรปริแอมป์ ให้มีอัตราขยายอยู่ในช่วง -15 ถึง 24 เดซิเบล ไมโครโฟนภายนอกจะถูกคัปปลิ่งผ่านตัวเก็บประจุภายนอก ในลักษณะอนุกรมกับขา 17 นี้ค่าความจุของตัวเก็บประจุคัปปลิ่งจะกำหนดค่าโดยค่าหนึ่งถึงค่าความต้านทาน 10 กิโลโอห์ม ที่ต่ออยู่ภายในกับขา 17 ของไอซีเพื่อทำให้เกิดการคัทออฟที่ความถี่ต่ำ

Microphone Reference Input (MIC REF) ขา 18 จะต่อขา 18 นี้เข้ากับกราวด์อะนาล็อก (V_{SSA}) โดยมีตัวเก็บประจุต่ออนุกรมอยู่ก่อน เพื่อทำหน้าที่กำจัดสัญญาณรบกวนทางอินพุตขา 17 และเพื่อให้เกิดการชดเชยทางด้านสัญญาณรบกวนให้ต่ำกว่า 10 เดซิเบล

Automatic Gain Control Input (AGC) ขา 19 เป็นขาอินพุตเพื่อควบคุมการปรับอัตราขยายของปริแอมป์ไมโครโฟนทางด้านไดนามิก เพื่อให้เกิดความเหมาะสมกับระดับสัญญาณที่มีย่านกว้างมากของสัญญาณทางอินพุตจากไมโครโฟน และเพื่อให้ระดับสัญญาณที่ทำการบันทึกมีความผิดเพี้ยนน้อยที่สุด AGC นี้จะต้องต่อร่วมกับอุปกรณ์ RC เพื่อกำหนดค่าเวลาคงที่โดยมีค่าความต้านทานภายใน 5 กิโลโอห์ม และจะต่อร่วมกับตัวเก็บประจุภายนอกอีกหนึ่งตัวผ่านลงกราวด์อะนาล็อกค่าที่เหมาะสมซึ่งครั้งกำหนดไว้ที่ค่าความต้านทาน 470 กิโลโอห์ม และตัวเก็บประจุ 4.7 ไมโครฟารัด

Analog Input (ANA IN) ขา 20 จะรับสัญญาณที่ผ่านวงจรปริแอมป์ออกมากทางขา 21 โดยผ่านตัวเก็บประจุคัปปลิงภายนอกคัปปลิงสัญญาณเข้าที่ขา 20 นี้เพื่อผ่านสัญญาณเข้าไปทำการบันทึกไว้ภายในตัวไอซี ตัวเก็บประจุคัปปลิงภายนอกนี้จะต้องสัมพันธ์กันกับค่าความต้านทานภายในค่า 3 กิโลโอห์ม ซึ่งเป็นอินพุตอิมพีแดนซ์ เพื่อที่จะทำให้เป็นวงจรรองความถี่ต่ำแบบคัตออฟ

Analog Output (ANA OUT) ขา 21 เป็นขาเอาต์พุตของวงจรปริแอมป์ขยายสัญญาณจากไมโครโฟนที่ได้รับการควบคุมอัตราขยายจากวงจร AGC ภายในแล้ว

Overflow Output (OVF) ขา 22 สัญญาณพัลส์ "0" จะปรากฏออกมาทางขาเอาต์พุตนี้เพื่อเป็นการแสดงว่าสิ้นสุดการเล่นกลับหรือหน่วยความจำภายในตัวไอซี ได้ถูกอ่านออกมาหมดแล้วและจะแสดงเป็นสถานะหยุดการเล่นกลับ พัลส์เอาต์พุตจากขา /OVF นี้จะจ่ายให้กับขา /CE อินพุต จนกว่าขา PD จะได้รับพัลส์เพื่อทำการรีเซต และเริ่มวงรอบการเล่นกลับใหม่อีกครั้ง พัลส์ที่ขา /OVF นี้สามารถใช้เริ่มต้นการทำงานของ ISD2500 ในตัวถัดไปได้ เมื่อถูกต่อคาสเคดกันอยู่หลายตัว

Chip Enable Input (/CE) ขา 23 /CE จะต้องได้รับสัญญาณพัลส์ "0" เพื่อทำให้เกิดการเปลี่ยนแปลงระหว่างการเล่นกลับและการบันทึก ที่ขาแอดเดรสอินพุตและขา P/R อินพุตจะถูกแลตซ์จากพัลส์ขอบขาลงของพัลส์ที่ขา CE

Power Down Input (PD) ขา 24 ในขณะที่ไม่มีการบันทึกหรือเล่นกลับที่ขา PD จะมีสถานะเป็น "1" ก็จะเป็นการรักษาระดับการสิ้นเปลืองพลังงานในระดับต่ำมาก ๆ แต่เมื่อขา /OVF มีสถานะเป็น "0" ที่แสดงถึงการเล่นกลับสิ้นสุดลงปรากฏขึ้น ขา PD ปกติจะเป็น "1" อยู่ในขณะนั้นก็จะถูกรีเซตและจะเริ่มกระบวนการบันทึกหรือเล่นกลับใหม่อีกครั้ง

End - Of - Message / RUN Output (/EOM) ขา 25 เป็นส่วนของอุปกรณ์ Non - Volatile ภายในตัวไอซีที่จะใช้กำหนดหรือระบุการสิ้นสุดของการเก็บข้อมูลที่ทำการบันทึก ขา /EOM นี้จะให้เอาต์พุตออกมาเป็น "0" เมื่อข้อมูลที่ถูกรับบันทึกอยู่ถูกเล่นกลับออกมาหมดแล้ว


External Clock Input (XCLK) ขา 26 เป็นขารับสัญญาณนาฬิกาภายนอก เพื่อกำหนดค่าความถี่ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของสัญญาณนาฬิกาในการลุ่มสัญญาณ แต่โดยปกติได้ระบุไว้ว่าการลุ่มสัญญาณนาฬิกาถูกกำหนดไว้ภายในแล้ว ซึ่งจะไม่ขึ้นอยู่กั้กับอุณหภูมิภายนอกหรือย่านแรงดันไฟเลี้ยงที่ไม่คงที่ การใช้งานโดยปกติแล้วจะต่อขา 25 นี้เข้ากับกราวด์ของไฟเลี้ยง

Playback/Record Input (P/R) ขา 27 เมื่อขาอินพุตควบคุมการเล่นกลับและบันทึก ได้รับพัลส์ "1" จะเป็นวงรอบของการเล่นกลับ และถ้าเป็นพัลส์ "0" จะเป็นการเลือกวงรอบการบันทึก ถ้าหากได้รับพัลส์ที่ชอบ ขาลงของขา /CE จะเป็นการแลตซ์อินพุตที่ขา P/R

วงจรการใช้งาน

วงจรการใช้งานใช้งานแสดงไว้ในรูปที่ 36 จะสังเกตเห็นว่าวงจรมีความเรียบง่ายและวงจรประกอบรวมน้อยมาก สังเกตวงจร นับตั้งแต่ลำโพงที่สามารถต่อได้โดยตรงกับไอซีเลย ไมโครโฟนนั้นหากใช้แบบไดนามิกไมโครโฟนก็สามารถต่อเข้ากับอินพุตไมโครโฟนหรือไอซีได้โดยตรงหากเป็นแบบคอนเดนเซอร์ไมโครโฟนจะต้องมีการไบแอสค่าแรงดันให้กับไมโครโฟนอย่างเหมาะสม ส่วนการประยุกต์ใช้งานร่วมกับระบบไมโครคอนโทรลเลอร์และการพัฒนาโปรแกรมเพื่อควบคุมผ่านไมโครคอนโทรลเลอร์ก็สามารถที่จะทำให้ไอซี ISD2590 ทำการบันทึกและเล่นกลับได้หลากหลายของฟังก์ชันการทำงาน ขึ้นกับความสามารถและประสิทธิภาพของโปรแกรมการควบคุม




รูปที่ 36 วงจรประยุกต์ใช้งานของ ISD2590

อุปกรณ์เชื่อมโยงทางแสง

การเชื่อมโยงทางแสง (Optocoupler) สามารถใช้ในงานที่ต้องการแยกระบบไฟฟ้าของทั้งสองวงจรออกจากกัน เช่น เมื่อใช้เอาต์พุตที่เป็นแรงดันต่ำของวงจรทางดิจิตอลไปควบคุมการทำงานของมอเตอร์ไฟสลับ ทั้งนี้เนื่องจากวงจรทางด้านดิจิตอล ไม่สามารถส่งเอาต์พุตออกเป็นแรงดันไฟกระแสสลับได้ นอกจากนี้กระแสไฟสลับที่เหนี่ยวนำขึ้นในวงจรทางด้านดิจิตอลนั้นสามารถทำให้เกิดข้อยุ่งยากต่าง ๆ ได้ ดังนั้นมอเตอร์และวงจรทางด้านดิจิตอลจึงต้องแยกจากกันทางไฟฟ้า ซึ่งเป็นหน้าที่หลักของตัวเชื่อมโยงทางแสง ที่สำคัญตัวเชื่อมโยงทางแสง อาจจะถูกนำไปใช้ในงานซึ่งเอาต์พุตที่มีแรงดันสูงของอุปกรณ์ที่ใช้ตรวจวัดถูกป้อนเข้าสู่วงจรควบคุมที่ใช้ไมโครโปรเซสเซอร์ ในการควบคุมการเริ่มต้นและสิ้นสุดของการทำงาน

พื้นฐานของตัวเชื่อมโยงทางแสง

ตัวเชื่อมโยงทางแสง หรือตัวแยกโดยใช้แสง (Optoisolator) เป็นอุปกรณ์เดี่ยวที่ประกอบด้วยแหล่งกำเนิดแสง และตัวตรวจจับแสง โดยที่ทั้งสองชิ้นส่วนนี้แยกจากกันโดยมีฉนวนที่โปร่งใสกั้นกลางและชิ้นส่วนทั้งหมดจะถูกบรรจุอยู่ในตัวถังทึบแสง แหล่งกำเนิดแสงสำหรับตัวเชื่อมโยงทางแสงส่วนมากแล้วจะใช้ไดโอดเปล่งแสงอินฟราเรด (Infrared emitting diode) ที่ทำจากสารแกเลียม อาร์เซไนด์ (Gallium Arsenide : GaAs) ส่วนตัวตรวจจับหรืออุปกรณ์ภาคเอาต์พุตนั้น อาจจะเป็นโฟโตทรานซิสเตอร์, โฟโตไดโอด, สวิตช์สองทิศทางซึ่งทำงานเมื่อมีแสงมากระตุ้นและเฮสซิชอร์ที่ถูกกระตุ้นด้วยแสง ในรูปที่ 37 ได้แสดงให้เห็นถึงสัญลักษณ์ของวงจรชนิดต่าง ๆ สัญลักษณ์จะถูกส่งระหว่างชิ้นส่วนทั้งสองชิ้น ที่แยกจากกันทางไฟฟ้าโดยอยู่ในรูปของสัญญาณแสง โดยที่ชิ้นส่วนทั้งสองนี้ไม่สามารถสลับหน้าที่กันได้และมีการเชื่อมโยงทางไฟฟ้าระหว่างชิ้นส่วนทั้งสองนี้ สัญลักษณ์ที่ถูกส่งผ่านจึงมีได้ในทิศทางเดียวเท่านั้น



รูป ก. เอาต์พุตเป็นโฟโตทรานซิสเตอร์

รูป ข. เอาต์พุตเป็นโฟโตไดโอด


รูป ค. เอาต์พุตเป็นสวิตช์สองทิศทางเมื่อมีแสงมากระตุ้น

รูป ง. เอาต์พุตเป็นเฮสซิชอร์ที่ถูกกระตุ้นด้วยแสง

รูปที่ 37 ตัวเชื่อมโยงทางแสงแบบต่าง ๆ

คุณสมบัติต่าง ๆ

เนื่องจากเราสนใจเฉพาะวงจรความถี่ต่ำ จึงจำกัดวงเฉพาะตัวแปรทางด้านไฟฟ้ากระแสตรง ของอุปกรณ์เหล่านี้ ตัวแปรทางด้านไฟฟ้ากระแสตรงสามารถแบ่งออกเป็นอินพุต เอาต์พุต และอัตราส่วนของการส่งผ่านกระแส (Current transfer ratio) อัตราส่วนของการส่งผ่านกระแส เป็นอัตราส่วนระหว่างกระแสอินพุตต่อกระแสเอาต์พุตของตัวเชื่อมโยงทางแสง หรือเรียกว่าไบแอส ส่วนใหญ่จะแทนด้วยตัวอักษรกรีก คือ อีต้า (η) ซึ่งค่านี้จะขึ้นอยู่กับประสิทธิภาพของไดโอดเปล่งแสงอินฟราเรด และช่องว่างระหว่างชิ้นส่วนของอินพุต และเอาต์พุต โดยที่พื้นที่ความไว (Sensitivity) และอัตราขยายของตัวตรวจวัดก็มีบทบาทที่สำคัญเช่นกัน ตัวแปรอินพุตทางด้านไฟฟ้ากระแสตรง ซึ่งเป็นตัวกำหนดตัวแปรทางด้านไฟฟ้าของไดโอดเปล่งแสงอินฟราเรด ได้แก่กระแสของไดโอดเมื่อได้รับไบแอสตรง (I_D) แรงดันตกคร่อมไดโอดเมื่อได้รับไบแอสตรง (V_D) และแรงดันสูงสุดที่ทนได้ เมื่อได้รับไบแอสกลับ (V_R) ดังแสดงในรูปที่ 38



รูปที่ 38 ชิ้นส่วนอินพุตของตัวเชื่อมโยงทางแสงโดยส่วนใหญ่เป็นไดโอดเปล่งแสงอินฟราเรดทำมาจากสารกึ่งตัวนำแอสซีมโทริค (GaAs)

เนื่องจากตัวแปรเอาต์พุตทางด้านไฟฟ้ากระแสตรง และตัวแปรส่งถ่าย (Transfer parameter) นั้นจะแตกต่างกัน โดยขึ้นอยู่กับชนิดของชิ้นส่วนที่เป็นตัวตรวจวัดที่ใช้ในตัวเชื่อมโยงทางแสง ตัวเชื่อมโยงทางแสงที่ใช้โฟโตรีซิสเตอร์ และโฟโตรีดาร์ริงตันนั้นมีหลักการทํางานเหมือนกัน รอยต่อระหว่างคอลเลคเตอร์ กับขาเบสถูกทำให้กว้างขึ้นแสงที่ตกกระทบรอยต่อจะทำให้เกิดคู่อิเล็กตรอนและโฮลขึ้นมา เกิดการนำกระแสได้ตัวแปรสำหรับตัวเชื่อมโยงทางแสงชนิดโฟโตรีดาร์ริงตัน และโฟโตรีซิสเตอร์ มีดังนี้

- I_C : เป็นกระแสสูงที่สุดที่ไหลต่อเนื่องผ่านคอลเลคเตอร์ (เอาต์พุต)
- $V_{(BR)CEO}$: เป็นแรงดันพังทลายสูงสุด จากขาคอลเลคเตอร์ไปยังขาเบส
- $V_{(BR)CEO}$: เป็นแรงดันพังทลายสูงสุด จากขาคอลเลคเตอร์ไปยังขาอีมิเตอร์
- $V_{(BR)ECO}$: เป็นแรงดันพังทลายสูงสุด จากขาอีมิเตอร์ไปยังขาคอลเลคเตอร์

ตัวเชื่อมโยงทางแสงที่ใช้สวิทช์สองทิศทางซึ่งทำงานเมื่อมีแสงมากกระตุ้นเป็นภาคเอาต์พุตนั้น ถูกออกแบบมาสำหรับใช้ในงานซึ่งต้องการการแยกการทริก หรือกระตุ้นตัวไดรแอด การแยกการสวิทช์ทางด้านไฟฟ้า กระแสลับที่มีขนาดกระแสต่ำ และการแยกกันทางไฟฟ้ามีค่าสูง สำหรับอุปกรณ์ชนิดนี้มีตัวแปรที่สำคัญดังนี้

$I_{T(RMS)}$: เป็นค่ากระแสอาร์เอ็มเอสสูงสุดขณะอยู่ในสถานะที่ทำงาน (On State)

V_{DRM} : เป็นค่าแรงดันซ้ำ ๆ ระหว่างซิวเอาต์พุตเมื่ออยู่ในสถานะหยุดทำงาน (Repetitive Off-State Output Terminal Voltage)

I_{TM} : เป็นแรงดันยอดสูงสุด (Peak voltage) เมื่ออยู่ในสถานะที่ทำงาน

ตัวเชื่อมโยงทางแสงที่ใช้เอเล็คโตร์ ที่ถูกกระตุ้นด้วยแสงนั้น ถูกออกแบบมาสำหรับใช้ในงานที่ต้องการการแยกกันทางไฟฟ้าที่มีค่าสูงระหว่างวงจรด้านแรงดันต่ำ ซึ่งใช้ไอซี และทางด้านไฟฟ้ากระแสลับแรงดันสูง ตัวแปรที่สำคัญสำหรับอุปกรณ์ที่ใช้เอเล็คโตร์ ที่ถูกกระตุ้นด้วยแสง มีดังนี้

$I_{T(RMS)}$: เป็นค่ากระแสอาร์เอ็มเอสสูงสุดเมื่ออยู่ในสถานะที่ทำงาน

V_{DRM} : เป็นค่าแรงดันซ้ำ ๆ ระหว่างซิวเอาต์พุตเมื่ออยู่ในสถานะหยุดทำงาน

V_{RM} : เป็นค่าแรงดันย้อนกลับสูงสุด

ตัวแปรของการส่งผ่านของตัวเชื่อมโยงทางแสงนั้น เป็นการวัดอัตราส่วนของการส่งกระแสระหว่างชิ้นส่วนอินพุต และเอาต์พุตสำหรับตัวเชื่อมโยงทางแสงที่ใช้ไฟโอดีทรานซิสเตอร์และไฟโอดีคาร์ลิงตันนั้นมีค่าตัวแปรที่สำคัญคือ

C_{TR} : เป็นอัตราส่วนต่ำสุดระหว่างกระแสเอาต์พุตของคอลเลคเตอร์สูงสุดต่อกระแสไดโอดที่ค่า V_{CE} และ I_F ที่กำหนด

$V_{CE(sat)}$: เป็นแรงดันอิ่มตัวระหว่างขาคอลเลคเตอร์และขาอีมีตเตอร์

สำหรับตัวเชื่อมโยงทางแสงที่ใช้สวิทช์สองทิศทาง ซึ่งทำงานเมื่อมีแสงมากกระตุ้นและแบบที่ใช้เอเล็คโตร์ นั้นมีตัวแปรที่สำคัญ ดังนี้

I_{PT} : เป็นค่ากระแสกระตุ้นไดโอดเปล่งแสงอินฟราเรดสูงสุด ซึ่งต้องการใช้เพื่อคงสถานะให้เอาต์พุตค้างไว้


I_H : เป็นค่ากระแสยึด (Holding current) ซึ่งต้องการสำหรับเอาต์พุตเพื่อที่จะยังคงสถานะค้างเอาไว้ คุณสมบัติต่าง ๆ สำหรับตัวเชื่อมโยงทางแสงสามชนิด คือ เบอร์ 4N33, 4N26 และ MOC 3010 ได้แสดงในตารางที่ 7 ตารางที่ 8 และตารางที่ 9 ตามลำดับ

		ค่าต่ำสุด	ค่าปกติ	ค่าสูงสุด	หน่วย
อินพุต	I_F			80	มิลลิแอมป์
	$V_F(I_F = 10 \text{ mA})$		1.2	1.5	โวลต์
	V_R			3	โวลต์
เอาต์พุต	I_C	30		100	มิลลิแอมป์
	$V_{(BR)CBO}$	30			โวลต์
	$V_{(BR)CEO}$	30			โวลต์
	$V_{(BR)ECO}$	5			โวลต์
ตัวแปร เชื่อมโยง	$I_C(I_F = 10 \text{ mA}, V_{CE} = 10 \text{ V})$	50			มิลลิแอมป์
	$V_{CE(sat)}(I_F = 8 \text{ mA}, I_C = 2 \text{ mA})$			1.0	โวลต์

ตารางที่ 7 คุณสมบัติของเบอร์ 4N33

วงจรเปลี่ยนระดับแรงดัน

เมื่อต้องการให้วงจรทางด้านดิจิทัลอรับสัญญาณอินพุตจากอุปกรณ์ภายนอก ซึ่งมีค่าแรงดันสูงจึงจำเป็นต้องเปลี่ยนระดับแรงดันของสัญญาณให้อยู่ในระดับลอจิก 5 โวลต์ ถ้าสัญญาณอินพุตเป็นสัญญาณไฟตรงก็สามารถที่จะเชื่อมต่อกับวงจรลอจิก ได้โดยใช้ตัวเชื่อมโยงทางแสง โดยไม่ต้องเกี่ยวข้องกับทางไฟฟ้าระหว่างวงจรทั้งสองส่วน (วงจรทั้งสองจะไม่ใช่สายกราวด์ร่วมกัน) ประโยชน์ของการแยกวงจรทั้งสองออกจากกันก็คือสัญญาณรบกวนใด ๆ หรือแรงดันที่เป็นยอดแหลม (Spike Voltage) ที่เกิดจากสายกราวด์ของวงจรภายนอก จะไม่เข้าไปเกิดขึ้นในสายกราวด์ของวงจรลอจิกเลย นอกจากนี้ตัวเชื่อมโยงทางแสงยังสามารถใช้เพื่อเปลี่ยนสัญญาณไฟกลับ เป็นระดับสัญญาณลอจิก 5 โวลต์ได้ ในขณะเดียวกันก็จะแยกวงจรลอจิกออกแรงดันไฟกระแสสลับที่มีค่าสูงด้วย



ในรูปที่ 39 แสดงถึงการใช้งานของตัวเชื่อมโยงทางแสง ซึ่งอินพุตเป็นไฟตรงแรงดัน 12 โวลต์จะถูกเปลี่ยนให้อยู่ในระดับลอจิก 5 โวลต์ จะเห็นว่าในวงจรใช้ตัวเชื่อมโยงทางแสงเบอร์ 4N33 เมื่ออินพุตมีค่าแรงดันเป็น 12 โวลต์ จะทำให้เอาต์พุตของตัวเชื่อมโยงทางแสงเป็นระดับลอจิก "1" ในขณะเดียวกันสัญญาณรบกวนที่มีลักษณะเหมือนกัน (Common-mode noise) จะถูกกำจัดไปโดยไดโอดที่อินพุตของตัวเชื่อมโยงทางแสง เมื่อสัญญาณขนาด 12 โวลต์ถูกป้อนเข้าสู่อินพุตของตัวเชื่อมโยงทางแสงจะเกิดกระแสไหลผ่าน R_1 และไดโอดเปล่งแสงอินฟราเรด กระแสที่เกิดขึ้นจะไปทำให้ไดโอดเปล่งแสงอินฟราเรดสว่างขึ้น และแสงที่เกิดขึ้นจะไปตกกระทบรอยต่อระหว่างคอลเลคเตอร์และเบสของไฟโอดีคาร์ลิงตันทำให้มันทำงานขึ้นมา สาเหตุที่ใช้เอาต์พุตเป็นไฟโอดีคาร์ลิงตันก็เนื่องจากมีค่าอัตราการส่งผ่านกระแสสูงสุดทำให้มีกระแสเพียงพอไหลผ่านตัวต้านทาน R_2 เพื่อให้เกิดแรงดันที่เอาต์พุต อยู่ในระดับลอจิก "1" โดยที่สัญญาณเอาต์พุตนี้สามารถใช้ขับอินพุตของลอจิกเกทต่าง ๆ ได้ เมื่อนำเอาแรงดัน 12 โวลต์ออกจะทำให้ไฟโอดีคาร์ลิงตันหยุดทำงาน และ R_2 จะดึงเอาต์พุตให้มีค่าเป็น "0" ในวงจรสวิตซ์ที่มีความเร็วต่ำ ขาเบสที่เป็นอินพุตของไฟโอดีคาร์ลิงตันและไฟโอดีทรานซิสเตอร์ปกติแล้วจะไม่ได้ต่อใช้งาน อย่างไรก็ตาม สำหรับวงจรที่ต้องการความเร็วสูงจะใช้ขาเบส ที่เป็นเอาต์พุตนี้เพื่อเพิ่มความเร็วของการสวิตซ์ สำหรับอินพุตที่เป็นระดับสัญญาณไฟกระแสตรงที่หลายระดับค่าแรงดัน ค่าของ R_2 ถูกกำหนดด้วยตัวแปรอินพุตของวงจรถลอจิกเกทที่จะป้อนเข้าไป ค่าของ R_2 หาได้โดย

$$R_2 < (V_{II}/I_{II})$$

โดยที่ V_{II} เป็นค่าแรงดันของเกทเมื่อระดับแรงดันอินพุตอยู่ในลอจิก "0" และ I_{II} เป็นกระแสเกทเมื่ออินพุตอยู่ในลอจิก "0" เช่นกัน

ค่าของ R_1 หาได้จากการหากระแสคอลเลคเตอร์ (I_C) ก่อน

$$I_C = (V_{TH}/R_2)$$

โดยที่ V_{TH} เป็นระดับแรงดันอินพุตลอจิก "1" เพื่อป้อนเข้าสู่เกท และ R_2 เป็นค่าความต้านทานมีหน่วยเป็นโอห์ม ขึ้นต่อไปก็หาค่าของกระแสของไดโอดเมื่อได้รับไบแอสตรง (I_F)

$$I_F = (I_C/\eta)$$

เมื่อ η เป็นค่าอัตราการส่งผ่าน กระแสของตัวเชื่อมโยงทางแสง สามารถหาได้จากตารางแสดงคุณสมบัติของตัวเชื่อมโยงทางแสงนั้น ๆ ดังในตารางที่ 7 โดยดูจากหัวข้อ I_C ในช่องตัวแปรเชื่อมโยง จะได้ว่า

$$\eta = (I_C/I_F) = (50/10) = 5$$

ดังนั้น จะหาค่า I_F ได้และจะได้ค่าของ R_1 โดยได้จาก

$$R_1 = (V_{IN} - V_F) / (I_F)$$

ตัวอย่าง จงคำนวณหาค่า R_1 และ R_2 ในวงจรรูปที่ 39 โดยสมมติว่าไปต่อกับลอจิกเกทตระกูล 7400 สำหรับเกทตระกูลนี้ มีค่าตัวแปรอินพุตคือ $V_{II} = 0.8$ โวลต์, $V_{TH} = -1.6$ มิลลิแอมป์ ดังนั้นจะหาค่า R_2 ได้จาก

$$R_2 < (V_{II}/I_F) = (0.8)/(1.6 \times 10^{-3}) < 500 \Omega$$

เลือกค่าของ R_2 เป็นค่าของตัวต้านทานที่มีค่ามาตรฐานใกล้เคียง โดยที่มีค่าน้อยกว่า 500 โอห์มซึ่งเท่ากับ 470 โอห์ม เมื่อหาค่า R_2 ได้แล้ว จะใช้ค่า R_2 นี้ ในการหาค่ากระแสคอลเลคเตอร์ได้ดังนี้

$$I_C = (V_{in}/R_2) = 2/470 = 4.3 \text{ mA}$$

เมื่อระดับแรงดันอินพุตลอจิก "1" เท่ากับ 2 โวลต์ และค่า R_2 เท่ากับ 470 โอห์ม ค่าของ I_F หาได้จาก


$$I_F = (I_C/n) = 4.3/5.0 = 1\text{mA}$$

ในตารางที่ 7 ที่ค่า I_F ในช่องอินพุต และ I_C ในช่องเอาต์พุต ค่าทั้งสองตัวนี้จะต้องไม่เกินอัตราสูงสุดของเบอร์ 4N33

ค่าของ R_1 หาได้จาก

$$R_1 = (V_{in} - V_F) / (I_F) = (12 - 1.2) / (1 \times 10^{-3}) = 10.8 \text{ } \Omega$$

ค่าของตัวต้านทานทั่วไปที่มีใกล้เคียงที่สุดกับที่คำนวณได้คือ 10 กิโลโอห์ม โดยการลดค่าของ R_1 จะเป็นการเพิ่มผลของการถ่วง (Loading Effect) สัญญาณจากแหล่งกำเนิด และลดค่าประสิทธิภาพของการส่งผ่าน ตัวอย่าง ในวงจรคล้ายกันเมื่อเลือกค่า R_1 ที่ให้ค่ากระแส I_F เท่ากับ 20 มิลลิแอมป์อัตราส่วนของการส่งผ่านกระแสจะเหลือ เพียง 46%



รูปที่ 40 ขาเบสของตัวเชื่อมโยงทางแสงเบอร์ 4N26 ใช้ต่อเพื่อเพิ่มความเร็วของการสวิตช์

วงจรในรูปที่ 40 จะเปลี่ยนอินพุตขนาดแรงดัน 24 โวลต์ ไปเป็นเอาต์พุตขนาด 5 โวลต์ ที่มีขั้วกลับกัน(Invert) ซึ่งหมายความว่า เมื่ออินพุตมีค่าสูงจะทำให้เอาต์พุตมีค่าต่ำ เมื่อป้อนสัญญาณขนาด 24 โวลต์ เข้าไปจะเกิดกระแสไหลผ่านไดโอดเปล่งแสงอินฟราเรด แสงที่เปล่งออกมาจะไปตกกระทบกับโฟโตทรานซิสเตอร์ทำให้เกิดการนำกระแสขึ้น เนื่องจากเอาต์พุตนั้นต่อมาจากขาคอลเลคเตอร์ จึงได้เป็นค่าแรงดันระดับลอจิก "0" เมื่อต่อไปเข้าอินพุตของลอจิก เมื่อนำสัญญาณอินพุตออกไปจะทำให้โฟโตทรานซิสเตอร์ที่ยุคนำกระแสและ R_2 จะดึง

ให้เอาต์พุตเป็นลอจิก "1" การใช้ตัวเชื่อมโยงทางแสงเบอร์ 4N33 ก็เนื่องจากมีค่าแรงดัน อิมิตวาระหว่างขาคอลเลกเตอร์และอิมิตเตอร์ ($V_{CE(SET)}$) ค่า ในตารางที่ 8 จะแสดงให้เห็นคุณสมบัติต่าง ๆ ของเบอร์ 4N26

		ค่าต่ำสุด	ค่าปกติ	ค่าสูงสุด	หน่วย
อินพุต	I_F			80	มิลลิแอมป์
	$V_F(I_F = 10 \text{ mA})$		1.1	1.5	โวลต์
	V_R			3	โวลต์
เอาต์พุต	I_C			100	มิลลิแอมป์
	$V_{(BR)CBO}$	70			โวลต์
	$V_{(BR)CEO}$	30			โวลต์
	$V_{(BR)ECO}$	7			โวลต์
ตัวแปรเชื่อมโยง	CTR ($I_F = 10 \text{ mA}, V_{CE} = 10 \text{ V}$)	20			เปอร์เซ็นต์
	$V_{CE(SET)}$ ($I_F = 50 \text{ mA}, I_C = 2 \text{ mA}$)		0.1	0.5	โวลต์

ตารางที่ 8 คุณสมบัติของเบอร์ 4N26

ค่าความต้านทาน R_2 ไม่ได้จำเพาะเจาะจง ส่วนค่าของ R_1 ที่กำหนดมาสำหรับอินพุตที่มีระดับแรงดันใด ๆ หาได้จาก

$$R_1 = (V_{IN} - V_F) / (I_F)$$

เมื่อ

$$I_F = \{ [(V_{CC} - V_{CE(SET)}) / (R_2) - I_{IL}] / \eta \}$$


ค่าของ I_F จะเป็นตัวรับประกันว่าตัวโฟโต้ทรานซิสเตอร์ จะเกิดการอิมิตวาระขึ้น ค่าของ R_1 เมื่ออินพุตมีแรงดัน 24 โวลต์เท่านั้น สามารถหาได้ง่าย สมมติว่าเกทที่จะนำไปขับเป็นไอซีทีที่แอลตราบูล 7400 เนื่องจาก R_2 มีค่า 10 กิโลโอห์ม และเกทต้องการกระแสอินพุต I_{IL} เท่ากับ -1.6 มิลลิแอมป์ ดังนั้น

$$I_F = \{ [(5 - 0.4)/(10,000) + 0.0016] / 0.20 \} = 10 \text{ mA}$$

เมื่อได้ค่า I_F แล้วสามารถคำนวณ ทค่า R_1 ได้

$$R_1 = (24 - 1.1)/(10 \times 10^{-3}) = 2.3 \text{ K}\Omega$$

ค่ามาตรฐานที่มีใกล้เคียง คือ 2.2 K Ω




รูปที่ 41 วงจรไม่กลับสัญญาณซึ่งใช้เปลี่ยนแรงดันไฟสลับ 117 โวลต์ มาเป็นระดับลอจิก 5 โวลต์

วงจรไม่กลับสัญญาณ (Non-Inverting Circuit) ซึ่งจะเปลี่ยนสัญญาณไฟสลับขนาด 117 โวลต์ให้เป็นระดับลอจิก 5 โวลต์ แสดงให้เห็นในรูปที่ 41 เมื่อมีอินพุตขนาด 117 โวลต์เข้าไป จะเกิดกระแสไหลผ่านไดโอดเปล่งแสงอินฟราเรดในช่วงครึ่งไซเคิลบวก และผ่านไดโอด D_1 ในช่วงครึ่งไซเคิลลบ นอกจากนี้ D_1 ยังทำหน้าที่ จำกัดแรงดันไบแอสกลับ (V_{BE}) ไม่ให้เกิน 0.7 โวลต์อีกด้วย ในระหว่างครึ่งไซเคิลบวกนั้น ไฟโอดีอาร์ลิงตันจะนำกระแส ซึ่งทำให้เกิดแรงดันไฟตรง แบบกระแสเพิ่มตกคร่อม R_2 ซึ่งจะถูกกรองให้เรียบโดยตัวเก็บประจุ C_1 แรงดันที่ตกคร่อม C_1 จะทำให้อินพุตของเกทมีค่าสูง และเมื่ออินพุตไฟสลับถูกนำออกไป ไฟโอดีอาร์ลิงตันจะหยุดนำกระแส แรงดันที่ตกคร่อม C_1 จะตกลงไปเนื่องจากตัวเก็บประจุจะคายประจุผ่าน R_2 ตอนนี้ R_2 จะดึงให้อินพุตของเกทมีค่าต่ำ


การนำไปใช้ควบคุมหลอด

เมื่อทำการเชื่อมต่อวงจรลอจิกเข้ากับอุปกรณ์ภายนอก เอาต์พุตของลอจิกเกทต้องนำไปใช้ควบคุมหลอดที่เป็นไฟสลับ 117 โวลต์อยู่บ่อย ๆ วงจรที่ใช้มีอยู่ในรูปที่ 42 สามารถนำไปใช้งานได้ อย่างไรก็ตามที่มีหลายวงจรซึ่งมีความต้องการที่จะให้ออกแบบ โดยไม่ต้องมีรีเลย์เข้ามาเกี่ยวข้องด้วย




รูปที่ 42 รีเลย์สามารถใช้ในการเชื่อมต่อลอจิกเกทเข้ากับวงจรมอเตอร์

ตัวเชื่อมโยงทางแสง แสดงในรูปที่ 43 และรูปที่ 44 ซึ่งมีการแยกจากกันทั้งไฟฟ้า และการควบคุม โดยปราศจากข้อยุ่งยากเหมือนวงจรที่ออกแบบโดยใช้รีเลย์



รูปที่ 43 วงจรควบคุมกำลังงานของไฟสลัปที่มีค่าไม่สูงนัก



รูปที่ 44 ตัวเชื่อมโยงทางแสงเบอร์ MCO 3010 ใช้ในการกระตุ้นไทรแอด เพื่อควบคุมโหลดที่มีค่าสูง ๆ

วงจรควบคุมในรูปที่ 43 สามารถขับโหลดที่ต้องการกำลังงานจากไฟสลัปเพียงเล็กน้อย วงจรนี้จะใช้ตัวเชื่อมโยงทางแสงเบอร์ MOC 3010 โดยตัวแปรต่าง ๆ แสดงในตารางที่ 9

เมื่อเอาต์พุตจากลอจิกเกตมีค่าเป็นลอจิก "0" กระแสจะไหลผ่านไดโอดเปล่งแสงอินฟราเรด ที่อยู่ในตัวเชื่อมโยงทางแสง ถ้าค่า I_F มีค่าเท่ากับ I_{FT} เอาต์พุตของสวิตช์สองทิศทางจะถูกกระตุ้นให้นำกระแส เนื่องจากสวิตช์สองทิศทางจะนำกระแสทั้งสองทิศทาง กำลังงานจะถูกป้อนเข้าสู่โหลดทั้งในระหว่างครึ่งไซเคิลบวก และครึ่งไซเคิลลบ และเมื่อเอาต์พุตของลอจิกเกตซึ่งป้อนเข้าสู่ตัวเชื่อมโยงทางแสงมีค่าเป็นลอจิก "1" I_F จะลดลงต่ำกว่ากระแสเสีย (I_H) ของเบอร์ MOC 3010 และจะทำให้สวิตช์สองทิศทางหยุดนำกระแสค่าที่มากที่สุดของ R_1 หาได้จาก

$$R_1 = (V_{CC(\min)} - V_{F(\max)}) / I_{FT}$$

		ค่าต่ำสุด	ค่าปกติ	ค่าสูงสุด	หน่วย
อินพุต	I_T			50	มิลลิแอมป์
	V_T ($I_T = 10$ mA)		1.2	1.5	โวลต์
	V_R			3	โวลต์
เอาต์พุต	I_T (RMS)			100	มิลลิแอมป์
	V_{DRM}			250	โวลต์
	V_{TM} ($I_T = 100$ mA)		2.5	3.0	โวลต์
ตัวแปร เชื่อมโยง	I_T		8.0	15	มิลลิแอมป์
	I_H		100		ไมโครแอมป์

ตารางที่ 9 คุณสมบัติของเบอร์ MOC 3010


โดยที่ V_T และ I_{TT} เป็นตัวแปรของตัวเชื่อมโยงทางแสง และ V_{OL} เป็นแรงดันเอาต์พุตลอจิก "0" ของลอจิกเกต เลือกค่า R_1 ที่มีค่าหาซื้อได้ตามท้องตลาดซึ่งต้องน้อยกว่าและใกล้เคียงกับของค่าที่คำนวณได้ ข้อสำคัญลอจิกเกตจะต้องสามารถทนค่ากระแส I_{TT} ได้โดยมีค่าเผื่อไว้เพื่อความปลอดภัยสำหรับโหลดที่มากที่สุดที่เบอร์ MOC 3010 จะทนได้เท่ากับ 12 วัตต์ วงจรในรูปที่ 44 ได้แก่ ไขข้อจำกัดของกำลังวัตต์ในการสวิทช์ของเบอร์ MOC 3010 จะเห็นว่าเอาต์พุตจากตัวเชื่อมโยงทางแสงเบอร์ MOC 3010 ป้อนเข้าสู่เกตของไตรแอกกำลังงานสูง ค่าของ R_1 สามารถคำนวณได้ โดยใช้วิธีเดียวกับการคำนวณหาค่า R_1 ในรูปที่ 43 ค่ากระแสที่น้อยที่สุดที่ต้องการในการกระตุ้นให้ไตรแอกทำงานจะเป็นตัวกำหนดค่าสูงสุดของ R_2 ในขณะที่กำลังงานสูญเสียของเกตของตัวไตรแอก จะเป็นตัวกำหนดค่าต่ำสุดของ R_2 ค่าของ R_2 ที่มากที่สุดหาได้จาก

$$R_2 = (2V_S - V_{TM} - R_L) / (I_{GM})$$

โดยที่ V_{TM} เป็นตัวแปรในช่องเอาต์พุตในตารางของตัวเชื่อมโยงทางแสง I_{GM} เป็นกระแสเกตสูงสุดที่ใช้กระตุ้นการทำงานของไตรแอก และ V_S เป็นแรงดันของแหล่งจ่ายไฟกระแสสลับ

การประยุกต์ใช้งานควบคุมโหลด

ในรูปที่ 45 วงจรซึ่งสามารถใช้เปิดปิดไฟในห้อง ด้วยสวิทช์ที่ใช้แรงกดได้พร้อม โดย IC_1 เป็นไอซีตั้งเวลาเบอร์ 555 ถูกออกแบบให้ทำหน้าที่เป็นโมโนสเตเบิล เพื่อที่จะลดการดึงของหน้าสัมผัส ของ S_1 และยืดระยะเวลาให้คนก้าวพ้นจากพรมนั้นก่อน




รูปที่ 45 ตัวเชื่อมโยงทางแสงจะถูกกระตุ้นโดยวงจรมอนอสเตเบิล เพื่อที่จะเปิดไฟในห้องเมื่อมีคนเดินเหยียบบนสวิตช์ได้พรม (S₁)

เอาต์พุตของ IC₁ ที่ขา 3 จะถูกป้อนเข้าสู่ ฟลิปฟลอป เบอร์ 4013 (IC₂) ดังนั้นมันจะถูกกระตุ้นทุกครั้งด้วย ขอบของสัญญาณนาฬิกาที่เข้ามา เมื่อเอาต์พุต Q ขา 1 ของ IC₂ มีค่า "สูง" จะทำให้ทรานซิสเตอร์ Q₁ นำ กระแสทำให้ไดโอดเปล่งแสงอินฟราเรดนำกระแส แสงจากไดโอดเปล่งแสงอินฟราเรดจะไปตกกระทบ ตัว ตรวจจรับแสงทำให้นำกระแส ไปกระตุ้นให้ไตรแอคทำงานจ่ายกำลังงานเข้าสู่โหนดต่อไป

บทที่ 3 การออกแบบและการทำงาน

บล็อกไดอะแกรมของโครงการประกอบด้วยส่วนต่าง ๆ ดังนี้



รูปบล็อกไดอะแกรม

การทำงานของบล็อกไดอะแกรม

อินเทอร์เฟซคู่สาย (INTERFACE LINE TELEPHONE)

วงจรอินเทอร์เฟซคู่สายโทรศัพท์ ทำหน้าที่เสมือนหนึ่งเป็นเครื่องรับโทรศัพท์จึงต้องมีอินพุตอิมพีแดนซ์เท่ากับอิมพีแดนซ์ของคู่สายโทรศัพท์ที่มาจากองค์การโทรศัพท์ อุปกรณ์ที่ทำหน้าที่สำคัญในส่วนนี้คือไอซี MC34114 และวงจรอินเทอร์เฟซคู่สายโทรศัพท์ยังทำหน้าที่คอยตรวจสอบสัญญาณเรียกจากคู่สายต้นทางและการใช้งานจากเครื่องโทรศัพท์ที่ต่อพ่วงด้วย โดยจะตรวจสอบการยกหูของโทรศัพท์ที่ต่อพ่วง ผ่านวงจรมับ

สามแล้วนำไปเป็นอินพุตให้กับ CPU ที่อินพุตพอร์ท (Port C1 bit6) พร้อมทั้งตรวจสอบสัญญาณเรียกกลับ (Ring Back) และสัญญาณคู้สายไม่ว่าง (Busy Tone) แล้วเปลี่ยนให้อยู่ในรูปของพัลส์ (Pulse) ซึ่งจะมีรูปร่างตามสัญญาณเรียกกลับหรือสัญญาณคู้สายไม่ว่าง ในส่วนนี้จะถูกนำเข้าสู่อินพุตพอร์ท (Port C1 bit5) เช่นกัน โดย CPU จะทำการตรวจสอบและตัดสินใจว่าเป็นสัญญาณอะไร

DTMF ENCODER

ทำหน้าที่เปลี่ยนรหัสเลขฐานสอง ที่ส่งมาจากเอาต์พุตพอร์ท (Port B1) เป็นสัญญาณ DTMF ของเลขต่าง ๆ ตามที่โปรแกรมไว้ โดยเป็นการจำลองการกดคีย์โทน

RECORD VOICE

ทำหน้าที่บันทึก (Record) และเล่นกลับ (Play Back) โดยใช้ลอจิกจากเอาต์พุตพอร์ท (Port B2) ควบคุมการบันทึกและเล่นกลับ ที่ตำแหน่งแอดเดรส (Address) ต่าง ๆ กัน ตามต้องการโดยจะต้องจัดสรรตำแหน่งแอดเดรสของข้อความอย่างเหมาะสมกับเวลาจริงที่ ISD2590 จะสามารถบันทึกได้

LCD DISPLAY AND PRINTER PORT

ทำหน้าที่แสดงผลในการใช้งานของฟังก์ชันต่าง ๆ และส่งข้อมูลให้กับเครื่องพิมพ์ในการพิมพ์หมายเลขโทรศัพท์และจำนวนครั้งการโทรออก ซึ่งอำนวยความสะดวกในการใช้งานของฟังก์ชันต่าง ๆ เนื่องจากจะมีข้อความสั้น ๆ เพื่อสื่อความหมายในการใช้งานของแต่ละขั้นตอน

DECODER DTMF AND INPUT SENSOR


เป็นส่วนสำคัญในการรับข้อมูลจากคู้สาย โดยจะทำการถอดรหัสสัญญาณที่เป็น DTMF ให้เป็นเลขฐานสอง 4 บิต โดยมีค่าต่าง ๆ ตามมาตรฐาน โดยได้กล่าวถึงรายละเอียดไว้แล้ว ในส่วนนี้ได้บรรจุวงจรบัฟเฟอร์สัญญาณที่เป็นแรงดันสูงกว่า 5 โวลต์ ไว้ด้วย นั่นคือสามารถแปลงสัญญาณที่มีแรงดันเกิน 5 โวลต์ให้มีขนาดของแรงดันที่เอาต์พุตเท่ากับ 5 โวลต์ เพื่อนำไปเป็นอินพุตให้กับอินพุตพอร์ทของ CPU ซึ่งใช้พอร์ท (Port C2) ทั้งหมด โดยแบ่ง 4 บิตล่าง เป็นของข้อมูล (ต่อกับ MT8870) และ 4 บิตบน เป็นอินพุตของเซ็นเซอร์

CONTROL UNIT

ทำหน้าที่รับสัญญาณจากเอาต์พุตพอร์ท (Port A2) ซึ่งนำไปขับแรงดันเพื่อจ่ายให้กับอุปกรณ์ไฟฟ้า โดยใช้การเชื่อมโยงทางแสงในการขับแรงดัน และใช้อุปกรณ์ไทรสเตอร์ (Triac) ทำหน้าที่แทนสวิตช์ในการเปิด-ปิด อุปกรณ์ไฟฟ้าอีกทอดหนึ่ง


บอร์ด MR-801

จะบรรจุ CPU Z-80 และไอซีที่ทำหน้าที่เป็นอินพุตและเอาต์พุต (8255) ของ Z-80 โดยบรรจุโปรแกรมการทำงานของเครื่องส่งและวงจรรวมอยู่ในบอร์ดเดียวกัน และในส่วนของการสำรองข้อมูลจะมีแบตเตอรี่แบ็คอัปไว้ให้หน่วยความจำชนิดแรม (RAM) ด้วย




รูปที่ 2 วงจรการตรวจจับสัญญาณเรียก

จากรูปที่ 2 คือส่วนของการตรวจจับสัญญาณเรียก (Detect Ringing) ที่จะถูกส่งมาตามคู่สายโทรศัพท์ แล้วผ่าน C_3 , R_2 , (D_3 - D_4) เพื่อเป็นการลดแรงดันและจัดเรียงขั้วตามลำดับ แล้วถูกกรองให้มีกระแสที่เรียบขึ้นโดย C_3 , R_4 และ Z_2 จะรักษาแรงดันไม่ให้เกิน 12 โวลต์ ส่วน R_5 จะจำกัดกระแสที่ส่งให้กับ O2 (4N26) เพื่อเป็นการเชื่อมโยงทางแสงส่งให้กับ U4:B แล้วส่งให้กับพอร์ทอินพุต 1PC7 ต่อไป




รูปที่ 3 วงจรการตรวจจับการยกหูโทรศัพท์

จากรูปที่ 3 เป็นการตรวจจับการยกหูโทรศัพท์ที่ต่อร่วมกับเครื่องส่งงาน โดยมี D_1 , D_2 ต่ออนุกรมกัน เพื่อให้ได้แรงดันไปไบอัสให้กับ O1(4N26) แล้วส่งสัญญาณผ่านให้กับ Z-80 ที่พอร์ท 1PC6 และวงจรรับ U1 (74LS73) เพื่อใช้แยกว่าเป็นการยกหูโทรศัพท์ โดยไม่เป็นการส่งงานหรือเป็นการยกหูเพื่อส่งงาน โดยที่ U1 จะทำการนับ 3 (00, 01, 10) เมื่อมีการเคาะที่ทุกสวิตช์ 2 ครั้งติดต่อกัน แล้วจะส่งสัญญาณลोजิก "สูง" ให้กับ Z-80 ที่พอร์ท 1PC3




รูปที่ 4 วงจรการเข้ารหัสสัญญาณ DTMF

จากรูปที่ 4 เป็นส่วนการเข้ารหัสสัญญาณ DTMF โดยการทำหนดลอจิกที่ขา Row₁ - Row₄ และ Col₁ - Col₄ จาก 1PB0 - 1PB7 ซึ่งรายละเอียดดูได้จากเนื้อหา TCM5089 และสัญญาณจะออกจากขา TO (16) แล้วต่อไปยัง MC34114 พอร์ต 1PA0 คือ การอินาเบลให้กับ U10 สามารถส่งสัญญาณ DTMF ทางเอาต์พุต โดยการส่งลอจิก "สูง" ให้ขาที่ 2 ส่วน X2 ทำหน้าที่กำเนิดความถี่ให้กับ U10 เพื่อใช้ในการผลิตสัญญาณ DTMF



รูปที่ 5 วงจรถอดรหัสจากสัญญาณ DTMF

จากรูปที่ 5 เป็นการถอดรหัสจากสัญญาณ DTMF ที่ถูกส่งมาตามคู่สายโทรศัพท์ โดยผ่านการกำหนดเกณฑ์การขยาย โดย R_{22} และ R_{33} และให้ 1PA5 เป็นลอจิก "สูง" จะทำให้เกิดเอาต์พุตที่ $D_0 - D_3$ เป็นเลขฐานสอง 4 บิต ต่อเข้ากับ 2PC0 - 2PC3 และขา STD ต่อกับ 1PC4 โดยระยะเวลาของขา STD จะถูกกำหนดจาก C_{19} และ R_{34}



รูปที่ 6 วงจรกำเนิดพัลส์โมโนสเตเบิล


จากรูปที่ 6 คือส่วนของการกำเนิดพัลส์โมโนสเตเบิล โดยกำหนดความกว้างของพัลส์จาก R_{38} และ C_{19} ส่วน $D_{15} - D_{18}$ จะยอมให้พัลส์ที่เป็นบวกเท่านั้นผ่านเข้ามาและทำการเปลี่ยนเป็นพัลส์ลบ แล้วนำไปทริกที่ขา A2 ของ 74LS122 จะได้เอาต์พุตออกที่ขา 8 เพื่อต่อกับขา INT ของ Z-80 โดยพัลส์ที่ได้จะสามารถทำการทริกซ้ำใหม่ได้ เมื่อมีอินพุตเข้ามาทางขา A2 สูตรการคำนวณสามารถนำมาจากสูตรโมโนสเตเบิล

การคำนวณ R_{38} , C_{19} สามารถหาค่าได้ดังนี้

$$\text{จากสูตร } T = 0.69 * R * C$$

กำหนด ต้องการเวลา (T) ≈ 30 วินาที และให้ $C_{19} = 100 \mu F$

$$\begin{aligned} \therefore R_{30} &= T/0.69 \cdot C_{19} \\ &= \frac{30}{0.69 \cdot 100 \mu F} \\ &= 434.78 \text{ K}\Omega \text{ (เลือกค่า } R = 470 \text{ K}\Omega) \end{aligned}$$



รูปที่ 7 วงจรเฟสล็อคลูป

จากรูปที่ 7 คือการทำงานเป็นวงจรเฟสล็อคลูป โดยกำหนดความถี่ที่จะทำการล๊อคจาก VR₂ และ C₁₅ โดยให้ความถี่ที่ใช้คือ 400 Hz และให้เอาต์พุตออกที่ขา 8 ส่งต่อไปยัง U4:E แล้วต่อไปยัง 1PC5 ให้กับ Z-80 เพื่อทำการตรวจสอบสัญญาณเรียกกลับและสัญญาณคู่สายไม่ว่าง

การคำนวณ C₁₃, C₁₄, C₁₅, และค่าของ VR₂ ที่แท้จริงหาได้ดังนี้

จากสูตร $f_0 = 1.1/R \cdot C$

$$BW = 1070 \text{ V1}/f_0 \cdot C$$

โดย $V1(RXO1) < 200 \text{ mVrms}$

เมื่อ V1 คือ ค่าโวลต์เตจของอินพุต

C คือ ตัวเก็บประจุโพลีพรอสฟิลเตอร์

เลือกสัญญาณ 400 Hz (สัญญาณแมวมกรน) => $f_0 = 400 \text{ Hz}$, เลือก C₁₅ = 1 μF

$$\therefore VR_2 = 1.1/f_0 \cdot C_{15}$$

$$= \frac{11}{400\text{Hz} * 1\mu\text{F}}$$

$$= 2750 \Omega \text{ (เลือก VR ปรับค่าได้ } 20 \text{ K}\Omega)$$

เลือกตัวเก็บประจุโลว์พาสฟิลเตอร์ C_{14} โดยหากจากค่าตัดเทคชันแบนด์วิดท์กับสัญญาณอินพุตสำหรับ $f_o = 400 \text{ Hz}$ เลือก $C_{14} = 1 \mu\text{F}$, $V_1 = 200 \text{ mVrms}$

$$\therefore BW = 1070 \text{ V1}/f_o * C_{14}$$

$$= \frac{1070 * 200\text{mV}}{400\text{Hz} * 1\mu\text{F}}$$


$$= 23.9 \text{ (% ของ } 400 \text{ Hz)}$$

$$BW = 400 \text{ Hz} + 95.7 \text{ Hz}$$

$$= 304 - 496 \text{ Hz}$$


สำหรับ $f_o = 400 \text{ Hz}$, $C_{14} = 1 \mu\text{F}$

ได้ $C_{13} < 2C_{14} = 2 \mu\text{F}$ (ค่าที่ใช้ประมาณ $2.2 \mu\text{F}$)




รูปที่ 8 วงจรบันทึกเสียงและเล่นกลับ

จากรูปที่ 8 เป็นส่วนที่ทำหน้าที่ในการบันทึกและเล่นกลับของเสียงที่ต้องการใช้งาน (ข้อความที่จะใช้ ในการแจ้งข่าวสาร) โดยกำหนดตำแหน่งได้จาก 2PB3 เป็นลอจิก "ต่ำ" เพื่อจะทำให้เวลาของการบันทึกนานขึ้น (ซึ่งจะได้ช่องของบันทึกทั้งหมด 8 ช่อง) ส่วนที่คอยควบคุมการบันทึกและเล่นกลับตามตำแหน่งที่เลือกไว้แล้ว จากพอร์ท 2PB0 - 2PB3 สัญญาณเสียงจะออกที่ขา SP- โดยต่อไปเข้าที่ MC34114 ขา TXI ส่วนสัญญาณ เสียงอินพุตนำมาจากขา RXO2 ของ MC34114 เช่นกัน



รูปที่ 9 วงจรบัฟเฟอร์สำหรับรับอินพุตที่เป็นแรงดันสูงกว่า 5 โวลต์ ให้เป็นแรงดัน 5 โวลต์

จากรูปที่ 9 เป็นวงจรบัฟเฟอร์สำหรับรับอินพุตที่เป็นแรงดันสูงกว่า 5 โวลต์ ให้เป็นแรงดัน 5 โวลต์ เนื่องจากอินพุตที่เข้ามาจะอยู่ในช่วง 5-12 โวลต์ ตามที่ได้ออกแบบไว้ ประกอบด้วยไอซี 4049 และ 74LS14 ทำงานร่วมกันโดยใช้แรงดัน 5 โวลต์ และขาเอาต์พุตของ 74LS14 จะเป็นอินพุตพอร์ทให้กับ Z-80 ที่ 2PC4 - 2PC7 เพื่อเป็นตัวบอกการอะลาม (Alarm) เมื่อพบสิ่งผิดปกติต่าง ๆ ตามหน้าที่ของเซ็นเซอร์นั้น ๆ จะสามารถ ตรวจสอบได้



รูปที่ 10 วงจรควบคุมอุปกรณ์ไฟฟ้า

จากรูปที่ 10 คือการควบคุมอุปกรณ์ไฟฟ้าโดยใช้การเชื่อมโยงทางแสงผ่าน MOC3010 ไปทำการ ทริกเกตของ TRIAC โดยที่ C₂ และ R₇ จะต่อร่วมกันเพื่อป้องกันทรานเซียนท์ที่เกิดจากสายไฟกระแส สลับและแสดงผลโดย LED₁ ซึ่ง N1 ทำหน้าที่เป็นสวิทช์ควบคุมการทำงาน โดยรับสัญญาณลอจิก "สูง" จาก 2PA0 - 2PA7 โดยตรง ในแต่ละช่องของการควบคุม โดยทั้งหมดมี 8 ช่องการควบคุม

บทที่ 4 สรุปและวิจารณ์

สรุปและวิจารณ์

ในการออกแบบวงจรทุกส่วนของเครื่องส่งงานและเดือนกุมภาพันธ์ จะคำนึงถึงความประหยัดในเรื่องอุปกรณ์เป็นสิ่งสำคัญโดยจะต้องสามารถทำงานได้ถูกต้องด้วย ซึ่งเป็นเรื่องที่ยุ่งยากและต้องใช้เวลาในการออกแบบมาก เนื่องจากต้องวิเคราะห์ถึงวิธีการที่จะออกแบบวิธีการเขียนโปรแกรมการทำงานไปพร้อมกัน เช่น ถ้าหากอุปกรณ์ที่ให้เอาต์พุตออกมาลักษณะนี้จะต้องมีวิธีการเขียนโปรแกรมอย่างไร จึงจะทำให้เกิดประสิทธิภาพในการใช้อุปกรณ์สูงสุด เพราะฉะนั้นโครงการนี้จึงถูกจัดทำขึ้นเพื่อให้มีอุปกรณ์ทางฮาร์ดแวร์น้อยที่สุดและใช้ซอฟต์แวร์ทำงานหลัก จึงทำให้การเปลี่ยนแปลงวิธีการหรือการใช้งานได้หลากหลายตามแต่ผู้เขียนโปรแกรม

ในส่วนของโปรแกรมการทำงานถูกเขียนให้ง่ายต่อผู้ที่จะศึกษาโดยอาศัยวิธีการเขียนแบบบนลงล่างเพื่อความเป็นระเบียบและประหยัดหน่วยความจำ ซึ่งเป็นวิธีการที่ถูกต้องและเหมาะสมที่สุด โปรแกรมที่ใช้ในโครงการนี้มีรายละเอียดและเงื่อนไขปลีกย่อยในการทำงานหลายอย่าง เพื่อความเหมาะสมกับการใช้งานจริงจึงต้องอาศัยวิธีการทดลองในงานจริงหลาย ๆ ครั้ง จึงใช้เวลาในการพัฒนาโปรแกรมมานานพอสมควร และยังคงต้องเสียเวลาในการออกแบบวงจรจำลองสัญญาณทางโทรศัพท์ เนื่องจากในการพัฒนาโปรแกรมจำเป็นต้องใช้สัญญาณต่าง ๆ เป็นสัญญาณอ้างอิงและสุดท้ายจะต้องใช้สัญญาณจริงของคู่สายโทรศัพท์ในการทดลอง ต้องอาศัยความร่วมมือจากคู่สายปลายทางด้วย ในการพัฒนาโปรแกรมให้สมบูรณ์ต้องเสียเวลาในการติดต่อพอสมควร เพราะการพัฒนาโปรแกรมจากการใช้งานจริงจะทำให้เกิดความถูกต้องมากที่สุด

จากโครงการ เครื่องส่งงานและเดือนกุมภาพันธ์ ทุกส่วนสามารถนำไปใช้งานได้จริงมีประสิทธิภาพและผลที่ได้เป็นที่น่ายินดีในระดับหนึ่งเนื่องจากข้อจำกัดของคู่สายโทรศัพท์ที่มีให้อยู่ในบ้านเรายังมีให้ใช้อยู่ 2 ระบบ คือระบบคู่สายพัลส์และระบบคู่สายโทน และโครงการ ๖ ได้ออกแบบไว้ให้ใช้ได้กับคู่สายโทนเท่านั้นจึงจะเกิดประสิทธิภาพสูงสุด ในส่วนของโครงการได้ออกแบบให้มีความยืดหยุ่นของระบบสูง รวมทั้งอุปกรณ์ทางฮาร์ดแวร์ได้ใช้อุปกรณ์ที่เป็นเทคโนโลยีใหม่ ๆ เช่น อุปกรณ์ที่ใช้ติดต่อคู่สายโทรศัพท์คือ ไอซี MC34114 และไอ-ซีบันทึกเสียง ISD2590 เป็นต้น

ส่วนปัญหาที่พบคือ การใช้งานคู่สายโทรศัพท์ในแต่ละชุมสายจะมีความแตกต่างกัน เช่นเรื่องของเวลาในการส่งสัญญาณเรียกกลับของคู่สายแบบพัลส์ จะใช้เวลาในการส่งสัญญาณเรียกกลับมากกว่าคู่สายแบบโทน ซึ่งในส่วนของฮาร์ดแวร์ได้ออกแบบไว้สำหรับคู่สายที่เป็นระบบโทน เนื่องจากคู่สายแบบโทนนั้นจะมีความคงที่หรือระยะเวลาที่แน่นอน ที่จะสามารถใช้ในการตรวจสอบลักษณะของสัญญาณที่ตอบกลับมายังเครื่องส่งงานและเดือนกุมภาพันธ์เพื่อจะนำไปเป็นเงื่อนไขของการส่งข้อความที่บันทึกไว้ให้ทำการส่งออกโดยอัตโนมัติเมื่อคู่สายปลายทางทำการรับหรือมีการยกหูโทรศัพท์ เพราะฉะนั้นเลขผู้ปลายทางที่จะให้เครื่อง ๖

ทักการโทรออกนั้นควรจะเป็นเลขหมายที่ใช้กับระบบโทนเท่านั้น ทางกลุ่มทำงานได้พยายามที่จะปรับปรุงซอฟต์แวร์เพื่อที่จะให้ใช้กับคู่สายแบบพัลส์ แต่ก็จะทำให้ความถูกต้องของการใช้งานกับคู่สายโทนทำงานได้ไม่ดี


ในการพัฒนาต่อไปนั้น จะเป็นไปได้ทั้งการเพิ่มเติมฮาร์ดแวร์ในส่วนของการตรวจสอบสัญญาณคู่สายให้สามารถทำการตรวจสอบได้ครอบคลุมมากขึ้นและเพิ่มจำนวนของช่องควบคุมอุปกรณ์ไฟฟ้าในส่วนของหน่วยควบคุมหรือจะเพิ่มเติมซอฟต์แวร์ให้มีฟังก์ชันการใช้งานมากขึ้นก็ได้ โดยอุปกรณ์หลักต่าง ๆ ยังทำงานได้เหมือนเดิม เนื้อหาที่สำคัญในการออกแบบทั้งฮาร์ดแวร์และซอฟต์แวร์สามารถศึกษาได้จากปริญญาโทฉบับนี้ เพราะได้รวบรวมสิ่งที่จำเป็นต่อการศึกษาไว้อย่างครบถ้วน

เนื่องจากส่วนของการเดือนกัฮางโทรศัพทเป็นแนวความคิด ที่จะต้องการให้มีข้อความแจ้งเหตุไปยังคู่สายปลายทางโดยอัตโนมัติ เมื่อคู่สายปลายทางทำการยกหูโทรศัพทขึ้นทำให้การเขียนโปรแกรมเป็นไปในทางที่จะต้องอาศัย สัญญาณจากคู่สายจริงและต้องทำการทดสอบหลาย ๆ ครั้งให้แน่ใจว่าสามารถใช้งานได้จริง จึงใช้เวลาของการพัฒนาในส่วนนี้มากแต่ก็ได้ผลเป็นที่น่าพอใจในขั้นต้นเนื่องจากปัจจัยหลาย ๆ อย่างที่ต้องการยังไม่สามารถคาดหวังได้จากคู่สายโทรศัพทที่มากนัก เช่น ความถี่ของสัญญาณเรียกกลับที่มีความถี่และความเข้มของสัญญาณที่ออกจากชุมสายขององค์การโทรศัพทที่ไม่แน่นอน เป็นต้น ข้อมูลของสิ่งต่าง ๆ เหล่านี้จึงทำให้เป็นข้อจำกัดของการใช้งานในส่วนของการเดือนกัฮางโทรศัพท


ภาคผนวก ก.




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ข.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1      : FILENAME      TELE.180
2      : DESCRIPTION  TELE COMMAND & ALARM
3      : CONTROLLER  MR-801 BY Z80 CPU
4      : ASSEMBLER   SLRM
5      : START-DATE  07/07/39
6      : CAMPAS      KMIT'L
7      : ENGINEER    JARAN CHAMRUSRUANGRONG
8      : DEPARTMENT  OF INDUSTRIAL TECHNOLOGY
9      : MAJOR        ELECTRONICS TECHNOLOGY
10     :
11     : ***** VARIABLE *****
12     : VARIABLE SETUP
13
14     0000  PORTA      EQU    00H      :8255 ON BOARD
15     0001  PORTB      EQU    01H
16     0002  PORTC      EQU    02H
17     0003  PORTX      EQU    03H
18     0010  PORTA1     EQU    10H
19     0011  PORTB1     EQU    11H
20     0012  PORTC1     EQU    12H
21     0013  PORTU1     EQU    13H
22     0020  PORTA2     EQU    20H
23     0021  PORTB2     EQU    21H
24     0022  PORTC2     EQU    22H
25     0023  PORTU2     EQU    23H
26     0030  RTCPOT     EQU    30H      :RTC I/O ADDRESS
27     00A5  POWCOD     EQU    0A5H
28     0080  SNDCON     EQU    80H
29     0011  VOICEX     EQU    11H
30     00F0  PROTEC     EQU    0F0H
31     0003  INIRING    EQU    03H      :INITIAL RINGING
32     000A  TELOOP     EQU    0AH      :INITIAL LOOP FOR DIAL
33     9FFE  SYSSTK     EQU    9FEH
34
35     : RAM WORKING AREA
36
37     8000  ORG        8000H
38
39 8000 0001  LODFAG:    DS    1      :LOAD CONTROL FLAG
40 8001 0001  SENFAG:    DS    1      :SENSOR FLAG
41 8002 0001  SENMEM:    DS    1      :SENSOR MEMORY
42 8003 0001  POWMEM:    DS    1      :POWER MEMORY
43 8004 0001  RINGMEM:   DS    1      :RINGING MEMORY
44 8005 0001  CHNBUF:    DS    1      :CHANEL BUFFER
45 8006 0001  AUXBUF:    DS    1      :AUX FLAG
46 8007 0001  TSTALM:   DS    1      :TIME ALARM FOR START
47 8008 0001  TSPALM:   DS    1      :TIME ALARM FOR STOP
48 8009 0002  ASCBUF:    DS    2      :ASCII BUFFER
49 800B 0002  CODMEM:    DS    2      :PASSWORD ADDRESS MEMORY
50 800D 0002  CODBUF:    DS    2      :PASSWORD ADDRESS BUFFER
51 800F 0002  DTMFBUF:   DS    2      :DTMF BUFFER & ASCII OF TEL.
52
53 8011 0001  TEFG0:     DS    1      :TELENUMBER FLAG 0
54 8012 0001  TEFG1:     DS    1      :TELENUMBER FLAG 1
55 8013 0001  TEFG2:     DS    1      :TELENUMBER FLAG 2
56 8014 0001  TEFG3:     DS    1      :TELENUMBER FLAG 3
57 8015 0001  TEFG4:     DS    1      :TELENUMBER FLAG 4
58 8016 0001  TEFG5:     DS    1      :TELENUMBER FLAG 5
59 8017 0001  TEFG6:     DS    1      :TELENUMBER FLAG 6
60 8018 0001  TEFG7:     DS    1      :TELENUMBER FLAG 7
61 8019 0001  TEFG8:     DS    1      :TELENUMBER FLAG 8
62 801A 0001  TEFG9:     DS    1      :TELENUMBER FLAG 9
63
64 801B 0001  VOIC0:     DS    1      :ADDRESS MAGSEGE 0
65 801C 0001  VOIC1:     DS    1      :ADDRESS MAGSEGE 1
66 801D 0001  VOIC2:     DS    1      :ADDRESS MAGSEGE 2
67 801E 0001  VOIC3:     DS    1      :ADDRESS MAGSEGE 3
68 801F 0001  VOIC4:     DS    1      :ADDRESS MAGSEGE 4
69 8020 0001  VOIC5:     DS    1      :ADDRESS MAGSEGE 5
70 8021 0001  VOIC6:     DS    1      :ADDRESS MAGSEGE 6
71 8022 0001  VOIC7:     DS    1      :ADDRESS MAGSEGE 7
72
73 8023 0002  TICLS0:    DS    2      :TIME OFF LOAD 0
74 8025 0002  TICLS1:    DS    2      :TIME OFF LOAD 1
75 8027 0002  TICLS2:    DS    2      :TIME OFF LOAD 2
76 8029 0002  TICLS3:    DS    2      :TIME OFF LOAD 3
77 802B 0002  TICLS4:    DS    2      :TIME OFF LOAD 4
78 802D 0002  TICLS5:    DS    2      :TIME OFF LOAD 5
79 802F 0002  TICLS6:    DS    2      :TIME OFF LOAD 6
80 8031 0002  TICLS7:    DS    2      :TIME OFF LOAD 7
81
82 8033 0004  TELN0:     DS    4      :TELENUMBER 0
83 8037 0004  TELN1:     DS    4      :TELENUMBER 1
84 803B 0004  TELN2:     DS    4      :TELENUMBER 2
85 803F 0004  TELN3:     DS    4      :TELENUMBER 3
86 8043 0004  TELN4:     DS    4      :TELENUMBER 4
87 8047 0004  TELN5:     DS    4      :TELENUMBER 5

```

```

175 008B 20 ??      JR      NZ,POWUP
176 008D 18 ??      JR      LOGLAB          :GOTO MONITOR PROGRAM
177
178 008F 21 9FFF     POWUP:  LD      HL,9FFFH      :POWER ON
179 0092 AF          XOR      A
180 0093 06 00      LD      B,0
181 0095 77          POWUP1: LD      (HL),A        :CLEAR STACK
182 0096 2B          DEC      HL
183 0097 10 FC      DJNZ    POWUP1
184
185 0099 DB 01      IN      A,(PORTB)
186 009B CB E7      SET     4,A
187 009D D3 01      OUT     (PORTB),A
188
189 009F AF          XOR      A
190 00A0 32 800B     LD      (CODMEM+0),A  :CLEAR CODE = 0000
191 00A3 32 800C     LD      (CODMEM+1),A
192 00A6 32 8001     LD      (SENFAG),A
193 00A9 32 8002     LD      (SENMEM),A
194 00AC 32 8007     LD      (TSTALM),A
195 00AF 32 8008     LD      (TSPALM),A
196
197 00B2 3E 03      LD      A,INIRING
198 00B4 32 8004     LD      (RINGMEM),A
199
200 00B7 06 08      LD      B,8           :INPUT MEMORY
201 00B9 21 801B     LD      HL,VOIC0
202 00BC 3E 11      LD      A,VOICEX
203 00BE 77          PUTMEM: LD      (HL),A        :ADDRESS VOICE CHANEL
204 00BF C6 03      ADD     A,3
205 00C1 CB 87      RES     0,A
206 00C3 3D          DEC     A
207 00C4 23          INC     HL
208 00C5 10 F7      DJNZ    PUTMEM
209
210 00C7 3A 8036     LD      A,(TELN0+3)  :CHECK OLE TELENUMBER
211 00CA E6 0F      AND     0FH
212 00CC FE 0D      CP      0DH
213 00CE 28 ??      JR      Z,CLSMEM
214
215 00D0 06 28      LD      B,40         :INITIAL TELENUMBER ON POWER
216 00D2 21 8033     LD      HL,TELN0
217 00D5 3E 0D      LD      A,0DH
218 00D7 77          PUTEND: LD      (HL),A
219 00D8 23          INC     HL
220 00D9 10 FC      DJNZ    PUTEND
221
222 00DB 06 10      CLSMEM: LD      B,16
223 00DD 21 8023     LD      HL,TICLS0
224 00E0 AF          XOR     A
225 00E1 77          PUTCLS: LD      (HL),A
226 00E2 23          INC     HL
227 00E3 10 FC      DJNZ    PUTCLS
228
229 00E5 06 20      LD      B,32
230 00E7 21 805B     LD      HL,TIMAUTO
231 00EA AF          XOR     A
232 00EB 77          AUTCLS: LD      (HL),A
233 00EC 23          INC     HL
234 00ED 10 FC      DJNZ    AUTCLS
235
236 00EF 3E A5      LD      A,POWCOD
237 00F1 32 8003     LD      (POWMEM),A
238 00F4 F3          DI
239 00F5 ED 56      IM     1
240
241                ; ***** MONITOR PROGRAM *****
242
243 00F7 FD 21 0000# LOGLAB: LD      IY,LOGOTAB
244 00FB CD 0000#     CALL   MDSLCD
245 00FE 11 0BB8     LD      DE,3000
246 0101 CD 0000#     CALL   DMSEC
247 0104 CD 0000#     BEGIN: CALL   HTIME
248
249 0107 DB 22      MAIN:  IN      A,(PORTC2)
250 0109 E6 F0      AND     0F0H
251 010B EE 10      XOR     00010000B    :CHECK STATUS
252 010D 32 8001     LD      (SENFAG),A
253 0110 C2 0000#     JP      NZ,ALARM     :GOTO ALARM
254
255 0113 DB 12      START: IN      A,(PORTC1)
256 0115 CB 7F      BIT     7,A          :CHECK RINGING
257 0117 C2 0000#     JP      NZ,RDRING
258
259 011A DB 10      MAIN1: IN      A,(PORTA1)
260 011C CB 97      RES     2,A
261 011E D3 10      OUT     (PORTA1),A

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้.

```

262 0120 11 0032 LD DE.50
263 0123 CD 0000# CALL DMSEC
264 0126 DB 10 IN A.(PORTA1)
265 0128 CB D7 SET 2.A
266 012A D3 10 OUT (PORTA1).A
267
268 012C CD 0000# CALL RDTIME
269 012F 3A 807D LD A.(TIDBUF+2)
270 0132 BB CP E
271 0133 28 DE JR Z.START
272
273 0135 DD 21 807B LD IX.TIDBUF
274 0139 DD 71 00 LD (IX+0).C
275 013C DD 72 01 LD (IX+1).D
276 013F DD 73 02 LD (IX+2).E
277
278 0142 21 0000 LD HL.0
279 0145 4F LD C.A
280 0146 B7 OR A ;CLEAR CARRY
281 0147 ED 52 SBC HL.DE ;DE = TIME 00:00
282 0149 38 ?? JR C.DISTIME
283 014B 7C LD A.H
284 014C 1F RRA
285 014D 20 ?? JR NZ.DISTIME
286 014F EE 40 XOR 01000000B
287 0151 37 SCF
288 0152 8F ADC A.A
289 0153 28 ?? JR Z.DISTIME
290 0155 AF XOR A
291 0156 32 8001 LD (SENFAG).A ;CLEAR SENSOR FLAG
292 0159 32 8002 LD (SENMEM).A
293
294 015C CD 0000# DISTIME: CALL DISPLAY ;CURRENT TIME PRESENT
295 015F CD 0000# CALL RDTIME
296 0162 7B LD A.E
297 0163 FE 00 CP 0
298 0165 C2 0000# JP NZ.SHWDAT
299
300 0168 AF XOR A ;CHECK OF FUNCTION 7
301 0169 06 08 LD B.8
302 016B DD 21 807B LD IX.TIDBUF
303 016F 32 8005 CHEKTIM: LD (CHNBUF).A
304 0172 11 0000# LD DE.CLSTAB
305 0175 CD 0000# CALL DEFIND
306 0178 E5 PUSH HL
307 0179 FD E3 EX (SP).IY
308 017B FD 66 00 LD H.(IY+0)
309 017E FD 6E 01 LD L.(IY+1)
310 0181 DD 56 00 LD D.(IX+0)
311 0184 DD 5E 01 LD E.(IX+1)
312 0187 4F LD C.A
313 0188 7C LD A.H
314 0189 FE 00 CP 0
315 018B 28 ?? JR Z.AAA
316
317 018D B7 OR A ;CLEAR CARRY
318 018E ED 52 SBC HL.DE ;HL = TIME OFF XX:YY
319 0190 38 ?? JR C.NCHN ;WHEN XX = HOUR & YY = MIN
320 0192 7C LD A.H
321 0193 1F RRA
322 0194 20 ?? JR NZ.NCHN
323 0196 EE 40 XOR 01000000B
324 0198 37 SCF
325 0199 8F ADC A.A
326 019A 28 ?? JR Z.NCHN
327 019C 69 LD L.C ;CLOSE FOLLOW TIME MEMORY
328 019D CD 0000# CALL CLOPN
329 01A0 3A 8000. LD A.(LODFAG)
330 01A3 A5 AND L
331 01A4 CD 0000# CALL FETOUT
332
333 01A7 AF AAA: XOR A
334 01A8 FD 77 00 LD (IY+0).A
335 01AB FD 77 01 LD (IY+1).A
336 01AE 3A 8005 NCHN: LD A.(CHNBUF)
337 01B1 3C INC A
338 01B2 10 BB DJNZ CHEKTIM
339
340 01B4 AF XOR A
341 01B5 06 08 LD B.8
342 01B7 32 8005 AUFTIM: LD (CHNBUF).A
343 01BA 11 0000# LD DE.ONOFAUT
344 01BD CD 0000# CALL DEFIND
345 01C0 E5 PUSH HL
346 01C1 FD E3 EX (SP).IY
347 01C3 FD 66 02 LD H.(IY+2)
348 01C6 FD 6E 03 LD L.(IY+3)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

349	01C9	DD 56 00	LD	D.(IX+0)	
350	01CC	DD 5E 01	LD	E.(IX+1)	
351	01CF	4F	LD	C.A	
352	01D0	7C	LD	A.H	
353	01D1	FE 00	CP	0	
354	01D3	28 ??	JR	Z.BBB	
355					
356	01D5	B7	OR	A	:CLEAR CARRY
357	01D6	ED 52	SBC	HL.DE	:HL = TIME OFF XX:YY
358	01D8	38 ??	JR	C.FCHN	:WHEN XX = HOUR & YY = MIN
359	01DA	7C	LD	A.H	
360	01DB	1F	RRA		
361	01DC	20 ??	JR	NZ.FCHN	
362	01DE	EE 40	XOR	01000000B	
363	01E0	37	SCF		
364	01E1	8F	ADC	A.A	
365	01E2	28 ??	JR	Z.FCHN	
366	01E4	69	LD	L.C	:CLOSE FOLLOW TIME MEMORY
367	01E5	CD 0000#	CALL	CLOPN	
368	01E8	3A 8000	LD	A.(LODFAG)	
369	01EB	A5	AND	L	
370	01EC	CD 0000#	CALL	FETOUT	
371					
372	01EF	AF	BBB:	XOR	A
373	01F0	FD 77 02	LD	(IY+2).A	
374	01F3	FD 77 03	LD	(IY+3).A	
375	01F6	3A 8005	FCHN:	LD	A.(CHNBUF)
376	01F9	3C	INC	A	
377	01FA	10 BB	DJNZ	AUFTIM	
378					
379	01FC	AF	XOR	A	:CHECK OF FUNCTION 8
380	01FD	06 08	LD	B.8	
381	01FF	32 8005	LD	(CHNBUF).A	
382	0202	11 0000#	LD	DE.ONOFAUT	
383	0205	CD 0000#	CALL	DEFIND	
384	0208	E5	PUSH	HL	
385	0209	FD E3	EX	(SP).IY	
386	020B	FD 66 00	LD	H.(IY+0)	
387	020E	FD 6E 01	LD	L.(IY+1)	
388	0211	DD 56 00	LD	D.(IX+0)	
389	0214	DD 5E 01	LD	E.(IX+1)	
390	0217	4F	LD	C.A	
391	0218	7C	LD	A.H	
392	0219	FE 00	CP	0	
393	021B	28 ??	JR	Z.CCC	
394					
395	021D	B7	OR	A	:CLEAR CARRY
396	021E	ED 52	SBC	HL.DE	:HL = TIME ON XX:YY
397	0220	38 D4	JR	C.FCHN	:WHEN XX = HOUR & YY = MIN
398	0222	7C	LD	A.H	
399	0223	1F	RRA		
400	0224	20 ??	JR	NZ.OCHN	
401	0226	EE 40	XOR	01000000B	
402	0228	37	SCF		
403	0229	8F	ADC	A.A	
404	022A	28 ??	JR	Z.OCHN	
405	022C	69	LD	L.C	:CLOSE FOLLOW TIME MEMORY
406	022D	CD 0000#	CALL	CLOPN	
407	0230	7D	LD	A.L	
408	0231	2F	CPL		
409	0232	6F	LD	L.A	
410	0233	3A 8000	LD	A.(LODFAG)	
411	0236	B5	OR	L	
412	0237	CD 0000#	CALL	FETOUT	
413					
414	023A	AF	CCC:	XOR	A
415	023B	FD 77 00	LD	(IY+0).A	
416	023E	FD 77 01	LD	(IY+1).A	
417	0241	3A 8005	OCHN:	LD	A.(CHNBUF)
418	0244	3C	INC	A	
419	0245	10 B8	DJNZ	AUOTIM	
420					
421	0247	CD 0000#	SHWDAT:	CALL	RDTIME
422	024A	7B	LD	A.E	
423	024B	FE 05	CP	5	
424	024D	CC 0000#	CALL	Z.CURDATE	:CALL CURRENT DATE
425	0250	DB 12	IN	A.(PORTC1)	
426	0252	CB 77	BIT	6.A	:CHECK USE ON ?
427	0254	C2 0000#	JF	NZ.USHOOK	
428	0257	C3 0107	JF	MAIN	
429					
430	025A	DD 21 8007	ALARM:	LD	IX.TSTALM
431	025E	FD 21 8008	LD	IY.TSPALM	
432	0262	CD 0000#	CALL	RDTIME	:CHECK TIME START-STOP
433	0265	B7	OR	A	
434	0266	79	LD	A.C	
435	0267	DD BE 00	CP	(IX+0)	:MEMORY TIME START

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญาให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

436	026A	DA 0113	JP	C.START	:=> START TIME MEMORY ?
437	026D	B7	OR	A	
438	026E	79	LD	A.C	
439	026F	FD BE 00	CP	(IY+0)	:MEMORY TIME STOP
440	0272	D2 0113	JP	NC.START	:=< TIME MEMORY ?
441					
442	0275	3A 8001	LD	A.(SENFAG)	
443	0278	6F	LD	L.A	
444	0279	3A 8002	LD	A.(SENMEM)	
445	027C	BD	CP	L	
446	027D	CA 0113	JP	Z.START	
447					
448	0280	0E 03	LD	C.3	:C.3
449	0282	FD 21 0000# DISALM:	LD	IY.MASGTAB	
450	0286	CD 0000#	CALL	MDSLCD	
451	0289	11 03E8	LD	DE.1000	:DELAY
452	028C	CD 0000#	CALL	DMSEC	
453	028F	CD 0000#	CALL	CLSLCD	
454	0292	11 03E8	LD	DE.1000	:DELAY
455	0295	CD 0000#	CALL	DMSEC	
456	0298	0D	DEC	C	
457	0299	20 E7	JR	NZ.DISALM	
458					
459	029B	DB 22	IN	A.(PORTC2)	
460	029D	E6 F0	AND	0F0H	
461	029F	EE 10	XOR	00010000B	:CHECK STATUS
462	02A1	CA 0104	JP	Z.BEGIN	:GOTO START
463	02A4	32 8001	LD	(SENFAG).A	
464					
465	02A7	F3	DI		
466	02A8	AF	XOR	A	
467	02A9	32 8005	LD	(CHNBUF).A	
468	02AC	11 0000#	LD	DE.TELTAB	
469	02AF	CD 0000#	CALL	DEFIND	
470					
471	02B2	7E	LD	A.(HL)	
472	02B3	FE 0D	CP	0DH	
473	02B5	CA 0000#	JP	Z.PASNO	
474	02B8	FD 21 0000#	LD	IY.DIATEL	
475	02BC	CD 0000#	CALL	MDSLCD	
476					
477	02BF	DB 10	IN	A.(PORTA1)	
478	02C1	F6 81	OR	10000001B	:ON HOOK & ENABEL DTMF
479	02C3	D3 10	OUT	(PORTA1).A	
480	02C5	11 03E8	LD	DE.1000	
481	02C8	CD 0000#	CALL	DMSEC	
482	02CB	FD 21 0000#	LD	IY.DIAOUT	
483	02CF	CD 0000#	CALL	MDSLCD	
484	02D2	16 C1	LD	D.0C1H	
485	02D4	CD 0000#	CALL	LCDWI	
486					
487	02D7	DB 12	IN	A.(PORTC1)	
488	02D9	CB 57	BIT	2.A	
489	02DB	20 ??	JR	NZ.DITONE	
490	02DD	DB 10	IN	A.(PORTA1)	
491	02DF	E6 7E	AND	01111110B	
492	02E1	D3 10	OUT	(PORTA1).A	
493	02E3	C3 0104	JP	BEGIN	
494					
495	02E6	DD 21 800F DITONE:	LD	IX.DTMFBUF	
496	02EA	7E	LD	A.(HL)	
497	02EB	CD 0000#	CALL	H7OA	
498	02EE	CD 0000#	CALL	LCDWD	
499	02F1	4B	LD	C.E	
500	02F2	CD 0000#	CALL	H2DTMF	
501	02F5	DD 7E 00	LD	A.(IX+0)	:DTMF IN (IX+0)
502	02F8	D3 11	OUT	(PORTB1).A	
503	02FA	11 0064	LD	DE.100	
504	02FD	CD 0000#	CALL	DMSEC	
505	0300	3E FF	LD	A.OFFH	
506	0302	D3 11	OUT	(PORTB1).A	
507	0304	11 0064	LD	DE.100	
508	0307	CD 0000#	CALL	DMSEC	
509					
510	030A	7E	LD	A.(HL)	:CHECK END OF TONE
511	030B	E6 0F	AND	0FH	
512	030D	FE 0D	CP	0DH	
513	030F	28 ??	JR	Z.EXTONE	
514	0311	51	LD	D.C	
515	0312	CD 0000#	CALL	LCDWD	
516	0315	DD 7E 01	LD	A.(IX+1)	:DTMF IN (IX+1)
517	0318	D3 11	OUT	(PORTB1).A	
518	031A	11 0064	LD	DE.100	
519	031D	CD 0000#	CALL	DMSEC	
520	0320	3E FF	LD	A.OFFH	
521	0322	D3 11	OUT	(PORTB1).A	
522	0324	11 0064	LD	DE.100	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

523	0327	CD 0000#		CALL	DMSEC	
524	032A	23		INC	HL	
525	032B	18 B9		JR	DITONE	
526						
527	032D	06 64	EXTONE:	LD	B.100	
528	032F	0E 00	WAITPUL:	LD	C.0	
529	0331	DB 12	WPULHI:	IN	A.(PORTC1)	:WAIT RING BACK
530	0333	CB 6F		BIT	5.A	
531	0335	20 ??		JR	NZ.LOOPA	
532	0337	11 0064		LD	DE.100	
533	033A	CD 0000#		CALL	DMSTON	
534	033D	10 F0		DJNZ	WAITPUL	
535	033F	18 ??		JR	TELAGAN	
536						
537	0341	DB 12	LOOPA:	IN	A.(PORTC1)	
538	0343	CB 6F		BIT	5.A	
539	0345	20 FA		JR	NZ.LOOPA	
540						
541	0347	06 32		LD	B.50	
542	0349	DB 12	LOOPB:	IN	A.(PORTC1)	
543	034B	CB 6F		BIT	5.A	
544	034D	20 ??		JR	NZ.PULSHI	
545	034F	11 0064		LD	DE.100	
546	0352	CD 0000#		CALL	DMSTON	
547	0355	10 F2		DJNZ	LOOPB	
548	0357	18 ??		JR	TELAGAN	
549						
550	0359	0C	PULSHI:	INC	C	
551	035A	DB 12		IN	A.(PORTC1)	:WAIT RING BACK
552	035C	CB 6F		BIT	5.A	
553	035E	28 ??		JR	Z.PULSLO	
554	0360	11 0064		LD	DE.100	
555	0363	CD 0000#		CALL	DMSEC	
556	0366	18 F1		JR	PULSHI	
557						
558	0368	B7	PULSLO:	OR	A	:CLEAR CARRY FLAG
559	0369	79		LD	A.C	
560	036A	FE 07		CP	7	
561	036C	30 ??		JR	NC.RINGBAC	
562	036E	18 ??		JR	TELAGAN	
563						
564	0370	11 0064	RINGBAC:	LD	DE.100	
565	0373	CD 0000#		CALL	DMSEC	
566	0376	0E 00		LD	C.0	
567	0378	DB 12	WRINLO:	IN	A.(PORTC1)	:WAIT RING BACK
568	037A	CB 6F		BIT	5.A	
569	037C	28 FA		JR	Z.WRINLO	
570						
571	037E	0C	RINGLO:	INC	C	
572	037F	3A 8004		LD	A.(RINGMEM)	
573	0382	B9		CP	C	
574	0383	28 ??		JR	Z.CHEKRGB0	
575						
576	0385	11 13EC	RINGHI:	LD	DE.5100	:DE.5100
577	0388	CD 0000#		CALL	DMSEC	
578	038B	DB 12		IN	A.(PORTC1)	
579	038D	CB 6F		BIT	5.A	
580	038F	20 ED		JR	NZ.RINGLO	
581	0391	18 ??		JR	CHEKRGB1	
582						
583	0393	11 1004	CHEKRGB0:	LD	DE.4100	:DE.4100
584	0396	CD 0000#		CALL	DMSTON	
585	0399	DB 12		IN	A.(PORTC1)	
586	039B	CB 6F		BIT	5.A	
587	039D	20 ??		JR	NZ.TELAGAN	
588						
589	039F	11 044C	CHEKRGB1:	LD	DE.1100	:DE.1100
590	03A2	CD 0000#		CALL	DMSEC	
591	03A5	DB 12		IN	A.(PORTC1)	
592	03A7	CB 6F		BIT	5.A	
593	03A9	CA 0000#		JP	Z.OUTCALL	
594						
595	03AC	DB 10	TELAGAN:	IN	A.(PORTA1)	:OFF HOOK 3 SEC
596	03AE	E6 5E		AND	01011110B	
597	03B0	D3 10		OUT	(PORTA1),A	
598	03B2	CD 0000#		CALL	CLSLCD	
599	03B5	11 0BB8		LD	DE.3000	
600	03B8	CD 0000#		CALL	DMSEC	
601	03BB	3A 8005	PASNO:	LD	A.(CHNBUF)	
602	03BE	3C		INC	A	
603	03BF	FE 0A		CP	TELOOP	
604	03C1	C2 02A9		JP	NZ.TELOUT	
605	03C4	C3 0104		JP	BEGIN	
606						
607	03C7	54 45 4C 45	LOGOTAB:	DB	"TELE & ALARM V.1"	
607	03CB	20 26 20 41				
607	03CF	4C 41 52 4D				

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญาให้เข้าไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

607 03D3 20 56 2E 31
608 03D7 20 4D 45 53 MASGTAB: DB " MESSAGE ALARM! "
608 03DB 53 41 47 45
608 03DF 20 41 4C 41
608 03E3 52 4D 21 20
609 03E7 2A 2A 2A 20 DIATEL: DB "**** Confirm! ****"
609 03EB 43 6F 6E 66
609 03EF 69 72 6D 21
609 03F3 20 2A 2A 2A
610 03F7 44 69 61 6C DIAOUT: DB "Dial Tel: "
610 03FB 20 54 65 6C
610 03FF 3A 20 20 20
610 0403 20 20 20 20
611
612 : ***** OUT VOICE *****
613 : VOICE IN ISD2590P CHANEL 4-7
614
615 0407 DB 10 OUTCALL: IN A.(PORTA1)
616 0409 E6 A0 AND 10100000B
617 040B D3 10 OUT (PORTA1).A
618
619 040D 3A 8005 LD A.(CHNBUF)
620 0410 11 0000# LD DE.TABFAG
621 0413 CD 0000# CALL DEFIND
622 0416 34 INC (HL) ;INC FLAG TEL.
623
624 0417 3A 8001 LD A.(SENFAG)
625 041A 32 8002 LD (SENMEM).A
626 041D 0F RRCA
627 041E 0F RRCA
628 041F 0F RRCA
629 0420 0F RRCA
630 0421 21 0000# LD HL.CHNVOIC
631 0424 85 ADD A.L
632 0425 6F LD L.A
633 0426 3E 00 LD A.0
634 0428 8C ADC A.H
635 0429 67 LD H.A
636 042A 7E LD A.(HL)
637 042B 32 8005 LD (CHNBUF).A
638 042E 06 0A LD B.10
639 0430 CD 0000# CALL MASEG
640 0433 FB EI
641 0434 C3 0000# JP FUNCTA
642
643 0437 11 01F4 MASEG: LD DE.500 ;SUBR LOOP VOICE
644 043A CD 0000# CALL DMSILEN
645 043D 3A 8005 LD A.(CHNBUF)
646 0440 CD 0000# CALL INFOMAS
647 0443 DB 10 IN A.(PORTA1) ;RETRIG 74LS122
648 0445 CB E7 SET 4.A
649 0447 D3 10 OUT (PORTA1).A
650 0449 11 000A LD DE.10 ;HI = 10 msec
651 044C CD 0000# CALL DMSEC
652 044F DB 10 IN A.(PORTA1)
653 0451 CB A7 RES 4.A
654 0453 D3 10 OUT (PORTA1).A
655 0455 DB 12 IN A.(PORTC1)
656 0457 CB 67 BIT 4.A
657 0459 C0 RET NZ
658 045A 11 01F4 LD DE.500
659 045D CD 0000# CALL DMSILEN
660 0460 10 D5 DJNZ MASEG
661 0462 C9 RET
662
663 0463 FF 04 05 FF CHNVOIC: DB 0FFH.04H.05H.0FFH ;CHNV4,CHNV5
664 0467 06 FF FF FF DB 6H.0FFH.0FFH.0FFH ;CHNV6
665 046B 07 FF FF FF DB 7H.0FFH.0FFH.0FFH ;CHNV7
666
667 : ***** USER IN DOOR *****
668 : PRESS 2 HOOK
669
670 046F 11 03E8 USHOOK: LD DE.1000
671 0472 CD 0000# CALL DMSEC ;WAIT
672 0475 DB 12 IN A.(PORTC1)
673 0477 CB 5F BIT 3.A
674 0479 20 ?? JR NZ.GETKEY
675 047B C3 011A JP MAIN1
676
677 : ***** COUNT RINGING *****
678 : COUNT = RINGMEM
679 : REG = ACDE
680
681 047E 0E 00 RDRING: LD C.0
682 0480 FB EI
683 0481 DB 12 WAITLO: IN A.(PORTC1) ;WAIT, RING PULSE
684 0483 CB 7F BIT 7.A

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

685 0485 20 FA JR NZ.WAITLO
686 0487 0C INC C :C = C+1
687 0488 3A 8004 LD A.(RINGMEM)
688 048B B9 CP C :C = RINGMEM ?
689 048C 28 ?? JR Z.GETKEY
690
691 048E DB 12 WAITHI: IN A.(PORTC1)
692 0490 CB 7F BIT 7.A :HOOK USER ON
693 0492 C2 0481 JP NZ.WAITLO
694 0495 11 00FA LD DE.250 :DE.250
695 0498 CD 0000# CALL DMSEC
696 049B DB 12 IN A.(PORTC1)
697 049D CB 7F BIT 7.A
698 049F 20 E0 JR NZ.WAITLO
699 04A1 CB 77 BIT 6.A
700 04A3 C2 0113 JP NZ.START
701 04A6 18 E6 JR WAITHI
702
703 ; ***** GET FUNCTION *****
704 ; GET KEY #,9
705 ; # = 0CH : PASSWORD
706 ; 9 = 09H : USER
707 ; REG = AB
708
709 04A8 DB 10 GETKEY: IN A.(PORTA1)
710 04AA CB 97 RES 2.A
711 04AC F6 A0 OR 10100000B
712 04AE D3 10 OUT (PORTA1).A
713
714 04B0 11 01F4 LD DE.500
715 04B3 CD 0000# CALL DMSEC
716 04B6 FD 21 0000# LD IY.PASWT0
717 04BA CD 0000# CALL CLSLCD
718 04BD 16 80 LD D.80H
719 04BF CD 0000# CALL WELCOM
720 04C2 16 C0 LD D.0COH
721 04C4 CD 0000# CALL WELCOM
722 04C7 11 01F4 LD DE.500
723 04CA CD 0000# CALL DMSEC
724 04CD CD 0000# CALL FBEEP
725
726 04D0 FD 21 0000# LD IY.PASWT1
727 04D4 CD 0000# CALL MDSLCD
728 04D7 3E 00 LD A.0
729 04D9 CD 0000# CALL INFOMAS :VOICE CHNO
730
731 04DC DB 12 GETFN: IN A.(PORTC1)
732 04DE CB 77 BIT 6.A :CHECK HOOK = ON ?
733 04E0 20 ?? JR NZ.INCODE
734
735 04E2 CD 0000# GETF: CALL GETN
736 04E5 4F LD C.A
737 04E6 FE 09 CP 9 :PRESS KEY 9
738 04E8 28 ?? JR Z.RINGER :CALL USER INDOOR
739 04EA FE 0B CP 0BH
740 04EC CA 0000# JP Z.ERROR
741 04EF FE 0C CP 0CH
742 04F1 CA 0000# JP Z.RDCODE
743 04F4 18 EC JR GETF
744
745 04F6 CD 0000# INCODE: CALL GETN
746 04F9 FE 0B CP 0BH
747 04FB CA 0000# JP Z.ERROR
748 04FE FE 0C CP 0CH :PRESS KEY #
749 0500 CA 0000# JP Z.RDCODE :TO READ CODE
750 0503 18 F1 JR INCODE
751
752 0505 06 08 WELCOM: LD B.8
753 0507 CD 0000# CALL LCDWI :DISPLAY
754 050A FD 56 00 LOOPD: LD D.(IY+0)
755 050D CD 0000# CALL LCDWD
756 0510 11 0032 LD DE.50
757 0513 CD 0000# CALL DMSEC
758 0516 FD 23 INC IY
759 0518 10 F0 DJNZ LOOPD
760 051A C9 RET
761
762 051B 3E 3E 3E 20 PASWT0: DB ">>> WELCOME! <<<"
762 051F 57 45 4C 43
762 0523 4F 4D 45 21
762 0527 20 3C 3C 3C
763 052B 50 55 53 48 PASWT1: DB "PUSH [#] >> CODE"
763 052F 20 5B 23 5D
763 0533 20 3E 3E 20
763 0537 43 4F 44 45
764
765 ; ***** CALL USER *****

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

766 ; PRESS KEY 9
767
768 053B CD 0000# RINGER: CALL HBEEP2
769 053E DB 10 IN A.(PORTA1)
770 0540 CB CF SET 1.A
771 0542 D3 10 OUT (PORTA1).A ;SET HOLD
772 0544 11 01F4 LD DE,500
773 0547 CD 0000# CALL DMSEC
774 054A FB EI
775
776 054B 2E 00 LD L.0
777 054D FD 21 0000# RING: LD IY.RINGTAB
778 0551 CD 0000# CALL MDSLCD
779 0554 DB 10 IN A.(PORTA1)
780 0556 CB F7 SET 6.A
781 0558 D3 10 OUT (PORTA1).A ;SET RINGING
782 055A FD 21 0000# LD IY.RINGTAB
783 055E CD 0000# CALL MDSLCD
784 0561 CD 0000# CALL DMSEC1
785 0564 DB 10 IN A.(PORTA1)
786 0566 CB B7 RES 6.A
787 0568 D3 10 OUT (PORTA1).A ;RESET RINGING
788 056A CD 0000# CALL CLSLCD
789 056D CD 0000# CALL DMSEC4
790 0570 CB 77 BIT 6.A ;CHECK HOOK = ON ?
791 0572 20 ?? JR NZ.EMIT ;USER ON HOOK
792 0574 2C INC L
793 0575 3A 8004 LD A.(RINGMEM)
794 0578 BD CP L
795 0579 20 D2 JR NZ.RING
796
797 057B DB 10 IN A.(PORTA1)
798 057D CB 8F RES 1.A
799 057F D3 10 OUT (PORTA1).A ;RESET HOLD
800 0581 FD 21 0000# LD IY.CALLTAB
801 0585 CD 0000# CALL MDSLCD
802 0588 11 01F4 LD DE,500
803 058B CD 0000# CALL DMSEC
804 058E 3E 01 LD A.1
805 0590 CD 0000# CALL INFOMAS ;VOICE CHN 1
806 0593 C3 04E2 JP GETF
807
808 0596 DB 10 EMIT: IN A.(PORTA1)
809 0598 E6 79 AND 01111001B
810 059A D3 10 OUT (PORTA1).A
811 059C C3 0104 JP BEGIN
812
813 059F 2A 2A 2A 20 RINGTAB: DB "**** Ringing! ****"
813 05A3 52 69 6E 67
813 05A7 69 6E 67 21
813 05AB 20 2A 2A 2A
814 05AF 20 20 20 43 CALLTAB: DB " Call Again! "
814 05B3 61 6C 6C 20
814 05B7 41 67 61 69
814 05BB 6E 21 20 20
815
816 ; ***** READ PASSWORD *****
817 ; PRESS KEY #
818 ; WAIT GET 3 TIME ONLY
819
820 05BF CD 0000# RDCODE: CALL HBEEP1
821 05C2 FB EI
822 05C3 3E 03 LD A.3
823 05C5 32 8006 LD (AUXBUF).A
824 05C8 DD 21 800B RECODE: LD IX.CODMEM
825 05CC DD 66 00 LD H.(IX+0)
826 05CF DD 6E 01 LD L.(IX+1)
827 05D2 FD 21 0000# LD IY.FUNTABO
828 05D6 CD 0000# CALL MDSLCD
829
830 05D9 DD 21 800D LD IX.CODBUF
831 05DD 16 C4 LD D.0C4H
832 05DF CD 0000# CALL LCDWI
833
834 05E2 06 02 LD B.2
835 05E4 CD 0000# CALL CODLCD
836 05E7 FE 0C CP 0CH
837 05E9 28 DD JR Z.RECODE
838 05EB CD 0000# EORKY: CALL GETNA
839 05EE FE 0C CP 0CH
840 05F0 20 F9 JR NZ.EORKY
841
842 05F2 DD 21 800D LD IX.CODBUF
843 05F6 DD 56 00 LD D.(IX+0)
844 05F9 DD 5E 01 LD E.(IX+1)
845 05FC B7 OR A ;CLEAR CARRY
846 05FD ED 52 SBC HL.DE

```

```

847 05FF 38 ?? JR C.EEROR
848 0601 7C LD A.H
849 0602 1F RRA
850 0603 20 ?? JR NZ,EEROR
851 0605 EE 40 XOR 01000000B
852 0607 37 SCF
853 0608 8F ADC A.A
854 0609 28 ?? JR Z,EEROR
855 060B FD 21 0000# LD IY,OKKTAB0
856 060F CD 0000# CALL MDSLCD
857 0612 CD 0000# CALL HBEEP2
858 0615 3E 02 LD A,2
859 0617 CD 0000# CALL INFOMAS :VOICE CHN2 (RIGHT CODE)
860 061A C3 0000# JP FUNCTA
861
862 061D 3A 8006 EEROR: LD A.(AUXBUF)
863 0620 FE 01 CP 1
864 0622 28 ?? JR Z.ENCODE
865 0624 FD 21 0000# LD IY.AGATAB
866 0628 CD 0000# CALL MDSLCD
867 062B 11 03E8 LD DE.1000
868 062E CD 0000# CALL DMSEC
869
870 0631 3E 03 ENCODE: LD A,3
871 0633 CD 0000# CALL INFOMAS :VOICE CHN3 (ERROR CODE)
872 0636 3A 8006 LD A.(AUXBUF)
873 0639 3D DEC A
874 063A 32 8006 LD (AUXBUF).A
875 063D C2 05C8 JP NZ.RECODE
876
877 0640 FD 21 0000# LD IY.NOTAB
878 0644 CD 0000# CALL MDSLCD
879 0647 11 03E8 LD DE.1000
880 064A CD 0000# CALL DMSEC
881 064D C3 0000# JP ERROR
882
883 0650 20 20 41 67 AGATAB: DB " Again Please! "
883 0654 61 69 6E 20
883 0658 50 6C 65 61
883 065C 73 65 21 20
884 0660 20 20 20 43 NOTAB: DB " Code Error! "
884 0664 6F 64 65 20
884 0668 45 72 72 6F
884 066C 72 21 20 20
885
886 : ***** FUNCTION *****
887 : DE=FUNCTAB
888 : HL=ADDR FUNCTION
889
890 0670 11 00C8 FUNCTA: LD DE.200
891 0673 CD 0000# CALL DMSEC
892 0676 CD 0000# CALL FBEEP
893 0679 FD 21 0000# LD IY.FUNTAB1
894 067D CD 0000# CALL MDSLCD
895
896 0680 CD 0000# FUNCT: CALL GETN
897 0683 FE 0B CP 0BH :PRESS KEY *
898 0685 20 F9 JR NZ.FUNCT
899 0687 CD 0000# CALL GETINA
900 068A FE 0A CP 10
901 068C D2 0000# JP NC.ERROR :CANCEL
902
903 068F 11 0000# LD DE.FUNCTAB
904 0692 CD 0000# CALL DEFIND
905 0695 E9 JP (HL)
906
907 0696 45 6E 74 65 FUNTAB0: DB "Enter Code? ____"
907 069A 72 20 43 6F
907 069E 64 65 3F 20
907 06A2 5F 5F 5F 5F
908 06A6 50 55 53 48 FUNTAB1: DB "PUSH [*] KEY:0-9"
908 06AA 20 5B 2A 5D
908 06AE 20 4B 45 59
908 06B2 3A 30 2D 39
909 06B6 20 4F 4B 20 OKKTAB0: DB " OK Code Right! "
909 06BA 43 6F 64 65
909 06BE 20 52 69 67
909 06C2 68 74 21 20
910 06C6 0000# 0000# FUNCTAB: DW SETCODE.SETIDA.MESSAG.CONPRN
910 06CA 0000# 0000#
911 06CE 0000# 0000# DW PRINTEL.RECTEL.OPNCLS.SETCLS
911 06D2 0000# 0000#
912 06D6 0000# 0000# DW SETSTSP.TIMALM
913
914 : ***** SET CODE PASSWORD ***** F00
915 : PRESS 0 = SET PASSWORD
916 : PRESS 1 = SET RINGER

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

917
918 06DA DB 12      SETCODE:  IN    A.(PORTC1)
919 06DC CB 77      BIT    6.A      :CHECK HOOK
920 06DE CA 0670    JP     Z.FUNCTA
921 06E1 CD 0000#    CALL  HBEEP1
922 06E4 FD 21 0000# LD    IY.FUNTAB0
923 06E8 CD 0000#    CALL  MDSLCD
924 06EB 11 07D0    LD    DE.2000
925 06EE CD 0000#    CALL  DMSEC
926
927 06F1 FD 21 0000# SETCN:   LD    IY.SCDTAB0
928 06F5 CD 0000#    CALL  MDSLCD
929
930 06F8 CD 0000#    F0:    CALL  GETNA
931 06FB FE 00      CP    0
932 06FD 28 ??     JR    Z.WRCODE
933 06FF FE 01     CP    1
934 0701 28 ??     JR    Z.WRRING
935 0703 FE 0B     CP    0BH
936 0705 CA 0670    JP     Z.FUNCTA      :CANCEL
937 0708 18 EE     JR    F0
938
939 070A CD 0000#    WRCODE: CALL  HBEEP1      :SUBR WRITE CODE
940 070D FD 21 0000# LD    IY.SCDTAB1
941 0711 CD 0000#    CALL  MDSLCD
942 0714 DD 21 800B  LD    IX.CODMEM
943 0718 16 C4     LD    D.0C4H
944 071A CD 0000#    CALL  LCDWI
945 071D 06 02     LD    B.2
946 071F CD 0000#    CALL  CODLCD
947 0722 FE 0B     CP    0BH
948 0724 28 E4     JR    Z.WRCODE
949 0726 CD 0000#    WR:    CALL  GETNA
950 0729 FE 0C     CP    0CH
951 072B 20 F9     JR    NZ.WR
952 072D CD 0000#    CALL  HBEEP2
953 0730 18 BF     JR    SETCN
954
955 0732 CD 0000#    WRRING: CALL  HBEEP1      :SUBR SET RINGING 1-99 TIME
956 0735 FD 21 0000# LD    IY.SCDTAB2
957 0739 CD 0000#    CALL  MDSLCD
958
959 073C DD 21 8004    LD    IX.RINGMEM
960 0740 16 C6     LD    D.0C6H
961 0742 CD 0000#    CALL  LCDWI
962 0745 06 01     LD    B.1
963 0747 CD 0000#    CALL  CODLCD
964 074A DD 2B     DEC   IX
965 074C DD 7E 00    LD    A.(IX+0)      :CHECK 0
966 074F FE 00     CP    0
967 0751 28 9E     JR    Z.SETCN
968 0753 CD 0000#    CALL  DE2HEX
969 0756 DD 77 00    LD    (IX+0).A
970 0759 CD 0000#    WRR:   CALL  GETNA
971 075C FE 0C     CP    0CH
972 075E 20 F9     JR    NZ.WRR
973 0760 CD 0000#    CALL  HBEEP2
974 0763 18 8C     JR    SETCN
975
976 0765 46 30 3A 20 FUNTAB0:  DB    "F0: CODE & RING "
976 0769 43 4F 44 45
976 076D 20 26 20 52
976 0771 49 4E 47 20
977 0775 20 30 3D 43 SCDTAB0:  DB    " 0=Code 1=Ring "
977 0779 6F 64 65 20
977 077D 20 31 3D 52
977 0781 69 6E 67 20
978 0785 53 45 54 63 SCDTAB1:  DB    "SETcode [4] ____"
978 0789 6F 64 65 20
978 078D 5B 34 5D 20
978 0791 5F 5F 5F 5F
979 0795 53 45 54 72 SCDTAB2:  DB    "SETring[1-99] ____"
979 0799 69 6E 67 5B
979 079D 31 2D 39 39
979 07A1 5D 20 5F 5F
980
981      : ***** SET TIME & DATE ***** F01
982      : PRESS 0 = SET TIME
983      : PRESS 1 = SET DATE
984
985 07A5 DB 12      SETIDA:  IN    A.(PORTC1)
986 07A7 CB 77      BIT    6.A      :CHECK HOOK
987 07A9 CA 0670    JP     Z.FUNCTA
988 07AC CD 0000#    CALL  HBEEP1
989 07AF FD 21 0000# LD    IY.FUNTAB5
990 07B3 CD 0000#    CALL  MDSLCD
991 07B6 11 07D0    LD    DE.2000

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญาให้เข้าไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

992 07B9 CD 0000# CALL DMSEC
993
994 07BC FD 21 0000# SETTID: LD IY.TIMTAB0
995 07C0 CD 0000# CALL MDSLCD
996
997 07C3 CD 0000# F1: CALL GETNA
998 07C6 FE 00 CP 0
999 07C8 28 ?? JR Z.SETIME
1000 07CA FE 01 CP 1
1001 07CC 28 ?? JR Z.SETDAT
1002 07CE FE 0B CP 0BH
1003 07D0 CA 0670 JP Z.FUNCTA :CANCEL
1004 07D3 18 EE JR F1
1005
1006 07D5 CD 0000# SETIME: CALL HBEEP1 :SET TIME
1007 07D8 FD 21 0000# LD IY.TIMTAB1
1008 07DC CD 0000# CALL MDSLCD
1009 07DF CD 0000# CALL TIDLCD
1010 07E2 FE 0B CP 0BH
1011 07E4 28 EF JR Z.SETIME
1012 07E6 CD 0000# WHE0: CALL GETNA
1013 07E9 FE 0C CP 0CH
1014 07EB 20 F9 JR NZ.WHE0
1015 07ED CD 0000# CALL WRTIME
1016 07F0 CD 0000# CALL HBEEP2
1017 07F3 18 C7 JR SETTID
1018
1019 07F5 CD 0000# SETDAT: CALL HBEEP1 :SET DATE
1020 07F8 FD 21 0000# LD IY.TIMTAB2
1021 07FC CD 0000# CALL MDSLCD
1022 07FF CD 0000# CALL TIDLCD
1023 0802 FE 0B CP 0BH
1024 0804 28 EF JR Z.SETDAT
1025 0806 CD 0000# WHE1: CALL GETNA
1026 0809 FE 0C CP 0CH
1027 080B 20 F9 JR NZ.WHE1
1028 080D CD 0000# CALL WRDATE
1029 0810 CD 0000# CALL HBEEP2
1030 0813 18 A7 JR SETTID
1031
1032 0815 16 C0 TIDLCD: LD D.0C0H :SUBR
1033 0817 6A LD L,D
1034 0818 CD 0000# CALL LCDWI
1035 081B DD 21 807B LD IX.TIDBUF
1036
1037 081F 06 03 LD B,3
1038 0821 CD 0000# CALL COTLCD
1039 0824 FE 0B CP 0BH
1040 0826 C8 RET Z
1041 0827 DD 21 807B LD IX.TIDBUF
1042 082B DD 4E 00 LD C.(IX+0)
1043 082E DD 56 01 LD D.(IX+1)
1044 0831 DD 5E 02 LD E.(IX+2)
1045 0834 C9 RET
1046
1047 0835 46 31 3A 20 FUNTABS: DB "F1: TIME & DATE "
1047 0839 54 49 4D 45
1047 083D 20 26 20 44
1047 0841 41 54 45 20
1048 0845 20 30 3D 54 TIMTAB0: DB " 0=Time 1=Date "
1048 0849 69 6D 65 20
1048 084D 20 31 3D 44
1048 0851 61 74 65 20
1049 0855 53 45 54 74 TIMTAB1: DB "SETtime __:__:__"
1049 0859 69 6D 65 20
1049 085D 5F 5F 3A 5F
1049 0861 5F 3A 5F 5F
1050 0865 53 45 54 64 TIMTAB2: DB "SETdate __/__/__"
1050 0869 61 74 65 20
1050 086D 5F 5F 2F 5F
1050 0871 5F 2F 5F 5F
1051
1052 : ***** MESSAGE ***** F02
1053 : MASSEGE VOICE
1054 : CHANEL 0-7
1055
1056 0875 DB 12 MESSAG: IN A.(PORTC1)
1057 0877 CB 77 BIT 6.A :CHECK HOOK
1058 0879 CA 0670 JP Z.FUNCTA
1059 087C CD 0000# CALL HBEEP1
1060 087F FD 21 0000# LD IY.FUNTAB3
1061 0883 CD 0000# CALL MDSLCD
1062 0886 11 07D0 LD DE.2000
1063 0889 CD 0000# CALL DMSEC
1064
1065 088C FD 21 0000# MESAGV: LD IY.MSGTAB0
1066 0890 CD 0000# CALL MDSLCD

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญาให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1067					
1068	0893	CD 0000#	F2:	CALL	GETNA
1069	0896	FE 00		CP	0
1070	0898	28 ??		JR	Z.PLYBAC
1071	089A	FE 01		CP	1
1072	089C	28 ??		JR	Z.RECVOI
1073	089E	FE 0B		CP	0BH
1074	08A0	CA 0670		JP	Z.FUNCTA
1075	08A3	18 EE		JR	F2
1076					
1077	08A5	CD 0000#	PLYBAC:	CALL	HBEEP1
1078	08A8	FD 21 0000#		LD	IY.MSGTAB1
1079	08AC	CD 0000#		CALL	MDSLCD
1080	08AF	CD 0000#		CALL	GETNA
1081	08B2	FE 08		CP	8
1082	08B4	30 D6		JR	NC.MESAGV
1083	08B6	32 8005		LD	(CHNBUF).A
1084					
1085	08B9	FD 21 0000#		LD	IY.PLYCHNV
1086	08BD	CD 0000#		CALL	MDSLCD
1087	08C0	3A 8005		LD	A.(CHNBUF)
1088	08C3	CD 0000#		CALL	HTOAS
1089	08C6	4F		LD	C.A
1090	08C7	16 C7		LD	D.0C7H
1091	08C9	CD 0000#		CALL	LCDWI
1092	08CC	51		LD	D.C
1093	08CD	CD 0000#		CALL	LCDWD
1094					
1095	08D0	3A 8005		LD	A.(CHNBUF)
1096	08D3	CD 0000#		CALL	INFOMAS
1097	08D6	11 03E8		LD	DE.1000
1098	08D9	CD 0000#		CALL	DMSEC
1099	08DC	18 AE		JR	MESAGV
1100					
1101	08DE	CD 0000#	RECVOI:	CALL	HBEEP1
1102	08E1	FD 21 0000#		LD	IY.MSGTAB2
1103	08E5	CD 0000#		CALL	MDSLCD
1104					
1105	08E8	CD 0000#		CALL	GETNA
1106	08EB	FE 08		CP	8
1107	08ED	D2 088C		JP	NC.MESAGV
1108	08F0	32 8005		LD	(CHNBUF).A
1109	08F3	FD 21 0000#		LD	IY.RECCHNV
1110	08F7	CD 0000#		CALL	MDSLCD
1111	08FA	CD 0000#		CALL	HBEEP1
1112					
1113	08FD	3A 8005		LD	A.(CHNBUF)
1114	0900	CD 0000#		CALL	HTOAS
1115	0903	4F		LD	C.A
1116	0904	16 C7		LD	D.0C7H
1117	0906	CD 0000#		CALL	LCDWI
1118	0909	51		LD	D.C
1119	090A	CD 0000#		CALL	LCDWD
1120					
1121	090D	CD 0000#		CALL	GETNA
1122	0910	FE 0B		CP	0BH
1123	0912	C2 088C		JP	NZ.MESAGV
1124	0915	11 01F4		LD	DE.500
1125	0918	CD 0000#		CALL	DMSEC
1126	091B	3A 8005		LD	A.(CHNBUF)
1127	091E	11 0000#		LD	DE.RECVTAB
1128	0921	CD 0000#		CALL	DEFIND
1129	0924	7E		LD	A.(HL)
1130	0925	F6 30		OR	00110000B
1131	0927	D3 21		OUT	(PORTB2).A
1132	0929	DB 21		IN	A.(PORTB2)
1133	092B	CB AF		RES	5.A
1134	092D	D3 21		OUT	(PORTB2).A
1135	092F	DB 12	RECV:	IN	A.(PORTC1)
1136	0931	CB 77		BIT	6.A
1137	0933	20 FA		JR	NZ.RECV
1138	0935	DB 21		IN	A.(PORTB2)
1139	0937	F6 60		OR	01100000B
1140	0939	D3 21		OUT	(PORTB2).A
1141	093B	11 0001		LD	DE.1
1142	093E	CD 0000#		CALL	DMSEC
1143	0941	DB 21		IN	A.(PORTB2)
1144	0943	E6 BF		AND	10111111B
1145	0945	F6 80		OR	10000000B
1146	0947	D3 21		OUT	(PORTB2).A
1147	0949	11 01F4		LD	DE.500
1148	094C	CD 0000#		CALL	DMSEC
1149	094F	CD 0000#		CALL	HBEEP2
1150	0952	C3 088C		JP	MESAGV
1151					
1152	0955	46 32 3A 20	FUNTAB3:	DB	"F2: RECORD VOICE"
1152	0959	52 45 43 4F			

:PLAY BACK CHN 0-7

:PULSE CE LOW

:/CE = HI

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1152 095D 52 44 20 56
1152 0961 4F 49 43 45
1153 0965 30 3D 50 4C MSGTAB0: DB "0=PLAY 1=RECORD"
1153 0969 41 59 20 20
1153 096D 31 3D 52 45
1153 0971 43 4F 52 44
1154 0975 53 45 4C 2E MSGTAB1: DB "SEL.Playback:0-7"
1154 0979 50 6C 61 79
1154 097D 62 61 63 6B
1154 0981 3A 30 2D 37
1155 0985 20 53 45 4C MSGTAB2: DB " SEL.Record:0-7 "
1155 0989 2E 52 65 63
1155 098D 6F 72 64 3A
1155 0991 30 2D 37 20
1156 0995 50 6C 79 62 PLYCHNV: DB "Plyback Chanel: "
1156 0999 61 63 6B 20
1156 099D 43 68 61 6E
1156 09A1 65 6C 3A 20
1157 09A5 52 65 63 6F RECCHNV: DB "Record Chanel: "
1157 09A9 72 64 20 20
1157 09AD 43 68 61 6E
1157 09B1 65 6C 3A 20
1158
1159 : ***** CONTROL PRINTER ***** F03
1160 : SET MARGIN 1-99 CHARATER
1161 : LINEFEED
1162
1163 09B5 DB 12 CONPRN: IN A.(PORTC1)
1164 09B7 CB 77 BIT 6.A :CHECK HOOK
1165 09B9 CA 0670 JP Z.FUNCTA
1166 09BC CD 0000# CALL HBEEP1
1167 09BF FD 21 0000# LD IY.FUNTAB2
1168 09C3 CD 0000# CALL MDLSCD
1169 09C6 11 07D0 LD DE.2000
1170 09C9 CD 0000# CALL DMSEC
1171
1172 09CC FD 21 0000# CONPN: LD IY.CIPTAB0
1173 09D0 CD 0000# CALL MDLSCD
1174
1175 09D3 CD 0000# F3: CALL GETNA
1176 09D6 FE 00 CP 0
1177 09D8 28 ?? JR Z.SETMAGIN
1178 09DA FE 01 CP 1
1179 09DC 28 ?? JR Z.LINFED
1180 09DE FE 0B CP 0BH
1181 09E0 CA 0670 JP Z.FUNCTA :CANCEL
1182 09E3 18 EE JR F3
1183
1184 09E5 CD 0000# SETMAGIN: CALL HBEEP1 :SET MAGIN 1-99 CHARATER
1185 09E8 FD 21 0000# LD IY.CIPTAB1
1186 09EC CD 0000# CALL MDLSCD
1187 09EF 16 C6 LD D.0C6H
1188 09F1 CD 0000# CALL LCDWI
1189 09F4 CD 0000# CALL GETNA
1190 09F7 FE 0A CP 10
1191 09F9 30 D1 JR NC.CONPN
1192 09FB CD 0000# CALL LCDDP
1193 09FE 07 RLCA
1194 09FF 07 RLCA
1195 0A00 07 RLCA
1196 0A01 07 RLCA
1197 0A02 4F LD C.A
1198 0A03 CD 0000# CALL GETNA
1199 0A06 FE 0A CP 10
1200 0A08 30 C2 JR NC.CONPN
1201 0A0A CD 0000# CALL LCDDP
1202 0A0D B1 OR C
1203 0A0E FE 00 CP 0 :CHECK 0
1204 0A10 28 BA JR Z.CONPN
1205 0A12 CD 0000# CALL DE2HEX
1206 0A15 4F LD C.A
1207 0A16 16 1B LD D.27
1208 0A18 CD 0000# CALL PBYTE
1209 0A1B 16 6C LD D.6CH
1210 0A1D CD 0000# CALL PBYTE
1211 0A20 51 LD D.C
1212 0A21 CD 0000# CALL PBYTE
1213
1214 0A24 CD 0000# SETM: CALL GETNA
1215 0A27 FE 0C CP 0CH
1216 0A29 20 F9 JR NZ.SETM
1217 0A2B CD 0000# CALL HBEEP2
1218 0A2E 18 9C JR CONPN
1219
1220 0A30 CD 0000# LINFED: CALL HBEEP1 :LINE FEED
1221 0A33 FD 21 0000# LD IY.CIPTAB2
1222 0A37 CD 0000# CALL MDLSCD

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญา! ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1223
1224 0A3A CD 0000# LFLOOP: CALL GETNA
1225 0A3D FE 02 CP 2
1226 0A3F 30 F9 JR NC.LFLOOP
1227 0A41 FE 00 CP 0
1228 0A43 28 ?? JR Z.LFEX
1229 0A45 FE 01 CP 1
1230 0A47 28 ?? JR Z.LFFX
1231
1232 0A49 CD 0000# LFFX: CALL HBEEP1
1233 0A4C 16 0A LD D.0AH
1234 0A4E CD 0000# CALL PBYTE
1235 0A51 18 E7 JR LFLOOP
1236 0A53 CD 0000# LFEX: CALL HBEEP2
1237 0A56 C3 09CC JP CONPN
1238
1239 0A59 46 33 3A 43 FUNTAB2: DB "F3:CONTROL PRINT"
1239 0A5D 4F 4E 54 52
1239 0A61 4F 4C 20 50
1239 0A65 52 49 4E 54
1240 0A69 30 3D 4D 61 CIPTAB0: DB "0=Margin 1=LFeed"
1240 0A6D 72 67 69 6E
1240 0A71 20 31 3D 4C
1240 0A75 46 65 65 64
1241 0A79 53 65 6C 65 CIPTAB1: DB "Select?[1-99] ___"
1241 0A7D 63 74 3F 5B
1241 0A81 31 2D 39 39
1241 0A85 5D 20 5F 5F
1242 0A89 20 30 3D 43 CIPTAB2: DB " 0=Cancel 1=LF "
1242 0A8D 61 6E 63 65
1242 0A91 6C 20 20 31
1242 0A95 3D 4C 46 20
1243
1244 ; ***** PRINT TEL.NUMBER ***** F04
1245 ; OUT PRINTER
1246 ; REG = A
1247
1248 0A99 DB 12 PRINTEL: IN A.(PORTC1)
1249 0A9B CB 77 BIT 6.A ;CHECK HOOK
1250 0A9D CA 0670 JP Z.FUNCTA
1251 0AA0 CD 0000# CALL HBEEP1
1252 0AA3 FD 21 0000# LD IY.FUNTAB4
1253 0AA7 CD 0000# CALL MDSLCD
1254 0AAA 11 07D0 LD DE.2000
1255 0AAD CD 0000# CALL DMSEC
1256
1257 0AB0 FD 21 0000# PRINN: LD IY.PNTTAB0
1258 0AB4 CD 0000# CALL MDSLCD
1259
1260 0AB7 CD 0000# F4: CALL GETNA
1261 0ABA FE 00 CP 0
1262 0ABC 28 ?? JR Z.CLSDPY ;CLEAR AND DISPLAY LCD
1263 0ABE FE 01 CP 1
1264 0AC0 28 ?? JR Z.PRINT
1265 0AC2 FE 0B CP 0BH
1266 0AC4 CA 0670 JP Z.FUNCTA
1267 0AC7 18 EE JR F4
1268
1269 0AC9 CD 0000# CLSDPY: CALL HBEEP1
1270 0ACC AF XOR A
1271 0ACD 06 0A LD B.10
1272 0ACF CD 0000# CALL SUMM
1273 0AD2 FD 21 0000# DIPSUM: LD IY.SUMTAB
1274 0AD6 CD 0000# CALL MDSLCD
1275 0AD9 3A 8006 LD A.(AUXBUF) ;DE = ASCII
1276 0ADC DD 21 8009 LD IX.ASCBUF
1277 0AE0 26 00 LD H.0
1278 0AE2 6F LD L.A
1279 0AE3 CD 0000# CALL HTOD
1280 0AE6 7B LD A.E
1281 0AE7 CD 0000# CALL HTOA
1282 0AEA DD 72 00 LD (IX+0).D
1283 0AED DD 73 01 LD (IX+1).E
1284 0AF0 16 C1 LD D.0C1H
1285 0AF2 CD 0000# CALL LCDWI
1286 0AF5 FD 21 8009 LD IY.ASCBUF
1287
1288 0AF9 06 02 LD B.2
1289 0AFB FD 56 00 LCDDT: LD D.(IY+0)
1290 0AFE CD 0000# CALL LCDWD
1291 0B01 FD 23 INC IY
1292 0B03 10 F6 DJNZ LCDDT
1293 0B05 16 C8 LD D.0C8H
1294 0B07 CD 0000# CALL LCDWI
1295 0B0A CD 0000# CALL GETN
1296 0B0D FE 0C CP 0CH
1297 0B0F CC 0000# CALL Z.CLTEFG

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1298 OB12 18 9C JR PRINN
1299
1300 OB14 CD 0000# PRINT: CALL HBEEP1
1301 OB17 FD 21 0000# LD IY.PNTTAB2 ;PRINT NUMBER TO PRINTER
1302 OB1B CD 0000# CALL MDSLCD
1303
1304 OB1E 16 00 LD D.0
1305 OB20 CD 0000# CALL PBYTE
1306 OB23 DD 21 0000# LD IX.PNTCHA0
1307 OB27 CD 0000# CALL PBLOCK
1308 OB2A DD 21 0000# LD IX.PNTCHA1
1309 OB2E CD 0000# CALL PBLOCK
1310 OB31 DD 21 0000# LD IX.PNTCHA2
1311 OB35 CD 0000# CALL PBLOCK
1312 OB38 CD 0000# CALL PLF
1313
1314 OB3B AF XOR A ;OUT TO PRINTER
1315 OB3C 4F LD C.A
1316 OB3D 79 PRNT: LD A.C
1317 OB3E FE 0A CP TELEOP
1318 OB40 28 ?? JR Z.CEXIT
1319 OB42 11 0000# LD DE.TELTAB
1320 OB45 CD 0000# CALL DEFIND ;HL = ADDR.TELE NO.0-7
1321 OB48 7E LD A.(HL)
1322 OB49 FE 0D CP 0DH
1323 OB4B 28 ?? JR Z.PASPNT
1324
1325 OB4D 06 04 LD B.4
1326 OB4F 7E PRNT1: LD A.(HL)
1327 OB50 CD 0000# CALL HTOA
1328 OB53 CD 0000# CALL PBYTE ;IN = D
1329 OB56 53 LD D.E
1330 OB57 CD 0000# CALL PBYTE
1331 OB5A 23 INC HL
1332 OB5B 10 F2 DJNZ PRNT1
1333
1334 OB5D 06 03 LD B.3
1335 OB5F 16 09 LMG: LD D.09H ;TAB
1336 OB61 CD 0000# CALL PBYTE
1337 OB64 10 F9 DJNZ LMG
1338
1339 OB66 79 NNNT: LD A.C ;LOAD ADDR
1340 OB67 11 0000# LD DE.TABFAG
1341 OB6A CD 0000# CALL DEFIND ;HL = ADDR-TABFAG
1342 OB6D 7E LD A.(HL) ;SEND VALUE OF USE
1343 OB6E CD 0000# CALL HTOA
1344 OB71 53 LD D.E
1345 OB72 CD 0000# CALL PBYTE
1346 OB75 CD 0000# CALL PLF
1347 OB78 0C PASPNT: INC C
1348 OB79 18 C2 JR PRNT
1349
1350 OB7B CD 0000# CEXIT: CALL CLTEFG
1351 OB7E CD 0000# CALL PLF
1352 OB81 CD 0000# CALL HBEEP2
1353 OB84 C3 0AB0 JP PRINN
1354
1355 OB87 0E 00 SUMM: LD C.0 ;SUBR
1356 OB89 11 0000# SUM: LD DE.TABFAG
1357 OB8C CD 0000# CALL DEFIND
1358 OB8F F5 PUSH AF
1359 OB90 7E LD A.(HL)
1360 OB91 81 ADD A.C
1361 OB92 4F LD C.A
1362 OB93 F1 POP AF
1363 OB94 3C INC A
1364 OB95 10 F2 DJNZ SUM
1365 OB97 79 LD A.C
1366 OB98 32 8006 LD (AUXBUF).A
1367 OB9B C9 RET
1368
1369 OB9C AF CLTEFG: XOR A ;SUBR CLEAR TABFAG 0-9
1370 OB9D 06 0A LD B.10
1371 OB9F 11 0000# CLSM: LD DE.TABFAG
1372 OBA2 CD 0000# CALL DEFIND
1373 OBA5 36 00 LD (HL).00H
1374 OBA7 3C INC A
1375 OBA8 10 F5 DJNZ CLSM
1376 OBAA CD 0000# CALL HBEEP2
1377 OBAD C9 RET
1378
1379 OBAE 46 34 3A 20 FUNTAB4: DB "F4: PRINT TEL_No"
1379 OBB2 50 52 49 4E
1379 OBB6 54 20 54 45
1379 OBBA 4C 5F 4E 6F
1380 OBBE 30 3D 43 6C PNTTAB0: DB "0=Clear 1=Print"
1380 OBC2 65 61 72 20

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1380 OBC6 20 31 3D 50
1380 OBCA 72 69 6E 74
1381 OBCE 3E 3E 20 54 SUMTAB: DB ">> Total= # <<"
1381 OBD2 6F 74 61 6C
1381 OBD6 3D 20 20 20
1381 OBDA 23 20 3C 3C
1382 OBDE 20 57 61 69 PNTTAB2: DB " Wait Printing! "
1382 OBE2 74 20 50 72
1382 OBE6 69 6E 74 69
1382 OBFA 6E 67 21 20
1383 OBEE 2D 2D 2D 2D PNTCHA0: DB "-----",ODH
1383 OBF2 2D 2D 2D 2D
1383 OBF6 2D 2D 2D 2D
1383 OBFA 2D 2D 2D 2D
1383 OBFE 2D 2D 2D 2D
1383 OC02 2D 2D 2D 2D
1383 OC06 2D 2D 2D 2D
1383 OC0A 2D 2D 0D
1384 OC0D 54 45 4C 45 PNTCHA1: DB "TELEPHONE NUMBER ALARM & TOTAL",ODH
1384 OC11 50 48 4F 4E
1384 OC15 45 20 4E 55
1384 OC19 4D 42 45 52
1384 OC1D 20 41 4C 41
1384 OC21 52 4D 20 26
1384 OC25 20 54 4F 54
1384 OC29 41 4C 0D
1385 OC2C 2D 2D 2D 2D PNTCHA2: DB "-----",ODH
1385 OC30 2D 2D 2D 2D
1385 OC34 2D 2D 2D 2D
1385 OC38 2D 2D 2D 2D
1385 OC3C 2D 2D 2D 2D
1385 OC40 2D 2D 2D 2D
1385 OC44 2D 2D 2D 2D
1385 OC48 2D 2D 0D
1386 OC4B 8011 8012 TABFAG: DW TEFG0,TEFG1,TEFG2,TEFG3
1386 OC4F 8013 8014
1387 OC53 8015 8016 DW TEFG4,TEFG5,TEFG6,TEFG7
1387 OC57 8017 8018
1388 OC5B 8019 801A DW TEFG8,TEFG9
1389
1390 ; ***** RECORD TEL. ***** F05
1391 ; IN = A (CHANELS)
1392 ; OUT = HL (ADDRESS)
1393
1394 OC5F DB 12 RECTEL: IN A.(PORTC1)
1395 OC61 CB 77 BIT 6.A ;CHECK HOOK
1396 OC63 CA 0670 JP Z.FUNCTA
1397 OC66 CD 0000# CALL HBEEP1
1398 OC69 FD 21 0000# LD IY,FUNTAB5
1399 OC6D CD 0000# CALL MDSLCD
1400 OC70 11 07D0 LD DE,2000
1401 OC73 CD 0000# CALL DMSEC
1402
1403 OC76 FD 21 0000# RLOOP: LD IY,RNTTAB
1404 OC7A CD 0000# CALL MDSLCD
1405
1406 OC7D CD 0000# CALL GETNA
1407 OC80 FE 0A CP 10
1408 OC82 D2 0670 JP NC.FUNCTA
1409 OC85 32 8005 LD (CHNBUF),A
1410 OC88 11 0000# LD DE,TELTAB
1411 OC8B CD 0000# CALL DEFIND ;HL = ADDR OF TELN 0-7
1412 OC8E 3A 8005 LD A,(CHNBUF)
1413 OC91 CD 0000# CALL HBEEP1
1414
1415 OC94 FD 21 0000# LD IY,TABCBA
1416 OC98 CD 0000# CALL MDSLCD
1417 OC9B 3A 8005 LD A,(CHNBUF)
1418 OC9E CD 0000# CALL HTOAS
1419 OCA1 4F LD C,A
1420 OCA2 16 87 LD D,87H
1421 OCA4 CD 0000# CALL LCDWI
1422 OCA7 51 LD D,C
1423 OCA8 CD 0000# CALL LCDWD
1424
1425 OCAB 06 04 LD B,4
1426 OCAD 16 C1 LD D,0C1H
1427 OCAF CD 0000# CALL LCDWI ;SET ADDR LINE
1428
1429 OCB2 CD 0000# MEML: CALL GETNA ;SUBR
1430 OCB5 FE 0A CP 10
1431 OCB7 30 BD JR NC,RLOOP
1432 OCB9 CD 0000# CALL LCDDP
1433 OCBF 07 RLCA
1434 OCBF 07 RLCA
1435 OCBF 07 RLCA
1436 OCBF 07 RLCA

```

1437	OCC0	4F		LD	C.A	
1438	OCC1	CD 0000#		CALL	GETNA	
1439	OCC4	FE 0C		CP	0CH	
1440	OCC6	28 ??		JR	Z.NASD	
1441	OCC8	FE 0B		CP	0BH	
1442	OCCA	28 AA		JR	Z.RLOOP	
1443	OCCE	CD 0000#		CALL	LCDDP	
1444	OCCE	08		EX	AF,AF'	: CHECK END RECORD
1445	OCDO	78		LD	A.B	
1446	OCDE	FE 01		CP	1	
1447	OCDE	28 ??		JR	Z.NASD	
1448	OCDE	08		EX	AF,AF'	
1449	OCDE	18 ??		JR	NASN	
1450	OCDE	3E 0D	NASD:	LD	A,0DH	
1451	OCDA	B1	NASN:	OR	C	
1452	OCDB	77		LD	(HL),A	
1453	OCDC	23		INC	HL	
1454	OCDD	10 D3		DJNZ	MEML	
1455	OCDF	CD 0000#		CALL	HBEEP2	
1456	OCE2	C3 0C76		JP	RLOOP	
1457						
1458	OCE5	F5	LCDDP:	PUSH	AF	: SUBR STORE TO LCD
1459	OCE6	CD 0000#		CALL	HTOAS	
1460	OCE9	57		LD	D.A	
1461	OCEA	CD 0000#		CALL	LCDWD	
1462	OCEB	F1		POP	AF	
1463	OCEE	C9		RET		
1464						
1465	OCEF	46 35 3A 52	FUNTAB5:	DB	"F5:RECORD TEL_No"	
1465	OCF3	45 43 4F 52				
1465	OCF7	44 20 54 45				
1465	OCFB	4C 5F 4E 6F				
1466	OCFF	53 65 6C 65	RNTTAB:	DB	"Select TelNo:0-9"	
1466	OD03	63 74 20 54				
1466	OD07	65 6C 4E 6F				
1466	OD0B	3A 30 2D 39				
1467	OD0F	43 68 61 6E	TABCBA:	DB	"Chanel: _____"	
1467	OD13	65 6C 3A 20				
1467	OD17	20 5F 5F 5F				
1467	OD1B	5F 5F 5F 5F				
1468	OD1F	8033 8037	TELTAB:	DW	TELNO, TELN1, TELN2, TELN3	
1468	OD23	803B 803F				
1469	OD27	8043 8047		DW	TELN4, TELN5, TELN6, TELN7	
1469	OD2B	804B 804F				
1470	OD2F	8053 8057		DW	TELN8, TELN9	
1471						
1472						
1473						
1474						
1475	OD33	CD 0000#	OPNCLS:	CALL	HBEEP1	
1476	OD36	FD 21 0000#		LD	IY, FUNTAB6	
1477	OD3A	CD 0000#		CALL	MDSLCD	
1478	OD3D	DB 12		IN	A, (PORTC1)	
1479	OD3F	CB 77		BIT	6, A	
1480	OD41	28 ??		JR	Z, AGAI0	
1481	OD43	11 07D0		LD	DE, 2000	
1482	OD46	CD 0000#		CALL	DMSEC	
1483						
1484	OD49	FD 21 0000#	AGAIN:	LD	IY, OPCLTAB	
1485	OD4D	CD 0000#		CALL	MDSLCD	
1486						
1487	OD50	CD 0000#	AGAI0:	CALL	GETNA	
1488	OD53	FE 08		CP	8	
1489	OD55	D2 0670		JP	NC, FUNCTA	: CANCEL
1490	OD58	32 8005		LD	(CHNBUF), A	: CHANEL, CLOSE OR OPEN
1491	OD5B	DB 12		IN	A, (PORTC1)	
1492	OD5D	CB 77		BIT	6, A	
1493	OD5F	28 ??		JR	Z, AGAI1	
1494						
1495	OD61	FD 21 0000#		LD	IY, TABONOF	
1496	OD65	CD 0000#		CALL	MDSLCD	
1497	OD68	11 03E8		LD	DE, 1000	
1498	OD6B	CD 0000#		CALL	DMSEC	
1499	OD6E	CD 0000#	AGAI1:	CALL	HBEEP1	
1500	OD71	CD 0000#		CALL	CLSLCD	
1501	OD74	FD 21 0000#		LD	IY, TABCHN	
1502	OD78	CD 0000#		CALL	MDSLCD	
1503						
1504	OD7B	3A 8005		LD	A, (CHNBUF)	
1505	OD7E	CD 0000#		CALL	HTOAS	
1506	OD81	4F		LD	C, A	
1507	OD82	16 87		LD	D, 87H	
1508	OD84	CD 0000#		CALL	LCDWI	
1509	OD87	51		LD	D, C	
1510	OD88	CD 0000#		CALL	LCDWD	
1511	OD8B	CD 0000#		CALL	GETNA	
1512	OD8B	CD 0000#		CALL	GETNA	

1513	0D8E	32 8006		LD	(AUXBUF).A	
1514	0D91	FE 00		CP	0	
1515	0D93	28 ??		JR	Z,CLOSE	
1516	0D95	FE 01		CP	1	
1517	0D97	28 ??		JR	Z,OPEN	
1518	0D99	FE 02		CP	2	
1519	0D9B	30 AC		JR	NC,AGAIN	
1520						
1521	0D9D	CD 0000#	CLOSE:	CALL	HBEEP1	
1522	0DA0	3A 8006		LD	A.(AUXBUF)	
1523	0DA3	11 0000#		LD	DE,TABOPCL	
1524	0DA6	CD 0000#		CALL	DEFIND	
1525	0DA9	E5		PUSH	HL	
1526	ODAA	FD E3		EX	(SP).IY	
1527	ODAC	16 C3		LD	D,0C3H	
1528	ODAE	CD 0000#		CALL	SEN2LCD	
1529						
1530	0DB1	3A 8005		LD	A.(CHNBUF)	
1531	0DB4	6F		LD	L,A	
1532	0DB5	CD 0000#		CALL	CLOPN	
1533	0DB8	3A 8000		LD	A.(LODFAG)	
1534	0DBB	A5		AND	L	
1535	0DBC	CD 0000#		CALL	FETOUT	
1536	0DBF	CD 0000#	CLO1:	CALL	GETNA	
1537	0DC2	FE 0C		CP	0CH	
1538	0DC4	20 F9		JR	NZ,CLO1	
1539	0DC6	CD 0000#		CALL	HBEEP2	
1540	0DC9	C3 0D49		JP	AGAIN	
1541						
1542	ODCC	CD 0000#	OPEN:	CALL	HBEEP1	
1543	ODCF	3A 8006		LD	A.(AUXBUF)	
1544	ODD2	11 0000#		LD	DE,TABOPCL	
1545	ODD5	CD 0000#		CALL	DEFIND	
1546	ODD8	E5		PUSH	HL	
1547	ODD9	FD E3		EX	(SP).IY	
1548	ODDB	16 C3		LD	D,0C3H	
1549	ODDD	CD 0000#		CALL	SEN2LCD	
1550						
1551	ODE0	3A 8005		LD	A.(CHNBUF)	
1552	ODE3	6F		LD	L,A	
1553	ODE4	CD 0000#		CALL	CLOPN	
1554	ODE7	7D		LD	A,L	
1555	ODE8	2F		CPL		
1556	ODE9	6F		LD	L,A	
1557	ODEA	3A 8000		LD	A.(LODFAG)	
1558	ODED	B5		OR	L	
1559	ODEE	CD 0000#		CALL	FETOUT	
1560	ODF1	CD 0000#	OPE1:	CALL	GETNA	
1561	ODF4	FE 0C		CP	0CH	
1562	ODF6	20 F9		JR	NZ,OPE1	
1563	ODF8	CD 0000#		CALL	HBEEP2	
1564	ODFB	C3 0D49		JP	AGAIN	
1565						
1566	ODFE	C5	CLOPN:	PUSH	BC	
1567	ODFF	7D		LD	A,L	:SUBR. CLOSE & OPEN
1568	OE00	FE 00		CP	0	:C = CHANEL 0-7
1569	OE02	28 ??		JR	Z,CLP1	
1570	OE04	45		LD	B,L	
1571	OE05	3E FE		LD	A,0FEH	
1572	OE07	07	LOOPP:	RLCA		
1573	OE08	10 FD		DJNZ	LOOPP	
1574	OE0A	18 ??		JR	CLP2	
1575						
1576	OE0C	3E FE	CLP1:	LD	A,0FEH	
1577	OE0E	6F	CLP2:	LD	L,A	
1578	OE0F	C1		POP	BC	
1579	OE10	C9		RET		
1580						
1581	OE11	32 8000.	FETOUT:	LD	(LODFAG).A	:SUBR. CONTROL TRIAC
1582	OE14	D3 20		OUT	(PORTA2).A	
1583	OE16	C9		RET		
1584						
1585	OE17	46 36 3A 20	FUNTAB6:	DB	"F6: SET ON-OFF "	
1585	OE1B	53 45 54 20				
1585	OE1F	4F 4E 2D 4F				
1585	OE23	46 46 20 20				
1586	OE27	20 53 45 4C	OPCLTAB:	DB	" SEL.Chanel:0-7 "	
1586	OE2B	2E 43 68 61				
1586	OE2F	6E 65 6C 3A				
1586	OE33	30 2D 37 20				
1587	OE37	20 20 30 3D	TABONOF:	DB	" 0=OFF 1=ON "	
1587	OE3B	4F 46 46 20				
1587	OE3F	20 20 31 3D				
1587	OE43	4F 4E 20 20				
1588	OE47	0000# 0000#	TABOPCL:	DW	TABCLOS,TABOPEN	
1589	OE4B	4F 46 46 21	TABCLOS:	DB	"OFF! "	
1589	OE4F	20 20 20 20				

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1590 0E53 4F 4E 21 20 TABOPEN: DB "ON! "
1590 0E57 20 20 20 20
1591 0E5B 43 68 61 6E TABCHN: DB "Chanel: ? "
1591 0E5F 65 6C 3A 20
1591 0E63 20 3F 20 20
1591 0E67 20 20 20 20
1592
1593 ; ***** SET TIME CLOSE ***** F07
1594 ; TIME CLOSE
1595
1596 0E6B CD 0000# SETCLS: CALL HBEEP1
1597 0E6E FD 21 0000# LD IY,FUNTAB7
1598 0E72 CD 0000# CALL MDSLCD
1599 0E75 DB 12 IN A.(PORTC1)
1600 0E77 CB 77 BIT 6.A
1601 0E79 28 ?? JR Z,TIMCLSE
1602 0E7B 11 07D0 LD DE,2000
1603 0E7E CD 0000# CALL DMSEC
1604
1605 0E81 FD 21 0E27 SETCS: LD IY.OPCLTAB
1606 0E85 CD 0000# CALL MDSLCD
1607
1608 0E88 CD 0000# TIMCLSE: CALL GETNA
1609 0E8B FE 08 CP 8
1610 0E8D D2 0670 JP NC.FUNCTA :CANCEL
1611 0E90 32 8005 LD (CHNBUF),A
1612 0E93 11 0000# LD DE,CLSTAB
1613 0E96 CD 0000# CALL DEFIND
1614 0E99 E5 PUSH HL
1615 0E9A DD E3 EX (SP),IX
1616
1617 0E9C FD 21 0000# LD IY,TABCHN7
1618 0EA0 CD 0000# CALL MDSLCD
1619 0EA3 CD 0000# CALL HBEEP1
1620 0EA6 3A 8005 LD A,(CHNBUF)
1621 0EA9 CD 0000# CALL HTOAS
1622 0EAC 4F LD C,A
1623 0EAD 16 87 LD D,87H
1624 0EAF CD 0000# CALL LCDWI
1625 0EB2 51 LD D,C
1626 0EB3 CD 0000# CALL LCDWD
1627
1628 0EB6 16 C3 LD D,0C3H
1629 0EB8 6A LD L,D
1630 0EB9 CD 0000# CALL LCDWI
1631 0EBC 06 02 LD B,2 :SET LOOP
1632 0EBE CD 0000# CALL COTLCD
1633 0EC1 FE 0B CP 0BH
1634 0EC3 28 BC JR Z,SETCS
1635 0EC5 CD 0000# REC: CALL GETNA
1636 0EC8 FE 0C CP 0CH
1637 0ECA 20 F9 JR NZ,REC
1638 0ECC CD 0000# CALL HBEEP2
1639 0ECF C3 0E81 JP SETCS
1640
1641 0ED2 46 37 3A 20 FUNTAB7: DB "F7: AUTO OFF "
1641 0ED6 20 41 55 54
1641 0EDA 4F 20 4F 46
1641 0EDE 46 20 20 20
1642 0EE2 43 68 61 6E TABCHN7: DB "Chanel: ? ___:___"
1642 0EE6 65 6C 3A 20
1642 0EEA 20 3F 20 5F
1642 0EEE 5F 3A 5F 5F
1643 0EF2 8023 8025 CLSTAB: DW TICLS0,TICLS1,TICLS2,TICLS3
1643 0EF6 8027 8029
1644 0EFA 802B 802D DW TICLS4,TICLS5,TICLS6,TICLS7
1644 0EFE 802F 8031
1645
1646 ; ***** TIME START&STOP ***** F08
1647 ; SET TIME FOR START AA:BB
1648 ; SET TIME FOR STOP XX:YY
1649
1650 0F02 DB 12 SETSTSP: IN A.(PORTC1)
1651 0F04 CB 77 BIT 6.A :CHECKHOOK
1652 0F06 CA 0670 JP Z,FUNCTA
1653 0F09 CD 0000# CALL HBEEP1
1654 0F0C FD 21 0000# LD IY,FUNTAB8
1655 0F10 CD 0000# CALL MDSLCD
1656 0F13 11 07D0 LD DE,2000
1657 0F16 CD 0000# CALL DMSEC
1658
1659 0F19 FD 21 0E27 SETTP: LD IY.OPCLTAB
1660 0F1D CD 0000# CALL MDSLCD
1661
1662 0F20 CD 0000# CALL GETNA
1663 0F23 FE 08 CP 8
1664 0F25 D2 0670 JP NC,FUNCTA :CANCEL

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1665 0F28 32 8005 LD (CHNBUF).A
1666 0F2B 11 0000# LD DE.ONOFAUT
1667 0F2E CD 0000# CALL DEFIND
1668 0F31 E5 PUSH HL
1669 0F32 DD E3 EX (SP).IX
1670 0F34 CD 0000# CALL HBEEP1
1671
1672 0F37 FD 21 0000# LD IY.AUTOCHN
1673 0F3B CD 0000# CALL MDSLCD
1674 0F3E 3A 8005 LD A.(CHNBUF)
1675 0F41 CD 0000# CALL HTOAS
1676 0F44 4F LD C.A
1677 0F45 16 C3 LD D.0C3H
1678 0F47 CD 0000# CALL LCDWI
1679 0F4A 51 LD D.C
1680 0F4B CD 0000# CALL LCDWD
1681 0F4E 16 C8 LD D.0C8H
1682 0F50 CD 0000# CALL LCDWI
1683 0F53 11 03E8 LD DE.1000
1684 0F56 CD 0000# CALL DMSEC
1685
1686 0F59 FD 21 0000# LD IY.STSPTAB
1687 0F5D CD 0000# CALL MDSLCD
1688 0F60 CD 0000# CALL HBEEP1
1689 0F63 16 85 LD D.85H
1690 0F65 CD 0000# CALL LCDWI
1691 0F68 06 01 LD B.1
1692 0F6A CD 0000# CALL CODLCD
1693 0F6D 16 C0 LD D.0C0H
1694 0F6F 6A LD L.D
1695 0F70 CD 0000# CALL LCDWI
1696 0F73 06 03 LD B.3
1697 0F75 CD 0000# CALL COTLCD
1698 0F78 FE 0B CP 0BH
1699 0F7A 28 9D JR Z.SETTP
1700
1701 0F7C CD 0000# STP0: CALL GETNA
1702 0F7F FE 0C CP 0CH
1703 0F81 20 F9 JR NZ.STP0
1704 0F83 CD 0000# CALL HBEEP2
1705 0F86 18 91 JR SETTP
1706
1707 0F88 46 38 3A 20 FUNTAB8: DB "F8: AUTO ON-OFF "
1707 0F8C 41 55 54 4F
1707 0F90 20 4F 4E 2D
1707 0F94 4F 46 46 20
1708 0F98 3E 3E 3E 20 AUTOCHN: DB ">>> Chanel: <<<"
1708 0F9C 43 68 61 6E
1708 0FA0 65 6C 3A 20
1708 0FA4 20 3C 3C 3C
1709 0FA8 53 65 74 3F STSPTAB: DB "Set? _:_:_:"
1709 0FAC 20 5F 5F 3A
1709 0FB0 5F 5F 2D 5F
1709 0FB4 5F 3A 5F 5F
1710 0FB8 805B 805F ONOFAUT: DW TIMAUTO,TIMAUT1,TIMAUT2,TIMAUT3
1710 0FBC 8063 8067
1711 0FC0 806B 806F DW TIMAUT4,TIMAUT5,TIMAUT6,TIMAUT7
1711 0FC4 8073 8077
1712
1713 ; ***** TIME FOR ALARM ***** F09
1714 ; SET TIME FOR ALARM > XX-YY <
1715
1716 0FC8 DB 12 TIMALM: IN A.(PORTC1)
1717 0FCA CB 77 BIT 6.A ;CHECK_HOOK
1718 0FCC CA 0670 JP Z.FUNCTA
1719 0FCF CD 0000# CALL HBEEP1
1720 0FD2 FD 21 0000# LD IY.FUNTAB9
1721 0FD6 CD 0000# CALL MDSLCD
1722 0FD9 11 07D0 LD DE.2000
1723 0FDC CD 0000# CALL DMSEC
1724
1725 0FDF FD 21 0000# CLSRAN: LD IY.TAB9RAN
1726 0FE3 CD 0000# CALL MDSLCD
1727
1728 0FE6 CD 0000# F9: CALL GETNA
1729 0FE9 FE 00 CP 0
1730 0FEB 28 ?? JR Z.CLSEN
1731 0FED FE 01 CP 1
1732 0FEF 28 ?? JR Z.SETRANG
1733 0FF1 FE 0B CP 0BH
1734 0FF3 CA 0670 JP Z.FUNCTA ;CANCEL
1735 0FF6 18 EE JR F9
1736
1737 0FF8 CD 0000# CLSEN: CALL HBEEP1
1738 0FFB FD 21 0000# LD IY.SENCLS
1739 0FFF CD 0000# CALL MDSLCD
1740 1002 AF XOR A

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1741 1003 32 8002 LD (SENMEM).A
1742 1006 11 03E8 LD DE.1000
1743 1009 CD 0000# CALL DMSEC
1744 100C CD 0000# CALL HBEEP2
1745 100F 18 CE JR CLSRAN
1746
1747 1011 CD 0000# SETRANG: CALL HBEEP1
1748 1014 FD 21 0000# RANGE: LD IY.TIMTAB
1749 1018 CD 0000# CALL MDSLCD
1750 101B DD 21 8007 LD IX.TSTALM
1751 101F 16 C3 LD D.0C3H
1752 1021 CD 0000# CALL LCDWI
1753 1024 06 01 LD B.1
1754 1026 CD 0000# CALL CODLCD
1755 1029 DD 7E 00 LD A.(IX+0)
1756 102C E6 0F AND 0FH
1757 102E FE 0B CP 0BH
1758 1030 28 E2 JR Z.RANGE
1759
1760 1032 DD 21 8008 LD IX.TSPALM
1761 1036 16 C6 LD D.0C6H
1762 1038 CD 0000# CALL LCDWI
1763 103B 06 01 LD B.1
1764 103D CD 0000# CALL CODLCD
1765 1040 FE 0B CP 0BH
1766 1042 28 D0 JR Z.RANGE
1767
1768 1044 CD 0000# CALL GETNA
1769 1047 FE 0C CP 0CH
1770 1049 20 C9 JR NZ.RANGE
1771 104B CD 0000# CALL HBEEP2
1772 104E 18 8F JR CLSRAN
1773
1774 1050 46 39 3A 43 FUNTAB9: DB "F9: CLEAR & RANGE"
1774 1054 4C 45 41 52
1774 1058 20 26 20 52
1774 105C 41 4E 47 45
1775 1060 30 3D 43 6C TAB9RAN: DB "0=ClsMEM 1=Range"
1775 1064 73 4D 45 4D
1775 1068 20 31 3D 52
1775 106C 61 6E 67 65
1776 1070 43 6C 65 61 SENCLS: DB "Clear Sensor MEM"
1776 1074 72 20 53 65
1776 1078 6E 73 6F 72
1776 107C 20 4D 45 4D
1777 1080 53 65 74 20 TIMTAB: DB "Set Range? _-_"
1777 1084 52 61 6E 67
1777 1088 65 3F 20 5F
1777 108C 5F 2D 5F 5F
1778
1779 ; ***** ERROR TO EXIT *****
1780
1781 1090 11 01F4 ERROR: LD DE.500
1782 1093 CD 0000# CALL DMSEC
1783 1096 CD 0000# CALL LBEEP
1784 1099 FD 21 0000# LD IY.OFFTAB0
1785 109D CD 0000# CALL MDSLCD
1786
1787 ; ***** EXIT TO MAIN *****
1788
1789 10A0 F3 EXIT: DI
1790 10A1 AF XOR A
1791 10A2 D3 10 OUT (PORTA1).A
1792 10A4 11 0EB8 LD DE.3000
1793 10A7 CD 0000# CALL DMSEC
1794 10AA C3 0104 JP BEGIN
1795
1796 10AD 4F 46 46 20 OFFTAB0: DB "OFF Hook Please!"
1796 10B1 48 6F 6F 6B
1796 10B5 20 50 6C 65
1796 10B9 61 73 65 21
1797
1798 ; ***** INFORMATION SUB *****
1799 ; ADDRESS OF MESSEGE
1800 ; IN = A
1801
1802 10BD 11 0000# INFOMAS: LD DE.RECVTAB
1803 10C0 CD 0000# CALL DEFIND
1804 10C3 7E LD A.(HL)
1805 10C4 F6 B0 OR 10110000B ;PULSE CE LOW
1806 10C6 D3 21 OUT (PORTB2).A
1807 10C8 DB 21 IN A.(PORTB2)
1808 10CA CB AF RES 5,A
1809 10CC D3 21 OUT (PORTB2).A
1810 10CE 11 0001 LD DE.1
1811 10D1 CD 0000# CALL DMSEC
1812 10D4 DB 21 IN A.(PORTB2)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1813 10D6 CB EF          SET      5.A
1814 10D8 DB 21          OUT      (PORTB2).A
1815 10DA D3 12          IN       A.(PORTC1)
1816 10DC CB 67          BIT      4.A
1817 10DE 20 ??          JR       NZ,ENOV
1818 10E0 DB 12          IN       A.(PORTC1)
1819 10E2 CB 4F          BIT      1.A
1820 10E4 20 F4          JR       NZ,EOV
1821 10E6 DB 21          IN       A.(PORTB2)
1822 10E8 E6 F0          AND     11110000B
1823 10EA F6 F0          OR      11110000B
1824 10EC D3 21          OUT     (PORTB2).A
1825 10EE CD 0000#      ENOV:   CALL  HBEEP1
1826 10F1 C9            RET
1827
1828 10F2 801B 801C      RECVTAB: DW  VOIC0.VOIC1.VOIC2.VOIC3
1828 10F6 801D 801E
1829 10FA 801F 8020      DW  VOIC4.VOIC5.VOIC6.VOIC7
1829 10FE 8021 8022
1830
1831          ; ***** LCD DISPLAY *****
1832          ; USE F01.F07.F08
1833
1834 1102 CD 0000#      COTLCD: CALL  GETNA
1835 1105 FE 0A          CP      10
1836 1107 D0            RET      NC
1837 1108 CD 0CE5      CALL  LCDDP
1838 110B 07            RLCA
1839 110C 07            RLCA
1840 110D 07            RLCA
1841 110E 07            RLCA
1842 110F 4F          LD      C.A
1843 1110 CD 0000#      CALL  GETNA
1844 1113 FE 0A          CP      10
1845 1115 D0            RET      NC
1846 1116 CD 0CE5      CALL  LCDDP
1847 1119 B1            OR      C
1848 111A DD 77 00      LD      (IX+0).A
1849 111D 3E 03        LD      A.3
1850 111F 85            ADD     A.L
1851 1120 6F            LD      L.A
1852 1121 57            LD      D.A
1853 1122 CD 0000#      CALL  LCDWI
1854 1125 DD 23        INC     IX
1855 1127 10 D9        DJNZ   COTLCD
1856 1129 C9            RET
1857
1858          ; ***** KEY DISPLAY *****
1859          ; IX = ADDRESS MEMORY
1860
1861 112A CD 0000#      CODLCD: CALL  GETNA
1862 112D FE 0A          CP      10
1863 112F D0            RET      NC
1864 1130 CD 0CE5      CALL  LCDDP
1865 1133 07            RLCA
1866 1134 07            RLCA
1867 1135 07            RLCA
1868 1136 07            RLCA
1869 1137 4F          LD      C.A
1870 1138 CD 0000#      CALL  GETNA
1871 113B FE 0A          CP      10
1872 113D D0            RET      NC
1873 113E CD 0CE5      CALL  LCDDP
1874 1141 B1            OR      C
1875 1142 DD 77 00      LD      (IX+0).A
1876 1145 DD 23        INC     IX
1877 1147 10 E1        DJNZ   CODLCD
1878 1149 C9            RET
1879
1880          ; ***** GETNA SUB *****
1881          ; OUT = A
1882
1883 114A CD 0000#      GETNA: CALL  GETN
1884 114D FE 0A          CP      0AH
1885 114F 28 ??          JR     Z,INFO
1886 1151 18 ??          JR     XET
1887 1153 3E 00        INFO: LD      A,00H
1888 1155 C9            XET:   RET
1889
1890          ; ***** GETN SUB *****
1891          ; OUT = A
1892
1893 1156 DB 12          GETN:  IN     A.(PORTC1)
1894 1158 CB 67          BIT     4.A
1895 115A 20 FA          JR     NZ,GETN
1896 115C DB 12          GET2:  IN     A.(PORTC1)
1897 115E CB 67          BIT     4.A

```

```

1898 1160 28 FA          JR      Z.GET2
1899 1162 DB 22          IN      A.(PORTC2)
1900 1164 E6 0F          AND     0FH
1901 1166 C9             RET
1902
1903                   : ***** DEFIND ADDR *****
1904                   : IN = A
1905                   : OUT = HL
1906
1907 1167 26 00          DEFIND:  LD      H.0
1908 1169 6F             LD      L.A           :REG A  -> L
1909 116A 29             ADD     HL,HL
1910 116B 19             ADD     HL,DE
1911 116C 5E             LD      E.(HL)
1912 116D 23             INC     HL
1913 116E 56             LD      D.(HL)
1914 116F EB             EX     DE,HL
1915 1170 C9             RET
1916
1917                   : ***** CURDATE SUB *****
1918                   : SEND DATE TO LCD
1919
1920 1171 FD 21 0000#    CURDATE:  LD      IY,DATXT
1921 1175 CD 0000#      CALL   MDSLCD
1922 1178 CD 0000#      CALL   RDDATE
1923 117B CD 0000#      CALL   DISPLAY
1924 117E 11 01F4      WSEC:   LD      DE.500
1925 1181 CD 0000#      CALL   DMSEC
1926 1184 DB 12        IN      A.(PORTC1)
1927 1186 CB 77        BIT    6,A
1928 1188 20 ??        JR     NZ,EXDATE
1929 118A 11 01F4      LD      DE.500
1930 118D CD 0000#      CALL   DMSEC
1931 1190 DB 12        IN      A.(PORTC1)
1932 1192 CB 7F        BIT    7,A
1933 1194 20 ??        JR     NZ,EXDATE
1934 1196 CD 0000#      CALL   RDRTIME
1935 1199 7B           LD      A,E
1936 119A FE 10        CP     10H
1937 119C 20 E0        JR     NZ,WSEC
1938 119E CD 0000#      EXDATE: CALL   HTIME
1939 11A1 C9           RET
1940
1941 11A2 4B 4D 49 54    DATXT:  DB     "KMIT'L / / "
1941 11A6 27 4C 20 20
1941 11AA 20 20 2F 20
1941 11AE 20 2F 20 20
1942
1943                   : ***** HTIME SUB *****
1944                   : SEND TIME TO LCD
1945
1946 11B2 FD 21 0000#    HTIME:  LD      IY,TIMTXT      :TIME
1947 11B6 CD 0000#      CALL   MDSLCD
1948 11B9 C9           RET
1949
1950 11BA 4B 4D 49 54    TIMTXT: DB     "KMIT'L : : "
1950 11BE 27 4C 20 20
1950 11C2 20 20 3A 20
1950 11C6 20 3A 20 20
1951
1952                   : ***** SEND ASCII TO LCD *****
1953                   : IN = IY
1954
1955 11CA CD 0000#      SEN2LCD: CALL   LCDWI      :SUBR SEND TEXT TO LCD
1956 11CD 06 08        LD      B.8
1957 11CF FD 56 00      SENTXT: LD      D.(IY+0)
1958 11D2 CD 0000#      CALL   LCDWD
1959 11D5 FD 23        INC     IY
1960 11D7 10 F6        DJNZ   SENTXT
1961 11D9 C9           RET
1962
1963                   : ***** DISPLAY LCD SUB *****
1964                   : DISPLAY TIME & DATE
1965                   : REG A,B,DE,HL,IX,IY
1966
1967 11DA DD 21 807B     DISPLAY: LD      IX,TIDBUF
1968 11DE 21 807E       LD      HL,TIDASC
1969
1970 11E1 06 03         LD      B.3
1971 11E3 DD 7E 00      TIASCI: LD      A.(IX+0)
1972 11E6 CD 0000#      CALL   HTOA
1973 11E9 72           LD      (HL),D
1974 11EA 23           INC     HL
1975 11EB 73           LD      (HL),E
1976 11EC 23           INC     HL
1977 11ED DD 23        INC     IX
1978 11EF 10 F2        DJNZ   TIASCI

```

```

1979
1980 11F1 06 03 LD B.3
1981 11F3 FD 21 807E LD IY.TIDASC
1982 11F7 0E C0 LD C.0C0H
1983 11F9 51 TOLCD: LD D.C
1984 11FA CD 0000# CALL LCDLDS
1985 11FD 79 LD A.C ;SET ADDRESS LCD
1986 11FE C6 03 ADD A.3
1987 1200 4F LD C.A
1988 1201 10 F6 DJNZ TOLCD
1989 1203 C9 RET
1990
1991 1204 CD 0000# LCDLDS: CALL LCDWI
1992 1207 C5 PUSH BC
1993 1208 06 02 LD B.2
1994 120A FD 56 00 LCDLDS1: LD D.(IY+0)
1995 120D CD 0000# CALL LCDWD
1996 1210 FD 23 INC IY
1997 1212 10 F6 DJNZ LCDLDS1
1998 1214 C1 POP BC
1999 1215 C9 RET
2000
2001 ; ***** MODUL TO LCD *****
2002
2003 1216 16 01 MDSLCD: LD D.00000001B ;CLEAR
2004 1218 CD 0000# CALL LCDWI
2005 121B 16 80 LD D.80H
2006 121D CD 11CA CALL SEN2LCD
2007 1220 16 C0 LD D.0C0H
2008 1222 CD 11CA CALL SEN2LCD
2009 1225 C9 RET
2010
2011 ; ***** CLEAR LCD *****
2012 ; CLEAR DISPLAY
2013
2014 1226 16 01 CLSLCD: LD D.00000001B ;CLEAR
2015 1228 CD 0000# CALL LCDWI
2016 122B C9 RET
2017
2018 ; ***** LCDWI SUB *****
2019 ; LCD WRITE INSTRUCTION (RS=0)
2020 ; IN = D
2021 ; REG = AD
2022
2023 122C DB 01 LCDWI: IN A.(PORTB)
2024 122E CB 87 RES 0.A ;RS=0
2025 1230 CB 8F RES 1.A ;R/W=0 ;(WRITE)
2026 1232 D3 01 OUT (PORTB).A
2027 1234 7A LD A.D
2028 1235 D3 00 OUT (PORTA).A ;INSTRUCTION
2029
2030 1237 DB 01 IN A.(PORTB) ;OUT E HIGH PLUSE
2031 1239 CB D7 SET 2.A
2032 123B D3 01 OUT (PORTB).A
2033 123D 00 NOP
2034 123E 00 NOP
2035 123F CB 97 RES 2.A
2036 1241 D3 01 OUT (PORTB).A
2037
2038 1243 AF XOR A ;DELAY
2039 1244 3D LCDWI2: DEC A
2040 1245 20 FD JR NZ.LCDWI2
2041 1247 C9 RET
2042
2043 ; ***** LCDWD SUB *****
2044 ; LCD WRITE DATA (RS=1)
2045 ; IN = D
2046 ; REG = AD
2047
2048 1248 DB 01 LCDWD: IN A.(PORTB)
2049 124A CB C7 SET 0.A ;RS=1
2050 124C CB 8F RES 1.A ;R/W=0 ;(WRITE)
2051 124E D3 01 OUT (PORTB).A
2052 1250 7A LD A.D
2053 1251 D3 00 OUT (PORTA).A ;INSTRUCTION
2054
2055 1253 DB 01 IN A.(PORTB) ;OUT E HIGH PLUSE
2056 1255 CB D7 SET 2.A
2057 1257 D3 01 OUT (PORTB).A
2058 1259 00 NOP
2059 125A 00 NOP
2060 125B CB 97 RES 2.A
2061 125D D3 01 OUT (PORTB).A
2062
2063 125F AF XOR A ;DELAY
2064 1260 3D LCDWD2: DEC A
2065 1261 20 FD JR NZ.LCDWD2

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

2066 1263 C9 RET
2067
2068 : ***** PBYTE SUB *****
2069 : PRINT ONE BYTE
2070 : IN = D
2071 : REG = AD
2072
2073 1264 DB 02 PBYTE: IN A.(PORTC) :WAIT BUSY SIGNAL
2074 1266 CB 77 BIT 6.A
2075 1268 20 FA JR NZ.PBYTE
2076
2077 126A 7A PBYTE1: LD A.D :OUT DATA
2078 126B D3 00 OUT (PORTA).A
2079 126D CD 0000# CALL PBYTES
2080 1270 DB 01 IN A.(PORTB) :STB LOW
2081 1272 CB B7 RES 6.A
2082 1274 D3 01 OUT (PORTB).A
2083 1276 CD 0000# CALL PBYTES
2084 1279 DB 01 IN A.(PORTB) :STB HIGH
2085 127B CB F7 SET 6.A
2086 127D D3 01 OUT (PORTB).A
2087 127F CD 0000# CALL PBYTES
2088 1282 C9 RET
2089
2090 1283 3E 3C PBYTES: LD A.60 :DELAY
2091 1285 3D PBYTES1: DEC A
2092 1286 20 FD JR NZ.PBYTES1
2093 1288 C9 RET
2094
2095 : ***** PBLOCK SUB *****
2096 : PRINT BLOCK
2097 : IN = IX (END BY 0 OR 0DH)
2098 : REG = ADHL
2099
2100 1289 F5 PBLOCK: PUSH AF
2101 128A DD 7E 00 PBLOCK1: LD A.(IX+0)
2102 128D FE 00 CP 0
2103 128F C8 RET Z
2104 1290 FE 0D CP 0DH
2105 1292 20 ?? JR NZ.PBLOCK2
2106 1294 CD 0000# CALL PLF
2107 1297 F1 POP AF
2108 1298 C9 RET
2109
2110 1299 D5 PBLOCK2: PUSH DE
2111 129A 57 LD D.A
2112 129B CD 1264 CALL PBYTE
2113 129E DD 23 INC IX
2114 12A0 D1 POP DE
2115 12A1 18 E7 JR PBLOCK1
2116
2117 : ***** PLF SUB *****
2118 : PRINT LINE FEED
2119 : REG = AD
2120
2121 12A3 16 0A PLF: LD D.0AH
2122 12A5 CD 1264 CALL PBYTE
2123 12A8 16 0D LD D.0DH
2124 12AA CD 1264 CALL PBYTE
2125 12AD C9 RET
2126
2127 : ***** HTOA SUB *****
2128 : HEX TO ASCII
2129 : IN = A HEX
2130 : OUT = DE ASCII (A=E)
2131 : REG = ADE
2132 : eg. 2A -> 32 41
2133
2134 12AE F5 HTOA: PUSH AF
2135 12AF E6 F0 AND 0F0H
2136 12B1 0F RRCA
2137 12B2 0F RRCA
2138 12B3 0F RRCA
2139 12B4 0F RRCA
2140 12B5 CD 0000# CALL HTOAS
2141 12B8 57 LD D.A
2142 12B9 F1 POP AF
2143 12BA E6 0F AND 0FH
2144 12BC FE 0D CP 0DH :CHECK END OF NUMBER
2145 12BE 28 ?? JR Z.EEXIT
2146 12C0 CD 0000# CALL HTOAS
2147 12C3 5F LD E.A
2148 12C4 18 ?? JR HEXIT
2149 12C6 1E 00 EEXIT: LD E.00H
2150 12C8 C9 HEXIT: RET
2151
2152 12C9 E6 0F HTOAS: AND 0FH

```

```

2153 12CB FE 0A          CP      0AH
2154 12CD 30 ??          JR      NC,HTOAS1
2155 12CF F6 30          OR      30H
2156 12D1 C9             RET
2157 12D2 D6 09          HTOAS1: SUB    9
2158 12D4 F6 40          OR      40H
2159 12D6 C9             RET
2160
2161                   ; ***** HTOD SUB *****
2162                   ; HEX TO DECIMAL
2163                   ; IN = HL
2164                   ; OUT = ADE
2165
2166 12D7 0E 00          HTOD:   LD      C,0
2167 12D9 11 0000        LD      DE,0
2168 12DC 06 10          LD      B,16
2169 12DE CB 15          HTOD1:  RL      L
2170 12E0 CB 14          RL      H
2171 12E2 7B            LD      A,E
2172 12E3 8F            ADC     A,A
2173 12E4 27            DAA
2174 12E5 5F            LD      E,A
2175 12E6 7A            LD      A,D
2176 12E7 8F            ADC     A,A
2177 12E8 27            DAA
2178 12E9 57            LD      D,A
2179 12EA 79            LD      A,C
2180 12EB 8F            ADC     A,A
2181 12EC 27            DAA
2182 12ED 4F            LD      C,A
2183 12EE 10 EE          DJNZ   HTOD1
2184 12F0 79            LD      A,C
2185 12F1 C9             RET
2186
2187                   ; ***** DE2HEX SUB *****
2188                   ; DECIMAL TO HEX
2189                   ; IN = A (99)
2190                   ; OUT = A (63)
2191
2192 12F2 47             DE2HEX: LD      B,A
2193 12F3 E6 F0          AND     0F0H
2194 12F5 0F            RRCA
2195 12F6 4F            LD      C,A
2196 12F7 0F            RRCA
2197 12F8 0F            RRCA
2198 12F9 81            ADD     A,C
2199 12FA 4F            LD      C,A
2200 12FB 78            LD      A,B
2201 12FC E6 0F          AND     0FH
2202 12FE 81            ADD     A,C
2203 12FF C9             RET
2204
2205                   ; ***** SWAP SUB *****
2206                   ; SWAP 4 BIT ON A
2207                   ; IN = A
2208                   ; OUT = A
2209                   ; REG = A
2210
2211 1300 07             SWAP:   RLCA
2212 1301 07             RLCA
2213 1302 07             RLCA
2214 1303 07             RLCA
2215 1304 C9             RET
2216
2217                   ; ***** HBEEP1 SUB *****
2218                   ; REG = DEL
2219
2220 1305 11 00C8          HBEEP1: LD      DE,200
2221 1308 CD 0000#        CALL   HBEEP
2222 130B C9             RET
2223
2224                   ; ***** HBEEP2 SUB *****
2225                   ; REG = DEL
2226
2227 130C 2E 02          HBEEP2: LD      L,02H
2228 130E 11 0096        NBEEP:  LD      DE,150
2229 1311 CD 0000#        CALL   HBEEP
2230 1314 2D            DEC     L
2231 1315 20 F7          JR      NZ,NBEEP
2232 1317 C9             RET
2233
2234                   ; ***** HBEEP SUB *****
2235                   ; REG ABC
2236
2237 1318 C5             HBEEP:  PUSH   BC
2238 1319 CD 0000#        CALL   DMSEC
2239 131C 01 0630        LD      BC,0630H

```

```

2240 131F CD 0000# CALL SOUND
2241 1322 C1 POP BC
2242 1323 C9 RET
2243
2244 : ***** LBEEP SUB *****
2245 : ERROR BEEP
2246
2247 1324 11 00C8 LBEEP: LD DE,200
2248 1327 CD 0000# CALL DMSEC
2249 132A 01 9080 LD BC,9080H ;ERROR BEEP
2250 132D CD 0000# CALL SOUND
2251 1330 C9 RET
2252
2253 : ***** FUNCT SUB *****
2254 : FUNCTION BEEP
2255
2256 1331 21 0820 FBEEP: LD HL,0820H
2257 1334 45 FBEEP1: LD B,L
2258 1335 0E 20 LD C,20H
2259 1337 CD 0000# CALL SOUND
2260 133A 01 0028 LD BC,40
2261 133D 11 0001 LD DE,1
2262 1340 CD 0000# CALL DMSEC
2263 1343 7D LD A,L
2264 1344 D6 02 SUB 2
2265 1346 6F LD L,A
2266 1347 25 DEC H
2267 1348 20 EA JR NZ,FBEEP1
2268 134A C9 RET
2269
2270 : ***** DELAY 1 SEC *****
2271 : REG = DE
2272
2273 134B 11 03E8 DMSEC1: LD DE,1000
2274 134E CD 0000# CALL DMSEC
2275 1351 C9 RET
2276
2277 : ***** DELAY 4 SEC *****
2278 : REG = CDE
2279
2280 1352 0E 28 DMSEC4: LD C,40
2281 1354 DB 12 FOR: IN A,(PORTC1)
2282 1356 CB 77 BIT 6,A
2283 1358 20 ?? JR NZ,EXT4
2284 135A 11 0064 LD DE,100
2285 135D CD 0000# CALL DMSEC
2286 1360 0D DEC C
2287 1361 20 F1 JR NZ,FOR
2288 1363 C9 EXT4: RET
2289
2290 : ***** DELAY&CHECK KEY *****
2291
2292 1364 3E F6 DMSILEN: LD A,246
2293 1366 DB 12 IN A,(PORTC1)
2294 1368 CB 67 BIT 4,A
2295 136A C0 RET NZ
2296 136B 3D DMLEN: DEC A
2297 136C 20 FD JR NZ,DMLEN
2298 136E 1B DEC DE
2299 136F 7A LD A,D
2300 1370 B3 OR E
2301 1371 20 F1 JR NZ,DMSILEN
2302 1373 C9 RET
2303
2304 : ***** DELEY TONE *****
2305 : DELAY & CHECK PULSE TONE
2306 : IN = DE
2307 : REG = ADE
2308
2309 1374 3E F6 DMSTON: LD A,246
2310 1376 3D DMT:- DEC A
2311 1377 20 FD JR NZ,DMT
2312 1379 DB 12 IN A,(PORTC1)
2313 137B CB 6F BIT 5,A
2314 137D C0 RET NZ
2315 137E 1B DEC DE
2316 137F 7A LD A,D
2317 1380 B3 OR E
2318 1381 20 F1 JR NZ,DMSTON
2319 1383 C9 RET
2320
2321 : ***** DMSEC SUB *****
2322 : DELAY MILI-SECOND
2323 : IN = DE
2324 : REG = ADE
2325
2326 1384 3E F6 DMSEC: LD A,246

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

2327 1386 3D          DM1:      DEC      A
2328 1387 20 FD      JR      NZ.DM1
2329 1389 1B         DEC      DE
2330 138A 7A         LD      A,D
2331 138B B3         OR      E
2332 138C 20 F6      JR      NZ.DMSEC
2333 138E C9         RET
2334
2335                ; ***** RDTIME SUB *****
2336                ; READ TIME FROM RTC
2337                ; OUT = CDE HOUR.MINUTE.SECOND
2338                ; REG = ABCDE
2339
2340 138F DB 3D      RDTIME:  IN      A.(RTCPOT+0DH) ;SET HOLD=1
2341 1391 CB C7      SET      0.A
2342 1393 D3 3D      OUT      (RTCPOT+0DH).A
2343 1395 DB 3D      IN      A.(RTCPOT+0DH) ;READ BUSY
2344 1397 CB 4F      BIT      1.A
2345 1399 28 ??      JR      Z.RDTIME1
2346 139B CB 87      RES      0.A ;SET HOLD=0
2347 139D D3 3D      OUT      (RTCPOT+0DH).A
2348 139F 18 EE      JR      RDTIME
2349
2350 13A1 DB 30      RDTIME1: IN      A.(RTCPOT+0) ;SECOND
2351 13A3 E6 0F      AND      0FH
2352 13A5 47         LD      B.A
2353 13A6 DB 31      IN      A.(RTCPOT+1)
2354 13A8 E6 07      AND      07H
2355 13AA CD 1300    CALL     SWAP
2356 13AD B0         OR      B
2357 13AE 5F         LD      E.A
2358
2359 13AF DB 32      IN      A.(RTCPOT+2) ;MINUTE
2360 13B1 E6 0F      AND      0FH
2361 13B3 47         LD      B.A
2362 13B4 DB 33      IN      A.(RTCPOT+3)
2363 13B6 E6 07      AND      07H
2364 13B8 CD 1300    CALL     SWAP
2365 13BB B0         OR      B
2366 13BC 57         LD      D.A
2367
2368 13BD DB 34      IN      A.(RTCPOT+4) ;HOUR
2369 13BF E6 0F      AND      0FH
2370 13C1 47         LD      B.A
2371 13C2 DB 35      IN      A.(RTCPOT+5)
2372 13C4 E6 03      AND      03H
2373 13C6 CD 1300    CALL     SWAP
2374 13C9 B0         OR      B
2375 13CA 4F         LD      C.A
2376
2377 13CB DB 3D      IN      A.(RTCPOT+0DH) ;SET HOLD=0
2378 13CD CB 87      RES      0.A
2379 13CF D3 3D      OUT      (RTCPOT+0DH).A
2380 13D1 C9         RET
2381
2382                ; ***** WRTIME SUB *****
2383                ; WRITE TIME TO RTC
2384                ; IN = C.D.E:HOUR.MINUTE.SECOND
2385                ; REG = A
2386
2387 13D2 DB 3D      WRTIME:  IN      A.(RTCPOT+0DH) ;SET HOLD=1
2388 13D4 CB C7      SET      0.A
2389 13D6 D3 3D      OUT      (RTCPOT+0DH).A
2390 13D8 DB 3D      IN      A.(RTCPOT+0DH) ;READ BUSY
2391 13DA CB 4F      BIT      1.A
2392 13DC 28 ??      JR      Z.WRTIME1
2393 13DE CB 87      RES      0.A ;SET HOLD=0
2394 13E0 D3 3D      OUT      (RTCPOT+0DH).A
2395 13E2 18 EE      JR      WRTIME
2396
2397 13E4 7B         WRTIME1: LD      A.E ;SECOND
2398 13E5 E6 0F      AND      0FH
2399 13E7 D3 30      OUT      (RTCPOT+0).A
2400 13E9 7B         LD      A.E
2401 13EA CD 1300    CALL     SWAP
2402 13ED E6 07      AND      07H
2403 13EF D3 31      OUT      (RTCPOT+1).A
2404
2405 13F1 7A         LD      A.D ;MINUTE
2406 13F2 E6 0F      AND      0FH
2407 13F4 D3 32      OUT      (RTCPOT+2).A
2408 13F6 7A         LD      A.D
2409 13F7 CD 1300    CALL     SWAP
2410 13FA E6 07      AND      07H
2411 13FC D3 33      OUT      (RTCPOT+3).A
2412
2413 13FE 79         LD      A.C ;HOUR

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

2414 13FF E6 0F          AND    0FH
2415 1401 D3 34          OUT    (RTCPOT+4).A
2416 1403 79            LD     A.C
2417 1404 CD 1300       CALL   SWAP
2418 1407 E6 03          AND    03H
2419 1409 D3 35          OUT    (RTCPOT+5).A
2420
2421 140B DB 3D          IN     A.(RTCPOT+0DH) ;SET HOLD=0
2422 140D CB 87          RES    0.A
2423 140F D3 3D          OUT    (RTCPOT+0DH).A
2424 1411 C9            RET
2425
2426          : ***** RDDATE SUB *****
2427          : READ DATE FROM RTC
2428          : OUT = BCDE WEEK.DAY.MONTH.YEAR
2429          : REG = ABCDE
2430
2431 1412 DB 3D          RDDATE: IN     A.(RTCPOT+0DH) ;SET HOLD=1
2432 1414 CB C7          SET    0.A
2433 1416 D3 3D          OUT    (RTCPOT+0DH).A
2434 1418 DB 3D          IN     A.(RTCPOT+0DH) ;READ BUSY
2435 141A CB 4F          BIT    1.A
2436 141C 28 ??          JR     Z.RDDATE1
2437 141E CB 87          RES    0.A ;SET HOLD=0
2438 1420 D3 3D          OUT    (RTCPOT+0DH).A
2439 1422 18 EE          JR     RDDATE
2440
2441 1424 DB 36          RDDATE1: IN    A.(RTCPOT+6) ;DAY
2442 1426 E6 0F          AND    0FH
2443 1428 47            LD     B.A
2444 1429 DB 37          IN     A.(RTCPOT+7)
2445 142B E6 03          AND    03H
2446 142D CD 1300       CALL   SWAP
2447 1430 B0            OR     B
2448 1431 4F            LD     C.A
2449
2450 1432 DB 38          IN     A.(RTCPOT+8) ;MONTH
2451 1434 E6 0F          AND    0FH
2452 1436 47            LD     B.A
2453 1437 DB 39          IN     A.(RTCPOT+9)
2454 1439 E6 01          AND    01H
2455 143B CD 1300       CALL   SWAP
2456 143E B0            OR     B
2457 143F 57            LD     D.A
2458
2459 1440 DB 3A          IN     A.(RTCPOT+0AH) ;YEAR
2460 1442 E6 0F          AND    0FH
2461 1444 47            LD     B.A
2462 1445 DB 3B          IN     A.(RTCPOT+0BH)
2463 1447 E6 0F          AND    0FH
2464 1449 CD 1300       CALL   SWAP
2465 144C B0            OR     B
2466 144D 5F            LD     E.A
2467
2468 144E DB 3C          IN     A.(RTCPOT+0CH) ;WEEK
2469 1450 E6 07          AND    07H
2470 1452 47            LD     B.A
2471
2472 1453 DB 3D          IN     A.(RTCPOT+0DH) ;SET HOLD=0
2473 1455 CB 87          RES    0.A
2474 1457 D3 3D          OUT    (RTCPOT+0DH).A
2475 1459 DD 21 807B     LD     IX,TIDBUF
2476 145D DD 71 00     LD     (IX+0).C
2477 1460 DD 72 01     LD     (IX+1).D
2478 1463 DD 73 02     LD     (IX+2).E
2479 1466 C9            RET
2480
2481          : ***** WRDATE SUB *****
2482          : WRITE DATE TO RTC
2483          : IN = BCDE WEEK.DAY.MONTH.YEAR
2484          : REG = A
2485
2486 1467 DB 3D          WRDATE: IN    A.(RTCPOT+0DH) ;SET HOLD=1
2487 1469 CB C7          SET    0.A
2488 146B D3 3D          OUT    (RTCPOT+0DH).A
2489 146D DB 3D          IN     A.(RTCPOT+0DH) ;READ BUSY
2490 146F CB 4F          BIT    1.A
2491 1471 28 ??          JR     Z.WRDATE1
2492 1473 CB 87          RES    0.A ;SET HOLD=0
2493 1475 D3 3D          OUT    (RTCPOT+0DH).A
2494 1477 18 EE          JR     WRDATE
2495
2496 1479 79            WRDATE1: LD    A.C ;DAY
2497 147A E6 0F          AND    0FH
2498 147C D3 36          OUT    (RTCPOT+6).A
2499 147E 79            LD    A.C
2500 147F CD 1300       CALL   SWAP

```

```

2501 1482 E6 03
2502 1484 D3 37
2503
2504 1486 7A
2505 1487 E6 0F
2506 1489 D3 38
2507 148B 7A
2508 148C CD 1300
2509 148F E6 01
2510 1491 D3 39
2511
2512 1493 7B
2513 1494 E6 0F
2514 1496 D3 3A
2515 1498 7B
2516 1499 CD 1300
2517 149C E6 0F
2518 149E D3 3B
2519
2520 14A0 78
2521 14A1 E6 07
2522 14A3 D3 3C
2523
2524 14A5 DB 3D
2525 14A7 CB 87
2526 14A9 D3 3D
2527 14AB C9
2528
2529
2530
2531
2532
2533
2534
2535 14AC 7E
2536 14AD E6 F0
2537 14AF 0F
2538 14B0 0F
2539 14B1 0F
2540 14B2 0F
2541 14B3 CD 0000#
2542 14B6 DD 77 00
2543 14B9 7E
2544 14BA E6 0F
2545 14BC FE 0D
2546 14BE 28 ??
2547 14C0 CD 0000#
2548 14C3 DD 77 01
2549 14C6 C9
2550
2551 14C7 E5
2552 14C8 21 0000#
2553 14CB 85
2554 14CC 6F
2555 14CD 3E 00
2556 14CF 8C
2557 14D0 67
2558 14D1 7E
2559 14D2 E1
2560 14D3 C9
2561
2562 14D4 AE C7 A7 67
2563 14D8 CB AB 6B CD
2564 14DC AD 6D FF FF
2565
2566
2567
2568
2569
2570
2571
2572 14E0 16 00
2573 14E2 1E 80
2574 14E4 CD 0000#
2575 14E7 7A
2576 14E8 FE 01
2577 14EA 20 F8
2578 14EC C9
2579
2580 14ED DB 10
2581 14EF CB DF
2582 14F1 D3 10
2583 14F3 CD 0000#
2584 14F6 DB 10
2585 14F8 CB 9F
2586 14FA D3 10
2587 14FC CD 0000#

AND 03H
OUT (RTCPOT+7).A

LD A,D
AND 0FH
OUT (RTCPOT+8).A
LD A,D
CALL SWAP
AND 01H
OUT (RTCPOT+9).A

LD A,E
AND 0FH
OUT (RTCPOT+0AH).A
LD A,E
CALL SWAP
AND 0FH
OUT (RTCPOT+0BH).A

LD A,B
AND 07H
OUT (RTCPOT+0CH).A

IN A,(RTCPOT+0DH)
RES 0,A
OUT (RTCPOT+0DH).A
RET

: ***** HEX2DTMF *****
: HEX TO DTMF
: IN = TELNUM > HL
: OUT = DTMFBUF > IX
: REG = AHL

H2DTMF: LD A,(HL)
AND 0F0H
RRCA
RRCA
RRCA
RRCA
RRCA
CALL H2CONV
LD (IX+0).A
LD A,(HL)
AND 0FH
CP 0DH
JR Z,EXT
CALL H2CONV
LD (IX+1).A
EXT: RET

H2CONV: PUSH HL
LD HL,DTMFTAB
ADD A,L
LD L,A
LD A,0
ADC A,H
LD H,A
LD A,(HL)
POP HL
RET

DTMFTAB: DB 0AEH,0C7H,0A7H,67H ;0123
DB 0CBH,0ABH,6BH,0CDH ;4567
DB 0ADH,6DH,0FFH,0FFH ;89FF

: ***** SOUND SUB *****
: SOUND GENERATE (HBEEP)
: IN = B FREQUENCY (06H)
: C LENGTH (30H)
: REG = ABCDE

SOUND: LD D,0
LD E,SNDCON
SOUND1: CALL SOUNDS
LD A,D
CP 1
JR NZ,SOUND1
RET

SOUNDS: IN A,(PORTA1)
SET 3,A
OUT (PORTA1).A
CALL SOUNDX
IN A,(PORTA1)
RES 3,A
OUT (PORTA1).A
CALL SOUNDX

```

```

2588 14FF C9          RET
2589
2590 1500 78          SOUNDX: LD A,B          :FREQUENCY DELAY
2591 1501 CD 0000#    SOUNDX1: CALL SOUNDY
2592 1504 3D          DEC A
2593 1505 20 FA       JR NZ,SOUNDX1
2594 1507 C9          RET
2595
2596 1508 1D          SOUNDY: DEC E          :LENGTH COUNT DOWN
2597 1509 20 ??       JR NZ,SOUNDY1
2598 150B 1E 80       LD E,SNDCON
2599 150D 0D          DEC C
2600 150E 20 ??       JR NZ,SOUNDY1
2601 1510 16 01       LD D,1
2602 1512 C9          SOUNDY1: RET
2603
2604                  END

```

```

0 Error(s) Detected.
32900 Absolute Bytes. 378 Symbols Detected.

```




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ค.

วงจรและลายปริ้นท์




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




วงจรเครื่องสั่งงานและเตือนภัยทางโทรศัพท์ แผ่นที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




วงจรถ่ายส่งงานและตีพิมพ์ทางโทรศัพท์ แผ่นที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่สามารถใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




วงจรควบคุมอุปกรณ์ไฟฟ้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





วงจรภาคจ่ายไฟกระแสตรง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ตำแหน่งอุปกรณ์วงจรเครื่องสั่งงานและเตือนภัยทางโทรศัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





ลายวงจรเครื่องส่งงานและเตอมัยทางโทรศัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ลายวงจรภาคควบคุมอุปกรณ์ไฟฟ้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ลายวงจรมากจ่ายไฟกระแสตรง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ วงจรบอร์ด MR-801 เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม้ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ง.

คู่มือการใช้งาน เครื่องสำนักงานและเดือนภัยทางโทรศัพท์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ฟังก์ชันการใช้งาน

การใช้งาน

การใช้งานแบ่งออกเป็น 2 ลักษณะคือ

1. การใช้งานจากภายนอก คือการโทรศัพท์เข้ามาเพื่อทำการสั่งงาน จะสามารถใช้งานได้เพียงฟังก์ชัน 6 และ ฟังก์ชัน 7 เท่านั้น ถ้ามีการกดเลข 9 ก่อนที่จะเข้าสู่เมนูฟังก์ชัน (Main Function) จะเป็นการเรียก ระหว่างคู่สาย (คู่สายภายนอกส่งสัญญาณเรียกคู่สายภายใน)

2. การใช้งานภายในบ้าน โดยการกดฮุกสวิทช์ (Hook Switch) ติดต่อกัน 2 ครั้ง การใช้งานในแบบ ที่ 2 นี้จะสามารถใช้ได้ทั้ง 10 ฟังก์ชัน (F:0 - F:9)

ขั้นตอนการเข้ารหัส

1. เมื่อมีข้อความบอกให้กดรหัส < PUSH [#] >> CODE > ให้ทำการกด # ตามด้วยเลขรหัส 4 ตัว แล้วกด # ปิดท้าย < Enter Code ? # 0000 # >

2. ถ้ามีข้อความ (เสียง) บอกว่ารหัสไม่ถูกต้อง ให้กดเลขรหัสใหม่ที่ต้องการตามขั้นตอนข้อ 1 โดยจะสามารถใส่รหัสได้เพียง 3 ครั้งเท่านั้น

3. เมื่อรหัสถูกต้องจะมีข้อความ (เสียง) บอกว่ารหัสถูกต้อง < OK Code Right ! > และตาม ด้วยเสียงฟังก์ชันบีบ (Function Beep) คือการเข้าสู่เมนูฟังก์ชัน

การใช้งานของฟังก์ชันต่าง ๆ

เมื่อกรหัสถูกต้องแล้วจะมีข้อความบอกว่ารหัสถูกต้องและตามด้วยเสียงฟังก์ชันบีบ ถ้าหากเป็นการ ใช้งานภายในบ้านจะเห็นข้อความที่จอ LCD แสดงผลว่า < PUSH [*] KEY : 0-9 > นั้นหมายถึงจะต้อง กด * ตามด้วยตัวเลข 0-9 (ฟังก์ชันการสั่งงาน 10 ฟังก์ชัน) แต่ถ้าเป็นการสั่งงานจากภายนอกจะสั่งได้เพียง ฟังก์ชัน 6 และฟังก์ชัน 7 โดยมีรายละเอียดดังนี้

ฟังก์ชัน-0 < CODE & RING >

เป็นการโปรแกรมรหัสผ่านและกำหนดจำนวนครั้งของสัญญาณเรียกจากคู่สาย โดยที่หน้าจอ LCD จะแสดง "0 = Code 1 = Ring" หมายถึงถ้าเลือกเลข "0" เป็นการตั้งรหัสผ่านตัวใหม่ โดยจะตั้งรหัสได้เพียง 4 ตัวเลขและในทำนองเดียวกันถ้าเลือกเลข "1" เป็นการตั้งจำนวนครั้งของสัญญาณเรียกจากคู่สาย (1-99 ครั้ง) เมื่อป้อนข้อมูลแล้วจะต้องกด # ต่อท้ายข้อมูลเสมอ ถ้าหากต้องการออกไปสู่เมนูฟังก์ชัน สามารถทำได้ โดยกด * จะได้ยินเสียงฟังก์ชันบีบและที่หน้าจอจะแสดงข้อความ < PUSH [*] KEY : 0-9 >

ตัวอย่าง หน้าจอ LCD แสดง < 0 = Code 1 = Ring >

เลือก (0) < Setcode [4] ____ >

กดตัวเลข Setcode [4] 1500 ตามด้วย # คือการตั้งรหัสใหม่ = 1500

เลือก (1) < Setting [1-99] __ >

กดตัวเลข Set ring [1-99] 03 ตามด้วย # คือการตั้งสัญญาณเรียก = 3 ครั้ง

กลับสู่เมนูฟังก์ชัน กด *

ยกเลิกการทำงาน กด * - #

ฟังก์ชัน-1 < TIME & DATE >

เป็นการตั้งเวลาและวันเดือนปี หมายถึงถ้าเลือกเลข "0" เป็นการบันทึกเวลา ทำได้โดยใส่ตัวเลขเรียงติดต่อกันจากชั่วโมง,นาทิวินาที เช่น 12 : 05 : 00 ใส่ตัวเลข 120500 ตามด้วย #, และในทำนองเดียวกันถ้าเลือกเลข "1" เป็นการบันทึกวันเดือนปี ทำได้โดยใส่ตัวเลขเรียงติดกันจากวันเดือนปี (ค.ศ) เช่น 01/01/96 ใส่ตัวเลข 010196 ตามด้วย # ซึ่งก็คือ วันที่ 1 เดือน มกราคม ปี (ค.ศ 1996) ถ้าหากต้องการออกไปสู่เมนูฟังก์ชัน สามารถทำได้โดยกด * จะได้ยินเสียงฟังก์ชันบีบและที่หน้าจอจะแสดงข้อความ < PUSH [*] KEY : 0-9 >

ตัวอย่าง ที่จอ LCD แสดง < 0 = Time 1 = Date >

เลือก (0) < SETtime __ : __ : __ >

กดตัวเลข SETtime 12 : 30 : 00 ตามด้วย # คือเวลา 12:30:00 น.

เลือก (1) < SETdate __ / __ / __ >

กดตัวเลข SETdate 01 / 01 / 96 ตามด้วย # คือการแสดงวันที่ 1 เดือน

มกราคม ปี (ค.ศ 1996)

กลับสู่เมนูฟังก์ชัน กด *

ยกเลิกการทำงาน กด * - #

ฟังก์ชัน-2 < RECORD VOICE >

เป็นการบันทึกเสียง (ข้อความ) สามารถบันทึกได้ 8 ช่องข้อความ ความยาวของแต่ละข้อความจะสามารถบันทึกได้ประมาณ 6-8 วินาที โดยกำหนดให้ข้อความช่อง 0-3 เป็นข้อความเกี่ยวกับการตอบรับการใช้งาน เช่น ช่อง "0" คือข้อความให้กดรหัส, ช่อง "1" คือข้อความบอกให้ทำการวางสายที่ปลายทาง, ช่อง "2" คือข้อความบอกว่ารหัสถูกต้อง, ช่อง "3" คือข้อความบอกว่ารหัสไม่ถูกต้อง เป็นต้น ส่วนข้อความช่อง 4-7 เป็นการบันทึกข้อความของเซ็นเซอร์ทั้ง 4 ชุด คือ เซ็นเซอร์ที่เป็นสวิทช์ปกติปิด (ข้อความช่อง 4), เซ็นเซอร์ที่เป็นสวิทช์ปกติเปิด (ข้อความช่อง 5) และเซ็นเซอร์อีกสองตัว (ข้อความที่ 6,7 ตามลำดับ) หมายเหตุ การบันทึก

เสียง เมื่อเลือกช่องที่จะทำการบันทึก แล้วให้กด * ทำการบันทึกเสียง เมื่อสิ้นสุดเสียงกดสัญลักษณ์ปิดท้ายเป็นการสิ้นสุดการบันทึกในช่องนั้น ๆ

ตัวอย่าง หน้าจอ LCD แสดง < 0 = Play 1 = Record >

เลือก (0) < SET Playback : 0-7 > เลือกการเล่นกลับของข้อความในช่องต่าง ๆ

เช่น กดตัวเลขเลือก Ch.0 คือการแสดงข้อความเสียง "กรุณาตรัส"

เลือก (1) < SET.Record : 0-7 > เลือกการบันทึกของข้อความในช่องต่าง ๆ

เช่น กดตัวเลขเลือก Ch.0 กด * แล้วทำการพูด "กรุณาตรัส" แล้วกดสัญลักษณ์ ปิดท้าย เป็นการสิ้นสุดการบันทึกเสียงว่า "กรุณาตรัส" เป็นต้น

กลับสู่เมนูฟังก์ชัน กด *

ยกเลิกการทำงาน กด * - #

ฟังก์ชัน-3 < CONTROL PRINT >

การใช้งานในการควบคุมเครื่องพิมพ์ หมายถึงถ้าเลือก "0" เป็นการตั้งระยะห่างจากขอบซ้ายของกระดาษ (Lift Margin) ได้ถึง 1-99 ตัวอักษร และในทำนองเดียวกันถ้าเลือก "1" เป็นการควบคุมเครื่องพิมพ์ให้เลื่อนกระดาษครั้งละ 1 บรรทัด (กด "1" แต่ละครั้งจะเลื่อนกระดาษครั้งละ 1 บรรทัด)

ตัวอย่าง หน้าจอ LCD แสดง < 0 = Margin 1 = Lfeed >

เลือก (0) < Select ? [0-99] __ >

กดตัวเลข Select ? [0-99] 05 ตามด้วย # คือการตั้งระยะห่างจากขอบซ้าย

กระดาษ = 5 ตัวอักษร

เลือก (1) < 0 = Cancel 1 = LF >

กดตัวเลข (0) คือการยกเลิกการเลื่อนกระดาษ

กดตัวเลข (1) คือการเลื่อนกระดาษครั้งละ 1 บรรทัด

กลับสู่เมนูฟังก์ชัน กด *

ยกเลิกการทำงาน กด * - #

ฟังก์ชัน-4 < PRINT TEL. >

เป็นการควบคุมให้เครื่องพิมพ์ พิมพ์หมายเลขเบอร์โทรศัพท์ที่ทำการบันทึกไว้ในหน่วยความจำ (จำนวนครั้งทั้งหมดที่เครื่องสั่งงาน ๆ ทำการโทรออกในแต่ละเบอร์) ทั้ง 10 หมายเลข หรือพิมพ์ตามจำนวนเบอร์ที่ได้โปรแกรมไว้ หรือถ้าหากไม่ต้องการจะพิมพ์ก็สามารถดูจำนวนครั้งทั้งหมดที่เครื่องสั่งงาน ๆ ทำการโทรออก ถ้าเลือกเลข "0" ที่จอ LCD จะแสดงคำว่า "Total = __# " เป็นต้น ในทำนองเดียวกันถ้าเลือกเลข "1" เครื่องพิมพ์ก็จะพิมพ์เบอร์โทรศัพท์และจำนวนครั้งของการโทรในแต่ละเบอร์ให้ด้วย

ตัวอย่าง หน้าจอ LCD แสดง < 0 = Clear 1 = Print >

เลือก (0) < Total = __ # > คือการแสดงจำนวนครั้งที่โทรออกของทุกเลขหมาย

เลือก (1) คือเครื่องพิมพ์จะพิมพ์หมายเลขโทรศัพท์และจำนวนครั้งที่โทรออกทุกเลขหมาย

โดยที่ขณะพิมพ์ที่จอ LCD แสดงข้อความ "Wait Printing"

กลับสู่เมนูฟังก์ชัน กด *

ยกเลิกการทำงาน กด * - #

ฟังก์ชัน-5 < RECORD TEL. >

เป็นการบันทึกหมายเลขโทรศัพท์ สามารถบันทึกหมายเลขที่ต้องการให้เครื่องสั่งงาน ฯ โทรออก ได้ถึง 10 หมายเลข (Ch.0 - Ch.9) โดยเมื่อเข้าสู่ฟังก์ชันแล้วให้ทำการเลือกว่าต้องการจะบันทึกไว้ที่ช่องใด เช่น ต้องการให้บันทึกใน Ch.0 ให้กด "0" แล้วตามด้วยหมายเลขโทรศัพท์ที่ต้องการบันทึก 7 ตัว (ออกแบบให้ใช้เฉพาะหมายเลขในเขตกรุงเทพ)

ตัวอย่าง หน้าจอ LCD แสดง < Select Tel.No. 0-9 >

เลือก (Ch.0) < Chanel : 0 _____ >

กดตัวเลข Chanel : 0 7328180 ตามด้วย # คือการบันทึกหมายเลข 7328180

เก็บไว้ในตำแหน่งที่ 0

เลือก (Ch.1) < Chanel : 1 _____ >

กดตัวเลข Chanel : 1 9330031 ตามด้วย # คือการบันทึกหมายเลข 9330031

เก็บไว้ในตำแหน่งที่ 1 เป็นต้น

กลับสู่เมนูฟังก์ชัน กด *

- ยกเลิกการทำงาน กด * - #

ฟังก์ชัน-6 < SET ON - OFF >

เป็นการสั่งงาน "เปิด-ปิด" อุปกรณ์ไฟฟ้าแบบสั่งเอง (Manual) สามารถเลือกช่องของอุปกรณ์ไฟฟ้าได้ 8 ช่อง (Ch.0 - Ch.7) เมื่อเลือกช่องอุปกรณ์แล้วลำดับต่อไปจะเข้าสู่เมนูการ "เปิด-ปิด" อุปกรณ์ไฟฟ้า โดยแทนเลข 1=เปิด และแทน 0=ปิด เมื่อใส่ข้อมูลตัวสุดท้ายแล้วจะต้องกด # ตามทุกครั้ง เป็นการสิ้นสุดการทำงาน

ตัวอย่าง หน้าจอ LCD แสดง < SEL. Chanel : 0-7 >

เลือก Ch.3 < Chanel : 3 ? ? >

กดตัวเลข Chanel : 3 ? 1 ตามด้วย #

คือการเปิดอุปกรณ์ไฟฟ้า Ch.3

เลือก Ch.3 < Chanel : 3 ? ? >

กดตัวเลข Chanel : 3 ? 0 ตามด้วย #

คือการปิดอุปกรณ์ไฟฟ้า Ch.3

กลับสู่เมนฟังก์ชัน กด *

ยกเลิกการทำงาน กด * - #

ฟังก์ชัน-7 < AUTO OFF >

เป็นการตั้งเวลา "ปิด" โดยอัตโนมัติหรือการตั้งเวลาปิดเพื่อหยุดการทำงานของอุปกรณ์ไฟฟ้าที่ถูกสั่งจากฟังก์ชัน 6 สามารถตั้งเวลาปิดอุปกรณ์ไฟฟ้าได้ตามต้องการ เช่น จากฟังก์ชัน 6 สั่งให้อุปกรณ์ไฟฟ้า Ch.5 ทำงาน (เปิด) เมื่อเข้าสู่ฟังก์ชัน 7 (ตั้งเวลาปิด) จะต้องเลือกอุปกรณ์ไฟฟ้า Ch.5 เช่นเดียวกัน การตั้งเวลาปิดจะมีหน่วยเป็นชั่วโมงและนาที ดังนี้ 12:30 ให้กด 1230 ตามด้วย # เป็นการสิ้นสุดการทำงาน

ตัวอย่าง ก่อนหน้านี้ในฟังก์ชัน 6 สั่งเปิดอุปกรณ์ไฟฟ้า Ch.5 ไว้ ซึ่งสามารถใช้ฟังก์ชัน 7 สั่งปิดอุปกรณ์ไฟฟ้า Ch.5 ได้ดังนี้

หน้าจอ LCD แสดง < SEL.Chanel : 0-7 >

เลือก (Ch.5) < Chanel : 5 ? ___ : ___ >

กดตัวเลข Chanel : 5 ? 16 : 45 ตามด้วย #

คือการปิดอุปกรณ์ไฟฟ้า Ch.5 ที่

เวลา 16:45 น.

กลับสู่เมนฟังก์ชัน กด *

ยกเลิกการทำงาน กด * - #

ฟังก์ชัน-8 < AUTO ON - OFF >

เป็นการตั้งเวลา "เปิด-ปิด" อุปกรณ์ไฟฟ้าโดยอัตโนมัติซึ่งจะต้องไม่ไปซ้ำกับการเปิด-ปิดอุปกรณ์ไฟฟ้าที่ถูกสั่งจากฟังก์ชัน 6 และฟังก์ชัน 7 การตั้งเวลาเปิด-ปิดของฟังก์ชัน 8 สามารถที่จะตั้งเวลาปิดจากฟังก์ชัน 7 ได้ เช่น ที่ฟังก์ชัน 8 ตั้งเวลาเปิดไว้ที่ 10:00 น. แล้วให้ปิดที่เวลา 13:00 น. สามารถเลื่อนเวลาปิดให้เร็วขึ้น (ใช้ฟังก์ชัน 7) เป็นเวลา 12:00 น. (ใช้ในกรณีโทรสั่งจากภายนอก เช่น ที่ทำงาน) แต่จะต้องตั้งเวลาให้ปิดตัดจากเวลาปัจจุบันออกไปประมาณ 1 นาที เพื่อความแน่นอน ถ้าหากตั้งเวลาน้อยกว่าเวลาปัจจุบัน เครื่องสั่งงาน ฯ จะไม่สามารถทำการตรวจสอบได้

ตัวอย่าง หน้าจอ LCD แสดง < SEL.Chanel : 0-7 >

เลือก (Ch.5) < Chanel : Set ? ___ : ___ & ___ : ___ >

กดตัวเลข Chanel : Set ? 08 : 00 & 09 : 00 ตามด้วย #

คือการเปิดอุปกรณ์

ไฟฟ้าที่เวลา 08:00 น. และปิดอุปกรณ์ไฟฟ้าที่เวลา 09:00 น.

กลับสู่เมนฟังก์ชัน กด *

ยกเลิกการทำงาน กด * - #

ฟังก์ชัน-9 < CLEAR & RANGE >

เป็นการตั้งเวลาในการตรวจสอบให้กับ CPU คือการตั้งเวลาในการตรวจสอบอินพุตที่ถูกส่งมาจากเซ็นเซอร์ เป็นการกำหนดการรับรู้ให้กับ CPU โดยเวลาที่ตั้งมีหน่วยเป็นชั่วโมง เช่น ต้องการให้ CPU ทำการตรวจสอบอินพุตที่ถูกส่งมาจากเซ็นเซอร์ ตั้งแต่เวลา 8:00 น. ถึงเวลา 16:00 น. ใส่ตัวเลขเป็น 08 - 16 ตามด้วย # เป็นการสิ้นสุดการกำหนดย่านการทำงานและจะกลับสู่ฟังก์ชัน 9

ตัวอย่าง หน้าจอ LCD แสดง < 0 = ClsMEM 1 = Set Range >

เลือก (0) < Clear Sensor MEM > คือการลบความจำของเซ็นเซอร์ที่ตรวจได้

เลือก (1) < Set Range ? ___ - ___ >

กดตัวเลข Set Range ? 08 - 16 ตามด้วย # คือเวลาในการตรวจสอบ

สอบเซ็นเซอร์ระหว่าง 8:00 น. ถึง 16:00 น.

กลับสู่เมนูฟังก์ชัน กด *

ยกเลิกการทำงาน กด * - #

ขั้นตอนการ Set-up เมื่อติดตั้งครั้งแรก

1. ในการใช้งานครั้งแรกหลังจากเปิดไฟ จะสามารถเข้ารหัสได้ที่รหัส 0000, และจำนวนของสัญญาณเรียกจะถูกตั้งไว้ที่ 3 เพราะฉะนั้นในการใช้งานครั้งแรกจะต้องเข้าฟังก์ชัน 0 เพื่อทำการเปลี่ยนรหัสและจำนวนครั้งของสัญญาณเรียกใหม่ตามต้องการ
2. เข้าฟังก์ชัน 1 เพื่อตั้งเวลาและวันเดือนปี
3. ถ้าหากต้องการเปลี่ยนแปลงข้อความ (เสียง) ก็ให้ทำการบันทึกใหม่ โดยการเข้าฟังก์ชัน 2 แล้วเลือกช่องบันทึกข้อความ ซึ่งสามารถอ่านการใช้งานได้จากคู่มือการใช้งาน
4. เข้าฟังก์ชัน 5 บันทึกหมายเลขโทรศัพท์ที่ต้องการให้โทรออกเวลามีการเตือนภัย
5. เข้าสู่ฟังก์ชัน 9 เพื่อกำหนดขอบเขตการตรวจสอบสัญญาณที่มาจากเซ็นเซอร์

ภาคผนวก จ.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ISO²-CMOS MT8870B/MT8870B-1 Integrated DTMF Receiver

Features

- Complete DTMF Receiver
- Low Power Consumption
- Internal Gain Setting Amplifier
- Adjustable Guard Time
- Central Office Quality

Applications

- Receiver System for British Telecom (BT) or CEPT Spec (MT8870B-1)
- Paging Systems
- Repeater Systems/Mobile Radio
- Credit Card Systems
- Remote Control
- Personal Computers

Description

The MT8870B/MT8870B-1 is a complete DTMF receiver integrating both the bandsplit filter and digital decoder functions, fabricated in Mitel's double poly ISO²-CMOS technology. The filter section uses switched capacitor techniques for high and low group filters; the decoder uses digital

9161-002-051-NA

ISSUE 2

December 1987

Pin Connections

IN +	1	18	VDD
IN -	2	17	St/GT
GS	3	16	Est
VRef	4	15	Std
IC*	5	14	Q4
IC*	6	13	Q3
OSC1	7	12	Q2
OSC2	8	11	Q1
VSS	9	10	TOE

* Connect to VSS

Ordering Information -40°C to +85°C

MT8870BE/MT8870BE-1 Plastic DIP
MT8870BC/MT8870BC-1 Cerdip

counting techniques to detect and decode all 16 DTMF tone pairs into a 4-bit code. External component count is minimized by on chip provision of a differential input amplifier, clock oscillator and latched three-state bus interface.




Figure 1 - Functional Block Diagram

MT8870B/MT8870B-1 ISO²-CMOS

Absolute Maximum Ratings*

	Parameter	Symbol	Min	Max	Units
1	Power supply voltage V_{DD} - V_{SS}			6	V
2	Voltage on any pin		$V_{SS} - 0.3$	$V_{DD} + 0.3$	V
3	Current at any pin (other than supply)			10	mA
4	Operating temperature	T_A	-40	+85	°C
5	Storage temperature		-65	+150	°C
6	Package power dissipation			1000	mW

* Exceeding these values may cause permanent damage. Functional operation under these conditions is not implied. Derate above 75 °C at 16 mW / °C. All leads soldered to board.

Recommended Operating Conditions - Voltages are with respect to ground (V_{SS}) unless otherwise stated.

	Characteristics	Sym	Min	Typ*	Max	Units	Test Conditions
1	Positive Supply Voltages	V_{DD}		5		V	$V_{SS} = 0V$
2	Oscillator Clock Frequency	f_c		3.579545		MHz	
3	Oscillator Frequency Tolerance	Δf_c		± 0.1		%	

* Typical figures are at 25°C and are for design aid only: not guaranteed and not subject to production testing.

DC Electrical Characteristics- $V_{DD} = 5.0V \pm 5\%$, $V_{SS} = 0V$. Voltages are with respect to ground (V_{SS}) unless otherwise stated.

	Characteristics	Sym	Min	Typ*	Max	Units	Test Conditions	
1	S U P P L Y	Operating supply voltage	V_{DD}	4.75	5.0	5.25	V	
2		Operating supply current	I_{DD}		3.0	9.0	mA	
3		Power consumption	P_O		15	45	mW	$f = 3.58 \text{ MHz}; V_{DD} = 5V$
4	I N P U T S	High level input	V_{IH}	3.5			V	
5		Low level input voltage	V_{IL}			1.5	V	
6		Input leakage current	I_{IH}/I_{IL}		0.1		μA	$V_{IN} = V_{SS} \text{ or } V_{DD}$
7		Pull-up (source) current	I_{SO}		7.5	15	μA	TOE (pin 10) = 0V
8		Input impedance (IN+, IN-)	R_{IN}		10		M Ω	@ 1 kHz
9		Steering threshold voltage	V_{TSt}	2.2		2.5	V	
10	O U T P U T S	Low level output voltage	V_{OL}			$V_{SS} + 0.03$	V	No load
11		High level output voltage	V_{OH}	$V_{DD} - 0.03$			V	No load
12		Output low (sink) current	I_{OL}	1	2.5		mA	$V_{OUT} = 0.4V$
13		Output high (source) current	I_{OH}	0.4	0.8		mA	$V_{OUT} = 4.6V$
14		V_{Ref} output voltage	V_{Ref}	2.4		2.7	V	No load
15	V_{Ref} output resistance	R_{OR}		10		k Ω		

* Typical figures are at 25°C and are for design aid only: not guaranteed and not subject to production testing.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MT8870B/MT8870B-1 ISO²-CMOS

MT8870B-1 AC Electrical Characteristics* - Voltages are with respect to ground (V_{CC}) unless otherwise stated

	Characteristics	Sym	Min	Typ	Max	Units	Notes	
1	Valid input signal levels (each tone of composite signal)		-31			dBm	1,2,3,5,6,9	
			21.8			mV _{RMS}	1,2,3,5,6,9	
					+1		dBm	1,2,3,5,6,9
					869		mV _{RMS}	1,2,3,5,6,9
2	Input Signal Level Reject		-37			dBm	1,2,3,5,6,9	
			10.9			mV _{RMS}	1,2,3,5,6,9	
3	Positive twist accept				6	dB	2,3,6,9	
4	Negative twist accept				6	dB	2,3,6,9	
5	Freq. deviation accept		± 1.5% ± 2Hz				2,3,5,9	
6	Freq. deviation reject		± 3.5%				2,3,5,9	
7	Third tone tolerance		-18.5			dB	2,3,4,5,9,13	
8	Noise tolerance			-12		dB	2,3,4,5,7,9,10	
9	Dial tone tolerance			+22		dB	2,3,4,5,8,9,11	

* V_{DD} = 5 V, V_{SS} = 0, T_A = 25° C and f_c = 3.579545 MHz using test circuit shown in Figure 2.

NOTES

1. dBm = decibels above or below a reference power of 1 mW into a 600 ohm load.
2. Digit sequence consists of all DTMF tones
3. Tone duration = 40 ms, tone pause = 40 ms.
4. Signal condition consists of nominal DTMF frequencies
5. Both tones in composite signal have an equal amplitude.
6. Tone pair is deviated by ± 1.5% ± 2Hz.
7. Bandwidth limited (3 kHz) Gaussian noise.
8. The precise dial tone frequencies are (350 Hz and 440 Hz) ± 2%.
9. For an error rate of better than 1 in 10,000.
10. Referenced to lowest level frequency component in DTMF signal.
11. Referenced to the minimum valid accept level.
12. For guard time calculation purposes.
13. Referenced to Fig. 10 Input DTMF Tone Level at -25 dBm (-28 dBm at GS Pin) Interference Frequency Range between 480-3400 Hz.

ISO²-CMOS MT8870B/MT8870B-1

Operating Characteristics - Voltages are with respect to ground (V_{SS}) unless otherwise stated
Gain Setting Amplifier

	Characteristics	Sym	Min	Typ ¹	Max	Units	Test Conditions
1	Input leakage current	I_{IN}		100		nA	$V_{SS} \leq V_{IN} \leq V_{DD}$
2	Input resistance	R_{IN}		10		M Ω	
3	Input offset voltage	V_{OS}		25		mV	
4	Power supply rejection	PSRR		60		dB	1 kHz
5	Common mode rejection	CMRR		60		dB	$-3.0V \leq V_{IN} \leq 3.0V$
6	DC open loop voltage gain	A_{VOL}		65		dB	
7	Open loop unity gain bandwidth	f_c		1.5		MHz	
8	Output voltage swing	V_O		4.5		V_{pp}	$R_L \geq 100K\Omega$ to V_{SS}
9	Maximum capacitive load (GS)	C_L		100		pf	
10	Maximum resistive load (GS)	R_L		50		K Ω	
11	Common mode range	V_{CM}		3.0		V_{DD}	No Load

¹ $V_{DD} = 5V, V_{SS} = 0V, T_A = 25^\circ C$

² Typical figures are at $25^\circ C$ and are for design aid only: not guaranteed and not subject to production testing.

MT8870B AC Electrical Characteristics - Voltages are with respect to ground (V_{SS}) unless otherwise stated

	Characteristics	Sym	Min	Typ	Max	Units	Notes	
1	Valid input signal levels (each tone of composite signal)		-29			dBm	1,2,3,5,6,9	
			27.5			mV _{RMS}	1,2,3,5,6,9	
						+1	dBm	1,2,3,5,6,9
						869	mV _{RMS}	1,2,3,5,6,9
2	Positive twist accept			10		dB	2,3,6,9	
3	Negative twist accept			10		dB	2,3,6,9	
4	Freq. deviation accept		$\pm 1.5\% \pm 2Hz$			Nom.	2,3,5,9	
5	Freq. deviation reject		$\pm 3.5\%$			Nom.	2,3,5,9	
6	Third tone tolerance			-16		dB	2,3,4,5,9	
7	Noise tolerance			-12		dB	2,3,4,5,7,9,10	
8	Dial tone tolerance			+22		dB	2,3,4,5,8,9,11	

¹ $V_{DD} = 5V, V_{SS} = 0, T_A = 25^\circ C$ and $f_c = 3.579545$ MHz using test circuit shown in Figure 2.

NOTES

1. dBm = decibels above or below a reference power of 1 mW into a 600 ohm load.
2. Digit sequence consists of all DTMF tones
3. Tone duration = 40 ms, tone pause = 40 ms.
4. Signal condition consists of nominal DTMF frequencies
5. Both tones in composite signal have an equal amplitude.
6. Tone pair is deviated by $\pm 1.5\% \pm 2Hz$.
7. Bandwidth limited (3KHz) Gaussian noise.
8. The precise dial tone frequencies are (350 Hz and 440 Hz) $\pm 2\%$.
9. For an error rate of better than 1 in 10,000.
10. Referenced to lowest level frequency component in DTMF signal.
11. Referenced to the minimum valid accept level.
12. For guard time calculation purposes.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำซ้ำโดยไม่ได้รับอนุญาต
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Electrical Characteristics - - Voltages are with respect to ground (V_{SS}) unless otherwise stated

	Characteristics	Sym	Min	Typ [†]	Max	Units	Conditions
T I M I N G	Tone present detect time	t_{DP}	5	11	14	ms	Note 12
	Tone absent detect time	t_{DA}	0.5	4	8.5	ms	Note 12
	Tone duration accept	t_{REC}			40	ms	User adjustable
	Tone duration reject	$t_{\overline{REC}}$	20			ms	User adjustable
	Interdigit pause accept	t_{ID}			40	ms	User adjustable
	Interdigit pause reject	t_{DO}	20			ms	User adjustable
O U T P U T S	Propagation delay (St to Q)	t_{PQ}		8	11	μ s	TOE = V_{DD}
	Propagation delay (St to StD)	t_{PStD}		12		μ s	TOE = V_{DD}
	Output data setup (Q to StD)	t_{QStD}		3.4		μ s	TOE = V_{DD}
	Propagation delay (TOE to Q ENABLE)	t_{PTE}		50		ns	$R_L = 10k\Omega$ $C_L = 50$ pF
	Propagation delay (TOE to Q DISABLE)	t_{PTD}		300		ns	$R_L = 10k\Omega$ $C_L = 50$ pF
C L O C K	Crystal /clock frequency	f_C	3.5759	3.5795	3.5831	MHz	
	Clock input rise time	t_{LHCL}			110	ns	Ext. clock
	Clock input fall time	t_{HLCL}			110	ns	Ext. clock
	Clock input duty cycle	DC _{CL}	40	50	60	%	Ext. clock
	Capacitive load (OSC2)	C_{LO}			30	pF	

[†] $V_{DD} = 5.0V$, $V_{SS} = 0V$, $T_A = 25^\circ C$ and $f_c = 3.579545$ MHz, using test circuit shown in Figure 2.

^{*} Typical figures are at 25°C and are for design aid only: not guaranteed and not subject to production testing.




Figure 2 - Single-Ended Input Configuration

MT8870B/MT8870B-1 ISO²-CMOS

Pin Description

Pin #	Name	Description
1	IN +	Non-Inverting Op-Amp (Input).
2	IN -	Inverting Op-Amp (Input).
3	GS	Gain Select. Gives access to output of front end differential amplifier for connection of feedback resistor.
4	V _{Ref}	Reference Voltage (Output), Nominally V _{DD} /2 is used to bias inputs at mid-rail (see Fig.2).
5	IC	Internal Connection. Must be tied to V _{SS} .
6	IC	Internal Connection. Must be tied to V _{SS} .
7	OSC1	Clock (Input).
8	OSC2	Clock (Output). A 3.579545 MHz crystal connected between pins OSC1 and OSC2 completes the internal oscillator circuit.
9	V _{SS}	Negative Power Supply (Input).
10	TOE	Three State Output Enable (Input). Logic high enables the outputs Q1-Q4. This pin is pulled up internally.
11-14	Q1-Q4	Three State Data (Output). When enabled by TOE, provide the code corresponding to the last valid tone-pair received (see Table 1). When TOE is logic low, the data outputs are high impedance.
15	StD	Delayed Steering (Output). Presents a logic high when a received tone-pair has been registered and the output latch updated; returns to logic low when the voltage on St/GT falls below V _{TSt} .
16	ESt	Early Steering (Output). Presents a logic high once the digital algorithm has detected a valid tone pair (signal condition). Any momentary loss of signal condition will cause ESt to return to a logic low.
17	St/GT	Steering Input/Guard time (Output) Bidirectional. A voltage greater than V _{TSt} detected at St causes the device to register the detected tone pair and update the output latch. A voltage less than V _{TSt} frees the device to accept a new tone pair. The GT output acts to reset the external steering time-constant; its state is a function of ESt and the voltage on St.
18	V _{DD}	Positive power supply (Input).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 3- Timing Diagram

MT8870B/MT8870B-1 ISO²-CMOS

Functional Description

The MT8870B/MT8870B-1 monolithic DTMF receiver offers small size, low power consumption and high performance. Its architecture consists of a bandsplit filter section, which separates the high and low group tones, followed by a digital counting section which verifies the frequency and duration of the received tones before passing the corresponding code to the output bus.

Filter Section

Separation of the low group and high group tones is achieved by applying the DTMF signal to the inputs of two sixth-order switched capacitor bandpass filters, the bandwidths of which correspond to the low and high group frequencies. The filter section also incorporates notches at 350 and 440 Hz for exceptional dial tone rejection (see Figure 4). Each filter output is followed by a single order switched capacitor filter section which smooths the signals prior to limiting. Limiting is performed by high-gain comparators which are provided with hysteresis to prevent detection of unwanted low-level signals. The outputs of the comparators provide full rail logic swings at the frequencies of the incoming DTMF signals.

Decoder Section

Following the filter section is a decoder employing digital counting techniques to determine the frequencies of the incoming tones and to verify that they correspond to standard DTMF frequencies. A complex averaging algorithm protects against tone

simulation by extraneous signals such as voice while providing tolerance to small frequency deviations and variations. This averaging algorithm has been developed to ensure an optimum combination of immunity to talk-off and tolerance to the presence of interfering frequencies (third tones) and noise. When the detector recognizes the presence of two valid tones (this is referred to as the "signal condition" in some industry specifications) the "Early Steering" (EST) output will go to an active state. Any subsequent loss of signal condition will cause EST to assume an inactive state (see "Steering Circuit").

Steering Circuit

Before registration of a decoded tone pair, the receiver checks for a valid signal duration (referred to as character recognition condition). This check is performed by an external RC time constant driven by EST. A logic high on EST causes v_c (see Figure 5) to rise as the capacitor discharges. Provided signal condition is maintained (EST remains high) for the validation period ($t_{GT\alpha}$), v_c reaches the threshold (V_{TST}) of the steering logic to register the tone pair, latching its corresponding 4-bit code (see Table 1) into the output latch. At this point the GT output is activated and drives v_c to V_{DD} . GT continues to drive high as long as EST remains high. Finally, after a short delay to allow the output latch to settle, the delayed steering output flag (StD) goes high, signalling that a received tone pair has been registered. The contents of the output latch are made available on the 4-bit output bus by raising the three state control input (TOE) to a logic high. The steering circuit works in reverse to validate the interdigit




Figure 4- Filter Response

F _{LOW}	F _{HIGH}	NO.	TOE	Q ₄	Q ₃	Q ₂	Q ₁
697	1209	1	H	0	0	0	1
697	1336	2	H	0	0	1	0
697	1477	3	H	0	0	1	1
770	1209	4	H	0	1	0	0
770	1336	5	H	0	1	0	1
770	1477	6	H	0	1	1	0
852	1209	7	H	0	1	1	1
852	1336	8	H	1	0	0	0
852	1477	9	H	1	0	0	1
941	1336	0	H	1	0	1	0
941	1209	*	H	1	0	1	1
941	1477	#	H	1	1	0	0
697	1633	A	H	1	1	0	1
770	1633	B	H	1	1	1	0
852	1633	C	H	1	1	1	1
941	1633	D	H	0	0	0	0
-	-	ANY	L	Z	Z	Z	Z

L = LOGIC LOW, H = LOGIC HIGH, Z = HIGH IMPEDANCE

Table 1. Functional Decode Table

pause between signals. Thus, as well as rejecting signals too short to be considered valid, the receiver will tolerate signal interruptions (dropout) too short to be considered a valid pause. This facility, together with the capability of selecting the steering time constants externally, allows the designer to tailor performance to meet a wide variety of system requirements.

Guard Time Adjustment

In many situations not requiring selection of tone duration and interdigital pause, the simple steering circuit shown in Figure 5 is applicable. Component values are chosen according to the formula:

$$t_{REC} = t_{DP} + t_{GTP}$$

$$t_{ID} = t_{DA} + t_{GTA}$$

The value of t_{DP} is a device parameter (see Figure 3) and t_{REC} is the minimum signal duration to be recognized by the receiver. A value for C of 0.1 μ F is

recommended for most applications, leaving R to be selected by the designer.




Figure 5- Basic Steering Circuit

Different steering arrangements may be used to select independently the guard times for tone present (t_{GTP}) and tone absent (t_{GTA}). This may be necessary to meet system specifications which place both accept and reject limits on both tone duration and interdigital pause. Guard time adjustment also allows the designer to tailor system parameters such as talk off and noise immunity. Increasing t_{REC} improves talk-off performance since it reduces the probability that tones simulated by speech will maintain signal condition long enough to be registered. Alternatively, a relatively short t_{REC} with a long t_{DP} would be appropriate for extremely noisy environments where fast acquisition time and immunity to tone dropouts are required. Design information for guard time adjustment is shown in Figure 6.

Differential Input Configuration

The input arrangement of the MT8870B/MT8870B-1 provides a differential-input operational amplifier as well as a bias source (V_{REF}) which is used to bias the inputs at mid-rail. Provision is made for connection of a feedback resistor to the op-amp output (GS) for adjustment of gain. In a single-ended configuration, the input pins are connected as shown in Figure 2 with the op-amp connected for unity gain and V_{REF} biasing the input at $\frac{1}{2}V_{DD}$. Figure 7 shows the differential configuration, which permits the adjustment of gain with the feedback resistor R_S .

MT8870B/MT8870B-1 ISO²-CMOS




Figure 6- Guard Time Adjustment




Figure 7- Differential Input Configuration

Crystal Oscillator

The internal clock circuit is completed with the addition of an external 3.579545 MHz crystal and is normally connected as shown in Figure 2 (Single Ended Input Configuration). However, it is possible to configure several MT8870B/MT8870B-1 devices employing only a single oscillator crystal. The oscillator output of the first device in the chain is coupled through a 30 pF capacitor to the oscillator input (OSC1) of the next device. Subsequent devices are connected in a similar fashion. Refer to Figure 8 for details. The problems associated with unbalanced loading are not a concern with the arrangement shown, ie; precision balancing capacitors are not required.




Figure 8- Oscillator Connection

APPLICATION

RECEIVER SYSTEM FOR BRITISH TELECOM SPEC POR 1151

The circuit shown in Fig. 10 illustrates the use of MT8870B-1 device in a typical receiver system. BT Spec defines the input signals less than -34 dBm as the non-operate level. This condition can be attained by choosing a suitable values of R₁ and R₂ to provide 3 dB attenuation, such that -34 dBm input signal will correspond to -37 dBm at the gain setting pin GS of MT8870B-1. As shown in the diagram, the component values of R₃ and C₂ are the guard time requirements when the total component tolerance is 6%. For better performance, it is recommended to use the non-symmetric guard time circuit in Fig. 9.




Figure 9 - Non-Symmetric Guard Time Circuit




Figure 10 - Single-Ended Input Configuration for BT or CEPT Spec

Features

- Wide-supply voltage range: 3.0 to 10.0 volts
- Minimal standby power requirement
- Use of inexpensive television color-burst crystal (3.579545 MHz) to provide highly accurate and stable tones
- Electronic or microprocessor dialing interface capability
- Minimum external parts required
- Total Harmonic Distortion complies with industry standards
- Dual-tone and single-tone capability
- Device power derived directly from the telephone lines or small batteries (e.g., 9 volts)
- Designed to be interchangeable with Mosdok MK5087, MK5089, MK5091, MK5092

Description

The TCM5087/89/91/92 tone encoders are specifically designed integrated dual-tone telephone dialing system. These monolithic integrated circuits were designed, using CMOS technology, to replace the conventional L/C tone network. Auxiliary I/O were added to facilitate electronic interface with the tone encoder and control transmitters and receivers.

An inexpensive TV crystal is used to generate eight different audio sinusoidal frequencies. The tones suitable for dual-tone multi-frequency (DTMF) telephone dialing are digitally synthesized on the chip.

The conventional R-2R ladder network is used to provide on-chip digital to analog conversion. The current-to-voltage transformation for D-to-A converter is accomplished by the same operational amplifier which sums the "low-group" and "high-group" signals. The waveforms generated in this manner have very low Total Harmonic Distortion. Moreover, the frequency stability of this Tone Encoder complies with standard DTMF specifications without need for any frequency adjustments.


Absolute maximum ratings

Supply voltage V_{DD} + 13.5 V
 Pin voltage relative to V_{DD} + 0.3 V
 Pin voltage relative to V_{SS} - 0.3 V
 Maximum package power capability 1150 mW at 25°C
 Operating ambient temperature .. - 40° to + 85°C
 Storage ambient temperature .. - 65°C to + 150°C

Tone encoders selection guide

PARAMETER	TCM5087	TCM5089	TCM5091	TCM5092
Supply Voltage	3.5 V-10.0 V	3.0 V-10.0 V	3.0 V-10.0 V	3.5 V-10.0 V
Tone Inhibit	NA	Pin 2 (V_{SS})	Pin 3 (V_{SS})	Pin 2 (V_{SS})
Single Tone Inhibit	Pin 15 (V_{SS})	Pin 15 (V_{SS} or floating)	Pin 16 (V_{SS})	Pin 15 (V_{SS})
Mute Output	Pin 10	NA	NA	Pin 10
XMITR Switch	Pin 2	NA	NA	NA
Class A Keyboard	Yes	No	Yes	Yes
2-of-8 keyboard	Yes (Common N.C.)	Yes (Common to V_{SS})	Yes (Common N.C.)	Yes (Common N.C.)
Column Active	Input High	Input Low	Input High	Input High
Any Key Depressed	NA	Pin 10	Pin 11	NA
CEPT Compatible	No	No	Yes	No
Bipolar Input	NA	NA	Pin 17	NA
Bipolar Output	NA	NA	Pin 18	NA
Tone Output Level (min)	Pin 16 - 9.09 dBm	Pin 16 - 10.50 dBm	Pin 1 - 10.00 dBm	Pin 16 - 5.29 dBm


Keyboard interface




**TELECOM
CIRCUITS**

**TCM5087/89/91/92
TONE ENCODERS**


TCM5087 pin configuration




TCM5089 pin configuration



TCM5091 pin configuration




TCM5092 pin configuration




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


TCM5087/89/92 block diagram




TCM5091 block diagram



TCM5087 typical hook up configuration



TCM5089 typical application



MC34114

Specifications and Applications
Information


TELEPHONE SPEECH NETWORK
WITH DIALER INTERFACE

The MC34114 is a monolithic integrated telephone speech network designed to replace the bulky magnetic hybrid circuit of a telephone set. The MC34114 incorporates the necessary functions of transmit amplification, receive amplification, and sidetone control, each with externally adjustable gain. Loop length equalization varies the gains based on loop current. The microphone amplifier has a balanced, differential input stage designed to reduce RFI problems. A MUTE input mutes the microphone and receive amplifiers during dialing. A regulated output voltage is provided for biasing of the microphone, and a separate output voltage provides an external dialer, microprocessor, or other circuitry. The MC34114 is designed to operate at a minimum of 1.2 volts, making party line operation possible.

A circuit using the MC34114 can be made to comply with Bell Telephone, British Telecom (BT), and NTT (Nippon Telegraph & Telephone) standards. It is available in a standard 18-pin DIP, and a 20-pin SOIC (surface mount) package.


- Operation Down to 1.2 Volts
- Externally Adjustable Transmit, Receive, and Sidetone Gains
- Differential Microphone Amplifier Input Minimizes RFI Susceptibility
- Transmit, Receive, and Sidetone Equalization on Both Voice and DTMF Signals
- Regulated 1.7 Volts Output for Biasing Microphone
- Regulated 3.3 Volts Output for Powering External Dialer or MPU
- Microphone and Receive Amplifiers Muted During Dialing
- Differential Receive Amplifier Output Eliminates Coupling Capacitor
- Operates with Receiver Impedances of 50 Ohms and Higher
- Complies with NTT, Bell Telephone and BT Standards

SIMPLIFIED BLOCK DIAGRAM



TELEPHONE SPEECH
NETWORK WITH
DIALER INTERFACE

SILICON MONOLITHIC
INTEGRATED CIRCUIT




P SUFFIX
PLASTIC PACKAGE
CASE 707



DW SUFFIX
PLASTIC PACKAGE
CASE 751D

PIN CONNECTIONS
(Top View)
(DIP Package)



ORDERING INFORMATION

Package	Part No.
18-Pin Plastic DIP	MC34114P
20-Pin Surface Mount	MC34114DW

ABSOLUTE MAXIMUM RATINGS

Parameter	Value	Units
V _{CC} Supply Voltage	- 1.0, + 12	Vdc
Voltage at V _{DD} (Externally Applied, V _{CC} = 0)	- 1.0, + 6.0	Vdc
Voltage at MUTE, MS (V _{CC} > 1.5 Volts)	- 1.0, V _{DD} + 0.5	Vdc
Voltage at MUTE, MS (V _{CC} = 0)	- 1.0, + 6.0	Vdc
Voltage at RAGC (0 < V _{CC} < 12 Volts)	- 1.0, + 6.0	Vdc
Current through V _{CC} , LR	130	mA
Current into Z _B (Pin 15)	3.0	mA
Storage Temperature	- 65, + 150	°C

"Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. They are not meant to imply that the devices can be operated at these limits. The "Recommended Operating Conditions" provides conditions for actual device operation.

RECOMMENDED OPERATING LIMITS

Parameter	Min	Typ	Max	Units
V _{CC} Voltage (Speech, Pulse Mode) (Tone Dialing Mode)	+ 1.2 + 3.3	—	+ 10.5 + 10.5	Vdc
Loop Current (into V _{CC}) (Speech, Pulse Mode) (Tone Dialing Mode)	4.0 15	—	120 120	mA
Receiver Impedance	50	—	—	Ω
Voltage at MUTE, MS (V _{CC} > 1.5 Volts)	b	—	V _{DD}	Vdc
R1 (Resistor from V _{CC} to V _B)	100	—	1800	Ω
Ambient Temperature	- 20	—	+ 70	°C

All limits are not necessarily functional concurrently.

ELECTRICAL CHARACTERISTICS (T_A = 25°C, See Figure 1)

Parameter	Symbol	Min	Typ	Max	Units
SUPPLY CURRENT					
Supply Current into V _{CC} (Pin 2 open, R12 = 25 k, V _{DD} unloaded)					mA
Speech Mode (Figure 2)	I _{ccsp}	4.0	5.0	5.5	
V _{CC} = 1.2 Volts		9.0	11	12	
V _{CC} = 3.5 Volts		10	12	14	
V _{CC} = 8.0 Volts		—	13	—	
Tone Mode (Figure 4)	I _{ccT}	—	14	—	
V _{CC} = 3.3 Volts		—	16	—	
V _{CC} = 8.0 Volts		—	18	—	
V _{CC} = 10 Volts					
VOLTAGE REGULATORS					
V _R Voltage (I _R = 65 μA, V _{CC} = 2.5 V, Figure 5)	V _R	1.6	1.7	1.85	Vdc
Load Regulation (0 < I _R < 300 μA, V _{CC} = 2.5 V)		—	0.2	0.5	Vdc
Line Regulation (I _R = 65 μA, 2.5 < V _{CC} < 10.5 V)		- 70	± 20	+ 70	mVdc
V _{DD} Voltage (V _{CC} ≥ 3.8 V, I _{DD} = 0, Figure 6)	V _{DD}	3.1	3.3	3.7	Vdc
Line Regulation (I _{DD} = 0, 5.0 V < V _{CC} < 10.5 V)		- 70	± 30	+ 70	mVdc
Maximum Output Current (V _{CC} = 3.8 V, V _{DD} ≥ 3.0 V)	I _{DDMAX}	0.8	1.0	—	mA
Speech Mode		2.2	2.5	—	
Pulse, Tone Mode		—	—	—	
Input Leakage Current (V _{CC} = 0, 3.3 Volts applied to V _{DD})	I _{lkg}	—	0.02	0.5	μA
Mute open or at V _{DD}		—	180	—	
Mute = 0 Volts					

ELECTRICAL CHARACTERISTICS — continued ($T_A = 25^\circ\text{C}$. See Figure 1)

Parameter	Symbol	Min	Typ	Max	Units
MICROPHONE AMPLIFIER					
Gain (Mute = V _{DD})	G _{MIC}	28	30	32	dB
Input Common Mode Rejection Ratio (1.0 kHz)	CMRR	20	26	—	dB
Input Impedance (Each Input)	R _{INMIC}	14	20	27	k Ω
MCO DC Bias Voltage (V _{CC} > 3.4 V, Mute = Hi) (V _{CC} = 1.2 V, Mute = Hi) (Mute = 0 V)	V _{MCO DC}	0.85 0.6 —	1.1 0.71 0.08	1.25 0.93 —	V _{dc}
MCO Max Voltage Swing (THD = 5%, V _{CC} > 2.7 V) (THD = 5%, V _{CC} = 1.2 V)	V _{MCO AC}	— —	2.0 500	— —	V _{p-p} mV _{p-p}
MCO Output Impedance	Z _{MCO}	—	270	—	Ω
MCO Output Current Capability (THD = 5%)	I _{MCO}	—	160	—	μA
Gain Reduction when Muted (Mute = 0 Volts, f = 1.0 kHz)	G _{MUT}	55	70	—	dB
RECEIVE AMPLIFIER					
RX1 Bias Current (Mute = Hi)	I _{BR}	—	50	—	nA
RXO1, RXO2 Bias Voltage (V _{CC} = 1.2 V) (V _{CC} > 3.0 V)	R _{XDC}	580 585	630 650	695 720	mV _{dc}
RXO1–RXO2 Offset Voltage (V _{CC} > 3.0 V)	R _{XVOS}	–35	0	+35	mV _{dc}
RXO1–RXO2 Max Voltage Swing (Figure 9) (THD = 5%, Receiver = ∞) (THD = 5%, Receiver = 150 Ω)	V _{RX AC}	— —	2.2 800	— —	V _{p-p} mV _{p-p}
Internal Feedback Resistor (for muting)	R _{FINT}	—	1.0	—	k Ω
RXO1 & RXO2 Source Current	I _{RX}	2.6	3.2	3.5	mA
INTERNAL CURRENT AMPLIFIERS					
TX1 Input Impedance	R _{TXI}	0.85	1.0	1.15	k Ω
ZB Input Impedance	R _{ZB}	—	500	—	Ω
RXA Output Impedance	R _{RXA}	—	10	—	k Ω
AC Current Gain TX1 to V _{CC} (V _{RAGC} = 0 V) TX1 to V _{CC} (V _{RAGC} = 1.3 V) ZB to RXA (V _{RAGC} = 0 V, RXA = AC Gnd) ZB to RXA (V _{RAGC} = 1.3 V, RXA = AC Gnd) TX1 to RXA (V _{RAGC} = 0 V, RXA = AC Gnd) TX1 to RXA (V _{RAGC} = 1.3 V, RXA = AC Gnd)	G _{TX} G _{ZB} G _{STA}	— — — — —	100 50 0.5 0.25 1.22	— — — — —	A/A
DC INTERFACE					
LR Level Shift (V _{CC} –V _{LR}) (I _{LOOP} = 20 mA, Mute = V _{DD}) (I _{LOOP} = 80 mA, Mute = V _{DD}) (I _{LOOP} = 20 mA, Mute & MS = 0 V) (I _{LOOP} = 80 mA, Mute & MS = 0 V)	Δ V _{LRS} Δ V _{LRT}	— — — —	2.8 3.5 3.8 5.0	— — — —	V _{dc}
V _{CC} Boost (I _{LOOP} = 20 mA, Mute & MS switched from Hi to Lo, R1 = 620 Ω)	Δ V _{LRB}	0.7	1.0	1.2	V _{dc}
RAGC Current (V _{RAGC} = 0 V) (V _{RAGC} = 1.0 V)	I _{RAGC}	— —	–40 –12	— —	μA

ELECTRICAL CHARACTERISTICS — continued ($T_A = 25^\circ\text{C}$. See Figure 1)

Parameter	Symbol	Min	Typ	Max	Units
LOGIC INPUTS					
MUTE Input Impedance ($V_{CC} > 1.2\text{ V}$) ($V_{CC} = 0\text{ V}$, $0 < \overline{\text{Mute}} < 6.0\text{ V}$)	R _{MUT}	—	60	—	k Ω
Input Low Voltage	V _{ILMT}	0	—	—	Vdc
Input High Voltage	V _{IHMT}	$V_{DD} - 0.5$	—	V_{DD}	Vdc
Holdover (Delay for Receive amplifier to return to full gain after Pin 17 switches from 0 to V_{DD})	T _{MUT}	8.0	11	25	mSec
MS Input Impedance ($V_{CC} > 1.2\text{ V}$) ($V_{CC} = 0\text{ V}$, $\overline{\text{Mute}} = \text{open or } V_{DD}$) ($V_{CC} = 0$, $\overline{\text{Mute}} = 0$)	R _{MS}	— ¹	60	—	k Ω
Input Low Voltage	V _{ILMS}	0	—	—	Vdc
Input High Voltage	V _{IHMS}	2.0	—	V_{DD}	Vdc

SYSTEM SPECIFICATIONS ($f = 1.0\text{ kHz}$ unless noted, $T_A = 25^\circ\text{C}$. Refer to Figure 1)

Parameter	Symbol	Min	Typ	Max	Units
LINE INTERFACE					
V_{CC} DC Voltage (Pin 1) Bell Telephone Standard and NTT Specs. ($R_2 = 43\ \Omega$, $R_3 = 13\ \Omega$)	V_{CC}				Vdc
Speech Mode	I_{LOOP}				
	$I_{LOOP} = 10\text{ mA}$	1.7	2.0	2.3	
	$I_{LOOP} = 20\text{ mA}$	3.0	3.4	3.7	
	$I_{LOOP} = 30\text{ mA}$	3.5	4.1	4.5	
	$I_{LOOP} = 120\text{ mA}$	8.5	9.9	10.5	
Tone Mode	I_{LOOP}				
	$I_{LOOP} = 20\text{ mA}$	3.9	4.1	4.3	
	$I_{LOOP} = 30\text{ mA}$	4.5	5.1	5.5	
British Telecom Standard ($R_2 = 43\ \Omega + 2.5\text{ V Zener}$, $R_3 = 13\ \Omega$)					
Speech Mode	I_{LOOP}				
	$I_{LOOP} = 10\text{ mA}$	—	4.3	—	
	$I_{LOOP} = 20\text{ mA}$	—	5.9	—	
	$I_{LOOP} = 30\text{ mA}$	—	6.9	—	
	$I_{LOOP} = 70\text{ mA}$	—	10	—	
AC Terminating Impedance ($I_{LOOP} = 20\text{ mA}$, Figure 11)	Z _{AC}	500	600	700	Ω
RECEIVE PATH					
Gain (V_{CC} to RX01–RX02, Figures 14, 15) $I_{LOOP} = 20\text{ mA}$ $I_{LOOP} = 100\text{ mA}$	G _{RX}	-7.2 -13.5	-6.1 -11	-5.0 -9.5	dB f
Δ Gain (G _{RX} @ 100 mA versus 20 mA)	Δ G _{RX}	-7.5	-6.0	-4.5	dB
Muted Gain ($\overline{\text{Mute}} = \text{Logic 0}$, $I_{LOOP} = 20\text{ mA}$)	G _{RXM}	—	-22	-20	dB
Distortion (at RX01–RX02, $V_{CC} = 250\text{ mVrms}$) $f = 300\text{ Hz}$ $f = 1.0\text{ kHz}$ $f = 3.4\text{ kHz}$	THD _R	— — —	0.3 0.2 0.02	— 2.0 —	%
Output Noise Across RX01–RX02 (@ 1.0 kHz)	N _{RX0}	—	4.0	—	μVrms
TRANSMIT PATH					
Gain (MC1–MC2 to V_{CC} , Figures 12, 13) $I_{LOOP} = 20\text{ mA}$ $I_{LOOP} = 100\text{ mA}$	G _{TX}	36 29	38.5 32.5	40.5 35.5	dB
Δ Gain (G _{TX} @ 100 mA versus 20 mA)	Δ G _{TX}	-7.5	-6.0	-4.5	dB
Max V_{CC} Voltage Swing (THD = 5%, Figure 8) $I_{LOOP} = 20\text{ mA}$ $I_{LOOP} = 100\text{ mA}$	V _{TXMAX}	— —	3.0 2.3	— —	Vp-p
Gain Reduction when muted (MC1–MC2 to V_{CC} , $\overline{\text{Mute}} = 0\text{ V}$)	G _{TXM}	—	68	—	dB
Distortion (0 dBm @ V_{CC}) $f = 300\text{ Hz}$ $f = 1.0\text{ kHz}$ $f = 3.4\text{ kHz}$	THD _T	— — —	0.5 1.5 1.3	— 3.0 —	%
Output Noise at V_{CC} (@ 1.0 kHz)	N _{TX0}	—	17	—	μVrms
SIDETONE					
Sidetone Gain (Gain from V_{CC} to RX01–RX02 with signal applied to MC1/MC2, $I_{LOOP} = 20\text{ mA}$)	G _{ST}	—	-27	-22	dB

PIN DESCRIPTIONS

Symbol	Pin Number		Description
	(SOIC)	(DIP)	
VCC	1	1	Power supply pin for the IC. Supply voltage is derived from loop current. Transmit amp output operates on this pin.
LR	2	2	Resistors R2 + R3 at this pin set the DC characteristics of the circuit. The majority of the loop current flows through these resistors. Other components may be used to produce required DC characteristics for individual regulatory agencies.
VB	3	3	A resistor or appropriate network (R1) connected from this pin to VCC sets the AC terminating impedance (return loss spec).
VR	4	4	A 1.7 volt regulated output which can be used to bias the microphone. Additionally, this voltage powers a portion of the internal circuitry. Can nominally supply 300-500 μ A.
GND	5	5	Ground pin for the entire IC. Normally this is not connected to, nor to be confused with earth ground.
MC1	6	6	Inverting differential input to the microphone amplifier. Input impedance is typically 20 k Ω .
MC2	7	7	Non-inverting differential input to the microphone amplifier. Input impedance is typically 20 k Ω .
MC0	8	8	Microphone amplifier output. Amplifier's gain is fixed at 30 dB.
RAGC	10	9	Loop current sensing input. The voltage at this pin, determined by the loop current and R3, operates the loop length equalization circuit.
TXI	11	10	Input to the transmit amplifier from the microphone amplifier, DTMF source, and other sources. Input impedance = 1.0 k Ω .
RXO2	12	11	Receive amplifier non-inverting differential output. Current capability to the receiver is typically set at \pm 3.0 mA peak.
RXO1	14	12	Receive amplifier inverting differential output. Current capability to the receiver is typically \pm 3.0 mA peak. Gain is set by R8.
RXI	15	13	Summing input to the receive amplifier. This pin is an AC virtual ground.
RXA	16	14	Summed outputs of the receive current amplifier, sidetone amplifier, and an AGC point. Normally connected to the receive amplifier input (RXI) through a coupling capacitor.
ZB	17	15	Input to the receive current amplifier. A balance network (ZB) is connected between this pin and VCC. The network affects the receive level and sidetone performance. Input impedance is \approx 500 Ω in series with a diode.
MS	18	16	Mode Select Input. A logic "1" sets the IC for pulse dialing. A logic "0" sets the IC for tone (DTMF) dialing. Effective only if MUTE is at a logic "0". Input impedance is \approx 60 k Ω .
MUTE	19	17	Mute input. A logic "1" sets normal speech mode. A logic "0" mutes the microphone and receive amplifiers and allows MS to be functional. Input impedance is \approx 60 k Ω referenced to VDD. An internal fixed delay of 11 mSec minimizes clicks in the receiver when returning to the speech mode.
VDD	20	18	A regulated 3.3 volt output for an external dialer. Output source current capability is 1.0 mA in speech mode, 2.5 mA in tone dialing mode.

FIGURE 1 — BLOCK DIAGRAM AND TEST CIRCUIT




FIGURE 2 — I_{CC} versus V_{CC} (SPEECH MODE)




FIGURE 3 — I_{CC} versus V_{CC} (PULSE DIALING MODE)




FIGURE 4 — I_{CC} versus V_{CC} (TONE DIALING MODE)




FIGURE 5 — V_R versus I_R versus V_{CC}




FIGURE 6 — V_{DD} versus I_{DD}




FIGURE 7 — AGC GAIN versus VOLTAGE AT PIN 9




FIGURE 8 — MAXIMUM TRANSMIT SIGNAL AT V_{CC}





FIGURE 9 — MAXIMUM RECEIVER SIGNAL



SYSTEM PERFORMANCE

FIGURE 10 — TIP-RING VOLTAGE versus LOOP CURRENT




FIGURE 11 — AC TERMINATING IMPEDANCE versus LOOP CURRENT




FIGURE 12 — TRANSMIT GAIN versus LOOP CURRENT




FIGURE 13 — TRANSMIT GAIN versus FREQUENCY




FIGURE 14 — RECEIVE GAIN versus LOOP CURRENT





FIGURE 15 — RECEIVE GAIN versus FREQUENCY



SYSTEM PERFORMANCE

FIGURE 16 — TRANSMIT NOISE SPECTRUM




FIGURE 17 — RECEIVE NOISE SPECTRUM




FIGURE 18 — V_{CC} versus TEMPERATURE




FIGURE 19 — TRANSMIT GAIN versus TEMPERATURE




FIGURE 20 — RECEIVE GAIN versus TEMPERATURE





FIGURE 21 — AC TERMINATING IMPEDANCE versus TEMPERATURE



FUNCTIONAL DESCRIPTION

INTRODUCTION

The MC34114 is a speech network which provides the hybrid function and the DC loop current interface of a telephone, and is meant to connect to Tip and Ring through a polarity guard bridge. The transmit, receive, and sidetone gains are externally adjustable, and additionally, line length compensation varies the gains with variations in loop current. The microphone amplifier employs a differential input to minimize RFI susceptibility.

The loop current interface portion determines the dc voltage versus current characteristics, and provides the required regulated voltages for internal and external use.

The dialer interface provides three modes of operation: speech (non-dialing), pulse dialing and tone (DTMF) dialing. When switching among the modes, some parameters are changed in order to optimize the circuit operation for that mode. The following table summarizes those changes:


TABLE 1 — OPERATING PARAMETERS versus OPERATING MODE

Function	Speech	Pulse	Tone
LR Level Shift ($V_{CC} - V_{LR}$)	2.8 V	2.8 V	3.8 V
V_{DD} Current Capability	1.0 mA	2.5 mA	2.5 mA
Microphone Amplifier	Functional	Muted	Muted
Receive Amp: Internal Feedback Resistor	Switched Out	Switched In	Switched In

DC LINE INTERFACE AND LINE LENGTH COMPENSATION

The DC line interface circuit (Pins 1, 2, 3) sets the DC voltage characteristics with respect to loop current. See Figure 22.

FIGURE 22 — DC LINE INTERFACE EQUIVALENT



The DC voltage at V_{CC} is determined by the level shift from V_{CC} to LR, plus the voltage across R2 and R3. I_{CC} is the internal bias current required by the MC34114, nominally in the range of 10 mA. I_{CC} can be reduced, if necessary, by increasing R12, consistent with the transmit and receive signal requirements (see the Transmit Path section). See Figures 2-4, 8 and 9.

In the speech and pulse dialing modes current source I1 is off, and the level shift is due to Q1's base-emitter drop (≈ 1.4 V), 1.0 volt across the 20 k resistor, and the voltage across R1, which varies with V_{CC} from 0.15 volts to ≈ 1.0 volt. When the loop current coming in from Tip and Ring exceeds the I_{CC} requirement, the excess current flows through Q1, R2 and R3, to set the slope of the V-I characteristic for the circuit (Q1 has an equivalent resistance of $\approx 10 \Omega$). See Figure 10.

In the tone dialing mode, current source I1 is on, drawing an additional 1.7 mA through R1, increasing the level shift by ≈ 1.0 volts (for $R1 = 600 \Omega$). This feature ensures that, at low loop currents, sufficient voltage is present at V_{CC} for the DTMF signals, and that the V_{DD} regulator supplies sufficient voltage to an external dialer. The I_{CC} current increases by ≈ 1.3 mA in this mode.

R1 must be kept in the range of 100 to 1800 Ω . If it is too large, insufficient current will flow into V_B to bias up the circuit. If it is too small, insufficient filtering at V_B will result unless C1 is increased accordingly. Speech signals must be well filtered from V_B .

The voltage across R3 determines the operation of the AGC circuit (line length compensation). As the voltage at RAGC increases from ≈ 0.4 volts to ≈ 1.2 volts, the AGC Control varies the current gain of the two AGC

points (Figure 1) from 1.0 to 0.5, thereby reducing the gain of the transmit and receive paths by 6.0 dB. See Figure 7. Pin 9 is a high impedance input.

The values of R2 and R3 can be varied as required to comply with various regulatory agencies, to compensate for additional circuitry powered by the loop current (microprocessor, etc.), or to change the starting point of the AGC function. If the AGC is not used, Pin 9 should be connected to ground for high gains, or to V_R for low gains.

VOLTAGE REGULATORS

The MC34114 has two internal voltage regulators which are used to power external as well as internal circuitry.

The V_R regulator provides 1.7 volts at a maximum current of 500 μ A (see Figure 5). This output is normally used to set the DC bias into TXI (Pin 10), and to bias the electret microphone. V_R will typically be \approx 300 mV less than V_{CC} when V_{CC} is below 2.0 volts.


The V_{DD} regulator provides 3.3 volts at a maximum of 1.0 mA in the speech mode, and 2.5 mA in the pulse or tone dialing modes (see Figure 6). It is normally used to power an external dialer, and other associated circuitry. V_{DD} is normally \approx 0.5 volts less than V_{CC} until V_{DD} regulates. It is a shunt type regulator which automatically switches to a high impedance mode when V_{CC} falls below 1.4 volts. This feature prevents excessive battery drain in the event a memory sustaining battery is used with the external dialer. Leakage current (with $V_{CC} = 0$) is typically 0.02 μ A with an applied voltage of up to 6.0 volts at V_{DD} , with pin 17 open or at V_{DD} . If Pin 17 is at ground, a current of several hundred microamps will flow into V_{DD} and out of pin 17 (see paragraph on Logic Interface).

MICROPHONE AMPLIFIER

The microphone amplifier (Pins 6, 7, 8) has a differential input, single ended output, and a fixed internal gain of +30 dB (31.1 V/V). The output is in phase with

MC2, and out of phase with MC1. The inputs (see Figure 23) have a nominal impedance of 20 k Ω , and are matched to provide a high common mode rejection (typically 26 dB).

FIGURE 23 — INPUT STAGE



To preserve a high CMRR against unwanted signals induced in the microphone leads, the microphone should be biased with two equal value resistors as shown in Figure 1.


The output (MCO) has a DC bias voltage of \approx 1.1 volts ($V_{CC} > 3.0$ volts), and can nominally swing \approx 2.0 volts p-p (500 mV p-p at $V_{CC} = 1.2$ volts). The output impedance is \approx 270 Ω , and has a peak current capability of \approx 160 μ A for 5% THD.

When the MC34114 is switched to either dialing mode, the microphone amplifier is muted by \approx 70 dB (300 Hz–4 kHz), effectively disabling the microphone. The DC voltage at MCO is \approx 80 mV when muted.

TRANSMIT PATH

The AC transmit path consists of the components shown in Figure 24 (taken from Figure 1).


FIGURE 24 — TRANSMIT PATH



The voltage output at MCO is converted to a current into TXI by C5, R6, and TXI's 1.0 k input impedance (with a slight error due to R12). A1 and A2 are current amplifiers with a combined gain of 100. The AGC point has a current gain of 1.0 at low loop currents, and

decreases to 0.5 as loop current increases. Therefore the current gain from TXI to V_{CC} varies from 100 to 50 as loop current is increased. The resulting current output at V_{CC} acts on R1 and the line impedance (nominally 600 Ω each, C1 is an AC short) to generate a voltage

FIGURE 25 — RECEIVE PATH



signal at V_{CC} , and consequently, at Tip and Ring. The voltage gain from MC1–MC2 to Tip and Ring is therefore (first order):

$$G_{TX} = \frac{A_m \times 100 \times AGC \times R1/Z_{LINE}}{(R6 + 1.0 k)} \quad (\text{Equation 1})$$

where A_m is the gain of the microphone amplifier (31.1 V/V). At low loop currents $G_{TX} \approx 84$ V/V (38.5 dB), and decreases to ≈ 42 V/V (32.5 dB) at higher loop currents, for the component values shown in Figure 1 (@ 1.0 kHz).

For more precise calculations, consideration should be given to the effects of C5 (in series with R6), R12 and R7 (each in parallel with TXI's 1.0 k impedance), and C10 and the ZB network (each in parallel with R1 and Z_{LINE}). The cumulative effects of these additional components is ≈ 1.5 dB.

The voltage signal at V_{CC} is out of phase with that at TXI, and in phase with that at MC1.

The maximum available voltage swing at V_{CC} is a function of the impedance at V_{CC} ($R1/Z_{LINE}$), the DC bias current at A2's output, and the V_{CC} DC voltage. A2's bias current is determined by the bias current through R12 ($V_R/(R12 + 1.0 k)$) which is gained up by A1, A2 and the AGC point. Figure 8 indicates the maximum voltage swing at V_{CC} (with 5% THD).

RECEIVE PATH

The AC receive path consists of the components shown in Figure 25 (taken from Figure 1).

R1, typically 600 Ω , provides the AC termination (return loss) for the receive signals coming in on Tip and Ring (C1 is an AC short). The receive signal creates an AC current through the ZB network and the 500 Ω resistor at the ZB pin. A4 reduces that current by 1/2, and then feeds it through the AGC point which has a gain of 1.0 at low loop currents. The AGC gain is reduced to 0.5 as loop current increases. The AC current out of the AGC point feeds through C8 to RXI, the receive amp's summing node (If C8 is large, RXA can be considered a virtual ground, and no AC current flows through the internal 10 k resistor). The voltage swing at RXO1 is then determined by the current through C8 and the R8 feedback resistor. The second op amp (at

RXO2) is internally configured for inverting unity gain. The voltage gain from Tip and Ring to RXO1–RXO2 (differential) is (first order):

$$G_{RX} = \frac{R8 \times AGC}{(ZB + 500)} \quad (\text{Equation 2})$$

where $ZB = R10 + R9/C9$ ($\approx R10 + R9$).

For more precise calculations, the effects of C9 and C8 must be considered. C9 provides a phase shift to aid sidetone cancellation (see paragraph on Sidetone), and C8 can be selected to provide low frequency roll-off. High frequency roll-off can be obtained by adding a feedback capacitor across R8. For the component values shown in Figure 1, the receive gain measured ≈ 0.495 V/V (-6.1 dB) at low loop currents, and reduces to ≈ 0.25 V/V (-12 dB) at higher loop currents (@ 1.0 kHz).

When the MC34114 is switched to either dialing mode (Mute = low), the receive gain is muted by the switching in of the internal feedback resistor (R_{FINT} from RXO1 to RXI) — typically 1.0 k Ω . The effective feedback resistor for the amplifier is now the parallel combination of R8 and R_{FINT} . The amount of muting (in dB) can be calculated from:

$$G_{RXM} = 20 \times \log \left(\frac{R8 + R_{FINT}}{R_{FINT}} \right) \quad (\text{Equation 3})$$

The internal resistor is switched in coincident with Mute (Pin 17) switching low. However, when Mute is switched high, a delay (nominally 11 mSec) occurs before the internal resistor is switched out. This feature prevents dialing transients (particularly during pulse dialing) from being heard as loud clicks in the receiver.

The DC bias voltages at RXI, RXO1 and RXO2 is ≈ 0.65 volts. The bias current at RXI is ≈ 50 nA into the pin. The maximum voltage swing at RXO1 and RXO2 is a function of the receiver impedance (typically 100–150 Ω), and the value of the two I_{rx} current sources in Figure 25. I_{rx} , set by R12 (between V_R and TXI), is equal to:

$$I_{rx} = \frac{V_R \times 50 \times AGC}{(R12 + 1.0 k)} \quad (\text{Equation 4})$$

Figure 9 indicates the maximum voltage swing available to the receiver.

SIDETONE CANCELLATION

Sidetone cancellation is provided by current amplifier A3 (see Figure 1) which generates a current representative of the transmit signal to cancel the reflected sidetone signal coming in through ZB and A4. To achieve perfect cancellation (no AC current out of RXA), it is necessary that:

$$ZB = (40 \times R1 / Z_{LINE}) - 500 \Omega \quad (\text{Equation 5})$$

where ZB is the network composed of R9, R10, and C9, and Z_{LINE} is the AC impedance of the line. The reactive components of the line's impedance can be compensated for by making the ZB network comparably reactive. In Figure 1, C9 provides a phase shift to compensate for the phase shift created by the phone line.

LOGIC INTERFACE ($\overline{\text{Mute}}$ and MS)


The two logic inputs ($\overline{\text{Mute}}$ and MS) are used to switch the MC34114 between the speech and dialing modes according to the following table:

TABLE 2 — LOGIC INPUTS

$\overline{\text{Mute}}$	MS	Mode
High	X	Speech
Low	High	Pulse Dialing
Low	Low	Tone Dialing

Table 2, together with Table 1, describes the condition of the MC34114 in the various modes. Figure 26 shows the input configuration for the $\overline{\text{Mute}}$ and MS pins.

FIGURE 26 — LOGIC INPUTS



The $\overline{\text{Mute}}$ input has a nominal input impedance of 60 k Ω , referenced to VDD. This pin may be left open for a logic "1," or connected to VDD. A logic "1" is defined as between VDD-0.5 volts and VDD. A logic "0" is defined as between ground and 1.0 volt. The switching threshold is ≈ 2.3 volts. When $\overline{\text{Mute}}$ is switched low (speech to dialing), the changes listed in Table 1 will occur within 10 μs . Upon switching high (back to speech mode), however, the receive amplifier feedback resistor will be switched out after a delay of (typically) 11 ms. This feature prevents dialing transients (particularly during pulse dialing) from being heard as loud clicks in

the receiver. The other functions listed in Table 1 transfer within 10 μs .

The MS pin is functional only when $\overline{\text{Mute}}$ is low and its only function is to provide an additional voltage level shift between VCC and LR in the tone dialing mode (see the section on DC Interface). The input impedance is ≈ 60 k Ω when VCC > 1.5 volts. A logic "0" is between ground and 0.3 volts, and a logic "1" is between 2.0 volts and VDD. The switching threshold is typically 0.75 volts. If unused, this pin must be connected to ground or VDD, and not left open.

When VCC = 0 (on-hook condition), and a voltage in the range of 0 to 6.0 volts is applied to $\overline{\text{Mute}}$, a leakage current of (typically) 0.02 μA will flow if $\overline{\text{Mute}}$ and VDD are at the same voltage. If $\overline{\text{Mute}}$ is at a voltage different from VDD, current will flow through the internal resistors and/or diode. If a memory sustaining battery is used in conjunction with an external dialer, and is configured so that its voltage appears at VDD, $\overline{\text{Mute}}$ must be allowed to float or be connected to VDD — otherwise current (in the range of 100-200 μA) will flow from the battery through VDD and out of the $\overline{\text{Mute}}$ pin.

When VCC = 0, and a voltage in the range of 0 to 6.0 volts is applied to MS, a leakage current of (typically) 0.01 μA will result as long as $\overline{\text{Mute}}$ is open or at VDD. If $\overline{\text{Mute}}$ is at ground, an equivalent 3.5 k Ω parasitic resistance exists between MS and $\overline{\text{Mute}}$.

When VCC < 1.5 volts, the $\overline{\text{Mute}}$ function is non-existent and the MC34114 will be in the speech mode.

APPLICATIONS INFORMATION

DESIGN SEQUENCE

The design sequence for incorporating the MC34114 into most applications will be as follows (refer to Figure 1):

- 1) Decide on the AC terminating impedance (return loss), and select R1 to be that value (typically 600 Ω). If there are other devices powered by the loop current which will be in parallel with R1 (such as a pulse dialing circuit) which lower the effective terminating impedance, R1 can be increased accordingly.
- 2) Select the maximum value of R12 which will provide the minimum required transmit and receive signals according to Figures 8 and 9.
- 3) Select the sum (R2 + R3) to provide the desired Tip and Ring DC voltage versus loop current characteristics. Then select R3 for the desired starting point of the loop length compensation. The compensation begins when the voltage across R3 is ≈ 0.4 volt.
- 4) Select R4 and R5 (they should be equal) to properly bias the microphone. The microphone's manufacturer should be consulted for this information.
- 5) Select R6 for proper transmit gain. See equation 1. Then select C5 to provide low frequency roll-off. Adjust R6 as required.
- 6) Select the ZB network (R9, R10, C9) to provide sidetone cancellation. See equation 5.
- 7) Select R8 for proper receive gain (depends on the specific receiver used). See equation 2. Then select C8 to provide low frequency roll-off. Adjust R8 as required.

Additional comments on Figure 1 components:

1) Capacitors C1, C2, and C7 are required to stabilize the respective regulators. In most applications it should not be necessary to change from the values shown in Figure 1.

2) C3 and C4 can be selected to provide low frequency roll-off for the microphone signals.

3) C10 filters noise generated by the MC34114, and should be close to the VCC pin. Its recommended value (0.01 μF) is such that it does not noticeably affect the system parameters. It can be increased, if desired, to provide high frequency roll-off for both transmit and receive signals. This, however, will affect the return loss specification at higher frequencies.

4) Since TXI is a (relatively) low impedance current input, it is a convenient point for injecting any signals which are to be transmitted out onto Tip and Ring. C6 and R7 are shown for transmitting the DTMF signals from a dialer. Additional RC networks can be connected to TXI for transmitting signals from speakerphones, modems, or other signal sources. The voltage gain from each signal source to Tip and Ring is:

$$G_S = \frac{Z_{LINE} R_1 \times 100 \times AGC}{(R_x + Z_{Cx})} \quad (\text{Equation 6})$$

where R_x and Z_{Cx} represent the impedances of the R and C for the particular signal source. If several signal sources are connected to TXI, the parallel combination of R6, R12, the internal 1.0 k resistor, and any other RCs at this pin must be considered when setting the gain for each signal.

5) The 12 volt zener diode shown in Figure 1 is for transient protection, and normally does not conduct. Transient and overvoltage protection **MUST** be provided externally so that the Absolute Maximum Ratings are not exceeded.

BASIC TELEPHONE CIRCUIT

Figure 27 depicts a complete basic telephone using the MC34114 speech network, the MC145412 pulse/tone dialer, and the MC34017 tone ringer.

The MC34114 provides the speech network/hybrid functions, and its component values are calculated as described previously in this data sheet. The resistor from VCC to V_B is 820 Ω (rather than 600 Ω) in this example since it is in parallel with the 2.0 kΩ resistor in the pulse dialing transistor network (providing and effective 600 Ω termination).

The MC145412 dialer is a pulse/tone dialer with 10 number memory, including last number redial. Power to the dialer is from the MC34114's V_{DD} output, diode connected with a memory sustaining battery.

The MC34017 tone ringer (see its data sheet for details) is connected directly to Tip and Ring as it is not necessary to disconnect it when off-hook. This circuit has an REN ≈ 0.5, and meets all EIA-470 and Bell system requirements for impedance, anti-bell tapping, and turn-on/off thresholds.

OPERATION WITH A POWER SUPPLY

Figure 28 indicates how to incorporate the MC34114 into a circuit where a power supply is used.

FIGURE 27 — BASIC PULSE/TONE TELEPHONE





FIGURE 32 — PULSETONE FEATUREPHONE WITH MEMORY — LINE POWERED



- NOTES:
- 11 All capacitors in μF except where noted.
 - 21 HS = Handset operated hookswitch — 3 poles.
 - 22 SS = Speakerphone on/off switch — 3 poles.
 - 23 Antenna speaker on/off switch — 1 pole.
 - 31 Antenna speaker on/off switch — 1 pole.
 - 41 These resistors depend on the specific microphones.

The 3.0 dB upper frequency is determined by:

$$f = \frac{2\pi(R6A \times (R6B + 1.0\text{ k}) \times Cx)}{(R6A + R6B + 1.0\text{ k})}$$

(Equation 7)





FIGURE 31 — TRANSMIT HF ROLL-OFF

Frequency characteristics for both transmit and receive signals are dependent entirely on the external components. The amplifiers within the IC have bandwidths from DC extending to in excess of 50 kHz, and therefore do not provide roll-off within the voiceband.

Low frequency roll-off for the transmit signals can be set by adjusting C4 and C5, or a combination of the three. High frequency roll-off can be provided by replacing R6 with the network shown in Figure 31.

FREQUENCY CHARACTERISTICS



SUGGESTED VENDORS

- Microphones
 - Primo Microphones Inc. Bensenville, Ill. 60106 312-595-1022
 - Model EM-60
 - Telecom Transformers
 - Valley Stream, N.Y. 11528 516-561-6050
 - Ask for Applications Bulletin F232
 - Stanor Products Logansport, IN 46947 219-722-2244
 - Model EC-983-7
 - Onan Power/Electronics Minneapolis, MN 55437 612-921-5600
- Motorola Inc. does not endorse or warrant the suppliers referenced. Compliance with FCC or other regulatory agencies of the circuits described herein is not implied or guaranteed by Motorola Inc.

Motorola Inc. does not endorse or warrant the suppliers referenced. Compliance with FCC or other regulatory agencies of the circuits described herein is not implied or guaranteed by Motorola Inc.

Physical proximity to the pins, TX1, RX1, and ZB should also be considered sensitive to EMI signals. The microphone wires within the handset cord can act as an antenna, and pick up nearby radio stations. If any of the PC board traces, the most sensitive pins on the MC34114 are the microphone amplifier inputs (MC1, MC2). Board traces to these pins should be kept short, and the associated components should preferably be

EMI SUSCEPTIBILITY problems should be addressed early in the electrical and mechanical design of the telephone. EMI may enter the circuit through Tip and Ring, through the microphone wiring, or through any of the PC board traces. The most sensitive pins on the MC34114 are the microphone amplifier inputs (MC1, MC2). Board traces to these pins should be kept short, and the associated components should preferably be


Monolithic Tone Decoder

GENERAL DESCRIPTION

The XR-567 is a monolithic phase-locked loop system designed for general purpose tone and frequency decoding. The circuit operates over a wide frequency band of 0.01 Hz to 500 kHz and contains a logic compatible output which can sink up to 100 milliamperes of load current. The bandwidth, center frequency, and output delay are independently determined by the selection of four external components.

The circuit consists of a phase detector, low-pass filter, and current-controlled oscillator which comprise the basic phase-locked loop; plus an additional low-pass filter and quadrature detector that enables the system to distinguish between the presence or absence of an input signal at the center frequency.

FUNCTIONAL BLOCK DIAGRAM



ORDERING INFORMATION

Part Number	Package	Operating Temperature
XR-567M	Ceramic	-55°C to +125°C
XR-567CN	Ceramic	0°C to +70°C
XR-567CP	Plastic	0°C to +70°C

SYSTEM DESCRIPTION

The XR-567 monolithic tone decoder consists of a phase detector, low pass filter, and current controlled oscillator which comprise the basic phase-locked loop. plus an additional low pass filter and quadrature detector enabling detection on in-band signals. The device has a normally high open collector output-capable of sinking 100 mA.

The input signal is applied to Pin 3 (20 kΩ nominal input resistance). Free running frequency is controlled by an RC network at Pins 5 and 6 and can typically reach 500 kHz. A capacitor on Pin 1 serves as the output filter and eliminates out-of-band triggering. PLL filtering is accomplished with a capacitor on Pin 2; bandwidth and skew are also dependant upon the circuitry here. Bandwidth is adjustable from 0% to 14% of the center frequency. Pin 4 is +VCC (4.75 to 9V nominal, 10V maximum); Pin 7 is ground; and Pin 8 is open collector output, pulling low when an in-band signal triggers the device. In applications requiring two or more 567-type devices, consider the XR-2567 dual tone decoder. Where center frequency accuracy and drift are critical, compare the XR-567A. Investigate employing the XR-567 in low power circuits.

ABSOLUTE MAXIMUM RATINGS

Power Supply	10 volts
Power Dissipation (package limitation)	385 mW
Ceramic Package	300 mW
Plastic Package	385 mW
Derate Above +25°C	2.5 mW/°C
Temperature	
Operating	-55°C to +125°C
XR-567M	0°C to +70°C
XR-567CN/567CP	-55°C to +150°C
Storage	

APPLICATIONS

Touch-Tone® Decoding
 Sequential Tone Decoding
 Communications Paging
 Ultrasonic Remote-Control
 Telemetry Decoding

FEATURES

Bandwidth adjustable from 0 to 14%.
 Logic compatible output with 100 mA current sinking capability.
 High stable center frequency.
 Center frequency adjustable from 0.01 Hz to 500 kHz.
 Inherent immunity to false signals.
 High rejection of out-of-band signals and noise.
 Frequency range adjustable over 20:1 range by external resistor.




Figure 3. XR-567 Connection Diagram




Figure 2. XR-567 Test Circuit

If the value of C_3 becomes too large, the turn-on or turn-off time of the output stage will be delayed until the voltage change across C_3 reaches the threshold voltage. In certain applications, the delay may be desirable as a means of suppressing spurious outputs. Conversely, if the value of C_3 is too small, the beat rate at the output of the quadrature detector (see Functional Block Diagram) may cause a false logic level change at the output (pin 8). The average voltage (during lock) at pin 1 is a function of the inband input amplitude in accordance with the given transfer characteristics.

XR-567

Capacitor C_3 connected from pin 1 to ground forms a simple low-pass post detection filter to eliminate spurious outputs due to out-of-band signals. The time constant of the filter can be expressed as $T_3 = R_3 C_3$, where R_3 (4.7 kΩ) is the internal impedance at pin 1. The precise value of C_3 is not critical for most applications. To eliminate the possibility of false triggering by spurious signals, it is recommended that C_3 be $\geq 2 C_2$, where C_2 is the loop filter capacitance at pin 2.

OUTPUT FILTER - C_3 (Pin 1)

DESCRIPTION OF CIRCUIT CONTROLS

The detection band skew is a measure of how accurately the largest detection band is centered about the center frequency, f_0 . It is defined as $(f_{max} + f_{min}) - 2 f_0$, where f_{max} and f_{min} are the frequencies corresponding to the edges of the detection band. If necessary, the detection band skew can be reduced to zero by an optional centering adjustment. (See Optional Controls).

DETECTION BAND SKEW

The largest detection bandwidth is the largest frequency range within which an input signal above the threshold voltage will cause a logical zero state at the output. The maximum detection bandwidth corresponds to the lock range of the PLL.

LARGEST DETECTION BANDWIDTH

where V_1 is the input signal in volts, rms, and C_2 is the capacitance at pin 2 in μF .

$$BW = 1070 \sqrt{\frac{V_1}{C_2}}$$

The detection bandwidth is the frequency range centered about f_0 within which an input signal larger than the threshold voltage (typically 20 mV rms) will cause a logic zero state at the output. The detection bandwidth corresponds to the capture range of the PLL and is determined by the low-pass bandwidth filter. The bandwidth of the filter, as a percent of f_0 , can be determined by the approximation

DETECTION BANDWIDTH (BW) °

where R_1 is in ohms and C_1 is in farads.

$$f_0 = \frac{R_1 C_1}{1}$$

f_0 is the free-running frequency of the current-controlled oscillator with no input signal. It is determined by resistor R_1 between pins 5 and 6, and capacitor C_1 from pin 6 to ground. f_0 can be approximated by

DEFINITION OF XR-567 PARAMETERS

CENTER FREQUENCY f_0

Figure 10. Temperature Coefficient of Center Frequency (Mean and S.D.)



Figure 11. Power Supply Dependence of Center Frequency




Figure 12. Greatest Number of Cycles Before Output




Figure 7. Bandwidth Versus Input Signal Amplitude (C₂ in μ F)




Figure 8. Bandwidth Variation with Temperature




Figure 9. Frequency Drift with Temperature




Figure 4. Supply Current Versus Supply Voltage




Figure 5. Largest Detection Bandwidth Versus Operating Frequency





Figure 6. Detection Bandwidth as a Function of C₂ and C₃



TYPICAL CHARACTERISTIC CURVES
XR-567

XR-567

LOOP FILTER — C_2 (Pin 2)

Capacitor C_2 connected from pin 2 to ground serves as a single pole, low-pass filter for the PLL portion of the XR-567. The filter time constant is given by $T_2 = R_2 C_2$, where R_2 (10 k Ω) is the impedance at pin 2.

The selection of C_2 is determined by the detection bandwidth requirements, as shown in Figure 6. For additional information see section on "Definition of XR-567 Parameters".

The voltage at pin 2, the phase detector output, is a linear function of frequency over the range of 0.95 to 1.05 f_0 , with a slope of approximately 20 mV/% frequency deviation.

INPUT (Pin 3)

The input signal is applied to pin 3 through a coupling capacitor. This terminal is internally biased at a dc level 2 volts above ground, and has an input impedance level of approximately 20 k Ω .

TIMING RESISTOR R_1 AND CAPACITOR C_1 (Pins 5 and 6)

The center frequency of the decoder is set by resistor R_1 between pins 5 and 6, and capacitor C_1 from pin 6 to ground, as shown in Figure 3.

Pin 5 is the oscillator squarewave output which has a magnitude of approximately $V_{CC} - 1.4V$ and an average dc level of $V_{CC}/2$. A 1 k Ω load may be driven from this point. The voltage at pin 6 is an exponential triangle waveform with a peak-to-peak amplitude of 1 volt and an average dc level of $V_{CC}/2$. Only high impedance loads should be connected to pin 6 to avoid disturbing the temperature stability or duty cycle of the oscillator.

LOGIC OUTPUT (Pin 8)


Terminal 8 provides a binary logic output when an input signal is present within the pass-band of the decoder. The logic output is an uncommitted, "base-collector" power transistor capable of switching high current loads. The current level at the output is determined by an external load resistor, R_L , connected from pin 8 to the positive supply.

When an in-band signal is present, the output transistor at pin 8 saturates with a collector voltage less than 1 volt (typically 0.6V) at full rated current of 100 mA. If large output voltage swings are needed, R_L can be connected to a supply voltage, $V+$, higher than the V_{CC} supply. For safe operation, $V+ \leq 20$ volts.


OPERATING INSTRUCTIONS

SELECTION OF EXTERNAL COMPONENTS

A typical connection diagram for the XR-567 is shown in Figure 3. For most applications, the following procedure will be sufficient for determination of the external components R_1 , C_1 , C_2 , and C_3 .



Response to 100 mV rms tone burst.
 $R_L = 100$ ohms.



Response to same input tone burst with wideband noise.

$\frac{S}{N} = -6$ dB $R_L = 100$ ohms

Noise Bandwidth = 140 Hz

Figure 13. Typical Response

- R_1 and C_1 should be selected for the desired center frequency by the expression $f_0 = 1/R_1 C_1$. For optimum temperature stability, R_1 should be selected such that $2k\Omega \leq R_1 \leq 20$ k Ω , and the $R_1 C_1$ product should have sufficient stability over the projected operating temperature range.
- Low-pass capacitor, C_2 , can be determined from the Bandwidth versus Input Signal Amplitude graph of Figure 7. One approach is to select an area of operation from the graph, and then adjust the input level and value of C_2 accordingly. Or, if the input amplitude variation is known, the required $f_0 C_2$ product can be found to give the desired bandwidth. Constant bandwidth operation requires $V_i > 200$ mV rms. Then, as noted on the graph, bandwidth will be controlled solely by the $f_0 C_2$ product.
- Capacitor C_3 sets the low edge of the low-pass filter which attenuates frequencies outside of the detection band and thereby eliminates spurious outputs. If C_3 is too small, frequencies adjacent to the detection band may switch the output stage off and on at the beat frequency, or the output may pulse off and on during the turn-on transient. A typical minimum value of C_3 is $2 C_2$.

XR-567

Conversely, if C_3 is too large, turn-on and turn-off of the output stage will be delayed until the voltage across C_3 passes the threshold value.

PRINCIPLE OF OPERATION

The XR-567 is a frequency selective tone decoder system based on the phase-locked loop (PLL) principle. The system is comprised of a phase-locked loop, a quadrature AM detector, a voltage comparator, and an output logic driver. The four sections are internally interconnected as shown in Figure 1.

When an input tone is present within the pass-band of the circuit, the PLL synchronizes or "locks" on the input signal. The quadrature detector serves as a lock indicator: when the PLL is locked on an input signal, the dc voltage at the output of the detector is shifted. This dc level shift is then converted to an output logic pulse by the amplifier and logic driver. The logic driver is a "bare collector" transistor stage capable of switching 100 mA loads.

The logic output at pin 8 is normally in a "high" state, until a tone that is within the capture range of the decoder is present at the input. When the decoder is locked on an input signal, the logic output at pin 8 goes to a "low" state.

The center frequency of the detector is set by the free-running frequency of the current-controlled oscillator in the PLL. This free-running frequency, f_0 , is determined by the selection of R_1 and C_1 connected to pins 5 and 6 as shown in Figure 3. The detection bandwidth is determined by the size of the PLL filter capacitor, C_2 ; and the output response speed is controlled by the output filter capacitor, C_3 .

OPTIONAL CONTROLS

PROGRAMMING

Varying the value of resistor R_1 and/or capacitor C_1 will change the center frequency. The value of R_1 can be changed either mechanically or by solid state switches. Additional C_1 capacitors can be added by grounding them through saturated npn transistors.

SPEED OF RESPONSE

The minimum lock-up time is inversely related to the loop frequency. As the natural loop frequency is lowered, the turn-on transient becomes greater. Thus maximum operating speed is obtained when the value of capacitor C_2 is minimum. At the instant an input signal is received its phase may drive the oscillator away from the receiving frequency rather than toward it. Under this condition, the lock-up transient is in a worst case situation and the minimum theoretical lock-up time will not be achievable.

The following expressions yield the values of C_2 and C_3 in microfarads, which allow the maximum operating speed for various center frequencies. The minimum value that digital information may be detected without

losing information due to turn-on transient or output chatter is about 10 cycles/bit, which corresponds to an information transfer rate of $f_0/10$ baud.

$$C_2 = \frac{130}{f_0}, \quad C_3 = \frac{260}{f_0} \mu F$$

In situations where minimum turn-off time is of less importance than fast turn-on, the optional sensitivity adjustment circuit of Figure 14 can be used to bring the quiescent C_3 voltage closer to the threshold voltage. Sensitivity to beat frequencies, noise, and extraneous signals, however, will be increased.




Figure 14. Optional Sensitivity Connections

CHATTER

When the value of C_3 is small, the lock transient and ac components at the lock detector output may cause the output stage to move through its threshold more than once, resulting in output chatter.

Although some loads, such as lamps and relays will not respond to chatter, logic may interpret chatter as a series of output signals. Chatter can be eliminated by feeding a portion of the output back to the input (pin 1) or, by increasing the size of capacitor C_3 . Generally, the feedback method is preferred since keeping C_3 small will enable faster operation. Three alternate schemes for chatter prevention are shown in Figure 15. Generally, it is only necessary to assure that the feedback time constant does not get so large that it prevents operation at the highest anticipated speed.

SKEW ADJUSTMENT

The circuits shown in Figure 16 can be used to change the position of the detection band (capture range) with-

XR-567




Figure 15. Methods of Reducing Chatter




Figure 16. Connections to Reposition Detection Band

in the largest detection band (or lock range). By moving the detection band to either edge of the lock range, input signal variations will expand the detection band in one direction only. Since R_3 also has a slight effect on the duty cycle, this approach may be useful to obtain a precise duty cycle when the circuit is used as an oscillator.

OUTPUT LATCHING

In order to latch the output of the XR-567 "on" after a signal is received, it is necessary to include a feedback resistor around the output stage, between pin 8 and pin 1, as shown in Figure 17. Pin 1 is pulled up to unlatch the output stage.

BANDWIDTH REDUCTION

The bandwidth of the XR-567 can be reduced by either increasing capacitor C_2 or reducing the loop gain. Increasing C_2 may be an undesirable solution since this will also reduce the damping of the loop and thus slow the circuit response time.

Figure 18 shows the proper method of reducing the loop gain for reduced bandwidth. This technique will improve damping and permit faster performance under narrow band operation. The reduced impedance level at pin 2 will require a larger value of C_2 for a given cut-off frequency.






Figure 17. Output Latching



$$\frac{120}{V} \left(\frac{10K + R}{R} \right) < C_2 < \frac{1300}{I_0} \left(\frac{10K + R}{R} \right)$$

NOTE: ADJUST CONTROL FOR SYMMETRY OF DETECTION BAND EDGES ABOUT I_0 .

Figure 18. Bandwidth Reduction

XR-567

PRECAUTIONS

The XR-567 will lock on signals near $(2n + 1) f_0$ and produce an output for signals near $(4n + 1) f_0$, for $n = 0, 1, 2, \dots$ etc. Signals at $5 f_0$ and $9 f_0$ can cause an unwanted output and should, therefore, be attenuated before reaching the input of the circuit.

Operating the XR-567 in a reduced bandwidth mode of operation at input levels less than 200 mV rms results in maximum immunity to noise and out-band signals. Decreased loop damping, however, causes the worst-case lock-up time to increase, as shown by the graph of Figure 12.

Bandwidth variations due to changes in the in-band signal amplitude can be eliminated by operating the XR-567 in the high input level mode, above 200 mV. The input stage is then limiting, however, so that out-band signals or high noise levels can cause an apparent bandwidth reduction as the in-band signal is suppressed. In addition, the limited input stage will create in-band components from subharmonic signals so that the circuit becomes sensitive to signals at $f_0/3, f_0/5$ etc.

- Care should be exercised in lead routing and lead lengths should be kept as short as possible. Power supply leads should be properly bypassed close to the integrated circuit and grounding paths should be carefully determined to avoid ground loops and undesirable voltage variations. In addition, circuits requiring heavy load currents should be provided by a separate power supply, or filter capacitors increased to minimize supply voltage variations.

ADDITIONAL APPLICATIONS

DUAL TIME CONSTANT TONE DECODER

For some applications it is important to have a tone decoder with narrow bandwidth and fast response time. This can be accomplished by the dual time constant tone decoder circuit shown in Figure 19. The circuit has two low-pass loop filter capacitors, C_2 and C'_2 . With no carrier signal present, the output at pin 8 is high, transistor Q_1 is off, and C'_2 is switched out of the circuit. Thus the loop low-pass filter is comprised of C_2 , which can be kept as small as possible for minimum response time.

When an in-band signal is detected, the output at pin 8 goes low, Q_1 will turn on, and capacitor C'_2 will be switched in parallel with capacitor C_2 . The low-pass filter capacitance will then be $C_2 + C'_2$. The value of C'_2 should be quite large in order to achieve narrow bandwidth. Notice that during the time that no input signal is received, the bandwidth is determined by capacitor C_2 .

NARROW BAND FM DEMODULATOR WITH CARRIER DETECT

In narrow band FM demodulation applications where the bandwidth is less than 10% of the carrier frequency, an XR-567




Figure 19. Dual Time Constant Tone Decoder

can be used to detect the presence of the carrier signal. The output of the XR-567 is used to turn off the FM demodulator when no carrier is present, thus acting as a squelch. In the circuit shown, an XR-215 FM demodulator is used because of its wide dynamic range, high signal/noise ratio and low distortion. The XR-567 will detect the presence of a carrier at frequencies up to 500 kHz.




Figure 20. Narrow Band FM Demodulator with Carrier Detect

XR-567

DUAL TONE DECODER

In dual tone communication systems, information is transmitted by the simultaneous presence of two separate tones at the input. In such applications two XR-567 units can be connected in parallel, as shown in Figure 21 to form a dual tone decoder. The resistor and capacitor values of each decoder are selected to provide the desired center frequencies and bandwidth requirements.




Figure 21. Dual Tone Decoder

PRECISION OSCILLATOR

The current-controlled oscillator (CCO) section of the XR-567 provides two basic output waveforms as shown in Figure 22. The squarewave is obtained from pin 5, and the exponential ramp from pin 6. The relative phase relationships of the waveforms are also provided in the figure. In addition to being used as a general purpose oscillator or clock generator, the CCO can also be used for any of the following special purpose oscillator applications:

1. High-Current Oscillator

The oscillator output of the XR-567 can be amplified using the output amplifier and high-current logic output available at pin 8. In this manner, the circuit can switch 100 mA load currents without sacrificing oscillator stability. A recommended circuit connection for this application is shown in Figure 23. The oscillator frequency can be modulated over $\pm 6\%$ in frequency by applying a control voltage to pin 2.

2. Oscillator with Quadrature Outputs

Using the circuit connection of Figure 24 the XR-567 can function as a precision oscillator with two separate squarewave outputs (at pins 5 and 8, respectively) that are at nearly quadrature phase with each

other. Due to the internal biasing arrangement the actual phase shift between the two outputs is typically 80° .




Figure 22. Oscillator Output Waveform Available From CCO Section.
Top: Square Wave Output at Pin 5:
Amplitude = $(V^+ - 1.4V)$, pp.,
Avg. Value = $V^+ / 2$
Bottom: Exponential Triangle Wave at Pin 6:
Amplitude = $1V$ pp., Avg. Value = $V^+ / 2$




Figure 23. Precision Oscillator to Switch 100 mA Loads

3. Oscillator with Frequency Doubled Output

The CCO frequency can be doubled by applying a portion of the squarewave output at pin 5 back to the input at pin 3, as shown in Figure 25. In this manner the quadrature detector functions as a frequency doubler and produces an output of $2f_0$ at pin 8.

FSK DECODING

XR-567 can be used as a low speed FSK demodulator. In this application the center frequency is set to one of

XR-567

the input frequencies, and the bandwidth is adjusted to leave the second frequency outside the detection band. When the input signal is frequency keyed between the in-band signal and the out-band signal, the logic state of the output at pin 8 is reversed. Figure 26 shows the FSK input ($f_2 = 3f_1$) and the demodulated output signal, with $f_0 = f_2 = 1$ kHz. The circuit can handle data rates up to $f_0/10$ baud.




Figure 26. Input and Output Waveforms for FSK Decoding
Top: Input FSK Signal ($f_2 = 3f_1$)
Bottom: Demodulated Output





Figure 24. Oscillator with Quadrature Output



EQUIVALENT SCHEMATIC DIAGRAM




Figure 25. Oscillator with Double Frequency Output



INFORMATION STORAGE DEVICES

ISD2500 Series

Single-Chip Voice Record/Playback Devices 45-, 60-, 75-, and 90-Second Durations

138 ถนนพหลโยธิน แขวงจตุจักร กรุงเทพฯ

โทร. 225-6986 FAX: 662-225-6983

GENERAL DESCRIPTION

Information Storage Devices' ISD2500 Series provides high-quality, single-chip record/playback solutions for 45- to 90-second messaging applications. The CMOS devices include an on-chip oscillator, microphone preamplifier, automatic gain control, antialiasing filter, smoothing filter, and speaker amplifier. In addition, the ISD2500 is fully microprocessor-compatible, allowing complex messaging and addressing to be achieved.

Recordings are stored in on-board non-volatile memory cells, providing zero-power message storage. This unique solution is made possible through ISD's patented Direct Analog Storage Technology (DAST™), whereby voice and audio signals are stored directly, in their natural analog form, into memory. Direct analog storage allows natural voice reproduction in a single-chip, solid-state solution.


ISD2500-SERIES SUMMARY

Part Number	Duration (Seconds)	Input Sample Rate (KHz)	Upper Pass Band (KHz)
ISD2545	45	10.6	4.5
ISD2560	60	8.0	3.4
ISD2575	75	6.4	2.7
ISD2590	90	5.33	2.3

FEATURES



- Easy-to-use single-chip voice record/playback solution
 - No external ICs required
 - No development system required
- High-quality, natural voice/audio reproduction
- Manual switch or microprocessor controllable
 - Playback can be edge- or level-activated
- Single-chip durations of 45, 60, 75, and 90 seconds
- Directly cascadable for longer durations
- Zero-power message storage
 - Eliminates battery backup circuits
- Automatic Power-Down (Push-Button Mode)
 - 1 μ A standby current (typical)
- Fully addressable to handle multiple messages
- 100-year message retention (typical)
- 100K record cycles (typical)
- On-chip clock source
- On-chip Automatic Gain Control (AGC)
- Programmer support for play-only applications
- Single +5 volt supply (4.5 V to 6.5 V operating range)
 - Low-voltage (3.6 V to 4.0 V) versions available
- Available in die form, DIP, SOIC, and TSOP packaging
- Industrial-temperature (-40°C to 85°C) versions available

ISD2500-SERIES BLOCK DIAGRAM



เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ ไม่ควรเผยแพร่โดยไม่ได้รับอนุญาต

ISD2500 SERIES PINOUTS



ISD2500 SERIES — DETAILED DESCRIPTIONS

Speech/Sound Quality

The ISD2500 Series includes devices offered at 5.3, 6.4, 8.0, and 10.6 KHz sampling frequencies, allowing the user a choice of speech quality options. The speech samples are stored directly into on-board non-volatile memory without the digitization and compression associated with other solutions. Direct analog storage provides a very true, natural sounding reproduction of voice, music, tones, and sound effects not available with most solid-state digital solutions.

Duration

To meet end system requirements, the ISD2500 Series offers single-chip solutions at 45, 60, 75, and 90 seconds. Parts may also be cascaded together for longer durations.

EEPROM Storage

One of the benefits of ISD's DAST technology is the use of on-board non-volatile memory, providing zero-power message storage. The message is retained for up to 100 years without power. In addition, the device can be re-recorded over 100,000 times.

Microcontroller Interface

In addition to its simplicity and ease of use, the ISD2500 Series includes all the interfaces necessary for microcontroller-driven applications. The address and control lines can be interfaced to a microcontroller and manipulated to perform a variety of tasks, including message assembly, message concatenation, predefined fixed message segmentation, and message management.

Programming

The ISD2500 Series is also ideal for playback-only applications, where single or multiple messages are referenced through buttons, switches, or a microcontroller. Once the desired message configuration

is created, duplicates can easily be generated via an ISD programmer.

ISD2500 SERIES — PIN DESCRIPTIONS

Microphone Input (MIC)

The microphone input transfers its signal to the on-chip preamplifier. An on-board Automatic Gain Control (AGC) circuit controls the gain of this preamplifier from -15 to 24 dB. An external microphone should be AC coupled to this pin via a series capacitor. The capacitor value, together with the internal 10 K Ohm resistance on this pin, determines the low frequency cutoff for the ISD2500-Series passband.

Microphone Reference Input (MIC REF)

By connecting this pin to V_{SSA} (analog ground) via a series capacitor, common mode noise can be rejected at the preamplifier. The capacitor value should be exactly the same value as the input coupling capacitor used for microphone input. Using this approach may provide up to a 10 dB noise improvement. IF THIS INPUT IS UNUSED, IT MUST BE LEFT DISCONNECTED.

Analog Output (ANA OUT)

This pin provides the preamplifier output to the user. The voltage gain of the preamplifier is determined by the voltage level at the AGC pin.

Analog Input (ANA IN)

The analog input pin transfers its signal to the chip for recording. For microphone inputs, the ANA OUT pin should be connected via an external capacitor to the ANA IN pin. This capacitor value, together with the 3.0 KΩ input impedance of ANA IN, can be selected to give additional cutoff at the low-frequency end of the voice passband. If the desired input is derived from a source other than a microphone, the signal can be fed, capacitively coupled, into the ANA IN pin directly.

Automatic Gain Control Input (AGC)

The AGC dynamically adjusts the gain of the preamplifier to compensate for the wide range of microphone input levels. The AGC allows the full range of whispers to loud sounds to be recorded with minimal distortion. The "attack" time is determined by the time constant of a 5 K Ω internal resistance and an external capacitor (C2 on the schematic on page 7) connected from the AGC pin to V_{SSA} analog ground. The "release" time is determined by the time constant of an external resistor (R2) and an external capacitor (C2) connected in parallel between the AGC pin and V_{SSA} analog ground. Nominal values of 470 K Ω and 4.7 μ F give satisfactory results in most cases.

Speaker Outputs (SP+/SP-)

All devices in the ISD2500 Series include an on-chip differential speaker driver, capable of driving 50 milliwatts into 16 Ω .

The speaker outputs are held at V_{SSA} levels during record and power down. It is therefore not possible to parallel speaker outputs of multiple ISD2500 devices or the outputs of other speaker drivers.

CONNECTION OF SPEAKER OUTPUTS IN PARALLEL MAY CAUSE DAMAGE TO THE DEVICE.

While a single output may be used alone (including a coupling capacitor between the SP pin and the speaker), the two opposite-polarity outputs used together yield a 4:1 improvement in output power.

NEVER GROUND OR DRIVE AN UNUSED SPEAKER OUTPUT.

Power Down Input (PD)

When not recording or playing back, the PD pin should be pulled HIGH to place the part in a very low power mode (see I_{SB} specification). When OVF pulses LOW for an overflow condition, PD should be brought HIGH to reset the address pointer back to the beginning of the Record/Playback space. The PD pin has additional functionality in the M6 (Push-Button) Operational Mode described later in the Operational Mode section.

Chip Enable Input (\overline{CE})

The \overline{CE} pin is taken LOW to enable all Playback and Record operations. The address inputs and Playback/Record input (P/\overline{R}) are latched by the falling edge of \overline{CE} . \overline{CE} has additional functionality in the M6 (Push-Button) Operational Mode described later in the Operational Mode section.

Playback/Record Input (P/\overline{R})

The P/\overline{R} input is latched by the falling edge of the \overline{CE} pin. A HIGH level selects a Playback cycle while a LOW level selects a Record cycle. For a Record cycle, the address inputs provide the starting address and

recording continues until PD or \overline{CE} is pulled HIGH or an overflow is detected (i.e. the chip is full). When a Record cycle is terminated by pulling PD or \overline{CE} HIGH, an End-Of-Message (\overline{EOM}) marker is stored at the current address in memory. For a Playback cycle, the address inputs provide the starting address and the device will play until an \overline{EOM} marker is encountered. The device can continue past an \overline{EOM} marker in an operational mode, or if \overline{CE} is held LOW in address mode. (See Table 1, Page 5 for more Operational Modes).

Address/Mode Inputs (A_x/M_x)

The Address/Mode Inputs have two functions depending on the level of the two Most Significant Bits (MSB) of the address.

If either of the two MSBs is LOW, the inputs are ALL interpreted as address bits and are used as the start address for the current Record or Playback cycle. The address pins are inputs only and do not output internal address information as the operation progresses. Address inputs are latched by the falling edge of \overline{CE} .

If both MSBs are HIGH, the Address/Mode Inputs are interpreted as Mode bits according to the Operational Mode Table 1 on page 4. There are six (6) operational modes (M0..M6) available as indicated on Table 1. It is possible to use multiple operational modes simultaneously. Operational Modes are sampled on EACH falling edge of \overline{CE} , and thus Operational Modes and direct addressing are mutually exclusive.

External Clock Input (XCLK)

The ISD2500 devices are configured at the factory with an internal sampling clock frequency centered to $\pm 1\%$ of specification. The frequency is maintained to a total variation of $\pm 2.25\%$ over the entire commercial temperature and operating voltage ranges. If greater precision is required, the device can be clocked through the XCLK pin as follows:

Part Number	Sample Rate	Required Clock
ISD2590	5.33 KHz	682.7 KHz
ISD2575	6.4 KHz	819.2 KHz
ISD2560	8.0 KHz	1024 KHz
ISD2545	10.6 KHz	1365.3 KHz

These recommended clock rates should not be varied because the anti-aliasing and smoothing filters are fixed, and aliasing problems can occur if the sample rate differs from the one recommended. The duty cycle on the input clock is not critical, as the clock is immediately divided by two. IF THE XCLK IS NOT USED, THIS INPUT MUST BE CONNECTED TO GROUND.

ISD2500 SERIES — PIN DESCRIPTIONS, CONT.

End-Of-Message / RUN Output (\overline{EOM})

A non-volatile marker is automatically inserted at the end of each recorded message. It remains there until the message is recorded over. The \overline{EOM} output pulses LOW for a period of T_{EOM} at the end of each message.

In addition, the ISD2500 Series has an internal V_{CC} detect circuit to maintain message integrity should V_{CC} fall below 3.5V. In this case, \overline{EOM} goes LOW and the device is fixed in Playback-only mode.

When the device is configured in Operational Mode M6 (Push-Button Mode), this pin provides an active-HIGH RUN signal, indicating the device is currently recording or playing. This signal can conveniently drive an LED for a visual indicator of a Record or Playback operation in process.

Overflow Output (\overline{OVF})

This signal pulses LOW at the end of memory space, indicating the device has been filled and the message has overflowed. The \overline{OVF} output then follows the \overline{CE} input until a PD pulse has reset the device. This pin can be used to cascade several ISD2500 devices together to increase Record/Playback durations.

Auxiliary Input (AUX IN)

The Auxiliary Input is multiplexed through to the output amplifier and speaker output pins when \overline{CE} is HIGH and Playback has ended, or if the device is in overflow. When cascading multiple ISD2500 devices, the AUX IN pin is used to connect a Playback signal from a following device to the previous-output speaker drivers. For noise considerations, it is suggested that the auxiliary input not be driven when the storage array is active.

Voltage Inputs (V_{CCA} , V_{CCD})

To minimize noise, the analog and digital circuits in the ISD2500 Series devices use separate power busses. These +5 V busses are brought out to separate pins and should be tied together as close to the supply as possible. In addition, these supplies should be decoupled as close to the package as possible.

Ground Inputs (V_{SSA} , V_{SSD})

The ISD2500 Series of devices utilizes separate analog and digital ground busses. These pins should be tied together as close to the package as possible and connected through a low-impedance path to power supply ground.

OPERATIONAL MODES

The ISD2500 Series is designed with several built-in operational modes provided to allow maximum functionality with a minimum of additional components. These are described in detail below. The operational modes use the address pins on the ISD2500 devices, but are mapped outside the valid address range. When the two Most Significant Bits (MSBs) are HIGH, the remaining address signals are interpreted as mode bits and NOT as address bits. Therefore, operational modes and direct addressing are not compatible and cannot be used simultaneously.

There are two important considerations for using operational modes. First, all operations begin initially at address 0, which is the beginning of the ISD2500 address

space. Later operations can begin at other address locations, depending on the operational mode(s) chosen. In addition, the address pointer is reset to 0 when the device is changed from Record to Playback, Playback to Record (except M6 mode), or when a Power-Down cycle is executed.

Second, Operational Modes are executed when \overline{CE} goes LOW and the two MSBs are HIGH. This Operational Mode remains in effect until the next LOW-going \overline{CE} signal, at which point the current address/mode levels are sampled and executed.

OPERATIONAL MODE DESCRIPTIONS

The Operational Modes can be used in conjunction with a microcontroller, or they can be hard-wired to provide the desired system operation.

TABLE 1. OPERATIONAL MODES

Mode Control	Function	Typical Use	Jointly* Compatible
M0	Message cueing	Fast-forward through messages	M4, M5, M6
M1	Delete \overline{EOM} markers	Position \overline{EOM} marker at the end of the last message	M3, M4, M5, M6
M2	Not applicable	Reserved	N/A
M3	Looping	Continuous playback from address 0	M1, M5, M6
M4	Consecutive addressing	Record/Play multiple consecutive messages	M0, M1, M5
M5	\overline{CE} level-activated	Allows message pausing	M0, M1, M3, M4
M6	Push-button control	Simplified device interface	M0, M1, M3

* Indicates additional operational modes which can be used simultaneously with the given mode.

M0 — Message Cueing

Message Cueing allows the user to skip through messages, without knowing the actual physical addresses of each message. Each \overline{CE} LOW pulse causes the internal address pointer to skip to the next message. This mode should be used for Playback only, and is typically used with the M4 Operational Mode.

M1 — Delete EOM Markers

The M1 Operational Mode allows sequentially recorded messages to be concatenated into a single message with only one \overline{EOM} marker set at the end of the combined message. When this operational mode is configured, messages recorded sequentially are played back as one continuous message.

M2 — Unused

When operational modes are selected, the M2 pin should be LOW.

M3 — Message Looping

The M3 Operational Mode allows for the automatic, continuously repeated playback of the message located at the beginning of the address space. A message CAN completely fill the ISD2500 device and will loop from beginning to end without \overline{OVF} going LOW.

M4 — Consecutive Addressing

During normal operations, the address pointer will reset when a message is played through to an \overline{EOM} marker. The M4 Operational Mode inhibits the address pointer reset on \overline{EOM} , allowing messages to be played back consecutively.

M5 — \overline{CE} Level Activated

The default mode for ISD2500 devices is for \overline{CE} to be edge-activated on Playback and level-activated on Record. The M5 Operational Mode causes the \overline{CE} pin to be interpreted as level-activated as opposed to edge-activated during Playback. This is specifically useful for terminating Playback operations using the \overline{CE} signal.

In this mode, \overline{CE} LOW begins a Playback cycle, \overline{CE} HIGH stops the cycle, and \overline{CE} LOW again will begin playing at the point where the message was stopped without resetting the address pointer.

M6 — Push-Button Mode

The ISD2500 Series of devices contain a push-button operational mode. The push-button mode is used primarily in very low-cost applications and is designed to minimize external circuitry and components, thereby reducing system cost. In order to configure the device in push-button operational mode, the two most significant address bits (pins 9 and 10) must be HIGH, and the M6 mode pin (pin 7) must

also be HIGH. A device in this mode always powers down at the end of each Playback or Record cycle after \overline{CE} goes HIGH.

When this operational mode is implemented, several of the pins on the device have alternate functionality:

Pin Name	Alternate Functionality in Push-Button Mode
Pin 23, \overline{CE}	Start/Pause Push-Button (LOW Pulse-Activated)
Pin 24, PD	Stop/Reset Push-Button (HIGH Pulse-Activated)
Pin 25, \overline{EOM}	Active-HIGH Run Indicator

Pin 23: \overline{CE} (Start/Pause)

In push-button Operational Mode, \overline{CE} acts as a LOW-going pulse-activated Start/Pause signal. If no operation is currently in progress, a LOW-going pulse on this signal will initiate a Playback or a Record cycle according to the level on the $\overline{P/R}$ pin. A subsequent pulse on the \overline{CE} pin, before an End-Of-Message is reached in Playback or an overflow condition occurs, will cause the device to pause. The address counter is not reset, and another \overline{CE} pulse will cause the device to continue the operation from the place where it was paused.

Pin 24: PD (Stop/Reset)

In push-button Operational Mode, PD acts as a HIGH-going pulse-activated Stop/Reset signal. When a Playback or Record cycle is in progress and a HIGH-going pulse is observed on PD, the current cycle is terminated and the address pointer is reset to address 0, the beginning of the message space.

Pin 25: \overline{EOM} (Run)

In push-button Operational Mode, \overline{EOM} becomes an active-HIGH run signal which can be used to drive an LED or other external device. It is HIGH whenever a Record or Playback operation is in progress.

Recording in Push-Button Mode

- 1) The PD pin should be LOW, usually using a pulldown resistor.
- 2) The $\overline{P/R}$ pin is taken LOW.
- 3) The \overline{CE} pin is pulsed LOW. Recording starts, \overline{EOM} goes HIGH to indicate an operation in progress.
- 4) The \overline{CE} pin is pulsed LOW. Recording pauses, \overline{EOM} goes back LOW. The internal address pointers are not

OPERATIONAL MODE DESCRIPTIONS, CONT.

cleared, but an $\overline{\text{EOM}}$ marker is stored in memory to point to the message end. The $\text{P}/\overline{\text{R}}$ pin may be taken HIGH at this time. Any subsequent $\overline{\text{CE}}$ would start a playback at address 0.

- 5) The $\overline{\text{CE}}$ pin is pulsed LOW. Recording starts at the next address after the previous set $\overline{\text{EOM}}$ marker. $\overline{\text{EOM}}$ goes back HIGH. (Note: if the M1 operational mode pin is also HIGH, the just previously written $\overline{\text{EOM}}$ bit is erased, and recording starts at that address.)
- 6) When the recording sequences are finished, the final $\overline{\text{CE}}$ pulse LOW will end the last Record cycle, leaving a set $\overline{\text{EOM}}$ marker at the message end. Recording may also be terminated by a HIGH level on PD , which will leave a set $\overline{\text{EOM}}$ marker.

Playback in Push-Button Mode

- 1) The PD pin should be LOW.
- 2) The $\text{P}/\overline{\text{R}}$ pin is taken HIGH.
- 3) The $\overline{\text{CE}}$ pin is pulsed LOW. Playback starts, $\overline{\text{EOM}}$ goes HIGH to indicate an operation in progress.
- 4) If the $\overline{\text{CE}}$ pin is pulsed LOW or an $\overline{\text{EOM}}$ marker is encountered during an operation, the part will pause. The internal address pointers are not cleared, and $\overline{\text{EOM}}$ goes back LOW. The $\text{P}/\overline{\text{R}}$ pin may be changed at this time. A subsequent Record operation would not reset the address pointers and the recording would begin where Playback ended.
- 5) $\overline{\text{CE}}$ is again pulsed LOW. Playback starts where it left off, with $\overline{\text{EOM}}$ going HIGH to indicate an operation in progress.
- 6) Playback continues as in 4) and 5) until PD is pulsed HIGH or overflow occurs.
- 7) If in overflow, pulling $\overline{\text{CE}}$ LOW will reset the address pointer and start Playback from the beginning. After a PD pulse, the part is reset to address 0.

Note : Push-button mode can be used in conjunction with modes M0, M1, and M3.

ISD1000A COMPATIBILITY

The ISD2500 Series of devices is designed to provide upward compatibility from the ISD1000A family. When designing with the ISD2500 Series, the following differences should be noted.

Addressing

The ISD2500-Series devices have 480 K storage cells designed to provide 60 seconds of storage at a sampling rate of 8.0 KHz. This is approximately four times the storage of the ISD1000A family. To enable the same addressing resolution, two additional address pins have been added. The address space of each device is divisible into 600 increments with valid addressing from 00 to 257 Hex. Some higher addresses are mapped into the Operational Modes. All other addresses are invalid.

Overflow

The ISD1000A family combined two functions on the $\overline{\text{EOM}}$ pin: end-of-message indication and overflow. The ISD2500 Series separates these two functions. Pin 25 remains as $\overline{\text{EOM}}$, but outputs only the $\overline{\text{EOM}}$ signal indication. Pin 22 becomes $\overline{\text{OVF}}$ and pulses LOW only when the device reaches its end of memory, or is "full." This change allows easy message cueing and addressability across device boundaries. This also means that the M2 operational mode found in the ISD1000A family is not implemented in the ISD2500 Series.

Push-Button Mode


The ISD2500 Series includes an additional Operational Mode called Push-Button mode. This provides an alternative interface to the Record and Playback functions of the part. The $\overline{\text{CE}}$ and PD pins become redefined as edge-activated "push-buttons." A pulse on $\overline{\text{CE}}$ initiates a cycle, and if triggered again, pauses the current cycle without resetting the address pointer (i.e., a Start or Pause function). PD stops any current cycle and resets the address pointer to the beginning of the message space (i.e., a Stop and Reset function). Additionally, the $\overline{\text{EOM}}$ pin functions as an active-HIGH run indicator, and can be used to drive an LED indicating a Record or Playback operation is in progress. Devices in the Push-Button mode cannot be cascaded.

Looping Mode

The ISD2500 Series can loop with a message that completely fills the memory space.

Note: Additional descriptions of ISD1000A device functionality and application examples are provided in the ISD Application Notes and Design Manual.

APPLICATION EXAMPLE - PUSH-BUTTON



For more details, please refer to the ISD Application Notes and Design Manual.


APPLICATION EXAMPLE - PUSH-BUTTON CONTROL

Control Step	Function	Action
1	Select record/playback mode	P/R = As desired
2A	Begin playback	P/R = HIGH CE = Pulsed LOW
2B	Begin record	P/R = LOW CE = Pulsed LOW
3	Pause record or playback	CE = Pulsed LOW
4A	End playback	Automatic at EOM marker or PD Pulsed HIGH
4B	End record	PD = Pulsed HIGH

APPLICATION EXAMPLE - PASSIVE COMPONENT FUNCTIONS

Part	Function	Comments
R2	Release time constant	Sets release time for AGC
C2	Attack/Release time constant	Sets attack/release time for AGC
C3	Low-frequency cutoff capacitor	Provides additional pole for low-frequency cutoff
R6, R7	Pull-up and pull-down resistors	Defines static state of inputs
C1, C4, C5	Power supply capacitors	Filters and bypass of power supply

APPLICATION EXAMPLE - MICROCONTROLLER/ISD2500 INTERFACE




For more details, please refer to the ISD Application Notes and Design Manual.

EXPLANATION

In this simplified block diagram of a microcontroller application, the Push-Button mode and message cueing are used. The microcontroller is a 16-pin version with enough port pins for buttons, an LED, and the ISD2500-Series device. The software can be written to use three buttons: one each for play and record, and one for message selection. Because the microcontroller is interpreting the buttons and commanding the ISD2500 device, software can be written for any functions desired in a particular application.

APPLICATION EXAMPLE - DESIGN SCHEMATIC



Note: If desired, pin 18 may be left unconnected (microphone preamplifier noise will be higher). In this case, pin 18 must not be tied to any other signal or voltage. For more details, please refer to the ISD Application Notes and Design Manual.


APPLICATION EXAMPLE - BASIC DEVICE CONTROL

Control Step	Function	Action
1	Power up chip and select record/playback mode	1. PD = LOW 2. P/R = As desired
2	Set message address for record/playback	Set addresses A0-A7
3A	Begin playback	P/R = HIGH CE = Pulsed LOW
3B	Begin record	P/R = LOW CE = LOW
4A	End playback	Automatic
4B	End record	PD or CE = HIGH

APPLICATION EXAMPLE - PASSIVE COMPONENT FUNCTIONS

Part	Function	Comments
R1	Microphone power supply decoupling	Reduces power supply noise
R2	Release time constant	Sets release time for AGC
R3	Microphone biasing resistor	Provides biasing for microphone operation
C1	Microphone DC-blocking capacitor. Low-frequency cutoff	Decouples microphone bias from chip. Provides single-pole low-frequency cutoff
C2	Attack/Release time constant	Sets attack/release time for AGC
C3	Low-frequency cutoff capacitor	Provides additional pole for low-frequency cutoff
C4	Microphone power supply decoupling network	Reduces power supply noise
C5	Common-mode capacitor	Provides common-mode noise rejection

DIE BONDING PHYSICAL LAYOUT



PIN/PAD DESIGNATIONS

Pin	Pin Name	X Axis	Y Axis	Pin	Pin Name	X Axis	Y Axis
A0	Address 0	-1148.9	4898.2	SP-	Speaker Output -	425.6	-4790.8
A1	Address 1	-1406.9	4898.2	VCCA	VCC Analog Power Supply	865.1	-4848.3
A2	Address 2	-1661.9	4898.2	MIC	Microphone Input	1320.7	-4897.3
A3	Address 3	-1916.9	4898.2	MIC REF	Microphone Reference	1605.1	-4897.3
A4	Address 4	-2069.9	4608.2	AGC	Automatic Gain Control	1877.6	-4871.3
A5	Address 5	-2194.9	4358.2	ANA IN	Analog Input	2202.11	-4269.8
A6	Address 6	-2194.9	4108.2	ANA OUT	Analog Output	2123.1	-3910.8
A7	Address 7	-2194.9	4212.3	OVF	Overflow Output	2142.6	4154.7
A8	Address 8	-2194.9	4456.3	CE	Chip Enable Input	2202.1	4558.7
A9	Address 9	-2076.4	4897.3	PD	Power Down Input	2048.1	4898.2
AUX IN	Auxiliary Input	-1607.9	4868.3	EOM	End of Message	1648.1	4865.7
VSSD	VSS Digital Power Supply	-1343.9	4850.8	XCLK	External Clock	1221.1	4898.2
VSSA	VSS Analog Power Supply	-551.9	4884.8	P/R	Playback/Record	965.6	4898.2
SP+	Speaker Output +	-111.4	4790.8	VCCD	VCC Digital Power Supply	646.1	4895.7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ABSOLUTE MAXIMUM RATINGS

Condition	Value
Temperature under bias	-65° C to +125° C
Storage temperature range	-65° C to +150° C
Voltage applied to any pin	(V _{SS} - 0.3 V) to (V _{CC} + 0.3 V)
Voltage applied to any pin (Input current limited to ± 20 mA)	(V _{SS} - 1.0 V) to (V _{CC} ± 1.0 V)
Lead temperature (soldering - 10 seconds)	300° C
V _{CC} - V _{SS}	- 0.3 V to + 7.0 V

Stresses above those listed may cause permanent damage to the device. Exposure to the absolute maximum ratings may affect device reliability. Functional operation is not implied at these conditions.

DC PARAMETERS

Operating Conditions: T_A = 0° C to 70° C ⁽⁴⁾, V_{CC} = 4.5 V to 6.5 V ⁽⁵⁾, V_{SS} = 0 V ⁽⁶⁾; unless otherwise noted

Symbol	Parameters	Min	Typ ⁽¹⁾	Max	Units	Conditions
V _{IL}	Input Low Voltage			0.8	V	
V _{IH}	Input High Voltage	2.0			V	
V _{OL}	Output Low Voltage			0.4	V	I _{OL} = 4.0 mA
V _{OHL}	Output High Voltage	V _{CC} - 0.4			V	I _{OHL} = - 10 μA
V _{OIH}	OVF Output High Voltage	2.4			V	I _{OIH} = - 1.6 mA
V _{OIH2}	EOM Output High Voltage		V _{CC} - 1.0		V	I _{OIH} = - 3.2 mA
I _{CC}	V _{CC} Current (Operating)		25	30	mA	R _{EXT} = ∞ ⁽⁷⁾
I _{SB}	V _{CC} Current (Standby)		1	10	μA	⁽⁷⁾
I _{IL}	Input Leakage Current			±1	μA	
R _{EXT}	Output Load Impedance	16			Ω	Speaker Load
R _{MIC}	Preamp In Input Resistance		10		KΩ	Pins 17, 18
R _{AUX}	Aux Input Resistance		10		KΩ	
R _{ANA IN}	Ana In Input Resistance		3.0		KΩ	
Δ _{PRE1}	Preamp Gain 1		24		dB	AGC = 0.0 V
Δ _{PRE2}	Preamp Gain 2		-15	5	dB	AGC = 2.5 V
Δ _{AUX}	Aux In/SP+ Gain		0.98	1.0	V/V	
Δ _{ARP}	Ana In to SP+/-		22		dB	
R _{ACC}	ACC Output Resistance		5		KΩ	

Notes: 1. Typical values @ T_A = 25° C and 5.0 V.

2. With 12 KΩ series resistor at ANA IN.

3. Low-frequency cutoff depends upon value of external capacitors (see Pin Descriptions).

4. Case temperature.

5. V_{CC} = V_{CCA} = V_{CCB}.

6. V_{SS} = V_{SSA} = V_{SSB}.

7. V_{CCA} and V_{CCB} connected together.

AC PARAMETERS

Operating Conditions: $T_A = 0^\circ\text{C}$ to 70°C ⁽⁴⁾, $V_{CC} = 4.5\text{ V}$ to 6.5 V ⁽⁵⁾, $V_{SS} = 0\text{ V}$ ⁽⁶⁾, unless otherwise noted

Symbol	Characteristic	Min	Typ ⁽¹⁾	Max	Units	Conditions
THD	Total Harmonic Distortion		1		%	@ 1 KHz ⁽²⁾
P _{OUT}	Speaker Output Power		12.2	50	mW	R _{EXT} = 16 Ω ⁽⁸⁾
V _{OUT}	Voltage Across Speaker Pins			2.5	V p-p	R _{EXT} = 600 Ω
V _{IN1}	Mic Input Voltage			20	mV	Peak-to-Peak ⁽²⁾
V _{IN2}	Ana In Input Voltage			50	mV	Peak-to-Peak
V _{IN3}	Aux In Input Voltage			1.25	V	Peak-to-Peak; R _{EXT} = 16 Ω
T _{SET}	Control/Address Setup Time		300		nsec	
T _{HOLD}	Control/Address Hold Time		0		nsec	
T _{CE}	CE Pulse Width		100		nsec	
T _{PU}	Power-Up Delay		- ISD2545	18.75	msec	
			- ISD2560	25	msec	
			- ISD2575	31.25	msec	
			- ISD2590	37.5	msec	
T _{EOM}	EOM Pulse Width		- ISD2545	9.375	msec	
			- ISD2560	12.5	msec	
			- ISD2575	15.625	msec	
			- ISD2590	18.75	msec	
T _{PR}	PD Pulse Width Record		- ISD2545	18.75	msec	
			- ISD2560	25	msec	
			- ISD2575	31.25	msec	
			- ISD2590	37.5	msec	
T _{PP}	PD Pulse Width Play		- ISD2545	9.375	msec	
			- ISD2560	12.5	msec	
			- ISD2575	15.625	msec	
			- ISD2590	18.75	msec	
T _{PD} ⁽⁹⁾	PD Pulse Width Static		100		nsec	
T _{PDH}	Power Down Hold		0		nsec	
T _{OVF}	Overflow Pulse Width		10		μsec	

Notes: 1. Typical values @ $T_A = 25^\circ\text{C}$ and 5.0 V.

2. With 12 KΩ series resistor at ANA IN. Required for 6.5 V operation to minimize distortion.

3. Low-frequency cutoff depends upon value of external capacitors (see Pin Descriptions).

4. Case temperature.

5. $V_{CC} = V_{CCA} = V_{CCD}$.

6. $V_{SS} = V_{SSA} = V_{SSD}$.


7. V_{CCA} and V_{CCD} connected together.

8. From AUX IN; if ANA IN is driven at 50 mV p-p, the P_{OUT} = 12.2 mW, typical.


9. T_{PD} is required during a static condition, typically overflow.

TIMING DIAGRAMS (ISD2500 SERIES)

RECORD



PLAYBACK




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

PUSH-BUTTON AC PARAMETERS


Symbol	Characteristic	Min	Typ (1)	Max	Units	Conditions
T _{CE}	\overline{CE} Pulse Width (Start/Pause)		300		nsec	
T _{SET}	Control/Address Setup Time		300		nsec	
T _{PU}	Power-Up Delay - ISD2545 - ISD2560 - ISD2575 - ISD2590		18.75 25 31.25 37.25		msec msec msec msec	
T _{PD}	PD Pulse Width (Stop/Reset)		300		nsec	
T _{RUN}	\overline{CE} to \overline{EOM} HIGH	25		400	nsec	
T _{PAUSE}	\overline{CE} to \overline{EOM} LOW	50		400	nsec	
T _{DB}	\overline{CE} HIGH Debounce	50 70 85 105		80 105 135 160	msec msec msec msec	

Notes: 1. Typical values @ T_A = 25° C and 5.0 V.

TIMING DIAGRAMS (ISD2500 SERIES)
PUSH-BUTTON MODE RECORD




PUSH-BUTTON MODE PLAYBACK



- Notes:
1. A₉, A₈, and A₆ ≥ 1 for push-button operation.
 2. The first \overline{CE} LOW pulse performs a Start function.
 3. The part will begin to play or record after a power-up delay T_{PU}.
 4. The part must have \overline{CE} HIGH for a debounce period T_{DB} before it will recognize another falling edge of \overline{CE} and pause.
 5. The second \overline{CE} LOW pulse, and every even pulse thereafter, performs a Pause function.
 6. Again, the part must have \overline{CE} HIGH for a debounce period T_{DB} before it will recognize another falling edge of \overline{CE} , which would restart an operation. In addition, the part will not do an internal power down until \overline{CE} is HIGH for the T_{DB} time.
 7. The third \overline{CE} LOW pulse, and every odd pulse thereafter, performs a Resume function.
 8. At any time, a HIGH level on PD will stop the current function, reset the address counter, and power down the device.


PACKAGE DIAGRAMS

28-Lead Plastic Dual In-Line Package (DIP) Type P




	INCHES			MILLIMETERS		
	Min	Nom	Max	Min	Nom	Max
A	1.445	1.450	1.455	36.7	36.83	36.95
B		.150			3.89	
C1	.600		.625	15.24		15.88
C2	.530	.540	.550	13.46	13.72	13.97
D	1.25	1.30	1.35	2.92	3.05	3.18
E	.125	.130	.135	3.18		3.43
F	.015	.018	.022	0.38	0.46	0.56
G	.055	.060	.065	1.40	1.52	1.65
H		.100			2.54	
0	0°	7°	15°	0°	7°	15°

28-Lead Plastic Small Outline Package (SOIC) Type J



	INCHES			MILLIMETERS		
	Min	Nom	Max	Min	Nom	Max
A	.706	.714	.718	17.93	18.14	18.24
B	.086	.088	.090	2.18	2.24	2.29
C	.340	.346	.350	8.64	8.79	8.89
D	.004	.007	.010	.102	.178	.254
E	.014	.016	.020	.360	.410	.480
F		.050			1.27	
G	.463	.470	.477	11.76	12.00	12.12
H	.020	.031	.042	.510	.790	1.07

32-Lead Thin Plastic Small-Outline Package (TSOP) Type I



	INCHES			MILLIMETERS		
	Min	Nom	Max	Min	Nom	Max
A	.780	.790	.795	19.80	20.00	20.20
B	.720	.724	.728	18.30	18.40	18.50
C	.307	.315	.323	7.80	8.00	8.20
D	.000	.003	.006	0.00	0.08	0.15
E	.006	.008	.010	0.15	0.20	0.25
F		.0197			0.50	
G	.037	.039	.041	0.95	1.00	1.05
H	0°	3°	5°	0°	3°	5°
I	.016	.020	.024	0.40	0.50	0.60
J	.004	.006	.008	0.10	0.15	0.20

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

OKI semiconductor **SILA**

MSM6242BRS/GS-VK/JS

DIRECT BUS CONNECTED CMOS REAL TIME CLOCK/CALENDAR

GENERAL DESCRIPTION

The MSM6242B is a silicon gate CMOS Real Time Clock/Calendar for use in microprocessor/Microcomputer applications. An on-chip 32.768KHz crystal oscillator time base is divided to provide addressable 4-bit I/O data for SECONDS, MINUTES, HOURS, DAY OF WEEK, DATE, MONTH and YEAR. Data access is controlled by 4-bit address, chip selects (CS0, CS1), WRITE, READ, and ALE. Control Registers D, E and F provide for 30 SECOND error adjustment, INTERRUPT REQUEST (*RQ FLAG) and BUSY status bits, clock STOP, HOLD, and RESET FLAG bits, 4 selectable INTERRUPTS rates are available at the STD.P (STANDARD PULSE) output utilizing Control Register inputs T0, T1 and the ITRPT/STIND (INTERHUP/STANDARD). Masking of the interrupt output (STD.P) can be accomplished via the MASK bit. The MSM6242B can operate in a 12/24 hour format and Leap Year timing is automatic.

The MSM6242B normally operates from a 5V ± 10% supply at -30 to 85° C. Battery backup operation down to 2.0V allows continuation of time keeping when main power is off. The MSM6242B is offered in a 18-pin plastic DIP, a 24-pin FLAT package, and a 18-pin PLCC package.


FEATURES

DIRECT MICROPROCESSOR/MICROCONTROLLER BUS CONNECTION

TIME	MONTH	DATE	YEAR	DAY OF WEEK
23:59:59	12	31	80	7


- 4-bit data bus
- 4-bit address bus
- READ, WRITE, ALE and CHIP SELECT
- Status registers — IRQ and BUSY
- Selectable interrupt outputs — 1/64 second, 1 second, 1 minute, 1 hour
- Interrupt masking
- 32.768KHz crystal controlled operation
- 12/24 hour format
- Auto leap year
- ±30 second error correction
- Single 5V supply
- Battery backup down to V_{DD} = 2.0V
- Low power dissipation:
 - 20 μW max at V_{DD} = 2V
 - 150 μW max at V_{DD} = 5V
- 18-pin plastic DIP, 24-pin FLAT and 18-pin PLCC package

FUNCTIONAL BLOCK DIAGRAM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PIN CONFIGURATION



REGISTER TABLE

Address Input	Address Input				Register Name	Data				Count value	Description
	A ₃	A ₂	A ₁	A ₀		D ₃	D ₂	D ₁	D ₀		
0	0	0	0	0	S ₁	S ₄	S ₆	S ₂	S ₇	0 ~ 9	1-second digit register
1	0	0	0	1	S ₁₀	*	S ₄₀	S ₃₀	S ₁₀	0 ~ 5	10-second digit register
2	0	0	1	0	M ₁	m ₂	m ₄	m ₂	m ₁	0 ~ 9	1-minute digit register
3	0	0	1	1	M ₁₀	*	m ₁₀	m ₂₀	m ₁₀	0 ~ 5	10-minute digit register
4	0	1	0	0	H ₁	h ₂	h ₄	h ₂	h ₁	0 ~ 9	1-hour digit register
5	0	1	0	1	H ₁₀	*	PM/AM	h ₂₀	h ₁₀	0 ~ 2 or 0 ~ 1	PM/AM, 10-hour digit register
6	0	1	1	0	D ₁	d ₂	d ₄	d ₂	d ₁	0 ~ 9	1-day digit register
7	0	1	1	1	D ₁₀	*	-	d ₂₀	d ₁₀	0 ~ 3	10-day digit register
8	1	0	0	0	MO ₁	mo ₂	mo ₄	mo ₂	mo ₁	0 ~ 9	1-month digit register
9	1	0	0	1	MO ₁₀	*	-	-	MO ₁₀	0 ~ 1	10-month digit register
A	1	0	1	0	Y ₁	Y ₂	Y ₄	Y ₂	Y ₁	0 ~ 9	1-year digit register
B	1	0	1	1	Y ₁₀	Y ₂₀	Y ₄₀	Y ₂₀	Y ₁₀	0 ~ 9	10-year digit register
C	1	1	0	0	W	*	w ₂	w ₂	w ₁	0 ~ 6	Week register
D	1	1	0	1	CO	30 sec. ADJ	IRQ FLAG	BUSY	HOLD	-	Control Register D
E	1	1	1	0	CE	t ₁	t ₂	ITRPT/STND	MASK	-	Control Register E
F	1	1	1	1	CF	TEST	24/12	STOP	REST	-	Control Register F

REST = RESET

ITRPT/STND = INTERRUPT/STANDARD

Note 1) - Bit * does not exist (unrecognized during a write and held at "0" during a read).

Note 2) - Be sure to mask the AM/PM bit when processing 10's of hour's data.

Note 3) - BUSY bit is read only. The IRQ FLAG bit can only be set to a "0". Setting the IRQ FLAG to a "1" is done by hardware.

SWITCHING CHARACTERISTICS


(1) WRITE mode (ALE = V_{DD})

(V_{DD} = 5V ± 10%, T_a = -30 ~ +65°C)

SILA

บริษัท คีลาร์อิเล็กทรอนิกส์ จำกัด
เลขที่ 1108/4 ถนนพหลโยธิน แขวงสามยุค
จังหวัดนนทบุรี กรุงเทพมหานคร 10110
โทร. 392-3886, 392-6183
ns


Parameter	Symbol	Condition	Min.	Max.	Unit
CS ₁ Set up Time	t _{C1S}	—	1000	—	ns
CS ₁ Hold Time	t _{C1H}	—	1000	—	
Address Stable Before WRITE	t _{AW}	—	20	—	
Address Stable After WRITE	t _{WA}	—	10	—	
WRITE Pulse Width	t _{WW}	—	120	—	
Data Set up Time	t _{DS}	—	100	—	
Data Hold Time	t _{DH}	—	10	—	



(2) WRITE mode (With use of ALE)

(V_{DD} = 5V ± 10%, T_a = -30 ~ +65°C)


Parameter	Symbol	Condition	Min.	Max.	Unit
CS ₁ Set up Time	t _{C1S}	—	1000	—	ns
Address Set up Time	t _{AS}	—	25	—	
Address Hold Time	t _{AH}	—	25	—	
ALE Pulse Width	t _{AW}	—	40	—	
ALE Before WRITE	t _{ALW}	—	10	—	
WRITE Pulse Width	t _{WW}	—	120	—	
ALE After WRITE	t _{WAL}	—	20	—	
DATA Set up Time	t _{DS}	—	100	—	
DATA Hold Time	t _{DH}	—	10	—	
CS ₁ Hold Time	t _{C1H}	—	1000	—	



(3) READ mode (ALE = V_{DD})

(V_{DD} = 5V ± 10%, T_a = -30 ~ +85°C)

Parameter	Symbol	Condition	Min.	Max.	Unit
CS ₁ Set up Time	t _{CIS}	—	1000	—	ns
CS ₁ Hold Time	t _{C1H}	—	1000	—	
Address Stable Before READ	t _{AR}	—	20	—	
Address Stable After READ	t _{RA}	—	0	—	
RD to Data	t _{RD}	C _L = 150pF	—	120	
Data Hold	t _{DR}	—	0	—	




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(4) READ mode (With use of ALE)

(V_{DD} = 5V ±10%, T_a = -30→+85°C)

Parameter	Symbol	Condition	Min.	Max.	Unit
CS ₁ Set up Time	t _{C1S}	—	1000	—	ns
Address Set up Time	t _{AS}	—	25	—	
Address Hold Time	t _{AH}	—	25	—	
ALE Pulse Width	t _{AW}	—	40	—	
ALE Before READ	t _{ALR}	—	10	—	
ALE after READ	t _{RAL}	—	10	—	
RD to Data	t _{RD}	C _L = 150pF	—	120	
DATA Hold	t _{DR}	—	0	—	
CS ₁ Hold Time	t _{C1H}	—	1000	—	



บริษัท ศิลาเร็กซ์ จำกัด
 1108/41 ศูนย์การค้าพระโขนง
 ถนนสุขุมวิท กรุงเทพฯ 10110
 โทร. 392-3886, 392-6183


FUNCTIONAL DESCRIPTION OF REGISTERS


■ $S_1, S_{10}, M1_1, M1_{10}, H_1, H_{10}, D_1, D_{10}, M\bar{O}_1, M\bar{O}_{10}, Y_1, Y_{10}, W$

- These are abbreviations for SECOND1, SECOND10, MINUTE1, MINUTE10, HOUR1, HOUR10, DAY1, DAY10, MONTH1, MONTH10, YEAR1, YEAR10, and WEEK. These values are in BCD notation.
- All registers are logically positive. For example, (S3, S4, S2, S1) = 1001 which means 9 seconds.
- If data is written which is out of the clock register data limits, it can result in erroneous clock data being read back.
- PM/AM, h_{20}, h_{10}
In the mode setting of 24-hour mode, PM/AM bit is ignored, while in the setting of 12-hour mode h_{20} is to be set. Otherwise it causes a discrepancy. In reading out the PM/AM bit in the 24-hour mode, it is continuously read out as 0. In reading out h_{20} bit in the 12-hour mode, 0 is written into this bit first, then it is continuously read out as 0 unless 1 is being written into this bit.
- Registers Y1, Y10, and Leap Year. The MSM6242B is designed exclusively for the Christian Era and is capable of identifying a leap year automatically. The result of the setting of a non-existent day of the month is shown in the following example: If the date February 29 or November 31, 1985, was written, it would be changed automatically to March 1, or December 1, 1985 at the exact time at which a carry pulse occurs for the day's digit.
- The Register W data limits are 0-5 (Table 1 shows a possible data definition).

TABLE 1

w_2	w_1	w_0	Day of Week
0	0	0	Sunday
0	0	1	Monday
0	1	0	Tuesday
0	1	1	Wednesday
1	0	0	Thursday
1	0	1	Friday
1	1	0	Saturday






CD REGISTER (Control D Register)


- HOLD (D0)** — Setting this bit to a "1" inhibits the 1Hz clock to the S1 counter, at which time the Busy status bit can be read. When Busy = 0, register's $S_1 - \bar{W}$ can be read or written. During this procedure if a carry occurs the S1 counter will be incremented by 1 second after HOLD = 0 (this condition is guaranteed as long as HOLD = 1 does not exceed 1 second in duration). If CS1 = 0 then HOLD = 0 irrespective of any condition.
- BUSY (D1)** — Status bit which shows the interface condition with microcontroller/microprocessors. As for the method of writing into and reading from $S_1 - \bar{W}$ (address $\phi - C$), refer to the flow chart described in Figure 10.
- IRQ FLAG (D2)** — This status bit corresponds to the output level of the STD.P output. When STD.P = 0, then IRQ = 1; when STD.P = 1, then IRQ = 0. The IRQ FLAG indicates that an Interrupt has occurred to the microcomputer if IRQ = 1. When D0 of register C_E (MASK) = 0, then the STD.P output changes according to the timing set by D3 (t_1) and D2 (t_2) of register E. When D1 of register E (ITRPT/STND) = 1 (interrupt mode), the STD.P output remains low until the IRQ FLAG is written to a "0". When IRQ = 1 and timing for a new interrupt occurs, the new interrupt is ignored. When ITRPT/STND = 0 (Standard Pulse Output mode) the STD.P output remains low until either "0" is written to the IRQ FLAG; otherwise, the IRQ FLAG automatically goes to "0" after 7.8125 ms.
 When writing the HOLD or 30 second adjust bits of register D, it is necessary to write the IRQ FLAG bit to a "1".
- ±30 ADJ (D3)** — When 30-second adjustment is necessary, a "1" is written to bit D3 during which time the internal clock registers should not be read from or written to 125μs after bit D3. It will automatically return to a "0", and at that time reading or writing of registers occurs.

ศิริสารีศรี จำกัด
 11:33/41 ศูนย์การค้าพระราม
 ถนนสุขุมวิท กรุงเทพมหานคร
 โทร. 392-3516



CE REGISTER (Control E Register)


- MASK (D0)** — This bit controls the STD.P output. When MASK = 1, then STD.P = 1 (open); when MASK = 0, then STD.P = output mode. The relationship between the MASK bit and STD.P output is shown Figure 12.
- INTRPT/STND (D1)** — The INTRPT/STND input is used to switch the STD.P output between its two modes of operation, interrupt and Standard timing waveforms. When INTRPT/STND = 0 a fixed cycle waveform with a low-level pulse width of 7.8125 ms is present at the STD.P output. At this time the MASK bit must equal 0, while the period in either mode is determined by T0(D2) and T1(D3) of Register E.
- T0 (D2), T1 (D3)** — These two bits determine the period of the STD.P output in both Interrupt and Fixed timing waveform modes. The tables below show the timing associated with the T0, T1 inputs as well as their relationship to INTRPT/STND and STD.P.



t_0	t_1	Period	Duty CYCLE of "0" level when INTRPT/STND bit is "0".
0	0	1/64 second	1/2
0	1	.1 second	1/128
1	0	1 minute	1/7680
1	1	1 hour	1/460800

TABLE 2


The timing of the STD.P output designated by T1 and T0 occurs the moment that a carry occurs to a clock digit.



- d) The low-level pulse width of the fixed cycle waveform (ITRPT/STNO = 0) is 7.8125 ms independent of TO/T1 inputs.
- e) The fixed cycle waveform mode can be used for adjustment of the oscillator frequency time base. (See Figure 14).
- f) During ≥ 30 second adjustment a carry can occur that will cause the STD.P output to go low when TO/T1 = 1,0 or 1,1. However, when T1/T0 = 0, 0 and ITRPT/STNO = 0, carry does not occur and the STD.P output resumes normal operation.
- g) The STD.P output is held (frozen) at the point at which STOP = 1 while ITRPT/STNO = 0.
- h) No STD.P output change occurs as a result of writing data to registers S1 - H1.

CF REGISTER (Control F Register)

- a) REST (D0) — This bit is used to clear the clock's internal divider/counter of less than a second. When "RESET" REST = 1, the counter is Reset for the duration of REST. In order to release this counter from Reset, a "0" must be written to the REST bit. If CSI = 0 then REST = 0 automatically.
- b) STOP (D1) — The STOP FLAG Only inhibits carries into the 8192Hz divider stage. There may be up to 122 μ s delay before timing starts or stops after changing this flag; 1 = STOP/0 = RUN.



- d) 24/12 (D2) — This bit is for selection of 24/12 hour time modes. If D2 = 1—24 hour mode is selected and the PM/AM bit is invalid. If D2 = 0—12 hour mode is selected and the PM/AM bit is valid.
 Setting of the 24/12 hour bit is as follows:
 - 1) REST bit = 1
 - 2) 24/12 hour bit = 0 or 1
 - 3) REST bit = 0
 REST bit must = 1 to write to the 24/12 hour bit.
- d) TEST (D3) — When the TEST flag is a "1", the input to the SECONDS counter comes from the counter/divider stage instead of the 15th divider stage. This makes the SECONDS counter count at 5.4163KHz instead of 1Hz. When TEST = 1 (Test Mode) the STOP & REST (Reset) flags do not inhibit internal counting. When Hold = 1 during Test (Test = 1) internal counting is inhibited; however, when the HOLD FLAG goes inactive (Hold = 0) counter updating is not guaranteed.


3. CH₁ (Chip Select)

V_{IH} and V_{IL} of CH₁ has 3 functions.


- To accomplish the interface with a microcontroller/microprocessor.
- To inhibit the control bus, data bus and address bus and to reduce input gate pass current in the stand-by mode.
- To protect internal data when the mode is moved to and from standby mode.

To realize the above functions:

- More than $\frac{4}{5} V_{DD}$ should be applied to the MSM6242B for the interface with a microcontroller/microprocessor in 5V operation.
- In moving to the standby mode, $\frac{1}{5} V_{DD}$ should be applied so that all data buses should be disabled. In the standby mode, approx. 0V should be applied.
- To and from the standby mode, obey following Timing chart.




4. Set STD.P at alarm mode



APPLICATION NOTE

1. Power Supply



SUPPLEMENTARY DESCRIPTION

- When "0" is written to the IRQ FLAG bit, the IRQ FLAG bit is cleared. However, if "0" is assigned to the IRQ FLAG bit when written to the other bits, the 30-sec ADJ bit and the HOLD bit, the IRQ FLAG = 1 and was generated before the writing and IRQ FLAG = 1 generated in a moment then will be cleared. To avoid this, always set "1" to the IRQ FLAG unless "0" is written to it intentionally. By writing "1" to it, the IRQ FLAG bit does not become "1".
- Since the IRQ FLAG bit becomes "1" in some cases when rewriting either of the t_1 , t_2 , or ITRPT/STNO bit of register CE, be sure to write "0" to the IRQ FLAG bit after writing to make valid the IRQ FLAG bit to be generated after it.
- The relationship between STD.P OUT and IRQ FLAG bit is shown below:



บริษัท สิลิโคน
1108/41 ซอยประชาวิวัฒน์
ถนนสุขุมวิท กรุงเทพฯ
โทร. 392-2856, 392-5183

หนังสืออ้างอิง

1. Lance A. Leventhal, Z80 Assenbly Language Programming, McGraw-Hill Book Company, 1988.
2. Lance A. Leventhal, Winthrop Saville, Z80 Assemble Language Subroutines, McGraw-Hill Book Company, New York, 1992.
3. อรรถสิทธิ์ หล้าสกุล, ไมโครโปรเซสเซอร์พื้นฐาน, ภาควิชาเทคนิคอุตสาหกรรม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, พิมพ์โดย Japan International Cooperation Agency (JICA), พิมพ์ครั้งที่ 1, 2534
4. ยืน ภู่วรวรรณ และวัฒนา เชียงกุล, ไมโครโปรเซสเซอร์ไมโครคอมพิวเตอร์, ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเกษตรศาสตร์, บริษัท ซีเอ็ดดูเคชั่น จำกัด, 2534
5. ไตรรัตน์ สมเด็จ, พรต เมื่อกฟ่อง, สุรพงษ์ ปวีณอภิชาติ, DTMF DECODER, ปฏิญญานิพนธ์ เครื่องตั้งเวลาและโทรศัพท์สั่งงาน, หน้าที่ 17, 2536
6. เสกสิทธิ์ คำชมภู, MC34114 หัวใจของเครื่องโทรศัพท์, รวบรวมโครงการอิเล็กทรอนิกส์โทรศัพท์และอินเทอร์คอม, หน้าที่ 109 บริษัท ซีเอ็ดดูเคชั่น จำกัด, พิมพ์ครั้งที่ 1, 2539
7. เสกสิทธิ์ คำชมภู, ไอซีบันทึกเสียง ISD2500, เซมิคอนดักเตอร์อิเล็กทรอนิกส์, เล่มที่ 150, หน้าที่ 84, บริษัท ซีเอ็ดดูเคชั่น จำกัด, 2538
8. ชัชวาล โชติวารินทร์, ออปโตคัพเพลอร์ตัวเชื่อมโยงทางแสง, ทฤษฎีและการประยุกต์ใช้งานอุปกรณ์สารกึ่งตัวนำ, หน้าที่ 93, บริษัท ซีเอ็ดดูเคชั่น จำกัด, พิมพ์ครั้งที่ 1, 2538