



หุ่นยนต์สำรวจควบคุมโดยคอมพิวเตอร์
PC CONTROLLED EXPLORER ROBOT



โดย
นายขรรค์ ส้งเสริม
นางสาวชนศิริ ขำเพชร
นายอลงกรณ์ อักษรพิมพ์

- 2 ต.ค. 2511
วัน เดือน ปี.....
เลขทะเบียน..... 038414
เลขเรียกหนังสือ..... T 99.36.1/2486

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต.

สาขาอิเล็กทรอนิกส์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2539

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่ได้ไปใช้

038414

หุ่นยนต์สำรวจควบคุมโดยคอมพิวเตอร์
PC CONTROLLED EXPLORER ROBOT

โดย

นายชวรงค์ ส่องเสริม 36014099

นางสาวชนศิริ จำเพชร 36014094

นายอลงกรณ์ อักษรพิมพ์ 36014561

อาจารย์ที่ปรึกษา

อาจารย์ พลศาสตร์ เลิศประเสริฐ

วัน เดือน ปี.....1๓๑ 41.....
เลขทะเบียน.....๐3๘ 414.....
เลขเรียกหนังสือ.....

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาอิเล็กทรอนิกส์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2539

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายงานปีการศึกษา 2539

ภาควิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง หุ่นยนต์สำรวจควบคุมโดยคอมพิวเตอร์(PC CONTROLLED EXPLORER ROBOT)

ผู้จัดทำ

1. นายชวรงค์ ส่งเสริม 36014099
2. นางสาวชนศิริ จำเพชร 36014094
3. นายอลงกรณ์ อักษรพิมพ์ 36014561

อาจารย์ที่ปรึกษา



(อาจารย์พลศาสตร์ เลิศประเสริฐ)

ชื่อโครงการภาษาไทย หุ่นยนต์สำรวจควบคุมโดยคอมพิวเตอร์


ชื่อโครงการภาษาอังกฤษ PC CONTROLLED EXPLORER ROBOT

นายชวรงค์ ส่งเสริม 36014099

นางสาวชนศิริ ขำเพชร 36014094

นายอลงกรณ์ อักษรพิมพ์ 36014561

โครงการนี้ได้รับการตรวจสอบแล้ว พร้อมทั้งจะทำการสอบได้



(.....)

(อาจารย์พลศาสตร์ เลิศประเสริฐ)

อาจารย์ที่ปรึกษา

คำนำ

โครงการนี้เป็นโครงการที่ใช้งานคอมพิวเตอร์ มาควบคุมหุ่นยนต์โดยผ่านคลื่นวิทยุ เพื่อที่จะสามารถบังคับหุ่นยนต์ได้ในระยะไกลๆ ทำให้สามารถใช้งานหุ่นยนต์ตัวนี้ในลักษณะเป็นหุ่นยนต์สำรวจ เข้าไปทำงานแทนมนุษย์ในที่ที่อันตรายได้

ในส่วนของโครงการนั้น เน้นไปที่การส่งข้อมูลเป็นทอคาอออกมาจากคอมพิวเตอร์ ไปยังตัวแปลงข้อมูล และส่งออกอากาศไปยังตัวหุ่นยนต์ แล้วแปลงข้อมูลกลับคืนเพื่อส่งให้ไมโครคอนโทรลเลอร์ ซึ่งเปรียบเสมือนเป็นสมองของหุ่นยนต์ ได้ประมวลผลข้อมูลและปฏิบัติตามคำสั่งต่อไป

หากปริญญาณิพนธ์ฉบับนี้มีข้อผิดพลาดประการใดก็ขอนับคำติชมด้วยความเต็มใจ

| | |
|-----------------------|----------|
| นายชวรงค์ สงเสริม | 36014099 |
| นางสาวชนศิริ ขำเพชร | 36014094 |
| นายอลงกรณ์ อักษรพิมพ์ | 36014561 |

สารบัญ

| | หน้า |
|--|------|
| บทที่ 1 บทนำ | 1 |
| บทที่ 2 การส่งข้อมูลดิจิทัลในรูปแบบ FSK | 3 |
| 2.1 โมเด็ม | 3 |
| 2.1.1 การทำงานของ โมเด็ม | 3 |
| 2.1.2 การทำงานของ FSK | 4 |
| 2.2 XR-2206 วงจรเข้ารหัส FSK | 7 |
| 2.2.1 การทำงานของ XR-2206 | 7 |
| 2.2.2 การผลิต FSK(Frequency Shift Keying) | 10 |
| 2.3 XR-2211 วงจรเปลี่ยนสัญญาณอนาล็อก FSK เป็นสัญญาณดิจิทัล | 11 |
| 2.3.1 ลักษณะโดยทั่วไปของ XR2211 | 12 |
| 2.3.2 โครงสร้างภายในของ XR-2211 | 12 |
| บทที่ 3 ไมโครคอนโทรลเลอร์แบบชิพเดี่ยวตระกูล 51 | 16 |
| 3.1 โครงสร้างของ 8051 | 17 |
| 3.2 การจัดหน่วยความจำของ 8051 | 20 |
| 3.3 สถาปัตยกรรมของ 8051 | 23 |
| 3.4 การทำงานของ 8051 | 28 |
| บทที่ 4 ทฤษฎีการรับส่งคลื่นวิทยุ | 32 |
| 4.1 ฟรีควอนซีมอดคูเลชัน | 33 |
| 4.2 เฟสมอดคูเลชัน | 33 |
| 4.3 ความถี่ข้างเคียงและดัชนีการมอดคูเลชัน | 36 |
| 4.4 เครื่องส่งสัญญาณคลื่นวิทยุ | 38 |
| 4.5 เครื่องรับส่ง CB 27 MHz | 47 |
| 4.5.1 ภาครีบบระบบ Double Converter | 47 |
| 4.5.2 บล็อกไดอะแกรมการทำงานของภาครีบบ | 48 |
| 4.5.3 BLOCK DIAGRAM การทำงานของภาคส่ง | 50 |

| | |
|---|----|
| บทที่ 5 หลักการออกแบบ | 51 |
| 5.1 หลักการออกแบบ Hardware | 51 |
| 5.1.1 การออกแบบส่วนแปลงสัญญาณ RS-232 เป็น TTL | 52 |
| 5.1.2 การออกแบบส่วนเข้ารหัส FSK | 53 |
| 5.1.3 การทำงานภาคส่ง | 54 |
| 5.1.4 การทำงานภาครับ | 57 |
| 5.1.5 การออกแบบส่วนถอดรหัส FSK | 60 |
| 5.1.6 การออกแบบส่วนไมโครคอนโทรลเลอร์ | 60 |
| 5.1.7 การออกแบบส่วน ดิจิตอล-อนาลอก คอนเวอร์เตอร์ | 62 |
| 5.1.8 การออกแบบวงจรพัลส์วิธรีมอดคูลเลชัน | 65 |
| 5.1.9 การออกแบบส่วนไครพีมอเตอร์ | 67 |
| 5.1.10 การทำงานของวงจรขับเคลื่อนปั๊มมอเตอร์ | 71 |
| 5.2 หลักการออกแบบซอฟต์แวร์ | 73 |
| บทที่ 6 การทดลอง | 77 |
| 6.1 การส่งข้อมูลผ่านพอร์ต COM2 โดยใช้โปรแกรมวิชาการบทที่ 3 แล้วแปลงเป็น TTL | 78 |
| 6.2 การเข้ารหัส FSK | 83 |
| 6.3 ส่งข้อมูลแบบไร้สายโดยเครื่องส่ง CB 27 MHz | 85 |
| บทที่ 7 สรุปวิจารณ์ | 89 |
| หนังสืออ้างอิง | 90 |
| กิตติกรรมประกาศ | 91 |
| ภาคผนวก | 92 |

สารบัญรูปภาพ

| | |
|--|----|
| 1.1 Block Diagram ของเวิร์คสเตชันและหุ่นยนต์ | 1 |
| 2.1 การแปลงสัญญาณของ โมเด็ม | 3 |
| 2.2 มาตรฐานของ โมเด็ม 103 โมเด็มแบบฟูลดูเพล็กซ์อัตราส่งต่ำ | 5 |
| 2.3 มาตรฐานของ โมเด็ม CCITT V.21 โมเด็มแบบฟูลดูเพล็กซ์อัตราส่งต่ำ | 5 |
| 2.4 โมเด็มชนิด เบล202 ฮาล์ฟดูเพล็กซ์ | 6 |
| 2.5 แสดงบล็อกไดอะแกรมการทำงานและขาต่างๆของ XR-2206 | 8 |
| 2.6 วงจรผลิตสัญญาณ FSK รูปขายน้อย่างง่าย โดยใช้แหล่งจ่ายไฟตัวเดียว | 11 |
| 2.7 วงจรเพิ่มเติมเพื่อที่จะสามารถใช้รับอินพุท FSK ได้ โดยสัญญาณจะอ้างอิงกับกราวด์ | 11 |
| 2.8 แสดง โครงสร้างภายในของ ไอซี XR-2211 | 12 |
| 2.9 ตัวต้านทาน R0 และคาปาซิเตอร์ C0 ใช้เพื่อกำหนดความถี่กลางของเฟสล็อกลูป | 14 |
| 3.1 Block Diagram 8051 | 17 |
| 3.2 ภาพเสมือนของหน่วยความจำ | 18 |
| 3.3 แผนภูมิหน่วยความจำของ 8051 | 21 |
| 3.4 โครงสร้างของ Port 0 | 23 |
| 3.5 สถาปัตยกรรมภายในของ 8051 | 21 |
| 3.6 Diagram 8051 แบบ DIP | 25 |
| 3.7 โครงสร้างของ Port 1 | 26 |
| 3.8 โครงสร้างของ Port 2 | 27 |
| 3.9 โครงสร้างของ Port 3 | 28 |
| 4.1 แสดงสัญญาณพาหะ สัญญาณข้อมูลและสัญญาณ FM และ PM | 32 |
| 4.2 สัญญาณขายน้ปกติ สัญญาณขายน้ที่มีเฟสนำ 90 องศา เฟสตาม 90 องศา | 34 |
| 4.3 วงจรIndirect FM | 35 |
| 4.4 แสดงแถบความถี่ของสัญญาณ FM | 36 |
| 4.5 วงจรซูเปอร์เฮตเตอร์ไคน์ | 43 |
| 4.6 บล็อกไดอะแกรมภาครับแบบดับเบิ้ลคอนเวอร์เตอร์ | 47 |
| 4.7 แสดงบล็อกไดอะแกรมภาคส่ง | 50 |

| | |
|---|----|
| 5.1 Block Diagram | 51 |
| 5.2 PC Controlled Explorer Robot | 52 |
| 5.3 วงจร MAX232 | 53 |
| 5.4 วงจร XR-2206 | 54 |
| 5.5 วงจร เครื่องส่ง CB 27 MHz | 58 |
| 5.6 วงจร เครื่องรับ CB 27 MHz | 59 |
| 5.7 วงจร XR-2211 | 60 |
| 5.8 วงจร V3155 | 61 |
| 5.9 แสดงบล็อก ไดอะแกรมภายในของ ไอซี DAC830 | 62 |
| 5.10 แสดงช่วงเวลาการทำงานของ DAC830 | 63 |
| 5.11 วงจร R-2R Ladder | 64 |
| 5.12 วงจรแปลงดิจิตอลเป็นอนาลอก | 64 |
| 5.13 หลักการของวงจรพัลส์วีธมอดคูเลชั่น | 65 |
| 5.14 วงจรควบคุมความกว้างของพัลส์ | 66 |
| 5.15 วงจรควบคุมทิศทางการหมุน | 67 |
| 5.16 แสดงการต่อแอนด์เกตกับ Port C ล่าง | 68 |
| 5.17 Drive DC Motor | 69 |
| 5.18 วงจรD/AและPWM | 70 |
| 5.19 แสดงวงจรขับสเตปปีงมอเตอร์ | 71 |
| 6.1 การต่อวงจร IC MAX232 | 78 |
| 6.2 สัญญาณอินพุท RS-232 (ล่าง) และสัญญาณเอาท์พุท (บน) | 81 |
| 6.3 วงจรทดลอง FSK | 83 |
| 6.4 สัญญาณอินพุท TTL สัญญาณเอาท์พุท FSK | 84 |
| 6.5 การต่อวงจรทดลอง รับส่ง 27 MHz | 85 |
| 6.6 สัญญาณ Output 500 MHz | 86 |
| 6.7 Output เมื่อป้อนความถี่ 1.2 MHz | 86 |
| 6.8 Output เมื่อป้อนความถี่ 2.2 MHz | 87 |
| 6.9 Output เมื่อป้อน Input เป็นเสียงพูด | 87 |


บทที่ 1

บทนำ

ในปัจจุบันหุ่นยนต์ได้เข้ามามีบทบาท แทนที่มนุษย์ในการทำงานที่เสี่ยงภัยหรือในสถานที่ที่อันตราย เช่น การกู้ระเบิด การสำรวจเหมืองแร่ หรือแม้แต่สำรวจดาวอังคาร จึงมีความจำเป็นที่หุ่นยนต์จะต้องมีประสิทธิภาพมากที่สุด สามารถตอบสนองความต้องการของมนุษย์ได้ทุกอย่าง ต้องสามารถควบคุมการทำงานของหุ่นยนต์ในระยะไกลได้ และส่งข้อมูลกลับมาได้อย่างครบถ้วน

หุ่นยนต์สำรวจนับว่ามีบทบาทในด้านการสำรวจทางด้านวิศวกรรมไม่ว่าจะเป็นการสำรวจเหมือง, พื้นที่, กู้ระเบิด อีกมากมาย ล้วนจะต้องมีคุณสมบัติในการเคลื่อนที่ได้ อย่างมีประสิทธิภาพ มีการแลกเปลี่ยนข่าวสารข้อมูลระหว่างสถานีควบคุมและตัวหุ่นไม่ว่าจะเป็นข้อมูลภาพ, อุณหภูมิ, ปริมาณสารเคมี, ความเข้มแสง และอาจมีกลไกอย่างอื่นเช่น แขนกล เป็นต้น

ในการออกแบบหุ่นตัวนี้นั้นจะเน้นหนักไปในเรื่องการส่งข้อมูลจากเวิร์คสเตชันไปยังตัวหุ่นเพื่อที่จะให้หุ่นปฏิบัติตามคำสั่งที่เราได้ออกแบบไว้เช่น เดินหน้า ถอยหลัง เป็นต้น โดยในการส่งข้อมูลนั้น จะต้องส่งผ่านตัวแปลงข้อมูลหลายช่วงด้วยกันดังนี้



รูปที่ 1.1 Block Diagram ของเวิร์คสเตชันและหุ่นยนต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะเห็นว่าข้อมูลคำสั่งในการติดต่อระหว่างเวิร์คสเตชันกับหุ่นยนต์ จะต้องเขียนโปรแกรมที่คอมพิวเตอร์ ให้ส่งข้อมูลออกมาทาง พอร์ตCOM2 ซึ่งข้อมูลที่ออกมานั้นจะเป็นแบบอนุกรมตามมาตรฐาน RS-232C จากนั้นเราจะแปลงต่อไปอีกให้เป็น สัญญาณ TTL ด้วย ไอซี MAX232 จากนั้นก็ส่งข้อมูลที่ได้ เข้ารหัสแบบ FSK (Frequency Shift Keying) เพื่อแปลงสัญญาณทางดิจิทัลเป็นสัญญาณทางอนาล็อก เพื่อที่จะส่งออกอากาศด้วยเครื่องส่งคลื่นวิทยุ 27 MHz ไปยังตัวหุ่นต่อไป สำหรับทางด้านตัวหุ่นนั้น จะมีเครื่องรับคลื่นวิทยุ 27 MHz และตัวถอดรหัส FSK แปลงข้อมูลกลับคืน มาเป็น สัญญาณ TTL ดังเดิม ข้อมูลที่ถอดรหัสมา ก็จะเข้าพอร์ทอนุกรมของไมโครคอนโทรลเลอร์ ซึ่งเราใช้ตระกูล MCS-51 และเขียนโปรแกรมรับคำสั่งที่ได้ มาควบคุมวงจรไครวมอเตอร์ต่อไป โดยข้อมูลที่ได้รับจะมี 2 แบบ คือ ค่า speed และค่าเลือก gate

ในส่วนการส่งภาพจากหุ่นยนต์มายังเวิร์คสเตชัน เราได้เลือกใช้โมดูลกล้อง CCD และ VDO Sender ซึ่งเป็นโมดูลสำเร็จรูปในการส่งสัญญาณ VDO ที่ได้จากกล้อง CCD ในช่วง UHF ช่อง 37 (599.75 MHz) ที่เวิร์คสเตชันจะมีแผงวงจรสำเร็จรูป (card) ในการรับสัญญาณ TV/VDO นี้ชื่อว่า TV Tuner ยี่ห้อ Phillips ซึ่งจะรับภาพได้ในช่วงดังกล่าว ฉะนั้นในปริยญาณิพนธ์นี้เราจะไม่กล่าวถึงการออกแบบในส่วนนี้ แต่จะแสดงรายละเอียด (Specification) ในภาคผนวก

การออกแบบรูปลักษณะของหุ่นยนต์จะเน้นให้มีรูปลักษณะที่ทนทาน เคลื่อนที่ได้ ทุกๆ พื้นผิวจึงออกแบบให้เหมือนรถถัง กล่าวคือ มีตีนตะขาบที่ยึดเกาะพื้นผิวให้สามารถเคลื่อนที่ได้ในที่ขรุขระ นอกจากนี้ยังมีการติดตั้งกล้อง CCD โดยใช้สเต็ปป์มอเตอร์มาควบคุมการหมุนของกล้อง CCD อีกที

เป็นที่ยอมรับโดยทั่วไปว่าประเทศชั้นนำทางด้านเทคโนโลยี ได้ตระหนักถึงความสำคัญในการพัฒนาหุ่นยนต์และนำหุ่นยนต์มาทำงานแทนมนุษย์ เพื่อลดความเสี่ยงในการทำงาน โครงการนี้อาจเป็นเพียงโครงการเล็กๆ แต่ก็ได้เล็งเห็นความสำคัญความสำคัญในจุดนี้ ได้นำเอาสิ่งที่มีอยู่แล้วภายในประเทศมาพัฒนาและวิจัยให้เกิดสิ่งที่เป็นประโยชน์แม้ว่าอาจจะยังไม่ดีพอแต่เมื่อค่อยๆพัฒนาไปแล้วเชื่อแน่ว่าจะต้องได้รับผลสำเร็จแน่นอน

บทที่ 2


การส่งข้อมูล DIGITAL ในรูปแบบ FSK

2.1 โมเด็ม

โมเด็มย่อมาจาก Modulator Demodulator ใช้ในการแปลงสัญญาณลอจิกให้เหมาะสมก่อนที่จะส่งผ่านตัวการที่มีความกว้างของแถบคลื่นต่ำๆ อย่างเช่นสายโทรศัพท์ ทำไมสัญญาณทางลอจิกจึงส่งออกไปโดยตรงไม่ได้ สายโทรศัพท์ออกแบบให้ใช้กับการสื่อสารที่เป็นเสียงมนุษย์เท่านั้น แถบความกว้างของคลื่นแค่ 3 กิโลเฮิร์ตซ์เท่านั้นจำเป็นที่เราจะต้องเปลี่ยนสัญญาณลอจิกให้เป็นรูปแบบที่เหมาะสมก่อนที่จะส่งออกไปในรูปของความถี่ที่สายโทรศัพท์รับได้ ข้างฝ่ายรับก็จำเป็นต้องเปลี่ยนสัญญาณที่ถูกแปลง กลับให้เป็นสัญญาณทางลอจิก อุปกรณ์ที่ทำหน้าที่นี้เรียกว่า โมเด็ม

2.1.1 การทำงานของโมเด็ม

เริ่มแรกทีเดียวการแปลงสัญญาณลอจิกให้เหมาะสมกับการส่งผ่านไปในสายโทรศัพท์ใช้วิธีที่เรียกว่า Frequency Shift Keying คือใช้ความถี่ของเสียงสองความถี่แทนสัญญาณลอจิก "0" และ "1" ฝ่ายรับก็พยายามจับเอาสองความถี่ที่ว่านี้กลับเป็นสัญญาณลอจิก ความถี่ของเสียงทั้งสองเสียงต้องห่างกันพอที่จะแยกออกจากกันได้โดยวงจรอิเล็กทรอนิกส์ และก็จะต้องไม่ห่างกันจนตกขอบของความสามารถสายโทรศัพท์จะนำไปได้ รูปที่ 2.1 แสดงถึงหลักการทำงานของ Frequency shift keying



รูปที่ 2.1 การแปลงสัญญาณของ โมเด็ม

2.1.2 การทำงานของ Frequency Shift Keying

สัญญาณ FSK เป็นสัญญาณดิจิทัลที่ความถี่เปลี่ยนแปลงตามขนาดของเบสแบนด์พัลส์พีซีเอ็ม โดยทั่วไป FSK มักใช้ในการส่งข้อมูลที่อัตราความเร็วต่ำตามข้อกำหนดรายละเอียด CCITT V.21 และนิยมใช้ FSK ชนิดสองความถี่เท่านั้น เพราะ FSK noncoherent ชนิดสองความถี่สามารถกำเนิดและรับได้ง่ายทำให้มีราคาถูก

$$S1(t) = A \cos((c + (d)t), \text{ สำหรับสัญญาณมาร์ค}$$

$$0 < t < T$$


และ

$$S2(t) = A \cos((c - (d)t), \text{ สำหรับสัญญาณสเปส}$$


ในที่นี้ (d คือความถี่เบี่ยงเบน

จะเห็นได้ว่า สัญญาณมาร์คมีความถี่ $(\omega_1 = \omega_c + \omega_d)$ และสัญญาณสเปสมีความถี่ $\omega_2 = \omega_c - \omega_d$ สัญญาณ FSK จึงเป็นสัญญาณดิจิทัลที่กำเนิดได้ง่ายโดยการสวิตช์ไปมาของเครื่องกำเนิดสัญญาณ ω_1 และเครื่องกำเนิดสัญญาณ ω_2 สัญญาณ FSK ดังกล่าวจะมีเฟสไม่ต่อเนื่องที่รอยต่อสวิตช์ แต่ถ้าค่อยๆ เปลี่ยนเฟสของสัญญาณ FSK ตามขนาดของพัลส์พีซีเอ็มเช่น FSK ที่เกิดจากการ FM Modulate พัลส์พีซีเอ็มเป็นต้น

เนื่องจากแถบความถี่ที่สายโทรศัพท์ยอมให้ผ่านไปได้อยู่ในช่วง 300 - 3000 เฮิร์ตซ์ เราสามารถแบ่งความถี่ในย่านนั้นออกเป็น 4 คลื่นเสียงที่สำคัญ สำหรับสถานีส่ง 2 เสียงและสถานีรับ 2 เสียงเนื่องจากเราต้องการให้การติดต่อเป็น Full Duplex คือทั้งรับและส่งได้ในเวลาเดียวกัน จำเป็นจะต้องแยกสถานีออกเป็น 2 ฝ่าย ฝ่ายหนึ่งเรียกว่า Originate หรือฝ่ายเริ่มการติดต่อ และอีกฝ่ายเรียกว่า Answer ฝ่าย Originate จะใช้ความถี่สำหรับส่ง 2 ความถี่สำหรับสัญญาณลอจิก 0 และ 1 ฝ่าย Answer จะต้องใช้ความถี่อีก 2 ความถี่ที่แตกต่างไปจากฝ่ายส่ง (เพื่อป้องกันการรบกวนกันเอง) สำหรับแทนสัญญาณลอจิก 0 และ 1 จะได้รับและส่งในเวลาเดียวกันได้ คราวนี้ก็มาถึงปัญหาที่ว่าความถี่ไหนที่ใช้กันอยู่ก็มีมาตรฐานอยู่ 2 แห่งที่ใช้กันคือของระบบ CCITT ของบริษัทเบลล์เทเลโฟนสำหรับโมเด็มที่มีความเร็วไม่เกิน 300 บอร์ด ห้องปฏิบัติการวิจัยเบลล์ใช้มาตรฐาน 103 ส่วน CCITT ใช้มาตรฐานที่ชื่อว่า V.21 ดังแสดงในรูปที่ 2.2 และ 2.3



รูปที่ 2.2 มาตรฐานของ โมเด็ม 103 โมเด็มแบบฟูลดูเพล็กซ์ อัตราส่งต่ำ




รูปที่ 2.3 มาตรฐานของ CCITT V.21 โมเด็มแบบฟูลดูเพล็กซ์ อัตราส่งต่ำ

จากรูปจะพบว่าสถานีรับและสถานีส่งใช้ความถี่ต่างกันในการ Modulate สัญญาณลอจิก 0 และ 1 การ Demodulate ก็จะต้องให้ตรงกับความถี่ของฝ่ายตรงข้ามที่ส่งมา ยกตัวอย่างเช่น โมเด็มชนิด 103 ถ้าหากใช้เป็นผู้ริเริ่มการติดต่อ (ซึ่งโดยมากผู้ใช้ไมโครคอมพิวเตอร์เวลาติดต่อกับฝ่ายคอมพิวเตอร์ขนาดใหญ่จะเป็นฝ่ายที่เรียกว่า (Originate) จะส่งสัญญาณลอจิก 1 ด้วยความถี่ 1270 เฮิร์ตซ์ ลอจิก 0 ด้วยความถี่ 1070 เฮิร์ตซ์ ขณะเดียวกันก็ต้องรับด้วยความถี่ 2025 เฮิร์ตซ์ และ 2225 เฮิร์ตซ์ ทั้งรับและส่งของโมเด็มก็จำเป็นต้องที่วงจรรองความถี่ เพื่อป้องกันความถี่อื่นหลงเข้ามารบกวนเครื่องรับ วงจรรองความถี่ที่จะต้องแยกแถบความถี่ของฝ่ายรับและส่งออกจากกัน

โมเด็มชนิด 103 เป็นมาตรฐานที่ใช้กันอยู่ในอเมริกา ส่วน CCITT ใช้กันเกือบทั่วโลกรวมทั้งเมืองไทยด้วย

เนื่องจากความถี่เสียงที่ใช้มีความถี่ต่ำการ Modulate แบบ FSK ย่อมทำให้การถ่ายโอนข้อมูลเร็วกว่าความถี่นั้นไม่ได้แน่นอน เนื่องจากวงจรรับจะต้องดีเท็กให้ได้ว่ามี ความถี่เปลี่ยนแปลงเกิดขึ้น อย่างน้อยความถี่จะต้องปรากฏให้เห็น 2 - 3 cycle เป็นอย่างน้อย ลองคำนวณดูง่ายๆ ความถี่ต่ำสุดที่ใช้ในโมเด็มชนิด 103 คือ 1070 เฮิร์ตซ์ จะต้องใช้ อย่างน้อย 2 cycle ต่อการ Modulate 1 บิต จะเห็นว่าการถ่ายโอนข้อมูลจะช้ากว่า 500 บิตต่อวินาทีได้ยาก

ถ้าเราใช้เทคนิค FSK เหมือนเดิมแต่แยกความถี่ของ 2 เสียงที่ใช้แทน 0 และ 1 ให้ห่างกันจำนวน cycle ที่ใช้ Modulate ก็จะน้อยลง เราจะแยกความถี่ให้ห่างกันได้ก็ต้องส่งให้ทีละข้างหรือเป็นแบบ ฮาร์ฟดูเพลกซ์ ระบบเบสท์ 202 ใช้เทคนิคอันนี้ในการส่งข้อมูลด้วยความเร็ว 1200 บอร์ดแบบฮาร์ฟดูเพลกซ์ โดยใช้ความถี่ 1200 แทนมาร์คและ 2200 แทนสเปส และเพื่อเป็นการประกันว่าฝ่ายรับกำลังรับอยู่ ฝ่ายรับจะส่งความถี่ 387 เฮิร์ตซ์ควบกลับมาให้รู้ว่ากำลังรับอยู่ บางครั้งความถี่ 387 เฮิร์ตซ์นี้อาจจะใช้ในการบอกฝ่ายส่งว่าข้อความที่ส่งมามีข้อผิดพลาดอยู่กรุณาส่งมาใหม่ดังรูปแสดงสเปกตรัมของโมเด็มชนิด 202



รูปที่ 2.4 โมเด็มชนิดเบสท์ 202 ฮาร์ฟดูเพลกซ์

สำหรับ CCITT หรือที่ใช้กันในประเทศสากล มาตรฐานจะเป็นโมเด็ม V.23 ซึ่งจำลองมาจากเบสท์ 202 แต่จะต่างกันตรงที่มีโหมดให้เลือก 2 โหมดคือ 500 บอร์ดและ 1200 บอร์ด โดยทั้ง 2 โหมดใช้ความถี่ต่างกันคือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| | มาร์ก | สเปซ |
|---------------------|---------|---------|
| โทมค 1 (600 บอด) | 1300 Hz | 1700 Hz |
| โทมค 2 (1200 บอด) | 1300 Hz | 2100 Hz |

นอกเหนือไปจากนั้น V.23 ยังสามารถให้ฝ่ายรับส่งข้อมูลกลับมาได้ด้วยความเร็ว 75 บอดโดยใช้ FSK จริงๆ 390 Hz แทนมาร์ก และ 450 แทนสเปซ ในกรณีนี้เหมาะสำหรับการติดต่อกับเทอร์มินอลที่ผู้ใช้ป้อนข้อมูลทางคีย์บอร์ดเนื่องจากความเร็วของการพิมพ์ของมนุษย์คงไม่มีใครทำได้เกิน 100 คำต่อนาทีลองคำนวณดูคร่าวๆ 1 คำใช้ 4 ตัวอักษร อักษร 1 ตัวใช้ 8 บิตบวกสตาร์ทบิตอีก 2 บิตรวมแล้ว 200 คำต่อนาทีเทียบเท่ากับ 40 คูณ 100 ทหาร 60 เท่ากับ 66 บิตต่อวินาที


2.2 XR-2206 วงจรเข้ารหัส FSK

ไอซีเบอร์ XR-2206 เป็นโมโนลิทิก ฟังก์ชันเจนเนอเรเตอร์ มีความสามารถในการผลิตคลื่นรูปไซน์(sine)รูปคลื่นสามเหลี่ยม(triangle),สี่เหลี่ยม(square),แรมพ์(ramp) ได้โดยที่มีความถี่ตั้งแต่ไม่กี่ Hz จนถึงหลายร้อยกิโลเฮิร์ต โดยติดต่อกับวงจรภายนอกอีกชนิดน้อย นอกจากนี้ยังสามารถนำไอซี XR-2206 มาควบคุมขนาดและความถี่(A.M.และF.M.)และ phase shift key ได้อีก

สำหรับ XR-2206นี้เป็นแพคเกจ ไอซี 6 ขาสามารถที่จะใช้กับไฟเลี้ยง (power supply) ตัวเดียวคือในช่วง 10 ถึง 26 volt ได้ หรืออาจจะใช้ไฟเลี้ยงคู่ได้ในช่วง 5 ถึง 13 volt ขณะที่ต้องผลิตสัญญาณคลื่น sine ค่า t.h.d. ของสัญญาณนั้นจะมีค่า 25 %เมื่อยังไม่มีการปรับแต่ง แต่ก็สามารถปรับให้เหลือเพียง 0.5%ได้ โดยการควบคุมของวงจรที่นำมาต่อรวม โดยที่สัญญาณ output รูป sine นี้จะมีค่าสูงสุด 2 V (rms) และมีค่าเอาท์พุทอิมพีแดนซ์เท่ากับ 600 โอห์ม

2.2.1 การทำงานของ XR-2206

รูปที่ 2.5 แสดงบล็อกไดอะแกรมแต่ละส่วนของ XR-2206 ซึ่งเป็นแพคเกจขนาด 16 ขา หัวใจสำคัญของส่วนนี้คือ V.C.O.(Voltage control oscillator) ซึ่งจากรูปจะเห็นว่า มี timing capacitor ซึ่งมีค่าได้ในช่วง 1000pF ถึง 100µF ต่อที่ขา 5 และ 6 ซึ่งเป็น input ของ V.C.O.



รูปที่ 2.5 แสดงบล็อกโคจรการทำงานและขาต่างๆ ของ XR-2206
 สำหรับ timing resistor นั้นจะต่อกับขา 12 (V-) และขา 7 หรือขา 8 ซึ่งจะมีค่า
 ระหว่าง $1K\Omega$ ถึง $2M\Omega$ ค่าของ timing resistor และ timing capacitor จะมีผลต่อความถี่
 ในการออสซิลเลตซึ่งจะมีค่าเท่ากับ

$$f_0 = 1/RC \text{ Hz}$$

จะเห็นว่าเราสามารถที่จะเปลี่ยนค่า R หรือ C เพื่อให้ความถี่เปลี่ยนแปลงได้ แต่
 เพื่อที่จะให้เกิดการคงตัวของอุณหภูมิ (temperature stability) และความเพี้ยนของ
 สัญญาณ sine น้อยที่สุด ควรจะให้ค่าของ resistor มีค่าอยู่ระหว่าง $4K\Omega$ ถึง $200K\Omega$

ในการเลือก timing resistor ว่าจะต่อกับขา 7 หรือขา 8 นั้นเราพิจารณาโดยดูว่า
 การป้อนสัญญาณที่ขา FSK INPUT หรือไม่ ถ้าขา FSK INPUT (ขา 9) นั้นเปิดวงจรหรือ
 ต่อกับสัญญาณแรงดันขนาดมากกว่า 2 V จะต่อตัวต้านทานเข้าที่ขา 7 ในทางกลับกัน ถ้า
 ขา FSK INPUT นี้ต่อกับแรงดันไฟฟ้าต่ำกว่า 1V ขา 8 จะต้องต่อตัวต้านทานด้วย

ส่วน V.C.O. ของ I.C. นั้นผลิตรูปคลื่นได้สองชนิดคือ รูปคลื่นแรมป์ ซึ่งจะป้อน
 ไปที่ส่วนของ multiplier และ sine shape block อีกทีหนึ่ง และรูปคลื่นสี่เหลี่ยม
 (rectangular) ซึ่งจะป้อนออกที่ขา 11 โดยผ่าน transistor ซึ่งการผลิตรูปคลื่นนี้ก็ขึ้น
 อยู่กับ timing capacitor โดยตัวเก็บประจุนี้จะเริ่มต้นเก็บประจุ ซึ่งเป็นผลทำให้เกิดเป็น
 คลื่นรูปแรมป์ที่กำลังพุ่งขึ้น และที่อีกเอาต์พุตจะได้

สัญญาณ “high” ที่รูปคลื่นสี่เหลี่ยม(rectangular)จนกระทั่งแรงดันไฟฟ้าถึงจุดหนึ่งเรียกว่า “firing voltage” ที่จุดนี้จะทำให้สัญญาณคลื่นรูปสี่เหลี่ยมจะกลับกลายเป็น “low” และ timing capacitor จะเก็บประจุในทิศทางกลับกับตอนต้นเป็นผลทำให้สัญญาณรูปแรมพ์ตกลงจนถึงจุด “firing voltage” เช่นกัน จะทำให้คลื่นรูปสี่เหลี่ยมกลับกลายเป็นสัญญาณระดับ “high” และขบวนการต่างๆก็จะกลับ ไปกลับมาเช่นนี้เหมือนเดิม

จากการอธิบายข้างต้นจะเห็นว่า V.C.O. ส่วนนี้จะผลิตคลื่นรูปสี่เหลี่ยมและสามเหลี่ยมที่สมมาตรออกมาถ้าเกิดนำสัญญาณสี่เหลี่ยมที่ได้จากขา 11 นี้มาต่อเข้ากับขา FSK INPUT (ขา 9) ของ ไอซีจะมีผลทำให้ได้คลื่นรูปแรมพ์และรูปสี่เหลี่ยมที่ไม่สมมาตรออกมาแทน

รูปคลื่นแรมพ์ที่ได้จากส่วนของ V.C.O. ของไอซี XR-2206 นี้จะถูกนำไปเข้ายัง ส่วนของmultiplierและshaper block อีกทีซึ่งส่วนนี้ทำหน้าที่คล้ายกับวงจรขยายความแตกต่าง ซึ่งจะทำให้เอาท์พุทอิมพีแดนซ์ที่ขา 3 มีค่าสูง และที่ขา 2 จะเป็น bufferเอาท์พุทที่มีอิมพีแดนซ์เท่ากับ 600Ω ในกรณีที่เปิดวงจรที่ขา 13 และขา 14 (open circuit) นั้นจะมีผลทำให้ที่เอาท์พุทขา 2 และ 3 นั้นจะให้รูปคลื่นรูปแรมพ์ออกมา แต่ถ้าต่อความต้านทานชักรสองสามร้อยโอห์มที่ขา 13 และ 14 จะทำให้ยอดของคลื่นรูปแรมพ์จะถูกตัดออก ทำให้เอาท์พุทที่ขา 2 และ 3 นั้นผลิตคลื่นรูป sine ออกมา ถ้ามีการปรับแต่งที่ถูกต้องและเหมาะสมจะทำให้คลื่นรูป sine ที่ได้มีความเพี้ยนเพียง 0.5 % เท่านั้น

สำหรับอัตราขยายและเฟสของเอาท์พุทของ MULTIPLIER สามารถเปลี่ยนแปลงได้โดยการเพิ่มสัญญาณแรงดันที่ขา 11 ของ ไอซีเอาท์พุทที่ได้จะถูกควบคุม โดยการเปลี่ยนแปลงแรงดันที่ขา 1 ซึ่งค่าแรงดันนี้ควรอยู่ราวๆ ครึ่งหนึ่งของไฟเลี้ยงที่ป้อนให้โดยที่ค่าของเอาท์พุทจะมีค่าเป็นศูนย์แรงดันเมื่อแรงดันที่ขา 1 มีค่าเท่ากับครึ่งหนึ่งของแรงดันไฟเลี้ยง จะทำให้สัญญาณเอาท์พุทเพิ่มขึ้นเช่นกัน แต่ว่าเฟสที่ได้จะตรงข้ามกัน คุณสมบัตินี้เองสามารถนำมาใช้ในการมอดูเลทขนาด (AM) หรือ phase shift key ซึ่งจะให้เอาท์พุทที่ขา 2 และ 3

เนื่องจากว่าเอาท์พุทที่ขา 3 ของ ไอซี XR-2206 นั้นต่อกับอินพุทของวงจรขยายที่มีอัตราขยายเท่ากับ 1 นั้น ซึ่งจะทำให้เกิด buffer เอาท์พุทมีค่าอิมพีแดนซ์เท่ากับ 600Ω ที่ขา 2 ทำให้สามารถที่จะป้อนสัญญาณอินพุทเข้าที่วงจรขยายบัฟเฟอร์ โดยการ


ใช้วงจรแบ่งแรงดัน(potential divider)หรืออิมพีแดนซ์เข้าที่ขา 3 ได้ โดยเทียบกับกราวนด์ซึ่งคุณสมบัตินี้เองทำให้สามารถควบคุมอัตราขยายด้วยวิธีง่าย ๆ ได้

2.2.2 การผลิต FSK (Frequency Shift Key)


ขณะที่ขา FSK INPUT(ขา 9) ของไอซี XR-2206 นั้นมิได้อะไรหรือมีการป้อนสัญญาณแรงดันที่มีขนาดเกิน 2Vเมื่อเทียบกับระดับสัญญาณแรงดันที่เป็นลบ timing resistor(ขา 7)จะถูกเลือกเพื่อให้มีความถี่นั้นมีค่าจากการคำนวณของ R_1 และ C_1 ตามข้างต้นแต่เมื่อกรณีที่ขา FSK INPUT นี้ถูกต่อกับสัญญาณไฟเลี้ยงที่เป็นลบหรือจ่ายแรงดันในระดับที่ต่ำกว่า 1 V เมื่อเทียบกับสัญญาณไฟเลี้ยงที่เป็นลบ ดังนั้นจะทำให้ได้สัญญาณที่มีความถี่อีกชุดหนึ่งโดยมีความถี่ซึ่งคำนวณจาก R_2 และ C_1 ด้วยเหตุนี้เองทำให้ไอซี XR-2206 สามารถถูกใช้ในการ frequency shift key(FSK) โดยวิธีการง่ายๆ ดังตัวอย่างในรูป 2.6

โดยที่ขา 9 นั้นเราป้อนสัญญาณพัลส์เข้าแทน ในบางครั้งถ้าต้องการให้สัญญาณ FSK นั้นเป็นสัญญาณที่เทียบกับกราวนด์หรือสายที่มีโวลต์แดงเท่ากับ 0 นั้นได้โดยการเพิ่มทรานซิสเตอร์อีก 3 ตัวตามตัวอย่างการต่อวงจรดังรูปที่ 2.7 โดยการทำงานของวงจรจะเป็นดังนี้คือ ขณะที่สัญญาณอินพุตเข้ามาเป็นสถานะ "low" transistor ทั้งสามตัวจะ cut off ซึ่งเปรียบเสมือนว่าที่ขา 9 นี้เปิดวงจรอยู่นั่นเอง ทำให้สามารถควบคุมความถี่ได้โดยปรับค่า R_1 แต่ถ้าสัญญาณ input เข้ามามีค่า "high" transistor

Q_1 จะทำงานขับ Q_2 และ Q_2 ทำหน้าที่ขับ Q_3 อีกทีหนึ่ง ซึ่งมีผลทำให้ transistor Q_3 อิมตัว มีผลทำให้เปรียบเทียบการต่อขา 19 ไปยังไฟเลี้ยงที่เป็นลบเลย ดังนั้นการควบคุมความถี่ทำได้โดยการปรับค่า R_2 สำหรับสัญญาณ FSK นี้สามารถให้เอาท์พุทได้ทั้งขา 2 และขา 11



รูปที่ 2.6 วงจรผลิตสัญญาณ FSK รูป sine อย่างง่าย โดยใช้แหล่งจ่ายไฟตัวเดียว



รูปที่ 2.7 วงจรเพิ่มเติมเพื่อที่จะสามารถใช้รับอินพุต FSK ได้ โดยสัญญาณจะอ้างอิงกับกราวนด์

2.3 XR-2211 วงจรเปลี่ยนสัญญาณอนาลอก FSK ให้เป็นสัญญาณดิจิทัล


ภาครับสัญญาณ FSK นี้จะรับสัญญาณ RF โดยที่ภาคนี้จะทำการแปลงสัญญาณ FSK ที่มี 2 ความถี่ให้กลายเป็นสัญญาณดิจิทัล 0 (แทนด้วยแรงดันประมาณ 0 V) และ 1 (แทนด้วยแรงดันประมาณ 5 V) ภาครับนี้ใช้ไอซีเบอร์ XR-2211 ซึ่งได้ถูกออกแบบมา โดยเฉพาะเพื่อทำการแปลงสัญญาณ FSK ให้เป็นสัญญาณดิจิทัล (FSK Demodulation) การซิงโครไนซ์ข้อมูล (Data Synchronization) การถอดรหัสสัญญาณเสียง (Tone

Decoding) การตีเทคสัญญาณ FM(FM Detection) และการตีเทคสัญญาณคลื่นพาห้ (Carrier detection)

2.3.1 ลักษณะโดยทั่วไปของไอซี XR-2211

ไอซีเบอร์ XR-2211 นี้เป็นไอซีที่ทำงานแบบเฟสล็อกลูป(Phase Lock Loop : PLL)ไฟเลี้ยงที่ใช้กับไอซีนี้อยู่ในช่วงตั้งแต่ 4.5 ถึง 20 Vและสามารถทำงานในย่านความถี่ตั้งแต่ 0.01Hz จนถึง 300 Hzนอกจากนั้นยังสามารถรับสัญญาณอินพุทในช่วงกว้างได้ตั้งแต่ 2 มิลลิโวลต์จนสัญญาณที่เข้ามามีขนาดน้อยกว่า 2V อีกอย่างหนึ่งคือ สามารถใช้งานร่วมกับอุปกรณ์ทางลอจิกที่เป็นมาตรฐาน ได้แก่ ตระกูล DTL,TTLและECL ได้อีกด้วย

2.3.2 โครงสร้างภายในของไอซีXR-2211



รูปที่ 2.8 แสดงโครงสร้างภายในของไอซี XR-2211

โครงสร้างภายในแสดงดังรูปที่ 2.7 โดยมีโครงสร้างหลักเป็นวงจรเฟสล็อกลูปซึ่งประกอบด้วยวงจรปริแอมป์ลิฟายเออร์(Preamplifier), วงจรคูณสัญญาณอนาลอก (Analog Multiplier)ซึ่งใช้เป็นวงจรเฟสดีเทคเตอร์ และวงจร V.C.O. โดยวงจร Preamplifier นี้ใช้สำหรับขยายสัญญาณอินพุทที่มีขนาดต่ำๆ (สูงกว่า 2 มิลลิโวลต์) ให้มีขนาดสูงขึ้น ส่วนวงจร V.C.O. นั้นจะถูกควบคุมความถี่โดยตัวต้านทาน R_0 และจากกระแสจากวงจรเฟสดีเทคเตอร์

แรงดันอ้างอิง (Reference Voltage : V_R ที่ขา 10) แรงดันที่ขา 10 นี้เป็นแรงดันอ้างอิง สำหรับแรงดันที่ขา 5,8,10 และ 11 โดยที่ขา 10 นี้จะต้องต่อคาปาซิเตอร์ขนาด $0.1 \mu F$ กับ กราวนด์เพื่อบายพาสสัญญาณความถี่สูงลงกราวนด์ และให้วงจรทำงานสม่ำเสมอ สัญญาณเอาต์พุตจากวงจรลูปเฟสดีเทกเตอร์ (Loop Phase Detector Output) ที่ขา 11 นี้ เป็นเอาต์พุตที่มีความต้านทานสูงใช้สำหรับลูปเฟสดีเทกเตอร์ โดยมีตัวต้านทาน R_1 และ capacitor C_1 ทำหน้าที่เป็นวงจรลูปฟิลเตอร์ของเฟสล็อกลูป พจนกรณ์ที่ยังไม่มี สัญญาณอินพุตหรือ ไม่มีความแตกต่างทางเฟสของวงจรเฟสล็อกลูป ระดับแรงดันที่ขา 11 นี้จะมีค่าใกล้เคียงกับแรงดันอ้างอิง V_R

การควบคุมความถี่ของวงจร VCO ความถี่ของวงจร VCO ถูกควบคุมจากตัวต้านทาน R_0 ซึ่งสามารถหาได้จากสมการที่ 2

$$f_0 = 1/(R_0 C_0) \text{ Hz} \quad (2)$$


โดยที่ C_0 คือ capacitor ที่ต่อระหว่างขา 13 กับขา 14 และเพื่อความเสถียรภาพของวงจร ควรใช้ตัวต้านทาน R_0 มีค่าอยู่ในช่วง $10 K\Omega$ และ $100 K\Omega$

คาปาซิเตอร์ควบคุมวงจร VCO (ที่ขา 13 และขา 14) ความถี่ที่ได้จากวงจร VCO แปร ผกผันกับค่าของคาปาซิเตอร์ C_0 ที่ต่อระหว่างขา 13 และขา 14 คาปาซิเตอร์ C_0 ต้องใช้แบบ ไม่มีขั้วอยู่ในย่าน $200 pF$ จนถึง $10 \mu F$

การปรับความถี่ของวงจร VCO ควรใช้ตัวต้านทานที่สามารถปรับค่าได้ต่ออนุกรมกับ ตัวต้านทานค่าหนึ่ง โดยผลรวมของตัวต้านทานทั้งสองใช้แทนตัวต้านทาน R_0

การนำไอซี XR-2211 ไปใช้ในการดีเทกสัญญาณ FSK

การนำไอซี XR-2211 ไปใช้เพื่อทำการดีเทกรหัสสัญญาณ FSK แสดงดังรูปที่ 2.9



รูปที่ 2.9 ตัวต้านทาน R_0 และคาปาซิเตอร์ C_0 ใช้เพื่อกำหนดความถี่กลางของเฟสล็อก (f_0), ตัวต้านทาน R_1 นั้นใช้เพื่อกำหนดแบนด์วิดท์, คาปาซิเตอร์ C_1 ใช้กำหนดค่าคงที่ทางเวลาของฟลิปเฟลอร์และค่าลูปแคมบิง, คาปาซิเตอร์ C_F และตัวต้านทาน R_F ทำหน้าที่เป็น One Pole Post-detection สำหรับสัญญาณเอทพุท, ตัวต้านทาน R_8 (มีค่าประมาณ $510K\Omega$) ซึ่งต่อระหว่างขา 7 และ 8 ทำหน้าที่เป็นตัวป้อนกลับทางบวก (Positive Feedback)

ขั้นตอนการกำหนดตัวต้านทานและคาปาซิเตอร์

1. คำนวณความถี่กลางของเฟสล็อก f_0 ดังสมการที่ 3 โดยค่า f_1 และ f_2 คือความถี่ทั้งสองของสัญญาณอินพุท FSK

$$f_0 = (f_1 + f_2) / 2 \tag{3}$$

ถ้าทางด้านส่งนั้นได้กำหนดความถี่มาตรฐานของ CCITT V.23 คือที่บอดเรท 1200บิตต่อ วินาทีซึ่งมีความถี่ f_1 และ f_2 มีค่า 1300 และ 2100 Hz ตามลำดับดังนั้นจะได้

$$\begin{aligned} f_0 &= (1300 + 2100) / 2 \\ &= 1700 \quad \text{Hz} \end{aligned}$$

2. เลือกค่าความต้านทาน R_0 ซึ่งค่า R_0 นี้ควรจะอยู่ในช่วง $10K\Omega$ จนถึง $100K\Omega$ สำหรับค่าความต้านทานของ R_0 ที่ใช้ใน modem ไร้สายนั้นมีค่า $10 K\Omega$

3. คำนวณค่าคาปาซิเตอร์ C_0 ดังสมการที่ 4

$$\begin{aligned} C_0 &= 1 / (10 \times 10^3 \times 1700) \\ &= 58.8 \quad \text{nF} \end{aligned}$$

4. คำนวณค่าความต้านทาน R_1 จากสมการที่ 5

$$R_1 = R_0 \times [f_0 / (f_1 - f_2)] \quad (5)$$

จากความรู้จากขั้นตอนที่ 1 และค่าความต้านทานในขั้นตอนที่/จะได้ค่าของ R_1 ดังนี้

$$\begin{aligned} R_1 &= 10 \times 10 \times [1700 / (2100 - 1300)] \\ &= 21250 \quad \Omega \end{aligned}$$

5. คำนวณค่าคาปาซิเตอร์ C_1 เพื่อกำหนดลูปแดมปีง (Damping Loop) ซึ่งควรจะมีค่าประมาณ 0.5 ดังนั้นจะได้ค่าของคาปาซิเตอร์ C_1 ดังสมการที่ 6

$$\begin{aligned} C_1 &= 58.8 \times 10^{-8} \times 0.25 \\ &= 1.47 \times 10^{-8} \\ &= 1.47 \quad \text{nF} \end{aligned}$$

6. คำนวณค่าคาปาซิเตอร์ C_f ถ้ากำหนดค้วความต้านทานของ C_f ได้จากสมการที่ 7

$$C_f = 3 / \text{Baud Rate} \quad \mu\text{F}$$

เนื่องจากบอดเรทนั้นใช้เท่ากับ 1200บิตต่อวินาที ดังนั้นจะได้ค่าของ C_f ดังนี้

$$\begin{aligned} C_f &= 3 / 1200 \\ &= 2.5 \quad \text{nF} \end{aligned}$$

หมายเหตุ

สำหรับค่าของคาปาซิเตอร์ที่ใช้ในวงจรนั้นให้ใช้ค่าที่ใกล้เคียงกับค่าที่ได้จากการคำนวณมากที่สุด ส่วนค่าความต้านทานที่ใช้จริงในวงจรนั้นให้ใช้ค่าที่น้อยกว่าค่อนอกกรรมกับความต้านทานที่ปรับค่าได้เพื่อให้สามารถปรับแต่งให้ได้คุณสมบัติของวงจรที่ดีที่สุด

บทที่ 3

ไมโครคอนโทรลเลอร์แบบชิพเดี่ยวตระกูล 51

MCS-51 ผลิตโดยบริษัท Intel มีการทำงานเป็นแบบ 8 บิต ซึ่งหมายความว่าส่วนที่ทำหน้าที่ในการคำนวณ (Arithmetic Logic Unit , ALU) จะทำงานสูงสุดทีละ 8 บิต

MCS-51 มีข้อดีดังนี้

1. สามารถนำเอาข้อมูลมา AND, OR หรือทำ Complement ทั้งแบบทีละ 8 บิตและ 1 บิต
2. สามารถใช้กัลหน่วยความจำสำหรับโปรแกรม (Program Memory) ซึ่งเป็นหน่วยความจำที่ใช้สำหรับเก็บชุดคำสั่งที่จะให้ MCS-51 ทำงาน ได้สูงสุด 64 กิโลไบต์ (Kilobyte = 64×1024 ไบต์) ทำให้เขียนโปรแกรมควบคุมการทำงานได้มาก
3. สามารถต่อกับหน่วยความจำสำหรับข้อมูล (Data Memory) ซึ่งเป็นหน่วยความจำสำหรับเก็บข้อมูลในระหว่างการทำงานของโปรแกรมได้สูงสุด 64 กิโลไบต์
4. มีพอร์ทขนาน (Parallel port) สำหรับข้อมูลเข้าและออกจำนวน 32 บิต ที่ข้อมูลแต่ละบิตเป็นอิสระต่อกัน
5. มีวงจร Timer/Counter ขนาด 16 บิต 2 ชุดที่ทำงานในโหมดต่าง ๆ ได้ถึง 4 โหมด
6. มี Universal Asynchronous Receiver Transmitter (UART) สำหรับรับ-ส่งข้อมูลอนุกรม (Serial) แบบ Full duplex ที่สามารถเลือกรูปแบบการรับ-ส่งข้อมูลได้ 4 แบบ
7. มีแหล่งกำเนิดสัญญาณขอขัดจังหวะการทำงานของโปรแกรม (Interrupt Request Signal) 6 ตำแหน่ง ซึ่งสามารถกระโดดไปทำงานตอบสนองการขัดจังหวะ (Interrupt Service Routine) ได้ต่าง ๆ กัน 5 ตำแหน่ง
8. สามารถเลือกการทำงานให้อยู่ในโหมดของ Idle และ Power Down ซึ่งจะประหยัดกำลังไฟในการทำงาน


จากข้อดีดังกล่าว จึงทำให้ MCS-51 เป็นที่นิยมนำมาใช้ในการควบคุมระบบอัตโนมัติ มาศคุณสมบัติดังกล่าวบรรจุไว้ในวงจรรวมเดี่ยว (Single Chip) ขนาด 40 ขา ดังนั้นจึงสามารถออกแบบให้ระบบทั้งหมดมีขนาดเล็ก และการที่ทั้งหมดบรรจุอยู่ภายในวงจรรวมเดี่ยวจึงทำให้การตรวจสอบหาข้อผิดพลาดในระบบง่ายไม่สลับซับซ้อน รวมทั้งลดปัญหาเรื่องการที่มีสัญญาณรบกวนในระบบ จนทำให้การทำงานผิดพลาดไป แต่การที่จะนำเอา MCS-51 มาใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ได้จำเป็นที่จะต้องศึกษาและทำความเข้าใจถึงโครงสร้างและองค์ประกอบของ MCS-51 เสียก่อนแล้วถึงจะเขียนโปรแกรมเพื่อควบคุมการทำงานของ MCS-51 ให้เป็นไปตามความต้องการ

3.1 โครงสร้างของ 8051

ภายใน 8051 จะประกอบขึ้นด้วย GATE ต่าง ๆ เช่น AND, OR, NOT ซึ่ง GATE เหล่านี้ จะถูกนำมาออกแบบให้มีหน้าที่ในการทำงานต่าง ๆ เช่น วงจรถอดรหัสคำสั่ง (Instruction Decoder) วงจรสร้างสัญญาณนาฬิกา (Clock Signal Generator) โครงสร้างภายในของ 8051 จะประกอบด้วยส่วนย่อย ๆ ดังไดอะแกรมใน รูป 3.1



รูปที่ 3.1 Block Diagram 8051


ไดอะแกรมในรูปที่ 3.1 เป็นโครงสร้างใหญ่ ๆ ของ 8051 เนื่องจากลักษณะของ 8051 เป็นคอมพิวเตอร์จึงประกอบด้วย 3 ส่วนหลัก ๆ คือ

ส่วนที่ 1 คือ CPU (Central Processing Unit) หรือตัวประมวลผล ส่วนนี้จะมีส่วนที่ทำหน้าที่สร้างสัญญาณควบคุมในการติดต่อกับส่วนอื่น ๆ เรียกว่าวงจรควบคุม (Control Unit)

สัญญาณที่สร้างจากวงจรควบคุมได้แก่ สัญญาณสำหรับการติดต่อกับหน่วยความนำ อุปกรณ์รับข้อมูลเข้า หรือส่งข้อมูลเข้าหรือส่งข้อมูลออกจากตัว 8051 ซึ่งส่วนควบคุมการขัดจังหวะ (Interrupt Control) และส่วนควบคุมบัส (Bus Control) ก็เป็นส่วนหนึ่งของวงจรควบคุมด้วยการสร้างสัญญาณควบคุมจากส่วน CPU นี้จะทำการสร้างสัญญาณโดยการถอดรหัสจากคำสั่ง (Instruction) ตามที่มีการกำหนดไว้ และสัญญาณที่สร้างขึ้นมาจะอ้างอิงกับสัญญาณนาฬิกา ที่สร้างจากวงจรรอสซิงิลเลเตอร์เพื่อให้ทุก ๆ ส่วนในวงจรทำงานประสานกัน (Synchronize) อย่างถูกต้อง

ใน CPU นี้ยังประกอบด้วยส่วนย่อยอีกส่วนที่เรียกว่า ส่วนประมวลผล (Arithmetic Logic Unit) ส่วนนี้จะทำหน้าที่ประมวลผลข้อมูลเช่น การบวก ลบ คูณ หรือหารข้อมูล แล้วนำผลลัพธ์ไปเก็บไว้ในรีจิสเตอร์หรือหน่วยความจำที่ต้องการ

ส่วนที่ 2 คือ หน่วยความจำ (Memory) มีไว้สำหรับจดจำข้อมูล ถ้าจะให้เห็นภาพพจน์ของหน่วยความจำได้ก็คือ หน่วยความจำเปรียบเหมือนกล่องเก็บเอกสารจำนวนมากที่นำมาต่อเรียงกันไว้ แต่ละกล่องก็มีเอกสาร 1 แผ่น ดังรูปที่ 3.2 มีกล่องเอกสารทั้งหมด 15 กล่อง



รูปที่ 3.2 ภาพเสมือนของหน่วยความจำ

ถ้าต้องการเอาเอกสารจากกล่องใด หรือเอาเอกสารไปเก็บที่กล่องใด จะต้องรู้หมายเลขของกล่องข้อมูลเสียก่อน ซึ่งถ้าเป็นหน่วยความจำแล้วหมายเลขของกล่องก็คือตำแหน่งของหน่วยความจำหรือแอดเดรส (Address) นั่นเอง การเอาข้อมูลไปเก็บในหน่วยความจำเรียกว่า การเขียน (Write) ข้อมูล และการเอาข้อมูลออกจากหน่วยความจำจะเรียกว่าการอ่าน (Read) ข้อมูล ซึ่งแต่ละตำแหน่งของหน่วยความนำจะเก็บข้อมูลได้เพียงค่าเดียวเท่านั้น ในไมโครโปรเซสเซอร์ทั่วไปรวมทั้ง 8051 นั้นข้อมูลในแต่ละตำแหน่งของหน่วยความจำจะมีค่าได้เพียง 8 หลักของเลขฐาน 2 (8 บิตเท่ากับ 1 ไบท์) ดังนั้นแต่ละตำแหน่งของหน่วยความจำจะเก็บเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ข้อมูลมีค่าได้ระหว่าง 0 ถึง 255 (00000000 ถึง 11111111 ในเลขฐาน 2) แต่จำนวนตำแหน่งที่จะเก็บข้อมูลได้ขึ้นกับไมโครโพรเซสเซอร์แต่ละเบอร์ การติดต่อกับหน่วยความจำจะต้องมีสัญญาณ 3 กลุ่ม คือ

1. แอดเดรส หรือค่าตำแหน่งที่ต้องการติดต่อกับหน่วยความจำ ใน 8051 จะติดต่อกับหน่วยความจำประเภท Program Memory หรือ Data Memory ได้สูงสุด ชนิดละ 65536 ตำแหน่ง ดังนั้นการอ้างอิงแต่ละตำแหน่งของหน่วยความจำจะต้องใช้เส้นแอดเดรสตำแหน่งในเลขฐาน 2 ทั้งหมด 16 เส้น (2^{16} เท่ากับ $64 \times 1024 = 65536$)

2. ข้อมูลที่จะอ่านหรือเขียนกับหน่วยความจำที่ตำแหน่งในข้อ 1

3. สัญญาณควบคุมที่จะส่งไปยังหน่วยความจำ เพื่อบอกกับหน่วยความจำว่าต้องการอ่านหรือเขียนข้อมูล

สัญญาณเหล่านี้จะถูกวงจรควบคุมภายใน 8051 สร้างมาจากวงจรลอจิกของคำสั่งที่ 8051 อ่านจากหน่วยความจำ Program Memory เข้าไปทำงานนั่นเอง ในรูป 3.1 หน่วยความจำได้แก่ 4K ROM และ 128 Byte RAM ซึ่งขนาดของหน่วยความจำนี้มีขนาดต่าง ๆ กันตามเบอร์ของไมโครคอนโทรลเลอร์ และจะอธิบายโดยละเอียดในข้อ 3.1

ส่วนที่ 3 อุปกรณ์อินพุตและเอาต์พุต (Input /Output Device) เป็นส่วนที่จะใช้ส่งข้อมูลเข้าหรือออกจาก 8051 ทำให้ 8051 ติดต่อกับโลกภายนอกได้ ดังในไดอะแกรมรูปที่ 3.1 อุปกรณ์อินพุตและเอาต์พุต ได้แก่ 4 I/O Port, Timer 0, Timer 1, Serial Port การทำงานของแต่ละส่วนมีดังนี้

1. I/O Port คำว่าพอร์ทหมายถึงจุดที่จะติดต่อกับส่วนที่อยู่ภายนอก 4 I/O Port ของ 8051 เป็นที่ใช้สำหรับรับ-ส่งข้อมูล ซึ่งเป็นสัญญาณดิจิทัลเข้าหรือออกจากตัว MCS-51 พอร์ทมีทั้งหมด 4 พอร์ท โดยแต่ละพอร์ทจะรับ-ส่งข้อมูลได้ 8 บิต มีพอร์ท P0, P1, P2 และ P3 บางพอร์ทจะใช้ทำงานมากกว่า 1 อย่างก็ได้ เช่น พอร์ท P0 และ P2 จะใช้สำหรับการส่งค่าตำแหน่ง (Address) ของหน่วยความจำที่ต้องการติดต่อ และพอร์ท P0 จะใช้รับส่งข้อมูลเมื่อติดต่อกับหน่วยความจำได้ด้วย แต่สิ่งเหล่านี้ไม่ได้เกิดขึ้นในเวลาเดียวกัน แต่จะใช้วิธีทำงานตามลำดับโดยควบคุมจากสัญญาณควบคุม (Control) ที่ลอจิกที่มาจากแต่ละคำสั่งที่ให้คอมพิวเตอร์ทำงานนั่นเอง และสัญญาณทั้งหมดจะอ้างอิงกับสัญญาณนาฬิกา

2. Timer 0 และ Timer 1 เป็นวงจรมีหน้าที่สามารถกำหนดให้ทำการนับจำนวนไซเคิลของสัญญาณที่ต่อจากภายนอก 8051 หรือจำนวนไซเคิลของสัญญาณนำพิกภายใน 8051 ก็ได้ค่าจากการนับจะถูกอ่านหรือตั้งค่าเริ่มต้นของการนับได้โดย CPU


3. Serial Port หรือพอร์ทอนุกรม CPU จะอ่านและเขียนข้อมูลกับ Serial Port เป็นแบบ 8 บิต แต่ข้อมูลจะถูกส่งออกจาก 8051 เรียงไปที่ละบิตออกจากขา TXD และในการรับข้อมูลเข้าก็จะรับเข้ามาทีละ บิต ทางขา RXD แล้วจัดเรียงใหม่เป็น 8 บิต เพื่อให้ CPU อ่านไปใช้งานต่อไป

8051 มีพอร์ทให้ใช้งานได้หลายแบบทำให้สะดวกแก่การนำไปใช้งานต่าง ๆ มากมาย การจะจำพอร์ทเหล่านี้ไปใช้งานได้จะต้องเขียนโปรแกรมขึ้นมาควบคุม ซึ่งจะได้กล่าวต่อไป

3.2 การจัดการหน่วยความจำของ 8051

หน่วยความจำของ 8051 แบ่งออกไว้เป็น 2 แบบ ตามลักษณะของการใช้งาน คือ

1. Program Memory เป็นหน่วยความจำที่ใช้เป็นเก็บคำสั่งในรูปรหัสภาษาเครื่อง (Machine Language) ซึ่งต้องการให้ 8051 ทำงาน เมื่อ 8051 ทำงานก็จะอ่านข้อมูลที่เก็บในหน่วยความจำประเภทนี้เข้าไปถอดรหัสแล้วสร้างสัญญาณควบคุมส่วนอื่น ๆ ตามการทำงานของแต่ละคำสั่งนั้น หน่วยความจำแบบนี้จะต้องเป็นแบบ Read Only Memory (ROM) และผู้ใช้ต้องเขียนข้อมูลในแต่ละตำแหน่งของหน่วยความจำเป็นรหัสภาษาเครื่องของ 8051 ตามลำดับการทำงานที่ต้องการ (หน่วยความจำแบบ ROM เป็นแบบ Non Volatile ซึ่งเมื่อปิดไฟแล้วข้อมูลก็ไม่มีสูญหาย) การเขียนข้อมูลลงไปบน ROM จะต้องใช้เครื่องมือพิเศษ ในระหว่างการทำงานของ 8051 ผู้ใช้จะไม่สามารถใช้คำสั่งทำการเขียนข้อมูลลงไปบน ROM ได้ จำนวนตำแหน่งสูงสุดของหน่วยความจำแบบนี้ที่ 8051 จะใช้งานได้คือ 65536 ตำแหน่ง ค่าของตำแหน่ง (Address) จะเขียนเป็นเลขฐาน 16 ได้ตั้งแต่ 0000H ถึง FFFFH หน่วยความจำตำแหน่ง 0000H ถึง 0FFFH จำนวน 4 กิโลไบต์ นั้นผู้ใช้จะเลือกได้ว่าเป็นตำแหน่งของ ROM ที่อยู่ในหรือภายนอก 8051 ถ้าต้องการให้ 8051 ทำงานตามคำสั่งที่เก็บไว้ใน ROM ภายใน 8051 ก็ให้ป้อนสัญญาณสถานะลอจิก High (1) เข้าที่ขา EA ของ 8051 แต่ถ้าต้องการให้ทำงานในโปรแกรมที่เก็บไว้ใน ROM ภายนอก 8051 ก็ให้ต่อลอจิก Low (0) เข้าที่ขา EA ของ 8051 ส่วนหน่วยความจำที่ตำแหน่ง 1FFFH ถึง FFFFH จะต้องต่ออยู่ภายนอก 8051 เสมอ คัดแสดงในแผนภูมิหน่วยความจำ (Memory Map) ในรูปที่ 3.2



Program Memory
(Read Only)

Data Memory
(Read/Write)

รูปที่ 3.3 แผนภูมิหน่วยความจำของ 8051

Internal Memory หมายถึง หน่วยความจำที่อยู่นอก 8051 ส่วน External Memory หมายถึง หน่วยความจำที่อยู่นอก 8051

ไมโครคอนโทรลเลอร์ตระกูล MCS-51 ได้แก่ เบอร์ 8031, 8051 และ 8751 นั้นโดยโครงสร้างและรหัสคำสั่งจะเหมือนกันทุกประการแตกต่างกันที่

- 8031 จะไม่มี ROM ขนาด 4 กิโลไบต์อยู่ภายใน ผู้ใช้จะต้องเลือกการใช้งาน Program Memory อยู่นอกวงจรรวมทั้งหมด 64 กิโลไบต์

- 8051 จะมี ROM ขนาด 4 กิโลไบต์อยู่ภายใน ถ้าต้องการเก็บคำสั่งควบคุมการทำงานไว้ในหน่วยความจำส่วนนี้ จำต้องส่งโปรแกรมคำสั่งไปให้โรงงานผู้ผลิตทำการเขียนใส่ใน ROM ให้ตั้งแต่ในขั้นตอนของการผลิตวงจรรวม ผู้ใช้ไม่สามารถแก้ไขโปรแกรมได้เอง ถ้าจะนำมาใช้งานโดยเก็บโปรแกรมไว้ในหน่วยความจำช่วง 4 กิโลไบต์แรก อยู่นอกก็สามารถทำได้ โดยการต่อ ROM ไว้ภายนอก แล้วต่อขา EA ของ 8051 ไว้กับสัญญาณที่มีสถานะวอลจิกเป็น 0

- 8751 จะมีหน่วยความจำขนาด 4 กิโลไบต์เป็นแบบ EPROM (Erasable Program Read Only Memory) อยู่นอกวงจรรวมเอาไว้ ใช้เก็บโปรแกรมคำสั่งที่จะให้ 8751 ทำงาน ผู้ใช้สามารถเขียนคำสั่งลงใน EPROM ได้เองโดยใช้เครื่องมือที่เรียกว่า เครื่องโปรแกรม EPROM (EPROM Programmer) และผู้ใช้สามารถแก้ไขโปรแกรมที่อยู่ใน EPROM ได้โดยการล้างข้อมูลในทุกตำแหน่งของ EPROM ออกด้วยการฉายแสงอุลตราไวโอเล็ต (Ultraviolet) ผ่านกระจกใสบนวงจรรวมเข้าไปยังวงจรรวมในตามเวลาที่กำหนดในคู่มือเฉพาะ (Data sheet) ของ 8751 จากนั้นก็ใช้เครื่องโปรแกรม EPROM เขียนโปรแกรมลงไปใหม่ 8751 นี้จะสะดวกมากสำหรับการพัฒนาโปรแกรม

2. Data Memory เป็นหน่วยความจำที่ 8051 จะใช้สำหรับพัก, เก็บข้อมูล แล้วเรียกมาใช้ใหม่ในระหว่างการทำงานของ 8051 การอ่านหรือเขียนข้อมูลจากหน่วยความจำจะกระทำโดยคำสั่งที่เก็บไว้ใน Program Memory หน่วยความจำแบบนี้เป็นประเภท Random Access Memory (RAM) ถ้ามีไฟเลี้ยงอยู่ข้อมูลที่เก็บไว้จะไม่สูญหาย แต่ถ้าปิดเครื่องหรือไม่จ่ายไฟให้แก่ RAM แล้วข้อมูลใน RAM ก็จะไม่สูญหาย การสูญหายของข้อมูลไม่ได้หมายความว่าไม่มีอะไรอยู่เลย แต่เป็นการที่ข้อมูลใหม่ซึ่งไม่ใช่ข้อมูลที่เก็บไว้เดิมเข้ามาอยู่แทนที่ เช่นเดิมเก็บข้อมูล 18H ไว้ที่ตำแหน่ง 1900H เมื่อปิดไฟแล้วเปิดใหม่ ข้อมูลที่ตำแหน่ง 1900H จะไม่ใช่ 18H อาจเป็นค่าอะไรก็ได้ ซึ่งเรียกการเกิดลักษณะนี้ว่าข้อมูลสูญหายไป หน่วยความจำแบบ Data Memory ของ 8051 จะมีอยู่ 2 ชุด ชุดหนึ่งอยู่ภายใน 8051 จำนวน 128 ไบต์ที่ตำแหน่ง 00H ถึง 7FH และอีกชุดหนึ่งจะต้องต่ออยู่นอกของวงจรรวม 8051 มีได้สูงสุด 65536 ไบต์ (64 กิโลไบต์) อยู่ที่ตำแหน่ง 0000H ถึง FFFFH ดังแสดงในรูป 6.4 หน่วยความจำแบบ Data Memory

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ภายใน 8051 ที่ตำแหน่ง 80H ถึง FFH นั้น ไม่ได้มีอยู่ทุกตำแหน่ง จะมีเฉพาะในบางตำแหน่งซึ่งเรียกหน่วยความจำบางตำแหน่งนี้ว่า Special Function Register (SFR) เพราะจะใช้หน่วยความจำเหล่านี้สำหรับงานพิเศษเท่านั้น แต่ละตำแหน่งของหน่วยความจำแบบ SFR นี้ อาจเป็น RAM หรือวงจรรนับ (Counter) วงจรตั้งเวลา (Timer) ก็ได้ เช่น เป็น Timer 0 , Timer 1 ดังนั้นใน 8051 จึงไม่ถือว่า SFR เป็น Data Memory

3.3 สถาปัตยกรรมของ 8051


จากรูปที่ 3.4 เป็นสถาปัตยกรรมของ 8051 ซึ่งจะอธิบายถึงส่วนย่อยๆ ภายในของ 8051 สัญญาณา 40 ขาที่จะต่อสัญญาณาออกภายนอก

Port 0


เป็น Port ขนาด 8 bit อยู่ที่ขา 39-32 เริ่มจากบิต 0 ถึง 7 ดังรูป แต่ละขาจะเขียนว่า P0.0, P0.1, ... P0.7 หมายถึงบิต 7 ของ Port 0 ซึ่งเป็นบิตที่มีนัยสำคัญสูงสุด Port 0 ใช้ได้ทั้งการรับ-ส่งข้อมูล ข้อมูลที่ส่งออกทาง Port 0 จะถูกแลทไว้ที่ขาของ Port โครงสร้างของแต่ละบิตของ Port 0 เป็นแบบ Open Drain Bidirectional



รูปที่ 3.4 โครงสร้างของ Port 0



รูปที่ 3.5 สถาปัตยกรรมภายในของ 8051



8051

รูปที่ 3.6 Diagram 8051แบบ DIP


ในรูปที่ 3.4 เมื่อมีคำสั่งการเขียนข้อมูลมายัง Port 0 ข้อมูลจาก Internal Data Bus จะถูก Latch ไว้ที่ D-FF โดยสัญญาณ "Write to Latch" ที่ถูกสร้างมาจากส่วน Timing and Control และในการอ่านข้อมูลจาก 0 จะอ่านได้ 2 แบบ คือ การอ่านข้อมูลที่ส่งไปเก็บไว้ที่ Port ก็จะมีสัญญาณ Read Latch มาเพื่ออ่านข้อมูลจาก D-FF กลับเข้าไปยัง Internal Data Bus การอ่านข้อมูลอีกแบบก็คือการอ่านสถานะของสัญญาณที่เข้ามาทาง Port 0 ก็จะมีสัญญาณ Read Pin มาควบคุมการอ่าน

Port 0 จะใช้งานหลายอย่างดังนี้

1. ใช้สำหรับส่งค่าตำแหน่งหน่วยความจำภายนอกที่ต้องการติดต่อกับ ตำแหน่งหน่วยความจำสูงสุดที่จะติดต่อก็ได้คือ 64 kbyte จึงมีค่าตำแหน่งหน่วยความจำ 16 บิตของเลขฐานสอง ค่าตำแหน่งหน่วยความจำ 8 บิตล่างจะถูกส่งออกทาง Port 0 และ 8 บิตบนจะส่งออกทาง Port 2
2. ใช้รับ-ส่งข้อมูลกับ Data Memory หรือใช้รับข้อมูลจาก Program Memory
3. ใช้รับ-ส่งข้อมูลทาง Port โดยตรง ในกรณีที่ไม่มีการใช้หน่วยความจำของ Program Memory หรือ Data Memory ภายนอก

Port 1

เป็น Port ขนาด 8 บิต ในรูปที่ 3.7 คือขา P1.0-P1.7 (ขา 11-18) P1.0 หมายถึงบิต 0 ของ Port 1 ซึ่งเป็นบิต Least Significant Bit และ บิต 7 (P1.7) เป็น Most Significant Bit โครงสร้าง Port 1 ดังรูป 3.7




รูปที่ 3.7 โครงสร้าง Port 1

ส่วนที่ 1 คือ Port Latch ในรูปที่ 3.4 ซึ่งจะมีการทำงานเหมือนส่วนที่ 1 ของ Port 0 ส่วนที่ 2 คือ Port 1 Driver ในรูปที่ 3.4 Port 1 Driver จะมีตัวต้านทานต่ออยู่เป็น Internal Pull up Port 1 จะใช้เป็นตัวรับส่งข้อมูลเท่านั้น ข้อมูลที่ส่งออกมาทาง Port 1 จะถูก Latch ไว้แล้วส่งออกไปทางแต่ละขา ก่อนที่จะอ่านข้อมูลเข้าไปทาง Port 1 จะต้องเขียน 1 ไปยังทุกบิตของ Port 1 เสียก่อน เพื่อให้ FET อยู่ในสถานะ OFF ก่อน มิฉะนั้นแล้วถ้ามีข้อมูล 0 ส่งออกมาค้างอยู่ที่ D-FF จะทำให้ FET อยู่ในสถานะ ON ดังนั้นถ้าสัญญาณภายนอกส่งเข้ามาที่ขานี้ก็就会被ลัดวงจรลงกราวด์ โดยไม่สนใจว่าสถานะลอจิกของสัญญาณที่เข้ามาจะเป็นอะไร ข้อมูลที่อ่านเข้าไปจึงเป็น 0 เสมอ

Port 2

Port ขนานขนาด 8 บิตคือขา P2.0 ถึง P2.7 มีโครงสร้างของ Port ดังรูปที่ 3.8



รูปที่ 3.8 โครงสร้างของ Port 2


ลักษณะจะเหมือนกับ Port 0 แต่แตกต่างกันที่ ใน Port 2 นั้นภาค Driver จะใช้งานเพียง 2 ลักษณะคือ

1. ใช้ส่งค่าตำแหน่งหน่วยความจำภายนอกที่ต้องการติดต่อค่าตำแหน่งนี้เป็น 8 บิตบนของค่าตำแหน่ง
2. ใช้เป็นพอร์ตรับและส่งข้อมูลกับภายนอก

ดังนั้นภาค Driver ของ Port 2 จึงแตกต่างจาก Driver ของ Port 0 โดยที่ใน Port 2 นั้นจะมีเฉพาะ ADDR เข้ามาที่ MUX เท่านั้น นอกนั้นแล้วการทำงานจะเหมือนกัน และที่ Output ของ Port 2 จะมี Internal Pull up จะทำให้ Output ของ Port 2 แสดงสถานะลอจิกเป็น 1 ได้ ถ้า FET อยู่ในสถานะ OFF บางครั้งเรียกว่า "Quasi-Bidirectional" เมื่อใช้เป็นพอร์ต Input ก็รับสัญญาณภายนอกมาโดยตรง ถ้าสัญญาณภายนอกเป็น 0 ก็จะมีกระแสไหลออกจากพอร์ต เมื่อใช้เป็นพอร์ต Input รับข้อมูล จะต้องเขียน 1 ไปยังแต่ละบิตเสียก่อน

Port 3

คือขา P3.0-3.7 หรือขา 10-17 Port 3 มีโครงสร้างดังรูปที่ 3.9



รูปที่ 3.9 โครงสร้างพอร์ต 3

ส่วนที่ 1 ในรูปที่ 3.9 เป็นส่วน Latch ข้อมูลที่เขียนมายังพอร์ต 3 ทาง Internal Bus เหมือนกับ Port อื่นๆ และพอร์ต 3 จะมี Internal Pull up อยู่ทุกบิต แต่พอร์ต 3 นี้แต่ละบิตจะใช้ในการทำงานอื่นได้โดยใช้คำสั่งควบคุมการทำงาน ในส่วนที่ 2 จะมีสัญญาณ Alternative Output Function ที่สร้างมาจากส่วน Timing and Control สัญญาณ Alternative Output Function เป็นสัญญาณส่งออกในกรณีที่ใช้พอร์ต 3 ทำงานใน Function อื่น และจุด Alternative Output Function เป็นจุดที่จะเอาสัญญาณไปเข้ากับส่วนอื่นตามการทำงานของบิตนั้น แต่ละบิตของพอร์ต 3 จะมี Function อื่นดังนี้

- P3.0/RXD (Serial Input Port)
- P3.1/TXD (Serial Output Port)
- P3.2/INT0 (External Interrupt)
- P3.3/INT1 (External Interrupt)
- P3.4/T0 (Timer Counter 0 External Input)
- P3.5/T1 (Timer Counter 1 External Input)
- P3.6/WR (External Data Memory Write Strobe)
- P3.7/RD (External Data Memory Read Strobe)

3.4 การทำงานของ 8051

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คอมพิวเตอร์จะทำงานด้วยวงจรที่เรียกว่า ฮาร์ดแวร์ (Hardware) ประกอบขึ้นมาเพียงอย่างเดียวไม่ได้ จะต้องมีโปรแกรมหรือคำสั่งที่จัดเรียงกันไว้ให้คอมพิวเตอร์ทำงานตามลำดับใน 8051 ก็เช่นกัน ผู้ใช้จะต้องเขียนโปรแกรมเป็นภาษาเครื่อง ซึ่งอยู่ในรูปของเลขฐาน 2 เก็บไว้ในหน่วยความนำประเภท Program memory แต่ละคำสั่งของ 8051 อาจประกอบด้วย 1, 2 หรือ 3 ไบท์ แล้วแต่ว่าจะเป็นคำสั่งให้ทำงานอะไร คอมพิวเตอร์ก็จะเหมือนกับคนที่จะต้องทำงานตามคำสั่ง เมื่อรับคำสั่งแล้วก็จะไปทำตามคำสั่งนั้น เสร็จสิ้นแล้วก็กลับมารับคำสั่งต่อไป

จากรูปที่ 3.5 เมื่อเริ่มป้อนไฟเลี้ยงให้กับ 8051 ซึ่งมีวงจร Power on reset ต่ออยู่จะมีการรีเซ็ตเกิดขึ้น การทำงานภายใน 8051 จะเริ่มจากบล็อก Program Counter ซึ่งเป็นวงจรนับ (Counter Circuit) ชนิดหนึ่งส่งค่าตำแหน่งหน่วยความนำสำหรับโปรแกรมลงไปยังบัส (Bus) หมายเลข 1 บัสนี้มีขนาด 16 บิต ค่าตำแหน่งหน่วยความนำนี้จะถูกส่งไปเก็บที่ Program ADDR Register ที่เป็นวงจร Latch ข้อมูลซึ่งเป็นค่าตำแหน่งหน่วยความนำ จะปรากฏที่บัส 16 บิตหมายเลข 2 ถ้าเป็นค่าตำแหน่งหน่วยความนำแรกหลังจากรีเซ็ต ค่าตำแหน่งหน่วยความนำจะเป็น 0000H หน่วยความนำสำหรับโปรแกรมจะเลือกได้ว่าเป็น ROM ภายในหรือภายนอก 8051 โดยการป้อนสถานะลอจิกเข้าไปที่ 8051 ทางขา EA ซึ่งต่ออยู่ส่วน Timing and Control ทำหน้าที่ เป็นวงจรถอดรหัส (Decoder) แล้วสร้างสัญญาณควบคุมต่อไป ถ้าป้อนสัญญาณลอจิก 0 เข้าไปที่ขา EA จะเป็นการเลือกใช้ ROM ภายใน 8051 โดยที่วงจร Timing and Control จะสร้างสัญญาณไปยัง ROM ภายในให้ส่งข้อมูลที่เป็นคำสั่งจากตำแหน่งที่ถูกชี้ด้วยค่าตำแหน่งที่ส่งมาทางบัสหมายเลข 2 ข้อมูลจาก ROM จะถูกส่งลงไปยังบัสหมายเลข 3 ที่เรียกว่า Internal Data Bus แล้วนำไปเก็บไว้ที่ Instruction Register (เป็นวงจร Latch) เพื่อส่งต่อไปให้กับวงจร Timing and Control ทำการถอดรหัส แล้วควบคุมการทำงานส่วนอื่น ๆ ต่อไปแล้วแต่จะเป็นคำสั่งให้ทำงานอะไร ในการฉีกที่เลือก ROM ภายนอก 8051 โดยป้อนสัญญาณลอจิก 1 เข้าไปที่ขา EA จะทำให้วงจร Timing and Control ส่งสัญญาณไปยังพอร์ท 0 และ 2 เพื่อส่งค่าตำแหน่งหน่วยความนำบนบัสหมายเลข 2 ออกไปชี้ตำแหน่งหน่วยความนำภายนอก จากนั้นจะอ่านข้อมูลที่เป็นคำสั่งกลับเข้ามาทางพอร์ท 0 ไปยัง Internal Data Bus แล้วเก็บที่ Instruction Register เพื่อทำงานต่อไปเหมือนกับตอนอ่านคำสั่งจาก ROM ภายใน การทำงานในช่วงส่งค่าตำแหน่งหน่วยความนำไปยังหน่วยความนำ แล้วอ่านข้อมูลที่เป็นคำสั่งกลับเข้ามาเก็บไว้ใน Instruction Register เรียกว่าเป็นช่วงของการ Fetch (Fetch Cycle) ช่วงต่อไปจะเป็นช่วงของการทำงานตามคำสั่ง เรียกว่า Execute Cycle เช่นถ้าเป็นคำสั่งให้บวกข้อมูลในรีจิสเตอร์ Accumulator กับข้อมูลจาก

หน่วยความจำ Data Memory ภายใน RAM ตำแหน่ง 23H วงจร Timing and Control ก็จะส่งสัญญาณให้ Instruction Register ส่งค่าตำแหน่งหน่วยความจำ 23H ไปยัง Internal Data Bus แล้วนำข้อมูลไปเก็บไว้ที่ RAM ADDR Register เพื่อใช้ชี้ตำแหน่งหน่วยความจำ RAM จากนั้น Timing and Control จะสั่งให้ RAM ส่งข้อมูลที่เก็บอยู่ในหน่วยความจำตำแหน่ง 23H ลงมายัง Internal Data Bus แล้วนำข้อมูลไปเก็บไว้ที่ TMP1 (วงจร Latch) ขณะเดียวกันวงจร Timing and Control ก็จะส่งสัญญาณไปยัง ACC ให้ส่งข้อมูลมายัง TMP2 (วงจร Latch) วงจร ALU ซึ่งโครงสร้างเป็นวงจรทำการคำนวณทางคณิตศาสตร์ (บวก,ลบ,คูณ,หาร) และยังสามารถทำงานทางลอจิก (AND, OR , NOT,XOR) จะทำการบวกเลขจาก TMP1 และ TMP2 เข้าด้วยกัน ผลลัพธ์ที่ได้จะส่งผ่าน Internal Data Bus กลับไปเก็บยัง ACC PSW (Program Status Word) ซึ่งจะทำหน้าที่เก็บสถานะผลลัพธ์ของการทำงานใน ALU เช่นผลลัพธ์การบวกมีค่าเกิน 8 บิต ก็จะทำให้บิตหนั้งใน PSW ถูก SET เป็น 1

การทำงานที่กล่าวมาข้างต้นจะขึ้นกับสัญญาณควบคุมที่สร้างมาจากวงจร Timing and Control และสัญญาณที่สร้างขึ้นนี้จะอ้างอิงกับสัญญาณนาฬิกาที่สร้างมาจากวงจร Timing and Control และสัญญาณที่สร้างขึ้นนี้จะอ้างอิงกับสัญญาณนาฬิกาที่สร้างมาจากวงจร Oscillator ทำให้การทำงานต่าง ๆ เป็นไปตามลำดับที่ผู้ผลิตได้ออกแบบไว้

คำสั่งแต่ละคำสั่งของ 8051 จะใช้เวลาทำงาน 1,2 หรือ 3 ไชเคิลของเครื่อง (Machine Cycle) แล้วแต่ว่าเป็นคำสั่งประเภทใด 1 ไชเคิลของเครื่องจะใช้เวลา 12 ไชเคิลของสัญญาณนาฬิกา ดังนั้นแต่ละคำสั่งของ 8051 จะใช้เวลาการทำงาน 12,24 หรือ 36 ไชเคิลของสัญญาณนาฬิกานั้นเอง แต่ละไชเคิลของเครื่องจะถูกแบ่งออกเป็น 6 State คือ S1,S2,S3,S4,S5 และ S6 แต่ละ State จะประกอบด้วย 2 ไชเคิลของสัญญาณนาฬิกา ในไชเคิลแรกจะเรียกว่า เฟส 1 (P1) และไชเคิลที่ 2 เรียกเฟส 2 (P2) ในแต่ละเฟสจะนับตั้งแต่ขอบขั้วลงของสัญญาณนาฬิกาที่อยู่ถัดไป เมื่อ 8051 ทำงานเสร็จ 1 ไชเคิลของเครื่องก็จะเริ่มทำงาน State 1 Phase 1 (S1P1) ของไชเคิลต่อไป ใน 1 ไชเคิลของเครื่องวงจร Timing and Control จะสร้างสัญญาณ ALE ออกมา 2 ไชเคิลเพื่อ Fetch คำสั่งเข้าไป 2 ครั้งเสมอ ที่บริเวณขอบขาขึ้นของสัญญาณ ALE คำสั่งใดมีก๊อบท์หรือใช้เวลาทำงานกี่ไชเคิลจะดูได้จากตารางชุดคำสั่ง 8051

คำสั่งประเภท 1 ไบท์ 1 ไชเคิลของเครื่องได้แก่คำสั่ง INC A จะมีการอ่านคำสั่งจากหน่วยความจำสำหรับโปรแกรม 2 ครั้ง ที่เวลาประมาณขอบขาขึ้นของสัญญาณ ALE เมื่อคำสั่งแรกถูกอ่านเข้าไปที่เวลาที่ขอบขาขึ้นของสัญญาณ ALE แรก แล้วนำไปเก็บที่ Instruction

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Register เพื่อให้วงจร Timing and Control ถอดรหัสแล้วเข้าสู่การ Execute ขณะเดียวกันก็จะเริ่มต้นการ Fetch คำสั่งที่อยู่ในหน่วยความจำตำแหน่งถัดไปเข้ามา และคำสั่งที่ 2 จะถูกอ่านเข้ามาที่เวลาขอบขาขึ้นของสัญญาณ ALE ถัดไป วงจร Timing and Control เมื่อถอดรหัสคำสั่งแรกก็จะทราบว่าการทำงานคำสั่งนี้ให้สิ้นสุดจะใช้คำสั่ง เพียง 1 ไบต์ ดังนั้นคำสั่งที่ถูกอ่านมาไบต์ที่ 2 จะไม่ถูกนำมาทำงาน เพียงแต่อ่านเข้ามาแล้วทิ้งไป (Discard)

คำสั่งประเภท 2 ไบต์และใช้เวลา 1 ไชเคลิขของเครื่องได้แก่คำสั่ง ADD A,#data ในหนึ่ง ไชเคลิขของเครื่องนี้จะมีการอ่านคำสั่งเข้ามา 2 ไบต์ เหมือนกับคำสั่งประเภท 1 ไบต์ 1 ไชเคลิขของเครื่อง แตกต่างกันที่ไบต์ที่ 2 จะถูกนำมาใช้งานด้วยไม่ได้ถูกทิ้งไป




บทที่ 4

ทฤษฎีการรับส่งคลื่นวิทยุ

จากการวิเคราะห์คุณสมบัติของสัญญาณพาหะที่เป็นคลื่นรูปไซน์ ทำให้ทราบว่าสามารถทำการเปลี่ยนแปลงสัญญาณพาหะได้อีกสองวิธีนอกจากแอมพลิจูดมอดูเลชันคือ การเปลี่ยนความถี่ (Frequency) เรียกว่าฟริควเอนซ์มอดูเลชัน (Frequency Modulation) และการเลื่อนเฟส (Phase) เรียกว่าเฟสมอดูเลชัน (Phase Modulation) จากการเปลี่ยนความถี่ของสัญญาณทำให้เกิดการมอดูเลตทางเฟสด้วย ทั้งสองวิธีจึงเป็นการมอดูเลชันทางมุม (Angle Modulation) สืบเนื่องจากสมการ

$$v_s \approx V_s \sin(2\pi f_c t) \approx V_s \sin(st)$$



รูปที่ 4.1 แสดงสัญญาณพาหะ สัญญาณข้อมูลและสัญญาณ FM และ PM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1 ฟรีแควนซีมอดูเลชัน (Frequency Modulation)


เป็นการเปลี่ยนความถี่ของสัญญาณพาหะตามการเปลี่ยนแปลงของสัญญาณข้อมูล โดยที่เอาแอมพลิจูดของสัญญาณคงที่ การเปลี่ยนความถี่ของสัญญาณพาหะจะมีความสัมพันธ์กับค่าแอมพลิจูดของสัญญาณข้อมูลเช่นเมื่อสัญญาณข้อมูลมีแอมพลิจูดสูง สัญญาณพาหะก็จะมีความถี่สูงขึ้นด้วย ขณะไม่มีสัญญาณข้อมูลเข้ามามอดูเลต สัญญาณพาหะจะมีค่าความถี่กลางอยู่ค่าหนึ่งซึ่งเรียกว่า เซ็นเตอร์ฟรีแควนซี (Centre Frequency) เมื่อมีสัญญาณข้อมูลเข้ามาจะทำให้เกิดความถี่เปลี่ยนแปลงสูงขึ้นหรือต่ำลงปริมาณความถี่ที่เปลี่ยนไปเรียกว่า ค่าเบี่ยงเบนทางความถี่ (Frequency Deviation) ค่าสูงสุดของการเบี่ยงเบนจะเกิดขึ้นเมื่อสัญญาณข้อมูลมีแอมพลิจูดสูงสุด ความถี่ของสัญญาณจะเป็นตัวกำหนดให้ทราบถึงจำนวนครั้งในหนึ่งวินาทีที่เกิดการเบี่ยงเบนทางความถี่ขึ้นไปสูงและต่ำกว่าความถี่กลาง อัตราดังกล่าวถูกเรียกว่าอัตราการเบี่ยงเบนทางความถี่ (Frequency Deviation Rate) ความถี่ของสัญญาณข้อมูลจะมีผลต่ออัตราการเบี่ยงเบนทางความถี่ดังกล่าว แต่จะไม่มีผลต่อปริมาณของความถี่ที่เบี่ยงเบนไปจากค่าความถี่ กลางซึ่งขึ้นอยู่กับแอมพลิจูดของสัญญาณข้อมูลเท่านั้น

การแสดงให้ทราบถึงปริมาณการเบี่ยงเบนทางความถี่จะเป็นปริมาณของความถี่ที่เลื่อนสูงขึ้นหรือต่ำลงไปจากค่าความถี่กลาง เช่นหากมีค่าความถี่กลางเป็น 900MHz และมีค่าเบี่ยงเบนเท่ากับ 200kHz หมายความว่าสัญญาณที่ถูกมอดูเลตแล้วจะมีค่าความถี่สูงสุด ซึ่งขึ้นอยู่กับแอมพลิจูดเท่ากับ 900.2 MHz และค่าต่ำสุดเท่ากับ 899.8 MHz

4.2 เฟสมอดูเลชัน (Phase Modulation)

เป็นการเปลี่ยนแปลงปริมาณของการเลื่อนเฟส (Phase shift) ของความถี่คงที่ของสัญญาณพาหะตามสัญญาณข้อมูล การเลื่อนเฟสหมายถึงการที่เวลาแตกต่างกันระหว่างคลื่นขายนสองลูกที่มีความถี่เดียวกัน ลูกหนึ่งที่มีเฟสนำ (Leading) หมายความว่า เป็น สัญญาณที่เกิดที่เวลาหลังจากสัญญาณอีกลูกหนึ่ง หรือการที่มีเฟสตาม (Lagging) จะหมายความว่า เป็นสัญญาณที่เกิดที่เวลาหลังจากสัญญาณอีกลูกหนึ่ง การมอดูเลตทางเฟสการเปลี่ยนเฟสของสัญญาณพาหะจะขึ้นอยู่กับแอมพลิจูดของสัญญาณข้อมูล เมื่อสัญญาณเพิ่มขึ้นทางบวก (โดยไม่เกี่ยวกับปริมาณของแอมพลิจูด) ปริมาณของเฟส


ตามจะเพิ่มขึ้นพร้อมกับแอมพลิจูดของสัญญาณข้อมูลสัญญาณพาหะจะถูกทำให้
 หน่วงเวลาไปเป็นผลให้สัญญาณที่ออกมาเป็นสัญญาณพาหะความถี่คงที่ซึ่งถูกยึด
 ออกหรือความถี่ต่ำลง เมื่อสัญญาณข้อมูลตกลงทางลบเฟสก็จะเปลี่ยนเป็นเฟสนำใน
 ช่วงนี้สัญญาณพาหะจะถูกเร่งความเร็วขึ้น นั่นคือความถี่ของพาหะก็จะสูงขึ้น จาก
 ปริมาณการเลื่อนเฟสมีการเปลี่ยนแปลงซึ่งเป็นผลทำให้เกิดการเปลี่ยนแปลงทาง
 ความถี่ของสัญญาณพาหะ เกิดเป็นการมอดคูเลตทางความถี่โดยอ้อม(Indirect
 FM)ที่ได้จากการมอดคูเลตทางเฟส(PM) แต่การมอดคูเลตทางความถี่จะเกิดเมื่อการ
 เลื่อนเฟสมีการเปลี่ยนแปลงอยู่เท่านั้น หากไม่มีการเปลี่ยนแปลงทางเฟสการเปลี่ยน
 แปลงความถี่จะไม่เกิดขึ้น หากพิจารณา สัญญาณข้อมูลขณะที่มีการเปลี่ยนแปลง
 เพิ่มหรือลดแอมพลิจูด การเปลี่ยนแปลงความถี่จะเกิดขึ้นจากตัวมอดคูเลตทาง
 เฟสหรือตัวเลื่อนเฟส และหากสัญญาณข้อมูลไม่มีการเปลี่ยนแปลงแอมพลิจูด
 สัญญาณพาหะจะไม่มีค่าเปลี่ยนแปลงจะเป็นสัญญาณ พาหะความถี่เดิมที่ถูก
 เลื่อนเฟสไปค่าหนึ่งเท่านั้น



รูปที่ 4.2 สัญญาณชาयน์ปกติ สัญญาณชาयน์ที่มีเฟสนำ 90 องศา สัญญาณชาयน์ที่มีเฟสตาม 90 องศา

จากการมอดูเลตทางเฟสค่าเบี่ยงเบนความถี่มากที่สุดจะปรากฏในช่วงที่ สัญญาณข้อมูลมีการเปลี่ยนแปลงในอัตราสูงสุด เช่น ณ จุดที่สัญญาณข้อมูลรูปซายน์ มีการเปลี่ยนค่าจากบวกไปหาลบหรือจากลบไปหาบวกหรือจุดที่สัญญาณตัดกับ แกนเวลาและมีค่าความต่างศักย์เป็นศูนย์นั่นเอง (Zero Crossing Point) แต่สำหรับการมอดูเลตทาง ความถี่ ค่าเบี่ยงเบนความถี่มากที่สุดจะเกิดที่แอมพลิจูดของ สัญญาณข้อมูลมีค่าสูงสุดทั้งทางบวกและทางลบ ถึงแม้ว่าตัวมอดูเลตทางเฟสจะ สร้างสัญญาณแบบมอดูเลตทางความถี่ (FM) แต่ค่าเบี่ยงเบนความถี่จะปรากฏที่ คนละช่วงเวลากัน นั่นคือความแตกต่างของ การมอดูเลตทั้งสองแบบในการมอดู เลตทางเฟส (PM) ค่าของเฟสนำและเฟสตามทีมากที่สุดจะปรากฏที่แอมพลิจูดสูงสุด ของสัญญาณข้อมูลและค่าเบี่ยงเบนความถี่ที่สัญญาณขาออกของวงจรเลื่อนเฟสจะ ขึ้นอยู่กับอัตราการเปลี่ยนแปลงของสัญญาณข้อมูลยิ่งอัตราการเปลี่ยนแปลงของ สัญญาณมีค่าสูงมากค่าเบี่ยงเบนความถี่จะยิ่งมาก ทำให้พอจะสรุปได้ว่าในการมอดู เลตทางเฟสนั้นการเบี่ยงเบนความถี่ของสัญญาณพาหะจะขึ้นอยู่กับปัจจัยสองอย่าง คือ ความถี่และแอมพลิจูดของสัญญาณข้อมูล ในขณะที่การมอดูเลตทางความถี่ (FM) จะมีค่าเบี่ยงเบนความถี่ขึ้นอยู่กับแอมพลิจูดของสัญญาณข้อมูล เพียงอย่างเดียว

จากความแตกต่างดังกล่าวเมื่อนำสัญญาณข้อมูลมาผ่านวงจรกรองความถี่ต่ำ ซึ่งทำให้สัญญาณความถี่สูงสุดถูกลดทอนแอมพลิจูดลงไปและต่อเข้าวงจรมอดูเลต ทางเฟส ผลของสัญญาณข้อมูลที่มีความถี่สูงซึ่งทำให้เกิดการเบี่ยงเบนความถี่มากก็ลด ลงเนื่องจากวงจรกรองเป็นตัวชดเชย เป็นผลให้ความถี่สูงที่ทำให้เกิดการเบี่ยงเบน ความถี่มากลดลงผลลัพธ์ของสัญญาณที่ได้ก็จะเหมือนกับสัญญาณมอดูเลตทาง ความถี่หรือที่เรียกว่าการมอดูเลตทางความถี่โดยอ้อม (Indirect FM)




รูปที่ 4.3 วงจร Indirect FM

วงจรที่ใช้ในระบบสื่อสารส่วนใหญ่จะเป็นวงจรมอดูเลตทางเฟตมากกว่า เนื่องจากมีตัวคริสตอลอสซิลเลเตอร์ ทำให้สามารถสร้างสัญญาณพาหะที่มีความถี่เที่ยงตรงและเสถียรได้ดี ในขณะที่วงจรมอดูเลตทางความถี่จะต้องการตัวสร้างสัญญาณความถี่ในช่วงกว้างๆซึ่งตัวคริสตอลอสซิลเลเตอร์ไม่สามารถทำได้ แต่จากตัวอย่างข้างต้นสัญญาณมอดูเลตทางความถี่สูงก็ถูกสร้างได้จากวงจรมอดูเลชันทางเฟต และยิ่งกว่านั้นวงจรมอดูเลชันทางเฟตก็สามารถสร้างได้ง่ายกว่าวงจรมอดูเลตทางความถี่

4.3 ความถี่ข้างเคียงและดัชนีมอดูเลชัน

ผลจากการมอดูเลตไม่ว่าด้วยวิธีการใดจะทำให้เกิดความถี่ข้างเคียงขึ้น ในการมอดูเลตทางความถี่และทางเฟตก็เกิดความถี่ข้างเคียงที่เป็นความถี่ของผลรวมและผลต่างของสัญญาณพาหะและสัญญาณข้อมูลขึ้นเช่นกัน ตามทฤษฎีแล้วจะเกิดคู่ของความถี่ข้างเคียงขึ้นเป็นจำนวนอนันต์คู่ ทั้งด้านบนและด้านล่างของความถี่กลาง ทำให้สัญญาณที่ถูกมอดูเลตทางความถี่และเฟตมีการใช้งานแถบความถี่(Spectrum) มากกว่าสัญญาณที่มอดูเลตทางแอมพลิจูด



รูปที่ 4.4 แสดงแถบความถี่ของสัญญาณ FM

จากรูป 4.4 แถบความถี่ของสัญญาณมอดูเลตทางความถี่โดยทั่วไป ที่สัญญาณพาหะถูกมอดูเลตด้วยสัญญาณรูปไซน์ความถี่เดียวจะมีลักษณะที่น่า

สังเกตคือความถี่ข้างเคียงจะเว้นระยะห่างจากสัญญาณความถี่พาหะและความถี่ข้างเคียงด้วยกัน เป็นระยะเท่าๆกัน เท่ากับความถี่สัญญาณข้อมูลและแอมพลิจูดของสัญญาณข้างเคียงจะไม่เท่ากัน

ลักษณะต่างๆ ของจำนวนความถี่ข้างเคียง ขนาดแอมพลิจูดของความถี่ข้างเคียงและระยะห่างระหว่างความถี่ จะขึ้นอยู่กับค่าเบี่ยงเบนความถี่(Frequency Deviation) และความถี่ของสัญญาณข้อมูล แม้ว่าสัญญาณมอดคูเลชันทางความถี่จะมีความถี่ข้างเคียง จำนวนอนันต์แต่ความถี่ข้างเคียงที่มีแอมพลิจูดสูงสุดเพียงพอนั้นจะถือว่าเป็นสัญญาณที่มีข้อมูลอยู่โดยปรกติสัญญาณที่มีแอมพลิจูดต่ำกว่า 1 เปอร์เซ็นต์ของสัญญาณพาหะที่ยังไม่ถูกมอดคูเลต จะถือว่า ไม่มีคามสำคัญ

จากความสัมพันธ์ข้างต้น ทำให้เกิดอัตราส่วนระหว่างค่าเบี่ยงเบนความถี่กับความถี่ของสัญญาณข้อมูล ซึ่งเรียกว่าดัชนีการมอดคูเลต (Modulation Index) มีตัวย่อว่า m

$$m = f_d / f_m$$

เมื่อ f_d = ค่าเบี่ยงเบนความถี่

f_m = ความถี่ของสัญญาณข้อมูล

ค่าเบี่ยงเบนความถี่และค่าความถี่ของสัญญาณข้อมูลมักจะใช้ค่ามากที่สุดเพื่อนำมาคำนวณดัชนีการมอดคูเลต และนอกจากนั้นค่าดัชนีดังกล่าว (m) ก็ถูกเรียกว่า อัตราการเบี่ยงเบนด้วย ตัวอย่างของค่าดัชนี เช่น ในวิทยุกระจายเสียงระบบ FM จะมีค่าความเบี่ยงเบนได้มากที่สุด 75 kHz และมีค่าความถี่ของสัญญาณข้อมูลสูงสุด 15 kHz ดังนั้นจะได้ค่าดัชนีการมอดคูเลตเท่ากับ $m = 75/15 = 15$

เมื่อทราบค่าดัชนีการมอดคูเลตจะทำให้สามารถทราบจำนวนและขนาดของแอมพลิจูดของสัญญาณความถี่ข้างเคียงได้ด้วยการคำนวณจากสูตรการฟังก์ชันของเบสเซล(Bessel Function)ผลจะได้ออกมา คอถัมภ์ซ้ายมือสุดเป็นค่าดัชนีการมอดคูเลตและคอถัมภ์ที่เหลือเป็นแอมพลิจูดต่ำกว่า 1 เปอร์เซ็นต์ของสัญญาณพาหะจะไม่ถูกแสดงบนตาราง สัญญาณข้างเคียงและสัญญาณพาหะบางตัวมีค่าแอมพลิจูดเป็นลบซึ่งแสดงว่ามีการเลื่อนเฟสไป 180 องศา หรือกลับเฟสนั่นเอง

สัญญาณที่ถูกมอดูเลตทางความถี่(FM) จะใช้แถบความถี่กว้างเท่าใดนั้นก็ขึ้นอยู่กับดัชนีการมอดูเลตด้วยเช่นกัน หากค่าดัชนีการมอดูเลตมากก็จะใช้แถบความถี่กว้างมาก ดังนั้นสามารถประหยัดแถบความถี่ได้ด้วยการจำกัดค่าของดัชนีการมอดูเลต ความกว้างของแถบความถี่สามารถหาได้จากค่าดัชนีการมอดูเลตดังสมการ

แถบความถี่ของความถี่ (Bandwidth) = $2f_m \times$ จำนวนความถี่ข้างเคียงที่สำคัญ
เมื่อ f_m = ความถี่ของสัญญาณข้อมูล

เมื่อดัชนีการมอดูเลตเพิ่มขึ้นสัญญาณของพาหะจะมีขนาดแอมพลิจูดลดลงและแอมพลิจูดของสัญญาณข้างเคียงก็จะมีค่ามากขึ้นจนถึงจุดหนึ่งที่ค่าแอมพลิจูดจะมีขนาดลดลงและแอมพลิจูดของสัญญาณข้างเคียงก็จะมีค่ามากขึ้นจนถึงจุดหนึ่งที่ค่าแอมพลิจูดของสัญญาณพาหะหายไปเปรียบเทียบกับสัญญาณในแบบมอดูเลชันทางแอมพลิจูดปริมาณการมอดูเลตจะแสดงในรูปเปอร์เซ็นต์การมอดูเลต ซึ่งเป็นอัตราส่วนของแอมพลิจูดของสัญญาณข้อมูลกับแอมพลิจูดของสัญญาณพาหะ หากปริมาณทั้งสองเท่ากันอัตราส่วนจะเป็นหนึ่งเป็นผลให้เกิดการมอดูเลต 100% แต่หากสัญญาณข้อมูลมีค่าสูงกว่าจะทำให้เกิดการมอดูเลตมากเกินไป(Over modulation) และเกิดความเพี้ยนของสัญญาณขึ้น สำหรับการมอดูเลตทางความถี่ หรือจะไม่ทำให้เกิดการมอดูเลตมากเกินไป หรือสัญญาณเพี้ยน แต่จะทำให้เกิดค่าเบี่ยงเบนความถี่มากขึ้นซึ่งเป็นผลให้ค่าดัชนีการมอดูเลตทางความถี่สูงขึ้นและต้องใช้แถบความถี่กว้างมากขึ้น

เปอร์เซ็นต์การมอดูเลตทางความถี่ =

$$\left(\frac{\text{ค่าเบี่ยงเบนความถี่จริง}}{\text{ค่าเบี่ยงเบนที่สูงที่สุด}} \right) \times 100$$

เปอร์เซ็นต์ดังกล่าวไม่ควรเกิน 100 เปอร์เซ็นต์เนื่องจากจะไปรบกวนการใช้แถบความถี่ของช่องอื่นที่อยู่ข้างเคียง

4.4 เครื่องส่งสัญญาณคลื่นวิทยุ

(Radio Transmitters)

จุดเริ่มต้นของการส่งคลื่นวิทยุนั้นประกอบด้วยการสร้างสัญญาณที่เป็นสื่อหรือพาหะที่เรียกว่าแคร์เรียร์เจเนอเรชัน(Carrier generation)นำสัญญาณมามอดูเลตกับสัญญาณข้อมูล แล้วจึงทำการขยายสัญญาณเพื่อส่งออกไปยังสายอากาศหรือตัว

นำคลื่นเป็นสัญญาณความถี่วิทยุ(RF) ส่วนประกอบของเครื่องส่งสัญญาณคือ

1. วงจรสร้างสัญญาณพาหะ(Carrier Generator) โดยส่วนมากจะเป็นวงจรคริสตัลอสซิลเลเตอร์(Crystal Oscillator)ซึ่งจะให้สัญญาณความถี่ที่ต้องการได้เที่ยงตรงและมีประสิทธิภาพ โดยส่วนมากมักมีการต่อวงจรขยายแบบบัฟเฟอร์เข้าไปเพื่อแยกวงจรออสซิลเลเตอร์ออกจากโหลด เป็นการป้องกันการเปลี่ยนความถี่เนื่องจากค่าโหลดของวงจรออสซิลเลเตอร์มีการเปลี่ยนแปลงไป

2. วงจรมอดูเลตสัญญาณ (Modulator)

ทำการแปลงคุณสมบัติของสัญญาณพาหะให้มีลักษณะตามการเปลี่ยนของข้อมูลหรือเสียงพูดที่ต้องการส่ง

3. วงจรขยาย (Amplifier)

เป็นการขยายสัญญาณในรูปแบบต่างๆ ในขั้นตอนที่ต่างกันเช่นวงจรขยายภาคสุดท้ายก่อนที่จะออกไปที่สายอากาศ สำหรับวงจรขยายมีการจัดออกเป็นหลายแบบมีการเรียกเป็นคลาส(Class)ตามวิธีการไบแอสวงจรขยาย ดังต่อไปนี้

3.1 วงจรขยายคลาสเอ(Class A)

เป็นวงจรขยายที่ต่อทรานซิสเตอร์แบบที่มีการไบแอสให้วงจรทรานซิสเตอร์มีกระแสไหลผ่านขาคอลเล็กเตอร์ (Collector) หรือที่เรียกว่ากระแสเดรน (Drain Current) ตลอดเวลาเป็นวงจรแบบเชิงเส้น(Linear Amplifier) เนื่องจากสัญญาณที่ได้ในขาออกเป็นสัดส่วน โดยตรงกับสัญญาณขาเข้า แต่วงจรคลาสเอเป็นวงจรขยายที่ไม่ค่อยมีประสิทธิภาพ เนื่องจากวงจรมีการขยายสัญญาณ โดยทำงานตลอดทุกคลื่นหรือที่เรียกว่าครบ 360 องศา ดังนั้นวงจรขยายคลาสเอจึงไม่เหมาะที่จะเป็นวงจรขยายกำลัง (Power Amplifier) เพราะโดยปรกติมักใช้ในวงจรขยายขั้นต้นที่มีสัญญาณความต่าศักย์หรือวงจรขยายกำลังต่ำ (Low Power Amplifier) ใช้วงจรขยายแบบบัฟเฟอร์ (Buffer Amplifier)

3.2 วงจรขยายคลาสบี (Class B) เป็นวงจรขยายที่ต่อทรานซิสเตอร์แบบที่มีการไบแอสให้ทรานซิสเตอร์อยู่ในช่วงคัตออฟ (Cut off) เป็นภาวะที่ไม่มีกระแสไหล โดยปรกติเมื่อไม่มีสัญญาณขาเข้าก็จะไม่มีกระแสไหลที่ขาคอลเล็กเตอร์ ตัวทรานซิสเตอร์ ตัวทรานซิสเตอร์จะทำงานนำกระแสเพียงช่วงครึ่งลูกของสัญญาณ

ขายนี้อาจจะทำงานเพียง 180 องศาของสัญญาณขาเข้า มีเพียงสัญญาณครึ่งลูกเท่านั้นที่ถูกขยาย ดังนั้นในเวลาที่ต้องการขยายสัญญาณเต็มลูกคลื่นจึงมีการต่อวงจรแอสแบบที่เรียกว่า พูชแอนด์พูล (Push and Pull) โดยใช้วงจรขยายคลาสบีสองชุดทำงานทั้งในช่วงสัญญาณบวกและสัญญาณลบสลับต่อเนื่องกันไป วงจรขยายคลาสบีมีประสิทธิภาพดีกว่าวงจรขยายคลาสเอ เนื่องจากการไหลของกระแสไฟจะเกิดเพียงช่วงหนึ่งของสัญญาณเท่านั้น ซึ่งเหมาะสำหรับวงจรขยายกำลัง แต่สัญญาณที่ได้ก็ยังมีคามเพี้ยนผิครูปแบบ (Distortion) ไป

3.3 วงจรขยายคลาสเอบี (Class AB) เป็นวงจรขยายที่มีการไบแอสทรานซิสเตอร์ให้อยู่ในช่วงที่เกือบจะคัตออฟ จึงมีกระแสไหลที่ขาคอลเล็กเตอร์เล็กน้อยทำให้เมื่อมีสัญญาณเข้ามาก็จะทำงานในช่วงของสัญญาณที่มากกว่า 180 องศา แต่ไม่ถึง 360 องศาของลูกคลื่นขาเข้า และก็ยังมีการต่อใช้ในรูปแบบของวงจรขยายแบบพุชพูลเช่นเดียวกับคลาสบี มีความเป็นเชิงเส้นมากกว่าแต่มีประสิทธิภาพน้อยกว่า

วงจรขยายในแบบคลาสเอบีและคลาสเอบี เช่นวงจรขยาย AM แบบกำลังต่ำหรือแบบ ซิงเกิลไซด์แบนด์ (SSB Single Side Band) วงจรขยายแบบไม่เชิงเส้นเช่นวงจรขยายคลาสซี (Class C) ที่เป็นวงจรซึ่งใช้มากในเครื่องส่งแบบ AM และ FM สำหรับการขยายกำลัง (Power Amplifier) ในรูปของวงจรจับ วงจรคูณความถี่ (Frequency Multiplier) และวงจรขยายภาคสุดท้าย (Final Amplifier)

3.4 วงจรขยายคลาสซี (Class C) เป็นวงจรทรานซิสเตอร์ที่ทำให้มีการนำสัญญาณเพียงส่วนที่น้อยกว่า 180 องศาของลูกคลื่นขาเข้า วิธีการไบแอสทรานซิสเตอร์สำหรับคลาสซีมีอยู่ด้วยกัน 3 แบบ คือ ไบแอสด้วยสัญญาณ (Signal Bias), ไบแอสด้วยวงจรภายนอก (External Bias), ไบแอสด้วยตัวเอง (Self Bias) และปรกติมีมุมช่วงทำงานของวงจรอยู่ในช่วง 90 ถึง 150 องศา นั้นหมายถึงมีเพียงสัญญาณพัลส์เสี้ยวเท่านั้นที่ออกมา ดังนั้นการทำให้มีสัญญาณขยายเต็มลูกคลื่นจะต้องมีการนำวงจรจูนเรโซแนนซ์ (Resonant Tuned Circuit) มาต่อเข้าที่ขาออกเพื่อที่จะได้สัญญาณลูกคลื่นขาเข้าเต็มลูกคลื่น เช่นการทำงานแบบคู่ขนาน (Parallel Tuned Circuit) ที่จะทำให้เกิดสัญญาณความถี่ที่ความถี่เรโซแนนซ์ เมื่อใดก็ตามที่ได้รับสัญญาณพัลส์จากวงจรขยาย วงจรจูนแบบคู่ขนานประกอบไปด้วย

คาปาซิเตอร์ (Capacitor) และลวดตัวนำ (Inductor) เมื่อได้รับสัญญาณพัลส์ก็จะเกิดการถ่ายเทพลังงานระหว่างคาปาซิเตอร์และลวดตัวนำซึ่งเรียกว่าปรากฏการณ์ฟลายวีล (Fly Wheel Effect) ซึ่งจะสร้างสัญญาณลูกคลื่นไซน์ที่มีความถี่เรโซแนนซ์ขณะเดียวกันวงจรดังกล่าวก็ทำหน้าที่กรองสัญญาณความถี่ฮาร์โมนิกที่ไม่ต้องการออกด้วย วงจรขยายคลาสซีสามารถใช้เป็นวงจรความถี่ได้ โดยการต่อเข้ากับวงจรเรโซแนนซ์ที่สร้างความถี่ที่เป็นจำนวนเต็มเท่าของสัญญาณความถี่เข้า และที่เหนือกว่าคลาสอื่นๆ ก็คือคลาสซีมีการขยายสัญญาณขาเข้าเพียงช่วงสั้นๆ เท่านั้น ดังนั้นจึงมีประสิทธิภาพที่ดีที่สุด

4. วงจรอิมพีแดนซ์แมตชิ่ง (Impedance Matching Circuit) เป็นวงจรที่ใช้สำหรับเชื่อมต่อระหว่างวงจรขยายความถี่วิทยุ (RF Amplifier) ในแต่ละภาคเพื่อให้ได้กำลังส่งที่มากที่สุด การที่จะทำให้มีการถ่ายพลังงานมากที่สุดจากวงจรขยายชุดหนึ่งไปยังอีกชุดหนึ่งจะต้องมีค่าอิมพีแดนซ์ของวงจรแรกเท่ากับค่าอิมพีแดนซ์ขาเข้าของวงจรถัดไป วงจรอิมพีแดนซ์แมตชิ่งโดยทั่วไปเป็นวงจรขั้วนำและตัวเก็บประจุ LC (Inductors and Capacitors) ที่มีรูปแบบการต่อต่างๆ กัน เช่น โครงข่ายรูป L และโครงข่ายรูป T หรืออาจจะเป็นหม้อแปลงรูปโดนัทที่แกนฝั่งเหล็กเรียกว่าเทอโรยด์ (Toroid)

5. วงจรกระบวนการเสียง (Speech Processing Circuit) เป็นวงจรอีกส่วนหนึ่งซึ่งทำหน้าที่เกี่ยวกับเสียงในระบบของเครื่องส่ง เช่น ในเครื่องส่งอาจมีวงจรที่ใช้สำหรับป้องกันการมอดดูเลชันมากเกินไป (Overmodulation) หรือตัวอย่างของวงจรกระบวนการเสียง เช่น วงจรจำกัดขนาดของเสียง (Voice Clipper) ซึ่งใช้ไดโอดในการลดแอมพลิจูดของสัญญาณในการมอดดูเลชันสัญญาณเสียงเครื่องรับสัญญาณ (Communications Receivers)

หน้าที่ของเครื่องรับสัญญาณคือทำการเลือกช่องสัญญาณที่ต้องการออกมาจากสัญญาณอื่นๆ ที่ถูกส่งออกมาในอากาศ และขยายสัญญาณกลับไปเป็นสัญญาณข้อมูลที่ส่งมาได้ โดยปรกติเครื่องรับจะมีปัจจัย 2 ประการที่ต้องคำนึงถึงดังนี้


1. ค่าซีเล็กติวิตี (Selectivity) หมายถึงความสามารถในการรับสัญญาณที่ต้องการเข้ามาเท่านั้น หากค่าเครื่องรับสัญญาณมีค่าซีเล็กติวิตี (Selectivity) ที่ดีก็จะ

สามารถรับสัญญาณที่ต้องการเข้ามาเท่านั้น หากเครื่องรับมีค่าซีเล็กติวิตีที่ดีก็จะสามารถรับสัญญาณช่องที่ต้องการและกำจัดช่องสัญญาณข้างเคียงออกไปได้

2. ค่าเซนซิวิตี (Sensitivity) หมายถึงความสามารถในการรับสัญญาณที่ต้องการที่มีขนาดเล็กหรือสัญญาณอ่อนแล้วนำมาขยายให้ได้สัญญาณที่มีความแรงมากขึ้น โดยปรกติค่าเซนซิวิตีจะแสดงถึงการขยายสัญญาณด้วย นั่นก็คือยังมีกำลังขยายมากค่าเซนซิวิตียิ่งดี และจะแสดงอยู่ในรูปของค่าแรงดันของสัญญาณขาเข้าที่มีขนาดเล็กที่สุดซึ่งสามารถขยายสัญญาณได้มากกว่า 10 เท่าของสัญญาณรบกวน

สำหรับเครื่องรับที่มีรูปแบบง่ายได้แก่เครื่องจูนความถี่วิทยุ TRF (Tuned radio frequency receiver) ซึ่งมีการทำงานดังนี้ สัญญาณที่รับเข้ามาทางสายอากาศจะถูกต่อเข้ากับวงจรจูนซึ่งมีการต่อกับวงจรขยายที่เป็นวงจรสำหรับภาคความถี่ย่านคลื่นวิทยุ วงจรจูนอาจมีการซ้อนกันหลายชั้น ซึ่งจะช่วยให้เพิ่มค่าซีเล็กติวิตีให้กับเครื่องรับ ส่วนวงจรขยายสัญญาณภาคความถี่ย่านคลื่นวิทยุ (RF Radio Frequency Amplifier) ก็ได้ช่วยให้เครื่องรับมีค่าเซนซิวิตีดีขึ้น เป็นการขยายสัญญาณที่รับเข้ามาก่อนที่จะนำไปเข้าวงจรตรวจจับสัญญาณ (Detector) ผลที่ได้ก็จะเป็นสัญญาณข้อมูลหรือสัญญาณเสียงที่สามารถนำมาขยายต่อในวงจรขยายภาคสัญญาณความถี่เสียง (AF audio frequency Amplifier) ให้ได้สัญญาณออกมาที่ลำโพง วงจรเครื่องรับในแบบ TRF นั้นยังมีความยุ่งยากในการปรับความถี่อยู่มากเนื่องจากการปรับวงจรจูนที่มีหลายชุดต่อกัน จะต้องทำการปรับหลายครั้ง ต่อมาในภายหลังจึงมีการต่อวงจรหลายๆชุดเข้าด้วยกัน ทำให้การปรับเครื่องรับสัญญาณง่ายขึ้น ปัญหาที่สำคัญอีกอย่างของเครื่องรับสัญญาณแบบ TRF ก็คือค่าซีเล็กติวิตีจะเปลี่ยนแปลงไปตามค่าของความถี่ของสัญญาณที่สูงขึ้น ค่าซีเล็กติวิตีจะมีค่าดีที่ความถี่ต่ำ

เครื่องรับที่มีการแก้ไขปัญหานี้ข้างต้นได้อย่างดีก็คือเครื่องรับในแบบที่เรียกว่า ซุปเปอร์เฮเทอโรไดน์ (Superheterodyne) หลักการของวงจรซุปเปอร์เฮเทอโรไดน์ก็คือการแปลงความถี่ของสัญญาณที่เข้ามาให้เป็นค่ากลางค่าหนึ่งซึ่งเรียกว่า ความถี่ไอเอฟ (IF Intermediate Frequency)



รูปที่ 4.5 วงจรซูเปอร์เฮเทอโรไดน์

วงจรซูเปอร์เฮเทอโรไดน์สามารถใช้วงจรขยายเพียงชุดเดียวก็สามารถให้ค่าซีเล็กติวิตีและค่าเซนซิวิตีที่ดีได้ วงจรหลักในเครื่องรับซูเปอร์เฮเทอโรไดน์คือ วงจรมิกเซอร์ ซึ่งจะทำให้การแปลงความถี่ของสัญญาณที่เข้ามา

วงจรขยายสัญญาณความถี่วิทยุให้ค่ากำลังขยายและค่าซีเล็กติวิตีในช่วงแรก ที่เรียกกันว่าปริซีเล็คเตอร์ (Pre selector) ถัดมาในภาคที่สองเป็นวงจรจูน (Tuned Circuit) สำหรับช่วยในการเลือกสัญญาณที่ต้องการหรือช่วงสัญญาณที่ต้องการ วงจรจูนอาจสร้างให้มีค่า Q สูงๆ ทำให้มีค่าซีเล็กติวิตีดีขึ้น แต่โดยปรกติแล้ววงจรจูนภาคนี้มักต้องทำงานในช่วงความถี่กว้าง เพื่อให้สามารถรับสัญญาณได้หลายช่อง ในเครื่องรับบางเครื่องอาจไม่ใช้วงจรขยายสัญญาณความถี่วิทยุในชุดแรกเนื่องจากไม่มีความจำเป็น เพราะความแรงของสัญญาณที่ได้รับอาจมีมากอยู่แล้วเช่นในสัญญาณความถี่ต่ำแต่จะไปขยายสัญญาณอีกครั้งในภาคความถี่ตัวกลาง (IF Amplifier) แต่โดยทั่วไปจะเป็นการดีกว่าที่จะมีวงจรขยายความถี่วิทยุอยู่เพื่อเพิ่มค่าเซนซิวิตี เนื่องจากว่าจะได้กำลังขยายมากขึ้นและเพิ่มค่าซีเล็กติวิตีเพราะเป็นวงจรจูนอยู่ด้วยส่วนหนึ่ง และทำให้อัตราส่วนของสัญญาณที่ต้องการต่อสัญญาณรบกวนมากขึ้นด้วย (Signal/Noise Ratio) อีกเหตุผลหนึ่งที่ดีควรจะมีวงจรขยายความถี่วิทยุ เพราะจะช่วยแยกสัญญาณรบกวนที่อาจจะเกิดขึ้นกับเครื่องรับข้างเคียงที่เป็นผลมาจากการแพร่กระจายของสัญญาณจากวงจรโลกออสซิลเลเตอร์ (Local

Oscillator) ที่ผ่านไปทางสายอากาศได้ สัญญาณจาก LO มีความแรงแรงมากอาจจะรบกวนด้านกราค่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่สามารถนำออกเผยแพร่โดยไม่ได้รับอนุญาต หากมีข้อผิดพลาดประการใดขออภัยเป็นอย่างสูง

ไหลและไปเข้าที่ขาของวงจรมิกเซอร์ได้ ในการสร้างวงจรมิกเซอร์และวงจรมิกเซอร์ หากใช้อุปกรณ์ทรานซิสเตอร์แบบไบโพลาร์ (Bipolar Transistor)

สัญญาณที่ได้ออกมาจากมิกเซอร์จะเป็นผลรวมและผลต่างของความถี่ของ สัญญาณขาเข้าและสัญญาณความถี่คงที่จาก LO และจะมีวงจรถู่นซึ่งเป็นวงจรถอง เพื่อเลือกเอาสัญญาณผลต่างของความถี่ที่ต้องการออกมา นั่นคือค่าความถี่กลาง (Intermediate Frequency) วงจรมิกเซอร์อาจสร้างจากไดโอดหรือบาลานซ์มอดูเลเตอร์ (Balanced Modulator) สำหรับเครื่องรับที่สามารถรับสัญญาณได้ในความถี่ หนึ่งๆ วงจร LO จะต้องสามารถถูกปรับความถี่ของวงจรมิกเซอร์สามารถเปลี่ยนได้ใน ช่วงความถี่ค่อนข้างกว้าง เพื่อที่จะทำให่วงจรมิกเซอร์สามารถแปลงความถี่ที่เข้ามา ให้เป็นความถี่กลาง IF ได้ ในวงจรทั่วไปมิกเซอร์และ LO จะเป็นวงจรถองแยกกัน แต่ สำหรับวงจรมิกเซอร์อาจรวมกับ LO ได้ ซึ่งเรียกว่าวงจรถองแปลง (Converter)

สัญญาณขาออกของมิกเซอร์เป็นสัญญาณที่ความถี่กลางซึ่งมีคุณสมบัติของ สัญญาณที่ถูกมอดูเลตจากด้านเครื่องส่งเช่นเดียวกับสัญญาณที่ถูกส่งมาจะถูกขยาย โดยวงจรถองความถี่กลางอีกหลายชุด และในเครื่องรับส่วนใหญ่จะมีวงจรถองอยู่ใน ภูมิภาคความถี่กลางนี้เมื่อ IF มักอยู่ในช่วงความถี่ต่ำกว่าสัญญาณขาเข้า วงจรถอง ความถี่กลางก็จะถูกออกแบบได้ง่ายกว่าและมีค่าซีเล็กทีวิตีที่ดีกว่า พร้อมกันนี้ก็จะมีการสร้างวงจรถองในภาคนี้ด้วย ซึ่งก็จะให้ค่าซีเล็กทีวิตีที่ดีขึ้นอีกระดับหนึ่ง วงจรถอง ในที่นี้ก็คือวงจรถองแบบคริสตัล (Crystal), แมคานิคอล (Mechanical), เซรามิก (Ceramic)

สัญญาณ IF จะถูกส่งต่อไปเข้าวงจรถองจับหรือดีมอดูเลเตอร์ (Demodulator) ซึ่งทำหน้าที่แปลงสัญญาณที่เข้ามาให้กลับคืนเป็นสัญญาณข้อมูลเดิม หรือเสียงพูดจากต้นทาง ผลลัพธ์เป็นสัญญาณที่ได้มักจะถูกวงจรถองขยายสัญญาณคลื่น เสียง (Audio amplifier) เพื่อให้ได้ค่าความแรงของสัญญาณที่เพียงพอจะออกไปที่ ลำโพงวงจรถองที่สำคัญอีกชุดหนึ่งในเครื่องรับแบบซูเปอร์เฮเทอโรไดน์ก็คือ วงจรถองควบคุมกำลังขยายอัตโนมัติ AGC (Automatic Gain Control) ขนาดของ สัญญาณที่ ออกมาจากวงจรถองดีมอดูเลเตอร์จะเป็นสัดส่วนโดยตรงกับขนาดของสัญญาณขาเข้าที่ รับเข้ามา สัญญาณที่ได้ออกมาจะเป็นสัญญาณในแบบไฟสลับจะถูกปรับและกรอง

ให้เป็นสัญญาณไฟตรง ซึ่งไฟตรงนี้จะถูกป้อนกลับ (Feed back) ไปยังวงจรมหาขยายความถี่กลาง หรือในบางครั้งอาจเป็นวงจรมหาขยายความถี่วิทยุ เพื่อควบคุมกำลังขยายของเครื่องรับ วัตถุประสงค์ของ AGC ก็เพื่อช่วยควบคุมค่าผลลัพธ์ของสัญญาณขาออกให้คงที่ตลอดช่วงระดับของช่องสัญญาณคลื่นวิทยุที่เข้ามา

ค่าแอมพลิจูดของสัญญาณคลื่นวิทยุที่สายอากาศของเครื่องรับสามารถมีค่าตั้งแต่ระดับไมโครโวลต์ไปจนถึงระดับหลายโวลต์ ซึ่งแสดงถึงช่วงกว้างของสัญญาณที่เรียกว่าช่วงไดนามิก(Dynamic Range) โดยปกติเครื่องรับมักมีกำลังขยาย (Gain) เพื่อที่จะรับสัญญาณที่มีระดับได้ดี แต่ถ้าหากสัญญาณขาเข้ามีแอมพลิจูดสูงมากก็จะทำให้ไม่สามารถเข้าใจข้อความที่ถูกส่งมาได้ โดยการใช่วงจรควบคุมกำลังขยายอัตโนมัติ กำลังขยายโดยรวมของเครื่องรับจะสามารถปรับโดยอัตโนมัติขึ้นอยู่กับสัญญาณขาเข้า หากสัญญาณที่ออกมาหลังวงจรตรวจจับสูงมาก วงจร AGC จะให้กำเนิดสัญญาณไฟกระแสตรงที่มีค่าความต่างศักย์ค่าสูงค่าที่หนึ่งซึ่งจะถูกป้อนย้อนกลับไปลดกำลังขยายของวงจรมหาขยายความถี่กลาง

ปัญหาที่พบและสำคัญมากในวงจรซูเปอร์เฮเทอโรโรโคนเมื่อความถี่กลางมีค่าต่ำก็คือเรื่องของ อิมเมจเฟรียควนซี(Image Frequency) ซึ่งมีลักษณะเป็นความถี่ที่อยู่ใกล้เคียงกับความถี่ที่ต้องการแต่อยู่ สูงขึ้นไปสองเท่าของความถี่กลาง IF และอยู่ต่ำลงมากกว่าความถี่ที่ต้องการสองเท่า เมื่อความถี่อิมเมจเฟรียควนซีเข้ามาในวงจรมิกเซอร์และได้ผลลัพธ์ของ สัญญาณความถี่กลางที่มีค่าความถี่เช่นเดียวกันกับสัญญาณจริง ทำให้สัญญาณที่ถูกเลือกมาผิดค่าเกิดเป็นสัญญาณรบกวนกับสัญญาณที่ต้องการ สัญญาณอิมเมจอาจเกิดได้ในกรณีที่แถบความถี่มีการใช้งานอย่างหนาแน่น สัญญาณอีกช่องหนึ่งอาจเข้ามาจนสัญญาณช่องที่ต้องการได้วิธีการแก้ปัญหาเบื้องต้นก็อาจใช่วงจรจูนเพื่อเลือกเอาเฉพาะสัญญาณความถี่ที่ต้องการเข้ามาในเครื่องรับเท่านั้น และกำจัดสัญญาณอิมเมจออกไป แต่การแก้ไขดังกล่าวไม่สามารถทำได้ในวงจรเครื่องรับที่ต้องการใช้กับความถี่ในช่วงกว้าง วิธีการที่สองที่ใช้ในการแก้ปัญหาก็คือเพิ่มค่าความถี่กลางสูงขึ้นก็จะทำให้ออกแบบวงจรยากขึ้น ดังนั้นการออกแบบวงจรซูเปอร์เฮเทอโรโรโคนต้องออกแบบให้มีความถี่กลางมีค่ามากที่สุดเพื่อลดผลของอิมเมจเฟรียควนซีและในขณะเดียวกันต้องทำให้มีค่าน้อยที่สุดเพื่อที่จะให้ออกแบบวงจรได้ง่ายขึ้นที่ความถี่ต่ำวิธีแก้ปัญหาสัญญาณอิมเมจสุดท้ายที่นิยมก็คือใช้

วงจรแปลงความถี่สองครั้งที่เรียกว่า คู่ออลคอนเวอร์ชันซูเปอร์เฮเทอโรไดน์ (Dual Conversion Heterodyne Receiver) ซึ่งมีการแปลงความถี่กลาง 2 ชุด ชุดแรกมี LO ที่สามารถปรับค่าได้ ส่วน LO ชุดที่สองคงที่เพื่อปรับค่าได้เล็กน้อย มิกเซอร์ชุดแรกจะแปลงให้สัญญาณมาอยู่ในความถี่กลางค่าสูง โดยจะช่วยในการลดปรากฏการณ์อิมเมจฟรีควเอนซ์ ส่วนมิกเซอร์ชุดที่สองจะแปลงสัญญาณ IF ชุดแรกให้ต่ำลงเป็นสัญญาณ IF ความถี่ที่สองที่ให้ค่าที่เล็กดีกว่า วงจรคู่ออลคอนเวอร์ชัน (Dual Conversion) มักใช้ในวงจรเครื่องรับความถี่คลื่นสั้น (Short Wave Receiver), เครื่องรับคลื่น VHF, UHF และไมโครเวฟ

เครื่องรับแบบ AM จะมี IF ที่ 455 kHz , 30 MHz, 33859 MHz

เครื่องรับแบบ FM จะมี IF ที่ 10.7 MHz

เครื่องรับโทรทัศน์จะมี IF ที่ 40-50 MHz

เครื่องรับเรดาห์จะมี IF ที่ 60 MHz


เครื่องรับดาวเทียมจะมี IF ที่ 70 MHz , 140 MHz

4.5 เครื่องรับ-ส่ง CB 27 MHz

4.5.1 ภาครับระบบ Double Converter

ลักษณะ โครงสร้างของภาคระบบดับเบิลคอนเวอร์เตอร์ที่พิเศษก็คือมีภาคมิกเซอร์ (mixer) และภาคกำเนิดความถี่มูลฐาน อย่างละสองชุด

ในบล็อกการทำงานดังกล่าวจะทำให้การกรองความถี่มีประสิทธิภาพมากยิ่งขึ้น เพราะในส่วนของภาคไอเอฟ(IF) ของทั้งสองบล็อกจะประกอบด้วยชุดกรองความถี่เซรามิกฟิลเตอร์ (ceramic filter : CFU) ซึ่งคุณสมบัติอุปกรณ์ตัวนี้จะยอมให้ความถี่ถูกต้องตามตรงกับค่าของเซรามิกฟิลเตอร์ผ่านไปได้นั้น และจากการกรองความถี่ถึงสองขั้นนี้เอง ทำให้สัญญาณความถี่ที่ใกล้เคียงหรือช่องข้างเคียงไม่สามารถผ่านวงจรกรองนี้ไปได้ หรือถ้าได้ก็เล็กน้อยมาก ผลที่ตามมาคือประสิทธิภาพหรือความไวในการรับสัญญาณจะดีขึ้นอย่างมาก และไม่มีการแทรกซ้อนของความถี่ข้างเคียง



รูปที่ 4.6 บล็อกไดอะแกรมภาครับแบบดับเบิลคอนเวอร์เตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากข้อมูลทางเทคนิคที่ได้แสดงในหน้าแรกเลยนั้น พอจะอธิบายให้เข้าใจอย่างละเอียดได้ดังนี้

1. จำนวนช่องความถี่ใช้งาน ในโครงการนี้ได้ทำการออกแบบวงจรให้สามารถรับส่งได้สองช่องสัญญาณความถี่ โดยการเปลี่ยนค่าความถี่ของคริสตอลในภาพออสซิลเลเตอร์ความถี่มูลฐาน ทั้งภาครับและภาคส่ง ($X'TAL_{16}$ และ $X'TAL_{3b}, L_{6b}$ ตามลำดับ) ดังจะกล่าวต่อไปถึงรายละเอียดวงจร

2. ในภาครับและภาคส่ง ส่วนที่ทำหน้าที่กำเนิดและควบคุมความถี่ จะอาศัยแหล่งจ่ายแรงดันไฟแบบ Regulate เข้ามาช่วยเพื่อไม่ต้องการให้ความถี่ทั้งด้านรับและด้านส่งเกิดการเปลี่ยนแปลงตามการเปลี่ยนแปลงของแรงดัน และวงจรจะทำงานได้เต็มประสิทธิภาพที่แรงดันไปเลี้ยง 7.2-15 โวลต์

3. ทางด้านความไวของภาครับนั้นสามารถรับสัญญาณได้ต่ำถึง 0.3 ไมโครโวลต์ ดังนั้นแม้สัญญาณที่ถูกส่งเข้ามามีระดับความแรงของสัญญาณต่ำ ๆ เครื่องก็ยังสามารถรับได้ดี ดังนั้นแม้ระยะห่างระหว่างเครื่องรับกับเครื่องส่งจะห่างกันมากเพียงใด จนทำให้สัญญาณที่ส่งออกอากาศมีความแรงไม่พอ แต่ภาครับชนิดนี้ก็ยังสามารถรับได้เสมือนกับวิทยุรับ-ส่ง ในระบบที่สามารถส่งได้ไกลขึ้น โดยไม่ต้องเพิ่มกำลังส่ง

4. ภาคส่งยังได้รับการปรับปรุงให้มีคุณภาพดีขึ้น โดยกักรเพิ่มภาค (predriver) และภาคเรคกูเรเตอร์เข้ามาอีก ทำให้สามารถควบคุมการกำเนิดความถี่ของภาคออสซิลเลเตอร์ให้ทำงานได้อย่างคงที่ที่สุด ดังอธิบายไว้แล้วในข้อ ๒

5. ที่ภาคไดเวอร์ยังได้ออกแบบโดยใส่ตัวต้านทานขอมิเตอร์และตัวเก็บประจุขอมิเตอร์ไว้เพื่อเหตุผลในการเพิ่มกำลังส่ง โดยสามารถเพิ่มกำลังส่งได้ที่ภาคนี้เอง แต่การขออนุญาตต้องมีกำลังส่งไม่เกิน 1 วัตต์ ดังนั้นเวลาส่งเครื่องไปทดสอบกับกรมไปรษณีย์โทรเลข จะต้องใส่ R_c และ C_c เพื่อไม่ให้กำลังส่งเกิน

6. ที่วงจรกรองความถี่ LOW PASS FILTER สามารถปรับปรุงให้ได้ความถี่ HARMONIC น้อยกว่า -60 เดซิเบล

4.5.2 บล็อกไดอะแกรมการทำงานของภาครับ

การทำงานตาม block diagram ของภาครับซึ่งทำหน้าที่รับสัญญาณความถี่วิทยุ (RF) ที่ส่งมาจากเครื่องส่งอีกชุดหนึ่งมีวงจรกรองความถี่ต่ำ ทำหน้าที่กรอง


เอาเฉพาะความถี่ที่ต้องการ (27.125 เมกะเฮิร์ตซ์) ซึ่งอาจจะมีความถี่ใกล้เคียงแทรกเข้ามาได้บ้างบางส่วน แล้วทำการขยายความถี่วิทยุนี้ที่ภาคขยาย RF หรือที่เรียกกันโดยทั่วไปว่า ฟรอนต์เอนด์ (FRONT END) ทำการขยายความถี่นี้ให้แรงขึ้น ในระดับหนึ่ง

สัญญาณที่ผ่านการขยายที่ภาคขยาย RF แล้ว จะถูกนำมารวมกับความถี่ออสซิลเลเตอร์ที่สร้างขึ้นเองด้วย คริสตัล ที่ภาคมิกเซอร์ ความถี่ออสซิลเลเตอร์ชุดที่หนึ่งมีค่าความถี่ 16.430 เมกะเฮิร์ตซ์ การผสมกันของความถี่ RF และความถี่ออสซิลเลเตอร์ จะทำให้เกิดความถี่ขึ้นมาใหม่ทั้งสูงขึ้นและต่ำลง (UPPER AND LOWER) ในภาคมิกเซอร์นี้จะเป็นการเอาความถี่มูลฐานไปหักล้างกับความถี่ RF ดังนั้นความถี่ที่ออกจากภาคมิกเซอร์ จะเท่ากับ 27.125 เมกะเฮิร์ตซ์ ลบด้วย 16.430 เมกะเฮิร์ตซ์ จะได้ความถี่ IF เท่ากับ 10.695 เมกะเฮิร์ตซ์

ความถี่เอาท์พุทของมิกเซอร์ชุดที่ 1 จะถูกเซรามิกฟิลเตอร์ CFU₁ BLOCK เอาเฉพาะความถี่ตามค่าของ CFU₁ เท่านั้น ในที่นี้ใช้ค่า 10.695 เมกะเฮิร์ตซ์ ดังนั้นความถี่ที่สูงหรือต่ำกว่านี้จะไม่สามารถผ่านชุดฟิลเตอร์ไปได้ ความถี่ IF 10.695 เมกะเฮิร์ตซ์ ผ่าน CFU₁ ไปได้ และจะถูกทำการรวมความถี่เข้ากับความถี่ออสซิลเลเตอร์มูลฐานอีก ในภาคคอนเวอร์เตอร์หรือมิกเซอร์ชุดที่ 2 เพื่อลดทอนความถี่ IF ลงมาให้เหลือ 455 กิโลเฮิร์ตซ์

ความถี่ IF 10.695 เมกะเฮิร์ตซ์ เมื่อรวมกับความถี่มูลฐานที่ภาคออสซิลเลเตอร์กำเนิดขึ้นมามีค่าเท่ากับ 10.240 เมกะเฮิร์ตซ์ เมื่อรวมกันที่ภาคมิกเซอร์แล้ว ความถี่ IF ที่ออกไปจากมิกเซอร์ชุดนี้จะมีค่าความถี่เท่ากับ 455 กิโลเฮิร์ตซ์ ผ่าน CFU₂ เพื่อ block เอาเฉพาะความถี่ IF 455 กิโลเฮิร์ตซ์เท่านั้น ไปทำการขยายความแรงและทำการ detect ความถี่เสียงออกมาที่ภาคขยาย IF และ detector สัญญาณที่ออกจากภาคนี้จะเป็นความถี่เสียงเข้าทำการขยายออกสู่ลำโพงต่อไป

4.5.3 BLOCK DIAGRAM การทำงานของภาคส่ง



รูปที่ 4.7 บล็อกไดอะแกรมภาคส่ง

BLOCK DIAGRAM ของภาคส่งนั้น การทำงานไม่เหมือนภาครับเริ่มจากสัญญาณเสียงจะถูกเปลี่ยนเป็นสัญญาณไฟฟ้า โดยคอนเด็นเซอร์ใหม่แล้วทำการขยายสัญญาณเสียงให้มีความแรงสูงขึ้น สัญญาณจะถูกขยายนำไปมอดูเลตกับความถี่วิทยุหรือความถี่ RF ซึ่งถูกสร้างขึ้นจากภาคออสซิลเลเตอร์ ความถี่เท่ากับ 9.0416 เมื่อทวีคูณความถี่ เป็น 3 เท่าก็จะได้เท่ากับ 27.1248 เมกะเฮิร์ตซ์ แล้วส่งไปทำการขยายที่ภาคปริโคเวอร์และภาคไดโอดก่อนที่จะเข้าสู่ภาคขยายความถี่ RF ต่อไป การมอดูเลตในภาคนี้จะเป็นการมอดูเลตทางความถี่หรือ FM


เอาท์พุทที่ได้จากภาคขยายความถี่ RF สุดท้ายจะผ่านวงจรกรองความถี่ต่ำผ่านส่งออกสู่สายอากาศเพื่อให้มีเฉพาะความถี่ RF 27.125 เมกะเฮิร์ตซ์เท่านั้นที่ถูกส่งออกไป

บทที่ 5

หลักการออกแบบ

5.1 หลักการออกแบบฮาร์ดแวร์

ในการออกแบบหุ่นตัวนี้นั้น จะเน้นหนักไป ในเรื่องการส่งข้อมูล จากเวิร์คสเตชัน ไปยังตัวหุ่น เพื่อที่จะให้หุ่นปฏิบัติตามคำสั่ง ที่เราได้ออกแบบไว้ เช่น เดินหน้า ถอยหลัง เป็นต้น โดยในการส่งข้อมูลนั้น จะต้องส่งผ่านตัวแปลงข้อมูลหลายช่วงด้วยกัน ดังรูปต่อไปนี้



รูปที่ 5.1 Block Diagram


จะเห็นว่าข้อมูลคำสั่งในการติดต่อระหว่างเวิร์คสเตชันกับหุ่นยนต์ จะต้องเขียนโปรแกรมที่คอมพิวเตอร์ ให้ส่งข้อมูลออกมาทาง พอร์ตCOM2 ซึ่งข้อมูลที่ออกมานั้นจะเป็นแบบอนุกรมตามมาตรฐาน RS-232C จากนั้นเราจะแปลงต่อไปอีกให้เป็น สัญญาณ TTL ด้วย ไอซี MAX232 จากนั้นก็ส่งข้อมูลที่ได้ออกไปเป็น สัญญาณ FSK (Frequency Shift Keying) เพื่อแปลงสัญญาณทางดิจิทัลเป็นสัญญาณทางอนาล็อก เพื่อที่จะส่งออกอากาศด้วยเครื่องส่งคลื่นวิทยุ 27 MHz ไปยังตัวหุ่นต่อไป สำหรับทางด้านตัวหุ่นนั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะมีเครื่องรับคลื่นวิทยุ 27 MHz และตัวถอดรหัส FSK แปลงข้อมูลกลับคืน มาเป็น สัญญาณ TTL ดังเดิม ข้อมูลที่ถอดรหัสมา ก็จะเข้าพอร์ทอนุกรมของไมโครคอนโทรลเลอร์ ซึ่งเราใช้ตระกูล MCS-51 และเขียนโปรแกรมรับคำสั่งที่ได้ มาควบคุมวงจร ไดรฟ์มอเตอร์ต่อไป โดยข้อมูลที่ได้รับจะมี 2 แบบ คือ ค่า speed และค่าเลือก gate

ในส่วนการส่งภาพจากหุ่นยนต์มายังเวิร์คสเตชัน เราได้เลือกใช้โมดูลกล้อง CCD และ VDO Sender ซึ่งเป็นโมดูลสำเร็จรูปในการส่งสัญญาณ VDO ที่ได้จากกล้อง CCD ในช่วง UHF ช่อง 37 (599.75 MHz) ที่เวิร์คสเตชันจะมีแผงวงจรสำเร็จรูป (card) ในการรับสัญญาณ TV/VDO นี้ชื่อว่า TV Tuner ยี่ห้อ Phillips ซึ่งจะรับภาพได้ในช่วงดังกล่าว ฉะนั้นในปริยญาณิพนธ์นี้เราจะไม่กล่าวถึงการออกแบบในส่วนนี้ แต่จะแสดงรายละเอียด (Specification) ในภาคผนวก

การออกแบบรูปลักษณะของหุ่นยนต์จะเน้นให้มีรูปลักษณะที่ทนทาน เคลื่อนที่ได้ ทุก ๆ พื้นผิวจึงออกแบบให้เหมือนรถถัง กล่าวคือ มีตีนตะขาบที่ยึดเกาะพื้นผิวให้สามารถเคลื่อนที่ได้ในที่ขรุขระ นอกจากนี้ยังมีการติดตั้งกล้อง CCD โดยใช้สเต็ปป์ มอเตอร์มาควบคุมการหมุนของกล้อง CCD อีกที




รูปที่ 5.2 PC Controlled Explorer Robot

5.1.1 การออกแบบส่วนแปลงสัญญาณ RS-232 เป็น TTL

เราจะไอซีเบอร์ MAX232 ซึ่งมีคุณสมบัติในการเปลี่ยนสัญญาณ ระหว่าง RS-232 กับ TTL ได้ ในระดับสัญญาณ RS-232 จะมีแรงดันลอจิก “1” -12 โวลต์ ซึ่งจะ
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เปลี่ยนไปเป็น 5 โวลต์ ของ TTL และลอจิก “0” 12 โวลต์ จะเปลี่ยนไปเป็น 0 โวลต์ ของ TTL สำหรับการต่อวงจรจะเป็นดังรูป 5.3



รูปที่ 5.3 วงจร MAX232

5.1.2 การออกแบบส่วนเข้ารหัส FSK

สัญญาณอินพุตที่เป็น TTL จะเข้ามาที่ขา 9 จากนั้น XR-2206 จะเปลี่ยนลอจิก ให้เป็นความถี่ 2 ระดับ คือ

$$\text{ลอจิก "1"} \quad f_1 = 1200\text{Hz}$$

$$\text{ลอจิก "0"} \quad f_2 = 2200\text{Hz}$$


จะส่งออกไปด้วยความเร็ว 1200 Baud rate และเราสามารถคำนวณหาค่าความต้านทาน R6 และ R7 ได้ดังนี้

$$\begin{aligned} R6 &= 1 / f_1 C \\ &= 1 / (1200 \times 22 \times 10^{-9}) \\ &= 37878 \Omega \end{aligned}$$

จะได้ R6B = 30 kΩ และ R6A 10 kΩ ปรับค่าได้

$$\begin{aligned} R7 &= 1 / f_2 C \\ &= 1 / (2200 \times 22 \times 10^{-9}) \\ &= 20661 \Omega \end{aligned}$$

จะได้ R7B = 18 kΩ และ R7A 10 kΩ ปรับค่าได้



รูปที่ 5.4 วงจร XR-2206

5.1.3 การทำงานภาคส่ง

วงจรสมบูรณในรูปที่ 3 นั้น ในส่วนของภาคส่งจะเริ่มจากไมโครโฟนทำหน้าที่เปลี่ยนสัญญาณเสียงเป็นสัญญาณไฟฟ้าโดยมี R_{17} ทำหน้าที่ไบอัส R_{18} และ C_{34} ทำหน้าที่กรองเอาเฉพาะความถี่ที่ต้องการผ่าน C_{35} คลับปลิ่งผ่าน C ไปเข้าขาเบสของ Q_6 มี R_{20} R_{21} C_{36} ไบอัสให้และ R_{19} ทำหน้าที่ป้อนกลับสัญญาณเพื่อกำหนดอัตราขยาย

สัญญาณจาก Q_6 จะถูกส่งเข้ามาขาเบสของ Q_7 ซึ่งทำหน้าที่เป็นวงจรออสซิลเลเตอร์ผลิตความถี่ 9.0416 เมกะเฮิร์ตซ์โดยต่ออนุกรมกับวงจรจูน L_6 และ VC_1 ซึ่งความถี่ออสซิลเลเตอร์ที่ผลิตขึ้นมานี้จะเปลี่ยนแปลงไปตามค่าความจุของ VC_1 ซึ่งจะเปลี่ยนแปลงไปตามค่าของแรงดันสัญญาณเสียงที่เข้ามา จึงทำให้ความถี่เปลี่ยนแปลงมากบ้างน้อยบ้าง โดยทั่วไปเรียกว่าการมอดูเลตทางความถี่(FM)


เนื่องจากความถี่ออสซิลเลเตอร์ที่กำหนดขึ้นจากความถี่ขั้วนมู ลฐานในออร์เคอร์ที่ 1 ของคริสตอล X'TAL3 มีค่าความถี่เท่ากับ 9.0416 เมกะเฮิร์ตซ์ เท่านั้น จึงต้องอาศัย Q_8 ทำหน้าที่เป็นวงจรทวีคูณความถี่ฮาร์โมนิกที่ 2 ของ X'TAL 3 ส่งความถี่ที่ได้ผ่าน C_{44} เข้ามาทางขาเบสของ Q_9 ซึ่งทำหน้าที่เป็นวงจรทวีคูณ ความถี่ฮาร์โมนิกที่ 3 ของ X'TAL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3 โดยมีวงจรแท่ง L 7 และ C 47 ทำหน้าที่จนให้ได้ความถี่เรโซแนนซ์ ที่ 27.125 เมกะเฮิร์ตซ์ แต่เอาที่พู่ของ Q8 ที่ขาคอลเลกเตอร์จะมีความถี่ฮาร์โมนิกที่ 1 9.0416 เมกะเฮิร์ตซ์ และฮาร์โมนิกที่ 2 18.0832 เมกะเฮิร์ตซ์ ปะปนออกมาด้วย

จากความถี่ที่ปะปนออกมากับความถี่ 27.125 เมกะเฮิร์ตซ์ ซึ่งเราต้องการความถี่หลังเท่านั้นจึงต้องทำการกำจัดความถี่ที่ปะปนออกมาด้วย โดยใช้วงจรแท่ง L8 และ C49 ต่ออยู่ในลักษณะดับเบิ้ลจูน ก็จะได้เฉพาะความถี่ 27.125 เมกะเฮิร์ตซ์ คลิปปลิ่งผ่าน C 51 เข้าภาค ปรี่ไครเวอร์

ทรานซิสเตอร์ Q 10 ทำหน้าที่ขยายความถี่ RF ให้มีความแรงอยู่ในระดับหนึ่ง โดยมี R 33 ทำหน้าที่ไบอัสกระแสเบสให้เอาที่พู่ที่ขาคอลเลกเตอร์จะถูกคลิปปลิ่งผ่าน C52 ไปเข้าขาเบสของ Q11 ทำหน้าที่เป็นไครเวอร์ Q12 เป็นพาวเวอร์เอาที่พู่ทำหน้าที่ขยายสัญญาณความถี่ RF ออกสู่สายอากาศ โดยคลิปปลิ่งผ่าน C57 และวงจรงอกความถี่ต่ำผ่าน L10-L12



รูปที่ 5.5 ทรานส์มิเตอร์ 5.5 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.1.4 การทำงานภาควิธี

เริ่มจากความถี่ RF 27.125 เมกะเฮิร์ตซ์ ที่ส่งมาจากเครื่องส่งอีกชุดหนึ่งจะเข้ามายังสายอากาศผ่านวงจรกรองความถี่ต่ำซึ่งประกอบด้วย L_{10} , L_{11} , L_{12} , C_{58} , C_{59} , C_{60} เพื่อทำหน้าที่กรองเอาเฉพาะความถี่ 27.125 เมกะเฮิร์ตซ์เท่านั้นแต่อาจจะมีความถี่อื่นแทรกผ่านมาได้บ้างแต่ไม่มาก

จากวงจรกรองความถี่ต่ำจะถูกส่งมายังชุดกรองความถี่ RF และภาคขยาย RF มี C_1 เป็นตัวคัปปลิงสัญญาณ D_1 และ D_2 ทำหน้าที่เป็นวงจรคลิปปเปอร์ และป้องกันสัญญาณที่แรงเกินไป ซึ่งอาจจะเป็นอันตรายต่อ L_1 และวงจร L_1 , L_2 , C_2 , C_3 ทำหน้าที่กรองความถี่ 27.125 เมกะเฮิร์ตซ์เท่านั้น ส่วนความถี่อื่นจะถูกบายพาสลงกราวด์ไปมี C_4 คลิปปลิงสัญญาณระหว่างคอยล์ทั้งสอง C_6 คลิปปลิงสัญญาณที่ผ่านการจูนเอาเฉพาะความถี่เข้าสู่ขาเบสของ Q_1 ซึ่งเป็นภาคขยายควมถี่ RF ในบางครั้งสัญญาณที่รับเข้ามาได้จะมีความแรงต่ำมากจึงต้องทำการขยายสัญญาณนั้นให้มีความแรงขึ้นมาในระดับหนึ่งเสียก่อน โดยมี R_2 ทำหน้าที่ไบอัสกระแสให้ขาเบส L_3 ปรับอัตราขยายความถี่ RF ของ Q_1 และปรับระดับสัญญาณเพื่อการผสมสัญญาณในภาคมิกเซอร์ด้วย

ทรานซิสเตอร์ Q_3 ทำหน้าที่เป็นชุดกำเนิดความถี่มูลฐาน ทำงานร่วมกับคริสตอล $X'TAL_{1a}$ และ $X'TAL_{1b}$ ซึ่งคริสตอลทั้งสองนี้จะใช้ความถี่ฐานที่แตกต่างกัน สำหรับการรับแบบสองช่องความถี่มี S_{3a} เป็นสวิตช์เลือกช่องการรับสัญญาณมี R_3 และ R_4 ต่อเป็นวงจรขยายควมถี่คอมมอนคอลเล็กเตอร์ C_9 และ C_{10} ทำหน้าที่รักษาเสถียรภาพการกำเนิดความถี่ของคริสตอล

ตัวเก็บประจุ C_{12} จะคัปปลิงความถี่ออสซิลเลเตอร์เข้าสู่ขาเกต G_1 ของ Q_2 เพื่อการผสมความถี่กับความถี่อาร์เอฟที่คัปปลิงผ่าน L_3 มาเข้าขาเกต G_2 ของ Q_2 ซึ่ง Q_2 นี้เป็นทรานซิสเตอร์มอสเฟตแบบเกตคู่ (dual gate mosfet) สัญญาณที่ออกไปทางขาซอส


(S) ของ Q_2 จะเป็นความถี่ที่ถูกลดลงมาเป็นความถี่ไอเอฟ ค่าความถี่เท่ากับ 10.7 เมกะเฮิร์ตซ์ L_4 ทำหน้าที่ปรับอัตราขยายและเรโซแนนต์ความถี่ของ Q_2 ความถี่ IF จะผ่าน L_4 เข้าสู่วงจรกรองความถี่ผ่าน CFU_2 เพื่อกรองเอาเฉพาะความถี่ 10.7 เม

ก็เฮิร์ตซ์เท่านั้นที่ผ่านได้ ความถี่อื่นจะถูก block ไม่ให้ผ่าน C_{16} จะกลับปลีถึงความถี่ 10.7 เมกะเฮิร์ตซ์ เข้าสู่ขา 16 ของขา IC_1 ซึ่งภายใน IC นี้จะประกอบไปด้วยวงจรมิกเซอร์ที่ 2 และ ออสซิลเลเตอร์ชุดที่ 2 จึงทำให้การออกแบบวงจรในส่วนหลังนี้ค่อนข้างง่าย

ดังนั้นภาคมิกเซอร์ภายในและออสซิลเลเตอร์ก็จะทำการผสมสัญญาณความถี่ IF 10.7 เมกะเฮิร์ตซ์เข้ากับความถี่ออสซิลเลเตอร์มูลฐานที่ได้จากคริสตอล 2 ความถี่ 10.24 เมกะเฮิร์ตซ์ที่ต่ออยู่ที่ขา 1 และขา 2 ของ IC_1 C_{17} เป็นตัวรักษาค่าความถี่ออสซิลเลเตอร์ จากนั้นจะเหลือความถี่ IF 455 กิโลเฮิร์ตซ์ จะออกทางขา 3 ของ IC เข้าสู่ชุดกรองความถี่ CFU_1

ชุดกรองความถี่ CFU_1 นี้จะกรองเอาเฉพาะความถี่ 455 กิโลเฮิร์ตซ์ผ่านได้เท่านั้นเข้าสู่ขา 5 ของ IC_1 โดยมี C_{20} C_{21} ทำหน้าที่เป็นวงจร ดีคัปปลิ่งขดลวด L_5 R_7 ที่ต่ออยู่กับขา 8 ของ IC_1 ทำหน้าที่เป็นวงจรควอดราเจอร์ดีเทกเตอร์ และ ทำการดีเทกเอาสัญญาณ FM ออกมาทางขา 9 ผ่านวงจรกรองสัญญาณ R_{11} R_{12} C_{26} C_{27} และกลับปลีผ่าน C_{28} เข้าสู่ภาคขยายเสียง โดยมีโวลูม VR_2 ทำหน้าที่ปรับระดับความดังเสียง

ที่ขา 2 ของ IC_2 จะเป็นขาอินพุตของภาคขยายเสียงมี C_{29} ต่อระหว่างขา 1 กับขา 8 เพื่อเป็นวงจรป้อนกลับสัญญาณ R_{16} C_{30} ทำหน้าที่ป้องกันการออสซิลเลตที่ความถี่สูง C_{31} ทำหน้าที่กลับปลีสัญญาณทางเอาต์พุตออกสู่ลำโพง :



รูปที่ 5.6 วงจร 5.6 MHz CB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.1.5 การออกแบบส่วนถอดรหัส FSK

สัญญาณอินพุทของ XR-2211 จะเป็นสัญญาณอนาล็อก 2 ความถี่ คือ 1200Hz และ 2200Hz ซึ่งจะต้องแปลงสัญญาณเหล่านี้ไป ลอจิก “1” และ “0” ตามลำดับ ความถี่ศูนย์กลาง f_0 ที่ใช้ในการคำนวณจะมีค่า

$$f_0 = (1200 + 2200) / 2$$

$$= 1700\text{Hz}$$

เลือก $R_0 = 20\text{ k}\Omega$ (ใช้ $18\text{ k}\Omega$ คงที่ ต่ออนุกรมกับ $5\text{ k}\Omega$ ปรับค่าได้) และเลือก $C_0 = 0.027\text{ }\mu\text{F}$ คำนวณหา R_1

$$R_1 = 2200 / 60$$


$$= 36667\text{ k}\Omega$$

ใช้ $R_1 = 30\text{ k}\Omega$ และคำนวณหา C_1

$$C_1 = C_0 / 4$$

$$= 0.0067\text{ }\mu\text{F}$$

ใช้ $C_1 = 0.1\text{ }\mu\text{F}$




รูปที่ 5.7 วงจร XR-2211

5.1.6 การออกแบบส่วนไมโครคอนโทรลเลอร์

ในส่วนของไมโครคอนโทรลเลอร์ เราจำเป็นต้องใช้ พอร์ตอนุกรมและพอร์ตขนาน เราจึงเลือก บอร์ด MCS-51 รุ่น V3155 ของ บริษัท สिला ข้อมูลที่มาจากส่วนถอดรหัส FSK จะมาเข้า พอร์ตอนุกรมของ V3155 ข้อมูลจะเข้าไปอยู่ใน รีจิสเตอร์ SBUF ของ MCS-51 แล้วประมวลผลว่าให้ปฏิบัติคำสั่งใด เพื่อที่จะส่งข้อมูลไปวงจรคอมพิวเตอร์ต่อไป โดยผ่านวงจร ดีทูเอ และวงพัลส์วิดธ์มอดคูเลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.8 วงจร V3155


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.1.7 การออกแบบส่วน ดิจิตอล-อนาลอก คอนเวอร์เตอร์

ในการควบคุมการขับเคลื่อนจำเป็นต้องมีการจ่ายศักดาหลายระดับให้แก่วงจรพัลส์วิดท์มอดคูเลเตอร์จึงต้องมีการแปลงสัญญาณดิจิตอลเป็นอนาลอก โดยการทำงานร่วมกับไมโครโปรเซสเซอร์ ไอซีดิจิตอล-อนาลอก ที่เลือกใช้คือ DAC0830 เป็นไอซี 20ขา ใช้ในการแปลงข้อมูลดิจิตอล 8 บิตเป็นสัญญาณอนาลอกโดยผ่านวงจร R-2R Ladder Network ที่มีความแม่นยำสูงและมีวงจรบัฟเฟอร์ภายใน 2 ชั้น (Double Buffer) มีข้อดีคือ

1. ข้อมูลจะส่งผ่านรีจิสเตอร์ 2 ตัวที่เป็นอิสระต่อกันก่อนที่จะส่งให้ R-2R Ladder เพื่อเปลี่ยนระดับอนาลอกเอาต์พุต ทำให้ DAC0830 สามารถโฮลด์ (Hold) เอาต์พุตจากข้อมูลในรีจิสเตอร์ตัวที่ 1 (DAC register) และรับข้อมูลไบต์ (Byte) ต่อไปที่รีจิสเตอร์ตัวที่ 2 (input register) ทำให้สามารถนำข้อมูลใหม่มาป้อนให้ได้ตามความต้องการ โดยทันที

2. ทำให้สามารถใช้ DAC0830 ในระบบจำนวนมากตามต้องการและสามารถเลือกแปลงสัญญาณที่ DAC0830 ตัวใดๆ ได้ทันทีเมื่อต้องการ




TL/

รูปที่ 5.9 แสดงบล็อกไดอะแกรมภายในของไอซี DAC0830

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเปลี่ยนแปลงค่าอนาล็อกเอาต์พุตของDAC นี้จะเป็นการทำงาน 2 ขั้นตอน คือ เป็นการให้สัญญาณไรต์(WR) 2 ครั้ง ตอนแรกคือมีสัญญาณชิพซีล็ค(CS) ควบคุมการแลตซ์ข้อมูลดิจิทัลที่อินพุตริจิสเตอร์ ต่อไปสัญญาณสโตรป(XFER) จะควบคุมการแลตซ์ของ DAC แลตซ์ ถ้าใช้DAC หลายตัวจะต้องทำการแยกสัญญาณชิพซีล็คของ DACแต่ละตัวออกจากกันแต่จะต้องใช้สัญญาณสโตรป(XFER) ร่วมกันหากต้องการให้มีสัญญาณเอาต์พุตอย่างต่อเนื่อง




รูปที่ 5.10 แสดงช่วงเวลาการทำงานของ DAC0830

สัญญาณอนาล็อกเอาต์พุตที่ได้แปลงมาจากดิจิทัลอินพุตเวิร์คของ DAC0830 ประกอบด้วย 2 กระแสเอาต์พุต เอาต์พุตที่ 1 แปรผันตรงกับค่าแรงดันอ้างอิง(V_{ref}) และดิจิทัลอินพุต ส่วนที่เอาต์พุตที่ 2 กระแสจะแปรผันตรงกับแรงดันอ้างอิงและค่าคอมพลีเมนต์ของดิจิทัลอินพุตดังสมการ


$$I_{out1} = V_{ref}/15k\Omega * \text{Digital Input}/256$$

$$I_{out2} = V_{ref}/15k\Omega * (255-\text{Digital Input})/256$$

อนาลอกเอาต์พุตที่ได้จากการทำงานของวงจรอนาลอก R-2R Ladder ซึ่งเป็นซีลิกอนโคโรเมียมดังในรูป



รูปที่ 5.11 วงจร R-2R Ladder



รูปที่ 5.12 วงจรแปลงดิจิทัลเป็นอนาลอก

ในโครงการนี้เพื่อที่จะสามารถกำหนดระดับกระแสเอาต์พุตได้ตามต้องการ จึงใช้วงจรที่ปรับระดับกระแสอนาลอกเอาต์พุตได้ ทำให้กำหนดระดับแรงดันสูงสุดต่ำสุดได้

ตามต้องการ V_{max} และ V_{min} มีค่าระหว่าง $0 V_{dc}$ ถึง $5 V_{dc}$ วงจรนี้ประกอบด้วย DAC0830 และ LM324 ซึ่งเป็น Single Supply Quad Op-Amp เพื่อใช้กับแรงดัน 12 โวลต์ จากการออกแบบวงจรในลักษณะนี้ค่าของอนาล็อกเอาต์พุตจะเปลี่ยนไปโดยค่าที่เพิ่มขึ้นแต่ละสเตปของข้อมูลดิจิทัลอินพุต $= 1/256 * (V_{max} - V_{min})$

$$\text{และ} \quad V_{out} = (\text{Digital Input}/256) * (V_{max} - V_{min}) + (255/256)V_{min}$$


การปรับค่า V_{max} สามารถทำได้โดยการปรับค่า R1 และ R2 ส่วนการปรับค่า V_{min} สามารถทำได้โดยปรับค่า R3 และ R4 ในที่นี้ใช้ค่า R1=3.3k R2=6.4k R3=9k R4=1k

$$V_{max} = 4 \text{ Volt}$$


$$V_{min} = 1.2 \text{ Volt}$$

5.1.8 การออกแบบวงจรพัลส์วริมอดคูลชัน(Pulse Width Modulation)

เป็นวงจรควบคุมความกว้างของพัลส์โดยการเปรียบเทียบค่าแรงดันระหว่างแรงดันอินพุตที่เข้ามากับแรงดันของสัญญาณสามเหลี่ยมที่มีขนาดและความถี่คงที่ ถ้าแรงดันอินพุตมีค่ามากกว่าแรงดันสามเหลี่ยมจะทำให้แรงดันเอาต์พุตมีค่าเป็น "1" และถ้าแรงดันอินพุตมีค่าน้อยกว่าแรงดันสัญญาณสามเหลี่ยมจะทำให้แรงดันเอาต์พุตมีค่าเป็น "0" ดังแสดงในรูป



(ก)



(ข)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 5.13 หลักการของวงจรพัลส์วิธมอดคูเลชั่น

(ก) บล็อกไดอะแกรม


(ข) ลักษณะของรูปสัญญาณ

ในส่วนของวงจรเราสามารถใช้ไอซีเบอร์ TL494 ทำหน้าที่เป็นวงจรควบคุมความกว้างของพัลส์ โดยกำหนดความถี่ในการออสซิลเลทโดยใช้ค่าของ R_T และ C_T ดังนี้

$$f_{osc} = 1.1 / (R_T * C_T)$$

ซึ่งจากวงจรเราใช้ค่า $R_T = 10 \text{ K}\Omega$ และ $C_T = 10 \text{ nF}$ ดังนั้นจะได้ค่าความถี่ออสซิลเลทประมาณ 10 KHz

ความกว้างของพัลส์จะเปลี่ยนไปตามค่าแรงดันอินพุตที่เข้ามา ซึ่งความกว้างของพัลส์จะมีผลกับความเร็วมอเตอร์กล่าวคือ เมื่อพัลส์มีความกว้างมากจะทำให้ความเร็วในการหมุนของมอเตอร์เร็วขึ้น ในทางตรงกันข้ามถ้าความกว้างของพัลส์น้อย จะทำให้ความเร็วในการหมุนของมอเตอร์ช้าลง เอาท์พุทที่ได้ก็จะนำไปผ่านวงจรควบคุมทิศทางต่อไป



รูปที่ 5.14 วงจรควบคุมความกว้างของพัลส์


วงจรควบคุมทิศทางการหมุนของมอเตอร์

ใช้แอนด์เกตเป็นตัวควบคุมทิศทางของเอาท์พุท โดยมีสัญญาณควบคุมส่งมาจากไมโครคอนโทรลเลอร์มีวงจรดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรควบคุมทิศทางการหมุนของมอเตอร์

ใช้แอนด์เกตเป็นตัวควบคุมทิศทางของเอาต์พุต โดยมีสัญญาณควบคุมส่งมาจากไมโครคอนโทรลเลอร์มีวงจรดังรูป



รูปที่ 5.15 วงจรควบคุมทิศทางการหมุน

ถ้าสัญญาณ control 2 เป็น “1” และสัญญาณ control 1 เป็น “0” จะทำให้มีเอาต์พุตออกที่จุด backw ส่วนสัญญาณที่จุด forw จะเป็น “0” ในทางกลับกันถ้าสัญญาณ control 2 เป็น “0” และสัญญาณ control 1 เป็น “1” จะทำให้มีเอาต์พุตออกที่จุด forw ส่วนสัญญาณที่จุด backw จะเป็น “0”


5.1.9 การออกแบบส่วนไมโครมอเตอร์

ส่วนวงจรไมโครมอเตอร์ จะมีด้วยกัน 2 วงจรซึ่งเหมือนกันทุกประการ ควบคุมมอเตอร์ข้างซ้ายและขวา วงจรนี้นั้น มีความสามารถในการจ่ายกระแส ให้มอเตอร์ได้ และยังสามารถควบคุมทิศทางของมอเตอร์ ให้หมุนไปข้างหน้าหรือถอยหลังได้ โดยอินพุตของวงจรไมโครนั้นจะมี 2 อินพุต เอาไว้เลือกทิศทางของมอเตอร์

เมื่อไมโครคอนโทรลเลอร์รับค่ามา ก็จะส่งค่า Speed และค่าในการเลือกแอนด์เกต มาทาง พอร์ต A,B และพอร์ต C ของ 8255 ตามลำดับ เพราะฉะนั้น อินพุตของวงจรไมโครมอเตอร์จึงเป็นสัญญาณพัลส์วิธมอดดูเลชันตามค่า Speed ผลการทดลอง

ในการควบคุมล้อทั้งสองข้างจำเป็นจะต้องมีวงจรไมโคร, วงจรพัลส์วิธมอดดูเลชันและวงจรดีทิว อย่างละ 2 ชุด เป็นชุดของข้างซ้ายและข้างขวาแต่ทิศทางของแต่ละ

ข้างมี 2 ทิศทาง คือเดินหน้าและถอยหลัง แต่สัญญาณพัลส์วอร์มอดดูเลชั่นที่จะป้อนให้วงจรไครฟ์ มีเพียง 1 ชุดต่อข้าง เราใช้ Port C ล่างของ 8255 และแอนด์เกตมาต่อกันดังรูป




รูปที่ 5.16 แสดงการต่อแอนด์เกตกับ Port C ล่าง

ดังนั้นเมื่อเราจะให้สายพานข้างซ้ายหรือขวาหมุนลักษณะอย่างไร ก็ส่งข้อมูลเปิดเกตแต่ละตัวดังตาราง 5.1 แต่มีข้อแม้ว่าวงจรไครฟ์แต่ละข้าง จะต้องได้รับอินพุตเอคิวนหน้าหรือถอยหลังอย่างใดอย่างเท่านั้น

| การเคลื่อนที่ | ข้อมูลจากพอร์ทซีล่าง |
|---------------|----------------------|
| เอคิวนหน้า | 0101b |
| ถอยหลัง | 1010b |
| เดี่ยวซ้าย | 0100b |
| เดี่ยวขวา | 0001b |
| หมุนซ้าย | 0110b |
| หมุนขวา | 1001b |
| หยุด | 0000b |

ตารางที่ 5.1 ชุดคำสั่ง




รูปที่ 5.18 วงจร D/A และ PWM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.1.10 หลักการทำงานของวงจรถับสเตปป์ิงมอเตอร์

จากรูปเป็นวงจรถับสเตปป์ิง โดยใช้ IC L297 และ L298 โดย IC เบอร์ L297 จะเป็นตัวรับสัญญาณที่ควบคุมระดับความเร็ว ของมอเตอร์ และสามารถควบคุมให้มอเตอร์หมุนไปตามทิศทางต่างๆ ได้ด้วยขา 17 (CW/CCW) และปรับระดับความเร็วของมอเตอร์ได้ด้วยขา 19 (HALF/FULL) โดยในการควบคุมขาอินพุตทั้งสองนี้ จะใช้สัญญาณลอจิก “0” และ “1” เป็นตัวควบคุมกล่าวคือ เมื่อแรงดันที่ขา 17 เป็น “1” มอเตอร์จะหมุนทวนเข็มนาฬิกาและเมื่อเป็น “0” มอเตอร์จะหมุนตามเข็มนาฬิกา ส่วนที่ขา 19 เมื่อระดับลอจิกเป็น “0” มอเตอร์จะหมุนเร็ว และเมื่อเป็น “1” มอเตอร์จะหมุนช้าลงครึ่งหนึ่ง เพราะเป็นการไครฟ์แบบเฟสคู่ แต่จะทำให้มอเตอร์มีแรงขับมากขึ้น นอกจากนี้ยังสามารถทำให้มอเตอร์หยุดหมุนได้โดยป้อนลอจิก “0” เข้าที่ขา 20 ของ IC เบอร์ L297 (ขา RESET)



รูปที่ 5.19 แสดงวงจรถับสเตปป์ิงมอเตอร์

5.2 หลักการออกแบบซอฟต์แวร์

ข้อมูลที่จะรับส่งกันระหว่างเวิร์คสเตชันกับหุ่นยนต์นั้น เราได้ออกแบบให้มีความยืดหยุ่นในการใช้งานให้มากที่สุด คือจะออกแบบชุดข้อมูลคำสั่งในลักษณะเรียลไทม์ (Real time) เช่น เมื่อคลิกเมาส์ที่ปุ่มเดินหน้าที่คอมพิวเตอร์ เวิร์คสเตชันก็จะส่งข้อมูลเดินหน้าออกมา 1 ไบต์ หุ่นยนต์ก็จะเดินหน้าไปเรื่อยๆ จนกว่าจะได้รับคำสั่งหยุด 1 ไบต์ ซึ่งจะถูกส่งออกไปเมื่อเราปล่อยเมาส์ ซึ่งจะมีข้อดีตรงที่เราสามารถที่จะเพิ่มคำสั่งเข้าไปได้โดยไม่ต้องกังวลเรื่องการขัดจังหวะ (Interrupt) ในขณะที่หุ่นยนต์ยังทำงานอื่นอยู่

ในการเขียนโปรแกรมควบคุมหุ่นยนต์ ก็จะมีแบบเดียวคือ คอยรับข้อมูลที่เข้ามาทาง Serial Port ของ MCS-51 แล้วตรวจสอบว่าเป็นคำสั่งอะไรแล้วจึงปฏิบัติตาม เช่นถ้าเป็นคำสั่งในการเคลื่อนที่ จะมีการเก็บค่า Speed ไว้ในรีจิสเตอร์ ภายใน MCS-51 ซึ่งเราสามารถเปลี่ยนแปลงค่า Speed ได้โดยสั่งจากเวิร์คสเตชัน เมื่อสั่งเดินหน้า หุ่นยนต์ก็จะส่งข้อมูลไปพอร์ต C ล่าง ของ 8255 ไปเปิดเกตให้เป็นเดินหน้า พร้อมทั้งส่งค่า Speed ออกไปทางพอร์ต A,B ของ 8255 ให้คิหูเอเพื่อกำเนิดสัญญาณ PWM ควบคุมความเร็วมอเตอร์


สำหรับชุดข้อมูลคำสั่งจะมีทั้งหมด 8 คำสั่งดังตาราง

| ชุดคำสั่ง | ข้อมูล |
|------------|---------|
| สปีด | 30h-3fh |
| เดินหน้า | 41h |
| ถอยหลัง | 42h |
| เลี้ยวซ้าย | 43h |
| เลี้ยวขวา | 44h |
| หยุด | 45h |
| หมุนซ้าย | 46h |
| หมุนขวา | 47h |

ตารางที่ 5.2 ชุดข้อมูลคำสั่ง


Explore Robot Flowchart

Main Program




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Interrupt flowchart




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับอาจารย์ใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Sub Speed




Sub Stop



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Sub Forward and more



MSB

LSB

| | | | |
|------------------------|-----------------------|-------------------------|------------------------|
| Backward Left Motor | Forward Left Motor | Backward Right Motor | Forward Right Motor |
|------------------------|-----------------------|-------------------------|------------------------|

SET= turn on

SET= turn off

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 6

การทดลอง

การทดลองที่ 6.1 การส่งข้อมูลผ่านพอร์ต COM2 โดยใช้โปรแกรมวิซวลเบสิก 3 แล้ว
แปลงเป็น TTL

การทดลองที่ 6.2 การเข้ารหัส FSK

การทดลองที่ 6.3 ส่งข้อมูลแบบไร้สายโดยเครื่องส่ง CB 27 MHz



การทดลองที่ 6.1

การส่งข้อมูลผ่านพอร์ต COM2 โดยใช้ โปรแกรมวิชาลเบสิก 3 แล้วแปลงเป็น TTL

จุดประสงค์


เพื่อศึกษาการส่งข้อมูลผ่านพอร์ต COM2 โดยใช้โปรแกรมภาษาวิชาลเบสิกแล้วแปลงจาก RS-232 เป็น TTL

อุปกรณ์ที่ใช้

1. คอมพิวเตอร์
2. ออสซิลโลสโคป
3. วงจรแปลง RS-232 เป็น TTL (I.C. MAX232)

วิธีทดลอง

1. ต่อวงจรดังรูป



รูปที่ 6.1 การต่อวงจร IC MAX232

2. เขียนโปรแกรมดังต่อไปนี้

'[General]

Dim $\&$ As Integer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

Sub Comm1_Oncomm()
    Comm1.CommPort = 2
    Comm1.Settings = "1200,N,8,1"
    Comm1.PortOpen = True
    Comm1.Output = a
    Comm1.PortOpen = False
End Sub

```

```

Sub Command3d1_MouseDown ( Button As Integer , Shift As Integer
, X As Single , Y As Single )
    Label5.Caption = "เดินหน้า"
    a = 1
    Call Comm1_Oncomm
End Sub

```

```

Sub Command3d1_MouseUp ( Button As Integer , Shift As Integer , X
As Single , Y As Single )
    Label5.Caption = None
    a = 5
    Call Comm1_Oncomm
End Sub

```

```

Sub Command3d2_MouseDown ( Button As Integer , Shift As Integer
, X As Single , Y As Single )
    Label5.Caption = "เลียวซ้าย"
    a = 3
    Call Comm1_Oncomm

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

End Sub

Sub Command3d2_MouseUp (Button As Integer , Shift As Integer , X
As Single , Y As Single)

Label5.Caption = none

a = 5

Call Comm1_Oncomm

End Sub

Sub Command3d3_MouseDown (Button As Integer , Shift As Integer
, X As Single , Y As Single)

Label5.Caption = “เลี้ยวขวา”

a = 4

Call Comm1_Oncomm

End Sub

Sub Command3d3_MouseUp (Button As Integer , Shift As Integer , X
As Single , Y As Single)

Label5.Caption = none

a = 5

Call Comm1_Oncomm

End Sub

Sub Command3d4_MouseDown (Button As Integer , Shift As Integer
, X As Single , Y As Single)

Label5.Caption = “ถอยหลัง”

a = 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
Call Comm1_Oncomm
```

```
End Sub
```

```
Sub Command3d4_MouseUp ( Button As Integer , Shift As Integer , X
As Single , Y As Single )
```

```
Label5.Caption = none
```

```
a = 5
```

```
Call Comm1_Oncomm
```

```
End Sub
```

```
Sub Form_Load ()
```

```
Comm1.CommPort = 2
```


```
Comm1.Settings = "1200,N,8,1"
```

```
End Sub
```

3. รันโปรแกรมแล้วใช้ออสซิลโลสโคปตรวจสอบข้อมูลที่ออกมา

ผลการทดลอง

มีข้อมูลออกมาจากพอร์ต COM2 ในลักษณะมีด้วยกัน 10 บิต คือมี 1 สตาร์ทบิต 8 บิตข้อมูล และ 1 สต็อบบิต ต่อการกดปุ่มควบคุมบนโปรแกรม 1 ครั้ง ลอจิก "1" จะมีแรงดัน -12 โวลต์ และลอจิก "0" จะมีแรงดัน +12 โวลต์ และเมื่อผ่าน วงจรแปลง RS-232 เป็น TTL ซึ่งใช้ไอซี MAX232 จะได้ระดับสัญญาณเป็น TTL ดังรูป 6.2



รูปที่ 6.2 สัญญาณอินพุต RS-232 (ล่าง) และสัญญาณเอาท์พุต (บน)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วิเคราะห์และสรุปผลการทดลอง

เมื่อเขียนโปรแกรมไปควบคุมพอร์ต COM2 ข้อมูลที่ออกไปจากพอร์ต COM2 จะเป็นมาตรฐานของ RS-232C คือลอจิก “1” จะมีแรงดัน -12 โวลต์ และลอจิก “0” จะมีแรงดัน +12 โวลต์ ข้อมูล 1 ชุดมีได้ 10 บิต มี 1 สตาร์ทบิต 8 บิตข้อมูล และ 1 สต็อบบิต โปรแกรมนี้ใช้วิซวลเบสิกเขียนเพราะว่าเราจะใช้งานในลักษณะ Event-Driven ก็จะต้องตอบสนองเหตุการณ์ โปรแกรมนี้จะมีปุ่มบังคับ 4 ปุ่ม เป็นปุ่มเดินหน้า ถอยหลัง เลี้ยวซ้าย เลี้ยวขวา เมื่อใช้เม้าท์กดแต่ละปุ่มก็จะมีข้อมูลออกไปที่พอร์ต COM2 1 ไบต์ และถ้าปล่อยเม้าท์ก็จะมีข้อมูลสั่งให้หยุดออกไปอีก 1 ไบต์ และเมื่อผ่าน วงจรแปลง RS-232 เป็น TTL ซึ่งใช้ไอซี MAX232 จะได้ระดับสัญญาณเป็น TTL ดังรูป 6.2 ซึ่งการทดลองนี้เราจะใช้ร่วมกับการใช้ไมโครคอนโทรลเลอร์ MCS-51 คอยรับข้อมูลที่เอามาจาก COM2 เพื่อไปควบคุมวงจรไครว์มอเตอร์ต่อไป

การทดลองที่ 6.2

การเข้ารหัส FSK

จุดประสงค์


1. เพื่อศึกษาการแปลงข้อมูลจาก TTL เป็นรหัสแบบ FSK
2. เพื่อศึกษาการแปลงข้อมูลจาก Digital เป็น Analog

อุปกรณ์ที่ใช้

1. ฟังก์ชันเจนเนอเรเตอร์
2. วงจรเข้ารหัส FSK (I.C. XR2206)
3. ออสซิลโลสโคป
4. Power Supply

วิธีการทดลอง

1. ต่อวงจรดังรูป




รูปที่ 6.3 วงจรทดลอง FSK

2. ใช้ฟังก์ชันเจนเนอเรเตอร์ป้อนสัญญาณสแควร์เวฟ ความถี่ 1200 Hz 5Vpp 0,5V
3. วัดสัญญาณที่เข้าที่พู่ทของวงจรเข้ารหัส FSK (I.C. XR2206)

ผลการทดลอง

ได้ผลการทดลองดังรูป



รูปที่ 6.4 สัญญาณอินพุท TTL สัญญาณเอาต์พุท FSK

วิเคราะห์และสรุปผลการทดลอง

จากการทดลองส่งข้อมูล ผลการทดลองเป็นไปตามต้องการเราได้ ข้อมูลตามต้องการดังผลการทดลอง เมื่อแรงดันอินพุทอยู่ที่ +5 โวลต์ ลอจิกทางเอาต์พุทจะเป็น 1 และจะถูกแปลงเป็นความถี่ 1200Hz และในทำนองกลับกัน ถ้าป้อนอินพุทเป็น 0 โวลต์ลอจิกทางเอาต์พุทจะเป็น 0 ข้อมูลจะถูกแปลงเป็นความถี่ 2200Hz การป้อนอินพุทด้วยความถี่ 1200 Hz นั้นหมายถึงอัตราการส่ง 1200 บิต เราจึงทำการทดลองที่ความถี่ 1200Hz

การทดลองที่ 6.3

ส่งข้อมูลแบบไร้สายโดยเครื่องส่ง CB 27 MHz

จุดประสงค์


หลักการของการควบคุมหุ่นยนต์ระยะไกลไร้สายย่อมจะต้องมีอุปกรณ์การส่งข้อมูลแบบไร้สาย เราได้ใช้เครื่องส่งที่เรียกว่า CB 27MHz กำลังส่ง 1Watt ซึ่งได้กล่าวไปแล้วในรายละเอียดการทำงานจึงไม่ขอกล่าวอีก การส่งข้อมูลของเราเป็นการส่งแบบ FSK มีสองความถี่ คือ 1200 Hz และ 2200 Hz การทดลองส่งไม่เพียงแต่ใช้สองความถี่นี้เท่านั้น แต่ยังสามารถทดลองความถี่ที่นอกช่วงที่วงจรรับได้ด้วย

อุปกรณ์การทดลอง

1. วงจรส่ง CB 27MHz
2. วงจรรับ CB 27MHz
3. ฟังก์ชันเจนเนอเรเตอร์
4. ออสซิลโลสโคป
5. เพาเวอร์ซัพพลาย 12 โวลท์ 2 ชุค

วิธีการทดลองส่งความถี่คงที่

เมื่อเราได้สร้างเครื่องส่งขึ้นมา ประกอบด้วยเครื่องส่งและเครื่องรับอย่างละเอียด การทดลองอย่างแรกคือการส่งด้วยความถี่คงที่ค่าหนึ่งซึ่งอยู่ในย่านความถี่เสียง ทำการต่ออุปกรณ์ดังรูป




รูปที่ 6.5 การต่อวงจรทดลอง รับส่ง 27 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ผลการทดลอง

1. เมื่อป้อนความถี่ 500 Hz วัด Output ได้ดังรูปที่ 6.6




รูปที่ 6.6 สัญญาณ Output 500 Hz

2. เมื่อใช้ความถี่ 1.2KHz วัด Output ได้ดังรูปที่ 6.7




รูปที่ 6.7 Output เมื่อป้อนความถี่ 1.2KHz

3. เมื่อป้อนความถี่ 2.2KHz วัด Output ได้ดังรูปที่6.8



รูปที่ 6.8 Output เมื่อป้อนความถี่ 2.2KHz

4. เมื่อป้อนอินพุตเป็นเสียงพูดวัด Output ได้ดังรูปที่6.9



รูปที่ 6.9 Output เมื่อป้อนอินพุตเป็นเสียงพูด

สรุปผลการทดลอง

จากการทดลองใช้ความถี่ต่างๆกันพบว่า ในช่วงความถี่ต่ำกว่า 200Hz และช่วงความถี่สูง 2KHz Amplitudeของคลื่นสัญญาณจะถูกขยายน้อยมาก ในขณะที่ความถี่ช่วง 200-2000 Hz มีการขยายสัญญาณในสภาวะปกติ และเมื่อทำการปรับสัญญาณให้เพิ่มขึ้นอย่างต่อเนื่อง Amplitudeของคลื่นสัญญาณจะอยู่ในสภาวะปกติ ในช่วง200-2000Hz นอกเหนือจากนี้ Amplitudeก็จะลดลง ทั้งนี้เนื่องจากวงจรถูกออกแบบให้ใช้งานย่านความถี่เสียงของมนุษย์นั่นเอง และข้อมูลที่เราจะส่งก็อยู่ในช่วง1-2.2KHz

วิจารณ์การทดลอง

FSK (Frequency Shift Keying) คือรูปแบบของข้อมูลดิจิทัลที่ถูกเข้ารหัสให้อยู่ในรูปของความถี่ 2 ความถี่ ได้แก่ $1 = 1200 \text{ Hz}$ และ $0 = 2200 \text{ Hz}$ การทดลองชี้ให้เห็นว่าข้อมูลที่เอาท์พุทมีสัญญาณรบกวนพอสมควรแต่ยังสามารถวัดความถี่ได้ ถ้าหากจะมีกรผิดพลาด ส่วนหนึ่งก็คงมาจากสัญญาณรบกวนนั่นเองอีกทั้งการทดลองกระทำในระยะเวลาใกล้มากสัญญาณยังสามารถวัดได้เป็นรูปร่างใกล้เคียงกับอินพุท แต่หากการใช้งานจริงระยะจะต้องมีการเปลี่ยนแปลง อาจทำให้ข้อมูลผิดพลาดได้จึงต้องมีการพัฒนาระยะส่งให้มากขึ้น

บทที่ 7

สรุปวิจารณ์

แรงบันดาลใจที่เลือกหัวข้อ โปรเจกต์นี้ เนื่องจากการควบคุมระยะไกลเป็นสิ่งที่สามารถพบเห็นได้โดยทั่วไปในชีวิตประจำวัน แต่จะมีซักกี่คนที่สามารถเข้าใจได้ถ่องแท้ถึงหลักการอันนั้น แม้ว่าจะมีเรื่องราวอีกมากมายที่น่าเรียนรู้ในโลกวิศวกรรม และเมื่อมีโอกาสที่จะเรียนรู้และสัมผัส พวกเราก็ไม่ลังเลที่จะเลือกหัวข้อนี้เป็นหัวข้อโปรเจกต์ เพื่อที่จะยกระดับความรู้ของเราในหลายๆด้าน เพราะการทำหุ่นยนต์นั้นต้องใช้ความรู้หลายๆด้าน ไม่ว่าจะเป็น ไมโคร โปรเซสเซอร์ การควบคุมมอเตอร์การมอดคูเลทสัญญาณ และอื่นๆอีกมากมาย คงได้กล่าวไปแล้วอย่างละเอียด

หุ่นยนต์ที่เราได้สร้างขึ้นนั้น จุดประสงค์หลักคือการควบคุมระยะไกล โดยใช้ PC แต่จะเป็นประโยชน์มากขึ้นหากเราสามารถทำการเพิ่มเติม Option เข้าไปเช่นเซนเซอร์ กลเพื่อใช้หยิบจับสิ่งของ เพราะหุ่นของเราก็มีกล้องติดตั้งอยู่แล้ว

โปรเจกต์นี้ทำขึ้นเพื่อเรียนรู้การทำงานของส่วนต่าง ๆ ซึ่งประกอบขึ้นเป็นหุ่นยนต์ที่สามารถควบคุมระยะไกลได้ แม้ว่าในบางส่วนจะยังทำงานได้โดยมีประสิทธิภาพไม่มากนัก แต่ก็สามารถใช้เป็นแนวทางในการพัฒนาให้มีประสิทธิภาพดียิ่งขึ้น และใช้งานได้กว้างขวางมากกว่าที่จะเป็นเพียง หุ่นยนต์เดินสำรวจเท่านั้น

อย่างหนึ่งที่เราได้เรียนรู้ในโปรเจกต์นี้ก็คือ ความแตกต่างกันระหว่างสองระบบที่ใหญ่ที่สุดในโลกนี้ คือ อนาล็อกและ ดิจิตอล ระบบดิจิตอลเป็นระบบที่ทำการตรวจสอบและควบคุมได้ง่ายกว่า เราจึงไม่ประสบปัญหาเกี่ยวกับสัญญาณรบกวนมากนัก 0 ก็คือศูนย์ 1 ก็คือหนึ่ง แต่ในระบบอนาล็อกแล้ว เราประสบปัญหาเกี่ยวกับสัญญาณรบกวนมาก ตั้งแต่การแปลงข้อมูลจากดิจิตอลเป็นอนาล็อก จนถึงการออกอากาศ คุณจะเป็นปัญหาใหญ่ของระบบไร้สายเลยทีเดียว

หนังสืออ้างอิง

1. พันจันทร์ ธนวัฒนเสถียร, “ไมโครโปรเซสเซอร์”, ซีเอ็ดยูเคชั่น , 610 หน้า , 2532
2. สุนทร วิฑูรพจน์, “ การใช้งานไมโครคอนโทรลเลอร์ตระกูล8051”, ซีเอ็ดยูเคชั่น , 180 หน้า , 2537
3. MAXIM, “Maxim Integrated Product”, <http://www.maxim-ic.com>, 19-4323; Rev6; 3/96
4. EXAR Corporation , “FSK Demodulator/Tone Decoder”, EXAR Corporation September 1996-4
5. EXAR Corporation , “FSK Demodulator/Tone Decoder”, EXAR Corporation July 1996-2
6. ซีเอ็ดยูเคชั่น, “ รวมโครงการอิเล็กทรอนิกส์ วิทยุและเครื่องรับส่ง” , ซีเอ็ดยูเคชั่น, 120 หน้า, 2539
7. ไพโรจน์ ไวมณีชกิจ, “เปิดโลกการสื่อสารไร้สาย”, ซีเอ็ดยูเคชั่น, 245 หน้า, 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ขอบคุณ อ.มนัส ซึ่งเอื้อเพื่อ Computer ให้กิตติศักดิ์ Internet อันเป็นที่มาของ Data Book IC เบอร์ต่างๆ

อาจารย์ พลศาสตร์ เกศประเสริฐ อาจารย์ที่ปรึกษา ผู้มีความกรุณาอย่างมาก
ภาคอิเล็กทรอนิกส์ คณะวิศวกรรมศาสตร์ เอื้อเพื่ออุปกรณ์เครื่องมือต่างๆ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมภาษาวิซวลเบสิกสำหรับเวิร์คสเตชัน

Dim A As Integer

Sub COMM1_ONCOMM ()

comm1.CommPort = 2

comm1.Settings = "1200,N,8,1"

comm1.PortOpen = True

comm1.Output = Chr(A)

comm1.PortOpen = False

End Sub

Sub Command3D1_MouseDown (Button As Integer, Shift As Integer, X As Single, Y As Single)

label5.Caption = "เดินหน้า" send message to monitor

A = &H41 ' 1 is forward value

Call COMM1_ONCOMM ' send a to comm2

End Sub

Sub Command3D1_MouseUp (Button As Integer, Shift As Integer, X As Single, Y As Single)

label5.Caption = none

A = &H45

Call COMM1_ONCOMM

End Sub

Sub Command3D10_MouseDown (Button As Integer, Shift As Integer, X As Single, Y As Single)

label5.Caption = "หมุนกลิ้งซ้าย"

A = &H49

Call COMM1_ONCOMM

End Sub

Sub Command3D10_MouseUp (Button As Integer, Shift As Integer, X As Single, Y As Single)

label5.Caption = ""

A = &H4A

Call COMM1_ONCOMM

End Sub

Sub Command3D2_MouseDown (Button As Integer, Shift As Integer, X As Single, Y As Single)

label5.Caption = "เลื่อนซ้าย"

A = &H43

Call COMM1_ONCOMM

End Sub

Sub Command3D2_MouseUp (Button As Integer, Shift As Integer, X As Single, Y As Single)

label5.Caption = none

A = &H45

Call COMM1_ONCOMM

End Sub

Sub Command3D3_MouseDown (Button As Integer, Shift As Integer, X As Single, Y As Single)

label5.Caption = "เลื่อนขวา"

A = &H44

Call COMM1_ONCOMM

End Sub

Sub Command3D3_MouseUp (Button As Integer, Shift As Integer, X As Single, Y As Single)

label5.Caption = none

A = &H45

Call COMM1_ONCOMM

End Sub

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Sub Command3D4_MouseDown (Button As Integer, Shift As Integer, X As Single, Y As Single)

label5.Caption = "ถอยหลัง"

A = &H42

Call COMM1_ONCOMM

End Sub

Sub Command3D4_MouseUp (Button As Integer, Shift As Integer, X As Single, Y As Single)

label5.Caption = none

A = &H45

Call COMM1_ONCOMM

End Sub

Sub Command3D5_MouseDown (Button As Integer, Shift As Integer, X As Single, Y As Single)

label5.Caption = "หมุนซ้าย"

A = &H46

Call COMM1_ONCOMM

End Sub

Sub Command3D5_MouseUp (Button As Integer, Shift As Integer, X As Single, Y As Single)

label5.Caption = none

A = &H45

Call COMM1_ONCOMM

End Sub

Sub Command3D6_MouseDown (Button As Integer, Shift As Integer, X As Single, Y As Single)

label5.Caption = "หมุนขวา"

A = &H47

Call COMM1_ONCOMM

End Sub

Sub Command3D6_MouseUp (Button As Integer, Shift As Integer, X As Single, Y As Single)

label5.Caption = none

A = &H45

Call COMM1_ONCOMM

End Sub

Sub Command3D7_Click ()

form2.Show

End Sub

Sub Command3D8_Click ()

Unload form1

End Sub

Sub Command3D9_MouseDown (Button As Integer, Shift As Integer, X As Single, Y As Single)

label5.Caption = "หมูนกท้องขวา "

A = &H48

Call COMM1_ONCOMM

End Sub

Sub Command3D9_MouseUp (Button As Integer, Shift As Integer, X As Single, Y As Single)

label5.Caption = ""

A = &H4A

Call COMM1_ONCOMM

End Sub

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
Sub Form_Load ()  
    comm1.CommPort = 2  
    comm1.Settings = "1200,N,8,1"  
    i = Shell("c:\progra~1\pca20tv\vpvideo.exe", 1)  
End Sub
```


```
Sub Knob1_Change ()  
    label10.Caption = knob1.KnobValue  
    If knob1.KnobValue = 0 Then  
        A = 48  
        Call COMM1_ONCOMM  
    ElseIf knob1.KnobValue = 1 Then  
        A = 49  
        Call COMM1_ONCOMM  
    ElseIf knob1.KnobValue = 2 Then  
        A = 50  
        Call COMM1_ONCOMM  
    ElseIf knob1.KnobValue = 3 Then  
        A = 51  
        Call COMM1_ONCOMM  
    ElseIf knob1.KnobValue = 4 Then  
        A = 52  
        Call COMM1_ONCOMM  
    ElseIf knob1.KnobValue = 5 Then  
        A = 53  
        Call COMM1_ONCOMM  
    ElseIf knob1.KnobValue = 6 Then  
        A = 54  
        Call COMM1_ONCOMM  
    ElseIf knob1.KnobValue = 7 Then
```

```
        A = 55
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
Call COMM1_ONCOMM
ElseIf knob1.KnobValue = 8 Then
    A = 56
    Call COMM1_ONCOMM
ElseIf knob1.KnobValue = 9 Then
    A = 57
    Call COMM1_ONCOMM
ElseIf knob1.KnobValue = 10 Then
    A = 58
    Call COMM1_ONCOMM
ElseIf knob1.KnobValue = 11 Then
    A = 59
    Call COMM1_ONCOMM
ElseIf knob1.KnobValue = 12 Then
    A = 60
    Call COMM1_ONCOMM
ElseIf knob1.KnobValue = 13 Then
    A = 61
    Call COMM1_ONCOMM
ElseIf knob1.KnobValue = 14 Then
    A = 62
    Call COMM1_ONCOMM
ElseIf knob1.KnobValue = 15 Then
    A = 63
    Call COMM1_ONCOMM
End If

End Sub
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมภาษาแอสเซมบลี สำหรับหุ่นยนต์

ORG 0000H

;----- power delay -----

```
p_dely2:mov r6,#20h      ;
p_dely1:mov r7,#0ffh     ;
        djnz r7,$        ;
        djnz r6,p_dely1  ;
mov r7,#00h              ;----->clear r7
```

;-----

```
MOV A,#00H
MOV P1,#00H
MOV R0,#88H
LJMP SET
```

;----- INTERRUPT ROUTINE -----

```
ORG 0023H
MOV A,SBUF
MOV R1,A      ; STORE SERIAL DATA IN R1
ANL A,#11110000B ; GET 4 BITS HIGH IN A
```

```
SPE: CJNE A,#00110000B,STOO ; SPEED
```

```
LCALL SPEED
```

;-----

```
STOO: MOV A,R1      ; STOP
```

```
CJNE A,#45H,FOR
```

```
LCALL STOP
```

;-----

```
FOR: CJNE A,#41H,BAC ; FORWARD
```

```
LCALL FORWARD
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;-----
BAC: CJNE A,#42H,LEF ; BACKWARD
      LCALL BACKWARD
;-----
LEF: CJNE A,#43H,RIG ; LEFT
      LCALL LEFT
;-----
RIG: CJNE A,#44H,TLE ; RIGHT
      LCALL RIGHT
;-----
TLE: CJNE A,#46H,TRI ; TURN LEFT
      LCALL T_LEFT
;-----
TRI: CJNE A,#47H,ST_ONL ; TURN RIGHT
      LCALL T_RIGHT
;-----
ST_ONL: CJNE A,#48H,ST_ONR ; STEPPING ON IN LEFT
        MOV R7,#01H
;-----
ST_ONR: CJNE A,#49H,ST_OFF ; STEPPING ON IN RIGHT
        MOV R7,#02H
;-----
ST_OFF: CJNE A,#4AH,END ; STEPPING OFF
        MOV R7,#03H
;-----
END: CLR RI
      RETI
;-----

```

ORG 0100H

SET: PORTA EQU 0000H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

PORTB EQU PORTA+1
PORTC EQU PORTA+2
CWD EQU PORTA+3
MOV DPTR,#CWD
MOV A,#80H
MOVX @DPTR,A
MOV A,#00H ;INITIAL SETTING FOR 8255
MOV DPTR,#PORTA
MOVX @DPTR,A
MOV DPTR,#PORTB
MOVX @DPTR,A
MOV DPTR,#PORTC
MOVX @DPTR,A

```

```

;-----SERIAL SETTING-----

```

```

MOV SCON,#50H ; 8 BITS UART VARIES BAUD RATE
MOV TH1,#0E8H ; BAUD RATE = 1200
MOV TMOD,#20H ; 8 BITS AUTO RELOAD
SETB TR1 ; RUN TIMER 1
SETB EA ; ALL INTERRUPT
SETB ES ; SERIAL INTERRUPT
CLR RI

```

```

;-----STEPPING MOTOR SETTING-----

```

```

MOV P1,#00001100B

```

```

;-----
;-----

```

```

START: MOV A,R7

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

STL: CJNE A,#01H,STR

CALL STEPL

STR: CJNE A,#02H,STO

CALL STEPR

STO: CJNE A,#03H,CHA

CALL STEPO

CHA: SJMP START ;-----

SJMP START

-----;

-----;

SPEED: MOV A,R1

X0: CJNE A,#00110000B,X1

MOV R0,#00H

X1: CJNE A,#00110001B,X2

MOV R0,#1FH

X2: CJNE A,#00110010B,X3

MOV R0,#2FH

X3: CJNE A,#00110011B,X4

MOV R0,#3FH

X4: CJNE A,#00110100B,X5

MOV R0,#4FH

X5: CJNE A,#00110101B,X6

MOV R0,#5FH

X6: CJNE A,#00110110B,X7

MOV R0,#6FH

X7: CJNE A,#00110111B,X8

MOV R0,#7FH

X8: CJNE A,#00111000B,X9

MOV R0,#8FH

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

X9: CJNE A,#00111001B,X10

MOV R0,#9FH

X10: CJNE A,#00111010B,X11

MOV R0,#0AFH

X11: CJNE A,#00111011B,X12

MOV R0,#0BFH

X12: CJNE A,#00111100B,X13

MOV R0,#0CFH

X13: CJNE A,#00111101B,X14

MOV R0,#0DFH

X14: CJNE A,#00111110B,X15

MOV R0,#0EFH

X15: CJNE A,#00111111B,X16

MOV R0,#0FFH

X16:

MOV P1,A

RET

STOP: MOV P1,A

MOV A,#00H ; OUT #00H FOR STOP

MOV DPTR,#PORTA

MOVX @DPTR,A ; TO PORT A

MOV DPTR,#PORTB

MOVX @DPTR,A ; TO PORT B

MOV DPTR,#PORTC

MOV A,#00H ;

MOVX @DPTR,A ; TO PORT C (NO AND GATE SELECTED)

RET

-----;

FORWARD:MOV P1,A

MOV A,R0 ; GET SPEED VALUE

MOV DPTR,#PORTA

MOVX @DPTR,A ; OUT TO PORT A

MOV DPTR,#PORTB

MOVX @DPTR,A ; OUT TO PORT B

MOV DPTR,#PORTC

MOV A,#06H ; SELECT AND GATE VALUE

MOVX @DPTR,A ; OUT SELECT AND GATE TO PORT C

RET

-----;

BACKWARD:MOV P1,A

MOV A,R0

MOV DPTR,#PORTA

MOVX @DPTR,A

MOV DPTR,#PORTB

MOVX @DPTR,A

MOV DPTR,#PORTC

MOV A,#09H

MOVX @DPTR,A

RET

-----;

LEFT: MOV P1,A

MOV A,R0

MOV DPTR,#PORTA

MOVX @DPTR,A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
MOV A,#00H
MOV DPTR,#PORTB
MOVX @DPTR,A
MOV DPTR,#PORTC
MOV A,#04H
MOVX @DPTR,A
RET
```

RIGHT: MOV P1,A

```
MOV A,#00H
MOV DPTR,#PORTA
MOVX @DPTR,A
MOV A,R0
MOV DPTR,#PORTB
MOVX @DPTR,A
MOV DPTR,#PORTC
MOV A,#02H
MOVX @DPTR,A
RET
```

T_LEFT: MOV P1,A

```
MOV A,R0
MOV DPTR,#PORTA
MOVX @DPTR,A
MOV DPTR,#PORTB
MOVX @DPTR,A
MOV DPTR,#PORTC
MOV A,#05H
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
MOVX @DPTR,A
RET
```

```
;-----
T_RIGHT:MOV P1,A
MOV A,R0
MOV DPTR,#PORTA
MOVX @DPTR,A
MOV DPTR,#PORTB
MOVX @DPTR,A
MOV DPTR,#PORTC
MOV A,#0AH
MOVX @DPTR,A
RET
```

```
;-----
DELAY: MOV R6,#0FH
DELAY1: MOV R5,#0FFH
DJNZ R5,$
DJNZ R6,DELAY1
RET
```

```
;-----
STEPL: MOV P1,#00001100B
CALL DELAY
MOV P1,#00001101B
CALL DELAY
MOV A,R7
CJNE A,#01H,L
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SJMP STEPL

L: RET

;

STEPR: MOV P1,#00001110B

CALL DELAY

MOV P1,#00001111B

CALL DELAY

MOV A,R7

CJNE A,#02H,R

SJMP STEPR

R: RET

;

STEPO: MOV P1,#00001100B

MOV R7,#00H

RET

;

; SJMP START

END

MAXIM

+5V-Powered, Multi-Channel RS-232 Drivers/Receivers

General Description

The MAX220-MAX249 family of line drivers/receivers is intended for all EIA/TIA-232E and V.28/V.24 communications interfaces, and in particular, for those applications where $\pm 12V$ is not available.

These parts are particularly useful in battery-powered systems, since their low-power shutdown mode reduces power dissipation to less than 5 μ W. The MAX225, MAX233, MAX235, and MAX245-MAX247 use no external components and are recommended for applications where printed circuit board space is critical.

Applications

Portable Computers
Low-Power Modems
Interface Translation
Battery-Powered RS-232 Systems
Multi-Drop RS-232 Networks

Features

Superior to Bipolar

- ◆ Operate from Single +5V Power Supply (+5V and +12V—MAX231/MAX239)
- ◆ Low-Power Receive Mode in Shutdown (MAX223/MAX242)
- ◆ Meet All EIA/TIA-232E and V.28 Specifications
- ◆ Multiple Drivers and Receivers
- ◆ 3-State Driver and Receiver Outputs
- ◆ Open-Line Detection (MAX243)

Ordering Information

| PART | TEMP. RANGE | PIN-PACKAGE |
|-----------|-----------------|----------------|
| MAX220CPE | 0°C to +70°C | 16 Plastic DIP |
| MAX220CSE | 0°C to +70°C | 16 Narrow SO |
| MAX220CWE | 0°C to +70°C | 16 Wide SO |
| MAX220C/D | 0°C to +70°C | Dice* |
| MAX220EPE | -40°C to +85°C | 16 Plastic DIP |
| MAX220ESE | -40°C to +85°C | 16 Narrow SO |
| MAX220EWE | -40°C to +85°C | 16 Wide SO |
| MAX220EJE | -40°C to +85°C | 16 CERDIP |
| MAX220MJE | -55°C to +125°C | 16 CERDIP |

Ordering information continued at end of data sheet.
*Contact factory for dice specifications.

Selection Table

| Part Number | Power Supply (V) | No. of RS-232 Drivers/Rx | No. of Ext. Caps | Nominal Cap. Value (μ F) | SHDN & Thru-State | Rx Active In SHDN | Data Rate (kbps) | Features |
|-----------------|----------------------|--------------------------|------------------|-------------------------------|-------------------|-------------------|------------------|--|
| MAX220 | +5 | 2/2 | 4 | 4.7(10) | No | | 120 | Ultra-low-power, industry-standard pinout |
| MAX222 | +5 | 2/2 | 4 | 0.1 | Yes | | 200 | Low-power shutdown |
| MAX223 (MAX213) | +5 | 4/5 | 4 | 1.0(0.1) | Yes | ✓ | 120 | MAX241 + receivers active in shutdown |
| MAX225 | +5 | 5/5 | 0 | - | Yes | ✓ | 120 | Available in SO |
| MAX230 (MAX200) | +5 | 5/0 | 4 | 1.0 (0.1) | Yes | | 120 | 5 drivers with shutdown |
| MAX231 (MAX201) | +5 and +7.5 to +13.2 | 2/2 | 2 | 1.0 (0.1) | No | | 120 | Standard +5/+12V or battery supplies; same functions as MAX232 |
| MAX232 (MAX202) | +5 | 2/2 | 4 | 1.0 (0.1) | No | | 120 (64) | Industry standard |
| MAX232A | +5 | 2/2 | 4 | 0.1 | No | | 200 | Higher slew rate, small caps |
| MAX233 (MAX203) | +5 | 2/2 | 0 | - | No | | 120 | No external caps |
| MAX233A | +5 | 2/2 | 0 | - | No | | 200 | No external caps, high slew rate |
| MAX234 (MAX204) | +5 | 4/0 | 4 | 1.0 (0.1) | No | | 120 | Replaces 1488 |
| MAX235 (MAX205) | +5 | 5/5 | 0 | - | Yes | | 120 | No external caps |
| MAX236 (MAX206) | +5 | 4/3 | 4 | 1.0 (0.1) | Yes | | 120 | Shutdown, three state |
| MAX237 (MAX207) | +5 | 5/3 | 4 | 1.0 (0.1) | No | | 120 | Complements IBM PC serial port |
| MAX238 (MAX208) | +5 | 4/4 | 4 | 1.0 (0.1) | No | | 120 | Replaces 1488 and 1489 |
| MAX239 (MAX209) | +5 and +7.5 to +13.2 | 3/5 | 2 | 1.0 (0.1) | No | | 120 | Standard +5/+12V or battery supplies; single-package solution for IBM PC serial port |
| MAX240 | +5 | 5/5 | 4 | 1.0 | Yes | | 120 | DIP or flatpack package |
| MAX241 (MAX211) | +5 | 4/5 | 4 | 1.0 (0.1) | Yes | | 120 | Complete IBM PC serial port |
| MAX242 | +5 | 2/2 | 4 | 0.1 | Yes | ✓ | 200 | Separate shutdown and enable |
| MAX243 | +5 | 2/2 | 4 | 0.1 | No | | 200 | Open-line detection simplifies cabling |
| MAX244 | +5 | 8/10 | 4 | 1.0 | No | | 120 | High slew rate |
| MAX245 | +5 | 8/10 | 0 | - | Yes | ✓ | 120 | High slew rate, int. caps, two shutdown modes |
| MAX246 | +5 | 8/10 | 0 | - | Yes | ✓ | 120 | High slew rate, int. caps, three shutdown modes |
| MAX247 | +5 | 8/9 | 0 | - | Yes | ✓ | 120 | High slew rate, int. caps, nine operating modes |
| MAX248 | +5 | 8/8 | 4 | 1.0 | Yes | ✓ | 120 | High slew rate, selective half-chip enables |
| MAX249 | +5 | 6/10 | 4 | 1.0 | Yes | ✓ | 120 | Available in quad flatpack package |

MAXIM

Maxim Integrated Products 1

For free samples & the latest literature: <http://www.maxim-ic.com>, or phone 1-800-998-8800

MAX220-MAX249

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+5V-Powered, Multi-Channel RS-232 Drivers/Receivers

MAX220-MAX249

ABSOLUTE MAXIMUM RATINGS—MAX220/222/232A/233A/242/243

| | | | |
|---|-----------------------------------|---|-----------------|
| Supply Voltage (V _{CC}) | -0.3V to +6V | 16-Pin Narrow SO (derate 8.70mW/°C above +70°C) | 696mW |
| Input Voltages | | 16-Pin Wide SO (derate 9.52mW/°C above +70°C) | 762mW |
| T _{IN} | -0.3V to (V _{CC} - 0.3V) | 18-Pin Wide SO (derate 9.52mW/°C above +70°C) | 762mW |
| R _{IN} | ±30V | 20-Pin Wide SO (derate 10.00mW/°C above +70°C) | 800mW |
| T _{OUT} (Note 1) | ±15V | 20-Pin SSOP (derate 8.00mW/°C above +70°C) | 640mW |
| Output Voltages | | 16-Pin CERDIP (derate 10.00mW/°C above +70°C) | 800mW |
| T _{OUT} | ±15V | 18-Pin CERDIP (derate 10.53mW/°C above +70°C) | 842mW |
| R _{OUT} | -0.3V to (V _{CC} + 0.3V) | | |
| Driver/Receiver Output Short Circuited to GND | Continuous | | |
| Continuous Power Dissipation (T _A = +70°C) | | Operating Temperature Ranges | |
| 16-Pin Plastic DIP (derate 10.53mW/°C above +70°C) | 842mW | MAX2_AC, MAX2_C | 0°C to +70°C |
| 18-Pin Plastic DIP (derate 11.11mW/°C above +70°C) | 889mW | MAX2_AE, MAX2_E | -40°C to +85°C |
| 20-Pin Plastic DIP (derate 8.00mW/°C above +70°C) | 440mW | MAX2_AM, MAX2_M | -55°C to +125°C |
| | | Storage Temperature Range | -65°C to +160°C |
| | | Lead Temperature (soldering, 10sec) | +300°C |

Note 1: Input voltage measured with T_{OUT} in high-impedance state, SHDN or V_{CC} = 0V.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS—MAX220/222/232A/233A/242/243

(V_{CC} = +5V ±10%, C1-C4 = 0.1µF, T_A = T_{MIN} to T_{MAX}, unless otherwise noted.)

| PARAMETER | CONDITIONS | | MIN | TYP | MAX | UNITS |
|---------------------------------------|--|----------------------------------|-----|-----------------------|------|-----------|
| RS-232 TRANSMITTERS | | | | | | |
| Output Voltage Swing | All transmitter outputs loaded with 3kΩ to GND | | ±5 | ±8 | | V |
| Input Logic Threshold Low | | | | 1.4 | 0.8 | V |
| Input Logic Threshold High | | | 2 | 1.4 | | V |
| Logic Pull-Up/Input Current | Normal operation | | | 5 | 40 | µA |
| | SHDN = 0V, MAX222/242, shutdown | | | ±0.01 | ±1 | µA |
| Output Leakage Current | V _{CC} = 5.5V, SHDN = 0V, V _{OUT} = ±15V, MAX222/242 | | | ±0.01 | ±10 | µA |
| | V _{CC} = SHDN = 0V, V _{OUT} = ±15V | | | ±0.01 | ±10 | µA |
| Data Rate | Except MAX220, normal operation | | | 200 | 116 | kbits/sec |
| | MAX220 | | | 22 | 20 | sec |
| Transmitter Output Resistance | V _{CC} = V ₊ = V ₋ = 0V, V _{OUT} = ±2V | | 300 | 10M | | Ω |
| Output Short-Circuit Current | V _{OUT} = 0V | | ±7 | ±22 | | mA |
| RS-232 RECEIVERS | | | | | | |
| RS-232 Input Voltage Operating Range | | | | | ±30 | V |
| RS-232 Input Threshold Low | V _{CC} = 5V | Except MAX243 R2 _{IN} | 0.8 | 1.3 | | V |
| | | MAX243 R2 _{IN} (Note 2) | -3 | | | V |
| RS-232 Input Threshold High | V _{CC} = 5V | Except MAX243 R2 _{IN} | | 1.8 | 2.4 | V |
| | | MAX243 R2 _{IN} (Note 2) | | -0.5 | -0.1 | V |
| RS-232 Input Hysteresis | Except MAX243, V _{CC} = 5V, no hyst. in shdn. | | 0.2 | 0.5 | 1 | V |
| | MAX243 | | | 1 | | V |
| RS-232 Input Resistance | | | 3 | 5 | 7 | kΩ |
| TTL/CMOS Output Voltage Low | I _{OUT} = 3.2mA | | | 0.2 | 0.4 | V |
| TTL/CMOS Output Voltage High | I _{OUT} = -1.0mA | | 3.5 | V _{CC} - 0.2 | | V |
| TTL/CMOS Output Short-Circuit Current | Sourcing V _{OUT} = V _{CC} | | -2 | -10 | | mA |
| | Sinking V _{OUT} = V _{CC} | | 10 | 30 | | mA |
| TTL/CMOS Output Leakage Current | SHDN = V _{CC} or EN = V _{CC} (SHDN = 0V for MAX222), 0V ≤ V _{OUT} ≤ V _{CC} | | | ±0.05 | ±10 | µA |

+5V-Powered, Multi-Channel RS-232 Drivers/Receivers

MAX220-MAX249

ELECTRICAL CHARACTERISTICS—MAX220/222/232A/233A/242/243 (continued)
(V_{CC} = +5V ± 10%, C₁-C₄ = 0.1μF, T_A = T_{MIN} to T_{MAX}, unless otherwise noted)

| PARAMETER | CONDITIONS | | MIN | TYP | MAX | UNITS |
|--|--|---|-----|------|-----|-------|
| EN Input Threshold Low | MAX242 | | | 1.4 | 0.8 | V |
| EN Input Threshold High | MAX242 | | 2.0 | 1.4 | | V |
| POWER SUPPLY | | | | | | |
| Operating Supply Voltage | | | 4.5 | | 5.5 | V |
| V _{CC} Supply Current (SHDN = V _{CC}). Figures 5, 6, 9, 19 | No load | MAX220 | | 0.5 | 2 | mA |
| | | MAX222/232A/233A/242/243 | | 4 | 10 | |
| | 3kΩ load both inputs | MAX220 | | 12 | | |
| | | MAX222/232A/233A/242/243 | | 15 | | |
| Shutdown Supply Current | MAX222/242 | T _A = +25°C | | 0.1 | 10 | μA |
| | | T _A = 0° to +70°C | | 2 | 50 | |
| | | T _A = -40° to +85°C | | 2 | 50 | |
| | | T _A = -55° to +125°C | | 35 | 100 | |
| SHDN Input Leakage Current | MAX222/242 | | | | ±1 | μA |
| SHDN Threshold Low | MAX222/242 | | | 1.4 | 0.8 | V |
| SHDN Threshold High | MAX222/242 | | 2.0 | 1.4 | | V |
| AC CHARACTERISTICS | | | | | | |
| Transition Slew Rate | C _L = 50pF to 2500pF, R _L = 3kΩ to 7kΩ, V _{CC} = 5V, T _A = +25°C, measured from +3V to -3V or -3V to +3V | MAX222/232A/233A/242/243 | 6 | 12 | 30 | V/μs |
| | | MAX220 | 1.5 | 3 | 30 | |
| Transmitter Propagation Delay TLL to RS-232 (normal operation), Figure 1 | t _{PHLT} | MAX222/232A/233A/242/243 | | 1.3 | 3.5 | μs |
| | | MAX220 | | 4 | 10 | |
| | t _{PLHT} | MAX222/232A/233A/242/243 | | 1.5 | 3.5 | |
| | | MAX220 | | 5 | 10 | |
| Receiver Propagation Delay RS-232 to TLL (normal operation), Figure 2 | t _{PHLR} | MAX222/232A/233A/242/243 | | 0.5 | 1 | μs |
| | | MAX220 | | 0.6 | 3 | |
| | t _{PLHR} | MAX222/232A/233A/242/243 | | 0.6 | 1 | |
| | | MAX220 | | 0.8 | 3 | |
| Receiver Propagation Delay RS-232 to TLL (shutdown), Figure 2 | t _{PHLS} | MAX242 | | 0.5 | 10 | μs |
| | t _{PLHS} | MAX242 | | 2.5 | 10 | |
| Receiver-Output Enable Time, Figure 3 | t _{ER} | MAX242 | | 125 | 500 | ns |
| Receiver-Output Disable Time, Figure 3 | t _{DR} | MAX242 | | 160 | 500 | ns |
| Transmitter-Output Enable Time (SHDN goes high), Figure 4 | t _{ET} | MAX222/242, 0.1μF caps (includes charge-pump start-up) | | 250 | | μs |
| Transmitter-Output Disable Time (SHDN goes low), Figure 4 | t _{DT} | MAX222/242, 0.1μF caps | | 600 | | ns |
| Transmitter + to - Propagation Delay Difference (normal operation) | t _{PHLT} - t _{PLHT} | MAX222/232A/233A/242/243 | | 300 | | ns |
| | | MAX220 | | 2000 | | |
| Receiver + to - Propagation Delay Difference (normal operation) | t _{PHLR} - t _{PLHR} | MAX222/232A/233A/242/243 | | 100 | | ns |
| | | MAX220 | | 225 | | |

Note 2: MAX243 R_{2OUT} is guaranteed to be low when R_{2IN} is ≥ 0V or is floating.

MAXIM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

+5V-Powered, Multi-Channel RS-232 Drivers/Receivers

MAX220-MAX249




Figure 1. Transmitter Propagation Delay Timing




Figure 2. Receiver Propagation Delay Timing




Figure 3. Receiver-Output Enable and Disable Timing




Figure 4. Transmitter-Output Disable Timing

+5V-Powered, Multi-Channel RS-232 Drivers/Receivers

Table 1a. MAX225 Control Pin Configurations

| ENT | ENR | OPERATION STATUS | TRANSMITTERS | RECEIVERS |
|-----|-----|------------------|--------------|----------------------------|
| 0 | 0 | Normal Operation | All Active | All Active |
| 0 | 1 | Normal Operation | All Active | All 3-State |
| 1 | 0 | Shutdown | All 3-State | All Low-Power Receive Mode |
| 1 | 1 | Shutdown | All 3-State | All 3-State |

Table 1b. MAX245 Control Pin Configurations

| ENT | ENR | OPERATION STATUS | TRANSMITTERS | | RECEIVERS | |
|-----|-----|------------------|--------------|-------------|--|--|
| | | | TA1-TA4 | TB1-TB4 | RA1-RA5 | RB1-RB5 |
| 0 | 0 | Normal Operation | All Active | All Active | All Active | All Active |
| 0 | 1 | Normal Operation | All Active | All Active | RA1-RA4 3-State RA5 Active | RB1-RB4 3-State RB5 Active |
| 1 | 0 | Shutdown | All 3-State | All 3-State | All Low Power Receiver Mode | All Low Power Receiver Mode |
| 1 | 1 | Shutdown | All 3-State | All 3-State | RA1-RA4 3-State RA5 Low-Power Receiver Mode | RB1-RB4 3-State RA5 Low-Power Receiver Mode |

Table 1c. MAX246 Control Pin Configurations

| ENA | ENB | OPERATION STATUS | TRANSMITTERS | | RECEIVERS | |
|-----|-----|------------------|--------------|-------------|--|--|
| | | | TA1-TA4 | TB1-TB4 | RA1-RA5 | RB1-RB5 |
| 0 | 0 | Normal Operation | All Active | All Active | All Active | All Active |
| 0 | 1 | Normal Operation | All Active | All 3-State | All Active | RB1-RB4 3-State RB5 Active |
| 1 | 0 | Shutdown | All 3-State | All Active | RA1-RA4 3-State RA5 Active | All Active |
| 1 | 1 | Shutdown | All 3-State | All 3-State | RA1-RA4 3-State RA5 Low-Power Receiver Mode | RB1-RB4 3-State RA5 Low-Power Receiver Mode |

+5V-Powered, Multi-Channel RS-232 Drivers/Receivers

Detailed Description

The MAX220-MAX249 contain four sections: dual charge-pump DC-DC voltage converters, RS-232 drivers, RS-232 receivers, and receiver and transmitter enable control inputs.

Dual Charge-Pump Voltage Converter

The MAX220-MAX249 have two internal charge-pumps that convert +5V to $\pm 10V$ (unloaded) for RS-232 driver operation. The first converter uses capacitor C1 to double the +5V input to +10V on C3 at the V+ output. The second converter uses capacitor C2 to invert +10V to -10V on C4 at the V- output.

A small amount of power may be drawn from the +10V (V+) and -10V (V-) outputs to power external circuitry (see Typical Operating Characteristics), except on the MAX225 and MAX245-MAX247, where these pins are not available. V+ and V- are not regulated, so the output voltage drops with increasing load current. Do not load V+ and V- to a point that violates the minimum $\pm 5V$ EIA/TIA-232E driver output voltage when sourcing current from V+ and V- to external circuitry.

When using the shutdown feature in the MAX222, MAX225, MAX230, MAX235, MAX236, MAX240, MAX241, and MAX245-MAX249 avoid using V+ and V- to power external circuitry. When these parts are shut down, V- falls to 0V, and V+ falls to +5V. For applications where a +10V external supply is applied to the V+ pin (instead of using the internal charge pump to generate +10V), the C1 capacitor must not be installed and the SHDN pin must be tied to VCC. This is because V+ is internally connected to VCC in shutdown mode.

RS-232 Drivers

The typical driver output voltage swing is $\pm 8V$ when loaded with a nominal 5k Ω RS-232 receiver and VCC = +5V. Output swing is guaranteed to meet the EIA/TIA-232E and V.28 specification, which calls for $\pm 5V$ minimum driver output levels under worst-case conditions. These include a minimum 3k Ω load, VCC = +4.5V, and maximum operating temperature. Unloaded driver output voltage ranges from (V+ -1.3V) to (V- +0.5V).

Input thresholds are both TTL and CMOS compatible. The inputs of unused drivers can be left unconnected since 400k Ω input pull-up resistors to VCC are built-in. The pull-up resistors force the outputs of unused drivers low because all drivers invert. The internal input pull-up resistors typically source 12 μA , except in shutdown mode where the pull-ups are disabled. Driver outputs turn off and enter a high-impedance state—where leakage current is typically microamperes (maximum 25 μA)—when in shutdown mode, in three-state mode, or when device power is removed. Outputs can be driven to $\pm 15V$. The power-supply current typically drops to 8 μA in shutdown mode.

The MAX239 has a receiver 3-state control line, and the MAX223, MAX225, MAX235, MAX236, MAX240, and MAX241 have both a receiver 3-state control line and a low-power shutdown control. The receiver TTL/CMOS outputs are in a high-impedance, 3-state mode whenever the 3-state ENable line is high, and are also high-impedance whenever the shutdown control line is high.

When in low-power shutdown mode, the driver outputs are turned off and their leakage current is less than 1 μA with the driver output pulled to ground. The driver output leakage remains less than 1 μA , even if the transmitter output is backdriven between 0V and (VCC + 6V). Below -0.5V, the transmitter is diode clamped to ground with 1k Ω series impedance. The transmitter is also zener clamped to approximately VCC + 6V, with a series impedance of 1k Ω .

The driver output slew rate is limited to less than 30V/ μs as required by the EIA/TIA-232E and V.28 specifications. Typical slew rates are 24V/ μs unloaded and 10V/ μs loaded with 3 Ω and 2500pF.

RS-232 Receivers

EIA/TIA-232E and V.28 specifications define a voltage level greater than 3V as a logic 0, so all receivers invert. Input thresholds are set at 0.8V and 2.4V, so receivers respond to TTL level inputs as well as EIA/TIA-232E and V.28 levels.

The receiver inputs withstand an input overvoltage up to $\pm 25V$ and provide input terminating resistors with nominal 5k Ω values. The receivers implement Type 1 interpretation of the fault conditions of V.28 and EIA/TIA-232E.

The receiver input hysteresis is typically 0.5V with a guaranteed minimum of 0.2V. This produces clear output transitions with slow-moving input signals, even with moderate amounts of noise and ringing. The receiver propagation delay is typically 600ns and is independent of input swing direction.

Low-Power Receive Mode

The low-power receive-mode feature of the MAX223, MAX242, and MAX245-MAX249 puts the IC into shutdown mode, but still allows it to receive information. This is important for applications where systems are periodically awakened to look for activity. Using low-power receive mode, the system can still receive a signal that will activate it on command and prepare it for communication at faster data rates. This operation conserves system power.

Negative Threshold—MAX243

The MAX243 is pin compatible with the MAX232A, differing only in that RS-232 cable fault protection is removed on one of the two receiver inputs. This means that control lines such as CTS and RTS can either be driven or left floating without interrupting communication. Different cables are not needed to interface with different pieces of equipment.

+5V-Powered, Multi-Channel RS-232 Drivers/Receivers

MAX220-MAX249

The input threshold of the receiver without cable fault protection is $-0.8V$ rather than $+1.4V$. Its output goes positive only if the input is connected to a control line that is actively driven negative. If not driven, it defaults to the 0 or "OK to send" state. Normally, the MAX243's other receiver ($+1.4V$ threshold) is used for the data line (TD or RD), while the negative threshold receiver is connected to the control line (DTR, DTS, CTS, RTS, etc.).

Other members of the RS-232 family implement the optional cable fault protection as specified by EIA/TIA-232E specifications. This means a receiver output goes high whenever its input is driven negative, left floating, or shorted to ground. The high output tells the serial communications IC to stop sending data. To avoid this, the control lines must either be driven or connected with jumpers to an appropriate positive voltage level.

Shutdown—MAX222-MAX242

On the MAX222, MAX235, MAX236, MAX240, and MAX241, all receivers are disabled during shutdown. On the MAX223 and MAX242, two receivers continue to operate in a reduced power mode when the chip is in shutdown. Under these conditions, the propagation delay increases to about $2.5\mu s$ for a high-to-low input transition. When in shutdown the receiver acts as a CMOS inverter with no hysteresis. The MAX223 and MAX242 also have a receiver output enable input (\overline{EN}) that allows receiver output control independent of \overline{SHDN} . With all other devices, \overline{SHDN} also disables the receiver outputs.

The MAX225 provides five transmitters and five receivers, while the MAX245 provides ten receivers and eight transmitters. Both devices have separate receiver and transmitter-enable controls. The charge pumps turn off and the devices shut down when a logic high is applied to the \overline{ENT} input. In this state, the supply current drops to less than $25\mu A$ and the receivers continue to operate in a low-power receive mode. Driver outputs enter a high-impedance state (three-state mode). On the MAX225, all five receivers are controlled by the \overline{ENR} input. On the MAX245, eight of the receiver outputs are controlled by the \overline{ENR} input, while the remaining two receivers (RA5 and RB5) are always active. RA1-RA4 and RB1-RB4 are put in a three-state mode when \overline{ENR} is a logic high.

Receiver and Transmitter Enable Control Inputs

The MAX225 and MAX245-MAX249 feature transmitter and receiver enable controls.

The receivers have three modes of operation: full-speed receive (normal active), three-state (disabled), and low-power receive (enabled receivers continue to function at lower data rates). The receiver enable inputs control the

full-speed receive and three-state modes. The transmitters have two modes of operation: full-speed transmit (normal active) and three-state (disabled). The transmitter enable inputs also control the shutdown mode. The device enters shutdown mode when all transmitters are disabled. Enabled receivers function in the low-power receive mode when in shutdown.

Tables 1a-1d define the control states. The MAX244 has no control pins and is not included in these tables.

The MAX246 has ten receivers and eight drivers with two control pins, each controlling one side of the device. A logic high at the A-side control input (\overline{ENA}) causes the four A-side receivers and drivers to go into a three-state mode. Similarly, the B-side control input (\overline{ENB}) causes the four B-side drivers and receivers to go into a three-state mode. As in the MAX245, one A-side and one B-side receiver (RA5 and RB5) remain active at all times. The entire device is put into shutdown mode when both the A and B sides are disabled ($\overline{ENA} = \overline{ENB} = +5V$).

The MAX247 provides nine receivers and eight drivers with four control pins. The \overline{ENRA} and \overline{ENRB} receiver enable inputs each control four receiver outputs. The \overline{ENTA} and \overline{ENTB} transmitter enable inputs each control four drivers. The ninth receiver (RB5) is always active. The device enters shutdown mode with a logic high on both \overline{ENTA} and \overline{ENTB} .

The MAX248 provides eight receivers and eight drivers with four control pins. The \overline{ENRA} and \overline{ENRB} receiver enable inputs each control four receiver outputs. The \overline{ENTA} and \overline{ENTB} transmitter enable inputs control four drivers each. This part does not have an always-active receiver. The device enters shutdown mode and transmitters go into a three-state mode with a logic high on both \overline{ENTA} and \overline{ENTB} .

The MAX249 provides ten receivers and six drivers with four control pins. The \overline{ENRA} and \overline{ENRB} receiver enable inputs each control five receiver outputs. The \overline{ENTA} and \overline{ENTB} transmitter enable inputs control three drivers each. There is no always-active receiver. The device enters shutdown mode and transmitters go into a three-state mode with a logic high on both \overline{ENTA} and \overline{ENTB} . In shutdown mode, active receivers operate in a low-power receive mode at data rates up to $20kbits/s$.



Applications Information

Figures 5 through 25 show pin configurations and typical operating circuits. In applications that are sensitive to power-supply noise, V_{CC} should be decoupled to ground with a capacitor of the same value as C1 and C2 connected as close as possible to the device.

MAXIM

+5V-Powered, Multi-Channel RS-232 Drivers/Receivers

MAX220-MAX249



+5V-Powered, Multi-Channel RS-232 Drivers/Receivers

Ordering Information (continued)

MAX220-MAX249

| PART | TEMP. RANGE | PIN-PACKAGE |
|------------|-----------------|----------------|
| MAX222CPN | 0°C to +70°C | 18 Plastic DIP |
| MAX222CWN | 0°C to +70°C | 18 Wide SO |
| MAX222C/D | 0°C to +70°C | Dice* |
| MAX222EPN | -40°C to +85°C | 18 Plastic DIP |
| MAX222EWN | -40°C to +85°C | 18 Wide SO |
| MAX222EJN | -40°C to +85°C | 18 CERDIP |
| MAX222MJN | -55°C to +125°C | 18 CERDIP |
| MAX223CAI | 0°C to +70°C | 28 SSOP |
| MAX223CWI | 0°C to +70°C | 28 Wide SO |
| MAX223C/D | 0°C to +70°C | Dice* |
| MAX223EAI | -40°C to +85°C | 28 SSOP |
| MAX223EWI | -40°C to +85°C | 28 Wide SO |
| MAX223CWI | 0°C to +70°C | 28 Wide SO |
| MAX225EWI | -40°C to +85°C | 28 Wide SO |
| MAX230CPP | 0°C to +70°C | 20 Plastic DIP |
| MAX230CWP | 0°C to +70°C | 20 Wide SO |
| MAX230C/D | 0°C to +70°C | Dice* |
| MAX230EPP | -40°C to +85°C | 20 Plastic DIP |
| MAX230EWP | -40°C to +85°C | 20 Wide SO |
| MAX230EJP | -40°C to +85°C | 20 CERDIP |
| MAX230MJP | -55°C to +125°C | 20 CERDIP |
| MAX231CPD | 0°C to +70°C | 14 Plastic DIP |
| MAX231CWE | 0°C to +70°C | 16 Wide SO |
| MAX231CJD | 0°C to +70°C | 14 CERDIP |
| MAX231C/D | 0°C to +70°C | Dice* |
| MAX231EPD | -40°C to +85°C | 14 Plastic DIP |
| MAX231EWE | -40°C to +85°C | 16 Wide SO |
| MAX231EJD | -40°C to +85°C | 14 CERDIP |
| MAX231MJD | -55°C to +125°C | 14 CERDIP |
| MAX232CPE | 0°C to +70°C | 16 Plastic DIP |
| MAX232CSE | 0°C to +70°C | 16 Narrow SO |
| MAX232CWE | 0°C to +70°C | 16 Wide SO |
| MAX232C/D | 0°C to +70°C | Dice* |
| MAX232EPE | -40°C to +85°C | 16 Plastic DIP |
| MAX232ESE | -40°C to +85°C | 16 Narrow SO |
| MAX232EWE | -40°C to +85°C | 16 Wide SO |
| MAX232EJE | -40°C to +85°C | 16 CERDIP |
| MAX232MJE | -55°C to +125°C | 16 CERDIP |
| MAX232MLP | -55°C to +125°C | 20 LCC |
| MAX232ACPE | 0°C to +70°C | 16 Plastic DIP |
| MAX232ACSE | 0°C to +70°C | 16 Narrow SO |
| MAX232ACWE | 0°C to +70°C | 16 Wide SO |

| | | |
|------------|-----------------|-----------------------|
| MAX232AC/D | 0°C to +70°C | Dice* |
| MAX232AEPE | -40°C to +85°C | 16 Plastic DIP |
| MAX232AESE | -40°C to +85°C | 16 Narrow SO |
| MAX232AEWE | -40°C to +85°C | 16 Wide SO |
| MAX232AEJE | -40°C to +85°C | 16 CERDIP |
| MAX232AMJE | -55°C to +125°C | 16 CERDIP |
| MAX232AML | -55°C to +125°C | 20 LCC |
| MAX233CPP | 0°C to +70°C | 20 Plastic DIP |
| MAX233EPP | -40°C to +85°C | 20 Plastic DIP |
| MAX233ACPP | 0°C to +70°C | 20 Plastic DIP |
| MAX233ACWP | 0°C to +70°C | 20 Wide SO |
| MAX233AEPP | -40°C to +85°C | 20 Plastic DIP |
| MAX233AEWP | -40°C to +85°C | 20 Wide SO |
| MAX234CPE | 0°C to +70°C | 16 Plastic DIP |
| MAX234CWE | 0°C to +70°C | 16 Wide SO |
| MAX234C/D | 0°C to +70°C | Dice* |
| MAX234EPE | -40°C to +85°C | 16 Plastic DIP |
| MAX234EWE | -40°C to +85°C | 16 Wide SO |
| MAX234EJE | -40°C to +85°C | 16 CERDIP |
| MAX234MJE | -55°C to +125°C | 16 CERDIP |
| MAX235CPG | 0°C to +70°C | 24 Wide Plastic DIP |
| MAX235EPG | -40°C to +85°C | 24 Wide Plastic DIP |
| MAX235EDG | -40°C to +85°C | 24 Ceramic SB |
| MAX235MDG | -55°C to +125°C | 24 Ceramic SB |
| MAX236CNG | 0°C to +70°C | 24 Narrow Plastic DIP |
| MAX236CWG | 0°C to +70°C | 24 Wide SO |
| MAX236C/D | 0°C to +70°C | Dice* |
| MAX236ENG | -40°C to +85°C | 24 Narrow Plastic DIP |
| MAX236EWG | -40°C to +85°C | 24 Wide SO |
| MAX236ERG | -40°C to +85°C | 24 Narrow CERDIP |
| MAX236MRG | -55°C to +125°C | 24 Narrow CERDIP |
| MAX237CNG | 0°C to +70°C | 24 Narrow Plastic DIP |
| MAX237CWG | 0°C to +70°C | 24 Wide SO |
| MAX237C/D | 0°C to +70°C | Dice* |
| MAX237ENG | -40°C to +85°C | 24 Narrow Plastic DIP |
| MAX237EWG | -40°C to +85°C | 24 Wide SO |
| MAX237ERG | -40°C to +85°C | 24 Narrow CERDIP |
| MAX237MRG | -55°C to +125°C | 24 Narrow CERDIP |
| MAX238CNG | 0°C to +70°C | 24 Narrow Plastic DIP |
| MAX238CWG | 0°C to +70°C | 24 Wide SO |
| MAX238C/D | 0°C to +70°C | Dice* |
| MAX238ENG | -40°C to +85°C | 24 Narrow Plastic DIP |

* Contact factory for dice specifications.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FEATURES

- Wide Frequency Range 0.01Hz to 300kHz
- Wide Supply Voltage Range 4.5V to 20V
- HCMOS/TTL/Logic Compatibility
- FSK Demodulation, with Carrier Detection
- Wide Dynamic Range 10mV to 3V rms
- Adjustable Tracking Range ($\pm 1\%$ to 80%)
- Excellent Temp. Stability 100 ppm/°C, typ.

APPLICATIONS

- Caller Identification Delivery
- FSK Demodulation
- Data Synchronization
- Tone Decoding
- FM Detection
- Carrier Detection

GENERAL DESCRIPTION

The XR-2211A is a monolithic phase-locked loop (PLL) system especially designed for data communications applications. It is particularly suited for FSK modem applications. It operates over a wide supply voltage range of 4.5 to 20V and a wide frequency range of 0.01Hz to 300kHz. It can accommodate analog signals between 10mV and 3V, and can interface with conventional DTL, TTL, and ECL logic families. The circuit consists of a basic PLL for tracking an input signal within the pass band, a quadrature phase detector which provides carrier

detection, and an FSK voltage comparator which provides FSK demodulation. External components are used to independently set center frequency, bandwidth, and output delay. An internal voltage reference proportional to the power supply is provided at an output pin.

The XR-2211A is available in 14 pin packages specified for commercial temperature ranges.

ORDERING INFORMATION

| Part No. | Package | Operating Temperature Range |
|------------|------------------------------|-----------------------------|
| XR-2211ACP | 14 Lead PDIP (0.300") | 0°C to +70°C |
| XR-2211ACD | 14 Lead SOIC (Jedec, 0.150") | 0°C to +70°C |

BLOCK DIAGRAM






Figure 1. XR-2211A Block Diagram

PIN CONFIGURATION



14 Lead PDIP (0.300")



14 Lead SOIC (Jedec, 0.150")

PIN DESCRIPTION

| Pin # | Symbol | Type | Description |
|-------|------------------|------|--|
| 1 | V _{CC} | - | Positive power supply. |
| 2 | INP | | Receive Analog Input. |
| 3 | LDF | O | Lock detect filter. |
| 4 | GND | - | Ground pin. |
| 5 | LDOQN | O | Lock detect output not. This output will be low if the VCO is in the capture range. |
| 6 | LDOQ | O | Lock detect output. This output will be high if the VCO is in the capture range. |
| 7 | DO | O | Data output. Decoded FSK output. |
| 8 | COMP I | | FSK Comparator Input. |
| 9 | NC | - | Not connected. |
| 10 | V _{REF} | O | Internal voltage reference. The value of V _{REF} is V _{CC} /2 - 650mV. |
| 11 | LDO | O | Loop detect output. This output provides the result of the quadrature phase detection. |
| 12 | TIM R | | Timing resistor input. This pin connects to the timing resistor of the VCO. |
| 13 | TIM C2 | | Timing capacitor input. The timing capacitor connects between this pin and pin 14. |
| 14 | TIM C1 | | Timing capacitor input. The timing capacitor connects between this pin and pin 13. |

DC ELECTRICAL CHARACTERISTICS

Test Conditions: $V_{CC} = 12V$, $T_A = +25^\circ C$, $R_0 = 30k\Omega$, $C_0 = 0.033\mu F$, unless otherwise specified.

| Parameter | Min. | Typ. | Max. | Unit | Conditions |
|--|-----------|-----------|-----------|-----------------|---------------------------------------|
| GENERAL | | | | | |
| Supply Voltage | 4.5 | | 20 | V | |
| Supply Current | | 5 | 9 | mA | $R_0 \geq 10k\Omega$. See Figure 4. |
| Oscillator Section | | | | | |
| Frequency Accuracy | | ± 3 | | % | Deviation from $f_0 = 1/R_0 C_0$ |
| Frequency Stability | | | | | |
| Temperature | | ± 100 | | ppm/ $^\circ C$ | * See Figure 8. |
| Power Supply | | 0.25 | | %/V | $V_{CC} = 12 \pm 1V$. See Figure 7. |
| Upper Frequency Limit | | 0.2 | | %/V | $V_{CC} = \pm 5.0V$. See Figure 7. |
| Lowest Practical | | 300 | | kHz | $R_0 = 8.2k\Omega$, $C_0 = 400pF$ |
| Operating Frequency | | 0.01 | | Hz | $R_0 = 2M\Omega$, $C_0 = 50\Omega F$ |
| Timing Resistor, R_0 - See Figure 5. | | | | | |
| Operating Range | 5 | | 2000 | K Ω | |
| Recommended Range | 5 | | 100 | K Ω | See Figure 7. and Figure 8. |
| Loop Phase Detector Section | | | | | |
| Peak Output Current | ± 100 | ± 200 | ± 300 | μA | Measured at Pin 11 |
| Output Offset Current | | ± 2 | | μA | |
| Output Impedance | | 1 | | M Ω | |
| Maximum Swing | ± 4 | ± 5 | | V | Referenced to Pin 10 |
| Quadrature Phase Detector | | | | | |
| | | | | | Measured at Pin 3 |
| Peak Output Current | | 300 | | μA | |
| Output Impedance | | 1 | | M Ω | |
| Maximum Swing | | 11 | | V _{PP} | |
| Input Preampt Section | | | | | |
| | | | | | Measured at pin 2 |
| Input Impedance | | 20 | | K Ω | |
| Input Signal | | | | | |
| Voltage Required to Cause Limiting | | 2 | | mVrms | |

Note:

- These parameters, although guaranteed over the recommended operating conditions, are not 100% tested in production.
- Bold face parameters are covered by production test.

DC ELECTRICAL CHARACTERISTICS (Cont.)

Test Conditions: $V_{CC} = 12V$, $T_A = +25^{\circ}C$, $R_O = 30K\Omega$, $C_O = 0.033\mu F$, unless otherwise specified.

| Parameter | Min. | Typ. | Max. | Unit | Conditions |
|-----------------------------------|------|------|------|------------|--|
| Voltage Comparator Section | | | | | |
| Input Impedance | | 2 | | M Ω | Measured at pins 3 and 8 $R_L = 5.1K\Omega$ $I_C = 3mA$ $V_O = 20V$ |
| Input Bias Current | | 100 | | nA | |
| Voltage Gain | 55 | 70 | | dB | |
| Output Voltage Low | | 300 | 500 | mV | |
| Output Leakage Current | | 0.01 | 10 | μA | |
| Internal Reference | | | | | |
| Voltage Level | 4.75 | 5.3 | 5.85 | V | Measured at pin 10 |
| Output Impedance | | 100 | | Ω | AC Small Signal |
| Maximum Source Current | | 80 | | μA | |

Note:

- These parameters, although guaranteed over the recommended operating conditions, are not 100% tested in production.
- Bold face parameters are covered by production test.

Specifications are subject to change without notice

ABSOLUTE MAXIMUM RATINGS

| | | | |
|--------------------|--------|-----------------------------------|------------------|
| Power Supply | 20V | Plastic Package | 800mW |
| Input Signal Level | 3V rms | Derate Above $T_A = +25^{\circ}C$ | 6mW/ $^{\circ}C$ |
| Power Dissipation | 900mW | JEDEC SOIC | 390mW |
| | | Derate Above $T_A = +25^{\circ}C$ | 5mW/ $^{\circ}C$ |

SYSTEM DESCRIPTION

The main PLL within the XR-2211A is constructed from an input preamplifier, analog multiplier used as a phase detector and a precision voltage controlled oscillator (VCO). The preamplifier is used as a limiter such that input signals above typically 10mV RMS are amplified to a constant high level signal. The multiplying-type phase detector acts as a digital exclusive or gate. Its output (unfiltered) produces sum and difference frequencies of the input and the VCO output. The VCO is actually a current controlled oscillator with its normal input current (f_O) set by a resistor (R_O) to ground and its driving current with a resistor (R_1) from the phase detector.

The output of the phase detector produces sum and difference of the input and the VCO frequencies

(internally connected). When in lock, these frequencies are $f_{IN} + f_{VCO}$ (2 times f_{IN} when in lock) and $f_{IN} - f_{VCO}$ (0Hz when lock). By adding a capacitor to the phase detector output, the 2 times f_{IN} component is reduced, leaving a DC voltage that represents the phase difference between the two frequencies. This closes the loop and allows the VCO to track the input frequency.

The FSK comparator is used to determine if the VCO is driven above or below the center frequency (FSK comparator). This will produce both active high and active low outputs to indicate when the main PLL is in lock (quadrature phase detector and lock detector comparator).

PRINCIPLES OF OPERATION

Signal Input, (pin 2): Signal is AC coupled to this terminal. The internal impedance at pin 2 is 20K Ω . Recommended input signal level is in the range of 10mV rms to 3V rms.

Quadrature Phase Detector Output (pin 3): This is the high impedance output of quadrature phase detector and is internally connected to the input of lock detect voltage comparator. In tone detection applications, pin 3 is connected to ground through a parallel combination of R_D and C_D (see *Figure 3.*) to eliminate the chatter at lock detect outputs. If the tone detect section is not used, pin 3 can be left open.

Lock Detect Output, Q (pin 6): The output at pin 6 is at "low" state when the PLL is out of lock and goes to "high" state when the PLL is locked. It is an open collector type output and requires a pull-up resistor, R_L , to V_{CC} for proper operation. At "low" state, it can sink up to 5mA of load current.

Lock Detect Complement, (pin 5): The output at pin 5 is the logic complement of the lock detect output at pin 6. This output is also an open collector type stage which can sink 5mA of load current at low or "on" state.

FSK Data Output (pin 7): This output is an open collector logic stage which requires a pull-up resistor, R_L , to V_{CC} for proper operation. It can sink 5mA of load current. When decoding FSK signals, FSK data output is at "high" or "off" state for low input frequency, and at "low" or "on" state for high input frequency. If no input signal is present, the logic state at pin 7 is indeterminate.

FSK Comparator Input (pin 8): This is the high impedance input to the FSK voltage comparator. Normally, an FSK post-detection or data filter is connected between this terminal and the PLL phase detector output (pin 11). This data filter is formed by R_F and C_F (see *Figure 3.*). The threshold voltage of the comparator is set by the internal reference voltage, V_{REF} , available at pin 10.

Reference Voltage, V_{REF} (pin 10): This pin is internally biased at the reference voltage level, V_{REF} : $V_{REF} = V_{CC}/2 - 650mV$. The DC voltage level at this pin forms an internal reference for the voltage levels at pins 5, 8, 11 and 12. Pin 10 must be bypassed to ground with a 0.1 μF capacitor for proper operation of the circuit.

Loop Phase Detector Output (pin 11): This terminal provides a high impedance output for the loop phase detector. The PLL loop filter is formed by R_1 and C_1 connected to pin 11 (see *Figure 3.*). With no input signal, or with no phase error within the PLL, the DC level at pin 11 is very nearly equal to V_{REF} . The peak to peak voltage swing available at the phase detector output is equal to $2 \times V_{REF}$.

VCO Control Input (pin 12): VCO free-running frequency is determined by external timing resistor, R_0 , connected from this terminal to ground. The VCO free-running frequency, f_0 , is:

$$f_0 = \frac{1}{R_0 C_0} \text{ Hz}$$

where C_0 is the timing capacitor across pins 13 and 14. For optimum temperature stability, R_0 must be in the range of 10K Ω to 100K Ω (see *Figure 9.*).

This terminal is a low impedance point, and is internally biased at a DC level equal to V_{REF} . The maximum timing current drawn from pin 12 must be limited to $\leq 3mA$ for proper operation of the circuit.

VCO Timing Capacitor (pins 13 and 14): VCO frequency is inversely proportional to the external timing capacitor, C_0 , connected across these terminals (see *Figure 6.*). C_0 must be non-polar, and in the range of 200pF to 10 μF .

VCO Frequency Adjustment: VCO can be fine-tuned by connecting a potentiometer, R_X , in series with R_0 at pin 12 (see *Figure 10.*).

VCO Free-Running Frequency, f_0 : XR-2211A does not have a separate VCO output terminal. Instead, the VCO outputs are internally connected to the phase detector sections of the circuit. For set-up or adjustment purposes, the VCO free-running frequency can be tuned by using the generalized circuit in *Figure 3.*, and applying an alternating bit pattern of 0's and 1's at the known mark and space frequencies. By adjusting R_0 , the VCO can then be tuned to obtain a 50% duty cycle on the FSK output (pin 7). This will ensure that the VCO f_0 value is accurately referenced to the mark and space frequencies.




Figure 2. Functional Block Diagram of a Tone and FSK Decoding System Using XR-2211A




Figure 3. Generalized Circuit Connection for FSK and Tone Detection

DESIGN EQUATIONS

(All resistance in Ω , all frequency in Hz and all capacitance in farads, unless otherwise specified)
 (See Figure 3, for definition of components)

1. VCO Center Frequency, f_0 :

$$f_0 = \frac{1}{R_0 \cdot C_0}$$

2. Internal Reference Voltage, V_{REF} (measured at pin 10):

$$V_{REF} = \left(\frac{V_{CC}}{2} \right) - 650mV \text{ in volts}$$

3. Loop Low-Pass Filter Time Constant, τ :

$$\tau = C_1 \cdot R_{PP} \text{ (seconds)}$$

where:

$$R_{PP} = \left(\frac{R_1 \cdot R_F}{R_1 + R_F} \right)$$

if R_F is ∞ or C_F reactance is ∞ , then $R_{PP} = R_1$

4. Loop Damping, ζ :


$$\zeta = \sqrt{\left(\frac{1250 \cdot C_0}{R_1 \cdot C_1} \right)}$$

Note: For derivation/explanation of this equation, please see TAN-011.

5. Loop-tracking

bandwidth, $\pm = \frac{\Delta f}{f_0}$

$$\frac{\Delta f}{f_0} = \frac{R_0}{R_1}$$



6. FSK Data filter time constant, t_F :

$$\tau_F = \frac{R_B \cdot R_F}{(R_B + R_F)} \cdot C_F \text{ (seconds)}$$

7. Loop phase detector conversion gain, K_d : (K_d is the differential DC voltage across pin 10 and pin 11, per unit of phase error at phase detector input):

$$K_d = \frac{V_{REF} \cdot R_1}{10,000 \cdot \pi} \left[\frac{\text{volt}}{\text{radian}} \right]$$

Note: For derivation/explanation of this equation, please see TAN-011.

8. VCO conversion gain, K_o : (K_o is the amount of change in VCO frequency, per unit of DC voltage change at pin 11):

$$K_o = \frac{-2\pi}{V_{REF} \cdot C_o \cdot R_1} = \left(\frac{\text{radian/second}}{\text{volt}} \right)$$

9. The filter transfer function:

$$F(s) = \frac{1}{1 + sR_1 \cdot C_1} \text{ at } 0 \text{ Hz.} \quad S = j\omega \text{ and } \omega = 0$$

10. Total loop gain, K_T :

$$K_T = K_o \cdot K_d \cdot F(s) = \left(\frac{R_F}{5,000 \cdot C_o \cdot (R_1 + R_F)} \right) \left[\frac{1}{\text{seconds}} \right]$$

11. Peak detector current I_A :

$$I_A = \frac{V_{REF}}{20,000} \text{ (} V_{REF} \text{ in volts and } I_A \text{ in amps)}$$

Note: For derivation/explanation of this equation, please see TAN-011.

APPLICATIONS INFORMATION

FSK Decoding

Figure 10. shows the basic circuit connection for FSK decoding. With reference to Figure 3. and Figure 10., the functions of external components are defined as follows: R_0 and C_0 set the PLL center frequency, R_1 sets the system bandwidth, and C_1 sets the loop filter time constant and the loop damping factor. C_F and R_F form a one-pole post-detection filter for the FSK data output. The resistor R_B from pin 7 to pin 8 introduces positive feedback across the FSK comparator to facilitate rapid transition between output logic states.

Design Instructions:

The circuit of Figure 10. can be tailored for any FSK decoding application by the choice of five key circuit components: R_0 , R_1 , C_0 , C_1 and C_F . For a given set of FSK mark and space frequencies, f_0 and f_1 , these parameters can be calculated as follows:

(All resistance in Ω 's, all frequency in Hz and all capacitance in farads, unless otherwise specified)

- a) Calculate PLL center frequency, f_0 :

$$f_0 = \sqrt{F_1 \cdot F_2}$$

- b) Choose value of timing resistor R_0 , to be in the range of 10K Ω to 100K Ω . This choice is arbitrary. The recommended value is $R_0 = 20K\Omega$. The final value of R_0 is normally fine-tuned with the series potentiometer, R_X .

$$R_0 = R_0 + \frac{R_X}{2}$$

- c) Calculate value of C_0 from design equation (1) or from Figure 7.:

$$C_0 = \frac{1}{R_0 \cdot f_0}$$

- d) Calculate R_1 to give the desired tracking bandwidth (See design equation 5).

$$R_1 = \frac{R_0 \cdot f_0}{(f_1 - f_2)} \cdot 2$$

- e) Calculate C_1 to set loop damping. (See design equation 4):

Normally, $\zeta = 0.5$ is recommended.

$$C_1 = \frac{1250 \cdot C_0}{R_1 \cdot \zeta^2}$$

- f) The input to the XR-2211A may sometimes be too sensitive to noise conditions on the input line. *Figure 4.* illustrates a method of de-sensitizing the XR-2211A from such noisy line conditions by the use of a resistor, R_x , connected from pin 2 to ground. The value of R_x is chosen by the equation and the desired minimum signal threshold level.

$$V_{IN \text{ minimum (peak)}} = V_a - V_b = \Delta V \pm 2.8mV \text{ offset} = V_{REF} \frac{20,000}{(20,000 + R_x)} \text{ or } R_x = 20,000 \left(\frac{V_{REF}}{\Delta V} - 1 \right)$$

V_{IN} minimum (peak) input voltage must exceed this value to be detected (equivalent to adjusting V threshold)




Figure 4. Desensitizing Input Stage

- g) Calculate Data Filter Capacitance, C_F :

$$R_{sum} = \frac{(R_F + R_1) \cdot R_B}{(R_1 + R_F + R_B)}$$

$$C_F = \frac{250}{R_{sum} \cdot (\text{Baud Rate})} \quad \text{Baud rate in } \frac{1}{\text{seconds}}$$

Note: All values except R_0 can be rounded to nearest standard value.

Design Example:

1200 Baud FSK demodulator with mark and space frequencies of 1200/2200.

Step 1: Calculate f_0 : from design instructions

$$(a) f_0 = \sqrt{1200 \cdot 2200} = 1624$$

Step 2: Calculate R_0 : $R_0 = 10K$ with a potentiometer of 10K. (See design instructions (b))

$$(b) R_T = 10 + \left(\frac{10}{2}\right) = 15K$$

Step 3: Calculate C_0 from design instructions

$$(c) C_0 = \frac{1}{15000 \cdot 1624} = 39nF$$

Step 4: Calculate R_1 : from design instructions

$$(d) R_1 = \frac{20000 \cdot 1624 \cdot 2}{(2200 - 1200)} = 51,000$$

Step 5: Calculate C_1 : from design instructions

$$(e) C_1 = \frac{1250 \cdot 39nF}{51000 \cdot 0.5^2} = 3.9nF$$

Step 6: Calculate R_F : R_F should be at least five times R_1 , $R_F = 51,000 \cdot 5 = 255 K\Omega$

Step 7: Calculate R_B : R_B should be at least five times R_F , $R_B = 255,000 \cdot 5 = 1.2 M\Omega$

Step 8: Calculate R_{SUM} :

$$R_{SUM} = \frac{(R_F + R_1) \cdot R_B}{(R_F + R_1 + R_B)} = 240K\Omega$$

Step 9: Calculate C_F :

$$C_F = \frac{250}{(R_{SUM} \cdot \text{Baud Rate})} = 1nF$$

Note: All values except R_0 can be rounded to nearest standard value.




Figure 10. Circuit Connection for FSK Decoding of Caller Identification Signals (Bell 202 Format)




Figure 11. External Connectors for FSK Demodulation with Carrier Detect Capability




Figure 12. Circuit Connection for Tone Detection

FSK Decoding with Carrier Detect

The lock detect section of XR-2211A can be used as a carrier detect option for FSK decoding. The recommended circuit connection for this application is shown in Figure 11. The open collector lock detect output, pin 6, is shorted to data output (pin 7). Thus, data output will be disabled at "low" state, until there is a carrier within the detection band of the PLL and the pin 6 output goes "high" to enable the data output.

Note: Data Output is "Low" When No Carrier is Present.

The minimum value of the lock detect filter capacitance C_D is inversely proportional to the capture range, $\pm f_c$. This is the range of incoming frequencies over which the loop can acquire lock and is always less than the tracking range. It is further limited by C_1 . For most applications, $f_c > f/2$. For $R_D = 470K\Omega$, the approximate minimum value of C_D can be determined by:

$$C_D > \frac{16}{\Delta f} \quad C \text{ in } \mu\text{F} \text{ and } f \text{ in Hz.}$$

C in μF and f in Hz.

With values of C_D that are too small, chatter can be observed on the lock detect output as an incoming signal

frequency approaches the capture bandwidth. Excessively large values of C_D will slow the response time of the lock detect output. For Caller I.D. applications choose $C_D = 0.1\mu\text{F}$.

Tone Detection

Figure 12. shows the generalized circuit connection for tone detection. The logic outputs, LDOQN and LDOQ at pins 5 and 6 are normally at "high" and "low" logic states, respectively. When a tone is present within the detection band of the PLL, the logic state at these outputs become reversed for the duration of the input tone. Each logic output can sink 5mA of load current.

Both outputs at pins 5 and 6 are open collector type stages, and require external pull-up resistors RL_2 and RL_3 , as shown in Figure 12.

With reference to Figure 3. and Figure 12., the functions of the external circuit components can be explained as follows: R_0 and C_0 set VCO center frequency; R_1 sets the detection bandwidth; C_1 sets the low pass-loop filter time constant and the loop damping factor.

Design Instructions:

The circuit of *Figure 12*. can be optimized for any tone detection application by the choice of the 5 key circuit components: R_0 , R_1 , C_0 , C_1 and C_D . For a given input, the tone frequency, f_S , these parameters are calculated as follows:

(All resistance in Ω 's, all frequency in Hz and all capacitance in farads, unless otherwise specified)

- Choose value of timing resistor R_0 to be in the range of $10K\Omega$ to $50K\Omega$. This choice is dictated by the max./min. current that the internal voltage reference can deliver. The recommended value is $R_0 = 20K\Omega$. The final value of R_0 is normally fine-tuned with the series potentiometer, R_X .
- Calculate value of C_0 from design equation (1) or from *Figure 7*. $f_S = f_0$:

$$C_0 = \frac{1}{R_0 \cdot f_S}$$

- Calculate R_1 to set the bandwidth $\pm f$ (See design equation 5):

$$R_1 = \frac{R_0 \cdot f_0 \cdot 2}{\Delta f}$$

Note: The total detection bandwidth covers the frequency range of $f_0 \pm \Delta f$

- Calculate value of C_1 for a given loop damping factor:

Normally, $\zeta = 0.5$ is recommended.

$$C_1 = \frac{1250 \cdot C_0}{R_1 \cdot \zeta^2}$$

Increasing C_1 improves the out-of-band signal rejection, but increases the PLL capture time.

- Calculate value of the filter capacitor C_D . To avoid chatter at the logic output, with $R_D = 470K\Omega$, C_D must be:

$$C_D > \frac{16}{\Delta f} \quad C \text{ in } \mu F$$

Increasing C_D slows down the logic output response time.

Design Examples:

Tone detector with a detection band of $\pm 100\text{Hz}$:

- Choose value of timing resistor R_0 to be in the range of $10K\Omega$ to $50K\Omega$. This choice is dictated by the max./min. current that the internal voltage reference can deliver. The recommended value is $R_0 = 20K\Omega$. The final value of R_0 is normally fine-tuned with the series potentiometer, R_X .
- Calculate value of C_0 from design equation (1) or from *Figure 6*. $f_S = f_0$:

$$C_0 = \frac{1}{R_0 \cdot f_S} = \frac{1}{20,000 \cdot 1,000} = 50nF$$

c) Calculate R_1 to set the bandwidth $\pm f$ (See design equation 5):

$$R_1 = \frac{R_0 \cdot f_0 \cdot 2}{\Delta f} = \frac{20,000 \cdot 1,000 \cdot 2}{100} = 400K$$

Note: The total detection bandwidth covers the frequency range of $f_0 \pm \Delta f$

d) Calculate value of C_0 for a given loop damping factor:

Normally, $\zeta = 0.5$ is recommended.

$$C_1 = \frac{1250 \cdot C_0}{R_1 \cdot \zeta^2} = \frac{1250 \cdot 50 \cdot 10^{-9}}{400,000 \cdot 0.5^2} = 6.25pF$$

Increasing C_1 improves the out-of-band signal rejection, but increases the PLL capture time.

e) Calculate value of the filter capacitor C_D . To avoid chatter at the logic output, with $R_D = 470K\Omega$, C_D must be:

$$C_D = \frac{16}{\Delta f} \geq \frac{16}{200} \geq 80nF$$

Increasing C_D slows down the logic output response time.

f) Fine tune center frequency with $5K\Omega$ potentiometer, R_X .




Figure 13. Linear FM Detector Using XR-2211A and an External Op Amp.
(See Section on Design Equation for Component Values.)

Linear FM Detection

XR-2211A can be used as a linear FM detector for a wide range of analog communications and telemetry applications. The recommended circuit connection for this application is shown in *Figure 13*. The demodulated output is taken from the loop phase detector output (pin 11), through a post-detection filter made up of R_F and C_F and an external buffer amplifier. This buffer amplifier is necessary because of the high impedance output at pin 11. Normally, a non-inverting unity gain op amp can be used as a buffer amplifier, as shown in *Figure 13*.

The FM detector gain, i.e., the output voltage change per unit of FM deviation can be given as:

$$V_{OUT} = \frac{R_1 \cdot V_{REF}}{100 \cdot R_0}$$

where V_R is the internal reference voltage ($V_{REF} = V_{CC}/2 \approx 650mV$). For the choice of external components R_1 , R_0 , C_D , C_1 and C_F see the section on design equations.




Figure 14. Equivalent Schematic Diagram

July 1996-2

FEATURES

- Low-Sine Wave Distortion 0.5%, Typical
- Excellent Temperature Stability 20ppm/°C, Typical
- Wide Sweep Range 2000:1, Typical
- Low-Supply Sensitivity 0.01%V, Typical
- Linear Amplitude Modulation
- TTL Compatible FSK Controls
- Wide Supply Range 10V to 26V
- Adjustable Duty Cycle 1% TO 99%

APPLICATIONS

- Waveform Generation
- Sweep Generation
- AM/FM Generation
- V/F Conversion
- FSK Generation
- Phase-Locked Loops (VCO)

GENERAL DESCRIPTION

The XR-2206 is a monolithic function generator integrated circuit capable of producing high quality sine, square, triangle, ramp, and pulse waveforms of high-stability and accuracy. The output waveforms can be both amplitude and frequency modulated by an external voltage. Frequency of operation can be selected externally over a range of 0.01Hz to more than 1MHz.

The circuit is ideally suited for communications, instrumentation, and function generator applications requiring sinusoidal tone, AM, FM, or FSK generation. It has a typical drift specification of 20ppm/°C. The oscillator frequency can be linearly swept over a 2000:1-frequency range with an external control voltage, while maintaining low distortion.

ORDERING INFORMATION

| Part No. | Package | Operating Temperature Range |
|-----------|--------------|---------------------------------------|
| XR-2206M | CDIP | -55°C to +125°C |
| XR-2206P | PDIP | 0°C to +70°C |
| XR-2206CP | PDIP | 0°C to +70°C |
| XR-2206D | SOIC (JEDEC) | 0°C to +70°C Only in Wide Body .3" |






Figure 1. XR-2206 Block Diagram.



16 Pin PDIP, CDIP



16 Pin SOIC (JEDEC)

PIN DESCRIPTION

| Pin # | Symbol | Type | Description |
|-------|--------|------|---|
| 1 | AMSI | I | Amplitude Modulating Signal Input. |
| 2 | STO | O | Sine or Triangle Wave Output. |
| 3 | MO | O | Multiplier Output. |
| 4 | Vcc | - | Positive Power Supply. |
| 5 | TC1 | I | Timing Capacitor Input. |
| 6 | TC2 | I | Timing Capacitor Input. |
| 7 | TR1 | O | Timing Resistor 1 Output. |
| 8 | TR2 | O | Timing Resistor 2 Output. |
| 9 | FSKI | I | Frequency Shift Keying Input. |
| 10 | BIAS | O | Internal Voltage Reference. |
| 11 | SYNCO | O | Sync Output. This output is a open collector and needs a pull up resistor to Vcc. |
| 12 | GND | - | Ground pin. |
| 13 | WAVEA1 | I | Wave Form Adjust Input 1. |
| 14 | WAVEA2 | I | Wave Form Adjust Input 2. |
| 15 | SYMA1 | I | Wave Symetry Adjust 1. |
| 16 | SYMA2 | I | Wave Symetry Adjust 2. |

DC ELECTRICAL CHARACTERISTICS

Test Conditions: Test Circuit of Figure 2. $V_{CC} = 12V$, $T_A = 25^\circ C$, $C = 0.01\mu F$, $R_1 = 100k\Omega$, $R_2 = 10k\Omega$, $R_3 = 25k\Omega$ unless otherwise specified. S_1 open for triangle, closed for sine wave.

| PARAMETERS | XR-2206M | | | XR-2206C | | | UNITS | CONDITIONS |
|--------------------------------------|----------|----------|----------|----------|----------|----------|------------------|---|
| | MIN | TYP | MAX | MIN | TYP | MAX | | |
| GENERAL CHARACTERISTICS | | | | | | | | |
| Single Supply Voltage | 10 | | 26 | 10 | | 26 | V | |
| Split-Supply Voltage | ± 5 | | ± 13 | ± 5 | | ± 13 | V | |
| Supply Current | | 12 | 17 | | 14 | 20 | mA | $R_1 \geq 10k\Omega$ |
| OSCILLATOR SECTION | | | | | | | | |
| Max. Operating Frequency | 0.5 | 1 | | 0.5 | 1 | | MHz | $C = 1000pF$, $R_1 = 1k\Omega$ |
| Lowest Practical Frequency | | 0.01 | | | 0.01 | | Hz | $C = 50\mu F$, $R_1 = 2M\Omega$ |
| Frequency Accuracy | | ± 1 | ± 4 | | ± 2 | | % of f_0 | $f_0 = 1/R_1C$ |
| Temperature Stability | | ± 10 | ± 50 | | ± 20 | | ppm/ $^\circ C$ | $0^\circ C \leq T_A \leq 70^\circ C$ $R_1 = R_2 = 20k\Omega$ |
| Sine Wave Amplitude Stability | | 4800 | | | 4800 | | ppm/ $^\circ C$ | See Note 2. |
| Supply Sensitivity | | 0.01 | 0.1 | | 0.01 | | %/V | $V_{LOW} = 10V$, $V_{HIGH} = 20V$, $R_1 = R_2 = 20k\Omega$ |
| Sweep Range | 1000:1 | 2000:1 | | | 2000:1 | | $f_H = f_L$ | $f_H @ R_1 = 1k\Omega$ $f_L @ R_1 = 2M\Omega$ |
| Sweep Linearity | | | | | | | | |
| 10:1 Sweep | | 2 | | | 2 | | % | $f_L = 1kHz$, $f_H = 10kHz$ |
| 1000:1 Sweep | | 8 | | | 8 | | % | $f_L = 100Hz$, $f_H = 100kHz$ |
| FM Distortion | | 0.1 | | | 0.1 | | % | $\pm 10\%$ Deviation |
| Recommended Timing Components | | | | | | | | |
| Timing Capacitor: C | 0.001 | | 100 | 0.001 | | 100 | μF | Figure 5. |
| Timing Resistors: R_1 & R_2 | 1 | | 2000 | 1 | | 2000 | k Ω | |
| Triangle Sine Wave Output | | | | | | | | |
| Triangle Amplitude | | 160 | | | 160 | | mV/k Ω | See Note 1, Figure 3. |
| Sine Wave Amplitude | 40 | 60 | 80 | | 60 | | mV/k Ω | Figure 2., S_1 Open |
| Max. Output Swing | | 6 | | | 6 | | mV/k Ω | Figure 2., S_1 Closed |
| Output Impedance | | 600 | | | 600 | | V _{p-p} | |
| Triangle Linearity | | 1 | | | 1 | | Ω | |
| Amplitude Stability | | 0.5 | | | 0.5 | | % | |
| Sine Wave Distortion | | | | | | | | |
| Without Adjustment | | 2.5 | | | 2.5 | | % | $R_1 = 30k\Omega$ |
| With Adjustment | | 0.4 | 1.0 | | 0.5 | 1.5 | % | See Figure 7. and Figure 8. |

Note: Bold face parameters are covered by production test and guaranteed over operating temperature range.

| PARAMETERS | XR-2206M | | | XR-2206C | | | UNITS | CONDITIONS |
|-----------------------------|----------|-----|-----|----------|-----|-----|------------------|--|
| | MIN | TYP | MAX | MIN | TYP | MAX | | |
| Amplitude Modulation | | | | | | | | |
| Input Impedance | 50 | 100 | | 50 | 100 | | k Ω | For 95% modulation |
| Modulation Range | | 100 | | | 100 | | % | |
| Carrier Suppression | | 55 | | | 55 | | dB | |
| Linearity | | 2 | | | 2 | | % | |
| Square-Wave Output | | | | | | | | |
| Amplitude | | 12 | | | 12 | | V _{p-p} | Measured at Pin 11. C _L = 10pF C _L = 10pF I _L = 2mA V _{CC} = 26V |
| Rise Time | | 250 | | | 250 | | nsec | |
| Fall Time | | 50 | | | 50 | | nsec | |
| Saturation Voltage | | 0.2 | 0.4 | | 0.2 | 0.6 | V | |
| Leakage Current | | 0.1 | 20 | | 0.1 | 100 | μ A | |
| FSK Keying Level (Pin 9) | 0.8 | 1.4 | 2.4 | 0.8 | 1.4 | 2.4 | V | See section on circuit controls |
| Reference Bypass Voltage | 2.9 | 3.1 | 3.3 | 2.5 | 3 | 3.5 | V | Measured at Pin 10. |

Note 1: Output amplitude is directly proportional to the resistance, R₃, on Pin 3. See Figure 3.
Note 2: For maximum amplitude stability, R₃ should be a positive temperature coefficient resistor.

Specifications are subject to change without notice

ABSOLUTE MAXIMUM RATINGS

| | | | |
|-------------------------|--------|----------------------------|-----------------|
| Power Supply | 26V | Total Timing Current | 6mA |
| Power Dissipation | 750mW | Storage Temperature | -65°C to +150°C |
| Derate Above 25°C | 5mW/°C | | |

SYSTEM DESCRIPTION

The XR-2206 is comprised of four functional blocks; a voltage-controlled oscillator (VCO), an analog multiplier and sine-shaper, a unity gain buffer amplifier; and a set of current switches.

The VCO produces an output frequency proportional to an input current, which is set by a resistor from the timing

terminals to ground. With two timing pins, two discrete output frequencies can be independently produced for FSK generation applications by using the FSK input control pin. This input controls the current switches which select one of the timing resistor currents, and routes it to the VCO.




Figure 9. Frequency Drift versus Temperature.




Figure 10. Circuit Connection for Frequency Sweep.




Figure 11. Circuit for Sine Wave Generation without External Adjustment. (See Figure 3. for Choice of R₃)




Figure 12. Circuit for Sine Wave Generation with Minimum Harmonic Distortion.
(R₃ Determines Output Swing - See Figure 3.)




Figure 13. Sinusoidal FSK Generator




Figure 14. Circuit for Pulse and Ramp Generation.

Frequency-Shift Keying:

The XR-2206 can be operated with two separate timing resistors, R_1 and R_2 , connected to the timing Pin 7 and 8, respectively, as shown in Figure 13. Depending on the polarity of the logic signal at Pin 9, either one or the other of these timing resistors is activated. If Pin 9 is open-circuited or connected to a bias voltage $\geq 2V$, only R_1 is activated. Similarly, if the voltage level at Pin 9 is $\leq 1V$, only R_2 is activated. Thus, the output frequency can be keyed between two levels, f_1 and f_2 , as:

$$f_1 = 1/R_1C \text{ and } f_2 = 1/R_2C$$

For split-supply operation, the keying voltage at Pin 9 is referenced to V^- .

Output DC Level Control:

The dc level at the output (Pin 2) is approximately the same as the dc bias at Pin 3. In Figure 11., Figure 12. and Figure 13., Pin 3 is biased midway between V^+ and ground, to give an output dc level of $\approx V^+/2$.

APPLICATIONS INFORMATION

Sine Wave Generation

Without External Adjustment:

Figure 11. shows the circuit connection for generating a sinusoidal output from the XR-2206. The potentiometer, R_1 at Pin 7, provides the desired frequency tuning. The maximum output swing is greater than $V^+/2$, and the typical distortion (THD) is $< 2.5\%$. If lower sine wave distortion is desired, additional adjustments can be provided as described in the following section.

The circuit of Figure 11. can be converted to split-supply operation, simply by replacing all ground connections with V^- . For split-supply operation, R_3 can be directly connected to ground.

Output Amplitude:

Maximum output amplitude is inversely proportional to the external resistor, R_3 , connected to Pin 3 (see Figure 3.) For sine wave output, amplitude is approximately 60mV peak per k Ω of R_3 ; for triangle, the peak amplitude is approximately 160mV peak per k Ω of R_3 . Thus, for example, $R_3 = 50k\Omega$ would produce approximately 13V sinusoidal output amplitude.

at Pin 1 is approximately 100k Ω . Output amplitude varies linearly with the applied voltage at Pin 1, for values of dc bias at this pin, within 14 volts of $V_{CC}/2$ as shown in Figure 6. As this bias level approaches $V_{CC}/2$, the phase of the output signal is reversed, and the amplitude goes through zero. This property is suitable for phase-shift keying and suppressed-carrier AM generation. Total dynamic range of amplitude modulation is approximately 55dB.

Amplitude Modulation:

Output amplitude can be modulated by applying a dc bias and a modulating signal to Pin 1. The internal impedance

CAUTION: AM control must be used in conjunction with a well-regulated supply, since the output amplitude now becomes a function of V_{CC} .




Figure 15. Equivalent Schematic Diagram

DAC0830/DAC0831/DAC0832 8-Bit μ P Compatible, Double-Buffered D to A Converters

General Description

The DAC0830 is an advanced CMOS/SI-Cr 8-bit multiplying DAC designed to interface directly with the 8080, 8048, 8085, Z80[®], and other popular microprocessors. A deposited silicon-chromium R-2R resistor ladder network divides the reference current and provides the circuit with excellent temperature tracking characteristics (0.05% of Full Scale Range maximum linearity error over temperature). The circuit uses CMOS current switches and control logic to achieve low power consumption and low output leakage current errors. Special circuitry provides TTL logic input voltage level compatibility.

Double buffering allows these DACs to output a voltage corresponding to one digital word while holding the next digital word. This permits the simultaneous updating of any number of DACs.

The DAC0830 series are the 8-bit members of a family of microprocessor-compatible DACs (MICRO-DAC[™]). For applications demanding higher resolution, the DAC1000 series (10-bits) and the DAC1208 and DAC1230 (12-bits) are available alternatives.

Features


- Double-buffered, single-buffered or flow-through digital data inputs
- Easy Interchange and pin-compatible with 12-bit DAC1230 series
- Direct interface to all popular microprocessors
- Linearity specified with zero and full scale adjust only—NOT BEST STRAIGHT LINE FIT.
- Works with $\pm 10V$ reference-full 4-quadrant multiplication
- Can be used in the voltage switching mode
- Logic inputs which meet TTL voltage level specs (1.4V logic threshold)
- Operates "STAND ALONE" (without μ P) if desired
- Available in 20-pin small-outline or molded chip carrier package

Key Specifications

- Current settling time: 1 μ s
- Resolution: 8 bits
- Linearity (guaranteed over temp.): 8, 9, or 10 bits
- Gain Tempco: 0.0002% FS/ $^{\circ}$ C
- Low power dissipation: 20 mW
- Single power supply: 5 to 15 V_{DC}


BI-FET[™] and MICRO-DAC[™] are trademarks of National Semiconductor Corporation. Z80[®] is a registered trademark of Zilog Corporation.

Typical Application



Connection Diagrams (Top Views)


Dual-In-Line and Small-Outline Packages



†This is necessary for the 12-bit DAC1230 series to permit interchanging from an 8-bit to a 12-bit DAC with no PC board changes and no software changes. See applications section.

TL/H/5608-21

Molded Chip Carrier Package



TL/H/5608-22

DAC0830/DAC0831/DAC0832 8-Bit μ P Compatible, Double-Buffered D to A Converters

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Notes 1 & 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

| | |
|---|-----------------------------------|
| Supply Voltage (V_{CC}) | 17 V _{DC} |
| Voltage at Any Digital Input | V_{CC} to GND |
| Voltage at V_{REF} Input | $\pm 25V$ |
| Storage Temperature Range | $-65^{\circ}C$ to $+150^{\circ}C$ |
| Package Dissipation at $T_A = 25^{\circ}C$ (Note 3) | 500 mW |
| DC Voltage Applied to I_{OUT1} or I_{OUT2} (Note 4) | -100 mV to V_{CC} |
| ESD Susceptibility (Note 14) | 800V |

Lead Temperature (soldering, 10 sec.)

| | |
|--------------------------------|-------|
| Dual-In-Line Package (plastic) | 260°C |
| Dual-In-Line Package (ceramic) | 300°C |
| Surface Mount Package | |
| Vapor Phase (60 sec.) | 215°C |
| Infrared (15 sec.) | 220°C |

Operating Conditions

| | |
|---------------------------------|-----------------------------------|
| Temperature Range | $T_{MIN} \leq T_A \leq T_{MAX}$ |
| Part numbers with 'LCN' suffix | $0^{\circ}C$ to $+70^{\circ}C$ |
| Part numbers with 'LCWM' suffix | $0^{\circ}C$ to $+70^{\circ}C$ |
| Part numbers with 'LCV' suffix | $0^{\circ}C$ to $+70^{\circ}C$ |
| Part numbers with 'LCJ' suffix | $-40^{\circ}C$ to $+85^{\circ}C$ |
| Part numbers with 'LJ' suffix | $-55^{\circ}C$ to $+125^{\circ}C$ |
| Voltage at Any Digital Input | V_{CC} to GND |

Electrical Characteristics $V_{REF} = 10,000 V_{DC}$ unless otherwise noted. Boldface limits apply over temperature, $T_{MIN} \leq T_A \leq T_{MAX}$. For all other limits $T_A = 25^{\circ}C$.

| Parameter | Conditions | See Note | $V_{CC} = 4.75 V_{DC}$ $V_{CC} = 15.75 V_{DC}$ | | $V_{CC} = 5 V_{DC} \pm 5\%$ $V_{CC} = 12 V_{DC} \pm 5\%$ to $15 V_{DC} \pm 5\%$ | | Limit Units |
|----------------------------------|--|----------|---|-----------------------|---|--|-------------------|
| | | | Typ (Note 12) | Tested Limit (Note 5) | Design Limit (Note 6) | | |
| CONVERTER CHARACTERISTICS | | | | | | | |
| Resolution | | | 8 | 8 | 8 | | bits |
| Linearity Error Max | Zero and full scale adjusted $-10V \leq V_{REF} \leq +10V$ | 4, 8 | | | | | |
| DAC0830LJ & LCJ | | | | 0.05 | 0.05 | | % FSR |
| DAC0832LJ & LCJ | | | | 0.2 | 0.2 | | % FSR |
| DAC0830LCN, LCWM & LCV | | | | 0.05 | 0.05 | | % FSR |
| DAC0831LCN | | | | 0.1 | 0.1 | | % FSR |
| DAC0832LCN, LCWM & LCV | | | | 0.2 | 0.2 | | % FSR |
| Differential Nonlinearity Max | Zero and full scale adjusted $-10V \leq V_{REF} \leq +10V$ | 4, 8 | | | | | |
| DAC0830LJ & LCJ | | | | 0.1 | 0.1 | | % FSR |
| DAC0832LJ & LCJ | | | | 0.4 | 0.4 | | % FSR |
| DAC0830LCN, LCWM & LCV | | | | 0.1 | 0.1 | | % FSR |
| DAC0831LCN | | | | 0.2 | 0.2 | | % FSR |
| DAC0832LCN, LCWM & LCV | | | | 0.4 | 0.4 | | % FSR |
| Monotonicity | $-10V \leq V_{REF} \leq +10V$ LJ & LCJ LCN, LCWM & LCV | 4 | | 8 8 | 8 8 | | bits bits |
| Gain Error Max | Using internal R_{fb} $-10V \leq V_{REF} \leq +10V$ | 7 | ± 0.2 | ± 1 | ± 1 | | % FS |
| Gain Error Tempco Max | Using internal R_{fb} | | 0.0002 | | 0.0006 | | % FS/ $^{\circ}C$ |
| Power Supply Rejection | All digital inputs latched high $V_{CC} - 14.5V$ to $15.5V$ 11.5V to 12.5V 4.5V to 5.5V | | 0.0002 0.0006 0.013 | 0.0025 | | | % FSR/V |
| Reference Input | Max | | 15 | 20 | 20 | | k Ω |
| | Min | | 15 | 10 | 10 | | k Ω |
| Output Feedthrough Error | $V_{REF} = 20$ Vp-p, $f = 100$ kHz All data inputs latched low | | 3 | | | | mVp-p |

Electrical Characteristics $V_{REF} = 10.000 V_{DC}$ unless otherwise noted. Boldface limits apply over temperature, $T_{MIN} \leq T_A \leq T_{MAX}$. For all other limits $T_A = 25^\circ C$. (Continued)

| Symbol | Parameter | Conditions | See Note | $V_{CC} = 15.75 V_{DC}$ | | $V_{CC} = 12 V_{DC} \pm 5\%$ to $15 V_{DC} \pm 5\%$ | $V_{CC} = 4.75 V_{DC}$ | | $V_{CC} = 5 V_{DC} \pm 5\%$ | Limit Units |
|---------------------------|--------------------------------|----------------------------|----------|-------------------------|-----------------------|--|------------------------|-----------------------|-----------------------------|-------------|
| | | | | Typ (Note 12) | Tested Limit (Note 5) | Design Limit (Note 6) | Typ (Note 12) | Tested Limit (Note 5) | Design Limit (Note 6) | |
| AC CHARACTERISTICS | | | | | | | | | | |
| t_s | Current Setting Time | $V_{IL} = 0V, V_{IH} = 5V$ | | 1.0 | | | | 1.0 | | μs |
| t_w | Write and XFER Pulse Width Min | $V_{IL} = 0V, V_{IH} = 5V$ | 11 9 | 100 | 250 320 | 320 | 375 | 600 900 | 900 | ns |
| t_{DS} | Data Setup Time Min | $V_{IL} = 0V, V_{IH} = 5V$ | 9 | 100 | 250 320 | 320 | 375 | 600 900 | 900 | |
| t_{DH} | Data Hold Time Min | $V_{IL} = 0V, V_{IH} = 5V$ | 9 | | 30 30 | | | 50 50 | | |
| t_{CS} | Control Setup Time Min | $V_{IL} = 0V, V_{IH} = 5V$ | 9 | 110 | 250 320 | 320 | 600 | 900 1100 | 1100 | |
| t_{CH} | Control Hold Time Min | $V_{IL} = 0V, V_{IH} = 5V$ | 9 | 0 | 0 0 | 10 | 0 | 0 0 | 0 | |

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to GND, unless otherwise specified.

Note 3: The maximum power dissipation must be derated at elevated temperatures and is dictated by T_{JMAX} , θ_{JA} , and the ambient temperature, T_A . The maximum allowable power dissipation at any temperature is $P_D = (T_{JMAX} - T_A) / \theta_{JA}$ or the number given in the Absolute Maximum Ratings, whichever is lower. For this device, $T_{JMAX} = 125^\circ C$ (plastic) or $150^\circ C$ (ceramic), and the typical junction-to-ambient thermal resistance of the J package when board mounted is $80^\circ C/W$. For the N package, this number increases to $100^\circ C/W$ and for the V package this number is $120^\circ C/W$.

Note 4: For current switching applications, both I_{OUT1} and I_{OUT2} must go to ground or the "Virtual Ground" of an operational amplifier. The linearity error is degraded by approximately $V_{OS} + V_{REF}$. For example, if $V_{REF} = 10V$ then a 1 mV offset, V_{OS} , on I_{OUT1} or I_{OUT2} will introduce an additional 0.01% linearity error.

Note 5: Tested limits are guaranteed to National's AOQL (Average Outgoing Quality Level).

Note 6: Guaranteed, but not 100% production tested. These limits are not used to calculate outgoing quality levels.

Note 7: Guaranteed at $V_{REF} = \pm 10 V_{DC}$ and $V_{REF} = \pm 1 V_{DC}$.

Note 8: The unit "FSR" stands for "Full Scale Range." "Linearity Error" and "Power Supply Rejection" specs are based on this unit to eliminate dependence on a particular V_{REF} value and to indicate the true performance of the part. The "Linearity Error" specification of the DAC0830 is "0.05% of FSR (MAX)". This guarantees that after performing a zero and full scale adjustment (see Sections 2.5 and 2.6), the plot of the 256 analog voltage outputs will each be within $0.05\% \times V_{REF}$ of a straight line which passes through zero and full scale.

Note 9: Boldface tested limits apply to the LJ and LCJ suffix parts only.


Note 10: A 100nA leakage current with $R_D = 20k$ and $V_{REF} = 10V$ corresponds to a zero error of $(100 \times 10^{-9} \times 20 \times 10^3) \times 100 / 10$ which is 0.02% of FSR.

Note 11: The entire write pulse must occur within the valid data interval for the specified t_w , t_{DS} , t_{DH} , and t_s to apply.

Note 12: Typical values are at $25^\circ C$ and represent most likely parametric norm.

Note 13: Human body model, 100 pF discharged through a 1.5 k Ω resistor.

Switching Waveform



TL/H/5608-2

Definition of Package Pinouts

Control Signals (All control signals level actuated)

\overline{CS} : Chip Select (active low). The \overline{CS} in combination with \overline{ILE} will enable \overline{WR}_1 .

\overline{ILE} : Input Latch Enable (active high). The \overline{ILE} in combination with \overline{CS} enables \overline{WR}_1 .

\overline{WR}_1 : Write 1. The active low \overline{WR}_1 is used to load the digital input data bits (DI) into the input latch. The data in the input latch is latched when \overline{WR}_1 is high. To update the input latch— \overline{CS} and \overline{WR}_1 must be low while \overline{ILE} is high.

\overline{WR}_2 : Write 2 (active low). This signal, in combination with \overline{XFER} , causes the 8-bit data which is available in the input latch to transfer to the DAC register.

\overline{XFER} : Transfer control signal (active low). The \overline{XFER} will enable \overline{WR}_2 .

Other Pin Functions

DI_0 - DI_7 : Digital Inputs. DI_0 is the least significant bit (LSB) and DI_7 is the most significant bit (MSB).

I_{OUT1} : DAC Current Output 1. I_{OUT1} is a maximum for a digital code of all 1's in the DAC register, and is zero for all 0's in DAC register.

I_{OUT2} : DAC Current Output 2. I_{OUT2} is a constant minus I_{OUT1} , or $I_{OUT1} + I_{OUT2} = \text{constant}$ (1 full scale for a fixed reference voltage).

R_{FB} : Feedback Resistor. The feedback resistor is provided on the IC chip for use as the shunt

feedback resistor for the external op amp which is used to provide an output voltage for the DAC. This on-chip resistor should always be used (not an external resistor) since it matches the resistors which are used in the on-chip R-2R ladder and tracks these resistors over temperature.

Reference Voltage Input. This input connects an external precision voltage source to the internal R-2R ladder. V_{REF} can be selected over the range of +10 to -10V. This is also the analog voltage input for a 4-quadrant multiplying DAC application.


Digital Supply Voltage. This is the power supply pin for the part. V_{CC} can be from +5 to +15VDC. Operation is optimum for +15VDC. The pin 10 voltage must be at the same ground potential as I_{OUT1} and I_{OUT2} for current switching applications. Any difference of potential (V_{OS} pin 10) will result in a linearity change of

$$\frac{V_{OS} \text{ pin 10}}{3V_{REF}}$$


For example, if $V_{REF} = 10V$ and pin 10 is 9mV offset from I_{OUT1} and I_{OUT2} the linearity change will be 0.03%.

Pin 3 can be offset $\pm 100mV$ with no linearity change, but the logic input threshold will shift.


Linearity Error



a) End point test after zero and fs adj.



b) Best straight line



c) Shifting fs adj. to pass best straight line test

TL/H/5608-3

Definition of Terms

Resolution: Resolution is directly related to the number of switches or bits within the DAC. For example, the DAC0830 has 2^8 or 256 steps and therefore has 8-bit resolution.

Linearity Error: Linearity Error is the maximum deviation from a straight line passing through the endpoints of the DAC transfer characteristic. It is measured after adjusting for zero and full-scale. Linearity error is a parameter intrinsic to the device and cannot be externally adjusted.

National's linearity "end point test" (a) and the "best straight line" test (b,c) used by other suppliers are illustrated above. The "end point test" greatly simplifies the adjustment procedure by eliminating the need for multiple iterations of checking the linearity and then adjusting full scale until the linearity is met. The "end point test" guarantees that linearity is met after a single full scale adjust. (One adjustment vs. multiple iterations of the adjustment.) The "end point test" uses a standard zero and F.S. adjustment procedure and is a much more stringent test for DAC linearity.

Power Supply Sensitivity: Power supply sensitivity is a measure of the effect of power supply changes on the DAC full-scale output.

Settling Time: Settling time is the time required from a code transition until the DAC output reaches within $\pm 1/2$ LSB of the final output value. Full-scale settling time requires a zero to full-scale or full-scale to zero output change.

Full-Scale Error: Full scale error is a measure of the output error between an Ideal DAC and the actual device output. Ideally, for the DAC0830 series, full-scale is $V_{REF} - 1$ LSB. For $V_{REF} = 10V$ and unipolar operation, $V_{FULL-SCALE} = 10.0000V - 39mV = 9.961V$. Full-scale error is adjustable to zero.

Differential Nonlinearity: The difference between any two consecutive codes in the transfer curve from the theoretical 1 LSB is differential nonlinearity.

Monotonic: If the output of a DAC increases for increasing digital input code, then the DAC is monotonic. An 8-bit DAC which is monotonic to 8 bits simply means that increasing digital input codes will produce an increasing analog output.










FIGURE 1. DAC0830 Functional Diagram

TL/H/5608-4

Typical Performance Characteristics



DAC0830 Series Application Hints

These DAC's are the industry's first microprocessor compatible, double-buffered 8-bit multiplying D to A converters. Double-buffering allows the utmost application flexibility from a digital control point of view. This 20-pin device is also pin for pin compatible (with one exception) with the DAC1230, a 12-bit MICRO-DAC. In the event that a system's analog output resolution and accuracy must be upgraded, substituting the DAC1230 can be easily accomplished. By tying address bit A_0 to the ILE pin, a two-byte μP write instruction (double precision) which automatically increments the address for the second byte write (starting with $A_0 = "1"$) can be used. This allows either an 8-bit or the 12-bit part to be used with no hardware or software changes. For the simplest 8-bit application, this pin should be tied to V_{CC} (also see other uses in section 1.1).

Analog signal control versatility is provided by a precision R-2R ladder network which allows full 4-quadrant multiplication of a wide range bipolar reference voltage by an applied digital word.

1.0 DIGITAL CONSIDERATIONS

A most unique characteristic of these DAC's is that the 8-bit digital input byte is double-buffered. This means that the data must transfer through two independently controlled 8-bit latching registers before being applied to the R-2R ladder network to change the analog output. The addition of a second register allows two useful control features. First, any DAC in a system can simultaneously hold the current DAC data in one register (DAC register) and the next data word in the second register (input register) to allow fast updating of the DAC output on demand. Second, and probably more important, double-buffering allows any number of DAC's in a

system to be updated to their new analog output levels simultaneously via a common strobe signal.

The timing requirements and logic level convention of the register control signals have been designed to minimize or eliminate external interfacing logic when applied to most popular microprocessors and development systems. It is easy to think of these converters as 8-bit "write-only" memory locations that provide an analog output quantity. All inputs to these DAC's meet TTL voltage level specs and can also be driven directly with high voltage CMOS logic in non-microprocessor based systems. To prevent damage to the chip from static discharge, all unused digital inputs should be tied to V_{CC} or ground. If any of the digital inputs are inadvertently left floating, the DAC interprets the pin as a logic "1".


1.1 Double-Buffered Operation

Updating the analog output of these DAC's in a double-buffered manner is basically a two step or double write operation. In a microprocessor system two unique system addresses must be decoded, one for the input latch controlled by the \overline{CS} pin and a second for the DAC latch which is controlled by the \overline{XFER} line. If more than one DAC is being driven, Figure 2, the \overline{CS} line of each DAC would typically be decoded individually, but all of the converters could share a common \overline{XFER} address to allow simultaneous updating of any number of DAC's. The timing for this operation is shown, Figure 3.

It is important to note that the analog outputs that will change after a simultaneous transfer are those from the DAC's whose input register had been modified prior to the \overline{XFER} command.

TL/H/6608-5

DAC0830 Series Application Hints (Continued)



*TIE TO LOGIC 1 IF NOT NEEDED (SEE SEC. 1.1).

FIGURE 2. Controlling Multiple DACs




FIGURE 3

TL/H/5608-6


The ILE pin is an active high chip select which can be decoded from the address bus as a qualifier for the normal CS signal generated during a write operation. This can be used to provide a higher degree of decoding unique control signals for a particular DAC, and thereby create a more efficient addressing scheme.

Another useful application of the ILE pin of each DAC in a multiple DAC system is to tie these inputs together and use this as a control line that can effectively "freeze" the outputs of all the DAC's at their present value. Pulling this line low latches the input register and prevents new data from being written to the DAC. This can be particularly useful in multiprocessing systems to allow a processor other than the

one controlling the DAC's to take over control of the data bus and control lines. If this second system were to use the same addresses as those decoded for DAC control (but for a different purpose) the ILE function would prevent the DAC's from being erroneously altered.

In a "Stand-Alone" system the control signals are generated by discrete logic. In this case double-buffering can be controlled by simply taking CS and XFER to a logic "0", ILE to a logic "1" and pulling WR₁ low to load data to the input latch. Pulling WR₂ low will then update the analog output. A logic "1" on either of these lines will prevent the changing of the analog output.

DAC0830 Series Application Hints (Continued)



TL/H/5608-7

FIGURE 4

1.2 Single-Buffered Operation

In a microprocessor controlled system where maximum data throughput to the DAC is of primary concern, or when only one DAC of several needs to be updated at a time, a single-buffered configuration can be used. One of the two internal registers allows the data to flow through and the other register will serve as the data latch.

Digital signal feedthrough (see Section 1.5) is minimized if the input register is used as the data latch. Timing for this mode is shown in Figure 4.

Single-buffering in a "stand-alone" system is achieved by strobing \overline{WR}_1 low to update the DAC with \overline{CS} , \overline{WR}_2 and \overline{XFER} grounded and ILE tied high.

1.3 Flow-Through Operation

Though primarily designed to provide microprocessor interface compatibility, the MICRO-DAC's can easily be configured to allow the analog output to continuously reflect the state of an applied digital input. This is most useful in applications where the DAC is used in a continuous feedback control loop and is driven by a binary up-down counter, or in function generation circuits where a ROM is continuously providing DAC data.

Simply grounding \overline{CS} , \overline{WR}_1 , \overline{WR}_2 , and \overline{XFER} and tying ILE high allows both internal registers to follow the applied digital inputs (flow-through) and directly affect the DAC analog output.

1.4 Control Signal Timing

When interfacing these MICRO-DAC to any microprocessor, there are two important time relationships that must be considered to insure proper operation. The first is the minimum \overline{WR} strobe pulse width which is specified as 900 ns for all valid operating conditions of supply voltage and ambient temperature, but typically a pulse width of only 180ns is adequate if $V_{CC} = 15V_{DC}$. A second consideration is that the guaranteed minimum data hold time of 50ns should

be met or erroneous data can be latched. This hold time is defined as the length of time data must be held valid on the digital inputs after a qualified (via \overline{CS}) \overline{WR} strobe makes a low to high transition to latch the applied data.

If the controlling device or system does not inherently meet these timing specs the DAC can be treated as a slow memory or peripheral and utilize a technique to extend the write strobe. A simple extension of the write time, by adding a wait state, can simultaneously hold the write strobe active and data valid on the bus to satisfy the minimum \overline{WR} pulse-width. If this does not provide a sufficient data hold time at the end of the write cycle, a negative edge triggered one-shot can be included between the system write strobe and the \overline{WR} pin of the DAC. This is illustrated in Figure 5 for an exemplary system which provides a 250ns \overline{WR} strobe time with a data hold time of less than 10ns.

The proper data set-up time prior to the latching edge (LO to HI transition) of the \overline{WR} strobe, is insured if the \overline{WR} pulse-width is within spec and the data is valid on the bus for the duration of the DAC \overline{WR} strobe.

1.5 Digital Signal Feedthrough

When data is latched in the internal registers, but the digital inputs are changing state, a narrow spike of current may flow out of the current output terminals. This spike is caused by the rapid switching of internal logic gates that are responding to the input changes.

There are several recommendations to minimize this effect. When latching data in the DAC, always use the input register as the latch. Second, reducing the V_{CC} supply for the DAC from +15V to +5V offers a factor of 5 improvement in the magnitude of the feedthrough, but at the expense of internal logic switching speed. Finally, increasing C_C (Figure 8) to a value consistent with the actual circuit bandwidth requirements can provide a substantial damping effect on any output spikes.

DAC0830 Series Application Hints (Continued)




FIGURE 5. Accommodating a High Speed System

TL/H/5608-8

2.0 ANALOG CONSIDERATIONS

The fundamental purpose of any D to A converter is to provide an accurate analog output quantity which is representative of the applied digital word. In the case of the DAC0830, the output, I_{OUT1} , is a current directly proportional to the product of the applied reference voltage and the digital input word. For application versatility, a second output, I_{OUT2} , is provided as a current directly proportional to the complement of the digital input. Basically:

$$I_{OUT1} = \frac{V_{REF}}{15 \text{ k}\Omega} \times \frac{\text{Digital Input}}{256}$$

$$I_{OUT2} = \frac{V_{REF}}{15 \text{ k}\Omega} \times \frac{255 - \text{Digital Input}}{256}$$

where the digital input is the decimal (base 10) equivalent of the applied 8-bit binary word (0 to 255), V_{REF} is the voltage at pin 8 and 15 k Ω is the nominal value of the internal resistance, R , of the R-2R ladder network (discussed in Section 2.1).

Several factors external to the DAC itself must be considered to maintain analog accuracy and are covered in subsequent sections.

2.1 The Current Switching R-2R Ladder

The analog circuitry, *Figure 6*, consists of a silicon-chromium (SiCr or Si-chrome) thin film R-2R ladder which is deposited on the surface oxide of the monolithic chip. As a result, there are no parasitic diode problems with the ladder (as there may be with diffused resistors) so the reference voltage, V_{REF} , can range -10V to +10V even if V_{CC} for the device is 5V_{DC}.

The digital input code to the DAC simply controls the position of the SPDT current switches and steers the available ladder current to either I_{OUT1} or I_{OUT2} as determined by the logic input level ("1" or "0") respectively, as shown in

Figure 6. The MOS switches operate in the current mode with a small voltage drop across them and can therefore switch currents of either polarity. This is the basis for the 4-quadrant multiplying feature of this DAC.

2.2 Basic Unipolar Output Voltage

To maintain linearity of output current with changes in the applied digital code, it is important that the voltages at both of the current output pins be as near ground potential (0V_{DC}) as possible. With $V_{REF} = +10V$ every millivolt appearing at either I_{OUT1} or I_{OUT2} will cause a 0.01% linearity error. In most applications this output current is converted to a voltage by using an op amp as shown in *Figure 7*.

The inverting input of the op amp is a "virtual ground" created by the feedback from its output through the internal 15 k Ω resistor, R_{fb} . All of the output current (determined by the digital input and the reference voltage) will flow through R_{fb} to the output of the amplifier. Two-quadrant operation can be obtained by reversing the polarity of V_{REF} thus causing I_{OUT1} to flow into the DAC and be sourced from the output of the amplifier. The output voltage, in either case, is always equal to $I_{OUT1} \times R_{fb}$ and is the opposite polarity of the reference voltage.

The reference can be either a stable DC voltage source or an AC signal anywhere in the range from -10V to +10V. The DAC can be thought of as a digitally controlled attenuator: the output voltage is always less than or equal to the applied reference voltage. The V_{REF} terminal of the device presents a nominal impedance of 15 k Ω to ground to external circuitry.

Always use the internal R_{fb} resistor to create an output voltage since this resistor matches (and tracks with temperature) the value of the resistors used to generate the output current (I_{OUT1}).

DAC0830 Series Application Hints (Continued)




FIGURE 6




FIGURE 7

TL/H/5608-9

2.3 Op Amp Considerations

The op amp used in Figure 7 should have offset voltage nulling capability (See Section 2.5).

The selected op amp should have as low a value of input bias current as possible. The product of the bias current times the feedback resistance creates an output voltage error which can be significant in low reference voltage applications. BI-FET op amps are highly recommended for use with these DACs because of their very low input current.

Transient response and settling time of the op amp are important in fast data throughput applications. The largest stability problem is the feedback pole created by the feedback resistance, R_{fb} , and the output capacitance of the DAC. This appears from the op amp output to the (-) input and includes the stray capacitance at this node. Addition of a lead capacitance, C_C in Figure 8, greatly reduces overshoot and ringing at the output for a step change in DAC output current.

Finally, the output voltage swing of the amplifier must be greater than V_{REF} to allow reaching the full scale output voltage. Depending on the loading on the output of the amplifier and the available op amp supply voltages (only ± 12 volts in many development systems), a reference voltage less than 10 volts may be necessary to obtain the full analog output voltage range.

2.4 Bipolar Output Voltage with a Fixed Reference

The addition of a second op amp to the previous circuitry can be used to generate a bipolar output voltage from a fixed reference voltage. This, in effect, gives sign significance to the MSB of the digital input word and allows two-quadrant multiplication of the reference voltage. The polarity of the reference can also be reversed to realize full 4-quadrant multiplication: $\pm V_{REF} \times \pm \text{Digital Code} = \pm V_{OUT}$. This circuit is shown in Figure 9.

This configuration features several improvements over existing circuits for bipolar outputs with other multiplying DACs. Only the offset voltage of amplifier 1 has to be nulled to preserve linearity of the DAC. The offset voltage error of the second op amp (although a constant output voltage error) has no effect on linearity. It should be nulled only if absolute output accuracy is required. Finally, the values of the resistors around the second amplifier do not have to match the internal DAC resistors, they need only to match and temperature track each other. A thin film 4-resistor network available from Beckman Instruments, Inc. (part no. 694-3-R10K-D) is ideally suited for this application. These resistors are matched to 0.1% and exhibit only 5 ppm/°C resistance tracking temperature coefficient. Two of the four available 10 k Ω resistors can be paralleled to form R in Figure 9 and the other two can be used independently as the resistances labeled 2R.

2.5 Zero Adjustment

For accurate conversions, the input offset voltage of the output amplifier must always be nulled. Amplifier offset errors create an overall degradation of DAC linearity.

The fundamental purpose of zeroing is to make the voltage appearing at the DAC outputs as near 0V_{DC} as possible. This is accomplished for the typical DAC — op amp connection (Figure 7) by shorting out R_{fb} , the amplifier feedback resistor, and adjusting the V_{OS} nulling potentiometer of the op amp until the output reads zero volts. This is done, of course, with an applied digital code of all zeros if I_{OUT1} is driving the op amp (all one's for I_{OUT2}). The short around R_{fb} is then removed and the converter is zero adjusted.

DAC0830 Series Application Hints (Continued)





FIGURE 14. Bipolar Output with Increased Output Voltage Swing



- Only a single +15V supply required
- Non-interactive full-scale and zero code output adjustments
- V_{MAX} and V_{MIN} must be $\leq +5VDC$ and $\geq 0V$.
- Incremental Output Step = $\frac{1}{256}(V_{MAX} - V_{MIN})$.
- $V_{OUT} = \frac{D}{256}(V_{MAX} - V_{MIN}) + \frac{255}{256}V_{MIN}$

FIGURE 15. Single Supply DAC with Level Shift and Span-Adjustable Output




FIGURE 16




FIGURE 17

Note: For these curves, V_{REF} is the voltage applied to pin 11 (IOUT1) with pin 12 (IOUT2) grounded.




FIGURE 18

TL/H/5608-15

LM494 Pulse Width Modulated Control Circuit


General Description

The LM494 is a monolithic integrated circuit which includes all the necessary building blocks for the design of pulse width modulated (PWM) switching power supplies, including push-pull, bridge and series configurations. The device can operate at switching frequencies between 1.0 kHz and 300 kHz and output voltages up to 40V. The operating temperature range specified for the LM494C is 0°C to 70°C and for the LM494V is -40°C to +85°C.

Features


- Uncommitted output transistors capable of 200 mA source or sink
- On-chip error amplifiers
- On-chip 5.0V reference
- Internal protection from double pulsing of outputs with narrow pulse widths or with supply voltages below specified limits
- Dead time control comparator
- Output control selects single ended or push-pull operation
- Easily synchronized (slaved) to other circuits

Block Diagram



TL/H/10056-2

Connection Diagram



TL/H/10056-1

Ordering Information

| Device Code | Package Code | Package Description |
|-------------|--------------|---------------------|
| LM494IN | N16A | Molded DIP |
| LM494CJ | J16A | Ceramic DIP |
| LM494CN | N16A | Molded DIP |

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

| | |
|--|-----------------|
| Storage Temperature Range | |
| Ceramic DIP | -65°C to +175°C |
| Molded DIP | -65°C to +150°C |
| Operating Temperature Range | |
| Industrial (LM494) | -40°C to +85°C |
| Commercial (LM494C) | 0°C to +70°C |
| Lead Temperature | |
| Ceramic DIP (Soldering, 60 sec.) | 300°C |
| Molded DIP (Soldering, 10 sec.) | 265°C |
| Internal Power Dissipation (Notes 1, 2) | |
| 16L-Ceramic DIP | 1.50W |
| 16L-Molded DIP | 1.04W |
| Supply Voltage | 42V |
| Voltage from Any Lead to Ground (except Lead 8 and Lead 11) | |
| | $V_{CC} + 0.3V$ |

| | |
|---|--------------------|
| Output Collector Voltage | 42V |
| Peak Collector Current (I_{C1} and I_{C2}) | 250 mA |
| ESD Susceptibility | (to be determined) |

Recommended Operating Conditions

| | |
|--|----------------------------------|
| Power Supply Voltage (V_{CC}) | 7.0V to 40V |
| Voltage on Any Lead except Leads 8 and 11 (Referenced to Ground) (V_I) | |
| | -0.3V to $V_{CC} + 0.3V$ |
| Output Voltage Collector (V_{C1}, V_{C2}) | -0.3V to 40V |
| Output Collector Current (I_{C1}, I_{C2}) | 200 mA |
| Timing Capacitor (C_T) | 470 pF to 10 μ F |
| Timing Resistor (R_T) | 1.8 k Ω to 500 k Ω |
| Oscillator Frequency (f_{OSC}) | 1.0 kHz to 300 kHz |

LM494

Electrical Characteristics $T_A = 0^\circ\text{C}$ to $+70^\circ\text{C}$ for the LM494C, $T_A = -40^\circ\text{C}$ to $+85^\circ\text{C}$ for the LM494, $V_{CC} = 15V$, $f_{OSC} = 10$ kHz, unless otherwise specified

| Symbol | Parameter | Conditions | Min | Typ | Max | Units |
|----------------------------------|--|--|------|------|----------|---------|
| REFERENCE SECTION | | | | | | |
| V_{REF} | Reference Voltage (Note 3) | $I_{REF} = 1.0$ mA | 4.75 | 5.0 | 5.25 | V |
| Reg_{LINE} | Line Regulation of Reference Voltage | $7.0V \leq V_{CC} \leq 40V$ | | 2.0 | 25 | mV |
| TCV_{REF} | Temperature Coefficient of Reference Voltage | $0^\circ\text{C} \leq T_A \leq 70^\circ\text{C}$ | | 0.01 | 0.03 | %/°C |
| Reg_{LOAD} | Load Regulation of Reference Voltage | 1.0 mA $\leq I_{REF} \leq 10$ mA | | 1.0 | 15 | mV |
| I_{OS} | Output Short Circuit Current | $V_{REF} = 0V$ | | | | |
| | | $0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$ | 10 | 35 | 50 | mA |
| | | $-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$ | | 35 | | |
| OSCILLATOR SECTION | | | | | | |
| f_{OSC} | Oscillator Frequency (Figure 10) | $C_T = 0.01$ μ F, $R_T = 12$ k Ω | | 10 | | kHz |
| Δf_{OSC} | Oscillator Frequency Change | $0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$ | | | 2.0 | % |
| | | $-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$ | | | 2.0 | |
| DEAD TIME CONTROL SECTION | | | | | | |
| $I_B(DT)$ | Input Bias Current | $V_{CC} = 15V, 0V \leq V_4 \leq 5.25V$ | | -2.0 | -10 | μ A |
| $DC_{(Max)}$ | Maximum Duty Cycle, Each Output | $V_{CC} = 15V, \text{Lead } 4 = 0V,$ Output Control = V_{REF} | 45 | | | % |
| $V_{TH(in)}$ | Input Threshold Voltage | Zero Duty Cycle | | 8.0 | 8.3 | V |
| | | Maximum Duty Cycle | 8 | | | |
| ERROR AMPLIFIER SECTIONS | | | | | | |
| V_{IO} | Input Offset Voltage | $V_3 = 2.5V$ | | 2.0 | 10 | mV |
| I_{IO} | Input Offset Current | $V_3 = 2.5V$ | | 25 | 250 | nA |
| I_B | Input Bias Current | $V_3 = 2.5V$ | | 0.2 | 1.0 | μ A |
| V_{ICR} | Input Common Mode Voltage Range | $7.0V \leq V_{CC} \leq 40V$ | -0.3 | | V_{CC} | V |
| A_{VS} | Large Signal Voltage Gain | $0.5V \leq V_3 \leq 3.5V$ | 60 | 74 | | dB |
| BW | Bandwidth | | | 850 | | kHz |

LM494

Electrical Characteristics $T_A = 0^\circ\text{C}$ to $+70^\circ\text{C}$ for the LM494C, $T_A = -40^\circ\text{C}$ to $+85^\circ\text{C}$ for the LM494I, $V_{CC} = 15\text{V}$, $f_{OSC} = 10\text{ kHz}$, unless otherwise specified (Continued)

| Symbol | Parameter | Conditions | Min | Typ | Max | Units | |
|--|---|---|--|------|------|---------------|---|
| PWM COMPARATOR SECTION (Figure 9) | | | | | | | |
| V_{THI} | Inhibit Threshold Voltage | Zero Duty Cycle | | 4.0 | 4.5 | V | |
| I_{O^-} | Output Sink Current (Note 4) | $0.5\text{V} \leq V_3 \leq 3.5\text{V}$ | -0.2 | -0.6 | | mA | |
| I_{O^+} | Output Source Current (Note 4) | $0.5\text{V} \leq V_3 \leq 3.5\text{V}$ | 2.0 | | | mA | |
| OUTPUT SECTION | | | | | | | |
| $V_{CE(sat)}$ | Output Saturation Voltage Common Emitter Configuration (Figure 3) | $V_E = 0\text{V}$, $I_C = 200\text{ mA}$ | $0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$ $-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$ | | 1.1 | 1.3 | V |
| | Emitter Follower Configuration (Figure 4) | $V_C = 15\text{V}$, $I_E = 200\text{ mA}$ | | | 1.5 | 2.5 | |
| $I_{C(off)}$ | Collector Off-State Current | $V_{CC} = 40\text{V}$, $V_{CE} = 40\text{V}$ | | 2.0 | 100 | μA | |
| $I_{E(off)}$ | Emitter Off-State Current | $V_{CC} = V_C = 40\text{V}$, $V_E = 0$ | $0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$, $-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$ | | -100 | μA | |
| OUTPUT CONTROL (Figure 6) | | | | | | | |
| V_{OCL} | Output Control Voltage Required for Single Ended or Parallel Output Operation | | | | 0.4 | V | |
| V_{OCH} | Output Control Voltage Required for Push-Pull Operation | | 2.4 | | | V | |
| TOTAL DEVICE | | | | | | | |
| I_{CC} | Standby Power Supply Current | | | 6.0 | 10 | mA | |
| OUTPUT AC CHARACTERISTICS Use Recommended Operating Conditions with $T_A = 25^\circ\text{C}$ | | | | | | | |
| t_r | Rise Time of Output Voltage Common Emitter Configuration (Figure 3) | | | 100 | 200 | ns | |
| | Emitter Follower Configuration (Figure 4) | | | 100 | 200 | | |
| t_f | Fall Time of Output Voltage Common Emitter Configuration (Figure 3) | | | 25 | 100 | ns | |
| | Emitter Follower Configuration (Figure 4) | | | 40 | 100 | | |

Note 1: $T_{J\text{ Max}} = 150^\circ\text{C}$ for the Molded DIP, and 175°C for the Ceramic DIP.

Note 2: Ratings apply to ambient temperature at 25°C . Above this temperature, derate the 16L-Ceramic DIP at $10\text{ mW}/^\circ\text{C}$, and the 16L-Molded DIP at $8.3\text{ mW}/^\circ\text{C}$.

Note 3: Selected devices with tightened tolerance reference voltage available.

Note 4: These limits apply when the voltage measured at Lead 3 is within the range specified.

Functional Description

The basic oscillator (switching) frequency is controlled by an external resistor (R_T) and capacitor (C_T). The relationship between the values of R_T , C_T and frequency is shown in Figure 10.

The level of the sawtooth wave form is compared with an error voltage by the pulse width modulated comparator. The output of the PWM Comparator directs the pulse steering flip-flop and the output control logic.

The error voltage is generated by the error amplifier. The error amplifier boosts the voltage difference between the output and the 5.0V internal reference. See Figure 7 for error amp sensing techniques. The second error amp is typically used to implement current-limiting.


The output control logic selects either push-pull or single-ended operation of the output transistors (see Figure 6).

The dead time control prevents on-state overlap of the output transistors as can be seen in Figure 5. The dead time is approximately 3.0% or 5.0% of the total period if the dead time control is grounded. This dead time can be increased by connecting the dead time control to a voltage up to 5.0V.

The frequency response of the error amps (Figure 11) can be modified by using external resistors and capacitors. These components are typically connected between the compensation terminal and the inverting input of the error amps.


The switching frequency of two or more LM494 circuits can be synchronized. The timing capacitor, C_T , is connected as shown in Figure 8. Charging current is provided by the master circuit. Discharging is through all the circuits slaved to the master. R_T is required only for the master circuit.

Test Circuits




TL/H/10056-3

FIGURE 1. Error Amplifier Test Circuit




TL/H/10056-4

FIGURE 2. Current Limit Sense Amplifier Test Circuit




TL/H/10056-5




TL/H/10056-6

FIGURE 3. Common Emitter Configuration Test Circuit and Waveform




TL/H/10056-7



TL/H/10056-8


FIGURE 4. Emitter Follower Configuration Test Circuit and Waveform



TL/H/10056-R


FIGURE 5. Dead Time and Feedback Control Test Circuit

Typical Applications




TL/H/10056-10

FIGURE 6. Output Connections for Single Ended and Push-Pull Configurations




TL/H/10056-11




TL/H/10056-12

FIGURE 7. Error Amplifier Sensing Techniques



TL/H/10056-13



TL/H/10056-14

FIGURE 8. Slaving Two or More Control Circuits

Typical Applications (Continued)




FIGURE 9. Error Amplifier and Current Limit Sense Amplifier Output Circuits

TL/H/10058-16

Typical Performance Characteristics




FIGURE 10. Oscillator Frequency vs Timing Resistance

TL/H/10058-16






FIGURE 11. Amplifier Voltage Gain vs Frequency

TL/H/10058-17

Voltage Waveforms



Physical Dimensions inches (millimeters)



16-Lead Ceramic Dual-in-Line Package (J)
 Order Number LM494CJ
 NS Package Number J16A

TL/H/10058-18

J16A (REV L)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้