



เครื่อง กระบวนการขยายสัญญาณภาพ

VIDEO PROCESSING AMPLIFIER

โดย

พ.จ.ท.	วรวรรณ	รอดพูล	37013080
นาย	สาโรช	พิระพงศ์	37013087
ส.อ.	สุรชาติ	สุนิรันดร	37013092

อาจารย์ที่ปรึกษา

รศ. ณรงค์ เหมกรณ์

วัน เดือน ปี... 18 ส.ค. 2560
 เลขทะเบียน... 037321
 เลขเรียกหนังสือ... ท.30032 ก 276ค

ปริญญาบัตรนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์

เอกสารนี้เป็นเอกสารสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเอกสาร 25399 ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ปีการศึกษา 2539

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง กระบวนการขยายสัญญาณภาพ

VIDEO PROCESSING AMPLIFIER

ผู้จัดทำ

1. พ.จ.ท. วรวรรณ รอดพูล 37013007
2. นายสาโรช พิระพงษ์ 37013087
3. ส.อ. สุรชาติ สุขนิรันดร์ 37013092


(รศ. ณรงค์ เหมกรณ์)

อาจารย์ที่ปรึกษา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่อง กระบวนการขยายสัญญาณภาพ

VIDEO PROCESSING AMPLIFIER

โดย	พ.จ.ท.	วรวรรณ	รอดพุด
	นาย	สาโรช	พิระพงศ์
	ส.อ.	สุรชาติ	สุขนิรันดร์
อาจารย์ที่ปรึกษา	รศ.	ณรงค์	เหมกรณ์

บทคัดย่อ

เนื่องจากระบบการส่ง-รับสัญญาณในสถานีโทรทัศน์ต้องการคุณภาพของสัญญาณภาพสูงในการส่งอาจทำให้สัญญาณมีคุณภาพลดลงเนื่องจากการลดทอนของสัญญาณ เมื่อมาถึงสถานีจึงต้องมีการปรับระดับสัญญาณให้มีคุณภาพดีขึ้นด้วยเครื่องกระบวนการขยายสัญญาณภาพโดยการปรับสัญญาณVIDEOปรับสัญญาณLUMINANCEให้ได้ระดับสัญญาณLUMINANCEรวมถึงสัญญาณCHROMINANCEให้ได้ระดับสัญญาณที่มีคุณภาพเพื่อที่จะส่งออกอากาศต่อไป

ABSTRACT

In the television broadcasting system, the quality of video signal is very important. The degradation of video signal is coming from several situation such as transmitting through air in the microwave system or cable between the studio in different location. In case of poor quality video signal, we have to use the the equipment which brings the quality of video signal to the broadcasting standard the equipment is called "The video processing amplifier"

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทคัดย่อ	หน้า
สารบัญ	
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการ	3
2.1 โครงสร้างของภาพ	3
2.1.1 ความคมชัดของภาพ	4
2.1.2 Bandwidth ของสัญญาณภาพ	6
2.2 การสแกน	7
2.2.1 Noninterlaced Scanning	8
2.2.2 Interlaced Scanning	8
2.2.3 การหักเหมีมอเลคตรอน	10
2.3 ไทททัศน์สีระบบ PAL	11
2.3.1 การสลับเฟสในการสแกน	12
2.4 สัญญาณภาพและมาตรฐานของสัญญาณโทรทัศน์	13
2.4.1 สัญญาณภาพรวม	14
2.4.2 ค่ามาตรฐานของ Line Sync และ Line Blanking	15
2.4.3 เวลาฮอริซอนต์ลแบบลงกึ่ง	16
2.4.4 เวลาเวอร์ติคอลลแบบลงกึ่ง	17
2.4.5 สัญญาณเวอร์ติคอลลซิงโครไนซิงค์	19
บทที่ 3 การคำนวณและการสร้าง	21
3.1 โครงสร้างของวงจรใน Video Processing Board	21
3.2 โครงสร้างของวงจรใน Genlock Board	25
3.3 โครงสร้างของวงจรใน Sync Generator Board	35
บทที่ 4 การทดลองและผลการทดลอง	55
การทดลองที่ 1 การขยายสัญญาณภาพ	55
การทดลองที่ 2 การควบคุมการขยายสัญญาณสี	57
การทดลองที่ 3 กระบวนการสัญญาณภาพ	60
การทดลองที่ 4 วงจรผลิตความถี่ซิงโครไนซิงค์ 4 43 MHz	61
การทดลองที่ 5 วงจรผลิตสัญญาณซิงค์	62
การทดลองที่ 6 วงจรซิงค์แอดเดอ์	63
บทที่ 5 บทวิจารณ์และบทสรุป	72

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ภาคผนวก ก เอกสารอ้างอิง
 ไม่มีการแก้ไขใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิติกรรมประกาศ
หนังสืออ้างอิง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

เครื่องกระบวนกรขยายสัญญาณภาพ (Video Processing Amplifier)

เป็นเครื่องที่ใช้ในการปรับปรุงคุณภาพของสัญญาณภาพ ให้มีความชัดเจน อันเนื่องมาจากการรับส่งสัญญาณภาพไปในระยะทางที่ไกลๆ สัญญาณภาพจะมีการสูญเสีย (Loss) ของสัญญาณภาพเกิดขึ้นโดยในองค์ประกอบของสัญญาณภาพจะประกอบไปด้วยสัญญาณหลักอยู่ 6 องค์ประกอบที่หน้าจะทำการปรับปรุงให้มีระดับของสัญญาณใกล้เคียงระดับค่ามาตรฐานเพื่อให้ได้ความคมชัดของสัญญาณภาพที่ดี

ส่วนประกอบของสัญญาณภาพที่สำคัญมี 6 ส่วน

1. สัญญาณภาพ (Picture Information)
2. สัญญาณซิงค์ประกอบด้วย Line Sync และ Field Sync
3. สัญญาณแบล็กกิ้ง ป้องกันไม่ให้ตุ๋นเรามองเห็นเส้นสะบัดกลับ (retrace)
4. สัญญาณควบคุมของสัญญาณสี (Color Synchronizing)
5. สัญญาณสี (Chrominance)
6. สัญญาณ ขาว-ดำ (Luminance)

โดยส่วนมากจะเห็นได้ว่าการขยายของสัญญาณภาพนั้นโดยให้เครื่อง Video Amp ธรรมดา นั้นจะทำการขยายสัญญาณภาพรวมทั้งหมดโดยขยายทั้งสัญญาณโครมิแนนท์และสัญญาณลูมิแนนท์ซึ่งเมื่อถ้ามีสัญญาณภาพในส่วนของโครมิแนนท์มาต่างๆ เมื่อผ่านการขยายในเครื่อง Video Amp ธรรมดาเพื่อที่จะทำให้สัญญาณโครมิแนนท์ได้มาตรฐานแต่จะทำให้ส่วนของสัญญาณลูมิแนนท์สูงเกินค่ามาตรฐานซึ่งจะทำให้ภาพขาวเกินไปจึงมีแนวความคิดในการที่ทำการปรับปรุงองค์ประกอบส่วนต่างๆ ที่กล่าวมาของสัญญาณภาพโดยใช้เครื่อง กระบวนกรขยายสัญญาณภาพที่สามารถควบคุมเกณฑ์ของสัญญาณในส่วนต่างๆ ได้ดังนี้คือ

1. สัญญาณภาพในส่วนของสัญญาณภาพนั้นก็ได้แต่เพิ่มเกณฑ์ (Gain) ให้มีความแรงของสัญญาณให้ได้ระดับที่ต้องการ ซึ่งในการปรับปรุงจะไม่สามารถเจาะลึกไปถึงว่ามีส่วนของข้อมูลส่วนใดหายไป
2. สัญญาณโครมิแนนท์ จะทำการแยกสัญญาณภาพออกเป็นสองส่วนคือ สัญญาณลูมิแนนท์และ โครมิแนนท์แล้ว จึงนำเอาสัญญาณโครมิแนนท์มาทำการปรับเกณฑ์ได้ตามต้องการ
3. สัญญาณลูมิแนนท์จากการแยกสัญญาณลูมิแนนท์กับสัญญาณโครมิแนนท์จะนำเอาสัญญาณลูมิแนนท์มาทำการปรับเกณฑ์
4. สัญญาณเบสส์ เป็นสัญญาณควบคุมเฟสของสี โดยการสร้างสัญญาณเบสส์ขึ้นใหม่ที่สามารปรับเกณฑ์ได้แล้วทำการตัดสัญญาณเบสส์เดิมออกนำเบสส์ตัวใหม่เข้าไปแทนที่ในสัญญาณภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. สัญญาชิงค์ เป็นการสร้างชิงค์ใหม่สามารถปรับเกณฑ์ได้ แล้วทำการตัดสัญญาชิงค์เดิมในสัญญาภาพออกนำเอาชิงค์ใหม่เข้ามาแทนที่

ดังนั้นจึงต้องทำการปรับปรุงสัญญาส่วนต่างๆ ให้มีระดับที่ทำให้ภาพมีความคมชัดอันเนื่องมาจากการสูญเสียของสัญญาในระบบการส่งผ่านสัญญาผ่านดาวเทียมหรือในสายเคเบิลก็ตาม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีและหลักการสัญญาณภาพ

2.1 โครงสร้างของภาพ

ภาพที่เรามองเห็นจะถูกส่งด้วยระบบโทรทัศน์จะประกอบด้วยจุดเล็กๆ จำนวนมากมายซึ่งเรียกว่า Picture element และ Picture element เป็นพื้นที่ที่เล็กที่สุดที่ทำให้เกิดขึ้นโดย เส้นทางแนวนอน กับ เส้นทางแนวตั้ง จะแบ่งภาพออกเป็นส่วนๆ แต่ละส่วนจะมีขนาดเท่ากันแต่มีความสว่างไม่เท่ากันภาพโทรทัศน์ที่เรามองเห็น ประกอบไปด้วย Picture element จำนวนมากมาย

รูปที่ 2.1 แสดงให้เห็นรายละเอียดของภาพที่ปรากฏเมื่อระบบโทรทัศน์ใช้จำนวนเส้นสแกนต่างกัน รูปที่ 2.1(a) ใช้เส้นสแกนน้อยกว่ารูปที่ 2.1(b)



รูปที่ 2.1(a)



รูปที่ 2.1(b)

รูปที่ 2.1 ผลของจำนวนของการสแกนที่มีต่อรายละเอียดของภาพ (resolution)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.1 ความชัดเจนของภาพ (Resolution)

ความชัดเจนของภาพคือความสามารถในการถอดถ่าย (series reproduct) ของเส้นดำและขาว ความสามารถอันนี้โดยปกติระบุไว้เป็นจำนวนเส้นที่สามารถถอดถ่ายได้ (นับทั้งเส้นดำและขาว) ในความยาวเท่ากับความสูงของภาพ

รายละเอียดทางแนวตั้งในลักษณะที่ดีของรายละเอียดทางแนวตั้งควรเท่ากับจำนวนเส้นของระบบโทรทัศน์นั้นๆ กล่าวคือ สามารถถอดถ่ายเส้นขาวและเส้นดำเรียงลำดับไปทางแนวตั้งจากบนลงล่าง(ณ ที่นี้คือ 625 เส้น) ในทางปฏิบัตินั้น field flyback ต้องการเวลาคิดเป็นจำนวน 2เส้นต่อหนึ่ง ฟิลด์ 50 เส้นในจำนวน 625 เส้นจะถูก blank ไป 50 เส้น (เหลือเป็น active line 575 เส้น)

ขอให้พิจารณาอนุกรมของเส้นนอนดำและขาวดังแสดงในรูปที่ 2.1(a) image เป็นภาพที่สร้างขึ้นในความคิดการ ของการเห็นภาพที่แสดงผลได้จริงในรูปที่ 2.1(b) เส้น 1 ทำให้เกิดสัญญาณเป็นภาพดำและเส้น 2 ทำให้เกิดภาพขาวและต่อ ๆ ไป ในกรณีเช่นนี้เราจะได้รายละเอียดทางแนวตั้ง 100% เต็มที่คือได้สามารถแสดงภาพได้อย่างเดียวกับในความคิด ในรูปที่ 2.1 (b) ณ. ที่นี้สมมุติเอาว่าเส้นผ่าศูนย์กลางของ scanning spot โตเท่ากับความกว้างของเส้นขาวดำหนึ่งๆ



รูปที่ 2.1 (a) image รูปที่ 2.1(b) ภาพที่แสดงผลได้จริง

รูปที่ 2.2 รายละเอียดทางแนวตั้ง กรณีดีที่สุด image กับ ภาพที่แสดงผลได้จริงจะเหมือนกัน



รูปที่ 2.3 (a) image รูปที่ 2.3 (b) ภาพที่แสดงผลได้จริง


รูปที่ 3.3 รายละเอียดทางแนวตั้ง กรณีเลวที่สุด image กับ ภาพที่แสดงผลได้จริง จะแตกต่างกันโดยสิ้นเชิง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในทางปฏิบัตินั้น vertical element ในภาพเฉลี่ยหนึ่งๆ จะไม่เป็น pattern ตายตัวแต่จะกระจายไปทั่วภาพ จำนวนเส้นที่สามารถจำแนกออกได้จะมีประมาณ 75% ของจำนวน active line ทั้งหมดนั่นคือ รายละเอียดทางแนวตั้ง ที่คาดว่าจะได้ค่าเป็น $575 \times 0.75 = 430$ เส้น (โดยประมาณ)

รายละเอียดทางแนวนอน เพื่อให้สอดคล้องกันในเรื่องรายละเอียดของภาพ รายละเอียดทางแนวนอนควรมีค่าอย่างเดียวกับ รายละเอียดทางแนวตั้ง ทางแนวนอน คือ ความสามารถในการแสดงภาพที่เห็นได้จริง เส้นดำขาวเรียงสลับกันทางแนวนอน ในความยาวเท่ากับ ความสูงของภาพ จำนวนที่แท้จริงของเส้นที่สามารถจำแนกได้ในความกว้างทั้งหมดของภาพต้องนำ aspect ratio ซึ่งจะได้จำนวนที่แท้จริงของเส้นที่สามารถจำแนกทางแนวนอนได้ $4/3 \times 430 = 573$ เส้น

รูปที่ 2.4 (a) แสดงการสแกนของ ลำโวลตรอน ผ่านอนุกรมเส้นดิ่งดำ - ขาวสลับกันตรงตามจำนวนสูงสุดของ รายละเอียดทางแนวนอน ถ้า ลำโวลตรอน มีขนาดเล็กมาก สัญญาณทางเอาท์พุทจาก หลอดกล้องจะเป็น square wave และภาพที่ถอดถ่ายได้ทางด้านรับจะสมบูรณ์เหมือนด้านส่ง



รูปที่ 2.4 (a) image

รูปที่ 2.4 (b) ภาพที่แสดงผลได้จริง


รูปที่ 2.4 รายละเอียดทางแนวนอนที่มีลำโวลตรอน เล็กมาก image กับ ภาพที่แสดงผลได้จริง เหมือนกัน

เมื่อลำโวลตรอนโตพอควรการเปลี่ยนแปลงของสัญญาณจากดำไปขาวจะไม่เป็นไปในทันทีแต่จะมีภาวะต่างๆ ซึ่งลำโวลตรอน อยู่ในส่วนดำบางส่วนและขาวบางส่วน ทำให้ได้ grey signal ขอบของ square wave จะมนไปและเปลี่ยนไปคล้ายคลึงกับ sine wave ภาพที่รับได้จะผิดไปจากเดิม มีการค่อยๆ เปลี่ยนระหว่างดำและขาว

เราทราบแล้วว่า square wave ประกอบด้วย sine wave, fundamental frequency และ harmonic ต่างๆ มากมาย และการสูญเสียของ harmonic เหล่านี้ย่อมจะทำให้สัญญาณนี้ใกล้เคียงกับ sine wave เข้าไป การลดทอนองค์ประกอบความถี่สูงๆ ในระบบรับส่งโทรทัศน์จะให้ผลคล้ายคลึงกับการเพิ่มขนาดลำโวลตรอนคือทำให้รายละเอียดทางแนวนอนเลวลงไปทางปฏิบัติแพ็คเกจอร์สำคัญที่เป็นตัวจำกัดรายละเอียดทางแนวนอนนั่นก็คือ ขนาดของความชัดเจนของภาพ ณ ความถี่สูงๆ นั่นเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปที่ 2.5 สัญญาณสำหรับเส้นประชิดกัน 2 เส้น กล่าวคือ เส้นดำและขาวแทน 1 cycle ของสัญญาณ



รูปที่ 2.5 (a) image

รูปที่ 2.5 (b) ภาพที่แสดงผลได้จริง

รูปที่ 2.5 รายละเอียดทางแวนอนที่มีค่าอิลเลคตรอนโตพอควรและมีการสูญเสีย harmonic ต่าง ๆ

2.1.2 Bandwidth ของ สัญญาณภาพ

ขีดความถี่สูงของ bandwidth เพื่อให้รายละเอียดทางแวนอนมีค่าเท่ากับรายละเอียดทางแนวตั้งที่คาดว่าจะได้นั้น จำเป็นต้องจำแนกเส้นเส้นดำ-ขาวสลับตามแวนอน 575 เส้น ในเวลา เส้นที่ทำงานและเวลาเส้นที่ทำงานสำหรับ 1 เส้นเท่ากับเส้นที่ทำงาน (line time) - ฮอริซอนดัลแบลนคิง (horizontal blanking time)

$$\text{นั่นคือ } 64 \mu\text{s} - 12 \mu\text{s} = 52 \mu\text{s}$$

โดยที่ 1 cycle ของสัญญาณเกิดจากเส้น 2 เส้นดังนั้นในเวลา $52 \mu\text{s}$ จึงมีสัญญาณ $575/2$ cycle นั่นเอง

$$\begin{aligned} \text{ขีดความถี่สูงของ bandwidth} &= \text{จำนวนเส้นสแกนทางแวนอน}(H/2) \text{หารกับ เวลาของเส้นที่ทำงาน} \\ \text{bandwidth} &= 575/(2 \times 52) = 5.5 \text{ MHz} \end{aligned}$$

ในทางปฏิบัติของการรับส่งโทรทัศน์ระบบ 625 เส้นกำหนดให้ใช้ maximum video frequency เป็น 5 MHz โดยยอมเสียคุณภาพทาง รายละเอียดทางแวนอน ลงไปบ้าง

ระบบโทรทัศน์ที่มีขีดทางความถี่สูง 5 MHz สำหรับ picture signal นี้เพียงพอเพียงสำหรับการรับส่งสัญญาณซิงค์ อีกด้วยดังจะเห็นได้ดังต่อไปนี้

ปกติสัญญาณซิงค์ต่างๆที่ใช้เป็น rectangular pulses มี rise time อยู่ในย่าน 0.2 และ $0.4 \mu\text{s}$ ดังนั้นความถี่สูงสุดที่ต้องการสำหรับ rise time ดังกล่าวจะหาได้จาก

$$\text{ความถี่สูงสุดสำหรับ rise time } 0.2 \mu\text{s} = 1/(2 \times 0.2) = 2.5 \text{ MHz}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{ความถี่สูงสุดสำหรับ rise time } 0.4 \mu\text{s} = 1/(2 \times 0.4) = 1.25 \text{ MHz}$$

2.2 การสแกน(Scanning)

หน้าที่ของการสแกนก็เพื่อที่จะเลือก Picture element ของภาพที่ชัดเจนบนฉากเรียงตามลำดับเพื่อทำการส่งและสร้างขึ้นมาใหม่ทางด้านรับให้ตรงกับด้านส่ง การสแกนหมายถึง จำนวนเส้นของการสแกนต่อหนึ่งภาพและจำนวนภาพที่ส่งออกไปต่อวินาที ถ้าเราส่งจำนวนต่อวินาที ถ้าเราส่งจำนวนต่อวินาทีที่มากมายเท่าไร การกระทบของภาพจะลดลงเท่านั้นยิ่งเพิ่มจำนวนเส้นในการสแกน ก็ยิ่งจะได้ภาพที่ละเอียดชัดเจนยิ่งขึ้น

$$\text{ให้จำนวนของ Picture element} = N$$

$$\text{ให้จำนวนเส้นในการ Scan} = n$$

$$\text{ความสูงของภาพ} = h$$

$$\text{ความกว้างของภาพ} = b$$

$$\text{หาความสัมพันธ์ได้ว่า } N = b/h \times n^2$$

$$b/h \text{ Aspect ratio} = 4/3$$

จะเห็นว่าความชัดเจนของภาพจะขึ้นอยู่กับ จำนวน Picture element (N) ให้ความถี่ของการสแกนทาง แนวตั้ง (Fv) เท่ากับ จำนวนภาพ/วินาที ฉะนั้นความถี่ของสแกนทางแนวนอน (Fh) เท่ากับ จำนวนภาพต่อวินาที คุณด้วยจำนวนเส้นสแกนโทรทัศน์ระบบ 625 เส้น จะมีจำนวนเส้นในการสแกนเท่ากับ 625 เส้นต่อหนึ่งภาพ และจะมีจำนวนภาพ/วินาที เท่ากับ 25 ฉะนั้นเราสามารถหาความถี่ของการสแกนทางแนวนอน จะได้

$$\text{ความถี่แนวนอน(Horizontal scan)} = Fh$$

$$\text{ความถี่แนวตั้ง (Vertical scan)} = Fv$$

$$\text{จำนวนเส้นสแกน} = n$$

$$Fh = 25 \times 625 = 15,625 \text{ Hz}$$

$$\text{และ } n = Fh/Fv = 15,625/25$$


$$= 625 \text{ เส้น}$$

จะเห็นว่า การสแกนจะกระทำไปพร้อม ๆ กันทางแนวนอนและทางแนวตั้ง โดยที่ความถี่ในการ สแกนต่างกันแต่ขดลวดทางแนวนอนและทางแนวตั้งที่จะทำให้เกิดการสแกนจะวางอยู่ในตำแหน่งตั้งฉากซึ่งกันและกัน โดยทั่วไปแล้ววิธีการสแกนมีอยู่ 2 วิธีคือ

1. noninterlaced scanning
2. interlaced scanning

2.2.1 NONINTERLACED SCANNING

การสแกนจะเริ่มที่บริเวณด้านซ้ายบนจอภาพและเริ่มต้นสแกนไปทางขวามือ จากส่วนบนจอภาพลงส่วนล่างของจอภาพครั้งละ 1 เส้นเริ่มจากเส้นที่ 1,2,3 ไปเรื่อย ๆ จนกระทั่งถึงเส้นที่ 625 ซึ่งเป็นเส้นสุดท้ายแล้วจึงเริ่มสแกนเส้นแรกใหม่ดังรูปที่ 2.6



2.2.2 INTERLACED SCANNING

เฟรมและฟิลด์ คือ จำนวนเส้นสแกนทางแนวนอนทั้งหมดครบ 1 ภาพ หรือเราเรียกว่า เฟรม ในระบบ INTERLACED SCANNING จำนวนของเส้นที่สแกนบนหน้าจอทั้งหมด(FRAME) จะถูกแบ่งออกเป็น 2 กลุ่ม คือ กลุ่มที่สแกนทางเส้นคู่ และกลุ่มที่สแกนทางเส้นคี่ซึ่งกลุ่มนี้ เราจะเรียกว่า ฟิลด์ (ฟิลด์คี่ และ ฟิลด์คู่)

ในระบบ 625 เส้น 1/25 วินาที จะมีจำนวน 25 ภาพต่อวินาทีอย่างไรก็ตามแบบนี้ไม่สามารถทำให้เกิดการรบกวนกันระหว่างการเปลี่ยนภาพเพราะว่า flicker ของเส้นแสงบนหน้าจอถูกสร้างขึ้นสลับกันเป็นแบบสว่างและมีดับเป็นต้น จึงทำให้ flicker นี้น้อยมากเมื่อภาพสว่างมากขึ้น


การสแกนแบบ INTERLACED โดยมีการแบ่งภาพ (frame) ออกเป็นสองกลุ่ม (field) ดังนี้

- กลุ่มที่ 1 หรือ ฟิลด์ 1 หรือ ฟิลด์คี่ จะมีจำนวนเส้นสแกนทางแนวนอน 312.5 เส้นและเวลาในการสแกน 1/50 วินาที ดังรูปที่ 2.7


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- กลุ่มที่ 2 หรือ ฟิลด์ 2 หรือ ฟิลด์คู่ จะมีจำนวนเส้นสแกนทางแนวนอน 312.5 เส้นและเวลาในการสแกน 1/50 วินาที ดังรูปที่ 2.8

ดังนั้นถ้าเราเอา ฟิลด์คู่ กับ ฟิลด์คี่ มารวมกันแบบสอดแทรกระหว่างกันจะทำให้ได้จำนวนเส้นสแกนทางแนวนอน 625 เส้นและใช้เวลา 1/25 วินาที



รูปที่ 2.7 ฟิลด์คี่



รูปที่ 2.8 ฟิลด์คู่

ซีเควนเขียนของการสแกนภาพทั้งจอสามารถสรุปได้ดังนี้

- จำนวนอิเล็กตรอนบีมที่กวาดไปแต่ละเส้นก็จะให้สัญญาณภาพเฉพาะเส้นนั้น ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


- ที่ปลายหรือสุดของแต่ละเส้น ลำปี่มของอิเล็กตรอนก็จะสับกลับอย่างรวดเร็วจากขวามาซ้าย เพื่อเริ่มต้นสแกนเส้นต่อไปใหม่ ซึ่งการสับกลับของเส้นทางแนวนอนนี้เราเรียกว่า รีเทรค หรือ ฟลายแบล็ค ซึ่งช่วงนี้ จะมีเฉพาะลำอิเล็กตรอนเท่านั้น ไม่มีสัญญาณภาพเลย หรือเราเรียกว่า ช่วง แบลกกิ่งทางแนวนอน
- เมื่อลำอิเล็กตรอนมีสับกลับมาอยู่ที่ทางด้านซ้ายของจอ และจะเปลี่ยนตำแหน่งไปจากเดิมเล็กน้อย (นั่นคือต่ำกว่าเส้นที่ผ่านมา) และก็เริ่มทำงานใหม่ตามการสแกนที่ให้ไว้ ซึ่งจะไม่ไปทับกับเส้นเก่า
- ข้อดี กรณีจำนวนเส้นสแกนและจำนวนภาพต่อวินาทีเท่ากัน ระบบ Interlaced scanning จะให้การกระพริบน้อยกว่า

ข้อเสีย การที่จะทำให้เกิด Interlaced scanning ยากมักจะเกิด Line pairing (line pairing หมายถึงเส้นสแกนมักจะทับกันทำให้เส้นในการสแกนลดลงจะนั่นรายละเอียดและความชัดเจนจึงลดลงด้วย) ซึ่งทำให้ความชัดเจนลดลงไป และการสร้างซิงค์ลำบากและยุ่งยากมากกว่า

2.2.3 การหักเหบีบอิเล็กตรอน (Electron beam deflection)

ระบบของการหักเหและการสแกนที่เห็นบนจอโทรทัศน์ซึ่งเรียกว่าเรสเตอร์(raster)ได้โดยทำให้บีบอิเล็กตรอนเคลื่อนที่จากซ้ายไปขวาและจากบนลงล่างการที่จะทำให้บีบอิเล็กตรอนที่หักเหกระทำได้ 2 ขั้นตอนขั้นตอนที่ 1 เรียกว่า การหักเหแบบ static ดังแสดงในรูปที่ 2.9 (a) ขั้นตอนนี้ใช้โวลต์ saw tooth ป้อนเข้าไปยัง deflection plate ซึ่งต่อไปยังจอหลอดภาพ

ขั้นตอนที่ 2 มีชื่อว่า magnetic deflection ขั้นตอนนี้ต้องป้อนกระแสรูป saw tooth เข้าที่ deflection coil เพื่อทำให้เกิด magnetic field ผลักบีบอิเล็กตรอนให้เคลื่อนที่ดังแสดงให้เห็นในรูปที่ 2.9(b)



รูปที่ 2.9(a) Static deflection

รูปที่ 2.9(b) Magnetic deflection

รูปที่ 2.9 deflection


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทั้งสองแบบที่กล่าวมาแล้วจำเป็นต้องมี deflection plate หรือ deflection coil อย่างละ 2 ชุด วางตั้งฉากซึ่งกันและกันเพื่อทำให้เกิดการหักเหทาง vertical และ ทาง horizontal เส้น raster ที่เห็นเป็นรูปสี่เหลี่ยมประกอบด้วยเส้น horizontal scanning และ vertical scanning ในระบบ PAL-B มาตรฐาน CCIR กำหนด horizontal frequency = 15,625 Hz และ vertical frequency = 50 Hz

คุณสมบัติของ saw tooth ที่ใช้ในการหักเห electron beam จะแตกต่างจากคลื่นชนิด sine wave ก็คือ saw tooth จะประกอบด้วยความถี่ชนิด sine wave หลาย ๆ ความถี่ ประกอบกัน แต่ sine wave จะมีความถี่เพียงความถี่เดียวเท่านั้น ความถี่ 50 Hz

2.3 โทรทัศน์ระบบ PAL (PAL color TV system)

สัญญาณโทรทัศน์ระบบ PAL เป็นโทรทัศน์ที่มีลักษณะคล้ายคลึงกับโทรทัศน์ระบบ NTSC แต่ได้รับการเสริมแต่งแก้ไขให้มีความแตกต่างกันอยู่หลายอย่าง เรื่องที่สำคัญก็คือ ได้รับการปรับปรุงแก้ไขปัญหาที่เกิดจากความผิดเพี้ยนทางเฟสและแอมพลิจูด (phase and amplitude distortion) โดยปกติการส่งสัญญาณโทรทัศน์ที่มีความถี่และแอมพลิจูดแตกต่างกัน ผ่านวงจรขยายสัญญาณหรือวงจรอื่นๆ ที่เกี่ยวข้อง จะทำให้ต้องใช้เวลานานมากน้อยและมีการขยายมากน้อยแตกต่างกันออกไปตามแต่และแอมพลิจูดของสัญญาณโทรทัศน์ ซึ่งจะมีผลต่อสัญญาณโทรทัศน์ที่ให้ภาพสี และสัญญาณคัลเลอร์ซับแคริเออร์มาก ความผิดเพี้ยนเหล่านี้จะทำให้ภาพสีของเครื่องรับโทรทัศน์มีสีสั่นผิดเพี้ยนไปจากภาพสีของเครื่องส่งโทรทัศน์ ซึ่งเป็นเรื่องสำคัญต้องแก้ไข โทรทัศน์ระบบ NTSC ได้แก้ไขเรื่องนี้โดยการพิจารณาออกแบบวงจรที่เกี่ยวข้องให้เหมาะสม แต่โทรทัศน์ระบบ PAL มีวิธีการปรับปรุงแก้ไขปัญหาในเรื่องนี้โดยวิธีการส่งสัญญาณโทรทัศน์ที่ให้ภาพสีให้มีเฟสแตกต่างกันหนึ่งร้อยแปดสิบองศา สลับกันไปในแต่ละช่วงเวลาที่มีการสแกนทางแนวนอน หลักการของโทรทัศน์ระบบ PAL นี้ได้ในรูปที่ 2.10



รูปที่ 2.10 color coder ของโทรทัศน์ PAL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณ R,G,B จะผสมกันในวงจรแมทริกซ์ (matrix) ซึ่งจะทำให้เกิดสัญญาณสองสว่าง Y กับสัญญาณโทรทัศน์ที่ให้ภาพสีสองสัญญาณคือ U กับ V ซึ่งเป็นผลต่างของสัญญาณสีแดงกับสัญญาณสองสว่างและสัญญาณสีน้ำเงินกับสัญญาณสองสว่าง ดังต่อไปนี้

สัญญาณสองสว่าง (luminance signal)

$$Y = 0.299R + 0.587G + 0.114B$$

สัญญาณสี (chrominance signal)

$$U = 0.493(B - Y)$$

$$V = 0.877(R - Y)$$

สัญญาณโทรทัศน์ที่ให้ภาพสี จะเกี่ยวข้องกับแต่เฉพาะสัญญาณจากสีแดงและสัญญาณจากสีน้ำเงิน ส่วนสัญญาณที่เกิดจากสีเขียวจะหายไป ฉะนั้น เครื่องรับโทรทัศน์สีจะต้องมีวงจรพิเศษทำให้เกิดสัญญาณนี้เกิดขึ้นมาได้เพื่อตรวจสอบดูว่า สัญญาณ (G - Y) เกิดขึ้นอย่างไรหรือไม่จากสัญญาณต่าง ๆ ที่มีอยู่สามสัญญาณ คือ Y,U,V มีสมการดังต่อไปนี้

$$0.299R + 0.587G + 0.114B - Y = 0 \quad (1)$$

$$0.299Y + 0.587Y + 0.114Y - Y = 0 \quad (2)$$

(1) - (2)

$$0.299(R - Y) + 0.587(G - Y) + 0.114(B - Y) = 0$$


$$(G - Y) = -0.51(R - Y) - 0.19(B - Y)$$

ฉะนั้นเมื่อทราบค่าของสัญญาณ Y, (R - Y), (B - Y) เราก็สามารถหาค่าของสัญญาณ (G - Y) ได้ และสามารถทำให้เกิดภาพสีทางจอเครื่องรับโทรทัศน์ได้ด้วย สัญญาณ (R - Y) กับ (B - Y)

2.3.1 การสลับเฟสในการสแกน (Phase Alternation by Line)

คุณลักษณะที่สำคัญของระบบ PAL ที่ต่างจาก NTSC ก็คือ ในวงจร Quadrature Modulation นั้นเฟสของซับแครี่เรีย (Subcarrier) ซึ่งมอดกับสัญญาณโครมิแนนท์ตัวหนึ่งจะมีค่าคงที่ในขณะที่เฟสของซับแครี่เรียซึ่งมอดด้วยโครมิแนนท์ อีกตัวหนึ่งกลับเฟสในช่วงของ Line Frequency จากหลักการนี้เองเราจึงเรียกระบบนี้ว่า Phase Alternation by Line

การสลับเฟสนั้นถ้าเราให้ R-Y Modulator เป็นตัวสลับเฟสจะช่วยให้การจัดระบบในขณะดีโคด (Decode) สัญญาณได้ง่ายขึ้นและเป็นที่น่าสังเกตว่าแม้เฟสของสัญญาณโครมิแนนท์ จะเปลี่ยนในทุกเส้นของการสแกน (15,625 Hz) การสลับเส้นจะทำซ้ำในเส้นที่ 2 อีกครั้ง (7,812.5 Hz)



รูปที่แสดง 2.11 Vector ของ R-Y ซึ่งเปลี่ยนค่าในเส้นที่ 1 และ 2

2.4 สัญญาณภาพและมาตรฐานของสัญญาณโทรทัศน์

คณะกรรมการที่ปรึกษาทางวิทยุระหว่างประเทศ CCIR หรือ International Consultative Radio Committee ได้กำหนดมาตรฐานสัญญาณต่าง ๆ ของโทรทัศน์ระบบ PAL ดังนี้

จำนวนเส้นต่อภาพ (frame)	625 เส้น
ความถี่ของฟิลด์ (field/second)	50 Hz
ความถี่ของเฟรม (pictures/second)	25 ภาพ
Interlace	2 : 1
Line frequency (lines/second)	15,625 Hz
Aspect ratio (width/height)	4 : 3
การสแกนที่ใช้งาน (เส้นสแกน)	จากซ้ายไปขวา
(field)	จากบนลงล่าง
ความถี่ของคลื่นวิทยุซับแคริเออร์	43361875 Mhz +/- 10 Hz

ส่วนประกอบของสัญญาณโทรทัศน์ ที่สำคัญมี 6 ส่วนคือ

1. สัญญาณภาพ picture information

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. สัญญาณ sync ประกอบด้วย line sync และ field sync
3. สัญญาณ blanking ป้องกันไม่ให้ตามองเห็นช่วง retrace
4. สัญญาณ color synchronizing
5. สัญญาณ chrominance
6. สัญญาณ luminance

2.4.1 สัญญาณภาพรวม (Composite video signal)

สัญญาณภาพรวม ประกอบด้วย ส่วนต่าง ๆ 6 ส่วน ได้แก่ picture information , synchronizing pulse , blanking pulse , color synchronizing , chrominance signal component และ luminance signal component

สัญญาณภาพรวมประกอบด้วยแบล็กกิ้งพัลส์ที่ทำหน้าที่ยกระดับสัญญาณสู่ระดับ black level ในช่วงรีเทรคทำให้ไม่เห็นเส้นรีเทรคบนจอภาพช่วงรีเทรคบนจอภาพช่วงรีเทรคเกิดตรงกับ เวลาของแบล็กกิ้งพัลส์

แบล็กกิ้งพัลส์ในสัญญาณภาพรวมมีทั้งฮอริซอนตัลแบล็กกิ้งพัลส์ และ เวกทิคอลลแบล็กกิ้งพัลส์

- ฮอริซอนตัลพัลส์ ทำหน้าที่ blank เส้น รีเทรค จากด้านขวาของจอภาพมายังด้านซ้ายของจอภาพในแต่ละเส้นสแกนทางแนวนอนความถี่ ฮอริซอนตัลแบล็กกิ้งพัลส์ถูกต่อลูกเท่ากับ เส้นสแกนของความถี่ 15,625 Hz

- เวกทิคอลลแบล็กกิ้งพัลส์ทำหน้าที่ blank เส้นรีเทรคของปี่มิอิลเลคตรอนจากด้านล่างขึ้นด้านบนบนจอภาพเมื่อสิ้นสุดการสแกนแต่ละฟิลด์ ความถี่ เวกทิคอลลแบล็กกิ้งพัลส์ เท่ากับ 50 Hz ในแต่ละฟิลด์

ซึ่งโครโมพัลส์มีไว้เพื่อให้ทางด้านส่งและด้านรับทำการสแกนไปพร้อม ๆ กัน โดยส่ง ฮอริซอนตัลซิงค์และเวกทิคอลลซิงค์ไปด้วยกันโดยมีความกว้างของเวลาที่ต่างกัน เพราะฉะนั้นเป็นการง่ายในการแยกที่เครื่องรับโดยฮอริซอนตัลซิงค์พัลส์จะถูกแยกด้วย differentiated ซึ่งมีช่วง เวลา เท่ากับ $0.07 H = 0.07 \times 64 \mu s = 4.48 \mu s$ ส่วน vertical sync pulse จะแยกด้วยการ integrated ซึ่งมีช่วงเวลายาวนานกว่าทาง แนวนอน $= 2.5 H = 2.5 \times 64 = 160 \mu s$

เพื่อให้ช่วง ฮอริซอนตัลซิงค์พัลส์ถูกต้องเวกทิคอลลซิงค์พัลส์จะแทรกพัลส์ เข้ามาเป็น $H/2$ จะเริ่มสแกนจากฟิลด์แรกและ shifted ไป $H/2$ เมื่อเริ่มจะเปลี่ยน ฟิลด์เวกทิคอลลซิงค์พัลส์ได้มาจากการ Integrate composite sync ซึ่งมี pre equalizing pulse 5 ลูก ซึ่งใส่ในช่วง $H/2$ และ post equalizing pulse การเริ่มสแกนของฟิลด์ที่ 2 จะเริ่มจากจุดกึ่งกลางของเส้นที่ 313

Burst pulse เป็นสัญญาณส่งไปในช่วงระยะของ back porch horizontal blanking interval และ burst pulse ประกอบด้วยสัญญาณ 10 cycles ของ 4.43 MHz color subcarrier burst pulse ทำให้ การ synchronize 4.43 MHz color oscillator ในเครื่องรับ

องค์ประกอบของสัญญาณลูมิแนนท์เป็นความสว่าง (brightness) ของภาพ มีลักษณะคล้ายคลึงกับสัญญาณภาพรวมของสัญญาณโทรทัศน์ขาวดำ จะมีความแตกต่างกันบ้าง ก็ตรงที่มี เบสท์ซึ่งมีความถี่เดียวกับความถี่ของซิปแคร์เรียรวมอยู่ด้วยเท่านั้น

องค์ประกอบของสัญญาณโครมิแนนท์ ประกอบด้วย สัญญาณสีสองสัญญาณรวมกันอยู่ โดยมีมุมของเฟสแคร์เรียร์ต่างกันอยู่ 90 องศา สัญญาณสีทั้งสองนี้ อยู่ในรูปของ Amplitude modulated suppressed carrier sidebands ทั้งคู่มุมของเฟสและขนาดของสัญญาณสีนี้จะคอยควบคุม Hue และ Saturation ของสีที่ต้องการส่งและต้องการรับ

2.4.2 ค่ามาตรฐานของ line sync และ line blanking : LB

ขนาดและเวลาของสัญญาณภาพระหว่าง การสแกนทางแนวอน 1 เส้น (H) ซึ่งมีค่าเท่ากับ $64 \mu\text{s}$ ดังแสดงในรูป 2. 12

Line period (H) นี้เป็นระยะเวลาที่ใช้ในการสแกนเสร็จสมบูรณ์ใน 1 เส้น ความถี่ทางแนวอน เท่ากับ $625 \times 25 = 15,625$ เส้นใน 1 วินาที ฉะนั้นจึงหาค่าระยะเวลาได้จาก

$$H = 1/F_h = 1/15,625 = 64 \mu\text{s}$$


เส้นแบลนกกิ่ง(Line blanking :(LB)) ค่านี้จะเป็นช่วงเวลาที่ใส่ซิงค์พัลส์ซึ่งระยะเวลานี้มีโมเลตรอนจะรีเทรค ช่วงนี้จะถูกรักษาไว้ที่ black level ซึ่ง $LB = 0.19 H = 12 \mu\text{s}$ ระยะเวลาของ LB จะแบ่งออกเป็น 3 ส่วน เพราะสแกนจะใส่ไว้เกือบกึ่งกลางช่วง การสแกนแบลนกกิ่งพัลส์ (HS) เป็นพัลส์เล็ก ๆ ที่มีความสำคัญมากจะถูกส่งจากด้านส่งไปยังเครื่องรับ เพื่อให้การสแกน ทางแนวอนของเครื่องรับถูกต้องความกว้างของ $HS = 0.075 H = 4.7 \mu\text{s}$ ที่และมี rise time น้อยกว่า $0.25 \mu\text{s}$

ไหล่หน้า (Front porch) จุดเริ่มต้นของช่วงนี้จะไม่เริ่มที่แบลนกกิ่งแต่จะตามหลังจุดเริ่มต้นของแบลนกกิ่งประมาณ 2% ของ line period ซึ่งระยะนี้เรียกว่าระยะไหล่หน้าเพื่อให้เวลาของ เวลาซิงค์แต่ละตัวได้เริ่มต้นใหม่ที่ black level ที่คงที่ และหลีกเลี่ยงจากการสร้างเส้นซิงค์ในเครื่องรับ การเปลี่ยนแปลงของระดับความขาวและระดับความดำของภาพเป็นการแยกซิงค์ออกจากอิทธิพลของช่วงท้าย ของสัญญาณภาพซึ่งจะสูงสุดเมื่อระดับความขาวเกิดขึ้นในช่วงท้ายการสแกนช่วงนี้จึงแทนด้วย white level ที่เกิดขึ้นให้เป็น black level ทำให้การเริ่มต้นของ line sync pluse ถูกต้อง front porch = 2.5 % H = $1.5 \mu\text{s}$ ไหล่หลัง(back porch) = $5.8 \mu\text{s}$ ระดับของสัญญาณภาพโดยทั่วไปจะกำหนดให้ระดับ การมอดูเลทของซิปแคร์เรียร์ของซิงค์จะให้ การมอดูเลท 100% เพราะการมอดูเลทแบบลบ(negative) เมื่อมีระดับขาวซึ่งระดับสัญญาณจะลดลงไปทางลบแต่ช่วงแบลนกกิ่งรักษาไว้ที่ 70% และยอดของ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระดับความขาวซึ่งระดับ 10% ซึ่งค่า 10% ของแควร์เรียภาพนี้จำเป็นต่อเครื่องรับระบบ inter carrier system เพื่อป้องกันกับแควร์เรียเสียง จะให้ความถี่ 5.5 MHz

2.4.3 เวลาฮอริซอนต์ลแบลนกกิง (Horizontal blanking time)



รูปที่ 2.12 ฮอริซอนต์ลแบลนกกิง

ระยะระหว่าง เส้นสแกนทางแนวนอน หรือช่วงเวลาของฮอริซอนต์ลแบลนกกิง เท่ากับ $64 \mu\text{s}$ เขียนแทนด้วย H เป็นระยะที่ใช้ไปในการสแกนครบ 1 เส้น นับตั้งแต่เทรคไปจนถึงรีเทรค

ช่วงเวลาฮอริซอนต์ลแบลนกกิง มีค่าประมาณ 18% ของช่วงเวลาของเส้นหรือเท่ากับ $0.18 H$ ช่วงเวลาของฮอริซอนต์ลแบลนกกิงจึงเท่ากับ $0.18 \times 64 \mu\text{s} = 12 \mu\text{s}$ นี้เองเป็นเวลาที่มีอิเล็กตรอนใช้ไปในการรีเทรคระหว่างสแกนทางแนวนอนเส้นต่อเส้นตรงกับช่วงแบลนกกิงหรือจอมืด

นำช่วงเวลาฮอริซอนต์ลแบลนกกิงพัลส์ขลิบออกจากช่วงเวลาของ 1 เส้นสแกนเท่ากับ $64 \mu\text{s} - 12 \mu\text{s} = 52 \mu\text{s}$ เป็นช่วงเวลาเส้นสแกนของ 1 เส้นสแกนเฉพาะส่วนที่มองเห็น

ฮอริซอนซิงค์พัลส์มีขนาด $0.07 H$ หรือเท่ากับ $0.07 \times 64 \mu\text{s} = 4.7 \mu\text{s}$ superimpose อยู่บนช่วงเวลาซิงค์พัลส์ที่เหลือบนช่วงเวลาฮอริซอนต์ลแบลนกกิงพัลส์ เท่ากับ

$12 \mu\text{s} - 4.7 \mu\text{s} = 7.3 \mu\text{s}$ โดยประมาณอยู่บนระดับแบลนกกิงพัลส์ เป็นของไหลหน้า และ ไหลหลังนำหน้า และตามหลังซิงค์พัลส์ตามลำดับ

ไหลหน้ามี ช่วงเวลา $0.02 H$ และไหลหลังมีช่วงเวลา $0.09 H$ มากกว่าไหลหน้า กว่า 4 เท่าตัวหรือไหลหน้า และไหลหลัง เท่ากับ $1.55 \mu\text{s}$ และ $5.8 \mu\text{s}$ โดยประมาณ

ไหลหน้าต้องมีเวลาอย่างน้อย $5.8 \mu\text{s}$ เพื่อจัดไว้สำหรับเป็นเวลาที่ผ่านมาของเบิสต์ 4.43 MHz สัญญาณซิงโครไนซ์ของสี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในทางปฏิบัติของวงจร ช่วงเวลาการหักเหฮอริซอนตัลแปลงกึ่งยาวกว่าเวลารีเทรคเล็กน้อย บางส่วนของเส้นเทรคบริเวณจุดเริ่มต้นและจุดปลายของเส้นสแกนทุกๆ เส้นจะถูก blank ผลจาก ฮอริซอนตัลแปลงกึ่ง นี้แสดงด้วยบาร์สีดำที่ด้านขอบซ้ายและขวาของเรสเทอริในรูปที่ 2.12 บาร์สีดำด้านขอบขวาตรงกันไหล่หน้าของฮอริซอนตัลแปลงกึ่งช่วงก่อนเส้นรีเทรคเริ่มต้น เพราะ ฮอริซอนตัลรีเทรค เริ่มที่ขอบหน้าของซิงค์พลัสซ์และก่อนรีเทรคหรือตอนบีมีอิลคตรอน กวาดมาทางขวาถึงระดับความดำของช่วง ไหล่หน้าของระดับแปลงของไหล่หน้านี้ทำให้จอภาพด้านขวามือกลายเป็นบาร์สีดำดังกล่าวส่วนปลายของเส้นสแกนทางแนวนอน หรือเส้น เทรค ทุก ๆ เส้น สแกนจึงถูก blank ด้ายสาเหตุดังกล่าว

เส้น รีเทรค เกิดตอนเริ่มขอบหน้าของ ซิงค์พลัสซ์ เส้นรีเทรคหรือเส้น flyback มีดสนิทเพราะระดับซิงค์มีระดับ blank ยิ่งกว่า blank หรือระดับ black เสียอีกเวลาที่ใช้ไปในการ flyback ได้กล่าวมาแล้วว่าน้อยกว่าช่วงเวลาแปลงกึ่ง 12 μs ค่าเวลาอันนี้ขึ้นอยู่กับลักษณะวงจรสแกน โดยทั่วไปเวลา horizontal flyback มีค่าประมาณ 8 μs เวลาแปลงกึ่ง เมื่อหักช่วงไหล่หน้า ออกยังมีค่ามากกว่าที่เวลา horizontal flyback ในเครื่องรับจริง ๆ ต้องการ คือเท่ากับ 11 μs โดยประมาณ หรือมากกว่าที่ต้องการใช้ในการ flyback หรือ รีเทรค ถึง $(11 - 8 \mu\text{s}) = 3 \mu\text{s}$ แปลงกึ่ง 3 μs ที่เหลือนี้เองจะเป็น blank ช่วงเริ่มต้นเส้นสแกนทางแนวนอนทางด้านซ้ายจอภาพในทุก ๆ ช่วงเริ่มต้นเส้นสแกน เกิดบาร์ดำของซ้ายจอภาพในทำนองเดียวกันที่เกิดทางขอบขวา picture information ของ สัญญาณภาพ ในรูป บีมีอิลคตรอนเฉพาะเทรคที่มองเห็นจึงมีช่วงเวลาประมาณ 52 μs ตามที่กล่าวมาข้างต้น

บาร์สีดำที่เกิดทางขอบซ้ายและขวาจอภาพไม่มีผลเสียต่อภาพ เพียงทำให้ความกว้างของภาพแคบลงเท่านั้น แต่ก็แก้ไขได้โดยการเพิ่มขนาดของสัญญาณ saw tooth ที่เกี่ยวกับ สแกนทางแนวนอน จนกระทั่งได้ความกว้างของภาพตามต้องการ

2.4.4 เวลาเวอริติคอลลแปลงกึ่ง (Vertical blanking time)

เมื่อสิ้นสุดการสแกนในแต่ฟิวด์มาถึงตอนรีเทรคของ บีมีอิลคตรอนของเวอริติคอลลแปลงกึ่งพลัสซ์จะยกระดับสัญญาณภาพ เข้าสู่ระดับความดำ ทำให้มองไม่เห็นเวอริติคอลลรีเทรคช่วงเวลาเวอริติคอลลแปลงกึ่งมีขนาดประมาณ 0.08 V. เมื่อ V เท่ากับ 1/50 วินาทีเวลาเวอริติคอลลแปลงกึ่งจึงเท่ากับ $0.08 \times 1/50 = 1,600 \mu\text{s}$ เป็นช่วงเวลายาวนานเพียงพอต่อการ Blank เส้นสแกนทางแนวนอนได้ถึง $1,600 \mu\text{s} / 64 \mu\text{s}$ เท่ากับ 25 เส้น ใน 1 ฟิวด์ (หรือได้มาจาก $0.08 \times 625 = 50$ ได้เหมือนกัน) เพราะฉะนั้นช่วงเวลายาวนานถึง 1,600 μs นอกจาก Blank เส้นเวอริติคอลลรีเทรคแล้วยังมีช่วงเวลาเหลืออีก ช่วงที่เหลือที่จะ Blank เส้นเวอริติคอลลเทรคบางส่วนในบริเวณของขอบบนและขอบล่างของจอภาพไปด้วย

ภายในช่วงเวลาเวอริติคอลลแปลงกึ่งหรือพูดง่าย ๆ ว่าภายในเวอริติคอลลแปลงกึ่งพลัสซ์ ประกอบด้วยไปด้วย ซิงค์พลัสซ์หลายรูปแบบ ได้แก่ อีควอไรซิงเวอริติคอลลซิงค์พลัสซ์ และ ฮอริซอนซิงค์พลัสซ์เราสามารถที่จะใส่

information ลงไปที่เส้นที่ 17 และ 18 ในฟิลด์คู่ และเส้น 330 และ 331 ในฟิลด์ที่เราเรียกว่าระบบ Teletext และ ยังส่งสัญญาณทดสอบ VITS (vertical interval test signal) ลงไปใน เส้น 19 และ 20 ใน ฟิลด์คู่ และเส้น 332 และ 333 ในฟิลด์คู่เพื่อดูผลที่เกิดขึ้นในช่วงเวลา เวลาเวรติคอลลแบบลงกึ่งซึ่งต้องพิจารณาโดยแบ่งสัญญาณออกเป็น 2 ฟิลด์ คือเมื่อสิ้นสุดฟิลด์คือเมื่อสิ้นสุดฟิลด์คู่และสิ้นสุดฟิลด์คู่ เวลาของสัญญาณภาพทั้งคู่ต่างกันครึ่งเส้น (half line displacement) ทั้งนี้เป็นไปตามคุณสมบัติของ Interlace scanning

พิจารณาดูจากรูป 2.13 BURST BLANKING SEQUENCE และ FIELD SYNCHRONIZING เมื่อสิ้นสุดเส้นสแกนทางแนวนอน 3 เส้นสุดท้ายในส่วนล่าง เรสเทอริเวรติคอลลแบบลงกึ่งพัลส์เปลี่ยนระดับ สัญญาณภาพสู่ระดับความดำเตรียมพร้อมกระทำเวรติคอลลรีเทรค ในช่วงเวลาเวรติคอลลแบบลงกึ่ง ช่วงเวลาเวรติคอลลแบบลงกึ่ง เริ่มต้นด้วยกลุ่มของอีควอไรซิงพัลส์ จำนวน 5 พัลส์ ระยะเวลาครึ่งเส้น หรือ $H/2 = 0.5 H$ ระยะเวลา ต่อ pulse รวม $2.5 H$ หรือ 2.5 เส้น ตามติดมาด้วย Serrated Vertical sync pulse จำนวน 5 พัลส์ในระยะครึ่งเส้น $0.5 H$ เหมือนกันเพื่อทำหน้าที่ Vertical flyback ในวงจร การสแกนรวม $2.5 H$ ต่อด้วย 5 อีควอไรซิงพัลส์ อีกชุดหนึ่ง และชุดของฮอริซอนตัลซิงค์พัลส์เปิดท้าย

รูปสัญญาณเวรติคอลลซิงค์ของ CCIR 625 เส้น ของสัญญาณภาพ สัญญาณแสดงถึงแถวบนและล่าง แสดงดังฟิลด์คู่ และฟิลด์คู่ อีควอไรซิงพัลส์ลูกแรกใน ช่วงเวลาเวรติคอลลแบบลงกึ่งของสัญญาณ แถวล่างมี Time duration ห่างจากฮอริซอนตัลพัลส์ ที่ติดกันทางซ้ายมือ 1 เส้นสแกน หรือ $1 H$ ในขณะที่ทำเป็นของสัญญาณแถวบนจะห่างกันเพียง $1/2 H$ เท่ากัน ทั้งนี้เพราะเวลา ของอีควอไรซิงพัลส์ ไม่ว่าจะของฟิลด์คู่ หรือฟิลด์คู่ จะตรงกันเสมอมีเวลาของฮอริซอนตัลพัลส์ เท่ากันในแต่ละฟิลด์ที่ห่างกัน $1/2 H$ อันเนื่องจากการสแกนแบบ Interlace นั้นเอง

Serrated vertical pulse ในทางทฤษฎี ทำหน้าที่บังคับบีบอิเลคตรอนเกิดเวรติคอลลฟลายแบล็คระหว่าง field นับแต่พัลส์ลูกแรกในทางปฏิบัติไม่เป็นเช่นนั้น เพราะประจุของ คาปาซิเตอร์วงจรสแกนนั้นเกิดจากเวรติคอลลซิงค์พัลส์ลูกแรก ๆ ไม่เพียงพอต่อการ ทริกวจรสแกน เพื่อการ flyback vertical flyback เริ่มจริง ๆ ประมาณที่ขอบหน้าของ serrated vertical pulse ลูกที่ 3 เนื่องจาก time duration ของ เวรติคอลลพัลส์ นี้เท่ากับ $1 H$ หรือ 1 เส้นสแกน Vertical flyback เริ่มต้น เมื่อเวรติคอลลพัลส์ สองลูกแรกผ่านไป เท่ากับว่า vertical flyback เริ่มต้นหลังจากเส้นสแกนทางแนวนอน ที่ถูกblankผ่านไปหนึ่งเส้น และควอไรซิงพัลส์ 5 พัลส์ก็มี duration เท่ากับ เส้นสแกนทางแนวนอน $2 \frac{1}{2}$ เส้น นั่นคือ เส้นสแกนทางแนวนอนจำนวน $2 \frac{1}{2} + 1 = 3 \frac{1}{2}$ เส้น โดยประมาณ ทางส่วนของจอภาพถูก blank ก่อนเกิด vertical flyback จริง ความสูงของภาพในทางแนวตั้งเฉพาะส่วนล่างของจอภาพจึงหายไปประมาณ $3 \frac{1}{2}$ เส้นสแกนทางแนวนอนด้วยผลจากช่วงเวลาเวรติคอลลแบบลงกึ่ง ดังกล่าว

ช่วงเวลาเวรติคอลลแบบลงกึ่ง ซึ่งเป็นเวลาที่ผ่านไปของสัญญาณพัลส์ เพื่อการ flyback ระหว่างฟิลด์ของภาพ นอกจากทำให้เทรคของเส้นทางด้านล่างจอภาพ ก่อนที่ flyback จริงถูก blank แล้ว ยังมีผลต่อเส้นสแกนแบบ blank ด้านบนของจอภาพด้วยเหมือนกัน ดังจะอธิบายต่อไป เวลาที่ผ่านไปของ flyback ในเครื่องรับทั่ว ๆ ไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เมื่อเทียบกับเวลาที่ใช้ใน เส้นสแกนทางแนวนอน ประมาณ 5 H หรือ 5 เส้นรวมกับ $3 \frac{1}{2}$ H ของเส้นสแกนที่blank ก่อนการflyback ในส่วนล่างของจอภาพ ได้ $8 \frac{1}{2}$ เส้นแล้วลบออกจาก ช่วงเวลาเวอริติคอลลิงกิ้ง 25 เส้นสแกน หรือประมาณ 17 เส้นสแกนทางแนวนอน ที่ถูก blank บริเวณส่วนบนของจอภาพ

เพราะฉะนั้นใน 1 เฟรม ของภาพที่มองเห็นในแนวตั้ง จะมีไม่เต็มจอในบริเวณส่วนบนของจอภาพช่วง blank ไป 17 เส้น ในขณะที่ส่วนล่างถูก blank 3 เส้นถ้าคิดใน 1 เฟรม ของภาพ ตัวเลขนี้ก็เป็น 2 เท่า ผลที่เกิดขึ้น 16g ช่วงเวลาเวอริติคอลลิงกิ้ง นอกจากจำเป็นต้องการใช้งานนั้น time duration ของ vertical flyback แล้ว ยังทำให้ภาพใน 1 เฟรม ส่วนบนและส่วนล่างของ เรสเตอร์เบลงไป

2.4.5 สัญญาณเวอริติคอลลิงกิ้งในซิงค์(Vertical synchronizing signal)

สัญญาณเวอริติคอลลิงกิ้ง ประกอบด้วย equalizing pulse, serrated vertical pulse และ horizontal sync pulse ที่ถูกบรรจุไว้ในช่วงเวลาที่ผ่านมาระหว่างการสิ้นสุดการสแกนในเฟรมหนึ่งกับการเริ่มต้นสแกนอีกเฟรมหนึ่ง มาทำความเข้าใจกับความหมายของเฟรม สัญญาณเวอริติคอลลิงกิ้ง


ช่วงเวลาเวอริติคอลลิงกิ้งเป็นเวลาที่ผ่านของ สัญญาณเวอริติคอลลิงกิ้ง หรือเป็นช่วงเวลา picture information ถูกกด หรือถูกblank มีดสันทสัญญาณภาพภายใน ช่วงเวลา นี้ทำหน้าที่เพียงกระตุ้นให้ฐานเวลาทางแนวตั้งด้านรับเริ่มต้นและสิ้นสุด vertical flyback เท่านั้น เวลาที่ผ่านไปนับบอกในรูปของการสแกนทางแนวตั้ง ซึ่งเท่ากับ 25 เส้น ในระบบ CCIR 625 เส้น หรือเท่ากับเวลา $25 \times 64 \mu s = 1,600 \mu s$ ฐานเวลาทางแนวตั้ง ในเครื่องรับทำงานที่ความถี่ 50 Hz

Serrated vertical sync pulse เป็นชุดของ pulse กว้าง $27.3 \mu s$ จำนวน 5 pulse แต่ละลูกมี duration เท่ากับ half line interval $H/2$ ในเครื่องรับแยก vertical sync pulse ออกมาเพื่อกระตุ้น oscillator ของฐานเวลาทางแนวตั้งทำงานในช่วง vertical flyback ระหว่างฟิลด์ การสแกน serrated vertical sync pulse มี duration $2 \frac{1}{2}$ เส้น ภายใน ช่วงเวลาทางแนวตั้ง.จำนวนทั้งหมด 25 เส้น


Post vertical pulse suppression period เป็นช่วงเวลาของฮอริซอนตัลซิงค์พัลส์ ที่ไม่มี picture information จำนวน $17 \frac{1}{2}$ เส้น ในเวลาที่ยาวนานเพียงพอ สำหรับเครื่องรับในการสิ้นสุด vertical flyback ก่อนที่ picture detail ของฟิลด์ใหม่ เริ่มสแกนอีกครั้งหนึ่ง picture information ในช่วงนี้รักษาระดับไว้ ณ ระดับ blank หรือเรียกว่า picture detail ถูกกด ระหว่าง ช่วงเวลาพัลส์ซิงค์กับชุดของเวอริติคอลลิงกิ้งพัลส์ เป็นชุดของอีควอไรซิงค์พัลส์

Equalizing pulse มีขนาดความกว้างของพัลส์แคบมากประมาณ $2.3 \mu s$ จำนวน 2 ชุด ชุดละ 5 พัลส์มี ช่วงเวลาที่ผ่านไป ชุดละ $2 \frac{1}{2}$ เส้น แต่ละชุดอยู่หน้าและหลัง เวอริติคอลลิงกิ้งพัลส์ เรียกว่า per vertical sync equalizing pulse และ post vertical equalizing pulse ตามลำดับ Equalizing pulse จำเป็นต้องมีอย่างยิ่ง เพื่อให้การแยก vertical sync pulseทางเครื่องรับทั้ง ฟิลด์คู่ และ ฟิลด์คี่ ออกมาในลักษณะรูปร่าง และ เวลาตรงกัน

PAL-M VERTICAL INTERVAL



NTSC VERTICAL INTERVAL



รูปที่ 2.13 Burst Blank Sequence และ Synchronizing

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การคำนวณและการสร้าง

โดยโครงสร้างของเครื่องกระบวนการขยายสัญญาณภาพสามารถแบ่งโครงสร้างเป็น 3 ส่วนคือ Video Preprocessing Board , Syne Generator board และ Gerlock Board โดยทั้ง 3 ส่วนนี้มีความสำคัญต้องใช้ร่วมกัน โดยมีการต่อของสัญญาณทั้ง 3 บอร์ดตามบล็อกไดแกรม Video Preprocessing Amplifier มีหลักการทำงานของแต่ละบอร์ดดังนี้

3.1 บล็อกไดอะแกรมและโครงสร้างของวงจรใน Video Preprocessing Board

3.1.1 หลักการทำงานของบล็อกไดอะแกรม


เมื่อนำสัญญาณภาพป้อนเข้าไปผ่านภาคอินพุทแอมป์ เป็นวงจรขับเกนซ์ขยายภาคแรกก่อนนำสัญญาณภาพไปทำการปรับปรุง จากนั้นนำสัญญาณภาพจากภาคอินพุทแอมป์มาเข้าภาควิดีโอเกนซ์คอนโทรลโดยในภาคนี้สามารถปรับระดับของสัญญาณภาพได้ ซึ่งในส่วนนี้ถ้าสัญญาณมาต่ำมากแล้วไม่ได้ผ่านภาคนี้ จะทำให้สัญญาณทางเอาท์พุทของสัญญาณภาพล้นทั้งแวนอนและแนวตั้งไม่สามารถเห็นความคมชัดภาพได้เลย สัญญาณจากภาควิดีโอเกนซ์คอนโทรลได้ถูกนำมาเข้าภาคฟิลเตอร์ เพื่อทำการแยกสัญญาณลูมิแนนซ์ และ สัญญาณโครมิแนนซ์ออกจากกัน เพื่อที่เอาสัญญาณลูมิแนนซ์มาเข้าวงจรภาคไวท์คลิปเปอร์ (White Clipper) ทำหน้าที่ควบคุมเกนซ์ของระดับความขาวถ้าสัญญาณลูมิแนนซ์มาสูงเกินค่ามาตรฐานที่ระดับ 100% วงจรภาคไวท์คลิปเปอร์จะทำการลิมิตไว้ และที่สัญญาณโครมิแนนซ์ก็นำมาเข้าในภาค โครมิแนนซ์เกนซ์คอนโทรลเพื่อปรับระดับของสัญญาณโครมิแนนซ์ทำให้เกิดการเปลี่ยนแปลงเฟสของสี จากนั้นนำสัญญาณที่ทำการปรับปรุงทั้งสองมารวมกันในภาครวมสัญญาณ (Combiner) ทำให้ได้สัญญาณเหมือนอินพุทแต่สามารถปรับเกนซ์ที่ได้ นำสัญญาณภาพที่ผ่านการรวมสัญญาณลูมิแนนซ์และโครมิแนนซ์มาแล้วมาเข้าวงจรภาค ซีคอัพแคลมป์เป็นวงจรปรับระดับความดำ แล้วนำมาเข้าวงจรภาคซิงค์แอดเดเจอร์เพื่อจะนำสัญญาณซิงค์ที่สามารถปรับระดับได้ และ สัญญาณเบสส์ที่สามารถปรับระดับได้ มีหลักการทำงานของวงจรภาคเบสส์ โดยใช้สัญญาณเบสส์แฟลทซ์ อยู่ที่ช่วงเวลาประมาณ $2.25 \mu s$ ซึ่งอยู่ในช่วงเวลา 1 เส้นสแกนทางแวนอน นำมาทำการตัดเอาสัญญาณเบสส์มาจากสัญญาณซิงค์เรีย 4.43 MHz จะได้สัญญาณเบสส์ประมาณ 10 Cycle มา แล้วส่งสัญญาณเบสส์มาทำการโปรเซสเพื่อที่จะปรับระดับเบสส์ได้ ส่วนสัญญาณซิงค์ที่จะทำการโปรเซสปรับระดับนั้นได้นำสัญญาณซิงค์มาจากบอร์ด Genlock ที่มีช่วงเวลาประมาณ $4.7 \mu s$ ในเวลาหนึ่งเส้นสแกนทางแวนอน ในการรวมสัญญาณซิงค์และเบสส์ที่ได้ทำการสร้างขึ้นใหม่นั้นจะนำสัญญาณแบลงกิ้งมาทำการลอคสัญญาณภาพที่ผ่านการซีคอัพแคลมป์มาแล้ว เพื่อลอคสัญญาณเบสส์และซิงค์ทำให้หายไปแล้วของเบสส์และซิงค์ใหม่เข้าไปแทนที่แล้วจะไปสัญญาณภาพที่สามารถปรับระดับสัญญาณ โครมิแนนซ์, เบสส์, ซิงค์, ระดับความดำได้ แล้วนำมาขยายสัญญาณภาพอีกครั้งแล้วออกเอาท์พุทของเครื่อง

3.1.2 หลักการทำงานของวงจร

- อินพุทแอมป์ " A "

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

BLOCK DIAGRAM OF VIDEO PROCESSING BOARD



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้เพื่อวัตถุประสงค์ทางการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรจะประกอบด้วย Q 1003, Q 1006, Q 1007 และส่วนประกอบ R, C ซึ่งทำให้ได้เอาต์พุตเป็นวงจรรขยาย การเปรียบเทียบที่อิมพีแดนซ์ต่ำ Q 1011 จะเป็นแหล่งจ่ายกระแสให้แก่ Q 1006 และ Q 1007 อัตราการขยาย ของวงจรมีค่ามากกว่าหนึ่ง

- อินพุตแอมป์ B

ประกอบด้วย Q 1002 และ Q 1005 โดย Q 1002 จะทำการยกกระดับ Back Porch ที่เอาต์พุตของ Q 1005 แล้ว ส่งสัญญาณนี้ไปยังวงจรมหาพีดีโอเกนซ์คอนโทรลแอมป์

- Clamp Driver

จะมีพัลส์แคลมป์ของไหล่นหลังจากวงจรรอริชอนตัล ล็อคเอาต์ และวงจรมัลติพลีเมอร์ของภาพเจนล็คคจะ เป็นอินพุตให้ Q 1001 เอาท์ที่ได้จะถูกยกกระดับให้สูงขึ้น

- Video Gain Control Amp

วงจรควบคุมการขยายสัญญาณภาพจะใช้ IC 1001 ซึ่งเป็นลิเนียร์ Four Quadrant Multiplier โดยที่ขา 9 และขา 12 เป็นอินพุต X และขา 4 และ 8 เป็นอินพุต Y ส่วนขา 2 และ 14 จะเป็นเอาต์พุต เอาท์พุตที่ออกจากขา 2 และ 14 นี้จะป้อนให้กับ Q 1013 และ Q 1017 ทำการขยายเพื่อที่จะป้อนไปให้วงจรเปรียบเทียบการขยายซึ่ง Q 1015 และ Q 1016 จะเป็นวงจรเปรียบเทียบโดย Q 1014 จะเป็นแหล่งจ่ายกระแสคงที่ที่ป้อนให้กับวงจร เปรียบเทียบ

- Video Filter

สัญญาณภาพที่เอาต์พุตของ Q 1018 จะป้อนเข้าวงจรฟิลเตอร์ของความถี่ต่ำที่วงจรฟิลเตอร์จะประกอบไปด้วย R 1066 / R 1067 , C 1026 / C 1027 และ R 1065 / R 1068 สัญญาณเอาต์พุตของวงจรฟิลเตอร์กรอง ความถี่ต่ำนี้จะเป็นอินพุตให้กับ IC 1002 และ Q 1027 และเอาต์พุตของ Q 1018 อีกส่วนหนึ่งจะผ่าน Delay Line โดยจะมี L 1002 / L 1003 / L 1004 / L1005 และ C 1021 / C 1022 / C 1023 / C 1024 / C 1025 และ R 1064 ดีเลย์ไลน์ นี้จะ Match กับสัญญาณดีเลย์ไลน์ของวงจรฟิลเตอร์กรองความถี่ต่ำที่ความถี่ของสัญญาณสี่

- Chroma Gain Control Amp

จากวงจรวีดีโอฟิลเตอร์เอาต์พุตที่ได้ป้อนให้กับ IC 1002 โดยที่ขา 9 และ 12 ของ IC จะเป็นอินเวอร์ตติ้ง และ นอนอินเวอร์ตติ้ง อินพุตสัญญาณภาพที่รับเข้ามานั้นจะอินเฟสกัน ขา 4 และ 8 จะเป็นแรงดันเปรียบเทียบซึ่ง จะเป็นตัวควบคุมอัตราการขยายของ IC 1002 โดยจะมี R 1070 เป็นตัวปรับอัตราการขยายของสัญญาณสี่ เอาต์พุตของ IC 1002 จะเป็นอินพุตของ Q1020 /Q 1021 ซึ่งทรานซิสเตอร์นี้จะเป็นวงจรเปรียบเทียบการขยาย

- While Clipper

Q 1027 จะรับสัญญาณภาพที่เหมือนกับอินพุตของ IC 1002ขา 12 และ Q1028/Q1029 ซึ่งจะทำการขยาย สัญญาณให้มีระดับสูงขึ้น สัญญาณกรองความถี่ต่ำที่ถูกขยายแล้วจะถูกยกกระดับของ Back Porch โดย Q1030 และจากนั้น Q1031/Q 1032 จะทำการรับสัญญาณต่อไปที่ Q 1024 ขาเบส แบบ อิมิตเตอร์เฟอโรเวอร์ โดย สามารถที่จะปรับระดับแรงดันไฟตรงได้ โดยระดับแรงดันไฟตรงที่ทำการปรับนี้จะมีผลต่อระดับความขาว

1069 ซึ่งเป็นวงจรรองความถี่ต่ำ สัญญาณที่ได้เป็น Sine Wave ของสัญญาณเบสในช่วงที่เป็นการผสม เอนโทรปีสูงๆ สัญญาณที่รับเข้ามาเป็นสัญญาณที่ซับซ้อนไม่มีสัญญาณที่เป็นประโยชน์ในทีวี ถ้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณระหว่างสัญญาณความถี่ต่ำกับระดับแรงดันไฟตรง ของการปรับไวท์คลิปปะทำที่ตัว Q1033/Q1032 สัญญาณเอาท์พุทที่ได้จะไปเข้า Q1024/Q 1025

-Combiner

Q 1024/Q1025 เป็นวงจรเปรียบเทียบการขยาย โดยจะมีสัญญาณภาพ 2สัญญาณคือสัญญาณความถี่ต่ำและสัญญาณที่ผ่านการไวท์คลิปปะมาแล้วเข้าที่ Q 1024 และมีความถี่สูง (Chrominance) เข้าที่Q 1025 ซึ่งสัญญาณดังกล่าวจะเป็นอินพุทให้กับวงจรเปรียบเทียบการขยาย เอาท์พุทที่ได้สัญญาณภาพที่เกิดจากการรวมสัญญาณระหว่างสัญญาณลูมิแนนซ์ และสัญญาณ โครมิแนนซ์ เอาท์พุทนี้จะเป็นอินพุทให้กับ Q 1023ซึ่งเป็นไบอัสแบบอิมิตเตอร์เฟอโรเวอร์ สัญญาณภาพจะถูกขยายแล้วจะเป็นอินพุทให้กับบอร์ด Genlock และซีค็อกซ์แคลมป์

- Setup clamp

สัญญาณอินพุทเมื่อเข้ามาถึงวงจรนี้ สัญญาณจะถูกยกระดับ Back Porch/Pedestal FET Q 1035 การยกระดับความถี่ต่ำ สามารถปรับที่ R1121 Q1035 นี้จะถูกไบอัสโดยเอาท์พุทของวงจร เบสดีโพรเซส เอาท์พุทของวงจรซีค็อกซ์ แคลมป์ จะไปยัง Q1036 และไปเข้า Q1037/ Q1038 และ C 1044 R1127/R1128 จะทำหน้าที่จำกัดสัญญาณแบลงกิ้งอินพุทแหลมๆ เอาท์พุทจะไปเข้าวงจรซิงค์แอดเดอ์ที่ IC1003 ขา4

- SYNC processor

จะมีวงจรคล้ายกับแบลงกิ้งโพรเซส โดยเอาท์พุทของวงจรนี้จะไปเข้าขา 9 ของ IC 1004

- Burst Processor

อินพุทของสัญญาณคือ เบสดีแฟลทซ์จะเข้าที่ Q1053 เอาท์พุทที่ออกจากวงจรนี้จะไปเข้า Q1035 ของวงจรซีค็อกซ์แคลมป์ และที่ขา 3ของ IC1006 ภาคเบสดีเกทและฟิลเตอร์

- Burst Gate And Filter

วงจรภาคนี้จะประกอบด้วย IC 1006 ซึ่งภายในตัว IC นี้จะมีวงจรเปรียบเทียบการขยาย 2 วงจร โดยแต่ละวงจรจะมีทรานซิสเตอร์เป็นแหล่งจ่ายกระแสขา 2และ13ของ IC 1006 จะเป็นอินพุทโดยจะรับสัญญาณซันแคร์เรียเข้าที่ขา 2 และ ขา 13 เอาท์พุทของซันแคร์เรียเกทที่ได้จากขา 1 จะเป็นอินพุทให้ Q 1058 โดย R1227 สามารถที่จะปรับบาลานซ์ของซันแคร์เรีย ซึ่งจะเทียบกับระดับของแบลงกิ้ง สัญญาณเบสดีกับระดับของแรงดันไฟตรงซึ่งถูกรวมกันนี้จะเป็นเอาท์พุทของ Q 1059 ผ่านไปยัง C1067 และโครงข่ายของ C 1068,L 1008, C1069ซึ่งเป็นวงจรรองความถี่ต่ำสัญญาณที่ได้เป็นSine Wave ของสัญญาณเบสดีช่วงที่เป็นระยะห่างของเกทมาเข้าที่ขา 9 ของ IC 1005

- Blanking And Sync Adder

สัญญาณแบลงกิ้งและสัญญาณภาพที่ผ่านกระบวนการมาจะถูกรวมกันที่ IC 1003 ความสมดุลย์ของสัญญาณแบลงกิ้งปรับที่ขา R1130 สัญญาณซิงค์ที่ออกมาจาก IC 1004 นั้น สามารถปรับระดับของซิงค์ได้ที่ R 1166 สัญญาณเบสดีเกทที่ผ่านกระบวนการมาแล้วนั้นจะมาเข้า IC 1006 โดยระดับสัญญาณของเบสดีสามารถปรับที่ R1232 เอาท์พุทของ Four - Quadrant Multipliers คือ ที่ขา 14ของ IC1003,IC1004,IC1005สัญญาณนี้จะมาที่

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่นำไปเผยแพร่โดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Q 1049 และขา 2 ของ IC ดังกล่าวเอาท์พุทของสัญญาณจะส่งมาที่ Q1047 โดย Q1048/Q 1051 เป็นวงจรเปรียบเทียบกรรขยาย โดยมี Q 1050 เป็นแหล่งจ่ายกระแสให้แก่ Q แต่ละตัว เอาท์พุทที่ออกมาจะประกอบไปด้วย สัญญาณภาพที่ผ่านกระบวนการมา สัญญาณแบลงกิ้ง ซิงค์ เบิสต์ หรือที่เรียกว่าสัญญาณ Composite จากนั้นสัญญาณนี้ก็จะเป็นไปเข้าวงจรขยาย

3.2 Genlock Board

บอร์ด Genlock จะล๊อคซิงค์เจนเนอเรเตอร์ภายในไปยังสัญญาณซิงค์ของสัญญาณวิดีโอรวมที่เข้ามา หรือสัญญาณซิงค์อ้างอิงภายนอก มันจะผลิตคลื่นพาหะย่อยด้วยเหมือนกันซึ่งเป็นเฟส - ล็อคสัญญาณเบิสต์ของสัญญาณวิดีโอรวมที่เข้ามาหรือ สัญญาณคลื่นพาหะย่อยอ้างอิงภายนอก สำหรับหน่วย PAL มันจะล๊อค PAL Sequence ภายในของตัวกำเนิดสัญญาณคลื่นพาหะย่อยอ้างอิง

- Input Amplifier

ทรานซิสเตอร์ Q 301, Q 302 และวงจร RC ส่วนประกอบตัวอื่นๆจะเป็นตัวขยาย Unity Gain ของสัญญาณซิงค์อ้างอิงภายนอก ตัวขยายนี้ใช้เมื่อตัว Jumper ถูกเชื่อมต่ออยู่ในตำแหน่งสัญญาณอ้างอิงซิงค์ภายนอก

- Sync Stripper

ตัวเก็บประจุ C 303, C 304, C 305 ขดลวด L301 ประกอบเป็นวงจรกรองความถี่ต่ำ และจะลดทอนสัญญาณ Chroma และสัญญาณความถี่สูงอื่นๆที่เป็นส่วนประกอบของสัญญาณภาพรวม ในส่วนเพิ่มเติมสัญญาณรบกวนความถี่สูงใดๆที่อยู่ในสัญญาณอ้างอิง ทรานซิสเตอร์ Q 303 เป็น Emitter - Follower ให้แยกแยะระหว่าง ตัวกรองความถี่ต่ำและวงจร Clamp

ทรานซิสเตอร์ Q 304 Clamps ส่วนปลายของสัญญาณซิงค์ซึ่งประมาณได้ว่ามีความต่างศักย์ใกล้เคียงกับกราวด์ ในขณะที่ Q 303 Clamps ตัว Porch ส่วนหลังจะประมาณความต่างศักย์ใกล้เคียงกับกราวด์ Clamp เอาท์พุทของ Q 304 เป็น Followed โดย Back - To - Back Emitter Followers ที่ซึ่งยังคงรักษาเอาท์พุทที่ขา Emitter ของ Q 306 เป็นสัญญาณปลายซิงค์ที่ประมาณความต่างศักย์ใกล้เคียงกับกราวด์ เอาท์พุทของ Back Porch Clamp , Q 307, เป็น Followed โดย Back - To - Back Emitter Followers ที่ซึ่งจะจัดให้เอาท์พุทที่ขา Emitter ของ Q 309 เป็น Back Porch Clamped ที่ซึ่งประมาณความต่างศักย์ใกล้เคียงกับกราวด์

ผลรวมของสัญญาณทั้ง 2 ที่ผ่าน R 314, R 315 และ R 326 ในจุดกลางกึ่งกลางของสัญญาณซิงค์ที่จะเป็นการประมาณความต่างศักย์ใกล้เคียงกับกราวด์ IC 331 เป็นตัวเปรียบเทียบระดับแรงดันที่แตกต่างกับที่ซึ่งจะรวมสัญญาณซิงค์เข้าด้วยกันซึ่งเป็นการต่อแบบ Non - Inverting และแบบ Inverting ที่ต่อกับกราวด์


ตัวเก็บประจุ C 308 ไม่ได้ติดตั้งมาจากผู้ผลิตแต่ภายใต้สภาวะของการรบกวนของ Noise มาก ๆ หรือ Negative Transitions ตัวเก็บประจุตัวนี้อาจจะมีประโยชน์ในการกำจัดปัญหาดังกล่าวโดยการใส่ค่าเก็บประจุไม่เกินกว่า 500 PF

สัญญาณเอาท์พุทของ IC 331 เป็นสัญญาณซิงค์พัลส์ซึ่งเป็นสัญญาณอินพุทไปยังตัว IC 330D ซึ่งเป็นลอจิกต่ำ ช่วงระยะเวลาอื่นนอกเหนือจากซิงค์ระดับสัญญาณเอาท์พุทจะเป็นลอจิกสูง สัญญาณซิงค์จะกลับเป็น

เอาท์พุท Negative Pulses อีกครั้ง เมื่อผ่าน IC 330C ใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

BLOCK DIAGRAM OF GENLOCK BOARD



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- -7 โวลท์ Supply

วงจรแบ่งแรงดัน R 365 และ R 366 จะเป็นระดับแรงดันที่จ่ายให้ Q 318 จะรักษาระดับเอาต์พุตประมาณ - 5.9 โวลท์

- Vertical Lockout And Phase Set

สัญญาณซิงค์เอาต์พุตผสมของ IC 330C เป็นส่วนกลับที่ผ่าน Q 330 และ Integrated โดย C 338 และดังรูป A และ B ของรูปที่ 3.1 เวลาฐานเอาต์พุตของ IC 324 ประมาณ 50H เมื่อ IC 324 ทริกเกอร์มันจะ Presets IC 525A และจะเคลียร์ IC 525B Q เอาต์พุตของ IC 525A จะป้องกันการทริกเกอร์ใด ๆ ของ IC 324 จนกระทั่ง IC 525A ถูกเคลียร์ไปแล้วโดย V - Drive จากตัวกำเนิดสัญญาณซิงค์

IC 525B เป็นสัญญาณนาฬิกาที่ 2H ดังแสดงไว้รูป D ของ รูปที่ 3.1 รูปสัญญาณ Q และ /Q แสดงไว้ดังรูป E และ F อ้างถึงหมายเหตุ 7 ใน Sheel 1 IC 326 เป็นสัญญาณนาฬิกาโดยรูปคลื่นแสดงไว้ในรูป E เอาต์พุตของ IC 326 แสดงไว้ดังรูป G ถึงรูป N ของรูปที่ 3.1

- Horizontal Lockout และ Pulse Formers

สัญญาณซิงค์เอาต์พุตของ IC 330C แสดงดังรูป A ของรูปที่ 3.2 สัญญาณทริกเกอร์ IC 329 รูปสัญญาณ Q และ /Q ของ IC 329 แสดงไว้ดังรูป B และ C ของรูปที่ 3.2 ที่ขอบขาของสัญญาณ Q ของ IC 329 จะเป็นสัญญาณทริก IC 328 ในส่วนขอบขาของสัญญาณ /Q ของ IC 328 แสดงดังรูป D และจะไม่มีการทริก

IC 329 จนกว่าสัญญาณอินพุต Horizontal Sync ถูกหน้าจะมาถึง สัญญาณพัลส์ 45 μ s ของ IC 329 เป็นการทำให้มั่นใจว่ารูปคลื่นลักษณะที่เป็นพื้นเลื้อยจะไม่มีลักษณะเช่นเดียวกับสัญญาณ H - Sync ตลอดช่วงระยะเวลาระหว่างสัญญาณทางด้าน Vertical จะไม่ทำการทริก IC 329 ซ้ำ

จุดเริ่มต้นของ Burst Gate เป็นการหาค่าโดยการเซ็ทของค่า R 415 ที่แสดงดังรูป E ของ รูปที่ 3.2 ค่าฐานเวลาของ Burst Gate จะเป็นการหาค่าเวลาคงตัวโดยค่าของ R 424 / C 345 อ้างถึงรูปคลื่นที่แสดงไว้ดังรูป H สัญญาณ Burst Gate และ Back Porch Clamp เป็นอันเดียวกันและแสดงไว้ดังรูป K ของรูปที่ 3.2 ส่วนที่แตกต่างกันของ IC 320 สัญญาณ Q เป็นส่วนที่อยู่เหนือ Threshold และไม่มีผลต่อตัวอินพุตของ IC 318C


การเปลี่ยนแปลงที่ขอบขาของสัญญาณ /Q ของ IC 329 เป็นวงจร Differentiated โดย R 418 / C 342 แสดงดังรูป I ของรูปที่ 3.2 สัญญาณเอาต์พุต Horizontal ดังแสดงไว้ในรูป I ส่วน R 419 / C 343 จะได้ฟังก์ชันที่คล้ายๆ กันและสัญญาณซิงค์ Tip Clamp จะแสดงไว้ในรูป J

- Gate Pulse Generator And Gate Drivers

IC 315 เป็นทริกเกอร์โดยการเปลี่ยนแปลงที่ขอบขาของสัญญาณซิงค์อินพุตสัญญาณเอาต์พุต Q จะเป็น Positive Pulse ด้วยค่าฐานเวลาประมาณ 3.3 μ s ผลดังกล่าวทำให้ค่าฐานเวลาพัลส์เอาต์พุตเท่ากันที่คอลเลคเตอร์ของ Q 328 ซึ่งสัญญาณพัลส์นี้ครอบคลุมถึง Breezeway และ Burst Flag


- Burst Presence Detector " A "

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.1 ไตอะแกรมเวลา Lockout ทางแนวตั้ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 ไตอะแกรมเวลา Lockout ทางแวนอนและรูปแบบพัลส์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณอ้างอิงคลื่นพาหะย่อยภายใน A หรือ B เป็นการประยุกต์ใช้งานเป็นอินพุตให้กับ FET สวิตช์ Q 319 ซึ่งจะเปิด (Turned On) ตลอดระยะเวลาของเอาต์พุต Positive Pulse ของ IC 315 วงจร LC ขนาน L 302 / C 325 จะเป็นการเปิดไปยังความถี่ Burst ของระบบมาตรฐานที่ใช้ (หมายถึง สัญญาณลักษณะอยู่ติดกับ L 325) IC 314 เป็นตัวเปรียบเทียบแรงดันที่เป็นขบวนพัลส์ตลอดช่วงเวลา Burst ถ้าสัญญาณ Burst ที่เข้ามาเกินกว่าสัญญาณ Threshold ที่กำหนดด้วย R 370 / C 371 Q 320 จะเปลี่ยนพัลส์และตัวเก็บประจุ C 325 จะคลายประจุเพื่อขับทรานซิสเตอร์ IC 302A

- Burst Presence Detector “ B “ And Burst Stripper

อินพุตที่ส่งไปยัง Q 322 เป็น EXT SUBCAR อ้างอิง หรือ อินพุตภายในชนิดเดียวกันที่ใช้ใน “ A “ ซึ่งเป็นการหาโดยตำแหน่งของ S 301 FET สวิตช์ Q 325 เป็นการเปิดเอาต์พุตของ Q 328 ด้วย S 301 หรือ Burst Gate เอาต์พุตของ IC 318E ใน EXT ส่วนของ S 301

Gated Burst จาก Q 325 เป็นการประยุกต์วงจร LC ขนาน L 303 / C 334 IC 308 เป็นลักษณะอย่างเดียวกับ IC 314 และ IC 313 มีลักษณะคล้าย ๆ กันโดยมีอินพุตเข้าที่ขา 3 และเอาต์พุตที่ขา 11 ซึ่งเอาต์พุตจะอินเวอร์ตกับอินพุต (Inverting) ซึ่งเอาต์พุตดังกล่าวจะส่งต่อไปยัง TTL Gate Subcarrier ที่ตรงกัน ขบวนพัลส์เอาต์พุตของ IC 308 เป็นเรคตีไฟเออร์แบบครึ่งคลื่น โดย CR 309 / R 393 / C 355 และอินเวอร์สโดย Q 326 ซึ่งผลที่เกิดขึ้นในพัลส์แต่ละลูกสำหรับ แต่ละ Burst ในช่วงเวลาที่แสดงอยู่ Blanking อินพุตจะป้องกัน IC 319A จากการทรียกเว้นช่วงเวลาว่าง (Blanking) สัญญาณเอาต์พุต “ Q “ จะเป็นลูกพัลส์ด้านบวก เมื่อมันเป็นสัญญาณเบสที่แสดงอยู่ที่อินพุตของ IC 308

- Burst And Oscillator Control Logic

IC 302 ประกอบด้วย Retriggerable Monostables ที่เหมือนกัน 2 ตัว เมื่อสัญญาณอ้างอิงพาหะย่อยถูกเลือกโดย S 301 IC 302B จะถูกทรียกซึ่งฐานเวลาเอาต์พุตจะยาวเพียงพอที่จะทำการทรียกซ้ำในแต่ละเวลา Burst Gate ที่แสดงอยู่ สัญญาณเอาต์พุต “ Q “ จะคงอยู่สภาวะ High ตลอดช่วงเวลา Vertical สัญญาณเอาต์พุต “ Q “ ของ IC 302B Enables IC 302A จะยอมให้อาต์พุตของ Q 320 ทรียกเกอร์และทรียกซ้ำนานตามเท่าที่สัญญาณเบสยังคงอยู่บนกระบวนการต่าง ๆ ของสัญญาณวิดีโอ

สัญญาณเอาต์พุต “ Q “ ของ IC 302A เป็นสัญญาณ Burst Add ไปยังวิดีโอบอร์ด เมื่อสัญญาณเบสปรากฏขึ้นบนสัญญาณวิดีโอที่เข้ามาและสัญญาณอ้างอิงพาหะย่อยจะปรากฏขึ้น ซึ่งสัญญาณเบสจะเป็นการเพิ่มเติมเข้าไปในกระบวนการสัญญาณวิดีโอ สัญญาณเอาต์พุต “ Q “ ของ IC 302B จะไม่ใช่เฉพาะ Enables IC 302B เท่านั้น เมื่อมันเป็นลอจิก High มันจะเปิดออสซิลเลเตอร์ผ่านไปยัง Q 344

- ALC Lockout Generator

เวลาของอินพุต B ของ IC 316A เป็นการหาค่าโดย Strapping ในการนับค่าทาง Vertical ของบอร์ดที่กำเนิดสัญญาณซิงค์ เมื่อเกิดจากการทรียกสัญญาณเอาต์พุต “ Q “ ของ IC 316A จะเป็นพัลส์ลบซึ่งฐานเวลาสามารถปรับค่าได้จาก 330 μ s ถึง 3.4 ms (5 ถึง 53H เส้น)

การเปลี่ยนแปลงทางขอบขาขึ้นของสัญญาณเอาต์พุต “ Q “ ของ IC 316A จะเป็นตัวทรียกสัญญาณเอาต์พุตเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

“ Q ” ของ IC 316B จะเป็นพัลส์ขั้วบวกโดยมีฐานเวลาที่สามารถปรับค่าได้จาก 150 μ s ถึง 1.55 M (2.4 ถึง 24.5 H เส้น)

IC 317A จะเป็นสัญญาณนาฬิกาเข้าของ IC 316B ดังนั้นการเปลี่ยนแปลงของพัลส์ที่ TP 303 จะปรากฏที่ ศูนย์กลางของเส้น Horizontal ตัว Jumper (H - J) เป็นการแสดง AFC Lockout พัลส์ที่ไม่ได้ใช้ ด้วยตัว Jumper ที่ต่อที่ตำแหน่ง (F - J) และฐานเวลาสามารถปรับได้เพื่อแหล่งกำเนิดสัญญาณวิดีโอเป็น Helical Scan VTR ภายใต้สภาวะเช่นนี้สัญญาณพัลส์เอ๊าท์พุทจะขัดขวางการ Monostables ของ Gate Pulse Generator และ วงจร Horizontal AFC

- Quadrature Generator

สัญญาณนาฬิกาอินพุทที่ IC 317B แสดงดังรูป “ A ” ของรูปที่ 3.3 เป็นความถี่พาหะย่อย 8 เท่า ของระบบมาตรฐาน และ เอ๊าท์พุทของ IC 317B เป็นความถี่พาหะย่อย 4 เท่า ฟลิปฟลอป 2 ตัวของ IC 311 และแบ่ง เอ๊าท์พุทของ IC 317B โดย 4 ซึ่งความถี่คลื่นพาหะย่อยรูปสี่เหลี่ยมแสดงไว้ดังรูป F, G, I และ J ของรูปที่ 3.3 หมายเหตุเฟสจะมีความสัมพันธ์เกี่ยวข้องกับเอ๊าท์พุทของ IC 311

$$T_0 - T_4 = 360^\circ$$

$$T_0 - T_2 = 180^\circ$$

$$T_0 - T_1 = 90^\circ$$

วงจรรีเฟเฟอเรนซีเอท RC (R 425 / C 347) สัญญาณเอ๊าท์พุท “ Q ” ของ IC 311B ซึ่งค่า C 347 หาได้จากเวลาที่เป็นส่วนลบของรูปคลื่นรีเฟเฟอเรนซีเอท เป็นส่วนที่ต่ำกว่าลอจิกต่ำอินพุท Threshold ของ IC 312B (4) มันเป็นการปรับสำหรับเบิสต์ 90° ต่างหากโดย S 302 ในตำแหน่ง 0

วงจรรีเฟเฟอเรนซีเอท RC (R 510 / C 375) สัญญาณเอ๊าท์พุท “ Q ” ของ IC 311A ซึ่งค่า C 375 หาได้จากที่เป็นส่วนลบของรูปคลื่นรีเฟเฟอเรนซีเอทเป็นส่วนที่ต่ำกว่าลอจิกต่ำอินพุท Threshold ของ IC 312A (1) เมื่อ S30 อยู่ในตำแหน่ง 180° C 375 จะเป็นการปรับสำหรับเบิสต์ 90° สวิทช์ Quadrature ที่จะทำงานเมื่อสัญญาณพาหะย่อยอ้างอิงเป็นสัญญาณวิดีโอ PAL ภายในหรือภายนอก มันจะทำให้ Local อินพุทของตัวเปรียบเทียบเฟสเป็นชนิดที่คล้ายกับเบิสต์ของสัญญาณพาหะย่อยอ้างอิง ในระบบ NTSC หรือ สัญญาณอ้างอิงภายนอก สำหรับการปฏิบัติการ แบบ PAL เป็นคลื่นพาหะย่อยซึ่งสวิทช์ Guadratur นี้จะเป็นตำแหน่งทางซ้าย

Rurst Phase Adjust


IC 309 เป็น Monostable ที่สามารถปรับเอ๊าท์พุทได้ยูนิในย่านที่น้อยกว่า 180°

$$C 349 - 33 \text{ PF } \text{ ย่าน } = 34 - 149 \text{ nS } (105 \text{ nS })$$

$$C 349 - 43 \text{ PF } \text{ ย่าน } = 45 - 195 \text{ nS } (150 \text{ nS })$$

IC 310 Restores สัญญาณเอ๊าท์พุทคลื่นพาหะย่อยรูปสี่เหลี่ยมจัตุรัสที่มีค่า Duty cycle 50% ซึ่งค่าฐานเวลาเอ๊าท์พุทขึ้นกับค่าของ C 350

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ © 350 : 82 PF ใช้ = 102 nS ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3 เวลา Sequence ของ Quaternary Generator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$C 350 - 100 \text{ PF} = 124 \text{ nS}$$

Monostable ทั้งคู่นี้เป็นการทริกในตำแหน่งขอบขาขึ้นของอินพุทที่ขา 5

- Subcarrier AFC

สัญญาณความถี่นาฬิกาที่จ่ายให้ยัง IC 305B มาจาก IC 312B และ C โดยเป็นความถี่หาร 2 ขอบขาขึ้นของสัญญาณเอ๊าท์พุท " Q " จะเป็นตัวทริก IC 304 ตัว Monostable จะคล้ายกับ IC 309 / 310 เอ๊าท์พุทของ IC 304 สามารถปรับได้อยู่ในช่วง 2 ย่านคือ

$$C 351 - 75 \text{ PF Range} = 78 - 338 \text{ nS (240 nS)}$$

$$C 351 - 100 \text{ PF Range} = 104 - 454 \text{ nS (350 nS)}$$

เอ๊าท์พุทของ IC 304 จะเป็นสัญญาณนาฬิกาให้กับ IC 2 ตัว คือ IC 305A และ IC 319 ด้วยเอ๊าท์พุท /Q ของ IC 319 จะถูกดีฟเฟอเรนเชียลโดย C 352 R 448 / R 489 ในส่วนบวกของสัญญาณดีฟเฟอเรนเชียลจะเป็นฐานของ Q 336 ซึ่งผลในการคลายประจุของตัวเก็บประจุ C 353 การรวมกันของ ฟลิป - ฟลอปของ IC 306 ที่ผลิตสัญญาณพัลส์ซึ่งจะยาวนานขนาดไหนจะขึ้นอยู่กับความสัมพันธ์เฟสระหว่างคลื่นพาหะย่อยของตัวเองและสัญญาณเบสท์อ้างอิงหรือคลื่นพาหะย่อย ซึ่งค่าฐานเวลาของพัลส์หาได้จากค่าซาร์จประจุสูงสุดของ C 353 ซึ่งจะถูกเซ็ทค่าโดย R 442 ซึ่งมีค่าประมาณ 5 โวลท์ IC 301 เป็น FET ซึ่งเป็นตัวขยายสัญญาณซึ่งต่อกับ Voltage Follower ซึ่งจะทำให้เอ๊าท์พุทอิมพีแดนซ์มีค่าต่ำ ทรานซิสเตอร์ Q 337 / 338 / 337 และส่วนประกอบ RC อื่น ๆ จะประกอบกันเป็น Lock Detector เมื่อเอ๊าท์พุทของ IC 301 เกินกว่า 5 โวลท์ ซึ่งเป็นตัวชี้ให้เห็นว่าอยู่ในสภาวะปลดล็อก FET จะสวิทช์ Q 340 ให้ทำงานและ AFC Loop แบนด์วิดท์จะเพิ่มขึ้นจนกระทั่ง Lock Up ปรากฏขึ้นอย่างถึง IC 303 และส่วนประกอบ RC อื่น ๆ เป็นวงจรกรองความถี่ต่ำ เอ๊าท์พุทเป็น AFC ควบคุมโวลท์เดจของ ออสซิลเลเตอร์ FET จะสวิทช์ Q 341 ให้ทำงาน เมื่อไม่มีสัญญาณอ้างอิงคลื่นพาหะย่อยและเอ๊าท์พุทยังคงสภาพเดิมที่ขา 6 ของ IC 303 ที่ 2.5 โวลท์

- Horizontal AFC

จนกว่าจะมีการชัตขวางโดยลอคจิกต่ำจาก AFC Lockout ซึ่งผลิตจาก IC 322 จะเป็นตัวทริกโดยการเปลี่ยนแปลงทางขอบขาขึ้นของรูปคลื่นที่แสดงไว้ดังรูป " B " ของรูปที่ 3.2 เวลาดังกล่าวนี้จะตรงกับขอบหน้าของสัญญาณ H ซิงค์ ซึ่งสัญญาณเอ๊าท์พุทของ IC 322 สามารถปรับได้จาก 0.5 μ ถึง 8.3 μ ($\approx \pm 4 \mu$ s) การเปลี่ยนแปลงขอบขาขึ้นของเอ๊าท์พุทของ IC 322 จะเป็นตัวทริก IC 321 สัญญาณเอ๊าท์พุทของ IC 321 เป็น Complementary Pules มีช่วง 1.8 μ s (Sample Pulse) IC 323B ผลิตสัญญาณ Square Wave เป็นสัญญาณนาฬิกาเปรียบเทียบกับออร์ตผลิตสัญญาณ Sync ที่ขั้วบวก Input ถูกยกระดับให้แรงไฟสูงขึ้นโดย Q 331 และเคลียร์ IC 323B เพื่อให้ O/P " Q " เพื่อใช้เปรียบเทียบเฟส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อสัญญาณ O/P “ Q ” ของ IC 323B เป็นบวก จะทำให้ Q 313 มีสภาวะทำงาน (Turn On) และ C 315 ถูก Discharged เมื่อสัญญาณ “ Q ” ของ IC 323B เป็น Logic Low คือเป็นศูนย์ C 315 จะทำการชาร์จประจุผ่าน R 345 / CR 306 และ R 344 ขณะเดียวกันสัญญาณเวลาคอมพรีเมนท์จาก IC 321

เมื่อ Q 314 ทำงาน (Turn On) และหยุดชาร์จให้กับ C 315 สัญญาณ / Q Output ของ IC 321 จะถูกเปลี่ยนเพิ่มระดับผ่าน Q 310 และทำให้ FET ทำงานจุด Q 315 ที่จุดและตำแหน่งที่ชาร์จบน C 315 จะถูกเก็บสะสมบน C 316 ที่ขอบตำแหน่งที่สิ้นสุดของ Sample Pulse C 315 จะทำงานโดยชาร์จต่อจนกระทั่งหยุดเมื่อระดับแรงไฟประมาณ 4.6 โวลท์ โดย CR 305 ซึ่งจะเป็นเหตุผลว่าพลังงานสะสมที่เก็บบน C 316 จะถูกนำเสนอนิรูปความต่างเฟสระหว่าง สัญญาณผลิตซิงค์ (Sync Gen) และสัญญาณเปรียบเทียบซิงค์ (Sync Reference)

การรวมสัญญาณของ IC 327A และ B เพื่อทำเป็นสัญญาณ AFC เพื่อผลิตสัญญาณซิงค์ (Sync Gen Ose) ซึ่งทำอัตราส่วนของ AFC จะทำการควบคุมโดยการสวิตช์ของ FET และ Q 316 / 317 และสัญญาณจาก IC 323 A ผ่าน Q 312

- การผลิตความถี่จากคริสตอลและความถี่วีคูณ

การผลิตคลื่นพาหะย่อย (Subcarrier Ose) จะเป็นการรอนุกรมทางเวลาของหลักการ Colpits Osc ความถี่ของสัญญาณ Crystal จะมีการสวิตช์ 4 ครั้ง ในคลื่นพาหะย่อยของระบบมาตรฐาน วาเรคเตอร์ไดโอด (Varactor Diode) , CR 312 จะมีการขยายความถี่ของความถี่ออสซิลเลเตอร์โดย AFC ของ IC 303 ตัวเก็บประจุ C 359 / C 398 จะให้สัญญาณซึ่งหยาบและละเอียดโดยการปรับแต่งจากคริสตอล

ทรานซิสเตอร์ Q 344 มีหน้าที่ On / Off การสวิตช์ของความถี่ออสซิลเลเตอร์จาก Q 342 / 343 สัญญาณออสซิลเลเตอร์ที่ทางเอาท์พุทจะมีการขยายวีคูณ 8 ครั้ง จากสัญญาณคลื่นพาหะย่อยโดย Q 345 และ L 306 / C 367 / 368 ผ่าน Q 347 และ Q 348 ซึ่งสัญญาณจะถูกเปลี่ยนสูงจร TTL IC 307A ให้สัญญาณเพียง 1 ส่วน 4 ผ่านเข้าไปได้เมื่อมีการออสซิลเลท ซึ่งออสซิลเลเตอร์จะถูกเรียกจ้งจากสัญญาณซิงค์เพื่อไปสวิตช์ On IC 307D ทำให้เอาท์พุทของ IC 307D เป็นสัญญาณเข้าสู่วงจรผลิตสัญญาณซิงค์ซึ่งความถี่ออสซิลเลเตอร์จะถูกเรียกจ้งเพื่อนำไปทำการผลิตความถี่ออสซิลเลเตอร์โดยการจุดชนวน “ Durgtenly ” รวมทั้งไปทำให้สัญญาณออสซิลเลทมีสภาวะการทำงาน (On)

3.3 Sync Generator Board

บอร์ดซิงค์เจนเนอเรเตอร์มีหน้าที่ตรวจจับสัญญาณเวลามาตรฐานของสัญญาณพลัสซ์มาตรฐาน สัญญาณซิงค์ สัญญาณแบลงกิงและสัญญาณเบิสต์แฟลกซ์ที่จำเป็นต่อระบบ PAL มาตรฐานสัญญาณเหล่านี้มีความสำคัญในระบบสัญญาณภาพ

- Oscillator

ทรานซิสเตอร์ Q501 และ Q 502 รวมทั้ง RLC ที่ประกอบอยู่กับวงจร Colpits Oscillator จะผลิตความถี่ออกมา 8 ลูก ซึ่งเป็นความถี่ซิงค์เรีย ค่าความเปลี่ยนแปลงความนำของ L 501 / C 502 / C503 / C506 / C507 และ CR 501 จะเป็นตัวกำหนดค่าความถี่มาตรฐาน โดยที่ CR 501จะเป็น Varactor Diode ที่เปลี่ยนแปลงค่าความถี่ที่กำหนด ได้โดยการป้อนแรงดันไฟ AFC ทรานซิสเตอร์ Q503 และ Q 504 รวมทั้งวงจร RC ที่มีส่วนร่วมทำให้เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เกิดความแตกต่างของการขยายวงจรรายความถี่ออสซิลเลเตอร์ แรงดันขาอิมิตเตอร์ของ Q 505 จะเท่ากับขาเอาต์พุตของ Q 504 ถึงลำดับของวงจร TTL Q 506 และ Q507 ที่ทำหน้าที่เดียวกันกับวงจรที่ทำหน้าที่สวิตช์ที่เกิดจาก Q 501 และ Q 502 ค่าความถี่ที่เอาต์พุตจะมีลอจิกสูงที่ IC 537A(13) จะคงที่ตลอดรวมทั้ง Q 506 / Q 507 และ Q 501/ Q502 ซึ่งทำหน้าที่จัดลำดับการออสซิลเลเตอร์

- การเลือกความถี่ออสซิลเลเตอร์ (Oscillator Seclector) เมื่อมีการทริกสัญญาณพัลส์ที่ขาสองที่เอาต์พุตของ IC 537 A(13) จะมีลอจิกสูง ประมาณ 20.7 ms และวงจร Monostable ก็จะทำให้การทริกซ้ำค่าเอาต์พุต Q ที่เหลือก็จะคงค่า สูง (High) ใช้ในกรณีค่าเอาต์พุตคงที่มากกว่าใช้ในเวลาที่จำเป็นสำหรับสัญญาณ 1 พิลด์ สัญญาณซิงค์ที่แสดงจะเกิดในช่วงการทริก IC 537A หรือหลังจากมีการทริกแล้วแต่ละสัญญาณทางแนวตั้งที่มาจากแหล่งจ่ายภายนอกจะทำให้บอร์ดเกิดการล๊อคของสัญญาณในช่วงเวลาก่อนการล๊อค Q จะมีค่าเป็นลอจิกสูงค่าความถี่ออสซิลเลเตอร์จะไม่คงที่การรวมสัญญาณ Q จาก IC 537A ซึ่งไม่คงที่กับสัญญาณ Q จาก IC 536C ในเวลาที่เท่ากัน /Q จะไม่ผ่านออกมาจาก IC 536D อย่างไรก็ตามค่าสัญญาณสูญเสียของกลุ่มพัลส์ทางแนวตั้งในเวลาที่มีการทริกสัญญาณให้เอาต์พุตไม่สามารถทำให้ออสซิลเลเตอร์คงที่

- การหารความถี่ (Frequency Divider)

สัญญาณที่การหารโดยจะผ่าน IC 543B จะมีการหาร 2 หรือหาร 3 ส่วน IC 544A/B, IC 545A และ IC 538B จะต้องทำการหารด้วย 3 หรือ 5 ก็ได้โดยขึ้นอยู่กับความถี่ที่เลือก IC 540 และ IC 541 จะเนกาทีฟไบนารี 4 บิต ที่มีรูปแบบสามารถทำโดยใช้ความถี่หาร 16 เมื่อรวมกันจะได้ 256 โดยความเหมาะสมของคำสั่ง Strapping เมื่อเลือกตัวเลขคือขอบเขตทั้งหมดของอินพุตของ IC 546 คือลอจิกสูงของ IC 546 จะผ่านไปยัง IC 545C และรีเซ็ต IC 540 และ IC 541 จนเป็น 0 (เอาต์พุตทั้งหมดเท่ากับลอจิก Low) ดังนั้นอัตราความถี่ 2H จะผ่านไปยัง IC 542A และ IC 542B เป็นสัญญาณนาฬิกาเข้าไป 8 ลูก ของสัญญาณ Square Wave ของเอาต์พุตซึ่งเป็นสัญญาณ Square Wave

ตารางความถี่มาตรฐาน

GATE (Pin)	ระบบ	ความถี่และ	เวลามาตรฐาน
	NTSC	PAL M	PAL I
IC 536 (3)	28.60MHz	28.60MHz	35.40MHz
IC 543A(15)	14.32MHz	9.5333MHz	17.7 MHz
IC 542B(11)	104.7485ns	104.8951ns	112.9943ns


- Instant Lock Pulse Generator

IC 537A กับ IC 537B มีสัญญาณทริกทางแนวตั้งเหมือนกันกับการเริ่มต้นการเปลี่ยนแปลงเอาต์พุตที่ Q ที่ IC 517B(5) คือที่ระดับลอจิกสูงประมาณ 1 μ s ที่ลอจิกต่ำ สำหรับส่วนที่เหลือของแต่ละฟิลด์

- เวลาทางแนวนอน (Horizontal Timing)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

BLOCK DIAGRAM OF SYNC GENERATOR



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานี้เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2H เป็นอัตราของสัญญาณ Square Wave ที่เอาท์พุทจากความถี่ที่ทำการแบ่งแล้วอินเวอร์ตสัญญาณผ่านไปยัง IC 518D ดูจากรูปพัลส์ที่แสดงที่ A ของรูปที่ 3.4 และที่ B ของรูปที่ 3.5 ผ่านมายัง IC 512A/B มีการเปลี่ยนแปลงช่วงบวกรับจาก 0 มีการเปลี่ยนแปลงไปถึง 10ns ของพัลส์ของรูป A15 ของรูปที่ 3.4 เป็นเอาท์พุทผ่านไปยัง IC 518 A และ IC 517A IC507 และ IC 508 เป็น 8บิต ของซีพรีจิสเตอร์ซึ่งเป็นฟังก์ชันอะซิงโครนัส เคลียร์ IC ตัวนี้จะแบ่งลอจิกสูงของ 2H เป็นอัตราส่วนของอินพุทที่เข้าไปเพิ่มเท่ากับเวลามาตรฐานของพัลส์เวลาที่ทำการแบ่ง (จากประมาณ 104.7 ns ถึงประมาณ 113 ns) จะประกอบกัน สูงกว่าค่าของสัญญาณ Fine Matrix IC 509 และ IC 510 เหมือนกันกับ IC 507 และ IC 508 พัลส์ของเวลาอ้างอิงจาก Coarse Matrix ในรูปที่ 3.5 แสดงดังรูป A จะเหมือนกับข้อมูลพัลส์ Fine Matrix แสดงดังรูป D ของรูปที่ 3.4 Coarse Matrix ดังนั้นจะแบ่งส่วนของลอจิกสูงของ 2H อัตราของอินพุทเข้าไปเพิ่มเป็นอัตราเวลา 16ลูกสัญญาณของเวลาอินพุทที่ IC 517 รูปที่ C 9 และ C 10 (จากเวลาประมาณ 1.67 ns ถึงค่าประมาณ 1.80 ns) ระหว่าง 2Matrix มันเป็นการเลือกการเริ่มต้นและหยุดของเวลามาตรฐานที่ต้องการของเส้นซิงโครไนซ์ของพัลส์ข้อมูลคาบเวลาที่แสดงในรูปที่ 3.5 เพื่อความเที่ยงตรงของเวลา 104.7ns 113ns การเริ่มต้นที่แท้จริงและความกว้างของพัลส์เคลียร์แสดงดังรูป B ของรูปที่ 3.4

- อัตราการแบ่งเวลาทางแนวนอน (Horizontal Rate Divider)


J/K ฟลิปฟลอปของ IC 519A มีลักษณะการทำงานในโหมดการทริกเกอร์ที่สัญญาณเวลารูป B1 แสดงดังรูปที่ 3.5 ที่ขา 1 นั้นคือที่อัตรา 2H เอาท์พุท Q และ /Q จะเปรียบเทียบกับอัตราทางแนวนอนเป็น Square Wave เมื่อมีการเปลี่ยนแปลงทางลบของสัญญาณเวลาอินพุทของ รูป B1 สัญญาณเปรียบเทียบจะเป็นการใช้ในการทำงานและฟังก์ชัน inhibit จะต้องไม่เปลี่ยนแปลงจนกว่าจะแน่ใจว่าจะเกิดขึ้นครั้งเดียวระหว่างแต่ละเส้นทางแนวนอน

- การนับทางแนวตั้งและการตีโค้ดเดอร์ (Vertical Counter And Decoder)

อัตรา 2H ที่เอาท์พุทดังรูป B0 ของรูปที่ 3.4 จากการนับทางแนวนอนของ Coarse Matrix เป็นอินพุทที่อนุกรมของการนับทางแนวตั้งและการตีโค้ดเดอร์ เอาท์พุทของ IC 537B สัญญาณทางเวอร์ติคอลลรีเซ็ท IC 521 และ IC 522 ผ่าน IC 518E และ IC 514A


อินพุทโดยตรงของขา 6 และ เซ็ท IC 520 แล้วขา 9 จะเป็นการนับในสเตทข้างหน้าจะเป็นศูนย์รูปที่ 3.4 จะเป็นช่วงเวลาที่ Sequence ของ IC 520 และ IC 524 ในเส้นสุดท้ายคือเส้นที่ 625 อัตราพัลส์ 2H ที่อินพุทและพัลส์ลูกที่ 13 ของเส้นอัตรา 2H ของรูปที่ 3.6 การใช้อัตรา 2H เป็นอินพุทในการนับของครึ่งเส้นของฟิลต์ 2:1 ในการ Interlaced ฟิลต์อัตรา 2H เป็นเวลามาตรฐานจะมีค่าเท่ากับเวลามาตรฐานของเส้น 312 ครั้งของเส้นทางแนวนอน ในการรีเซ็ทการนับสัญญาณทางแนวตั้งให้เป็นศูนย์หลังจากเส้นที่ 312 ครั้ง ของเส้นทางแนวนอน

ในการรวมกันของ IC 520 และ IC 524 โดยใช้การนับของอัตรา 2H เป็นอินพุท IC 520 เป็นอนุกรมอินพุทไบนารี เอาท์พุทของการตีโค้ด IC 524 เป็นการเข้าโค้ดแบบ BCD เป็นในเลขฐานสิบเกี่ยวข้องกับเอาท์พุทที่ขนาน 10 เอาท์พุทในรูปที่ C 9 ของรูปที่ 3.6 เป็นเอาท์พุทของ IC 524 เป็นอนุกรมอินพุทของการนับ 10 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.4 เวลาทางแนวนอนและไดอะแกรมการ Decoding เวลา Fine Matrix

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.5 เวลาทางแนวนอนของการตีคัตโตอะแกรมเวลา Coarse Matrix

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การนับ 10 เป็นเสมือนการนับหนึ่ง โดยการนับหาร 2 โดยอ้างอิงจากภายนอกโดยใช้ IC 519 ในการนับจะมีการรีเซ็ตนับ 10 ถึง 1 โดยบอร์ด Genlock โดยอ้างอิงจากรูปที่ 3.6 พิจารณาที่เอาต์พุต Q ของ IC 519 เสมือนเป็นเอาต์พุต A ของ IC 520 ไทม์มิ่งไดอะแกรมของการนับ 10 เหมือนกัน มีรูปคลื่นดังรูป C ที่ผ่านมาจากรูป A ของรูปที่ 3.6 เอาต์พุตของ Do อัตรา 2H ของ 10 อินพุตและที่เอาต์พุต D1 ถึง D9 จะมีค่าเท่ากับรูปของสัญญาณเช่นเดียวกันกับเอาต์พุตที่ได้จาก C1 ถึง C9 การนับหน่วยสัญญาณ 100 ลูก จะใช้หน่วยเป็น Unit เอาต์พุต D ของ IC 1521 จะมีสัญญาณอินพุตต่อเนื่องกัน 100 ลูก ในกรณีการนับนี้สัญญาณเอาต์พุต Eo จะเป็นลอจิกต่ำ สำหรับสัญญาณ 100 ลูกแรก และอัตราสัญญาณอินพุต 2H และ E1 ถึง E6 จะได้สัญญาณตามแพทเทิร์นซึ่งแสดงในรูปที่ 3.6 ได้แสดงจุดรีเซ็ตเมื่อมีสัญญาณอินพุต 3 สัญญาณคือสัญญาณ MOD สัญญาณที่ IC 533A สัญญาณการนับทางแนวตั้งเข้ามาจะถูกรีเซ็ตให้เป็น 0 และจะเริ่มนับใหม่อีกครั้งเลขของสัญญาณ MOD ที่ใช้จะนับได้จากเส้นต่อเฟรมซึ่งเลขที่ถูกตัดจากเส้นต่อฟิลด์สัญญาณที่ IC 516A และ B เป็นสัญญาณนาฬิกาโดยการรวมสัญญาณเอาต์พุตของ IC 523D ในขณะที่สัญญาณ IC 516A ไม่เสถียรภาพซึ่งเป็นสัญญาณ 50H ของเส้นสัญญาณทางแนวนอนเท่านั้นพัลส์ที่รีเซ็ตของเอาต์พุต IC 533A ผ่านไปยัง IC 535 D ส่งสัญญาณเป็นลบไปรีเซ็ตอินพุตวงจร Latch IC 535A / B พัลส์นี้จะเริ่มต้นที่ฟิลด์ อย่างไรก็ตามในการรีเซ็ตเอาต์พุตของวงจร Latch ที่ขา 6 เป็นพัลส์บวก (Logic - High) ของการนับ 100 ลูกแรก (50H - Line) ของแนวตั้งวงจรเป็นการเคลียร์โดยการนับ 100 ลูกมีเอาต์พุตดังรูป E1 ผลของลอจิก Low จะเคลียร์อินพุต IC 516A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.6 ไดอะแกรมเวลาการนับทางแนวนอน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Title		VIDEO BOARD I	
Size	Number	Revision	
B			
Date	5-AUG-1977	Sheet of	1
File	AVRQAVP011.SCH	Drawn By	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานภายในเท่านั้น ไม่อนุญาตให้นำไปใช้หรือเผยแพร่โดยไม่ได้รับอนุญาต
 ว่ากรมได้ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Title		VIDEO BOARD 2	
Size	Number	Revision	
B			
Date	3-Apr-1997		Sheet of
File	APR97AVID01A.SCH		Drawn by


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
แม้ว่ากรรมได้ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Title		Revision	
VIDEO BOARD 4			
Size	Number		
B			
Date	5-Apr-1997	Sheet of	
File	AVPCVATED01.SCH	Drawn By	

เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำซ้ำโดยไม่ได้รับอนุญาต
 This document is a copyrighted document for educational use only. No reproduction is allowed without permission.

Title		VIDEO BOARD 5	
Size	Number	Revision	
B			
Date	5-Apr-1997	Sheet of	
File	A:\PROJ\VIDEO32.SCH	Drawn By	



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ใดๆทั้งสิ้น ดึงทั้งหมดนี้ให้ชัดเจนเพื่อหา และต้องอ้างอิงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้






Table	Size	Number	Revision
	B		
Date:	2-Aug-1977		
Drawn By:	APPOUMAGHANI, SGT		
		Sheet of	8
		Drawn No:	

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษา ไม่อนุญาตให้ไปใช้ประโยชน์ด้านอื่นใด
 ใ้ว่ากรณใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างถึงชื่อของเอกสารทุกครั้งในการนำไปใช้




Title	Number	Revision
GENLOCK 2		
Size		
Date	5-APR-1977	Sheet of
File	AVR07/GEN2.SCH	Drawn By

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ใดๆ
 不得随意复制或传播 如有违反 必究 所有权利 保留



Title	Size	Number	Revision
GENLOCK 3	A	7	
DATE	5-AUG-1987	DESIGNER	SHOW OF
FILE	A:\PROJ\GEN3.SCH	DRAWN BY	


นี่เป็นเอกสารที่งานวิศวกรรมไฟฟ้าจัดทำขึ้นเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการศึกษาใดๆ ที่นอกเหนือจากที่กล่าวมา และต้องแจ้งเจ้าของเอกสารทุกครั้งที่ไม่สามารถนำไปได้



CRYSTAL OSCILLATOR & FREQUENCY DOUBLER


Title		GENLOCK 4	
Size	Number	Revision	
B			
Date:	5-Aug-1997	Sheet of	
File:	ANPROJGENLOCK.SCH	Drawn By:	
		7	9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ใ้แก่กรณใด ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงแก้ไข และต้องอ้างถึงเจ้าของเอกสารทุกครั้งเพื่อการนำไปใช้



Title		Revision	
Size	Number	Revision	
B			
Date:	5-Apr-1997	Sheet of	
File:	APPROVING1.SCH	Down BT	
	7	8	


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานี้ ไม่อนุญาตให้ใช้เพื่อประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Title	Size	Number	Revision
SYNC GENERATOR 2	B	1	

Date: 5-Mar-1997
 File: A:\PROJ\SYNCSCH
 Sheet of: 52
 Drawn By:

มอดูลนี้ให้มาฟรีๆ ห้ามแจกจ่ายให้ผู้อื่นโดยไม่ได้รับอนุญาต
 ห้ามนำมอดูลนี้ไปใช้โดยไม่ได้รับอนุญาต
 ห้ามนำมอดูลนี้ไปใช้โดยไม่ได้รับอนุญาต
 ห้ามนำมอดูลนี้ไปใช้โดยไม่ได้รับอนุญาต



53

Title		SYNC GENERATOR 3	
Size	Number	Revision	
B			
Date:	5-Apr-1997	Sheet of	7
Drawn:	ASPHO/ASTYCS2.SCH	Drawn By:	


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไปว่ากรณใด ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง


การทดลองที่ 1 การขยายสัญญาณภาพ (Video Gain)

1.1 ป้อนสัญญาณ Colour Bar ระดับสัญญาณมาตรฐานคือ 1 Vpp จะได้ Wave Form ดังรูป 4.1 โดยสัญญาณดังกล่าวจะเป็นอินพุทให้แก่ภาคควบคุมการขยายของสัญญาณภาพซึ่งจะเข้าที่ขา 9 ของ IC 1001 และที่ขา 4 เป็นอินพุทกระแสตรง




รูปที่ 4.1 สัญญาณที่ขา 9 IC 1001

1.2 วัดสัญญาณที่ขา 2 และ ขา 14 ของ IC จาก 1.1 จะได้สัญญาณดังรูปที่ 4.2 และรูปที่ 4.3




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรรูปที่ 4.2 สัญญาณที่ขา 2 IC 1001 มอนูญาติให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.3 สัญญาณที่ขา 14 IC 1001


1.3 ทดลองปรับความดันทานปรับค่าได้ R 1036 วัดสัญญาณที่จุดเดิมจาก 1.2 จะได้รูปที่ 4.4 และรูป

ที่ 4.5




รูปที่ 4.4 สัญญาณที่ขา 2 IC1001เมื่อปรับ R1036

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เรียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.5 สัญญาณที่ขา 14 IC 1001 เมื่อปรับ R1036

การทดลองที่ 2 การควบคุมการขยายสัญญาณสี (Chroma Gain Control Amp) จากการทดลองที่ 1 เอาร์ทพุทที่จะได้จะแยกเป็นสองส่วนคือผ่านวงจรรองความถี่ต่ำและ อีกส่วนผ่านวงจร Delay Line 2.1 ป้อนสัญญาณที่ผ่านวงจรรองความถี่ต่ำเข้าที่ขา 12 ของ IC 1002 และสัญญาณที่ผ่าน Delay Line เข้าที่ขา 9 ของ IC โดยที่ขา 4 เป็นระดับไฟกระแสดตรงสัญญาณที่ขา 9 และขา 12 เป็นดังรูปที่ 4.6 และรูปที่ 4.7




รูปที่ 4.6 สัญญาณที่ขา 9 IC 1002


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.7 สัญญาณที่ขา 12 IC 1002
 2.2 วัดสัญญาณเอาต์พุต ที่ได้ที่ขา 2 และขา 14 จะได้ดังรูปที่ 4.8 และรูปที่ 4.9




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรณีใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.9 สัญญาณที่ขา 14 IC 1002

2.3 ทดลองปรับความต้านทานปรับค่าได้ R 1071 วัดสัญญาณที่ขา 2 และ 14 ได้ดังรูป 4.10และ 4.11



รูปที่ 4.10 สัญญาณที่ขา 2 IC 1002 เมื่อปรับค่า R1071


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.11 สัญญาณที่ขา 14 IC 1002 เมื่อปรับค่า R1071
การทดลองที่ 3 กระบวนการสัญญาณภาพ (Process Video)

3.1 นำสัญญาณสี (Chroma) และสัญญาณขาวดำป้อนเข้าภาค Combiner เอาท์พุทที่ได้จะได้

ดังรูปที่ 4.12



เอกสารนี้เป็นเอกสารที่สงวนไว้รูปที่ 4.12 สัญญาณที่จุด TP.1003 (PROC VIDEO) เพื่อนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การทดลองที่ 4 วงจรผลิตความถี่สัญญาณ Subcarrier 4.43 MHz

4.1 ทำการวัดสัญญาณความถี่ 17.7 MHz โดยวัดจากวงจรผลิตความถี่ในภาค Genlock Board ที่ขา 6 ของ IC 309 จะได้สัญญาณดังรูปที่ 4.13



รูปที่ 4.13 สัญญาณที่ขา 6 IC 309


4.2 ทำการวัดสัญญาณขับแคร์เรียที่ขา 4 ของ IC 310 ดังรูปที่ 4.14



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรรูปที่ 4.14 สัญญาณที่ขา 4 IC 310 เอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การทดลองที่ 5 วงจรผลิตสัญญาณ Sync ทำการวัดสัญญาณในภาค Sync Generator Board

5.1 วัดสัญญาณ Sync ที่ขา 6 ของ IC 518 จะได้สัญญาณดังรูปที่ 4.15



รูปที่ 4.15 สัญญาณที่ขา 6 IC 518


5.2 วัดสัญญาณ Burst Flag ที่ขา 6 ของ IC 513 จะได้สัญญาณดังรูปที่ 4.16



รูปที่ 4.16 สัญญาณที่ขา 6 IC 513

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


5.3 วัดสัญญาณ Blanking ที่ขา 10 ของ IC 513 จะได้สัญญาณดังรูปที่ 4.17



รูปที่ 4.17 สัญญาณที่ขา 10 IC513

การทดลองที่ 6 วงจร Sync Adder


6.1 ป้อนสัญญาณ Burst Flag จากวงจรผลิตสัญญาณ Sync มายังวงจร Burst Processor สัญญาณที่ได้ดังรูปที่ 4.18 ซึ่งเป็นสัญญาณอินพุทให้กับ IC 1006 ขาที่ 3



รูปที่ 4.18 สัญญาณที่ขา 3 IC 1006


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.2 สัญญาณที่ได้จาก 6.1 ที่ขา 3 และป้อนสัญญาณ Subcarrier มาที่ขา 2 ของ IC 1006 ทำการวัด สัญญาณเอาต์พุตที่ขา 7 จะได้สัญญาณดังรูปที่ 4.19



รูปที่ 4.19 สัญญาณที่ขา 7 IC 1006


6.3 ได้ผลของการตัดสัญญาณเอาต์พุตเบสท์มาระหว่างสัญญาณซิปแคร์เร่อร์กับสัญญาณเบสท์ แฟลกร์ได้ผลดังรูปที่ 4.20 ที่ขา 7 IC 1006




รูปที่ 4.20 สัญญาณที่ขา 7 IC 1006

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.4 จาก 6.2 สัญญาณที่ได้มาเข้า IC 1005 ขา 9 และที่ขา 4 ซึ่งเป็นอินพุตไฟกระแสดรง วัด สัญญาณเอาต์พุตที่ขา 2 และ 14 จะได้ดังรูปที่ 4.21 และ รูปที่ 4.22




รูปที่ 4.21 สัญญาณที่ขา 2 IC1005



รูปที่ 4.22 สัญญาณที่ขา 14 IC 1005


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.27 สัญญาณที่ขา 14 IC 1004

6.8 ทดลองปรับความต้านทาน R 1166 วัดสัญญาณเอาต์พุตของ IC ดังกล่าวจะได้สัญญาณดังรูปที่

4.28 และ รูปที่ 4.29




เอกสารนี้เป็นเอกสารที่สงวนไว้รูปที่ 4.28 สัญญาณที่ขา 2 IC 1004 เมื่อปรับค่า R1166 นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.29 สัญญาณที่ขา 14 IC1004 เมื่อปรับค่า R1166


6.9 ป้อนสัญญาณ Blanking มาที่วงจร Blanking Processor นำสัญญาณเอาท์พุทที่ได้มาเข้าขา 9 ของ IC 1003 วัดสัญญาณที่ขา 9 จะได้ดังรูปที่ 4.30




รูปที่ 4.30 สัญญาณที่ขา 9 IC1003

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.10 จาก 6.9 ซึ่งเป็นสัญญาณอินพุทของ IC 1003 ป้อนเข้าขา 4 และที่ขา 9 ซึ่งเป็นสัญญาณภาพสีที่ผ่านกระบวนการมาแล้ว วัดสัญญาณที่ขา 2 และ 14 จะได้ดังรูปที่ 4.31 และรูปที่ 4.32




รูปที่ 4.31 สัญญาณที่ขา 2 IC1003



รูปที่ 4.32 สัญญาณที่ขา 14 IC 1003

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.11 สัญญาณเอาต์พุตของ IC 1003 และ IC 1004 และ IC 1005 นำมารวมกันเข้าวงจร Sync Adder จัดสัญญาณที่ขาอิมิตเตอร์ของทรานซิสเตอร์ Q 1062 จะได้สัญญาณเอาต์พุต จะได้ดังรูปที่ 4.33



รูปที่ 4.33 สัญญาณที่ขา อิมิตเตอร์ของ Q1062

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทวิจารณ์และบทสรุป

จากการที่ได้เสนอโครงการเครื่องกระบวนการขยายสัญญาณภาพเพื่อที่จะปรับปรุงคุณภาพของสัญญาณภาพให้ดีขึ้น โดยประกอบด้วยสัญญาณ สี,ขาวดำ,เบสท์,สัญญาณซิงค์ สัญญาณดังกล่าวเมื่อผ่านกระบวนการรับ-ส่งแล้วจะทำให้ระดับของสัญญาณเหล่านั้นต่ำลง ซึ่งมีผลต่อคุณภาพของสัญญาณโดยระดับสัญญาณแต่ละสัญญาณนั้นสามารถที่ปรับระดับให้สูงขึ้น โดยผ่านเครื่องกระบวนการขยายสัญญาณภาพ

หลักการทำงานของเครื่องกระบวนการขยายสัญญาณภาพซึ่งประกอบด้วย 3 ภาคใหญ่ๆ คือ SYNC GENERATOR , GENLOCK และ VIDEO PROCESS

- SYNC GENERATOR จะทำหน้าที่ผลิตสัญญาณซิงค์, แบลกกิ่ง และเบสท์
- GENLOCK ทำหน้าที่ผลิตสัญญาณเพื่อที่จะให้คาบเวลาของสัญญาณต่างๆ ตรงตามที่กำหนด
- VIDEO PROCESS ทำหน้าที่รวมสัญญาณภาพสี,ขาวดำ , ซิงค์ และ เบสท์ ที่ผ่านกระบวนการมาแล้วมารวมกันกับสัญญาณภาพเก่าจึงทำให้ได้สัญญาณภาพที่สามารถปรับเกนท์



จากการทำการทดลองทำเครื่องกระบวนการขยายสัญญาณภาพจำเป็นอย่างยิ่งที่ต้องอาศัยหลักการและทฤษฎีเข้ามาเป็นตัวเปรียบเทียบในเรื่องของฐานเวลาซึ่งในการทำการปรับปรุงสัญญาณภาพนั้นจะเห็นได้ว่าสัญญาณภาพที่เกิดขึ้นนั้นจะพิจารณาเกี่ยวกับการสแกนทางแนวนอนและการสแกนทางแนวตั้งซึ่งจากการทำจะเน้นมาทางการปรับปรุงเส้นสแกนทางแนวนอนซึ่งในเส้นสแกนทางแนวนอนนั้นจะมีส่วนของข้อมูลภาพ, เบสท์, ซิงค์, แบลกกิ่ง โดยส่วนของข้อมูลภาพจะมีส่วนประกอบของสัญญาณภาพขาวดำและสัญญาณภาพสีเป็นองค์ประกอบอยู่โดยการทำต้องทำฐานเวลาของสัญญาณที่สร้างใหม่ให้ตรงกับฐานเวลาเดิมจึงจะสามารถรวมสัญญาณที่สร้างใหม่เข้าไปในสัญญาณเก่าได้ โดยส่วนสัญญาณเบสท์ที่สร้างมาอยู่ในช่วง 10 Cycle ส่วนสัญญาณซิงค์จะอยู่ในช่วงเวลาประมาณ 4.7 μ s ในเส้นสแกน(64 μ s) และส่วนสัญญาณแบลกกิ่งจะอยู่ในช่วง ประมาณ 12 μ s ซึ่งจะเห็นได้ว่าฐานเวลาจะตรงตามทฤษฎี

จากการทดลองจะเจอปัญหามากในเรื่องของอุปกรณ์ไม่ได้มาตรฐานทำให้เสียเวลาในการทำโครงการนี้เพราะเมื่อทำการทดลองเมื่อวัดสัญญาณและเอาเอาท์พุทมาดูจะเกิดอาการกวนทำให้ภาพที่ได้ออกมาลึบสัญญาณไม่ลือคอันเนื่องมาจากอุปกรณ์ ตัวเก็บประจุ ค่าของขดลวด และทรานซิสเตอร์เกณฑ์การทำงานไม่ได้มาตรฐานจึงทำให้การทดลองล่าช้าและต้องทำการหาสาเหตุที่เกิดขึ้น

จากการทำโครงการนี้ยังไม่สามารถทำให้สัญญาณมีความละเอียดที่ดีได้ อันเป็นผลมาจากทางด้านอุปกรณ์ดังที่กล่าวมาแล้วข้างต้น




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



T is in nsec, when R is in k Ω and C is in pF. -

74123 MULTIVIBRATOR TIMER


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



INPUT					OUTPUT	
PRESET	CLEAR	CLOCK	J	K	Q	\bar{Q}
L	H	X	X	X	H	L
H	L	X	X	X	L	H
L	L	X	X	X	H*	H*
H	H	↑	L	L	Q ₀	\bar{Q}_0
H	H	↑	H	L	H	L
H	H	↑	L	H	L	H
H	H	↑	H	H	TOGGLE	
H	H	L	X	X	Q ₀	\bar{Q}_0


$J = J1 \cdot J2 \cdot \bar{J}$
 $K = K1 \cdot K2 \cdot \bar{K}$

7470 AND GATED J-K POS EDGE TRIGGERED F-F.



INPUT				OUTPUT	
PRESET	CLEAR	CLOCK	D	Q	\bar{Q}
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H*	H*
H	H	↑	H	H	L
H	H	↑	L	L	H
H	H	L	X	Q ₀	\bar{Q}_0


7474 D TYPE POS EDGE TRIGGERED F-F.



INPUT					OUTPUT	
PRESET	CLEAR	CLOCK	J	K	Q	\bar{Q}
L	H	X	X	X	H	L
H	L	X	X	X	L	H
L	L	X	X	X	H*	H*
H	H	↓	L	L	Q ₀	\bar{Q}_0
H	H	↓	H	L	H	L
H	H	↓	L	H	L	H
H	H	↓	H	H	TOGGLE	


7476 J-K FLIP-FLOP (74106 is similar)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




$Y = \bar{A}$

TTL INVERTER GATE




$Y = \overline{AB}$

TTL NAND GATE



$Y = \overline{A + B}$

TTL NOR GATE



INVERTING INPUT

NON INVERTING INPUT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54123/74123 Dual Retriggerable Monostable Multivibrator with Clear

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL					
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package			
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF		
T.L.									SN54LS123	JG	ND	WD	SN54123	JG	ND	WD	SN54123	JG	ND	WD		
FAIRCHILD									SN74LS123	JG	ND	WD	SN74123	JG	ND	WD	SN74123	JG	ND	WD		
MOTOROLA													DM74123	JG	ND	WD	DM74123	JG	ND	WD		
N.S.C.									DM54LS123	JG	ND	WD	DM74123	JG	ND	WD						
PHILIPS									HT4LS123	JG	ND	WD	HT4123	JG	ND	WD						
SIGNETICS													SS4123	JG	ND	WD	HT4123	JG	ND	WD		
SIEMENS													FLK121	JG	ND	WD						
FUJITSU									74LS123	JG	ND	WD	MB440	JG	ND	WD						
HTACHI									HD74LS123	JG	ND	WD	HD74123/HQ2516	JG	ND	WD						
MITSUBISHI									MT4LS123	JG	ND	WD	M5323	JG	ND	WD						
NEC													μP82123	JG	ND	WD						
TOSHIBA																						

Electrical Characteristics SN54LS123/SN74LS123

absolute maximum ratings operating free-air temperature range

supply voltage, V _{CC}	7V	Operating free air temperature range	SN54LS123	-55°C to 125°C
load voltage	7V	SN74LS123	0°C to 70°C	
		Storage temperature range		-65°C to 150°C

recommended operating conditions

	SN54LS123			SN74LS123			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
high-level output current, I _{OH}			-400			-400	mA
low-level output current, I _{OL}			4			4	mA
pulse width, t _p	ns		ns			ns	ns
external load resistance, R _L	1		100	1		100	kΩ
external timing capacitance, C _{ext}			no restriction			no restriction	
timing capacitance at first Gnd terminal			10			10	pF
quiescent power dissipation, P _D			35			35	mW

electrical characteristics over recommended operating free-air temperature range

PARAMETER*	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT	
V _{IH}	High-level input voltage	2			V	
V _{IL}	Low-level input voltage			0.8	V	
V _I	input clamp voltage	V _{CC} - MIN.		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} - MIN.		10M - MAX.	V	
V _{OL}	Low-level output voltage	V _{CC} - MIN.		0.5	V	
I _I	input current at maximum input voltage	V _{CC} = MAX.		0.1	mA	
I _{IH}	High-level input current	V _{CC} = MAX.		20	μA	
I _{IL}	Low-level input current	V _{CC} = MAX.		0.4	mA	
I _{OS}	Short-circuit output current †	V _{CC} = MAX.		20	100	mA
I _{CC}	Supply current (quiescent or triggered)	V _{CC} = MAX.		12	20	mA
I _{PLH}	from A to output Q	V _{CC} = 5V. C _{ext} = 0. R _{ext} = 5kΩ		22	32	ns
I _{PLH}	from B to output Q			23	44	ns
I _{PHL}	from A to output Q			32	45	ns
I _{PHL}	from B to output Q			34	58	ns
t _{PHL}	from Clear to output Q	T _A = 25°C C _L = 150pF R _L = 2kΩ		29	27	ns
t _{PLH}	from Clear to output Q			28	45	ns
t _{PD} (min)	from A or B to output Q			116	200	ns
t _{WQ}	from A or B to output Q	C _{ext} = 1000pF. R _{ext} = 10kΩ		4	4.5	μs

Pin Assignment (Top View)

FUNCTION TABLE

123 LS123, L123 (See Note 4)

	INPUTS			OUTPUTS	
	CLR A	B	Q	Q	Q
L	X	X	L	H	H
X	H	X	L	H	H
X	X	L	L	H	H
H	L	X	L	L	L
H	X	H	L	L	L
L	H	L	L	L	L

NOTES:

- Ground C_{ext} to measure V_{OH} at Q, V_{OL} at Q, or I_{OS} at Q.
- Quiescent I_{CC} is measured (after clearing) with 2.4V applied to all clear and A inputs. B inputs grounded, all outputs open, C_{ext} = 0.02 μF, and R_{ext} = 25kΩ.
- I_{CC} is measured in the triggered state with 2.4V applied to all clear and B inputs. A inputs grounded, all outputs open, C_{ext} = 0.02 μF, and R_{ext} = 25kΩ.
- A: H = high level (steady state), L = low level (steady state), ↑ = transition from low to high level, ↓ = transition from high to low level, L = one high-level pulse, L = one low-level pulse, X = irrelevant (any input, including transitions).

B. An external timing capacitor may be connected between and Rest C_{ext}/C_{ext} (positive) C. For accurate repeatable pulse widths, connect an external resistor between R_{ext}/C_{ext} and V_{CC} with R_{ext} open-circuited. D. To obtain variable pulse widths, connect external resistance between R_{ext} or R_{ext}/C_{ext} and V_{CC}.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54164/74164 8-Parallel-Out Serial Shift Register

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL																
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package														
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF													
T.I.									SN54LS164	J	Q		WD	SN54164	J	Q		WD	SN54L164	J	Q		WD	SN74L164	J	Q		ND	SN74164	J	Q		ND
FAIRCHILD									SN74LS164	J	Q		ND	SN74164	J	Q		ND	SN74LS164	J	Q		ND	SN74164	J	Q		ND					
MOTOROLA									SN74LS164	P	Q			MC74164	P	Q			DM54L164	J	Q		ND	DM74L164	J	Q		ND					
N.S.C.									DM54L164	Q				DM74164	Q				DM54L164	J	Q		ND	DM74L164	J	Q		ND					
PHILIPS									N74LS164	Q				N74164	Q				N74164	Q				N74164	Q								
SIGNETICS									N74LS164	A	Q			N74164	A	Q			N74164	A	Q			N74164	A	Q							
SIEMENS														FL3441	Q																		
FUJITSU									74LS164	M	Q																						
HTACHI									HD74LS164	P	Q			HD74164	Q	P																	
MITSUBISHI									M74LS164	P	Q			M53364	P	Q																	
NEC									AM74LS164	G	Q			μPB2164	Q																		
TOSHIBA														TO3503A	P	Q																	
AMD									AM74LS164																								

Electrical Characteristics SN54LS164/SN74LS164

absolute maximum ratings over operating free-air temperature range

Supply voltage, V_{CC}	7V	Operating free-air temperature range	SN54 ¹ -55°C to 125°C
Input voltage	7V	SN74 ² 0°C to 70°C	
		Storage temperature range	-65°C to 150°C


recommended operating conditions

	SN54LS164			SN74LS164			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V_{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I_{OH}			-400			-400	μA
Low-level output current, I_{OL}			4			4	mA
Clock frequency, f_{clock}	0	25	0	25	0	25	MHz
Width of clock or clear input pulse, t_w	20		20			20	ns
Data setup time, t_{setup}	15		15			15	ns
Data hold time, t_{hold}	5		5			5	ns
Operating free-air temperature, T_A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT	
V_{IH} High-level input voltage			2		V	
V_{IL} Low-level input voltage				0.8	V	
V_I Input clamp voltage	$V_{CC} = \text{MIN}$, $I_I = -18\text{mA}$			-1.5	V	
V_{OH} High-level output voltage	$V_{CC} = \text{MIN}$, $V_{IH} = 2\text{V}$, $V_{II} = 0.5\text{V}$, $I_{OH} = -400\mu\text{A}$	2.7	3.5		V	
V_{OL} Low-level output voltage	$V_{CC} = \text{MIN}$, $V_{IH} = 2\text{V}$, $V_{II} = 0.5\text{V}$, $I_{OL} = 4\text{mA}$	0.35	0.5		V	
I_I Input current maximum input voltage	$V_{CC} = \text{MAX}$, $V_I = 7\text{V}$			0.1	mA	
I_{IH} High-level input current	$V_{CC} = \text{MAX}$, $V_I = 2.7\text{V}$			20	μA	
I_{IL} Low-level input current	$V_{CC} = \text{MAX}$, $V_I = 0.4\text{V}$			0.4	mA	
I_{OB} Short-circuit output current †	$V_{CC} = \text{MAX}$	SN54LS - 75		100	mA	
I_{OO} Supply current	$V_{CC} = \text{MAX}$, See Note 1	SN74LS - 20		16	27	mA
f_{max} Maximum clock frequency	$V_{CC} = 5\text{V}$, $T_A = 25^\circ\text{C}$, $R_L = 2k\Omega$	$C_L = 15\text{pF}$	25	30	MHz	
t_{PHL} Propagation delay time, high-to-low level 0 outputs from clear input		$C_L = 15\text{pF}$	24	36	ns	
t_{PLH} Propagation delay time, low-to-high level 0 outputs from clock input		$C_L = 15\text{pF}$	17	27	ns	
t_{PHL} Propagation delay time, high-to-low level 0 outputs from clock input		$C_L = 15\text{pF}$	21	32	ns	

Pin Assignment (Top View)




positive logic; see function table

Function Table

164, LS164, L164 (see Note 2)


INPUTS		OUTPUTS							
CLEAR	CLOCK	A	B	QA	QB	QC	QD	QE	QH
L	X	X	X	L	L	L	L	L	L
H	X	X	X	QA	QB	QC	QD	QE	QH
H	↑	H	H	QA	QB	QC	QD	QE	QH
H	↑	L	X	L	QA	QB	QC	QD	QH
H	↑	X	L	L	QA	QB	QC	QD	QH

Functional Block Diagram



164, LS164, L164 8-BIT PARALLEL-OUT SHIFT REGISTER

typical clear, shift, and clear sequences



- NOTES: 1. I_{OO} is measured with outputs open, serial inputs grounded, and a memory ground, then 4.5V, applied to clear.
 2. H = high level (steady state), L = low-level (steady state)
 X = irrelevant (any input, including transitions)
 ↑ = transition from low to high level
 QA, QB, QC = the level of QA, QB, or QC, respectively, before the individual steady-state input conditions were established.
 QA, QB = the level of QA or QB before the most-recent ↑ transition of the clock; indicate a one-bit shift.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


54103/74103 Dual J-K Negative-Edge-Triggered Flip-Flop with Clear

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package	
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF
T.I.					SNS4H103	J11		PT												
FAIRCHILD					SNT4H103	J11		MT												
					F4M4H103 F4M4H103	D-21		F1												
MOTOROLA					MC44H103	D-21		F1												
					DM54H103	J11		PT												
N.S.C.					DM74H103	J-11		PT												
PHILIPS					N74H103	J1		PT												
SIGNETICS					SS4H103	F11		MT												
SIEMENS					N74H103	F11		MT												
FUJITSU																				
HTACHI																				
MITSUBISHI																				
NEC																				
TOSHIBA																				

Electrical Characteristics SN54H103 - SN74H103

Symbol	Parameter	SN54H103	SN74H103
V_{OH}	High-level output voltage	2.4	2.4
V_{OL}	Low-level output voltage	0.4	0.4
I_{OH}	High-level output current	10	10
I_{OL}	Low-level output current	10	10
I_{CC}	Supply current (Average per flip-flop)	10	10
f_{max}	Maximum clock frequency	40	40
t_{PLH}	Propagation delay (high to low)	15	15
t_{PLL}	Propagation delay (low to high)	15	15


Pin Assignment (Top View)



Function Table

INPUTS				OUTPUTS	
CLR	CLOCK	J	K	Q	Q-bar
L	X	X	X	L	H
H	L	L	L	Q ₀	Q ₀ -bar
H	L	H	L	H	L
H	L	L	H	L	H
H	L	H	H	TOGGLE	TOGGLE
H	H	X	X	Q ₀	Q ₀ -bar

Functional Block Diagram



74H103-DUAL J-K WITH CLEAR

NOTES: 1. With all outputs open, I_{CC} is measured with the Q and Q-bar outputs high in return. At the time of measurement, the clock input is grounded.
 2. H=high level (steady state), L=low level (steady state), X=irrelevant
 1 = transition from high to low level
 Q₀ = the level of Q before the indicated input conditions were established.
 TOGGLE: Each output changes to the complement of its previous level on each active transition (pulse) of the clock.


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54106/74106 Dual J-K Negative-Edge-Triggered Flip-Flop with Preset and Clear

	Schottky TTL		High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Package		Package				Package				Package				Package			
	Device Type	C O M CF	Device Type	C P M CF	Device Type	C P M CF	Device Type	C P M CF	Device Type	C P M CF	Device Type	C P M CF	Device Type	C P M CF	Device Type	C P M CF		
T.I.			SN54106	J O M CF	SN74106	J O M CF												
FAIRCHILD			F160106/F16106	J O M CF	F160106/F16106	J O M CF												
MOTOROLA			DM74106	J O M CF	DM74106	J O M CF												
N.S.C.			DM54106	J O M CF	DM54106	J O M CF												
PHILIPS			N74106	J O M CF	N74106	J O M CF												
SIGNETICS			554106	J O M CF	554106	J O M CF												
SIEMENS			N74106	J O M CF	N74106	J O M CF												
FUJITSU																		
HTACHI																		
MITSUBISHI																		
NEC																		
TOSHIBA																		

Electrical Characteristics		SN54106, SN74106		DM54106, DM74106		UNIT			
absolute maximum ratings over operating temperature range									
Supply voltage, V_{CC}	7V	Operating Power	SN54106	-50°C to 125°C					
Input voltage	LSI	temperature range	SN74106	0°C to 70°C					
		Storage temperature range		-55°C to 150°C					
recommended operating conditions									
			SN54106	SN74106					
			MIN	TYP	MAX				
Supply voltage, V_{CC}			4.5	5	5.5	4.75	5	5.25	V
High-level output current, I_{OH}			-500		-500				μ A
Low-level output I_{OL}			20		20				mA
Pulse width, t_p	Clock high		10		10				ns
	Clear low		15		15				ns
Setup time, t_{SU}	Clear or preset Low		16		16				ns
	High-level data		101		101				ns
Hold time, t_{HD}	Low-level data		101		101				ns
	High-level data		011		011				ns
Operating power consumption, P_D			-50		125				mW
electrical characteristics over recommended operating free-air temperature range									
PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT				
V_{IH}	High-level input voltage		2		V				
V_{IL}	Low-level input voltage			0.8	V				
V_I	Input clamp voltage	$V_{CC} = \text{MIN.}, I_I = -3 \text{ mA}$		-1.5	V				
V_{OH}	High-level output voltage	$V_{CC} = \text{MIN.}, V_{IH} = 2 \text{ V}, I_{OH} = 0.8 \text{ mA}, I_{OL} = -20 \text{ mA}$	2.4	3.4	V				
V_{OL}	Low-level output voltage	$V_{CC} = \text{MIN.}, V_{IH} = 2 \text{ V}, I_{OH} = 0.8 \text{ mA}, I_{OL} = 20 \text{ mA}$	0.2	0.4	V				
I_I	input current at maximum input voltage	$V_{CC} = \text{MAX.}, V_I = 5.5 \text{ V}$		1	mA				
I_{IH}	High-level input current	Any J or K		50	μ A				
		Clear		100	μ A				
		Preset		100	μ A				
		Clock		0	-1	mA			
I_{IL}	Low-level input current	Any J or K		-1	-2	mA			
		Clear		-1	-2	mA			
		Preset		-1	-2	mA			
		Clock		-3	-4.8	mA			
I_{OS}	Short-circuit output current	$V_{CC} = \text{MAX.}$	-40	-100	mA				
I_{CC}	Supply current (Average per flip-flop)	$V_{CC} = \text{MAX.}$, See Note 1	20	38	mA				
f_{max}	maximum clock frequency		40	50	MHz				
t_{PLH}	from Preset or clear to output Q or \bar{Q}	$V_{CC} = 5 \text{ V}, T_A = 25^\circ \text{C}, C_L = 25 \text{ pF}, R_L = 200 \Omega$	8	12	ns				
t_{PHL}	from Preset or clear (clock high) to output \bar{Q} or Q		15	20	ns				
t_{PLM}	from Preset or clear (clock low) to output \bar{Q} or Q		23	35	ns				
t_{PLH}	from Clock to output \bar{Q}		10	15	ns				
t_{PHL}	from Clock to output Q		16	20	ns				


Pin Assignment (Top View)



Function Table

'H106 (See Note 2)		INPUTS			OUTPUTS	
PRESET	CLEAR	CLOCK	J	K	Q	\bar{Q}
L	H	X	X	X	H	L
H	L	X	X	X	L	H
L	L	X	X	X	H*	H*
H	H	1	L	L	Q ₀	\bar{Q}_0
H	H	1	H	L	H	L
H	H	1	L	H	L	H
H	H	1	H	H	TOGGLE	TOGGLE
H	H	H	X	X	Q ₀	\bar{Q}_0

Functional Block Diagram



'H106/DUAL J-K WITH CLEAR AND PRESET

- NOTES:
- With all outputs open, I_{CC} is measured with the Q and \bar{Q} outputs high in turn.
 - All the time of measurement, the clock input is grounded.
- H=high level (static steady), L=low level (static steady), X=irrelevant
 1=transition from high to low level
 Q₀=the level of Q before the indicated input conditions were established.
 TOGGLE: Each output changes to the complement of its previous level on each active transition (pulse) of the clock.
 *This configuration is nonstable; that is, it will not persist and clear inputs return to their inactive (high) level.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5476/7476 Dual J-K Master-Slave Flip-Flop with Preset and Clear

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL							
	Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type					
	C	P	M	ICF	C	P	M	ICF	C	P	M	ICF	C	P	M	ICF	C	P	M	ICF				
T.I.					SN54H76	J	D	WD	SN54LS76	J	D	WD	SN5476	J	D	WD								
FAIRCHILD					SN74H76	J	D	WD	SN74LS76	J	D	WD	SN7476	J	D	WD								
MOTOROLA					FM54H76/FM5476	CD	PD	FD					FM5476/FM5476	DD	PD	FD								
N.S.C.					DM74H76	J	D	WD	DM74LS76	J	D	WD	DM7476	J	D	WD								
PHILIPS					N74H76	J	D	WD	N74LS76	J	D	WD	FJ191/7476	J	D	WD								
SIGMETICS					SS4H76	J	D	WD					SN5476	J	D	WD								
SIEMENS					N74H76	J	D	WD	N74LS76	J	D	WD	SN7476	J	D	WD								
FUJITSU													FLJ131	J	D	WD								
HITACHI									HD74LS76	J	D	WD	HD7476/HQ2516	J	D	WD								
MITSUBISHI													M5376	J	D	WD								
NEC													μPB224	J	D	WD								
TOSHIBA													TD7476	J	D	WD								


Electrical Characteristics SN54LS76/SN74LS76

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating power dissipation range	SN54LS	-50 to 1000
Input voltage	5.5V	Storage temperature range	SN74LS	-55 to 150
		Storage temperature range		-65 to 175

recommended operating conditions

	SN54LS76	SN74LS76	UNIT
Supply voltage, V _{CC}	5.0	5.0	V
Input current (max)	1.0	1.0	mA
Output current (max)	10	10	mA
Operating power dissipation (max)	100	100	mW
Operating temperature range	-55 to 100	-55 to 100	°C



electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
V _{OH}	High-level output voltage	2			V
V _{OL}	Low-level output voltage	0.1			V
V _I	Input clamp voltage	V _{CC} - MIN, I _I = -10mA		-1.5	V
V _{OH}	High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{OL} = 0.1V, I _{OH} = MAX	2.7	3.4	V
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{OL} = 0.1V, I _{OL} = 4mA	0.25	0.4	V
I _I	Input current at maximum input voltage	D, J, K, Clear, Preset, Clock	0.1, 0.3, 0.3, 0.4		mA
I _{IH}	High-level input current	D, J, K, Clear, Preset, Clock	20, 50, 30, 30		μA
I _{IL}	Low-level input current	D, J, K, Clear, Preset, Clock	-0.8, -0.8, -0.8		mA
I _{OS}	Short-circuit output current	Series LS4LS Series 74LS	-20, -100		mA
I _{CC}	Supply current (Average per flip-flop)	V _{CC} = MAX, See Note 1	4	6	mA
f _{max}	maximum clock frequency	V _{CC} = 5V, T _A = 25°C, C _L = 15pF, R _L = 2kΩ	30	65	MHz
t _{PLH}	propagation delay from clear, preset or clock		15	20	ns
t _{PHL}	propagation delay from clock		15	20	ns

Function Tables (See Note 2)

74LS76				LS76			
INPUTS				OUTPUTS			
PRESET	CLEAR	CLOCK	J	K	Q	Q̄	
L	L	X	X	X	X	X	X
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L	H	L
L	L	X	X	X	H	L	H
L	L	X	X	X	H	H	H
L	L	X	X	X	L	L	L
L	L	X	X	X	L		

5427/7427 Triple 3-Input Positive-NOR Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package		
		C	P	M/CF		C	P	M/CF		C	P	M/CF		C	P	M/CF		C	P	M/CF
T.I.																				
FAIRCHILD								SN54LS27	J	Q	WD	SN5427	J	Q	WD					
								SN74LS27	J	Q	WD	SN7427	J	Q	WD					
								DM54LS27	Q			DM5427	J	Q	WD					
								DM74LS27	Q			DM7427	J	Q	WD					
MOTOROLA								N74LS27	P	Q		N7427	P	Q						
N. S. C.								N74LS27	Q			N7427	Q							
PHILIPS								N74LS27	A	Q		N7427	A	Q						
SIGNETICS								N74LS27	A	Q		N7427	A	Q						
SIEMENS												FLH621	Q							
FUJITSU																				
HITACHI								HD74LS27	P	Q		HD7427	P	Q						
MITSUBISHI								M53LS27	P	Q		M5327	P	Q						
NCC								74LS27	Q	Q										
TOSHIBA																				

Electrical Characteristics SN54LS27/SN74LS27
absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating power temperature range	SN54LS27	-55°C to 125°C
Input voltage	7V		SN74LS27	0°C to 70°C
Interconnect voltage	5.5V	Storage temperature range		-65°C to 150°C


recommended operating conditions

	SN54LS27		SN74LS27		UNIT
	MIN	MAX	MIN	MAX	
Supply voltage, V _{CC}	4.5	5	4.75	5	V
High-level output current, I _{OH}	-400		-400		μA
Low-level output current, I _{OL}	4		4		mA
Operating free-air temperature, T _a	-55		0		°C

electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage			0.8	V
V _I	Input clamp voltage	V _{CC} - MIN, I _I = -18 mA		-1.5	V
V _{OH}	High-level output voltage	V _{CC} - MIN, I _{OH} = MAX, V _{IH} = V _{IL} (MAX)	2.7	3.4	V
V _{OL}	Low-level output voltage	V _{CC} - MIN, V _{IH} = 2V, I _{OL} = 4 mA	0.25	0.4	V
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V		0.1	mA
I _{IH}	High-level input current	Data inputs V _{CC} = MAX, V _{IH} = 2.7V		20	μA
I _{IL}	Low-level input current	Data inputs V _{CC} = MAX, V _{IL} = 0.4V		-6.4	mA
I _{OS}	Short-circuit output current	V _{CC} = MAX	SNLS Family -20 74LS Family -20	-100	mA
I _{COH}	Supply current	V _{CC} = MAX	Total outputs high	2.8	mA
I _{COL}	Supply current	V _{CC} = MAX	Total outputs low	3.4	mA
I _{CC}	Supply current	V _{CC} = 5V	Average per gate (50% duty cycle)	0.9	mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _a = 25°C		10	ns
t _{PHL}	Propagation delay time, high-to-low-level output	C _L = 150pF, R _L = 2kΩ		10	ns

Pin Assignment (Top View)




positive logic:
Y = A + B + C

Schematics (each gate)



The portion of the schematic within the dashed lines is repeated for the C input of the '27.

'27 CIRCUIT



The portion of the schematic within the dashed lines is repeated for the C input of the 'LS27.

'LS27 CIRCUIT

Resistor values shown are nominal and in ohms.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5430/7430 8-Input Positive-NAND Gate

	Schottky TTL			High-Speed TTL			Low-Power Schottky TTL			Standard TTL			Low-Power TTL		
	Device Type	Package		Device Type	Package		Device Type	Package		Device Type	Package		Device Type	Package	
T.T.L.	SN54S30	J(D)	WD	SN54H30	J(D)	WD	SN54LS30	J(D)	WD	SN5430	J(D)	WD	SN54L30	J(D)	WD
	SN74S30	J(D)	WD	SN74H30	J(D)	WD	SN74LS30	J(D)	WD	SN7430	J(D)	WD	SN74L30	J(D)	WD
FAIRCHILD	FM5430/FM5430A	ND	FD	FM54H30/FM54H30A	DD	FD	FM54LS30/FM54LS30A	ND	FD	FM5430/FM5430A	DD	FD			
	FC5430/FC5430A	ND	FD	FC74H30/FC74H30A	DD	PD	FC74LS30/FC74LS30A	ND	PD	FC7430/FC7430A	DD	PD			
MOTOROLA				MC3016	LD	FD	SN74LS30	PD		MC5430	LD	FD			
				MC3016	LD	FD	SN74LS30	PD		MC7430	LD	FD			
N.S.C.				DM54H30	J(D)	WD	DM54LS30	J(D)	WD	DM5430	J(D)	WD	DM54L30	J(D)	WD
	DM74S30	J(D)	WD	DM74H30	J(D)	WD	DM74LS30	J(D)	WD	DM7430	J(D)	WD	DM74L30	J(D)	WD
PHILIPS				01H101/74H30	Q		N74LS30	Q		FJH101/7430	Q				
				SS4H30	F(D)	WD	N74LS30	F(D)	WD	S5430	F(D)	WD			
SIGNETICS	N74S30	A(D)		N74H30	F(D)	WD	N74LS30	A(D)		N7430	F(D)	WD			
SIEMENS										FLH131	Q				
FUJITSU				MB504	Q	WD	74LS30	MC		MB403	Q	WD			
HITACHI							HO74LS30	PD		HO7430/HO7508	Q	PD			
MITSUBISHI	M55030	PD					M74LS30	PD		M53230/M5310	PD				
NEC							74LS30	CD		μPB204	DC	CU			
TOSHIBA										TD3430A	PLD				

Electrical Characteristics SN54LS30/SN74LS30

absolute maximum ratings over operating free-air temperature range




Supply voltage, VCC	7V	Operating voltage	SN54LS	-5V to 17V
Input voltage	7V	Storage temperature range	SN74LS	-55 to 150°C
Input current	1.5V	Storage temperature range		-55 to 150°C

recommended operating conditions

PARAMETER	SN54LS30		SN74LS30		UNIT
	MIN	MAX	MIN	MAX	
Supply voltage, VCC	5.5	5.5	4.75	5.25	V
High-level output current, I _{OH}	-400				mA
Low-level output current, I _{OL}	0		0		mA
Operating free-air temperature, T _a	-55		175	0	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
V _{OH}	High-level output voltage	2		0.8	V
V _{OL}	Low-level output voltage			0.1	V
V _I	Input clamp voltage	V _{CC} - MIN, I _I = -18mA		-1.5	V
V _{OH}	High-level output voltage	V _{CC} - MIN, V _{IH} = V _{IH} max, I _{OH} = MAX	2.7	3.4	V
V _{OL}	Low-level output voltage	V _{CC} - MIN, V _{IL} = 2V, I _{OL} = 4mA		0.1	V
I _I	Input current at maximum input voltage	V _{CC} - MAX, V _I = 7V		0.1	mA
I _{IH}	High-level input current	V _{CC} - MAX, V _{IH} = 2.7V		20	μA
I _{IL}	Low-level input current	V _{CC} - MAX, V _{IL} = 0.4V		-6.4	mA
I _{OS}	Start-up output current	V _{CC} - MAX, SALS Family	-20	-100	mA
		74LS Family	-20	-100	mA
I _{CCM}	Supply current	V _{CC} - MAX, Total outputs high	0.35	0.5	mA
I _{CCL}	Supply current	V _{CC} - MAX, Total outputs low	0.8	1.1	mA
I _{CC}	Supply current	V _{CC} = 5V, Average per gate, 50% duty cycle		0.48	mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _a = 25°C		8	ns
t _{PHL}	Propagation delay time, high-to-low-level output	C _L = 15pF, R _L = 2kΩ		13	ns



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5433/7433 Quaduple 2-Input Positive-NOR Buffer with Open-Collector Output

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL							
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package					
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF				
T.I.									SN54LS33	J	D	WD	SN5433	J	D	WD								
FAIRCHILD									SN74LS33	J	D	WD	SN7433	J	D	WD								
MOTOROLA																								
N.S.C.																								
PHILIPS									N74LS33			Q	N7433			Q								
SIGNETICS									N74LS33			AQ	N7433			AQ								
SIEMENS																								
FUJITSU																								
HITACHI																								
MITSUBISHI																								
NEC																								
TOSHIBA																								

Electrical Characteristics SN54LS33/SN74LS33


absolute maximum ratings over operating free-air temperature range			
Supply voltage, VCC	4V	Operating free-air temperature range	SN54LS33 -55°C to 125°C
Input voltage	4V	Storage temperature range	SN54LS33 0°C to 70°C
			SN74LS33 -65°C to 150°C

recommended operating conditions						
	SN54LS33		SN74LS33		UNIT	
	MIN	NOM	MAX	NOM		MAX
Supply voltage, VCC	4.5	5	5.5	5	5.25	V
High-level output voltage, VOH			5.5		5.5	V
Low-level output current, IOL			12		16	mA
Operating free-air temperature, TA	-55		125	0	70	°C

electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS 1	MIN	TYP 2	MAX	UNIT	
V _{OH}	High-level input voltage		2		V	
V _{OL}	Low-level input voltage			0.8	V	
V _I	Input clamp voltage	V _{CC} -MIN, I _I = -18mA		-1.5	V	
I _{OH}	High-level output current	V _{CC} -MIN, V _{OL} = V _{OL} MAX, V _{OH} = MAX		250	μA	
V _{OL}	Low-level output voltage	V _{CC} -MIN, V _{IH} = 2V, I _O = 12mA	0.25	0.4	V	
I _I	Input current at maximum input voltage	V _{CC} -MAX, V _I = 7V		8.1	mA	
I _{IH}	High-level input current	V _{CC} -MAX, V _I = 2.7V		20	μA	
I _{IL}	Low-level input current	V _{CC} -MAX, V _I = 0.4V		-0.4	mA	
I _{CC1}	Supply current	V _{CC} -MAX	Total outputs high	1.8	3.0	mA
I _{CC2}	Supply current	V _{CC} -MAX	Total outputs low	6.7	13.3	mA
I _{CC}	Supply current	V _{CC} = 5V	Average per gate (50% duty cycle)	1.00		mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _A = 25°C, C _L = 50pF, R _L = 60Ω		20	32	ns
t _{PHL}	Propagation delay time, high-to-low-level output			18	28	ns

Pin Assignment-- (Top View)




positive logic:
Y = A + B

schematics (each gate)



'33 CIRCUIT



'LS33 CIRCUIT

Resistor values shown are nominal and in ohms.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5470/7470 AND-Gated J-K Positive-Edge-Triggered Flip-Flop with Preset and Clear

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL							
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package					
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF				
T.I.													SNS470	J(D)		WC								
FAIRCHILD													SN7470	J(D)MD										
MOTOROLA													FM5470/FM7470	Q(D)		FC								
N.S.C.													FC5470/FC7470	Q(D)PD										
PHILIPS													MC5470	L(C)										
SIGNETICS													MCT470	L(C)PD										
SIEMENS													DM5470	J(D)MD		WC								
FUJITSU													DM7470	J(D)MD										
HITACHI													FJ101/7470	Q										
MITSUBISHI													S5470	F(D)AQ		WC								
NEC													N7470	F(D)AQ										
TOSHIBA													FL101	Q										
													HO2535	Q PD										
													MS3270/MS375	PD										
													μP8211	QD CD										

Electrical Characteristics SNS470/SN7470
absolute maximum ratings over operating free-air temperature range


Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN7470	-55°C to 125°C
Input voltage	1.5V	Storage temperature range	SN7470	-55°C to 125°C
Output voltage	1.5V	Storage temperature range	SN7470	-55°C to 125°C

recommended operating conditions

	SNS470		SN7470		UNIT
	MIN	MAX	MIN	MAX	
Supply voltage, V _{CC}	4.5	5.5	4.75	5.25	V
Input current, I _{IL}	-20				μA
Output current, I _{OL}		15		15	mA
Power dissipation, P _D		20		20	mW
Operating free-air temperature, T _A	-55	125			°C

Electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT	
V _{OH}	High-level output voltage		2		V	
V _{OL}	Low-level output voltage			0.4	V	
V _I	Input clamping voltage	V _{CC} = MIN, I _I = -12mA		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OH} = MAX	2.4	2.4	V	
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OL} = 16mA	0.2	0.4	V	
I _I	Input current at maximum output voltage	V _{CC} = MAX, V _I = 5.5V		7	μA	
I _{IH}	High-level input current	V _{CC} = MAX, V _I = 2.4V		20	μA	
I _{IL}	Low-level input current	V _{CC} = MAX, V _I = 0.4V		-1.5	μA	
I _{OS}	Short-circuit output current	V _{CC} = MAX		-20 to -57	μA	
I _{CC}	Supply current (Average per Pin-6)	V _{CC} = MAX, See Note 1		13 to 26	μA	
f _{max}	maximum clock frequency			20 to 35	MHz	
t _{PLH}	from Preset to output Q (as applicable)	V _{CC} = 5V, T _A = 25°C, C _L = 15pF, R _L = 400Ω			50	ns
t _{PVL}	from Preset to output Q̄ (as applicable)				50	ns
t _{PLH}	from Clear to output Q (as applicable)				50	ns
t _{PVL}	from Clear to output Q̄ (as applicable)				50	ns
t _{PH}	from Clock to output Q or Q̄				27 to 50	ns



Function Table
70 (See Note 2)

PRESET		CLEAR		CLOCK		J		K		OUTPUTS		
L	H	L	H	L	X	X	X	X	X	X	H	L
H	L	L	X	X	X	X	X	X	X	X	H	H
L	L	L	X	X	X	X	X	X	X	X	H	H
H	H	L	L	X	X	X	X	X	X	X	Q ₀	Q̄ ₀
H	H	L	L	X	X	X	X	X	X	X	H	L
H	H	L	L	X	X	X	X	X	X	X	L	H
H	H	L	L	X	X	X	X	X	X	X	TOGGLE	
H	H	L	L	X	X	X	X	X	X	X	Q ₀	Q̄ ₀

positive logic: J = J1-J2, K = K1-K2
If inputs J and K are not used, they must be grounded.
Preset or clear function can occur only when the clock input is low.



NOTES:
1. With all outputs open, I_{CC} is measured with the Q and Q̄ outputs high in turn. At the time of measurement, the clock input is at 4.5V.
2. H = high level (steady state), L = low level (steady state), X = unknown.
3. Transition from low to high level.
Q₀ = the level of Q before the indicated input conditions were established.
TOGGLE: Each output changes to the complement of its previous level on each active transition (pulse) of the clock.
* This configuration is reversible; that is, it will not permit when preset and clear inputs return to their inactive (high) level.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


5474/7474 Dual D-Type Positive-Edge-Triggered Flip-Flop with Preset and Clear

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL					
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package			
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF		
T.I.	SN54S74	J	D	WD	SN54H74	J	D	WD	SN54LS74	J	D	WD	SN5474	J	D	WD	SN54L74	J	D	WD	TD	
	SN74S74	J	D	ND	SN74H74	J	D	ND	SN74LS74	J	D	ND	SN7474	J	D	ND	SN74L74	J	D	ND	TD	
FAIRCHILD	FM54S74/FM5974	DD	DD		FM54H74/FM59H74	DD	DD	F	FD	FM54LS74/FM59LS74	DD	DD	FD	FD	FD							
	FC74S74/FC9374	DD	DD		FC74H74/FC93H74	DD	DD	F	FD	FC74LS74/FC93LS74	DD	DD	FD	FD	FD							
MOTOROLA									SN74LS74			PC										
N.S.C.	DM74S74			ND	DM54H74	J	D	ND	DM54LS74	P	D		DM5474	J	D	ND	WD	DM54L74	J	D	ND	FD
					DM74H74	J	D	ND	DM74LS74			PD	DM7474	J	D	ND		DM74L74	J	D	ND	FD
PHILIPS	N74S74			D	QJ131/74H74			D	N74LS74			D	FJ131/7474			D						
	S54S74				S54H74	F	D	AD	WD				S5474	F	D	AD	WD					
SIEMENS	N74S74				N74H74	F	D	AD					N7474	F	D	AD						
SIEMENS													FLJ141			D						
FUJITSU									74LS74			3CD	MB420			D	MD					
HTACHI	HD74S74			D	PD				HD74LS74			PD	HD7474/HD2510			D	PD					
MITSUBISHI	M74S74								M74LS74			PD	M5327/M5374			PD						
NEC	74S74			CD					74LS74			CD	μPB214			DD	CD					
TOSHIBA													TC3474A			PD						

Electrical Characteristics SN54LS74/SN74LS74			
absolute maximum ratings over operating free-air temperature range			
Supply voltage, V _{CC}	TV	Steady state	SN54LS74
Input voltage	5.5V	Steady state	SN74LS74
recommended operating conditions			
		SN54LS74	SN74LS74
Supply voltage, V _{CC}	MIN	NOM	MAX
High-level output current, I _{OH}	5.5	5	5.5
Low-level output current, I _{OL}		4	5
Power dissipation, P _D	Check spec	25	25
Input clamp current, I _{ICL}	Check spec	25	25
Input delay time, t _{PLH}	High-level data	25	25
	Low-level data	20	20
Input load capacitance, C _{IN}		15	15
Operating ambient temperature, T _A		-55	125

electrical characteristics over recommended operating free-air temperature range			
PARAMETER	TEST CONDITIONS	MIN	TYP
V _{IH}	High-level input voltage	2	
V _{IL}	Low-level input voltage		0.8
V _I	Input clamp voltage	V _{CC} - MIN, I _I = -18mA	-1.5
V _{OH}	High-level output voltage	V _{CC} - MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OH} = MAX	2.7
V _{OL}	Low-level output voltage	V _{CC} - MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OL} = 4mA	0.25
I _I	Input current at maximum input voltage	D, J, K, Clear	0.1
		Preset	0.2
		Clear	0.1
I _H	High-level input current	D, J, K, Clear	20
		Preset	40
		Clear	20
I _L	Low-level input current	D, J, K, Clear	-0.4
		Preset	-0.8
		Clear	-0.8
I _{OS}	Short-circuit output current	Surge 54LS74	-20
		Surge 74LS74	-100
I _{CC}	Supply current (Average per flip-flop)	V _{CC} = MAX, See Note 1	4
f	clock frequency	V _{CC} = 5V, T _A = 25°C, C _L = 15pF, R _L = 2k	25
t _{PLH}	from clear, preset or clock (see appropriate) to 0 or 1		13
t _{PHL}			25

Pin Assignments (Top View)




Functional Table

74, 74A, 1S74, 574 (See Note 2)

INPUTS		OUTPUTS	
PRESET	CLEAR	D	Q
L	H	X	X
H	L	X	X
L	L	X	X
H	H	1	1
H	H	L	L
H	H	L	Q ₀

Functional Block Diagram



NOTES: 1 With all outputs open, I_{CC} is measured with the 0 and 1 outputs high in turn. At the time of measurement, the clock input is grounded.
 2 H=high level (steady state), L=low level (steady state), X=irrelevant
 † = transition from low to high level.
 Q₀=the level of Q before the indicated input conditions were established.
 * This configuration is nonstatic; that is, it will not persist when preset and clear inputs return to their inactive (high) level.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5400/7400 Quadruple 2-Input Positive-NAND Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL								
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package						
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF					
T.I.	SN54500	J	D	ND	W	SN54500	J	D	ND	W	SN54LS00	J	D	ND	W	SN5400	J	D	ND	W	SN54LS00	J	D	ND	W
FAIRCHILD	FM54500/FM5500	D	D	ND	W	FM54H00/FM5H00	D	D	ND	W	F74LS00/F74LS00	D	D	ND	W	FM5400/FM5400	D	D	ND	W	F7400/F7400	D	D	ND	W
MOTOROLA	MC74500	J	D	ND	W	MC74H00	J	D	ND	W	MC74LS00	J	D	ND	W	MC7400	J	D	ND	W	MC74LS00	J	D	ND	W
N. S. C.	DM74500	J	D	ND	W	DM74H00	J	D	ND	W	DM74LS00	J	D	ND	W	DM7400	J	D	ND	W	DM74LS00	J	D	ND	W
PHILIPS	N74500	J	D	ND	W	N74H00	J	D	ND	W	N74LS00	J	D	ND	W	N7400	J	D	ND	W	N74LS00	J	D	ND	W
SIGNETICS	NS54500	F	D	ND	W	NS54H00	F	D	ND	W	NS74LS00	F	D	ND	W	NS5400	F	D	ND	W	NS74LS00	F	D	ND	W
SIEMENS	74500	J	D	ND	W	74H00	J	D	ND	W	74LS00	J	D	ND	W	7400	J	D	ND	W	74LS00	J	D	ND	W
FUJITSU						MB601	J	D	ND	W	74LS00	J	D	ND	W	MB400	J	D	ND	W					
HITACHI	HD74500	J	D	ND	W						HD74LS00	J	D	ND	W	HD7400/HD7500	J	D	ND	W					
MITSUBISHI	MS5000	J	D	ND	W						MT4LS00	J	D	ND	W	MS2000	J	D	ND	W					
NEC	μ PB2500	D	D	ND	W						74LS00	J	D	ND	W	μ PB2501	D	D	ND	W					
TOSHIBA																7D3400 A	J	D	ND	W					

Electrical Characteristics SN54LS00/SN74LS00


Supply voltage, V _{CC}	5V	Operating power temperature range	SN54LS	-55°C to 125°C
Input voltage	5V	Storage temperature range	SN74LS	0°C to 150°C
Maximum input current	1.5 mA	Storage temperature range		-55°C to 150°C

recommended operating conditions					
		SN54LS00		SN74LS00	
Supply voltage, V _{CC}	MIN	NOM	MAX	MIN	MAX
High-level output current, I _{OH}	4.5	1	0.5	4.75	1
Low-level output current, I _{OL}	1	1	0.5	1	0.5
Operating power temperature, T _a	-55	125	150	0	150


electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage			0.8	V
V _I	Input clamp voltage	V _{CC} - MIN, I _I = -15 mA		-1.5	V
V _{OH}	High-level output voltage	V _{CC} - MIN, V _I = V _{IH} max, I _{OH} = MAX	2.7	3.4	V
V _{OL}	Low-level output voltage	V _{CC} - MIN, V _I = 2V, I _{OL} = 4mA	0.2	0.4	V
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V	0.1		mA
I _{IH}	High-level input current	V _{CC} = MAX, V _I = 7V	20		μA
I _{IL}	Low-level input current	V _{CC} = MAX, V _I = 0.4V	-20		μA
I _{OS}	Short-circuit output current*	V _{CC} = MAX, SNLS Family	-20	-100	mA
		74LS Family	-18	-100	mA
I _{CCM}	Supply current	V _{CC} = MAX, Total, outputs high	4	8	mA
I _{CCL}	Supply current	V _{CC} = MAX, Total, outputs low	12	22	mA
I _{CC}	Supply current	V _{CC} = 5V, Average per gate (50% duty cycle)	0.4		mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _a = 25°C, C _L = 15pF, R _L = 2kΩ	9	15	ns
t _{PHL}	Propagation delay time, high-to-low-level output		7	10	ns


Pin Assignments (Top View)



Schematics (each gate)



Input clamp diodes not on SN54L / SN74L circuits. '00, 100' CIRCUITS



Resistor values shown are nominal and in ohms.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5410/7410 Triple 3-Input Positive-NAND Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL																		
	Package				Package				Package				Package				Package																		
	Device Type	C	P	M	CF	Device Type	C	P	M	CF	Device Type	C	P	M	CF	Device Type	C	P	M	CF	Device Type	C	P	M	CF										
T.T.I.	SN54S10	J0			WD	SN54H10	J0			WD	SN54LS10	J0			WD	SN5410	J0			WD	SN54L10	J0			WD	SN74L10	J0			WD	SN7410	J0			WD
FAIRCHILD	FA54S10/FA54H10	ND			FD	FA54H10/FA54H10	DD			FD	FA54LS10/FA54LS10	ND			FD	FA5410/FA54H10	DD			FD	FA54L10/FA54H10	DD			FD	FA74L10/FA74H10	DD			FD	FA7410/FA74H10	DD			FD
MOTOROLA						MC3106	LD			FD					FD	MC5410	LD			FD					FD	MC7410	LD			FD			FD		
N.S.C.	DM54S10					DM54H10	J0			WD	DM54LS10				WD	DM5410	J0			WD	DM54L10	J0			WD	DM74L10	J0			WD	DM7410	J0			WD
PHILIPS	N74S10					0JN121/74H10					N74LS10					FJN121/7410																			
SIGNETICS	SS54S10					SS54H10	FD			WD						SS5410	FD			WD															
SIEMENS	N74S10					N74H10	FD			WD	N74LS10				WD	N7410	FD			WD															
SIEMENS																FLN11																			
FUJITSU						M8A02					74LS10					M8A01																			
HITACHI	HO74S10										HO74LS10					HO7410/HO7507																			
MITSUBISHI	M55S10										M74LS10					M53210																			
NEC	μP82S10										74LS10					μP8202																			
TOSHIBA																TD3A16A																			

Electrical Characteristics SN54LS10/SN74LS10
absolute maximum ratings over operating free-air temperature range


Supply voltage, V _{CC}	TV	Operating power temperature range	SN54LS10	-40°C to 100°C
Input voltage	1V	Storage temperature range <td>SN74LS10 <td>-55°C to 150°C</td> </td>	SN74LS10 <td>-55°C to 150°C</td>	-55°C to 150°C
Interconnect voltage	1.5V	Storage temperature range		-55°C to 150°C

recommended operating conditions


	SN54LS10		SN74LS10		UNITS
	MIN	MAX	MIN	MAX	
Supply voltage, V _{CC}	4.5	5	4.5	5	V
Maximum output current, I _{OL}	-40		-40		mA
Low-level output current, I _{OL}		4		4	mA
Operating power temperature, T _a	-55	125	-55	125	°C

electricals over recommended operating over free-air temperature range

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNITS	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage			0.8	V	
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -10mA		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} = MIN, V _I L = V _I L MAX, I _{OH} = MAX	2.7	3.4	V	
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _I H = 2V, I _{OL} = 4mA		0.4	V	
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V		0.1	mA	
I _{IH}	High-level input current	V _{CC} = MAX, V _I H = 2.7V		20	μA	
I _{IL}	Low-level input current	V _{CC} = MAX, V _I L = 0.4V		-0.4	mA	
I _{OB}	Short-circuit output current	V _{CC} = MAX, 54LS Family	-20	-100	mA	
I _{OL}	Supply current	74LS Family	-25	-100	mA	
I _{CC1}	Supply current	V _{CC} = MAX, Total outputs high		0.8	1.2	mA
I _{CC2}	Supply current	V _{CC} = MAX, Total outputs low		1.8	3.3	mA
I _{CC}	Supply current	V _{CC} = 5V, Average per gate (50% duty cycle)		0.4	mA	
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _a = 25°C, C _L = 15pF, R _L = 2kΩ		9	15	ns
t _{PHL}	Propagation delay time, high-to-low-level output			10	15	ns



Schematics (each gate)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5402/7402 . Quadruple 2-Input Positive-NOR Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package	
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF
T.I.	SN54502	J	D	WD					SN54LS02	J	D	WD	SN5402	J	D	WD	SN54L02	J	D	WD
	SN74502	J	D	ND					SN74LS02	J	D	ND	SN7402	J	D	ND	SN74L02	J	D	ND
FAIRCHILD	FMS402/FMS02	Q	D	FD					FMS402/FMS02	Q	D	FD	FMS402/FMS02	Q	D	FD				
	PC402/PC02	Q	D	FD					PC402/PC02	Q	D	FD	FC7402/FC3N02	Q	D	FD				
MOTOROLA									SN74LS02	P	D		MC7402	L	D	FD				
									DM54LS02	J	D	ND	DM5402	J	D	ND	DM54L02	J	D	ND
N.S.C.									DM74LS02	J	D	ND	DM7402	J	D	ND	DM74L02	J	D	ND
PHILIPS	N74502								N74LS02				FJH221/7402							
													SS402	F	D	AD	WZ			
SIGNETICS	N74502								N74LS02	A	D		N7402	F	D	AD				
SIEMENS													FLN191							
FUJITSU									74LS02	A	D		MB417							
HITACHI	HD74502								HD74LS02	P	D		HD7402/HD7511							
mitsubishi									M74LS02	P	D		MS3202							
NEC													μP8232							
TOSHIBA													TD3402A							

Electrical Characteristics SN54LS02/SN74LS02
 Absolute maximum ratings over operating free-air temperature range



Supply voltage, V _{CC}	TV	Operating input current, I _{IN}	SN54LS02	-100 to 1000
Input voltage	TV	SN74LS02	0 to 5.5	
		Storage temperature range	-65 to 150°C	

recommended operating conditions

	SN54LS02		SN74LS02		UNIT
	MIN	MAX	MIN	MAX	
Supply voltage, V _{CC}	4.5	5	3.3	5.25	V
High-level output current, I _{OH}	-400	0	-400	0	mA
Low-level output current, I _{OL}	0	4	0	4	mA
Operating free-air temperature, T _A	-55	125	0	70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage			0.8	V
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -10 mA		-1.5	V
V _{OH}	High-level output voltage	V _{CC} = MIN, I _{OH} = I _{OH} MAX, I _{OL} = MAX	2.7	3.4	V
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, I _{OL} = 6 mA	0.25	0.4	V
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V		0.1	mA
I _{IH}	High-level input current	Data inputs, V _{CC} = MAX, V _{IH} = 2.7V		20	μA
I _{IL}	Low-level input current	Data inputs, V _{CC} = MAX, V _{IL} = 0.4V		0.4	mA
I _{OS}	Short-circuit output current‡	V _{CC} = MAX, SNLS Family	-20	-100	mA
		74LS Family	-20	-100	mA
I _{CC}	Supply current	V _{CC} = MAX, Total outputs high	1.6	3.2	mA
I _{CC}	Supply current	V _{CC} = MAX, Average per gate (50% duty cycle)	2.8	5.6	mA
I _{CC}	Supply current	V _{CC} = 5V	0.55		mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _A = 25°C	10	15	ns
t _{PHL}	Propagation delay time, high-to-low-level output	C _L = 15pF, R _L = 20Ω	10	15	ns



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิติกรรมประกาศ

เนื่องจากในการทำโครงการเครื่องกระบวนกรขยายสัญญาณภาพ โดยได้รับความอนุเคราะห์ในการให้ความคิดเห็นและคำแนะนำในการทำโครงการนี้ตลอดจนในด้านเครื่องมือในการทำโครงการมาด้วยดีตลอดมาตั้งแต่ต้นจนทำโครงการได้สำเร็จตามวัตถุประสงค์ที่วางไว้

1. คุณ นิคม ณ. พัทลุง
2. คุณ จเร นันทิวาส
3. คุณ ธาณินทร์ ถาวรศาสนวงศ์
4. คุณ เชี่ยวชาญ นันต์ธนพานิช
5. คุณ ทศนัย แซ่หลี
6. คุณ อนุสรณ์ เนียมหมวด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

- [1] วารสาร “ ความรู้เบื้องต้นวิทยุกระจายเสียงและวิทยุโทรทัศน์ “
สำนักวิศวกรรม องค์การสื่อสารมวลชนแห่งประเทศไทย
- [2] ดร. ธวัช เมฆสุวรรณ นายโยชิตะชิ ซาวามุระ “ เทคนิคการซ่อมเครื่องรับโทรทัศน์สี “
สำนักพิมพ์ดวงกมล,2528



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้