



เครื่องถอดรหัสข้อมูลจากสัญญาณโทรทัศน์

DATA TELEVISION BROADCASTING DECODER

โดย

นาย จริญ แก้วดีเลิศ รหัส 37013054

นาย นเรศ ดันติศิริวัฒนา รหัส 37013071

นาย สมศักดิ์ พัฒนศิริวงศ์ รหัส 37013084

อาจารย์ที่ปรึกษา

ผศ.ดร. ปราโมทย์ วาดเขียน

29 ก.ย. 2541
วัน เดือน ปี.....
เลขทะเบียน..... 038142
เลขเรียกหนังสือ..... T 39162 / 1511

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิทยาศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2539

038142

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ปีการศึกษา 2539

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหาร ลาดกระบัง

เรื่อง เครื่องถอดรหัสข้อมูลจากสัญญาณโทรทัศน์

DATA TELEVISION BROADCASTING DECODER

ผู้จัดทำ

1. นาย จรัญ แก้วดีเลิศ 37013054
2. นาย นเรศ ตันติศิริวัฒนา 37013071
3. นาย สมศักดิ์ พัฒนศิริวงศ์ 37013084

..... อาจารย์ที่ปรึกษา
(ผศ.ดร. ปราโมทย์ วาดเขียน)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องถอดรหัสข้อมูลจากสัญญาณโทรทัศน์
DATA TELEVISION BROADCASTING DECODER

โดย 1. นาย จรัญ แก้วดีเลิศ รหัส 37013054
2. นาย นเรศ ตันติศิริวัฒนา รหัส 37013071
3. นาย สมศักดิ์ พัฒนศิริวงศ์ รหัส 37013084

อาจารย์ที่ปรึกษา ผศ.ดร. ปราโมทย์ วาดเขียน

บทคัดย่อ

เครื่องถอดรหัสข้อมูลจากสัญญาณโทรทัศน์ รับข้อมูลโดยผ่านสัญญาณโทรทัศน์ที่ถูกแทรกอยู่ในช่องว่างของสัญญาณโทรทัศน์ปกติ ซึ่งสัญญาณตัวนี้มีลักษณะข้อมูลที่เป็นแบบดิจิทัล มีข้อมูลหลายประเภท เช่น ข้อ ความ กราฟิก สัญญาณควบคุม หรือแม้แต่สัญญาณเสียง ก็สามารถนำส่งแทรกเป็นข้อมูลส่วนนี้ได้ เครื่องถอดรหัสนี้มีการทำงานคล้ายกับโมเด็มแต่จะเป็นตัวรับข้อมูลฝ่ายเดียว และยังคงอาศัยโปรแกรมควบคุมในการใช้งาน การนำไปประยุกต์ใช้งานของตัวเครื่องถอดรหัสเองก็เช่นกัน แล้วนี้แสดงผล

เครื่องถอดรหัสเองยังต้องอาศัยโปรแกรมจากแหล่งอื่นด้วยที่ใช้งานร่วมด้วย เพื่อประกอบในการประยุกต์การใช้งานของระบบให้มีประสิทธิภาพสูงสุด

ABSTRACT

Data television broadcasting decoder receive data via television signal by insert in the previously space of a Television signal. The feature of data signal can have much widely meaning. Graphics, database, voice ,software and control signal are all possible with this form data television broadcasting. The decoder behaves like a modem, except that data is only conveyed one way and, like a modem, it requires application software running in the computer. The decoder will work with by application software with other section for higher efficiency.

สารบัญ

	หน้า
บทที่ 1 บทนำ	
1.1 ความหมายของระบบดาต้าบรอดคาสต์	1
บทที่ 2 ทฤษฎีและหลักการของระบบดาต้าบรอดคาสต์	
2.1 การส่งสัญญาณของระบบวิทยุโทรทัศน์	3
2.2 ระบบการส่งของระบบดาต้าบรอดคาสต์	27
2.3 ลักษณะสัญญาณของเส้นข้อมูล (Data Broadcast Line)	29
2.4 รายละเอียดของสัญญาณ	31
2.5 การเข้ารหัสแฮมมิง	31
2.6 การจัดช่วงความถี่ (Bandwidth Allocation)	36
2.7 โครงสร้างของรูปแบบการส่งข้อมูลสำหรับข้อมูลที่ส่งออกอากาศ	38
บทที่ 3 การคำนวณ การสร้างและการทำงาน	
3.1 วงจรและการทำงาน	43
3.2 วงจรภาครับ	45
3.3 วงจรแยกสัญญาณเทเลเท็กซ์ออกจากสัญญาณภาพ	49
3.4 วงจรต่อผ่านและความคุมสัญญาณเพื่อถอดข้อมูลออกจากเส้นข้อมูล	51
3.5 วงจรควบคุม	52
3.6 วงจรส่วนส่งผ่านข้อมูล	58
บทที่ 4 การทดลองและผลการทดลอง	
4.1 ขั้นตอนการทดลองและผลการทดลอง	71
บทที่ 5 วิจัยรณและสรุปผลการทดลอง	
5.1 สรุปผลการทดลอง	75
ภาคผนวก	
กิตติกรรมประกาศ	
เอกสารอ้างอิง	

สารบัญรูป

	หน้า
รูปที่ 1.1 แสดงระบบทางด้าน Broadcast	1
รูปที่ 2.1 ผลของจำนวนของการสแกน	3
รูปที่ 2.2 เวอร์ติคอลลรีโวลูชั่น (กรณีดีที่สุด)	4
รูปที่ 2.3 เวอร์ติคอลลรีโวลูชั่น (กรณีเลวที่สุด)	4
รูปที่ 2.4 ฮอริซอลทัลลรีโวลูชั่นที่มีจุดสแกนเล็กมาก	5
รูปที่ 2.5 ฮอริซอลทัลลรีโวลูชั่นที่มีจุดสแกนโต	5
รูปที่ 2.6 การสแกนรูป saw tooth	7
รูปที่ 2.7 Progressive scanning	8
รูปที่ 2.8 (a) Interlaced scanning procedure	8
(b) Interlaced scanning	9
รูปที่ 2.9 แสดง saw tooth ของการสแกนแบบ Interlaced scanning	10
รูปที่ 2.10(a) แสดง Static deflection	11
(b) แสดง Magnetic deflection	11
รูปที่ 2.11 แสดงรูป Ideal saw tooth	11
รูปที่ 2.12 แสดงรูปคลื่น saw tooth ในทางปฏิบัติ	12
รูปที่ 2.13 Composite video signal	14
รูปที่ 2.14 ค่ามาตรฐานของ sync และ horizontal blanking	16
รูปที่ 2.15 Horizontal blanking time	17
รูปที่ 2.16 Vertical blanking time	20
รูปที่ 2.17(a) positive modulation	22
(b) negative modulation	22
รูปที่ 2.18(a) การส่งแบบ vestigial side band	24
(b) กำลังสัญญาณที่ถูกส่งออกไป	24
(c) การตอบสนองของเครื่องรับ	24
รูปที่ 2.19 Double side band vision signal	25
รูปที่ 2.20 แสดงถึง Vestigial sideband	26
รูปที่ 2.21 Schematic of Exsample System	27
รูปที่ 2.22 แสดงสัญญาณโทรทัศน์ที่ส่งมาจากสถานี	28
รูปที่ 2.23 แสดงระดับของข้อมูล	30

	หน้า
รูปที่ 2.24 แสดงรูปสัญญาณด้านรูปร่างของข้อมูล	30
รูปที่ 2.25 แสดงรูปสัญญาณทางแนวนอน	31
รูปที่ 2.26 แสดงรูปแบบของโครงสร้างแพ็คเกจ 31	41
รูปที่ 3.1 แสดงบล็อกไดอะแกรมของดาต้าบรอดคาสต์โค้ดเดอร์	44
รูปที่ 3.2 แสดงบล็อกไดอะแกรมส่วนประกอบของรายละเอียดวงจรภาครับ	45
รูปที่ 3.3 บล็อกไดอะแกรมรายละเอียดวงจรขยายความถี่กลาง	46
รูปที่ 3.4 แสดงการติดต่อของรูปแบบ I^2C	47
รูปที่ 3.5 แสดงแอดเดรสของอุปกรณ์	48
รูปที่ 3.6 แสดงบล็อกไดอะแกรมของวงจรถอดเส้นข้อมูลออกจากสัญญาณภาพ	50
รูปที่ 3.7 แสดงรายละเอียดของภาคควบคุมการส่งผ่านข้อมูล	52
รูปที่ 3.8 ไดอะแกรมโครงสร้างของ 8051	52
รูปที่ 3.9 ภาพเหมือนของหน่วยความจำ	53
รูปที่ 3.10 แผนภูมิหน่วยความจำของ 8051	55
รูปที่ 3.11 สถาปัตยกรรมภายในของ 8051	55
รูปที่ 3.12 ไดอะแกรมขาของ 8051 แบบ DIP	56
รูปที่ 3.13 โครงสร้างของพอร์ต	56
รูปที่ 3.14 คุณสมบัติทางไฟฟ้าของการอินเตอร์เฟสที่ใช้การแทนระดับสัญญาณแบบทรีสเตต	59
รูปที่ 3.15 ลักษณะของ DCE และ DTE ที่ใช้ในวงจรการสื่อสารข้อมูล	60
รูปที่ 3.16 ลักษณะการทำงานของ null modem ที่ใช้ในการอินเตอร์เฟสระหว่าง DTE หรือ DCE	61
รูปที่ 3.17 RS-232-C interface circuit	61
รูปที่ 3.18 คุณสมบัติทางไฟฟ้าของอินเตอร์เฟสแบบ RS-232-C	63
รูปที่ 3.19 ลักษณะพื้นฐานของการส่งข้อมูลแบบ full - duplex	65
รูปที่ 3.20 วงจรใช้งานจริงในชิ้นงาน	65
รูปที่ 3.21 แสดงอุปกรณ์การทำงานในภาคต่างๆ ของเครื่องถอดรหัส	66
รูปที่ 3.22 แสดงวงจรส่วนรับสัญญาณ	67
รูปที่ 3.23 แสดงวงจรใช้งาน SAA 5231	68
รูปที่ 3.24 แสดงวงจรส่วนส่งผ่านข้อมูล และการควบคุม	69
รูปที่ 4.1 ไดอะแกรมการต่อในขั้นตอนการทดลอง	70
รูปที่ 4.2 แสดงเส้นแบล็กกิ้งของสถานีส่งที่ไม่มีการส่งข้อมูลระบบดาต้าบรอดคาสต์	70
รูปที่ 4.3 จุดปรับแรงดันไฟ AGC	71
รูปที่ 4.4 รูปสัญญาณความถี่ 38.9 MHz ของ TDA 8341	72
รูปที่ 4.5 สัญญาณภาพโทรทัศน์ที่มีสัญญาณข้อมูลแทรกมา	72

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
รูปที่ 4.6 สัญญาณนาฬิกา 14 (TTC) ของ SAA 5231	73
รูปที่ 4.7 สัญญาณข้อมูลที่ได้จากการแยกออกมาจากสัญญาณภาพ	73
รูปที่ 5.1 สัญญาณภาพของสถานีโทรทัศน์ที่ทำการส่งในระบบดาวเทียมบรอดแคสต์	75



สารบัญตาราง


	หน้า
ตารางที่ 2.1 การจัดช่องความถี่ระบบ CCIR - B	26
ตารางที่ 2.2 การกำหนดการใช้งานเส้นแบล็กกิ้งของสัญญาณภาพโทรทัศน์ใน 21 เส้นแรก	29
ตารางที่ 2.3 แสดงบิตข้อความที่ผิดพลาด	32
ตารางที่ 2.4 แสดงเลขรหัสฐานสอง	32
ตารางที่ 2.5 แสดงตัวอย่างของการตรวจสอบบิตของรหัสแฮมมิง	33
ตารางที่ 2.6 แสดงค่าผลการเข้ารหัส	33
ตารางที่ 2.7 แสดงการตรวจสอบพาริตี	33
ตารางที่ 2.8 แสดงการตรวจสอบพาริตี	33
ตารางที่ 2.9 แสดงผลการตรวจสอบเมื่อเกิดความผิดพลาด	34
ตารางที่ 2.10 การตรวจสอบตำแหน่งบิตผิดพลาด	34
ตารางที่ 2.11 แสดงรหัสแฮมมิง	35
ตารางที่ 2.12 แสดงอัตราของข้อมูลต่อจำนวนเส้นแบล็กกิ้ง	36
ตารางที่ 3.1 RS232-C Standard Configuration	64

บทที่ 1

บทนำ

1.1 ความหมายของระบบดาวเทียมbroadcast

ระบบดาวเทียมbroadcast คือ ระบบที่สามารถรับข้อมูลข่าวสารโดยอาศัยคลื่นวิทยุโทรทัศน์ ในขณะที่ออกอากาศรายการตามปกติซึ่งข้อมูลข่าวสารสามารถรับได้ โดยติดตั้งวงจรถอดรหัสของระบบเข้ากับเครื่องคอมพิวเตอร์ และข้อมูลนี้จะถูกนำไปประมวลผลโดยโปรแกรมทางคอมพิวเตอร์อีกทีเพื่อจะทำการปรับปรุงรูปแบบการแสดงผลทางหน้าจอเครื่องคอมพิวเตอร์หรือเพื่อเป็นแหล่งข้อมูลในการแสดงผลที่หน่วยแสดงผลอื่น ต่อไป ข้อมูลข่าวสารพวกนี้จะมีทั้งข่าวสารโดยทั่วไป ข่าวสารทางธุรกิจ หรือข่าวสารเฉพาะกลุ่มได้แก่ ข้อมูลตลาดหุ้น ข้อมูลการวิเคราะห์ และอื่น ๆ ระบบดาวเทียมbroadcastจะมีข้อได้เปรียบกว่าการส่งข่าวสารระบบอื่น เนื่องจากการส่งข่าวสารสามารถกระจายข่าวสารได้อย่างรวดเร็วเช่นเดียวกับระบบวิทยุโทรทัศน์คือ วิธีการส่งข่าวสารไปกับสัญญาณโทรทัศน์ โดยไม่รบกวนรายการโทรทัศน์ปกติ เครื่องคอมพิวเตอร์จะถูกนำมาใช้ในระบบนี้เพื่อเป็นตัวประมวลผลข่าวสารพวกนี้



รูปที่ 1.1 แสดงระบบดาวเทียมbroadcast (DATA BROADCAST SYSTEM)

ส่วนทางด้านเครื่องส่งของดาวเทียมbroadcastนั้น จะมีการส่งข้อมูลมาจากแหล่งข้อมูลต่างๆ เช่น ตลาดหลักทรัพย์ จะส่งผ่านโครงข่ายการสื่อสารต่างๆ เช่น การส่งผ่านทางสายโทรศัพท์หรือการส่งผ่านโทรศัพท์ไร้สาย ระหว่างแหล่งข้อมูลที่ส่งกับสถานีส่งสัญญาณโทรทัศน์ โดยการรับส่งผ่านทางโมเด็มทั้งสองแหล่ง ซึ่งสัญญาณที่ส่งมานั้นมีทั้งข้อมูล ภาพ และเสียง สัญญาณที่มาจากแหล่งข้อมูลหลายที่จะถูกนำมาแทรกเข้ากับสัญญาณโทรทัศน์ ซึ่งประเทศไทยเป็นการส่งในระบบ PAL (625 เส้น) โดยมีการสแกนภาพทั้งฟิลด์คู่และฟิลด์คี่ใน 1 ภาพ (1 ภาพแบ่งเป็น 2 ฟิลด์ใน 1 วินาทีมี 25 ภาพ) ในช่วงของการสแกนภาพระหว่างฟิลด์จะมี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสับกลับเรียกว่า สัญญาณแบล็กกิ้ง จะมีคาบเวลาประมาณ 25 สแกนไลน์ ช่วงเวลาดังกล่าวจะไม่มี การส่งข้อมูลของสถานีโทรทัศน์ เป็นการสูญเสียเปล่า ดังนั้นจึงมีการส่งข้อมูลแบบดาต้าบรอดคาสต์ เข้าไปสอดแทรกในสัญญาณแบล็กกิ้งระหว่างเส้นที่ 7 ถึง 22 เป็นจำนวน 16 เส้น ในระหว่างเส้นสัญญาณเหล่านี้จะมีการส่งสัญญาณทดสอบของสถานีส่งออกมา 2 เส้น เพื่อตรวจสอบและยังเว้นไว้ระหว่างเส้นเหล่านี้กับสัญญาณอื่นอีก 2 เส้น คือเส้น 7/320 และ 22/335 ทำให้ส่งข้อมูลจริงๆ เพียง 12 เส้น โดยนำสัญญาณข้อมูลเหล่านี้แทรกเข้าไปที่เส้นแบล็กกิ้ง เพื่อทำการส่งออกอากาศต่อไป ส่วนทางด้านรับก็สามารถรับได้เหมือนกันกับเครื่องรับโทรทัศน์ทั่วไป แต่ในระบบของดาต้าบรอดคาสต์ จะมีตัวถอดรหัสติดตั้งก่อนเครื่องคอมพิวเตอร์ ซึ่งอุปกรณ์ถอดรหัสนี้ เรียกว่า ดาต้าบรอดคาสต์ดีโคเดอร์ (Data broadcast decoder) โดยจะทำการถอดรหัสข้อมูลที่แทรกอยู่ในเส้นแบล็กกิ้งออกมาเหมือนกับแหล่งข้อมูลที่ส่งมาทุกประการ ซึ่งการส่งแบบดาต้าบรอดคาสต์นี้ จะเป็นการส่งด้วยความเร็วสูงและข้อมูลมีความต่อเนื่อง ในการส่งในระบบนี้มีข้อจำกัดคือจะส่งข้อมูลได้ทางเดียวไม่มีการโต้ตอบระหว่างแหล่งข้อมูลทางด้านส่งและด้านรับ โดยทางด้านรับจะรับที่ใดก็ได้ นั้น ขึ้นอยู่กับว่าด้านรับสามารถรับช่องสัญญาณโทรทัศน์ที่เราแทรกข้อมูลมารับสัญญาณโทรทัศน์ได้หรือไม่ ถ้ารับได้สัญญาณโทรทัศน์ได้ข้อมูลที่รับก็จะรับได้เช่นกัน

ซึ่งในบทความท้าย ๆ จะเป็นการสรุปผลการทดลองการใช้งาน ปัญหาและแนวทางในการพัฒนาต่อไปในอนาคต

บทที่ 2 กล่าวถึงโครงสร้างของสัญญาณภาพในระบบโทรทัศน์ ทฤษฎีและหลักการของระบบการส่งแบบดาต้าบรอดคาสต์

บทที่ 3 กล่าวถึงการคำนวณ การสร้างวงจรและการทำงาน

ภาคผนวก วงจรส่วนต่าง ๆ ของระบบดาต้าบรอดคาสต์และข้อมูลอย่างย่อของอุปกรณ์สำคัญในส่วนวงจรการทำงาน

ขอบเขตของวิทยานิพนธ์

ในวิทยานิพนธ์ส่วนที่ทำขึ้นนี้เป็นการรับสัญญาณข้อมูล โดยวงจรภาครับจะทำการถอดรหัสข้อมูลที่ส่งมากับสัญญาณแบล็กกิ้งของโทรทัศน์ ในการส่งข้อมูลแบบนี้จะสามารถส่งได้ด้วยความเร็วสูงและมีความต่อเนื่องซึ่งทางด้านรับสามารถที่จะรับได้หลายจุด โดยข้อมูลที่รับจะนำมาแสดงผลบนคอมพิวเตอร์ซึ่งทำให้การรับมีประสิทธิภาพมากยิ่งขึ้นกว่าการรับส่งแบบเทเลเท็กซ์

บทที่ 2



ทฤษฎีและหลักการของระบบดาต้าบรอดคาส

ในอดีตที่ผ่านมา ระบบการแพร่กระจายข้อมูลให้ถึงผู้รับจำนวนมาก ในเวลาใกล้เคียงกันสามารถกระทำได้โดยการส่งข้อมูลด้วยโมเด็มผ่านทางสายโทรศัพท์ซึ่งทำให้สิ้นเปลือง ค่าใช้จ่ายเป็นจำนวนมาก แต่ยังมีวิธีการส่งที่สามารถลดค่าใช้จ่ายในการส่งข้อมูล ในส่วนนี้จะได้อีกทางหนึ่ง คือระบบดาต้าบรอดคาส เป็นระบบส่งข้อมูลโดยใช้คลื่นสัญญาณโทรทัศน์เป็นคลื่นพาหะในลักษณะเดียวกับการส่งในระบบ เทเลเท็กซ์ แต่ลักษณะข้อมูลจะมีขนาดและความเร็วในการส่งข้อมูลได้มากกว่า ทำให้สามารถส่งข้อมูลข่าวสาร เอกสาร รูปภาพ หรือข้อมูลอื่น ๆ ซึ่งผู้รับจะต้องมีอุปกรณ์และซอฟต์แวร์ที่เหมาะสมในการรับข้อมูล ก่อนอื่นขอกล่าวถึงระบบการส่งสัญญาณโทรทัศน์ เพื่อเป็นพื้นฐานในการทำความเข้าใจระบบดาต้าบรอดคาสต่อไป

2.1 การส่งสัญญาณของระบบวิทยุโทรทัศน์

โครงสร้างของสัญญาณภาพ

ภาพที่เรามองเห็นจะถูกส่งด้วยระบบโทรทัศน์ประกอบด้วยจุดเล็ก ๆ จำนวนมากมายซึ่งเรียกว่า พิกเจอร์อีลิเมนต์ (Picture element) และพิกเจอร์อีลิเมนต์เป็นพื้นที่สี่เหลี่ยมเล็ก ๆ ซึ่งทำให้เกิดขึ้นโดยเส้นในแนวนอน (Horizontal line) กับ เส้นในแนวแกนตั้ง (Vertical line) จะแบ่งภาพออกเป็นส่วน ๆ แต่ละส่วนจะมีขนาดเท่ากันแต่มีความสว่างไม่เท่ากัน ภาพโทรทัศน์ที่เรามองเห็นประกอบไปด้วยพิกเจอร์อีลิเมนต์จำนวนมากมาย รูปที่ 2.1 แสดงให้เห็นรายละเอียดของภาพที่ปรากฏเมื่อระบบโทรทัศน์ใช้จำนวนเส้นสแกนต่างกัน รูป 2.1(a) ใช้เส้นสแกนน้อยกว่ารูป 2.1(b)



รูปที่ 2.1 ผลของจำนวนของการสแกนที่มีต่อรายละเอียดของภาพ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความชัดเจนของภาพ (Resolution)

ความชัดเจนของภาพคือ การถอดถ่ายของเส้นดำและขาว ความสามารถอันนี้โดยปกติระบุไว้เป็นจำนวนเส้นที่สามารถถอดถ่ายได้ (นับทั้งเส้นดำและขาว) ในความยาวเท่ากับความสูงของภาพ


เวอร์ติคอลรีโซลูชัน (Vertical resolution) ในลักษณะที่ดีควรเท่ากับจำนวนเส้นของระบบโทรทัศน์นั้น ๆ กล่าวคือสามารถถ่ายทอดเส้นขาวดำและเส้นขาวเรียงลำดับไปทางแนวดิ่งจากบนลงล่าง (ณ ที่นี้คือ 625 เส้น)

ในทางปฏิบัติแล้วนั้นเส้นสับกลับระหว่างฟิลด์ (field flyback) ต้องการเวลาคิดเป็นจำนวน 25 เส้น ต่อหนึ่งฟิลด์เป็นจำนวน 50 เส้น ในจำนวน 625 เส้นเหลือเป็นเส้นที่ใช้งาน (active line) 575 เส้น ขอให้พิจารณานุกรมของเส้นนอนดำขาวดังแสดงในรูปที่ 2.2(a) การสร้างภาพที่หน้าจอเส้นที่ 1 ทำให้เกิดสัญญาณเป็นภาพดำ และเส้นสองทำให้เกิดภาพขาวและต่อ ๆ ไป ในกรณีเช่นนี้เราจะได้เวอร์ติคอลรีโซลูชัน 100 เปอร์เซนต์ เต็มที่ และได้ภาพอย่างยอดเยี่ยมทางด้านรับในรูปที่ 2.2.(b) ณ ที่นี้สมมุติเอาว่าเส้นผ่าศูนย์กลางของจุดสแกน (scanning spot) ใดเท่ากับความกว้างของเส้นขาวค่าหนึ่ง ๆ



รูปที่ 2.2 เวอร์ติคอลรีโซลูชัน (กรณีดีที่สุด)

ในกรณีเลวที่สุดซึ่งจุดสแกนกวาดผ่านเส้นดำและขาวคนละครั้งดังแสดงในรูปที่ 2.3(a) ภาพที่รับได้จะเป็นภาพกึ่งสีเทาตลอดและเวอร์ติคอลรีโซลูชันจะเป็นศูนย์




รูปที่ 2.3 เวอร์ติคอลรีโซลูชัน (กรณีเลวที่สุด)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในทางปฏิบัตินั้นเวอร์ติคอลลิเมนต์ ในภาพเคลื่อนที่หนึ่ง ๆ จะไม่เป็นรูปแบบ (pattern) ดายตัว แต่จะกระจายไปทั่วภาพ จำนวนเส้นที่สามารถจำแนกออกได้จะมีจำนวน 75 เปอร์เซนต์ ของจำนวนเส้นที่ใช้งานทั้งหมดนั่นคือเวอร์ติคอลรีโซลูชันที่คาดว่าจะได้มีค่าเป็น $575 \times 0.75 = 430$ เส้น (โดยประมาณ)


ฮอริซอลทัลรีโซลูชัน (Horizontal resolution) เพื่อให้สอดคล้องกันในเรื่องรายละเอียดของภาพฮอริซอลทัลรีโซลูชัน ควรมีค่าอย่างเดียวกับเวอร์ติคอลรีโซลูชันฮอริซอลทัล คือ ความสามารถในการสร้างเส้นดำขาวเรียงสลับกันทางฮอริซอลทัล ในความยาวเท่ากับ ความสูงของภาพ จำนวนที่แท้จริงของเส้นที่สามารถจำแนกได้ในความกว้างทั้งหมดของภาพต้องนำอัตราส่วนของรูป (aspect ratio) ซึ่งจะได้จำนวนที่แท้จริงของเส้นที่สามารถจำแนกทางฮอริซอลทัลได้ $4/3 \times 430 = 573$ เส้น

รูปที่ 2.4(a) แสดงการสแกนของจุดที่เริ่มสแกน ผ่านอนุกรมเส้นดำ-ขาวสลับกันตรงตามจำนวนสูงสุดของฮอริซอลทัลรีโซลูชันถ้าจุดมีขนาดเล็กมาก สัญญาณขาออกจากลำกล้อง (camera tube) จะเป็นสแควร์เวฟ (square wave) และภาพที่ถอดถ่ายได้ทางด้านรับจะสมบูรณ์เหมือนด้านส่ง ดังรูป 2.4(b)



รูปที่ 2.4 ฮอริซอลทัลรีโซลูชันที่มีจุดสแกนเล็กมาก

เมื่อจุดที่สแกนโตพอควร การเปลี่ยนแปลงของสัญญาณจากดำไปขาวจะไม่ใช่ไปมาในทันทีแต่จะมีภาวะต่าง ๆ ซึ่งจุดอยู่ในส่วนดำบางส่วนและขาวบางส่วนทำให้ได้สัญญาณสีเทา รอบของสแควร์เวฟ รูปที่ 2.4(b) จะมันไปและเปลี่ยนไปคล้ายคลึงกับคลื่นไซน์ (sine wave) ดังรูปที่ 2.5(b) ภาพที่รับได้จะผิดไปจากเดิมโดยมีการค่อยๆ เปลี่ยนระหว่างดำและขาว



รูปที่ 2.5 ฮอริซอลทัลรีโซลูชัน (scan spot โตพอควรและมีการสูญเสีย Harmonic ต่าง ๆ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เราทราบแล้วว่าสแควร์เวฟประกอบด้วย คลื่นไซน์ ความถี่เดิม (fundamental frequency) และ ฮาร์โมนิก(harmonic) ต่าง ๆ มากมายและการสูญเสียของฮาร์โมนิกเหล่านี้ย่อมจะทำให้สัญญาณนี้ใกล้เคียงกับคลื่นไซน์เข้าไป การลดทอนองค์ประกอบความถี่สูง ๆ ในระบบรับส่งโทรทัศน์จะให้ผลคล้ายคลึงกับการเพิ่มขนาดจุดสแกน คือ ทำให้ฮอริซอลทัตริโซลูชันเลวลงไปทางปฏิบัติ ปัจจัยสำคัญที่เป็นตัวจำกัดฮอริซอลทัตริโซลูชันนั่นก็คือ แอมพลิจูดริโซลูชัน (amplitude resolution) ณ ความถี่สูง ๆ นั่นเอง

ในรูปที่ 2.5 สัญญาณสำหรับเส้นประชิดกันสองเส้น กล่าวคือ เส้นดำและขาวแทน 1 ไซเคิลของสัญญาณ

แบนด์วิธของสัญญาณภาพ

ขีดความถี่สูงของแบนด์วิธเพื่อให้ฮอริซอลทัตริโซลูชัน มีค่าเท่ากับเวรติคอลลริโซลูชันที่คาดว่าจะได้นั้น จำเป็นต้องจำแนกเส้นดำ - ขาวสลับตามฮอริซอลทัต 575 เส้นในเวลาใช้งาน (active time line time) และเส้นที่ทำงานสำหรับ 1 เส้นเท่ากับเวลาที่ใช้ในหนึ่งเส้น (line time) ลบฮอริซอลทัตแบบถึงกึ่ง

$$\text{นั่นคือ } 64 \mu\text{S} - 12 \mu\text{S} = 52 \mu\text{S}$$

โดยที่ 1 ไซเคิล ของสัญญาณเกิดจากเส้นสองเส้น ดังนั้นในเวลา 52 μS จึงมีสัญญาณ 575/2 ไซเคิล นั่นเอง

$$\text{ขีดความถี่สูงของ bandwidth} = \frac{\text{จำนวนเส้น horizontal scan}}{2} \div \text{active time}$$

$$= \frac{575}{2 \times 52} = 5.5 \text{ MHz}$$

ในทางปฏิบัติของการรับส่งโทรทัศน์ระบบ 625 เส้น กำหนดให้ใช้ความถี่สูงสุดของสัญญาณภาพ (maximum video frequency) เป็น 5 MHz โดยยอมเสียคุณภาพทางฮอริซอลทัตริโซลูชันลงไปบ้าง

ระบบโทรทัศน์ที่มีขีดทางความถี่สูง 5 MHz สำหรับสัญญาณภาพ (Picture signal) นี้ยังพอเพียงสำหรับการรับส่งสัญญาณซิงค์ (sync signal) อีกด้วยดังจะเห็นได้ดังต่อไปนี้

ปกติสัญญาณซิงค์ต่าง ๆ ที่ใช้เป็นพัลส์รูปสี่เหลี่ยม มีเวลาขอบขาขึ้น (rise time) อยู่ในย่าน 0.2 และ 0.4 μS ดังนั้น ความถี่สูงสุดที่ต้องการสำหรับเวลาขอบขาขึ้นดังกล่าวจะหาได้จาก

$$\text{ความถี่สูงสุดสำหรับ เวลาขอบขาขึ้น } 0.2 \mu\text{S} = \frac{1}{2 \times 0.2} = 2.5 \text{ MHz}$$

$$\text{ความถี่สูงสุดสำหรับ เวลาขอบขาขึ้น } 0.4 \mu\text{S} = \frac{1}{2 \times 0.4} = 1.25 \text{ MHz}$$

การสแกน

หน้าที่ของการสแกนก็เพื่อที่จะเลือก พิกเจอร์อีลิเมนต์ของภาพที่ชัดเจนบนฉากเรียงตามลำดับเพื่อทำการส่งและสร้างขึ้นใหม่ทางด้านรับให้ตรงกับด้านส่ง การสแกน หมายถึงจำนวนภาพที่ส่งออกไปต่อวินาที ถ้าเราส่งจำนวนต่อวินาทีมากมายเท่าไร การกระพริบของภาพจะลดลงเท่านั้นยิ่งเพิ่มจำนวนเส้นในการสแกนก็ยิ่งจะได้ภาพที่ละเอียดชัดเจนยิ่งขึ้น


$$\begin{aligned}
 \text{ให้จำนวนของพิกเซลหรือลิเมนต์} &= N \\
 \text{ให้จำนวนเส้นในการสแกน} &= n \\
 \text{ความสูงของภาพ} &= h \\
 \text{ความกว้างของภาพ} &= b \\
 \text{หาความสัมพันธ์ได้ว่า} \quad N &= [b/h] \times (n^2) \\
 b/h \text{ Aspect ratio} &= 4/3
 \end{aligned}$$

จะเห็นได้ว่าความชัดเจนของภาพจะขึ้นอยู่กับ จำนวนพิกเซลหรือลิเมนต์ (N) ให้ความถี่ของการสแกนทาง
 เวกติคอลล (Fv) เท่ากับ จำนวนภาพ/วินาที ฉะนั้นความถี่ในของฮอริซอลทัลสแกน (Fh) เท่ากับ จำนวน
 ภาพต่อวินาที คูณด้วยจำนวนเส้นสแกน โทรทัศน์ระบบ 625 เส้น จะมีจำนวนเส้นต่อหนึ่งภาพ และจะมี
 จำนวนภาพ/วินาที เท่ากับ 25 ฉะนั้นเราสามารถหาความถี่ของฮอริซอลทัลสแกน จะได้

$$F_h = 25 \times 625 = 15625 \text{ Hz}$$

$$\text{และ } n = F_h / F_v = 15625 / 25 = 625 \text{ เส้น}$$

การสแกนอาศัยรูปฟันเลื่อย (saw tooth) ดังแสดงในรูปที่ 2.6.




รูปที่ 2.6 การสแกนรูป saw tooth

จากรูปที่ 2.6 จะเห็นว่าการสแกนจะกระทำไปพร้อมๆ กัน ทางฮอริซอลทัลและเวกติคอลลโดยที่ความถี่ใน
 การ สแกนต่างกัน แต่ขดลวดทางฮอริซอลทัลและเวกติคอลลที่จะทำให้เกิดการสแกน จะวางอยู่ในตำแหน่ง
 ตั้งฉากซึ่งกันและกัน โดยทั่วไปแล้ววิธีการสแกนมีอยู่ 2 วิธีคือ

1. โพรเกรสซีฟสแกนนิ่ง (Progressive scanning)
2. อินเตอร์เลซสแกนนิ่ง (Interlaced scanning)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.7 Progressive scanning


จากรูปที่ 2.7 จะเห็นว่าภาพจะถูกสแกนจากซ้ายไปขวาและจากบนลงล่าง คือ สแกน 1 - 1', 2 - 2', 3 - 3'N - N' แล้วก็มาเริ่มสแกน 1 - 1' ใหม่ การสแกนแบบนี้เป็นหลักเบื้องต้นของการสแกนในระบบโทรทัศน์

อินเตอร์เลซสแกนนิ่ง เป็นการสแกนที่ดีกว่าแบบโปรเกรสซีฟสแกนนิ่ง มากเพราะสามารถเพิ่มจำนวนภาพต่อวินาทีได้ โดยใช้แบนด์วิดท์เท่าเดิมหลักการสแกน ดังแสดงให้เห็นได้ในรูปที่ 2.8 การสแกนแบบนี้จะเริ่มสแกนเส้นคี่ก่อนคือ เริ่ม 1 - 1', 3 - 3', 5 - 5',n - n' แล้วก็มาเริ่มสแกนเส้นคู่ 2 - 2', 4 - 4', 6 - 6',N - N'




รูปที่ 2.8 (A) Interlaced scanning procedure

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.8 (B) Interlaced scanning

การสแกนเส้นคี่แล้วมาสแกนเส้นคู่แล้วกลับมาสแกนเส้นคี่อีกเรื่อย ๆ ไป สแกนก็มีหลักการเช่นเดียวกับการสแกนแบบโพรงกรรขีฟสแกนนิ่งนั่นเอง แต่เราสแกนสองครั้งนำมาซ้อนเป็นภาพ ๆ เดียว ในระบบอินเตอร์เลสแกนนิ่ง จำนวนเส้นสแกนต้องเป็นเลขคี่เสมอ เพราะว่าอินเตอร์เลสแกนนิ่งกระทำได้จากการฮอริซอลทัสแกนนิ่งและเวอร์ติคอลลสแกนนิ่งโดยอัตโนมัติ การเวอร์ติคอลลสแกนนิ่งที่เป็นเลขคี่ จะสิ้นสุดลงกึ่งกลางของเส้นฮอริซอลทัสแกนนิ่ง ส่วนการเวอร์ติคอลลสแกนนิ่งที่เป็นเลขคู่ จะสิ้นสุดลงที่เส้นสุดท้าย ของเส้นฮอริซอลทัสแกนนิ่งดังแสดงในรูปที่ 2.9 จะเห็นความสัมพันธ์ ระหว่างฮอริซอลทัสแกนนิ่งและเวอร์ติคอลลสแกนนิ่งที่กระทำไปพร้อมกัน ในรูปที่ 2.9 สมมุติว่าเวลาในช่วงการสับกลับ (retrace) เป็นศูนย์แต่ความจริงในช่วง ของการสับกลับของการสแกนจะเสียเวลาบ้างเล็กน้อย



รูปที่ 2.9 รูป saw tooth ของการแสดงผลแบบ Interlaced scanning

ถ้าจำนวนเส้นในการสแกนเป็นเลขคู่แล้วทางปฏิบัติจะทำได้ เพราะว่ารูปร่างของรูปคลื่นแบบฟันเลื่อยทางเวอร์ติคอลและฮอริซอนทัลจะต้องต่างกันและแยกกันทำงาน การสแกนเส้นจันครึ่งหนึ่งเราเรียกว่า ฟิลด์สแกน [field scanning (F1)] การสแกนครบหนึ่งภาพเรียกว่า เฟรมสแกน [frame scanning (Ff)] ฉะนั้นจะได้

$$Ff = 2 F1$$

ในหนึ่งเฟรมจะประกอบด้วย 2 ฟิลด์ คือ ฟิลด์คี่ และ ฟิลด์คู่ เฟรมจะมีความถี่เป็นครึ่งหนึ่งของฟิลด์เสมอ เมื่อเปรียบเทียบข้อดีและข้อเสียของระบบอินเตอร์เลซสแกนนิ่งกับโปรเกรสซีฟสแกนนิ่ง พอสรุปได้ดังนี้

ข้อดี กรณีจำนวนเส้นสแกน และจำนวนภาพต่อวินาทีเท่ากับระบบอินเตอร์เลซสแกนนิ่ง จะให้การกระพริบน้อยกว่า

ข้อเสีย การที่จะทำให้เกิตอินเตอร์เลซสแกนนิ่งยากมักจะเกิตเส้นแพร์ริง (Line pairing) ซึ่งทำให้ความชัดเจลดลงไป และการสร้างซิงค์ลำบากและยุ่งยากมากกว่า


คำว่าอินเตอร์เลซสแกนนิ่ง หมายถึง เส้นสแกนมักจะทับกันทำให้เส้นในการสแกนลดลง ฉะนั้นรายละเอียดและความชัดเจนาจึงลดลงด้วย

การเบี่ยงเบนลำอิเล็กตรอน (Electrom beam deflection)

ระบบการเบี่ยงเบน (deflection) การสแกนนิ่งที่เห็นบนจอโทรทัศน์ซึ่งเรียกว่า เรสเตอร์ (raster) ทำได้โดยทำให้ลำอิเล็กตรอน (electrom beam) เคลื่อนที่จากซ้ายไปขวาและจากบนลงล่างการที่จะทำให้ลำอิเล็กตรอนเกิดการเบี่ยงเบน กระทำได้ 2 วิธี คือ

วิธีที่หนึ่ง เรียกว่า การเบี่ยงเบนแบบคงที่ (static deflection) ดังแสดงในรูปที่ 2.10. (A) วิธีนี้ใช้ โวลต์ เตจแบบฟันเลื่อยป้อนเข้าไปยังแผ่นที่จะทำการเบี่ยงเบนซึ่งต่ออยู่ในจอหลอดภาพ

วิธีที่สอง มีชื่อว่าการเบี่ยงเบนแบบสนามแม่เหล็ก (magnetic deflection) วิธีนี้ต้องป้อนกระแสไฟฟ้า ฟันเลื่อยเข้าไปที่ ขดลวดเบี่ยงเบน (deflection coil) เพื่อทำให้เกิดการเบี่ยงเบนสนามแม่เหล็กผลลัทธิลัดเล็ดรอน ให้เคลื่อนที่ ดังแสดงให้เห็นในรูป 2.10(B)




รูปที่ 2.10 (A) Static deflection

(B) Magnetic deflection

ทั้งสองแบบที่กล่าวมาแล้วจำเป็นต้องมีแผ่นเบี่ยงเบน หรือ ขดลวดเบี่ยงเบนอย่างละ 2 ชุด วางตั้งฉากซึ่งกันและกันเพื่อทำให้เกิดการหักเหทางเวกเตอร์คอลลและทางฮอริซอลทัต เส้นเรสเคอร์ที่เห็นเป็นรูปสี่เหลี่ยม ประกอบด้วยเส้นฮอริซอลทัต สแกนนิ่ง และ เวกเตอร์คอลลสแกนนิ่ง ในระบบพาล (PAL B) มาตรฐาน การกำหนด ความถี่สแกน กำหนดความถี่ฮอริซอลทัต เป็น 15625 Hz และความถี่เวกเตอร์คอลล = 50 Hz

คุณสมบัติของสัญญาณรูปฟันเลื่อย สัญญาณที่ใช้ในการหักเหลัทธิลัดเล็ดรอนจะแตกต่างจากคลื่น ชนิด คลื่นไซน์ ก็คือสัญญาณฟันเลื่อยจะประกอบด้วยความถี่ชนิด คลื่นไซน์หลาย ๆ ความถี่ประกอบกันแต่ คลื่นไซน์ จะมีความถี่เพียงความถี่เดียวเท่านั้น คือความถี่ 50 Hz

ดังรูปที่ 2.11 แสดงรูปคลื่นสัญญาณฟันเลื่อยในอุดมคติ (Ideal saw tooth) ถ้าแสดงด้วยสมการคณิตศาสตร์อนุกรมฟูเรียร์ (Fourier series) จะได้จำนวนฮาร์โมนิคที่สูงกว่าความถี่เดิมมากมายจนถึงอนันต์



รูป 2.11 รูป ideal saw tooth

$$f(t) = \sum_{n=1}^{\infty} A_n \sin n\omega t \quad (1)$$


$$\text{เมื่อ } A_n = \frac{A_k}{n\pi} \cos n\pi$$

$$A_k = \text{ขนาดของคลื่น ขอลูกตุศ}$$

$$n = \text{ลำดับของ harmonic}$$

ดังรูปที่ 2.12 จะเห็นว่าในช่วงสับกลับเท่ากับศูนย์ ซึ่งยากแก่การสร้างและการขยายมากเนื่องจากมีจำนวนฮาร์โมนิกมากมาย ดังนั้นในทางปฏิบัติรูปคลื่นฟันเลื่อยจะผลิตดังแสดงไว้ในรูปที่ 2.11 ถ้าให้เวลาในการสแกนทั้งหมดเท่ากับ T แบ่งออกเป็น 2 ส่วน คือ T_s เป็นเวลาที่ใช้การสแกน และ T_r เป็นเวลาที่ใช้ในการสับกลับ ซึ่งเขียนความสัมพันธ์ได้ว่า

$$A_n = \frac{A_k}{n^2 \pi^2 \frac{T_s}{T} (1 - \frac{T_s}{T})} \sin(n\pi \frac{T_s}{T}) \quad 2$$



รูปที่ 2.12 รูปคลื่น saw tooth ในทางปฏิบัติ

จากสมการนี้แสดงว่า ถ้าช่วงเวลาในการสับกลับมากจะใช้จำนวนฮาร์โมนิกน้อยลงและง่ายแก่การสร้างและออกแบบวงจรขยายในระบบโทรทัศน์ รูปคลื่นฟันเลื่อยจำเป็นต้องมีเวลาในการสับกลับที่เหมาะสม คือใช้เวลาสับกลับ 18 เปอร์เซ็นต์ สำหรับการหักเหทางฮาร์โมนิกและ 6.5 เปอร์เซ็นต์ในทางเวอร์ติคอลล

สัญญาณภาพและมาตรฐานของสัญญาณโทรทัศน์

สัญญาณภาพที่ประกับขึ้นเป็นสัญญาณทางไฟฟ้า ซึ่งตรงกับการสแกนของลำอิเล็กตรอนในกล้องโทรทัศน์ สัญญาณโทรทัศน์จะบอกรายละเอียดทางด้านเทคนิคของรูปร่างสัญญาณ และคุณสมบัติในการมอดูเลต ของโทรทัศน์ที่ส่งออกอากาศ ซึ่งจะบอกอย่างชัดเจนเกี่ยวกับ จำนวนเส้นของการสแกน อัตราส่วน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การอินเตอร์เลซ การมอดูเลทภาพและเสียงเป็นอย่างไร มีแถบแบนด์วิดท์อย่างไร จะให้รายละเอียดเกี่ยวกับระบบพาล ที่การกำหนดมาตรฐานสากล กำหนดใช้เส้นในการสแกนจำนวน 625 เส้น และอินเตอร์เลซของภาพ 2 ต่อ 1 หนึ่งภาพจะประกอบด้วย 2 ฟิลด์ หน้าที่ของฟิลด์เท่ากับ 50 Hz ฉะนั้นจำนวนภาพต่อวินาทีเท่ากับ 25 Hz หน้าที่ทางฮอริซอลทัลด เท่ากับ $625 \times 25 = 15625$ Hz มีอัตราความสูงต่อความกว้างของภาพ เท่ากับ 4 ต่อ 3

ส่วนประกอบของสัญญาณโทรทัศน์ ที่สำคัญมี 6 ส่วนคือ

- 1.สัญญาณภาพ (picture information)
- 2.สัญญาณซิงค์ประกอบด้วยไลน์ซิงค์และ ฟิลด์ซิงค์
- 3.สัญญาณแบล็กกิ้งป้องกันไม่ให้ตามองเห็นช่วงสับดกลับ
- 4.สัญญาณซิงค์ของสี (color synchronizing)
- 5.สัญญาณสี (chrominance)
- 6.สัญญาณขาวดำ (luminance)

สัญญาณภาพรวม (Composite video signal)

สัญญาณภาพรวมประกอบด้วยส่วนต่างๆ 6 ส่วน ได้แก่ สัญญาณภาพ สัญญาณซิงค์ สัญญาณแบล็กกิ้ง สัญญาณซิงค์ของสี สัญญาณสีและสัญญาณขาวดำ

สัญญาณภาพรวมประกอบด้วยแบล็กกิ้งพัลส์ทำหน้าที่ยกกระด้นสัญญาณสู่ระดับสีดำ (black level) ในช่วงสับดกลับทำให้ไม่เห็นเส้นสับดกลับบนจอภาพ ช่วงสับดกลับบนจอภาพเกิดตรงกับเวลาของพัลส์แบล็กกิ้ง

แบล็กกิ้งพัลส์ในสัญญาณภาพรวมมีทั้ง ฮอริซอลทัลดแบล็กกิ้งพัลส์ และเวอร์ติคอลลแบล็กกิ้งพัลส์ ฮอริซอลทัลดแบล็กกิ้งพัลส์ทำหน้าที่ลบเส้นสับดกลับจากด้านขวาของจอภาพมายังด้านซ้ายของจอภาพ ในแต่ละเส้นที่สแกนในแนวแกนนอนความถี่ฮอริซอลทัลดแบล็กกิ้งพัลส์ ถูกต่อถูกเท่ากับความถี่ที่ใช้ในการสแกนไลน์คือ 15625 Hz

เวอร์ติคอลลแบล็กกิ้งพัลส์ทำหน้าที่ลบเส้นสับดกลับของลำอิเล็กตรอน จากด้านล่างขึ้นด้านบนบนจอภาพเมื่อสิ้นสุดการสแกนแต่ละฟิลด์ ความถี่เวอร์ติคอลลแบล็กกิ้งพัลส์เท่ากับ 50 Hz ในแต่ละฟิลด์

สัญญาณซิงค์มีไว้เพื่อให้ทางเครื่องส่งและเครื่องรับทำการสแกนไปพร้อมๆ กัน โดยส่งฮอริซอลทัลดและเวอร์ติคอลลซิงค์ไปด้วยกันโดยมีความกว้างของเวลาที่ต่างกันเพราะฉะนั้นเป็นการง่ายในการแยกที่เครื่องรับโดยฮอริซอลทัลดสัญญาณซิงค์ จะถูกแยกด้วยการแสดงความแตกต่างซึ่งมีช่วงเวลาเท่ากับ 0.07 H $= 0.07 \times 64 = \mu S = 4.48 \mu S$ ส่วนเวอร์ติคอลลสัญญาณซิงค์จะแยกส่วนที่รวมอยู่ซึ่งมีช่วงเวลายาวนานกว่าทาง ฮอริซอลทัลด $= 2.5$ H $= 2.5 \times 64 = 160 \mu S$


เพื่อให้ช่วงฮอริซอลทัลดสัญญาณซิงค์ถูกต้อง เวอร์ติคอลลสัญญาณซิงค์จะแทรกสัญญาณเข้ามาเป็น H/2 เมื่อเริ่มจะเปลี่ยนฟิลด์เวอร์ติคอลลสัญญาณซิงค์ ได้มาจากการรวมส่วนประกอบซิงค์ซึ่งมี

The following terms concerning the components and values of a composite colour video signal are illustrated in Fig. 2.13]

- A* : the non-useful d.c. component,
- B* : the useful d.c. component, integrated over a complete frame period,
- C* : the picture d.c. component, integrated over the active line period (T_v),
- D* : the instantaneous value of the luminance component,
- E* : the instantaneous signal value with respect to the bottom of the synchronizing pulses,
- F* : the peak signal amplitude (positive or negative with respect to blanking level),
- G* : the peak amplitudes of chrominance components,
- H* : the peak-to-peak signal amplitude,
- J* : the difference between black level and blanking level (set-up),
- K* : the peak-to-peak amplitude of the colour burst,
- L* : the nominal value of the luminance component,
- M* : the peak-to-peak amplitude of a monochrome composite video signal ($M = L + S$),
- S* : the amplitude of the synchronizing pulses,
- T_{rv} : duration of line synchronizing pulse,
- T_{rb} : duration of line blanking period,
- T_v : duration of active line period,
- T_h : duration of breezeway,
- T_{fp} : duration of front porch,
- T_{bp} : duration of back porch.

The amplitudes L , S and M are used as reference amplitudes for the video signal. The amplitudes defined by B , C , D , E , F , G , H and J above, may be expressed as percentages of the value L .

Average picture level (APL) is the mean value of C over a complete frame period (excluding blanking periods) expressed as a percentage of L .



รูปที่ 2.13 Composite video signal

อีควอไลซ์ซิงพัลส์เกิดก่อน 5 ลูก ซึ่งใส่ในช่วง H/2 และหลังจากอีควอไลซ์ซิงพัลส์การเริ่มสแกน ของฟิลด์ที่ 2 จะเริ่มจากจุดกึ่งกลางของเส้นที่ 313


สัญญาณสี (Burst pulse) เป็นสัญญาณส่งไปในช่วงระยะของแบ็คโพร์ฮอร์ริซอลทัลแบลิ่งกิ้งอินเตอร์วัล (back porch horizontal blanking interval) และสัญญาณสีประกอบด้วยสัญญาณ 10 ไชเคิล ของ 4.43 MHz สัญญาณความถี่สี (color oscillator) ในเครื่องรับ

ส่วนประกอบของสัญญาณขาวดำ เป็นความสว่างของภาพมีลักษณะคล้ายคลึงกับสัญญาณภาพรวมของสัญญาณโทรทัศน์ขาวดำ จะมีความแตกต่างกันบ้างก็ตรงที่มีสัญญาณสีซึ่งมีความถี่เดียวกันกับแครี่เรียร์ของสัญญาณสี (color subcarrier) รวมอยู่ด้วยกันเท่านั้น

ส่วนประกอบสัญญาณโครมิแนนซ์ ประกอบด้วยสัญญาณสีสองสัญญาณรวมกันอยู่โดยมีมุมเฟสแครี่เรียร์ (carrier phase angle) ต่างกันอยู่ 90 องศา สัญญาณสีทั้งสองนี้ อยู่ในรูปของ Amplitude-modulated suppressed carrier sidebands ทั้งคู่รวมเฟสและแอมพลิจูดของสัญญาณสีนี้จะคอยควบคุมความมืดหรือสว่างของสี (Hue) และสภาวะอิ่มตัว (saturation) ของสีที่ต้องการส่งและต้องการรับ

ค่ามาตรฐานไลน์ซิงค์และไลน์แบลิ่งกิ้ง (LB)

ขนาดและเวลาของสัญญาณภาพระหว่างการสแกนฮอริซอลทัล 1 เส้น (H) ซึ่งมีค่าเท่ากับ $64 \mu\text{s}$ ดังแสดงในรูปที่ 2.14



		MNC - 72	PAL - B TOLERRANCE
A	BLANKING	11.99 μ S	9.0 ~ 15.0 μ S
B	SYNC	4.63 μ S	4.6 ~ 4.8 μ S
C	FRONT PORCH	1.63 μ S	1.2 ~ 1.8 μ S
D	BURST	10 cycles	9 ~ 11 cycles
E	SYNC & BREEZE WAY	5.6 μ S	5.5 ~ 5.7 μ S
F	SYNC & BACK PORCH	10.57 μ S	10.5 μ S
G	SYNC RISE-FALL-TIME	0.14 μ S	0.1 ~ 0.3 μ S
H	SC FREQUENCY (MHz)	4.43361875	$\pm$ 5 Hz

รูปที่ 2.14 ค่ามาตรฐานของ sync และ horizontal banking


คาบเวลาของเส้น (H) นี้เป็นระยะเวลาที่ใช้ในการสแกนเสร็จสมบูรณ์ใน 1 เส้น ความถี่ฮอริซอลทัลเท่ากับ $825 \times 25 = 15625$ เส้นใน 1 วินาที ฉะนั้นจึงหาค่าระยะเวลาได้จาก

$$H = 1/f_H = 1/15625 = 64 \mu S$$

เส้นแบล็งกิง (LB) ค่านี้จะเป็นช่วงเวลาที่จะใส่สัญญาณซึ่งระยะเวลาที่ลำอิเล็กตรอนจะสับกลับ ช่วงนี้จะถูกรักษาไว้ที่ระดับสัญญาณสีดำซึ่ง $LB = 0.19 H = 12 \mu S$ ระยะเวลาของเส้นแบล็งกิงจะแบ่งออกเป็น 3 ส่วน เพราะ ซึ่งจะทำให้เกิดกึ่งกลางช่วงแบล็งกิง ไลน์ซิงค์พัลส์ (HS) เป็นพัลส์เล็กๆ ที่มีความสำคัญมากจะถูกส่งจากด้านส่งไปยังเครื่องรับ เพื่อทำให้การสแกนทางฮอริซอลทัลของเครื่องรับถูกต้อง ความกว้างของ HS = $0.075 H = 4.7 \mu S$ และมีเวลาขอบขาขึ้นน้อยกว่า $0.25 \mu S$

ฟรอนโพช (Front porch) จุดเริ่มต้นของช่วงนี้จะไม่เริ่มที่แบล็ง กิงแต่จะตามหลังจุดเริ่มต้นของแบล็งกิง ประมาณ 2 เปอร์เซนต์ ของคาบเวลาของเส้นซึ่งระยะนี้เรียกว่าระยะ ฟรอนโพช เพื่อให้เวลาของไลน์ซิงค์แต่ละตัวได้เริ่มต้นใหม่ที่ระดับสัญญาณดำที่คงที่และหลีกเลี่ยงจากการสร้างไลน์ซิงค์ในเครื่องรับ การเปลี่ยนแปลงของระดับสีขาและสีดำของภาพ เป็นการซึ่งค้อออกจากอิทธิพลของช่วงท้าย ของสัญญาณภาพซึ่งจะสูงสุด เมื่อระดับสีขาเกิดขึ้นช่วงท้ายการสแกน ช่วงนี้จึงแทนด้วยระดับสีขาที่เกิดขึ้นให้เป็นระดับสีดำ ทำให้การเริ่มต้นของไลน์ซิงค์พัลส์ ถูกต้อง ฟรอนโพช = 2.5 เปอร์เซนต์ H = $1.5 \mu S$ แบ็คโพช (back porch) = $5.8 \mu S$ ระดับของสัญญาณภาพโดยทั่วไปจะกำหนดให้ระดับการมอดูเลทของแครี่เรียร์ยอดของซิงค์ จะให้การมอดูเลท 100 เปอร์เซนต์ เพราะการมอดูเลทแบบลบ (negative) เมื่อมีระดับขาวซึ่งระดับสัญญาณจะลดลงไปทางลบ แต่ช่วงแบล็งกิงรักษไว้ที่ 70 เปอร์เซนต์ และยอดของระดับขาวเป็นระดับ 10 เปอร์เซนต์ ซึ่งค่า 10 เปอร์เซนต์ ของ แครี่เรียร์ภาพนี้จำเป็นต้องต่อเครื่องร ระบบแครี่เรียร์ เพื่อแทรกกับแครี่เรียร์เสียง จะให้ความถี่ 5.5 MHz

ช่วงเวลาของฮอริซอลต์แบลิ่งกิ้ง (Horizontal blanking time)



รูปที่ 2.15 Horizontal blanking time

ระยะห่างระหว่างฮอริซอลต์แบลิ่งกิ้งไลน์หรือคาบเวลาฮอริซอลต์แบลิ่งกิ้งเท่ากับ $64 \mu\text{s}$ เขียนแทนด้วย H เป็นระยะที่ใช้ไปในการสแกนครบ 1 เส้น นับตั้งแต่เริ่มสแกนไปจนถึงสับกลับ

คาบเวลาฮอริซอลต์แบลิ่งกิ้งมีค่าประมาณ 18 เปอร์เซ็นต์ ของคาบเวลาในไลน์ หรือเท่ากับ $0.18 H$ เวลาฮอริซอลต์แบลิ่งกิ้งเท่ากับ $0.18 \times 64 \mu\text{s} = 12 \mu\text{s}$ นี้เองเป็นเวลาที่ใช้สำหรับนำสัญญาณกลับระหว่างการสแกนฮอริซอลต์แบลิ่งกิ้งเส้นต่อเส้น ตรงกับช่วงแบลิ่งกิ้งหรือจุ่มมืด

นำคาบเวลาของฮอริซอลต์แบลิ่งกิ้งลบออกจากคาบเวลาของ 1 เส้นสแกนเท่ากับ $64 \mu\text{s} - 12 \mu\text{s} = 52 \mu\text{s}$ เป็นคาบเวลาของ 1 เส้นสแกนเฉพาะส่วนที่มองเห็น

ฮอริซอลต์แบลิ่งกิ้งสัญญาณซิงค์ ขนาด $0.07 H$ หรือเท่ากับ $0.07 \times 64 \mu\text{s} = 4.7 \mu\text{s}$ superimpose อยู่บนคาบ เวลาของแบลิ่งกิ้งพัลส์ ที่เหลือบนคาบเวลาของฮอริซอลต์แบลิ่งกิ้ง เท่ากับ $12 \mu\text{s} - 4.7 \mu\text{s} = 7.3 \mu\text{s}$ โดยประมาณอยู่บนระดับแบลิ่งกิ้ง เป็นของฟรอนโทและแบ็คโทที่นำหน้าและตามหลังสัญญาณซิงค์ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ฟรอนโทรมีคาบเวลา 0.02 H และแบ็คโพรหมีคาบเวลา 0.09 H มากกว่าฟรอนโทรมากกว่า 4 เท่าตัว หรือฟรอนโทรมีและ แบ็คโพร เท่ากับ 1.55 μS และ 5.8 μS โดยประมาณ

แบ็คโพรต้องมีคาบเวลาอย่างน้อย 5.8 μS เพื่อจัดไว้สำหรับเป็นช่วงเวลาที่ของเบิร์ต 4.43 MHz ของ สัญญาณสีซึ่งโคโรไนซ์

ในทางปฏิบัติของวงจรเบี่ยงเบนทางแนวนอน (Horizontal deflection circuit) คาบเวลาแบลิ่งกิ้งยาว กว่าเวลาสับกลับเล็กน้อย บางส่วนของเส้นสแกนบริเวณจุดเริ่มต้นและจุดปลายของเส้นสแกนทุก ๆ เส้นจะถูกแบลิ่งไป ผลจากฮอริซอลทัสแบลิ่งกิ้งนี้แสดงด้วยแถบดำที่ด้านขอบซ้ายและขวาของโทรทัศน์เมื่อไม่มี ภาพในรูปที่ 2.15 แถบดำด้านขอบขวาตรงกันกับฟรอนโทรมีของฮอริซอลทัสแบลิ่งกิ้ง ช่วงก่อนเส้นสับกลับเริ่มต้น เพราะการสับกลับฮอริซอลทัสเริ่มที่ขอบซ้ายหน้าของสัญญาณซิงค์และก่อนสับกลับหรือตอนที่ ลำโวลีเคตรอนกวาดมาทางขวาถึงระดับแบลิ่ง ของช่วงฟรอนโทรมี ระดับแบลิ่งของฟรอนโทรมีนี้นำให้จอภาพ ด้านขวามือกลายเป็นแถบดำดังกล่าว ส่วนปลายของเส้นฮอริซอลทัสสแกนหรือเส้นที่กวาดทุก ๆ เส้นที่ สแกนจึงถูกทำให้มองไม่เห็นด้วยสาเหตุดังกล่าว

เส้นสับกลับเกิดตอนเริ่มต้น ของสัญญาณซิงค์เส้นสับกลับหรือเส้นฟล่ายแบ็ค มีดสนิทเพราะระดับซิงค์มีระดับแบลิ่งยิ่งกว่าแบลิ่ง หรือ ระดับดำเสียอีก เวลาที่ใช้ในการฟล่ายแบ็คได้กล่าวมาแล้วว่าน้อยกว่าคาบเวลาแบลิ่งกิ้ง 12 μS ค่าเวลาอันนี้ขึ้นอยู่กับลักษณะวงจรที่ทำการสแกน โดยทั่วไปเวลาของฮอริซอลทัสฟล่ายแบ็ค มีค่าประมาณ 8 μS ของเวลาแบลิ่งกิ้ง เมื่อหักช่วงฟรอนโทรมีออกยังมีค่ามากกว่าที่เวลาฟล่ายแบ็คของฮอริซอลทัสในเครื่องรับจริง ๆ ต้องการคือเท่ากับ 11 μS โดยประมาณ หรือมากกว่าที่ต้องการใช้ในการฟล่ายแบ็คหรือสับกลับถึง $(11 - 8 \mu\text{S}) = 3 \mu\text{S}$ แลถึงกิ้ง 3 μS ที่เหลือนี้นเองจะเป็น แบลิ่งช่วงเริ่มต้นเส้นสแกนฮอริซอลทัสทางด้านซ้ายจอภาพ ในทุก ๆ ช่วงเริ่มต้นเส้นสแกนเกิดแถบที่แบลิ่งทางซ้ายจอภาพในทำนองเดียวกันที่เกิดทางขอบขวาของข่าวสารรูปภาพของสัญญาณภาพ ในรูปล้าสแกน เฉพาะเส้นที่มองเห็นจึงมีคาบเวลาประมาณ 52 μS ตามที่กล่าวมาข้างต้น

แถบดำที่เกิดทางขอบซ้ายและขอบขวาจอภาพไม่มีผลเสียต่อภาพ เพียงทำให้ความกว้างของภาพ แคบลงเท่านั้น แต่ก็แก้ไขได้โดยการเพิ่มแอมพลิฟายด์ของสัญญาณรูปพื้นเลื้อย ที่เกี่ยวกับการสแกนฮอริซอลทัสจนกระทั่งได้ความกว้างของจอภาพตามต้องการ

ช่วงเวลาเวอร์ติคอลลแบลิ่งกิ้ง (Vertical blanking time)

เมื่อสิ้นสุดการสแกนในแต่ละฟิลด์มาถึงตอนสับกลับของลำโวลีเคตรอน เวอร์ติคอลลแบลิ่งกิ้งพัลส์จะ ยกระดับสัญญาณภาพเข้าสู่ระดับดำทำให้มองไม่เห็นเส้นสับกลับ คาบเวลาของเวอร์ติคอลลแบลิ่งกิ้งมีขนาด ประมาณ 0.08v เมื่อ v เท่ากับ 1/50 วินาที คาบเวลาของเวอร์ติคอลลแบลิ่งกิ้งจึงเท่ากับ $0.08 \times 1/50 = 1600 \mu\text{S}$ เป็นช่วงเวลายาวนานเพียงพอต่อการทำให้มองไม่เห็นเส้นที่สแกนฮอริซอลทัสได้ถึง $1600 \mu\text{S} / 64 \mu\text{S} = 25$ เส้น ใน 1 ฟิลด์ (หรือได้มาจาก $0.08 \times 625 = 50$ ได้เหมือนกัน) เพราะฉะนั้นช่วงเวลายาวนานถึง 1600 μS นอกจากการลบเส้นสับกลับของเวอร์ติคอลลแล้วยังมีช่วงเวลาเหลืออีก ช่วงที่เหลือที่จะลบเส้นสับกลับบางส่วนในบริเวณของขอบบนและขอบล่างของจอภาพไปด้วย



ภายในคาบเวลาของเวรติคอลลายเส้นกึ่งพัลส์ประกอบด้วย สัญญาณซึ่งคล้ายรูปแบบ ได้แก่ อีควอไลซ์กึ่งพัลส์ เวรติคอลลายเส้นกึ่งพัลส์และฮอริซอนทัลสัญญาณซึ่งเราสามารถที่จะใส่ ขาวสารลงไปทีเส้นที่ 17 และ 18 ในฟิลด์คู่และเส้น 330 และ 331 ในฟิลด์คู่ที่เราเรียกว่าระบบ เทเลเท็กซ์ และยังส่งสัญญาณทดสอบ VITS (Vertical Interval Test Signal) ลงไปในเส้น 19 และ 20 ในฟิลด์คู่ และเส้น 332 และ 333 ในฟิลด์คู่ เพื่อจุดผลที่เกิดขึ้นในช่วงเวลาเวรติคอลลายเส้นกึ่งพัลส์ ซึ่งต้องพิจารณาโดยแบ่ง สัญญาณออกเป็น 2 ฟิลด์ คือเมื่อสิ้นสุดฟิลด์คู่และสิ้นสุด ฟิลด์คู่ เวลาของสัญญาณภาพทั้งคู่ต่างกันครึ่ง เส้น (Half line displacement) ทั้งนี้เป็นไปตามคุณสมบัติของอินเตอร์เลซสแกนนิ่ง

พิจารณาจากรูปที่ 2.16 เมื่อสิ้นสุดการสแกนเส้นฮอริซอนทัล 3 เส้นสุดท้ายในด้านล่างของจอภาพ เวรติคอลลายเส้นกึ่งพัลส์เปลี่ยนระดับสัญญาณภาพสู่ระดับค่าเตรียมพร้อมกระทำ การสับกลับในช่วงเวลา เวรติคอลลายเส้นกึ่งพัลส์ ช่วงเวลาเวรติคอลลายเส้นกึ่งพัลส์เริ่มต้นด้วยกลุ่มของ อีควอไลซ์กึ่งพัลส์จำนวน 5 พัลส์ระยะห่างของครึ่งเส้น หรือ $H/2 = 0.5 H$ ระหว่างต่อพัลส์รวม $2.5 H$ หรือ 2.5 เส้น ตามติดมาด้วยเซเรท (serrated) ของเวรติคอลลายสัญญาณซึ่งจำนวน 5 พัลส์ ในระยะเวลาคึ่งเส้น $0.5H$ เหมือนกันเพื่อทำหน้าที่ เวรติคอลลายเส้นกึ่งพัลส์ในวงจร ที่สแกนรวม $2.5 H$ ต่อด้วย 5 อีควอไลซ์กึ่งพัลส์อีกชุดหนึ่งและชุดของฮอริซอนทัลสัญญาณซึ่ง ปิดท้าย

รูปคลื่นเวรติคอลลายสัญญาณของ มาตรฐานสากล 625 เส้น ของสัญญาณภาพสัญญาณแสดงถึงแถวบน และล่างแสดงถึงฟิลด์คู่ และฟิลด์คี่ อีควอไลซ์กึ่งพัลส์ถูกแรกในช่วงเวลาเวรติคอลลายเส้นกึ่งพัลส์ของสัญญาณ แถวล่างมีระยะเวลาก่อนฮอริซอนทัลพัลส์ที่ติดกันทางซ้ายมือ 1 เส้นสแกน หรือ $1 H$ ในขณะที่ทำหน้าที่ ของสัญญาณแถวบนจะห่างกันเพียง $0.5 H$ เท่านั้นทั้งนี้เพราะเวลาของอีควอไลซ์กึ่งพัลส์ ไม่ว่าจะเป็นของ ฟิลด์คู่หรือฟิลด์คี่จะตรงกันเสมอ มีช่วงเวลาของฮอริซอนทัลพัลส์ เท่ากันในแต่ละฟิลด์ที่ห่างกัน $0.5 H$ อัน เนื่องจากการสแกนแบบอินเตอร์เลซสแกนนิ่งเอง

เซเรทเวรติคอลลายเส้นกึ่งพัลส์ในทางทฤษฎีทำหน้าที่บังคับค่าอิมพีแดนซ์ที่เกิดจากเวรติคอลลายเส้นกึ่งพัลส์ระหว่าง ฟิลด์ นับแต่พัลส์ถูกแรกเลยทีเดียว ในทางปฏิบัติไม่เป็นเช่นนั้นเพราะประจุของตัวประจุ (Capacitor) วงจรสแกน นั้นเกิดจากเวรติคอลลายสัญญาณซึ่งถูกแรก ๆ ไม่เพียงพอต่อการกระตุ้นวงจรสแกนเพื่อการ ฟลายแบ็ค เวรติคอลลายเส้นกึ่งพัลส์เริ่มจริง ๆ ประมาณที่ขอบขาขึ้นของเซเรทเวรติคอลลายเส้นกึ่งพัลส์ที่ 3 เนื่อง จากช่วงระยะเวลาของเวรติคอลลายเส้นกึ่งพัลส์เท่ากับ $1 H$ หรือ 1 เส้นสแกน เวรติคอลลายเส้นกึ่งพัลส์เริ่มเมื่อเวรติ คอลลายเส้นกึ่งพัลส์ ถูกแรกผ่านไป เท่ากับว่าเวรติคอลลายเส้นกึ่งพัลส์เริ่มหลังจากสแกนเส้นฮอริซอนทัล ที่ถูก แบล็งผ่านไปหนึ่งเส้นและอีควอไลซ์กึ่งพัลส์ 5 พัลส์ ก็มีระยะเวลาเท่ากับการสแกนเส้นฮอริซอนทัล 2.5 เส้น นั่นคือเส้นที่ทำการสแกนของฮอริซอนทัล จำนวน $2.5 + 1 = 3.5$ เส้น โดยประมาณทางส่วนของภาพถูก แบล็งก่อนเกิดเวรติคอลลายเส้นกึ่งพัลส์จริง ความสูงของภาพในทางเวรติคอลลายเส้นกึ่งพัลส์ส่วนล่างของจอภาพจึง หายไปประมาณ 3.5 ที่สแกนเส้นฮอริซอนทัล ด้วยผลจากช่วงเวลาของเวรติคอลลายเส้นกึ่งพัลส์ดังกล่าว



คาบเวลาเวอร์ติคอลแบล็งก์ซึ่งเป็นช่วงระยะเวลาของสัญญาณพัลส์ เพื่อการฟลายแบ็คระหว่างฟิลด์ของภาพ นอกจากทำให้การสแกนของเส้นทางด้านล่างจอภาพก่อนที่ฟลายแบ็คจริงถูกแบล็งก์แล้วยังมีผลต่อการสแกนเส้นแบล็งก์ด้านบนของจอภาพด้วยเหมือนกันดังจะอธิบายต่อไป ช่วงเวลาของฟลายแบ็คในเครื่องรับทั่ว ๆ ไปเมื่อเทียบกับเวลาที่ใช้ในเส้นสแกนฮอริซอลทัลดประมาณ 5 H หรือ 5 เส้นรวมกับ 3.5 H ของเส้นสแกน ที่แบล็งก์ก่อนการฟลายแบ็ค ในส่วนล่างของจอภาพ ได้ 8.5 เส้น แล้วลบออกจากช่วงเวลาของเวอร์ติคอลแบล็งก์ 25 เส้นสแกนหรือประมาณ 17 เส้นฮอริที่ถูกแบล็งก์บริเวณส่วนบนของจอภาพ

เพราะฉะนั้นใน 1 เฟรมของภาพที่มองเห็นในแนวเวอร์ติคอลจะมีไม่เต็มจอ ในบริเวณส่วนบนของจอภาพช่วงแบล็งก์ไป 17 เส้นในขณะที่ส่วนล่างถูกแบล็งก์ 3 เส้น ถ้าคิดใน 1 เฟรมของภาพตัวเลขนี้ก็จะเป็น 2 เท่าผลที่เกิดจากช่วงเวลาของเวอร์ติคอลแบล็งก์นอกจากจำเป็นต้องการใช้นั้น ระยะเวลาของเวอร์ติคอลฟลายแบ็คแล้ว ยังทำให้ภาพใน 1 เฟรมส่วนบนและส่วนล่างของโทรทัศน์เมื่อไม่มีภาพหายไป

สัญญาณซิงค์ทางแนวตั้ง (Vertical synchronizing signal)

สัญญาณเวอร์ติคอลซิงค์โครไนซ์ ประกอบด้วย อีควอลไลซิงพัลส์ เซเรทเวอร์ติคอลพัลส์และฮอริซอลทัลดสัญญาณซิงค์ ที่ถูกบรรจุไว้ในช่วงเวลาระหว่างการสิ้นสุดการสแกนในเฟรมหนึ่งกับการเริ่มต้นสแกนอีกเฟรมหนึ่ง มาทำความเข้าใจกับความหมายของรูปคลื่นของสัญญาณเวอร์ติคอลซิงค์

คาบเวลาของเวอร์ติคอลแบล็งก์ซึ่งเป็นช่วงเวลาของสัญญาณเวอร์ติคอลซิงค์ หรือเป็นช่วงเวลาที่ยาวสาร ถูกกดหรือถูกทำให้ว่างมีดสนิท สัญญาณภาพภายในคาบเวลานี้ทำหน้าที่เพียงกระตุ้นให้เวลาเริ่มต้นด้านรับเริ่มต้นและสิ้นสุดเวอร์ติคอลฟลายแบ็คเท่านั้น ระยะเวลาที่บ่งบอกในรูปของฮอริซอลทัลดสแกนนิ่งซึ่งเท่ากับ 25 เส้น ในระบบมาตรฐานสากล 625 เส้น หรือเท่ากับเวลา $25 \times 64 \mu s$ เวลาพื้นฐานของเวอร์ติคอลในเครื่องรับทำงานที่ความถี่ 50 Hz

เซเรทเวอร์ติคอลสัญญาณซิงค์เป็นชุดของพัลส์กว้าง $27.3 \mu s$ จำนวน 5 พัลส์ แต่ละลูกมีระยะเวลาเท่ากับ ครึ่งหนึ่งของเส้น interval $H/2$ ในเครื่องรับแยกเวอร์ติคอลสัญญาณซิงค์ ออกมาเพื่อกระตุ้นออสซิลเลเตอร์ของ เวลาเริ่มต้นของเวอร์ติคอลทำงานในช่วงเวอร์ติคอลฟลายแบ็คระหว่างฟิลด์การสแกน เซเรทเวอร์ติคอลสัญญาณซิงค์ มีระยะเวลา 2.5 เส้น ภายในคาบเวลาเวอร์ติคอลแบล็งก์จำนวนทั้งหมด 25 เส้น

คาบเวลาของเวอร์ติคอลพัลส์ที่ถูกกดแล้วส่งไปเป็นคาบเวลาของฮอริซอลทัลดสัญญาณซิงค์ที่ไม่มีข่าวสารรูปภาพ จำนวน 17.5 เส้น ในเวลาที่ยาวนานเพียงพอสำหรับเครื่องรับในการสิ้นสุด เวอร์ติคอลฟลายแบ็ค ก่อนที่รายละเอียดรูปภาพของฟิลด์ใหม่เริ่มสแกนอีกครั้งหนึ่ง ข่าวสารรูปภาพในช่วงนี้รักษาระดับไว้ ณ ระดับแบล็งก์หรือเรียกว่า รายละเอียดรูปภาพถูกกดไประหว่างคาบเวลาของพัลส์นี้กับชุดของเวอร์ติคอลสัญญาณซิงค์ เป็นชุดของ อีควอลไลซิงพัลส์

อีควอลไลซิงพัลส์มีขนาดความกว้างพัลส์แคบมากประมาณ $2.3 \mu s$ จำนวน 2 ชุด ๆ ละ 5 พัลส์ มีระยะเวลาชุดละ 2.5 เส้น แต่ละชุดอยู่หน้าและหลังเวอร์ติคอลสัญญาณซิงค์ เรียกว่า อัตราส่วนเวอร์ติคอลอีควอลไลซิงพัลส์ (vertical sync equalizing pulse) และ เวอร์ติคอลอีควอลไลซิงพัลส์ก่อนหน้า (post

vertical equalizing pulse) ตามลำดับ อีควอไลซ์ซึ่งพัลส์จำเป็นต้องมีอย่างยิ่งเพื่อทำให้ก้าวแยก เวอร์ติคอลสัญญาณซึ่งรับทั้งพัลส์และพัลส์คู่ ออกมาในลักษณะรูปร่างและเวลาตรงกัน

พัลส์และพัลส์คู่การสแกนของลำอิเล็กตรอนแบบอินเตอร์เลขแต่ละพัลส์ประกอบด้วยเส้นสแกนเป็นจำนวนเลขคู่ เวลาเริ่มต้นเวอร์ติคอลถูกกระตุ้นให้ทำงานที่กึ่งกลางเส้น ฮอริสแกนเมื่อสิ้นสุดพัลส์หนึ่ง


พัลส์ซึ่งสิ้นสุดการสแกนของข่าวสารรูปภาพที่สุดกึ่งกลางเส้นฮอริสแกน เรียกว่า พัลส์และพัลส์ซึ่งสิ้นสุดการสแกนที่ตำแหน่งปลายสุดเส้นสแกนเรียกว่าพัลส์คู่

การมอดูเลตสัญญาณภาพ (Video modulation)

สัญญาณภาพโทรทัศน์จะมอดูเลตกับแครี่เยอร์แบบแอมพลิจูดมอดูเลชั่น การมอดูเลตสัญญาณภาพมีรูปร่างของสัญญาณซึ่งแตกต่างกันที่ระดับขาวและดำ ฉะนั้นการมอดูเลตจึงแบ่งได้เป็น 2 แบบ

มอดูเลตแบบบวก (Positive modulation) แบบนี้ถ้าระดับขาวเพิ่มขึ้นขนาดของคลื่นแครี่เยอร์ จะสูงขึ้น ระดับขาวสูงสุดจะทำให้การมอดูเลตเป็น 100 เปอร์เซ็นต์และระดับดำสัญญาณซึ่งจะให้ขนาดของแครี่เยอร์ต่ำลงต่ำสุด

มอดูเลตแบบลบ (negative modulation) แบบนี้ยอดของซึ่งจะให้ขนาดของคลื่นแครี่เยอร์สูงสุดเป็น 100 เปอร์เซ็นต์ ระดับแบล็กกิ้งจะให้การมอดูเลต 70 เปอร์เซ็นต์ ถ้าเพิ่มระดับขาวสูงขึ้นจะให้ขนาดของแครี่เยอร์ลดลง แต่จะต่ำสุดที่ 10 เปอร์เซ็นต์ ของยอดสูงสุดของระดับขาวสำหรับระบบ PAL-B ใช้การแบบมอดูเลตแบบลบ



รูปที่ 2.17(a) positive modulation

(b) negative modulation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเปรียบเทียบการ มอดูเลทแบบมอดูเลชันแบบลบ กับ มอดูเลชันแบบบวก

1. ผลของการรบกวนสัญญาณอิมพัลส์ (Impulsive interference) ที่มีต่อภาพ
2. ผลของการรบกวนสัญญาณอิมพัลส์ ที่มีต่อระบบเชิงคิโครไนซ์เซชัน
3. คุณสมบัติประจำตัวของทั้งสองแบบ ในการจำกัดกำลังสูงสุดด้านเครื่องส่ง
4. ความยากง่ายของการสร้างไฟในการควบคุมเกนโดยอัตโนมัติ (AGC) ที่วงเครื่องรับ

สัญญาณรบกวนที่เกิดขึ้นในข่าวสารรูปภาพบนสัญญาณภาพแบบมอดูเลทแบบลบ อยู่ในระดับต่ำเกินไป ปรากฏเป็นจุดดำบนจอภาพ ส่วนการมอดูเลทแบบบวกนั้นสัญญาณรบกวนที่มียอดปรากฏในช่วงระดับต่ำถึงระดับขาวที่แรงที่สุดจะปรากฏเป็นจุดขาว ๆ บนจอภาพ แบบการมอดูเลทแบบลบจึงดีกว่าการมอดูเลทแบบบวก


การมอดูเลทแบบลบดีกว่าแบบบวกในเรื่องนี้เพราะสัญญาณที่กวนที่เกิดขึ้นทันทีทันใด จะปรากฏเป็นน้อยที่มีความชันมากบนข่าวสารรูปภาพในทางการมอดูเลทแบบลบยอดสัญญาณซึ่งอยู่ในระดับสูงกว่า ซึ่งยากที่จะทำการจำกัดน้อยขึ้น

เป็นปัญหาที่จะเกิดแก่ภาคขยายมอดูเลท (Modulated RF Amplifier) ทางด้านเครื่องส่ง เมื่อรายละเอียดรูปภาพทางด้านส่งปรากฏเป็นระดับขาวสูงสุด ภาคขยายถูกขยายเกินเข้าไปในช่วงไม่เป็นเชิงเส้น ขณะที่เป็นการมอดูเลทแบบบวกแล้วรายละเอียดของรูปภาพจะถูกลดทอน ลักษณะนี้ทางด้านเครื่องส่งจะต้องมีการจำกัดกำลังสูงสุดของเครื่องส่งไว้ล่วงหน้าถ้าเป็นการมอดูเลทแบบลบ ส่วนทางสัญญาณภาพที่ถูกขยายเต็มที่ ได้แก่สัญญาณซึ่ง ซึ่งไม่เสียรูปจากการทำงานเกินของภาคขยายมอดูเลทกำลังสูงสุดด้านส่งของการมอดูเลทแบบลบจึงสามารถได้มากกว่า แบบบวกประมาณ 30 เปอร์เซ็นต์

เนื่องจากส่วนควบคุมเกนอัตโนมัติในโทรทัศน์เป็นค่าสูงสุดของการควบคุมเกนอัตโนมัติ ที่แปรค่าตามแอมพลิจูดแครี่เออร์สูงสุด ในแบบการมอดูเลทแบบลบ ค่าแอมพลิจูดแครี่เออร์สูงสุดอยู่ที่ระดับของสัญญาณซึ่งแปรค่าตามความแรงของสัญญาณรับ ซึ่งมอดูเลเตอร์แรงไฟของการควบคุมเกนอัตโนมัติจากแอมพลิจูดแครี่เออร์สูงสุด นี้ได้โดยตรงแต่ในระบบการมอดูเลทแบบบวก แอมพลิจูดแครี่เออร์สูงสุดไม่เพียงพอ แต่ขึ้นอยู่กับความแรงของสัญญาณรับ ยังขึ้นอยู่กับข่าวสารรูปภาพที่มีมอดูเลท การสร้างแรงไฟควบคุมเกนโดยอัตโนมัติ จึงยุ่งยากมากกว่า

การรับสัญญาณแบบเวสติเจียล (vestigial)

ทางด้านส่งจะส่งสัญญาณแบบเวสติเจียลไซด์แบนด์ ดังแสดงในรูปที่ 18 สัญญาณทางด้านความถี่ต่ำส่วนหนึ่งจะถูกตัดออกโดยใช้ฟิลเตอร์พลังงานที่ส่งออกจะเริ่มตั้งแต่ 1.25 ถึง 5.5 MHz ส่วนที่ 1.25 จะส่งแบบ ดับเบิลไซด์แบนด์ (double side band) และที่เหลือส่งแบบซิงเกิลไซด์แบนด์ (single side band)



รูปที่ 2.18 (a) การส่งแบบ vestigial side band

(b) กำลังสัญญาณที่ถูกส่งออกไป

(c) การตอบสนอง (response) ของเครื่องรับทีวี

อนันต์ถ้าจะดูกำลังการส่ง ส่วนที่ 1.25 MHz จะมีกำลัง 2 เท่าของส่วนที่เหลือดังรูปที่ 2.18 (b) ดังนั้นทางเครื่องรับโทรทัศน์จะต้องลดกำลังในการรับในช่วงที่เป็นดับเบิลไซด์แบนด์ รูปที่ 2.18 (c) จะให้สัญญาณออกที่ภาคตรวจจับ (detector) มีกำลังเท่ากันทุกความถี่

สัญญาณเวสติเจียลไซด์แบนด์ (Vestigial sideband signal)

เมื่อความถี่แครี่เออร์หนึ่งถูกมอดูเลตแบบแอมพลิจูดมอดูเลชันจะเกิดคู่ของ ไซด์แบนด์ขึ้นด้านข้างความถี่แครี่เออร์นั้น มอดูเลชันอินเด็กซ์ (Modulation index) เป็นตัวกำหนดจำนวนคู่ของไซด์แบนด์หรือความถี่ด้านข้างเหล่านั้น ความถี่ด้านข้างที่อยู่ด้านความถี่สูงกว่าความถี่แครี่เออร์เรียกว่า ความถี่ด้านสูง (Upper sideband) และ ความถี่ด้านข้างด้านความถี่ต่ำกว่าความถี่แครี่เออร์เรียกว่า ความถี่ด้านต่ำ (Lower sideband) เพราะฉะนั้นถ้าความถี่แครี่เออร์ถูกมอดูเลต ทางแอมพลิจูดด้วยคลื่นสัญญาณที่มีความถี่มอดูเลต (fm) ความถี่ด้านข้างที่เกิดขึ้นในความถี่สเปกตรัม ขณะนี้เป็นดับเบิลไซด์แบนด์มี $f_c - f_m$ และ $f_c + f_m$ เป็นความถี่ด้านต่ำและด้านสูงตามลำดับ การส่งคลื่นในแบบแอมพลิจูดมอดูเลต จึงต้องเว้นความถี่กว้างเป็น 2 เท่าของความถี่สูงสุดของสัญญาณที่มอดูเลต (fm)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนประกอบของความถี่ในสัญญาณภาพที่จะมอดูเลทกับแครี่ที่ปรากฏ (Vision carrier) f_c มีขอบข่ายความถี่กว้างมาก ในระบบ 625 เส้นตามมาตรฐานสากล ตั้งแต่ 0 ถึง 5 MHz หลังจากแอมพลิฟิเคชัน มอดูเลชันได้ระดับไซด์แบนด์จะครอบคลุมในช่องความถี่ในความถี่สเปกตรัมกว้างถึง 10 MHz รวมกับ ความชันของแบนด์วิดท์แต่ละข้างประมาณ 0.5 MHz บวกกับช่องป้องกันการกวน (Channel guard edge) สำหรับเสียงที่มีการแกว่ง (Sound swing) และทำการแยกระหว่างช่องอีก 0.25 MHz กลายเป็นแถบความถี่กว้าง ของช่องความถี่โทรทัศน์ TV Channel bandwidth = $10 + (2 \times 0.5) + 0.25 = 11.25$ MHz ดังรูปที่ 19.

โดยทั่วไปด้วยวิธีการแอมพลิฟิเคชันมอดูเลทที่ความถี่ด้านต่ำ (LSB) หรือ ความถี่ด้านสูง (USB) จะมี การมอดูเลทข่าวสารอันเดียวกัน จึงทำการกดความถี่ด้านต่ำ หรือ ความถี่ด้านสูงด้านใดด้านหนึ่งทิ้งไป เหลือไซด์แบนด์เพียงด้านเดียวไปตีมอดูเลทของภาครับ ถ้ากดด้านความถี่ต่ำเราได้มอดูเลทข่าวสาร f_m จาก $(f_c + f_m) - f_c$ หรือหากต้องการ ข่าวสารด้าน ความถี่สูงไว้ก็ได้ Information - f_m จาก $(f_c - f_m) - f_c$ กลายเป็นซิงค์ไซด์แบนด์


แต่ในการส่งโทรทัศน์ การมอดูเลทข่าวสารของสัญญาณภาพ ประกอบด้วยส่วนประกอบของ ความถี่มากมายครอบคลุมด้านความถี่สูงหลาย ๆ MHz และยังลงมาด้านความถี่ต่ำถึงขั้นกระแสตรง อีกทั้ง ในการปฏิบัติเราไม่สามารถออกแบบวงจรฟิลเตอร์ ที่มีคุณสมบัติในการตัดไซด์แบนด์ด้านใดด้านหนึ่งทิ้งด้วยความชันที่เด็ดขาด โดยไม่กระทบกระเทือนถึงคลื่นพาหะและ ส่วนประกอบของความถี่ด้านต่ำในไซด์แบนด์ที่เหลือ จึงอาศัยการยอมให้ด้วยการจัดการไซด์แบนด์ด้านใดด้านหนึ่งออก เพียงบางส่วนด้วยเวสติเจิลไซด์แบนด์ฟิลเตอร์ในเครื่องส่ง (ตามมาตรฐานสากล 625 เส้น ตัดส่วนไซด์แบนด์ด้านต่ำตั้งแต่ความถี่ 1.25 MHz ลงไป) สัญญาณที่เห็นจากสถานีส่งประกอบด้วยส่วนประกอบของความถี่ด้านความถี่สูงตั้งแต่ความถี่ 1.25 MHz ขึ้นมา แครี่เรียวภาพและความถี่ทางด้านความถี่สูง

สัญญาณภาพที่ปรากฏในการส่งแบบเวสติเจิลไซด์แบนด์ครอบคลุมแบนด์วิดท์ถึง 6.25 MHz จากช่องแบนด์วิดท์ของโทรทัศน์ที่มีการส่งเสียงรวมอยู่ด้วยกว้าง 7 MHz จะประหยัดช่องความถี่ช่องละ 4.25 MHz จากส่งแบบเวสติเจิลไซด์แบนด์ช่วยสงวนช่องความถี่ในย่านความถี่ที่ส่งโทรทัศน์ทำให้มีช่องการส่งโทรทัศน์เพิ่มขึ้น



รูปที่ 2.19 Double side band vision signal

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.20 แสดงถึง Vestigial sideband

จากรูปที่ 2.20 แสดงคุณสมบัติของการส่งเวสติเจียลไซด์แบนด์ ข้างบนช่องข่าวสารที่มีอัตราในส่วนของ USB ทั้งหมดและในส่วนความถี่ด้านต่ำจากความถี่ 0.75 MHz ลงมาเริ่มถูกลดทอนและเต็มที่หรือถูกกดเลยที่ความถี่ 1.25 MHz

การจัดสรรช่วงความถี่ของช่องส่งโทรทัศน์ (Television broadcast channel) ในระบบ 625 เส้น

CH	Frequency band	Local oscillator frequency	Picture carrier	Sound carrier
2	47 - 54	87.15	48.25	53.75
3	54 - 61	94.15	55.25	60.75
4	61 - 68	101.15	62.25	67.75
5	174 - 181	214.15	175.25	180.75
6	181 - 188	221.15	182.25	187.75
7	188 - 195	228.15	189.25	194.75
8	195 - 202	235.15	196.25	201.75
9	202 - 209	242.15	203.25	208.75
10	209 - 216	249.15	210.25	215.75
11	216 - 223	256.15	217.25	222.75
12	223 - 230	263.15	224.25	229.75


ตาราง ที่ 2.1 การจัดช่องความถี่ระบบ CCIR -B

ช่องส่งโทรทัศน์แบ่งออกเป็น 2 ย่านความถี่คือ VHF (very high frequency) และ UHF (Ultra high frequency) ซึ่งแบ่งความถี่มาตรฐานดังต่อไปนี้
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ต่ำย่าน	VHF	Band I	ความถี่	41 - 68 MHz
ความถี่สูง	VHF	Band III	ความถี่	174 - 230 MHz
ความถี่ต่ำย่าน	UHF	Band IV	ความถี่	470 - 582 MHz
ความถี่สูงย่าน	UHF	Band V	ความถี่	606 - 790 MHz
(ความถี่ 88 - 108 MHz Band II ใช้ในการส่งกระจายเสียง F.M.)				

2.2 ระบบการส่งของระบบดาวกระจาย (DATABROADCAST TRANSMISSION SYSTEM)

ในการส่งข้อมูลข่าวสารส่วนหนึ่งถูกส่งมาจากที่อื่น ๆ จะมีการส่งข้อมูลด้วยเวิร์กสเตชัน (Workstation) หรือ เครื่องคอมพิวเตอร์ส่วนบุคคล (PC) ผ่านโมเด็ม (MODEM) ด้านส่งไปยัง โมเด็ม ด้านรับ โดยผ่านสายโทรศัพท์ หรืออาจจะใช้การส่งผ่านข้อมูลด้วยวิธีอื่น เช่น ใช้ เครื่องผสมสัญญาณเสียงกับข้อมูล (Voice Data Multiplexer ;VDM) และข้อมูลเหล่านี้จะถูกจัดรูปแบบขึ้นใหม่เพื่อที่นำไปส่งผ่านออกอากาศไปพร้อมกับสัญญาณโทรทัศน์



รูปที่ 2.21 Schematic Of Example System

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.1 การส่งข้อมูลของระบบดาต้าบรอดคาสต์ (DATA BROADCAST)

ระบบโทรทัศน์ในประเทศไทยใช้ระบบพาล เป็นระบบโทรทัศน์ที่ใช้เส้นสแกนหน้าจอต่ำกับ 625 เส้น ภาพหนึ่งภาพที่เกิดขึ้นที่หน้าจามีจำนวน 25 ภาพต่อวินาที ในระบบพาล จะใช้วิธีสแกนภาพแบ่งเป็น ใน 1 ภาพแบ่งเป็น 2 ฟิวด์ [1 เฟรม (FLAME) ต่อ 2 ฟิวด์ (FIELD)] นั่นคือระบบ พาล (625 เส้น) ใช้เส้นสแกนฟิวด์ละ 625/2 หรือ 314.5 เส้นต่อ 1 ฟิวด์ โดยแบ่งสแกนเป็นฟิวด์คู่และฟิวด์คี่ สัญญาณที่ทางสถานีโทรทัศน์ส่งมาจึงถูกแบ่งมาเป็นเส้น ๆ โดยมีสัญญาณที่เรียกว่า สัญญาณซิงค์ทางแนวนอน (Horizontal Synchronizing ; Hsync) เป็นตัวบอกการสแกนทางแนวนอน และมีสัญญาณซิงค์ทางแนวตั้ง (Vertical Synchronizing : Vsync) เป็นตัวบอกการสแกนทางแนวตั้งหรือการสแกนในแต่ละฟิวด์



รูปที่ 2.2 2 รูปแสดงสัญญาณโทรทัศน์ที่ส่งมาจากสถานี

ในช่วงสัญญาณเวอติคัลคอดแบลิ่งกิ้งค์ (VERTICAL BLANKING INTERVAL) ซึ่งช่วงนี้ ไม่มีสัญญาณภาพ อยู่ 25 เส้น เรียกว่า เส้นแบลิ่งกิ้งค์ (Blanking line) เพื่อให้เป็นช่วงเวลาของการกลับไปเริ่มต้นฟิวด์ใหม่ของหลอดภาพ (สามารถดูรูปที่ 2.16 ประกอบ)

โดยทั้ง 25 เส้น สามารถส่งข้อมูลได้จริงเพียง 16 เส้น ได้แบ่งการใช้งานในส่วนขอสถานีส่งจำนวน 2 เส้น (2 line) และยังมีเส้นแบลิ่งกิ้งค์ที่ยังไม่ได้ใช้งานเกี่ยวกับสัญญาณภาพโทรทัศน์ ซึ่งสามารถนำมาใช้งานในด้านการส่งข้อมูลได้ 14 เส้น (14 line) ยังแบ่งเป็นการส่งสัญญาณอื่น 2 เส้น เหลือเป็นเส้นที่สามารถส่งสัญญาณข้อมูล ดาต้าบรอดคาสต์ ได้ทั้งหมด 12 เส้นแบลิ่งกิ้งค์อื่นๆ แสดงได้ดังนี้

Table 1.1. Allocation of the First 21 Lines of the Television Picture in the United States (both fields)


Lines	Allocation
1	Vertical synchronization pulse
2	"
3	"
4	"
5	"
6	"
7	"
8	"
9	"
10	Unused, but not technically suitable for current teletext
11	
12	
13	"
14	Teletext (experimental)*
15	"
16	"
17	Multiburst test signal (field 1)
	Color bar test signal (field 2)
18	Composite test signal
19	Vertical interval reference signal
20	Identification signal (field 1)
21	Captioning for the hearing impaired

*The Federal Communications Commission has proposed that lines 14-18, 20, and 21 be available for teletext purposes.

ตารางที่ 2.2 การกำหนดการใช้งานเส้นแบล็กกิ้งของสัญญาณภาพโทรทัศน์ใน 21 เส้นแรก


2.3 ลักษณะสัญญาณของเส้นข้อมูล

ในช่วงเส้นแบล็กกิ้งทั้ง 25 เส้น ที่ได้กล่าวมาแล้ว คือ ช่วงเส้นที่ 625.5 ถึง 22.5 ของฟิลด์แรก (อาจเป็นฟิลด์คู่หรือฟิลด์คี่) และเส้นที่ 311 ถึง 335 ของฟิลด์หลัง (อาจเป็นฟิลด์คี่หรือฟิลด์คู่) เส้นแบล็กกิ้งที่สามารถนำข้อมูลของสัญญาณใด ๆ ไปแทรกลงในเส้นแบล็กกิ้งได้ทุกเส้นเพื่อทำการออกอากาศไปพร้อมกับสัญญาณโทรทัศน์ แต่มีข้อกำหนดในทางสื่อสารว่าเส้นที่สามารถแทรกข้อมูลลงไปได้โดยไม่เกิดผลเสียกับการส่งสัญญาณหลักของสถานีโทรทัศน์ คือ เส้นที่ 7-22 และ 320 - 335 ซึ่งสัญญาณที่จะนำลงไปในแทรกต้องเป็นสัญญาณดิจิทัล จำนวนข้อมูลที่สามารถทำการแทรกลงในเส้นแบล็กกิ้งแต่ละเส้นได้สูงสุดเท่ากับ 45 ไบท์ หรือ 350 บิต (1 ไบท์ เท่ากับ 8 บิต) อัตราส่งข้อมูลจึงเท่ากับ 6.9375 เมกกะบิต (Mbit) หรือ 1 บิต ใช้เวลาในการส่งข้อมูลเท่ากับ 144 นาโนวินาที (n Sec) โดยสัญญาณดิจิทัลนี้จะอ้างอิงกับสัญญาณโทรทัศน์คือ ถ้าบิตของสัญญาณดิจิทัลเป็น 1 จะมีค่าสัญญาณเท่ากับค่าความสูงของสัญญาณภาพสีขาว หรือ 70 เปอร์เซ็นต์ ของสัญญาณภาพสูงสุด และถ้าบิตของสัญญาณดิจิทัลเป็น 0 จะเท่ากับค่าความสูงของสัญญาณภาพสีดำ หรือระดับต่ำสุดของสัญญาณภาพ ดังรูปที่ 2.23



รูปที่ 2.23 แสดงระดับของข้อมูล

จะเห็นว่าขนาดของข้อมูลของสัญญาณดิจิทัลจะมีขนาดสูงสุดและต่ำสุดไม่เกิน 3 IRE (เป็นหน่วยวัดทางระบบโทรทัศน์) จากระดับสูงสุดของสัญญาณภาพปกติ ส่วนข้อมูลที่จะแทรกลงในเส้นแพลงกิ้งค์ (VBI LINE) จะถูกเข้ารหัส ไบนารี แบบนอนรีเทิร์นทูวู [Non-Return-to-two (NRZ)] ลักษณะของสเปกตรัมของข้อมูล หลังจากตอบสนองต่อการแซมปลิง (Sampling) หรือ อิมพัลส์ (Impulse) ของฟิลต์เตอร์ (Nyquist filter) มีลักษณะดังรูปที่ 2.24



รูปที่ 2.24 แสดงรูปสัญญาณด้านรูปร่างของข้อมูล


2.4 รายละเอียดของสัญญาณ

2.4.1 โครงสร้างของดาต้าไลน์ (Data line structure)

ดาต้าไลน์แต่ละเส้นจะประกอบด้วยสัญญาณ 45 ไบท์ หรือ 360 บิต สำหรับการส่งข่าวสารเพื่อการควบคุม และการส่งแอดเดรสต่าง ๆ ในระบบดาต้าบรอดคาส จะใช้รหัสการตรวจสอบความผิดพลาดของสัญญาณแบบแฮมมิงโค้ด (Hamming Code) เพื่อลดค่าความผิดพลาดของข้อมูลที่จะเกิดขึ้นในระหว่างกระบวนการรับและการส่งของระบบโดยระบบดาต้าบรอดคาสมีรูปแบบรายละเอียดของสัญญาณคือ

สัญญาณนาฬิกา (Clock Sync) ในดาต้าไลน์ทุกเส้นจะมีสัญญาณนาฬิกา อยู่ที่ 2 ไบท์แรก ของดาต้าไลน์ จะมีลักษณะข้อมูลคือ 1010101010101010 ซึ่งใช้ในการบอกอัตราเร็วของบิตข้อมูล และเพื่อที่จะใช้ในการถอดรหัสของสัญญาณนาฬิกา (ที่ส่งมาแบบอนุกรม พร้อมทั้งจะทำการสร้างสัญญาณซิงค์โครไนซ์กับความถี่ออสซิลเลเตอร์ที่เครื่องถอดรหัสจะผลิตความถี่ 6.9375 เมกกะเฮิร์ตซ์

ไบท์ซิงค์ (Byte Sync) มีขนาดข้อมูล 1 ไบท์ (8 บิต) ซึ่งจะมีตำแหน่งอยู่ของไบท์ที่ 3 ของสัญญาณดาต้าไลน์หรือต่อจากสัญญาณนาฬิกา มีลักษณะข้อมูลคือ 11100100 เสมอใช้ในการตรวจสอบข้อมูลในทางด้านรับว่าจะตรงกับไบท์ข้อมูลทางด้านส่งหรือไม่ หรือเรียกว่า รหัสเฟรมมิง (Framing Code)



รูปที่ 2.25 แสดงรูปสัญญาณทางแนวนอน

2.5 การเข้ารหัสแฮมมิง

การเข้ารหัสแฮมมิงเป็นการเข้ารหัสของระบบแก้ไขข้อผิดพลาด (Forward Error Correction) คือระบบนี้จะทำการตรวจสอบและแก้ไขข้อมูลที่ผิดพลาด ที่เกิดระหว่างขบวนการส่งข้อมูล ซึ่งการแก้ไขข้อมูลจะทำที่ทางด้านรับข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.1 หลักการทำงานของรหัสแฮมมิง (HAMMING CODE)

เพื่อให้เข้าใจหน้าที่การทำงานของรหัสแบบแฮมมิงที่ใช้ในการตรวจสอบความผิดพลาดของข้อมูล และทำการแก้ไขข้อมูลที่ผิดพลาดได้อย่างไร จะขออธิบายตามขั้นตอนดังต่อไปนี้

ก่อนอื่นต้องดูว่าตัวอักษร (character) แต่ละตัวต้องใช้จำนวนกี่บิตซึ่งจะนับเรียงตำแหน่งจากซ้าย ไป ขวา เช่น หมายเลข 1,2,3 เป็นต้น หน้าที่ของบิต คือ เป็นเลขฐาน 2 ตัว อย่างเช่น 23,22,21,20 หรือ 8,4,2,1 จะมีส่วนหนึ่งในจำนวนบิตเหล่านี้ใช้สำหรับตรวจสอบนอกจากนั้นเป็นตำแหน่งของบิตข้อความ

สมมติมีบิตใดบิตหนึ่งในบิตข้อความ เกิดความผิดพลาดตำแหน่งของบิตตรวจสอบ คือ 1,2,4 และ บิตข้อความ ถึง 3,5,6 และ 7 รวมเป็น 7 บิต ความสัมพันธ์ของตำแหน่งระหว่าง บิตตรวจสอบกับบิตข้อความ มีดังนี้

1	2	3	4	5	6	7
C1	C2	8	C4	4	2	1

ตารางที่ 2.3 แสดงบิตข้อความผิดพลาด

C1, C2, C4 เขียนแทนบิตตรวจสอบของรหัสอักษร ซึ่งค่าของมันใช้ตามหลักที่วางไว้มีดังนี้

C1 ใช้ตรวจสอบตำแหน่ง 1,3,5 และ 7 เป็น พาริตีคู่

C2 ใช้ตรวจสอบตำแหน่ง 2,3,6 และ 7 เป็น พาริตีคู่

C4 ใช้ตรวจสอบตำแหน่ง 4,5,6 และ 7 เป็น พาริตีคู่

ถ้าจัดเรียงในลักษณะเลขรหัสฐาน 2 แทนตำแหน่งก็จะง่ายแก่การทำความเข้าใจดังแสดงในตารางที่

2.3

C4	1	0	1	0	1	0	1
C2	0	1	1	0	0	1	1
C1	0	0	0	1	1	1	1
	1	2	3	4	5	6	7
	C1	C2	C3	C4	C5	C6	C7

ตารางที่ 2.4 แสดงเลขรหัสฐานสอง

ตัวอย่างเช่น ผลของการตรวจสอบบิตต่าง ๆ ของเลข 9 ในเลขฐาน 10

1	2	3	4	5	6	7
C1	C2	8	C4	4	2	1
		1		0	0	1

ตารางที่ 2.5 แสดงตัวอย่างของการตรวจสอบบิตของรหัสแฮมมิง
จากที่กำหนดให้ C1 ตรวจสอบบิตที่ 1,3,5 และ 7 ผลจะเป็นพาริตีคู่ ฉะนั้น C1 ต้องเป็นศูนย์ในขณะมี
ค่าเป็น 910 (เลขฐาน 10)

1	2	3	4	5	6	7
C1	C2	8	C4	4	2	1
0		1		0	0	1

ตารางที่ 2.6 แสดงค่าผลการเข้ารหัส
C2 ใช้ตรวจสอบพาริตีในตำแหน่ง 2,3,6 และ 7 ผลจะเป็นพาริตีคู่ ฉะนั้น C2 จะต้องเป็นศูนย์ในขณะ
มีค่าเป็น 9(10)

1	2	3	4	5	6	7
C1	C2	8	C4	4	2	1
0	0	1		0	0	1

ตารางที่ 2.7 แสดงการตรวจสอบพาริตี

C4 ใช้ตรวจสอบพาริตีในตำแหน่ง 4,5,6,7 เพื่อให้ผลเป็นพาริตีคู่ ดังนั้น C4 จะต้องเป็น 1
เท่านั้น
ในขณะมีค่าเป็น 9(10)

1	2	3	4	5	6	7
C1	C2	8	C4	4	2	1
0	0	1	1	0	0	1

ตารางที่ 2.8 แสดงการตรวจสอบพาริตี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปได้ว่ารหัสอักษรของ 910 จะเป็น 0011001

ที่นี้เราลองดูรหัสอักษรนี้ ถ้ามีความผิดพลาดตัวเดียว (single error) เกิดขึ้นรหัสแรมมิงจะทำอย่างไร
จึงจะสามารถตรวจสอบออกมาแล้วทำการแก้ไขได้

สมมติตำแหน่งที่ 6 เกิดผิดพลาด (สาเหตุเกิดจากคลื่นรบกวนจากภายนอกหรือภายในวงจรใน
ระหว่างระบบการรับการส่ง)

เดิมต้องเป็น 0 แต่กลายเป็น 1 ดังแสดงในตัวอย่างคือ

1	2	3	4	5	6	7
0	0	1	1	0	0	1

ตารางที่ 2.9 แสดงผลการตรวจสอบเมื่อเกิดความผิดพลาด

ลำดับต่อไป ก็จะเป็นหน้าที่ของบิตตรวจสอบพาริตีทั้งสาม คือ C1, C2 และ C4 ผลลัพธ์ที่ได้จากการ
ตรวจสอบสามารถรวมเอาเลขฐาน 2 ออกมาได้ ถ้าหาบิตตรวจสอบพาริตีตัวหนึ่งแสดงเป็น พาริตีคู่ (ถูกต้อง)
ตำแหน่งของเลขฐาน 2 ก็จะเติมเข้าไปเป็นศูนย์ แต่ถ้าหากผลจากการตรวจสอบ ออกมาเป็น พาริตีคี่ (ผิด
พลาด) ตำแหน่งของเลขฐาน 2 ก็จะเติมเข้าไปเป็น 1 สุดท้ายตำแหน่งของเลขฐาน 2 ก็จะแสดงตำแหน่งที่ผิด
พลาดออกมาดังนั้นการแก้ไขเพียงแต่นำเอาตำแหน่งของบิตที่ผิดพลาด นั้นมาทำการกลับเปลี่ยนใหม่ก็ใช้ได้

ดังตัวอย่างจากผลของบิตตรวจสอบพาริตี 3 ตัวข้างล่าง

C1	0	0	1	1	0	1	1	คู่ คี่ คี่
C2	0	0	1	1	0	1	1	
C4	0	0	1	1	0	1	0	
								4 2 1
								1 1 0 = 6

ตารางที่ 2.10 การตรวจสอบตำแหน่งบิตผิดพลาด

แสดงให้เห็นว่าผลจาก C1 ให้บิตตรวจสอบพาริตี เป็นพาริตีคู่ แต่ผลการตรวจสอบจาก C2 กับ C4 เป็น
พาริตีคี่ ดังนั้นค่าของเลขฐานสองคือ $110 = 6$ แสดงให้เห็นความผิดพลาดที่เกิดขึ้นอยู่ที่ตำแหน่งที่ 6 จึงทำเพียง
กลับเอาตำแหน่งของบิตที่ 6 จาก 1 เปลี่ยนเป็น 0 ก็ทำให้ได้ค่าที่ถูกต้อง นั่นคือทั้งสามบิตในการตรวจสอบเลขฐาน
สองเป็น 000 ก็ไม่มีความผิดพลาด

ENCODING		INFORMATION BITS								
HEXADECIMAL NUMBER	DECIMAL NUMBER	b6	b7	b6	b5	b4	b3	b2	b1	
0	0	0	0	0	1	0	1	0	1	
1	1	0	0	0	0	0	0	1	0	
2	2	0	1	0	0	1	0	0	1	
3	3	0	1	0	1	1	1	1	0	
4	4	0	1	1	0	0	1	0	0	
5	5	0	1	1	1	0	0	1	1	
6	6	0	0	1	1	1	0	0	0	
7	7	0	0	1	0	1	1	1	1	
8	8	1	1	0	1	0	0	0	0	
9	9	1	1	0	0	0	1	1	1	
A	10	1	0	0	0	1	1	0	0	
B	11	1	0	0	1	1	0	1	1	
C	12	1	0	1	0	0	0	0	1	
D	13	1	0	1	1	0	1	1	0	
E	14	1	1	1	1	1	1	0	1	
F	15	1	1	1	0	1	0	1	0	

where

$$b7 = b3 \oplus b6 \oplus b4$$

$$b5 = b6 \oplus b4 \oplus b2$$

$$b3 = b4 \oplus b2 \oplus b8$$

$$b1 = b2 \oplus b8 \oplus b6$$

PROTECTION BITS

DECODING

x1	x2	x3	x4	INTERPRETATION	INFORMATION
1	1	1	1	NO ERROR	ACCEPTED
0	0	1	0	ERROR IN b8	CORRECTED
1	1	1	0	ERROR IN b7	ACCEPTED
0	1	0	0	ERROR IN b6	CORRECTED
1	1	0	0	ERROR IN b5	ACCEPTED
1	0	0	0	ERROR IN b4	CORRECTED
1	0	1	0	ERROR IN b3	ACCEPTED
0	0	0	0	ERROR IN b2	CORRECTED
0	1	1	0	ERROR IN b1	ACCEPTED
$x1 \cdot x2 \cdot x3 = 0$			1	MULTIPLE ERRORS	REJECTED

where

$$x1 = b3 \oplus b6 \oplus b2 \oplus b1$$

$$x2 = b8 \oplus b4 \oplus b3 \oplus b2$$

$$x3 = b6 \oplus b5 \oplus b4 \oplus b2$$

$$x4 = b8 \oplus b7 \oplus b6 \oplus b5 \oplus b4 \oplus b3 \oplus b2 \oplus b1$$

ตารางที่ 2.11 แสดงรหัสแฮมมิง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 การจัดช่วงความถี่ (Bandwidth Allocation)

ในระบบการส่งดาต้าบรอดคาสต์ จะต้องระมัดระวังในการจัดช่วงความถี่บริการ (Services) เนื่องจากช่วงความถี่กว้างเกินไป ทำให้ข้อมูลสูญหายไป และ ส่วนบริการจะแตกแยก การส่งดาต้าบรอดคาสต์จะต้องมีหน่วยความจำสำรอง (Buffer) และถ้า บริการ เกิดการแตกแยกจะสามารถใช้หน่วยความจำสำรองนี้ในการจัด ช่องสัญญาณ (Statistical multiplexing services) อย่างไรก็ตาม การคำนวณช่วงความถี่การสมมุติให้ ส่วนบริการ เต็มช่วงความถี่เป็นสิ่งที่ดีที่สุด

อันดับแรก กำหนดช่วงความถี่ขาออก (Output) ที่ต้องมี ซึ่งจะขึ้นอยู่กับตัวแทรกข้อมูล (Insertor) และทางเดินข้อมูลระหว่างตัวส่งกับตัวแทรกข้อมูลลงในเส้นแบล็กกิ้ง สัญญาณด้านขาออกของเครื่องส่งดาต้า บรอดคาสต์ประกอบไปด้วยสัญญาณขนาด 45 ไบท์ (Bytes) สำหรับแต่ละเส้นของเส้นแบล็กกิ้ง (VBI Line)

ถ้าที่จุดใด ๆ ระหว่างตัวส่งข้อมูลเพื่อนำไปแทรก (Txvision) และตัวแทรกข้อมูล ข้อมูล ขาออกผ่าน อซิงโครไนส์ (Asynchronous serial line) ดูตัวอย่างจากแหล่งข้อมูล (Terminal service ไปยัง DBL 95) ดังนั้นความเร็วของข้อมูลอนุกรม (Serial line) จะทำให้ช่วงความถี่ขาออกถูกจำกัด

ตารางต่อไปนี้จะแสดงถึงจำนวนเส้นแบล็กกิ้ง ที่สามารถรับข้อมูลในอัตราเร็ว (Asynchronous baud rates) ต่อจำนวนเส้นแบล็กกิ้ง

BAUD	2400	4800	9600	19200	38400	57600
VBI LINE	0.11	0.21	0.43	0.85	1.71	2.56

ตารางที่ 2.12 แสดงอัตราของข้อมูลต่อจำนวนเส้นแบล็กกิ้ง

ใช้ตารางในการตัดสินใจกำหนดความจุของจำนวนเส้นในการแทรก หรือ output path's VBI (Opath lines) ถ้า ethernet ตลอดทางจากแหล่งข้อมูล (workstation) ไปยังตัวแทรกข้อมูล (Insertor) หรือใช้ตัวแทรกสัญญาณแบบอื่น (Internal CT4) ดังนั้นจำนวนเส้นในการแทรก (Opath lines) จะเป็น 16 เส้น

การตัดสินใจกำหนดจำนวนเส้น สำหรับแทรกข้อมูล ของตัวแทรกข้อมูล (Insertor)

ช่วงความถี่ขาออก (Oband) เป็นจำนวนที่น้อยที่สุดของตัวแทรกข้อมูลหรือความจุของ ส่วนของเส้นแบล็กกิ้ง (Path VBI line) คูณกับขนาดของเส้นแบล็กกิ้ง

$$\text{oband} = \min (\text{opath-lines}, \text{insert-line}) \times 45 \times 50$$

ซึ่งจะให้ช่วงความกว้างของความถี่ (Bandwidth income) และเราจำเป็นต้องตรวจสอบช่วงความกว้างด้านความถี่ของ Bandwidth expenditure บนส่วนบริการ จะต้องไม่เกินส่วนที่เพิ่มขึ้น

หลักในการพิจารณาเมื่อมีการกำหนดช่วงความถี่ที่ต้องการสำหรับแต่ละ บริการ คือ พื้นฐานของอัตราการส่งผ่านข้อมูล (Interface input rate) และตามมาตรฐาน (Datalink layer overhead)

สำหรับแต่ละโปรแกรม (.s-file) ในโครงสร้างของระบบการส่งข้อมูลเพื่อแทรก (Txvision) กำหนดให้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นการส่งผ่านข้อมูล (Interface input rate : rate)

ไฟล์ระบบ (FILE SYSTEM) ใช้ค่าของช่วงความกว้างความถี่ในโปรแกรม (.s file)

$$\text{irate} = \text{bandwidth}$$

ASYNC ใช้ค่าของอัตราการส่งข้อมูล (buad rate) ของโปรแกรม (.s file) และหารด้วย 10 ในการทำให้เป็นจำนวนไบนารีต่อวินาที

$$\text{irate} = \text{band}/10$$

High Level Data Link Control (HDLC) กำหนดให้การตรวจสอบข้อมูลที่เข้ามา (Synchronous checks peed of incoming line) ซึ่งอาจจะกำหนดที่แหล่งกำเนิดข้อมูล หรือรับโดยแหล่งข้อมูล หารด้วยความเร็วของสัญญาณนาฬิกา (Clockspeed) ด้วย 8 เพื่อที่จะได้จำนวนไบนารี ต่อวินาที (ค่าที่ได้เป็นค่าโดยประมาณซึ่งไม่คิด HDLC flag bytes และสัญญาณตรวจจับ (CRC bytes))

$$\text{irate} = \text{clock}/8$$

TELNET / TCP ขึ้นอยู่กับแหล่งกำเนิดข้อมูล ถ้าเป็นแหล่งข้อมูล (Terminal server) อื่นจะใช้ อัตราความในการส่งข้อมูลของแหล่งนั้น ๆ (Terminal server 's serial band rate) ในการกำหนดอัตราการส่งออกของข้อมูล (Output rate) ในหน่วยไบนารีต่อวินาที

ขณะนี้เราได้อัตราการส่งผ่านข้อมูล (Service 's interface rate) ในหน่วยไบนารีต่อวินาที การกำหนดกฎ (Overhead) เพิ่มขึ้นโดยมาตรฐาน (Service 's datalink layer) จะให้อัตราขาออกของส่วนบริการ (Orate)

NONE service 's output rate จะเท่ากับอัตราส่งผ่านข้อมูล (interface rate)

$$\text{orate} = \text{irate}$$

อัตราส่งข้อมูล (P31 service 's output rate) จะขึ้นอยู่กับลักษณะโครงสร้างของการส่งข้อมูล (Packet 31) จากมาตรฐาน (Datalink layer 's) ไฟล์ (.is file) กำหนดเพย์โหลด (Payload) ซึ่งสามารถใช้งานต่อการส่งในแต่ละชุด (Packet) เราสมมติให้ทุกชุดถูกใช้งานเต็มสมบูรณ์

$$\text{overhead} = 8 + \text{address_length} + \text{RI} + \text{CI}$$

$$\text{payload} = 95 - \text{overhead}$$

$$\text{orate} = \text{irate} \times (45/\text{payload}) \times \text{repeat_count}$$

โดยที่ ความยาวของแอดเดรส (Address length) คือ จำนวนตัวอักษรในไฟล์ (.is file's Address = value RI) เป็นหนึ่งถ้าไฟล์ (.is file's repeate) เท่ากับค่าที่ไม่เป็นศูนย์มิฉะนั้นเป็น ศูนย์ CI เป็น .is file's Expticit CI = value repeat_count เป็นหนึ่งถ้า Repeat 3 = ค่าที่เป็น ศูนย์ มิฉะนั้นจะเป็น Repeats = value

FEC. FEC จะให้ค่า 0.6 เท่า ของช่วงความถี่เส้นแบล็กถึงเท่ากับเพย์โหลด

$$\text{orate} = 1.67 \times \text{irate}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลักษณะของช่วงความถี่ทั้งหมด สามารถคำนวณโดยบวกต่ออัตราส่งข้อมูลของแต่ละลักษณะการส่งผ่านข้อมูล

$$cband = \sum (oratei)$$

โดยที่อัตราขาออกของส่วนบริการ เป็น อัตราขาออกของส่วนบริการ ของแต่ละลักษณะการ บริการ การจัดช่วงความถี่ประกอบขึ้นด้วย การทำให้แน่ใจว่า ไม่มากเกินไปกว่าความถี่ที่ได้รับการจัดสรรดังนั้นจะต้องแน่ใจว่า

$$cband > oband$$

สรุป ส่วนประกอบหลักในการ ปรับแต่งเพื่อให้สอดคล้องกับช่วงความถี่ที่ได้รับการจัดสรร คือ จำนวนเส้นแบลิ่งกิ้ง

ช่วงความถี่ของการติดต่อจากระบบส่งข้อมูล (Txvision) ไปยังตัวแทรกข้อมูล (Physical inserter) จำนวนส่วนบริการและช่วงความถี่ของแต่ละส่วนบริการลักษณะคุณสมบัติรายละเอียดของสัญญาณข้อมูลที่ส่งออกอากาศถ้ารู้ว่า ส่วนบริการ แตกต่างกัน และสามารถรู้ถึงลักษณะโดยทั่วไปของแต่ละส่วนบริการจะเป็นไปได้ในการแสดงถึงระบบส่งข้อมูล สำหรับ statistical multiplexing ใน unix, Txvision ให้ผลในหน่วยความจำสำรอง ถึง 200 กิโลไบต์ (kbytes) หรือประมาณ 4,400 เส้นแบลิ่งกิ้ง

2.7 โครงสร้างของรูปแบบการส่งข้อมูลแพ็กเกต 31 (Structure of (teletext) Packet 31 for Databroadcast) สำหรับข้อมูลที่ส่งออกอากาศ

แพ็กเกต 31 เป็นเช่นเดียวกันกับ แพ็กเกตศูนย์ (Packets 0) ของระบบเทเลเท็กซ์ (teletext) ทั้งหมด คือ 3 ไบต์แรกประกอบด้วยคล็อกรันนิ่ง (Clock running) มีข้อมูล 01010101010101 (5555 hex) ตามด้วยเฟรมมิงโค้ด (Framing code) มีลักษณะข้อมูลเป็น 00100111 (27 hex) แพ็กเกต 31 จะถูกกำหนดโดยข้อมูลของบิต (Message bits) มีข้อมูลเป็น 1111 ให้ไบต์ที่ 5 (ซึ่งถูกเข้ารหัสแบบแฮมมิง)

กลุ่มของช่องข้อมูล (Data Channel Groups) แบ่งเป็น 4 กลุ่ม (Group)

ข้อมูลบิตของบิตข้อมูล 4 บิต ของไบต์ที่ 4 (ซึ่งถูกเข้ารหัสแบบแฮมมิง จะกำหนดให้มีการส่งแบบเส้นข้อมูล ซึ่งไปขึ้นต่อกันนี้ด้วยข้อมูลบิต 0001 1001 0101 1101 (ขึ้นกับคำสั่งในก๊วส่ง) ซึ่งจะหมายถึง กลุ่มของช่องข้อมูล 8 9 10 และ 11

2.7.1 โครงสร้างของรูปแบบการส่งข้อมูล แพ็กเกต 31

รายละเอียดของโครงสร้างของ 40 ไบต์ ที่เหลือของแพ็กเกต 31 มีดังต่อไปนี้ไบต์เหล่านี้ (ไม่จำเป็นต้องใช้ทั้งหมด) ได้อธิบายในส่วนคำสั่งของการส่งโดยที่ไบต์ที่เข้ารหัสแบบแฮมมิง เป็นไปตามตารางรหัส (Code table) ซึ่งเป็นคุณสมบัติที่ใช้ในระบบเทเลเท็กซ์ (Teletext) ทั่วโลกไบต์ทั้งหมดจะถูกส่ง บิต ที่มีความสำคัญน้อยที่สุดก่อน

รูปแบบไบนารีที่ 6 (Byte 6-Format type byte :FT)

ไบนารีรหัสแฮมมิง (Hamming coded byte) นี้จะควบคุมหรือตีความของไบนารีที่ตามมาเพื่อตีความหมายของ 4 บิตข้อมูล (Message bits) ในคำสั่งการส่งคือ

บิตศูนย์ bit0 ตั้งค่า 0 สำหรับรูปแบบของดาต้าบรอดคาส (Data Broadcast format)

บิตที่หนึ่ง bit1 ตั้งค่า 1 ถ้ามีการใช้ packet repeat Facility มิฉะนั้นเป็น 0

บิตที่สอง bit2 ตั้งค่า 1 ถ้า continuity indicator แสดงออก มิฉะนั้นมันจะเป็น 0

บิตที่สาม bit3 ตั้งค่า 1 ถ้ามีการใช้ Data length indicator มิฉะนั้นเป็น 0

ไบนารีที่ 7 (Byte 7 - Packet Address Length byte (AL))

บิตข้อมูลจำนวนสามบิต (3 บิตข้อมูล) แรกของจำนวนที่ถูกเข้ารหัสแบบแฮมมิงจะแสดงจำนวนไบนารีที่ถูกเข้ารหัสแบบแฮมมิงตามมาขณะนั้นจะถูกจัดแบ่งเป็นลำดับชุดข้อมูล (packet address) คำนิยมน้อยที่สุดคือไม่มีค่าจะแสดงว่าไม่มีลำดับชุดข้อมูลในเส้นแบล็กกิ้งเส้นข้อมูล (data line) ไบนารีค่ามากที่สุดคือ 6 จะแสดงว่ามี 24 บิตข้อมูลการใช้บิตสุดท้ายของไบนารีไม่ได้ถูกกำหนด

Packet Address bytes

จำนวนของไบนารีที่เข้ารหัสแฮมมิงที่จัดแบ่งลำดับของแต่ละชุดข้อมูลถูกแสดงโดย AL byte บริการ data channel ถูกกำหนดโดย data channel group, address length และ address bytes ของมัน

Packet Repeat Indicator byte (RI)

RI byte จะแสดงก็ต่อเมื่อ packet repeat facility มีการส่งสัญญาณโดยข้อมูลในบิตที่ 2 ของ FT byte packet repeat facility จะถูกใช้ก็ต่อเมื่อมีข้อมูลชุดหนึ่งบางส่วนถูกส่งใหม่

ค่า 4 บิตแรกถูกกำหนดเป็น 0 เมื่อชุดข้อมูลใหม่ของ บริการ data channel นั้น ถูกส่งเป็นครั้งแรก และจะถูกเพิ่มค่า 16 ทุกครั้งที่มีการส่งใหม่ ค่า 3 บิต ถัดไปไม่ได้ถูกกำหนดบิตสุดท้ายสุดถูกกำหนดเป็น 0 เพื่อแสดงว่าไม่มีการส่งใหม่อีกต่อไปของชุดข้อมูลปัจจุบัน ควรจะถูกคำดหวั่ง (แต่การตั้งค่า 1 ไม่จำเป็นจะต้องแสดงว่ามีการส่งใหม่อีก) ไบนารีนี้ไม่ถูกเข้ารหัสแบบแฮมมิง

Packet Continuity Indicator (CI)

CI byte จะแสดงก็ต่อเมื่อ explicit continuity indicator มีการส่งสัญญาณโดยบิตข้อมูลที่ 3 ของ FI byte ซึ่งจะแสดงจำนวน 8 บิต ซึ่งถูกเพิ่มค่า 256 กับแต่ละชุดข้อมูลใหม่ของ บริการ data channel เดียวกัน และจะไม่เปลี่ยนแปลงระหว่างการส่งใหม่ของชุดข้อมูลเหมือนกัน

ถ้า explicit continuity indicator ไม่ได้รับสัญญาณ ดังนั้น implicit continuity indicator จะถูกส่งดังรายละเอียดต่อไปไบนารีนี้ไม่ถูกเข้ารหัสแบบแฮมมิง

Data Lought (DL)

DL byte จะแสดงก็ต่อเมื่อ มันมีการส่งสัญญาณโดยบิตข้อมูลที 4 ของ FT byte ซึ่งจะแสดงจำนวน 6 บิต เพื่อกำหนดจำนวน 8 บิต:ไบท์ เองผู้ใช้ data byte group อย่างตั้งใจที่จะถูกส่งให้ผู้ใช้ การนับได้รับจากจุดเริ่มและรวมทั้งไบท์ที่ถูกบรรจุ (stuffing bytes) ไต ๆ (ดูต่อไป) ค่าเลขที่มีความสำคัญที่สุด 2 ค่า ของ DL byte ไม่ได้ถูกกำหนด

DL byte ถูกใช้เมื่อเป็นสิ่งจำเป็นในการส่ง filled packet ที่ไม่สมบูรณ์ เพื่อที่จะไม่ทำให้เกิด ลำช้าในการส่งข้อมูลไบท์ใด ๆ ที่เหลืออยู่ของผู้ใช้ data group ควรจะเป็น “stuffing bytes” (A5 hex) 10100101 และยังคงขึ้นอยู่กับค่าตรวจเช็คความผิดพลาด CRC (ดูต่อไป)

User Data Byte group

ค่าไบท์ที่ยังเหลืออยู่ในเส้นข้อมูล นอกจาก 2 ไบท์สุดท้าย และยังถูกจำกัดต่อไป โดย DL byte เพื่อให้การนำข้อมูลสำหรับผู้ใช้ของ บริการ bearing ของ packet address นั้น การขึ้นอยู่กับความยาวของ address ถ้า repeat pacility ถูกใช้และถ้า continuity indicator แสดงออกหรือเป็นนัยจะมีโดยปกติทั่วไประหว่าง 28 และ 36 user bytes ใน data broadcast packet ไม่มีการจำกัดเกี่ยวกับรหัสของ user data bytes

Stuffing Bytes

หน้าที่ที่อธิบายในส่วนนี้อาจจะไม่ต้องการใช้ เนื่องจากว่าตัวถอดรหัสถูกสร้างขึ้นด้วยวิธีธรรมดาซึ่งจะข้ามหน้าที่นี้ไป

ถึงแม้ว่าจะไม่มีข้อจำกัดในการเข้ารหัสของ user data bytes ยังคงจำเป็นที่จะตัดความยาวของอักขระของ 0s หรือ 1s ทั้งจากการส่งข้อมูล หรือให้แน่ใจว่าข้อมูลจะถูกสร้างขึ้นใหม่และถอดรหัสอย่างถูกต้อง ถ้าในกลุ่มผู้ใช้ข้อมูลใด ๆ มีการใช้ CI byte และ DL byte ลำดับของ 8 bytes 00000000 (NUL) เรียงลำดับ หรือลำดับของ 8 ไบท์ 11111111 (DEL) เรียงลำดับ จะเกิดขึ้นในระบบการส่งออกอากาศจะ (ยกเว้นเมื่อไม่มีไบท์เหลืออยู่ใน user data byte group) สอดแทรก stuffing byte (ascii 165 = A5 hex) ซึ่งอยู่ในรูปแบบของการตรวจสอบค่าความผิดพลาด ซึ่งมีฉะนั้น จะถูกละเลยโดยตัวถอดรหัส


Cyclic Rddundancy Check (CRC)

2 bytes สุดท้าย จะเป็น 16 bit cyclic redundancy check บน CI byte (ถ้าใช้) ด้วยกับ user data bytes ข้อมูลจะถูกเห็ดด้วยบิตในคำสั่งการส่งจะถูกพิจารณาเป็น polynomial ของ x โดยเทอมที่มีดีกรีสูงสุดจะถูกส่งก่อนและเทอมที่มีดีกรีเป็น 0 จะถูกส่งสุดท้าย ซึ่งจะถูกแบ่ง

โครงสร้างของแพคเกจ 31 (Structure of Packet 31 for Broadcast

(Shown with maximum address length and all option packets)

byte



รูปที่ 2.26 แสดงรูปแบบของ โครงสร้างแพคเกจ 31

โดย polynomial x^{16} บวก x^9 บวก x^7 บวก x^4 บวก x^0 โดยใช้โมดูลิโ -2 arithmetic และสิ่งที่ยังคงอยู่
โดยเทอมที่มี ดีกรีสูงสุดส่งก่อน คือ CRC

ถ้า implicit continuity indicator ได้รับสัญญาณโดย บิตข้อมูล ที่ 4 ของ Ft byte CRC จะถูกเปลี่ยน
แปลงบางส่วน โดย bit-wise modulo-2 บวกกับจำนวน 16 บิต ซึ่งประกอบด้วย 2 identical byte bytes
เหล่านี้จะถูกเพิ่มค่า 256 ในแต่ละชุดข้อมูลใหม่ของ บริการ data channel เดียวกัน โดยบิต ที่มีความสำคัญ
น้อยที่สุด จะถูกประมวลผลก่อน



บทที่ 3

การคำนวณการสร้างและการทำงาน

3.1 วงจรและการทำงาน

การควบคุมการทำงานของเครื่องถอดรหัสข้อมูลทางอากาศ (data broadcast decode) ใช้การควบคุมโดยการขัดจังหวะ (interrupt) จากคอมพิวเตอร์ ผ่านทางพอร์ตอนุกรม (serial port) ไปยังส่วนติดต่อภายนอกของตัวถอดรหัส ซึ่งก็คือ max 232 ที่ต่ออยู่กับ UART 2691 (Universal asynchronous receiver / transmitter) และส่งผ่านหน่วยความจำ (RAM 6264, EPROM 27C256) ก่อนที่จะเข้าสู่ส่วนควบคุม (micro controller 80C31) เพื่อให้ปฏิบัติตามคำสั่ง โดยจะเน้นไปตามคำสั่งการทำงานที่เก็บไว้ในหน่วยความจำ (EPROM 27C256)


การทำงานของตัวเครื่อง ถอดรหัส (data broadcast decoder) ในการส่งข้อมูลที่ตัวเครื่องได้ไปยังคอมพิวเตอร์ จะเริ่มจากการรับสัญญาณโทรทัศน์ (RF) โดยวงจรส่วนหน้า (TUNER) และจำกัดช่วงความถี่ในการรับโดย การประมวลของตัวควบคุม (microcontroller 81C31) ผ่าน 256x8 BIT CMOS EEPROMS with I²C-bus interface 8582 ซึ่งค่าช่วงความถี่ที่กำหนด ที่ตั้งไว้จะเก็บในหน่วยความจำ (EEPROMS) นี้ จากขาออกของวงจรส่วนหน้าที่ได้จะเป็นสัญญาณย่านความถี่กลาง (IF) ไปเป็นสัญญาณภาพ (VIDEO) และส่งผ่านไปยังส่วนถอดเส้นแบล็กกิ้ง (TELETEXT VIDEO PROCESSOR SAA 5231) ซึ่งจะทำหน้าที่ในการแยกสัญญาณข้อมูลออกจากสัญญาณภาพก่อนที่จะส่งผ่านไปยังวงจรส่งผ่านข้อมูล (INTERFACE FOR DATA ACQUISITION AND CONTROL SAA 5250) ซึ่งจะทำหน้าที่ในการแยกข้อมูลจากชุดข้อมูล (packet) ของสัญญาณข้อมูลที่ได้รับโดยจะมีการกำหนด data channel group และ address ของสัญญาณข้อมูลที่ได้รับ โดยจะมีการกำหนด data channel channel group และ address ของสัญญาณที่ต้องการจากส่วนควบคุม (micro controller 80C31) และข้อมูลนี้จะผ่าน UART 2691, MAX 232, ผ่านพอร์ตอนุกรม (serial port) ไปยังคอมพิวเตอร์ เพื่อนำไปประยุกต์ใช้งานต่อไป โดยหน่วยความจำสำรอง (RAM 6116) เป็นหน่วยความจำสำรอง ที่ใช้ในการทำงานของ SAA 5250

3.1.1 โครงสร้างและการทำงานของวงจร

โครงสร้างการทำงานของวงจรสามารถแสดงเป็นบล็อกไดอะแกรมดังรูปที่ 3.1 เพื่อความสะดวกในการอธิบายการทำงานจะแยกอธิบายเป็นบล็อกไป ซึ่งมีบล็อกไดอะแกรม ดังนี้

1. วงจรภาครับ (Tuner)
2. วงจรแยกสัญญาณเทเลเท็กซ์ออกจากสัญญาณภาพ (Teletext Video Processor)
3. วงจรต่อผ่านและควบคุมสัญญาณเพื่อถอดข้อมูลออกจากเส้นสัญญาณข้อมูล หรือสัญญาณเทเลเท็กซ์ (Interface for Data Acquisition and Control)
4. วงจรควบคุม (Microprocessor Control)
5. วงจรส่งผ่านข้อมูล (Interface)
6. คอมพิวเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.1 แสดงบล็อกไดอะแกรมของตัวถอดรหัสการกระจายข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 วงจรภาครับ

ในส่วนของวงจรภาคนี้มีส่วนประกอบของวงจรที่ทำหน้าที่ต่าง ๆ กันดังรายละเอียดของบล็อกไดอะแกรม ส่วนประกอบของวงจรในภาครับ



รูปที่ 3.2 แสดงบล็อกไดอะแกรมส่วนประกอบของรายละเอียดวงจรภาครับ

การทำงานของส่วนประกอบต่าง ๆ ในภาครับ

3.2.1 จูนเนอร์ (Tuner UV 916M)

ในวงจรของชิ้นงานนี้ใช้จูนเนอร์เบอร์ UV916M ซึ่งเป็นจูนเนอร์แบบดิจิตอล (PLL) ของยี่ห้อ ฟิลิปส์ สาเหตุที่ใช้จูนเนอร์ของยี่ห้อนี้ เพราะว่าเป็นการควบคุมยี่ห้อเดียวกันซึ่งเป็นลิขสิทธิ์ ของ ฟิลิปส์โดยเฉพาะ ทำหน้าที่ในการรับสัญญาณที่ประกอบด้วยความถี่พาหะผ่านเข้ามาทางสายอากาศรับ แล้วผลิตความถี่ของสัญญาณความถี่กลางของช่องสัญญาณที่เลือก (38.9 MHz) โดยมีขาต่าง ๆ ที่ทำหน้าที่ดังนี้

ขา 5 (AGC Voltage) เป็นสัญญาณขาเข้า ที่ใช้ควบคุมเกณฑ์การขยายของความถี่กลางของภาพโดยอัตโนมัติ (AGC) จากส่วนขยายสัญญาณภาพ มีโวลท์ระหว่าง 9.2 โวลท์ถึง 0.85 โวลท์

ขา 6 เป็นขาใช้ในการต่อกับแหล่งจ่ายไฟขนาด 12 โวลท์

ขา 11 (33 V Via 22 k series resistor) ใช้ต่อไฟเลี้ยงขนาด 33 โวลท์

ขา 12 (PLL supply +5 V) ใช้ต่อไฟเลี้ยง +5 โวลท์

ขา 13 (SCL serial clock line) เป็นขาใช้ในการรับสัญญาณนาฬิกาจากตัวควบคุม (PCF 8582)


ขา 14 (SDA serial data line) เป็นขาใช้ในการรับสัญญาณข้อมูลจากตัวควบคุม (PCF 8582)

ขา 16 เป็นขาสัญญาณออกของความถี่กลางของช่องสัญญาณที่เลือก ซึ่งจะส่งผ่านต่อไปยังส่วนขยายของสัญญาณความถี่กลาง

ขา 17 เป็นขากาวด์

3.2.2 ส่วนขยายความถี่กลาง (Television IF Amplifier and Demodulator TDA8341)

ทำหน้าที่ในการขยายความถี่กลางซึ่งตัวฟิลเตอร์ (Saw Filter) รับมาจากจูนเนอร์ แล้วกรองความถี่ที่ 38.9 MHz ให้ผ่านออกมาเพียงความถี่เดียว จากนั้นวงจรรวม (TDA 8341) ทำการถอดสัญญาณความถี่กลางให้เป็นสัญญาณภาพ และยังสร้างสัญญาณควบคุมโดยอัตโนมัติย้อนกลับไปควบคุมจูนเนอร์ (UV916M) ส่วนต่าง ๆ ที่ใช้งานในชิ้นงานนี้



รูปที่ 3.3 บล็อกไดอะแกรมรายละเอียดวงจรขยายความถี่กลาง

ขา 1 และขา 16 (IF input) เป็นขาสัญญาณเข้า รับความถี่กลางเข้ามา

ขา 3 (AGC startpoint) เป็นขาแรงดันเปรียบเทียบ เพื่อใช้ในการปรับเกนขยายโดยอัตโนมัติของตัวจูนเนอร์

ขา 4 (AGC output) เป็นขาสัญญาณออกของแรงดัน ที่ใช้ในการควบคุมเกนขยายโดยอัตโนมัติเมื่อเปรียบเทียบกับแรงดันที่ป้อนไว้ที่ขาที่ 3


ขา 8 และขา 9 (IF picture carrier passive regeneration) เป็นขาที่ใช้สำหรับต่อวงจรในการปรับความถี่ของสัญญาณภาพ คือความถี่ 38.9 MHz ซึ่งต้องใช้วงจรกำเนิดความถี่แบบ พาสซีฟ (LC Circuit) เพื่อกำเนิดสัญญาณความถี่ ในการถอดสัญญาณภาพออกมาจากสัญญาณความถี่กลาง

ขา 11 (VCC) เป็นขาแรงดันของไฟเลี้ยงใช้ได้ตั้งแต่ 9.4 ถึง 13.2 โวลต์ ในที่นี้ใช้ 12 โวลต์

ขา 12 (Video out) เป็นขาสัญญาณขาออกของสัญญาณภาพ

3.2.3 ตัวส่งผ่านความถี่ควบคุม (PCF 8582)

ทำหน้าที่เป็นตัวส่งผ่านสัญญาณการควบคุมของส่วนควบคุมกลางไปยังตัวจูนเนอร์มีการสั่งการในการควบคุมดังนี้



รูปที่ 3.4 แสดงการติดต่อของรูปแบบ I²C

I²C บัส โปรโตคอล (I²C Bus Protocol)

I²C บัส ใช้สำหรับ 2 ทาง ส่งข้อมูล 2 เส้น ระหว่างวงจรรวม หรือโมดูล บัสอนุกรมประกอบด้วยสาย 2 เส้น สำหรับสัญญาณนาฬิกา (SCL) และสายสัญญาณข้อมูล (SDA)

สำหรับสัญญาณนาฬิกาทั้งสายสัญญาณนาฬิกา และสายสัญญาณข้อมูล จะต้องต่อกับไฟเลี้ยงบวก (Pull-up) ด้วยตัวต้านทาน

ข้อกำหนดโปรโตคอล

การส่งสัญญาณข้อมูล (เคลื่อนย้าย) สามารถทำได้เมื่อบัสว่างเท่านั้น

ตลอดการเคลื่อนย้ายข้อมูล สายของข้อมูลทั้งยังคง (Stable) เมื่อสัญญาณนาฬิกา (Clock Line) เป็น ระดับสูง การเปลี่ยนแปลงเส้นข้อมูล (Data line) เมื่อสัญญาณนาฬิกาเป็นระดับสูง จะต้องถูกแปลงเป็นสัญญาณควบคุม

ข้อกำหนดสถานะของบัส (Bus Condition)

1. บัสไม่ว่าง (Bus not busy) ทั้งข้อมูลและสัญญาณนาฬิกายังคงเป็น ระดับสูง
2. เริ่มการเคลื่อนย้ายข้อมูล การเปลี่ยนแปลงใน สถานะของเส้นข้อมูลจากสูงไปต่ำขณะสัญญาณนาฬิกาเป็นระดับสูง
3. การหยุดการถ่ายโอนข้อมูล (Stop data transfer) การเปลี่ยนแปลงสถานะของเส้นข้อมูลจากต่ำ เป็น สูงขณะที่สัญญาณนาฬิกาเป็นระดับสูง

4. Data Valid ; สถานะของเส้นข้อมูล ถูกแทนด้วย ค่าต่าง ๆ ของข้อมูลหลังจากเริ่มมีเงื่อนไข เส้นข้อมูล เสถียร สำหรับตลอดคาบของสัญญาณนาฬิกายังคงเป็นระดับสูงมี 1 สัญญาณต่อ 1 บิต ของข้อมูล การเคลื่อนย้ายข้อมูลแต่ละครั้งจะถูกกำหนดการเริ่มต้นด้วยเงื่อนไขการเริ่มและจบด้วยเงื่อนไขการจบ จำนวนของไบต์ข้อมูลถูกเคลื่อนย้ายระหว่าง เงื่อนไขการเขียน และการลบ จะถูก จำกัดเพียง 7 ไบต์ ใน

โหมดลบ เขียน (Erase/Write) และ 8 ไบต์ ใน โหมดการลบ เขียนหน้า การเคลื่อนย้ายข้อมูลไม่ถูกจำกัดเมื่อ โหมด การอ่าน ข้อมูลจะถูกส่งเป็นไบต์และสัญญาณตอบรับเป็น 9 บิต

PC x 8582 x -2 กับการทำงานในทั้งสองโหมด

โดยคำ นิยาม อุปกรณ์มีการส่งสัญญาณจะถูกเรียกว่า ตัวส่ง (Transmitter) และอุปกรณ์ซึ่งรับ สัญญาณจะถูกเรียกว่าตัวรับ (receiver) อุปกรณ์ซึ่งควบคุมสัญญาณจะถูกเรียกว่า มาสเตอร์ (Master) อุปกรณ์ที่ถูกควบคุมโดยมาสเตอร์จะถูกเรียกว่า สลาฟ (Slaves) แต่ละไบต์จะถูกส่งและ บิตสัญญาณตอบรับเพื่อ บังคับให้สลาฟตอบรับ เปรียบข้อมูลได้ในแต่ละไบต์ สัญญาณตอบรับนี้จะป้อนระดับ สูง ส่งไปบนบัส โดยตัวส่ง (Transmitter Master) จะกำเนิดสัญญาณนาฬิกาขึ้น (Slave) เครื่องมือซึ่งมี แอดเดรส C (ถูกจัด เป็นปลายทาง ก็สามารถใช้เป็นเกนดท์ เพื่อที่จะกำหนดสัญญาณที่รู้จัก และรับข้อมูลแต่ละไบต์ได้


ตัวรับหลัก (Mater Recive) จะต้องกำเนิดสัญญาณตอบรับ หลังจากข้อมูลแต่ละไบต์ซึ่งถูกทำให้ เป็นสัญญาณนาฬิกาขาออกของตัวรับรอง (Slave Recive)

อุปกรณ์ซึ่งรับสัญญาณ จะทำการหน่วงสัญญาณนาฬิกา ตลอดเวลาที่มีสัญญาณนาฬิกา ซึ่งสัญญาณ ข้อมูลยังคงรักษาระดับต่ำไว้ตลอดคาบเวลาของสัญญาณตอบรับ และเวลาที่หน่วงจะถูกควบคุมโดย ตัวรับ

เมื่อไม่มีการส่งต่อไป มาสเตอร์ก็จะไม่ส่งสัญญาณตอบรับ สลาฟก็จะไม่มีข้อมูลทำให้ SDA มี สถานะเป็น สูง มาสเตอร์ก็จะหยุดทำงาน

แอดเดรสตัวรับ (Device Addressing)

ตามเงื่อนไขการเริ่มบัสมาสเตอร์จะต้องส่งแอดเดรสของสลาฟที่จะ Access ส่วนมากจะใช้ 4 บิต ของสลาฟแอดเดรส เป็นตัวกำหนดชนิดของอุปกรณ์ สำหรับ Pcx8582x-2 จะถูกกำหนดตายตัวเป็น 1010



รูปที่ 3.5 แสดงแอดเดรสของอุปกรณ์

บิต 3 บิตถัดไป เป็นส่วนของบิตที่กำหนดตัวอุปกรณ์ของ ระบบว่าจะมี PC x 8582 x -2 ได้ 8 ตัว บน บัสเดียว 8 ตัว (แอดเดรส) ของ PCx 8582 จะถูกกำหนดโดยการป้อนสัญญาณ อินพุตเพื่อกำหนดสถานะ ของA0, A1 และ A1 ทางขาเข้าโดยต่อไฟเลี้ยงหรือ กราวด์ บิตสุดท้ายของสลาฟ แอดเดรส เป็นตัวกำหนด การกระทำ เมื่อเป็น 1 จะเป็น การอ่านข้อมูลที่ถูกเลือก

ขั้นตอนการเขียน (Write operation)

การเขียนไบต์ เวิร์ด (Byte / word write)

สำหรับการ ทำงานในขั้นตอนการเขียน Pcx 8582 x -2 ต้องการแอดเดรส พิลด์ที่ 2 แอดเดรสฟิลด์นี้ จะเป็น แอดเดรส ของเวิร์ด จะแบ่ง Access จาก 1 ใน 256 เวิร์ด ของหน่วยความจำ

เมื่อได้รับ แอดเดรส ของ เวอร์ด แล้ว Pcx 8582x-2 จะเกิดการ ตอบสนองด้วย สัญญาณตอบรับ (acknowledge) และรอ 80 นิต ถัดไปของข้อมูล และมีการตอบสนองอีกครั้งด้วยสัญญาณตอบรับ (Acknowledge word address) จะมีการเพิ่มขึ้นโดยอัตโนมัติมาสเตอร์ สามารถทำให้สิ้นสุดการเคลื่อนย้าย โดยสร้างสัญญาณเงื่อนไขการสิ้นสุดหรือส่งข้อมูลถึง 6 หรือมากกว่าไบต์ของข้อมูล และจบลงด้วยการ กำเนิดสัญญาณเงื่อนไขการหยุด

หลังจากเงื่อนไขการสิ้นสุดของกระบวนการ ลบ การเขียน (Erase/Write) เริ่มจะบัสจะว่างสำหรับส่ง อันอื่นต่อไปจะมี 7 ms per byte

ตลอดไปเกิดการลบ การเขียนในตัวรับรอง (Erase/Write slave receiver) จะไม่ส่งบิตตอบรับ (acknowledge bit) ถ้ามีการส่งผ่าน ² C บัส


การเขียนเพจ (Page write)

Pcx 8582x- 2 สามารถทำงานการเขียนได้ 8 ไบต์ ต่อเพจ มันมีการเริ่มต้นเหมือนกับ การเขียนแบบ ไบต์ในมาสเตอร์ (Operate byte write master) สามารถส่งข้อมูล 8 บิต ต่อ ไบต์ ในการส่ง 1 ครั้ง ซึ่งส่งหลังจากที่ได้รับข้อมูลแต่ละไบต์แล้ว Pcx8582x-2 จะมีการตอบสนองด้วยสัญญาณตอบรับ

หลังจากรับข้อมูลแต่ละไบต์ บิตต่ำของคำสั่ง 3 บิต ของ เวอร์ดแอดเดรส เพิ่มขึ้นในภายในลำดับสูง 5 บิต ของ แอดเดรส จะยังคงไม่เปลี่ยนแปลงถ้า master ส่งมากกว่า 8 ไบต์ ลำดับก่อนหลังจากที่จะกำเนิดเงื่อนไขการสิ้นสุด จะไม่มีสัญญาณตอบรับ เมื่อได้รับบิตที่ 9 ของไบต์ข้อมูล และการส่งนั้นจะถูกตัดไปโดยการเขียนทางขาเข้า (write operation input) ทุก ๆ คำจะไม่เกิดยรรจนกระทั่งไรเคิล การเขียนภายในสมบูรณ์

3.3 วงจรแยกสัญญาณเทเลเท็กซ์ออกจากสัญญาณภาพ

วงจรในภาคนี้ ทำหน้าที่ในการเลือกสัญญาณในช่วงของเส้นแบล็กกิ้ง ออกมาจากสัญญาณโทรทัศน์ ซึ่งรับมาจากวงจรขยายความถี่กลาง (TDA8341) การทำงานในภาคนี้ยังทำการสร้างสัญญาณนาฬิกา และสัญญาณในการควบคุมความถี่ให้ตรงกับภาคส่ง หรือเป็นสัญญาณซิงค์ของระบบในทางด้านรับขึ้นมาใหม่จากสัญญาณของเส้นแบล็กกิ้งที่รับมา โดยการทำงานของวงจรภาคนี้ ได้อาศัยการทำงานของวงจรรวมเบอร์ SAA5231 เป็นหลัก โดยมีการทำงานของขาต่าง ๆ ดังบล็อกไดอะแกรมในหน้าถัดไป



รูปที่ 3.6 แสดงบล็อกไดอะแกรมของวงจรถอดเล่นข้อมูลออกจากสัญญาณภาพ

ขา 2 (Video input level select) เป็นการกำหนดขนาดของสัญญาณภาพทางขาเข้าว่าให้สูงหรือต่ำ

ขา 3 (HF filter) เป็นการแก้ค่าความสูญเสียในย่านความถี่สูง (HF Loss)

ขา 4 (Store HF) เป็นการชดเชยทางด้านความถี่สูง (HF Amplitude)

ขา 5 (Store amplitude) เป็นการควบคุมขนาดของเส้นแบล็กกิ้ง

ขา 6 (Store zero level) เป็นการรักษาระดับศูนย์ของเส้นแบล็กกิ้ง หรือ สัญญาณโทรทัศน์

ขา 8 (Data timing) เป็นขาอ้างอิงค่าของเวลาของเส้นแบล็กกิ้งใช้ในการถอดเล่นแบล็กกิ้งออกมาจากสัญญาณโทรทัศน์

ขา 9 (Store phase) เป็นขาอ้างอิงค่าของสัญญาณทางด้านเฟสในการตรวจสอบแบบเฟส

ขา 11 (Crystal) เป็นขาความถี่ของสัญญาณนาฬิกา

ขา 12 (Clock filter) เป็นขา กรองความถี่ของสัญญาณนาฬิกา

ขา 14 (TTC) เป็นขาของสัญญาณข้อมูลขาออก สำหรับการควบคุมอุปกรณ์ควบคุมเทเลเท็กซ์ หรือ สัญญาณซิงค์

ขา 15 (TTD) เป็นขาของสัญญาณข้อมูลขาออกสำหรับอุปกรณ์เทเลเท็กซ์

ขา 25 (VCS) เป็นขาสัญญาณขาออกซิงค์ ของสัญญาณภาพใช้ในการควบคุมอุปกรณ์เทเลเท็กซ์ ในที่นี้คือ วงจรภาคต่อผ่าน และควบคุมสัญญาณเพื่อถอดข้อมูล ซึ่งจะกล่าวถึงต่อไป

ขา 26 (Black level) เป็นขาเปรียบเทียบขนาดสัญญาณสีดำของสัญญาณโทรทัศน์กับสัญญาณเปรียบเทียบ

ขา 27 (Composite video input) เป็นขาของสัญญาณภาพขาเข้า เพื่อใช้ในการแยกสัญญาณควบคุมของสัญญาณภาพ

3.4 วงจรต่อผ่านและควบคุมสัญญาณเพื่อถอดข้อมูลออกจากเส้นข้อมูล หรือสัญญาณเทเลเท็กซ์

วงจรนี้ ทำหน้าที่ในการติดต่อ สำหรับการถอดข้อมูลออกจากเส้นข้อมูลแต่ละเส้นที่ต้องการโดยการโปรแกรมวงจรส่วนนี้ จากส่วนควบคุม และยังทำการควบคุมการถอดรหัสของข้อมูล ซึ่งถูกออกแบบเพื่อใช้ในการติดต่อ กับวงจรแยกสัญญาณเทเลเท็กซ์ออกจากสัญญาณภาพ ในการทำงานในภาคนี้ได้ใช้ วงจรรวมเป็นตัวทำงานเป็นหลักคือ วงจรรวมเบอร์ SAA5250 ซึ่งมีความสามารถในการติดต่อส่วนถอดข้อมูลและควบคุมวงจรรวมตัวนี้ ถูกออกแบบมาเพื่อใช้กับ วงจรแยกสัญญาณเทเลเท็กซ์ออกจากสัญญาณภาพ (SAA5231) ในระบบเทเลเท็กซ์หลาย ๆ ระบบ ได้แก่

- French Didon Antiope specification D2 A4-2 (DIODN)
- North American Broadcast Teletext specification (NABTS)
- U.K. teletext (CEEFAX)

ระบบ การนำข้อมูลกลับคืน ทำได้โดยการเลือกช่องระบบเทเลเท็กซ์ การควบคุมการถอดข้อมูล จำเป็นต้องมีหน่วยความจำสำรองขนาด 2 กิโลไบต์ ส่วนคุณสมบัติอื่น ๆ ยังมีอีก คือ

- สามารถถอดข้อมูลจากเส้นข้อมูลได้สูงสุด 7.5 MHz
- สามารถโปรแกรม ให้มีการคำนวณภายในได้
- โปรแกรม รหัสเฟรมมิ่ง และหมายเลขช่องได้ (เพื่อเลือกระบบในการถอดข้อมูล)
- คำนวณความผิดพลาดของพาริตี (พาริตีคี่)
- ทำงานที่ข้อมูลสูงสุดได้ 63 ไบต์ ต่อหนึ่งเส้น

หน้าที่การทำงานของ SAA5250

A10 และ A0 ถึง A9 เป็นแอดเดรสขาออกของหน่วยความจำสำรองขนาด 2 กิโลไบต์

VAL IN/SYNC เป็นสัญญาณขาเข้าใช้ในการคำนวณเพื่อ ตรวจจบบัต์สของเฟรมมิ่ง

CBB เป็นสัญญาณแบล็กกิงส์ ขาออกใช้ในการรีเซ็ต ที่ส่งไปยัง วงจรแยกสัญญาณข้อมูล

DCK สัญญาณนาฬิกาขาเข้าเพื่อให้การทำงานตรงกัน ของข้อมูลที่ส่งมาแบบอนุกรม

SD สัญญาณอนุกรมขาเข้า จากการถอดรหัส

MS ให้ขั้นตอนการติดต่อหน่วยความจำสำรองได้ เมื่อขานี้เป็น 0


WE เป็นคำสั่งเขียนลงในหน่วยความจำสำรอง เมื่อขานี้เป็น 0

DB7 ถึง DB0 เป็นข้อมูล ขาเข้า ขาออก หรือแอดเดรสระหว่าง SAA5250 กับหน่วยควบคุมหลักของวงจรเครื่องถอดรหัส

WR สัญญาณขาเข้าเพื่อการเขียน (สถานะ 0)

RD สัญญาณขาเข้าเพื่อการอ่าน (สถานะ 0)

D0 ถึง D7 เป็นขาสัญญาณขาเข้า/สัญญาณขาออกของข้อมูลระหว่าง SAA5250 กับหน่วยความจำสำรอง



รูปที่ 3.7 แสดงรายละเอียดของภาคควบคุมการส่งผ่านข้อมูล


การทำงานในการติดต่อระหว่าง SAA5250 กับส่วนควบคุมทำได้ โดยผ่านสัญญาณตรวจสอบ DB7-DB0 ALE CS RD WR และในการควบคุมจะทำโปรแกรม โดยการเขียนลงในรีจิสเตอร์ ถ้าเป็นขั้นตอนการอ่านจะทำที่หน่วยความจำสำรอง (RAM) ด้วยการอ่านสถานะ หรือข้อมูล

3.5 วงจรควบคุม

ทำหน้าที่ในการควบคุมการทำงานของ วงจรต่าง ๆ ให้ทำงานตามหน้าที่ ซึ่งได้จากการโปรแกรมไว้ โดยใช้วงจรรวมเบอร์ 8051 เป็นอุปกรณ์สำคัญในส่วนนี้

3.5.1 โครงสร้างของ 8051

ภายใน 8051 จะประกอบขึ้นด้วย GATE ต่างๆ เช่น AND, OR, NOT ซึ่ง GATE เหล่านี้จะถูกนำเอามาออกแบบให้มีหน้าที่การทำงานต่างๆ เช่นวงจรถอดรหัสคำสั่ง (Instruction Decoder) วงจร สร้างสัญญาณนาฬิกา (Clock Signal Generator) โครงสร้างภายในของ 8051 จะประกอบด้วยส่วนย่อยๆ ดังไดอะแกรมในรูปที่ 3.8



รูปที่ 3.8 ไดอะแกรมโครงสร้างของ 8051


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไดอะแกรมในรูปที่ 3.8 เป็นโครงสร้างใหญ่ๆ ของ 8051 เนื่องจากลักษณะของ 8051 เป็นคอมพิวเตอร์ จึงประกอบด้วย 3 ส่วนหลัก ๆ คือ

ส่วนที่ 1 คือ CPU (Central Processing Unit) หรือตัวประมวลผล ส่วนนี้จะมีส่วนที่ทำหน้าที่สร้างสัญญาณควบคุมในการติดต่อกับส่วนอื่นๆ เรียกว่าวงจรควบคุม (Control Unit) สัญญาณที่สร้างจาก วงจรควบคุมได้แก่สัญญาณสำหรับการติดต่อกับหน่วยความจำ อุปกรณ์รับข้อมูลเข้า หรือส่งข้อมูลออกจากตัว 8051 ซึ่งส่วนควบคุมการขัดจังหวะ (Interrupt Control) และส่วนควบคุมบัส (Bus Control) ก็เป็นส่วนหนึ่งของวงจรควบคุมด้วย การสร้างสัญญาณควบคุมจากส่วน CPU นี้ จะทำการสร้างสัญญาณโดยการถอดรหัสจากคำสั่ง (Instruction) ตามที่มีการกำหนดไว้ และสัญญาณที่สร้างขึ้นมาจะอ้างถึงกับสัญญาณนาฬิกาที่สร้างจากวงจรออสซิลเลเตอร์เพื่อให้ทุก ๆ ส่วนในวงจรทำงานประสานกัน (Synchronize) อย่างถูกต้อง

ใน CPU นี้ยังประกอบด้วยส่วนย่อยอีกส่วนที่เรียกว่าส่วนประมวลผล (Arithmetic Logic Unit) ส่วนนี้จะทำหน้าที่ประมวลผลข้อมูลเช่น การบวก ลบ คูณ หรือหารข้อมูลแล้วนำผลลัพธ์เก็บไว้ในรีจิสเตอร์หรือหน่วยความจำที่ต้องการ

ส่วนที่ 2 คือ หน่วยความจำ (Memory) มีไว้สำหรับจัดจำข้อมูล ถ้าจะให้เห็นภาพพจน์ของหน่วยความจำได้ดีก็คือ หน่วยความจำเปรียบเสมือนกล่องเก็บเอกสารจำนวนมากที่นำมาต่อเรียงกันไว้ แต่ละกล่องก็มีเอกสาร 1 แผ่น ดังในรูปที่ 3.9 มีกล่องเอกสารทั้งหมด 15 กล่อง



รูปที่ 3.9 ภาพเสมือนของหน่วยความจำ

ถ้าต้องการเอาเอกสารจากกล่องใด หรือเอาเอกสารไปเก็บที่กล่องใด จะต้องรู้หมายเลขของกล่องข้อมูลเสียก่อนซึ่งถ้าเป็นหน่วยความจำแล้วหมายเลขของกล่องก็คือตำแหน่งของหน่วยความจำหรือแอสแอดเรส (Address) นั่นเอง การเอาข้อมูลไปเก็บในหน่วยความจำเรียกว่าการเขียน (Write) ข้อมูล และการเอาข้อมูลออกจากหน่วยความจำจะเรียกว่าการอ่าน (Read) ข้อมูล ซึ่งแต่ละตำแหน่งของหน่วยความจำจะเก็บข้อมูลได้เพียงค่าเดียวเท่านั้น ในไมโครโปรเซสเซอร์ทั่วไปรวมทั้ง 8051 นั้นข้อมูลในแต่ละตำแหน่งของหน่วยความจำจะมีค่าได้เพียง 8 หลักของเลขฐาน 2 (8 บิต เท่ากับ 1 ไบท์) ดังนั้นแต่ละตำแหน่งของหน่วยความจำจะเก็บข้อมูลมีค่าได้ระหว่าง 0 ถึง 255 (00000000 ถึง 11111111 ในเลขฐาน 2) แต่จำนวนตำแหน่งที่จะเก็บข้อมูลได้ขึ้นกับไมโครโปรเซสเซอร์แต่ละเบอร์ การติดต่อกับหน่วยความจำจะต้องมีสัญญาณ 3 กลุ่ม คือ

1. แอสแอดเรสหรือค่าตำแหน่งที่ต้องการติดต่อกับหน่วยความจำ ใน 8051 จะติดต่อกับหน่วยความจำประเภท Program Memory หรือ Data Memory ได้สูงสุดชนิดละ 65536 ตำแหน่ง ดังนั้นการอ้างอิงแต่ละ

ตำแหน่งของหน่วยความจำจะต้องใช้เส้นแสดงตำแหน่งในเลขฐาน 2 ทั้งหมด 16 เส้น (2^{16} เท่ากับ $64 \times 1024 = 65536$)

2. ข้อมูลที่จะอ่านหรือเขียนกับหน่วยความจำที่ตำแหน่งในข้อ 1

3. สัญญาณควบคุมที่จะส่งไปยังหน่วยความจำ เพื่อบอกกับหน่วยความจำว่าต้องการอ่านหรือเขียนข้อมูล

สัญญาณเหล่านี้จะถูกวงจรควบคุมภายใน 8051 สร้างมาจากวงจรถอดรหัสของคำสั่งที่ 8051 อ่านจากหน่วยความจำ Program Memory เข้าไปทำงานนั่นเอง ในรูปที่ 3.8 หน่วยความจำได้แก่ 4K ROM และ 128 Byte RAM ซึ่งขนาดของหน่วยความจำนี้มีขนาดต่างๆ กันตามเบอร์ของไมโครคอนโทรลเลอร์

ส่วนที่ 3 อุปกรณ์อินพุตและเอาต์พุต เป็นส่วนที่จะใช้ส่งข้อมูลเข้าหรือออกจาก 8051 ทำให้ 8051 ติดต่อกับภายนอกได้ ดังในไดอะแกรมรูปที่ 3.7 อุปกรณ์อินพุตและเอาต์พุตได้แก่ 4 I/O Port Timer 0 Timer 1 Serial Port การทำงานของแต่ละส่วนมีดังนี้

1. 4 I/O Port คำว่าพอร์ทหมายถึงจุดที่จะติดต่อกับส่วนที่อยู่ภายนอก 4 I/O Port ของ 8051 เป็นที่ใช้สำหรับรับ-ส่งข้อมูลซึ่งเป็นสัญญาณดิจิทัลเข้าหรือออกจากตัว MCS-51 พอร์ทมีทั้งหมด 4 พอร์ท โดยแต่ละพอร์ทจะรับ-ส่งข้อมูลได้ 8 บิต มีพอร์ท P0, P1, P2 และ P3 บางพอร์ทจะใช้ทำงานมากกว่า 1 อย่างก็ได้ เช่น พอร์ท P0 และ P2 จะใช้สำหรับการส่งค่าตำแหน่งของหน่วยความจำที่ต้องการติดต่อและพอร์ท P0 จะใช้รับส่งข้อมูลเมื่อติดต่อกับหน่วยความจำได้ด้วยแต่สิ่งเหล่านี้ไม่ได้เกิดขึ้นในเวลาเดียวกัน แต่จะใช้วิธีการทำงานตามลำดับโดยควบคุมจากสัญญาณควบคุมที่ถอดรหัสมาจากแต่ละคำสั่งที่ให้คอมพิวเตอร์ทำงานนั่นเองและสัญญาณทั้งหมดจะอ้างอิงกับสัญญาณนาฬิกา


2. Timer 0 และ Timer 1 เป็นวงจรนับที่สามารถกำหนดให้ทำการนับไบนารีของสัญญาณที่ต่อจากภายนอก 8051 หรือจำนวนไบนารีของสัญญาณนาฬิกาภายใน 8051 ก็ได้ ค่าจากการนับจะถูกอ่านหรือตั้งค่าเริ่มต้นของการนับได้โดย CPU

3. Serial Port หรือ พอร์ทอนุกรม CPU จะอ่านและเขียนข้อมูลกับ Serial Port เป็นแบบ 8 บิต แต่ข้อมูลจะถูกส่งออกจาก 8051 เรียงไปทีละบิต ออกจากขา Txd และในการรับข้อมูลเข้าก็จะรับเข้ามาทีละบิตทางขา Rxd แล้วจัดเรียงใหม่เป็น 8 บิต เพื่อให้ CPU อ่านไปใช้งานต่อไป

3.5.2 การจัดการหน่วยความจำของ 8051

หน่วยความจำของ 8051 แบ่งออกได้เป็น 2 แบบ ตามลักษณะของการใช้งาน คือ

1. หน่วยความจำสำหรับโปรแกรม (Program Memory) หน่วยความจำแบบนี้จะเป็นแบบ ROM จำนวนตำแหน่งสูงสุดของหน่วยความจำแบบนี้ที่ 8051 จะใช้งานได้คือ 65536 ตำแหน่ง ค่าของตำแหน่งจะเขียนเป็นเลขฐาน 16 ได้ตั้งแต่ 0000H ถึง FFFFH หน่วยความจำตำแหน่ง 0000H ถึง 0FFFH จำนวน 4 กิโลไบต์ ผู้ใช้จะเลือกได้ว่าเป็นตำแหน่งของ ROM ที่อยู่ภายในหรือภายนอก 8051 ถ้าต้องการให้ 8051 ทำงานตามคำสั่งที่เก็บไว้ใน ROM ภายใน 8051 ก็ให้ป้อนสัญญาณสถานะลอจิก High เข้าที่ขา EA ของ 8051 ส่วนหน่วยความจำที่ตำแหน่ง 1FFFH ถึง FFFFH จะต้องต่ออยู่ภายนอก 8051 เสมอ ดังรูปที่ 3.10




รูปที่ 3.10 แผนภูมิหน่วยความจำของ 8051


2. หน่วยความจำสำหรับข้อมูล (Data Memory) หน่วยความจำแบบนี้เป็นประเภท RAM 8051 จะมีหน่วยความจำสำหรับข้อมูลอยู่ 2 ชุด ชุดหนึ่งอยู่ภายใน 8051 จำนวน 128 ไบต์ ที่ตำแหน่ง 00H ถึง 7FH และอีกชุดหนึ่งจะต้องต่ออยู่ภายนอกของวงจรรวม 8051 มีได้สูงสุด 65536 ไบต์ หรือ 64 กิโลไบต์ หน่วยความจำที่ตำแหน่ง 80H ถึง FFH นั้น ไม่ได้มีอยู่ทุกตำแหน่งจะมีเฉพาะในบางตำแหน่งซึ่งเรียกหน่วยความจำบางตำแหน่งนี้ว่า Special Function Register (SFR) เพราะจะใช้หน่วยความจำเหล่านี้สำหรับงานพิเศษเท่านั้นดังนั้นใน 8051 จึงไม่ถือว่า SFR เป็นหน่วยความจำสำหรับข้อมูล

3.5.3 สถาปัตยกรรมของ 8051

ในรูปที่ 3.11 เป็นสถาปัตยกรรมภายในของ 8051 และสัญญาณจากภายในจะต่อออกสู่ภายนอกทางขาของ 8051 ที่มีอยู่ 40 ขา ดังรูปที่ 3.12



รูปที่ 3.11 สถาปัตยกรรมภายในของ 8051




รูปที่ 3.12 โดอะแกรมขาของ 8051 แบบ DIP

Port 0

พอร์ท 0 นี้ ใช้ได้ทั้งการรับ-ส่งตำแหน่งและข้อมูลกับหน่วยความจำหรือใช้เป็นพอร์ทรับ-ส่งข้อมูลก็ได้ โครงสร้างของแต่ละบิตของพอร์ท 0 เป็นแบบ Open Drain Bidirectional ดังรูปที่ 3.11 พอร์ท 0 จะใช้งานได้หลายอย่าง ดังนี้

1. ใช้สำหรับส่งค่าตำแหน่งหน่วยความจำภายนอกที่ต้องการติดต่อด้วย ตำแหน่งหน่วยความจำสูงสุดที่จะติดต่อได้ก็คือ 64 กิโลไบต์ จึงมีค่าตำแหน่งหน่วยความจำ 16 บิต ค่าตำแหน่งหน่วยความจำ 8 บิต ล่างจะถูกส่งออกไปทางพอร์ท 0 และ 8 บิตบนจะถูกส่งออกไปทางพอร์ท 2
2. ใ้รับ-ส่งข้อมูลกับหน่วยความจำสำหรับข้อมูล หรือใช้รับข้อมูลจากหน่วยความจำสำหรับโปรแกรม
3. ใ้รับ-ส่งข้อมูลผ่านทางพอร์ทโดยตรง ในกรณีที่ไม่มีการใช้หน่วยความจำของหน่วยความจำสำหรับโปรแกรมหรือหน่วยความจำสำหรับข้อมูลภายนอก



รูปที่ 3.13 โครงสร้างของพอร์ท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Port 1

โครงสร้างของพอร์ท 1 ดังรูปที่ 3.13 พอร์ท 1 นี้จะใช้ทำหน้าที่เป็นตัวรับ-ส่งข้อมูลเท่านั้น ข้อมูลที่ส่งออกมาทางพอร์ท 1 จะถูก Latch ไว้แล้วส่งออกไปทางแต่ละขา ก่อนที่จะอ่านข้อมูลเข้าไปทางพอร์ท 1 จะต้องเขียน 1 ไปยังทุกบิตของพอร์ท 1 เสียก่อนเพื่อให้เฟต อยู่ในสภาวะออฟ ก่อน มิฉะนั้นแล้วถ้ามีข้อมูล 0 ส่งออกมาค้างอยู่ที่ D-FF จะทำให้ เฟต อยู่ในสภาวะ ON ดังนั้นถ้าสัญญาณภายนอกส่งเข้ามาที่ขานี้ก็จะถูกลatchวงจรรวนโดยไม่รู้ตัวว่าสภาวะลอจิกของสัญญาณที่เข้ามาจะเป็นอะไรข้อมูลที่อ่านเข้าไปจึงจะเป็น 0 เสมอ

Port 2

โครงสร้างของพอร์ท 2 ตามรูปที่ 3.13 ลักษณะโครงสร้างจะเหมือนกับพอร์ท 0 แตกต่างกันที่ พอร์ท 2 นั้นภาค Driver จะใช้งานเพียง 2 ลักษณะคือ

1. ใช้ส่งค่าตำแหน่งหน่วยความจำภายนอกที่ต้องการติดต่อ ค่าตำแหน่งนี้เป็น 8 บิตบนของค่าตำแหน่ง
2. ใช้เป็นพอร์ทรับ-ส่งข้อมูลกับภายนอก

Port 3

โครงสร้างของพอร์ท 3 ตามรูปที่ 3.13 แต่ละบิตของพอร์ท 3 จะใช้ในกัการทำงานอื่นได้โดยใช้คำสั่งควบคุมการทำงานซึ่งแต่ละบิตของพอร์ท 3 จะมีฟังก์ชันอื่นดังนี้

P3.0/RXD (Serial Input Port) เป็นขาที่รับข้อมูลแบบอนุกรม

P3.1/TXD (Serial Output Port) เป็นขาที่ใช้ส่งข้อมูลแบบอนุกรม

P3.2/INT0 (External Interrupt) เป็นขาที่รับสัญญาณขัดจังหวะจากภายนอก

P3.3/INT1 (External Interrupt) เป็นขาที่รับสัญญาณขัดจังหวะจากภายนอก

P3.4/T0 (Timer /Counter 0 External Input) เป็นขาที่รับสัญญาณเข้าไปยังวงจร Timer/Counter 0 ที่ทำหน้าที่นับจำนวนไซเคิลของสัญญาณ T0 นี้ หรือสัญญาณนาฬิกาได้

P3.5/T1 (Timer /Counter 1 External Input) เป็นขาที่รับสัญญาณเข้าไปยังวงจร Timer/Counter 1 ที่ทำหน้าที่นับจำนวนไซเคิลของสัญญาณ T1 นี้ หรือสัญญาณนาฬิกาได้

P3.6/ $\overline{WR}$ (External Data Memory Write Strobe) เป็นขาควบคุมการเขียนข้อมูลไปยังหน่วยความจำสำหรับข้อมูลภายนอก 8051

P3.7/ $\overline{RD}$ (External Data Memory Read Strobe) เป็นขาควบคุมการอ่านข้อมูลจากหน่วยความจำสำหรับข้อมูลภายนอก 8051

3.6 วงจรส่งผ่านข้อมูล

เป็นส่วนที่ใช้ในการติดต่อ ส่งผ่านข้อมูลระหว่าง ภาคการรับสัญญาณและแยกข้อมูล กับอุปกรณ์ภายนอก ซึ่งได้แก่ คอมพิวเตอร์ หรืออุปกรณ์อื่น การทำงานในส่วนนี้สามารถแบ่งออกได้เป็นขั้นตอนรับ และขั้นตอนส่ง ส่วนประกอบของวงจรแบ่งได้ 2 ส่วน ดังนี้

3.6.1 วงจรรวม SCC2691 (UART)

อุปกรณ์นี้สามารถ รับและส่ง ข้อมูลอะซิงโครนัสแบบสองทิศทาง (Full duplex) อัตราการรับ ส่ง ข้อมูลสามารถกำหนดได้จากความถี่ ตามความต้องการโดยรีจิสเตอร์จะมีส่วนในการกำหนดการรับ ส่งข้อมูลด้วย

ขั้นตอนการส่ง

ข้อมูลจะถูกส่งมาจาก CPU ในแบบขนาน และจะทำการเปลี่ยนเป็นข้อมูลแบบอนุกรม เพื่อส่งออกไปยังขา TxD โดยเริ่มส่งบิตเริ่มต้น แล้วตามด้วยบิตข้อมูล จะมีรูปแบบการส่งข้อมูล โดยจะส่งบิตที่มีความสำคัญน้อยที่สุดออกไปก่อนและพาริตีบิตซึ่งจะมีหรือไม่มีก็ได้ สุดท้ายตามด้วย บิตแสดงถึงการสิ้นสุดการส่งข้อมูล

ขั้นตอนการรับ

จะทำการรับข้อมูลแบบอนุกรมมาจากขา RxD จากนั้นจะทำการเปลี่ยนไปเป็นข้อมูลแบบอนุกรมซึ่งจะทำการตรวจสอบบิตเริ่มต้น บิตสุดท้าย พาริตีบิต โดยเครื่องรับจะรับรู้สถานะ 1 หรือ สถานะ 0 ที่เปลี่ยนแปลงของบิตเริ่มต้นที่ ขาอินพุต RxD ถ้า RxD มีสถานะเป็น 1 บิตเริ่มต้นจะไม่ถูกต้อง SCC2691 ก็จะทำให้การค้นหามบิตเริ่มต้นใหม่อีกครั้ง ถ้า RxD ยังคงมีสถานะเป็น 0 แสดงว่าบิตเริ่มต้นถูกต้อง แล้วก็จะทำการแรมเบิลตรงกึ่งกลางบิตของข้อมูลจำนวน 8 บิตต่อตัวอักษรจนหมด แล้วก็ตรวจสอบพาริตีบิตและบิตสุดท้าย จากนั้นก็เริ่มทำการตรวจสอบบิตเริ่มต้นอีกครั้ง


3.6.2 การติดต่อโดยผ่านทาง RS 232 ASYNCHRONOUS INTERFACE

ในการส่งข้อมูลระหว่างอุปกรณ์อิเล็กทรอนิกส์จะเกิดขึ้นได้นั้นต้องมีแหล่งกำเนิดสัญญาณ แหล่งสัญญาณ และการเชื่อมต่อระหว่างแหล่งสัญญาณทั้งสองแหล่ง โดยทั่วไป ข้อมูลจะถูกแทนด้วยเลขฐานสอง ระดับแรงดัน +5 โวลต์ จะแทนลอจิก 1 และระดับแรงดัน 0 โวลต์ จะแทนลอจิก 0 กว่แทนระดับแรงดันเหล่านี้เรียกว่า การแทนระดับสัญญาณของอุปกรณ์ที่ทีแอล (TTL-Transistor Transistor Logic) ซึ่งการแทนระดับสัญญาณแบบนี้ถูกใช้กันทั่ว ๆ ไปในการส่งข้อมูลระหว่างอุปกรณ์ตัวหนึ่ง ไปยังอีกตัวหนึ่งภายในเครื่องคอมพิวเตอร์ แต่ไม่เหมาะที่จะกำหนดระดับแรงดันในการแทนลอจิก 0 และ 1 ที่จะใช้ในการส่งข้อมูลระหว่างอุปกรณ์ตัวรับ ตัวส่ง ในเครื่องเดียวกัน ดังนั้นจึงได้มีการกำหนดระดับแรงดันที่ใช้แทนลอจิก 0 และ 1 ในลักษณะเป็นพิสัย (range) ดังแสดงในรูปที่ 3.14 จะเห็นได้ว่าพิสัยของแรงดันที่ส่งจากอุปกรณ์ที่เป็นตัวส่งจะแตกต่างจากพิสัยของแรงดันที่ถูกรับโดยอุปกรณ์ที่เป็นตัวรับนั่นคือ ตัวส่งจะต้องจ่ายแรงดันที่มีระดับแรงดันของสัญญาณที่ต่ำสุดเท่ากับ 2.4 โวลต์ ในการส่งลอจิก 1 แต่ในภาครับสัญญาณ ตัวรับจะถือว่าระดับแรงดันที่มีระดับสัญญาณอยู่ระหว่าง 2.4 ถึง 2.0 โวลต์เป็นลอจิก 1 ด้วย สำหรับสาเหตุที่ถือว่าระดับสัญญาณในช่วง 2.4 ถึง 2.0 โวลต์ เป็นลอจิก 1 ก็เนื่องจากการสูญเสียของสัญญาณระหว่างตัวส่งกับตัวรับขึ้น ความคลาดเคลื่อนเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของระดับแรงดันที่เกิดขึ้นเรียกว่า ช่วงรบกวน (Noise margin) ซึ่งมีค่าเท่ากับ 0.4 โวลต์ ไม่ว่าจะเป็นกรณีของลอจิก 0 หรือ 1 สำหรับลอจิก 0 ความคลาดเคลื่อนเกิดจากสัญญาณรบกวนที่ปนเข้ามา ในทางปฏิบัติความคลาดเคลื่อนนี้ถูกยอมรับให้ใช้ได้ในการใช้งานทั่ว ๆ ไป ซึ่งเห็นได้ในข้อกำหนดของคุณสมบัติทางไฟฟ้าของการอินเทอร์เฟซแบบมาตรฐาน

ช่วงที่การเปลี่ยนแปลงสถานะซึ่งไม่อาจจะระบุได้ว่าสัญญาณในช่วงนั้นเป็นลอจิก 0 หรือ 1 ช่วงของสัญญาณนี้ทางด้านรับจะมีช่วงแคบกว่าทางด้านส่ง ดังนั้นระดับแรงดันทางด้านรับที่ใช้แทนลอจิก 0 และ 1 ของด้านรับจึงมีช่วงกว้างกว่าทางด้านส่ง



รูปที่ 3.14 คุณสมบัติทางไฟฟ้าของการอินเทอร์เฟซที่ใช้การแทนระดับสัญญาณแบบทีทีแอล

แต่ในการสื่อสารข้อมูลระหว่างอุปกรณ์ที่ไม่ได้อยู่เครื่องเดียวกัน เช่น ระหว่างเครื่องคอมพิวเตอร์กับเทอร์มินัล หรือการติดต่อระหว่างเครื่องคอมพิวเตอร์ด้วยกันเอง การส่งข้อมูลแบบทีทีแอล ไม่สามารถส่งได้เกิน 3 ฟุตถ้ามากกว่านี้อาจเกิดปัญหาได้ดังนั้นจึงมีการเพิ่มเทคนิคในการส่งข้อมูลเข้าไป การสื่อสารข้อมูลโดยใช้ข้อมูลระดับสัญญาณ TTL จะใช้ในการสื่อสารข้อมูลแบบขนานแต่ทำได้ยากเมื่อมีการส่งข้อมูลระยะไกล

Physical - Layer Communications Protocol

เป็นการกำหนดการเชื่อมต่อทางกล (mechanical connection) ในการสื่อสารข้อมูล ข้อมูลจะถูกส่งไปมาระหว่างอุปกรณ์อิเล็กทรอนิกส์ผ่านทางอินเทอร์เฟซ ซึ่งประกอบไปด้วยสัญญาณไฟฟ้า สายเคเบิลที่เป็นตัวนำสัญญาณไฟฟ้าและคอนเน็คเตอร์ข้อมูลที่จะแทนที่ด้วยการเปลี่ยนแปลงกระแสและแรงดัน การสื่อสารข้อมูลจะเป็นไปได้ก็ต่อเมื่ออุปกรณ์เป็นไปตามข้อกำหนดโปรโตคอล โปรโตคอลที่ใช้ในการส่งข้อมูลของ RS-232 มาตรฐานที่กำหนดโดย EIA

RS-232 "Interface between Data Terminal Equipment and Data Communication Equipment Employing Serial Binary Data Interchange "

3.6.3 การสื่อสารข้อมูลแบบอนุกรมตามมาตรฐาน RS-232-C

เนื่องจากความต้องการในการสื่อสารข้อมูลผ่านทางเครือข่ายโทรศัพท์ที่มีมากขึ้นเรื่อย ๆ ดังนั้นจึงต้องมีการกำหนดมาตรฐานที่เรียกว่า RS-232-C เพื่อเป็นมาตรฐานแก่อุปกรณ์ที่ผลิตจากบริษัทต่างกัน มาตรฐาน RS-232-C ที่ถูกตีพิมพ์โดย EIA ในปี ค.ศ.1969 ตัวอักษร RS แทน “Recommended Standard” 232 แทนหมายเลขของมาตรฐาน ส่วนอักษร C แสดงให้รู้ว่ามาตรฐานได้รับการแก้ไขกี่ครั้ง

ตามมาตรฐาน RS-232-C ที่ถูกตีพิมพ์โดย EIA ได้กล่าวถึงการสื่อสารข้อมูลระหว่าง Data Terminal Equipment (DTE) และ Data Communication Equipment (DCE) (แต่ในปัจจุบันด้วย DCE จะแทน data circuit terminating equipment) คำจำกัดความของ DCE และ DTE ซึ่งแสดงไว้ข้างล่าง ได้คิดมากจากคำแปลศัพท์ (glossary) ในหนังสือ “Technical Aspect of Data communication” ซึ่งเขียนโดย John McNamee (Digital Press, 1977) ดังนี้


DCE : อุปกรณ์ที่มีฟังก์ชันการทำงานต่างๆ ที่ทำให้เกิดการเชื่อมต่อทำให้วงจรเชื่อมยังดำรงต่อไป และยุติการเชื่อมต่อ นอกจากนี้ยังใช้ในการสื่อสารข้อมูลระหว่าง DTE (data terminal equipment) และ data circuit โดย DCE อาจเป็นส่วนใดส่วนหนึ่งของคอมพิวเตอร์หรือไม่ก็ได้

DTE:


1. เป็นอุปกรณ์ที่ประกอบไปด้วยตัวส่งข้อมูล (data source) หรือตัวรับข้อมูล (data sink) หรือเป็นทั้งตัวส่งและตัวรับข้อมูลก็ได้

2. เป็นอุปกรณ์ที่ประกอบด้วย function unit ต่อไปนี้ control logic, buff store และอุปกรณ์อินพุทหรือเอาต์พุทจำนวนหนึ่งตัว หรือมากกว่าก็ได้หรือรวมเครื่องคอมพิวเตอร์เข้าไปด้วยก็ได้ DTE อาจจะรวมส่วน error control, synchronization และความสามารถในการบ่งหรือระบุว่าต้องการเกี่ยวข้องกับอุปกรณ์ตัวใด (station identification capability) เข้าไปด้วยก็ได้

ลักษณะของ DCE และ DTE ที่ใช้ในการสื่อสารข้อมูลได้แสดงไว้ ตามลักษณะการทำงานที่ได้อธิบายไว้ข้างต้น



รูปที่ 3.15 ลักษณะของ DCE และ DTE ที่ใช้ในวงจรการสื่อสารข้อมูล




รูปที่ 3.16 ลักษณะการทำงานของ null modem ที่ใช้ในการอินเทอร์เฟสระหว่าง DTE หรือ DCE สองตัว

ดังนั้นปัญหา สามารถแก้ไขโดยใช้ null modem ถ้า CRT และคอมพิวเตอร์เป็น DCE ทั้งคู่ แต่ถ้า CRT เป็น DTE และคอมพิวเตอร์เป็น DCE (ซึ่งมักจะเป็นเช่นนั้น) เราไม่ต้องใช้ null modem เข้าช่วยแต่ประการใด

ต่อไปจะอธิบายนิยามและศัพท์บางตัวที่จำเป็นต้องทราบก่อนที่จะอ่านข้อกำหนดต่างๆ ในมาตรฐาน RS-232-C ที่ถูกกำหนดโดย EIA ในหัวข้อถัดไป RS-232-C interface circuit ได้แสดงไว้ในรูปที่ 3.16 ซึ่งเกี่ยวข้องกับนิยามที่จะอธิบายต่อไปนี้

INTERFACE POINT ขอบเขตของการเชื่อมต่อซึ่งสัญญาณที่ในการอินเทอร์เฟสจะถูกส่งผ่านไปมาระหว่างอุปกรณ์ในลักษณะของสัญญาณไฟฟ้า



รูปที่ 3.17 RS-232-C interface circuit (EIA)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

INTERFACE CIRCUIT ขอรกิตระหว่าง DTE และ DCE ที่เราใช้ในการควบคุม แลกเปลี่ยนข้อมูลและ เป็นสัญญาณฐานเวลา เซอร์กิต Signal Ground จะเป็นจุดอ้างอิงของสัญญาณเหล่านี้

ตัวขับ (DRIVER) ตัวส่งข้อมูลแบบไบนารี (binary)

ตัวรับ (TERMINATOR) ตัวรับข้อมูลที่ส่งมาแบบไบนารี

MARK เทียบเท่ากับลอจิก 1 (แทนแบบลอจิกบวก ขอให้อุณหภูมิเหตุที่ท้ายหัวข้อนี้)

SPACE เทียบเท่ากับลอจิก 0 (แทนแบบลอจิกบวก)

SIMPLEX CHANNEL ช่องทางการสื่อสารข้อมูลที่สามารถส่งข้อมูลไปได้ในทิศทางเดียวเท่านั้นไม่สามารถส่งสวนทางไม่ว่าจะเป็นเวลาใดก็ตาม (ส่งสวนทางเดิมไม่ได้และส่งพร้อมกันไม่ได้ เช่น การส่งข้อมูลจากคอมพิวเตอร์ไปยังจอภาพ จอภาพไม่สามารถส่งข้อมูลมาให้คอมพิวเตอร์ได้)

HALF-DUPLEX CHANNEL ช่องทางการสื่อสารข้อมูลที่สามารถส่งข้อมูลได้ทั้งสองทิศทาง แต่ส่งพร้อมกันไม่ได้ ในการส่งข้อมูลอัตราการส่งข้อมูลจะอยู่ในช่วง (range) เดียวกันไม่ว่าจะส่งข้อมูลในทิศทางใดก็ตาม

FULL DUPLEX CHANNEL ช่องทางการสื่อสารข้อมูลที่สามารถส่งข้อมูลได้ในสองทิศทางพร้อมๆ กัน เพราะช่องทางการสื่อสารได้มีการเชื่อมต่อไว้มากกว่าหนึ่งช่องทางในการส่งทั้งสองทิศทางนั้นอัตราการส่งข้อมูลจะอยู่ในช่วง (range) เดียวกัน

SYNCHRONOUS DATA TRANSMISSION CHANNEL ช่องทางการสื่อสารข้อมูลที่ข้อมูลแต่ละคำ (word) ถูกส่งออกไปตามเวลาที่แน่นอนหรือระยะเวลาระหว่างข้อมูลแต่ละคำที่ถูกส่งออกไปมีค่าแน่นอน ตัวอย่างเช่น การส่งสัญญาณทีวี เครื่องรับและเครื่องส่ง จะต้องรับรู้เวลาอันเดียวกัน

NON-SYNCHRONOUS DATA-TRANSMISSION CHANNEL ข้อมูลแต่ละคำ (word) ถูกส่งออกไปอย่างไม่มีการกำหนดเวลาแน่นอน รวมทั้งระยะห่างระหว่างคำด้วย

DATA SET ในกรณีการส่งข้อมูล อุปกรณ์ชิ้นนี้จะถอดรหัสข้อมูลที่รับมาแล้วส่งออกไปทางเครือข่ายโทรศัพท์ในกรณีรับข้อมูลอุปกรณ์ชิ้นนี้จะถอดรหัสสัญญาณที่ได้รับเข้ามาเพื่อดึงข้อมูลออกจากสัญญาณนั้น ๆ แล้วส่งต่อไปยังอุปกรณ์ปลายทาง

3.6.4 คุณสมบัติของสัญญาณทางไฟฟ้า

1 สัญญาณที่ขาทุกขาที่คอนเน็คเตอร์ของ RS 232 จะเป็นสภาวะใด สภาวะหนึ่งต่อไปนี้

MARK/SPACE


ON/OFF

logic 0/logic1

ดังแสดงไว้ในตารางโดยใช้ลอจิกลบคือ วิธีการเปรียบเทียบระดับแรงดันแบบหนึ่ง ระดับแรงดันที่มีค่าเป็นลบมากกว่าจะเป็นลอจิกสูง นอกจากนี้ระดับของแรงดัน -3 ถึง +3 โวลต์ จะเป็นช่วงของการเปลี่ยนแปลงลอจิก

2. ในการแทนลอจิก 1 หรือสถานะ mark ตัวขับสัญญาณจะมีระดับแรงดันระหว่าง -5 ถึง -15 โวลต์ ส่วนในการแทนลอจิก 0 จะมีแรงดันระหว่าง +5 ถึง +15 โดยยอมให้มี noise margin ได้ไม่เกิน 2 โวลต์ ดังแสดงในรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.18 คุณสมบัติทางไฟฟ้าของอินเทอร์เฟซแบบ RS-232-C

3 ตัวเก็บประจุ ที่ต่อขนานกับอุปกรณ์รับข้อมูลปลายทางจะต้องมีค่าไม่เกิน 5000 พิโคฟารัด โดยค่านี้ ไม่รวมค่าความจุไฟฟ้าของสายเคเบิลเข้าไปด้วย

4. แรงดันขณะเปิดวงจรหรือขณะไม่มีโหลด จะต้องไม่เกิน 25 โวลต์ ซึ่งก็คือแรงดันใด ๆ ในเซอร์กิตของการอินเทอร์เฟซแบบ RS 232 ต้องไม่เกินนี้

5. วงจรรับสัญญาณต้องสามารถทนต่อการลัดวงจรที่เกิดขึ้นได้ โดยไม่ทำให้เกิดความเสียหายต่อตัวมันเองหรืออุปกรณ์ที่เกี่ยวข้องด้วย

ลักษณะการทำงานแต่ละขาแบบ DB 25

ขาที่ 1 Protective Ground ใช้ต่อกับตัวถังของอุปกรณ์เพื่อใช้เป็นสายดิน แต่มักไม่ได้ต่อไว้เพราะไม่มีความสำคัญมากนักเมื่อเทียบกับกราวด์ของสัญญาณ

ขาที่ 2 Receive Data ขารับสัญญาณ ๆ จะถูกส่งจาก DCE ไปยัง DTE ขานี้จะอยู่ในสถานะ 1 ในขณะที่ไม่มีการส่งข้อมูล

ขาที่ 3 Transmit Data ขาส่งสัญญาณ ๆ ของขานี้ถูกส่งจาก DTE ไปยัง DCE DTE จะทำให้ขาส่งข้อมูลมีสถานะเป็น 1 ตลอดเวลาที่ไม่มีมีการส่งข้อมูล

ขาที่ 4 Request to Sent ขาร้องขอเพื่อทำการส่ง สัญญาณนี้ถูกส่งจาก DTE ไปยัง DCE ลักษณะการทำงานร่วมกันกับขาเคลียร์สถานะเพื่อทำการส่ง

ขาที่ 7 Signal Ground กราวด์สัญญาณ ใช้เป็นจุดอ้างอิงของสัญญาณ จะถูกต่อไว้เสมอในการใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.6.5 โครงสร้างทั่วไปของมาตรฐาน RS-232C

ในการใช้งานเราควรใช้เส้นสัญญาณที่เหมาะสมกับระบบของเราซึ่งขึ้นอยู่กับลักษณะของระบบที่ต้องการใช้ โครงสร้างของระบบอาจมีหลายแบบตั้งแต่การต่อเทอร์มินัลเข้ากับเครื่องไมโครคอมพิวเตอร์ ซึ่งเป็นการอินเตอร์เฟสแบบง่าย ๆ ใช้คอมพิวเตอร์ต่อร่วมกับคอมพิวเตอร์เครื่องอื่นโดยอาศัยการมัลติเพล็กซ์ ใช้ส่งและรับข้อมูลแบบอะซิงโครนัส หรือใช้กับสาย dedicated line (สายที่ใช้ในการส่งข้อมูลเพียงอย่างเดียว ใช้ส่งสัญญาณเสียงไม่ได้) ได้แบ่งมาตรฐานการใช้สายสัญญาณออกเป็นกลุ่มตามสภาพของระบบต่าง ๆ กลุ่มของสัญญาณที่ใช้ร่วมกับระบบไมโครคอมพิวเตอร์แบ่งออกเป็น 7 กลุ่มดังนี้

- ใช้ในการส่งข้อมูลอย่างเดียว (Transmit only)
- ใช้ในการส่งข้อมูลอย่างเดียวแต่ใช้สัญญาณ RTS ด้วย
- ใช้ในการรับข้อมูลอย่างเดียว (Receive only)
- ใช้ส่งและรับข้อมูลแบบฮาล์ฟดูเพล็กซ์ (Half Duplex)
- ใช้ส่งและรับข้อมูลแบบฟูลดูเพล็กซ์ (Full Duplex)
- ใช้ส่งและรับข้อมูลแบบฟูลดูเพล็กซ์ แต่ใช้สัญญาณ RTS ด้วย
- แบบพิเศษ (Special)

การอินเตอร์เฟสแบบต่าง ๆ ที่กล่าวมา ซึ่งได้ระบุสายสัญญาณการต่อในการอินเตอร์เฟสแต่ละแบบ

rs-232-c interchange circuit	Transmit			Full duplex			
	Transmit only	only with RTS	Receive only	Half duplex	Full duplex	with RTS	Special
1 Protective Ground	-	-	-	-	-	-	0
7 Signal Ground	x	x	x	x	x	x	x
2 Transmit Data	x	x		x	x	x	0
3 Received Data			x	x	x	x	0
4 Request to Send		x		x		x	0
5 Clear to Send	x	x		x	x	x	0
6 Data Set Ready	x	x	x	x	x	x	0
20 Data Terminal Ready	s	s	s	s	s	s	0
22 Ring Indicator	s	s	s	s	s	s	0
8 Received Line Signal Detector			x	x	x	x	0

X=ใช้งานในทุกกรณี


S=ใช้ในระบบที่ระบบของเราเกี่ยวข้องกับเครือข่ายโทรศัพท์ด้วย

0=เลือกใช้ตามลักษณะของระบบของเรา

ตารางที่ 3.1 RS-232-C Standard Configurations


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การประยุกต์ใช้งานของการส่งข้อมูลแบบ full-duplex ที่ใช้กันมากในคอมพิวเตอร์คือ ใช้กับเทอร์มินัลที่ทำหน้าที่ส่งและรับข้อมูลดังนี้ คาร์แรกเตอร์จะถูกส่งจากคีย์บอร์ดไปยังคอมพิวเตอร์และถูกสะท้อนไปแสดงบนจอภาพ หรือพิมพ์ออกที่เครื่องพิมพ์ในกรณีเช่นนี้ ข้อมูลจะเคลื่อนที่ในสองทิศทางพร้อมกัน โดยถูกส่งและรับจาก DTE (คีย์บอร์ดและจอภาพ) กับ DCE (พอร์ทอินพุท/เอาต์พุท แบบอนุกรมของไมโครคอมพิวเตอร์) ดังแสดงในรูปที่ 3.19 ได้แสดงการอินเตอร์เฟสแบบฟูลดูเพล็กซ์ไว้สองแบบคือ แบบที่ใช้และไม่ใช่สาย Request to Send การใช้สายสัญญาณ Request to Send นั้นสามารถเลือกใช้ได้ แต่ถ้าพอร์ทของคอมพิวเตอร์เป็นแบบ USART เราต้องใช้สัญญาณ RTS ในการต่อเสมอ




รูปที่ 3.19 ลักษณะพื้นฐานของการส่งข้อมูลแบบ full - duplex

และวงจรการใช้งานจริงของวงจรนี้ก็ได้ใช้การต่อวงจรโดยใช้วงจรดังรูป




รูปที่ 3.20 วงจรใช้งานจริงในรีจันงาน




รูปที่ 3.21 แสดงอุปกรณ์การทำงานในภาคต่าง ๆ ของเครื่องถอดรหัส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.22 แสดงวงจรส่วนรับสัญญาณ



TELETEXT VIDEO PROCESSOR

รูปที่ 3.23 แสดงวงจรใช้งาน SAA5231




รูปที่ 3.24 แสดงวงจรส่วนส่งผ่านข้อมูล และการควบคุม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4


การทดลองและผลการทดลอง

ในการรับสัญญาณจากสถานีส่ง ซึ่งมีการแทรกข้อมูลเข้ากับสัญญาณโทรทัศน์จากสถานีทางด้านส่งที่มีการส่งข้อมูลแบบดาต้าบรอดคาส



รูปที่ 4.1 ไดอะแกรมการต่อในขั้นตอนการทดลอง

ในการทดลองซึ่งได้ทดลองรับสัญญาณจากสถานีซึ่งมีการส่งในระบบนี้อยู่ ในระบบการส่งสัญญาณภาพปกติของสถานีโดยทั่วไปจะส่งสัญญาณทดสอบระหว่างสถานีส่งกับสถานีลูกข่ายในเส้นแบล็กกิ้งซึ่งไม่มีการแทรกข้อมูลของระบบดาต้าบรอดคาส ดังรูปข้างล่าง




รูปที่ 4.2 แสดงเส้นแบล็กกิ้งของสถานีส่งที่ไม่มีการส่งข้อมูลระบบดาต้าบรอดคาส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1 ขั้นตอนการทดลองและผลการทดลอง


4.1.1 ส่วนของวงจรภาครับ

ทดลองรับสัญญาณจากสถานีโทรทัศน์ด้วยโทรทัศน์ ในช่องที่มีการส่งข้อมูลแบบดาวดาบรอดคาสซึ่งในการทดลองนี้ได้ทดลองรับสัญญาณของสถานีโทรทัศน์ ช่อง 7 หลังจากนั้นทำการปรับสายอากาศโดยปรับให้ภาพโทรทัศน์มีความชัดเจนมากที่สุด (โดยไม่มีภาพการซ้อน หรือ เป็นเงาซึ่งเกิดจากการสะท้อนของสัญญาณที่รับเข้ามา) เพื่อให้ได้ความแรงของสัญญาณที่ดีที่สุด ซึ่งจะมีผลต่อข้อมูลที่จะทำการรับเข้ามาด้วย การทดลองโดยได้ทำการปรับแรงดันที่ความต้านทานปรับค่า P1 ซึ่งต่อกับ R19 โดยวัด ที่ขา 3 ของของ TDA 8341 เพื่อทำการปรับแรงดันของไฟ AGC ซึ่งใช้ควบคุมเกณฑ์การขยายของ จูนเนอร์ ให้มีความแรงพอที่จะมาขับวงจรในภาคขยายความถี่กลาง โดยปรับแรงดันที่ขาที่ 3 ให้ได้ขนาดมากที่สุดไม่เกิน 13.2 โวลท์ (ขึ้นกับความแรงที่ขาที่ 12 ของ TDA 8341)



รูปที่ 4.3 จุดปรับแรงดันไฟ AGC


ในส่วนของจูนเนอร์ต้องทำการปรับแต่งอีกจุดหนึ่งก็คือ ความถี่กลางของภาพ 38.9 MHz ซึ่งต้องทำการปรับที่ LC1 แล้วทำการวัดที่ ขาที่ 8 ของ TDA 8341 ให้ได้ความถี่ 38.9 MHz



รูปที่ 4.4 รูปสัญญาณความถี่ 38.9 MHz ของ TDA 8341

วัดสัญญาณที่จุด Video output ของ TDA 8341 (ขาที่ 12) ว่ามีความชัดเจนของสัญญาณมากขนาดไหน และสามารถปรับแต่งได้อีกเล็กน้อยเพื่อให้ได้ความชัดเจนของสัญญาณภาพ

ทำการวัดสัญญาณภาพโทรทัศน์ที่รับได้ซึ่งจะทำการวัดที่ขา 27 ของปรับความแรงของสัญญาณภาพให้ได้ตามข้อกำหนดของ SAA 5231 คือมีแรงดันอย่างน้อย 0.30 โวลท์ แต่ไม่มากกว่า 0.7 โวลท์จากรูปจะเห็นว่าสัญญาณภาพที่เรารับเข้ามานั้นมีสัญญาณข้อมูลแทรกมากับสัญญาณแบล็กกิ้งในระหว่างฟิลด์ด้วย




รูปที่ 4.5 สัญญาณภาพโทรทัศน์ที่มีสัญญาณข้อมูลแทรกมา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.2 การทดลองภาคถอดรหัสข้อมูลออกจากสัญญาณภาพ


ซึ่งปกติ SAA 5231 จะทำงานด้วยสัญญาณนาฬิกาที่มีความถี่มากกว่าสัญญาณข้อมูล ต่อหนึ่งเส้น เป็น 2 เท่า ซึ่งก็คือ 13.875 MHz ที่ต่ออยู่กับขาที่ 11 วงจรภายในของ SAA 5231 จะทำหน้าที่ในการหารความถี่ลงเหลือ 6.9375 MHz เพื่อเป็นสัญญาณนาฬิกาในการควบคุม (ขาที่ 14 SAA 5231) วงจรในภาคส่วนการถอดข้อมูลออกจากเส้นข้อมูล



รูปที่ 4.6 สัญญาณนาฬิกาขา 14 (TTC) ของ SAA 5231

4.1.3 การทดลองในภาคการถอดสัญญาณข้อมูลออกจากเส้นข้อมูล

ข้อมูลที่รับมาก็คือสัญญาณจากภาคถอดเส้นข้อมูลออกจากสัญญาณภาพซึ่งได้แก่สัญญาณนาฬิกาและสัญญาณข้อมูลในแบบอนุกรมเพื่อนำมามาดูดข้อมูลออกจากเส้นข้อ



รูปที่ 4.7 สัญญาณข้อมูลที่ได้จากการแยกออกมาจากสัญญาณภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการทดลอง ในภาคการติดต่อส่งผ่าน ระหว่างชิ้นงานกับเครื่องคอมพิวเตอร์นั้นสามารถส่งผ่านข้อมูลจากชิ้นงานไปยังคอมพิวเตอร์ได้โดยใช้โปรแกรม สื่อสารข้อมูล (PCPLUS) ในการทดลองส่ง แต่ในชิ้นงานที่ทำการทดลองนี้ยังมีข้อบกพร่องซึ่งเกิดจากสกรีน และทดลองวงจรในส่วนต่าง ๆ เมื่อนำวงจรมารวมกัน ทำให้เกิดปัญหาเหล่านี้จะได้ กล่าวในบทต่อไป




บทที่ 5

วิจารณ์และสรุปผลการทดลอง

5.1 สรุปผลการทดลอง

จากการทดลองรับสัญญาณยังมีข้อผิดพลาดในด้านความแรงของสัญญาณซึ่งจะมีผลทำให้สัญญาณภาพและสัญญาณข้อมูลมีความไม่สมบูรณ์เมื่อมีการถอดข้อมูลออกมา จากการทดลองจะเห็นได้ว่าสัญญาณภาพและสัญญาณข้อมูลในภาพของทางด้านรับ (รูปที่ 4.5) เมื่อเปรียบเทียบกับสัญญาณภาพของ สถานีด้านส่งแล้วจะมีความชัดเจนของสัญญาณต่างกันมาก (ขึ้นอยู่กับสายอากาศ) ซึ่งในการทดลองภาครับสัญญาณอาจใช้แพทเทิร์นของสัญญาณโทรทัศน์ได้ แต่ในการทดลองรับสัญญาณข้อมูลนั้นจำเป็นต้องรับจากสัญญาณจากสถานีโทรทัศน์ที่ทำการส่งในระบบนี้จริง ๆ ซึ่งอาจจะรับสัญญาณได้ไม่ดีเท่าที่ควร



รูปที่ 5.1 สัญญาณภาพของสถานีโทรทัศน์ที่ทำการส่งในระบบดาวเทียม

การทดลองในครั้งนี้ได้ทดลองโดยมีจุดประสงค์เพื่อรับ สัญญาณภาพและภาคแยกสัญญาณข้อมูลในระบบดาวเทียมออกมาจากสัญญาณภาพ ซึ่งผลที่ได้จากการทดลองได้ผลเป็นที่น่าพอใจคือ สามารถรับข้อมูลและแยกข้อมูลออกมาจากสัญญาณภาพได้ แต่เนื่องจากวงจรที่ใช้ในการทดลองนี้ยังอยู่ในขั้นของการทดลอง อีกทั้งเครื่องวัดที่ใช้ยังมีประสิทธิภาพไม่ดีพอ ผลของสัญญาณที่ปรากฏได้จึงไม่มีความสมบูรณ์เท่าที่ควรจะเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.2 ปัญหาและแนวทางในการพัฒนาต่อ

จากการทดลองที่ ผ่านมาจะเห็นได้ว่าในชิ้นงานนี้จะต้องใช้สัญญาณนาฬิกาในการควบคุมส่วนต่าง ๆ ของวงจรให้ทำงานตรงกัน และทำงานร่วมกันได้อย่างพอดี ดังนั้นการสร้างวงจรจะต้องมีความละเอียดและวงจรของสัญญาณนาฬิกาต้องมีความเสถียร แต่ในที่นี้ชิ้นงานจะประกอบด้วยสัญญาณ p ส่วนใหญ่ ๆ คือ ในส่วนของวงจรในภาครับ ซึ่งเป็นวงจรทางด้าน อนุบาล็อกที่มีความถี่ค่อนข้างสูง (ความถี่ย่านโทรทัศน์) และวงจรในภาคของส่วนควบคุมก็เป็นสัญญาณชนิด ดิจิตอล เมื่อเป็นแบบนี้สัญญาณในสองส่วนนี้อาจมีการกวนกันได้ วงจรทั้งสองส่วนนี้จึงควรแยกให้เป็นอิสระต่อกัน ปัญหาอีกอย่างหนึ่งของการสร้างวงจรในระบบนี้ก็คือ ปัญหาในเรื่องของอุปกรณ์ส่วนประกอบวงจรที่ วงจรรวมส่วนหนึ่งไม่สามารถหาซื้อได้ตามท้องตลาดโดยทั่วไป เพราะระบบนี้ยังไม่มีมีการแพร่หลายในประเทศไทยมากนัก มีการใช้อยู่เฉพาะกลุ่มค่อนข้างจำกัดในวงแคบ เช่นระบบการส่งของ บริษัทในตลาดหลักทรัพย์ หรือในจำพวกสำนักข่าวต่าง ๆ ที่มีการใช้อยู่บ้าง ดังนั้นทางออกก็คือต้องไปติดต่อหาซื้อที่ บริษัทที่มีการผลิตวงจรรวมของระบบนี้โดยตรง เช่นบริษัทฟิลิปส์ ซึ่งต้องใช้เวลา และการศึกษาข้อมูลเกี่ยวกับวงจรรวม พวกนี้ก็จะต้องใช้เวลาเหมือนกัน

สำหรับแนวทางในการพัฒนาสามารถทำได้ อาจรับสัญญาณภาพจากแหล่งอื่น ซึ่งจะตัดปัญหาการรบกวนจากสัญญาณกราวด์ของระบบโทรทัศน์ได้ และในระบบนี้จะเห็นได้ว่าการถอดสัญญาณสามารถทำได้เพียงรูปแบบเดียวคือ ในแบบแพคเก็ต 31 ซึ่งจริง ๆ แล้วในระบบนี้รูปแบบการส่งในรูปแบบอื่นอีกหลายแบบซึ่งอาจทำให้สามารถรับได้หลายรูปแบบ โดยการเปลี่ยนวงจรรวมเบอร์ SAA5231 เป็นวงจรรวมเบอร์อื่นรวมทั้งส่วนประกอบวงจรที่สามารถรับข้อมูลในแบบอื่น ๆ ได้

ภาคผนวก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TELEVISION IF AMPLIFIER AND DEMODULATOR

The TDA8340;Q and TDA8341;Q are integrated IF amplifier and demodulator circuits for colour or black/white television receivers, the TDA8340;Q is for application with n-p-n tuners and the TDA8341;Q for p-n-p tuners.

The TDA8340;Q and TDA8341;Q are pin-compatible successors with improved performance to types TDA2540/2541;Q and TDA3540/3541;Q.

Features

- Full range gain-controlled wide-band IF amplifier
- Linear synchronous demodulator with excellent intermodulation performance
- White spot inverter
- Wide-band video amplifier with noise protection
- AFC circuit with AFC on/off switching and sample-and-hold function
- Low impedance AFC output
- AGC circuit with noise gating
- Tuner AGC output for n-p-n tuners (TDA8340) or p-n-p tuners (TDA8341)
- External video switch for switching-off the video output
- Reduced sensitivity for high sound carriers
- Integrated filter to limit second harmonic IF signals
- Wide supply voltage range
- Requires few external components

QUICK REFERENCE DATA

parameter	conditions	symbol	min.	typ.	max.	unit
Supply voltage (pin 11)		$V_{CC} = V_{11-13}$	9,4	12	13,2	V
Supply current (pin 11)		I_{11}	30	42	55	mA
IF input sensitivity (r.m.s. value)		$V_{1-16}(\text{rms})$	20	40	80	μV
IF gain control range		G_v	—	67	—	dB
Video output voltage (peak-to-peak value)	white signal; 10% top sync	$V_{12-13}(\text{p-p})$	2,4	2,7	3,0	V
Signal-to-noise ratio	$V_i = 10 \text{ mV}$	$S/(S+N)$	50	58	—	dB
AFC output voltage swing (peak-to-peak value)		$V_{5-13}(\text{p-p})$	—	10	—	V

PACKAGE OUTLINES

TDA8340; TDA8341: 16-lead DIL; plastic (SOT38).

TDA8340Q; TDA8341Q: 16-lead QIL; plastic (SOT58).



Fig. 1 Block diagram.

PINNING

1 and 16	Balanced IF inputs
2 and 15	IF amplifier decoupling
3	Tuner AGC starting point adjustment
4	Tuner AGC output
5	AFC output
6	AFC on/off switch and sample-and-hold capacitor
7 and 10	Reference carrier $\pi/2$ rad. phase shift
8 and 9	IF picture carrier passive regeneration
11	Positive supply voltage (V_{CC})
12	Video output
13	Ground (V_{EE})
14	IF AGC capacitor and VCR switch

FUNCTIONAL DESCRIPTION**IF amplifier**

This is a 3-stage, gain-controlled IF amplifier with a wide dynamic range. On-chip capacitors in the d.c. feedback loop of the amplifier maintain stability at maximum gain. Internal stabilization of the supply voltage ensures the desired sensitivity and gain control range over the whole supply voltage range and also gives very good power supply ripple rejection in this part of the circuit.

Demodulator

The redesigned IF demodulator is a quasi-synchronous circuit that employs passive carrier regeneration and logarithmic clamping to give improved signal handling. The demodulator input is a.c. coupled to the IF amplifier to reduce d.c. offsets and thus minimize residual IF carrier in the output signal.

Video amplifier

The linearity and bandwidth of the video amplifier are sufficient to meet all wideband requirements, e.g. for teletext transmissions. Second harmonics of the IF carrier are effectively reduced by a Sallen-Key low pass interstage filter between the demodulator output and the video amplifier input. An integrated filter in the noise inverter reduces the sensitivity of the video amplifier for high sound carriers.

White spot protection comprises a white spot clamp system combined with a delayed-action inverter which is also highly resistant to high sound carriers.

Note. To prevent radiated video output at the input pins, connect a $6.8 \mu\text{H}$ inductor in series with pin 12 and fit as close as possible to the IC body. Use short leads.

AGC detector

A Bessel low-pass filter between the video output and the AGC detector improves the detector function in the presence of high sound carriers. No 'hang-up' occurs in the detector after pin 14 has been short-circuited to ground (VCR switch operated). The detector also generates the sample-and-hold pulse for the AFC system.

AGC control circuit

This converts the AGC detector voltage (pin 14) into a current signal which controls the gain of the IF amplifier. It also provides a tuner AGC control output from pin 4, current limiting is incorporated to prevent internal damage. The AGC starting point is adjusted via pin 3.

FUNCTIONAL DESCRIPTION (continued)

AFC circuit

The AFC circuit provides a voltage output which controls the IF frequency of the tuner. Video information on the AFC output (pin 5) is eliminated by a sample-and-hold circuit (external capacitor at pin 6). Coupling between the AFC and reference tuned circuits is via two small capacitors (or parasitic capacitance) between the respective tracks of the printed circuit board. If the capacitance is less than 1 pF, the steepness of the AFC characteristic is reduced.

RATINGS

Limiting values in accordance with the Absolute Maximum System (IEC 134)

parameter	symbol	min.	max.	unit
Supply voltage (pin 11)	$V_{CC} = V_{11-13}$	9,4	13,2	V
IF AGC voltage/VCR switch	V_{14-13}	—	13,2	V
Tuner AGC voltage	V_{4-13}	—	12	V
AFC switch voltage	V_{6-13}	—	13,2	V
Maximum voltage level with VCR switch active	V_{12-13}	—	5,0	V
DC current at video output	I_{12}	—	10	mA
DC current at AFC output	I_5	—	10	mA
Total power dissipation	P_{tot}	—	1,2	W
Storage temperature range	T_{stg}	—55	+150	°C
Operating ambient temperature	T_{amb}	—25	+70	°C

CHARACTERISTICS

Measured in circuit of Fig. 3; $V_{CC} = 12\text{ V}$; $T_{amb} = 25\text{ }^{\circ}\text{C}$; unless otherwise specified

parameter	conditions	symbol	min.	typ.	max.	unit
Supply voltage (pin 11)		$V_{CC} = V_{11-13}$	9,4	12	13,2	V
Supply current	no input signal	I_{11}	30	42	55	mA
IF amplifier (note 1)						
Input sensitivity	at onset of AGC	V_{1-16}	20	40	80	μV
Differential input resistance		R_{1-16}	—	2	—	$\text{k}\Omega$
Differential input capacitance		C_{1-16}	—	3	—	pF
Gain control range		G_v	—	67	—	dB
Input signal variation	note 2	V_{12-13}	—	—	0,5	dB
Maximum input signal		V_{1-16}	100	—	—	mV
Tuner AGC (note 1)						
Tuner AGC starting point (note 3)	$R_{3-11} = 39\text{ k}\Omega$ $R_{3-13} = 39\text{ k}\Omega$	V_{1-16} V_{1-16}	— 70	— —	3 —	mV mV
Maximum current swing of tuner AGC output		I_4	10	—	—	mA
Input signal variation	note 4; $I_4 = 1\text{ to }9\text{ mA}$	V_{1-16}	—	—	3	dB
Output saturation voltage	$I_4 = 7\text{ mA}$	V_{4-13}	—	200	300	mV
Leakage current	$V_4 = 12\text{ V}$	I_4	—	—	1	μA
Video output (note 4)						
Zero-signal output level	note 5	V_{12-13}	5,7	6,0	6,3	V
Top sync output level		V_{12-13}	2,8	3,0	3,2	V
Video output voltage (peak-to-peak value)	white signal; 10% top sync	$V_{12-13(p-p)}$	2,4	2,7	3,0	V
Internal bias current of emitter follower output transistor			1,4	2,2	3,0	mA
Output impedance		Z_{12}	—	100	—	Ω
Bandwidth of demodulated output signal		B	6	7,5	—	MHz
Differential gain	note 6	G_d	—	2	5	%
Differential phase	note 6	φ_d	—	2	5	deg
Luminance non-linearity	note 7		—	2	5	%
Residual carrier signal (r.m.s. value)	note 8	$V_{12-13(rms)}$	—	2	10	mV

CHARACTERISTICS (continued)

parameter	conditions	symbol	min.	typ.	max.	unit
Video output (continued)						
Residual 2nd harmonic of carrier signal (r.m.s. value)	note 8	$V_{12-13}(\text{rms})$	—	2	10	mV
Variation of video voltage for $\Delta V_{CC} = 1 \text{ V}$		$\frac{\Delta V_{12-13}(\text{p-p})}{\Delta V_{11-13}}$	0,1	0,2	0,3	
Intermodulation	notes 8 and 9; 1,1 MHz, blue	α	—	—65	—60	dB
	1,1 MHz, yellow	α	—	—60	—56	dB
	3,3 MHz	α	—	—	—68	dB
Signal-to-noise ratio	note 10; $V_i = 10 \text{ mV}$ max. gain	$S/(S+N)$	50	58	—	dB
		$S/(S+N)$	54	61	—	dB
Spot inverter (note 11)						
Threshold level		V_{12-13}	6,3	6,8	7,3	V
Insertion level		V_{12-13}	4,2	4,5	4,8	V
Noise inverter (note 11)						
Threshold level		V_{12-13}	1,6	1,8	2,0	V
Insertion level		V_{12-13}	3,5	3,8	4,1	V
VCR switch						
Level below which video output switches off		V_{14-13}	1,8	2,2	2,6	V
Switch current	$V_{12-13} = 0,7 \text{ V}$	$-I_{14}$	40	60	100	μA
AFC circuit (note 12)						
Output voltage swing (peak-to-peak value)		$V_{5-13}(\text{p-p})$	—	10	—	V
Change of frequency for an AFC output voltage swing of 10 V		Δf	—	60	120	kHz
AFC output voltage	at $f = 38,9 \text{ MHz}$ no input signal during AFC off	V_{5-13}	—	6	—	V
		V_{5-13}	2	6	10	V
		V_{5-13}	5	6	7	V
AFC output resistance		R_{5-13}	—	500	—	Ω
AFC switch:						
level below which AFC output switches off		V_{6-13}	1,4	2,0	2,8	V
AFC switch current	during AFC on	I_6	—	200	500	μA
Max. AFC switch current	during AFC off; $V_{6-13} = 0 \text{ V}$	I_6	—	—	5	mA

Notes to the characteristics

1. All input signals are measured r.m.s. at top sync and 38,9 MHz.
2. Measured with 0 dB = 200 μ V.
3. Tuner AGC starting point is defined as 'level of input signal when tuner AGC current = 1 mA'.
4. Measured with pin 3 connected via 39 k Ω resistor to V_{CC} (pin 11), with an r.m.s. voltage of 10 mV top sync input signal and with pin 12 not loaded.
5. At the 'projected zero point', e.g. with switched demodulator.
6. Measured in the circuit of Fig. 7:
the differential gain is expressed as a percentage of the difference in peak amplitudes between the largest and smallest value relative to the subcarrier amplitude at blanking level;
the differential phase is defined as 'the difference (in degrees) between the largest and smallest phase angles'.
7. Measured according to the test line shown in Fig. 9:
the non-linearity is expressed as a percentage of the maximum deviation of a luminance step from the mean step, with respect to the mean step;
the mean step is (white level - black level) divided by the number of steps.
8. Measured up to 45 dB gain control.
9. Test set-up and input conditions for intermodulation measurements as in Figs 6 and 7.
10. Measured with a 75 Ω source:
$$S/(S+N) = 20 \log \frac{V_{\text{out black to white}}}{V_{n(\text{rms})} \text{ at } B = 5 \text{ MHz}}$$
11. Video output waveform showing white spot and noise inverter threshold levels.
12. Measured with input signal V₁₋₁₆ = 10 mV and with no load at AFC output.




Fig. 2 AFC output voltage as a function of frequency.




Fig. 3 Typical application circuit diagram;
Q of L1 and L2 = 80; $f_0 = 38,9$ MHz.




Fig. 4 Video output waveform showing white spot and noise inverter threshold levels.





Fig. 5 Signal-to-noise ratio as a function of input voltage.



S.C.: sound carrier level
C.C.: chrominance carrier level
P.C.: picture carrier level

with respect to top sync level

Fig. 6 Input conditions for intermodulation measurements;
standard colour bar with 75% contrast.




Fig. 7 Test set-up for intermodulation measurements.




Fig. 8 Video output signal.




Fig. 9 E.B.U. test signal waveform (line 330).

256 x 8-bit CMOS EEPROMS
with I²C-bus interface

PCX8582X-2 Family

FEATURES

- Low power CMOS
 - maximum active current 2.0 mA
 - maximum standby current 10 µA (at 6.0 V), typical 4 µA
- Non-volatile storage of 2-Kbits organized as 256 x 8-bits
- Single supply with full operation down to 2.5 V
- On-chip voltage multiplier
- Serial input/output I²C-bus
- Write operations
 - byte write mode
 - 8-byte page write mode (minimizes total write time per byte)
- Read operations
 - sequential read
 - random read
- Internal timer for writing (no external components)
- Power-on reset
- High reliability by using a redundant storage code
- Endurance
 - >500 k E/W-cycles at T_{amb} = 22 °C
- 40 years non-volatile data retention time (typ.)
- Pin and address compatible to
 - PCX8570, PCF8571, PCF8572 and PCF8581
 - PCX8494X-2, PCX8598X-2 -Family.



DESCRIPTION

The PCX8582X-2 is a 2-Kbit (256 x 8-bit) floating gate electrically erasable programmable read only memory (EEPROM). By using an internal redundant storage code it is fault tolerant to single bit errors. This feature dramatically increases reliability compared to conventional EEPROM memories.

Power consumption is low due to the full CMOS technology used. The programming voltage is generated on-chip, using a voltage multiplier.

As data bytes are received and transmitted via the serial I²C-bus, a package using eight pins is sufficient. Up to eight PCX8582X-2 devices may be connected to the I²C-bus. Chip select is accomplished by three address inputs (A0, A1, A2).

Timing of the ERASE/WRITE cycle is carried out internally, thus no external components are required. Pin 7 (PTC) must be connected to either V_{DD} or left open-circuit.

There is an option of using an external clock for timing the length of an ERASE/WRITE cycle.

QUICK REFERENCE DATA

SYMBOL	PARAMETER	CONDITIONS	MIN.	MAX.	UNIT
V _{DD}	supply voltage		2.5	6.0	V
I _{DDR}	supply current READ	f _{SCL} = 100 kHz V _{DD} = 3 V V _{DD} = 6 V	– –	60 200	µA µA
I _{DDW}	supply current ERASE/WRITE	f _{SCL} = 100 kHz V _{DD} = 3 V V _{DD} = 6 V	– –	0.6 2.0	mA mA
I _{DDSB}	supply current STANDBY	V _{DD} = 3 V V _{DD} = 6 V	– –	3.5 10	µA µA

December 1994

7110826 0086479 733

256 x 8-bit CMOS EEPROMS
with I²C-bus interface

PCX8582X-2 Family

ORDERING INFORMATION

TYPE NUMBER	PACKAGE			TEMPERATURE (°C)		SUPPLY (V)	
	NAME	DESCRIPTION	VERSION	MIN.	MAX.	MIN.	MAX.
PCF8582C-2P	DIP8	plastic dual in-line package; 8 leads (300 mil)	SOT97-1	-40	+85	2.5	6.0
PCD8582D-2P				-25	+70	3.0	6.0
PCF8582E-2P				-40	+85	4.5	5.5
PCA8582F-2P				-40	+125	4.5	5.5
PCF8582C-2T	SO8	plastic small outline package; 8 leads; body width 3.9 mm	SOT96-1	-40	+85	2.5	6.0
PCD8582D-2T				-25	+70	3.0	6.0
PCF8582E-2T				-40	+85	4.5	5.5
PCA8582F-2T				-40	+125	4.5	5.5

DEVICE SELECTION

Table 1 Device selection code

SELECTION	DEVICE CODE				CHIP ENABLE			R/W
Bit	b71	b6	b5	b4	b3	b2	b1	b0
Device	1	0	1	0	A2	A1	A0	R/W

Note

1. The MSB b7 is sent first.

Table 2 Endurance and data retention guarantees

DEVICE	ENDURANCE E/W CYCLES	DATA RETENTION YEARS
PCF8582C-2; PCA8582F-2	500 000 ⁽¹⁾	40

Note

1. At the time of publication of this data sheet the statistical history was not yet sufficient to guarantee 1 000 000 000 E/W cycle performance for these types.

December 1994

7110826 0086480 455

256 x 8-bit CMOS EEPROMS
with I²C-bus interface

PCX8582X-2 Family

BLOCK DIAGRAM




Fig.1 Block diagram.

December 1994


7110826 0086481 391

256 x 8-bit CMOS EEPROMS with I²C-bus interface

PCX8582X-2 Family

PINNING

SYMBOL	PIN	DESCRIPTION
A0	1	address input 0
A1	2	address input 1
A2	3	address input 2
V _{SS}	4	negative supply voltage
SDA	5	serial data input/output (I ² C-bus)
SCL	6	serial clock input (I ² C-bus)
PTC	7	programming time control output
V _{DD}	8	positive supply voltage



LIMITING VALUES

In accordance with the Absolute Maximum Rating System (IEC134).

SYMBOL	PARAMETER	CONDITIONS	MIN.	MAX.	UNIT
V _{DD}	supply voltage		-0.3	+7.0	V
V _I	voltage on any input pin	Z _I > 500 Ω	V _{SS} - 0.8	V _{DD} + 0.8	V
I _I	current on any input pin		-	1	mA
I _O	output current		-	10	mA
T _{stg}	storage temperature		-65	+150	°C
T _{amb}	operating ambient temperature				
	PCF8582C-2; PCF8582E-2		-40	+85	°C
	PCD8582D-2		-25	+70	°C
	PCA8582F-2		-40	+125	°C

December 1994

7110826 0086482 228

256 x 8-bit CMOS EEPROMS with I²C-bus interface

PCX8582X-2 Family

CHARACTERISTICS

PCF8582C-2: $V_{DD} = 2.5$ to 6.0 V; $V_{SS} = 0$ V; $T_{amb} = -40$ to $+85$ °C; unless otherwise specified.
 PCD8582D-2: $V_{DD} = 3.0$ to 6.0 V; $V_{SS} = 0$ V; $T_{amb} = -25$ to $+70$ °C; unless otherwise specified.
 PCF8582E-2: $V_{DD} = 4.5$ to 5.5 V; $V_{SS} = 0$ V; $T_{amb} = -40$ to $+85$ °C; unless otherwise specified.
 PCA8582F-2: $V_{DD} = 4.5$ to 5.5 V; $V_{SS} = 0$ V; $T_{amb} = -40$ to $+125$ °C; unless otherwise specified.

PCA8582F-2: V _{DD} = 4.5 to 5.5 V; V _{SS} = 0 V; T _{amb} = -40 to +125 °C; unless otherwise specified.					
SYMBOL	PARAMETER	CONDITIONS	MIN.	MAX.	UNIT
Supplies					
V _{DD}	supply voltage		2.5	6.0	V
	PCF8582C-2		3.0	6.0	V
	PCD8582D-2		4.5	5.5	V
	PCF8582E-2; PCA8582F-2				
I _{DDR}	supply current READ	f _{SCL} = 100 kHz	—	60	μA
	PCF8582C-2; PCD8582D-2	V _{DD} = 3.0 V	—	200	μA
		V _{DD} = 6.0 V	—	200	μA
		V _{DD} = 5.5 V	—		
I _{DDW}	supply current ERASE/WRITE	f _{SCL} = 100 kHz	—	0.6	mA
	PCF8582C-2; PCD8582D-2	V _{DD} = 3.0 V	—	2.0	mA
		V _{DD} = 6.0 V	—	2.0	mA
		V _{DD} = 5.5 V	—		
I _{DDSB}	supply current STANDBY	f _{SCL} = 100 kHz	—	3.5	μA
	PCF8582C-2; PCD8582D-2	V _{DD} = 3.0 V	—	10	μA
		V _{DD} = 6.0 V	—	10	μA
		V _{DD} = 5.5 V	—		
PTC input (pin 7)					
V _{IL}	LOW level input voltage		-0.8	0.1V _{DD}	V
V _{IH}	HIGH level input voltage		0.9V _{DD}	V _{DD} + 0.8	V
SCL input (pin 6)					
V _{IL}	LOW level input voltage		-0.8	0.3V _{DD}	V
V _{IH}	HIGH level input voltage		0.7V _{DD}	V _{DD} + 0.8	V
I _{IJ}	input leakage current	V _I = V _{DD} or V _{SS}	—	±1	μA
f _{SCL}	clock input frequency		0	100	kHz
C _I	input capacitance	V _I = V _{SS}	—	7	pF
SDA input/output (pin 5)					
V _{IL}	LOW level input voltage		-0.8	0.3V _{DD}	V
V _{IH}	HIGH level input voltage		0.7V _{DD}	V _{DD} + 0.8	V
V _{OL}	LOW level output voltage	I _{OL} = 3 mA; V _{DD(min)}	—	0.4	V
I _{LO}	output leakage current	V _{OH} = V _{DD}	—	1	μA
C _I	input capacitance	V _I = V _{SS}	—	7	pF
Data retention time					
t _s	data retention time	T _{amb} = 55 °C	10	—	years

December 1994

7110826 0086483 164

256 x 8-bit CMOS EEPROMS
with I²C-bus interface

PCX8582X-2 Family

WRITE CYCLE LIMITS

Selection of the chip address is achieved by connecting the A0, A1 and A2 inputs to either V_{SS} or V_{DD}.

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
ERASE/WRITE cycle timing						
t _{EW}	ERASE/WRITE cycle time					
	internal oscillator		–	7	–	ms
	external clock		4	–	10	ms
Endurance						
N _{EW}	ERASE/WRITE cycle per byte					
	PCF8582C-2	T _{amb} = 85 °C; t _{EW} = 4 to 10 ms	100 000	–	–	cycles
		T _{amb} = 22 °C; t _{EW} = 5 ms	500 000	–	–	cycles
	PCD8582D-2	T _{amb} = –25 to +70 °C; t _{EW} = 4 to 10 ms	10 000	–	–	cycles
		T _{amb} = –25 to +40 °C; t _{EW} = 5 ms	100 000	–	–	cycles
	PCF8582E-2	T _{amb} = –40 to +85 °C; t _{EW} = 4 to 10 ms	10 000	–	–	cycles
		T _{amb} = 22 °C; t _{EW} = 5 ms	100 000	–	–	cycles
	PCA8582F-2	T _{amb} = 125 °C; t _{EW} = 4 to 10 ms	50 000	–	–	cycles
		T _{amb} = 85 °C; t _{EW} = 4 to 10 ms	100 000	–	–	cycles
		T _{amb} = 22 °C; t _{EW} = 5 ms	500 000	–	–	cycles

December 1994

7110826 0086484 0T0

256 x 8-bit CMOS EEPROMS with I²C-bus interface

PCX8582X-2 Family

I²C-BUS PROTOCOL

The I²C-bus is for 2-way, 2-line communication between different ICs or modules. The serial bus consists of two bidirectional lines: one for data signals (SDA), and one for clock signals (SCL).

Both the SDA and SCL lines must be connected to a positive supply voltage via a pull-up resistor.

The following protocol has been defined:

- Data transfer may be initiated only when the bus is not busy.
- During data transfer, the data line must remain stable whenever the clock line is HIGH. Changes in the data line while the clock line is HIGH will be interpreted as control signals.

The following bus conditions have been defined:

- **Bus not busy:** both data and clock lines remain HIGH.
- **Start data transfer:** a change in the state of the data line, from HIGH-to-LOW, while the clock is HIGH, defines the start condition.
- **Stop data transfer:** a change in the state of the data line, from LOW-to-HIGH, while the clock is HIGH, defines the stop condition.
- **Data valid:** the state of the data line represents valid data when, after a start condition, the data line is stable for the duration of the HIGH period of the clock signal. There is one clock pulse per bit of data.

Each data transfer is initiated with a start condition and terminated with a stop condition; the number of the data bytes, transferred between the start and stop conditions is limited to seven bytes in the ERASE/WRITE mode and eight bytes in the PAGE ERASE/WRITE mode. Data transfer is unlimited in the READ mode. The information is transmitted in bytes and each receiver acknowledges with a ninth bit.

Within the I²C-bus specifications a low-speed mode (2 kHz clock rate) and a high speed mode (100 kHz clock rate) are defined.

The PCX8582X-2 operates in both modes.

By definition a device that sends a signal is called a 'transmitter', and the device which receives the signal is called a 'receiver'. The device which controls the signal is called the 'master'. The devices that are controlled by the master are called 'slaves'.

Each byte is followed by one acknowledge bit. This acknowledge bit is a HIGH level, put on the bus by the transmitter. The master generates an extra acknowledge related clock pulse. The slave receiver which is addressed is obliged to generate an acknowledge after the reception of each byte.

The master receiver must generate an acknowledge after the reception of each byte that has been clocked out of the slave transmitter.

The device that acknowledges has to pull down the SDA line during the acknowledge clock pulse in such a way that the SDA line is stable LOW during the HIGH period of the acknowledge related clock pulse.

Set-up and hold times must be taken into account. A master receiver must signal an end of data to the slave transmitter by not generating an acknowledge on the last byte that has been clocked out of the slave. In this event the transmitter must leave the data line HIGH to enable the master generation of the stop condition.

DEVICE ADDRESSING

Following a start condition the bus master must output the address of the slave it is accessing. The most significant four bits of the slave address are the device type identifier (see Fig.3). For the PCX8582X-2 this is fixed as 1010.




Fig.3 Slave address.

The next three significant bits address a particular device. A system could have up to eight PCX8582X-2 devices on the bus. The eight addresses are defined by the state of the A0, A1 and A2 inputs.

The last bit of the slave address defines the operation to be performed. When set to logic 1 a read operation is selected.

Address bits must be connected to either V_{DD} or V_{SS}.

December 1994

7110826 0086485 T37

256 x 8-bit CMOS EEPROMS with I²C-bus interface

PCX8582X-2 Family

WRITE OPERATIONS

Byte/word write

For a write operation the PCX8582X-2 requires a second address field. This address field is a word address providing access to the 256 words of memory. Upon receipt of the word address the PCX8582X-2 responds with an acknowledge and awaits the next eight bits of data, again responding with an acknowledge. Word address is automatically incremented. The master can now terminate the transfer by generating a stop condition or transmit up to six more bytes of data and then terminate by generating a stop condition.

After this stop condition the ERASE/WRITE cycle starts and the bus is free for another transmission. Its duration is 7 ms (typ.) per byte.

During the ERASE/WRITE cycle the slave receiver does not send an acknowledge bit if addressed via the I²C-bus.

PAGE WRITE

The PCX8582X-2 is capable of an eight-byte page write operation. It is initiated in the same manner as the byte write operation. The master can transmit eight data bytes within one transmission. After receipt of each byte the PCX8582X-2 will respond with an acknowledge. The typical ERASE/WRITE time in this mode is $9 \times 7 \text{ ms} = 63 \text{ ms}$.

After the receipt of each data byte the three low order bits of the word address are internally incremented. The high order five bits of the address remain unchanged. If the master transmits more than eight bytes prior to generating the stop condition, no acknowledge will be given on the ninth (and following) data bytes and the whole transmission will be ignored. As in the byte write operation, all inputs are disabled until completion of the internal write cycles.

December 1994

7110826 0086486 973

Universal asynchronous receiver/transmitter (UART)

SCC2691

DESCRIPTION

The Philips Semiconductors SCC2691 Universal Asynchronous Receiver/Transmitter (UART) is a single-chip CMOS-LSI communications device that provides a full-duplex asynchronous receiver/transmitter. It is fabricated with Philips Semiconductors CMOS technology which combines the benefits of high density and low power consumption.

The operating speed of the receiver and transmitter can be selected independently as one of 18 fixed baud rates, a 16X clock derived from a programmable counter/timer, or an external 1X or 16X clock. The baud rate generator and counter/timer can operate directly from a crystal or from external clock inputs. The ability to independently program the operating speed of the receiver and transmitter make the UART particularly attractive for dual-speed channel applications such as clustered terminal systems.

The receiver is quadruple buffered to minimize the potential of receiver overrun or to reduce interrupt overhead in interrupt driven systems. In addition, a handshaking capability is provided to disable a remote UART transmitter when the receiver buffer is full.


The UART provides a power-down mode in which the oscillator is frozen but the register contents are stored. This results in reduced power consumption on the order of several magnitudes.

The UART is fully TTL compatible and operates from a single +5V power supply.

FEATURES

- Full-duplex asynchronous receiver/transmitter
- Quadruple buffered receiver data register
- Programmable data format:
 - 5 to 8 data bits plus parity
 - Odd, even, no parity or force parity
 - 1, 1.5 or 2 stop bits programmable in 1/16-bit increments
- 16-bit programmable Counter/Timer
- Baud rate for the receiver and transmitter selectable from:
 - 22 fixed rates: 50 to 115.2K baud
 - Non-standard rates to 115.2kb
 - Non-standard user-defined rate derived from programmable timer/ counter
 - External 1X or 16X clock
- Parity, framing, and overrun detection
- False start bit detection
- Line break detection and generation
- Programmable channel mode
 - Normal (full-duplex)
 - Automatic echo
 - Local loopback
 - Remote Loopback
- Multi-function programmable 16-bit counter/timer

PIN CONFIGURATIONS



- Single interrupt output with seven maskable interrupting conditions
- On-chip crystal oscillator
- Low power mode
- TTL compatible
- Single +5V power supply
- Commercial (0°C to +70°C) and Industrial (-40°C to +85°C) temperature versions available
- SOL, PLCC and 300 mil wide DIP packages available

SD00122


Universal asynchronous receiver/transmitter (UART)

SCC2691

ORDERING INFORMATION

PACKAGES	COMMERCIAL	INDUSTRIAL	DWG #
	$V_{CC} = +5V \pm 10\%$, $T_A = 0^{\circ}C$ to $+70^{\circ}C$	$V_{CC} = +5V \pm 10\%$, $T_A = -40^{\circ}C$ to $+85^{\circ}C$	
24-Pin Plastic Dual In-Line Package (DIP)	SCC2691AC1N24	SCC2691AE1N24	0410D
28-Pin Plastic Leaded Chip Carrier (PLCC) Package	SCC2691AC1A28	SCC2691AE1A28	SOT261-3
24-Pin Plastic Small Outline Large (SOL) Package	SCC2691AC1D24		SOT137-1

BLOCK DIAGRAM



Universal asynchronous receiver/transmitter (UART)

SCC2691

PIN DESCRIPTION

MNEMONIC	PIN NO.		TYPE	NAME AND FUNCTION
	DIP	PLCC		
D0–D7	22–15	27, 25, 24, 22–18	I	Data Bus: Active-high 8-bit bidirectional 3-State data bus. Bit 0 is the LSB and bit 7 is the MSB. All data, command, and status transfers between the CPU and the UART take place over this bus. The direction of the transfer is controlled by the WRN and RDN inputs when the CEN input is low. When the CEN input is high, the data bus is in the 3-State condition.
CEN	14	17	I	Chip Enable: Active-low input. When low, data transfers between the CPU and the UART are enabled on D0–D7 as controlled by the WRN, RDN and A0–A2 inputs. When CEN is high, the UART is effectively isolated from the data bus and D0–D7 are placed in the 3-State condition.
WRN	23	28	I	Write Strobe: Active-low input. A low on this pin while CEN is low causes the contents of the data bus to be transferred to the register selected by A0–A2. The transfer occurs on the trailing (rising) edge of the signal.
RDN	1	2	I	Read Strobe: Active-low input. A low on this pin while CEN is low causes the contents of the register selected by A0–A2 to be placed on the data bus. The read cycle begins on the leading (falling) edge of RDN.
A0–A2	8–6	11–9	I	Address Inputs: Active-high address inputs to select the UART registers for read/write operations.
RESET	11	14	I	Reset: Master reset. A high on this pin clears the status register (SR), the interrupt mask register (IMR), and the interrupt status register (ISR), sets the mode register pointer to MR1, and places the receiver and transmitter in the inactive state causing the TxD output to go to the marking (high) state. Clears Test modes.
INTRN	13	16	O	Interrupt Request: This active-low output is asserted upon occurrence of one or more of seven maskable interrupting conditions. The CPU can read the interrupt status register to determine the interrupting condition(s). This open-drain output requires a pull-up resistor.
X1/CLK	9	12	I	Crystal 1: Crystal or external clock input. When using the crystal oscillator, this pin serves as the connection for one side of the crystal. If a crystal is not used, an external clock is supplied at this input. An external clock (or crystal) is required even if the internal baud rate generator is not utilized. This clock is used to drive the internal baud rate generator, as an optional input to the timer/counter, and to provide other clocking signals required by the chip.
X2	10	13	I	Crystal 2: Connection for other side of crystal. If an external source is used instead of a crystal, this connection should be open.
RxD	2	3	I	Receiver Serial Data Input: The least significant bit is received first. If external receiver clock is specified, this input is sampled on the rising edge of the clock.
TxD	3	4	O	Transmitter Serial Data Output: The least significant bit is transmitted first. This output is held in the marking (high) condition when the transmitter is idle or disabled and when the UART is operating in local loopback mode. If external transmitter is specified, the data is shifted on the falling edge of the transmitter clock.
MPO	4	5	O	Multi-Purpose Output: One of the following functions can be selected for this output pin by programming the auxiliary control register: RTSN – Request to send active-low output. This output is asserted and negated via the command register. By appropriate programming of the mode registers, RTSN can be programmed to be automatically reset after the character in the transmitter is completely shifted or when the receiver FIFO and shift register are full. C/TO – The counter/timer output. TxClX – The 1X clock for the transmitter. TxCl6X – The 16X clock for the transmitter. RxClX – The 1X clock for the receiver. RxCl6X – The 16X clock for the receiver. TxRDY – The transmitter holding register empty signal. Active-low output. RxRDY/FFULL – The receiver FIFO not empty/full signal. Active-low output.
MPI	5	6	I	Multi-Purpose Input: This pin can serve as an input for one of the following functions: GPI – General purpose input. The current state of the pin can be determined by reading the ISR. CTSN – Clear-to-send active-low input. CTCLK – Counter/timer external clock input. RTCLK – Receiver and/or transmitter external clock input. This may be a 1X or 16X clock as programmed by CSR[3:0] or CSR[7:4].
Vcc	24	1	I	Power Supply: +5V supply input.
GND	12	15	I	Ground

1995 May 1 ■ 7110826 0090124 338 ■

Universal asynchronous receiver/transmitter (UART)

SCC2691

ABSOLUTE MAXIMUM RATINGS¹

SYMBOL	PARAMETER	RATING	UNIT
T _A	Operating ambient temperature range ²	Note 4	°C
T _{STG}	Storage temperature range	−65 to +150	°C
V _{CC}	Voltage from V _{CC} to GND ³	−0.5 to +7.0	V
V _S	Voltage from any pin to ground ³	−0.5 to V _{CC} ±10%	V
P _D	Power Dissipation	300	mW

- NOTES:
- Stresses above those listed under Absolute Maximum Ratings may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other condition above those indicated in the operation section of this specification is not implied.
 - For operating at elevated temperature, the device must be derated based on +150°C maximum junction temperature.
 - This product includes circuitry specifically designed for the protection of its internal devices from damaging effects of excessive static charge. Nonetheless, it is suggested that conventional precautions be taken to avoid applying any voltages larger than the rated maxima.
 - Parameters are valid over specified temperature range. See Ordering Information table for applicable operating temperature and V_{CC} supply range.

DC ELECTRICAL CHARACTERISTICS^{1, 2, 3}

SYMBOL	PARAMETER	TEST CONDITIONS	LIMITS			UNIT
			Min	Typ	Max	
V _{IL} V _{IH}	Input low voltage Input high voltage All except X1/CLK X1/CLK				0.8 V _{CC}	V V V
V _{OL} V _{OH} ⁴	Output low voltage Output high voltage (except open drain outputs)	I _{OL} = 2.4mA I _{OH} = −400µA			0.4	V V
I _{IL} I _{LL} I _{OD}	Input leakage current Data bus 3-State leakage current Open-drain output leakage current	V _{IN} = 0 to V _{CC} V _O = 0.4 to V _{CC} V _O = 0.4 to V _{CC}	−10 −10 −10		10 10 10	µA µA µA
I _{X1L} I _{X1H}	X1/CLK low input current X1/CLK high input current	V _{IN} = 0, X2 floated V _{IN} = V _{CC} , X2 floated	−100 0	−30 30	0 100	µA µA
I _{X2L} I _{X2H}	X2 low output current X2 high output current	V _{OUT} = 0, X1/CLK = V _{CC} V _{OUT} = V _{CC} , X1/CLK = 0V	−100		100	µA µA
I _{CCA} I _{CCD}	Power supply current, active 0°C to +70°C −40°C to +85°C Power down current ⁵			0.8 1.0	2.0 2.5 500	mA mA µA

- NOTES:
- Parameters are valid over specified temperature range. See Ordering Information table for applicable operating temperature and V_{CC} supply range.
 - All voltage measurements are referenced to ground (GND). For testing, all input signals swing between 0V and 3.0V with a transition time of 20ns max. For X1/CLK, this swing is between 0.4V and 4.0V. All time measurements are referenced at input voltages of 0.8V and 2V and output voltages of 0.8V and 2V as appropriate.
 - Typical values are at +25°C, typical supply voltages, and typical processing parameters.
 - Test condition for outputs: C_L = 150pF, except interrupt outputs. Test conditions for interrupt outputs: C_L = 50pF, R_L = 2.7kΩ to V_{CC}.
 - For power down current levels in the 1µA region see the UART application note.

Universal asynchronous receiver/transmitter (UART)

SCC2691

AC ELECTRICAL CHARACTERISTICS^{1, 2, 3, 4}

SYMBOL	PARAMETER	LIMITS			UNIT
		Min	Typ	Max	
Reset timing (Figure 1)					
t _{RES}	Reset pulse width	100			ns
Bus timing (Figure 2) ⁵					
t _{AS}	A0–A2 setup time to RDN, WRN low	10			ns
t _{AH}	A0–A2 hold time from RDN, WRN low	100			ns
t _{CS}	CEN setup time to RDN, WRN low	0			ns
t _{CH}	CEN hold time from RDN, WRN high	0			ns
t _{AW}	WRN, RDN pulse width	150			ns
t _{DD}	Data valid after RDN low			125	ns
t _{DF}	Data bus floating after RDN high			110	ns
t _{DS}	Data setup time before WRN high	50			ns
t _{DH}	Data hold time after WRN high	30			ns
t _{RWD}	Time between reads and/or writes ^{6, 7}	150			ns
MPI and MPO timing (Figure 3) ⁵					
t _{PS}	MPI input setup time before RDN low	30			ns
t _{PH}	MI input hold time after RDN low	30			ns
t _{PD}	MPO output valid after WRN high			370	ns
Interrupt timing (Figure 4)					
t _{IR}	INTRN negated				
	Read RHR (RxRDY/FFULL interrupt)			370	ns
	Write THR (TxRDY, TxEMT interrupt)			370	ns
	Reset command (break change interrupt)			370	ns
	Reset command (MPI change interrupt)			370	ns
	Stop C/T command (counter interrupt)			370	ns
	Write IMR (clear of interrupt mask bit)			270	ns
Clock timing (Figure 5)					
t _{CLK}	X1/CLK high or low time	100			ns
f _{CLK}	X1/CLK frequency ⁹	0		4.0	MHz
t _{CTC}	Counter/timer clock high or low time	100			ns
f _{CTC}	Counter/timer clock frequency	0 ⁸		4.0M	Hz
t _{RX}	RxC high or low time	220			ns
f _{RX}	RxC frequency (16X)	0 ⁸	3.6864	2.0M	Hz
	RxC frequency (1X)	0 ⁸		1.0M	Hz
t _{TX}	TxC high or low time	220			ns
f _{TX}	TxC frequency (16X)	0 ⁸		2.0M	Hz
	TxC frequency (1X)	0 ⁸		1.0M	Hz
Transmitter timing (Figure 6)					
t _{TXD}	TxD output delay from TxC low			350	ns
t _{TCS}	TxC output delay from TxD output data	0		150	ns
Receiver timing (Figure 7)					
t _{RXS}	RxD data setup time to RxC high	100			ns
t _{RXH}	RxD data hold time from RxC high	100			ns

- NOTES:
- Parameters are valid over specified temp. range. See Ordering Information table for applicable operating temp. and V_{CC} supply range.
 - All voltage measurements are referenced to ground (GND). For testing, all input signals swing between 0V and 3.0V with a transition time of 20ns max. For X1/CLK, this swing is between 0.4V and 4.0V. All time measurements are referenced at input voltages of 0.8V and 2V and output voltages of 0.8V and 2V as appropriate.
 - Typical values are at +25°C, typical supply voltages, and typical processing parameters.
 - Test condition for outputs: C_L = 150pF, except interrupt outputs. Test conditions for interrupt outputs: C_L = 50pF, R_L = 2.7kΩ to V_{CC}.
 - Timing is illustrated and referenced to the WRN and RDN inputs. The device may also be operated with CEN as the 'strobing' input. In this case, all timing specifications apply referenced to the falling and rising edges of CEN. CEN and RDN (also CEN and WRN) are ORed internally. As a consequence, this signal asserted last initiates the cycle and the signal negated first terminates the cycle.
 - If CEN is used as the 'strobing' input, this parameter defines the minimum high time between one CEN and the next. The RDN signal must be negated for t_{RWD} guarantee that any status register changes are valid.
 - Consecutive write operations to the command register require at least three rising edges of the X1 clock between writes.
 - These parameters are guaranteed by design, but are not 100% tested in production.
 - Operation to 0MHz is assured by design. Minimum test frequency is 2MHz.

Universal asynchronous receiver/transmitter (UART)

SCC2691

BLOCK DIAGRAM

As shown in the block diagram, the UART consists of: data bus buffer, interrupt control, operation control, timing, receiver and transmitter.

Data Bus Buffer

The data bus buffer provides the interface between the external and internal data busses. It is controlled by the operation control block to allow read and write operations to take place between the controlling CPU and UART.

Interrupt Control

A single interrupt output (INTRN) is provided which may be asserted upon occurrence of any of the following internal events:

- Transmit holding register ready
- Transmit shift register empty
- Receive holding register ready or FIFO full
- Change in break received status
- Counter reached terminal count
- Change in MPI input
- Assertion of MPI input

Associated with the interrupt system are the interrupt mask register (IMR) and the interrupt status register (ISR). The IMR can be programmed to select only certain of the above conditions to cause INTRN to be asserted. The ISR can be read by the CPU to determine all currently active interrupting conditions. However, the bits of the ISR are not masked by the IMR.

Operation Control

The operation control logic receives operation commands from the CPU and generates appropriate signals to internal sections to control device operation. It contains address decoding and read and write circuits to permit communications with the microprocessor via the data bus buffer. The functions performed by the CPU read and write operations are shown in Table 1.

Table 1. Register Addressing

A2	A1	A0	READ (RDN = 0)	WRITE (WRN = 0)
0	0	0	MR1, MR2	MR1, MR2
0	0	1	SR	CSR
0	1	0	BRG Test	CR
0	1	1	RHR	THR
1	0	0	1X/16X Test	ACR
1	0	1	ISR	IMR
1	1	0	CTU	CTUR
1	1	1	CTL	CTLR

NOTE;

*Reserved registers should never be read during operation since they are reserved for internal diagnostics.

ACR = Auxiliary control register

CR = Command register

CSR = Clock select register

CTL = Counter/timer lower output register

CTLR = Counter/timer lower preset register

CTU = Counter/timer upper output register

CTUR = Counter/timer upper preset register

MR = Mode register A

SR = Status register

THR = Tx holding register

* See Table 6 for BRG Test frequencies in this data sheet, and

*Extended baud rates for SCC2691, SCC68681, SCC2691,

SCC2692, SCC68681 and SCC2698B" Philips Semiconductors ICs for Data Communications, IC-19, 1994.

Mode registers 1 and 2 are accessed via an auxiliary pointer. The pointer is set to MR1 by RESET or by issuing a reset pointer command via the command register. Any read or write of the mode register while the pointer is at MR1 switches the pointer to MR2. The pointer then remains at MR2 so that subsequent accesses are to MR2, unless the pointer is reset to MR1 as described above.

Timing Circuits

The timing block consists of a crystal oscillator, a baud rate generator, a programmable 16-bit counter/timer, and two clock selectors.

The crystal oscillator operates directly from a 3.6864MHz crystal connected across the X1/CLK and X2 inputs with a minimum of external components. If an external clock of the appropriate frequency is available, it may be connected to X1/CLK. If an external clock is used instead of a crystal, X1/CLK is driven using a configuration similar to the one in Figure 5. In this case, the input high-voltage must be capable of attaining the voltage specified in the DC Electrical Characteristics. The clock serves as the basic timing reference for the baud rate generator (BRG), the counter/timer, and other internal circuits. A clock frequency, within the limits specified in the electrical specifications, must be supplied if the internal BRG is not used.

The baud rate generator operates from the oscillator or external clock input and is capable of generating 18 commonly used data communications baud rates ranging from 50 to 38.4K baud. Thirteen of these are available simultaneously for use by the receiver and transmitter. Eight are fixed, and one of two sets of five can be selected by programming ACR[7]. The clock outputs from the BRG are at 16X the actual baud rate. The counter/timer can be used as a timer to produce a 16X clock for any other baud rate by counting down the crystal clock or an external clock. The clock selectors allow the independent selection by the receiver and transmitter of any of these baud rates or an external timing signal.

Counter/Timer (C/T)

The C/T operation is programmed by ACR[6:4]. One of eight timing sources can be used as the input to the C/T. The output of the C/T is available to the clock selectors and can be programmed by ACR[2:0] to be output on the MPO pin.

In the timer mode, the C/T generates a square wave whose period is twice the number of clock periods loaded into the C/T upper and lower registers. The counter ready bit in the ISR is set once each cycle of the square wave. If the value in CTUR or CTLR is changed, the current half-period will not be affected, but subsequent half-periods will be affected. In this mode the C/T runs continuously and does not recognize the stop counter command (the command only resets the counter ready bit in the ISR). Receipt of a start C/T command causes the counter to terminate the current timing cycle and to begin a new cycle using the values in CTUR and CTLR.

In the counter mode, the C/T counts down the number of pulses loaded into CTUR and CTLR. Counting begins upon receipt of a start C/T command. Upon reaching terminal count, the counter ready bit in the ISR is set. The counter continues counting past the terminal count until stopped by the CPU. If MPO is programmed to be the output of the C/T, the output remains high until terminal count is reached, at which time it goes low. The output returns to the high state and the counter ready bit is cleared when the counter is stopped by a stop counter command. The CPU may change the

1995 May 1 7110826 0090127 047

Universal asynchronous receiver/transmitter (UART)

SCC2691

values of CTUR and CTLR at any time, but the new count becomes effective only on the next start counter command following a stop counter command. If new values have not been loaded, the previous count values are preserved and used for the next count cycle.

In the counter mode, the current value of the upper and lower eight bits of the counter may be read by the CPU. It is recommended that the counter be stopped when reading to prevent potential problems which may occur if a carry from the lower eight bits to the upper eight bits occurs between the times that both halves of the counter are read. However, a subsequent start counter command causes the counter to begin a new count cycle using the values in CTUR and CTLR. See further description in CTUR/CTLR section.

Receiver and Transmitter

The UART is a full-duplex asynchronous receiver/transmitter. The operating frequency for the receiver and transmitter can be selected independently from the baud rate generator, the counter/timer, or from an external input. Registers associated with the communications channel are: the mode registers (MR1 and MR2), the clock select register (CSR), the command register (CR), the status register (SR), the transmit holding register (THR), and the receive holding register (RHR).

Transmitter

The transmitter accepts parallel data from the CPU and converts it to a serial bit stream on the TxD output pin. It automatically sends a start bit followed by the programmed number of data bits, an optional parity bit, and the programmed number of stop bits. The least significant bit is sent first. Following the transmission of the stop bits, if a new character is not available in the THR, the TxD output remains high and the TxEMT bit in the SR will be set to 1. Transmission resumes and the TxEMT bit is cleared when the CPU loads a new character in the THR. In the 16X clock mode, this also resynchronizes the internal 1X transmitter clock so that transmission of the new character begins with minimum delay.

The transmitter can be forced to send a break (continuous low condition) by issuing a start break command via the CR. The break is terminated by a stop break command.

If the transmitter is disabled, it continues operating until the character currently being transmitted and the character in the THR, if any, are completely sent out. Characters cannot be loaded in the THR while the transmitter is disabled.

Receiver

The receiver accepts serial data on the RxD pin, converts the serial input to parallel format, checks for start bit, stop bit, parity bit (if any), or break condition, and presents the assembled character to the CPU. The receiver looks for a high-to-low (mark-to-space) transition of the start bit on the RxD input pin. If a transition is detected, the state of the RxD pin is sampled again each 16X clock for 7-1/2 clocks (16X clock mode) or at the next rising edge of the bit time clock (1X clock mode). If RxD is sampled high, the start bit is invalid and the search for a valid start bit begins again. If RxD is still low, a valid start bit is assumed and the receiver continues to sample the input at one bit time intervals at the theoretical center of the bit, until the proper number of data bits and the parity bit (if any) have been assembled, and one stop bit has been detected. The data is then transferred to the RHR and the RxDY bit in the SR is set to a 1. If the character length is less than eight bits, the most significant unused bits in the RHR are set to zero.

After the stop bit is detected, the receiver will immediately look for the next start bit. However, if a non-zero character was received without a stop bit (i.e. framing error) and RxD remains low for

one-half of the bit period after the stop bit was sampled, then the receiver operates as if a new start bit transition had been detected at that point (one-half bit time after the stop bit was sampled).

The parity error, framing error and overrun error (if any) are strobed into the SR at the received character boundary, before the RxDY status bit is set.

If a break condition is detected (RxD is low for the entire character including the stop bit), only one character consisting of all zeros will be loaded in the FIFO and the received SR break bit is set to 1. The RxD input must return to high for two (2) clock edges of the X1 crystal clock for the receiver to recognize the end of the break condition and begin the search for a start bit. This will usually require a high time of one X1 clock period or 3 X1 edges since the clock of the controller is not synchronous to the X1 clock.

RECEIVER FIFO

The RHR consists of a first-in-first-out (FIFO) queue with a capacity of three characters. Data is loaded from the receive shift register into the top-most empty position of the FIFO. The RxDY bit in the status register (SR) is set whenever one or more characters are available to be read, and a FULL status bit is set if all three queue positions are filled with data. Either of these bits can be selected to cause an interrupt. A read of the RHR outputs the data at the top of the FIFO. After the read cycle, the data FIFO and its associated status bits are 'popped' thus emptying a FIFO position for new data.

Receiver Status Bits

In addition to the data word, three status bits (parity error, framing error, and received break) are appended to each data character in the FIFO. Status can be provided in two ways, as programmed by the error mode control bit in mode register 1. In the character mode, status is provided on a character-by-character basis: the status applies only to the character at the top of the FIFO. In the block mode, the status provided in the SR for these three bits is the logical-OR of the status for all characters coming to the top of the FIFO since the last reset error command was issued. In either mode, reading the SR does not affect the FIFO. The FIFO is 'popped' only when the RHR is read. Therefore, the SR should be read prior to reading the corresponding data character.

The receiver can control the deactivation of RTS. If programmed to operate in this mode, the RTSN output will be negated when a valid start bit was received and the FIFO is full. When a FIFO position becomes available, the RTSN output will be re-asserted automatically. This feature can be used to prevent an overrun, in the receiver, by connecting the RTSN output to the CTSN input of the transmitting device.

Receiver Reset and Disable

Receiver disable stops the receiver immediately - data being assembled if the receiver shift register is lost. Data and status in the FIFO is preserved and may be read. A re-enable of the receiver after a disable will cause the receiver to begin assembling characters at the next start bit detected. A receiver reset will discard the present shift register data, reset the receiver ready bit (RxDY), clear the status of the byte at the top of the FIFO and re-align the FIFO read/write pointers. This has the appearance of "clearing or flushing" the receiver FIFO. In fact, the FIFO is NEVER cleared! The data in the FIFO remains valid until overwritten by another received character. Because of this, erroneous reading or extra reads of the receiver FIFO will miss-align the FIFO pointers and result in the reading of previously read data. A receiver reset will re-align the pointers.

1995 May 1

7110826 0090128 T83

Universal asynchronous receiver/transmitter (UART)

SCC2691

In addition to the normal transmitter and receiver operation described above, the UART incorporates a special mode which provides automatic wake-up of the receiver through address frame recognition for multi-processor communications. This mode is selected by programming bits MR1[4:3] to '11'.

In this mode of operation, a 'master' station transmits an address character followed by data characters for the addressed 'slave' station. The slave stations, whose receivers are normally disabled, examine the received data stream and 'wake-up' the CPU (by setting RxRDY) only upon receipt of an address character. The CPU compares the received address to its station address and enables the receiver if it wishes to receive the subsequent data characters. Upon receipt of another address character, the CPU may disable the receiver to initiate the process again.

A transmitted character consists of a start bit, the programmed number of data bits, an address/data (A/D) bit, and the programmed number of stop bits. The polarity of the transmitted A/D bit is selected by the CPU by programming bit MR1[2]. MR1[2] = 0 transmits a zero in the A/D bit position which identifies the corresponding data bits as data, while MR1[2] = 1 transmits a one in the A/D bit position which identifies the corresponding data bits as an address. The CPU should program the mode register prior to loading the corresponding data bits in the THR.

While in this mode, the receiver continuously looks at the received data stream, whether it is enabled or disabled. If disabled, it sets the RxRDY status bit and loads the character in the RHR FIFO if the received A/D bit is a one, but discards the received character if the received A/D bit is a zero. If enabled, all received characters are then transferred to the CPU via the RHR. In either case, the data bits are loaded in the data FIFO while the A/D bit is loaded in the status FIFO position normally used for parity error (SR[5]). Framing error, overrun error, and break detect operate normally whether or not the receiver is enabled.

MULTI-PURPOSE INPUT PIN

The MPI pin can be programmed as an input to one of several UART circuits. The function of the pin is selected by programming the appropriate control register (MR2[4]), ACR[6:4], CSR[7:4, 3:0]). Only one of the functions may be selected at any given time. If CTS or GPI is selected, a change of state detector provided with the pin is activated. A high-to-low or low-to-high transition of the inputs lasting longer than 25–50 µs sets the MPI change-of-state bit in the interrupt status register. The bit is cleared via a command. The change-of-state can be programmed to generate an interrupt to the CPU by setting the corresponding bit in the interrupt mask register.

The input port pulse detection circuitry uses a 38.4kHz sampling clock derived from one of the baud rate generator taps. This produces a sampling period of slightly more than 25 µs (assuming a 3.6864MHz oscillator input). The detection circuitry, in order to guarantee that a true change in level has occurred, requires two successive samples at the new logic level be observed. As a consequence, the minimum duration of the signal change is 25 µs if the transition occurs coincident with the first sample pulse. The 50 µs time refers to the condition where the change of state is just missed and the first change of state is not detected until after an additional 25 µs.

MULTI-PURPOSE OUTPUT PIN

This pin can be programmed to serve as a request-to-send output, the counter/timer output, the output for the 1X or 16X transmitter or receiver clocks, the TxRDY output or the RxRDY/FFULL output (see ACR[2:0] – MPO Output Select).

REGISTERS

The operation of the UART is programmed by writing control words in the appropriate registers. Operational feedback is provided via status registers which can be read by the CPU. Addressing of the registers is as described in Table 1.

The contents of certain control registers are initialized to zero on reset (see RESET pin description). Care should be exercised if the contents of a register are changed during operation, since certain changes may cause operational problems. For example, changing the number of bits per character while the transmitter is active may cause the transmission of an incorrect character. The contents of the MR, the CSR, and the ACR should only be changed while the receiver and transmitter are disabled, and certain changes to the ACR should only be made while the C/T is stopped. The bit formats of the UART are shown in Table 2.

MR1 – Mode Register 1

MR1 is accessed when the MR pointer points to MR1. The pointer is set to MR1 by RESET or by a set pointer command applied via the CR. After reading or writing MR1, the pointers are set at MR2.

MR1[7] – Receiver Request-to-Send Control

The bit controls the deactivation of the RTSN output (MPO) by the receiver. This output is normally asserted and negated by commands applied via the command register. MR1[7] = 1 causes RTSN to be automatically negated upon receipt of a valid start bit if the receiver FIFO is full. RTSN is reasserted when an empty FIFO position is available. This feature can be used to prevent overrun in the receiver by using the RTSN output signal to control the CTS input of the transmitting device.

MR1[6] – Receiver Interrupt Select

This bit selects either the receiver ready status (RxRDY) or the FIFO full status (FFULL) to be used for CPU interrupts.

MR1[5] – Error Mode Select

This bit selects the operating mode of the three FIFOed status bits (FE, PE, received break). In the character mode, status is provided on a character-by-character basis. The status applies only to the character at the top of the FIFO. In the block mode, the status provided in the SR for these bits is the accumulation (logical-OR) of the status for all characters coming to the top of the FIFO since the last reset error command was issued.

MR1[4:3] – Parity Mode Select

If with parity or force parity is selected, a parity bit is added to the transmitted character and the receiver performs a parity check on incoming data. MR1[4:3] = 11 selects the channel to operate in the special wake-up mode.

MR1[2] – Parity Type Select

This bit selects the parity type (odd or even) if the with parity mode is programmed by MR1[4:3], and the polarity of the forced parity bit if the force parity mode is programmed. It has no effect if the no parity mode is programmed. In the special wake-up mode, it selects the polarity of the transmitted A/D bit.

MR1[1:0] – Bits Per Character Select

This field selects the number of data bits per character to be transmitted and received. The character length does not include the start, parity, and stop bits.

MR2 – Mode Register 2

MR2 is accessed when the channel MR pointer points to MR2, which occurs after any access to MR1. Accesses to MR2 do not change the pointer.

1995 May 1

7110826 0090129 91T

Universal asynchronous receiver/transmitter (UART)

SCC2691

MR2[7:6] – Mode Select

The UART can operate in one of four modes. MR2[7:6] = 00 is the normal mode, with the transmitter and receiver operating independently. MR2[7:6] = 01 places the channel in the automatic echo mode, which automatically re-transmits the received data. The following conditions are true while in automatic echo mode:

1. Received data is re-clocked and retransmitted on the TxD output.
2. The receive clock is used for the transmitter.
3. The receiver must be enabled, but the transmitter need not be enabled.
4. The TxRDY and TxEMT status bits are inactive.
5. The received parity is checked, but is not regenerated for transmission, i.e., transmitted parity bit is as received.
6. Character framing is checked, but the stop bits are retransmitted as received.
7. A received break is echoed as received until the next valid start bit is detected.
8. CPU-to-receiver communication continues normally, but the CPU-to-transmitter link is disabled.

Two diagnostic modes can also be selected. MR2[7:6] = 10 selects local loopback mode. In this mode:

1. The transmitter output is internally connected to the receiver input.
2. The transmit clock is used for the receiver.
3. The TxD output is held high.
4. The RxD input is ignored.
5. The transmitter must be enabled, but the receiver need not be enabled.
6. CPU to transmitter and receiver communications continue normally.

The second diagnostic mode is the remote loopback mode, selected by MR2[7:6] = 11. In this mode:

1. Received data is re-clocked and retransmitted on the TxD output.
2. The receive clock is used for the transmitter.
3. Received data is not sent to the local CPU, and the error status conditions are inactive.
4. The received parity is not checked and is not regenerated for transmission, i.e., the transmitted parity bit is as received.
5. The receiver must be enabled, but the transmitter need not be enabled.
6. Character framing is not checked, and the stop bits are retransmitted as received.
7. A received break is echoed as received until the next valid start bit is detected.

When switching in and out of the various modes, the selected mode is activated immediately upon mode selection, even if this occurs in the middle of a received or transmitted character. Likewise, if a mode is deselected, the device will switch out of the mode immediately. An exception to this is switching out of auto-echo or remote loopback modes; if the deselection occurs just after the receiver has sampled the stop bit (indicated in auto-echo by assertion of RxRDY), and the transmitter is enabled, the transmitter is enabled, the transmitter will remain in auto-echo mode until one full stop bit has been retransmitted.

MR2[5] – Transmitter Request-to-Send Control

CAUTION: When the transmitter controls the OP pin (usually used for the RTSN signal) the meaning of the pin is not RTSN at all. Rather, it signals that the transmitter has finished the transmission (i.e., end of block).

This bit allows deactivation of the RTSN output by the transmitter. This output is manually asserted and negated by the appropriate commands issued via the command register. MR2[5] set to 1 caused the RTSN to be reset automatically one bit time after the character(s) in the transmit shift register and in the THR (if any) are completely transmitted (including the programmed number of stop bits) if a previously issued transmitter disable is pending. This feature can be used to automatically terminate the transmission as follows:

1. Program the auto-reset mode: MR2[5]=1
2. Enable transmitter, if not already enabled
3. Assert RTSN via command
4. Send message
5. After the last character of the message is loaded to the THR, disable the transmitter. (If the transmitter is underrun, a special case exists. See note below.)
6. The last character will be transmitted and the RTSN will be reset one bit time after the last stop bit is sent.

NOTE: The transmitter is in an underrun condition when both the TxRDY and the TxEMT bits are set. This condition also exists immediately after the transmitter is enabled from the disabled or reset state. When using the above procedure with the transmitter in the underrun condition, the issuing of the transmitter disable must be delayed from the loading of a single, or last, character until the TxRDY becomes active again after the character is loaded.

MR2[4] – Clear-to-Send Control

The state of this bit determines if the CTSN input (MPI) controls the operation of the transmitter. If this bit is 0, CTSN has no effect on the transmitter. If this bit is a 1, the transmitter checks the state of CTSN each time it is ready to send a character. If it is asserted (low), the character is transmitted. If it is negated (high), the TxD output remains in the marking state and the transmission is delayed until CTSN goes low. Changes in CTSN while a character is being transmitted do not affect the transmission of that character. This feature can be used to prevent overrun of a remote receiver.

MR2[3:0] – Stop Bit Length Select

This field programs the length of the stop bit appended to the transmitted character. Stop bit lengths of 9/16 to 1 and 1–9/16 to 2 bits, in increments of 1/16 bit, can be programmed for character lengths of 6, 7, and 8 bits. For a character length of 5 bits, 1–1/16 to 2 stop bits can be programmed in increments of 1/16 bit. In all cases, the receiver only checks for a mark condition at the center of the first stop bit position (one bit time after the last data bit, or after the parity bit if parity is enabled). If an external 1X clock is used for the transmitter, MR2[3] = 0 selects one stop bit and MR2[3] = 1 selects two stop bits to be transmitted.

1995 May 1

7110826 0090130 631

TELETEXT VIDEO PROCESSOR

GENERAL DESCRIPTION

The SAA5231 is a bipolar integrated circuit intended as a successor to the SAA5030. It extracts Teletext Data from the video signal, regenerates Teletext Clock and synchronizes the text display to the television syncs. The integrated circuit is intended to work in conjunction with CCT (Computer Controlled Teletext), EUROM or other compatible devices.

Features

- Adaptive data slicer
- Data clock regenerator
- Adaptive sync separator, horizontal phase detector and 6 MHz VCO forming display phase locked loop (PLL)

QUICK REFERENCE DATA

Supply voltage (pin 16)	V_{CC}	typ.	12 V
Supply current (pin 16)	I_{CC}	typ.	70 mA
Video input amplitude (pin 27) (peak-to-peak value)			
pin 2 LOW	$V_{27-13(p-p)}$	typ.	1 V
pin 2 HIGH	$V_{27-13(p-p)}$	typ.	2,5 V
Storage temperature range	T_{stg}	-20 to + 125 °C	
Operating ambient temperature range	T_{amb}	0 to + 70 °C	

PACKAGE OUTLINE

28-lead dual in-line; plastic (SOT117).




Fig. 1 Block diagram.

PINNING




Fig. 2 Pinning diagram.

RATINGS

Limiting values in accordance with the Absolute Maximum System (IEC 134)

Supply voltage (pin 16)

Storage temperature range

Operating ambient temperature

VCC	max. 13,2 V
T _{stg}	-20 to + 125 °C
T _{amb}	0 to + 70 °C

The function is quoted against the corresponding pin number.

1. Synch output to TV
Output with dual polarity buffer, a load resistor to 0 V or + 12 V selects positive-going or negative-going syncs.
2. Video input level select
When this pin is LOW a 1 V video input level is selected. When the pin is not connected it floats HIGH selecting a 2,5 V video input level.
3. HF filter
The video signal for the h.f.-loss compensator is filtered by a 15 pF capacitor connected to this pin.
4. Store h.f.
The h.f. amplitude is stored by a 1 nF capacitor connected to this pin.
5. Store amplitude
The amplitude for the adaptive data slicer is stored by a 470 pF capacitor connected to this pin.
6. Store zero level
The zero level for the adaptive data slicer is stored by a 22 nF capacitor connected to this pin.
7. External data input
Current input for sliced teletext data from external device.
Active HIGH level (current), low impedance input.
8. Data timing
A 270 pF capacitor is connected to this pin for timing of the adaptive data slicer.
9. Store phase
The output signal from the clock phase detector is stored by a 100 pF capacitor connected to this pin.
10. Video tape recorder mode (VCR)
Signal input to command PLL into short time constant mode. Not used in application circuit Fig. 3b or Fig. 3c.
11. Crystal
A 13,875 MHz crystal, 2 x data rate, connected in series with a 15 pF capacitor is applied via this pin to the oscillator and divide-by-two to provide the 6,9375 MHz clock signal.
12. Clock filter
A filter for the 6,9375 MHz clock signal is connected to this pin.
13. Ground (0 V)
14. Teletext clock output (TTC)
Clock output for CCT (Computer Controlled Teletext).

APPLICATION INFORMATION (continued)

15. Teletext data output (TTD)

Data output for CCT.

16. Supply voltage V_{CC} (+12 V typ.)

17. Clock output (F6)

6 MHz clock output for timing and sandcastle generation in CCT.

18. Oscillator output (6 MHz)

A series resonant circuit is connected between this pin and pin 20 to control the nominal frequency of the VCO.

19. Filter 2

A filter with a short time constant is connected to this pin for the horizontal phase detector. It is used in the video recorder mode and while the loop is locking up.

20. Oscillator input (6 MHz)

See pin 18.

21. Filter 1

A filter with a long time constant is connected to this pin for the horizontal phase detector.

22. Sandcastle input pulse ($PL/\overline{CBB}$)

This input accepts a sandcastle waveform, which is formed from PL and $\overline{CBB}$ from the CCT. Signal timing is shown in Fig. 4.

23. Pulse timing resistor

The current for the pulse generator is defined by a 68 k Ω resistor connected to this pin.

24. Pulse timing capacitor

The timing of the pulse generator is determined by a 220 pF capacitor connected to this pin.

25. Video composite sync output (VCS)

This output signal is for CCT.

26. Black level

The black level for the adaptive sync separator is stored by a 68 nF capacitor connected to this pin.

27. Composite video input (CVS)

The composite video signal is input via a $2,2\ \mu\text{F}$ clamping capacitor to the adaptive sync separator.

28. Text composite sync input ($\overline{\text{TCS}}$)/Scan composite sync input ($\overline{\text{SCS}}$)

$\overline{\text{TCS}}$ is input from CCT or $\overline{\text{SCS}}$ from external sync circuit. $\overline{\text{SCS}}$ is expected when there is no load resistor at pin 1. If pin 28 is not connected the sync output on pin 1 will be the composite video input at pin 27, internally buffered.




Fig. 4 Sandcastle waveform and timing.

INTERFACE FOR DATA ACQUISITION AND CONTROL (for multi-standard teletext systems)

GENERAL DESCRIPTION

The SAA5250 is a CMOS Interface for Data Acquisition and Control (CIDAC) designed for use in conjunction with the Video Input Processor (SAA5230) in a multi-standard teletext decoder. The device retrieves data from a user selected channel (channel demultiplexer), as well as providing control signals and consecutive addressing space necessary to drive a 2 K bytes buffer memory.

The system operates in accordance with the following transmission standards:

- French Didon Antiope specification D2 A4-2 (DIDON)
- North American Broadcast Teletext specification (NABTS)
- U.K. teletext (CEEFAX)

Features

- 7.5 MHz maximum conversion rate
- Three prefixes; DIDON, NABTS and U.K. teletext (CEEFAX)
- Mode without prefix
- Internal calculation of the validation (VAL) and colour burst blanking (CBB) signals, if programmed
- Programmable framing code and channel numbers
- Error parity calculation or not (odd parity)
- Hamming processing of the prefix byte
- Full channel or VBI reception
- Slow/fast mode (detection of page flags or not)
- Maximum/default format up to 63 bytes
- Addressing space of 2 K bytes of the static memory
- Multiplexed address/data information is compatible with Motorola or Intel microcontrollers
- CIDAC is 'MOTEL' compatible

PACKAGE OUTLINES

SAA5250P: 40-lead DIL; plastic (SOT129).

SAA5250T: 40-lead mini-pack; plastic (VSO40; SOT158).

DEVELOPMENT DATA




Fig. 2 Pinning diagram.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 1 Block diagram.

กิตติกรรมประกาศ

ขอกราบขอบพระคุณ คุณพ่อ คุณแม่ สำหรับทุนทรัพย์ในการทำโครงการ เพื่อน ๆ พี่ ๆ และบุคลากร
ในการช่วยเหลือในการ ทั้งทางด้านข้อมูล หรืออุปกรณ์ในการทำงานในครั้งนี้ โดยเฉพาะ

คุณ พงษ์ศักดิ์ สืบพงศ์ เจ้าหน้าที่ บริษัท เทเลอินฟอร์เมชั่น จำกัด

คุณ สุธี เวชพฤษพิทักษ์ เจ้าหน้าที่ บริษัท พิลิปส์อิเล็กทรอนิกส์ จำกัด

คุณ ปราณีต รอดแสง เจ้าหน้าที่ บริษัท ดาต้าเทคโนโลยีคอนซอล (ดีทีซี) จำกัด

และยังมีบุคคลไม่ได้กล่าวถึง ในที่นี้อีกมากที่มีส่วนช่วยทำให้โครงการนี้สำเร็จด้วยดี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

1. Richard H Veith , “ Television Teletext “
2. บริษัทเทเลอินฟอร์เมชั่น “ ระบบ Teletext “
3. DJR , “ DBL 60 User Reference Manual “
4. “ The Television System Administrator’s Guide “
5. “ Philips Semiconductors Product Specification “
6. BBC/IBA/BREMA , “ Broadcast Teletext Specification “
7. สุเจตน์ จันทพงษ์ ไมโครคอนโทรลเลอร์ชิปเดียว 8051
8. สำนักวิศวกรรม องค์การสื่อสารมวลชนแห่งประเทศไทย ความรู้เบื้องต้นวิทยุกระจายเสียงและวิทยุโทรทัศน์

