




ยู เอช เอฟ รีโมตคอนโทรล
UHF REMOTE CONTROL



โดย

นายกุลวรรธน เพชรสุวรรณ 38.013353
นายพงษ์ศักดิ์ สุวรรณกาญจน์ 38.013370

วัน เดือน ปี..... 14.ค.ค. 2541
เลขทะเบียน..... 0.38.896
เลขเรียกหนังสือ... 1.201๒.กษ๕๕๒

ปริญญาบัตรฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตร
ปริญญาอุตสาหกรรมศาสตรบัณฑิต
ภาควิชาเทคนิคอุตสาหกรรม
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้วยการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

038896

UHF REMOTE CONTROL

MR.KUNRAWAT PHETSUWAN 38.013353

MR.PONGSAK SUVANNAKRAN 38.013370



PROJECT REPORT SUBMITTED IN PARTIAL FULFILLMENT OF THE REQUIREMENTS
FOR THE BACHELOR'S DEGREE

DEPARTMENT OF INDUSTRIAL TECHNOLOGY
FACULTY OF ENGINEERING

KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

1997

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์

UHF REMOTE CONTROL

โดย

นายกุลวรรณณ์ เพชรสุวรรณ 38013353

นายพงษ์ศักดิ์ สุวรรณกาญจน์ 38013370

อาจารย์ที่ปรึกษา

อาจารย์สมภพ แก้วมีชัย

ภาควิชา

เทคนิคอุตสาหกรรม

ปีการศึกษา

2540

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
อนุมัติให้นับปริญญานิพนธ์ ฉบับนี้ เป็นส่วนหนึ่งของการศึกษาตามหลักสูตร ปริญญา
อุตสาหกรรมศาสตรบัณฑิต

คณะกรรมการสอบปริญญานิพนธ์

ประธานกรรมการ

(.....)

กรรมการ

(.....)

กรรมการ

(.....)

กรรมการ

(.....)

ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์

UHF REMOTE CONTROL

โดย

นายกุลวรรณณ์ เพชรสุวรรณ 38.013353

นายพงษ์ศักดิ์ สุวรรณกาญจน์ 38.013370

อาจารย์ที่ปรึกษา

อาจารย์สมภพ แก้วมีชัย

ปีการศึกษา 2540

บทคัดย่อ

โครงการนี้เป็นกรนำเสนอ รีโมทคอนโทรลย่านยู เอช เอฟ โดยใช้คลื่นวิทยุ ย่านยู เอช เอฟ เป็นภาคส่ง ในการส่งข้อมูลในการเลือกกำหนดช่อง โดยทางด้านภาคส่ง การกำหนดการเลือกช่อง แต่ละช่องตั้งแต่ 0 ถึง 15 จะมีรหัสเฉพาะของแต่ละช่องและสามารถทำการแก้ไขรหัสเฉพาะของแต่ละช่องได้ ในกรณีที่ต้องการแก้ไข

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

THESIS

UHF REMOTE CONTROL


BY Mr.KUNRAWAT PHETSUWAN
Mr.PONGSAK SUVANNAKARN

ADVISOR Mr.SOMPOP KHEWMECHAI

YEAR 1997

ABSTRACT

THIS PROJECT IS PRESENT UHF REMOTE CONTROL
USED RADIO WAVE UHF BAND IS TRANSMITTER DATA OF REMOTE
CONTROL PART OF TRANSMITTER USED CHANNEL FROM 0-16 AND HAVE
PASSWORD ONLY CHANNEL AND CORRECT PASSWORD CHANNEL



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

		หน้า
บทที่ 1	บทนำ	
	-รีโมทคอนโทรลแบบใช้ความถี่วิทยุ	1
บทที่ 2	เครื่องส่งวิทยุ	
	- ขอบเขตของเครื่องส่ง	2
	- การทำงานของ BLOCK DIAGRAM	5
	- การทำงานของ วงจรภาคเครื่องส่ง	5
บทที่ 3	เครื่องรับวิทยุ	
	- ขอบเขตของเครื่องรับวิทยุ	7
	- การทำงานของ BLOCK DIAGRAM	10
	- การทำงานของวงจร ภาคเครื่องรับ	11
บทที่ 4	Z-80 CONTROLLER	
	- ข้อมูลของ Z-80 CONTROLLER	14
	- Z-80 กับหน่วยความจำ	22
	- Z-80 กับอินพุต/เอาต์พุต	32
	- Z-80 กับ PIA 8255	36
	- คำสั่ง Z-80	43
	- การทำงานของชุด Z-80 CONTROLLER	52
บทที่ 5	บทสรุปและวิจารณ์	53
เอกสารอ้างอิง		
ภาคผนวก		

บทที่ 1 บทนำ

การดำรงชีวิตของมนุษย์ ในโลกปัจจุบัน ล้วนยึดติดกับสิ่งอำนวยความสะดวกต่าง ๆ มากมาย ในรูปแบบของการใช้อุปกรณ์เครื่องใช้ไฟฟ้า หรืออุปกรณ์อำนวยความสะดวกภายในบ้าน เช่น พัดลม เครื่องปรับอากาศ โทรทัศน์ หรือแม้แต่ภายในโรงงานอุตสาหกรรมก็ตาม

รีโมทคอนโทรล ก็เป็นอีกระบบหนึ่งของการควบคุมอุปกรณ์เครื่องใช้ไฟฟ้าอื่น ๆ ที่ต้องอาศัยการควบคุมจากระยะทางที่ไกล โดยไม่ต้องไปทำการเปิดสวิตช์ ให้อุปกรณ์นั้น ๆ ทำงาน เพียงแต่กำหนดคกดช่องที่ต้องการจะให้อุปกรณ์นั้น ๆ ทำงาน หน้าสัมผัสที่ตัวรับของภาครับของรีโมทที่ต่ออยู่กับอุปกรณ์ ก็จะต่อให้แหล่งจ่ายไฟ จ่ายไฟให้กับอุปกรณ์นั้น ๆ ทำงานได้

ในบางครั้ง เพราะความสะดวกสบายของการใช้รีโมทคอนโทรล เพียงแค่กดปุ่มให้อุปกรณ์ทำงาน อุปกรณ์บางอย่างต้องการจะใช้งานเฉพาะบางเวลา หรือเฉพาะความต้องการของบุคคล ดังนั้นเพื่อป้องกันการใช้งานจากบุคคลไม่พึงปรารถนา จึงจำเป็นต้องมีรหัสเฉพาะของแต่ละช่องเพื่อป้องกันเอาไว้

รีโมทคอนโทรลแบบใช้ความถี่วิทยุ

รีโมทคอนโทรลชนิดนี้จะใช้ความถี่วิทยุ ซึ่งจะใช้ความถี่ในย่านที่คนไม่ใช้กันเพื่อป้องกันความถี่รบกวนกัน โดยการใส่สัญญาณข้อมูลไปมอดูเลตกับความถี่วิทยุแล้วส่งออกไปควบคุมข้อดีของรีโมทคอนโทรลชนิดนี้คือ ราคาถูก ไม่ต้องหันเครื่องส่งให้ตรงกับเครื่องรับก็สามารถควบคุมได้ทุกๆตำแหน่ง ผู้ใช้สามารถควบคุมได้ในระยะไกลขึ้นกับกำลังของเครื่องส่ง


บทที่ 2 เครื่องส่งวิทยุ

ขอบเขตของเครื่องส่ง (SPECIFICATION OF TRANSMITTER)


- ใช้ความถี่ย่าน UHF 300 - 330 MHZ
- ใช้กำลังส่ง 9 MILLIWATT
- สามารถ CONTROL ได้ในระยะทางประมาณ 100 เมตร
- สามารถ CONTROL RECIEVER สูงถึง 19,683 เครื่อง (ขยายจำนวน RECIEVER)
- สามารถ สร้าง CODE เฉพาะเพื่อการใช้งานได้ถึง 4,782,969 CODE
- RECIEVER สามารถ CONTROL ได้ 16 CHANNEL



ANTENNA



BLOCK DAIGRAM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของ BLOCK DIAGRAM

DATA INPUT เป็นภาคที่ทำหน้าที่สร้าง DATA CHANNEL เพื่อจะป้อนเป็น BINARY CODE ให้กับภาค FIRST ENCODER และในขณะเดียวกัน ก็จะ DISPLAY CHANNEL ที่ป้อนเข้าไปซึ่งจะอธิบายอย่างละเอียดภายหลัง

FIRST ENCODER จะทำการ ENCODE DATA INPUT ซึ่งเป็น BINARY CODE ที่ได้รับจาก DATA INPUT และสร้างสัญญาณ OUTPUT เป็น PULSE CODE แบบ SEQUENTIAL เพื่อป้อนไปยังภาค SWITCHING OSCILLATOR

SELECTER จะทำหน้าที่ในการ CONTROL ภาค FIRST ENCODER และ ภาค SECONUD ENCODER เพื่อที่จะเลือก PULSE CODE ทางด้าน OUTPUT ของ ภาค ENCODER ที่ใช้เป็นตัวส่ง PULSE CODE โดยการสลับการส่งคนละครั้ง ป้อนไปให้ภาค SWITCHING OSCILLATOR

SECONUD ENCODER จะทำหน้าที่ ENCODER ADDRESS ของ RECIEVER เพื่อที่จะนำไป CONTROL RECIEVER ADDRESS นั้น ๆ หากใช้ RECIEVER จำนวนหลายชุดจะต้องกำหนด ADDRESS แต่ละชุด โดยกำหนด ADDRESS ที่หา ADDRESS ของ IC

SWITCHING OSCILLATOR จะทำหน้าที่ ON/OFF ภาค OSCILLATOR ตาม PULSE SEQUENTIAL ที่รับเข้ามา

OSCILLATOR & TRANSMITTER จะทำหน้าที่ OSCILLATE ความถี่ตาม PULSE และทำการ TRANSMIT PULSE CARRIER ออกไป

การทำงานของวงจรภาคเครื่องส่ง (TRANSMITTER CIRCUIT)

IC1 และ IC3 ทำหน้าที่เป็น ENCODER โดย

IC1 ทำหน้าที่เป็น FIRST ENCODER ซึ่งจะทำการ ENCODE DATA CHANNEL ซึ่งเป็น BINARY CODE ซึ่งจะส่งไปเพื่อกำหนด CHANNEL ของ RECIEVER

IC3 ทำหน้าที่เป็น SECONUD ENCODER ซึ่งจะทำการ ENCODE DATA ADDRESS ของ RECIEVER

IC2 ทำหน้าที่เป็นตัว CONTROL ในการเลือก PULSE CODE ทางด้าน OUTPUT ของ IC1 และ IC3 สลับกัน

การทำงาน สมมติให้มี DATA ถูกป้อน ก็จะทำให้ DATA BUS มีสถานะ D4 D3 D2 D1 เป็น 0 0 0 1 และขณะเดียวกัน POWER ก็จะถูกจ่ายให้กับวงจร ก็จะทำให้ วงจร ASATABLE MULTIVIBRAATION ซึ่งค่า PULSE TIME ถูกกำหนดโดย R8 C4 และ ทำให้ OUTPUT ของ IC2 เป็น PULSE ออกมาที่ 1.7 HZ ON 300 mSEC OFF 300 mSC ซึ่งถูกแสดงสถานะโดย D10 และ PULSE ส่วนนี้จะเป็นส่วน INPUT ของ ภาค SWITCHING OSC ซึ่งจะมี PULSE TIME จะถูก

กำหนดโดย R12 R13 และ C6 ซึ่ง PULSE TIME ส่วนนี้ จะต้อง MATCH กับทางด้านเครื่องรับ จึงจะทำให้เครื่องรับ DECODE PULSE CODE ได้

และสัญญาณ PULSE อีกส่วนหนึ่งซึ่งเป็น INPUT ปรากฏที่ขา TE ของ IC1 ซึ่งจะทำให้มีสถานะเป็น LOW ก็จะทำให้ IC1 ทำการส่ง CHANNEL PULSE CODE แบบ SEQUENTIAL ออกทางด้าน OUTPUT ที่ขา 15 ซึ่งจะถูกกำหนด PULSE TIME โดย R5 R6 และ C6 และสัญญาณ CHANNEL PULSE CODE แบบ SEQUENTIAL นี้จะถูกส่งผ่าน D9 เพื่อป้อนไปยังภาค SWITCHING OSC

ภาค SWITCHING OSC ซึ่งจะใช้ R15 R16 และ Q3 เกิดการ TURN ON และ TURN OFF แบบ SYNCRONISM ตามสัญญาณ CODE PULSE ที่เข้ามา และจะเป็นผลให้ Q2 มีการต่อวงจรร่วมกับ Q3 แบบ HARTLEY OSCILATOR เกิดการ OSC ตามสัญญาณที่เข้ามาและทำการ MOD กับ CODE PULSE ที่เข้ามาซึ่งจะทำการ MOD แบบ ASK (AMMPLITUDE SHIFT KEYING) ให้สัญญาณที่จะทำการส่งออกไปทางด้าน OUTPUT ของเครื่องส่งโดยผ่านทาง L1 ซึ่งทำหน้าที่เป็น RFC (RADIO FREQUENCY COIL) จะถูกกำหนด CARRIER โดย CV1 C10 และ L ที่ทำขึ้นจากแผ่น PCB ซึ่งจะถูก ADJUST ค่าไว้ที่ 300-330 MHZ




บทที่ 3 เครื่องรับวิทยุ

ขอบเขตของเครื่องรับวิทยุ (SPECIFICATION OF RECIEVER)


- ย่านความถี่ 300 - 330 MHZ
- สามารถมี RECEIVER ได้ 19,683 เครื่อง ต่อ 1 TRANSMITTER
- RECIEVER 1 เครื่อง CONTROL ได้ 16 CHANNEL
- มี ALARM SHOW เมื่อรับ CODE ผิดพลาด





BLOCK DIAGRAM RECEIVER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของ BLOCK DIAGRAM

การทำงานของเครื่องรับ จะประกอบไปด้วย ภาค FRONTEND ซึ่งจะทำหน้าที่ RECIEVER CARRIER ของสัญญาณ PULSE ที่ส่งมาจากเครื่องส่งและจะถูกทำการ DECODE PULSE เพื่อนำสัญญาณส่วนนี้ไปทำการใช้งานทางด้าน OUTPUT ต่อไป ซึ่งประกอบด้วยภาคต่าง ๆ ดังต่อไปนี้

REGENERATIVE DETECTOR จะทำหน้าที่เป็น RECIEVER CODE PULSE CARRIER จากเครื่องส่ง และทำการ DETECT สัญญาณ CARRIER ออกไป ซึ่งจะให้มีแต่สัญญาณ PULSE CODE ที่ส่งมาเท่านั้น เพื่อนำไปป้อนให้กับ INPUT แก่ภาค AMPLIFIER

AMPLIFIER STATE 1 & AMPLIFIER STATE 2 ทำหน้าที่ AMPLIFIER CODE PULSE จากภาค REGENERATIVE DETECTOR เพื่อนำสัญญาณไปเป็น INPUT แก่ภาค SCHMITT TRIGGER

SCHMITT TRIGGER ทำหน้าที่กำจัด NOISE และ รูปแบบ CODE PULSE ให้มีสถานะทางด้าน LOGIC ที่ชัดเจนขึ้น เพื่อนำ PULSE ส่วนนี้ไปทำการ DECODE ซึ่งป้อนออกไปเป็น INPUT ของ FIRST DECODER และ AND GATE

FIRST DECODER ทำหน้าที่ DECODE ADDRESS RECIEVER CODE ที่ส่งมาจากเครื่องส่ง ถ้า ADDRESS CODE ถูกต้องก็จะทำให้ VT1 มีสถานะ LOGIC เป็น HIGH เป็นเวลา 10 SEC ถ้าไม่มีสัญญาณมาทำการ RESET VT1 นี้ ภายใน 2 SEC ก็จะทำให้เกิด ALARM ขึ้นที่ภาค 2 SECOUND TAMPER DETECTOR เป็นโดย RY1 จะทำงาน การแสดงสถานะการผิดพลาดของ CODE ที่รับเข้ามา ได้ไม่สมบูรณ์และ CODE PULSE ที่ส่งตามมาซึ่งจะเป็น CHANNEL CODE และจะถูกส่งผ่าน AND GATE และ ถูก DECODE โดย SECOUND DECODER

SECOUND DECODER ทำหน้าที่ DECODE CHANNEL CODE ถ้า CHANNEL CODE ที่ส่งมาถูกต้องก็จะทำให้ VT2 มีสถานะ LOGIC เป็น HIGH ซึ่งจะทำให้ VT1 เกิดการ RESET ก่อนเวลา 2 SEC ซึ่งเป็นเวลาที่จะเกิด ALARM ขึ้น และก็จะทำการ DECODE CHANNEL CODE ออกมาเป็น BINARY CODE เพื่อป้อนไปยังภาค 16 CHANNEL DECODER ทำการ DECODE BINARY CODE ให้เป็น LEVEL PULSE ทางด้าน OUTPUT โดยมีสถานะเป็น HIGH เพื่อป้อนให้กับ OUTPUT LATCH และ DRIVER RELAY ต่อไป

DRIVER RELAY AND INDICATOR BOARD (LATCH)ประกอบด้วย IC6-IC14 ทำหน้าที่ LATCH สัญญาณจาก 16 CHANNEL DECODER เพื่อนำไป CONTROL OUTPUT โดยใช้ RELAY เป็นตัว OUTPUT

การทำงานของภาคเครื่องรับ (RECEIVER CIRCUIT)

RECEIVER จะทำการ RECEIVE PULSE CODE CARRIER โดยใช้ ANTENNA ส่งมายัง L1 ในการ RECEIVE สัญญาณจะถูก AMPLIFIED ไปยัง L2 ซึ่งถูก TUNE 320 MHZ โดย CV1 และจะทำการ DETECT CARRIER ออกไป เหลือแต่ CODE PULSE ซึ่งจะผ่านวงจร FILTER R6 C7 และทำการส่งออกไปเข้า INPUT ของ IC1a

IC1a ก็จะทำหน้าที่ในการ AMPLIFIER CODE PULSE แบบ HIGH GAIN INVERTING AMP ซึ่ง PULSE ที่ปรากฏทาง OUTPUT ของ IC1a มีรูปแบบเป็น INVERT กับ INPUT ที่เข้ามาและถูกป้อนไปให้ INPUT ของ IC1b

IC1b จะทำหน้าที่ AMPLIFIER PULSE ที่เข้ามาที่ขา INVERTING ทำให้รูปแบบของ PULSE เหมือนกับทางด้าน TRANSISTOR และ OUTPUT จะถูกป้อนไปเข้า INPUT ของ IC1c

IC1c จะทำหน้าที่ จัดรูปคลื่นของ PULSE INPUT ที่ป้อนให้กับขา INVERTING ให้เป็น CODE PULSE แบบ LOGIC และลด NOISE ที่เกิดขึ้นและป้อนไปเข้า INPUT ของ IC1d

IC1d ทำหน้าที่ในการ INVERT CODE PULSE ให้เหมือนกับทางด้าน INPUT และส่ง CODE PULSE แบบ SEQUENTIAL ไปสู่ขา 9 ของ IC2 เพื่อทำหน้าที่ในการ DECODE และอีกส่วนหนึ่งป้อนผ่าน R26 เพื่อไปเข้า INPUT ของ IC4

IC2 จะทำหน้าที่ DECODE ADDRESS CODE PULSE ที่ส่งมาจาก IC1d ถ้าหาก ADDRESS CODE PULSE ที่ส่งมาถูกต้องและ PULSE TIME MATCH กันซึ่งเครื่องรับจะใช้ R21 C13 R23 C14

ในการกำหนด PULSE TIME เมื่อ IC2 ทำหน้าที่ DECODE ADDRESS CODE PULSE ได้ถูกต้องก็จะทำให้ VT1 มีสถานะทางด้าน LOGIC เป็น HIGH ซึ่งจะเป็นผลให้วงจร 10 SEC TIME EXTENDER เกิดการทำงานขึ้น โดยการทำงานของ C16 ซึ่งจะทำการ CHARGE กระแสผ่าน R22 และ D2 และถ้าหากไม่มีสัญญาณมาทำการ RESET ก็จะทำให้ C16 เกิดการ DISCHARGE ผ่าน R25 ใน 1 รอบการทำงานจะใช้เวลาประมาณ 10 SEC หากเกิดการรับ CODE ไม่สมบูรณ์และสัญญาณ จะทำให้ LOGIC ทางด้าน OUTPUT ของ IC3a มีสถานะ LOGIC เป็น LOW ซึ่งจะทำให้ OUTPUT ของ IC3b มีสถานะ LOGIC เป็น 1 ซึ่งจะเป็นผลให้วงจร 2 SEC TEMPER DETECTOR เกิดการทำงานขึ้น ถ้าหากว่าไม่มีสัญญาณทำการ RESET เกิดขึ้นก็จะเป็นผลให้ C17 เกิดการ CHARGE กระแสไฟผ่าน R27 D5 ซึ่งจะใช้เวลาในการ CHARGE ประมาณ 2 SEC ก็จะเป็นผลให้สถานะ LOGIC ทางด้าน OUTPUT ของ IC3c เป็น LOW และ IC3d IC3e มีสถานะ LOGIC OUTPUT เป็น HIGH ก็จะเป็นผลให้ Q2 เกิดการ TURN ON เป็นผลให้เกิดการ SHOW ALARM


เกิดขึ้น เพื่อแสดงให้ทราบว่า เครื่องรับไม่สามารถ DECODE PULSE ได้ ซึ่งอาจจะมาจากเครื่องส่ง ส่ง CODE มาผิดพลาด

ในขณะที่สัญญาณที่ออกจาก OUTPUT ของ IC1d ส่วนหนึ่งก็จะส่งออกไปเป็น INPUT ของ IC2 และ IC4 ก็จะทำการ DECODE เฉพาะ ADDRESS PULSE CODE เท่านั้น ส่วน CHANNEL PULSE CODE ก็จะผ่าน R26 เพื่อป้อนไปยัง INPUT ของ IC4 ซึ่ง IC4 จะทำการ DECODE เฉพาะ CHANNEL PULSE CODE เท่านั้น ซึ่งถ้าหากว่า CHANNEL PULSE CODE ที่ส่งมาถูกต้องและ PULSE TIME ถูกต้องตรงกับเครื่องซึ่งถูกกำหนดโดย R28 C18 R29 C19 ก็จะทำให้ VT2 มีสถานะทางด้าน LOGIC เป็น HIGH และ IC4 ทำการ DECODE CHANNEL PULSE CODE ที่ส่งมาเป็น SEQUENTIAL PULSE CODE ที่ขา 9 ของ IC4 ให้เป็น BINARY CODE ทางด้าน OUTPUT ซึ่งจะปรากฏที่ขา 15 14 13 12

ในขณะที่ VT1 มีสถานะ LOGIC เป็น HIGH ก็จะเป็นผลให้วงจร RESET CIRCUIT เกิดการทำงานโดย C20 ทำการ CHARGE กระแสไฟผ่าน D8 โดยมีค่า TIME CONSTANT มีค่าเท่ากับ T34 C20 ก็จะทำให้ LOGIC ทาง OUT ของ IC3f มีค่าเป็น HIGH ก็จะเป็นผลให้ C16 C17 จะทำการ DISCHARGE เร็วกว่า TIME CONSTANT ที่ตั้งขึ้น ซึ่งจะเป็นผลให้ VT1 เกิดการ RESET และ ALARM ก็จะไม่ปรากฏขึ้น

เมื่อ VT2 มีสถานะ LOGIC เป็น HIGH ซึ่งเป็นผลให้ ขา 1 ของ IC5 มีสถานะเป็น HIGH และจะทำให้ IC5 พร้อมทั้งจะรับสัญญาณ BINARY CODE ทางด้าน OUTPUT ของ IC4

และเมื่อ IC5 ได้รับ BINARY CODE ทางด้าน INPUT ที่ขา 10 11 14 13 IC5 จะทำการ DEMULTIPLEX BINARY CODE 4 BIT ให้เป็น LEVEL PULSE CODE ทางด้าน OUTPUT ที่ขา 9 7 6 5 4 3 2 23 22 21 20 19 18 17 และ 16 ซึ่ง LEVEL OUTPUT ตั้งแต่ CHANNEL 0 - 15 ตามลำดับ ซึ่งจะมีสถานะเป็น HIGH ที่ CHANNEL นั้น สมมติว่า สถานะทางด้าน INPUT ที่รับเข้ามาเป็น D=0 C=0 B=0 A=1 ทำให้ CHANNEL 1 มีสถานะเป็น HIGH เป็นต้น ซึ่งสถานะ HIGH นี้จะถูกป้อนไปยัง IC LATCH จะทำหน้าที่ LATCH สถานะทาง OUTPUT ของแต่ละ CHANNEL ประกอบด้วย IC6-IC14 และจะทำการ DRIVE RELAY แต่ละ CHANNEL ด้วย Q3-Q19 และจะถูกนำไปใช้งานต่อไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4 Z-80 CONTROLLER

ข้อมูลของ Z-80 CONTROLLER

CPU ใช้ CPU ชนิด CMOS CPU Z-80 เป็น CPU ประจําบอร์ด โดยใช้ Z84C00-6 (Z80 B แบบ CMOS) ซึ่งเป็น CPU Z80 แบบ CMOS กินกําลังงานต่ำสามารถใช้ต่อกับความถี่ได้สูงสุด 6MHz แต่ในบอร์ดนี้เราจะใช้ความถี่ 4 MHz เพื่อไม่จำเป็นต้องใช้ ROM หรือ RAM ที่มี ACCESS TIME ต่ำมากนักก็ได้ แต่ถ้าผู้ใช้จะเปลี่ยนเป็น RUN 6MHz ก็ได้โดยการเปลี่ยนเป็น X'TAL ใหม่ จาก 4MHz เป็น 6MHz ก็ได้

ROM หรือ EPROM บอร์ด CP-Z80V1 จะต่อใช้ EPROM เป็น MONITOR PROGRAM ได้ 2 เบอร์ คือ เบอร์ 2764 และ 27256 โดยการเลือก JUMPER J2 หน่วยความจำนี้จะ DECODE อยู่ระหว่าง 0000H ถึง 7FFFH

RAM บอร์ด CP-Z80V1 จะใช้ RAM ขนาด 8K BYTE ขนาดเล็กพิเศษโดยตำแหน่งขาจะเป็นแบบ RAM 6264 ธรรมดาทุกประการ หน่วยความจำนี้จะ DECODE อยู่ระหว่าง 8000H ถึง BFFFH (โดยตำแหน่ง 8000H-9FFFH และ A000H-BFFFH จะเป็นตำแหน่งเดียวกัน) ใน RAM นี้ยังสามารถต่อ BATTERY ขนาดเล็ก 3V เพื่อใช้ BACK UP ข้อมูลได้ด้วย โดยใช้ J1 ในการ ON/OFF BATTERY

PORT จะใช้ IC PORT เบอร์ 82C55 ขนาดเล็กพิเศษแบบ PLCC TYPE 44 PIN คุณภาพสูงเป็น PORT I/O ประจําบอร์ด ทำให้กินกําลังงานต่ำ โดยจะต่อออก PORT ทางขั้ว 34 PIN มาตรฐาน ETT ทำให้เลือกใช้อุปกรณ์บอร์ดต่างๆ ของ ETT ได้ เช่น ET-SSRAC, ET-SMCC ฯลฯ

-- PORT 82C55 ตัวนี้จะ DECODE PORT อยู่ในตำแหน่ง 40H-7FH

PORT A	= 40H
PORT B	= 41H
PORT C	= 42H
CONTROL PORT	= 43H

LCD PORT บอร์ด CP-Z80V1 นี้มีขั้ว CONNECTOR ขนาด 20 PIN มาตรฐาน ETT สามารถต่อ DOT MATRIX LED หรือ GRAPHIC LCD ได้โดยตรงเพียงต่อสายต่อจาก LCD มายังขั้ว LCD PORT เท่านั้น ไม่เสีย PORT 82C55 ใช้ JUMPER J3 ในการเลือกว่าเป็น LCD แบบใด ปรับค่าความคมชัดได้ด้วย VR 10K บนบอร์ด PORT LCD นี้จะ DECODE อยู่ในตำแหน่ง 80H - BFH

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LCD ADDRESS PORT


CHANNEL PORT	ADDRESS PORT
WRITE DATA INSTRUCTION	80 H
WRITE DATE TO OG OR DD RAM	82 H
READ BUSY FLAG AND ADDRESS	84 H

40 PIN A-80 BUS สามารถต่อขยายบอร์ดได้ทาง 40 PIN Z-80 BUS โดย 40 PIN A-80 BUS นี้จะมีขาต่อออกมาเช่นเดียวกับขา IC CPUZ-80


POWER SUPPLY ตัวบอร์ด CP-Z80V1 นี้จะต่อใช้ POWER SUPPLY + 5V โดยใช้ไฟ + 5V DC โดยต่อให้อีกต้องด้วย และถ้าต่อกลับขั้ว ตัวบอร์ดจะมี DEODE 1N4001 ต่อไว้กันการต่อกลับขั้วไว้ พร้อมทั้งยังมี ZENER DIODE 5.6V 1W ต่อกันในกรณี POWER SUPPLY เกิน 5V อีกด้วย




รายละเอียดของ CONNECTOR



MEMORY AND I/O DECODE CP-Z80V1






SPECIFICATION

CPU	: ZILOG Z84C00-6 (Z80B CPU CMOS)
MEMORY	: ROM 2764,27256 (32K)
	: RAM 6264 (8K)
PORT	: 82C55 (PLCC TYPE 44 PIN) OR
	: 82C55 (SO-40 TYPE 40 PIN) OR
	: 8255 (DIP TYPE 40 PIN)
LCD PORT	: 1 LCD MODVLE (DOT OR GRAPHE)
CLOCK RATE	: 4 MHZ (MAX 6MHZ)
POWER SUPPLY	: COMSUMPTION 5V DC & TERMINAL 5V DC
CONNECTOR	: 1 40 PIN EXPANSION HEADER-STRIP (Z80 BUS)
	: 1 34 PIN EXPANSION HEADER-STRIP (72IOZ80 ETT)
	: 1 20 PIN EXPANSION HEADER-STRIP (LCD PORT ETT)
	: 1 2 PIN JUMPER (ON/OFF BAT)
	: 1 2 PIN JUMPER (RESET SW)
	: 1 3 PIN JUMPER (DOT/GRAPHIC)
	: 1 3 PIN JUMPER (EPROM 64/256)
	: 1 2 PIN JUMPER (CLOCK CPU ON/OFF)
LED	: 1 POWER RED LED
	: 1 HALT GREEN LED
PCB SIZE CPZ80R1	: 9 CM X 6 CM
CPZ80R2	: 9 CM X 6 CM
CPZ80R3	: 10 CM X 6.5 CM

การต่อพัฒนาเขียนโปรแกรม

ตัวบอร์ด CP-Z80V1 นี้จะให้ผู้ใช้เขียนโปรแกรมสั่งงานขึ้นมาใช้เอง โดยอาจจะใช้การเขียนข้อมูลเข้า EPROM และนำ EPROM นั้น ๆ มาใส่ยัง SOCKET ROM บนบอร์ดแล้วเปิดไฟเข้าตัวบอร์ดเพื่อ TEST โปรแกรม ซึ่งเป็นวิธีหนึ่ง แต่เรามีวิธีที่ดีกว่านั้นมาก ถ้านำมาต่อร่วมกับอุปกรณ์ขอบทาง ETT ในการพัฒนาระบบ

1. ต่อใช้กับ EPROM EMULATOR (ET-EM) เราสามารถเลือกต่อใช้กับชุด ET-EM8 หรือ ET-EM32 ในการพัฒนาเขียนโปรแกรมได้ ดังรูป




โดยเราสามารถเขียนโปรแกรมเป็นภาษา ASSEMBLER Z-80 บนเครื่องคอมพิวเตอร์ PC แล้วให้เครื่องทำการแปลงเป็นภาษาเครื่อง จากนั้นใช้ ET-EM รับข้อมูลภาษาจากเครื่อง จากคอมพิวเตอร์ PC ส่งต่อมายังบอร์ด CP-Z80V1 เป็น EP-ROM MONITOR PROGRAM ใช้ทดสอบการทำงาน จากนั้น เมื่อทดสอบจนเป็นที่พอใจแล้วก็มาทำการ COPY เป็น EP-ROM ใช้งานจริง

2. ต่อใช้กับ ET-RS232 และ ET-DEBUGGER Z80 ต่อใช้ CP-Z80V1 กับ ET-RS232 และ ET-DEBUGGER Z80 โดยใช้เครื่องคอมพิวเตอร์ PC ในการเขียน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



และพัฒนาระบบ โดยเราใช้ ET-BOARD PC คีย์ข้อมูลเข้าไปยัง CP-Z80V1 ผ่านทาง RS232 PORT ได้โดยตรงหรือจะทำการตั้ง FUN ได้จาเครื่อง PC ก็ได้สามารถทำให้เราเหมือนกับมีชุดซิงเกิ้ลบอร์ด CP-Z80V1 โดยใช้คีย์และจอของเครื่อง PC แทน




3. ต่อใช้กับ ET-BOARD เราสามารถต่อ CP-BOARD เข้าด้วยกันได้โดยต่อทาง Z80 BUS 40 PIN โดยให้ชุด ET-BOARD นั้นเข้าครอบครองระบบ BUS ของ CP-Z80V1 ด้วยวิธีการถอดตัว CPU Z-80 บนบอร์ด CP-Z80V1 ออกและถอด JUMPER J4 (CLK) ออก และถอด IC หน่วยความจำที่อยู่ระหว่างบอร์ดทั้ง 2 ที่มีตำแหน่ง ADDRESS ตรงกันออกเสียก่อนด้วย จากนั้น ET-BOARD ก็สามารถครองระบบ BUS ของ CP-Z80V1 ได้

SPECIFICATION

CPU	:	ZILOG A84C00-6 (Z80B CPU CMOS)
MEMORY	:	ROM 2764,38256 (32k)
	:	RAM 6264 (8k)
PORT	:	82C55 (PLCC 44 PIN)
LCD PORT	:	1 LCD MODVLE(DOT OR GRAPHE)
CLOCK RATE	:	4 MHz (MAX GMHz)
POWER SUPPLY	:	CONSUMPTION 5V CD& TERMINAL 5V DC
CONNECTOR	:	1 40 PIN EXPANSIOIN HEADER -SRTIP (Z80 BUS)
	:	1 34 PIN EXPANSION HEADER - STRIP (72IOZ80 ETT)
	:	1 20 PIN EXPANSION HEADER - STRIP (LCD PORT ETT)
	:	1 2 PIN JUMPER (ON/OFF BAT)
	:	1 3 PIN JUMPER (RESET SW)
	:	1 3 PIN JUMPER (CLOCK CPU ON/OFF)
LED	:	1 POWER RED LED
	:	1 HALT GREEN LED
PCB SIZE	:	1 HALT GREEN LED
PCB SIZE	:	9 CM X 6 CM

ชุด I/O

ประกอบด้วย ชุด KEYBOARD DECODER มี IC เบอร์ 74922 ทำหน้าที่ SCAN KEYBOARD และแปลงสัญญาณจาก KEYBOARD ออกมาเป็นรหัส BINARY เช่น เมื่อกด 0 OUTPUT จะออกเป็น 0000B หลักการทำงานของ IC ตัวนี้ให้พิจารณาจากรูป



IC เบอร์ 74922 จะมีการ SCAN ที่ความถี่ 14.5 HZ เมื่อเรากด KDY ใด ๆ ก็ตาม จะมีสัญญาณส่งไปยัง ROM ที่เก็บข้อมูลตามที่อ้างอิง ADDRESS เอาไว้ จากนั้น ROM จะให้ค่า DATA ออกมาค่าหนึ่งผ่านชุด LATCH เพื่อที่จะส่งสัญญาณ DATA ออกมาควบคุมเอาไป อีกประการหนึ่ง เมื่อมีการกด KDY ใด ๆ ก็ตาม ORGATE ภายในจะประมวลผลและส่ง OUTPUT ออกมาเป็นค่า DATA AVAILABEL เพื่อใช้ในการตรวจสอบว่ามีการกด KEY เราใช้ประโยชน์จากสัญญาณนี้เพื่อ CPU จะได้รับรู้ว่ามีอาการกด KEY แล้ว

เมื่อ CPU ตรวจสอบแล้วว่า PASSWORD ถูกต้องพร้อมที่จะส่งสัญญาณ PIO 8255 จะนำสัญญาณที่ CPU ส่งออกมาผ่านชุด I/O BOARD ใช้ในการควบคุมภาคส่งต่อไป

Z-80 กับหน่วยความจำ

การใช้งาน Z-80 กับหน่วยความจำ สามารถแยกแยะการใช้งานได้ 2 ลักษณะ ดังนี้ คือ

Z-80 กับ ROM และ Z-80 กับ RAM

Z-80 กับ ROM

ระบบไมโครโปรเซสเซอร์ จะมีหน่วยความจำที่ใช้เก็บโปรแกรมในการที่จะใช้ระบบทำงานตามที่เราต้องการ หน่วยความจำชนิดนี้ใช้ในการอ่านข้อมูลอย่างเดียว ไม่มีการเขียนเกิดขึ้น เราจึงเรียกหน่วยความจำชนิดนี้ว่า ROM

แบบของหน่วยความจำ ROM ที่ใช้


ROM (READ ONLY MEMORY) ข้อมูลที่อยู่ในหน่วยความจำนี้ถูกโปรแกรมมาจากโรงงานซึ่งไม่สามารถเปลี่ยนแปลงได้

PROM (PROGRAMMABLE READ ONLY MEMORY) ข้อมูลในหน่วยความจำชนิดนี้สามารถโปรแกรมได้โดยผู้ใช้ และสามารถลบได้โดยการนำไปฉายแสงอัลตราไวโอเลตบนตัว EPROM

EAROM (ELETRICALLY ALTERABLE READ ONLY MEMORY) ข้อมูลในหน่วยความจำสามารถโปรแกรมได้โดยผู้ใช้เช่นเดียวกับ EPROM และสามารถลบได้เช่นกัน แต่ต้องลบโดยใช้แรงดันไฟฟ้าซึ่งเป็นส่วนที่แตกต่างจาก EPROM


ลักษณะเฉพาะของหน่วยความจำดังที่กล่าวมาแล้ว โรงงานผู้ผลิต IC ได้ทำการผลิตออกมาเป็นเบอร์ต่าง ๆ ซึ่งมีความจุของหน่วยความจำแต่ละเบอร์แตกต่างกันออกไป เช่น 1 กิโลไบต์ (1024 X 8 ไบต์), 2 กิโลไบต์(2048X8 ไบต์), 4 กิโลไบต์ (4069X8),... ฯลฯ รูปแบบในการเชื่อมต่อ Z-80 กับหน่วยความจำ ROM เหล่านี้นั้นมีรูปแบบเหมือนกัน สามารถเขียนโคแอมแกรมได้

ผังรูปที่-4.1




รูปที่ 4.1 แสดงไคอะแกรมเชื่อมต่อกับหน่วยความจำ ROM, PROM, PROM และ EAROM

จากรูป การที่ Z-80 จะอ่านข้อมูลจากหน่วยความจำได้นั้น จะต้องมีสัญญาณ \overline{CS} (CHIP SELECT) ส่งไปที่หน่วยความจำจึงจะสามารถอ่านข้อมูลตามแอดเดรสต่าง ๆ ได้ แสดงไคอะแกรมเวลา (TIMING) ได้ดังรูปที่ 4.2



รูปที่ 4.2 แสดงไคอะแกรมเวลาของสัญญาณ \overline{CS}

สายแอดเดรสของ ซีพียู Z-80 จะมีจำนวน 16 สาย คือ $A_0 - A_{15}$ สามารถอ้างตำแหน่งในหน่วยความจำได้ 2^{16} เท่ากับ 65,536 ตำแหน่ง ส่วนสายข้อมูลมีจำนวน 8 สาย คือ $D_0 - D_7$ การเชื่อมต่อสายแอดเดรสและสายข้อมูลกับ Z-80 สามารถทำได้ดังตัวอย่างเช่น ถ้าในกรณี EPROM เบอร์ 2716 ซึ่งมีหน่วยความจำ 2 กิโลไบต์ (2048X8) ดังรูปที่ 4.3




รูปที่ 4.3 แสดงรายละเอียดการเชื่อมต่อ EPROM 2716 เข้ากับ ซีพียู Z-80

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เมื่อพิจารณารูป จะพบว่าไม่สามารถเชื่อมต่อกับขา CE ของ EPROM 2716 ได้ โดยตรง จำเป็นต้องอาศัยวิธีการจัดสรรพื้นที่สำหรับหน่วยความจำที่เรียกว่า MEMORY MAPPING เข้ามาช่วย

สมมติว่างานเขียนโปรแกรมที่เราใช้ในการทำโปรแกรมมอนิเตอร์ (PROGRAM MONOTOR) ใช้หน่วยความจำเพียง 2 กิโลไบต์ สำหรับการให้ไมโครโปรเซสเซอร์ทำงานใด ๆ ที่เราต้องการ และใช้หน่วยความจำที่เป็น RAM เพียง 4 กิโลไบต์ ก็เพียงพอสำหรับงานเก็บข้อมูลใด ๆ ที่จำเป็นต้องมีการเขียนข้อมูลลงบนหน่วยความจำ ในกรณี Z-80 สามารถอ้างหน่วยความจำได้สูงสุดถึง 64 กิโลไบต์ ฉะนั้นการจัดสรรพื้นที่หน่วยความจำ ดังรูปที่ 4.4




รูปที่ 4.4 แสดงการจัดพื้นที่หน่วยความจำ

การออกแบบวงจรเพื่อใช้ในการต่อขา \overline{CE} ของหน่วยความจำ EPROM A จาก แอดเดรส 0000 ถึง 07FF โดยวิธีที่ง่ายสามารถกระทำได้โดยใช้ IC เบอร์ 74LS138 ดังรูป ในการถอดรหัสแอดเดรสที่ได้จัดสรรพื้นที่หน่วยความจำไว้ดังกล่าวมาแล้วข้างต้น




รูปที่ 4.5 แสดงรายละเอียดของวงจรถอดรหัสแอดเดรส

แต่การอ่านข้อมูลโดยชิพ Z-80 จำเป็นต้องมีสายสัญญาณ MREQ และ RD เข้ามาเกี่ยวข้องด้วยจึงจะเกิดการทํางานขึ้น ฉะนั้นจำเป็นต้องมีวงจรอีกส่วนหนึ่งเข้ามาเกี่ยวข้องแสดงรายละเอียดของวงจรดังรูปที่ 4.6 หรือสามารถกระทำได้อีกวิธีหนึ่ง ดังรูปที่ 4.7



รูปที่ 4.6 แสดงรายละเอียดวงจรอินาเบิต EPROM


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.7 แสดงรายละเอียดวงจรอินทิเนล EPROM อีกแบบหนึ่ง


ทั้งสองรูป สามารถที่จะทำให้เกิดการทำงานในการอ่านข้อมูลจาก EPROM 2716 ได้เช่นเดียวกัน ซึ่งสามารถแสดงโคอะแกรมของเวลาในการทำงานได้ดังรูปที่ 4.8

ในทำนองเดียวกัน ถ้าหากเราใช้ EPROM ที่มีหน่วยความจำมากขึ้น เช่น EPROM เบอร์ 2732 ซึ่งมีหน่วยความจำใหม่ โดยใช้ IC เบอร์ 74LS42 เพื่อการจัดสรรพื้นที่หน่วยความจำพื้นที่ละ 4 กิโลไบต์ ดังรูปที่ 4.9



รูปที่ 4.8 แสดงการจัดสรรพื้นที่หน่วยความจำพื้นที่ละ 4 กิโลไบต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.9 แสดงไคอะแกรมเวลาของสัญญาณต่าง ๆ ขณะมีการอ่านข้อมูลเข้า Z-80

Z-80 กับ RAM

หน่วยความจำที่ใช้ทั้งอ่านและเขียนข้อมูลได้คือ หน่วยความจำที่เรียกว่า RAM หน่วยความจำ RAM นี้ ในการทำโปรแกรมมักใช้เป็นที่พักของข้อมูล และสามารถใช้ในการเก็บข้อมูลได้เป็นระยะเวลาอันสั้นถ้ามีแบตเตอรี่สำรองจ่ายกระแสให้หน่วยความจำ

เนื่องจาก RAM เป็นหน่วยความจำที่สามารถอ่านและเขียนข้อมูลได้ การเชื่อมต่อกับ Z-80 จึงไม่เหมือนกับหน่วยความจำแบบ ROM ซึ่งสามารถอ่านได้อย่างเดียว การเชื่อมต่อเบื้องต้นสามารถแสดงบล็อกไดอะแกรมอย่างง่ายดังรูปที่ 4.10




รูปที่ 4.10 แสดงไดอะแกรมการเชื่อมต่อ Z-80 กับ RAM

โรงงานผู้ผลิต RAM เป็น IC เบอร์ต่าง ๆ มีขนาดของหน่วยความจำที่แตกต่างกันออกไป เช่น เบอร์ 2114X8 มีขนาดหน่วยความจำ 1 กิโลไบต์, เบอร์ 6116X8 มีขนาดหน่วยความจำ 2 กิโลไบต์ ฯลฯ ฉะนั้น ในการจัดสรรพื้นที่ของหน่วยความจำจำเป็นต้องคำนึงถึงการใช้งานและ ขนาดของหน่วยความจำของ RAM แต่ละเบอร์ด้วย

ในกรณีถ้าใช้งานเขียนและอ่านข้อมูล 2 กิโลไบต์ เราสามารถใช้ IC เบอร์ 6116 เชื่อมต่อซีพียูกับ Z-80 ได้โดยวิธีการจัดสรรพื้นที่หน่วยความจำดังในรูปที่ 4.4 และวงจรที่ใช้ในการถอดรหัส


แอดเดรสดังรูปที่ 4.5 โดยแอดเดรสอยู่ระหว่าง 0800-0FFF จะพบว่าการอ่านข้อมูลจาก RAM เข้า ซีพียู Z-80 จำเป็นต้องมีสายสัญญาณ $\overline{MREQ} + \overline{RD}$ เข้ามาเกี่ยวข้องด้วย และในการเขียนข้อมูลก็เช่นเดียวกัน ต้องมีสายสัญญาณ $\overline{MREQ} + \overline{WR}$ เข้ามาเกี่ยวข้อง สามารถแสดงวงจรเชื่อมต่อ RAM เบอร์ 6116 กับ ซีพียู Z-80 เพื่อให้เกิดการทำงานในการอ่านและเขียนข้อมูลได้ ดังรูปที่ 4.11



รูปที่ 4.11 แสดงรายละเอียดวงจรเชื่อมต่อกับ RAM

ในอีกระบบหนึ่ง เมื่อลดจำนวนเกตลงสามารถทำการเชื่อมต่อได้ แสดงรายละเอียดวงจรดังรูปที่ 4.12

ในทำนองเดียวกัน ถ้าต้องการใช้หน่วยความจำ RAM IC เบอร์ที่มีค่าความจุมากกว่านี้ก็สามารถกระทำได้โดยการจัดสรรพื้นที่ของหน่วยความจำให้เหมาะสมและใช้ IC ถอดรหัสแอดเดรสให้ตรงกับลักษณะงานก็สามารถเชื่อมต่อ RAM เบอร์ต่าง ๆ เข้ากับ ซีพียู Z-80 ได้ตามต้องการ




รูปที่ 4.12 แสดงรายละเอียดวงจรเชื่อมต่อเข้ากับ RAM อีกแบบหนึ่งที่ลดจำนวนกอลดง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Z-80 กับอินพุท/เอาต์พุท

การติดต่อและการสื่อสารระหว่าง Z-80 กับอุปกรณ์ภายนอก ต้องมี I/O พอร์ต ซึ่งจำเป็นมากในงานเชื่อมต่ออุปกรณ์ภายนอกเข้ากับคอมพิวเตอร์

Z-80 สามารถนำข้อมูลเข้า (INPUT DATA) ขนาด 8 บิต จากอุปกรณ์ภายนอก ผ่านทางอินพุทพอร์ต เข้าสู่กระบวนการทำงานในซีพียูได้ และสามารถส่งข้อมูลออก (OUTPUT DATA) ขนาด 8 บิต จากการประมวลผลของซีพียูสู่อุปกรณ์ภายนอก ผ่านทางเอาต์พุทพอร์ตได้ ดังรูปที่ 4.13 และ 4.1



รูปที่ 4.13 แสดงบล็อกโคอะแกรมการนำเข้าข้อมูล 8 บิตเข้า ซีพียูผ่านอินพุทพอร์ต



รูปที่ 4.14 แสดงบล็อกโคอะแกรมการส่งข้อมูล 8 บิต ออกจากซีพียูผ่านเอาต์พุทพอร์ต


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แอดเดรสพอร์ต

ในระบบไมโครโปรเซสเซอร์ Z-80 จะมีสายแอดเดรส 8 สาย จากจำนวนทั้งหมด 16 สายที่ใช้สำหรับการถอดรหัสแอดเดรสของ I/O พอร์ต ได้จำนวนทั้งหมด 256 พอร์ต

การถอดรหัสแอดเดรส I/O พอร์ต สามารถกระทำได้หลายวิธีเพื่อให้ได้แอดเดรสพอร์ตที่แตกต่างกัน เช่น สมมติให้แอดเดรสพอร์ตมีค่าเป็น FFH สามารถทำได้โดยต่อวงจรรายละเอียดดังรูปที่

4.15



รูปที่ 4.15 แสดงรายละเอียดของวงจรถอดรหัสแอดเดรสพอร์ต หมายเลข FFH

อย่างไรก็ตาม อาจใช้ IC เบอร์ 74LS138 เป็นตัวถอดรหัสแอดเดรสได้อีกวิธีหนึ่ง ซึ่งสามารถเลือกทำได้ ดังจะกล่าวต่อไป

การสร้างสัญญาณ IOR และ IOW


การอ่านข้อมูลและส่งข้อมูลขนาด 8 บิต แก่อุปกรณ์ภายนอกซีพียู Z-80 จำเป็นต้องมีสายสัญญาณในการควบคุมการทำงานดังกล่าว คือ

ถ้าเป็นการอ่านข้อมูลจากพอร์ต โดยใช้คำสั่ง IN A,(PORT) จะมีผลทำให้สายสัญญาณ IORQ และ RD ทำงาน

ถ้าเป็นการส่งข้อมูลไปที่พอร์ต โดยใช้คำสั่ง OUT(PORT),A จะมีผลให้สายสัญญาณ IORQ และ WR ทำงาน

ฉะนั้นในการอ่านข้อมูลให้กับอุปกรณ์ภายนอก จำเป็นต้องมีวงจรทางอิเล็กทรอนิกส์เชื่อมต่อกับอุปกรณ์ภายนอก เพื่อให้เกิดการทำงานที่สอดคล้องกัน เมื่อมีการเขียน โปรแกรมการทำงานลงไป

การสร้างสัญญาณควบคุมการอ่านและเขียนข้อมูล (IOR และ IOW) สามารถสร้างได้ ดังรูปที่ 4.16




รูปที่ 4.16 แสดงรายละเอียดของวงจรสร้างสัญญาณ IOR และ IOW

การอินทิเกรตอินพุต/เอาต์พุตข้อมูล

IC ที่เราใช้ในการเป็น I/O PORT จำเป็นต้องมีการอินทิเกรตเพื่ออ่านข้อมูลเข้า /และส่งข้อมูลออก IC ขนาด 8 บิต ดังกล่าวได้แก่เบอร์ 74LS244 และ 74LS374 ตามลำดับ

การเชื่อมต่อ Z-80 กับ I/O พอร์ต ต้องมีการสร้างสัญญาณเพื่อใช้ในการอินทิเกรตขึ้น ซึ่งกระทำได้โดยนำสัญญาณที่เราได้ถอดรหัสแอดเดรสพอร์ตไว้ในหัวข้อแอดเดรสพอร์ตมาใช้ร่วมกับสัญญาณ IOR ในการอ่านข้อมูลเข้า และ IOW เมื่อต้องการส่งข้อมูลออก รายละเอียด


ดังรูปที่ 4.17



รูปที่ 4.17 แสดงรายละเอียดของวงจรเชื่อมต่อ Z-80 กับ I/O พอร์ต


Z-80 กับ PIA 8255

8255 เป็น IC 40 ขา ของบริษัทอินเทล ได้รับการออกแบบเพื่อให้ใช้งานกับซีพียู 8080 แต่อย่างไรก็ตาม เราสามารถประยุกต์ใช้ในการเชื่อมต่อเข้ากับซีพียู Z-80 ได้




รูปที่ 4.18 แสดงบล็อกไดอะแกรมของ IC 8255

โครงสร้างพื้นฐานของ PIA (PIA ย่อมาจากคำว่า PROGRAMMABLE INTERFACE ADAPTER) 8255 แสดงบล็อกโคจรแอมได้ดังรูป ส่วนรายละเอียดของสัญญาณต่าง ๆ แสดงไว้ในรูปที่ 4.19 ตามลำดับ พบว่า 8255 จะประกอบด้วย I/O PORT 3 พอร์ต ขนาด 8 บิต คือ พอร์ต A,B และ C ที่สามารถโปรแกรมให้พอร์ตใด ๆ เป็นได้ทั้งอินพุทพอร์ตหรือเอาต์พุทพอร์ต



รูปที่ 4.19 แสดงรายละเอียดความหมายแต่ละบิต ที่ใช้เป็นรหัสในการควบคุมพอร์ต



8255

รายละเอียดของขาสัญญาณต่าง ๆ มีดังนี้ คือ

D - D เป็นบัสข้อมูล

\overline{CS} เป็นขาอินพุตเพื่อเลือกชิป (SELECT SHIP) โดยเมื่อขาสัญญาณนี้เป็น 0 จะมีการอ่านข้อมูล และเขียนข้อมูลเกิดขึ้น

\overline{RD} เป็นขาสัญญาณการอ่านข้อมูล เมื่อขาสัญญาณนี้เป็น 0 และ ขา CS เป็น 0 จะมีการอ่านข้อมูลเกิดขึ้นบนบัสข้อมูล

WR เป็นขาสัญญาณการเขียนข้อมูล เมื่อ CS และ WR เป็น 0 จะเกิดการเขียนข้อมูลขึ้นบนบัสข้อมูล

RESET เป็นสัญญาณเคลียร์สถานะต่าง ๆ ภายใน 8255 โดยจะมีการเซตให้ทุกพอร์ต เป็นอินพุตพอร์ต

PA₀-PA₇ เป็นสายสัญญาณพอร์ต A ขนาด 8 บิต


PB₀-PB₇ เป็นสายสัญญาณพอร์ต B ขนาด 8 บิต

PC₀-PC₇ เป็นสายสัญญาณพอร์ต C ขนาด 8 บิต

A₁-A₀ เป็นแอดเดรสเลือกพอร์ต A,B,C และควบคุมพอร์ต (CONTROL PORT)

การเชื่อมต่อ ชิพยี่ห้อ Z-80 กับ 8255 สามารถกระทำได้โดยการถอดรหัสแอดเดรส ใช้ IC เบอร์ 74LS138 แสดงรายละเอียดของวงจร ดังรูปที่ เมื่อแอดเดรส 10H หมายถึงพอร์ต A, 11H หมายถึงพอร์ต C และ 13H หมายถึงพอร์ตควบคุม ตามลำดับ และวงจรที่ใช้เชื่อมต่อเพื่อให้เกิดการเขียนและอ่านข้อมูลแสดงดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.20 แสดงรายละเอียดของวงจรที่เชื่อมต่อชิพยี่ห้อ Z-80 เข้ากับ 8255

IC 8255 สามารถใช้งานได้ 3 โหมด ซึ่งแต่ละโหมดจะมีการทำงานที่แตกต่างกันออกไปดังต่อไปนี้

โหมด 0 (หรือ โหมดพื้นฐานอินพุทเอาต์พุท) การกำหนดโหมดการทำงาน ต้องการมีส่งข้อมูลโปรแกรมที่พอร์ตควบคุม (ในที่นี้หมายถึงพอร์ต 13 H) แต่ละบิตของข้อมูลที่ส่งไปจะมีความหมายในตัวเอง ลักษณะความหมายขอแต่ละบิตที่เป็นรหัสในการควบคุมแสดงถึงรายละเอียดดังรูปที่ ตัวอย่างเช่น ถ้า D_7, \dots, D_0 เป็น 1000 0000 = 80H จะหมายถึงโปรแกรมควบคุมให้ทุกพอร์ต (A, B และ C) เป็นเอาต์พุทพอร์ต เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเขียนซอฟต์แวร์เพื่อให้ทุกพอร์ตเป็นเอาต์พุตพอร์ต โดยมีการส่งข้อมูล (เขียนข้อมูล) ค่า 23H ออกทางพอร์ต A, ค่า 41H ออกทางพอร์ต B และ 37H ออกทางพอร์ต C ตามลำดับ รายละเอียดของโปรแกรมแสดงดังต่อไปนี้

XOR A

LD A,80H

OUT(13h), A; ตั้งพอร์ตควบคุมให้ A,B และ C เป็นเอาต์พุต

LD A,23H

OUT (10h), A; ส่งข้อมูล 23 H ออกทางพอร์ต A

LD A,41

OUT (11h),A ; ส่งข้อมูล 41 H ออกทางพอร์ต B

LD A,73H

OUT (12h), A; ตั้ง ยู ล 37H ออกทางพอร์ต C

โหมด 1 การทำงานในโหมดนี้มีการตรวจสอบ (HANDSHAKING) โดยใช้ I/O ของพอร์ต A และ B เป็นหลักและพอร์ต C จะใช้เป็นพอร์ตในการตรวจสอบสัญญาณโดยที่พอร์ต C(บน) ตรวจสอบสำหรับพอร์ต A และพอร์ต C (ล่าง) ตรวจสอบสำหรับพอร์ต B ตามลำดับ แสดงบล็อกไดอะแกรมการทำงานดังรูป




รูปที่ 4.21 แสดงบล็อกไดอะแกรมการทำงาน 8255 ในโหมด 1 แบบมีการตรวจสอบ

หน้าที่ของสัญญาณต่าง ๆ ของพอร์ต C ในการทำงานแบบตรวจสอบ (HANDSHAKES) เมื่อ 8255 ทำงานในโหมด 1 แสดงดังตาราง

ขา	อินพุต	เอาต์พุต
PC ₀	INTR _B	INTR _B
PC ₁	INF _B	OBF _B
PC ₂	STB _B	ACK _B
PC ₃	INTR _A	INTR _A
PC ₄	STB _A	I/O
PC ₅	IBF _A	I/O
PC ₆	I/O	ACK _A
PC ₇	I/O	OBF _A


จากตาราง พบว่าให้สัญญาณ INTR บอกแก่ซีพียูเมื่อมีการทำงานในโหมดเกิดขึ้น สัญญาณนี้แอกทีฟที่ ลอจิก "1" ซึ่งตรงกับซีพียู แต่เมื่อนำมาใช้ในซีพียู Z-80 ขา INT จะรับลอจิก "0" สายสัญญาณที่สำคัญในการทำงานตรวจสอบเมื่อมีการรับข้อมูลเข้า 8255 จากอุปกรณ์ภายนอกคือ STB (STORBE DATA INTO 8255) และ IBF (INPUT BUFFER FULL) ซึ่งมีลักษณะการทำงานคือ อุปกรณ์ภายนอกส่งข้อมูลแบบขนาน พร้อมทั้งสโตรบ (STB) บอกแก่ 8255 ซึ่ง 8255 จะนำข้อมูลเก็บไว้ในรีจิสเตอร์ภายในเพื่อส่งให้ซีพียู โดยส่งสัญญาณ IBF บอกแก่ อุปกรณ์ภายนอก ว่าบัฟเฟอร์ของข้อมูลเต็มอยู่ ห้ามส่งข้อมูลเข้ามา แสดงไคอะแกรมของเวลาดังรูป ที่ 4.22



รูปที่ 4.22 แสดงไคอะแกรมของเวลาของสัญญาณ STB และ IBF เมื่อมีการอ่าน

ทำนองเดียวกันกับการส่งข้อมูลออกให้แก่อุปกรณ์ภายนอก เมื่อซีพียูส่งข้อมูลให้แก่ 8255 ตัว 8255 จะส่งสัญญาณบอกแก่ อุปกรณ์ภายนอกทาง OBF เมื่อรับทราบอุปกรณ์ภายนอกจะส่งทั้งรับ ข้อมูลไป สามารถแสดงไคอะแกรมของเวลาดังรูป ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.8 แสดงโคอะแกรมของเวลาของสัญญาณ \overline{OBF} และ \overline{ACK} เมื่อมีการเขียน

รูปที่ 4.23 แสดงโคอะแกรมของเวลาของสัญญาณ \overline{OBF} และ \overline{ACK} เมื่อมีการเขียน
ในการโปรแกรมโหมด 1 จะใช้รหัสควบคุม (CONTROL WORD) ดังนี้

D7	D6	D5	D4	D3	D2	D1	D0
1	0	1	X	0	1	X	0

ถ้า X เป็น 1 หมายถึง อินพุต แต่ถ้าเป็น 0 หมายถึงเอาท์พุต โดยที่ D5 หมายถึงพอร์ต A และ D1 หมายถึงพอร์ต B ตามลำดับ

โหมด 2 การทำงานในโหมด 2 8255 จะใช้พอร์ต A ทำหน้าที่เป็นพอร์ตสองทิศทาง (INPUT/OUTPUT) ส่วนพอร์ต C จะเป็นพอร์ตที่ทำหน้าที่ตรวจสอบที่สัญญาณแต่ละขา ดังตาราง

ขา	ความหมาย
PC_0	I/O
PC_1	I/O
PC_2	I/O
PC_3	INTR
PC_4	STB
PC_5	IBF
PC_6	ACK
PC_7	OBF

ในขณะที่ พอร์ต A และ C ทำงานในโหมด 2 พอร์ต B เราสามารถจะโปรแกรมให้ทำงานในโหมด 0 หรือ 1 ก็ได้ ซึ่งสามารถแยกทำงานได้อย่างอิสระ

คำสั่ง Z-80

แบ่งเป็น 11 กลุ่ม คือ

1. กลุ่มการโอนย้ายข้อมูลขนาด 8 บิต
2. กลุ่มการโอนย้ายข้อมูลขนาด 16 บิต
3. โอนย้ายข้อมูลเป็นกลุ่มและค้นหา และกลุ่มการแลกเปลี่ยนข้อมูล
4. กลุ่มการกระทำทางคณิตศาสตร์ และลอจิกขนาด 8 บิต
5. กลุ่มการกระทำทางคณิตศาสตร์ ขนาด 16 บิต
6. กลุ่มการกระทำทางคณิตศาสตร์ทั่วไป และควบคุมการทำงานของ ซีพียู
7. กลุ่มการหมุนและการเลื่อนข้อมูล
8. กลุ่มการกระโดด
9. กลุ่มการเรียกใช้และกลับจากโปรแกรมย่อย
10. กลุ่มการเซต รีเซต และทดสอบบิต
11. กลุ่มการอินพุท และ เอาท์พุท

สัญลักษณ์ที่ใช้

R	REGISTER ขนาด 8 บิต
S	ข้อมูลขนาด 8 บิต (อาจมาจาก รีจิสเตอร์หรือ หน่วยความจำ)
DD	รีจิสเตอร์ ขนาด 16 บิต หรือ คูรีจิสเตอร์
RR	รีจิสเตอร์ ขนาด 16 บิต หรือ คูรีจิสเตอร์
SS	รีจิสเตอร์ ขนาด 16 บิต หรือ คูรีจิสเตอร์
PP	รีจิสเตอร์ ขนาด 16 บิต หรือ คูรีจิสเตอร์
QQ	รีจิสเตอร์ ขนาด 16 บิต หรือ คูรีจิสเตอร์
N	ข้อมูลขนาด 8 บิต จาก 0 ถึง 255
(N)	ตำแหน่ง I/O PORT
NN	ข้อมูลขนาด 16 บิต จาก 0 ถึง 65535
(NN)	ตำแหน่งที่ NN ของหน่วยความจำ
(RP)	กำหนดตำแหน่งของหน่วยความจำโดยค่าในคูรีจิสเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กลุ่มการโอนย้ายข้อมูลขนาด 8 บิต

เป็นการ โหลดข้อมูลขนาด 8 บิต เข้าไปยังรีจิสเตอร์ภายในซีพียู ซึ่งข้อมูลอาจจะมาจาก รีจิสเตอร์ภายในตัวซีพียูเอง มาจากคำสั่งทันทีหรือ จากหน่วยความจำภายนอก

LD R,S ; โหลดข้อมูลขนาด 8 บิต เก็บในรีจิสเตอร์ต่าง ๆ

LD S,R ; ข้อมูลในรีจิสเตอร์ของซีพียู จะถูกส่งผ่านมายังหน่วยความจำ

ซึ่งที่ S อาจมีการวงเล็บเป็นตัวระบุตำแหน่งของข้อมูลก็ได้

กลุ่มการโอนย้ายข้อมูลขนาด 16 บิต

เป็นการส่งถ่ายข้อมูลขนาด 16 บิต ระหว่าง คูรีจิสเตอร์ (BD,DE,HL) หรือหน่วยความจำ (NN: ข้อมูลขนาด 16 บิต 0-65536)

LD SP,IX สามารถโอนย้ายข้อมูลเก็บใน STACH POINT REGISTOR ได้

LD SP,IY

LD SP,HL


PUSH 99 POP 99

PUSH IX POP IX

PUSH IY POP IY


PUSH นำข้อมูลจากรีจิสเตอร์ที่กำหนดไปเก็บยังหน่วยความจำที่ใช้เป็น STACH ตามตำแหน่งที่กำหนดโดย STACH POINTER เสร็จแล้วค่าใน STACH จะชี้ที่ตำแหน่งบนสุดของ STACH POINTER

POP นำข้อมูลออกจาก STACH ไปเก็บใน คูรีจิสเตอร์




การทำงานคำสั่ง PUSH และ POP

PUSH BC




POP BC



กลุ่มการโอนย้ายข้อมูลและกลุ่มการค้นหาแลกเปลี่ยนข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การแลกเปลี่ยนข้อมูล เช่น EX DE HL



EX AF,AF' : แลกเปลี่ยนข้อมูลระหว่าง ACCUMULATOR และ FLAG REGISTER กับ รีจิสเตอร์ "A" และ "F" ของกลุ่มสำรอง .

EXX : แลกเปลี่ยนข้อมูลระหว่าง BC,DE,HL กับ BC,DE,HL

EX(SP)HL WX(SP)IY EX(SP),IX

คำสั่ง LDI LDIR LDD และ LDDR เป็นคำสั่งที่ใช้ในการโอนย้ายข้อมูลเป็นกลุ่ม ซึ่งคำสั่งที่ใช้ในการโอนย้ายจะใช้รีจิสเตอร์เพื่อประโยชน์ดังนี้

BC กำหนดจำนวนไบต์ที่ส่งถ่าย

DE กำหนดตำแหน่งเริ่มต้นของหน่วยความจำปลายทาง

HL กำหนดตำแหน่งเริ่มต้นของหน่วยความจำต้นทาง

การทำงานของคำสั่ง (LDI) LOAD AND INCREMENT

1. โอนย้ายข้อมูลจากตำแหน่งต้นทางที่ชี้โดย HL ไปยังตำแหน่งปลายทางที่ชี้โดย DE
2. ข้อมูลในรีจิสเตอร์ HL และ DE ถูกเพิ่มขึ้นอีก 1 เพื่อชี้ตำแหน่งปลายทางที่ชี้โดย DE
3. ข้อมูลในรีจิสเตอร์ BC ที่ใช้สำหรับเป็นตัวนับไบต์
4. ถ้าคูในรีจิสเตอร์ BC=0 FLAG P/V จะเป็น 0 นอกเหนือจากนี้ P/V = 11

LDD (LOAD AND DECREMENT)

LDIR (LOAD AND INCREMENT REPEAT)

LDDR (LOAD AND DECREMENT REPEAT)

คำสั่ง LDIR และคำสั่ง LDDR จะทำงานคล้ายกับ LDI และ LDD แต่คำสั่ง LDIR และ LDDR จะทำการส่งถ่ายข้อมูลจนหมดบล็อกตามที่กำหนดโดย BC อัตโนมัติ (จนกระทั่ง BC = 0)


CPI CPIR CPD CPDR CPI

หน่วยความจำ

ค่าเริ่มต้น HL = 1000H

BC = 000AH

ค่าที่ต้องการ A = 11H



1000H HL

เมื่อเริ่มคำสั่ง CPI

1001H HL

หลังทำคำสั่ง

CPD

ค่าเริ่มต้น HL = 1009H

BC = 000AH

ค่าที่ต้องการ A=11H

1008H HL

หลังทำคำสั่ง CPD

1009H HL

เมื่อเริ่มต้นคำสั่ง CPD

การทำงาน CPI

1. อ่านข้อมูลจากหน่วยความจำ
2. เพิ่ม HL + 1
3. $BC - 1 P/V = 0$ ถ้า $BC = 0$
4. เปรียบเทียบค่าที่อ่านได้กับ A
5. เปรียบเทียบ $A = (HL), A = 1$
6. ทำคำสั่งต่อไป

การทำงาน CP

1. อ่านข้อมูลจากหน่วยความจำ
2. ลดค่า HL - 1
3. ลดค่า $BC - 1 P/V = 0$ ถ้า $BC = 0$
4. เปรียบเทียบค่าที่อ่านได้ กับ A
5. เปรียบเทียบ $A = (HL)Z = 1$
6. ทำคำสั่งต่อไป



คำสั่งการค้นหาข้อมูล

ข้อมูลที่ต้องการค้นหาจะกำหนดที่ ACCUMULATOR A ที่มีค่าระหว่าง 0 - 255 การค้นหาจะเริ่มจากตำแหน่งเริ่มต้นของบล็อกจนถึงตำแหน่งสุดท้ายของบล็อก หรือกลับกัน ตำแหน่งที่ค้นหาบรรจุอยู่ใน รีจิสเตอร์ A กับข้อมูลที่ชี้ยังตำแหน่งใน HL ว่าเท่ากันหรือไม่ หากเท่ากัน

CFIR

1. อ่านข้อมูลจากหน่วยความจำ
2. เพิ่มค่า HL + 1
3. ลดค่า BC - 2
4. $A \neq (HL)$ และ $BC \neq 0$ กลับไป 1
5. $A = (HL)$ และ BC ทำคำสั่งต่อไป (หลุดออกจากการทำงานนั้น)

การทำงานทางคณิตศาสตร์และลอจิก 8 บิต

คำสั่งที่ใช้สำหรับ บวก ลบ AND OR XOR และเปรียบเทียบข้อมูล 8 บิต 22 จำนวน ซึ่งจำนวนหนึ่งมาจาก ACCUMULATOR A เสมอ ส่วนข้อมูลอีกตัวหนึ่งอาจมาจากคำสั่ง PULSE มาจากรีจิสเตอร์ภายใน ซีพียู หรือหน่วยความจำภายนอก

หลังจากที่ทำคำสั่งเสร็จแล้ว ผลลัพธ์ของการกระทำจะไ้เก็บ ACCUMULATOR A

- คำสั่งของการบวกมี 2 ชนิด ADD A,S และ ADC A,S

ADD A,S เป็นการบวกข้อมูลใน ACCUMULATOR A กับข้อมูลตัวกระทำตัวหนึ่ง แล้วเก็บ

ใน A

ADC A,S เป็นการบวกแฟล็กตัวทดแทนเข้ามาด้วยทางด้าน LSB และผลลัพธ์ จะเก็บใน

รีจิสเตอร์ A

- คำสั่งการลบมี 2 ลักษณะด้วยกัน คือ SUB S และ SBC A,S

INC S ทำการเพิ่มค่าขึ้นอีก 1 ให้กับ รีจิสเตอร์หรือหน่วยความจำ

DEC S ทำการลดค่าลง อีก 1 ให้กับรีจิสเตอร์หรือหน่วยความจำ

คำสั่งการกระทำทางลอจิก มี 3 คำสั่งด้วยกัน คือ AND s OR s และ XOR s

ตัวกระทำตัวหนึ่งมาจาก ACCUMULATOR A ส่วนตัวกระทำอีกตัวมาจากที่ได้ก็ได้ ตามบันไดการอ้างตำแหน่ง

การทำงานทางคณิตศาสตร์ขนาด 16 บิต

ค่าข้อมูลขนาด 16 บิต จะอยู่ในคู่ของรีจิสเตอร์ คือ BC DE และ HL หรือรีจิสเตอร์ 16 บิต คือ IX, IY หรือ SP

คำสั่งที่ใช้เหมือนกับการกระทำทางคณิตศาสตร์ 8 บิต แต่คำสั่งนี้จะใช้รีจิสเตอร์คู่ ซึ่งผลจากการกระทำคำสั่งจะไปเก็บใน รีจิสเตอร์ HL หรือ IX, IY หรือคูรีจิสเตอร์ใด แล้วแต่รูปของคำสั่ง เช่น ADD HL, DE ทำการบวกค่า ข้อมูลใน DE, HL แล้วเก็บในรีจิสเตอร์ HL

ข้อมูลในรีจิสเตอร์ IX และ IY สามารถรวมเข้ากับข้อมูลใน BC DE SP และตัวมันเองได้โดยใช้คำสั่ง ADD IN, PP และ ADD IY, RR และสามารถทำการเพิ่มค่าหรือลดค่าข้อมูลในคูรีจิสเตอร์ BC DE HL หรือ รีจิสเตอร์ 16 บิต IX IY SP ได้ คำสั่งคือ INC, SS และ DEC, SS

กลุ่มการหมุนและเลื่อนข้อมูล

คำสั่งกลุ่มที่ใช้สำหรับหมุนข้อมูลและเลื่อนข้อมูลไปทางซ้ายหรือทางขวา โดยจะผ่านแฟลกตัวทดหรือไม่ผ่านก็ได้ คำสั่งกลุ่มนี้เช่น RLCA RLA RRCA และ RRA

ซึ่ง R= ROTATE A= ACCUMULATOR

ลักษณะตรงกลางบ่งบอกทิศทางหมุนเช่น RLCA คือ ROTATE LEFT CIRCULAR ACCUMULATOR คือ การหมุนไปทางซ้าย 1 บิต MSB ของ ACCUMULATOR จะผ่านไปอยู่ที่แฟลกตัวทดพร้อมทั้งหมุนไปเป็น LSB ของ ACCUMULATOR 1 บิต

RLA คือ ROTATE LEFT ACCUMULATOR คือ หมุนข้อมูลไปทางซ้าย 1 บิต โดยข้อมูลของ ACCUMULATOR และ แฟลกตัวทด จะหมุนไปเป็น LSB ของ ACCUMULATOR

กลุ่มการ เซต รีเซต และทดสอบบิต

คำสั่งกลุ่มนี้จะทำการ เซต รีเซต หรือทดสอบบิตใดบิตหนึ่ง ใน 8 บิต ของ รีจิสเตอร์ใน ซีพียู (A,B,C,D,E,H,L) หรือในหน่วยความจำตามตำแหน่งที่กำหนด ดังนั้นการอ้างถึงตำแหน่งของข้อมูลอาจเป็น แบบ รีจิสเตอร์ แบบอินเดกซ์

เช่นคำสั่ง BIR B,R เป็นคำสั่งที่ทำการทดสอบบิตที่ระบุโดย B ของข้อมูลใน รีจิสเตอร์

ถ้าข้อมูลตำแหน่งของบิตที่ทำการทดสอบบิตนั้นเป็น 0 แฟลก Z จะเซตเป็น 1

ถ้าข้อมูลตำแหน่งของบิตที่ทำการทดสอบบิตนั้นเป็น 1 แฟลก Z จะเซตเป็น 0

คำสั่ง SET B,S จะทำการเซตข้อมูลตำแหน่งที่ถูกระบุให้เป็น 1

คำสั่ง RES B,S จะทำการรีเซตข้อมูลตำแหน่งที่ถูกระบุให้เป็น 0

กลุ่มการกระโดด

คำสั่งการกระโดดนี้ จะแบ่งได้คือการกระโดดแบบไม่มีเงื่อนไข และแบบอ้างเงื่อนไข
คำสั่งกระโดดจะทำการเปลี่ยนแปลงค่าในโปรแกรมเคาน์เตอร์

คำสั่งที่กระโดดไปตำแหน่งใด ๆ ก็ได้โดยไม่มีเงื่อนไข คือ SP_{mn} เมื่อ mn เป็นเลข
ฐาน 16 บิต ที่ใช้ระบุตำแหน่ง ของหน่วยความจำ เช่น SP 17FFH หมายถึงต้องการกระโดด
ไปยังหน่วยความจำตำแหน่ง 17FFH

คำสั่ง SP CC, mn คือคำสั่งกระโดดแบบมีเงื่อนไข ซึ่ง CC เป็นฟิลด์กำหนดรูปแบบ
การกระโดด

CPU Z-80 ยังมีคำสั่งกระโดดที่ใช้ในการอ้างตำแหน่งแบบรีจิสเตอร์ใดเรียกได้ด้วย
คือข้อมูลในรีจิสเตอร์ HL IX หรือ IY เพื่อการอ้างตำแหน่งที่ต้องการ เช่น

JP(HL), JP(IX), JP(IY)

คำสั่งการกระโดดแบบสัมพันธ์ มีทั้งการกระโดดแบบมีเงื่อนไข และไม่มีเงื่อนไข
เช่นรูปแบบคำสั่ง กระโดดแบบไม่มีเงื่อนไข JR, E

รูปแบบคำสั่งกระโดดแบบไม่มีเงื่อนไข JR C, E JR NC, E JRNZ, E คำ E คือคำ
ระยะห่าง

ตำแหน่งใช้งาน = PC + Z + คำระยะห่าง

ดังนั้นคำระยะห่าง = ตำแหน่งที่ใช้งาน - PC - Z

เช่นคำสั่งกระโดดอยู่ในตำแหน่ง 1000H หากต้องการกระโดดไปยังตำแหน่ง 103AH
สามารถคำนวณหาระยะห่างที่จะต้องบรรจุ ในไบต์ Z ได้คือ

คำระยะห่าง = 103A - 1000 - A = 38

หากต้องการกระโดดออกหลัง คำระยะห่างจะเกิดติดลบ ต้องทำการทำเป็นคอมพลี
เมนต์ 2 จึงจะได้ระยะห่างที่ถูกต้อง เช่น

ต้องการกระโดดไป OFFAH ซึ่ง PE อยู่ที่ 1000H

OFFA = 1000 + 2 + คำระยะห่าง

คำระยะห่าง = OFFA - 1000 - 2

= -80

= FFF8

= F8

ซึ่งเป็นคอมพลีเมนต์ที่ช่วงของ 8

กลุ่มการเรียกใช้และกลับจากโปรแกรมย่อย

คำสั่งการเรียกใช้โปรแกรมย่อย จะมีทั้งแบบไม่มีเงื่อนไขและแบบมีเงื่อนไข

CALL mm เรียกใช้โปรแกรมย่อยอย่างไม่มีเงื่อนไข

CALL CC,mm เป็นการเรียกใช้โปรแกรมย่อยอย่างไม่มีเงื่อนไข

RET เป็นคพ

RET CC เป็นคำสั่งออกจากโปรแกรมย่อยแบบมีเงื่อนไข

เช่นตัวอย่าง สมมุติให้โปรแกรมเริ่มต้นที่ ตำแหน่ง 11000H และที่ตำแหน่ง 1004H มีการเรียกใช้คำสั่ง CALL 300AH และคำสั่งต่อไปหลังจาก CALL คือ คำสั่งที่อยู่ในตำแหน่งที่ 11007 H เมื่อซีพียู ปฏิบัติคำสั่ง CALL 300 AH ซีพียูก็จะทำการนำเอาค่าตำแหน่งของคำสั่งต่อไปเก็บในสวิตช์ โดยไบท์สูงเก็บก่อน และตามด้วยไบท์ต่ำสุดอยู่บนสุด

จากนั้นก็เปลี่ยนค่าใน PC ให้เป็นไปตามตำแหน่งของโปรแกรมย่อยที่เรียก เมื่อเจอคำสั่ง RET ก็จะนำค่าใน สแตค คืนค่าให้กับ PC โดยไบท์ต่ำออกมาก่อนแล้วตามด้วยไบท์สูง แล้วจึงทำคำสั่งต่อไปในโปรแกรม หลัก

คำสั่ง CALL CC,mm และ RET CC ก็เหมือนกันแต่มีเงื่อนไขที่ถูกต้องก่อนเริ่มทำงาน

กลุ่มอินพุทและเอาต์พุท

คำสั่งกลุ่มนี้เป็นคำสั่งเพื่อใช้ในการส่งถ่ายข้อมูลระหว่างรีจิสเตอร์ต่าง ๆ คือ A B C D E H L กับ อุปกรณ์ อินพุท เอาต์พุทภายนอก หรืออาจส่งถ่ายข้อมูลเป็นกลุ่มระหว่างอุปกรณ์อินพุท กับหน่วยความจำ

คำสั่งกลุ่มการอินพุท เอาต์พุท ระหว่าง รีจิสเตอร์ต่าง ๆ ของ ซีพียู กับอุปกรณ์อินพุท เอาต์พุท ภายนอก

IN A,N IN ®,C OUT (N),A และ OUT©,R

IN A,(N) เป็นคำสั่งนำข้อมูลมาจากอินพุทพอร์ต หมายเลข N มาเก็บไว้ใน ACCUMULATOR เมื่อ N เป็นเลขฐาน 2 ขนาด 8 บิต มีค่าตั้งแต่ 0 - 255 ค่า N จะแสดงADDRESS BUS A7-A0

OUT(N),A เป็นคำสั่งนำข้อมูลจาก ACCUMULATOR ออกไปยังเอาต์พุทพอร์ต หมายเลขที่กำหนดโดย N

การทำงานของชุด Z-80 CONTROLLER

1. หลักการทำงานของ ภาคจ่ายไฟ

เมื่อได้รับไฟ 220 V. เข้ามา หม้อแปลงก็แปลงแรงดันจาก 200 V. ให้เหลือ 12 V. ผ่าน IC ร์คยูลเลข 9 V. เบอร์ 7809 เพื่อที่จะแปลงแรงดันจาก 12 V. ให้เหลือ 9 V. 1.0 Amp. เพื่อใช้เป็นไฟเลี้ยงวงจรภาคต่าง ๆ

2. ชุด Z 80 CONTROLLER

หัวใจหลักของภาคนี้ คือ ไมโครโปรเซสเซอร์เบอร์ Z 80 ซึ่งจะมี EPROM เบอร์ 2764 เป็นตัวที่เก็บ SOFTWARE ที่ใช้ควบคุมการทำงานของ BORD นี้ และ PIO 8255 ทำหน้าที่เป็น I/O PORT เพื่อเชื่อมโยงกับ HARDWARE ของชุด I/O

หลักการทำงาน

เมื่อเริ่มจ่ายไฟให้กับวงจร CPU Z-80 จะอยู่ในสภาวะ POWER ON RESET คือ จะเริ่มทำงานที่บรรทัด 0000H (ADDRESS 0000H) จากนั้น EPROM ก็จะเริ่มส่ง SOFTWARE เข้ามาทีละบรรทัดเพื่อใช้ในการกำหนดให้ CPU Z-80 รู้จักกับพอร์ตต่าง ๆ รวมทั้ง RAM ด้วย (IC 6264) จากนั้น CPU จะส่งสัญญาณไปควบคุมชุด LCD DISPLAY เพื่อที่จะแสดงข้อความต่าง ๆ ให้ทราบ จากนั้น CPU จะตรวจสอบการใส่ PASSWORD ว่ามีการใส่ PASSWORD ล่วงหน้าหรือไม่ ถ้าไม่มีการใส่ CPU จะถามรหัสตามช่องต่าง ๆ

จากนั้นผู้ใช้เครื่องก็ต้องป้อนรหัสผ่านเข้าไป เพื่อกำหนด PASSWORD ตามช่องนั้น ๆ เมื่อผู้ใช้กำหนดรหัสผ่านเสร็จแล้ว CPU Z-80 จะกลับเข้าสู่การทำงานปกติ

ในโหมดปกติ CPU จะรอการกด KEY ใด ๆ เพื่อเปลี่ยนจาก MODE ปกติ เป็น MODE เข้ารหัส จากนั้นผู้ใช้เครื่องจะกำหนดว่าจะส่งหรือ แก้ไข PASSWORD ใน Ch ใด ๆ ถ้าจะส่งผู้ใช้เครื่องต้องเข้ารหัสผ่านของ Ch นั้น ๆ เสียก่อน ถ้าเข้ารหัสถูก CPU จะถามว่าต้องการแก้ไขหรือ ต้องการจะส่งสัญญาณไปควบคุมตาม Ch นั้นผู้ใช้จะเลือก ฟังก์ชัน ของทั้งการส่ง และการแก้ไขได้จาก KEYBOARD โดยตรง เมื่อกดปุ่ม F (SEND)

CPU จะงานส่ง DATA CODE ออกไปที่พอร์ต 8255 (พอร์ต B) เพื่อไปควบคุมการทำงานของภาคส่งอีกครั้งหนึ่ง ถ้าในกรณีที่กดปุ่ม E (SET UP) CPU จะรอรับค่า PASSWORD ของ Ch นั้น ๆ ใหม่ และเก็บค่า PASSWORD นั้นลงไปใน RAM

บทสรุปและคำวิจารณ์

การดำเนินการสร้าง REMOTE UHF ได้ดำเนินการมาตั้งแต่ภาคเรียนที่ 2 ปีการศึกษา 2539 โดยเริ่มต้นจากกการทดลองวงจรชุดส่ง ซึ่งการทดลองได้พบกับปัญหาต่างๆมากพอสมควร

ในภาคเรียนที่ 1 ปีการศึกษา 2540 ได้ทำการทดลองวงจรการเข้ารหัส โดยใช้วงจรลอจิก ประสพปัญหามากมายจึงได้ทำการแก้ไขเรื่อยมา จึงได้เปลี่ยนแนวทางในการแก้ปัญหาจากวงจร ลอจิกมาใช้ CPU Z-80 ในการ Control โดยการเขียนโปรแกรมจึงทำให้ได้ผลเป็นที่น่าพอใจ ตามวัตถุประสงค์ที่ตั้งไว้ จากนั้นจึงได้วงจรที่เสร็จสมบูรณ์ในภาคเรียนที่ 1 ปีการศึกษา 2540 ปรากฏผลว่าเมื่อทำการทดสอบแล้วได้ผลเป็นที่น่าพอใจ

สำหรับโครงการนี้สามารถนำไปใช้งานได้เลย และสามารถนำไปประยุกต์ควบคุมอย่างอื่น ได้อีกมากมาย คณะผู้จัดทำหวังว่าโครงการนี้จะประ โยชน์ และ พื้นฐานสำหรับผู้สนใจด้าน Control และ การเข้ารหัส เป็นประโยชน์ในการพัฒนาต่อไป ซึ่งจะเป็นหนทางหนึ่งในการช่วย พัฒนาเทคโนโลยีที่ผลิตขึ้นภายในประเทศได้ต่อไปในอนาคต

เอกสารอ้างอิง

- 1)Chris Bowick “RF circuit design” Howard W.sam & Co.,Inc.,1982
- 2)Millman and taub “pulse,digital and switching waveforms”
Mcgraw-hill kogakusha,Ltd.1965
- 3)ไมโคร โปรเซสเซอร์และการออกแบบเบื้องต้น จิติ หนูแก้ว



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ขอขอบพระคุณ บิดา มารดา ผู้ให้กำเนิด และครูบาอาจารย์ โดยเฉพาะอย่างยิ่ง อาจารย์
สมภพ แก้วมีชัย ที่ยอมรับเป็นที่ปรึกษา และให้คำปรึกษาเกี่ยวกับการทำโครงการ และการทำ
ปฏิญานิพนธ์นี้ให้สำเร็จไปด้วยดี

ขอขอบคุณ เพื่อน ๆ ที่ช่วยทำให้มีกำลังใจในการทำปฏิญานิพนธ์ครั้งนี้สำเร็จด้วยดี

นายกุลวรรณ เพชรสุวรรณ
นายพงษ์ศักดิ์ สุวรรณกาญจน์
คณะผู้จัดทำปฏิญานิพนธ์




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0 CD8C08. CHC: CALL UKEY
3 216405 LD HL,TABCHC
6 CD3108 CALL WRP1
9 CD4708 CALL DELLONG ;delay time
C DD218081 LD IX,8180H
0 CDA70B CALL PASSWORD
3 DD218081 LD IX,8180H
7 FD219081 LD IY,8190H
B CDF50B CALL TAKEWORD ;password correct?
E 217405 LD HL,TABCONFIRM
1 CD2008 CALL WRPO
4 CD3A08 CALL DELAY
7 CD9808 CALL PKEY ;push key
A DB40 IN A,(INP) ;send or setup
C FE1E CP 1EH
E CC4B0B CALL Z,SETPC
1 FE1F CP 1FH
3 CCD709 CALL Z,SENDC
6 C30E01 JP STARTUP1

```

```

59 CD3108 CHD: CALL UKEY
5C 217406 LD HL,TABCHD
5F CD3108 CALL WRP1
52 CD4708 CALL DELLONG ;delay time
55 DD21A081 LD IX,81A0H
59 CDA70B CALL PASSWORD
5C DD21A081 LD IX,81A0H
70 FD21B081 LD IY,81B0H
74 CDF50B CALL TAKEWORD ;password correct?
77 217405 LD HL,TABCONFIRM
7A CD2008 CALL WRPO
7D CD3A08 CALL DELAY
80 CD9808 CALL PKEY ;push key
83 DB40 IN A,(INP) ;send or setup
85 FE1E CP 1EH
87 CC620B CALL Z,SETPD
8A FE1F CP 1FH
8C CCE009 CALL Z,SENDD
8F C30E01 JP STARTUP1

```

```


92 CD8C08 CHE: CALL UKEY
95 217406 LD HL,TABCHE
98 CD3108 CALL WRP1
9B CD4708 CALL DELLONG ;delay time
9E DD21C081 LD IX,81C0H
A2 CDA70B CALL PASSWORD
A5 DD21C081 LD IX,81C0H
A9 FD21D081 LD IY,81D0H
AD CDF50B CALL TAKEWORD ;password correct?
B0 217405 LD HL,TABCONFIRM
B3 CD2008 CALL WRPO
B6 CD3A08 CALL DELAY
B9 CD9808 CALL PKEY ;push key
BC DB40 IN A,(INP) ;send or setup
BE FE1E CP 1EH
C0 CC780B CALL Z,SETPE
C3 FE1F CP 1FH
C5 CC670A CALL Z,SENDE
C8 C30E01 JP STARTUP1

```


```

CB CD8C08 CHF: CALL UKEY
CE 217C06 LD HL,TABCHF
D1 CD3108 CALL WRP1
D4 CD4708 CALL DELLONG ;delay time

```



FE1F	CP	1FH	
CC7709	CALL	Z, SEND8	
C30E01	JP	STARTUP1	
CD8C08	CALL	UKEY	
214C06	LD	HL, TABCH9	
CD3108	CALL	WRP1	
CD4708	CALL	DELLONG	;delay time
DD212081	LD	IX, 8120H	
CDA70B	CALL	PASSWORD	
DD212081	LD	IX, 8120H	
FD213081	LD	IY, 8130H	
CDF50B	CALL	TAKWORD	;password correct
217405	LD	HL, TABCONFIRM	
CD2008	CALL	WRP0	
CD3A08	CALL	DELAY	
CD9808	CALL	PKEY	;push key
DB40	IN	A, (INP)	;send or setup
FE1E	CP	1EH	
CC060B	CALL	Z, SETP9	
FE1F	CP	1FH	
CC8F09	CALL	Z, SEND9	
C30E01	JP	STARTUP1	
CD8C08	CALL	UKEY	
214C06	LD	HL, TABCHA	
CD3108	CALL	WRP1	
CD4708	CALL	DELLONG	;delay time
DD214081	LD	IX, 8140H	
CDA70B	CALL	PASSWORD	
DD214081	LD	IX, 8140H	
FD215081	LD	IY, 8150H	
CDF50B	CALL	TAKWORD	;password correct ?
217405	LD	HL, TABCONFIRM	
CD2008	CALL	WRP0	
CD3A08	CALL	DELAY	
CD9808	CALL	PKEY	;push key
DB40	IN	A, (INP)	;send or setup
FE1E	CP	1EH	
CC1D0B	CALL	Z, SETPA	
FE1F	CP	1FH	
CCA709	CALL	Z, SENDA	
C30E01	JP	STARTUP1	
CD8C08	CALL	UKEY	
215C06	LD	HL, TABCHB	
CD3108	CALL	WRP1	
CD4708	CALL	DELLONG	;delay time
DD216081	LD	IX, 8160H	
CDA70B	CALL	PASSWORD	
DD216081	LD	IX, 8160H	
FD217081	LD	IY, 8170H	
CDF50B	CALL	TAKWORD	;password correct?
217405	LD	HL, TABCONFIRM	
CD2008	CALL	WRP0	
CD3A08	CALL	DELAY	
CD9808	CALL	PKEY	;push key
DB40	IN	A, (INP)	;send or setup
FE1E	CP	1EH	
CC340B	CALL	Z, SETPB	
FE1F	CP	1FH	
CC1F09	CALL	Z, SENDB	
C30E01	JP	STARTUP1	



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและเผยแพร่ไปยังเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0	CD8C08	CHC:	CALL	UKEY	
3	216406		LD	HL, TABCHC	
6	CD3108		CALL	WRP1	
9	CD4708		CALL	DELLONG	;delay time
C	DD218081		LD	IX, 8180H	
0	CDA70B		CALL	PASSWORD	
3	DD218081		LD	IX, 8180H	
7	FD219081		LD	IY, 8190H	
B	CDF50B		CALL	TAKEWORD	;password correct?
E	217405		LD	HL, TABCONFIRM	
1	CD2008		CALL	WRP0	
4	CD3A08		CALL	DELAY	
7	CD9808		CALL	PKEY	;push key
A	DB40		IN	A, (INP)	;send or setup
C	FE1E		CP	1EH	
E	CC4B0B		CALL	Z, SETPC	
1	FE1F		CP	1FH	
3	CCD709		CALL	Z, SENDC	
6	C30E01		JP	STARTUP1	

9	CD4708	CHD:	CALL	UKEY	
C	216406		LD	HL, TABCHD	
F	CD3108		CALL	WRP1	
2	CD4708		CALL	DELLONG	;delay time
5	DD21A081		LD	IX, 81A0H	
9	CDA70B		CALL	PASSWORD	
C	DD21A081		LD	IX, 81A0H	
7	FD21B081		LD	IY, 81B0H	
4	CDF50B		CALL	TAKEWORD	;password correct?
7	217405		LD	HL, TABCONFIRM	
A	CD2008		CALL	WRP0	
D	CD3A08		CALL	DELAY	
0	CD9808		CALL	PKEY	;push key
3	DB40		IN	A, (INP)	;send or setup
5	FE1E		CP	1EH	
7	CC620B		CALL	Z, SETPD	
8	FE1F		CP	1FH	
C	CCEF09		CALL	Z, SENDD	
F	C30E01		JP	STARTUP1	

9	CD8C08	CHE:	CALL	UKEY	
5	217406		LD	HL, TABCHE	
8	CD3108		CALL	WRP1	
B	CD4708		CALL	DELLONG	;delay time
E	DD21C081		LD	IX, 81C0H	
A	CDA70B		CALL	PASSWORD	
5	DD21C081		LD	IX, 81C0H	
9	FD21D081		LD	IY, 81D0H	
D	CDF50B		CALL	TAKEWORD	;password correct?
0	217405		LD	HL, TABCONFIRM	
3	CD2008		CALL	WRP0	
6	CD3A08		CALL	DELAY	
9	CD9808		CALL	PKEY	;push key
C	DB40		IN	A, (INP)	;send or setup
E	FE1E		CP	1EH	
0	CC700B		CALL	Z, SETPE	
3	FE1F		CP	1FH	
5	CC670A		CALL	Z, SENDE	
8	C30E01		JP	STARTUP1	

B	CD8C08	CHF:	CALL	UKEY	
E	217C06		LD	HL, TABCHF	
D	CD3108		CALL	WRP1	
4	CD4708		CALL	DELLONG	;delay time

นี่เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น กรุณาอย่าให้นำไปใช้ประโยชน์ด้านการค้า
 ทรัพย์สินใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกหรือเผยแพร่เอกสารเหล่านี้ไปยังเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

04D7 DD21E081 LD IX,81E0H
04DB CDA70B CALL PASSWORD
04DE DD21E081 LD IX,81E0H
04E2 FD21F081 LD IY,81F0H
04E6 CDF50B CALL TAKEWORD ;password correct?
04E9 217405 LD HL,TABCONFIRM
04EC CD2008 CALL WRPO
04EF CD3A08 CALL DELAY
04F2 CD9803 CALL PKEY ;push key
04F5 DE10 IN A,(INP) ;send or setup
04F7 FE13 CP 1EH
04F9 CC900B CALL Z,SETPF
04FC FE1F CP 1FH
04FE CC1F0A CALL Z,SENDF
0501 C30E01 JP STARTUP1

```

```

0504 219405 SET_PASSWORD: LD HL,TABSETP
0507 CD2008 CALL WRPO
050A CD4708 CALL DELLONG
050D CD4708 CALL DELLONG
0510 21F405 LD HL,TABCH
0513 CD2008 CALL WRPO
0516 CD3A08 CALL DELAY

0519 CD370A CALL SETP0 ;set channel100
051C CD4E0A CALL SETP1 ;set channel101
051F CD650A CALL SETP2 ;set channel102
0522 CD7C0A CALL SETP3 ;set channel103

0525 CD930A CALL SETP4 ;set channel104
0528 CDAA0A CALL SETP5 ;set channel105
052B CDC10A CALL SETP6 ;set channel106
052E CDD80A CALL SETP7 ;set channel107

0531 CDEF0A CALL SETP8 ;set channel108
0534 CD060B CALL SETP9 ;set channel109
0537 CD1D0B CALL SETPA ;set channel110
053A CD340B CALL SETPB ;set channel111

053D CD4B0B CALL SETPC ;set channel112
0540 CD620B CALL SETPD ;set channel113
0543 CD790B CALL SETPE ;set channel114
0546 CD900B CALL SETPF ;set channel115

0549 3EA7 LD A,0A3H ;load A =A3
054B 321290 LD (9000H),A ;address 9000H
054E CD3A08 CALL DELAY
0551 C30001 JP STARTUP

```

```

0554 5548462052TABBEGIN: DFB "UHF Remote 16 CH"
0564 52656D6F74TABSTAND: DFB "Remote Stand by"
0574 4629205365TABCONFIRM: DFB "F) Send E) Setup"
0584 5365742075TABCHSET: DFB "Set up Channel "
0594 5061737377TABSETP: DFB "Password Setup. "
05A4 5061737377TABPASS0: DFB "Password _____"
05B4 202A5F5F5FTAB1: DFB " * _____ "
05BC 202A2A5F5FTAB2: DFB " ** _____ "
05C4 202A2A2A5FTAB3: DFB " *** _____ "
05CC 202A2A2A2ATAB4: DFB " **** _____ "
05D4 5061737377TABERROR: DFB "Password Error !"
05E4 5061737377TABTRUE: DFB "Password Correct "
05F4 4368616E6ETABCH: DFB "Channel _____"
0604 3030202020TABCH0: DFB "00 _____"
060C 3030202020TABCH1: DFB "01 _____"

```

```

14 3032202020TABCH2: DFB "02 "
1C 3033202020TABCH3: DFB "03 "
24 3034202020TABCH4: DFB "04 "
2C 3035202020TABCH5: DFB "05 "
34 3036202020TABCH6: DFB "06 "
3C 3037202020TABCH7: DFB "07 "
44 3038202020TABCH8: DFB "08 "
4C 3039202020TABCH9: DFB "09 "
54 3130202020TABCHA: DFB "10 "
5C 3131202020TABCHB: DFB "11 "
64 3132202020TABCHC: DFB "12 "
6C 3133202020TABCHD: DFB "13 "
74 3134202020TABCHE: DFB "14 "
7C 3135202020TABCHF: DFB "15 "
84 53656E6420TABCH_0_SEND: DFB "Send Channel 00>"
94 53656E6420TABCH_1_SEND: DFB "Send Channel 01>"
A4 53656E6420TABCH_2_SEND: DFB "Send Channel 02>"
B4 53656E6420TABCH_3_SEND: DFB "Send Channel 03>"
C4 53656E6420TABCH_4_SEND: DFB "Send Channel 04>"
D4 53656E6420TABCH_5_SEND: DFB "Send Channel 05>"
E4 53656E6420TABCH_6_SEND: DFB "Send Channel 06>"
F4 53656E6420TABCH_7_SEND: DFB "Send Channel 07>"
04 53656E6420TABCH_8_SEND: DFB "Send Channel 08>"
14 53656E6420TABCH_9_SEND: DFB "Send Channel 09>"
24 53656E6420TABCH_A_SEND: DFB "Send Channel 10>"
34 53656E6420TABCH_B_SEND: DFB "Send Channel 11>"
44 53656E6420TABCH_C_SEND: DFB "Send Channel 12>"
54 53656E6420TABCH_D_SEND: DFB "Send Channel 13>"
64 53656E6420TABCH_E_SEND: DFB "Send Channel 14>"
74 53656E6420TABCH_F_SEND: DFB "Send Channel 15>"

```

```

;SUB LCDINI = 00H
784 3E38 LCDINI: LD A,38H ;Function Set
786 D380 OUT (PDATA),A
788 CDAB07 CALL DELAYL
78B CDAB07 CALL DELAYL
78E 3E0F LD A,0FH ;Display on/off Contr
790 D380 OUT (PDATA),A
792 CDAB07 CALL DELAYL
795 3E0E LD A,0EH ;Entry mode Set
797 D380 OUT (PDATA),A
799 CDAB07 CALL DELAYL
79C 3E01 CLSLCD: LD A,01H
79E D380 OUT (PDATA),A
7A0 CDAB07 CALL READ
7A3 C9 RET

7A4 7A WRBYTE: LD A,D
7A5 D382 OUT (PSING),A
7A7 CDAB07 CALL READ
7AA C9 RET

7AB C5 DELAYL: PUSH BC
7AC F5 PUSH AF
7AD 0600 LD B,00H
7AF 10FE DELAYL1: DJNZ DELAYL1
7B1 F1 POP AF
7B2 C1 POP BC
7B3 C9 RET

7B4 CBFF GOTO: SET 7,A
7B6 D380 OUT (PDATA),A
7B8 CDAB07 CALL READ

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

กิจกรรมใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอก หรือทำซ้ำโดยไม่ได้รับอนุญาตของเอกสารทุกครั้งที่มีการนำไปใช้

07BC DB84	READ:	IN	A, (PREAD)
07BE CB7F		BIT	7,A
07C0 20FA		JR	NZ,READ
07C2 C9		RET	
07C3 0608	WRLINE:	LD	B,8H
07C5 7E	TEST11:	LD	A, (HL)
07C6 57		LD	D,A
07C7 CDA407		CALL	WRBYTE
07CA 23		INC	HL
07CB 10F8		DJNZ	TEST11
07CD C9		RET	
07CE E5	BSHL:	PUSH	HL
07CF 210F82		LD	HL,DSP_BUF+15
07D2 7E	BSHL1:	LD	A, (HL)
07D3 72		LD	(HL),D
07D4 57		LD	D,A
07D5 2B		DEC	HL
07D6 10FA		DJNZ	BSHL1
07D8 E1		POP	HL
07D9 C9		RET	
07DA E5	BSHR:	PUSH	HL
07DB 210082		LD	HL,DSP_BUF
07DE 7E	BSHR1:	LD	A, (HL)
07DF 72		LD	(HL),D
07E0 57		LD	D,A
07E1 23		INC	HL
07E2 10FA		DJNZ	BSHR1
07E4 E1		POP	HL
07E5 C9		RET	
07E6 E5	WR_DSP:	PUSH	HL
07E7 CD9C07		CALL	CLSLCD
07EA 0608		LD	B,8H
07EC 210082		LD	HL,DSP_BUF
07EF 56	WR_DSP1:	LD	D, (HL)
07F0 CD1208		CALL	WRLCD
07F3 23		INC	HL
07F4 10F9		DJNZ	WR_DSP1
07F6 0608		LD	B,8H
07F8 16C0		LD	D,0C0H
07FA CD0608		CALL	LCDCMD
07FD 56	WR_DSP2:	LD	D, (HL)
07FE CD1208		CALL	WRLCD
0801 23		INC	HL
0802 10F9		DJNZ	WR_DSP2
0804 E1		POP	HL
0805 C9		RET	
0806 F5	LCDCMD:	PUSH	AF
0807 CDBC07		CALL	READ
080A 7A		LD	A,D
080B D380		OUT	(PDATA),A
080D CDBC07		CALL	READ
0810 F1		POP	AF
0811 C9		RET	
0812 F5	WRLCD:	PUSH	AF
0813 D5		PUSH	DE
0814 CDBC07		CALL	READ
0817 7A		LD	A,D
0818 D382		OUT	(PSING),A

```

081A GDBC07          CALL    READ
081D D1             POP     DE
081E F1             POP     AF
081F C9             RET

;SUB WRPO = 01H
0820 3E00          WRPO:   LD      A,00H
0822 CDB407        CALL    GOTO
0825 CDC307        CALL    WRLINE
0828 3E40          LD      A,40H
082A CDB407        CALL    GOTO
082D CDC307        CALL    WRLINE
0830 C9             RET

;SUB WRP1 = 02H
0831 3E40          WRP1:   LD      A,40H
0833 CDB407        CALL    GOTO
0836 CDC307        CALL    WRLINE
0839 C9             RET

;SUB DELAY = 03H
083A F5           DELAY:   PUSH   AF
083B E5           PUSH   HL
083C 210060        LD      HL,6000H
083F 2B           DEL1:   DEC   HL
0840 7C           LD      A,H
0841 B5           OR     L
0842 20FB        JR     NZ,DEL1
0844 E1           POP    HL
0845 F1           POP    AF
0846 C9           RET

;SUB DELAY LONG = 04H
0847 F5           DELLONG:  PUSH   AF
0848 3E08        LD      A,08H
084A CD3A08      DEL2:   CALL  DELAY
084D 3D           DEC   A
084E 20FA        JR     NZ,DEL2
0850 F1           POP    AF
0851 C9           RET

;SUB LCD SHIFT LEFT = 05H
0852 0E10        DSP_LEFT: LD    C,16
0854 56          DSP_L1:  LD    D,(HL)
0855 0610        LD    B,16
0857 CDCE07      CALL  BSHL
085A CDE607      CALL  WR_DSP
085D CD3A08      CALL  DELAY
0860 ,23         INC   HL
0861 0D         DEC   C
0862 ,20F0       JR     NZ,DSP_L1
0864 CD4708      CALL  DELLONG
0867 C9         RET

;SUB CLEAR BUFFER = 06H
0868 210082      CLR_BUF: LD    HL,DSP_BUF
086B 110182      LD    DE,DSP_BUF+1
086E 011000      LD    BC,16
0871 3620        LD    (HL)," "
0873 EDB0        LDIR
0875 C9         RET

;SUB LCD SHIFT RIGHT = 07H
0876 0E10        DSP_RIGHT: LD    C,16

```

```

0878 56      DSP_R1:      LD      D, (HL)
0879 0610    LD      B, 16
087B CDDA07  CALL    BSHR
087E CDE607  CALL    WR_DSP
0881 CD3A08  CALL    DELAY
0884 2B      DEC     HL
0885 0D      DEC     C
0886 20F0    JR      NZ, DSP_R1
0888 CD4708  CALL    DELLONG
088B C9      RET

```

```

;SUB UNPRESS KEY = 08H
088C F5      UKEY:    PUSH    AF
088D CD3A08  UKEY1:  CALL    DELAY
0890 DB40    IN      A, (INP)
0892 E610    AND     10H
0894 20F7    JR      NZ, UKEY1
0896 F1      POP     AF
0897 C9      RET

```

```

;SUB PRESS KEY = 09H
0898 F5      PKEY:    PUSH    AF
0899 DB40    PKEY1:  IN      A, (INP)
089B E610    AND     10H
089D 28FA    JR      Z, PKEY1
089F F1      POP     AF
08A0 C9      RET

```

```

;SUB TITLE = 0AH
08A1 CD8407  TITLE:  CALL    LCDINI
08A4 CD6808  CALL    CLR_BUF
08A7 215405  LD      HL, TABBEGIN
08AA CD5208  CALL    DSP_LEFT
08AD CD6808  CALL    CLR_BUF
08B0 217305  LD      HL, TABSTAND+15
08B3 CD7008  CALL    DSP_RIGHT
08B6 C9      RET

```

```

;SUB SEND0 = 0BH
08B7 218406  SEND0:  LD      HL, TABCH_0_SEND
08BA CD2008  CALL    WRPO
08BD 3E10    LD      A, 10H
08BF D341    OUT    (OUTP), A
08C1 CD4708  CALL    DELLONG
08C4 CD4708  CALL    DELLONG
08C7 3E00    LD      A, 00H
08C9 D341    OUT    (OUTP), A
08CB CD3A08  CALL    DELAY
08CE C9      RET

```

```


;SUB SEND1 = 0CH
08CF 219406  SEND1:  LD      HL, TABCH_1_SEND
08D2 CD2008  CALL    WRPO
08D5 3E11    LD      A, 11H
08D7 D341    OUT    (OUTP), A
08D9 CD4708  CALL    DELLONG
08DC CD4708  CALL    DELLONG
08DF 3E00    LD      A, 00H
08E1 D341    OUT    (OUTP), A
08E3 CD3A08  CALL    DELAY
08E6 C9      RET

```

```

;SUB SEND2 = 0DH
08E7 21A406  SEND2:  LD      HL, TABCH_2_SEND

```



เอกสารที่สงวนไว้สำหรับการใช้งานการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

08EA CD2008 CALL WRPO
08ED 3E12 LD A,12H
08EF D341 OUT (OUTP),A
08F1 CD4708 CALL DELLONG
08F4 CD4,08 CALL DELLONG
08F7 3E00 LD A,00H
08F9 D341 OUT (OUTP),A
08FB CD3A08 CALL DELAY
08FE C9 RET

```

```

;SUB SEND3 = 0EH

```

```

08FF 21B406 SEND3: LD HL,TABCH_3_SEND
0902 CD2008 CALL WRPO
0905 3E13 LD A,13H
0907 D341 OUT (OUTP),A
0909 CD4708 CALL DELLONG
090C CD4708 CALL DELLONG
090F 3E00 LD A,00H
0911 D341 OUT (OUTP),A
0913 CD3A08 CALL DELAY
0916 C9 RET

```

```

;SUB SEND4 = 0FH

```

```

0917 21C406 SEND4: LD HL,TABCH_4_SEND
091A CD2008 CALL WRPO
091D 3E14 LD A,14H
091F D341 OUT (OUTP),A
0921 CD4708 CALL DELLONG
0924 CD4708 CALL DELLONG
0927 3E00 LD A,00H
0929 D341 OUT (OUTP),A
092B CD3A08 CALL DELAY
092E C9 RET

```

```

;SUB SEND5 = 10H

```

```

092F 21D406 SEND5: LD HL,TABCH_5_SEND
0932 CD2008 CALL WRPO
0935 3E15 LD A,15H
0937 D341 OUT (OUTP),A
0939 CD4708 CALL DELLONG
093C CD4708 CALL DELLONG
093F 3E00 LD A,00H
0941 D341 OUT (OUTP),A
0943 CD3A08 CALL DELAY
0946 C9 RET

```

```

;SUB SEND6 = 11H

```

```

0947 21E406 SEND6: LD HL,TABCH_6_SEND
094A CD2008 CALL WRPO
094D 3E16 LD A,16H
094F D341 OUT (OUTP),A
0951 CD4708 CALL DELLONG
0954 CD4708 CALL DELLONG
0957 3E00 LD A,00H
0959 D341 OUT (OUTP),A
095B CD3A08 CALL DELAY
095E C9 RET

```

```

;SUB SEND7 = 12H

```

```

095F 21F406 SEND7: LD HL,TABCH_7_SEND
0962 CD2008 CALL WRPO
0965 3E17 LD A,17H
0967 D341 OUT (OUTP),A
0969 CD4708 CALL DELLONG

```

```

096C CD4708 CALL DELLONG
096F 3E00 LD A,00H
0971 D341 OUT (OUTP),A
0973 CD3A08 CALL DELAY
0976 C9 RET

```

```

;SUB SEND8 = 13H

```

```

SEND8: LD HL,TABCH_8_SEND
0977 210407 CALL WRPO
097A GD2008 LD A,18H
097D 3E18 OUT (OUTP),A
097F D341 CALL DELLONG
0981 CD4708 CALL DELLONG
0984 CD4708 LD A,00H
0987 3E00 OUT (OUTP),A
0989 D341 CALL DELAY
098B CD3A08 RET
098E C9

```

```

;SUB SEND9 = 14H

```

```

SEND9: LD HL,TABCH_9_SEND
098F 211407 CALL WRPO
0992 CD2008 LD A,19H
0995 3E19 OUT (OUTP),A
0997 D341 CALL DELLONG
0999 CD4708 CALL DELLONG
099C CD4708 LD A,00H
099F 3E00 OUT (OUTP),A
09A1 D341 CALL DELAY
09A3 CD3A08 RET
09A6 C9

```

```

;SUB SENDA = 15H

```

```

SEندا: LD HL,TABCH_A_SEND
09A7 212407 CALL WRPO
09AA CD2008 LD A,1AH
09AD 3E1A OUT (OUTP),A
09AF D341 CALL DELLONG
09B1 CD4708 CALL DELLONG
09B4 CD4708 LD A,00H
09B7 3E00 OUT (OUTP),A
09B9 D341 CALL DELAY
09BB CD3A08 RET
09BE C9

```

```

;SUB SENDB = 16H

```

```

SENDB: LD HL,TABCH_B_SEND
09BF 213407 CALL WRPO
09C2 CD2008 LD A,1BH
09C5 3E1B OUT (OUTP),A
09C7 D341 CALL DELLONG
09C9 CD4708 CALL DELLONG
09CC CD4708 LD A,00H
09CF 3E00 OUT (OUTP),A
09D1 D341 CALL DELAY
09D3 CD3A08 RET
09D6 C9

```

```


;SUB SENDC = 17H

```


```

SENDC: LD HL,TABCH_C_SEND
09D7 214407 CALL WRPO
09DA CD2008 LD A,1CH
09DD 3E1C OUT (OUTP),A
09DF D341 CALL DELLONG
09E1 CD4708 CALL DELLONG
09E4 CD4708 LD A,00H
09E7 3E00 OUT (OUTP),A
09E9 D341 CALL DELAY
09EB CD3A08


```




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามแก้ไขเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;Program Password Decoder
;For Z80 CPU only
;Editor by Mr. Pawuth Boonyarit ( Mike )
;Present in 29 September 1997

```

```

00          CPU      "Z80.TBL"
00          HOF      "INT8"

00          ORG      0000H

40 =      INP:      EQU      40H
41 =      OUTP:     EQU      41H
42 =      P8255C:  EQU      42H
43 =      PCC:     EQU      43H
80 =      PDATA:   EQU      80H
82 =      PSING:   EQU      82H
84 =      PREAD:   EQU      84H

000 210000  START:   LD      HL, 0
003 2B      SDEL:   DEC     HL
004 7D      LD      A, L
005 B4      OR      H
006 20FB    JR      NZ, SDEL

008 31199F  STACK:   LD      SP, 9FFFH ;address stack
00B 3E90    LD      A, 90H
00D D343    OUT     (PCC), A
00F 3E00    LD      A, 00H
011 D341    OUT     (OUTP), A
013 C30001  JP      STARTUP

100          ORG      0100H

100 CD8407  STARTUP:  CALL   LCDINI
103 CDA108  CALL   TITLE ;show title
106 3A0090  LD     A, (9000H)
109 FEA3    CP     0A3H ; check password y or n
10B C20405  JP     NZ, SET_PASSWORD

10E CDA108  STARTUP1: CALL  TITLE
111 CD9808  CALL  PKEY
114 CD8C08  CALL  UKEY
117 211105  LD     HL, TABCH
11A CD2108  CALL  WRPO
11D CD3A08  CALL  DELAY

120 DB40    CHP1:   IN     A, (INP) ; check push key
122 FE10    CP     10H
124 CA7401  JP     Z, CH0
127 FE11    CP     11H
129 CAAD01  JP     Z, CH1
12C FE12    CP     12H
12E CAE601  JP     Z, CH2
131 FE13    CP     13H
133 CA1F02  JP     Z, CH3
136 FE14    CP     14H
138 CA5802  JP     Z, CH4
13B FE15    CP     15H
13D CA9102  JP     Z, CH5
140 FE16    CP     16H
142 CA2102  JP     Z, CH6
145 FE17    CP     17H
147 CA0303  JP     Z, CH7
14A FE18    CP     18H
14C CA3C03  JP     Z, CH8

```

014F	FE19	CP	19H
0151	CA7503	JP	Z, CH9
0154	FE1A	CP	1AH
0156	CAAE03	JP	Z, CHA
0159	FE1B	CP	1BH
015B	CAE703	JP	Z, CHB
015E	FE1C	CP	1CH
0160	CA2004	JP	Z, CHC
0163	FE1D	CP	1DH
0165	CA5904	JP	Z, CHD
0168	FE1E	CP	1EH
016A	CA9204	JP	Z, CHE
016D	FE1F	CP	1FH
016F	CACB04	JP	Z, CHF
0172	18AC	JR	CHP1
0174	CD8C08	CALL	UKEY
0177	210406	LD	HL, TABCH0
017A	CD3108	CALL	WRP1
017D	CD4708	CALL	DELLONG ;delay time
0180	DD210080	LD	IX, 8000H
0184	CDA70B	CALL	PASSWORD
0187	DD210080	LD	IX, 8000H
018B	FD211080	LD	IY, 8010H
018F	CDF50B	CALL	TAKEWORD ; password correct?
0192	217405	LD	HL, TABCONFIRM
0195	CD2008	CALL	WRP0
0198	CD3A08	CALL	DELAY
019B	CD9808	CALL	PKEY ;check push key
019E	DB40	IN	A, (INP) ; send or setup
01A0	FE1E	CP	1EH
01A2	CC370A	CALL	Z, SETP0
01A5	FE1F	CP	1FH
01A7	CCB708	CALL	Z, SEND0
01AA	C30E01	JP	STARTUP1
01AD	CD8C08	CALL	UKEY
01B0	210406	LD	HL, TABCH1
01B3	CD3108	CALL	WRP1
01B6	CD4708	CALL	DELLONG ;delay time
01B9	DD212080	LD	IX, 8020H
01BD	CDA70B	CALL	PASSWORD
01C0	DD212080	LD	IX, 8020H
01C4	FD213080	LD	IY, 8030H
01C8	CDF50B	CALL	TAKEWORD ; password correct?
01CB	217405	LD	HL, TABCONFIRM
01CE	CD2008	CALL	WRP0
01D1	CD3A08	CALL	DELAY ;check push key
01D4	CD9808	CALL	PKEY ;send or setup
01D7	DB40	IN	A, (INP)
01D9	FE1E	CP	1EH
01DB	CC4E0A	CALL	Z, SETP1
01DE	FE1F	CP	1FH
01E0	CCCF08	CALL	Z, SEND1
01E3	C30E01	JP	STARTUP1
01E6	CD8C08	CALL	UKEY
01E9	211406	LD	HL, TABCH2
01EC	CD3108	CALL	WRP1
01EF	CD4708	CALL	DELLONG ;delay time
01F2	DD214080	LD	IX, 8040H
01F6	CDA70B	CALL	PASSWORD
01F9	DD214080	LD	IX, 8040H
01FD	FD215080	LD	IY, 8050H

```

201 CDF50B          CALL    TAKEWORD          ;check password correct
204 217405         LD      HL,TABCONFIRM
207 CD2008         CALL    WRP0
20A CD3A08         CALL    DELAY
20D CD9808         CALL    PKEY              ;check push key
210 DB40           IN      A,(INP)          ;send or setup
212 FE1E           CP      1EH
214 CC650A         CALL    Z,SETP2
217 FE1F           CP      1FH
219 CCE708         CALL    Z,SEND2
21C C30E01         JP      STARTUP1

21F CD8C08         CH3 :   CALL    UKEY
222 211C06         LD      HL,TABCH3
225 CD3108         CALL    WRP1
228 CD4708         CALL    DELLONG          ;delay time
22B DD216080       LD      IX,8060H
22F CDA70B         CALL    PASSWORD
232 DD216080       LD      IX,8060H
236 FD217080       LD      IY,8070H
23A CDF50B         CALL    TAKEWORD        ; password correct?
23D 217405         LD      HL,TABCONFIRM
240 CD2008         CALL    WRP0
243 CD3A08         CALL    DELAY
246 CD9808         CALL    PKEY            ;check push key
249 DB40           IN      A,(INP)        ;send or setup
24B FE1E           CP      1EH
24D CC7C0A         CALL    Z,SETP3
250 FE1F           CP      1FH
252 CCFF08         CALL    Z,SEND3
255 C30E01         JP      STARTUP1

258 CD8C08         CH4 :   CALL    UKEY
25B 211C06         LD      HL,TABCH4
25E CD3108         CALL    WRP1
261 CD4708         CALL    DELLONG        ;delay time
264 DD218080       LD      IX,8080H
268 CDA70B         CALL    PASSWORD
26B DD218080       LD      IX,8080H
26F FD219080       LD      IY,8090H
273 CDF50B         CALL    TAKEWORD        ;password correct?
276 217405         LD      HL,TABCONFIRM
279 CD2008         CALL    WRP0
27C CD3A08         CALL    DELAY
27F CD9808         CALL    PKEY            ;check push key
282 DB40           IN      A,(INP)        ;send or setup
284 FE1E           CP      1EH
286 CC930A         CALL    Z,SETP4
289 FE1F           CP      1FH
28B CC1709         CALL    Z,SEND4
28E C30E01         JP      STARTUP1

291 CD8C08         CH5 :   CALL    UKEY
294 212C06         LD      HL,TABCH5
297 CD3108         CALL    WRP1
29A CD4708         CALL    DELLONG        ;delay time
29D DD21A080       LD      IX,80A0H
2A1 CDA70B         CALL    PASSWORD
2A4 DD21A080       LD      IX,80A0H
2A8 FD21B080       LD      IY,80B0H
2AC CDF50B         CALL    TAKEWORD        ;password correct?
2AF 217405         LD      HL,TABCONFIRM
2B2 CD2008         CALL    WRP0
2B5 CD3A08         CALL    DELAY

```

9EE C9

RET

;SUB SENDD = 18H

```

SENDD: LD HL, TABCH_D_SEND
CALL WRP0
LD A, 1DH
OUT (OUTP), A
CALL DELLONG
CALL DELLONG
LD A, 00H
OUT (OUTP), A
CALL DELAY
RET

```

;SUB SENDE = 19H

```

SENDE: LD HL, TABCH_E_SEND
CALL WRP0
LD A, 1EH
OUT (OUTP), A
CALL DELLONG
CALL DELLONG
LD A, 00H
OUT (OUTP), A
CALL DELAY
RET

```

;SUB SENDF = 1AH

```

SENF: LD HL, TABCH_F_SEND
CALL WRP0
LD A, 1FH
OUT (OUTP), A
CALL DELLONG
CALL DELLONG
LD A, 00H
OUT (OUTP), A
CALL DELAY
RET

```

;SUB SETUP PASSWORD0 = 1BH

```

SETP0: LD HL, TABCH
CALL WRP0
LD HL, TABCH0
CALL WRP1
CALL DELLONG
LD IX, 8010H
CALL PASSWORD
RET

```

;SUB SETUP PASSWORD1 = 1CH

```

SETP1: LD HL, TABCH
CALL WRP0
LD HL, TABCH1
CALL WRP1
CALL DELLONG
LD IX, 8030H
CALL PASSWORD
RET

```

;SUB SETUP PASSWORD2 = 1DH

```

SETP2: LD HL, TABCH
CALL WRP0
LD HL, TABCH2
CALL WRP1
CALL DELLONG

```

เอกสารที่สงวนไว้สำหรับการใช้งานการศึกษา ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาดังกล่าวโดยเด็ดขาด และต้องขอความเห็นชอบจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0A74 DD215080
0A78 CDA70B
0A7B C9

LD IX,8050H
CALL PASSWORD
RET

;SUB SETUP PASSWORD3 = 1EH

0A7C 21F405
0A7F CD2008
0A82 211C06
0A85 CD3108
0A88 CD4708
0A8B DD217080
0A8F CDA70B
0A92 C9

SETP3: LD HL,TABCH
CALL WRP0
LD HL,TABCH3
CALL WRP1
CALL DELLONG
LD IX,8070H
CALL PASSWORD
RET

;SUB SETUP PASSWORD4 = 1FH

0A93 21F405
0A96 CD2008
0A99 212406
0A9C CD3108
0A9F CD4708
0AA2 DD219080
0AA6 CDA70B
0AA9 C9

SETP4: LD HL,TABCH
CALL WRP0
LD HL,TABCH4
CALL WRP1
CALL DELLONG
LD IX,8090H
CALL PASSWORD
RET

;SUB SETUP PASSWORD5 = 20H

0AAA 21F405
0AAD CD2008
0AB0 212C06
0AB3 CD3108
0AB6 CD4708
0AB9 DD21B080
0ABD CDA70B
0AC0 C9

SETP5: LD HL,TABCH
CALL WRP0
LD HL,TABCH5
CALL WRP1
CALL DELLONG
LD IX,80B0H
CALL PASSWORD
RET

;SUB SETUP PASSWORD6 = 21H

0AC1 21F405
0AC4 CD2008
0AC7 213406
0ACA CD3108
0ACD CD4708
0ADC DD21D080
0AD4 CDA70B
0AD7 C9

SETP6: LD HL,TABCH
CALL WRP0
LD HL,TABCH6
CALL WRP1
CALL DELLONG
LD IX,80D0H
CALL PASSWORD
RET

;SUB SETUP PASSWORD7 = 22H

0AD8 21F405
0ADB CD2008
0ADE 213C06
0AE1 CD3108
0AE4 CD4708
0AE7 DD21F080
0AEB CDA70B
0AEE C9

SETP7: LD HL,TABCH
CALL WRP0
LD HL,TABCH7
CALL WRP1
CALL DELLONG
LD IX,80F0H
CALL PASSWORD
RET

;SUB SETUP PASSWORD8 = 23H

0AEF 21F405
0AF2 CD2008
0AF5 214406
0AF8 CD3108
0AFB CD4708
0AFE DD211081
0B02 CDA70B
0B05 C9

SETP8: LD HL,TABCH
CALL WRP0
LD HL,TABCH8
CALL WRP1
CALL DELLONG
LD IX,8110H
CALL PASSWORD
RET

```

;SUB SETUP PASSWORD9 = 24H
SETP9:      LD      HL, TABCH
             CALL   WRP0
             LD      HL, TABCH9
             CALL   WRP1
             CALL   DELLONG
             LD      IX, 8130H
             CALL   PASSWORD
             RET

```

```

;SUB SETUP PASSWORDA = 25H
SETPA:      LD      HL, TABCH
             CALL   WRP0
             LD      HL, TABCHA
             CALL   WRP1
             CALL   DELLONG
             LD      IX, 8150H
             CALL   PASSWORD
             RET

```

```

;SUB SETUP PASSWORDB = 26H
SETPB:      LD      HL, TABCH
             CALL   WRP0
             LD      HL, TABCHB
             CALL   WRP1
             CALL   DELLONG
             LD      IX, 8170H
             CALL   PASSWORD
             RET

```

```

;SUB SETUP PASSWORDC = 27H
SETPC:      LD      HL, TABCH
             CALL   WRP0
             LD      HL, TABCHC
             CALL   WRP1
             CALL   DELLONG
             LD      IX, 8190H
             CALL   PASSWORD
             RET

```

```

;SUB SETUP PASSWORDD = 28H
SETPD:      LD      HL, TABCH
             CALL   WRP0
             LD      HL, TABCHD
             CALL   WRP1
             CALL   DELLONG
             LD      IX, 81B0H
             CALL   PASSWORD
             RET

```

```


;SUB SETUP PASSWORDE = 29H
SETPE:      LD      HL, TABCH
             CALL   WRP0
             LD      HL, TABCHE
             CALL   WRP1
             CALL   DELLONG
             LD      IX, 81D0H
             CALL   PASSWORD
             RET

```

```

;SUB SETUP PASSWORDF = 2AH
SETPF:      LD      HL, TABCH
             CALL   WRP0
             LD      HL, TABCHF

```



เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ทั้งสิ้น ยกเว้นให้ตัดแปลงเนื้อหาก่อนจะนำออกจำหน่ายของเอกสารทุกครั้งที่มีการนำไปใช้

07CE	BSHL	07D2	BSHL1	07DA	BSHR
07DE	BSHR1	0174	CH0	01AD	CH1
01E6	CH2	021F	CH3	0258	CH4
0291	CH5	02CA	CH6	0303	CH7
033C	CH8	0375	CH9	03AE	CHA
03E7	CHB	0420	CHC	0459	CHD
0492	CHE	04CB	CHF	0120	CHP1
0868	CLR_BUF	079C	CLSLCD	083F	DEL1
084A	DEL2	083A	DELAY	07AB	DELAYL
07AF	DELAYL1	0847	DELLONG	8200	DSP_BUF
0854	DSP_L1	0852	DSP_LEFT	0878	DSP_R1
0876	DSP_RIGHT	0C20	ERROR	07B4	GOTO
0040	INP	0806	LDCMD	0784	LCDINI
0041	OUTP	0BAD	P1	0BBE	P2
0BCF	P3	0BE0	P4	0042	P8255C
0BA7	PASSWORD	0043	PCC	0080	PDATA
0898	PKEY	0899	PKEY1	0084	PREAD
0082	PSING	07BC	READ	0003	SDEL
08B7	SEND0	08CF	SEND1	08E7	SEND2
08FF	SEND3	0917	SEND4	092F	SEND5
0947	SEND6	095F	SEND7	0977	SEND8
098F	SEND9	09A7	SENDA	09BF	SENDB
09D7	SENDC	09EF	SENDD	0A07	SENDE
0A1F	SENDF	0A37	SETP0	0A4E	SETP1
0A65	SETP2	0A7C	SETP3	0A93	SETP4
0AAA	SETP5	0AC1	SETP6	0AD8	SETP7
0AEF	SETP8	0B06	SETP9	0B1D	SETPA
0B34	SETPB	0B4B	SETPC	0B62	SETPD
0B79	SETPE	0B90	SETPF	0504	SET_PASSWORD
0008	STACK	0000	START	0100	STARTUP
010E	STARTUP1	05B4	TAB1	05BC	TAB2
05C4	TAB3	05CC	TAB4	0554	TABBEGIN
05F4	TABCH	0604	TABCH0	060C	TABCH1
0614	TABCH2	061C	TABCH3	0624	TABCH4
062C	TABCH5	0634	TABCH6	063C	TABCH7
0644	TABCH8	064C	TABCH9	0654	TABCHA
065C	TABCHB	0664	TABCHC	066C	TABCHD
0674	TABCHE	067C	TABCHF	0584	TABCHSET
0684	TABCH_0_SEND	0694	TABCH_1_SEND	06A4	TABCH_2_SEND
06B4	TABCH_3_SEND	06C4	TABCH_4_SEND	06D4	TABCH_5_SEND
06E4	TABCH_6_SEND	06F4	TABCH_7_SEND	0704	TABCH_8_SEND
0714	TABCH_9_SEND	0724	TABCH_A_SEND	0734	TABCH_B_SEND
0744	TABCH_C_SEND	0754	TABCH_D_SEND	0764	TABCH_E_SEND
0774	TABCH_F_SEND	0574	TABCONFIRM	05D4	TABERROR
05A4	TABPASS0	0594	TABSETP	0564	TABSTAND
05E4	TABTRUE	0BF5	TAKWORD	07C5	TEST11
08A1	TITIE	088C	UKEY	088D	UKEY1
07A4	WRBYTE	0812	WRLCD	07C3	WRLINE
0820	WRP0	0831	WRP1	07E6	WR_DSP
07EF	WR_DSP1	07FD	WR_DSP2		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MOTOROLA

**MC145026
MC145027
MC145028**

Advanced Information

5026 ENCODER, MC145027/MC145028 DECODERS

MC145026 will encode nine bits of information and serially transmit this information upon receipt of a transmit enable, \overline{TE} , active low. Nine inputs may be encoded with binary data (0, 1, open) to produce 19,683 different codes. Two decoders are presently available. Both use the same transmitter MC145026. The decoders will receive the 9-bit word and will interpret the bits as address codes and some as data. The MC145027 will interpret the first five transmitted bits as address and the last four as data. The MC145028 will treat all nine bits as address. If nine address bits are received, the MC145027 will output the four data bits. If only five address bits are received, the MC145027 will output the four data bits. A valid transmission output will go high on both decoders. Different address/data ratios can be produced with different address/data ratios.

- Addressed in either Binary or Trinary
- Addressing Maximizes Number of Codes
- Operates with RF, Ultrasonic, or Infrared Transmission Media
- Transmissions for Error Checking
- 18 V Operation
- No R/C Oscillator, No Crystal Required
- External Component Tolerance, Can use 5% Components
- Standard B-Series Input and Output Characteristics

CMOS MSI
(LOW-POWER COMPLEMENTARY MOS)
**REMOTE CONTROL
ENCODER/DECODER PAIRS**




L SUFFIX
CERAMIC PACKAGE
CASE 620




P SUFFIX
PLASTIC PACKAGE
CASE 648

MC14XXXX Suffix Denotes
L Ceramic Package
P Plastic Package


PIN ASSIGNMENTS



MC145026
Encoder



MC145027
Decoder





MC145028
Decoder

Conditions and specifications are subject to change without notice.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

100 pF
 $R1 \geq 10k$
 $R2 \geq 10k$
 $C1 \geq 400 pF$
 $R2 \geq 100k$
 $C2 \geq 700 pF$



$f_{osc} = \frac{1}{23 R1 C1 C2}$
 $R1 C1 = 3.95 R2 C2 C1 C2$
 $R2 C2 = 77 R1 C1 C2 C1 C2$
 Example R/C Values
 (All Resistors and Capacitors are $\pm 5\%$)

(CTC = CTC + 20 pF)

f_{osc} (kHz)	RTC	CTC*	RS	R1	C1	R2	C2
302	10 k	120 pF	20 k	10 k	470 pF	100 k	910 pF
181	10 k	240 pF	20 k	10 k	910 pF	100 k	1800 pF
86.7	10 k	490 pF	20 k	10 k	2000 pF	100 k	3900 pF
42.8	10 k	1020 pF	20 k	10 k	3900 pF	100 k	7500 pF
21.5	10 k	2020 pF	20 k	10 k	8200 pF	100 k	0.015 μ F
6.63	10 k	6100 pF	20 k	10 k	0.07 μ F	200 k	0.02 μ F
1.71	50 k	6100 pF	100 k	50 k	0.02 μ F	200 k	0.01 μ F

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ควรนำไปใช้โดยไม่ได้รับอนุญาต
 ไม่ควรแก้ไขใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและตั้งอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PIN DESCRIPTION

26 Encoder

A1/D9 - These inputs will be encoded and the binary output from the encoder.

- The most negative supply (usually ground).

TC, RTC - These pins are part of the oscillator section encoder. If an external signal source is used in the internal oscillator it should be connected to the TC and the RTC and CTC pins should be left open.

TE - This Transmit-Enable (active low) input will initiate transmission when forced low. A pullup device will keep this pin normally high.

Out - This is the output of the encoder that will present the encoded signals.

- The most positive supply.

27 Decoder

A1-D1 - These are the address inputs that must match the decoder inputs A1/D1-A5/D5 in order for the decoder to output data.

A6-D6 - These outputs will give the information that is related to the encoder inputs A6/D6-A9/D9. Note: only one data will be acknowledged, a trinary open will be as logic one.

R1, C1 - These pins accept a resistor and capacitor that are used to determine whether a narrow pulse or a wide pulse has been encoded: The time constant $R_1 \times C_1$ should be set to 1.72 transmit clock periods. $R_1 C_1 = 3.95 RTCTC$.

R2/C2 - This pin accepts a resistor to VSS and a capacitor to VSS that are used to detect both the end of an encoded word and the end of transmission. The time constant $R_2 \times C_2$ should be 33.5 transmit clock periods (four data bit periods). This time constant is used to determine that the Data In input has remained low for four data bit times (end of transmission). A separate comparator looks at a voltage equivalent two data bit times ($0.4 R_2 C_2$) to detect the dead time between transmitted words. $R_2 C_2 = 77 RTCTC$.

Valid Transmission, VT - This output will go high when the following conditions are satisfied:


1. the transmitted address matches the receiver address, and
2. the transmitted data matches the last valid data received.

VT will remain high until either a mismatch is received, or no input signal is received for four data bit times.

VDD - The most positive supply.

VSS - The most negative supply (usually ground).

FIGURE 1 - ENCODER BLOCK DIAGRAM MC145026



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FIGURE 2 — DECODER BLOCK DIAGRAM MC145027




FIGURE 3 — DECODER BLOCK DIAGRAM MC145028





FIGURE 4 — ENCODER OSCILLATOR INFORMATION



This oscillator will operate at a frequency determined by the external RC network, i.e.,

$$f \approx \frac{1}{2.3 R_{TC} C_{TC}} \text{ (Hz)}$$

for 1 kHz ≤ f ≤ 400 kHz

where $C_{TC} = C_{TC} + C_{\text{layout}} + 12 \text{ pF}$

$$R_S = 2 R_{TC}$$

$$R_S \geq 20 \text{ k}$$

$$R_{TC} \geq 10 \text{ k}$$

$$400 \text{ pF} < C_{TC} < 15 \mu\text{F}$$

The value for R_S should be chosen to be about 2 times R_{TC} . This range will ensure that current through R_S is insignificant compared to current through R_{TC} . The upper limit for R_S must ensure that $R_S \times 5 \text{ pF}$ (input capacitance) is small compared to $R_{TC} \times C_{TC}$.

For frequencies outside the indicated range, the formula will be less accurate. The actual oscillation range of this circuit is from less than 1 Hz to over 1 MHz.

FIGURE 5 — ENCODER/DECODER TIMING DIAGRAM






FIGURE 6 — ENCODER DATA WAVEFORMS (MC145026)



...pulse appears at this point (this does not affect the transmitter/receiver operation)

4





DC RATINGS (Voltages Referenced to VSS)

Rating	Symbol	Value	Unit
Supply Voltage	V _{DD}	-0.5 to +18	V
Voltage, All Inputs	V _{in}	-0.5 to V _{DD} +0.5	V
Static Drain Per Pin	I	10	mA
Operating Temperature Range	T _A	-40 to +85	°C
Storage Temperature Range	T _{stg}	-65 to +150	°C

DC CHARACTERISTICS

Characteristic	Symbol	V _{DD} V	-40°C		25°C			+85°C		Unit		
			Min	Max	Min	Typ	Max	Min	Max			
Output Voltage V _{DD} or G	V _{OL}	5.0	-	0.05	-	0	0.05	-	0.05	V		
		10	-	0.05	-	0	0.05	-	0.05			
		15	-	0.05	-	0	0.05	-	0.05			
Output Voltage for V _{DD}	V _{OH}	5.0	4.95	-	4.95	5.0	-	4.95	-	V		
		10	9.95	-	9.95	10	-	9.95	-			
		15	14.95	-	14.95	15	-	14.95	-			
Input Voltage 4.5 or 0.5 V _I 9.0 or 1.0 V _I 13.5 or 1.5 V _I	"0" Level V _{IL}	5.0	-	1.5	-	2.25	1.5	-	1.5	V		
		10	-	3.0	-	4.50	3.0	-	3.0			
		15	-	4.0	-	6.25	4.0	-	4.0			
	"1" Level V _{IH}	5.0	3.5	-	3.5	2.75	-	3.5	-	V		
		10	7.0	-	7.0	5.50	-	7.0	-			
		15	11.0	-	11.0	8.25	-	11.0	-			
Output Current +2.5 V _I +4.6 V _I +9.5 V _I +13.5 V _I	Source I _{OH}	5.0	-2.5	-	-2.1	-4.2	-	-1.7	-	mA		
		10	-0.52	-	-0.44	-0.88	-	-0.36	-			
		15	-1.3	-	-1.1	-2.25	-	-0.9	-			
	Sink I _{OL}	5.0	0.52	-	0.44	0.88	-	0.36	-	mA		
		10	1.3	-	1.1	2.25	-	0.9	-			
		15	3.6	-	3.0	8.8	-	2.4	-			
Input Current - 1E (MC145026, Pullup Device)	I _{in}	5.0	-	-	3.0	4.0	7.0	-	-	μA		
		10	-	-	1.6	2.0	2.6	-	-			
		15	-	-	3.5	4.5	5.5	-	-			
Input Current C145026 C145027, MC145028	I _{in}	15	-	±0.3	-	±0.00001	±0.3	-	±1.0	μA		
		C145026 C145027 C145028	5.0	-	-	-	±55	±80	-		-	μA
			10	-	-	-	±300	±340	-		-	
Input Capacitance (V _{in} = 0)	C _{in}	5.0	-	-	-	5.0	7.5	-	-	pF		
		10	-	-	-	0.0050	0.10	-	-			
Output Current - MC145026	I _{DD}	10	-	-	-	0.0100	0.20	-	-	μA		
		15	-	-	-	0.0150	0.30	-	-			
		5.0	-	-	-	60	100	-	-			
Output Current - MC145027, MC145028	I _{DD}	10	-	-	-	90	150	-	-	μA		
		15	-	-	-	60	100	-	-			
		5.0	-	-	-	100	200	-	-			
Output Current - MC145026 (f _c = 20 kHz)	I _T	10	-	-	-	200	400	-	-	μA		
		15	-	-	-	300	600	-	-			
		5.0	-	-	-	200	400	-	-			
Output Current - MC145027, MC145028 (f _c = 20 kHz)	I _T	10	-	-	-	400	800	-	-	μA		
		15	-	-	-	600	1200	-	-			
		5.0	-	-	-	200	400	-	-			

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



LCD 16 x 1

จากวงจรเป็นการต่อ 8255 ให้เข้าใช้กับ LCD โดยจะระงับของสัญญาณต่างๆ ขึ้นมาโดยการให้ PORT A และ PORT B โดย PORT A นั้นเราให้เป็น DATA PORT และ PORT B นั้นเราให้เป็นสัญญาณความถี่ที่ใช้เมื่อเราเริ่มเปิดไฟเพื่อใช้ HD4780 นั่นก็จะทำการ RESET ตัวมันเองโดยจะใช้เวลาประมาณ 10 ms หลังจากให้ VDD ถึง 4.5 VOLT แล้ว โดยจะ SET ค่าของดังนี้ :-

1. DISPLAY CLEAR จะทำการลบข้อมูลจาก LCD
 2. FUNCTION SET โดยจะ SET ค่าภายใน
- DL = 1 : เป็นการ SET ให้การคิดออกมา 8 BIT
 N = 1 : การตั้งค่าแสดงผล
 F = 0 : 5X7 DOT ต่อหนึ่งตัวอักษร




Fig. 4 Example of interface to HD6800 using PIA (HD68821)

Connecting directly to the 8 bit MPU bus line

Example of interfacing to the HD6800


Example of interfacing to the HD6301

Instructions


- 3. DISPLAY ON/OFF D = 0 : DISPLAY ONH
- C = 0 : CURSOR OFF
- B = 0 : BLINK OFF
- 4. ENTRY MODE SET I/D = 1 : +1 (เพิ่มค่า COUNTER ขึ้น 1)
- S = 0 : NO SHIFT

มีบางกรณีที่การทำงานอาจจะต้องส่งค่าควบคุมให้เริ่มทำงานอีกครั้ง

For 8 bit data interfacing




For 4 bit data interfacing



Instruction	Code										Description	Execution Time (when flag or bus is 250 kHz)
	CS	R/W	DB ₇	DB ₆	DB ₅	DB ₄	DB ₃	DB ₂	DB ₁	DB ₀		
Clear Display	0	0	0	0	0	0	0	0	0	0	1	1.64 ms
Return Home	0	0	0	0	0	0	0	0	0	0	0	1.64 ms
Entry Mode Set	0	0	0	0	0	0	0	0	0	1	S	40µs
Display On/Off Control	0	0	0	0	0	0	0	0	1	D	C	40µs
Cursor or Display Shift	0	0	0	0	0	0	0	1	S	R/I	0	40µs
Function Set	0	0	0	0	0	1	1	1	1	1	0	40µs
Set CG RAM Address	0	0	0	0	0	0	0	0	0	0	0	40µs
Set DD RAM Address	0	0	0	0	0	0	0	0	0	0	0	40µs
Read Busy Flag & Address	0	1	BF									0.1
Write Data to CG or DD RAM	0	0										40µs
Read Data from CG or DD RAM	0	1										40µs


* No effect

1. CLEAR DISPLAY




คำสั่งนี้จะเป็นการเขียนช่องว่างหรือ SPACE (ASCII 20H) เข้าไปใน DD RAM ทั้งหมดและทำการ SET DD RAM ADDRESSER เป็นศูนย์ ตัว CURSOR จะกลับไปยัง ตำแหน่งบนสุดซ้ายมือของจอภาพ SET ID = 1, S ไม่มีการเปลี่ยน

2. RETURN HOME



คำสั่งนี้จะทำการ SET DD RAM ADDRESSER เป็นศูนย์ ตัว CURSOR จะกลับไปยังตำแหน่งบนสุดซ้ายมือของจอภาพในจอภาพไม่เปลี่ยน

3. ENTRY MODE SET




BIT 0 : โดยจะเป็นตัวกำหนดให้จอมีเขียนหรืออ่านข้อมูลแล้วจะทำให้ DD RAM ADDRESSER เพิ่มขึ้นหรือลดลงหนึ่งโดย

- 1 = เพิ่มขึ้น
- 0 = ลดลงหนึ่ง


BIT 1 : เป็นกำหนดแสดงผลโดยถ้า S = 1 จะเป็นการใส่ข้อมูลในตัว CURSOR อยู่กับที่ข้อมูลจะถูกตั้งไปทางซ้าย ถ้า S = 0 ข้อมูลจะอยู่กับที่ตัว CURSOR จะถูกตั้งไปทางขวามือ

4. DISPLAY ON/OFF CONTROL




BIT 0 : เป็น BIT ให้เปิดปิดหน้าจอภาพโดยถ้า D = 1 จะ ON และ D = 0 จะ OFF

BIT 1 : จะให้ผล CURSOR ให้ BIT 0 = 1 และถ้าใช้โหมดการ CURSOR BIT 0 โดยตัว CURSOR จะอยู่ที่ LINE ที่ 8 บนจอภาพ SX7 DOT และอยู่ที่ LINE ที่ 11 บนจอภาพ SX10 DOT โดยที่ระดับจอภาพจะเท่ากับประมาณ 479.2 มม.



5. CURSOR OR DISPLAY SHIFT



เป็นการสั่งการตามที่ได้หมายถึง CURSOR หรือข้อมูลไปกำหนดจะย้ายหรืองานโดยไปตัวที่ใช้คำสั่งเช่น

SY/C	R/L
0	0
0	1
1	0
1	1

INSTRUCTION SET

The Z80 microprocessor has one of the most powerful and versatile instruction sets available in any 8-bit microprocessor. It includes such unique operations as a block move for fast, efficient data transfers within memory, or between memory and I/O. It also allows operations on any bit in any location in memory.

The following is a summary of the Z80 instruction set which shows the assembly language mnemonic, the operation, the flag status, and gives comments on each instruction. For an explanation of flag notations and symbols for mnemonic tables, see the Symbolic Notations section which follows these tables. The Z80 CPU Technical Manual (03-0029-01), the Programmer's Reference Guide (03-0012-03), and Assembly Language Programming Manual (03-0002-01) contain significantly more details for programming use.

The instructions are divided into the following categories:

- 8-bit loads
- 16-bit loads
- Exchanges, block transfers, and searches
- 8-bit arithmetic and logic operations
- General-purpose arithmetic and CPU control
- 16-bit arithmetic operations

- Rotates and shifts
- Bit set, reset, and test operations
- Jumps
- Calls, returns, and restarts
- Input and output operations

A variety of addressing modes are implemented to permit efficient and fast data transfer between various registers, memory locations, and input/output devices. These addressing modes include:

- Immediate
- Immediate extended
- Modified page zero
- Relative
- Extended
- Indexed
- Register
- Register indirect
- Implied
- Bit

8-BIT LOAD GROUP

Mnemonic	Symbolic Operation	Flags						Opcode				No. of Bytes	No. of M Cycles	No. of T States	Comments			
		S	Z	H	P/V	N	C	76	543	210	Hex							
LD r, r'	r ← r'	•	•	X	•	X	•	•	•	•	01	r	r'	1	1	4	r, r' Reg.	
LD r, n	r ← n	•	•	X	•	X	•	•	•	•	00	r	110	2	2	7	000 B	
													←n→				001 C	
LD r, (HL)	r ← (HL)	•	•	X	•	X	•	•	•	•	01	r	110	1	2	7	010 D	
LD r, (IX+d)	r ← (IX+d)	•	•	X	•	X	•	•	•	•	11	011	101	DD	3	5	19	011 E
													01	r	110			100 H
																		←d→
LD r, (IY+d)	r ← (IY+d)	•	•	X	•	X	•	•	•	•	11	111	101	FD	3	5	19	111 A
													01	r	110			←d→
																		←d→
LD (HL), r	(HL) ← r	•	•	X	•	X	•	•	•	•	01	110	r	1	2	7		
LD (IX+d), r	(IX+d) ← r	•	•	X	•	X	•	•	•	•	11	011	101	DD	3	5	19	
													01	110	r			
																		←d→
LD (IY+d), r	(IY+d) ← r	•	•	X	•	X	•	•	•	•	11	111	101	FD	3	5	19	
													01	110	r			
																		←d→
LD (HL), n	(HL) ← n	•	•	X	•	X	•	•	•	•	00	110	110	36	2	3	10	
																		←n→
LD (IX+d), n	(IX+d) ← n	•	•	X	•	X	•	•	•	•	11	011	101	DD	4	5	19	
													00	110	110	36		
																		←d→
																		←n→

8-BIT LOAD GROUP (Continued)

Mnemonic	Symbolic Operation	S	Z	Flags			Opcode				No. of Bytes	No. of M Cycles	No. of T States	Comments
				H	P/V	N/C	76	543	210	Hex				
LD (Y+d), n	(Y+d) ← n	• •	X	•	X	• • • •	11 111 101	FD	4	5	19			
							00 110 110	36						
							← d → ← n →							
LDA, (BC)	A ← (BC)	• •	X	•	X	• • • •	00 001 010	0A	1	2	7			
LDA, (DE)	A ← (DE)	• •	X	•	X	• • • •	00 011 010	1A	1	2	7			
LDA, (nn)	A ← (nn)	• •	X	•	X	• • • •	00 111 010	3A	3	4	13			
						← n → ← n →								
LD (BC), A	(BC) ← A	• •	X	•	X	• • • •	00 000 010	02	1	2	7			
LD (DE), A	(DE) ← A	• •	X	•	X	• • • •	00 010 010	12	1	2	7			
LD (nn), A	(nn) ← A	• •	X	•	X	• • • •	00 110 010	32	3	4	13			
						← n → ← n →								
LDA, I	A ← I	† †	X	0	X	IFF 0 •	11 101 101	ED	2	2	9			
						01 010 111		57						
LDA, R	A ← R	† †	X	0	X	IFF 0 •	11 101 101	ED	2	2	9			
						01 011 111		5F						
LDI, A	I ← A	• •	X	•	X	• • • •	11 101 101	ED	2	2	9			
						01 000 111		47						
LDR, A	R ← A	• •	X	•	X	• • • •	11 101 101	ED	2	2	9			
						01 001 111		4F						

NOTE: IFF, the content of the interrupt enable flip-flop, (IFF₂), is copied into the P/V flag.

16-BIT LOAD GROUP

Mnemonic	Symbolic Operation	S	Z	Flags			Opcode				No. of Bytes	No. of M Cycles	No. of T States	Comments	
				H	P/V	N/C	76	543	210	Hex					
LD dd, nn	dd ← nn	• •	X	•	X	• • • •	00 dd0 001	3	3	10	dd	Pair			
							← n →						00	BC	
							← n →						01	DE	
LD IX, nn	IX ← nn	• •	X	•	X	• • • •	11 011 101	DD	4	4	14	10	HL		
							00 100 001	21						11	SP
							← n → ← n →								
LD IY, nn	IY ← nn	• •	X	•	X	• • • •	11 111 101	FD	4	4	14				
							00 100 001	21							
							← n → ← n →								
LD HL, (nn)	H ← (nn+1) L ← (nn)	• •	X	•	X	• • • •	00 101 010	2A	3	5	16				
							← n → ← n →								
LD dd, (nn)	dd _H ← (nn+1) dd _L ← (nn)	• •	X	•	X	• • • •	11 101 101	ED	4	6	20				
							01 dd1 011								
							← n → ← n →								

NOTE: (PAIR)_H, (PAIR)_L refer to high order and low order eight bits of the register pair respectively. e.g., BC_L = C, AF_H = A.

16-BIT LOAD GROUP (Continued)

Mnemonic	Symbolic Operation	Flags					Opcode				No. of Bytes	No. of M Cycles	No. of T States	Comments					
		S	Z	H	P/V	N	C	76	643	210					Hex				
LD IX, (nn)	IX _H ← (nn+1)	•	•	X	•	X	•	•	•	•	11 011 101	DD	4	6	20				
	IX _L ← (nn)										00 101 010	2A							
											←n→								
											←n→								
LD IY, (nn)	IY _H ← (nn+1)	•	•	X	•	X	•	•	•	•	11 111 101	FD	4	6	20				
	IY _L ← (nn)										00 101 010	2A							
											←n→								
											←n→								
LD (nn), HL	(nn+1) ← H	•	•	X	•	X	•	•	•	•	00 100 010	22	3	5	16				
	(nn) ← L										←n→								
											←n→								
											←n→								
LD (nn), dd	(nn+1) ← dd _H	•	•	X	•	X	•	•	•	•	11 101 101	ED	4	6	20				
	(nn) ← dd _L										01 dd0 011								
											←n→								
											←n→								
LD (nn), IX	(nn+1) ← IX _H	•	•	X	•	X	•	•	•	•	11 011 101	DD	4	6	20				
	(nn) ← IX _L										00 100 010	22							
											←n→								
											←n→								
LD (nn), IY	(nn+1) ← IY _H	•	•	X	•	X	•	•	•	•	11 111 101	FD	4	6	20				
	(nn) ← IY _L										00 100 010	22							
											←n→								
											←n→								
LD SP, HL	SP ← HL	•	•	X	•	X	•	•	•	•	11 111 001	F9	1	1	6				
LD SP, IX	SP ← IX	•	•	X	•	X	•	•	•	•	11 011 101	DD	2	2	10				
											11 111 001	F9							
LD SP, IY	SP ← IY	•	•	X	•	X	•	•	•	•	11 111 101	FD	2	2	10				
											11 111 001	F9							
PUSH qq	(SP-2) ← qq _L	•	•	X	•	X	•	•	•	•	11 qq0 101		1	3	11	qq			
	(SP-1) ← qq _H																00	BC	
	SP ← SP - 2																	10	HL
PUSH IX	(SP-2) ← IX _L	•	•	X	•	X	•	•	•	•	11 011 101	DD	2	4	15	qq			
	(SP-1) ← IX _H																01	DE	
	SP ← SP - 2																	11	AF
PUSH IY	(SP-2) ← IY _L	•	•	X	•	X	•	•	•	•	11 111 101	FD	2	4	15	qq			
	(SP-1) ← IY _H																11	DE	
	SP ← SP - 2																		
POP qq	qq _H ← (SP+1)	•	•	X	•	X	•	•	•	•	11 qq0 001		1	3	10				
	qq _L ← (SP)																		
	SP ← SP + 2																		
POP IX	IX _H ← (SP+1)	•	•	X	•	X	•	•	•	•	11 011 101	DD	2	4	14				
	IX _L ← (SP)																11	001	E1
	SP ← SP + 2																		
POP IY	IY _H ← (SP+1)	•	•	X	•	X	•	•	•	•	11 111 101	FD	2	4	14				
	IY _L ← (SP)																11	001	E1
	SP ← SP + 2																		

NOTE: (PAIR)_H, (PAIR)_L refer to high order and low order eight bits of the register pair respectively, e.g., BC_L = C, AF_H = A.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

EXCHANGE, BLOCK TRANSFER, BLOCK SEARCH GROUPS

Mnemonic	Symbolic Operation	Flags				Opcode				No. of Bytes	No. of M Cycles	No. of T States	Comments					
		S	Z	H	P/V	N	C	76	643					210	Hex			
EX DE, HL	DE ↔ HL	•	•	X	•	X	•	•	•	11	101	011	EB	1	1	4		
EX AF, AF'	AF ↔ AF'	•	•	X	•	X	•	•	•	00	001	000	08	1	1	4		
EXX	BC ↔ BC'	•	•	X	•	X	•	•	•	11	111	001	D9	1	1	4	Register bank and auxiliary register bank exchange	
	DE ↔ DE'																	
	HL ↔ HL'																	
EX (SP), HL	H ↔ (SP+1) L ↔ (SP)	•	•	X	•	X	•	•	•	11	100	011	E3	1	5	19		
EX (SP), IX	IX _H ↔ (SP+1)	•	•	X	•	X	•	•	•	11	011	101	DD	2	6	23		
	IX _L ↔ (SP)									11	100	011	E3					
EX (SP), IY	IY _H ↔ (SP+1)	•	•	X	•	X	•	•	•	11	111	101	FD	2	6	23		
	IY _L ↔ (SP)									11	100	011	E3					
LDI	(DE) ↔ (HL)	•	•	X	0	X	1	0	•	11	101	101	ED	2	4	16	Load (HL) into (DE), increment the pointers and decrement the byte counter (BC)	
	DE → DE + 1									10	100	000	A0					#BC ≠ 0
	HL → HL + 1																	#BC = 0
	BC → BC - 1																	
LDIR	(DE) ↔ (HL)	•	•	X	0	X	0	0	•	11	101	101	ED	2	5	21	#BC ≠ 0	
	DE → DE + 1									10	110	000	B0	2	4	16	#BC = 0	
	HL → HL + 1																	
	BC → BC - 1																	
	Repeat until BC = 0																	
LDD	(DE) ↔ (HL)	•	•	X	0	X	1	0	•	11	101	101	ED	2	4	16		
	DE → DE - 1									10	101	000	A8					
	HL → HL - 1																	
	BC → BC - 1																	
LDDR	(DE) ↔ (HL)	•	•	X	0	X	0	0	•	11	101	101	ED	2	5	21	#BC ≠ 0	
	DE → DE - 1									10	111	000	B8	2	4	16	#BC = 0	
	HL → HL - 1																	
	BC → BC - 1																	
	Repeat until BC = 0																	
CPI	A - (HL)	1	1	X	1	X	1	•	•	11	101	101	ED	2	4	16		
	HL → HL + 1									10	100	001	A1					
	BC → BC - 1																	

NOTE: ① P/V flag is 0 if the result of BC - 1 = 0, otherwise P/V = 1.
 ② P/V flag = 0 only at completion of instruction.
 ③ Z flag is 1 - A = HL, otherwise Z = 0.

EXCHANGE, BLOCK TRANSFER, BLOCK SEARCH GROUPS (Continued)

Mnemonic	Symbolic Operation	S Z		Flags H		P/V N C		Opcode				No. of Bytes	No. of M Cycles	No. of T States	Comments	
								76	543	210	Hex					
CPIR	A ← (HL)	③		X	X	①	1	0	11	101	101	ED	2	5	21	#BC ≠ 0 and A ≠ (HL)
	HL ← HL + 1								10	110	001	B1	2	4	16	#BC = 0 or A = (HL)
	BC ← BC - 1 Repeat until A = (HL) or BC = 0															
CPD	A ← (HL)	③		X	X	①	1	0	11	101	101	ED	2	4	16	
	HL ← HL - 1								10	101	001	A9				
	BC ← BC - 1															
CPDR	A ← (HL)	③		X	X	①	1	0	11	101	101	ED	2	5	21	#BC ≠ 0 and A ≠ (HL)
	HL ← HL - 1								10	111	001	B9	2	4	16	#BC = 0 or A = (HL)
	BC ← BC - 1 Repeat until A = (HL) or BC = 0															

NOTE: ① P/V flag is 0 if the result of BC - 1 = 0, otherwise P/V = 1.
 ② P/V flag is 0 only at completion of instruction.
 ③ Z flag is 1 if A = (HL), otherwise Z = 0.

8-BIT ARITHMETIC AND LOGICAL GROUP





Mnemonic	Symbolic Operation	S Z		Flags H		P/V N C		Opcode				No. of Bytes	No. of M Cycles	No. of T States	Comments	
								76	543	210	Hex					
ADD A, r	A ← A + r	③		X	X	V	0	①	10	000	r	1	1	4	r Reg.	
ADD A, n	A ← A + n	③		X	X	V	0	①	11	000	110	2	2	7	000 B	
															001 C	
															010 D	
															011 E	
ADD A, (HL)	A ← A + (HL)	③		X	X	V	0	①	10	000	110	1	2	7	100 H	
ADD A, (X+d)	A ← A + (X+d)	③		X	X	V	0	①	11	011	101	3	5	19	101 L	
															110 A	
ADD A, (Y+d)	A ← A + (Y+d)	③		X	X	V	0	①	11	111	101	3	5	19		
ADCA, s	A ← A + s + CY	③		X	X	V	0	①		001						
SUB s	A ← A - s	③		X	X	V	1	①		010						
SBC A, s	A ← A - s - CY	③		X	X	V	1	①		011						
AND s	A ← A > s	③		X	1	X	P	0	0	100						
OR s	A ← A > s	③		X	0	X	P	0	0	110						
XOR s	A ← A ⊕ s	③		X	0	X	P	0	0	101						
CP s	A ← s	③		X	X	V	1	①		111						

s is any of r, n, (HL), (X+d), (Y+d) as shown for ADD instruction. The indicated bits replace the 000 in the ADD set above.

16-BIT ARITHMETIC GROUP

Mnemonic	Symbolic Operation	S	Z	Flags				Opcode				No. of Bytes	No. of M Cycles	No. of T States	Comments		
				H	P/V	N	C	76	543	210	Hex						
ADD HL, ss	HL ← HL + ss	•	•	X	X	X	•	0	†	00	ss	001	1	3	11	ss Reg. 00 BC 01 DE	
ADCHL, ss	HL ← HL + ss + CY	†	†	X	X	X	V	0	†	11	101	101	ED	2	4	15	10 HL 11 SP
SBC HL, ss	HL ← HL - ss - CY	†	†	X	X	X	V	1	†	11	101	101	ED	2	4	15	
ADD IX, pp	IX ← IX + pp	•	•	X	X	X	•	0	†	11	011	101	DD	2	4	15	pp Reg. 00 BC 01 DE 10 IX 11 SP
ADD IY, rr	IY ← IY + rr	•	•	X	X	X	•	0	†	11	111	101	FD	2	4	15	rr Reg. 00 BC
INC ss	ss ← ss + 1	•	•	X	•	X	•	•	•	00	ss0	011		1	1	6	01 DE
INC IX	IX ← IX + 1	•	•	X	•	X	•	•	•	11	011	101	DD	2	2	10	10 IY 11 SP
INC IY	IY ← IY + 1	•	•	X	•	X	•	•	•	11	111	101	FD	2	2	10	
DEC ss	ss ← ss - 1	•	•	X	•	X	•	•	•	00	ss1	011		1	1	6	
DEC IX	IX ← IX - 1	•	•	X	•	X	•	•	•	11	011	101	DD	2	2	10	
DEC IY	IY ← IY - 1	•	•	X	•	X	•	•	•	11	111	101	FD	2	2	10	

ROTATE AND SHIFT GROUP

Mnemonic	Symbolic Operation	S	Z	Flags				Opcode				No. of Bytes	No. of M Cycles	No. of T States	Comments		
				H	P/V	N	C	76	543	210	Hex						
RLCA		•	•	X	•	X	•	0	†	00	000	111	07	1	1	4	Rotate left circular accumulator.
RLA		•	•	X	0	X	•	0	†	00	010	111	17	1	1	4	Rotate left accumulator.
RRCA		•	•	X	0	X	•	0	†	00	001	111	0F	1	1	4	Rotate right circular accumulator.
RRA		•	•	X	0	X	•	0	†	00	011	111	1F	1	1	4	Rotate right accumulator.

ROTATE AND SHIFT GROUP (Continued)

Symbolic Mnemonic Operation	S	Z	Flags				Opcode			No. of Bytes	No. of M Cycles	No. of T States	Comments	
			H	P	V	N	C	76	543					210
RLC r			X	0	X	P	0	0	11 001 011	CB	2	2	8	Rotate left circular register r
									00 000 r					
RLC (HL)			X	0	X	P	0	0	11 001 011	CB	2	4	15	r Reg.
									00 000 110					000 B
RLC (IX+d)			X	0	X	P	0	0	11 011 101	DD	4	6	23	010 D
									11 001 011	CB				011 E
									00 $\xrightarrow{-d}$					001 H
									00 000 110					101 L
									11 111 101	FD	4	6	23	111 A
RLC (IY+d)			X	0	X	P	0	0	11 001 011	CB				
									00 $\xrightarrow{-d}$					
									00 000 110					
RL m			X	0	X	P	0	0	00 000 110					
									00 010					
RRC m			X	0	X	P	0	0	00 001					
RR m			X	0	X	P	0	0	00 011					
SLA m			X	0	X	P	0	0	00 100					
SRA m			X	0	X	P	0	0	00 101					
SRL m			X	0	X	P	0	0	00 111					
RLD			X	0	X	P	0	0	11 101 101	ED	2	5	18	Rotate digit left and right between the accumulator and location (HL).
									01 101 111	6F				
RRD			X	0	X	P	0	0	11 101 101	ED	2	5	18	The content of the upper half of the accumulator is unaffected.
									01 100 111	67				


Instruction format and states are as shown for RLCs. To form new opcode replace 000 or RLCs with shown codes.

BIT SET, RESET AND TEST GROUP

Mnemonic	Symbolic Operation	Flags						Opcode				No. of Bytes	No. of M Cycles	No. of T States	Comments					
		S	Z	H	P/V	N	C	76	543	210	Hex									
BIT b, r	Z ← r _b	X	†	X	1	X	X	0	•	11	001	011	CB	2	2	8	r Reg. 000 B			
BIT b, (HL)	Z ← (HL) _b	X	†	X	1	X	X	0	•	11	001	011	CB	2	3	12	001 C			
										01	b	110	010 D							
BIT b, (IX+d) _b	Z ← (IX+d) _b	X	†	X	1	X	X	0	•	11	011	101	DD	4	5	20	011 E			
										11	001	011	CB				100 H			
										←d→			101 L							
										01	b	110	111 A							
BIT b, (IY+d) _b	Z ← (IY+d) _b	X	†	X	1	X	X	0	•	11	111	101	FD	4	5	20	b Bit Tested 000 0			
										11	001	011	CB				001 1			
										←d→			010 2							
										01	b	110	011 3							
SET b, r	r _b ← 1	•	•	X	•	X	•	•	•	11	001	011	CB	2	2	8	100 4			
SET b, (HL)	(HL) _b ← 1	•	•	X	•	X	•	•	•	11	b	r	11	001	011	CB	2	4	15	101 5
										11	b	110	111 7							
SET b, (IX+d)	(IX+d) _b ← 1	•	•	X	•	X	•	•	•	11	011	101	DD	4	6	23	111 6			
										11	001	011	CB				111 7			
										←d→										
										11	b	110								
SET b, (IY+d)	(IY+d) _b ← 1	•	•	X	•	X	•	•	•	11	111	101	FD	4	6	23				
										11	001	011	CB							
										←d→										
										11	b	110								
RES b, m	m _b ← 0 m ← c (HL), (IX+d), (IY+d)	•	•	X	•	X	•	•	•	11	10									

To form new opcode replace **11** of SET b, s with **10** Flags and time states for SET instruction.

NOTE: The notation m_b indicates location m, bit b (0 to 7).



CALL AND RETURN GROUP


Mnemonic	Symbolic Operation	Flags					Opcode			Hex	No. of Bytes	No. of M Cycles	No. of T States	Comments	
		S	Z	H	P/VN	C	76	543	210						
CALL mn	(SP-1)→PC _H (SP-2)→PC _L PC→nn	•	•	X	•	X	•	•	•	11 001 101	CD	3	5	17	
CALL cc,nn	If condition cc is false continue, otherwise same as CALL nn	•	•	X	•	X	•	•	•	11 cc 100		3	3	10	If cc is false.
										↑n-		3	5	17	If cc is true.
RET	PC _L ←(SP) PC _H ←(SP+1)	•	•	X	•	X	•	•	•	11 001 001	C9	1	3	10	
RET cc	If condition cc is false continue, otherwise same as RET	•	•	X	•	X	•	•	•	11 cc 000		1	1	5	If cc is false.
										↑n-		1	3	11	If cc is true.
															<u>cc Condition</u>
															000 NZ (non-zero)
															001 Z (zero)
															010 NC (non-carry)
															011 C (carry)
															100 PO (parity odd)
RETI	Return from interrupt	•	•	X	•	X	•	•	•	11 101 101	ED	2	4	14	101 PE (parity even)
										01 001 101	4D				110 P (sign positive)
RETN ¹	Return from non-maskable interrupt	•	•	X	•	X	•	•	•	11 101 101	ED	2	4	14	111 M (sign negative)
										01 000 101	45				t
RST p	(SP-1)→PC _H (SP-2)→PC _L PC _H ←0 PC _L ←p	•	•	X	•	X	•	•	•	11 t 111		1	3	11	p
															000 00H
															001 08H
															010 10H
															011 18H
															100 20H
															101 28H
															110 30H
															111 38H

NOTE: ¹RETN loads IFF₂→IFF₁

INPUT AND OUTPUT GROUP

Mnemonic	Symbolic Operation	Flags					Opcode				No. of Bytes	No. of M Cycles	No. of T States	Comments			
		S	Z	H	P/VN	C	78	543	210	Hex							
IN A, (n)	A ← (n)	•	•	X	•	X	•	•	•	11	011	01	DB	2	3	11	n to A ₀ ~ A ₇ Acc. to A ₈ ~ A ₁₅
IN r (C)	r ← (C) If r=110 only the flags will be affected	•	•	X	•	X	P	0	•	11	101	101	ED	2	3	12	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
INI	(HL) ← (C)	X	4	X	X	X	X	1	X	11	101	101	ED	2	4	16	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B-1									10	100	010	A2				
INIR	(HL) ← (C)	X	1	X	X	X	X	1	X	11	101	101	ED	2	5 (if B≠0)	21	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B-1									10	110	010	B2				
	HL ← HL+1													2	4	16	
	Repeat until B=0																(if B=0)
IND	(HL) ← (C)	X	•	X	X	X	X	1	X	11	101	101	ED	2	4	16	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B-1									10	101	010	AA				
INDR	(HL) ← (C)	X	1	X	X	X	X	1	X	11	101	101	ED	2	5 (if B≠0)	21	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B-1									10	111	010	BA				
	HL ← HL-1													2	4	16	
	Repeat until B=0																(if B=0)
OUT (n), A	(n) → A	•	•	X	•	X	•	•	•	11	010	011	D3	2	3	11	n to A ₀ ~ A ₇ Acc. to A ₈ ~ A ₁₅
OUT (C), r	(C) → r	•	•	X	•	X	•	•	•	11	101	101	ED	2	3	12	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
										01	r	001					
OUTI	(C) → (HL)	X	•	X	X	X	X	1	X	11	101	101	ED	2	4	16	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B-1									10	100	011	A3				
OTIR	(C) → (HL)	X	1	X	X	X	X	1	X	11	101	101	ED	2	5 (if B≠0)	21	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B-1									10	110	011	B3				
	HL ← HL+1													2	4	16	
	Repeat until B=0																(if B=0)
OUTD	(C) → (HL)	X	•	X	X	X	X	1	X	11	101	101	ED	2	4	16	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B-1									10	101	011	AB				
OTDR	(C) → (HL)	X	1	X	X	X	X	1	X	11	101	101	ED	2	5 (if B≠0)	21	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B-1									10	111	011					
	HL ← HL-1													2	4	16	
	Repeat until B=0																(if B=0)

NOTES: ① If the result of B-1 is zero, the Z flag is set; otherwise it is reset.
 ② Z flag is set upon instruction completion only.



REV	1
TYPE	CP-2800V1 82C55 82C55
DATE	1982-01-20
DESIGNER	...
SIZE	...
NUMBER	...
ETC CO., LTD.	...
TITLE	...

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้