



เครื่องกำเนิดสัญญาณแบบโปรแกรมได้

ARBITRARY BINARY FUNCTION GENERATOR



วัน เดือน ปี.....	24.ค.ค. 2541
เลขทะเบียน.....	039174
เลขเรียกหนังสือ.....	T. 20412 4616๑

ปริญญาบัตรนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต สาขาวิชาอิเล็กทรอนิกส์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ในพิธีการเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2540

039174

เครื่องกำเนิดสัญญาณแบบโปรแกรมได้  
ARBITRARY BINARY FUNCTION GENERATOR



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาอิเล็กทรอนิกส์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ซึ่งมีการนำไปใช้

ปีการศึกษา 2540

รายงานเรื่อง เครื่องกำเนิดสัญญาณแบบโปรแกรมได้

ARBITRARY BINARY FUNCTION GENERATOR

จัดทำโดย นายนิพนธ์ ตั้งสิริไพศาล 38013191

นางสาวอรุโร แสงสว่าง 38013261

รายงานฉบับนี้ได้ผ่านการตรวจสอบโดยอาจารย์ที่ปรึกษาแล้ว

ลงชื่อ..... อาจารย์ที่ปรึกษา  
(ดร.สุริภณ สมควรพาณิชย์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

รายงานฉบับนี้ สำเร็จได้โดยรับคำแนะนำของ **ดร.สุริภณ** สมควรพาณิชย์ อาจารย์ที่ปรึกษา ซึ่งท่านได้ให้คำแนะนำ ข้อคิดเห็นต่างๆ ในการทดลอง และได้รับความช่วยเหลือเป็นอย่างดีจาก อาจารย์ชินภัทร นันทจิวงกรชัย ตลอดจนได้รับความอนุเคราะห์เรื่องเครื่องมืออุปกรณ์ที่ใช้ในการทดลองโครงการ โดยส่วนคิดของผลงานที่อาจมีโอกาสมหาเผยแพร่ไปยังผู้แสวงหาความรู้ทางด้านนี้ ผู้จัดทำขอมอบเป็นเกียรติแก่ท่านอาจารย์ ส่วนข้อผิดพลาดนั้นผู้จัดทำขอน้อมรับไว้เพื่อแก้ไข ในโอกาสต่อไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เครื่องกำเนิดสัญญาณ

นายนิพนธ์ ตั้งสิริไพศาล


นางสาวอรอุไร แสงสว่าง

ดร.สุริภณ สมควรพาณิชย์(อาจารย์ที่ปรึกษา)

ภาคการศึกษาที่2 ปีการศึกษา2540

### บทคัดย่อ

รายงานฉบับนี้เสนอการนำคอมพิวเตอร์มาประยุกต์ใช้งาน โดยนำมาใช้เป็นเครื่องกำเนิดสัญญาณซึ่งสามารถเลือกรูปแบบของสัญญาณ ความถี่และขนาดของสัญญาณได้จากการควบคุมของคอมพิวเตอร์จะประกอบด้วยสองส่วนหลักคือ ฮาร์ดแวร์และซอฟต์แวร์ ฮาร์ดแวร์ทำการเชื่อมต่อ กับสล็อตของคอมพิวเตอร์ และส่วนซอฟต์แวร์จะเป็นตัวกำหนดรูปแบบของสัญญาณ ความถี่และขนาดของสัญญาณ จากนั้นจะส่งข้อมูลให้แก่ฮาร์ดแวร์ผ่านคอมพิวเตอร์เพื่อผลิตสัญญาณ นั้นขึ้นตาม ที่ซอฟต์แวร์สั่งให้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# ARBITRARY BINARY PULSE GENERATOR

Mr. Nipon Tungsiripisan


Miss Ornurai Sangsawang

Dr. Suriporn Somkuarnpanit (Advisor)

2<sup>nd</sup> Semestor, Educational Year 1997

## Abstract

This project presents the applications in computer. It can be used to function generator, which can select function, frequency and amplitude by computer's controlling. That's constitutes two sections are hardware and software. Hardware is card connected to slot's computer. Software can defined function for signal, frequency and amplitude. Then, the computer transfer data into hardware to generate signal.




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

	หน้า
กิตติกรรมประกาศ	I
บทคัดย่อ	II
Abstract	III
สารบัญ	IV
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎี	3
2.1 หลักการทำงาน	3
2.2 การกำเนิดสัญญาณ	5
2.2.1 หลักการสร้างสัญญาณ	5
2.2.2 รูปคลื่นไซน์	7
2.2.3 รูปคลื่นสี่เหลี่ยม	9
2.2.4 รูปคลื่นสามเหลี่ยม	9
2.3 การผลิตความถี่ควบคุมด้วยแรงดัน	10
2.4 การเปลี่ยนสัญญาณดิจิทัลเป็นอนาลอก	10
2.4.1 หลักการพื้นฐานของ DAC	11
2.4.2 วงจร DAC	13
2.5 ฮาร์ดแวร์อินพุท/เอาต์พุทสำหรับ PC	19
2.5.1 วงจรอินามเบิล	21
2.5.2 วงจรเอาต์พุทแลทซ์	22
2.5.3 วงจรอินพุทบัฟเฟอร์	22
2.6 การปรับค่าความต้านทานโดยใช้แรงดันควบคุม	24
2.6.1 การปรับค่าความต้านทานโดยใช้ JFET	24
2.6.2 การปรับค่าความต้านทานโดยใช้ Digital Rheostat	26
บทที่ 3 การออกแบบวงจร	28
3.1 โครงสร้างของโครงการ	28
3.2 วงจรนับและรีเซ็ตแอดเดรส	29
3.3 ส่วนวงจรผลิตความถี่ควบคุมด้วยแรงดัน	30
3.4 วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก	31
3.5 วงจรควบคุมส่วน VCO และสัญญาณนาฬิกา	32
3.6 วงจรเขียนและอ่านข้อมูลจากหน่วยความจำ	34

	หน้า
3.7 วงจร DECODER PORT	35
3.8 วงจรรองความถี่ต่ำผ่าน	36
3.9 วงจรปรับอัตราขยาย	36
3.10 ส่วนโปรแกรมสร้างสัญญาณ	38
บทที่ 4 การทดลองและผลการทดลอง	40
4.1 การใช้งาน	40
4.2 วิธีการทดลองและผลการทดลอง	41
บทที่ 5 สรุปและวิจารณ์	47
ภาคผนวก ก. 61M256 HIGH-SPEED CMOS STATIC RAM	
ข. LM 7121N	
เอกสารอ้างอิง	



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# บทที่ 1

## บทนำ

ในการทดลองด้านอิเล็กทรอนิกส์ เครื่องกำเนิดสัญญาณ (Function Generator) เป็นอุปกรณ์ที่มีความจำเป็นมาก เพื่อเป็นแหล่งกำเนิดสัญญาณรูปแบบต่าง ๆ ป้อนให้กับวงจร การทดลองต่าง ๆ และใช้เป็นสัญญาณอ้างอิงเปรียบเทียบกับ การทดลอง ปัจจุบันคอมพิวเตอร์เข้ามามีบทบาทสำคัญต่องานทางด้านอิเล็กทรอนิกส์เป็นอย่างมาก

ความต้องการใช้งานทางด้านคอมพิวเตอร์และเครื่องกำเนิดสัญญาณในงานอุตสาหกรรม และการทดลองทางด้านอิเล็กทรอนิกส์มีมาก การเลือกรับความถี่และขนาดของสัญญาณด้วยมือแล้วใช้ฮอสซิลโลสโคปวัดสัญญาณเป็นเรื่องที่ยุ่งยากและเสียเวลาอยู่ไม่น้อยและอาจเกิดความผิดพลาดขึ้นได้ง่าย เนื่องจากความจำเป็นและความต้องการอันนี้ โครงงานนี้จึงนำเครื่องคอมพิวเตอร์และเครื่องกำเนิดสัญญาณมารวมเข้าด้วยกัน เป็นเครื่องกำเนิดสัญญาณต่าง ๆ ที่สามารถโปรแกรมได้ ที่เรียกว่า Arbitrary Binary Pulse Generator ซึ่งมีข้อมูลที่เป็นพัลส์สัญญาณดิจิทัลมาสร้างเป็นสัญญาณรูปคลื่นต่าง ๆ

ความสามารถของโครงงานนี้จะสามารถกำเนิดสัญญาณรูปคลื่นต่าง ๆ โดยเลือกรูปคลื่น ความถี่และขนาดของสัญญาณโดยผ่านทางคอมพิวเตอร์ ซึ่งจะมีความถูกต้องค่อนข้างสูงและสัญญาณสามารถทำงานได้อย่างรวดเร็ว ช่วงความถี่ที่ใช้งานได้สูงพอสมควร สามารถใช้ในการทดลองได้และเพิ่มรูปแบบของสัญญาณได้จากการเพิ่มส่วนของซอฟต์แวร์ขึ้นอีก

### วัตถุประสงค์ของโครงงาน

1. เพื่อศึกษาการทำงานของคอมพิวเตอร์แบบ PC และการนำมาประยุกต์ใช้งาน
2. เพื่อศึกษาการเขียน โปรแกรมสนับสนุนการทำงานของคอมพิวเตอร์
3. สามารถนำคอมพิวเตอร์มาประยุกต์ใช้งานให้เกิดประโยชน์มากขึ้น โดยนำมาเป็นแหล่งกำเนิดสัญญาณต่าง ๆ ได้
4. สามารถออกแบบวงจรอินเตอร์เฟสกับคอมพิวเตอร์เพื่อเป็น Function Generator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## การทำงานแบ่งออกเป็น 2 ส่วน

1. ฮาร์ดแวร์
2. ซอฟต์แวร์ (โปรแกรม)

### ส่วนของฮาร์ดแวร์ประกอบด้วย

- 1.1 หน่วยความจำ
- 1.2 วงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก
- 1.3 วงจรนับ
- 1.4 วงจรผลิตความถี่โดยใช้แรงดันควบคุม
- 1.5 วงจรควบคุมพอร์ท
- 1.6 วงจรปรับอัตราขยายแบบโปรแกรมได้

### ส่วนของซอฟต์แวร์ประกอบด้วย

- 2.1 ส่วนเลือกรูปแบบของสัญญาณ
- 2.2 ส่วนปรับความถี่
- 2.3 ส่วนปรับขนาดของสัญญาณ

## ขอบเขตของงาน

Arbitrary Binary Pulse Generator เป็นชุดกำเนิดสัญญาณ ซึ่งอาศัยสัญญาณ Binary Pulse จากเครื่องคอมพิวเตอร์ มาทำการประมวลผลจาก โปรแกรมสร้างสัญญาณแล้วส่งต่อไปให้ส่วนฮาร์ดแวร์ เพื่อทำการสร้างสัญญาณนั้นออกมาใช้งาน

โครงการชิ้นนี้จะทำเป็นการดีเพื่อต่อกับสล็อตของเครื่องคอมพิวเตอร์และมีจุดต่อสัญญาณออกมาใช้งาน หรือผู้ใช้สามารถที่จะเขียนฟังก์ชัน ลงไปและให้คอมพิวเตอร์ประมวลผลออกมาเป็นสัญญาณที่ต้องการได้

ในส่วนของโปรแกรมจะเป็นตัวควบคุมลักษณะต่าง ๆ ของสัญญาณโดยประมวลผลจากคอมพิวเตอร์

จากการคำนวณค่าที่จุดต่าง ๆ ของรูปคลื่นจะนำค่าไปเก็บไว้ใน Ram ในที่นี้ใช้ Data ทั้งหมด 32768 Address เมื่อเก็บ Data ไว้ใน Ram แล้วจะนำ Data จาก Ram ไปทำการสร้างสัญญาณต่อไป


เอาท์พุทอนาล็อกที่ได้จะมีลักษณะดังนี้

เอกสารนี้เป็นเอกสารความถี่ 10 Hz - 1MHz ใช้งานไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ควรนำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ขนาดของสัญญาณที่ตัดแปลงเนื้อหาและต้องอ้างอิงการทุกครั้งที่มีการนำไปใช้ 1Vp-p - 12 Vp-p

## บทที่ 2

### ทฤษฎี

#### 2.1 หลักการทำงาน



รูปที่ 2.1 บล็อก ไดอะแกรมของ Arbitrary Binary Pulse Generator

จากบล็อก ไดอะแกรมคอมพิวเตอร์จะเป็นตัวควบคุมการทำงานทั้งหมด โดยส่งข้อมูลผ่านทางพอร์ทเพื่อติดต่อกับวงจรอื่น การทำงานจะเริ่มจากคอมพิวเตอร์ทำการคำนวณรูปคลื่น ที่เราต้องการสร้างขึ้นจากโปรแกรมโดยการแรมปลิ่งสัญญาณออกเป็น 32768 จุด แล้วส่งข้อมูลที่ ได้ 32768 จุดนี้ส่งออกไปที่พอร์ท เพื่อนำข้อมูลที่ ได้ไปเก็บไว้ในหน่วยความจำและวงจรนับจะทำการนับแอดเดรสให้กับหน่วยความจำ ทำการบันทึกข้อมูลลงในแต่ละแอดเดรส ในหนึ่งแอดเดรสจะมีข้อมูล 8 บิต เมื่อบันทึกข้อมูล เสร็จเรียบร้อยแล้ว คอมพิวเตอร์จะให้ผู้ใช้กำหนดความถี่ตามต้องการ จากนั้น จะส่งข้อมูลเหล่านั้น แปลงเป็นแรงดันและนำแรงดันที่ ได้ ไปสร้างเป็นความถี่ออกเป็น โดยวงจรผลิตความถี่โดยใช้แรงดันควบคุม (VCO) ความถี่ที่ ได้จะส่งเป็นสัญญาณนาฬิกาให้กับวงจรนับ




## 2.2 การกำเนิดสัญญาณ


เครื่องกำเนิดสัญญาณหลายแบบจะเป็นเครื่องกำเนิดความถี่ที่มีย่านความถี่กว้าง ตั้งแต่ความถี่เสียงไปจนถึงย่านความถี่วิทยุ สามารถผลิตรูปคลื่นขึ้นมาได้หลายแบบ เช่น คลื่นไซน์ (sine wave) คลื่นสี่เหลี่ยม (square wave) คลื่นสามเหลี่ยม (triangle wave) คลื่นฟันเลื่อย (sawtooth) และคลื่นพัลส์ เป็นต้น

### 2.2.1 หลักการสร้างสัญญาณ

เริ่มจากการนำค่าข้อมูลเก็บลงในหน่วยความจำ โดยการเขียนโปรแกรมเพื่อเก็บค่าข้อมูลภายใน 1 คาบ ของสัญญาณรูปต่างๆ อาศัยการแซมปลิงสัญญาณรูปคลื่นที่มีความต่อเนื่อง (analog) ให้เป็นสัญญาณแบบไม่ต่อเนื่อง (discrete) เพื่อเก็บระดับของสัญญาณเป็นค่าแรงดันในแต่ละครั้งที่แซมปลิงได้โดยระยะห่างระหว่างการแซมปลิงแต่ละครั้งคงที่ ดังอธิบายตามกระบวนการประมวลสัญญาณดิจิทัล (DIGITAL SIGNAL PROCESSING) ในรูปที่ 2.3 แสดงลักษณะสัญญาณที่เป็นฟังก์ชันต่อเนื่อง  $Y(X)$  แล้วนำมาทำการแซมปลิงตามแนวนอน (horizontal axis sampling) ตามรูปที่ 2.4 เพื่อเก็บค่า  $Y(I)$  ซึ่ง  $I = 1, 2, 3, \dots$  เป็นจำนวนครั้งที่ เป็นจำนวนเต็มในแต่ละครั้งที่แซมปลิง (index integer) ผลที่ได้ออกมาดังรูปที่ 2.5




รูปที่ 2.3 สัญญาณที่มีความต่อเนื่อง



รูปที่ 2.4 การแซมปลิงตามแนวนอน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.5 สัญญาณไม่ต่อเนื่องที่ได้

ด้วยวิธีนี้ทำให้เราสามารถเก็บค่ารูปคลื่นต่อเนื่องชนิดใดก็ได้ และข้อมูลในแกนตั้ง แกนนอน จะเป็นหน่วยใดก็ได้ เช่นแรงดันต่อเวลา ขนาดต่อความถี่ หรือค่าออฟเซตต่ออุณหภูมิ ในที่นี้ เราเลือกเก็บเป็นค่าแรงดันในแกนตั้ง จากการแจมปลิง ณ เวลาต่างๆในแกนนอน เช่นสัญญาณเซาซัน อาศัยหลักการของวงกลมหนึ่งหน่วยในการเก็บค่าสัญญาณ เมื่อ R เป็นรัศมีหมุนไปตามเส้นรอบวง เป็นมุม P ดังแสดงในรูปที่ 2.9 เมื่อลากเส้นจากปลายรัศมี R ขนานกับแกน X ไปตัดกับแกน Y ค่า S ที่ได้ในแกน Y ซึ่งสัมพันธ์ กับรัศมี R และมุม P คือ  $S=R\sin P$


ถ้าหากการหมุนของรัศมี R เป็นสลับแบบไม่ต่อเนื่องตามจังหวะการแจมปลิง เป็นจำนวน N ครั้ง ดังในรูปที่ 2.6 จะได้ค่า S จำนวน N ค่า




รูปที่ 2.6 การแจมปลิงสัญญาณภายในวงกลม 1 รอบ

สำหรับการเข้ารหัสข้อมูลเพื่อเก็บในแต่ละแอดเดรสของหน่วยความจำ จะมีความละเอียดมาก หรือน้อยขึ้นอยู่กับจำนวนบิต(length code word) เช่นเก็บเป็นข้อมูลที่มีความละเอียด 8 บิต ก็จะได้จำนวนข้อมูลที่สามารถเข้ารหัสได้ 256 ค่า เมื่อแจมปลิงได้ค่าระดับสัญญาณใกล้เคียงค่าใดก็จะเก็บค่า นั้นไว้ในหน่วยความจำ เพื่อรอการเรียกออกมาเป็นเอาต์พุตของสัญญาณ ซึ่งภายใน 1 คาบเก็บ

สัญญาณ ได้ละเอียดมากขึ้นเพียงใดขึ้นอยู่กับขนาดของหน่วยความจำซึ่งมีค่าแอดเดรสตั้งแต่ 2- N บิต โดยจะใช้วงจรนับเป็นตัวกำหนดค่าแอดเดรสในการเรียกข้อมูลออกมา ซึ่งสัญญาณที่ออกมาต้องผ่านการเปลี่ยนจากสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก (D/A) ค่าความผิดเพี้ยนของสัญญาณเอาต์พุตที่ได้ สามารถถูกทำให้ลดลงได้โดยวงจรกรองสัญญาณความถี่ต่ำ (LOWPASS FILTER) เพื่อกำจัดความถี่สูง ซึ่งมาจากการเปลี่ยนระดับแรงดันระหว่างแอดเดรสที่ติดกัน




รูปที่ 2.7 บล็อก ไดอะแกรมในการแปลงรูปสัญญาณอนาล็อกเป็นดิจิทัลไปเก็บไว้ใน RAM



รูปที่ 2.8 สัญญาณดิจิทัลจาก RAM มาแปลงเป็นเอาต์พุตในรูปสัญญาณอนาล็อก

2.2.2 รูปคลื่นไซน์ (sine wave)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปดเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.9 ลักษณะวงกลม 1 หน่วย

จากรูปที่ 2.9 วงกลม 1 หน่วยมีรัศมี R หมุนไปตามเส้นรอบวงของวงกลม จะทำให้เกิดมุม P ซึ่งผลจากการหมุนนี้ จะทำให้เกิดการเปลี่ยนแปลงของแอมพลิจูด ซึ่งถ้าหากลากเส้นจากปลายรัศมี R ไปตามแนวอนจนตัดกับแกน Y ก็จะได้ความยาว S ที่เปลี่ยนแปลงตามการหมุนของรัศมี R มีค่าอยู่ระหว่าง 1 และ -1 และมุม P ก็จะทำให้เกิดการเปลี่ยนแปลงจาก 0 ถึง 360 องศา ความยาวของ S ที่เปลี่ยนแปลงนี้จะสัมพันธ์กับมุม P ในรูปของฟังก์ชันซายน์ ( $S = R \sin P$ ) แสดงดังรูปที่ 2.10ก.

ในหนึ่งรอบวงกลมถ้าหมุนรัศมี R ไปเป็นสแต็ปไม่ต่อเนื่อง จำนวน 8 ครั้ง ก็จะได้ค่าของ S มา 8 ค่าดังแสดงในรูป 2.10ข. ถ้าหากกำหนดให้จำนวนสแต็ปในการหมุนรอบวงกลมหนึ่งรอบให้มีจำนวนเพิ่มมากขึ้น รูปคลื่นสัญญาณซายน์ที่ได้ก็จะมีลักษณะละเอียดมากขึ้น ดังรูปที่ 2.10ค. ได้กำหนดจำนวนสแต็ปในการหมุนรอบวงกลมหนึ่งรอบไว้เท่ากับ 64 จะสังเกตเห็นความเป็นซายน์มากขึ้น

นั่นคือ ในหนึ่งช่วงคาบเวลา ค่าของสัญญาณจะอยู่ในแอดเดรสช่วง 00H-7FFH โดยมียุคตั้งแต่ 00H-FFH



รูปที่ 2.10 รูปคลื่นสัญญาณซายน์


ก) เกิดจากการหมุนของรัศมี R

ข) เมื่อถูกแบ่งด้วยวิธีทางคิซิทอลเป็น 8 สแต็ป

ค) เมื่อถูกแบ่งด้วยวิธีทางคิซิทอลเป็น 64 สแต็ป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.2.4 รูปคลื่นสี่เหลี่ยม (square wave)



รูปที่ 2.11 สัญญาณรูปคลื่นสี่เหลี่ยม

จากรูปที่ 2.11 ในหนึ่งคาบเวลา สัญญาณจะมีเพียง 2 ค่าคือช่วงครึ่งแรกของคาบเวลาจะมีค่าเป็น “1” และครึ่งหลังของคาบเวลาจะมีค่าเป็น “0” ดังนั้นค่าที่เก็บในแอดเดรสช่วง 000H-3FFH จะมีค่าเป็น FFH และช่วง 400H-7FFH จะมีค่าเป็น 00H

2.2.5 รูปคลื่นสามเหลี่ยม (Triangle wave)



รูปที่ 2.12 สัญญาณรูปคลื่นสามเหลี่ยม


จากรูปที่ 2.12 ในช่วงครึ่งคาบเวลาแรกสัญญาณจะมีค่าลดลงอย่างเป็นลิเนียร์ จาก 1 ไปจนถึง 0 และช่วงครึ่งคาบเวลาหลังสัญญาณจะมีค่าเพิ่มขึ้นอย่างเป็นลิเนียร์ จาก 0 ไปจนถึง 1 ซึ่งจะได้ว่าในช่วงครึ่งคาบเวลาแรก ค่าของสัญญาณจะอยู่ในแอดเดรสช่วง 000H - 3FFH และครึ่งคาบเวลาหลังในช่วงครึ่งคาบเวลาแรก ทั้งสิ้น อีกทั้งยังมีให้ตัดแปลงเนื้อหาและต่ออ้างอิงถึงค่าของเอกสารทุกครั้งที่มีการนำไปใช้ ค่าของสัญญาณจะอยู่ในแอดเดรสช่วง 400H - 7FFH โดยมีค่าสูงสุดเป็น FFH และค่าต่ำสุดเป็น 00H

## 2.3 การผลิตความถี่ควบคุมด้วยแรงดัน

วงจรมีความถี่ควบคุมด้วยแรงดัน (VCO; Voltage Control Oscillator) เป็นวงจรมีความถี่ที่ใช้แรงดันอินพุตเป็นตัวควบคุมความถี่ที่สร้างออกมาโดยจะสร้างสัญญาณที่มีความถี่สูงขึ้นเมื่อแรงดันอินพุตมากขึ้น VCO จึงต้องมีความเที่ยงตรงสูง เพราะค่าแรงดันอินพุตที่ป้อนเข้ามาเกิดการเปลี่ยนแปลงจะทำให้ค่าความถี่ที่เอาต์พุตเปลี่ยนตามไปด้วย การเลือก VCO ขึ้นอยู่กับการใช้งานที่ความถี่เอาต์พุต ว่าต้องการผลิตความถี่ที่มีค่าเท่าไร ในโครงการนี้ได้เลือก ไอซีเบอร์ 74LS625 เป็นส่วนผลิตความถี่เนื่องจากสามารถผลิตความถี่ได้สูงสุด 20 MHz

### คุณสมบัติหลักของ VCO

1. ความถี่และแรงดันของ VCO จะต้องมีอัตราส่วนของความถี่ต่อแรงดัน (F/V) ที่มีความเป็นเชิงเส้น (linear)
2. เสถียรภาพทางความถี่ (Frequency Stability) การมีเสถียรภาพความถี่ที่ดีทำให้ความไวของการมอดูเลตมีค่าสูง
3. การตอบสนอง (Response) ควรมีการตอบสนองสัญญาณได้ดี และไม่มีผลต่อคุณสมบัติด้านเสถียรภาพ
4. Spectral Purity ในการประยุกต์ใช้งาน เช่น การส่งแตระห์ความถี่แบบอนาลอก วงจรมีความถี่ควบคุมด้วยแรงดัน ควรจะมีสัญญาณเอาต์พุตที่มีความคงที่สม่ำเสมอ



รูปที่ 2.13 กราฟแสดงคุณสมบัติความถี่แรงดันของ VCO


## 2.4 การเปลี่ยนสัญญาณดิจิทัลเป็นอนาลอก (DAC)

หลักการทำงานของ DAC คือการนำเอากลุ่มของบิต (BIT) จากคอมพิวเตอร์หรืออุปกรณ์ดิจิทัลมาเปลี่ยนเป็นระดับแรงดันอนาลอก เอาต์พุตของ DAC เป็นระดับความแตกต่างของแต่ละบิตของดิจิทัลอินพุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.3.1 หลักการพื้นฐานของ DAC

บล็อกโคโอะแกรมของ DAC แสดงในรูปที่ 2.14 เอาท์พุทที่สร้างขึ้นจาก DAC เป็นได้ทั้งแรงดันและกระแส



รูปที่ 2.14 บล็อกโคโอะแกรม D/A Converter

เอาท์พุทชนิดใดก็ตามของ DAC ที่ผลิตขึ้นมาได้จากวงจรที่นำมาใช้ในการเปลี่ยนดิจิทัลเป็นอนาล็อก จำนวนของความแตกต่างของระดับแรงดันและกระแสที่สร้างขึ้นที่เอาท์พุทของ DAC จะสัมพันธ์กับจำนวนของบิตที่นำมาเปลี่ยนจากสมการ

$$N = 2^n$$

เมื่อ  $N$  คือ จำนวนของระดับความแตกต่างด้านเอาท์พุทที่สร้างขึ้น และ  $n$  คือจำนวนของบิตอินพุทที่นำมาเปลี่ยน

จำนวนของระดับความแตกต่างที่สร้างขึ้นที่เอาท์พุทของ DAC จะขึ้นอยู่กับขอบเขตการจำแนกของอุปกรณ์ที่ใช้งาน จำนวนบิตของอินพุทจะใช้บิตที่สูงที่สุดในการคำนวณ เช่น อินพุทของ DAC จำนวน 10 บิต สามารถเปลี่ยนระดับสัญญาณได้ 1024 ระดับการเปลี่ยนแปลงเป็นรูปอื่นเป็นคุณสมบัติหนึ่งที่สำคัญของ DAC ในการนำไปประยุกต์ใช้งานในหลาย ๆ ด้าน หลักการหนึ่งในการเปลี่ยนแปลงสัญญาณดิจิทัลในรูปของ  $N$  ( $N=2^n$ ) และสามารถคิดเป็นรูปเปอร์เซ็นต์ได้จากสมการ

$$\text{Percent Resolution} = (1/2^n) \times 100 \%$$

เช่น 10 บิต DAC


$$\begin{aligned} \text{Percent Resolution} &= (1/2^{10}) \times 100 \% \\ &= (1/1024) \times 100 \% \\ &= 0.098 \% \end{aligned}$$

จากตัวอย่างของเอาท์พุทของ 10 บิต DAC มีความแน่นอน 0.098 % ของเอาท์พุท

Full Scale ซึ่งคือระดับแรงดันหรือกระแสที่สร้างขึ้นที่เอาท์พุทของ DAC ที่สมมติขึ้นว่าเลข 1

ไบনারีที่เป็นอินพุทแต่ละตัวเปลี่ยนแปลงเป็นรูปอื่นไม่ได้จำกัด แต่ในความเป็นจริง DAC ไม่สามารถมีจำนวนถึง Ideal Full Scale เนื่องจากการจำกัดจำนวนของอินพุทตัวอย่างเช่น DAC ที่

แสดงในรูปที่ 2.15 มีอินพุต 4 เส้น กราฟของ  $V_o$  และอินพุต ไบนารีสำหรับ 4 บิต DAC สามารถสร้างได้ดังแสดงในรูปที่ 2.15



รูปที่ 2.15 คุณสมบัติการแปลงสำหรับ 4 บิต DAC

จะสังเกตได้ว่ามีระดับความแตกต่างของแรงดันที่เป็นไปได้ 16 ระดับ และ 15 ขอบขาขึ้น ถ้าเป็นเอาต์พุต Full Scale จะมีขอบขาขึ้น 16 ขอบ ซึ่งหมายถึงว่าค่า  $V_o$  สูงสุดเอาต์พุตจะไม่ถึง  $V_{cc}$  อีกหนึ่งขั้น ขนาดของเอาต์พุตหนึ่งขั้นเรียกว่า 1LSB ซึ่งมีการเปลี่ยนแปลงน้อยมากและปรากฏขึ้นเมื่อ LSB ของดิจิตอลอินพุตเปลี่ยนสถานะ การเพิ่มขึ้นของเอาต์พุต (แรงดันหรือกระแส) สำหรับแต่ละขั้นหาได้จากจำนวนของขั้นและ  $V_{cc}$  ซึ่งมีความสัมพันธ์กับดังนี้


$$\text{ขนาดขั้น} = V_{cc}/2^n$$

เมื่อ  $n$  คือจำนวนของอินพุตไบนารีและ  $V_{cc}$  คือแรงดัน Full Scale ของ Ideal DAC เช่น  $V_o$  ของ 4 บิต DAC เป็นไปตามทฤษฎีมี  $V_{cc}$  เท่ากับ 10 V และอินพุตไบนารี 12ฐาน 10 ได้  $V_o$  เท่ากับ

$$\begin{aligned} \text{ขนาดขั้น} &= V_{cc}/2^n \\ &= 10 \text{ V} / 16 \\ &= 0.625 \text{ V} \\ V_o &= 0.625 \text{ V} \times 12 \\ &= 7.5 \text{ V} \end{aligned}$$

เอกสารนี้เป็นเอกสารที่มอบให้โดยศูนย์วิจัยและพัฒนาอิเล็กทรอนิกส์เพื่ออุตสาหกรรม การใช้งานของ DAC จะใช้เป็นตัวแปลงความเที่ยงตรงของศักย์เพราะว่าการจำแนกเป็นตัวกำหนดข้อจำกัดของความเที่ยงตรงของการเปลี่ยนแปลง อย่างไรก็ตามความเที่ยงตรงและการนำไปใช้

จำนวนไม่ใช้สิ่งเดียวกันตัวอย่างเช่น 16 บิต DAC จะพิจารณาถึงการจำนวนสูงสุด (65536) แต่ไม่ใช้สิ่งจำเป็นที่ถูกต้องในการหาค่า  $V_o$  ซึ่งจะหาได้จากค่าอินพุตที่ให้มา ภายใต้เงื่อนไขอุดมคติ เอาต์พุตของ DAC จะมีความถูกต้อง  $+1/2 V_{step}$  (หรือ  $+1/2 \text{ LSB}$  เพราะ  $1 \text{ STEP} = 1 \text{ LSB}$ ) อย่างไรก็ตามอาจมีความผิดพลาดได้ใน DAC แต่ละชนิดความคลาดเคลื่อนจะเกิดจากโครงสร้างของวงจร DAC ผลของการเปลี่ยนแปลงแหล่งความคลาดเคลื่อนบนเอาต์พุตบนตัวคอนเวอร์เตอร์แสดงดัง รูปที่ 2.16 เป็นรูปผลของการเปลี่ยนแปลงความคลาดเคลื่อนของทรานเฟอร์ฟังก์ชันของ DAC อุดมคติ



รูปที่ 2.16 กราฟของ DAC อุดมคติและผลของความคลาดเคลื่อน

**OFFSET ERROR** เป็นผลที่เกิดขึ้นที่เอาต์พุตของ DAC ไม่เป็น 0 เมื่ออินพุตไบนารีเป็น 0 ทำให้เกิดค่าคงที่เลื่อนให้  $V_o$  ให้เกิดข่านของ ไบนารีอินพุต


**GAIN ERROR** หรือเรียกอีกอย่างหนึ่งว่า **Scaling Error** จะสร้างขนาดขึ้นให้ใหญ่กว่าหรือเล็กกว่าขนาดปกติซึ่งเป็นสาเหตุให้ค่า  $V_o$  เบี่ยงเบนจากค่าความเป็นจริงของ ไบนารีอินพุต

**LINEARITY ERROR** เป็นความคลาดเคลื่อนอีกชนิดหนึ่งที่เป็นสาเหตุทำให้ DAC ไม่เป็นเชิงเส้น ตัวอย่างเช่น ถ้าเกนซ์ของ DAC ไม่คงที่สำหรับ ไบนารีอินพุตเอาต์พุตจะเปลี่ยนแปลงขนาดของขั้นที่สร้างขึ้น

## 2.4.2 วงจร DAC

### 1. Weighted Resistor Summing Amplifier

เป็น DAC อีกชนิดหนึ่งใช้น้ำหนักของ ไบนารีมาทำการบวกกันดังแสดงในรูปที่ 2.17



รูปที่ 2.17 Weighted Resistor DAC

ในรูปเป็นวงจรที่ใช้กับ 4 อินพุตสวิตช์จะถูกควบคุมจากดิจิตอลอินพุต D1-D4 เช่น เมื่อลอจิก 1 เป็นอินพุตสวิตช์จะต่อกับ  $V_{ref}$  (แรงดันอ้างอิง) แรงดันเอาต์พุตของวงจรถ้าได้จากสมการนี้


$$V_o = -V_{ref} (D_1 R_f / R + D_2 R_f / 2R + D_3 R_f / 4R + D_4 R_f / 8R)$$

เมื่อ  $D_n = 1$  ถ้าไบนารีอินพุต High  $D_n = 0$  เมื่อไบนารีอินพุต Low

เครื่องหมายลบในสมการแสดงให้เห็นว่าเราต่อออปแอมป์ในโหมดของอินเวอร์ตติ้งแอมป์  $V_{ref}$  มีค่าเป็นแรงดันบวก  $V_o$  จะเป็นลบถ้า  $V_{ref}$  เป็นลบ  $V_o$  จะเป็นแรงดันบวก ค่าของ  $R_f$  หาได้จากเกณฑ์ของ DAC  $R_f$  จะมีค่ามากเมื่อแรงดันเอาต์พุตมีค่าสูง ในการออกแบบสวิตช์ S1-S4 จะไม่ใช้เมคานิกสวิตช์ อาจใช้ CMOS อะนาล็อกสวิตช์ เช่น LF 11331 เป็น SPST JFET อะนาล็อกสวิตช์ สวิตช์ที่อยู่ภายในตัว ไอซีจะทำการเปิดหรือปิดขึ้นอยู่กับสัญญาณลอจิก TTL ที่ใช้ควบคุมสวิตช์

## 2. R-2R Ladder DAC

ในทางปฏิบัติการเลือกน้ำหนักไบนารีของ DAC เป็นวงจรที่เรียกว่า R-2R Ladder DAC ลักษณะวงจรแสดงในรูป ออปแอมป์จะต่อบนแบบนอนอินเวอร์ตติ้ง R-2R คล้ายกับวงจรหารด้วยแรงดันอินพุต และวงจร Ladder ส่วนของ Ladder ของวงจรจะใช้สวิตช์ในการเลือกแหล่งจ่ายแรงดัน



รูปที่ 2.18 R-2R Ladder DAC

แรงดันที่ปรากฏบนขาอินเวอร์ตของออปแอมป์ จะสัมพันธ์กับการเข้าของวงจร สวิตช์ซึ่งมีความสัมพันธ์ดังสมการ

$$V_{in} = D_1 V_{ref} / 2 + D_2 V_{ref} / 4 + D_3 V_{ref} / 8 + D_4 V_{ref} / 16 \quad ( )$$

จากสมการนี้เราเขียนใหม่ได้เป็น

$$V_{in} = V_{ref} (D_1 / 2 + D_2 / 4 + D_3 / 8 + \dots) \quad ( )$$

เมื่อ  $D_n = 1$  (สวิตช์ต่อกับ  $V_{ref}$ ) หรือ  $D_n = 0$  (สวิตช์ต่อกราวด์)

อัตราขยายแรงดันของอินเวอร์ตออปแอมป์หาได้จาก

$$A_v = 1 + R_f / R_1 \quad ( )$$

เพราะฉะนั้นค่า  $V_o$  ของ R-2R DAC จะได้

$$V_o = A_v V_{ref} (D_1 / 2 + D_2 / 4 + D_3 / 8 + \dots) \quad ( )$$

R-2R Ladder DAC จะมีประโยชน์มากกว่า Weighted Summing Amp ค่าความต้านทานที่ต้องที่ อินพุทของออปแอมป์ทั้งสองตัวจะต่างกันคือ 2R กับ R ปัญหาทางด้านอุณหภูมิสามารถกำจัด ได้ ง่าย ในทางปฏิบัติ R-2R Ladder DAC ใช้งานง่าย เพราะใช้ค่าความแตกต่างของความต้านทาน สองค่า (2:1) และจะมีจำนวนความต้านทานมากกว่าจำนวนของเลขไบนารี


### 3. ไอซี DAC

วงจร DAC ทั้งสองที่กล่าวมาเป็นวงจรที่นิยมใช้กันและเป็นการออกแบบง่าย ๆ เมื่อต้อง การความสามารถสูงขึ้นจำนวนบิตมากขึ้นก็จะต้องใช้ความต้านทานมากขึ้น เช่น 7 บิต R-2R DAC

จะต้องใช้ความต้านทาน 16 ตัว สำหรับวงจร Ladder ทำให้ความต้านทานที่ต้องใช้แพงขึ้น เมื่อ จำนวนบิตมากขึ้นเกินความสามารถที่จะทดลองต่อบนเซอร์กิตบอร์ด และรวมทั้งขั้นตอนการผลิต ไม่วากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีเทคนิคแปลงปัญหาและต่อวงจรอ้างอิงเวลาของเอกสารทุกครั้งที่มีการนำ ไปใช้ ความต้านทานของโรงงานนั้นเราจึงผลิต ไอซี DAC ขึ้นเพื่อแก้ปัญหาเหล่านี้ซึ่งเราจะพิจารณา

ส่วนประกอบที่ประดิษฐ์ขึ้นในตัว ไอซี ซึ่งจะเหมาะสมในทอมของค่าต่าง ๆ และคุณสมบัติของ  
อุมหภูมิ

ไอซี DAC มีหลายแบบและแตกต่างกัน ตัวอย่างหนึ่งของไอซี DAC ที่ผลิตโดย เนชั่นแนล  
เจมิคอนคักเตอร์ คือ DAC 0808 เป็น DAC ชนิด 8 บิต DAC ให้เอาต์พุตเป็นกระแสซึ่งจะมีความ  
สัมพันธ์กับค่าของ ไบนารีอินพุตที่ป้อนเข้ามา DAC 0808 มีทั้งหมด 16 ขา เป็นแบบ DIP และมีค่า  
Setting Time 150 nsec ดังในรูปที่ 2.19



รูปที่ 2.19 ไอซี DAC 0808

รูปที่ 2.20 การใช้งานวงจร DAC 0808

วงจร DAC ที่ใช้ ไอซี DAC 0808 แสดงในรูปและกระแสเอาต์พุตของวงจรหาได้จาก


$$I_o = -V_{ref} (D_7 / 2 + D_6 / 4 + D_5 / 8 + \dots + D_0 + 256)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
เมื่อ  $D_n = 0$  หรือ 1

อินพุต D จะเปลี่ยนแปลงไปมาระหว่าง 0 กับ 1 ซึ่งอินพุตของ DAC สามารถต่อเข้ากับ คาตาบัสของ CPU ได้ ขาแรงดันอ้างอิงลบ  $V_{ref}(-)$  จะต่อลงกราวด์ผ่านความต้านทาน  $R_2$  ซึ่งมีค่าเท่ากับ  $R_1$  จะช่วยป้องกัน Offset Error ขา 16 จะต่อโฟลต  $-V_{EE}$  โดยมีตัวเก็บประจุช้อนไว้ (มีค่าประมาณ 0.001 F) ซึ่งจะช่วยป้องกัน Ringing และ Over shoot ที่เอาต์พุตของ DAC เอาต์พุตของ DAC 0808 จะเป็นระดับกระแสลบ

เราสามารถผ่านเอาต์พุตของ DAC ที่เป็นกระแสให้เป็นกระแสให้เป็นแรงดันได้ โดยใช้ ออปแอมป์เปลี่ยนกระแสเป็นแรงดัน (I/V) โดยการต่อ IO ของ DAC 0808 ดังรูป 2.21 แสดงการ เปลี่ยนกระแสเป็นแรงดัน แรงดันเอาต์พุตของวงจรหาได้จากสมการ


$$V_o = -I_o R_f$$



รูปที่ 2.21 ใช้ ออปแอมป์เปลี่ยนกระแสเป็นแรงดันจากเอาต์พุตของ DAC 0808 จากรูปเอาต์พุตของ DAC จะเป็นกระแสลบเมื่อผ่านออปแอมป์จะได้แรงดันบวก ซึ่งจะ สัมพันธ์กับ ไบนารีอินพุต วงจรสมมูลย์ของ DAC 0808 และ I/V คอนเวอร์เตอร์แสดงดังรูป 2.22 เอาต์พุต  $V_o$  สามารถหาได้จากสมการนี้


$$V_o = \frac{V_{ref} R_f}{R_1} (D_7/2 + D_6/4 + D_5/8 + \dots + D_0/256)$$

R1




รูปที่ 2.22 วงจรสมมูลย์ของ DAC 0808 แรงดันเอาต์พุต

สามารถนำเอา DAC 0808 มาประยุกต์ใช้งานได้โดยใช้ คอมพิวเตอร์ในการกำเนิดรูปคลื่น สัญญาณดังแสดงในรูป 2.23 ซึ่งเป็นบล็อกไดอะแกรมของวงจรที่ใช้กำเนิดรูปคลื่น



รูปที่ 2.23 การต่อ DAC เข้ากับการพอร์ทเอาต์พุต

เช่น ป้อนอินพุตให้ DAC ค่า 00H - FFH จะ ได้รูปคลื่นดังรูป 2.24 (b)




รูปที่ 2.24 (a) รูปคลื่นพื้นเลื้อยขุดมคติ (b) รูปคลื่นที่ผลิตจาก DAC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ควรเผยแพร่ไปใช้ประโยชน์ทางการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




## 2.5 ฮาร์ดแวร์อินพุท/เอาต์พุทสำหรับ PC

ในการส่งข้อมูลออก (output data) และนำข้อมูลเข้า (input data) สำหรับเครื่อง PC จำเป็นต้องมีวงจรมีเก็ททรอนิกส์เชื่อมต่อเข้ากับเครื่อง PC ซึ่งมีระบบ I/O slot แสดงรายละเอียดดังรูปที่ 2.25 และรูปที่ 2.26 ตามลำดับ




รูปที่ 2.25 ระบบ I/O slot บน PC

การส่งข้อมูลออก และนำข้อมูลเข้าจำเป็นต้องมีเส้นทาง ซึ่งเรียกว่าพอร์ต มีการจัดสรรที่ไม่ซ้ำซ้อนกัน มีตำแหน่ง (ADDRESS) ที่แน่นอน ตัวอย่างการจัดสรรตำแหน่งที่ใช้ติดต่อกับอุปกรณ์ภายนอกบน PC แสดงดังตารางที่ 2.1 และการสร้างการ์ด (card) เพื่อใช้เชื่อมต่อกับ I/O slot แสดงดังรูปที่ 2.27 ตามลำดับ



รูปที่ 2.26 ขาสัญญาณต่างๆใน I/O slot บน PC



รูปที่ 2.27 การ์ดที่ใช้เสียบใน I/O slot (PC-card)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พื้นที่แอดเดรสของอุปกรณ์ I/O											
เลขฐานสิบหก	9	8	7	6	5	4	3	2	1	0	อุปกรณ์ I/O
00-0F	0	0	0	0	0	Z	A3	A2	A1	A0	DMA CHIP B237-2
20-21	0	0	0	0	1	Z	Z	Z	Z	AC	INTERRUPT 8259A
40-43	0	0	0	1	0	Z	Z	Z	A1	A0	TIMER 8253-5
60-63	0	0	0	1	1	Z	Z	Z	A1	A0	PPI 8255A-5
80-83	0	0	1	0	0	Z	Z	Z	A1	A0	DMA PAGE REGS
AX	0	0	1	0	1						NMI MASK REG
CX	0	0	1	1	0						RESERVED
EX	0	0	1	1	1						RESERVED
3F8-3FF	1	1	1	1	1	1	1	A2	A1	A0	TP RS-232-C CD
3F0-3F7	1	1	1	1	1	1	0	A2	A1	A0	5¼" DRV ADAPTOR
2F8-2FF	1	0	1	1	1	1	1	Z	A1	A0	RESERVED
378-37F	1	1	0	1	1	1	1	Z	A1	A0	PARALLEL PRTR PRT
3D0-3DF	1	1	1	1	0	1	A3	A2	A1	A0	COLOR/GRAPHICS ADAPTER
278-27F	1	0	0	1	1	1	1	Z	A1	A0	RESERVED
200-20F	1	0	0	0	0	0	A3	A2	A1	A0	GAME I/O ADAPTER
3B0-3BF	1	1	1	0	1	1	A3	A2	A1	A0	IBM MONOCHROME DISPLAY PARALLEL PRINTER ADAPTER

ตารางที่ 2.1 การจัดสรรแอดเดรสที่ใช้ติดต่อกับอุปกรณ์ภายนอกบน PC  
ฮาร์ดแวร์ในการอินพุต/เอาต์พุตข้อมูล มีรายละเอียดของวงจรการเชื่อมต่อดังนี้


1. วงจรอินาเบิ้ล (enable circuit)
2. วงจรเอาต์พุตแลทซ์ (output latches circuit)
3. วงจรอินพุตบัฟเฟอร์ (input buffer circuit)

### 2.5.1 วงจรอินาเบิ้ล

การสื่อสารภายในคอมพิวเตอร์มีสายข้อมูล (data bus) เพื่อส่งและรับข้อมูลถึงกัน การส่งและรับข้อมูลจำเป็นต้องมีสายแอดเดรส (address bus) ในการกำหนดตำแหน่งภายในคอมพิวเตอร์ กรณีที่มีการสื่อสารกับอุปกรณ์กับอุปกรณ์ภายนอก ก็ต้องมีการถอดรหัสแอดเดรส ให้หมายเลขแก่อุปกรณ์ภายนอก การถอดรหัสแอดเดรสต้องไม่ซ้ำซ้อนกับแอดเดรสที่ใช้สื่อสารกับอุปกรณ์ภายนอกตัวอื่น แอดเดรสที่ใช้สื่อสารกับอุปกรณ์ภายนอกสำหรับ PC ดังแสดงรายละเอียด

ในตารางที่ 2.1 ซึ่งพบว่า แอดเดรสในช่วง 2B0-2BF ไม่มีการใช้ เราจึงสามารถถอดรหัสแอดเดรส  
ใช้งานการเชื่อมต่อในช่วงดังกล่าว เพื่อใช้ในการส่งข้อมูลออกและนำข้อมูลเข้าได้

การถอดรหัสแอดเดรสเพื่อเลือกพอร์ท(port select) ได้ใช้สายแอดเดรส A0-A9 มีค่าเท่ากับ 1010111111 (หมายเลข 703 เมื่อเป็นเลขฐานสิบ) จึงทำให้สัญญาณการเลือกพอร์ทมีลอจิก 0 แต่การที่จะส่งหรือรับข้อมูลจากสายข้อมูลได้ ต้องมีการต่อกับสาย AEN (address enable) ของ PC ด้วย เพราะไม่เช่นนั้นการส่งหรือรับข้อมูลจากสายข้อมูลจะเกิดการผิดพลาดได้ สัญญาณที่ได้จากการเลือกพอร์ทนำมา OR กับ AEN จะใช้ในการอินาเบิล วงจรส่งหรือรับข้อมูลจึงทำให้มีการส่งหรือรับข้อมูลเกิดขึ้น รายละเอียดของวงจรแสดงดังรูปที่ 2.28



รูปที่ 2.28 รายละเอียดวงจรอินาเบิล


### 2.5.2 วงจรเอาต์พุตแลตซ์

การส่งข้อมูลออกใช้ไอซีเบอร์ 74LS374 เป็นตัวแลตซ์ข้อมูล การส่งข้อมูลออกต้องผ่านทางสายข้อมูล D0-D7 และต้องทำการอินาเบิล เพื่อแลตซ์ข้อมูล ซึ่งยังไม่เพียงพอที่วงจรจะทำงานได้ ต้องมีสายสัญญาณอีกสายเข้ามาเกี่ยวข้องกับชื่อคือ IOW (input/output write) สายสัญญาณนี้มีลอจิก 0 เมื่อมีการใช้คำสั่ง OUT address, data เพื่อทำการส่งข้อมูลออก จำเป็นต้องเชื่อมต่อสายสัญญาณดังกล่าวเข้าในวงจรอินาเบิล เพื่อการแลตซ์ข้อมูลในวงจรส่งข้อมูลออก รายละเอียดของวงจรเอาต์พุตแลตซ์แสดงดังรูปที่ 2.29


### 2.5.3 วงจรอินพุตพาร์ทิเตอร์

การนำข้อมูลเข้าใช้ไอซีเบอร์ 74LS244 เป็นบัฟเฟอร์ของข้อมูล การนำข้อมูลเข้าต้องมีการอินาเบิล เพื่อนำข้อมูลเข้าทางสายข้อมูลเช่นกัน ต้องมีสายสัญญาณอีกสายเข้ามาเกี่ยวข้องกับชื่อคือ IOR (input/output read) สายสัญญาณนี้มีลอจิก 0 รายละเอียดของวงจรแสดงดังรูปที่ 2.30 จากรูป ที่ตำแหน่ง CD0-CD7 ทำการเชื่อมต่อกับคิปสวิทช์ 8 ทาง (16 ขา) เพื่อทำการสับสวิทช์ ON-OFF เป็นข้อมูลเข้าของแต่ละบิต (D0-D7) คือเมื่อสวิทช์เปิด(ON) ข้อมูลที่เข้าสู่ไอซี 74LS244 มีลอจิกเป็น 1 เพราะเป็น ไอซี TTL แต่เมื่อสวิทช์ปิด(OFF) ข้อมูลที่เข้าจะเป็นลอจิก 0 ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อวัตถุประสงค์ทางวิชาการเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.29 วงจรเอาต์พุตแลตซ์



รูปที่ 2.30 วงจรอินพุตพัพเพอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกิจการช่างเทคนิคเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.6 การปรับค่าความต้านทานโดยใช้แรงดันควบคุม

### 2.6.1 การปรับค่าความต้านทานโดยใช้ JFET

การนำ JFET มาใช้เป็นอุปกรณ์ปรับค่าความต้านทานทำได้โดยใช้ความต้านทานระหว่าง แชนแนลและแรงดันควบคุมจากขาเกต

#### คุณสมบัติ VOLTAGE CONTROLLED RESISTER โดยใช้ JFET



รูปที่ 2.31 กราฟเปรียบเทียบคุณสมบัติของ JFET และตัวต้านทาน


จากรูปที่ 2.31 แสดงคุณสมบัติของความต้านทาน 4 ค่า และความชันของเอาต์พุต  $V_{DS}/I_D$  ซึ่ง  $R_{DS}$  ถูกควบคุมด้วย  $V_{GS}$  ความสัมพันธ์เขียนเป็นสมการได้ดังนี้

$$R_{DS}(on) = \frac{-V_{GS}(off)}{2 I_{DSS}}$$


#### การควบคุมอัตราขยายเชิงเส้น

การควบคุมอัตราขยายเชิงเส้นทำได้โดยใช้วงจรดังแสดงในรูป 2.32 ขา non-inverting ของออปแอมป์ตัวแรกต่อกับ JFET ควบคุมการป้อนกลับ อัตราขยายของวงจรกำหนดได้จาก


$$A_v = 1 + R_1/R_{DS}$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งรูปที่ 2.32 การใช้ VCR ควบคุมอัตราขยายของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.33 ความสัมพันธ์ระหว่างอัตราขยายกับแรงดันควบคุม



รูปที่ 2.34 การนำ JFET มาใช้เป็น VCR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.6.2 การปรับค่าความต้านทานโดยใช้ Digital Rheostat


DS1669 เป็นดิจิทัลรีโอสตัท หรือโพเทนซิโอมิเตอร์ มีค่าความต้านทานอยู่ในช่วง 50Kohm สามารถใช้ contact ทาง mechanic ควบคุม หรือใช้สัญญาณดิจิทัลเข้ามาควบคุม เช่น สัญญาณจาก CPU

DS1669 ในรูป IC package 8 ขา ขาที่ต่อใช้งานภายนอกคือ  $R_L$ ,  $R_H$  และส่วนปรับค่าความต้านทาน  $R_W$  อินพุตถูกควบคุมด้วยขา Digital source input ;D , Up contact input ; UC และ Down contact input ; DC



รูปที่ 2.35 แสดงการใช้งาน DS1669


การทำงานของ DS1669 Dallsats ถูกควบคุมผ่านทางขา contact input หรือทางขา Digital source input ดังแสดงในรูป 2.36 เป็นการใช้งานแบบ Single pushbutton



รูปที่ 2.36 การใช้งานแบบ Single pushbutton

ขา DC input ต่อกับ ไฟบวก(V+), ขา D input ถูกปล่อยลอย และขา UC input ทำหน้าที่ควบคุมการปรับค่าความต้านทาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.37 การใช้งานแบบ Dual pushbutton


ขา Digital source input ถูกออกแบบสำหรับใช้กับไมโครโปรเซสเซอร์ ซึ่งจะทำการปรับค่าความต้านทานทั้งเพิ่มขึ้นและลดลงทำได้ในอัตราที่เร็วกว่า ความกว้างของพัลส์จะควบคุมการปรับค่าความต้านทาน พัลส์อินพุตที่ทรiggerเข้าไป จะปรับค่าความต้านทานได้ครั้งละ  $1/64$  ของความต้านทานรวมทั้งหมด การควบคุมโดยใช้ขา up contact input และ down contact input ความกว้างของพัลส์ต้องมากกว่า  $1\text{ms}$  แต่ต้องไม่เกิน  $1\text{sec}$ . และการควบคุมโดยใช้ขา Digital source input ความกว้างของพัลส์ ต้องมากกว่า  $1\text{microsec}$ . แต่ต้องไม่เกิน  $1\text{sec}$ .

เมื่อต้องการทรiggerพัลส์อินพุตเข้า ต้องเว้นระยะเวลา ไม่น้อยกว่า  $1\text{ms}$  ถ้าไม่เช่นนั้น DS1669 จะเข้าใจว่าเป็นพัลส์ต่อเนื่อง

## บทที่ 3

### การออกแบบวงจร

#### 3.1 โครงสร้างของโครงการ



รูปที่ 3.1 บล็อกไดอะแกรมของโครงการ

#### ลักษณะการทำงาน

คอมพิวเตอร์ทำหน้าที่ คำนวณค่าแรงดันของรูปคลื่นที่เวลาต่างๆ ส่งออกมาเก็บข้อมูลไว้ในหน่วยความจำ และปรับแรงดันที่เหมาะสมให้กับ VCO (VOLTAGE CONTROL OSCILLATOR) เพื่อสร้างสัญญาณนาฬิกา

การสร้างสัญญาณทำได้โดย หน่วยความจำบันทึกค่าแรงดันที่เวลาต่างๆ ของรูปคลื่นที่ต้องการ ซึ่งทุกรูปคลื่นสัญญาณจะต้องเริ่มต้นที่ ADDRESS 0000H ของ RAM และวงจรนับจะทำหน้าที่นับ ADDRESS ให้กับ RAM เพื่อใช้ในการส่งข้อมูลและเก็บข้อมูลของแรม ซึ่งวงจรมับจะได้รับสัญญาณนาฬิกาจากวงจรผลิตความถี่ควบคุมด้วยแรงดัน ข้อมูลที่ได้จากหน่วยความจำจะเข้าไปในวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก (D/A CONVERSION) แล้วส่งต่อไปในส่วน

ของวงจรขยาย


### 3.2 วงจรนับและรีเซ็ตแอดเดรส

วงจรถ้าหน้าที่เป็นตัวนับตำแหน่งแอดเดรสให้กับหน่วยความจำ เพื่อบันทึกข้อมูลจากคอมพิวเตอร์ลงในหน่วยความจำ เมื่อคอมพิวเตอร์ส่งข้อมูลของรูปคลื่นมา และจะนับตำแหน่งแอดเดรสให้กับหน่วยความจำ เพื่อนำข้อมูลจากหน่วยความจำมาสร้างเป็นสัญญาณรูปคลื่น โดยจะได้รับสัญญาณนาฬิกาจากวงจรผลิตรวมถี่ควบคุมด้วยแรงดัน(VCO) ซึ่งใช้ไอซีเบอร์ 74LS625

วงจรถ้าหน้าจะใช้ไอซีเบอร์ 74LS393 ซึ่งเป็นวงจรถ้าหน้าแบบ 8 บิต นำมาต่อเป็นวงจรถ้าหน้าแบบ 15 บิต โดยเริ่มนับจาก "0" ถึง "32768" (0000H-7FFFH) ขา Q ของวงจรถ้าหน้าจะถูกต่ออยู่กับขาแอดเดรสของหน่วยความจำ ซึ่งหมายถึง เมื่อ RAM นับค่าได้เท่าไร จะเท่ากับที่อยู่ที่แอดเดรสของ RAM ด้วยค่าที่วงจรถ้าหน้ากำลังแสดงอยู่

การเขียนข้อมูลลงในหน่วยความจำทุกครั้ง ต้องเริ่มที่แอดเดรส 0000H เสมอ เราสามารถกำหนดให้ RAM อยู่ที่ ADDRESS 0000H โดยส่งสัญญาณเพื่อรีเซ็ตวงจรถ้าหน้า โดยส่งสัญญาณออกไปที่ PORT #300H ทำให้มีสัญญาณ ลอจิก 0 มายังอินพุตของ NAND GATE เป็น 1 วงจรถ้าหน้าจะถูกรีเซ็ตเป็น 0000H

วงจรรีเซ็ตแอดเดรส ทำหน้าที่รีเซ็ตวงจรถ้าหน้าให้กลับไป ADDRESS 0000H เมื่อ RAM อ่านข้อมูลออกมาครบ 1 รูปคลื่นสัญญาณ โดยป้อนข้อมูลของแอดเดรสที่ต้องการรีเซ็ต ลงในไอซีเบอร์ 74273(U7 และ U8) เพื่อเป็นข้อมูลนำมาเปรียบเทียบกับแอดเดรส โดยใช้ไอซี 74688(U14 และ U18) เป็นตัวเปรียบเทียบข้อมูลระหว่างข้อมูลที่ได้จาก IC U7 และ U8 และเอาท์พุทของวงจรถ้าหน้า เมื่อข้อมูลทั้งสองตรงกัน ขาอินพุตของ NAND GATE จะเป็น 0 ทำให้เอาท์พุทของ NAND GATE เป็น 1 จึงสามารถรีเซ็ตวงจรถ้าหน้า ทุกๆ 1 CYCLE




รูปที่ 3.2 วงจรนับ

Title			COUNT ADDRESS AND RESET COUNTER		
Size	Number				Revision
A4					
Date:	20-Mar-1987		Sheet of		
File:	A3SCH_5.SCH		Drawn By		

### 3.3 ส่วนวงจรผลิตความถี่ควบคุมด้วยแรงดัน (VCO)

ทำหน้าที่เปลี่ยนข้อมูลจากคอมพิวเตอร์ ซึ่งเป็นสัญญาณดิจิทัลผ่านวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก และผ่านวงจรผลิตความถี่ควบคุมด้วยแรงดัน(VCO) ซึ่งเป็นออสซิลเลเตอร์ที่ผลิตความถี่ที่สามารถควบคุมได้จากแรงดัน โดยใช้ไอซีเบอร์ 74LS625 ซึ่งความถี่ที่ผลิตจะนำไปเป็นสัญญาณนาฬิกา ป้อนให้วงจรนับ

วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก (D/A conversion) ถูกออกแบบให้มีแรงดันเอาต์พุตอยู่ในช่วง 0-5 โวลต์ ใช้ไอซีเบอร์ DAC 0832 ป้อนเป็นอินพุตให้กับวงจรผลิตความถี่ควบคุมด้วยแรงดัน ซึ่งมีย่านความถี่อยู่ในช่วง 6-8 MHz ความถี่นี้จะเปลี่ยนแปลงตามแรงดันที่ป้อนเข้ามา



รูปที่ 3.3 ส่วนวงจรผลิตความถี่ควบคุมด้วยแรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 3.4 วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก (D/A Conversion)

วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก ทำหน้าที่แปลงสัญญาณ ดิจิตอลมาเป็นสัญญาณแรงดันไฟตรง ซึ่งใช้ไอซีเบอร์ DAC 0832 ( 8-Bit Compatible Double Buffered D/A) เป็นแบบ 20 ขา DIP ควบคุมแรงดันเอาต์พุตที่ได้จาก ไบนารีอินพุตที่ป้อนให้อาท์พุตที่ได้เป็นกระแส จึงต้องมีไอซี LM747ทำหน้าที่เปลี่ยนกระแสเป็นแรงดัน

ในโครงการใช้วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก 2 วงจรดังนี้

- ส่วนแปลงสัญญาณดิจิทัลจากคอมพิวเตอร์เป็นแรงดัน ป้อนเป็นอินพุตให้ วงจรผลิตความถี่ควบคุมด้วยแรงดัน

- ส่วนแปลงสัญญาณดิจิทัลจากหน่วยความจำให้เป็นรูปคลื่นที่ต้องการ



รูปที่3.4วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.5 วงจร ความคุมส่วน VCO และสัญญาณนาฬิกา

#### การควบคุมความถี่ของสัญญาณนาฬิกา

ในการปรับความถี่ของรูปสัญญาณ เราสามารถทำได้โดยเปลี่ยนความถี่ที่ป้อนให้กับสัญญาณนาฬิกาของวงจรนับ โดยปรับระดับแรงดันที่ขา frequency control ของ VCO ซึ่งถ้าแรงดันที่ขา frequency control ของ VCO มีค่ามาก ก็จะได้ความถี่ที่ ขา Y และขา Z มีค่าความถี่สูง ถ้าปรับแรงดันที่ขา frequency control ลดลง จะได้ความถี่ที่ขา Y และขา Z ลดลง

ในการนำความถี่ที่ได้จาก VCO ไปใช้งานนั้น เนื่องจากเราต้องการความถี่ในช่วง 20KHz - 15MHz ไปใช้งาน แต่ VCO ที่ใช้สามารถปรับความถี่ได้ในช่วงแคบๆเท่านั้น ดังนั้นในการใช้งานจึงแก้ไขโดยเปลี่ยนค่าตัวเก็บประจุที่ต่อคร่อมระหว่างขา CX1 และ CX2 ของ VCO เพื่อเปลี่ยนช่วงความถี่ การเปลี่ยนค่าตัวเก็บประจุที่ต่อคร่อมระหว่างขา CX1 และ CX2 สามารถทำได้โดยใช้ analog switch ในรูปไอซีเบอร์ CD4066 ทำหน้าที่เลือกค่าตัวเก็บประจุที่ต้องการ โดยส่งข้อมูลให้ U9 ด้วยข้อมูล (XXXX 100XB) (XXXX 010XB) หรือ (XXXX 001XB) เพื่อเลือกค่าตัวเก็บประจุ C1, C2 หรือ C3 ตามลำดับ โดย C1 มีความถี่ตั้งแต่ 20KHz - 1MHz C2 มีความถี่ตั้งแต่ 1MHz - 5MHz และ C3 มีความถี่ตั้งแต่ 5MHz - 15MHz

#### การควบคุมสัญญาณนาฬิกาเพื่ออ่านและเขียนข้อมูล


ในการเขียนข้อมูลลงในหน่วยความจำ ทำได้โดยตั้งค่าข้อมูลลงใน IC U9 ด้วยข้อมูล (XX01 XXXXB) จะทำให้บัพเฟออร์ U19B และ U19D ทำงานซึ่งจะส่งผ่านสัญญาณนาฬิกาเพื่อเขียนข้อมูลสู่หน่วยความจำ และส่งสัญญาณ clock เพื่อส่งให้วงจรนับ เลื่อนตำแหน่ง ADDRESS ขึ้น 1 ADDRESS สลับกัน โดยสัญญาณ clock มาจากการส่งคำสั่ง OUT ส่งข้อมูลออกมายัง PORT # 301H และสัญญาณ clock เพื่อเลื่อน ADDRESS ถูกสร้างขึ้นโดยคำสั่ง OUT มายัง PORT # 302H ซึ่งในขณะที่ขา  $\bar{W}$  ของ RAM ถูกต่ออยู่กับบิตที่ 5 ของ IC U9 มีสถานะ "0" และขา  $\bar{G}$  ของ RAM ถูกต่ออยู่กับ บิตที่ 4 ของ IC U9 ทำให้ RAM อยู่ในสถานะที่พร้อมจะเขียนข้อมูลเข้าสู่ RAM โดยส่งสัญญาณ clock พร้อมข้อมูลมา สัญญาณ clock ก็จะส่งผ่านขา  $\bar{E}$  ของ RAM ทำให้ RAM รับข้อมูลเข้าไป จากนั้นต้องเลื่อน ADDRESS ขึ้นเพื่อเขียนข้อมูลลำดับต่อไปเข้าสู่ RAM โดยส่งสัญญาณ clock ออกมา สัญญาณนี้จะถูกผ่านไปยังขา clk ของวงจรนับ ทำให้วงจรนับเลื่อน ADDRESS ขึ้น 1 ค่า และทำเช่นนี้ ซ้ำจนกว่าจะหมดข้อมูล

เมื่อต้องการจะอ่านข้อมูลออกมา ทำได้โดยตั้งค่าลงใน IC U9 ด้วยข้อมูล

(XX10 XXXXB) ทำให้ขา  $\bar{W}$  ของ RAM มีสถานะ "1" และ ขา  $\bar{G}$  ของ RAM มีสถานะ "0"

RAM จึงมีสถานะที่พร้อมจะส่งข้อมูลออก และสัญญาณ VCO จาก VCO จะถูกส่งผ่านมายังขา  $\bar{E}$  ไม่วางกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้กดแป้นคีย์และต้องอ้างอิงถึงเงาของเอกสารทุกครั้งที่มีการนำไปใช้

ของ RAM ทำให้ RAM ส่งข้อมูลออกมา และสัญญาณ VCO ที่ได้จาก VCO จะถูกส่งมายังขา clk ของวงจรนับ ทำให้วงจรนับ นับขึ้นทีละ 1 ADDRESS




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
**รูปที่ 3.5 วงจรควบคุมส่วน VCO และสัญญาณนาฬิกา**

### 3.6 วงจรเขียนและอ่านข้อมูลจากหน่วยความจำ

ในขณะที่เราต้องการเขียนข้อมูลลงในหน่วยความจำ จะต้องทำการเปิดบัฟเฟอร์ เพื่อให้ RAM สามารถรับข้อมูลจาก DATA ได้ โดยส่งข้อมูลไปที่ IC U9 ด้วยข้อมูล (X0XX XXXXB) จะทำให้เราสามารถเขียนข้อมูลเข้าสู่หน่วยความจำได้


และเมื่อต้องการอ่านค่าออกมาจากหน่วยความจำ จะต้องปิดบัฟเฟอร์ เพื่อให้ไม่ให้อสัญญาณที่อ่านค่าออกมาจากหน่วยความจำมากวนกับระบบคอมพิวเตอร์ได้ โดยส่งข้อมูลให้กับ IC U9 ด้วยข้อมูล (X100 XXXXB) ทำให้ขา G ของ U12 เป็น "1" IC จึงถูก DISABLE จากนั้นข้อมูลที่ได้จากหน่วยความจำจะถูกส่งผ่านไปยัง IC U5 (74273) เพื่อ LATCH ข้อมูล ส่งออกไปยัง R-2R LADDER DAC ทำการเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณอนาลอก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น **รูปที่ 3.6 วงจรเขียนและอ่านข้อมูลจากหน่วยความจำ** เอกสารทุกครั้งที่มีการนำไปใช้

### 3.7 วงจร DECODER PORT

จากวงจรใช้ไอซี เบอร์ 74688 เพื่อเปรียบเทียบข้อมูลที่ขา ADDRESS ของ ADDRESS BUS กับ SWITCH S1 เมื่อค่าของ SWITCH S1 กับ ADDRESS มีค่าตรงกันและมีสัญญาณ IOW เข้ามา จะทำให้เอาต์พุต  $\overline{P=Q}$  ของ IC U1 เป็น "0" จะไป ENABLE ให้ IC U2 ทำการ DECODE ADDRESS จาก A0-A2 และมีเอาต์พุตออกทาง Y0-Y7 โดยตั้ง SWITCH ไว้ที่ตำแหน่ง PORT 30XH จะได้ PORT ในช่วง 300H-307H




รูปที่ 3.7 วงจร DECODER PORT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.8 วงจรกรองความถี่ต่ำผ่าน


สัญญาณจาก R-2R Ladder DAC เข้ามาเป็นอินพุต มีแรงดันประมาณ 300 mVpp ผ่านออปแอมป์ LM7121 ซึ่งต่อเป็นบัฟเฟอร์ ทำให้เอาท์พุทอิมพีแดนซ์ที่ออกมาจากบัฟเฟอร์เป็นศูนย์โอห์ม เข้าวงจรกรองสัญญาณความถี่ต่ำผ่าน ที่มีค่าความถี่คัทออฟ 1MHz และ 10KHz โดยมี IC 4066 อนุลอกสวิตช์ ทำหน้าที่เป็นตัวเลือกค่าความถี่



รูปที่ 3.8 วงจรกรองความถี่ต่ำผ่าน

### 3.9 วงจรปรับอัตราขยาย

จากวงจรในรูปที่ 3.9 สัญญาณอินพุตที่เข้ามา ผ่านดิจิตอลรีโอสตัท DS1669 ซึ่งเปลี่ยนค่าความต้านทานตามแรงดันอินพุตที่เข้ามา มีค่าความต้านทานในช่วง 300-50K ohm ความต้านทานจะสามารถปรับค่าได้ครั้งละ 1/64 ของค่าความต้านทานรวมทั้งหมด จากนั้นจะผ่าน IC3 LM7121 ซึ่งต่อเป็นบัฟเฟอร์ทำให้เอาท์พุทอิมพีแดนซ์ ที่ IC3 เป็น 0 ohm จะไม่ทำให้ค่าอินพุทอิมพีแดนซ์ของวงจรเปลี่ยน IC2 741 ต่อเป็นบัฟเฟอร์เพื่อปรับออฟเซต โดยขั้วแรงดันที่ขาลบของ IC1 LM7121 ซึ่งต่อเป็นวงจรขยายแบบ non-inverting มีอัตราขยายประมาณ 8 เท่า



รูปที่ 3.9 วงจรปรับอัตราขยาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.10 ส่วนโปรแกรมสร้างสัญญาณ

เมื่อเลือกสร้างสัญญาณรูปคลื่นแล้ว จะต้องป้อนค่าความถี่ที่ต้องการโปรแกรมจะทำการคำนวณเพื่อหาค่า CLOCK ที่เหมาะสมกับย่านความถี่ที่ต้องการ จากนั้นจะคำนวณจำนวน ADDRESS ที่ต้องการใช้ในการสร้างรูปคลื่นโดยที่ ความถี่ตั้งแต่ 500KHz ขึ้นไป จะใช้จำนวน ADDRESS 15 ADDRESS และเปลี่ยนความถี่ CLOCK ที่ใช้สร้างสัญญาณ เช่นสร้างสัญญาณขาขึ้น

ที่ความถี่ต่ำกว่า 500KHz จะใช้สัญญาณ CLOCK คงที่ 10MHz และเลือกจำนวน ADDRESS เมื่อความถี่สูงขึ้นจำนวน ADDRESS จะต่ำ

$$\begin{aligned} \text{จำนวน ADDRESS} &= \frac{\text{ความถี่ของ CLOCK}}{\text{ความถี่ที่ต้องการสร้างรูปคลื่น}} \\ &= \frac{10\text{MHz}}{\text{ความถี่ที่ต้องการสร้างรูปคลื่น}} \end{aligned}$$


ที่ความถี่ต่ำกว่า 1 KHz จะใช้สัญญาณ CLOCK 200KHz โดยใช้สูตร

$$\text{จำนวน ADDRESS} = \frac{200\text{KHz}}{\text{ความถี่ที่ต้องการสร้างรูปคลื่น}}$$

จากนั้นคำนวณหาค่ามุมที่เปลี่ยนไปในแต่ละ ADDRESS โดยใช้สูตร

$$\text{มุม SHIFT} = \frac{\text{จำนวน ADDRESS}}{360}$$

แล้วคำนวณค่า sine ที่มุม = 0 และป้อนเข้าสู่หน่วยความจำ และเพิ่มค่ามุมขึ้นอีก โดยการบวกค่ามุม SHIFT และป้อนค่าเข้าสู่หน่วยความจำใน ADDRESS ถัดไป ทำเช่นนี้จนกว่าจะครบทุก ADDRESS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น รูปที่ 3.8 โพลีชาร์ทโปรแกรมสร้างสัญญาณเขย่ง

## บทที่ 4

### การทดลองและผลการทดลอง


#### 4.1 การทดลอง

##### คู่มือการใช้งานเครื่อง

1. RUN โปรแกรม GEN.EXE
2. โปรแกรมจะแสดง MENU ในรูปที่ 4.1
3. กดปุ่ม ALT-W เพื่อสร้างรูปสัญญาณ โปรแกรมจะแสดง MENU ในรูปที่ 4.2
4. กดปุ่ม TAB เพื่อเลือกรูปแบบสัญญาณ
5. กดปุ่มเลื่อน TAB เพื่อใส่ค่าความถี่ที่ต้องการ ตั้งแต่ 10Hz - 1 MHz
6. เมื่อดังค่าเรียบร้อยแล้ว กดปุ่ม OK เพื่อสร้างสัญญาณ



รูปที่ 4.1 แสดง MENU เพื่อสร้างรูปคลื่นสัญญาณ




รูปที่ 4.2 แสดง MENU เพื่อเลือกรูปคลื่นสัญญาณ และความถี่


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น เมื่อนำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 วิธีการทดลองและผลการทดลอง


นำเครื่องฟังก์ชันเจนเนเรเตอร์ ต่อเข้ากับออสซิลโลสโคป เพื่อแสดงผลที่ได้จากการทดลอง ในช่วงขอบเขตที่เครื่องสามารถสร้างได้




รูปที่ 4.3 สัญญาณไซน์ที่มีความถี่ 1 MHz ขนาด 20 Vpp




เอกสารนี้เป็นเอกสารที่ 4.4 สัญญาณไซน์ที่มีความถี่ 100KHz ขนาด 20 Vpp ภาควิชาวิศวกรรมไฟฟ้า ให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.5 สัญญาณเขยอนที่ความถี่ 10KHz ขนาด 20 Vpp




รูปที่ 4.6 สัญญาณเขยอนที่ความถี่ 1 KHz ขนาด 20 Vpp




รูปที่ 4.7 สัญญาณเขยอนที่ความถี่ 100Hz ขนาด 20 Vpp

เอกสารนี้เป็นเอกสารที่รวบรวมไว้เพื่อใช้ในการศึกษาและวิจัยเท่านั้น ไม่ควรนำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.8 สัญญาณไซน์ที่มีความถี่ 10Hz ขนาด 20Vpp




รูปที่ 4.9 สัญญาณสี่เหลี่ยมที่มีความถี่ 1 MHz ขนาด 14 Vpp




รูปที่ 4.10 สัญญาณสี่เหลี่ยมที่มีความถี่ 100KHz ขนาด 20 Vpp


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่สามารถใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้เผยแพร่หรือแจกจ่ายแก่บุคคลอื่นโดยไม่ได้รับอนุญาต




รูปที่ 4.11 สัญญาณสี่เหลี่ยมที่ความถี่ 10KHz ขนาด 20 Vpp




รูปที่ 4.12 สัญญาณสี่เหลี่ยมที่ความถี่ 1KHz ขนาด 20 Vpp




เอกสารนี้เป็นเอกสารที่เผยแพร่โดยมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี  
รูปที่ 4.13 สัญญาณสี่เหลี่ยมที่ความถี่ 10 Hz ขนาด 20 Vpp  
กรุณาอย่านำเอกสารนี้ไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.14 สัญญาณสามเหลี่ยมที่มีความถี่ 1MHz ขนาด 8.4 Vpp




รูปที่ 4.15 สัญญาณสามเหลี่ยมที่มีความถี่ 100 KHz ขนาด 20 Vpp




รูปที่ 4.16 สัญญาณสามเหลี่ยมที่มีความถี่ 10 KHz ขนาด 20 Vpp

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.17 สัญญาณสามเหลี่ยมที่ความถี่ 1KHz ขนาด 20Vpp



รูปที่ 4.18 สัญญาณสามเหลี่ยมที่ความถี่ 100 Hz ขนาด 20Vpp


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ค่าความเพี้ยนของสัญญาณ


วัดค่าความเพี้ยน ของสัญญาณขาอินพุต โดยการวัดเปอร์เซ็นต์ดิสตอร์ชัน ทำได้โดยต่อ ฟังก์ชัน เจนเนอเรเตอร์เข้ากับดิสตอร์ชันมิเตอร์ (distortion meter) แล้ววัดค่าดิสตอร์ชัน ที่ขนาด สัญญาณ 1 Vpp โดยดิสตอร์ชันมิเตอร์ที่ใช้ สามารถวัดค่าความเพี้ยนได้ในช่วงความถี่ 2 ช่วง คือ ที่ 360-400 Hz และ 900 Hz -1.1 KHz ดังแสดงผลในตารางที่ 4.1

ตารางที่ 4.1 แสดงเปอร์เซ็นต์ดิสตอร์ชันของสัญญาณขาอินพุตที่ค่าความถี่ต่างๆ

ความถี่(Hz)	เปอร์เซ็นต์ดิสตอร์ชัน
360	0.043
380	0.042
400	0.042
:	:
900	0.031
1K	0.031
1.1K	0.034



Distortion(%)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### สรุปและวิจารณ์

#### 5.1 สรุป

การสร้างสัญญาณต่างๆ ใช้การสังเคราะห์สัญญาณจากระบบดิจิทัลโดยตรง และใช้โปรแกรมคอมพิวเตอร์ควบคุมส่วนต่างๆ รวมทั้งการเลือกแอดเดรสของหน่วยความจำ ซึ่งเก็บข้อมูลของสัญญาณต่างๆ เพื่อให้มีความถี่เอาท์พุทตามต้องการ เมื่อโปรแกรมเลือกแอดเดรสข้อมูลในแต่ละค่าแอดเดรสจะเป็นค่าของสัญญาณ ซึ่งจะผ่านไปยังวงจรส่วนต่อไป เพื่อให้สัญญาณมีความสมบูรณ์ขึ้น

จากการทดลอง พบว่าระบบถูกรบกวนจากสัญญาณรบกวนอย่างมาก ซึ่งสัญญาณรบกวนนี้เกิดจาก SWITCHING POWER SUPPLY และสัญญาณ CLOCK ภายในเครื่องคอมพิวเตอร์เอง ไม่ผ่านวงจรกรองสัญญาณความถี่ต่ำแล้ว ก็ไม่สามารถลดสัญญาณรบกวนลงได้เท่าที่ควร ซึ่งสัญญาณรบกวนส่วนใหญ่จะมาจากสาย สามารถแก้ไขโดยใช้แหล่งจ่ายจากภายนอกเป็นแหล่งจ่ายให้กับวงจรขยายแทน

จากผลการทดลองที่ได้ จะเห็นว่าที่ความถี่ค่าต่างๆ คือ ในช่วง 10 Hz-10KHz รูปสัญญาณจะไม่ค่อยผิดเพี้ยนนัก แต่ที่ความถี่สูงขึ้น จะเห็นว่ารูปสัญญาณจะเกิดการผิดเพี้ยนมากขึ้น ซึ่งเห็นได้ชัดในสัญญาณรูปสี่เหลี่ยม ทำให้สามารถกำจัดสัญญาณรบกวนได้

#### Specifications

ความถี่ 10 Hz - 1MHz


แรงดัน 1 Vpp - 24 Vpp

กระแสเอาท์พุทสูงสุด 71 mA

#### การใช้งานเครื่อง

1. RUN โปรแกรม GEN.EXE
2. โปรแกรมจะแสดง MENU ในรูปที่ 5.1
3. กดปุ่ม ALT-W เพื่อสร้างรูปสัญญาณ โปรแกรมจะแสดง หน้าจอผังรูปที่ 5.2
4. กดปุ่ม TAB เพื่อเลือกรูปแบบสัญญาณ
5. กดปุ่มเลื่อน TAB เพื่อใส่ค่าความถี่ที่ต้องการ ในช่วง 10Hz - 1MHz
6. เมื่อตั้งค่าเรียบร้อยแล้ว กดปุ่มOK เพื่อสร้างสัญญาณ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.1 แสดง MENU เพื่อเลือกสร้างรูปคลื่นสัญญาณและปรับอัตราขยาย



รูปที่ 5.2 แสดง MENU เพื่อสร้างรูปคลื่นสัญญาณ



รูปที่ 5.3 แสดง MENU เพื่อเลือกรูปคลื่นสัญญาณ และความถี่



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 5.4 แสดง MENU เพื่อปรับขนาดของสัญญาณ



**IS61C256AH**  
**IS61M256**

**OPERATING RANGE**

Range	Ambient Temperature	Speed	V <sub>CC</sub>
Commercial	0°C to +70°C	-10, -12	5V ± 5%
		-15, -20, -25	5V ± 10%
Industrial	-40°C to +85°C	-12	5V ± 5%
		-15, -20, -25	5V ± 10%

**DC ELECTRICAL CHARACTERISTICS (Over Operating Range)**

Symbol	Parameter	Test Conditions	Min.	Max.	Unit
V <sub>OH</sub>	Output HIGH Voltage	V <sub>CC</sub> = Min., I <sub>OH</sub> = -4.0 mA	2.4	—	V
V <sub>OL</sub>	Output LOW Voltage	V <sub>CC</sub> = Min., I <sub>OL</sub> = 8.0 mA	—	0.4	V
V <sub>IH</sub>	Input HIGH Voltage		2.2	V <sub>CC</sub> + 0.5	V
V <sub>IL</sub>	Input LOW Voltage <sup>(1)</sup>		-0.5	0.8	V
I <sub>I</sub>	Input Leakage	GND ≤ V <sub>IN</sub> ≤ V <sub>CC</sub>	Com. -5 Ind. -10	5 +10	μA
I <sub>LO</sub>	Output Leakage	GND ≤ V <sub>OUT</sub> ≤ V <sub>CC</sub> , Outputs Disabled	Com. -5 Ind. -10	5 +10	μA

**Notes:**

1. V<sub>IL</sub> = -3.0V for pulse width less than 10 ns.

**POWER SUPPLY CHARACTERISTICS<sup>(1)</sup> (Over Operating Range)**

Symbol	Parameter	Test Conditions		-10 ns		-12 ns		-15 ns		-20 ns		-25 ns		Unit
				Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	
I <sub>CC</sub>	V <sub>CC</sub> Dynamic Operating Supply Current	V <sub>CC</sub> = Max., $\overline{CE} = V_{IL}$ I <sub>OUT</sub> = 0 mA, f = f <sub>MAX</sub>	Com. — Ind. —	120	135	125	150	120	150	120	150	120	140	mA
I <sub>SB1</sub>	TTL Standby Current (TTL Inputs)	V <sub>CC</sub> = Max., V <sub>IN</sub> = V <sub>IH</sub> or V <sub>IL</sub> $\overline{CE} \geq V_{IH}$ , f = 0	Com. — Ind. —	25	30	25	30	25	30	25	30	25	30	mA
I <sub>SB2</sub>	CMOS Standby Current (CMOS Inputs)	V <sub>CC</sub> = Max., $\overline{CE} \geq V_{CC} - 0.2V$ , V <sub>IN</sub> ≥ V <sub>CC</sub> - 0.2V, or V <sub>IN</sub> ≤ 0.2V, f = 0	Com. — Ind. —	5	10	2	10	2	10	2	10	2	10	mA

**Notes:**

1. At f = f<sub>MAX</sub>, address and data inputs are cycling at the maximum frequency, f = 0 means no input lines change.

**CAPACITANCE<sup>(1,2)</sup>**

Symbol	Parameter	Conditions	Max.	Unit
C <sub>IN</sub>	Input Capacitance	V <sub>IN</sub> = 0V	8	pF
C <sub>OUT</sub>	Output Capacitance	V <sub>OUT</sub> = 0V	10	pF

**Notes:**

1. Tested initially and after any design or process changes that may affect these parameters.
2. Test conditions: T<sub>A</sub> = 25°C, f = 1 MHz, V<sub>CC</sub> = 5.0V.

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของบริษัทฯ ใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

Integrated Silicon Solution, Inc. เรามีให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



**READ CYCLE SWITCHING CHARACTERISTICS<sup>(1)</sup> (Over Operating Range)**

Symbol	Parameter	-10 ns		-12 ns		-15 ns		-20 ns		-25 ns		Unit
		Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	
t <sub>RC</sub>	Read Cycle Time	10	—	12	—	15	—	20	—	25	—	ns
t <sub>AA</sub>	Address Access Time	—	10	—	12	—	15	—	20	—	25	ns
t <sub>OH</sub>	Output Hold Time	2	—	2	—	2	—	2	—	2	—	ns
t <sub>ACE</sub>	$\overline{CE}$ Access Time	—	10	—	12	—	15	—	20	—	25	ns
t <sub>DOE</sub>	$\overline{OE}$ Access Time	—	5	—	6	—	7	—	8	—	9	ns
t <sub>LZOE</sub> <sup>(2)</sup>	$\overline{OE}$ to Low-Z Output	0	—	0	—	0	—	0	—	0	—	ns
t <sub>HZOE</sub> <sup>(2)</sup>	$\overline{OE}$ to High-Z Output	—	5	—	6	—	7	—	9	—	10	ns
t <sub>LZCE</sub> <sup>(2)</sup>	$\overline{CE}$ to Low-Z Output	2	—	3	—	3	—	3	—	3	—	ns
t <sub>HZCE</sub> <sup>(2)</sup>	$\overline{CE}$ to High-Z Output	—	5	—	7	—	8	—	9	—	10	ns
t <sub>PU</sub> <sup>(3)</sup>	$\overline{CE}$ to Power-Up	0	—	0	—	0	—	0	—	0	—	ns
t <sub>PD</sub> <sup>(3)</sup>	$\overline{CE}$ to Power-Down	—	10	—	12	—	15	—	18	—	20	ns

**Notes:**

1. Test conditions assume signal transition times of 5 ns or less, timing reference levels of 1.5V, input pulse levels of 0 to 3.0V and output loading specified in Figure 1a.
2. Tested with the load in Figure 1b. Transition is measured  $\pm 500$  mV from steady-state voltage. Not 100% tested.
3. Not 100% tested.

**AC TEST CONDITIONS**

Parameter	Unit
Input Pulse Level	0V to 3.0V
Input Rise and Fall Times	3 ns
Input and Output Timing and Reference Levels	1.5V
Output Load	See Figures 1a and 1b

**AC TEST LOADS**




Figure 1a.





Figure 1b.


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

AC WAVEFORMS

READ CYCLE NO. 1<sup>(1,2)</sup>



READ CYCLE NO. 2<sup>(1,3)</sup>



Notes:

1.  $\overline{WE}$  is HIGH for a Read Cycle.
2. The device is continuously selected.  $\overline{OE}, \overline{CE} = V_{IL}$ .
3. Address is valid prior to or coincident with  $\overline{CE}$  LOW transitions.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

Integrated Silicon Solution, Inc. หมายให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**WRITE CYCLE SWITCHING CHARACTERISTICS<sup>(1,3)</sup> (Over Operating Range)**


Symbol	Parameter	-10 ns		-12 ns		-15 ns		-20 ns		-25 ns		Unit
		Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	
t <sub>wc</sub>	Write Cycle Time	10	—	12	—	15	—	20	—	25	—	ns
t <sub>sce</sub>	$\overline{CE}$ to Write End	9	—	10	—	12	—	13	—	15	—	ns
t <sub>aw</sub>	Address Setup Time to Write End	9	—	10	—	12	—	15	—	20	—	ns
t <sub>ha</sub>	Address Hold from Write End	0	—	0	—	0	—	0	—	0	—	ns
t <sub>sa</sub>	Address Setup Time	0	—	0	—	0	—	0	—	0	—	ns
t <sub>pwe</sub> <sup>(4)</sup>	$\overline{WE}$ Pulse Width	8	—	8	—	10	—	13	—	15	—	ns
t <sub>sd</sub>	Data Setup to Write End	7	—	7	—	9	—	10	—	12	—	ns
t <sub>hd</sub>	Data Hold from Write End	0	—	0	—	0	—	0	—	0	—	ns
t <sub>hzwe</sub> <sup>(2)</sup>	$\overline{WE}$ LOW to High-Z Output	—	6	—	6	—	7	—	8	—	10	ns
t <sub>lzwe</sub>	$\overline{WE}$ HIGH to Low-Z Output	0	—	0	—	0	—	0	—	0	—	ns

**Notes:**

1. Test conditions assume signal transition times of 3 ns or less, timing reference levels of 1.5V, input pulse levels of 0 to 3.0V and output loading specified in Figure 1a.
2. Tested with the load in Figure 1b. Transition is measured  $\pm 500$  mV from steady-state voltage. Not 100% tested.
3. The internal write time is defined by the overlap of  $\overline{CE}$  LOW and  $\overline{WE}$  LOW. All signals must be in valid states to initiate a Write, but any one can go inactive to terminate the Write. The Data Input Setup and Hold timing are referenced to the rising or falling edge of the signal that terminates the write.
4. Tested with  $\overline{OE}$  HIGH.


**AC WAVEFORMS**

**WRITE CYCLE NO. 1 ( $\overline{WE}$  Controlled)<sup>(1,2)</sup>**



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เฉพาะในเชิงพาณิชย์เท่านั้น ไม่อนุญาตให้เผยแพร่โดยไม่ได้รับอนุญาต

WRITE CYCLE NO. 2 ( $\overline{CE}$  Controlled)<sup>(1,2)</sup>



- Notes:**
1. The internal write time is defined by the overlap of  $\overline{CE}$  LOW and  $\overline{WE}$  LOW. All signals must be in valid states to initiate a Write, but any one can go inactive to terminate the Write. The Data Input Setup and Hold timing are referenced to the rising or falling edge of the signal that terminates the write.
  2. I/O will assume the High-Z state if  $OE \geq V_{IH}$ .

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

**IS61C256AH**  
**IS61M256**

**ORDERING INFORMATION: IS61C256AH**

**Commercial Range: 0°C to +70°C**

Speed (ns)	Order Part Number	Package
10	IS61C256AH-10N	300-mil Plastic DIP
10	IS61C256AH-10J	300-mil Plastic SOJ
10	IS61C256AH-10T	TSOP (Type 1)
12	IS61C256AH-12N	300-mil Plastic DIP
12	IS61C256AH-12J	300-mil Plastic SOJ
12	IS61C256AH-12T	TSOP (Type 1)
15	IS61C256AH-15N	300-mil Plastic DIP
15	IS61C256AH-15J	300-mil Plastic SOJ
15	IS61C256AH-15T	TSOP (Type 1)
20	IS61C256AH-20N	300-mil Plastic DIP
20	IS61C256AH-20J	300-mil Plastic SOJ
20	IS61C256AH-20T	TSOP (Type 1)
25	IS61C256AH-25N	300-mil Plastic DIP
25	IS61C256AH-25J	300-mil Plastic SOJ
25	IS61C256AH-25T	TSOP (Type 1)

**ORDERING INFORMATION: IS61C256AH**

**Industrial Range: -40°C to +85°C**

Speed (ns)	Order Part Number	Package
12	IS61C256AH-12NI	300-mil Plastic DIP
12	IS61C256AH-12JI	300-mil Plastic SOJ
12	IS61C256AH-12TI	TSOP (Type 1)
15	IS61C256AH-15NI	300-mil Plastic DIP
15	IS61C256AH-15JI	300-mil Plastic SOJ
15	IS61C256AH-15TI	TSOP (Type 1)
20	IS61C256AH-20NI	300-mil Plastic DIP
20	IS61C256AH-20JI	300-mil Plastic SOJ
20	IS61C256AH-20TI	TSOP (Type 1)
25	IS61C256AH-25NI	300-mil Plastic DIP
25	IS61C256AH-25JI	300-mil Plastic SOJ
25	IS61C256AH-25TI	TSOP (Type 1)

**ORDERING INFORMATION: IS61M256**

**Commercial Range: 0°C to +70°C**

Speed (ns)	Order Part Number	Package
10	IS61M256-10N	300-mil Plastic DIP
10	IS61M256-10J	300-mil Plastic SOJ
12	IS61M256-12N	300-mil Plastic DIP
12	IS61M256-12J	300-mil Plastic SOJ
15	IS61M256-15N	300-mil Plastic DIP
15	IS61M256-15J	300-mil Plastic SOJ
20	IS61M256-20N	300-mil Plastic DIP
20	IS61M256-20J	300-mil Plastic SOJ
25	IS61M256-25N	300-mil Plastic DIP
25	IS61M256-25J	300-mil Plastic SOJ

**Integrated Silicon Solution, Inc.**

2231 Lawson Lane

Santa Clara, CA 95054

Tel: 1-800-379-4774

Fax: (408) 588-0806

e-mail: sales@issiusa.com

<http://www.issiusa.com>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้า **Integrated Silicon Solution, Inc.**

SR020-1K  
05/05/97

# LM7121

## 235 MHz Tiny Low Power Voltage Feedback Amplifier

### General Description

The LM7121 is a high performance operational amplifier which addresses the increasing AC performance needs of video and imaging applications, and the size and power constraints of portable applications.

The LM7121 can operate over a wide dynamic range of supply voltages, from 5V (single supply) up to  $\pm 15V$  (see the Application Information section for more details). It offers an excellent speed-power product delivering  $1300V/\mu s$  and 235 MHz Bandwidth ( $-3\text{ dB}$ ,  $A_V = +1$ ,  $R_L = 100\Omega$ ). Another key feature of this operational amplifier is stability while driving unlimited capacitive loads.

Due to its Tiny SOT23-5 package, the LM7121 is ideal for designs where space and weight are the critical parameters. The benefits of the Tiny package are evident in small portable electronic devices, such as cameras, and PC video cards. Tiny amplifiers are so small that they can be placed anywhere on a board close to the signal source or near the input to an A/D converter.

### Features


(Typical unless otherwise noted)  $V_S = \pm 15V$

- Easy to use voltage feedback topology
- Stable with unlimited capacitive loads
- Tiny SOT23-5 package—typical circuit layout takes half the space of SO-8 designs
- Unity gain frequency 175 MHz
- Bandwidth ( $-3\text{ dB}$ ,  $A_V = +1$ ,  $R_L = 100\Omega$ ) 235 MHz
- Slew rate  $1300V/\mu s$
- Supply Voltages DIP/SO-8 5V to  $\pm 15V$   
SOT23-5 5V to  $\pm 5V$   
 $+5V$ ,  $\pm 5V$ ,  $\pm 15V$
- Characterized for 5.3 mA
- Low supply current

### Applications


- Scanners, color fax, digital copiers
- PC video cards
- Cable drivers
- Digital cameras
- ADC/DAC buffers
- Set-top boxes

### Connection Diagram



Top View

TL/H/12348-2



Top View

TL/H/12348-1

### Ordering Information

Package	Ordering Information	NSC Drawing Number	Package Marking	Supplied As
8-Pin Molded DIP	LM7121IN	N08E	LM7121IN	Rails
8-Pin SO-8	LM7121IM	M08A	LM7121IM	Rails
	LM7121IMX	M08A	LM7121IM	2.5k Tape and Reel
5-Pin SOT23-5	LM7121IM5X	MA05A	A03A	3k Tape and Reel

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

ESD Tolerance (Note 2)	2000V
Differential Input Voltage (Note 7)	±2V
Voltage at Input/Output Pin (V <sup>+</sup> ) - 1.4V, (V <sup>-</sup> ) + 1.4V	
Supply Voltage (V <sup>+</sup> - V <sup>-</sup> )	36V
Output Short Circuit to Ground (Note 3)	Continuous
Lead Temperature (soldering, 10 sec)	260°C

Storage Temperature Range	-65°C to +150°C
Junction Temperature (Note 4)	150°C

## Operating Ratings (Note 1)

Supply Voltage: DIP/SO-8	4.5V ≤ V <sub>S</sub> ≤ 33V
SOT23-5	4.5V ≤ V <sub>S</sub> ≤ 11V
Junction Temperature Range	-40°C ≤ T <sub>J</sub> ≤ +85°C
Thermal Resistance (θ <sub>JA</sub> )	
N Package, 8-pin Molded DIP	115°C/W
M Package, 8-pin Surface Mount	165°C/W
SOT23-5 Package	325°C/W

## ±15V DC Electrical Characteristics

Unless otherwise specified, all limits guaranteed for T<sub>J</sub> = 25°C, V<sup>+</sup> = +15V, V<sup>-</sup> = -15V, V<sub>CM</sub> = V<sub>O</sub> = 0V and R<sub>L</sub> > 1 MΩ. **Boldface** limits apply at the temperature extremes.

Symbol	Parameter	Conditions	Typ (Note 5)	LM7121I Limit (Note 6)	Units
V <sub>OS</sub>	Input Offset Voltage		0.9	8 <b>15</b>	mV max
I <sub>B</sub>	Input Bias Current		5.2	9.5 <b>12</b>	μA max
I <sub>OS</sub>	Input Offset Current		0.04	4.3 <b>7</b>	μA max
R <sub>IN</sub>	Input Resistance	Common Mode	10		MΩ
		Differential Mode	3.4		MΩ
C <sub>IN</sub>	Input Capacitance	Common Mode	2.3		pF
CMRR	Common Mode Rejection Ratio	-10V ≤ V <sub>CM</sub> ≤ 10V	93	73 <b>70</b>	dB min
+PSRR	Positive Power Supply Rejection Ratio	10V ≤ V <sup>+</sup> ≤ 15V	86	70 <b>68</b>	dB min
-PSRR	Negative Power Supply Rejection Ratio	-15V ≤ V <sup>-</sup> ≤ -10V	81	68 <b>65</b>	dB min
V <sub>CM</sub>	Input Common-Mode Voltage Range	CMRR ≥ 70 dB	13	11	V min
			-13	-11	V max
A <sub>V</sub>	Large Signal Voltage Gain	R <sub>L</sub> = 2 kΩ, V <sub>O</sub> = 20 V <sub>PP</sub>	72	65 <b>57</b>	dB min
V <sub>O</sub>	Output Swing	R <sub>L</sub> = 2 kΩ	13.4	11.1 <b>10.8</b>	V min
			-13.4	-11.2 <b>-11.0</b>	V max
		R <sub>L</sub> = 150Ω	10.2	7.75 <b>7.0</b>	V min
			-7.0	-5.0 <b>-4.8</b>	V max

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ± 15V DC Electrical Characteristics

Unless otherwise specified, all limits guaranteed for  $T_J = 25^\circ\text{C}$ ,  $V^+ = +15\text{V}$ ,  $V^- = -15\text{V}$ ,  $V_{\text{CM}} = V_O = 0\text{V}$  and  $R_L > 1\text{M}\Omega$ . **Soldface** limits apply at the temperature extremes. (Continued)

Symbol	Parameter	Conditions	Typ (Note 5)	LM7121 Limit (Note 6)	Units
I <sub>SC</sub>	Output Short Circuit Current	Sourcing	71	54 <b>44</b>	mA min
		Sinking	52	39 <b>34</b>	mA min
I <sub>S</sub>	Supply Current		5.3	6.6 <b>7.5</b>	mA max

## ± 15V AC Electrical Characteristics

Unless otherwise specified, all limits guaranteed for  $T_J = 25^\circ\text{C}$ ,  $V^+ = 15\text{V}$ ,  $V^- = -15\text{V}$ ,  $V_{\text{CM}} = V_O = 0\text{V}$  and  $R_L > 1\text{M}\Omega$ . **Soldface** limits apply at the temperature extremes.

Symbol	Parameter	Conditions	Typ (Note 5)	LM7121 Limit (Note 6)	Units
SR	Slew Rate (Note 8)	$A_V = +2$ , $R_L = 1\text{ k}\Omega$ , $V_O = 20\text{ V}_{\text{PP}}$	1300		V/ $\mu\text{s}$
GBW	Unity Gain-Bandwidth	$R_L = 1\text{ k}\Omega$	175		MHz
$\phi_m$	Phase Margin		63		Deg
f(-3 dB)	Bandwidth (Notes 9, 10)	$R_L = 100\Omega$ , $A_V = +1$	235		MHz
		$R_L = 100\Omega$ , $A_V = +2$	50		
t <sub>s</sub>	Settling Time	10 V <sub>PP</sub> Step, to 0.1%, $R_L = 500\Omega$	74		ns
t <sub>r,f</sub>	Rise and Fall Time (Note 10)	$A_V = +2$ , $R_L = 100\Omega$ , $V_O = 0.4\text{ V}_{\text{PP}}$	5.3		ns
A <sub>D</sub>	Differential Gain	$A_V = +2$ , $R_L = 150\Omega$	0.3		%
$\phi_D$	Differential Phase	$A_V = +2$ , $R_L = 150\Omega$	0.65		Deg
e <sub>n</sub>	Input-Referred Voltage Noise	f = 10 kHz	17		$\frac{\text{nV}}{\sqrt{\text{Hz}}}$
i <sub>n</sub>	Input-Referred Current Noise	f = 10 kHz	1.9		$\frac{\text{pA}}{\sqrt{\text{Hz}}}$
T.H.D.	Total Harmonic Distortion	2 V <sub>PP</sub> Output, $R_L = 150\Omega$ , $A_V = +2$ , f = 1 MHz	0.065		%
		2 V <sub>PP</sub> Output, $R_L = 150\Omega$ , $A_V = +2$ , f = 5 MHz	0.52		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ± 5V DC Electrical Characteristics

Unless otherwise specified, all limits guaranteed for  $T_J = 25^\circ\text{C}$ ,  $V^+ = 5\text{V}$ ,  $V^- = -5\text{V}$ ,  $V_{CM} = V_O = 0\text{V}$  and  $R_L > 1\text{M}\Omega$ . **Boldface** limits apply at the temperature extremes.

Symbol	Parameter	Conditions	Typ (Note 5)	LM71211 Limit (Note 6)	Units
$V_{OS}$	Input Offset Voltage		1.6	8 <b>15</b>	mV max
$I_B$	Input Bias Current		5.5	9.5 <b>12</b>	$\mu\text{A}$ max
$I_{OS}$	Input Offset Current		0.07	4.3 <b>7.0</b>	$\mu\text{A}$ max
$R_{IN}$	Input Resistance	Common Mode	6.8		$\text{M}\Omega$
		Differential Mode	3.4		$\text{M}\Omega$
$C_{IN}$	Input Capacitance	Common Mode	2.3		pF
CMRR	Common Mode Rejection Ratio	$-2\text{V} \leq V_{CM} \leq 2\text{V}$	75	65 <b>60</b>	dB min
+PSRR	Positive Power Supply Rejection Ratio	$3\text{V} \leq V^+ \leq 5\text{V}$	89	65 <b>60</b>	dB min
-PSRR	Negative Power Supply Rejection Ratio	$-5\text{V} \leq V^- \leq -3\text{V}$	78	65 <b>60</b>	dB min
$V_{CM}$	Input Common Mode Voltage Range	CMRR $\geq 60\text{ dB}$	3	2.5	V min
			-3	-2.5	V max
$A_V$	Large Signal Voltage Gain	$R_L = 2\text{ k}\Omega$ , $V_O = 3\text{ V}_{PP}$	66	60 <b>58</b>	dB min
$V_O$	Output Swing	$R_L = 2\text{ k}\Omega$	3.62	3.0 <b>2.75</b>	V min
			-3.62	-3.0 <b>-2.70</b>	V max
		$R_L = 150\Omega$	3.1	2.5 <b>2.3</b>	V min
			-2.8	-2.15 <b>-2.00</b>	V max
$I_{SC}$	Output Short Circuit Current	Sourcing	53	38 <b>33</b>	mA min
		Sinking	29	21 <b>19</b>	mA min
$I_S$	Supply Current		5.1	6.4 <b>7.2</b>	mA max

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## +5V AC Electrical Characteristics

Unless otherwise specified, all limits guaranteed for  $T_J = 25^\circ\text{C}$ ,  $V^+ = 5\text{V}$ ,  $V^- = -5\text{V}$ ,  $V_{CM} = V_O = 0\text{V}$  and  $R_L > 1\text{M}\Omega$ . **Boldface** limits apply at the temperature extremes.

Symbol	Parameter	Conditions	Typ (Note 5)	LM7121 Limit (Note 6)	Units
SR	Slew Rate (Note 8)	$A_V = +2$ , $R_L = 1\text{ k}\Omega$ , $V_O = 6\text{ V}_{PP}$	520		$\text{V}/\mu\text{s}$
GBW	Unity Gain-Bandwidth	$R_L = 1\text{ k}\Omega$	105		MHz
$\phi_m$	Phase Margin	$R_L = 1\text{ k}\Omega$	74		Deg
$f_{-3\text{dB}}$	Bandwidth (Notes 9, 10)	$R_L = 100\Omega$ , $A_V = +1$	160		MHz
		$R_L = 100\Omega$ , $A_V = +2$	50		
$t_s$	Settling Time	5 $\text{V}_{PP}$ Step, to 0.1%, $R_L = 500\Omega$	65		ns
$t_r, t_f$	Rise and Fall Time (Note 10)	$A_V = +2$ , $R_L = 100\Omega$ , $V_O = 0.4\text{ V}_{PP}$	5.8		ns
$A_D$	Differential Gain	$A_V = +2$ , $R_L = 150\Omega$	0.3		%
$\phi_D$	Differential Phase	$A_V = +2$ , $R_L = 150\Omega$	0.65		Deg
$e_n$	Input-Referred Voltage Noise	$f = 10\text{ kHz}$	17		$\frac{\text{nV}}{\sqrt{\text{Hz}}}$
$i_n$	Input-Referred Current Noise	$f = 10\text{ kHz}$	2		$\frac{\text{pA}}{\sqrt{\text{Hz}}}$
T.H.D.	Total Harmonic Distortion	2 $\text{V}_{PP}$ Output, $R_L = 150\Omega$ , $A_V = +2$ , $f = 1\text{ MHz}$	0.1		%
		2 $\text{V}_{PP}$ Output, $R_L = 150\Omega$ , $A_V = +2$ , $f = 5\text{ MHz}$	0.6		

## +5V DC Electrical Characteristics

Unless otherwise specified, all limits guaranteed for  $T_J = 25^\circ\text{C}$ ,  $V^+ = +5\text{V}$ ,  $V^- = 0\text{V}$ ,  $V_{CM} = V_O = V^+/2$  and  $R_L > 1\text{M}\Omega$ . **Boldface** limits apply at the temperature extremes.

Symbol	Parameter	Conditions	Typ (Note 5)	LM7121 Limit (Note 6)	Units
$V_{OS}$	Input Offset Voltage		2.4		mV
$I_B$	Input Bias Current		4		$\mu\text{A}$
$I_{OS}$	Input Offset Current		0.04		$\mu\text{A}$
$R_{IN}$	Input Resistance	Common Mode	2.6		$\text{M}\Omega$
		Differential Mode	3.4		$\text{M}\Omega$
$C_{IN}$	Input Capacitance	Common Mode	2.3		pF
CMRR	Common Mode Rejection Ratio	$2\text{V} \leq V_{CM} \leq 3\text{V}$	65		dB
+PSRR	Positive Power Supply Rejection Ratio	$4.6\text{V} \leq V^+ \leq 5\text{V}$	85		dB
-PSRR	Negative Power Supply Rejection Ratio	$0\text{V} \leq V^- \leq 0.4\text{V}$	61		dB
$V_{CM}$	Input Common-Mode Voltage Range	CMRR $\geq 45\text{ dB}$	3.5		V min
					V max

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น 1.5 ไม่นอนุญาตให้นำไปใช้ประโยชน์ทางการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

<http://www.national.com>

## + 5V DC Electrical Characteristics

Unless otherwise specified, all limits guaranteed for  $T_J = 25^\circ\text{C}$ ,  $V^+ = +5\text{V}$ ,  $V^- = 0\text{V}$ ,  $V_{\text{CM}} = V_O = V^+ / 2$  and  $R_L > 1\text{M}\Omega$ . **Boldface** limits apply at the temperature extremes. (Continued)

Symbol	Parameter	Conditions	Typ (Note 5)	LM7121I Limit (Note 6)	Units
$A_V$	Large Signal Voltage Gain	$R_L = 2\text{k}\Omega$ to $V^+ / 2$	64		dB
$V_O$	Output Swing	$R_L = 2\text{k}\Omega$ to $V^+ / 2$ , High	3.7		V
		$R_L = 2\text{k}\Omega$ to $V^+ / 2$ , Low	1.3		
		$R_L = 150\Omega$ to $V^+ / 2$ , High	3.48		
		$R_L = 150\Omega$ to $V^+ / 2$ , Low	1.59		
$I_{\text{SC}}$	Output Short Circuit Current	Sourcing	33		mA
		Sinking	20		mA
$I_S$	Supply Current		4.8		mA

## + 5V AC Electrical Characteristics

Unless otherwise specified, all limits guaranteed for  $T_J = 25^\circ\text{C}$ ,  $V^+ = +5\text{V}$ ,  $V^- = 0\text{V}$ ,  $V_{\text{CM}} = V_O = V^+ / 2$  and  $R_L > 1\text{M}\Omega$ . **Boldface** limits apply at the temperature extremes.

Symbol	Parameter	Conditions	Typ (Note 5)	LM7121I Limit (Note 6)	Units
SR	Slew Rate (Note 8)	$A_V = +2$ , $R_L = 1\text{k}\Omega$ to $V^+ / 2$ , $V_O = 1.8\text{V}_{\text{PP}}$	145		$\text{V}/\mu\text{s}$
GBW	Unity Gain-Bandwidth	$R_L = 1\text{k}\Omega$ to $V^+ / 2$	80		MHz
$\phi_m$	Phase Margin	$R_L = 1\text{k}\Omega$ to $V^+ / 2$	70		Deg
$f(-3\text{dB})$	Bandwidth (Notes 9, 10)	$R_L = 100\Omega$ to $V^+ / 2$ , $A_V = +1$	200		MHz
		$R_L = 100\Omega$ to $V^+ / 2$ , $A_V = +2$	45		
$t_r, t_f$	Rise and Fall Time (Note 10)	$A_V = +2$ , $R_L = 100\Omega$ , $V_O = 0.2\text{V}_{\text{PP}}$	8		ns
T.H.D.	Total Harmonic Distortion	0.6 $\text{V}_{\text{PP}}$ Output, $R_L = 150\Omega$ , $A_V = +2$ , $f = 1\text{MHz}$	0.067		%
		0.6 $\text{V}_{\text{PP}}$ Output, $R_L = 150\Omega$ , $A_V = +2$ , $f = 5\text{MHz}$	0.33		

**Note 1:** Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. Operating Ratings indicate conditions for which the device is intended to be functional, but specific performance is not guaranteed. For guaranteed specifications and the test conditions, see the Electrical Characteristics.

**Note 2:** Human body model, 1.5 k $\Omega$  in series with 100 pF.

**Note 3:** Applies to both single-supply and split-supply operation. Continuous short circuit operation at elevated ambient temperature can result in exceeding the maximum allowed junction temperature of 150°C.

**Note 4:** The maximum power dissipation is a function of  $T_{\text{J(max)}}$ ,  $\theta_{\text{JA}}$ , and  $T_A$ . The maximum allowable power dissipation at any ambient temperature is  $P_D = (T_{\text{J(max)}} - T_A) / \theta_{\text{JA}}$ . All numbers apply for packages soldered directly into a PC board.

**Note 5:** Typical Values represent the most likely parametric norm.

**Note 6:** All limits are guaranteed by testing or statistical analysis.

**Note 7:** Differential input voltage is measured at  $V_S = \pm 15\text{V}$ .













**Note 8:** Slew rate is the average of the rising and falling slew rates.

**Note 9:** Unity gain operation for  $\pm 5\text{V}$  and  $\pm 15\text{V}$  supplies is with a feedback network of 510 $\Omega$  and 3 pF in parallel (see the Application Information section). For +5V single supply operation, feedback is a direct short from the output to the inverting input.

**Note 10:**  $A_V = +2$  operation with 2 k $\Omega$  resistors and 2 pF capacitor from summing node to ground.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Typical Performance Characteristics $T_A = 25^\circ\text{C}$ , $R_L = 1\text{ M}\Omega$ unless otherwise specified




เอกสารนี้เป็นเอกสารของบริษัทไม่ว่าจะอย่างไรก็ตามการใช้งานเพื่อการอื่นโดยไม่ได้รับอนุญาตให้นำไปใช้โดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


# Typical Performance Characteristics $T_A = 25^\circ\text{C}$ , $R_L = 1\text{M}\Omega$ unless otherwise specified (Continued)

**Output Voltage vs Output Current ( $I_{\text{SOURCE}}$ ,  $V_S = +5\text{V}$ )**




TL/H/12348-74

**Output Voltage vs Output Current ( $I_{\text{SINK}}$ ,  $V_S = +5\text{V}$ )**




TL/H/12348-75

**CMRR vs Frequency**




TL/H/12348-3

**PSRR vs Frequency**




TL/H/12348-4

**PSRR vs Frequency**




TL/H/12348-5

**Open Loop Frequency Response**




TL/H/12348-88

**Open Loop Frequency Response**




TL/H/12348-89

**Open Loop Frequency Response**




TL/H/12348-90

**Unity Gain Frequency vs Supply Voltage**




TL/H/12348-24

**GBWP @ 10 MHz vs Supply Voltage**




TL/H/12348-25

**Large Signal Voltage Gain vs Load,  $V_S = ±15\text{V}$**



TL/H/12348-96













**Large Signal Voltage Gain vs Load,  $V_S = ±5\text{V}$**



TL/H/12348-97

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics  $T_A = 25^\circ\text{C}$ ,  $R_L = 1\text{ M}\Omega$  unless otherwise specified (Continued)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Typical Performance Characteristics $T_A = 25^\circ\text{C}, R_L = 1\text{ M}\Omega$ unless otherwise specified (Continued)


**Large Signal Pulse Response,**  
 $A_V = +1, V_S = \pm 5\text{V}$



20 ns/div

TL/H/12348-39


**Large Signal Pulse Response,**  
 $A_V = +1, V_S = +5\text{V}$



20 ns/div

TL/H/12348-40


**Large Signal Pulse Response,**  
 $A_V = +2, V_S = \pm 15\text{V}$



20 ns/div

TL/H/12348-41


**Large Signal Pulse Response,**  
 $A_V = +2, V_S = \pm 5\text{V}$



20 ns/div

TL/H/12348-42


**Large Signal Pulse Response,**  
 $A_V = +2, V_S = +5\text{V}$



20 ns/div

TL/H/12348-43


**Small Signal Pulse Response,**  
 $A_V = -1, V_S = \pm 15\text{V}, R_L = 100\Omega$



20 ns/div

TL/H/12348-44


**Small Signal Pulse Response,**  
 $A_V = -1, V_S = \pm 5\text{V}, R_L = 100\Omega$



20 ns/div

TL/H/12348-45


**Small Signal Pulse Response,**  
 $A_V = -1, V_S = +5\text{V}, R_L = 100\Omega$



20 ns/div

TL/H/12348-46


**Small Signal Pulse Response,**  
 $A_V = +1, V_S = \pm 15\text{V}, R_L = 100\Omega$



10 ns/div

TL/H/12348-47


**Small Signal Pulse Response,**  
 $A_V = +1, V_S = \pm 5\text{V}, R_L = 100\Omega$



10 ns/div

TL/H/12348-48


**Small Signal Pulse Response,**  
 $A_V = +1, V_S = +5\text{V}, R_L = 100\Omega$



10 ns/div

TL/H/12348-49

**Small Signal Pulse Response,**  
 $A_V = +2, V_S = \pm 15\text{V}, R_L = 100\Omega$




20 ns/div

TL/H/12348-50

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Performance Characteristics  $T_A = 25^\circ\text{C}$ ,  $R_L = 1\text{ M}\Omega$  unless otherwise specified (Continued)

Small Signal Pulse Response,  
 $A_V = +2$ ,  $V_S = \pm 5\text{V}$ ,  
 $R_L = 100\Omega$




TL/H/12348-51

Small Signal Pulse Response,  
 $A_V = +2$ ,  $V_S = +5\text{V}$ ,  
 $R_L = 100\Omega$




TL/H/12348-52

Closed Loop Frequency Response vs Temperature  
 $V_S = \pm 15\text{V}$ ,  $A_V = +1$ ,  $R_L = 100\Omega$




TL/H/12348-53

Closed Loop Frequency Response vs Temperature  
 $V_S = \pm 5\text{V}$ ,  $A_V = +1$ ,  $R_L = 100\Omega$




TL/H/12348-54

Closed Loop Frequency Response vs Temperature  
 $V_S = +5\text{V}$ ,  $A_V = +1$ ,  $R_L = 100\Omega$




TL/H/12348-55

Closed Loop Frequency Response vs Temperature  
 $V_S = \pm 15\text{V}$ ,  $A_V = +2$ ,  $R_L = 100\Omega$




TL/H/12348-58

Closed Loop Frequency Response vs Temperature  
 $V_S = \pm 5\text{V}$ ,  $A_V = +2$ ,  $R_L = 100\Omega$




TL/H/12348-59

Closed Loop Frequency Response vs Temperature  
 $V_S = +5\text{V}$ ,  $A_V = +2$ ,  $R_L = 100\Omega$




TL/H/12348-60

Closed Loop Frequency Response vs Capacitive Load ( $A_V = +1$ ,  $V_S = \pm 15\text{V}$ )




TL/H/12348-61

Closed Loop Frequency Response vs Capacitive Load ( $A_V = +1$ ,  $V_S = \pm 5\text{V}$ )




TL/H/12348-62

Closed Loop Frequency Response vs Capacitive Load ( $A_V = +2$ ,  $V_S = \pm 15\text{V}$ )



TL/H/12348-63

Closed Loop Frequency Response vs Capacitive Load ( $A_V = +2$ ,  $V_S = \pm 5\text{V}$ )











TL/H/12348-64

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

<http://www.national.com>

# Typical Performance Characteristics $T_A = 25^\circ\text{C}$ , $R_L = 1\text{ M}\Omega$ unless otherwise specified (Continued)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Application Information


The table below, depicts the maximum operating supply voltage for each package type:

TABLE I. Maximum Supply Voltage Values

	SOT23-5	SO-8	DIP
Single Supply	10V	30V	30V
Dual Supplies	±5V	±15V	±15V

Stable unity gain operation is possible with supply voltage of 5V for all capacitive loads. This allows the possibility of using the device in portable applications with low supply voltages with minimum components around it.

Above a supply voltage of 6V (±3V Dual supplies), an additional resistor and capacitor (shown below) should be placed in the feedback path to achieve stability at unity gain over the full temperature range.



TL/H/12348-87

FIGURE 1. Typical Circuit for  $A_v = +1$  Operation ( $V_S \geq 6V$ )

The package power dissipation should be taken into account when operating at high ambient temperatures and/or high power dissipative conditions. Refer to the power derating curves in the data sheet for each type of package.


In determining maximum operable temperature of the device, make sure the total power dissipation of the device is considered; this includes the power dissipated in the device with a load connected to the output as well as the nominal dissipation of the op amp.

The device is capable of tolerating momentary short circuits from its output to ground but prolonged operation in this mode will damage the device, if the maximum allowed junction temperature is exceeded.

## APPLICATION CIRCUITS<sup>†</sup>

### Current Boost Circuit

The circuit in Figure 2 can be used to achieve good linearity along with high output current capability.



TL/H/12348-92

FIGURE 2. Simple Circuit to Improve Linearity and Output Drive Current


By proper choice of  $R_3$ , the LM7121 output can be set to supply a minimal amount of current, thereby improving its output linearity.

$R_3$  can be adjusted to allow for different loads:

$$R_3 = 0.1 R_L$$

The circuit above has been set for a load of 100Ω.

Reasonable speeds (<30 ns rise and fall times) can be expected up to 120 mApp of load current (see Figure 3 for step response across the load).



TL/H/12348-93

FIGURE 3. Waveform across a 100Ω Load

It is very important to keep the lead lengths to a minimum and to provide a low impedance current path by using a ground-plane on the board.

**Caution:** If  $R_L$  is removed, the current balance at the output of LM7121 would be disturbed and it would have to supply the full amount of load current. This might damage the part if power dissipation limit is exceeded

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารอ้างอิง

1. Matthew Mahoney, DSP-Based Testing of Analog and Mixed-Signal Circuit , The Computer Society of The IEEE, 1987
2. สมควร เมืองรมย์ , ดิษฐกรณ์ กันเรียน, โครงการเครื่องกำเนิดสัญญาณระบบดิจิทัล, เซมิคอนดักเตอร์อิเล็กทรอนิกส์, ฉบับที่ 114, 2535



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้