



เครื่องตรวจสอบไอซีทีทีแอล
IC TTL TESTER



โดย
นางสาว ชันญทิพ วิรัชศิลป์
นางสาว ชนาธิป นิลแก้ว

อาจารย์ที่ปรึกษา
อาจารย์ประภากร สุวรรณะ

วัน เดือน ปี..... 24.๑๒.๒๕๖๑
เลขทะเบียน..... 039149
เลขเรียกหนังสือ..... ๓๐๖๖๘ ๓๓๓๑

รายงานนี้เป็นส่วนหนึ่งของวิชา 01044102 PROJECT II
ของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต สาขาวิชาอิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ประจำภาคเรียนที่ 2 ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่นใด
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

039149

รายงานเรื่อง เครื่องตรวจสอบไอซีทีทีแอล

IC TTL TESTER

จัดทำโดย นางสาวชนัญทิพ วิรัชศิลป์

นางสาวชนาธิป นิลแก้ว

อาจารย์ที่ปรึกษา อ.ประภากร สุวรรณะ



ลงชื่อ อาจารย์ที่ปรึกษา

(อ. ประภากร สุวรรณะ)

วันที่ 21/3/41

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิติกรรมประกาศ

โครงการเครื่องตรวจสอบไอซีทีที่แอลนี้เป็นโครงการต่อเนื่อง ในการทำโครงการชิ้นนี้ถ้าขาดบุคคลดังต่อไปนี้ อาจจะทำให้โครงการไม่สามารถทำให้สำเร็จได้

1. พ่อ-แม่ ผู้ให้กำเนิดและเลี้ยงดูมาตลอดจนถึงทุกวันนี้
2. เพื่อนๆ พี่ๆ น้องๆ ที่คอยให้กำลังใจ และให้ยืมคอมพิวเตอร์พิมพ์งาน
3. สโมสรนักศึกษาคณะวิศวกรรมศาสตร์ และชุมนุมคอมพิวเตอร์ ที่เป็นแหล่งพักผ่อนหย่อนใจและเฝ้ายามท้อแท้ หมดหวัง
4. สุดท้าย ต้องขอบคุณตัวเองที่สามารถพยายาม และอดทนจนงานสำเร็จ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องตรวจสอบไอซีทีทีแอล

นางสาวชนัญทิพ วิรัชศิลป์

นางสาวชนาธิป นิลแก้ว

อาจารย์ประภากร สุวรรณะ

ภาคเรียนที่ 2 ปีการศึกษา 2540

บทคัดย่อ

โครงการเครื่องตรวจสอบฟังก์ชันการทำงานของไอซี TTL นี้ เป็นการนำไมโครคอนโทรลเลอร์ MCS-51 มาประยุกต์ใช้งาน โดยมีจุดประสงค์เพื่อใช้ในการตรวจสอบไอซี และสามารถตรวจสอบได้สะดวกและรวดเร็ว โดยจะทำการตรวจสอบฟังก์ชันการทำงานของไอซีขนาด 14-24 ขา แบ่งเป็น 4 ประเภท คือ ไอซีทีทีแอลแบบ COMMON LOGIC GATE , ไอซีทีทีแอล LOGIC GATE แบบ OPEN COLLECTOR , ไอซีทีทีแอลแบบ TRI STATE , ไอซีทีทีแอลแบบต้องการสัญญาณนาฬิกาควบคุม

IC TESTER

MISS CHANANTIP VIRACHSILP

MISS CHANATIP NINKAEW

MR. PRAPAKORN SUWANNA

2nd SEMEATER , EDUCATION YEAR 1997

ABSTRACT

This IC TESTER Project is object to test function of 14-24 pin TTL IC which include IC TTL with common logic gate ,IC TTL with open collector , IC TTL with tri state output and IC TTL with clock . THIS project is purpose to make IC TESTER portable,easy to use and more convenieent than IC TTL TESTER interfacing with PC. SO MCS-51 microcontroller is choosed to used for this project .



สารบัญ

	หน้า
กิตติกรรมประกาศ	I
บทคัดย่อ	II
Abstract	III
สารบัญ	IV
บทที่ 1 บทนำ	1
1.1 จุดประสงค์และแนวความคิด	1
1.2 ขอบเขตของเครื่องตรวจสอบไอซีทีทีแอล	1
1.3 หลักการทำงานเบื้องต้น	1
บทที่ 2 ไมโครคอนโทรลเลอร์ 8051	3
2.1 คุณสมบัติของ MCS—51	3
2.2 สถาปัตยกรรม 8051	4
2.2.1 ออสซิลเลเตอร์ และสัญญาณนาฬิกา	4
2.2.2 โปรแกรมเคาน์เตอร์และดาต้าพอยน์เตอร์	5
2.2.3 รีจิสเตอร์ A และ B	5
2.2.4 แฟลค และโปรแกรมสเตตัสเวิร์ด	5
2.2.5 ความจำภายใน	5
2.2.6 แรมภายใน	6
2.2.7 สแตค และ สแตคพอยน์เตอร์	7
2.2.8 รอมภายใน	7
2.2.9 ขาอินพุท/เอาต์พุท พอร์ตและวงจร	7
บทที่ 3 ไอซีทีทีแอล	11
3.1 ตระกูลของวงจรรไอซีทีทีแอล	11
3.1.1 วงจร Standard TTL	11
3.1.2 วงจร Low-Power TTL	11
3.1.3 วงจร High-Speed TTL	12
3.1.4 วงจร Schottky-Clamp TTL	12
3.2 คุณสมบัติและลักษณะของไอซีทีทีแอล	13

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกัรนำไปใช้

3.2.1	คุณสมบัติทั่วไป	13
3.2.2	ลักษณะแพ็คเกจของทีทีแอล	13
3.2.3	ระบบไฟจ่ายวงจรให้กับทีทีแอล	13
3.3	คุณสมบัติของไอซีทีทีแอลประเภทต่างๆ	14
3.3.1	ไอซีลอจิกเกทพื้นฐานทั่วไป	14
3.3.2	ไอซีลอจิกเกทแบบ open collector	17
3.3.3	ไอซีทีทีแอลประเภท TRI STATE OUTPUT	18
3.3.4	ไอซีลอจิกเกทประเภทต้องการ CLOCK	18
บทที่ 4	การทำงานของเครื่องตรวจสอบไอซีทีทีแอล	26
4.1	โหมดการทำงานของเครื่องตรวจสอบไอซีทีทีแอล	26
4.1.1	โหมดตรวจสอบเบอร์ไอซี	26
4.1.2	โหมดตรวจสอบฟังก์ชันการทำงานแบบกำกับเบอร์	26
4.2	โครงสร้างหลักของเครื่องตรวจสอบไอซีทีทีแอล	27
4.2.1	ส่วน HARDWARE	27
4.2.2	ส่วน SOFTWARE	30
4.3	การทำงานของวงจรบัฟเฟอร์และการทำข้อมูล	40
4.4	การทำงานของโปรแกรมเพื่อตรวจเช็คไอซี	42
4.4.1	รูปแบบ LIBRARY	42
4.4.2	ความหมายของค่าที่ใช้ใน TABLE	43
4.4.3	การนำ LIBRARY มาใช้งานในโปรแกรม	47
4.4.4	การแปลงค่าข้อมูลใส่ใน LIBRARY	49
4.5	การใช้งานเครื่องตรวจสอบไอซีทีทีแอล	52
4.5.1	การแนะนำเครื่อง	52
4.6	ขีดความสามารถของเครื่องตรวจสอบไอซีทีทีแอล	53
บทที่ 5	การทดลองและผลการทดลอง	55
5.1	การทดลองวงจรบัฟเฟอร์	55
5.2	การทดลองไอซีประเภทต่างๆ	55
5.3	การทดลองของวงจรจ่ายไฟเลี้ยง	59
บทที่ 6	สรุปและวิจารณ์	60
ภาคผนวก ก		61

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 จุดประสงค์และแนวความคิด

เนื่องจากในปัจจุบันเครื่องตรวจสอบไอซีทีทีแอล ที่มีส่วนใหญ่ในการใช้งานแต่ละครั้งต้องติดต่อกับ PC ทำให้การทดสอบแต่ละครั้งเสียเวลานาน และต้องใช้งานเฉพาะเครื่องที่มี PC เท่านั้น แนวความคิดที่จะมีเครื่องตรวจสอบไอซีทีทีแอลที่สามารถตรวจสอบได้ง่าย ใช้งานสะดวก และรวดเร็วจึงเกิดขึ้น โดยใช้ไมโครคอนโทรลเลอร์ และอุปกรณ์ต่อพ่วงเพื่อให้การใช้งานมีประสิทธิภาพสูงสุด

1.2 ขอบเขตของเครื่องตรวจสอบไอซีทีทีแอล


เครื่องตรวจสอบไอซีทีทีแอลที่ออกแบบใช้ในโครงการนี้ ใช้ไมโครคอนโทรลเลอร์ตระกูล MCS-51 ที่มีประสิทธิภาพสูง Compatible กับอุปกรณ์ต่อพ่วงได้มากมาย รวมทั้งสามารถขยายหน่วยความจำ และพอร์ตอินพุท/เอาต์พุท ได้มากพอกับความต้องการ โดยในโครงการนี้ จะสามารถตรวจสอบไอซีทีทีแอลที่มีขาตั้งแต่ 14-24 ขา และสามารถตรวจสอบไอซีได้ 4 ประเภท ดังนี้

1. ไอซีทีทีแอลแบบลอจิกเกตทั่วไป
2. ไอซีทีทีแอลลอจิกเกตแบบ open collector
3. ไอซีทีทีแอลแบบ tri state output
4. ไอซีทีทีแอลแบบต้องการสัญญาณนาฬิกา

1.3 หลักการทำงานเบื้องต้น

โครงสร้างการทำงานของเครื่องตรวจสอบไอซีทีทีแอลแบบง่ายแสดงได้ดังรูปที่ 1.1 โดยจะมีหลักการทำงานดังนี้ คือ จะรับค่าเบอร์ไอซีที่ต้องการนำมาทดสอบโดยผ่านทางคีย์บอร์ด เครื่องจะนำเบอร์ไปเช็คกับเบอร์ในหน่วยความจำ แล้วแสดงผลทางจอ LCD โดยจะแสดงผล

"PASS"เมื่อการทดสอบปรากฏว่าทุกฟังก์ชันการทำงานของไอซีเบอร์นั้นใช้งานได้ แสดงผล "FAIL"เมื่อไอซีใช้งานไม่ได้ และแสดงผล "OUT OF NUMBER" เมื่อไม่มีเบอร์ในหน่วยความจำ โดยจะมีวงจร Buffer เป็นส่วนที่เชื่อมต่อระหว่าง I/O PORT ของส่วนคอนโทรลเลอร์กับ ส่วน ZIP SOCKET โดยวงจร Bufferจะสามารถตรวจสอบขาไอซีที่สามารถเป็นได้ทั้งขาอินพุต และขาเอาต์พุต และขาไอซีที่สามารถเป็นได้ทั้งขาVCCและขาGND โดยละเอียดทั้งหมดจะอยู่ในบทที่ 4



รูปที่ 1.1 แสดงโครงสร้างการทำงานของเครื่องตรวจสอบไอซีทีทีแอล

บทที่ 2

ไมโครคอนโทรลเลอร์ 8051

ในปัจจุบันไมโครคอนโทรลเลอร์ MCS- 51 ซึ่งเป็นไมโครคอมพิวเตอร์แบบชิพเดียว มีความสะดวกในการทำงาน และเขียนโปรแกรมควบคุมด้วยภาษาเบสิกได้โดยไม่ต้องศึกษาการทำงานของวงจรเหมือนกับภาษาแอสเซมบลี MCS-51 เป็นอุปกรณ์ที่ออกแบบมาสนองความต้องการของผู้ใช้ คือมีสายอินพุตและเอาต์พุตภายในตัวเอง พอร์ทของอินพุตและเอาต์พุตบัพเฟอร์อินเตอร์เฟส และสายควบคุมอื่นๆที่ใช้สำหรับแยกข้อมูลกับแอดเดรส และมีชุดคำสั่งเพิ่มขึ้นเป็นพิเศษเพื่อจัดการข้อมูล แกรมด้วยวงจรตั้งเวลากับวงจรนับด้วย


2.1 คุณสมบัติของ MCS-51

- ซีพียู 8 บิต ที่ควบคุมได้ง่าย
- เพิ่มการทำงานลอจิกครั้งละ 1 บิตได้
- สายอินพุตและเอาต์พุตมีจำนวน 32 เส้น ใช้เลือกแอดเดรสต่างหากจากกันได้
- มีแรมบรรจุไว้ในขนาด 128 ไบต์ หรือ 256 ไบต์
- วงจรตั้งเวลา/วงจรมีขนาด 2,3 หรือ 16 บิต
- กำหนดเป็น UART (Universal Synchronous Asynchronous Receiver Transmitter) ที่รับส่งข้อมูลอนุกรมได้ 2 ทิศทาง
- อินเตอรัพท์ แบ่งออกเป็น 2 ระดับ จาก 5 หรือ 6 แหล่ง
- มีสัญญาณนาฬิกาอยู่ภายในตัว
- มีหน่วยความจำสำหรับเก็บข้อมูลภายในขนาด 4 หรือ 8 กิโลไบต์
- มีแอดเดรสของหน่วยความจำสำหรับเก็บข้อมูล จำนวนทั้งหมด 64 กิโลไบต์
- คำสั่งทั้งหมดมี 111 คำสั่ง
- ทำงานด้วยเลขฐานสิบ และฐานสิบหก
- ตัวแปรภาษาเบสิกมีขนาด 8 กิโลไบต์
- ควบคุมอีพ롬ภายในตัวด้วยภาษาเบสิก
- มีคำสั่งเฉพาะของภาษาเบสิกที่ใช้สำหรับอินพุต และเอาต์พุต วงจรนับ และอินเตอร์เฟสแบบอนุกรม

2.2 สถาปัตยกรรม 8051

2.2.1 ออสซิลเลเตอร์ และสัญญาณนาฬิกา 8051

หัวใจของ 8051 คือวงจรกำเนิดพัลส์ซึ่งเกิดพร้อมกับการทำงานภายใน 8051 ขา XTAL1, XTAL2 ต่อกับวงจรรีโซแนนท์เป็นออสซิลเลเตอร์ เช่นใช้คริสตัล(Crystal) และตัวเก็บประจุตั้งรูป 2.1 ความถี่คริสตัลเป็นความถี่นาฬิกาภายในของไมโครคอนโทรลเลอร์ จะออกแบบให้ทำงานที่ความถี่สูงสุดและต่ำสุด เช่น 1 MHz-16 MHz ความถี่ต่ำสุดจะเป็นตัวบอกว่าความจำภายในอยู่ในภาวะไดนามิก และต้องทำงานเหนือความถี่สูงสุดเสมอ มิฉะนั้นข้อมูลจะสูญหาย การสื่อสารจำเป็นต้องบอกความถี่ออสซิลเลเตอร์ เนื่องจากต้องการให้เคาน์เตอร์ภายในคำนวณอัตรานาฬิกาให้เป็น Baud rateมาตรฐาน ถ้าความถี่นาฬิกาหารแล้วเหลือเศษความถี่ การสื่อสารจะไม่มาตรฐาน ความถี่นาฬิกาต้องมีช่วงเวลาของไมโครคอนโทรลเลอร์น้อยสุด เรียกว่า ช่วงเวลาพัลส์ ช่วงเวลาน้อยที่สุดที่สามารถทำคำสั่งง่าย ๆ หรือซับซ้อน เรียกว่า Machine cycle ซึ่งประกอบด้วย 6 สภาวะ แต่ละสภาวะเป็นช่วงเวลาสำหรับการทำงานที่แยกจากกันของไมโครคอนโทรลเลอร์ เช่น เพ็ช์คำสั่งทำคำสั่ง หรือเขียนข้อมูล แต่ละสภาวะมี 2 พัลส์



รูปที่ 2.1 แสดงวงจรออสซิลเลเตอร์ และเวลา

2.2.2 โปรแกรมเคาน์เตอร์และดาต้าพอยน์เตอร์

8051 ประกอบด้วยรีจิสเตอร์ขนาด 16 บิต 2 ตัว คือ PC และ DPTR แต่ละตัวเก็บค่าแอดเดรสขนาด 1 ไบต์ โปรแกรมคำสั่งจะถูกเฟรชจากตำแหน่งแอดเดรสจะเลย 0FFFh โดย PC จะเพิ่มค่าโดยอัตโนมัติ หลังจากเฟรชคำสั่ง และอาจเปลี่ยนโดยบางคำสั่ง PC เป็นรีจิสเตอร์ตัวเดียวที่ไม่มีแอดเดรสภายใน DPTR ประกอบด้วยรีจิสเตอร์ 8 บิต 2 ตัว เรียกว่า DPH และ DPL จะเก็บค่าแอดเดรสสุดท้ายหลังจากที่เข้าถึงได้ภายในและภายนอกชิพ ข้อมูลก็เช่นกัน DPTR อยู่ภายใต้การควบคุมของโปรแกรมคำสั่ง และอ้างโดยชื่อของมัน (DPTR) หรือข้อมูลไบต์ย่อย DPH และ DPL

2.2.3 รีจิสเตอร์ A และ B

8051 มีรีจิสเตอร์ใช้งานทั่วไป 34 ตัว และ 2 ตัวในที่นี่ คือ A และ B ใช้เป็นตัวหลักในทางคณิตศาสตร์ของ 8051 ที่เหลือ 32 ตัว ถูกจัดเป็นส่วนของแรมภายใน 4 แบงค์ คือ B0 - B3 แบงค์ละ 8 ตัว (R0 - R7) รีจิสเตอร์ A หรือแอดคัมมูลเตอร์เป็นตัวที่ใช้มากที่สุด เช่น การบวก , การลบ , การคูณและการหารจำนวนเต็ม, การทำบิตลีน รีจิสเตอร์ A ใช้เคลื่อนย้ายข้อมูลระหว่าง 8051 และความจำภายนอกรีจิสเตอร์ B ใช้กับ A สำหรับการคูณ และการหาร และไม่มีหน้าที่อื่นนอกเหนือจากการเก็บตำแหน่งข้อมูล

2.2.4 แฟล็ก และโปรแกรมสเตตัสเวิร์ด (PSW)

แฟล็กเป็นรีจิสเตอร์ 1 บิต ที่เก็บผลลัพธ์ของบางคำสั่ง คำสั่งอื่นๆ สามารถทดสอบสถานะของแฟล็กและตัดสินใจ แฟล็กสามารถทำเป็นแอดเดรสที่ต้องการได้ และรวมอยู่เป็นกลุ่มใน PSW และรีจิสเตอร์ PCON 8051 มีแฟล็กทางคณิตศาสตร์ 4 แฟล็ก ซึ่งให้ผลลัพธ์โดยอัตโนมัติเมื่อมีการทำการทางคณิตศาสตร์ และมี 3 แฟล็กใช้งานทั่วไปซึ่งสามารถเซต 1 หรือเคลียร์ 0 ได้ตามต้องการ แฟล็กทางคณิตศาสตร์ประกอบด้วย Carry (C) , Auxiliary (AC) , Overflow (OV) , Parity (P) แฟล็กที่ใช้งานทั่วไปมีชื่อว่า Fo, Gfo, GF1 ซึ่งโปรแกรมเมอร์สามารถใช้กำหนดโปรแกรมได้ ควรจำไว้ว่าแฟล็กทั้งหมดสามารถเซตหรือรีเซต โดยโปรแกรมเมอร์ ส่วนแฟล็กทางคณิตศาสตร์มีผลโดยคำสั่งทางคณิตศาสตร์

2.2.5 ความจำภายใน

คอมพิวเตอร์จะต้องมีหน่วยความจำสำหรับโปรแกรมโค้ด (ในรอม) และในแรมสำหรับข้อมูลที่เปลี่ยนแปลงที่สามารถเปลี่ยนได้ ด้วยการทำงานของโปรแกรม 8051 มีแรม และรอมภายในสำหรับหน้าที่เหล่านี้ ความจำเพิ่มเติมเข้าสามารถเพิ่มโดยวงจรที่เหมาะสม การออกแบบของ Von neumann จะให้แอดเดรสของความจำ 1 ตัว สำหรับโปรแกรมโค้ด หรือข้อมูล แต่ไม่ใช่ทั้ง 2 อย่าง การออกแบบของฮาร์ดแวร์จะใช้แอดเดรสตัวเดียวกันในความจำที่ต่างกัน หรือโค้ดกับข้อมูล วงจรภายในที่เข้าถึงความจำจะขึ้นอยู่กับการทำงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.2.6 แรมภายใน

แรมภายในมี 128 ไบต์ ดังรูป 2.2 ซึ่งพื้นที่ต่างกันอยู่ 3 ส่วน

1. 32 ไบต์ จากแอดเดรส 00h ถึง 1Fh ซึ่งใช้รีจิสเตอร์ 32 ตัว หรือ 4 แบนด์ แบนด์มีหมายเลข คือ 0 ถึง 3 แต่ละแบนด์ประกอบด้วยรีจิสเตอร์ที่มีชื่อ R0 ถึง R7 แต่ละรีจิสเตอร์สามารถแอดเดรสได้ด้วยชื่อ (เมื่อเป็นแบนด์ที่ถูกเลือก) หรือโดยแอดเดรสของแรม ดังนั้น R0 ของแบนด์ 3 คือ R0 (ถ้าแบนด์ 3 ถูกเลือก) หรือแอดเดรส 18h (ไม่ว่าแบนด์ 3 จะถูกเลือกหรือไม่) บิต R50 และ RS1 ใน PSW จะกำหนดว่าจะใช้แบนด์ไหน เมื่อโปรแกรมทำงานแบนด์ที่ถูกเลือก สามารถใช้เป็นแรมทั่วไป เมื่อมีการรีเซตจะเป็นการเลือกแบนด์ 0

2. พื้นที่ที่แอดเดรสบิตได้มีอยู่ 16 ไบต์ ในแรมที่แอดเดรส 20h ถึง 2Fh มีทั้งหมด 128 บิต บิตที่แอดเดรสได้อาจจะเจาะจงโดยวิธีแอดเดรสของบิตจาก 00h ถึง 7Fh หรือ 8 บิตอาจจะรวมเป็นแอดเดรสไบต์จาก 20h ถึง 2Fh ดังตัวอย่าง แอดเดรสของบิต 4Fh เป็นบิตที่ 7 ของแอดเดรสไบต์ 29h บิตที่แอดเดรสได้ประโยชน์ เมื่อโปรแกรมต้องการจำเพาะฐานสองเท่านั้น

3. พื้นที่แรมใช้งานทั่วไปอยู่เหนือพื้นที่ที่แอดเดรสบิต ได้จาก 30h ถึง 7Fh




รูปที่ 2.2 แสดงหน่วยย่อยต่างๆของแรมภายใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.7 สแตค และ สแตคพอยต์เตอร์

สแตคเป็นพื้นที่ของแรมภายในที่เก็บข้อมูล และส่งออกอย่างรวดเร็ว SP 8 บิตของ 8051 ใช้เก็บแอดเดรสของแรมภายใน โดยเป็นแอดเดรสสุดท้ายของการทำงานบนสแตค เมื่อข้อมูลเก็บบนสแตค SP จะเพิ่มค่าก่อนเก็บข้อมูลออกจากสแตค ข้อมูลจะถูกอ่านก่อน และ SP จะลดค่าลงเพื่อให้ข้อมูลสามารถถูกจัดเก็บได้ การทำงานของสแตค และ SP แสดงในรูป 2.3 SP เซตที่ 07h เมื่อ 8051 รีเซ็ต และสามารถเปลี่ยนแอดเดรสได้โดยโปรแกรมเมอร์ สแตคจะถูกจำกัดด้วยขนาดของแรมภายใน ถ้าโปรแกรมเมอร์ไม่ระวัง สแตคอาจเก็บข้อมูลเกินพื้นที่ พื้นที่แรมที่แอดเดรสบิตได้ และพื้นที่แรมใช้งานทั่วไป โปรแกรมเมอร์ต้องมั่นใจว่าสแตค จะไม่เพิ่มเกินขอบเขตที่กำหนดไว้ก่อน โดยปกติสแตคจะอยู่ส่วนบนของแรมภายใน โดยเลือกจำนวนที่อยู่บน SP เพื่อเลี่ยงการเกินขอบเขตของแรมภายใน



รูปที่ 2.3 แสดงการทำงานของสแตค

2.2.8 รอมภายใน

8051 ถูกสร้างให้ความจำข้อมูล และความจำโปรแกรมได้คั้งสามารถมีลักษณะที่ต่างกันในช่วงแอดเดรสเดียวกันได้ โครงสร้างของแรมภายในได้กล่าวมาแล้ว บล็อกของโปรแกรมได้คั้งภายในจะประกอบด้วยรอมภายใน แอดเดรสได้คั้งในช่วง 0000h ถึง 0FFFh โดยทั่วไป PC ใช้ไบต์ของโปรแกรมได้คั้ง จากช่วง 0000h ถึง FFFFh แอดเดรสของโปรแกรมที่สูงกว่า FFFFh จะเกินความจุของรอมภายใน ทำให้ 8051 เฟรชได้คั้งจากโปรแกรมภายในโดยอัตโนมัติ ไบต์ของได้คั้งอาจจะถูกเฟรชจากความจำภายนอกแอดเดรส 0000h ถึง FFFFh โดยต่อขา external access (EA ขา 31) ลงกราวนด์ ซึ่ง PC จะไม่สนใจว่าได้คั้งจะเป็นของรอมภายใน หรือภายนอก

2.2.8 ขาอินพุท/เอาต์พุท , พอร์ต และวงจร

ลักษณะเด่นอันดับหนึ่งของไมโครคอนโทรลเลอร์ คือ สามารถทำงานได้หลายอย่างกับอุปกรณ์ I/O ที่ต่อกับขา 8051 การออกแบบไมโครโปรเซสเซอร์ต้องเพิ่มชิพ เพื่อต่อกับวงจรภายนอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความสามารถนี้มีในไมโครคอนโทรลเลอร์ ด้วยสาเหตุนี้ 24 ซาอาจจะใช้ทั้งซา 1 หรือ 2 ฟังก์ชัน ทำให้โครงสร้างของซาเป็น 64ซา หน้าทีของซาจะขึ้นอยู่กับสิ่งที่ต่ออยู่ และคำสั่งของซอฟต์แวร์ที่โปรแกรมที่ซา ปัจจุบันทั้ง 2 นี้ อยู่ภายใต้การควบคุมของผู้โปรแกรม 8051 และผู้ออกแบบวงจร การที่จะทำให้ซาปรับเปลี่ยนได้ 8051 อาจใช้เป็นส่วนประกอบอันเดียวกับ I/O หรือ อาจขยายโดยเพิ่มความจำภายนอก , พอร์ตขนาน และการสื่อสารข้อมูลอนุกรม โดยกำหนดที่ซาหลักในการโปรแกรมหน้าที่ที่ซาคือ วงจรพอร์ตพิน ดังรูป 2.4 แต่ละพอร์ตจะมีเอาต์พุตแลตช์ชนิด D ในแต่ละซา SFR ในแต่ละพอร์ตจะประกอบด้วยตัวแลตช์ 8 ตัว ของพอร์ต 0 ถูกแอดเดรสที่ตำแหน่ง 80h (พอร์ต 0 ซา 3 คือบิท 2) พอร์ตแลตช์ไม่ควรวนวายกับพอร์ตพิน และข้อมูลบนตัวแลตช์ไม่ต้องเหมือนบนพิน เส้นทาง 2 ทางของข้อมูลดังรูป 2.4 โดยวงจรจะอ่านข้อมูลจากตัวแลตช์หรือพิน โดยใช้บัฟเฟอร์ที่แยกเป็น 2 ตัว บัฟเฟอร์ตัวบนใช้เมื่ออ่านข้อมูลจากตัวแลตช์ บัฟเฟอร์ตัวล่างใช้อ่านข้อมูลจากพิน สถานะของแลตช์แต่ละตัวอ่านจากบัฟเฟอร์แลตช์ ออฟไดต์ที่ต่างกันจะเข้าถึงสถานะแลตช์ หรือพินได้อย่างเหมาะสมการทำงานของพอร์ตจะขึ้นอยู่กับการต่อ 8051 กับภายนอก ซาของพอร์ตที่โปรแกรมได้จะมีหน้าที่ที่ต่างกันอย่างสมบูรณ์ โครงสร้างของวงจรควบคุมระหว่างเอาต์พุตแลตช์ และพอร์ตพินตัดสินใจจากลักษณะหน้าที่ของพอร์ตพินเฉพาะ ในรูป 2.4 แสดงให้เห็นว่าเฉพาะพอร์ต 1 เท่านั้นที่ไม่สามารถเปลี่ยนหน้าที่ พอร์ต 0, 2, 3 สามารถโปรแกรมได้

พอร์ต 0

ซาของพอร์ต 0 สามารถเป็นอินพุต เอาต์พุต หรือทั้ง 2 อย่าง ซึ่งเป็นแอดเดรสอันดับต่ำ 2 ทาง และบัลต์ข้อมูลสำหรับความจำภายนอก ตัวอย่างเช่น เมื่อใช้ซาเป็นอินพุต "1" ต้องเขียนให้ถูกต้องกับพอร์ต 0 แลตช์โดยใช้โปรแกรม ดังนั้นการเปิดทรานซิสเตอร์ด้านเอาต์พุตทั้ง 2 ตัวทำให้ ซาลอย (Float) อยู่ในสถานะไฮอิมพีแดนซ์ และซาต่อกับอินพุตบัฟเฟอร์ เมื่อใช้เป็นเอาต์พุต ซาแลตช์ต้องโปรแกรมเป็น 0 ซึ่งจะเปิด FET ตัวล่างทำให้ซาต่อลงกรานด์ แลตช์ทุกซาที่โปรแกรมเป็น 1 จะยังคงลอยอยู่ ดังนั้นตัวต้านทานพูลอัพต้องจ่ายลอจิก 1 เมื่อใช้พอร์ต 0 เป็นเอาต์พุต เมื่อใช้เป็นแอดเดรสบัลต์กับความจำภายนอก สัญญาณควบคุมภายในจะลวิตช์เส้นแอดเดรสเข้ากับซาเกจของ FETs ลอจิก "1" บนบิทแอดเดรสจะปิด FET ตัวบน และปิด FET ตัวล่าง ซึ่งจะให้ลอจิก "1" ที่พิน เมื่อบิทแอดเดรสเป็น "0" FET ตัวบนจะปิด FET ตัวล่างจะเปิด ซึ่งให้ลอจิก "0" ที่พิน หลังจากแอดเดรสถูกฟอร์มแล้วจะแลตช์ไปยังวงจรภายนอก ด้วยสัญญาณพัลส์ Address latch enable (ALE) บัลต์ก็จะเปลี่ยนเป็นบัลต์ข้อมูล ตอนนั้นพอร์ต 0 จะอ่านข้อมูลจากความจำภายนอก และมีโครงสร้างเป็นอินพุต ดังนั้นลอจิก 1 จะเขียนโดยอัตโนมัติด้วยลอจิกควบคุมภายในเพื่อให้พอร์ต 0 ทั้งหมดแลตช์

พอร์ต 1

ขาของพอร์ต 1 ไม่มี 2 หน้าที ตัวเอาต์พุตแลร์จะต่อโดยตรงกับเกทของ FET ตัวล่าง ซึ่งมี วงจร FET ที่ชื่อ " Internal FET Pullup " เป็นตัวพูลอัพโหด เมื่อใช้เป็นอินพุต"1"จะเขียนไปยังแลร์ ทำให้ FET ตัวล่างปิด ขาและอินพุตของบัพเฟอร์จะถูกดึงเป็น"1" โดยโหดของ FET วงจรภายนอก ทำให้เป็นไฮอิมพีแดนซ์ และรับขาอินพุตตัวล่างเป็น"0" ตัวบนเป็น"1" ถ้าใช้เป็นเอาต์พุตแลร์ซึ่ง ประกอบด้วย1 สามารถรับอินพุตของวงจรภายนอกเป็น1 โดยการพูลอัพ ถ้า 0 ถูกเขียนแลร์ FETตัวล่างจะปิด และขาสามารถรับอินพุตของวงจรภายนอกเป็น 0 ด้วยความช่วยเหลือของการที่มี สวิตชิงสูงขึ้น เมื่อใช้ขาเป็นเอาต์พุต ตัวพูลอัพFET ภายในจะไม่มีตัวที่ขนานกับมัน FETตัวที่ 2 จะ เปิดในช่วงช่วง 2คาบของออสซิลเลเตอร์ระหว่างการเปลี่ยนสถานะจาก "0" เป็น "1"ที่ขา ดังรูป 2.4 เรื่องนี้จะทำให้โลอิมพีแดนซ์ มีโหดเตจบวกจ่ายเพื่อโหด Rise ในการชาร์จตัวเก็บประจุในวงจร ภายนอก

พอร์ต 2


พอร์ต 2 อาจใช้เป็นพอร์ตอินพุต/เอาต์พุตคล้ายกับพอร์ต 1 ขาพอร์ต 2 อาจเปลี่ยนโดย สัญญาณควบคุมแอดเดรส เมื่อให้ไบต์สูงของแอดเดรสขนาด 16 บิต พอร์ต 2แลร์จะคงเสถียรอยู่ เมื่อความจำภายนอกถูกแอดเดรส แต่จะไม่เซตเป็น1 เมื่อเป็นข้อมูลตั้งกรณีพอร์ต 0

พอร์ต 3

พอร์ต 3 เป็นอินพุต/เอาต์พุต คล้ายกับพอร์ต 1 หน้าทีของอินพุตและเอาต์พุตสามารถ โปรแกรมภายใต้การควบคุมของพอร์ต 3 แลร์ หรือโดย SFR ต่างๆ พอร์ต 3 ใช้ตามตารางที่ 2.1

PIN	ALTERNATE USE	SFR
P3.0-RXD	Serial data input	SBUF
P3.1-TXD	Serial data input	SBUF
P3.2-INT0	External interrupt 0	TCON.1
P3.3-INT1	External interrupt 1	TCON.3
P3.4-T0	External timer 0 input	TMOD
P3.5-T1	External timer 1 input	TMOD
P3.6-WR	External memory writer pulse	-
P3.7-RD	External memory read pulse	-

ตารางที่ 2.1 แสดงหน้าทีของอินพุตและเอาต์พุต



รูปที่ 2.4 แสดงวงจรพอร์ทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

ไอซีทีทีแอล


วงจรลอจิกในตระกูลทีทีแอล มีรูปแบบหลักๆอยู่ 4 แบบคือ

1. Standard
2. High-Speed
3. Low-Power
4. Schottky-Diode-Clamp

3.1 ตระกูลของวงจรไอซีทีทีแอล

3.1.1 วงจร Standard TTL


วงจรทีทีแอลในอนุกรม Standard เป็นวงจรที่ถูกออกแบบมาเพื่อให้ได้จุดที่เหมาะสมที่สุดระหว่างความเร็วและกำลังงานที่ใช้ ตัวอย่างของวงจรแสดงดังในรูป 3.1 ซึ่งประกอบด้วยทรานซิสเตอร์แบบ Multi-emitter (Q_1) ทางด้านที่มีขนาดเล็ก และทำให้มีความเร็วในการสวิตช์สูง สำหรับทางด้านเอาต์พุตเป็นวงจร Active Pull-UP (Q_2) ซึ่งมีความเร็วสูง และมีอิมพีแดนซ์ทางด้านเอาต์พุตต่ำ ทำให้สามารถขับโหลดได้สูงด้วย



รูปที่ 3.1 วงจรไอซีทีทีแอลตระกูลมาตรฐาน

3.1.2 วงจร Low-Power TTL


วงจรทีทีแอลในอนุกรม Low-Power ถูกออกแบบมาให้ใช้กำลังงานต่ำดังตัวอย่างในรูปที่ 3.2 มีการจัดวงจรเหมือนับวงจร Standard เพียงแต่เพิ่มค่าความต้านทานในวงจร ทำให้ลดกำลังงานที่ใช้ลงได้ โดยจะต่ำกว่าวงจร Standard ประมาณ 10 เท่า ส่วนกำลังงานมีค่าประมาณ 1mW มีความเร็วประมาณ 2 เท่าของวงจรแบบอื่น ส่วนความเร็วประมาณ 33 nS ข้อดีของวงจรประเภทนี้คือ กินกำลังงานต่ำ



รูปที่ 3.2 วงจรไอซีทีทีแอลตระกูลกินไฟน้อย

3.1.3 วงจร High-Speed TTL

วงจรทีทีแอลในอนุกรม High-Speed จะรูปแบบการจัดวงจรดังรูปที่ 3.3 ซึ่งพื้นฐานทั่วไปยังอาศัยรูปแบบของวงจร Standard แต่ลดค่าของตัวต้านทานที่ใช้ในวงจรลง และเพิ่มไดโอดแคลมป์เข้าไปที่อินพุท ซึ่งไดโอดแคลมป์จะช่วยลดผลของสายส่งที่มีต่อสัญญาณที่ส่งมาให้กับวงจร โดยเฉพาะในกรณีที่สัญญาณลจิกที่ใช้มีช่วงเวลาที่ขอบขาขึ้นและขอบขาลงสั้นมาก ส่วนทางด้านเอาต์พุทมีทรานซิสเตอร์ 2 ตัว คือ Q_3 และ Q_4 ซึ่งเป็นวงจรแบบดาร์ลิงตัน ทำให้วงจรมีความเร็วในการทำงานสูงประมาณ 6 nS แต่มีข้อเสียคือกำลังงานที่ใช้ในวงจรเทมมีค่าสูงกว่าวงจรรุ่นอื่นๆ ประมาณ 22 mW




รูปที่ 3.3 วงจรไอซีทีทีแอลตระกูลกินไฟมาก


3.1.4 วงจร Schottky-Clamp TTL

วงจรทีทีแอลในอนุกรม Schottky-Clamp เป็นวงจรในตระกูลทีทีแอลที่มีความเร็วสูงที่สุด โดยรวมเอาข้อดีทางด้านความเร็วของวงจร ECL เข้ากับข้อดีทางด้านการกินกำลังต่ำของวงจรทีทีแอล ซึ่งสร้างขึ้นโดยใช้ไดโอดแบบ SBD (Schottky-Barrier Diode) แคลมป์ระหว่างขา B และ C ของทรานซิสเตอร์ ดังรูปที่ 3.4 โดยไดโอดแบบ SBD ไม่มีผลของตัวเก็บประจุภายในตัวไดโอด และมีค่าแรงดันตกคร่อมต่ำกว่าไดโอดทั่วไป ไดโอดแบบ SBD จะป้องกันทรานซิสเตอร์เข้าสู่ภาวะอิ่มตัว ในระหว่างที่ทรานซิสเตอร์ทำงาน และเนื่องจากผลของตัวเก็บประจุภายในตัวไดโอด SBD และทรานซิสเตอร์นั้นมีน้อยมาก จึงทำให้ความเร็วในการเปลี่ยนแปลงลจิกของวงจรสูงขึ้นด้วย ตัวอย่างวงจรทีทีแอลในอนุกรม Schottky-Clamp แสดงดังในรูปที่ 3.5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.4 SBD ทรานซิสเตอร์



รูปที่ 3.5 วงจรไอซีทีทีแอลตระกูลลจิกอดีต

3.2 คุณสมบัติและลักษณะของไอซีทีทีแอล

3.2.1 คุณสมบัติทั่วไป

วงจรรในตระกูลทีทีแอลถูกแบ่งออกเป็นรูปแบบต่างๆกันซึ่งมีคุณลักษณะเฉพาะบางประการที่ต่างกัน แต่จะมีคุณสมบัติหลักเหมือนกัน ดังนี้

แรงดันไฟเลี้ยง	5.0 V
ระดับแรงดันของลอจิก"0"	0.2 V
ระดับแรงดันของลอจิก"1"	3.0 V
Noise Immunity	1.0 V

3.2.2 ลักษณะแพ็คเกจของทีทีแอล


ทีทีแอลจะถูกแพ็คเกจอย่างใดในแพ็คเกจที่ทำด้วยพลาสติกหรือเซรามิค โดยทั่วไปเป็นสี่เหลี่ยมผืนผ้า ขา (pin) ของลอจิกจะถูกต่อยื่นออกมาอย่างมีระเบียบ โดยทั่วไปจะมี 14 หรือ 16 ขา หรืออาจมีถึง 24 ขา ดังรูปที่ 3.6

3.2.3 ระบบไฟจ่ายวงจรให้กับทีทีแอล

คุณสมบัติที่สำคัญซึ่งควรรู้จักของวงจรรไอซีทีทีแอลลอจิก ทั้ง 4 ตระกูล คือ ไฟจ่ายวงจร = 5 โวลท์ ลอจิก "0" ทางด้านเอาท์พุท = 0.2 โวลท์ ลอจิกทางด้านเอาท์พุท = 3.0 โวลท์ Noise immunity (ค่าความแตกต่างระหว่างอินพุทที่เป็นลอจิก "1" กับ "0" = 1.0 โวลท์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเลือกระบบจ่ายไฟให้วงจรควรพิจารณาถึงแรงดันไฟฟ้าที่ออกมาคงที่ โดยมี regulator ช่วย มีเอาต์พุตอิมพีแดนซ์ต่ำ มีระบบป้องกันไม่ให้เกิดกระแสไฟทรานเซียนสูง โดยเฉพาะในช่วงการเปลี่ยนสเตทของเอาต์พุตที่ทีแอล คือ ต้องมีการ decoupling วงจรจ่ายไฟในทันทีที่เหมาะสมโดยทั่วไปแล้วต้องการไฟจ่ายวงจรเพียง +5 โวลท์ และสามารถทำงานได้ตามปกติที่ไฟจ่ายวงจรต่ำถึง ± 250 มิลลิโวลท์ วิธีเช็คหาจำนวนกระแสไฟที่ต้องการ คือ หากกระแสไฟฟ้าที่ไหลในวงจรลจิกเกตแต่ละตัว แล้วบวกกันหรือจากหนังสือคู่มือการใช้ที่ทีแอล ย่อมทราบว่าลจิกเกตกินไฟฟ้างี่มิลลิวัตต์ ต่อเกต แล้วนำมารวมกัน เมื่อเอาค่าไฟจ่ายวงจรไปหารจะได้จำนวนกระแสไฟฟ้าตามต้องการ



รูปที่ 3.6 แสดงแพ็คเกจของทีทีแอลลจิก

3.3 คุณสมบัติของไอซีทีทีแอลประเภทต่าง ๆ

3.3.1 ไอซี LOGIC GATE พื้นฐานทั่วไป

- ทีทีแอลเกตแบบ NAND GATE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.7 จะเห็นว่าถ้าแต่ละสัญญาณอินพุตเป็นลอจิก "1" หมด จะได้สัญญาณเอาต์พุตเป็นลอจิก "0" แต่ถ้าตัวใดหนึ่งหรือมากกว่าเป็นลอจิก "0" จะได้เอาต์พุตเป็น "1" จากรูป Q_1 เป็นอินพุต Q_2, Q_3 เป็น driver ส่วน Q_4 เป็น active pull up ซึ่งเป็นเอาต์พุตของวงจร และจากรูปที่ 3.8 เป็นกราฟแสดงสัญญาณอินพุตต่อเอาต์พุต สมมติ V_1 เป็นสัญญาณอินพุต ถ้าอินพุตมีค่าน้อยกว่า V_a แล้ว Q_1 จะทำงานในช่วงไม่อิ่มตัว ทำให้ Q_2 ไม่ทำงาน หรือไม่นำกระแส ทำให้ Q_3 ไม่ทำงานด้วย ทำให้ Q_4 ทำงานเต็มที่ นำกระแสไฟฟ้าเต็มที่ ดังนั้นเอาต์พุตจะเท่ากับไฟจ่ายวงจร V_{CC} สมการของเอาต์พุตเขียนได้ดังนี้

$$V_{OH} = V_{CC} - V_{CE(Q4)} - V_F$$

$$V_{OH} = \text{เอาต์พุตโวลต์เตจที่เป็นลอจิก "1"}$$

$$V_F = \text{forward voltage ที่ตกคร่อมไดโอด}$$

ในช่วงที่อินพุต V_1 น้อยกว่า V_a กระแสไฟฟ้าจำนวนหนึ่งจะไหลออกมาจาก emitter ของ Q_1 สมมติชื่อ $I_{E1} = V_{CC}/R1$ ขณะนี้ Q_4 เป็น emitter follower ทำให้เอาต์พุตอิมพีแดนซ์ต่ำ ถ้า V_1 มากกว่า V_c จะทำให้ Q_1 ไม่นำกระแสเลย ส่วน Q_2 และ Q_3 นำกระแสด้วย ช่วงนี้เอาต์พุตโวลต์เตจเกือบเป็น 0 และเอาต์พุตขณะนี้เป็นลอจิก "0" จะเห็นว่าค่าสัญญาณเอาต์พุตโวลต์เตจ ก็คือ $V_{CE(sat)}$ ของ Q_3 นั่นเอง ถ้าวงจร 3.7 ต่อกับโหลดภายนอก จะมีกระแสไฟฟ้าไหลจากภายนอกเข้าสู่ Q_3 กระแสไฟฟ้างี้เรียกว่า " i_{sink} " ช่วงนี้สมการเอาต์พุตเป็นดังนี้

$$V_{OL} = V_{CE(sat)} = R_{CE(sat)} i_{sink}$$

$$V_{OL} = \text{เอาต์พุตโวลต์เตจเป็นลอจิก "0"}$$


$$R_{CE(sat)} = \text{ความต้านทานระหว่างขา collector กับขา emitter ของทรานซิสเตอร์ } Q_3 \text{ ค่า}$$

$R_{CE(sat)}$ จะต่ำ


จะเห็นได้ว่าในช่วง $V_a < V_1 < V_c$ วงจรจะเปลี่ยนสแตทจจากลอจิก "0" สมมติอินพุตทั้งหมดเข้าด้วยกันแล้วบ่อน V_1 เข้าไปโดยเพิ่มค่าจาก 0 โวลต์ ขึ้นไปทางบวกเรื่อยๆขณะที่ค่าเพิ่มขึ้นนั้นกระแสไฟฟ้าที่ไหลจากขาเบสของทรานซิสเตอร์ Q_1 เข้าสู่ขา emitter และจะเปลี่ยนทิศทางจากเบสของ Q_1 ไปสู่ขา collector ของ Q_1 นั่นคือเข้าสู่ขาเบสของ Q_2 จนกระทั่ง $V_1 = V_a = 0.7V$ ทำให้ Q_2 นำกระแสไฟฟ้า ขณะนี้ Q_2 ทำงานอย่าง Linear ด้วยค่า Gain = R_2/R_3 ช่วงนี้ Q_4 ยังนำกระแสไฟฟ้าอยู่และ output ของ Q_2 จะมีค่าแปรตามค่า Gain ของ Q_2 และ output ของ Q_4 จะลดลงตาม Slope $R_2/R_3 = 1.6$ นั่นคือ ลดจากจุด a สูจุด b ณ ที่ตำแหน่ง b นี้ อินพุต V_1 จะสูงพอที่สามารถทำให้ทรานซิสเตอร์ Q_3 นำกระแส ซึ่งเป็นเหตุให้ค่า the emitter impedance ของ impedance ของ Q_2 ลดลง gain ของ Q_2 จะเพิ่มขึ้นทันที จากรูปที่ 3.8 slope a-b คือ ค่า gain ของ Q_2 ($A_{Q2} = R_2/R_3 / R_{BE(Q3)}$) ในที่สุดทรานซิสเตอร์ Q_4 จะไม่นำกระแสไฟฟ้าที่อินพุต $V_1 = V_c$ ขณะนี้เอาต์พุตของวงจรจะเป็นลอจิก "0"

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.7 แสดงลักษณะวงจรและสัญลักษณ์ทางลอจิกของไอซีทีทีแอล NAND เกท




รูปที่ 3.8 แสดงลักษณะสัญญาณอินพุต/เอาต์พุตของวงจรไอซี

- AND เกท

วิธีที่ง่ายและประหยัดสำหรับการสร้างวงจรลอจิก AND เกท คือ ใช้ลอจิก NAND เกท ดัดแปลงเป็น INVERTER เกท โดยต่ออินพุตทั้งหมดของ NAND เกทเข้าด้วยกัน ต่อจากนั้น INVERTER เกท ไปต่อเข้ากับเอาต์พุตของ NAND เกทอีกตัวหนึ่ง ในที่สุดจะได้ AND เกท 1 ตัว โดยใช้ NAND เกทเพียง 2 ตัวต่อกัน ค่า DELAY TIME ของ AND เกทจะมากขึ้นจะกินไฟมากขึ้น แต่ถ้าเลือก NAND เกทที่มีความเร็วสูงมาดัดแปลง จะทำให้ได้ AND เกทที่มี DELAY TIME สูงกว่า NAND เกทเพียง 1 ns และกินไฟฟ้ามากกว่าไม่เกิน 5 mw ต่อเกท

- NOR เกท

จากรูปที่ 3.9 เป็นวงจรลอจิก NOR เกท โดยถ้าอินพุตตัวใดตัวหนึ่งหรือทั้งคู่เป็นลอจิก"1" ($V_{IH} = 0.2 V$) Q_2 นำกระแสไฟฟ้า ทำให้ Q_3 นำด้วย ส่วน Q_4 จะไม่นำกระแสไฟฟ้า ดังนั้นเอาต์พุตเป็นลอจิก"0" ($V_{OL} \leq 0.4V$) แต่ถ้าเป็น"0"ทั้งคู่ ($V_{IL} \leq 0.8V$) ทำให้ Q_2 และ Q_3 ไม่นำกระแส ส่วน Q_4 นำกระแสไฟฟ้า ได้เอาต์พุตเป็นลอจิก"1" ($V_{OH} \geq 2.4V$)



รูปที่ 3.9 วงจรลอจิก NOR เกท

- ทึทึแอล AND-OR-INVERTER (AOI) GATE และ EXPANDER GATE


พิจารณาสมการบูลีน คือ $Y = \overline{AB \cdot CD} = \overline{AB} + \overline{CD}$ จะเห็นว่าสามารถจะสร้างวงจรลอจิกที่ให้ได้เอาท์พุท Y โดยใช้ทึทึแอล open collector NAND เกทที่เอาท์พุทต่อเป็น wire-AND คล้ายวงจรรูปที่ 3.10 ก ได้ อย่างไรก็ตามถ้าสมการ -Y เป็นสมการที่ยาว คือ ประกอบด้วยเทอมหลาย ๆ เทอม (ซึ่งหมายถึงว่ามีจำนวนอินพุทมากนั่นเอง) ถ้าใช้ทึทึแอล open collector NAND เกทนั้น จะให้ FAN OUT ต่ำ เมื่อ n มีค่ามาก ซึ่งค่า n ดังกล่าวก็คือ จำนวนอินพุทหรือจำนวนเทอมต่าง ๆ ของสมการ -Y นั่นเอง นอกจากนี้วงจรจะกินไฟฟ้าเพราะ R_L ให้สูงกว่าที่กำหนดก็จะประสบปัญหาเรื่องความเร็วที่ตกต่ำ ด้วยเหตุผลดังกล่าว จึงได้ออกแบบสร้างวงจรลอจิกที่ทึทึแอล AOI เกท ที่มีจำนวน FAN OUT สูงถึง 10 และค่า delay time สูงสุดราว ๆ 15 nS เท่านั้น ที่จริงแล้ว AOI เกท เป็นวงจรไอซีคอมบิเนชันลอจิกประกอบด้วย AND เกท (NAND เกท + INVERTER เกท), OR เกท (NOR เกท + INVERTER เกท) เป็นต้น

3.3.2 ไอซี LOGIC GATE แบบ open collector

ประโยชน์ของทึทึแอลที่มีเอาท์พุทเป็นแบบ totem-pole (หรือ active pull up จะมีลักษณะของตัวจ่ายกระแสที่มีค่าอิมพีแดนซ์ต่ำสำหรับโหลดที่เป็นแบบคาปาซิทีฟ ทำให้เกิดการอัดประจุและคายประจุและคายประจุได้รวดเร็วกว่าวงจรที่เป็น RC ทั่วไป) คือ เกิดเอาท์พุทอิมพีแดนซ์ต่ำ ทำให้สามารถรับ load ภายนอกได้สูง นอกจากนี้มี low noise และมีความเร็วสูง ส่วนที่ทึทึแอลที่เอาท์พุทเป็นแบบ open collector มีโครงสร้างดังรูปที่ 3.10 ข้อดีของ open collector ทึทึแอลเกท คือสามารถต่อเอาท์พุทเข้าด้วยกันได้โดยตรง ทำให้จำนวนเกทที่ใช้ลดลง จากรูปที่ 3.11(ก)เป็นการมัดเอาท์พุทของ open collector ทึทึแอลเกททั้งหลายเข้าด้วยกัน ทำให้ได้เอาท์พุท -Y ตามต้องการ และวงจรก็ทำหน้าที่เป็น AND เกท การมัดเอาท์พุทแบบนี้เรียกว่า "wire and" ส่วน 3.11(ข) จะมีหน้าที่เหมือน 3.11(ก) ที่ต่างกันคือ เกทแต่ละเกทใน 3.11(ข) ใช้ totem-pole ลอจิกเกท จาก 3.11(ก) จะเห็นว่าถึงแม้เอาท์พุทเกทตัวใดเป็นลอจิก "0" ก็ไม่เป็นอันตรายกับวงจร เพราะมีความต้านทาน R_{EXT} จะเปลี่ยนแปลงตามจำนวนเกทที่ เอาท์พุทของมันมัดติดกัน ข้อควรระวังของทึทึแอลแบบ totem-pole คือ ห้ามต่อเอาท์พุทเข้าด้วยกันโดยตรงอย่างเด็ดขาด เพราะถ้าเอาท์พุทของเกทตัวใด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวหนึ่งเป็นลอจิก"0"จะมีกระแสไฟฟ้า I_{OL} สูงมากคือราวๆ 55 mA ซึ่งพอที่จะทำให้ลายเอาท์พุททรานซิสเตอร์อีกตัวได้ ขณะวงจรตามปกติค่า I_{OL} สูงประมาณ 16 mA เท่านั้น



รูปที่ 3.10 โครงสร้างของ open collector ที่ทีแอลเกต



(ก) ตอแบบ wire AND โดยใช้ลอจิกเกตแบบ open collector

(ข) ตอแบบธรรมดาโดยใช้ลอจิกเกตแบบ totem-pole

รูปที่ 3.11 เปรียบเทียบวงจรลอจิก ที่ทีแอลเกตแบบ open collector กับ totem pole

3.3.3 ไอซีที่ทีแอลประเภท TRI STATE OUTPUT

ไอซีที่ทีแอลแบบนี้จะประกอบด้วย 3 ส่วน คือ ส่วนที่เป็นอินพุท ส่วนควบคุมหรือขา Enable โดยจะควบคุมให้เกิดเอาท์พุท และเอาท์พุท ซึ่งจะมีค่าได้ 3 สถานะ คือ High, Low, Hi impedance

3.4 ไอซี LOGIC GATE ประเภทที่ต้องการ CLOCK

ไอซีที่ทีแอลประเภทนี้เมื่อจะให้ทำงาน นอกจากจะต้องป้อนไฟ Vcc และ GND ยังมีอินพุทที่ต้องการ clock อีกด้วย เมื่อจะให้ไอซีทำงานจะต้องป้อน clock ควบคุมไปกับการป้อนลอจิกทางอินพุท ซึ่งได้แก่ ไอซี FLIP-FLOP , ไอซี SHIFT REGISTER ซึ่งจะแยกอธิบายการทำงานของไอซีได้คือ

3.3.4.1 วงจรฟลิปฟลอป


วงจรฟลิปฟลอปพื้นฐานมี คือ วงจรฟลิปฟลอปแบบ D,T,R-S และ J-K ซึ่งจะอธิบายคุณสมบัติของฟลิปฟลอปแต่ละชนิดได้ดังนี้

วงจรเลขที่แบบ R-S


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เป็นวงจรที่สร้างขึ้นโดยใช้ทรานซิสเตอร์และตัวต้านทานดังรูปที่ 3.12 ซึ่งถ้าเปลี่ยนทรานซิสเตอร์ และตัวต้านทานเป็นวงจร NAND เกท ขนาด 2 อินพุต 2 วงจร จะได้วงจรแลตซ์แบบ R-S ดังวงจรในรูปที่ 3.13 จากรูป 3.13 จะมี 2 อินพุต คือ R (Reset หรือ Clear) และ S (Set) ซึ่งเป็นอินพุตแบบอะซิงโครนัส (Asynchronous) โดยอินพุตจะเปลี่ยนแปลงตามข้อมูลอินพุตทันทีที่ข้อมูลทางอินพุตเกิดการเปลี่ยนแปลง สำหรับค่าลอจิก "0" และ "1" นั้นในตารางความเป็นจริงจะแทนระดับแรงดันที่ประมาณ 0.2 และ 3.3 V ตามลำดับ จากตารางความจริง อินพุตมีได้ 4 ลักษณะ ซึ่งเอาท์พุท Q จะเป็นลอจิก "1" เมื่ออินพุต S ได้รับลอจิกเป็น "1" และเป็น "0" เมื่ออินพุต R ได้รับลอจิกเป็น "1" เอาท์พุท Q และ \bar{Q} ของวงจรต้องมีระดับลอจิกที่กลับกัน ดังนั้นตารางค่าความจริง นอกจากนี้วงจรแลตซ์แบบ R-S สร้างขึ้นได้จากวงจรวงจรเกท NOR ดังรูปที่ 3.14




รูปที่ 3.12 วงจรฟลิปฟล็อปที่ใช้งานจริง



รูปที่ 3.13 วงจรแลตซ์ R-S ที่สร้างจากวงจรวงจรแนนด์เกท

ตารางความจริง

R	S	Q	\bar{Q}
0	0	not allowed	
0	1	1	0
1	0	0	1
1	1	no change	



รูปที่ 3.14 วงจรแลตซ์ R-S ที่สร้างจากวงจรวงจรนอร์เกท

ตารางความจริง

R	S	Q	\bar{Q}
0	0	no change	
0	1	1	0
1	0	0	1
1	1	not allowed	

สัญญาณคล็อกแบบซิงโครนัส แบ่งได้เป็น 3 ลักษณะ คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้ง **039149**

1. d-c หรือ Edge triggered


ขาอินพุตคัลล็อกแบบ d-c Edge หรือ Triggged จะแอกทีฟเมื่อสัญญาณอินพุตที่ขาคล็อก เปลี่ยนแปลงจากลอจิก "0" เป็น "1" (ขอบขาขึ้น) หรือจาก "1" เป็น "0" (ขอบขาลง) ซึ่งขาคล็อกจะทริก ที่ขอบขาขึ้นหรือขาลงเพียงอย่างเดียวเท่านั้น

2. a-c couple

ขาอินพุตแบบ a-c couple จะขึ้นอยู่กับช่วงเวลาที่ยอดขาขึ้นหรือขอบขาลงของ สัญญาณของสัญญาณคล็อก เนื่องจากอินพุตของคล็อกที่ถูกต่อคัปปลิ่งผ่านตัวเก็บประจุก่อนจะ ส่งให้กับวงจรฟลิปฟลอป ดังนั้นสัญญาณคล็อกต้องมีความเร็วสูงพอที่จะทำให้วงจรสามารถตอบ สนองได้

3. Master-Slave

เป็นวงจรที่สร้างขึ้นจากวงจรแลตซ์ 2 วงจรที่ต่ออนุกรมกัน คือ วงจร MASTER และวงจร SLAVE ซึ่งอินพุตของ Slave ต่อกับเอาต์พุตของ Master และอินพุตของ Master ต่อกับสัญญาณ อินพุตที่ป้อนให้กับวงจร สำหรับการงานจะแสดงดังรูปที่ 3.15



1 แยกวงจรที่เป็น slave ออกจากวงจรที่เป็น master


2 วงจร master รับข้อมูลเข้าทางอินพุต

3 วงจร master ยุติการรับข้อมูล

4 ข้อมูลถูกส่งจากวงจร master ให้กับวงจร slave

รูปที่ 3.15 สัญญาณนาฬิกาในการทำงานของวงจรฟลิปฟลอปแบบ MASTER-SLAVE
วงจรฟลิปฟลอปแบบ D (D-Type Flip-Flop)

เป็นวงจรฟลิปฟลอปที่มีขาอินพุตคัลล็อก และขาอินพุตข้อมูลแบบซิงโครนัส 1 อินพุต คือขา D (DATA) ส่วนเอาต์พุตมีเฉพาะขา Q หรือ \bar{Q} ขาใดขาหนึ่ง นอกจากนี้ยังมีขาอินพุตแบบอะซิงโครนัส คือ ขา Preset และ Clear แสดงดังรูปที่ 3.16 ซึ่งสัญญาณ "0" จะทำให้ขา Preset และ Clear แอกทีฟ จะทำให้เอาต์พุตที่ได้เปลี่ยนไปตามขาอินพุตทันที โดยไม่ขึ้นกับขาควบคุม สำหรับขา อินพุตคัลล็อกของวงจรฟลิปฟลอปแบบ D อาจถูกออกแบบให้ทริกที่สัญญาณคล็อกแบบใดแบบหนึ่ง ใน 3 แบบที่กล่าวถึงแล้ว




ตารางความจริง

อินพุต D (ที่เวลา t_n)	เอาต์พุต Q (ที่เวลา t_{n+1})
0	0
1	1

รูปที่ 3.16 วงจรฟลิปฟลอปแบบ D

วงจรฟลิปฟล็อปแบบ T(T-Type Flip-Flop)

วงจรฟลิปฟล็อปแบบ T จะมีโครงสร้างที่คล้ายกับ วงจรฟลิปฟล็อปแบบ D คือมีขาอินพุตแบบซิงโครนัส คือ PRESET และ CLEAR (อาจมีเพียงขาใดขาหนึ่ง หรือ ทั้งสองขาก็ได้)ขาอินพุตคล็อกซึ่งอาจจะถูกออกแบบให้ทริกด้วยสัญญาณคล็อกรูปแบบใดรูปแบบหนึ่งใน 3 แบบที่กล่าวถึงแล้วก็ได้ ขาข้อมูลอินพุตแบบซิงโครนัส 1 ขา เรียกว่าขา อินพุต T(Toggle) และเอาต์พุต Q กับ \bar{Q} ซึ่งมีขาใดขาหนึ่ง หรือ 2 ขาก็ได้ สำหรับไดอะแกรมและตารางความจริงของวงจรฟลิปฟล็อปแบบ T แสดงดังรูป 3.17



รูปที่ 3.17 วงจรฟลิปฟล็อปแบบ T

วงจรฟลิปฟล็อปแบบ R-S (R-S Flip-Flop)

วงจรฟลิปฟล็อปแบบ R-S หรือ S-R (SET-RESET) นี้ เป็นวงจรฟลิปฟล็อปที่มีขาอินพุตแบบอะซิงโครนัส คือ PRESET หรือ CLEAR (ขาใดขาหนึ่งหรือทั้งสองขา) ขาอินพุตคล็อก ขาเอาต์พุต Q และ \bar{Q} และขาอินพุตแบบซิงโครนัสมีจำนวน 2 ขา คือ ขา S (SET) และ R (RESET) สำหรับไดอะแกรมและตารางความจริงของวงจรฟลิปฟล็อปแบบ R-S แสดงดังรูป 3.18




รูปที่ 3.18 วงจรฟลิปฟล็อปแบบ R-S

วงจรฟลิปฟล็อปแบบ J-K (J-K Flip-Flop)

วงจรฟลิปฟล็อปแบบ J-K เป็นวงจรฟลิปฟล็อปที่ประกอบด้วย ขาอินพุตคล็อก,ขาอินพุตแบบอะซิงโครนัส 2 ขา คือ PRESET และ CLEAR, ขาอินพุตแบบซิงโครนัส 2 ขา คือ J และ K โดยที่มีเอาต์พุต คือ Q และ \bar{Q} สำหรับไดอะแกรมและตารางความจริงของวงจรฟลิปฟล็อปแบบ J-K แสดงดังรูป 3.19

ตารางความจริง


ที่ t_n	ที่ t_{n+1}	
R	S	Q
0	0	Q_n
0	1	1
1	0	0
1	1	$\overline{Q_n}$



รูปที่ 3.19 วงจรฟลิปฟล็อปแบบ J-K

3.3.4.2 วงจรเลื่อนบิต


วงจรเลื่อนบิตประกอบด้วยวงจรฟลิปฟล็อปที่นำมาเชื่อมต่อกันในแบบ cascade โดยเอาที่พุทของวงจรฟลิปฟล็อปที่อยู่ก่อนหน้าจะถูกเชื่อมต่อเข้ากับอินพุทของวงจรฟลิปฟล็อปต่อไป ดังรูปที่ 3.20 คือ เอาที่พุทของวงจรฟลิปฟล็อปที่อยู่ด้านซ้ายจะต่อเข้ากับอินพุทของวงจรที่อยู่ทางด้านขวา ส่วนขาอินพุทคล็อกจะเชื่อมต่อเข้าด้วยกัน ทำให้วงจรฟลิปฟล็อปทำงานร่วมกันในแบบซิงโครนัส



รูปที่ 3.20 โครงสร้างพื้นฐานของวงจรเลื่อนบิตต่างๆ

วงจรเลื่อนบิตขนาด 8 บิต (8-bit shift register)

วงจรเลื่อนบิตที่มีขนาด 8 บิต จะมีโครงสร้างทางอินพุต เป็นแบบเส้นทางเดียว และข้อมูลจะถูกส่งมาทางอินพุต A และ B ผ่านวงจรแฉกส่วน clock ป้อนเข้ามาทางอินพุต CP จะถูกส่งผ่านวงจร Inverter ก่อนที่จะส่งให้กับวงจรฟลิปฟล็อป ดังนั้น วงจรจึงทำการเลื่อนบิตข้อมูลในช่วงขอบขาขึ้นของสัญญาณ clock และทำให้ข้อมูลที่ป้อนเข้าทางอินพุต A และ B ถูกส่งออกทาง output หลังจากสัญญาณ clock ผ่านไป 8 ลูก



อินพุตที่เวลา t_n		เอาต์พุตที่เวลา t_{n+8}	
A	B	Q_H	Q_L
1	1	1	0
0	X	0	1
X	0	0	1


รูปที่ 3.21 ไดอะแกรมของวงจร และตารางแสดงการทำงาน

วงจรเลื่อนบิต ขนาด 4บิต ที่มีอินพุตแบบขนานและเอาต์พุตแบบอนุกรม (Parallel-in, Serial-out)

วงจรเลื่อนบิตขนาด 4 บิต สามารถรับข้อมูลได้ทั้งในแบบอนุกรมและขนานโดยอินพุตแบบขนานจะควบคุมผ่านทางขาอินพุต preset และ clear วงจรจะมีขาอินพุต preset 2 ชุด คือ 1A - 1D และ 2A-2D เป็นอินพุตแบบ อะซิงโครนัส ใช้สำหรับกัรเซต เอาต์พุตของวงจรฟลิปฟล็อป ให้มีลอจิกเป็น 1 เมื่ออินพุต preset มีลอจิกเป็น 0 สำหรับไดอะแกรมและการควบคุมภายในวงจรฟลิปฟล็อป จะทำได้ดังรูปที่ 3.22


ขาอินพุต PRESET				สถานะที่อินพุต preset
PE1	1A	PE2	2A	ภายในวงจรฟลิปฟล็อป A
0	X	0	X	1(ไม่แอกทีฟ)
0	X	X	0	1(ไม่แอกทีฟ)
X	0	0	X	1(ไม่แอกทีฟ)
X	0	X	0	1(ไม่แอกทีฟ)

1	1	X	X	0(แอกทีฟ : $Q_A = 1$)
X	X	1	1	0(แอกทีฟ : $Q_A = 1$)



รูปที่ 3.22 การควบคุมระดับลอจิกที่ป้อนให้กับอินพุตPRESETและไดอะแกรมของวงจรฟลิปฟลอป A วงจรเลื่อนบิตซ้าย - ขวา ขนาด 4 บิต (shift left , shift right)


เป็นวงจรเลื่อนบิตที่สามารถรับข้อมูลอินพุตได้ทั้งแบบขนานและอนุกรม สำหรับเอาต์พุตจะเป็นแบบขนานนอกจากนี้ยังมีอินพุตที่ใช้สำหรับควบคุมทิศทางการshift bit ของวงจร คือขาอินพุตMC ที่ใช้ควบคุมการเลื่อนบิตข้อมูลไปทางซ้ายหรือขวา และจะมีขาอินพุต clock ซึ่งแบ่งออกเป็นขาอินพุต CLOCK 1 ใช้สำหรับการเลื่อนบิตทางขวา และอินพุต CLOCK 2 ใช้สำหรับการเลื่อนบิตทางซ้าย สำหรับการเลื่อนบิตของข้อมูลในวงจร เกิดขึ้นในช่วงขอบขาของสัญญาณ clock เนื่องจากสัญญาณนาฬิกาจะถูกป้อนให้กับวงจรฟลิปฟลอปโดยไม่ผ่านวงจร INVERTER ก่อน แสดงดังรูปที่ 3.23



รูปที่ 3.23 แสดงไดอะแกรมของวงจรเลื่อนบิตซ้าย/ขวา

วงจรเลื่อนบิตขนาด 5 บิต


เป็นวงจรเลื่อนบิตที่มีอินพุต preset และ clear เพื่อใช้สำหรับการ โหลดข้อมูลแบบขนาน โดยมีอินพุต preset แยกสำหรับวงจรฟลิปฟลอปแต่ละวงจรถ้วนอินพุต clear จะถูกต่อร่วมกันทุกวงจรถึ่งทำให้การโหลดข้อมูลแบบขนานต้องทำโดยเริ่มต้นจากการ clear วงจรถก่อน แล้วจึงทำการ preset เฉพาะวงจรถฟลิปฟลอป ที่ต้องการให้มีเอาต์พุตเป็น 1 สำหรับไดอะแกรมแสดงรูปที่ 3.24



รูปที่ 3.24 ไดอะแกรมวงจรเลื่อนบิตขนาด 5 บิต

วงจรเลือก/เก็บข้อมูลขนาด 4 บิต (4 bit data selector / storage register)

เป็นวงจรถึ่งทำให้การเลือกชุดของข้อมูลที่ต้องการส่งออกทางเอาต์พุตและทำหน้าที่เป็นวงจรถเก็บข้อมูลด้วย อินพุตของวงจรถสามารถรับข้อมูลขนาด 4 บิต ได้ 2 ชุด คือ A1 - D1 และ A2 - D2 โดยวงจรถจะเลือกข้อมูลในชุดที่ 1 เพื่อส่งออกมายัง เอาต์พุต QA - QD ตามลำดับ เมื่อได้รับลจจิก 0 word select และจะเลือกข้อมูลในชุดที่ 2 เมื่อ word select ได้รับ ลจจิก 1 โดยทั้ง 2 กรณีนั้นวงจรถจะส่งชุดของข้อมูลที่ถูกเลือกออกมายังเอาต์พุต เมื่วงจรถได้รับขอบขาลงของสัญญาณที่ขาอินพุต CLOCK สำหรับไดอะแกรมแสดงดังรูปที่ 3.25



เอกสารนี้เป็นเอกสารที่รูปที่ 3.25 ไดอะแกรมวงจรถเลือก/เก็บข้อมูลขนาด 4 บิต ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทำงานของเครื่องตรวจสอบไอซีทีทีแอล

4.1 โหมดการทำงานของเครื่องตรวจสอบไอซีทีทีแอล

เครื่องตรวจสอบไอซีทีทีแอลนี้เป็นเครื่องตรวจสอบไอซีทีทีแอลตระกูล 74 XXX

ขนาด 14 - 24 ขา โดยสามารถตรวจสอบการทำงานของไอซีทีทีแอลได้ 4 ประเภทคือ

1. ไอซีทีทีแอล แบบ COMMON LOGIC GATE
2. ไอซีทีทีแอล แบบ OPEN COLLECTOR
3. ไอซีทีทีแอล แบบ Tri state output
4. ไอซีทีทีแอล แบบต้องการสัญญาณ CLOCK

โดยโหมดการทำงานของเครื่องตรวจสอบไอซีทีทีแอลนี้ สามารถแบ่งได้ 2 โหมดการทำงานคือ

4.1.1 โหมดตรวจสอบเบอร์ไอซี (UNKNOWN MODE)

โหมดนี้เป็นโหมดที่ผู้ใช้สามารถตรวจสอบเบอร์ไอซีตัวที่ผู้ใช้ต้องการทราบเบอร์ได้โดยทำการเสียบตัวไอซีบนเครื่องแล้วกดคีย์ใดๆได้ทันที โดยเครื่องจะทำการตรวจสอบไอซีตัวนั้นตามฟังก์ชันการตรวจสอบไอซีที่มีเบอร์อยู่ในหน่วยความจำ หากไอซีตัวนั้นไม่เสีย (สามารถตรวจสอบฟังก์ชันการทำงานได้ถูกต้องทุก STATES) และมีเบอร์อยู่ในหน่วยความจำ (เป็นไอซีในขอบเขต 4 ประเภทตามที่ได้กล่าวไว้ข้างต้น) เครื่องก็จะปรากฏเบอร์ไอซีเบอร์นั้นขึ้นมาทันทีที่ผู้ใช้ทำการตรวจสอบ โดยเครื่องสามารถแยกแยะไอซีทั้ง 4 ประเภทออกได้ชัดเจนด้วยชุด BUFFER (อธิบายในหัวข้อ โครงสร้างการทำงานอุปกรณ์หลัก)

4.1.2 โหมดตรวจสอบฟังก์ชันการทำงานของไอซีแบบกำกับเบอร์ (KEY MODE NAME)

โหมดนี้เป็นโหมดที่ผู้ใช้สามารถตรวจสอบฟังก์ชันการทำงานของไอซีตัวที่ผู้ใช้ต้องการตรวจสอบ โดยผู้ใช้สามารถเสียบไอซีที่ผู้ใช้ต้องการตรวจสอบได้ทันที เนื่องจากเครื่องจะทำการกำหนดให้ค่าที่ขาเอาต์พุตของชุด BUFFER ที่ต่ออยู่กับขาของไอซีตัวที่นำมาทดสอบให้มีสถานะเป็น HI - IMPEDANCE อยู่ตลอดเวลา เพื่อกันมิให้ไอซีเกิดความเสียหาย โดยผู้ใช้ต้องคีย์เบอร์ไอซีตัวนั้นลงไป เครื่องก็จะทำการตรวจสอบเบอร์ไอซีนั้นๆ ว่ามีอยู่ในหน่วยความจำหรือไม่ หากมีก็จะโหลดค่าการตรวจสอบออกมาเช็คกับไอซีตัวนั้น และรับค่าเข้าไปตรวจสอบ หากเครื่องประมวลผลแล้ว พบว่าไอซีตัวนั้นมีฟังก์ชันการทำงานที่ถูกต้อง เครื่องจะแสดงผล " PASSED " ปรากฏที่หน้าจอ แต่หากเครื่องประมวลผลแล้ว พบว่าไอซีตัวนั้นมีฟังก์ชันการทำงานที่ไม่ถูกต้อง เครื่องจะแสดงผล " FAILED " ปรากฏที่หน้าจอ หลังจากนั้นเครื่องจะทำการกำหนดให้ค่าที่ขา เอาต์พุตของชุด BUFFER ที่ต่ออยู่กับอกสารเป็นเอกสารที่ส่งมอบไว้สำหรับการแข่งขันเพื่อการศึกษาเท่านั้น เมื่อนำไปใช้ประโยชน์ในการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขาของไอซีตัวที่นำมาทดสอบ มีสถานะเป็น HI IMPEDANCE อีกครั้งเพื่อกันมิให้ไอซีเกิดความเสียหาย โดยรายละเอียดของโหมดการทำงานจะอธิบายอย่างละเอียดต่อไป

4.2 โครงสร้างหลักของเครื่องตรวจสอบไอซีทีทีแอล

โครงสร้างการทำงานของอุปกรณ์ต่างๆ ของเครื่อง IC TESTER สามารถแบ่งได้ตามหน้าที่สำคัญ 2 ส่วนคือ

1. HARDWARE
2. SOFTWARE

4.2.1 ส่วน HARDWARE

จากไดอะแกรมรูปแสดง EMBEDDED MICROCONTROLLER DIAGRAM (ในภาคผนวก ก) สามารถแบ่งอุปกรณ์ต่างๆตามหน้าที่ได้ 7หน้าที่ ตามรูป 4.1 แสดงบล็อกไดอะแกรมของ HARDWARE แบ่งตามหน้าที่ คือ

1. ภาคประมวลผล (MCS - 51)

ส่วนนี้ใช้ไอซี 89HC51 ไอซีตระกูล MCS - 51 เป็นตัวควบคุมและประมวลผลการทำงาน

2. ภาครับ (คีย์บอร์ด)

ใช้คีย์บอร์ด 12 คีย์ ต่อเข้าโดยตรงกับพอร์ตอินพุต-เอาต์พุตของตัวไมโครคอนโทรลเลอร์ เพื่อรับค่าเบอร์ไอซีที่ต้องการทดสอบ ดังรูป 4.3 แสดงไดอะแกรมของ KEY BOARD

3. ภาคหน่วยความจำ (EPROM ,EXTERNAL RAM)

หน่วยความจำข้อมูล - ใช้ไอซี 62256A เป็นไอซีขยายหน่วยความจำของตัวไมโครคอนโทรลเลอร์ MCS - 51 ทำให้มีหน่วยความจำข้อมูลเพิ่มขึ้น 32K (8 bit)

หน่วยความจำโปรแกรม - ใช้ไอซี 27HC256 เป็น EPROM ใช้เป็นหน่วยความจำโปรแกรมสำหรับไมโครคอนโทรลเลอร์ ขนาด 32 K

4. ภาคขยายอินพุต - เอาต์พุต (I/O EXPANSION)

ใช้ไอซี 8255 PROGRAMMABLE PERIPHERAL INTERFACING CHIP 4 ตัว เป็นตัวขยายพอร์ตเพิ่มจำนวน 96 พอร์ต (สามารถรองรับการทดสอบไอซีที่มีจำนวนขา 14-24 ขา)

5. ภาคแสดงผล

ใช้ DOT MATRIXED LCD MODULE เบอร์ D-DMC162 LCD แบบ 2 บรรทัด 16 ตัวอักษรที่มี DRIVER และ CONTROLLER ในตัว ที่สามารถควบคุมได้ด้วยโปรแกรม รูปแสดงการติดต่อใช้งานแสดงใน EMBEDDED MICROCONTROLLER ในภาคผนวก ก


6. ภาค I/O MEMORY DECODER

ใช้ไอซี 74HC154 เป็นตัวเลือกการทำงานของอุปกรณ์ต่อพ่วงทั้งหมด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


7. ส่วนวงจร BUFFER

เป็นวงจรควบคุมการรับส่งข้อมูลระหว่างขาของไอซีที่นำมาทดสอบ กับภาค I/O PORT ของ 8255 ซึ่งจะอธิบายรายละเอียดในส่วนต่อไป



รูปที่ 4.1 แสดงบล็อกไดอะแกรมของ HARDWARE แบ่งตามหน้าที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2 แสดงขั้นตอนการทำงานของโปรแกรมตรวจสอบไอซี TTL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.2 ส่วน SOFTWARE

4.2.2.1 การทำงานของโปรแกรมควบคุมเครื่อง IC TESTER

SOFTWARE เป็นตัวควบคุมการทำงานของ HARDWARE โดยเป็นตัวควบคุมให้ CPU และ อุปกรณ์ต่อพ่วง ทำงานตามขั้นตอนการตรวจสอบไอซี TTL โดยจากไดอะแกรมรูปที่ 4.2 แสดงขั้นตอนการทำงานของโปรแกรมตรวจสอบไอซี TTL โดยอธิบายการทำงานของโปรแกรมตามขั้นตอนได้ดังนี้

1. ลูป SET UP 8255

เมื่อเริ่ม START, โปรแกรม เครื่องจะเข้าสู่ลูป SETUP 8255 เพื่อทำการ ควบคุมให้พอร์ทของไอซี 8255 ทำหน้าที่ดังนี้

1.1. กำหนดพอร์ท A และ B ของ ไอซี 8255 3 ตัวแรก (ติดต่อกับขาเบสของทรานซิสเตอร์ของ ชุดวงจร BUFFER ทุกตัว) ทำหน้าที่เป็นพอร์ทเอาต์พุต ส่วนพอร์ท C กำหนดให้ทำหน้าที่รับค่าจากภายนอก (ติดต่อกับขา P I/P จากทรานซิสเตอร์ของชุดวงจร BUFFER ทุกตัว) และพอร์ท A ,B และ C ของ ไอซี 8255 ตัวที่ 4 กำหนดให้ทำหน้าที่เป็นพอร์ทอินพุตรับค่าจากภายนอก (ติดต่อกับขา P 339 จากไอซี COMPARATOR เบอร์ 339 ของชุดวงจร BUFFER ทุกตัว)

1.2. กำหนดค่าออกพอร์ทเอาต์พุต A และ B ของ ไอซี 8255 3 ตัวแรก เพื่อควบคุมให้ทรานซิสเตอร์ของชุดวงจร BUFFER ทุกตัว ทำหน้าที่ในสถานะ HI - IMPEDANCE เพื่อให้ผู้ใช้สามารถเสียบไอซีที่ต้องการทดสอบได้ตลอดเวลา

2. ลูป SET UP LCD

ทำหน้าที่ควบคุมให้หน้าจอ LCD อธิบายการใช้งานของเครื่องตรวจสอบไอซี

3. ลูป MODE INTRODUCTION

ทำหน้าที่ควบคุมให้หน้าจอ LCD แสดงโหมดการทำงานซึ่งมีอยู่ 2 โหมด โดยให้เครื่องสามารถรับค่าการเลือกโหมดจากผู้ใช้ได้ โดยแบ่งอัลกอริทึมตามโหมดที่ผู้ใช้เลือกดังนี้

3.1 MODE 1 (UNKNOWN MODE)

โหมด 1 คือโหมดการทำงานแบบเช็คเบอร์ไอซีที่ผู้ใช้ต้องการทราบ การทำงานของโปรแกรมแบ่งตามการทำงานดังนี้

3.1.1 . SCAN KEY START

เป็นลูปที่ทำหน้าที่รับคีย์ใดๆ จากผู้ใช้เพื่อเป็นการตอบรับจากผู้ใช้ว่าผู้ใช้ต้องการให้เครื่องทำการตรวจสอบเบอร์ไอซี โดยได้ทำการเสียบไอซีเรียบร้อยแล้ว

3.1.2 . RANDOM CHECKING

แบ่งการทำงานเป็นลูปย่อยดังนี้

- ดึงค่าทดสอบจาก LIBRARY ไอซีตัวแรก แล้วทำการส่งค่าออกเช็คไอซีที่ใช้เสียไว้ หากพบว่า ผลการทดสอบจาก LIBRARY นั้นไม่ถูกต้อง ก็เพิ่มตัว COUNTER เพื่อดึงค่าทดสอบจาก LIBRARY ไอซีตัวถัดไป วนลูปทดสอบนี้จนกว่าผลการทดสอบจาก LIBRARY ของไอซีตัวที่ทำการทดสอบถูกหมดทุก STATES จึงทำการเก็บ COUNTER ของไอซีตัวนั้นเพื่อทำการแปลงเป็นเบอร์ไอซีในรูปการแปลงค่าต่อไป จากนั้นเพิ่มค่าตัว COUNTER เพื่อทำการทดสอบ LIBRARY ของไอซีตัวถัดไป จนกว่าจะทดสอบทุก LIBRARY ในหน่วยความจำ

- ทำการแปลงค่าตัว ที่เก็บไว้เป็นเบอร์ไอซีที่ทำการทดสอบแล้วถูกต้อง (อาจมีมากกว่า 1 เบอร์ ขึ้นไปเนื่องจากไอซีบางตัวเป็นลอจิกเกทเหมือนกันแต่มีคุณสมบัติที่แตกต่างกันทางด้านระดับ โวลท์เทคอินพุทของไอซี ซึ่งขีดความสามารถของเครื่องไม่สามารถทดสอบได้เนื่องจากสามารถ บังคับให้ชุดบัพเฟอร์สามารถป้อนค่าได้เพียง 0 , 1 เท่านั้น เช่น ไอซี HEX Inverter เบอร์ 7404 และ ไอซี HEX Inverter Schmitt Trigger เบอร์ 7419 และ เบอร์ 7414 ซึ่ง หากป้อนอินพุทให้ไอซีด้วยค่า 0 หรือ 1 จะทำให้ผลออกมาเหมือนกันทุกประการ)

- ควบคุมให้ทรานซิสเตอร์ของชุดวงจรBUFFERทุกตัว ทำหน้าที่ในสถานะ HI - IMPEDANCE เพื่อให้ผู้ใช้สามารถเสียบไอซีที่ต้องการทดสอบได้ตลอดเวลา

3.1.3. SHOW OUT

- การแสดงผลการตรวจสอบ หากการตรวจสอบตรวจพบเบอร์ไอซีที่ตรงกับในหน่วยความจำ เครื่องจะทำการแสดงผลเบอร์ไอซีที่ตรวจพบทั้งหมด หากการตรวจสอบไม่พบ เครื่องจะแจ้งให้ผู้ใช้ ทราบว่าไอซีตัวนั้นอาจจะไม่อยู่ใน LIST ของไอซีในหน่วยความจำ หรือ มีอยู่แต่ไอซีเบอร์นั้นเสียจึงไม่สามารถตรวจเช็คการทำงานที่ถูกต้องได้

- เครื่องทำการวนลูปกลับไปยังจุดเริ่มต้นใหม่ (START)

3.2. MODE 2 (KEY NAME MODE)

เป็นโหมดเพื่อตรวจเช็คการทำงานของไอซีตามเบอร์ที่ผู้ใช้ได้คีย์เข้าเครื่อง โดยแบ่งขั้นตอน การตรวจเช็คได้ดังนี้

3.2.1. SCAN KEY

เป็นรูปทำหน้าที่รับค่าเบอร์ไอซีจากผู้ใช้ 3 ตัว (เช่น ไอซีเบอร์ 74000 ก็ต้องคีย์ 000) แล้ว นำไปแปลงรหัสข้อมูลจาก LCD ซึ่งเป็นรหัส ASCII ให้แปลงเป็นค่าในเลขฐาน 16 ในรูปนี้ผู้ใช้ สามารถคีย์เบอร์ , ลบเบอร์ เพื่อทำการคีย์ใหม่ได้ตลอดเวลา และหากผู้ใช้ต้องการเปลี่ยนโหมดการทำงานเป็นโหมดอื่นก็สามารถทำได้โดยผู้ใช้ต้องกดปุ่ม DEL (DELETE) จนไม่ปรากฏตัวเลขบนหน้า จอเลย โปรแกรมก็จะทำการวนลูปกลับไปยังจุดเริ่มต้นของโปรแกรมใหม่ (START) ผู้ใช้ก็สามารถ กรอกโหมดใหม่ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.2. CHECK IN LIBRARY

เป็นลูปที่นำค่าเบอร์ไอซีที่ทำการแปลงรหัสให้เป็นค่าในเลขฐาน 16 แล้วมาเช็คกับเบอร์ไอซีที่เก็บในหน่วยความจำว่ามีหรือไม่ โดยหากไม่มีเบอร์นั้นๆ เครื่องจะแสดงผลออกหน้าจอว่า OUT OF NUMBER แล้ววนลูปกลับไปจุดเริ่มต้นของโปรแกรมใหม่ (START) แต่หากว่ามีเบอร์นั้นๆ อยู่ในหน่วยความจำเครื่องจะโหลด ค่าใน LIBRARY ของไอซีตัวนั้นออกมาเพื่อทำการเช็คในลูปถัดไป

3.2.3. LOAD OUT & LOAD IN

เป็นลูปที่นำค่าใน LIBRARY ของไอซีตัวนั้นส่งออกไปควบคุมให้ชุด BUFFER ทำการเช็คตัวไอซีตาม STATE ที่กำหนด โดยจะทำการโหลดอินค่าจากขาทุกขาของไอซีที่นำมาทดสอบ แล้วนำมาเช็คกับค่าใน LIBRARY ของไอซีตัวนั้น ในทุกๆ STATES ของตัวไอซี

3.2.4. CLEAR O/P

เครื่องจะทำการควบคุมให้ทรานซิสเตอร์ของชุดวงจร BUFFER ทุกตัว ทำหน้าที่ในสถานะ HI - IMPEDANCE เพื่อป้องกันมิให้เกิดความเสียหายใดๆ ต่อไอซีที่นำมาทดสอบ

3.2.5. SHOW OUT

- หากตรวจพบว่าค่าที่ได้จากตรวจสอบไม่ตรงกันกับใน LIBRARY เครื่องจะทำการแสดงผล FAILED ออกหน้าจอเพื่อแสดงว่าไอซีเสีย

- หากตรวจพบว่าค่าที่ได้จากตรวจสอบตรงกันกับใน LIBRARY เครื่องจะทำการแสดงผล PASSED ออกหน้าจอเพื่อแสดงว่าไอซีใช้งานได้ไม่เสีย

- เครื่องทำการวนลูปกลับไปยังจุดเริ่มต้นใหม่ (START)

โปรแกรมที่ใช้ในโครงการนี้สามารถดูได้จากภาคผนวก

4.2.2.2 การทำงานของโปรแกรมควบคุมอุปกรณ์ต่างๆ

การควบคุมอุปกรณ์ต่างๆที่ใช้ในโครงการนี้สามารถแบ่งออกได้ตามหน้าที่ของอุปกรณ์แต่ละตัวดังนี้

- การควบคุมภาครับ


ภาครับ ใช้คีย์บอร์ด 12 คีย์ ต่อเข้าโดยตรงกับพอร์ตอินพุท - เอาท์พุทของตัวไมโครคอนโทรลเลอร์เพื่อใช้รับค่าเบอร์ไอซีที่ต้องการทดสอบ จากรูปที่ 4.3 แสดงไดอะแกรมของ KEY BOARD สามารถอธิบายหลักการควบคุมได้ดังนี้

หลักการควบคุมคีย์บอร์ด จะกำหนดค่า 1 ให้แถวแต่แถวในเวลาต่างกัน และทำการตรวจเช็คค่าในแต่ละคอลัมน์ว่ามี PIN ไหนได้ค่าเป็น 1 บ้าง ถ้าตรวจพบก็แสดงว่าในตำแหน่งแถว และคอลัมน์ นั้นได้รับการกด โปรแกรมจะควบคุมให้ CPU ทำการแปลงค่าเป็นรหัส ASCII เพื่อส่งออก

แสดงผล ถ้ายังไม่สามารถตรวจพบ โปรแกรมจะควบคุมให้ CPU ทำการวนลูปป้อนค่าแอมป์ถัดไป และตรวจเช็คคอลลัมน์ไปเรื่อยๆ

ในการ สแกนคีย์บอร์ด ตามหลักการข้างต้น ต้องเพิ่มลูปหน่วงเวลาและทำการเช็คซ้ำอีกรอบ เพื่อให้แน่ใจว่าสวิทช์ได้รับการกดจริง ไม่ใช่เกิดจากความสปรกของตัวสวิทช์หรือเป็นเพราะตัวสวิทช์ประพฤติตัวเสมือนเป็นตัวเก็บประจุหรือขดลวด

การติดต่อกับไมโครคอนโทรลเลอร์ ใช้พอร์ต 1 ของ 89HC51 ซึ่งเป็นพอร์ต QUASI - BIDIRECTION คือสามารถเป็นได้ทั้งพอร์ตอินพุท - เอาท์พุทในเวลาเดียวกัน



รูปที่ 4.3 แสดงไดอะแกรมของ KEY BOARD

- การควบคุมภาคขยายอินพุท - เอาท์พุท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใช้ไอซี 8255 PROGRAMMABLE PERIPHERAL INTERFACING CHIP4 ตัว เป็นตัวขยายพอร์ตเพิ่มจำนวน 96 พอร์ต (สามารถรองรับการทดสอบไอซีที่มีจำนวนขา 14-24 ขา) โดยการทำงานของ ไอซี 8255 นี้สามารถแบ่งหน้าที่ ออกได้เป็น 3 ส่วนคือ

ส่วน 1 เป็นส่วนที่เชื่อมต่อกับอุปกรณ์ภายนอกอื่นๆ โดยมีพอร์ต PA0 - PA7 , พอร์ต PB0 - PB7 , พอร์ต PC0 - PC7 เป็นทางผ่านของข้อมูลระหว่างอุปกรณ์ภายนอกกับ 8255 พอร์ตเหล่านี้สามารถเป็นได้ทั้งอินพุต และ เอาท์พุต

ส่วน 2 เป็นส่วนกำหนดลักษณะการทำงานของทั้ง 3 พอร์ต (8255 มีลักษณะการทำงานที่แตกต่างกันอยู่ 3 โหมด สามารถกำหนดได้โดยการโปรแกรมส่ง CONTROL WORD ให้กับ 8255

ส่วน 3 คือ DATA BUS BUFFER และ READ / WRITE CONTROL LOGIC เป็นส่วนที่ติดต่อกับ CPU โดย DATA BUS BUFFER นี้เป็นบัฟเฟอร์ให้กับบัสข้อมูลของ CPU ส่วน READ / WRITE CONTROL LOGIC เป็นส่วนที่ควบคุมให้ข้อมูลเข้าหรือออกจากรีจิสเตอร์ภายในตัวที่ถูกต้องและในเวลาที่เหมาะสม

การควบคุมการทำงานของ ไอซี 8255 เริ่มจากการส่งคำสั่งควบคุม CONTROL WORD ให้แก่วิจิตเตอร์ควบคุมก่อน โดยเป็นการกำหนดลักษณะการทำงานของพอร์ต A , B และ C จากนั้นเมื่อต้องการใช้งานพอร์ตไหนก็กำหนดได้จากการเขียนค่าที่ขา A1 ,A0 (ADDRESS INPUT) ของ ไอซี 8255 โดยการควบคุมขา A1 ,A0 จะใช้หลักการจัดหน่วยความจำแบบ MEMORY MAP เป็นตัวกำหนดการทำงาน รูปแสดงหลักการจัดหน่วยความจำแบบ MEMORY MAP ดูได้จากรูปแสดงขาของไอซี 8255 สามารถดูได้จากรูปแสดงขาของไอซี 8255 ภาคผนวก ก

การติดต่อกับ ไมโครคอนโทรลเลอร์ สามารถดูได้จากรูปแสดง EMBEDDED MICROCONTROLLER DIAGRAM ภาคผนวก ก

- การควบคุมภาคแสดงผล

ใช้ DOT MATRIX LCD MODULE เมอร์ D-DMC162 LCD แบบ 2บรรทัด 16 ตัวอักษร ที่มีตัว DRIVER และ CONTROLLER ในตัว ที่สามารถควบคุมได้ด้วยโปรแกรม รูปแสดงการติดต่อใช้งานสามารถแสดงได้ดังรูป แสดง EMBEDDED MICROCONTROLLER DIAGRAM ภาคผนวก ก

- การควบคุม DOT MATRIX LCD MODULE สามารถแบ่งออกได้เป็น 4 ส่วนคือ

1. ส่วนแหล่งจ่ายไฟ ให้ไฟเลี้ยง +5V สำหรับตัวไอซี CONTROLLER HD44780 (ในตัว MODULE) และสำหรับจอมอนิเตอร์

2. ส่วนควบคุม ในส่วนนี้ใช้ขา RS ของ ตัว MODULE ในการเลือกให้การติดต่อกับ MCS - 51 เป็นการส่งผ่านของ คำสั่ง หรือ การส่งผ่านของข้อมูล และใช้ขา R/W ในการเลือกให้การติดต่อ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กับ MCS - 51 เป็นการอ่าน หรือเขียนข้อมูลและคำสั่ง ในโครงงานนี้จะนำ 2 ขานี้ต่อเข้าโดยตรงกับ ขา A0 , A1 ตามลำดับเพื่อความสะดวกในการควบคุมการใช้งานร่วมกับการแบ่งหน่วยความจำแบบ MEMORY MAP

3. ส่วนบัลข้อมูล ขา DB0 - DB7 ใช้ในการรับ - ส่งข้อมูลและคำสั่งขนาด 8 บิต

4. ส่วนควบคุมสภาวะการทำงาน (ENABLE) เป็นขากำหนดสภาพการรับเขียนอ่านข้อมูล - คำสั่ง ,เป็นส่วนควบคุมของส่วนควบคุมในข้อ 2 โดยเมื่อกำหนดให้ป้อนพัลส์เข้าที่ขา E ตัว MODULE จะสามารถเขียนข้อมูลหรือคำสั่งได้ และเมื่อป้อนค่า 1 ที่ขา E ตัว MODULE จะสามารถอ่านคำสั่งหรือข้อมูลได้ จากข้อกำหนดนี้จึงมีความจำเป็นต้องนำขาสัญญาณ RD/ , WR / จาก MCS - 51 และ LCDE/ จาก MEMORY DECODER มาเข้าวงจร NOR GATE ตามรูปที่ 4.4 เพื่อกำเนิดพัลส์ป้อนขา ENABLE



รูปที่ 4.4 แสดงวงจรสำหรับต่อเข้าขา ENABLE ของ LCD MODULE

การติดต่อกับผู้ใช้ในส่วน LCD MODULE นี้จะขอยกตัวอย่างการติดต่อในโหมดการทำงาน 2 (โหมดเช็คการทำงานของไอซี) มีขั้นตอนดังนี้

1. หน้าจอขึ้นแสดงให้ คีย์เบอร์ไอซี (3 หลักสุดท้ายของเบอร์)

- เมื่อต้องการลบเบอร์ที่ต้องการพิมพ์อยู่ กด " NO " หน้าจอจะลบให้ทีละหนึ่งตัวอักษร และเมื่อต้องการลบหมด ให้กด " NO " จนหมด 3 ตำแหน่ง แล้วกดลบอีกทีหนึ่ง

- เมื่อป้อนครบ 3 ตัว ให้กด " ENTER " เครื่องจะนำเบอร์ที่ป้อนไปเช็คกับ

เบอร์ในหน่วยความจำ โดยหลังจากแสดงผลเครื่องจะกลับไปทำข้อ 1 รูปประกอบแสดงดังรูปที่ 4.5 แสดงการติดต่อกับผู้ใช้

2. การแสดงผล

- เมื่อไม่มีเบอร์ที่ผู้ใช้ต้องการปรากฏอยู่ในหน่วยความจำเครื่องจะแสดง " OUT OF NUMBER " ที่หน้าจอ และกลับไปแสดงหน้าจอตามข้อ 1

- เมื่อมีเบอร์ที่ผู้ใช้ต้องการปรากฏอยู่ในหน่วยความจำ เครื่องจะทำการตรวจเช็คตามโปรแกรมทันทีและจะแสดงผลดังนี้ โดยหลังจากแสดงผลเครื่องจะกลับไปทำข้อ 1

เครื่องจะแสดงผล " PASS " เมื่อการทดสอบตัวไอซีปรากฏผลว่าทุกฟังก์ชันการทำงานของไอซีเบอร์นั้นใช้งานได้

เครื่องจะแสดงผล " FAIL " เมื่อการทดสอบตัวไอซีปรากฏผลว่าฟังก์ชันการทำงานของไอซีเบอร์นั้นใช้งานไม่ได้

โดยสามารถดูรูปประกอบได้จากรูปที่ 4.6 แสดงการแสดงผล

การควบคุมภาคหน่วยความจำ

หน่วยความจำข้อมูล - ใช้ไอซี 62256A เป็นไอซีขยายหน่วยความจำของตัวไมโครคอนโทรลเลอร์ MCS - 51 ทำให้มีหน่วยความจำข้อมูลเพิ่มขึ้น 32K (8 bit) รูปแสดงขาของไอซี 62256A แสดงได้ดังรูปแสดงขาของไอซี 62256A ในภาคผนวก

การควบคุม RAM ภายนอก แบ่งตามหน้าที่ของขาได้ดังนี้

1. ขา CS/ เป็นขา อีเนเบิลของตัวไอซี โดยจะอีนเบิลที่ LOW ในโครงการนี้จะใช้ขา CS/ ต่อโดยตรงกับขา A15 ของ MCS - 51 เพื่อสะดวกในการใช้งานหน่วยความจำแบบ MEMORY MAP รูปที่ 4.7 โดยตำแหน่งของแอดเดรสจะซ้ำกับ RAM ภายนอก แต่เนื่องจากขาควบคุมการส่งข้อมูลต่างกันนั่นคือขาสัญญาณ PSEN/ สำหรับ EPROM และขา WE/ , RD/ สำหรับ RAM ภายนอก ทำให้การทำงานใช้แอดเดรสเสมือนใช้ร่วมกัน

2. ขา แอดเดรส ใช้ต่อได้โดยตรงกับ ขา แอดเดรสของ MCS - 51

3. ขาข้อมูล ใช้ต่อได้โดยตรงกับ ขา แอดเดรสของ MCS - 51

4. ขา WE/ , RD/ ใช้ต่อได้โดยตรงกับ ขา WR/ ,RD/ ของ MCS - 51

5. ขาไฟเลี้ยง ใช้ไฟเลี้ยง +5 V

หน่วยความจำโปรแกรม - ใช้ไอซี 27HC256 เป็น EPROM ใช้เป็นหน่วยความจำโปรแกรมสำหรับไมโครคอนโทรลเลอร์ ขนาด 32 K

การควบคุม EPROM แบ่งตามหน้าที่ของขาได้ดังนี้

1. ขา OEE/ เป็นขา อีเนเบิลของตัวไอซี โดยจะ ต่อโดยตรงกับขา PSEN/ ของ MCS - 51

2. ขา แอดเดรส ใช้ต่อได้โดยตรงกับ ขา แอดเดรสของ MCS - 51

3. ขาข้อมูล ใช้ต่อได้โดยตรงกับ ขา แอดเดรสของ MCS - 51

4. ขา CS/ ทำงานเมื่อใส่ค่า LOW ในที่นี้จึงสามารถต่อลงกราวนด์ได้เลยเนื่องจากใช้งาน EPROM ภายนอกเพียงตัวเดียว
5. ขาไฟเลี้ยง ใช้ไฟเลี้ยง +5 V

เมื่อต้องการกด
เบอร์ 7402

IC TESTER
KEY IC NUMBER

IC TESTER
IC : 0 _ _

เมื่อกดคิดให้กดปุ่ม NO
เบอร์ไอซีจะลบไป 1
ตัวอักษร

IC TESTER
IC : 0 3 _

IC TESTER
IC : 0 _ _

IC TESTER
IC : 0 0

เมื่อกดปุ่ม ENTER
เครื่องจะนำค่าไป
ตรวจเช็ก

IC TESTER
IC : 0 0 2

รูปที่ 4.5 แสดงการติดต่อกับผู้ใช้ของ LCD MODULE

เมื่อไม่ปรากฏเบอร์ใน
หน่วยความจำ

OUT OF NUMBER
TRY AGAIN

เครื่องจะขึ้นหน้า
จอเริ่มต้นใหม่

IC TESTER
KEY IC NUMBER

เมื่อไอซีใช้ได้

IC 7402
PASS

เครื่องจะขึ้นหน้าจอ
เริ่มต้นใหม่

IC TESTER
KEY IC NUMBER

เมื่อไอซีเสีย

IC 7402
FAIL

เครื่องจะขึ้นหน้าจอ
เริ่มต้นใหม่

IC TESTER
KEY IC NUMBER

รูปที่ 4.6 แสดงการแสดงผลของ LCD MODULE เมื่อมีการติดต่อกับผู้ใช้

HIGH(5V) , LOW(0V) และ HI IMPEDANCE ซึ่งแต่ละสถานะของเอาต์พุตจะมีความหมายแตกต่างกันไป กล่าวคือ ที่สถานะ High ซึ่งมีค่าแรงดันตกคร่อมประมาณ 5 v เกิดจากขา P I/O และ ขา P STATUS มีสถานะเป็น low ทั้งคู่ ทำให้ P I/P สามารถส่งค่า High ออกไปยังขาของไอซีที่นำมาทดสอบได้ ส่วนที่สถานะ Low ซึ่งมีค่าแรงดันตกคร่อมประมาณ 0 v เกิดจากขา P I/O และ ขา P STATUS มีสถานะเป็น high ทั้งคู่ ทำให้ P I/P สามารถส่งค่า Low ออกไปยังขาของไอซีที่นำมาทดสอบได้ และที่สถานะ Hi impedance เกิดจากขา P I/O มีค่าเป็น high และ ขา P STATUS มีค่าเป็น low ทำให้ P I/P ทำหน้าที่เป็นตัวรับค่าจากขาของไอซีที่นำมาทดสอบ

จากวงจรจะเห็นว่า มีตัวต้านทานมีค่า $1\text{ K}\Omega$ ต่ออยู่ที่ ขาเบสของทรานซิสเตอร์ เพื่อป้องกันไม่ให้กระแสไหลเข้าทรานซิสเตอร์มากเกินไป ซึ่งจะทำให้ทรานซิสเตอร์เสียได้ และเหตุผลที่ต้องใช้ค่า $1\text{ k}\Omega$ นั้น เนื่องจากถ้าใส่ค่าที่มากกว่านี้จะทำให้ค่ากระแสที่เอาต์พุตน้อยจนไม่สามารถนำไปเลี้ยงไอซีที่นำมาทดสอบได้ ทำให้ไอซีตัวนั้นไม่แสดงผลตามฟังก์ชันการทำงานของมัน ส่วนที่เอาต์พุตของวงจร buffer จะมีวงจรแบ่งแรงดัน และวงจรเปรียบเทียบแรงดันต่ออยู่ โดยวงจรแบ่งแรงดันนั้นจะมีตัวต้านทาน 2 ตัวต่ออนุกรมกัน จะมีขาข้างหนึ่งต่อกับไฟเลี้ยง และอีกข้างหนึ่งต่อลงกราวด์ ส่วนวงจรเปรียบเทียบแรงดันนั้นมีไว้สำหรับเปรียบเทียบแรงดันจากเอาต์พุตของวงจรมัลติเพล็กซ์ กับแรงดันที่กำหนดไว้ และเหตุผลที่เพิ่มวงจรทั้งสองเข้าไปที่ขาเอาต์พุตของวงจรมัลติเพล็กซ์ คือ วงจรแบ่งแรงดันมีไว้เพื่อตรวจสอบไอซีที่เป็น open collector ส่วนวงจรเปรียบเทียบแรงดันไว้ตรวจสอบไอซีที่มีเอาต์พุตแบบ 3 สถานะ และมีไว้แยกประเภทไอซีที่นำมาทดสอบในกรณีที่มีตารางค่าความจริงของการทำงานของไอซีเหมือนกัน แต่เป็นไอซีต่างชนิดกัน ซึ่งจะได้กล่าวถึงรายละเอียดในเรื่องการทำงานของเครื่องตรวจสอบไอซีแต่ละชนิด

4.3 การทำงานของวงจรมัลติเพล็กซ์และการทำข้อมูล

การตรวจสอบไอซีทีทีแอล แยกตามประเภทของไอซี ซึ่งในโครงการนี้สามารถแบ่งไอซีที่จะนำมาตรวจสอบได้เป็น 4 ประเภท คือ

1. ไอซีทีทีแอลแบบลอจิกเกตธรรมดา
2. ไอซีทีทีแอลลอจิกเกตแบบ open collector
3. ไอซีทีทีแอลที่มีเอาต์พุตแบบ Tri State Output
4. ไอซีทีทีแอลที่ต้องการสัญญาณนาฬิกา

ในที่นี่จะอธิบายการทำงานของเครื่องตรวจสอบไอซีทีทีแอลในส่วนของวงจรมัลติเพล็กซ์ และการทำข้อมูลเพื่อใช้ในการตรวจสอบไอซีทีทีแอลแบบลอจิกเกตธรรมดา ส่วนของวงจรมัลติเพล็กซ์

-- เอาท์พุทของวงจรมัลติเพลอร์จะมี 3 สถานะ คือ Low, High และ HI-IMPEDANCE จากวงจรเมื่อต้องการป้อนค่าอินพุทให้กับขาของไอซีที่นำมาทดสอบเป็น High (1) เอาท์พุทของวงจรมัลติเพลอร์(ในรูปที่ 4.8) ก็ต้องมีค่าเป็น 1 เช่นกัน ทำได้โดย ให้ค่าที่ขา P I/O และที่ขา P STATUS มีค่าเป็น 0 ทั้งคู่ จากนั้นก็จะได้อาท์พุทของวงจรมัลติเพลอร์เป็น 1 และค่าแรงดันที่ตกคร่อมที่ขาบวกวงจรมองแรงดันเป็น 1 ด้วย จากนั้นวงจรเปรียบเทียบแรงดันก็จะนำค่าที่ได้ไปเปรียบเทียบกับค่าแรงดันที่กำหนดไว้ที่ขาลบ คือค่า 3.5 v โดยวงจรเปรียบเทียบแรงดันทำงานได้ ดังนี้ คือ ถ้าแรงดันที่ขาบวกมากกว่าที่แรงดันขาลบ เอาท์พุทของวงจรมองแรงดันจะมีค่าเป็น 1 และถ้าแรงดันที่ขาบวกน้อยกว่าที่แรงดันขาลบ เอาท์พุทของวงจรมองแรงดันจะมีค่าเป็น 0 ดังนั้นค่าเอาท์พุทของวงจรมองแรงดันในกรณีนี้จะมีค่าเป็น 1

† เมื่อต้องการป้อนค่าอินพุทให้กับขาของไอซีที่นำมาทดสอบเป็น Low (0) เอาท์พุทของวงจรมัลติเพลอร์ก็ต้องมีค่าเป็น 0 เช่นกัน ทำได้โดย ให้ค่าที่ขา P I/O และที่ขา P STATUS มีค่าเป็น 1 ทั้งคู่ จากนั้นก็จะได้อาท์พุทของวงจรมัลติเพลอร์เป็น 0 และค่าแรงดันที่ตกคร่อมที่ขาบวกวงจรมองแรงดันเป็น 0 ด้วย จากนั้นวงจรเปรียบเทียบแรงดันก็จะนำค่าที่ได้ไปเปรียบเทียบกับค่าแรงดันที่กำหนดไว้ที่ขาลบ ดังนั้นค่าเอาท์พุทของวงจรมองแรงดันในกรณีนี้จะมีค่าเป็น 0

- เมื่อต้องการให้ขาของไอซีที่นำมาทดสอบเป็นเอาท์พุท ซึ่งจะเป็นการแสดงค่าจากการทดสอบฟังก์ชันการทำงานตามตารางค่าความจริง โดยจะต้องทำให้ขาเอาท์พุทของวงจรมัลติเพลอร์มีสถานะเป็น Hi impe ทำโดยการให้ขา P IP เป็น 1 และขา P STATUS เป็น 0 ค่าที่เอาท์พุทของวงจรมัลติเพลอร์เป็น Hi impedance และแรงดันที่เข้าขาบวกของวงจรมองแรงดันมีค่าประมาณ 2.5 v ซึ่งได้จากวงจรมองแรงดัน จะทำให้ค่าที่เอาท์พุทเป็น 0

ส่วนของข้อมูล จะแบ่งออกเป็น 2 ส่วน คือ ส่วนที่ใช้บอกชนิดของไอซี และส่วนของข้อมูล โดยจะอธิบายได้คือ ส่วนที่จะใช้บอกชนิดของไอซีดูจากเอาท์พุทของวงจรมองแรงดันกล่าวคือ ในกรณีที่ไอซี 2 ตัวที่มีตารางค่าความจริงเหมือนกันแต่มีเอาท์พุทเหมือนกัน แต่มีค่าแรงดันที่เอาท์พุทไม่เท่ากัน(เช่นแบบธรรมดา กับ open collector) ค่าที่ได้จากวงจรมองแรงดันจะต่างกัน ทำให้สามารถแยกชนิดและเบอร์ของไอซีได้ และส่วนที่เป็นข้อมูล จะทำได้โดยพิจารณาจากวงจรมัลติเพลอร์ กล่าวคือถ้าเป็นอินพุทของขาไอซีจะดูสถานะที่ทำให้วงจรมัลติเพลอร์มีเอาท์พุทเป็น High หรือ Low แต่ถ้าขาไอซีเป็นเอาท์พุทจะดูสถานะที่ทำให้วงจรมัลติเพลอร์เป็น Hi impedance

ส่วนการทำงานและการทำข้อมูลของไอซีประเภทที่เหลือก็ทำในทำนองเดียวกัน แต่ในบางกรณีที่ไอซีมีฟังก์ชันการทำงานเหมือนแต่เป็นคนละเบอร์กันนั้นสามารถแยกได้โดยการกำหนดจากเอาท์พุทของวงจรมองแรงดัน ส่วนวงจรที่ต้องใช้สัญญาณนาฬิกา นั้นทำได้โดยการเขียนโปรแกรมเพื่อป้อนสัญญาณนาฬิกาเข้าไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งตัวอย่างของข้อมูลของไอซีแต่ละชนิดจะอธิบายได้ในหัวข้อถัดไป

4.4 การทำงานของโปรแกรมเพื่อตรวจเช็ค ไอซีทีทีแอลประเภทต่าง ๆ

การตรวจเช็คไอซีทีทีแอลประเภทต่างๆ สามารถทำได้โดยการส่งค่าเพื่อตรวจเช็คไปยังไอซี โดยโปรแกรมจะทำการควบคุมให้ ภาควิทยายินพุท - เอทพุท (ไอซี 8255 PROGRAMMABLE PERIPHERAL INTERFACING CHIP) ซึ่งติดต่อกับ ส่วนวงจร BUFFER ทำหน้าที่ส่งค่าเพื่อตรวจสอบไอซี และ รับค่าจากการตรวจสอบมาประมวลผล โดยส่วนโปรแกรมจะเก็บค่าที่ใช้ในการตรวจสอบไว้ใน LIBRARY (เก็บอยู่ในหน่วยความจำส่วน ROM) โดยขอบเขตของจำนวนไอซีที่สามารถตรวจสอบได้ทั้งหมดจะขึ้นอยู่กับจำนวน TABLE ของไอซีใน LIBRARY

4.4.1 รูปแบบ LIBRARY

ใน LIBRARY จะประกอบด้วยส่วนสำคัญ 2 ส่วนคือ

1. ส่วน TABLE ข้อมูล

2. ส่วน NAME LIST

โดยอธิบายได้ดังนี้

1. ส่วน TABLE ข้อมูล

จะใส่ TABLE ของไอซีแต่ละตัว โดยมีรูปแบบของ TABLE จะแบ่งได้ 2 แบบ คือ

1.1. TABLE ของไอซีประเภทไม่มีสัญญาณ CLOCK ควบคุม ครอบคลุมประเภทไอซีดังนี้

- ไอซีลอจิกเกตแบบธรรมดา
- ไอซีลอจิกเกตแบบ TRI STATE
- ไอซีลอจิกเกตแบบ OPEN COLLECTOR

1.2. TABLE ของไอซีประเภทมีสัญญาณ CLOCK ควบคุม

- ไอซีลอจิกเกตแบบ FLIP-FLOP
- ไอซีลอจิกเกตแบบ SHIFT REGISTER

2. ส่วน NAME LIST

เป็นส่วนเก็บรายชื่อเบอร์ไอซีทุกตัวใน LIBRARY โดยไอซี 1 เบอร์ จะเก็บเป็นข้อมูลเลขฐาน 16 ใช้เนื้อที่ในการเก็บจำนวน 2 bytes โดยผู้ใช้จะป้อนเบอร์ไอซีในแบบ ASCII เช่น 373 โปรแกรมจะค้นหาเบอร์ไอซีจาก NAME LIST โดยจะแปลงตัวเลขแบบ ASCII เป็น ไบนารี ตามรูปที่ 4.9 เป็นตัวอย่าง แสดงการเก็บ NAME LIST ในรูปเลขฐาน 16

name:

db 00h,00h	;7400 quad 2 i/p NAND
db 00h,01h	;7401 NAND gate oc
db 00h,02h	;7402 quad 2 i/p NOR gate
db 00h,04h	;7404 hex inverter
db 00h,06h	;7406hex inverter buffer/driver with oc
db 00h,09h	;7409 2 i/p positive AND gate
db 00h,10h	;7410 triple 3 i/p positive nand gate
db 00h,21h	;7421 4 i/p and gate
db 00h,30h	;7430 8 i/p positive nand gate
db 00h,32h	;7432 quad 2 i/p positive or gate

รูปที่4.9 เป็นตัวอย่างแสดงการเก็บ NAME LIST ในรูปเลขฐาน 16

4.4.2 ความหมายของค่าที่ใช้ใน TABLE


ความหมายของค่าที่ใช้ใน TABLE สามารถอธิบายได้ตามรูปที่ 4.10 แสดงตัวอย่างของ TABLE 2 แบบ โดยแต่ละ TABLE จะมีส่วนประกอบดังนี้

4.4.2.1 ส่วน HEAD

STATE คือการส่งค่าลอจิกไปตรวจสอบให้กับอินพุทของไอซี และรับค่าเอาต์พุทของไอซี กลับเข้ามา ถ้าเป็นการรับและส่ง 1 ครั้งถือเป็น 1 STATE ในส่วนนี้ จะใส่ CONTROL WORD 1 byte และ TOTAL STATE 1 byte โดยอธิบายได้ดังนี้

- ส่วน CONTROL WORD

เป็นส่วนควบคุมประเภทของ TABLE และการคำนวณจำนวน STATE โดยใช้บิตควบคุมดังนี้



รูป 4.10 แสดงส่วนประกอบของ TABLE ข้อมูลของไอซี 1 ตัว

b2 ใช้ควบคุมการคำนวณจำนวน STATE โดยหากมีค่า " 1 " โปรแกรมนำค่าใน TOTAL STATE เป็นจำนวน STATE ทั้งหมดของไอซีตัวนั้น แต่หากมีค่า " 0 " โปรแกรมนำค่าใน TOTAL STATE มาคำนวณจำนวน STATE ทั้งหมด โดย จำนวน STATE ทั้งหมดจะเท่ากับค่า 2^n โดย n คือ ค่าใน TOTAL STATE 1 byte (เนื่องจากจำนวน STATE ของไอซีบางตัวมีอินพุตถึง 13 ขาทำให้ต้องใช้จำนวน STATE ในการตรวจสอบถึง 2^{13} STATES การใช้การคำนวณ 2^n จะช่วยให้ประหยัดเนื้อที่ในการเก็บข้อมูล)

b3 ใช้ควบคุมประเภทของ TABLE โดยหากเป็น " 1 " โปรแกรมจะ detect ให้ TABLE นั้นๆ เป็น TABLE แบบที่สอง คือเป็น TABLE ของไอซีประเภทมีสัญญาณ CLOCK ควบคุม แต่หากมีค่า " 0 " โปรแกรมจะ detect ให้ TABLE นั้นๆ เป็น TABLE แบบที่แรก คือเป็น TABLE ของไอซีประเภทไม่มีสัญญาณ CLOCK ควบคุม

X คือ b0,b1,b4,b5,b6,b7 เป็นบิตที่ไม่ได้นำมาพิจารณาในที่นี้

- ส่วน TOTAL STATE ใช้เก็บค่าจำนวนรูปแบบในการตรวจสอบของไอซีแต่ละตัว มีขนาด 1 byte ทำให้สามารถเก็บค่าได้ทั้งหมด 2^{16} STATES

ข้อมูลส่วนที่ 1

MSB LSB

4	3	2	1
8	7	6	5
12	11	10	9
16	15	14	13
20	19	18	17
24	23	22	21

byte 0
byte 1
byte 2
byte 3
byte 4
byte 5

ข้อมูลส่วนที่ 3 (สำหรับไอซีแบบที่ 2)

MSB LSB

4	3	2	1
8	7	6	5
12	11	10	9
16	15	14	13
20	19	18	17
24	23	22	21

byte 0
byte 1
byte 2
byte 3
byte 4
byte 5

ข้อมูลส่วนที่ 2

8	7	6	5	4	3	2	1
16	15	14	13	12	11	10	9
24	23	22	21	20	19	18	17

ข้อมูลแต่ละชุดตั้งแต่ 1 ถึง 24
จะติดต่อกับ ขา P /P ของ
BUFFER ทั้ง 24 ชุด

8	7	6	5	4	3	2	1
16	15	14	13	12	11	10	9
24	23	22	21	20	19	18	17

ข้อมูลแต่ละชุดตั้งแต่ 1 ถึง 24
จะติดต่อกับ ขา P- 339 ของ
BUFFER ทั้ง 24 ชุด

รูปที่ 4.11 แสดงรูปแบบการแปลงค่าข้อมูลใน LIBRARY

4.2.2.2 ส่วนข้อมูล

มี 2 รูปแบบแตกต่างตามประเภทของ TABLE ตามรูปที่ 4.11 คือแบบที่ 1 เป็น TABLE ของไอซีที่ไม่ต้องการสัญญาณนาฬิกา และแบบที่ 2 เป็น TABLE ของไอซีที่ต้องการสัญญาณนาฬิกา โดยจำนวนชุดของข้อมูลขึ้นอยู่กับจำนวน STATE ทั้งหมดของไอซีเบอร์นั้น

1) แบบที่ 1 มีส่วนประกอบ 2 ส่วน คือ

1.1) ส่วนป้อนค่าออกเพื่อตรวจสอบ

ส่วนนี้จะเก็บค่าที่ใช้ในการกำหนดค่าระดับโวลต์เดจทีขาของทรานซิสเตอร์แต่ละตัวในวงจร BUFFER เพื่อกำหนดระดับโวลต์เดจทีที่จะทำการทดสอบไปยังขาของไอซีที่ต้องการตรวจสอบ โดยจะเก็บข้อมูลเป็นไบนารี (" 0 " , " 1 " เมื่อส่งไปยังส่วน BUFFER จะเป็นค่า 0 โวลต์และ 5 โวลต์ ตามลำดับ) จำนวน 6 bytes

1.2) ส่วนตรวจสอบค่า

ส่วนนี้จะเก็บผลที่ถูกต้องจากการส่งค่าจากข้อ 1.1) ไปตรวจสอบไอซีแต่ละตัว โดยแบ่งเป็น 2 ส่วนคือ

- ส่วนค่า P I/P เป็นผลที่ถูกต้องจากการส่งค่าจากข้อ 1.1) ไปตรวจสอบไอซีแต่ละตัวที่ขา P I/P โดยจะเป็นค่าจริงที่ขาของไอซีทุกขาโดยการนับขาเป็นไปตามรูปที่ 4.11 แสดงการนับขาไอซีสำหรับไอซี 14 ขา , 16 ขา , 20 ขา และ 24 ขา ส่วนค่า P I/P นี้ มีขนาด 3 bytes

- ส่วนค่าจากวงจรเปรียบเทียบแรงดัน(P - 339) เป็นผลที่ถูกต้องจากการส่งค่าจากข้อ 1.1) ไปตรวจสอบไอซีแต่ละตัวที่ขา P - 339 เป็นส่วนที่ใช้ในการตรวจสอบผลจากค่าจริงที่ขาของไอซีทุกขาเปรียบเทียบกับระดับโวลต์เดจอ้างอิงเพื่อแยกประเภทของไอซีแบบ OPEN COLLECTOR ออกจากไอซีประเภทอื่น (เนื่องจากไอซีแบบ OPEN COLLECTOR มีระดับโวลต์เดจที่ขาเอาต์พุตไม่เท่ากับ ไอซีแบบอื่นๆ ทำให้เกินขีดความสามารถของ CPU ในการแยกแยะค่านอกเหนือจาก 0 และ 5 โวลต์) มีขนาด 3 bytes

2) แบบที่ 2 มีส่วนประกอบ 3 ส่วน คือ

2.1) ส่วนบ็อนค่าออกเพื่อตรวจสอบ ส่วนที่ 1

ส่วนนี้จะเก็บค่าที่ใช้ในการกำหนดค่าระดับโวลต์เดจที่ขาของทรานซิสเตอร์แต่ละตัวในวงจร BUFFER เพื่อกำหนดระดับโวลต์เดจที่จะทำการทดสอบไปยังขาของไอซีที่ต้องการตรวจสอบ โดยกำหนดให้ระดับโวลต์เดจที่ขา CLOCK มีค่าเป็น " 0 " มีขนาด 6 bytes

2.2) ส่วนตรวจสอบค่า

ส่วนนี้จะเป็นส่วนที่เก็บผลที่ถูกต้องที่ได้จากการตรวจสอบ หลังจากมีการบ็อนสัญญาณ CLOCK ให้กับไอซีที่ต้องการตรวจสอบแล้ว รูปแบบเหมือนแบบที่ 1

2.3) ส่วนบ็อนค่าออกเพื่อตรวจสอบ ส่วนที่ 2

ส่วนนี้จะเป็นส่วนบ็อนค่าออก เพื่อตรวจสอบ โดยกำหนดให้ระดับโวลต์เดจที่ขา CLOCK มีค่าเป็น " 1 " มีขนาด 6 bytes

การนับขาของไอซีเพื่อแปลงเป็นบิทข้อมูลนั้น ดูได้จากรูปที่ 4.12 แสดงการนับขาไอซีสำหรับไอซี 14 ขา , 16 ขา , 20 ขา และ 24 ขา โดยขาที่ไม่ได้ใช้จะบ็อนค่าข้อมูลในส่วนที่ 1 (ส่วนบ็อนค่าออกเพื่อตรวจสอบ) เป็น " 0 1 " เพื่อกำหนดให้ชุด BUFFER อยู่ในสถานะ HI - IMPEDANCE ซึ่งมีผลให้ค่าข้อมูลที่ขา P I/P และ ขา P - 339 (ส่วนตรวจสอบค่า) มีค่า เป็น " 1 " และ " 0 " ตามลำดับ

จากรูปที่ 4.12 แสดงตัวอย่าง TABLE ข้อมูลของไอซีเบอร์ 7400 โดยเปรียบเทียบกับรูปแบบของ TABLE จากรูปที่ 4.10