



เครื่องขยายสัญญาณแบบล็อกอิน

Lock-in amplifier



วัน เดือน ปี..... 24.กค.2541
เลขทะเบียน..... 039148
เลขเรียกหนังสือ..... T.40087 086๑

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาดำเนินการตามหลักสูตรปริญญาวิทยาศาสตรบัณฑิต
สาขาวิศวกรรมอิเล็กทรอนิกส์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

039148

เครื่องขยายสัญญาณแบบล็อกอิน

Lock-in amplifier



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิทยาศาสตรบัณฑิต

สาขาวิศวกรรมอิเล็กทรอนิกส์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายงานเรื่อง เครื่องขยายสัญญาณแบบ ล็อก-อิน
Lock-in Amplifier
จัดทำโดย นาย วุฒิกิจ จิตรวุฒิชัย 38013206
นาย สกกล ผดุงม่วงทอง 38013209
อาจารย์ที่ปรึกษา ดร. สุริภณ สมควรพาณิชย์



รายงานฉบับนี้ได้รับการตรวจสอบโดยอาจารย์ที่ปรึกษาแล้ว


..... อาจารย์ที่ปรึกษา
(ดร. สุริภณ สมควรพาณิชย์)

วันที่ 30/3/41

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องขยายสัญญาณแบบล็อกอิน

นาย วุฒิกร จิตรวุฒิชัย

นาย สกกล ผดุงม่วงทอง

ดร.สุริภณีส สมควรพาณิชย์ (อาจารย์ที่ปรึกษา)

บทคัดย่อ

เครื่อง Lock-in amplifier นี้เป็นโวลต์มิเตอร์ที่ใช้สำหรับวัดสัญญาณที่มีขนาดต่ำ ๆ และ ความถี่ต่ำ ซึ่งมีสัญญาณรบกวนมาก เครื่องนี้สามารถวัดสัญญาณในช่วงแรงดัน 1-200 μV ที่ความถี่สูงสุดไม่เกิน 3KHz ถ้าช่วงแรงดันเกินกว่านี้ ก่อนวัดจะต้องต่อตัวต้านทานเพื่อที่จะ divider ลดขนาดแรงดันก่อน ส่วนการวัดสัญญาณที่เป็น DC จะต้องทำให้สัญญาณนั้นมีค่าที่แน่นอนก่อนวัดโดยใช้ Electronic chopper หรือ Mechanical chopper (ถ้าวัดแสงจะใช้ Optical chopper) ผลการวัดของ Lock-in amplifier มีความผิดพลาดประมาณ 2 %

ผู้เขียน

Lock-in amplifier

Mr. Vutikron Jitvutichot


Mr. Sakol Phadungmoungthong

Dr. Suripon Sornkoulpanit (Advisor)

Abstract

The Lock-in amplifier is a voltmeter uses for low level signal and low frequency which have a great deal of noise it can measure signal from 1 to 200 microvolt by maximum frequency of 3 KHz . If voltage is more than 3 KHz, it has use resistor for deviding the signal meassurement of DC has to be accuracy periodic before measured by electronic chopper of optical chopper. The result of Lock-in amplifier ~~can be 2% of error~~

is in a range of less than 2 percents,
an error



สารบัญ

หน้า

บทคัดย่อ	I
Abstract	II
สารบัญ	III
บทที่ 1 ปัญหาที่เกิดจากสัญญาณรบกวน	
1.1 บทนำ	1
1.2 สัญญาณรบกวนจากสนามแม่เหล็กไฟฟ้า	3
1.3 ค่าจำกัดความ	3
1.4 แหล่งกำเนิดสัญญาณรบกวนภายใน	5
บทที่ 2 แนวความคิดพื้นฐานของ Lock-in amplifier	
2.1 การวิเคราะห์ปัญหาเกี่ยวกับการนำสัญญาณขึ้นมา	11
2.2 การ Demodulation	15
2.3 การทำงานของ Synchronous detector	17
2.4 พื้นฐานของ Lock-in amplifier	22
2.5 เฟสเซนซitivิตีเทคนิคเตอร์	26
2.6 Harmonic Transmission Windows	30
บทที่ 3 การทำงานของวงจร	
3.1 แสดงส่วนประกอบต่างๆ ของ Lock-in amplifier	33
3.2 การทำงานของ Notch-filter	33
3.3 การทำงานของ Auto band pass tracking	34
3.4 การทำงานของวงจรคูณสัญญาณ	34
3.5 การทำงานของวงจรคูณความถี่ 100 เท่า	35
3.6 การทำงานของ Phase controller	35
3.7 การทำงานของ DC Digital Voltmeter	37
3.8 การทำงานของวงจรมับความถี่	38
3.9 การทำงานของ Lock-in amplifier	40

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อการศึกษานี้เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ 4.1 ทดสอบการทำงานของ Notch-filter จะต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ 42

4.2 ทดสอบการทำงานของ Auto band pass tracking	44
4.3 ทดสอบวงจรคุณภาพดี	45
4.4 ทดสอบวงจรคุณภาพดี	46
4.5 ทดสอบการทำงานของ Lock-in amplifier ในการวัดปริมาณไฟฟ้า	47
4.6 ทดสอบการทำงานของ Lock-in amplifier ในการวัดปริมาณแสง	51
บทที่ 5 สรุปและวิจารณ์	53
ภาคผนวก ก.	55
ภาคผนวก ข.	60
บรรณานุกรม	65




บทที่ 1

ปัญหาซึ่งเกิดจากสัญญาณรบกวน

1.1 บทนำ


ปัจจุบันได้มีการนำวงจรไฟฟ้าและอิเล็กทรอนิกส์ไปใช้งานอย่างแพร่หลาย ทำให้วงจรต่างๆ ต้องทำงานในระยะเวลาที่ใกล้เคียงมากขึ้นผลก็คือวงจรเหล่านั้นอาจสร้างสัญญาณรบกวนซึ่งกันและกัน โดยเฉพาะอย่างยิ่งการรบกวนทางด้านสนามแม่เหล็กไฟฟ้า นอกจากนี้การนำวงจรจำนวนมากมารวมกัน ภายใต้อุปกรณ์ที่เล็กลงอย่างเช่น ไอซี ก็มีผลเพิ่มปัญหาเรื่องสัญญาณรบกวนดังนั้นเพื่อให้สัญญาณสามารถทำงานได้ดีในสภาพแวดล้อมจริงผู้ออกแบบวงจรต้องคำนึงถึงปัญหาเรื่องสัญญาณรบกวนด้วย โดยวงจรมันจะต้องไม่สร้างสัญญาณรบกวนแก่วงจรอื่น อีกทั้งจะต้องไม่ถูกรบกวนจากวงจรอื่นเช่นกัน รูปที่ 1.1 แสดง block-diagram ของวงจรภายในเครื่องรับวิทยุซึ่งมีปัญหาเรื่องสัญญาณรบกวนเช่นเกิดจากการเดินสายไฟ ภาระการต่อกราวด์โดยมีอิมพีแดนซ์ที่กราวด์ร่วมกันเป็นต้น ซึ่งล้วนแล้วแต่มีผลต่อการสร้างสัญญาณรบกวนทั้งสิ้น รูปที่ 1.1 แสดงให้เห็นถึงปัญหา "ภายใน" ของเครื่องรับ ในขณะที่รูปที่ 1.2 แสดงสัญญาณรบกวนจาก "ภายนอก" เมื่อเรานำเครื่องรับวิทยุไปใช้งานจริงๆ ซึ่งผู้ออกแบบจำเป็นต้องป้องกันสัญญาณรบกวนทั้งภายในและภายนอกเพื่อให้อุปกรณ์ที่ออกแบบทำงานได้อย่างมีประสิทธิภาพ

รูปที่ 1.3 แสดงปัญหานอกจากที่ได้กล่าวมาแล้ว คือ นอกจากจะถูกรบกวนจากสัญญาณอื่นๆ แล้วอุปกรณ์ที่เราออกแบบขึ้นอาจสร้างสัญญาณรบกวนอุปกรณ์ชิ้นอื่นๆ ได้ ดังนั้นนอกจากการป้องกันไม่ให้ถูกรบกวนจากวงจรอื่นแล้ว อุปกรณ์ที่ถูกออกแบบจะต้องไม่สร้างสัญญาณรบกวนอุปกรณ์อื่นอีกด้วย




รูปที่ 1.1 แสดง block-diagram ของวงจรภายในเครื่องรับวิทยุซึ่งมีปัญหาจากสัญญาณรบกวน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.2 แสดงสัญญาณรบกวน "ภายนอก"




รูปที่ 1.3 แสดงโศกณณ์ต่างๆ ที่เกิดขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการเรียนเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.2 สัญญาณรบกวนจากสนามแม่เหล็กไฟฟ้า

การยอมรับสนามแม่เหล็กไฟฟ้า (Electromagnetic Compatibility, EMC) จะแสดงขีดความสามารถของอุปกรณ์แต่ละชิ้น ในการทำงานอย่างปกติภายใต้สนามแม่เหล็กไฟฟ้าปัญหาเกี่ยวกับ EMC นี้ควรมานำมาเริ่มพิจารณาตั้งแต่เริ่มออกแบบ มิฉะนั้นค่าใช้จ่ายที่ตามมาสูงขึ้นและวิธีแก้ไขที่ยากขึ้น รูปที่ 1.4 เป็นกราฟแสดงเทคนิคในการแก้ปัญหา และค่าใช้จ่ายในการแก้ปัญหาต่างๆ เปรียบเทียบระหว่างขั้นตอนในช่วงต่างๆ ตั้งแต่เริ่มออกแบบ ทดสอบ จนถึงการผลิตซึ่งจะเห็นได้ว่า ถ้าหากอุปกรณ์ถูกออกแบบพร้อมกับการใช้เทคนิคในการลดสัญญาณรบกวนตั้งแต่แรกแล้ววิธีที่ใช้จะเป็นแบบง่ายๆ อีกทั้งยังเสีค่าใช้จ่ายน้อยอีกด้วย ในทางตรงกันข้ามอุปกรณ์ที่ไม่มีการป้องกันเรื่อง สัญญาณรบกวนตั้งแต่แรกเรื่องสัญญาณรบกวนตั้งแต่แรกจะต้องประสบกับปัญหาค่อนข้างแน่นอนนอกจากจะต้องออกแบบวงจรใหม่เพื่อลดสัญญาณรบกวนแล้ววงจรส่วนที่สร้างเพิ่มขึ้นเพื่อใช้ลดสัญญาณรบกวนนี้จะเป็นผลให้ขนาด ราคา และการสูญเสียพลังงานในขณะที่ใช้งาน



รูปที่ 1.4 เป็นกราฟแสดงเทคนิคในการแก้ปัญหา

1.3 คำจำกัดความ

สัญญาณรบกวน (NOISE) คือ สัญญาณไฟฟ้าในวงจรที่เกิดขึ้นนอกเหนือไปจากสัญญาณที่ได้ออกแบบเอาไว้แต่จะต้องเข้าใจว่า สัญญาณแอมพัทพุทที่มีความสัมพันธ์แบบไม่เป็นเชิงเส้นกับอินพุทนั้นไม่ใช่สัญญาณรบกวนแต่เป็นปัญหาที่เกิดจากการออกแบบวงจรเว้นแต่ว่าวงจรดังกล่าวนี้ไปรบกวนวงจรอื่น เช่นนั้นเราจะเรียกสัญญาณนี้ว่าเป็นสัญญาณรบกวน

เราสามารถแบ่งแหล่งสัญญาณรบกวนออกเป็น 3 ชนิด ดังนี้ คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. แหล่งกำเนิดสัญญาณรบกวนภายในเนื้อสาร (Intrinsic Noise Source) เช่น Thermal และ Shot Noise เป็นต้น
2. แหล่งกำเนิดสัญญาณที่สร้างจากมนุษย์ (Man-Made Noise Source) เช่น Motor หรือ Switch เป็นต้น
3. แหล่งกำเนิดสัญญาณรบกวนจากสัญญาณธรรมชาติ (Natural Noise Source) - ฟ้าผ่า ฟ้าร้อง เป็นต้น

การรบกวน (Interference) คือ ผลของสัญญาณรบกวนที่ทำให้วงจรทำงานไม่ดีเท่าที่ควร โดยมาแล้วเราไม่สามารถกำจัดสัญญาณรบกวนออกไปให้หมดสิ้นแต่สามารถลดสัญญาณรบกวนทิ้ง ไม่ก่อให้เกิดสัญญาณรบกวนได้

ความไวต่อสัญญาณรบกวน (Susceptibility) แสดงให้เห็นความสามารถของอุปกรณ์หรือวงจรในการตอบสนองของสัญญาณรบกวนโดยที่วงจรนี้ยังสามารถทำงานต่อไปได้อย่างที่หน้าพอใจ

วิธีการลดสัญญาณรบกวน

1. การชิลด์ตัวนำ
2. การบาลานซ์ (Balancing)
3. การฟิลเตอร์ (Filter)
4. การต่ออุปกรณ์ลงกราวด์
5. การแยกวงจร (Isolation)
6. Separation and Orientation
7. การควบคุมระดับของอิมพีแดนซ์ของวงจร
8. การออกแบบสายเคเบิล
9. เทคนิคการตัดทอน (Cancellation)
10. การลดสัญญาณรบกวนโดยใช้เทคนิคของ Lock-In Amplifier

จากวิธีการลดสัญญาณรบกวนทั้งหมดที่กล่าวมา เราได้เลือกวิธีการลดสัญญาณรบกวนในหัวข้อที่ 10 มาใช้งาน คือการลดสัญญาณรบกวนโดยใช้เทคนิคของ Lock-In Amplifier

1.4 แหล่งกำเนิดสัญญาณรบกวนภายใน

แม้ว่าสัญญาณรบกวนจากภายนอกสามารถป้องกัน หรือกำจัดได้แต่ ก็ยังมีสัญญาณรบกวนที่เกิดขึ้นได้จากตัวอุปกรณ์เราเรียกว่าสัญญาณรบกวนภายใน (Internal Noise) เราสามารถคำนวณหาค่า rms ของสัญญาณเหล่านี้ได้แต่ว่าขนาดหรือแอมพลิจูดของสัญญาณเหล่านี้สามารถหาได้ในรูปของความน่าจะเป็นเท่านั้น ในบับนี้จะกล่าวถึงสัญญาณรบกวนภายใน 4 ชนิด ด้วยกัน คือ

1.4.1 เทอร์มัลนอยส์ (Termal Noise)

เทอร์มัลนอยส์เป็นสัญญาณรบกวน ที่เกิดจากผลของอุณหภูมิทำให้อิเล็กตรอนแปรปรวน ซึ่งเป็นอิเล็กตรอนในความต้านทาน อาจกล่าวว่เทอร์มัลนอยส์เป็นสัญญาณรบกวนที่เกิดจากความต้านทานหรือ Johnson noise สัญญาณรบกวนนี้เกิดขึ้นในตัวนำและมีขนาดที่มีความสัมพันธ์กับอุณหภูมิมีค่า rms อันเนื่องมาจากความต้านทานคือ

$$V_t = \sqrt{4kTBR} \tag{1.1}$$


โดยที่ k = ค่าคงที่ Boltsmann (1.38*10E-23 J/K)

T = อุณหภูมิ (K)

B = Noise Bandwidth (Hz)

R = ความต้านทาน

เทอร์มัลนอยส์เกิดขึ้นได้ในอนุภาคใดก็ตาม ในวงจรที่มีค่าความต้านทานในรูป 2-1 เป็นกราฟของเทอร์มัลนอยส์ที่อุณหภูมิ 17 °C ปกติแล้วการเปลี่ยนแปลงของอุณหภูมิมีผลน้อยมากต่อเทอร์มัลนอยส์เช่นที่ 117 °C จะมีเทอร์มัลนอยส์มากกว่าที่ 17 °C เพียง 16 % เท่านั้น



รูปที่ 1.5 แสดงกราฟคุณสมบัติ สัญญาณรบกวนเนื่องจากความร้อนที่อุณหภูมิต่าง ๆ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น เมื่ออนุญาตให้นำไปใช้โดยไม่ระบุชื่อเป็นการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สมการ 1.1 แสดงให้เห็นว่าเทอร์มัลน้อยสเป็นสัดส่วนโดยตรงกับรากที่สองของ Bandwidth และ รากที่สองของค่าความต้านทาน ดังนั้นการลดสัญญาณรบกวนชนิดนี้ทำได้โดยการลดแบนวิทท์และค่าความต้านทานของระบบ ถ้าเทอร์มัลน้อยสยังคงก่อให้เกิดปัญหาให้แก่ระบบอีกก็แก้ไขได้โดยใช้งานระบบใน ที่ๆ มีอุณหภูมิต่ำมากๆ (ใกล้ๆ -273°C) หรืออาจใช้พาราเมตริกแอมป์ (Paramatic Amp) ก็ได้เพราะอัตราการขยายของพาราเมตริกแอมป์ขึ้นอยู่กับคาร์แอกแตนซ์ ซึ่งสามารถเปลี่ยนแปลงค่าได้อย่างรวดเร็วจึงไม่มี เทอร์มัลน้อยสเกิดขึ้น

1.4.2 คุณสมบัติของเทอร์มัลน้อยส

การกระจายทางด้านความถี่ของเทอร์มัลน้อยส จะมีค่าสม่ำเสมอสำหรับที่แบนวิทท์ค่าหนึ่ง ไม่ว่าในย่าน ความถี่ใดก็ตาม avariable noise power จะมีค่าคงที่และไม่ขึ้นกับค่าของความต้านทาน ตัวอย่างเช่น พลัง งานของเทอร์มัลน้อยสที่แบนวิทท์ 100 Hz ที่ความถี่ 100-200Hz จะมีค่าเท่ากับพลังงานของเทอร์มัลที่มีแบน วิดท์ 100 Hz แต่ที่ความถี่ระหว่าง 1,000,000Hz กับ 1,000,100Hz สัญญาณรบกวนที่มีคุณสมบัติขึ้นกับแบนวิท วิทแต่ไม่ขึ้นกับความถี่นี้เรียกว่า White Noise ถึงแม้ว่าค่า rms ของเทอร์มัลน้อยสจะคำนวณหาได้แต่ค่าขนาด ของสัญญาณขณะใดขณะหนึ่งสามารถหาได้เพียงแต่ความน่าจะเป็นที่จะเกิดขึ้นเท่านั้น ซึ่งมีการกระจาย แบบ Gaussian Distribution ดังรูป 1.6 แสดงถึงค่าความหนาแน่นของโอกาสที่จะเป็นไปได้ของเทอร์มัล น้อยสค่าความหนาแน่นของโอกาสที่จะเป็นไปได้มีค่ามากที่สุดที่ 0 โวลต์แสดงว่าขนาดของเทอร์มัลน้อยส มีค่าใกล้ 0 มีโอกาสเกิดมาก



รูปที่ 1.6 แสดงการกระจายแบบ Gaussian Distribution


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ครีสต์แฟกเตอร์ (Crest Factor) คืออัตราส่วนของค่าจุดยอดต่อค่า rms จากกราฟในรูป 1.6 ความหนาแน่นของโอกาสที่จะเป็นไปได้มีค่าใกล้ 0 เมื่อขนาดแรงดันเพิ่มขึ้นทั้งทางบวกทางลบ เนื่องจากค่าของความหนาแน่นของโอกาสที่จะเป็นไปได้ไม่เป็น 0 ดังนั้นขนาดของสัญญาณขณะใดขณะหนึ่งจึงมีค่าไม่จำกัด จากเหตุผลนี้ค่าของครีสต์แฟกเตอร์จึงมีค่าได้ถึงอนันต์ซึ่งเป็นผลลัพธ์ที่ไม่มีประโยชน์อันใด ผลลัพธ์ที่เป็นประโยชน์คือเราสามารถคำนวณค่า ครีสต์แฟกเตอร์ของค่าจุดยอดที่เกิดขึ้นน้อยที่สุดในช่วงเปอร์เซ็นต์ของเวลา (เปอร์เซ็นต์ของเวลาหมายถึง ช่วงเวลาที่เกิดค่ายอดสุดคิดเป็นกี่เปอร์เซ็นต์ของเวลาทั้งหมด) โดยปกติแล้วแรงดันจุดยอดที่เกิดขึ้นอย่างน้อย 0.01% ในช่วงเวลาที่เรากำลังพิจารณาซึ่งจะมีค่า ครีสต์แฟกเตอร์ประมาณ 4


1.4.3 ค่าเน็ยส์แบนวิดท์

ค่าเน็ยส์แบนวิดท์ B คือ ค่าแบนวิดท์ของอัตราขยายแรงดันของระบบ หรือวงจรยกกำลังสอง ซึ่งเน็ยส์แบนวิดท์นี้ถูกนิยามไว้สำหรับระบบที่มีอัตราขยายคงที่ตลอดช่วงที่ให้สัญญาณผ่าน (Band pass) และมีอัตราขยายเป็น 0 ในช่วงอื่นดังเช่นในรูปที่ 1.7 แสดงถึงการตอบสนองความถี่ในอุดมคติของวงจรฟิลเตอร์ชนิดความถี่ต่ำผ่าน และวงจรฟิลเตอร์ชนิดความถี่สูงผ่าน ในความจริงไม่สามารถทำให้เกิดลักษณะทางอุดมคติได้แต่มีการตอบสนองคล้ายกับในรูปที่ 1.8 ปัญหาก็คือการหาเน็ยส์แบนวิดท์เสมือน โดยใช้สมการที่ให้ผลเหมือนกับแบนวิดท์ที่เกิดกับวงจรจริงๆ ในกรณีของ White noise ถ้าพบว่าพื้นที่ใต้กราฟของวงจรในอุดมคติกับวงจรจริงมีค่าเท่ากับพื้นที่ใต้กราฟของวงจรจริงที่อยู่นอกเหนือกราฟของวงจรในอุดมคติแล้วจริงๆ นั่นจะเป็นเน็ยส์แบนวิดท์เสมือนของวงจรดังแสดงไว้ในรูปที่ 1.9




รูปที่ 1.7 แสดงการตอบสนองความถี่ในอุดมคติของวงจรกรองชนิดความถี่ต่ำผ่าน และวงจรกรองชนิดความถี่สูงผ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.8 แสดงการตอบสนองความถี่ที่ใช้งานจริงของวงจรกรองความถี่ต่ำผ่านและวงจรกรองชนิดความถี่ผ่านเป็นช่วง




รูปที่ 1.9 รูปแสดงนอยส์แบนวิดท์เสมือน สำหรับเน็คเวิร์คใดๆ ที่มีฟังก์ชัน A (f) มีอัตราขยายคงที่ A₀ จะได้

$$B = \frac{1}{|A_0|^2} \int_0^\alpha |A(f)|^2 df$$

ในรูปที่ 1.10 แสดงถึงการตอบสนองความถี่ของวงจรฟิลเตอร์ผ่านเป็นช่วง โดยทั่วไป จะให้ A₀ คืออัตราขยายมีค่าสูงสุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.10 รูปแสดงการตอบสนองความถี่ของวงจรฟิลเตอร์ผ่านเป็นช่วง

1.4.4 ขี้อทน้อยซ์ (Shot Noise)

ขี้อทน้อยซ์เกิดจากการไหลของกระแสผ่านก้ำแพงศักย์ (Potential Barrier) เนื่องจากการเปลี่ยนแปลงของกระแสรอบๆ ค่ากระแสเฉลี่ยซึ่งเป็นผลมาจากการปล่อยอิเล็กตรอนหรือโฮลที่เป็นไปอย่างไม่แน่นอน หรือแบบสุ่มสัญญาณรบกวนชนิดนี้เกิดขึ้นได้ทั้งในหลอดสูญญากาศ และอุปกรณ์เซมิคอนดักเตอร์ในหลอดสูญญากาศขี้อทน้อยซ์เกิดจากการปล่อยอิเล็กตรอนอย่างสุ่มที่คาโรท ส่วนในอุปกรณ์ขี้อทน้อยซ์เกิดจากการแพร่อย่างสุ่มของประจุพาหะผ่านเบสของทรานซิสเตอร์รวมทั้งการเกิด (Generation) และการรวมตัว(Recombination) ของโฮลและอิเล็กตรอนด้วย

1.4.5 คอนแทคน้อยซ์ (Contact Noise)

คอนแทคน้อยซ์ คือ สัญญาณรบกวนที่เกิดขึ้นที่หน้าสัมผัสเกิดจากการเปลี่ยนแปลงค่าความนำอันเนื่องมาจากความไม่สมดุลย์ของหน้าสัมผัสระหว่างวัสดุ 2 ชนิด จะเกิดขึ้นทุกที่ๆ มีตัวนำมาต่อถึงกันเช่น ในหน้าสัมผัสของสวิทช์ และรีเลย์ เป็นต้น อีกทั้งยังสามารถยังเกิดขึ้นในทรานซิสเตอร์ ไดโอด ความต้านทานชนิดผสมหรือในไมโครโฟนชนิดคาร์บอนคอนแทคน้อยซ์มีชื่อเรียกหลายชื่อต่างๆ กัน เช่น ถ้าเกิดในความต้านทานเรียกว่า เอ็กซ์ซีสชั่นน้อยซ์ ถ้าเกิดในหลอดสูญญากาศเรียกฟลิคเกอร์น้อยซ์ (Flicker Noise) จึงเรียกว่าสัญญาณรบกวน 1/f หรือสัญญาณรบกวนความถี่ต่ำ คอนแทคน้อยซ์แปรผันโดยตรงกับค่ากระแสตรงมีความหนาแน่นของกำลังงานแปรผกผันกับความถี่ และขนาดของสัญญาณกระจายแบบ Gaussian เหมือนกับขี้อทน้อยซ์ และ เทอร์มัลน้อยซ์กระแสของสัญญาณรบกวนของคอนแทคน้อยซ์ If

$$\frac{I_f}{\sqrt{B}} \approx \frac{KI_{dc}}{\sqrt{f}} \tag{1.3}$$

หาได้โดย

โดยที่ I_{dc} = ค่าเฉลี่ยกระแสตรง

f = ความถี่


K = ค่าคงที่ซึ่งขึ้นอยู่กับชนิดและคุณสมบัติของวัสดุที่นำมาทำ

B = แบนวิดท์

จะสังเกตเห็นว่าค่าของสัญญาณรบกวนจะมีค่ามากที่ความถี่ต่ำมีพหุนิยมที่คาดการณ์หรือทำนายถึงค่าแอมพลิจูดของคอนแทคน้อยส์ว่าเป็นค่าคงที่ค่าหนึ่ง อย่างไรก็ตามการทดลองวัดค่าของคอนแทคน้อยส์ที่สัญญาณความถี่ต่ำมากๆ (2-3 รอบต่อวัน) ก็ยังแสดงคุณสมบัติที่แปรผกผันกับความถี่ f จากคุณสมบัติที่แปรผกผันกับความถี่นี้คอนแทคน้อยส์ จึงเป็นสัญญาณรบกวนที่มีความสำคัญมากที่สุดอันหนึ่งในวงจรที่ใช้งานที่ความถี่ต่ำ

1.4.6 ป๊อปคอร์นน้อยส์ (Popcorn noise)

ป๊อปคอร์นน้อยส์หรือเบิร์สต์น้อยส์ (Burst noise) ถูกค้นพบครั้งแรกในไดโอดและครั้งหลังสุดพบว่าเกิดใน ไอซีด้วยถ้าสัญญาณนี้ถูกขยายออกทางลำโพงเสียงของมันจะฟังคล้ายกับเสียงข้าวโพดขี้กำลังแตกตัวจึงมีชื่อเรียกว่า ป๊อปคอร์นน้อยส์ ป๊อปคอร์นน้อยส์แตกต่างจากสัญญาณรบกวนชนิดอื่นคือ เป็นสัญญาณรบกวนที่เกิดจากความบกพร่องในการผลิตอุปกรณ์ซึ่งสามารถกำจัดได้โดยการแก้ไขขบวนการผลิตสัญญาณรบกวนนี้เกิดขึ้นเพราะความบกพร่องที่รอยต่อของอุปกรณ์เซมิคอนดักเตอร์ โดยทั่วไปจะเป็นความไม่บริสุทธิ์ของ โลหะป๊อปคอร์นน้อยส์เกิดขึ้นจากการระเบิดทำให้มีการเปลี่ยนแปลงระดับอย่างไม่ต่อเนื่องดังในรูปที่ 1.11



รูปที่ 1.11 รูปแสดงสัญญาณของป๊อปคอร์นน้อยส์

ความกว้างของสัญญาณระเบิดนี้เปลี่ยนแปลงได้ตั้งแต่ไมโครวินาทีถึงหลายวินาทีช่วงจังหวะการเกิดจะไม่เป็นคาบที่แน่นอน อาจเกิดได้หลายร้อยครั้ง ในหนึ่งวินาทีหรือหนึ่งครั้งในหลายๆ นาทีก็ได้ ขนาดของสัญญาณของอุปกรณ์แต่ละชิ้นจะมีค่าคงที่เนื่องจากเป็นสัญญาณที่เกิดจากความบกพร่องของอุปกรณ์นั้นๆและมีแอมพลิจูดมากกว่าเทอร์มัลน้อยส์ 2-100 เท่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2


แนวความคิดพื้นฐานของ Lock-in amplifier

เครื่อง Lock-in Amplifier มีลักษณะเป็น Wide dynamic range ซึ่งสามารถใช้วัดสัญญาณที่มีสัญญาณรบกวนปนมามาก มันเหมาะสมที่จะใช้ตรวจระดับแรงดันของสัญญาณและสัญญาณรบกวนซึ่งอาจปรากฏที่ Output ของระบบที่ทำการทดลอง Lock-in Amplifier มักจะใช้เป็นเครื่องมือสำหรับวัดขนาดของสัญญาณที่มีการเปลี่ยนแปลงน้อยๆ ขนาดน้อยและคาบของสัญญาณที่มีการเปลี่ยนแปลงน้อยมาก การ Mod สัญญาณที่มีการเปลี่ยนแปลงช้าๆ อาจจะทำให้แม้ว่าสัญญาณจะมีช่วงเวลารับเป็นวินาทีจนถึงชั่วโมง และยังสามารถใช้ร่วมกับสัญญาณที่มีคุณลักษณะคงที่ตลอดเวลา

2.1 การวิเคราะห์ปัญหาเกี่ยวกับการนำสัญญาณคืนมา

เราจะสมมุติว่าสัญญาณที่เราได้จะอยู่ในรูปของแรงดันที่มีการเปลี่ยนแปลง (มีค่าไม่แน่นอน) ซึ่งได้จากตัว transducer โดยตรงหรือจากตัว transducer และ preamplifier รวมอยู่ด้วยกัน และเราจะพิจารณาคุณลักษณะทั่วไปของสัญญาณและสัญญาณรบกวนซึ่งอาจจะพบได้ในเครื่องมือวัดทั่วไป


เรานิยามคำว่า “สัญญาณรบกวน” คือ สัญญาณอะไรก็ได้แล้วแต่ที่เราไม่ต้องการ ส่วนผลของการรบกวนอื่นๆ จะมากหรือน้อยอาจมีผลมาจากการทดลองอื่นๆ ที่อยู่ใกล้เคียงและจากการติดตั้ง ตัวอย่างการรบกวนอื่นๆ ได้แก่ ความถี่จากสายเมน “hum” เกิดจากการส่งสัญญาณ TV และวิทยุ การรบกวน (Interference) ทั่วไปไม่มีสถานะแตกต่างจากการเกิดสัญญาณรบกวน คือ มันมักจะเกิดจากขบวนการทดลอง, เกิดจากการใช้อุปกรณ์ที่ทำการขยายและเกิดจากตัว transducer ที่ใช้ในการให้สัญญาณออกมา ผลของ Interference สามารถจะทำให้ลดลงได้โดยการออกแบบการทดลองอย่างระมัดระวังซึ่งมันจะมีประโยชน์ที่จะแยกแยะระหว่างสัญญาณรบกวนซึ่งเป็นพื้นฐานของระบบแลสัญญาณรบกวนจากภายนอก



รูปที่ 2.1 รูปทั่วไปของสัญญาณที่มีระดับของสัญญาณรบกวนปนอยู่วัดโดยสโคป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การวัดสัญญาณในห้องทดลองมักจะทำโดยการใช้ Oscilloscope ในตัวอย่างของการวัดสัญญาณที่มีสัญญาณรบกวนปนมาด้วยเมื่อดูผลการวัดจากจอภาพจะพบว่าสัญญาณที่เป็นจะดูไม่รู้เรื่อง จากรูป 2.1 ซึ่งแสดงผลของสัญญาณรบกวนและสัญญาณแทรกสอดจากภายนอกเมื่อสัญญาณมีระดับต่ำ (มีค่าน้อยๆ) ในส่วนของสัญญาณที่ติดมาจะเป็นอุปสรรคในการวัดค่าสัญญาณยังมีวิธีอื่นๆ อีกที่จะแสดงค่าประมาณของสัญญาณ ซึ่งทางเลือกหนึ่งก็คือ การแสดงลักษณะของสัญญาณโดยการใช้ Spectrum analyzer เครื่อง Spectrum-analyzer จะให้ค่าที่แน่นอนมากและแสดงรูปความสัมพันธ์ระหว่างสัญญาณและสัญญาณรบกวนในระบบ เราพบว่าการเปลี่ยนการแสดงผลจาก time domain ไปเป็น frequency domain (เปลี่ยนจากแกนเวลาเป็นแกนความถี่) เราสามารถที่จะแยกชนิดของสัญญาณและสัญญาณรบกวนได้ซึ่งในรูปของ time domain ที่ทับซ้อนกัน




รูปที่ 2.2 แสดง Spectrum analyzer ของสัญญาณในรูปที่ 2.1

รูปที่ 2.2 เป็นตัวอย่างที่แสดงโดย Spectrum analyzer และใช้สัญญาณอินพุทเช่นเดียวกับสัญญาณที่แสดงบนออสซิโลสโคป สัญญาณนี้มีความชัดเจนมากและถูกแยกจากความถี่ของแหล่งจ่าย Interference เช่นสัญญาณความถี่สูงที่มาจากเครื่องทดลองที่อยู่ใกล้เคียง รูปจาก spectrum analyser ยังชี้เตือนเราว่าแหล่งกำเนิดของ Interference ที่มีมากมายนี้สามารถจะพิจารณาในส่วนของเส้น (line) Spectrum ซึ่งแสดงถึงการรวมกันของกำลังงานที่ความถี่ต่างๆ ขณะที่องค์ประกอบพื้นฐานของสัญญาณรบกวนและสัญญาณแทรกสอดอื่นๆ เพิ่มขึ้นอย่างต่อเนื่องจนมีค่าเกินค่าความถี่คutoff ของสัญญาณเอาต์พุท ซึ่งจะพบในการปฏิบัติจริง ค่า spectrum ที่มีแบนด์วิดท์กว้างเหล่านี้เป็นผลรวมจาก สัญญาณรบกวนแบบ thermal และ สัญญาณรบกวนแบบ shot และสัญญาณรบกวนที่พบในความถี่ต่างๆ ของแถบความถี่หรือก็คือ Ficker noise ซึ่งสัญญาณรบกวน Ficker นี้จะมีกำลังสูงมากที่ความถี่ต่ำๆ ซึ่งค่าของสัญญาณรบกวนเหล่านี้จะทำให้สัญญาณสั้นซึ่งเกิดจากการกระจายจากส่วนของ spectrum ของสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รบกวนต่างๆ ขั้นตอนแรกสำหรับการนำสัญญาณกลับคืนมา มันเป็นการกำจัดสัญญาณรบกวนที่เราไม่ต้องการโดยการ filter



รูปที่ 2.3 (ก) สัญญาณจากรูปที่ 2.2 โดยผ่านวงจร bandpass filter ที่มีความถี่ศูนย์กลางเดียวกับสัญญาณ

(ข) แสดงความสัมพันธ์ในแกนความถี่

ดังนั้นการร่วมกัน Spectrum ระหว่างสัญญาณและสัญญาณรบกวน เช่นที่แสดงในรูปที่ 2.2 เราพบว่ามีขอบเขตมากพอจะแก้ไขโดยการ Filter เพื่อลดขนาดของสัญญาณรบกวนก่อนที่จะไปทำการ Detection ในการกำจัดองค์ประกอบที่เราไม่ต้องการเป็นหัวใจสำคัญในหารที่จะเพิ่มค่าสัญญาณต่อสัญญาณรบกวน ในตัวอย่างนี้จะใช้วงจรกรองความถี่บางช่วงผ่านกับองค์ประกอบของสัญญาณที่แสดงในรูป 2.2 ผลที่ได้จะแสดงในรูปที่ 2.3 สัญญาณที่เราต้องการขณะนี้จะมีสัญญาณรบกวนลดลง ดังนั้นเราจึงสามารถวัดระดับสัญญาณโดยใช้ AC โวลท์มิเตอร์ธรรมดา แนวความคิดของการลดสัญญาณรบกวนโดยการลด bandwidth เป็นวิธีที่สำคัญอีกวิธีหนึ่งในการจะเอาสัญญาณกลับคืนมาอย่างไรก็ตามถ้าเราปรับปรุงค่าสัญญาณต่อสัญญาณรบกวนก่อนที่จะ demod เราพบว่าจะได้ผลที่ดีกว่าการกำจัดสัญญาณรบกวนที่ได้




รูปที่ 2.4 (ก) Spectrum ของสัญญาณและสัญญาณรบกวน(ข) ผลการตอบสนองทางขนาดของสัญญาณเมื่อผ่านวงจรกรองความถี่บางช่วงแล้ว

รูปที่ 2.4 เป็นการลดขนาดของ Bandwidth โดยผ่านวงจรกรองความถี่บางช่วงผ่าน จะทำให้ระดับของสัญญาณรบกวนมีค่าลดลง เราจะแสดงการลดกำลังของสัญญาณรบกวนด้วยอัตราส่วนของ B_0/B_1 ซึ่ง B_1 คือ ค่า bandwidth ของสัญญาณรบกวนทางอินพุทของตัวกรองความถี่ ในขั้นตอนต่อมาการวัดขนาดของสัญญาณจะมีขนาดลดลง เมื่อที่เอาที่พู่ที่มีค่าสัญญาณเฉลี่ยและสัญญาณรบกวนที่ส่งมาเรื่อยๆ ระดับโดยการลดได้ในขั้นตอน-bandpass ตัวอย่างเช่นถ้าสัญญาณมีขนาดลดลง 10 % ภาควงจรกรองความถี่บางช่วงผ่านจะต้องลดลง 1/100 ของสัญญาณเพื่อจะได้ค่าสัญญาณต่อสัญญาณรบกวนเหมือนเดิม เพื่อให้ชัดเจนขบวนการนี้ไม่สามารถที่จะทำซ้ำได้อย่างแน่นอน ประการแรกถ้าสัญญาณถูกมอดูเลตมันจะมีค่า bandwidth ที่แน่นอนและเมื่อเป็นดังนั้นเราก็สามารถที่จะออกแบบวงจรกรองความถี่บางช่วงผ่านให้แคบที่สุด ประการที่ 2 มีข้อจำกัดที่จะออกแบบตัวกรองความถี่ที่จะเลือกเฟ้นอย่างดีซึ่งจะทำให้ระบบของเครื่องมือวัดมีค่าที่ถูกต้องและแน่นอน ซึ่งสิ่งเหล่านี้เราสามารถที่จะแยกแยะได้ระหว่างสัญญาณดั้งเดิมของเรากับรูปตัวอย่างที่แสดงในรูปที่ 2.5 จะเห็นว่ากำลังของสัญญาณรบกวนในขณะนี้รวมตัวกันหนาแน่นตรงบริเวณความถี่สัญญาณและถูกแทรกสอดด้วยสัญญาณแทรกสอดที่อยู่บริเวณใกล้เคียง ในกรณีนี้เป็นปัญหาในการนำสัญญาณกลับคืนมาโดยไม่สามารถแยกสัญญาณและสัญญาณรบกวนเพื่อบ่งใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรกรองความถี่เพราะสัดส่วนของสัญญาณรบกวนและสัญญาณแทรกสอดต้องผ่านวงจรกรองความถี่ไปด้วย




รูปที่ 2.5 ปัญหาในการนำสัญญาณกลับคืนมาโดยแสดงในรูปของแกนความถี่

ในการวิเคราะห์ผลของสัญญาณและสัญญาณรบกวนเราจะสนใจการกระจายขององค์ประกอบของสัญญาณรบกวนในความถี่ต่างๆ มากกว่ากำลังงานรวมของสัญญาณรบกวนซึ่งปนมากับสัญญาณหลัก เช่น ในการวัดค่าพีคทูพีคของสัญญาณที่ระเหิมซึ่งสโคปจะแสดงผลที่ไม่ชัดเจน (มัว) ซึ่งไม่เหมาะที่จะใช้วัดสัญญาณ วิธีที่จะลดสัญญาณรบกวนก็สามารถทำตามขั้นตอนต่างๆ แต่ถ้าการปฏิบัติขั้นต้นเหล่านั้นไม่ได้ผลเท่าที่ควรวิธีการทดลองในขั้นสุดท้ายอาจจะขึ้นอยู่กับคุณสมบัติในการ Demod ที่จะใช้ในการลดสัญญาณรบกวน

2.2 การ Demodulation

เทคนิคการ Demodulation จะขึ้นอยู่กับคุณลักษณะของสัญญาณซึ่งกำหนดโดยการกระตุ้นของแหล่งจ่าย เทคนิคการกู้สัญญาณเพื่อจะแยกสัญญาณออกจากสัญญาณรบกวนนั้นสิ่งสำคัญในการใช้ตัว Demodulator เพื่อจะนำสัญญาณกลับคืนมาจะต้องใช้สัญญาณอ้างอิงที่คงที่และจะต้อง Synchronize กับสัญญาณที่ต้องการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.6 a) ความสัมพันธ์ของ Synchronous detector ในระบบที่ทำการทดลอง

b) รูปแบบของการคูณสัญญาณสำหรับระบบ Synchronous detector

นั่นคือสัญญาณอ้างอิงจะอาศัยสัญญาณ synchronous detection ในระบบ Lock-in amplifier นั้นจะใช้ตัว demodulator เป็นตัว Lock สัญญาณที่ต้องการซึ่งเป็นข้อดีของการ Synchronous ในรูปที่ 2.6 (a) แสดงให้เห็นถึงสัญญาณอ้างอิง (reference) จะได้จากตัวกระตุ้นที่มีระดับแรงดันคงที่ ผลของตัว Synchronous detector จะเปลี่ยนแปลงตามขนาดและเฟสของสัญญาณที่ Synchronous โดยที่ขนาดและเฟสจะสัมพันธ์กันอย่างมากระหว่าง สัญญาณและสัญญาณอ้างอิง ซึ่งแสดงความสัมพันธ์โดยการทดสอบด้วยวงจรดังรูป 2.6 (b) สิ่งแรกจะทำการคูณสัญญาณอินพุตทั้งสองจะได้


$$V_p(t) = r(t) \{ s(t) + n(t) \}$$

ซึ่ง $n(t)$ คือส่วนของสัญญาณรบกวน (noise)

ส่วน $s(t)$ และ $r(t)$ จะมีความสัมพันธ์กันซึ่งจะทำให้เพื่อผลตอบสนองซึ่งขึ้นอยู่กับขนาดของสัญญาณและเฟสที่สัมพันธ์กันกับสัญญาณอ้างอิง ตัวอย่างที่สำคัญเวลาปฏิบัติถ้า $s(t)$ เป็นสัญญาณชาวนซ์ที่มีคุณลักษณะที่สำหรับการวัด จะได้ค่า $r(t) \cdot s(t)$ มีแรงดันเพิ่มซึ่งจะรวมทั้งค่าคงที่ที่แปรผันตามระดับของสัญญาณ โดยภาควงจรกรองความถี่ต่ำผ่านที่แสดงในรูปที่ 2.6 (b) จะทำหน้าที่แยกค่าแรงดันคงที่นี้จากผลที่ได้จากการคูณกัน อีกทั้งยังทำหน้าที่เป็นตัวกรองก่อนจะไปที่เอาต์พุต สำหรับสัญญาณรบกวนนั้นมันไม่ควรที่จะมีผลกับสัญญาณอ้างอิงและค่าเฉลี่ยของสัญญาณรบกวนที่เกิดจากการคูณกันของ $r(t) \cdot n(t)$ จะเป็นศูนย์เสมอที่เอาต์พุต ก็จะทำให้ค่าแรงดันเฉลี่ยที่แท้จริงที่เอาต์พุตเนื่องจากสัญญาณและจะกล่าวได้ว่าสัญญาณรบกวนที่เป็นลักษณะของ AC ไม่มีผลกระทบต่ออะไรกับสัญญาณเอาต์พุตเลย

โดยหลักการแล้วเราสามารถที่จะลดทอนส่วนประกอบของสัญญาณรบกวนได้โดยการลดค่า Bandwidth ของเอาต์พุตวงจรกรองความถี่ต่ำผ่าน และนี่มักจะเป็นกลไกที่จะปรับปรุงค่า S/N ของระบบ Synchronous detector ส่วนผลตอบสนองของสัญญาณที่มีขนาดเปลี่ยนแปลงจะทำให้แรงดันเอาต์พุตกับสัญญาณรบกวนเปลี่ยนแปลงตามด้วย เมื่อ amplitude มีการเปลี่ยนแปลงเข้ามา เราสามารถแสดงผลออกสกรีนเป็นเอกสารที่ส่งวนเวียนสำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตอบสนองที่มีการเปลี่ยนแปลงอย่างช้าๆ ซึ่งอยู่ในรูปของระดับแรงดัน DC นอกจากนี้ถ้าเอาท์พุทของวงจรกรองความถี่ที่มี bandwidth แคบก็จะได้ผลที่เรียบขึ้น ส่วนปัญหาที่แสดงค่าของระดับแรงดัน DC ในที่นี้อาจจะใช้ voltmeter เป็นเอาท์พุทดังแสดงในรูปที่ 2.7 (a) ซึ่งเป็นผลของตัว Synchronous detector ที่ไม่มีผลของสัญญาณรบกวนปนอยู่และได้ผลของ DC ที่แสดงโดยมิเตอร์ซึ่งเป็นการเบี่ยงเบนเฉลี่ยส่วนชนิดของการ detection อื่นๆ เช่น envelope detector จะให้ผลที่แสดงโดยมิเตอร์ดังรูปที่ 2.7 (b) ซึ่งเป็นค่าความผิดพลาดเนื่องจากองค์ประกอบของสัญญาณรบกวนที่ทำให้เกิดการเบี่ยงเบนของมิเตอร์ซึ่งต้นเหตุที่ทำให้เกิดค่าความผิดพลาดนี้ไม่สามารถที่จะกำจัดโดยใช้วงจรกรองความถี่ต่ำผ่านได้ การแก้ไขกรณีเช่นนี้จะต้องกำจัดองค์ประกอบของสัญญาณรบกวนก่อนที่จะทำการ detect โดยใช้วงจร filter ปรับแต่งความถี่ของสัญญาณเท่านั้น




รูปที่ 2.7 (a) ระบบที่เป็น Synchronous detector

(b) ระบบที่เป็น envelope detector

2.3 การทำงานของ Synchronoys Detector

เราจะเริ่มใช้พื้นฐานทางคณิตศาสตร์เพื่อหาความสัมพันธ์ในการคูณและใช้โดยวงจรกรองความถี่ต่ำผ่านแสดงในรูปที่ 2.8



รูปที่ 2.8 วงจร Synchronous detector ที่มีสัญญาณอินพุตและสัญญาณอ้างอิงเป็นสัญญาณ sine

จะใช้สัญญาณ sine เป็นสัญญาณอ้างอิงและเราจะคำนวณผลตอบสนองที่เป็นองค์ประกอบของสัญญาณ sine ในทางเดินของสัญญาณ สัญญาณอินพุตและสัญญาณอ้างอิงสามารถแสดงในรูปของค่า rms คือ V_s และ V_r และผลของการคูณที่ได้นั้นจะสามารถแยกอยู่ในเทอมของผลรวม.

$$S(t) = \sqrt{2} V_s \cos(\omega_s t + \Phi_s)$$

$$r(t) = \sqrt{2} V_r \cos(\omega_r t + \Phi_r)$$

และผลต่างได้

$$V_p(t) = V_s V_r \cos[(\omega_s + \omega_r)t + \Phi_s + \Phi_r] + V_s V_r \cos[(\omega_s - \omega_r)t + \Phi_s - \Phi_r]$$

โดยการสมมติว่าที่ส่วนของวงจรกรองความถี่ต่ำผ่านจะ cut off ที่ความถี่น้อยกว่า ω_r มากๆ ซึ่งจะทำให้องค์ประกอบของความถี่รวมกันถูกกำจัดออกไปจากเอาต์พุตส่วนองค์ประกอบอื่นๆ จะขึ้นอยู่กับขนาดของส่วนความถี่ต่างกัน $\Delta\omega = |\omega_s - \omega_r|$ ซึ่งถ้าค่า $\Delta\omega$ มีค่าน้อยกว่าหรือเท่ากับ bandwidth ของวงจรกรองความถี่ต่ำผ่านเราจะพบว่าเอาต์พุตที่ได้จะอยู่ในรูปของสัญญาณไฟสลับ เพื่อที่จะคำนวณขนาดของผลตอบสนองนี้ เราจะได้ฟังก์ชันการตอบสนองความถี่ของวงจรกรองความถี่ต่ำผ่านจะมีขนาดสัญญาณคือ

$$|v_o| = v_s v_r A_L(\Delta\omega)$$

เมื่อ


$$A_L(\omega) = |H_L(j\omega)|$$

ค่า $A_L(\omega)$ จะมี cutoff ต่ำกว่า ω_r เราพบว่าระบบสามารถจะรับได้เฉพาะส่วนของส่วนของสัญญาณที่มีความถี่ใกล้กับความถี่อ้างอิงมากๆ เราสามารถอธิบายถึงจุดตรงกลางของความถี่อ้างอิงด้วยคุณสมบัติขึ้นกับ $A_L(\omega)$ ซึ่งแสดงในรูป 2.9 เราสามารถอ้างเหตุผลว่าการประกอบกันของสัญญาณอ้างอิง การคูณ และวงจรกรองความถี่ต่ำผ่านจะเหมือนกับการกรองความถี่บางช่วงผ่านที่ให้ผลตอบสนองความถี่เฉพาะสัญญาณที่ใกล้กับความถี่อ้างอิง

2.3.1 การ Demodulation ด้วย synchronous reference


ในตัวอย่างการใช้งานที่สำคัญซึ่งสัญญาณและสัญญาณอ้างอิงจะได้มาจากแหล่งจ่ายเดียวกันซึ่งเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในการทำงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ตัวอย่างรูปการทดลองแสดงในรูปที่ 2.10

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.9 (ก) ผลการตอบสนองความถี่ทางขนาดของวงจรกรองความถี่ต่ำผ่าน

(ข) Transmission window ของวงจรกรองความถี่ต่ำผ่าน



รูปที่ 2.10 Synchronous detector ซึ่งมีวงจรเลื่อนเฟสในส่วนของสัญญาณอ้างอิง

การกระตุ้นที่ใช้ในการทดลองเป็นสัญญาณไซน์ที่ความถี่ ω_R และใช้สัญญาณอ้างอิงซึ่งใช้ในการ detection ของสัญญาณเอาร์ทพุท เอาร์ทพุทของสัญญาณจะมีความถี่เดียวกันกับสัญญาณที่ได้กระตุ้น และได้เลื่อนเฟสไป Φ_S ที่ทำการทดลอง สัญญาณอ้างอิงที่นำมาคูณจะผ่านไปยังวงจรที่สามารถปรับเฟสได้ ในที่นี้เราจะสมมติว่าสัญญาณมีสัญญาณรบกวนปนอยู่ค่าเอาร์ทพุทของวงจรกรองความถี่ต่ำผ่านสามารถจะคำนวณได้โดยให้ $\omega_s = \omega_R$ สำหรับสัญญาณอินพุทจะให้มีขนาดและเฟสคงที่เราจะได้ผลรวมของ Phase Sensitive ในรูปของแรงดันไฟตรง คือ

$$V_o = K_R V_s \cos \Phi$$

ซึ่ง $\Phi = \Phi_s - \Phi_r$, $KR = V_s A_L(0)$

ปกติค่าขนาดของสัญญาณอ้างอิงจะคงที่ ดังนั้น K_r จะเป็นค่าคงที่ Scaling factor ผลตอบสนองจะแปรผันตามขนาดของสัญญาณและเฟสจะขึ้นอยู่กับเทอมของ COS

2.3.5 การนำสัญญาณรบกวนออก


ผลของ Synchronous detector ที่มีจังหวะเดียวกับสัญญาณเมื่อสัญญาณมีขนาดและเฟสคงที่จะทำให้ได้ผลเป็นระดับแรงดันไฟตรง ในทางตรงกันข้ามถ้ามีจังหวะไม่ตรงกับสัญญาณเช่นมีส่วนประกอบของสัญญาณรบกวนและสัญญาณแทรกสอดจะทำให้ได้ผลที่ตัว detector เป็นลักษณะสัญญาณไฟสลับ ซึ่งเป็นผลที่เราไม่ต้องการและเอาที่พื้ที่ได้ไม่แน่นอน

เราสามารถจะกล่าวได้ว่า การกำจัดสัญญาณรบกวนเป็นส่วนสำคัญในการทำงานของ Synchronous detector และความถี่ที่ตัว detec เลื่อนนั้นจะครอบคลุมไปถึงคุณสมบัติของวงจรกรองความถี่ต่ำผ่าน ในทางปฏิบัติระบบที่ใช้ในการทดลองจะต้องกำจัดอัตราเปลี่ยนแปลงขนาดและเฟสสูงสุดของสัญญาณและจะต้องกำหนดค่า bandwidth ต่ำสุดซึ่งจะสามารถขยายได้ในวงจรกรองความถี่ต่ำผ่าน การใช้ อัตราการเปลี่ยนแปลงสูงสุดนี้จะมีข้อจำกัดที่จะได้ค่าเอาที่พื้ bandwidth น้อยที่สุดเท่าที่เป็นไปได้และเป็นการเพิ่มคุณสมบัติของ noise rejection ของ detector

ช่วง linear ของ synchronous detector จะพบว่าสามารถลดสัญญาณรบกวนโดยใช้สูตรของสัญญาณต่อสัญญาณรบกวนคำนวณ การกำหนดเทอมของเอาที่พื้ สัญญาณต่อสัญญาณรบกวน (SNR) เป็นการนำสัญญาณคืนกลับมา และเทอมของอินพุท สัญญาณต่อสัญญาณรบกวน(SNR) เช่นการมอดูเลตสัญญาณและสมมติว่า White noise ที่ปรากฏขึ้นจะมี bandwidth B_1 โดยจะได้ว่า

$$SNR_1/SNR_0 = B_1/B_0$$

เมื่อ B_0 เป็น noise bandwidth ซึ่งจะตั้งค่ากว้างพอที่จะทำให้สัญญาณที่ถูกมอดูเลตผ่านได้



รูปที่ 2.11 ผลตอบสองทาง Phasor ของสัญญาณ sine กับสัญญาณอ้างอิง

ในการใช้งาน synchronous detector นำมาเปรียบเทียบกับวิธี non-linear detection เราจะได้ตามรูปที่ 2.11 ซึ่งเปรียบเทียบค่าสัญญาณต่อสัญญาณรบกวนที่ได้จากการ demod โดยใช้ synchronous demodulator และ envelope detector รูปที่ 2.11 เพื่อแสดงค่า noise threshold ในระบบที่ใช้เฟสดีมอดูเลเตอร์ ซึ่งระบบ Lock-in จะไม่เกิดผลลัพธ์นี้ถ้าเฟสต่างกันน้อย


2.4 พื้นฐานของ Lock-in amplifier

ข้อกำหนดของระบบ Lock-in เมื่อต้นซึ่งแสดงในรูปที่ 2.12 โดยระบบจะถูกสร้างโดยการต่อกันในแต่ละหน่วย ลักษณะของ Lock-in ทั้งหมดในรูปที่ 2.12 สามารถใช้งานได้เกิน 1 ย่านความถี่ การพัฒนาระบบชนิดนี้คือการควบคุมเฟสที่สัมพันธ์กันระหว่างสัญญาณและสัญญาณอ้างอิงให้สามารถรักษาให้อยู่ภายในช่วงที่ถูกจำกัดไม่ให้เกินกว่าย่านความถี่ที่กำหนด

2.4.1 ช่องทางของสัญญาณ

ภาคขยายจำเป็นที่จะต้องขยายสัญญาณให้มีระดับสูงกว่าสัญญาณรบกวนและเพียงพอที่จะทำการคูณ และเปลี่ยนอัตราขยายให้วิศวกรระบบที่เปลี่ยนแปลง

ในรูปที่ 2.12 Lock-in amplifier มักจะถูกใช้เป็นเหมือน Preamplifier จุดประสงค์นี้ไม่เพียงจะเป็นการเพิ่มอัตราขยายเท่านั้นแต่จะทำให้สัญญาณรบกวนเหมาะสมกับแหล่งจ่ายสัญญาณที่สุดในที่นี้เราจะต้องแน่ใจว่า spectrum ของสัญญาณรบกวนที่อยู่ใกล้กับช่วงความถี่ของสัญญาณจะไม่เพิ่มความเสียหายให้กับสัญญาณเพราะอาจมีสัญญาณรบกวนเพิ่มขึ้นอีกเนื่องจากเราขยาย




รูปที่ 2.12 บล็อกไดอะแกรมพื้นฐานของ Lock-in amplifier

2.4.2 เงื่อนไขของสัญญาณ

เราจะเห็นว่าไม่เป็นสิ่งสำคัญที่จะทำให้สัญญาณซัดก่อนที่จะทำการ detection ในระบบ synchronous เมื่อ Lock-in amplifier มีการ filter หลายลำดับ ผลของ signal conditioning มักจะเป็นขั้นตอนที่สำคัญเมื่อระบบมีอัตราขยายสูงเพื่อให้ระบบมี sensitivity ดี ทหากว่าสัญญาณรบกวนและสัญญาณแทรกสอดไม่ถูกกำจัดเราควร drive การขยายให้อยู่ในช่วง saturation (อิ่มตัว) เพื่อให้มีอัตราขยายต่ำในช่วงที่เราไม่ต้องการ

วงจรคูณที่ใช้ควรจะออกแบบเพื่อจัดการกับรายละเอียดของสัญญาณและสัญญาณรบกวน ดังนั้นลำดับของการฟิลเตอร์สัญญาณอาจจะต้องป้องกันเพื่อไม่ให้การที่ detect เกิด overload ซึ่งในแต่ละ case เป้าหมายหลักในการฟิลเตอร์มักจะใช้กรอง spectrum ที่เป็นองค์ประกอบของสัญญาณแทรกสอด ถ้าวงจรอิเล็กทรอนิกส์เกิด sat ที่สัญญาณรบกวนมันจะทำให้ได้ค่าพีคที่ผิดพลาดการพิจารณาชนิดการ Filter Signal-Conditioning ซึ่งจะใช้อธิบายที่คุณสมบัติการตอบสนองความถี่และแบนวิดท์ของสัญญาณรบกวน ซึ่งสิ่งเหล่านี้จะมีประโยชน์อย่างมากในการปรับ Notch Filter ซึ่งเราสามารถใช้กรององค์ประกอบของสัญญาณแทรกสอด ส่วนองค์ประกอบของสัญญาณรบกวนที่เหลือสามารถลดได้โดยใช้ High และ low pass filter ซึ่งแสดงในรูปที่ 2.13



รูปที่ 2.13 (ก) spectrum ทัวๆ ไปของสัญญาณรบกวน (ข) ขนาดของสัญญาณและ

สัญญาณแทรกสอด (ค) การตอบสนองความถี่โดยรวมของ notch ,high,low filter ในการลดทอนส่วนประกอบของความถี่ที่เหลือต่างๆ จะทำให้ได้รูปแบบการตอบสนองของการ filter เป็นแบบ band pass ที่ตอบสนองในช่วงความถี่ F_L ถึง F_H

2.4.3 วงจรคูณสัญญาณ


หลัก การเบื้องต้นของ synchronous detection ที่สำคัญของ multiplier แบบอุดมคติซึ่งสามารถที่จะรักษาระดับของสัญญาณและสัญญาณรบกวน ดังนั้นตัว multiplier จะต้องควบคุม dynamic range เป็นพิเศษ มิฉะนั้นจะเกิดความไม่เป็นเชิงเส้นขึ้นของค่าอัตราส่วนสัญญาณและสัญญาณรบกวนจะเป็นการเพิ่ม intermodulation effect และจะไปลดผลตอบสนองที่ต้องการได้

ที่ผ่านมาส่วนใหญ่เป็นลักษณะรูปแบบวงจรซึ่งให้ dynamic range กว้างเพื่อให้ได้ระบบการนำสัญญาณกลับคืนมาดีที่สุด ซึ่งเราจะใช้ switching multiplier หรือ phase-sensitive detector ซึ่งเป็นหัวใจสำคัญของระบบ lock-in recovery ทุกระบบ ในที่นี้จะเป็นการ multiplier โดยใช้สัญญาณ squarewave เป็นสัญญาณอ้างอิงที่ใช้ทำการ switch

2.4.4 ช่องของสัญญาณอ้างอิง

phase sensitive detector ถูกสนับสนุนโดย reference channel ซึ่งจะทำให้การ switch ของ waveform มีความแน่นอนและใช้สำหรับ signal detection switching waveform จะถูกกระตุ้นในตอนแรก จากตำแหน่งจุดศูนย์กลางของสัญญาณของรูปสัญญาณอ้างอิง ซึ่งแสดงใน 2.14 และมักจะไม่คำนึงถึงความสามารถของสัญญาณอ้างอิงที่เป็นอินพุตมากนัก เฟส Φ_R ปกติจะหมายถึง


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.14 (ก) สัญญาณอ้างอิง : (ข) สัญญาณ switching ที่มีลักษณะสมมาตร phase-shifted Φ_R

โดยมี

การควบคุมขนาดของ Phase shift ให้มีความแน่นอนสูงและยังควบคุมรูปคลื่นที่ใช้ในการสวิตช์ (switching waveform) ให้มีความสมมาตรอีกด้วย



รูปที่ 2.15 (ก) สัญญาณอ้างอิงที่ไม่ใช่ซายน์ : (ข) สัญญาณอ้างอิงมีเฟสเลื่อนเป็น 0 องศา

(ค) สัญญาณอ้างอิงที่มีเฟสเลื่อนเป็น 90 องศา

การปรับเปลี่ยนเฟสนั้นไม่ยุ่งยากในการกำหนด phase shift ของรูปคลื่นอ้างอิงที่ใช้ในการ switch (internal reference switching wave form) ในรูปที่ 2.15 เป็นตัวอย่างที่เป็นรูปคลื่นอ้างอิงที่เป็น non-sinusoidal และใช้สัญญาณในการ switch ที่มีจังหวะตรงกันกับสัญญาณอ้างอิงซึ่งจะมีมุมเฟสต่างกันเป็น 90 องศา

การควบคุมการเลื่อนเฟสปกติจะใช้การปรับอย่างต่อเนื่องมีช่วงระหว่าง 0-100 องศาและมีปุ่มกดเลือกให้เลื่อนไป 90 องศา และ 180 องศาด้วยอย่างไรก็ตามเครื่องพื้นฐานของ lock-in มักจะใช้ความถี่ 2 เท่าเป็น harmonic ที่สองของสัญญาณอ้างอิง โดยจะมีปุ่มเลือก mode 2f

2.4.5 วงจรกรองความถี่ต่ำผ่าน

ส่วนวงจรกรองความถี่ต่ำผ่านจะใช้เป็นส่วนหลักของ lock-in amplifier และใช้ RC filter เป็นพื้นฐานมีทั้งแบบส่วนเดียวหรือแบบ 2 ส่วนซึ่งจะให้ความชันเป็น 6 dB และ 12dB /octave ถัดไปจากความถี่คutoff ช่วงของแบนวิดท์ที่ใช้และช่วงการ switch จะเป็นค่าคงที่โดยควบคุมค่า time constance ซึ่งเป็นคุณสมบัติของ $T_o=RC$ ของการ filter ในการที่จะคำนวณค่าสัญญาณรบกวน ค่าแบนวิดท์ของสัญญาณรบกวนที่ใช้จะประมาณ $1/4 T_o$ สำหรับวงจร RC filter แบบส่วนเดียวและมีค่าประมาณ $1/8 T_o$ สำหรับแบบ 2 ส่วน ค่าของแบนวิดท์สัญญาณที่น้อยกว่า เมื่อการฟิลเตอร์มีค่าชันขึ้นบอกให้เราว่ามันมีผลในการลดสัญญาณรบกวนในช่วงความถี่ถี่ต่าง ๆ จะคutoff ดังนั้นจึงไม่ควรจะลืมว่าแบนวิดท์ของสัญญาณในการ filter แบบ 2 ส่วนจะมีค่าน้อยกว่าแบบส่วนเดียวค่าแบนวิดท์ $B = 1/2\pi T_o$ จะให้ค่าความถี่ -6dB ในแบบที่ 2

ในทางปฏิบัติควรจะใช้ค่า Time constance ให้มีค่าน้อยที่สุดเท่าที่จะเป็นไปได้เพื่อให้แน่ใจว่าการตอบสนองของเครื่อง lock-in amplifier ไม่ช้าเกินไป การตั้งเวลาของการฟิลเตอร์นั้นสำคัญในการเปลี่ยนระดับของสัญญาณและยังใช้เพิ่ม sensitivity โดยเพิ่มย่านของการสวิตช์ การตอบสนองความถี่ของการฟิลเตอร์ทั้ง 2 ชนิดแสดงในรูปที่ 2.17

เราพบว่า การตั้งค่า time constance 4 ค่าจะให้เอาท์พุทของ signal section filter (ฟิลเตอร์แบบส่วนเดียว) ให้ค่าผิดพลาด 2 % ขณะที่ฟิลเตอร์แบบ 2 ส่วนจะให้ค่าผิดพลาด 10 % ดังนั้นเราจึงจำเป็นต้องเลือกค่าของ time constance ให้เหมาะสมเพื่อที่จะลดสัญญาณรบกวนให้ได้มากที่สุด

ในที่นี้เห็นได้ว่าการตั้งค่า time และค่า mean square ของสัญญาณรบกวน ที่เหลือในเอาท์พุทของการ filter จะถูกลดลงในสัดส่วนที่ตั้งค่า time constance เราจะประมาณค่าแบนวิดท์ของสัญญาณรบกวนของส่วนวงจรกรองความถี่ต่ำผ่านได้ตามสมการใหม่คือ


$$I_1 = 4B_1T_o, 6 \text{ dB/octave filter}$$

$$I_2 = 8B_1T_o, 12 \text{ dB/octave filter}$$

ซึ่ง B_1 คือ input noise bandwidth

ซึ่งสมการนี้จะพิจารณาเกี่ยวกับค่า mean-square ของสัญญาณก่อนและหลังการ detection ซึ่งในเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.16 แสดงผลการตอบสนองของวงจร RC-low pass filter

การปฏิบัติส่วนใหญ่จะสนใจแต่ค่า rms ของสัญญาณโดยจะแสดงเอาท์พุทเป็นค่า rms เช่นการเพิ่มค่า time constance โดย factor เป็น x เพิ่มค่า time โดยจำนวนเดียวกันแต่การลดลงจะเป็น $X^{1/2}$ เท่านั้นในค่า rms ของการวัดสัญญาณรบกวนบนสัญญาณเอาท์พุทแบบ meter หรือแบบ chart recorder

2.5 เฟสเซนซิทีฟดิเทกเตอร์ (Phase sensitive detector)

ในเครื่อง lock-in amplifier จะใช้ switching multiplier เป็นวงจร synchronous detector การใช้วงจร switching ซึ่งไม่สามารถจะทำให้ได้ผลถูกต้องเหมือนกับการคูณจริงๆ ดังนั้นจึงใช้วิธีง่ายๆ กังแสดงในรูปที่ 2.17


เราจะเห็นว่ามันง่ายที่จะอธิบายถึงการทำงานระหว่างส่วน switching network และส่วนวงจรกรองความถี่ต่ำผ่านในภาคเอาท์พุทของวงจร ซึ่งเรามักจะรวมทั้ง 2 ส่วนเรียกว่า phasesensitive detector

2.5.1 หลักการทำงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลักการทำงานของ phase-sensitive detector จะเป็นลักษณะการ switching 2 stage ซึ่งถูกควบคุมด้วยอุปกรณ์อิเล็กทรอนิกส์จากแรงดันอ้างอิง switch จะเปลี่ยนตำแหน่งระหว่างจุด a และ b ซึ่งจะทำให้สัญญาณอ้างอิงเปลี่ยนขั้ว ลักษณะนี้จะเป็นการเปลี่ยน gain ระหว่าง +1 และ -1


ในการพิจารณา mode การทำงานซึ่ง phase-sensitive detector ใช้ไปจะเท่ากับเวลาใน 2 สภาวะ และใช้ waveform ดังรูปที่ 2.18



รูปที่ 2.17 การทำงานพื้นฐานของ phase-sensitive detector

ในรูปที่ 2.18 ใช้อินพุตเป็นสัญญาณซายน์และใช้สัญญาณอ้างอิงมีเฟสตรงกัน โดยที่สัญญาณอ้างอิงมีการเปลี่ยนแปลงตามสัญญาณอินพุตจึงทำให้ได้อเอาต์พุตเป็นรูป full wave เอาท์พุตที่ได้นี้เมื่อผ่านวงจรกรองความถี่ต่ำผ่านแล้วจะเรียบขึ้น โดยจะมีส่วนของ ripple และ ได้แรงดัน DC ซึ่งเป็นสัดส่วนกับค่า amplitude ของสัญญาณ


ในทางปฏิบัติส่วนใหญ่แล้วสัญญาณและสัญญาณอ้างอิงจะมาถึงที่ psd ไม่พร้อมกันทำให้มีเฟสไม่ตรงกัน ในรูปที่ 2.19(a) ซึ่งแสดงผลของการมีเฟสต่างกัน 180 องศาจะให้เอาต์พุตเป็นแรงดัน DC ที่เป็นลบ และรูปที่ 2.19(b) ซึ่งแสดงเอาต์พุตเมื่อเฟสต่างกัน 90 องศาซึ่งจะได้เอาต์พุตที่ได้จากการ switch มีลักษณะเป็นสองขั้วและให้ค่า average เป็นศูนย์ซึ่งจะทำให้วงจรกรองความถี่ต่ำผ่านไม่ตอบสนอง ส่วนรูปที่ 2.19(c) แสดงเอาต์พุตที่ได้จาก phase ที่เปลี่ยนไปจึงได้ระดับ



รูปที่ 2.18 สัญญาณเอาต์พุตที่ได้จาก psd โดยที่สัญญาณอินพุต

สัญญาณอ้างอิงมีเฟสเหมือนกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.19 สัญญาณในส่วนของ psd โดยมีเฟสแตกต่างกัน (ก) 180 องศา

(ข) 90 องศา (ค) เฟสอะไรก็ได้

DC มีทั้งขั้วบวกและขั้วข้างและขั้วลบข้าง ดังนั้นค่าสูงสุดจะอยู่ที่ $\Phi = 0$ องศา และ 180 องศา

เพื่อที่จะหาความสัมพันธ์ระหว่างสัญญาณกับสัญญาณอ้างอิงเราจะได้ว่าการทำงานของ switch จะเป็นการคูณกันของสัญญาณกับสัญญาณอ้างอิงที่มีค่า +1 และ -1 เราจะใช้รูปแบบการคูณในอุดมคติดังแสดงในรูปที่ 2.20 ซึ่ง รูปคลื่นอ้างอิงจะมีสมการ Fourier series คือ

$$r(t) = 4/\pi [\cos(\omega_R t + \Phi_R) - 1/3 \cos 3(\omega_R t + \Phi_R) - 1/5 \cos 5(\omega_R t + \Phi_R) - \dots]$$

จากรูป 2.20 (ข) แสดงรูปเอาต์พุตที่ได้จาก switch ซึ่งสัญญาณและสัญญาณอ้างอิงมีความถี่ไม่เท่ากันจะได้ผลการคูณดังนี้คือ

$$V_p(t) = r(t) s(t)$$

$$\text{ซึ่ง } s(t) = \sqrt{2} V_S \cos(\omega_s t + \Phi_s)$$

เทอมของการคูณนี้จะแยกส่วนที่เป็นผลรวมและผลต่างได้ ในการพัฒนาเพื่อให้ได้เป็น synchronous detector ในทางอุดมคติ ซึ่งจะทำได้โดยที่เราให้ $\omega_s = \omega_R$ และเราสมมติว่าส่วนวงจรกรองความถี่ต่ำผ่านนั้นคutoff ต่ำกว่าความถี่อ้างอิง การจะกำจัดผลคูณที่มีความถี่ $2\omega_R, 4\omega_R, 6\omega_R$ ect ออกจากเอาต์พุตซึ่งเพื่อให้มีเฉพาะส่วนประกอบของไฟตรงเท่านั้นใน psd

$$V_o = 2\sqrt{2} / \pi V_s A_L(0) \cos(\Phi_R / \Phi_s)$$

เมื่อ $A_L(0)$ คือขนาดของการ filter ที่ตอบสนองความถี่ศูนย์


ผลตอบสนองของ psd ที่ synchronous กับ sinewave จะให้ผลการคูณเหมือนกันกับใช้ sinewave เป็นสัญญาณอ้างอิง ข้อแตกต่างที่สำคัญคือว่า psd จะต้องให้ค่า dc output ที่ความถี่ signal เป็น $3\omega_R, 5\omega_R$ ect

รูปที่ 2.22 เป็นสัญญาณรูปซายน์ โดยมี harmonic ที่ 3 ของความถี่อ้างอิง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบการ detection ที่ให้ผลดังกล่าวจะเรียกว่าผลตอบสนองตาม Harmonic ซึ่งโดยทั่วไปผลตอบสนองแบบนี้จะไม่เป็นที่ต้องการเพราะจะทำให้ระบบผิดพลาดหรือให้ผลที่ไม่จริงดังนั้นเรา ต้องการแก้ไขโดยการออกแบบระบบเพื่อให้ผลดังกล่าว



รูปที่ 2.20 (ก) แนวความคิดของ psd (ข) เอาท์พุทจาก switch ก่อนผ่านวงจรกรองความถี่ต่ำผ่าน, สำหรับสัญญาณไซน์ซึ่ง $\omega_s < \omega_R$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.21 รูปสัญญาณสัญญาณที่ได้จากส่วนของ PSD ที่สัญญาณอ้างอิงเป็น Harmonic ที่ 3

2.6 Harmonic Transmission Windows

เป็นการง่ายที่จะแสดงให้เห็นถึงผลตอบสนองของตัว Synchronous detector ที่ความถี่ของสัญญาณใกล้เคียงกับความถี่อ้างอิง ถ้าเราพิจารณาผลการใช้รูปคลื่น Squarewave เป็นสัญญาณอ้างอิง เราจะพบว่าองค์ประกอบของ Harmonic อื่นๆ จะเป็นตัวกำหนด Transmission Windows ดังในรูปที่ 2.23

Transmission Windows คือ Harmonic หลักของความถี่อ้างอิงและขนาดสูงสุดของแต่ละ Windows จะขึ้นอยู่กับขนาดองค์ประกอบทาง Fourier ของสัญญาณอ้างอิงก่อนที่จะได้สัญญาณที่เป็นผลจาก PSD มันจะต้องค้างอยู่ใน Transmission Windows ที่ใดที่หนึ่ง เพื่อที่จะได้ผลที่แท้จริงหรือมากกว่าดังแสดงให้เห็นในรูปที่ 2.23 ดังนั้นเอาท์พุทที่ได้จะปรากฏให้เห็นการเปลี่ยนแปลงที่ความถี่ต่างกันระหว่างสัญญาณและความถี่หลักของ Transmission Windows




รูปที่ 2.22 5 Harmonic แรกของสัญญาณอ้างอิงที่เป็นลักษณะสวิตช์

การทำงานของ Synchronous detector แบบอุดมคติโดยใช้ Sinewave เป็นสัญญาณอ้างอิงจะเป็นการป้องกันผลตอบสนองตาม Harmonic ที่จะทำให้ผลการวัดเกิดความผิดพลาด

2.7 น้อยสแบนวิทท์ของ phase-sensitive detector

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อใช้ phase-sensitive detector วัดสัญญาณที่มีสัญญาณรบกวนอยู่ด้วยภายหลังการ detection ค่าสัญญาณรบกวนที่เอาต์พุตจะเพิ่มขึ้นซึ่งจะถูกคำนวณได้จากตัว detect ที่ใช้ sinewave เป็นสัญญาณอ้างอิง สาเหตุนี้เป็นผลมาจากมีสัญญาณรบกวนรั่วไปยังเอาต์พุต ผลของช่วง white noise สามารถจะคำนวณได้โดยใช้รูปที่ 2.23 และ 2.25



รูปที่ 3.7

รูปที่ 2.23 แสดงค่า Kth transmission windows ของ psd

ค่าแบนวิคท์ของสัญญาณรบกวนในแต่ละช่วงจะได้ $2 B_0$ ซึ่ง B_0 คือ แบนวิคท์ของสัญญาณรบกวน ของวงจรกรองความถี่ต่ำผ่าน ค่าเอาต์พุตสัญญาณรบกวนซึ่งลดลงแต่ละช่วงจะมีค่า mean-square เป็นสัดส่วนกับ $W_N B_0$ ซึ่ง W_N คือ spectral density ของ white noise

ค่า mean-square ของสัญญาณรบกวนคือ

$$n_i^2 = a_N W_N B_0$$

ซึ่งค่า a_N เป็นค่าคงที่โดยถือว่าเป็น scale factor ของ phase sensitive detector และมีส่วน

ในการขยาย

เพื่อที่นำคำนวณสัญญาณรบกวนที่เอาต์พุตจากช่วงอื่นๆ เราต้องรวมถึงตัวประกอบต่างๆ ซึ่งขึ้นกับขนาดขององค์ประกอบทาง fourier ค่าสัญญาณรบกวนเอาต์พุตจากช่วง harmonic ที่ k คือ

$$n_k^2 = a_N W_N B_0 / K^2, (k = 3, 5, 7 \text{ ect})$$

ผลรวมของสัญญาณรบกวนที่เอาต์พุตสามารถจะหาได้โดยตรงโดยการรวมค่า mean-square จะได้

$$n_T^2 = a_N W_N B_0 (1 + 1/9 + 1/25 + \dots)$$

สมมติว่า

$$\sum_{N=0, \text{infinity}} 1/(2n+1)^2 = \pi^2/8$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เราจะได้ผลงานของค่า mean-square noise ประมาณ 23% และค่า rms เพิ่มประมาณ 11% เราสามารถสรุปได้ว่า white noise จะมีผลในความถี่สูงและตัดทิ้งได้ในทางปฏิบัติอย่างไรก็ตามตัว synchronous detector ที่เป็นอุดมคติสามารถให้ผลเหมาะสมคือ

$$SNRI/SNRO = BI/BO \times 8/\pi^2$$

ซึ่ง BI เป็นแบนวิดท์ของสัญญาณรบกวนที่อินพุทและ $\pi^2 B_o/8$ คือ แบนวิดท์ของสัญญาณรบกวนของ psd

2.8 สัญญาณที่ไม่ใช่ชาชน

ที่ผ่านมาในระบบ synchronous detection จะพิจารณาแต่สัญญาณที่เป็นชาชนแต่ในการใช้งานจริงจะไม่ใช้สัญญาณที่เป็นชาชนเท่านั้นแต่จะเป็นสัญญาณที่เป็นคาบอื่นๆ ดังนั้นในการพิจารณาเราจะสมมติว่าสัญญาณอ้างอิงโดยใช้ squarewave เป็น synchronous เพื่อใช้เป็นตัว Detect สัญญาณนั้นเมื่อนำมา trig กับ signal ในตอนต้นจะต้องเป็นตำแหน่งศูนย์โวลท์ของสัญญาณ (positive zero crossing)

ปัญหาพื้นฐานที่ทำให้การวัดยุ่งยากเนื่องจาก Phase-sensitive detector ที่ใช้สัญญาณอ้างอิงไป switch กับรูปคลื่นสัญญาณจะต้องแก้ไขเรื่องของเฟสเพื่อที่จะให้ได้ผลของ DC สูงสุดซึ่งขั้นตอนการแก้ไขนี้จะมีเงื่อนไขที่ยุ่งยากเนื่องจากผลของ DC จะเปลี่ยนตามเฟสของสัญญาณอ้างอิงที่ทำการปรับที่ยุ่งยาก

ในกรณีที่สัญญาณเป็นสัญญาณ sinewave เราจะพบว่าผลการ Switch ของ Phase-sensitive detector จะเป็นไปตามกฎของ $\cos\Phi$ ซึ่ง Φ จะเป็นค่ามุมของสัญญาณที่ถูก Switch ที่ Phase-sensitive detector การปรับเฟสของระบบ detection จะต้องทำตามเงื่อนไขดังนี้ ประการแรกเอาท์พุทของ Phase-sensitive detector จะต้องเป็นศูนย์โดยการปรับเฟสอ้างอิงถ้าสัญญาณเป็น Sinewave ถ้าปรับให้เฟสตรงกับสัญญาณอ้างอิงจะทำให้ผลจากระบบ detection สูงสุด


การปรับเฟสของตัว Phase-sensitive detector จะใช้งานได้กว้างสามารถใช้ได้กับสัญญาณที่เป็นคาบทุกชนิดโดยตั้งข้อสมมติฐานเลื่อนจากจุดศูนย์แล้วให้ผลที่ in phase กัน จะให้ผลตอบสนองจาก Phase-sensitive detector สูงที่สุดไม่ว่าจะเป็นสัญญาณมีคาบชนิดใด

f_{clk} และ $50 f_{clk}$ (เมื่อขา 9 ต่อเข้ากับ V^- $f_H = 50 f_{clk}$ และ เมื่อขา 9 ต่อเข้ากับ V^+ $f_H = 100 f_{clk}$) ค่า BW และค่าต่างๆ ของวงจรจะถูกกำหนดโดยค่าอัตราส่วนของความต้านทานดังนี้

$$f_o = f_{clk}/100 \text{ or } f_{clk}/$$

$$Q = f_o/BW = R_3/R_2$$


3.3 การทำงานของ auto band-pass tracking



รูปที่ 3.3 แสดงรูปวงจร auto band-pass tracking

รูปที่ 3.3 แสดงการทำงานของวงจร auto band-pass tracking โดยใช้ MF5ซึ่งทำหน้าที่เป็น Universal switch capacitor อัตราขยายของวงจรจะถูกกำหนดโดยค่าอัตราส่วนของของ R_2 และ R_1 ,ค่าของความถี่ควบคุมจะกำหนดให้เป็น 100 เท่าของความถี่คัทออฟโดยเซ็ท 9 ของ IC ต่ออยู่กับไฟบวก ค่า Q จะถูกกำหนดโดยอัตราส่วนของ R_3 และ R_1

3.4 การทำงานของวงจรคูณ




รูปที่ 3.4 แสดงรูปวงจรคูณโดยใช้ AD534

จากรูป AD534 เป็นไอซีทำหน้าที่คูณสัญญาณใดๆ สองสัญญาณเข้าด้วยกัน สัญญาณที่ต้องการคูณจะถูกป้อนเข้าที่ตำแหน่ง X1,X2 และ Y1,Y2 (อินพุตสูงสุดไม่เกิน 15 V) ที่ตำแหน่งเอาต์พุตจะเป็นไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลคูณของ X และ Y โดยผลคูณทางเอาท์พุทจะมีค่าเท่ากับผลคูณทางคณิตศาสตร์ เช่น $1*1 = 1$, $2*3 = 6$ เป็นต้น

3.5 การทำงานของวงจรรคูณความถี่ 100 เท่า




รูปที่ 3.5 แสดงวงจรรคูณความถี่ 100 เท่า

จากรูปที่ 3.5 เป็นวงจรรคูณความถี่ 100 เท่าประกอบด้วย CD4046, CD4017 โดย CD4046 เป็น PLL ส่วน CD 4017 ทำหน้าที่เป็น Frequency multiplier 10 เท่า ซึ่งต่อกัน 2 stage ดังนั้นจึงเป็นการหารทั้งหมด 100 เท่า ผลหารที่ได้จะถูกป้อนกลับไป CD4046 เพื่อเปรียบเทียบเฟสและนำค่าแรงดันที่ได้จากการเปรียบเทียบ ไปควบคุม VCO ให้ผลิตความถี่เอาท์พุทเป็น 100 เท่าของสัญญาณอินพุท

3.6 การทำงานของ Phase controller

จากรูปที่ 3.6 สัญญาณอินพุทจะถูกป้อนเข้าที่ opamp U1 เอาท์พุทที่ได้จาก U1 จะมีลักษณะเป็นรูป Square wave ทั้งซีกบวกและซีกลบจากนั้นจะถูกป้อนให้กับไดโอด D1 เพื่อให้สัญญาณเหลือเพียงซีกบวกเพียงซีกเดียวและป้อนเป็นสัญญาณอินพุทให้กับ MF5 เพื่อทำการแปลงเป็นสัญญาณ Sine wave และสัญญาณอีกส่วนหนึ่งจะถูกป้อนให้กับวงจรรคูณความถี่ 100 เท่า (ประกอบด้วย U3 U4 U5) เพื่อนำความถี่ที่ได้ไปเป็นความถี่ควบคุม MF5 อีกทีหนึ่ง ส่วนสัญญาณที่ผ่าน MF 5 ไปแล้วจะเป็น Harmonic แรกของสัญญาณอินพุทเท่านั้นหลังจากนั้นสัญญาณจะส่งไปยังวงจรรวมเฟสซึ่งประกอบด้วย U6, U7, U8 และ U9 ส่วน C3, C4, C5, C6, C7 และ C8 จะเป็นตัวกำหนดช่วงของความถี่ในการเลื่อนเฟสให้เหมาะสม เอาท์พุทที่ได้จากการเลื่อนเฟสแล้วจะมีขนาดไม่คงที่เท่าไรนักจึงต้องทำให้ขนาดของสัญญาณมีค่าคงที่ ดังนั้นจึงต้องส่งเข้าวงจร comparator เพื่อแปลงเป็นสัญญาณ Square wave ที่มีขนาดคงที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



PHASE SHIFT CIRCUIT

OPAMP : LM351


R : 5% , 1/4 W

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรณที่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่ (เท่ากับ ไฟเลี้ยง) และทำการเปลี่ยนเป็นสัญญาณขาอื่นที่หนึ่ง โดยใช้ MF5 เอาท์พุทที่ออกจาก stage นี้จะมีขนาดและความถี่ที่คงที่และป้อนเป็นสัญญาณอ้างอิงให้กับวงจรคูณสัญญาณต่อไป

3.7 การทำงานของ DC Digitalvoltmeter

รูปที่ 3.7 สัญญาณแรงดันไฟตรงที่ต้องการวัดจะถูกป้อนเข้าไปตำแหน่ง IN1 โดยมี R_x และ R_y เป็นตัวจลระดับแรงดันให้เหมาะสมก่อนที่จะป้อนเข้า IC 7107 ในที่นี้ได้กำหนดค่า $R_x = 10M\Omega$ และ $R_y = 1M\Omega$ เพื่อทำให้ IC 7107 สามารถวัดแรงดันไฟได้สูงสุด 2 โวลท์ C_1 จะทำให้แรงดันไฟที่ป้อนกับ




DC DIGITAL METER CIRCUIT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในห้องปฏิบัติการเท่านั้น และอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

IC เป็น DC มากขึ้น ส่วนของ R7 ,VR1 , D3 , C8 เป็นตัวปรับแต่งค่าเพื่อให้ค่าแรงดันที่แสดงผลถูกต้องในการปรับแต่งค่าสามารถทำได้โดยปรับทริมพ็อต VR1 ให้ค่าแรงไฟที่อ่านได้ที่ขากลางของทริมพ็อตเท่ากับ 100 มิลลิโวลต์

3.8 การทำงานของวงจรนับความถี่



รูปที่ 3.8 บล็อก ไดอะแกรมพื้นฐานของเครื่องนับความถี่

รูปที่ 3.8 แสดงไดอะแกรมการทำงานพื้นฐานของเครื่องนับความถี่จะแบ่งเป็น 3 ส่วนคือ ส่วนขยายสัญญาณอินพุตทริมมิทีเคนซ์สูงเพื่อป้องกันการไหลดวงจรที่ทำการนับ สัญญาณที่ถูกขยายแล้วจะถูกส่งเข้าไปยังส่วนจับรูปสัญญาณที่ส่วนจับรูปสัญญาณนี้จะทำหน้าที่แปลงรูปสัญญาณอินพุตไม่ว่าจะเป็นสัญญาณไซน์, สามเหลี่ยมหรือสัญญาณอื่นๆ ให้กลายเป็นสัญญาณสี่เหลี่ยมที่ไม่มีความเพี้ยนและปราศจากสัญญาณรบกวนก่อนป้อนเข้าสู่ส่วนนับและแสดงผล

ส่วนต่อมา คือ ส่วนการนับและแสดงผลจะรับสัญญาณสี่เหลี่ยมจากส่วนจับรูปสัญญาณมาทำการนับในการนับความถี่จะต้องมีการกำหนดเวลาเพื่อทำการนับหมายความว่าในส่วนนี้จะยอมให้สัญญาณเข้ามาในช่วงเวลาหนึ่งแล้วจะกั้นไม่ให้สัญญาณเข้ามาอีก จากนั้นก็จะนับค่าความถี่ของสัญญาณที่ได้เก็บไว้จะเรียกช่วงเวลาเปิดเกตสั้น ค่าความถี่ที่แสดงจะเปลี่ยนไปอย่างรวดเร็วเพราะการนับในแต่ละช่วงเวลาอาจไม่เท่ากัน ทั้งนี้มาจากสาเหตุหลายประการ อาทิ เกิดสัญญาณรบกวนแสดงเข้ามา สัญญาณอินพุตที่ไม่คงที่แน่นอน ความผิดพลาดของอุปกรณ์ที่ใช้ เป็นต้น สำหรับช่วงเวลาเปิดเกตที่เหมาะสมจะอยู่ที่ 0.1-1 วินาที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เมื่อสัญญาณอินพุตเข้ามาจะผ่าน C1, R1, R2 ซึ่งจะทำหน้าที่กั้นไฟตรงไม่ให้ผ่านเข้าสู่วงจร ไดโอด D1 และ D2 จะตัดขอดีสัญญาณไม่ให้เกิน 0.7 โวลต์ เพื่อป้องกันไม่ให้สัญญาณแรงเกินไปจากนั้นจะป้อนเข้าสู่ Q1 ซึ่งเป็นวงจรจตุรสัญญาณให้เป็นรูปสี่เหลี่ยมที่ไม่เพี้ยน วงจรนี้ประกอบไปด้วย R3, R4, R5, C3, C4 และ Q1 เอาท์พุทที่เป็นสัญญาณสี่เหลี่ยมจะป้อนเข้าขา 28 ของ IC1 เพื่อนำไปทำการนับ

วงจรภายในของ ICM7216 จะประกอบด้วยวงจรถ่ายกำเนิดความถี่สูง, วงจรนับ, และแลกซ์ข้อมูล วงจรถอดรหัสตัวเลข 7 ส่วนโดยตรง C8, C9, XTAL ค่า 10 MHz R8, R9 ต่อไว้เพื่อกำหนดค่าความถี่ของฐานเวลาของวงจรถ่ายเวลาใน IC1 ให้เท่ากับ 10 MHz

การแสดงผลของวงจรถ่ายจะใช้วิธีการที่เรียกว่ามัลติเพลกซ์โดยจะต่อขาของ 7 Segment ให้แสดงผลที่ละหลัก การควบคุมการติดสว่างของ 7 Segment DSP1-DSP5 จะใช้สัญญาณเอาท์พุท Digital1-Digitalout5 จาก IC1 ค่าของการนับจะมีหน่วยเป็นกิโลเฮิรตซ์เสมอ

3.9 การทำงานของ Lock-in amplifier

รูปที่ 3.9 เป็นวงจรของ Lock-in amplifier ที่ใช้ในการทดลองมีการทำงานของวงจรดังนี้ สัญญาณอินพุทที่ต้องการวัดจะถูกป้อนให้กับ U1, U2 และ U3 ต่อเป็นวงจร Instrumentation Amplifier มี R1, R2, R3, R4, R5 เป็นตัวกำหนดเกณฑ์การขยายหลังจากนำสัญญาณอินพุตมาขยายในระดับที่เหมาะสมแล้วจะส่งสัญญาณดังกล่าวไปให้กับ MF 5 ทำหน้าที่เป็นวงจร Notch-filter ที่ 50 Hz และ 100 Hz ในส่วนของวงจรมี R11, R12, R13, R14, R15 และ R16 เป็นตัวกำหนดเกณฑ์ ค่า Q ของวงจร หลังจากทำการลดขนาดสัญญาณที่ 50 Hz และ 100 Hz แล้วจะถูกป้อนให้กับ BPF เพื่อกรองเอาความถี่พื้นฐานของสัญญาณมาเท่านั้น ซึ่งมี R17, R18, R19 เป็นตัวกำหนดเกณฑ์และค่า Q ของวงจรเพื่อทำการกรองเอาเฉพาะ Harmonic แรกมาแล้วเราจะทำการปรับ DC offset ให้มีค่าเป็น 0 ก่อนที่จะส่งไปวงจรคูณสัญญาณ (ส่วนของชุดปรับ DC offset ประกอบด้วย U7, VR2, R20, R21 และ R22 เมื่อทำการปรับ Offset แล้วจะนำสัญญาณที่ได้คูณกับสัญญาณอ้างอิงที่ได้ทำการปรับเฟสมีค่าเท่ากับสัญญาณที่ต้องการวัด ในการคูณสัญญาณเราจะใช้ AD534 (Four Quadrant Multiply) เป็นตัวคูณสัญญาณ ความถี่ที่ได้จากการคูณจะมีค่าเป็นสองเท่าของสัญญาณที่ต้องการวัดและถูกส่งไปยัง Low pass filter เพื่อแปลงสัญญาณที่ได้ให้เป็นไฟตรงและทำการปรับขนาดแรงดันที่ได้ให้ตรงกับค่าจริง



Lock-in Amplifier Circuit


ALL OPAMP : LF 351

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
 รูปที่ 3.10 แสดงวงจรของ Lock-in amplifier ที่ใช้งาน

บทที่ 4

ผลการทดลอง

4.1 ทดสอบการทำงานของ Notch-filter



ความถี่ความถี่ cutoff frequency

ขั้นตอนการทดลอง

1. ป้อนแรงดันเข้าที่ตำแหน่งของอินพุต
2. ป้อนความถี่ความถี่เพื่อเป็นตัวกำหนดความถี่คัทออฟของ switch capacitor โดยความถี่ที่ความถี่จะต้องมีค่าเท่ากับ 100 เท่าของความถี่คัทออฟ
3. วัดขนาดของสัญญาณเอาต์พุตที่ได้
4. เปลี่ยนความถี่อินพุตไปที่ค่าต่างๆ สังเกตการเปลี่ยนแปลงของเอาต์พุต
5. นำข้อมูลที่ได้จากการทดลองมาพล็อตเพื่อแสดงความสัมพันธ์ระหว่างแรงดันเอาต์พุตกับความถี่อินพุต

ผลการทดลอง

Notch-filter ที่ความถี่ 50 Hz ($V_{in} = 500 \text{ mV}$)

ความถี่ความถี่ = 5 KHz

$$f_{in} = 20 \text{ Hz} \quad V_o = 500 \text{ mV}$$

$$f_{in} = 50 \text{ Hz} \quad V_o = 20 \text{ mV}$$

$$f_{in} = 100 \text{ Hz} \quad V_o = 500 \text{ mV}$$

$$f_{CL} = 48.79 \text{ Hz} \quad f_{CH} = 51.28 \text{ Hz}$$

$$\begin{aligned} BW &= f_{CH} - f_{CL} \\ &= 51.28 \text{ Hz} - 48.79 \text{ Hz} \\ &= 2.49 \text{ Hz} \end{aligned}$$

เอกสารนี้เป็นค่า $Q = 15$ (สามารถกำหนดโดยค่าอัตราส่วนของความต้านทานในวงจร) ใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Notch-filter ที่ความถี่ 100 Hz ($V_{in} = 500 \text{ mV}$)

ความถี่ควมคุม = 10 KHz

$$f_{in} = 50 \text{ Hz} \quad V_o = 500 \text{ mV}$$

$$f_{in} = 70 \text{ Hz} \quad V_o = 500 \text{ mV}$$

$$f_{in} = 100 \text{ Hz} \quad V_o = 20 \text{ mV}$$

$$f_{in} = 120 \text{ Hz} \quad V_o = 500 \text{ mV}$$

$$f_{in} = 150 \text{ Hz} \quad V_o = 500 \text{ mV}$$


$$f_{CL} = 98.5 \text{ Hz} \quad f_{CH} = 101.25 \text{ Hz}$$

$$\begin{aligned} BW &= f_{CH} - f_{CL} \\ &= 101.25 \text{ Hz} - 98.5 \text{ Hz} \\ &= 2.75 \text{ Hz} \end{aligned}$$

ค่า $Q = 15$ (สามารถกำหนดได้โดยค่าอัตราส่วนของความต้านทานในวงจร)

จากผลการทดลองสามารถนำค่าที่ได้มาพล็อตกราฟผลตอบสนองต่อความถี่ได้ดังรูปต่อไปนี้

($H_{on1} \approx H_{on2}$)



รูปที่ 4.2 แสดงความสัมพัทธ์ผลตอบสนองต่อความถี่ของ Notch filter บน log scale


เมื่อ f_n = ความถี่ของ Notch filter

H_{on1} = อัตราขยายของทางเอาต์พุตของ Notch filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 ทดสอบการทำงานของ Auto band pass tracking



ความถี่ควบคุม cutoff frequency

รูปที่ 4.3 แสดงบล็อกไครแกรมการทำงานของ auto tracking band pass

ขั้นตอนการทดลอง

1. ป้อนแรงดันเข้าที่ตำแหน่งอินพุต
2. ป้อนความถี่ควบคุมเพื่อเป็นตัวกำหนดความถี่คutoff ของวงจร โดยความถี่คutoff เปลี่ยนแปลงตามความถี่ควบคุม ในอัตราส่วน 1 : 100 หรือ $f_c = 100 f_{Control}$
3. วัดค่าแรงดันเอาต์พุตที่ได้
4. เปลี่ยนความถี่อินพุตไปที่ค่าต่างๆ สังเกตการเปลี่ยนแปลงของเอาต์พุต

ผลการทดลอง

$$\text{เมื่อ } f_{Control} = 100 f_c$$

$$f_o = f_c$$

$$V_{in} = 500 \text{ mV}$$

$$f_{Control} = 100 \text{ KHz}$$

$$f_{in} = 100 \text{ Hz}$$

$$V_o = 5 \text{ mV} \quad , -23.01 \text{ dB}$$

$$f_{in} = 500 \text{ Hz}$$

$$V_o = 10 \text{ mV} \quad , -20 \text{ dB}$$

$$f_{in} = 700 \text{ Hz}$$

$$V_o = 20 \text{ mV} \quad , -16.98 \text{ dB}$$

$$f_{in} = 800 \text{ Hz}$$

$$V_o = 30 \text{ mV} \quad , -15.22 \text{ dB}$$

$$f_{in} = 900 \text{ Hz}$$

$$V_o = 120 \text{ mV} \quad , -9.20 \text{ dB}$$

$$f_{in} = 1 \text{ KHz}$$


$$V_o = 500 \text{ mV} \quad , -3.01 \text{ dB}$$

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นไว้สำหรับการใช้งานเท่านั้น ไม่สามารถนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$f_{in} = 1.2 \text{ KHz}$	$V_o = 60 \text{ mV}$, -12.21 dB
$f_{in} = 1.3 \text{ KHz}$	$V_o = 30 \text{ mV}$, -15.22 dB
$f_{in} = 1.4 \text{ KHz}$	$V_o = 25 \text{ mV}$, -16.02 dB
$f_{in} = 1.5 \text{ KHz}$	$V_o = 20 \text{ mV}$, -16.98 dB
$f_{in} = 2 \text{ KHz}$	$V_o = 10 \text{ mV}$, -20 dB
$f_{in} = 5 \text{ KHz}$	$V_o \cong 5 \text{ mV}$, 23.01 Db

$BW \approx 10 \text{ Hz}$ $Q = 32$



รูปที่ 4.4 กราฟแสดงผลตอบสนองความถี่ของ auto tracking band pass

4.3 ทดสอบส่วนของวงจรรคูณความถี่ (frequency multiplier)



รูปที่ 4.5 แสดงบล็อกไคแกรมการทำงานของวงจรรคูณความถี่

ขั้นตอนการทดลอง


1. ป้อนความถี่เข้าที่อินพุทของวงจร
2. วัดค่าความถี่ที่ได้จากเอาต์พุท
3. เปลี่ยนความถี่อินพุทไปที่ค่าต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. บันทึกผลการทดลองที่ได้

ผลการทดลอง




4.4 การทดสอบส่วนของวงจรมัลติพลาย



รูปที่ 4.5 รูปแสดงการทดสอบวงจรมัลติพลาย


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ หากมีให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. ต่อวงจร ในรูปที่ 4.5
2. ป้อนสัญญาณอินพุตเข้าที่ตำแหน่ง in1, in2
3. โหมที่นี้ป้อนสัญญาณ in1 ด้วยสัญญาณไซน์ 0.1 Vp-p และป้อนสัญญาณอินพุต in2 ด้วยสัญญาณไซน์ 1 Vp-p
4. ใช้สโคปวัดสัญญาณที่ตำแหน่งเอาต์พุต
5. เปลี่ยนความถี่อินพุตไปที่ความถี่ต่างๆ เพื่อสังเกตค่าความถี่สูงสุดที่ AD 534 สามารถทำงานได้
6. บันทึกผลการทดลองและวาดกราฟ



รูปที่ 4.6 แสดงรูปสัญญาณที่ได้จากวงจรคูณสัญญาณโดยสัญญาณเอาต์พุตเป็นสัญญาณไซน์

4.5 ทดสอบการทำงานของ Lock-in amplifier



รูปที่ 4.7 รูปแสดงการทดสอบการทำงานของ Lock-in amplifier

ขั้นตอนการทดลอง

1. ต่อวงจรตามรูปที่ 4.7

2. กำหนดให้ $R1 = 470\text{ K}\Omega$ และ $R2 = 2.2\ \Omega$ $V_{\text{sin}} = 2.88\text{ mV}_{\text{rms}}$

3. นำสัญญาณที่ตกคร่อม R2 ป้อนเข้า Lock-in amplifier เพื่อทำการวัด

4. บันทึกผลการทดลองและเปรียบเทียบค่าที่คำนวณได้
5. วัดค่าผลการตอบสนองความถี่ของ Lock-in amplifier โดยลองทำการเปลี่ยนความถี่ไปเรื่อยๆ
6. วัดสัญญาณที่ตำแหน่งต่างๆ ของ Lock-in amplifier

หาค่าที่คำนวณได้

$$V_{in} = (V_s \cdot R_2) / (R_1 + R_2)$$

$$V_{in} = (2.88)(2.2) / (470K + 2.2)$$

$$= 13.48 \mu V$$

ค่าที่วัดได้จาก Lock-in amplifier = 13.2 μV


$$\text{ค่าความคลาดเคลื่อน} = (13.48 - 13.2) / 13.48 * 100\%$$

$$= 2\%$$


V_s (Vrms)	R_1 (K Ω)	R_2 (Ω)	ค่าที่วัด (μV)	ค่าที่คำนวณ (μV)	ค่าความผิดพลาด (%)
4.7	1000	2.35	10.8	11	1.69
4.7	1000	4.7	23.8	22.08	7.7
4.7	1000	9.4	44.4	44.17	0.518
2.88	470	2.2	13.2	13.48	2

$$R_1 = 1 M\Omega \quad R_2 = 20\Omega \quad V_s = 4.7 \text{ Vrms}$$


ความถี่ (Hz)	ค่าที่วัดได้ (μV)
400	92.6
500	94.0
600	97.8
700	93.5
800	96.2
900	96.5
1000	95.6
1500	96
2000	96.2
2500	95.8



รูปที่ 4.8 รูปแสดงสัญญาณ v_s เทียบกับ v_{in}




รูปที่ 4.9 แสดงสัญญาณอินพุตหลังจากทำการขยายแล้ว




เอกสารนี้เป็นเอกสารรูปที่ 4.10 แสดงสัญญาณหลังจากผ่านวงจร Notch filter 50 Hz และ 100 Hz


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.11 แสดงสัญญาณหลังจากผ่านวงจรกรองความถี่บางช่วงผ่าน



รูปที่ 4.12 แสดงสัญญาณที่ต้องการวัดกับสัญญาณอ้างอิงหลังจากปรับเฟสให้เท่ากันแล้ว




รูปที่ 4.13 แสดงสัญญาณเอาต์พุตที่ได้จากวงจรคูณสัญญาณทุกครั้งที่มีการนำไปใช้



รูปที่ 4.14 รูปแสดงสัญญาณเอาต์พุตหลังจากผ่าน Low pass filter

4.6 ทดสอบการใช้งาน Lock-in amplifier ในการวัดปริมาณแสง




ขั้นตอนการทดลอง

1. ต่อวงจรทั้งหมดดังรูป แต่ในการทดลองนี้ในหลอดไฟธรรมดาแทน (หลอดไฟรถยนต์ขนาด 24 V)
2. ป้อนแรงดันไฟตรงขนาด 10 V ให้กับหลอดไฟ
3. นำความถี่ที่ได้จาก Chopper Modulator ไปเป็นความถี่อ้างอิงให้กับ Lock-in amplifier
4. บันทึกค่าแรงดันที่วัดได้จาก Lock-in amplifier
5. เปลี่ยนความถี่ในการ Chop ไปเรื่อยๆ และบันทึกค่าแรงดันที่วัดได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ในเคอร์ Chop	ค่าแรงดันที่วัดได้
250 Hz	188.9 μ V
300 Hz	187.7 μ V
400 Hz	189.8 μ V
500 Hz	190 μ V
600 Hz	191.0 μ V
700 Hz	191.1 μ V
800 Hz	192.8 μ V
900 Hz	190.8 μ V
1000 Hz	189.5 μ V
1100 Hz	190.4 μ V



รูปที่ 4.15 กราฟแสดงค่าแรงดันที่วัดได้ที่มีความถี่ Chop ต่าง ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปและวิจารณ์

เราได้ทำการทดสอบส่วนประกอบต่างๆ ของ Lock-in amplifier ประกอบด้วยส่วนต่างๆ ดังนี้คือ Notch filter , Auto tracking band pass filter , วงจรคูณความถี่ 100 เท่า , วงจรเลื่อนเฟสสัญญาณ และ วงจรคูณสัญญาณ โดยสามารถนำมาวิเคราะห์และสรุปผลได้ดังนี้

1. ผลการทดลองของวงจร notch filter

ในการศึกษาและทำการทดลองเราได้ใช้ IC เบอร์ MF 5 ซึ่งเป็น switch capacitor filter เป็นตัวตัดสัญญาณที่เราไม่ต้องการ โดยสามารถควบคุมความถี่ที่ขอยกจากความถี่ควบคุมซึ่งความถี่ควบคุมที่ใช้จะมีค่าเท่ากับ 100 เท่าของความถี่ที่เราไม่ต้องการ ในที่นี้เราใช้ความถี่ควบคุมเท่ากับ 5 KHz และ 10 KHz เพื่อกำจัดความถี่ที่เราไม่ต้องการคือ 50 Hz และ 100 Hz จากผลการทดลองที่ได้มันสามารถตัดความถี่ 50 และ 100 Hz ที่เราไม่ต้องการออกไปได้ แต่เราจะต้องจัดระดับสัญญาณที่จะทำการป้อนเข้า MF5 ให้มีค่าที่เหมาะสมคือสัญญาณที่ป้อนเข้ามาจะต้องมีค่าไม่มากหรือน้อยจนเกินไปเพื่อที่จะทำให้สามารถตัดสัญญาณรบกวนได้ดีที่สุด แต่ในการนำ IC Switch capacitor filter มาใช้งานจะมีปัญหาตรงที่ความถี่ควบคุมที่ใช้จะต้องมีค่าเป็น 100 เท่าจริงๆ เพื่อที่จะทำให้สามารถกำจัดสัญญาณที่ไม่ต้องการได้จริงๆ ซึ่งการปรับความถี่ควบคุมนี้จะค่อนข้างทำได้ยาก

2. ผลการทดลองของ Auto band pass tracking

จากในภาคการศึกษาที่ผ่านมาเราได้ใช้ IC เบอร์ MAX 268 ทำหน้าที่เป็น Auto band pass tracking แต่เนื่องจาก IC เบอร์นี้หาซื้อได้ยาก ดังนั้นในเทอมการศึกษานี้จึงได้เปลี่ยนมาใช้ IC เบอร์ MF 5 แทนแต่ IC เบอร์นี้จะมีคุณสมบัติในการใช้งานต่างๆ ด้อยกว่า MAX 268 คือ มันจะตอบสนองความถี่ได้น้อยกว่า MAX 268 และการกำหนดค่า Q จะต้องมีกรนำความต้านทานภายนอกมาต่อแต่สำหรับ MAX 268 จะสามารถกำหนดค่า Q ได้ง่ายกว่า ถึงอย่างไรก็ตามเราก็ยังสามารถนำ MF5 มาทำเป็น Auto band pass tracking ได้แต่ใช้งานได้ในช่วงความถี่ต่ำเท่านั้นเนื่องจากที่ความถี่สูงขึ้นไปจะทำให้ผลการตอบสนองไม่เป็นเชิงเส้นจึงไม่สามารถใช้งานได้

3. ผลการทดลองของวงจรคูณความถี่ 100 เท่า

จากผลการทดลองสามารถสรุปได้ว่าเราสามารถนำ PLL ต่อรวมกับ Decade counter เพื่อใช้ในการคูณความถี่ 100 เท่าได้ แต่มันจะมีผลการตอบสนองต่อการเปลี่ยนแปลงความถี่ค่อนข้างช้าจึงทำให้ระบบทั้งหมดตอบสนองต่อสัญญาณอินพุตช้าตามไปด้วย

4. ผลการทดลองส่วนของวงจรเลื่อนเฟส

จากเทอมการศึกษาที่ผ่านมามีปัญหาตรงที่ว่าวงจรเลื่อนเฟสสัญญาณสามารถตอบสนอง
เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ในการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ในช่วงแคบๆ ดังนั้นในเทอมการศึกษานี้จึงได้ทำการปรับปรุงโดยการเพิ่มย่านในการเลื่อนเฟสให้มีค่ากว้างมากขึ้นและได้เพิ่มส่วนของวงจรกลับเฟส 180 องศาขึ้นมาเพื่อที่จะสามารถปรับการเลื่อนเฟสได้ 360 องศาจริงๆ

5. ผลการทดลองส่วนของวงจรคุณลักษณะ

ในการทดลองวงจรคุณลักษณะสามารถสรุปได้ว่า เราสามารถนำ AD534 มาทำเป็นวงจรคุณลักษณะได้แต่สัญญาณอินพุตที่ป้อนเข้ามาจะต้องมีการชดเชย DC Offset เพราะในการคุณลักษณะจะมีแรงดัน DC ภายในตัว IC เองคุณเข้าไปด้วยจึงทำให้เอาท์พุทของการคุณมีค่าผิดพลาดไป

6. การทดลองใช้ Lock-in amplifier ในการวัดปริมาณไฟฟ้าที่มีขนาดเล็กๆ



จากการทดลองเราได้ทำการวัดขนาดสัญญาณไฟฟ้าที่มีขนาดเล็กเป็น microvolt โดยค่าที่วัดได้จาก Lock-in amplifier มีค่าใกล้เคียงกับค่าที่คำนวณได้มากแต่ค่าที่อ่านได้จะมีค่าไม่นิ่งเท่าที่ควร ซึ่งอาจจะเกิดจากการรบกวนจากระบบภายนอกหรืออาจจะเกิดจากการเดินสายภายในเครื่องไม่ดีพอจึงทำให้สัญญาณจากภายนอกแทรกสอดเข้ามาได้ แต่ค่า error ที่เกิดขึ้นอยู่ในระดับที่ยอมรับได้


7. การทดลองการใช้ Lock-in amplifier วัดปริมาณของแสง การทดลองส่วนนี้สรุปได้ว่า เราสามารถนำ Lock-in amplifier ไปวัดปริมาณของแสงได้แต่ค่าที่ได้จะมีค่าไม่นิ่งทั้งนี้เนื่องจากใบพัดที่ใช้ในการ Chop มีความห่างของแต่ละช่องไม่เท่ากันจึงทำให้ค่าแรงดันที่วัดได้แกว่งไปมา

ภาคผนวก ก.

1. แสดงรูปในพัลส์ที่ใช้ในการ Chop ลักษณะต่างๆ


การใช้ Lock-in amplifier วัดปริมาณแสงเราจะต้องมีสัญญาณอ้างอิงป้อนให้กับระบบสัญญาณอ้างอิงจะได้มาจากการตัดแสงของโมพัลส์เพื่อทำให้แรงดันไฟ DC ที่วัดเปลี่ยนเป็นสัญญาณไฟสลับโดยมีรูปสัญญาณเป็น Pulse ที่เกิดจากการตัดแสงของโมพัลส์ ดังนั้นการเลือกใช้โมพัลส์จึงมีผลต่อระบบอย่างมากเพราะถ้าความถี่อ้างอิงที่ป้อนให้กับ Lock-in amplifier มีค่าไม่เหมาะสมหรือผิดพลาดก็จะทำให้ค่าที่






รูปที่ 1 แสดงรูปแบบใบพัดชนิดต่างๆ

ใช้ในการวัดผลผลิตไปด้วยดังนั้นเราจึงเลือกชนิดของใบพัดให้เหมาะสม ชนิดต่างๆ ของใบพัดแสดงดัง
 เอกสารที่ส่งวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2 แสดงการนำ Lock-in amplifier ไปใช้วัดปริมาณแสง



รูปที่ 3 บล็อกโคแอดแกรมของ Lock-in amplifier ชนิด 2 เฟส


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Lock-In Schematic / 2f mode



รูปที่ 4 บล็อก ไดอะแกรม Lock-in amplifier ที่มีความถี่อ้างอิงเป็น 2 เท่าของความถี่ที่ต้องการวัด

Lock-In Schematic I




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้นที่ผู้จัดทำเอกสารฉบับนี้ จะไม่รับผิดชอบต่อการใช้งานที่ผิดพลาดซึ่งมีการนำไปใช้

รูปที่ 5 บล็อก ไดอะแกรมของ Lock-in amplifier ที่มีความถี่อ้างอิงเท่ากับ

ความถี่ที่ต้องใช้




รูปที่ 6 รูปร่างของเครื่อง Lock-in amplifier ที่ใช้งานกันทั่วไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ข.

1. LOCK-IN AMPLIFIER



รูปที่ 7 รูปแสดงลักษณะของเครื่อง Lock-in amplifier ที่สร้างขึ้นมา

1. สวิตช์ POWER

ทำหน้าที่ตัดต่อแรงดันไฟ 220 V เพื่อให้ Lock-in amplifier ทำงานและหยุดทำงาน

2. ขั้ว BNC INPUT

เป็นขั้วที่ใช้สำหรับรับป้อนแรงดันอินพุตที่จะทำการวัด โดยสามารถใช้งานได้ในช่วง 1-200 ไมโครโวลท์ ความถี่สูงสุด 3 KHz

3. SENSITIVITY

ใช้ในการปรับเกณฑ์การขยายของวงจร Differential ให้มีค่าเหมาะสมกับขนาดของสัญญาณ

20 dB ใช้วัดแรงดันในช่วง 1-10 μV

30 dB ใช้วัดแรงดันในช่วง 10-25 μV

40 dB ใช้วัดแรงดันในช่วง 25-50 μV

50 dB ใช้วัดแรงดันในช่วง 50-100 μV

60 dB ใช้วัดแรงดันในช่วง 100-200 μV

4. DISPLAY

ใช้แสดงค่าแรงดันที่ทำการวัด โดยมีหน่วยเป็น μV_{rms}

5. REF

เป็นขั้วอินพุตใช้สำหรับป้อนความถี่อ้างอิงในการวัดสัญญาณ โดยก่อนจะนำสัญญาณอ้างอิงมาป้อนที่นี่จะต้องทำการปรับค่าความต่างเฟสให้เป็นศูนย์ก่อน

6. MONITOR

เป็นขั้วเอาต์พุตใช้สำหรับดูรูปร่างของสัญญาณก่อนที่จะผ่านกระบวนการ Filter ทั้งหมดแล้ว เพื่อดูว่าสัญญาณที่ต้องการวัดถูกตัดสัญญาณรบกวนออกหมดหรือยัง และยังใช้สำหรับวัดเทียบกับสัญญาณอ้างอิงเพื่อใช้ในการปรับเฟสของสัญญาณให้มีค่าเท่ากันก่อนป้อนเข้าวงจรคูณ

7. OUTPUT


ที่ตำแหน่งนี้สัญญาณจะมีลักษณะเป็นไฟตรง ค่าแรงดันตรงนี้จะเป็ค่าแรงดันที่ได้จากการวัดสัญญาณ โดยจะเป็นค่า RMS ของสัญญาณที่ทำการวัด ซึ่งอาจจะนำแรงดันดังกล่าวไปใช้งานต่อไปได้

8. TIME CONSTANT

ใช้ปรับเลือกค่าคัทออฟของวงจร LPE สามารถปรับเลือกค่า ได้ตั้งแต่ 0.1 S , 0.3 S , 1 S และ 3 S ในการเลือกค่า TIME CONSTANT จะขึ้นอยู่กับความถี่ที่ทำการวัดเพราะถ้าเลือกค่าไม่เหมาะสมจะทำให้แรงดันที่แสดงผลแกว่งไปมาแต่ถ้าเลือกค่า TIME CONSTANT มากเกินไปก็จะทำให้ค่าที่ได้ไม่เปลี่ยนแปลงตามอินพุตจริงๆ ดังนั้นจึงต้องปรับค่า TIME CONSTANT ให้เหมาะสมที่สุด



2. PHASE CONTROLLER



รูปที่ 8 แสดงลักษณะของ PHASE CONTROLLER ที่สร้างขึ้น

1. สวิตช์ POWER

ทำหน้าที่ตัดต่อแรงดันไฟ 220 V เพื่อให้ Phase controller ทำงานและหยุดทำงาน

2. ADJUST PHASE

ให้สำหรับเปลี่ยนเฟสของสัญญาณอินพุต ที่ป้อนเข้ามาโดยปุ่มปรับด้านซ้ายใช้ปรับสัญญาณให้เลื่อนไปทางซ้ายมือ และปุ่มทางด้านขวา ใช้ปรับสัญญาณให้เลื่อนไปทางด้านขวา

3. INPUT

ใช้เป็นขั้วรับสัญญาณที่จะทำการปรับเฟส ป้อนอินพุตได้สูงสุดไม่เกิน 5VP-P และความถี่สูงสุดไม่เกิน 3 KHz


4. OUTPUT

สัญญาณที่ทำการปรับเฟสแล้วจะถูกป้อนมายังที่ตำแหน่งนี้และเราสามารถดึงสัญญาณตรงตำแหน่งนี้มาใช้งานได้

5. FREQUENCY SELECT

ใช้สำหรับปรับย่านความถี่ที่จะทำการเลื่อนเฟส โดยในการปรับเฟสควรเลื่อนย่านความถี่ให้ถูกต้องเพราะถ้าย่านความถี่ที่ตั้งไว้ไม่ถูกต้องจะทำให้ไม่สามารถเลื่อนเฟสได้ครบ 360 องศา หรืออาจทำให้ขนาดของสัญญาณเอาต์พุตถูกลดทอนลงได้

3. CHOPPER CONTROLLER



รูปที่ 9 ลักษณะของ CHOPPER CONTROLLER ที่สร้างขึ้นมา

1. สวิตช์ POWER

ทำหน้าที่ตัดต่อแรงดันไฟ 220 V เพื่อให้ Chopper controller ทำงานและหยุดทำงาน

2. RESET

ใช้ clear ค่าที่แสดงผลบน segment ให้มีค่าเป็น 0 โดย DISPLAY จะมีค่าเป็น 0 เมื่อกดปุ่มนี้

3. HOLD

ใช้คงสถานะของค่าที่แสดงผลให้มีค่าคงที่ โดยค่าความถี่ที่แสดงผลจะมีค่าคงที่เมื่อกดปุ่มนี้


4. SPEED

ใช้ปรับความเร็วรอบของมอเตอร์เพื่อใช้ควบคุมความถี่ในการ CHOP แสง โดยสามารถปรับความถี่ CHOP ได้สูงสุด 6 KHz

5. DISPLAY

แสดงค่าความถี่ที่ใช้ในการ CHOP สัญญาณ มีหน่วยเป็น KHz

4. CHOPPER MODULATOR



รูปที่ 10 แสดงลักษณะของ OPTICAL CHOPPER ที่สร้างขึ้นมา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. ข้อแก้ไขและปรับปรุง

1. เครื่อง Lock-in amplifier นี้ไม่สามารถใช้งานที่ความถี่สูงเกิน 5 KHz ได้เนื่องจากคุณสมบัติของตัว IC switch cap ที่ใช้งานไม่สามารถทำงานที่ความถี่สูงได้ ดังนั้นจึงควรเลือกใช้ IC ที่สามารถทำงานที่ความถี่สูงได้ แต่ราคาอาจจะแพง
2. การปรับ Phase shift เวลาปรับจะต้องใช้ Oscilloscope วัดเพื่อดู Phase shift ของ Signal และ Reference ดังนั้นจึงควรมีตัวแสดงผลการเลื่อน Phase เพื่อสะดวกในการใช้
3. ตัวไมโครที่ใส่ในการตัดแสงจะมีที่กบปิดแต่ละซีกไม่เท่ากันพอดี เนื่องจากตัดด้วยมือจึงมีค่า error เกิดขึ้นและเมื่อนำไปตัดแสงจะทำให้ได้สัญญาณ Square wave ที่ไม่สมบูรณ์
4. ตัวมอเตอร์ที่ใช้จะมีความเร็วรอบไม่คงที่ ที่ความถี่ต่ำ จึงทำให้สัญญาณ Square wave ที่ได้ไม่นิ่ง



MF5 Universal Monolithic Switched Capacitor Filter


General Description

The MF5 consists of an extremely easy to use, general purpose CMOS active filter building block and an uncommitted op amp. The filter building block, together with an external clock and a few resistors, can produce various second order functions. The filter building block has 3 output pins. One of the output pins can be configured to perform highpass, all-pass or notch functions and the remaining 2 output pins perform bandpass and lowpass functions. The center frequency of the filter can be directly dependent on the clock frequency or it can depend on both clock frequency and external resistor ratios. The uncommitted op amp can be used for cascading purposes, for obtaining additional all-pass and notch functions, or for various other applications. Higher order filter functions can be obtained by cascading several MF5s or by using the MF10 in conjunction with the MF10 (dual switched capacitor filter building block). The MF5 is functionally compatible with the MF10. Any of the classical filter configurations (such as Butterworth, Bessel, Cauer and Chebyshev) can be formed.


Features

- Low cost
- 14-pin DIP or 14-pin Surface Mount (SO) wide-body package
- Easy to use
- Clock to center frequency ratio accuracy $\pm 0.6\%$
- Filter cutoff frequency stability directly dependent on external clock quality
- Low sensitivity to external component variations
- Separate highpass (or notch or all-pass), bandpass, low-pass outputs
- $f_0 \times Q$ range up to 200 kHz
- Operation up to 30 kHz (typical)
- Additional uncommitted op-amp

Block and Connection Diagrams



All Packages



Top View

Order Number MF5CN
See NS Package Number N14A
Order Number MF5CWM
See NS Package Number M14B

TL/H/5068-2

MF5 Universal Monolithic Switched Capacitor Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage ($V^+ - V^-$)	14V
Power Dissipation $T_A = 25^\circ\text{C}$ (note 1)	500 mW
Storage Temp.	150°C
Soldering Information:	
N Package: 10 sec.	260°C
SO Package: Vapor phase (60 sec.)	215°C
Infrared (15 sec.)	220°C

See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.

Input Voltage (any pin)	$V^- < V_{in} < V^+$
Operating Temp. Range	$T_{MIN} < T_A < T_{MAX}$
MF5CN, MF5CWM	$0^\circ\text{C} < T_A < 70^\circ\text{C}$

Electrical Characteristics $V^+ = 5V \pm 0.5\%$, $V^- = -5V \pm 0.5\%$ unless otherwise noted. Boldface limits apply over temperature, $T_{MIN} < T_A < T_{MAX}$. For all other limits $T_A = 25^\circ\text{C}$.

Parameter		Conditions	Typical (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	Units
Supply Voltage ($V^+ - V^-$)	Min				8	V
	Max				14	V
Maximum Supply Current		Clock applied to Pin 8 No Input Signal	4.5	8.0		mA
Clock Feedthrough	Filter Output		10			mV
	Op-amp Output		10			mV

Filter Electrical Characteristics $V^+ = 5V \pm 0.5\%$, $V^- = -5V \pm 0.5\%$ unless otherwise noted. Boldface limits apply over temperature, $T_{MIN} < T_A < T_{MAX}$. For all other limits $T_A = 25^\circ\text{C}$.


Parameter		Conditions	Typical (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	Units
Center Frequency Range (f_o)	Max		30		20	kHz
	Min		0.1		0.2	Hz
Clock Frequency Range (f_{CLK})	Max		1.5		1.0	MHz
	Min		5.0		10	Hz
Clock to Center Frequency Ratio (f_{CLK}/f_o)	Ideal Q=10	$V_{pin9} = +5V$ $f_{CLK} = 250\text{ kHz}$	$50.11 \pm 0.2\%$	$50.11 \pm 1.5\%$		
	Mode 1	$V_{pin9} = -5V$ $f_{CLK} = 500\text{ kHz}$	$100.04 \pm 0.2\%$	$100.04 \pm 1.5\%$		
f_{CLK}/f_o Temp. Coefficient		$V_{pin9} = +5V$ (50:1 CLK ratio)	± 10			ppm/°C
		$V_{pin9} = -5V$ (100:1 CLK ratio)	± 20			ppm/°C
Q Accuracy (Max) (Note 2)		Ideal Q=10 $V_{pin9} = +5V$ $f_{CLK} = 250\text{ kHz}$		± 10		%
		Mode 1 $V_{pin9} = -5V$ $f_{CLK} = 500\text{ kHz}$		± 10		%
Q Temperature Coefficient		$V_{pin9} = +5V$ (50:1 CLK ratio)	-200			ppm/°C
		$V_{pin9} = -5V$ (100:1 CLK ratio)	-70			ppm/°C
DC Lowpass Gain Accuracy (Max)		Mode 1 $R1 = R2 = 10\text{ k}\Omega$		± 0.2		dB
DC Offset Voltage (Max) (Note 3)	V_{os1}		± 5.0			mV
	V_{os2}	$V_{pin9} = +5V$	-185			mV
	V_{os3}	(50:1 CLK ratio)	+115			mV
	V_{os2}	$V_{pin9} = -5V$	-310			mV
	V_{os3}	(100:1 CLK ratio)	+240			mV

Filter Electrical Characteristics $V^+ = +5V \pm 0.5\%$, $V^- = -5V \pm 0.5\%$ unless otherwise noted. Boldface limits apply over temperature, $T_{MIN} < T_A < T_{MAX}$. For all other limits $T_A = 25^\circ\text{C}$. (Continued)						
Parameter		Conditions	Typical (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	Units
Output Swing (Min)	BP, LP pins	$R_L = 5\text{ k}\Omega$	± 4.0	± 3.8		V
	N/AP/HP pin	$R_L = 3.5\text{ k}\Omega$	± 4.2	± 3.8		V
Dynamic Range (Note 4)	$V_{pin0} = +5V$ (50:1 CLK ratio)		83			dB
	$V_{pin0} = -5V$ (100:1 CLK ratio)		80			dB
Maximum Output Short Circuit Current (Note 5)	Source		20			mA
	Sink		3.0			mA
OP-AMP Electrical Characteristics $V^+ = +5V \pm 0.5\%$, $V^- = -5V \pm 0.5\%$ unless otherwise noted. Boldface limits apply over temperature, $T_{MIN} < T_A < T_{MAX}$. For all other limits $T_A = 25^\circ\text{C}$.						
Parameter		Conditions	Typical (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	Units
Gain Bandwidth Product			2.5			MHz
Output Voltage Swing (Min)		$R_L = 3.5\text{ k}\Omega$	± 4.2	± 3.8		V
Slew Rate			7.0			V/ μs
DC Open-Loop Gain			80			dB
Input Offset Voltage (Max)			± 5.0	± 20		mV
Input Bias Current			10			μA
Maximum Output Short Circuit Current (Note 5)	Source		20			mA
	Sink		3.0			mA
Logic Input Characteristics Boldface limits apply over temperature, $T_{MIN} < T_A < T_{MAX}$. All other limits $T_A = 25^\circ\text{C}$.						
Parameter		Conditions	Typical (Note 6)	Tested Limit (Note 7)	Design Limit (Note 8)	Units
CMOS Clock Input	Min Logical "1" Input Voltage	$V^+ = +5V$, $V^- = -5V$, $V_{Lsh} = 0V$		3.0		V
	Max Logical "0" Input Voltage			-3.0		V
	Min Logical "1" Input Voltage	$V^+ = +10V$, $V^- = 0V$, $V_{Lsh} = +5V$		8.0		V
	Max Logical "0" Input Voltage			2.0		V
TTL Clock Input	Min Logical "1" Input Voltage	$V^+ = +5V$, $V^- = -5V$, $V_{Lsh} = 0V$		2.0		V
	Max Logical "0" Input Voltage			0.3		V
<p>Note 1: The typical junction-to-ambient thermal resistance (θ_{JA}) of the 14 pin N package is 160°C/W, and 92°C/W for the M package.</p> <p>Note 2: The accuracy of the Q value is a function of the center frequency (f_c). This is illustrated in the curves under the heading "Typical Performance Characteristics".</p> <p>Note 3: V_{OH1}, V_{OH2}, and V_{OH3} refer to the internal offsets as discussed in the Application Information section 3.4.</p> <p>Note 4: For $\pm 5V$ supply the dynamic range is referenced to 2.82V rms (4V peak) where the wideband noise over a 20 kHz bandwidth is typically 200 μV rms for the MP5 with a 50:1 CLK ratio and 290 μV rms for the MP5 with a 100:1 CLK ratio.</p> <p>Note 5: The short circuit source current is measured by forcing the output that is being tested to its maximum positive voltage swing and then shorting that output to the negative supply. The short circuit sink current is measured by forcing the output that is being tested to its maximum negative voltage swing and then shorting that output to the positive supply. These are the worst case conditions.</p> <p>Note 6: Typicals are at 25°C and represent most likely parametric norm.</p> <p>Note 7: Guaranteed and 100% tested.</p> <p>Note 8: Guaranteed, but not 100% tested. These limits are not used to calculate outgoing quality levels.</p>						

Pin Description


<p>LP(14), BP(1), N/AP/HP(2): The second order lowpass, bandpass, and notch/allpass/highpass outputs. The LP and BP outputs can typically sink 1 mA and source 3 mA. The N/AP/HP output can typically sink 1.5 mA and source 3 mA. Each output typically swings to within 1V of each supply.</p> <p>INV1(3): The inverting input of the summing op amp of the filter. This is a high impedance input, but the non-inverting input is internally tied to AGND, making INV1 behave like a summing junction (low impedance current input).</p> <p>SI(4): SI is a signal input pin used in the allpass filter configurations (see modes 4 and 5). The pin should be driven with a source impedance of less than 1 kΩ. If SI is not driven with a signal it should be tied to AGND (mid-supply).</p> <p>SA(5): The pin activates a switch that connects one of the inputs of the filter's second summer to either AGND (SA tied to V-) or to the lowpass (LP) output (SA tied to V+). This offers the flexibility needed for configuring the filter in its various modes of operation.</p> <p>50/100(9): This pin is used to set the internal clock to center frequency ratio (f_{CLK}/f_0) of the filter. By tying the pin to V+ an f_{CLK}/f_0 ratio of about 50:1 (typically $50.11 \pm 0.2\%$) is obtained. Tying the 50/100 pin to either AGND or V- will set the f_{CLK}/f_0 ratio to about 100:1 (typically $100.04 \pm 0.2\%$).</p> <p>AGND(11): This is the analog ground pin. This pin should be connected to the system ground for dual supply operation or biased to mid-supply for single supply operation. For a further discussion of mid-supply biasing techniques see the Applications Information (Section 3.2). For optimum filter performance a "clean" ground must be provided.</p>	<p>V+(6), V-(10): These are the positive and negative supply pins. The MF5 will operate over a total supply range of 8V to 14V. Decoupling the supply pins with 0.1 μF capacitors is highly recommended.</p> <p>CLK(8): This is the clock input for the filter. CMOS or TTL logic level clocks can be accommodated by setting the L Sh pin to the levels described in the L Sh pin description. For optimum filter performance a 50% duty cycle clock is recommended for clock frequencies greater than 200 kHz. This gives each op amp the maximum amount of time to settle to a new sampled input.</p> <p>L Sh(7): This pin allows the MF5 to accommodate either CMOS or TTL logic level clocks. For dual supply operation (i.e., ±5V), a CMOS or TTL logic level clock can be accepted if the L Sh pin is tied to mid-supply (AGND), which should be the system ground. For single supply operation the L Sh pin should be tied to mid-supply (AGND) for a CMOS logic level clock. The mid-supply bias should be a very low impedance node. See Applications Information for biasing techniques. For a TTL logic level clock the L Sh pin should be tied to V- which should be the system ground.</p> <p>INV2(12): This is the inverting input of the uncommitted op amp. This is a very high impedance input, but the non-inverting input is internally tied to AGND, making INV2 behave like a summing junction (low-impedance current input).</p> <p>Vo2(13): This is the output of the uncommitted op amp. It will typically sink 1.5 mA and source 3.0 mA. It will typically swing to within 1V of each supply.</p>
--	---

Typical Performance Characteristics



TLA/5068-3

Typical Performance Characteristics (Continued)



TL/H/5056-4

1.0 Definitions of Terms

f_{CLK} : the frequency of the external clock signal applied to pin 8.

f_0 : center frequency of the second order function complex pole pair. f_0 is measured at the bandpass output of the MF5, and is the frequency of maximum bandpass gain. (Figure 1).

f_{notch} : the frequency of minimum (ideally zero) gain at the notch output.

f_z : the center frequency of the second order complex zero pair, if any. If f_z is different from f_0 and if Q_z is high, it can be

covered as the frequency of a notch at the allpass output. (Figure 10).

Q : "quality factor" of the 2nd order filter. Q is measured at the bandpass output of the MF5 and is equal to f_0 divided by the $-3dB$ bandwidth of the 2nd order bandpass filter (Figure 1). The value of Q determines the shape of the 2nd order filter responses as shown in Figure 6.

Q_z : the quality factor of the second order complex zero pair, if any. Q_z is related to the allpass characteristic, which is written:

$$H_{AP}(s) = \frac{H_{OAP} \left(s^2 - \frac{s\omega_0}{Q_z} + \omega_0^2 \right)}{s^2 + \frac{s\omega_0}{Q} + \omega_0^2}$$

where $Q_z = Q$ for an all-pass response.

H_{BP} : the gain (in V/V) of the bandpass output at $f = f_0$.


H_{LP} : the gain (in V/V) of the lowpass output as $f \rightarrow 0$ Hz (Figure 2).

H_{HP} : the gain (in V/V) of the highpass output as $f \rightarrow f_{CLK}/2$ (Figure 3).


H_{ON} : the gain (in V/V) of the notch output as $f \rightarrow 0$ Hz and as $f \rightarrow f_{CLK}/2$, when the notch filter has equal gain above and below the center frequency (Figure 4). When the low-frequency gain differs from the high-frequency gain, as in modes 2 and 3a (Figures 11 and 8), the two quantities below are used in place of H_{ON} .

H_{ON1} : the gain (in V/V) of the notch output as $f \rightarrow 0$ Hz.

H_{ON2} : the gain (in V/V) of the notch output as $f \rightarrow f_{CLK}/2$.



(a) TL/H/5056-5



(b) TL/H/5056-6

$$H_{BP}(s) = \frac{H_{OAP} Q s}{s^2 - \frac{s\omega_0}{Q} - \omega_0^2}$$


$$Q = \frac{f_0}{f_{11} - f_L} \quad f_0 = \sqrt{f_{11} f_L}$$

$$f_L = f_0 \left(\frac{1}{2Q} - \sqrt{\left(\frac{1}{2Q} \right)^2 - 1} \right)$$


$$f_{11} = f_0 \left(\frac{1}{2Q} + \sqrt{\left(\frac{1}{2Q} \right)^2 - 1} \right)$$

$$\omega_0 = 2\pi f_0$$

FIGURE 1. 2nd-Order Bandpass Response



(a) TL/H/5056-7



(b) TL/H/5056-8


$$H_{LP}(s) = \frac{H_{OAP} \omega_0^2}{s^2 - \frac{s\omega_0}{Q} - \omega_0^2}$$

$$f_c = f_0 \times \sqrt{\left(1 - \frac{1}{2Q^2} \right) - \sqrt{\left(1 - \frac{1}{2Q^2} \right)^2 - 1}}$$


$$f_p = f_0 \times \sqrt{1 - \frac{1}{2Q^2}}$$

$$H_{OP} = H_{LP} \times \frac{1}{Q \sqrt{1 - \frac{1}{4Q^2}}}$$

FIGURE 2. 2nd-Order Low-Pass Response



(a) TL/H/5056-9



(b) TL/H/5056-10

$$H_{HP}(s) = \frac{H_{OAP} s^2}{s^2 - \frac{s\omega_0}{Q} - \omega_0^2}$$


$$f_c = f_0 \times \left[\sqrt{\left(1 - \frac{1}{2Q^2} \right) - \sqrt{\left(1 - \frac{1}{2Q^2} \right)^2 - 1}} \right]^{-1}$$

$$f_p = f_0 \times \left[\sqrt{1 - \frac{1}{2Q^2}} \right]^{-1}$$


$$H_{OP} = H_{HP} \times \frac{1}{Q \sqrt{1 - \frac{1}{4Q^2}}}$$

FIGURE 3. 2nd-Order High-Pass Response

1.0 Definition of Terms (Continued)



(a)



(b)


$$H_N(s) = \frac{H_{0N}(s^2 - \omega_0^2)}{s^2 - \frac{\omega_0}{Q}s + \omega_0^2}$$

$$Q = \frac{f_0}{f_{H1} - f_L} = f_0 - \frac{H_{0N}}{H_{0D}}$$


$$f_L = f_0 \left(\frac{1}{2Q} - \sqrt{\left(\frac{1}{2Q}\right)^2 - 1} \right)$$

$$f_{H1} = f_0 \left(\frac{1}{2Q} + \sqrt{\left(\frac{1}{2Q}\right)^2 - 1} \right)$$

FIGURE 4. 2nd-Order Notch Response




(a)




(b)

$$H_{AP}(s) = \frac{H_{0AP} \left(s^2 - \frac{\omega_0}{Q}s + \omega_0^2 \right)}{s^2 - \frac{\omega_0}{Q}s + \omega_0^2}$$


FIGURE 5. 2nd-Order All-Pass Response




(a) Bandpass




(b) Low-Pass



(c) High-Pass



(d) Notch



(e) All-Pass

FIGURE 6. Responses of various 2nd-order filters as a function of Q. Gains and center frequencies are normalized to unity.

TL/H/5066-15

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FEATURES

- Pretrimmed to $\pm 0.25\%$ max 4-Quadrant Error (AD534L)
- All Inputs (X, Y and Z) Differential, High Impedance for $[(X_1 - X_2)(Y_1 - Y_2)/10V] + Z_2$ Transfer Function
- Scale-Factor Adjustable to Provide up to X100 Gain
- Low Noise Design: 90 μV rms, 10 Hz-10 kHz
- Low Cost, Monolithic Construction
- Excellent Long Term Stability

APPLICATIONS

- High Quality Analog Signal Processing
- Differential Ratio and Percentage Computations
- Algebraic and Trigonometric Function Synthesis
- Wideband, High-Crest rms-to-dc Conversion
- Accurate Voltage Controlled Oscillators and Filters
- Available in Chip Form

PRODUCT DESCRIPTION

The AD534 is a monolithic laser trimmed four-quadrant multiplier divider having accuracy specifications previously found only in expensive hybrid or modular products. A maximum multiplication error of $\pm 0.25\%$ is guaranteed for the AD534L without any external trimming. Excellent supply rejection, low temperature coefficients and long term stability of the on-chip thin film resistors and buried Zener reference preserve accuracy even under adverse conditions of use. It is the first multiplier to offer fully differential, high impedance operation on all inputs, including the Z-input, a feature which greatly increases its flexibility and ease of use. The scale factor is pretrimmed to the standard value of 10.00 V; by means of an external resistor, this can be reduced to values as low as 3 V.

The wide spectrum of applications and the availability of several grades commend this multiplier as the first choice for all new designs. The AD534J ($\pm 1\%$ max error), AD534K ($\pm 0.5\%$ max) and AD534L ($\pm 0.25\%$ max) are specified for operation over the $0^\circ C$ to $+70^\circ C$ temperature range. The AD534S ($\pm 1\%$ max) and AD534T ($\pm 0.5\%$ max) are specified over the extended temperature range, $-55^\circ C$ to $+125^\circ C$. All grades are available in hermetically sealed TO-100 metal cans and TO-116 ceramic DIP packages. AD534J, K, S and T chips are also available.

PROVIDES GAIN WITH LOW NOISE


- The AD534 is the first general purpose multiplier capable of providing gains up to X100, frequently eliminating the need for separate instrumentation amplifiers to precondition the inputs.
- The AD534 can be very effectively employed as a variable gain differential input amplifier with high common-mode rejection.
- The gain option is available in all modes, and will be found to simplify the implementation of many function-fitting algorithms

REV. A


Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices.

PIN CONFIGURATIONS


TO-100 (H-10A) Package



TO-116 (D-14) Package



LCC (E-20A) Package



such as those used to generate sine and tangent. The utility of this feature is enhanced by the inherent low noise of the AD534: 90 μV , rms (depending on the gain), a factor of 10 lower than previous monolithic multipliers. Drift and feedthrough are also substantially reduced over earlier designs.

UNPRECEDENTED FLEXIBILITY

The precise calibration and differential Z-input provide a degree of flexibility found in no other currently available multiplier. Standard MDSSR functions (multiplication, division, squaring, square-rooting) are easily implemented while the restriction to particular input/output polarities imposed by earlier designs has been eliminated. Signals may be summed into the output, with or without gain and with either a positive or negative sense. Many new modes based on implicit-function synthesis have been made possible, usually requiring only external passive components. The output can be in the form of a current, if desired, facilitating such operations as integration.

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 617/329-4700 Fax: 617/325-8703

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AD534—SPECIFICATIONS (at $T_A = +25^\circ\text{C}$, $\pm V_S = 15\text{ V}$, $R \geq 2\text{ k}\Omega$)

Model	AD534J			AD534K			AD534L			Units
	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
MULTIPLIER PERFORMANCE										
Transfer Function	$(X_1 X_2 XY_1 Y_2) / 10^4 + Z_2$			$(X_1 X_2 XY_1 Y_2) / 10^4 - Z_2$			$(X_1 X_2 XY_1 Y_2) / 10^4 + Z_2$			
Total Error ¹ ($-10\text{ V} \leq X, Y \leq +10\text{ V}$) $T_A = \text{min to max}$	± 1.5			± 1.0			± 0.5			%
Total Error vs. Temperature	± 0.022			± 0.015			± 0.008			%/°C
Scale Factor Error (SF = 10,000 V Nominal) ²	± 0.25			± 0.1			± 0.1			%
Temperature Coefficient of Scaling Voltage	± 0.02			± 0.01			± 0.005			%/°C
Supply Rejection ($\pm 15\text{ V} \pm 1\text{ V}$)	± 0.01			± 0.01			± 0.01			%
Nonlinearity, X ($X = 20\text{ V p-p}$, $Y = 10\text{ V}$)	± 0.4			± 0.2			± 0.10			%
Nonlinearity, Y ($Y = 20\text{ V p-p}$, $X = 10\text{ V}$)	± 0.2			± 0.1			± 0.005			%
Feedthrough ³ , X (Y Nullified, $X = 20\text{ V p-p } 50\text{ Hz}$)	± 0.3			± 0.15			± 0.05			%
Feedthrough ³ , Y (X Nullified, $Y = 20\text{ V p-p } 50\text{ Hz}$)	± 0.01			± 0.01			± 0.003			%
Output Offset Voltage	± 5			± 2			± 2			mV
Output Offset Voltage Drift	200			100			100			$\mu\text{V}/^\circ\text{C}$
DYNAMICS										
Small Signal BW ($V_{OUT} = 0.1\text{ rms}$)	1			1			1			MHz
1% Amplitude Error ($C_{LOAD} = 1000\text{ pF}$)	50			50			50			kHz
Slew Rate ($V_{OUT} = 20\text{ p-p}$)	20			20			20			V/ μs
Settling Time (to 1%, $\Delta V_{OUT} = 20\text{ V}$)	2			2			2			μs
NOISE										
Noise Spectral Density SF = 10 V SF = 3 V ²	0.8			0.8			0.8			$\mu\text{V}/\sqrt{\text{Hz}}$
Wideband Noise $f = 10\text{ Hz to } 5\text{ MHz}$	0.4			0.4			0.4			$\mu\text{V}/\sqrt{\text{Hz}}$
$f = 10\text{ Hz to } 10\text{ kHz}$	1			1			1			mV rms
	90			90			90			$\mu\text{V rms}$
OUTPUT										
Output Voltage Swing	=11			=11			=11			V
Output Impedance ($f \leq 1\text{ kHz}$)	0.1			0.1			0.1			Ω
Output Short Circuit Current ($R_L = 0$, $T_A = \text{min to max}$)	30			30			30			mA
Amplifier Open Loop Gain ($f = 50\text{ Hz}$)	70			70			70			dB
INPUT AMPLIFIERS (X, Y and Z)⁴										
Signal Voltage Range (Diff. or CM Open-circuit Diff.)	± 10			± 10			± 10			V
Offset Voltage X, Y	± 12			± 12			± 12			V
Offset Voltage Drift X, Y	± 5			± 2			± 2			mV/°C
Offset Voltage Z	100			50			50			mV/°C
Offset Voltage Drift Z	± 5			± 2			± 2			mV/°C
CMRR	60			70			70			dB
Bias Current	80			90			90			μA
Offset Current	0.8			0.8			0.8			μA
Differential Resistance	0.1			0.1			0.05			Ω
	10			10			10			M Ω
DIVIDER PERFORMANCE										
Transfer Function ($X_1 > X_2$)	$10^4 \frac{(Z_2 - Z_1)}{(X_1 - X_2)} + Y_1$			$10^4 \frac{(Z_2 - Z_1)}{(X_1 - X_2)} + Y_1$			$10^4 \frac{(Z_2 - Z_1)}{(X_1 - X_2)} + Y_1$			
Total Error ¹ ($X = 10\text{ V}$, $-10\text{ V} \leq Z \leq +10\text{ V}$) ($X = 1\text{ V}$, $-1\text{ V} \leq Z \leq +1\text{ V}$) ($0.1\text{ V} \leq X \leq 10\text{ V}$, $-10\text{ V} \leq Z \leq 10\text{ V}$)	± 0.75			± 0.35			± 0.2			%
	± 2.0			± 1.0			± 0.8			%
	± 2.5			± 1.0			± 0.8			%
SQUARE PERFORMANCE										
Transfer Function	$\frac{(X_1 - X_2)^2}{10^4} - Z_2$			$\frac{(X_1 - X_2)^2}{10^4} + Z_2$			$\frac{(X_1 - X_2)^2}{10^4} + Z_2$			
Total Error ($-10\text{ V} \leq X \leq +10\text{ V}$)	± 0.6			± 0.3			± 0.2			%
SQUARE-ROOTER PERFORMANCE										
Transfer Function ($Z_1 \leq Z_2$)	$\sqrt{10^4(Z_2 - Z_1) - X_2}$			$\sqrt{10^4(Z_2 - Z_1) + X_2}$			$\sqrt{10^4(Z_2 - Z_1) + X_2}$			
Total Error ¹ ($1\text{ V} \leq Z \leq 10\text{ V}$)	± 1.0			± 0.5			± 0.25			%
POWER SUPPLY SPECIFICATIONS										
Supply Voltage										
Rated Performance	± 8			± 8			± 8			V
Operating	± 15			± 15			± 15			V
Supply Current	=18			=18			=18			V
Quiescent	4			4			4			mA
	6			6			6			mA
PACKAGE OPTIONS										
TO-100 (H-10A)	AD534JH			AD534KH			AD534LH			
TO-116 (D-14)	AD534JD			AD534KD			AD534LD			
Chips	AD534J Chips			AD534K Chips			AD534L Chips			

NOTES

- Figures given are percent of full scale, $\pm 10\text{ V}$ (i.e., 0.01% = 1 mV).
- May be reduced down to 3 V using external resistor between V_S and SF.
- Irreducible component due to nonlinearity; excludes effect of offsets.
- Using external resistor adjusted to give SF = 3 V.
- See Functional Block Diagram for definition of sections.

Specifications subject to change without notice.

Specifications shown in boldface are tested on all production units at final electrical test. Results from those tests are used to calculate outgoing quality levels. All min and max specifications are guaranteed, although only those shown in boldface are tested on all production units.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Model	AD534S			AD534T			Units
	Min	Typ	Max	Min	Typ	Max	
MULTIPLIER PERFORMANCE							
Transfer Function	$\frac{(X_1 - X_2)(Y_1 - Y_2)}{10V} + Z_2$			$\frac{(X_1 - X_2)(Y_1 - Y_2)}{10V} + Z_2$			
Total Error ¹ (-10 V ≤ X, Y ≤ +10 V)			±1.0			±0.5	%
T _A = min to max			±2.0			±0.01	%/°C
Total Error vs. Temperature			±0.02				%/°C
Scale Factor Error (SF = 10.000 V Nominal) ²		±0.25			±0.1		%
Temperature-Coefficient of Scaling Voltage		±0.02			±0.005		%/°C
Supply Rejection (±15 V ± 1 V)		±0.01			±0.01		%
Nonlinearity, X (X = 20 V p-p, Y = 10 V)		±0.4			±0.2	±0.3	%
Nonlinearity, Y (Y = 20 V p-p, X = 10 V)		±0.2			±0.1	±0.1	%
Feedthrough ³ , X (Y Nulled, X = 20 V p-p 50 Hz)		±0.3			±0.15	±0.3	%
Feedthrough ³ , Y (X Nulled, Y = 20 V p-p 50 Hz)		±0.01			±0.01	±0.1	%
Output Offset Voltage		±5	±30		±2	±15	mV
Output Offset Voltage Drift			500			300	µV/°C
DYNAMICS							
Small Signal BW (V _{OUT} = 0.1 rms)		1			1		MHz
1% Amplitude Error (C _{LOAD} = 1000 pF)		50			50		kHz
Slew Rate (V _{OUT} 20 p-p)		20			20		V/µs
Settling Time (to 1%, ΔV _{OUT} = 20 V)		2			2		µs
NOISE							
Noise Spectral-Density SF = 10 V		0.8			0.8		µV/√Hz
SF = 3 V ⁴		0.4			0.4		µV/√Hz
Wideband Noise f = 10 Hz to 5 MHz		1.0			1.0		mVrms
f = 10 Hz to 10 kHz		90			90		µVrms
OUTPUT							
Output Voltage Swing		±11			±11		V
Output Impedance (f ≤ 1 kHz)		0.1			0.1		Ω
Output Short Circuit Current (R _L = 0, T _A = min to max)		30			30		mA
Amplifier Open Loop Gain (f = 50 Hz)		70			70		dB
INPUT AMPLIFIERS (X, Y and Z)⁵							
Signal Voltage Range (Diff or CM Operating Diff)		±10			±10		V
Offset Voltage X, Y		±12			±12		V
Offset Voltage Drift X, Y		±5	±20		±2	±10	mV/°C
Offset Voltage Z		100			150		mV
Offset Voltage Drift Z		±5	±30		±2	±15	mV/°C
CMRR	60	80	500	70	90	300	dB
Bias Current		0.8	2.0		0.8	2.0	µA
Offset Current		0.1			0.1		µA
Differential Resistance		10			10		MΩ
DIVIDER PERFORMANCE							
Transfer Function (X ₁ > X ₂)		$10V \frac{(Z_2 - Z_1)}{(X_1 - X_2)} + Y_1$			$10V \frac{(Z_2 - Z_1)}{(X_1 - X_2)} + Y_1$		
Total Error ¹ (X = 10 V, -10 V ≤ Z ≤ +10 V)			±0.75			±0.35	%
(X = 1 V, -1 V ≤ Z ≤ +1 V)			±2.0			±1.0	%
(0.1 V ≤ X ≤ 10 V, -10 V ≤ Z ≤ 10 V)			±2.5			±1.0	%
SQUARE PERFORMANCE							
Transfer Function		$\frac{(X_1 - X_2)^2}{10V} + Z_2$			$\frac{(X_1 - X_2)^2}{10V} + Z_2$		
Total Error (-10 V ≤ X ≤ 10 V)			±0.6			±0.3	%
SQUARE-ROOTER PERFORMANCE							
Transfer Function (Z ₁ ≤ Z ₂)		$\sqrt{10V(Z_2 - Z_1) + X_2}$			$\sqrt{10V(Z_2 - Z_1) + X_2}$		
Total Error ¹ (1 V ≤ Z ≤ 10 V)			±1.0			±0.5	%
POWER SUPPLY SPECIFICATIONS							
Supply Voltage < Rated Performance		±15			±15		V
Operating		±8	±22		±8	±22	V
Supply Current Quiescent		4	6		4	6	mA
PACKAGE OPTIONS							
TO-100 (H-10A)		AD534SH			AD534TH		
TO-116 (D-14)		AD534SD			AD534TD		
E-20A		AD534SE			AD534TE		
Chips		AD534S Chips			AD534T Chips		


NOTES
 Figures given are percent of full scale, ±10 V (i.e., 0.01% = 1 mV).
 May be reduced down to 3 V using external resistor between V₂ and SF.
 Irreducible component due to nonlinearity; excludes effect of offsets.
 Using external resistor adjusted to give SF = 3 V.
 See Functional Block Diagram for definition of sections.
 Specifications subject to change without notice.

Specifications shown in boldface are tested on all production units at final electrical test. Results from those tests are used to calculate outgoing quality levels. All min and max specifications are guaranteed, although only those shown in boldface are tested on all production units.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CHIP DIMENSIONS AND BONDING DIAGRAM

Dimensions shown in inches and (.mm).
Contact factory for latest dimensions.




ABSOLUTE MAXIMUM RATINGS

	AD534J, K, L	AD534S, T
Supply Voltage	±18 V	±22 V
Internal Power Dissipation	500 mW	*
Output Short-Circuit to Ground	Indefinite	*
Input Voltages, X ₁ , X ₂ , Y ₁ , Y ₂ , Z ₁ , Z ₂	±V _S	*
Rated Operating Temperature Range	0°C to +70°C	-55°C to +125°C
Storage Temperature Range	-65°C to +150°C	*
Lead Temperature Range, 60 s Soldering	+300°C	*

*Same as AD534J Specs.

OPTIONAL TRIMMING CONFIGURATION



THE AD534 IS AVAILABLE IN LASER-TRIMMED CHIP FORM

Thermal Characteristics
 Thermal Resistance $\theta_{JC} = 25^\circ\text{C}/\text{W}$ for H-10A
 $\theta_{JA} = 150^\circ\text{C}/\text{W}$ for H-10A
 $\theta_{JC} = 25^\circ\text{C}/\text{W}$ for D-14 or E-20A
 $\theta_{JA} = 95^\circ\text{C}/\text{W}$ for D-14 or E-20A

ORDERING GUIDE

Model	Temperature Range	Package Description	Package Option
AD534JD	0°C to +70°C	Side Brazed DIP	D-14
AD534KD	0°C to +70°C	Side Brazed DIP	D-14
AD534LD	0°C to +70°C	Side Brazed DIP	D-14
AD534JH	0°C to +70°C	Header	H-10A
AD534KH	0°C to +70°C	Header	H-10A
AD534LH	0°C to +70°C	Header	H-10A
AD534J Chip	0°C to +70°C	Chip	
AD534K Chip	0°C to +70°C	Chip	
AD534SD	-55°C to +125°C	Side Brazed DIP	D-14
AD534SD/883B	-55°C to +125°C	Side Brazed DIP	D-14
AD534TD	-55°C to +125°C	Side Brazed DIP	D-14
AD534TD/883B	-55°C to +125°C	Side Brazed DIP	D-14
JM38510/13902BCA	-55°C to +125°C	Side Brazed DIP	D-14
JM38510/13901BCA	-55°C to +125°C	Side Brazed DIP	D-14
AD534SE	-55°C to +125°C	LCC	E-20A
AD534SE/883B	-55°C to +125°C	LCC	E-20A
AD534TE	-55°C to +125°C	LCC	E-20A
AD534TE/883B	-55°C to +125°C	LCC	E-20A
AD534SH	-55°C to +125°C	Header	H-10A
AD534SH/883B	-55°C to +125°C	Header	H-10A
AD534TH	-55°C to +125°C	Header	H-10A
AD534TH/883B	-55°C to +125°C	Header	H-10A
JM38510/13902BIA	-55°C to +125°C	Header	H-10A
JM38510/13901BIA	-55°C to +125°C	Header	H-10A
AD534S Chip	-55°C to +125°C	Chip	
AD534T Chip	-55°C to +125°C	Chip	

CAUTION
 ESD (electrostatic discharge) sensitive device. Electrostatic charges as high as 4000 V readily accumulate on the human body and test equipment and can discharge without detection. Although the AD534 features proprietary ESD protection circuitry, permanent damage may occur on devices subjected to high energy electrostatic discharges. Therefore, proper ESD precautions are recommended to avoid performance degradation or loss of functionality.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FUNCTIONAL DESCRIPTION

Figure 1 is a functional block diagram of the AD534. Inputs are converted to differential currents by three identical voltage-to-current converters, each trimmed for zero offset. The product of the X and Y currents is generated by a multiplier cell using Gilbert's translinear technique. An on-chip "Buried Zener" provides a highly stable reference, which is laser trimmed to provide an overall scale factor of 10 V. The difference between XY/SF and Z is then applied to the high gain output amplifier. This permits various closed loop configurations and dramatically reduces nonlinearities due to the input amplifiers, a dominant source of distortion in earlier designs. The effectiveness of the new scheme can be judged from the fact that under typical conditions as a multiplier the nonlinearity on the Y input, with X at full scale (± 10 V), is $\pm 0.005\%$ of F.S.; even at its worst point, which occurs when $X = \pm 6.4$ V, it is typically only $\pm 0.05\%$ of F.S. Nonlinearity for signals applied to the X input, on the other hand, is determined almost entirely by the multiplier element and is parabolic in form. This error is a major factor in determining the overall accuracy of the unit and hence is closely related to the device grade.




Figure 1. AD534 Functional Block Diagram

The generalized transfer function for the AD534 is given by:

$$V_{OUT} = A \left(\frac{(X_1 - X_2)(Y_1 - Y_2)}{SF} - (Z_1 - Z_2) \right)$$

where A = open loop gain of output amplifier, typically

70 dB at dc

X, Y, Z = input voltages (full scale = $\pm SF$, peak = $\pm 1.25 SF$)

SF = scale factor, pretrimmed to 10.00 V but adjustable by the user down to 3 V.

In most cases the open loop gain can be regarded as infinite, and SF will be 10 V. The operation performed by the AD534, can then be described in terms of equation:

$$(X_1 - X_2)(Y_1 - Y_2) = 10 V (Z_1 - Z_2)$$

The user may adjust SF for values between 10.00 V and 3 V by connecting an external resistor in series with a potentiometer between SF and $-V_S$. The approximate value of the total resistance for a given value of SF is given by the relationship:

$$R_{SF} = 5.4K \frac{SF}{10 - SF}$$

Due to device tolerances, allowance should be made to vary R_{SF} by $\pm 25\%$ using the potentiometer. Considerable reduction in bias currents, noise and drift can be achieved by decreasing SF . This has the overall effect of increasing signal gain without the customary increase in noise. Note that the peak input signal is always limited to 1.25 SF (i.e., ± 5 V for $SF = 4$ V) so the overall transfer function will show a maximum gain of 1.25. The performance with small input signals, however, is improved by using a lower SF since the dynamic range of the inputs is now fully utilized. Bandwidth is unaffected by the use of this option.

Supply voltages of ± 15 V are generally assumed. However, satisfactory operation is possible down to ± 8 V (see curve 1). Since all inputs maintain a constant peak input capability of $\pm 1.25 SF$ some feedback attenuation will be necessary to achieve output voltage swings in excess of ± 12 V when using higher supply voltages.

OPERATION AS A MULTIPLIER

Figure 2 shows the basic connection for multiplication. Note that the circuit will meet all specifications without trimming.




Figure 2. Basic Multiplier Connection

In some cases the user may wish to reduce ac feedthrough to a minimum (as in a suppressed carrier modulator) by applying an external trim voltage (± 30 mV range required) to the X or Y input (see Optional Trimming Configuration, page 3). Curve 4 shows the typical ac feedthrough with this adjustment mode. Note that the Y input is a factor of 10 lower than the X input and should be used in applications where null suppression is critical.

The high impedance Z_3 terminal of the AD534 may be used to sum an additional signal into the output. In this mode the output amplifier behaves as a voltage follower with a 1 MHz small signal bandwidth and a 20 V/ μ s slew rate. This terminal should always be referenced to the ground point of the driven system, particularly if this is remote. Likewise the differential inputs should be referenced to their respective ground potentials to realize the full accuracy of the AD534.

AD534

A much lower scaling voltage can be achieved without any reduction of input signal range using a feedback attenuator as shown in Figure 3. In this example, the scale is such that $V_{OUT} \approx XY$, so that the circuit can exhibit a maximum gain of 10. This connection results in a reduction of bandwidth to about 30 kHz without the peaking capacitor $C_F = 200$ pF. In addition, the output offset voltage is increased by a factor of 10 making external adjustments necessary in some applications. Adjustment is made by connecting a 4.7 M Ω resistor between Z_1 and the slider of a pot connected across the supplies to provide ± 300 mV of trim range at the output.




Figure 3. Connections for Scale-Factor of Unity

Feedback attenuation also retains the capability for adding a signal to the output. Signals may be applied to the high impedance Z_2 terminal where they are amplified by +10 or to the common ground connection where they are amplified by +1. Input signals may also be applied to the lower end of the 10 k Ω resistor, giving a gain of -9. Other values of feedback ratio, up to X100, can be used to combine multiplication with gain.

Occasionally it may be desirable to convert the output to a current, into a load of unspecified impedance or dc level. For example, the function of multiplication is sometimes followed by integration; if the output is in the form of a current, a simple capacitor will provide the integration function. Figure 4 shows how this can be achieved. This method can also be applied in squaring, dividing and square rooting modes by appropriate choice of terminals. This technique is used in the voltage-controlled low-pass filter and the differential-input voltage-to-frequency converter shown in the Applications Section.




Figure 4. Conversion of Output to Current

OPERATION AS A SQUARER

Operation as a squarer is achieved in the same fashion as the multiplier except that the X and Y inputs are used in parallel. The differential inputs can be used to determine the output polarity (positive for $X_1 = Y_1$ and $X_2 = Y_2$, negative if either one of the inputs is reversed). Accuracy in the squaring mode is typically a factor of 2 better than in the multiplying mode, the largest errors occurring with small values of output for input below 1 V.

If the application depends on accurate operation for inputs that are always less than ± 3 V, the use of a reduced value of SF is recommended as described in the FUNCTIONAL DESCRIPTION section (previous page). Alternatively, a feedback attenuator may be used to raise the output level. This is put to use in the difference-of-squares application to compensate for the factor of 2 loss involved in generating the sum term (see Figure 7).

The difference-of-squares function is also used as the basis for a novel rms-to-dc converter shown in Figure 14. The averaging filter is a true integrator, and the loop seeks to zero its input. For this to occur, $(V_{IN})^2 - (V_{OUT})^2 = 0$ (for signals whose period is well below the averaging time-constant) Hence V_{OUT} is forced to equal the rms value of V_{IN} . The absolute accuracy of this technique is very high; at medium frequencies, and for signals near full scale, it is determined almost entirely by the ratio of the resistors in the inverting amplifier. The multiplier scaling voltage affects only open loop gain. The data shown is typical of performance that can be achieved with an AD534K, but even using an AD534J, this technique can readily provide better than 1% accuracy over a wide frequency range, even for crest-factors in excess of 10.



1. ML Meade "Lock-in amplifier" Lock-in amplifier principle and application P 31- 80 2
2. ER David "signal Recovery using lock-in amplifier" Electronic noise and signal recovery P181-182
3. นรินทร์ เนาวประทีป "สัญญาณรบกวน" การลดสัญญาณรบกวน หน้า 1-4 , 11



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้