



ระบบกระจายเสียงแบบดิจิทัล
DIGITAL AUDIO BROADCASTING SYSTEM



โดย
นายอภิชาติ อติศักดิ์ภิรมย์
นายอิศรินทร์ พลเทพ

ปฏิญานិพนธ์นี้เป็นส่วนหนึ่งของการศึกษาคามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบกระจายเสียงแบบดิจิทัล
DIGITAL AUDIO BROADCASTING SYSTEM

โดย

นายอภิชาติ อติศักดิ์ภรณ์ 37014559

นายอิศรินทร์ พลเทพ 37014593

อาจารย์ที่ปรึกษา

ผศ.นิภา ดีถาวรจิ

รศ.ณรงค์ เหมกรณ์

วัน เดือน ปี..... 22 ค.ค. 2541
เลขทะเบียน..... 039118
เลขเรียกหนังสือ..... 40358 0 2527

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาคตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่น ๆ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

039118

ปริญญาโท ปีการศึกษา 2540


ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
เรื่อง ระบบกระจายเสียงแบบดิจิทัล

DIGITAL AUDIO BROADCASTING SYSTEM


ผู้จัดทำ

1. นายอภิชาติ อติศักดิ์ภิรมย์ 37014559
2. นายอิศรินทร์ พลเทพ 37014593



.....อาจารย์ที่ปรึกษา

(ผศ.นิภา ตีตารัจ)



.....อาจารย์ที่ปรึกษา

(รศ.ณรงค์ เหมกรณ์)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบกระจายเสียงแบบดิจิทัล

DIGITAL AUDIO BROADCASTING SYSTEM

โดย 1.นายอภิชาติ อติศักดิ์ภิรมย์ 37014559

2.นายอิศรินทร์ พลเทพ 37014593

อาจารย์ที่ปรึกษา ผศ.นิภา ลีลาธุจิ

รศ.ณรงค์ เหมกรณ์

บทคัดย่อ

โครงการ “ระบบกระจายเสียงแบบดิจิทัล” ประกอบด้วย 2 ส่วนคือ ภาคส่งและภาครับ โดยที่ภาคส่งทำหน้าที่แปลงสัญญาณจากสัญญาณอนาลอกเป็นสัญญาณดิจิทัล แล้วนำไปเข้ารหัสแบบแมนเชสเตอร์ จากนั้นจึงมอดูเลทกับสัญญาณคลื่นพาหะ เพื่อส่งออกอากาศต่อไป ส่วนทางภาครับ เมื่อได้รับสัญญาณจากภาคส่งจะกำจัดคลื่นพาหะออก เพื่อนำสัญญาณที่ได้ไปทำการถอดรหัส แล้วแปลงสัญญาณดิจิทัลที่ได้ให้เป็นสัญญาณอนาลอกดั้งเดิม

ABSTRACT

“Digital Audio Broadcasting System” is composed of two parts, *transmitter and receiver*. The functions of the transmitter are changing analog signal to digital signal, then encoding the digital signal by Manchester method, finally modulating the modulating signal into carrier signal before on air. Receiver functions are getting rid of carrier signal, decoding that signal in order to change it to be digital signal and then converting it to analog signal.

สารบัญ

บทที่ 1 บทนำ	หน้า 1
บทที่ 2 ทฤษฎีและหลักการทำงาน	2
2.1 ค่าแอมพลิจูดและเฟส	2
2.2 วงจรกรองความถี่ต่ำผ่านแบบแอคทีฟ	13
2.3 วงจรรวมสัญญาณแบบ ไมก์กลับเฟส	17
2.4 การมอดูเลตทางแอมพลิจูด	19
2.5 วงจรขยาย	24
2.6 ไดโอดซีเทกชัน	25
2.7 วงจรค่าสมบูรณ์	26
บทที่ 3 การคำนวณและการออกแบบ	31
3.1 วงจรขยาย	31
3.2 วงจรกรองความถี่ต่ำผ่าน	33
3.3 วงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอล	34
3.4 ไมโครคอนโทรลเลอร์ AT89C51	36
3.5 วงจรเข้าขานานออกอนุกรม	38
3.6 วงจรเข้ารหัสและถอดรหัส	38
3.7 วงจรแอมพลิจูดมอดูเลเตอร์	39
3.8 ไดโอดซีเทกชัน	39
3.9 วงจรคล็อกคริสตัลเวอร์รี่	39
บทที่ 4 การทดลองและผลการทดลอง	41
4.1 ไลว์พาสฟิลเตอร์	41
4.2 วงจรรวมสัญญาณแบบ ไมก์กลับเฟส	42
4.3 วงจรอนาล็อกทูลิจิตอล	42
4.4 วงจรเข้าขานานออกอนุกรม	48
4.5 วงจรเข้ารหัสแบบแมนเชสเตอร์	48
4.6 วงจรมอดูเลเตอร์	50
4.7 ไดโอดซีเทกเตอร์	51
4.8 วงจรอินทิเกรเตอร์	52
4.9 วงจรค่าสมบูรณ์	53
4.10 วงจรดิฟเฟอเรนเชียล	53
4.11 วงจรถอดรหัสแบบแมนเชสเตอร์	53

4.12 ไมโครคอนโทรลเลอร์	53
4.13 วงจรดิจิทัลทูลนาฬิกา	55
บทที่ 5 บทสรุปและบทวิจารณ์	57
กิตติกรรมประกาศ	58
หนังสืออ้างอิง	59
ภาคผนวก	60



บทที่ 1

บทนำ

การสื่อสารในยุคปัจจุบันเจริญก้าวหน้าไปมาก จนเรียกว่าเป็นยุคโลกาภิวัตน์ (Globalization) มีการสื่อสารมากมายหลายชนิด ทั้งที่มีเฉพาะเสียงและที่มีทั้งภาพและเสียง การสื่อ ไปยังผู้รับก็อาศัยการกระจายออกอากาศ เพราะสามารถสื่อสาร ได้เป็นบริเวณกว้างและประหยัดอีกด้วย

สำหรับระบบกระจายเสียงในปัจจุบันที่เป็นที่นิยมมากระบบหนึ่งก็คือ ระบบเอเอ็ม เนื่องจากสามารถส่ง ไปยังผู้รับ ได้ในบริเวณ โกลทอสมครว อีกทั้งสัญญาณที่ได้รับยังมีคุณภาพที่ดี แต่บ่อยครั้งที่ต้องพบกับปัญหาของสัญญาณรบกวน จนไม่สามารถรับและสื่อสารให้เข้าใจได้

โครงการชั้นนี้ต้องการแก้ปัญหาของสัญญาณรบกวน ในการกระจายเสียงออกอากาศ โดยมุ่งเน้นในการกำจัดสัญญาณรบกวน ซึ่งได้ผลดีกว่าการส่งแบบเดิม แต่โครงการนี้ไม่ได้มุ่งเน้นที่คุณภาพของเสียงแต่อย่างใด เพราะเป็นเพียง โครงการตามแนวความคิดเท่านั้น ดังนั้นหากต้องการ ให้ได้คุณภาพเสียงที่ดีด้วยก็จำเป็นต้องมีการศึกษาและทำการพัฒนาต่อไป

สำหรับหลักการของโครงการ “DIGITAL AUDIO BROADCASTING SYSTEM” ก็คือ การนำสัญญาณเสียงที่เป็นสัญญาณอนาลอก มาแปลงเป็นสัญญาณดิจิตอล ก่อนที่จะนำไปทำการประมวล (Process) แบบดิจิตอล แล้วจึงนำส่งออกอากาศต่อไป ส่วนภาครับก็จะทำการแปลงสัญญาณดังกล่าวกลับมาเป็นสัญญาณเสียงดั้งเดิม

บทที่ 2 ทฤษฎีและหลักการทํางาน

2.1 การค้า แอควิซิชัน และ การคอนเวอร์ชัน (Data Acquisition and Conversion)

รูปแบบของสัญญาณทาง ไฟฟ้าที่เราพบเห็นในชีวิตประจำวันจะอยู่ในรูปแบบของสัญญาณอนาล็อก (Analog Signal) ซึ่งแต่เดิมการนำเอาสัญญาณ ไฟฟ้าดังกล่าวมาประมวล (Process) เพื่อให้มีรูปแบบที่เหมาะสมจะกระทำในแบบอนาล็อก แต่เมื่อเทคนิคและอุปกรณ์การประมวลผลสัญญาณทางดิจิตอลได้รับการพัฒนาขึ้นมา เนื่องจากในรูปแบบของสัญญาณทางดิจิตอลนั้น การประมวล เก็บ สื่อสาร และการนำเสนอจะทำได้ง่ายกว่าและมีประสิทธิภาพมากกว่า ดังนั้นการเปลี่ยนรูปแบบของสัญญาณ (Conversion) จึงมีความจำเป็นขึ้นมา โดยมีหลักการคือการเปลี่ยนแปลงทางกายภาพใดๆ จะถูกเปลี่ยนให้เป็นสัญญาณทาง ไฟฟ้าที่มีความต่อเนื่อง (สัญญาณ อนาล็อก) โดยทรานสดิวเซอร์ที่มีสมบัติที่เหมาะสมกับรูปแบบทางกายภาพนั้น สัญญาณ ไฟฟ้าจะถูกปรับให้อยู่ในรูปและขนาดที่เหมาะสมก่อน โดยอนาล็อกจิกแนล คอนดิชันเนอร์ ซึ่งอาจเป็นวงจรขยาย หรือฟิลเตอร์ เป็นต้น ADC จะทำหน้าที่เปลี่ยนรูปแบบของสัญญาณจาก อนาล็อกเป็นดิจิตอล ตัวประมวลผลทางดิจิตอล (Digital Processors) เช่นคอมพิวเตอร์ ก็จะจัดการกับข้อมูลเพื่อนำเสนอหรือปรับเปลี่ยนกลับมาให้อยู่ในรูปของสัญญาณอนาล็อก โดย DAC เพื่อป้อนกลับไปควบคุม การประมวลทางกายภาพ (Physical Process)

สำหรับระบบที่มีข้อมูลที่ต้องมีการประมวลผลในเวลาเดียวกันหลายๆ ข้อมูล หาก ADC ทํางานได้เร็วพอจะไม่จำเป็นต้องใช้ADC หลายๆ ตัวทํางานแยกกันสำหรับข้อมูลแต่ละชุด แต่จะใช้วิธีแบ่งเวลา (Time Sharing) โดยวิธี มัลติเพล็กซ์ิง วงจรแซมปลิง และ โฮลด์ (Sampling and Hold : S/H) จะสุ่ม (Sample) ขนาดของสัญญาณอนาล็อกมาและเก็บ (Hold) ไว้ชั่วขณะเพื่อรอให้ ADC รับ ไปเปลี่ยนให้เป็นสัญญาณดิจิตอลจนเรียบร้อยแล้วค่อยสุ่มสัญญาณใหม่

2.1.1 ทฤษฎีการแซมปลิง


ในการแปลงสัญญาณอนาล็อกเป็นดิจิตอลนั้น ADC จะใช้เวลาช่วงหนึ่งในการจัดการ ซึ่งช่วงเวลาดังกล่าวจะขึ้นอยู่กับหลายๆ แฟคเตอร์ เช่น ความละเอียดของการแปลงสัญญาณ (จำนวนดิจิตอลบิต) เทคนิคของการแปลงสัญญาณและความเร็วในทํางานของอุปกรณ์ร่วมอื่นๆ การกำหนดความเร็วของการแปลงสัญญาณนี้ ขึ้นอยู่กับการประยุกต์ใช้งานเฉพาะอย่าง รวมถึงความแม่นยำที่ต้องการ

ช่วงเวลาในการแปลงสัญญาณบางครั้งอาจเรียกว่าเพอร์เจอร์ ไทม์ (Aperture time) ซึ่งหมายถึงช่วงเวลาที่เกิดความ ไม่แน่นอนในการวัด และผลคือเกิดความผิดพลาดต่อค่าที่วัดได้

ในรูปที่ 2.1 สัญญาณอนาล็อก $V(t)$ มีอัตราการเปลี่ยน dV/dt ในช่วงเพอร์เจอร์ ไทม์ T_a ดังนั้นช่วงการเปลี่ยนแปลงของสัญญาณอนาล็อกจะเท่ากับ ΔV โดย

$$\Delta V = T_a \cdot [dV(t)/dt]$$

ดังนั้นหากเวลาที่ ADC ใช้ในการเปลี่ยนสัญญาณในช่วงเวลา T_a นี้รหัสดิจิทัลที่ได้อาจจะตรงกับขนาดของสัญญาณอนาล็อกค่าใดค่าหนึ่งในช่วงเวลานี้ และส่วนอื่นๆ ที่เหลือคือความผิดพลาดที่เกิดขึ้น เรียกความผิดพลาดนี้ว่าอเพอร์เจอร์ ไทม์ เออเรอร์ (Aperture time error)



รูปที่ 2.1 แสดงความผิดพลาดจากการวัดในอเพอร์เจอร์ ไทม์

2.1.2 แชมเปล แอนด์ โฮลด์ และ อเพอร์เจอร์ ไทม์ เออเรอร์

วงจรแชมเปล แอนด์ โฮลด์ จะทำการสุ่ม (แซมปลิง) สัญญาณอินพุต และนำสัญญาณที่สุ่มนั้นมาเก็บ (โฮลด์) ไว้ในช่วงเวลาหนึ่งได้ ซึ่งส่วนใหญ่จะใช้การประจุแรงดันนั้นไว้ในตัวเก็บประจุที่รั่วไหลต่ำ อเพอร์เจอร์ ไทม์ของ แชมเปล แอนด์ โฮลด์ คือเวลาดังแต่เริ่มสุ่มสัญญาณจนเก็บประจุค่าแรงดันจนถึงค่าที่สุ่ม ซึ่งสำหรับ แชมเปล แอนด์ โฮลด์ แล้ว อเพอร์เจอร์ ไทม์ ขึ้นอยู่กับแบนด์วิดท์ และสวิตชิง ไทม์ ของอุปกรณ์แอสซ็อบที่ที่ใช้ในวงจร


ในการสุ่ม สัญญาณอนาล็อกจะถูกสุ่มเป็นระยะๆ ดังที่ตามรูปที่ 2.2 ค. การสุ่มจะเป็นการตัดต่อสัญญาณอนาล็อกในช่วงเวลาอันสั้นด้วยสวิตซ์ที่ทำงานด้วยความเร็วสูง ผลของการสุ่มสัญญาณด้วยความเร็วจะเสมือนกับการคูณขบวนสัญญาณพัลส์แคบๆ กับสัญญาณอนาล็อกซึ่งจะได้เป็นสัญญาณที่มอดคูเลทระหว่างขบวนพัลส์กับสัญญาณอนาล็อก โดยเสมือนว่าสัญญาณอนาล็อกจะขี่มาบนขบวนพัลส์ดังแสดงในรูปที่ 2.2 ค. ถ้าหากสัญญาณอนาล็อกที่ถูกสุ่มถูกโฮลด์ จนกว่าสัญญาณค่าใหม่ถูกสุ่มเข้ามา ซึ่งจะได้ลักษณะของเอาท์พุท ดังแสดงในรูปที่ 2.2 ง.

สำหรับทฤษฎีการสุ่มกล่าวไว้ว่า “ ถ้าสัญญาณต่อเนื่องซึ่งมีความถี่และฮาร์โมนิกไม่เกิน f_c ถูกสุ่มด้วยอัตราสุ่มไม่น้อยกว่า 2 เท่าของ f_c แล้วสัญญาณดังกล่าวจะสามารถเปลี่ยนกลับมาได้อย่างเดิม โดยไม่มีการสูญเสียรายละเอียดหรือผิดเพี้ยนไป ”

2.1.3 ฟริควเอนซี โฟลด์ิง และ อเลียซซิง(Frequency Folding and Aliasing)

จากทฤษฎีการสุ่มสามารถอธิบายด้วยลักษณะรูปสเปคตรัมของสัญญาณในรูปที่ 2.3 รูปที่ 2.3 ก. แสดงให้เห็นถึงสเปคตรัมของสัญญาณที่ถูกสุ่มซึ่งแบนด์วิดท์ไม่เกิน f_c ในขณะที่สัญญาณนี้จะถูกสุ่มด้วยความถี่ f_s ขบวนการมอดคูเลชันจะทำให้แถบสเปคตรัมของสัญญาณสุ่มขยายกว้างออกจาก f_c เป็น $2f_c, 3f_c, \dots$ ดังรูปที่ 2.3 ข. ถ้าความถี่ของสัญญาณสุ่ม f_s ไม่สูงพอหลังจากการสุ่มสเปคตรัมบางส่วนของ f_s จะ


เกิดฟรีแควนซีโพลดิ้งขึ้น หากเป็นเช่นนี้ก็จะทำให้เกิดความเพี้ยนแก่สัญญาณอนาลอกจากการซ้อนทับกันของสเปกตรัม เมื่อสัญญาณถูกเปลี่ยนกลับให้อยู่ในรูปเดิม



รูปที่ 2.2 การสุ่มสัญญาณ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และถ้าเลื่อนความถี่ของการสุ่มให้สูงขึ้นจนโอกาสการซ้อนของสเปกตรัมหมดไป ($f_s - f_c = f_c$) และการเปลี่ยนกลับของสัญญาณหลังจากถูกสุ่มก็ยังคงเหมือนเดิมได้ ทฤษฎีการสุ่มที่ว่าให้ $f_s > 2f_c$ นั้นก็เพื่อขจัด การซ้อนกันของสเปกตรัมซึ่งทำได้สองวิธีคือ วิธีหนึ่งด้วยการใช้อัตราการสุ่มที่สูงพอดังกล่าว และ อีกวิธีหนึ่งคือการทำการฟิลเตอร์ความถี่ของสัญญาณอนาลอก ก่อนการสุ่ม (Antialiasing Filter) เพื่อจำกัดแบนด์ วิดธ์ของสัญญาณที่จะถูกแปลงให้ไม่เกินกว่า $f_c/2$ ซึ่งในทางปฏิบัติแล้วจะยังคงเกิดฟริควนซี โฟลดิ้งได้ เสมอจากส่วนของฮาร์โมนิก ของสัญญาณรวมทั้งสเปกตรัมของสัญญาณรบกวนที่ยังคงอยู่ แม้ว่าทำการ ฟิลเตอร์มาก่อนหน้าแล้วก็ตาม การกำจัดการซ้อนกันของสเปกตรัม ดังนี้วิธีที่จะลดผลของเลียตซิงคือ นอกจากใช้ฟิลเตอร์ฮาร์โมนิกสูงๆของสัญญาณแล้ว ต้องพยายามให้การสุ่มสัญญาณเป็น ไปอย่างรวดเร็วที่สุด ซึ่งปกติจะสูงกว่าความถี่ต่ำสุดตามทฤษฎีแซมปลิง คือ $2f_c$ เสมอ



รูปที่ 2.3 ก) แสดงสเปกตรัมของสัญญาณอนาลอกที่จะถูกสุ่ม

ข) สเปกตรัมหลังจากการสุ่ม เกิดฟริควนซีโฟลดิ้ง



รูปที่ 2.4 การเกิดอเลียตซิง ฟริควนซีจากการสุ่มด้วยความถี่ต่ำกว่า 2 เท่าของความถี่สัญญาณ อินพุตรูปขายน์

ผลของการใช้อัตราการสุ่มที่ไม่เหมาะสมจะเกิดเป็นสัญญาณความถี่ต่ำกว่า เรียกว่าอเลียตซิง ฟริควนซี เมื่อสัญญาณถูกเปลี่ยนกลับมาเช่นเดิมหลังจากถูกสุ่มแล้วดังแสดงในรูปที่ 2.4 จะเห็นว่าความถี่ อเลียตซิง อาจจะแตกต่างจากความถี่เดิมไปมาก


แอนทิลเลียสซิงฟิลเตอร์ จะช่วยลดสัญญาณในแถบความถี่ที่ทำให้เกิดเลียซซิง ฟริควนซี ในขณะที่ต้องไม่ทำให้เกิดความผิดเพี้ยนของสัญญาณในแบนด์ที่ใช้งานและไม่ลดความแม่นยำในการวัดโดยรวมอีกด้วย ในการใช้ แอนทิลเลียสซิงฟิลเตอร์ ปริมาณการขจัดความถี่สูงนั้นขึ้นอยู่กับ

- ความถี่สูงสุดที่สนใจ
- อัตราการสุ่ม และ
- ความละเอียดของการแปลงสัญญาณ

ฟิลเตอร์ที่ใช้ จึงอาจเป็นพาสซีฟฟิลเตอร์ แอคทีฟฟิลเตอร์ หรือสวิทช์ คาปาซิเตอร์ฟิลเตอร์

2.1.4 ทฤษฎีการควอนไทซ์(Quantizing Theory)

ควอนไทซ์ซึ่งเป็นขบวนการที่เปลี่ยนแปลงสัญญาณอนาลอกเป็นสัญญาณที่ไม่ต่อเนื่อง(ดิสครีทซิกแนล)หลังการสุ่มโดยผ่านขบวนการเข้ารหัส(Coding) จัดให้สัญญาณที่ไม่ต่อเนื่องนั้นอยู่ในรูปที่ง่ายต่อการประมวลผลและเป็นสัดส่วนสัมพันธ์กับสัญญาณอนาลอก เช่น ในรูปของรหัสไบนารี(Binary)เป็นต้น หากนำเอาขนาดของสัญญาณอนาลอกและรหัสดิจิทัลที่ได้จากการควอนไทซ์ มาเขียนกราฟก็จะได้กราฟแสดงควอนไทซ์ ทรานสเฟอร์ ฟังก์ชัน ดังรูปที่ 2.5



รูปที่ 2.5 ทรานสเฟอร์ฟังก์ชันของควอนไทเซอร์ 3 บิต ตามทฤษฎี

ในรูปกราฟแสดงให้เห็นถึงความสัมพันธ์กันระหว่างสัญญาณอนาลอกที่อยู่ระหว่าง 0 ถึง +10 โวลต์ ถูกควอนไทซ์ และเข้ารหัส(Encode) เป็นรหัสไบนารี 3 บิต ได้ 8 ระดับจาก 000 ถึง 111 เนื่องจากในระบบไบนารี รหัสดิจิทัลแต่ละค่าจะแทนขนาดของสัญญาณอนาลอกแต่ละค่าที่เป็นสัดส่วนกับค่าเดิม เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สเกล โดยค่าสูงสุดของรหัสดิจิทัลคือ ทุกบิตเป็น 1 จะเท่ากับสัญญาณอนาลอกเต็มสเกลคูณด้วย $(1-2^{-n})$ โดย n เป็นจำนวนบิตของรหัสดิจิทัลและรหัสดิจิทัลแต่ละบิตที่เป็น 1 จะเท่ากับขนาดเต็มสเกลของอนาลอกคูณกับค่า เวทิง(Weighting) ของรหัสชนิดนั้นหารด้วย 2^n ตัวอย่างเช่น ค่าเต็มสเกลของสัญญาณอนาลอกเป็น 10 โวลต์ รหัส 1011 จะแทนขนาดสัญญาณอนาลอกอินพุต

$$V_{\text{input}} = (Rs/2^n)[(1*2^3) + (0*2^2) + (1*2^1) + (1*2^0)]$$


$$= (10/2^4)[(1*2^3) + (0*2^2) + (1*2^1) + (1*2^0)]$$

สิ่งสำคัญสำหรับกราฟทรานสเฟอร์ ฟังก์ชัน ในรูปที่ 2.5 ได้แก่ ความละเอียด(Resolution)ของควอนไทเซอร์ ซึ่งกำหนดได้จากจำนวนบิต ของรหัสดิจิทัล หรือจากกราฟเลื่อนขนาดความกว้างของ ชั้น ระดับ (Step) ทางแกนอนาลอกอินพุต ว่าเป็นสัดส่วนเท่าใดระหว่างค่าเต็มสเกลอนาลอกกับค่า 2^n

จำนวนสถานะเอาต์พุตที่กำหนดได้จากจำนวนบิตคือเท่ากับ 2^n สถานะ ในโคอะแกรมแสดงทรานสเฟอร์ฟังก์ชัน จะเห็นจุดแบ่งระดับ(Threshold Level) สัญญาณอนาลอกจะมีจำนวน $2^n - 1$ จุดที่อยู่ที 0.625, 1.875, 3.125, 4.375, 5.625, 6.875 และ 8.125 โวลต์ ระหว่างจุดดังกล่าวเป็นสัญญาณอนาลอกซึ่งแปลงเป็นรหัสดิจิทัล 1 สถานะ ดังนั้นค่าเหล่านี้จะต้องปรับให้ถูกต้องมากที่สุดเพื่อแปลงขนาดของอนาลอกให้ตรงกับค่าที่ทำการ ควอนไทซ์ แรงดันที่ 1.25, 2.50, 3.75, 5.0, 6.25, 7.2 และ 8.75 โวลต์ เป็นจุดกึ่งกลางในช่วงของสัญญาณอนาลอกที่แสดงสถานะเอาต์พุต ดิจิตอลฟังก์ชันที่มีลักษณะเป็นขั้นบันไดนี้สามารถประมาณเป็นเส้นตรงได้โดยการ โยงเส้นตรง ระหว่างจุดเริ่มและจุดปลาย ณ จุดกึ่งกลางของรหัสดิจิทัลสถานะสุดท้าย สังเกตว่า ในทางทฤษฎีแล้วเส้นตรงนี้จะต้องผ่านจุดกึ่งกลางของทุกระดับดิจิทัล

2.1.5 วงจรแชนเปลิ่ง

โดยพื้นฐานแล้ววงจรแชนเปลิ่งเป็นวงจรเก็บแรงดัน(Voltage Memory) ซึ่งใช้อุปกรณ์ร่วมสำคัญคือตัวเก็บประจุ ในรูปที่ 2.6 แสดง โกล้เดียวกับวงจรในทางปฏิบัติโดยประกอบด้วยส่วนของบัพเฟอร์แอมป์รีไฟร์ทางด้านอินพุตและเอาต์พุตของวงจรแชนเปลิ่งพื้นฐานและส่วนของวงจรแชนเปลิ่งพื้นฐาน โดยในส่วนแอมป์รีไฟร์เออร์ทางด้านอินพุตจะช่วยให้วงจรมีอินพุตอิมพีแดนซ์สูง สะดวกต่อการใช้งานและสามารถเพิ่มกระแสเพื่อประจุ C_H ได้เร็วขึ้น ส่วนทางเอาต์พุต จะช่วยให้เอาต์พุตอิมพีแดนซ์สามารถขับ ADC ได้ง่าย และในส่วนของวงจรแชนเปลิ่งพื้นฐานนั้น อิเล็กทรอนิกส์สวิทช์จะต่อสัญญาณแรงดันเข้ากับตัวเก็บประจุซึ่งควบคุมสวิทช์นี้จากแชนเปลิ่งพัลส์ ช่วงการตัดต่อสวิทช์และเวลาในการประจุแรงดันจนถึงค่าที่ แชนเปลือออก มาเรียกว่าเออร์เจอร์ ไทม์ ของวงจรแชนเปลิ่ง



รูปที่ 2.6 ไลอะแกรมของวงจรแอมป์เปิดแอนด์โฮลด์

วงจรแอมป์ลิงในระบบค่านอกควิรัน นิยมใช้สองแบบคือ แอมป์ลิงเกทหรือแอมป์เปรอ (Sampler) และ แอมป์เปิดแอนด์โฮลด์ (Sample and Hold) วงจรแอมป์ลิงเกท จะอยู่ในสภาวะ โฮ อินพุท อิมพีแดนซ์ เมื่อ ไม่มีการสุ่ม และเมื่อมีการสุ่ม เอาต์พุทจะปรากฏสัญญาณที่ได้รับมาทันทีนั้น ส่วน แอมป์เปิดแอนด์โฮลด์ จะตัดต่อสวิทช์สุ่มช้ากว่าโดยมีลักษณะการทำงานเป็นสองขั้นตอนคือ

- ในขณะที่ตัดสัญญาณออกวงจรจะ แทรคตามสัญญาณอินพุทจนกว่าจะมีการสุ่มสัญญาณ
- โฮลด์ อินพุทค่าที่แอมป์ลิงครั้งสุดท้ายจะถูกเก็บไว้เมื่อเข้าสู่โหมดโฮลด์




รูปที่ 2.7 ก) เอาต์พุทจากแอมป์ลิงเกท ข) เอาต์พุทจากแอมป์เปิดแอนด์โฮลด์

แอมป์ลิงเกท นิยมใช้ในระบบความถี่สูงๆ เช่น อาร์เอฟ เวคเตอร์ , ไมโครเวฟ ดีเอชเอ็ม ส่วนแอมป์เปิด แอนด์โฮลด์นั้น เนื่องจากมีแบนด์วิดธ์ต่ำกว่ามากจึงเหมาะกับการทำงานทั่วไป

2.1.6 วงจรแรงดันอ้างอิง(Voltage Reference Circuit)

วงจรแรงดันอ้างอิงนั้นเป็นวงจรที่สำคัญวงจรหนึ่งในระบบค่าน็อคควิชชัน เนื่องจากเป็นส่วนสำคัญในการกำหนดคุณภาพของวงจร DAC หรือ ADC ซึ่งวงจรแรงดันอ้างอิงมีทั้งที่เป็นวงจรรีโอสหรือเป็นวงจรรวมอยู่ในวงจร DAC หรือ ADC

วงจรแรงดันอ้างอิงแบบพื้นฐาน อุปกรณ์ที่นิยมใช้เป็นแหล่งกำเนิดแรงดันอ้างอิงได้แก่ซีเนอร์ไดโอด ซึ่งเมื่อให้รีโอสไบอัสจนเกิดการเบรคความแรงดันคร่อมซีเนอร์จะคงที่เท่ากับแรงดันเบรคความ (V_z) ตัวต้านทาน R (ในรูปที่ 2.8)ที่ต่อกับอนุกรมกับซีเนอร์ จะทำหน้าที่กำหนดกระแสไบอัสแก่ซีเนอร์ให้เบรคความและจำกัดกระแสรีโอสไม่ให้ไหลมากจะเป็นอันตรายแก่ซีเนอร์




ก) แรงดันอ้างอิงบวก ข)แรงดันอ้างอิงลบ ค)กราฟสมบัติของซีเนอร์
รูปที่ 2.8 วงจรแรงดันอ้างอิงแบบพื้นฐาน

2.1.7 วงจรดิจิตอล ทุ อานาลอก คอนเวอร์ตเตอร์(DAC)

ส่วนที่สำคัญของ DAC คืออาร์เรย์สวิทช์ที่ควบคุมด้วยลอจิกซึ่งมีจำนวน n ชุดเท่ากับจำนวนไบนารี สวิทช์เหล่านี้จะ คัดต่อแรงดันอ้างอิงขนาดหนึ่งเข้ากับวงจรอาร์เรย์รีซิสเตอร์ค่าต่างๆ ที่เวทคามาพหุส ไบนารีเอาท์พุท บัพเฟอร์ แอมปริไฟร์เออร์จะทำหน้าที่เปลี่ยนกระแสที่ถูกเวท โดยวงจรรีซิสเตอร์ให้เป็นแรงดันอนาลอกที่สัมพันธ์ต่อกัน ใน DAC บางวงจรมีดิจิตอล รีซิสเตอร์ อยู่ในตัวเพื่อแลทซ์ รหัสอินพุทไว้ในขณะที่ DAC กำลังทำการเปลี่ยนเป็นสัญญาณอนาลอก

2.1.7.1 DAC แบบ ไบนารี เวท แดคเตอร์

การจัดวงจรมีลักษณะดังรูปที่ 2.9 สวิทช์ $S_1 - S_n$ จะถูกควบคุม เปิด/ปิด ด้วยรหัสดิจิตอลเพื่อ คัด/ต่อ แรงดันอ้างอิงเข้ากับวงจรรีซิสเตอร์ที่มีค่า $R, 2R, 4R \dots (2^n)R$ เมื่อ n เป็นจำนวนบิต



รูปที่ 2.9 DAC แบบ ไบนารี เวท แลคเตอร์

ค่ารีซิสเตอร์ที่เวทค่าความรหัสดิจิทัลที่เพิ่มขึ้น จะทำให้กระแสผ่านรีซิสเตอร์เข้าไปรวมกันก่อนเข้าออปแอมป์ลดลงด้วยแฟคเตอร์ 2 ตามค่า R ที่เพิ่มขึ้น เช่น หากแรงดันอ้างอิงเป็น 10 โวลต์คั้งตัวอย่างในรูปที่ 2.9 กระแสที่ผ่านตัวต้านทาน จะเป็น 1.0, 0.5, 0.25 และ 0.125 mA ตามลำดับ ออปแอมป์ที่เอาท์พุท จะทำหน้าที่เปลี่ยนกระแสรวมให้เป็นแรงดันเอาท์พุท

$$V_o = (V_{ref}/2^{N-1})(8S_4 + 4S_3 + 2S_2 + S_1); S \text{ Closed} = 1, S \text{ Open} = 0$$

2.1.7.2 DAC แบบ R-2R แลคเตอร์


ในวงจรนี้สวิทช์จะคัดต่อให้แรงดันอ้างอิงต่อเข้ากับวงจรแลคเตอร์ หรือต่อแลคเตอร์ลงกราวด์ที่ขา 2R จะเห็นได้ว่า สวิทช์ อินพุท รีซิสเตอร์ (2R) มองเข้าไปจะเห็นคู่ของรีซิสเตอร์ ระหว่างจุดต่อ R-2R ที่ติดกัน แรงดันเอาท์พุทจะเพิ่มลดตามรหัสดิจิทัลคือ

$$\Delta V = V_{ref}/(2^N - 1)$$

แรงดันเอาท์พุทจะเป็นไปตามสมการ

$$V_o = (V_{ref}/2^N)(8S_4 + 4S_3 + 2S_2 + S_1); S \text{ Closed} = 1, S \text{ Open} = 0$$

การจัดวงจรในแบบที่ 2 นี้ดีกว่าแบบแรกเนื่องจากใช้ตัวต้านทานเพียง 2 ค่าเท่านั้นดังรูปที่ 2.10



รูปที่ 2.10 วงจร DAC แบบ R-2R แลคเคอร์ขนาด 4 บิต

2.1.8 อนาคตของ คิวคิตอล คอนเวอร์เตอร์ (ADC)

การจัดวงจร ADC มีหลายแบบด้วยกันดังนี้คือ

- วิธีการแปลงแบบพื้นฐาน (Basic Conversion Method)
- คาน์เตอร์ไทป์ ADC (Counter Type ADC)
- แทรคคิง ADC (Tracking ADC)
- อินทิเกรตคิง ADC (Integrating ADC)
- ซัคเซสซีฟ แอพรอกซิเมชัน ADC (Successive Aproximation ADC)
- พาราเรล (แฟรช) ADC (Parallel (Flash) ADC)


สำหรับไอซีสำเร็จรูป ADC0804 ที่ใช้ในที่นี้ใช้วิธีการแบบซัคเซสซีฟ แอพรอกซิเมชัน ดังนั้นจะขอลงรายละเอียดของวิธีการดังกล่าวเท่านั้น

2.1.8.1 ซัคเซสซีฟ แอพรอกซิเมชัน ADC


วงจร ADC ชนิดนี้ได้รับความนิยมในงานประยุกต์ที่ต้องการความเร็วค่อนข้างสูง การจัดวงจรจะคล้ายกับแบบคาน์เตอร์ ที่ทำงานในลักษณะการป้อนกลับ ซึ่งบล็อกไดอะแกรมแสดงในรูปที่ 2.11 คอมพาราเตอร์จะคอยเปรียบเทียบเอาต์พุตจาก DAC กับอนาลอกอินพุต V_{in} เอาต์พุตจะไปควบคุม ซัคเซสซีฟ แอพรอกซิเมชัน รีจิสเตอร์ (SAR) ซึ่งเป็น ไอซี MSI (มิดิอุม สเกล อินทิเกรตเท็ด เซอร์กิก) ที่ออกแบบมาเป็นพิเศษเพื่อทำหน้าที่นี้โดยเฉพาะ

ในรูปที่ 2.12 แสดงไทม์มิงไดอะแกรมของ ADC ที่มีระดับอนาลอก 0.625V เมื่อคล็อก เข้าไป 1 ลูก จะทำให้ MSB (บิต 4) เป็น 1 ทุกบิตอื่นยังคงเป็น 0 DAC จะเปลี่ยนเอาต์พุตของ SAR เป็นอนาลอกเปรียบเทียบกับสัญญาณอนาลอกอินพุต ถ้าผลการเปรียบเทียบที่คอมพาราเตอร์บอกว่าน้อยกว่าอินพุตก็

ให้คงบิตนั้นเป็น 1 ไว้ แต่ถ้ามากกว่าจะให้บิตนั้นเป็น 0 จากนั้นทำการทดสอบบิตถัดไปโดยทำเป็น 1 หากผลรวมของสองบิตหรือบิตหลังมากกว่าก็ทำให้บิตนั้นเป็น 0 แต่ถ้าน้อยกว่าให้คง 1 ไว้ แล้วทดสอบบิตถัดไปตามวิธีการดังกล่าวจนครบทุกบิตหรือจนกว่าค่าที่หาค่าจะต่างจาก V_{in} ไม่เกิน 1 LSB



รูปที่ 2.11 บล็อกไดอะแกรมของซัคเซสซีฟ แอปพรอกซิเมชัน ADC



รูปที่ 2.12 ไทม์มิ่ง ไดอะแกรมของSAR

ข้อจำกัดประการหนึ่งสำหรับการคอนเวอร์ชัน คือสัญญาณรบกวนอินพุต จะต้องคงที่ในช่วงเวลาที่ทำการเปลี่ยนแปลงสัญญาณโดยเปลี่ยนได้ไม่เกิน 1LSB ในช่วงสุดท้าย ของการเปลี่ยนสัญญาณเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้เข้าใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดิจิทัล เอาท์พุทจะออกมาขนานกันทุกบิต แต่บางแบบจะให้เอาท์พุทออกมาในลักษณะอนุกรม วงจร ADC แบบนี้สามารถทำงานได้สองโหมด คือ โหมดทำงานอิสระ (ฟรี รัน) และโหมดที่รอคำสั่งสตาร์ท คอนเวอร์ชันจากภายนอก เวลาในการเปลี่ยนสัญญาณใช้ $(n+1)$ ลูกของพัลส์คล็อก โดยคล็อกลูกแรกจะใช้ในการรีเซ็ตจิสเตอร์ภายใน สุดท้าย คุณภาพของระบบจะขึ้นอยู่กับคุณภาพของ ADC ระบบเป็นอย่างยิ่ง

2.2 วงจรกรองความถี่ต่ำผ่านแบบแอคทีฟ (ACTIVE FILTER)

ฟิลเตอร์ คือวงจรที่ใช้ สำหรับกรองสัญญาณให้ความถี่เฉพาะที่ต้องการใช้ผ่านออกมาได้เท่านั้น ส่วนความถี่อื่นๆ ที่ไม่ต้องการจะถูกลดทอน (Attenuate) จนหมดไป วงจรฟิลเตอร์ที่ใช้งานกันอยู่จะมีสองลักษณะคือ แบบที่เป็นวงจรพาสซีฟ และ แบบที่เป็นวงจรแอคทีฟ วงจรที่เป็นแบบพาสซีฟนั้น จะใช้เพียงอุปกรณ์ประเภท ความต้านทาน ตัวเก็บประจุ และ ตัวเหนี่ยวนำเท่านั้น แต่ในวงจรประเภทแอคทีฟจะรวมถึงทรานซิสเตอร์และออปแอมป์ด้วย เนื่องจากการสร้างวงจรมักพยายามหลีกเลี่ยงที่จะไม่ใช้ตัวเหนี่ยวนำเนื่องจากค่อนข้างหายาก ราคาแพง อีกทั้งมีขนาดใหญ่ ดังนั้น การนำออปแอมป์มาประยุกต์ใช้งานเป็นวงจรฟิลเตอร์แบบแอคทีฟจึงสะดวกในการใช้งานกว่า

วงจรฟิลเตอร์แบ่งเป็น 4 ชนิดด้วยกันคือ แบบกรองความถี่ต่ำผ่าน (Low-pass) แบบกรองความถี่สูงผ่าน (High-pass) แบบกรองความถี่ผ่านเฉพาะบางช่วง (Band-pass) และแบบที่กันไม่ให้ความถี่ผ่านเฉพาะบางช่วง (Band-reject หรือ Notch) ในที่นี้จะขอกล่าวถึงเฉพาะวงจรฟิลเตอร์แบบกรองความถี่ต่ำผ่านซึ่งนำมาใช้ในวงจรเท่านั้น

2.2.1 วงจรแอคทีฟฟิลเตอร์อันดับหนึ่ง

ในการสร้างโลว์พาสฟิลเตอร์แบบแอคทีฟอย่างง่าย ทำได้โดยการต่อจิสเตอร์ขนานกับคปาซิสเตอร์ ซึ่งทำหน้าที่ป้อนกลับ ในวงจรอินทิเกรเตอร์ ดังรูปที่ 2.13 ซึ่ง Transfer function จะได้จาก $H =$


$$Z_2/R_1, Z_2 = R_2 // (1/j\omega C) = R_2 / (1+j\omega C)$$

$$\text{เราจะได้ } H = H_0 / (1+j(f/f_0)) \quad \dots(2.1a)$$

$$\text{โดย } H_0 = -R_2 / R_1 \quad \dots(2.1b)$$

$$\text{และ } f_0 = 1/(2\pi R_2 C) \quad \dots(2.1c)$$

ในการเขียนแมกนิจูดพลอต จะเห็นว่าที่ $(f/f_0) \ll 1$ จะได้ $H \cong H_0$ ซึ่งชี้ให้เห็นว่า ที่ความถี่ต่ำๆ แอสซิมโทต คือ $|H| = |H_0| = R_2 / R_1$ เนื่องจากที่ความถี่ต่ำๆ นั้น $|Z_c|$ มีค่ามากเมื่อเปรียบเทียบกับ R_2 เราจึงละค่า Z_c ได้ ดังนั้นวงจรก็จะเป็นลักษณะของวงจรอินเวอร์ติงแอมป์ธรรมดา ด้วยเหตุผลนี้เองเราจึงเรียก H_0 ว่า “คิซี เกนของฟิลเตอร์”



รูปที่ 2.13 วงจร โลว์พาสฟิลเตอร์ที่มีอัตราขยาย(Gain)

สำหรับ $(\omega/\omega_c) \gg 1$ เราอาจประมาณสมการที่ 2.1a ได้ว่า $H \cong H_0 / (j\omega/\omega_c)$ ซึ่งจะเห็นว่าที่ความถี่สูงๆ แอสซิมโทต จะคล้ายกับวงจรอินทิเกรเตอร์ มีเกน $|H_0|$ ที่ $(\omega/\omega_c) = 1$ เนื่องจาก $|Z_c|$ น้อยมากเมื่อเทียบกับ R_2 จึงละทิ้ง R_2 ได้ วงจรจึงมีลักษณะเป็นอินทิเกรเตอร์ เพราะมันมีคุณสมบัติของวงจรอินทิเกรเตอร์เฉพาะ ช่วงความถี่เหนือย่านความถี่ที่เรากำหนดไว้

สำหรับขอบเขตของคุณสมบัติของแอมพลิไฟเออร์และอินทิเกรเตอร์จะเกิดขึ้นที่ความถี่ ω_c ซึ่งจะทำให้ $|Z_c| = R_2$ นั่นคือ $1/(2\pi\omega_c C) = R_2$ ดังนั้น $\omega_c = 1/(2\pi R_2 C)$ ตามที่คาดไว้ สำหรับ $(\omega/\omega_c) = 1$ สมการที่ 2.1a จะได้ $H = H_0 / (1+j)$ ดังนั้น $|H| = |H_0| / \sqrt{2}$ หรือเท่ากับ $|H|_{dB} = |H_0|_{dB} - 3$ dB ด้วยเหตุผลนี้ ω_c จึงถูกเรียกว่า “-3 dB ฟรีควเอนซี” หรือ “คอร์นเนอ์ ฟรีควเอนซี”

2.2.2 ผลตอบสนองอันดับสองแบบมาตรฐาน

ในตอนที่ผ่านมาเราศึกษา ฟิลเตอร์อันดับหนึ่ง ไปแล้ว ซึ่งเราจะสังเกตเห็นได้ว่าผลตอบสนองของ ฟิลเตอร์จะมีรูปแบบคล้ายกันคือ เกอม $1+j(\omega/\omega_c)$ ซึ่งมันจะเป็นตัวตัดสินว่า ฟิลเตอร์ดังกล่าวเป็นแบบใด เช่นถ้าเป็น 1 จะมีผลตอบสนองแบบความถี่ต่ำผ่าน ถ้าเป็น $j(\omega/\omega_c)$ จะมีผลตอบสนองแบบความถี่สูงผ่าน ถ้าเป็น $1-j(\omega/\omega_c)$ จะมีผลตอบสนองเป็นแบบผ่านทุกย่านความถี่ พิจารณาการตอบสนองอันดับสองซึ่งมีรูปแบบทั่วไปดังนี้

$$H(j\omega/\omega_c) = N(j\omega/\omega_c) / [1 - (\omega/\omega_c)^2 + j(Q)(\omega/\omega_c)] \quad \dots(2.2)$$

เมื่อ Q เป็น เพียวร์ นัมเบอร์ (Pure Number)

$N(j\omega/\omega_c)$ เป็น โพลีโนเมียลที่เหมาะสม โดยมี ดีกรี ไม่มากกว่า 2 ซึ่งจะเป็นตัวกำหนด ลักษณะเฉพาะของผลตอบสนอง


2.2.3 ผลตอบสนองของวงจรโลว์พาสฟิลเตอร์อันดับสอง

เนื่องจาก RC เสตจ จะได้ผลตอบสนองของวงจร โลว์พาสอันดับหนึ่ง และ โดยการคาดเดา 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แสดง เข้าด้วยกันดังรูปที่ 2.14a จะได้ ผลตอบสนองอันดับสอง ซึ่งจะเห็นว่าที่ความถี่ต่ำ คาปาซิเตอร์จะเปิดวงจร สัญญาณอินพุตจะผ่านตัวต้านทานไปได้ $H \cong 1$ ที่ความถี่สูงๆ C_1 จะเริ่มทำตัวเป็น ชันท์ (Shunt) สัญญาณก็จะผ่านมายังแสดงที่ 2 ค่อไป

แม้ว่าวงจรในรูปที่ 2.14a จะไม่ได้ผลตอบสนองแบบกรองความถี่ต่ำผ่านในอะซิมโทติก ครีเทอเรียเรีย (Asymptotic Criteria) ที่ต้องการแต่เราสามารถปรับปรุงได้โดยแทนที่ RC แสดงที่ 1 ด้วยตัวเหนี่ยวนำ (L) หรือใช้อุปกรณ์ประเภทแอคทีฟ เช่น ออปแอมป์ เพื่อป้อนกลับสัญญาณเอาต์พุต ดังรูปที่ 2.14b จะเห็นว่าแทนที่จะต่อ C_1 ระหว่าง R_1 กับกราวด์ ก็เปลี่ยนเป็นต่อ C_1 ระหว่าง R_1 กับเอาต์พุตของออปแอมป์ เพื่อให้เกิดการป้อนกลับแบบบวก ซึ่งมันจะมีผลเฉพาะที่บริเวณใกล้ๆ $f/f_0=1$ ความจริงแล้ว สำหรับ $f/f_0 \ll 1$, $|Z_c|$ จะมีค่ามาก สำหรับการป้อนกลับสัญญาณกลับมากๆ ในขณะที่ หาก $f/f_0 \gg 1$ สัญญาณเอาต์พุตจะมีค่าน้อยมากในการป้อนกลับมา ด้วยทางเลือกที่เหมาะสม ผลตอบสนองในบริเวณ $f/f_0=1$ สามารถปรับขึ้นมาในระดับที่ต้องการ ออปแอมป์สามารถทำหน้าที่แทน ตัวเหนี่ยวนำได้ อีกทั้งมันยังมีบัฟเฟอร์ที่เอาต์พุตซึ่ง ทำให้วงจรไม่ขึ้นกับเอาต์พุตโหลดด้วย




รูปที่ 2.14 วงจรโลว์พาสฟิลเตอร์อันดับสอง (a)พาสซีฟ RC รีโวลูชัน (b)แอคทีฟ RC รีโวลูชัน ซึ่งใช้โวลต์เตจ ฟอล โดเวอร์

วงจรในรูป 2.14b เรียกว่า “แซลเลน-คีย์ คอนฟิกรูเรชัน”

2.2.4 วงจรกรองความถี่ต่ำผ่านซึ่งมี gain เป็น 1 แบบ แซลเลน-คีย์ (Sallen-key)

นำวงจรในรูป 2.14b มาเขียนใหม่



รูปที่ 2.15 แซลเลนคีย์โลว์พาสฟิลเตอร์แบบยูนิคิเกน

จากฟังก์ชันของวงจรกรองความถี่ต่ำอันดับหนึ่ง

$$V_o = V_x / (1+j\omega RC) \quad \dots(2.3)$$

โดย KCL ที่โหนด x

$$(V_i - V_x)/mR = \{(V_x - V_o)/R\} + \{(V_x - V_o)/[1/(j\omega nC)]\} \quad \dots(2.4)$$

คูณทั้งสองข้างด้วย mR

$$V_i = [(1+m+j\omega mnRC)V_x] - [(m+j\omega mnRC)V_o] \quad \dots(2.5)$$

กำจัด V_x ไปจะได้

$$V_i = [1 - \omega^2 mnR^2 C^2 + j\omega(m+1)RC]V_o \quad \dots(2.6)$$

ตอนนี้เราจะได้

$$\omega^2 mnR^2 C^2 = [2\pi f \cdot \sqrt{(mn)RC}]^2 = (f/f_0)^2 \quad \dots(2.7)$$

เมื่อเราให้

$$f_0 = 1 / [2\pi \sqrt{(mn)RC}]$$

จะได้

$$j\omega(m+1)RC = j(f/f_0)(m+1) / \sqrt{(mn)} = (j/Q)(f/f_0) \quad \dots(2.8)$$

เมื่อเราให้

$$Q = \sqrt{(mn)} / (m+1)$$

จากสมการที่ 2.6 จะได้ว่า


$$H = V_o / V_i = 1 / [1 - (f/f_0)^2 + (j/Q)(f/f_0)] \quad \dots(2.9a)$$

$$\text{โดย } f_0 = 1 / [2\pi \sqrt{(mn)RC}] \quad \dots(2.9b)$$

$$\text{และ } Q = \sqrt{(mn)} / (m+1) \quad \dots(2.9c)$$

เนื่องจาก $H = H_{LP}$ โพล์ พลอต จึงเป็นดังรูปที่ 2.16 Q จะขึ้นกับค่า m, n ส่วน f_0 จะขึ้นกับค่า m, n

และ R, C



รูปที่ 2.16 โพล์ พลอตแบบอันดับ 2 มาตรฐาน


2.2.5 วงจรกรองความถี่อันดับสองแบบบัคเตอร์เวอร์ธ

บัคเตอร์เวอร์ธฟิลเตอร์ เป็นฟิลเตอร์ที่นิยมใช้กันมาก เนื่องจากคุณสมบัติในการรักษาค่านกนแบบปิดลูป (Close Loop Gain) ให้คงที่ตลอดช่วงความถี่ผ่าน “แมกซิมอลตี แพลท” (Maximally flat) การออกแบบวงจรเราต้องการค่า $Q = 1/\sqrt{2}$ ซึ่งจะได้มาจากค่า $m=1$ และ $n=2$ นั่นคือตัวต้านทานในวงจรจะมีค่าเท่ากันและค่าตัวเก็บประจุจะมีอัตราส่วน 2:1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.6 วงจรกรองความถี่ต่ำ KRC

จากรูปที่ 2.17 ถูกใช้อย่างกว้างขวาง เมื่อต้องการระบุค่า f_0 และ Q โดยค่า Q มีค่าอยู่ใกล้ๆ 1 สำหรับค่า K จะขึ้นกับค่าเกณฑ์ RC ซึ่งถึงชนิดของอุปกรณ์แบบพาสซีฟที่ใช้



รูปที่ 2.17 KRC โลว์พาสฟิลเตอร์

$$H = K / [1 - (f/f_0)^2 + (j/Q)(f/f_0)] \quad \dots(2.10)$$

$$\text{โดย } K = 1 + (R_B/R_A) \quad \dots(2.10a)$$

$$f_0 = 1 / [2\pi\sqrt{(mn) RC}] \quad \dots(2.10b)$$

$$Q = \sqrt{(mn) / m + 1 + mn(1-K)} \quad \dots(2.10c)$$

สำหรับ R ที่ต่อป้อนกลับไว้นั้นจะมีผลต่อการลดผลของออฟเซตในทาง DC ของออปแอมป์ ซึ่งในการออกแบบวงจรในที่นี้ เราให้ค่า $K=1$ ดังนั้น $R_A \gg R_B$ จึงประมาณให้ $R_A = \infty$ ส่วน $m=1$, $n=2$ ดังที่ได้กล่าวไปแล้ว

2.3 วงจรรวมสัญญาณแบบไม่กลับเฟส

วงจรรวมสัญญาณแบบไม่กลับเฟส คือวงจรที่ให้สัญญาณเอาต์พุตที่เกิดจากการรวมของสัญญาณทุกสัญญาณ จากแหล่งป้อนแรงดันทางด้านอินพุต โดยขั้วของแรงดันทางด้านอินพุตจะเหมือนกับทางเอาต์พุตด้วย

พิจารณาวงจรรูปที่ (2.18) ต้องหา E_{in} ของส่วน passive average จากวงจร และสมการข้างล่างนี้ โดยที่ R ทุกตัวเท่ากับ $10 \text{ k}\Omega$

จาก รูปกระแส I_1

$$E_3 = I_1 R + (I_1 - I_2) R + E_2$$

$$(E_3 - E_2) / R = 2 I_1 - I_2 \quad \dots(2.11)$$

จาก รูปกระแส I_2

$$E_2 = (I_2 - I_1) R + I_2 R + E_1$$

$$(E_2 - E_1) / R = 2 I_2 - I_1 \quad \dots(2.12)$$

$$\text{สมการที่(2.11)} \times 2 : 2(E_3 - E_2) / R = 4 I_1 - 2 I_2 \quad \dots(2.13)$$

$$\text{สมการที่(2.13) + (2.12) : } (2E_3 - E_2 + E_1) / R = 3 I_1$$

$$(2E_3 - E_2 + E_1)/3R = I_1 \quad \dots(2.14)$$

หา E_i โดยใช้ค่าตอบจากสมการที่ (2.14)

$$\begin{aligned} E_i &= E_3 - (I_1 R) \\ &= E_3 - [(2E_3 - E_2 + E_1)/3R]R \\ &= (3E_3 - 2E_3 + E_1 + E_2)/3 \end{aligned}$$

$$E_i = (E_1 + E_2 + E_3)/3 = (E_1 + E_2 + E_3 + \dots + E_n)/n$$

เมื่อ n คือจำนวนแหล่งป้อนแรงดัน

จากอัตราการขยายของวงจรขยายแบบไม่กลับเฟส $A_{cl} = 1 + R_f$ และ E_i ถ้าต้องการให้

$$V_o = E_1 + E_2 + E_3 \quad \text{ดังนั้น}$$

$$A_{cl} = V_o / E_i$$


$$1 + (R_f / R) = (E_1 + E_2 + E_3) \times [3 / (E_1 + E_2 + E_3)]$$

$$R_f = (3 - 1)R = 2R$$

$$R_f = (n - 1)R \quad \dots(2.15)$$

จากค่า R_f ที่หามาได้ ทำให้สามารถสร้างวงจรเพื่อการรวมสัญญาณแบบนอนอินเวอร์ตได้

(หากสังเกตดู จะพบว่าตัวต้านทานด้านอินพุทของออปแอมป์ก็มีผลกับอัตราการขยายด้วย) และในส่วนของ passive averager จะมีการใช้บัฟเฟอร์ มาต่อระหว่างแหล่งป้อนแรงดันและตัวต้านทาน เพื่อให้วงจรมีคุณสมบัติที่ดี ในแง่ของการลดการดึงกระแส จากแหล่งจ่ายสัญญาณให้น้อยที่สุด



รูปที่ 2.18 วงจรรวมสัญญาณแบบ ไม่กลับเฟส



2.4 การมอดูเลตทางแอมพลิจูด

ในการส่งสัญญาณใดๆ ออกอากาศไปให้ ใดระยะทางไกลๆ นั้นจำเป็นต้องมีสัญญาณความถี่สูงเป็นพาหะเพื่อให้สัญญาณที่เราต้องการส่งเกาะไป เมื่อถึงปลายทางก็จะมีกรแยกสัญญาณพาหะออกทำให้ได้สัญญาณที่ต้องการกลับมา วิธีการดังกล่าวคือ การมอดูเลต(Modulate) และ การดีมอดูเลต (Demodulate) ซึ่งในการมอดูเลต เราใช้คลื่นรูปไซน์ที่มีความถี่สูงเป็นพาหะ แล้วเปลี่ยนแปลงคุณสมบัติบางอย่างของพาหะด้วยสัญญาณข่าวสาร โดยทั่วไปสัญญาณออดีโอ สัญญาณภาพ หรือข่าวสารอื่นๆ การเปลี่ยนแปลงคุณสมบัติของคลื่นพาหะนี้เราเรียกว่า “การมอดูเลต” ซึ่งคลื่นรูปไซน์ที่เราใช้เป็นพาหะนั้น เราสามารถเขียนสมการทางคณิตศาสตร์แทนได้ดังนี้

$$e = A\sin(\omega t + \phi)$$

ในที่นี้ e คือ ค่าแรงดัน(หรือกระแส)ของคลื่นพาหะใดๆ

A คือ แอมพลิจูด(หรือขนาด)สูงสุดของคลื่นพาหะ


ω คือ ความถี่เชิงมุม $= 2\pi f$; t คือ เวลา

ϕ คือ เฟส หรือมุมทางไฟฟ้า ; f คือ ความถี่

จากสมการข้างต้นจะเห็นว่า คุณสมบัติประจำตัวของคลื่นรูปไซน์ที่สำคัญมีอยู่ 3 ประการซึ่งเราสามารถเปลี่ยนแปลงหรือมอดูเลตได้ คือแอมพลิจูด(A) ความถี่เชิงมุม(ω) หรือความถี่ (f) และเฟส(ϕ)

ในที่นี้จะขอกล่าวเฉพาะการมอดูเลตทางแอมพลิจูดเท่านั้น

การมอดูเลตทางแอมพลิจูด แบบ AM นั้น สมมติว่าให้สัญญาณเสียงมอดูเลตลงบนสัญญาณพาหะเพื่อเปลี่ยนแปลงคุณสมบัติทางแอมพลิจูด(หรือขนาด) ของพาหะ ในรูปที่ 2.19 เราใช้สัญญาณพาหะ (ก) ผสมกับ สัญญาณเสียง (ข) ลงในวงจรนอนลิเนียร์ เช่น ใช้ไดโอดหรือทรานซิสเตอร์ โดยให้มีจุดทำงานอยู่ในบริเวณที่ไม่เป็นลิเนียร์ ในอุปกรณ์แบบนอนลิเนียร์จะทำให้เกิดสัญญาณ AM ดังรูป (ค) ขึ้น จะสังเกตว่าสัญญาณพาหะซึ่งถูกมอดูเลตแล้วจะมีแอมพลิจูดเปลี่ยนแปลงตามสัญญาณเสียง สัญญาณเสียงที่ปนอยู่ในสัญญาณจะปรากฏเป็นกรอปกคลื่น(envelope)บนและล่างดังเช่นรูปที่ 2.20(ก) เป็นสัญญาณเสียงที่มีแอมพลิจูดขนาดหนึ่ง โดยรูปที่ 2.20(ข) คือสัญญาณ AM ที่มีสัญญาณเสียงในรูปที่ 2.20 (ก) มอดูเลตในทางตรงข้าม ถ้าสัญญาณเสียงมีแอมพลิจูดเล็กดังรูปที่ 2.20 (ค)สัญญาณ AM ที่เกิดขึ้นก็จะมีกรอปกเล็กดังด้วย ดังรูปที่ 2.20 (ง)




รูปที่ 2.19 การมอดูเลตทางแอมพลิจูดโดยใช้อุปกรณ์นอนลิเนียร์

2.4.1 เปอร์เซนต์ของการมอดูเลต

ในรูปที่ 2.20 จะเห็นว่าปริมาณของการมอดูเลตสัญญาณเสียงลงบนพาหะไม่เท่ากัน สังเกตได้ว่าแอมพลิจูดของพาหะเปลี่ยนแปลงไปมากในรูปที่ 2.20(ข) และเปลี่ยนแปลงน้อยในรูปที่ 2.20 (ง) ปริมาณการมอดูเลตนี้นิยามวัดเป็น เปอร์เซนต์ (บางครั้งเรียกว่า “แฟกเตอร์การมอดูเลต” มีค่าตั้งแต่ 0-1) รูปที่ 2.21 พาหะที่ยังไม่มีการมอดูเลตเรียกว่า มีเปอร์เซนต์การมอดูเลตเท่ากับ 0 ในรูปที่ 2.21(ก) สมมติว่าพาหะมีแอมพลิจูดจากยอดบวกถึงยอดลบเท่ากับ $40 V_{pp}$

ในรูปที่ 2.21(ข) พาหะถูกมอดูเลตด้วยสัญญาณเสียงเต็มที่ 100 เปอร์เซนต์ แอมพลิจูดของพาหะจะตกลงมาถึงศูนย์ และแอมพลิจูดยอดบวกถึงยอดลบของพาหะ จะให้ได้สูงสุด $80 V_{pp}$ อย่างไรก็ตาม ค่าแอมพลิจูดโดยเฉลี่ยของพาหะยังคงเป็น $40 V_{pp}$ เท่าเดิม




รูปที่ 2.20 การใช้สัญญาณเสียงที่มีขนาดมากและน้อยเพื่อมอดูเลตบนคลื่นพาหะ

ในรูปที่ 2.21(ค) พาหะถูกมอดูเลตด้วยสัญญาณเสียงเพียง 50 เปอร์เซนต์ แอมพลิจูดของคลื่นพาหะสูงสุด $60 V_{pp}$ และต่ำสุด $20 V_{pp}$ แอมพลิจูดเฉลี่ยของพาหะเท่ากับ $40 V_{pp}$ (จาก $(60+20)/2 = 40 V_{pp}$) เช่นเดิม เราสามารถใช้สูตรคำนวณได้จากสมการต่อไปนี้

$$\text{เปอร์เซนต์การมอดูเลต} = \left[\frac{(E_{max} - E_{min})}{(E_{max} + E_{min})} \right] \times 100\%$$

ดังนั้น การคำนวณดังรูปที่ 2.21 (ค) จะได้ เปอร์เซนต์การมอดูเลตเท่ากับ 50%



รูปที่ 2.21 การวัดเปอร์เซ็นต์การมอดูเลต


การมอดูเลตด้วยเปอร์เซ็นต์สูงๆ จะทำให้สัญญาณที่ได้รับทางเครื่องรับมีกำลังแรง(เสียงดังหรือมีแอมพลิจูดสูง) แต่อย่างไรก็ตามการมอดูเลตต้องไม่สูงเกินไป (ไม่เกิน 100%) เพราะจะทำให้สัญญาณที่ได้รับทางเครื่องรับเกิดความเพี้ยน เรียกว่า การมอดูเลตเกิน (Overmodulation) จะเห็นว่าแอมพลิจูดสัญญาณ AM ลดลงได้ไม่ต่ำกว่าศูนย์ ไม่ว่าจะมอดูเลตแรงเท่าใดก็ตาม ยิ่งถ้าสัญญาณที่มอดูเลตมีค่ามาก คลื่นพาหะจะหายไป (Cut off) บางส่วน ดังนั้น กรอบคลื่นของสัญญาณ AM จึงมีรูปร่างผิดไปจากสัญญาณเสียงที่เข้าไปมอดูเลต รูปที่ 2.22(ข) เป็นพาหะที่ยังไม่มีการมอดูเลตรูปที่ 2.22(ค) เป็นพาหะที่มอดูเลตด้วยสัญญาณที่มีความแรงมากเกินไป ทำให้พาหะบางช่วงหายไป ทำให้สัญญาณที่ผ่านการคิมอดูเลตทางด้านเครื่องรับมีลักษณะผิดไปจากเดิม ดังรูป 2.23(ง)

2.4.2 ไซด์แบนด์ AM

ในสัญญาณที่มีการมอดูเลตแบบ AM นั้นนอกจากจะมีพาหะตัวเดิมแล้วยังมีคลื่นข้างเคียงเกิดขึ้นด้วยดังนี้ ถ้าให้ความถี่พาหะเป็น f_c ความถี่ของสัญญาณที่ทำการมอดูเลต เป็น f_m ความถี่ข้างเคียง 2 ความถี่ที่เกิดขึ้นคือ ไซด์แบนด์ด้านบน (upper sideband : USB) และ ไซด์แบนด์ด้านล่าง (lower sideband : LSB) ซึ่งคำนวณได้จาก

$$\text{ความถี่ USB} = f_c + f_m$$

$$\text{ความถี่ LSB} = f_c - f_m$$




รูปที่ 2.22 การ โอเวอร์มอด จะทำให้สัญญาณที่ได้จากการคีมอดที่เครื่องรับมีความผิดเพี้ยน

ซึ่งความถี่ดังกล่าวนี้ สามารถตรวจพบ ได้ โดยใช้แบนด์พาสฟิลเตอร์ ถ้าเราพิจารณาแอมพลิจูดจากฟิลเตอร์ดังกล่าว ในรูปที่ 2.23(ค) จะพบว่า แอมพลิจูดของสัญญาณพาหะและ ไซด์แบนด์มีค่าคงที่ เราได้ทราบมาในตอนต้นแล้วว่าแอมพลิจูดของสัญญาณพาหะมีค่าคงที่เสมอจนกว่าจะมีสัญญาณเข้าไปมอดูเลต แต่แอมพลิจูดเฉลี่ยของพาหะยังมีค่าคงที่ตลอด ไม่ว่าจะมีสัญญาณเข้าไปมอดูเลตหรือไม่ก็ตาม


พิจารณาในรูปที่ 2.24 ซึ่งแสดงคลื่น ไซด์แบนด์ทั้งคู่และคลื่นพาหะ สังเกตว่าพาหะมีแอมพลิจูดคงที่ และ ไซด์แบนด์ก็มีแอมพลิจูดเท่ากันทั้งคู่และคงที่ด้วย สมมติพิจารณาที่จุด A ซึ่งสัญญาณทั้งสามมีเฟสตรงกัน แต่ละสัญญาณอยู่ตรงขอบวกพอดี ทำให้ผลรวมได้แอมพลิจูดของสัญญาณ AM ค่าสูง พิจารณาจุด B ซึ่ง ไซด์แบนด์มีเฟสตรงกัน แต่พาหะมีเฟส ต่างจาก ไซด์แบนด์ 180 องศา ผลรวมจะได้แอมพลิจูดค่าต่ำของสัญญาณ AM

จากการวิเคราะห์รูปที่ 2.24 สรุปได้ว่ารูปร่างของกรอบคลื่น ไม่ได้ขึ้นอยู่กับแอมพลิจูดของสัญญาณ ไซด์แบนด์ แต่ความถี่ของสัญญาณ ไซด์แบนด์ทั้งคู่ จะเป็นตัวกำหนดเฟสของสัญญาณ ไซด์แบนด์ว่าจะตรงเฟสหรือต่างเฟสกับพาหะ ซึ่งทำให้เกิดการเปลี่ยนแปลงของแอมพลิจูดของสัญญาณ AM หรือกรอบคลื่น แอมพลิจูดของ ไซด์แบนด์จะขึ้นอยู่กับแอมพลิจูดของกรอบคลื่น นั่นคือเป็นตัวกำหนดเปอร์เซ็นต์การมอดูเลต ทั้งนี้เนื่องจาก ไซด์แบนด์อาจมาเสริมหรือหักล้างกับแอมพลิจูดของพาหะก็ได้


สรุปได้ว่าสัญญาณ AM เกิดจาก สัญญาณข่าวสารเข้าไปมอดูเลตบนพาหะแล้วเกิดเป็นสัญญาณ ไซด์แบนด์ทั้งสองข้าง นั่นเอง



(ก)



(ข)



(ค)


รูปที่ 2.23 วิเคราะห์คลื่นเอเอ็มในเชิงความถี่

2.4.3 แบนด์วิดท์ของสัญญาณ AM

ในการส่งสัญญาณ AM นั้นมิใช่เป็นการส่งสัญญาณเพียงความถี่พาหะความถี่เดียว แต่เป็นการส่งหลายๆ ความถี่หรือเป็นแถบความถี่ และความจริงแล้ว ข่าวดสารก็ไม่ได้อยู่ในคลื่นพาหะ แต่ปนอยู่ในไซด์แบนด์ทั้งสองข้าง ถ้าเราส่งแต่พาหะ ไปอย่างเดียว ข่าวดสารก็ไปไม่ถึงเครื่องรับ ฉะนั้นในระบบ AM ทั้งพาหะและไซด์แบนด์จะถูกส่งไปให้เครื่องรับ

ช่วงความถี่หรือแถบความถี่ของสัญญาณ AM จะเริ่มจากความถี่จาก LSB ไปยัง USB ฉะนั้นแถบความถี่หรือ แบนด์วิดท์ ของสัญญาณ AM จะเท่ากับ 2 เท่าของความถี่สูงสุดของสัญญาณมอดูเลต เช่น สมมติความถี่สูงสุดของสัญญาณเสียงที่มอดูเลตเท่ากับ 15 กิโลเฮิร์ตซ์ แบนด์วิดท์ของสัญญาณ AM จะเท่ากับ 30 กิโลเฮิร์ตซ์ ในกรณีที่เรามอดูเลตด้วยสัญญาณที่มีรูปคลื่นซับซ้อน เช่น สัญญาณรูปสี่เหลี่ยม แบนด์วิดท์ของสัญญาณ AM จะเท่ากับ 2 เท่าของความถี่ฮาร์มอนิกสูงที่สุดของสัญญาณรูปสี่เหลี่ยม (อย่างไร

ก็ตามเครื่องส่งจะถูกออกแบบ ให้ใช้งาน ในแบนด์วิดท์ค่าจำกัด ฉะนั้นตัวเครื่องส่งจึงจำกัดแบนด์วิดท์ของสัญญาณ AM เอง)



รูปที่ 2.24 ความสัมพันธ์ทางเฟสระหว่างไซด์แบนด์กับพาหะ

2.5 วงจรขยาย (Amplifier)

เป็นวงจรที่ใช้ในการขยายสัญญาณก่อนจะนำไปใช้ในวงจรภาคต่อไป ซึ่งในที่นี้เราจะนำเสนอออกอากาศ โดยวงจรขยายนั้นสามารถแบ่งได้หลายแบบขึ้นอยู่กับรูปแบบการแบ่งแยก กล่าวคือ

หากแบ่งตามแบนด์วิดท์ ของการขยาย จะแบ่งได้เป็น

1. วงจรขยายชนิดไม่จูน (Untuned Amplifier) หรือวงจรขยายแถบกว้าง (Wideband Amplifier) ซึ่งเป็นวงจรที่ขยายความถี่ได้ในแถบกว้าง

2. วงจรขยายชนิดจูน (Tuned Amplifier) หรือวงจรขยายแถบแคบ (Narrowband Amplifier) ซึ่งเป็นวงจรขยายเฉพาะความถี่แถบแคบๆ เท่านั้น

หากแบ่งตามจุดไบอัสที่ทรานซิสเตอร์ คืออาศัยความสัมพันธ์ระหว่างสัญญาณที่เข้ากับกระแสที่ไหลในโหลด จะแบ่งได้เป็น.

1. วงจรขยายสัญญาณคลาสเอ (Class A) กระแสไหลผ่าน โหลดตลอดคาบของวัฏจักร () ของสัญญาณอินพุตที่เข้ามา

2. วงจรขยายสัญญาณคลาสบี (Class B) กระแสไหลผ่าน โหลดเพียงครึ่งวัฏจักร


3. วงจรขยายสัญญาณคลาสเอบี (Class AB) กระแสที่ไหลผ่าน โหลดไหลมากกว่าครึ่งวัฏจักร แต่ น้อยกว่าเต็มวัฏจักรของรูปคลื่นสัญญาณที่เข้ามา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. วงจรขยายสัญญาณคลาสิกส์(Class C) กระแสไหลคที่ไหลน้อยกว่าครึ่งวัฏจักรสำหรับในทีนี้จะกล่าวถึงเฉพาะวงจรขยายสัญญาณคลาสิกส์เท่านั้น

วงจรขยายสัญญาณคลาสิกส์ (Class C Amplifier)

จุดทำงานของวงจรขยายแบบนี้ ในช่วงอิมิตวทรานซิสเตอร์จะหยุดนำกระแส ดังนั้นกระแสจะเป็นศูนย์มากกว่าครึ่งหนึ่งของวัฏจักร แต่ถ้าให้กระแสไหลผ่านตัวกรองแถบความถี่ผ่านก็จะได้คลื่นรูปไซน์เต็มรูป โดยปกติวงจรขยายชนิดนี้มีประสิทธิภาพสูงจึงมักใช้เป็นวงจรขยายกำลังแบบเลือกความถี่ ส่วนความผิดเพี้ยนที่เกิดขึ้นก็สามารถแก้ไขได้โดยใช้วงจรจูน ลักษณะสัญญาณอินพุตและสัญญาณเอาต์พุต เป็นดังรูปที่ 2.25




รูปที่ 2.25 วงจรขยายสัญญาณคลาสิกส์และลักษณะรูปสัญญาณอินพุต-เอาต์พุต

สำหรับวงจรเลือกขยายเฉพาะความถี่พิจารณาจากค่า Q ของวงจรรีโซแนนซ์ ซึ่งมีผลต่อความผิดเพี้ยนของสัญญาณเอาต์พุต กล่าวคือถ้าค่า Q สูงจะสามารถเลือกความถี่ได้ดี วงจรจะให้สัญญาณเอาต์พุตที่มีความเพี้ยนต่ำ แต่ถ้าค่า Q ต่ำความผิดเพี้ยนของสัญญาณเอาต์พุตก็จะสูง


2.6 ไดโอดตีเทกชัน (Diode Detection)

ในการตรวจจับสัญญาณที่ส่งมาในอากาศ สามารถทำได้หลายวิธี วงจรไดโอดตีเทกเตอร์ ก็เป็นวิธีหนึ่งที่นิยมใช้กัน การทำงานของวงจรก็คือ หากมีสัญญาณ AM ผ่าน ไดโอดตามอุดมคติ สมมติสัญญาณอินพุตมีแอมพลิจูดคงที่ ตัวเก็บประจุจะเก็บประจุจนถึงระดับที่คลื่นพาหะมีแรงดันสูงสุดด้านบวก และจะรักษาระดับแรงดันนี้ไว้ในขณะที่ไดโอดไม่ทำงาน หากแอมพลิจูดของคลื่นพาหะอินพุตเพิ่มขึ้นอีกครั้ง ไดโอดก็จะทำงาน และเก็บประจุจนถึงยอดบนสุดใหม่ สำหรับตัวต้านทานที่ต่อไว้ก็เพื่อให้ตัวเก็บประจุสามารถคายประจุในขณะที่แอมพลิจูดของคลื่นพาหะลดลง แรงดันของตัวเก็บประจุจะมีลักษณะดังรูปที่ 2.26 ส่วนค่าคงตัวเวลา (Time Constant) ของ RC อย่างน้อยต้องมีค่าที่ทำให้การเปลี่ยนแปลงแรงดันของตัวเก็บประจุระหว่างไซเคิลมีค่าเท่ากับการลดลงของแอมพลิจูดคลื่นพาหะ ในทางปฏิบัติแล้วระยะเวลาของเวลาระหว่างไซเคิลคลื่นพาหะจะมีค่าน้อยมากเมื่อเปรียบเทียบกับช่วงเวลาที่ใช้ในการเปลี่ยนแปลง

ขนาดของกรอปลิ้น สำหรับความผิดเพี้ยนที่เกิดขึ้นเป็นรูปฟันเลื่อยที่เอาท์พุทนั้นแก้ไข โดยใช้วงจรกรองความถี่



(ก)




(ข)

รูปที่ 2.26 (ก) วงจรไดโอดคิเทกเตอร์ (ข) รูปคลื่นอินพุทและเอาท์พุทพร้อมตัวเก็บประจุ

2.7 วงจรค่าสมบูรณ์

สิ่งที่เราทราบกันคืออยู่แล้วว่า ถ้ามีการใส่เครื่องหมายทางคณิตศาสตร์ คือค่าสมบูรณ์ ลงในตัวเลขที่เป็นบวกหรือลบก็ตาม ค่าที่ออกมาจะได้ค่าเป็นบวกเสมอ เช่น $|+2| = |-2| = +2$ เป็นต้น และจุดนี้เองที่ทำให้วงจรฟูลเวฟเรกติไฟเออร์ (Full-wave rectifier) มีชื่ออีกชื่อหนึ่งว่า วงจรค่าสมบูรณ์ (ดูรูปที่ 2.27 ประกอบ) ลักษณะการทำงานของวงจรชนิดนี้จะแตกต่างจากวงจรฮาร์ฟเวฟตรงที่ว่า วงจรฮาร์ฟเวฟจะทำการปล่อยผ่านขั้วไฟฟ้าเพียงขั้วเดียว ขั้วที่เหลือจะทำการสกดกันเอาไว้ แต่สำหรับวงจรฟูลเวฟเรกติไฟเออร์จะทำการผ่านขั้วไฟฟ้าขั้วหนึ่ง และทำการแปลงขั้วไฟฟ้าที่เหลือให้กลับทิศกลับขั้วให้เหมือนกับขั้วไฟฟ้าที่ปล่อยผ่านไป

สำหรับวงจรฟูลเวฟเรกติไฟเออร์ที่จะกล่าวถึงนี่จะเป็นวงจรฟูลเวฟเรกติไฟเออร์ชนิดที่มีความใกล้เคียงกับการทำงานในเชิงอุดมคติ กล่าวคือวงจรและไดโอดจะสามารถทำงานที่ค่าโวลต์น้อยกว่าได้ (ที่น้อยกว่า 0.6 โวลต์ และมากกว่า -0.6 โวลต์)




รูปที่ 2.27 แสดงการทำงานของวงจรค่าสมบูรณ์ หรือวงจรฟูลเวฟเรกติไฟเออร์เมื่อมีการประยุกต์ใช้กับ ออปแอมป์ซึ่งผลที่ได้จะเป็นดังรูปล่าง และมีสัญลักษณ์วงจรดังกล่าว

วงจรฟูลเวฟเรกติไฟเออร์ที่จะนำเสนอต่อไปนี้จะมี 3 ชนิดด้วยกัน ชนิดแรกจะเป็นวงจรราคาถูกซึ่งประกอบด้วยออปแอมป์ 2 ตัว ไคโอด 2 ตัว และตัวต้านทานที่มีค่าเท่าๆกัน 5 ตัว อย่างไรก็ตาม วงจรนี้ให้ค่าความต้านทานอินพุตต่ำ สำหรับวงจรชนิดที่สองจะให้ค่าความต้านทานอินพุตสูงๆ ได้ แต่ต้องการตัวต้านทานที่มีค่าเป็นสัดส่วนกัน ไม่ได้เท่ากันหมดเหมือนวงจรแรก และวงจรสุดท้ายจะเป็นการแก้ไขปัญหาในวงจรทั้งสองชนิดที่ได้กล่าวมาแล้ว ในเรื่องที่ไม่มีการรวมโหนด (Summing Node) ที่เป็นกราวด์ให้กับขาอินพุตของออปแอมป์โดยตรง


2.7.1 วงจรฟูลเวฟเรกติไฟเออร์ชนิดที่ให้อัตราต้านทานค่าเท่ากัน

วงจรชนิดแรกจะเป็นดังรูปที่ 2.28 ซึ่งใช้ตัวต้านทานค่าเดียวกันทั้งหมด และให้ค่าความต้านทานรวมทางด้านอินพุตเท่านั้น R ในรูปที่ 2.28(ก) แสดงทิศทางการกระแสและขั้วแรงดันสำหรับการป้อนอินพุตที่เป็นบวก ไคโอด D_p จะนำกระแสโดยออปแอมป์ทั้ง A และ B ทำตัวเหมือนอินเวอร์เตอร์ ซึ่งผลการกลับขั้วไปมา 2 ครั้งนี้จะทำให้ได้ $V_o = +E_i$ นั่นเอง


รูปที่ 2.28(ข) แสดงการทำงานเมื่อป้อนอินพุตเป็นลบ ไคโอด D_n จะทำงาน ออปแอมป์ B ทำตัวเป็นอินเวอร์เตอร์ และกระแสอินพุต I จะถูกแบ่งดังรูป ค่า V_o จะมีค่าเป็นบวกเสมอ และรูปที่ 2.28(ค) จะเป็นการแสดงกราฟคุณลักษณะของวงจรชนิดนี้



(ก) แสดงทิศทางการกระแสและแรงดันเมื่อป้อนอินพุตเป็นค่าบวก



(ข) แสดงทิศทางการกระแสและแรงดัน เมื่อป้อนอินพุตเป็นค่าลบ ซึ่ง D_n จะทำงาน ส่งผลให้แรงดันตรงปลายไดโอดตัวนี้ ค่าแรงดันไม่เป็นศูนย์เหมือนในรูป (ก)




(ค) รูปคลื่นที่ได้จากวงจรนี้


รูปที่ 2.28 แสดงการทำงานของวงจรค่าสัมบูรณ์ชนิดแรก ซึ่งจะให้ค่า $V_o = |E_i|$

2.7.2 วงจรฟูลเวฟเรกติไฟเออร์ที่ให้ความต้านทานอินพุตสูง

วงจรมีการต่อวงจรดังรูปที่ 2.29 แหล่งกำเนิดสัญญาณอินพุตจะต่อตรงเข้ากับขาอินพุตของออปแอมป์โดยตรง รูปที่ 2.29(ก) แสดงการทำงานเมื่อป้อนอินพุตด้วยค่าบวก E_i และ R_1 จะกำหนดปริมาณกระแสที่จะไหลผ่านไดโอด D_p สำหรับที่ขาลบของออปแอมป์ทั้งสอง จะถูกป้อนด้วยค่า E_i ดังนั้นจะไม่มีกระแสไหลผ่าน R_2, R_3 และ R_4 ดังนั้น $V_o = E_i$ เนื่องจากแรงดันอินพุตทั้งหมดมีค่าเป็นบวก (ในที่นี้ออปแอมป์ B จะเสมือนเป็นบัฟเฟอร์)



(ก) เมื่อป้อนสัญญาณอินพุตเป็นบวก, $V_o = +E_i$




(ข) เมื่อป้อนสัญญาณอินพุตเป็นลบ, $V_o = |E_i| = -(-E_i)$

รูปที่ 2.29 วงจรฟูลเวฟเรกติไฟเออร์ที่ให้ความต้านทานอินพุตสูง โดย $R = 10k\Omega$ และ $2R = 20k\Omega$


เมื่อ E_i มีค่าเป็นลบดังรูปที่ 2.29(ข) ค่า E_i และ R_1 จะกำหนดค่ากระแสให้ไหลผ่านไดโอด D_N, R ตัวที่ 1 และ 2 เนื่องจาก $R_1 = R_2 = R_3$ มีค่าเท่ากัน ดังนั้นที่ขั้วแอโนดของไดโอดจะมีค่าเท่ากับ $2E_i$ หรือ -4 โวลต์ ที่ขั้วลบของออปแอมป์ B จะมีค่าเป็น E_i หรือมีค่า -2 โวลต์ ดังนั้นที่เอาต์พุตของออปแอมป์ B จะมีค่าเท่ากับ $|E_i|$ หรือเท่ากับ $+2$ โวลต์ สำหรับกราฟแสดงคุณสมบัติของวงจรจะเป็นดังรูปที่ 2.28(ค)

2.7.3 วงจรฟูลเวฟเรกติไฟเออร์ชนิดต่อกราวด์เข้ากับขาอินพุตบวก

จากรูปที่ 2.30 เมื่ออินพุตเป็นบวกดังรูปที่ 2.30(ก) ออปแอมป์ A จะทำการอินเวอร์ตหรือกลับขั้ว E_i ส่วนออปแอมป์ B จะทำการรวมเอาต์พุตของ A กับค่า E_i ซึ่งจะให้ค่าเอาต์พุต เป็น $V_o = E_i$ และเมื่อป้อนอินพุตที่เป็นลบให้กับวงจรดังรูปที่ 2.30(ข) ออปแอมป์ B จะทำการอินเวอร์ตหรือกลับขั้วของ $-E_i$ ให้เป็น $+E_i$ แทน



(ก) เมื่ออินพุตเป็นบวก ออปแอมป์ A และ B จะกลับขั้ว E_i ซึ่งจะได้ $V_o = E_i$



(ข) เมื่ออินพุตเป็นลบ ออปแอมป์ A จะไม่ทำหน้าที่เรกติไฟหรือกลับขั้ว แต่ออปแอมป์ B จะทำหน้าที่นี้เองซึ่งจะได้ $V_o = E_i$ เช่นกัน

รูปที่ 2.30 วงจรค่าตามบูรณารณิตต่อกราวด์เข้ากับขาอินพุตบวกของออปแอมป์ทุกตัว โดย $R=20\text{ k}\Omega$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การคำนวณและการออกแบบ

ระบบกระจายเสียงแบบดิจิตอล ประกอบด้วย 2 ส่วน คือ ภาคส่งและภาครับ โดยการทำงานของภาคส่งและภาครับแสดงดังรูปที่ 3.1 โดยการทำงานของภาคส่งแสดงตามบล็อกไดอะแกรมดังรูปที่ 3.1ก. ส่วนการทำงานของภาครับแสดงตามบล็อกไดอะแกรมดังรูปที่ 3.1ข.

จากรูปที่ 3.1ก แสดงการทำงานของภาคส่ง โดยรับสัญญาณเสียงเข้ามาขยายให้มีขนาดโพล จากนั้นสัญญาณจะผ่านวงจรกรองความถี่ต่ำผ่าน เพื่อกำจัดสัญญาณความถี่สูงที่มีค่ามากกว่า 4 กิโลเฮิร์ตซ์ ทิ้งไป สัญญาณที่ผ่านออกมาได้จะเป็นสัญญาณย่านความถี่เสียงเท่านั้น สัญญาณที่ต้องนำไปปรับค่าแรงดันออฟเซต เพื่อให้มีค่าเฉพาะช่วงบวกเท่านั้น แล้วจึงนำสัญญาณดังกล่าวไปทำการแปลงให้เป็นสัญญาณดิจิตอลด้วย ไอซี เบอร์ 0804 ซึ่งเอาต์พุตที่ได้จะมีลักษณะเป็นแบบขนาน จึงต้องทำการเปลี่ยนแปลงให้เป็นแบบอนุกรมเสียก่อนๆที่จะนำไปเข้ารหัส การเข้ารหัสใช้วิธีการเข้ารหัสแบบ Manchester สัญญาณที่ได้จากการเข้ารหัสเรียบร้อยแล้วนั้น คือสัญญาณที่ส่ง ดังนั้นจึงนำสัญญาณดังกล่าวไปมอดูเลตกับสัญญาณคลื่นพาหะเพื่อส่งออกอากาศต่อไป

จากรูปที่ 3.1ข แสดงการทำงานของภาครับ โดยนำสัญญาณที่รับ ได้ซึ่งมีขนาดเล็กมากมาขยายให้มีขนาดที่พอเหมาะ จากนั้นจึงนำไปดีมอดูเลตเพื่อกำจัดสัญญาณคลื่นพาหะออกไป สัญญาณที่ได้ ณ จุดนี้จะต้องถูกแบ่งออกเป็น 2 ส่วน โดยส่วนแรกเป็นข้อมูลของการถอดรหัสและอีกส่วนที่เหลือต้องนำไปสร้างสัญญาณนาฬิกาเพื่อนำไปใช้ในการถอดรหัสร่วมกับส่วนแรก สัญญาณที่ได้ ณ จุดนี้มีลักษณะสัญญาณเป็นแบบอนุกรม ดังนั้นก่อนที่จะนำไปแปลงกลับให้เป็นสัญญาณอนาล็อกดั้งเดิมต้องเปลี่ยนให้สัญญาณอยู่ในลักษณะที่เป็นขนานเสียก่อน

สิ่งที่ได้กล่าวมาแล้วถึงวิธีการทำงานพอสังเขป ต่อไปจะเป็นการออกแบบวงจรแต่ละส่วนอย่างละเอียด ดังต่อไปนี้

3.1 วงจรขยาย

วงจขยายในที่นี้ใช้วงจขยายแบบ ไม่กลับเฟส วงจรแสดงดังรูปที่ 3.2 กำหนดให้วงจขยายนี้มีอัตราขยาย 101 เท่า ดังนั้นสามารถหาค่า R_1 และ R_2 ได้ดังนี้


$$\text{จาก } G = 1 + R_2/R_1$$

$$\text{กำหนด } G = 101, \quad R_2 = 1M$$

$$R_1 = 1M/(101-1)$$

$$R_1 = 10k$$

ดังนั้นวงจขยายที่มีอัตราขยาย 101 เท่า R_1 และ R_2 มีค่า 10k และ 1M ตามลำดับ แสดงดังรูปที่ 3.3




(ก) ภาตส่ง


(ข) ภาตรับ

รูปที่ 3.1 บล็อกไต่กระแสของภาตส่งและภาตรับ

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าในรูปแบบใดๆ ที่สิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 วงจรขยายแบบไม่กลับเฟส



รูปที่ 3.3 วงจรขยายแบบไม่กลับเฟสพร้อมแสดงค่า

3.2 วงจรกรองความถี่ต่ำผ่าน (Low-Pass Filter : LPF)

วงจรกรองความถี่ต่ำผ่านเป็นวงจรที่ใช้ในการลดทอนขนาดแอมพลิจูดของสัญญาณที่มีความถี่สูงกว่าความถี่สูงสุดที่เรากำหนดไว้ (Cutoff Frequency : f_c) ในขณะที่สัญญาณที่มีความถี่น้อยกว่าหรือเท่ากับความถี่คัทออฟนั้นจะสามารถผ่านได้โดยไม่มีการลดทอน แต่ในทางปฏิบัติจริงแล้วจะมีการลดทอนบ้าง สำหรับในการใช้งานในที่นี้เราต้องการกรองเอาเฉพาะความถี่ในย่าน 0 - 4 kHz เท่านั้น โดยใช้วงจรกรองความถี่ต่ำผ่านแบบ บัตเตอร์เวอร์ธ ซึ่งมีคุณสมบัติที่ดีในการรักษาค่าอัตราขยายแบบเปิดลูป (Open Loop Gain) ให้คงที่ตลอดช่วงความถี่ผ่าน โดยในการออกแบบเรากำหนดค่า $m=1$ และ $n=2$ กล่าวคือจะให้ตัวต้านทาน R ในวงจรมีค่าเท่ากัน และ ค่าตัวเก็บประจุ C มีอัตราส่วนเป็น 2:1 และกำหนดให้ $R_A \gg R_B$ จึงอาจละทิ้ง R_A ได้ดังนั้นจากรูปที่ 2.17 (ในบทที่ 2) เราจะได้ว่า

$$K = 1 + (R_B/R_A) = 1 \quad \text{เมื่อ } R_A \gg R_B$$

$$H = K / [1 - (j\omega f_c)^2 + (j/Q)(\omega f_c)]$$

$$= 1 / [1 - (j\omega f_c)^2 + (j/Q)(\omega f_c)]$$

$$V_o = [1 + (R_B/R_A)] V_i = V_i \quad \text{เพราะ } 1 + (R_B/R_A) = 1$$

$$f_c = 1 / [2\pi \sqrt{(mn)} RC]$$

$$= 1 / [2\pi \sqrt{(2)} RC] \quad \text{เมื่อ } m = 1 \text{ และ } n = 2$$

$$= 0.707 / [2\pi RC]$$

$$Q = \sqrt{(mn)} / (m + 1 + mn(1 - K))$$

$$= 0.707 \quad \text{เมื่อ } m = 1 \text{ และ } n = 2$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากที่กล่าวมาเราสามารถออกแบบวงจรให้มีคุณสมบัติตรงตามความต้องการได้ โดยการกำหนดค่าตัวแปรและแทนค่าลงไปในสมการดังนี้

ความถี่คัทออฟ = 4kHz


ตัวเก็บประจุ C มีค่าอยู่ระหว่าง 100pF - 0.1 μF ในที่นี้เลือกใช้ C ค่า 10 nF

ดังนั้นค่าตัวต้านทานที่ต้องใช้คือ

$$\begin{aligned} R &= 0.707 / (2\pi f_c C) \\ &= 0.707 / (2\pi * 4 \text{ kHz} * 10 \text{ nF}) \\ &= 2.8 \text{ k}\Omega \end{aligned}$$

และ $R_B = 2R = 5.6 \text{ k}\Omega = R_f$


ออปแอมป์ที่ใช้คือออปแอมป์เบอร์ LM301 ซึ่งสามารถกำหนดค่าสมอล ซิกเนล บูนิตี เกนแบบวิคซ์ ได้ ซึ่งทำให้สามารถกำหนดคุณสมบัติความถี่คัทออฟได้ดีขึ้นวงจรทั้งหมดแสดงได้ดังรูปที่ 3.4



รูปที่ 3.4 วงจร โลว์พาสฟิลเตอร์

3.3 วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัล (Analog to Digital Converter ; ADC)

วงจรมีใช้สำหรับแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล โดยจำนวนบิตของเอาต์พุตที่เป็นสัญญาณดิจิทัลนั้นมีผลต่อความละเอียดถูกต้องของสัญญาณอนาลอก แบบแปรผันตรง คือ จำนวนบิตยิ่งมาก ความถูกต้องก็ยิ่งสูงขึ้นตามไปด้วย โครงงานนี้ต้องการจำนวนบิตใช้งานเพียง 4 บิตเท่านั้น โดยนำ A/D แบบ 8 bit คือ IC เบอร์ ADC0804 มาประยุกต์ใช้งาน เนื่องจาก ไม่มีอุปกรณ์ประเภท A/D แบบ 4 bit โดยตรง ซึ่ง การนำไปใช้งาน ก็จะนำเอาท์พุต 4 bit ที่มีค่าสูงสุดเท่านั้น ไปใช้ โครงสร้างของ IC เบอร์ ADC0804 มีดังรูปที่ 3.5




รูปที่ 3.5 ไอซี A/D เบอร์ 0804

จากรูปที่ 3.5 หากเราต้องการนำไปใช้งานก็สามารถทำได้โดยการต่ออุปกรณ์ภายนอกเข้ากับแต่ละขาของ ADC0804 ดังนี้

- ขา 11-18 เป็นขาเอาต์พุต DB7-DB0 ตามลำดับ โดยMSB(Most Significant bit)คือขา 11 และ LSB (Least Significant bit)คือขา 18 สำหรับในโครงการนี้ใช้เพียง 4 bit คือขา 11-14 เท่านั้น
- ขา 1 เป็นขา chip select ซึ่งในที่นี้ ไม่ได้ นำไปใช้ติดต่อกับอุปกรณ์ควบคุมภายนอก จึงต่อลงกราวด์
- ขา 2 เป็นขา read ซึ่งใช้ในกรณีที่จะมีการอ่านข้อมูลจาก A/D แต่ในโครงการนี้ไม่ได้ใช้ทำหน้าที่เลย จึงนำไปต่อลงกราวด์
- ขา 3 เป็นขา write ใช้ในกรณีที่ A/D รับอินพุตเข้ามาเพื่อทำการคอนเวอร์ท โดยจะทำงานที่ขอบขาลง ขานี้คือกับเอาต์พุตของวงจระสแตเบิ้ล ดังนั้นขานี้จึงทำงานที่ความถี่ 8 kHz
- ขา 4 เป็นขา คล็อกอิน ซึ่งใช้กำเนิดสัญญาณนาฬิกา ซึ่งควบคุมจากภายนอก โดยต่อร่วมกับขา 19 คือคล็อก อาร์ (CLK R) จากรูปที่ 3.6 คือวงจรสร้างสัญญาณนาฬิกาเองจากภายนอก ซึ่งค่าของ R, C และ f_{clk} สามารถหาได้จากสมการดังนี้

$$f_{clk} = 1/(1.1RC)$$

และ R มีค่าประมาณ 10 k Ω



รูปที่ 3.6 วงจรสร้างสัญญาณนาฬิกาภายในของA/D(Self-Clocking the A/D)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

● ขา 5 เป็นขาอินเทอร์รัพท์ ซึ่งจะมีค่าลอจิกเป็น “ 1 ” ขณะไม่มีเอาต์พุต แต่เมื่อ A/D คอนเวอร์เตอร์ได้เอาต์พุตเรียบร้อยแล้วเลขซีไว้ขณะส่งออกจากเลขซ์ ขา INT จะเปลี่ยนลอจิกจาก “ 1 ” เป็น “ 0 ” ทันที และขานี้ยังนำไปใช้ควบคุมการทำงานของไมโครคอนโทรลเลอร์ด้วย โดยไมโครคอนโทรลเลอร์ จะคอยตรวจสอบขานี้ว่าเป็นลอจิก “ 0 ” เมื่อไร หากขานี้มีลอจิกเป็น “ 0 ” ก็จะทำกรับข้อมูลจาก A/D เข้ามาทำการประมวลผลต่อไป

● ขา 6-7 เป็นขา อนาลอก คิฟเฟอร์เรนซ์ อินพุต โวลต์เดจ คังนั้นจึงนำขา 7 ต่อลงกราวด์เพื่อให้เกิดความแตกต่างทางอินพุต ส่วนขา 6 ก็ต่อกับเอาต์พุตที่ได้จากวงจร โลว์พาสฟิลเตอร์

● ขา 8 เป็นขา อนาลอก กราวด์ คือเป็นกราวด์ของสัญญาณอนาลอก

● ขา 9 เป็นขา $V_{REF}/2$

● ขา 10 เป็นขา ดิจิตอลกราวด์ คือเป็นกราวด์ของสัญญาณดิจิตอล


● ขา 20 เป็นขา V_{CC} ใช้สำหรับป้อน ไฟเลี้ยง ให้กับ A/D ซึ่งใช้ค่า $V_{CC} = 5 V_{DC}$ และต่อ C 10 μ F เพื่อป้องกัน noise

3.4 ไมโครคอนโทรลเลอร์ เบอร์ AT89C51

ไมโครคอนโทรลเลอร์เบอร์ AT89C51 เป็นชิปของบริษัทแอทเมล(ATMEL) ซึ่งออกแบบมาให้มีสถาปัตยกรรมเหมือนกับ MCS-51 ทั่วๆ ไป แต่ข้อพิเศษของชิปนี้ก็คือเป็นซิงเกิลชิป ไม่ใช่เป็นบอร์ด คังนั้นการจะทำการ โปรแกรมต้องกระทำผ่านเครื่อง โปรแกรมเมอร์หรือที่มักเรียกว่าเครื่องเบิร์น ซึ่งในการโปรแกรมนี้อาจใช้เบิร์นโปรแกรม-100 ของบริษัทคิตริ เสิร์ช

โครงสร้างทั่วไปของ AT89C51 คือมี 4 I/O พอร์ต มีหน่วยความจำภายใน รายละเอียดดูได้จากบทที่ 2

ในการนำมาใช้งานนี้ เทียบต่อกับอุปกรณ์ภายนอกเพิ่มเติมอีกเล็กน้อยก็สามารถใช้งานได้ โดยขา 18-19 ต้องต่อคริสตอล 12 MHz คร่อมทั้งสองขาไว้และที่ทั้งสองขาก็ต้องต่อ C 30 μ F ลงกราวด์ ดังรูปที่ 3.7




รูปที่ 3.7 วงจรกำเนิดความถี่ของ AT89C51

ส่วนการใช้งานขารี่เซ็ด ทำได้โดยการต่อตัวต้านทานค่า $8.2\text{ k}\Omega$ ครอบขา 9 และ 20 ไว้ ขา 20 จะต่อลงกราวด์ ส่วนระหว่างขา 9 และไฟเลี้ยง 5 V จะต่อตัวเก็บประจุ $10\text{ }\mu\text{F}$ ครอบไว้เช่นกัน

นอกจากนี้ การใช้ I/O พอร์ต จะใช้ทั้ง 4 พอร์ต โดย เป็นอินพุทพอร์ต 1 พอร์ต,เอาท์พุทพอร์ต 2 พอร์ต และเป็นคอนโทรลพอร์ต อีก 1 พอร์ต

- พอร์ต 1

- P1.0 รับสัญญาณจากขา INT ของ A/D
- P1.1-1.2 เป็นอินพุทคู่แรกที่จะถูกประมวลผล ซึ่งรับสัญญาณมาจาก DB 7 และ DB5 ตามลำดับ



รูปที่ 3.8 วงจรรีเซตของ AT89C51

- P1.3-1.4 เป็นอินพุทคู่ที่สองที่ถูกประมวลผลหลังจากประมวลผลคู่แรกเสร็จและรับสัญญาณจาก DB6 และ DB4 ตามลำดับ

- ส่วนบิตอื่นๆ ของพอร์ต 1 ไม่ถูกนำมาใช้

- พอร์ต 2

- P2.0-P2.7 คือขา 21-28 แล้วนำไปต่อกับขา 18,17,14,13,8,7,4 และ 3 ตามลำดับของ 74LS373

- พอร์ต 3

- P3.0-P3.7 คือขา 10-17 แล้วนำไปต่อกับขา 18,17,14,13,8,7,4 และ 3 ตามลำดับของ 74LS373

- พอร์ต 0

- P0.0 ใช้ควบคุม 74LS373 โดยต่อกับขา 11 ของ 74LS373 ที่ต่อกับพอร์ต 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


- P0.1 ใช้ควบคุม 74LS373 โดยต่อกับขา 1 ของ 74LS373 ทั้งสองตัว
- P0.2 ใช้ควบคุม 74LS373 โดยต่อกับขา 11 ของ 74LS373 ที่ต่ออยู่กับพอร์ต 3

โดยทั้ง 3 บิตที่ใช้ ต้องต่อกับตัวต้านทาน $10\text{ k}\Omega$ ซึ่งต่อเข้ากับ ไฟเลี้ยง 5 V_{DC}

3.5 วงจรเข้าขนานออกอนุกรม(Parallel In/Serial Out Shift Registers)

วงจรมีไอซี เบอร์ DM74LS165 ซึ่งจะแปลงสัญญาณที่เข้ามาจากแบบขนานเป็นแบบอนุกรม วงจรแสดงดังรูปที่ 3.9


การทำงานจะเริ่มขึ้นเมื่อมีการไหลคข้อมูลเข้ามาโดยจะถูกควบคุมด้วยขา Shift/Load ซึ่งข้อมูลจะถูกไหลคเข้ามาที่ต่อเมื่อขา Shift/Load เปลี่ยนสถานะจาก “ H ” เป็น “ L ” ดังนั้นขา 11 จึงถูกต่อเข้ากับขา อินเตอร์รัฟของ ADC ส่วนขา Clock ถูกต่อเข้ากับสัญญาณนาฬิกาความถี่ 128 กิโลเฮิร์ตซ์ ขา 11, 12, 13, 14, 3, 4, 5, 6 ซึ่งเป็นขา A, B, C, D, E, F, G และ H ตามลำดับ เป็นขารับสัญญาณอินพุตที่เป็นแบบขนาน ส่วนขา Clock Inhibit จะถูกต่อลงกราวด์ เอาท์พุตที่ได้จะออกมาทางขาที่ 9 ซึ่งเป็นขาเอาท์พุต



รูปที่ 3.9 วงจรเข้าขนานออกอนุกรม

3.6 วงจรเข้ารหัสและวงจรถอดรหัส(Encoder and Decoder)

การเข้ารหัสและถอดรหัสแบบ Manchester สามารถสร้างวงจรมีค่อนข้างง่าย โดยวงจรถอดรหัสประกอบด้วย Exclusive Or Gate เท่านั้น ดังแสดงดังรูปที่ 3.10 ส่วนอินพุตประกอบด้วย 2 ส่วนคือ สัญญาณที่ต้องการเข้ารหัสหรือถอดรหัส และ สัญญาณนาฬิกา โดยในวงจรมีได้เลือกใช้



รูปที่ 3.10 วงจรแสดงการเข้ารหัสและถอดรหัส

3.7 วงจรแอมพลิฟายเออร์

ในที่นี้ใช้ไอซีเบอร์ MC1496 ซึ่งจะทำให้การมอดูเลตคลื่นพาห้ที่ได้จากวงจรออสซิลเลเตอร์ความถี่ 27 MHz กับสัญญาณข้อมูลที่ผ่านการเข้ารหัสแมนเชสเตอร์ การค่อวงจรนั้นสามารถต่อได้ตามภาคผนวกที่ 1 ในตอนท้าย

3.8 ไคโอดคีเทคชั่น

ในโครงการนี้ใช้ไคโอดเบอร์ IN60 ซึ่งเหมาะสำหรับการทำหน้าที่ดังกล่าว ในการเลือกค่าความต้านทานและค่าตัวเก็บประจุ เป็นดังสมการต่อไปนี้

$$1/f_c \leq RC \leq 1/f_m$$

ดังนั้นจะคำนวณได้โดยเลือกใช้ตัวเก็บประจุค่า 18 pF และ ตัวต้านทานค่า 580 Ω ความถี่ที่ต้องการคือ 27MHz ซึ่งจะทำให้ค่าคงตัวเวลาเป็นดังนี้

$$37 \cdot 10^{-7} \leq RC \leq 12.5 \cdot 10^{-6}$$

3.9 วงจร Clock Recovery

เป็นวงจรที่ใช้ในการกำเนิดสัญญาณนาฬิกา โดยมีข้อแม้ว่าต้องเป็นตัวเดียวกับที่ใช้ทางภาคส่ง ดังนั้นการที่จะทำเช่นนั้น ได้ ต้องอาศัยสัญญาณที่รับเข้ามาได้และผ่านการกำจัดสัญญาณคลื่นพาห้ะออกไปแล้ว โดยผ่านกระบวนการอินทิเกรต ค่าสัมบูรณ์และดิฟเฟอเรนเชียล กระบวนการดังกล่าวสามารถสร้างเป็นวงจรได้ดังนี้

3.9.1 วงจรอินทิเกรต

การสร้างวงจรอินทิเกรตอาศัยพื้นฐานการสร้างจากสมการทางคณิตศาสตร์


$$E_o = -1/RC \int_0^t E_i \Delta t$$

โดยที่ $1/RC$ เรียกว่า อัตราการขยาย (Gain)

จากสมการดังกล่าวสร้างเป็นวงจร ได้ดังรูปที่ 3.11 โดยค่า R และ C หาได้จาก

$$\text{กำหนดให้ } G = 1 \text{ และ } R = 1M$$

$$\therefore C = 1 \mu F$$




รูปที่ 3.11 วงจรอินทิเกรต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.9.2 วงจรค่าสัมบูรณ์


เป็นวงจรที่ใช้สำหรับเปลี่ยนสัญญาณให้มีเฉพาะค่าบวกเท่านั้น โดยวงจรสามารถสร้างและแสดง
คิงรูปที่ 3.12



รูปที่ 3.12 วงจรค่าสัมบูรณ์

3.9.3 วงจรคิฟเฟอร์เรนเชียล

เป็นวงจรที่เป็นอินเวอร์สกับวงจรอินทิเกรต ดังนั้น วงจรสามารถแสดงได้คิงรูปที่ 3.13



รูปที่ 3.13 วงจรคิฟเฟอร์เรนเชียล

บทที่ 4

การทดลองและผลการทดลอง

4.1 วงจรโลว์พาสฟิลเตอร์

สำหรับวงจรนี้เราได้ออกแบบให้มีความถี่คัทออฟที่ 4 kHz ดังนั้นการทดลอง ทำดังนี้คือ

4.1.1 ทำการป้อนไฟเลี้ยงแล้วป้อนสัญญาณอินพุต Sine Wave จากฟังก์ชันเจนเนอเรเตอร์โดยให้มีขนาดแอมพลิจูด 10 V_{p-p} ความถี่เริ่มจาก 0 Hz แล้วทำการวัดแอมพลิจูดที่เอาต์พุต

4.1.2 ค่อยๆ เพิ่มความถี่ขึ้นไปเรื่อยๆ ทำการวัดแอมพลิจูดที่เอาต์พุตเปรียบเทียบกับแอมพลิจูดของสัญญาณอินพุต แล้วทำการหาค่าอัตราขยาย(เกน)ในหน่วย dB เพื่อแสดงถึงฟ्रीควนซี เรสพอนด์ ของวงจร

ดังนั้น ณ ความถี่ ที่เกนมีค่าเป็น -3 dB คือความถี่คัทออฟของวงจรนี้


ผลที่ได้ เป็นดังตารางที่ 4.1

ความถี่ของสัญญาณอินพุต (kHz)	แอมพลิจูดของสัญญาณเอาต์พุต(V _{p-p})	อัตราขยาย (dB)
0.2	10	0
1	10	0
2	9.375	-0.56
2.5	9.063	-0.85
3	8.438	-1.48
3.5	7.812	-2.14
3.75	7.344	-2.68
3.83	7.187	-2.87
3.95	7.031	-3.06
4.5	6.250	-4.08
5	5.469	-5.24
10	2.031	-13.8
20	0.781	-22.1
30	0.468	-26.6

ตารางที่ 4.1 เปรียบแอมพลิจูดของสัญญาณเอาต์พุตจากวงจร โลว์พาสฟิลเตอร์ที่ความถี่ต่างๆ

จากตารางจะเห็นว่าความถี่คัทออฟจะอยู่ระหว่าง 3.83-3.95 kHz เนื่องจากทำให้สัญญาณเอาต์พุต มีอัตราขยายเป็น -3 dB ในช่วงความถี่ดังกล่าว ซึ่งผลที่ได้ใกล้เคียงกับความต้องการคือคัทออฟที่ 4 kHz มากเพราะคลาดเคลื่อนไปเพียงเล็กน้อยเท่านั้นถือว่ายอมรับได้ สำหรับในรูปที่ 4.1 จะแสดงผลจากการทดลองวัดสัญญาณเอาต์พุตที่ได้จากการทดลองดังกล่าวในตอนต้น ส่วนรูปที่ 4.2 แสดงถึงผลตอบ

สนอง ทางความถี่ (Frequency Respond) ของวงจร ไล่ว์พาสฟิลเตอร์แบบบัตเตอร์เวอร์ธที่ได้จากการทดลองนี้



รูปที่ 4.1 เปรียบเทียบอินพุตและเอาต์พุตจากวงจรกรองความถี่ต่ำผ่าน ω ความถี่คัทออฟ

4.2 วงจรรวมสัญญาณแบบไม่กลับเฟส(Adder)


วงจรมีไว้สำหรับปรับค่าออฟเซตของสัญญาณอินพุตเพื่อให้มีค่าเป็นบวกเท่านั้นดังนั้นจึงนำสัญญาณที่ต้องการปรับมารวมกับสัญญาณไฟตรงขนาด 2.5 V ดังแสดงในรูปที่ 4.3 และได้ผลการทดลองดังแสดงในรูปที่ 4.4,

จากผลการทดลองดังกล่าวจะเห็นได้ว่าสัญญาณทั้งหมดจะมีค่าเป็นบวกเท่านั้นที่ต้องทำเช่นนี้เพราะวงจรมานี้ออกพุตดิจิตอลไม่สามารถรับสัญญาณอินพุตที่มีค่าลบได้

4.3 วงจรอนาล็อกพุตดิจิตอล(A/D)

วงจรมานี้ออกพุตดิจิตอลถูกกำหนดให้มีอัตราการสุ่มตัวอย่าง 8 kHz ดังนั้นสัญญาณนาฬิกาที่ใช้ควบคุมจึงมีค่า 512 kHz ดังแสดงในรูปที่ 4.5 ทั้งนี้เนื่องจากกระบวนการทำงานคือสัญญาณเอาต์พุต 1 ค่า จำนวน 8 บิต ต้องใช้สัญญาณนาฬิกาถึง 64 kHz เมื่อมีการให้สัญญาณเอาต์พุตออกมาจากอินเทอร์เฟซ (INT) จะเปลี่ยนจากสถานะ "High" เป็น "Low" ดังแสดงในรูปที่ 4.6


สัญญาณเอาต์พุตที่ได้ขณะใดๆ แสดงได้ดังรูปที่ 4.7 และรูปที่ 4.8 และเมื่อแสดงเปรียบเทียบสัญญาณที่ขาอินเทอร์เฟซแสดงได้ดังรูปที่ 4.9 และรูปที่ 4.10




Frequency (kHz)	Gain (dB)
0.2	0
0.4	0
1	0
2	-0.56
2.5	-0.854
3	-1.1475
3.5	-1.44
3.75	-1.681
3.83	-1.922
3.95	-2.163
4.5	-2.404
5	-2.645
7.5	-3.165
10	-3.406
20	-4.254
30	-4.774

รูปที่ 4.2 ผลตอบสนองทางความถี่ของ LPF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.3 อินพุตของวงจรรวมเชิงเส้นแบบ ไม่กลับเฟส




รูปที่ 4.4 เอาต์พุตจากวงจรรวมเชิงเส้นแบบ ไม่กลับเฟส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.5 แสดงการกำหนดสัญญาณนาฬิกาของ ADC0804




รูปที่ 4.6 สัญญาณอินเตอร์รัทท์ของ ADC0804

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.9 เอ้าท์พุทที่ได้เมื่อมีการเปลี่ยนสถานะของอินเดอรัฟท์



รูปที่ 4.10 เอ้าท์พุทที่ได้เมื่อมีการเปลี่ยนสถานะของอินเดอรัฟท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.4 วงจรเข้าขนานออกอนุกรม

นำสัญญาณที่ได้จากวงจรนาฬิกาพิกัดจตุรัสที่มีสัญญาณข้อมูลเป็นแบบขนาน 8 บิตเมื่อผ่าน

วงจรขนานออกอนุกรมแล้วจะได้ผลดังรูปที่ 4.11

Tek **Stop** 200ks/s


38 Acqs




รูปที่ 4.11 เอาท์พุทที่ได้จากวงจรเข้าขนานออกอนุกรม

4.5 วงจรเข้ารหัสแบบแมนเชสเตอร์

เมื่อนำสัญญาณที่ได้จากวงจรเข้าขนานออกอนุกรมมาผ่านเอ็กซ์คลูซีฟออร์เกตกับสัญญาณนาฬิกาซึ่งมีความถี่ 64 กิโลเฮิร์ตซ์ จะได้ผลดังรูป 4.12 และ 4.13



รูปที่ 4.12 สัญญาณนาฬิกาความถี่ 64 กิโลเฮิร์ตซ์




รูปที่ 4.13 สัญญาณที่ผ่านการเข้ารหัสแบบแมนเชสเตอร์แล้ว


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.6 วงจรมอดูเลเตอร์

นำสัญญาณที่ผ่านการเข้ารหัสมาแล้ว ทำการมอดูเลตกับสัญญาณคลื่นพาหะความถี่ 27 เมกะเฮิร์ตซ์ ดังแสดงรูปที่ 4.14 และได้ผลดังรูปที่ 4.15




รูปที่ 4.14 สัญญาณคลื่นพาหะความถี่ 27 เมกะเฮิร์ตซ์



รูปที่ 4.15 สัญญาณที่ผ่านการเข้ารหัสเปรียบเทียบกับสัญญาณที่ผ่านการมอดูเลตและขยายกำลังแล้ว


4.7 ไดโอดคิเทคเตอร์

ทางด้านภาครับ สัญญาณที่รับได้จะผ่านการขยายสัญญาณและผ่านภาค ไดโอดคิเทคเตอร์เพื่อให้ได้กรอบของสัญญาณข้อมูลเดิมกลับมา ดังรูปที่ 4.16 และ 4.17



รูปที่ 4.16 สัญญาณเอาท์พุทจากไดโอดคิเทคเตอร์เปรียบเทียบกับสัญญาณที่รับได้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.17 สัญญาณที่ผ่านวงจรเปรียบเทียบกับแรงดันเปรียบเทียบกับสัญญาณที่รับได้

4.8 วงจรอินทิเกรเตอร์

เมื่อทำการป้อนสัญญาณรหัสแมนเชสเตอร์ผ่านวงจรอินทิเกรเตอร์จะ ได้ผลแสดงดังรูปที่ 4.18



รูปที่ 4.18 สัญญาณเอาต์พุตจากวงจรอินทิเกรเตอร์


1 Apr 1998
17:05:51

4.9 วงจรค่าสัมบูรณ์

นำสัญญาณที่ได้จากวงจรอินทิเกรเตอร์ผ่านวงจรค่าสัมบูรณ์ จะได้ผลดังรูปที่ 4.19

Tek 5101a 10MS/s

26 Acqs



1 Apr 1998
17:14:49

รูปที่ 4.19 สัญญาณเอาต์พุตที่ได้จากวงจรค่าสัมบูรณ์

4.10 วงจรดิฟเฟอเรนเชียล


นำสัญญาณเอาต์พุตจากวงจรค่าสัมบูรณ์ผ่านวงจรดิฟเฟอเรนเชียล จะได้เอาต์พุตดังรูปที่ 4.20

4.11 วงจรอินเวอร์ตแบบแมนเชสเตอร์

นำสัญญาณเอาต์พุตจากวงจรเปรียบเทียบสัญญาณและสัญญาณเอาต์พุตจากวงจรดิฟเฟอเรนเชียล ไปผ่านเอกซ์คลูซีฟออร์เกท จะได้ผลดังรูปที่ 4.21


4.12 ไมโครคอนโทรลเลอร์

สัญญาณจาก ไมโครคอนโทรลเลอร์ จะไปทำการควบคุมฟลิปฟล็อป ไมโครคอนโทรลเลอร์ เป็นตัวควบคุม โดยปกติจะมีสถานะเป็น "Low" แต่เมื่อ ไมโครคอนโทรลเลอร์ทำการจัดการข้อมูลเรียบร้อยแล้วก็จะเปลี่ยนเป็นสถานะ "High" ชั่วขณะสั้นๆ เท่านั้น ผลการทดลอง ดังแสดงในรูป 4.22



1 Apr 1998 17:18:54


รูปที่ 4.20 สัญญาณเอาต์พุตที่ได้จากวงจรคิฟเฟอร์เรเนซเซอร์



1 Apr 1998 17:32:24

รูปที่ 4.21 แสดงสัญญาณที่เอาต์พุตของวงจรถอดรหัสแมนเชสเตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.22 สัญญาณควบคุมการทำงานของ D-FLIP FLOP

4.13 วงจรคิติดอลทูลอก

ทำการวัดสัญญาณเอาต์พุตที่วงจรคิติดอลทูลอก จะ ได้ผลดังรูปที่ 4.23 และ 4.24 พบว่า สัญญาณที่ได้ใกล้เคียงกับสัญญาณทางด้านส่ง แต่บางช่วงเวลาจะมีรูปสัญญาณผิดเพี้ยนไปบ้าง (เช่นในรูปที่ 4.24)



รูปที่ 4.23 สัญญาณเอาร์ทัทจากวงจรมอดูเลเตอร์ดิจิตอล



รูปที่ 4.24 สัญญาณเอาร์ทัทจากวงจรมอดูเลเตอร์ดิจิตอลที่ผิดเงื่อนไขไปในบางช่วงเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5
บทสรุปและบทวิจารณ์

โครงการ “ระบบกระจายเสียงแบบดิจิทัล” สามารถรับส่งสัญญาณเสียงได้เป็นที่น่าพอใจ โดยมีข้อดีที่การเข้ารหัสและถอดรหัสสามารถทำได้ง่ายตาย ด้วยวงจรที่ไม่ซับซ้อน และการนำสัญญาณนาฬิกาตัวเดิมหรือตัวเดียวกับภาคส่ง สามารถนำกลับมาโดยอาศัยวงจรคล็อกกรีตัทเวอร์รี แด่วงจรนี้ก็มีข้อเสียอยู่ คือ ในส่วนของวงจรคล็อกกรีตัทเวอร์รี นั้น สัญญาณนาฬิกาที่สร้างกลับคืนมา มีความไม่เสถียร ทำให้ในบางช่วงเวลาสัญญาณเอาท์พุทที่ได้มีลักษณะผิดเพี้ยน ไปบ้าง ดังจะเห็นได้จากผลการทดลองในบทที่ 4 ในรูปที่ 4.23 เปรียบเทียบกับรูปที่ 4.24 จะเห็นว่ารูปสัญญาณมีความใกล้เคียงกับทางด้านส่ง แต่ผิดเพี้ยนบ้างในบางช่วงเวลาดังได้กล่าวไปแล้ว สำหรับระยะทางในการส่งนั้น สามารถส่งได้ระยะทางไกลเพียง 5-10 เมตร เท่านั้น อีกทั้งคุณภาพเสียงก็ยังไม่ดีนัก เพราะอัตราการสุ่มยังต่ำ คือ เพียง 8 kHz เท่านั้นเนื่องจากข้อจำกัดของอัตราการส่งข้อมูล อันมีผลกับแบนด์วิธที่ต้องใช้ในการส่งออกอากาศที่เพิ่มขึ้น เพราะการส่งแบบดิจิทัลนั้นต้องการแบนด์วิธกว้างกว่าการส่งแบบอนาล็อก



กิตติกรรมประกาศ

ขอขอบคุณ


- ศศ.นิภา ทีลารุจิ
- รศ.ณรงค์ เหมกรณ์
- คร.ปิยญา ฐิติมัทธมา
- อ.นภัทร สระเอี่ยม
- คร.ปราโมทย์ วาดเขียน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


หนังสืออ้างอิง

1. Robert F. Coughlin , “Operational Amplifiers and Linear Intergrated Circuits” , Prentice-Hall Inc., 1987
2. ศศ.สมยศ จุฬฉะปิยะ, “ การใช้งานไมโครคอนโทรลเลอร์ ตระกูล MCS-51” , คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ,พ.ศ.2537
3. ปรีเมษฐ์ ประณยานันท์, “คู่มือการประยุกต์ใช้งาน ไมโครคอนโทรลเลอร์ MCS-51”,กรุงเทพฯ, บริษัทซีเอ็ดยูเคชั่นจำกัด
4. คณะผู้จัดทำแผนหนังสือพิเศษด้านอิเล็กทรอนิกส์, “ รวมบทความ ทฤษฎีและการประยุกต์ใช้งาน อุปกรณ์อิเล็กทรอนิกส์ ” , กรุงเทพฯ ,ซีเอ็ดยูเคชั่นจำกัด ,พ.ศ.2538
5. National Semiconductor, “ National Data Acquisition Databook” , 1995
6. Wayne Tomasi , “Advanced Electronic Communications Systems” , Prentice-Hall Inc. , 1992
7. Don Lancaster , “Active Filter Cookbook” , Howard W. Sams & Company (A Division of Macmillan,Inc.), 1989






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวกที่ 1 วงจรรวมทั้งหมดของภาคส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวกที่ 2 วงจรรวมทั้งหมดของภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ORG 0000H
START:    MOV 20H,P2
          MOV C,00H
          JC LOOP
          SJMP START
LOOP:     LCALL SSS
          MOV P1,#11111111B
          SJMP START
ABC:      MOV 20H,P2
          MOV C,00H
          JNC DEF
          SJMP ABC
SSS:      MOV R0,#00001111B
GHT:      DJNZ R0,ABC
          RET
DEF:      DJNZ R0,START_2
START_2:  MOV 20H,P2
          MOV C,00H
          JC GHT
          SJMP START_2
END

```



ภาคผนวกที่ 3 โปรแกรมสำหรับไมโครคอนโทรลเลอร์



ภาคผนวกที่ 4 คำชี้แจง IC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LM1596/LM1496 Balanced Modulator-Demodulator

General Description


The LM1596/LM1496 are doubled balanced modulator-demodulators which produce an output voltage proportional to the product of an input (signal) voltage and a switching (carrier) signal. Typical applications include suppressed carrier modulation, amplitude modulation, synchronous detection, FM or PM detection, broadband frequency doubling and chopping.

The LM1596 is specified for operation over the -55°C to $+125^{\circ}\text{C}$ military temperature range. The LM1496 is specified for operation over the 0°C to $+70^{\circ}\text{C}$ temperature range.

Features


- Excellent carrier suppression
65 dB typical at 0.5 MHz
50 dB typical at 10 MHz
- Adjustable gain and signal handling
- Fully balanced inputs and outputs
- Low offset and drift
- Wide frequency response up to 100 MHz

Schematic and Connection Diagrams



TL/H/7887-1

Numbers in parentheses show DIP connectors.




Top View

Note: Pin 10 is connected electrically to the case through the device substrate.
Order Number LM1496H or LM1596H
See NS Package Number H00C

TL/H/7887-2

Dual-In-Line and Small Outline Packages



TL/H/7887-3

Order Number LM1496M or LM1496N
See NS Package Number M14A or N14A

LM1596/LM1496 Balanced Modulator-Demodulator

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Internal Power Dissipation (Note 1)	500 mW
Applied Voltage (Note 2)	30V
Differential Input Signal ($V_7 - V_8$)	$\pm 5.0V$
Differential Input Signal ($V_4 - V_1$)	$\pm (5 + I_B R_O)V$
Input Signal ($V_2 - V_1, V_3 - V_4$)	5.0V
Bias Current (I_B)	12 mA
Operating Temperature Range LM1596	$-55^\circ C$ to $+125^\circ C$
LM1496	$0^\circ C$ to $+70^\circ C$
Storage Temperature Range	$-65^\circ C$ to $+150^\circ C$

Soldering Information

- Dual-In-Line Package
Soldering (10 seconds) 260°C
- Small Outline Package
Vapor Phase (60 seconds) 215°C
Infrared (15 seconds) 220°C

See AN-450 "Surface Mounting Methods and their effects on Product Reliability" for other methods of soldering surface mount devices.

Electrical Characteristics ($T_A = 25^\circ C$, unless otherwise specified, see test circuit)

Parameter	Conditions	LM1596			LM1496			Units
		Min	Typ	Max	Min	Typ	Max	
Carrier Feedthrough	$V_C = 60$ mVrms sine wave $f_C = 1.0$ kHz, offset adjusted		40		40			μ Vrms
	$V_C = 60$ mVrms sine wave $f_C = 10$ kHz, offset adjusted		140		140			μ Vrms
	$V_C = 300$ mV _{pp} square wave $f_C = 1.0$ kHz, offset adjusted		0.04	0.2	0.04	0.2		mVrms
	$V_C = 300$ mV _{pp} square wave $f_C = 1.0$ kHz, not offset adjusted		20	100	20	150		mVrms
Carrier Suppression	$f_S = 10$ kHz, 300 mVrms $f_C = 500$ kHz, 60 mVrms sine wave offset adjusted	50	65		50	65		dB
	$f_S = 10$ kHz, 300 mVrms $f_C = 10$ MHz, 60 mVrms sine wave offset adjusted		50			50		dB
Transmittance Bandwidth	$R_L = 50\Omega$ Carrier Input Port, $V_C = 60$ mVrms sine wave $f_C = 1.0$ kHz, 300 mVrms sine wave		300		300			MHz
	Signal Input Port, $V_S = 300$ mVrms sine wave $V_7 - V_8 = 0.5V_{dc}$		80		80			MHz
Voltage Gain, Signal Channel	$V_S = 100$ mVrms, $f = 1.0$ kHz $V_7 - V_8 = 0.5$ Vdc	2.5	3.5		2.5	3.5		V/V
Input Resistance, Signal Port	$f = 5.0$ MHz $V_7 - V_8 = 0.5$ Vdc		200		200			k Ω
Input Capacitance, Signal Port	$f = 5.0$ MHz $V_7 - V_8 = 0.5$ Vdc		2.0		2.0			pF
Single Ended Output Resistance	$f = 10$ MHz		40		40			k Ω
Single Ended Output Capacitance	$f = 10$ MHz		5.0		5.0			pF
Input Bias Current	$(I_1 + I_4)/2$		12	25	12	30		μ A
Input Bias Current	$(I_7 + I_8)/2$		12	25	12	30		μ A
Input Offset Current	$(I_1 - I_4)$		0.7	5.0	0.7	5.0		μ A
Input Offset Current	$(I_7 - I_8)$		0.7	5.0	5.0	5.0		μ A
Average Temperature Coefficient of Input Offset Current	$(-55^\circ C < T_A < +125^\circ C)$		2.0					nA/ $^\circ C$
	$(0^\circ C < T_A < +70^\circ C)$				2.0			nA/ $^\circ C$
Output Offset Current	$(I_6 - I_9)$		14	50	14	60		μ A
Average Temperature Coefficient of Output Offset Current	$(-55^\circ C < T_A < +125^\circ C)$		90					nA/ $^\circ C$
	$(0^\circ C < T_A < +70^\circ C)$				90			nA/ $^\circ C$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics ($T_A = 25^\circ\text{C}$, unless otherwise specified, see test circuit) (Continued)







Parameter	Conditions	LM1596			LM1496			Units
		Min	Typ	Max	Min	Typ	Max	
Signal Port Common Mode Input Voltage Range	$f_S = 1.0 \text{ kHz}$		5.0			5.0		V_{pp}
Signal Port Common Mode Rejection Ratio	$V_7 - V_8 = 0.5 \text{ Vdc}$		-85			-85		dB
Common Mode Quiescent Output Voltage			8.0			8.0		Vdc
Differential Output Swing Capability			8.0			8.0		V_{pp}
Positive Supply Current	$(I_8 + I_9)$		2.0	3.0		2.0	3.0	mA
Negative Supply Current	(I_{10})		3.0	4.0		3.0	4.0	mA
Power Dissipation			33			33		mW

Note 1: LM1596 rating applies to case temperatures to $+125^\circ\text{C}$; derate linearly at $0.5 \text{ mW}/^\circ\text{C}$ for ambient temperature above 75°C . LM1496 rating applies to case temperatures to $+70^\circ\text{C}$.

Note 2: Voltage applied between pins 6-7, 8-1, 9-7, 9-6, 7-4, 7-1, 8-4, 6-8, 2-5, 3-5.

Note 3: Refer to rets1596x drawing for specifications of military LM1596H versions.


Typical Performance Characteristics



TLN/7867-5

Typical Application and Test Circuit


Suppressed Carrier Modulator



Note: S₁ is closed for "adjusted" measurements.

TL/H/7887-4

SSB Product Detector




TL/H/7887-5

This figure shows the LM1596 used as a single sideband (SSB) suppressed carrier demodulator (product detector). The carrier signal is applied to the carrier input port with sufficient amplitude for switching operation. A carrier input level of 300 mVrms is optimum. The composite SSB signal is applied to the signal input port with an amplitude of 5.0 to 500 mVrms. All output signal components except the desired demodulated audio are filtered out, so that an offset adjustment is not required. This circuit may also be used as an AM detector by applying composite and carrier signals in the same manner as described for product detector operation.

Typical Applications (Continued)



Broadband Frequency Doubler




TLH7867-7

The frequency doubler circuit shown will double low-level signals with low distortion. The value of C should be chosen for low reactance at the operating frequency. Signal level at the carrier input must be less than 25 mV peak to maintain operation in the linear region of the switching differential amplifier. Levels to 50 mV peak may be used with some distortion of the output waveform. If a larger input signal is available a resistive divider may be used at the carrier input, with full signal applied to the signal input.

Physical Dimensions inches (millimeters)




Metal Can Package (H)
 Order Number LM1496H or LM1506H
 NS Package Number H08C



Molded Small Outline Package (M)
 Order Number LM1496M
 NS Package Number M14A

Physical Dimensions inches (millimeters) (Continued)




Moulded Dual-in-Line Package (N)
Order Number LM1496N
NS Package Number N14A

LIFE SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

 <p>National Semiconductor Corporation 1111 West Bardin Road Arlington, TX 76017 Tel: (800) 272-9939 Fax: (800) 737-7018</p>	<p>National Semiconductor Europe Fax: (+49) 0-180-530 85 86 Email: crj@ge@lsm2.nsc.com Deutsch Tel: (+49) 0-180-530 85 85 English Tel: (+49) 0-180-532 78 32 Français Tel: (+49) 0-180-532 98 68 Italiano Tel: (+49) 0-180-534 19 80</p>	<p>National Semiconductor Hong Kong Ltd. 13th Floor, Straits Block, Ocean Centre, 6 Canton Rd. Tsimshatsui, Kowloon Hong Kong Tel: (852) 2737-1800 Fax: (852) 2726-8800</p>	<p>National Semiconductor Japan Ltd. Tel: 81-043-296-2200 Fax: 81-043-296-2408</p>
--	---	--	---

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right of any time without notice to change said circuitry and specifications.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LM78XX Series Voltage Regulators

General Description

The LM78XX series of three terminal regulators is available with several fixed output voltages making them useful in a wide range of applications. One of these is local on card regulation, eliminating the distribution problems associated with single point regulation. The voltages available allow these regulators to be used in logic systems, instrumentation, HiFi, and other solid state electronic equipment. Although designed primarily as fixed voltage regulators these devices can be used with external components to obtain adjustable voltages and currents.

The LM78XX series is available in an aluminum TO-3 package which will allow over 1.0A load current if adequate heat sinking is provided. Current limiting is included to limit the peak output current to a safe value. Safe area protection for the output transistor is provided to limit internal power dissipation. If internal power dissipation becomes too high for the heat sinking provided, the thermal shutdown circuit takes over preventing the IC from overheating.

Considerable effort was expended to make the LM78XX series of regulators easy to use and minimize the number

of external components. It is not necessary to bypass the output, although this does improve transient response. Input bypassing is needed only if the regulator is located far from the filter capacitor of the power supply.

For output voltage other than 5V, 12V and 15V the LM117 series provides an output voltage range from 1.2V to 57V.


Features

- Output current in excess of 1A
- Internal thermal overload protection
- No external components required
- Output transistor safe area protection
- Internal short circuit current limit
- Available in the aluminum TO-3 package

Voltage Range

LM7805C	-5V
LM7812C	12V
LM7815C	15V

Schematic and Connection Diagrams



TL/H/7746-1

**Metal Can Package
TO-3 (K)
Aluminum**




TL/H/7746-2

Bottom View

Order Number LM7805CK,
LM7812CK or LM7815CK
See NS Package Number KC02A

**Plastic Package
TO-220 (T)**



TL/H/7746-3

Top View

Order Number LM7805CT,
LM7812CT or LM7815CT
See NS Package Number T03B

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Input Voltage ($V_O = 5V, 12V$ and $15V$) 35V
 Internal Power Dissipation (Note 1) Internally Limited
 Operating Temperature Range (T_A) 0°C to $+70^\circ\text{C}$

Maximum Junction Temperature
 (K Package) 150°C
 (T Package) 150°C
 Storage Temperature Range -65°C to $+150^\circ\text{C}$
 Lead Temperature (Soldering, 10 sec.)
 TO-3 Package K 300°C
 TO-220 Package T 230°C

Electrical Characteristics LM78XXC (Note 2) $0^\circ\text{C} \leq T_J \leq 125^\circ\text{C}$ unless otherwise noted.












Output Voltage			5V			12V			15V			Units	
Input Voltage (unless otherwise noted)			10V			19V			23V				
Symbol	Parameter	Conditions	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max		
V_O	Output Voltage	$T_J = 25^\circ\text{C}, 5\text{ mA} \leq I_O \leq 1\text{ A}$	4.8	5	5.2	11.5	12	12.5	14.4	15	15.6	V	
		$P_D \leq 15\text{ W}, 5\text{ mA} \leq I_O \leq 1\text{ A}$	4.75		5.25	11.4		12.6	14.25		15.75	V	
		$V_{\text{MIN}} \leq V_{\text{IN}} \leq V_{\text{MAX}}$	(7.5 $\leq V_{\text{IN}} \leq 20$)				(14.5 $\leq V_{\text{IN}} \leq 27$)			(17.5 $\leq V_{\text{IN}} \leq 30$)			V
ΔV_O	Line Regulation	$I_O = 500\text{ mA}$	$T_J = 25^\circ\text{C}$	9	50	4	120	4	150			mV	
			ΔV_{IN}	(7 $\leq V_{\text{IN}} \leq 25$)			(14.5 $\leq V_{\text{IN}} \leq 30$)			(17.5 $\leq V_{\text{IN}} \leq 30$)			V
		$0^\circ\text{C} \leq T_J \leq +125^\circ\text{C}$	ΔV_{IN}		50		120		150				mV
			ΔV_{IN}	(8 $\leq V_{\text{IN}} \leq 20$)			(15 $\leq V_{\text{IN}} \leq 27$)			(18.5 $\leq V_{\text{IN}} \leq 30$)			V
		$I_O \leq 1\text{ A}$	$T_J = 25^\circ\text{C}$		50		120		150				mV
			ΔV_{IN}	(7.5 $\leq V_{\text{IN}} \leq 20$)			(14.6 $\leq V_{\text{IN}} \leq 27$)			(17.7 $\leq V_{\text{IN}} \leq 30$)			V
ΔV_O	Load Regulation	$T_J = 25^\circ\text{C}$	$5\text{ mA} \leq I_O \leq 1.5\text{ A}$	10	50	12	120	12	150			mV	
			$250\text{ mA} \leq I_O \leq 750\text{ mA}$		25		60		75			mV	
		$5\text{ mA} \leq I_O \leq 1\text{ A}, 0^\circ\text{C} \leq T_J \leq +125^\circ\text{C}$		50		120		150				mV	
I_Q	Quiescent Current	$I_O \leq 1\text{ A}$	$T_J = 25^\circ\text{C}$		8		8		8			mA	
			$0^\circ\text{C} \leq T_J \leq +125^\circ\text{C}$		8.5		8.5		8.5			mA	
ΔI_Q	Quiescent Current Change	$5\text{ mA} \leq I_O \leq 1\text{ A}$		0.5		0.5		0.5				mA	
		$T_J = 25^\circ\text{C}, I_O \leq 1\text{ A}$		1.0		1.0		1.0				mA	
		$V_{\text{MIN}} \leq V_{\text{IN}} \leq V_{\text{MAX}}$	(7.5 $\leq V_{\text{IN}} \leq 20$)			(14.6 $\leq V_{\text{IN}} \leq 27$)			(17.9 $\leq V_{\text{IN}} \leq 30$)			V	
		$I_O \leq 500\text{ mA}, 0^\circ\text{C} \leq T_J \leq +125^\circ\text{C}$		1.0		1.0		1.0				mA	
V_{IN}	Output Noise Voltage	$T_A = 25^\circ\text{C}, 10\text{ Hz} \leq f \leq 100\text{ kHz}$		40		75		90				μV	
			$\frac{\Delta V_{\text{IN}}}{\Delta V_{\text{OUT}}}$	Ripple Rejection	$f = 120\text{ Hz} \left\{ \begin{array}{l} I_O \leq 1\text{ A}, T_J = 25^\circ\text{C} \text{ or} \\ I_O \leq 500\text{ mA} \\ 0^\circ\text{C} \leq T_J \leq +125^\circ\text{C} \end{array} \right.$	62	80	55	72	54	70		
		62		55			54				dB		
	$V_{\text{MIN}} \leq V_{\text{IN}} \leq V_{\text{MAX}}$	(8 $\leq V_{\text{IN}} \leq 18$)				(15 $\leq V_{\text{IN}} \leq 25$)			(18.5 $\leq V_{\text{IN}} \leq 28.5$)			V	
R_O	Dropout Voltage	$T_J = 25^\circ\text{C}, I_{\text{OUT}} = 1\text{ A}$		2.0		2.0		2.0				V	
		$f = 1\text{ kHz}$		8		18		19				$\text{m}\Omega$	
		Short-Circuit Current	$T_J = 25^\circ\text{C}$		2.1		1.5		1.2				A
		Peak Output Current	$T_J = 25^\circ\text{C}$		2.4		2.4		2.4				A
		Average TC of V_{OUT}	$0^\circ\text{C} \leq T_J \leq +125^\circ\text{C}, I_O = 5\text{ mA}$		0.6		1.5		1.8				$\text{mV}/^\circ\text{C}$
V_{IN}	Input Voltage Required to Maintain Line Regulation	$T_J = 25^\circ\text{C}, I_O \leq 1\text{ A}$		7.5		14.6		17.7				V	

Note 1: Thermal resistance of the TO-3 package (K, KC) is typically $4^\circ\text{C}/\text{W}$ junction to case and $35^\circ\text{C}/\text{W}$ case to ambient. Thermal resistance of the TO-220 package (T) is typically $4^\circ\text{C}/\text{W}$ junction to case and $50^\circ\text{C}/\text{W}$ case to ambient.

Note 2: All characteristics are measured with capacitor across the input of $0.22\ \mu\text{F}$, and a capacitor across the output of $0.1\ \mu\text{F}$. All characteristics except noise voltage and ripple rejection ratio are measured using pulse techniques ($t_w \leq 10\text{ ms}$, duty cycle $\leq 5\%$). Output voltage changes due to changes in internal temperature must be taken into account separately.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Physical Dimensions Inches (millimeters)




Aluminum Metal Can Package (KC)
 Order Number LM7805CK, LM7812CK or LM7815CK
 MS Package Number KC02A

KC02A (REV C)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Physical Dimensions inches (millimeters) (Continued)



TO-220 Package (T)
Order Number LM7805CT, LM7812CT or LM7815CT
NS Package Number T03B

LIFE SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.



National Semiconductor Corporation
 1111 West Bascom Road
 Arlington, TX 76017
 Tel: 1(800) 272-9959
 Fax: 1(800) 737-7018

National Semiconductor Europe
 Fax: (+49) 0-180-530 85 80
 Email: enrgy@twm2.nsc.com
 Deutsch Tel: (+49) 0-180-530 85 85
 English Tel: (+49) 0-180-532 78 32
 Français Tel: (+49) 0-180-532 88 58
 Italiano Tel: (+49) 0-180-534 18 80

National Semiconductor Hong Kong Ltd.
 15th Floor, Bright Block,
 Ocean Centre, 6 Canton Rd.
 Tsimshatsui, Kowloon
 Hong Kong
 Tel: (852) 2737-1600
 Fax: (852) 2736-8880

National Semiconductor Japan Ltd.
 Tel: 81-043-296-2309
 Fax: 81-043-296-2408

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LM79XX Series 3-Terminal Negative Regulators

General Description

The LM79XX series of 3-terminal regulators is available with fixed output voltages of $-5V$, $-8V$, $-12V$, and $-15V$. These devices need only one external component—a compensation capacitor at the output. The LM79XX series is packaged in the TO-220 power package and is capable of supplying 1.5A of output current.

These regulators employ internal current limiting, safe area protection and thermal shutdown for protection against virtually all overload conditions.

Low ground pin current of the LM79XX series allows output voltage to be easily boosted above the preset value with a resistor divider. The low quiescent current drain of


these devices with a specified maximum change with line and load ensures good regulation in the voltage boosted mode.

For applications requiring other voltages, see LM137 data sheet.

Features


- Thermal, short circuit and safe area protection
- High ripple rejection
- 1.5A output current
- 4% tolerance on preset output voltage

Connection Diagrams



Order Number LM7905CT, LM7912CT or LM7915CT
See NS Package Number TO3B

Typical Applications



*Required if regulator is separated from filter capacitor by more than 3". For value given, capacitor must be solid tantalum. 25 μF aluminum electrolytic may be substituted.

†Required for stability. For value given, capacitor must be solid tantalum. 25 μF aluminum electrolytic may be substituted. Values given may be increased without limit.

For output capacitance in excess of 100 μF , a high current diode from input to output (1N4001, etc.) will protect the regulator from momentary input shorts.

Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.


Input Voltage	
($V_o = -5V$)	-25V
($V_o = -12V$ and $-15V$)	-35V

Input-Output Differential	25V
($V_o = -5V$)	
($V_o = -12V$ and $-15V$)	30V
Power Dissipation (Note 2)	Internally Limited
Operating Junction Temperature Range	0°C to +125°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (Soldering, 10 sec.)	230°C

Electrical Characteristics Conditions unless otherwise noted: $I_{OUT} = 500$ mA, $C_{IN} = 2.2$ μ F, $C_{OUT} = 1$ μ F, $0^\circ\text{C} \leq T_J \leq +125^\circ\text{C}$, Power Dissipation ≤ 1.5 W.

Part Number			LM7905C			Units		
Output Voltage			-5V					
Input Voltage (unless otherwise specified)			-10V					
Symbol	Parameter	Conditions	Min	Typ	Max			
V_o	Output Voltage	$T_J = 25^\circ\text{C}$ $5 \text{ mA} \leq I_{OUT} \leq 1\text{A}$, $P \leq 15\text{W}$	-4.8	-5.0	-5.2	V		
			-4.75		-5.25	V		
			(-20 $\leq V_{IN} \leq -7$)					V
ΔV_o	Line Regulation	$T_J = 25^\circ\text{C}$, (Note 3)		8	50	mV		
			(-25 $\leq V_{IN} \leq -7$)					V
				2	15	mV		
			(-12 $\leq V_{IN} \leq -8$)					V
ΔV_o	Load Regulation	$T_J = 25^\circ\text{C}$, (Note 3) $5 \text{ mA} \leq I_{OUT} \leq 1.5\text{A}$ $250 \text{ mA} \leq I_{OUT} \leq 750 \text{ mA}$		15	100	mV		
				5	50	mV		
I_Q	Quiescent Current	$T_J = 25^\circ\text{C}$		1	2	mA		
ΔI_Q	Quiescent Current Change	With Line			0.5	mA		
		With Load, $5 \text{ mA} \leq I_{OUT} \leq 1\text{A}$	(-25 $\leq V_{IN} \leq -7$)			0.5	mA	
V_n	Output Noise Voltage	$T_A = 25^\circ\text{C}$, $10 \text{ Hz} \leq f \leq 100 \text{ Hz}$		125		μ V		
	Ripple Rejection	$f = 120 \text{ Hz}$	54	68		dB		
	Dropout Voltage	$T_J = 25^\circ\text{C}$, $I_{OUT} = 1\text{A}$		1.1		V		
$I_{O\text{MAX}}$	Peak Output Current	$T_J = 25^\circ\text{C}$		2.2		A		
	Average Temperature Coefficient of Output Voltage	$I_{OUT} = 5 \text{ mA}$, $0^\circ\text{C} \leq T_J \leq 100^\circ\text{C}$		0.4		mV/°C		

Typical Applications (Continued)



*Improve transient response and ripple rejection. Do not increase beyond 50 μ F.

TL/H/7940-2

$$V_{OUT} = V_{SET} \left(\frac{R1 + R2}{R2} \right)$$

Select R2 as follows:
 LM7905CT 300 Ω
 LM7912CT 750 Ω
 LM7915CT 1k

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics (Continued) Conditions unless otherwise noted: $I_{OUT} = 500\text{ mA}$, $C_{IN} = 2.2\ \mu\text{F}$, $C_{OUT} = 1\ \mu\text{F}$, $0^\circ\text{C} \leq T_J \leq +125^\circ\text{C}$, Power Dissipation = 1.5W.


Part Number			LM7912C			LM7915C			Units	
Output Voltage			-12V			-15V				
Input Voltage (unless otherwise specified)			-19V			-23V				
Symbol	Parameter	Conditions	Min	Typ	Max	Min	Typ	Max		
V_O	Output Voltage	$T_J = 25^\circ\text{C}$ $5\text{ mA} \leq I_{OUT} \leq 1\text{ A}$ $P \leq 15\text{ W}$	-11.5	-12.0	-12.5	-14.4	-15.0	-15.6	V	
			-11.4		-12.6	-14.25		-15.75	V	
										V
ΔV_O	Line Regulation	$T_J = 25^\circ\text{C}$, (Note 3)	5	80		5	100		mV	
										V
										V
ΔV_O	Load Regulation	$T_J = 25^\circ\text{C}$, (Note 3) $5\text{ mA} \leq I_{OUT} \leq 1.5\text{ A}$ $250\text{ mA} \leq I_{OUT} \leq 750\text{ mA}$	15	200		15	200		mV	
			5	75		5	75		mV	
										V
I_Q	Quiescent Current	$T_J = 25^\circ\text{C}$	1.5	3		1.5	3		mA	
ΔI_Q	Quiescent Current Change	With Line			0.5			0.5	mA	
		With Load, $5\text{ mA} \leq I_{OUT} \leq 1\text{ A}$			0.5			0.5	mA	
V_n	Output Noise Voltage	$T_A = 25^\circ\text{C}$, $10\text{ Hz} \leq f \leq 100\text{ Hz}$	300			375			μV	
	Ripple Rejection	$f = 120\text{ Hz}$	54	70		54	70		dB	
	Dropout Voltage	$T_J = 25^\circ\text{C}$, $I_{OUT} = 1\text{ A}$	1.1			1.1			V	
I_{OMAX}	Peak Output Current	$T_J = 25^\circ\text{C}$	2.2			2.2			A	
	Average Temperature Coefficient of Output Voltage	$I_{OUT} = 5\text{ mA}$, $0^\circ\text{C} \leq T_J \leq 100^\circ\text{C}$	-0.8			-1.0			$\text{mV}/^\circ\text{C}$	

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. Operating Ratings indicate conditions for which the device is intended to be functional, but do not guarantee Specific Performance limits. For guaranteed specifications and test conditions, see the Electrical Characteristics.

Note 2: Refer to Typical Performance Characteristics and Design Considerations for details.

Note 3: Regulation is measured at a constant junction temperature by pulse testing with a low duty cycle. Changes in output voltage due to heating effects must be taken into account.

Typical Applications (Continued)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ADC0801/ADC0802/ADC0803/ADC0804/ADC0805 8-Bit μ P Compatible A/D Converters

General Description

The ADC0801, ADC0802, ADC0803, ADC0804 and ADC0805 are CMOS 8-bit successive approximation A/D converters that use a differential potentiometric ladder—similar to the 256R products. These converters are designed to allow operation with the NSC800 and INS8080A derivative control bus with TRI-STATE[®] output latches directly driving the data bus. These A/Ds appear like memory locations or I/O ports to the microprocessor and no interfacing logic is needed.

Differential analog voltage inputs allow increasing the common-mode rejection and offsetting the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding any smaller analog voltage span to the full 8 bits of resolution.

Features

- Compatible with 8080 μ P derivatives—no interfacing logic needed - access time - 135 ns
- Easy interface to all microprocessors, or operates "stand alone"


- Differential analog voltage inputs
- Logic inputs and outputs meet both MOS and TTL voltage level specifications
- Works with 2.5V (LM336) voltage reference
- On-chip clock generator
- 0V to 5V analog input voltage range with single 5V supply
- No zero adjust required
- 0.3" standard width 20-pin DIP package
- 20-pin molded chip carrier or small outline package
- Operates ratiometrically or with 5 V_{DC} , 2.5 V_{DC} , or analog span adjusted voltage reference

Key Specifications

- Resolution 8 bits
- Total error $\pm 1/4$ LSB, $\pm 1/2$ LSB and ± 1 LSB
- Conversion time 100 μ s


ADC0801/ADC0802/ADC0803/ADC0804/ADC0805
8-Bit μ P Compatible A/D Converters

Typical Applications



TL/H/5671-1

8080 Interface



TL/H/5671-31

Part Number	Error Specification (Includes Full-Scale, Zero Error, and Non-Linearity)		
	Full-Scale Adjusted	$V_{REF}/2 = 2.500 V_{DC}$ (No Adjustments)	$V_{REF}/2 =$ No Connection (No Adjustments)
ADC0801	$\pm 1/4$ LSB		
ADC0802		$\pm 1/2$ LSB	
ADC0803	$\pm 1/2$ LSB		
ADC0804		± 1 LSB	
ADC0805			± 1 LSB

TRI-STATE[®] is a registered trademark of National Semiconductor Corp.
Z-80[®] is a registered trademark of Zilog Corp.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Notes 1 & 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage (V_{CC}) (Note 3)	6.5V
Logic Control Inputs	-0.3V to +18V
A _I Other Input and Outputs	-0.3V to ($V_{CC} + 0.3V$)
Lead Temp. (Soldering, 10 seconds)	
Dual-In-Line Package (plastic)	260°C
Dual-In-Line Package (ceramic)	300°C
Surface Mount Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C

Storage Temperature Range	-65°C to +150°C
Package Dissipation at $T_A = 25^\circ\text{C}$	875 mW
ESD Susceptibility (Note 10)	800V

Operating Ratings (Notes 1 & 2)

Temperature Range	$T_{MIN} \leq T_A \leq T_{MAX}$
ADC0801/02LJ, ADC0802LJ/883	$-55^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$
ADC0801/02/03/04LCJ	$-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$
ADC0801/02/03/05LCN	$-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$
ADC0804LCN	$0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$
ADC0802/03/04LCV	$0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$
ADC0802/03/04LCWM	$0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$
Range of V_{CC}	4.5 V_{DC} to 6.3 V_{DC}

Electrical Characteristics

The following specifications apply for $V_{CC} = 5 V_{DC}$, $T_{MIN} \leq T_A \leq T_{MAX}$ and $f_{CLK} = 640$ kHz unless otherwise specified.

Parameter	Conditions	Min	Typ	Max	Units
ADC0801: Total Adjusted Error (Note 8)	With Full-Scale Adj. (See Section 2.5.2)			$\pm 1/4$	LSB
ADC0802: Total Unadjusted Error (Note 8)	$V_{REF}/2 = 2.500 V_{DC}$			$\pm 1/2$	LSB
ADC0803: Total Adjusted Error (Note 8)	With Full-Scale Adj. (See Section 2.5.2)			$\pm 1/2$	LSB
ADC0804: Total Unadjusted Error (Note 8)	$V_{REF}/2 = 2.500 V_{DC}$			± 1	LSB
ADC0805: Total Unadjusted Error (Note 8)	$V_{REF}/2$ -No Connection			± 1	LSB
$V_{REF}/2$ Input Resistance (Pin 9)	ADC0801/02/03/05 ADC0804 (Note 9)	2.5 0.75	8.0 1.1		k Ω k Ω
Analog Input Voltage Range	(Note 4) $V(+)$ or $V(-)$	Gnd-0.05		$V_{CC} + 0.05$	V_{DC}
DC Common-Mode Error	Over Analog Input Voltage Range		$\pm 1/16$	$\pm 1/8$	LSB
Power Supply Sensitivity	$V_{CC} = 5 V_{DC} \pm 10\%$ Over Allowed $V_{IN}(+)$ and $V_{IN}(-)$ Voltage Range (Note 4)		$\pm 1/16$	$\pm 1/8$	LSB

AC Electrical Characteristics

The following specifications apply for $V_{CC} = 5 V_{DC}$ and $T_A = 25^\circ\text{C}$ unless otherwise specified.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
T_C	Conversion Time	$f_{CLK} = 640$ kHz (Note 6)	103		114	μs
T_C'	Conversion Time	(Note 5, 6)	66		73	1/ f_{CLK}
f_{CLK}	Clock Frequency Clock Duty Cycle	$V_{CC} = 5V$, (Note 5) (Note 5)	100 40	640	1460 60	kHz %
CR \uparrow	Conversion Rate in Free-Running Mode	INTR \uparrow tied to WR with $CS = 0 V_{DC}$, $f_{CLK} = 640$ kHz	8770		9708	conv/s
$t_{W(WR)}$	Width of WR Input (Start Pulse Width)	$CS = 0 V_{DC}$ (Note 7)	100			ns
t_{ACC}	Access Time (Delay from Falling Edge of RD to Output Data Valid)	$C_L = 100$ pF		135	200	ns
t_{1H}, t_{0H}	TRI-STATE Control (Delay from Rising Edge of RD to Hi-Z State)	$C_L = 10$ pF, $R_L = 10k$ (See TRI-STATE Test Circuits)		125	200	ns
t_{WH}, t_{WH}	Delay from Falling Edge of WR or RD to Reset of INTR			300	450	ns
C_{IN}	Input Capacitance of Logic Control Inputs			5	7.5	pF
C_{OUT}	TRI-STATE Output Capacitance (Data Buffers)			5	7.5	pF

CONTROL INPUTS [Note: CLK IN (Pin 4) is the input of a Schmitt trigger circuit and is therefore specified separately]

$V_{IN}(1)$	Logical "1" Input Voltage (Except Pin 4 CLK IN)	$V_{CC} = 5.25 V_{DC}$	2.0	15	V_{DC}
-------------	---	------------------------	-----	----	----------

AC Electrical Characteristics (Continued)

The following specifications apply for $V_{CC} = 5V_{DC}$ and $T_{MIN} \leq T_A \leq T_{MAX}$, unless otherwise specified.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
CONTROL INPUTS (Note: CLK IN (Pin 4) is the input of a Schmitt trigger circuit and is therefore specified separately)						
$V_{IN(0)}$	Logical "0" Input Voltage (Except Pin 4 CLK IN)	$V_{CC} = 4.75 V_{DC}$			0.8	V_{DC}
$I_{IN(1)}$	Logical "1" Input Current (All Inputs)	$V_{IN} = 5 V_{DC}$		0.005	1	μA_{DC}
$I_{IN(0)}$	Logical "0" Input Current (All Inputs)	$V_{IN} = 0 V_{DC}$	-1	-0.005		μA_{DC}
CLOCK IN AND CLOCK R						
V_{T+}	CLK IN (Pin 4) Positive Going Threshold Voltage		2.7	3.1	3.5	V_{DC}
V_{T-}	CLK IN (Pin 4) Negative Going Threshold Voltage		1.5	1.8	2.1	V_{DC}
V_H	CLK IN (Pin 4) Hysteresis ($V_{T+} - V_{T-}$)		0.6	1.3	2.0	V_{DC}
$V_{OUT(0)}$	Logical "0" CLK R Output Voltage	$I_O = 360 \mu A$ $V_{CC} = 4.75 V_{DC}$			0.4	V_{DC}
$V_{OUT(1)}$	Logical "1" CLK R Output Voltage	$I_O = -360 \mu A$ $V_{CC} = 4.75 V_{DC}$	2.4			V_{DC}
DATA OUTPUTS AND INTR						
$V_{OUT(0)}$	Logical "0" Output Voltage Data Outputs INTR Output	$I_{OUT} = 1.6 mA, V_{CC} = 4.75 V_{DC}$ $I_{OUT} = 1.0 mA, V_{CC} = 4.75 V_{DC}$			0.4 0.4	V_{DC} V_{DC}
$V_{OUT(1)}$	Logical "1" Output Voltage	$I_O = -360 \mu A, V_{CC} = 4.75 V_{DC}$	2.4			V_{DC}
$V_{OUT(1)}$	Logical "1" Output Voltage	$I_O = -10 \mu A, V_{CC} = 4.75 V_{DC}$	4.5			V_{DC}
I_{OUT}	TRI-STATE Disabled Output Leakage (All Data Buffers)	$V_{OUT} = 0 V_{DC}$ $V_{OUT} = 5 V_{DC}$	-3		3	μA_{DC} μA_{DC}
I_{SOURCE}		V_{OUT} Short to Gnd, $T_A = 25^\circ C$	4.5	6		mA_{DC}
I_{SINK}		V_{OUT} Short to V_{CC} , $T_A = 25^\circ C$	9.0	16		mA_{DC}
POWER SUPPLY						
I_{CC}	Supply Current (Includes Ladder Current) ADC0801/02/03/04LCJ/05 ADC0804LCN/LCV/LCWM	$f_{CLK} = 640 kHz$, $V_{REF/2} = NC, T_A = 25^\circ C$ and $\overline{CS} = 5V$			1.1 1.9	1.8 2.5 mA mA

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to Gnd, unless otherwise specified. The separate A Gnd point should always be wired to the D Gnd.

Note 3: A zener diode exists, internally, from V_{CC} to Gnd and has a typical breakdown voltage of 7 V_{DC} .

Note 4: For $V_{IN(-)} > V_{IN(+)}$ the digital output code will be 0000 0000. Two on-chip diodes are tied to each analog input (see block diagram) which will forward conduct for analog input voltages one diode drop below ground or one diode drop greater than the V_{CC} supply. Be careful, during testing at low V_{CC} levels (4.5V), as high level analog inputs (5V) can cause this input diode to conduct—especially at elevated temperatures, and cause errors for analog inputs near full-scale. The spec allows 50 mV forward bias of either diode. This means that as long as the analog V_{IN} does not exceed the supply voltage by more than 50 mV, the output code will be correct. To achieve an absolute 0 V_{DC} to 5 V_{DC} input voltage range will therefore require a minimum supply voltage of 4.950 V_{DC} over temperature variations, initial tolerance and loading.

Note 5: Accuracy is guaranteed at $f_{CLK} = 640 kHz$. At higher clock frequencies accuracy can degrade. For lower clock frequencies, the duty cycle limits can be extended so long as the minimum clock high time interval or minimum clock low time interval is no less than 275 ns.

Note 6: With an asynchronous start pulse, up to 8 clock periods may be required before the internal clock phases are proper to start the conversion process. The start request is internally latched, see Figure 2 and section 2.0.

Note 7: The \overline{CS} input is assumed to bracket the \overline{WR} strobe input and therefore timing is dependent on the \overline{WR} pulse width. An arbitrarily wide pulse width will hold the converter in a reset mode and the start of conversion is initiated by the low to high transition of the \overline{WR} pulse (see timing diagrams).


Note 8: None of these A/Ds requires a zero adjust (see section 2.5.1). To obtain zero code at other analog input voltages see section 2.5 and Figure 5.

Note 9: The $V_{REF/2}$ pin is the center point of a two-resistor divider connected from V_{CC} to ground. In all versions of the ADC0801, ADC0802, ADC0803, and ADC0805, and in the ADC0804LCJ, each resistor is typically 16 k Ω . In all versions of the ADC0804 except the ADC0804LCJ, each resistor is typically 2.2 k Ω .


Note 10: Human body model, 100 pF discharged through a 1.5 k Ω resistor.

Typical Performance Characteristics


Logic Input Threshold Voltage vs. Supply Voltage




Delay From Falling Edge of RD to Output Data Valid vs. Load Capacitance




CLK IN Schmitt Trip Levels vs. Supply Voltage




fCLK vs. Clock Capacitor




Full-Scale Error vs Conversion Time




Effect of Unadjusted Offset Error vs. VREF/2 Voltage




Output Current vs Temperature



Power Supply Current vs Temperature (Note 9)




Linearity Error at Low VREF/2 Voltages




TL/H/5671-2

TRI-STATE Test Circuits and Waveforms



Timing Diagrams (All timing is measured from the 50% voltage points)



Note: Read strobe must occur 8 clock periods ($8/f_{CLK}$) after assertion of interrupt to guarantee reset of INTN.

TL/H/5671-4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DAC0800/DAC0801/DAC0802 8-Bit Digital-to-Analog Converters

General Description

The DAC0800 series are monolithic 8-bit high-speed current-output digital-to-analog converters (DAC) featuring typical settling times of 100 ns. When used as a multiplying DAC, monotonic performance over a 40 to 1 reference current range is possible. The DAC0800 series also features high compliance complementary current outputs to allow differential output voltages of 20 V_{p-p} with simple resistor loads as shown in Figure 1. The reference-to-full-scale current matching of better than ±1 LSB eliminates the need for full-scale trims in most applications while the nonlinearities of better than ±0.1% over temperature minimizes system error accumulations.

The noise immune inputs of the DAC0800 series will accept TTL levels with the logic threshold pin, V_{LC}, grounded. Changing the V_{LC} potential will allow direct interface to other logic families. The performance and characteristics of the device are essentially unchanged over the full ±4.5V to ±18V power supply range; power dissipation is only 33 mW with ±5V supplies and is independent of the logic input states.

The DAC0800, DAC0802, DAC0800C, DAC0801C and DAC0802C are a direct replacement for the DAC-08, DAC-08A, DAC-08C, DAC-08E and DAC-08H, respectively.

Features

- Fast settling output current 100 ns
- Full scale error ±1 LSB
- Nonlinearity over temperature ±0.1%
- Full scale current drift ±10 ppm/°C
- High output compliance -10V to +18V
- Complementary current outputs
- Interface directly with TTL, CMOS, PMOS and others
- 2 quadrant wide range multiplying capability
- Wide power supply range ±4.5V to ±18V
- Low power consumption 33 mW at ±5V
- Low cost

Typical Applications




FIGURE 1. ±20 V_{p-p} Output Digital-to-Analog Converter (Note 4)

TL/H/5886-1

Ordering Information

Non-Linearity	Temperature Range	Order Numbers				
		J Package (J16A)*		N Package (N16A)*		SO Package (M16A)
±0.1% FS	0°C ≤ T _A ≤ +70°C	DAC0802LCJ	DAC-08HQ	DAC0802LCN	DAC-08HP	DAC0802LCM
±0.19% FS	-55°C ≤ T _A ≤ +125°C	DAC0800LJ	DAC-08Q			
±0.19% FS	0°C ≤ T _A ≤ +70°C	DAC0800LCJ	DAC-08EQ	DAC0800LCN	DAC-08EP	DAC0800LCM
±0.39% FS	0°C ≤ T _A ≤ +70°C			DAC0801LCN	DAC-08CP	DAC0801LCM

*Devices may be ordered by using either order number.

Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage ($V^+ - V^-$)	$\pm 18V$ or $36V$
Power Dissipation (Note 2)	500 mW
Reference Input Differential Voltage (V14 to V15)	V^- to V^+
Reference Input Common-Mode Range (V14, V15)	V^- to V^+
Reference Input Current	5 mA
Logic Inputs	V^- to V^- plus $36V$
Analog Current Outputs ($V_S^- = -15V$)	4.25 mA
ESD Susceptibility (Note 3)	TBD V
Storage Temperature	$-65^\circ C$ to $+150^\circ C$

Lead Temp. (Soldering, 10 seconds)

Dual-In-Line Package (plastic)	$260^\circ C$
Dual-In-Line Package (ceramic)	$300^\circ C$
Surface Mount Package	
Vapor Phase (60 seconds)	$215^\circ C$
Infrared (15 seconds)	$220^\circ C$

Operating Conditions (Note 1)

	Min	Max	Units
Temperature (T_A)			
DAC0800L	-55	+125	$^\circ C$
DAC0800LC	0	+70	$^\circ C$
DAC0801LC	0	+70	$^\circ C$
DAC0802LC	0	+70	$^\circ C$

Electrical Characteristics

The following specifications apply for $V_S = \pm 15V$, $I_{REF} = 2$ mA and $T_{MIN} \leq T_A \leq T_{MAX}$ unless otherwise specified. Output characteristics refer to both I_{OUT} and I_{OUT} .

Symbol	Parameter	Conditions	DAC0802LC			DAC0800L/ DAC0800LC			DAC0801LC			Units
			Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
	Resolution Monotonicity Nonlinearity		8 8 8	8 8 8	8 8 ± 0.1	8 8 8	8 8 8	8 8 8	8 8 8	8 8 ± 0.39	Bits Bits %FS	
t_s	Settling Time	To $\pm 1/2$ LSB, All Bits Switched "ON" or "OFF", $T_A = 25^\circ C$ DAC0800L DAC0800LC		100	135		100 100	135 150		100 150	ns ns ns	
t_{PLH} , t_{PHL}	Propagation Delay Each Bit All Bits Switched	$T_A = 25^\circ C$		35 35	60 60		35 35	60 60		35 35	60 60	ns ns
TC_{FS}	Full Scale Tempo			± 10	± 50		± 10	± 50		± 10	± 80	ppm/ $^\circ C$
V_{OC}	Output Voltage Compliance	Full Scale Current Change < $1/2$ LSB, $R_{OUT} > 20$ M Ω Typ	-10		18	-10		18	-10		18	V
I_{FS4}	Full Scale Current	$V_{REF} = 10.000V$, $R_{14} = 5.000$ k Ω $R_{15} = 5.000$ k Ω , $T_A = 25^\circ C$	1.984	1.992	2.000	1.94	1.99	2.04	1.94	1.99	2.04	mA
I_{FS5}	Full Scale Symmetry	$I_{FS4} - I_{FS2}$		± 0.5	± 4.0		± 1	± 8.0		± 2	± 16	μA
I_{ZS}	Zero Scale Current			0.1	1.0		0.2	2.0		0.2	4.0	μA
I_{FSR}	Output Current Range	$V^- = -5V$ $V^- = -8V$ to $-18V$	0 0	2.0 2.0	2.1 4.2	0 0	2.0 2.0	2.1 4.2	0 0	2.0 2.0	2.1 4.2	mA mA
V_{IL} , V_{IH}	Logic Input Levels Logic "0" Logic "1"	$V_{LC} = 0V$		2.0	0.8		2.0	0.8		2.0	0.8	V V
I_{IL} , I_{IH}	Logic Input Current Logic "0" Logic "1"	$V_{LC} = 0V$ $-10V \leq V_{IN} \leq +0.8V$ $2V \leq V_{IN} \leq +18V$		-2.0 0.002	-10 10		-2.0 0.002	-10 10		-2.0 0.002	-10 10	μA μA
V_{IS}	Logic Input Swing	$V^- = -15V$	-10		18	-10		18	-10		18	V
V_{THR}	Logic Threshold Range	$V_S = \pm 15V$	-10		13.5	-10		13.5	-10		13.5	V
I_{IS}	Reference Bias Current			-1.0	-3.0		-1.0	-3.0		-1.0	-3.0	μA
di/dt	Reference Input Slew Rate	(Figure 12)	4.0	8.0		4.0	8.0		4.0	8.0	mA/ μs	
PSS_{FS+} , PSS_{FS-}	Power Supply Sensitivity	$4.5V \leq V^+ \leq 18V$ $-4.5V \leq V^- \leq 18V$ $I_{REF} = 1$ mA		0.0001 0.0001	0.01		0.0001 0.0001	0.01		0.0001 0.0001	0.01	%/% %/%
I^+ , I^-	Power Supply Current	$V_S = \pm 5V$, $I_{REF} = 1$ mA		2.3 -4.3	3.8 -5.8		2.3 -4.3	3.8 -5.8		2.3 -4.3	3.8 -5.8	mA mA
I^+ , I^-		$V_S = 5V$, $-15V$, $I_{REF} = 2$ mA		2.4 -6.4	3.8 -7.8		2.4 -6.4	3.8 -7.8		2.4 -6.4	3.8 -7.8	mA mA
I^+ , I^-		$V_S = \pm 15V$, $I_{REF} = 2$ mA		2.5 -6.5	3.8 -7.8		2.5 -6.5	3.8 -7.8		2.5 -6.5	3.8 -7.8	mA mA

Electrical Characteristics (Continued)

The following specifications apply for $V_S = \pm 15V$, $I_{REF} = 2\text{ mA}$ and $T_{MIN} \leq T_A \leq T_{MAX}$ unless otherwise specified. Output characteristics refer to both I_{OUT} and I_{OUT} .

Symbol	Parameter	Conditions	DAC0802LC			DAC0800L/ DAC0800LC			DAC0801LC			Units
			Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
P_D	Power Dissipation	$\pm 5V$, $I_{REF} = 1\text{ mA}$		33	48		33	48		33	48	mW
		$5V$, $-15V$, $I_{REF} = 2\text{ mA}$		108	136		108	136		108	136	mW
		$\pm 15V$, $I_{REF} = 2\text{ mA}$		135	174		135	174		135	174	mW


Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: The maximum junction temperature of the DAC0800, DAC0801 and DAC0802 is 125°C. For operating at elevated temperatures, devices in the Dual-In-Line J package must be derated based on a thermal resistance of 100°C/W, junction-to-ambient, 175°C/W for the molded Dual-In-Line N package and 100°C/W for the Small Outline M package.

Note 3: Human body model, 100 pF discharged through a 1.5 kΩ resistor.

Note 4: Pin-out numbers for the DAC080X represent the Dual-In-Line package. The Small Outline package pin-out differs from the Dual-In-Line package.

Connection Diagrams




TL/H/5686-13

TL/H/5686-14

See Ordering Information


Block Diagram (Note 4)




TL/H/5686-2

Typical Performance Characteristics


Full Scale Current vs Reference Current



LSB Propagation Delay Vs IFS




Reference Input Frequency Response




Curve 1: $C_C = 15 \text{ pF}$, $V_{IN} = 2 \text{ Vp-p}$ centered at 1V.
 Curve 2: $C_C = 15 \text{ pF}$, $V_{IN} = 50 \text{ mVp-p}$ centered at 200 mV.
 Curve 3: $C_C = 0 \text{ pF}$, $V_{IN} = 100 \text{ mVp-p}$ at 0V and applied through 50 Ω connected to pin 14. 2V applied to R14.

Reference Amp Common-Mode Range




Note. Positive common-mode range is always $(V+) - 1.5V$.


Logic Input Current vs Input Voltage




VTH - VIL vs Temperature




Output Current vs Output Voltage (Output Voltage Compliance)



Output Voltage Compliance vs Temperature






Bit Transfer Characteristics



TL/H/5686-3


Note. B1-B5 have identical transfer characteristics. Bits are fully switched with less than 1/4 LSB error, at less than $\pm 100 \text{ mV}$ from actual threshold. These switching points are guaranteed to lie between 0.8 and 2V over the operating temperature range ($V_{LC} = 0V$).

Typical Performance Characteristics (Continued)



TL/H/5686-4


Equivalent Circuit



TL/H/5686-15

FIGURE 2

Typical Applications (Continued)



TL/H/5686-5


FIGURE 3. Basic Positive Reference Operation (Note 4)

$$I_{FS} \approx \frac{+V_{REF}}{R_{REF}} \times \frac{255}{256}$$

$I_0 + I_Q = I_{FS}$ for all logic states


For fixed reference, TTL operation, typical values are:

- $V_{REF} = 10.000V$
- $R_{REF} = 5.000k$
- $R_{15} \approx R_{REF}$
- $C_C = 0.01 \mu F$
- $V_{LC} = 0V$ (Ground)



TL/H/5686-21

FIGURE 4. Recommended Full Scale Adjustment Circuit (Note 4)




TL/H/5686-16

$$I_{FS} \approx \frac{-V_{REF}}{R_{REF}} \times \frac{255}{256}$$

Note. R_{REF} sets I_{FS} ; R_{15} is for bias current cancellation

FIGURE 5. Basic Negative Reference Operation (Note 4)


Typical Applications (Continued)



TL/H/5606-17

	B1	B2	B3	B4	B5	B6	B7	B8	I_{O1} mA	I_{O2} mA	E_O	\bar{E}_O
Full Scale	1	1	1	1	1	1	1	1	1.992	0.000	-9.960	0.000
Full Scale - LSB	1	1	1	1	1	1	1	0	1.984	0.008	-9.920	-0.040
Half Scale + LSB	1	0	0	0	0	0	0	1	1.008	0.984	-5.040	-4.920
Half Scale	1	0	0	0	0	0	0	0	1.000	0.992	-5.000	-4.960
Half Scale - LSB	0	1	1	1	1	1	1	1	0.992	1.000	-4.960	-5.000
Zero Scale + LSB	0	0	0	0	0	0	0	1	0.008	1.984	-0.040	-9.920
Zero Scale	0	0	0	0	0	0	0	0	0.000	1.992	0.000	-9.960


FIGURE 6. Basic Unipolar Negative Operation (Note 4)



TL/H/5606-8

	B1	B2	B3	B4	B5	B6	B7	B8	E_O	\bar{E}_O
Pos. Full Scale	1	1	1	1	1	1	1	1	-9.920	+10.000
Pos. Full Scale - LSB	1	1	1	1	1	1	1	0	-9.840	+9.920
Zero Scale + LSB	1	0	0	0	0	0	0	1	-0.080	+0.160
Zero Scale	1	0	0	0	0	0	0	0	0.000	+0.080
Zero Scale - LSB	0	1	1	1	1	1	1	1	+0.080	0.000
Neg. Full Scale + LSB	0	0	0	0	0	0	0	1	+9.920	-9.840
Neg. Full Scale	0	0	0	0	0	0	0	0	+10.000	-9.920

FIGURE 7. Basic Bipolar Output Operation (Note 4)



TL/H/5606-18


If $R_L = \bar{R}_L$ within $\pm 0.05\%$, output is symmetrical about ground

	B1	B2	B3	B4	B5	B6	B7	B8	E_O
Pos. Full Scale	1	1	1	1	1	1	1	1	+9.960
Pos. Full Scale - LSB	1	1	1	1	1	1	1	0	+9.880
(+)Zero Scale	1	0	0	0	0	0	0	0	+0.040
(-)Zero Scale	0	1	1	1	1	1	1	1	-0.040
Neg. Full Scale + LSB	0	0	0	0	0	0	0	1	-9.880
Neg. Full Scale	0	0	0	0	0	0	0	0	-9.960

FIGURE 8. Symmetrical Offset Binary Operation (Note 4)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Applications (Continued)



For complementary output (operation as negative logic DAC), connect inverting input of op amp to I_G (pin 2); connect I_Q (pin 4) to ground.

FIGURE 9. Positive Low Impedance Output Operation (Note 4)


TL/H/5686-19



For complementary output (operation as a negative logic DAC) connect non-inverting input of op amp to I_Q (pin 2); connect I_G (pin 4) to ground.

FIGURE 10. Negative Low Impedance Output Operation (Note 4)

TL/H/5686-20



Note. Do not exceed negative logic input range of DAC.


FIGURE 11. Interfacing with Various Logic Families

Typical values: $R_{IN} = 5k$, $V_{IN} = 10V$


FIGURE 12. Pulsed Reference Operation (Note 4)

Typical Applications (Continued)

(a) $I_{REF} \geq$ peak negative swing of I_{IN}



(b) $+V_{REF}$ must be above peak positive swing of V_{IN}



TL/H/5686-11

FIGURE 13. Accommodating Bipolar References (Note 4)




FIGURE 14. Settling Time Measurement (Note 4)

TL/H/5686-7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)





FIGURE 15. A Complete 2 μ s Conversion Time, 8-Bit A/D Converter (Note 4)

TL/H/5688-B

Physical Dimensions inches (millimeters)






Molded Dual-In-Line Package
Order Numbers DAC0800 or DAC0802
NS Package Number J16A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Physical Dimensions inches (millimeters) (Continued)

Molded Small Outline Package (SO)
Order Numbers DAC0800LCM,
DAC0801LCM or DAC0802LCM.
NS Package Number M16A



Molded Dual-In-Line Package
Order Numbers DAC0800, DAC0801, DAC0802
NS Package Number N16A

LIFE SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.



National Semiconductor Corporation
 1111 West Bardin Road
 Arlington, TX 76017
 Tel: 1(800) 272-9959
 Fax: 1(800) 737-7010

National Semiconductor Europe
 Fax: (+49) 0-180-530 85 88
 Email: cn@nscg@tevm2.nsc.com
 Deutch Tel: (+49) 0-180-530 85 85
 English Tel: (+49) 0-180-532 79 32
 Francais Tel: (+49) 0-180-532 93 58
 Italiano Tel: (+49) 0-180-534 16 80

National Semiconductor Hong Kong Ltd.
 13th Floor, Straight Block,
 Ocean Centre, 5 Canton Rd.
 Tsimshatsui, Kowloon
 Hong Kong
 Tel: (852) 2737-1800
 Fax: (852) 2738-9960

National Semiconductor Japan Ltd.
 Tel: 81-043-299-2309
 Fax: 81-043-299-2408

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

DM54LS373/DM74LS373, DM54LS374/DM74LS374 TRI-STATE® Octal D-Type Transparent Latches and Edge-Triggered Flip-Flops


General Description

These 8-bit registers feature totem-pole TRI-STATE outputs designed specifically for driving highly-capacitive or relatively low-impedance loads. The high-impedance state and increased high-logic level drive provide these registers with the capability of being connected directly to and driving the bus lines in a bus-organized system without need for interface or pull-up components. They are particularly attractive for implementing buffer registers, I/O ports, bidirectional bus drivers, and working registers. (Continued)

Features


- Choice of 8 latches or 8 D-type flip-flops in a single package
- TRI-STATE bus-driving outputs
- Full parallel-access for loading
- Buffered control inputs
- P-N-P inputs reduce D-C loading on data lines

Connection Diagrams



TL/F/6431-1

Order Number
DM54LS373J,
DM54LS373W,
DM74LS373N or
DM74LS373WM
See NS Package Number
J20A, M20B, N20A or
W20A



TL/F/6431-2

Order Number
DM54LS374J,
DM54LS374W,
DM74LS374WM or
DM74LS374N
See NS Package Number
J20A, M20B, N20A or
W20A

TRI-STATE® is a registered trademark of National Semiconductor Corp.

General Description (Continued)

The eight latches of the DM54/74LS373 are transparent D-type latches meaning that while the enable (G) is high the Q outputs will follow the data (D) inputs. When the enable is taken low the output will be latched at the level of the data that was set up.

The eight flip-flops of the DM54/74LS374 are edge-triggered D-type flip flops. On the positive transition of the clock, the Q outputs will be set to the logic states that were set up at the D inputs.

A buffered output control input can be used to place the eight outputs in either a normal logic state (high or low logic levels) or a high-impedance state. In the high-impedance state the outputs neither load nor drive the bus lines significantly.

The output control does not affect the internal operation of the latches or flip-flops. That is, the old data can be retained or new data can be entered even while the outputs are off.

Function Tables

DM54/74LS373

Output Control	Enable G	D	Output
L	H	H	H
L	H	L	L
L	L	X	Q ₀
H	X	X	Z

DM54/74LS374


Output Control	Clock	D	Output
L	↑	H	H
L	↑	L	L
L	L	X	Q ₀
H	X	X	Z

H = High Level (Steady State), L = Low Level (Steady State), X = Don't Care
 ↑ = Transition from low-to-high level, Z = High Impedance State
 Q₀ = The level of the output before steady-state input conditions were established.

Logic Diagrams

DM54/74LS373


Transparent Latches



TL/F/6431-3

DM54/74LS374

Positive-Edge-Triggered Flip-Flops



TL/F/6431-4

Absolute Maximum Ratings (See Note)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	7V
Input Voltage	7V
Storage Temperature Range	-65°C to +150°C
Operating Free Air Temperature Range	
DM54LS	-55°C to +125°C
DM74LS	0°C to +70°C

Note: The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the "Electrical Characteristics" table are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.

Recommended Operating Conditions

Symbol	Parameter	DM54LS373			DM74LS373			Units
		Min	Nom	Max	Min	Nom	Max	
V _{CC}	Supply Voltage	4.5	5	5.5	4.75	5	5.25	V
V _{IH}	High Level Input Voltage	2			2			V
V _{IL}	Low Level Input Voltage			0.7			0.8	V
I _{OH}	High Level Output Current			-1			-2.6	mA
I _{OL}	Low Level Output Current			12			24	mA
t _w	Pulse Width (Note 2)	Enable High	15		15			ns
		Enable Low	15		15			
t _{SU}	Data Setup Time (Notes 1 & 2)	5 ↓			5 ↓			ns
t _H	Data Hold Time (Notes 1 & 2)	20 ↓			20 ↓			ns
T _A	Free Air Operating Temperature	-55		125	0		70	°C

Note 1: The symbol (↓) indicates the falling edge of the clock pulse is used for reference.

Note 2: T_A = 25°C and V_{CC} = 5V.

'LS373 Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions	Min	Typ (Note 1)	Max	Units
V _I	Input Clamp Voltage	V _{CC} = Min, I _I = -18 mA			-1.5	V
V _{OH}	High Level Output Voltage	V _{CC} = Min I _{OH} = Max V _{IL} = Max V _{IH} = Min	DM54	2.4	3.4	V
			DM74	2.4	3.1	
V _{OL}	Low Level Output Voltage	V _{CC} = Min I _{OL} = Max V _{IL} = Max V _{IH} = Min	DM54		0.25	V
			DM74		0.35	
		I _{OL} = 12 mA V _{CC} = Min	DM74			
I _I	Input Current @ Max Input Voltage	V _{CC} = Max, V _I = 7V			0.1	mA
I _{IH}	High Level Input Current	V _{CC} = Max, V _I = 2.7V			20	μA
I _{IL}	Low Level Input Current	V _{CC} = Max, V _I = 0.4V			-0.4	mA
I _{OZH}	Off-State Output Current with High Level Output Voltage Applied	V _{CC} = Max, V _O = 2.7V V _{IH} = Min, V _{IL} = Max			20	μA
I _{OZL}	Off-State Output Current with Low Level Output Voltage Applied	V _{CC} = Max, V _O = 0.4V V _{IH} = Min, V _{IL} = Max			-20	μA
I _{OS}	Short Circuit Output Current	V _{CC} = Max (Note 2)	DM54	-20	-100	mA
			DM74	-50	-225	
I _{CC}	Supply Current	V _{CC} = Max, OC = 4.5V, D _n , Enable = GND		24	40	mA

'LS373 Switching Characteristics at $V_{CC} = 5V$ and $T_A = 25^\circ C$
(See Section 1 for Test Waveforms and Output Load)

Symbol	Parameter	From (Input) To (Output)	$R_L = 667\Omega$				Units
			$C_L = 45\text{ pF}$		$C_L = 150\text{ pF}$		
			Min	Max	Min	Max	
t_{PLH}	Propagation Delay Time Low to High Level Output	Data to Q		18		26	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	Data to Q		18		27	ns
t_{PLH}	Propagation Delay Time Low to High Level Output	Enable to Q		30		38	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	Enable to Q		30		36	ns
t_{pZH}	Output Enable Time to High Level Output	Output Control to Any Q		28		36	ns
t_{pZL}	Output Enable Time to Low Level Output	Output Control to Any Q		36		50	ns
t_{PHZ}	Output Disable Time from High Level Output (Note 3)	Output Control to Any Q		20			ns
t_{PLZ}	Output Disable Time from Low Level Output (Note 3)	Output Control to Any Q		25			ns

Note 1: All typicals are at $V_{CC} = 5V$, $T_A = 25^\circ C$.

Note 2: Not more than one output should be shorted at a time, and the duration should not exceed one second.

Note 3: $C_L = 5\text{ pF}$.

Recommended Operating Conditions

Symbol	Parameter	DM54LS374			DM74LS374			Units
		Min	Nom	Max	Min	Nom	Max	
V_{CC}	Supply Voltage	4.5	5	5.5	4.75	5	5.25	V
V_{IH}	High Level Input Voltage	2			2			V
V_{IL}	Low Level Input Voltage			0.7			0.8	V
I_{OH}	High Level Output Current			-1			-2.6	mA
I_{OL}	Low Level Output Current			12			24	mA
t_w	Pulse Width (Note 4)	Clock High	15		15			ns
		Clock Low	15		15			ns
t_{SU}	Data Setup Time (Notes 1 & 4)	20 ↑			20 ↑			ns
t_H	Data Hold Time (Notes 1 & 4)	1 ↑			1 ↑			ns
T_A	Free Air Operating Temperature	-55		125	0		70	$^\circ C$

Note 1: The symbol (↑) indicates the rising edge of the clock pulse is used for reference.

Note 4: $T_A = 25^\circ C$ and $V_{CC} = 5V$.

'LS374 Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions	Min	Typ (Note 1)	Max	Units	
V_I	Input Clamp Voltage	$V_{CC} = \text{Min}, I_I = -18 \text{ mA}$			-1.5	V	
V_{OH}	High Level Output Voltage	$V_{CC} = \text{Min}$ $I_{OH} = \text{Max}$ $V_{IL} = \text{Max}$ $V_{IH} = \text{Min}$	DM54	2.4	3.4		V
			DM74	2.4	3.1		
V_{OL}	Low Level Output Voltage	$V_{CC} = \text{Min}$ $I_{OL} = \text{Max}$ $V_{IL} = \text{Max}$ $V_{IH} = \text{Min}$	DM54		0.25	0.4	V
			DM74		0.35	0.5	
			$I_{OL} = 12 \text{ mA}$ $V_{CC} = \text{Min}$	DM74		0.25	
I_I	Input Current @ Max Input Voltage	$V_{CC} = \text{Max}, V_I = 7\text{V}$			0.1	mA	
I_{IH}	High Level Input Current	$V_{CC} = \text{Max}, V_I = 2.7\text{V}$			20	μA	
I_{IL}	Low Level Input Current	$V_{CC} = \text{Max}, V_I = 0.4\text{V}$			-0.4	mA	
I_{OZH}	Off-State Output Current with High Level Output Voltage Applied	$V_{CC} = \text{Max}, V_O = 2.7\text{V}$ $V_{IH} = \text{Min}, V_{IL} = \text{Max}$			20	μA	
I_{OZL}	Off-State Output Current with Low Level Output Voltage Applied	$V_{CC} = \text{Max}, V_O = 0.4\text{V}$ $V_{IH} = \text{Min}, V_{IL} = \text{Max}$			-20	μA	
I_{OS}	Short Circuit Output Current	$V_{CC} = \text{Max}$ (Note 2)	DM54	-50	-225	mA	
			DM74	-50	-225		
I_{CC}	Supply Current	$V_{CC} = \text{Max}, D_n = \text{GND}, \text{OC} = 4.5\text{V}$		27	45	mA	

'LS374 Switching Characteristics at $V_{CC} = 5\text{V}$ and $T_A = 25^\circ\text{C}$

(See Section 1 for Test Waveforms and Output Load)

Symbol	Parameter	$R_L = 667\Omega$				Units
		$C_L = 45 \text{ pF}$		$C_L = 150 \text{ pF}$		
		Min	Max	Min	Max	
f_{MAX}	Maximum Clock Frequency	35		20		MHz
t_{PLH}	Propagation Delay Time Low to High Level Output		28		32	ns
t_{PHL}	Propagation Delay Time High to Low Level Output		28		38	ns
t_{PZH}	Output Enable Time to High Level Output		28		44	ns
t_{PZL}	Output Enable Time to Low Level Output		28		44	ns
t_{PHZ}	Output Disable Time from High Level Output (Note 3)		20			ns
t_{PLZ}	Output Disable Time from Low Level Output (Note 3)		25			ns


Note 1: All typicals are at $V_{CC} = 5\text{V}, T_A = 25^\circ\text{C}$.

Note 2: Not more than one output should be shorted at a time, and the duration should not exceed one second.

Note 3: $C_L = 5 \text{ pF}$.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Physical Dimensions inches (millimeters)



20-Lead Ceramic Dual-In-Line Package (J)
Order Number DM54LS373J or DM54LS374J
NS Package Number J20A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Physical Dimensions inches (millimeters) (Continued)



20-Lead Ceramic Flat Package (W)
Order Number DM54LS373W or DM54LS374W
NS Package Number W20A

LIFE SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.



National Semiconductor Corporation
 1111 West Bardin Road
 Arlington, TX 76017
 Tel: (800) 272-9959
 Fax: 1(800) 737-7018

National Semiconductor Europe
 Fax: (+49) 0-180-530 85 88
 Email: crj@europe.nsc.com
 Deutsch Tel: (+49) 0-180-530 85 85
 English Tel: (+49) 0-180-532 78 32
 Française Tel: (+49) 0-180-532 83 58
 Italiano Tel: (+49) 0-180-534 16 80

National Semiconductor Hong Kong Ltd.
 19th Floor, Straight Block,
 Ocean Centre, 8 Canton Rd.
 Tsimshatsui, Kowloon
 Hong Kong
 Tel: (852) 2737-1800
 Fax: (852) 2736-8960

National Semiconductor Japan Ltd.
 Tel: 81-043-299-2300
 Fax: 81-043-299-2408

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.