



เครื่องรับส่งวิทยุย่านความถี่ VHF
VHF TRANSCEIVER



โดย
นางสาวศิรินทร์ทิพย์ เลิศพิทักษ์สิทธิ์
นางสาวขมาภรณ์ โชติช่วงนิรันดร์
นางสาวสายขวัญ หอรั้งสิวัตน์

วัน เดือน ปี... 22 ค.ค. 2541
เลขทะเบียน... 039114
เลขเรียกหนังสือ... 100351 ต 173ด

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิทยาศาสตรบัณฑิต
สาขาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2540

เครื่องรับส่งวิทยุย่านความถี่ VHF

VHF TRANSCEIVER

โดย

นางสาวศิรินทร์ทิพย์ เดิศจิตกัญสิทธิ์ 37014436

นางสาวชมภรณ์ โชติช่วงนิรันดร์ 37014447

นางสาวสายขวัญ หอรั้งสิวัฒน์ 37014485

อาจารย์ที่ปรึกษา

ดร. ทองทต วานิชศรี

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาบัตรปีการศึกษา 2540

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องรับส่งวิทยุย่านความถี่ VHF

VHF TRANSCEIVER

ผู้จัดทำ

1. นางสาวศิรินทร์ทิพย์ เฉลิมทิพย์สิทธิ์ 37014436
2. นางสาวขมาภรณ์ โชติช่วงนิรันดร์ 37014447
3. นางสาวสายขวัญ หอรั้งดีวัฒน์ 37014485

ทองทศ วานิชศรี

อาจารย์ที่ปรึกษา

(ดร.ทองทศ วานิชศรี)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องรับส่งวิทยุย่านความถี่ VHF
VHF Transceiver

โดย นางสาวศรินทร์ทิพย์ เลิศพิทักษ์สิทธิ์ 37014436
นางสาวชมภารณ์ โชติช่วงนิรันดร์ 37014447
นางสาวสายขวัญ หอรั้งสิวัฒน์ 37014485

อาจารย์ที่ปรึกษา ดร. ทองทศ วานิชศรี

บทคัดย่อ

โครงการนี้เป็น การออกแบบและสร้างเครื่องรับส่งวิทยุย่านความถี่ 144 MHz โดยมีความสามารถในการรับส่งได้ประมาณ 200 ช่องความถี่ โดยแต่ละช่องความถี่จะห่างกัน 10 kHz เครื่องรับส่งจะเป็นระบบส่งและรับทีละครั้ง กำลังสูงสุดของเครื่องส่งประมาณ 100 mW ระบบการมอดูเลชันเป็นแบบ FM โดยมีความถี่เบี่ยงเบน (frequency deviation) ประมาณ ± 5 kHz

ABSTRACT

This project concerns about VHF transceiver design and implementation, with 200 transmitted and received channels and transition range is 10 kHz. It is a simplex transceiver. The maximum power of transmitter is 100 mW. Its uses FM modulation technique and its frequency deviation ± 5 kHz.

สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎี	
2.1 เครื่องรับส่งวิทยุย่านความถี่ VHF	3
2.2 วงจรพื้นฐานของเครื่องรับส่งวิทยุย่านความถี่ VHF	4
2.1.1 วงจรขยายกำลัง	4
2.1.2 บาลานซ์มอดูเลเตอร์	11
2.1.3 ระบบสังเคราะห์ความถี่	16
2.1.4 วงจรกรองความถี่ต่ำ	32
2.3 การออกแบบวงจรขยายสัญญาณแบบใช้ S พารามิเตอร์	37
บทที่ 3 การคำนวณและการสร้าง	
3.1 การออกแบบวงจรโวลเตจคอนโทรลอสซิลเลเตอร์	40
3.2 การออกแบบวงจรโลว์นอยส์แอมพลิฟายเออร์โดยใช้ S พารามิเตอร์	48
3.3 การออกแบบวงจรกรองความถี่	52
3.3.1 การออกแบบวงจรกรองความถี่ต่ำผ่าน	52
3.3.2 การออกแบบวงจรกรองช่วงความถี่ผ่าน	57
3.4 วงจรมิกเซอร์	58
3.5 วงจรสังเคราะห์ความถี่โดยใช้เฟสล็อกคัล	59
3.6 วงจรภาคไอเอฟและคีมอดูเลเตอร์	67
บทที่ 4 ผลการทดลอง	
4.1 วงจรโลว์นอยส์แอมพลิฟายเออร์	68
4.2 วงจรกรองความถี่	71
4.2.1 วงจรกรองช่วงความถี่ผ่าน	72
4.2.2 วงจรกรองความถี่ต่ำผ่าน	75
4.3 วงจรมิกเซอร์	78
4.4 วงจรโวลเตจคอนโทรลอสซิลเลเตอร์	79

4.5 วงจรสังเคราะห์ความถี่	83
4.5.1 วงจรพรีสเกลเลอร์สองโมดูลัส	83
4.5.2 วงจรเปรียบเทียบ	84
4.5.3 วงจรลูปฟิลเตอร์	85
4.5.4 วงจรสังเคราะห์ความถี่	91
4.6 วงจรภาคไอเอฟและดีมอดูเลเตอร์	94
4.7 วงจรรวมภาคเครื่องส่ง	97
4.8 วงจรรวมภาคเครื่องรับ	101
บทที่ 5 บทวิจารณ์และบทสรุป	106

ภาคผนวก

เอกสารอ้างอิง



สารบัญรูปภาพ

หน้า

รูปที่ 2.1	แสดงบล็อกไดอะแกรมของเครื่องรับส่งวิทยุย่านความถี่ VHF	3
รูปที่ 2.2	วงจรขยายกำลังคลาส C ในย่านความถี่ VHF	4
รูปที่ 2.3	วงจรขยายกำลังลิเนียร์ย่านความถี่ VHF	5
รูปที่ 2.4	วงจรขยายกำลังใช้ MOSFET สำหรับ 144 MHz	5
รูปที่ 2.5	วงจรป้องกันภาคขยายกำลังสุดท้าย	6
รูปที่ 2.6	วงจรขยาย RF ซึ่งใช้เฮลิคอลลอร์โรเนเตอร์	7
รูปที่ 2.7	วงจรขยาย IF ซึ่งใช้คริสตอลฟิลเตอร์คู่	7
รูปที่ 2.8	แผนผังของไอซีเบอร์ MC3357	8
รูปที่ 2.9	ตัวอย่างวงจรใช้งานของไอซีเบอร์ MC3357	9
รูปที่ 2.10	แผนผังของไอซีเบอร์ CA3089	10
รูปที่ 2.11	ตัวอย่างวงจรใช้งานของไอซีเบอร์ CA3089	10
รูปที่ 2.12	แผนผังของไอซีเบอร์ MC1358	11
รูปที่ 2.13	ตัวอย่างวงจรใช้งาน MC1358	11
รูปที่ 2.14	บาลานซ์มอดูเลเตอร์ใช้เฟทคู่	12
รูปที่ 2.15	ริงบาลานซ์มอดูเลเตอร์	12
รูปที่ 2.16	หลักการการทำงานของริงบาลานซ์มอดูเลท	13
รูปที่ 2.17	การทำงานของริงมอดูเลเตอร์เมื่อป้อนสัญญาณออกดิโอเข้ามอดูเลท	14
รูปที่ 2.18	บาลานซ์ทรานซิสเตอร์ที่ใช้วงจรคิฟเฟอเรนเชียล	14
รูปที่ 2.19	ไอซีที่ใช้เป็นบาลานซ์มอดูเลเตอร์	15
รูปที่ 2.20	ตัวอย่างวิธีสังเคราะห์ความถี่โดยตรง	16
รูปที่ 2.21	แผนผังของเฟสล็อกคัล	17
รูปที่ 2.22	แผนผังของหน่วยสังเคราะห์ความถี่	19
รูปที่ 2.23(ก)	ตัวอย่างของแผนผังของเครื่องรับส่งวิทยุที่ใช้เรบั้งค์ความถี่	20
รูปที่ 2.23(ข)	ตัวอย่างของแผนผังของเครื่องรับส่งวิทยุที่ใช้ระบบสังเคราะห์ความถี่	20
รูปที่ 2.24	วงจรโวลเตจคอนโทรลลอสซิลเลเตอร์แบบใช้ FET	22
รูปที่ 2.25	วงจรโวลเตจคอนโทรลลอสซิลเลเตอร์ชนิดเป็นไอซี	22
รูปที่ 2.26(ก)	วงจรรอสซิลเลเตอร์อ้างอิงใช้ CMOS เบอร์ 4060	23
รูปที่ 2.26(ข)	ตัวอย่างไอซีที่ให้กำเนิดความถี่อ้างอิงเบอร์ TC5082P	23
รูปที่ 2.27	ภาคเฟสดีเทคเตอร์แบบไอซีของพลีสซีเบอร์ NT8811	24

		หน้า
รูปที่ 2.28	เฟสดีเทคเตอร์แบบไอซีอิกแบบหนึ่งของโตชิบาเบอร์ 5081	25
รูปที่ 2.29	ตัวอย่างวงจรรูปฟิลเตอร์	25
รูปที่ 2.30	คุณลักษณะในการเปลี่ยนความถี่ของเฟสล็อกคูลูป	26
รูปที่ 2.31	ตัวอย่างโปรแกรมดีไวเดอร์โดยใช้ไอซีตระกูล TTL	26
รูปที่ 2.32	ตัวอย่างของวงจรหาร N ชนิดความเร็วสูงเป็นไอซีตัวเดียว	27
รูปที่ 2.33	หน่วยสังเคราะห์ความถี่แบบใช้วงจรสองโมดูลัส	28
รูปที่ 2.34	เฟสล็อกคูลูปแบบโดยตรง	29
รูปที่ 2.35	เฟสล็อกคูลูปแบบคุณความถี่	30
รูปที่ 2.36	เฟสล็อกคูลูปแบบพรีสเกลเลอร์	30
รูปที่ 2.37	เฟสล็อกคูลูปแบบพรีสเกลเลอร์แบบสองโมดูลัส	31
รูปที่ 2.38	เฟสล็อกคูลูปแบบมิกซิงนอกคูลูป	31
รูปที่ 2.39	เฟสล็อกคูลูปแบบมิกซิงในคูลูป	32
รูปที่ 2.40	แสดงผลตอบสนองกรณีรองความถี่ต่ำ	33
รูปที่ 2.41	แสดงผลตอบสนองในหน่วย dB	33
รูปที่ 2.42	แสดงผลตอบในกรณีบัตเตอร์เวิร์ธ	34
รูปที่ 2.43	แสดงผลตอบสนองในกรณีวงจรรองความถี่ต่ำแบบเชบีเชฟ	35
รูปที่ 2.44	แสดงผลตอบสนองในกรณีกรองเฉพาะแถบความถี่	36
รูปที่ 2.45	แสดงวงกลมเสถียรภาพของทรานซิสเตอร์ซึ่งทำงานในช่วงไม่มีเสถียรภาพ	38
รูปที่ 3.1	วงจรโคลพิทท์ออสซิลเลเตอร์	40
รูปที่ 3.2	วงจรเสมือนของ L ที่ความถี่สูง	41
รูปที่ 3.3	วงจรเสมือนของ C ที่ความถี่สูง	41
รูปที่ 3.4	วงจรรีโซเนเตอร์	42
รูปที่ 3.5	วงจรออสซิลเลเตอร์	43
รูปที่ 3.6	โครงสร้างของ L	45
รูปที่ 3.7	การแปลงค่าความต้านทานโหลด	46
รูปที่ 3.8	แสดงวงจรโวลเตจคอนโทรลลอสซิลเลเตอร์ที่ใช้งาน	47
รูปที่ 3.9	แสดงวงจร โลว์นอยส์แอมพลิฟายเออร์ที่ใช้งาน	50
รูปที่ 3.10	แสดงสมิตซ์ชาร์ตที่ใช้ในการออกแบบ	51
รูปที่ 3.11	วงจรรองความถี่ต่ำผ่านที่หาค่าต่างๆจากตาราง	55

รูปที่ 3.12	แสดงวงจรแบนด์พาสฟิลเตอร์ที่ใช้งาน	57
รูปที่ 3.13	วงจรมิกเซอร์	58
รูปที่ 3.14	แสดงบล็อกไดอะแกรมของไอซีเบอร์ MC12017	59
รูปที่ 3.15	แสดงวงจรทดสอบ MC12033	60
รูปที่ 3.16	แสดงบล็อกไดอะแกรมของ MC145152-2	61
รูปที่ 3.17	แสดงวงจรรูปฟิลเตอร์ที่ได้จากการคำนวณโดยใช้ไอซีออปแอมป์เบอร์ 741	65
รูปที่ 3.18	แสดงวงจรสังเคราะห์ความถี่โดยใช้เฟสล็อกคูลูป	66
รูปที่ 3.19	แสดงวงจรภาค ไอเอฟ	67
รูปที่ 4.1	วงจร โลว์นอยส์แอมพลิฟายเออร์	68
รูปที่ 4.2	แสดงสัญญาณความถี่ 144 M Hz (โดยที่ยังไม่ได้ผ่านวงจร โลว์นอยส์แอมพลิฟายเออร์)	69
รูปที่ 4.3	แสดงสัญญาณความถี่ 144 M Hz เมื่อผ่านวงจร โลว์นอยส์แอมพลิฟายเออร์	69
รูปที่ 4.4	แสดงสัญญาณความถี่ 144 M Hz เมื่อผ่านวงจร โลว์นอยส์แอมพลิฟายเออร์ที่ความถี่ในช่วง 130-160 M Hz	71
รูปที่ 4.5	วงจรแบนด์พาสฟิลเตอร์	72
รูปที่ 4.6	กราฟแสดงระดับสัญญาณเมื่อผ่าน โลว์พาสฟิลเตอร์ที่ความถี่ต่างๆ	74
รูปที่ 4.7	วงจรกรองความถี่ต่ำผ่าน	75
รูปที่ 4.8	แสดงกราฟแสดงระดับสัญญาณเมื่อผ่าน โลว์พาสฟิลเตอร์ที่ความถี่ต่างๆ	76
รูปที่ 4.9	แสดงสัญญาณ ไอเอฟที่ได้จากมิกเซอร์	78
รูปที่ 4.10	วงจร โวลเตจคอนโทรลอสซิลเลเตอร์	79
รูปที่ 4.11	กราฟแสดงการเปลี่ยนแปลงความถี่เพิ่มขึ้นของวงจร โวลเตจคอนโทรลอสซิลเลเตอร์เมื่อเพิ่มแรงดัน	81
รูปที่ 4.12	กราฟแสดงระดับสัญญาณของ โวลเตจคอนโทรลอสซิลเลเตอร์ที่ความถี่ต่างๆ	82
รูปที่ 4.13	วงจรสังเคราะห์ความถี่	83
รูปที่ 4.14	แสดงเอาท์พุทจากพริสเกลเลอร์หาร 64/65	84
รูปที่ 4.15	แสดงการเปรียบเทียบระหว่างขา 7 และขา 8	85

รูปที่ 4.16	แสดงเอาต์พุทของรูปฟิลเตอร์ที่ความถี่ 144 M Hz	86
รูปที่ 4.17	แสดงเอาต์พุทของแอลเอฟที่ความถี่ 150 M Hz	86
รูปที่ 4.18	แสดงผลการทดลองจากวงจรเฟสล็อกคูลูปเมื่อทำการเซตค่าแอดเดรสให้ได้ความถี่ที่ต้องการคือ 140 M Hz	87
รูปที่ 4.19	แสดงผลการทดลองจากวงจรเฟสล็อกคูลูปเมื่อทำการเซตค่าแอดเดรสให้ได้ความถี่ที่ต้องการคือ 144 M Hz	87
รูปที่ 4.20	แสดงผลการทดลองจากวงจรเฟสล็อกคูลูปเมื่อทำการเซตค่าแอดเดรสให้ได้ความถี่ที่ต้องการคือ 150 M Hz	89
รูปที่ 4.21	แสดงผลการทดลองจากวงจรเฟสล็อกคูลูปเมื่อทำการเซตค่าแอดเดรสให้ได้ความถี่ที่ต้องการคือ 155 M Hz	90
รูปที่ 4.22	แสดงวงจรสังเคราะห์ความถี่	92
รูปที่ 4.23	แสดงไซด์แบนด์ของสัญญาณเอาต์พุทที่ได้จากวงจรสังเคราะห์ความถี่	93
รูปที่ 4.24	วงจรภาค ไอเอฟและดีมอดูเลเตอร์	94
รูปที่ 4.25	เอาต์พุทที่ได้จากการดีมอดูเลเตอร์	95
รูปที่ 4.26	แสดงสัญญาณที่ได้จากการมอดูเลทเมื่อป้อนสัญญาณเอฟเอ็มที่ระดับ -70 dBm (ความถี่ของสัญญาณที่นำมามอดูเลทมีค่าเท่ากับ 1 kHz)	96
รูปที่ 4.27	แสดงบล็อก ไดอะแกรมอย่างง่ายของภาคเครื่องส่ง	97
รูปที่ 4.28	วงจรภาคเครื่องส่ง	97
รูปที่ 4.29	แสดงวงจรรวมภาคเครื่องส่ง	98
รูปที่ 4.30	แสดงเอาต์พุทของภาคเครื่องส่งเมื่อป้อนสัญญาณ 1 kHz	99
รูปที่ 4.31	แสดงเอาต์พุทของภาคเครื่องส่งเมื่อป้อนสัญญาณ 2 kHz	99
รูปที่ 4.32	แสดงเอาต์พุทของภาคเครื่องส่งเมื่อป้อนสัญญาณเสียงจริง	100
รูปที่ 4.33	แสดงบล็อก ไดอะแกรมอย่างง่ายของภาคเครื่องรับ	101
รูปที่ 4.34	วงจรภาคเครื่องรับ	101
รูปที่ 4.35	แสดงวงจรรวมภาคเครื่องรับ	102
รูปที่ 4.36	แสดงเอาต์พุทของภาคเครื่องรับเมื่อป้อนสัญญาณมอดูเลท 400 Hz ที่ระดับสัญญาณ -40 dBm	103
รูปที่ 4.37	แสดงเอาต์พุทของภาคเครื่องรับเมื่อป้อนสัญญาณมอดูเลท 1 kHz ที่ระดับสัญญาณ -40 dBm	104



สารบัญตาราง

		หน้า
ตารางที่ 3.1	ตัวอย่างค่าอินดักแตนซ์และคาปาซิแตนซ์เมื่อ $R_s=RL=1$ โอห์ม โดยใช้วงจรบัตเตอร์เวิร์ท	53
ตารางที่ 3.2	ค่าของ L และ C ของวงจรฟิลเตอร์แบบบัตเตอร์เวิร์ทเมื่อ R_s มีค่าไม่เท่ากับ RL	54
ตารางที่ 4.1	แสดงอัตรการขยายของสัญญาณที่ความถี่ในช่วง 130-160 MHz	69
ตารางที่ 4.2	แสดงระดับสัญญาณเมื่อผ่านแบนด์พาสฟิลเตอร์ที่ความถี่ต่างๆ	72
ตารางที่ 4.3	แสดงผลการวัดระดับสัญญาณเมื่อผ่านวงจร โลว์พาสฟิลเตอร์	75
ตารางที่ 4.4	แสดงการเปลี่ยนแปลงความถี่ที่เพิ่มขึ้นเมื่อเพิ่มแรงดันและระดับสัญญาณที่ความถี่ต่างๆ	79
ตารางที่ 4.5	แสดงค่าแอดเครสที่เซตไว้, ความถี่ที่ต้องการ, ความถี่ที่ได้จริง และระดับสัญญาณ	90



บทที่ 1

บทนำ

จากความเจริญก้าวหน้าทางการสื่อสารวิทยุช่วยให้เราสามารถติดต่อกันได้ไกลมากขึ้น โดยเปลี่ยนเสียงพูดให้เป็นสัญญาณไฟฟ้า ขยายให้เป็นคลื่นเสียง(หรือออกซิโอ) แล้วผสมกับคลื่นพาหะแล้วส่งไปยังเครื่องรับที่อยู่ห่างออกไป อย่างไรก็ตาม ถ้าหากเราส่งเสียงพูดออกไปในรูปคลื่นเสียงก็จะเกิดปัญหาต่างๆมากมายหลายประการ เช่น ปัญหาทางด้านสายอากาศ การรบกวนจากสัญญาณต่างๆ ฯลฯ ปัญหาต่างๆเหล่านี้เราสามารถแก้ไขได้โดยการใช้สัญญาณความถี่สูงเป็นพาหะเพื่อให้สัญญาณพูดเกาะไป เมื่อส่งไปถึงเครื่องรับพาหะที่มีสัญญาณเสียงพูดเกาะมาด้วยก็จะถูกแยกออกไป และกลับคืนตัวเป็นเสียงพูดตามเดิม วิธีการแรกเรียกว่าการมอดูเลท (modulation) หมายถึงสัญญาณเสียงเข้าไปมอดูเลทบนคลื่นพาหะ วิธีการหลัง เรียกว่าการดีมอดูเลท (Demodulation) นิยมเรียกสั้นๆ ว่าดีมอดหรือ ดีเทค (detect) หมายถึง การแยกสัญญาณเสียงที่มอดูเลทบนคลื่นพาหะกลับคืนมา

ในระบบวิทยุอย่างง่ายโดยทั่วไป มักจะประกอบด้วยส่วนสำคัญคือเครื่องส่ง เครื่องรับ สายอากาศ และสัญญาณข่าวสาร (เช่น เสียงพูดจากไมโครโฟน) ถูกป้อนเข้าที่อินพุท ทำให้เกิดเอาท์พุทเป็นคลื่นที่ได้รับ การมอดูเลท แล้วแผ่กระจายออกจากสายอากาศ ส่งไปยังเครื่องรับ คลื่นที่ได้รับจากสายอากาศรับจะถูกแปลงโดยเครื่องรับ เพื่อให้สัญญาณข่าวสารกลับคืนมา (เช่น เสียงพูด)

ที่เครื่องส่งสัญญาณข่าวสารและสัญญาณพาหะความถี่สูงจะถูกส่งไปยังวงจรมอดูเลทซึ่งทำหน้าที่มอดูเลทสัญญาณข่าวสารลงบนสัญญาณความถี่สูง สัญญาณพาหะที่ถูกมอดูเลทแล้วจะต้องไปผ่านการขยายให้มีความถี่มากขึ้น แล้วจึงป้อนแก่สายอากาศส่ง เพื่อให้สามารถส่งไปไกลโดยที่เครื่องรับสามารถรับได้ชัดเจน คลื่นจากเครื่องส่งนี้จะแผ่กระจายออกจากสายอากาศส่งโดยมีทิศทางมุ่งไปยังสายอากาศรับที่เครื่องรับ เครื่องรับจะเลือกรับเฉพาะคลื่นที่ต้องการเท่านั้น แล้วขยายให้คลื่นนั้นมีความถี่สูงขึ้นเพื่อป้อนให้วงจรดีมอดูเลททำหน้าที่แปลงคลื่นพาหะที่ถูกมอดูเลทกลับมามากขึ้นเพื่อให้ได้สัญญาณข่าวสารที่ต้องการเดิม

สำหรับเครื่องรับส่งวิทยุย่านความถี่ VHF (Very High Frequency) และ UHF (Ultra High Frequency) นี้ส่วนใหญ่จะเป็นแบบแบนด์วิทแคบ (narrow band) ซึ่งใช้ในการรับส่งสัญญาณเอฟเอ็ม (FM : Frequency Modulation) (อาจมี AM (Amplitude Modulation)), SSB (Single Sideband) หรือสัญญาณอื่นๆ ด้วย วิธีการมอดูเลทแบบ FM มีข้อดีตรงที่มีภูมิคุ้มกันด้านทานนอยส์ (noise immunity) ดีและสัญญาณ FM ผลิตได้ง่าย ทำให้ขนาดเครื่องเล็กกระทัดรัดและน้ำหนักเบา การสื่อสารในย่านความถี่ VHF และ UHF มีทั้งแบบเชื่อมโยงระหว่างจุดต่อจุด และการสื่อสาร โมบายล์ (mobile) ระยะทางที่ติดต่อสื่อสารกันมักจะไม่เกิน 50 กิโลเมตร

ความถี่ที่ใช้งานของเครื่องรับส่งวิทยุข้างต้นมักจัดเป็นช่องๆ คายตัว ถ้าต้องการเปลี่ยนความถี่ก็ใช้ปรับสวิทช์เปลี่ยนช่อง โดยที่แต่ละช่องจะมีแรมบ์กับความถี่คริสตอลเฉพาะตัวเอง สำหรับเครื่องรับวิทยุรุ่นใหม่ๆ จะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นิยมใช้ระบบส่งเคราะห์ความถี่แทนการใช้แร่ ทำให้สามารถเลือกหรือเปลี่ยนความถี่ใช้งานได้สะดวก ส่วนเครื่องรับส่งวิทยุในกิจการสมัครเล่น (amature radio) ทำให้สามารถปรับจูนความถี่ได้ตามต้องการตลอดย่านความถี่ วงจรที่ทำหน้าที่ส่งเคราะห์ความถี่เรียกว่าซินธิไซเซอร์ ซึ่งแปลว่าส่งเคราะห์ (ความถี่) วิธีส่งเคราะห์ความถี่นี้ทำให้วงการเครื่องรับส่งวิทยุเปลี่ยนโฉมหน้าไปอย่างมาก โดยเฉพาะรูปร่างของตัวเครื่องจะมีปุ่มควบคุมต่างๆ มากขึ้น เนื่องจากมีขีดความสามารถมากขึ้น สามารถโปรแกรมเลือกความถี่ใช้งานได้มากจึงทำให้เกิดความคล่องตัวในการวางขายการสื่อสาร




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎี

2.1 เครื่องรับ-ส่งวิทยุย่านความถี่ VHF



รูปที่ 2.1 แสดงบล็อกโคจรของเครื่องรับ-ส่งวิทยุย่านความถี่ VHF

ภาคเครื่องส่ง (Transmitter)

สัญญาณเสียง (voice) ความถี่ 0.3 - 3.4 kHz ถูกส่งผ่านเข้ามาทางคอนเดนเซอร์ ไมโครโฟน (Condensator microphone) แล้วทำการ โมดูเลตเชิงความถี่ (Frequency modulation) กับสัญญาณพาห์ (Carrier) โดยที่อุปกรณ์สังเคราะห์ความถี่ (Synthesizer) จะช่วยในการเลือกหรือเปลี่ยนความถี่ใช้งานได้ โดยในที่นี้จะใช้ย่านความถี่อยู่ในช่วง 135 - 145 M Hz จากนั้นที่ได้จากการ โมดูเลตจะถูกส่งผ่านวงจรขยายกำลัง (Power Amplifier) เพื่อขยายกำลังให้สูงขึ้น และเข้าสู่วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter : LPF) เพื่อกรองเอาสัญญาณเฉพาะความถี่ต่ำกว่า 145 M Hz ให้ผ่านไปได้ แล้วส่งออกอากาศออกไป

ภาคเครื่องรับ (Receiver)

ในส่วนของภาครับ เมื่อรับสัญญาณความถี่ในช่วง 135 - 145 M Hz มาผ่านวงจรขยายกำลังความถี่สูง ซึ่งก็คือวงจรโลว์นอยส์แอมพลิฟายเออร์ (Low Noise Amplifier : LNA) ดังในรูป เพื่อทำการขยายสัญญาณที่รับเข้ามาให้มีกำลังสูงขึ้น จากนั้นวงจรกรองสัญญาณช่วงความถี่ผ่าน (Band Pass Filter : BPF) จะเลือกกรองเอาเฉพาะสัญญาณในช่วงความถี่ 144 M Hz เท่านั้นให้ผ่านไปได้ แล้วมาผสม (Mixer) กับความถี่จากวงจรสังเคราะห์ความถี่ (Synthesizer) สัญญาณที่ได้จากการผสมนี้จะผ่านเซรามิกฟิลเตอร์ (Ceramic filter) ความถี่ 10.7 M Hz ได้ออกมาเฉพาะสัญญาณที่ความถี่ 10.7 M Hz ซึ่งเป็นสัญญาณอินเตอร์มีเดียท (Intermediate Frequency : IF) จากนั้นสัญญาณนี้จะถูกนำมาผสมเป็นครั้งที่สอง กับสัญญาณจากคริสตอลออสซิลเลเตอร์ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


(Crystal Oscillator) ความถี่ 10.245 M Hz แล้วนำเอาสัญญาณที่ได้จากการผสมครั้งที่สองนี้มาผ่านเซรามิคฟิลเตอร์ ความถี่ 455 kHz เพื่อกรองเอาเฉพาะสัญญาณความถี่ 455 kHz ออกมา หลังจากนั้นจะทำการขยายสัญญาณที่ได้ด้วยวงจรไอเอฟแอมพลิฟายเออร์ (IF Amplifier) แล้วทำการดีโมดูเลทสัญญาณแบบความถี่ (Frequency Demodulation) ได้สัญญาณเสียงออกมา

2.2 วงจรพื้นฐานของเครื่องรับ-ส่งวิทยุย่านความถี่ VHF

2.2.1 วงจรขยายกำลัง

1. วงจรขยายกำลังความถี่วิทยุ (RF AMPLIFIER)

ในกรณีของระบบ FM เราสามารถใช้วงจรขยายคลาส C ซึ่งมีประสิทธิภาพสูงกว่าในการขยายกำลังได้ โดยทั่วไปวงจรขยายกำลังมักจะเป็นวงจรง่ายๆ แต่การจัดวางอุปกรณ์จำเป็นต้องพิถีพิถัน โดยเฉพาะวงจรที่ทำงานในย่านความถี่สูง ในรูปที่ 2.2 แสดงวงจรขยายกำลังในย่านความถี่ VHF 150 เมกะเฮิร์ต จะเห็นว่ามีการใช้ตัวเก็บประจุปรับค่าได้ในการแมตช์อิมพีแดนซ์ คือการทำให้อิมพีแดนซ์อินพุต (Input Impedance) กับเอาต์พุต (Output Impedance) รูปที่ 2.3 เป็นวงจรขยายกำลังลิเนียร์ในย่านความถี่ UHF ซึ่งต่อวงจรขยายเป็นวงจรพุชพูล (Push - Pull) ดังกล่าวที่เราใช้อุปกรณ์สตริปไลน์ (Strip line) เป็นส่วนหนึ่งของวงจร สตริปไลน์ในที่นี้มักทำเป็นลายวงจรบนแผ่นวงจรพิมพ์ (Printed - circuit board) เรามักพบสตริปไลน์ในวงจรขยายกำลังที่ทำงานที่ระดับกำลังส่งสูงมาก




รูปที่ 2.2 วงจรขยายกำลังคลาส C ในย่านความถี่ VHF

วงจรขยายกำลังอีกแบบหนึ่งซึ่งใช้ MOSFET กำลัง (Power MOSFET) สามารถทำงานได้ถึง 100 วัตต์ ความถี่ใช้งานขึ้นไปได้ถึงย่าน VHF ลักษณะวงจรจะเป็นดังรูปที่ 2.4 ข้อดีของ MOSFET คือมีความเพี้ยนต่ำ และมีอินเตอร์มอด (Intermodulation) น้อย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อากาศ ถ้ากำลังส่งมากเกินไปหรือมีกำลังสะท้อนมากเกินไป คลื่นจับคู่ภาคขยายกำลังจะถูกบังคับให้ลดลง
 อย่างไรก็ตามการป้อนกลับจากไดโอดตัวที่ตีเทคคลื่นไปข้างหน้า (forward) ของไดเรกชันคัปเปิลอร์ก็จะทำให้
 กำลังส่งเพิ่มขึ้นไปจนกระทั่งถึงค่าที่กำหนดไว้ ส่วนไดโอดตัวที่ตีเทคคลื่นสะท้อนจะทำให้เอาต์พุตลดลงถ้า
 คลื่นสะท้อนมาก ดังนั้นกำลังสะท้อนจะถูกควบคุมไว้ไม่เกินระดับหนึ่ง



รูปที่ 2.5 วงจรป้องกันภาคขยายกำลังสุดท้าย


โดยทั่วไปวงจรป้องกันนี้เรานิยมใช้การตรวจวัดอุณหภูมิด้วยเสมอ ถ้าเครื่องส่งใช้งานหนัก
 หรือการระบายความร้อนไม่ดีพอ ตัวตรวจวัดอุณหภูมิ เช่นเทอร์มิสเตอร์จะบังคับภาคส่งให้หยุดส่งจนกว่า
 อุณหภูมิจะลดลง วงจรป้องกันบางชนิดใช้วิธีควบคุมหรือจำกัดกระแสที่ไหลในวงจร PA เพื่อผลการทำงาน

3. วงจรขยาย RF

ปกติแล้วเครื่องรับ AM สามารถทำงานได้โดยไม่ต้องมีวงจรขยาย RF แต่สำหรับเครื่องรับ
 FM จำเป็นต้องมีวงจรขยาย RF เพื่อให้เครื่องรับสามารถรับสัญญาณขนาดเล็กๆ ได้ ระบบ FM มีภูมิคุ้มกัน
 ต่อสัญญาณรบกวนสูง ฉะนั้นความไวจึงสูง สังเกตว่าเครื่องรับ FM มีความไวไม่เกิน 1 ไมโครโวลต์ แต่เครื่องรับ AM มี
 ความไวประมาณ 30 ไมโครโวลต์ ถ้าหากเราไม่ใช้วงจรขยาย RF ในเครื่องรับ สัญญาณที่เกิดจากมิกเซอร์ก็จะ
 กระทบสัญญาณที่ต้องการรับหมดสิ้น การขยายสัญญาณอินพุตให้แรงขึ้นก่อนจะป้อนให้มิกเซอร์จะช่วยให้
 ความไวดีขึ้น นอกจากวงจรขยาย RF จะทำหน้าที่ขยายสัญญาณอินพุตแล้ว แบบคิวิต ช่วงความถี่ทำงาน
 ของวงจรยังช่วยลดความถี่เฝ้า และกั้นสัญญาณจากออสซิลเลเตอร์มิให้ย้อนกลับ ไปสู่สายอากาศด้วย

วงจรขยาย RF ที่นิยมใช้ในเครื่องรับ FM มักเป็น FET เนื่องจากมีช่วงไดนามิกกว้างและมีภูมิ
 คุ้มกันต่อสัญญาณรบกวนสูง รวมทั้งมีเสถียรภาพดี ถ้าหากเครื่องรับใช้งานหลายความถี่และช่วงห่างของความถี่ใช้งาน
 (frequency spread) ไม่ห่างกันมากนัก วงจรขยาย RF อาจจะใช้แบบที่มีย่านความถี่ผ่านไม่กว้างนัก และ
 สามารถใช้เฮตติคอลลเรโซเนเตอร์ร่วมกับวงจรส่วนหน้าด้วย โดยมีลักษณะวงจรดังรูป 2.6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญาติให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.6 วงจรขยาย RF ซึ่งใช้เฮลิคอลลเรโซเนเตอร์

4. วงจรขยาย IF

เอาต์พุตที่ได้จากมิกเซอร์จะป้อนเข้าสู่คริสตอลฟิลเตอร์ (วงจรกรองความถี่แบบคริสตอล) แทนที่ ดังในรูปที่ 2.7 ซึ่งใช้ฟิลเตอร์ 2 ขั้ว (pole) 2 ตัวเมตซ์กัน (matched pair) คู่หนึ่งต่อกับอินพุตของวงจร IF และอีกคู่หนึ่งต่อที่เอาต์พุตของวงจร IF

ในกรณีของจิงเกิลคอนเวอร์ชันจะมีวงจรฟิลเตอร์และวงจรคริสตอลฟิลเตอร์และวงจร IF ต่อถัดมาจากมิกเซอร์ แต่ถ้าเป็นในกรณีของดับเบิลคอนเวอร์ชันจากมิกเซอร์ที่หนึ่งจะเป็นคริสตอลฟิลเตอร์ผ่านวงจร IF ค่าสูงและเข้าวงจรมิกเซอร์ที่สองและผ่านเซรามิกฟิลเตอร์กับวงจร IF ค่าต่ำ ความล่าช้า

ในระบบซูเปอร์เฮเทอโรไดน์ อัตรขยายส่วนใหญ่มีกมาจากภาค IF ในเครื่องรับยุคแรก ๆ เรามักใช้หลอดหรือทรานซิสเตอร์ ซึ่งมีหมีอแปลงคัปเปิลระหว่างสแดง (ภาค) แต่ในยุคหลังนี้ ภาค IF จะมีค่าต่ำเราจึงนิยมใช้ไอซีเพียงตัวเดียวทำหน้าที่เป็น IF และคิมอดสำเร็จในตัว




รูปที่ 2.7 วงจรขยาย IF ซึ่งใช้คริสตอลฟิลเตอร์คู่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ตัวอย่าง ไอซีที่ทำหน้าที่เป็นภาค IF

ไอซีที่จะกล่าวถึงต่อไปนี้เป็นของโมโตโรล่าเบอร์ MC3357 เป็นไอซีที่นิยมอย่างแพร่หลาย ซึ่งประกอบไปด้วยภาคคริสตอลลอซซิลเลเตอร์ บาลานซ์มิกเซอร์ วงจรขยายลิมิตเตอร์ วงจรคิมอด และวงสแควลซ์ ไอซีเบอร์นี้ออกแบบสำหรับระบบคัมเบิลคอนเวอร์ชัน (ดูรูปที่ 2.8) คริสตอลลอซซิลเลเตอร์เป็นแบบคอลปิตซ์ซึ่งต่อภายในกับบาลานซ์มิกเซอร์ โดยปกติอินพุตจะมีค่า 10.7 เมกะเฮิร์ต (หรือใกล้เคียงนี้) IF ที่สองเท่ากับ 455 กิโลเฮิร์ตซ์ (ดูรูปที่ 2.9)

สังเกตว่าแรมที่ป้อนให้มิกเซอร์คือ 10.245 เมกะเฮิร์ต เมื่อบีตกับสัญญาณที่ได้ IF ที่หนึ่ง (10.7 เมกะเฮิร์ตซ์) จะ ได้ความถี่ 455 กิโลเฮิร์ตซ์ออกจากขา 3 ไปยังเรอามิกฟิลเตอร์ 455 กิโลเฮิร์ตซ์เข้าขา 5 แล้วขยายที่วงจขยาย แล้วต่อเข้าภาคลิมิตเตอร์และคิมอด ที่วงจรควอตราเจอร์ดิเทกเตอร์ (quadrature detector) สัญญาณเสียงที่ได้จะขยายที่วงจรขยายเสียง แล้วป้อนผ่านขบวนการสแควลซ์ (squelch) ต่อไป




รูปที่ 2.8 แผนผังของ ไอซีเบอร์ MC 3357




รูปที่ 2.9 ตัวอย่างวงจรใช้งานของไอซี 3357

ไอซีที่มีคุณสมบัติดังกล่าวนี้อีกเบอร์หนึ่งของ RCA เบอร์ CA 3089 (ดูรูปที่ 2.10 และรูปที่ 2.11) ได้ออกแบบสำหรับระบบซิงเกิลคอนเวอร์ชัน ซึ่งมี IF เท่ากับ 10.7 เมกะเฮิร์ตซ์ ความไว (limiting sensitivity) ของ CA 3089 จะน้อยกว่า MC 3357 อินพุต IF ป้อนเข้าวงจรขยาย/ลิมิตเตอร์ 3 สเตจแล้วออกไปยังควอดราเจอร์ดีเทคเตอร์ วงจรลิมิตเตอร์แต่ละวงจรผ่านสัญญาณออกไปตรวจระดับสัญญาณที่วงจร ดีเทคเตอร์ระดับ (level detector) ซึ่งมีประโยชน์ในขบวนการ AGC หรือป้อนให้ S-meter เพื่อวัดความแรงสัญญาณ สำหรับสเกลวอลท์ของ CA 3089 นี้เป็นชนิดที่ไวต่อระดับสัญญาณซึ่งแตกต่างจากเบอร์ MC 3357 ซึ่งเป็นแบบทำงานด้วยนอยส์ (noise activated)




รูปที่ 2.10 แผนผังของไอซีเบอร์ CA 3089




รูปที่ 2.11 ตัวอย่างวงจรใช้งานของ CA 3089

ไอซีภาค IF อีกเบอร์หนึ่งคือ LM1358 ซึ่งมีผลิตหลายแห่ง และบางครั้งก็เรียกเป็นหมายเลขอื่นเช่น MC 1358 หรือ CA 3065 ภายในตัวไอซีจะประกอบด้วยวงจรขยาย/ลิมิตเคอร์ วงจรควอดราเจอร์ดีเทคเตอร์ วงจรลดทอน และออคิโอรห์แอมป์ (ทรินแอมป์ของสัญญาณเสียง) รูปที่ 2.12 และ 2.13 ไอซีตัวนี้ไม่มีสเควลซ์ภายใน ถ้านำมาใช้กับเครื่องรับส่งวิทยุจะต้องเพิ่มเค็มวงจรสเควลซ์อีกค่างหากในรูปที่ 2.13 สัญญาณเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

IF อินพุตที่ขา 1 และขา 2 ทำการขยายแล้วป้อนไปที่เทกที่ควอตราเจอร์ดีเทกเตอร์สัญญาณเสียงที่ได้ออกจากขา 8 เข้าสู่ขา 14 สำหรับสัญญาณที่ออกจากขา 12 จะนำไปใช้ในขบวนการสแควลซ์



รูปที่ 2.12 แผนผังของไอซีเบอร์ MC 1358



รูปที่ 2.13 ตัวอย่างวงจรใช้งานของ MC 1358


2.2.2 บาลานซ์มอดูเลเตอร์

วงจรบาลานซ์มอดูเลเตอร์ มีรูปแบบต่างๆ กันดังนี้คือ

1. บาลานซ์มอดูเลเตอร์ชนิดใช้เฟทส์ รูปที่ 2.14 แสดงวงจรบาลานซ์มอดูเลเตอร์อย่างง่าย อินพุต RF ป้อนเข้าที่เกตของ Q₁ และ Q₂ หรือมๆ กัน (เฟสตรงกัน) ทำให้กระแสเดรน (drain) ไหลผ่านขดไพรมารีของหม้อแปลง T₂ ทำให้เอาท์พุทเนื่องจากสัญญาณ RF หักล้างกัน คลื่นพาหะ RF จึงเป็นศูนย์ โพรทอนซี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โอมิเตอร์ R_1 เป็นตัวปรับสมดุล (balance) เพื่อชดเชยผลแตกต่างระหว่างเฟสทั้งสอง วิธีปรับ R_1 ให้วัดเอาต์พุต RF (ขณะไม่ป้อนสัญญาณเสียง) แล้วค่อยๆ ปรับ R_1 จนกระทั่งเอาต์พุตลดค่าสุดหรือเป็นศูนย์




รูปที่ 2.14 บาลานซ์มอดูเลเตอร์ใช้เฟสคู่

เมื่อป้อนสัญญาณเสียงผ่านหม้อแปลง T_1 เข้าสู่เกตของ Q_1 และ Q_2 สัญญาณที่เกิด Q_1 จะมีเฟสตรงข้ามกับสัญญาณที่เกิด Q_2 ฉะนั้นสัญญาณเสียงจะมองเห็นวงจรบาลานซ์มอดูเลเตอร์ ทำงานแบบขงขง การผสมระหว่างสัญญาณเสียงและสัญญาณพาหะ RF บังเกิดขึ้นที่เฟสแต่ละตัว ไซด์แบนด์ผลลัพ์ซึ่งปรากฏคร่อมขดไพรมารีของหม้อแปลง T_2 จะเสริมกันในสัญญาณขงขงแล้วส่งออกไปยังเอาต์พุต สำหรับสัญญาณพาหะจะหักล้างกันที่ขดไพรมารี ทำให้ไม่มีเอาต์พุต สำหรับสัญญาณเสียงนั้นถูกกรองทิ้งไปเพราะ วงจรเทงค์ (หม้อแปลง RF กับ C ปรับค่าได้) จูนไว้ที่ความถี่พาหะ

อย่างไรก็ตามสัญญาณพาหะอาจเกิดตลอดไปสู่เอาต์พุตได้ เมื่อเฟสทั้งคู่มีลักษณะสมมาตร (characteristic) แตกต่างกัน (เรียกอีกอย่างหนึ่งว่าไม่แมตซ์กัน เราสามารถปรับสมดุลได้ที่ R_1 นอกจากนี้เราอาจปรับจุดกลาง (center tap) ของหม้อแปลง T_2 ด้วยก็ได้ ในทางปฏิบัติวงจรบาลานซ์มอดูเลเตอร์ชนิดนี้กำลังพาหะออกไปได้ถึง 60 เดซิเบล


2. บาลานซ์มอดูเลเตอร์ชนิดไดโอดค่อเป็นวง วงจรบาลานซ์มอดูเลเตอร์ชนิดไดโอดค่อกันเป็นวง (ring) นี้ บางทีเรียกว่า ริงมอดูเลเตอร์ รูปที่ 2.15 ไดโอดทั้ง 4 ตัว จะต้องเลือกให้แมตซ์กันเพื่อให้กำลังพาหะได้หมดสิ้นไป



รูปที่ 2.15 ริงบาลานซ์มอดูเลเตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.16 (ก) แสดงการทำงานของวงจร เมื่อมีสัญญาณ (กระแส) RF ตามทิศทางที่แสดงไว้ D_1 กับ D_2 ก็จะนำกระแสไหลสวนทางกันในหม้อแปลง T_1 ทำให้ไม่มีเอาต์พุต เมื่อกระแส RF กลับขั้ว D_3 กับ D_4 นำกระแส กระแส RF ก็ยังไหลสวนทางกันในหม้อแปลง T_1 อีก ดังรูปที่ 2.16 (ข) เอาต์พุตก็เป็นศูนย์




รูปที่ 2.16 หลักการทำงานของริงมอดูเลเตอร์ (ในสภาวะที่ป้อน RF อย่างเดียว)

เมื่อป้อนสัญญาณเสียง (รูปที่ 2.17 (ก)) ไดโอด D_1 กับ D_2 จะนำกระแสตามสัญญาณ RF (ในที่นี้เราได้ละเว้นสัญญาณ RF ออกไปเพื่อให้เข้าใจได้ง่ายขึ้น และไดโอดเขียนแทนด้วยตัวอักษรธรรมดา) สัญญาณเสียงจะไหลผ่านหม้อแปลง T_1 ตามทิศทางที่แสดง เมื่อสัญญาณ RF กลับขั้ว D_3 กับ D_4 นำกระแส (รูปที่ 2.17 (ข)) สัญญาณคร่อม T_1 ก็กลับขั้วด้วย ฉะนั้นสัญญาณเสียงที่ปรากฏที่หม้อแปลง T_1 จะกลับขั้วไปมา อยู่ตลอดเวลาตามจังหวะของสัญญาณ RF



รูปที่ 2.17 การทำงานของรีจิมอดูเลเตอร์เมื่อป้อนสัญญาณออดิโอเข้าไปมอดูเลต


3. บาลานซ์มอดูเลเตอร์ชนิดใช้ไอซี วงจรอีกแบบหนึ่งที่เหมาะสมที่จะนำมาใช้เป็นบาลานซ์มอดูเลเตอร์ ก็คือ วงจรดิฟเฟอเรนเชียล (รูปที่ 2.18) Q_3 เป็นแหล่งจ่ายกระแสให้แก่ Q_1 กับ Q_2 ถ้าสัญญาณ RF ป้อนให้แก่ Q_1 และ Q_2 มีเฟสตรงกัน กระแสไหลในทรานซิสเตอร์ทั้งคู่ก็จะเท่ากัน และไม่มีแรงดันผลต่างเกิดขึ้นที่เอาต์พุต สถานะนี้เป็นการกำจัดโหมดร่วม (common mode rejection) ของวงจร พาหะจึงหักล้างกันเองหมดไป



รูปที่ 2.18 บาลานซ์ทรานซิสเตอร์ที่ใช้วงจรดิฟเฟอเรนเชียล

เมื่อป้อนสัญญาณเสียงที่เบสของ Q_3 สมดุลของวงจรจะเสียไป ทำให้สัญญาณเสียงและ RF เกิดการผสมกันขึ้นที่ Q_1 กับ Q_2 การผสมแบบนอนลิเนียร์นี้ทำให้เกิดไซด์แบนด์ขึ้นที่เอาท์พุท อย่างไรก็ตามพหุคูณก็ยังเป็นศูนย์เช่นเดิม เนื่องจากสัญญาณโหมครวมถูกกำจัดออกไปตามที่อธิบายมาในตอนต้น

วงจรดิฟเฟอเรนเชียลที่ดียิ่งต้องใช้ทรานซิสเตอร์ที่แมตช์กันอย่างสนิท จึงนิยมทำเป็นไอซี ในรูปที่ 2.19 เป็นไอซีที่ออกแบบเพื่อใช้งานเป็นวงจรมอดูเลเตอร์โดยเฉพาะ รูปที่ 2.19 (ก) คือไอซีเบอร์ 1496 ซึ่งผลิตโดยโมโตโรล่า (Motorola) เนชันแนล (National) และซิกเนติกส์ (Signetics) วงจรนี้ก็ใช้หลักการวงจรดิฟเฟอเรนเชียลที่กล่าวมาแล้ว การกำจัดพหุคูณสูงถึง 65 เดซิเบล (ที่ความถี่ 500 กิโลเฮิรตซ์)



รูปที่ 2.19 ไอซีที่ใช้เป็นมอดูเลเตอร์

2.2.3 ระบบสังเคราะห์ความถี่

1. วิธีสังเคราะห์ความถี่

วงจรสังเคราะห์ความถี่คือ วงจรที่ทำหน้าที่ผลิตสัญญาณความถี่ขนาดพอเหมาะ และให้มีความถี่ตามที่เรากำหนด(คือสั่งหรือโปรแกรมได้) การโปรแกรมสามารถทำได้โดยการตั้งสวิตช์หรือกดปุ่ม แต่ปัจจุบันนิยมตั้งงานด้วยคอมพิวเตอร์


ช่วงความถี่ใช้งานของวงจรสังเคราะห์ความถี่จะจำกัดอยู่ในช่วงความถี่ที่แน่นอน แล้วแต่การใช้งานและความละเอียดของความถี่ที่เปลี่ยนได้ที่ละขั้น เรียกว่า เรโซลูชัน (resolution)

วิธีสังเคราะห์ความถี่สามารถแบ่งออกได้เป็น 2 วิธีคือ

1.1 วิธีสังเคราะห์โดยตรง (direct synthesis) ซึ่งต้องใช้ความถี่หลายค่ามาผสมกัน เพื่อให้ได้ความถี่ที่ต้องการ โดยปกติต้องใช้แรงขับความถี่หลายชุด

1.2 วิธีสังเคราะห์โดยอ้อม (indirect synthesis) วิธีนี้อาศัยเฟสล็อกคัล (phase locked loop เรียกว่า PLL)

รูปที่ 2.20 แสดงวิธีการสังเคราะห์ความถี่โดยตรง ในที่นี้เราต้องการให้เอาท์พุทมีความถี่อยู่ระหว่าง 7 ถึง 8 เมกะเฮิร์ตซ์ และเรโซลูชัน 100 เฮิร์ตซ์ นั่นคือเราต้องสามารถตั้งความถี่ได้ดังนี้ 7.0000, 7.0001, 7.0002,... ขึ้นไปจนถึง 7.9999 เมกะเฮิร์ตซ์ สังเกตว่าเราใช้ความถี่หลัก 10 ความถี่ คือ 2.0, 2.1,...ถึง 2.9 เมกะเฮิร์ตซ์ เป็นตัวกำเนิดความถี่ ความถี่หลักดังกล่าวสามารถผลิตมาจากการผสมสัญญาณ 100 เฮิร์ตซ์ และพาหะ 2 เมกะเฮิร์ตซ์ จะเห็นว่าสวิตช์เลือกความถี่ขั้นละ 100 เฮิร์ตซ์ ตัวถัดไปเลือกขั้นละ 1 กิโลเฮิร์ตซ์ ต่อไป 10 กิโลเฮิร์ตซ์ และ 100 กิโลเฮิร์ตซ์ ตามลำดับ



รูปที่ 2.20 ตัวอย่างวิธีสังเคราะห์ความถี่โดยตรง (ตำแหน่งของสวิตช์ที่แสดงจะให้ความถี่เอาท์พุทเท่ากับ 7.8888 MHz)

นอกจากความถี่หลัก 10 ความถี่ดังกล่าวแล้ว เราต้องอาศัยการผสมกับความถี่อื่นอีกด้วย จากรูป เราใช้ความถี่ 18 เมกะเฮิร์ตซ์ผสมกับความถี่ใดความถี่หนึ่งในความถี่หลักทั้งสิบความถี่ ผลรวมของการผสมจะผ่านฟิลเตอร์กรองเอาเฉพาะความถี่ย่าน 16 เมกะเฮิร์ตซ์ แล้วกรองเอาเฉพาะที่เป็นความถี่ในย่าน 18 เมกะเฮิร์ตซ์ ตามเดิม สังเกตว่าเอาท์พุทจากชุดนี้สามารถสังเคราะห์ความถี่ได้ระหว่าง 18.00, 18.01, ... ถึง 18.09 เมกะเฮิร์ตซ์

เอาท์พุทจากชุดแรกนี้ เมื่อป้อนเข้าสู่ชุดต่อไปก็จะเอาสัญญาณความถี่ระหว่าง 18.00 ถึง 18.09 เมกะเฮิร์ตซ์ไปผสมกับความถี่หลัก 2.0 ถึง 2.9 เมกะเฮิร์ตซ์อีก ซึ่งเราเลือกหรือโปรแกรมได้โดยการปิดสวิตช์ จากนั้นก็ผ่านการกรองและหารสิบแล้วผสมกับสัญญาณ 16 เมกะเฮิร์ตซ์ เอาท์พุทของชุดที่สอง (จุด A ก็จะต้องความถี่ได้ระหว่าง 18.000, 18.00118.099 เมกะเฮิร์ตซ์) เมื่อเราทำการผสมคลื่นเช่นนี้อีกครั้ง เราก็จะสังเคราะห์ความถี่ได้ระหว่าง 18.000, 18.000....ถึง 18.0999 เมกะเฮิร์ตซ์ ในชุดสุดท้ายทำแตกต่างจากเดิมโดยเมื่อผสมสัญญาณ 2.0 ถึง 2.9 เมกะเฮิร์ตซ์แล้ว นำไปผ่านการกรองเอาเฉพาะสัญญาณระหว่าง 20 ถึง 20.9999 เมกะเฮิร์ตซ์ และผสมกับสัญญาณ 13 เมกะเฮิร์ตซ์ ก็จะได้เอาท์พุทเป็น 7.0000 ถึง 7.9999 เมกะเฮิร์ตซ์ตามต้องการ


สังเกตว่าชุดผสมและหารความถี่ส่วนใหญ่ (ที่เขียนว่า DECADE) จะซ้ำๆ กัน อย่างไรก็ตาม ใ้วิธีสังเคราะห์ความถี่โดยตรงไม่ค่อยเป็นที่นิยมนัก เพราะความสิ้นเปลืองแร่ และต้องใช้การผสมคลื่นหลายๆ ครั้ง

วิธีสังเคราะห์ความถี่โดยอ้อมหรือวิธีเฟสล็อกดูปนั้น เราอาศัยการกำเนิดสัญญาณจากวงจรออสซิลเลเตอร์ ซึ่งควบคุมความถี่ได้โดยปรับแรงดันที่เรียกว่า VCO สัญญาณจาก VCO จะถูกป้อนกลับมาเปรียบเทียบกับความถี่อ้างอิงแล้วนำผลลัพธ์ความถี่คลาดเคลื่อนมาแปลงเป็นแรงดัน ไปควบคุมออสซิลเลเตอร์ของ VCO อีกครั้งหนึ่ง

2. เฟสล็อกดูป (Phase Locked Loop)

เฟสล็อกดูปเป็นระบบป้อนกลับที่บังคับให้วงจรโวลเตจคอนโทรลออสซิลเลเตอร์มีความถี่หรือเฟสเปลี่ยนแปลงไปตามความถี่หรือเฟสของสัญญาณอ้างอิงภายนอก เฟสล็อกดูปประกอบด้วย 3 ภาคสำคัญ คือ

- ภาคเทียบเฟสหรือเฟสดีเทกเตอร์ (phase detector)
- ภาคลูปฟิลเตอร์ (loop filter)
- ภาค VCO



รูปที่ 2.21 แผนผังของเฟสล็อกดูป

จากรูปที่ 2.21 สมมติว่ามีสัญญาณความถี่อ้างอิงภายนอกเป็นสัญญาณรายคาบ (periodic)

เข้ามาที่อินพุท ภาคเทียบเฟสจะทำหน้าที่เปรียบเทียบเฟสระหว่างสัญญาณอ้างอิงกับสัญญาณจาก VCO เอกสารนี้เป็นเอกสารที่สวอนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอาท์พุทที่ได้จากภาคเฟสดีเทกเตอร์จะเป็นแรงดันที่มีแอมพลิจูดเป็นสัดส่วนกับผลต่างในเฟสของสัญญาณทั้งสองที่ทำการเปรียบเทียบ แรงดันผลต่างนี้ป้อนไปให้วงจรรูปฟิลเตอร์ซึ่งมีความชนิดความถี่ต่ำผ่าน (Low-pass Filter) เอาเฉพาะแต่ความถี่ต่ำๆที่ค้องการ เพื่อส่งไปควบคุมการออซซิลเลทของ VCO ต่อไป

เมื่ออยู่ในสภาวะล็อก (lock) ความถี่ของ VCO จะเท่ากับความถี่ของสัญญาณอินพุทพอดี ลากจะมีเฟสที่แตกต่างกันไป แต่ค่าเฟสที่แตกต่างนั้นมีค่าคงที่ (constant phase difference) ในกรณีที่ไม่มีเฟสไม่ตรงกัน ภาคเฟสดีเทกเตอร์จะจ่ายแรงดันคลาดเคลื่อน (error voltage) ไปควบคุมการทำงานของ VCO เพื่อให้เฟสคลาดเคลื่อนจนกว่าจะเข้าสู่สภาวะล็อก เอาท์พุทของ VCO จึงมีแอมพลิจูดคงที่เสมอ แต่ความถี่จะเปลี่ยนแปลงตามความถี่ของสัญญาณอินพุท

เราสามารถนำเฟสล็อกกลับไปใช้สังเคราะห์หรือผลิต ความถี่ที่มีความเที่ยงตรงและเสถียรภาพเทียบเท่าสัญญาณอ้างอิงได้ วงจรนี้เรียกว่า วงจรสังเคราะห์ความ ระบบสังเคราะห์ความถี่จะช่วยให้เราสามารถสังเคราะห์สัญญาณเอาท์พุท (จาก VCO) ให้มีความถี่ตามต้องการได้หลายความถี่ โดยมีความเที่ยงตรงและเสถียรภาพสูงเทียบเท่าคริสตอลออซซิลเลเตอร์

3. การใช้เฟสล็อกในการสังเคราะห์ความถี่

ไม่ว่าระบบสังเคราะห์ความถี่จะมีความซับซ้อนเพียงใด เมื่อพิจารณาอีกลงไปแล้วจะพบว่า มีเฟสล็อกเป็นหัวใจในการสังเคราะห์เสมอ รูปที่ 2.19 เป็นตัวอย่างของระบบสังเคราะห์ความถี่อย่างง่าย ประกอบด้วย 5 ภาค คือ ภาค VCO เป็นออซซิลเลเตอร์กำหนดสัญญาณเอาท์พุทของระบบสังเคราะห์ความถี่ ภาคหาร N ทำหน้าที่หารความถี่แบเรตติ้งโปรแกรมให้หารด้วยค่าตัวเลขตามค้องการได้ (programmable divider) ; ภาคกำเนิดความถี่อ้างอิง คริสตอลออซซิลเลเตอร์หรือสัญญาณอื่นๆ (reference generator) ภาคเทียบเฟส และภาครูปฟิลเตอร์ซึ่งทำหน้าที่กรองเอาเฉพาะความถี่ต่ำไปใช้

แผนผังในรูปที่ 2.19 จะเห็นว่าสัญญาณอินพุทของภาคเทียบเฟสมาจาก 2 แหล่งคือ จาก VCO มีความถี่เท่ากับ F_o/N และจากสัญญาณอ้างอิงมีความถี่เท่ากับ F_R เอาท์พุทจากการเปรียบเทียบก็คือ ผลต่างระหว่างสัญญาณ F_o/N กับ F_R ซึ่งจะกรองเฉพาะความถี่ต่ำเท่านั้น เพื่อบังคับการออซซิลเลทของวงจร VCO ให้ทำการปรับแก้ความถี่ (หรือเฟส) ให้ตรงจนกว่าความถี่ของสัญญาณทั้งสองจะเท่ากัน

ในสภาวะล็อก (lock) ความถี่ของ VCO เมื่อผ่านวงจรหาร N จะเท่ากับความถี่อ้างอิง นั่นคือ

$$F_o = N F_R$$


(คำนวณจาก $F_o = N F_R$ ที่วงจรเทียบเฟส)

กล่าวอีกนัยหนึ่งว่า เอาท์พุทจะมีความถี่เป็น N เท่าของความถี่อ้างอิง สมมติว่า $F_R = 1$ กิโลเฮิร์ต N = 1000 จะได้ $F_o = 1$ เมกะเฮิร์ต ถ้า N เพิ่มขึ้น 1 เป็น 1001, 1002, 1003... ค่า F_o จะเพิ่มขึ้น 1 กิโลเฮิร์ต ไปเรื่อยๆ เป็น 1.001, 1.002, 1.003... เมกะเฮิร์ต ตามลำดับ

ขอให้สังเกตว่าเฟสล็อกดังกล่าวสามารถผลิตความถี่ได้ เฉพาะในช่วงความถี่ที่ VCO และวงจรหาร N สามารถทำงานได้เท่านั้น และตัวเลขในการหาร (คือ N) ย่อมเป็นตัวเลขจำนวนเต็มเสมอ



ออสซิลเลเตอร์ (VCO)



รูปที่ 2.19 แผนผังของหน่วยสังเคราะห์ความถี่

4. ระบบสังเคราะห์ความถี่ในเครื่องรับส่งวิทยุ


ข้อดีที่เห็นได้ชัดของระบบสังเคราะห์ความถี่ก็คือ ทำให้จำนวนช่องใช้งานเพิ่มขึ้นอย่างมหาศาล เครื่องรับส่งในสมัยก่อนมีจำนวนช่องใช้งานเพียงไม่กี่ช่อง แต่เครื่องรับส่งรุ่นใหม่มีจำนวนช่องใช้งานได้นับ 100 ช่อง ทำให้สามารถเลือกใช้ความถี่ได้หลายความถี่และเปลี่ยนความถี่ใช้งานได้สะดวก

นอกจากนี้ระบบสังเคราะห์ความถี่เป็นระบบที่ผสมเอาวงจรดิจิทัลเข้ามาใช้งานด้วย จึงทำให้สะดวกยิ่งขึ้นไปอีกเพราะเมื่อเอาไมโครคอมพิวเตอร์มาต่อร่วมกับวงจรสังเคราะห์ความถี่เพื่อควบคุมการทำงานของวงจรสังเคราะห์ความถี่แล้วยังทำให้เครื่องรับส่งวิทยุมีความสามารถต่างๆ เพิ่มขึ้นอีกมากมาย ตัวอย่างเช่น มีหน่วยความจำความถี่ (memory) สามารถสแกน (scan) ความถี่ได้ ฯลฯ เครื่องรับส่งวิทยุประเภทนี้อาจมีแผงคีย์ (key pad) เพื่อโปรแกรมจากภายนอกเครื่องและหน่วยดิสเพลย์ (display) แสดงความถี่ซึ่งอาจใช้ LCD และ LED

การตั้งความถี่ภายในเครื่องได้แก่ การตั้งโปรแกรมโดยใช้ไดโอด หรือจัมเปอร์ หรือใช้หน่วยความจำเช่น ROM, EPROM, RAM หรืออุปกรณ์อื่นๆ แทน


ลองเปรียบเทียบระหว่างแผนผังของเครื่องรับส่งวิทยุ VHF/FM ชนิดใช้รบบสังเคราะห์ความถี่กับชนิดที่ใช้การสังเคราะห์ความถี่ ในรูปที่ 2.22 จะเห็นว่าทั้งสองชนิดแตกต่างกันตรงที่ภาคออสซิลเลเตอร์เป็นส่วนใหญ่ นั่นคือ หน่วยออสซิลเลเตอร์ทั้งภาครับและส่ง (ของชนิดสังเคราะห์ความถี่) กลายเป็นหน่วยสังเคราะห์ความถี่ซึ่งสามารถรับคำสั่งหรือโปรแกรมได้จากภายนอก โดยหน่วยสังเคราะห์ความถี่ทำหน้าที่ผลิตสัญญาณป้อนไปให้ทั้งภาครับและภาคส่งแทน ขอให้สังเกตว่า ในสถานะส่งในรูปที่ 2.22(ก) สัญญาณก่อนที่จะป้อนให้แก่ภาคขยายสุดท้าย (ขยายกำลัง) จะต้องเป็นสัญญาณความถี่ที่ต้องการเหมือนกันคือ 150 เมกะเฮิร์ตซ์ และในสถานะรับดังรูปที่ 2.22 (ข) ก็เช่นเดียวกัน สัญญาณป้อนหรืออินเจกชัน (injection) เข้าที่มิกเซอร์ ก็จะต้องเป็นความถี่เดียวกันคือ 139.905 เมกะเฮิร์ตซ์ เพื่อปิดให้เกิด IF เหมือนๆ กัน นอกจากนี้ การ

มอดูเลชันสัญญาณ FM (ในกรณีระบบส่งเคราะห์ความถี่) ก็สามารถกระทำที่วงจร VCO ของภาคส่งเคราะห์ความถี่ได้เลย



รูป (ก) ตัวอย่างแผนผังของเครื่องรับส่งวิทยุที่ใช้แรงบังคับความถี่

วิธีการสังเคราะห์: ๒.๕



รูป (ข) ตัวอย่างแผนผังของเครื่องรับส่งวิทยุที่ใช้ระบบสังเคราะห์ความถี่

รูปที่ 2.22

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


5. คุณสมบัติของวงจรสังเคราะห์ความถี่

นอกจากวงจรสังเคราะห์ความถี่จะต้องมีคุณสมบัติเกี่ยวกับช่วงความถี่ (frequency range) ที่ต้องผลิตและเรโซลูชัน ระหว่างขั้นแล้ว คุณสมบัติอื่นๆ ของวงจรสังเคราะห์ความถี่ก็มีความสำคัญสำหรับเครื่องรับส่งวิทยุด้วย ดังจะอธิบายต่อไป


โดยปกติวงจรสังเคราะห์ความถี่จะสามารถกำเนิดสัญญาณเพียงสัญญาณเดียว แต่เลือกความถี่ได้หลายค่า (ในช่วงความถี่ใช้งาน) และมีความละเอียดของความถี่ขึ้นอยู่กับเรโซลูชัน ในกรณีที่เราเปลี่ยนความถี่จากค่าหนึ่งไปยังอีกค่าหนึ่ง วงจรสังเคราะห์ความถี่จะต้องเปลี่ยนตามได้เร็วทันที นั่นคือช่วงเวลาที่ล็อก (lock - up time) ต่ำ คุณสมบัติการล็อกความถี่ใหม่ได้รวดเร็วมีความจำเป็นอย่างยิ่งสำหรับเครื่องรับส่งวิทยุ

วงจรสังเคราะห์ความถี่ที่ดีจะต้องผลิตสัญญาณความถี่เดียว โดยปราศจากความถี่แปลกปลอมต่างๆ คุณสมบัตินี้เรียกว่า ความบริสุทธิ์ของสเปกตรัม (spectrum purity) นั่นคือความถี่ฮาร์โมนิกและสปีวเรียสต่างๆ จะต้องถูกกำจัดให้เหลือน้อยที่สุด นอกจากนี้ข้อดีจากวงจรออสซิลเลเตอร์จะทำให้วงจรสังเคราะห์ความถี่มีความถี่ไม่บริสุทธิ์ ไม่ใช่เพียงความถี่เดียว (ดูรูปที่ 2.23) ในช่วงใกล้เคียงกับความถี่ที่ต้องการ นอยส์ดังกล่าวนี้เรียกว่าเฟส นอยส์ (phase noise)

ความเที่ยงตรง (accuracy) และเสถียรภาพ (stability) ทางความถี่ของวงจรสังเคราะห์ความถี่ ขึ้นอยู่กับสัญญาณอ้างอิง โดยทั่วไปสัญญาณอ้างอิงมักจะเป็นวงจรออสซิลเลเตอร์ชนิดใช้แร่บังก์สความถี่ ฉะนั้นวงจรสังเคราะห์ความถี่จะมีเสถียรภาพและความเที่ยงตรงทางความถี่เทียบเท่ากับกับคริสตอลออสซิลเลเตอร์



(ก) เอคท์พุดมีเฟส นอยส์



(ข) เอคท์พุดที่บริสุทธิ์


รูปที่ 2.23 เฟส นอยส์ปรากฏเป็นความถี่แปลกปลอมในบริเวณใกล้ๆกับความถี่เอคท์พุด

6. วงจรต่างๆ ในเฟส ล็อก ลูป


วงจรสำคัญที่กำเนิดความถี่เอคท์พุดก็คือวงจร VCO โดยทั่วไปเป็นวงจรออสซิลเลเตอร์ที่ใช้ วาเรคเตอร์หรือวาริแคปเป็นส่วนหนึ่งในวงจรจูน รูปที่ 2.24 คุณสมบัติที่สำคัญของ VCO ที่ต้องคำนึงถึง คือ เฟส นอยส์ ซึ่งเกิดจากนอยส์ในตัววาเรคเตอร์ ค่า Q เลื่อนไหลของวงจรจูน (drift) และคุณสมบัติในตัว อุปกรณ์แอคทีฟไม่คงที่

วงจร VCO นิยมใช้ FET เนื่องจากมีนอยส์ต่ำ และอินพุทอิมพีแดนซ์มีค่าสูง แต่บางครั้งอาจใช้ IC เช่นเบอร์ MC 1648 ดังรูปที่ 2.25 ซึ่งเป็นวงจรรอสซิลเลเตอร์แบบ ECL โดยจะให้เอาต์พุตประมาณ 900 mVp-p ซึ่งเพียงพอสำหรับเป็นโลคอลออสซิลเลเตอร์ แต่อย่างไรก็ดีคุณสมบัตินอยส์ย้อมผู้วงจรออสซิลเลเตอร์ที่ใช้ FET ไม่ได้

สังเกตว่าความถี่ของวงจร VCO ถูกควบคุมด้วยแรงดันควบคุมที่ป้อนมาไบแอสแก่วาริแคป ในวงจรนี้ ถ้าแรงดันที่ไบแอสแก่วาริแคปเพิ่มขึ้น ส่วนใหญ่ VCO จะมีความถี่สูงขึ้น แต่ก็มีบางวงจรที่ทำให้ความถี่ VCO ลดลงแต่เป็นส่วนน้อย




รูปที่ 2.24 วงจร VCO แบบใช้ FET




รูปที่ 2.25 วงจร VCO ชนิดเป็น ไอซีของ Motorola เบอร์ MC 1648

ในวงจรรูปที่ 2.26 จะเห็นว่าใช้ไดโอด PIN ในการสวิตช์เลือกแบนด์เพื่อเพิ่ม ความจุไฟฟ้า ในวงจร VCO สามารถทำงานในย่านความถี่กว้างขึ้นได้

ภาคความถี่อ้างอิงนิยมใช้คริสตอลออสซิลเลเตอร์และมีวงจรรักษาความถี่ค่าตายตัว ส่วนใหญ่เป็นไอซี รูป 2.26 (ก) แสดงตัวอย่างวงจรรออสซิลเลเตอร์ซึ่งใช้แร่ความถี่ 2.56 MHz และหารออกมาเป็น 10 kHz ทั้งวงจรรออสซิลเลเตอร์และวงจรรักษาความถี่จะอยู่ในตัวไอซีทั้งหมดมีแต่เฉพาะ R และ C เท่านั้นที่ต่อภายนอก ส่วนรูปที่ 2.26 (ข) เป็นไอซีที่ใช้งานแบบเดียวกัน



(ก) วงจรรออสซิลเลเตอร์อ้างอิงใช้ CMOS เบอร์ 4060



(ข) ตัวอย่าง IC ที่ใช้กำเนิดความถี่อ้างอิง เบอร์ TC 5082 P


รูปที่ 2.26

ความถี่ออสซิลเลเตอร์อ้างอิงนี้ เป็นตัวกำหนดเรโซลูชันและเสถียรภาพของความถี่อ้างอิงที่ดี จึงทำให้สามารถสังเคราะห์ความถี่ที่มีเสถียรภาพด้วย

ภาคเทียบเฟสส่วนใหญ่จะเป็นแบบดิจิตอล ซึ่งเปรียบเทียบสัญญาณอ้างอิงกับสัญญาณที่ได้จาก VCO (หลังจากหาร N) เอาท์พุทที่ได้จากการเปรียบเทียบจะเป็นพัลส์ ที่มีวัฏจักรหน้าที่ (duty cycle) เปลี่ยนแปลง รูปที่ 2.27 ซึ่งแสดงไอซีที่ทำหน้าที่เป็นวงจรถิเทคเตอร์เฟส วงจรนี้ประกอบด้วยเกท exclusive OR , D - flipflop ฯลฯ ปกติจะมีเอาท์พุทพิเศษแสดงสถานะลอคด้วย สถานะลอคในที่นี้หมายถึงสภาวะที่ความถี่หรือเฟสของสัญญาณจาก VCO (หาร N) กับสัญญาณอ้างอิงตรงกันพอดี ล็อคเอาท์พุทนี้มีความสำคัญมาก เพราะจำเป็นต้องใช้หยุดการทำงานภาคเครื่องส่ง (ของเครื่องรับส่งวิทยุ) ในกรณีที่ความถี่ไม่ลอค

วงจรถียบเฟสนี้ความจริงแล้วจะเรียกว่า เทียบเฟสหรือเทียบความถี่ ก็ได้ เนื่องจากเอาท์พุทของเฟสดีเทคเตอร์ขึ้นอยู่กับผลต่างความถี่หรือความถี่ของสัญญาณอินพุท 2 สัญญาณ ผลลัพธ์ที่ได้จากเฟสดีเทคเตอร์จะเป็นพัลส์ซึ่งมีส่วนผสมของไฟ DC ปนอยู่ ส่วนที่เป็นไฟ DC นี้จะนำไปใช้ควบคุมความถี่ของ VCO ไม่ว่าความถี่ของ VCO จะห่างจากความถี่ที่ต้องการเท่าใด ช่วงความถี่ที่วงจรถียบเฟสล็อคอุปสามารถแก้ไขได้เรียกว่า Capture Range

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.27 ภาคเฟสดีเทกเตอร์แบบไอซีของ Plessey เบอร์ NT 8811


ตัวอย่างวงจรเฟสดีเทกเตอร์อีกแบบหนึ่ง ดังรูปที่ 2.28 ซึ่งหลักการคล้ายกับรูปที่ 2.27 แต่ซับซ้อนกว่า สังเกตว่ามีวงจรมอดูเลเตอร์อยู่ 1 ตัว ซึ่งเป็นวงจรมอดูเลเตอร์แบบประจักษ์เพื่อประโยชน์ในการสลบชั่วแรงดันควบคุมของ VCO ให้อัตราขยายมีความแรงขึ้นหรือใช้ในการควบคุมอื่นๆ

ลูปล็อคเตอร์ เป็นวงจรมอดูเลเตอร์ชนิดโลว์พาสธรรมดาทำหน้าที่กรองเฉพาะสัญญาณความถี่ต่ำมาควบคุมความถี่ของ VCO โดยทั่วไปมักใช้ลูปล็อคเตอร์ประเภทพาสซีฟ (มีแค่ R กับ C หรืออาจใช้ฟิลเตอร์ชนิดแอคทีฟก็ได้) จากรูปที่ 2.29 ลูปล็อคเตอร์นี้เป็นตัวกำหนดคุณสมบัติการเปลี่ยนแปลงความถี่ก่อนเข้าสู่สภาวะล๊อคที่เรียกว่า คุณสมบัติชั่วคราว (transient) ถ้าเลือกอัตราขยายลูปล็อค (loop gain) และค่าคงตัวเวลาของลูปล็อค (loop time constant) ไม่เหมาะสม ความถี่ของเฟสล็อคลูปล็อคจะไม่ล๊อค และจะเปลี่ยนแปลงไปเปลี่ยนมา

ดังนั้นค่าคงตัวเวลาของลูปล็อคเตอร์จะต้องไม่มากเกินไป เพื่อว่าทุกครั้งที่เปลี่ยนความถี่เฟสล็อคลูปล็อคจะล๊อคได้เร็ว โดยไม่มีการสะบัด (overshoot) หรือใช้เวลาเปลี่ยนความถี่อย่างรวดเร็ว แต่ค่าคงตัวเวลาก็ไม่ควรมีน้อยเกินไปจนกระทั่งความถี่สั่นหรือไม่นิ่ง (jitter) จากรูปที่ 2.30 ซึ่งแสดงการเปลี่ยนแปลงความถี่ของ VCO จะเห็นว่าเส้นทางการเปลี่ยนแรงดันมี 3 เส้นทาง เส้นทาง A เป็นเส้นทาง critically damped ใช้เวลาในการเปลี่ยนสู่ความถี่ใหม่น้อยที่สุด เส้นทาง B เรียกว่า เส้นทาง underdamped มีการสะบัด (หรือออสซิลเลต) เนื่องจากโอเวอร์ชูด เส้นทาง C เป็นเส้นทาง overdamped ไม่มีโอเวอร์ชูด แต่เวลาที่ใช้ในการเข้าสู่ความถี่ใหม่จะช้า




รูปที่ 2.28 เฟลตตีเทคเตอร์แบบ ไอซีอ็อกแบบหนึ่งของ Toshiba เบอร์ 5081



รูปที่ 2.29 ตัวอย่างวงจรรูปฟิลเตอร์

เส้นทาง A เป็นเส้นทางที่ดีที่สุดในการออกแบบค่าคงตัวของวงจรรูปฟิลเตอร์ เพราะใช้ เวลาเปลี่ยนความถี่เร็วและไม่มีโอเวอร์ชูต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.30 คุณสมบัติ (dynamic characteristics) ในการเปลี่ยนความถี่ของเฟสล็อกคูล

ยังมีอีกภาพหนึ่งที่มีผลต่อช่วงเวลาที่ใช้ในการล็อกความถี่ นั่นคือภาคหาร N (หรือ programmable divider) เวลาที่ใช้ในการล็อกความถี่เมื่อ N มีค่าน้อยที่สุดจะไม่เท่ากับเมื่อ N มีค่ามากที่สุด วงจรหาร N เกิดจากวงจรมับฐานสิบ (decade counter) หลายๆ ชุดมาต่อร่วมกับเกตต่างๆ เพื่อให้สามารถเลือกตั้งให้วงจรมับทำหน้าที่หารความถี่ได้ตามตัวเลขที่ตั้งไว้


วงจรมับ N นี้เป็นตัวที่รับคำสั่งเกี่ยวกับความถี่ ไปควบคุม VCO เพื่อให้กำเนิดสัญญาณตามต้องการ ตัว N จะเป็นตัวกำหนดย่านความถี่ และจำนวนช่องความถี่ ในวงจรรูปที่ 2.31 แสดงวงจรมับชนิดที่ใช้ไอซีตระกูล TTL ส่วนในรูปที่ 2.32 เป็นวงจรมับ N สำเร็จรูปในไอซีตัวเดียว สังเกตว่าลักษณะการป้อนข้อมูล N ให้กับวงจรมับ N เป็นแบบขนาน กล่าวคือ ข้อมูลแต่ละบิตจะป้อนเข้าพร้อมๆ กัน

วงจรมับ N บางชนิด ใช้วิธีการป้อนข้อมูล N เป็นแบบอนุกรม วงจรมับประเภทนี้มีความซับซ้อน เพราะต้องมีสัญญาณนาฬิกา มีวงจรมัลติพลาย ฯลฯ ในการป้อนข้อมูล และควบคุมการทำงานด้วยไมโครคอมพิวเตอร์



รูปที่ 2.31 ตัวอย่าง programmable divider โดยใช้ไอซีตระกูล TTL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.32 ตัวอย่างวงจรหาร N ชนิดความเร็วสูง เป็น ไอซีตัวเดียวเบอร์ Toshiba TC 9122


ปัญหาสำคัญของซินธิไซเซอร์อีกอย่างหนึ่งก็คือ วงจรหาร N (หรือวงจรที่ตั้งโปรแกรมได้) ไม่สามารถทำงานที่ความถี่สูงกว่า 25 เมกะเฮิร์ตซ์ได้ ฉะนั้นจึงต้องหาทางลดทอนความถี่ที่ป้อนแก่วงจรหาร N ลงเพื่อให้วงจรลอจิกของวงจรหาร N ทำงานได้ วิธีต่างๆ ที่นิยมใช้ได้แก่ ใช้ความถี่จากออสซิลเลเตอร์พิเศษ (บางครั้งเรียกออสซิลเลเตอร์ PLL) มามิกซ์กับ VCO ให้ความถี่ลดลงก่อนที่จะป้อนให้แก่วงจรหาร อีกวิธีหนึ่งก็คือใช้วิธี ปรีสเกลแบบสอง โมดูลัส หารล่วงหน้าโดยใช้ตัวหารสองค่า

7. วิธีสังเคราะห์แบบที่ใช้วงจรสอง โมดูลัส

วิธีที่จะทำให้ระบบสังเคราะห์ความถี่ผลิตความถี่สูงมากได้อีกวิธีหนึ่งก็คือ การใช้วงจรหารแบบวงจรสอง โมดูลัส (แทนที่จะเป็นวงจรหาร N ธรรมดา ดังที่กล่าวมาแล้ว) ส่วนสำคัญของวงจรหารสอง โมดูลัสก็คือ ไอซีตระกูล ECL ซึ่งมีความสามารถในการทำงานที่ความถี่สูงกว่าตระกูล TTL หลายเท่า ไอซีที่กล่าวถึงนี้จะทำการหารล่วงหน้า (หรือปรีสเกล) ก่อน หมายถึง มีการทำงานในลักษณะที่หารได้สองครั้ง ด้วยค่าสองค่าสลับกันในไอซีตัวเดียว นิยมเรียกไอซีตระกูล ECL นี้ว่า ปรีสเกลเลอร์ชนิดสองโมดูลัส (dual modulus prescaler)

ปรีสเกลเลอร์ตัวนี้สามารถหารความถี่ด้วยตัวเลข 2 ตัว ซึ่งค่าต่างกันอยู่ 1 เช่น หาร 10 หรือ 11 เรียกว่า 10/11 ปรีสเกลเลอร์ หาร 15 หรือ 16 เรียก 15/16 ปรีสเกลเลอร์

ในตัวอย่างต่อไปนี้ใช้ 10/11 ปรีสเกลเลอร์ (รูปที่ 2.31) เอาท์พุทของปรีสเกลเลอร์จะป้อนให้แก่วงจรเคาน์เตอร์ตระกูล TTL 2 ตัว ตัวหนึ่งเป็นเคาน์เตอร์หลัก (main counter) ส่วนอีกตัวหนึ่งเป็นเคาน์เตอร์เสริม (auxiliary counter)



รูปที่ 2.33 หน่วยสังเคราะห์ความถี่แบบใช้วงจรหารสองโมดูลัส

เคาน์เตอร์เสริมจะเป็นตัวบังคับให้พริสเทลเลอร์หารด้วยตัวหาร (modulus) ตัวใด คือหารด้วย 10 หรือ 11 เช่น สมมติว่าป้อนข้อมูล (ความถี่) หรือพริเซตตัวเลขให้เคาน์เตอร์เสริม และในขณะที่ ECL พริสเทลเลอร์ใช้ 11 เป็นตัวหาร เมื่อเคาน์เตอร์เสริมหยุดนับจึงจะส่งคำสั่งไปบังคับให้พริสเทลเลอร์ เปลี่ยนเป็นหารด้วย 10

ตัวเคาน์เตอร์หลักก็เช่นเดียวกัน จะค่อยๆ นับถอยหลังไปเรื่อยๆ จนเป็นศูนย์ เมื่อเคาน์เตอร์ทั้งสองตัวนับถึงศูนย์เมื่อใด ทั้งคู่จะถูกพริเซตด้วยตัวเลขข้อมูล (ความถี่) เนื่องจากเคาน์เตอร์เสริมจะต้องนับถึงศูนย์ก่อน ดังนั้นตัวเลขที่พริเซตให้เคาน์เตอร์เสริมจะต้องน้อยกว่าตัวเลขที่พริเซตให้เคาน์เตอร์หลัก

สมมติว่าตัวเลขที่พริเซตเป็น M ให้แก่เคาน์เตอร์หลัก A ให้แก่เคาน์เตอร์เสริม เริ่มแรกให้พริสเทลเลอร์อยู่ในสถานะหาร 11 ซึ่งจะยังคงหารด้วย 11 ไปจนกว่าเคาน์เตอร์เสริมจะนับลงเป็นศูนย์ นั่นคือเวลาที่ใช้ในการนับของเคาน์เตอร์เสริมเป็นศูนย์ คิดเป็นจำนวนไซเคิล (ของ VCO) ที่ผ่านไปจะเท่ากับ 11 คูณ A ไซเคิล

หลังจากนั้นพริสเทลเลอร์จะถูกบังคับให้เปลี่ยนตัวหารเป็น 10 (โดยเคาน์เตอร์เสริม) ในขณะนี้เคาน์เตอร์หลัก นับผ่าน A ไปแล้ว (พร้อมกันกับเคาน์เตอร์เสริม) เช่นกัน ยังเหลืออยู่อีก $(M - A)$ ไซเคิลก่อนที่จะนับเป็นศูนย์ นั่นคือจะต้องใช้เวลาในการนับเคาน์เตอร์หลักเป็นศูนย์ต่อไปอีก คิดเป็นจำนวนไซเคิล (ของ VCO) ที่ผ่านไปเท่ากับ 10 คูณด้วย $(M - A)$

เพราะฉะนั้นรวมเวลาที่ใช้จึงเป็นผลรวมของเวลาทั้งสองข้างต้น

$$VCO \text{ cycle} = 11A + 10(M-A) = 10M + A$$

ความถี่ของ VCO จะเท่ากับ $(10M + A)$ เท่าของความถี่อ้างอิงหรือ

$$F_{synth} = F_{ref}(10M + A)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขอให้สังเกตว่าผลของตัวเลข M มีผลต่อความถี่ f_{synth} มากกว่าตัวเลข A อยู่ 10 เท่า นอกจากนี้ คิวหาร (10M + A) ก็ไม่สามารถหาได้ครบตัวเลขทุกค่า เนื่องจากมีข้อจำกัดตรงที่ M จะต้องมากกว่าหรือเท่ากับ A ในที่นี้คิวหาร (10M + A) จะหารได้ครบทุกค่าถ้าเกิน 90 แต่ถ้าต้องหารน้อยกว่า 90 จะหารได้ไม่ครบทุกตัว ทดลองหาตัวเลข M กับ A ที่ทำให้คิวหารมีค่า 89 ดู จะพบว่าหาไม่ได้

สมการที่ยกตัวอย่างมาข้างต้น ใช้กับพรี สเกลเลอร์แบบ 10/11 ในกรณีที่พรี สเกลเลอร์ชนิดสอง โมดูลัสเป็นแบบ P และ (N-1) คิวหารจะกลายเป็นดังนี้

$$\begin{aligned} \text{คิวหารของระบบสังเคราะห์ความถี่} &= PM + A \\ \text{คิวหารต่ำสุด} &= P(P - 1) \\ \text{คิวหารสูงสุด} &= P M_{max} + A_{max} \end{aligned}$$

ถ้าโมดูลัส (คิวหาร) ของพรี สเกลเลอร์มีค่ามาก คิวหารต่ำสุดก็จะมากยิ่งขึ้นไปอีก ซึ่งเหมาะสมกับระบบสังเคราะห์ความถี่ที่ผลิตความถี่สูงๆ และช่วงห่างระหว่างช่องแคบ


เหตุผลสำคัญในการใช้พรี สเกลเลอร์ชนิดสอง โมดูลัสก็เพื่อลดทอนความถี่ลง และให้ใช้กับ วงจรหาร N ตระกูล TTL หรือ CMOS ได้ ถ้าใช้พรี สเกลเลอร์แบบ 256/257 ก็จะสามารถสังเคราะห์ความถี่ไปถึงย่าน UHF ได้ ข้อดีอีกอย่างหนึ่งของพรี สเกลเลอร์ชนิดสอง โมดูลัสก็คือ ทำให้การกำเนิดความถี่ที่ไม่ตรงกับ ความถี่ที่แสดงเช่นในสภาวะรับ โลกอลออสซิลเลเตอร์จะผลิตความถี่แตกต่างจากความถี่ใช้งานอยู่เท่ากับ ความถี่ IF ของเครื่องรับ อีกตัวอย่างหนึ่ง เช่น ในกรณีของการเลื่อนความถี่ภาคส่งสำหรับรีพีตเตอร์ (repeater offset) เป็นต้น ลักษณะเด่นของระบบสังเคราะห์ความถี่นี้ก็คือสามารถทำงานที่ความถี่สูง (high speed operation) ได้โดยอาศัยเทคนิคทางดิจิทัลมาช่วย

เรื่องเกี่ยวกับการสังเคราะห์ความถี่

การสังเคราะห์ความถี่มีอยู่หลายแบบ ตัวอย่างที่จะกล่าวถึงต่อไปนี้เป็นหน่วยสังเคราะห์ความถี่ ซึ่งมีขั้นตอนการตั้งความถี่ขั้นละ f_r เท่ากับความถี่อ้างอิง

PLL แบบโดยตรง


วิธีการสังเคราะห์ความถี่วิธีนี้ ใช้ PLL แบบโดยตรง นับว่าเป็นวิธีที่ง่าย ความถี่เอาท์พุทมีค่าเป็น N เท่าของความถี่อ้างอิง (รูปที่ 2.34) ในที่นี้ VCO ต้องสามารถทำงานได้ตลอดย่านความถี่เอาท์พุท ความถี่อ้างอิงจะขึ้นไปได้ถึง 200 เมกะเฮิร์ตซ์ อย่างไรก็ตาม วงจรนับที่โปรแกรมคิวหาร N นั้นมีราคาแพง เราจึงจำเป็นต้องปรับปรุงวิธีสังเคราะห์ความถี่เป็นแบบอื่น



รูปที่ 2.34 PLL แบบโดยตรง

PLL แบบคูณความถี่

สังเกตว่าในรูปที่ 2.35 เราหารความถี่อ้างอิง f_r ลง 9 เท่า ก่อนที่จะป้อนให้แก่วงจรเฟสดีเทกเตอร์ และเอาที่พหุจาก VCO ก็คูณความถี่ขึ้นไป 9 เท่า วิธีนี้ช่วยลดความถี่การทำงานของวงจรหาร N ลง แต่ก็ทำให้ผลตอบสนองต่อการเปลี่ยนความถี่ของ PLL ช้าลง เนื่องจากความถี่ที่ใช้ในการเทียบเฟสต่ำลง




รูปที่ 2.35 PLL แบบคูณความถี่

PLL แบบพริสเกลเลอร์

PLL ในรูปที่ 2.36 ใช้วิธีการความถี่อ้างอิง f_r ลง P เท่า ก่อนที่จะป้อนให้แก่วงจรเฟสดีเทกเตอร์ และใช้วิธีคูณความถี่ขึ้นไป P เท่าภายในลูบ แทนที่จะคูณความถี่ภายนอกลูบดังเช่น PLL แบบคูณความถี่ วงจร VCO ในกรณีนี้ต้องทำงานขึ้นไปถึงความถี่ใช้งาน โดยไม่ต้องมีวงจรมัลติพลาย

วงจรถ่าย P เป็นชุดวงจรฟลิปฟล็อปธรรมดา ซึ่งตัวหารกำหนดไว้ด้วยตัวและสามารถทำงานที่ความถี่สูงได้ เราเรียกว่า วงจรพริสเกลเลอร์ ส่วนวงจรถ่าย N ซึ่งโปรแกรมตัวหารได้นั้น ทำงานที่ความถี่ต่ำลงเช่นเดียวกับ PLL ในรูปที่ 2.35




รูปที่ 2.36 PLL แบบพริสเกลเลอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


PLL แบบพรีสเกลเลอร์ สองโมดูลัส

PLL ในรูปที่ 2.37 ใช้พรีสเกลเลอร์ เช่นเดียวกับ PLL ในรูปที่ 2.36 เว้นแต่วงจรพรีสเกลเลอร์นี้มีโซ่เป็นวงจรรีบซึ่งหารค่าตายตัว P แต่เป็นวงจรรีบซึ่งตัวหารเปลี่ยนค่าได้ ระหว่าง P กับ P + 1 เราเรียกว่าพรีสเกลเลอร์แบบนี้ว่า พรีสเกลเลอร์สองโมดูลัส (เลือกตัวหาร P ก็ได้ หรือจะเลือก P + 1 ก็ได้) วงจรรีบหาร N ซึ่งโปรแกรมตัวหารได้นั้น ทำงานที่ความถี่ต่ำลง



รูปที่ 2.37 PLL แบบพรีสเกลเลอร์ สองโมดูลัส

PLL ในรูปที่ 2.38 อาศัยความถี่อีกความถี่หนึ่งเพื่อผสม (มิกซ์) กับความถี่ VCO ให้เอาต์พุทของ PLL มีความถี่สูงขึ้น ในที่นี้เราปรับชั้นความถี่ได้ขึ้นละ f_r เท่ากับความถี่อ้างอิง และความถี่เอาต์พุทเท่ากับผลรวมความถี่ที่นำมามิกซ์กับความถี่จาก VCO




รูปที่ 2.38 PLL แบบมิกซ์นอกคอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PLL แบบมิกซิงในลูป

PLL ในรูปที่ 2.39 เป็นกรรรมิกซิงแบบหนึ่ง ซึ่งนำกรรรมิกซิมไว้ในลูป สัญญาณเชิงคเว VCO และความถี่มิกซ์ f_m จะบีสกันให้ความต่ำตง แล้วจึงบีสอนลู่วงจรมัหาร N ความถี่เอาก์ทุกเท่ากับผลรวมของ ความถี่ที่นำมามิกซ์ f_m กับความถี่ VCO เช่นเดียวกับรูปที่ 2.38



รูปที่ 2.39 PLL แบบมิกซิงในลูป

2.2.4 วงจรกรองทวมถี่ต่ำ


1. ตั้มทวและ วงจวที่ ใช้งาน

วงจกรองความถี่ต่ำ (LOW-PASS FILTER) เป็นวงจกรองความถี่ต่ำแบบหนึ่งซึ่งจะล่ง สัญญาณความถี่ต่ำกว่าค่าที่เลือกไว้ผ่าน ไปได้ทั้งหมด ในขณะที่จะกำจัดหรือลดทอนความถี่ที่สูงกว่าค่าที่เลือกไว้ คุณสมบัติเช่นนี้ของ วงจรกรองทวมถี่ต่ำ แสดงให้เห็นค้งกร ท่ทกรคยบสนองเชิงตัญญูเฉ (Amplitude response) ซึ่งเป็นกรรทลีสอ (Plot) ะทหว่างขนาด $|H(j\omega)|$ ของสมการทวาทเออร์ ึ่งชัน H(s) (Transfer function) กับความถี่ ω (เรเดียน/วินาที) หรือความถี่ f (Hz) โดยที่ $\omega = 2\pi f$ และที่ทุกความถี่จะ ได้ว่า

$$H(s) = \frac{V_2(s)}{V_1(s)}$$


โดยที่ v_2 เป็นแรงคันเอาก์ทุก และ v_1 เป็นแรงคันอินพุท

สำหรับเส้นกรรค้งรูปที่ 2.40 นั้น เส้นประแสดงถึงการคอบสนองเชิงขนาดของสัญญาณใน ทงขุดมคคิ ส่วนเส้นทึบที่เหตือแสดงถึงการคอบสนองเชิงขนาดในการ ใช้งานจริง ซึ่งสามารถแสดง คุณสมบัติกษณะเฉพาะ ให้ได้ค้เพียงผลคอบสนองทางขุดมคคิมกทที่สุด ค่า ω_c (แปตงเป็น f_c ในหน่วย Hz ได้โดย ไร่ $f_c = \omega_c / 2\pi$) เป็นความถี่ค้ทอพอ (Cutoff frequency) กำหนคจุดที่ $|H(j\omega)|$ มีค่า $1/\sqrt{2}$ หรือ 0.707 เท่า ของค่าแอมปลิจูดสูงสุด ในที่นี้แสดงด้วยค่า A ความถี่ในช่วงย่นที่สามารถผ่านได้อยู่ในช่วง $0 \leq \omega \leq \omega_c$ และ ความถี่ที่เกินจาก ω_c ($\omega > \omega_c$) จะไม่สามารถผ่านไปได้



รูปที่ 2.40 แสดงผลตอบสนองกรองความถี่ต่ำ

เราอาจจะพล็อตกราฟแสดงการตอบสนองเชิงขนาดของสัญญาณอีกรูปแบบหนึ่ง คือระหว่างแอมพลิจูดในหน่วยเดซิเบล ในที่นี้แทนด้วย α กับค่าความถี่ ω หรือ f ซึ่งอาจจะใช้เป็น \log หรือ $\log f$ และจากรูปกราฟที่พล็อตไว้ในรูปที่ 2.41 จะเห็นจุดคัทออฟ (Cutoff point) สัมพันธ์กับ α คิดจากจุดที่ค่า α ลดลงจากเดิมไป 3 dB



รูปที่ 2.41 แสดงผลตอบสนองในหน่วย dB

สมการโพลิโนเมียลอันดับที่สอง (Second - order polynomial) สามารถเทียบเคียงคุณลักษณะเฉพาะของวงจรกรองความถี่ต่ำทางอุดมคติ โดยการหาออกมาในรูปสมการทรานเฟอร์ ฟังก์ชัน ดังนี้

$$\frac{V_2(s)}{V_1(s)} = \frac{K}{s^2 + as + b} \quad (2.1)$$

โดยที่ a และ b เป็นค่าที่กำหนดขึ้น และ k เป็นค่าคงที่ ส่วนอันดับที่สอง (Second - order) ได้มาจากกำลังสูงสุดของสมการโพลิโนเมียลของตัวส่วนหรือตัวหารนั่นเอง ในกรณีของสมการทรานเฟอร์ ฟังก์ชันที่อันดับสูงกว่านี้หาได้โดยสมการที่ (2.1) เช่นเดียวกัน เพียงแต่ตัวหารเป็นนิพจน์ที่มีกำลังสูงสุดตามอันดับนั้นๆ และสามารถหาอัตราขยายของวงจรกรองความถี่ต่ำ โดยกำหนดให้ S ในสมการทรานเฟอร์ ฟังก์ชันเป็นศูนย์ ดังนั้นจากสมการที่ (2.1) จะได้อัตราขยายเป็น K/b


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. วงจรรองความถี่ต่ำแบบบัตเตอร์เวิร์ธ (Low - Pass Butterworth Filter)

เป็นวงจรรองความถี่ที่มีคุณลักษณะเฉพาะ (Characteristic) ใกล้เคียงกับวงจรรองความถี่ต่ำทางอุดมคติ โดยยอมให้ช่วงความถี่ที่ผ่านได้มีค่าแอมพลิจูดเท่าเทียมตลอดย่านที่ยอมให้ผ่านได้ โดยที่การตอบสนองเชิงขนาดของสัญญาณ (Amplitude response) มีค่าตามสมการดังนี้

$$|H(j\omega)| = \frac{K}{\sqrt{1 + (\omega / \omega_c)^{2n}}} \quad (2.2)$$

โดยที่ n เป็นอันดับ (Order) ของวงจรรองความถี่ และตามรูปที่ 2.42 แสดงให้เห็นว่าวงจรรองความถี่สามารถที่จะปรับปรุงคุณลักษณะเฉพาะเกี่ยวกับการตอบสนองเชิงขนาดของสัญญาณให้ดีขึ้นโดยใช้การเพิ่มค่า n หรืออันดับของวงจรรองความถี่ในหัวข้อที่ 3 จะได้อธิบายกรณีค่า n=4



รูปที่ 2.42 แสดงผลตอบสนองกรณีบัตเตอร์เวิร์ธ

วงจรรองความถี่แบบบัตเตอร์เวิร์ธมีข้อดีที่ได้กล่าวไว้แล้ว คือสามารถให้ผลตอบสนองเชิงขนาดของสัญญาณได้เท่าเทียมกันตลอดย่านความถี่ที่ต้องการ เพียงแค่จุดคัทออฟของวงจบบัตเตอร์เวิร์ธนี้จะอยู่ต่ำกว่าจุดคัทออฟของวงจรรองความถี่แบบเชบีเชฟ ไม่ว่าจะป็นอันดับที่ n ใดๆก็ตาม และจะได้กล่าวถึงวงจรรองความถี่แบบเชบีเชฟนี้ต่อไปในหัวข้อ 2.4 จากรูปที่ 2.4 ค่าแอมพลิจูดของสัญญาณจะถูกลดทอนลงด้วยอัตราประมาณ -20n dB/decadeซึ่งเมื่อเปรียบเทียบกับวงจรรองความถี่แบบเชบีเชฟ อัตราการลดทอนของวงจรรองความถี่แบบบัตเตอร์เวิร์ธจะน้อยกว่า (ความชันหรือ slope น้อยกว่านั่นเอง) โดยที่ 1 decade เป็นช่วงห่างระหว่างความถี่


3. วงจรรองความถี่ต่ำแบบเชบีเชฟ (Low - Pass Chabyshev Filter)

วงจรรองความถี่ต่ำแบบเชบีเชฟสามารถหาการตอบสนองเชิงขนาดของสัญญาณตามสมการดังนี้

$$|H(j\omega)| = \frac{K}{\sqrt{1 + \varepsilon^2 C_n^2(\omega / \omega_c)}} \quad (2.3)$$

โดยที่ ε เป็นค่าคงที่ และ C_n เป็นค่าเชบีเชฟโพลิโนเมียลแบบแรกที n ใดๆ และค่า n แสดงถึงจำนวนลูกคลื่นที่กระเพื่อมหรือริบเบิลที่เกิดในช่วงความถี่ที่ยอมให้ผ่านได้ของวงจรแบบนี้ ซึ่งแสดงไว้ดังรูปที่ 2.43

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.43 แสดงผลตอบสนองของวงจรกรองความถี่ต่ำแบบเชบีเชฟ


ค่า ϵ เป็นตัวกำหนดความกว้างของริบเบิล และอาจใช้เป็นตัวกำหนดคุณลักษณะของวงจรกรองความถี่แบบนี้ ตัวอย่างเช่น วงจรกรองความถี่แบบเชบีเชฟ 1/2 dB เป็นวงจรกรองความถี่ซึ่งการตอบสนองเชิงขนาดของสัญญาณในช่วงความถี่ที่ยอมให้ผ่านได้จะมีลูกคลื่นของการกระเพื่อมอยู่ในช่วงกว้างเท่ากับ 1/2 dB ดังอาจกล่าวได้ว่า ที่ ω_c หรือ f_c ซึ่งเป็นความถี่คutoff นั้นเป็นจุดสิ้นสุดของการกระเพื่อม หรือที่เรียกว่า ริบเบิล แชนแนล (Ripple channel) และเช่นเดียวกันสำหรับวงจรกรองความถี่ต่ำแบบเชบีเชฟ 3 dB

วงจรกรองความถี่แบบเชบีเชฟนี้มีข้อเสียเมื่อเปรียบเทียบกับวงจรกรองความถี่แบบบัตเตอร์เวิร์ธคือมีการกระเพื่อมเกิดขึ้นในช่วงความถี่ที่ยอมให้ผ่าน แต่อย่างไรก็ตามวงจรกรองความถี่แบบเชบีเชฟเป็นวงจรกรองความถี่ที่ดีที่สุดใวงจรกรองความถี่ทุกแบบที่นิยม ตามสมการที่ (2.1) ในแง่คุณลักษณะเฉพาะของการค้ำออฟวงจรถามรูปที่ 2.43 ค่า α ในกรณีเชบีเชฟมีค่าประมาณได้จากสูตรคือ $3(n-1)+20\log\epsilon$ ซึ่งจะลาดชันลงเร็วหรือมีความ sharp กว่าวงจรกรองความถี่แบบบัตเตอร์เวิร์ธ (คิดในหน่วย dB) สำหรับย่านความถี่ที่ไม่ต้องการ หรือต้องการกำจัดออกไป

4. วงจรกรองเฉพาะแถบความถี่ (Band - Pass filter)

สมการและวงจรใช้งาน (เฉพาะกรณีอันดับที่สองเท่านั้น)

Band - Pass filter เป็นวงจรกรองความถี่แบบหนึ่งซึ่งจะยอมให้แถบความถี่ช่วงหนึ่งที่ได้เลือกไว้ผ่านวงจรชนิดนี้ไปได้เท่านั้น โดยจะลดทอนความถี่อื่นใดนอกเหนือจากช่วงกว้างของแถบความถี่ที่ได้เลือกไว้แล้ว ในที่นี้ตามรูปที่ 2.44 สมมติให้มีความกว้างเท่ากับ B และมีความถี่ที่จุดกึ่งกลางของแถบความถี่เป็น ω_0 สำหรับค่า B และ ω_0 กำหนดให้อยู่ในรูปหน่วยเรเดียน/วินาที หรือ B อาจกำหนดในหน่วย Hz และมีความถี่กึ่งกลางเป็น $f_0 = \omega_0 / 2\pi$ (Hz) คุณสมบัติตามที่กล่าวมาของวงจร Band - Pass filter แสดงให้เห็นตามรูปกราฟแสดงการตอบสนองเชิงขนาดสัญญาณดังรูปที่ 2.44 โดยเส้นประแสดงถึงการตอบสนองเชิงขนาดในทางอุดมคติ ส่วนเส้นทึบแสดงถึงการตอบสนองเชิงขนาดในการใช้งานจริง



รูปที่ 2.44 แสดงผลการตอบสนองของกรณีกรองเฉพาะแถบความถี่

สมการ โพลี โนเมียลอันดับที่สองสามารถเทียบเคียงคุณลักษณะเฉพาะของวงจรกรองเฉพาะแถบความถี่ทางอุดมคติได้ โดยกำหนดค่า B และ ω_0^2 ให้เหมาะสม ซึ่งจะได้ออกมาในรูปสมการทรานเฟอร์ฟังก์ชัน ดังนี้

$$H(s) = \frac{V_2(s)}{V_1(s)} = \frac{Ks}{s^2 + Bs + \omega_0^2} \quad (2.4)$$

มีค่าพารามิเตอร์สำคัญที่ควรสนใจอยู่ค่าหนึ่งในการออกแบบวงจรกรองเฉพาะแถบความถี่นี้ คือ ค่า Q หรือควอลิตี้แฟกเตอร์ (Quality factor) ซึ่งหาได้จาก

$$Q = \omega_0/B$$

หรือ $Q = f_0/B$ เมื่อกำหนด B ในหน่วย Hz

โดยค่า Q จะบ่งบอกให้ทราบถึงความกว้างของช่วงความถี่ที่ยอมให้ผ่าน ถ้า Q ยิ่งมาก วงจรที่ออกแบบนั้นจะทำการกรองแถบความถี่ให้ผ่านไปได้ในช่วงแคบมากขึ้น นั่นคือจะผ่านแถบความถี่ไปได้น้อยลง มีความชันหรือ Sharpness มากขึ้น เมื่อเทียบกับความถี่กลาง ω_0 (หรือ f_0) โดยที่ค่าเกน (gain) ของวงจร BPF นี้กำหนดได้จากค่าแอมพลิจูดของ $H(s)$ ในสมการที่ 2.4 ที่จุดกึ่งกลางของแถบความถี่ (ω_0 หรือ f_0) จะได้ค่าเกน = K/B

2.3 การออกแบบวงจรรขยายสัญญาณแบบใช้ S พารามิเตอร์

ในคู่มือทรานซิสเตอร์บางครั้งจะให้ข้อมูลมาเป็น S พารามิเตอร์ การคำนวณหาเสถียรภาพของวงจรถึงให้วิธีหาค่า C หรือ K ไม่ได้ ต้องใช้หาค่า D_S (Intermediate quantity) ในสมการที่ 2.6

$$D_S = S_{11}S_{22} - S_{12}S_{21} \quad (2.5)$$

จากนั้นจึงเอาค่า D_S มาหาค่า K (Rollett stability factor) ในสมการที่ (*)

$$K = [1 + |D_S|^2 - |S_{11}|^2 - |S_{22}|^2] / [2|S_{21}||S_{12}|] \quad (2.6)$$

ถ้าค่า K มากกว่า 1 แสดงว่าวงจรมีเสถียรภาพดี

ถ้าค่า K น้อยกว่า 1 แสดงว่าวงจรมีเสถียรภาพอาจเกิดการออสซิลเลชันบางความถี่ได้

ถ้าคำนวณเลขออกมาแล้วค่า K น้อยกว่า 1 ให้จัดการดังนี้

1. เลือกจุดไบอัสใหม่
2. เลือกทรานซิสเตอร์ที่แตกต่างออกไป
3. ทำการลดอัตราขยายโดยให้วงจรมิแมตช์กัน (match) กัน

ส่วนค่าอัตราขยายสูงสุดที่ทำได้ดูจากสมการที่ (2.7)

$$MAG = 10 \log \left[|S_{21}| / |S_{21}| \right] + 10 \log |K - \sqrt{K^2 - 1}| \quad (2.7)$$

จากสมการที่ (2.7) จะเห็นว่าค่า $+K^2 - 1$ จะมีปัญหาในการคำนวณ เพราะต้องเลือกเพียงเครื่องหมายเดียว การเลือกเครื่องหมายสามารถทำได้โดยหาค่า B_1 เสียก่อนจากสมการที่ (2.8)

$$B_1 = 1 + |S_{11}|^2 - |S_{22}|^2 - |D_S|^2 \quad (2.8)$$

ถ้าค่า B_1 มีเครื่องหมายลบก็ใช้ได้ $+K^2 - 1$ ถ้าค่า B_1 มีเครื่องหมายเป็นบวกก็ใช้ได้ $-K^2 - 1$

บางครั้งการออกแบบวงจรมิแมตช์กันดีระหว่างทรานซิสเตอร์กับโหลด เราสามารถหาการสะท้อนกลับของคลื่นได้จากสมการที่ 2.9

$$C_2 = S_{22} - (D_S S_{11}^*) \quad (2.9)$$

โดยค่า D_S หาได้จากสมการที่ (2.10)

$$B_2 = 1 + |S_{22}|^2 - |S_{11}|^2 - |D_S|^2 \quad (2.10)$$

ส่วนค่าแมกนิจูด (magnitude) ของสัญญาณสะท้อนกลับหาได้จากสมการที่ 2.11

$$|\xi_L| = [B_1 + B_2 - 4|C_2|^2] / 2|C_2| \quad (2.11)$$

ในทำนองเดียวกันก็สามารถหาค่าของสัญญาณสะท้อนกลับด้านซอส (source) ได้ ดังสมการที่ 2.12

$$|\xi_S| = [S_{11} + \{S_{12}S_{21}\xi_L\} / \{1 - (\xi_L - S_{22})\}] \quad (2.12)$$

ค่าของ ξ_L และ ξ_S สามารถพล็อตในสมิททาร์ทได้

การออกแบบวงจรขยายโดยกำหนดค่าอัตราขยายไว้แล้วสามารถทำได้ โดยการคำนวณและใช้สมิทซาร์ทช่วย ดังรายละเอียดในการคำนวณดังต่อไปนี้

1. คำนวณหาค่า D_S โดยใช้สมการที่ 2.5
2. คำนวณหาค่าของ D_2 โดย

$$D_2 = |S_{22}|^2 - |D_S|^2 \quad (2.13)$$

3. คำนวณหา C_2 โดย

$$C_2 = S_{22} - D_S S_{11}^* \quad (2.14)$$

4. คำนวณหาค่า G โดย

$$G = \text{ค่าอัตราขยายที่กำหนดขึ้น} / |S_{21}|^2 \quad (2.15)$$

โดยค่าอัตราขยายใช้เฉพาะค่าบวกและเป็นเท่าไม่ใช่ dB

5. หาจุดศูนย์กลางของวงกลมในสมิทซาร์ทได้จาก


$$r_0 = G C_2^* / (1 + D_2 G) \quad (2.16)$$

6. คำนวณหารัศมีของรัศมีของวงกลมในสมิทซาร์ทจาก

$$P_0 = \left[1 - (2 |S_{12} S_{21}| G) + |S_{12} S_{21}|^2 G^2 \right]^{1/2} / (1 + C_2 G) \quad (2.17)$$

วิธีหาขอบเขตของความเสถียรภาพบนกราฟสมิทซาร์ท

วิธีหาขอบเขตของความเสถียรภาพบนกราฟสมิทซาร์ท เป็นวิธีที่ดีที่สุดในการตรวจสอบเสถียรภาพของวงจร เพราะจากวิธีการหาค่า C และ K เพื่อตรวจสอบเสถียรภาพนั้นยังมีขีดจำกัดอยู่ เมื่อเกิดการเปลี่ยนแปลงค่าซอสและโหลดอิมพีแดนซ์ขึ้นทรานซิสเตอร์มักจะออสซิลเลต ถ้าใช้วิธีพล็อตลงในสมิทซาร์ทเราก็จะพบพื้นที่ที่ปลอดภัยได้ โดยรู้ว่าโหลดและซอสอิมพีแดนซ์จะเปลี่ยนแปลงได้ช่วงใด ช่วงวงกลมที่วงจรมีเสถียรภาพเราเรียกว่า Stability circle ซึ่งโดยปกติจะมีวงกลมเสถียรภาพของอินพุตและเอาต์พุต ถ้าวงกลมเสถียรภาพของอินพุตและเอาต์พุตอยู่นอกสมิทซาร์ท แสดงว่าวงจรไม่มีเสถียรภาพดูรูปที่ 2.45



รูปที่ 2.45 แสดง Stabilities circles ของทรานซิสเตอร์ซึ่งทำงานในช่วง ไม่มีเสถียรภาพ

วิธีการคำนวณคุณสมบัติของวงจร โดยการนำค่าที่คำนวณไปพล็อตในสมิทชาร์ท ทำได้ดังนี้

1. คำนวณค่า D_S โดยใช้สมการที่ 2.5

2. คำนวณหาค่า C_1 โดย

$$C_1 = S_{11} - D_S S_{22}^* \quad (2.18)$$

3. คำนวณหาค่า C_2 จากสมการ (2.14)

4. คำนวณหาจุดศูนย์กลางของวงกลมเสถียรภาพทางด้านอินพุทโดย

$$R_{S1} = C_1^* / [|S_{11}|^2 |D_S|^2] \quad (2.19)$$

5. คำนวณหารัศมีจาก

$$P_{S1} = \left| \frac{S_{12} S_{21}}{|S_{11}|^2 - |D_S|^2} \right| \quad (2.20)$$

6. คำนวณจุดศูนย์กลางของวงกลมเสถียรภาพทางเอาต์พุทจาก

$$r_{S2} = \left| \frac{C_2^*}{|S_{22}|^2 - |D_S|^2} \right| \quad (2.21)$$

7. คำนวณหารัศมีจาก

$$P_{S2} = \left| \frac{S_{12} S_{21}}{|S_{22}|^2 - |D_S|^2} \right| \quad (2.22)$$

บทที่ 3

การคำนวณและการสร้าง

3.1 การออกแบบวงจรโวลเตจคอนโทรลอสซิลเลเตอร์ (Voltage Control Oscillator)


แม้ว่าทฤษฎีเกี่ยวกับการสร้างวงจรวอลเตจคอนโทรลอสซิลเลเตอร์ นั้นเป็นที่ทราบดีกันโดยทั่วไปแล้วก็ตาม แต่ในทางปฏิบัติมักจะมีปัญหาที่คาดไม่ถึงหลายอย่างเกิดขึ้นมา ยกตัวอย่างเช่น คลื่นที่ผลิตออกมามีฮาร์โมนิคต่างๆ รวมอยู่มากหรือกล่าวได้ว่ามีค่าที่เอชที. สูง แม้ว่าการลดค่าที่เอชที. ของคลื่นรูปไซน์ ที่ได้ออกมานี้อาจทำได้โดยการใช้ฟิลเตอร์ (Filter) กรองเอาฮาร์โมนิคที่ไม่ต้องการทิ้งไปได้ก็ตาม แต่ก็จะทำให้วงจรมีความยุ่งยากซับซ้อนขึ้น

ในการออกแบบนี้ใช้วิธีการออกแบบวงจรวอลเตจคอนโทรลอสซิลเลเตอร์ที่สร้างคลื่นรูปไซน์ที่มีค่าที่เอชที. ค่าโดยหลีกเลี่ยงการใช้ฟิลเตอร์ที่ยุ่งยากมากรองเอาฮาร์โมนิคที่ไม่ต้องการออกไป หลักการออกแบบ

เนื่องจากวงจรวอลเตจคอนโทรลอสซิลเลเตอร์จะแบ่งการทำงานเป็น 2 ช่วงคือ ช่วงเริ่มต้น (starting point) ซึ่งมีค่าลูปเกน (loop gain) $AB \gg 1$ และช่วงทำงาน (operating point) ซึ่งมีค่า $AB = 1$ และ $\phi \approx 0$ ดังนั้นย่านการทำงานของแอมพลิฟายเออร์จะต้องเป็นชนิดไม่เป็นเชิงเส้น (non-linear) ทั้งนี้เพื่อรักษาเสถียรภาพของขนาดของสัญญาณเอาต์พุตไว้ ซึ่งเป็นเหตุให้สัญญาณที่ได้ออกมามีฮาร์โมนิคต่างๆ รวมอยู่ด้วย

เพื่อลดขนาดของฮาร์โมนิคต่างๆ ให้น้อยลงนั้น เราใช้วิธีลดค่าเกนเริ่มต้น (starting gain) เพื่อไม่ให้แอมพลิฟายเออร์ทำงานเข้าสู่อันที่ไม่เป็นเชิงเส้นมากเกินไปอย่างหนึ่ง และอีกอย่างหนึ่งก็คือใช้วงจรรีโซเนเตอร์ (resonator) ที่มีค่า Q สูง เพื่อที่จะได้มีคุณสมบัติเสมือนเป็นแบนด์พาสฟิลเตอร์ซึ่งมีช่วงความถี่ผ่านได้แคบ ช่วยกรองฮาร์โมนิคซึ่งๆ ไม่ต้องการทิ้งไป

เพื่อให้เข้าใจวิธีการดียิ่งขึ้น จะใช้วงจร โคลพิทท์ออสซิลเลเตอร์ แสดงในรูปที่ 3.1 มาประกอบการพิจารณาเป็นหลัก



รูปที่ 3.1 วงจร Colpitts oscillator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปกติเราใช้ คอมมอนเบสทรานซิสเตอร์ เป็นแอมพลิฟายเออร์ เพราะมีการตอบสนองต่อความถี่ได้สูง และมี เฟสชิฟ (ϕ) ระหว่างอินพุตกับเอาต์พุตน้อย


การแก้ไขไม่ให้ทรานซิสเตอร์ทำงานเข้าสู่ย่านนอนลิเนียร์ (non-linear) มากเกินไป

เนื่องจากลัทธิวงจรมอดูคอมมอนเบส ดังนั้น อินพุตริซีสเตนต์ จะมีค่าประมาณเท่ากับ $\frac{KT/q}{I_{EQ}} \approx \frac{0.026}{I_{EQ}}$ ที่ 25° c ซึ่งมีค่าน้อย ดังนั้นจะเห็นว่าจะต้องใช้อัตราส่วนของโวลท์เทจสำหรับ การป้อนที่ฟ

โวลเทจที่ไวเตอร์ มาก ซึ่งทำได้ยาก และวงจรมอดูจะมีค่าอัตราขยายเริ่มต้น (starting gain) ที่สูงมากเกินไป เราอาจแก้ไขได้โดยการล่อความต้านทานอนุกรมกับ อินพุตริซีสเตนต์ ซึ่งจะช่วยให้สามารถลดค่าอัตราขยายเริ่มต้นได้ โดยค่าความต้านทานนี้ขึ้นอยู่กับทรานซิสเตอร์และการทดลอง โดยปรกติอยู่ในช่วงน้อยกว่า 100 โอห์ม และควรใช้ความต้านทานชนิดคอมโพสิชัน เนื่องจากความต้านทานชนิดนี้มีค่า พาราซิติกอินคักเตนท์ น้อย


การทำให้รีโซเนเตอร์มีค่า Q สูง

จากรูป 3.4 เนื่องจากการล่อวงจรมอดูเป็นชนิด คอมมอนเบส เราอาจพิจารณาได้ว่าทรานซิสเตอร์จะทำตัวเสมือนเป็นตัวจ่ายกระแส (current source) ต่อขานานกับอินคักเตนท์



รูปที่ 3.2 วงจรเสมือนของ L ที่ความถี่สูง

และในทางปฏิบัติ ไม่สามารถเลือก C ที่มีค่ามากๆ ได้ เนื่องจาก C จะเกิด เซลฟ์เรโซแนนซ์ (selfresonance)



รูปที่ 3.3 วงจรเสมือนของ C ที่ความถี่สูง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.3 วงจรเสมือนของ C จะมี L และ R อนุกรมอยู่ด้วย เนื่องจากความยาวขาและ R ที่ขนานกับ C นั้นแทนค่าการสูญเสียเนื่องจากสารไดอิเล็กตริก X_L จะเพิ่มขึ้นเมื่อความถี่สูงขึ้น ในขณะที่ X_C ลดลง ถ้า $X_L = X_C$ ก็จะเกิดเซลเฟเรโซแนนซ์ ความถี่สูงกว่าความถี่ เซลเฟเรโซแนนซ์ C จะกลายเป็น L ค่า C ยิ่งมาก ความถี่ เซลเฟเรโซแนนซ์ ลดลง

ประสิทธิภาพ

พิจารณารูปที่ 3.4 จะเห็นว่าวงจร RLC เรโซเนเตอร์ความต้านทาน 3 ตัวขนานกันอยู่ เราต้องการให้พาเวอร์ไปตกคร่อมโหลด (R_L) มากที่สุด นั่นคือ $R_L = R_p \parallel N^2 R_i$ จากสมการนี้เราสามารถหาค่า N ที่

เหมาะสมได้ว่า
$$N = \sqrt{\frac{R_L R_p}{R_i (R_p - R_L)}}$$
 เมื่อวงจรต่อให้ทำงานกลาส A ที่จุดไบอัส



รูปที่ 3.4 วงจรรีโซเนเตอร์

คาปาซิแตนซ์ และ ความต้านทาน 3 ตัว คือ

1. ความต้านทานซึ่งแทนค่าการสูญเสียของ L
2. ความต้านทานซึ่งถูกแปลงจากอินพุทรีซิสเตนซ์ของทรานซิสเตอร์ โดย คาปาซิทีฟ โวลเตจทีไวเดอร์
3. โหลด

อุปกรณ์เหล่านี้จะประกอบเป็นวงจร พาราเรลเรโซเนนซ์ หรือรีโซเนเตอร์ที่มีค่า $Q = \frac{R}{X} =$

$R_0 \omega C = \frac{R_0}{\omega L}$ ดังนั้นการที่จะทำให้ Q มีค่าสูงได้ก็โดยการทำให้ R_0 ให้มีค่ามาก L มีค่าน้อย หรือ/และ ทำ

ให้ C มีค่ามาก แต่อย่างไรก็ตาม ในทางปฏิบัติเราไม่สามารถเลือกค่า Q ที่สูงมากได้ เนื่องจาก R_p (การสูญเสียเนื่องจากความต้านทานใน L) มีค่าจำกัด ทั้งนี้เพราะเมื่อดูจากวงจรเสมือนของ L ที่ความถี่สูง ดังรูป 3.2

ที่ความถี่สูง กระแสจะไหลที่ผิวของตัวนำมากกว่าภายใน ทำให้ R_{ac} มีค่ามากกว่า R_{dc} ซึ่งค่าความต้านทานนี้ทำให้เกิดการสูญเสียใน L วิธีแก้ไขก็คือ ใช้ลวดทองแดงชุบเงินที่ผิว สร้าง L และมีรูปร่างที่เหมาะสม

$$\frac{V_{CBQ}}{I_{CQ}} = R_0 (R_0 = R_L // R_p // N^2 R_i)$$

$$V_P = 2V_{CBQ}$$

$$I_P = 2I_{CQ}$$

กรณีที่เพาเวอร์ตกคร่อมโหลดมากที่สุดได้ก็ต่อเมื่อ $R_0 = \frac{R_L}{2}$ ดังนั้น

$$P_L = \frac{I_{CQ}^2}{2} \times \frac{R_L}{4}$$

เพาเวอร์ที่สูญเสียที่ทรานซิสเตอร์

$$= V_{CBQ} I_{CQ}$$

$$= \frac{I_{CQ}}{2} R_0$$

$$= \frac{I_{CQ}^2}{2} \times \frac{R_L}{2}$$

$$\text{ประสิทธิภาพสูงสุด} = 25\%$$

ขั้นตอนการออกแบบ

ขั้นตอนการออกแบบ จะใช้วงจรดังรูปที่ 3.5

1. กำหนดความถี่และเพาเวอร์ที่ต้องการ (ปรกติประมาณ 10 mW)
2. เลือกทรานซิสเตอร์ที่มี F_T อย่างน้อยมากกว่า 2 เท่าของความถี่ที่ใช้
3. เลือกทรานซิสเตอร์ที่สามารถทนการสูญเสียได้มากกว่า 4 เท่าของเพาเวอร์ที่ต้องการ และสามารถทนโหลดและกระแสสูงสุดได้
4. กำหนดค่า Q (ควรมากกว่า 50 เพื่อให้ที่เฮซติ, มีค่าน้อย)
5. กำหนดค่า R_L (สำหรับย่าน VHF ควรสูงกว่า 1 K)
6. หาค่า C_i และ L_i


$$C_i = \frac{Q}{2\pi f_0 R_0} \quad R_0 = \frac{R_L}{2}$$

$$L_i = \frac{1}{(2\pi f_0)^2 C_i}$$

7. หาค่า I_{CQ}

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_{CQ} = \sqrt{\frac{8P_L}{R_L}}$$



รูปที่ 3.5 วงจรออสซิลเลเตอร์

8. กำหนด R_i

$$R_i = R_e + r_e$$

$$r_e = \frac{0.026}{I_{CQ}} \Omega$$

9. หาค่าอัตราส่วนของโวลเตจของคาปาซิทีฟโวลเตจดีไวเดอร์ (E) เนื่องจากค่า R_p ของ L นั้นหาได้ยาก คำนึงถึงสิ่งที่ไว้ก่อน ซึ่งในทางปฏิบัติ ถ้าไม่เลือกค่า Q มากเกินไป ก็จะไม่ทำให้ผลการออกแบบผิดพลาดมากเกินไป

$$N \approx \sqrt{\frac{R_L}{R_i}}$$

10. เลือกค่า C_f (ใช้ปรับความถี่)

$$C_f = C_s + C_f + C_{CB}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

C_{CB} คือค่าคาปาซิเตอร์ระหว่างขาเบสและคอลเลคเตอร์ของทรานซิสเตอร์ (ทราบจาก DATA ของทรานซิสเตอร์) เราจะเลือก C_S ประมาณ 50% ของ C_i

11. หาค่า C_1 และ C_2

$$C_1 = \frac{N C_S}{N-1}$$

$$C_2 = N C_S$$

12. กำหนดค่า R_E

R_E เป็นความต้านทานไบอัสที่ขาอีมิเตอร์ ควรมีค่ามากกว่า 500 โอห์ม

13. หาค่า $V_{cc\min}$

$$V_{CBQ} = I_{CQ} R_o$$

$$V_{cc\min} = V_{CBQ} + V_{BE} + I_{CQ} (R_E + R_c)$$

$$V_{BE} = 0.7V$$

14. หาค่า R_1, R_2

$$V_E = I_{CQ} (R_E + R_c)$$

$$V_B = V_E + V_{BE}$$


เลือก Bleeder current ควรมีค่ามากกว่า $\frac{1}{10} I_{CQ}$

$$R_2 = \frac{V_B}{I_{bleeder}}$$

$$R_1 = \frac{V_{cc} - V_B}{I_{bleeder}}$$

การสร้างอินดักเตอร์ และการแปลงความต้านทานโหลดให้สูงขึ้น

การสร้าง L เนื่องจาก L มีค่าน้อย (< 100 μ H) ดังนั้นเพื่อความเหมาะสมจะสร้างโดยวางตัวนำบนพื้น Ground Plane ดังรูป 3.6




รูปที่ 3.6 โครงสร้างของ L

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{L}{\ell} = \frac{\mu_0}{2\pi} \cosh^{-1} \frac{d}{2a} \quad \text{H/m}$$

เนื่องจากในระบบความถี่สูง Z_{in} , Z_{out} และ Z_0 (ค่าแรกเทอร์มินัล อิมพีแดนซ์) ค่า 50Ω จึงควรแปลงค่า Z_L ให้สูงขึ้นก่อน โดยการวาง L 2 คิวขนานกัน ดังรูป 3.7



รูปที่ 3.7 การแปลงค่าความต้านทานของโหลด

$$R_L = N^2 R_L$$

$$\frac{l_1}{l_2} = N$$

$$R_L = 50 \Omega$$

สำหรับ บายพาสคาปาซิเตอร์ ใช้ ทูทคาปาซิเตอร์ (through capacitor) ซึ่งมีค่า 1000 พิโกฟาร์ด เมื่อนำวารีเคปมาต่อเข้ากับวงจรออสซิลเลเตอร์ จะทำให้ได้วงจร โวลเตจคอนโทรลลอสซิลเลเตอร์ ดังรูปที่ 3.8 ๗

3.2 การออกแบบวงจรโลว์นอยส์แอมพลิฟายเออร์ โดยใช้ S พารามิเตอร์

1. ข้อมูลต่างๆ จากค่าตัวชี้ท (data sheet) ของทรานซิสเตอร์เบอร์ BFG 540W ที่ความถี่ 144 MHz อ่านค่าได้ดังนี้

$$S_{11} = 0.65/-51^\circ$$

$$S_{21} = 5.0/149^\circ$$

$$S_{12} = 0.02/64^\circ$$

$$S_{22} = 0.65/-30^\circ$$

2. หาค่า D_S จากสมการ

$$D_S = S_{11}S_{22} - S_{12}S_{21}$$

3. หาค่า K (Stability factor) จากสมการ

$$\begin{aligned} K &= (1 + |D_S|^2 - |S_{11}|^2 - |S_{22}|^2) / 2|S_{21}||S_{12}| \\ &= (1 + 0.154 - 0.423 - 0.423) / 2 \times 5 \times 0.2 \\ &= 0.308 / 2 \\ &= 1.54 \end{aligned}$$

4. หา MAG (อัตราการขยายสูงสุด) จากสมการ

$$\begin{aligned} MAG &= \frac{|S_{21}|}{|S_{12}|} (K - \sqrt{K^2 - 1}) \\ &= \frac{5.0}{0.02} (1.54 - \sqrt{1.54^2 - 1}) \\ &= 92.21 = 19.64dB \end{aligned}$$

5. เลือกใช้อัตราการขยาย (G_P) = 17 dB

$$G = \frac{G_P}{|S_{21}|^2} = \frac{50.1}{25} = 2$$

6. หาจุดศูนย์กลางของวงกลมสมิทชาร์ทได้จาก

$$\begin{aligned} r_0 &= GC_2^* / (1 + G(|S_{22}|^2 - |D_S|^2)) \\ C_2 &= S_{22} - D_S S_{11}^* \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 &= (0.363 - j0.325) - (0.2548 \angle -163) \\
 &= 0.319 - j0.253 \\
 &= 0.407 \angle -38.42^\circ
 \end{aligned}$$

7. หาค่าสัมประสิทธิ์ของวงกลมในสมิทซาร์ทจาก

$$\begin{aligned}
 P_o &= \frac{[1 - (2k|S_{12}S_{21}|G) + |S_{12}S_{21}|^2 G^2]^{0.5}}{1 + C_2 G} \\
 &= \frac{[1 - (2 * 154 * 0.1 * 2) + 0.01 * 4]^{0.5}}{1 + 2(0.4225 - 0.154)} = 0.424
 \end{aligned}$$

8. วาดวงกลมลงบนสมิทซาร์ท

9. เลือกค่า ξ_L ที่วงกลมอัตราขยาย 17 dB ได้

$$\xi_L = 0.11 \angle 60^\circ$$

และเลือกค่า ξ_S จากนอยส์ฟิกเกอร์ไซเคิล (noise figure cycle) ได้

$$\xi_S = 0.45 \angle 60^\circ$$

$$G_r = \left[\frac{|S_{21}|^2 (1 - |\xi_L|^2) (1 - |\xi_L|^2)}{|1 - \xi_{IN} \xi_S|^2 |1 - S_{22} \xi_L|^2} \right]$$

$$\xi_{IN} = S_{11} + \frac{S_{12} S_{21} \xi_L}{1 - S_{22} \xi_L}$$


ดังนั้นจะได้ $G_t = 15.8$ dB

$$\xi_L = 0.11 \angle 60^\circ = 1.1 + j0.2$$

$$Z_L = 50(1.1 + j0.2)$$


$$\xi_S = 0.45 \angle 60^\circ = 1.07 + j1.03$$

$$Z_S = 50(1.07 + j1.03) = 53.5 + j51.5 = 74.26 \angle 43.91^\circ$$



รูปที่ 3.9 แสดงวงจรโลว์นอยส์แอมพลิฟายเออร์ที่ใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.10 แสดงสมิตซ์ชาร์ตที่ใช้ในการออกแบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 การออกแบบวงจรกรองความถี่

3.3.1 การออกแบบวงจรกรองความถี่ต่ำผ่าน (Low Pass Filter: LPF)

วงจรกรองความถี่ต่ำผ่านนี้ใช้แบบบัตเตอร์เวิร์ธ (Butterworth) ออกแบบโดยมุ่งหวังให้มีคุณสมบัติทางความถี่ตอบสนองที่ราบเรียบ โดยเลือกค่า Q พอสมควร ค่าการสูญเสียในวงจรกรองความถี่แบบนี้หาได้จากสมการที่ (3.1)

$$A_{bd} = 10 \log [1 + (\omega / \omega_c)^{2n}] \quad (3.1)$$

โดยที่ ω : ความถี่ที่ต้องการทราบค่าการสูญเสียของสัญญาณ

ω_c : ความถี่ที่จุดตัดของความถี่ตอบสนองโดยคิดที่ -3 dB

n : จำนวนอินดักเตอร์และคาปาซิเตอร์

ในวงจรกรองความถี่แบบบัตเตอร์เวิร์ธ เมื่อทำการนอร์มัลไลซ์ (normalize) คือคิดเสมือนความต้านทาน 1 โอห์ม จะได้


$$A_k = 2 \sin[(2k-1)\pi/2n]$$

k : จำนวนอินดักเตอร์และคาปาซิเตอร์


A_k : ค่าของรีแอกแตนซ์ (reactance) ที่แต่ละค่าของ k

ค่าของ A_k หาได้ดังตารางที่ 3.1

ตารางที่ 3.1 แสดงตัวอย่างค่าอินดักแตนซ์และคาปาซิเตอร์ เมื่อค่า $R_s = R_L = 1$ โอห์ม โดยใช้วงจรแบตเตอรี่
เวิร์ธ




n	C ₁	L ₂	C ₃	L ₄	C ₅	L ₆	C ₇
2	1.414	1.414					
3	1	2	1				
4	0.765	1.848	1.848	0.765			
5	0.618	1.648	2	1.618	0.618		
6	0.518	1.618	1.932	1.932	1.414	0.518	
7	0.445	1.247	1.802	2	1.802	1.247	0.445
n	L ₁	C ₂	L ₃	C ₄	L ₅	C ₆	L ₇




เมื่อค่าของ $R_s \neq R_L$ ต้องใช้ค่าในตารางที่ 3.2

ตารางที่ 3.2 แสดงค่าของ L และ C ของวงจรฟิวดเตอร์แบบบัตเตอร์เวิร์ทเมื่อ $R_s \neq R_L$



n	RL/RS	C1	L2	C3	L4
2	1.111	1.035	1.835		
	1.25	0.849	2.121		
	1.429	0.697	2.439		
	1.667	0.566	2.828		
	2	0.448	3.346		
	2.5	0.342	4.095		
	3.333	0.245	5.313		
	5	0.156	7.707		
	10	0.074	14.814		
	1.414	0.707			
3	0.9	0.808	1.633	1.599	
	0.8	0.844	1.384	1.926	
	0.7	0.915	1.165	2.277	
	0.6	1.023	0.925	2.702	
	0.5	1.181	0.779	3.261	
	0.4	1.425	0.604	4.064	
	0.3	1.838	0.44	5.363	
	0.2	2.669	0.284	7.91	
	0.1	5.167	0.138	15.455	
	1.5	1.333	0.5		
4	1.111	0.466	1.592	1.744	1.469
	1.25	0.388	1.695	1.511	1.811
	1.429	0.325	1.862	1.291	2.175
	1.667	0.269	2.103	1.082	2.613
	2	0.218	2.452	0.883	3.187
	2.5	0.169	2.986	0.691	4.009
	3.333	0.124	3.883	0.507	5.338
	5	0.08	5.684	0.331	7.94
	10	0.039	11.094	0.162	15.642
	1.531	1.577	1.082	0.383	



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการทดลองนี้ ได้ทำการกำหนดค่าให้ $R_S = R_L = 50 \Omega$ และต้องการออกแบบ วงจรโลว์พาสฟิลเตอร์ให้มีค่า $f_c = 145 \text{ MHz}$


ขั้นตอนการออกแบบ

1. ทำการนอร์มัลไลซ์ (Normalized) จะได้ว่า

$$R_S = R_L = 1$$

$$\frac{R_L}{R_S} = 1$$

2. จากตารางที่ 3.1 เลือกค่า $n = 7$ ค่า C และ L ได้ตามวงจร



รูปที่ 3.11 วงจรกรองความถี่ต่ำผ่านที่หาค่าต่างๆ จากตาราง

3. แปลงค่าให้เหมาะสมกับความถี่ 145 MHz ที่ต้องการ โดยใช้สูตรการแปลงค่า

$$L' = \frac{k_m}{k_f} \cdot L$$


$$C' = \frac{1}{k_m k_f} \cdot C$$

โดยที่


$$k_m = 50$$

$$k_f = 2\pi f = 2\pi \cdot 145 \cdot 10^6$$

4. จะได้วงจรที่สมบูรณ์ดังรูป




รูปที่ 3.12 แสดงวงจรสมมูลของวงจรความถี่ต่ำผ่าน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.2 วงจรกรองช่วงความถี่ผ่าน (Band Pass Filter : BPF)

ทำการออกแบบวงจรแบนด์พาสฟิลเตอร์โดยใช้ 2 - เรโซเนเตอร์แบนด์พาสฟิลเตอร์ (2-resonator Band Pass Filter) ลักษณะวงจรจะเป็นดังรูป




รูปที่ 3.12 แสดงวงจรแบนด์พาสฟิลเตอร์ที่ใช้งาน

3.4 วงจรมิกเซอร์ (Mixer)

ลักษณะของวงจรมิกเซอร์จะเป็นริงบาลานซ์มอดูเลเตอร์ (Ring Balance Modulator)

ลักษณะวงจรที่ใช้งานจะเป็นดังรูปที่ 3.13



รูปที่ 3.13 วงจรมิกเซอร์

3.5 วงจรสังเคราะห์ความถี่โดยใช้เฟสล็อกคูล่วงความถี่ 144 MHz


วงจรสังเคราะห์ความถี่โดยใช้เฟสล็อกคูล่วงความถี่ได้ออกแบบโดยใช้พรีสเกลเลอร์สองโมดูลัส (dual modulus prescaler) โดยที่ส่วนประกอบของวงจรสังเคราะห์ความถี่นี้คือ

1. วงจรโวลเตจคอนโทรลลออสซิลเลเตอร์ (voltage control oscillator)
2. วงจรพรีสเกลเลอร์สองโมดูลัส (dual modulus prescaler) โดยใช้ไอซีเบอร์ MC 12017 หรือ ไอซีเบอร์ MC12033
3. วงจรเฟสดีเทคเตอร์ (phase detector) อยู่ในส่วนของไอซีเบอร์ MC145152-2
4. วงจรลูปฟิลเตอร์ (loop filter) ออกแบบโดยใช้ไอซีออปแอมป์เบอร์ LM741

หมายเหตุ ในส่วนของวงจรโวลเตจคอนโทรลลออสซิลเลเตอร์ได้กล่าวในหัวข้อที่ 3.1

วงจรพรีสเกลเลอร์สองโมดูลัส

ไอซีเบอร์ MC12017 เป็นตัวพรีสเกลเลอร์หารความถี่ให้ต่ำลงโดยใช้ค่าหาร 64/65 สามารถหารความถี่ได้ถึง 225 MHz โดยมีบล็อกไดอะแกรมแสดงดังรูป




รูปที่ 3.14 แสดงบล็อกไดอะแกรมของไอซี MC12017

ไอซีเบอร์ MC 12033 เป็นตัวพรีสเกลเลอร์เช่นกัน แต่สามารถหารความถี่ได้ถึง 2.0GHz ใช้ตัวหาร 32/33 หรือ 64/65 โดยทำการเซตค่าสวิตช์ที่ขา 3 ของไอซี ดังนี้

- ต้องการใช้ตัวหาร 32/33 เซตสวิตช์ให้เป็นโลว์ (0)
- ต้องการใช้ตัวหาร 64/65 เซตสวิตช์ให้เป็นไฮน์ (1) ซึ่งใช้ในวงจรนี้


โดยมีรูปวงจรทดสอบใช้ไอซี MC12033 เป็นดังรูป



รูปที่ 3.15 แสดงวงจรทดสอบ MC12033

วงจรเฟสดีเทคเตอร์และโปรแกรมหารความถี่

ไอซีเบอร์ MC145152-2 สามารถใช้โปรแกรมหารความถี่ได้ 16 บิตแบบขนานโดยที่ 10 บิต สำหรับตัวหารโดย N เคา์นเตอร์ (10-bit / N counter) และ 6 บิตสำหรับตัวหารโดย A เคา์นเตอร์ (6-bit / A counter) และภายในมีวงจรเปรียบเทียบเฟส (phase detector) ได้ในตัวเดียวกันจากออสซิลเลเตอร์อ้างอิงภายนอก และมีโมดูลัสคอนโทรล (modulus control) และล็อกดีเทค (lock detect) โดยไอซี MC 145152-2 มีบล็อกไดอะแกรมดังนี้



รูปที่ 3.17 แสดงบล็อกไดอะแกรมของ MC 145152-2

โดยในการ โปรแกรมการหารความถี่ คำนวณได้ดังนี้ คือ

เนื่องจาก ค่าความถี่โลคอลออสซิลเลเตอร์ (local oscillator frequency) f_0

ค่าช่วงความถี่ของแต่ละช่องสัญญาณ (channel spacing) f_c

จากค่าดัชนีโมโด้โรล่า

ค่าอัตราส่วนการหารในส่วนของฟีดแบคคูล (total division ratio in feedback loop)

เทียบกับสมการ $N_f = NP + A$

โดยที่ N คือ ตัวโปรแกรม $N_0 - N_9 = 10$ บิต หารตั้งแต่ 3- 1023

A คือ ตัวโปรแกรม $A_0 - A_5 = 6$ บิต หารตั้งแต่ 0- 63

P คือ ตัวหารของพรีสเกลเลอร์ หาร 64

สมมติว่า $f_0 = 150 \text{ MHz}$; $f_c = 10 \text{ kHz}$

$$N_f = \frac{f_0}{f_c} = \frac{150 \text{ MHz}}{10 \text{ kHz}} = 15000$$

$$N_f = NP + A$$

$$15,000 = N \cdot 64 + A$$

ดังนั้น

$$N = 234 \text{ แปลงเป็นเลขฐานสอง } 0011101010$$

$$A = 24 \text{ แปลงเป็นเลขฐานสอง } 011000$$

ตัวอย่างของค่าตัวโปรแกรม $N_0 - N_9$ และ $A_0 - A_5$ ดังตารางที่ 4.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 3.3 แสดงการตั้งค่าโปรแกรมตัวหารและความถี่ต่างๆ

ความถี่ (MHz)	N ₆ N ₅ N ₄ N ₃ N ₂ N ₁ N ₀	A ₅ A ₄ A ₃ A ₂ A ₁ A ₀
135	0 0 1 1 0 1 0 0 1 0	1 1 1 1 0 0
136	0 0 1 1 0 1 0 1 0 0	1 0 0 0 0 0
137	0 0 1 1 0 1 0 1 1 0	0 0 0 1 0 0
138	0 0 1 1 0 1 0 1 1 1	1 0 1 0 0 0
139	0 0 1 1 0 1 1 0 0 1	0 0 1 1 0 0
140	0 0 1 1 0 1 1 0 1 0	1 1 0 0 0 0
141	0 0 1 1 0 1 1 1 0 0	0 1 0 1 0 0
142	0 0 1 1 0 1 1 1 0 1	1 1 1 0 0 0
143	0 0 1 1 0 1 1 1 1 1	0 1 1 1 0 0
144	0 0 1 1 1 0 0 0 0 1	0 0 0 0 0 0

โดยในส่วนของความถี่อ้างอิงจะใช้คริสตอล 10.240 MHz และสามารถหารความถี่ลงมาโดยกำหนดค่า RA0, RA1, RA2 ได้ ในส่วนนี้ได้กำหนดเป็น "1 0 1" ตามลำดับ ซึ่งเท่ากับการหาร 1024 (ข้อมูลในคาตาด้าชิต) ดังนั้นจะได้ความถี่อ้างอิงภายในตัวไอซี คือ $1024 \text{ MHz} / 24 = 10 \text{ kHz} (f_c)$ ซึ่งจะนำมาเปรียบเทียบกับค่าที่ได้จากการโปรแกรมคือ f_{∞} / N_t ซึ่งจะเท่ากับ $10 \text{ kHz} (f_c)$ เช่นกัน เพราะค่า N_t สัมพันธ์กับค่า f_{∞} คือ N_t เพิ่มเท่ากับ "1" จะทำให้ f_{∞} เพิ่มเท่ากับ 10 kHz (คือช่วงว่างของช่อง) เช่น

$$\frac{150 \text{ MHz}}{15000} = 10 \text{ kHz}$$

วงจรรูปฟิลเตอร์ (Loop Filter)

ได้ออกแบบโดยใช้ไอซีเบอร์ LM741 เป็นไอซีออปแอมป์ใช้ซัพพลายซูดเดียว และมีออปแอมป์ภายใน 1 ตัว โดยจะใช้ไอซีเบอร์นี้เป็นส่วนของวงจรรูปฟิลเตอร์ โดยทำการออกแบบและคำนวณดังนี้

กำหนดให้ (ตามคำแนะนำในคาตาด้าชิตของโมโตโรล่า)

$$f_0 = 150 \text{ MHz} \quad (\text{local oscillator frequency})$$

$$f_c = 10 \text{ kHz} \quad (\text{channel spacing})$$

$$f_b = 0.01 f_c \quad (\text{loop bandwidth})$$

$$\zeta = 1 \quad (\text{loop damping factor})$$

$$V_{DD} = 5 \text{ V} \quad (\text{PLL supply voltage})$$

$$C_1 = 0.1 \text{ ไมโครฟารัด} \quad (\text{active integrator component})$$

$$K\Phi = \frac{V_{D0}}{2\pi}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ได้ออกแบบโดยใช้ไอซีเบอร์ LM741 เป็นไอซีออปแอมป์ใช้ซัพพลายชุดเดียว และมีออปแอมป์ภายใน 1 ตัว โดยจะใช้ไอซีเบอร์นี้เป็นส่วนของวงจรรูปฟิลเตอร์ โดยทำการออกแบบและคำนวณดังนี้

กำหนดให้ (ตามคำแนะนำในาคำชี้ของไมโครโรล่า)

- $f_0 = 150 \text{ MHz}$ (local oscillator frequency)
 $f_c = 10 \text{ kHz}$ (channel spacing)
 $f_b = 0.01 f_c$ (loop bandwidth)
 $\zeta = 1$ (loop damping factor)
 $V_{DD} = 5 \text{ V}$ (PLL supply voltage)
 $C_i = 0.1 \text{ ไมโครฟารัด}$ (active integrator component)

$$K\Phi = \frac{V_{DD}}{2\pi}$$

หลังจากแทนค่าแล้วจะได้ว่า $K\phi = \frac{5}{2\pi} = 0.795 \text{ V / RAD}$

$$K_{VCO} = \frac{2\pi \Delta f_{VCO}}{\Delta V_{VCO}}$$

โดยที่ $\frac{\Delta f_{VCO}}{\Delta V_{VCO}}$ คือค่าความชันของกราฟความถี่เทียบกับแรงดันควบคุมของ VCO

จะได้ว่า $K_{VCO} = 2 * 3.14 * 4.05 * 10^6 = 25440000 \text{ Rad/V}$

$$\omega_n = \frac{2\pi f_b}{\sqrt{2\zeta^2 + 1 + \sqrt{(2\zeta^2 + 1)^2 + 1}}} \quad (\text{Natural Frequency})$$

แทนค่า

$$\omega_n = \frac{2\pi * 0.01 * 10 * 10^3}{\sqrt{2(1)^2 + 1 + \sqrt{(2 * 1^2 + 1)^2 + 1}}} = 253.11$$

(Nt = Total Division Ratio in Feedback Loop)

$$R_1 = \frac{K\phi K_{VCO}}{C_i N_t \omega_n^2}$$

$$N_t = \frac{f_0}{f_s}$$

หลังจากแทนค่าแล้วจะได้ว่า $K\phi = \frac{5}{2\pi} = 0.795V / RAD$

$$K_{VCO} = \frac{2\pi\Delta f_{VCO}}{\Delta V_{VCO}}$$

โดยที่ $\frac{\Delta f_{VCO}}{\Delta V_{VCO}}$ คือค่าความชันของกราฟความถี่เทียบกับแรงดันควบคุมของ VCO

จะได้ว่า $K_{VCO} = 2 * 3.14 * 4.05 * 10^6 = 25440000 \text{ Rad/V}$

$$\omega_n = \frac{2\pi f_b}{\sqrt{2\xi^2 + 1 + \sqrt{[(2\xi^2 + 1)^2 + 1]}}}$$

แทนค่า

$$\omega_n = \frac{2\pi * 0.01 * 10 * 10^3}{\sqrt{2(1)^2 + 1 + \sqrt{[(2 * 1^2 + 1)^2 + 1]}}} = 253.11$$

(Nt = Total Division Ratio in Feedback Loop)

$$R_1 = \frac{K\phi K_{VCO}}{N_t \omega_n^2}$$


$$N_t = \frac{C_0 N_r}{f_s}$$

แทนค่าจะได้ว่า $R_1 = \frac{0.795 * 25.44 * 10^6}{0.1 * 10^{-6} * 15000 * (253.11)^2} = 210.46 \text{ k}\Omega \cong 200 \text{ k}$

$$R_2 = \frac{2\xi}{\omega_n C_1}$$


แทนค่าจะได้ว่า

$$R_2 = \frac{2 * 1}{253.11 * 0.1 * 10^{-6}} = 79.01 \text{ k}\Omega \cong 75 \text{ k}\Omega$$




รูปที่ 3.18 แสดงวงจรรูปฟิลเตอร์ที่ได้จากการคำนวณโดยใช้ไอซีออปแอมป์เบอร์ 741

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



หมายเหตุ ในกรณีที่ใช้ MC12033 (dual modulus prescaler) แทน MC12017




MC 12033

รูปที่ 3.19 แสดงวงจรสังเคราะห์ความถี่โดยใช้เฟสล็อกคูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.6 วงจรภาคไอเอฟ (IF) และดีมอดูเลเตอร์ (Demodulator)

วงจรภาคไอเอฟ (IF) ในที่นี้ใช้ไอซีเบอร์ MC 3357 ซึ่งประกอบด้วยส่วนต่างๆ คือคริสตอลออสซิลเลเตอร์, มิกเซอร์, วงจรลิมิตเตอร์, วงจรดีมอดูเลเตอร์ และสแควลซ์ โดยที่ไอซีเบอร์นี้ออกแบบสำหรับระบบดับเบิลคอนเวอร์ชัน (double-conversion) ลักษณะวงจรที่ใช้งานจะเป็นดังรูปที่ 3.14



รูปที่ 3.20 แสดงวงจรภาคไอเอฟ (IF)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

ผลการทดลอง

4.1 วงจรโลว์นอยส์แอมพลิฟายเออร์ (Low Noise Amplifier : LNA)

เมื่อทำการออกแบบวงจรดังรูปที่ 3.10 แล้วต่ออุปกรณ์ตามที่ได้ออกแบบไว้ จะได้
ดังรูปที่ 4.1




รูปที่ 4.1 วงจรโลว์นอยส์แอมพลิฟายเออร์

วิธีการทดลอง


ทำการป้อนสัญญาณที่ความถี่ 144 MHz จากเครื่องกำเนิดสัญญาณ (signal generator) เข้าวงจรโลว์นอยส์แอมพลิฟายเออร์แล้ว ทำการเปรียบเทียบระดับสัญญาณก่อนผ่านวงจรกับเมื่อผ่านวงจรโลว์นอยส์แอมพลิฟายเออร์ และทำการป้อนสัญญาณความถี่ใกล้เคียงความถี่ 144 MHz ทำการบันทึกค่าอัตราขยายเมื่อป้อนความถี่ต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลอง



รูปที่ 4.2 แสดงสัญญาณความถี่ 144 MHz (ก่อนผ่านวงจรโลว์นอยส์แอมพลิฟายเออร์)




รูปที่ 4.3 แสดงสัญญาณความถี่ 144 MHz เมื่อผ่านวงจรโลว์นอยส์แอมพลิฟายเออร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.1 แสดงอัตราขยายของสัญญาณที่ความถี่ในช่วง 130 - 160 MHz

ความถี่ (MHz)	อัตราขยาย (dB)
130	+19
132.5	+19
135	+19
137.5	+19
140	+18
142.5	+10
145	+14
147.5	+14
150	+14
152.5	+14
155	+14
157.5	+13
160	+12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



กราฟแสดงอัตราขยายของสัญญาณเมื่อผ่านวงจร LNA ที่ความถี่ในช่วง 130-160 MHz

รูปที่ 4.4 แสดงกราฟอัตราการขยายของสัญญาณเมื่อผ่านวงจร LNA ที่ความถี่ในช่วง 130-160MHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 วงจรกรองความถี่

4.1.2 วงจรกรองช่วงความถี่ผ่าน (Band Pass Filter)

เมื่อทำการออกแบบวงจรดังรูปที่ 3.12 แล้วทำการต่ออุปกรณ์ตามวงจรจะเป็นดังรูปที่

4.5



รูปที่ 4.5 วงจรแบนด์พาสฟิลเตอร์

วิธีการทดลอง

ทำการป้อนสัญญาณความถี่จากเครื่องกำเนิดความถี่ตั้งแต่ 100 MHz ถึง 165 MHz


ทำการวัดระดับสัญญาณที่ความถี่ต่างๆ เปรียบเทียบกับระดับสัญญาณอินพุต

ผลการทดลอง

ตารางที่ 4.2 แสดงระดับสัญญาณเมื่อผ่านแบนด์พาสฟิลเตอร์ที่ความถี่ต่างๆ

ความถี่ (MHz)	ระดับสัญญาณ* (dB)
110	-52
110	-48
120	-44
130	-34
132	-30
134	-26
136	-20
138	-9
140	-5
142	-6
144	-12
146	-20
148	-26
150	-30
160	-46
165	-50

ระดับสัญญาณ* คือ ระดับสัญญาณที่ลดลงเมื่อเปรียบเทียบกับระดับสัญญาณอินพุท



ความถี่ (MHz)


รูปที่ 4.6 กราฟแสดงระดับสัญญาณเมื่อผ่านแบนด์พาสเตอร์ที่มีความถี่ต่างๆ

เอกสารนี้เป็น (gp) แม่ของใบปริญญาของน้องๆทุกคนที่เรียนที่นี่ ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.2 วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter)

เมื่อทำการออกแบบวงจรดังรูปที่ 3.9 แล้วต่ออุปกรณ์ตามที่ได้ออกแบบไว้จะได้ดัง

รูปที่ 4.7



รูปที่ 4.7 แสดงวงจรกรองความถี่ต่ำผ่าน


วิธีการทดลอง จากการทดลอง ทำการป้อนอินพุตสัญญาณความถี่ที่มีค่าต่าง ๆ กัน โดยเริ่มตั้งแต่ 30 MHz จนถึง 500 MHz แล้วทำการวัดระดับสัญญาณทางด้านเอาต์พุตเมื่อผ่าน LPF (โดยเปรียบเทียบกับจากที่ไม่ได้ผ่าน LPF) แล้วทำการอ่านค่าที่ความถี่ต่างๆ แล้วนำไปพล็อต (plot) กราฟ

ผลการทดลอง

ตารางที่ 4.3 แสดงผลการวัดระดับสัญญาณเมื่อผ่าน LPF

ความถี่ (MHz)	ระดับสัญญาณ (dB)	ความถี่ (MHz)	ระดับสัญญาณ (dB)
30	-3	170	-9
40	-3	180	-11
50	-3	190	-13
60	-3	200	-18
70	-4	210	-20
80	-4	220	-25
90	-4	230	-29
100	-4	240	-31
110	-5	250	-36
120	-5	260	-38
125	-5	270	-41
130	-5	280	-44
135	-5	290	-44
140	-5	300	-47
145	-6	350	-45
150	-6	400	-45
155	-7	450	-47
160	-7	500	-46

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ความถี่ (MHz)

รูปที่ 4.8 แสดงกราฟของระดับสัญญาณเมื่อผ่าน LPF ที่ความถี่ต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ (BP) หนึ่งปีบริบูรณ์เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 วงจรมิกเซอร์

วิธีการทดลอง

ทำการป้อนสัญญาณอาร์เอฟ (RF) ความถี่ 140 MHz และสัญญาณโลกคอลลอสซิลเลเตอร์ความถี่ 150 MHz ทำการบันทึกผลเอาท์พุทที่ได้จากวงจรมิกเซอร์

ผลการทดลอง




รูปที่ 4.9 แสดงสัญญาณไอเอฟที่ได้จากมิกเซอร์

จากรูปแสดงระดับสัญญาณ ไอเอฟที่ลดลงจากระดับสัญญาณอาร์เอฟอินพุทที่ 140 MHz มีค่าเท่ากับ -7 dB เมื่อระดับสัญญาณโลกคอลลอสซิลเลเตอร์ 150 MHz มีค่าเท่ากับ +7 dB

4.4 วงจรโวลเตจคอนโทรลอสซิลเลเตอร์ (Voltage Control Oscillator)

เมื่อทำการออกแบบวงจรโวลเตจคอนโทรลอสซิลเลเตอร์ดังรูปที่ 3.8 ทำการต่ออุปกรณ์ตามวงจรจะเป็นดังรูปที่ 4.8



รูปที่ 4.10 แสดงวงจรโวลเตจคอนโทรลอสซิลเลเตอร์

วิธีการทดลอง


ทำการบันทึกความถี่ที่เปลี่ยนแปลงเมื่อระดับแรงดัน (voltage) เพิ่มขึ้น และบันทึกระดับสัญญาณที่ความถี่ต่างๆ

ผลการทดลอง

ตารางที่ 4.4 แสดงการเปลี่ยนแปลงความถี่เพิ่มขึ้นเมื่อเพิ่มแรงดัน (Voltage) และระดับสัญญาณที่ความถี่ต่างๆ

แรงดัน (Volt)	ความถี่ (MHz)	ระดับสัญญาณ (dBm)
0	134.25	6
1	134.25	6
2	134.25	6
3	134.26	8
4	135.52	9
5	140.12	9
6	143.43	9
7	146.36	9
8	149.01	9
9	151.61	9
10	154.07	8
11	156.31	8
12	158.57	8
13	160.55	8
14	162.44	8
15	163.76	8
16	164.82	8
17	166.09	7
18	167.32	7
19	168.13	7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.11 กราฟแสดงการเปลี่ยนแปลงความถี่เพิ่มขึ้นของวงจร VCO เมื่อเพิ่มแรงดัน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าการณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.5 วงจรสังเคราะห์ความถี่ (Frequency Synthesizer)

ในส่วนของวงจรสังเคราะห์ความถี่ประกอบด้วย ส่วนต่างๆ ดังนี้

1. วงจรโวลเตจคอนโทรลอสซิลเลเตอร์ (Voltage Control Oscillator)
2. วงจรพรีสเกลเลอร์แบบสองโมดูลัส (Dual Modulus Prescaler)
3. วงจรเปรียบเทียบเฟส (Phase Detector)
4. วงจรลูปฟิลเตอร์ (Loop Filter)

เมื่อทำการออกแบบวงจรสังเคราะห์ความถี่แล้วต่ออุปกรณ์ได้ดังรูปที่ 4.11




รูปที่ 4.13 แสดงวงจรสังเคราะห์ความถี่

วิธีการทดลอง ทำการทดลองวงจรในส่วนต่างๆ ว่าสามารถทำงานได้ แล้วจึงนำแต่ละส่วนมาประกอบกันให้สามารถทำงานแบบเฟสล็อกได้

4.5.1 วงจรพรีสเกลเลอร์แบบสองโมดูลัส

วิธีการทดลอง ทำการป้อนสัญญาณจากวงจรโวลเตจคอนโทรลอสซิลเลเตอร์ซึ่งมีความถี่ 150 MHz เข้าวงจรพรีสเกลเลอร์ แล้ววัดเอาท์พุทของพรีสเกลเลอร์ โดยที่จะต้องหารด้วยค่า 64 หรือ 65 ได้
ผลดังรูปที่ 4.12



รูปที่ 4.14 แสดงเอาต์พุตจากวงจรพรีสเกลเลอร์หาร 64/65


4.5.2 วงจรเปรียบเทียบเฟส

วิธีการทดลอง ทำการต่อวงจร โวลเตจคอนโทรลอสซิลเลเตอร์, วงจรพรีสเกลเลอร์ (12033/12017) และวงจรเฟสดีเทคเตอร์ (145152) เข้าด้วยกัน ใส่แรงดันในส่วนต่างๆ แล้ววัดรูปสัญญาณของ ฟายอาร์ และ ฟายวี (วัดที่ขา 7 และ 8 ของไอซี 145152)

ผลการทดลอง

Tek Stop: 2MS/s

34 Acqs




รูปที่ 4.15 แสดงการเปรียบเทียบเฟสระหว่างขา 7 และ 8


4.5.3 วงจรรูปฟิลเตอร์

วิธีการทดลอง ทำการต่อวงจรรูปฟิลเตอร์เข้ากับส่วนต่างๆ ในข้อ 4.5.2 ตรวจสอบรูปสัญญาณที่ได้จากเอาต์พุตของวงจรรูปฟิลเตอร์ ซึ่งจะเป็นแรงดันไปควบคุมวงจรวัดเดจคอนโทรลอสซิลเลเตอร์

ผลการทดลอง




รูปที่ 4.16 แสดงเอาต์พุตของรูปฟิเตอร์ที่ความถี่ 144 MHz



รูปที่ 4.17 แสดงเอาต์พุตของรูปฟิเตอร์ที่ความถี่ 150 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.18 แสดงผลการทดลองจากวงจรเฟสล็อกkup เมื่อทำการเซตค่าแอดเดรสให้ได้ความถี่ที่ต้องการคือ 140 MHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Tek **Stop** 2GS/s

13 Acqs




รูปที่ 4.19 แสดงผลการทดลองจากวงจรเฟสล็อก เมื่อทำการเซตค่าแอดเดรสให้ได้ดีที่สุดที่ต้องการคือ 144 MHz



รูปที่ 4.20 แสดงผลการทดลองจากวงจรเฟสล็อกคูลป์ เมื่อทำการเซตค่าแอดเดรสให้มีความถี่ที่ต้องการคือ 150 MHz

Tek **Stop:** 2GS/s

13 Acqs



รูปที่ 4.21 แสดงผลการทดลองจากวงจรเฟสล็อกคูล์ เมื่อทำการเซตค่าแอดเดรสให้มีความถี่ที่ต้องการคือ 155 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.5.4 วงจรสังเคราะห์ความถี่


วิธีการทดลอง นำเอาส่วนต่างๆ มาประกอบกัน ผลการทดลองที่ได้คือ

เมื่อเราทำการเซ็ทค่าแอสเคสต่างๆ แล้ว เฟสล็อกจะล็อกความถี่ตามที่ได้คำนวณไว้ได้อย่างถูกต้อง

ผลการทดลอง

ตารางที่ 4.5 แสดงค่าแอสเคสที่เซตไว้, ความถี่ที่ต้องการ, ความถี่ที่ได้จริงและระดับสัญญาณ

N	A	ความถี่ที่ได้จากการคำนวณ (ความถี่ที่ต้องการ) (MHz)	ความถี่ที่ได้จริง (MHz)	ระดับสัญญาณ (dBm)
N ₆ N ₅ N ₄ N ₃ N ₂ N ₁ N ₀	A ₅ A ₄ A ₃ A ₂ A ₁ A ₀			
0 0 1 1 0 1 0 0 1 0	1 1 1 1 0 0	135	135.0022	8
0 0 1 1 0 1 0 1 0 0	1 0 0 0 0 0	136	136.0022	8
0 0 1 1 0 1 0 1 1 0	0 0 0 1 0 0	137	137.0022	8
0 0 1 1 0 1 0 1 1 1	1 0 1 0 0 0	138	138.0022	8
0 0 1 1 0 1 1 0 0 1	0 0 1 1 0 0	139	139.0022	8
0 0 1 1 0 1 1 0 1 0	1 1 0 0 0 0	140	140.0022	8
0 0 1 1 0 1 1 1 0 0	0 1 0 1 0 0	141	141.0022	8
0 0 1 1 0 1 1 1 0 1	1 1 1 0 0 0	142	142.0022	9
0 0 1 1 0 1 1 1 1 1	0 1 1 1 0 0	143	143.0022	9
0 0 1 1 1 0 0 0 0 1	0 0 0 0 0 0	144	144.0022	9
0 0 1 1 1 0 0 0 1 0	1 0 0 1 0 0	145	145.0022	9
0 0 1 1 1 0 0 1 0 0	0 0 1 0 0 0	146	146.0022	9
0 0 1 1 1 0 0 1 0 1	1 0 1 1 0 0	147	147.0022	9
0 0 1 1 1 0 0 1 1 1	0 1 0 0 0 0	148	148.0022	9
0 0 1 1 1 0 1 0 0 0	1 1 0 1 0 0	149	149.0023	9
0 0 1 1 1 0 1 0 1 0	0 1 1 0 0 0	150	150.0023	9
0 0 1 1 1 0 1 0 1 1	1 1 1 1 0 0	151	151.0023	9
0 0 1 1 1 0 1 1 0 1	1 0 0 0 0 0	152	152.0024	9
0 0 1 1 1 0 1 1 1 1	1 0 1 0 0 0	153	153.0024	8
0 0 1 1 1 1 0 0 0 0	1 0 1 0 0 0	154	154.0024	8
0 0 1 1 1 1 0 0 1 0	0 0 1 1 0 0	155	155.0024	8




รูปที่ 4.23 แสดงไซด์แบนด์ของสัญญาณเอทพุทที่ได้จากวงจรสังเคราะห์ความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.6 วงจรภาคไอเอฟและดีมอดูเลเตอร์

เมื่อทำการออกแบบวงจรภาคไอเอฟดังรูปที่ 3.14 ทำการต่ออุปกรณ์ตามวงจรจะเป็นดังรูปที่

4.24




รูปที่ 4.24 วงจรภาคไอเอฟ


วิธีการทดลอง

ทำการป้อนสัญญาณเอฟเอ็มจากเครื่องกำเนิดความถี่ที่ระดับ -40 dBm ทำการวัดสัญญาณเอาท์พุทที่ได้จากการดีมอดูเลท เมื่อสัญญาณที่นำมอดูเลทมีความถี่ 400 Hz และ 1 kHz ทำการลดระดับสัญญาณเอฟเอ็ม สังเกตการเปลี่ยนแปลงของรูปคลื่นสัญญาณที่ได้

ผลการทดลอง



(ก)



(ข)

รูปที่ 4.25 แสดงสัญญาณเอาต์พุตที่ได้จากการคิมอดูเลต

(ก) เมื่อสัญญาณที่นำมามอดูเลตมีความถี่ 400 Hz เมื่อระดับสัญญาณเอฟเอ็มมีค่า -40


dBm

(ข) เมื่อสัญญาณที่นำมามอดูเลตมีความถี่ 1000 Hz เมื่อระดับสัญญาณเอฟเอ็มมีค่า -40

dBm

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการทดลองพบว่าเมื่อทำการลดระดับสัญญาณเอฟเอ็มลง ที่ระดับสัญญาณ -70 dBm จะทำให้รูปสัญญาณเอชทีพูทมีความผิดเพี้ยนขึ้น ดังนั้นจึงสรุปได้ว่า วงจรภาคไอเอฟมีค่าความไวของการรับสัญญาณ (sensitivity) ประมาณ -70 dBm




รูปที่ 4.26 แสดงสัญญาณที่ได้จากการตีมอดูเลท เมื่อป้อนสัญญาณเอฟเอ็มที่ระดับ -70 dBm

(ความถี่ของสัญญาณที่นำมามอดูเลทมีค่าเท่ากับ 1000 Hz)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.7 วงจรรวมของภาคเครื่องส่ง

ทำการต่อวงจรส่วนต่างๆ ของภาคเครื่องส่ง ดังรูปบล็อกไดอะแกรม



รูปที่ 4.27 แสดงบล็อกไดอะแกรมอย่างง่ายของภาคเครื่องส่ง
เมื่อต่อวงจรส่วนต่างๆ ดังรูปแล้วเป็นดังนี้




รูปที่ 4.28 แสดงวงจรภาคเครื่องส่ง

หมายเหตุ วงจรภาคเครื่องส่งนี้ยังไม่ได้ต่อส่วนของวงจรเพาเวอร์แอมพลิฟายเออร์

วิธีการทดลอง

ทำการป้อนสัญญาณความถี่ 1 kHz, 2 kHz, 3 kHz (ซึ่งอยู่ในช่วงของความถี่เสียง) จากซิกแนลเจเนอเรเตอร์ (signal generator) เข้าไปผสมกับสัญญาณพาหะที่ได้จากวงจรสังเคราะห์ความถี่ บันทึกเอาท์พุทที่ได้จากวงจรกรองความถี่ผ่าน เป็นดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.30 แสดงเอาต์พุตของภาคเครื่องส่งเมื่อป้อนสัญญาณ 1 KHz ขนาด 200 Vp-p มอดูเลททางความถี่
กับสัญญาณพาหะความถี่ 144 MHz จากวงจรสังเคราะห์ความถี่



รูปที่ 4.31 แสดงเอาต์พุตของภาคเครื่องส่งเมื่อป้อนสัญญาณ 2 KHz ขนาด 200 Vp-p มอดูเลททางความถี่
กับสัญญาณพาหะความถี่ 144 MHz จากวงจรสังเคราะห์ความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.32 แสดงเอาต์พุตของภาคเครื่องส่งเมื่อป้อนสัญญาณจริง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.8 วงจรรวมภาคเครื่องรับ


ทำการต่อวงจรส่วนต่างๆ ของภาคเครื่องรับ ดังรูปบล็อกไดอะแกรมต่อไปนี้



รูปที่ 4.33 แสดงบล็อกไดอะแกรมอย่างง่ายของภาคเครื่องรับ เมื่อต่อวงจรส่วนต่างๆ ดังรูปแล้วเป็นดังนี้



รูปที่ 4.34 แสดงวงจรภาคเครื่องรับ



TIME	
DATE	Number
NAME	117647798
FILE	201-25011
Sheet of	
Total	1


รูปที่ 4.35 รูปแสดงวงจรรวมภาคเครื่องรับ

เอกสารนี้เป็นเอกสารที่สวทช. ให้ความสำคัญสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
 ไม่สามารถแก้ไขได้ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วิธีการทดลอง

1. ป้อนสัญญาณเอ็ฟเอ็มจากเครื่องกำเนิดสัญญาณ โดยปรับใช้ความถี่พาหะ 139.3 เมกะเฮิร์ตซ์และสัญญาณมอดูเลต 400 เฮิร์ตซ์, 1 กิโลเฮิร์ตซ์ ที่ระดับสัญญาณต่างๆ เข้าที่อินพุทเรดิโอเฟรเคว็นซี่ (radio frequency)
2. ป้อนสัญญาณเอาท์พุทที่ได้จากวงจรสังเคราะห์ความถี่โดยใช้ความถี่ 150 เมกะเฮิร์ตซ์เข้าที่อินพุทโลคอลออสซิลเลเตอร์ (Local oscillator) ของมิกเซอร์
3. บันทึกผลจากเอาท์พุทของภาคไอเอฟและดีมอดูเลเตอร์ พิจารณารูปสัญญาณและค่าความไวในการรับสัญญาณ (sensitivity)


ผลการทดลอง



รูปที่ 4.36 แสดงเอาท์พุทของภาคเครื่องรับเมื่อใช้สัญญาณมอดูเลต 400 เฮิร์ตซ์ที่ระดับสัญญาณ -40 dBm


Tek **Stop**: 50ks/s

53 Acqs

20 Feb 1998
19:30:04

รูปที่ 4.37 แสดงเอาต์พุตของภาคเครื่องรับเมื่อใช้สัญญาณมอดูเลท 1 kHz ที่ระดับสัญญาณ
-40 dBm

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.38 แสดงเอาต์พุตของภาคเครื่องรับ เมื่อใช้สัญญาณมอดูเลท 1 kHz
ที่ระดับสัญญาณ -90 dBm และ -100 dBm ตามลำดับ

จากรูปที่ 4.33 จะพบว่า เมื่อทำการลดระดับสัญญาณเอเอ็มลงที่ระดับสัญญาณ -100 dBm จะทำให้รูปสัญญาณเอาต์พุตเกิดความเพี้ยนขึ้น ดังนั้นสรุปได้ว่าวงจรมอดูเลทไอเอฟมีค่าความไวในการรับสัญญาณประมาณ -100 dBm

บทวิจารณ์และบทสรุป

จากการทดลองทั้งหมดของโครงการปริญญาโทนี้ สามารถทำการรับส่งสัญญาณกันได้ในระยะทาง 10 เมตร โดยที่พบส่วนที่เป็นปัญหายุ่งยากพอสมควรก็คือ ส่วนของวงจรสังเคราะห์ความถี่ เนื่องจากการที่วงจรจะสามารถล็อกความถี่ได้ถูกต้องนั้น ขึ้นอยู่กับองค์ประกอบหลายๆส่วน ส่วนที่สำคัญ คือ วงจรโวลเตจคอนโทรลอสซิลเลเตอร์ ซึ่งจะต้องออกแบบให้สามารถทำงานได้ในช่วงความถี่ที่ต้องการ อีกทั้งยังต้องสนใจในเรื่องของเพาเวอร์ที่ได้จากวงจรส่วนนี้ นั่นคือต้องพอเหมาะด้วย จึงจะทำให้ส่วนต่อไปคือส่วนของวงจรพรีสเกลเลอร์หารความถี่ออกมาได้ถูกต้อง และที่สำคัญคือความมีเสถียรภาพของวงจรโวลเตจคอนโทรลอสซิลเลเตอร์ เพื่อที่จะทำให้สามารถล็อกความถี่ออกมาได้ถูกต้องและแม่นยำเสมอไป

นอกจากนี้ยังพบปัญหาของการแมทซ์ชิงอิมพีแดนซ์ระหว่างวงจร ซึ่งจะทำให้เกิดการลดทอนของสัญญาณเมื่อแต่ละวงจรไม่แมทซ์ชิงอิมพีแดนซ์กัน อันจะทำให้เกิดปัญหาของสัญญาณรบกวนแทรกซ้อนค่อนข้างมาก

จากการทดลองในปริญญาโทนี้ ผู้ทดลองได้รับความรู้ในหลายๆด้าน อาทิเช่น การออกแบบวงจรในส่วนต่างๆ, การเรียนรู้การใช้เครื่องมือวัดและอุปกรณ์ต่างๆ รวมไปถึงเรียนรู้ปัญหาต่างๆและแนวทางของการแก้ไขปัญหาที่เกิดขึ้นเหล่านั้น ในส่วนของแนวทางในการพัฒนาของโครงการนี้ก็คือ การปรับปรุงประสิทธิภาพทั้งในด้านของการลดทอนสัญญาณรบกวนให้ได้มากที่สุด ระยะทางในการรับส่งข่าวสารและ ขนาดของเครื่องส่งและเครื่องรับให้มีขนาดเล็กกระทัดรัด

เอกสารอ้างอิง

1. Norm Dyne, Heige Granberg “Radio Frequency Transistor”
: HighText Publications, Inc., , 1929
2. อวิต พึ่งมา “การออกแบบวงจรทางโทรคมนาคม” กรุงเทพฯ ฯ
: สำนักพิมพ์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
3. สุชาติ กังวารจิตต์ “เครื่องรับส่งวิทยุและระบบวิทยุสื่อสาร” กรุงเทพฯ ฯ
: สำนักพิมพ์ บริษัท ซีเอ็ดดูเคชั่น จำกัด, 2536



PLL Frequency Synthesizer Family


CMOS

- MC145151-2**
- MC145152-2**
- MC145155-2**
- MC145156-2**
- MC145157-2**
- MC145158-2**

The devices described in this document are typically used as low-power, phase-locked loop frequency synthesizers. When combined with an external low-pass filter and voltage-controlled oscillator, these devices can provide all the remaining functions for a PLL frequency synthesizer operating up to the device's frequency limit. For higher VCO frequency operation, a down mixer or a prescaler can be used between the VCO and the synthesizer IC.

These frequency synthesizer chips can be found in the following and other applications:

- CATV
- AM/FM Radios
- Two-Way Radios
- TV Tuning
- Scanning Receivers
- Amateur Radio



CONTENTS

	Page
DEVICE DETAIL SHEETS	
MC145151-2 Parallel-Input, Single-Modulus	2-629
MC145152-2 Parallel-Input, Dual-Modulus	2-632
MC145155-2 Serial-Input, Single-Modulus	2-636
MC145156-2 Serial-Input, Dual-Modulus	2-640
MC145157-2 Serial-Input, Single-Modulus	2-644
MC145158-2 Serial-Input, Dual-Modulus	2-647
FAMILY CHARACTERISTICS	
Maximum Ratings	2-650
DC Electrical Characteristics	2-650
AC Electrical Characteristics	2-652
Timing Requirements	2-653
Frequency Characteristics	2-654
Phase Detector/Lock Detector Output Waveforms	2-654
DESIGN CONSIDERATIONS	
Phase-Locked Loop — Low-Pass Filter Design	2-655
Crystal Oscillator Considerations	2-656
Dual-Modulus Prescaling	2-657

REV 1
8/95

MC145152-2


Parallel-Input PLL Frequency Synthesizer

Interfaces with Dual-Modulus Prescalers

The MC145152-2 is programmed by sixteen parallel inputs for the N and A counters and three input lines for the R counter. The device features consist of a reference oscillator, selectable-reference divider, two-output phase detector, 10-bit programmable divide-by-N counter, and 6-bit programmable +A counter.

The MC145152-2 is an improved-performance drop-in replacement for the MC145152-1. Power consumption has decreased and ESD and latch-up performance have improved.

- Operating Temperature Range: -40 to 85°C
- Low Power Consumption Through Use of CMOS Technology
- 3.0 to 9.0 V Supply Range
- On- or Off-Chip Reference Oscillator Operation
- Lock Detect Signal
- Dual Modulus/Parallel Programming
- 8 User-Selectable +R Values: 8, 64, 128, 256, 512, 1024, 1160, 2048
- -N Range = 3 to 1023, +A Range = 0 to 63
- Chip Complexity: 8000 FETs or 2000 Equivalent Gates
- See Application Note AN980



P SUFFIX
PLASTIC DIP
CASE 710



DW SUFFIX
SOG PACKAGE
CASE 751F

ORDERING INFORMATION

- MC145152P2 Plastic DIP
- MC145152DW2 SOG Package


PIN ASSIGNMENT

f_{in}	1	28	LD
VSS	2	27	OSC _{in}
VDD	3	26	OSC _{out}
RA0	4	25	A4
RA1	5	24	A3
RA2	6	23	A0
ϕ_R	7	22	A2
ϕ_V	8	21	A1
MC	9	20	+R
A5	10	19	N8
N0	11	18	N7
N1	12	17	N6
N2	13	16	N5
N3	14	15	N4

REV 1
8/75

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC145152-2 BLOCK DIAGRAM



NOTE: N0 - N9, A0 - A5, and RA0 - RA2 have pull-up resistors that are not shown.

PIN DESCRIPTIONS

INPUT PINS

f_{in}
Frequency Input (Pin 1)

Input to the positive edge triggered + N and + A counters. f_{in} is typically derived from a dual-modulus prescaler and is ac coupled into the device. For larger amplitude signals (standard CMOS logic levels) dc coupling may be used.

RA0, RA1, RA2
Reference Address Inputs (Pins 4, 5, 6)

These three inputs establish a code defining one of eight possible divide values for the total reference divider. The total reference divide values are as follows:

Reference Address Code			Total Divide Value
RA2	RA1	RA0	
0	0	0	8
0	0	1	64
0	1	0	128
0	1	1	256
1	0	0	512
1	0	1	1024
1	1	0	1160
1	1	1	2048

N0 - N9
N Counter Programming Inputs (Pins 11 - 20)

The N inputs provide the data that is preset into the + N counter when it reaches the count of 0. N0 is the least significant digit and N9 is the most significant. Pull-up resistors ensure that inputs left open remain at a logic 1 and require only a SPST switch to alter data to the zero state.

A0 - A5
A Counter Programming Inputs
(Pins 23, 21, 22, 24, 25, 10)

The A inputs define the number of clock cycles of f_{in} that require a logic 0 on the MC output (see Dual-Modulus

Prescaling section). The A inputs all have internal pull-up resistors that ensure that inputs left open will remain at a logic 1.

OSC_{in}, OSC_{out}
Reference Oscillator Input/Output (Pins 27, 26)

These pins form an on-chip reference oscillator when connected to terminals of an external parallel resonant crystal. Frequency setting capacitors of appropriate value must be connected from OSC_{in} to ground and OSC_{out} to ground. OSC_{in} may also serve as the input for an externally-generated reference signal. This signal is typically ac coupled to OSC_{in}, but for larger amplitude signals (standard CMOS logic levels) dc coupling may also be used. In the external reference mode, no connection is required to OSC_{out}.

OUTPUT PINS

φ_R, φ_V
Phase Detector B Outputs (Pins 7, 8)

These phase detector outputs can be combined externally for a loop-error signal.

If the frequency f_v is greater than f_R or if the phase of f_v is leading, then error information is provided by φ_V pulsing low. φ_R remains essentially high.

If the frequency f_v is less than f_R or if the phase of f_v is lagging, then error information is provided by φ_R pulsing low. φ_V remains essentially high.

If the frequency of f_v = f_R and both are in phase, then both φ_V and φ_R remain high except for a small minimum time period when both pulse low in phase.

MC
Dual-Modulus Prescale Control Output (Pin 9)

Signal generated by the on-chip control logic circuitry for controlling an external dual-modulus prescaler. The MC level will be low at the beginning of a count cycle and will remain low until the + A counter has counted down from its programmed value. At this time, MC goes high and remains high until the + N counter has counted the rest of the way down from its programmed value (N - A additional counts since both + N and + A are counting down during the first

portion of the cycle). MC is then set back low, the counters preset to their respective programmed values, and the above sequence repeated. This provides for a total programmable divide value (N_T) = $N \cdot P + A$ where P and $P + 1$ represent the dual-modulus prescaler divide values respectively for high and low MC levels, N the number programmed into the $\div N$ counter, and A the number programmed into the $\div A$ counter.

LD

Lock Detector Output (Pin 28)

Essentially a high level when loop is locked (f_R , f_V of same phase and frequency). Pulses low when loop is out of lock.

POWER SUPPLY

VDD

Positive Power Supply (Pin 3)


The positive power supply potential. This pin may range from +3 to +9 V with respect to VSS.

VSS

Negative Power Supply (Pin 2)

The most negative supply potential. This pin is usually ground.


TYPICAL APPLICATIONS



NOTES:

1. Off-chip oscillator optional.
2. The op and oV outputs are fed to an external combiner/loop filter. See the Phase-Locked Loop — Low-Pass Filter Design page for additional information. The op and oV outputs swing rail-to-rail. Therefore, the user should be careful not to exceed the common mode input range of the op amp used in the combiner/loop filter.

Figure 1. Synthesizer for Land Mobile Radio VHF Bands



NOTES:

1. Receiver 1st I.F. = 45 MHz, low side injection; Receiver 2nd I.F. = 11.7 MHz, low side injection.
2. Duplex operation with 45 MHz receiver/transmit separation.
3. $f_R = 7.5$ kHz; $\pm R = 2048$.
4. $N_{total} = N + 64 + A = 27501$ to 28166; $N = 429$ to 440; $A = 0$ to 63.
5. MC145153-2 may be used where serial data entry is desired.
6. High frequency prescalers (e.g., MC12018 [520 MHz] and MC12022 [1 GHz]) may be used for higher frequency VCO and f_{ref} implementations.
7. The ϕ_R and ϕ_Y outputs are fed to an external combiner/loop filter. See the Phase-Locked Loop — Low-Pass Filter Design page for additional information. The ϕ_R and ϕ_Y outputs swing rail-to-rail. Therefore, the user should be careful not to exceed the common mode input range of the op amp used in the combiner/loop filter.

Figure 2. 666-Channel, Computer-Controlled, Mobile Radiotelephone Synthesizer for 800 MHz Cellular Radio Systems

MC145152-2 Data Sheet Continued on Page 2-650

NPN 9 GHz wideband transistor

BFG540W
BFG540W/X; BFG540W/XR

FEATURES

- High power gain
- Low noise figure
- High transition frequency
- Gold metallization ensures excellent reliability.

MARKING

TYPE NUMBER	CODE
BFG540W	N9
BFG540W/X	N7
BFG540W/XR	N8

APPLICATIONS



They are intended for applications in the RF front end, in wideband applications in the GHz range such as analog and digital cellular telephones, cordless telephones (CT2, CT3, PCN, DECT, etc.), radar detectors, pagers, satellite television tuners (SATV), MATV/CATV amplifiers and repeater amplifiers in fibre-optic systems.

DESCRIPTION

NPN silicon planar epitaxial transistors in plastic, 4-pin dual-emitter SOT343 and SOT343R packages.

PINNING

PIN	DESCRIPTION
BFG540W (see Fig.1)	
1	collector
2	base
3	emitter
4	emitter
BFG540W/X (see Fig.1)	
1	collector
2	emitter
3	base
4	emitter
BFG540W/XR (see Fig.2)	
1	collector
2	emitter
3	base
4	emitter



QUICK REFERENCE DATA

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
V_{CBO}	collector-base voltage	open emitter	-	-	20	V
V_{CEO}	collector-emitter voltage	open base	-	-	15	V
I_C	collector current (DC)		-	-	120	mA
P_{tot}	total power dissipation	up to $T_S = 60^\circ\text{C}$	-	-	500	mW
h_{FE}	DC current gain	$I_C = 40\text{ mA}; V_{CE} = 8\text{ V}$	60	120	250	
C_{re}	feedback capacitance	$I_C = 0; V_{CB} = 8\text{ V}; f = 1\text{ MHz}$	-	0.5	-	pF
f_T	transition frequency	$I_C = 40\text{ mA}; V_{CE} = 8\text{ V}; f = 1\text{ GHz}; T_{amb} = 25^\circ\text{C}$	-	9	-	GHz
G_{UM}	maximum unilateral power gain	$I_C = 40\text{ mA}; V_{CE} = 8\text{ V}; f = 900\text{ MHz}; T_{amb} = 25^\circ\text{C}$	-	16	-	dB
		$I_C = 40\text{ mA}; V_{CE} = 8\text{ V}; f = 2\text{ GHz}; T_{amb} = 25^\circ\text{C}$	-	10	-	dB
$ S_{21} ^2$	insertion power gain	$I_C = 40\text{ mA}; V_{CE} = 8\text{ V}; f = 900\text{ MHz}; T_{amb} = 25^\circ\text{C}$	14	15	-	dB
F	noise figure	$\Gamma_s = \Gamma_{opt}; I_C = 10\text{ mA}; V_{CE} = 8\text{ V}; f = 2\text{ GHz}$	-	2.1	-	dB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

NPN 9 GHz wideband transistor

BFG540W
BFG540W/X; BFG540W/XR

CHARACTERISTICS




$T_j = 25\text{ }^\circ\text{C}$ (unless otherwise specified).





SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
$V_{(BR)CBO}$	collector-base breakdown voltage	open emitter; $I_C = 10\text{ }\mu\text{A}$; $I_E = 0$	-	-	20	V
$V_{(BR)CEO}$	collector-emitter breakdown voltage	open base; $I_C = 100\text{ }\mu\text{A}$; $I_B = 0$	-	-	15	V
$V_{(BR)EBO}$	emitter-base breakdown voltage	open collector; $I_E = 10\text{ }\mu\text{A}$; $I_C = 0$	-	-	2.5	V
I_{CBO}	collector cut-off current	open emitter; $V_{CB} = 8\text{ V}$; $I_E = 0$	-	-	50	nA
h_{FE}	DC current gain	$I_C = 40\text{ mA}$; $V_{CE} = 8\text{ V}$	60	120	250	
f_T	transition frequency	$I_C = 40\text{ mA}$; $V_{CE} = 8\text{ V}$; $f = 1\text{ GHz}$; $T_{amb} = 25\text{ }^\circ\text{C}$	-	9	-	GHz
C_c	collector capacitance	$I_E = I_e = 0$; $V_{CB} = 8\text{ V}$; $f = 1\text{ MHz}$	-	0.9	-	pF
C_e	emitter capacitance	$I_C = I_c = 0$; $V_{EB} = 0.5\text{ V}$; $f = 1\text{ MHz}$	-	2	-	pF
C_{re}	feedback capacitance	$I_C = 0$; $V_{CB} = 8\text{ V}$; $f = 1\text{ MHz}$	-	0.5	-	pF
G_{UM}	maximum unilateral power gain; note 1	$I_C = 40\text{ mA}$; $V_{CE} = 8\text{ V}$; $f = 900\text{ MHz}$; $T_{amb} = 25\text{ }^\circ\text{C}$	-	16	-	dB
		$I_C = 40\text{ mA}$; $V_{CE} = 8\text{ V}$; $f = 2\text{ GHz}$; $T_{amb} = 25\text{ }^\circ\text{C}$	-	10	-	dB
$ S_{21} ^2$	insertion power gain	$I_C = 40\text{ mA}$; $V_{CE} = 8\text{ V}$; $f = 900\text{ MHz}$; $T_{amb} = 25\text{ }^\circ\text{C}$	14	15	-	dB
F	noise figure	$\Gamma_s = \Gamma_{opt}$; $I_C = 10\text{ mA}$; $V_{CE} = 8\text{ V}$; $f = 900\text{ MHz}$	-	1.3	1.8	dB
		$\Gamma_s = \Gamma_{opt}$; $I_C = 40\text{ mA}$; $V_{CE} = 8\text{ V}$; $f = 900\text{ MHz}$	-	1.9	2.4	dB
		$\Gamma_s = \Gamma_{opt}$; $I_C = 10\text{ mA}$; $V_{CE} = 8\text{ V}$; $f = 2\text{ GHz}$	-	2.1	-	dB
P_{L1}	output power at 1 dB gain compression	$I_C = 40\text{ mA}$; $V_{CE} = 8\text{ V}$; $f = 900\text{ MHz}$; $R_L = 50\text{ }\Omega$; $T_{amb} = 25\text{ }^\circ\text{C}$	-	21	-	dBm
ITO	third order intercept point	note 2	-	34	-	dBm
V_o	output voltage	note 3	-	500	-	mV
d_2	second order intermodulation distortion	note 4	-	-50	-	dB





Notes



- G_{UM} is the maximum unilateral power gain, assuming s_{12} is zero. $G_{UM} = 10 \log \frac{|S_{21}|^2}{(1 - |S_{11}|^2)(1 - |S_{22}|^2)}$ dB.
- $I_C = 40\text{ mA}$; $V_{CE} = 8\text{ V}$; $R_L = 50\text{ }\Omega$; $T_{amb} = 25\text{ }^\circ\text{C}$;
 $f_p = 900\text{ MHz}$; $f_q = 902\text{ MHz}$; measured at $f_{(2p-q)} = 898\text{ MHz}$ and $f_{(2q-p)} = 904\text{ MHz}$.
- $d_{im} = -60\text{ dB}$ (DIN45004B); $V_p = V_o$; $V_q = V_o - 6\text{ dB}$; $V_r = V_o - 6\text{ dB}$; $R_L = 75\text{ }\Omega$; $V_{CE} = 8\text{ V}$; $I_C = 40\text{ mA}$;
 $f_p = 795.25\text{ MHz}$; $f_q = 803.25\text{ MHz}$; $f_r = 805.25\text{ MHz}$; measured at $f_{(p+q-r)} = 793.25\text{ MHz}$.
- $I_C = 40\text{ mA}$; $V_{CE} = 8\text{ V}$; $V_o = 275\text{ mV}$; $R_L = 75\text{ }\Omega$; $T_{amb} = 25\text{ }^\circ\text{C}$;
 $f_p = 250\text{ MHz}$; $f_c = 560\text{ MHz}$; measured at $f_{(p+r)} = 810\text{ MHz}$.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้












Fig.17 Common emitter noise figure circles; typical values.






Fig.18 Common emitter noise figure circles; typical values.




$V_{CE} = 8\text{ V}; I_C = 40\text{ mA}; Z_0 = 50\ \Omega$

Fig.19 Common emitter input reflection coefficient (s_{11}); typical values.




$V_{CE} = 8\text{ V}; I_C = 40\text{ mA}$

Fig.20 Common emitter forward transmission coefficient (s_{21}); typical values.



$V_{CE} = 8\text{ V}; I_C = 40\text{ mA}$

Fig.21 Common emitter reverse transmission coefficient (s_{12}); typical values.



$V_{CE} = 8\text{ V}; I_C = 40\text{ mA}; Z_0 = 50\ \Omega$

Fig.22 Common emitter input reflection coefficient (s_{22}); typical values.

2N3903 (SILICON)

2N3904



NPN silicon annular transistors, designed for general-purpose switching and amplifier applications, features one-piece, injection-molded plastic package for high reliability. The 2N3903 and 2N3904 are complementary with PNP types 2N3905 and 2N3906, respectively.

MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Collector-Emitter Voltage	V_{CEO}	40	Vdc
Collector-Base Voltage	V_{CB}	60	Vdc
Emitter-Base Voltage	V_{EB}	6.0	Vdc
Collector Current	I_C	200	mAdc
Total Device Dissipation @ $T_A = 25^\circ\text{C}$	P_D	350	mW
Derate above 25°C		2.73	mW/ $^\circ\text{C}$
Operating and Storage Junction Temperature Range	T_J, T_{stg}	-55 to +150	$^\circ\text{C}$

THERMAL CHARACTERISTICS

Characteristic	Symbol	Max	Unit
Thermal Resistance, Junction to Ambient	θ_{JA}	0.357	$^\circ\text{C}/\text{mW}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2N3903, 2N3904 (continued)

ELECTRICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted)

Characteristic	Fig. No.	Symbol	Min	Max	Unit
OFF CHARACTERISTICS					
Collector-Base Breakdown Voltage ($I_C = 10 \mu\text{A dc}$, $I_E = 0$)		BV_{CBO}	60	-	Vdc
Collector-Emitter Breakdown Voltage* ($I_C = 1.0 \text{ mA dc}$, $I_B = 0$)		BV_{CEO}^*	40	-	Vdc
Emitter-Base Breakdown Voltage ($I_E = 10 \mu\text{A dc}$, $I_C = 0$)		BV_{EBO}	6.0	-	Vdc
Collector Cutoff Current ($V_{CE} = 30 \text{ Vdc}$, $V_{EB(off)} = 3.0 \text{ Vdc}$)		I_{CEX}	-	50	$\mu\text{A dc}$
Base Cutoff Current ($V_{CE} = 30 \text{ Vdc}$, $V_{EB(off)} = 3.0 \text{ Vdc}$)		I_{BL}	-	50	$\mu\text{A dc}$
ON CHARACTERISTICS					
DC Current Gain* ($I_C = 0.1 \text{ mA dc}$, $V_{CE} = 1.0 \text{ Vdc}$)	2N3903 2N3904	15	h_{FE}^*	20 40	-
($I_C = 1.0 \text{ mA dc}$, $V_{CE} = 1.0 \text{ Vdc}$)	2N3903 2N3904			35 70	-
($I_C = 10 \text{ mA dc}$, $V_{CE} = 1.0 \text{ Vdc}$)	2N3903 2N3904			50 100	150 300
($I_C = 50 \text{ mA dc}$, $V_{CE} = 1.0 \text{ Vdc}$)	2N3903 2N3904			30 60	-
($I_C = 100 \text{ mA dc}$, $V_{CE} = 1.0 \text{ Vdc}$)	2N3903 2N3904			15 30	-
Collector-Emitter Saturation Voltage* ($I_C = 10 \text{ mA dc}$, $I_B = 1.0 \text{ mA dc}$)	16, 17	$V_{CE(sat)}^*$	-	0.2	Vdc
($I_C = 50 \text{ mA dc}$, $I_B = 5.0 \text{ mA dc}$)			-	0.3	
Base-Emitter Saturation Voltage* ($I_C = 10 \text{ mA dc}$, $I_B = 1.0 \text{ mA dc}$)	17	$V_{BE(sat)}^*$	0.65	0.85	Vdc
($I_C = 50 \text{ mA dc}$, $I_B = 5.0 \text{ mA dc}$)			-	3.95	
SMALL-SIGNAL CHARACTERISTICS					
Current-Gain-Bandwidth Product ($I_C = 10 \text{ mA dc}$, $V_{CE} = 20 \text{ Vdc}$, $f = 100 \text{ kHz}$)	2N3903 2N3904		f_T	250 300	MHz
Output Capacitance ($V_{CB} = 5.0 \text{ Vdc}$, $I_E = 0$, $f = 100 \text{ kHz}$)		3	C_{ob}	-	4.0 pF
Input Capacitance ($V_{BE} = 0.5 \text{ Vdc}$, $I_C = 0$, $f = 100 \text{ kHz}$)		3	C_{ib}	-	8.0 pF
Input Impedance ($I_C = 1.0 \text{ mA dc}$, $V_{CE} = 10 \text{ Vdc}$, $f = 1.0 \text{ kHz}$)	2N3903 2N3904	13	h_{ie}	2.5 1.0	k ohms
Voltage Feedback Ratio ($I_C = 1.0 \text{ mA dc}$, $V_{CE} = 10 \text{ Vdc}$, $f = 1.0 \text{ kHz}$)	2N3903 2N3904	14	h_{re}	0.1 0.3	$\times 10^{-4}$
Small-Signal Current Gain ($I_C = 1.0 \text{ mA dc}$, $V_{CE} = 10 \text{ Vdc}$, $f = 1.0 \text{ kHz}$)	2N3903 2N3904	11	h_{fe}	50 100	200 400
Output Admittance ($I_C = 1.0 \text{ mA dc}$, $V_{CE} = 10 \text{ Vdc}$, $f = 1.0 \text{ kHz}$)		12	h_{oe}	1.0	μmhos
Noise Figure ($I_C = 100 \mu\text{A dc}$, $V_{CE} = 5.0 \text{ Vdc}$, $R_S = 1.0 \text{ k ohms}$, $f = 10 \text{ Hz to } 15.7 \text{ kHz}$)	2N3903 2N3904	9, 10	NF	-	9.0 5.0
SWITCHING CHARACTERISTICS					
Delay Time ($V_{CC} = 3.0 \text{ Vdc}$, $V_{BE(off)} = 0.5 \text{ Vdc}$, $I_C = 10 \text{ mA dc}$, $I_{B1} = 1.0 \text{ mA dc}$)		1, 5	t_d	-	35 ns
Rise Time		1, 5, 6	t_r	-	25 ns
Storage Time ($V_{CC} = 3.0 \text{ Vdc}$, $I_C = 10 \text{ mA dc}$, $I_{B1} = I_{B2} = 1.0 \text{ mA dc}$)	2N3903 2N3904	2, 7	t_s	-	175 200 ns
Fall Time		2, 8	t_f	-	50 ns


* Pulse Test: Pulse Width = 300 μs , Duty Cycle = 2.0%.

FIGURE 1 — DELAY AND RISE TIME EQUIVALENT TEST CIRCUIT



*Total shunt capacitance of test jig and connectors

FIGURE 2 — STORAGE AND FALL TIME EQUIVALENT TEST CIRCUIT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญาติให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2N3903, 2N3904 (continued)

TRANSIENT CHARACTERISTICS ?
 — $T_j = 25^\circ\text{C}$ --- $T_j = 125^\circ\text{C}$

FIGURE 3 — CAPACITANCE




FIGURE 4 — CHARGE DATA




FIGURE 5 — TURN-ON TIME




FIGURE 6 — RISE TIME




FIGURE 7 — STORAGE TIME





FIGURE 8 — FALL TIME



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2N3903, 2N3904 (continued)

TRANSIENT CHARACTERISTICS 7
 — $T_j = 25^\circ\text{C}$ --- $T_j = 125^\circ\text{C}$

FIGURE 3 — CAPACITANCE




FIGURE 4 — CHARGE DATA




FIGURE 5 — TURN-ON TIME




FIGURE 6 — RISE TIME




FIGURE 7 — STORAGE TIME







FIGURE 8 — FALL TIME







AUDIO SMALL SIGNAL CHARACTERISTICS

NOISE FIGURE VARIATIONS
 $V_{CE} = 5.0 \text{ Vdc}$, $T_A = 25^\circ\text{C}$



h PARAMETERS
 $V_{CE} = 10 \text{ Vdc}$, $f = 1.0 \text{ kHz}$, $T_A = 25^\circ\text{C}$



2N3903, 2N3904 (continued)

STATIC CHARACTERISTICS

FIGURE 15 — NORMALIZED CURRENT GAIN




FIGURE 16 — COLLECTOR SATURATION REGION




FIGURE 17 — "ON" VOLTAGES





FIGURE 18 — TEMPERATURE COEFFICIENTS



MOTOROLA
SEMICONDUCTOR TECHNICAL DATA

2.0GHz Low Voltage Dual Modulus Prescaler

The MC12033 is a high frequency low voltage dual modulus prescaler used in phase-locked loop (PLL) applications. A high frequency input signal up to 2.0GHz is provided for cordless and cellular communication services such as DECT, PHS, and PCS. The MC12033 can be operated down to a minimum supply voltage of 2.7V required for battery operated portable systems.

The MC12033A can be used with CMOS synthesizer requiring positive edges to trigger internal counters such as Motorola's MC145XXX series in a PLL to provide tuning signal up to 2.0GHz in programmable frequency steps. The MC12033B can be used with CMOS synthesizers requiring negative edges to trigger internal counters.


A Divide Ratio Control (SW) permits selection of a 32/33 or 64/65 divide ratio as desired.

The Modulus Control (MC) selects the proper divide number after SW has been biased to select the desired divide ratio.

NOTE: The "B" Version Is Not Recommended for New Designs

- 2.0GHz Toggle Frequency
- Supply Voltage 2.7V to 5.0Vdc
- Low Power 10.0mA Typical at $V_{CC} = 2.7V$
- Operating Temperature Range of -40 to $+25^{\circ}C$
- The MC12033 Is Pin Compatible With the MC12022
- Short Setup Time (t_{SET}) 8ns Typical at 2.0GHz
- Modulus Control Input Level Is Compatible With Standard CMOS and TTL

Pinout: 8-Lead Plastic (Top View)



For positive edge triggered counters, order the MC12033A

MC12033A
MC12033B

MECL PLL COMPONENTS

+32/33, +64/65
LOW VOLTAGE
DUAL MODULUS PRESCALER



P SUFFIX
8-LEAD PLASTIC PACKAGE
CASE 625-05



D SUFFIX
8-LEAD PLASTIC SOIC PACKAGE
CASE 751-35

FUNCTION TABLE

SW	MC	Divide Ratio
H	H	32
H	L	33
L	H	64
L	L	65

Note: SW: H = V_{CC} , L = OPEN
MC: H = 2.0V to V_{CC} , L = GND to 0.5V

MAXIMUM RATINGS

Symbol	Parameter	Value	Unit
V_{CC}	Power Supply Voltage, Pin 2	-0.5 to -7.0	Vdc
T_A	Operating Temperature Range	-40 to +25	$^{\circ}C$
T_{stg}	Storage Temperature Range	-65 to +150	$^{\circ}C$
MC	Modulus Control Input, Pin 5	-0.5 to +6.5	Vdc
IO	Maximum Output Current, Pin 4	10.0	mA



ELECTRICAL CHARACTERISTICS ($V_{CC} = 2.7$ to $5.0V$; $T_A = -40$ to $+85^\circ C$)

Symbol	Parameter	Min	Typ	Max	Unit
f_t	Toggle Frequency (Sine Wave)	0.5	2.4	2.0	GHz
I_{CC}	Supply Current Output (Pin 2) $V_{CC} = 2.7V$ $V_{CC} = 5.0V$		10.0 13.0	12.5 16.0	mA
V_{IH1}	Modulus Control Input HIGH (MC)	2.0		V_{CC}	V
V_{IL1}	Modulus Control Input LOW (MC)	GND		0.8	V
V_{IH2}	Divide Ratio Control Input HIGH (SW)	V_{CC}	V_{CC}	V_{CC}	V
V_{IL2}	Divide Ratio Control Input LOW (SW)	OPEN	OPEN	OPEN	—
V_{OUT}	Output Voltage Swing (Note 1) $C_L = 8pF$; $R_L = 600\Omega$	0.8	1.2		V _{pp}
t_{set}	Modulus Setup Time MC to OUT @ 2000MHz		8	10	ns
V_{IN}	Input Voltage Sensitivity 500-2000MHz	100		1000	mV _{pp}
I_O	Output Current (Note 2) $V_{CC} = 2.7V$, $C_L = 8pF$, $R_L = 600\Omega$ $V_{CC} = 5.0V$, $C_L = 8pF$, $R_L = 1.5k\Omega$		2.4 2.4	4.0 4.0	mA

1. Valid over voltage range 2.7 to 5.0V; $R_L = 600\Omega$ @ $V_{CC} = 2.7V$; $R_L = 1.5k\Omega$ @ $V_{CC} = 5.0V$
2. Divide ratio of -32:33 @ 2.0GHz






Figure 1. Logic Diagram (MC12033A)



Modulus setup time MC to out is the MC setup or MC release plus the prop. delay.

Figure 2. Modulus Setup Time



- EXTERNAL COMPONENTS
 $C1 = C2 = 1000pF$
 $C3 = 0.1\mu F$
 $C_L = 8pF$ (Including Scope and jig capacitance)
 $R_L = 600\Omega$ @ $V_{CC} = 2.7V$
 $R_L = 1.5k\Omega$ @ $V_{CC} = 5.0V$

Figure 3. AC Test Circuit




Figure 4. Input Signal Amplitude versus Input Frequency
Divide Ratio = 64; VCC = 5.0V; TA = 25°C




Figure 5. Output Amplitude versus Input Frequency