



เครื่องเข้าและถอดรหัสสัญญาณภาพ

VIDEO SCRAMBLER AND DESCRAMBLER



วัน เดือน ปี..... 22 ค.ค. 2541  
เลขทะเบียน..... 039112  
เลขเรียกหนังสือ..... โ 110352 ก 132 ค.

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิศวกรรมโทรคมนาคม  
คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มี 039112

เครื่องเข้าและถอดรหัสสัญญาณภาพ  
VIDEO SCRAMBLER AND DESCRAMBLER



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิศวกรรมโทรคมนาคม  
คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทบริหารศึกษาศาสตร์ 2540

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องเข้ารหัสและถอดรหัสสัญญาณภาพ

**VIDEO SCRAMBLER AND DESCRAMBLER**

ผู้จัดทำ

1. นายฉัตรชัย เวชกิจ 38013006
2. นายชวลิต ประจักษ์บุญเฉษฎา 38013007
3. นายนิพนธ์ เล็งไพบูลย์ 38013017

..... อาจารย์ที่ปรึกษา  
(ดร.สุทธิชัย นพนาศิพงษ์)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# เครื่องเข้ารหัสและถอดรหัสสัญญาณภาพ

## VIDEO SCRAMBLER AND DESCRAMBLER

โดย	นายฉัตรชัย เวชกิจ	38013006
	นายชวลิต ประจักษ์บุญเจษฎา	38013007
	นายนิพนธ์ เล็งไพบูลย์	38013017

อาจารย์ที่ปรึกษา ดร.สุทธิชัย นพนาถิพงษ์

### บทคัดย่อ

ในปัจจุบัน การให้บริการแพร่ภาพสัญญาณโทรทัศน์ในระบบเคเบิลทีวีเป็นที่นิยมอย่างมาก จุดหนึ่งที่สำคัญของการให้บริการเคเบิลทีวีนี้ก็คือ การสแกนเบิ้ลสัญญาณหรือการเข้ารหัส

ปริญญาบัตรนี้เป็นารเข้ารหัสและถอดรหัสสัญญาณภาพ โดยการประยุกต์ใช้ระบบการเข้ารหัสและถอดรหัสแบบต่างๆมารวมกัน คือ การกลับสัญญาณภาพ การเลื่อนสัญญาณซิงค์โดยใช้รูปคลื่นไซน์และการสแกนเบิ้ลแบบเทเลส-แมสท์ก่อนส่งไปยังผู้ใช้บริการ เพื่อเป็นการป้องกันการลักลอบจากผู้ที่มีได้เสียค่าบริการ โดยถูกต้อง

### Abstract

At present, television broadcast servicing in cable-television systems are very popular. The importance of cable-television systems is scrambling or coding.

This project report present for scrambling and descrambling of video signal. It applied from many method to scrambling consist of video inversion, synchronous shifting by sinusoidal wave and scrambling by Telease-Masst system. We used this process protect do furtively from hacker before transmitting signal to subscriber.

# สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการ	3
2.1 หลักการการสแกนของโทรทัศน์	3
2.2 เทคนิคการสแกนเบิลสัญญาณภาพ	9
2.3 ระบบสแกนเบิลแบบเทลี-แมสต์ (Telease-Maast Scrambling System)	16
2.4 ตารางแสดงระบบการสแกนเบิลสัญญาณภาพแบบต่างๆ	18
2.5 วงจรกรองความถี่ต่ำ (Low-pass filter)	21
บทที่ 3 การทำงานของวงจร	25
3.1 การทำงานของวงจรเข้ารหัสสัญญาณภาพ	25
3.2 การทำงานของวงจรถอดรหัสสัญญาณภาพ	30
บทที่ 4 การทดลองและผลการทดลอง	35
4.1 รูปแบบของสัญญาณที่จุดต่างๆของวงจรเข้ารหัสสัญญาณภาพ	35
4.2 รูปแบบของสัญญาณที่จุดต่างๆของวงจรถอดรหัสสัญญาณภาพ	38
4.3 ผลของภาพทางหน้าจอโทรทัศน์ที่เกิดจากการเข้าและถอดรหัสสัญญาณภาพ	45
บทที่ 5 บทสรุปและแนวทางในการพัฒนา	48
5.1 สรุป	48
5.2 ปัญหาและแนวทางการแก้ไข	48
5.3 แนวทางในการพัฒนา	49
ภาคผนวก	
หนังสืออ้างอิง	

## สารบัญตาราง

	หน้า
ตารางที่ 2.1 ความถี่ไซนส์เวฟที่ใช้ในการเข้ารหัสแบบเทลิส-แมสท์	17
ตารางที่ 2.2 ตารางแสดงระบบการสแกนเบิลต์สัญญาณภาพแบบต่างๆ	18
ตารางที่ 3.1 แสดงหน้าที่การทำงานของขาแต่ละขาของ MAX038	27
ตารางที่ 3.2 การเลือกรูปคลื่นเอาต์พุต	28



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญญภาพ

หน้า

รูปที่ 2.1 ทฤษฎีของการหักเหทางไฟฟ้าสถิตย์ และทางแม่เหล็กไฟฟ้า	3
รูปที่ 2.2 รูปร่างของกระแสรูปฟันเลื่อย	4
รูปที่ 2.3 การสแกนจากซ้ายไปขวา	5
รูปที่ 2.4 การสแกนไขว้กัน (interlace scanning)	5
รูปที่ 2.5 รูปร่างของสัญญาณซิงก์	6
รูปที่ 2.6 รูปร่างของสัญญาณซิงก์ที่ใช้ในการส่งโทรทัศน์	7
รูปที่ 2.7 ฟิวด์ที่เกิดขึ้นในระยะเวลาที่มีสัญญาณแบล็กกิ้งทางแนวตั้ง ในฟิวด์ที่หนึ่งและฟิวด์ที่สอง	8
รูปที่ 2.8.1 สัญญาณภาพปกติ	9
รูปที่ 2.8.2 ผลของวิธีการกลับสัญญาณภาพ	10
รูปที่ 2.9 ผลของการเลื่อนซิงก์โดยรูปคลื่นไซน์	11
รูปที่ 2.10 ผลของการเลื่อนซิงก์พัลส์	11
รูปที่ 2.11 ผลของการแทนสัญญาณซิงก์	12
รูปที่ 2.12 ผลของการกลับสัญญาณภาพแบบแอคทีฟ	13
รูปที่ 2.13 ผลของการตัดและกลับหัว	14
รูปที่ 2.14 ผลของการตัดและหมุน	15
รูปที่ 2.15 ผลของการสับเปลี่ยนเส้น	16
รูปที่ 2.16 บล็อกไดอะแกรมของการสแกนเบิกระบบเทลิส-แมสท์	16
รูปที่ 2.17 บล็อกไดอะแกรมของการดีสแกมเบิกระบบเทลิส-แมสท์	18
รูปที่ 2.18 วงจรกรองความถี่ต่ำแบบบัตเตอร์เวิร์ทออเดอร์ 1	21
รูปที่ 2.19 การตอบสนองความถี่	22
รูปที่ 2.20 วงจรกรองความถี่ต่ำแบบบัตเตอร์เวิร์ทออเดอร์ 2	24
รูปที่ 2.21 การตอบสนองความถี่	24
รูปที่ 3.1 บล็อกไดอะแกรมของวงจรเข้ารหัสสัญญาณภาพ	25
รูปที่ 3.2 บล็อกไดอะแกรมและวงจรการทำงานพื้นฐาน	26
รูปที่ 3.3 วงจรกำเนิดสัญญาณเอทพุทคลื่นไซน์, 50% duty cycle	28
รูปที่ 3.4 วงจรขยายสัญญาณแบบบวกที่ใช้ในโครงการงาน	29
รูปที่ 3.5 วงจรจ่ายกำลังไฟฟ้า	30
รูปที่ 3.6 บล็อกไดอะแกรมของวงจรถอดรหัสสัญญาณภาพ	31
รูปที่ 3.7 วงจรขยายสัญญาณภาพแบบกัมเพลส	31
รูปที่ 3.8 วงจรแบนด์พาสฟิลเตอร์ 94 kHz	32
รูปที่ 3.9 บล็อกไดอะแกรมของวงจรเฟสล็อกคูลูป	33

รูปที่ 3.10 วงจรเฟสล็อกคูลูปที่ใช้ไอซีเบอร์ LM565

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญญภาพ(ต่อ)

	หน้า
รูปที่ 3.11 วงจรเลื่อนเฟส	34
รูปที่ 4.1 สัญญาณภาพจากเครื่องเล่นวีดีโอ	35
รูปที่ 4.2 สัญญาณรูปคลื่นไซน์ 94 kHz ที่ใช้สำหรับเข้ารหัส	36
รูปที่ 4.3 สัญญาณเอาต์พุตของวงจรเข้ารหัส	37
รูปที่ 4.4 สัญญาณอินพุตของวงจรถอดรหัส	38
รูปที่ 4.5 สัญญาณเอาต์พุตของวงจรขยายสัญญาณแบบกลับเฟสฯ	39
รูปที่ 4.6 สัญญาณก่อนเข้าวงจรแบนด์พาสฟิลเตอร์	40
รูปที่ 4.7 สัญญาณเอาต์พุตของวงจรแบนด์พาสฟิลเตอร์	41
รูปที่ 4.8 สัญญาณเอาต์พุตของวงจรเฟสล็อกคัลป์	42
รูปที่ 4.9 สัญญาณเอาต์พุตของวงจรเลื่อนเฟส	43
รูปที่ 4.10 สัญญาณเอาต์พุตของวงจรถอดรหัส	44
รูปที่ 4.11 ภาพปกติจากเครื่องเล่นวีดีโอ	45
รูปที่ 4.12 ภาพหลังจากผ่านการสแกรมเบิล	45
รูปที่ 4.13 ภาพหลังจากผ่านการดีสแกรมเบิล	46
รูปที่ 4.14 เครื่องเข้าและถอดรหัสสัญญาณภาพ (ด้านหน้า)	46
รูปที่ 4.15 เครื่องเข้าและถอดรหัสสัญญาณภาพ (ด้านหลัง)	47

## บทที่ 1

### บทนำ

การพัฒนาของการส่งสัญญาณภาพ การเพิ่มจำนวนของที่อยู่อาศัยที่สามารถรับสัญญาณโทรทัศน์ในระบบเคเบิลทีวีและความหลากหลายของรายการของระบบเคเบิลทีวี จึงเป็นเหตุให้เกิดแนวความคิดของโทรทัศน์แบบบอกรับ (Pay TV) ซึ่งแนวความคิดนี้จะมีการจัดเตรียมรายการต่างๆ ตามโปรแกรมที่จัดเตรียมขึ้นมาเพื่อให้เกิดความพึงพอใจต่อผู้ชมรายการในแต่ละช่อง โดยรายการที่รับชมจะมีทั้งแบบเป็นสมาชิกรายเดือนหรือรายการพิเศษที่จะต้องจ่ายค่าบริการเพิ่มเติมเมื่อเลือกชมรายการพิเศษเหล่านั้น ปัญหาของบริษัทที่ประกอบธุรกิจโทรทัศน์แบบบอกรับที่สำคัญก็คือการเก็บค่าบริการและการป้องกันการรับชมรายการจากผู้ที่มีได้เป็นสมาชิก

การเข้ารหัสหรือการกวนสัญญาณหรือที่เรียกว่า ระบบ สแกรมเบิล (Scramble) ในความหมายทางอิเล็กทรอนิกส์ก็คือ กระบวนการที่ทำให้สัญญาณภาพ หรือ สัญญาณเสียง ที่ส่งออกไปในตัวกลางใด ๆ ก็ตามอาการที่ผิดแผกไปจากเดิม และเมื่อเรารับสัญญาณที่ผ่านกระบวนการนี้มาโดยไม่ได้รับอนุญาตจากเจ้าของสัญญาณ หรือ ผู้ส่งแล้ว สัญญาณดังกล่าวก็จะไม่สามารถรับชม หรือ รับฟังอย่างเป็นปกติทั่วไปได้ สาเหตุที่ต้องมีการทำ สแกรมเบิล เข้าไปในสัญญาณภาพและเสียง ที่แท้จริงในปัจจุบันนี้ทางเจ้าของกิจการได้มีการลงทุนไปเป็นจำนวนมาก ครั้นจะให้ใครก็ได้ที่มีเครื่องรับต่างๆ ไป มาเปิดรับสัญญาณกันอย่างเสรี และตามใจชอบนั้นคงจะไม่ถูกต้องนักในเรื่องของการลงทุนทางธุรกิจ ดังนั้นจึงต้องทำ สแกรมเบิล ให้กับสัญญาณภาพและเสียง หากผู้ใดมีความประสงค์จะชมหรือฟังรายการดังกล่าว ก็จะต้องมีการจ่ายเงินค่าสมาชิกเพื่อที่จะได้เครื่องถอดรหัสสัญญาณ มาทำการถอดรหัสสัญญาณภาพและเสียงให้สามารถรับชม หรือรับฟังได้ตามปกติ

#### วิธีการเข้ารหัส ( Scrambling Methods )

วิธีการที่ใช้ในการเข้ารหัสและถอดรหัสได้มีการพัฒนาปรับปรุงไปอย่างมากมาย บางวิธีที่ใช้ในการเข้ารหัสเป็นวิธีการเข้ารหัสแบบพื้นฐานง่ายๆ (Soft Scrambling) ซึ่งก็ทำให้มีความปลอดภัยในการป้องกันค่าหรือในบางวิธีจะใช้การเข้ารหัสที่มีความซับซ้อนมากทำให้มีความปลอดภัยในการป้องกันสูงตามไปด้วย แต่ในความเป็นจริงการเลือกใช้วิธีในการเข้ารหัสจะต้องคำนึงถึง ความเป็นไปได้ของเทคโนโลยีที่นำมาใช้และหลักการทางเศรษฐศาสตร์ว่าจะคุ้มหรือไม่ เพราะถ้าใช้เทคโนโลยีที่สูงก็จะทำให้ต้นทุนของเครื่องถอดรหัสสูงตามไปด้วยซึ่งจะมีผลของการตัดสินใจของผู้ใช้บริการ

#### การถอดรหัส ( Descrambing )

เครื่องถอดรหัสที่ใช้เป็นมาตรฐานที่ใช้ในการถอดรหัสได้โดยถูกต้องในขณะนี้ เมื่อเวลาผ่านไปไม่นานก็จะเกิดปัญหาอันเนื่องมาจากเครื่องถอดรหัสเถื่อน โดยปัญหานี้จะไม่เกิดขึ้นถ้าผู้ทำงานตรวจสอบมีการทำงานตรวจสอบในพื้นที่ให้บริการอย่างเข้มงวด และปัญหาที่เกิดขึ้นนี้จะเกิดความรุนแรงกับระบบการเข้ารหัสของการสื่อสาร โทรทัศน์ผ่านดาวเทียมมากที่สุดเนื่องจากมีพื้นที่ให้บริการมาก โดยเฉพาะพื้นที่ที่ห่างไกลก็จะมีโอกาสเป็นเอกสารที่สงวนไว้สำหรับการแข่งขันเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการศึกษาไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มีความรุนแรงมาก ซึ่งการแก้ปัญหาอาจใช้วิธีการตั้งรางวัลแก่ผู้แจ้งข่าวสารการลักลอบการปลอมแปลงเครื่อง  
ถอดรหัสให้กับบริษัท หรือการปรับปรุงหรือเปลี่ยนแปลงการเข้ารหัสใหม่ให้มีประสิทธิภาพเพิ่มขึ้น แต่ทั้งนี้ก็  
จะต้องคำนึงถึงผู้ที่เป็นสมาชิกเก่าและผู้ที่กำลังตัดสินใจจะเป็นสมาชิกมีกำลังทรัพย์ที่จะจัดเตรียมซื้อเครื่องถอด  
รหัสเครื่องใหม่ได้หรือไม่ เพราะการแข่งขันทางการตลาดมีค่อนข้างสูงไม่ว่าจะเป็นการแข่งขันจากโทรทัศน์  
แบบบอกรับด้วยตนเองหรือการแข่งขันโทรทัศน์แบบทั่วไปที่ไม่จำเป็นต้องเป็นสมาชิก ซึ่งถ้าหากเครื่องมีราคา  
แพงเกินไปหรือสามารถที่จะปลอมแปลงได้ง่ายก็จะทำให้ประสบความสำเร็จได้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### ทฤษฎีและหลักการ

#### 2.1 หลักการการสแกนของโทรทัศน์


ภาพบนจอหลอดภาพของเครื่องรับโทรทัศน์สีโดยทั่วไป จะประกอบด้วยเส้นขวางเล็กๆ ในแนวนอนเป็นจำนวนมาก ซึ่งแต่ละเส้นเหล่านี้ มีทั้งส่วนที่ดำสนิท หรือมีสีเข้ม ส่วนที่ดำจาง หรือมีสีจางและส่วนที่สว่างมากปะปนกันอยู่ เส้นขวางเล็กๆ ในแนวนอนเหล่านี้ มีชื่อเรียกว่า เส้นสแกน เส้นเหล่านี้ประกอบด้วยจุดเล็กๆ ซึ่งมีทั้งมืดและสว่างปะปนกันอยู่ ภาพที่ปรากฏบนจอหลอดภาพจึงประกอบด้วยจุดเล็กๆ ๆ ที่มีระดับของความสว่างแตกต่างกันเป็นจำนวนมาก จุดเล็กๆ เหล่านี้เรียกว่า ส่วนประกอบของภาพ หรือ picture element ซึ่งมีส่วนสัมพันธ์กับความละเอียดของภาพเช่นเดียวกับจุดคำหรือจุดสีเล็กๆ ๆ ในรูปภาพของสิ่งตีพิมพ์ ภาพที่เห็นบนจอหลอดภาพ จะมองดูละเอียดกว่า หากมีจำนวนจุดเล็กๆ ๆ หรือจำนวนเส้นสแกนในแนวนอนมากเพียงพอด้วยเหตุนี้ โทรทัศน์ระบบยุโรปซึ่งมีจำนวนเส้นสแกน 625 เส้น ต่อภาพ จึงให้ภาพที่มองดูละเอียดกว่าโทรทัศน์ระบบอเมริกา ซึ่งมีจำนวนเส้นสแกนเพียง 525 เส้น ต่อภาพ เท่านั้น อย่างไรก็ตาม ภาพที่มองเห็นบนจอหลอดภาพจะมองดูละเอียดหรือหยาบไม่น่าดูอย่างไรนั้น ยังขึ้นอยู่กับส่วนประกอบอีกหลายอย่าง เช่น ความสว่างของภาพและระยะทางที่มองดูภาพ เป็นต้น



รูปที่ 2.1 ทฤษฎีของการหักเหทางไฟฟ้าสถิต และทางแม่เหล็กไฟฟ้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จุดที่เห็นสว่างในจอหลอดภาพของเครื่องรับโทรทัศน์ เกิดขึ้นเพราะอิเล็กตรอนที่หลุดออกไปจากแคโทด และถูกดึงดูดให้วิ่งเป็นลำไปกระทบแอนโนดหรือจอหลอดภาพ ซึ่งฉาบด้วยวัสดุเรืองแสงบางชนิดเอาไว้ จุดที่มีการกระทบกัน ก็จะมองเห็นเป็นจุดสว่างขึ้นที่จอ การสแกนก็คือ การทำให้จุดสว่างนี้เคลื่อนที่ไปในจังหวะที่ต้องการ ซึ่งในเรื่องของโทรทัศน์ ก็ต้องการให้จุดสว่างนี้เคลื่อนที่ไปในแนวตั้งและแนวนอน โดยอาศัยความเข้มของสนามแม่เหล็กเข้าช่วยเหลือ ทำให้เกิดการดึงดูดหรือการผลักกันกับอิเล็กตรอน ในหลักการการทำให้เกิดการดึงดูดหรือการผลักกันกับ อิเล็กตรอนนี้ อาจทำได้โดยวิธีการหักเหของไฟฟ้าสถิต (electrostatic deflection) หรือวิธีการหักเหของแม่เหล็กไฟฟ้า (electromagnetic deflection) ตามที่แสดงไว้ในรูปที่ 2.1 ซึ่งวิธีการนี้นิยมกันมากในทางปฏิบัติ สนามแม่เหล็กนี้เกิดขึ้นโดยการปล่อยกระแสไฟฟ้ารูปฟันเลื่อยตามที่แสดงไว้ในรูปที่ 2.2 ให้ไหลผ่านขดลวดของการหักเห (deflection coil) ที่พันอยู่รอบๆ คอหลอดภาพ ซึ่งมีอยู่สองชุดด้วยกันคือ ขดลวดที่พันอยู่รอบคอหลอดภาพในแนวนอนชุดหนึ่ง และขดลวดที่พันอยู่รอบคอหลอดภาพในแนวตั้งอีกชุดหนึ่ง สำหรับโทรทัศน์ระบบยุโรป ความถี่ของกระแสรูปฟันเลื่อยที่ไหลผ่านขดลวดของการหักเหในแนวนอน จะมีค่า 15,625 Hz ส่วนกระแสรูปฟันเลื่อยที่ไหลผ่านขดลวดของการหักเหในแนวตั้ง จะมีค่าเพียง 50 Hz เท่านั้น โดยปกติการสแกนจะเริ่มต้นขึ้นโดยการทำให้จุดสว่างบนจอหลอดภาพเคลื่อนที่จากซ้ายมือด้านบนของจอไปทางขวามือในแนวนอน ซึ่งเมื่อถึงตำแหน่งขวามือสุดก็จะถูกเบนต่ำลงเล็กน้อย อันเป็นผลจากการที่มีกระแสรูปฟันเลื่อยไหลผ่านขดลวดของการหักเหในแนวตั้ง แล้วก็จะกลับไปเริ่มต้นใหม่ทางซ้ายมือเพื่อเคลื่อนที่มาทางขวามือในแนวนอนอีก เป็นอยู่เช่นนี้เรื่อย ๆ จนกระทั่งจุดสว่างนั้นไปถึงตำแหน่งขวามือข้างล่างสุดของจอภาพ จึงเป็นอันเสร็จสิ้นการสแกนภาพหนึ่งภาพหนึ่ง หรือเรียกกันว่า เฟรมหนึ่ง ตามที่แสดงไว้ในรูปที่ 2.3



รูปที่ 2.2 รูปร่างของกระแสรูปฟันเลื่อย


หลังจากนั้น ถ้าอิเล็กตรอนก็จะกลับไปตั้งต้นใหม่ทางซ้ายมือด้านบนสุดของจอหลอดภาพอีก เพื่อสแกนภาพหนึ่งอันดับถัดไป อย่างไรก็ตาม เพื่อลดอาการกระพริบของภาพการสแกนภาพหนึ่งแต่ละภาพ มักนิยมจัดทำสองครั้งในแบบของการสแกนไขว้กัน ซึ่งเรียกว่า interlace scanning ตามที่แสดงไว้ในรูปที่ 2.4 โดยกำหนดให้ภาพหนึ่งเฟรม (frame) ประกอบด้วยภาพหนึ่งสองฟิลด์ (field) และเริ่มต้นด้วยการสแกนภาพหนึ่งฟิลด์เส้นคู่ก่อน เมื่อถึงตำแหน่งขวามือล่างสุดของจอภาพแล้ว จึงกลับไปเริ่มต้นตั้งต้นใหม่ทางด้านซ้ายมือบนสุดของจอ แล้วเริ่มต้นสแกนภาพหนึ่งฟิลด์เส้นคี่ต่อไป จนถึงตำแหน่งขวามือล่างสุดนั้นหลังจากนั้นจึงจะเริ่มต้นใหม่อีกครั้งหนึ่ง ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สแกนภาพหนึ่งอันคืบอื่นต่อไปใหม่ ฉะนั้น ภาพหนึ่งภาพ หรือภาพหนึ่งเฟรม จึงประกอบด้วยฟิลด์เส้น สแกนเส้นคู่และฟิลด์เส้นสแกนเส้นคี่ สำหรับโทรทัศน์ระบบยุโรป ซึ่งใช้เส้นสแกน 625 เส้น ต่อภาพ และ 50 ภาพ ต่อวินาที ภาพหนึ่งแต่ละภาพหรือแต่ละเฟรมจะประกอบด้วยเส้นสแกนแนวนอน 625 เส้นภาพหนึ่งแต่ละฟิลด์ จะมีเส้นสแกนแนวนอนครึ่งหนึ่งของ 625 เส้น หรือ 312.5 เส้น ภาพหนึ่งแต่ละภาพนี้ จะเกิดภายในระยะเวลา 1/25 วินาที ความถี่ของกระแสรูปพื้นเลื่อยที่ใช้ ในการหักเหทางแนวนอน ซึ่งในระยะเวลา 1/25 วินาที จะเกิดเส้น สแกน 625 เส้น



รูปที่ 2.3 การสแกนจากซ้ายไปขวา

จะมีค่า  $(625) \times (25) = 15,625$  Hz ส่วนความถี่ของกระแสรูปพื้นเลื่อยที่ใช้ในการหักเหทางแนวดิ่ง ซึ่งใช้เวลาในการสแกนจากบนสุดมาล่างสำหรับฟิลด์หนึ่ง ๆ เพียง 1/50 วินาที จะมีค่า 50 Hz การสแกนภาพหนึ่ง จะสแกนต่อไปเรื่อย ๆ โดยมีจำนวนภาพหนึ่งหรือจำนวนเส้นสแกนต่อภาพ กับจำนวนภาพต่อวินาทีแตกต่างกันไป




รูปที่ 2.4 การสแกนไขว้กัน (interlace scanning)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตามแต่ชนิดของระบบโทรทัศน์ที่ใช้ ภาพที่มาปรากฏบนจอหลอดภาพของเครื่องรับโทรทัศน์ จึงมีผลคล้ายกับการฉายภาพนิ่ง ซึ่งแต่ละภาพมีความแตกต่างกันบ้างเพียงเล็กน้อยเป็นจำนวนหลาย ๆ ภาพต่อหนึ่งวินาที ด้วยเหตุผลที่สายตาของคนเรามีคุณลักษณะพิเศษในเรื่องของ persistence of vision จึงทำให้ผู้ชมโทรทัศน์สามารถมองเห็นภาพบนจอหลอดภาพของเครื่องรับโทรทัศน์เป็นภาพเคลื่อนไหวติดต่อกันไปตลอดเวลา

เรื่องสำคัญอีกอย่างหนึ่งของการส่งและรับโทรทัศน์ก็คือ จะต้องสามารถหาวิธีการซึ่งทำให้การสแกนของภาพที่เกิดขึ้นที่กล้องโทรทัศน์นั้น เกิดขึ้นพร้อมกันกับการสแกนของภาพที่จอหลอดภาพของเครื่องรับโทรทัศน์ หรือทำให้ความถี่ของกระแสรูปพื้นเลื้อยของวงจรหักเหทางแนวนอน และแนวตั้งทางกล้องโทรทัศน์ เท่ากันตลอดเวลา กับความถี่ของวงจรหักเหทางแนวนอนและแนวตั้งทางจอหลอดภาพของเครื่องรับโทรทัศน์ หากความถี่ของกระแสรูปพื้นเลื้อยในวงจรทางเครื่องส่งโทรทัศน์ไม่เท่ากันตลอดเวลา กับความถี่ของกระแสรูปพื้นเลื้อยในวงจรทางเครื่องรับโทรทัศน์ ก็จะพบว่า ภาพจะล้มหรือไม่มีภาพทางเครื่องรับโทรทัศน์ การทำให้ความถี่ของกระแสรูปพื้นเลื้อยทางด้านเครื่องส่งโทรทัศน์เท่ากันตลอดเวลา กับความถี่ของกระแสรูปพื้นเลื้อยทางด้านเครื่องรับโทรทัศน์นี้ เรียกว่า เกิดการเข้าจังหวะ (synchronization) ขึ้น ในทางปฏิบัติสถานีโทรทัศน์จะต้องส่งสัญญาณชนิดหนึ่ง เรียกว่า สัญญาณ-ซิงก์ (synchronizing signal หรือ sync pulse signal) ไปพร้อมกับสัญญาณภาพ ตามที่แสดงไว้ในรูปที่ 2.5 และรูปที่ 2.6 สัญญาณซิงก์นี้จะประกอบด้วยสัญญาณซิงก์ทางแนวนอน (horizontal synchronizing signal) ซึ่งมีความถี่ 15,625 Hz หรือจะมี sync pulse ครั้งหนึ่งในทุก ๆ ครั้งที่มี



รูปที่ 2.5 รูปร่างของสัญญาณซิงก์

การสแกนในแนวนอนกับ สัญญาณซิงก์ทางแนวตั้ง ( vertical synchronizing signal ) ซึ่งมีความถี่ 50 Hz หรือจะมี sync pulse ครั้งหนึ่งในขณะที่มีการสแกนฟิลด์เส้นคู่หรือฟิลด์เส้นคู่เสร็จสิ้นลง สัญญาณซิงก์เหล่านี้จะส่งไปพร้อม ๆ กับสัญญาณภาพในช่วงระยะเวลาของเส้นสแกนสะบัดกลับ หรือช่วงระยะเวลาที่เส้นสแกนกำลังหันกลับไปเริ่มต้นใหม่ ( flyback period )

ในทางปฏิบัติ สถานีโทรทัศน์ขาวดำจะต้องส่งสัญญาณต่าง ๆ หลายอย่างออกอากาศไปให้เครื่องรับโทรทัศน์ เพื่อทำให้เกิดภาพขาวดำที่จอหลอดภาพของเครื่องรับโทรทัศน์ในลักษณะเดียวกันและพร้อมกันกับ


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสแกนภาพของกล้องโทรทัศน์ สัญญาณต่าง ๆ สำหรับทำให้เกิดภาพขาวดำเหล่านี้ แสดงไว้ในรูปที่ 2.6 ซึ่งประกอบด้วย

- สัญญาณภาพ (video signal)
- สัญญาณแบล็กกิ้ง (blanking signal)
- สัญญาณซิงก์ (synchronizing signal)
- สัญญาณอีควอไลซิง (equalizing signal)

สัญญาณต่าง ๆ ตามรูป 2.6 จะรวมอยู่เป็นรูปร่างเดียวกัน ซึ่งเรียกว่า สัญญาณภาพรวม ( composite video signal ) แล้วใช้คลื่นพาห์ของภาพเป็นตัวพาออกอากาศรวมกับคลื่นพาห์ของสัญญาณเสียง เหตุผลและความจำเป็นในการใช้สัญญาณต่าง ๆ มีดังต่อไปนี้

(ก) สัญญาณภาพ (video signal) และสัญญาณเสียง ( sound signal ) เป็นสัญญาณที่ใช้ทำให้เกิดภาพขาวดำที่จอหลอดภาพ และมีเสียงที่ลำโพงเครื่องรับโทรทัศน์ตามต้องการ สัญญาณภาพ ( video signal ) บางครั้งเรียกว่า สัญญาณส่องสว่าง ( brightness signal หรือ luminance signal )




รูปที่ 2.6 รูปร่างของสัญญาณซิงก์ที่ใช้ในการส่งโทรทัศน์

(ข) สัญญาณแบล็กกิ้ง ( blanking signal ) เป็นสัญญาณที่ใช้ลบเส้นสแกนสะบัดกลับทั้งในแนวนอนและในแนวตั้ง เพื่อมิให้เป็นที่สังเกตเห็นได้ชัดทางจอหลอดภาพ รูปที่ 2.6 (ก) เป็นรูปขยายของระยะเวลาที่มีสัญญาณแบล็กกิ้งทางแนวนอน ( horizontal blanking period ) และในช่วงระยะเวลาที่สัญญาณแบล็กกิ้งทางแนวนอนนี้ก็จะส่งสัญญาณซิงก์ทางแนวนอน ( horizontal synchronizing signal ) ไปด้วยแต่จะอยู่ในระดับค่าสันทกว่าก

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณแบลิ่งกึ่งส่วนที่เหลื่อมล้ำกันระหว่าง แบลิ่งกึ่งพัลส์ กับซิงก์พัลส์นี้ จะมีอยู่สองส่วนตามรูปที่แสดงไว้ ส่วนหน้าเรียกว่า front porch และส่วนหลังเรียกว่า back porch สำหรับโทรทัศน์ระบบอเมริกา ความถี่ของกระแสรูปพื้นเลื้อยที่ไหลผ่านขดลวดของการหักเหในแนวนอนมีค่า 17,750 Hz ฉะนั้น ในระยะเวลา  $1/17,750$  วินาที หรือ 63.5 ไมโครวินาที จะต้องเกิดเส้นสแกนสะบัดกลับอีกครั้งหนึ่ง จึงจำเป็นต้องใช้ แบลิ่งกึ่งพัลส์ทางแนวนอนอีกครั้งหนึ่ง โดยมีขนาดประมาณ 10 ไมโครวินาที ส่วนรูปที่ 2.6 (ข) นั้น เป็นรูปขยายของระยะเวลาที่มีสัญญาณแบลิ่งกึ่งทางแนวตั้ง (vertical blanking signal) สำหรับโทรทัศน์ระบบอเมริกา ทุก ๆ ระยะเวลา  $1/60$  วินาที หรือ 16.667 ไมโครวินาที จำเป็นต้องให้มีแบลิ่งกึ่งพัลส์ทางแนวตั้งครั้งหนึ่ง โดยมีขนาดประมาณ 1,250 ไมโครวินาที ในระยะที่มีแบลิ่งกึ่งพัลส์ทางแนวตั้งนี้ ก็จะส่งสัญญาณซิงก์ทางแนวตั้งออกไปด้วย และเพื่อประโยชน์ในการช่วยทำให้สัญญาณซิงก์ทางแนวตั้ง ยังคงมีรูปร่างดีเหมือนเดิม หลังจากแยกออกมาจากสัญญาณซิงก์ทางแนวนอนทางเครื่องรับโทรทัศน์แล้วจะนิยมใส่อีควอไลซิงก์ (equalizing pulses) กับ (cutting pulses) ไปด้วย ตามรูปที่ 2.6 (ข) ความถี่ของอีควอไลซิงก์พัลส์และตัดทิ้งพัลส์นี้ จะมีค่าเป็นสองเท่าของความถี่สัญญาณซิงก์ทางแนวนอน เพื่อช่วยให้การ สแกนแบบหนึ่งเฟรมแบ่งออกเป็นสองฟิลด์ทางด้านเครื่องรับโทรทัศน์ เป็นไปอย่างถูกต้องและเหมาะสม จุดตั้งต้นของสัญญาณซิงก์ทางแนวนอนและสัญญาณซิงก์ทางแนวตั้งนี้ จะต้องมีส่วนสัมพันธ์กันอย่างเหมาะสมคือ เมื่อหมดการสแกนฟิลด์หนึ่ง ๆ แล้ว จะต้องเกิดขึ้นพร้อมกันเพื่อทำการสแกนฟิลด์ต่อ ๆ ไป ตามที่แสดงไว้ในรูปที่ 2.7 ฉะนั้น การสแกนไขว้กันทางเครื่องรับโทรทัศน์อาจไม่เป็นที่พึงประสงค์



รูปที่ 2.7 ฟิลด์ที่เกิดขึ้นในระยะเวลาที่มีสัญญาณแบลิ่งกึ่งทางแนวตั้ง ในฟิลด์ที่หนึ่งและฟิลด์ที่สอง

(ค) สัญญาณซิงก์ (synchronizing signal) เป็นสัญญาณที่ใช้เพื่อช่วยทำความถี่ของกระแสรูปพื้นเลื้อยที่ใช้ในวงจรของการหักเหทางแนวนอน กับวงจรหักเหทางแนวตั้งของเครื่องส่งโทรทัศน์ มีค่าตรงกันกับที่ใช้ในเครื่องรับโทรทัศน์ อันจะมีผลทำให้การสแกนของภาพทางด้านเครื่องส่งโทรทัศน์ ตรงกันกับทางด้านเครื่องรับโทรทัศน์ตลอดเวลาสัญญาณซิงก์ทางแนวนอน จะมีความถี่เท่ากับความถี่ ของกระแสรูปพื้นเลื้อยที่ใช้ในวงจรการหักเหทางแนวนอน และสัญญาณซิงก์ทางแนวตั้งก็จะมีค่าเท่ากับความถี่ ของกระแสรูปพื้นเลื้อยที่ใช้ในไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรของการหักเหทางแนวตั้ง เนื่องจากความถี่ของสัญญาณซิงก์นี้เท่ากับ ความถี่ของสัญญาณแบลิ่งกิ้ง จึงจำเป็นต้องป้องกันการรบกวนที่เกิดขึ้น โดยจำเป็นต้องกำหนดขนาดของซิงก์พัลส์ให้น้อยกว่าขนาดของแบลิ่งกิ้งพัลส์ กล่าวคือ ทำให้ซิงก์พัลส์ทางแนวนอนมีขนาดเพียง 5 ไมโครวินาที และซิงก์พัลส์ทางแนวตั้งมีขนาดเพียง 190 ไมโครวินาทีเท่านั้น นอกจากนี้ ยังใช้วิธีส่งซิงก์พัลส์เหล่านี้ปะปนกับแบบแบลิ่งกิ้งพัลส์โดยทำให้ฐานของซิงก์พัลส์อยู่ทับขอบบนของแบลิ่งกิ้งพัลส์อีกชั้นหนึ่ง เมื่อได้กำหนดให้ ระดับสูงสุดของแบลิ่งกิ้งพัลส์เป็นระดับมืดจนมองไม่เห็นทางจอหลอดภาพแล้ว ระดับของซิงก์พัลส์ที่อยู่บนยอดสูงสุดของแบลิ่งกิ้งพัลส์ ก็จะเป็นระดับดำมืดสนิท และไม่ทำให้เกิดการรบกวนที่จอหลอดภาพแต่ประการใด

(ง) สัญญาณอีควอลไลซิง (equalizing signal) เป็นสัญญาณที่ใช้เพื่อช่วยทำให้สัญญาณซิงก์ทางแนวตั้งยังคงมีรูปร่างดีเหมือนเดิม หลังจากแยกออกมาจากสัญญาณซิงก์ทางแนวนอนในเครื่องรับโทรทัศน์แล้ว สัญญาณนี้มีความถี่เป็นสองเท่าของสัญญาณซิงก์ทางแนวนอน ซึ่งจะช่วยให้การสแกนไขว้ทางเครื่องรับโทรทัศน์เป็นไปโดยเรียบร้อย รวมทั้งสัญญาณซิงก์ทางแนวนอนก็จะไม่ขาดหายในช่วงเวลาที่มีสัญญาณซิงก์ทางแนวตั้งอีกด้วย ขนาดของอีควอลไลซิงพัลส์ ก็มีขนาดของซิงก์พัลส์ทางแนวตั้ง คือประมาณ 190 ไมโครวินาที หรือประมาณ 3 เท่าของซิงก์พัลส์ทางแนวนอน นอกจากนี้ ยังนิยมแบ่งพัลส์นี้ออกเป็นพัลส์เล็ก ๆ ตามรูปที่ 2.6 เพื่อทำให้เกิดซิงก์พัลส์ทางแนวนอนครั้งหนึ่ง ในทุก ๆ สองครั้งที่มีพัลส์เล็ก ๆ เหล่านี้

## 2.2 เทคนิคการสแกนเบิ้ลสัญญาณภาพ


### 2.2.1 การกลับสัญญาณภาพ (Video Inversion)

หลักการ วิธีนี้จะทำการกลับสัญญาณภาพ รวมทั้งสัญญาณซิงก์


เทคนิคการสแกนเบิ้ลวิธีนี้เริ่มแรกใช้ในระบบสแกนเบิ้ลของเคเบิลทีวี (Cable Television)

เทคนิคนี้การดิสแกมเบิ้ลทำได้ง่าย เพียงแค่ตัดแปลงที่เครื่องรับโทรทัศน์ให้กลับขั้วของสัญญาณ สำหรับระบบโทรทัศน์ผ่านดาวเทียม ที่เครื่องรับส่วนมากจะมีสวิทช์ทำการกลับขั้วของสัญญาณอยู่แล้ว

จากรูปที่ 2.8 สัญญาณภาพรวมจะถูกกลับจากบวกเป็นลบจากลบเป็นบวก ทำให้เครื่องรับไม่สามารถซิงก์ภาพได้ และจะทำให้ภาพเป็นเนกาทีฟ (Negative) สัญญาณเบิร์ดส์ตี้ (Color Burst) จะถูกเลื่อนเฟสไป  $180^{\circ}$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้รูปที่ 2.8.1 สัญญาณภาพปกติ มีอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.8.2 ผลของวิธีการกลับสัญญาณภาพ

### 2.2.2 การเลื่อนซิงก์โดยรูปคลื่นไซน์ (Sinewave Sync Shifting)


หลักการ บวกรูปคลื่นไซน์เข้าไปในสัญญาณภาพ โดยมีความถี่ของคลื่นไซน์เท่ากับความถี่ของสัญญาณภาพ 1 เส้น หรือเป็นจำนวนเท่า

เทคนิคนี้มี 2 แบบคือ

1. ใช้ความถี่ของคลื่นไซน์เท่ากับความถี่ของสัญญาณภาพ 1 เส้น
2. ใช้ความถี่ของคลื่นไซน์เป็นจำนวนเท่าของสัญญาณภาพ 1 เส้น


การทำงานของเทคนิคนี้คือ แรงดันของคลื่นไซน์จะทำให้ระดับของซิงก์เลื่อนไปอยู่ในระดับของสัญญาณภาพ ซึ่งจะทำให้เครื่องรับไม่สามารถซิงโครไนซ์ภาพได้ ทำให้ภาพที่หน้าจอส่ายหรือเลื่อน

การบวกคลื่นไซน์เข้าไป จะเป็นผลทำให้ไปเพิ่มแอมพลิจูดของสัญญาณภาพ ถ้าสัญญาณภาพไม่ถูกลดทอนก่อนที่จะทำการสแกนเบิ้ลแล้ว การบวกคลื่นไซน์เข้าไป จะทำให้สัญญาณภาพเบี่ยงเบนมากเกินไป (Overdeviation) ผลก็คือจะทำให้ภาพเพี้ยนไป



รูปที่ 2.9 ผลของ การเลื่อนซิงก์โดยรูปคลื่นไซน์

2.2.3 การเลื่อนซิงก์พัลส์ (Pulse Sync Shifting)



รูปที่ 2.10 ผลของ การเลื่อนซิงก์พัลส์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับศึกษาเชิงวิชาการเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ตั้ง

หลักการ ชิงก์จะถูกเลื่อนเข้าไปในย่านของสัญญาณภาพ ซึ่งใช้ได้ทั้งชิงก์ทางแนวนอนและชิงก์ทางแนว

การเลื่อนชิงก์พัลส์สามารถป้องกันเครื่องรับโทรทัศน์จากการล็อกภาพได้อย่างมีประสิทธิภาพ วิธีนี้จะต่างจากวิธีการเลื่อนชิงก์โดยรูปคลื่น ไซน์คือการเลื่อนชิงก์พัลส์จะมีผลเฉพาะช่วงสัญญาณชิงก์เท่านั้น

2.2.4 การแทนสัญญาณชิงก์ (Sync Replacement)

หลักการ สัญญาณชิงก์ทางแนวนอนและชิงก์ทางแนวตั้งจะถูกแทนที่ด้วยสัญญาณรูปแบบอื่น เทคนิคการสแกนแบบนี้ มีใช้ในอเมริกาเหนือและยุโรป และเป็นเทคนิคหนึ่งที่ใช้ในระบบ OAK Orion และระบบ Video Cipher II ในระบบ ORION ช่องว่างที่อยู่ระหว่างสัญญาณชิงก์แนวนอนและสัญญาณเบิร์สต์ความถี่ 2.5 Mhz จะมีการใส่เบิร์สต์ข้อมูล (Data Burst) เข้าไป ส่วนระบบ VideoCipher สัญญาณชิงก์แนวนอนจะแทนด้วยเบิร์สต์ข้อมูล ซึ่งเบิร์สต์ข้อมูลจะมีข้อมูลของสัญญาณชิงก์แนวนอนรวมอยู่ด้วย



รูปที่ 2.11 ผลของ การแทนสัญญาณชิงก์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.2.5 การกลับสัญญาณภาพแบบแอคทีฟ (Active Inversion)

หลักการ จะทำการกลับขั้วของสัญญาณภาพแบบแอคทีฟ

วิธีนี้จะกลับขั้วของสัญญาณภาพทีละเส้น ซึ่งสามารถเพิ่มความปลอดภัยของข้อมูลได้ดีขึ้น อย่างไรก็ตาม ส่วนใหญ่จะทำการกลับขั้วโดยกลับทีละเส้นสลับกับ (Alternate Line) ซึ่งทำให้ความปลอดภัยด้อยลง ในบางระบบจะใช้การกลับขั้วฟิลด์ต่อฟิลด์ (Field-by-Field)

เทคนิคนี้แบ่งได้ 2 แบบคือ

- แบบที่มีคีย์ (Key).
- แบบที่ไม่มีคีย์ (No Key)

แบบมีคีย์จะมีความปลอดภัยต่ำกว่า คีย์คือพัลส์ที่อยู่ในช่วงแบล็งกิ้งของการสแกนทางแนวนอน ซึ่งใช้เป็นตัวบอกขั้วของสัญญาณภาพ

แบบที่ไม่มีคีย์ จะไม่มีสิ่งที่ใช้แสดงขั้วของสัญญาณภาพในส่วนของเส้นเลย




รูปที่ 2.12 ผลของ การกลับสัญญาณภาพแบบแอคทีฟ

จากรูป การดิสแกรมเบิลจะใช้การเปลี่ยนแปลงของคีย์เป็นตัวแสดงขั้วของสัญญาณภาพแต่ละเส้น

### 2.2.6 การตัดและกลับขั้ว (Cut and Invert)

หลักการ สัญญาณภาพแต่ละเส้นจะถูกแบ่งเป็นส่วนย่อยๆ เรียกว่า เซกเมนต์ (Segment) และจะทำการกลับขั้วของสัญญาณในเซกเมนต์ใดเซกเมนต์หนึ่ง หรือทีละหลายเซกเมนต์ ดูรูปที่ 2.13

เทคนิคนี้ ไม่เหมาะกับวงจรแบบอนาล็อกเพราะจะออกแบบยาก แต่จะเหมาะกับการออกแบบแบบดิจิทัล ซึ่งทำได้ง่ายกว่า





รูปที่ 2.13 ผลของการตัดและกลับขั้ว

จากรูปที่ 2.13 มีการแบ่งสัญญาณภาพ 1 เส้นออกเป็น 2 เซกเมนต์ และทำการกลับขั้วของสัญญาณที่  
เซกเมนต์ที่ 2

### 2.2.7 การตัดและหมุน (Cut and Rotate)

หลักการ สัญญาณภาพแต่ละเส้นจะถูกแบ่งออกเป็นเซกเมนต์ ตามจำนวนเซกเมนต์ที่จัดไว้ ทำการเลื่อน  
เซกเมนต์สุดท้ายมาไว้ที่เซกเมนต์แรกและเลื่อนเซกเมนต์แรกไปที่เซกเมนต์ที่ 2 และเซกเมนต์อื่นก็เลื่อนใน  
ทำนองเดียวกัน

การสแกนแบบนี้ใช้ในยุโรป และมีประสิทธิภาพดีมาก จำนวนของเซกเมนต์ต่อ 1 เส้นที่ใช้คือ 256  
เซกเมนต์




รูปที่ 2.14 ผลของการตัดและหมุน

### 2.2.8 การสับเปลี่ยนเส้น (Line Shuffle)

หลักการ ลำดับของเส้นใน 1 ฟิลด์หรือเฟรมจะถูกเปลี่ยน ดังนั้นลำดับของเส้นที่ส่งออกไปจะไม่ใช่ว่าภาพที่ถูกต้อง ตัวอย่างเช่น เส้นที่ 15 อาจจะส่งในลำดับที่ 211 แล้วเอาเส้นที่ 211 มาส่งในลำดับที่ 15 การสแกนแบบนี้ต้องการการเก็บฟิลด์หรือเฟรมเพื่อทำการสลับเส้น ดังนั้นจึงเหมาะกับระบบดิจิทัล


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.15 ผลของการสับเปลี่ยนเส้น

### 2.3 ระบบสแกนเบิ้ลแบบเทลิส-แมสท์ (Telease-Maast Scrambling System)

ระบบเทลิส-แมสท์ เป็นระบบที่มีใช้อยู่ในปัจจุบันนี้ โดยมีใช้อยู่ในบางบริการของการสื่อสารดาวเทียมที่มีการสร้างสัญญาณรหัสเข้าไปด้วย โดยส่วนใหญ่จะใช้ระบบนี้กับช่องสัญญาณกีฬา 2 ช่องและช่องสัญญาณเฉพาะสำหรับผู้ใหญ่ 2 ช่อง แม้ว่าระบบนี้จะไม่เป็นที่นิยมใช้กับระบบเคเบิลแต่ระบบนี้ก็มีความเหมาะสมในการอ้างอิงและการแสดงคุณสมบัติของระบบการเข้ารหัสและถอดรหัส



รูปที่ 2.16 บล็อกไดอะแกรมของการสแกนเบิ้ลระบบเทลิส-แมสท์

ระบบเทลิส-แมสท์ เป็นพื้นฐานของระบบการเข้ารหัสสัญญาณภาพและเสียงแบบอนาล็อก ระบบนี้จะมีหลักการที่คล้ายคลึงกันกับระบบการเข้ารหัสด้วยสัญญาณไซน์ โดยผลที่เกิดจากการเข้ารหัสด้วยระบบเทลิส-แมสท์ คือ

เอกสารนี้เป็น 1. สัญญาณภาพถูกกลับให้ตรงกันข้ามและแอมพลิจูดจะลดลงครึ่งหนึ่งของขนาดเดิมแอมพลิจูดปกติ การคำนวณว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. สัญญาณไซน์เวฟ 94 kHz จะขึ้นไปบนสัญญาณภาพที่ถูกกลับและแอมพลิฟายด์ลง

3. สัญญาณเสียงจะถูกมอดูเลทกับความถี่พาหะย่อยที่มีความถี่ประมาณ 15.6 kHz ซึ่งผลที่ได้จะเป็นสัญญาณเสียงแบบ Double-Sideband (DSB) Suppressed-Carrier

จากรูปที่ 2.16 จะแสดงถึงบล็อกไดอะแกรมของระบบ โดยระบบนี้ต้องสังเกตความสำคัญของความถี่ 94 kHz ซึ่งไม่พอดีกับ 6 เท่าของความถี่การสแกนตามแนวนอน ในทางปฏิบัติความถี่ที่ใช้อยู่ในช่วง 94 - 95 kHz ดังตารางที่ 2.1 จะแสดงถึงการใช้ความถี่ในบริการด้านต่างๆ โดยพาหะย่อยของสัญญาณเสียงจะใช้ที่ความถี่ 1/6 ของความถี่ที่ใช้ในการเข้ารหัสสัญญาณภาพซึ่งใช้ความถี่ 94 kHz


บริการ	ความถี่ (kHz)
กีฬา	94.5651
	94.6370
	94.1428
Fantasy Channel	94.0689
Adult Movie Channel	94.1944

ตารางที่ 2.1 ความถี่ไซน์เวฟที่ใช้ในการเข้ารหัสแบบเทลิส-แมสท์

รูปที่ 2.17 แสดงถึงวิธีการถอดรหัสสัญญาณ เทลิส-แมสท์ ภาคขยายสัญญาณภาพและภาคดีเทคเตอร์ จะใช้การแยกพาหะย่อยของสัญญาณเสียงออกโดยตรง ซึ่งสัญญาณ 15 kHz DSB Suppressed-Carrier ส่วนสัญญาณ 94 kHz จะถูกแยกออกมาด้วยการถอดรหัสไซน์เวฟโดยวงจรกรองความถี่ที่ใช้เป็นสัญญาณอ้างอิงจากเฟสล็อกคูล (Phase-Locked Loop) ซึ่งมี VCO ทำงานเป็น 64 เท่า (โดยปกติ 6 MHz) ของความถี่ไซน์เวฟ (VCO อาจเรียกว่า VCXO ในกรณีที่เป็น Voltage-Controlled Crystal Oscillator) สัญญาณความถี่ 6 MHz จะถูกหารด้วย 64 และที่เอาต์พุต VCO (ถูกหารด้วย 64) จะนำไปป้อนให้กับอินพุตของ เฟสดีเทคเตอร์ (Phase Detector) โดยเอาต์พุตของ เฟสดีเทคเตอร์ จะคอยควบคุม VCO (หรือ VCXO) ซึ่งทำให้เกิด เฟสล็อก (Phase Lock) ดังนั้นสัญญาณเอาต์พุต 94 kHz จึงได้มาจากการหาร 64 หน่วยซึ่งเท่ากับความถี่ไซน์เวฟที่นำมาเข้ารหัส โดยสัญญาณไซน์เวฟนั้นถูกกรองด้วยวงจรแอกทีฟแบนด์พาสฟิลเตอร์ (Active Bandpass Filter) เพื่อควบคุมเฟสและแอมพลิฟายด์ และนำไปรวมกับสัญญาณภาพที่มีการเข้ารหัส (สัญญาณที่ถูกกลับแล้ว) ทำให้สัญญาณไซน์เวฟถูกกำจัดไป

ในขณะนี้จะได้สัญญาณภาพปกติกลับมาแล้ว ส่วนสัญญาณเสียง 15 kHz DSB จะถูกป้อนให้ Doubly Balanced Mixer (บางครั้งเรียกว่า Product Detector) สัญญาณการเข้ารหัสที่ 94 kHz จะถูกหารด้วย 6 และนำไปใช้เป็นอินพุตอีกด้านของ Double Balanced Mixer ซึ่งทำให้ได้สัญญาณเสียงกลับมามีที่ด้านเอาต์พุต จากนั้นอาจนำไปป้อนให้กับภาคขยายสัญญาณเสียงหรือ TV Modulator ของช่อง 3 หรือช่อง 4 (รวมถึงสัญญาณภาพที่ผ่านการถอดรหัสมาแล้ว) ในการที่จะให้การถอดรหัสเสร็จสิ้นสมบูรณ์ และไม่หลงเหลือ แถบหรือการกระเพื่อมของเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณภาพรวมทั้งแอมพลิจูดและเฟสของการเข้ารหัสด้วยสัญญาณไซน์เวฟที่สามารถ Matched ได้อย่างถูกต้องด้วยสัญญาณ ไซน์เวฟที่ถูกนำกลับคืนมา



รูปที่ 2.17 บล็อกไดอะแกรมของการดีสแกรมเบิ้ลระบบเทลิส-แมสท์

2.4 ตารางแสดงระบบการสแกนเบิ้ลสัญญาณภาพแบบต่างๆ

ชื่อของระบบ และชนิดของการสแกนเบิ้ลสัญญาณ	วิธีที่ใช้ในการสแกนเบิ้ลสัญญาณภาพและสัญญาณเสียง	ระดับความปลอดภัยของการสแกนเบิ้ลสัญญาณ (ป้องกันการลักลอบใช้)
1. COMSAT SATGUARD เสียง แบบอนาล็อก ภาพ แบบอนาล็อก (ใช้กับระบบดาวเทียม)	กดซิงก์แวนอนของสัญญาณเสียง, ประกอบด้วยคิจิตอล 15.734 kHz และ กลับเส้นสัญญาณภาพแต่ละเส้น	ระดับปานกลาง ทั้งสัญญาณภาพ และสัญญาณเสียง

ตารางที่ 2.2 ตารางแสดงระบบการสแกนเบิ้ลสัญญาณภาพแบบต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ชื่อของระบบ และชนิดของการสแกนเปิดสัญญาณ	วิธีที่ใช้ในการสแกนเปิดสัญญาณภาพและสัญญาณเสียง	ระดับความปลอดภัยของการสแกนเปิดสัญญาณ (ป้องกันการลักลอบใช้)
<b>2. TELEASE</b> เสียง แบบอนาล็อก ภาพ แบบอนาล็อก (ใช้กับระบบดาวเทียม)	สัญญาณไซน์ 94 kHz รวมกับสัญญาณภาพ และสัญญาณเสียงมอดูเลทกับ 15.6 kHz บนพาหะย่อย	ระดับปานกลาง ทั้งสัญญาณภาพและสัญญาณเสียง
<b>3. OAK SYSTEMS</b> <i>Oak - Orion</i> เสียง แบบดิจิทัล ภาพ แบบอนาล็อก (ใช้กับระบบดาวเทียม)	สัญญาณภาพจะกลับ (ซิงก์หาย), คัลเลอร์เบิร์ท เลื่อน ไปจนตำแหน่งไม่มาตรฐาน สุ่มลำดับข้อภาพ และสัญญาณเสียงเป็นดิจิทัลด้วยพัลส์ข้อมูลในช่วงว่างของแบล็กกิ้งแวนอน	ระดับสูง สำหรับสัญญาณเสียง ระดับปานกลาง สำหรับสัญญาณภาพ
<i>Oak Polaris</i> เสียง แบบดิจิทัล ภาพ แบบดิจิทัล (ใช้กับระบบดาวเทียม)	สับเปลี่ยนเส้นสัญญาณภาพ และสัญญาณเสียงในช่วงว่างของแบล็กกิ้งแวนอนเป็นดิจิทัล	ระดับเยี่ยม ทั้งสัญญาณภาพและสัญญาณเสียง
<i>Oak</i> เสียง แบบอนาล็อก ภาพ แบบอนาล็อก (ใช้กับระบบสายเคเบิล)	สัญญาณภาพมอดูเลทด้วยสัญญาณไซน์ 15.7 kHz หรือ 31.5 kHz และสัญญาณเสียงเป็น 62.5 kHz บนพาหะย่อย	ระดับต่ำถึงปานกลาง ทั้งสัญญาณภาพและสัญญาณเสียง
<i>Oak SIGMNA</i> เสียง แบบดิจิทัล ภาพ แบบอนาล็อก (ใช้กับระบบสายเคเบิล)	สุ่มกลับสัญญาณภาพบนภาพเปลี่ยนข้ามซิงก์ทั้งแนวตั้งและแวนอน ช่วงว่างมีการทำดิจิทัลสัญญาณเสียง	ระดับเยี่ยม สำหรับสัญญาณเสียง และระดับปานกลาง สำหรับสัญญาณภาพ

ตารางที่ 2.2 ตารางแสดงระบบการสแกนเปิดสัญญาณภาพแบบต่างๆ(ต่อ)

ชื่อของระบบ และชนิดของ การสแกนเบิลสัญญาณ	วิธีที่ใช้ในการสแกนเบิลสัญญาณภาพ และสัญญาณเสียง	ระดับความปลอดภัยของการ สแกนเบิลสัญญาณ (ป้องกันการ ลักลอบใช้)
<b>4. GI STAR-LOK</b> เสียง แบบดิจิทัล ภาพ แบบดิจิทัล (ใช้กับระบบดาวเทียม)	ซิงก์และคัลเลอร์เบิร์ตย้ายตำแหน่งและ เส้นสแกนแบบลูกเต๋าและหมุนตามกัน แบบ DES , สัญญาณเสียงเป็นดิจิทัลและ แบบ DES	ระดับเยี่ยม ทั้งสัญญาณภาพและ สัญญาณเสียง
<b>5. MA-COM LINKABIT,INC</b>  <i>Video Cipher I</i> เสียง แบบดิจิทัล ภาพ แบบดิจิทัล (ใช้กับระบบดาวเทียม)	เส้นสัญญาณภาพเปลี่ยนขนาดส่วนของ เส้นและแบบ DES , สัญญาณเสียงเป็น ดิจิตอลและแบบ DES	ระดับเยี่ยม ทั้งสัญญาณภาพและ สัญญาณเสียง
<i>Video Cipher II</i> เสียง แบบดิจิทัล ภาพ แบบอนาล็อก (ใช้กับระบบดาวเทียม)	สัญญาณภาพกลับซิงก์แล้วย้ายตำแหน่ง, คัลเลอร์เบิร์ตเปลี่ยนตำแหน่ง และ สัญญาณเสียงเป็นดิจิทัลในช่วงว่างของ แบนด์กิ้งแวนอนและแบบ DES	ระดับเยี่ยม สำหรับสัญญาณเสียง และ ระดับปานกลาง สำหรับ สัญญาณภาพ
<b>6.ZENITH (SSAVI, z TAC)</b> เสียง แบบอนาล็อก ภาพ แบบอนาล็อก (ใช้กับระบบสายเคเบิล)	สุ่มกลับสัญญาณภาพ และสัญญาณเสียง บนพาหะย่อยกดทับซิงก์	ระดับปานกลาง ทั้งสัญญาณภาพ และสัญญาณเสียง
<b>7. HAMLIN</b> เสียง แบบอนาล็อก ภาพ แบบอนาล็อก (ใช้กับระบบสายเคเบิล)	สุ่มกดทับซิงก์ คล้ายแบบ SSAVI	ระดับปานกลาง ทั้งสัญญาณภาพ และสัญญาณเสียง
<b>8. SINE WAVE</b> เสียง แบบอนาล็อก ภาพ แบบอนาล็อก (ใช้กับระบบสายเคเบิล)	สัญญาณภาพเข้าแทรกแซงวางทับ สัญญาณไซน์ และสัญญาณเสียงเป็น 62 kHz บนพาหะย่อย	ระดับต่ำถึงปานกลาง ทั้ง สัญญาณภาพ และสัญญาณเสียง

ตารางที่ 2.2 ตารางแสดงระบบการสแกนเบิลสัญญาณภาพแบบต่างๆ(ต่อ)

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้ผู้เห็นได้เห็นไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชื่อของระบบ และชนิดของการสแกนเปิดสัญญาณ	วิธีที่ใช้ในการสแกนเปิดสัญญาณ ภาพ และสัญญาณเสียง	ระดับความปลอดภัยของการสแกนเปิดสัญญาณ (ป้องกันการลักลอบใช้)
9. GATE SYNCH เสียง แบบอนาล็อก ภาพ แบบอนาล็อก (ใช้กับระบบสายเคเบิล)	กดทับซิงก์พัลส์โดยจำนวนคงที่ และสัญญาณเสียงเป็น 15kHz บนพาหะย่อย	ระดับต่ำ ทั้งสัญญาณภาพและสัญญาณเสียง (ตัวถอดรหัสสร้างได้โดยง่าย)

ตารางที่ 2.2 ตารางแสดงระบบการสแกนสัญญาณภาพแบบต่างๆ(ต่อ)

## 2.5 วงจรกรองความถี่ต่ำ (Low-pass filter)

### 2.5.1 วงจรกรองความถี่ต่ำแบบบัตเตอร์เวิร์ทเธอร์ 1 (First-order Low-pass Butterworth Filter)


รูปที่ 2.18 แสดงวงจรกรองความถี่ต่ำแบบบัตเตอร์เวิร์ทเธอร์ 1 ซึ่งใช้ RC ในการกรองความถี่ ออปแอมป์จะถูกตั้งให้ทำงานแบบนอนอินเวิร์ทติ้ง เกนของวงจรจะถูกกำหนดโดย  $R_1$  และ  $R_F$

จาก voltage-divider rule แรงดันที่ขั้วนอนอินเวิร์ทติ้งคือ

$$v_1 = \frac{-jX_C}{R - jX_C} v_{in} \quad (2.1)$$


เมื่อ

$$j = \sqrt{-1} \text{ และ } -jX_C = \frac{1}{j2\pi fC}$$



รูปที่ 2.18 วงจรกรองความถี่ต่ำแบบบัตเตอร์เวิร์ทเธอร์ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยญาติให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.19 การตอบสนองความถี่

จากสมการ (2.1) จะได้

$$v_1 = \frac{v_{in}}{1 + j2\pi fRC}$$

และแรงดันที่เอาต์พุต

$$v_o = \left(1 + \frac{RF}{R_1}\right) v_1$$

ดังนั้น

$$v_o = \left(1 + \frac{RF}{R_1}\right) \frac{v_{in}}{1 + j2\pi fRC}$$

หรือ

$$\frac{v_o}{v_{in}} = \frac{AF}{1 + j\left(\frac{f}{f_H}\right)} \quad (2.2)$$

เมื่อ  $\frac{v_o}{v_{in}}$  = เกนของฟิลเตอร์ที่ความถี่ที่ใช้งาน

$$AF = 1 + \frac{RF}{R_1} = \text{เกนของฟิลเตอร์}$$

$f$  = ความถี่ของสัญญาณอินพุต

$$f_H = \frac{1}{2\pi RC} = \text{ความถี่คัทออฟของฟิลเตอร์}$$

ขนาดของเกนและสมการมอดูลัสของวงจรถองความถี่ต่ำแสดงในสมการข้างล่าง

$$\left| \frac{v_o}{v_{in}} \right| = \frac{AF}{\sqrt{1 + \left(\frac{f}{f_H}\right)^2}} \quad (2.3)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\phi = -\tan^{-1}\left(\frac{f}{f_H}\right) \quad (2.4)$$

เมื่อ  $\phi$  คือมุมเฟสในหน่วยองศา

การทำงานของวงจรกรองความถี่ต่ำสามารถพิสูจน์ได้จากสมการ (2.3)

1. ที่ความถี่ต่ำมากๆ,  $f < f_H$ ,

$$\left|\frac{v_o}{v_{in}}\right| \cong AF$$

2. ที่  $f = f_H$ ,

$$\left|\frac{V_o}{V_{in}}\right| = \frac{AF}{\sqrt{2}} = 0.707 AF$$

3. ที่  $f > f_H$ ,

$$\left|\frac{v_o}{v_{in}}\right| < AF$$

ดังนั้นวงจรกรองความถี่ต่ำจะมีเกนคงที่  $A_F$  จาก 0 Hz ไปถึงความถี่คัทออฟ  $f_H$  ที่  $f_H$  เกนจะมีค่า 0.707  $A_F$  และเมื่อเลย  $f_H$  เกนจะลดลง (ดูรูปที่ 8-2b) ดังนั้นเมื่อความถี่เพิ่มขึ้นสิบเท่า โวลเตจเกนจะถูกหาร 10 หรือเกนลดลง 20 dB ( $= 20\log 10$ ) เมื่อความถี่เพิ่มขึ้นสิบเท่า อัตราการลดลงของเกนหลังจาก  $f_H$  คือ 20 dB/decade หรือ 6 dB/octave ที่ความถี่  $f = f_H$  เรียกว่า ความถี่คัทออฟ (cutoff frequency) เพราะว่าเกนของฟิลเตอร์ที่ความถี่นี้จะลดลง 3 dB ( $= 20\log 0.707$ ) จาก 0 Hz

### 2.5.2 วงจรกรองความถี่ต่ำแบบบัตเตอร์เวิร์ทเธอร์ 2 (Second-order Low-pass Butterworth Filter)

วงจรกรองความถี่ต่ำออคเตอร์ 2 นี้มีอัตราการลดลงของเกนหลังจาก  $f_H$  คือ 40 dB/decade

เกนของฟิลเตอร์แบบออคเตอร์ 2 ถูกกำหนดโดย  $R_1$  และ  $R_F$  ขณะที่ความถี่คัทออฟ  $f_H$  ถูกกำหนดโดย  $R_2$ ,  $C_2$ ,  $R_3$ , และ  $C_3$ , ดังสมการข้างล่าง

$$f_H = \frac{1}{2\pi\sqrt{R_2R_3C_2C_3}} \quad (2.5)$$


สมการแสดงขนาดของโวลเตจเกนคือ

$$\left|\frac{v_o}{v_{in}}\right| = \frac{AF}{\sqrt{1+\left(\frac{f}{f_H}\right)^2}} \quad (2.6)$$


เมื่อ  $AF = 1 + \frac{R_F}{R_1} A_F = 1 + R_F/R_1 =$  เกนของฟิลเตอร์

$f =$  ความถี่ของสัญญาณอินพุต (Hz)

$f_H = \frac{1}{2\pi\sqrt{R_2R_3C_2C_3}} =$  ความถี่คัทออฟของฟิลเตอร์ (Hz)



รูปที่ 2.20 วงจรกรองความถี่ต่ำแบบบัตเตอร์เวิร์ทออร์เดอร์ 2



รูปที่ 2.21 การตอบสนองความถี่


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 3

### การทำงานของวงจร

#### 3.1 การทำงานของวงจรเข้ารหัสสัญญาณภาพ

วงจรเข้ารหัสสัญญาณภาพที่ใช้นี้เป็นการประยุกต์ใช้วิธีในการเข้ารหัสหรือสแกนเบิลแบบต่างๆ คือ การกลับสัญญาณภาพ การเลื่อนซิงค์โดยใช้คลื่นรูปไซน์และการสแกนเบิลแบบเทลีส-เมสท์ โดยมีบล็อกไดอะแกรมของการทำงานดังนี้



รูปที่ 3.1 บล็อกไดอะแกรมของวงจรเข้ารหัสสัญญาณภาพ

การทำงานของวงจรเข้ารหัสจะไม่มี ความยุ่งยากมากนัก โดยการนำเอาสัญญาณภาพ (Video Signal) ปกติ มาทำการกลับเฟส 180 องศาและลดขนาดแอมพลิจูดสัญญาณภาพลงครึ่งหนึ่ง จากนั้นจึงนำไปกับสัญญาณรูปคลื่นไซน์ที่มีความถี่ 94 kHz ที่วงจรขยายสัญญาณแบบบวก ซึ่งสัญญาณรูปคลื่นไซน์นี้จะมีค่าเป็น 6 เท่าของความถี่การสแกนสัญญาณซิงค์ตามแนว (Horizontal sync) ที่มีความถี่ 15,625 kHz และจากเอาต์พุตของวงจรขยายสัญญาณแบบบวกนี้จะได้เป็นสัญญาณภาพที่เข้ารหัส (Encode Video Signal) ออกมา ซึ่งถ้าหากนำไปส่งด้วยเครื่องส่งและรับด้วยเครื่องรับโทรทัศน์โดยไม่ผ่านเครื่องถอดรหัสสัญญาณภาพก็จะไม่สามารถรับสัญญาณที่ถูกต้องได้

#### 3.1.1 วงจรกำเนิดสัญญาณไซน์เวฟ (Sine-Wave Generator)

สำหรับวงจรกำเนิดสัญญาณคลื่นไซน์ 94 kHz ที่ใช้ในการเข้ารหัสสัญญาณภาพ จะใช้ IC เบอร์ MAX038 ซึ่งเป็น IC กำเนิดรูปคลื่นความถี่สูงที่มีความเที่ยงตรงในการผลิตรูปคลื่นสามเหลี่ยม, ฟันเลื่อย, ไซน์, สี่เหลี่ยมและพัลส์ โดยสามารถควบคุมการผลิตความถี่เอาต์พุตให้อยู่ในย่านความถี่ 0.1Hz ถึง 20MHz ด้วยการอ้างอิงกับแรงดันภายใน bandgap 2.5V และตัวต้านทานกับตัวเก็บประจุจากวงจรภายนอก ส่วน duty cycle สามารถปรับได้โดยใช้สัญญาณควบคุม  $\pm 2.3V$  ทำให้สะดวกต่อการปรับ Pulse-Width Modulation และการกำเนิดสัญญาณรูปคลื่นฟันเลื่อย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## รูปที่ 3.2 บล็อกโคอะแกรมและวงจรการทำงานพื้นฐาน

การนำ MAX038 สามารถนำไปใช้งานได้หลายรูปแบบขึ้นอยู่กับการนำไปประยุกต์ โดยมีรายละเอียดการทำงานของขาแต่ละขา ดังนี้

ขาที่	ชื่อ	หน้าที่
1	REF	เอาต์พุตอ้างอิงแรงดัน bandgap 2.5V
2,6,9,11,18	GND	กราวด์
3	A0	อินพุตเลือกรูปคลื่น; TTL/CMOS compatible
4	A1	อินพุตเลือกรูปคลื่น; TTL/CMOS compatible
5	COSC	จุดต่อตัวเก็บประจุภายนอก
7	DADJ	อินพุตปรับ duty cycle
8	FADJ	อินพุตปรับความถี่
10	IIN	อินพุตกระแสตรงสำหรับควบคุมความถี่
12	PDO	เอาต์พุต phase detector, ถ้าไม่ใช้ phase detector ให้ต่อลงกราวด์
13	PDI	อินพุตสัญญาณนาฬิกาอ้างอิง phase detector, ถ้าไม่ใช้ phase detector ให้ต่อลงกราวด์
14	SYNC	เอาต์พุต TTL/CMOS-compatible, อ้างอิงระหว่าง DGND และ DV+ สามารถยอมให้ออสซิลเลเตอร์ภายในไปเป็นซิงโครไนซ์กับสัญญาณภายนอก และหากไม่ใช้งานก็สามารถปล่อยลอยขาไว้ได้
15	DGND	กราวด์ดิจิตอล
16	DV+	อินพุตแหล่งจ่ายดิจิตอล +5V ถ้าไม่ใช้งานใช้งาน SYNC ก็ไม่สามารถที่จะปล่อยลอยขาไว้ได้
17	V+	อินพุตแหล่งจ่าย +5V
19	OUT	เอาต์พุตรูปคลื่นไซน์,สี่เหลี่ยมหรือสามเหลี่ยม
20	V-	อินพุตแหล่งจ่าย -5V

ตารางที่ 3.1 แสดงหน้าที่การทำงานของขาแต่ละขาของ MAX038


รูปคลื่นเอาต์พุต ไซน์,สี่เหลี่ยมหรือสามเหลี่ยมสามารถเลือกได้โดยการตั้งค่าที่ขา A0 และ A1 ดังตารางที่ 3.1 สัญญาณเอาต์พุตจากรูปคลื่นทั้งสามแบบจะเป็นสัญญาณ 2Vp-p เอาต์พุตอิมพีแดนซ์ต่ำสามารถขยายได้ถึง  $\pm 20\text{mA}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

A0	A1	รูปคลื่น
x	1	คลื่นไซน์
0	0	คลื่นสี่เหลี่ยม
1	0	คลื่นสามเหลี่ยม

ตารางที่ 3.2 การเลือกรูปคลื่นเอาต์พุต

เอาต์พุต SYNC จากออสซิลเลเตอร์ภายในจะรักษาค่า duty cycle ไว้ที่ 50% ตลอดเวลาโดยไม่คำนึงว่าในขณะนั้นรูปคลื่นอื่นจะมี duty cycle เท่าใดและอุปกรณ์อื่นที่ซึ่งโครโนซ์อยู่ในระบบขณะนั้น ออสซิลเลเตอร์ภายในนี้สามารถซิงโครไนซ์กับสัญญาณนาฬิกา TTL ภายนอกที่ต่ออยู่กับ PDI



รูปที่ 3.3 วงจรกำเนิดสัญญาณเอาต์พุตคลื่นไซน์, 50% duty cycle


สำหรับในโครงงานนี้จะนำ MAX038 มาใช้เป็นตัวกำเนิดสัญญาณเอาต์พุตคลื่นไซน์ มีความถี่ 94 kHz และค่า duty cycle เท่ากับ 50% ดังรูปที่ 1.2 วงจรนี้จะกำหนดให้ A0 = "1" และ A1 = "0" ซึ่งจะทำให้ได้สัญญาณเอาต์พุตเป็นคลื่นไซน์ ส่วนความถี่เอาต์พุต ( $F_o$ ) คำนวณได้จากสมการดังต่อไปนี้

$$F_o = (2 \times 2.5V) / (R_{IN} \times C_F)$$

โดยกำหนดให้  $C_F$  มีค่า  $0.0005 \mu F$  ดังนั้นเมื่อต้องการความถี่ 94 kHz จะต้องปรับค่า  $R_{IN}$  ให้มีค่าประมาณ  $10 k\Omega$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1.2 วงจรขยายสัญญาณแบบบวก (Summing Amplifier)




รูปที่ 3.4 วงจรขยายสัญญาณแบบบวกที่ใช้ในโครงการ

ในรูปที่ 3.4 เป็นรูปแสดงการใช้งานวงจรขยายสัญญาณภาพซึ่งใช้ IC เบอร์ LM733 วงจรขยายนี้มีคุณสมบัติในการขยายสัญญาณความแตกต่างโดยทำให้มีการผลิตสัญญาณเอาต์พุตซึ่งเป็นผลจากอัตราขยายของวงจรและความแตกต่างทั้งสองของสัญญาณที่ด้านอินพุต โดยการทำให้สัญญาณอินพุตอันหนึ่งเป็นศูนย์ วงจรนี้ก็จะทำงานเป็นวงจรขยายตามปกติทั่วไป และคุณสมบัติอีกประการของวงจรนี้คือการทำงานเป็นวงจรมอดูเลเตอร์เพื่อใช้ในการเข้ารหัสหรือถอดรหัสสัญญาณภาพ โดยนำสัญญาณภาพปกติหรือสัญญาณภาพที่ผ่านการเข้ารหัสมาแล้วป้อนเข้าที่ขา 14 ของ LM733 ส่วนสัญญาณไซน์เวฟที่ใช้ในการเข้ารหัสหรือถอดรหัสสัญญาณภาพจะป้อนเข้าที่ขา 1 โดยสัญญาณทั้งสองนี้จะถูกส่งผ่านโดยตัวเก็บประจุก่อนส่งไปให้ LM733 ซึ่งวงจรนี้จะขยายความแตกต่างของสัญญาณทั้งสองเพื่อให้เกิดการเข้ารหัสหรือถอดรหัสสัญญาณภาพ โดยสัญญาณเอาต์พุตที่เป็นบวก (positive) จะปรากฏที่ขา 8 ส่วนสัญญาณที่เป็นลบ (negative) จะปรากฏที่ขา 7 ของ LM733

### 3.1.7 วงจรจ่ายกำลังไฟฟ้า (Power Supply)

จากรูปที่ 3.5 แสดงถึงวงจรเครื่องจ่ายกำลังไฟฟ้า โดยวงจรนี้จะใช้การกรองแรงดันแบบ half - wave ซึ่งวงจรนี้จ่ายแรงดันไฟฟ้าเอาต์พุตเป็น -12V, +12V, -5V และ +5V โดยหม้อแปลงเป็นแบบ 12 โวลต์ มี center tap (12V-0V-12V)

สำหรับ IC กรองแรงดันทุกตัวจะต้องมีการติดอุปกรณ์ระบายความร้อน (heat sink) ให้กับ IC ทุกตัว เพราะในขณะที่วงจรทำงานจะเกิดความร้อนที่ตัว IC




รูปที่ 3.5 วงจรจ่ายกำลังไฟฟ้า

### 3.2 การทำงานของวงจรถอดรหัสสัญญาณภาพ

วงจรถอดรหัสสัญญาณภาพจะเริ่มจากการนำสัญญาณภาพที่ผ่านการเข้ารหัสมาแล้ว โดยสัญญาณที่ผ่านการเข้ารหัสแล้วจะมีลักษณะที่ถูกกลับเฟสไป 180 องศา,ขนาดแอมพลิจูดของสัญญาณภาพถูกลดครึ่งหนึ่งและถูกนำไปรวมกับสัญญาณรูปคลื่นไซน์ 94 kHz ดังนั้นในขั้นตอนแรกของการถอดรหัสสัญญาณภาพก็คือ การกลับสัญญาณภาพและการขยายขนาดของแอมพลิจูดของสัญญาณภาพมาให้เหมือนเดิม โดยขั้นตอนนี้จะถูกกระทำโดยวงจรขยายสัญญาณภาพแบบกลับเฟส(Video Amplifier and Inverter) ในขั้นตอนต่อไปจะเป็นขั้นตอนที่ค่อนข้างจะยุ่งยากมากนั่นคือการนำสัญญาณรูปคลื่นไซน์กลับคือมา โดยในขั้นตอนที่สองนี้จะเริ่มจากการแยกสัญญาณรูปคลื่นไซน์ออกจากสัญญาณภาพที่ถูกเข้ารหัสมาด้วยวงจรแบนด์พาสฟิลเตอร์ 94-kHz(Band Pass Filter 94-kHz) ต่อจากนั้นสัญญาณรูปคลื่นไซน์จะถูกนำไปผ่านวงจรเฟสล็อกคูล(Phase Lock Loop) เพื่อให้สัญญาณรูปคลื่นไซน์ 94 kHz มีเสถียรภาพ แต่เนื่องจากสัญญาณที่ได้เป็นสัญญาณรูปคลื่นสี่เหลี่ยมจึงต้องนำไปผ่านวงจรกรองความถี่ต่ำ 94 kHz เพื่อให้ได้เป็นสัญญาณรูปคลื่นไซน์ออกมา ต่อจากนั้นจะมีการปรับขนาดและเฟสของสัญญาณรูปคลื่นไซน์เพื่อให้มีขนาดเท่ากับสัญญาณรูปคลื่นไซน์เดิมและมีเฟสที่ต่างกัน 180 องศา ด้วยวงจรขยายสัญญาณและวงจรเลื่อนเฟส(Phase Shifter)ตามลำดับ ในขั้นตอนสุดท้ายก็จะนำสัญญาณรูปคลื่น


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น มิอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โซ่ที่ได้นี้ไปรวมกับสัญญาณภาพที่ผ่านการกลับเฟสและขยายขนาดของสัญญาณภาพมาแล้วที่วงจรขยายสัญญาณภาพแบบบวก(Summing Amplifier) สัญญาณที่ได้ในขั้นสุดท้ายนี้จะเป็นสัญญาณภาพปกติที่สามารถจะต่อเข้ากับสัญญาณภาพอินพุทของโทรทัศน์และรับชมได้ตามปกติ



รูปที่ 3.6 บล็อกโคแตรแกรมของวงจรถอดรหัสสัญญาณภาพ

### 3.2.1 วงจรขยายสัญญาณภาพแบบกลับเฟส(Video Amplifier and Inverter)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### รูปที่ 3.7 วงจรขยายสัญญาณภาพแบบกลับเฟส

โดยวงจรขยายสัญญาณภาพแบบกลับเฟสนี้จะมีอัตราขยายเป็น 2 เท่าและมีการกลับเฟสของสัญญาณไป 180 องศา โดยวงจรนี้จะใช้ไอซีเบอร์ LM733 และอัตราขยายของวงจรจะสามารถปรับได้จาก VR6 ซึ่งสัญญาณที่เข้ามาทางขา 14 จะถูกขยายและกลับเฟสออกมาที่ขา 7 วงจรขยายสัญญาณภาพแบบกลับเฟสนี้จะมีลักษณะของวงจรเช่นเดียวกับวงจรขยายสัญญาณแบบบวก แต่จะต่างกันที่วงจรขยายสัญญาณภาพแบบกลับเฟสจะให้ขา 1 ลงกราวด์เพื่อให้มีการขยายและกลับเฟสเท่านั้น

### 3.2.2 วงจรแบนด์พาสฟิลเตอร์(Band Pass Filter)


วงจรแบนด์พาสฟิลเตอร์ที่ใช้นี้เป็นวงจรที่ประกอบด้วยวงจรกรองความถี่สูงและวงจรกรองความถี่ต่ำแบบบัตเตอร์เวิร์ทออร์เดอร์ 2 โดยวงจรจะถูกออกแบบให้มีแบนด์วิดท์ 1 kHz และมีความถี่ศูนย์กลางอยู่ที่ 94-kHz ซึ่งขั้นตอนในการออกแบบได้อธิบายไว้ในบทที่ 2



รูปที่ 3.8 วงจรแบนด์พาสฟิลเตอร์ 94 kHz

### 3.2.3 วงจรเฟสล็อกคูลูป(Phase Lock Loop)

วงจรเฟสล็อกคูลูปทำงานด้วยการเปรียบเทียบสัญญาณของความถี่ voltage control oscillator (VCO) กับสัญญาณอ้างอิง โดยปกติสัญญาณอ้างอิงจะเป็นสัญญาณอินพุท ซึ่งสัญญาณอินพุทและสัญญาณ VCO จะถูกเปรียบเทียบโดยเฟสดีเทคเตอร์(phase detector) ดังรูปที่ 3.9 ซึ่งเอาท์พุทของเฟสดีเทคเตอร์จะมีสัดส่วนของสัญญาณที่แตกต่างของเฟสระหว่างสัญญาณอินพุททั้งสอง โดยเอาท์พุทของเฟสดีเทคเตอร์จะมีการขยายสัญญาณและป้อนให้กับ VCO เพื่อให้ VCO ปรับค่าความแตกต่างเฟสให้ลดลง ในบางครั้ง VCO จะทำงานได้ครั้งละหลายๆอินพุท จากวงจรดังรูปจะมีตัวหารความถี่ ( $\div N$ ) ในตำแหน่งของลูปลงกลับ(feedback loop)



รูปที่ 3.9 บล็อกไดอะแกรมของวงจรเฟสล็อก

สำหรับวงจรเฟสล็อกที่ใช้ไอซีเบอร์ LM565 ซึ่งเป็นไอซีเฟสล็อกที่นิยมใช้กันโดยทั่วไป เนื่องจากสามารถนำไปใช้งานได้ง่ายและต่ออุปกรณ์ภายนอกอีกเพียงเล็กน้อยเท่านั้น โดยในการออกแบบจะมีการคำนวณความถี่ที่ออกมาจากเอาต์พุตของ VCO ได้จากสมการ


$$f_o \cong \frac{0.3}{R_o C_o}$$

เมื่อ  $f_o$  คือ ความถี่ free running

$R_o$  คือ ค่าความต้านทานที่ต่ออยู่ระหว่างขา 10 และขา 8

$C_o$  คือ ค่าตัวเก็บประจุที่ต่ออยู่ระหว่างขา 9 กับกราวด์

จากวงจรในรูปที่ 3.10 สัญญาณรูปคลื่นไซน์ 94 kHz จะเข้ามาทางขา 2 ซึ่งเป็นอินพุตของเฟสดีเทคเตอร์ และจะได้เป็นสัญญาณรูปคลื่นสี่เหลี่ยมที่ขา 4 หรือขา 5 ซึ่งเป็นเอาต์พุตของ VCO และอินพุตของตัวเปรียบเทียบเฟสตามลำดับ



รูปที่ 3.10 วงจรเฟสล็อกที่ใช้ไอซีเบอร์ LM565


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.2.4 วงจรเลื่อนเฟส(Phase Shifter)

วงจรเลื่อนเฟสที่ใช้เป็นวงจร All Pass Equalizer แบบ Negative phase active equalizer โดยวงจรนี้จะมีอัตราขยายที่ใกล้เคียงกันในทุกความถี่และมีการแสดงให้เห็นถึงเฟสที่เปลี่ยนไปเมื่อมีการเปรียบกับอินพุท ซึ่งวงจรนี้จะใช้เป็นการปรับเฟสหรือการดีเลย์สัญญาณเพื่อเป็นการชดเชยจากวงจรในส่วนต่างที่สัญญาณผ่านมา โดยวงจรจะมีทรานเฟอร์ฟังก์ชันดังนี้

$$\frac{v_o}{v_{in}} = \pm \frac{s - 1/RC}{s + 1/RC}$$

โดย R ในทรานเฟอร์ฟังก์ชันก็คือ VR14 ในวงจรและ C คือ C48 ในวงจร




รูปที่ 3.11 วงจรเลื่อนเฟส

## บทที่ 4

### การทดลองและผลการทดลอง

#### 4.1 รูปแบบของสัญญาณที่จุดต่างๆของวงจรเข้ารหัสสัญญาณภาพ

TP1:สัญญาณภาพจากเครื่องเล่นวีดีโอ



รูปที่ 4.1 สัญญาณภาพจากเครื่องเล่นวีดีโอ


สัญญาณภาพที่ได้จะมีขนาดแอมพลิจูดประมาณ 2 V<sub>p-p</sub> และมีความถี่ของสัญญาณซึ่งก็ตามแนวนอนประมาณ 15.6 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TP2:สัญญาณรูปคลื่นไซน์ 94 kHz ที่ใช้สำหรับเข้ารหัส

Tek Stop: 10MS/s

65 Acqs



14 Oct 1997  
02:36:53


รูปที่ 4.2 สัญญาณรูปคลื่นไซน์ 94 kHz ที่ใช้สำหรับเข้ารหัส

สัญญาณรูปคลื่นไซน์ที่ใช้สำหรับเข้ารหัสมีความถี่ประมาณ 94 kHz และมีขนาดของแอมพลิจูดประมาณ 400mVp-p

### TP3:สัญญาณเอาต์พุตของวงจรเข้ารหัส

Tek Stop: 2MS/s

29 Acqs




รูปที่ 4.3 สัญญาณเอาต์พุตของวงจรเข้ารหัส

สัญญาณเอาต์พุตของวงจรเข้ารหัสเป็นสัญญาณที่มีการกลับเฟสของสัญญาณภาพ ลักษณะของสัญญาณภาพลงครึ่งหนึ่งและนำไปรวมกับสัญญาณรูปคลื่นไซน์ 94 kHz

## 4.2 รูปแบบของสัญญาณที่จุดต่างๆของวงจรอครหัสสัญญาณภาพ


TP1:สัญญาณอินพุทของวงจรอครหัส



รูปที่ 4.4 สัญญาณอินพุทของวงจรอครหัส

สัญญาณอินพุทของวงจรอครหัสจะมีลักษณะของสัญญาณเช่นเดียวกับสัญญาณเอาต์พุทของวงจรเข้ารหัส

TP2: สัญญาณเอาต์พุตของวงจรขยายสัญญาณแบบกลับเฟส




รูปที่ 4.5 สัญญาณเอาต์พุตของวงจรขยายสัญญาณแบบกลับเฟส

สัญญาณเอาต์พุตของวงจรขยายสัญญาณแบบกลับเฟสจะเป็นสัญญาณอินพุตของวงจรอินเวอร์ตที่ถูกลบเฟส 180 องศาและขยายสัญญาณเพิ่มขึ้นเป็นสองเท่า

### TP3: สัญญาณก่อนเข้าวงจรแบนด์พาสฟิลเตอร์

Tek Stop: 2MS/s

26 Acqs




รูปที่ 4.6 สัญญาณก่อนเข้าวงจรแบนด์พาสฟิลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TP4:สัญญาณเอาต์พุตของวงจรแบนด์พาสฟิลเตอร์

Tek Stop: 10MS/s


26 Acqs



รูปที่ 4.7 สัญญาณเอาต์พุตของวงจรแบนด์พาสฟิลเตอร์

สัญญาณเอาต์พุตของวงจรแบนด์พาสฟิลเตอร์จะได้ความถี่ประมาณ 94-kHz แต่สัญญาณจะยังไม่เสถียรภาพดีเท่าที่ควร


## TP5: สัญญาณเอาต์พุตของวงจรเฟสล็อกคูล



รูปที่ 4.8 สัญญาณเอาต์พุตของวงจรเฟสล็อกคูล

สัญญาณเอาต์พุตของวงจรเฟสล็อกคูลที่ได้จะเป็นสัญญาณรูปคลื่นสี่เหลี่ยม โดยมีความถี่ประมาณ 94-kHz

### TP6: สัญญาณเอาต์พุตของวงจรเลื่อนเฟส




รูปที่ 4.9 สัญญาณเอาต์พุตของวงจรเลื่อนเฟส

สัญญาณเอาต์พุตของวงจรเลื่อนเฟสจะเป็นสัญญาณรูปคลื่นไซน์ที่มีการปรับเฟสและขนาดของแอมพลิจูดเพื่อให้พร้อมที่จะนำไปรวมกับสัญญาณที่จุด TP2

### TP7: สัญญาณเอาต์พุตของวงจรถอดรหัส

Tek Stop: 2MS/s

12 Acqs




รูปที่ 4.10 สัญญาณเอาต์พุตของวงจรถอดรหัส

สัญญาณเอาต์พุตของวงจรถอดรหัสเป็นสัญญาณที่พร้อมสำหรับการต่อเข้ากับอินพุตของสัญญาณภาพของเครื่องรับโทรทัศน์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 4.3 ผลของภาพทางหน้าจอโทรทัศน์ที่เกิดจากการเข้าและถอดรหัสสัญญาณภาพ




รูปที่ 4.11 ภาพปกติจากเครื่องเล่นวิดีโอ



รูปที่ 4.12 ภาพหลังจากผ่านการสแกนเบิล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.13 ภาพหลังจากผ่านการดีสแกรมเบิ้ล




รูปที่ 4.14 เครื่องเข้าและถอดรหัสสัญญาณภาพ (ด้านหน้า)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.15 เครื่องเข้าและถอดรหัสสัญญาณภาพ (ด้านบน)



## บทที่ 5

### บทสรุปและแนวทางในการพัฒนา

#### 5.1 สรุป

การเข้ารหัสสัญญาณภาพด้วยวิธีการกลับเฟสสัญญาณภาพไป 180 องศา, ลดขนาดของสัญญาณภาพลงครึ่งหนึ่งและการนำไปรวมกับสัญญาณรูปคลื่นไซน์ 94-kHz เป็นการเข้ารหัสสัญญาณภาพในระบบอนาล็อก ซึ่งถือได้ว่าเป็นความปลอดภัยในการป้องกันการลักลอบได้ในระดับปานกลาง และมีการลงทุนที่ค่อนข้างต่ำ ดังนั้นจึงสามารถนำไปใช้งานได้ทันทีโดยไม่ต้องการระดับความป้องกันสูงหรือต่ำเกินไป และหากนำไปใช้งานจริงระบบนี้ก็ไม่ใช่ระบบที่จะนำไปใช้งานได้เป็นระยะเวลาอันยาวนานเช่นกัน จะต้องมีการปรับปรุงหรือเปลี่ยนแปลงอยู่เป็นระยะเวลาที่เหมาะสมด้วย

#### 5.2 ปัญหาและแนวทางการแก้ไข

ในระหว่างการทำปริศยานิพนธ์ ได้เกิดปัญหาและอุปสรรคต่างๆขึ้นซึ่งทางผู้จัดทำได้ทำการรวบรวมปัญหาและแนวทางการแก้ไขปัญหาที่เกิดขึ้นเอาไว้พอสังเขปดังนี้

สัญญาณรูปคลื่นไซน์ 94-kHz ที่ใช้สำหรับวงจรเข้ารหัสจะต้องมีเสถียรภาพที่ดีเพราะจะมีผลอย่างมาในขั้นตอนของการนำสัญญาณรูปคลื่นไซน์กลับคืนมาสำหรับวงจรถอดรหัส ดังนั้นในการเลือกใช้วงจรจะต้องมีการออกแบบมาอย่างดี

สำหรับการใช้ตัวต้านทานแบบปรับค่าที่ใช้ในวงจรขยายสัญญาณแบบบวกรหรือวงจรขยายสัญญาณแบบกลับเฟส ควรจะเลือกใช้ตัวต้านทานแบบมากรอบเพราะจะทำให้สามารถปรับค่าได้ละเอียด เนื่องจากตัวต้านทานแบบปรับค่าที่ใช้เป็นการปรับอัตราขยายของวงจรขยายสัญญาณแบบบวกรหรือวงจรขยายสัญญาณแบบกลับเฟสซึ่งการปรับค่าต้องการความละเอียดเพราะหากปรับไม่ถูกต้องสัญญาณภาพที่ต้องการจะเพี้ยนได้

การออกแบบวงจรจ่ายแรงดันกระแสตรงจะต้องให้เอาท์พุทของวงจรมีแรงดันที่เรียบจริง เพราะถ้าไม่เรียบก็จะมีผลต่อการทำงานของวงจรในส่วนต่างๆโดยตรงซึ่งทำให้วงจรไม่มีเสถียรภาพ ดังนั้นจะต้องใช้ตัวเก็บประจุที่มีค่าเหมาะสมต่อที่เอาท์พุทของวงจรแหล่งจ่ายแรงดันกระแสตรง

เนื่องจากว่ามีสัญญาณรบกวนค่อนข้างสูง ดังนั้นจึงต้องมีการป้องกันการรบกวนของสัญญาณรบกวนให้ดีเพราะสัญญาณรบกวนเหล่านี้จะทำให้มีผลอย่างมากต่อวงจรถอดรหัส ซึ่งจะทำให้การถอดรหัสทำได้ยากลำบากยิ่งขึ้น สำหรับในการป้องกันนั้น ได้แก่ ในขั้นตอนของการลงอุปกรณ์นั้นจะต้องลงให้ขาอุปกรณ์สั้นที่สุดเพื่อเป็นการลดการเหนี่ยวนำสัญญาณในส่วนที่ไม่ต้องการ การต่อสายนำสัญญาณต่างๆต้องใช้สายที่มีฉนวนในตัวเพื่อเป็นการลดการเหนี่ยวนำเช่นกัน

สัญญาณรูปคลื่นไซน์ 94-kHz สำหรับวงจรถอดรหัสก็เช่นเดียวกับวงจรเข้ารหัส ก็จะต้องมีเสถียรภาพที่ดี ดังนั้นในการดึงสัญญาณรูปคลื่นไซน์กลับคืนมาจึงต้องใช้วงจรเฟสล็อกคู่มาช่วยเพื่อให้สัญญาณที่ได้เกิดเสถียรภาพ

### 5.3 แนวทางในการพัฒนา

ในทางปฏิบัติจริงบริษัทที่ให้บริการทางด้านเคเบิลทีวี จำเป็นจะต้องมีการพัฒนาระบบการเข้ารหัสและถอดรหัสสัญญาณภาพเป็นระยะ เพราะเมื่อมีการใช้งานการเข้ารหัสและถอดรหัสสัญญาณภาพไปสักระยะก็จะถูกทำการแก้ไขได้โดยผู้ลักลอบ ดังนั้นจึงต้องมีการเปลี่ยนแปลงระบบการเข้ารหัสใหม่ แต่ในการเปลี่ยนแปลงนั้นจะต้องให้มีผลต่อผู้ใช้บริการให้น้อยที่สุด

สำหรับในปฏิญานิพนธ์นี้สามารถปรับปรุงได้โดยการปรับเปลี่ยนความถี่ของสัญญาณคลื่นไซน์ที่ใช้ในการเข้ารหัสสัญญาณภาพ โดยการเลือกใช้ความถี่จะใช้ที่ความถี่เป็นจำนวนเท่าของความถี่ของสัญญาณซิงก์ทางแนวนอนของสัญญาณภาพ หรือการใช้ความถี่ของสัญญาณคลื่นไซน์หลายๆความถี่โดยการใช้ความถี่หนึ่งในช่วงระยะเวลาหนึ่งแล้วค่อยเปลี่ยนไปใช้อีกความถี่หนึ่ง




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### วงจรเข้ารหัสสัญญาณภาพ




Size	Number	Revision
B		
Date:	24-Feb-1998	Sheet of
File:	C:\EVEN\EXAM\SEI1	Drawn by:

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำไปเพื่อประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้








### ลายทองแดงของวงจรเข้ารหัสสัญญาณภาพ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





### ลายทองแดงของวงจรถอดรหัสสัญญาณภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



**การวางตำแหน่งอุปกรณ์บนแผ่นวงจรพิมพ์**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# High-Frequency Waveform Generator

MAX038

## General Description

The MAX038 is a high-frequency, precision function generator producing accurate, high-frequency triangle, sawtooth, sine, square, and pulse waveforms with a minimum of external components. The output frequency can be controlled over a frequency range of 0.1Hz to 20MHz by an internal 2.5V bandgap voltage reference and an external resistor and capacitor. The duty cycle can be varied over a wide range by applying a  $\pm 2.3V$  control signal, facilitating pulse-width modulation and the generation of sawtooth waveforms. Frequency modulation and frequency sweeping are achieved in the same way. The duty cycle and frequency controls are independent.

Sine, square, or triangle waveforms can be selected at the output by setting the appropriate code at two TTL-compatible select pins. The output signal for all waveforms is a 2V<sub>p-p</sub> signal that is symmetrical around ground. The low-impedance output can drive up to  $\pm 20mA$ .

The TTL-compatible SYNC output from the internal oscillator maintains a 50% duty cycle—regardless of the duty cycle of the other waveforms—to synchronize other devices in the system. The internal oscillator can be synchronized to an external TTL clock connected to PDI.

## Features

- ◆ 0.1Hz to 20MHz Operating Frequency Range
- ◆ Triangle, Sawtooth, Sine, Square, and Pulse Waveforms
- ◆ Independent Frequency and Duty-Cycle Adjustments
- ◆ 350 to 1 Frequency Sweep Range
- ◆ 15% to 85% Variable Duty Cycle
- ◆ Low-Impedance Output Buffer: 0.1 $\Omega$
- ◆ Low-Distortion Sine Wave: 0.75%
- ◆ Low 200ppm/ $^{\circ}C$  Temperature Drift

## Ordering Information


PART	TEMP. RANGE	PIN-PACKAGE
MAX038CPP	0 $^{\circ}C$ to +70 $^{\circ}C$	20 Plastic DIP
MAX038CWP	0 $^{\circ}C$ to +70 $^{\circ}C$	20 Wide SO
MAX038C/D	0 $^{\circ}C$ to +70 $^{\circ}C$	Dice*
MAX038EPP	-40 $^{\circ}C$ to +85 $^{\circ}C$	20 Plastic DIP
MAX038EWP	-40 $^{\circ}C$ to +85 $^{\circ}C$	20 Wide SO

\* Contact factory for dice specifications.

## Applications

- Precision Function Generators
- Voltage-Controlled Oscillators
- Frequency Modulators
- Pulse-Width Modulators
- Phase-Locked Loops
- Frequency Synthesizer
- FSK Generator—Sine and Square Waves

## Pin Configuration



Call toll free 1-800-998-8800 for free samples or literature.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# High-Frequency Waveform Generator

## ABSOLUTE MAXIMUM RATINGS

V+ to GND	-0.3V to +6V
DV+ to DGND	-0.3V to +6V
V- to GND	+0.3V to -6V
Pin Voltages	
IIN, FADJ, DADJ, PDO	(V- - 0.3V) to (V+ + 0.3V)
COSC	+0.3V to V-
A0, A1, PDI, SYNC, REF	-0.3V to V+
GND to DGND	±0.3V
Maximum Current into Any Pin	±50mA
OUT, REF Short-Circuit Duration to GND, V+, V-	30sec

Continuous Power Dissipation (TA = +70°C)

Plastic DIP (derate 11.11mW/°C above +70°C)	889mW
SO (derate 10.00mW/°C above +70°C)	800mW
CERDIP (derate 11.11mW/°C above +70°C)	889mW

Operating Temperature Ranges:

MAX038C	0°C to +70°C
MAX038E	-40°C to +85°C
Maximum Junction Temperature	+150°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (soldering, 10sec)	+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

## ELECTRICAL CHARACTERISTICS

(Circuit of Figure 1, GND = DGND = 0V, V+ = DV+ = 5V, V- = -5V, VDADJ = VFADJ = VPDI = VPDO = 0V, CF = 100pF, RIN = 25kΩ, RL = 1kΩ, CL = 20pF, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
<b>FREQUENCY CHARACTERISTICS</b>						
Maximum Operating Frequency	Fo	15pCF ≤ 15pF, IIN = 500μA	20.0	40.0		MHz
Frequency Programming Current	IIN	VFADJ = 0V	2.50		750	μA
		VFADJ = -3V	1.25		375	
IIN Offset Voltage	VIN			±1.0	±2.0	mV
Frequency Temperature Coefficient	ΔFo/°C	VFADJ = 0V		600		ppm/°C
	Fo/°C	VFADJ = -3V		200		
Frequency Power-Supply Rejection	(ΔFo/Fo) ΔV+	V- = -5V, V+ = 4.75V to 5.25V		±0.4	±2.00	%V
	(ΔFo/Fo) ΔV-	V+ = 5V, V- = -4.75V to -5.25V		±0.2	±1.00	
<b>OUTPUT AMPLIFIER (applies to all waveforms)</b>						
Output Peak-to-Peak Symmetry	VOUT			±4		mV
Output Resistance	ROUT			0.1	0.2	Ω
Output Short-Circuit Current	IOUT	Short circuit to GND		40		mA
<b>SQUARE-WAVE OUTPUT (RL = 100Ω)</b>						
Amplitude	VOUT		1.9	2.0	2.1	Vp,p
Rise Time	tR	10% to 90%		12		ns
Fall Time	tF	90% to 10%		12		ns
Duty Cycle	dc	VDADJ = 0V, dc = tON/t x 100%	47	50	53	%
<b>TRIANGLE-WAVE OUTPUT (RL = 100Ω)</b>						
Amplitude	VOUT		1.9	2.0	2.1	Vp,p
Nonlinearity		Fo = 100kHz, 5% to 95%		0.5		%
Duty Cycle	dc	VDADJ = 0V (Note 1)	47	50	53	%
<b>SINE-WAVE OUTPUT (RL = 100Ω)</b>						
Amplitude	VOUT		1.9	2.0	2.1	Vp,p
Total Harmonic Distortion	THD	Duty cycle adjusted to 50%		0.75		%
		Duty cycle unadjusted		1.50		

# High-Frequency Waveform Generator

MAX038

## ELECTRICAL CHARACTERISTICS (continued)

(Circuit of Figure 1, GND = DGND = 0V, V+ = DV+ = 5V, V- = -5V, VDADJ = VFADJ = VPDI = VDDO = 0V, CF = 100pF, RIN = 25kΩ, RL = 1kΩ, CL = 20pF, TA = TMIN to TMAX, unless otherwise noted. Typical values are at TA = +25°C.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
<b>SYNC OUTPUT</b>						
Output Low Voltage	VOL	ISINK = 3.2mA		0.3	0.4	V
Output High Voltage	VOH	ISOURCE = 400μA	2.8	3.5		V
Rise Time	tr	10% to 90%, RL = 3kΩ, CL = 15pF		10		ns
Fall Time	tf	90% to 10%, RL = 3kΩ, CL = 15pF		10		ns
Duty-Cycle	dcsync			50		%
<b>DUTY-CYCLE ADJUSTMENT (DADJ)</b>						
DADJ Input Current	IDADJ		190	250	320	μA
DADJ Voltage Range	VDADJ			±2.3		V
Duty-Cycle Adjustment Range	dc	-2.3V ≤ VDADJ ≤ 2.3V	15		85	%
DADJ Nonlinearity	dc/VFADJ	-2V ≤ VDADJ ≤ 2V		2	4	%
Change in Output Frequency with DADJ	Fo/VDADJ	-2V ≤ VDADJ ≤ 2V		±2.5	±8	%
Maximum DADJ Modulating Frequency	FDC			2		MHz
<b>FREQUENCY ADJUSTMENT (FADJ)</b>						
FADJ Input Current	IFADJ		190	250	320	μA
FADJ Voltage Range	VFADJ			±2.4		V
Frequency Sweep Range	Fo	-2.4V ≤ VFADJ ≤ 2.4V		±70		%
FM Nonlinearity with FADJ	Fo/VFADJ	-2V ≤ VFADJ ≤ 2V		±0.2		%
Change in Duty Cycle with FADJ	dc/VFADJ	-2V ≤ VFADJ ≤ 2V		±2		%
Maximum FADJ Modulating Frequency	FF			2		MHz
<b>VOLTAGE REFERENCE</b>						
Output Voltage	VREF	IREF = 0	2.48	2.50	2.52	V
Temperature Coefficient	VREF/°C			20		ppm/°C
Load Regulation	VREF/IREF	0mA ≤ IREF ≤ 4mA (source) -100μA ≤ IREF ≤ 0μA (sink)		1	2	mV/mA
Line Regulation	VREF/V+	4.75V ≤ V+ ≤ 5.25V (Note 2)		1	2	mV/V
<b>LOGIC INPUTS (A0, A1, PDI)</b>						
Input Low Voltage	VIL				0.8	V
Input High Voltage	VIH		2.4			V
Input Current (A0, A1)	IIL, IIH	VA0, VA1 = VIL, VIH			±5	μA
Input Current (PDI)	IIL, IIH	VPDI = VIL, VIH			±25	μA
<b>POWER SUPPLY</b>						
Positive Supply Voltage	V+		4.75		5.25	V
SYNC Supply Voltage	DV+		4.75		5.25	V
Negative Supply Voltage	V-		-4.75		-5.25	V
Positive Supply Current	I+			35	45	mA
SYNC Supply Current	IDV+			1	2	mA
Negative Supply Current	I-			45	55	mA

**Note 1:** Guaranteed by duty-cycle test on square wave.

**Note 2:** VREF is independent of V-.

**MAXIM**


3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# High-Frequency Waveform Generator

## Typical Operating Characteristics

(Circuit of Figure 1,  $V_+ = DV_+ = 5V$ ,  $V_- = -5V$ ,  $V_{DADJ} = V_{FADJ} = V_{PDI} = V_{PDO} = 0V$ ,  $R_L = 1k\Omega$ ,  $C_L = 20pF$ ,  $T_A = +25^\circ C$ , unless otherwise noted.)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# High-Frequency Waveform Generator

## Typical Operating Characteristics (continued)

(Circuit of Figure 1,  $V_+ = DV_+ = 5V$ ,  $V_- = -5V$ ,  $V_{DADJ} = V_{FADJ} = V_{PDI} = V_{PDO} = 0V$ ,  $R_L = 1k\Omega$ ,  $C_L = 20pF$ ,  $T_A = +25^\circ C$ , unless otherwise noted.)


**MAX038**



# High-Frequency Waveform Generator

## Typical Operating Characteristics (continued)

(Circuit of Figure 1,  $V_+ = DV_+ = 5V$ ,  $V_- = -5V$ ,  $V_{DADJ} = V_{FADJ} = V_{PDI} = V_{PDO} = 0V$ ,  $R_L = 1k\Omega$ ,  $C_L = 20pF$ ,  $T_A = +25^\circ C$ , unless otherwise noted.)




# High-Frequency Waveform Generator

## Typical Operating Characteristics (continued)

MAX038

(Circuit of Figure 1,  $V_+ = DV_+ = 5V$ ,  $V_- = -5V$ ,  $V_{DADJ} = V_{FADJ} = V_{PDI} = V_{PDO} = 0V$ ,  $R_L = 1k\Omega$ ,  $C_L = 20pF$ ,  $T_A = +25^\circ C$ , unless otherwise noted.)



## Pin Description

PIN	NAME	FUNCTION
1	REF	2.50V bandgap voltage reference output
2	GND	Ground*
3	A0	Waveform selection input; TTL/CMOS compatible
4	A1	Waveform selection input; TTL/CMOS compatible
5	COSC	External capacitor connection
6	GND	Ground*
7	DADJ	Duty-cycle adjust input
8	FADJ	Frequency adjust input
9	GND	Ground*
10	IIN	Current input for frequency control
11	GND	Ground*
12	PDO	Phase detector output. Connect to GND if phase detector is not used
13	PDI	Phase detector reference clock input. Connect to GND if phase detector is not used
14	SYNC	TTL-/CMOS-compatible output, referenced between DGND and DV+. Permits the internal oscillator to be synchronized with an external signal. Leave open if unused
15	DGND	Digital ground
16	DV+	Digital +5V supply input. Can be left open if SYNC is not used
17	V+	+5V supply input
18	GND	Ground*
19	OUT	Sine, square, or triangle output
20	V-	-5V supply input

\* The five GND pins are not internally connected. Connect all five GND pins to a quiet ground close to the device. A ground plane is recommended (see *Layout Considerations*).

# High-Frequency Waveform Generator




Figure 1. Block Diagram and Basic Operating Circuit

## Detailed Description

The MAX038 is a high-frequency function generator that produces low-distortion sine, triangle, sawtooth, or square (pulse) waveforms at frequencies from less than 1Hz to 20MHz or more, using a minimum of external components. Frequency and duty cycle can be independently controlled by programming the current, voltage, or resistance. The desired output waveform is selected under logic control by setting the appropriate code at the A0 and A1 inputs. A SYNC output and phase detector are included to simplify designs requiring tracking to an external signal source.

The MAX038 operates with  $\pm 5V \pm 5\%$  power supplies. The basic oscillator is a relaxation type that operates by alternately charging and discharging a capacitor,  $C_F$ ,

with constant currents, simultaneously producing a triangle wave and a square wave (Figure 1). The charging and discharging currents are controlled by the current flowing into IIN, and are modulated by the voltages applied to FADJ and DADJ. The current into IIN can be varied from  $2\mu A$  to  $750\mu A$ , producing more than two decades of frequency for any value of  $C_F$ . Applying  $\pm 2.4V$  to FADJ changes the nominal frequency (with  $V_{FADJ} = 0V$ ) by  $\pm 70\%$ ; this procedure can be used for fine control.

Duty cycle (the percentage of time that the output waveform is positive) can be controlled from 10% to 90% by applying  $\pm 2.3V$  to DADJ. This voltage changes the  $C_F$  charging and discharging current ratio while maintaining nearly constant frequency.

## High-Frequency Waveform Generator

A stable 2.5V reference voltage, REF, allows simple determination of IIN, FADJ, or DADJ with fixed resistors, and permits adjustable operation when potentiometers are connected from each of these inputs to REF. FADJ and/or DADJ can be grounded, producing the nominal frequency with a 50% duty cycle.

The output frequency is inversely proportional to capacitor  $C_F$ .  $C_F$  values can be selected to produce frequencies above 20MHz.

A sine-shaping circuit converts the oscillator triangle wave into a low-distortion sine wave with constant amplitude. The triangle, square, and sine waves are input to a multiplexer. Two address lines, A0 and A1, control which of the three waveforms is selected. The output amplifier produces a constant 2Vp-p amplitude ( $\pm 1V$ ), regardless of wave shape or frequency.

The triangle wave is also sent to a comparator that produces a high-speed square-wave SYNC waveform that can be used to synchronize other oscillators. The SYNC circuit has separate power-supply leads and can be disabled.

Two other phase-quadrature square waves are generated in the basic oscillator and sent to one side of an "exclusive-OR" phase detector. The other side of the phase-detector input (PDI) can be connected to an external oscillator. The phase-detector output (PDO) is a current source that can be connected directly to FADJ to synchronize the MAX038 with the external oscillator.

### Waveform Selection

The MAX038 can produce either sine, square, or triangle waveforms. The TTL-/CMOS-logic address pins (A0 and A1) set the waveform, as shown below:

A0	A1	WAVEFORM
X	1	Sine wave
0	0	Square wave
1	0	Triangle wave

X = Don't care

Waveform switching can be done at any time, without regard to the phase of the output. Switching occurs within 0.3 $\mu$ s, but there may be a small transient in the output waveform that lasts 0.5 $\mu$ s.

### Waveform Timing

#### Output Frequency

The output frequency is determined by the current injected into the IIN pin, the COSC capacitance (to ground), and the voltage on the FADJ pin. When

VFADJ = 0V, the fundamental output frequency ( $F_o$ ) is given by the formula:

$$F_o \text{ (MHz)} = I_{IN} \text{ (\mu A)} \div C_F \text{ (pF)} \quad [1]$$

The period ( $t_o$ ) is:

$$t_o \text{ (\mu s)} = C_F \text{ (pF)} \div I_{IN} \text{ (\mu A)} \quad [2]$$

where:

$I_{IN}$  = current injected into IIN (between 2 $\mu$ A and 750 $\mu$ A),

$C_F$  = capacitance connected to COSC and GND (20pF to >100 $\mu$ F).

For example:

$$0.5\text{MHz} = 100\mu\text{A} \div 200\text{pF}$$

and

$$2\mu\text{s} = 200\text{pF} \div 100\mu\text{A}$$

Optimum performance is achieved with  $I_{IN}$  between 10 $\mu$ A and 400 $\mu$ A, although linearity is good with  $I_{IN}$  between 2 $\mu$ A and 750 $\mu$ A. Current levels outside of this range are not recommended. For fixed-frequency operation, set  $I_{IN}$  to approximately 100 $\mu$ A and select a suitable capacitor value. This current produces the lowest temperature coefficient, and produces the lowest frequency shift when varying the duty cycle.

The capacitance can range from 20pF to more than 100 $\mu$ F, but stray circuit capacitance must be minimized by using short traces. Surround the COSC pin and the trace leading to it with a ground plane to minimize coupling of extraneous signals to this node. Oscillation above 20MHz is possible, but waveform distortion increases under these conditions. The low frequency limit is set by the leakage of the COSC capacitor and by the required accuracy of the output frequency. Lowest frequency operation with good accuracy is usually achieved with 10 $\mu$ F or greater non-polarized capacitors.

An internal closed-loop amplifier forces IIN to virtual ground, with an input offset voltage less than  $\pm 2\text{mV}$ . IIN may be driven with either a current source ( $I_{IN}$ ), or a voltage ( $V_{IN}$ ) in series with a resistor ( $R_{IN}$ ). (A resistor between REF and IIN provides a convenient method of generating  $I_{IN}$ :  $I_{IN} = V_{REF}/R_{IN}$ .) When using a voltage in series with a resistor, the formula for the oscillator frequency is:

$$F_o \text{ (MHz)} = V_{IN} \div [R_{IN} \times C_F \text{ (pF)}] \quad [3]$$

and:

$$t_o \text{ (\mu s)} = C_F \text{ (pF)} \times R_{IN} \div V_{IN} \quad [4]$$

## High-Frequency Waveform Generator

When the MAX038's frequency is controlled by a voltage source ( $V_{IN}$ ) in series with a fixed resistor ( $R_{IN}$ ), the output frequency is a direct function of  $V_{IN}$  as shown in the above equations. Varying  $V_{IN}$  modulates the oscillator frequency. For example, using a  $10k\Omega$  resistor for  $R_{IN}$  and sweeping  $V_{IN}$  from 20mV to 7.5V produces large frequency deviations (up to 375:1). Select  $R_{IN}$  so that  $I_{IN}$  stays within the  $2\mu A$  to  $750\mu A$  range. The bandwidth of the IIN control amplifier, which limits the modulating signal's highest frequency, is typically 2MHz.

IIN can be used as a summing point to add or subtract currents from several sources. This allows the output frequency to be a function of the sum of several variables. As  $V_{IN}$  approaches 0V, the IIN error increases due to the offset voltage of IIN.

Output frequency will be offset 1% from its final value for 10 seconds after power-up.

### FADJ Input

The output frequency can be modulated by FADJ, which is intended principally for fine frequency control, usually inside phase-locked loops. Once the fundamental, or center frequency ( $F_0$ ) is set by  $I_{IN}$ , it may be changed further by setting FADJ to a voltage other than 0V. This voltage can vary from -2.4V to +2.4V, causing the output frequency to vary from 1.7 to 0.30 times the value when FADJ is 0V ( $F_0 \pm 70\%$ ). Voltages beyond  $\pm 2.4V$  can cause instability or cause the frequency change to reverse slope.

The voltage on FADJ required to cause the output to deviate from  $F_0$  by  $D_x$  (expressed in %) is given by the formula:

$$VFADJ = -0.0343 \times D_x \quad [5]$$

where  $VFADJ$ , the voltage on FADJ, is between -2.4V and +2.4V.

**Note:** While  $I_{IN}$  is directly proportional to the fundamental, or center frequency ( $F_0$ ),  $VFADJ$  is linearly related to % deviation from  $F_0$ .  $VFADJ$  goes to either side of 0V, corresponding to plus and minus deviation.

The voltage on FADJ for any frequency is given by the formula:

$$VFADJ = (F_0 - F_x) + (0.2915 \times F_0) \quad [6]$$

where:

$F_x$  = output frequency

$F_0$  = frequency when  $VFADJ = 0V$ .

Likewise, for period calculations:

$$VFADJ = 3.43 \times (t_x - t_0) + t_x \quad [7]$$

where:

$t_x$  = output period

$t_0$  = period when  $VFADJ = 0V$ .

Conversely, if  $VFADJ$  is known, the frequency is given by:

$$F_x = F_0 \times (1 - [0.2915 \times VFADJ]) \quad [8]$$

and the period ( $t_x$ ) is:

$$t_x = t_0 \div (1 - [0.2915 \times VFADJ]) \quad [9]$$

### Programming FADJ

FADJ has a  $250\mu A$  constant current sink to V- that must be furnished by the voltage source. The source is usually an op-amp output, and the temperature coefficient of the current sink becomes unimportant. For manual adjustment of the deviation, a variable resistor can be used to set  $VFADJ$ , but then the  $250\mu A$  current sink's temperature coefficient becomes significant. Since external resistors cannot match the internal temperature-coefficient curve, using external resistors to program  $VFADJ$  is intended only for manual operation, when the operator can correct for any errors. This restriction does not apply when  $VFADJ$  is a true voltage source.

A variable resistor,  $R_f$ , connected between REF (+2.5V) and FADJ provides a convenient means of manually setting the frequency deviation. The resistance value ( $R_f$ ) is:

$$R_f = (V_{REF} - VFADJ) \div 250\mu A \quad [10]$$

$V_{REF}$  and  $VFADJ$  are signed numbers, so use correct algebraic convention. For example, if  $VFADJ$  is -2.0V (+58.3% deviation), the formula becomes:

$$\begin{aligned} R_f &= (+2.5V - (-2.0V)) \div 250\mu A \\ &= (4.5V) \div 250\mu A \\ &= 18k\Omega \end{aligned}$$

### Disabling FADJ

The FADJ circuit adds a small temperature coefficient to the output frequency. For critical open-loop applications, it can be turned off by connecting FADJ to GND (not REF) through a  $12k\Omega$  resistor ( $R_1$  in Figure 2). The  $-250\mu A$  current sink at FADJ causes -3V to be developed across this resistor, producing two results. First, the FADJ circuit remains in its linear region, but disconnects itself from the main oscillator, improving temperature stability. Second, the oscillator frequency doubles. If FADJ is turned off in this manner, be sure to correct equations 1-4 and 6-9 above, and 12 and 14 below by doubling  $F_0$  or halving  $t_0$ . Although this method doubles the normal output frequency, it does not double the upper frequency limit. Do not operate FADJ open circuit or with voltages more negative than -3.5V. Doing so may cause transistor saturation inside the IC, leading to unwanted changes in frequency and duty cycle.

# High-Frequency Waveform Generator

MAX038




Figure 2. Operating Circuit with Sine-Wave Output and 50% Duty Cycle; SYNC and FADJ Disabled

With FADJ disabled, the output frequency can still be changed by modulating IIN.

### Swept Frequency Operation

The output frequency can be swept by applying a varying signal to IIN or FADJ. IIN has a wider range, slightly slower response, lower temperature coefficient, and requires a single polarity current source. FADJ may be used when the swept range is less than  $\pm 70\%$  of the center frequency, and it is suitable for phase-locked loops and other low-deviation, high-accuracy closed-loop controls. It uses a sweeping voltage symmetrical about ground.

Connecting a resistive network between REF, the voltage source, and IIN or FADJ is a convenient means of offsetting the sweep voltage.

### Duty Cycle

The voltage on DADJ controls the waveform duty cycle (defined as the percentage of time that the output waveform is positive). Normally,  $V_{DADJ} = 0V$ , and the duty cycle is 50% (Figure 2). Varying this voltage from +2.3V to -2.3V causes the output duty cycle to vary from 15% to 85%, about -15% per volt. Voltages beyond  $\pm 2.3V$  can shift the output frequency and/or cause instability.

DADJ can be used to reduce the sine-wave distortion. The unadjusted duty cycle ( $V_{DADJ} = 0V$ ) is  $50\% \pm 2\%$ ; any deviation from exactly 50% causes even order harmonics to be generated. By applying a small adjustable voltage (typically less than  $\pm 100mV$ ) to  $V_{DADJ}$ , exact symmetry can be attained and the distortion can be minimized (see Figure 2).

The voltage on DADJ needed to produce a specific duty cycle is given by the formula:

$$V_{DADJ} = (50\% - dc) \times 0.0575 \quad [11]$$

$$\text{or:} \quad V_{DADJ} = (0.5 - [t_{ON} + t_o]) \times 5.75 \quad [12]$$

where:

$V_{DADJ}$  = DADJ voltage (observe the polarity)

dc = duty cycle (in %)

$t_{ON}$  = ON (positive) time

$t_o$  = waveform period.

Conversely, if  $V_{DADJ}$  is known, the duty cycle and ON time are given by:

$$dc = 50\% - (V_{DADJ} \times 17.4) \quad [13]$$

$$t_{ON} = t_o \times (0.5 - [V_{DADJ} \times 0.174]) \quad [14]$$

## High-Frequency Waveform Generator

### Programming DADJ

DADJ is similar to FADJ; it has a 250 $\mu$ A constant current sink to V- that must be furnished by the voltage source. The source is usually an op-amp output, and the temperature coefficient of the current sink becomes unimportant. For manual adjustment of the duty cycle, a variable resistor can be used to set VDADJ, but then the 250 $\mu$ A current sink's temperature coefficient becomes significant. Since external resistors cannot match the internal temperature-coefficient curve, using external resistors to program VDADJ is intended only for manual operation, when the operator can correct for any errors. This restriction does not apply when VDADJ is a true voltage source.

A variable resistor, RD, connected between REF (+2.5V) and DADJ provides a convenient means of manually setting the duty cycle. The resistance value (RD) is:

$$R_D = (V_{REF} - V_{DADJ}) + 250\mu A \quad [15]$$

Note that both VREF and VDADJ are signed values, so observe correct algebraic convention. For example, if VDADJ is -1.5V (23% duty cycle), the formula becomes:

$$\begin{aligned} R_D &= (+2.5V - (-1.5V)) + 250\mu A \\ &= (4.0V) + 250\mu A = 16k\Omega \end{aligned}$$

Varying the duty cycle in the range 15% to 85% has minimal effect on the output frequency—typically less than 2% when 25 $\mu$ A < IIN < 250 $\mu$ A. The DADJ circuit is wideband, and can be modulated at up to 2MHz (see photos, *Typical Operating Characteristics*).

### Output

The output amplitude is fixed at 2Vp.p, symmetrical around ground, for all output waveforms. OUT has an output resistance of under 0.1 $\Omega$ , and can drive  $\pm$ 20mA with up to a 50pF load. Isolate higher output capacitance from OUT with a resistor (typically 50 $\Omega$ ) or buffer amplifier.

### Reference Voltage

REF is a stable 2.50V bandgap voltage reference capable of sourcing 4mA or sinking 100 $\mu$ A. It is principally used to furnish a stable current to IIN or to bias DADJ and FADJ. It can also be used for other applications external to the MAX038. Bypass REF with 100nF to minimize noise.

### Selecting Resistors and Capacitors

The MAX038 produces a stable output frequency over time and temperature, but the capacitor and resistors that determine frequency can degrade performance if they are not carefully chosen. Resistors should be metal film, 1% or better. Capacitors should be chosen

for low temperature coefficient over the whole temperature range. NPO ceramics are usually satisfactory.

The voltage on COSC is a triangle wave that varies between 0V and -1V. Polarized capacitors are generally not recommended (because of their outrageous temperature dependence and leakage currents), but if they are used, the negative terminal should be connected to COSC and the positive terminal to GND. Large-value capacitors, necessary for very low frequencies, should be chosen with care, since potentially large leakage currents and high dielectric absorption can interfere with the orderly charge and discharge of Cf. If possible, for a given frequency, use lower IIN currents to reduce the size of the capacitor.

### SYNC Output

SYNC is a TTL-/CMOS-compatible output that can be used to synchronize external circuits. The SYNC output is a square wave whose rising edge coincides with the output rising sine or triangle wave as it crosses through 0V. When the square wave is selected, the rising edge of SYNC occurs in the middle of the positive half of the output square wave, effectively 90° ahead of the output. The SYNC duty cycle is fixed at 50% and is independent of the DADJ control.

Because SYNC is a very high-speed TTL output, the high-speed transient currents in DGND and DV+ can radiate energy into the output circuit, causing a narrow spike in the output waveform. (This spike is difficult to see with oscilloscopes having less than 100MHz bandwidth). The inductance and capacitance of IC sockets tend to amplify this effect, so sockets are not recommended when SYNC is on. SYNC is powered from separate ground and supply pins (DGND and DV+), and it can be turned off by making DV+ open circuit. If synchronization of external circuits is not used, turning off SYNC by DV+ opening eliminates the spike.

### Phase Detectors

#### Internal Phase Detector

The MAX038 contains a TTL/CMOS phase detector that can be used in a phase-locked loop (PLL) to synchronize its output to an external signal (Figure 3). The external source is connected to the phase-detector input (PDI) and the phase detector output is taken from PDO. PDO is the output of an exclusive-OR gate, and produces a rectangular current waveform at the MAX038 output frequency, even with PDI grounded. PDO is normally connected to FADJ and a resistor, RPD, and a capacitor CPD, to GND. RPD sets the gain of the phase detector, while the capacitor attenuates high-frequency components and forms a pole in the phase-locked loop filter.

# High-Frequency Waveform Generator

**MAX038**




Figure 3. Phase-Locked Loop Using Internal Phase Detector

PDO is a rectangular current-pulse train, alternating between 0 $\mu$ A and 500 $\mu$ A. It has a 50% duty cycle when the MAX038 output and PDI are in phase-quadrature (90° out of phase). The duty cycle approaches 100% as the phase difference approaches 180° and conversely, approaches 0% as the phase difference approaches 0°. The gain of the phase detector ( $K_D$ ) can be expressed as:

$$K_D = 0.318 \times R_{PD} \text{ (volts/radian)} \quad [16]$$

where  $R_{PD}$  = phase-detector gain-setting resistor.

When the loop is in lock, the input signals to the phase detector are in approximate phase quadrature, the duty cycle is 50%, and the average current at PDO is 250 $\mu$ A (the current sink of FADJ). This current is divided between FADJ and  $R_{PD}$ ; 250 $\mu$ A always goes into FADJ and any difference current is developed across  $R_{PD}$ , creating  $V_{FADJ}$  (both polarities). For example, as the phase difference increases, PDO duty cycle increases, the average current increases, and the voltage on  $R_{PD}$  (and  $V_{FADJ}$ ) becomes more positive. This in turn decreases the oscillator frequency, reducing the phase difference, thus maintaining phase lock. The higher  $R_{PD}$  is, the greater  $V_{FADJ}$  is for a given phase difference; in other words, the greater the loop gain, the less the capture range. The current from PDO must also

charge  $C_{PD}$ , so the rate at which  $V_{FADJ}$  changes (the loop bandwidth) is inversely proportional to  $C_{PD}$ .

The phase error (deviation from phase quadrature) depends on the open-loop gain of the PLL and the initial frequency deviation of the oscillator from the external signal source. The oscillator conversion gain ( $K_O$ ) is:

$$K_O = \Delta\omega_0 + \Delta V_{FADJ} \quad [17]$$

which, from equation [6] is:

$$K_O = 3.43 \times \omega_0 \text{ (radians/sec)} \quad [18]$$

The loop gain of the PLL system ( $K_V$ ) is:

$$K_V = K_D \times K_O \quad [19]$$

where:

$K_D$  = detector gain

$K_O$  = oscillator gain.

With a loop filter having a response  $F(s)$ , the open-loop transfer function,  $T(s)$ , is:

$$T(s) = K_D \times K_O \times F(s) + s \quad [20]$$

Using linear feedback analysis techniques, the closed-loop transfer characteristic,  $H(s)$ , can be related to the open-loop transfer function as follows:

$$H(s) = T(s) / [1 + T(s)] \quad [21]$$

The transient performance and the frequency response of the PLL depends on the choice of the filter characteristic,  $F(s)$ .

When the MAX038 internal phase detector is not used, PDI and PDO should be connected to GND.

### External Phase Detectors

External phase detectors may be used instead of the internal phase detector. The external phase detector shown in Figure 4 duplicates the action of the MAX038's internal phase detector, but the optional +N circuit can be placed between the SYNC output and the phase detector in applications requiring synchronizing to an exact multiple of the external oscillator. The resistor network consisting of  $R_4$ ,  $R_5$ , and  $R_6$  sets the sync range, while capacitor  $C_4$  sets the capture range. Note that this type of phase detector (with or without the +N circuit) locks onto harmonics of the external oscillator as well as the fundamental. With no external oscillator input, this circuit can be unpredictable, depending on the state of the external input DC level.

Figure 4 shows a frequency phase detector that locks onto only the fundamental of the external oscillator. With no external oscillator input, the output of the frequency phase detector is a positive DC voltage, and the oscillations are at the lowest frequency as set by  $R_4$ ,  $R_5$ , and  $R_6$ .

# High-Frequency Waveform Generator




Figure 4. Phase-Locked Loop Using External Phase Detector




Figure 5. Phase-Locked Loop Using External Frequency Phase Detector

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# High-Frequency Waveform Generator

**MAX038**




Figure 6. Crystal-Controlled, Digitally Programmed Frequency Synthesizer—8kHz to 16MHz with 1kHz Resolution

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## High-Frequency Waveform Generator

### Layout Considerations

Realizing the full performance of the MAX038 requires careful attention to power-supply bypassing and board layout. Use a low-impedance ground plane, and connect all five GND pins directly to it. Bypass V+ and V- directly to the ground plane with 1 $\mu$ F ceramic capacitors or 1 $\mu$ F tantalum capacitors in parallel with 1nF ceramics. Keep capacitor leads short (especially with the 1nF ceramics) to minimize series inductance.

If SYNC is used, DV+ must be connected to V+, DGND must be connected to the ground plane, and a second 1nF ceramic should be connected as close as possible between DV+ and DGND (pins 16 and 15). It is not necessary to use a separate supply or run separate traces to DV+. If SYNC is disabled, leave DV+ open. Do not open DGND.

Minimize the trace area around COSC (and the ground plane area under COSC) to reduce parasitic capacitance, and surround this trace with ground to prevent coupling with other signals. Take similar precautions with DADJ, FADJ, and IIN. Place C<sub>F</sub> so its connection to the ground plane is close to pin 6 (GND).

### Applications Information

#### Frequency Synthesizer


Figure 6 shows a frequency synthesizer that produces accurate and stable sine, square, or triangle waves with a frequency range of 8kHz to 16.383MHz in 1kHz increments. A Motorola MC145151 provides the crystal-controlled oscillator, the +N circuit, and a high-speed phase detector. The manual switches set the output frequency; opening any switch increases the output frequency. Each switch controls both the +N output and an MX7541 12-bit DAC, whose output is converted to a current by using both halves of the MAX412 op amp. This current goes to the MAX038 IIN pin, setting its coarse frequency over a very wide range.

Fine frequency control (and phase lock) is achieved from the MC145151 phase detector through the differential amplifier and lowpass filter, U5. The phase detec-

tor compares the +N output with the MAX038 SYNC output and sends differential phase information to U5. U5's single-ended output is summed with an offset into the FADJ input. (Using the DAC and the IIN pin for coarse frequency control allows the FADJ pin to have very fine control with reasonably fast response to switch changes.)

A 50MHz, 50 $\Omega$  lowpass filter in the output allows passage of 16MHz square waves and triangle waves with reasonable fidelity, while stopping high-frequency noise generated by the +N circuit.

### Chip Topography



TRANSISTOR COUNT: 855;  
SUBSTRATE CONNECTED TO GND.

## LM733/LM733C Differential Amplifier

### General Description

The LM733/LM733C is a two-stage, differential input, differential output, wide-band video amplifier. The use of internal series-shunt feedback gives wide bandwidth with low phase distortion and high gain stability. Emitter-follower outputs provide a high current drive, low impedance capability. Its 120 MHz bandwidth and selectable gains of 10, 100 and 400, without need for frequency compensation, make it a very useful circuit for memory element drivers, pulse amplifiers, and wide band linear gain stages.

The LM733 is specified for operation over the  $-55^{\circ}\text{C}$  to  $+125^{\circ}\text{C}$  military temperature range. The LM733C is specified for operation over the  $0^{\circ}\text{C}$  to  $+70^{\circ}\text{C}$  temperature range.


### Features

- 120 MHz bandwidth
- 250 k $\Omega$  input resistance
- Selectable gains of 10, 100, 400
- No frequency compensation
- High common mode rejection ratio at high frequencies

### Applications


- Magnetic tape systems
- Disk file memories
- Thin and thick film memories
- Woven and plated wire memories
- Wide band video amplifiers

### Connection Diagrams



**Top View**  
Order Number LM733CN  
See NS Package Number N14A

TL/H/7866-1



Note: Pin 5 connected to case.

**Top View**  
Order Number LM733H or LM733CH  
See NS Package Number H10D

TL/H/7866-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Differential Input Voltage	±5V
Common Mode Input Voltage	±6V
V <sub>CC</sub>	±8V
Output Current	10 mA

Power Dissipation (Note 1)	500 mW
Junction Temperature	+150°C
Storage Temperature Range	-65°C to +150°C
Operating Temperature Range	
LM733	-55°C to +125°C
LM733C	0°C to +70°C
Lead Temperature (Soldering, 10 sec.)	260°C

## Electrical Characteristics (T<sub>A</sub> = 25°C, unless otherwise specified, see test circuits, V<sub>S</sub> = ±6.0V)

Characteristics	Test Circuit	Test Conditions	LM733			LM733C			Units
			Min	Typ	Max	Min	Typ	Max	
Differential Voltage Gain									
Gain 1 (Note 2)	1	R <sub>L</sub> = 2 kΩ V <sub>OUT</sub> = 3 Vp-p	300	400	500	250	400	600	
Gain 2 (Note 3)			90	100	110	80	100	120	
Gain 3 (Note 4)			9.0	10	11	8.0	10	12	
Bandwidth									
Gain 1	2			40			40		MHz
Gain 2				90			90		MHz
Gain 3				120			120		MHz
Rise Time									
Gain 1	2	V <sub>OUT</sub> = 1 Vp-p		10.5			10.5		ns
Gain 2				4.5	10		4.5	12	ns
Gain 3				2.5			2.5		ns
Propagation Delay									
Gain 1	2	V <sub>OUT</sub> = 1 Vp-p		7.5			7.5		ns
Gain 2				6.0	10		6.0	10	ns
Gain 3				3.6			3.6		ns
Input Resistance									
Gain 1				4.0			4.0		kΩ
Gain 2				20	30		10	30	kΩ
Gain 3					250			250	kΩ
Input Capacitance		Gain 2		2.0			2.0		pF
Input Offset Current				0.4	3.0		0.4	5.0	μA
Input Bias Current				9.0	20		9.0	30	μA
Input Noise Voltage		BW = 1 kHz to 10 MHz		12			12		μVrms
Input Voltage Range	1		±1.0			±1.0			V
Common Mode Rejection Ratio									
Gain 2	1	V <sub>CM</sub> = ±1V f = 100 kHz	60	86		60	86		dB
Gain 2		V <sub>CM</sub> = ±1V f = 5 MHz		60			60		dB
Supply Voltage Rejection Ratio									
Gain 2	1	ΔV <sub>S</sub> = ±0.5V	50	70		50	70		dB
Output Offset Voltage									
Gain 1	1	R <sub>L</sub> = ∞		0.6	1.5		0.6	1.5	V
Gain 2 and 3				0.35	1.0		0.35	1.5	V
Output Common Mode Voltage	1	R <sub>L</sub> = ∞	2.4	2.9	3.4	2.4	2.9	3.4	V
Output Voltage Swing	1	R <sub>L</sub> = 2k	3.0	4.0		3.0	4.0		
Output Sink Current			2.5	3.6		2.5	3.6		mA
Output Resistance				20			20		Ω
Power Supply Current	1	R <sub>L</sub> = ∞		18	24		18	24	mA

## Electrical Characteristics (Continued)

(The following specifications apply for  $-55^{\circ}\text{C} < T_A < 125^{\circ}\text{C}$  for the LM733 and  $0^{\circ}\text{C} < T_A < 70^{\circ}\text{C}$  for the LM733C,  $V_S = \pm 6.0\text{V}$ )

Characteristics	Test Circuit	Test Conditions	LM733			LM733C			Units
			Min	Typ	Max	Min	Typ	Max	
Differential Voltage Gain									
Gain 1	1	$R_L = 2\text{ k}\Omega$ , $V_{OUT} = 3\text{ V}_{p-p}$	200		600	250		600	
Gain 2			80		120	80		120	
Gain 3			8.0		12.0	8.0		12.0	
Input Resistance Gain 2			8			8		$\text{k}\Omega$	
Input Offset Current					5		6	$\mu\text{A}$	
Input Bias Current					40		40	$\mu\text{A}$	
Input Voltage Range	1		$\pm 1$			$\pm 1$		V	
Common Mode Rejection Ratio									
Gain 2	1	$V_{CM} = \pm 1\text{ V}$ , $f \leq 100\text{ kHz}$	50			50		dB	
Supply Voltage Rejection Ratio									
Gain 2	1	$\Delta V_S = \pm 0.5\text{ V}$	50			50		dB	
Output Offset Voltage									
Gain 1	1	$R_L = \infty$			1.5			1.5	V
Gain 2 and 3							1.2		1.5
Output Voltage Swing	1	$R_L = 2\text{ k}\Omega$	2.5			2.8		$V_{pp}$	
Output Sink Current			2.2			2.5		mA	
Power Supply Current	1	$R_L = \infty$			27			mA	

**Note 1:** The maximum junction temperature of the LM733 is  $150^{\circ}\text{C}$ , while that of the LM733C is  $100^{\circ}\text{C}$ . For operation at elevated temperatures devices in the TO-100 package must be derated based on a thermal resistance of  $150^{\circ}\text{C}/\text{W}$  junction to ambient or  $45^{\circ}\text{C}/\text{W}$  junction to case. Thermal resistance of the dual-in-line package is  $90^{\circ}\text{C}/\text{W}$ .







**Note 2:** Pins G1A and G1B connected together.

**Note 3:** Pins G2A and G2B connected together.

**Note 4:** Gain select pins open.

**Note 5:** Refer to RETS733X drawing for specifications of LM733H version.













## Typical Performance Characteristics



TL/H/7866-6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Typical Performance Characteristics (Continued)




TL/H/7866-7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## Test Circuits

Test Circuit 1




TL/H/7866-3

Test Circuit 2



TL/H/7866-4


Voltage Gain Adjust Circuit



TL/H/7866-5

$V_S = 6V, T_A = 25^\circ C$   
(Pin numbers apply to TO-5 package)

## Schematic Diagram



Numbers in parentheses show DIP connections.

TL/H/7866-8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## LM565/LM565C Phase Locked Loop

### General Description

The LM565 and LM565C are general purpose phase locked loops containing a stable, highly linear voltage controlled oscillator for low distortion FM demodulation, and a double balanced phase detector with good carrier suppression. The VCO frequency is set with an external resistor and capacitor, and a tuning range of 10:1 can be obtained with the same capacitor. The characteristics of the closed loop system—bandwidth, response speed, capture and pull in range—may be adjusted over a wide range with an external resistor and capacitor. The loop may be broken between the VCO and the phase detector for insertion of a digital frequency divider to obtain frequency multiplication.

The LM565H is specified for operation over the  $-55^{\circ}\text{C}$  to  $+125^{\circ}\text{C}$  military temperature range. The LM565CN is specified for operation over the  $0^{\circ}\text{C}$  to  $+70^{\circ}\text{C}$  temperature range.

### Features


- 200 ppm/ $^{\circ}\text{C}$  frequency stability of the VCO
- Power supply range of  $\pm 5$  to  $\pm 12$  volts with 100 ppm/% typical
- 0.2% linearity of demodulated output

- Linear triangle wave with in phase zero crossings available
- TTL and DTL compatible phase detector input and square wave output
- Adjustable hold in range from  $\pm 1\%$  to  $> \pm 60\%$

### Applications


- Data and tape synchronization
- Modems
- FSK demodulation
- FM demodulation
- Frequency synthesizer
- Tone decoding
- Frequency multiplication and division
- SCA demodulators
- Telemetry receivers
- Signal regeneration
- Coherent demodulators

### Connection Diagrams



Order Number LM565H  
See NS Package Number H10C

TL/H/7853-2



Order Number LM565CN  
See NS Package Number N14A

TL/H/7853-3

## Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	±12V
Power Dissipation (Note 1)	1400 mW
Differential Input Voltage	±1V

Operating Temperature Range

LM565H	-55°C to +125°C
LM565CN	0°C to +70°C

Storage Temperature Range

-65°C to +150°C

Lead Temperature (Soldering, 10 sec.)

260°C


## Electrical Characteristics AC Test Circuit, $T_A = 25^\circ\text{C}$ , $V_{CC} = \pm 6\text{V}$

Parameter	Conditions	LM565			LM565C			Units
		Min	Typ	Max	Min	Typ	Max	
Power Supply Current			8.0	12.5		8.0	12.5	mA
Input Impedance (Pins 2, 3)	$-4\text{V} < V_2, V_3 < 0\text{V}$	7	10			5		k $\Omega$
VCO Maximum Operating Frequency	$C_o = 2.7\text{ pF}$	300	500		250	500		kHz
VCO Free-Running Frequency	$C_o = 1.5\text{ nF}$ $R_o = 20\text{ k}\Omega$ $f_o = 10\text{ kHz}$	-10	0	+10	-30	0	+30	%
Operating Frequency Temperature Coefficient			-100			-200		ppm/°C
Frequency Drift with Supply Voltage			0.1	1.0		0.2	1.5	%/V
Triangle Wave Output Voltage		2	2.4	3	2	2.4	3	$V_{p-p}$
Triangle Wave Output Linearity			0.2			0.5		%
Square Wave Output Level		4.7	5.4		4.7	5.4		$V_{p-p}$
Output Impedance (Pin 4)			5			5		k $\Omega$
Square Wave Duty Cycle		45	50	55	40	50	60	%
Square Wave Rise Time			20			20		ns
Square Wave Fall Time			50			50		ns
Output Current Sink (Pin 4)		0.6	1		0.6	1		mA
VCO Sensitivity	$f_o = 10\text{ kHz}$		6600			6600		Hz/V
Demodulated Output Voltage (Pin 7)	±10% Frequency Deviation	250	300	400	200	300	450	mV $_{p-p}$
Total Harmonic Distortion	±10% Frequency Deviation		0.2	0.75		0.2	1.5	%
Output Impedance (Pin 7)			3.5			3.5		k $\Omega$
DC Level (Pin 7)		4.25	4.5	4.75	4.0	4.5	5.0	V
Output Offset Voltage $ V_7 - V_6 $			30	100		50	200	mV
Temperature Drift of $ V_7 - V_6 $			500			500		$\mu\text{V}/^\circ\text{C}$
AM Rejection		30	40			40		dB
Phase Detector Sensitivity $K_D$			.68			.68		V/radian


Note 1: The maximum junction temperature of the LM565 and LM565C is +150°C. For operation at elevated temperatures, devices in the TO-5 package must be derated based on a thermal resistance of +150°C/W junction to ambient or +45°C/W junction to case. Thermal resistance of the dual-in-line package is +85°C/W.

# Typical Performance Characteristics


**Power Supply Current as a Function of Supply Voltage**




**Lock Range as a Function of Input Voltage**




**VCO Frequency**




**Oscillator Output Waveforms**




**Phase Shift vs Frequency**




**VCO Frequency as a Function of Temperature**



**Loop Gain vs Load Resistance**



**Hold In Range as a Function of R6-7**




TL/H/7853-4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Schematic Diagram

TL/H/7653-1




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Typical Applications (Continued)

FSK Demodulator (2025-2225 cps)



TL/H/7853-7

FSK Demodulator with DC Restoration




TL/H/7853-8


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Typical Applications** (Continued)

**Frequency Multiplier ( $\times 10$ )**



**IRIG Channel 13 Demodulator**



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Applications Information

In designing with phase locked loops such as the LM565, the important parameters of interest are:

### FREE RUNNING FREQUENCY

$$f_o \approx \frac{0.3}{R_o C_o}$$

**LOOP GAIN:** relates the amount of phase change between the input signal and the VCO signal for a shift in input signal frequency (assuming the loop remains in lock). In servo theory, this is called the "velocity error coefficient."

$$\text{Loop gain} = K_o K_D \left( \frac{1}{\text{sec}} \right)$$

$$K_o = \text{oscillator sensitivity} \left( \frac{\text{radians/sec}}{\text{volt}} \right)$$

$$K_D = \text{phase detector sensitivity} \left( \frac{\text{volts}}{\text{radian}} \right)$$

The loop gain of the LM565 is dependent on supply voltage, and may be found from:

$$K_o K_D = \frac{33.6 f_o}{V_c}$$

$$f_o = \text{VCO frequency in Hz}$$

$$V_c = \text{total supply voltage to circuit}$$

Loop gain may be reduced by connecting a resistor between pins 6 and 7; this reduces the load impedance on the output amplifier and hence the loop gain.

**HOLD IN RANGE:** the range of frequencies that the loop will remain in lock after initially being locked.

$$f_H = \pm \frac{8 f_o}{V_c}$$


$$f_o = \text{free running frequency of VCO}$$

$$V_c = \text{total supply voltage to the circuit}$$

### THE LOOP FILTER


In almost all applications, it will be desirable to filter the signal at the output of the phase detector (pin 7); this filter may take one of two forms:

#### Simple Lag Filter



TL/H/7853-11

#### Lag-Lead Filter



TL/H/7853-12

A simple lag filter may be used for wide closed loop bandwidth applications such as modulation following where the frequency deviation of the carrier is fairly high (greater than 10%), or where wideband modulating signals must be followed.

The natural bandwidth of the closed loop response may be found from:

$$f_n = \frac{1}{2\pi} \sqrt{\frac{K_o K_D}{R_1 C_1}}$$

Associated with this is a damping factor:

$$\delta = \frac{1}{2} \sqrt{\frac{1}{R_1 C_1 K_o K_D}}$$

For narrow band applications where a narrow noise bandwidth is desired, such as applications involving tracking a slowly varying carrier, a lead lag filter should be used. In general, if  $1/R_1 C_1 < K_o K_D$ , the damping factor for the loop becomes quite small resulting in large overshoot and possible instability in the transient response of the loop. In this case, the natural frequency of the loop may be found from

$$f_n = \frac{1}{2\pi} \sqrt{\frac{K_o K_D}{\tau_1 + \tau_2}}$$


$$\tau_1 + \tau_2 = (R_1 + R_2) C_1$$

$R_2$  is selected to produce a desired damping factor  $\delta$ , usually between 0.5 and 1.0. The damping factor is found from the approximation:

$$\delta \approx \pi \tau_2 f_n$$


These two equations are plotted for convenience.

#### Filter Time Constant vs Natural Frequency



TL/H/7853-13


#### Damping Time Constant vs Natural Frequency



TL/H/7853-14

Capacitor  $C_2$  should be much smaller than  $C_1$  since its function is to provide filtering of carrier. In general  $C_2 \leq 0.1 C_1$ .

**Physical Dimensions** inches (millimeters)




**Metal Can Package (H)**  
**Order Number LM565H**  
**NS Package Number H10C**

H10C (REV B)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Physical Dimensions** inches (millimeters) (Continued)



Dual-In-Line Package (N)  
Order Number LM565CN  
NS Package Number N14A

**LIFE SUPPORT POLICY**

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.



**National Semiconductor Corporation**  
1111 West Bardin Road  
Arlington, TX 76017  
Tel: 1(800) 272-9959  
Fax: 1(800) 737-7018

**National Semiconductor Europe**  
Fax: (+49) 0-180-530 85 86  
Email: cnjwge@tevm2.nsc.com  
Deutsch Tel: (+49) 0-180-530 85 85  
English Tel: (+49) 0-180-532 78 32  
Français Tel: (+49) 0-180-532 93 58  
Italiano Tel: (+49) 0-180-534 16 80

**National Semiconductor Hong Kong Ltd.**  
13th Floor, Straight Block,  
Ocean Centre, 5 Canton Rd.  
Tsimshatsui, Kowloon  
Hong Kong  
Tel: (852) 2737-1600  
Fax: (852) 2736-9960

**National Semiconductor Japan Ltd.**  
Tel: 81-043-299-2309  
Fax: 81-043-299-2408

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## LF351 Wide Bandwidth JFET Input Operational Amplifier

### General Description

The LF351 is a low cost high speed JFET input operational amplifier with an internally trimmed input offset voltage (BI-FET II™ technology). The device requires a low supply current and yet maintains a large gain bandwidth product and a fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF351 is pin compatible with the standard LM741 and uses the same offset voltage adjustment circuitry. This feature allows designers to immediately upgrade the overall performance of existing LM741 designs.


The LF351 may be used in applications such as high speed integrators, fast D/A converters, sample-and-hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The device has low noise and offset voltage drift, but for applications where these requirements are critical, the LF356 is recommended. If maximum supply

current is important, however, the LF351 is the better choice.

### Features


■ Internally trimmed offset voltage	10 mV
■ Low input bias current	50 pA
■ Low input noise voltage	25 nV/√Hz
■ Low input noise current	0.01 pA/√Hz
■ Wide gain bandwidth	4 MHz
■ High slew rate	13 V/μs
■ Low supply current	1.8 mA
■ High input impedance	10 <sup>12</sup> Ω
■ Low total harmonic distortion A <sub>V</sub> = 10, R <sub>L</sub> = 10k, V <sub>O</sub> = 20 V <sub>p-p</sub> , BW = 20 Hz–20 kHz	< 0.02%
■ Low 1/f noise corner	50 Hz
■ Fast settling time to 0.01%	2 μs

### Typical Connection



TL/H/5648-11


### Simplified Schematic



TL/H/5648-12

### Connection Diagrams

#### Dual-In-Line Package



TL/H/5648-13

Order Number LF351M or LF351N  
See NS Package Number M08A or N08E

## Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	± 18V
Power Dissipation (Notes 1 and 6)	670 mW
Operating Temperature Range	0°C to +70°C
T <sub>J</sub> (MAX)	115°C
Differential Input Voltage	± 30V
Input Voltage Range (Note 2)	± 15V
Output Short Circuit Duration	Continuous
Storage Temperature Range	-65°C to +150°C
Lead Temp. (Soldering, 10 sec.)	
Metal Can	300°C
DIP	260°C

θ <sub>JA</sub>	N Package	120°C/W
	M Package	TBD
Soldering Information		
	Dual-In-Line Package	
	Soldering (10 sec.)	260°C
	Small Outline Package	
	Vapor Phase (60 sec.)	215°C
	Infrared (15 sec.)	220°C

See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.

ESD rating to be determined.

## DC Electrical Characteristics (Note 3)

Symbol	Parameter	Conditions	LF351			Units
			Min	Typ	Max	
V <sub>OS</sub>	Input Offset Voltage	R <sub>S</sub> = 10 kΩ, T <sub>A</sub> = 25°C Over Temperature		5	10 13	mV mV
ΔV <sub>OS</sub> /ΔT	Average TC of Input Offset Voltage	R <sub>S</sub> = 10 kΩ		10		μV/°C
I <sub>OS</sub>	Input Offset Current	T <sub>J</sub> = 25°C, (Notes 3, 4) T <sub>J</sub> ≤ 70°C		25	100 4	pA nA
I <sub>B</sub>	Input Bias Current	T <sub>J</sub> = 25°C, (Notes 3, 4) T <sub>J</sub> ≤ ±70°C		50	200 8	pA nA
R <sub>IN</sub>	Input Resistance	T <sub>J</sub> = 25°C		10 <sup>12</sup>		Ω
A <sub>VOL</sub>	Large Signal Voltage Gain	V <sub>S</sub> = ± 15V, T <sub>A</sub> = 25°C V <sub>O</sub> = ± 10V, R <sub>L</sub> = 2 kΩ Over Temperature	25	100		V/mV V/mV
V <sub>O</sub>	Output Voltage Swing	V <sub>S</sub> = ± 15V, R <sub>L</sub> = 10 kΩ	± 12	± 13.5		V
V <sub>CM</sub>	Input Common-Mode Voltage Range	V <sub>S</sub> = ± 15V	± 11	+ 15 - 12		V V
CMRR	Common-Mode Rejection Ratio	R <sub>S</sub> ≤ 10 kΩ	70	100		dB
PSRR	Supply Voltage Rejection Ratio	(Note 5)	70	100		dB
I <sub>S</sub>	Supply Current			1.8	3.4	mA

## AC Electrical Characteristics (Note 3)

Symbol	Parameter	Conditions	LF351			Units
			Min	Typ	Max	
SR	Slew Rate	$V_S = \pm 15V, T_A = 25^\circ C$		13		V/ $\mu$ s
GBW	Gain Bandwidth Product	$V_S = \pm 15V, T_A = 25^\circ C$		4		MHz
$e_n$	Equivalent Input Noise Voltage	$T_A = 25^\circ C, R_S = 100\Omega, f = 1000 \text{ Hz}$		25		nV/ $\sqrt{\text{Hz}}$
$i_n$	Equivalent Input Noise Current	$T_J = 25^\circ C, f = 1000 \text{ Hz}$		0.01		pA/ $\sqrt{\text{Hz}}$

**Note 1:** For operating at elevated temperature, the device must be derated based on the thermal resistance,  $\theta_{JA}$ .

**Note 2:** Unless otherwise specified the absolute maximum negative input voltage is equal to the negative power supply voltage.

**Note 3:** These specifications apply for  $V_S = \pm 15V$  and  $0^\circ C \leq T_A \leq 70^\circ C$ .  $V_{OS}$ ,  $I_B$  and  $I_{OS}$  are measured at  $V_{CM} = 0$ .

**Note 4:** The input bias currents are junction leakage currents which approximately double for every  $10^\circ C$  increase in the junction temperature,  $T_J$ . Due to the limited production test time, the input bias currents measured are correlated to junction temperature. In normal operation the junction temperature rises above the ambient temperature as a result of internal power dissipation,  $P_D$ .  $T_J = T_A + \theta_{JA} P_D$  where  $\theta_{JA}$  is the thermal resistance from junction to ambient. Use of a heat sink is recommended if input bias current is to be kept to a minimum.


**Note 5:** Supply voltage rejection ratio is measured for both supply magnitudes increasing or decreasing simultaneously in accordance with common practice. From  $\pm 15V$  to  $\pm 5V$ .

**Note 6:** Max. Power Dissipation is defined by the package characteristics. Operating the part near the Max. Power Dissipation may cause the part to operate outside guaranteed limits.




# Typical Performance Characteristics


Input Bias Current




Input Bias Current




Supply Current




Positive Common-Mode Input Voltage Limit




Negative Common-Mode Input Voltage Limit




Positive Current Limit




Negative Current Limit




Voltage Swing




Output Voltage Swing




Gain Bandwidth



Bode Plot












Slew Rate



TL/H/5648-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## Typical Performance Characteristics (Continued)




TL/H/5648-3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## Pulse Response




TL/H/5648-4




TL/H/5648-5



TL/H/5648-6



TL/H/5648-7



TL/H/5648-8

## Application Hints

The LF351 is an op amp with an internally trimmed input offset voltage and JFET input devices (BI-FET II™). These JFETs have large reverse breakdown voltages from gate to source and drain eliminating the need for clamps across the inputs. Therefore, large differential input voltages can easily be accommodated without a large increase in input current. The maximum differential input voltage is independent of the supply voltages. However, neither of the input voltages should be allowed to exceed the negative supply as this will

cause large currents to flow which can result in a destroyed unit.

Exceeding the negative common-mode limit on either input will force the output to a high state, potentially causing a reversal of phase to the output.

Exceeding the negative common-mode limit on both inputs will force the amplifier output to a high state. In neither case does a latch occur since raising the input back within the

## Application Hints (Continued)

common-mode range again puts the input stage and thus the amplifier in a normal operating mode.

Exceeding the positive common-mode limit on a single input will not change the phase of the output; however, if both inputs exceed the limit, the output of the amplifier will be forced to a high state.

The amplifier will operate with a common-mode input voltage equal to the positive supply; however, the gain bandwidth and slew rate may be decreased in this condition. When the negative common-mode voltage swings to within 3V of the negative supply, an increase in input offset voltage may occur.

The LF351 is biased by a zener reference which allows normal circuit operation on  $\pm 4V$  power supplies. Supply voltages less than these may result in lower gain bandwidth and slew rate.

The LF351 will drive a 2 k $\Omega$  load resistance to  $\pm 10V$  over the full temperature range of 0°C to +70°C. If the amplifier is forced to drive heavier load currents, however, an increase in input offset voltage may occur on the negative voltage swing and finally reach an active current limit on both positive and negative swings.


Precautions should be taken to ensure that the power supply for the integrated circuit never becomes reversed in polarity or that the unit is not inadvertently installed back-

wards in a socket as an unlimited current surge through the resulting forward diode within the IC could cause fusing of the internal conductors and result in a destroyed unit.

As with most amplifiers, care should be taken with lead dress, component placement and supply decoupling in order to ensure stability. For example, resistors from the output to an input should be placed with the body close to the input to minimize "pick-up" and maximize the frequency of the feedback pole by minimizing the capacitance from the input to ground.

A feedback pole is created when the feedback around any amplifier is resistive. The parallel resistance and capacitance from the input of the device (usually the inverting input) to AC ground set the frequency of the pole. In many instances the frequency of this pole is much greater than the expected 3 dB frequency of the closed loop gain and consequently there is negligible effect on stability margin. However, if the feedback pole is less than approximately 6 times the expected 3 dB frequency a lead capacitor should be placed from the output to the input of the op amp. The value of the added capacitor should be such that the RC time constant of this capacitor and the resistance it parallels is greater than or equal to the original feedback pole time constant.


## Detailed Schematic



TL/H/5648-9


## Typical Applications

### Supply Current Indicator/Limiter




\*  $V_{OUT}$  switches high when  $R_{S}I_{S} > V_D$

### HI- $Z_{IN}$ Inverting Amplifier




Parasitic input capacitance  $C_1 \approx (3 \text{ pF for LF351 plus any additional layout capacitance})$  interacts with feedback elements and creates undesirable high frequency pole. To compensate, add  $C_2$  such that:  $R_2C_2 \approx R_1C_1$ .

### Ultra-Low (or High) Duty Cycle Pulse Generator



- \*  $t_{OUTPUT \text{ HIGH}} \approx R_1 C \ln \frac{4.8 - 2V_S}{4.8 - V_S}$
  - \*  $t_{OUTPUT \text{ LOW}} \approx R_2 C \ln \frac{2V_S - 7.8}{V_S - 7.8}$
- where  $V_S = V^+ + |V^-|$   
 \*low leakage capacitor

### Long Time Integrator





- \*Low leakage capacitor
- \* 50k pot used for less sensitive  $V_{OS}$  adjust

TL/H/5648-10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Physical Dimensions** inches (millimeters)




SO Package (M)  
Order Number LF351M  
NS Package Number M08A



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Physical Dimensions** inches (millimeters) (Continued)



NO8E (REV F)

**LIFE SUPPORT POLICY**

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.



**National Semiconductor Corporation**  
 1111 West Bardin Road  
 Arlington, TX 76017  
 Tel: 1(800) 272-9959  
 Fax: 1(800) 737-7018

**National Semiconductor Europe**  
 Fax: (+49) 0-180-530 85 86  
 Email: cnjwge@tevm2.nsc.com  
 Deutsch Tel: (+49) 0-180-530 85 85  
 English Tel: (+49) 0-180-532 78 32  
 Français Tel: (+49) 0-180-532 83 58  
 Italiano Tel: (+49) 0-180-534 16 80

**National Semiconductor Hong Kong Ltd.**  
 13th Floor, Straight Block,  
 Ocean Centre, 5 Canton Rd.  
 Tsimshatsui, Kowloon  
 Hong Kong  
 Tel: (852) 2737-1800  
 Fax: (852) 2736-9960

**National Semiconductor Japan Ltd.**  
 Tel: 81-043-299-2309  
 Fax: 81-043-299-2408

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## หนังสืออ้างอิง

- (1) Rudolf F. Graf & William Sheets., “Video Scrambling & Descrambling for Satellite & Cable TV” 1<sup>st</sup> ed. Indiana : HOWARD W. SAMS & COMPANY, 1987
- (2) John McCormac., “European Scrambling Systems Circuit, Tactics And Techniques” 1<sup>st</sup> ed. Ireland : Waterford University Press, 1993
- (3) Frank Baylin, Richard Maddox, John McCormac, “World Satellite TV and Scrambling Methods” 2<sup>nd</sup> ed. Colorado : Baylin Publications, 1991
- (4) Ramakant A. Gayakwad., “Op-Amps and Linear Integrated Circuits” 2<sup>nd</sup> ed. New Jersey : Prentice-Hall International, Inc., 1988



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้