



37

5
6/2/21

เครื่องทดสอบโทรศัพท์หลายชนิด
MULTI-TELEPHONE TESTER



โดย
นายพิษณุ งามเรียรธนา

วัน เดือน ปี... 22.ธค.2541
เลขทะเบียน... 039109
เลขเรียกหนังสือ... 10034ค ท511ด

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
ภาควิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่นใด
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

039109

เครื่องทดสอบโทรศัพท์หลายชนิด
MULTI-TELEPHONE TESTER



โดย
นายพิษณุ งามเขียว 38013016

อาจารย์ที่ปรึกษา
ศศ.ดร.ไกรสิน ส่วงวัฒนา

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
ภาควิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องทดสอบโทรศัพท์หลายชนิด

MULTI-TELEPHONE TESTER

โดย นายพิษณุ งามเชียรธนา
อาจารย์ที่ปรึกษา ผศ.ดร.ไกรสิน ส่วงวัฒนา

บทคัดย่อ

เครื่องทดสอบโทรศัพท์หลายชนิด สามารถใช้ทดสอบการทำงานของโทรศัพท์ธรรมดา และโทรศัพท์ไร้สาย โดยสามารถทดสอบการวางหูและการยกหูโทรศัพท์โดยใช้วงจรจ่ายแรงดันไฟ 48 โวลท์ , ทดสอบการกดปุ่มระบบ PULSE โดยการใช้วงจรรนับพัลส์ และระบบโตน โดยใช้ IC ถอดรหัส DTMF MT8870 , ทดสอบการรับสัญญาณเรียก (Ringing Tone) โดยใช้ IC TIMMER 556 เป็นตัวสร้างสัญญาณเรียกความถี่ 50 Hz ดังประมาณ 1 วินาที เงียบประมาณ 4 วินาที แล้วทำการขยายสัญญาณด้วยทรานซิสเตอร์ให้มีขนาดแรงดันประมาณ 100 โวลท์ , ทดสอบคุณภาพเสียงของโทรศัพท์ โดยใช้วงจรจ่ายแรงดันไฟ 48 โวลท์ , และทดสอบความถี่คลื่นพาห์ของโทรศัพท์ไร้สาย โดยใช้วงจรรนับความถี่

ABSTRACT

Multi-Telephone Tester can test normal telephone and core less telephone thus , Test hook switch performed by supply voltage 48 volts , Test pulse signal performed by pulse counter, Test dial tone signal performed by IC DTMF8870 , Test ringing signal performed by IC timmer 556 and amplifier circuit , Test quality of voice performed by connect master telephone and test telephone to supply voltage ,and Test carrier signal performed by frequency counter.

ปริญญาโทปีการศึกษา 2540

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องทดสอบโทรศัพท์หลายชนิด

MULTI-TELEPHONE TESTER

ผู้จัดทำ

นายพิษณุ งามเชียรธนา 38013016

อาจารย์ที่ปรึกษา

ลงนาม.....

(ผศ.ดร.ไกรสิน ส่องวัฒนา)



สารบัญ

เรื่อง	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการ	2
2.1 ความรู้เบื้องต้นเกี่ยวกับโทรศัพท์	2
2.2 โทรศัพท์ไร้สาย	10
2.3 การทดสอบการทำงานของโทรศัพท์ไร้สาย	16
2.4 รายละเอียดหลักการทํางานของส่วนถอดรหัสความถี่โทรศัพท์	19
บทที่ 3 การคำนวณและหลักการ	27
3.1 หลักการทํางานของวงจรภาคจ่ายไฟ	27
3.2 หลักการทํางานของวงจรทดสอบปุ่มกดหมายเลข	30
3.3 หลักการทํางานของวงจรทดสอบการรับสัญญาณเรียก	32
3.4 หลักการทํางานของวงจรทดสอบความถี่	34
3.5 การออกแบบและการสร้างเครื่องทดสอบโทรศัพท์	36
บทที่ 4 การทดลองและผลการทดลอง	41
บทที่ 5 บทวิจารณ์และบทสรุป	53
หนังสืออ้างอิง	54
ภาคผนวก	55

บทที่ 1

บทนำ

ในปัจจุบันการสื่อสารระบบโทรศัพท์ที่มีการใช้งานกันอย่างกว้างขวางและได้มีการวางสายโทรศัพท์สร้างชุมสายโทรศัพท์ เพื่อให้การบริการด้านการสื่อสารโทรคมนาคมในด้านระบบโทรศัพท์แก่ผู้ที่อยู่ในสถานที่ต่างๆ ทำให้มีการเพิ่มจำนวนของเครื่องและเมื่อการใช้โทรศัพท์ไปเป็นเวลานานก็จะเกิดการเสื่อมคุณภาพหรือเสียหายตามอายุการใช้งาน

เมื่อจำนวนโทรศัพท์ที่ใช้มากขึ้นการเสียหายตามอายุการใช้งานก็มากขึ้นไปด้วย เป็นผลทำให้การซ่อมโทรศัพท์เพิ่มขึ้น เพื่อให้สามารถตรวจซ่อมเครื่องโทรศัพท์ต่างๆ เป็นไปด้วยความสะดวกและรวดเร็ว จึงควรใช้เครื่องมือที่มีคุณสมบัติต่างๆ ในการซ่อมและทดสอบการทำงานต่างๆ ของโทรศัพท์

เครื่องทดสอบโทรศัพท์ ควรจะมีความสามารถในการตรวจสอบการขงหนูและการวางหู ทดสอบการกดปุ่มหมายเลขต่างๆ ทั้งระบบพัลส์และระบบโทน ทดสอบการรับสัญญาณเรียกและกรณีโทรศัพท์ไร้สายก็จะทดสอบความถี่คลื่นพาที่ปล่อยออกมาจากสายอากาศของตัวฐานและตัวมือถือ การทดสอบต่างๆ เหล่านี้เมื่อรวมอยู่ในเครื่องทดสอบโทรศัพท์เครื่องเดียว ก็จะทำให้การซ่อมแซมโทรศัพท์แบบธรรมดาและแบบไร้สาย สามารถทำได้สะดวกและประหยัดเวลา

บทที่ 2

ทฤษฎีและหลักการ

2.1 ความรู้เบื้องต้นเกี่ยวกับโทรศัพท์

หลักการเบื้องต้นของเครื่องโทรศัพท์

เครื่องโทรศัพท์ (Telephone set) ประกอบด้วยส่วนต่างๆ ที่สำคัญคือ เครื่องส่ง (Transmitter) เครื่องรับ (Receiver) กระดิ่ง (Ringer) Hook Switch และหน้าปัดสำหรับหมุน/กดเลขหมาย (Dial) สำหรับเครื่องส่งและเครื่องรับมารวมกันเรียกว่าปากพูดหูฟัง (Handset) ซึ่งเป็นอุปกรณ์ที่ใช้สำหรับเปลี่ยนพลังงานเสียงที่เกิดจากการพูดให้เป็นพลังงานไฟฟ้า และเปลี่ยนพลังงานไฟฟ้าที่ได้รับกลับเป็นพลังงานเสียงอีกครั้งหนึ่ง โดยเราจะใช้ Transmitter เป็นตัวเปลี่ยนพลังงานเสียงให้เป็นพลังงานไฟฟ้าและ Receiver เป็นตัวเปลี่ยนพลังงานไฟฟ้าให้เป็นพลังงานเสียง สัญลักษณ์ที่ใช้สำหรับ Transmitter และ Receiver ดังแสดงตามรูป 2.1


ก) สัญลักษณ์ของ Transmitter



ข) สัญลักษณ์ของ Receiver

รูปที่ 2.1 สัญลักษณ์ของ Transmitter และ Receiver


เครื่องโทรศัพทน์ั้นจำเป็นที่จะต้องใช้ Transmitter ที่มีประสิทธิภาพและความไวสูงความถี่ใช้ Transmitter แบบ Carbon Transmitter ซึ่งประกอบด้วยชิ้นส่วนเล็กๆ ของ Carbon (เรียกว่า Carbon Granule) แผ่น Carbon Electrode 2 แผ่น และ Diaphragm ดังแสดงตามรูป 2.2



รูปที่ 2.2 CARBON TRANSMITTER

หลักการทำงานของ Carbon Transmitter อธิบายได้คือ เมื่อคลื่นเสียงกระทบกับแผ่น Diaphragm จะทำให้แผ่น Diaphragm สั่นไปมา พลังงานเสียงก็จะเปลี่ยนเป็นพลังงานกล ในตำแหน่งที่แผ่น Diaphragm ถูกกดจะทำให้ Electrode แผ่นหน้าเคลื่อนที่เข้า เป็นผลทำให้ผงถ่าน (Carbon Granule) ถูกอัดติดกันมากยิ่งขึ้น การอัดตัวของผงถ่านนี้จะทำให้ความต้านทานระหว่างแผ่น Electrode ทั้งสองมีค่าลดลง ในทางตรงกันข้ามเมื่อแผ่น Diaphragm เคลื่อนที่ออกก็จะเป็นผลทำให้ Electrode แผ่นหน้าเคลื่อนที่ออกด้วย จึงทำให้ความต้านทานของ Transmitter เพิ่มขึ้น


เมื่อนำเอาแบตเตอรี่ต่อเข้าระหว่างแผ่น Electrode ทั้งสองกระแสไฟตรงจะไหลผ่านผงถ่านและเนื่อง จากความต้านทานของ Transmitter มีการเปลี่ยนแปลงเมื่อได้รับสัญญาณเสียงดังนั้นกระแสที่ไหลผ่าน Transmitter จะเปลี่ยนแปลงไปด้วย นั่นคือพลังงานเสียงสามารถเปลี่ยนเป็นพลังงานไฟฟ้าได้




รูปที่ 2.3 ส่วนประกอบของกระแสไฟสลับและไฟตรง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 2.3 จะเห็นว่ากระแสไฟฟ้าสลับที่เกิดสัญญาณเสียง จะเกิดการช้อนทับกับกระแสไฟตรง ส่วนประกอบของกระแสไฟสลับนี้จะถูกแยกออกจากกระแสไฟตรงโดยใช้ Transformer หรือ Capacitor เป็นตัวแยก และถูกส่งไปยัง Receiver ดังแสดงตามรูป 2.4



(ก)




(ข)

รูปที่ 2.4 การแยกส่วนประกอบของกระแสไฟสลับกับไฟตรง

รูป 2.4 (ก) กระแสไฟสลับในขด Primary ของ Transformer ทำให้เกิดเส้นแรงแม่เหล็กเปลี่ยนแปลงไปด้วย ซึ่งจะเหนี่ยวนำให้เกิดกระแสไหลในขด Secondary จึงทำให้มีกระแสไฟสลับไหลผ่าน Receiver ส่วนกระแสไฟตรงไหลอยู่เฉพาะในขด Primary เท่านั้น

รูป 2.4 (ข) กระแสไฟตรงที่จะไหลผ่าน Inductor (L) ซึ่งมีค่าความต้านทานต่ำและไหลผ่าน Transmitter ได้ แต่จะไม่ไหลผ่าน Receiver เนื่องจากมี Capacitor (C) กั้นไว้ ส่วนกระแสไฟสลับจะไหลผ่าน Receiver โดยผ่าน Transmitter และ Capacitor ได้ แต่จะไม่ไหลผ่าน Inductor เนื่องจากมันมีความต้านทานสูง ในขณะที่สัญญาณเสียงที่ได้รับจากสายโทรศัพท์มีค่าน้อยมาก ดังนั้น Receiver ที่ใช้จึงควรออกแบบให้มีประสิทธิภาพที่จะเปลี่ยนพลังงานไฟฟ้าให้เป็นพลังงานเสียงให้มากที่สุด




รูปที่ 2.5 Receiver

หลักการของ Receiver ดังแสดงตามรูป 2.5 อธิบายได้คือ มีขดลวดพันกันอยู่ที่ขั้วทั้งสองของแม่เหล็กถาวร ซึ่งต่อกันแบบอนุกรม แต่ขดลวดจะพันกลับทิศทางกัน แม่เหล็กถาวรนี้จะมีอำนาจแม่เหล็กดึงดูดแผ่น Diaphragm เข้ามา เมื่อมีกระแสไฟสลับ (Speech Current) ไหลผ่านขดลวดก็จะมีผลทำให้เกิดเส้นแรงแม่เหล็กขึ้น ทิศทางของเส้นแรงแม่เหล็กจะมีทิศทางตรงกันข้ามกับทิศทางของกระแสไฟฟ้าที่ไหลในวงจร ซึ่งอาจจะไปเสริมหรือต้านเส้นแรงแม่เหล็กของแม่เหล็กถาวร แผ่น Diaphragm ก็จะเคลื่อนที่เข้าหรือออกตามขนาดและความถี่ของ Speech Current ซึ่งจะมีผลทำให้เกิดคลื่นเสียงที่มีขนาดและความถี่เท่ากับ Speech Current ที่ไหลเข้ามาในวงจร คลื่นเสียงที่เกิดขึ้นนั้น ย่อมจะมีการสูญเสียไปบ้าง เนื่องจากการเปลี่ยนรูปพลังงาน ดังนั้น Output ของเคลื่อนจะน้อยกว่า Input ของพลังงานไฟฟ้าที่ได้รับที่ Receiver

กระดิ่งของเครื่องโทรศัพท์ (Ringer)

เมื่อมีการเรียก กระดิ่งที่เครื่องโทรศัพท์ของผู้ถูกเรียกจะดังขึ้น ซึ่งจะหมายถึงชุมสายโทรศัพท์ได้ทำการส่งกระแสไฟสลับ (Ringing Current) เข้ามาป้อนที่กระดิ่งของเครื่องโทรศัพท์ โดยทั่วไปแล้ว Ringing Current จะมีค่าประมาณ 75-110 โวลท์ 18-25 Hz ลักษณะของกระดิ่งเครื่องโทรศัพท์ ตามรูป 2.6



รูปที่ 2.6 กระดิ่งของเครื่องโทรศัพท์

รูป 2.6 เป็นกระดิ่งของเครื่องโทรศัพท์ ประกอบด้วยขดลวด 2 ขดต่อกันแบบอนุกรมพันอยู่บนแกนเหล็ก ซึ่งติดอยู่กับ Yoke และมีแท่งแม่เหล็กถาวรติดอยู่ตรงกึ่งกลางของ Yoke ส่วน Armature จะวางอยู่ในลักษณะที่ตรงจุดกึ่งกลางของมันติดอยู่กับแกนของแม่เหล็กถาวร โดยมีสารที่ไม่ใช่เป็นแม่เหล็กยึดอยู่ปลายทางของ Armature ทั้งสองข้างจะมี Residual Stub ติดอยู่ ซึ่งอยู่ตรงข้ามกับขั้ว P1 และ P2


หลักการทำงานของกระดิ่งเครื่องโทรศัพท์อธิบายได้ คือ เส้นแรงแม่เหล็กจากแม่เหล็กถาวรจะทำให้เกิดขั้ว S ขึ้นที่ขั้ว P1 และ P2 และจะทำให้เกิดขั้ว N ที่ปลายทั้งสองของ Armature ในสภาวะปกติหรือไม่มีการเรียก จะไม่มีกระแสผ่านขดลวด จึงทำให้ Armature ถูกดูดด้วยแรงเท่ากัน หรือมันอาจจะถูกดูดไปที่ข้างใดข้างหนึ่งคือ ที่ขั้ว P1 หรือ P2 ก็ได้

เมื่อมีการเรียกจะมีกระแสไหลผ่านขดลวดทั้งสอง ก็จะทำให้เกิดอำนาจแม่เหล็ก N และ S ขึ้นที่ขั้ว P1 และ P2 ซึ่งจะทำให้เกิดมีอำนาจเหล็กมากที่ปลายขั้ว S (P2) และที่ปลายขั้วอีกข้างหนึ่ง (P1) หมดอำนาจแม่เหล็กลง Armature ก็จะถูกดูดมาทางขั้วที่มีอำนาจแม่เหล็กแรงกว่า แต่เนื่องจากกระแสที่ป้อนให้กับขดลวดเป็นกระแสไฟสลับ ดังนั้น Armature จึงถูกดูดสลับข้างกันไปตามอำนาจของแม่เหล็ก ก้านตี (Hammer) ก็จะไปที่กระดิ่งทั้งสองสลับกัน ทำให้กระดิ่งดัง

- หน้าปัดของเครื่องโทรศัพท์


หน้าปัดของเครื่องโทรศัพท์ที่ใช้กับชุมสายโทรศัพท์อัตโนมัติ ปัจจุบันมีอยู่ 2 แบบ คือ แบบหมุน (Rotary Dial) ซึ่งการหมุนจะทำให้เกิด Pulse ขึ้นเป็นจำนวนเท่ากับเลขหมายที่หมุนและแบบกดปุ่ม (Push Button) ซึ่งใช้กรรมวิธีของ Dual Tone Multi-Frequency (DTMF) ในการส่งหมายเลขโทรศัพท์

หน้าปัดแบบหมุน เมื่อผู้เรียกยกปากพูดหูฟัง (Handset) ขึ้นจากที่รองรับ (Cradle) ทำให้ Hook Switch (S1 และ S2 ตามรูปที่ 2.7) ปิดวงจรของสายเส้น Tip (T) และ Ring (R) ซึ่งเป็นผลทำให้ครบวงจรของ Relay Coil ในชุมสายโทรศัพท์ อุปกรณ์สวิตซ์ในชุมสายโทรศัพท์ก็จะส่งสัญญาณ Dial Tone มายังเครื่องโทรศัพท์ของผู้เรียก เพื่อเป็นสัญญาณแสดงให้ผู้เรียกทราบว่าเริ่มหมุนเลขหมายได้แล้วและชุมสายโทรศัพท์ก็พร้อมที่จะรับเลขหมายที่ผู้เรียกหมุน เมื่อผู้เรียกหมุนเลขหมายใดหมายหนึ่งเสร็จแล้วและปล่อยมือหน้าปัดของเครื่องโทรศัพท์จะหมุนกลับที่เดิม ในขณะที่หน้าปัดหมุนกลับที่เดิมจะมีผลคือ ทำให้ลูกเบี้ยว (Cam) หมุนตาม การหมุนของลูกเบี้ยวนี้จะทำให้ Contact S3 เปิดและปิดวงจรเป็นจำนวนครั้งเท่ากับเลขหมายที่หมุน การที่ Contact S3 ปิดวงจร จะทำให้กระแสไหลได้ ซึ่งเรียกว่ากระแส Impulse และเมื่อ Contact S3 เปิดวงจร กระแสก็จะหยุดไหล การที่กระแสไหลและหยุดไหลนี้มีผลทำให้เกิด Pulse ขึ้นและจำนวน Pulse ที่เกิดขึ้นก็จะมีจำนวนเท่ากับเลขหมายที่หมุนเช่น หมุนเลข 1 จะเกิด 1 Pulse หมุนเลข 5 จะเกิด 5 Pulses และหมุนเลข 0 จะเกิด 10 Pulses เป็นต้น



รูปที่ 2.7 Dial pulse

ความเร็วหน้าปัด (Dial Speed) ของเครื่องโทรศัพท์ก็มีความสำคัญที่จะต้องกำหนดให้อยู่ในมาตรฐาน ซึ่งประกอบด้วยความเร็วกระแส Impulse อัตราส่วนการตัด-ต่อ (Break-Make Ratio) ของ Contact และช่วงเวลาหยุดระหว่างเลขหมาย (Interdigit Interval) ตามปกติแล้วความเร็วของกระแส Impulse จะใช้อยู่ 2 ค่า คือ 10 และ 20 IPS (Impulse Per Second) ส่วนค่ามาตรฐานสำหรับอัตราส่วนการตัด-ต่อ จะมีค่าเท่ากับ 2 : 1 ซึ่งหมายความว่า Contact จะต้องตัดวงจรเป็นเวลา 2 หน่วยเวลา และต้องต่อวงจรเป็นเวลา 1 หน่วยเวลา เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.8 pulses ที่เกิดขึ้นเมื่อหมุนเลข 4

ในกรณีที่ความเร็วของ Impulse เป็น 10 IPS ก็จะทำให้ได้ค่าของ Pulse Period เป็น 100 mS นั่นคือ

ช่วงเวลาของการตัดวงจร (Break) = $100 \text{ mS} \times 2/3 = 66.6 \text{ mS}$

ช่วงเวลาของการต่อวงจร (Break) = $100 \text{ mS} \times 1/3 = 33.3 \text{ mS}$

ส่วนช่วงเวลาหยุดระหว่างเลขหมาย โดยทั่วไปมีค่าเป็น 700 mS แต่ก็อาจใช้ได้ในช่วงตั้งแต่ 600 mS ถึง 800 mS

หน้าปัดแบบกดปุ่ม เครื่องโทรศัพท์ที่มีหน้าปัดเป็นแบบกดปุ่มและใช้กรรมวิธีของ Dial Tone Multifrequency (DTMF) ในการส่งเลขหมายโทรศัพท์นั้น โดยทั่วไปหน้าปัดจะมี 12 ปุ่ม แบ่งเป็น 4 Rows และ 3 Columns และในเครื่องโทรศัพท์บางแบบอาจจะมีถึง 16 ปุ่ม โดยเพิ่ม Column ที่ 4 ขึ้นมาอีก ดังแสดงตามรูปที่ 2.9

ความถี่ที่ใช้ในแต่ละ Row และ Column จะมีความถี่ต่างกัน ความถี่ของทั้ง 4 Rows เรียกว่าเป็นกลุ่มความถี่ต่ำ (Low Group Frequency) และความถี่ของทั้ง 3 หรือ 4 Columns เรียกว่าเป็นกลุ่มความถี่สูง (High Group Frequency) การกดปุ่มที่เลขหมายใดๆ จะทำให้วงจรอิเล็กทรอนิกส์ภายในเครื่องโทรศัพท์ผลิตความถี่ออกมา 2 ความถี่ เช่น เมื่อกดเลข 5 ความถี่ที่ผลิตออกมา คือ 770 Hz และ 1336 Hz เป็นต้น

		High Group Frequency (Hz)				
		1209	1336	1477	1633	
Low Group Frequency (Hz)	697	1	2	3	A	R ₁
	770	4	5	6	B	R ₂
	852	7	8	9	C	R ₃
	941	*	0	#	D	R ₄
		C ₁	C ₂	C ₃	C ₄	R = ROW C = COLUMN

รูปที่ 2.9 แสดงหน้าปัดของเครื่องโทรศัพท์แบบกดปุ่มและความถี่ที่ใช้


มาตรฐานของความถี่ที่ใช้และตำแหน่งของเลขหมายต่างๆ จะถูกจัดให้มีลักษณะดังแสดงตามรูปที่ 2.9 สำหรับความผิดพลาดที่ยอมให้เกิดขึ้นได้จะเป็น 1.5% สำหรับการผลิตความถี่และ 2% สำหรับการรับเลขหมาย ข้อดีของการใช้โทรศัพท์แบบกดปุ่ม (DTMF Dialing) คือ

- สามารถลดเวลาในการหมุนเลขหมายลงได้ ทำให้มีผลคือ เวลาเฉลี่ยที่ใช้โทรศัพท์แต่ละครั้ง (Holding Time) ลดลง ซึ่งทำให้ชุมสายโทรศัพท์สามารถรับ Traffic ได้มากขึ้น
- สามารถใช้วงจรทาง Solid State Electronics แทนอุปกรณ์ทางด้าน Mechanics จึงทำให้มีความรวดเร็วและแม่นยำในการส่งเลขหมาย
- สามารถเพิ่มปุ่มกดได้อีก 4 ปุ่ม (Column ที่ 4) เพื่อใช้ในการส่งสัญญาณการบริการประเภทอื่นๆ
- มีความเหมาะสมที่จะใช้กับชุมสายโทรศัพท์ระบบ SPC (Stored Program Control)

2.2 โทรศัพท์ไร้สาย (cordless telephone)

ในรูปที่ 2.10 แสดงให้เห็นรูปร่างของโทรศัพท์ไร้สาย ซึ่งจะประกอบไปด้วยส่วนที่สำคัญ 2 ส่วน คือ ส่วนฐานโทรศัพท์ที่ (base unit) และส่วนมือถือ (portables unit) ส่วนนี้จะคอยรับส่งสัญญาณกับส่วนฐานโทรศัพท์ตลอดเวลาที่ใช้งาน โดยสัญญาณที่กล่าวถึงนี้ก็คือ สัญญาณคลื่นวิทยุจึงถูกมอดูเลตในระบบ FM ระบบโทรศัพท์ไร้สายที่มีใช้งานกับทั่วๆ ไปยังสามารถแบ่งได้เป็นชนิดที่มีปุ่มกดหมายเลขอยู่ที่ส่วนมือถือ และชนิดที่มีปุ่มกดหมายเลขอยู่ที่ส่วนฐานโทรศัพท์

วงจรภายในของโทรศัพท์ไร้สายก็คล้ายคลึงกับวงจรของระบบโทรศัพท์ที่ได้กล่าวกันไปแล้ว แต่จะมีวงจรเพิ่มเติมขึ้นมาคือ วงจรสำหรับรับส่งสัญญาณวิทยุ วงจรมอดูเลต, ดีมอดูเลต ซึ่งก็คือ วงจรที่เกี่ยวข้องกับคลื่นความถี่วิทยุระหว่างทั้ง 2 ส่วนนั่นเอง



รูป 2.10 ส่วนประกอบของโทรศัพท์ไร้สาย

นอกจากนั้นในโทรศัพท์ไร้สายบางรุ่นจะมีฟังก์ชันพิเศษเพิ่มเติมเข้ามาเป็นต้นว่าฟังก์ชันอินเตอร์คอม, ปุ่มโวลุ่มสำหรับควบคุมระดับของเสียงจากหูฟังและระดับของสัญญาณกระดิ่ง (ringing signal) และอาจจะมีระบบป้องกันการแอบใช้โทรศัพท์ได้อีกด้วย โทรศัพท์ไร้สายบางรุ่นจำเป็นต้องใช้แรงดันไฟสลับจากบ้าน สำหรับเป็นไฟเลี้ยงให้แก่วงจรภายใน สาเหตุที่จำเป็นต้องใช้แรงดันไฟสลับก็เพราะว่า วงจรสำหรับรับส่งสัญญาณคลื่นวิทยุจะต้องใช้กระแสมาก จึงอาจจะมีปัญหาในเรื่องของกระแสไม่พอเพียงถ้าหากใช้แบตเตอรี่จาก ชุมสายเพียงอย่างเดียว แต่โทรศัพท์ไร้สายเหล่านี้ก็อาจจะมีปัญหาในการทำงานได้ถ้าหากแรงดันไฟสลับของไฟ บ้านเกิดลดลงหรือไม่สม่ำเสมอ

ส่วนประกอบที่สำคัญของโทรศัพท์ไร้สายที่กล่าวไว้แล้วในตอนต้นนั้นมีอยู่ 2 ส่วนด้วยกัน มาดูในแต่ละส่วนกันเลย

ส่วนฐานโทรศัพท์

ทำหน้าที่เชื่อมต่อวงจรทั้งหมดกับระบบสวิตชิงของชุมสาย, วงจรภายในประกอบด้วยวงจรไฮบริดทำหน้าที่แยกสัญญาณเสียงพูดที่จะส่งออกไปและสัญญาณเสียงที่จะรับเข้ามา ซึ่งส่วนนี้จะเหมือนกับระบบโทรศัพท์ที่คุ้นเคยกันดีอยู่แล้ว นอกจากนั้นจะมีวงจรกำเนิดสัญญาณคลื่นพาห้ความถี่ 1.6 - 1.8 เมกะเฮิร์ตซ์ และจะใช้เป็นสายไฟสลับที่ใช้เป็นสายไฟเลี้ยงวงจรเป็นสายอากาศสำหรับส่งสัญญาณ ความถี่ของคลื่นพาห้ส่วนมากจะมีค่าประมาณ 1.7 เมกะเฮิร์ตซ์ ถูกส่งออกไปในขณะที่สัญญาณไฟตรงที่ออกมาด้วยจะถูกกำจัดออกไปโดยตัวเก็บประจุ ทางฝ่ายรับก็คือส่วนมือถือก็สามารถรับสัญญาณที่ส่งมาในส่วนนี้ได้แต่จะมีระยะทางไม่ไกลมากนัก สามารถรับสัญญาณได้ภายในบริเวณบ้านหรือรอบๆ บ้านเท่านั้น และอาจมีการรบกวนกัน (interference) ของสัญญาณได้ ถ้าในบริเวณนั้นมีเครื่องโทรศัพท์ชนิดเดียวกันอยู่ใกล้ๆ

ส่วนมือถือ

ในส่วนนี้จะมีเสารับสัญญาณความถี่ 1.7 เมกะเฮิร์ตซ์ ที่ส่งมาจากส่วนฐานโทรศัพท์ซึ่งจะรับสัญญาณกระดิ่ง และสัญญาณเสียงพูดของคู่สนทนาที่มอดูเลตมาด้วยสัญญาณ 1.7 เมกะเฮิร์ตซ์ ดังนั้นวงจรภายในของส่วนมือถือจะต้องมีวงจรดีมอดูเลตสัญญาณพาห้ สำหรับประสิทธิภาพของสัญญาณที่ถูกส่งมาก็จะขึ้นกับปัจจัยต่างๆ เช่น กำลังของสัญญาณที่ถูกส่งออกมาซึ่งข้อที่ขึ้นอยู่กับผู้ออกแบบวงจร หรือชนิดของสายอากาศซึ่งก็คือ สายไฟสลับนั่นเอง

ในสภาวะที่ไม่ได้มีการสนทนาใดๆ ส่วนมือถือจะเสมือนเป็นโทรศัพท์ทั่วๆ ไป ที่อยู่ในสภาวะออนฮุก (on - hook) เมื่อสัญญาณกระดิ่งเข้ามา และผู้ใช้ทำการกดปุ่มสำหรับพูด (talk switch) ก็จะเปรียบเสมือนสภาวะออฟฮุก (off - hook) เมื่อผู้ใช้เริ่มทำการสนทนา สัญญาณเสียงพูดจะถูกมอดูเลตเข้ากับคลื่นพาห้ซึ่งมีความถี่ประมาณ 49.8 - 49.90 เมกะเฮิร์ตซ์เมื่อทำการมอดูเลตสัญญาณเข้าด้วยกันแล้วก็จะถูกส่งออกไปยังสายอากาศ สำหรับส่งสัญญาณ (whip transmitting antenna) ทางฝ่ายรับก็คือส่วนฐานโทรศัพท์ก็จะมีสายอากาศสำหรับรับสัญญาณ (whip receiving antenna) สำหรับรับสัญญาณ เสียงพูดจากผู้พูดก็จะผ่านเข้ามายังวงจรดีมอดูเลตเพื่อทำการดีมอดูเลตคลื่นพาห้ออกไป ก่อนที่จะเข้าสู่วงจรภาคต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อมีโทรศัพท์ไร้สายซึ่งสามารถอำนวยความสะดวกให้แก่ผู้ใช้งานพอสมควรแล้ว ก็ได้มีการพัฒนารูปแบบของโทรศัพท์ไปสู่ระบบโทรศัพท์เคลื่อนที่ (mobile telephone) ซึ่งกำลังเป็นที่แพร่หลายกันมากในขณะนี้ มาศึกษากันถึงหลักการทั่วไปของโทรศัพท์ในระบบนี้กันดีกว่า เริ่มต้นจาก องค์ประกอบต่างๆ ของระบบโทรศัพท์เคลื่อนที่, วิธีการแบ่งความถี่ออกเป็นเซลล์ต่างๆ ในระบบ เซลลูลาร์ ลำดับของสัญญาณต่างๆ ที่เกิดขึ้นเมื่อมีการโทรเข้าหรือออก เป็นต้น

ความถี่ของคลื่นพาห์ที่ถูกกำหนดให้ใช้งานในโทรศัพท์ไร้สาย ระหว่างตัวฐานกับตัวมือถือจะมีช่องความถี่แต่ละช่องความถี่อยู่ในคู่เดียวกันจึงจะสามารถติดต่อกันได้ความถี่เหล่านี้ ซึ่งในยุคแรกๆ นั้นจะใช้ความถี่อยู่ในช่วง 1.7/49 เมกะเฮิร์ตซ์เท่านั้น โดยเริ่มจาก 1.665/49.670 เมกะเฮิร์ตซ์ จนถึง 1.770/49.970เมกะเฮิร์ตซ์ ช่วงความถี่เหล่านี้ได้ถูกกำหนดและแบ่งโดยมาตรฐานของFCC(Federal Communications Commission) ซึ่ง FCC ก็เป็นผู้กำหนดให้ใช้ช่วงความถี่นี้ พร้อมกับได้กำหนดช่วงความถี่ใหม่เพิ่มขึ้นมาอีก เมื่อวันที่ 1 มกราคม ปี ค.ศ. 1984 โดยได้เพิ่มย่านความถี่ 46-49 เมกะเฮิร์ตซ์ ขึ้นมาอีกโดยเริ่มจาก 46.610/49.670 เมกะเฮิร์ตซ์ ถึง 46.930/49.990 เมกะเฮิร์ตซ์

จากจำนวนที่จำกัดของช่วงความถี่ทำให้จำเป็นต้องใช้ช่องความถี่เดียวกันซ้ำกันเป็นจำนวนหลายเครื่อง ซึ่งปริมาณการผลิตมีไม่จำกัด จึงจำเป็นต้องจำกัดระยะทางของการติดต่อระหว่างตัวฐานกับตัวมือถือ ให้มีระยะทางที่แน่นอนและไม่ใกล้ไม่ไกลจนเกินไป โดยอาศัยเทคนิคต่างๆ และต้องทำให้เกิดการแทรกแซงหรือรบกวน (interference) กันระหว่างช่องสัญญาณน้อยที่สุด รวมทั้งต้องแก้ปัญหาของสัญญาณกระดิ่งที่เกิดการผิดพลาดเมื่อความถี่เกิดทับช่องสัญญาณกันหรือปัญหาเกี่ยวกับความมั่นคงทางด้านกฎหมายว่าด้วยการบริหารงานทางด้านความถี่วิทยุ และการป้องกันการค้ำกึ่งจากการจูนทับช่องความถี่ ปัญหาเหล่านี้จะเกิดขึ้นเมื่อเครื่องโทรศัพท์ไร้สายมีช่วงความถี่ที่ใกล้เคียงกัน และตั้งอยู่ในตำแหน่งที่ใกล้กัน หรือเกิดจากความตั้งใจของผู้ใช้เอง

ความผิดพลาดของสัญญาณกระดิ่งสามารถทำให้ลดลงได้ โดยใช้ความถี่เฉพาะหลายๆ ครั้งในการติดต่อระหว่างส่วนฐานกับส่วนมือถือ อย่างในกรณีของโทรศัพท์ไร้สายสองเครื่อง เกิดการรบกวนข้ามช่องความถี่กัน และช่วงความถี่ก็ใช้งานในช่วงความถี่เดียวกัน แต่ความถี่สัญญาณกระดิ่งมีความแตกต่างกัน จึงไม่เกิดสัญญาณกระดิ่งไปรบกวนเครื่องใช้อยู่ข้างเคียง

การใช้สัญญาณป้องกัน (guard tone) หรือสัญญาณนำร่อง (pilot signal) สำหรับการติดต่อระหว่างตัวฐานกับตัวมือถือ ช่วยลดการเลี้ยวหรือการแทรกแซงของโทรศัพท์ที่อยู่ใกล้ๆ และโทรศัพท์ที่ไม่ได้รับอนุญาตได้ ซึ่งส่วนฐานโทรศัพท์จะไม่ตอบสนองการติดต่อกับส่วนมือถือที่ไม่เกี่ยวข้องกับสัญญาณโทนที่ส่งมา หรือส่วนมือถือจะไม่สามารถรับสัญญาณที่ไม่เกี่ยวข้องจากสัญญาณที่ส่วนฐานส่งมาได้ ซึ่งสัญญาณโทนป้องกันที่แตกต่างกันนี้ สามารถป้องกันความผิดพลาดของการติดต่อจากส่วนฐานกับส่วนมือถือเนื่องจากการรบกวนข้ามช่องกันได้อาจจะโดยความตั้งใจจูนให้ความถี่ตรงกัน หรือเครื่องติดตั้งไว้ใกล้กันมากเกินไปก็ตาม

ในระยะแรกๆ นั้น โทรศัพท์ไร้สายใช้สัญญาณป้องกันและความถี่กระดิ่งช่วยป้องกันการติดต่อที่แทรกแซงกันของสายโทรศัพท์เครื่องอื่น และป้องกันสัญญาณกระดิ่งที่ผิดพลาด แต่ในปัจจุบันนี้โทรศัพท์ไร้สายใช้การเข้ารหัสแบบดิจิตอลรหัสดิจิตอลสัญญาณกระดิ่ง สัญญาณไดอัล (dial) และการติดต่อโดยการเลื่อน (shift) ความถี่ของคลื่นพาห์ ความถี่ที่เลื่อนไปนั้นเป็นการเข้ารหัส ซึ่งเทคนิคของการเข้ารหัสนั้นจะแตกต่างกันออกไปตามแต่ผู้ผลิตจะคิดค้นรูปแบบออกมาใช้งาน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณเรียกเข้า

ในระหว่างที่รอสัญญาณเรียกเข้าโทรศัพท์ไร้สาย จะอยู่ในโหมดสแตนด์บาย (stand by) เตรียมพร้อมซึ่งภาครับทั้งส่วนฐานและส่วนมือถือจะทำงานและรอสัญญาณเรียกเข้าตลอดเวลา แต่สำหรับในภาคส่งนั้น ทั้งส่วนฐานและส่วนมือถือจะปิดการทำงานอยู่


เมื่อมีสัญญาณกระตุ้นความถี่ 20 เฮิร์ตซ์ เข้ามาที่ส่วนฐานจากคู่สายโทรศัพท์จะเป็นการเปิดการทำงานของภาคส่งที่ส่วนฐาน และจะทำให้วงจรกำเนิดสัญญาณกระตุ้นทำงาน โดยป้อนสัญญาณกระตุ้นไปยังภาคส่งที่ภาคส่งนี้เองจะทำการมอดูเลตสัญญาณกระตุ้นเข้ากับสัญญาณคลื่นพาห์ 1.7 หรือ 46 เมกะเฮิร์ตซ์ สัญญาณที่มอดูเลตแล้วจะถูกส่งออกอากาศไปยังส่วนมือถือต่อไป โดยทั่วไปสัญญาณกระตุ้นจะมีความถี่ในย่าน 700 เฮิร์ตซ์ ถึง 1,500 เมกะเฮิร์ตซ์ ซึ่งความถี่ของสัญญาณกระตุ้นจะถูกนำไปใช้ในโทรศัพท์แต่ละเครื่อง เพื่อเป็นการป้องกันการเรียกผิดพลาด หรือพูดง่าย ๆ ว่าทำการรับผิดพลาด สำหรับในกรณีที่เครื่องโทรศัพท์ใช้ความถี่อยู่ในย่านเดียวกัน แต่สัญญาณกระตุ้นไม่ได้กำเนิดขึ้นมาจากส่วนของฐานเครื่องเดียวกัน จึงไม่สามารถรับสัญญาณกระตุ้นด้วยกันได้ระหว่างโทรศัพท์สองเครื่อง

ทางด้านของส่วนมือถือ เมื่อได้รับสัญญาณที่ถูกส่งมาจากส่วนฐาน และตัวมือถือเองอยู่ในสภาวะสแตนด์บาย สัญญาณเรียกเข้านี้จะถูกตีมอดูเลตโดยภาครับ และป้อนเข้าสู่ภาคดีเทกต์สัญญาณกระตุ้นที่ภาคดีเทกต์สัญญาณกระตุ้นนี้ เป็นวงจรกรองเอาเฉพาะสัญญาณกระตุ้นความถี่เดียวกับเครื่องที่กำหนดเท่านั้น ถ้าเป็นกระตุ้นจากเครื่องอื่นจะไม่สามารถผ่านวงจรกรองชุดนี้ได้ สัญญาณกระตุ้นจากเครื่องส่งเดียวกันจะผ่านวงจรกรองเข้าไปสู่ภาคขยายเสียง และขับออกสู่ลำโพงหรือเปียโซมีเสียงออกมา ทำให้ทราบว่าขณะนี้มีส่วนสายเข้ามา ซึ่งตัวมือถือตอนนี้จะได้รับแรงดันเลี้ยงภาครับและภาคขยายจากแบตเตอรี่ที่ติดอยู่ส่วนมือถือเอง



รูปที่ 2.11 บล็อกไดอะแกรมส่วนมือถือของโทรศัพท์ไร้สาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.12 บล็อกไดอะแกรมส่วนฐานของโทรศัพท์ไร้สาย

เมื่อมีสัญญาณกระดิ่งมาถึงที่ตัวมือถือ หากต้องการรับจะต้องเลือกสวิทช์ที่ตัวมือถือ จากตำแหน่งสแตนด์บายมายังตำแหน่งพูด (talk) สัญญาณกระดิ่งจะถูกตัดออก หลังจากนั้นระบบทุกส่วนของทั้งมือถือและส่วนฐานก็จะทำงาน ตั้งแต่ภาคส่งสัญญาณอาร์เอฟ, ภาคกำเนิดสัญญาณนำร่อง, ภาคขยายเสียง สัญญาณนำร่องและสัญญาณเสียงพูด (จากไมโครโฟน) จะถูกส่งไปยังภาคส่งโดยการมอดูเลตเข้ากับความถี่คลื่นพาห้ย่าน 49 เมกะเฮิรตซ์ สัญญาณที่มอดูเลตแล้วจะถูกส่งออกทางสายอากาศไปยังส่วนฐานโทรศัพท์

เมื่อส่วนฐานโทรศัพท์ได้รับสัญญาณที่ถูกส่งจากส่วนมือถือ ก็จะทำการดีมอดูเลตสัญญาณเสียงออกจากสัญญาณคลื่นพาห้ แล้วส่งไปทำการตีเทคต์สัญญาณนำร่องและผ่านชุดกรองความถี่ต่ำ เมื่อสัญญาณนำร่องที่ตีเทคต์ได้มีความถี่ถูกต้อง ภาคตีเทคต์สัญญาณนำร่องจะให้พลังงานเพื่อให้ภาคขับริเลย์ ซึ่งเป็นสวิตช์ (hook-switch) ให้อยู่ในตำแหน่งยกหู (ออฟฮุค, off-hook)

สวิตช์รีเลย์ในตำแหน่งนี้จะทำให้ภาคส่งสัญญาณของส่วนฐานโทรศัพท์ทำงานที่วงจรกรองความถี่ต่ำจะทำการบล็อกหรือกั้นสัญญาณนำร่องออกไปพร้อมกับส่งผ่านสัญญาณเสียงพูด (ความถี่ช่วง 300 เฮิรตซ์ ถึง 3 กิโลเฮิรตซ์) เข้าสู่หม้อแปลงไฮบริด (hybrid transformer) สัญญาณเสียงจากหม้อแปลงไฮบริดก็จะถูกส่งผ่านรีเลย์เพื่อส่งสัญญาณออกสู่สายโทรศัพท์ (รีเลย์อยู่ในตำแหน่งยกหู) หม้อแปลงไฮบริดยังผ่านสัญญาณเสียงระดับต่ำ เข้าสู่ภาคส่งสำหรับเป็นสัญญาณโทรแถบข้าง (sidetone) ให้กับส่วนมือถือ

ในกรณีรับสัญญาณเสียงจากสายโทรศัพท์ สัญญาณเสียงที่เข้ามาทางสายโทรศัพท์จะเข้ามาผ่านรีเลย์ของส่วนฐานโทรศัพท์ และผ่านไปยังหม้อแปลงไฮบริด ซึ่งขณะนี้รีเลย์อยู่ในตำแหน่งยกหู สัญญาณเสียงจะถูกส่งไปเข้าภาคมอดูเลตสัญญาณเสียงเข้าภาคมอดูเลตสัญญาณเสียงเข้ากับสัญญาณคลื่นพาห้ความถี่อยู่ในย่าน 1.7 เมกะเฮิรตซ์ หรือ 46 เมกะเฮิรตซ์ สัญญาณที่ผ่านการมอดูเลตแล้วจะถูกส่งออกอากาศ โดยส่วนมือถือก็จะรับสัญญาณที่ส่งมานี้เข้ามาทางสายอากาศ ผ่านภาคดีมอดูเลตสัญญาณส่งไปยังภาคขยายเสียง เพื่อขยายสัญญาณเสียงออกมาทางลำโพง ในส่วนมือถือนี้จะต้องเลือกสวิทช์สแตนด์บายมาอยู่ที่ตำแหน่งพูด (talk) จึงจะสามารถสนทนากันได้กับสายที่เข้ามา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณโทรออก

ที่กล่าวมาข้างต้นเป็นการรับสัญญาณการเรียกเข้า แต่สำหรับการโทรออกแล้วจะต้องเริ่มต้นที่ส่วนใดก่อน ซึ่งก็จะอธิบายให้ทราบและมีความแตกต่างกันบางขั้นตอนนี้กับการรับสัญญาณเรียกเข้าเมื่อต้องการโทรออก จะต้องเซตส่วนมือถือตรงตำแหน่งของสวิทช์สแตนด์บายให้มาอยู่ในตำแหน่งพูด (talk) ทำให้ภาคส่งสัญญาณทำงาน และกำเนิดสัญญาณนำร่องขึ้น สัญญาณนำร่องที่ถูกสร้างขึ้นมานี้ โดยปกติทั่วไปแล้วจะมีความถี่โทนอยู่ในช่วง 4-7 กิโลเฮิร์ตซ์ สัญญาณนำร่องจะถูกมอดูเลตกับสัญญาณคลื่นพาห้ความถี่ 49 เมกะเฮิร์ตซ์ และส่งออกอากาศผ่านสายอากาศสู่เครื่องรับที่ส่วนฐานโทรศัพท์

สัญญาณที่ส่วนฐานรับเข้ามาจะถูกคิมอดูเลตเอาความถี่คลื่นพาห้ ออกก่อนแล้วส่งผ่านเข้าสู่ภาคตีเทกต์ สัญญาณนำร่อง และวงจรกรองความถี่ต่ำผ่านต่อไป ถ้าสัญญาณนำร่องมีความถี่ถูกต้อง ก็จะเกิดการกระตุ้นภาคขับรีเลย์สุทสวิทช์ให้ทำงาน ซึ่งก็จะอยู่ในสภาวะยกหู และสามารถกดหมายเลขที่ต้องการโทรออกได้ที่ภาคกรองความถี่ต่ำผ่านนั้น จะยอมให้ความถี่ที่ต่ำกว่า 3 กิโลเฮิร์ตซ์ ผ่านได้เท่านั้น ดังนั้นสัญญาณไดอัล (dial) และสัญญาณเสียงเท่านั้นที่ผ่านได้

เมื่อแ่งคีย์ตัวเลขที่หน้าปัดของโทรศัพท์ส่วนมือถือถูกกด จะเป็นการกดไดอัลพัลส์ (dial pulse) ของโทรศัพท์ไร้สาย สัญญาณนำร่องก็จะอินเตอร์รัพต์ตามระยะเวลาของแต่ละหมายเลขที่กด จะทำให้รีเลย์เปลี่ยนสภาวะจากยกหูไปเป็นวางหู เป็นเวลาเท่ากับสัญญาณนำร่องอินเตอร์รัพต์ การวางหูและยกหูของสุทสวิทช์รีเลย์นี้ จะเปลี่ยนเป็นไดอะลิ่งพัลส์ออกไปสู่สายโทรศัพท์ สัญญาณไดอะลิ่งพัลส์นี้จะถูกถอดรหัสที่ชุมสายโทรศัพท์เพื่อเปลี่ยนเป็นไดอัลพัลส์ ให้ตรงกับไดอัลพัลส์ที่กดจากส่วนมือถือและเรียกต่อไปยังโทรศัพท์ที่มีหมายเลขตรงกับที่กดจากส่วนมือถือ

จากที่กล่าวมาในสองหัวข้อใหญ่ๆ ข้างต้น เป็นขั้นตอนการทำงานของโทรศัพท์ไร้สายขณะที่มีสัญญาณเรียกเข้ามาและเมื่อทำการส่งสัญญาณโทรออก เมื่อผ่านทั้งสองขั้นตอนนี้แล้ว ขณะที่รีเลย์สุทสวิทช์อยู่ในตำแหน่งยกหู จะทำให้ภาคส่งทั้งส่วนมือถือและส่วนฐานทำงาน หรือเรียกได้ว่าทุกระบบทำงาน โดยการทำงานนี้จะเป็นฟูลดูเพล็กซ์โหมด (full duplex mode) นั่นก็หมายความว่า การรับฟังและการพูดสนทนาสามารถกระทำได้พร้อมๆ กันในเวลาเดียวกัน (สนทนาสวนทางกันได้)

เมื่อการสนทนาหรือการเรียกสิ้นสุดลง ในส่วนมือถือจะต้องเซตระบบกลับสู่สภาพปกติ จากโหมดของการพูดสนทนา (talk mode) กลับมาสู่โหมดของการสแตนด์บาย (stand by mode) ซึ่งที่ส่วนฐานก็จะถูกเซตรีเลย์สุทสวิทช์ มาอยู่ในตำแหน่งวางหู เพื่อรอการเรียกสายเข้าหรือการโทรออกในครั้งต่อไป

2.3 การทดสอบการทำงานของโทรศัพท์ไร้สาย

2.3.1 การทดสอบสัญญาณกระดิ่ง

การทดสอบสัญญาณกระดิ่งนั้นจะต้องใช้แบบจำลองคู่สายโทรศัพท์แทนสายโทรศัพท์ปกติ และต่อกับเครื่องกำเนิดสัญญาณกระดิ่ง เขตส่วนมือถือให้อยู่ในสภาวะสแตนด์บาย (วางหูโทรศัพท์) จากนั้นปรับแรงดันสัญญาณกระดิ่งที่เครื่องกำเนิดสัญญาณกระดิ่ง ให้มีระดับแรงดันประมาณ 100 โวลท์ ที่ส่วนมือถือก็จะมีเสียงดังขึ้น ซึ่งเป็นผลเนื่องมาจากสัญญาณกระดิ่งความถี่ 50 เฮิรตซ์ ที่ภาคคีเทคเตอร์ได้รับ ทำให้ภาคส่งอาร์เอฟที่ส่วนฐานโทรศัพท์ทำงาน และมอดูเลทสัญญาณกระดิ่งความถี่ 50 เฮิรตซ์ เข้ากับคลื่นพาหอาร์เอฟความถี่ 700-1,500 เฮิรตซ์ ทำให้ภาครับในส่วนมือถือคีเทคต์สัญญาณความถี่อาร์เอฟ ผ่านวงจรกรองความถี่ พร้อมกับคีเทคต์เอาสัญญาณกระดิ่งออกมาทำการขยายส่งออกบัสเซอร์ ,เปียโซโซ หรือถ้าโพง

ในส่วนฐานโทรศัพท์จะมีปุ่มเรียก (call) เพื่อใช้กดเรียกจากส่วนฐานไปยังส่วนมือถือ โดยไม่ต้องใช้สัญญาณกระดิ่งจากคู่สายโทรศัพท์ ถ้าหากว่าการใช้สัญญาณกระดิ่ง ป้อนเข้าทางคู่สายโทรศัพท์จำลองแล้ว โทรศัพท์ไม่มีเสียงกระดิ่งดังขึ้นที่ส่วนมือถือ ก็ให้ใช้วิธีการปุ่มเรียกนี้แทน ซึ่งปุ่มเรียกนี้จะกระตุ้นให้ภาคส่งสัญญาณอาร์เอฟ และเกิดการมอดูเลทของสัญญาณกระดิ่งกับคลื่นพาหที่ส่วนฐาน ทำให้มีเสียงกระดิ่งดังขึ้นที่ส่วนมือถือ ปุ่มเรียกนี้จะใช้ในกรณีไม่ได้ยินเสียงสัญญาณกระดิ่ง จากเครื่องกำเนิดสัญญาณกระดิ่ง และไม่ใช้วงจรคีเทคเตอร์สัญญาณกระดิ่ง ของส่วนฐานโทรศัพท์

เมื่อกดปุ่มเรียกแล้วปรากฏว่ามีเสียงดังขึ้นที่ส่วนมือถือ ก็สามารถที่จะแยกอาการเสียที่เกิดขึ้นได้ ว่าเกิดจากส่วนฐานโทรศัพท์ที่ภาคตรวจจับสัญญาณกระดิ่ง หรือภาคส่ง แต่ถ้ากดปุ่ม call แล้วไม่มีเสียงดังที่ส่วนมือถือ ก็สามารถระบุอาการเสียได้ว่าเกิดที่ภาคส่งของส่วนฐานหรือที่ภาครับของส่วนมือถือ

2.3.2 การทดสอบสัญญาณเลขหมาย

เมื่อทำการตรวจเช็คสัญญาณกระดิ่งแล้วเขตทุกอย่างกลับคืนสภาพเดิม เขตส่วนมือถือมาอยู่ในสภาวะขงหู (talk) จะสังเกตเห็นการแสดงสภาวะการขงหูโทรศัพท์ที่ส่วนฐานและส่วนมือถือของโทรศัพท์

เมื่อส่วนมือถืออยู่ในโหมดขงหู (talk) ภาคส่งของส่วนมือถือจะทำงาน และภาครับของส่วนฐานจะตรวจจับและดีเทคสัญญาณอาร์เอฟ พร้อมกับตอบสนองต่อสัญญาณนาร่อง เมื่อเกิดการดีเทคสัญญาณจะทำให้หม้อแปลงไฮบริดซ์บริเลย์ให้เข้าสู่สภาวะขงหู เป็นการต่อระบบภายในเครื่องเข้ากับคู่สายโทรศัพท์ ดังนั้นส่วนแสดงสภาวะการใช้สายจะแสดงผลออกมา

การทดสอบสัญญาณเลขหมาย ซึ่งเป็นสัญญาณเลขหมายตั้งแต่ 0 ถึง 9 และแสดงการถอดรหัสที่ถูกต้องในภาคดีโด้เคอร์ ถ้าหากเกิดปัญหาและความผิดพลาดขึ้น จะทำให้สัญญาณเลขหมายมีปัญหาตามไปด้วย เช่น การกดเลขหมายได้ไม่ครบทุกเลขหมาย

หากมีการถอดรหัสสัญญาณเลขหมายผิดพลาดแล้ว จะมีอุปกรณ์ที่ทำหน้าที่เกี่ยวข้องนี้น้อยมาก เห็นได้อย่างชัดเจนก็มีไอซีที่ทำหน้าที่ถอดรหัส ถ้าหากว่ามีความผิดพลาดเกี่ยวกับเลขหมาย ก็จะเกิดจากไอซีตัวนี้เสีย เนื่องจากองค์ประกอบหลักก็มีไอซีถอดรหัสเพียงตัวเดียว

ในระบบพัลซ์ จะอาศัยไอซีทำหน้าที่เปิด-ปิดของสัญญาณนาร่อง เพื่อทำให้ที่ส่วนฐานเกิดการทำงานในลักษณะขงหูและวางหู ทำให้เกิดเป็นพัลซ์ส่งออกไปทางคู่สายโทรศัพท์

หากมีการผิดพลาดของเลขหมายเกิดขึ้นที่ส่วนวงจรถอดรหัส เป็นไปได้ว่ารีเลย์สวิตซ์ที่ส่วนฐานอาจจะเสีย ในที่นี้อาจจะไม่ถึงกับไม่ทำงานเลย จากการทดสอบสัญญาณกระดิ่ง เมื่อมีการทำงานที่ถูกต้องแสดงว่ารีเลย์ไม่เสีย แต่ในกรณีนี้ รีเลย์อาจทำให้เกิดความผิดพลาดได้ ถ้าสปริงภายในรีเลย์เกิดหลวม , หย่อน หรือแข็งเกินไป อาจเนื่องมาจากอายุการใช้งาน จะมีผลทำให้ค่าคิวดีไซเกิลของพัลซ์เลขหมายต่างๆ เปลี่ยนแปลงไปและอุปกรณ์ตรวจสอบเลขหมายที่ขงสายของค์การ โทรศัพท์จะตรวจเช็คเลขหมายผิดพลาด การเปลี่ยนรีเลย์จะสามารถแก้ปัญหานี้ได้

สำหรับในระบบโทนนั้น การผิดปกติของสัญญาณเลขหมายผิดพลาดนี้น้อยมาก แต่ก็สามารถตรวจสอบได้โดยวัดสัญญาณความถี่ที่เข้าหูของคริสตอลที่ภาคกำเนิดสัญญาณความถี่ DTMF เพื่อต้องการทราบการทำงานของคริสตอลว่ามีอาการอสซิลเลทหรือไม่ หากคริสตอลทำงานที่วัดที่เข้าหูของไอซีที่ใช้ร่วมกับคริสตอลในการกำเนิดสัญญาณ DTMF ถ้าหากคริสตอลไม่ทำงาน ก็ทำการเปลี่ยนคริสตอลตัวใหม่ได้

ในส่วนของไอซีไดอัล โทนจะต้องจ่ายรหัสเข้าหูแบบคู่ความถี่หมายเลขแต่ละตัวที่ถูกต้อง ถ้าหากว่ารหัสออกมาไม่ถูกต้องเปลี่ยน ไอซีตัวใหม่

กรณีที่ไอซีและคริสตอลทำงานปกติ อาจจะมีการลดทอนหรือลัดวงจรที่เส้นทางเดินของสัญญาณ เป็นต้นว่าลายแผ่นวงจรมีขาคหรือลัดวงจรหรือเกิดสนิม เป็นต้น

2.3.3 การทดสอบวงจรเสียง

การทดสอบคุณภาพของเสียง และระดับของเสียงที่สนทนากันภายในคู่สายโทรศัพท์ บางครั้งการสนทนากันอาจจะได้ยินเสียงของคู่สนทนาไม่ชัดเจน บางทีก็เบามาก หรือไม่ก็ดังมากจนเสียงเพิ่มขึ้นไปเลย อาการผิดปกติทางด้านเสียงก็มีลักษณะของอาการที่แตกต่างกันหลายลักษณะซึ่งก็แตกต่างกันออกไป ดังจะยกมากล่าวเป็นอาการๆ ไป

ระดับเสียงต่ำ

สัญญาณเสียงที่รับได้จากส่วนมือถือมีระดับสัญญาณเบาเกินไป ทำให้มีปัญหาในการรับฟัง การตรวจเช็คในส่วนมือถือ อันดับแรกทดลองเปลี่ยนสัญญาณเสียงเข้าส่วนวงจรไมโครโฟนของส่วนมือถือ และทดลองเปลี่ยนความดังของเสียงพร้อมทั้งเหตุการณ์เปลี่ยนแปลงของแรงดันที่เข้าพุทของวงจรขยายไมโครโฟน และตรวจสอบสัญญาณที่ที่จะส่งไปยังภาคขยายเสียง ในส่วนนี้จะขยายสัญญาณส่งไปยังภาคส่งเพื่อทำการมอดูเลทกับสัญญาณคลื่นพาห์ หากสัญญาณถูกต้องก็จะมีการมอดูเลทสัญญาณส่งออกไปยังส่วนฐาน แสดงว่าที่ภาคส่งและภาคมอดูเลทของส่วนมือถือทำงานปกติ

หากไม่มีการมอดูเลทสัญญาณที่รับเข้ามาที่ส่วนฐาน ให้ตรวจสอบวงจรรองความถี่ต่ำและหม้อแปลงไฮบริด และระยะทางการติดต่อกันระหว่างส่วนมือถือกับส่วนฐาน โทรศัพท์ จะเห็นว่าขั้นตอนการตรวจสอบจะสั้นลง เพราะส่วนอื่นๆ ได้ตรวจสอบมาเป็นลำดับแล้ว

ระดับไฮด์โทนต่ำ

เนื่องจากสัญญาณไฮด์โทนที่มาจากส่วนมือถือถูกส่งมาจากส่วนฐาน โดยอาศัยการป้อนสัญญาณกลับจากหม้อแปลงไฮบริด ดังนั้นลักษณะที่ทำให้เกิดระดับสัญญาณไฮด์โทนต่ำมากหรือไม่คงที่ ต้องเนื่องมาจากหม้อแปลงไฮบริดที่ส่วนฐานแน่นอน

คุณภาพเสียงด้อย

การรับฟังเสียงการสนทนากันในลักษณะที่เสียงมีคุณภาพดำนั้น จะทำให้ไม่อยากพูดคุยกัน ปัญหาจากคุณภาพของเสียงไม่ดีเท่าที่ต้องการนั้น อาจจะอยู่ในส่วนมือถือหรือส่วนฐาน ให้ทำการวัดสัญญาณเสียงเข้าพุท โดยใช้ออสซิลโลสโคปวัดระดับสัญญาณที่คู่สายโทรศัพท์จำลอง แล้วใช้สัญญาณชานจ์จากเครื่องกำเนิดสัญญาณที่มีความเพี้ยนต่ำโดยจ่ายสัญญาณเข้าที่ไมโครโฟน

ถ้าสัญญาณที่วัดออกมาได้มีความเพี้ยนเกิดขึ้น แสดงว่าวงจรไมโครโฟนมีความผิดปกติ ถ้าหากไม่พบผิดเพี้ยนให้ตรวจที่ภาคดีมอดูเลทในภาครับส่วนฐานและวงจรเสียง หากปกติก็ตรวจหม้อแปลงไฮบริดต่อไป



2.4 รายละเอียดหลักการทำงานของถอดรหัสความถี่โทรศัพท์

ถอดรหัสความถี่โทรศัพท์ หมายถึง การแปลงสัญญาณความถี่ซึ่งเกิดจากการกดปุ่มตัวเลขของโทรศัพท์ชนิดกดปุ่ม (ชนิด Tone หรือ DTMF) ให้เป็นระบบตัวเลขทางดิจิทัล ซึ่งไอซี MT 8870 ใช้แปลงความถี่โทรศัพท์ให้เป็นเลขฐานสองขนาด 4 บิต

คุณสมบัติของ MT8870


เป็นตัวรับและถอดรหัสความถี่ (DTMF receiver)
กินไฟน้อย ใช้ไฟเลี้ยงระดับเดียวกับ TTL
สามารถตั้งอัตราขยายภายในตัวไอซีได้
สามารถปรับการ์ดไทม์ (Guard time) ได้
เป็นไอซีคุณภาพสูง

การนำ MT8870 ไปใช้งาน


นำไปใช้งานด้านรีโมทคอนโทรล
เครื่องป้องกันโทรศัพท์ทางไกล
ใช้ในงานเกี่ยวกับเครดิตการ์ด
ใช้งานร่วมกับคอมพิวเตอร์
ใช้ในเครื่องชุมสายขนาดย่อหรือ PABX
ใช้กับงานด้านโทรศัพท์ทั่วไป
เครื่องกันขโมย
การควบคุมอุปกรณ์ทางโทรศัพท์

โครงสร้างของ MT8870


โครงสร้างภายในของ MT8870 ประกอบด้วยวงจรรายความถี่และวงจรถอดรหัสฟังก์ชันทางดิจิทัลเป็นไอซีที่สร้างโดยใช้เทคโนโลยี ISO2 - CMOS ในส่วนของวงจรรองความถี่ใช้เทคนิคของสวิตซ์คาปาซิเตอร์ สำหรับรองความถี่สูงและต่ำ ส่วนวงจรถอดรหัสใช้เทคนิคการนับทางดิจิทัลเพื่อตรวจจับและถอดรหัสทั้ง 16 ความถี่ ออกเป็นเลขฐานสองขนาด 4 บิตและเช็คช่วงเวลาที่ยืนยันเข้ามา ส่วนภาคอินพุตเป็นอปแอมป์ซึ่งสามารถปรับอัตราขยายได้โดยต่ออุปกรณ์ภายนอกเอาต์พุตเป็นวงจรถอดรหัส 3 สถานะ รูปที่ 2.13 แสดงขาของ MT8870 และรูปที่ 2.14 แสดงโครงสร้างภายในของ MT8870



รูปที่ 2.13 แสดงขาของ MT8870



รูปที่ 2.14 แสดงโครงสร้างภายในของ MT8870



รูปที่ 2.15 แสดงความถี่ที่ใช้จากภาคกรองความถี่

ฟังก์ชันการทำงานภายใน MT8870

- ภายใน MT8870 ประกอบด้วยส่วนสำคัญ 5 ส่วน คือ
- ภาคกรองความถี่ (Filter section)
- ภาคถอดรหัส (Decoder section)
- ภาคตรวจสอบสัญญาณ (Steering circuit)
- ภาคขยายสัญญาณความแตกต่าง (Differential input)
- ภาคกำเนิดความถี่ (Oscillator)

ภาคกรองสัญญาณความถี่

ในส่วนนี้จะแยกสัญญาณ DTMF ที่เข้ามาออกเป็น 2 กลุ่มความถี่ คือ ช่วงความถี่สูงและช่วงความถี่ต่ำ โดยใช้วงจรกรองแถบความถี่อันดับ 6 ชนิด สวิตช์คาปาซิเตอร์ (Six-order switched capacitor band pass filter) ซึ่งความถี่ที่แยกได้มี 2 ช่วง คือ ช่วงความถี่สูงและช่วงความถี่ต่ำ

ภาคถอดรหัส





ความถี่ DTMF ที่ถูกกรองเรียบร้อยแล้วจะผ่านเข้าวงจรถอดรหัสความถี่ออกเป็นตัวเลข โดยใช้เทคนิคการนับแบบดิจิทัลและมีการตรวจสอบความถี่เข้ามาว่าเป็นความถี่มาตรฐาน DTMF หรือไม่ เพื่อป้องกันความถี่อื่นเข้ามาผสม เมื่อตรวจสอบว่าความถี่นั้นถูกต้อง สัญญาณที่ขา EST (Early steering) ก็จะแอกทีฟสำหรับที่ถอดรหัสได้จากความถี่ต่างๆ นั้น แสดงในรูปที่ 2.16

E _{low}	F _{high}	NO	TOE	Q ₄	Q ₃	Q ₂	Q ₁
697	1209	1	H	0	0	0	1
697	1336	2	H	0	0	1	0
697	1477	3	H	0	0	1	1
770	1209	4	H	0	1	0	1
770	1336	5	H	0	1	0	1
770	1477	6	H	0	1	1	0
852	1209	7	H	0	1	1	1
852	1336	8	H	1	0	0	0
852	1477	9	H	1	0	0	1
941	1336	0	H	1	0	1	0
941	1209	*	H	1	0	1	1
941	1477	#	H	1	1	0	0
697	1633	A	H	1	1	0	1
770	1633	B	H	1	1	1	0
852	1633	C	H	1	1	1	1
941	1633	D	H	0	0	0	0
-	-	ANY	L	Z	Z	Z	Z


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานในเพื่อการศึกษาเท่านั้น มิใช่ผูกขาดให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคตรวจสอบสัญญาณ

ก่อนที่จะมีการถอดรหัสออกไปที่เอาต์พุตจะมีการตรวจสอบช่วงความถี่ที่เข้ามาว่ามีระยะเวลาตามที่กำหนดหรือไม่ โดยสังเกตจากระยะเวลาการกดปุ่มโทรศัพท์ซึ่งจะต้องกดปุ่มให้มีความถี่ออกมาเป็นช่วงเวลาที่พอสมควร มิฉะนั้นวงจรส่วนนี้จะไม่รับ โดยถือว่าสัญญาณนั้นไม่ถูกต้อง ส่วนช่วงเวลายาวเท่าใดสามารถตั้งได้โดยใช้ RC ต่อภายนอก สัญญาณที่ขา EST เป็น "High" นานใกล้เคียงกับระยะเวลาที่มีความถี่ DTMF เข้ามาจากรูปที่ 2.17 เมื่อขา EST เป็น "High" ทำให้ Vc สูงขึ้น ตัวเก็บประจุ C จะคายประจุทำให้แรงดัน Vc สูงขึ้นจนถึงค่าเทรซโฮลต์ วงจรถอดรหัสออกเป็นตัวเลขขนาด 4 บิต รายละเอียดทางการทำงานขอให้ดูจากแผนภูมิเวลาหรือไทมิ่ง ไดอะแกรม (Timing diagram) ในรูปที่ 2.18 จะเข้าใจได้ง่ายกว่า



รูปที่ 2.17 แสดงวงจรตรวจสอบสัญญาณอย่างง่ายและการกำหนดเวลารับใหม่ พร้อมวิธีคำนวณ



รูปที่ 2.18 แสดงขั้นตอนการทำงาน

ขั้นตอนการทำงาน

อธิบายขั้นตอนการทำงาน

- A - ตรวจสอบความถี่เข้ามา แต่คาบเวลาไม่ถูกต้อง เอาต์พุตไม่เปลี่ยน
- B - ความถี่ #n ถูกตรวจพบและมีคาบเวลาที่ถูกต้อง ความถี่ที่ถูกถอดรหัสและแลตซ์ไว้ ที่เอาต์พุต
- C - จบความถี่ #n ช่วงห่างถูกต้อง เอาต์พุตยังคงแลตซ์อยู่จนกว่าจะได้รับความถี่ที่ถูกต้องใหม่
- D - เอาต์พุตเปลี่ยนเป็นไฮอิมพีแคนซ์
- E - ความถี่ #n + 1 ถูกตรวจพบ คาบเวลาถูกต้อง ความถี่ที่ถูกถอดรหัสและแลตซ์ไว้
- F - ความถี่ #n + 1 หายไป ช่วงห่างไม่ถูกต้อง เอาต์พุตยังคงแลตซ์อยู่
- G - จบความถี่ #n + 1 ช่วงห่างถูกต้อง เอาต์พุตยังคงแลตซ์อยู่จนถึงความถี่ใหม่ที่ถูกต้อง

อธิบายคำศัพท์

- V_{in} - สัญญาณความถี่ DTMF ที่เข้ามา
- EST - Early Steering output ใช้แสดงความถี่ที่ถูกต้อง
- St/Gt - Steering input/Guard Time output สำหรับต่อ RC ภายนอก
- Q_1-Q_4 - เอาต์พุต BCD ขนาด 4 บิต
- stD - Delayed Steering output ใช้แสดงว่าความถี่ที่ได้รับหรือหายไปมีคาบเวลาตามที่

กำหนดเพื่อแสดงความถูกต้องของสัญญาณ

TOE	-	Tone Output Enable (input) ใช้ควบคุม Q1-Q4 ให้เป็น High impedance.
tREC	-	คาบเวลานานที่สุดที่ตรวจพบความถี่ DTMF แล้วยังไม่ถูกต้อง
tREC	-	คาบเวลาสั้นที่สุดที่ต้องการเพื่อแสดงว่าสัญญาณถูกต้อง
tID	-	เวลาดำเนินการระหว่างสัญญาณ DTMF ที่ถูกต้อง 2 สัญญาณ
tDO	-	เวลาดำเนินการที่ยอมให้สัญญาณหายไปได้ในคาบเวลาความถี่ที่ถูกต้อง
tDP	-	เวลาที่ใช้ในการตรวจพบสัญญาณความถี่ DTMF ที่ถูกต้อง
tDA	-	เวลาที่ใช้ในการตรวจการหายไปของสัญญาณความถี่ DTMF ที่ถูกต้อง
tGTP	-	การ์ดไทม์ของการปรากฏความถี่ DTMF
tGTA	-	การ์ดไทม์ของการหายไปของความถี่ DTMF

สำหรับคำว่า การ์ดไทม์ (Guard time) นั้นหมายถึง ช่วงคาบเวลาของความถี่ที่เข้ามาซึ่งจะต้องนานเท่ากับหรือมากกว่าช่วงเวลาที่เรที่ตั้งไว้จึงจะได้รับการยอมรับว่าสัญญาณความถี่นั้นถูกต้องหรือพูดได้ว่าเวลาที่เรที่ตั้งไว้โดย RC ก็คือ การ์ดไทม์นั่นเอง เมื่อสัญญาณความถี่เข้ามานานเท่าหรือมากกว่าเวลาที่ตั้งไว้จึงจะสามารถแปลงเป็นตัวเลขได้ ถ้าสัญญาณความถี่เข้ามาสั้นกว่าก็ไม่มีกรถอดรหัสเป็นตัวเลขออกไป การตั้งเวลาและคำนวณเวลาได้จากรูปที่ 2.17


ภาคขยายสัญญาณความแตกต่าง

วงจรส่วนอินพุตของ MT8870 เป็นภาคขยายออปแอมป์ที่สามารถปรับอัตราขยายโดยต่อวงจรภายนอกเพิ่มเข้าไป รูปที่ 2.19 แสดงการต่อวงจรภายนอกเข้ากับอินพุตซึ่งสามารถคำนวณอัตราขยายความแตกต่างของอินพุตและอิมพีแดนซ์ได้ ดังนี้

$$\begin{aligned} \text{อัตราขยาย (Avdiff)} &= R5/R1 \\ \text{อินพุตอิมพีแดนซ์ (Zindiff)} &= 2 R12 + (1/wc)^2 \end{aligned}$$

ภาคกำเนิดสัญญาณความถี่

ในภาคภายในไอซีจะมีวงจรมีเวลาอยู่ภายในเพียงต่อกับคริสตอลขนาด 3.579 เมกะเฮิร์ต ก็สามารถใช้งานได้ภาคกำเนิดความถี่แสดงในรูปที่ 2.20



ลักษณะขั้วขาความแตกต่างคั้งคั้งอินพุต


$C_1 = C_2 = 10 \text{ nF}$
 $R_1 = R_2 = R_3 = 100 \text{ K}\Omega$ ค่าผิดพลาด $\pm 1\%$
 $R_4 = 60 \text{ K}\Omega, R_5 = 37.5 \text{ K}\Omega$ ค่าผิดพลาด $\pm 5\%$
 $R_6 = \frac{R_5 R_3}{R_4 + R_3}$

อัตราขยายแรงดัน ($A_v \text{ diff}$) = $\frac{R_6}{R_1}$

อินพุตอิมพีแดนซ์:

$(Z_{INDIFF}) = 2 \sqrt{R_1^2 + \left(\frac{1}{\omega C}\right)^2}$

รูปที่ 2.19 แสดงการต่อวงจรภาคอินพุตของ MT8870



รูปที่ 2.20 แสดงวงจรการใช้งานเบื้องต้นของ MT8870


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การคำนวณและการสร้าง

3.1 หลักการทำงานของวงจร

หลักการทำงานของวงจรของวงจร สมมติว่าศักย์ค่านอก V_o ลดลงเนื่องมาจากการเปลี่ยนแปลงใดๆ ก็ตาม ทำให้ V_{B2} ลดลงทำให้กระแสคอลเลคเตอร์ I_{C2} ของ Q_2 จะลดลงทำให้ ศักย์ V_R ที่ตกคร่อม R_5 จะลดลง ทำให้ V_{B1} จะมีค่าเพิ่มขึ้นทำให้ศักย์ V_{CE} ของ Q_1 จะลดลงทำให้ศักย์ค่านอก V_o จะเพิ่มขึ้นและมีค่าเท่าเดิมตอนเริ่มต้น ส่วนในกรณีที่ศักย์ค่านอก V_o เพิ่มขึ้น เนื่องมาจากการเปลี่ยนแปลงใดๆ ก็ตาม ลักษณะการเปลี่ยนแปลงที่จะรักษาให้ศักย์ค่านอกกลับมามีค่าเท่าเดิม จะมีลำดับขั้นตอนกลับกับข้างต้น



รูปที่ 3.1 วงจรศักย์ค่านอกที่ใช้ทรานซิสเตอร์

ค่า R_v ในรูปที่ 3.1 เป็นความต้านทานที่ปรับค่าได้ ใช้ปรับศักย์ค่านอกสัญญาณออก โดยที่เมื่อขากลางเลื่อนขึ้นทางด้านบนจะทำให้ค่า V_o ลดลง และจะกลายเป็น $V_o = V_z + VR1$ เมื่อขากลางของควมต้านทานเลื่อนไปแตะกับขานบนสุด ที่จุดนี้ค่า A_v จะมีค่าสูงสุดและที่จุดนี้ค่าศักย์ V_{CE} ของ Q_2 จะมีค่าสูงสุด ทำให้การสูญเสียที่คอลเลคเตอร์ P_C ของ Q_1 มีค่าสูงสุดด้วย ในบางกรณีอาจจะทำให้ทรานซิสเตอร์เกิดความเสียหายได้ด้วยเหตุนี้เอง โดยทั่วไปค่า $R1$ ที่ใส่ไว้เพื่อป้องกันอันตรายที่จะเกิดขึ้นดังกล่าวมาแล้ว


เมื่อแกนกลางของความต้านทานที่ปรับค่าได้นี้เลื่อนลงมาจากด้านบน ทำให้ V_{B2} มีค่าลดลงเป็นผลให้ I_{C2} มีค่าลดลงด้วย ศักย์ที่เบส V_B ของ $Tr1$ จะเพิ่มขึ้นทำให้ศักย์ค่านอก V_o เพิ่มขึ้น ทำนองเดียวกันเมื่อเลื่อนแกนกลางลงมาจากด้านล่าง จะทำให้การแบ่งศักย์มีค่าเพิ่มขึ้น เป็นผลให้ A_v มีค่าลดลงไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อแกนกลางเลื่อนต่ำลงมาอีกจนกระทั่งทำให้ V_{B2} มีค่าต่ำกว่า V_Z แล้วจะทำให้ I_{C2} มีค่าเป็นศูนย์ ฟังก์ชันที่ใช้ควบคุม T_r จะสูญเสียไป ดังนั้น R_2 จึงถูกใส่ไว้เพื่อป้องกันการเกิดเหตุการณ์นี้

เมื่อโหลดของวงจรตัดค่าคงที่เกิดการลัดวงจร ทรานซิสเตอร์อาจเกิดความเสียหายได้ โดยทั่วไป แหล่งจ่ายไฟมักจะมีฟิวส์เป็นตัวป้องกันเอาไว้ แต่ในวงจรตัดค่าคงที่แบบใช้ทรานซิสเตอร์ เมื่อนำฟิวส์มาเป็นตัวป้องกันจะไม่ได้ผลดีเพราะการตอบสนองของฟิวส์จะช้าไม่ทันทั่วทั้งที่ และความต้านทานของตัวมันมีค่าสูงจนไม่สามารถจะตัดทิ้งออกไปได้ ทำให้ไม่เหมาะสมที่จะนำมาใช้งาน วงจรป้องกันแบบอิเล็กทรอนิกส์มีแบบ “ชนิดตัดกระแส” (current cutoff type)” ซึ่งจะทำการตัดกระแสของโหลดทันทีเมื่อถึงค่าหนึ่ง อีกแบบหนึ่งเป็นแบบ “จำกัดกระแส (current limiting type)” จะทำการป้องกันไม่ให้กระแสไหลผ่านโหลดมากเกินไป

วงจรป้องกันแบบจำกัดกระแสเมื่อกระแสโหลด I_o มีค่าถึงค่าที่ปรับตั้งไว้ที่คิกคัทคร่อม R_s จะเป็น $I_o R_s$ ซึ่งมีค่าเท่ากับ $V_{BE(Q)}$ ของ Q_3 ทำให้ Q_3 ทำงานเกิดกระแส I_{C3} ไหลผ่าน Q_3 ยังผลให้คิกคัทคร่อม R_1 มีค่าเพิ่มขึ้น และเป็นการจำกัดค่ากระแสโหลด I_o ของ Q_1 วงจรนี้จะต่างกับวงจรแบบตัดกระแสคือ จะจำกัดค่ากระแสของโหลดไม่ให้เกินค่าที่ปรับตั้งไว้เท่านั้น และความสูญเสียที่คอลเลคเตอร์ P_c ของ Q_1 มีค่ามาก เมื่อโหลดกลับคืนสู่สภาวะปกติแล้ว วงจรก็จะกลับเข้าสู่สภาวะการทำงานปกติ


ส่วนภาคจ่ายไฟเลี้ยงให้วงจรในส่วนของภาคทดสอบต่างๆ จะใช้ ไอซีเบอร์ 7805 ทำหน้าที่จ่ายแรงดันไฟ 5 โวลต์ ให้อุปกรณ์ต่างๆ ตามรูป 3.2



รูปที่ 3.2 วงจรแหล่งจ่ายไฟ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 วงจรทดสอบปุ่มกดหมายเลข




รูปที่ 3.3 วงจรทดสอบปุ่มกดหมายเลข

หลักการทำงาน

กรณีทดสอบการกดหมายเลขระบบพัลส์ อินพุตจะป้อนเข้าทางวงจรแปลงระดับโดยใช้ตัวต้านทานค่า 2 เมกะโอห์มและ 100 กิโลโอห์ม เพื่อลดแรงดันไฟฟ้าให้อยู่ในระดับที่ทรานซิสเตอร์เบอร์ 2N2222 สามารถทำงานได้แล้วนำขบวนพัลส์ไปปรับรูปให้เป็นรูปพัลส์ที่เป็นเหลี่ยมมากขึ้นโดยไอซีเบอร์ 74LS14 ต่อจากนั้นจึงนำขบวนพัลส์ไปนับโดยนับโดยวงจรมับ 74LS93 โดยควบคุมการนับด้วยไอซีเบอร์ 74LS123 ซึ่งผลคือได้เลขฐานสองของการกดปุ่มแต่ละปุ่ม แล้วนำผลเลขฐานสองของระบบนั้นไปเข้าโดยไอซีเบอร์ 74LS75 เพื่อให้ส่วนแสดงผล LED 7-SEGMENT แสดงค่าของปุ่มที่กดเอาไว้

กรณีทดสอบการกดปุ่มหมายเลขระบบโทน จะใช้วงจรถอดรหัส DTMF เบอร์ MT8870 ทำการเปลี่ยนสัญญาณการกดปุ่มระบบ DTMF เป็นเลขฐานสอง

เมื่อได้เลขฐานสองของการกดปุ่มทั้งสองระบบแล้ว จะเข้าวงจรเลือกทดสอบว่าจะให้การแสดงผลออกมาเป็นของระบบใด ด้วยการใช้ไอซีเบอร์ 74LS125 และ 74LS367 แล้วนำไปวงจรขับ LED 7-SEGMENT ด้วยไอซีเบอร์ 74LS48 เพื่อขับ LED 7-SEGMENT ต่อไป



เอกสารนี้เป็นเอกสารลับที่ 3.4 แสดงรายละเอียดของวงจรทดสอบการกดปุ่มโทรศัพท์ที่ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 วงจรทดสอบการรับสัญญาณเรียก

การสร้างสัญญาณเรียก

ส่วนนี้ใช้ไอซีโทมเบอร์ 556 ซึ่งประกอบเบอร์ 555 จำนวน 2 ตัว โดยกำหนดให้ 555 ตัวแรกสร้างเป็น ออสซิลเลเตอร์กำเนิดสัญญาณที่มีความถี่ประมาณ 50 เฮิรตซ์ โดยความถี่ของสัญญาณคำนวณได้จาก

$$f = 1.44 / (R_a + 2R_b) C$$

$$D = R_b / (R_a + 2R_b)$$

กรณี 555 ตัวแรกคือ

$$f = 1.44 / (470 + (2 * 1200)) * 10 * 0.000001$$

$$= 50.174 \text{ เฮิรตซ์}$$

$$D = 1200 / (470 + (2 * 1200))$$

$$= 0.4181184$$

$$= 41.81 \%$$

ส่วนไอซี 555 ตัวที่สองใช้เป็นตัวควบคุมให้สัญญาณ 50 เฮิรตซ์ ให้มีสัญญาณเป็นเวลา 1 วินาที และหยุดเป็นเวลา 4 วินาที ตามรูปที่ 3.5

กรณี 555 ตัวที่สองคือ

$$f = 1.44 / (300 + (2 * 150)) * 1000 * 10 * 0.000001$$


$$= 0.24 \text{ เฮิรตซ์}$$

$$D = 150 / (150 + (2 * 150))$$

$$= 0.25$$


$$= 25 \%$$

เมื่อได้ลักษณะสัญญาณเรียกแล้ว จึงนำไปขยายโดยวงจรขยายเพื่อให้ได้แรงดัน 100 โวลต์ตามรูป



รูปที่ 3.5 แสดงสัญญาณเรียก


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.6 แสดงวงจรส่วนทดสอบการรับสัญญาณเรียกหน้าไปใช้ประโยชน์ด้านการค้า
เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ ไม่สามารถนำออกจำหน่ายหรือทำซ้ำโดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4 วงจรทดสอบความถี่คลื่นพาห้

การทดสอบความถี่คลื่นพาห้ ทำโดยการใช้วงจรนับความถี่ตามรูป 3.7




รูปที่ 3.7 วงจรทดสอบความถี่คลื่นพาห้ของโทรศัพท์ไร้สาย

หลักการทํางานของวงจรมับความถี่คือ ป้อนความถี่คลื่นพาห้ของโทรศัพท์ไร้สายที่ปล่อยมาจากสายอากาศเข้าด้านอินพุทของภาครับความถี่โดยสัญญาณจะถูกตัดยอดคลื่นด้วยไดโอดความเร็วสูงเบอร์ 1S2473 แล้วถูกขยายโดยส่วนขยายสัญญาณซึ่งประกอบด้วยส่วนสำคัญคือ เฟทเบอร์ 2N5485, ไอซีเบอร์ MC10116 และ ทรานซิสเตอร์เบอร์ BF324 ซึ่งจะทำการปรับระดับแรงดันให้อิซีในวงจรถัดไปทํางานได้ ต่อจากนั้นนำสัญญาณที่ออกมาจากภาครับคลื่นพาห้ไปเข้าวงจรหารความถี่ โดยทำการหาร 1,000 ซึ่งใช้วงจรมับสิบจำนวน 3 ตัว ก็จะได้อัตราหาร 1,000 ตามต้องการ โดยใช้ไอซีเบอร์ 74LS390 เป็นวงจรมับ ต่อจากนั้นนำความถี่ที่ถูกหารแล้วไปเข้าวงจรมับ 74C926 ทำการนับเลขจำนวนสี่หลัก และแสดงผลออกมาบน LED 7-SEGMENT จำนวน 4 ตัว ส่วนหลักที่ 5 ซึ่งอยู่ซ้ายมือสุด เป็นหลักสิบของหน่วยเมกกะเฮิรท์ จะถูกนับโดยไอซีเบอร์ 74LS390 ต่อจากนั้นไปเข้าไอซีเบอร์ 74LS75 ทำหน้าที่แปลงเลขฐานสองให้อิซีเบอร์ 74LS48 ทำหน้าที่แปลงเลขฐานสองให้แสดงผลออกมาบน LED 7-SEGMENT ในหลักที่อยู่ซ้ายมือสุด รายละเอียดของวงจรมับนั้นจะต้องถูกควบคุม โดยวงจรควบคุมซึ่งประกอบด้วยส่วนสำคัญคือวงจรมับความถี่คริสตอล 2 เมกกะเฮิรท์และ ไอซีเบอร์ 74LS390 โดยมีความถี่ใช้เปิดเกณฑ์เป็นเวลาทุก 1 วินาที โดยใช้ไอซีเบอร์ 74LS74 และ 74LS08

เอกสารนี้เป็นเอกสารที่สวทช. ใ้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.5 การออกแบบและการสร้างเครื่องทดสอบโทรศัพท์

เครื่องทดสอบโทรศัพท์ประกอบด้วยแผ่นวงจรแนวตั้งและแนวนอน แนวตั้งเป็นส่วนของอุปกรณ์แสดงผล แนวนอนเป็นส่วนของอุปกรณ์ทั่วไป โดยการออกแบบลายวงจรใช้โปรแกรม Protel




รูปที่ 3.9 แสดงหน้ากาคัดหน้าและด้านหลังของเครื่องทดสอบโทรศัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้ที่ 370 แสดงลักษณะของวงจรถ่ายร่างบนกระดาษให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 3.11 แสดงลายทองแดงของวงจรส่วนวางแนวนอน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.12 แสดงการวางอุปกรณ์และการลงกล่อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.13 แสดงแสดงลักษณะภายนอกของเครื่องทดสอบโทรศัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 4

การทดลองและผลการทดลอง

การทดลองการทำงานของเครื่องทดสอบโทรศัพท์ มีขั้นตอนดังนี้

4.1 การเตรียมเครื่องทดสอบโทรศัพท์

1. ต่อสายไฟด้านหลังเครื่องเข้ากับปลั๊กไฟบ้าน 220 โวลต์ เปิดสวิตช์ด้านล่างซ้ายมือ
2. ป้อนแหล่งจ่ายไฟให้โทรศัพท์โดยนำคู่สายโทรศัพท์ที่ต่อออกจากตัวฐานของโทรศัพท์ ต่อเข้ากับจุด test ด้านหลังเครื่องทดสอบโทรศัพท์ ตามรูปข้างล่าง




รูปที่ 4.1 แสดงการเตรียมเครื่องทดสอบโทรศัพท์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 การทดสอบการขงหนูและการวางหูโทรศัพท์

การทดสอบการขงหนูและการวางหูโทรศัพท์ ทำโดยการเตรียมเครื่องทดสอบโทรศัพท์ตามขั้นตอนที่ได้อธิบายไว้แล้ว จึงทำการอ่านค่าแรงดันไฟฟ้าตกคร่อมคู่สายโทรศัพท์จากมิเตอร์วัดแรงดันที่ต่อคร่อมคู่สายอยู่ ถ้าโทรศัพท์ที่ใช้งานปกติจะได้ผลโดยขณะวางหูจะได้ค่าแรงดันตกคร่อมคู่สายประมาณ 48 โวลท์ และเมื่อขณะขงหนูจะได้ค่าแรงดันตกคร่อมคู่สายประมาณ 10 โวลท์ โดยอ่านค่าแรงดันจากเข็มมิเตอร์ ตามรูป 4.2



รูปที่ 4.2 แสดงส่วนอ่านค่าแรงดันไฟฟ้าขณะทำการขงหนูและการวางหูโทรศัพท์




รูปที่ 4.3 แสดงรูปการตั้งเครื่องขณะทำการทดสอบการขงหนูและการวางหูโทรศัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 การทดสอบปุ่มกดระบบพัลซ์

การทดสอบปุ่มกดระบบโทรศัพท์แบบพัลซ์ จะต้องเลือกสวิทช์ไปที่การทดสอบแบบพัลซ์ และตั้งเครื่องโทรศัพท์ให้เป็นระบบพัลซ์ ต่อจากนั้นอ่านค่าตัวเลขที่ LED-7 SEGMENT ว่าตรงตามที่กดปุ่มที่ตัวเครื่องโทรศัพท์ที่ทำการทดสอบนั้น ตามรูป 4.4




เลือกสวิทช์ไปที่การทดสอบแบบพัลซ์

อ่านค่าตัวเลขที่ LED-7 SEGMENT

รูปที่ 4.4 แสดงการเลือกทดสอบปุ่มกดระบบพัลซ์

4.4 การทดสอบปุ่มกดระบบโทร

การทดสอบปุ่มกดระบบโทรศัพท์แบบโทร จะต้องเลือกสวิทช์ไปที่การทดสอบแบบโทร และตั้งเครื่องโทรศัพท์ให้เป็นระบบโทร ต่อจากนั้นอ่านค่าตัวเลขที่ LED-7 SEGMENT ว่าตรงตามที่กดปุ่มที่ตัวเครื่องโทรศัพท์ที่ทำการทดสอบนั้น ตามรูป 4.5




เลือกสวิทช์ไปที่การทดสอบแบบโทร

อ่านค่าตัวเลขที่ LED-7 SEGMENT

รูปที่ 4.5 แสดงการเลือกการทดสอบปุ่มกดระบบโทร


4.5 การทดสอบการรับสัญญาณเรียก

การทดสอบการรับสัญญาณเรียกทำโดยการเลือก สวิตช์ไปที่การทดสอบสัญญาณเรียกแล้วรอฟังเสียงสัญญาณเรียกจากโทรศัพท์ที่นำมาทดสอบ ถ้าไม่ได้ยินก็เพิ่มแรงดันจาก 48 โวลต์ ขึ้นเรื่อยๆ ไปจนกว่าจะได้ยินเสียงสัญญาณเรียกจากโทรศัพท์ที่นำมาทดสอบ โดยปรับที่โวลุ่ม ถ้าเพิ่มถึง 100 โวลต์ ตามรูป 4.6 ถ้าไม่ได้ยินเสียงสัญญาณเรียกจากโทรศัพท์ที่นำมาทดสอบ แสดงว่าโทรศัพท์ที่นำมาทดสอบมีการเสียของส่วนการรับสัญญาณเรียก



เลือกสวิตช์ไปที่การทดสอบสัญญาณเรียก
จุดปรับแรงดันไฟฟ้า

รูปที่ 4.6 แสดงการ เลือกการทดสอบการรับสัญญาณเรียก




รูปที่ 4.7 แสดง สัญญาณเรียกที่เครื่องทดสอบสร้างขึ้นมา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.6 การทดสอบความถี่คลื่นพาห์

การทดสอบความถี่คลื่นพาห์ ทดสอบโดยการต่อสายอากาศของตัวฐานของโทรศัพท์เข้ากับปลายของอุปกรณ์วัดความถี่และทำการกดปุ่มที่ใช้สำหรับติดต่อสื่อสารระหว่างตัวมือถือกับตัวฐานเป็นปุ่ม INTERCOM แล้วผลลัพธ์แสดงทาง LED-7 SEGMENT 5 ตัว ความถี่ที่ออกมาจะมีประมาณ 46 เมกะเฮิรต์ซ ตามที่คู่มือของเครื่องโทรศัพท์บอกไว้ ส่วนกรณีส่วนมือถือก็ทำเช่นเดียวกัน แต่ความถี่ที่ออกมาจะเป็น 49 เมกะเฮิรต์ซ ตามคู่มือของเครื่องโทรศัพท์ที่นำมาทดสอบ ตามรูป 4.8 ถึง 4.10



รูปที่ 4.8 แสดงการเลือกการทดสอบความถี่คลื่นพาห์




รูปที่ 4.9 แสดงการทดสอบความถี่คลื่นพาห์ที่ตัวฐาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.7 การทดสอบคุณภาพเสียง

การทดสอบคุณภาพเสียงระหว่างการสนทนาทำโดยการตั้งเครื่องตามรูป 4.13 ถึง 4.15 โดยเลือกสวิทช์ TALK ไปที่ ตำแหน่ง ON และต่อโทรศัพท์ที่มีคุณภาพเสียงดี เข้าที่ ด้านหลังเครื่องช่อง master ส่วนเครื่องโทรศัพท์ที่จะมาทำการทดสอบคุณภาพเสียง ให้นำไปต่อที่ช่อง test ด้านหลังเครื่อง ตามรูป 4.13 แล้วทำการทดสอบคุณภาพเสียงโดยยกหูเครื่องโทรศัพท์ทั้งสองแล้วทดลองสนทนา แล้วสังเกตคุณภาพเสียงว่าเป็นที่พอใจหรือไม่ ตามรูป 4.15



เลือกสวิทช์ TALK ไปที่ ตำแหน่ง ON




จุดต่อไฟ 220 Vac

จุดต่อคู่สายโทรศัพท์ที่ต้องการทดสอบ


จุดต่อคู่สายโทรศัพท์ที่คุณภาพเสียงดีพอเป็นต้นแบบได้

รูปที่ 4.13 แสดงการเลือกการทดสอบคุณภาพเสียง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.14 แสดงการต่อด้านหลังเครื่องทดสอบโทรศัพท์เพื่อทำการทดสอบคุณภาพเสียง



รูปที่ 4.15 แสดงการทดสอบคุณภาพเสียงโดยขกหูเครื่องโทรศัพท์ทั้งสองแล้วทดลองสนทนา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.8 ผลการทดลองใช้เครื่องทดสอบโทรศัพท์ทำการทดสอบหน้าที่การทำงาน

ผลการทดลองใช้เครื่องทดสอบโทรศัพท์ทำการทดสอบหน้าที่การทำงานต่างๆ ของเครื่องโทรศัพท์ที่ได้ผลตามหน้าที่การทำงานต่างๆ

เมื่อนำโทรศัพท์ปกติที่ใช้งานได้มาทดสอบการทำงานต่างๆ จะได้ผลตรงตามการทำงานปกติ

แต่ถ้าโทรศัพท์ที่นำมาทดสอบเสีย ผลคือการทำงานต่างๆ บางกรณี จะผิดปกติ เช่น แรงดันขณะวางหูจะไม่เป็น 48 โวลท์ แต่จะเป็น 10 โวลท์ เป็นต้น

กรณีทดสอบการกดปุ่มระบบพัลซ์และระบบโทน ในการทดสอบกับเครื่องโทรศัพท์ปกติ การกดหมายเลข 1 ถึง 9 จะได้ผลแสดงออกมาที่ LED 7-SEGMENT เป็นเลข 1 ถึง 9 ตามปกติ แต่กรณีกดปุ่ม 0 , * และ # จะได้ผลดังนี้คือ

กรณีกดปุ่ม 0 ทั้งใน ระบบพัลซ์และระบบโทนจะได้ผลดังนี้คือ



กรณีกดปุ่ม * ใน ระบบโทนจะได้ผลดังนี้คือ




กรณีกดปุ่ม # ใน ระบบโทน จะได้ผลดังนี้คือ



ในกรณีการกดปุ่ม * และ # เมื่อเลือกทดสอบระบบพัลซ์ จะไม่มีผลต่อการเปลี่ยนแปลงของ LED 7-SEGMENT จะได้ผลแสดงออกมาที่ LED 7-SEGMENT เป็นค่าเดิมของปุ่มที่กดก่อนหน้านี้


กรณีทดสอบการรับสัญญาณเรียก อาจต้องปรับภาคจ่ายไฟให้จ่ายไฟเพิ่มขึ้นจากเดิม ปกติ 48 โวลท์ แล้วจึงจะได้ยินสัญญาณเรียก ซึ่งปกติจะไม่ต้องปรับให้ถึง 100 โวลท์ ตามทฤษฎี แต่ในทางปฏิบัติโดยทั่วไป ประมาณ 70 โวลท์ ตามรูปที่ 4.16 แสดงผลสัญญาณเรียกที่วัดคร่อมคู่สายโทรศัพท์ของเครื่องทดสอบ โทรศัพท์ที่สร้างขึ้น โดยใช้ฮอสซิลโลสโคปวัด




รูปที่ 4.16 แสดงผลสัญญาณเรียกที่วัดคร่อมคู่สายโทรศัพท์ของเครื่องทดสอบโทรศัพท์ที่สร้างขึ้น โดยใช้ฮอสซิลโลสโคปวัด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กรณีการทดสอบความถี่จากสายอากาศของโทรศัพท์ไร้สายทั้งตัวฐานและตัวมือถือ โดยใช้ฮอสซิลโลสโคปวัด จะได้ผลตามรูป 4.17 และ 4.18 ซึ่งเท่ากับที่วัดได้จากเครื่องทดสอบโทรศัพท์ที่สร้างขึ้นมา



รูปที่ 4.17 ความถี่จากสายอากาศของโทรศัพท์ไร้สายที่ตัวฐานโดยใช้ฮอสซิลโลสโคปวัด



รูปที่ 4.18 ความถี่จากสายอากาศของโทรศัพท์ไร้สายที่ตัวฐานโดยใช้ฮอสซิลโลสโคปวัด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทวิจารณ์และบทสรุป

บทวิจารณ์

ในส่วนแสดงผลที่แสดงโดย LED 7-SEGMENT และใช้ไอซีเบอร์ 74LS48 เป็นตัวควบคุมการทำงาน จะทำให้ในกรณีคปุ่ม 0,* และ # ส่วนแสดงผลที่แสดงโดย LED 7-SEGMENT แสดงผลออกมาไม่ตรงตามรูป สัญลักษณ์ที่คปุ่มนั้นๆ เนื่องจากใช้ไอซีเบอร์ 74LS48 แนวทางปรับปรุงแก้ไขคือเปลี่ยนจากส่วนแสดงผลที่แสดงโดย LED 7-SEGMENT และใช้ไอซีเบอร์ 74LS48 เป็นตัวควบคุมการทำงาน มาเป็นแสดงผลโดย DOT MATRIX LCD ใช้ไอซีเบอร์ HD44780 เป็นตัวควบคุมการทำงาน ก็จะทำให้แสดงผลออกมาได้ตรงตามรูป สัญลักษณ์ที่คปุ่มนั้นๆ

บทสรุป

เครื่องทดสอบโทรศัพท์ สามารถทดสอบหน้าที่การทำงานต่างๆ ของโทรศัพท์ธรรมดา ได้แก่ การทดสอบการกดปุ่มต่างๆ การทดสอบการรยกหูและวางหู การทดสอบการรับสัญญาณเรียก เครื่องทดสอบโทรศัพท์นี้สามารถทดสอบโทรศัพท์ไร้สายได้โดยทำการทดสอบการรยกหูและวางหูของค่าฐานโทรศัพท์ทดสอบการกดปุ่มต่างๆ ทั้งระบบพัลซ์และโทน และทดสอบความถี่คลื่นพาห์ที่ใช้ติดต่อระหว่างตัวฐานกับตัวมือถือได้

หนังสืออ้างอิง

1. ดร. สิทธิชัย โกโดยอุดม, ดร.พีรศักดิ์ วรสุนทรโรตท, นายโตะมิโอะ อิวะสะกิ, “วงจรรอิเล็กทรอนิกส์” บริษัท สำนักพิมพ์ดวงกมล, 2528
2. น.อ. ธวัชชัย เตือนฉวี , “เทคโนโลยีโทรศัพท์” , บริษัท สุภาลัย , 2533
3. John L. Fike, George E. Friend, “UNDERSTANDING TELEPHONE ELECTRONICS”, HOWARD W. SAMS & COMPANY





ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ISO²-CMOS MT8870C/MT8870C-1 Integrated DTMF Receiver

Features

- Complete DTMF Receiver
- Low Power Consumption
- Internal Gain Setting Amplifier
- Adjustable Guard Time
- Central Office Quality
- Power-down Mode
- Inhibit Mode

Applications

- Receiver System for British Telecom (BT) or CEPT Spec (MT8870C-1)
- Paging Systems
- Repeater Systems/Mobile Radio
- Credit Card Systems
- Remote Control
- Personal Computers
- Telephone Answering Machine

Description

The MT8870C/MT8870C-1 is a complete DTMF receiver integrating both the bandpass filter and digital decoder functions, fabricated in Mitel's double poly ISO²-CMOS technology. The filter section uses switched capacitor techniques for

9161-002-094-NA

ISSUE 1

November 1987

Pin Connections

IN +	1	18	VDD
IN -	2	17	SUGT
GS	3	16	ES _t
VRef	4	15	STD
INH	5	14	Q4
PWON	6	13	Q3
OSC1	7	12	Q2
OSC2	8	11	Q1
VSS	9	10	TOE

Ordering Information

- MT8870CE/MT8870CE-1 Plastic DIP
- MT8870CC/MT8870CC-1 CerDip
- MT8870CS/MT8870CS-1 SOIC
- -40 °C to +85 °C

high and low group filters; the decoder uses digital counting techniques to detect and decode all 16 DTMF tone-pairs into a 4-bit code. External component count is minimized by on chip provision of a differential input amplifier, clock oscillator and latched three-state bus interface.




Figure 1 - Functional Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ISO²-CMOS MT8870C/MT8870C-1

AC Electrical Characteristics - $V_{DD} = 5.0V \pm 5\%$, $V_{SS} = 0V$, $-40^\circ C \leq T_o \leq +85^\circ C$, using Test Circuit shown in Figure 2.

	Characteristics	Sym	Min	Typ [†]	Max	Units	Conditions
T I M I N G	Tone present detect time	t_{DP}	5	11	14	ms	Note 12
	Tone absent detect time	t_{DA}	0.5	4	9.5	ms	Note 12
	Tone duration accept	t_{REC}			40	ms	User adjustable
	Tone duration reject	\bar{t}_{REC}	20			ms	User adjustable
	Interdigit pause accept	t_{IP}			40	ms	User adjustable
	Interdigit pause reject	\bar{t}_{IP}	20			ms	User adjustable
O U T P U T S	Propagation delay (St to Q)	t_{PQ}		8	11	μs	TOE = V_{DD}
	Propagation delay (St to StD)	t_{PStD}		12	16	μs	TOE = V_{DD}
	Output data set up (Q to StD)	t_{OSStD}		3.4		μs	TOE = V_{DD}
	Propagation delay (TOE to Q ENABLE)	t_{PTE}		50		ns	load of 10 k Ω , 50 pF
	Propagation delay (TOE to Q DISABLE)	t_{PTD}		300		ns	load of 10 k Ω , 50 pF
12	Crystal /clock frequency	f_c	3.5759	3.5795	3.5831	MHz	
C L O C K	Clock input rise time	t_{HLCL}			110	ns	Ext. clock
	Clock input fall time	t_{HLCL}			110	ns	Ext. clock
	Clock input duty cycle	DCCL	40	50	50	%	Ext. clock
	Capacitive load (OSC2)	C_{LO}			30	pF	

[†] Typical figures are at 25°C and are for design aid only; not guaranteed and not subject to production testing.




Figure 2 - Single-Ended Input Configuration

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MT8870C/MT8870C-1 ISO²-CMOS

Functional Description

The MT8870C/MT8870C-1 monolithic DTMF receiver offers small size, low power consumption and high performance. Its architecture consists of a bandpass filter section, which separates the high and low group tones, followed by a digital counting section which verifies the frequency and duration of the received tones before passing the corresponding code to the output bus.

Filter Section

Separation of the low-group and high group tones is achieved by applying the DTMF signal to the inputs of two sixth-order switched capacitor bandpass filters, the bandwidths of which correspond to the low and high group frequencies. The filter section also incorporates notches at 350 and 440 Hz for exceptional dial tone rejection (see Figure 4). Each filter output is followed by a single order switched capacitor filter section which smooths the signals prior to limiting. Limiting is performed by high-gain comparators which are provided with hysteresis to prevent detection of unwanted low-level signals. The outputs of the comparators provide full rail logic swings at the frequencies of the incoming DTMF signals.

Decoder Section

Following the filter section is a decoder employing digital counting techniques to determine the frequencies of the incoming tones and to verify that they correspond to standard DTMF frequencies. A complex averaging algorithm protects against tone

simulation by extraneous signals such as voice while providing tolerance to small frequency deviations and variations. This averaging algorithm has been developed to ensure an optimum combination of immunity to talk-off and tolerance to the presence of interfering frequencies (third tones) and noise. When the detector recognizes the presence of two valid tones (this is referred to as the "signal condition" in some industry specifications) the "Early Steering" (EST) output will go to an active state. Any subsequent loss of signal condition will cause EST to assume an inactive state (see "Steering Circuit").

Steering Circuit

Before registration of a decoded tone pair, the receiver checks for a valid signal duration (referred to as character recognition condition). This check is performed by an external RC time constant driven by EST. A logic high on EST causes v_c (see Figure 5) to rise as the capacitor discharges. Provided signal condition is maintained (EST remains high) for the validation period (t_{GTp}), v_c reaches the threshold (V_{Tst}) of the steering logic to register the tone pair, latching its corresponding 4-bit code (see Table 1) into the output latch. At this point the GT output is activated and drives v_c to V_{DD} . GT continues to drive high as long as EST remains high. Finally, after a short delay to allow the output latch to settle, the delayed steering output flag (StD) goes high, signalling that a received tone pair has been registered. The contents of the output latch are made available on the 4-bit output bus by raising the three state control input (TOE) to a logic high. The steering circuit works in reverse to validate




Figure 4- Filter Response

MT8870C/MT8870C-1 ISO²-CMOS




Figure 5- Basic Steering Circuit






Figure 5- Guard Time Adjustment Crystal Oscillator

The internal clock circuit is completed with the addition of an external 3.579545 MHz crystal and is normally connected as shown in Figure 2 (Single Ended Input Configuration). However, it is possible to configure several MT8870C/MT8870C-1 devices



DIFFERENTIAL INPUT AMPLIFIER

$C_1 = C_2 = 10 \text{ nF}$
 $R_1 = R_4 = R_3 = 100 \text{ k}\Omega$ All resistors are $\pm 1\%$ tolerance.
 $R_2 = 60 \text{ k}\Omega, R_5 = 37.5 \text{ k}\Omega$ All capacitors are $\pm 5\%$ tolerance.

$R_1 = \frac{R_2 \cdot R_3}{R_2 - R_3}$
 VOLTAGE GAIN ($A_v \text{ diff}$) = $\frac{R_3}{R_1}$

INPUT IMPEDANCE
 $(Z_{\text{INDIFF}}) = 2 \sqrt{R_1^2 + \left(\frac{1}{\omega C}\right)^2}$

Figure 7- Differential Input Configuration

employing only a single oscillator crystal. The oscillator output of the first device in the chain is coupled through a 30 pF capacitor to the oscillator input (OSC1) of the next device. Subsequent devices are connected in a similar fashion. Refer to Figure 3 for details. The problems associated with unbalanced loading are not a concern with the arrangement shown, i.e.; precision balancing capacitors are not required.




Figure 8- Oscillator Connection

MT8870C/MT8870C-1 ISO²-CMOS

Pin Description

Pin #	Name	Description
1	IN+	Non-Inverting Op-Amp (Input).
2	IN-	Inverting Op-Amp (Input).
3	GS	Gain Select. Gives access to output of front end differential amplifier for connection of feedback resistor.
4	V _{Ref}	Reference Voltage (Output). Nominally V _{DD} /2 is used to bias inputs at mid-rail (see Fig.2).
5	INH	Inhibit (Input). Logic high inhibits the detection of tones representing characters A, B, C and D. This pin input is internally pulled down.
6	PWDN	Power Down (Input). Active high. Powers down the device and inhibits the oscillator. This pin input is internally pulled down.
7	OSC1	Clock (Input).
8	OSC2	Clock (Output). A 3.579545 MHz crystal connected between pins OSC1 and OSC2 completes the internal oscillator circuit.
9	V _{SS}	Negative Power Supply (Input).
10	TOE	Three State Output Enable (Input). Logic high enables the outputs Q1-Q4. This pin is pulled up internally.
11-14	Q1-Q4	Three State Data (Output). When enabled by TOE, provide the code corresponding to the last valid tone-pair received (see Table 1). When TOE is logic low, the data outputs are high impedance.
15	StD	Delayed Steering (Output). Presents a logic high when a received tone-pair has been registered and the output latch updated; returns to logic low when the voltage on St/GT falls below V _{TSt} .
16	ESt	Early Steering (Output). Presents a logic high once the digital algorithm has detected a valid tone pair (signal condition). Any momentary loss of signal condition will cause ESt to return to a logic low.
17	St/GT	Steering Input/Guard time (Output) Bidirectional. A voltage greater than V _{TSt} detected at St causes the device to register the detected tone pair and update the output latch. A voltage less than V _{TSt} frees the device to accept a new tone pair. The GT output acts to reset the external steering time-constant; its state is a function of ESt and the voltage on St.
18	V _{DD}	Positive power supply (Input).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ISO²-CMOS MT8870C/MT8870C-1

Digit	TOE	INH	EST	Q ₄	Q ₃	Q ₂	Q ₁
ANY	L	X	-	Z	Z	Z	Z
1	H	L	H	0	0	0	1
2	H	L	H	0	0	1	0
3	H	L	H	0	0	1	1
4	H	L	H	0	1	0	0
5	H	L	H	0	1	0	1
6	H	L	H	0	1	1	0
7	H	L	H	0	1	1	1
8	H	L	H	1	0	0	0
9	H	L	H	1	0	0	1
0	H	L	H	1	0	1	0
*	H	L	H	1	0	1	1
#	H	L	H	1	1	0	0
A	H	L	H	1	1	0	1
B	H	L	H	1	1	1	0
C	H	L	H	1	1	1	1
D	H	L	H	0	0	0	0
1	H	H	H	0	0	0	1
2	H	H	H	0	0	1	0
3	H	H	H	0	0	1	1
4	H	H	H	0	1	0	0
5	H	H	H	0	1	0	1
6	H	H	H	0	1	1	0
7	H	H	H	0	1	1	1
8	H	H	H	1	0	0	0
9	H	H	H	1	0	0	1
0	H	H	H	1	0	1	0
*	H	H	H	1	0	1	1
#	H	H	H	1	1	0	0
A	H	H	L	undetected, the output code will remain the same as the previous detected code			
B	H	H	L	undetected, the output code will remain the same as the previous detected code			
C	H	H	L	undetected, the output code will remain the same as the previous detected code			
D	H	H	L	undetected, the output code will remain the same as the previous detected code			

L = LOGIC LOW, H = LOGIC HIGH, Z = HIGH IMPEDANCE

Table 1 - Functional Decode Table

the interdigit pause between signals. Thus, as well as rejecting signals too short to be considered valid, the receiver will tolerate signal interruptions (dropout) too short to be considered a valid pause. This facility, together with the capability of selecting the steering time constants externally, allows the designer to tailor performance to meet a wide variety of system requirements.

Guard Time Adjustment

In many situations not requiring selection of tone duration and interdigital pause, the simple steering

circuit shown in Figure 5 is applicable. Component values are chosen according to the formula:

$$t_{REC} = t_{DP} + t_{GTP}$$

$$t_{ID} = t_{DA} + t_{GTA}$$

The value of t_{DP} is a device parameter (see Figure 3) and t_{REC} is the minimum signal duration to be recognized by the receiver. A value for C of 0.1 μ F is recommended for most applications, leaving R to be selected by the designer.

Different steering arrangements may be used to select independently the guard times for tone present (t_{GTP}) and tone absent (t_{GTA}). This may be necessary to meet system specifications which place both accept and reject limits on both tone duration and interdigital pause. Guard time adjustment also allows the designer to tailor system parameters such as talk off and noise immunity. Increasing t_{REC} improves talk-off performance since it reduces the probability that tones simulated by speech will maintain signal condition long enough to be registered. Alternatively, a relatively short t_{REC} with a long t_{DO} would be appropriate for extremely noisy environments where fast acquisition time and immunity to tone drop-outs are required. Design information for guard time adjustment is shown in Figure 6.

Power-down and Inhibit Mode

A logic high applied to pin 6 (PWDN) will power down the device to minimize the power consumption in a standby mode. It stops the oscillator and the functions of the filters.

Inhibit mode is enabled by a logic high input to the pin 5 (INH). It inhibits the detection of tones representing characters A, B, C and D. The output code will remain the same as the previous detected code (see Table 1).

Differential Input Configuration

The input arrangement of the MT8870C/MT8870C-1 provides a differential-input operational amplifier as well as a bias source (V_{REF}) which is used to bias the inputs at mid-rail. Provision is made for connection of a feedback resistor to the op-amp output (G5) for adjustment of gain. In a single-ended configuration, the input pins are connected as shown in Figure 2 with the op-amp connected for unity gain and V_{REF} biasing the input at $\frac{1}{2}V_{DD}$. Figure 7 shows the differential configuration, which permits the adjustment of gain with the feedback resistor R_5 .

MT8870C/MT8870C-1 ISO²-CMOS

Absolute Maximum Ratings*

	Parameter	Symbol	Min	Max	Units
1	DC Power Supply Voltage	V_{DD}		5	V
2	Voltage on any pin	V_i	$V_{SS} - 0.3$	$V_{DD} + 0.3$	V
3	Current at any pin (other than supply)	I_i		10	mA
4	Storage temperature	T_{STG}	-65	+150	°C
5	Package power dissipation	P_D		1000	mW

* Exceeding these values may cause permanent damage. Functional operation under these conditions is not implied.
 † Derate above 75 °C at 16 mW/°C. All leads soldered to board.

Recommended Operating Conditions - Voltages are with respect to ground (V_{SS}) unless otherwise stated.

	Parameter	Sym	Min	Typ [†]	Max	Units	Test Conditions
1	DC Power Supply Voltage	V_{DD}	4.75	5.0	5.25	V	
2	Operating Temperature	T_O	-40		+35	°C	
3	Crystal/Clock Frequency	f_c		3.579545		MHz	
4	Crystal/Clock Freq. Tolerance	Δf_c		±0.1		%	

† Typical figures are at 25°C and are for design aid only; not guaranteed and not subject to production testing.

DC Electrical Characteristics - $V_{DD} = 5.0V \pm 5\%$, $V_{SS} = 0V$, $-40^\circ C \leq T_O \leq +35^\circ C$, unless otherwise stated

	Characteristics	Sym	Min	Typ [†]	Max	Units	Test Conditions
1	Standby supply current	I_{DD0}			100	µA	PWON = V_{DD}
2	Operating supply current	I_{DD}		3.0	9.0	mA	
3	Power consumption	P_D		15	50	mW	$f_c = 3.579545$ MHz
4	High level input	V_{IH}	3.5			V	$V_{DD} = 5.0V$
5	Low level input voltage	V_{IL}			1.5	V	$V_{DD} = 5.0V$
6	Input leakage current	I_{IH}/I_{IL}		±0.1		µA	$V_{IN} = V_{SS}$ or V_{DD}
7	Pull up (source) current	I_{SO}		7.5	20	µA	TOE (pin 10) = 0, $V_{DD} = 5.0V$
8	Pull down (sink) current	I_{SI}		15	45	µA	INH = 5.0V, PWON = 5.0V, $V_{DD} = 5.0V$
9	Input impedance (IN+, !N-)	R_{IN}		10		MΩ	@ 1 kHz
10	Steering threshold voltage	V_{Tst}	2.2		2.5	V	$V_{DD} = 5.0V$
11	Low level output voltage	V_{OL}			$V_{SS} - 0.03$	V	No load
12	High level output voltage	V_{OH}	$V_{DD} - 0.03$			V	No load
13	Output low (sink) current	I_{OL}	1.0	2.5		mA	$V_{OUT} = 0.4$ V
14	Output high (source) current	I_{OH}	0.4	0.8		mA	$V_{OUT} = 4.5$ V
15	V_{REF} output voltage	V_{REF}	2.4		2.7	V	No load, $V_{DD} = 5.0V$
16	V_{REF} output resistance	R_{OR}		10		kΩ	

† Typical figures are at 25°C and are for design aid only; not guaranteed and not subject to production testing.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ISO²-CMOS MT8870C/MT8870C-1

Operating Characteristics - $V_{DD} = 5.0V \pm 5\%$, $V_{SS} = 0V$, $-40^\circ C \leq T_0 \leq +85^\circ C$, unless otherwise stated.

Gain Setting Amplifier

	Characteristics	Sym	Min	Typ ¹	Max	Units	Test Conditions
1	Input leakage current	i_{IN}			100	nA	$V_{SS} \leq V_{IN} \leq V_{DD}$
2	Input resistance	R_{IN}	10			M Ω	
3	Input offset voltage	V_{OS}			25	mV	
4	Power supply rejection	PSRR	50			dB	1 kHz
5	Common mode rejection	CMRR	40			dB	$-3.0V \leq V_{IN} \leq 3.0V$
6	DC open loop voltage gain	A_{VOL}	32			dB	
7	Unity gain bandwidth	f_C	0.30			MHz	
8	Output voltage swing	V_O	4.0			V_{DD}	Load $\geq 100\text{ k}\Omega$ to V_{SS}
9	Maximum capacitive load (GS)	C_L			100	pF	
10	Maximum resistive load (GS)	R_L			50	k Ω	
11	Common mode range	V_{CM}	2.5			V_{DD}	No Load

MT8870C AC Electrical Characteristics - $V_{DD} = 5.0V \pm 5\%$, $V_{SS} = 0V$, $-40^\circ C \leq T_0 \leq +85^\circ C$, using Test Circuit shown in Figure 2.

	Characteristics	Sym	Min	Typ ¹	Max	Units	Notes ²
1	Valid input signal levels (each tone of composite signal)		-29			dBm	1,2,3,5,6,9
			-27.5			mV _{RMS}	1,2,3,5,6,9
					-1	dBm	1,2,3,5,6,9
					369	mV _{RMS}	1,2,3,5,6,9
2	Negative twist accept				5	dB	2,3,5,9
3	Positive twist accept				5	dB	2,3,6,9
4	Frequency deviation accept		$\pm 1.5\% \pm 2\text{ Hz}$				2,3,5,9
5	Frequency deviation reject		$\pm 3.5\%$				2,3,5,9
6	Third tone tolerance				-16	dB	2,3,4,5,9,10
7	Noise tolerance				-12	dB	2,3,4,5,7,9,10
8	Dial tone tolerance				+22	dB	2,3,4,5,9,11

¹Typical figures are at 25 °C and are for design aid only; not guaranteed and not subject to production testing.

NOTES

1. dBm = decibels above or below a reference power of 1 mW into a 600 ohm load.
2. Digit sequence consists of all DTMF tones.
3. Tone duration = 40 ms, tone pause = 40 ms.
4. Signal condition consists of nominal DTMF frequencies.
5. Both tones in composite signal have an equal amplitude.
6. Tone pair is deviated by $\pm 1.5\% \pm 2\text{ Hz}$.
7. Bandwidth limited (3 kHz) Gaussian noise.
8. The precise dial tone frequencies are (350 Hz and 440 Hz) $\pm 2\%$.
9. For an error rate of better than 1 in 10,000.
10. Referenced to lowest level frequency component in DTMF signal.
11. Referenced to the minimum valid accept level.
12. For guard time calculation purposes.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MT8870C/MT8870C-1 ISO²-CMOS


MT8870C-1 AC Electrical Characteristics¹ - $V_{DD} = 5.0V \pm 5\%$, $V_{SS} = 0V$, $-40^\circ C \leq T_0 \leq +85^\circ C$, using Test Circuit shown in Figure 2.

	Characteristics	Sym	Min	Typ ²	Max	Units	Notes ³
1	Valid input signal levels (each tone of composite signal)		-31		+1	dBm	$V_{DD} = 5.0V$ 1, 2, 3, 5, 6, 9
			21.8		369	mV _{RMS}	
2	Input Signal Level Reject		-37			dBm	$V_{DD} = 5.0V$ 1, 2, 3, 5, 6, 9
			10.9			mV _{RMS}	
3	Negative twist accept				6	dB	2, 3, 5, 9
4	Positive twist accept				6	dB	2, 3, 5, 9
5	Frequency deviation accept		$\pm 1.5\% \pm 2 \text{ Hz}$				2, 3, 5, 9
6	Frequency deviation reject		$\pm 3.5\%$				2, 3, 5, 9
7	Third tone tolerance		-18.5			dB	2, 3, 4, 5, 9, 13
8	Noise tolerance			-12		dB	2, 3, 4, 5, 7, 9, 10
9	Dial tone tolerance			+22		dB	2, 3, 4, 5, 3, 9, 11

¹Typical figures are at 25°C and are for design aid only; not guaranteed and not subject to production testing.

NOTES

1. dBm = decibels above or below a reference power of 1 mW into a 600 ohm load.
2. Digit sequence consists of all DTMF tones.
3. Tone duration = 40 ms, tone pause = 40 ms.
4. Signal condition consists of nominal DTMF frequencies.
5. Both tones in composite signal have an equal amplitude.
6. Tone pair is deviated by $\pm 1.5\% \pm 2 \text{ Hz}$.
7. Bandwidth limited (3 kHz) Gaussian noise.
8. The precise dial tone frequencies are (350 Hz and 440 Hz) $\pm 2\%$.
9. For an error rate of better than 1 in 10,000.
10. Referenced to lowest level frequency component in DTMF signal.
11. Referenced to the minimum valid accept level.
12. For guard time calculation purposes.
13. Referenced to Fig. 10 input DTMF tone level at -25dBm (-28dBm at GS Pin) interference frequency range between 480-3400Hz.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ISO²-CMOS MT8870C/MT3870C-1

APPLICATION

RECEIVER SYSTEM FOR BRITISH TELECOM SPEC POR 1151

The circuit shown in Fig. 10 illustrates the use of MT8870C-1 device in a typical receiver system. BT Spec defines the input signal loss (Max -20 dBm at the non-operate level). This condition can be attained by choosing a suitable values of R_1 and R_2 to provide 3 dB attenuation, such that -34 dBm input signal will correspond to -37 dBm at the gain setting pin GS of MT8870C-1. As shown in the diagram, the component values of R_1 and C_2 are the guard time requirements when the total component tolerance is 6%. For better performance, it is recommended to use the non-symmetric guard time circuit in Fig. 9




Figure 9 - Non-Symmetric Guard Time Circuit




Figure 10 - Single-Ended Input Configuration for BT or CEPT Spec

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Triple Line Receiver

The MC10116 is a triple differential amplifier designed for use in sensing differential signals over long lines. The base bias supply (V_{BB}) is made available at pin 11 to make the device useful as a Schmitt trigger, or in other applications where a stable reference voltage is necessary.

Active current sources provide the MC10116 with excellent common mode noise rejection. If any amplifier in a package is not used, one input of that amplifier must be connected to V_{BB} (pin 11) to prevent upsetting the current source bias network.

Complementary outputs are provided to allow driving twisted pair lines, to enable cascading of several amplifiers in a chain, or simply to provide complement outputs of the input logic function.

$P_D = 85 \text{ mW typ/pkg (No Load)}$
 $t_{pd} = 2.0 \text{ ns typ}$
 $t_r, t_f = 2.0 \text{ ns typ (20\%--80\%)}$

MC10116



L SUFFIX
CERAMIC PACKAGE
CASE 620-10




P SUFFIX
PLASTIC PACKAGE
CASE 646-09




FN SUFFIX
PLCC
CASE 775-02

LOGIC DIAGRAM



$V_{CC1} = \text{PIN } 1$
 $V_{CC2} = \text{PIN } 16$
 $V_{EE} = \text{PIN } 8$

DIP PIN ASSIGNMENT



Pin assignment is for Dual-In-Line Package.
 For PLCC pin assignment, see the Pin Conversion
 Tables on page 6-11 of the Motorola MECL Data
 Book (DL122/D).

* V_{BB} to be used to supply bias to the MC10116 only and bypassed (when used) with 0.01 μF to 0.1 μF capacitor to ground (0 V). V_{BB} can source < 1.0 mA.

When the input pin with the bubble goes positive, the output pin with the bubble goes positive.



ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	Pin Under Test	Test Limits						Unit		
			-30°C		+25°C			+85°C			
			Min	Max	Min	Typ	Max	Min		Max	
Power Supply Drain Current	I_{Σ}	6		23		17	21		25	mAcc	
Input Current	I_{iH}	4		150			95		95	μAcc	
	I_{CBO}	4		1.5			1.0		1.0	μAcc	
Output Voltage Logic 1	V_{OH}	2	-1.060	-0.690	-0.960		-0.810	-0.890	-0.700	V_{CC}	
		3	-1.060	-0.690	-0.960		-0.810	-0.890	-0.700	V_{CC}	
Output Voltage Logic 0	V_{OL}	2	-1.690	-1.675	-1.850		-1.650	-1.825	-1.615	V_{CC}	
		3	-1.890	-1.675	-1.850		-1.650	-1.825	-1.615	V_{CC}	
Threshold Voltage Logic 1	V_{OHA}	2	-1.080		-0.980				-0.910	V_{CC}	
		3	1.080		-0.950				-0.910	V_{CC}	
Threshold Voltage Logic 0	V_{OLA}	2		1.655			-1.630		-1.595	V_{CC}	
		3		-1.655			-1.630		-1.595	V_{CC}	
Reference Voltage	V_{BB}	11	-1.420	-1.280	-1.350		-1.230	-1.295	-1.150	V_{CC}	
Switching Times (50Ω Load)										ns	
Propagation Delay		t ₄₋₂₊	2	1.0	3.1	1.0	2.0	2.9	1.0	3.3	
		t ₄₋₂₋	2	1.0	3.1	1.0	2.0	2.9	1.0	3.3	
		t ₄₋₃₋	3	1.0	3.1	1.0	2.0	2.9	1.0	3.3	
		t ₄₋₃₊	3	1.0	3.1	1.0	2.0	2.9	1.0	3.3	
Rise Time (20 to 80%)		t ₂₊	2	1.1	3.6	1.1	2.0	3.3	1.1	3.7	
		t ₃₊	3	1.1	3.6	1.1	2.0	3.3	1.1	3.7	
Fall Time (20 to 80%)		t ₂₋	2	1.1	3.6	1.1	2.0	3.3	1.1	3.7	
		t ₃₋	3	1.1	3.6	1.1	2.0	3.3	1.1	3.7	


ELECTRICAL CHARACTERISTICS (continued)

① Test Temperature			TEST VOLTAGE VALUES (Volts)							
			V _{IHmax}	V _{ILmin}	V _{IHAmin}	V _{ILAmax}	V _{BB}	V _{VEE}		
-30°C			-0.890	-1.890	-1.205	-1.500	From Pir 11	-5.2		
+25°C			-0.810	-1.650	-1.105	-1.475		-5.2		
+85°C			-0.700	-1.825	-1.035	-1.440		-5.2		
Characteristic	Symbol	Pin Under Test	TEST VOLTAGE APPLIED TO PINS LISTED BELOW						(V _{CC}) Gnd	
			V _{IHmax}	V _{ILmin}	V _{IHAmin}	V _{ILAmax}	V _{BB}	V _{VEE}		
Power Supply Drain Current	I _{EE}	8		4, 9, 12			5, 10, 13	8	1, 16	
Input Current	I _{irH}	4	4	9, 12			5, 10, 13	8	1, 16	
	I _{CBO}	4		9, 12			5, 10, 13	8, 4	1, 16	
Output Voltage	Logic 1	VOH	2	4	9, 12			5, 10, 13	8	1, 16
			3	9, 12	4			5, 10, 13	8	1, 16
Output Voltage	Logic 0	VOL	2	9, 12	4			5, 10, 13	8	1, 16
			3	9, 12	4			5, 10, 13	8	1, 16
Threshold Voltage	Logic 1	VOHA	2	9, 12	9, 12	4		5, 10, 13	8	1, 16
			3	9, 12	9, 12	4	4	5, 10, 13	8	1, 16
Threshold Voltage	Logic 0	VOLA	2	9, 12	9, 12	4		5, 10, 13	8	1, 16
			3	9, 12	9, 12	4	4	5, 10, 13	8	1, 16
Reference Voltage	V _{BB}	11					5, 10, 13	8	1, 16	
Switching Times	(50Ω Load)					Pulse In	Pulse Out		-3.2 V	+2.0 V
Propagation Delay	t ₄₊₂₊	2				4	2	5, 10, 13	8	1, 16
						4	2	5, 10, 13	8	1, 16
						4	3	5, 10, 13	8	1, 16
						4	3	5, 10, 13	8	1, 16
Rise Time	(20 to 80%)	t ₂₊	2			4	2	5, 10, 13	8	1, 16
			3			4	3	5, 10, 13	8	1, 16
Fall Time	(20 to 80%)	t ₂₋	2			4	2	5, 10, 13	8	1, 16
			3			4	3	5, 10, 13	8	1, 16

Each MECL 10,000 series circuit has been designed to meet the dc specifications shown in the test table, after thermal equilibrium has been established. The circuit is in a test socket or mounted on a printed circuit board and transverse air flow greater than 500 linear fpm is maintained. Outputs are terminated through a 50-ohm resistor to -2.0 volts. Test procedures are shown for only one gate. The other gates are tested in the same manner.

OUTLINE DIMENSIONS

FN SUFFIX
 PLASTIC PLCC PACKAGE
 CASE 775-02
 ISSUE C




NOTES:

- DATUMS -L-, -M-, AND -H- DETERMINED WHERE TOP OF LEAD SHOULDER EXITS PLASTIC BODY AT MOLD PARTING LINE.
- DIMENSION G1, TRUE POSITION TO BE MEASURED AT DATUM -T- SEATING PLANE.
- DIMENSIONS R AND U DO NOT INCLUDE MOLD FLASH. ALLOWABLE MOLD FLASH IS 0.010 (0.250) PER SIDE.
- DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, '92.
- CONTROLLING DIMENSION INCH.
- THE PACKAGE TOP MAY BE SMALLER THAN THE PACKAGE BOTTOM BY UP TO 0.012 (0.300). DIMENSIONS R AND U ARE DETERMINED AT THE OUTERMOST EXTREMES OF THE PLASTIC BODY EXCLUSIVE OF MOLD FLASH, THE BAR BURRS, GATE BURRS AND INTERLEAD FLASH BUT INCLUDING ANY MISMATCH BETWEEN THE TOP AND BOTTOM OF THE PLASTIC BODY.
- DIMENSION H DOES NOT INCLUDE DAMBAR PROTRUSION OR INTRUSION. THE DAMBAR PROTRUSION(S) SHALL NOT CAUSE THE H DIMENSION TO BE GREATER THAN 0.037 (0.940). THE DAMBAR INTRUSION(S) SHALL NOT CAUSE THE H DIMENSION TO BE SMALLER THAN 0.025 (0.635).

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.385	0.395	9.78	10.03
B	0.365	0.395	9.28	10.03
C	0.165	0.180	4.20	4.57
E	0.090	0.110	2.29	2.79
F	0.013	0.019	0.33	0.48
G	0.650 BSC		1.67 BSC	
H	0.025	0.032	0.66	0.81
J	0.020	---	0.51	---
K	0.025	---	0.64	---
R	0.350	0.356	8.86	9.04
U	0.250	0.356	6.35	9.04
V	0.042	0.043	1.07	1.21
W	0.042	0.042	1.07	1.21
X	0.042	0.056	1.07	1.42
Y	---	0.020	---	0.51
Z	2°	10°	2°	10°
G1	0.310	0.330	7.88	8.38
K1	0.645	---	1.62	---

OUTLINE DIMENSIONS

L SUFFIX
CERAMIC DIP PACKAGE
CASE 620-10
ISSUE V




NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. DIMENSION L TO CENTER OF LEAD WHEN FORMED PARALLEL.
4. DIMENSION F MAY NARROW TO 0.05 (0.002) WHERE THE LEAD ENTERS THE CERAMIC BODY.

DIM.	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.750	0.765	19.05	19.50
B	0.250	0.255	6.35	6.49
C	0.200	0.200	5.08	5.08
D	0.075	0.075	0.36	0.50
E	0.050 BSC	0.050 BSC	1.27 BSC	1.27 BSC
F	0.050 BSC	0.050 BSC	1.27 BSC	1.27 BSC
G	0.200 BSC	0.200 BSC	5.08 BSC	5.08 BSC
H	0.050 BSC	0.050 BSC	1.27 BSC	1.27 BSC
K	0.050 BSC	0.050 BSC	1.27 BSC	1.27 BSC
L	0.200 BSC	0.200 BSC	5.08 BSC	5.08 BSC
M	0°	15°	0°	15°
N	0.050	0.040	0.51	1.01

P SUFFIX
PLASTIC DIP PACKAGE
CASE 648-08
ISSUE R



NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL.
4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.
5. ROUNDED CORNERS OPTIONAL.

DIM.	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.740	0.770	18.80	19.55
B	0.250	0.270	6.35	6.85
C	0.145	0.175	3.69	4.44
D	0.015	0.021	0.38	0.53
F	0.040	0.70	1.02	1.77
G	0.100 BSC	0.100 BSC	2.54 BSC	2.54 BSC
H	0.050 BSC	0.050 BSC	1.27 BSC	1.27 BSC
J	0.025	0.015	0.21	0.38
K	0.110	0.130	2.80	3.30
L	0.235	0.305	5.96	7.74
M	0°	10°	0°	10°
S	0.020	0.040	0.51	1.01

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part, Motorola and are registered trademarks of Motorola. Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

How to reach us:

USA/EUROPE/Locations Not Listed: Motorola Literature Distribution; P.O. Box 20312; Phoenix, Arizona 85036. 1-800-441-2447 or 602-303-5454

JAPAN: Nippon Motorola Ltd.; Tatsumi-SPD-JLDC, 6F Saibu-Butsuryu-Center, 3-14-2 Tatsumi Koto-Ku, Tokyo 135, Japan. 03-61-3521-6315







MFAX: RMFAX0@email.sps.mot.com - TOUCHTONE 602-244-6809
INTERNET: http://Design-NET.com

ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park, 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852-26629296



Three Terminal Positive Regulators

SG7800A/7800AC/7800/7800C/140/240/340

<p>DESCRIPTION</p> <p>The SG7800A/7800/140 series of positive regulators offer self contained, fixed-voltage capability with up to 1.5 amps of load current and input voltages up to 50 volts. (SG7800A series only)</p> <p>These units feature a unique on-chip trimming system to set the output voltages to within $\pm 1.5\%$ of nominal on the SG7800A series, $\pm 2.0\%$ on the SG140/240 series, and $\pm 4.0\%$ on the SG7800/340 series. The SG7800A versions also offer much improved line and load regulation characteristics.</p> <p>All protective features of thermal shutdown, current limiting, and safe-area control have been designed into these units and since these regulators require only a small output capacitor for satisfactory performance, ease of application is assured.</p> <p>Although designed as fixed-voltage regulators, the output voltage can be increased through the use of a simple voltage divider. The low quiescent drain current of the device insures good regulation when this method is used.</p> <p>Product is available in hermetically sealed TO-3, TO-39 and TO-66 power packages as well as the plastic TO-220 package.</p>	<p>FEATURES</p> <ul style="list-style-type: none"> • Output voltage set internally to $\pm 1.5\%$ on SG7800A • Input voltage range to 50 volts max. on SG7800A • Two volt input-output differential • Excellent line and load regulation • Foldback current limiting • Thermal overload protection • Voltages available — 5V, 6V, 8V, 12V, 15V, 18V, 20V, 24V 																																																																		
<p>SIMPLIFIED SCHEMATIC</p> 	<p>ABSOLUTE MAXIMUM RATINGS</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th>Device Output Voltage</th> <th>Input Voltage (operating)</th> <th>7800A Series Input Voltage (transient)*</th> <th>Input Voltage (Output shorted to ground)</th> </tr> </thead> <tbody> <tr><td>5V</td><td>35V</td><td>50V</td><td>35V</td></tr> <tr><td>6V</td><td>35V</td><td>50V</td><td>35V</td></tr> <tr><td>8V</td><td>35V</td><td>50V</td><td>35V</td></tr> <tr><td>12V</td><td>35V</td><td>+50V</td><td>35V</td></tr> <tr><td>15V</td><td>35V</td><td>50V</td><td>35V</td></tr> <tr><td>18V</td><td>35V</td><td>50V</td><td>35V</td></tr> <tr><td>20V</td><td>35V</td><td>50V</td><td>35V</td></tr> <tr><td>24V</td><td>40V</td><td>50V</td><td>35V</td></tr> </tbody> </table> <p>* see note next page</p> <p>Operating Junction Temperature Range SG7800A/7800/140 -65°C to $+150^{\circ}\text{C}$ SG240 0°C to $+150^{\circ}\text{C}$ SG7800AC/7800C/340 0°C to $+125^{\circ}\text{C}$ Storage Temperature Range -65°C to $+150^{\circ}\text{C}$</p> <p>Typical Power/Thermal Characteristics</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th>Package</th> <th>I (TO-3)</th> <th>A (TO-66)</th> <th>P (TO-220)</th> <th>T (TO-220)</th> </tr> </thead> <tbody> <tr> <td>25°C Case Rated Power</td> <td>20W</td> <td>15W</td> <td>15W</td> <td>2W</td> </tr> <tr> <td>25°C Ambient Rated Power</td> <td>4.3W</td> <td>3.0W</td> <td>2.0W</td> <td>1.0W</td> </tr> <tr> <td>Design Current</td> <td>1.5A</td> <td>1.5A</td> <td>1.0A</td> <td>0.5A</td> </tr> <tr> <td>Therm. Res. θ_{JC} ($^{\circ}\text{C}/\text{W}$)</td> <td>3.0</td> <td>5.0</td> <td>3.0</td> <td>15</td> </tr> <tr> <td>θ_{JA} ($^{\circ}\text{C}/\text{W}$)</td> <td>35</td> <td>40</td> <td>60</td> <td>120</td> </tr> </tbody> </table>	Device Output Voltage	Input Voltage (operating)	7800A Series Input Voltage (transient)*	Input Voltage (Output shorted to ground)	5V	35V	50V	35V	6V	35V	50V	35V	8V	35V	50V	35V	12V	35V	+50V	35V	15V	35V	50V	35V	18V	35V	50V	35V	20V	35V	50V	35V	24V	40V	50V	35V	Package	I (TO-3)	A (TO-66)	P (TO-220)	T (TO-220)	25°C Case Rated Power	20W	15W	15W	2W	25°C Ambient Rated Power	4.3W	3.0W	2.0W	1.0W	Design Current	1.5A	1.5A	1.0A	0.5A	Therm. Res. θ_{JC} ($^{\circ}\text{C}/\text{W}$)	3.0	5.0	3.0	15	θ_{JA} ($^{\circ}\text{C}/\text{W}$)	35	40	60	120
Device Output Voltage	Input Voltage (operating)	7800A Series Input Voltage (transient)*	Input Voltage (Output shorted to ground)																																																																
5V	35V	50V	35V																																																																
6V	35V	50V	35V																																																																
8V	35V	50V	35V																																																																
12V	35V	+50V	35V																																																																
15V	35V	50V	35V																																																																
18V	35V	50V	35V																																																																
20V	35V	50V	35V																																																																
24V	40V	50V	35V																																																																
Package	I (TO-3)	A (TO-66)	P (TO-220)	T (TO-220)																																																															
25°C Case Rated Power	20W	15W	15W	2W																																																															
25°C Ambient Rated Power	4.3W	3.0W	2.0W	1.0W																																																															
Design Current	1.5A	1.5A	1.0A	0.5A																																																															
Therm. Res. θ_{JC} ($^{\circ}\text{C}/\text{W}$)	3.0	5.0	3.0	15																																																															
θ_{JA} ($^{\circ}\text{C}/\text{W}$)	35	40	60	120																																																															
<p>CONNECTION DIAGRAMS</p> <div style="display: flex; justify-content: space-around;"> <div style="text-align: center;">  <p>T-Package TO-18</p> </div> <div style="text-align: center;">  <p>E-Package TO-3</p> </div> <div style="text-align: center;">  <p>A-Package TO-66</p> </div> <div style="text-align: center;">  <p>P-Package TO-220</p> </div> </div> <p>FRONT VIEW</p> <p>1 - Input 2 - Output 3 - Ground Tab - Ground</p>	<p>CHIP LAYOUT</p> 																																																																		


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Three-Terminal Positive Regulators


SG7800A/7800AC/7800/7800C/140/240/340

CHARACTERISTIC CURVES


PEAK OUTPUT CURRENT vs INPUT-OUTPUT DIFFERENTIAL




MINIMUM INPUT-OUTPUT VOLTAGE vs. LOAD CURRENT



RIPPLE REJECTION vs. FREQUENCY




TEMPERATURE COEFFICIENT OF OUTPUT VOLTAGE



Note: Operation at high input voltages is dependent upon load current. When load current is less than 5 mA, output will rise out of regulation as input-output differential increases beyond 30 volts. Note also from curve above, that maximum load current is reduced at high voltages. The 50 volt input rating of the SG7800A series refers to 25 mA. IC withstand high line or transient conditions without damage. Since the regulator's maximum current capability is reduced, the output may fall out of regulation at high input voltages under nominal loading.


APPLICATIONS

FIXED OUTPUT REGULATOR




*INCREASING VALUE OF OUTPUT CAPACITOR IMPROVES SYSTEM TRANSIENT RESPONSE
*REQUIRED ONLY IF REGULATOR IS LOCATED AN APPRECIABLE DISTANCE FROM POWER SUPPLY FILTER


CIRCUIT FOR INCREASING OUTPUT VOLTAGE



HIGH OUTPUT CURRENT, SHORT CIRCUIT PROTECTED



ADJUSTABLE OUTPUT REGULATOR, 7 to 30 VOLTS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7414, LS14 Schmitt Triggers

Hex Inverter Schmitt Trigger
Product Specification

Logic Products

DESCRIPTION

The '14 contains six logic inverters which accept standard TTL input signals and provide standard TTL output levels. They are capable of transforming slowly changing input signals into sharply defined, jitter-free output signals. In addition, they have greater noise margin than conventional inverters.

Each circuit contains a Schmitt trigger followed by a Darlington level shifter and a phase splitter driving a TTL totem-pole output. The Schmitt trigger uses positive feedback to effectively speed-up slow input transition, and provide different input threshold voltages for positive and negative-going transitions. This hysteresis between the positive-going and negative-going input thresholds (typically 800mV) is determined internally by resistor ratios and is essentially insensitive to temperature and supply voltage variations.

TYPE	TYPICAL PROPAGATION DELAY	TYPICAL SUPPLY CURRENT (TOTAL)
7414	15ns	31mA
74LS14	15ns	10mA

ORDERING CODE

PACKAGES	COMMERCIAL RANGE $V_{CC} = 5V \pm 5\%$; $T_A = 0^\circ C$ to $+70^\circ C$
Plastic DIP	N7414N, N74LS14N
Plastic SO	N74LS14D

NOTE:

For information regarding devices processed to Military Specifications, see the Signetics Military Products Data Manual.


INPUT AND OUTPUT LOADING AND FAN-OUT TABLE

PINS	DESCRIPTION	74	74LS
A	Inputs	1ui	1LSui
Y	Output	10ui	10LSui


NOTE:

Where a 74 unit load (ui) is understood to be $40\mu A I_{OH}$ and $-1.6mA I_{OL}$, and 74LS unit load (LSui) is $20\mu A I_{OH}$ and $-0.4mA I_{OL}$.


PIN CONFIGURATION



LOGIC SYMBOL



LOGIC SYMBOL (IEEE/IEC)



54/7446A • 54/7447A 54LS/74LS47

BCD TO 7-SEGMENT DECODER/DRIVER


DESCRIPTION — The '46A, '47A and 'LS47 accept four lines of BCD (8421) input data, generate their complements internally and decode the data with seven AND/OR gates having open-collector outputs to drive indicator segments directly. Each segment output is guaranteed to sink 40 mA (24 mA for the 'LS47) in the ON (LOW) state and withstand 15 V (30 V for the '46A) in the OFF (HIGH) state with a maximum leakage current of 250 μ A. Auxiliary inputs provide blanking, lamp test and cascadable zero-suppression functions. Also see the 'LS247 data sheet.

- OPEN-COLLECTOR OUTPUTS
- DRIVE INDICATOR SEGMENTS DIRECTLY
- CASCADABLE ZERO-SUPPRESSION CAPABILITY
- LAMP TEST INPUT


ORDERING CODE: See Section 9

PKGS	PIN OUT	COMMERCIAL GRADE	MILITARY GRADE	PKG TYPE
		$V_{CC} = +5.0\text{ V} \pm 5\%$, $T_A = 0^\circ\text{C to } +70^\circ\text{C}$	$V_{CC} = +5.0\text{ V} \pm 10\%$, $T_A = -55^\circ\text{C to } +125^\circ\text{C}$	
Plastic DIP (P)	A	7446APC, 7447APC 74LS47PC		9B
Ceramic DIP (D)	A	7446ADC, 7447ADC 74LS47DC	5446ADM, 5447ADM 54LS47DM	7B
Flatpak (F)	A	7446AFC, 7447AFC 74LS47FC	5446AFM, 5447AFM 54LS47FM	4L

**CONNECTION DIAGRAM
PINOUT A**



LOGIC SYMBOL



$V_{CC} = \text{Pin } 16$
 $GND = \text{Pin } 8$

INPUT LOADING/FAN-OUT: See Section 3 for U.L. definitions


PIN NAMES	DESCRIPTION	54/74 (U.L.) HIGH/LOW	54/74LS (U.L.) HIGH/LOW
$A_0 - A_3$	BCD Inputs	1.0/1.0	0.5/0.25
RBI	Ripple Blanking Input (Active LOW)	1.0/1.0	0.5/0.25
LT	Lamp Test Input (Active LOW)	1.0/1.0	0.5/0.25
BI/RBO	Blanking Input (Active LOW) or Ripple Blanking Output (Active LOW)	-/2.5 5.0/5.0	-/0.75 1.25/2.0
$\bar{a} - \bar{g}$	Segment Outputs (Active LOW)	OC*/25	(1.0) OC*/15 (7.5)

*OC — Open Collector


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FUNCTIONAL DESCRIPTION — The '46A, '47A and 'LS47 decode the input data in the pattern indicated in the Truth Table and the segment identification illustration. If the input data is decimal zero, a LOW signal applied to the \overline{RBI} blanks the display and causes a multidigit display. For example, by grounding the \overline{RBI} of the highest order decoder and connecting its $\overline{BI}/\overline{RBO}$ to \overline{RBI} of the next lowest order decoder, etc., leading zeros will be suppressed. Similarly, by grounding \overline{RBI} of the lowest order decoder and connecting its $\overline{BI}/\overline{RBO}$ to \overline{RBI} of the next highest order decoder, etc., trailing zeros will be suppressed. Leading and trailing zeros can be suppressed simultaneously by using external gates, i.e. by driving \overline{RBI} of an intermediate decoder from an OR gate whose inputs are $\overline{BI}/\overline{RBO}$ of the next highest and lowest order decoders. $\overline{BI}/\overline{RBO}$ also serves as an unconditional blanking input. The internal NAND gate that generates the \overline{RBO} signal has a resistive pull-up, as opposed to a totem pole, and thus $\overline{BI}/\overline{RBO}$ can be forced LOW by external means, using wired-collector logic. A LOW signal thus applied to $\overline{BI}/\overline{RBO}$ turns off all segment outputs. This blanking feature can be used to control display intensity by varying the duty cycle of the blanking signal. A LOW signal applied to \overline{LT} turns on all segment outputs, provided that $\overline{BI}/\overline{RBO}$ is not forced LOW.

LOGIC DIAGRAM



NUMERICAL DESIGNATIONS — RESULTANT DISPLAYS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TRUTH TABLE

DECIMAL OR FUNCTION	INPUTS						OUTPUTS							NOTE	
	\overline{LT}	\overline{RBI}	A ₃	A ₂	A ₁	A ₀	$\overline{BI/RBO}$	\overline{a}	\overline{b}	\overline{c}	\overline{d}	\overline{e}	\overline{f}		\overline{g}
0	H	H	L	L	L	L	H	L	L	L	L	L	L	H	1
1	H	X	L	L	L	H	H	H	L	L	H	H	H	H	1
2	H	X	L	L	H	L	H	L	L	H	L	L	L	H	L
3	H	X	L	L	H	H	H	L	L	L	L	H	H	L	L
4	H	X	L	H	L	L	H	H	L	L	H	H	L	L	L
5	H	X	L	H	L	H	H	L	H	L	L	H	L	L	L
6	H	X	L	H	H	L	H	H	H	L	L	L	L	L	L
7	H	X	L	H	H	H	H	L	L	L	H	H	H	H	L
8	H	X	H	L	L	L	H	L	L	L	L	L	L	L	L
9	H	X	H	L	L	H	H	L	L	L	H	H	L	L	L
10	H	X	H	L	H	L	H	H	H	H	L	L	H	L	L
11	H	X	H	L	H	H	H	H	H	L	L	L	L	L	L
12	H	X	H	H	L	L	H	L	L	H	H	H	L	L	L
13	H	X	H	H	L	H	H	L	H	H	L	H	L	L	L
14	H	X	H	H	H	L	H	H	H	H	L	L	L	L	L
15	H	X	H	H	H	H	H	H	H	H	H	H	H	H	2
\overline{BI}	X	X	X	X	X	X	L	H	H	H	H	H	H	H	3
\overline{RBI}	H	L	L	L	L	L	L	H	H	H	H	H	H	H	3
\overline{LT}	L	X	X	X	X	X	H	L	L	L	L	L	L	L	4

NOTES:

- (1) $\overline{BI/RBO}$ is wire-AND logic serving as blanking input (\overline{BI}) and/or ripple-blanking output (\overline{RBO}). The blanking out (\overline{BI}) must be open or held at a HIGH level when output functions 0 through 15 are desired, and ripple-blanking input (\overline{RBI}) must be open or at a HIGH level if blanking or a decimal 0 is not desired. X = input may be HIGH or LOW.
- (2) When a LOW level is applied to the blanking input (forced condition) all segment outputs go to a HIGH level regardless of the state of any other input condition.
- (3) When ripple-blanking input (\overline{RBI}) and inputs A₀, A₁, A₂ and A₃ are LOW level, with the lamp test input at HIGH level, all segment outputs go to a HIGH level and the ripple-blanking output (\overline{RBO}) goes to a LOW level (response condition).
- (4) When the blanking input/ripple-blanking output ($\overline{BI/RBO}$) is open or held at a HIGH level, and a LOW level is applied to lamp test input, all segment outputs go to a LOW level.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7474, LS74A, S74 Flip-Flops

Dual D-Type Flip-Flop Product Specification

Logic Products

DESCRIPTION

The 74 is a dual positive edge-triggered D-type flip-flop featuring individual Data, Clock, Set and Reset inputs; also complementary Q and \bar{Q} outputs.

Set (\bar{S}_D) and Reset (\bar{R}_D) are asynchronous active-LOW inputs and operate independently of the Clock input. Information on the Data (D) input is transferred to the Q output on the LOW-to-HIGH transition of the clock pulse. The D inputs must be stable one set-up time prior to the LOW-to-HIGH clock transition for predictable operation. Although the Clock input is level-sensitive, the positive transition of the clock pulse between the 0.8V and 2.3V levels should be equal to or less than the clock-to-output delay time for reliable operation.

TYPE	TYPICAL f_{MAX}	TYPICAL SUPPLY CURRENT (TOTAL)
7474	25MHz	17mA
74LS74A	33MHz	4mA
74S74	100MHz	30mA

NOTE:

For information regarding devices processed to Military Specifications, see the Signetics Military Products Data Manual.

ORDERING CODE

PACKAGES	COMMERCIAL RANGE $V_{CC} = 5V \pm 5\%$; $T_A = 0^\circ C$ to $+70^\circ C$
Plastic DIP	N7474N, N74LS74AN, N74S74N
Plastic SO	N741S74A, N74S74D

NOTE:

For information regarding devices processed to Military Specifications, see the Signetics Military Products Data Manual.


INPUT AND OUTPUT LOADING AND FAN-OUT TABLE

PINS	DESCRIPTION	74	74S	74LS
D	Input	1uI	1SuI	1LSuI
\bar{R}_D	Input	2uI	3SuI	2LSuI
\bar{S}_D	Input	1uI	2SuI	2LSuI
CP	Input	2uI	2SuI	1LSuI
Q, \bar{Q}	Outputs	10uI	10SuI	10LSuI


NOTE:

Where a 74 unit load (uI) is understood to be 40 μA I_{OL} and -1.6mA I_{IL} , a 74S unit load (SuI) is 50 μA I_{OL} and -2.0mA I_{IL} , and 74LS unit load (LSuI) is 20 μA I_{OL} and -3.4mA I_{IL} .


PIN CONFIGURATION



LOGIC SYMBOL




LOGIC SYMBOL (IEEE/IEC)



7474, LS74A, S74

LOGIC DIAGRAM



MODE SELECT — FUNCTION TABLE

OPERATING MODE	INPUTS			OUTPUTS		
	S_D	R_D	CP	D	Q	\bar{Q}
Asynchronous Set	L	H	X	X	-	L
Asynchronous Reset (Clear)	H	L	X	X	L	H
Undetermined ⁽¹⁾	L	L	X	X	-	H
Load "1" (Set)	H	H	↑	h	-	L
Load "0" (Reset)	H	H	↑	l	-	H

H = HIGH voltage level steady state.
 h = HIGH voltage level one set-up time prior to the LOW-to-HIGH clock transition.
 L = LOW voltage level steady state.
 l = LOW voltage level one set-up time prior to the LOW-to-HIGH clock transition.
 X = Don't care.
 ↑ = LOW-to-HIGH clock transition.

NOTE:
 (1) Both outputs will be HIGH while both S_D and R_D are LOW, but the output states are unpredictable if S_D and R_D go HIGH simultaneously.

ABSOLUTE MAXIMUM RATINGS (Over operating free-air temperature range unless otherwise noted.)

PARAMETER	74	74LS	74S	UNIT
V_{CC} Supply voltage	7.0	7.0	7.0	V
V_{IH} Input voltage	-0.5 to +5.5	-0.5 to +7.0	-0.5 to +5.5	V
I_{IH} Input current	-30 to +5	-30 to +1	-30 to +5	mA
V_{OUT} Voltage applied to output in HIGH output state	-0.5 to + V_{CC}	-0.5 to + V_{CC}	-0.5 to + V_{CC}	V
T_A Operating free-air temperature range	0 to 70			°C

RECOMMENDED OPERATING CONDITIONS

PARAMETER	74			74LS			74S			UNIT
	Min	Nom	Max	Min	Nom	Max	Min	Nom	Max	
V_{CC} Supply voltage	4.75	5.0	5.25	4.75	5.0	5.25	4.75	5.0	5.25	V
V_{IH} HIGH-level input voltage	2.0			2.0			2.0			V
V_{IL} LOW-level input voltage			+0.8			+0.8			-0.9	V
I_{IK} Input clamp current			-12			-18			-18	mA
I_{OH} HIGH-level output current			-400			-400			-1000	μA
I_{OL} LOW-level output current			16			8			20	mA
T_A Operating free-air temperature	0		70	0		70	0		70	°C

7490, LS90 Counters

Decade Counter
Product Specification

Logic Products

DESCRIPTION

The '90 is a 4-bit, ripple-type Decade Counter. The device consists of four master-slave flip-flops internally connected to provide a divide-by-two section and a divide-by-five section. Each section has a separate Clock input to initiate state changes of the counter on the HIGH-to-LOW clock transition. State changes of the Q outputs do not occur simultaneously because of internal ripple delays. Therefore, decoded output signals are subject to decoding spikes and should not be used for clocks or strobes.

A gated AND asynchronous Master Reset (MR_1, MR_2) is provided which overrides both clocks and resets (clears) all the flip-flops. Also provided is a gated AND asynchronous Master Set (MS_1, MS_2) which overrides the clocks and the MR inputs, setting the outputs to nine (HLLH).

Since the output from the divide-by-two section is not internally connected to the succeeding stages, the device may be operated in various counting modes. In a BCD (8421) counter the CP_0 input must be externally connected to the Q_0 output. The CP_0 input receives the incoming count producing a BCD count sequence. In a symmetrical Bi-quinary divide-by-ten

TYPE	TYPICAL f_{MAX}	TYPICAL SUPPLY CURRENT
7490	30MHz	30mA
74LS90	42MHz	9mA

ORDERING CODE

PACKAGES	COMMERCIAL RANGE $V_{CC} = 5V \pm 5\%$; $T_A = 0^\circ C$ to $+70^\circ C$
Plastic DIP	N7490N, N74LS90N

NOTE:

For information regarding devices processed to Military Specifications, see the Signetics Military Products Data Manual.

INPUT AND OUTPUT LOADING AND FAN-OUT TABLE

PINS	DESCRIPTION	74	74LS
CP_0	Input	2uI	6LSuI
CP_1	Input	4uI	3LSuI
MR, MS	Inputs		1uI
$Q_0 - Q_3$	Outputs	10uI	10LSuI


NOTE:

Where a 74 unit load (uI) is understood to be $40\mu A I_{IH}$ and $-1.6mA I_{IL}$, and a 74LS unit load (LSuI) is $20\mu A I_{IH}$ and $-0.4mA I_{IL}$.


counter the Q_3 output must be connected externally to the CP_0 input. The input count is then applied to the CP_1 input and a divide-by-ten square wave is obtained at output Q_0 . To operate as a divide-by-two and a divide-by-five counter

no external interconnections are required. The first flip-flop is used as a binary element for the divide-by-two function (CP_0 as the input and Q_0 as the output). The CP_1 input is used to obtain a divide-by-five operation at the Q_3 output.


PIN CONFIGURATION




LOGIC SYMBOL



LOGIC SYMBOL (IEEE/IEC)



LOGIC DIAGRAM



MODE SELECTION —
FUNCTION TABLE

RESET/SET INPUTS			OUTPUTS			
MR ₁	MR ₂	MS ₁ , MS ₂	Q ₀	Q ₁	Q ₂	Q ₃
H	H	L X	L	L	L	L
H	H	X L	L	L	L	L
X	X	H H	H	L	L	H
L	X	L X	X			Count
X	L	X L				Count
L	X	X L				Count
H	L	L X				Count

H = HIGH voltage level
L = LOW voltage level
X = Don't care

BCD COUNT SEQUENCE —
FUNCTION TABLE

COUNT	OUTPUTS			
	Q ₀	Q ₁	Q ₂	Q ₃
0	L	-	-	L
1	H	-	-	L
2	L	L	-	L
3	H	H	-	L
4	L	L	H	L
5	H	L	L	L
6	L	L	L	L
7	H	H	H	L
8	L	L	L	H
9	H	L	L	H

NOTE:
Output Q₀ connected to input CP.

ABSOLUTE MAXIMUM RATINGS (Over operating free-air temperature range unless otherwise noted.)

PARAMETER	74	74LS	UNIT
V _{CC} Supply voltage	7.0	7.0	V
V _{IN} Input voltage	-0.5 to +5.5	-0.5 to +7.0	V
I _{IN} Input current	-30 to +5	-30 to +1	mA
V _{OUT} Voltage applied to output in HIGH output state	-0.5 to +V _{CC}	-0.5 to +V _{CC}	V
T _A Operating free-air temperature range	0 to 70		°C

NOTE:
V_{IN} is limited to -5.5V on CP₀ and CP₁ inputs on the 74LS90 only.

RECOMMENDED OPERATING CONDITIONS

PARAMETER	74			74LS			UNIT
	Min	Nom	Max	Min	Nom	Max	
V _{CC} Supply voltage	4.75	5.0	5.25	4.75	5.0	5.25	V
V _{IH} HIGH-level input voltage	2.0			2.0			V
V _{IL} LOW-level input voltage				-0.8			V
I _{IK} Input clamp current				-12			mA
I _{OH} HIGH-level output current				-800			μA
I _{OL} LOW-level output current				16			mA
T _A Operating free-air temperature	0		70	0		75	°C

7493, LS93 Counters

4-Bit Binary Ripple Counter
Product Specification

Logic Products

DESCRIPTION

The '93 is a 4-bit, ripple-type Binary Counter. The device consists of four master-slave flip-flops internally connected to provide a divide-by-two section and a divide-by-eight section. Each section has a separate Clock input to initiate state changes of the counter on the HIGH-to-LOW clock transition. State changes of the Q outputs do not occur simultaneously because of internal ripple delays. Therefore, decoded output signals are subject to decoding spikes and should not be used for clocks or strobes.

A gated AND asynchronous Master Reset (MR_1+MR_2) is provided which overrides both clocks and resets (clears) all the flip-flops.

Since the output from the divide-by-two section is not internally connected to the succeeding stages, the device may be operated in various counting modes. In a 4-bit ripple counter the output Q_0 must be connected externally to input CP_1 .

TYPE	TYPICAL f_{MAX}	TYPICAL SUPPLY CURRENT (TOTAL)
7493	40MHz	28mA
74LS93	42MHz	9mA

ORDERING CODE

PACKAGES	COMMERCIAL RANGE $V_{CC} \pm 5\%$; $T_A = 0^\circ\text{C}$ to $+70^\circ\text{C}$
Plastic DIP	N7493N, N74LS93N
Plastic SO	N74LS93D

NOTE:

For information regarding devices processed to Military Specifications, see the Signetics Military Products Data Manual.


INPUT AND OUTPUT LOADING AND FAN-OUT TABLE

PINS	DESCRIPTION	74	74LS
MR	Master reset inputs	1ul	1LSul
CP_0	Input	2ul	6LSul
CP_1	Input	2ul	4LSul
Q_0-Q_3	Outputs	10ul	10LSul


NOTE:

Where a 74 unit load (ul) is understood to be $40\mu\text{A } I_{IH}$ and $-1.6\text{mA } I_{OL}$, and a 74LS unit load (LSul) is $20\mu\text{A } I_{IH}$ and $-0.4\text{mA } I_{OL}$.

PIN CONFIGURATION




LOGIC SYMBOL



V_{CC} - Pin 5
GND - Pin 10


LOGIC SYMBOL (IEEE/IEC)



Counters

7493, LS93

LOGIC DIAGRAM



The input count pulses are applied to input CP₀. Simultaneous divisions of 2, 4, 6 and 16 are performed at the O₀, O₁, O₂ and O₃ outputs as shown in the Function Table.

As a 3-bit ripple counter the input count pulses are applied to input CP₁. Simultaneous frequency divisions of 2, 4 and 6 are available at the O₁, O₂ and O₃ outputs. Independent use of the first flip-flop is available if the reset function coincides with reset of the 3-bit ripple-through counter.

FUNCTION TABLE

COUNT	OUTPUTS			
	O ₀	O ₁	O ₂	O ₃
0	L	L	L	L
1	H	L	L	L
2	L	H	L	L
3	H	L	L	L
4	L	L	H	L
5	H	L	H	L
6	L	H	H	L
7	H	H	H	L
8	L	L	L	H
9	H	L	L	H
10	L	H	L	H
11	H	H	L	H
12	L	L	H	H
13	H	L	H	H
14	L	H	H	H
15	H	H	H	H

MODE SELECTION

RESET INPUTS		OUTPUTS			
MR ₁	MR ₂	O ₀	O ₁	O ₂	O ₃
H	H	L	L	L	L
L	H			Count	Count
H	L			Count	Count
L	L			Count	Count

H = HIGH voltage level.
L = LOW voltage level.
X = Don't care.

NOTE:
Output O₃ connected to input CP₁.

ABSOLUTE MAXIMUM RATINGS (Over operating free-air temperature range unless otherwise noted)

PARAMETER	74	74LS	UNIT
V _{CC} Supply voltage	7.0	7.0	V
V _{IH} Input voltage	-0.5 to +5.5	-0.5 to +7.0	V
I _{IN} Input current	-30 to +5	-30 to +1	mA
V _{OUT} Voltage applied to output in HIGH output state	-0.5 to +V _{CC}	-0.5 to +V _{CC}	V
T _A Operating free-air temperature range	0 to 70		°C

RECOMMENDED OPERATING CONDITIONS

PARAMETER	74			74LS			UNIT
	Min	Nom	Max	Min	Nom	Max	
V _{CC} Supply voltage	4.75	5.0	5.25	4.75	5.0	5.25	V
V _{IH} HIGH-level input voltage	2.0			2.0			V
V _{IL} LOW-level input voltage			+0.8			+0.8	V
I _{IK} Input clamp current			-12			-16	mA
I _{OH} HIGH-level output current			-800			-400	μA
I _{OL} LOW-level output current			16			8	mA
T _A Operating free-air temperature	0		70	0		70	°C

74121 Multivibrator

Monostable Multivibrator
Product Specification

Logic Products

FEATURES

- Very good pulse width stability
- Virtually immune to temperature and voltage variations
- Schmitt trigger input for slow input transitions
- Internal timing resistor provided

DESCRIPTION

These multivibrators feature dual active LOW going edge inputs and a single active HIGH going edge input which can be used as an active HIGH enable input. Complementary output pulses are provided.

Pulse triggering occurs at a particular voltage level and is not directly related to the transition time of the input pulse. Schmitt-trigger input circuitry (TTL hysteresis) for the B input allows jitter-free triggering from inputs with transition rates as slow as 1 volt/second, providing the circuit with an excellent noise immunity of typically 1.2 volts. A high immunity to V_{CC} noise of typically 1.5 volts is also provided by internal latching circuitry. Once fired, the outputs are independent of further transitions of the inputs and are a function only of the

TYPE	TYPICAL PROPAGATION DELAY	TYPICAL SUPPLY CURRENT (TOTAL)
74121	43ns	18mA

ORDERING CODE

PACKAGES	COMMERCIAL RANGE $V_{CC} = 5V \pm 5\%$; $T_A = 0^\circ C$ to $+70^\circ C$
Plastic DIP	N74121 N
Plastic SC	N74121 D

NOTE:

For information regarding devices processed to Military Specifications, see the Signetics Military Products Data Manual.

timing components. Input pulses may be of any duration relative to the output pulse. Output pulse length may be varied from 20 nanoseconds to 28 seconds by choosing appropriate timing components (i.e., R_{int} connected to V_{CC} , C_{ext} and R_{ext}/C_{ext} open), an output pulse of typically 30 or 35 nanoseconds is achieved which may be used as a dc triggered reset signal. Output rise and fall times are TTL compatible and independent of pulse length.

Pulse width stability is achieved through internal compensation and is virtually


independent of V_{CC} and temperature. In most applications, pulse stability will only be limited by the accuracy of external timing components.

Jitter-free operation is maintained over the full temperature and V_{CC} ranges for more than six decades of timing capacitance (10pF to 10 μ F) and more than one decade of timing resistance (2k Ω to 30k Ω for the 54121 and 2K Ω to 40k Ω for the 74121). Throughout these ranges, pulse width is defined by the relationship: (see Figure 1)


$$\frac{t_w(out)}{t_w(out)} = C_{ext} R_{ext} \ln 2$$

$$t_w(out) \approx 0.7 C_{ext} R_{ext}$$


PIN CONFIGURATION



LOGIC SYMBOL



LOGIC SYMBOL (IEEE/IEC)



Multivibrator

74121

FUNCTION TABLE

INPUTS			OUTPUTS	
\bar{A}_1	\bar{A}_2	B	Q	\bar{Q}
L	X	H	L	H
X	L	H	L	H
X	X	L	L	H
H	H	X	L	H
H	↓	H	⌋	⌋
↓	H	H	⌋	⌋
↓	↓	H	⌋	⌋
L	X	↑	⌋	⌋
X	L	↑	⌋	⌋

H = HIGH voltage level
 L = LOW voltage level
 X = Don't care
 ↑ = LOW-to-HIGH transition
 ↓ = HIGH-to-LOW transition

INPUT AND OUTPUT LOADING
AND FAN-OUT TABLE

PINS	DESCRIPTION	74
\bar{A}_1, \bar{A}_2	Inputs	1ul
B	Input	2ul
Q, \bar{Q}	Outputs	10ul

NOTE:
 A 74 unit load (ul) is understood to be 40 μ A I_{IH} and
 -1.6mA I_{OL} .

In circuits where pulse cutoff is not critical, timing capacitance up to 1000 μ F and timing resistance as low as 1.4k Ω may be used.

ABSOLUTE MAXIMUM RATINGS (Over operating free-air temperature range unless otherwise noted.)

PARAMETER	74	UNIT
V_{CC} Supply voltage	7.0	V
V_{IN} Input voltage	-0.5 to +5.5	V
I_{IN} Input current	-30 to +5	mA
V_{OUT} Voltage applied to output in HIGH output state	-0.5 to + V_{CC}	V
T_A Operating free-air temperature range	0 to 70	$^{\circ}$ C

RECOMMENDED OPERATING CONDITIONS

PARAMETER	74			UNIT
	Min	Nom	Max	
V_{CC} Supply voltage	4.75	5.0	5.25	V
I_{IK} Input clamp current			-12	mA
I_{OH} HIGH-level output current			-400	μ A
I_{OL} LOW-level output current			16	mA
dv/dt Rate of rise or fall of input pulse	B input	1		V/s
	\bar{A}_1, \bar{A}_2 inputs	1		V/ μ s
T_A Operating free-air temperature	0		70	$^{\circ}$ C

74123 Multivibrator

Dual Retriggerable Monostable Multivibrator
Product Specification

Logic Products

FEATURES

- DC triggered from active HIGH or active LOW inputs
- Retriggerable for very long pulses — up to 100% duty cycle
- Direct reset terminates output pulse
- Compensated for V_{CC} and temperature variations

DESCRIPTION

The '123 is a dual retriggerable monostable multivibrator with output pulse width control by three methods. The basic pulse time is programmed by selection of external resistance (R_{ext}) and capacitance (C_{ext}) values. Once triggered, the basic pulse width may be extended by retriggering the gated active LOW going edge input (\bar{A}) or the active HIGH going edge input (B), or be reduced by use of the overriding active LOW reset.

The basic output pulse width is essentially determined by the values of external capacitance and timing resistance.

TYPE	TYPICAL PROPAGATION DELAY	TYPICAL SUPPLY CURRENT (TOTAL)
74123	24ns	46mA

NOTE:
For information regarding devices processed to Military Specifications, see the Signetics Military Products Data Manual.

ORDERING CODE

PACKAGES	COMMERCIAL RANGE $V_{CC} = 5V \pm 5\%$; $T_A = 0^\circ C$ to $+70^\circ C$
Plastic DIP	N74123N
Plastic SO	N74123D

For pulse widths when $C_{ext} \leq 1000pF$, see Figure A.

When $C_{ext} > 1000pF$, the output pulse width is defined as:


$$t_W = 0.28 R_{ext} \cdot C_{ext} (1 + \frac{0.7}{R_{ext}})$$

The external resistance and capacitance are normally connected as shown in Figure B. If an electrolytic capacitor is to be used with an inverse voltage rating of


less than 1V then Figure C should be used. (Inverse voltage rating of an electrolytic is normally specified at 5% of the forward voltage rating.) If the inverse voltage rating is 1V or more (this includes a 100% safety margin) then Figure B can be used. Note that if Figure C is used the timing equations change as follows:

$$t_W \approx 0.25 R_{ext} \cdot C_{ext} (1 + \frac{0.7}{R_{ext}})$$


PIN CONFIGURATION



LOGIC SYMBOL



LOGIC SYMBOL (IEEE/IEC)



Multivibrator

74123

FUNCTION TABLE

INPUTS			OUTPUTS	
R _D	\bar{A}	B	Q	\bar{Q}
L	X	X	L	H
X	H	X	L	H
X	X	L	L	H
H	L	H	⌋	⌋
H	↓	↑	⌋	⌋
↑	L	H	⌋	⌋

H = HIGH voltage level
 L = LOW voltage level
 X = Don't care
 ↑ = LOW-to-HIGH transition
 ↓ = HIGH-to-LOW transition
 ⌋ = One HIGH-level pulse
 ⌋ = One LOW-level pulse

INPUT AND OUTPUT LOADING AND FAN-OUT TABLE

PINS	DESCRIPTION	74
\bar{A} , B	Inputs	1ul
R _D	Input	2ul
Q, \bar{Q}	Outputs	10ul

NOTE:
 A 74 unit load (ul) is understood to be 40μA I_L and -1.5mA I_L.

ABSOLUTE MAXIMUM RATINGS (Over operating free-air temperature range unless otherwise noted.)


PARAMETER	74	UNIT
V _{CC} Supply voltage	7.0	V
V _{IN} Input voltage	-0.5 to +5.5	V
I _{IN} Input current	-30 to +5	mA
V _{OUT} Voltage applied to output in HIGH output state	-0.5 to +V _{CC}	V
T _A Operating free-air temperature range	0 to 70	°C

RECOMMENDED OPERATING CONDITIONS

PARAMETER	74			UNIT
	Min	Norm	Max	
V _{CC} Supply voltage	4.75	5.0	5.25	V
I _{IC} Input clamp current			-12	mA
I _{OH} HIGH-level output current			-800	μA
I _{OL} LOW-level output current			16	mA
T _A Operating free-air temperature	0		70	°C
V _{IH} HIGH-level input voltage	2.0			V
V _{IL} LOW-level input voltage			+0.8	V

Multivibrator

TYPICAL PERFORMANCE CHARACTERISTICS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

74365A, 366A, 367A, 368A, LS365A, LS366A, LS367A, LS368A Buffers/Drivers

'365A, '367A Hex Buffer/Driver (3-State)
'366A, '368A Hex Inverter Buffer (3-State)
Product Specification

Logic Products

FUNCTION TABLE, '365A, '366A

INPUTS			OUTPUTS	
\overline{OE}_1	\overline{OE}_2	I	Y	\overline{Y}
L	L	L	L	H
L	L	H	H	L
X	H	X	(Z)	(Z)
H	X	X	(Z)	(Z)

FUNCTION TABLE, '367A, '368A

INPUTS		OUTPUTS	
\overline{OE}	I	Y	\overline{Y}
L	L	L	H
L	H	H	L
H	X	(Z)	(Z)

L - LOW voltage level
H - HIGH voltage level
X - Don't care
(Z) - HIGH impedance (off) state

TYPE	TYPICAL PROPAGATION DELAY	TYPICAL SUPPLY CURRENT (TOTAL)
74365A, 367A	10ns	65mA
74LS365A, 367A	10ns	14mA
74366A, 368A	9ns	59mA
74LS366A, 368A	10ns	12mA

ORDERING CODE

PACKAGES	COMMERCIAL RANGE $V_{CC} = 5V \pm 5\%$; $T_A = 0^\circ C$ to $+70^\circ C$
Plastic DIP	N74365AN, N74LS365AN, N74366AN, N74LS366AN N74367AN, N74LS367AN, N74368AN, N74LS368AN
Plastic SO-16	N74LS365AD, N74LS367AD, N74LS368AD


NOTE:
For information regarding devices processed to Military Specifications, see the Signetics Military Products Data Manual.

INPUT AND OUTPUT LOADING AND FAN-OUT TABLE

PINS	DESCRIPTION	74	74LS
All	Inputs	1uI	1LSuI
All	Outputs	20uI	30LSuI

NOTE:
Where a 74 unit load (uI) is understood to be $40\mu A I_{IH}$ and $-1.6mA I_{IL}$, and a 74LS unit load (LSuI) is $20\mu A I_{IH}$ and $-0.4mA I_{IL}$.


PIN CONFIGURATION




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

74365A, 366A, 367A, 368A,
LS365A, LS366A, LS367A, LS368A

LOGIC SYMBOL



LOGIC SYMBOL (IEEE/IEC)



ABSOLUTE MAXIMUM RATINGS (Over operating free-air temperature range unless otherwise noted.)

PARAMETER	74	74LS	UNIT
V _{CC} Supply voltage	7.0	7.0	V
V _{IN} Input voltage	-0.5 to +5.5	-0.5 to +7.0	V
I _{IN} Input current	-30 to +5	-30 to +1	mA
V _{OUT} Voltage applied to output in HIGH output state	-0.5 to +V _{CC}	-0.5 to +V _{CC}	V
T _A Operating free-air temperature range	0 to 70		°C

74LS390

Counter

Dual Decade Ripple Counter
Product Specification

Logic Products

FEATURES

- Two BCD decade or bi-quinary counters
- One package can be configured to divide-by-2, 4, 5, 10, 20, 25, 50 or 100
- Two Master Resets to clear each decade counter individually

DESCRIPTION

The '390 is a dual 4-bit decade ripple counter divided into four separately clocked sections. The counter has two divide-by-two sections and two divide-by-five sections. These sections are normally used in a BCD decade or a bi-quinary configuration, since they share a common Master Reset input. If the two Master Resets can be used to simultaneously clear all 8 bits of the counter, a number of counting configurations are possible within one package. The separate clocks of each section allow ripple counter or frequency division applications of divide-by-2, 4, 5, 10, 20, 25, 50 or 100.

TYPE	TYPICAL f_{MAX}	TYPICAL SUPPLY CURRENT (TOTAL)
74LS390	55MHz	15mA

ORDERING CODE

PACKAGES	COMMERCIAL RANGE $V_{CC} = 5V \pm 5\%$; $T_A = 0^\circ C$ to $+70^\circ C$
Plastic DIP	N74LS390N
Plastic SO-16	N74LS390D


NOTE:
For information regarding devices processed to Military Specifications, see the Signetics Military Products Data Manual.

INPUT AND OUTPUT LOADING AND FAN-OUT TABLE


PINS	DESCRIPTION	74LS
MR	Inputs	1LSuI
CP ₀	Inputs	4LSuI
CP ₁	Inputs	6LSuI
All	Outputs	10LSuI

NOTE:
A 74LS unit load (LSuI) is 20 μ A I_{HI} and -0.4mA I_{LI} .

PIN CONFIGURATION




LOGIC SYMBOL



$V_{CC} = \text{Pin } 16$
 $GND = \text{Pin } 8$


LOGIC SYMBOL (IEEE/IEC)



Counter

74LS390

LOGIC DIAGRAM



Each section is triggered by the HIGH-to-LOW transition of the Clock (CP) inputs. For BCD decade operation, the Q₀ output is connected to the CP₁ input of the divide-by-five section. For bi-quinary decade operation (50% duty cycle output), the Q₃ output is connected to the CP₀ input, and Q₀ becomes the decade output.

The Master Resets (MR₀ and MR₁) are active HIGH synchronous inputs to each decade counter which operate on the portion of the counter identified by the "a" and "b" suffixes in the Pin Configuration. A HIGH level on the MR input overrides the clocks and sets the four outputs LOW.

BCD COUNT SEQUENCE FOR 1/2 THE '390

COUNT	OUTPUTS			
	Q ₀	Q ₁	Q ₂	Q ₃
0	L	L	L	L
1	H	L	L	L
2	L	H	L	L
3	H	H	L	L
4	L	L	H	L
5	H	L	H	L
6	L	H	H	L
7	H	H	H	L
8	L	L	L	H
9	H	L	L	H

BI-QUINARY COUNT SEQUENCE FOR 1/2 THE '390

COUNT	OUTPUTS			
	Q ₀	Q ₁	Q ₂	Q ₃
0	L	L	L	L
1	L	H	L	L
2	L	L	H	L
3	L	H	H	L
4	L	L	L	H
5	H	L	L	L
6	H	H	L	L
7	H	L	H	L
8	H	H	H	L
9	H	L	L	H

H = HIGH voltage level
L = LOW voltage level
NOTE:
Output Q₀ is connected to most CP₁ with Counter input on CP₀.

NOTE:
Output Q₃ is connected to input CP₀ with Counter input on CP₁.

ABSOLUTE MAXIMUM RATINGS (Over operating free-air temperature range unless otherwise noted.)

PARAMETER	74LS	UNIT
V _{CC} Supply voltage	7.0	V
V _{IN} Input voltage	-0.5 to +7.0	V
I _{IN} Input current	-30 to +1	mA
V _{OUT} Voltage applied to output in HIGH output state	-0.5 to +V _{CC}	V
T _A Operating free-air temperature range	0 to 70	°C

NOTE:
V_{IN} limited to 5.5V on CP₀ and CP₁ inputs.

74LS393 Counter

Dual 4-Bit Binary Ripple Counter
Product Specification

Logic Products

FEATURES

- Two 4-bit binary counters
- Divide-by any binary module up to 28 in one package
- Two Master Resets to clear each 4-bit counter individually

DESCRIPTION

The '393 is a Dual 4-bit Binary Ripple Counter with separate Clock and Master Reset inputs to each counter. The operation of each half of the '393 is the same as the '93 except no external clock connections are required. The counters are triggered by a HIGH-to-LOW transition of the Clock (CP_A and CP_B) inputs. The counter outputs are internally connected to provide Clock inputs to succeeding stages. The outputs of the ripple counter do not change synchronously and should not be used for high speed address decoding.

TYPE	TYPICAL f_{MAX}	TYPICAL SUPPLY CURRENT (TOTAL)
74LS393	35MHz	15mA

ORDERING CODE

PACKAGES	COMMERCIAL RANGE $V_{CC} = 5V \pm 5\%$; $T_A = 0^\circ C$ to $+70^\circ C$
Plastic DIP	N74LS393N
Plastic SO-14	N74LS393D


NOTE:
For information regarding devices processed to Military Specifications, see the Signetics Military Products Data Manual.

INPUT AND OUTPUT LOADING AND FAN-OUT TABLE


PINS	DESCRIPTION	74LS
MR	Master Reset input	1LSul
\overline{CP}	Clock input	4LSul
O	Output	10LSul

NOTE:
Where a 74LS unit load (LSul) is $20\mu A I_{IH}$ and $-0.4mA I_{OL}$.


PIN CONFIGURATION



LOGIC SYMBOL




LOGIC SYMBOL (IEEE/IEC)



74LS393

LOGIC DIAGRAM



The Master Resets (MR_a and MR_b) are active-HIGH asynchronous inputs to each 4-bit counter identified by the "a" and "b" suffixes in the Pin Configuration. A HIGH level on the MR input overrides the clock and sets the outputs LOW.

COUNT SEQUENCE FOR 1/2 THE '393

COUNT	OUTPUTS			
	Q ₀	Q ₁	Q ₂	Q ₃
0	L	L	L	L
1	H	L	L	L
2	L	H	L	L
3	H	H	L	L
4	L	L	H	L
5	H	L	H	L
6	L	H	H	L
7	H	H	H	L
8	L	L	L	H
9	H	L	L	H
10	L	H	L	H
11	H	H	L	H
12	L	L	H	H
13	H	L	H	H
14	L	H	H	H
15	H	H	H	H

H = HIGH voltage level
L = LOW voltage level

ABSOLUTE MAXIMUM RATINGS (Over operating free-air temperature range unless otherwise noted.)

PARAMETER	74LS	UNIT
V _{CC} Supply voltage	7.0	V
V _{IN} Input voltage	-0.5 to +7.0	V
I _{IN} Input current	-30 to +1	mA
V _{OUT} Voltage applied to output in HIGH output state	-0.5 to +V _{CC}	V
T _A Operating free-air temperature range	0 to 70	°C

RECOMMENDED OPERATING CONDITIONS

PARAMETER	74LS			UNIT
	Min	Nom	Max	
V _{CC} Supply voltage	4.75	5.0	5.25	V
V _{IH} HIGH-level input voltage	2.0			V
V _{IL} LOW-level input voltage			+0.8	V
I _{IK} Input clamp current			-18	mA
I _{OH} HIGH-level output current			-400	μA
I _{OL} LOW-level output current			8	mA
T _A Operating free-air temperature	0		70	°C