



ตัวสังเคราะห์ความถี่ด้วย DPLL
DPLL FREQUENCY SYNTHESIZER

โดย

นางสาวนฤมล สมบุญ
นางสาวปราณี กุ่มอิทธิ

วัน เดือน ปี... 22.ค.ค. 2541
เลขทะเบียน..... 039093
เลขเรียกหนังสือ... T 20833 X 2767

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2540

039093

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านอื่นๆ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวสังเคราะห์ความถี่ด้วย DPLL
DPLL FREQUENCY SYNTHESIZER



โดย
นางสาวนฤมล สมบุญ 37014192
นางสาวปราณี คุ่มอิทธิ 37014242

อาจารย์ที่ปรึกษา
ดร. กอบชัย เดชหาญ

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ ปีการศึกษา 2540

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง


เรื่อง ตัวสังเคราะห์ความถี่ด้วย DPLL

DPLL FREQUENCY SYNTHESIZER

ผู้จัดทำ

1. นางสาวนฤมล สมบุญ 37014192

2. นางสาวปราณี คุ่มอิทธิ 37014242



อาจารย์ที่ปรึกษา

(รศ.ดร. กอบชัย เดชหาญ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวสังเคราะห์ความถี่ด้วย DPLL

DPLL FREQUENCY SYNTHESIZER

โดย นางสาวนฤมล สมบุญ 37014192

นางสาวปราณี คุ่มอิทธิ 37014242

อาจารย์ที่ปรึกษา รศ.ดร. กอบชัย เดชหาญ

บทคัดย่อ

โครงการนี้เป็นการศึกษาเกี่ยวกับ PLL และ DPLL เพื่อมาประยุกต์ใช้งานด้านไฟฟ้าสื่อสาร ในการนี้จะออกแบบวงจร พร้อมทำการทดสอบคุณสมบัติวงจร ตลอดจนใช้โปรแกรมทำการเลียนแบบการทำงานของวงจรเพื่อเปรียบเทียบคุณสมบัติ

ABSTRACT

The studies of PLL and DPLL for applying in communication system are presented. This project presents a design of PLL including with a mathematical analysis and circuit model. The results have been experimented and simulated by using software for comparing the properties.

สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการ	2
2.1 วงจรลิเนียร์เฟสล็อกคูล (LPLL)	2
2.1.1 การทำงานในสถานะล็อก	2
2.1.2 Hold range	9
2.1.3 Lock range	10
2.1.4 Pull-in range	11
2.2 วงจรดิจิตอลเฟสล็อกคูล (DPLL)	13
2.2.1 บล็อกไดอะแกรมของวงจรดิจิตอลเฟสล็อกคูล	13
2.2.2 คุณสมบัติทางพลวัตของวงจรดิจิตอลเฟสล็อกคูล	18
- Hold range	20
- Lock range	21
- Pull-in range	22
- Pull-out range	23
2.3 วงจรสังเคราะห์ความถี่	24
2.3.1 ความบริสุทธิ์ของสเปกตรัมของสัญญาณที่ทำการสังเคราะห์ (Spectral purity of synthesized signals)	33
บทที่ 3 การคำนวณและการสร้าง	38
3.1 การออกแบบดิจิตอลเฟสล็อกคูล	38
3.2 การออกแบบวงจรสังเคราะห์ความถี่	43
3.2.1 การออกแบบวงจรสังเคราะห์ความถี่ที่กำเนิดความถี่ได้ในช่วง 1MHz-2MHz	43
3.2.2 การออกแบบวงจรสังเคราะห์ความถี่ที่กำเนิดความถี่ได้ในช่วง 5MHz-10MHz เมื่อใช้ Prescaler ($V=10$)	46
3.2.3 การออกแบบวงจรสังเคราะห์ความถี่ที่กำเนิดความถี่ได้ในช่วง 5MHz-10MHz เมื่อใช้วงจร dual-modulus prescaler ($V/V+1$) และ $V=10$	48
บทที่ 4 การทดลองและผลการทดลอง	51
4.1 ผลการทดลองที่ได้จากการต่อวงจรทดลอง	54
4.1.1 ผลจากวงจรทดลองที่ 1	54
4.1.2 ผลจากวงจรทดลองที่ 2	55
4.1.3 ผลจากวงจรทดลองที่ 3	58
4.1.4 ผลจากวงจรทดลองที่ 4	62
4.2 ผลการทดลองที่ได้จากการเลียนแบบการทำงานโดยใช้โปรแกรมสำเร็จรูป	66

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.1 ผลการทดลองที่ได้จากการเขียนแบบการทำงานโดยใช้ MATLAB	66
4.2.2 แสดง transient response ของ phase transfer โดยใช้โปรแกรมสำเร็จรูป MATLAB	69
4.2.3 ผลการทดลองที่ได้จากการเขียนแบบการทำงานของวงจรสังเคราะห์ความถี่โดยใช้ดิจิตอลเฟสล็อกคัล	72
4.2.4 ผลการทดลองที่ได้จากการวัดคุณลักษณะของ VCO	75
บทที่ 5 บทวิจารณ์และบทสรุป	76
หนังสืออ้างอิง	
ภาคผนวก	



สารบัญภาพ

	หน้า
บทที่ 2 ทฤษฎีและหลักการ	2
2.1 วงจรลิเนียร์เฟสล็อกคัล	
รูปที่ 2.1 แสดงบล็อกไดอะแกรมของลิเนียร์เฟสล็อกคัล	2
รูปที่ 2.2 แสดงวงจรรูปฟิลเตอร์ที่ใช้ในลิเนียร์เฟสล็อกคัล	4
รูปที่ 2.3 แสดงความสัมพันธ์ระหว่างเฟสดีเทคเตอร์เกน(K_d)และ U_{10} ของสัญญาณอ้างอิง	5
รูปที่ 2.4 แสดงโมเดลของลิเนียร์เฟสล็อกคัล	6
รูปที่ 2.5 แสดงโบคไดอะแกรมของเฟสทรานสเฟอร์ฟังก์ชัน $H(j\omega)$	8
รูปที่ 2.6 แสดงโบคไดอะแกรมของเออเรอร์ทรานสเฟอร์ฟังก์ชัน $H_e(j\omega)$	9
รูปที่ 2.7 แสดงสัญญาณอินพุทของมัลติพลายเออร์เฟสดีเทคเตอร์	11
2.2 วงจรดิจิตอลเฟสล็อกคัล	
รูปที่ 2.8 แสดงบล็อกไดอะแกรมของดิจิตอลเฟสล็อกคัล	13
รูปที่ 2.9 แสดงเฟสดีเทคเตอร์ที่ใช้ในดิจิตอลเฟสล็อกคัล	14
รูปที่ 2.10 แสดงสเตทไดอะแกรมของเฟสฟรีเวนชีตีเทคเตอร์	15
รูปที่ 2.11 แสดงรูปคลื่นของสัญญาณสำหรับเฟสฟรีเวนชีตีเทคเตอร์	17
รูปที่ 2.12 แสดงกราฟระหว่างสัญญาณเอาต์พุตเฉลี่ยของเฟสฟรีเวนชีตีเทคเตอร์กับเฟสคลาดเคลื่อน	18
รูปที่ 2.13 แสดงโมเดลของดิจิตอลเฟสล็อกคัล	19
รูปที่ 2.14 แสดงกระบวนการ pull-in ของวงจร DPLL ที่ใช้ PFD	22
รูปที่ 2.15 แสดงวงจรสมมูลของการchargeประจุของตัวเก็บประจุในรูปฟิลเตอร์	22
2.3 วงจรสังเคราะห์ความถี่	
รูปที่ 2.16 แสดงรูปวงจรสังเคราะห์ความถี่แบบต่างๆ	28
รูปที่ 2.17 แสดงปรากฏการณ์ backlash ของเฟสฟรีเวนชีตีเทคเตอร์	36
รูปที่ 2.18 แสดงวงจรรูปฟิลเตอร์ที่มี C_3 ซึ่งทำให้เพิ่มค่าคงตัวเวลา	37
บทที่ 3 การคำนวณและการสร้าง	24
3.1 การออกแบบดิจิตอลเฟสล็อกคัล	
รูปที่ 3.1 แสดงคุณลักษณะของ VCO ระหว่างความถี่เชิงมุม ω_2 กับโวลเตจคอนโทรล	41
3.2 การออกแบบวงจรสังเคราะห์ความถี่	
รูปที่ 3.2 แสดงคุณลักษณะของ VCO สำหรับ CMOS IC ชนิด 74HC/HCT4046	44
รูปที่ 3.3 แสดงวงจรดิจิตอลเฟสล็อกคัลที่ใช้ในการทดลอง	45
รูปที่ 3.4 แสดงวงจรดิจิตอลเฟสล็อกคัลเมื่อใช้ prescaler(V) = 10	47
รูปที่ 3.5 แสดงวงจรดิจิตอลเฟสล็อกคัลเมื่อใช้วงจร dual-modulus prescaler	50

บทที่ 4 การทดลองและผลการทดลอง

51

รูปที่ 4.1 แสดงวงจรทดลองในการทดสอบคุณสมบัติของวงจร DPLL

51

รูปที่ 4.2 แสดงวงจรสังเคราะห์ความถี่โดยใช้ DPLL ที่ทำการออกแบบ

52

รูปที่ 4.3 แสดงวงจรสังเคราะห์ความถี่เมื่อเพิ่มวงจร Prescaler, $V = 10$

52

รูปที่ 4.4 แสดงวงจรสังเคราะห์ความถี่เมื่อใช้วงจร dual-modulus prescaler, $V = 10$

53

4.1 ผลการทดลองที่ได้จากการต่อวงจรทดลอง

รูปที่ 4.5 แสดงสัญญาณเอาต์พุตเมื่อสัญญาณอินพุตมีความถี่เป็น 500kHz

54

รูปที่ 4.6 แสดงสัญญาณเอาต์พุตเมื่อสัญญาณอินพุตมีความถี่เป็น 1MHz

54

รูปที่ 4.7 แสดงสัญญาณเอาต์พุตเมื่อสัญญาณอินพุตมีความถี่เป็น 2MHz

55

รูปที่ 4.8 แสดงสัญญาณอินพุตมีความถี่เป็น 10kHz

55

รูปที่ 4.9 แสดงสัญญาณเอาต์พุตเมื่อ $N = 100$

56

รูปที่ 4.10 แสดงสัญญาณเอาต์พุตเมื่อ $N = 101$

56

รูปที่ 4.11 แสดงสัญญาณเอาต์พุตเมื่อ $N = 102$

57

รูปที่ 4.12 แสดงสัญญาณเอาต์พุตเมื่อ $N = 150$

57

รูปที่ 4.13 แสดงสัญญาณเอาต์พุตเมื่อ $N = 200$

58

รูปที่ 4.14 แสดงสัญญาณเอาต์พุตเมื่อ Prescaler = 10, $N = 50$

58

รูปที่ 4.15 แสดงสัญญาณเอาต์พุตเมื่อ Prescaler = 10, $N = 51$

59

รูปที่ 4.16 แสดงสัญญาณเอาต์พุตเมื่อ Prescaler = 10, $N = 52$

59

รูปที่ 4.17 แสดงสัญญาณเอาต์พุตเมื่อ Prescaler = 10, $N = 60$

60

รูปที่ 4.18 แสดงสัญญาณเอาต์พุตเมื่อ Prescaler = 10, $N = 70$

60

รูปที่ 4.19 แสดงสัญญาณเอาต์พุตเมื่อ Prescaler = 10, $N = 80$

61

รูปที่ 4.20 แสดงสัญญาณเอาต์พุตเมื่อ Prescaler = 10, $N = 90$

61

รูปที่ 4.21 แสดงสัญญาณเอาต์พุตเมื่อ Prescaler = 10, $N = 100$

62

รูปที่ 4.22 แสดงสัญญาณเอาต์พุตเมื่อ $N_T = 500$

62

รูปที่ 4.23 แสดงสัญญาณเอาต์พุตเมื่อ $N_T = 501$

63

รูปที่ 4.24 แสดงสัญญาณเอาต์พุตเมื่อ $N_T = 502$

63

รูปที่ 4.25 แสดงสัญญาณเอาต์พุตเมื่อ $N_T = 600$

64

รูปที่ 4.26 แสดงสัญญาณเอาต์พุตเมื่อ $N_T = 700$

64

รูปที่ 4.27 แสดงสัญญาณเอาต์พุตเมื่อ $N_T = 800$

65

รูปที่ 4.28 แสดงสัญญาณเอาต์พุตเมื่อ $N_T = 900$

65

รูปที่ 4.29 แสดงสัญญาณเอาต์พุตเมื่อ $N_T = 1000$

66

4.2 ผลการทดลองที่ได้จากการเลียนแบบการทำงานโดยใช้โปรแกรมสำเร็จรูป

รูปที่ 4.30 แสดงโบตาไดอะแกรมของเฟสทรานสเฟอร์ฟังก์ชันวงจรทดลองที่ 2

66

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.31 แสดงโบคไดอะแกรมของเออเรอร์ทรานสเฟอร์ฟังก์ชันของวงจรทดลองที่ 2	67
รูปที่ 4.32 แสดงโบคไดอะแกรมของเฟสทรานสเฟอร์ฟังก์ชันวงจรทดลองที่ 3	67
รูปที่ 4.33 แสดงโบคไดอะแกรมของเออเรอร์ทรานสเฟอร์ฟังก์ชันของวงจรทดลองที่ 3	68
รูปที่ 4.34 แสดงโบคไดอะแกรมของเฟสทรานสเฟอร์ฟังก์ชันวงจรทดลองที่ 4	68
รูปที่ 4.35 แสดงโบคไดอะแกรมของเออเรอร์ทรานสเฟอร์ฟังก์ชันของวงจรทดลองที่ 4	69
รูปที่ 4.36 แสดง step response ของเฟสทรานสเฟอร์ฟังก์ชันวงจรทดลองที่ 2	69
รูปที่ 4.37 แสดง step response ของเออเรอร์ทรานสเฟอร์ฟังก์ชันวงจรทดลองที่ 2	70
รูปที่ 4.38 แสดง step response ของเฟสทรานสเฟอร์ฟังก์ชันวงจรทดลองที่ 3	70
รูปที่ 4.39 แสดง step response ของเออเรอร์ทรานสเฟอร์ฟังก์ชันวงจรทดลองที่ 3	71
รูปที่ 4.40 แสดง step response ของเฟสทรานสเฟอร์ฟังก์ชันวงจรทดลองที่ 4	71
รูปที่ 4.41 แสดง step response ของเออเรอร์ทรานสเฟอร์ฟังก์ชันวงจรทดลองที่ 4	72
รูปที่ 4.42 แสดงผลตอบสนองชั่วขณะของวงจรดิจิตอลเฟสล็อก	72
รูปที่ 4.43 แสดงผลตอบสนองชั่วขณะของวงจรสังเคราะห์ความถี่โดยใช้ดิจิตอล เฟสล็อก (N=100) ระบบเข้าสู่สภาวะล็อก	73
รูปที่ 4.44 แสดงผลตอบสนองชั่วขณะของวงจรสังเคราะห์ความถี่โดยใช้ดิจิตอล เฟสล็อก (N=100) ระบบหลุดจากสภาวะล็อก	73
รูปที่ 4.45 แสดงผลตอบสนองชั่วขณะของวงจรสังเคราะห์ความถี่โดยใช้ดิจิตอล เฟสล็อกเมื่อเพิ่มวงจร Prescaler, $V=10$ ($N_T=707$)	74
รูปที่ 4.46 แสดงผลตอบสนองชั่วขณะของวงจรสังเคราะห์ความถี่โดยใช้ดิจิตอล เฟสล็อกเมื่อใช้วงจร Dual-modulus prescaler, $V=10$ ($N_T=707$)	74
รูปที่ 4.47 กราฟแสดงคุณลักษณะของ VCO ระหว่างความถี่ $VCO(f_{VCO})$ และ โวล เตจคอนโทรล (V_{VCOIN})	75

สารบัญตาราง

	หน้า
บทที่ 2 ทฤษฎีและหลักการ	2
2.2 วงจรดิจิทัลเฟสล็อกคัล (DPLL)	
ตาราง 2.1 แสดงสูตรต่างๆของเฟสล็อกคัล	20
ตาราง 4.1 แสดงความสัมพันธ์ระหว่างความถี่(f_{vco})และโวลเตจคอนโทรล	75
(V_{vcoin})	



บทที่ 1

บทนำ

วงจรสังเคราะห์ความถี่เป็นการประยุกต์ใช้งานที่สำคัญอันหนึ่งของวงจรเฟสล็อกคูล (PLL) และ วงจรดิจิตอลเฟสล็อกคูล ซึ่งใช้ทั่วไปในการประยุกต์ใช้งานการสื่อสารคลื่นวิทยุ เรดาร์ การสื่อสารดิจิตอล และอื่นๆ


ในปัจจุบัน เนื่องจากการพัฒนาทางด้านเซมิคอนดักเตอร์ (semiconductor) สามารถสร้าง ฟังก์ชันบล็อกต่างๆลงบนชิป เช่น ออสซิลเลเตอร์(oscillator),เฟสดีเทคเตอร์(PD),วงจรหารความถี่ (frequency) และอื่นๆ ฟังก์ชันบล็อกของวงจรเฟสล็อกคูลประกอบด้วยส่วนของเฟสดีเทคเตอร์,ส่วนของ วงจรกรองสัญญาณความถี่ต่ำผ่าน และส่วนของวงจรVCO สำหรับวงจรดิจิตอลเฟสล็อกคูลจะมีฟังก์ชัน บล็อกที่ประกอบไปด้วยฟังก์ชันบล็อกที่เป็นทั้ง analog และ digital ส่วนที่เป็น digitalจริงๆมีเพียงส่วน เดียวคือ วงจรเฟสดีเทคเตอร์ หลักการทำงานของดิจิตอลเฟสล็อกคูลจะเหมือนกับวงจรลิเนียร์เฟสล็อกคูล (LPLL) ดังนั้นจึงสามารถใช้ทฤษฎีบางส่วนของ LPLLได้ อย่างไรก็ดี การทำงานในบางส่วนของดิจิ ตอลเฟสล็อกคูลจะแตกต่างจากลิเนียร์เฟสล็อกคูลโดยสิ้นเชิง

ในการศึกษานี้จะทำการศึกษาดังหลักการทำงานของวงจรเฟสล็อกคูล, วงจรดิจิตอลเฟสล็อกคูล และการประยุกต์ใช้งานของวงจรดิจิตอลเฟสล็อกคูลในการทำเป็นวงจรสังเคราะห์ความถี่ รวมถึงวิธีออก แบบ ได้ทำการออกแบบและทำการทดลองเปรียบเทียบกับผลที่ได้จากการเลียนแบบการทำงานโดยใช้ โปรแกรมสำเร็จรูป การออกแบบนี้จะมีการพิจารณา 2 แบบ คือ การออกแบบที่ต้องการการกวดสัญญาณ รบกวน และ การออกแบบที่ไม่ต้องพิจารณาให้มีการกวดสัญญาณรบกวนด้วย

บทที่ 2

ทฤษฎีและหลักการ

วงจรเฟสล็อกประกอบด้วยฟังก์ชันบล็อกต่างๆคือ ส่วนที่เป็นเฟสดีเทคเตอร์,ส่วนวงจรกรองสัญญาณความถี่ต่ำผ่านและวงจรโวลเตจคอนโทรลอสซิลเลเตอร์(VCO) เราจะอธิบายหลักการพื้นฐานของเฟสล็อกโดยเริ่มพิจารณาจากวงจรลิเนียร์เฟสล็อกแสดงบล็อกไดอะแกรมดังรูป 2.1



รูปที่ 2.1 แสดงบล็อกไดอะแกรมของลิเนียร์เฟสล็อก (LPLL)

2.1 วงจรลิเนียร์เฟสล็อก (LPLL)

2.1.1 การทำงานในสภาวะล็อก

ถ้าเราสมมุติว่า ลิเนียร์เฟสล็อกอยู่ในสภาวะล็อก และยังคงอยู่ในสภาวะล็อกต่อไปในอนาคตอันไกลแบบจำลองทางคณิตศาสตร์ ที่ใช้คำนวณหาเฟสทรานสเฟอร์ฟังก์ชัน $H(s)$ ซึ่งเป็นความสัมพันธ์ระหว่างเฟส θ_1 ของสัญญาณอินพุต และเฟส θ_2 ของสัญญาณ เอาท์พุต ดังนี้

$$H(s) = \frac{\Theta_2(s)}{\Theta_1(s)} \quad (2.1)$$

เมื่อ $\Theta_1(s)$ และ $\Theta_2(s)$ เป็นลาปลาซทรานส์ฟอร์มของเฟส $\theta_1(t)$ และ $\theta_2(t)$ ตามลำดับ ซึ่ง $H(s)$ จะถูกเรียกว่า เฟสทรานสเฟอร์ฟังก์ชัน ในการที่จะหา $H(s)$ เราจะต้องรู้ทรานสเฟอร์ฟังก์ชันของแต่ละบล็อก ในรูปที่ 2.1 ซึ่งจะเริ่มจาก เฟสดีเทคเตอร์ (phase detector) สมมุติว่าสัญญาณอินพุตของ ลิเนียร์เฟสล็อก เป็นสัญญาณไซน์เวฟ (sinewave)

$$u_1(t) = U_{10} \sin(\omega_1 t + \theta_1) \quad (2.2)$$

และด้วยเหตุที่สัญญาณเอาท์พุต มักจะเป็นสัญญาณ square wave จึงสามารถเขียนในรูปของอนุกรมฟูเรียร์ได้เป็น

$$u_2(t) = U_{20} [4/\pi \cos(\omega_2 t + \theta_2) + 4/3\pi \cos(3\omega_2 t + \theta_2) + \dots] \quad (2.3)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เทอมแรกในวงเล็บจะเป็นส่วนประกอบพื้นฐาน (fundamental component) ดังนั้น สัญญาณเอาต์พุต ที่ได้จากวงจรคูณสัญญาณ u_1 และ u_2 จะได้เป็น

$$u_d(t) = u_1(t) u_2(t) = U_{10} U_{20} \sin(\omega_1 t + \theta_1) \times [4/\pi \cos(\omega_2 t + \theta_2) + 4/3\pi \cos(3\omega_2 t + \theta_2) + \dots] \quad (2.4)$$

เมื่อวงจร ลิเนียร์เฟสล็อกอยู่ ในสภาวะล็อก ความถี่ ω_1 จะเท่ากับ ω_2 และ จะได้สัญญาณ $u_d(t)$ เป็น

$$u_d(t) = U_{10} U_{20} [2/\pi \sin \theta_e + \dots] \quad (2.5)$$

เมื่อ $\theta_e = \theta_1 - \theta_2$ เป็นเฟสคลาดเคลื่อน (phase error) เทอมแรกของสมการนี้จะเป็นเทอมของสัญญาณไฟตรงที่ต้องการในขณะที่เทอมที่มีความถี่สูงถูกกำจัดทิ้งโดยฟิลเตอร์ กำหนดให้ $K_d = 2U_{10}U_{20} / \pi$ เมื่อไม่พิจารณาสัญญาณความถี่สูงจะได้

$$U_d(t) \approx K_d \sin \theta_e \quad (2.6)$$


เมื่อ K_d เรียกว่า อัตราขยายของดีเทคเตอร์ (detector gain) เมื่อค่าเฟสคลาดเคลื่อนมีค่าน้อยมากค่าของฟังก์ชันไซน์จะประมาณได้ว่าเป็นค่ามุม θ_e เราจะได้


$$U_d(t) \approx K_d \theta_e \quad (2.7)$$

จากสมการแสดงถึงความเป็นเชิงเส้นของวงจรเฟสดีเทคเตอร์ หน่วยของ K_d จะเป็น rad/V ซึ่ง K_d จะเป็นสัดส่วนกับ U_{10} และ U_{20} แต่โดยปกติแล้ว U_{20} จะเป็นค่าคงที่ ดังนั้น K_d จะเป็นฟังก์ชันเชิงเส้นของระดับสัญญาณ อินพุต U_{10} ซึ่งแสดงดังรูป 2.3 เนื่องจากวงจรคูณสัญญาณจะอิ่มตัวเมื่อสัญญาณเอาต์พุตของมันมีค่าใกล้เคียงกับระดับไฟเลี้ยงที่จ่ายให้กับวงจร ฟังก์ชันจะแฟลตที่ระดับสัญญาณสูง ๆ

และค่า K_d จะเข้าสู่ค่า asymptot limit

สรุปได้ว่าเมื่อ ลิเนียร์เฟสล็อกเข้าสู่สภาวะล็อก วงจรเฟสดีเทคเตอร์จะแสดงตัวเป็น Zero Order Block ซึ่งมีเกนเป็น K_d





รูป 2.2 แสดงวงจรรูปฟิลเตอร์ที่ใช้ในลิเนียร์เฟสล็อกคูล

(a) Passive lag filter

(b) Active lag filter

(c) Active PI filter

สามารถแสดงทรานสเฟอร์ฟังก์ชันของรูป 2.2(a) ได้ดังนี้

$$F(s) = \frac{1 + s\tau_2}{1 + s(\tau_1 + \tau_2)} \quad (2.8)$$

เมื่อ $\tau_1 = R_1 C$ และ $\tau_2 = R_2 C$

สามารถแสดงทรานสเฟอร์ฟังก์ชันของรูป 2.2(b) ได้ดังนี้

$$F(s) = K_a \frac{1 + s\tau_2}{1 + s\tau_1} \quad (2.9)$$

เมื่อ $\tau_1 = R_1 C_1$ และ $\tau_2 = R_2 C_2$, $K_a = -C_1 / C_2$

สามารถแสดงทรานสเฟอร์ฟังก์ชันของรูป 2.2(c) ได้ดังนี้

$$F(s) = \frac{1 + s\tau_2}{s\tau_1} \quad (2.10)$$

เมื่อ $\tau_1 = R_1 C$ และ $\tau_2 = R_2 C$


ทรานสเฟอร์ฟังก์ชันของวงจรรูปฟิลเตอร์ทั้ง 3 ซึ่งแสดงในสมการ (2.8) ถึง (2.10)

ต่อไปเราต้องการทรานสเฟอร์ฟังก์ชันของวงจร VCO ความถี่เชิงมุมของ VCO แสดงดังนี้

$$\omega_2(t) = \omega_0 + \Delta\omega_2(t) = \omega_0 + K_o u_f(t)$$

เมื่อ K_o เป็นอัตราขยายของวงจร VCO (หน่วยเป็น $\text{rad s}^{-1}\text{V}^{-1}$) แต่แบบจำลองของวงจร VCO จะต้องเกี่ยวข้องกับเอาต์พุตเฟส θ_2 ไม่ใช่ความถี่ ω_2 ดังนั้นจะได้เฟส θ_2 โดยการอินทิเกรต $\Delta\omega_2$

$$\theta_2(t) = \int \Delta\omega_2 dt = K_o \int u_f dt$$



รูป 2.3 แสดงความสัมพันธ์ระหว่างเฟสดีเทกเตอร์เกน (K_d) และ ขนาด U_{i0} ของสัญญาณอ้างอิง

ในการแปลงลาปลาซ การอินทิเกรตเมื่อเทียบกับเวลาจะสอดคล้องกับการหารด้วย s ดังนั้นจะได้
ลาปลาซทรานสฟอร์มของ เอาท์พุทเฟส Θ_2 เป็น

$$\Theta_2(s) = \frac{K_o}{s} U_f(s) \quad (2.11)$$

ดังนั้นจะได้ทรานสฟอร์มฟังก์ชันของ VCO เป็นดังนี้

$$\frac{\Theta_2(s)}{U_f(s)} = \frac{K_o}{s} \quad (2.12)$$

สำหรับสัญญาณเฟสวงจร VCO จะแสดงตัวเป็นอินทิเกรเตอร์ ตอนนี้เราสามารถเขียนแบบจำลอง
ของ ลิเนียร์เฟสบล็อกได้ ดังรูปที่ 2.4 จากแบบจำลองนี้ ทำให้เราสามารถจะวิเคราะห์การทำงานของวงจร
ลิเนียร์เฟสบล็อกได้ เช่น ความสามารถของระบบในการรักษาการแทรกคั้งของเฟสเมื่อมีการเปลี่ยนแปลงเฟส
หรือความถี่หรือการกระตุ้นจากสัญญาณอื่น ๆ จากแบบจำลองในรูปที่ 2.4 เฟสทรานสฟอร์มฟังก์ชัน $H(s)$
สามารถเขียนได้เป็น


$$H(s) = \frac{\Theta_2(s)}{\Theta_1(s)} = \frac{K_o K_d F(s)}{s + K_o K_d F(s)} \quad (2.13)$$

นอกจากนี้ จากเฟสทรานสฟอร์มฟังก์ชัน สามารถกำหนด error transfer function $H_e(s)$ ได้ดังนี้

$$H_e(s) = \frac{\Theta_e(s)}{\Theta_1(s)} = \frac{s}{s + K_o K_d F(s)} \quad (2.14)$$

$H_e(s)$ เป็นความสัมพันธ์ระหว่างเฟสคลาดเคลื่อนกับเฟสอินพุท และความสัมพันธ์ระหว่าง $H_e(s)$
และ $H(s)$ จะเป็น

$$H_e(s) = 1 - H(s) \quad (2.15)$$



รูป 2.4 แสดงโมเดลของลิเนียร์เฟสล็อกคูล

เพื่อที่จะวิเคราะห์เฟสทรานสเฟอร์ฟังก์ชัน เราจำเป็นต้องเพิ่มทรานสเฟอร์ฟังก์ชันของลูปฟิลเตอร์เข้าไป (สมการ (2.8) ถึง (2.10)) ในสมการ (2.13) จะได้สมการต่าง ๆ ดังนี้

- สำหรับวงจร passive lag filter

$$H(s) = \frac{K_o K_d \frac{1+s\tau_2}{\tau_1 + \tau_2}}{s^2 + s \frac{1+K_o K_d \tau_2}{\tau_1 + \tau_2} + \frac{K_o K_d}{\tau_1 + \tau_2}} \quad (2.16)$$

- สำหรับวงจร active lag filter

$$H(s) = \frac{K_o K_d K_a \frac{1+s\tau_2}{\tau_1}}{s^2 + s \frac{1+K_o K_d K_a \tau_2}{\tau_1} + \frac{K_o K_d K_a}{\tau_1}} \quad (2.17)$$

- สำหรับวงจร active PI filter

$$H(s) = \frac{K_o K_d \frac{1+s\tau_2}{\tau_1}}{s^2 + s \frac{K_o K_d \tau_2}{\tau_1} + \frac{K_o K_d}{\tau_1}} \quad (2.18)$$

ในวงจรและทฤษฎี control จะเขียนตัวส่วนของทรานสเฟอร์ฟังก์ชันในเทอมของนอมอลไลซ์ ดังนี้

$$\text{ตัวส่วนของทรานเฟอร์ฟังก์ชัน} = s^2 + 2\zeta\omega_n s + \omega_n^2$$

เมื่อ ω_n คือ ความถี่ธรรมชาติ (natural frequency) และ ζ เป็น damping factor ตัวส่วนของสมการ (2.16), (2.17), (2.18) สามารถเขียนโดยใช้รูปแบบดังกล่าวได้คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- สำหรับ passive lag filter

$$\omega_n = \sqrt{\frac{K_o K_d}{\tau_1 + \tau_2}} \quad \zeta = \frac{\omega_n}{2} \left(\tau_2 + \frac{1}{K_o K_d} \right) \quad (2.19)$$

- สำหรับ active lag filter

$$\omega_n = \sqrt{\frac{K_o K_d K_a}{\tau_1}} \quad \zeta = \frac{\omega_n}{2} \left(\tau_2 + \frac{1}{K_o K_d K_a} \right) \quad (2.20)$$

- สำหรับ active PI filter

$$\omega_n = \sqrt{\frac{K_o K_d}{\tau_1}} \quad \zeta = \frac{\omega_n \tau_2}{2} \quad (2.21)$$

เมื่อเราแทน ω_n และ ζ ลงในสมการ (2.16) , (2.17) , (2.18) จะได้เฟสทรานสเฟอร์ฟังก์ชันเป็นดังนี้

- สำหรับ passive lag filter

$$H(s) = \frac{s\omega_n \left(2\zeta - \frac{\omega_n}{K_o K_d} \right) + \omega_n^2}{s^2 + 2s\zeta\omega_n + \omega_n^2} \quad (2.22)$$

- สำหรับ active lag filter

$$H(s) = \frac{s\omega_n \left(2\zeta - \frac{\omega_n}{K_o K_d K_a} \right) + \omega_n^2}{s^2 + 2s\zeta\omega_n + \omega_n^2} \quad (2.23)$$

- สำหรับ active PI filter

$$H(s) = \frac{2s\zeta\omega_n + \omega_n^2}{s^2 + 2s\zeta\omega_n + \omega_n^2} \quad (2.24)$$

เทอม $K_d K_o$ ในสมการ (2.22) และ (2.24) จะเรียกว่าอัตราขยายวงรอบและสมการ (2.23) เทอม $K_d K_o K_a$ จะเป็นอัตราขยายวงรอบ

กรณีที่เงื่อนไข $K_d K_o \gg \omega_n$ หรือ $K_d K_o K_a \gg \omega_n$ เป็นจริง ระบบลิเนียร์เฟสล็คคูลูปนี้จะเป็นระบบที่มีอัตราขยายวงรอบที่สูง (high-gain loop) ถ้าเงื่อนไขเป็นตรงกันข้าม ระบบนี้จะถูกเรียกว่า ระบบที่มีอัตราขยายวงรอบต่ำ (low - gain loop) ในทางปฏิบัติส่วนมากวงจร ลิเนียร์เฟสล็คคูลูปจะเป็น high-gain loop สำหรับ high-gain loop สมการ(2.22) ถึง (2.24) จะประมาณได้เท่ากัน คือ

$$H(s) \approx \frac{2s\zeta\omega_n + \omega_n^2}{s^2 + 2s\zeta\omega_n + \omega_n^2} \quad (2.25)$$


ในทำนองเดียวกัน กรณีสมมติว่าเป็น high-gain loop เราจะได้ เออเรอร์ทรานสเฟอร์ฟังก์ชัน $H_e(s)$ สำหรับฟิลเตอร์ทั้ง 3 ชนิดเหมือนกันเป็นดังนี้

$$H_e(s) \approx \frac{s^2}{s^2 + 2s\zeta\omega_n + \omega_n^2} \quad (2.26)$$

เพื่อที่จะดูผลตอบสนองชั่วขณะ (transient response) ของระบบสามารถทำได้โดยการพล็อตโพลล็คคูลูปของทรานสเฟอร์ฟังก์ชัน โดยแทน $s = j\omega$ ในสมการ (2.25)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อเราพล็อตกราฟขนาด (magnitude: absolute value) $|H(j\omega)|$ ในรูปของ ω (รูป 2.5) ซึ่ง scale ทั้ง 2 แกนเป็น scale log แกนความถี่จะถูกทำการนอโมไลซ์ไปที่ความถี่ธรรมชาติ ω_n เราจะเห็นว่าวงจรเฟสลือคูลูปอันดับที่ 2 แสดงตัวเป็นวงจรกรองสัญญาณความถี่ต่ำผ่านสำหรับสัญญาณเฟสอินพุต $\theta_1(t)$ ซึ่งมีความถี่อยู่ระหว่างศูนย์ไปจนถึงประมาณ ω_n นั้นหมายความว่าวงจรอันดับที่ 2 (2nd order) เฟสลือคูลูปสามารถจะแทรกตามเฟสโมดูลชันและความถี่โมดูลชัน ซึ่งเป็นสัญญาณอ้างอิงไปเรื่อยๆ ตราบเท่าที่ความถี่ของสัญญาณนั้นยังคงอยู่ภายในช่วงความถี่เชิงมุมระหว่าง 0 และ ω_n




รูป 2.5 แสดงโบดโคอะแกรมของเฟสทรานสเฟอร์ฟังก์ชัน $H(j\omega)$

damping factor (ζ) มีความสำคัญต่อการทำงานของลิเนียร์เฟสลือคูลูป สำหรับ $\zeta = 1$ ระบบจะอยู่ในสภาวะ critical damp ถ้าค่า ζ มีค่าน้อยกว่า 1 ผลตอบสนองทางความถี่ชั่วขณะจะเริ่มออสซิลเลต ถ้ามีค่ามากกว่า 1 จะเป็นสภาวะ overshoot ในทางปฏิบัติทั่วไป ต้องการผลตอบสนองทางความถี่ที่ราบเรียบ ซึ่งทรานสเฟอร์ฟังก์ชันที่ได้ผลดังกล่าวจะมีค่า $\zeta = 1/\sqrt{2} = 0.7$ ซึ่งจะสอดคล้องกับวงจรกรองสัญญาณความถี่ต่ำผ่านชนิดบัตเตอร์เวิร์ธ อันดับที่ 2 ถ้า ζ มีค่ามากกว่า 1 กราฟของทรานสเฟอร์ฟังก์ชันจะเรียบและจะเข้าสู่สภาวะที่เสถียร

โบดพล็อตของ $H_c(s)$ แสดงดังรูปที่ 2.6 โดยเลือกค่า $\zeta = 0.707$ จากกราฟแสดงให้เห็นว่า เมื่อความถี่ที่ทำการมอดมีค่าต่ำกว่าค่าความถี่ธรรมชาติ ω_n ค่าเฟสคลาดเคลื่อน จะยังคงมีค่าน้อยๆ เมื่อความถี่เพิ่มขึ้น เฟสคลาดเคลื่อนจะเริ่มมากขึ้น จนมีค่าเท่ากับเฟสอ้างอิง θ_1 ซึ่งนั่นจะหมายความว่าวงจรเฟสลือคูลูป จะไม่สามารถคงสภาวะเฟสแทรกถึงได้อีกต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.6 แสดงโบดโคแอมแกรมของเออเรอร์ทรานสเฟอร์ฟังก์ชัน $H_c(j\omega)$

จากที่กล่าวมาเราจะเห็นว่าแบบจำลองแบบเป็นเชิงเส้นเหมาะสมที่สุดที่จะอธิบายพฤติกรรมการแทรกคั้งของเฟสล็คคูลูป ถ้าสมมุติว่าเฟสล็คคูลูปอยู่ในสภาวะล็คคูลูป ถ้าเฟสล็คคูลูปไม่อยู่ในสภาวะล็คคูลูป ค่าเฟสคลาดเคลื่อนจะมีค่ามากและแบบจำลองเชิงเส้นจะไม่แปรผันอยู่นาน (longer valid) เมื่อเราคำนวณกระบวนการแอกควิชชัน (acquisition process) ของเฟสล็คคูลูป เราจะต้องใช้แบบจำลองเฟสล็คคูลูปที่ไม่เป็นเชิงเส้น

2.1.2 Hold range

ขนาดของ hold range สามารถคำนวณได้ เมื่อมีค่าเฟสคลาดเคลื่อนเป็น $\pi/2$ ในกรณีนี้เราจะได้

$$\omega_1 = \omega_o + \Delta\omega_H \quad (2.27)$$

เมื่อ $\Delta\omega_H$ เป็น hold range สำหรับสัญญาณเฟส $\theta_1(t)$ จะได้เป็น

$$\theta_1(t) = \Delta\omega_H \cdot t \quad (2.28)$$

เมื่อทำการแปลงลาปลาซของสมการ (2.28) จะได้

$$\theta_1(s) = \frac{\Delta\omega}{s^2} \quad (2.29)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และเราสามารถคำนวณหาค่าเฟสคลาดเคลื่อนจากสมการ (2.14) ได้ว่า

$$\theta_e(s) = \theta_1(s)H_e(s) = \frac{\Delta\omega_H}{s^2} \cdot \frac{s}{s + K_o K_d F(s)} \quad (2.30)$$

ใช้ทฤษฎีการหาค่าสุดท้ายของการแปลงลาปลาซ จะได้ค่าเฟสคลาดเคลื่อนในแกนของเวลา(time domain) เป็น

$$\lim_{t \rightarrow \infty} \theta_e(t) = \lim_{s \rightarrow 0} s\theta_e(s) = \frac{\Delta\omega}{K_o K_d F(0)} \quad (2.31)$$

เราทราบมาแล้วว่า วงจรเฟสล็อกจะเป็นเชิงเส้นเมื่อใช้การแปลงลาปลาซ ดังนั้นสมการ (2.31) จะใช้กับค่า θ_e ที่มีค่าน้อย ๆ เท่านั้น ถ้าค่าเฟสคลาดเคลื่อนมีค่ามากกว่านี้เราจะได้ว่า

$$\lim_{t \rightarrow \infty} \sin \theta_e(t) = \frac{\Delta\omega_H}{K_o K_d F(0)} \quad (2.32)$$

ที่ค่าจำกัดของ hold range , $\theta_e = \pi/2$ ดังนั้น $\sin \theta_e$ จะเท่ากับ 1 จะทำให้ได้ว่า

$$\Delta\omega_H = K_d K_o F(0) \quad (2.33)$$

ค่าอัตราขยายไฟตรง (DC gain) ของลูปฟีดแบ็ค จะมีค่าขึ้นกับชนิดของวงจรกรองสัญญาณที่ใช้ สำหรับวงจร passive lag filter ค่าอัตราขยายไฟตรง $F(0) = 1$ สำหรับวงจร active lag filter ค่าอัตราขยายไฟตรง $F(0) = K_a$ และสำหรับ active PI filter จะมีค่าน้อยที่สุดตามทฤษฎีเป็น ∞ ดังนั้น เราจะได้ค่า hold range เป็น

- สำหรับ passive lag filter

$$\Delta\omega_H = K_d K_o \quad (2.34)$$

- สำหรับ active lag filter

$$\Delta\omega_H = K_d K_o K_a \quad (2.35)$$

- สำหรับ active PI filter

$$\Delta\omega_H \rightarrow \infty \quad (2.36)$$

สำหรับการใช้งานจริงของวงจร active PI filter ค่า hold range จริงๆ จะถูกจำกัดโดยช่วงความถี่ใช้งานของวงจร VCO

2.1.3 Lock range

เราสมมติว่าวงจรลิเนียร์เฟสล็อกยังไม่อยู่ในสภาวะล็อกและความถี่อ้างอิงเป็น $\omega_1 = \omega_o + \Delta\omega$ และให้สัญญาณอ้างอิงของลิเนียร์เฟสล็อกเป็น

$$u_1(t) = U_{1o} \sin(\omega_o t + \Delta\omega t)$$

และสัญญาณเอ้าพุทเป็น

$$u_2(t) = U_{2o} W(\omega_o t)$$

เมื่อ $W(\omega_o t)$ เป็น Walsh function แสดงดังเส้นประในรูปที่ 2.7(b) จากสมการที่ (2.2) และ (2.3) วงจรเฟสล็อกเตอร์จะให้สัญญาณเอ้าพุท เป็น


$$u_d(t) = K_d \sin(\Delta\omega t) + \text{เทอมที่มีความถี่สูงขึ้น}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่เทอมที่มีความถี่สูงจะถูกลำดับทิ้งไปโดยวงจรรูปฟิลเตอร์ ที่เอาต์พุตของรูปฟิลเตอร์จะได้สัญญาณ $u_f(t)$ เป็น

$$u_f(t) \approx K_d |F(\Delta\omega)| \sin(\Delta\omega t) \quad (2.37)$$

ซึ่งเป็นสัญญาณไฟสลับ ที่จะถูกนำไปมอดูเลตแบบ ฟรีควเ้นซิมมอดูเลต ที่ VCO ค่าพิคของการเบี่ยงเบนความถี่ จะเท่ากับ $K_d K_o |F(\Delta\omega)|$



รูป 2.7 แสดงสัญญาณอินพุตของมัลติพลายเออร์เฟสดีเทกเตอร์

(a) สัญญาณ $u_1(t)$ คือ ไซน์เวฟ เส้นประ : เฟส $\theta_1 = 0$, เส้นทึบ : เฟส $\theta_1 > 0$

(b) สัญญาณ $u_2(t)$ คือ ซิมเมทรีสแควเวฟ เส้นประ : $\theta_2 = 0$, เส้นทึบ : $\theta_2 > 0$

2.1.4 Pull-in range

สมมุติว่า ลิเนียร์เฟสล็อกยังไม่อยู่ในสภาวะล็อก ความถี่ของสัญญาณอ้างอิงเป็น $\omega_i = \omega_o + \Delta\omega$ วงจร VCO ออสซิลเลตที่ความถี่กลาง ω_o ดังนั้นสัญญาณเอาต์พุต u_o ของวงจรเฟสดีเทกเตอร์จะเป็นไซน์เวฟมีความถี่ $\Delta\omega$ ซึ่งเป็นสัญญาณไฟสลับ สมมุติว่า $\Delta\omega$ มีค่ามากจนกระบวนการล็อกอินไม่เกิดขึ้น และสมมุติว่า ใช้วงจรกรองสัญญาณแบบ passive lag สัญญาณ u_d จะถูกลดทอนโดยรูปฟิลเตอร์ สัญญาณเอาต์พุต u_f จะเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นสัญญาณไฟสลับและจะไปมอดูเลตแบบ FM ที่ VCO ในช่วงครึ่งไซเคิลบวกของ ω_c ความถี่ของสัญญาณเอ๊าท์พุท ω_2 จะเพิ่มขึ้น และจะมีค่าลดลงในครึ่งไซเคิลลบ เนื่องจากค่าพิคของความถี่เอ๊าท์พุท ω_2 จะไม่เท่ากับ ω_1 เลย เราก็จะคิดได้ว่า ลิเนียร์เฟสล็อกคัล จะไม่เข้าสู่สภาวะล็อก

เราจะเห็นว่าค่า $\Delta\omega$ ระหว่างความถี่อ้างอิง ω_1 และความถี่เอ๊าท์พุท ω_2 ไม่เป็นค่าคงที่ ซึ่งจะแปรผันโดยความถี่ที่ทำการมอดจากสัญญาณเอ๊าท์พุทของ VCO ถ้าความถี่ $\omega_2(t)$ ถูกมอดในทิศทางบวก ค่า $\Delta\omega$ จะน้อยลง และเข้าสู่ค่าที่น้อยที่สุด $\Delta\omega_{\min}$ ถ้า $\omega_2(t)$ ถูกมอด ในทิศทางลบ $\Delta\omega$ จะมีค่าเพิ่มขึ้นจนเข้าถึงค่าสูงสุด $\Delta\omega_{\max}$ เพราะค่า $\Delta\omega(t)$ จะมีค่าไม่คงที่ ค่าที่ได้จากการมอดกับ VCO จะเป็นดังนี้ คือ ระยะเวลาของครึ่งไซเคิลที่ $\omega_2(t)$ ถูกมอดในทิศทางบวก จะยาวนานกว่าครึ่งไซเคิลซึ่ง $\omega_2(t)$ ถูกมอดในทางลบ ดังนั้นค่าความถี่เฉลี่ย ω_2 ของ VCO จะมีค่าสูงกว่าที่ไม่มีการมอด ความถี่ของ VCO ก็จะถูกดึงเข้าสู่ทิศทางที่ใกล้กับสัญญาณอ้างอิง

ความไม่สมมาตรของสัญญาณ $\omega_2(t)$ จะขึ้นอยู่กับค่าเฉลี่ยของ $\Delta\omega$ การไม่สมมาตรจะมีมากขึ้นถ้า $\Delta\omega$ มีค่าลดลง ถ้าค่าเฉลี่ยของ $\omega_2(t)$ ดึงไปในทิศทางที่เข้าใกล้ ω_1 (ซึ่งสมมุติว่ามากกว่า ω_2) การไม่สมมาตรของสัญญาณ $\omega_2(t)$ จะมีมากขึ้น ซึ่งจะทำให้ ω_2 ถูกดึงไปในทิศทางบวกมากขึ้น กระบวนการนี้จะเกิดขึ้นใหม่เรื่อยๆ ภายใต้งานไขที่แน่นอน ดังนั้นความถี่เอ๊าท์พุท ω_2 ก็จะเข้าถึงความถี่อ้างอิง ω_1 ได้ในที่สุดปรากฏการณ์นี้เราจะเรียกว่า pull-in process

การวิเคราะห์ทางคณิตศาสตร์แสดงให้เห็นว่า กระบวนการ pull - in นี้ จะเกิดขึ้นเมื่อไรก็ตามที่ $\Delta\omega$ มีค่าน้อยกว่าค่าวิกฤต คือค่า pull - in range $\Delta\omega_p$ ส่วนในกรณีที่ค่า $\Delta\omega$ มีค่ามากกว่า $\Delta\omega_p$ กระบวนการ pull - in จะไม่เกิดขึ้น เพราะว่าปรากฏการณ์ดึงไม่สามารถจะเกิดขึ้นได้อีก การพิสูจน์ทางคณิตศาสตร์ในการหา pull - in range ทำได้ยาก ซึ่งเราจะยกมาเพียงผลลัพธ์เท่านั้น สิ่งสำคัญที่ต้องจำไว้คือ ค่า pull - in range นั้นจะขึ้นอยู่กับชนิดของลูปฟิลเตอร์ ค่ะไปนี้เป็นสูตรในการหา pull - in range

● สำหรับ passive lag filter

Low-gain loops

$$\Delta\omega_p \approx \frac{4}{\pi} \sqrt{2\zeta\omega_n K_o K_d - \omega_n^2} \quad (2.38)$$

High-gain loops

$$\Delta\omega_p \approx \frac{4\sqrt{2}}{\pi} \sqrt{\zeta\omega_n K_o K_d}$$

● สำหรับ active lag filter

Low-gain loops

$$\Delta\omega_p \approx \frac{4}{\pi} \sqrt{2\zeta\omega_n K_o K_d - \frac{\omega_n^2}{K_a}} \quad (2.39)$$

High-gain loops

$$\Delta\omega_p \approx \frac{4\sqrt{2}}{\pi} \sqrt{\zeta\omega_n K_o K_d}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- สำหรับ active PI filter (ทั้ง low gain loop และ high gain loop)

$$\Delta\omega_p \rightarrow \infty \quad (2.40)$$

2.1.5 Pull - out range

โดยความหมายแล้วจะหมายถึง step ของความถี่ ซึ่งเป็นสาเหตุให้หลุดจากสภาวะล็อก เราไม่สามารถคำนวณได้ในกรณีของลิเนียร์เฟสล็อกคูล แต่ผลที่ได้จากการ simulate จากคอมพิวเตอร์จะได้เป็น


$$\Delta\omega_{po} = 1.8 \omega_n (\zeta + 1) \quad (2.41)$$

ในทางปฏิบัติทั่วไป pull-out range จะอยู่ระหว่าง lock range และ pull-in range

2.2 วงจรดิจิตอลเฟสล็อกคูล (DPLL)

2.2.1 บล็อกไดอะแกรมของวงจรดิจิตอลเฟสล็อกคูล

แสดงได้ดังรูปที่ 2.8 ซึ่งประกอบด้วยฟังก์ชันบล็อกที่รู้จักกันดี 3 บล็อก คือ เฟสดีเทคเตอร์(phase detector), ลูปฟิลเตอร์ (loop filter) และ โวลเตจคอนโทรลลออสซิลเลเตอร์(VCO)




รูปที่ 2.8 แสดงบล็อกไดอะแกรมของดิจิตอลเฟสล็อกคูล

ในการประยุกต์ใช้งานของดิจิตอลเฟสล็อกคูลหลายๆ กรณี วงจรหารแอมพลิจูดถูกใส่แทรกเข้ามาระหว่าง VCO และเฟสดีเทคเตอร์ เมื่อเราใช้วงจรแอมพลิจูดแล้ว VCO จะกำเนิดสัญญาณความถี่มีค่าเป็น N เท่าของความถี่อ้างอิง วงจรลูปฟิลเตอร์ที่ใช้ในดิจิตอลเฟสล็อกคูลจะเหมือนกันกับที่กล่าวมาข้างต้น สำหรับวงจรเฟสดีเทคเตอร์จะใช้วงจรลอจิกที่สำคัญๆ 3 วงจร ดังแสดงในรูปที่ 2.9 ดังนี้

- EXOR เกท (รูป 2.9(a))
- JK - flipflop (edge - triggered) (รูป 2.9(b))
- วงจรเฟส - ฟรีควเอนซี ดีเทคเตอร์ (phase - frequency defector) (รูป 2.9(c))

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.9 แสดงเฟสดีเทคเตอร์ที่ใช้ในดิจิทัลเฟสล็อก

(a) EXOR เกท

(b) JK ฟลิปฟลอป

(c) เฟสฟรีควเอนซีดีเทคเตอร์


ในการทดลองนี้จะเลือกใช้วงจรเฟสฟรีควเอนซีดีเทคเตอร์ วงจรเฟสฟรีควเอนซีดีเทคเตอร์ จะมีการทำงานที่ไม่จำกัดช่วง pull-in range ซึ่งทำให้วงจรเฟสล็อกสามารถทำงานได้ แม้จะเป็นภายใต้เงื่อนไขการเอกลสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทำงานที่เลวร้ายที่สุด วงจรเฟสฟรีควีนซีตีเทคเตอร์ จะมีความแตกต่างอย่างมากจากวงจรเฟสดีเทคเตอร์ชนิดอื่น จากชื่อของมันแสดงว่าสัญญาณเอาต์พุตไม่เพียงแต่จะขึ้นกับเฟสคลาดเคลื่อนเท่านั้น แต่ยังขึ้นกับความถี่คลาดเคลื่อน ($\Delta\omega = \omega_1 - \omega_2'$) อีกด้วย เมื่อดิจิตอลเฟสล็อกยังไม่เข้าสู่สภาวะการล็อก รูปที่ 2.9(c) แสดงถึงวงจรของเฟสฟรีควีนซีตีเทคเตอร์ ซึ่งประกอบด้วย D-ฟลิปฟลอป 2 ตัว ซึ่งเอาต์พุตของมันแสดงโดย “UP” และ “DN” (down) จากรูป ตามลำดับ วงจรเฟสฟรีควีนซีตีเทคเตอร์สามารถเกิดสภาวะต่าง ๆ กันดังนี้

- UP = 0 , DN = 0
- UP = 1 , DN = 0
- UP = 0 , DN = 1
- UP = 1 , DN = 1

สภาวะทั้ง 4 จะถูกยับยั้งโดยการเพิ่ม AND เกทเข้าไป เมื่อใดก็ตามที่ฟลิปฟลอปทั้ง 2 มี เอาต์พุตเป็น 1 จะเกิดสถานะ high ขึ้นที่ C_D (clear direct) อินพุตของแต่ละตัว ซึ่งฟลิปฟลอปทั้งคู่จะถูกรีเซ็ต ดังนั้นอุปกรณ์นี้จะแสดงตัวเป็นเหมือน 3 สถานะ (Tristate) เราจะกำหนดสัญลักษณ์ -1, 0 และ 1 สำหรับ 3 สถานะ ดังนี้

- DN = 1 , UP = 0 $\rightarrow$ state = -1
- UP = 0 , DN = 0 $\rightarrow$ state = 0
- UP = 1 , DN = 0 $\rightarrow$ state = +1





รูปที่ 2.10 แสดงสเตตโคอะแกรมของเฟสฟรีควีนซีตีเทคเตอร์


สภาวะที่แท้จริงของวงจรเฟสฟรีควีนซีตีเทคเตอร์ จะถูกกำหนดโดยขอบขาขึ้นของสัญญาณ u_1 และ u_2' ในสภาวะชั่วขณะนั้นๆ ดังแสดงโดยสเตตโคอะแกรมหังรูป 2.10 (ในตัวอย่างนี้เราสมมุติว่า เฟสฟรีควีนซีตีเทคเตอร์ทำงานโดยขอบขาขึ้นของสัญญาณเท่านั้น) จากรูปแสดงให้เห็นว่าขอบขาขึ้นของสัญญาณ u_1 ทำให้เฟสฟรีควีนซีตีเทคเตอร์มีสภาวะที่สูงขึ้น เว้นเสียแต่ว่ามันจะอยู่ที่สภาวะ +1 แล้วเท่านั้น ในทำนองเดียวกัน ขอบขาขึ้นของสัญญาณ u_2' จะทำให้วงจรเฟสฟรีควีนซีตีเทคเตอร์มีสภาวะที่ต่ำลง เว้นเสียแต่ว่ามันจะอยู่ใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สภาวะ -1 แล้วเช่นกัน สัญญาณเอาต์พุต u_d จะเป็นฟังก์ชันลอจิกคอลของสภาวะของเฟสฟรีแควนซีดีเทคเตอร์ เมื่อวงจรเฟสฟรีแควนซีดีเทคเตอร์อยู่ในสภาวะ +1 สัญญาณจะต้องเป็นบวก เมื่อวงจรเฟสฟรีแควนซีดีเทคเตอร์อยู่ในสภาวะ -1 สัญญาณ u_d ต้องเป็นลบ และเมื่อมันอยู่ในสภาวะ 0 สัญญาณ u_d ต้องเป็นศูนย์ ตามทฤษฎีแล้วสัญญาณ u_d เป็นสัญญาณที่มี 3 ระดับ ซึ่งวงจรลอจิกโดยทั่วไปจะกำเนิดสัญญาณไบนารี ซึ่งมี 2 ระดับโดยที่สภาวะที่ 3 ($u_d = 0$) สามารถแทนได้โดยสภาวะความต้านทานสูง (high - impedance) วงจรภายในเส้นประในรูปที่ 2.9(c) แสดงถึงการกำเนิดสัญญาณ u_d ว่ามาได้อย่างไร เมื่อสัญญาณที่ UP อยู่ในสถานะสูง P-channel ของ MOS ทรานซิสเตอร์จะคอนดัก (conduct) ดังนั้น u_d จะมีค่าเท่ากับแรงดันไฟบวก U_B เมื่อสัญญาณที่ DN อยู่ในสถานะสูง N-channel ของ MOS ทรานซิสเตอร์จะคอนดัก ดังนั้น สัญญาณ u_d จะมีศักย์เป็นกราวด์

ถ้าสัญญาณจาก UP และ DN อยู่ในสภาวะสูงทั้งคู่ ทรานซิสเตอร์ทั้ง 2 ตัว จะไม่ทำงาน และสัญญาณเอาต์พุตจะลอยตัว (float) ก็อยู่ในสภาวะความต้านทานสูง เป็นต้น ดังนั้น สัญญาณ เอาต์พุต u_d จะแสดงตัวเป็นสัญญาณไตรสเทท





รูปที่ 2.11 แสดงรูปคลื่นของสัญญาณสำหรับเฟสฟรีควเอนซีดีเทคเตอร์

- (a) เมื่อเฟสคลาดเคลื่อนเท่ากับ 0
- (b) เมื่อเฟสคลาดเคลื่อนมากกว่า 0
- (c) เมื่อเฟสคลาดเคลื่อนน้อยกว่า 0

ต่อไปเราจะมาดูว่า วงจรเฟสฟรีควเอนซีดีเทคเตอร์ทำงานอย่างไรในระบบดิจิทัลเฟสล็อกคูลป์ เราจะพิจารณาสัญญาณในรูปที่ 2.11 รูป 2.11(a) แสดงถึงกรณีที่ค่าเฟสคลาดเคลื่อนเป็น 0 ในตอนเริ่มต้นจะสมมติว่า วงจรเฟสฟรีควเอนซีดีเทคเตอร์อยู่ในสภาวะ 0 ตอนนี้สัญญาณ u_1 และ u_2' จะมีเฟสตรงกันจริง ๆ ดังนั้นขอบขาขึ้นของสัญญาณ u_1 และ u_2' จะเกิดขึ้นในเวลาเดียวกัน ด้วยเหตุนี้เองจึงไม่มีผลการเปลี่ยนแปลง วงจรเฟสฟรีควเอนซีดีเทคเตอร์จะยังคงอยู่ในสภาวะ 0 ต่อไป รูปที่ 2.11(b) แสดงถึงกรณีที่สัญญาณ u_1 มีเฟสนำสัญญาณ u_2' วงจรเฟสฟรีควเอนซีดีเทคเตอร์จะเปลี่ยนสลับกันอยู่ระหว่างสภาวะ 0 และ +1 ถ้าสัญญาณ u_1 มีเฟสตามสัญญาณ u_2' ดังแสดงในรูปที่ 2.11(c) วงจรเฟสฟรีควเอนซีดีเทคเตอร์จะเปลี่ยนสลับกันอยู่ระหว่างสภาวะ -1 และ 0 ซึ่งสังเกตได้จากรูป 2.11(b) และ (c) ว่า สัญญาณ u_2 จะมีค่ามากที่สุด เมื่อเฟสคลาดเคลื่อนมีค่าเป็นบวก และมีค่าเพิ่มถึง 360° (รูป 2.11(b)) และมีค่าน้อยสุดเมื่อเฟสคลาดเคลื่อนมีค่าเป็นลบ และมีค่าถึง -360° (รูป 2.11(c)) ถ้าเราพล็อตค่าเฉลี่ยของสัญญาณ u_d กับค่าเฟสคลาดเคลื่อน เราจะได้ฟังก์ชันพื้นเลื่อยดังรูปที่ 2.12 ซึ่งแสดงค่าเฉลี่ยของสัญญาณเอาร์ทพุทที่ตีเทคได้ สำหรับค่าเฟสคลาดเคลื่อนที่มากกว่า 2π วงจรก็จะให้ผลเหมือนตอนเริ่มต้นที่ค่าเฟสคลาดเคลื่อนเป็น 0 ใหม่ ดังนั้นเส้นกราฟแสดงคุณลักษณะของวงจรเฟสฟรีควเอนซีดีเทคเตอร์จะเป็นกราฟที่มีคาบเป็น 2π และเมื่อเฟสคลาดเคลื่อนมีค่าน้อยกว่า -2π ก็พิจารณาในทำนองเดียวกัน เมื่อค่าเฟสคลาดเคลื่อนถูกจำกัดอยู่ในช่วง $-2\pi < \theta_e < 2\pi$ ค่าเฉลี่ยของสัญญาณ u_d จะเป็น

$$\overline{u_d} = K_d \theta_e$$


และค่าอัตราขยายของเฟสดีเทคเตอร์สามารถคำนวณได้จาก

$$K_d = \frac{U_b}{4\pi}$$

เมื่อระดับของสัญญาณลอจิกเป็น U_b และ 0 ตามลำดับ ถ้าระดับสัญญาณนี้ถูกจำกัดโดยการอิมิตัวอัตราขยายของเฟสดีเทคเตอร์ต้องคำนวณจาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$K_d = \frac{U_{sat+} - U_{sat-}}{4\pi}$$



รูป 2.12 แสดงกราฟระหว่างสัญญาณเออร์พหุเฉลี่ยของเฟสฟรีควเอนซีดีเทคเตอร์กับเฟสคลาดเคลื่อน


เพื่อที่จะพิจารณาข้อดีของเฟสฟรีควเอนซีดีเทคเตอร์ เราต้องสมมติว่าวงจรคิจิตอลเฟสล็อกคูลอยู่ในสถานะเริ่มแรกยังไม่อยู่ในสถานะล็อก และเราจะสมมติว่าความถี่อ้างอิง ω_1 มีค่ามากกว่าความถี่เออร์พหุ ω_2' สัญญาณ u_1 จึงมีขอบข่ายขึ้นต่อหน่วยเวลามากกว่าสัญญาณ u_2' เมื่อพิจารณาจากรูป 2.10 เห็นว่าวงจรเฟสฟรีควเอนซีดีเทคเตอร์สามารถสลับค่าระหว่างสถานะ 0 และ +1 เท่านั้น ภายใต้เงื่อนไขนี้ ถ้าความถี่ ω_1 มีค่ามากกว่าความถี่ ω_2' มากยิ่งขึ้น เออร์พหุของวงจรเฟสฟรีควเอนซีดีเทคเตอร์ส่วนมากจะอยู่ในสถานะ +1 เมื่อ ω_1 น้อยกว่า ω_2' วงจรเฟสฟรีควเอนซีดีเทคเตอร์ จะมีสถานะสลับอยู่ระหว่าง -1 และ 0 เมื่อ ω_1 ต่ำกว่า ω_2' มากยิ่งขึ้น เออร์พหุของเฟสฟรีควเอนซีดีเทคเตอร์ส่วนใหญ่จะอยู่ในสถานะ -1 ดังนั้น เราสามารถสรุปได้ว่า ค่าเฉลี่ยของสัญญาณเออร์พหุ u_d ของเฟสฟรีควเอนซีดีเทคเตอร์ จะมีค่าแปรเปลี่ยนอยู่ที่ค่าหนึ่ง เนื่องจากความถี่คลาดเคลื่อน (frequency error) $\Delta\omega$ เมื่อคิจิตอลเฟสล็อกคูลยังไม่อยู่ในสถานะล็อก ซึ่งเป็นที่มาของคำว่า phase -- frequency detector

เนื่องจากสัญญาณ เออร์พหุ u_d ของวงจรเฟสฟรีควเอนซีดีเทคเตอร์ จะขึ้นอยู่กับการค่าเฟสคลาดเคลื่อนในระหว่างสถานะล็อกของคิจิตอลเฟสล็อกคูล และจะขึ้นกับความถี่คลาดเคลื่อนในสถานะที่ยังไม่เข้าสู่การล็อกวงจรคิจิตอลเฟสล็อกคูลซึ่งใช้เฟสฟรีควเอนซีดีเทคเตอร์จะเข้าสู่สถานะล็อกภายใต้เงื่อนไขใดเงื่อนไขหนึ่งโดยไม่สนใจชนิดของลูปฟิลเตอร์ที่ใช้ สำหรับเหตุผลนี้วงจรเฟสฟรีควเอนซีดีเทคเตอร์จึงดีกว่าที่จะนำมาใช้ในคิจิตอลเฟสล็อกคูล

2.2.2 คุณสมบัติทางพลวัตน์ของวงจรคิจิตอลเฟสล็อกคูล (Dynamic Performance of the DPLL)

เมื่อวงจรคิจิตอลเฟสล็อกคูลเข้าสู่สถานะล็อกและไม่หลุดจากสถานะโดยความต่างเฟสและความถี่ที่มากไป (หรือเฟสของสัญญาณรบกวนที่ได้รับมาจากทางอินพุท) สามารถแสดงบล็อกไดอะแกรมในสถานะล็อกได้ดังรูปที่ 2.13 ซึ่งต่างจากลิเนียร์เฟสล็อกคูลเพียงแต่เพิ่มวงจรหาร N แคนเตอร์เข้าไปเท่านั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.13 แสดงโมเดลของดิจิตอลเฟสล็อกคูล

ดังนั้นสมการสำหรับหาเฟสทรานสเฟอร์ฟังก์ชัน $H(s)$ และเออเรอร์ทรานสเฟอร์ฟังก์ชัน $H_e(s)$ ของดิจิตอลเฟสล็อกคูลสามารถพิสูจน์หาได้ในทำนองเดียวกันเมื่อเปรียบเทียบกับลิเนียร์เฟสล็อกคูล จะพิเศษกว่าตรงที่วงจรรูปฟิลเตอร์ได้รับสัญญาณขับจากวงจรเฟสฟรีแควนซีดีเทคเตอร์ สมมติว่า วงจรรูปฟิลเตอร์เป็น passive lag ซึ่งมีทรานสเฟอร์ฟังก์ชันเป็น

$$F(s) = \frac{1 + s\tau_2}{1 + s(\tau_1 + \tau_2)}$$

เมื่อเฟสฟรีแควนซีดีเทคเตอร์ถูกใช้ขับวงจรฟิลเตอร์นี้ จะไม่มีกระแสไหลใน R_1 และ R_2 เมื่อเอาท์พุทของเฟสฟรีแควนซีดีเทคเตอร์อยู่ในสภาวะความต้านทานสูงภายใต้เงื่อนไขนี้ แรงดันตกคร่อมตัวเก็บประจุจะยังคงเดิมไม่เปลี่ยนแปลง ไม่พิจารณากระแสรั่วไหล สัญญาณเอาท์พุท u_f จากวงจรกรองสัญญาณจะมีระดับแรงดันเล็กน้อย ขณะที่สัญญาณอินพุทเป็น 0 (เช่น ขณะที่วงจรเฟสฟรีแควนซีดีเทคเตอร์อยู่ในสภาวะ 0) ด้วยเหตุนี้วงจร passive lag filter จะกระทำตัวเป็นเหมือนวงจรอินทิเกรเตอร์ในอุดมคติ ซึ่งมีทรานสเฟอร์ฟังก์ชันโดยประมาณเป็น

$$F(s) = \frac{1 + s\tau_2}{s(\tau_1 + \tau_2)}$$

แสดงว่า อัตราขยายวงจร passive lag filter ไม่คงที่ แต่จะขึ้นอยู่กับการแรงดันตกคร่อมตัวเก็บประจุ สมมติว่าเฟสฟรีแควนซีดีเทคเตอร์ ได้รับสัญญาณไฟเลี้ยง 5V จากแหล่งจ่ายไฟ unipolar และแรงดันตกคร่อมตัวเก็บประจุเป็น 2.5V เมื่อวงจรเฟสฟรีแควนซีดีเทคเตอร์อยู่ในสภาวะ +1 สัญญาณเอาท์พุทของมันจะเพิ่มขึ้นจนถึงประมาณ 5V แรงดันที่ตกคร่อมจุดต่ออนุกรมระหว่าง R_1 และ R_2 เป็น 2.5V ดังนั้นเมื่อเฟสฟรีแควนซีดีเทคเตอร์ส่งสัญญาณพัลส์ที่เป็นบวกเข้ามา ตัวเก็บประจุจะถูกชาร์จให้มีระดับแรงดันที่สูงขึ้น สมมติเป็น 4V ซึ่งตอนนี้เราจะเห็นว่ามีความแรงดันเพียง 1V เท่านั้นตกคร่อมความต้านทาน ซึ่งสามารถทำนายได้ว่า ค่า damping factor จากเดิม 0.7 จะลดลงเหลือ 0.3 เนื่องจากการลดลงของ ζ เราจึงต้องชดเชยโดยการเพิ่มค่าคงตัวเวลา τ_2 ของรูปฟิลเตอร์ให้มากขึ้น

เมื่อเรารู้ทรานสเฟอร์ฟังก์ชันของแต่ละบล็อกแล้ว ก็สามารถหาเฟสทรานสเฟอร์ฟังก์ชัน $H(s)$, ความถี่ธรรมชาติ ω_n , damping factor ζ ได้ สำหรับ ω_n และ ζ จะได้เหมือนกับวงจรลิเนียร์เฟสบล็อกดังสมการ (2.19) ถึง (2.21) สูตรของ ω_n และ ζ แสดงดังตาราง 2.1

เงื่อนไข	สูตรสำหรับ 2nd order		
	ชนิดของลูปฟิลเตอร์		
	Passive lag	Active lag	Active PI
เฟสดีเทคเตอร์เป็น PFD	$\omega_n = \sqrt{\frac{K_o K_d}{N(\tau_1 + \tau_2)}}$ $\zeta = \frac{\omega_n}{2} \left(\tau_2 + \frac{N}{K_o K_d} \right)$ $\zeta = \frac{\omega_n \tau_2}{2}$	$\omega_n = \sqrt{\frac{K_o K_d d K_a}{N \tau_1}}$ $\zeta = \frac{\omega_n}{2} \left(\tau_2 + \frac{N}{K_o K_d K_a} \right)$ $\zeta = \frac{\omega_n \tau_2}{2}$	$\omega_n = \sqrt{\frac{K_o K_d}{N \tau_1}}$ $\zeta = \frac{\omega_n \tau_2}{2}$ $\zeta = \frac{\omega_n \tau_2}{2}$

ตาราง 2.1 แสดงสูตรต่างๆของเฟสบล็อก

• Hold range

hold range $\Delta\omega_H$ เป็นช่วงความถี่ซึ่งภายในช่วงนี้ การทำงานของเฟสบล็อกจะมีเสถียรภาพภายใต้เงื่อนไขการทำงานตามปกติ วงจรเฟสบล็อกจะไม่ทำงานที่ขีดจำกัดของ hold range เพื่อจะให้เข้าถึงขีดจำกัดความเสถียรภาพนี้ จำเป็นต้องกวาดความถี่อ้างอิงให้เพิ่มขึ้นหรือลดลงอย่างช้าๆ ถ้าความถี่อ้างอิงเพิ่มขึ้นและค่าอัตราขยายไฟตรงของวงจรลูปฟิลเตอร์มีค่าจำกัดอยู่ค่าหนึ่งแล้วค่าเฟสคลาดเคลื่อนก็จะเพิ่มขึ้นเป็นสัดส่วนกัน เมื่อมันมีค่าถึงค่าสูงสุดของการทำงานของวงจรเฟสดีเทคเตอร์แบบเชิงเส้นก็จะเข้าสู่ช่วง hold range ด้วย

ถ้าใช้เฟสฟรีควเอนซีดีเทคเตอร์เป็นเฟสดีเทคเตอร์นั้น เอาท์พุทของมันจะอยู่ในสภาวะความดันทานสูงเมื่อไม่มีสัญญาณเอาท์พุท UP และ DN ค่าการชาร์จของตัวเก็บประจุของลูปฟิลเตอร์จะยังคงไม่เปลี่ยนแปลงเมื่อเฟสฟรีควเอนซีดีเทคเตอร์อยู่ในสภาวะ 0 ดังนั้น สัญญาณ เอาท์พุท u_f ของวงจรลูปฟิลเตอร์ อาจจะไม่เป็น 0 ถึงแม้ว่าสัญญาณเฉลี่ยของ u_d จะเป็น 0 ก็ตาม เมื่อถูกขับโดยแหล่งกำเนิดที่มี 3 สภาวะ วงจรลูปฟิลเตอร์จะทำตัวเป็นอินทิเกรเตอร์ (เช่น ฟิลเตอร์ซึ่งทรานสเฟอร์ฟังก์ชันมี pole ที่ $S = 0$) ค่า hold range ของดิจิตอลเฟสบล็อกที่ใช้เฟสฟรีควเอนซีดีเทคเตอร์ จะเป็น ∞ ดังนั้น เฟสดีเทคเตอร์ สำหรับลูปฟิลเตอร์ทุกชนิด จะได้ว่า

$$\Delta\omega_H = \infty \quad (2.42)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

● Lock range

จากคำจำกัดความของ lock range คือ ความแตกต่างระหว่างความถี่อ้างอิงและความถี่ของ VCO ซึ่งเป็นสาเหตุให้ดิจิตอลเฟสล็อกอยู่ใ้ในสภาวะล็อก คือมีความถี่ตรงกันระหว่างสัญญาณอ้างอิงและสัญญาณเอาต์พุต เราสมมุติว่าดิจิตอลเฟสล็อกยังไม่เข้าสู่สภาวะล็อกในตอนเริ่มต้น และ VCO จะฮอสซิเลตที่ความถี่กลางของมัน $N\omega_0$ ความถี่อ้างอิงมีความแตกต่างจาก ω_0 เป็นค่า $\Delta\omega$ คือ $\omega_1 = \omega_0 + \Delta\omega$ สัญญาณ u_1 และ u'_2 แสดงโดย Walsh function ได้ดังนี้

$$u_1(t) = U_{10}W[(\omega_0 + \Delta\omega)t]$$

และ

$$u'_2(t) = U_{20}W(\omega_0 t)$$

เมื่อ U_{10} และ U_{20} เป็นขนาดของสัญญาณ square-wave ค่าเฟสคลาดเคลื่อน เป็นค่าความแตกต่างของเฟสของสัญญาณทั้ง 2 คือ

$$\theta_c(t) = \omega_0 t$$

ซึ่งเป็น ramp function

สามารถคำนวณ lock range ของดิจิตอลเฟสล็อก ซึ่งใช้เฟสฟรีควเอนซีดีเทคเตอร์เป็นเฟสดีเทคเตอร์ได้ดังนี้


$$\Delta\omega_L = 4\pi\zeta\omega_n \quad (2.43)$$

● Pull-in range


จากที่กล่าวมาแล้วว่า กระบวนการ pull-in เป็นปรากฏการณ์ที่ไม่เป็นเชิงเส้นและยุ่งยากมากในการคำนวณ ในที่นี้เราจะนำเฉพาะผลลัพธ์ที่สำคัญๆ มากล่าวเท่านั้น มีพารามิเตอร์ที่น่าสนใจอยู่ 2 พารามิเตอร์ด้วยกัน คือ pull-in range $\Delta\omega_p$ และ pull-in time T_p ซึ่งพารามิเตอร์ทั้ง 2 นี้ขึ้นกับชนิดของวงจรเฟสดีเทคเตอร์ที่ใช้ เพื่อที่จะสรุปการวิเคราะห์นี้ เราต้องพิจารณากรณีที่ใช้เป็นเฟสดีเทคเตอร์ จากหัวข้อที่เกี่ยวกับ pull-in range ของ DPLL ที่กล่าวมาแล้วข้างต้น ค่า pull-in range จะเป็น ∞ เนื่องจากวงจรรูปฟิลเตอร์ถูกขับโดยแหล่งกำเนิดไครสเทท ค่าที่ตัวเก็บประจุชาร์จไว้ จะยังคงมีค่าไม่เปลี่ยนแปลง เมื่อเอาต์พุตของเฟสฟรีควเอนซีดีเทคเตอร์อยู่ในสภาวะความต้านทานสูง ด้วยเหตุผลนี้ วงจร passive lag filter จะทำงานเหมือนเป็นอินทิเกรเตอร์

สมมติว่า ดิจิตอลเฟสล็อกยังไม่อยู่ในสภาวะล็อกในตอนเริ่มต้น และความถี่ ω_1 ของสัญญาณอ้างอิง u_1 มีค่ามากกว่าความถี่เอาต์พุต ω'_2 อย่างเห็นได้ชัด แสดงดังสองรูปบนของรูป 2.14 จากที่ได้กล่าวมาแล้วและรูปที่ 2.10 ว่า สัญญาณ เอาต์พุต u_2 ของเฟสฟรีควเอนซีดีเทคเตอร์ จะเปลี่ยนแปลงไปมาระหว่างสภาวะ 0 และ +1 กราฟรูปที่ 3 ของรูป 2.14 แสดงสัญญาณ u_2 จะสมมติว่าเฟสฟรีควเอนซีดีเทคเตอร์ถูกจ่ายไฟโดย unipolar supply ดังนั้นระดับลอจิก “สูง” จะเป็น U_B ส่วนระดับลอจิก “ต่ำ” จะเป็น 0V (กราวด์) เส้นกลางของสัญญาณ u_2 จะแสดงสภาวะความต้านทานสูงของวงจรเฟสฟรีควเอนซีดีเทคเตอร์ สัญญาณเฉลี่ยของ u_2 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แสดงดังเส้นประ ซึ่งจะมีรูปร่างเป็นสัญญาณฟันเลื่อย ค่าความลาดชันของมันจะเพิ่มจาก 0 ไปถึง 1 ค่า duty cycle เฉลี่ยของ u_d จะเป็น 50 % เนื่องจาก τ_1 ของวงจรรูปฟิลเตอร์จะมีค่ามากกว่าคาบเวลาของสัญญาณ u_1 มาก ในรูป 2.14 สัญญาณสมมูลย์ u_{eq} จะมีค่า duty cycle คงที่ที่ 50% ซึ่งเหมือนกับที่เกิดขึ้นที่รูปฟิลเตอร์ ตอนนี้เราจะสมมติว่าวงจรรูปฟิลเตอร์เป็นแบบพาสซีฟ เนื่องจาก τ_2 มีค่าน้อยกว่า τ_1 มาก จนไม่นำมาพิจารณา ถ้าสัญญาณสมมูลย์ u_{eq} มี duty cycle 100 % ตัวเก็บประจุ ของวงจรรูปฟิลเตอร์จะถูกชาร์จขึ้นไปเป็นค่า U_B ด้วยค่าคงตัวเวลา $\tau_1 = R_1 C$ เนื่องจากค่า duty cycle เป็นแค่ 50 % ดังนั้น ตัวเก็บประจุจะต้องถูกชาร์จมากกว่า 2 ครั้ง ดังนั้นวงจรรูปฟิลเตอร์จะกระทำตัวเป็นวงจร RC filter ที่มีค่าคงตัวเวลาเป็น $2\tau_1$ แทนที่จะเป็น τ_1 แบบจำลองสมมูลย์ของรูปที่ 2.15 สามารถที่จะใช้ในการคำนวณสัญญาณ u_f ที่ตกคร่อมตัวเก็บประจุ



รูป 2.14 รูปแสดงกระบวนการ pull-in ของวงจร DPLL ที่ใช้ PFD



รูป 2.15 รูปแสดงวงจรสมมูลของการ charge ประจุของตัวเก็บประจุในรูปฟิลเตอร์

เนื่องจากเราสมมติว่า วงจร VCO ของ คิจิตอลเฟสล็อกคูล ทำงานอยู่ที่ความถี่กลางของมัน $N\omega_0$ เมื่อเริ่มกระบวนการ pull - in ค่าเริ่มต้นของ u_f เป็น $U_B/2$ ดังนั้น ตัวเก็บประจุจะพยายามที่จะชาร์จจาก $U_B/2$ ถึง U_B ในระหว่างกระบวนการ pull - in แรงดันที่เกิดขึ้นจริงจากวงจร RC filter ในรูปที่ 2.15 จะเป็น $U_B/2$ หลังจากเวลาผ่านไป u_f จะมีค่าเข้าถึงระดับซึ่งจะทำให้ VCO กำเนิดความถี่ที่ถูกต้องแสดงดังรูป 2.14 ซึ่งจะเกิดขึ้นเมื่อค่าแรงดันตกคร่อมตัวเก็บประจุเพิ่มขึ้นด้วยค่าประมาณ $\Delta\omega/K_0$ เมื่อเราใช้ลูปฟิลเตอร์เป็น passive lag filter จะได้

$$T_p = 2\tau_i \ln \frac{K_0(U_B/2)}{K_0(U_B/2) - \Delta\omega_0} \quad (2.44)$$

เมื่อ $\Delta\omega = \omega_1 - \omega_0$ ซึ่งสูตรนี้พิสูจน์ภายใต้เงื่อนไขที่เฟสฟรีควเอนซีดีเทคเตอร์ ถูกขับโดย Unipolar Power Supply

• Pull - out range

ค่า pull - out range จะเป็นขนาดของช่วงความถี่ที่เราใช้เป็นสัญญาณอินพุตอ้างอิง ซึ่งจะทำให้เฟสล็อกคูลสูญเสียการล็อกกิ้งไป ลิเนียร์เฟสล็อกคูลจะสูญเสียการล็อกกิ้งเมื่อค่าพีคของเฟสคลาดเคลื่อนเกิน π เราจะใช้การประมาณค่าโดยการประยุกต์จากสูตรของลิเนียร์เฟสล็อกคูล แต่ว่าค่า pull - out range ของคิจิตอลเฟสล็อกคูล จะมีค่ามากกว่าเล็กน้อย

การคำนวณค่า pull - out range เมื่อใช้เฟสฟรีควเอนซีดีเทคเตอร์เป็นเฟสดีเทคเตอร์นั้น ค่า pull - out range จะเป็นช่วงความถี่ซึ่งเป็นสาเหตุให้ค่าพีคของเฟสคลาดเคลื่อนมีค่าเป็น 2π เนื่องจากสัญญาณเอาต์พุตเฉลี่ย u_d จะเป็นเชิงเส้นในช่วง $-2\pi < \theta_c < 2\pi$

ค่า pull - out range สามารถคำนวณได้โดยการใช้แบบจำลองเชิงเส้นของคิจิตอลเฟสล็อกคูล (รูป 2.8 และ 2.10) ค่าเฟสคลาดเคลื่อนจะถูกคำนวณเมื่อ $\Delta\omega$ ถูกป้อนเข้ามาเป็นอินพุตอ้างอิง ผลลัพธ์จะได้เป็น damp oscillation ใช้กฎของคิฟเฟอร์เนเชิลแคลคูลัส เราจะคำนวณค่าสูงสุดของเฟสคลาดเคลื่อน หลังจากนั้นจะเป็นการง่ายที่จะคำนวณขนาดของช่วงความถี่ซึ่งจะนำไปสู่ค่าพีคของเฟสคลาดเคลื่อนเป็น 2π สมมติว่า คิจิตอลเฟสล็อกคูลเป็นแบบ high gain loop เราจะได้

$$\Delta\omega_{po} = 2\pi\omega_n \exp\left(\frac{\zeta}{\sqrt{1-\zeta^2}} \tan^{-1} \frac{\sqrt{1-\zeta^2}}{\zeta}\right), \zeta < 1 \quad (2.45)$$

$$\Delta\omega_{po} = 2\pi\omega_n e, \zeta = 1 \quad (2.46)$$

$$\Delta\omega_{po} = 2\pi\omega_n \exp\left(\frac{\zeta}{\sqrt{\zeta^2-1}} \tanh^{-1} \frac{\sqrt{\zeta^2-1}}{\zeta}\right), \zeta > 1 \quad (2.47)$$

ซึ่งจะได้ค่าการประมาณเป็น


$$\Delta\omega_{po} = 11.55\omega_n(\zeta + 0.5) \quad (2.48)$$

2.3 วงจรสังเคราะห์ความถี่


วงจรสังเคราะห์ความถี่เป็นการประยุกต์ใช้งานหลักอันหนึ่งของวงจรเฟสล็อกคัลป โครงสร้างพื้นฐานของวงจรสังเคราะห์ความถี่แสดงดังรูป 2.16a ซึ่งระบบนี้สามารถที่จะกำเนิดความถี่เอาท์พุท ซึ่งมีความถี่เป็นจำนวนเต็มเท่าของความถี่อ้างอิง

วงจรสังเคราะห์ความถี่จะพบทั่วไปในเครื่องรับ FM เครื่องรับส่งวิทยุย่าน CB เครื่องรับโทรทัศน์ เป็นต้น ในการประยุกต์ใช้งานนี้จำเป็นต้องกำเนิดความถี่จำนวนมากมายหลายความถี่ ซึ่งมีช่วงห่างแต่ละความถี่แคบเพียง 10.5 หรือแม้แต่ 1 kHz ถ้าเราใช้ช่วงห่างของความถี่เป็น 10 kHz ในการออกแบบ และโดยปกติเราจะใช้ความถี่อ้างอิงเป็น 10 kHz วงจรออสซิลเลเตอร์ส่วนใหญ่จะเป็น quartz-crystal ที่มีความถี่ค่อนข้างคงที่ และวงจร quartz-crystal oscillator ในย่านความถี่เป็น kHz นี้จะมีขนาดใหญ่ ดังนั้นเพื่อความสะดวกเราจะใช้ออสซิลเลเตอร์ที่กำเนิดความถี่สูงขึ้น เช่น 5 ถึง 10 MHz และทำการหารความถี่ลงมายังความถี่อ้างอิงที่ต้องการ วงจรสังเคราะห์ความถี่นี้ส่วนมากจะถูกทำเป็น IC ซึ่งรวมเอาวงจรหารความถี่อ้างอิงเอาไว้ในตัวชิพด้วยแสดงดังรูป 2.16b จะเห็นว่าวงจรออสซิลเลเตอร์ถูกรวมไว้ใน IC ด้วย การรวมฟังก์ชันต่างๆ ไว้ในชิพเริ่มเป็นไปได้โดยรวมฟังก์ชันที่เป็นดิจิทัลทั้งหมดลงบนชิพเช่น ออสซิลเลเตอร์ เฟสดีเทคเตอร์ วงจรหารความถี่และอื่นๆแสดงดังเส้นประรูป 2.16b เทคโนโลยี CMOS เป็นที่นิยมในปัจจุบันเนื่องจากใช้กำลังงานต่ำ มีภูมิคุ้มกันต่อสัญญาณรบกวนสูง และมีช่วงของแรงดันไฟเลี้ยงที่กว้าง ปัญหาเรื่องขีดจำกัดความเร็วในการทำงานสามารถตัดไปได้เนื่องจากสามารถกำเนิดความถี่ได้ถึงในช่วง 100 GHz หรือมากกว่านั้น เพื่อจะกำเนิดความถี่สูงขึ้นจะใช้วงจรพริสเกลเลเตอร์ ซึ่งถูกสร้างมาจากเทคโนโลยีอีกตัวหนึ่งเช่น ECL หรือ Schottky TTL (รูป 2.16c) วงจรพริสเกลนี้สามารถขยายช่วงความถี่ออกไปได้เกินกว่า 1 GHz โดยไม่มีการใช้เทคนิคการ mixing ถ้าเฟลคเตอร์ของวงจรพริสเกลเลเตอร์เป็น V (รูป 2.16c) ความถี่เอาท์พุทของวงจรสังเคราะห์ความถี่จะเป็น

$$f_{out} = NVf_1$$




(a)




(b)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(c)




(d)




(e)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(f)





(g)



(h)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 2.16 แสดงรูปวงจรสังเคราะห์ความถี่แบบต่างๆ

- (a) แสดงวงจรสังเคราะห์ความถี่พื้นฐาน
- (b) แสดงวงจรสังเคราะห์ความถี่ซึ่งรวมเอาวงจรหารความถี่อ้างอิงไว้ในตัวชิพด้วย
- (c) แสดงระบบเมื่อเพิ่มวงจรพรีสเกลเลอร์ความเร็วสูง
- (d) แสดงวงจรเมื่อใช้ dual-modulus prescaler
- (e) แสดงวงจรเมื่อใช้ four-modulus prescaler
- (f) แสดงวงจรเมื่อใช้ mixer
- (g) แสดงวงจรเมื่อใช้ mixer อีกแบบเปรียบเทียบกับรูป (f)
- (h) แสดงวงจรเมื่อใช้วงจรคูณความถี่ (frequency multiplier)
- (i) แสดงบล็อกโคโอดแกรมของ fractional N loop
- (j) แสดงวงจรสังเคราะห์ความถี่ที่กำเนิดความถี่เป็น N เท่าของความถี่อ้างอิง

จากที่กล่าวมาแล้วค่า scaling factor V ของวงจรพรีสเกลเลอร์ส่วนใหญ่จะมากกว่า 1 มากๆ แสดงให้เห็นว่า จะไม่สามารถสังเคราะห์ความถี่ที่เป็นจำนวนเต็มเท่าของความถี่ได้ทุกๆ ความถี่อีกต่อไป เช่น ถ้า V เป็น 10 ความถี่เอาต์พุตที่ได้จะมีแค่ $10f, 20f, 30f, \dots$ ที่ถูกสังเคราะห์ขึ้นมาได้ ข้อเสียนี้สามารถแก้ไขได้โดยใช้ dual-modulus prescaler แสดงดังรูป 2.16d

วงจร dual-modulus prescaler เป็นวงจรนับซึ่งอัตราส่วนตัวหารสามารถที่จะเปลี่ยนแปลงจากค่าหนึ่งไปอีกค่าหนึ่งได้โดยใช้สัญญาณควบคุมจากภายนอก ตัวอย่างเช่น วงจรพรีสเกลเลอร์ในรูป 2.16d สามารถที่จะหารด้วยค่าแฟคเตอร์เป็น 11 เมื่อสัญญาณควบคุมที่ใช้มีสถานะสูง หรือโดยค่าแฟคเตอร์เป็น 10 เมื่อสัญญาณควบคุมมีสถานะต่ำ แสดงให้เห็นได้ว่าวงจร dual-modulus prescaler สามารถกำเนิดความถี่เอาต์พุตซึ่งมีช่วงห่างความถี่เพียง f_1 ได้ เงื่อนไขเหล่านี้จะใช้สำหรับรูป 2.16d

1. ทั้งวงจรหาร N_1 และ N_2 เป็นวงจรนับลง (Down counters)
2. สัญญาณเอาต์พุตของวงจรนับทั้งสองตัวนี้จะมีสถานะสูง ถ้าวงจรนับตัวอื่นที่เกี่ยวข้องยังไม่นับลงถึง 0
3. เมื่อวงจรหาร N_1 นับลงถึง 0 แล้ว เอาต์พุตของมันจะมีสถานะต่ำ ซึ่งจะทำให้มีการ โหลดค่า preset ให้กับวงจรนับทั้งสองตัว คือ N_1 และ N_2 ตามลำดับ
4. N_1 จะต้องมากกว่าหรือเท่ากับ N_2 เสมอ
5. AND gate นี้ แสดงให้เห็นว่าถ้าวงจรหาร N_2 ลงถึง 0 counting pulse ต่อไปจะถูกยับยั้ง

กระบวนการทำงานของระบบดังรูป 2.16d สามารถอธิบายได้มากขึ้น ถ้าเราสมมุติว่าวงจรหาร N เพิ่งจะนับลงถึง 0 และวงจรนับทั้งสองถูกโหลดด้วยค่า preset ของมันคือ N_1 และ N_2 ตามลำดับ ต่อไปต้องหาจำนวนรอบที่ VCO ต้องผลิตจนกว่าจะเข้าสู่สถานะเดิมอีกครั้ง ค่านี้คือค่าของ scaling factor ทั้งหมดนั่นเอง トラバโคที่วงจรหาร N_2 ยังไม่นับลงถึง 0 วงจรพรีสเกลจะหารด้วย $V+1$ ดังนั้นทั้งวงจรหาร N_1 และวงจรหาร N_2 จะนับถอยหลังลง 1 ค่า เมื่อวงจร VCO กำเนิดพัลส์ $V+1$ พัลส์ ดังนั้นวงจรหาร N_2 จะนับลงถึง 0 เมื่อวงจร VCO กำเนิดพัลส์ $N_2(V+1)$ พัลส์ ซึ่งในเวลาเดียวกันนั้นวงจรหาร N_1 ก็จะนับถอยหลังไปเป็นค่า N_2 ครั้งแล้ว นั่นคือตอนนี้เหลือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าที่จะต้องนับอีก N_1-N_2 ค่าจึงจะนับลงถึง0 เมื่อถึงตอนนี้อัตรา scaling factor ของวงจร dual-modulus 프리스เกลจะเปลี่ยนเป็นV ดังนั้นวงจร VCO จะต้องกำเนิดพัลซ์อีก $(N_1-N_2)V$ พัลซ์ วงจรหาร N_1 จึงจะนับลงถึง0

เมื่อค่าของ N_1 เป็น0 ทั้งวงจรหาร N_1 และวงจรหาร N_2 จะถูกโหลดค่า preset อีกครั้งหนึ่งและก็จะดำเนินตามกระบวนการเดิมซ้ำอีก จำนวนพัลซ์ทั้งหมดที่วงจร VCO ผลิตในรอบการทำงานคือ

$$N_{tot} = N_2(V + 1) + (N_1 - N_2)V$$

ซึ่งคือ

$$N_{tot} = N_1V + N_2 \tag{2.49}$$

จากที่กล่าวมาข้างต้น N_1 จะต้องมากกว่าหรือเท่ากับ N_2 เสมอ ถ้าไม่เป็นเช่นนั้นวงจรหาร N_1 จะนับลงถึง0 ก่อนวงจรหาร N_2 และวงจรนับทั้งสองตัวจะถูกโหลดค่า preset ของมันเข้าไปอีกครั้ง วงจร dual-modulus 프리สเกลก็จะไม่เปลี่ยนค่าจาก $V+1$ ไปเป็น V ได้ ดังนั้นระบบก็จะไม่ทำงานไปตามที่เราต้องการ

ถ้า $V=10$ สมการ (2.49) จะเป็น

$$N_{tot} = 10N_1 + N_2 \tag{2.50}$$

จากสมการนี้ N_2 จะเป็นหลักหน่วยและ N_1 จะเป็นหลักสิบของอัตราส่วนตัวหารทั้งหมด N_{tot} เมื่อ N_2 ต้องอยู่ในช่วง 0-9 และ N_1 จะสมมติให้เป็นค่าที่มากกว่าหรือเท่ากับ 9 นั่นคือ $N_{1min}=9$ ดังนั้นค่าอัตราส่วนตัวหารที่น้อยที่สุดจะเป็น

$$N_{totmin} = N_{1min}V = 9 * 10 = 90$$

วงจรสังเคราะห์ความถี่ในรูปแบบ 2.16d จึงสามารถที่จะสังเคราะห์ความถี่ที่มีความถี่เป็นจำนวนเต็มเท่าของความถี่อ้างอิง f_1 เริ่มจาก $N_{tot}=90$

สามารถเลือกค่า V อื่นๆ ได้ เช่นถ้า $V=16$ วงจร dual-modulus 프리สเกลก็จะหารด้วย 16 หรือ 17 ค่าอัตราส่วนตัวหารทั้งหมดจะเป็น

$$N_{tot} = 16N_1 + N_2$$

ตอนนี้ N_2 จะต้องอยู่ในช่วง 0-15 และค่า N_1 ต่ำสุดจะเป็น $N_{1min}=15$ ในกรณีนี้ค่าอัตราส่วนตัวหารต่ำสุด N_{totmin} จะเป็น 240

สมมติว่า $V=10$ อีกครั้ง และค่าความถี่อ้างอิง (ที่ถูกหารด้วย reference divider แล้ว) ของระบบในรูปแบบ 2.16d เป็น 10kHz ค่าความถี่เอาต์พุตต่ำสุดจะเป็น $90f_1=900kHz$

สำหรับวงจรภายในเส้นประ ปกติจะใช้ CMOS ความถี่ที่ใช้สำหรับ IC CMOS รุ่นเก่าๆ (เช่น รุ่น 74xxx) จะถูกจำกัดอยู่ที่ประมาณ 3MHz ดังนั้นถ้าใช้อุปกรณ์ตัวนี้ ค่าความถี่สูงสุดที่ได้จะเป็นเพียง 30MHz สำหรับ $V=10$ เท่านั้น เพื่อที่จะขยายช่วงความถี่ออกไปอีกต้องใช้อัตราส่วนของ 프리สเกลที่สูงขึ้น เช่น $V=100$ จะได้ N_{tot} เป็น

$$N_{tot} = 100N_1 + N_2$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ N_2 อยู่ในช่วง 0-99 และ N_1 ต้องมีค่าน้อยที่สุดเป็น 99 แสดงให้เห็นว่าขณะนี้ค่าอัตราส่วนตัวหารต่ำสุด $N_{\text{tot min}}$ ไม่ใช่มีค่าเพียง 90 แต่จะเพิ่มขึ้นเป็น

$$N_{\text{tot min}} = 100N_{1\text{min}} = 100 * 99 = 9900$$

ถ้าความถี่อ้างอิง f_1 ยังคงเป็น 10kHz ความถี่ต่ำสุดที่สังเคราะห์ได้จะเป็น 99MHz

นอกจากนี้ยังมีวิธีอื่นที่จะขยายช่วงความถี่สูงขึ้นไปอีกโดยที่ยังคงใช้การสังเคราะห์จากความถี่อ้างอิงที่ต่ำเช่นเดิม โดยการใช้ four-modulus prescaler (รูป 2.16c) วงจร four-modulus prescaler นี้เป็นการขยายทางลอจิกของวงจร dual-modulus prescaler ซึ่งจะให้ค่า scaling factor ที่ต่างกันถึง 4 ค่า และจะใช้สัญญาณควบคุม 2 สัญญาณเพื่อที่จะเลือกค่า scaling factor 1 ใน 4 ค่าที่มีอยู่นั้น ตัวอย่างเช่น วงจร four-modulus prescaler แสดงดังรูป 2.16e สามารถที่จะหารด้วยค่าแฟกเตอร์ 100, 101, 110 และ 111 ซึ่งวงจรนี้จะหารด้วย 100 เมื่อสัญญาณควบคุมทั้งคู่มีสถานะต่ำ ลอจิกภายในของวงจร four-modulus prescaler ถูกออกแบบให้ค่าพริสเกลแฟกเตอร์เพิ่มขึ้น 1 เมื่อสัญญาณควบคุมสัญญาณหนึ่งมีสถานะสูงหรือเพิ่มขึ้น 10 เมื่อสัญญาณควบคุมอีกสัญญาณหนึ่งมีสถานะสูง ถ้าสัญญาณควบคุมทั้ง 2 มีสถานะสูง scaling factor จะเพิ่มด้วยค่า $1+10=11$

จากรูป 2.16e จะมียังวงจรหารถึง 3 ตัวคือ หาร N_1 , หาร N_2 และ หาร N_3 ค่าอัตราส่วนตัวหารทั้งหมดจะเป็น

$$N_{\text{tot}} = 100N_1 + 10N_2 + N_3$$

จากสมการ N_3 แสดงหลักหน่วย N_2 จะเป็นหลักสิบและ N_1 เป็นหลักร้อยของอัตราส่วนตัวหาร N_{tot} ค่า N_2 และ N_3 ต้องอยู่ในช่วง 0-9 และ N_1 ต้องมีค่าน้อยที่สุดมากเท่ากับทั้ง N_2 และ N_3 สำหรับเหตุผลได้อธิบายมาแล้วในตัวอย่างก่อนหน้านี้ ($N_{1\text{min}} = 9$)

ดังนั้นค่าอัตราส่วนตัวหารต่ำสุดที่เป็นได้คือ

$$N_{\text{tot min}} = 100 * 9 = 900$$

ซึ่งสูงกว่าตัวอย่างที่แล้วถึง 10 เท่า

สำหรับที่ความถี่อ้างอิง f_1 เป็น 10kHz ความถี่ต่ำสุดที่สามารถสังเคราะห์ได้จะเป็น $900f_1 = 9\text{MHz}$ ยกตัวอย่างการทำงานของระบบในรูป 2.16e ซึ่งต้องการที่จะกำเนิดสัญญาณที่มีความถี่เป็น 1023 เท่าของความถี่อ้างอิง ดังนั้นอัตราส่วนตัวหาร N_{tot} จะต้องเป็น 1023 $N_1=10, N_2=2, N_3=3$ สมมติว่าวงจรหาร N_1 เพิ่งจะนับลงถึง 0 ดังนั้นวงจรนับทั้ง 3 ตัวจะถูกโหลดค่า preset ของมัน เอาท์พุทของวงจรหาร N_2 และ N_3 ตอนนี้จะมีสถานะสูง ภายใต้งานนี้ทำให้วงจร four-modulus prescaler จะทำการหารด้วย 111 หลังจากทีพัลส์ $N_2 \cdot 111 = 2 \times 111 = 222$ พัลส์ถูกสร้างขึ้นโดยวงจร VCO วงจรหาร N_2 จะนับลงถึง 0 ดังนั้นตอนนี้วงจรพริสเกลจะทำการหารด้วย 101 ในเวลาเดียวกันค่าของวงจรหาร N_3 ที่เหลือจะเป็น $3-2=1$ ภายหลังจากทีอีก 101 พัลส์ถูกสร้างขึ้นโดยวงจร VCO วงจรหาร N_3 ก็จะนับลงถึง 0 ด้วย ดังนั้นวงจรพริสเกลตอนนี้จะทำการหารด้วย 100 ค่าของวงจรหาร N_1 ขณะนี้จะเหลือค่าเป็น 7 หลังจากทีพัลส์ 700 พัลส์ถูกสร้างขึ้นโดย VCO วงจรหาร N_1 ก็จะนับลงถึง 0 และการทำงานก็จะทำซ้ำเช่นนี้ไปเรื่อยๆ ดังนั้นในการทำงานครบ 1 รอบ วงจร VCO ต้องกำเนิดพัลส์ทั้งหมดเป็น

$$N_{\text{tot}} = 2 \cdot 111 + 1 \cdot 101 + 7 \cdot 100 = 1023 \text{ พัลส์}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งเป็นตัวเลขที่เราต้องการในการออกแบบ ในระบบของวงจรสังเคราะห์ความถี่ที่ได้พิจารณามาแล้วข้างต้น การกำเนิดความถี่เป็นจำนวนเต็มเท่าของความถี่อ้างอิงต้องใช้วงจรนับหลายตัวเพื่อทำการลดสเกล สัญญาณเอาต์พุตของVCO การที่จะสังเคราะห์ความถี่ในช่วง98.7-118.7MHzด้วยช่วงห่างของความถี่เป็น10kHz การออกแบบต้องใช้อัตราส่วนตัวหารทั้งหมดอยู่ในช่วง98.7-118.7 เพื่อให้ได้ผลเช่นเดียวกันนี้สามารถสังเคราะห์ความถี่ในช่วง8.7-18.7MHz โดยใช้ค่าอัตราส่วนตัวหารเป็น87-187 แล้วทำการผสมย่านความถี่ที่ได้นี้ไปยังย่านความถี่ที่ต้องการ โดยใช้วงจรโลคอลลออสซิลเลเตอร์กำเนิดความถี่90MHzอีกตัวหนึ่ง

วงจรสังเคราะห์ความถี่ที่ใช้การผสมความถี่ให้สูงขึ้นแสดงดังรูป2.16fซึ่งวงจรสังเคราะห์ความถี่ที่ใช้นี้จะเหมือนกับที่อธิบายแล้วในรูป2.16b รวมถึงวงจรสังเคราะห์ความถี่ที่ใช้dualและfour-modulus prescalerก็สามารถใช้กับmixerนี้เช่นกัน ระบบนี้แสดงดังรูป2.16f ความถี่ของวงจรโลคอลลออสซิลเลเตอร์คือ f_M ดังนั้นความถี่เอาต์พุตของระบบสังเคราะห์ความถี่นี้จะ

$$f_{out} = Nf_1 + f_M$$

วงจรmixerจะกำเนิดองค์ประกอบทางความถี่อื่นด้วย โดยทั่วไปเป็นดังนี้

$$f_{mix} = \pm n f_{out} \pm m f_M$$

เมื่อ n และ m เป็นจำนวนเต็มบวกซึ่งองค์ประกอบทางความถี่อื่น ๆ จะมีความถี่สูงกว่าสัญญาณที่เราต้องการ ($f_{out} - f_M$) มาก ดังนั้นจึงตัดทิ้งได้โดยวงจรกรองสัญญาณความถี่ต่ำผ่านหรือถูกตัดโดยระบบของเฟสล็อกคัลคูลเอง

อีกวิธีหนึ่งในการใช้วงจรmixerแสดงดังรูป2.16gเปรียบเทียบกับระบบที่อธิบายก่อนหน้านี้จะเห็นว่าวงจรmixerจะอยู่นอก-loop ระบบจะกำเนิดความถี่เช่นเดียวกับรูป2.16f แต่ต้องกรองความถี่ที่ต้องการโดยใช้วงจรกรองสัญญาณความถี่กลางผ่าน

นอกจากนี้ยังมีวิธีหนึ่งในการขยายช่วงความถี่ของวงจรสังเคราะห์ความถี่ให้สูงขึ้น คือใช้วงจรคูณความถี่(frequency multiplier)แสดงดังรูป2.16h

วงจรคูณความถี่โดยปกติแล้วจะสร้างจากองค์ประกอบที่ไม่เป็นเชิงเส้น(nonlinear element) ซึ่งจะทำให้เกิดฮาร์โมนิคเช่นพวกvaractor diode, step-recovery diode เป็นต้น ซึ่งอุปกรณ์เหล่านี้จะทำให้เกิดสเปกตรัมของฮาร์โมนิคต่างๆเป็นช่วงกว้าง ความถี่ที่ต้องการจะถูกกรองออกโดยใช้วงจรกรองสัญญาณความถี่กลางผ่าน ถ้า M เป็นค่าแฟคเตอร์ตัวคูณความถี่ ดังนั้นความถี่เอาต์พุตของวงจรสังเคราะห์ความถี่จะเป็น

$$f_{out} = M N f_1$$

สังเกตว่าตอนนี้ช่วงห่างของความถี่จะไม่เท่ากับค่าความถี่อ้างอิงแต่จะเท่ากับ $M f_1$

จากที่กล่าวมาทั้งหมดดูเหมือนว่าวงจรหาร N สามารถที่จะหารความถี่ที่เข้ามาด้วยค่าแฟคเตอร์ที่เป็นจำนวนเต็มเท่านั้น ไม่สามารถจะเป็นจุดทศนิยมได้ เช่น 10.5 การหารด้วย 10.5 สามารถทำได้ ถ้าเราทำการใช้ตัวหาร N ด้วย 10 แล้วหารด้วย 11 ซึ่งค่าเฉลี่ยของการหารความถี่นี้จะทำการหารความถี่อินพุตด้วย 10.5 อัตราส่วนตัวหารอื่นๆก็สามารถทำได้เช่นหารด้วย 5.3 ทำได้โดยวงจรหาร N ทำการหารด้วย 5 ใน 7 รอบของแต่ละกลุ่มที่มี 10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รอบ และหารด้วย6ในอีก3รอบที่เหลือ ตัวหาร27.35ทำได้โดยหารด้วย28ใน35รอบของแต่ละกลุ่มที่มี100รอบ และหารด้วย27ในอีก65รอบที่เหลือ

วงจรสังเคราะห์ความถี่ที่สามารถกำเนิดความถี่เอาท์พุทซึ่งมีความถี่เป็นจำนวนเท่าที่ไม่เป็นจำนวนเต็มของความถี่อ้างอิง เรียกว่า fractional N loop รูปที่2.16iแสดงบล็อกไดอะแกรมของfractional N loop อัตราส่วนตัวหารของมันคือN:F. เมื่อ N คือส่วนที่เป็นจำนวนเต็มและFคือส่วนที่เป็นจุดทศนิยม

ตัวอย่างเช่น ถ้าค่าอัตราส่วนตัวหารเป็น26.47 จะได้ $N=26, F=0.47$ ส่วนบนของรูปที่2.16i(แบ่งโดยเส้นประ)แสดงวงจรสังเคราะห์ความถี่ซึ่งกำเนิดสัญญาณที่มีความถี่เป็นNเท่าของความถี่อ้างอิง f_{ref} ตอนนี้จะไม่พิจารณาบล็อกของ pulse-removing circuit และบล็อกsumming Σ ชั่วคราว ค่าจำนวนเต็ม(N)และจุดทศนิยม(F)ของอัตราส่วนตัวหารN:Fจะถูกเก็บไว้ในbuffer register แสดงดังส่วนล่างของรูป2.16i ค่าของ NและF จะถูกโหลดผ่านทางlinkข้อมูลขนานหรืออนุกรมจากไมโครโปรเซสเซอร์

F register จะเก็บค่าของจุดทศนิยมซึ่งสามารถจะเก็บเป็นรหัสเช่น binary, hexadecimal เป็นต้น ถ้าF เป็นเลขจุดทศนิยมBCD2หลักเช่นFregisterเป็นรีจิสเตอร์8บิตซึ่งแต่ละตำแหน่งจะมีค่าเป็น0.8,0.4,0.2,0.1และ 0.08,0.04,0.02,0.01

ต่อไปจะพิจารณาว่าวงจรสังเคราะห์ความถี่นี้สามารถหารความถี่เอาท์พุทโดยเลขทศนิยมได้อย่างไร พิจารณาตัวอย่างเช่น ระบบสามารถที่จะกำเนิดสัญญาณที่มีความถี่เป็น $f_{out}=5.3f_{ref}$ ได้อย่างไร ในที่นี้จะพิจารณารูปร่างสัญญาณดังรูป2.16j สมมติว่าความถี่เอาท์พุทมีค่าเป็น5.3เท่าของความถี่อ้างอิงแล้ว แสดงคดขยรูปสัญญาณ u_2'' (ความถี่เอาท์พุทของ VCO) และ u_1 (ความถี่อ้างอิง) ในรูปที่ 2.16j

สัญญาณ u_2'' แสดงสัญญาณ5.3ไซเคิล ในระหว่างเวลาที่ใช้สัญญาณอ้างอิง u_1 10 ไซเคิล (ต่อไปจะใช้เทอม reference cycle หรือ reference period แสดงการออซซิเลทใน 1 รอบของสัญญาณอ้างอิง u_1) สมมติให้การทำงานของระบบเริ่มขึ้นที่ $t=0$ ระหว่างช่วงเวลาที่สัญญาณ u_1 ได้ถูกสร้างเป็นreference cycleแรก วงจรหารN จะต้องทำการหารสัญญาณ u_2'' ด้วยค่าแฟคเตอร์5.3ซึ่งเป็นไปไม่ได้ วงจรหารNจะหารแค่เท่านั้น ดังนั้นใน reference cycleแรก0.3พัลส์จะหายไป ค่าerrorนี้จะต้องถูกเก็บที่ใดที่หนึ่งในระบบ ซึ่งในที่นี้จะใช้accumulator (ACCU)

accumulatorจะใช้รหัสเช่นเดียวกับF registerถ้าเราใช้เลขทศนิยมแบบBCD2หลัก วงจรaccumulatorก็จะสามารถเก็บเลขจุดทศนิยมที่เป็นBCDได้ภายในช่วง0.00-0.99 แสดงดังรูป2.16i วงจรaccumulatorจะทำการเพิ่มค่า0.Fที่ได้จากF register เข้าไปเก็บไว้ในตัวACCU เมื่อใดที่มีขอบขาขึ้นของสัญญาณADDเข้ามา ดังเช่นเวลาเริ่มต้นของแต่ละreference period ถ้าสมมติว่าค่าเริ่มต้นของaccumulatorมีค่าเป็น0ที่ $t=0$ วงจรaccumulatorก็จะทำการสะสมค่าที่ผิดพลาด0.3รอบนี้เอาไว้ในช่วงของreference periodแรก แสดงให้เห็นว่าวงจรสังเคราะห์ความถี่นี้จะเกิดพัลส์หายไป0.3พัลส์ในช่วงreference periodแรก

ในช่วงreference periodที่2 วงจรหาร ก็ยังต้องการที่จะหารด้วย5.3อีกครั้ง และเพราะว่าไม่สามารถจะทำได้ ระบบก็จะยังคงทำการหาร5แทนอีก ดังนั้นตอนนี้ค่าผิดพลาดทั้งหมดก็จะถูกสะสมเป็น0.6รอบ ในช่วง reference periodที่3ก็จะสะสมเป็น0.9รอบ และในช่วงreference periodที่4จะกลายเป็น1.2รอบ แต่อย่างไรก็ตามวงจรaccumulatorจะไม่สามารถสะสมค่าได้เกิน1 ดังนั้นจะเกิดโอเวอร์โฟลท์ทำให้เกิดสัญญาณOVFขึ้น(รูป 2.16i) ตอนนี้ค่าสะสมของACCUจะเป็น0.2 แสดงดังรูป2.16j OVFพัลส์ที่ถูกสร้างขึ้นโดยวงจรACCUเป็นเหตุ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ให้วงจร pulse-removing อยู่ในสถานะแอคทีฟ และพัลส์ที่จะถูกสร้างถัดไปโดย VCO จะถูกถอดออกออกจากวงจร ซึ่งการถอดออกของพัลส์นี้จะทำให้มีผลเหมือนว่าวงจร ทำการหารด้วย 6 แทนที่จะเป็น 5

จากรูปที่ 2.16j วงจร ACCU จะเกิดโอเวอร์โฟลลิกในช่วงเวลาของ reference period ที่ 7 และ 10 ดังนั้นพัลส์พัลส์จะถูกถอดออกออกจากวงจร ในช่วงของ 10 reference period เนื่องจากว่าวงจร จะทำการหารด้วย 5 ตลอดอยู่แล้ว จะได้ว่า $10.5 + 3 = 53$ พัลส์จะถูกสร้างขึ้นโดยวงจร VCO ภายในช่วงของ 10 reference period แต่มีปัญหาหนึ่งที่ถูกละเลยเข้าไป ถ้าวางจร VCO ออสซิลเลตที่ความถี่ 5.3 เท่าของความถี่อ้างอิง มันจะกำเนิดพัลส์ 5.3 รอบระหว่าง 1 reference period วงจรเฟสดีเทคเตอร์ในรูปที่ 2.16i จะทำการวัดค่าเฟสเออเรอเป็น -0.3 รอบ (หรือ $-0.3 * 2\pi \text{ rad}$) หลังจากช่วง reference period แรกในรูปที่ 2.16j ดังนั้นค่าเฟสเออเรอจะมีพาริตีเป็นลบเพราะสัญญาณอ้างอิง u_1 มีเฟสตามสัญญาณ u_2 อยู่

หลังจาก reference cycle ที่ 2 ค่าเฟสเออเรอจะเพิ่มขึ้นเป็น -0.6 รอบและเป็นเช่นนี้ไปเรื่อยๆ เมื่อพล็อตค่าเฟสเออเรอเทียบกับเวลาตามรูปที่ 2.16j รูปร่างจะเป็นขั้นบันได ค่าเฟสเออเรอนี้จะเป็นอินพุตให้กับวงจรลูปฟิลเตอร์และจะถูกมอดกับความถี่ของวงจร VCO การที่ลักษณะของสัญญาณเป็นขั้นบันไดเมื่อนำไปมอดกับความถี่ของ VCO จะไม่เป็นไปตามที่เราต้องการ เนื่องจากการใช้เทคนิค pulse removing ดังที่กล่าวแล้ว เป็นการทดแทนในส่วนของเฟสเออเรอไปแล้ว วิธีที่จะหลีกเลี่ยงการมอดที่ไม่ต้องการนี้ดูจากรูปที่ 2.16j จะเห็นว่าค่าของ accu จะมีขนาดเท่ากับค่าเฟสเออเรอ แต่มีพาริตีตรงข้ามกัน ค่าของ ACCU จะถูกเปลี่ยนเป็นสัญญาณอนาล็อกโดยใช้ DAC (digital-to-analog converter) สัญญาณเอาพุต u_{DAC} จะถูกนำไปรวมกับสัญญาณเอาพุตของเฟสดีเทคเตอร์ เนื่องจากสัญญาณทั้ง 2 จะหักล้างกันเองทำให้สัญญาณอินพุตของลูปฟิลเตอร์เป็นระดับแรงดันไฟตรง เมื่อลูปการทำงานแบบหารด้วยเลขทศนิยมเข้าสู่สถานะเสถียร

2.3.1 ความบริสุทธิ์ของสเปกตรัมของสัญญาณที่ทำการสังเคราะห์ (Spectral purity of synthesized signals)

วงจรสังเคราะห์ความถี่ที่แสดงในรูปที่ 2.16a จะกำเนิดสัญญาณที่มีความถี่เป็น N เท่าของความถี่อ้างอิง ในทางอุดมคติเมื่อวงจร VCO ทำงานที่ความถี่กลางของมัน สัญญาณเอาพุตของวงจรลูปฟิลเตอร์จะมีค่าเป็น 0 ภายใต้เงื่อนไขนี้ สัญญาณเอาพุตของวงจร VCO จะเป็นสัญญาณ square wave ที่บริสุทธิ์ (pure square wave) คือเป็นสัญญาณที่ไม่มีเฟสจิดเตอร์ สเปกตรัมของสัญญาณนี้จะประกอบด้วยองค์ประกอบทางความถี่ที่ $f = f_0$ และองค์ประกอบฮาร์โมนิกอื่นๆ ภายใต้การทำงานของวงจรเฟสล็อกลูปทั่วไปวงจรเฟสดีเทคเตอร์จะทำการเปรียบเทียบเฟสของสัญญาณตรงเข้าที่เฟสของสัญญาณเอาพุตของ VCO มีการเปลี่ยนแปลงจากเฟสในอุดมคติ ถ้าใช้ EXOR เกทเป็นเฟสดีเทคเตอร์ สัญญาณเอาพุตที่ได้จะเป็นสัญญาณ square wave ที่มีความถี่เป็น 2 เท่าของความถี่อ้างอิงแสดง เนื่องจากอัตราขยายของลูปฟิลเตอร์ทุกๆแบบไม่เป็น 0 ที่ความถี่ดังกล่าวสัญญาณ ripple จะเกิดที่อินพุตของ VCO และมอดกับสัญญาณเอาพุตของ VCO ซึ่งเป็นสาเหตุให้เกิด side band แปลกปลอมในสัญญาณเอาพุตของ VCO ซึ่งมีผลกระทบต่อความบริสุทธิ์ของสเปกตรัม ผลจากการกระพือของสัญญาณจะให้ผลที่ต่างกันสำหรับเฟสดีเทคเตอร์ที่ต่างกัน ดังนั้นจึงต้องพิจารณาแยกกัน

ขั้นแรกจะพิจารณาเมื่อใช้ EXOR เกทในวงจร (รูป 2.16) เมื่อใช้ตัวหาร $N=1$ เฟสชั่วขณะของสัญญาณเอาพุตของ VCO จะถูกมอดโดยสัญญาณที่มีความถี่เป็น 2 เท่าของความถี่ดังกล่าว กรณีนี้จะไม่มีผลกระทบต่อความถี่ของ VCO เมื่อ $N=2$ ก็ไม่มีอะไรเกิดขึ้นอีกเนื่องจากเฟสชั่วขณะของเอาพุต VCO ถูกมอดโดยสัญญาณที่มีความถี่เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เท่ากับความถี่ของ VCO แต่จะเริ่มมีผลกระทบเมื่อ N มีค่าเท่ากับหรือมากกว่า 3 โดยทั่วไปความถี่เอาต์พุตของ VCO จะเป็น Nf และสัญญาณ ripple จะมีความถี่ fundamental อยู่ที่ $2f_{ref}$ สำหรับ $N \geq 3$ จะเกิดไซด์แบนด์แปลกปลอมที่เอาต์พุตของ VCO ซึ่งจะมีความถี่เป็น $Nf_{ref} \pm 2f_{ref}, Nf_{ref} \pm 4f_{ref}$ เป็นต้น

คุณสมบัติจะเหมือนเดิมเมื่อใช้ JK-ฟลิปฟล็อป ในสถานะล็อก JK-FF จะกำเนิดสัญญาณเอาต์พุตที่มีความถี่เท่าความถี่อ้างอิง ถ้าค่าอัตราส่วนตัวหารของวงจรสังเคราะห์ความถี่เป็น 1 การกระพือมของสัญญาณอินพุตของ VCO จะมีผลทำให้ duty cycle ของสัญญาณเอาต์พุตของ VCO เปลี่ยนแปลงเท่านั้น แต่จะไม่ทำให้เกิดไซด์แบนด์แปลกปลอม แต่จะเกิดเมื่อ N มีค่าเป็น 2 และมากกว่านี้จะทำให้สเปกตรัมของสัญญาณเอาต์พุตปรากฏองค์ประกอบทางความถี่ที่ $Nf_{ref} \pm f_{ref}, Nf_{ref} \pm 2f_{ref}$ เป็นต้น

เมื่อใช้เฟสฟรีแควนซีดีเทคเตอร์สัญญาณเอาต์พุตของมันจะอยู่ในสถานะ 0 ในทางทฤษฎี เมื่อ VCO ทำงานที่ความถี่กลางของมันดังรูปที่ 2.11a ในการทำงานตามปกติของวงจร DPLL เฟสฟรีแควนซีดีเทคเตอร์จะให้สัญญาณเอาต์พุตเป็นไปตามรูปที่ 2.11b และ 2.11c

ช่วงระยะเวลาของแต่ละพัลส์จะสั้นมากเมื่อวงจร DPLL อยู่ในสถานะล็อก ดังนั้นการกระพือมของสัญญาณอินพุตของ VCO จะเกิดขึ้นน้อยกว่า 2 ครั้งแรกอย่างมาก

เมื่อพิจารณาขนาดไซด์แบนด์ เนื่องจากขนาดไซด์แบนด์คู่แรกจะมีค่ามากกว่าลำดับที่สูงขึ้น ในที่นี้จะพิจารณาเพียงขนาดของสัญญาณไซด์แบนด์คู่แรกเท่านั้น ในทำนองเดียวกันกับสัญญาณรบกวน เราสามารถหาการกีดสัญญาณไซด์แบนด์ได้เป็นอัตราส่วนของกำลังของสัญญาณต่อกำลังของไซด์แบนด์คู่แรก

$$S_1 = \frac{P_s}{P_{sb1}} \quad (2.51a)$$

เมื่อ P_s เป็นกำลังของสัญญาณที่สังเคราะห์ขึ้น และ P_{sb1} เป็นกำลังของไซด์แบนด์แปลกปลอมคู่แรก ถ้าคิดเป็น dB จะได้เป็น

$$S_{1(dB)} = 10 \log S_1 \quad (2.51b)$$

ถ้าใช้ EXOR หรือ JK-FF เป็นเฟสดีเทคเตอร์ ค่า $S_{1(dB)}$ โดยประมาณจะได้เป็น

$$S_{1(dB)} = 20 \log \left(\frac{K_o U_B}{2\pi^2 f_r} \right) |F(2\pi f_r)| (dB) \quad (2.52)$$

เมื่อ f_r แสดงถึงความถี่ ripple $F(2\pi f_r)$ เป็นอัตราขยายของวงจรรูปฟิลเตอร์ที่ความถี่ ripple และ U_B เป็นแรงดันไฟฟ้าเลี้ยงของเฟสดีเทคเตอร์ ในกรณีที่ใช้ EXOR เกท f_r จะมีค่าเป็น 2 เท่าของความถี่อ้างอิง เมื่อใช้ JK-FF f_r จะมีค่าเท่ากับความถี่อ้างอิง และเมื่อใช้เฟสฟรีแควนซีดีเทคเตอร์จะได้เป็นดังนี้



$$S_{1(dB)} = 20 \log (K_o U_B \tau) |F(2\pi f_r)| (dB) \quad (2.53)$$

ขณะที่ความถี่ ripple f_r ไม่จำเป็นต้องเท่ากับความถี่อ้างอิง แต่สามารถพิจารณาว่ามีค่าต่ำกว่าซึ่งจะได้กล่าวต่อไป คือ ความกว้างของเอาต์พุตพัลส์ เมื่อ DPLL ใช้เฟสฟรีแควนซีดีเทคเตอร์เป็นเฟสดีเทคเตอร์ทำงานที่ความถี่กลางของมัน สัญญาณเอาต์พุตของเฟสฟรีแควนซีดีเทคเตอร์จะมีสถานะ 0 ตามทฤษฎีตลอดเวลา สัญญาณเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อ้างอิง n_1 และสัญญาณเอาพุท(ที่ถูกหารความถี่แล้ว) n_2 (แสดงดังรูป2.17a)จะมีเฟสตรงกัน ในความเป็นจริง ความถี่เอาพุทของVCOจะค่อยๆเลื่อนออกไปอย่างช้าๆ ซึ่งจะทำให้เกิดtime lagระหว่างสัญญาณทั้งสอง สมมติว่า time lagเป็น10ps วงจรเฟสฟรีแควนซีดีเทคเตอร์จะกำเนิดพัลส์ที่มีคาบเวลาเป็น 10ps

เนื่องจากวงจรทางลอจิกภายในเฟสฟรีแควนซีดีเทคเตอร์มีคุณสมบัติของค่าดีเลย์และrise timeที่ไม่เป็น 0 ดังนั้นเฟสฟรีแควนซีดีเทคเตอร์ไม่สามารถกำเนิดพัลส์ที่มีคาบเวลาแคบๆได้ ซึ่งจะกำเนิดพัลส์เฉพาะเมื่อค่าดีเลย์ระหว่างสัญญาณ และมีค่ามากกว่าระยะห่างของเวลาที่เรียกว่า backlashจะอยู่ในช่วง 2-3ns วงจรเฟสฟรีแควนซีดีเทคเตอร์จะไม่สามารถกำเนิดเอาพุทพัลส์ที่มีคาบเวลาสั้นกว่าค่าbacklashซึ่งแสดงโดย τ_1 ในกรณีนี้ ความกว้างของพัลส์จะมีค่าใกล้เคียงกับ τ_1 ในทางปฏิบัติตัวอุปกรณ์จะมีค่าparasitic capacitance ในที่นี้คือ C_p (รูป2.17a)ซึ่งจะชาร์ตแรงดันไฟเลี้ยงโดยเอาพุทพัลส์ ทำให้เกิดดีเลย์ที่ช้าลงของขอบพัลส์ โดยปกติ C_p จะมีค่าระหว่าง 5-10pf ค่าคงตัวเวลาของขอบพัลส์ที่เกิดจากอิทธิพลของ C_p จะมีค่าประมาณ $\tau_2=R_1C_p$ ค่านี้สามารถลดโดยเลือกค่าความต้านทาน R_1 ให้มีค่าน้อยๆ ในขณะที่เดียวกันค่า R_1 ก็ไม่สามารถเลือกให้ต่ำได้ตามต้องการ เนื่องจากจะทำให้เอาพุทของเฟสฟรีแควนซีดีเทคเตอร์เกิดโอเวอร์โหลตได้ โดยทั่วไปแล้วค่า R_1 ต้องมีค่ามากกว่า500 Ω ดังนั้น τ_2 จะมีค่าประมาณ 5ns หรือมากกว่า นั้นหมายความว่าค่าของ τ ในสมการ(2.53)สามารถประมาณได้โดยผลรวมของ $\tau_1+\tau_2$ และโดยทั่วไปจะมีค่าประมาณ10ns

เนื่องจากความกว้างของพัลส์ไม่สามารถทำให้แคบเท่าไรก็ได้ตามต้องการ พัลส์ที่แสดงในรูปที่ 2.17b จะทำให้ความถี่ช่วงชะของ VCOเปลี่ยนแปลงไปมากกว่าที่ต้องการตามตัวอย่างในรูปที่ 2.17b ความถี่ของ VCOจะถูกทำให้เพิ่มขึ้น ดังนั้นค่าtime delayระหว่างขอบของสัญญาณ n_1 และ n_2 จะมีค่าน้อยลงใน1รอบของสัญญาณอ้างอิง เมื่อเวลาผ่านไปค่าdelayจะมีค่าผ่าน 0 และเริ่มที่จะเป็นลบ นั่นคือขณะที่สัญญาณ จะมีเฟสนำสัญญาณ วงจรเฟสฟรีแควนซีดีเทคเตอร์จะกำเนิดพัลส์ที่มีแคโพลาไรตี้ลบเท่านั้น เมื่อค่า time lagมีค่ามากกว่า backlashอีกครั้ง ซึ่งไม่เป็นที่ต้องการ เมื่อวงจรเฟสฟรีแควนซีดีเทคเตอร์กำเนิดพัลส์ที่มีโพลาไรตี้เป็นบวกในขณะที่หนึ่งอยู่ที่สภาวะ 0 ระหว่างเวลาที่ครบรอบการทำงาน(อาจเป็น10)ต่อมาจะกำเนิดพัลส์ที่มีโพลาไรตี้เป็นลบเป็นเช่นนี้ไปเรื่อยๆ ความถี่ของสัญญาณ ripple จะเป็น subharmonic ของสัญญาณอ้างอิง และถ้าค่าความถี่ของ subharmonicที่มีค่าต่ำมากการกระเพื่อมนี้จะไม่ถูกลดทอนโดยวงจรกรองสัญญาณความถี่ต่ำผ่านซึ่งไม่เป็นที่ต้องการในการออกแบบ






รูปที่ 2.17 แสดงปรากฏการณ์ backlash ของเฟสฟรีควเอนซีดีเทคเตอร์

(a) แสดงวงจรเฟสฟรีควเอนซีดีเทคเตอร์ที่มี parasitic capacitance

(b) แสดงความกว้างของพัลส์ซึ่งทำให้ความถี่ชั่วขณะของ VCO เปลี่ยนแปลงไป

ความถี่ subharmonic จะไปมอดกับความถี่ของ VCO และถูกตัดทิ้งไปได้โดยการเพิ่มความต้านทาน R_3 ในรูปที่ 2.17a โดยทั่วไป R_3 จะมีค่าสูงซึ่งจะทำให้เกิดการ discharge ของตัวเก็บประจุในวงจรกรองสัญญาณลงกราวด์อย่างช้าๆ แต่มีเสถียรภาพค่ากระแสที่ถูกระเบิดมีค่าสูงกว่ากระแสที่ถูกระเบิดโดย parasitic capacitance เฟสฟรีควเอนซีดีเทคเตอร์จะถูกเร่งให้เกิดพัลส์ที่มีโพลาไรตีเป็นบวกในทุกๆ รอบของสัญญาณอ้างอิง ความถี่ ripple จะมีค่าเท่ากับค่าของความถี่ของสัญญาณอ้างอิง เนื่องจากความถี่คัทออฟของวงจรฟิลเตอร์มีค่าต่ำกว่าความถี่ของสัญญาณอ้างอิง สัญญาณ ripple จะถูกลดทอนไปโดยฟิลเตอร์ ซึ่งจะเป็นการลดไซด์แบนด์แปลกปลอมด้วย เมื่อใช้ตัวความต้านทาน R_3 ไซด์แบนด์แปลกปลอมจะเกิดขึ้นที่ความถี่ $Nf_{ref} \pm f_{ref}, Nf_{ref} \pm 2f_{ref}$ เป็นต้น

สำหรับวงจรสังเคราะห์ความถี่ที่มีคุณภาพสูง ระดับของไซด์แบนด์แปลกปลอมไม่สามารถยอมรับให้เกิดขึ้นได้ นอกจากวิธีที่แนะนำแล้วยังสามารถทำให้ลดลงได้โดยการลดอัตราขยายของฟิลเตอร์ที่ความถี่ ripple ลง วิธีที่ง่ายที่สุดคือการเพิ่ม pole ในฟิลเตอร์แสดงดังรูปที่ 2.18a-2.18c ตัวเก็บประจุ C_3 จะเป็นตัวเพิ่มค่าคงตัวเวลา $\tau_3 = R_2 C_3$ โดยทั่วไปค่า τ_3 จะมีค่าประมาณ $\tau_2/10$ ภายได้เงื่อนไขนี้วงจรฟิลเตอร์จะมีค่าความถี่คัทออฟที่ $\omega = 1/\tau_3$ วงจรฟิลเตอร์ที่แสดงในรูปที่ 2.18 เป็นวงจรกรองสัญญาณความถี่ต่ำผ่านอันดับที่ 2 ถ้าต้องการกำจัดสัญญาณ ripple ให้ได้ดียิ่งขึ้นทำได้โดยใช้วงจรฟิลเตอร์ที่มีอันดับสูงขึ้น (ปกติใช้ถึงอันดับ 5)



รูปที่ 2.18 แสดงวงจรรูปฟิลเตอร์ที่มี C_3 ซึ่งทำให้เพิ่มค่าคงตัวเวลา

(a) Passive lag filter

(b) Active lag filter

(c) Active PI filter

บทที่ 3

การคำนวณและการสร้าง

3.1 การออกแบบดิจิตอลเฟสล็อกคัล

วงจรดิจิตอลเฟสล็อกคัลได้ถูกนำมาประยุกต์ใช้ในงานการสื่อสารอย่างกว้างขวาง เมื่อระบบต้องการสร้างสัญญาณนาฬิกาจากสัญญาณข้อมูลที่เต็มไปด้วยสัญญาณรบกวน ซึ่งการประยุกต์ใช้งานในระบบต่าง ๆ นั้น เราจะใช้ดิจิตอลเฟสล็อกคัลในการสังเคราะห์ความถี่ การใช้งานจะไม่เกี่ยวข้องกับสัญญาณรบกวนอ้างอิง แต่วงจรสังเคราะห์ความถี่นี้ควรจะสามารถเปลี่ยนจากความถี่หนึ่งไปยังอีกความถี่หนึ่งได้อย่างรวดเร็ว ด้วยเหตุที่ค่าเวลา pull-in จะเป็นพารามิเตอร์ที่มีความสัมพันธ์กับเงื่อนไขนี้มากที่สุด จากเหตุผลดังกล่าวทำให้เป็นการยากที่จะทำให้การออกแบบได้ผลดีที่สุด สำหรับระบบดิจิตอลเฟสล็อกคัลทุกระบบ เราจะออกแบบตามขั้นตอนต่างๆ ซึ่งเป็นขั้นตอนคร่าวๆ ไม่ได้ใช้ตายตัวเสมอไป โดยในการออกแบบจะใช้วงจร IC เบอร์ 74HC/HCT4046A และ 74HC/HCT 7046A

กระบวนการออกแบบดิจิตอลเฟสล็อกคัลประกอบด้วยขั้นตอนดังนี้

ขั้นตอน 1

ทำการกำหนดความถี่อินพุตและความถี่เอาต์พุตของวงจรดิจิตอลเฟสล็อกคัล ซึ่งจะมีทั้งกรณีความถี่อินพุตและเอาต์พุตคงที่แต่ไม่จำเป็นต้องมีค่าเท่ากัน ในการใช้งานอื่นๆ (เช่น วงจรสังเคราะห์ความถี่) ความถี่อินพุตจะเหมือนเดิมตลอด แต่ความถี่เอาต์พุตจะเปลี่ยนแปลงไป และกรณีสุดท้ายทั้งความถี่อินพุตและเอาต์พุตเปลี่ยนแปลงให้ $f_{\min}$ และ $f_{\max}$ เป็นค่าความถี่อินพุตที่ต่ำสุดและสูงสุด $f_{2\min}$ และ $f_{2\max}$ เป็นค่าความถี่เอาต์พุตที่ต่ำสุดและสูงสุด ตามลำดับ

ขั้นตอน 2

ทำการกำหนด scaler ratio ในบางกรณีที่อัตราส่วนของความถี่เอาต์พุตต่อความถี่อ้างอิงมีค่ามากกว่า 1 แต่กรณีที่ เราจำเป็นต้องทำ down-scale ด้วยตัวหารที่มีค่าคงที่ N เมื่อเราใช้ดิจิตอลเฟสล็อกคัล ทำวงจรสังเคราะห์ความถี่ อัตราส่วนของความถี่เอาต์พุตต่อความถี่อ้างอิงจะไม่คงที่ ดังนั้น ต้องกำหนดช่วงของค่า N ขึ้น ($N_{\min} \leq N \leq N_{\max}$) เมื่อค่า N มีการเปลี่ยนแปลงความถี่ธรรมชาติ ω_n และค่า damping factor ζ จะแปรผันตาม N ด้วย ดังสมการความสัมพันธ์ในตาราง 2.1 ซึ่งพารามิเตอร์ทั้ง 2 จะเปลี่ยนแปลงตามค่าประมาณ $1/\sqrt{N}$ ดังนั้น ω_n จะมีการเปลี่ยนแปลงอยู่ในช่วง $\omega_{n\min} < \omega_n < \omega_{n\max}$ และ ζ จะแปรผันอยู่ระหว่างช่วง $\zeta_{\min} < \zeta < \zeta_{\max}$ เราจะได้ความสัมพันธ์เป็น

$$\frac{\omega_{n\max}}{\omega_{n\min}} = \sqrt{\frac{N_{\max}}{N_{\min}}} \quad (3.1)$$

และ

$$\frac{\zeta_{\max}}{\zeta_{\min}} = \sqrt{\frac{N_{\max}}{N_{\min}}} \quad (3.2)$$

เราทราบว่าค่า ζ ที่มีค่าระหว่าง 0.5 และ 1 จะให้ผลการทำงานดีที่สุด トラバิดที่ค่าอัตราส่วน $N_{\max}/N_{\min}$ มีค่าไม่มากเกินไปนัก การเปลี่ยนแปลงไม่คงที่ของ damping factor ก็สามารถจะยอมรับได้ เราเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ควรหลีกเลี่ยงค่า ζ ที่มีการเปลี่ยนแปลงมากๆ เนื่องจากจะเกิดการออสซิลเลต สำหรับค่า ζ ที่มีค่ามากที่สุดเมื่อค่า N เปลี่ยนแปลงอยู่ในช่วงกว้าง(เช่น 1:100)ก็ต้องกำหนดช่วงของความถี่มากกว่า 1 ช่วง สำหรับดิจิตอลเฟสล็อกคูล และทำการสลับช่วงไปให้สอดคล้องกัน

ในการออกแบบที่ง่ายที่สุดสำหรับค่า N ที่ไม่คงที่ เราจะระบุพารามิเตอร์ต่างๆของดิจิตอลเฟสล็อกคูล เช่น ζ ให้มีค่าเหมาะสมที่สุดสำหรับ divider ratio N_{mean} คือ

$$N_{mean} = \sqrt{N_{min} \cdot N_{max}} \quad (3.3)$$

(สำหรับค่า N ที่คงที่, $N_{mean} = N$) เช่น $N_{min} = 10$, $N_{max} = 100$ ค่า N_{mean} จะเป็น 31.6 ถึง 32 เลือก $\zeta = 0.7$ สำหรับ $N = 32$ จะให้ค่า $\zeta_{min} = 0.4$ และ $\zeta_{max} = 1.2$

ขั้นตอน 3

หาค่า damping factor ζ โดยเมื่อ N มีค่าคงที่ ζ ก็จะคงที่ด้วย และสามารถกำหนดขึ้นเองได้ ค่าที่เหมาะสมที่สุดจะเลือก $\zeta = 0.7$ วงจรดิจิตอลเฟสล็อกคูลจะมีผลตอบสนองเป็นแบบบัตเตอร์เวิร์ท ถ้า N มีค่าไม่คงที่ แนะนำว่าควรเลือกค่า $\zeta = 0.7$ สำหรับ $N = N_{mean}$ ดังอธิบายในขั้นตอน 2

ขั้นตอน 4

ขั้นตอนนี้เราจะคิดว่ามีคุณสมบัติของการกคสัญญาณรบกวนหรือไม่เช่นถ้าเราสร้างวงจรสังเคราะห์ความถี่ดิจิตอล เรื่องของสัญญาณรบกวนก็จะไม่พิจารณา เพราะฉะนั้นถ้าพิจารณาสัญญาณรบกวน ขั้นตอนที่ต่อไป คือขั้นตอนที่ 5 ถ้าไม่พิจารณาสัญญาณรบกวนก็ข้ามไปขั้นตอน 12

ขั้นตอน 5

ดังที่กล่าวมาแล้วว่า วงจรเฟสดีเทคเตอร์แต่ละชนิดจะให้ผลตอบสนองต่อสัญญาณรบกวนแตกต่างกัน ในกรณีที่ขอบของสัญญาณอ้างอิง u_1 เกิดการสูญเสีย วงจรที่ทำงานโดยใช้ขอบของสัญญาณอย่าง JK ฟลิปฟลอป หรือ เฟสฟรีควเอนซีดีเทคเตอร์ ทำให้เอาท์พุทของ JK ฟลิปฟลอปเปลี่ยนไปที่สภาวะต่ำและเอาท์พุทของเฟสฟรีควเอนซีดีเทคเตอร์จะเปลี่ยนไปที่สภาวะ -1 ในเวลาสั้นๆ ดังนั้นความถี่ของ VCO จะเปลี่ยนแปลงอย่างรวดเร็ว ซึ่งไม่เป็นที่ต้องการในการออกแบบ สัญญาณเอาท์พุทเฉลี่ยของวงจร EXOR เฟสดีเทคเตอร์จะอยู่ที่ 0 เมื่อขอบของ u_1 หายไป ถ้าขอบของสัญญาณ u_1 มีการขาดหายไปจะทำตามขั้นตอนที่ 6 ส่วนกรณีอื่นข้ามไปขั้นตอน 7

ขั้นตอน 6

เมื่อเลือก EXOR เฟสดีเทคเตอร์ ต้องหาค่า K_d ถ้า EXOR ทำงานโดยแหล่งจ่ายไฟ unipolar ค่า K_d จะมีค่าเท่ากับ U_B / π เมื่อ U_B เป็นค่าแรงดันที่จ่ายให้แก่วงจร เมื่อใช้แหล่งจ่ายไฟ bipolar หรือเมื่อ EXOR อิมิตัว จะใช้สมการในหัวข้อ 2.6 แล้วทำขั้นตอน 8 ต่อไป

ขั้นตอน 7

ขั้นตอนนี้เราจะเลือก JK ฟลิปฟลอปหรือเฟสฟรีควเอนซีดีเทคเตอร์ เนื่องจากคุณสมบัติของเฟสฟรีควเอนซีดีเทคเตอร์จะมีค่า pull-in range เป็น ∞ จึงนิยมใช้แบบนี้มากกว่า เมื่อใช้แหล่งจ่ายไฟแบบ unipolar ค่า K_d จะเท่ากับ $U_B / 4\pi$ (เมื่อ U_B เป็นแรงดันไฟเลี้ยง) เมื่อใช้แหล่งจ่ายไฟแบบ bipolar หรือเมื่อวงจรเฟสฟรีควเอนซีดีเทคเตอร์ อิมิตัว เราจะใช้สมการในหัวข้อ 2.6 ต่อไปทำขั้นตอนที่ 8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอน 8

หาค่า B_L จากสมการ

$$(SNR)_L = (SNR)_I \frac{B_I}{2B_L} \quad (3.4)$$

ค่า B_L ควรเลือกเพื่อให้ $(SNR)_L$ มีค่ามากกว่าค่าน้อยที่สุดเล็กน้อย โดยปกติจะมากกว่า 4 (ซึ่งจะสัมพันธ์กับ 6 dB) ในกรณีทั่วไป S/N ที่อินพุตของ PLL $(SNR)_I$ จะไม่สามารถรู้ได้ล่วงหน้า โดยประมาณได้จากการวัดอินพุตเฟสจิตเตอร์ θ_{n1} และสุดท้ายเราจะได้อัตรา B_I ที่อินพุตของดิจิตอลเฟสล็อกคิปรู ค่า B_I จะเป็นแบนด์วิธของสัญญาณแหล่งกำเนิด หรือแบนด์วิธของฟรีควิเลเตอร์ หลังจากที่เราหาค่า $(SNR)_I$ และ B_I ได้แล้ว ก็สามารถคำนวณค่า B_L ได้จากสมการ (3.4)

ปัญหาที่ตามมาคือ เมื่อค่า N เปลี่ยนแปลงได้ จากทฤษฎีของสัญญาณรบกวน ค่า B_L จะมีความสัมพันธ์กับ ω_n และ ζ โดยสมการดังนี้


$$B_L = \frac{\omega_n}{2} \left(\zeta + \frac{1}{4\zeta} \right) \quad (3.5)$$

เมื่อค่า N เปลี่ยนแปลงไป ทั้ง ω_n และ ζ จะเปลี่ยนไปตาม N ด้วย ด้วยเหตุนี้ค่า B_L จะขึ้นกับ N ด้วย ในกรณีนี้จะหา B_L จากกรณีที่ $N = N_{mean}$ เพื่อให้แน่ใจว่าค่า B_L จะไม่ตกลงมาต่ำจนถึงค่าน้อยที่สุดที่ยอมรับได้ เราควรจะใช้ค่าของ N ที่ค่าปลายสุดของอัตราส่วน N ด้วย โดยใช้สมการ 3.5 ถ้าค่า B_L มีค่าน้อยเกินไป ที่ค่าปลายสุดของ N ค่าเริ่มต้นที่กำหนดให้ $N = N_{mean}$ ควรจะมีค่าเพิ่มขึ้นอีก

ขั้นตอน 9

ในขั้นตอนนี้จะกำหนดคุณลักษณะต่างๆ ของวงจร VCO เนื่องจากเรารู้ความถี่กลาง (center frequency) ω_0 (หรือช่วงของความถี่ ω_0) และช่วงของอัตราส่วน N แล้ว เราสามารถคำนวณช่วงความถี่ของสัญญาณเอาต์พุตได้ ซึ่งจะต้องถูกสร้างโดยวงจร VCO ให้ค่า ω_{2min} และ ω_{2max} เป็นค่าความถี่เอาต์พุตต่ำสุดและสูงสุดของ VCO ตามลำดับ ก่อนอื่นต้องเลือกวงจร VCO ที่เหมาะสม ส่วนมากวงจร VCO ที่ใช้เป็นส่วนหนึ่งของเฟสล็อกคิปรู จะเป็นไอซี เมื่อจ่ายแรงดันไฟเลี้ยงให้กับ VCO เราจะดูช่วงของแรงดันควบคุมได้จากค่าชั๊ท (เช่นสำหรับแหล่งจ่ายไฟ unipolar ซึ่ง $U_B = 5V$ ช่วงของมันจะเป็น 1-4V) ให้ u_{fmin} และ u_{fmax} เป็นช่วงจำกัดต่ำสุด และสูงสุดของช่วง ตามลำดับ วงจร VCO จะถูกออกแบบให้สร้างความถี่เอาต์พุต $\omega_2 = \omega_{2min}$ สำหรับ $u_f = u_{fmin}$ และความถี่เอาต์พุต $\omega_2 = \omega_{2max}$ สำหรับ $u_f = u_{fmax}$ คุณลักษณะของวงจร VCO แสดงดังกราฟรูป 3.1 สามารถหาอัตราขยายของ VCO ได้โดยการคำนวณจากความชันของกราฟคือ

$$K_o = \frac{\omega_{2max} - \omega_{2min}}{u_{fmax} - u_{fmin}}$$



รูป 3.1 กราฟแสดงคุณลักษณะของ VCO ระหว่างความถี่เชิงมุม ω_2 กับโวลเตจคอนโทรล u_f

นอกจากนี้ ต้องหาค่าองค์ประกอบภายนอกต่างๆของ VCO ด้วย ซึ่งสามารถหาวิธีคำนวณได้จากค่าตัว

ชี้ท

ขั้นตอน 10

คำนวณค่าความถี่ธรรมชาติ ω_n จาก

$$B_L = \frac{\omega_n}{2} \left(\zeta + \frac{1}{4\zeta} \right)$$

เมื่อค่า N ไม่คงที่ ทั้ง B_L และ ζ จะหาที่ค่า $N = N_{mean}$ ดังนั้นค่าที่นำมาหา ω_n จะแปรผันอยู่ที่ $N = N_{mean}$

เท่านั้น

ขั้นตอน 11

สร้างวงจรรูปฟิลเตอร์ ก่อนอื่นต้องเลือกชนิดของวงจรกรองสัญญาณที่เหมาะสม วงจร passive loop filter เป็นวงจรที่ง่ายที่สุด ถ้าใช้ EXOR หรือ JK ฟลิปฟลอปเป็นเฟสดีเทคเตอร์ แต่มีข้อเสียคือ pull-in range จะถูกจำกัด ถ้าเราออกแบบให้มีช่วง pull-in range เป็น 0 ควรเลือกวงจรกรองสัญญาณแบบ active PI ถ้ารู้ค่า ω_n , ζ , K_O , K_d และ N จะสามารถคำนวณค่าคงตัวเวลา τ_1 และ τ_2 ได้จากตาราง 2.1 เมื่อเราใช้ active lag filter เราต้องเลือกค่า K_u ให้เหมาะสมด้วย ต้องเลือก $K_u > 1$ จึงจะใช้ได้ โดยทั่วไปค่า K_u จะอยู่ในช่วง 2-10 ขึ้นตอนต่อไปเป็นขั้นตอน 19

ขั้นตอน 12

(ต่อจากขั้นตอน 4) เนื่องจากในการทดลองนี้ไม่สนใจเรื่องสัญญาณรบกวน วงจรเฟสดีเทคเตอร์ที่ดีที่สุดที่ควรเลือกใช้คือวงจรเฟสฟรีควเอนซีดีเทคเตอร์ เมื่อวงจรเฟสฟรีควเอนซีดีเทคเตอร์ทำงานโดยใช้แหล่งจ่ายไฟแบบ unipolar ซึ่งมีขนาดแรงดันไฟเลี้ยงเป็น U_B จะได้ค่าอัตราขยายของเฟสดีเทคเตอร์ $K_d = U_B / 4\pi$ ถ้าใช้แหล่งจ่ายแบบ bipolar หรือระดับแรงดันแตกต่างจากแรงดันไฟเลี้ยง ให้ใช้สูตรตามหัวข้อ 2.6

ขั้นตอน 13

ในขั้นตอนนี้จะพิจารณาคุณลักษณะของวงจร VCO เนื่องจากเรารู้ค่าความถี่กลาง ω_o (หรือช่วงของ ω_o) และค่าอัตราส่วนตัวหาร N แล้ว เราสามารถคำนวณช่วงของความถี่เอาต์พุตซึ่งจะถูกสร้างโดยวงจร VCO ได้ ให้ ω_{2min} และ ω_{2max} เป็นความถี่เอาต์พุตต่ำสุดและสูงสุดของวงจร VCO ตามลำดับ ตอนนี้เราสามารถเลือกวง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จร VCO ที่เหมาะสมได้ โดยทั่วไปแล้ววงจร VCO ที่ใช้ในดิจิตอลเฟสล็อกคูลจะเป็น IC เมื่อจ่ายแรงดันไฟเลี้ยงให้แก่ VCO เราจะดูช่วงของแรงดันควบคุม u_f ได้จากคาตาชีท (สำหรับแหล่งจ่ายไฟแบบ unipolar ซึ่ง $U_B = 5V$ ช่วงของมันจะเป็น $1 - 4 V$)

ให้ $u_{f \min}$ และ $u_{f \max}$ เป็นค่าจำกัดด้านล่างและค่าจำกัดด้านบนของช่วงตามลำดับ เราจะได้ว่าวงจร VCO จะกำเนิดสัญญาณความถี่เอาต์พุต $\omega_2 = \omega_{2 \min}$ เมื่อ $u_f = u_{f \min}$ และความถี่เอาต์พุต $\omega_2 = \omega_{2 \max}$ สำหรับ $u_f = u_{f \max}$ คุณสมบัติของวงจร VCO ดูได้จากกราฟรูป 3.1 เราสามารถคำนวณค่าอัตราขยายของวงจร VCO K_o ได้จากความชันของเส้นกราฟดังนี้

$$K_o = \frac{\omega_{2 \max} - \omega_{2 \min}}{u_{f \max} - u_{f \min}}$$

และองค์ประกอบภายนอกของ VCO ก็สามารถหาได้ โดยดูจากคาตาชีท

ขั้นตอน 14

เลือกชนิดของลูปฟิลเตอร์ เนื่องจากเราใช้วงจรเฟสฟรีแควนซีดีเทคเตอร์เป็นเฟสดีเทคเตอร์ โดยส่วนมากเราจะใช้วงจรลูปฟิลเตอร์แบบ passive lag ซึ่งส่วนประกอบทั้ง 2 นี้ จะทำให้ได้ค่า pull-in range และ hold range เป็น ∞ ดังอธิบายในหัวข้อ 2.7 ส่วนลูปฟิลเตอร์ชนิดอื่นจะไม่พิจารณาในที่นี้

ขั้นตอน 15

หาองค์ประกอบทางไดนามิกของดิจิตอลเฟสล็อกคูลเพื่อเลือกค่าที่เหมาะสมของ ω_n เราต้องรู้ว่าวงจรดิจิตอลเฟสล็อกคูลมีการกระทำทางไดนามิกเป็นอย่างไร เช่นการเปลี่ยนแปลงของค่าแฟคเตอร์ตัวหาร N เป็นต้น สำหรับขั้นตอนในการออกแบบจะมีอย่างน้อย 3 วิธี ที่จะหาผลตอบสนองทางไดนามิกของดิจิตอลเฟสล็อกคูล

• กรณี 1

วงจรดิจิตอลเฟสล็อกคูลถูกใช้เป็นวงจรสังเคราะห์ความถี่ดิจิตอลซึ่งเราจะต้องออกแบบให้ดิจิตอลเฟสล็อกคูลเปลี่ยนจากความถี่เอาต์พุตหนึ่ง (f_{21}) ไปยังอีกความถี่เอาต์พุตหนึ่ง (f_{22}) ได้อย่างรวดเร็ว ถ้าผลต่าง $|f_{21} - f_{22}|$ มีขนาดมาก อาจจะหลุดจากสภาวะล็อกได้ ผู้ใช้จะต้องกำหนดค่าสูงสุดของ pull-in time T_p ที่ระบบต้องการใช้ในการล็อกสู่ความถี่เอาต์พุตใหม่ซึ่ง T_p นั้นจะใช้หาพารามิเตอร์ต่างๆของ ดิจิตอลเฟสล็อกคูลต่อไป และทำขั้นตอน 16 ต่อไป

• กรณี 2

วงจรดิจิตอลเฟสล็อกคูลถูกใช้เป็นวงจรสังเคราะห์ความถี่ซึ่งสร้างความถี่เป็นจำนวนเต็มเท่าของความถี่อ้างอิง f_{ref} คือ ความถี่เอาต์พุตของ VCO จะเป็น $f_2 = N f_{ref}$ เมื่อค่า N เปลี่ยนแปลงได้ ถ้าความถี่เอาต์พุตเปลี่ยนจากความถี่หนึ่งไปยังความถี่ใกล้เคียง เช่น f_2 เปลี่ยนจาก $N_0 f_{ref}$ ไปเป็น $(N_0 + 1) f_{ref}$ ในกรณีนี้ค่า pull-out range $\Delta\omega_{po}$ จะต้องน้อยกว่า f_{ref} ถ้าเลือก $\Delta\omega_{po}$ เป็นหลัก ก็ทำขั้นตอน 20 ต่อไป

• กรณี 3

เป็นกรณีที่ไม่นับการนำค่า pull-in range และ pull-out range วิธีที่ง่ายที่สุด คือการสมมติ lock-in time T_L หรือกำหนดความถี่ธรรมชาติชั่วคราว ถ้าเลือกกรณีนี้ก็ทำตามขั้นตอน 21 ต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอน 16

กำหนดค่า pull - in time T_p สูงสุด ที่จะทำให้เกิดช่วงความถี่สูงสุดที่เอาท์พุทของVCO ค่าคงตัวเวลา τ_1 ของวงจรรูปฟิลเตอร์ สามารถคำนวณได้โดยใช้สูตรสำหรับ T_p ในตาราง 2.1

เราต้องแทน $\Delta\omega_0$ ค่าช่วงความถี่เชิงมุมสูงสุดที่เอาท์พุทของVCO เข้าไป แล้วทำขั้นตอน 17 ต่อไป

ขั้นตอน 17

เมื่อรู้ค่าคงตัวเวลา τ_1 แล้วก็สามารถประมาณค่า ω_n ได้ สูตรสำหรับหา ω_n ดูได้จากตาราง 2.1 ซึ่งสมการนี้มี τ_2 รวมอยู่ด้วย ถ้าใช้รูปฟิลเตอร์แบบpassive lag เราจะไม่ทราบค่า τ_2 แต่สามารถประมาณค่าโดยตัดทิ้งไปได้ ($\tau_2 = 0$) เพราะโดยทั่วไปแล้ว τ_2 จะมีค่าน้อยกว่า τ_1 มากๆ ต่อไปเป็นขั้นตอน 18

ขั้นตอน 18

เมื่อรู้ค่า ω_n และ ζ แล้ว เราสามารถหาค่า τ_2 ได้โดยใช้ตาราง 2.1

ขั้นตอน 19

เมื่อรู้ τ_1 และ τ_2 ก็สามารถหองค์ประกอบต่างๆของรูปฟิลเตอร์ได้

ขั้นตอน 20

เมื่อรู้ค่า $\Delta\omega_{po}$ และ ζ ก็สามารถหา ω_n ได้จากสมการสำหรับ $\Delta\omega_{po}$ ในตาราง 2.1 และทำขั้นตอน 22 ต่อไป

ขั้นตอน 21

เมื่อรู้ค่า T_L ค่า ω_n ก็สามารถหาได้จากสูตรสำหรับ T_L ในตาราง 2.1 ขั้นตอนต่อไปเป็นขั้นตอน 22

ขั้นตอน 22

เมื่อรู้ค่า ω_n และ ζ แล้ว ค่า τ_1 สามารถหาได้จากสูตรสำหรับ ω_n ในตาราง 2.1 ถ้าใช้รูปฟิลเตอร์แบบ passive ก็สามารถรู้ τ_2 ได้เลย การออกแบบจะดำเนินต่อไปในขั้นตอน 18

3.2 การออกแบบวงจรสังเคราะห์ความถี่

3.2.1 การออกแบบวงจรสังเคราะห์ความถี่ที่กำเนิดความถี่ได้ในช่วง 1MHz - 2MHz

ในตอนนี้อเราจะใช้กระบวนการต่างๆในหัวข้อ 3.1 ในการออกแบบตัวสังเคราะห์ความถี่ซึ่งใช้ดิจิทัลเฟสล็อกคัลคูล ตัวอย่างเช่นวงจรสังเคราะห์ความถี่ที่กำเนิดความถี่ได้ในช่วง 1ถึง2MHz โดยมีค่า channel spacing เป็น10kHz ในการออกแบบนี้เราจะใช้อุปกรณ์ 74 HC/HCT4076 CMOS วงจรนี้จะมีเฟสดีเทกเตอร์ 3 แบบคือ EXOR เกท, JK-ฟลิปฟล็อปและเฟสฟรีเวนซีดีเทกเตอร์ เนื่องจากการออกแบบนี้ต้องพิจารณาถึงเรื่องของสัญญาณรบกวนด้วย เราจะใช้เฟสฟรีเวนซีดีเทกเตอร์เป็นเฟสดีเทกเตอร์ เนื่องจากวงจรนี้จะให้ค่า pull - in range เป็น ∞ สำหรับรูปฟิลเตอร์ทุกชนิด ซึ่งเราจะใช้ชนิดที่ง่ายที่สุดคือpassive lag filter ค่าแรงดันไฟเลี้ยง V_B เราจะใช้ 5 V เราจะดำเนินการตามขั้นตอนดังนี้

ขั้นตอน 1

กำหนดช่วงความถี่อินพุทและความถี่เอาท์พุท ความถี่อินพุทจะคงที่ $f_i = 10\text{kHz}$ ความถี่เอาท์พุทอยู่ในช่วง 1 ถึง 2 MHz ดังนั้น $f_{2\min} = 1\text{ MHz}$ และ $f_{2\max} = 2\text{ MHz}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอน 2

อัตราส่วนตัวหารจะต้องเปลี่ยนแปลงได้อยู่ในช่วง $N=100$ ถึง 200 วงจรดิจิทัลเฟสล็อกจะทำงานได้ดีที่สุด ($\zeta = 0.7$) สำหรับอัตราส่วนตัวหาร $N_{mean} = \sqrt{N_{min} \cdot N_{max}} = 141$ ดังแสดงในขั้นตอน 3

ขั้นตอน 3

กำหนดค่า ζ โดยเลือก $\zeta = 0.7$ ที่ $N = N_{mean}$ จะได้ค่า ζ_{min} และ ζ_{max} ดังนี้

$$\zeta_{min} = 0.59 \quad \text{สำหรับ } N = 200$$

$$\zeta_{max} = 0.83 \quad \text{สำหรับ } N = 100$$

ซึ่งช่วงนี้สามารถที่จะยอมรับได้

ขั้นตอน 4

ในที่นี้ไม่พิจารณาเรื่องสัญญาณรบกวน ดังนั้นเราจะข้ามไปขั้นตอน 12

ขั้นตอน 12

เลือกชนิดของวงจรเฟสล็อกเตอร์ ซึ่งเลือกเฟสฟรีคววนซีดีเทคเตอร์ดังเหตุผลที่ได้กล่าวมาแล้ว ค่าอัตราขยายของเฟสล็อกเตอร์จะเป็น $K_d = 5/4\pi = 0.4 \text{ V/rad}$

ขั้นตอน 13

คุณสมบัติของ VCO เมื่อดูจากคาต้าชีทของ 74 HC 4046A IC วงจร VCO จะทำงานเป็นเชิงเส้น เมื่อแรงดันอยู่ในช่วง $u_f = 1.1$ ถึง 3.9 V โดยประมาณ ดังนั้นเราจะพล็อตกราฟแสดงคุณลักษณะได้ดังรูป 3.2



รูป 3.2 แสดงคุณลักษณะของ VCO สำหรับ CMOS IC ชนิด 74HC/HCT4046

ถ้าแรงดันอินพุทของวงจร VCO เกิน 3.9 V วงจร VCO จะกำเนิดความถี่ที่สูงมาก (ประมาณ 30 MHz) ถ้าแรงดันตกต่ำกว่า 1.1 V ความถี่ของ VCO ก็จะมีค่าต่ำมาก เช่น เป็น Hz จากคุณลักษณะนี้ ค่าอัตราขยายของ VCO จะเป็น $K_o = 2.24 \times 10^6 \text{ rad/s/V}$ ตามสูตรในคาต้าชีท ค่าความต้านทาน R_1 , R_2 และ C_1 (รูป 3.4) สามารถหาได้จากกราฟ ค่าความต้านทานจะต้องเลือกในช่วง $3 - 300 \text{ k}\Omega$ จุดเชื่อมต่อขนาบของ R_1 และ R_2 จะต้องมีความต้านทานสมมูลมากกว่า $2.7 \text{ k}\Omega$ เราจะได้

$$R_1 = 47 \text{ k}\Omega$$

$$R_2 = 130 \text{ k}\Omega$$

$$C_1 = 100 \text{ pF}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ขั้นตอน 14

เลือกวงจรรูปฟิลเตอร์ดังแสดงข้างต้น โดยเลือก passive lag filter

ขั้นตอน 15

เราจะสมมุติค่าบางอย่างสำหรับการกระทำทางไดนามิกของดิจิตอลเฟสล็อกคูล์ปโดยเราสมมุติว่าวงจร

เข้าสู่สภาวะลือกภายในระยะเวลา 1 ms เราจะให้ $T_L = 1$ ms ดำเนินการต่อไปยังขั้นตอน 21



รูป 3.3 แสดงวงจรดิจิตอลเฟสล็อกคูล์ปที่ใช้ในการทดลอง

ขั้นตอน 21

เมื่อกำหนดค่า T_L แล้ว ค่า ω_n สามารถคำนวณได้จาก

$$\omega_n = 2\pi / T_L \approx 6300 \text{ s}^{-1}$$

ขั้นตอน 22

คำนวณค่าคงตัวเวลา τ_1 โดยเราให้ $\tau_2 = 0$ และใช้สูตร ω_n ในตาราง 2.1 เพื่อคำนวณ τ_1 จะได้

$$\tau_1 = 160 \mu\text{s}$$

ขั้นตอน 18

เมื่อทราบค่า τ_1 และ ω_n เราจะใช้สูตรสำหรับ ζ ในตาราง 2.1 คำนวณ τ_2 จะได้

$$\tau_2 = 67 \mu\text{s}$$

(ตอนนี้เราจะกลับไปขั้นตอน 22 อีกครั้ง เพื่อคำนวณค่า τ_1 ให้มีค่าถูกต้องยิ่งขึ้น โดยใช้ค่า $\omega_n = 6300 \text{ s}^{-1}$ เหมือนเดิม จะได้ τ_1 เป็น 93 μs)

ขั้นตอน 19

คำนวณองค์ประกอบต่างๆของวงจรรูปฟิลเตอร์ เมื่อรู้ค่า τ_1 และ τ_2 แล้ว ค่า C , R_1 , R_2 ของวงจรรูปฟิลเตอร์ก็สามารถคำนวณได้ สำหรับการกดสัญญาณไซด์แบนด์ ตัวเก็บประจุจะเลือกให้มีค่ามาก และ R_1 , R_2 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ให้มีค่าต่ำเท่าที่จะเป็นไปได้ เลือก $C = 0.33 \mu F$ จะได้

$$R_1 = 330 \Omega$$

$$R_2 = 240 \Omega$$

ผลบวกของ R_1 และ R_2 จะต้องต่ำกว่าค่า load resistance ต่ำสุดที่อนุญาตให้ใช้ได้ (470Ω)

การออกแบบแสดงดังรูปที่ 3.3 IC เบอร์ 74HC4046A นั้นประกอบด้วยเฟสดีเทคเตอร์ 3 ชนิด คือ PC1 (EXOR) , PC2 (เฟสฟรีแควนซีดีเทคเตอร์) และ PC3 (JK - ฟลิปฟลอป) PC2 จะมี 2 เอาต์พุต คือ $PC2_{OUT}$ และ PCP_{OUT} โดย $PC2_{OUT}$ จะเป็นเอาต์พุตของเฟสฟรีแควนซีดีเทคเตอร์และ $PC2_{OUT}$ นี้จะเป็น in - lock detection signal (จะจับสัญญาณที่เข้าสู่สภาวะล็อกแล้ว) คือ เมื่อสัญญาณทางลอจิกมีสภาวะ high และเฟสล็อกลูป เริ่มเข้าสู่สภาวะล็อก $PC2_{OUT}$ จะใช้ในกรณีนี้เท่านั้น สำหรับวงจร down-scaler 8 bit ของ 74HC40103 หรือ 74HC40102 ตัว 74HC40102 ประกอบด้วยวงจร BDC counter ต่อกันอย่าง cascade 2 ตัว

3.2.2 การออกแบบวงจรสังเคราะห์ความถี่ที่กำเนิดความถี่ได้ในช่วง 5MHz - 10MHz เมื่อใช้ Prescaler (V=10)

ในวงจรนี้เป็นวงจรสังเคราะห์ความถี่โดยใช้ DPLL สังเคราะห์ความถี่ได้ในช่วง 5MHz-10MHz โดยมี channel spacing เป็น 100kHz ใช้ Prescaler (V) เท่ากับ 10 และวงจรหาร N ปรับค่าได้ ($50 \leq N \leq 100$) ขั้นตอนต่างๆเป็นดังนี้

ขั้นตอน 1

กำหนดความถี่อ้างอิง $f_1 = 10 \text{ kHz}$, $f_{2min} = 5 \text{ MHz}$, $f_{2max} = 10 \text{ MHz}$, channel spacing = 100kHz

ขั้นตอน 2

กำหนด scaler ratio N_T ($N_T = V \cdot N$)

$$N_{Tmin} = 500 , N_{Tmax} = 1000$$

$$N_{Tmean} = \sqrt{N_{Tmin} \cdot N_{Tmax}} = \sqrt{500 \times 1000} = 707$$

ขั้นตอน 3

กำหนดค่า ζ เลือก $\zeta = 0.7$ ที่ $N_T = N_{Tmean}$

$$\sqrt{\zeta_{max} \cdot \zeta_{min}} = \zeta_{mean} = 0.7$$

$$\zeta_{max} = \frac{0.49}{\zeta_{min}} \dots \dots \dots (1)$$

$$\frac{\zeta_{max}}{\zeta_{min}} = \sqrt{\frac{N_{Tmax}}{N_{Tmin}}} = \sqrt{\frac{1000}{500}} = 1.414 \dots \dots \dots (2)$$

แทน(1)ใน(2)จะได้

$$\zeta_{min} = 0.59 \text{ สำหรับ } N_T = 1000$$

$$\zeta_{max} = 0.83 \text{ สำหรับ } N_T = 500$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอน4

ตัดสินใจว่าจะพิจารณาสัญญาณรบกวน (noise) หรือไม่ สำหรับวงจรสังเคราะห์ความถี่ดิจิทัลเรา
สามารถที่จะไม่พิจารณาถึงสัญญาณรบกวนได้ ข้ามไปทำขั้นตอนที่12

ขั้นตอน12

เลือกวงจรแบบ PD เป็น PFD เฟสดีเทกเตอร์เกน $K_d = U_B/4\pi = 5/4\pi = 0.4 \text{ V/rad}$

ขั้นตอน13

ออกแบบวงจร VCO เมื่อกำหนดค่าต่างๆดังนี้

$f_o = 7.5\text{MHz} \text{ , } R_1 = 47\text{k}\Omega \text{ , } R_2 = 130\text{k}\Omega \text{ , } C_1 = 33\text{pF}$

หาค่า K_o ดังนี้


$$K_o = \frac{f_{\max} - f_{\min}}{VCO_{in \max} - VCO_{in \min}} = \frac{10\text{MHz} - 5\text{MHz}}{3.9 - 1.1} = 11.22 * 10^6 \text{ rad / s / v}$$

ขั้นตอน14

เลือกวงจรฟิลเตอร์ดังแสดงข้างต้น โดยเลือก passive lag filter

ขั้นตอน 15

เราจะสมมุติค่าบางอย่างสำหรับการกระทำทางไดนามิกของดิจิทัลเฟสล็อกคูล โดยเราสมมุติว่า วง
จรเข้าสู่สภาวะสถิตภายในระยะเวลา 1 ms เราจะให้ $T_L = 1 \text{ ms}$ ดำเนินการต่อไปยังขั้นตอน 21



รูปที่ 3.4 แสดงวงจรดิจิทัลเฟสล็อกคูลเมื่อใช้ Prescaler(V) = 10

ขั้นตอน 21

เมื่อกำหนดค่า T_L แล้ว ค่า ω_n สามารถคำนวณได้จาก

$$\omega_n = 2\pi / T_L \approx 6300 \text{ s}^{-1}$$

ขั้นตอน 22

คำนวณค่าคงตัวเวลา τ_1 โดยเราให้ $\tau_2 = 0$ และใช้สูตร ω_n ในตาราง 2.1 เพื่อคำนวณ τ_1 จะได้

$$\tau_1 = 160 \text{ } \mu\text{s}$$

ขั้นตอน 18

เมื่อทราบค่า τ_1 และ ω_n เราจะใช้สูตรสำหรับ ζ ในตาราง 2.1 คำนวณ τ_2 จะได้

$$\tau_2 = 67 \text{ } \mu\text{s}$$

(ตอนนี้เราจะกลับไปขั้นตอน 22 อีกครั้ง เพื่อคำนวณค่า τ_1 ให้มีค่าถูกต้องยิ่งขึ้น โดยใช้ค่า $\omega_n = 6300 \text{ s}^{-1}$ เหมือนเดิม จะได้ τ_1 เป็น $93 \text{ } \mu\text{s}$)

ขั้นตอน 19

คำนวณองค์ประกอบต่างๆของวงจรรูปฟิลเตอร์ เมื่อรู้ค่า τ_1 และ τ_2 แล้ว ค่า C , R_1 , R_2 ของวงจรรูปฟิลเตอร์ก็สามารถคำนวณได้ สำหรับการกดสัญญาณไซด์แบนด์ ตัวเก็บประจุ C จะเลือกให้มีค่ามาก และ R_1 , R_2 ให้มีค่าต่ำเท่าที่จะเป็นไปได้ เลือก $C = 0.33 \text{ } \mu\text{F}$ จะได้

$$R_1 = 330 \text{ } \Omega$$

$$R_2 = 240 \text{ } \Omega$$

3.2.3 การออกแบบวงจรสังเคราะห์ความถี่ที่กำเนิดความถี่ได้ในช่วง 5MHz - 10MHz เมื่อใช้วงจร dual-modulus prescaler ($V/V+1$) และ $V = 10$

วงจรนี้เป็นวงจรสังเคราะห์ความถี่โดยใช้ DPLL สังเคราะห์ความถี่ได้ในช่วง 5MHz - 10MHz โดยมี channel spacing เป็น 10kHz โดยใช้วงจร dual-modulus prescaler ($V/V+1$) ซึ่งจะหารด้วยค่า $V=10$

ขั้นตอน 1

กำหนดความถี่อ้างอิง $f_1=10\text{kHz}$, $f_{2\min}=5\text{MHz}$, $f_{2\max}=10\text{MHz}$, channel spacing = 10kHz

ขั้นตอน 2

กำหนด scaler ratio N_T ($N_T = V \cdot N$)

$$N_{T\min} = 500, N_{T\max} = 1000$$

$$N_{T\text{mean}} = \sqrt{N_{T\min} \cdot N_{T\max}} = \sqrt{500 \times 1000} = 707$$

$$\text{เมื่อ } N_T = N_1 V + N_2$$

ในการทดลองนี้ใช้วงจร dual-modulus prescaler $V=10$ จะได้

$$N_T = 10N_1 + N_2, (N_1 \geq N_2)$$

เมื่อ N_2 มีค่าอยู่ระหว่าง 0 ถึง 9 ในที่นี้ N_1 จะมีค่าเป็นเท่าไรก็ได้ แต่ต้องมากกว่าหรือเท่ากับ 9

ขั้นตอน 3

กำหนดค่า ζ เลือก $\zeta = 0.7$ ที่ $N_T = N_{T\text{mean}}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\sqrt{\zeta_{\max} \cdot \zeta_{\min}} = \zeta_{\text{mean}} = 0.7$$
$$\zeta_{\max} = \frac{0.49}{\zeta_{\min}} \dots\dots\dots(1)$$

$$\frac{\zeta_{\max}}{\zeta_{\min}} = \sqrt{\frac{N_{T\max}}{N_{T\min}}} = \sqrt{\frac{1000}{500}} = 1.414 \dots\dots\dots(2)$$

แทน(1)ใน(2)จะได้

$$\zeta_{\min} = 0.59 \text{ สำหรับ } N_T = 1000$$
$$\zeta_{\max} = 0.83 \text{ สำหรับ } N_T = 500$$

ขั้นตอน4

ตัดสินใจว่าจะพิจารณาสัญญาณรบกวน(noise)หรือไม่ สำหรับวงจรสังเคราะห์ความถี่ดิจิตอลเราสามารถที่จะไม่พิจารณาถึงสัญญาณรบกวนได้ ข้ามไปทำขั้นตอนที่12

ขั้นตอน12

เลือกวงจรแบบ PD เป็น PFD เฟสดีเทกเตอร์เกน $K_d = U_B/4\pi = 5/4\pi = 0.4V/rad$

ขั้นตอน13

ออกแบบวงจร VCO เมื่อกำหนดค่าต่างๆดังนี้

$f_o = 7.5MHz$, $R_1 = 47k\Omega$, $R_2 = 130k\Omega$, $C_1 = 33pF$

หาค่า K_o ดังนี้


$$K_o = \frac{f_{\max} - f_{\min}}{VCO_{in\max} - VCO_{in\min}} = \frac{10MHz - 5MHz}{3.9 - 1.1} = 11.22 * 10^6 \text{ rad / s / v}$$

ขั้นตอน14

เลือกวงจรฟิวดเตอร์ดังแสดงข้างต้น โดยเลือก passive lag filter

ขั้นตอน 15

เราจะสมมุติค่าบางอย่างสำหรับการกระทำทางไดนามิกของดิจิตอลเฟสล็อกคูล โดยเราสมมุติวงจรเข้าสู่สภาวะล๊อคภายในระยะเวลา 1 ms เราจะให้ $T_L = 1 \text{ ms}$ ดำเนินการต่อไปยังขั้นตอน 21



รูปที่ 3.5 แสดงวงจรดิจิทัลเฟสล็อกแบบเมื่อใช้วงจร dual-modulus prescaler

ขั้นตอน 21

เมื่อกำหนดค่า T_L แล้ว ค่า ω_n สามารถคำนวณได้จาก

$$\omega_n = 2\pi / T_L \approx 6300 \text{ s}^{-1}$$

ขั้นตอน 22

คำนวณค่าคงตัวเวลา τ_1 โดยเราให้ $\tau_2 = 0$ และใช้สูตร ω_n ในตาราง 2.1 เพื่อคำนวณ τ_1 จะได้

$$\tau_1 = 160 \text{ } \mu\text{s}$$

ขั้นตอน 18

เมื่อทราบค่า τ_1 และ ω_n เราจะใช้สูตรสำหรับ ζ ในตาราง 2.1 คำนวณ τ_2 จะได้

$$\tau_2 = 67 \text{ } \mu\text{s}$$

(ตอนนี้เราจะกลับไปขั้นตอน 22 อีกครั้ง เพื่อคำนวณค่า τ_1 ให้มีค่าถูกต้องยิ่งขึ้น โดยใช้ค่า $\omega_n = 6300 \text{ s}^{-1}$ เหมือนเดิม จะได้ τ_1 เป็น 93 μs)

ขั้นตอน 19

คำนวณองค์ประกอบต่างๆของวงจรฟีดแบ็ค เมื่อรู้ค่า τ_1 และ τ_2 แล้ว ค่า C , R_1 , R_2 ของวงจรฟีดแบ็คก็สามารถคำนวณได้ สำหรับการกดสัญญาณไซด์แบนด์ ตัวเก็บประจุ C จะเลือกให้มีค่ามาก และ R_1 , R_2 ให้มีค่าต่ำเท่าที่จะเป็นไปได้ เลือก $C = 0.33 \text{ } \mu\text{F}$ จะได้

$$R_1 = 330 \text{ } \Omega$$

$$R_2 = 240 \text{ } \Omega$$

บทที่ 4


การทดลองและผลการทดลอง

วัตถุประสงค์ เพื่อทำการศึกษาและเปรียบเทียบผลการทดลอง โดยใช้โปรแกรมสำเร็จรูปเลียนแบบการทำงาน และผลทางปฏิบัติจากวงจรทดลองจริง

การทดลอง


เมื่อทำการออกแบบวงจรสังเคราะห์ความถี่ตามขั้นตอนต่างๆในบทที่ 3 แล้ว จะทำการต่อวงจรทดลอง ดังนี้

1. วงจรดิจิทัลเฟสล็อก




รูปที่ 4.1 แสดงวงจรทดลองในการทดสอบคุณสมบัติของวงจร DPLL

2. วงจรสังเคราะห์ความถี่โดยใช้ดิจิทัลเฟสล็อก



รูปที่ 4.2 แสดงวงจรสังเคราะห์ความถี่โดยใช้ DPLL ที่ทำการออกแบบ




รูปที่ 4.3 แสดงวงจรสังเคราะห์ความถี่เมื่อเพิ่มวงจร Prescaler, $V = 10$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ผลการทดลอง

4.1 ผลการทดลองที่ได้จากการต่อวงจรทดลอง

4.1.1 ผลที่ได้จากวงจรทดลองที่ 1




รูปที่ 4.5 แสดงสัญญาณเอาต์พุตเมื่อสัญญาณอินพุตมีความถี่เป็น 500kHz




รูปที่ 4.6 แสดงสัญญาณเอาต์พุตเมื่อสัญญาณอินพุตมีความถี่เป็น 1MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.7 แสดงสัญญาณเอาต์พุตเมื่อสัญญาณอินพุตมีความถี่เป็น 2 MHz

4.1.2 ผลที่ได้จากวงจรทดลองที่ 2




รูปที่ 4.8 แสดงสัญญาณอินพุตมีความถี่เป็น 10kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.9 แสดงสัญญาณเอาร์ทพุทเมื่อ N=100




รูปที่ 4.10 แสดงสัญญาณเอาร์ทพุทเมื่อ N=101

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.11 แสดงสัญญาณเอ๊าท์พุทเมื่อ N=102




รูปที่ 4.12 แสดงสัญญาณเอ๊าท์พุทเมื่อ N=150

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.13 แสดงสัญญาณเอาต์พุตเมื่อ $N=200$

4.1.3 ผลที่ได้จากวงจรทดลองที่ 3




รูปที่ 4.14 แสดงสัญญาณเอาต์พุตเมื่อ prescaler=10, $N=50$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.15 แสดงสัญญาณเอาต์พุตเมื่อ prescaler=10, N=51




รูปที่ 4.16 แสดงสัญญาณเอาต์พุตเมื่อ prescaler=10, N=52

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่4.17 แสดงสัญญาณเอาต์พุตเมื่อprescaler=10, N=60




รูปที่4.18 แสดงสัญญาณเอาต์พุตเมื่อprescaler=10, N=70

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.19 แสดงสัญญาณเอาต์พุตเมื่อ prescaler=10, N=80




รูปที่ 4.20 แสดงสัญญาณเอาต์พุตเมื่อ prescaler=10, N=90

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.21 แสดงสัญญาณเอ๊าท์พุทเมื่อ prescaler=10, N=100

4.1.4 ผลที่ได้จากวงจรทดลองที่ 4




รูปที่ 4.22 แสดงสัญญาณเอ๊าท์พุทเมื่อ $N_T = 500$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.23 แสดงสัญญาณเอาต์พุตเมื่อ $N_T = 501$




รูปที่ 4.24 แสดงสัญญาณเอาต์พุตเมื่อ $N_T = 502$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.25 แสดงสัญญาณเอ๊าท์พุทเมื่อ $N_T = 600$




รูปที่ 4.26 แสดงสัญญาณเอ๊าท์พุทเมื่อ $N_T = 700$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.27 แสดงสัญญาณเอาต์พุตเมื่อ $N_T = 800$



รูปที่ 4.28 แสดงสัญญาณเอาต์พุตเมื่อ $N_T = 900$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.29 แสดงสัญญาณเอาต์พุตเมื่อ $N_T = 1000$


4.2 ผลการทดลองที่ได้จากการเลียนแบบการทำงานโดยใช้โปรแกรมสำเร็จรูป

4.2.1 ผลที่ได้จากการเลียนแบบการทำงานจากสมการทรานสเฟอร์ฟังก์ชันโดยใช้โปรแกรมสำเร็จรูป MATLAB




รูปที่ 4.30 แสดงโบดโคออร์เดตของเฟสทรานสเฟอร์ฟังก์ชันวงจรทดลองที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.31 แสดงโบดไดอะแกรมของ Error transfer function ของวงจรทดลองที่ 2




รูปที่ 4.32 แสดงโบดไดอะแกรมของเฟสทรานสเฟอร์ฟังก์ชันวงจรทดลองที่ 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.33 แสดงโบดไดอะแกรมของ Error transfer function ของวงจรทดลองที่ 3




รูปที่ 4.34 แสดงโบดไดอะแกรมของเฟสทรานสเฟอร์ฟังก์ชันวงจรทดลองที่ 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.35 แสดงโบดไดอะแกรมของ Error transfer function ของวงจรทดลองที่ 4

4.2.2 รูปแสดง transient response ของ phase transfer โดยใช้โปรแกรมสำเร็จรูป MATLAB




รูปที่ 4.36 แสดง step response ของ phase transfer function ของวงจรทดลองที่ 2

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่อนุญาตให้เผยแพร่โดยไม่ได้รับอนุญาตจากทางมหาวิทยาลัย
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.37 แสดง step response ของ error transfer function ของวงจรทดลองที่ 2




รูปที่ 4.38 แสดง step response ของ phase transfer function ของวงจรทดลองที่ 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.39 แสดง step response ของ error transfer function ของวงจรทดลองที่ 3




รูปที่ 4.40 แสดง step response ของ phase transfer function ของวงจรทดลองที่ 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.41 แสดง step response ของ error transfer function ของวงจรทดลองที่ 4

4.2.3 ผลที่ได้จากการเลียนแบบการทำงานของวงจรสังเคราะห์ความถี่โดยใช้ดิจิทัลเฟสล็อก




รูปที่ 4.42 แสดงผลตอบสนองชั่วขณะของวงจรดิจิทัลเฟสล็อก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.43 แสดงผลตอบสนองชั่วขณะของวงจรสวิตช์ความถี่โดยใช้ดีจิตอลเฟสล็อกคูลูป(N=100)
ระบบเข้าสู่สภาวะลือก




รูปที่ 4.44 แสดงผลตอบสนองชั่วขณะของวงจรสวิตช์ความถี่โดยใช้ดีจิตอลเฟสล็อกคูลูป(N=100)
ระบบหลุดจากสภาวะลือก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.45 แสดงผลตอบสนองชั่วขณะของวงจรสักราะห้ความถี่โดยใช้ดิจิตอลเฟสล็อกคูลูปเมื่อเพิ่มวงจร

Prescaler, $V=10$ ($N_T=707$)



รูปที่ 4.46 แสดงผลตอบสนองชั่วขณะของวงจรสักราะห้ความถี่โดยใช้ดิจิตอลเฟสล็อกคูลูปเมื่อใช้วงจร


dual-modulus prescaler, $V=10$ ($N_T=707$)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.4 ผลการทดลองที่ได้จากการวัดคุณลักษณะของ VCO

f_{vco} (kHz)	V_{vcoin} (v)
0	0
5	0.25
10	0.5
15	0.75
20	1.2
25	1.5
30	1.7
35	2
40	2.3
45	2.5
50	2.6
55	2.7
60	3
65	3.3
70	3.5

ตาราง 4.1 แสดงความสัมพันธ์ระหว่างความถี่ (f_{vco}) และโวลเตจคอนโทรล (V_{vcoin})



รูปที่ 4.47 กราฟแสดงคุณลักษณะของ VCO ระหว่างความถี่ (f_{vco}) และโวลเตจคอนโทรล (V_{vcoin})

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทวิจารณ์และบทสรุป

สำหรับผลการทดลองของวงจรสังเคราะห์ความถี่โดยใช้ดิจิตอลเฟสล็อกคัลบ์ที่ออกแบบให้สังเคราะห์ความถี่ได้ในช่วง 5MHz - 10MHz นั้นเป็นการออกแบบเพื่อให้สามารถสังเคราะห์ความถี่เอาท์พุทที่สูงขึ้น โดยจากวงจรทดลองที่ 3 นั้น จะใช้การเพิ่มวงจรหารเข้ามามีอีกตัวหนึ่ง คือวงจรพริสเกลเลอ ($V=10$) สามารถสังเคราะห์ความถี่ได้ตามต้องการ โดยการปรับค่า N ซึ่งสำหรับวงจรนี้ N จะอยู่ในช่วง 50-100 สัญญาณเอาท์พุทที่ได้จะมีความถี่เป็น $N*V$ เท่าของความถี่อ้างอิง ช่วงห่างของความถี่เป็น $V*10\text{kHz}$ คือ 100kHz จะเห็นได้ว่าการเพิ่มความถี่ของสัญญาณเอาท์พุทโดยวิธีการใช้วงจรพริสเกลเลอที่มีค่าคงที่ V นี้ จะมีข้อเสียคือ ช่วงห่างของความถี่มีค่าเพิ่มมากขึ้น นั่นคือไม่สามารถทำให้ช่วงห่างของความถี่มีค่าเท่ากับค่าความถี่อ้างอิง เพื่อแก้ไขในเรื่องช่วงห่างของความถี่ที่เพิ่มขึ้นนี้ ทำได้โดยออกแบบโดยใช้วงจร dual-modulus prescaler ดังวงจรทดลองที่ 4 ซึ่งในการออกแบบนี้จะออกแบบโดยใช้ค่าพารามิเตอร์ต่างๆเหมือนวงจรทดลองที่ 3 สังเคราะห์ความถี่เอาท์พุท 5MHz - 10MHz เช่นเดียวกัน ซึ่งใช้วงจร dual-modulus prescaler ($V/V+1$) โดย V มีค่าเท่ากับ 10 จากผลการทดลองที่ได้ จะเห็นได้ว่าสามารถลดช่วงห่างของความถี่ลงมาเป็น 10kHz คือเท่ากับความถี่อ้างอิงเดิม

12 **12/20/2016**



1
2
3

หนังสืออ้างอิง

- [1] Roland E. Best, "Phase-Locked Loops Design, Simulation, and Applications," McGraw-Hill, 1997.
- [2] Volgers, R.: "Phase-Locked Loop Circuits: 74HC/HCT4046A & 74HC/HCT7046A," Phillips, Components, 1989.
- [3] D.M. Etter, "Engineering Problem Solving with MATLAB," Prentice Hall, 1993
- [4] Gardner, Floyd M.: Phaselock Techniques, 2d., John Wiley and Sons, New York, 1979
- [5] Lindsey, William C., and Chak Ming Chie: "A survey of Digital Phase-Locked Loops," Proc. IEEE, vol. 69, April 1981.
- [6] Phase-Locked Loop Data Book, 2d ed., Motorola Semiconductor Products Inc., Phoenix, AZ, August 1973.





ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8-STAGE PRESETTABLE SYNCHRONOUS DOWN COUNTERS

40102B 2-DECADE BCD TYPE

40103B 8-BIT BINARY TYPE

- SYNCHRONOUS OR ASYNCHRONOUS PRESET
- MEDIUM-SPEED OPERATION : $f_{CL} = 3.6\text{MHz}$ (TYP.) @ $V_{DD} = 10\text{V}$
- CASCADABLE
- QUIESCENT CURRENT SPECIFIED TO 20V FOR HCC DEVICE
- 5V, 10V AND 15V PARAMETRIC RATINGS
- INPUT CURRENT OF 100 nA AT 18V AND 25°C FOR HCC DEVICE
- 100% TESTED FOR QUIESCENT CURRENT
- MEETS ALL REQUIREMENTS OF JEDEC TENTATIVE STANDARD N° 13 A, "STANDARD SPECIFICATIONS FOR DESCRIPTION OF "B" SERIES CMOS DEVICES"



EY
(Plastic Package)



F
(Ceramic Package)



C1
(Chip Carrier)


ORDER CODES :

HCC401XXBF HCF401XXBEY
HCF401XXBC1

DESCRIPTION

The HCC40102B, HCC40103B, (extended temperature range) and the HCF40102B, HCF40103B (intermediate temperature range) are monolithic integrated circuits, available in 16-lead dual in-line plastic or ceramic package. The HCC/HCF40102B, and HCC/HCF40103B consist of an 8-stage synchronous down counter with a single output which is active when the internal count is zero. The HCC/HCF40102B is configured as two cascaded 4-bit BCD counters, and the HCC/HCF40103B contains a single 8-bit binary counter. Each type has control inputs for enabling or disabling the clock, for clearing the counter to its maximum count, and for presetting the counter either synchronously or asynchronously. All control inputs and the CARRY-OUT/ZERO-DETECT output are active-low logic. In normal operation, the counter is decremented by one count on each positive transition of the CLOCK. Counting is inhibited when the CARRY-IN/COUNTER ENABLE (CI/CE) input is high. The CARRY-OUT/ZERO-DETECT (CO/ZD) output goes low when the count reaches zero if the CI/CE input is low, and remains low for one full clock period. When the SYNCHRONOUS PRESET-ENABLE (SPE) input is low, data at the JAM input is clocked into the counter on the next positive clock transition regardless of the state of the CI/CE input. When the ASYNCHRONOUS PRESET-ENABLE (APE) input is low, data at the

PIN CONNECTIONS




HCC/HCF40102B/40103B

JAM inputs is asynchronously forced into the counter regardless of the state of the SPE, CI/CE, or CLOCK inputs. JAM inputs JO-J7 represent two 4-bit BCD words for the HCC/HCF40102B and a single 8-bit binary word for the HCC/HCF40103B. When the CLEAR (CLR) input is low, the counter is asynchronously cleared to its maximum count (99₁₀ for the HCC/HCF40102B and 255₁₀ for

theHCC/HCF40103B) regardless of the state of any other input. The precedence relationship between control input is indicated in the truth table. If all control inputs are high at the time of zero count, the counters will jump to the maximum count, giving a counting sequence of 100 or 256 clock pulses long. TheHCC/HCF40102B and HCC/HCF40103B may be cascaded using the CI/CE input and the

FUNCTIONAL DIAGRAM



ABSOLUTE MAXIMUM RATINGS

Symbol	Parameter	Value	Unit
V _{DD} *	Supply Voltage : HCC Types HCF Types	- 0.5 to + 20 - 0.5 to + 18	V V
V _I	Input Voltage	- 0.5 to V _{DD} + 0.5	V
I _I	DC Input Current (any one input)	± 10	mA
P _{tot}	Total Power Dissipation (per package) Dissipation per Output Transistor for T _{op} = Full Package-temperature Range	200 100	mW mW
T _{op}	Operating Temperature : HCC Types HCF Types	- 55 to + 125 - 40 to + 85	°C °C
T _{stg}	Storage Temperature	- 65 to + 150	°C


Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for external periods may affect device reliability.

* All voltages are with respect to V_{SS} (GND).

RECOMMENDED OPERATING CONDITIONS


Symbol	Parameter	Value	Unit
V _{DD}	Supply Voltage : HCC Types HCF Types	3 to 18 3 to 15	V V
V _I	Input Voltage	0 to V _{DD}	V
T _{op}	Operating Temperature : HCC Types HCF Types	- 55 to + 125 - 40 to + 85	°C °C

LOGIC DIAGRAMS




TYPICAL APPLICATIONS


Divide-by-"N" Counter.




Programmable Timer.




Microprocessor Interrupt Timer.



Synchronous Cascading.



Microprocessor Interrupt Timer.



* An output spike (160ns @ VDD = 5V) occurs whenever two or more devices are cascaded in the parallel-clocked mode because the clock-to-carry out delay is greater than the carry-in-to-carry out delay. This spike is eliminated by gating the output of the last device with the clock as shown.

Phase-Locked Loop
High-Performance Silicon-Gate CMOS

The MC574HC4046A is similar in function to the MC14046 Metal gate CMOS device. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.

The HC4046A phase-locked loop contains three phase comparators, a voltage-controlled oscillator (VCO) and unity gain op-amp DEMOUT. The comparators have two common signal inputs, COMPIN, and SIGIN. Input SIGIN and COMPIN can be used directly coupled to large voltage signals, or indirectly coupled (with a series capacitor to small voltage signals). The self-bias circuit adjusts small voltage signals in the linear region of the amplifier. Phase comparator 1 (an exclusive OR gate) provides a digital error signal PC1OUT and maintains 90 degrees phase shift at the center frequency between SIGIN and COMPIN signals (both at 50% duty cycle). Phase comparator 2 (with leading-edge sensing logic) provides digital error signals PC2OUT and PCPOUT and maintains a 0 degree phase shift between SIGIN and COMPIN signals (duty cycle is immaterial). The linear VCO produces an output signal VCOOUT whose frequency is determined by the voltage of input VCOIN signal and the capacitor and resistors connected to pins C1A, C1B, R1 and R2. The unity gain op-amp output DEMOUT with an external resistor is used where the VCOIN signal is needed but no loading can be tolerated. The inhibit input, when high, disables the VCO and all op-amps to minimize standby power consumption.

Applications include FM and FSK modulation and demodulation, frequency synthesis and multiplication, frequency discrimination, tone decoding, data synchronization and conditioning, voltage-to-frequency conversion and motor speed control.

- Output Drive Capability: 10 LSTTL Loads
- Low Power Consumption Characteristic of CMOS Devices
- Operating Speeds Similar to LSTTL
- Wide Operating Voltage Range: 3.0 to 6.0 V
- Low Input Current: 1.0 μ A Maximum (except SIGIN and COMPIN)
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Low Quiescent Current: 80 μ A Maximum (VCO disabled)
- High Noise Immunity Characteristic of CMOS Devices
- Diode Protection on all Inputs
- Chip Complexity: 279 FETs or 70 Equivalent Gates

MC74HC4046A




N SUFFIX
PLASTIC PACKAGE
CASE 648-08



D SUFFIX
SOIC PACKAGE
CASE 751B-05

ORDERING INFORMATION
MC74HCXXXXAN Plastic
MC74HCXXXXAD SOIC

PIN ASSIGNMENT



Pin No.	Symbol	Name and Function
1	PCPOUT	Phase Comparator Pulse Output
2	PC1OUT	Phase Comparator 1 Output
3	COMPIN	Comparator Input
4	VCOOUT	VCO Output
5	INH	Inhibit Input
6	C1A	Capacitor C1 Connection A
7	C1B	Capacitor C1 Connection B
8	GND	Ground (0 V) VSS
9	VCOIN	VCO Input
10	DEMOUT	Demodulator Output
11	R1	Resistor R1 Connection
12	R2	Resistor R2 Connection
13	PC2OUT	Phase Comparator 2 Output
14	SIGIN	Signal Input
15	PC3OUT	Phase Comparator 3 Output
16	VCC	Positive Supply Voltage



MC74HC4046A

MAXIMUM RATINGS*

Symbol	Parameter	Value	Unit
V _{CC}	DC Supply Voltage (Referenced to GND)	- 0.5 to + 7.0	V
V _{in}	DC Input Voltage (Referenced to GND)	- 1.5 to V _{CC} + 1.5	V
V _{out}	DC Output Voltage (Referenced to GND)	- 0.5 to V _{CC} + 0.5	V
I _{in}	DC Input Current, per Pin	± 20	mA
I _{out}	DC Output Current, per Pin	± 25	mA
I _{CC}	DC Supply Current, V _{CC} and GND Pins	± 50	mA
P _D	Power Dissipation in Still Air Plastic DIP† SOIC Package†	750 500	mW
T _{stg}	Storage Temperature	- 65 to + 150	°C
T _L	Lead Temperature, 1 mm from Case for 10 Seconds Plastic DIP and SOIC Package†	260	°C

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V_{in} and V_{out} should be constrained to the range GND ≤ (V_{in} or V_{out}) ≤ V_{CC}. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or V_{CC}). Unused outputs must be left open.

* Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the Recommended Operating Conditions.

† Derating — Plastic DIP: - 10 mW/°C from 65° to 125°C
SOIC Package: - 7 mW/°C from 65° to 125°C

For high frequency or heavy load considerations, see Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

RECOMMENDED OPERATING CONDITIONS

Symbol	Parameter	Min	Max	Unit	
V _{CC}	DC Supply Voltage (Referenced to GND)	3.0	6.0	V	
V _{CC}	DC Supply Voltage (Referenced to GND) NON-VCO	2.0	6.0	V	
V _{in} , V _{out}	DC Input Voltage, Output Voltage (Referenced to GND)	0	V _{CC}	V	
T _A	Operating Temperature, All Package Types	−55	+125	°C	
t _r , t _f	Input Rise and Fall Time (Pin 5)	V _{CC} = 2.0 V V _{CC} = 4.5 V V _{CC} = 6.0 V	0 0 0	1000 500 400	ns

[Phase Comparator Section]

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

Symbol	Parameter	Test Conditions	V _{CC} Volts	Guaranteed Limit			Unit
				- 55 to 25°C	≤ 85°C	≤ 125°C	
V _{IH}	Minimum High-Level Input Voltage DC Coupled SIG _{IN} , COMP _{IN}	V _{out} = 0.1 V or V _{CC} - 0.1 V I _{out} ≤ 20 µA	2.0 4.5 6.0	1.5 3.15 4.2	1.5 3.15 4.2	1.5 3.15 4.2	V
V _{IL}	Maximum Low-Level Input Voltage DC Coupled SIG _{IN} , COMP _{IN}	V _{out} = 0.1 V or V _{CC} - 0.1 V I _{out} ≤ 20 µA	2.0 4.5 6.0	0.5 1.35 1.8	0.5 1.35 1.8	0.5 1.35 1.8	V
V _{OH}	Minimum High-Level Output Voltage PCP _{OUT} , PCn _{OUT}	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 20 µA	2.0 4.5 6.0	1.9 4.4 5.9	1.9 4.4 5.9	1.9 4.4 5.9	V
		V _{in} = V _{IH} or V _{IL} I _{out} ≤ 4.0 mA I _{out} ≤ 5.2 mA	4.5 6.0	3.98 5.48	3.84 5.34	3.7 5.2	

(continued)

MC74HC4046A




Figure 10. Input Resistance at SIG_{IN}, COMP_{IN} with ΔV_I = 1.0 V at Self-Bias Point




Figure 11. Input Current at SIG_{IN}, COMP_{IN} with ΔV_I = 500 mV at Self-Bias Point




Figure 12. Offset Voltage at Demodulator Output as a Function of VCO_{IN} and R_S




Figure 13A. Frequency Stability versus Ambient Temperature: V_{CC} = 3.0 V




Figure 13B. Frequency Stability versus Ambient Temperature: V_{CC} = 4.5 V




Figure 13C. Frequency Stability versus Ambient Temperature: V_{CC} = 6.0 V




Figure 14A. VCO Frequency (f_{VCO}) as a Function of the VCO Input Voltage (V_{VCOIN})




Figure 14B. VCO Frequency (f_{VCO}) as a Function of the VCO Input Voltage (V_{VCOIN})




Figure 14C. VCO Frequency (f_{VCO}) as a Function of the VCO Input Voltage (V_{VCOIN})




Figure 14D. VCO Frequency (f_{VCO}) as a Function of the VCO Input Voltage (V_{VCOIN})




Figure 15A. Frequency Linearity versus $R1$, $C1$ and V_{CC}







Figure 15B. Definition of VCO Frequency Linearity

Figure 22. R2 versus f_{max} Figure 23. R2 versus f_{min} Figure 24. R2 versus Frequency Lock Range ($2f_L$)

APPLICATION INFORMATION

The following information is a guide for approximate values of R1, R2, and C1. Figures 19, 20, and 21 should be used as references as indicated below, also the values of R1, R2, and C1 should not violate the Maximum values indicated in the DC ELECTRICAL CHARACTERISTICS tables.

Phase Comparator 1		Phase Comparator 2		Phase Comparator 3	
R2 =	R2	R2 =	R2	R2 =	R2
Given f0	Given f0 and fL	Given fmax and f0	Given f0 and fL	Given fmax and f0	Given f0 and fL
Use f0 with Figure 19 to determine R1 and C1.	Calculate fmin fmin = f0 - fL	Determine the value of R1 and C1 using Figure 19 and use Figure 21 to obtain 2fL and then use this to calculate fmin.	Calculate fmin fmin = f0 - fL	Determine the value of R1 and C1 using Figure 19 and Figure 21 to obtain 2fL and then use this to calculate fmin.	Calculate fmin: fmin = f0 - fL
(see Figure 23 for characteristics of the VCO operation)	Determine values of C1 and R2 from Figure 20.		Determine values of C1 and R2 from Figure 20.		Determine values of C1 and R2 from Figure 20.
	Determine R1-C1 from Figure 21.		Determine R1-C1 from Figure 21.		Determine R1-C1 from Figure 21.
	Calculate value of R1 from the value of C1 and the product of R1C1 from Figure 21.		Calculate value of R1 from the value of C1 and the product of R1C1 from Figure 21.		Calculate value of R1 from the value of C1 and the product of R1C1 from Figure 21.
	(see Figure 24 for characteristics of the VCO operation)		(see Figure 24 for characteristics of the VCO operation)		(see Figure 24 for characteristics of the VCO operation)


MC145152-2

Parallel-Input PLL Frequency Synthesizer Interfaces with Dual-Modulus Prescalers

The MC145152-2 is programmed by sixteen parallel inputs for the N and A counters and three input lines for the R counter. The device features consist of a reference oscillator, selectable-reference divider, two-output phase detector, 10-bit programmable divide-by-N counter, and 6-bit programmable +A counter.

The MC145152-2 is an improved-performance drop-in replacement for the MC145152-1. Power consumption has decreased and ESD and latch-up performance have improved.

- Operating Temperature Range: -40 to 85°C
- Low Power Consumption Through Use of CMOS Technology
- 3.0 to 9.0 V Supply Range
- On- or Off-Chip Reference Oscillator Operation
- Lock Detect Signal
- Dual Modulus/Parallel Programming
- 8 User-Selectable +R Values: 8, 64, 128, 256, 512, 1024, 1160, 2048
- +N Range = 3 to 1023, +A Range = 0 to 63
- Chip Complexity: 8000 FETs or 2000 Equivalent Gates
- See Application Note AN980



P SUFFIX
PLASTIC DIP
CASE 710



DW SUFFIX
SOG PACKAGE
CASE 751F

ORDERING INFORMATION


MC145152P2 Plastic DIP
MC145152DW2 SOG Package

PIN ASSIGNMENT

f_{in}	1	28	LD
VSS	2	27	OSC _{in}
VDD	3	26	OSC _{out}
RA0	4	25	A4
RA1	5	24	A3
RA2	6	23	A0
ϕ_R	7	22	A2
ϕ_V	8	21	A1
MC	9	20	N9
A5	10	19	N8
N0	11	18	N7
N1	12	17	N6
N2	13	16	N5
N3	14	15	N4



MC145152-2 BLOCK DIAGRAM



NOTE: N0 – N9, A0 – A5, and RA0 – RA2 have pull-up resistors that are not shown.

PIN DESCRIPTIONS

INPUT PINS

f_{in} Frequency Input (Pin 1)

Input to the positive edge triggered $\div N$ and $\div A$ counters. f_{in} is typically derived from a dual-modulus prescaler and is ac coupled into the device. For larger amplitude signals (standard CMOS logic levels) dc coupling may be used.

RA0, RA1, RA2 Reference Address Inputs (Pins 4, 5, 6)

These three inputs establish a code defining one of eight possible divide values for the total reference divider. The total reference divide values are as follows:

Reference Address Code			Total Divide Value
RA2	RA1	RA0	
0	0	0	8
0	0	1	64
0	1	0	128
0	1	1	256
1	0	0	512
1	0	1	1024
1	1	0	1160
1	1	1	2048

N0 – N9

N Counter Programming Inputs (Pins 11 – 20)

The N inputs provide the data that is preset into the $\div N$ counter when it reaches the count of 0. N0 is the least significant digit and N9 is the most significant. Pull-up resistors ensure that inputs left open remain at a logic 1 and require only a SPST switch to alter data to the zero state.

A0 – A5

A Counter Programming Inputs (Pins 23, 21, 22, 24, 25, 10)

The A inputs define the number of clock cycles of f_{in} that require a logic 0 on the MC output (see Dual-Modulus

Prescaling section). The A inputs all have internal pull-up resistors that ensure that inputs left open will remain at a logic 1.

OSCin, OSCout Reference Oscillator Input/Output (Pins 27, 26)

These pins form an on-chip reference oscillator when connected to terminals of an external parallel resonant crystal. Frequency setting capacitors of appropriate value must be connected from OSCin to ground and OSCout to ground. OSCin may also serve as the input for an externally-generated reference signal. This signal is typically ac coupled to OSCin, but for larger amplitude signals (standard CMOS logic levels) dc coupling may also be used. In the external reference mode, no connection is required to OSCout.

OUTPUT PINS

ϕ_R , ϕ_V Phase Detector B Outputs (Pins 7, 8)

These phase detector outputs can be combined externally for a loop-error signal.

If the frequency f_V is greater than f_R or if the phase of f_V is leading, then error information is provided by ϕ_V pulsing low. ϕ_R remains essentially high.

If the frequency f_V is less than f_R or if the phase of f_V is lagging, then error information is provided by ϕ_R pulsing low. ϕ_V remains essentially high.

If the frequency of $f_V = f_R$ and both are in phase, then both ϕ_V and ϕ_R remain high except for a small minimum time period when both pulse low in phase.

MC

Dual-Modulus Prescale Control Output (Pin 9)

Signal generated by the on-chip control logic circuitry for controlling an external dual-modulus prescaler. The MC level will be low at the beginning of a count cycle and will remain low until the $\div A$ counter has counted down from its programmed value. At this time, MC goes high and remains high until the $\div N$ counter has counted the rest of the way down from its programmed value ($N - A$ additional counts since both $\div N$ and $\div A$ are counting down during the first

LD

Essentially a high level when loop is locked (f_R , f_y of same phase and frequency). Pulses low when loop is out of lock.

 V_{DD}

The positive power supply potential. This pin may range from +3 to +9 V with respect to V_{SS} .


 V_{SS}

The most negative supply potential. This pin is usually ground.

1. Off-chip oscillator optional.

1. Off-chip oscillator optional.
2. The ϕ_R and ϕ_V outputs are fad to an external combiner/loop filter. See the Phase-Locked Loop — Low-Pass Filter Design page for additional information. The ϕ_R and ϕ_V outputs swing rail-to-rail. Therefore, the user should be careful not to exceed the common mode input range of the op amp used in the combiner/loop filter.

Figure 1. Synthesizer for Land Mobile Radio VHF Bands



NOTES:

1. Receiver 1st I.F. = 45 MHz, low side injection; Receiver 2nd I.F. = 11.7 MHz, low side injection.
2. Duplex operation with 45 MHz receiver/transmit separation.
3. $f_R = 7.5 \text{ kHz}$; $+R = 2048$.
4. $N_{\text{total}} = N \cdot 64 + A = 27501 \text{ to } 28166$; $N = 429 \text{ to } 440$; $A = 0 \text{ to } 63$.
5. MC145158-2 may be used where serial data entry is desired.
6. High frequency prescalers (e.g., MC12018 [520 MHz] and MC12022 [1 GHz]) may be used for higher frequency VCO and f_{ref} implementations.
7. The ϕ_R and ϕ_V outputs are fed to an external combiner/loop filter. See the Phase-Locked Loop — Low-Pass Filter Design page for additional information. The ϕ_R and ϕ_V outputs swing rail-to-rail. Therefore, the user should be careful not to exceed the common mode input range of the op amp used in the combiner/loop filter.


Figure 2. 666-Channel, Computer-Controlled, Mobile Radiotelephone Synthesizer for 800 MHz Cellular Radio Systems

MC145152-2 Data Sheet Continued on Page 23

FREQUENCY CHARACTERISTICS (Voltages References to V_{SS} , $C_L = 50$ pF, Input $t_r = t_f = 10$ ns unless otherwise indicated)

Symbol	Parameter	Test Condition	V _{DD} V	- 40°C		25°C		85°C		Unit
				Min	Max	Min	Max	Min	Max	
f _i	Input Frequency (f _{in} , OSC _{in})	R ≥ 8, A ≥ 0, N ≥ 8 V _{in} = 500 mV p-p ac coupled sine wave	3	—	6	—	6	—	6	MHz
			5	—	15	—	15	—	15	
			9	—	15	—	15	—	15	
		R ≥ 8, A ≥ 0, N ≥ 8 V _{in} = 1 V p-p ac coupled sine wave	3	—	12	—	12	—	7	MHz
			5	—	22	—	20	—	20	
			9	—	25	—	22	—	22	
		R ≥ 8, A ≥ 0, N ≥ 8 V _{in} = V _{DD} to V _{SS} dc coupled square wave	3	—	13	—	12	—	8	MHz
			5	—	25	—	22	—	22	
			9	—	25	—	25	—	25	

NOTE: Usually, the PLL's propagation delay from f_{in} to MC plus the setup time of the prescaler determines the upper frequency limit of the system. The upper frequency limit is found with the following formula: $f = P / (t_p + t_{set})$ where f is the upper frequency in Hz, P is the lower of the dual modulus prescaler ratios, t_p is the f_{in} to MC propagation delay in seconds, and t_{set} is the prescaler setup time in seconds. For example, with a 5 V supply, the f_{in} to MC delay is 70 ns. If the MC12028A prescaler is used, the setup time is 16 ns. Thus, if the 64/65 ratio is utilized, the upper frequency limit is $f = P / (t_p + t_{set}) = 64 / (70 + 16) = 744$ MHz.



V_H = High Voltage Level.
 V_L = Low Voltage Level.
 * At this point, when both f_R and f_V are in phase, the output is forced to near mid-supply.
 NOTE: The PD_{out} generates error pulses during out-of-lock conditions. When locked in phase and frequency the output is high and the voltage at this pin is determined by the low-pass filter capacitor.

Figure 9. Phase Detector/Lock Detector Output Waveforms