

โมเด็ม
MODEM



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2540

ปริญญาบัตรปีการศึกษา 2540

ภาควิชาวิศวกรรมโทรคมนาคม


คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง

เรื่อง โมเด็ม

MODEM

ผู้จัดทำ

1. นายกฤษฎา รามณรงค์ 37014007
2. นายมนต์ชัย เลิศสุทธิวงค์ 37014334
3. นายเรีอรบ ตริยะชาติ 37014366



.....อาจารย์ที่ปรึกษา

(ผศ. นิภา ตีตารุจิ)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โมเด็ม

MODEM

โดย นายกฤษฎา งามณรงค์ 37014007

นายมนต์ชัย เลิศสุทธีวงศ์ 37014334

นายเรีอรบ คิยะชาติ 37014366

อาจารย์ที่ปรึกษา ผศ. นิภา ลีลารุจิ

บทคัดย่อ

โครงการนี้เป็นโครงการที่นำเสนอการออกแบบ MODEM ซึ่งประกอบด้วยส่วนสำคัญ 2 ส่วนได้แก่ ส่วนฮาร์ดแวร์ และ ซอฟต์แวร์ ส่วนของฮาร์ดแวร์นั้นเป็นส่วนที่แปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อกแบบ QPSK สำหรับส่วนซอฟต์แวร์นั้นจะสามารถทำหน้าที่กำหนดการทำงานของ MODEM โครงการนี้จัดทำขึ้นเพื่อใช้ส่งข้อมูลระหว่างเครื่องคอมพิวเตอร์เครื่องหนึ่งไปยังอีกเครื่องหนึ่ง

ABSTRACT

This thesis presents MODEM design which consists of 2 units ; hardware modem and software modem. Hardware modem unit is digital to analog converter so called QPSK. For software modem unit , modem will be controlled to transmit in this part. The purpose of this thesis is to transmit data between two computers.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

บทที่ 1 บทนำ	หน้า 1
บทที่ 2 ทฤษฎีหรือหลักการ	หน้า 2
บทที่ 3 การคำนวณและการสร้าง	หน้า 44
บทที่ 4 การทดลองและผลการทดลอง	หน้า 64
บทที่ 5 บทสรุปและวิจารณ์	หน้า 77
ภาคผนวก	



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

ถ้าจะกล่าวถึงการสื่อสารข้อมูลระหว่างเครื่องคอมพิวเตอร์เครื่องหนึ่งไปยังอีกเครื่องหนึ่งนั้น ในปัจจุบันนี้คงหลีกเลี่ยงไม่ได้ที่จะกล่าวถึง โมเด็ม ซึ่งเป็นอุปกรณ์ที่จำเป็นและสำคัญ รวมทั้งเป็นที่รู้จักกันดีทั่วไปว่าเป็นอุปกรณ์ที่ทำให้เครื่องคอมพิวเตอร์นั้นสื่อสารกันได้ และด้วยเหตุนี้เอง จึงได้จัดทำโครงการนี้ขึ้น เพื่อที่ว่าจะได้รู้และศึกษาการทำงานในส่วนต่างๆของโมเด็ม ซึ่งจะทำให้เกิดความเข้าใจว่าองค์ประกอบต่างๆในโมเด็มนั้นประกอบไปด้วยอะไรบ้าง และเรียนรู้ที่จะนำเอาสิ่งที่เรียนมาใช้ประโยชน์ได้อย่างมีประสิทธิภาพ

วงจรหลักๆของ โมเด็มนั้นจะประกอบไปด้วยภาคส่งและภาครับ ซึ่งหลักการทำงานของส่วนต่างๆในภาคส่งและภาครับนั้นจะกล่าวไว้ในบทที่ 3

ส่วนหลักๆของ โครงการนี้จะเน้นหนัก ไปทางด้านการทำฮาร์ดแวร์ซึ่งจะใช้เทคนิคการมอดูเลชันแบบ QPSK ซึ่งจะเป็นเทคนิคที่ใช้แบนด์วิดธ์ได้มีประสิทธิภาพและทำให้บิดเบือนการส่งของข้อมูลนั้นสูงขึ้น เนื่องจากว่าวงจรผู้ส่งสัญญาณคลื่นพาหะจะใช้เทคนิคที่เรียกว่า squaring loop ซึ่งจะมีปัญหาเรื่องความคลุมเครือทางเฟสของคลื่นพาหะ เพื่อแก้ปัญหาดังกล่าวจะใช้เทคนิคการคิฟเฟอเรนเชียลเอ็น โคลด์เคอร์เหมือนกับใช้กับระบบควมเทียมเพื่อป้องกันความผิดพลาดของข้อมูล รวมทั้งได้มีการสร้างคล็อกจากสัญญาณ ไมนาร์อินพุท เพื่อให้โมเด็มมีการซิงโครไนซ์กับเทอร์มินัลที่ส่งข้อมูลออกมาด้วย

ด้วยองค์ประกอบต่างๆในปริยญาณิพนธ์ฉบับนี้ จะสามารถนำความรู้ทางเทคนิค ไปใช้งานได้ รวมทั้งสามารถนำความรู้ไปดัดแปลงเพื่อทำงานด้านอื่นๆได้ด้วย

บทที่ 2

ทฤษฎีและหลักการ

2.1 โมเด็มข้อมูล (Data Modem)

จุดมุ่งหมายพื้นฐานของโมเด็มข้อมูล คือการอินเทอร์เฟซอุปกรณ์ปลายทางแบบดิจิทัลกับช่องทางการสื่อสารข้อมูลในระบบอะนาล็อก

คอร์ดโมเด็ม (data modem) ยังถูกเรียกว่า dataset dataphone modem อีกด้วย โมเด็มจะถูกแบ่งเป็น อะซิงโครนัสหรือซิงโครนัส และใช้การมอดูเลชันแบบ FSK PSK หรือ QAM สำหรับโมเด็มแบบซิงโครนัสนั้น ข้อมูลสัญญาณนาฬิกา (clocking information) จะถูกเรียกกลับคืนที่โมเด็มทางด้านรับ (receive modem) สำหรับโมเด็มแบบซิงโครนัสจะต่างไป ซึ่งจะใช้การมอดูเลทแบบ FSK ที่ถูกจำกัดสำหรับการใช้งานความเร็วต่ำ (low speed application) ซึ่งมีความเร็วต่ำกว่า 2000 bps โมเด็มแบบซิงโครนัสจะใช้การมอดูเลทแบบ PSK และ QAM ซึ่งใช้สำหรับความเร็วปานกลาง (medium speed) และความเร็วสูง (high speed) ตามลำดับ

2.2 สื่อในการส่งข้อมูล (Transmission media)

ในการส่งข้อมูลจะมีวงจรอยู่ 2 ชนิดที่สามารถใช้งานได้บนเครือข่ายโทรศัพท์สาธารณะ (public telephone network) คือ direct distance dialing (DDD) และ private line สำหรับ DDD มักถูกเรียกว่า dial-up network ใครที่มีเบอร์โทรศัพท์จะเป็นสมาชิกเน็ตเวิร์ค DDD การใช้เน็ตเวิร์ค DDD นั้นค่าด่าลิ่งจะถูกสร้างหรือตัดการติดต่อโดยใช้วิธีการเหมือนกับเสียงปกติ ค่าด่าลิ่งที่ต่อผ่านเน็ตเวิร์ค DDD จะใช้ common usage equipment และอุปกรณ์อำนวยความสะดวก (Common Usage หมายถึงการที่สมาชิกใช้อุปกรณ์และตัวกลางในการส่งในช่วงการติดต่อแล้วจะปล่อยว่างให้กับเน็ตเวิร์คเพื่อสมาชิกอื่น) แต่สำหรับวงจร private line นั้นสมาชิกจะมีการเชื่อมต่อถาวร 24 ชั่วโมงต่อวัน

Dial up data link จะถูกเลือกใช้สำหรับสมาชิกจำนวนมากและมีปริมาณการสื่อสารข้อมูลต่ำ ๆ ส่วนวงจร Private line จะถูกเลือกใช้สำหรับการจำกัดการเข้าถึง โครงข่ายและมีข้อมูลผ่านเข้าออกปริมาณมาก ๆ

2.3 ไบนารี เบสแบนด์ (Binary Basebands)

สัญญาณเบสแบนด์ที่ถูกใช้มอดูเลทกับคลื่นพาหะรูปไซน์ในระบบที่มีการมอดูเลทแบบดิจิทัลนั้น คือสัญญาณดิจิทัลที่เครื่องรับไม่ว่าจะเป็นระบบ coherent detection หรือ incoherent detection เครื่องรับจะต้องถูกทำให้ซิงโครไนส์กับสัญญาณจากเครื่องส่งในระบบดิจิทัล





Figure 3.4 An example of a binary baseband signal.

รูปที่ 2.1 แสดงตัวอย่างของสัญญาณไบนารีแบบแบนด์

ชนิดของสัญญาณแบบแบนด์ (Type of binary baseband signals)

โดยทั่วไปสามารถแบ่งได้เป็น 4 ระดับ

- 1) Nonreturn to zero (NRZ)
- 2) Return to Zero (RZ)
- 3) Phase-encoded (PE), บางครั้งเรียก split phase
- 4) Multilevel binary (MLB)



รูปที่ 2.2 แสดงชนิดของสัญญาณไบนารีแบบแบนด์:(a) NRZ ;(b) RZ ;(c) PE ;(d) MLB

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับนักเรียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความแตกต่างระหว่าง pulse code อีกอย่างคือเครื่องหมายทางพีชคณิตของระดับสัญญาณ ซึ่งถ้าสัญญาณมีเครื่องหมายทางพีชคณิตเหมือนกันสำหรับแรงดันหรือกระแสแต่แตกต่างกันแค่ขนาด (magnitude) มันจะถูกเรียกว่า unipolar

ซึ่งตรงกันข้ามกันก็คือ bipolar ซึ่งก็คือมีสถานะทางโลจิกอันหนึ่งถูกแทนด้วยแรงดันหรือกระแสที่มีเครื่องหมายบวก และอีกสถานะทางโลจิกอีกอันจะถูกแทนด้วยสัญญาณที่มีเครื่องหมายลบ สำหรับสัญญาณไบนารี ขนาดของทั้ง 2 สัญญาณควรจะเท่ากันแต่ต่างกันแค่ตรงเครื่องหมายทางพีชคณิต ซึ่งจะทำให้เครื่องรับสามารถใช้กราวด์เป็น threshold reference

- Nonreturn-to-zero pulse code

มีอยู่ 3 อย่างคือ NRZ-level (NRZ-L), NRZ-mark (NRZ-M) และ NRZ-space (NRZ-S)

ใน NRZ-L signaling นั้น ข้อมูลจะถูกแทนด้วยระดับสัญญาณที่มีค่าคงที่ระหว่าง bit time interval โดยจะให้ระดับสัญญาณ 1 ระดับต่อ 1 สถานะโลจิก

ใน NRZ-M หรือ NRZ-S signaling นั้น สถานะทางโลจิกจะแทนการเปลี่ยนของระดับสัญญาณที่จุดเริ่มของ bit interval ส่วนอีกสถานะทางโลจิกจะแทนการไม่เปลี่ยนระดับสัญญาณที่จุดเริ่มของ bit interval สำหรับ NRZ-M นั้นการเปลี่ยนของระดับสัญญาณที่จุดเริ่มของ bit interval จะแทนด้วยโลจิก 1 และการไม่เปลี่ยนจะแทนด้วยโลจิก 0 ส่วน NRZ-S จะตรงกันข้ามกับ NRZ-M การใช้ NRZ-M และ NRZ-S นั้น pulse code จะไม่มี direct correspondence ระหว่างระดับสัญญาณและโลจิกเหมือน NRZ-L

NRZ code จะถูกสร้างขึ้นและถอดรหัสได้โดยง่าย เพราะไม่มีการเข้ารหัสพิเศษ แต่เพราะว่า NRZ มีส่วนประกอบที่เป็นไฟตรงอย่างมากและไม่มี intrinsic clocking หรือ error detection จึงไม่มีการใช้ในการส่งข้อมูล

- Return-to zero (RZ) pulse code

RZ pulse code จะเป็นการรวมข้อมูล NRZ-L กับ single หรือ double frequency clock ซึ่งทำให้มี intrinsic synchronization

Unipolar RZ จะถูกสร้างขึ้นโดยการใช้ AND GATE ระหว่าง NRZ-L กับสัญญาณนาฬิกา ดังนั้น โลจิก 0 จะถูกแทนด้วยการไม่มีพัลส์ (pulse) และ โลจิก 1 จะถูกแทนด้วยพัลส์

Pulse-position โมดูเลชัน (PPM) จะใช้พัลส์ขนาด $t_b/4$ วางที่จุดเริ่มต้นของ bit interval เพื่อบอกว่าเป็นโลจิก 0 และใช้พัลส์ขนาด $t_b/4$ วางที่กึ่งกลางของ bit interval แทนโลจิก 1

Pulse-duration โมดูเลชัน (PDM) จะใช้พัลส์ขนาด $t_b/3$ สำหรับโลจิก 0 และพัลส์ขนาด $2/3 t_b$ สำหรับโลจิก 1

สำหรับอัตราการมอดูเลท ที่กำหนดมา RZ จะมีอัตราเร็วของข้อมูล (information rate) เท่ากับ $1/2$ ของ NRZ PPM (unit interval = $t_b/4$) จะมีอัตราเร็วข้อมูลเท่ากับ $1/4$ NRZ และ PDM ที่มี unit interval เท่ากับ $t_b/3$ จะมีอัตราเร็วข้อมูลเป็น $1/3$ NRZ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PDM มีข้อดีเหนือ PPM ตรงที่มีอัตราเร็วของข้อมูลดีกว่าและ PDM มีข้อดีเหนือ RZ ตรงที่ RZ ไม่มีคล็อกสำหรับโลจิก 0

- Phase-encoded pulse codes

มี 4 ชนิดคือ Bi-phase L, Biphase-M, Biphase S และ DM Bi-phase L เป็น binary phase shift keying และเป็นผลจากการ Ex-OR ระหว่างข้อมูล NRZ-L และ คล็อก

ใน bi-phase-L การเปลี่ยนระดับจาก 0 เป็น 1 ที่กึ่งกลาง Interval จะหมายถึงโลจิก 0 โดยขณะที่การเปลี่ยนระดับจาก 1 เป็น 0 จะแทนโลจิก 1

DM (delay modulation) บางครั้งเรียก Miller code, โลจิก 1 จะถูกแทนด้วยการเปลี่ยนระดับของสัญญาณที่กึ่งกลางบิต และ โลจิก 0 จะถูกแทนด้วยการเปลี่ยนระดับถ้าบิตก่อนหน้านั้นเป็น 0 แต่ถ้าบิตก่อนหน้านั้นเป็น 1 จะไม่มีการเปลี่ยนระดับ

2.4 โมเด็มแบบซิงโครนัส (Synchronous modem)

จะถูกใช้สำหรับการส่งข้อมูลความเร็วสูง โดยจะใช้การมอดูเลชันแบบ PSK หรือ QAM สำหรับการซิงโครนัส โมเด็มนั้นสัญญาณนาฬิกาที่ข้อมูลจะถูกมอดูเลตแบบดิจิทัลกับสัญญาณพาหะ จากนั้นพาหะที่ถูกมอดูเลตจะถูกส่งไปยังโมเด็มตัวรับ ซึ่ง coherent carrier จะถูกกู้และดีมอดูเลตให้ได้ข้อมูล แล้วคล็อกที่ส่งมาจะถูกกู้จากข้อมูลและใช้คล็อกข้อมูลที่ได้รับเข้ามาเข้าไปที่ DTE

การมอดูเลชันแบบ PSK จะถูกใช้สำหรับความเร็วปานกลาง (2400-4800 bps) หรือเจาะจงลงไป QPSK จะใช้กับโมเด็มแบบ 2400 bps และ 8PSK จะใช้กับโมเด็มแบบ 4800 bps QPSK จะมี bandwidth efficiency คือ 2 bps/Hz และมีบอดเรทเท่ากับ 1200 และ แบนวิดธ์ต่ำสุดเท่ากับ 1200 Hz เช่น Bell system 201C; 8PSK จะมี bandwidth efficiency เท่ากับ 3 bps/Hz จะมีบอดเรท (baud rate) เท่ากับ 1600 และ แบนวิดธ์ที่ต่ำที่สุดเท่ากับ 1600 Hz เช่น Bell system 208A ซึ่งทั้ง 201C และ 208A เป็น full duplex modem ถูกเอาไว้อาศัยกับวงจร four-wire private line , 201C และ 208A สามารถทำงานในวงจร two wire dial up แต่จะเป็นเพียง Simplex mode เท่านั้น

โมเด็มแบบซิงโครนัสความเร็วสูง ทำงานที่ 9600 bps และใช้การมอดูเลตแบบ 16-QAM ซึ่งจะมี bandwidth efficiency เท่ากับ 4 bps/Hz โดยมีบอดเรทเท่ากับ 2400 และแบนวิดธ์ที่ต่ำที่สุดเท่ากับ 2400 Hz เช่น 209A เป็นวงจร full duplex 4 wire private line , 209 B เป็นวงจร 2 wire half duplex dial-up

รูปแบบสัญญาณอะซิงโครนัสจะใช้กับโมเด็มแบบอะซิงโครนัส ส่วนรูปแบบของสัญญาณซิงโครนัสจะใช้กับโมเด็มแบบซิงโครนัส แต่บางทีสัญญาณอะซิงโครนัสถูกใช้บ้างกับโมเด็มแบบซิงโครนัสซึ่งเรียกว่าการส่งแบบ ไอโซโครนัส (isochronous transmission) แต่สัญญาณซิงโครนัสไม่เคยถูกใช้กับ โมเด็มแบบอะซิงโครนัส

-การซิงโครไนซ์โมเด็ม (Modem Synchronization)

ระหว่าง RTS/CTS delay นั้น โมเด็มที่ทำหน้าที่ส่งจะให้ bit pattern พิเศษ 1 ชุดที่ถูกสร้างขึ้นภายในตัวเรียกว่า training sequence ซึ่งจะใช้ซิงโครไนซ์โมเด็มที่ทำหน้าที่รับ

สำหรับ โมเด็มความเร็วต่ำ โดยทั่วไปจะเน้นอะซิงโครนัสและใช้ incoherent FSK ทำให้ความถี่สัญญาณพาหะที่ถูกส่งและสัญญาณนาฬิกาไม่จำเป็นต้องทำการเรียกกลับคืนที่โมเด็มที่ทำหน้าที่รับ ทำให้วงจรสแครมเบิล (scramble) และ คีตสแครมเบิล (descramble) ไม่สำคัญ

สำหรับ โมเด็มความเร็วปานกลางและโมเด็มความเร็วสูง จะใช้ PSK หรือ QAM โดยจะต้องมีส่วนผลิตความถี่ (carrier oscillator) ที่อย่างน้อยต้องมี frequency coherent (ควรจะมี phase coherent ด้วย) และเพราะเป็นโมเด็มแบบซิงโครนัสจึงมีความสำคัญมากที่จะต้องกู้สัญญาณนาฬิกาให้ได้ด้วย ทำให้โมเด็มต้องการ วงจรสแครมเบิลและ คีตสแครมเบิลและ อแดปทีฟออโตเมติกอีควอลไลเซอร์ (adaptive automatic equalizer)

ชนิดของการมอดูเลตและการเข้ารหัส (encoding technique) จะเป็นตัวกำหนดจำนวนของบิตที่ต้องการและช่วงเวลาของ training sequence

ในการกู้สัญญาณนาฬิกานั้น แม้ว่าคล็อกซิงโครไนเซชัน (clock synchronization) จะถูกทำขึ้นในช่วง training sequence มันจะต้องคงอยู่ในช่วงของการส่งข้อมูลด้วยการใช้สัญญาณนาฬิกา (clocking information) สามารถแยกจากทั้งช่องสัญญาณ I หรือ Q หรือจากเอาต์พุตของ bit combiner สัญญาณข้อมูลจะถูกเฟสล็อกคูล (phase-locked loop) สร้างสัญญาณนาฬิกาให้ตรงกับความถี่ของสัญญาณนาฬิกาที่ใช้ส่ง เพื่อที่จะเรียกสัญญาณกลับคืน โดยจะต้องมี transition มากพอในชุดข้อมูลที่รับเข้ามา ดังนั้นจึงเกิดปัญหาขึ้นถ้าหากมี 1 หรือ 0 ติดกันมากจนเกินไป จึงต้องใช้การสแครมเบิล

2.5 การสื่อสารผ่านโมเด็ม (Modem transmission)

เราจะใช้ RS-232 ติดต่อกับ serial port

1. การส่งข้อมูลแบบอะซิงโครนัส (Asynchronous Transmission)

ทางด้านรับจะมีสัญญาณนาฬิกาเอาไว้อ่านข้อมูล ซึ่งมีข้อเสียคือมันอาจเบี่ยงเบนในการกำหนดกึ่งกลางบิต จะแก้ปัญหาโดยใช้สัญญาณนาฬิกาเป็นจำนวนเท่าที่สูงขึ้น และแม้จะลดปัญหาข้างต้นได้ แต่การที่สัญญาณนาฬิกาไม่ได้เป็นอันเดียวกับของทางด้านส่ง แม้จะมีค่าความแตกต่างกันอยู่แต่เพียงนิดก็ทำให้เกิดการเบี่ยงเบนในการอ่านสัญญาณแต่ละบิตซึ่งจะสะสมขึ้นเรื่อย ในการอ่านค่าเบี่ยงเบนไปจากกึ่งกลางบิตมากขึ้น จนเกิดการผิดพลาด ซึ่งแก้ปัญหาโดยทำการซิงโครไนซ์ข้อมูลอยู่เรื่อย ๆ โดยซิงโครไนซ์ใหม่ ๆ ทุก ๆ ไบต์โดยใช้บิตเริ่มต้นและบิตปิดท้าย

ข้อเสียคือต้องมีบิตเริ่มต้นและปิดท้าย ทำให้ประสิทธิภาพการรับส่งต่ำลง ทำให้การสื่อสารแบบนี้ไม่นิยมในกรณีที่ต้องการบิตเรทสูง ๆ

2. การส่งข้อมูลแบบซิงโครนัส (Synchronous Transmission)

สัญญาณนาฬิกาทางด้านรับ จะสัมพันธ์กับสัญญาณที่รับเข้ามา โดยไม่ต้องใช้บิตเริ่มต้นและบิตปิดท้ายในการรับส่งแบบนี้ ทางด้านรับมีวิธีการอ่านข้อมูล 2 แบบ

2.1 ข้อมูลจะถูกนำไปเข้ารหัส รวมกับสัญญาณนาฬิกา แล้วส่งไปยังปลายทาง และทางด้านรับก็ต้องดึงเอาสัญญาณนาฬิกาที่ออกมาใช้ในการอ่านสัญญาณที่เข้ามา การเข้ารหัสตามหลักการนี้ได้แก่

ก. การเข้ารหัสแบบไปโพลาร์ หรือ Return to Zero ซึ่งจะมีระดับสัญญาณ 3 ระดับ คือ +, 0, -

ข. การเข้ารหัสแบบแมนเชสเตอร์ จะเป็นการเข้ารหัสแบบมีระดับสัญญาณ แต่จะมีความถี่เพิ่มขึ้นเป็น 2 เท่าของสัญญาณเดิม

2.2 ทางด้านรับจะมีสัญญาณนาฬิกาของตนเอง แต่จังหวะการอ่านข้อมูลจะสอดคล้องกับสัญญาณที่เข้ามา ซึ่งจะได้จังหวะการอ่านโดยผ่านสัญญาณที่รับมาเข้าดิจิทัลล็อกเฟสล็อกลูป (Digital Phase-locked-loop) และข้อมูลที่ใช้จะต้องเข้ารหัสด้วยวิธีที่เหมาะสม เช่น NRZI

2.6 ความจุของข้อมูล (information capacity) ของระบบการสื่อสาร

จะแทนถึงจำนวนของซิมโบล (symbols) อิตระที่สามารถส่งผ่านในระบบในช่วงเวลาที่ให้มา

Hartley's law

$$C \propto B \times T$$

C = information capacity (bps)

B = bandwidth T = transmission time

2.7 Shannon limit for information capacity

$$C = B \log_2 (1 + S/N)$$

S/N = Signal to noise power ratio

แสดงความสัมพันธ์ระหว่าง information capacity กับแบนวิธและ S/N ratio

มี 3 วิธีสำหรับ เทคนิคการมอดูเลตสัญญาณดิจิทัลที่ใช้ในการส่งสัญญาณดิจิทัล

- 1) FSK
- 2) PSK
- 3) QAM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.8 FSK

จะคล้ายกับการมอดูเลตความถี่ (frequency modulation) ยกเว้นแต่สัญญาณที่มาทำการมอดูเลต (modulating signal) เป็น พัลส์แบบไบนารีแทนที่จะเป็นสัญญาณอะนาล็อกที่ต่อเนื่อง

$$V(t) = V_c \cos [(\omega_c + (f_m(t) \Delta\omega)/2) t]$$

$$V(t) = V_c \cos [(\omega_c + (f_m(t) \Delta\omega)/2) t]$$



$$V(t) = \text{binary FSK waveform}$$

$$\omega_c = \text{carrier frequency}$$

$$f_m(t) = \text{binary digital modulating signal frequency}$$

$$\Delta\omega = \text{radian difference in output frequency}$$

สังเกตว่า Output carrier radian frequency (ω_c) จะเลื่อนไปเท่ากับ $\pm(\Delta\omega)/2$ นอกจากนี้ อัตราการเลื่อนความถี่ของคลื่นพาหะจะเท่ากับอัตราที่เปลี่ยนโดยสัญญาณไบนารีอินพุต เอาท์พุทจากไบนารี FSK มอดูเลเตอร์ จะเป็น step function ใน frequency domain เมื่อสัญญาณไบนารีอินพุต เปลี่ยน 0 เป็น 1 หรือ 1 เป็น 0 สัญญาณเอาท์พุทFSKจะเลื่อนระหว่าง 2 ความถี่ อัตราการเปลี่ยนแปลงทางเอาท์พุทจะเท่ากับ อัตราการเปลี่ยนแปลงทางอินพุต บอดเรท จะเป็นความเร็วของซิมโบลต่อวินาทีสำหรับ binary FSK จะมี บอดเรท เท่ากับบิตเรท



รูปที่ 2.3 แสดงการส่งสัญญาณแบบไบนารี FSK

- แนวคิด ของ FSK

มอดูเลเตอร์ของFSK จะคล้ายกับมอดูเลเตอร์ของFM และมักจะใช้ VCO (voltage-controlled oscillator)



โดยอัตราการเปลี่ยนแปลงอินพุตที่เร็วที่สุดเกิดเมื่อสัญญาณ ไบนารี อินพุตเป็น 1 และ 0 สลับกันไป (highest fundamental frequency)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

rest frequency ของ VCO จะถูกเลือกที่ค่าที่อยู่ระหว่าง mark และ space frequency

เพราะว่า BFSK เป็นรูปแบบหนึ่งของการมอดูเลทความถี่ สูตรของ modulation index ใน FM ก็สามารถใช้ได้กับ FSK

$$(\text{modulation index}) MI = \Delta f / f_m = \text{frequency deviation} / \text{modulating frequency}$$



รูปที่ 2.4 แสดงการมอดูเลทแบบ PSK


กรณีที่แย่มากที่สุดของ modulation index คือ MI ที่มีแบนวิดท์กว้างที่สุดซึ่งจะเกิดขึ้นเมื่อทั้ง frequency deviation และความถี่ของสัญญาณที่นำมามอดูเลทอยู่ที่ค่าสูงสุด ใน มอดูเลเตอร์ของ BFSK ค่า Δf จะเป็น peak frequency deviation และจะมีค่าเท่ากับความต่างระหว่าง rest frequency กับ mark หรือ space frequency และค่า peak frequency deviation จะขึ้นกับขนาดของสัญญาณที่นำมามอดูเลท ซึ่งในสัญญาณไบนารีดิจิทัล ทุก ๆ โลจิก 1 และ 0 จะมีแรงดันเป็นค่าสูงสุด เพราะฉะนั้นทำให้ frequency deviation คงที่และเป็นค่าสูงสุด, ส่วน f_m ถ้าเท่ากับความถี่พื้นฐานจะเป็นกรณีที่แย่มากซึ่งเท่ากับครึ่งหนึ่งของบิตเรท

$$MI = \frac{|f_m - f_s|}{f_r}$$

และก็เหมือน แบนวิดท์ของ จะเป็นอัตราส่วนโดยตรงกับ modulation index ซึ่งโดยทั่วไปไบนารี FSK จะทำให้ค่า MI นั้นต่ำกว่า 1.0

- เครื่องรับสัญญาณ FSK

วงจรที่ถูกใช้ในการตีโมดูลเลข binary FSK ก็คือ เฟสล็อกคิ่ว(PLL)



รูปที่ 2.5 แสดงการตีโมดูลเลขแบบ PLL-FSK

โดยทั่วไปความถี่ธรรมชาติ (natural frequency) ของ PLL จะทำให้เท่ากับความถี่กลาง (center frequency) ของ FSK ซึ่งผลลัพธ์ที่ได้จากการเปลี่ยนแปลงใน dc error voltage จะเปลี่ยนความถี่ของอะนาล็อก อินพุทและจะสมมาตรมีค่าประมาณ $0 V_{dc}$


-Minimum Shift-Keying FSK

หรือ continuous-phase frequency shift keying (CPFSK) MSK คือ binary FSK ซึ่งความถี่ที่เปลี่ยนไปนั้นจะเกิดขึ้นเมื่ออินพุทดิจิทัลมีการเปลี่ยนแปลง

โดยใน MSK นั้น mark และ space frequency จะถูกเลือกโดยห่างจาก center frequency เท่ากับเลขที่คูณด้วยครึ่งหนึ่งของบิตเรท ซึ่งการทำเช่นนี้จะทำให้เฟสเรียบเมื่อไบนารีอินพุทเปลี่ยนจาก 1 เป็น 0 หรือ 0 เป็น 1 โดย FSK แบบธรรมดาเวลาเปลี่ยนจาก 1 เป็น 0 หรือ 0 เป็น 1 จะทำให้เกิดความไม่ต่อเนื่องทางเฟสในสัญญาณเอาท์พุทอะนาล็อกซึ่งทำให้ดีมอดูเลเตอร์มีปัญหาในการตามความถี่ที่เลื่อนทำให้การผิดพลาดอาจเกิดขึ้นได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ด้วยเหตุนี้ MSK จึงมี bit-error performance ที่ดีกว่า FSK ธรรมดา แต่มีข้อเสียคือ MSK ต้องการวงจร
ซิงโครไนซ์ซึ่งมีราคาแพง



รูปที่ 2.6 แสดงสัญญาณ Continuous-PSK MSK

2.9 PSK

จะคล้ายกับเฟสมอดูเลชัน ยกเว้นแต่สัญญาณอินพุทของ PSK นั้นจะเป็นสัญญาณไบนารีอินพุท
BPSK จะมีเอาท์พุท 2 เฟส โดยเฟสหนึ่งแทนโลจิก 1 และอีก โลจิก จะถูกแทนโดยอีกเฟส




รูปที่ 2.7 แสดงมอดูเลเตอร์ของBPSK

บาลานซ์มอดูเลเตอร์ (Balanced modulator) จะทำหน้าที่เหมือนเป็นสวิตช์ที่ทำให้เกิดการกลับ
เฟสซึ่งขึ้นกับสถานะ โลจิกของสัญญาณดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-แบบวิคซ์ ของ BPSK




รูปที่ 2.8 (a) Balanced ring modulator ,(b) Logic 1 input ,(c) Logic 0 input

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บาลานซ์มอดูเลเตอร์จะเป็นมอดูเลเตอร์แบบคูณ (Product) โดยสัญญาณเอาต์พุตจะเป็นผลคูณของสัญญาณอินพุตทั้งสอง

สำหรับ BPSK จะมีบิตเรทเท่ากับบอดเรทและเอาต์พุตแบนด์วิดท์ที่กว้างที่สุดข้อมูลไบนารีที่เข้ามา (input binary data) เป็นความถี่พื้นฐานซึ่งเท่ากับ 1/2 ของบิตเรท

$$\sin\omega_c t \times \sin\omega_s t = 1/2 \cos(\omega_c - \omega_s)t - 1/2 \cos(\omega_c + \omega_s)t$$




รูปที่ 2.9 BPSK modulator : (a) truth table ; (b) Phasor diagram ; (c) constellation diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะได้แบนด์วิธที่น้อยที่สุด double side band คือ f_c , โดยสเปกตรัมของ BPSK คือ double side band suppressed carrier signal มีความถี่ upper และ lower side ห่างจากความถี่สัญญาณคลื่นพาหะเท่ากับครึ่งหนึ่งของบิตเรท

- เครื่องรับสัญญาณ BPSK



รูปที่ 2.10 แสดง PSK receiver

สัญญาณอินพุตอาจเป็น $+\sin\omega_c t$ หรือ $-\sin\omega_c t$ จากนั้น วงจรกู้สัญญาณคลื่นพาหะแบบโคฮีเรนต์และจะสร้างสัญญาณคลื่นพาหะที่โคฮีเรนต์ ทั้งความถี่และเฟสกับ original transmit carrier, บาลานซ์มอดูเลเตอร์จะทำหน้าที่เป็น product detector และตัว LPF จะแยกสัญญาณข้อมูลแบบไบนารีที่ได้มาจาก complex spectrum ที่ถูกดีมอดูเลท สามารถดูได้จากสมการดังนี้

$$\begin{aligned} \text{output} &= \sin\omega_c t \times \sin\omega_c t & \text{output} &= -\sin\omega_c t \times \sin\omega_c t \\ &= 1/2 - 1/2 \cos\omega_c t & &= -1/2 + 1/2 \cos\omega_c t \\ \text{logic 1} &= +1/2 V_{dc} & \text{logic 0} &= -1/2 V_{dc} \end{aligned}$$

- M-ary Endocing


ถูกคิดแปลงจากคำว่า binary โดย M จะแทนจำนวนสถานะที่เป็นไปได้ เช่น PSK ที่มีเฟสเอาท์พุทที่เป็นไปได้ 4 แบบ จะเป็น M-ary ที่ $M=4$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$N = 3.32 \log M = \text{จำนวนของบิต}$$

- Quaternary phase shift keying QPSK


เป็น เทคนิคการเข้าโค้ดแบบ M-any โดย $M = 4$, ข้อมูลอินพุตแบบไบนารีจะถูกรวมเป็นกลุ่ม (group) กลุ่มละ 2 บิตซึ่งแต่ละกลุ่มรหัส 2 บิต (digit code) จะสร้างเฟสออกมา 1 เฟส ดังนั้นอัตราการเปลี่ยนเอาต์พุต (บอดเรท) จะเท่ากับครึ่งหนึ่งของอินพุตบิตเรท



รูปที่ 2.11 แสดง QPSK modulator


จาก phasor diagram เราเห็นว่า QPSK แต่ละเฟสเซอร์ของเอาต์พุตมีขนาดเท่ากันหมด ดังนั้น สัญญาณข้อมูลแบบไบนารีจะถูกเข้ารหัสทั้งหมดในเฟสของสัญญาณเอาต์พุต ซึ่งเป็นสมบัติของ PSK ที่ต่างจาก QAM นอกจากนี้ยังเห็นอีกว่า angular separation ระหว่างเฟสเซอร์ 2 ตัวติดกันคือ 90° ดังนั้น สัญญาณ QPSK จะสามารถเลื่อนได้ $\pm 45^\circ$ ระหว่างการส่งและยังคงได้ข้อมูลข่าวสารที่ถูกต้อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a)

(b)



(c)

รูปที่ 2.12 แสดง QPSK modulator : (a) truth table ; (b) Phasor diagram ; (c) Constellation diagram

ถ้าสัญญาณพาหะมี ω_c เท่ากับ $m\omega_b/2$ โดย $m = 1, 2, \dots$; ω_b เท่ากับบิตเรทจะทำให้สัญญาณพาหะที่เครื่องรับมี phase coherent กับสัญญาณพาหะที่ถูกส่งมา

ถ้ารวม 2 single equivalent system เราจะได้การส่งที่มีอัตรา 2 เท่าผ่านพาหะตัวเดียวโดย equivalent transmitted signal เป็นผลรวมของคลื่น 2 ตัวแยกกัน

$$S_{QPSK} = \pm A \cos(\omega_c t + \theta_0) - (\pm A) \sin(\omega_c t + \theta_0)$$

สำหรับ $0 \leq t \leq TB + A$ ของ $\cos(\omega_c t + \theta_0)$ จะเป็นข้อมูลจากแหล่งกำเนิดหนึ่งและ $+A$ ของ $-\sin(\omega_c t + \theta_0)$ จะแทนข้อมูลจากอีกแหล่ง

$$S_{QPSK} = \sqrt{2} \times A \cos(\omega_c t + \theta_0 + \theta_k)$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพราะว่า QPSK จะเสมือนว่าเป็นสัญญาณ PSK 2 ตัวที่มีความถี่และแบนวิคซ์เท่ากันทำให้ spectral แบนวิคซ์ ของ QPSK จะเหมือนกับ PSK เดียว ๆ รวมถึงความเป็นไปได้โดยเฉลี่ยที่จะเกิดบิตผิดพลาด ขึ้น ความผิดพลาดในทั้ง 2 ช่องทางการรับสัญญาณก็เหมือน PSK นั่นเอง


$$P_e \text{ ของ PSK} = 1/2 \operatorname{erf} \sqrt{(A^2 T_b / 2 N_0)}$$

$$P_e \text{ ของ QPSK} = 1/2 \operatorname{erf} \sqrt{(A^2 T_b / N_0)}$$

ถ้าเปรียบเทียบกับอาจพบว่า QPSK มี P_e ต่ำกว่า PSK เมื่อส่งสัญญาณเท่ากัน แต่จริง ๆ แล้วเท่ากันที่ P_e ของ QPSK คำนวณเพราะแอมพลิจูดที่มีค่ามากที่สุดของ QPSK มากกว่าคือเท่ากับ $\sqrt{2} A$ ทำให้ได้กำลังของ พัลส์สูงที่สุดนั้นเท่ากับ A^2 แทนที่จะเป็น $A^2/2$ ใน PSK ปกติ

- แบนวิคซ์ ของ QPSK

เพราะว่าสัญญาณข้อมูลขาเข้าจะถูกแบ่งเป็น 2 ช่องสัญญาณ บิตเรทในช่องสัญญาณ I หรือ Q จะเท่ากับ 1/2 ของอัตราการส่งขาเข้า (ทำให้บิตในช่องสัญญาณ I และ Q ยาวเป็น 2 เท่าของความยาวของ อินพุทบิต) ดังนั้นถ้าความถี่พื้นฐานสูงสุดเข้าที่ I หรือ Q จะมีค่าเท่ากับ 1/4 ของอัตราของสัญญาณข้อมูลขาเข้า ซึ่งมีผลทำให้เอาท์พุทของบาลานซ์มอดูเลเตอร์ของ I หรือ Q ต้องการ minimum double-sided Nyquist bandwidth เท่ากับ ครึ่งหนึ่งของบิตเรท



รูปที่ 2.13 แสดงความสัมพันธ์ของเฟสเมื่อเทียบกับเวลาของ QPSK modulator



เอาท์พุทจากบาลานซ์มอดูเลเตอร์ จะแสดงทางคณิตศาสตร์ได้ดังนี้

$$Q = (\sin \omega_c t) (\sin \omega_c t)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูใช้งาน 1/2 $\cos 2\pi(f_c - f_b)t - 1/2 \cos 2\pi(f_c + f_b)t$ ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ซึ่งจะได้ความถี่สเปกตรัมจาก $f_c + (f_b)/4$ และ $f_c - (f_b)/4$ และแบนวิดธ์เท่ากับ $(f_b)/2$



รูปที่ 2.14 แสดงแบนวิดธ์ของการมอดูเลตแบบ QPSK

- เครื่องรับสัญญาณ QPSK

Power Splitter จะจ่ายสัญญาณอินพุตแบบ QPSK ไปที่ I และ Q, product detector และ วงจรกู้สัญญาณคลื่นพาหะ (carrier recovery) โดยวงจรกู้สัญญาณคลื่นพาหะจะสร้าง original transmit carrier oscillator จากนั้นสัญญาณ QPSK จะถูกตีมอดูเลตได้ข้อมูลเดิมของ I และ Q ซึ่งจะถูกส่งไปยังวงจรรวมบิต (bit combining) ถ้ามีอินพุตเป็น $-\sin\omega_c t + \cos\omega_c t$

เอาที่พุดจาก product detector ของช่องสัญญาณ I จะได้

$$\begin{aligned}
 I &= (-\sin\omega_c t + \cos\omega_c t) \times \sin\omega_c t \\
 &= -\sin^2\omega_c t + \cos\omega_c t \sin\omega_c t
 \end{aligned}$$


$$= -1/2 + 1/2 \cos 2\omega_c t + 1/2 \sin 2\omega_c t + 1/2 \sin 0$$

เมื่อผ่าน LPF จะได้ $-1/2 V_{dc}$ (ลอจิก 0)

เอาที่ทุกจาก ช่องสัญญาณ Q จะได้

$$\begin{aligned} Q &= (-\sin \omega_c t + \cos \omega_c t) \times \cos \omega_c t \\ &= -\sin \omega_c t \cos \omega_c t + \cos^2 \omega_c t \\ &= -1/2 \sin(\omega_c + \omega_c)t - 1/2 \sin(\omega_c - \omega_c)t + 1/2 + 1/2 \cos 2\omega_c t \end{aligned}$$

หลังผ่าน LPF จะได้ $1/2 V_{dc}$ (ลอจิก 1)




รูปที่ 2.15 แสดง Block diagram ภาครับของ QPSK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- Offset QPSK(OPSK)

คิดแปลงมาจาก QPSK โดยรูปร่างของบิตสัญญาณของช่องสัญญาณ I และ Q ถูกตั้งให้เหลื่อมกันครึ่งบิตบิต เพราะว่าการเปลี่ยนแต่ละครั้งจะไม่มี การเปลี่ยนมากกว่า 1 บิต ดังนั้นจึงไม่มีการเลื่อนมากกว่า 90° จากเอาท์พุทเดิม ซึ่งเป็นข้อดีของ OQPSK คือจำกัดเฟสที่เลื่อนไม่ได้ แต่ก็มีข้อเสียคือการเปลี่ยนเฟสที่เอาท์พุทมีค่าเป็น 2 เท่าของคาบไครเทรท ในช่องสัญญาณ I หรือ Q ดังนั้น บอครเททของ OQPSK และ แบนวิคธต่ำสุด จะมีค่าเป็น 2 เท่าของ QPSK เมื่อมีบิตเรทของการส่งที่เท่ากัน




รูปที่ 2.16 Offset keyed PSK (OQPSK): (a) block diagram ; (b) bit alignment ; (c) constellation diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- Eight-Phase PSK


เป็นเทคนิคการเข้ารหัสแบบ M-ary โดย M=8 โดยสัญญาณจะมีเฟสทางเอาท์พุทได้ 8 ค่า บิตที่เข้ามาจะถูกแบ่งทีละ 3 บิต



รูปที่ 2.17 แสดง 8 PSK modulator

บิตที่ถูกส่งมาจะถูกทำให้เป็นสัญญาณ 3 ช่องสัญญาณขนานกัน โดยบิตแรกในช่องสัญญาณทั้ง 3 คือ $f_b/3$ โดยบิต I และช่องสัญญาณ C จะเข้า 2-4 level converter ของช่องสัญญาณ I และ บิต Q และช่องสัญญาณ \bar{C} เข้า 2-4 level converter ของช่องสัญญาณ Q

2-4 level converter คือ parallel-input digital to analog converter algorithm ของ DACs ก่อนข้างธรรมดา โดยบิต I และ Q จะกำหนดขั้วของเอาท์พุทโดย C หรือ \bar{C} จะกำหนดขนาดซึ่งจะเห็นว่า 2 ขนาด (magnitudes) และ 2 ขั้ว (polarities) จะได้เอาท์พุทออกมา 4 แบบ



(a) (b) (c)

รูปที่ 2.18 I and Q channel 2 to 4 level converters : (a) F-channel truth table ; (b) Q-channel truth table ;

(c) PAM level


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และเพราะ C และ \bar{C} จะไม่มีทางมีสถานะเดียวกัน เอาท์พุทจาก I และ Q 2-4 level converter ไม่สามารถมีขนาดเดียวกันถึงแม้ว่าอาจมีขั้วเดียวกันได้โดยเอาท์พุทของ 2-4 level converter คือ M-ary, PAM โดย M = 4


เราจะเห็นว่า angular separation ระหว่างเฟสเซอร์ที่ใกล้กันคือ 45° และสัญญาณสามารถเปลี่ยนได้ประมาณ $\pm 22.5^\circ$ ระหว่างการส่งและยังคงได้สัญญาณเดิมนอกจากนี้เฟสเซอร์แต่ละตัวจะมีขนาดเท่ากันด้วย

ระดับสัญญาณของ PAM จะใช้ 1.307 และ 0.541 โดยระดับอื่นก็สามารถใช้ได้แต่ต้องมีอัตราส่วนเท่ากับ 0.541/1.307

tribit code ระหว่างเฟสเซอร์ 2 ตัวที่ติดกันจะเปลี่ยนแค่ 1 บิตเพื่อลดการผิดพลาดให้น้อยลง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 2.19 (a) Truth table ;(b) Phasor diagram ;(c) constellation diagram
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.20 แสดงความสัมพันธ์เอทพุทเฟสเทียบกับเวลา


- แบนวิดธ์ ของ PSK

สำหรับมอดูเลเตอร์ของ 8 PSK จะมีการเปลี่ยนเฟสทุก ๆ 3 บิตอินพุทที่เข้ามา เพราะฉะนั้น บอดเรทจึงเท่ากับ $f_c/3$ ซึ่งเท่ากับแบนวิดธ์ต่ำสุด, บาลานซ์มอดูเลเตอร์เป็นมอดูเลเตอร์แบบคูณ โดยเอทพุทจะเป็นผลคูณของสัญญาณพาหะกับสัญญาณ PAM

$$Q = (X \sin \omega_c t)(\sin \omega_c t)$$

$$= X/2 \cos 2\pi (f_c - f_b/6)t - X/2 \cos 2\pi (f_c + f_b/6)t$$


ทำให้ได้สเปกตรัมของเอทพุทจาก $f_c + f_b/6$ ถึง $f_c - f_b/6$ และ แบนวิดธ์ต่ำสุด คือ $f_b/3$



รูปที่ 2.21 แบบตัวอักษรของ 8 PSK modulator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- เครื่องรับสัญญาณ 8PSK



รูปที่ 2.22 แสดงเครื่องรับสัญญาณ 8 PSK

Power Splitter จะจ่ายสัญญาณ 8PSK ไปยัง I และ Q , product detector และ วงจรกู้สัญญาณ จากนั้นวงจรกู้สัญญาณพาหะจะสร้างสัญญาณอ้างอิงขึ้นใหม่ สัญญาณ 8 PSK จะรวมกับคลื่นพาหะที่กู้คืนได้ จะได้เอาท์พุทมาเป็นสัญญาณ PAM 4 ระดับ ซึ่งจะถูส่งต่อไปยังวงจรแปลงสัญญาณอะนาล็อกเป็นดิจิทัล โดยได้เอาท์พุทในช่องสัญญาณ I คือบิต I และ C และได้เอาท์พุทในช่องสัญญาณ Q คือบิต Q และ \bar{C} แล้ว วงจรแปลงสัญญาณแบบขนานเป็นแบบอนุกรมจะเปลี่ยน I/C และ Q/ \bar{C} เป็นข้อมูลอนุกรม


- Sixteen-Phase PSK

เป็นเทคนิคการเข้ารหัสแบบ M-ary โดยมี $M = 16$ ซึ่งจะมีเฟสเอาท์พุท แตกต่างกัน 16 ค่า, 16 PSK จะทำงานทีละ 4 บิต โดยเฟสเอาท์พุท จะไม่เปลี่ยนจนกว่าจะมีอินพุทครบ 4 บิตถูกใส่ลงในมอดูเลเตอร์ ดังนั้นจะมีบอดรทเท่ากับแบนวิดธ์ต่ำสุด เท่ากับ $1/4$ ของบิตเรทของข้อมูลขาเข้า

16 PSK จะมี angular separation ของเฟสที่ติดกันเป็น 22.5° ดังนั้นเฟสจะเลื่อนไปได้ $\pm 11.25^\circ$ ระหว่างการส่งซึ่งจะทำให้ได้สัญญาณเดิมอยู่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Bit code	Phase	Bit code	Phase
0000	11.25°	1000	191.25°
0001	33.75°	1001	213.75°
0010	56.25°	1010	236.25°
0011	78.75°	1011	258.75°
0100	101.25°	1100	281.25°
0101	123.75°	1101	303.75°
0110	146.25°	1110	326.25°
0111	168.75°	1111	348.75°



รูปที่ 2.23 แสดง 16 PSK :(a) truth table;(b) constellation diagram


2.10 QAM

เป็นการมอดูเลตสัญญาณดิจิทัลซึ่งข้อมูลดิจิทัลจะถูกบรรจุในสัญญาณพาหะและเฟสของสัญญาณพาหะที่ถูกส่ง

8 QAM เป็น เทคนิคการเข้ารหัสแบบ M-ary โดย $M = 8$ ซึ่ง ไม่เหมือน 8 PSK ตรงที่ 8 QAM ไม่มี

ขนาดที่คงที่

เอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.24 แสดง Block diagram ของเครื่องส่ง 8 QAM

ข้อแตกต่างเพียงอย่างเดียวระหว่างตัวส่งสัญญาณ 8QAM และ 8PSK คือเครื่องส่ง 8QAM จะทำให้ผลการมอดูเลทของช่องสัญญาณ C กับ Q นั้นอินเวอร์สกัน

ข้อมูลที่เข้ามาจะแบ่งเป็นกรุปๆ ละ 3 บิต โดยช่องสัญญาณ I และ Q จะกำหนดขั้วของ PAM และช่องสัญญาณ C จะกำหนดขนาดและถ้าบิตของช่องสัญญาณ C ไม่มีการเปลี่ยนค่าแล้วจะทำให้ขนาดของ PAM เท่ากัน ส่วนขั้วของสัญญาณนั้นก็ขึ้นอยู่กับสถานะโลจิกของ I และ Q อยู่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.25 แสดงมอดูเลเตอร์ 8 QAM : a) truth table ; b) phasor diagram; c) constellation


- แบนวิดธ์ ของ 8QAM

บิตเรทในช่องสัญญาณ I และ Q มีค่าเป็น $1/3$ เท่าของบิตเรทอินพุทแบบไบนารีเหมือนกับ 8PSK ดังนั้นความถี่พื้นฐานสูงสุด (highest fundamental frequency) และอัตราการเปลี่ยนแปลงทางเอาท์พุทที่เร็วที่สุด (fastest output rate of change) ก็เหมือน 8PSK ทำให้มีบิตเรทเท่ากับ $f_b/3$ และเท่ากับแบนวิดธ์ต่ำสุด ที่ต้องการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- เครื่องรับสัญญาณ 8QAM


เกือบจะเหมือนเครื่องรับสัญญาณ 8PSK แต่จะมีข้อแตกต่างที่ตรงระดับสัญญาณ PAM ที่เอาท์พุทของ product detectors และสัญญาณไบนารีที่เอาท์พุทของ analog to digital converter โดยที่สัญญาณไบนารีจาก I-channel analog to digital converter คือบิต I และ C และสัญญาณเอาท์พุทไบนารีจาก Q-channel analog to digital converter คือบิต Q และ C



รูปที่ 2.26 แสดงความสัมพันธ์ของขนาดและเฟสของ 8 QAM

- 16QAM

เป็นระบบ M-ary โดยที่ $M = 16$, ข้อมูลเข้าแบ่งเป็นกลุ่มละ 4 บิตและทั้งเฟสและขนาดของสัญญาณพาหะที่ส่งจะสามารถปรับเปลี่ยนได้




รูปที่ 2.27 แสดง Block diagram ของตัวส่ง 16 QAM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อมูลอินพุตแบบไบนารีจะถูกแบ่งไปสู่ 4 ช่องสัญญาณ โดยบิตเรทของแต่ละช่องสัญญาณจะเท่ากับ $1/4$ ของบิตเรท โดยบิต I และ Q จะกำหนดค้ำของสัญญาณที่เอาท์พุทของ 2 to 4 level converter และ I และ Q จะกำหนดขนาด หลังจากนั้นสัญญาณ PAM จะคูณกับ inphase และ quadrature carrier ในผลของการมอดูเลต จะได้เอาท์พุท 4 ค่าสำหรับแต่ละผลของการมอดูเลต จากนั้น Linear Summer จะรวมเอาท์พุทผลของการมอดูเลตของทั้งช่องสัญญาณ I และ Q ทำให้ได้เอาท์พุทที่แตกต่างกัน 16 ค่า

Binary input				16QAM output	
Q	Q'	I	I'		
0	0	0	0	0.311 V	-135°
0	0	0	1	0.850 V	-165°
0	0	1	0	0.311 V	-45°
0	0	1	1	0.850 V	-15°
0	1	0	0	0.850 V	-105°
0	1	0	1	1.161 V	-135°
0	1	1	0	0.850 V	-75°
0	1	1	1	1.161 V	-45°
1	0	0	0	0.311 V	135°
1	0	0	1	0.850 V	175°
1	0	1	0	0.850 V	45°
1	0	1	1	0.850 V	15°
1	1	0	0	0.850 V	105°
1	1	0	1	1.161 V	135°
1	1	1	0	0.850 V	75°
1	1	1	1	1.161 V	45°

(a)



รูปที่ 2.28 16 QAM modulator: a)truth table; b)Phasor diagram; c)constellation diagram


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- แบนวิคซ์ ของ 16 QAM

บิตเรทในช่องสัญญาณ I, I', Q, Q' จะเท่ากับ 1/4 เท่าของข้อมูลอินพุตแบบไบนารีทำให้มี บอดเรท เท่ากับ 1/4 เท่าของอัตราเร็วของข้อมูลอินพุต สังเกตได้ว่าความถี่พื้นฐานสูงสุด(highest fundamental frequency)ในช่องสัญญาณ I, I', Q, Q' จะเท่ากับ 1/8 เท่าของบิตเรทของข้อมูล ซึ่งทำให้ความถี่พื้นฐานสูงสุดของ PAM เท่ากับ 1/8 เท่าของบิตเรทของข้อมูลอินพุตด้วย

$$Q = (X \sin(\omega_c t)) (\sin(\omega_c t))$$

$$= X/2 \cos 2\pi (f_c - f_b) t - X/2 \cos 2\pi (f_c + f_b) t$$



รูปที่ 2.29 Bandwidth consideration of a 16 QAM modulator

จะได้สเปกตรัมของความถี่เอาท์พุทตั้งแต่ $f_c - (f_b/8)$ ถึง $f_c + (f_b/8)$ และ แบนวิคซ์ต่ำสุด คือ $f_b/4$

2.11 ประสิทธิภาพของแบนวิธ

จะใช้สำหรับเปรียบเทียบรูปแบบของการมอดูเลตแบบดิจิตอลอันหนึ่งกับอีกอันหนึ่ง โดยจะเป็นอัตราส่วนระหว่างบิตเรทที่ส่งเทียบกับแบนวิธต่ำสุดที่ต้องการสำหรับการมอดูเลต ประสิทธิภาพของแบนวิธจะนิยามโดย 1 เฮอร์ตซ์แบนวิธ

$$\text{BW efficiency} = \frac{\text{transmission rate (bps)}}{\text{minimum bandwidth (Hz)}}$$

2.12 การกู้สัญญาณคลื่นพาหะใน QAM และ QPSK

เพราะว่า QAM กับ QPSK เป็นระบบที่ต้องมีโคฮีเรนต์ ดังนั้นเครื่องรับจึงต้องการ locally generated coherent carrier

วิธีหนึ่งที่ใช้ในการสร้างคือ squaring loop โดยจะถูกประยุกต์ใช้กับ QAM ซึ่งมีกำลังมากกว่า 73 % ของกำลังที่ส่งออกอยู่ใน 1 quadrature component, PLL ทำหน้าที่เป็นตัวหารความถี่และวงจรรองความถี่แถบแคบ (narrowband filter) ที่ความถี่ $2\omega_c$ แต่วิธีนี้จะมีปัญหาตรงที่เวลา lock-up time ยาวไป ซึ่งสามารถใช้วงจรสมมูลช่วยแก้ปัญหาได้

เมื่อมีกำลังน้อยกว่า 73 % ของกำลังอยู่ใน largest-power quadrature component ใน QAM หรือเมื่อการกู้สัญญาณคลื่นพาหะมีความต้องการจะต้องจัดรูปเนตเวอร์คของ squaring loop ใหม่ โดยแทนวงจรมอดูเลตกำลังสองด้วยวงจรมอดูเลตกำลัง 4 ในทางปฏิบัติจะมี bandlimiting เกิดขึ้นและคลื่นพาหะจะมีการรบกวนที่ถูกเรียกว่า pattern noise การใช้เนตเวอร์คยกกกำลัง 4 จะทำให้เกิดความคลุมเครือทางเฟสที่เป็นอัตราส่วนกับค่าของ $\pi/2$

อีกวิธีของการกู้สัญญาณคลื่นพาหะใน QAM หรือ QPSK คือ Costas loop, เนตเวอร์คนี้จะมี ความคลุมเครือทางเฟสที่เป็นอัตราส่วนกับค่าของ $\pi/2$

2.13 การซิงโครไนซ์ของสัญญาณพาหะและสัญญาณนาฬิกา

ในการคำนวณประสิทธิภาพของระบบการสื่อสารแบบดิจิตอล เราจะให้เครื่องส่งกับเครื่องรับซิงโครไนซ์กัน (ซึ่งก็คือมีเหตุการณ์ที่เวลาตรงที่เหมือนกัน, หรือเวลาต่างกันเป็นค่าคี่เลขที่คงที่)

เราได้เห็นจากที่ผ่านมาว่าวิธีการการมอดูเลตที่มีประสิทธิภาพคือ โคฮีเรนต์จะใช้เฟสข้อมูลของสัญญาณคลื่นพาหะ โดยการมอดูเลตจะต้องการคลื่นพาหะท้องถิ่น (local carrier) ที่เครื่องรับซึ่งมีความถี่

และเฟสตรงกับทางด้านส่งตามหลักการออสซิลเลเตอร์ที่เหมือนกันทุกอย่างที่เครื่องส่งและเครื่องรับควรจะทำให้ซิงโครไนซ์กันและโคฮีเรนซ์พอสำหรับระบบ แต่อย่างไรก็ตามสัญญาณที่ออกจากออสซิลเลเตอร์จะเป็น

$$Z_1(t) = A_1 \cos [2\pi f_c t + V_1(t)]$$

$$Z_2(t) = A_2 \cos [2\pi f_c t + V_2(t)]$$

โดย V_i ก็คือ Wiener random process ที่มี $V_i = 0$ และการเปลี่ยนแปลง (variance) จะเท่ากับ t/τ_i , โดย $i = 1, 2, \dots$ และ random process อันนี้จะ nonstationary Gaussian process ซึ่งถูกกำหนดในช่วง $(0, \infty)$ ดังนั้นการเปลี่ยนแปลงของ random process ที่แทนความแตกต่างทางเฟสระหว่างออสซิลเลเตอร์ 2 ตัวจะเป็น

$$E [V_1(t) - V_2(t)]^2 = (t/\tau_1) + (t/\tau_2) = t \times (\tau_1 + \tau_2) / \tau_1 \tau_2$$

จะเห็นว่า การเปลี่ยนแปลงนั้นเพิ่มขึ้นตามเวลา เราจึงสรุปได้ว่าออสซิลเลเตอร์คู่หนึ่งไม่สามารถรักษาให้ซิงโครไนซ์อย่างแน่นอนได้ จึงจำเป็นต้องมีการแลกเปลี่ยนข้อมูลระหว่างกันเพื่อให้เกิดการล็อก

- การกู้สัญญาณคลื่นพาหะ Carrier Recovery


เป็นกระบวนการที่แยกเอาสัญญาณคลื่นพาหะอ้างอิงที่มีความโคฮีเรนซ์ทางเฟสออกมาจากสัญญาณที่รับได้

ในเทคนิคการมอดูเลตทางเฟสนั้น ข้อมูลไบนารีจะถูกเข้ารหัสโดยใช้เฟสสัญญาณคลื่นพาหะด้านส่งและเพื่อจะดีมอดูเลตข้อมูลได้อย่างถูกต้อง สัญญาณคลื่นพาหะอ้างอิงที่มีความโคฮีเรนซ์ทางเฟสจะถูกกู้คืนและเอามาเปรียบเทียบกับคลื่นพาหะที่รับได้ที่ product detector เพื่อที่จะหา absolute phase ของคลื่นพาหะที่รับได้และเป็นสิ่งจำเป็นที่จะต้องสร้างให้ได้ คลื่นพาหะที่เครื่องรับที่มีความโคฮีเรนซ์ทางเฟส กับสัญญาณอ้างอิงทางภาคส่งซึ่งก็คือหน้าที่ของวงจรกู้สัญญาณคลื่นพาหะ (carrier recovery) นั่นเอง

สำหรับ PSK และ QAM สัญญาณคลื่นพาหะจะถูก suppress โดย บาลานซ์มอดูเลเตอร์ ดังนั้นคลื่นพาหะจะไม่สามารถติดตามได้โดยใช้เฟสล็อกแบบธรรมดา แต่ต้องใช้วงจรจำพวก Squaring loop, costas loop หรือ remodulator ในการกู้สัญญาณคลื่นพาหะคืน

- Squaring Loop

วิธีที่จะทำการกู้สัญญาณคลื่นพาหะคืนสำหรับ BPSK คือ squaring loop




รูปที่ 2.30 แสดงลำดับขั้นตอนของ Squaring Loop



BPSK ที่รับได้มาจะถูกกรองแล้วยกกำลังสอง การกรองสัญญาณนั้นจะลด spectral width ของสัญญาณรบกวนที่รับได้(received noise) ส่วนวงจรยกกำลังสองจะกำจัดมอดูเลตและสร้างฮาร์โมนิกที่ 2 ของ ความถี่สัญญาณพาหะและฮาร์โมนิกนี้จะถูกติดตามเฟสโดยเฟสล็อกคูลูป ซึ่ง ความถี่เอาท์พุทจาก VCO จะถูกหารด้วย 2 และเป็นเฟสอ้างอิงสำหรับ product detector

- Costas Loop

จะทำงานเหมือนกับวงจรยกกำลังสองแล้วตามด้วยวงจรเฟสล็อกคูลูป ซึ่งใช้ tracking loop ขนาดกัน 2 ตัว โดยใช้ผลคูณของช่องสัญญาณ I และ Q ที่จะมาจับ VCO, เมื่อความถี่ของ VCO เท่ากับความถี่ของสัญญาณคลื่นพาหะแล้ว ผลคูณของ I และ Q จะผลิต error voltage เป็นสัดส่วนกับ phase error และ error voltage ซึ่งจะควบคุมเฟส และ ความถี่ของ VCO ได้



รูปที่ 2.31 วงจรกู้สัญญาณคลื่นพาหะโดยใช่วงจร Costas loop



รูปที่ 2.33 (a)Clock recovery ; (b)Timing diagram

ข้อมูลที่ได้รับจะถูกคิดเลขไป 1/2 บิต แล้วนำไปเปรียบเทียบกับข้อมูลเดิมในวงจร EX-OR

2.14 Differential PSK

เป็นอีกรูปแบบของการมอดูเลตแบบดิจิทัล โดยที่ข้อมูลอินพุตแบบไบนารีจะอยู่ในรูปของความแตกต่างของสัญญาณแทนที่จะอยู่ในรูปของเฟส ซึ่งการใช้ DPSK นั้นไม่จำเป็นต้องกู้สัญญาณคลื่นพาหะที่มีเฟส โคฮีเรนต์แต่จะคิดเลขสัญญาณที่รับมาได้เปรียบเทียบกับสัญญาณที่รับมาได้ถัดไป

- Probability of Error and bit error rate

$P(e)$ คือ theoretical (mathematical) expectation ของ bit error rate สำหรับระบบหนึ่ง

BER คือ empirical (historical) record ของ bit error performance จริง ๆ ของระบบ

ความน่าจะเป็นของ error จะอยู่ในรูปของ carrier to noise power ratio หรือจะจงอีกคือ average energy per bit to noise power density ratio และจำนวนของ possible encoding condition

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Carrier to noise power ratio เป็นอัตราส่วนของกำลังงานเฉลี่ยของสัญญาณคลื่นเทียบกับกำลังของ thermal noise

$$N = KTB \text{ (watts)}$$

N : thermal noise power

T : temperature (K)

B : bandwidth (Hz)

K : Boltzman's constant (1.38×10^{-23} J/K)

carrier to noise power ratio $C/N = C/KTB$ (unitless ratio)

Energy per bit คือพลังงานของข้อมูลในหนึ่งบิต (single bit information)

$$E_b = CT_b \text{ (J/bit)}$$

T_b : time of a single bit = $1/f_b$

$$E_b = C/f_b \text{ (J/bit)}$$

Noise Power density กำลังของสัญญาณรบกวนที่นอมอลไลซ์เทียบกับแบนด์วิดท์

$$N_0 = N/B \text{ (W/Hz)}$$

N_0 : noise power density

N : thermal noise power

B : bandwidth

Energy per bit to noise power density ratio จะถูกใช้เปรียบเทียบระบบการมอดูเลทแบบดิจิตอลตั้งแต่ 2 ระบบขึ้นไปที่ใช้อัตราส่งที่ต่างกัน โดยหาได้จาก

$$E_b/N_0 = (C/N) \times (B/f_b)$$

- PSK Error Performance

bit error performance ของ ระบบการมอดูเลทสัญญาณดิจิตอลแบบมัลติเฟสจะสัมพันธ์กับระยะระหว่างจุดบน signal state-space diagram สำหรับจุดที่เฟสห้ามเกิน (PSK threshold point) เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$T_p = \pm \pi/M$$

M : คือจำนวน signal state

ประสิทธิภาพของ PSK แบบมัลติเฟสจะเปรียบเทียบกับ PSK โดยการหาการลดลงใน error distance ระหว่างจุด 2 จุดบน state-space diagram (error distance)

$$d = (2\sin(180/M)) \times D$$

D : คือแอมพลิจูดสูงสุดของสัญญาณ

ให้สังเกตว่ายิ่งระดับของการมอดูเลตยิ่งสูงก็ยิ่งจะต้องการ E_b/N_0 มากขึ้นเพื่อลดการรบกวนจากนอยส์ ยิ่งระดับการของการมอดูเลตยิ่งสูงก็ยิ่งมี angular separation น้อยระหว่างสัญญาณ error distance ก็ยังมีค่าน้อยด้วย

QPSK มี noise perform เหมือน BPSK (3 dB error distance ถูกชดเชยกับ 3 dB แบนวิดธ์)

- Differentially Encoded PSK Signals

การตีมอดูเลตแบบ โคฮีเรนซ์จะสมมติว่าที่เครื่องรับได้คลื่นพาหะอ้างอิงที่สมบูรณ์แต่ในทางปฏิบัติที่เครื่องรับจะไม่ได้เฟสที่ตรงกันอย่างสมบูรณ์แต่จะมีความผิดพลาดทางเฟสอยู่ 2 ส่วน คือ ความผิดพลาดทางเฟสจากนอยส์และความไม่แน่นอนของวงจรผู้สัญญาณคลื่นพาหะซึ่งเป็นค่าความผิดพลาดที่คงที่

เราจะพิจารณาถึงความผิดพลาดจากความไม่แน่นอนของวงจรผู้สัญญาณคลื่นพาหะ เช่น ใน QPSK สัญญาณที่รับเข้ามาจะถูกยกกำลัง 4 เพื่อแยกเฟสการมอดูเลตออกและความถี่ของสัญญาณที่ได้จะถูกหารด้วย 4 เพื่อให้ได้ความถี่อ้างอิง ซึ่งจะทำให้เกิดความคลุมเครือ เท่ากับจำนวนเต็มคูณกับ $\pi/2$ และเพื่อแก้ปัญหาความคลุมเครือ ก็จะส่งข้อมูลโดย PSK ที่ถูกเข้ารหัสแบบความแตกต่างทางเฟสระหว่าง 2 successive signal ซึ่ง PSK ที่ได้ถูกเรียกว่าถูก differentially encoded โดยข้อมูลจะอยู่ในรูปผลต่างของเฟสแทนที่จะอยู่ในรูปเฟสของตัวเอง

เพื่อจะทำให้การส่งสำเร็จจะต้องจัดการกับข้อมูลดิจิทัลแบบไบนารีให้อยู่ในรูป differential encoding แล้วส่ง absolute phase โดยให้สังเกตว่า K+1 absolute phase จะส่ง K ซิมโบลโดยซิมโบลที่เกิดจะเป็นตัวกำจัดการคลุมเครือ

สำหรับกรณีของ quaternary, ข่าวสารจะถูกแยกเป็น 2 subsequence A_k และ B_k และถูกเข้ารหัส ในรูป I_k และ Q_k ผ่าน โลจิกคังสมการต่อไปนี้

$$I_k = (A_k \oplus B_k) (A_k \oplus I_{k-1}) + (A_k \oplus B_k) (B_k \oplus Q_{k-1})$$

$$Q_k = (A_k \oplus B_k) (B_k \oplus Q_{k-1}) + (A_k \oplus B_k) (A_k \oplus I_{k-1})$$

ส่วนทางด้านรับมีสมการดังนี้

$$A_k = (I_k \oplus Q_k) (I_k \oplus I_{k-1}) + (I_k \oplus Q_k) (Q_k \oplus Q_{k-1})$$

$$B_k = (I_k \oplus Q_k) (Q_k \oplus Q_{k-1}) + (I_k \oplus Q_k) (I_k \oplus I_{k-1})$$

-Differentially coherent Demodulation of Differentially Encoded PSK signals

การตีความคุณลักษณะแบบโคฮีเรนต์ของ PSK จะต้องใช้ local generation ของคลื่นพาหะอ้างอิงซึ่งอาจไม่เป็นที่ต้องการเพราะปริมาณของวงจรหรือไม่มีเวลาที่จะทำให้ได้คลื่นพาหะกินมา

การแก้ปัญหาที่ทำได้โดยใช้เฟสของสัญญาณที่รับเข้ามาในช่วงเวลาสองช่วงที่ติดกัน ซึ่งถ้าข้อมูลถูกเข้ารหัสแบบดิฟเฟอเรนเชียลมา การสังเกตความแตกต่างทางเฟสที่เครื่องรับจะช่วยให้ได้ข้อมูลกลับคืนมาและขจัดปัญหาความคลุมเครือทางเฟส (phase ambiguity)

- Effect of Differential Coding

ถ้าข้อมูลแบบไบนารีถูกเข้ารหัสแบบดิฟเฟอเรนเชียลจะมี 2 บิตที่เกี่ยวข้องในดิฟเฟอเรนเชียล ดีโค้ดเดอร์, ซึ่งการทำงานของของ ดีโค้ดเดอร์ จะทำให้ความน่าจะเป็นในการเกิดความผิดพลาดโดยรวมลดลง

พิจารณาดีโค้ดเดอร์ ถ้าหากว่าบิตในปัจจุบันเข้ามาถูกต้องจะเกิดความผิดพลาดก็ต่อเมื่อบิตที่เข้ามาก่อนหน้านี้เกิดความผิดพลาด, ความน่าจะเป็นของการเกิดทั้ง 2 เหตุการณ์คือ $P_c (1-P_c)$ และถ้าหากว่าบิตปัจจุบันเป็นบิตที่เกิดความผิดพลาด, อาจที่พูดจะเกิดความผิดพลาดก็ต่อเมื่อบิตก่อนหน้านี้ถูกต้องและความน่าจะเป็นของเหตุการณ์นี้คือ $P_c (1-P_c)$ ดังนั้นความน่าจะเป็นทั้งหมดของบิตที่ถูกดีโค้ด ให้มีค่าเป็น $P_{c(dif)}$ ดังนั้นจะได้

$$P_{c(dif)} = 2P_c (1-P_c)$$

ถ้า P_c เล็กมาก ๆ $P_{c(dif)} \approx 2P_c$

จะเห็นได้ว่าผลจากการเข้ารหัสแบบดิฟเฟอเรนเชียลจะทำให้ความผิดพลาดของบิตเพิ่มขึ้น 2 เท่า แต่การเพิ่มขึ้นจะถูกมองว่าเล็กน้อยและข้อดีของดิฟเฟอเรนเชียลก็มีมากกว่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.15 แพ็กเก็ตเรดิโอ (Packet Radio)

แพ็กเก็ตเรดิโอเป็นวิธีการสื่อสารคอมพิวเตอร์โดยผ่านตัวส่งตัวรับคลื่นวิทยุ ในแพ็กเก็ตเรดิโอเน็ตเวิร์กจะคล้ายกับอินเทอร์เน็ต ซึ่งสามารถติดต่อกันได้ทั่วโลกโดยผ่านการสื่อสารชนิดความถี่สูง (HF) หรือระบบดาวเทียม

แพ็กเก็ตเรดิโอจะไม่เหมือนกับระบบการส่งถ่ายข้อมูลทางสายโทรศัพท์ ในเวลาฉุกเฉินแพ็กเก็ตเรดิโอจะมีประโยชน์อย่างมากเช่น ขณะเกิดแผ่นดินไหว เป็นต้น

แพ็กเก็ตเรดิโอเน็ตเวิร์กที่ใช้ในย่านVHF เราเรียกว่า " 2 meters " จะใช้วิทยุและอุปกรณ์ที่เรียกว่า TNC (Terminal Node Controller) เป็นตัวติดต่อกับคอมพิวเตอร์ซึ่งใช้กับการสื่อสารผ่านทางเสียง สามารถใช้ได้ทั้งที่บ้านและในยานพาหนะ การทำงานจะอยู่ในรูปของ Random access หรือ Contention มี 3 มีเคียมแอกเซสโปรโตคอล (medium access protocol) ที่ใช้คือ ALOHA , slotted ALOHA และ Carrier Sense Multiple Access (CSMA)

ถ้าเวลาเดินทางระหว่างสถานีน้อยเมื่อเปรียบเทียบกับเวลาที่ใช้ในการส่งแต่ละแพ็กเก็ต เนื่องจากการทำงานเป็นแบบ Broadcast ดังนั้นเมื่อสถานีหนึ่งส่งแพ็กเก็ตออกไป สถานีที่เหลือทั้งหมดจะทราบในทันทีทันใด และสถานีอื่นจะไม่ส่งแพ็กเก็ตออกไปจนกระทั่งสถานีแรกที่ส่งทำงานเสร็จสิ้น แต่อาจเกิดปัญหาการชนกันของข้อมูลได้เมื่อสถานีอื่นมีการส่งสัญญาณออกไปพร้อมกัน เพื่อหลีกเลี่ยงการชนกันสถานีจะรอเวลาขณะหนึ่งหลังจากส่งสัญญาณ Acknowledgment ซึ่งจะช่วยให้มากในระบบ CSMA มี 3 Algorithm ที่ใช้คือ

- Non persistent CSMA
- 1 persistent CSMA
- p persistent CSMA

โดยทั่วไป non-persistent และ p-persistent จะถูกสร้างไว้ใน TNC

สำหรับคลื่นวิทยุที่ใช้จะขึ้นกับความเร็วของข้อมูล ถ้า 300 บิตต่อวินาที ใช้ High Frequency ชนิด Single side band , 1200 บิตต่อวินาที ใช้ UHF/VHF ชนิด Narrow band FM และถ้าสูงกว่า 1200 บิตต่อวินาที อาจใช้ FM ชนิดพิเศษหรือคลื่นความถี่อื่นๆ

แพ็กเก็ตคอนโทรลเลอร์ (Packet Controller) ทำงานในฐานะโมเด็มสำหรับวิทยุอาจทำการแปลงสัญญาณจากคอมพิวเตอร์ให้เป็นสัญญาณคลื่นวิทยุสำหรับส่งและในทางกลับกันก็จะทำการเปลี่ยนคลื่นวิทยุให้เป็นสัญญาณที่ใช้ได้กับคอมพิวเตอร์ โดยปกติจะติดต่อกันผ่านพอร์ตอนุกรมของคอมพิวเตอร์ เนื่องจากสัญญาณคลื่นวิทยุจะมีสัญญาณรบกวนเสมอ ดังนั้นในคอนโทรลเลอร์จะมีการสร้าง Error-checking และ Error-correction ซึ่งถ้าไปสัญญาณวิทยุจะใช้ในการสื่อสารที่ความเร็ว 2400 บอด (Baud) และจะทำงานได้ไม่เร็วเหมือนระบบอื่นๆ สามารถส่งตัวอักษรได้ประมาณ 100 - 120 ตัวอักษรต่อวินาที

2.16 TNC (Terminal Node Controller)

การสื่อสารข้อมูลระบบแฟกซ์เทรดิโอนั้นจะถูกจัดการ โดยใช้ระบบไมโครโปรเซสเซอร์ซึ่งเรียกว่า Terminal Node Controllers (TNCs) โดยทั่วไปแล้ว TNC จะถูกต่อกับคอมพิวเตอร์หรือเทอร์มินอลโดยคอนเนคเตอร์ RS-232 DCE (Data Communications Equipment) ที่กล่าวมาเหล่านี้จะทำให้ผู้ใช้สามารถใช้คุณสมบัติการสื่อสารอนุกรมแบบอะซิงโครนัสได้ โดยใช้ TNC เสมือนว่าเป็นการสื่อสารโดยใช้โมเด็มโทรศัพท์ธรรมดา และเนื่องจากความยากที่จะใช้เครื่องคอมพิวเตอร์ซึ่งไม่ได้จัดเตรียมระบบการทำงานร่วมกันแบบเรียลไทม์ไว้ TNC นั้นจะจัดการแขนแนลโปรโตคอลที่จำเป็นให้เพื่อที่จะได้ใช้แฟกซ์เทรดิโอได้ในหลายๆแอปพลิเคชัน

TNC นั้นจะถูกใช้เพื่อสนับสนุน media access protocol ที่ถูกเลือกในโครงข่ายแฟกซ์เทรดิโอ รวมถึงจะใช้เพื่อสนับสนุนโปรโตคอลในเลเยอร์ที่สูงกว่าเช่น AX.25 และ PMS (Personal Messaging System) หรือ การรันใน KISS mode ก็ตาม

เกี่ยวกับการมอดูเลตและการดีมอดูเลตนั้นเรารู้จักกันในชื่อของโมเด็ม ในระบบการส่งข้อมูลวิทยุแบบดิจิทัลนั้นเราจะใช้ TNC(Terminal Node Controller)หรือคือตัวอินเทอร์เฟสระหว่างคอมพิวเตอร์และทรานซิฟเวอร์ซึ่งจะทำหน้าที่เข้ารหัสและถอดรหัสข้อมูลเป็นแฟกซ์เทรดิโอ TNC นั้นจะประกอบด้วยโมเด็มซึ่งแปลงสัญญาณดิจิทัลเป็นสัญญาณอะนาล็อก เพื่อที่จะสื่อสารกับTNCโดยผ่านพอร์ท RS-232 นั้น เครื่องคอมพิวเตอร์จะต้องมีโปรแกรมจำลองเทอร์มินอลด้วย

TNC นั้นเป็นโมเด็มที่มีความสามารถมากโดยจะมีชิพยูเอไอพรอมซึ่งบรรจุโปรแกรมการทำงานของ TNC อยู่ รวมถึงแรมบางส่วนอยู่ด้วย ชิพยูเอไอพรอมส่วนใหญ่จะเป็น Z80 ซึ่งมีคุณสมบัติคล้ายกับ ZX Sinclair Spectrum โปรแกรมการทำงานของ TNC นั้นจะทำงานเฉพาะควบคุมความคิดผลของการส่งข้อมูลเท่านั้น

TNC นั้นจะมีลักษณะภายนอกคล้ายคลึงกับโมเด็มธรรมดา แต่ภายในนั้นจะมีอุปกรณ์ที่แตกต่างกันมากมาย TNC จะต่อกับ PC โดยผ่านพอร์ท RS-232 เหมือนกับโมเด็มแบบต่อภายนอก แต่จะมีความแตกต่างกับโมเด็มตรงที่ แทนที่จะใช้คู่สายโทรศัพท์เป็นสื่อในการส่งสัญญาณ TNC จะใช้ไมโครโฟนเพื่อทำการส่งข้อมูลโดยใช้เสดโฟนเพื่อรับข้อมูล และมีคำสั่งสำหรับการสลับระหว่างการส่งและการรับหรือเรียกว่า PTI(Push To Talk)

TNC รุ่นใหม่นั้นจะสามารถจัดการกับวิทยุได้หลายๆเครื่องในเวลาเดียวกัน และเป็นตัวควบคุมการสื่อสารด้วย จึงหมายความว่ามันสามารถทำการดีมอดูเลตและส่งข้อมูลดิจิทัลทุกชนิดโดยใช้ Ham Code ทุกชนิด

แรกเริ่มนั้น TNC มีความเร็ว 1200 บอด แต่ในขณะนี้สามารถมีความเร็วได้ถึง 9600 และ 19200 บอดแล้ว ฮาร์ดแวร์และเฟิร์มแวร์ของ TNC นั้น จะต่ออย่างถูกต้องและปลอดภัยระหว่างเทอร์มินอลทั้งสองฝั่ง TNCจะใช้โปรโตคอล HDLC ซิงโครนัส ซึ่งถูกใช้ใน X25 การคอนเนคใน AX25 นั้นใช้แบบวิซวลเซอร์กิตซึ่งมีลักษณะคล้ายกับสายไฟหรือช่องสัญญาณวิทยุที่ใช้โดยผู้ที่อยู่ปลายทาง โปรโตคอล

จะรับข้อมูลในรูปของแพ็กเก็ต ซึ่งจะมีแอดเดรสของทั้งผู้ส่งและผู้รับบอกไว้ และแพ็กเก็ตนั้นจะถูกส่งในเวลาจำกัดและจะรับอย่างถูกต้องที่ด้านรับ

ข้อดีของการมีแอดเดรสนี้ก็คือในสถานที่ที่มีการใช้ช่องสัญญาณวิทยุเดียวกันนั้น สถานีที่มีแอดเดรสตรงกับแอดเดรสที่ส่งมากับแพ็กเก็ตเท่านั้นที่จะทำการคอนเนคโดยผ่านทางวิซวลเซอร์กิต แต่หน้าที่ของ TNC ไม่ได้มีเท่านี้ ในขณะที่ช่องสัญญาณวิทยุที่ใช้ TNC จะทำการจัดการสถานีวิทยุโดยไม่ต้องมีโอเปอร์เรเตอร์ ด้วยเหตุนี้ เฟิร์มแวร์จะต้องรวมฟังก์ชันต่างๆซึ่งต่างจากโมเด็มธรรมดาและจะต้องทำงานได้แม้ว่าในขณะที่เครื่องคอมพิวเตอร์นั้นปิดอยู่ก็ตาม โปรโตคอลหลักจะมีฟังก์ชันต่างเช่น mailbox, digipeater, node, gateway เป็นต้น

Mailbox จะทำงานเสมือน BBS(Bulletin Board System) กล่าวคือเมื่อมีการเรียกมาและผู้ถูกเรียกไม่อยู่ TNC จะทำการตอบรับและจะยอมให้อ่านหรือส่งเมลได้ ซึ่งเหล่านี้จะทำให้ผู้ใช้สามารถออนไลน์ mailbox ได้ตลอดเวลา


Digipeater(digital repeater) เป็นตัวส่งผ่านแพ็กเก็ตระหว่างสถานีเพื่อที่จะเพิ่มระยะทางการส่งข้อมูล โดยที่เมื่อเราไม่ได้ทำการโอเปอร์เรทใดๆ ผู้ใช้คนอื่นจะสามารถใช้เราเป็นดิจิทเตอร์ได้ แต่เราก็สามารถห้ามผู้อื่นใช้เราเป็นดิจิทเตอร์ได้เหมือนกัน

Node คือวิวัฒนาการของดิจิทเตอร์

Gateway เป็นชนิดของโหนด ซึ่งจะโอเปอร์เรท 2 ความถี่ในเวลาเดียวกัน โดยจะอนุญาตให้แพ็กเก็ตเปลี่ยนจากความถี่หนึ่งไปยังอีกความถี่หนึ่ง หรือจากแบนด์หนึ่งไปยังอีกแบนด์หนึ่ง (เช่น HF ไปยัง VHF หรือ VHF ไปยัง VHF)

บทที่ 3
การคำนวณและการสร้าง

3.1 ภาคส่ง




รูปที่ 3.1 แสดงบล็อกไดอะแกรมการทำงานของภาคส่ง

จากบล็อกไดอะแกรมของโมเด็ม สามารถอธิบายการทำงานของแต่ละบล็อกดังนี้

3.1.1 วงจร Series To Parallel Converter

การทำการ มอดูเลชัน แบบ 4 PSK ทางด้านภาคส่งนั้น จำเป็นจะต้องมีวงจรเพื่อแปลงสัญญาณที่มาจากคอมพิวเตอร์ซึ่งเป็นสัญญาณข้อมูลอนุกรม เป็นสัญญาณข้อมูลแบบขนาน ซึ่งมีบล็อกไดอะแกรม ดังนี้




รูปที่ 3.2 บล็อกไดอะแกรมของวงจร Series to Parallel Converter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อได้สัญญาณข้อมูลแบบขนานแล้ว จะนำข้อมูลนั้น ไปเข้าโค้ด แล้วทำการมอดูเลชัน ต่อไป

รายละเอียดและการทำงานของวงจรมีดังนี้



รูปที่ 3.3 รายละเอียดและการทำงานของวงจร Series to Parallel


1. สัญญาณ 9.6 kHz เป็น สัญญาณนาฬิกาที่กำเนิดขึ้นและจะถูกแปลงเป็น 4.8 kHz โดยใช้ ดีฟลิปฟลอป 1 ได้ผลดังกราฟ 2
2. Clock 4.8 kHz จะถูกหน่วงไป 1/4 ของคาบของมัน โดย ดีฟลิปฟลอป 2 ได้ผลดังกราฟ 6
3. จากนั้นจะนำสัญญาณกราฟ 6 ขา Q ที่ได้ มาเข้า IC 74221(1) ซึ่งทำงานเป็น โมโนสเตเบิล มัลติไวเบรเตอร์ ได้ผลลัพธ์ ดังกราฟ 8 เพื่อมาใช้อ่านข้อมูลอนุกรมแล้วส่งออก ช่องสัญญาณ P
4. เมื่อนำกราฟ 8 มาอ่านข้อมูลอนุกรมกราฟ 1 ที่ ดีฟลิปฟลอป 3 ข้อมูลที่ถูกอ่านนั้นจะถูกส่งไปที่ ดีฟลิปฟลอป 4 เพื่อรอการอ่านออกของ ช่องสัญญาณ P พร้อมกับ ช่องสัญญาณ Q
5. ในทำนองเดียวกัน (ให้ดูกราฟ 1,7,9,10,11,12 ประกอบ) สัญญาณที่จะออก ช่องสัญญาณ P และช่องสัญญาณ Q จะถูกอ่านโดย สัญญาณกราฟ 7 และ 9 ตามลำดับ (จริงๆแล้วจะใช้สัญญาณ โค้ดสัญญาณหนึ่งอ่านทั้ง 2 ช่องสัญญาณ ก็ได้มีผลเหมือนกัน) โดย อินพุท ของ ช่องสัญญาณ P ดังกราฟ 10 และของ ช่องสัญญาณ Q ดังกราฟ 1 เอาท์พุท ที่ได้ของ ช่องสัญญาณ P ดังรูป 11 ของ ช่องสัญญาณ Q ดังรูป 12

*หมายเหตุ การทำงานของ 74221 ดูได้จากคำชี้แจง

3.1.2 วงจรกำเนิดความถี่คลื่นพาหะ 76.8 kHz

การออกแบบวงจรผลิตความถี่คลื่นพาหะทำได้หลายวิธี ในที่นี้จะทำการผลิตจากไอซี XR2206 ซึ่งเป็นไอซีชนิด monolithic function generator สามารถผลิตสัญญาณคุณภาพสูงได้ทั้งสัญญาณไซน์, รูปสี่เหลี่ยม, รูปสามเหลี่ยม, แรมป์ และ พัลส์ความถี่ที่ต้องการสามารถควบคุมได้จากอุปกรณ์ภายนอกอยู่ในย่าน 0.01 Hz ไปจนถึงมากกว่า 1 เมกะเฮิรตซ์

ในที่นี้ต้องการสร้างคลื่นรูปไซน์ 76.8 กิโลเฮิรตซ์ โดยต่อวงจรดังรูป



รูปที่ 3.4 วงจร XR-2206

ความถี่ f_0 คำนวณได้จาก

$$f_0 = \frac{1}{RC} \quad (\text{Hz})$$

โดย R = ความต้านทานปรับค่าได้ต่ออยู่ที่ ขา 7

C = ตัวเก็บประจจะต่อคร่อมระหว่างขา 5 และ ขา 6


ค่า R ที่ ขา 7 ควรจะอยู่ในช่วง $4 \text{ k}\Omega < R < 200 \text{ k}\Omega$, ค่า C ที่คร่อม ขา 5 และ ขา 6 ควรจะอยู่ในช่วง $1000 \text{ pF} < C < 1000 \text{ }\mu\text{F}$ ในการทดลอง ใช้ค่า $C = 0.001 \text{ }\mu\text{F}$ และ $R = 20 \text{ k}\Omega$ ชนิดปรับค่าได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนขนาดของสัญญาณทาง เอาท์พุท ทำการปรับจาก R ปรับค่าได้ที่ ขา 3 ซึ่งในการทดลองใช้ความต้านทานปรับค่าได้ 50 k Ω

3.1.3 วงจรบาลานซ์มอดูเลเตอร์ / ดีมอดูเลเตอร์

เป็นวงจรที่ใช้มอดูเลท สัญญาณ มีวงจรการทำงานดังรูป




รูปที่ 3.5 แสดงวงจร บาลานซ์มอดูเลเตอร์

วงจรที่ใช้สร้างจากไอซี MC 1496 ซึ่งเป็นไอซี บาลานซ์ มอดูเลเตอร์/ ดีมอดูเลเตอร์ จากวงจร ขา 1 คือ สัญญาณ อินพุท ที่ต้องการมอดูเลท มีขนาดประมาณ 300 mVrms, ขา 10 คือ สัญญาณคลื่นพาหะ (Carrier) มีขนาดสัญญาณประมาณ 60 mVrms ส่วนสัญญาณ เอาท์พุท ที่ได้จะออกที่ ขา 6



ส่วนกำลังขยายของวงจรเราพิจารณาจาก Lower differential amplifier ที่ทำงานแบบเชิงเส้นเป็นสำคัญ สำหรับค่าโดยประมาณของกำลังขยาย ซึ่งมีระดับของสัญญาณที่จะทำการมอดูเลทอยู่ในระดับต่ำ ดังนั้นกำลังขยายขึ้นกับ ค่าของสัญญาณคลื่นพาหะเป็นสำคัญ มีระดับต่างๆ ดังนี้

- 1) สัญญาณ ไฟตรงระดับต่ำ (Low-level dc)
- 2) สัญญาณ ไฟตรงระดับสูง (High-level dc)
- 3) สัญญาณ ไฟสลับระดับต่ำ (Low-level ac)

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ 47
 (4) สัญญาณไฟสลับระดับสูง (High-level ac) ปรึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.6 วงจรบาลานซ์มอดูเลชั่นและวงจรรวมสัญญาณ



รูปที่ 3.7 แสดงการทำงานของ บาลานซ์มอดูเลชั่น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และ ค่าของ กำลังขยายโดยประมาณและความถี่ เอาท์พุท เป็นดังนี้

Carrier Input Signal (V_C)	Approximate Voltage Gain	Output Signal Frequency(s)
Low-level dc	$\frac{R_L V_C}{2(R_E + 2r_e) \left(\frac{KT}{q}\right)}$	f_M
High-level dc	$\frac{R_L}{R_E + 2r_e}$	f_M
Low-level ac	$\frac{R_L \cdot V_C(\text{rms})}{2 \cdot 2 \left(\frac{KT}{q}\right) (R_E + 2r_e)}$	$f_C \pm f_M$
High-level ac	$\frac{0.637 R_L}{R_E + 2r_e}$	$f_C \pm f_M, 3f_C \pm f_M, 5f_C \pm f_M, \dots$

- NOTES: 1. Low-level Modulating Signal, V_M , assumed in all cases. V_C is Carrier Input Voltage.
 2. When the output signal contains multiple frequencies, the gain expression given is for the output amplitude of each of the two desired outputs, $f_C + f_M$ and $f_C - f_M$.
 3. All gain expressions are for a single-ended output. For a differential output connection, multiply each expression by two.
 4. R_L = Load resistance.
 5. R_E = Emitter resistance between Pins 2 and 3.
 6. r_e = Transistor dynamic emitter resistance, at 25°C;

$$r_e = \frac{26 \text{ mV}}{I_E \text{ (mA)}}$$

 7. K = Boltzmann's Constant, T = temperature in degrees Kelvin, q = the charge on an electron.

$$\frac{KT}{q} = 26 \text{ mV at room temperature}$$

ตารางที่ 3.1 แสดงกำลังขยายโดยประมาณและความถี่เอาท์พุท

3.1.4 วงจร คิฟเฟอเรนเชียลเอินโค้ดเดอร์ / ดีโค้ดเดอร์


เป็นวิธีการหนึ่งที่ใช้แก้ปัญหาความผิดพลาดทางเฟสของสัญญาณ ในขณะที่ทำการรับส่งข้อมูลในภาคส่งสัญญาณดิจิทัลจะถูกเข้ารหัส คิฟเฟอเรนเชียลเอินโค้ดเดอร์ ก่อนที่จะทำการ มอดูเลท ส่วนในทางภาครับจะกลับกัน คือจะผ่านส่วนของ ดีมอดูเลเตอร์ ก่อนภาค คิฟเฟอเรนเชียลดีโค้ดเดอร์

ในภาคส่ง เมื่อสัญญาณ อินพุท มี 2 ช่องสัญญาณ คือ A_K และ B_K ส่วนทาง เอาท์พุท คือ I_K และ Q_K ตามลำดับ มีรูปแบบของสมการและวงจรดังรูป

$$I_K = \frac{(A_K \oplus B_K)(A_K \oplus I_{K-1}) + (A_K \oplus B_K)(B_K \oplus Q_{K-1})}{2}$$

$$Q_K = \frac{(A_K \oplus B_K)(B_K \oplus Q_{K-1}) + (A_K \oplus B_K)(A_K \oplus I_{K-1})}{2}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.8 แสดงวงจรเข้ารหัสของ ดิฟเฟอเรนเชียลดีโค้ดเดอร์

ในภากรับสัญญาณที่รับได้ คือ I_k และ Q_k ดังนั้น เมื่อผ่าน ดิฟเฟอเรนเชียลดีโค้ดเดอร์ แล้วจะได้สัญญาณ A_k และ B_k กลับคืนมา มีรูปแบบสมการและวงจรดังรูป

$$A_k = \overline{(I_k \oplus Q_k)}(I_k \oplus I_{k-1}) + (I_k \oplus Q_k)(Q_k \oplus Q_{k-1})$$

$$B_k = \overline{(I_k \oplus Q_k)}(Q_k \oplus Q_{k-1}) + (I_k \oplus Q_k)(I_k \oplus I_{k-1})$$




รูปที่ 3.9 แสดงวงจรเข้ารหัสของ ดิฟเฟอเรนเชียลดีโค้ดเดอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.5 วงจรรวมสัญญาณ

เมื่อทำการมอดูเลชันในแต่ละช่องสัญญาณแล้วจะต้องทำการรวมสัญญาณทั้งสองช่องสัญญาณเข้าด้วยกันเพื่อให้เป็น 4 PSK โดยมีวงจรดังนี้




รูปที่ 3.10 วงจรรวมสัญญาณ

สัญญาณจากช่องสัญญาณ P และ ช่องสัญญาณ Q นั้นจะส่งผ่านตัวต้านทานแล้วทำการรวมวงจรเข้าด้วยกันโดยใช้ออปแอมป์ โดยที่ตัวต้านทานแต่ละตัวนั้นจะมีค่าเท่ากัน และจากนั้นจะได้เอาท์พุทเป็น 4 PSK

3.1.6 วงจรทวีคูณความถี่ 16 เท่า

อินพุทจะเป็นสัญญาณคล็อกความถี่ 4.8 kHz ผ่านวงจรคูณความถี่ 16 เท่าโดยสัญญาณจะเข้าที่ขา 2 ของ LM565 สัญญาณความถี่ 76.8 kHz จะออกมาที่ขา 4 แล้วผ่านวงจรหารความถี่ 16 เท่ากลับไปขา 5 ของ LM565 โดย LM565 จะทำหน้าที่เป็นวงจรเฟสล็อกสัญญาณเอาท์พุทจาก LM565 จะไปผ่านวงจรรองความถี่ต่ำ แล้วจะได้เอาท์พุทออกมาเป็นสัญญาณรูปซายน์ความถี่ 76.8 kHz ซึ่งสามารถนำสัญญาณนี้ไปเป็นคลื่นพาหะได้



รูปที่ 3.11 วงจรที่อุณหภูมิ 16 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 ภาครับ

ทางภาครับนั้นมีบล็อกล็อกโคเดแกรมดังรูปที่ 3.13 และมีรายละเอียดของแต่ละวงจรดังนี้

3.2.1 วงจรทวีคูณความถี่ 4 เท่า

เป็นการประยุกต์โดยการนำสัญญาณนั้นมาทำการยกกำลังสอง 2 ครั้ง โดยเอาที่พูทที่ได้นั้นจะมีสเปกตรัมของสัญญาณเดิมแต่มีความถี่เป็น 4 เท่าอยู่แล้วก็ทำการกรองสัญญาณนั้นออกมา

วงจรกำลังสองนั้นเราจะใช้การประยุกต์ของวงจรบาลานซ์มอดูเลเตอร์ ซึ่งจะทำการรวมขาสัญญาณอินพุท (ขา 1) กับสัญญาณคลื่นพาหะ (ขา 10) เข้าด้วยกัน แล้วทำการป้อนสัญญาณที่ต้องการยกกำลัง 2 เข้าไปที่ ขา 1 หรือ ขา 10 ก็จะได้สัญญาณยกกำลังสองออกมา ที่ขา 6 จากนั้นก็ทำการกรองสัญญาณที่มีความถี่ 2 เท่าออกมา แล้วนำไปยกกำลังสองอีกทีก็กล่าวคือใช้วิธีเดิมอีกครั้งจึงจะได้สัญญาณความถี่ 4 เท่าของสัญญาณแรกสุดออกมา

3.2.2 วงจรเฟสล็อกลูป (Phase Lock Loop)

วงจรมีใช้เพื่อปรับเฟสของสัญญาณทางเอาท์พุท ให้มีการเปลี่ยนแปลงตามเฟสของอินพุท วงจรเฟสล็อกลูป สร้างจากไอซี LM565 โครงสร้างภายในประกอบด้วย 3 ส่วนที่สำคัญคือ เฟสดีเทคเตอร์ แอมพลิฟายเออร์ และ VCO ในการออกแบบจะต้องคำนึงถึงคุณสมบัติต่างๆ ดังนี้

- ความถี่ศูนย์กลาง (free running frequency)

$$f_0 \approx \frac{0.3}{R_0 C_0} \quad (\text{Hz})$$


- ลูปเกน (Loop Gain)

เป็นความสัมพันธ์ของการเปลี่ยนแปลงของเฟส ระหว่างสัญญาณอินพุท และ สัญญาณ VCO ตามทฤษฎีของ Servo เรียกว่า “velocity error coefficient”

$$\text{Loop gain} = K_0 K_d \quad (1 / \text{sec})$$

เมื่อ K_0 = oscillator sensitivity (radians / sec X volt)

K_d = phase detector sensitivity (volts / radian)




รูปที่ 3.12 แสดงโครงสร้างของวงจร Phase Lock Loop

ลูปเกนของ LM 565 ยังขึ้นกับ แรงดันไฟเลี้ยงวงจร ดังนั้น อาจเขียนใหม่ได้ดังนี้

$$K_0 K_d = \frac{33.6 f_0}{V_c}$$

เมื่อ f_0 = ความถี่ VCO (เฮิรตซ์)
 V_c = แรงดันไฟเลี้ยงวงจร (โวลต์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.13 บล็อกโตะระบบการรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปเกนอาจลด โดยการต่อความต้านทานที่ ขา 6 และ ขา 7

- โฮลด์อินเรนจ์ (Hold in range)

เป็นย่านกว้างของความถี่ที่ลูปทำการล็อก ความถี่เริ่มต้นที่ได้ออกแบบไว้


$$f_H = \frac{\pm 8 f_0}{V_c} \quad (\text{Hz})$$

เมื่อ f_0 = free running frequency of VCO (เฮิรตซ์)

V_c = แรงดันไฟเลี้ยงวงจร (โวลต์)

- ลูปฟิลเตอร์ (Loop Filter)

ในการนำ LM565 ไปใช้งานในหลายๆค่านั้น สิ่งที่สำคัญอีกสิ่งหนึ่งก็คือ การกรองสัญญาณที่เอาท์พุทของเฟสดีเทกเตอร์ (ขา 7) โดยใช้พารามิเตอร์ต่างๆที่สามารถคิดได้ดังนี้



Lag-Lead Filter

รูปที่ 3.14 Lag-Lead Filter

จากรูป Lag-Lead Filter นี้ จะใช้สำหรับวงจรที่มีนอยส์แบนวิดธ์แคบ โดยจะมีค่า Natural Frequency ได้จากสมการดังนี้

$$f_n = \frac{1}{2\pi} \sqrt{\frac{K_o K_d}{\tau_1 + \tau_2}}$$

$$\tau_1 + \tau_2 = (R_1 + R_2)C_1$$

R_2 ใช้สำหรับกำหนดค่า Damping Factor (δ) ซึ่งโดยปกติแล้วค่า δ จะมีค่าอยู่ระหว่าง 0.5 - 1.0

เราสามารถหาค่า δ ได้จากสมการดังนี้

$$\delta = \pi \tau_2 f_n$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ฉะนั้นเราสามารถคำนวณค่าพารามิเตอร์ต่างๆรวมทั้งกราฟ Filter Time Constant Vs Natural Frequency และ Damping Time Constant Vs Natural Frequency ได้ดังนี้

$$C_1 = 22 \mu\text{F}$$

$$C_2 = 1 \mu\text{F}$$

$$R_2 = 470 \text{ k}\Omega$$


$$R_0 = VR \ 5 \text{ k}\Omega$$

$$C_0 = 0.47 \mu\text{F}$$

3.2.3 วงจร Parallel To Series Converter

ในขั้นตอนของภาครับนั้น เมื่อเราได้ทำการคิมอคูเลชันจนได้สัญญาณข้อมูล ดิจิตอลของ ช่องสัญญาณ P และ ช่องสัญญาณ Q เรียบร้อยแล้ว เราจะต้องทำการรวมสัญญาณทั้ง 2 ช่องสัญญาณ เข้าด้วยกันเพื่อใช้เป็น ข้อมูลการสื่อสารต่อไป

รายละเอียดและการทำงานของวงจรมีดังนี้




รูปที่ 3.15 รายละเอียดและการทำงานของวงจรมีดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. สัญญาณที่เข้ามาที่ช่องสัญญาณ P และ Q ถูกแสดงดังกราฟ 2 และ 3 ตามลำดับ ซึ่งแต่ละช่องสัญญาณจะมีอัตราเท่ากับ 4800 bps
2. สัญญาณนาฬิกา 9.6 kHz นั้นแสดงดังกราฟ 1
3. ใช้อินเวอร์ตของสัญญาณนาฬิกา 9.6 kHz เป็นสัญญาณใช้อ่านข้อมูลที่ คีฟลิปฟลอป 2 และ คีฟลิปฟลอป 3
4. จากนั้นนำสัญญาณ 4.8 kHz อินเวอร์ต (กราฟ 6) ที่ได้จาก คีฟลิปฟลอป 1 มาอ่านสัญญาณจากช่องสัญญาณ P รวมทั้งใช้สัญญาณตัวเดียวกันนั้นทำการเคลียร์ ตัวมันเองด้วย (การอ่านข้อมูลของ คีฟลิปฟลอป นั้นจะกระทำที่ขอบขาขึ้น ส่วนการเคลียร์นั้น จะกระทำขณะที่พัลส์ เป็น 0)
5. ทำนองเดียวกันนั้นนำสัญญาณนาฬิกา 4.8 kHz (กราฟ 5) นั้น มาอ่านสัญญาณจากช่องสัญญาณ Q รวมทั้งใช้สัญญาณตัวเดียวกันนั้นทำการเคลียร์ตัวมันเองด้วย
6. นำสัญญาณที่ได้จาก ช่องสัญญาณ P และ ช่องสัญญาณ Q ดังกราฟ 7 และ 8 ตามลำดับมารวมกันจะได้เอาท์พุท ดังกราฟ 9 ซึ่งจะมีอัตราเท่ากับ 9600 bps

3.2.4 วงจรรวมสัญญาณ

เมื่อทำการตีความคุณลักษณะของแต่ละช่องสัญญาณแล้วจะต้องทำการรวมสัญญาณทั้งสองช่องสัญญาณเข้าด้วยกันเพื่อให้เป็นข้อมูลอนุกรม โดยมีวงจรดังนี้




รูปที่ 3.16 วงจรรวมสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.5 วงจรอินทิเกรทแอนคัมพ์


ถึงแม้ว่าสัญญาณเอาต์พุทของวงจรจะเป็นสัญญาณเบสแบนด์แล้วก็ตาม ก็ยังเกิดการสั่นเนื่อง จากสัญญาณรบกวน เพื่อให้สัญญาณเบสแบนด์มีความแน่นอนทางด้านรับ จึงจำเป็นต้องมีการอินทิเกรทที่ช่วง 1 บิต เพื่อพิจารณาว่าสัญญาณเบสแบนด์มีทิศทางไปทางใด แล้วทำการตัดสินใจที่ระดับปลายช่วงเวลา 1 บิตและ ก่อนที่จะทำการอินทิเกรทสัญญาณรูปต่อไป จะต้องทำการรีเซ็ตหรือคัมพ์ในวงจรอินทิเกรทให้มีค่า 0 ทุกครั้ง วงจรนี้ประกอบด้วย วงจรอินทิเกรท ฟลิปฟลอปเอเลคทรอนิกส์สวิตช์ และวงจรซิงก์พัลส์

จากอินพุทของวงจร นั่นก็คือสัญญาณเบสแบนด์ที่เอาต์พุทของวงจรมอดูเลเตอร์ โดยสัญญาณ อินพุทนั้นจะมีการสั่นซึ่งขึ้นอยู่กับสัญญาณ SNR โดยเบสแบนด์ที่ถูกอินทิเกรทซึ่งเป็นเอาต์พุทของวงจรมอดูเลเตอร์ จากปลายช่วงสัญญาณ เบสแบนด์แต่ละช่วงจะถูกรีเซ็ตโดยซิงก์พัลส์ซึ่งสัญญาณซิงก์พัลส์จะได้จาก



รูปที่ 3.17 วงจรอินทิเกรทแอนคัมพ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.18 วงจรกู้สัญญาณนาฬิกา

วงจรกู้สัญญาณนาฬิกาสำหรับเอาท์พุทของวงจรอินเวอร์ตติ้ง อินทิเกรทจะป้อนให้กับฟลิปฟลอป เพื่อให้ตัดสัญญาณระดับโลก โดยเอาท์พุทของฟลิปฟลอปจะให้สัญญาณเบสแบนด์ที่หนึ่งเวลาไป 1 บิต โดยขนาดของการสั้นของสัญญาณเบสแบนด์ลดลง

3.2.6 วงจรกู้สัญญาณนาฬิกา (Clock Recovery)


เนื่องจากว่าวิธีการส่งสัญญาณที่ใช้ทางด้านส่งไม่ได้มีการรวมสัญญาณนาฬิกาเข้ากับข้อมูล ดังนั้นจึงต้องมีวิธีการทำการกู้สัญญาณนาฬิกาเพื่อให้ได้บิตซิงโครนัสทางด้านรับ วงจรข้างล่างจะใช้ขอบของสัญญาณข้อมูลดิจิทัลมาทำการทริกสัญญาณนาฬิกาที่สร้างขึ้นเองทางด้านรับ เพื่อให้สัญญาณนาฬิกาทางด้านรับซิงโครนัสกับทางด้านส่ง สัญญาณที่ผ่านการดีโมดูเลท จะผ่านวงจรอินทิเกรต (integrator) ทำการหน่วง (delay) แล้วผ่านเอ็กคลูซีฟออ (Ex-or gate) พร้อมกับสัญญาณเริ่มต้น ทำให้ได้สัญญาณพัลส์ที่ขอบการเปลี่ยนของสัญญาณ นำสัญญาณพัลส์ที่ได้ไปผ่านวงจร โมโนสเตเบิลมัลติไวเบรเตอร์ เพื่อนำสัญญาณที่ได้ไปเป็นสัญญาณเคลียร์ให้

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กับวงจรนับแบบซิงโครนัส (74161) สัญญาณนาฬิกาที่จะใช้คือ 307.2 kHz แล้วเมื่อผ่านวงจรนับ 32 จะได้สัญญาณนาฬิกา 9.6 kHz และผ่านวงจรนับ 64 จะได้สัญญาณนาฬิกา 4.8 kHz โดยการนำสัญญาณนาฬิกา 4.8 kHz มาอ่านสัญญาณที่ถูกอินทิเกรต จะได้สัญญาณดิจิทัลที่มีค่าแอมพลิจูดเท่ากับ 4.8 kHz

3.2.7 วงจรเลื่อนเฟส 90 องศา

วงจรนี้เป็นวงจรที่ใช้คุณสมบัติของตัวเก็บประจุ ในการหน่วงแรงดันให้มีเฟสตามหลังกระแส เนื่องจากเฟสของแรงดันที่ผ่านความต้านทานจะเป็นเฟสของกระแส ดังนั้นเอาท์พุทที่เราต้องการคือแรงดันที่ตกคร่อมที่ความต้านทานและตัวเก็บประจุ



รูปที่ 3.18 วงจรเลื่อนเฟส 90 องศา

โดยมีขั้นตอนการออกแบบดังนี้

1. เลือกความถี่ที่ต้องการเลื่อนเฟสและเลือกเฟสที่ต้องการเลื่อน ในที่นี้ $f_0 = 76.8\text{kHz}$, $\phi = 90^\circ$
2. จากรูปวงจรเลือกค่า C ที่ต้องการใช้ ถ้า $C = 0.001 \mu\text{F}$ จากนั้นหาค่า K- parameter จาก $K = 100 / (f_0 C)$ เมื่อ C หน่วยเป็นไมโครฟารัด
แทนค่า $K = 100 / (76.8\text{k} * 0.001) = 1.3$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หรืออาจหาค่า K-parameter จากกราฟ

3. เลือกเฟสที่ต้องการจากค่าในตารางอุปกรณ์ดังตารางที่ 3.2

All-Pass (Phase-Shift) Single Op-Amp Filter Designs

Shift	65	70	-75	80	85	90
R_1	1.636	1.546	1.468	1.401	1.341	1.288
R_2	6.545	6.184	5.873	5.602	5.363	5.150
R_3, R_4	13.089	12.369	11.747	11.204	10.726	10.301

ตารางที่ 3.2 แสดงตารางอุปกรณ์ของวงจร Phase Shifter

4. ถ้าต้องการวงจรเลื่อนเฟส 90 องศา, Gain = 0.5 มีค่าอุปกรณ์ดังนี้

$$R_1 = 1.288 * 1.3 = 1.67 \text{ k}\Omega$$


$$R_2 = 5.150 * 1.3 = 6.70 \text{ k}\Omega$$

$$R_3, R_4 = 10.301 * 1.3 = 13.39 \text{ k}\Omega$$

$$C = 0.001 \text{ }\mu\text{F}$$

วงจรกรองความถี่ต่ำ (10 kHz และ 76.8 kHz)

วงจรกรองความถี่ต่ำแบ่งได้เป็น 2 ชนิดคือ Butterworth และ Chebyshev และมีวงจรทั่วไปดังรูป



รูปที่ 3.19 แสดงวงจรกรองความถี่ต่ำชนิด Second Order

มีขั้นตอนการออกแบบดังนี้

1. เลือกความถี่ที่ต้องการกรอง (f_0) และค่า C จากนั้นหาค่า K-parameter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จาก $K = 100 / (F_0 C)$ เมื่อ C หน่วยเป็นไมโครฟารัด

หรืออาจหาค่า K -parameter จากกราฟ

2. เลือกชนิดของวงจรกรองความถี่, Gain ที่ต้องการและหาค่าอุปกรณ์จากตารางที่ 3.3

3. ถ้าต้องการวงจรกรองความถี่ต่ำชนิด Butterworth, $f_0 = 10 \text{ kHz}$, $G = 2$, $K = 1$, $C = 0.01 \mu\text{F}$ จะได้ค่าอุปกรณ์ดังนี้

Second-order Low-Pass Butterworth

VCVS Filter Designs

Gain	1	2	4	6	8	10
R_1	1.422	1.126	0.824	0.617	0.521	0.462
R_2	5.399	2.2500	1.537	2.051	2.429	2.742
R_3	Open	6.752	3.148	3.203	3.372	3.560
R_4	0	6.752	9.444	16.012	23.602	32.038
C_1	0.33C	C	2C	2C	2C	2C

ตารางที่ 3.3 แสดงรายการอุปกรณ์ต่างๆของวงจรกรองความถี่ต่ำ

$$R_1 = 1.126 \text{ k}\Omega$$

$$R_2 = 2.250 \text{ k}\Omega$$

$$R_3, R_4 = 6.752 \text{ k}\Omega$$

$$C_1 = C = 0.01 \mu\text{F}$$

4. ถ้าต้องการวงจรกรองความถี่ต่ำชนิด Butterworth, $f_0 = 76.8 \text{ kHz}$, $G = 1$, $K = 1.3$, $C = 0.001 \mu\text{F}$ จะได้ค่าอุปกรณ์ดังนี้

$$R_1 = 1.422 * 1.3 = 1.8486 \text{ k}\Omega$$

$$R_2 = 5.399 * 1.3 = 7.0187 \text{ k}\Omega$$

$$R_3 = \text{open}$$


$$R_4 = 0$$

$$C_1 = 0.33C = 0.33 * 0.001 = 0.33 \text{ nF}$$


บทที่ 4

ผลการทดลอง

4.1 ผลการทดลองในส่วนของวงจรแปลงสัญญาณอนุกรมเป็นสัญญาณขนาน




รูปที่ 4.1 การทริกของสัญญาณเพื่ออ่านข้อมูลโดยมีขั้นตอนคือโดย
 แชนแนลที่ 1 เป็นสัญญาณข้อมูลอนุกรม
 แชนแนลที่ 2 เป็นสัญญาณที่ใช้อ่านข้อมูล



รูปที่ 4.2 ข้อมูลที่ออกจากแชนแนล P


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.3 ข้อมูลที่ออกจากเซนเซอร์ Q

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 ผลการทดลองในส่วนของวงจรแปลงสัญญาณขนานเป็นสัญญาณอนุกรม




รูปที่ 4.4 สัญญาณเอาต์พุตของแชนแนล P เทียบกับอินพุต



รูปที่ 4.5 สัญญาณเอาต์พุตของแชนแนล Q เทียบกับอินพุต


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.6 สัญญาณข้อมูลอนุกรมที่ได้เมื่อรวมทั้งแชนแนล P และแชนแนล Q
เทียบกับสัญญาณของแต่ละแชนแนล

4.3 ผลการทดลองในส่วนของดิฟเฟอเรนเชียลเอ็นโคเดอร์ / ดีโคเดอร์




รูปที่ 4.7 แสดงอินพุตและเอาต์พุตของวงจรดิฟเฟอเรนเชียลเอ็นโคเดอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.8 นำเอาที่พุกของวงจรถิฟเฟอร์เนชียลเอ็นโคเดอ์มาใช้เป็นอินพุทของวงจรถิฟเฟอร์เนชียลดีโคเดอ์เมื่อ CH1 = input , CH2 = output



รูปที่ 4.9 แสดงเอาที่พุกของวงจรถิฟเฟอร์เนชียลเอ็นโคเดอ์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในงานเพื่อการศึกษเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4 ผลการทดลองในส่วนของวงจรกำเนิดความถี่พาหะ



รูปที่ 4.10 แสดงสัญญาณพาหะที่ออกจาก XR-2206 มีความถี่ 76.8 kHz


4.5 ผลการทดลองในส่วนของวงจรเลื่อนเฟส 90 องศา



รูปที่ 4.11 แสดงสัญญาณที่เฟสเลื่อนไป 90 องศา


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.6 ผลการทดลองในส่วนของวงจร Balance Modulation



รูปที่ 4.12 แสดงเอาต์พุตเมื่อสัญญาณพาหะถูกส่งไปยัง Balance Modulator เพื่อมอดูเลตกับสัญญาณดิจิทัล


4.7 ผลการทดลองในส่วนของ 4PSK



รูปที่ 4.13 แสดงสัญญาณ 4 PSK


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.8 ผลการทดลองในส่วนของ Phase Lock Loop




รูปที่ 4.14 แสดงสัญญาณพาหะที่ถูกยกกำลัง 4 แล้วผ่านวงจร Phase Lock Loop
จะได้เอาท์พุทสัญญาณรูปสี่เหลี่ยม

4.9 ผลการทดลองในส่วนของ Clock Recovery




รูปที่ 4.15 แสดงการเปลี่ยนระดับสัญญาณในส่วนของ Clock Recovery

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.16 แสดงสัญญาณพัลส์ที่ได้จากการเปลี่ยนระดับสัญญาณ
จะใช้เป็นสัญญาณคลิกรในวงจรนับ



รูปที่ 4.17 แสดงสัญญาณนาฬิกาหลังจากผ่านวงจรเฟลต็อกกุล


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.10 ผลการทดลองในส่วนของวงจรอินทิเกรตเตอร์



รูปที่ 4.18 แสดงสัญญาณที่ผ่านการติมอดูเลท แล้วจึงผ่านวงจรอินทิเกรตเตอร์


4.11 ผลการทดลองเมื่อนำสัญญาณที่ได้จาก 4.10 มาทำการติลย์ หลังจากนั้นนำสัญญาณทั้งสองผ่าน Ex-or จะได้สัญญาณดังรูป



รูปที่ 4.19 แสดงสัญญาณหลังจากผ่าน Ex-or


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.12 นำสัญญาณที่ได้จาก 4.11 ไปใช้รีเซ็ตวงจรนับเพื่อให้ได้สัญญาณนาฬิกาจากรูป



รูปที่ 4.20 แสดงสัญญาณนาฬิกาที่ได้จากการรีเซ็ตสัญญาณ


4.13 ผลการทดลองเมื่อนำสัญญาณดิจิทัลที่ได้ ผ่าน วงจร Pulse Shaping ได้ผลการทดลองดังรูป



รูปที่ 4.21 แสดงสัญญาณหลังจากผ่าน Pulse Shaping


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.14 ผลการทดลองในส่วนของวงจรแปลงสัญญาณคลื่นรูปสี่เหลี่ยมเป็นคลื่นรูปไซน์



รูปที่ 4.22 แสดงสัญญาณรูปไซน์ที่ได้จากสัญญาณคลื่นรูปสี่เหลี่ยม

4.15 ผลการทดลองการมอดูเลชันแบบ BPSK ของสัญญาณดิจิทัลและสัญญาณคลื่นพาหะ




รูปที่ 4.23 แสดงสัญญาณดิจิทัล สัญญาณคลื่นพาหะ และสัญญาณที่ทำการมอดูเลชันเรียบร้อยแล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.16 ผลการทดลองสัญญาณที่รับได้ทางภาคส่ง



รูปที่ 4.24 กราฟที่ 1 สัญญาณ BPSK ทางด้าน Q

กราฟที่ 2 สัญญาณ 4PSK

กราฟที่ 3 สัญญาณ BPSK ทางด้าน P

กราฟที่ 4 สัญญาณคลื่นพาหะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทวิจารณ์และบทสรุป

โมเด็มในโครงการนี้จะใช้คลื่นพาหะรูปซายน์ความถี่ 76.8 kHz เพื่อนำสัญญาณดิจิทัลไปยังจุดหมายปลายทาง โดยจะใช้การมอดูเลตสัญญาณดิจิทัลแบบ QPSK ในตอนแรกนั้นได้มีการวางจุดมุ่งหมายที่จะใช้การเข้ารหัสแบบแมนเชสเตอร์ (ซึ่งเป็นการเข้ารหัสที่ทำการส่งสัญญาณนาฬิกาไปกับสัญญาณข้อมูล) เพื่อให้ทางด้านรับสามารถตีเทคสัญญาณได้โดยง่าย แต่จะมีปัญหาเกิดขึ้นเมื่อมีการยกกำลังที่ส่วนของการรู้สัญญาณคลื่นพาหะ ซึ่งเป็นสาเหตุให้เกิดเกิดความคลุมเครือทางเฟสขึ้น ทำให้เมื่อมีมอดูเลตจะเกิดความผิดพลาดของสัญญาณดิจิทัลและมีผลต่อเนื่องทำให้ไม่สามารถตีเทคสัญญาณนาฬิกาออกมาได้

พิจารณาภาคส่ง ในภาคเรียนที่แล้วเรามีปัญหาเกิดขึ้นอีกเกี่ยวกับสัญญาณนาฬิกาที่จะนำมาซึ่งโครโมโซมบิตข้อมูลดิจิทัลที่รับเข้ามา เนื่องจากปัญหาที่ว่าสัญญาณนาฬิกาทางด้านส่งจะต้องมีความคลาดเคลื่อนกับทางด้านรับเล็กน้อย ดังนั้นจะทำให้เกิดบิตที่ผิดพลาดขึ้น แต่ในภาคเรียนนี้ เรามีการทำสัญญาณดิจิทัลที่เข้าสู่โมเด็มให้ซึ่งโครโมโซมกับสัญญาณนาฬิกาภายในตัวโมเด็ม โดยใช้หลักการของเฟสล็อกกลุ๊ป ทำให้แก้ปัญหาคือเกิดบิตผิดพลาดได้

พิจารณาภาครับ ในภาคเรียนที่แล้วก็มีปัญหาเกี่ยวกับภาคส่งคือ การซึ่งโครโมโซมกับสัญญาณข้อมูลที่รับเข้ามาที่สัญญาณนาฬิกาที่คู่กันได้ ในภาคเรียนนี้สามารถแก้ปัญหานี้ได้โดยนำสัญญาณที่รับได้มาทำการสร้างสัญญาณรีเซท แล้วนำสัญญาณรีเซทนี้ ไปใช้ในการซึ่งโครโมโซมสัญญาณข้อมูลที่รับได้กับสัญญาณนาฬิกาที่เรียกคืน ปัญหาดังกล่าวจึงหมดไป

แนวทางการพัฒนาส่วนของการอินเทอร์เฟสระหว่างคอมพิวเตอร์กับโมเด็ม เราจะใช้ TNC (Terminal Node Controller) ช่วยในการแก้ปัญหา นอกจากนี้ TNC ยังช่วยในการแบ่งข้อมูลที่ส่งซึ่งเป็นขนาดใหญ่ให้เป็นข้อมูลย่อยๆ โดยมีลักษณะเป็นเฟรม ในทางกลับกัน TNC ก็เป็นตัวช่วยในการรวมข้อมูลที่รับได้ที่มีลักษณะเป็นเฟรมหลายๆเฟรมให้กลายเป็นข้อมูลดั้งเดิม

ประโยชน์ของ TNC นอกเหนือจากที่กล่าวข้างต้น ยังสามารถช่วยแก้ปัญหาความผิดพลาดของสัญญาณเนื่องจากการรับส่งข้อมูล โดยจะทำหน้าที่เป็น Error Control ซึ่งมีการทำงานทั้ง Error Detection และ Error Correction ด้วย

ทั้งนี้ได้จัดทำโปรแกรมต้นแบบในการทำงานกับ TNC ซึ่งแนบอยู่ในภาคผนวก เพื่อสามารถที่จะนำไปพัฒนาต่อไปได้



ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

{
  TCommPortDriver demo
  v1.00 15/FEB/1997 First implementation
  v1.01 19/APR/1997 Some bug fixes (in the demo)
}

unit MainFrm;

interface

uses
  Windows, Messages, SysUtils, Classes, Graphics, Controls, Forms,
  Dialogs, ExtCtrls, StdCtrls, ComCtrls, ComDrv32, Menus;

type
  TMainForm = class(TForm)
    CommPortDriver: TCommPortDriver;
    StatusBar: TStatusBar;
    TxMemo: TMemo;
    RxMemo: TMemo;
    Panel2: TPanel;
    Panel3: TPanel;
    ClrInMemo: TButton;
    ClrOutMemo: TButton;
    SetDTRBtn: TButton;
    ClrDTRBtn: TButton;
    SetRTSBtn: TButton;
    ClrRTSBtn: TButton;
    ConnectBtn: TButton;
    DisconnectBtn: TButton;
    QuitBtn: TButton;
    MainMenu1: TMainMenu;
    TNC1: TMenuItem;
    CallSign1: TMenuItem;
    N1: TMenuItem;
    N2: TMenuItem;
    N3: TMenuItem;
    N4: TMenuItem;
    N5: TMenuItem;
    N6: TMenuItem;
    N7: TMenuItem;
    check: TLabel;
    Current: TLabel;
    Former: TLabel;
    PMS1: TMenuItem;
    N8: TMenuItem;
    N9: TMenuItem;
    N10: TMenuItem;
    N11: TMenuItem;
    BBS1: TMenuItem;
    Panel1: TPanel;
    procedure QuitBtnClick(Sender: TObject);
    procedure TxMemoKeyPress(Sender: TObject; var Key: Char);
    procedure CommPortDriverReceiveData(Sender: TObject; DataPtr:
      Pointer; DataSize: Integer);
    procedure ConnectBtnClick(Sender: TObject);
    procedure DisconnectBtnClick(Sender: TObject);
    procedure BaudRateRGClick(Sender: TObject);
    procedure DataBitsRGClick(Sender: TObject);
    procedure ParityRGClick(Sender: TObject);
    procedure HandshakingRGClick(Sender: TObject);
  end;

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

procedure ComPortRGClick(Sender: TObject);
procedure ClrInMemoClick(Sender: TObject);
procedure ClrOutMemoClick(Sender: TObject);
procedure SetDTRBtnClick(Sender: TObject);
procedure ClrDTRBtnClick(Sender: TObject);
procedure SetRTSBtnClick(Sender: TObject);
procedure ClrRTSBtnClick(Sender: TObject);
procedure ChatClick(Sender: TObject);
procedure N1Click(Sender: TObject);
procedure N3Click(Sender: TObject);
procedure N4Click(Sender: TObject);
procedure N6Click(Sender: TObject);
procedure PMS1Click(Sender: TObject);
procedure N8Click(Sender: TObject);
procedure N10Click(Sender: TObject);
procedure N11Click(Sender: TObject);
procedure BBS1Click(Sender: TObject);
procedure N7Click(Sender: TObject);
private
  procedure ApplyCommSettings;
public
end;

var
  MainForm: TMainForm;

implementation

uses time, Meter, ClSgn, Connct, listlet, mailbx, nears, wrtlet;
{$R *.DFM}

procedure TMainForm.QuitBtnClick(Sender: TObject);
begin
  Close;
end;

procedure TMainForm.TxMemoKeyPress(Sender: TObject; var Key: Char);
var s: string;
begin
  if CommPortDriver.Connected then
    // Commit data only when RETURN key is pressed
    case Key of
      #13: if TxMemo.Lines.Count>0 then
        begin
          s := TxMemo.Lines[TxMemo.Lines.Count-1];
          CommPortDriver.SendData( pchar(s), length(s) );
          CommPortDriver.SendData( @Key, 1 );
        end
        else CommPortDriver.SendData( @Key, 1 );
      end;
    end;
end;

procedure TMainForm.CommPortDriverReceiveData(Sender: TObject;
  DataPtr: Pointer; DataSize: Integer);
var p: pchar;
  s: string;
  FormerLines: integer;
  a,b:boolean;
begin
  check.caption:='shaking';

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

// Get current line
if RxMemo.Lines.Count <> 0 then
  s := RxMemo.Lines[RxMemo.Lines.Count-1]
else
  s := '';
// Parse incoming text
p := DataPtr;
while DataSize > 0 do
begin
  case p^ of
    #10:; // LF
    #13: // CR - cursor to next line
      begin
        if RxMemo.Lines.Count <> 0 then
          RxMemo.Lines[RxMemo.Lines.Count-1] := s
        else
          RxMemo.Lines.Add( s );
          RxMemo.Lines.Add( ' ' );
          s := '';
        end;
    #8: // Backspace - delete last char
      delete( s, length(s), 1 );
    else // Any other char - add it to the current line
      s := s + p^;
  end;
  dec( DataSize );
  inc( p );
end;
// If current line isn't empty
if (s<>'') then
  if RxMemo.Lines.Count <> 0 then
    // Update current line
    RxMemo.Lines[RxMemo.Lines.Count-1] := s
  else
    // New line - add it
    RxMemo.Lines.Add( s );
  RxMemo.Update;
  check.caption:=s;
  Current.caption:=inttostr(Rxmemo.lines.Count-1);
  FormerLines:=Rxmemo.lines.Count-1;
  repeat
    begin
      dec(FormerLines);
    end;
    if length(RxMemo.Lines[FormerLines])<=6 then b:=true else
b:=false;
  until b=true;
  Former.caption:=inttostr(FormerLines);
end;

procedure TMainForm.ConnectBtnClick(Sender: TObject);
var
v:string;
begin
  // Apply settings
  ApplyCommSettings;
  // Connect
  if CommPortDriver.Connect then
    begin
      ConnectBtn.Enabled := false;
      DisconnectBtn.Enabled := true;

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    StatusBar.SimpleText := 'Connected';
    //TxMemo.SetFocus;
end
else // Error !
    begin
        StatusBar.SimpleText := 'Error: could not connect. Check COM port
        settings and try again.';
        MessageBeep( 0 );
    end;
v:='v'+#13;
CommPortDriver.SendData(pchar(v),length(v));

end;

procedure TMainForm.DisconnectBtnClick(Sender: TObject);
begin
    StatusBar.SimpleText := 'Disconnected';
    CommPortDriver.Disconnect;
    DisconnectBtn.Enabled := false;
    ConnectBtn.Enabled := true;
end;

procedure TMainForm.BaudRateRGClick(Sender: TObject);
begin
end;

procedure TMainForm.DataBitsRGClick(Sender: TObject);
begin
end;

procedure TMainForm.ParityRGClick(Sender: TObject);
begin
end;

procedure TMainForm.HandshakingRGClick(Sender: TObject);
begin
end;

procedure TMainForm.ComPortRGClick(Sender: TObject);
begin
    // Apply com settings
    //ApplyCommSettings;
end;

procedure TMainForm.ApplyCommSettings;
var wasConnected: boolean;
begin
    wasConnected := CommPortDriver.Connected;
    // This change needs CommPortDriver not connected
    if wasConnected then
        DisconnectBtnClick( nil );
        CommPortDriver.ComPort:=TComPortNumber(ord(Para.ComPortRG.ItemIndex));
        Para.BaudRateRGClick( nil );
        Para.DataBitsRGClick( nil );
        Para.ParityRGClick( nil );
        Para.HandshakingRGClick( nil );

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือการเชิงงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

// Reconnect
if wasConnected then
    ConnectBtnClick( nil );
end;

procedure TMainForm.ClrInMemoClick(Sender: TObject);
begin
    RxMemo.Lines.Clear;
end;

procedure TMainForm.ClrOutMemoClick(Sender: TObject);
begin
    TxMemo.Lines.Clear;
end;

procedure TMainForm.SetDTRBtnClick(Sender: TObject);
begin
    CommPortDriver.ToggledTR( true );
end;

procedure TMainForm.ClrDTRBtnClick(Sender: TObject);
begin
    CommPortDriver.ToggledTR( false );
end;

procedure TMainForm.SetRTSBtnClick(Sender: TObject);
begin
    CommPortDriver.ToggledRTS( true );
end;

procedure TMainForm.ClrRTSBtnClick(Sender: TObject);
begin
    CommPortDriver.ToggledRTS( false );
end;

procedure TMainForm.ChatClick(Sender: TObject);
var
    a: string;
begin
    a:='v'+#13;
    if CommPortDriver.Connected then
        begin
            CommPortDriver.SendData( pchar( a ), length( a ) );
        end;
end;

procedure TMainForm.N1Click(Sender: TObject);
begin
    Para.show;
end;

procedure TMainForm.N3Click(Sender: TObject);
begin
    connect.show;
end;

procedure TMainForm.N4Click(Sender: TObject);
var

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

begin
    c:='Disconnected'+#13;
    CommPortDriver.SendData(pchar(c),length(c));
end;

procedure TMainForm.N6Click(Sender: TObject);
var
b:string;
numcheck:integer;
begin
    b:='1'+#13;
    CommPortDriver.SendData(pchar(b),length(b));
    letter.show;
    repeat
        begin
            numcheck:=length(check.caption);
        end
    until numcheck<6 ;

end;

procedure TMainForm.PMs1Click(Sender: TObject);
var
a:string;
begin
    a:='PMs ON'+#13;
    CommPortDriver.SendData(pchar(a),length(a));
end;

procedure TMainForm.N8Click(Sender: TObject);
begin
    settime.show;
end;

procedure TMainForm.N10Click(Sender: TObject);
begin
    CallSign.show;
end;

procedure TMainForm.N11Click(Sender: TObject);
begin
    Mailbox.show;
end;

procedure TMainForm.BBS1Click(Sender: TObject);
begin
    NearBBS.show;
end;

procedure TMainForm.N7Click(Sender: TObject);
begin
    writelet.show;
end;

end.

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
unit Clsgn;
```

```
interface
```

```
uses
```

```
Windows, Messages, SysUtils, Classes, Graphics, Controls, Forms,  
Dialogs,  
StdCtrls, Buttons;
```

```
type
```

```
TCallSign = class(TForm)  
    Edit1: TEdit;  
    Label1: TLabel;  
    BitBtn1: TBitBtn;  
    Label2: TLabel;  
    procedure BitBtn1Click(Sender: TObject);  
private  
    { Private declarations }  
public  
    { Public declarations }  
end;
```

```
var
```

```
CallSign: TCallSign;
```

```
implementation
```

```
uses MainForm;
```

```
{$R *.DFM}
```

```
procedure TCallSign.BitBtn1Click(Sender: TObject);
```

```
var
```

```
d:string;
```

```
begin
```

```
    Label2.caption:=Edit1.text;  
    d:='MYcall '+ Label2.caption+#13;  
    MainForm.CommPortDriver.SendData(pchar(d),length(d));  
    Close;
```

```
end;
```

```
end.
```

```

unit Connct;

interface

uses
  Windows, Messages, SysUtils, Classes, Graphics, Controls, Forms,
  Dialogs,
  StdCtrls, Buttons;

type
  TConnect = class(TForm)
    Edit1: TEdit;
    Label1: TLabel;
    BitBtn1: TBitBtn;
    Label2: TLabel;
    procedure BitBtn1Click(Sender: TObject);
  private
    { Private declarations }
  public
    { Public declarations }
  end;

var
  Connect: TConnect;

implementation

uses MainFrm;

{$R *.DFM}

procedure TConnect.BitBtn1Click(Sender: TObject);
var
  e:string;
begin
  Label2.caption:=Edit1.text;
  e:='Connect '+ Label2.caption+#13;
  MainForm.CommPortDriver.SendData(pchar(e),length(e));
  Close;
end;

end.

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
unit listlet;
```

```
interface
```

```
uses
```

```
Windows, Messages, SysUtils, Classes, Graphics, Controls, Forms,  
Dialogs,  
StdCtrls, Menus, Grids, ComDrv32;
```

```
type
```

```
TLetter = class(TForm)  
    Button4: TButton;  
    ScrollBox1: TScrollBox;  
    LetList: TListBox;  
    GroupBox1: TGroupBox;  
    Button2: TButton;  
    Button1: TButton;  
    Button3: TButton;  
    Button5: TButton;  
    CommPortDriver1: TCommPortDriver;  
    Label1: TLabel;  
    Label2: TLabel;  
    Label3: TLabel;  
    procedure FormShow(Sender: TObject);  
    procedure Button4Click(Sender: TObject);  
    procedure Button2Click(Sender: TObject);  
    procedure LetListClick(Sender: TObject);  
    procedure Button5Click(Sender: TObject);  
    procedure Button1Click(Sender: TObject);  
    procedure Button3Click(Sender: TObject);  
private  
    { Private declarations }  
public  
    { Public declarations }  
end;
```

```
var
```

```
Letter: TLetter;
```

```
implementation
```

```
uses MainFrm, Unit1, Reading, wrtlet, listlet;
```

```
{ $R *.DFM }
```

```
procedure TLetter.FormShow(Sender: TObject);
```

```
var
```

```
    LineCount: integer ;  
    FormLines, CurrentLines, Diff, AddLines: integer;
```

```
begin
```

```
end;
```

```
procedure TLetter.Button4Click(Sender: TObject);
```

```
var
```

```
    LineCount: integer ;  
    FormLines, CurrentLines, Diff, AddLines: integer;
```

```
begin
```

```
    LetList.Clear;  
    FormLines:=strtoint(Mainform.former.caption);  
    CurrentLines:=strtoint(MainForm.current.caption);
```

เอกสารนี้เป็นเอกสารที่สงวนเวลาสำหรับการใช้งานเพื่อการศึกษเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

AddLines:=FormLines+1;
Diff:=CurrentLines-FormLines-4 ;
for LineCount:=1 to Diff+1 do
begin
    LetList.Items.Add(MainForm.Rxmemo.lines[AddLines]);
    AddLines:=Addlines+1;
end;
button1.enabled:=true;
button2.enabled:=true;
button3.enabled:=true;
Letlist.itemindex:=1;
end;

procedure TLetter.Button2Click(Sender: TObject);
var
s, numstr, wantread, b, times, too, subject, from, linesfrom, linesto, linestimes, l
inessubject:string;
long, numint, formerlines, Wow:integer;
LineCount:integer ;
FormLines, CurrentLines, Diff, AddLines:integer;
begin
    mainform.Current.caption:=inttostr(mainform.Rxmemo.lines.Count-1);
    FormerLines:=mainform.Rxmemo.lines.Count-2;
repeat
    label3.caption:=mainform.RxMemo.Lines[FormerLines];
    begin
        FormerLines:=Formerlines-1;
        label2.caption:=inttostr(formerlines);
    end;
until mainform.RxMemo.Lines[FormerLines]='cmd:'+label1.caption;
mainform.Former.caption:=inttostr(FormerLines);
FormLines:=strtoint(Mainform.former.caption);
CurrentLines:=strtoint(MainForm.current.caption);
AddLines:=FormLines+1;
Diff:=CurrentLines-FormLines ;
for LineCount:=1 to Diff-1 do
begin
    Readlet.letter1.lines.Add(MainForm.Rxmemo.lines[AddLines]);
    AddLines:=Addlines+1;
end;
from:='';
too:='';
subject:='';
times:='';
linesfrom:=readlet.letter1.lines[3];
linesto:=readlet.letter1.lines[2];
linessubject:=readlet.letter1.lines[6];
linestimes:=readlet.letter1.lines[1];
for Wow:=9 to length(linesfrom) do
begin
    from:=from+linesfrom[Wow];
end;
for Wow:=9 to length(linesto) do
begin
    too:=too+linesto[Wow];
end;
for Wow:=9 to length(linestimes) do
begin
    times:=times+linestimes[Wow];
end;
for Wow:=9 to length(linessubject) do

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการเรียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

begin
  subject:=subject+linesubject[Wow];
end;
readlet.label4.caption:=from;
readlet.label5.caption:=too;
readlet.label6.caption:=times;
readlet.label9.caption:=subject;
Readlet.show;
end;

procedure TLetter.LetListClick(Sender: TObject);
var
  s,numstr,wantread,wantreadl:string;
  long,numint:integer;
  LineCount:integer ;
  FormLines,CurrentLines,Diff,AddLines:integer;
begin
  s:=Letlist.items[Letlist.itemindex];
  long:=length(s);
  numstr:=s[4]+s[5];
  numint:=strtoint(numstr);
  Readlet.caption:='□□□□□□□□ □□ ' + numstr;
  Readlet.letter1.Clear;

  wantreadl:='r '+inttostr(numint);
  wantread:='r '+inttostr(numint)+#13;
  MainForm.CommportDriver.SendData(pchar(wantread),length(wantread) );
  labell.caption:=wantreadl;
end;

procedure TLetter.Button5Click(Sender: TObject);
begin
  writelet.show;
end;

procedure TLetter.Button1Click(Sender: TObject);
var
  a,num,num1:string;
  x:integer;
begin
  num:=labell.caption;
  num1:='';
  for x:=2 to length(num) do
  begin
    num1:=num1+num[x];
  end;
  a:='Kill'+ num1 +#13;
  MainForm.CommPortDriver.SendData(pchar(a),length(a));
end;

procedure TLetter.Button3Click(Sender: TObject);
var a:string;
begin
  a:='KM'+#13;
  MainForm.CommPortDriver.SendData(pchar(a),length(a));
end;

end.

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

unit Mailbx;

interface

uses
  Windows, Messages, SysUtils, Classes, Graphics, Controls, Forms,
  Dialogs,
  StdCtrls, Buttons;

type
  TMailBox = class(TForm)
    Edit1: TEdit;
    Label1: TLabel;
    BitBtn1: TBitBtn;
    procedure BitBtn1Click(Sender: TObject);
  private
    { Private declarations }
  public
    { Public declarations }
  end;

var
  MailBox: TMailBox;

implementation

uses MainFrm;

{$R *.DFM}

procedure TMailBox.BitBtn1Click(Sender: TObject);
var
  a:string;
begin
  a:='MYP '+edit1.text+#13;
  MainForm.CommportDriver.SendData( pchar(a), length(a) );
  Close;
end;
end.

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
unit Meter;
```

```
interface
```

```
uses
```

```
Windows, Messages, SysUtils, Classes, Graphics, Controls, Forms,  
Dialogs,  
StdCtrls, ExtCtrls, Buttons;
```

```
type
```

```
TPara = class(TForm)  
  ComPortRG: TRadioGroup;  
  BaudRateRG: TRadioGroup;  
  ParityRG: TRadioGroup;  
  DataBitsRG: TRadioGroup;  
  HandshakingRG: TRadioGroup;  
  BitBtn1: TBitBtn;  
  procedure ComPortRGClick(Sender: TObject);  
  procedure BaudRateRGClick(Sender: TObject);  
  procedure DataBitsRGClick(Sender: TObject);  
  procedure ParityRGClick(Sender: TObject);  
  procedure HandshakingRGClick(Sender: TObject);  
  procedure BitBtn1Click(Sender: TObject);  
private  
  { Private declarations }  
public  
  { Public declarations }  
end;
```

```
var
```

```
Para: TPara;
```

```
implementation
```

```
uses MainForm;
```

```
($R *.DFM)
```

```
procedure TPara.ComPortRGClick(Sender: TObject);
```

```
begin
```

```
  MainForm.CommPortDriver.ComPortSpeed := TComPortBaudRate  
(BaudRateRG.ItemIndex+1);
```

```
end;
```

```
procedure TPara.BaudRateRGClick(Sender: TObject);
```

```
begin
```

```
  MainForm.CommPortDriver.ComPortSpeed := TComPortBaudRate  
(BaudRateRG.ItemIndex+1);
```

```
end;
```

```
procedure TPara.DataBitsRGClick(Sender: TObject);
```

```
begin
```

```
  MainForm.CommPortDriver.ComPortDataBits := TComPortDataBits  
(DataBitsRG.ItemIndex);
```

```
end;
```

```
procedure TPara.ParityRGClick(Sender: TObject);
```

```
begin
```

```
  MainForm.CommPortDriver.ComPortParity := TComPortParity  
(ParityRG.ItemIndex);
```

```
end;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

procedure TPara.HandshakingRGClick(Sender: TObject);
begin
  case HandshakingRG.ItemIndex of
    0: // none
      begin
        MainForm.CommPortDriver.ComPortHwHandshaking := hhNone;
        MainForm.CommPortDriver.ComPortSwHandshaking := shNone;
      end;
    1: // RTS/CTS
      begin
        MainForm.CommPortDriver.ComPortHwHandshaking := hhRTSCTS;
        MainForm.CommPortDriver.ComPortSwHandshaking := shNone;
      end;
    2: // XON/XOFF
      begin
        MainForm.CommPortDriver.ComPortHwHandshaking := hhNone;
        MainForm.CommPortDriver.ComPortSwHandshaking := shXONXOFF;
      end;
    3: // RTS/CTS + XON/XOFF
      begin
        MainForm.CommPortDriver.ComPortHwHandshaking := hhRTSCTS;
        MainForm.CommPortDriver.ComPortSwHandshaking := shXONXOFF;
      end;
  end;
end;

procedure TPara.BitBtn1Click(Sender: TObject);
begin
  close;
end;

end.

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

unit nears;

interface

uses
  Windows, Messages, SysUtils, Classes, Graphics, Controls, Forms,
  Dialogs,
  StdCtrls, Buttons;

type
  TNearBBS = class(TForm)
    Edit1: TEdit;
    BitBtn1: TBitBtn;
    Label1: TLabel;
    procedure BitBtn1Click(Sender: TObject);
  private
    { Private declarations }
  public
    { Public declarations }
  end;

var
  NearBBS: TNearBBS;

implementation

uses MainFrm;

{$R *.DFM}

procedure TNearBBS.BitBtn1Click(Sender: TObject);
var
  a:string;
begin
  a:='HOME '+edit1.text+#13;
  MainForm.CommportDriver.SendData( pchar(a), length(a) );
  Close;
end;

end.

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 • ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
unit Reading;
```

```
interface
```

```
uses
```

```
Windows, Messages, SysUtils, Classes, Graphics, Controls, Forms,  
Dialogs,  
StdCtrls, ExtCtrls;
```

```
type
```

```
Treadlet = class(TForm)
```

```
letter1: TMemo;
```

```
Panel2: TPanel;
```

```
Label1: TLabel;
```

```
Label2: TLabel;
```

```
Label3: TLabel;
```

```
Label4: TLabel;
```

```
Label5: TLabel;
```

```
Label6: TLabel;
```

```
Label7: TLabel;
```

```
Label8: TLabel;
```

```
Label9: TLabel;
```

```
procedure FormCreate(Sender: TObject);
```

```
procedure FormShow(Sender: TObject);
```

```
procedure FormClose(Sender: TObject; var Action: TCloseAction);
```

```
private
```

```
{ Private declarations }
```

```
public
```

```
{ Public declarations }
```

```
end;
```

```
var
```

```
readlet: Treadlet;
```

```
implementation
```

```
uses MainFrm, listlet;
```

```
{ $R *.DFM }
```

```
procedure Treadlet.FormCreate(Sender: TObject);
```

```
begin
```

```
end;
```

```
procedure Treadlet.FormShow(Sender: TObject);
```

```
begin
```

```
end;
```

```
procedure Treadlet.FormClose(Sender: TObject; var Action: TCloseAction);
```

```
var
```

```
a:string;
```

```
begin
```

```
letter.letlist.clear;
```

```
a:='1'+#13;
```

```
mainform.commportdriver.Senddata(pchar(a),length(a));
```

```
end;
```

```
end;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

unit time;

interface

uses
  Windows, Messages, SysUtils, Classes, Graphics, Controls, Forms,
  Dialogs,
  StdCtrls, Buttons;

type
  TSetTime = class(TForm)
    Label1: TLabel;
    Label2: TLabel;
    Label3: TLabel;
    Label4: TLabel;
    Label5: TLabel;
    BitBtn1: TBitBtn;
    Month: TComboBox;
    Date: TComboBox;
    Edit1: TEdit;
    year: TComboBox;
    Hour: TComboBox;
    Label6: TLabel;
    procedure BitBtn1Click(Sender: TObject);
  private
    { Private declarations }
  public
    { Public declarations }
  end;

var
  SetTime: TSetTime;

implementation

uses MainFrm;

{$R *.DFM}

procedure TSetTime.BitBtn1Click(Sender: TObject);
var
  time:string;
begin
  Label6.caption:=inttostr(Month.itemindex+1);
  if length(Label6.caption)<2 then Label6.caption:='0'+inttostr
(Month.itemindex+1);
  time:='DAYTIME '+year.items[year.itemindex]+ label6.caption +
Date.items[Date.itemindex]+hour.items[hour.itemindex]+edit1.text+#13;
  Label6.caption:=time;
  MainForm.CommportDriver.SendData( pchar(time), length(time) );
  close;
end;

end.

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

unit wrtlet;

interface

uses
  Windows, Messages, SysUtils, Classes, Graphics, Controls, Forms,
  Dialogs,
  StdCtrls, ExtCtrls;

type
  Twritelet = class(TForm)
    Panell: TPanel;
    Labell: TLabel;
    subj: TLabel;
    Edit1: TEdit;
    Memol: TMemo;
    Button1: TButton;
    Button2: TButton;
    Button3: TButton;
    procedure Button2Click(Sender: TObject);
    procedure Button3Click(Sender: TObject);
    procedure Button1Click(Sender: TObject);
  private
    { Private declarations }
  public
    { Public declarations }
  end;

var
  writelet: Twritelet;

implementation

uses MainFrm;

{$R *.DFM}

procedure Twritelet.Button2Click(Sender: TObject);
begin
  memol.clear;
end;

procedure Twritelet.Button3Click(Sender: TObject);
begin
  edit1.clear;
  memol.clear;
  close;
end;

procedure Twritelet.Button1Click(Sender: TObject);
var
  sp, sub, mes, endd: string;
  c: integer;
begin
  sp:='sp'+#13;
  MainForm.CommPortDriver.SendData( pchar(sp), length(sp) );
  sub:=edit1.text+#13;
  MainForm.CommPortDriver.SendData( pchar(sub), length(sub) );
  for c:=1 to memol.lines.count do
    begin

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
mes:=memo1.lines[c-1]+#13;
MainForm.CommPortDriver.SendData( pchar(mes),length(mes) );
end;
endd:='/ex'+#13;
MainForm.CommPortDriver.SendData( pchar(endd),length(endd) );
close;
end;

end.
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แสดงหน้าจอโปรแกรมเทอร์มินอลที่เชื่อมต่อกับ TNC2

TNC terminal การตัดต่อ จดหมาย

Connect Disconnect Quit

สถานะ Clear

PERSONAL MESSAGE SYSTEM
CLOCK CHIP SUPPORT
Expanded NMEA 183 (GPS) SUPPORT

Release 3.2 April 15, 1994

cmd:

สำหรับกดสิ่งใหม่ Clear

Connected

ตั้งค่าพารามิเตอร์

COM Port Baud rate

<input type="radio"/> COM1	<input type="radio"/> 300	<input type="radio"/> 4800	<input type="radio"/> 38400
<input type="radio"/> COM2	<input type="radio"/> 600	<input type="radio"/> 9600	<input type="radio"/> 56000
<input type="radio"/> COM3	<input type="radio"/> 1200	<input type="radio"/> 14400	<input type="radio"/> 57600
<input type="radio"/> COM4	<input type="radio"/> 2400	<input type="radio"/> 19200	<input type="radio"/> 115200

Parity Data bits Handshaking

<input checked="" type="radio"/> none	<input type="radio"/> 5	<input type="radio"/> none
<input type="radio"/> odd	<input type="radio"/> 6	<input type="radio"/> RTS/CTS
<input type="radio"/> even	<input type="radio"/> 7	<input type="radio"/> XDN/XDFF
<input type="radio"/> mark	<input type="radio"/> 8	<input type="radio"/> RTS/CTS + XDN/XDFF
<input type="radio"/> space		

OK

ตั้งค่า CallSign สำหรับ BBS ที่ใกล้สุด

กรุณาใส่ CallSign สำหรับ BBS ที่ใกล้สุด:

[HS10MK] OK

ตั้งค่า CallSign สำหรับจดหมาย

กรุณาใส่หมายเลข CallSign สำหรับจดหมาย

[HS3LLR] OK

ตั้งค่า CallSign

กรุณาใส่หมายเลข CallSign ของท่าน

[HS3LLR] OK

ตั้งเวลา

ปี	[97]
เดือน	[สิงหาคม]
วันที่	[26]
ชั่วโมง	[09]
นาที	[29]

OK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แสดงหน้าจอโปรแกรมเทอร์มินอลที่ใช้ติดต่อกับ TNC2 ในส่วนของจดหมาย

รายการจดหมาย

Msg #	Stat	Date	Time
2	PR	00/00/00	00:00
3	PR	00/00/00	00:00
4	PR	00/00/00	00:00
7	BR	00/00/00	00:00
8	PR	03/31/98	11:48
9	PR	00/00/00	00:00
12	PR	00/00/00	00:00

การตั้งค่าจดหมาย

เขียนจดหมาย

อ่านจดหมาย

ลบจดหมายที่ส่งออกไปแล้ว

ลบจดหมายที่ยังไม่ส่ง

ฝากข้อความ

หัวข้อเรื่อง : Present Project 4A

ข้อความ : Just Try To send mail via TNC2
Telecom Eng Student

จำนวนข้อความ : 1

ส่ง

ยกเลิกการส่ง

จดหมายฉบับที่ 3

สถานะ : ฝากส่ง : HS10MK

เวลาที่รับจดหมาย : 00/00/00 00:00

หัวข้อเรื่อง : Nothing

ข้อความ

Stat : PR

Posted : 00/00/00 00:00

To : HS10MK

From : HS10MK

BBS :

UID :

Subject: Nothing

Just try tnc2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MC1496, B

Balanced Modulators/ Demodulators


These devices were designed for use where the output voltage is a product of an input voltage (signal) and a switching function (carrier). Typical applications include suppressed carrier and amplitude modulation, synchronous detection, FM detection, phase detection, and chopper applications. See Motorola Application Note AN531 for additional design information.

- Excellent Carrier Suppression -65 dB typ @ 0.5 MHz
-50 dB typ @ 10 MHz
- Adjustable Gain and Signal Handling
- Balanced Inputs and Outputs
- High Common Mode Rejection -85 dB typical

This device contains 8 active transistors.

BALANCED MODULATORS/DEMULATORS

SEMICONDUCTOR TECHNICAL DATA



P SUFFIX
PLASTIC PACKAGE
CASE 646

D SUFFIX
PLASTIC PACKAGE
CASE 751A
(SO-14)





Figure 1. Suppressed Carrier Output Waveform




Figure 2. Suppressed Carrier Spectrum





Figure 3. Amplitude Modulation Output Waveform


PIN CONNECTIONS



ORDERING INFORMATION

Device	Operating Temperature Range	Package
MC1496D	T _A = 0°C to +70°C	SO-14
MC1496P		Plastic DIP
MC1496BP	T _A = -40°C to +125°C	Plastic DIP

Figure 4. Amplitude-Modulation Spectrum



MAXIMUM RATINGS (T_A = 25°C, unless otherwise noted.)

Rating	Symbol	Value	Unit
Applied Voltage (V ₆ – V ₈ , V ₁₀ – V ₁ , V ₁₂ – V ₈ , V ₁₂ – V ₁₀ , V ₈ – V ₄ , V ₈ – V ₁ , V ₁₀ – V ₄ , V ₆ – V ₁₀ , V ₂ – V ₅ , V ₃ – V ₅)	ΔV	30	Vdc
Differential Input Signal	V ₈ – V ₁₀ V ₄ – V ₁	+5.0 ±(5+15R _e)	Vdc
Maximum Bias Current	I ₅	10	mA
Thermal Resistance, Junction-to-Air Plastic Dual In-Line Package	R _{θJA}	100	°C/W
Operating Temperature Range	T _A	0 to +70	°C
Storage Temperature Range	T _{stg}	–65 to +150	°C

NOTE: ESD data available upon request.

ELECTRICAL CHARACTERISTICS (V_{CC} = 12 Vdc, V_{EE} = –8.0 Vdc, I₅ = 1.0 mAdc, R_L = 3.9 kΩ, R_e = 1.0 kΩ, T_A = T_{low} to T_{high}, all input and output characteristics are single-ended, unless otherwise noted.)

Characteristic	Fig.	Note	Symbol	Min	Typ	Max	Unit
Carrier Feedthrough V _C = 60 mVrms sine wave and offset adjusted to zero f _C = 1.0 kHz f _C = 10 MHz V _C = 300 mVpp square wave: offset adjusted to zero offset not adjusted f _C = 1.0 kHz f _C = 1.0 kHz	5	1	V _{CFT}	–	40 140	–	μVrms mVrms
Carrier Suppression f _S = 10 kHz, 300 mVrms f _C = 500 kHz, 60 mVrms sine wave f _C = 10 MHz, 60 mVrms sine wave	5	2	V _{CS}	40 –	65 50	–	dB k
Transadmittance Bandwidth (Magnitude) (R _L = 50 Ω) Carrier Input Port, V _C = 60 mVrms sine wave f _S = 1.0 kHz, 300 mVrms sine wave Signal Input Port, V _S = 300 mVrms sine wave V _C = 0.5 Vdc	8	8	BW _{3dB}	–	300 80	–	MHz
Signal Gain (V _S = 100 mVrms, f = 1.0 kHz; V _C = 0.5 Vdc)	10	3	A _{VS}	2.5	3.5	–	V/V
Single-Ended Input Impedance, Signal Port, f = 5.0 MHz Parallel Input Resistance Parallel Input Capacitance	6	–	r _{ip} C _{ip}	–	200 2.0	–	kΩ pF
Single-Ended Output Impedance, f = 10 MHz Parallel Output Resistance Parallel Output Capacitance	6	–	r _{op} C _{oo}	–	40 5.0	–	kΩ pF
Input Bias Current I _{bS} = $\frac{I_1 + I_4}{2}$; I _{bC} = $\frac{I_8 + I_{10}}{2}$	7	–	I _{bS} I _{bC}	–	12 12	30 30	μA
Input Offset Current I _{ioS} = I ₁ –I ₄ ; I _{ioC} = I ₈ –I ₁₀	7	–	I _{ioS} I _{ioC}	–	0.7 0.7	7.0 7.0	μA
Average Temperature Coefficient of Input Offset Current (T _A = –55°C to +125°C)	7	–	TC _{Iio}	–	2.0	–	nA/°C
Output Offset Current (I ₆ –I ₉)	7	–	I _{oo}	–	14	80	μA
Average Temperature Coefficient of Output Offset Current (T _A = –55°C to +125°C)	7	–	TC _{Ioo}	–	90	–	nA/°C
Common-Mode Input Swing, Signal Port, f _S = 1.0 kHz	9	4	CMV	–	5.0	–	Vpp
Common-Mode Gain, Signal Port, f _S = 1.0 kHz, V _C = 0.5 Vdc	9	–	ACM	–	–85	–	dB
Common-Mode Quiescent Output Voltage (Pin 6 or Pin 9)	10	–	V _{out}	–	8.0	–	Vpp
Differential Output Voltage Swing Capability	10	–	V _{out}	–	8.0	–	Vpp
Power Supply Current I ₆ +I ₁₂ I ₁₄	7	6	I _{CC} I _{EE}	–	2.0 3.0	4.0 5.0	mAdc
DC Power Dissipation	7	5	P _D	–	33	–	mW

GENERAL OPERATING INFORMATION

Carrier Feedthrough

Carrier feedthrough is defined as the output voltage at carrier frequency with only the carrier applied (signal voltage = 0).

Carrier null is achieved by balancing the currents in the differential amplifier by means of a bias trim potentiometer (R1 of Figure 5).

Carrier Suppression

Carrier suppression is defined as the ratio of each sideband output to carrier output for the carrier and signal voltage levels specified.

Carrier suppression is very dependent on carrier input level, as shown in Figure 22. A low value of the carrier does not fully switch the upper switching devices, and results in lower signal gain, hence lower carrier suppression. A higher than optimum carrier level results in unnecessary device and circuit carrier feedthrough, which again degenerates the suppression figure. The MC1496 has been characterized with a 60 mVrms sinewave carrier input signal. This level provides optimum carrier suppression at carrier frequencies in the vicinity of 500 kHz, and is generally recommended for balanced modulator applications.

Carrier feedthrough is independent of signal level, V_S . Thus carrier suppression can be maximized by operating with large signal levels. However, a linear operating mode must be maintained in the signal-input transistor pair – or harmonics of the modulating signal will be generated and appear in the device output as spurious sidebands of the suppressed carrier. This requirement places an upper limit on input-signal amplitude (see Figure 20). Note also that an optimum carrier level is recommended in Figure 22 for good carrier suppression and minimum spurious sideband generation.

At higher frequencies circuit layout is very important in order to minimize carrier feedthrough. Shielding may be necessary in order to prevent capacitive coupling between the carrier input leads and the output leads.

Signal Gain and Maximum Input Level

Signal gain (single-ended) at low frequencies is defined as the voltage gain,

$$A_{VS} = \frac{V_o}{V_S} = \frac{R_L}{R_e + 2r_e} \quad \text{where } r_e = \frac{26 \text{ mV}}{I_5(\text{mA})}$$

A constant dc potential is applied to the carrier input terminals to fully switch two of the upper transistors "on" and two transistors "off" ($V_C = 0.5 \text{ Vdc}$). This in effect forms a cascode differential amplifier.

Linear operation requires that the signal input be below a critical value determined by R_E and the bias current I_5 .

$$V_S \leq I_5 R_E \text{ (Volts peak)}$$

Note that in the test circuit of Figure 10, V_S corresponds to a maximum value of 1.0 V peak.

Common Mode Swing

The common-mode swing is the voltage which may be applied to both bases of the signal differential amplifier, without saturating the current sources or without saturating the differential amplifier itself by swinging it into the upper

switching devices. This swing is variable depending on the particular circuit and biasing conditions chosen.

Power Dissipation

Power dissipation, P_D , within the integrated circuit package should be calculated as the summation of the voltage-current products at each port, i.e. assuming $V_{12} = V_6$, $I_5 = I_6 = I_{12}$ and ignoring base current, $P_D = 2 I_5 (V_6 - V_{14}) + I_5 (V_5 - V_{14})$ where subscripts refer to pin numbers.

Design Equations

The following is a partial list of design equations needed to operate the circuit with other supply voltages and input conditions.

A. Operating Current

The internal bias currents are set by the conditions at Pin 5. Assume:

$$I_5 = I_6 = I_{12}, \\ I_B < I_C \text{ for all transistors}$$

then :

$$R_5 = \frac{V - \phi}{I_5} - 500 \Omega \quad \text{where: } R_5 \text{ is the resistor between Pin 5 and ground} \\ \phi = 0.75 \text{ at } T_A = +25^\circ\text{C}$$

The MC1496 has been characterized for the condition $I_5 = 1.0 \text{ mA}$ and is the generally recommended value.

B. Common-Mode Quiescent Output Voltage

$$V_6 = V_{12} = V_+ - I_5 R_L$$

Biasing

The MC1496 requires three dc bias voltage levels which must be set externally. Guidelines for setting up these three levels include maintaining at least 2.0 V collector-base bias on all transistors while not exceeding the voltages given in the absolute maximum rating table;

$$30 \text{ Vdc} \geq [(V_6, V_{12}) - (V_8, V_{10})] \geq 2 \text{ Vdc} \\ 30 \text{ Vdc} \geq [(V_8, V_{10}) - (V_1, V_4)] \geq 2.7 \text{ Vdc} \\ 30 \text{ Vdc} \geq [(V_1, V_4) - (V_5)] \geq 2.7 \text{ Vdc}$$

The foregoing conditions are based on the following approximations:

$$V_6 = V_{12}, V_8 = V_{10}, V_1 = V_4$$

Bias currents flowing into Pins 1, 4, 8 and 10 are transistor base currents and can normally be neglected if external bias dividers are designed to carry 1.0 mA or more.

Transadmittance Bandwidth

Carrier transadmittance bandwidth is the 3.0 dB bandwidth of the device forward transadmittance as defined by:

$$\gamma_{21C} = \frac{i_o \text{ (each sideband)}}{v_s \text{ (signal)}} \Big|_{V_o = 0}$$

Signal transadmittance bandwidth is the 3.0 dB bandwidth of the device forward transadmittance as defined by:

$$\gamma_{21S} = \frac{i_o \text{ (signal)}}{v_s \text{ (signal)}} \Big|_{V_C = 0.5 \text{ Vdc}, V_o = 0}$$

Coupling and Bypass Capacitors

Capacitors C1 and C2 (Figure 5) should be selected for a reactance of less than 5.0Ω at the carrier frequency.

Output Signal


The output signal is taken from Pins 6 and 12 either balanced or single-ended. Figure 11 shows the output levels of each of the two output sidebands resulting from variations in both the carrier and modulating signal inputs with a single-ended output connection.

Negative Supply

V_{EE} should be dc only. The insertion of an RF choke in series with V_{EE} can enhance the stability of the internal current sources.

Signal Port Stability

Under certain values of driving source impedance, oscillation may occur. In this event, an RC suppression network should be connected directly to each input using short leads. This will reduce the Q of the source-tuned circuits that cause the oscillation.



An alternate method for low-frequency applications is to insert a $1.0 \text{ k}\Omega$ resistor in series with the input (Pins 1, 4). In this case input current drift may cause serious degradation of carrier suppression.

TEST CIRCUITS

Figure 5. Carrier Rejection and Suppression





Figure 6. Input-Output Impedance



NOTE: Shielding of input and output leads may be needed to properly perform these tests.

Figure 7. Bias and Offset Currents




Figure 8. Transconductance Bandwidth




Figure 9. Common Mode Gain





Figure 10. Signal Gain and Output Swing



TYPICAL CHARACTERISTICS

Typical characteristics were obtained with circuit shown in Figure 5, $f_c = 500$ kHz (sine wave), $V_C = 60$ mVrms, $f_S = 1.0$ kHz, $V_S = 300$ mVrms, $T_A = 25^\circ\text{C}$, unless otherwise noted.

Figure 11. Sideband Output versus Carrier Levels




Figure 12. Signal-Port Parallel-Equivalent Input Resistance versus Frequency




Figure 13. Signal-Port Parallel-Equivalent Input Capacitance versus Frequency





Figure 14. Single-Ended Output Impedance versus Frequency



TYPICAL CHARACTERISTICS (continued)

Typical characteristics were obtained with circuit shown in Figure 5, $f_C = 500$ kHz (sine wave), $V_C = 60$ mVrms, $f_S = 1.0$ kHz, $V_S = 300$ mVrms, $T_A = 25^\circ\text{C}$, unless otherwise noted.

Figure 15. Sideband and Signal Port Transmittances versus Frequency




Figure 16. Carrier Suppression versus Temperature




Figure 17. Signal-Port Frequency Response




Figure 18. Carrier Suppression versus Frequency




Figure 19. Carrier Feedthrough versus Frequency




Figure 20. Sideband Harmonic Suppression versus Input Signal Level




Figure 21. Suppression of Carrier Harmonic Sidebands versus Carrier Frequency





Figure 22. Carrier Suppression versus Carrier Input Level



OPERATIONS INFORMATION

The MC1496, a monolithic balanced modulator circuit, is shown in Figure 23.

This circuit consists of an upper quad differential amplifier driven by a standard differential amplifier with dual current sources. The output collectors are cross-coupled so that full-wave balanced multiplication of the two input voltages occurs. That is, the output signal is a constant times the product of the two input signals.

Mathematical analysis of linear ac signal multiplication indicates that the output spectrum will consist of only the sum and difference of the two input frequencies. Thus, the device may be used as a balanced modulator, doubly balanced mixer, product detector, frequency doubler, and other applications requiring these particular output signal characteristics.

The lower differential amplifier has its emitters connected to the package pins so that an external emitter resistance may be used. Also, external load resistors are employed at the device output.

Signal Levels

The upper quad differential amplifier may be operated either in a linear or a saturated mode. The lower differential amplifier is operated in a linear mode for most applications.

For low-level operation at both input ports, the output signal will contain sum and difference frequency components

and have an amplitude which is a function of the product of the input signal amplitudes.

For high-level operation at the carrier input port and linear operation at the modulating signal port, the output signal will contain sum and difference frequency components of the modulating signal frequency and the fundamental and odd harmonics of the carrier frequency. The output amplitude will be a constant times the modulating signal amplitude. Any amplitude variations in the carrier signal will not appear in the output.

The linear signal handling capabilities of a differential amplifier are well defined. With no emitter degeneration, the maximum input voltage for linear operation is approximately 25 mV peak. Since the upper differential amplifier has its emitters internally connected, this voltage applies to the carrier input port for all conditions.

Since the lower differential amplifier has provisions for an external emitter resistance, its linear signal handling range may be adjusted by the user. The maximum input voltage for linear operation may be approximated from the following expression:

$$V = (15) (R_E) \text{ volts peak.}$$

This expression may be used to compute the minimum value of R_E for a given input voltage amplitude.

Figure 23. Circuit Schematic





Figure 24. Typical Modulator Circuit



amplifier. If the carrier signal is modulated, a 300 mVrms input level is recommended.

Doubly Balanced Mixer

The MC1496 may be used as a doubly balanced mixer with either broadband or tuned narrow band input and output networks.

The local oscillator signal is introduced at the carrier input port with a recommended amplitude of 100 mVrms.

Figure 30 shows a mixer with a broadband input and a tuned output.

Frequency Doubler

The MC1496 will operate as a frequency doubler by introducing the same frequency at both input ports.

Figures 31 and 32 show a broadband frequency doubler and a tuned output very high frequency (VHF) doubler, respectively.

Phase Detection and FM Detection

The MC1496 will function as a phase detector. High-level input signals are introduced at both inputs. When both inputs are at the same frequency the MC1496 will deliver an output which is a function of the phase difference between the two input signals.

An FM detector may be constructed by using the phase detector principle. A tuned circuit is added at one of the inputs to cause the two input signals to vary in phase as a function of frequency. The MC1496 will then provide an output which is a function of the input signal frequency.

TYPICAL APPLICATIONS

Figure 26. Balanced Modulator (12 Vdc Single Supply)




Figure 27. Balanced Modulator-Demodulator




Figure 28. AM Modulator Circuit




Figure 29. Product Detector (12 Vdc Single Supply)





Figure 30. Doubly Balanced Mixer (Broadband Inputs, 9.0 MHz Tuned Output)



L1 = 44 Turns AWG No. 28 Enameled Wire, Wound on Micrometals Type 44-6 Toroid Core.

Figure 31. Low-Frequency Doubler






Figure 32. 150 to 300 MHz Doubler



L1 = 1 Turn AWG No. 18 Wire, 7/32" ID




DEFINITIONS

- f_c Carrier Fundamental
- f_s Modulating Signal
- $f_c \pm f_s$ Fundamental Carrier Sidebands
- $f_c \pm n f_s$ Fundamental Carrier Sideband Harmonics
- $n f_c$ Carrier Harmonics
- $n f_c \pm n f_s$ Carrier Harmonic Sidebands

OUTLINE DIMENSIONS

D SUFFIX
PLASTIC PACKAGE
CASE 751A-03
(SO-14)
ISSUE F




NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE.
5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	8.55	8.75	0.337	0.344
B	3.80	4.00	0.150	0.157
C	1.35	1.75	0.054	0.068
D	0.95	0.49	0.014	0.019
F	0.40	1.25	0.016	0.049
G	1.27 BSC		0.050 BSC	
J	0.19	0.25	0.008	0.009
K	0.10	0.25	0.004	0.009
M	0°		7°	
P	5.80	6.20	0.228	0.244
R	0.25	0.50	0.010	0.019

P SUFFIX
PLASTIC PACKAGE
CASE 646-06
ISSUE L




NOTES:

1. LEADS WITHIN 0.13 (0.005) RADIUS OF TRUE POSITION AT SEATING PLANE AT MAXIMUM MATERIAL CONDITION.
2. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL.
3. DIMENSION B DOES NOT INCLUDE MOLD FLASH.
4. ROUNDED CORNERS OPTIONAL.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.715	0.770	18.16	19.56
B	0.240	0.260	6.10	6.60
C	0.145	0.185	3.69	4.69
D	0.015	0.021	0.38	0.53
F	0.040	0.070	1.02	1.78
G	0.100 BSC		2.54 BSC	
H	0.052	0.095	1.32	2.41
J	0.008	0.015	0.20	0.38
K	0.115	0.135	2.92	3.43
L	0.300 BSC		7.62 BSC	
M	0°		10°	
N	0.015	0.039	0.39	1.01



Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and  are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

How to reach us:

USA/EUROPE/Locations Not Listed: Motorola Literature Distribution;
P.O. Box 20912; Phoenix, Arizona 85036. 1-800-441-2447 or 602-303-5454

MFAX: RMFAX0@email.sps.mot.com – TOUCHTONE 602-244-6609
INTERNET: <http://Design-NET.com>

JAPAN: Nippon Motorola Ltd.; Tatsumi-SPD-JLDC, 6F Seibu-Butsuryu-Center,
3-14-2 Tatsumi Koto-Ku, Tokyo 135, Japan. 03-81-3521-8315

ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park,
51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852-26629298



MOTOROLA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่มีเครื่องหมายการค้าอื่น ๆ ที่ปรากฏในเอกสารนี้ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำ | MC1496/D



CD4066BM/CD4066BC Quad Bilateral Switch

General Description

The CD4066BM/CD4066BC is a quad bilateral switch intended for the transmission or multiplexing of analog or digital signals. It is pin-for-pin compatible with CD4016BM/CD4016BC, but has a much lower "ON" resistance, and "ON" resistance is relatively constant over the input-signal range.

- Extremely low "OFF" switch leakage @ $V_{DD}-V_{SS} = 10V, T_A = 25^\circ C$ 0.1 nA (typ.)
- Extremely high control input impedance $10^{12}\Omega$ (typ.)
- Low crosstalk between switches @ $f_{IS} = 0.9$ MHz, $R_L = 1$ k Ω -50 dB (typ.)
- Frequency response, switch "ON" 40 MHz (typ.)


Features

- Wide supply voltage range 3V to 15V
- High noise immunity 0.45 V_{DD} (typ.)
- Wide range of digital and analog switching $\pm 7.5 V_{PEAK}$
- "ON" resistance for 15V operation 80 Ω
- Matched "ON" resistance over 15V signal input $\Delta R_{ON} = 5\Omega$ (typ.)
- "ON" resistance flat over peak-to-peak signal range
- High "ON"/"OFF" output voltage ratio @ $f_{IS} = 10$ kHz, $R_L = 10$ k Ω 65 dB (typ.)
- High degree linearity 0.1% distortion (typ.)
- High degree linearity @ $f_{IS} = 1$ kHz, $V_{IS} = 5V_{P-P}$
- High degree linearity $V_{DD}-V_{SS} = 10V, R_L = 10$ k Ω

Applications


- Analog signal switching/multiplexing
 - Signal gating
 - Squelch control
 - Chopper
 - Modulator/Demodulator
 - Commutating switch
- Digital signal switching/multiplexing
- CMOS logic implementation
- Analog-to-digital/digital-to-analog conversion
- Digital control of frequency, impedance, phase, and analog-signal-gain

Schematic and Connection Diagrams



Order Number CD4066B

Dual-In-Line Package



TL/F/5665-1

Absolute Maximum Ratings (Notes 1 & 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage (V_{DD})	-0.5V to +18V
Input Voltage (V_{IN})	-0.5V to $V_{DD} + 0.5V$
Storage Temperature Range (T_S)	-65°C to +150°C
Power Dissipation (P_D)	
Dual-In-Line	700 mW
Small Outline	500 mW
Lead Temperature (T_L)	
(Soldering, 10 seconds)	300°C

Recommended Operating Conditions (Note 2)

Supply Voltage (V_{DD})	3V to 15V
Input Voltage (V_{IN})	0V to V_{DD}
Operating Temperature Range (T_A)	
CD4066BM	-55°C to +125°C
CD4066BC	-40°C to +85°C

DC Electrical Characteristics CD4066BM (Note 2)

Symbol	Parameter	Conditions	-55°C		+25°C			+125°C		Units
			Min	Max	Min	Typ	Max	Min	Max	
I_{DD}	Quiescent Device Current	$V_{DD} = 5V$		0.25	0.01	0.25		7.5	μA	
		$V_{DD} = 10V$		0.5	0.01	0.5		15	μA	
		$V_{DD} = 15V$		1.0	0.01	1.0		30	μA	

SIGNAL INPUTS AND OUTPUTS

R_{ON}	"ON" Resistance	$R_L = 10\text{ k}\Omega$ to $\frac{V_{DD}-V_{SS}}{2}$ $V_C = V_{DD}, V_{IS} = V_{SS}$ to V_{DD} $V_{DD} = 5V$ $V_{DD} = 10V$ $V_{DD} = 15V$		800 310 200		270 120 80	1050 400 240		1300 550 320	Ω Ω Ω
ΔR_{ON}	Δ "ON" Resistance Between any 2 of 4 Switches	$R_L = 10\text{ k}\Omega$ to $\frac{V_{DD}-V_{SS}}{2}$ $V_C = V_{DD}, V_{IS} = V_{SS}$ to V_{DD} $V_{DD} = 10V$ $V_{DD} = 15V$				10 5				Ω Ω
I_S	Input or Output Leakage Switch "OFF"	$V_C = 0$ $V_{IS} = 15V$ and $0V$, $V_{OS} = 0V$ and $15V$		± 50		± 0.1	± 50		± 500	nA

CONTROL INPUTS

V_{ILC}	Low Level Input Voltage	$V_{IS} = V_{SS}$ and V_{DD} $V_{OS} = V_{DD}$ and V_{SS} $I_S = \pm 10\ \mu A$ $V_{DD} = 5V$ $V_{DD} = 10V$ $V_{DD} = 15V$		1.5 3.0 4.0		2.25 4.5 6.75	1.5 3.0 4.0		1.5 3.0 4.0	V V V
V_{IHC}	High Level Input Voltage	$V_{DD} = 5V$ $V_{DD} = 10V$ (see note 6) $V_{DD} = 15V$	3.5 7.0 11.0		3.5 7.0 11.0	2.75 5.5 8.25		3.5 7.0 11.0		V V V
I_{IN}	Input Current	$V_{DD} - V_{SS} = 15V$ $V_{DD} \geq V_{IS} \geq V_{SS}$ $V_{DD} \geq V_C \geq V_{SS}$		± 0.1		$\pm 10^{-5}$	± 0.1		± 1.0	μA

DC Electrical Characteristics CD4066BC (Note 2)

Symbol	Parameter	Conditions	-40°C		+25°C			+85°C		Units
			Min	Max	Min	Typ	Max	Min	Max	
I_{DD}	Quiescent Device Current	$V_{DD} = 5V$		1.0		0.01	1.0		7.5	μA
		$V_{DD} = 10V$		2.0		0.01	2.0		15	μA
		$V_{DD} = 15V$		4.0		0.01	4.0		30	μA

DC Electrical Characteristics (Continued) CD4066BC (Note 2)

Symbol	Parameter	Conditions	-40°C		+25°C			+85°C		Units
			Min	Max	Min	Typ	Max	Min	Max	
SIGNAL INPUTS AND OUTPUTS										
R _{ON}	"ON" Resistance	R _L = 10 kΩ to $\frac{V_{DD}-V_{SS}}{2}$ V _C = V _{DD} , V _{SS} to V _{DD} V _{DD} = 5V V _{DD} = 10V V _{DD} = 15V		850 330 210		270 120 80	1050 400 240		1200 520 300	Ω Ω Ω
ΔR _{ON}	Δ"ON" Resistance Between Any 2 of 4 Switches	R _L = 10 kΩ to $\frac{V_{DD}-V_{SS}}{2}$ V _{CC} = V _{DD} , V _{IS} = V _{SS} to V _{DD} V _{DD} = 10V V _{DD} = 15V				10 5				Ω Ω
I _{IS}	Input or Output Leakage Switch "OFF"	V _C = 0		±50		±0.1	±50		±200	nA

CONTROL INPUTS

V _{ILC}	Low Level Input Voltage	V _{IS} = V _{SS} and V _{DD} V _{OS} = V _{DD} and V _{SS} I _{IS} = ±10 μA V _{DD} = 5V V _{DD} = 10V V _{DD} = 15V		1.5 3.0 4.0		2.25 4.5 6.75	1.5 3.0 4.0		1.5 3.0 4.0	V V V
V _{IHC}	High Level Input Voltage	V _{DD} = 5V V _{DD} = 10V (See note 6) V _{DD} = 15V	3.5 7.0 11.0		3.5 7.0 11.0	2.75 5.5 8.25		3.5 7.0 11.0		V V V
I _{IN}	Input Current	V _{DD} - V _{SS} = 15V V _{DD} ≥ V _{IS} ≥ V _{SS} V _{DD} ≥ V _C ≥ V _{SS}		±0.3		±10 ⁻⁵	±0.3		±1.0	μA

AC Electrical Characteristics* T_A = 25°C, t_r = t_f = 20 ns and V_{SS} = 0V unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
t _{PHL} , t _{PLH}	Propagation Delay Time Signal Input to Signal Output	V _C = V _{DD} , C _L = 50 pF, (Figure 1) R _L = 200k V _{DD} = 5V V _{DD} = 10V V _{DD} = 15V		25 15 10	55 35 25	ns ns ns
t _{PZH} , t _{PZL}	Propagation Delay Time Control Input to Signal Output High Impedance to Logical Level	R _L = 1.0 kΩ, C _L = 50 pF, (Figures 2 and 3) V _{DD} = 5V V _{DD} = 10V V _{DD} = 15V			125 60 50	ns ns ns
t _{PHZ} , t _{PLZ}	Propagation Delay Time Control Input to Signal Output Logical Level to High Impedance Sine Wave Distortion Frequency Response-Switch "ON" (Frequency at -3 dB)	R _L = 1.0 kΩ, C _L = 50 pF, (Figures 2 and 3) V _{DD} = 5V V _{DD} = 10V V _{DD} = 15V V _C = V _{DD} = 5V, V _{SS} = -5V R _L = 10 kΩ, V _{IS} = 5V _{p-p} , f = 1 kHz, (Figure 4) V _C = V _{DD} = 5V, V _{SS} = -5V, R _L = 1 kΩ, V _{IS} = 5V _{p-p} , 20 Log ₁₀ V _{OS} /V _{OS} (1 kHz) - dB, (Figure 4)		0.1 40	125 60 50	ns ns ns % MHz

AC Electrical Characteristics* (Continued) $T_A = 25^\circ\text{C}$, $t_r = t_f = 20\text{ ns}$ and $V_{SS} = 0\text{V}$ unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
	Feedthrough — Switch "OFF" (Frequency at -50 dB)	$V_{DD} = 5.0\text{V}$, $V_{CC} = V_{SS} = -5.0\text{V}$, $R_L = 1\text{ k}\Omega$, $V_{IS} = 5.0\text{V}_{\text{p-p}}$, 20 Log10, $V_{OS}/V_{IS} = -50\text{ dB}$, (Figure 4)		1.25		
	Crosstalk Between Any Two Switches (Frequency at -50 dB)	$V_{DD} = V_{C(A)} = 5.0\text{V}$; $V_{SS} = V_{C(B)} = 5.0\text{V}$, $R_L = 1\text{ k}\Omega$, $V_{IS(A)} = 5.0\text{V}_{\text{p-p}}$, 20 Log10, $V_{OS(B)}/V_{IS(A)} = -50\text{ dB}$ (Figure 5)		0.9		MHz
	Crosstalk; Control Input to Signal Output	$V_{DD} = 10\text{V}$, $R_L = 10\text{ k}\Omega$, $R_{IN} = 1.0\text{ k}\Omega$, $V_{CC} = 10\text{V}$ Square Wave, $C_L = 50\text{ pF}$ (Figure 6)		150		mV _{p-p}
	Maximum Control Input	$R_L = 1.0\text{ k}\Omega$, $C_L = 50\text{ pF}$, (Figure 7) $V_{OS(f)} = \frac{1}{2} V_{OS}(1.0\text{ kHz})$		6.0		MHz
		$V_{DD} = 5.0\text{V}$		8.0		MHz
		$V_{DD} = 10\text{V}$		8.5		MHz
C_{IS}	Signal Input Capacitance			8.0		pF
C_{OS}	Signal Output Capacitance	$V_{DD} = 10\text{V}$		8.0		pF
C_{IOS}	Feedthrough Capacitance	$V_C = 0\text{V}$		0.5		pF
C_{IN}	Control Input Capacitance			5.0	7.5	pF

*AC Parameters are guaranteed by DC correlated testing.

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. They are not meant to imply that the devices should be operated at these limits. The tables of "Recommended Operating Conditions" and "Electrical Characteristics" provide conditions for actual device operation.

Note 2: $V_{SS} = 0\text{V}$ unless otherwise specified.

Note 3: These devices should not be connected to circuits with the power "ON".

Note 4: In all cases, there is approximately 5 pF of probe and jig capacitance in the output; however, this capacitance is included in C_L wherever it is specified.

Note 5: V_{IS} is the voltage at the in/out pin and V_{OS} is the voltage at the out/in pin. V_C is the voltage at the control input.

Note 6: Conditions for V_{IH} : a) $V_{IS} = V_{DD}$, $I_{OS} = \text{standard B series } I_{OH}$ b) $V_{IS} = 0\text{V}$, $I_{OL} = \text{standard B series } I_{OL}$.

AC Test Circuits and Switching Time Waveforms



FIGURE 1. t_{pHL} , t_{pLH} Propagation Delay Time Signal Input to Signal Output




FIGURE 2. t_{pZH} , t_{pHZ} Propagation Delay Time Control to Signal Output




FIGURE 3. t_{pZL} , t_{pLZ} Propagation Delay Time Control to Signal Output

TLF/5665-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Test Circuits and Switching Time Waveforms (Continued)




FIGURE 4. Sine Wave Distortion, Frequency Response and Feedthrough




FIGURE 5. Crosstalk Between Any Two Switches




FIGURE 6. Crosstalk: Control Input to Signal Output








FIGURE 7. Maximum Control Input Frequency

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics



TL/F/5665-4

Special Considerations


In applications where separate power sources are used to drive V_{DD} and the signal input, the V_{DD} current capability should exceed V_{DD}/R_L (R_L = effective external load of the 4 CD4066BM/CD4066BC bilateral switches). This provision avoids any permanent current flow or clamp action of the V_{DD} supply when power is applied or removed from CD4066BM/CD4066BC.

In certain applications, the external load-resistor current may include both V_{DD} and signal-line components. To avoid


drawing V_{DD} current when switch current flows into terminals 1, 4, 8 or 11, the voltage drop across the bidirectional switch must not exceed 0.6V at $T_A \leq 25^\circ\text{C}$, or 0.4V at $T_A > 25^\circ\text{C}$ (calculated from R_{ON} values shown).

No V_{DD} current will flow through R_L if the switch current flows into terminals 2, 3, 9 or 10.

Physical Dimensions inches (millimeters)




Cerdip (J)
Order Number CD4066BMJ or CD4066BCJ
NS Package Number J14A



S.O. Package (M)
Order Number CD4066BCM
NS Package Number M14A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Physical Dimensions inches (millimeters) (Continued)



Dual-In-Line Package (N)
 Order Number CD4066BMN or CD4066BCN
 NS Package Number N14A

LIFE SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

N National Semiconductor Corporation
 1111 West Bardin Road
 Arlington, TX 78017
 Tel: 1(800) 272-9959
 Fax: 1(800) 737-7018

National Semiconductor Europe
 Fax: (+49) 0-180-530 85 88
 Email: cnjwge@levm2.nsc.com
 Deutsch Tel: (+49) 0-180-530 85 85
 English Tel: (+49) 0-180-532 78 32
 Français Tel: (+49) 0-180-532 93 58
 Italiano Tel: (+49) 0-180-534 16 80

National Semiconductor Hong Kong Ltd.
 13th Floor, Straight Block,
 Ocean Centre, 5 Canton Rd
 Tsimshatsui, Kowloon
 Hong Kong
 Tel: (852) 2737-1800
 Fax: (852) 2736-9960

National Semiconductor Japan Ltd.
 Tel: 01-043-299-2309
 Fax: 01-043-299-2408

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are granted and National reserves the right at any time without notice to change said circuitry and specifications.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MM54C221/MM74C221 Dual Monostable Multivibrator

General Description

The MM54C221/MM74C221 dual monostable multivibrator is a monolithic complementary MOS integrated circuit. Each multivibrator features a negative-transition-triggered input and a positive-transition-triggered input, either of which can be used as an inhibit input, and a clear input.

Once fired, the output pulses are independent of further transitions of the A and B inputs and are a function of the external timing components C_{EXT} and R_{EXT} . The pulse width is stable over a wide range of temperature and V_{CC} .


Pulse stability will be limited by the accuracy of external timing components. The pulse width is approximately defined by the relationship $t_{W(OUT)} \approx C_{EXT} R_{EXT}$. For further information and applications, see AN-138.

Features


- Wide supply voltage range 4.5V to 15V
- Guaranteed noise margin 1.0V
- High noise immunity 0.45 V_{CC} (typ.)
- Low power TTL compatibility fan out of 2
driving 74L

Connection Diagrams

Timing Component



Dual-In-Line Package



Top View

Order Number MM54C221 or MM74C221

Truth Table

Inputs			Outputs	
Clear	A	B	Q	\bar{Q}
L	X	X	L	H
X	H	X	L	H
X	X	L	L	H
H	L	↑		
H	↓	H		

- H = High level
- L = Low level
- ↑ = Transition from low to high
- ↓ = Transition from high to low
- = One high level pulse
- = One low level pulse
- X = Irrelevant

MM54C221/MM74C221 Dual Monostable Multivibrator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.


Voltage at Any Pin	-0.3V to $V_{CC} + 0.3V$
Operating Temperature Range	-55°C to +125°C
MM54C221	-40°C to +85°C
MM74C221	-65°C to +150°C

Power Dissipation	
Dual-In-Line	700 mW
Small Outline	500 mW
Operating V_{CC} Range	4.5V to 15V
Absolute Maximum V_{CC}	18V
$R_{EXT} \geq 80 V_{CC} (\Omega)$	
Lead Temperature (Soldering, 10 seconds)	260°C

DC Electrical Characteristics Max/min limits apply across temperature range, unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
CMOS to CMOS						
$V_{IN(1)}$	Logical "1" Input Voltage	$V_{CC} = 5V$ $V_{CC} = 10V$	3.5 8.0			V V
$V_{IN(0)}$	Logical "0" Input Voltage	$V_{CC} \neq 5V$ $V_{CC} = 10V$			1.5 2.0	V V
$V_{OUT(1)}$	Logical "1" Output Voltage	$V_{CC} = 5V, I_O = -10 \mu A$ $V_{CC} = 10V, I_O = -10 \mu A$	4.5 9.0			V V
$V_{OUT(0)}$	Logical "0" Output Voltage	$V_{CC} = 5V, I_O = +10 \mu A$ $V_{CC} = 10V, I_O = +10 \mu A$			0.5 1	V V
$I_{IN(1)}$	Logical "1" Input Current	$V_{CC} = 15V, V_{IN} = 15V$		0.005	1.0	μA
$I_{IN(0)}$	Logical "0" Input Current	$V_{CC} = 15V, V_{IN} = 0V$	-1.0	-0.005		μA
I_{CC}	Supply Current (Standby)	$V_{CC} = 15V, R_{EXT} = \infty$, Q1, Q2 = Logic "0" (Note 3)		0.05	300	μA
I_{CC}	Supply Current (During Output Pulse)	$V_{CC} = 15V, Q1 = \text{Logic "1"}$, Q2 = Logic "0" (Figure 4)		15		mA
		$V_{CC} = 5V, Q1 = \text{Logic "1"}$, Q2 = Logic "0" (Figure 4)		2		mA
	Leakage Current at R/C _{EXT} Pin	$V_{CC} = 15V, V_{CEXT} = 5V$		0.01	3.0	μA
CMOS/LPTTL Interface						
$V_{IN(1)}$	Logical "1" Input Voltage	54C $V_{CC} = 4.5V$ 74C $V_{CC} = 4.75V$	$V_{CC} - 1.5$ $V_{CC} - 1.5$			V V
$V_{IN(0)}$	Logical "0" Input Voltage	54C $V_{CC} = 4.5V$ 74C $V_{CC} = 4.75V$			0.8 0.8	V V
$V_{OUT(1)}$	Logical "1" Output Voltage	54C $V_{CC} = 4.5V, I_O = -360 \mu A$ 74C $V_{CC} = 4.75V, I_O = -360 \mu A$	2.4 2.4			V V
$V_{OUT(0)}$	Logical "0" Output Voltage	54C $V_{CC} = 4.5V, I_O = 360 \mu A$ 74C $V_{CC} = 4.75V, I_O = 360 \mu A$			0.4 0.4	V V
Output Drive (See 54C/74C Family Characteristics Data Sheet) (Short Circuit Current)						
I_{SOURCE}	Output Source Current (P-Channel)	$V_{CC} = 5V$ $T_A = 25^\circ C, V_{OUT} = 0V$	-1.75			mA
I_{SOURCE}	Output Source Current (P-Channel)	$V_{CC} = 10V$ $T_A = 25^\circ C, V_{OUT} = 0V$	-8			mA
I_{SINK}	Output Sink Current (N-Channel)	$V_{CC} = 5V$ $T_A = 25^\circ C, V_{OUT} = V_{CC}$	1.75			mA
I_{SINK}	Output Sink Current (N-Channel)	$V_{CC} = 10V$ $T_A = 25^\circ C, V_{OUT} = V_{CC}$	8			mA

Physical Dimensions inches (millimeters) (Continued)




Order Number CD4046BMN or CD4046BCN
 NS Package Number N16E

LIFE SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

 <p>National Semiconductor Corporation 1111 West Bardin Road Arlington, TX 76017 Tel: 1(800) 272-9959 Fax: 1(800) 737-7018</p>	<p>National Semiconductor Europe Fax: (+49) 0-180-530 85 86 Email: cnjwge@levm2.nsc.com Deutsch Tel: (+49) 0-180-530 85 85 English Tel: (+49) 0-180-532 79 32 Français Tel: (+49) 0-180-532 93 58 Italiano Tel: (+49) 0-180-534 16 80</p>	<p>National Semiconductor Hong Kong Ltd. 13th Floor, Straight Block, Ocean Centre, 5 Canton Rd. Tsimshatsui, Kowloon Hong Kong Tel: (852) 2737-1000 Fax: (852) 2736-9960</p>	<p>National Semiconductor Japan Ltd. Tel: 81-043-299-2209 Fax: 81-043-299-2408</p>
---	--	---	---

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are involved and National reserves the right at any time without notice to change said circuitry and specifications.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Electrical Characteristics* $T_A = 25^\circ\text{C}$, $C_L = 50\text{ pF}$, unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
$t_{pd(A, B)}$	Propagation Delay from Trigger Input (A, B) to Output Q, \bar{Q}	$V_{CC} = 5\text{V}$		250	500	ns
		$V_{CC} = 10\text{V}$		120	250	ns
$t_{pd(CL)}$	Propagation Delay from Clear Input (CL) to Output Q, \bar{Q}	$V_{CC} = 5\text{V}$		250	500	ns
		$V_{CC} = 10\text{V}$		120	250	ns
t_S	Time Prior to Trigger Input (A, B) that Clear must be Set	$V_{CC} = 5\text{V}$	150	50		ns
		$V_{CC} = 10\text{V}$	60	20		ns
$t_W(A, B)$	Trigger Input (A, B) Pulse Width	$V_{CC} = 5\text{V}$	150	50		ns
		$V_{CC} = 10\text{V}$	70	30		ns
$t_W(CL)$	Clear Input (CL) Pulse Width	$V_{CC} = 5\text{V}$	150	50		ns
		$V_{CC} = 10\text{V}$	70	30		ns
$t_W(OUT)$	Q or \bar{Q} Output Pulse Width	$V_{CC} = 5\text{V}$, $R_{EXT} = 10\text{k}$, $C_{EXT} = 0\text{ pF}$		900		ns
		$V_{CC} = 10\text{V}$, $R_{EXT} = 10\text{k}$, $C_{EXT} = 0\text{ pF}$		350		ns
		$V_{CC} = 15\text{V}$, $R_{EXT} = 10\text{k}$, $C_{EXT} = 0\text{ pF}$		320		ns
		$V_{CC} = 5\text{V}$, $R_{EXT} = 10\text{k}$, $C_{EXT} = 1000\text{ pF}$ (Figure 1)	9.0	10.6	12.2	μs
		$V_{CC} = 10\text{V}$, $R_{EXT} = 10\text{k}$, $C_{EXT} = 1000\text{ pF}$ (Figure 1)	9.0	10	11	μs
		$V_{CC} = 15\text{V}$, $R_{EXT} = 10\text{k}$, $C_{EXT} = 1000\text{ pF}$ (Figure 1)	8.9	9.8	10.8	μs
		$V_{CC} = 5\text{V}$, $R_{EXT} = 10\text{k}$, $C_{EXT} = 0.1\text{ }\mu\text{F}$ (Figure 2)	900	1020	1200	μs
		$V_{CC} = 10\text{V}$, $R_{EXT} = 10\text{k}$, $C_{EXT} = 0.1\text{ }\mu\text{F}$ (Figure 2)	900	1000	1100	μs
		$V_{CC} = 15\text{V}$, $R_{EXT} = 10\text{k}$, $C_{EXT} = 0.1\text{ }\mu\text{F}$ (Figure 2)	900	990	1100	μs
R_{ON}	ON Resistance of Transistor between R/ C_{EXT} to C_{EXT}	$V_{CC} = 5\text{V}$ (Note 4)		50	150	Ω
		$V_{CC} = 10\text{V}$ (Note 4)		25	65	Ω
		$V_{CC} = 15\text{V}$ (Note 4)		16.7	45	Ω
	Output Duty Cycle	$R = 10\text{k}$, $C = 1000\text{ pF}$			90	%
		$R = 10\text{k}$, $C = 0.1\text{ }\mu\text{F}$ (Note 5)			90	%
C_{IN}	Input Capacitance	R/ C_{EXT} Input (Note 2)		15	25	pF
		Any Other Input (Note 2)		5		pF

*AC Parameters are guaranteed by DC correlated testing.

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. Except for "Operating Temperature Range" they are not meant to imply that the devices should be operated at these limits. The table of "Electrical Characteristics" provides conditions for actual device operation.


Note 2: Capacitance is guaranteed by periodic testing.

Note 3: In Standby (Q = Logic "0") the power dissipated equals the leakage current plus V_{CC}/R_{EXT} .

Note 4: See AN-138 for detailed explanation R_{ON} .

Note 5: Maximum output duty cycle = $R_{EXT}/R_{EXT} + 1000$.

Typical Performance Characteristics



0% Point pulse width:


- At $V_{CC} = 5V$, $T_w = 10.6 \mu\text{s}$
- At $V_{CC} = 10V$, $T_w = 10 \mu\text{s}$
- At $V_{CC} = 15V$, $T_w = 9.8 \mu\text{s}$

Percentage of units within +4%:

- At $V_{CC} = 5V$, 90% of units
- At $V_{CC} = 10V$, 95% of units
- At $V_{CC} = 15V$, 98% of units

TL/F/5904-3

FIGURE 1. Typical Distribution of Units for Output Pulse Width



0% Point pulse width:


- At $V_{CC} = 5V$, $T_w = 1020 \mu\text{s}$
- At $V_{CC} = 10V$, $T_w = 1000 \mu\text{s}$
- At $V_{CC} = 15V$, $T_w = 982 \mu\text{s}$

Percentage of units within +4%:

- At $V_{CC} = 5V$, 95% of units
- At $V_{CC} = 10V$, 97% of units
- At $V_{CC} = 15V$, 96% of units


TL/F/5904-4

FIGURE 2. Typical Distribution of Units for Output Pulse Width



TL/F/5904-5


FIGURE 3. Typical Variation in Output Pulse Width vs Temperature



TL/F/5904-6


FIGURE 4. Typical Power Dissipation per Package

Switching Time Waveforms



TL/F/5604-7


Physical Dimensions inches (millimeters)



Ceramic Dual-In-Line Package (J)
Order Number MM54C221J or MM74C221C
NS Package Number J16A

J16A (REV L)

Physical Dimensions inches (millimeters) (Continued)



Molded Dual-In-Line Package (N)
 Order Number MM54C221N or MM74C221N
 NS Package Number N16E

LIFE SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

<p>National Semiconductor Corporation 1111 West Bardin Road Arlington, TX 76017 Tel: 1(800) 272-9959 Fax: 1(800) 737-7018</p>	<p>National Semiconductor Europe Fax: (+49) 0-180-530 85 88 Email: cnjwge@leinv2.nsc.com Deutsch Tel: (+49) 0-180-530 85 85 English Tel: (+49) 0-180-532 78 32 Français Tel: (+49) 0-180-532 93 58 Italiano Tel: (+49) 0-180-534 16 80</p>	<p>National Semiconductor Hong Kong Ltd. 13th Floor, Straight Block, Ocean Centre, 5 Canton Rd. Tsimshatsui, Kowloon Hong Kong Tel: (852) 2737-1600 Fax: (852) 2736-9960</p>	<p>National Semiconductor Japan Ltd. Tel: 81-043-299-2309 Fax: 81-043-299-2408</p>
--	---	---	---

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LM565/LM565C Phase Locked Loop

General Description

The LM565 and LM565C are general purpose phase locked loops containing a stable, highly linear voltage controlled oscillator for low distortion FM demodulation, and a double balanced phase detector with good carrier suppression. The VCO frequency is set with an external resistor and capacitor, and a tuning range of 10:1 can be obtained with the same capacitor. The characteristics of the closed loop system—bandwidth, response speed, capture and pull in range—may be adjusted over a wide range with an external resistor and capacitor. The loop may be broken between the VCO and the phase detector for insertion of a digital frequency divider to obtain frequency multiplication.

The LM565H is specified for operation over the -55°C to $+125^{\circ}\text{C}$ military temperature range. The LM565CN is specified for operation over the 0°C to $+70^{\circ}\text{C}$ temperature range.

Features


- 200 ppm/ $^{\circ}\text{C}$ frequency stability of the VCO
- Power supply range of ± 5 to ± 12 volts with 100 ppm/% typical
- 0.2% linearity of demodulated output

- Linear triangle wave with in phase zero crossings available
- TTL and DTL compatible phase detector input and square wave output
- Adjustable hold in range from $\pm 1\%$ to $> \pm 60\%$

Applications


- Data and tape synchronization
- Modems
- FSK demodulation
- FM demodulation
- Frequency synthesizer
- Tone decoding
- Frequency multiplication and division
- SCA demodulators
- Telemetry receivers
- Signal regeneration
- Coherent demodulators

Connection Diagrams



Order Number LM565H
See NS Package Number H10C

TL/H/7853-2



Order Number LM565CN
See NS Package Number N14A

TL/H/7853-3

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage $\pm 12V$
 Power Dissipation (Note 1) 1400 mW
 Differential Input Voltage $\pm 1V$

Operating Temperature Range
 LM565H $-55^{\circ}C$ to $+125^{\circ}C$
 LM565CN $0^{\circ}C$ to $+70^{\circ}C$
 Storage Temperature Range $-65^{\circ}C$ to $+150^{\circ}C$
 Lead Temperature (Soldering, 10 sec.) $260^{\circ}C$

Electrical Characteristics AC Test Circuit, $T_A = 25^{\circ}C$, $V_{CC} = \pm 6V$


Parameter	Conditions	LM565			LM565C			Units
		Min	Typ	Max	Min	Typ	Max	
Power Supply Current			8.0	12.5		8.0	12.5	mA
Input Impedance (Pins 2, 3)	$-4V < V_2, V_3 < 0V$	7	10			5		$k\Omega$
VCO Maximum Operating Frequency	$C_0 = 2.7 \text{ pF}$	300	500		250	500		kHz
VCO Free-Running Frequency	$C_0 = 1.5 \text{ nF}$ $R_0 = 20 \text{ k}\Omega$ $f_0 = 10 \text{ kHz}$	-10	0	+10	-30	0	+30	%
Operating Frequency Temperature Coefficient			-100			-200		ppm/ $^{\circ}C$
Frequency Drift with Supply Voltage			0.1	1.0		0.2	1.5	%/V
Triangle Wave Output Voltage		2	2.4	3	2	2.4	3	V_{p-p}
Triangle Wave Output Linearity			0.2			0.5		%
Square Wave Output Level		4.7	5.4		4.7	5.4		V_{p-p}
Output Impedance (Pin 4)			5			5		$k\Omega$
Square Wave Duty Cycle		45	50	55	40	50	60	%
Square Wave Rise Time			20			20		ns
Square Wave Fall Time			50			50		ns
Output Current Sink (Pin 4)		0.6	1		0.6	1		mA
VCO Sensitivity	$f_0 = 10 \text{ kHz}$		6600			6600		Hz/V
Demodulated Output Voltage (Pin 7)	$\pm 10\%$ Frequency Deviation	250	300	400	200	300	450	mV_{p-p}
Total Harmonic Distortion	$\pm 10\%$ Frequency Deviation		0.2	0.75		0.2	1.5	%
Output Impedance (Pin 7)			3.5			3.5		$k\Omega$
DC Level (Pin 7)		4.25	4.5	4.75	4.0	4.5	5.0	V
Output Offset Voltage $ V_7 - V_6 $			30	100		50	200	mV
Temperature Drift of $ V_7 - V_6 $			500			500		$\mu V/^{\circ}C$
AM Rejection		30	40			40		dB
Phase Detector Sensitivity K_D			.68			.68		V/radian

Note 1: The maximum junction temperature of the LM565 and LM565C is $+150^{\circ}C$. For operation at elevated temperatures, devices in the TO-5 package must be derated based on a thermal resistance of $+150^{\circ}C/W$ junction to ambient or $+45^{\circ}C/W$ junction to case. Thermal resistance of the dual-in-line package is $+85^{\circ}C/W$.


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics


Power Supply Current as a Function of Supply Voltage




Lock Range as a Function of Input Voltage




VCO Frequency




Oscillator Output Waveforms




Phase Shift vs Frequency




VCO Frequency as a Function of Temperature



Loop Gain vs Load Resistance




Hold in Range as a Function of R6-7



TL/H/7853-4


Schematic Diagram

TL/H/7863-1



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Test Circuit




Note: S₁ open for output offset voltage (V₇ - V₆) measurement.

TL/H/7853-5

Typical Applications


2400 Hz Synchronous AM Demodulator



TL/H/7853-6


Typical Applications (Continued)

FSK Demodulator (2025–2225 cps)



TL/H/7853-7

FSK Demodulator with DC Restoration




TL/H/7853-8


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)

Frequency Multiplier ($\times 10$)



IRIG Channel 13 Demodulator



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Applications Information

In designing with phase locked loops such as the LM565, the important parameters of interest are:

FREE RUNNING FREQUENCY

$$f_o = \frac{0.3}{R_o C_o}$$

LOOP GAIN: relates the amount of phase change between the input signal and the VCO signal for a shift in input signal frequency (assuming the loop remains in lock). In servo theory, this is called the "velocity error coefficient."

$$\text{Loop gain} = K_o K_D \left(\frac{1}{\text{sec}} \right)$$

$$K_o = \text{oscillator sensitivity} \left(\frac{\text{radians/sec}}{\text{volt}} \right)$$

$$K_D = \text{phase detector sensitivity} \left(\frac{\text{volts}}{\text{radian}} \right)$$

The loop gain of the LM565 is dependent on supply voltage, and may be found from:

$$K_o K_D = \frac{33.6 f_o}{V_c}$$

f_o = VCO frequency in Hz

V_c = total supply voltage to circuit

Loop gain may be reduced by connecting a resistor between pins 6 and 7; this reduces the load impedance on the output amplifier and hence the loop gain.

HOLD IN RANGE: the range of frequencies that the loop will remain in lock after initially being locked.

$$f_H = \pm \frac{8 f_o}{V_c}$$


f_o = free running frequency of VCO

V_c = total supply voltage to the circuit

THE LOOP FILTER


In almost all applications, it will be desirable to filter the signal at the output of the phase detector (pin 7); this filter may take one of two forms:

Simple Lag Filter



TL/H/7853-11

Lag-Lead Filter



TL/H/7853-12

A simple lag filter may be used for wide closed loop bandwidth applications such as modulation following where the frequency deviation of the carrier is fairly high (greater than 10%), or where wideband modulating signals must be followed.

The natural bandwidth of the closed loop response may be found from:

$$f_n = \frac{1}{2\pi} \sqrt{\frac{K_o K_D}{R_1 C_1}}$$

Associated with this is a damping factor:

$$\delta = \frac{1}{2} \sqrt{\frac{1}{R_1 C_1 K_o K_D}}$$

For narrow band applications where a narrow noise bandwidth is desired, such as applications involving tracking a slowly varying carrier, a lead lag filter should be used. In general, if $1/R_1 C_1 < K_o K_D$, the damping factor for the loop becomes quite small resulting in large overshoot and possible instability in the transient response of the loop. In this case, the natural frequency of the loop may be found from

$$f_n = \frac{1}{2\pi} \sqrt{\frac{K_o K_D}{\tau_1 + \tau_2}}$$


$$\tau_1 + \tau_2 = (R_1 + R_2) C_1$$

R_2 is selected to produce a desired damping factor δ , usually between 0.5 and 1.0. The damping factor is found from the approximation:

$$\delta \approx \pi \tau_2 f_n$$


These two equations are plotted for convenience.

Filter Time Constant vs Natural Frequency



TL/H/7853-13


Damping Time Constant vs Natural Frequency



TL/H/7853-14

Capacitor C_2 should be much smaller than C_1 since its function is to provide filtering of carrier. In general $C_2 \leq 0.1 C_1$.

Physical Dimensions inches (millimeters)




Metal Can Package (H)
 Order Number LM565H
 NS Package Number H10C



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Physical Dimensions inches (millimeters) (Continued)



Dual-In-Line Package (N)
Order Number LM565CN
NS Package Number N14A

LIFE SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

National Semiconductor Corporation
 1111 West Bardin Road
 Arlington, TX 76017
 Tel: 1(800) 272-9859
 Fax: 1(800) 737-7018

National Semiconductor Europe
 Fax: (+49) 0-180-530 85 86
 Email: cnjwge@levm2.nsc.com
 Deutsch Tel: (+49) 0-180-530 85 85
 English Tel: (+49) 0-180-532 78 32
 Français Tel: (+49) 0-180-532 93 56
 Italiano Tel: (+49) 0-180-534 16 80

National Semiconductor Hong Kong Ltd.
 13th Floor, Straight Block,
 Ocean Centre, 5 Canton Rd.
 Tsimshatsui, Kowloon
 Hong Kong
 Tel: (852) 2737-1800
 Fax: (852) 2736-9900

National Semiconductor Japan Ltd.
 Tel: 81-043-299-2309
 Fax: 81-043-299-2408

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are needed and National reserves the right at any time without notice to change said circuitry and specifications.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CD4046BM/CD4046BC Micropower Phase-Locked Loop

General Description

The CD4046B micropower phase-locked loop (PLL) consists of a low power, linear, voltage-controlled oscillator (VCO), a source follower, a zener diode, and two phase comparators. The two phase comparators have a common signal input and a common comparator input. The signal input can be directly coupled for a large voltage signal, or capacitively coupled to the self-biasing amplifier at the signal input for a small voltage signal.

Phase comparator I, an exclusive OR gate, provides a digital error signal (phase comp. I Out) and maintains 90° phase shifts at the VCO center frequency. Between signal input and comparator input (both at 50% duty cycle), it may lock onto the signal input frequencies that are close to harmonics of the VCO center frequency.

Phase comparator II is an edge-controlled digital memory network. It provides a digital error signal (phase comp. II Out) and lock-in signal (phase pulses) to indicate a locked condition and maintains a 0° phase shift between signal input and comparator input.

The linear voltage-controlled oscillator (VCO) produces an output signal (VCO Out) whose frequency is determined by the voltage at the VCO_{IN} input, and the capacitor and resistors connected to pin C1_A, C1_B, R1 and R2.

The source follower output of the VCO_{IN} (demodulator Out) is used with an external resistor of 10 kΩ or more.

The INHIBIT input, when high, disables the VCO and source follower to minimize standby power consumption. The zener diode is provided for power supply regulation, if necessary.


Features

- Wide supply voltage range 3.0V to 18V
- Low dynamic power consumption 70 μW (typ.) at $f_0 = 10 \text{ kHz}$, $V_{DD} = 5\text{V}$
- VCO frequency 1.3 MHz (typ.) at $V_{DD} = 10\text{V}$
- Low frequency drift 0.06%/°C at $V_{DD} = 10\text{V}$
- High VCO linearity 1% (typ.)

Applications

- FM demodulator and modulator
- Frequency synthesis and multiplication
- Frequency discrimination
- Data synchronization and conditioning
- Voltage-to-frequency conversion
- Tone decoding
- FSK modulation
- Motor speed control

Block & Connection Diagrams



CD4046BM/CD4046BC Micropower Phase-Locked Loop

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Notes 1 & 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

DC Supply Voltage (V_{DD})	-0.5 to +18 V _{DC}
Input Voltage (V_{IN})	-0.5 to V_{DD} + 0.5 V _{DC}
Storage Temperature Range (T_S)	-65°C to +150°C
Power Dissipation (P_D)	
Dual-in-Line	700 mW
Small Outline	500 mW
Lead Temperature (T_L)	
(Soldering, 10 seconds)	260°C

Recommended Operating Conditions (Note 2)

DC Supply Voltage (V_{DD})	3 to 15 V _{DC}
Input Voltage (V_{IN})	0 to V_{DD} V _{DC}
Operating Temperature Range (T_A)	
CD4046BM	-55°C to +125°C
CD4046BC	-40°C to +85°C

DC Electrical Characteristics CD4046BM (Note 2)

Symbol	Parameter	Conditions	-55°C		+25°C			+125°C		Units
			Min	Max	Min	Typ	Max	Min	Max	
I_{DD}	Quiescent Device Current	Pin 5 = V_{DD} , Pin 14 = V_{DD} , Pin 3, 9 = V_{SS} V_{DD} = 5V V_{DD} = 10V V_{DD} = 15V		5	0.005	5		150	μ A	
				10	0.01	10		300	μ A	
				20	0.015	20		600	μ A	
			Pin 5 = V_{DD} , Pin 14 = Open, Pin 3, 2 = V_{SS} V_{DD} = 5V V_{DD} = 10V V_{DD} = 15V		45	5	35		185	μ A
			450	20	350		650	μ A		
			1200	50	900		1500	μ A		
V_{OL}	Low Level Output Voltage	V_{DD} = 5V		0.05	0	0.05		0.05	V	
		V_{DD} = 10V		0.05	0	0.05		0.05	V	
		V_{DD} = 15V		0.05	0	0.05		0.05	V	
V_{OH}	High Level Output Voltage	V_{DD} = 5V	4.95		4.95	5		4.95	V	
		V_{DD} = 10V	9.95		9.95	10		9.95	V	
		V_{DD} = 15V	14.95		14.95	15		14.95	V	
V_{IL}	Low Level Input Voltage Comparator and Signal In	V_{DD} = 5V, V_O = 0.5V or 4.5V		1.5	2.25	1.5		1.5	V	
		V_{DD} = 10V, V_O = 1V or 9V		3.0	4.5	3.0		3.0	V	
		V_{DD} = 15V, V_O = 1.5V or 13.5V		4.0	6.25	4.0		4.0	V	
V_{IH}	High Level Input Voltage Comparator and Signal In	V_{DD} = 5V, V_O = 0.5V or 4.5V	3.5		3.5	2.75		3.5	V	
		V_{DD} = 10V, V_O = 1V or 9V	7.0		7.0	5.5		7.0	V	
		V_{DD} = 15V, V_O = 1.5V or 13.5V	11.0		11.0	8.25		11.0	V	
I_{OL}	Low Level Output Current (Note 4)	V_{DD} = 5V, V_O = 0.4V	0.64	0.51	0.88		0.36		mA	
		V_{DD} = 10V, V_O = 0.5V	1.6	1.3	2.25		0.9		mA	
		V_{DD} = 15V, V_O = 1.5V	4.2	3.4	8.8		2.4		mA	
I_{OH}	High Level Output Current (Note 4)	V_{DD} = 5V, V_O = 4.6V	-0.64	-0.51	-0.88		-0.36		mA	
		V_{DD} = 10V, V_O = 9.5V	-1.6	-1.3	-2.25		-0.9		mA	
		V_{DD} = 15V, V_O = 13.5V	-4.2	-3.4	-8.8		-2.4		mA	
I_{IN}	Input Current	All Inputs Except Signal Input V_{DD} = 14V, V_{IN} = 0V		-0.1	-10 ⁻⁵	-0.1		-1.0	μ A	
		V_{DD} = 15V, V_{IN} = 15V		0.1	10 ⁻⁵	0.1		1.0	μ A	
C_{IN}	Input Capacitance	Any Input (Note 3)						7.5	pF	
P_T	Total Power Dissipation	f_o = 10 kHz, R_1 = 1 M Ω R_2 = ∞ , V_{COIN} = $V_{DD}/2$								
		V_{DD} = 5V			0.07				mW	
		V_{DD} = 10V			0.6				mW	
		V_{DD} = 15V			2.4				mW	

DC Electrical Characteristics CD4046BC (Note 2)

Symbol	Parameter	Conditions	-40°C		+25°C			+85°C		Units
			Min	Max	Min	Typ	Max	Min	Max	
I _{DD}	Quiescent Device Current	Pin 5 = V _{DD} , Pin 14 = V _{DD} , Pin 3, 9 = V _{SS} V _{DD} = 5V V _{DD} = 10V V _{DD} = 15V		20 40 80		0.005 0.01 0.015	20 40 80		150 300 600	μA μA μA
		Pin 5 = V _{DD} , Pin 14 = Open, Pin 3, 9 = V _{SS} V _{DD} = 5V V _{DD} = 10V V _{DD} = 15V		70 530 1500		5 20 50	55 410 1200		205 710 1800	μA μA μA
V _{OL}	Low Level Output Voltage	V _{DD} = 5V		0.05		0	0.05		0.05	V
		V _{DD} = 10V		0.05		0	0.05		0.05	V
		V _{DD} = 15V		0.05		0	0.05		0.05	V
V _{OH}	High Level Output Voltage	V _{DD} = 5V	4.95		4.95	5		4.95		V
		V _{DD} = 10V	9.95		9.95	10		9.95		V
		V _{DD} = 15V	14.95		14.95	15		14.95		V
V _{IL}	Low Level Input Voltage Comparator and Signal In	V _{DD} = 5V, V _O = 0.5V or 4.5V		1.5		2.25	1.5		1.5	V
		V _{DD} = 10V, V _O = 1V or 9V		3.0		4.5	3.0		3.0	V
		V _{DD} = 15V, V _O = 1.5V or 13.5V		4.0		6.25	4.0		4.0	V
V _{IH}	High Level Input Voltage Comparator and Signal In	V _{DD} = 5V, V _O = 0.5V or 4.5V	3.5		3.5	2.75		3.5		V
		V _{DD} = 10V, V _O = 1V or 9V	7.0		7.0	5.5		7.0		V
		V _{DD} = 15V, V _O = 1.5V or 13.5V	11.0		11.0	8.25		11.0		V
I _{OL}	Low Level Output Current (Note 4)	V _{DD} = 5V, V _O = 0.4V	0.52		0.44	0.88		0.36		mA
		V _{DD} = 10V, V _O = 0.5V	1.3		1.1	2.25		0.9		mA
		V _{DD} = 15V, V _O = 1.5V	3.6		3.0	8.8		2.4		mA
I _{OH}	High Level Output Current (Note 4)	V _{DD} = 5V, V _O = 4.6V	-0.52		-0.44	-0.88		-0.36		mA
		V _{DD} = 10V, V _O = 9.5V	-1.3		-1.1	-2.25		-0.9		mA
		V _{DD} = 15V, V _O = 13.5V	-3.6		-3.0	-8.8		-2.4		mA
I _{IN}	Input Current	All Inputs Except Signal Input V _{DD} = 15V, V _{IN} = 0V		-0.3		-10 ⁻⁵	-0.3		-1.0	μA
		V _{DD} = 15V, V _{IN} = 15V		0.3		10 ⁻⁵	0.3		1.0	μA
C _{IN}	Input Capacitance	Any Input (Note 3)					7.5			pF
P _T	Total Power Dissipation	f _o = 10 kHz, R1 = 1 MΩ, R2 = ∞, V _{COIN} = V _{DD} /2								
		V _{DD} = 5V				0.07				mW
		V _{DD} = 10V				0.6				mW
		V _{DD} = 15V				2.4				mW

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. They are not meant to imply that the devices should be operated at these limits. The table of "Recommended Operating Conditions" and "Electrical Characteristics" provides conditions for actual device operation.

Note 2: V_{SS} = 0V unless otherwise specified.

Note 3: Capacitance is guaranteed by periodic testing.

Note 4: I_{OH} and I_{OL} are tested one output at a time.

AC Electrical Characteristics* CD4046BM/CD4046BC $T_A = 25^\circ\text{C}$, $C_L = 50\text{ pF}$

Symbol	Parameter	Conditions	Min	Typ	Max	Units
VCO SECTION						
I_{DD}	Operating Current	$f_o = 10\text{ kHz}$, $R1 = 1\text{ M}\Omega$, $R2 = \infty$, $V_{COIN} = V_{DD}/2$ $V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		20 90 200		μA μA μA
f_{MAX}	Maximum Operating Frequency	$C1 = 50\text{ pF}$, $R1 = 10\text{ k}\Omega$, $R2 = \infty$, $V_{COIN} = V_{DD}$ $V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$	0.4 0.6 1.0	0.8 1.2 1.6		MHz MHz MHz
	Linearity	$V_{COIN} = 2.5\text{V} \pm 0.3\text{V}$, $R1 \geq 10\text{ k}\Omega$, $V_{DD} = 5\text{V}$ $V_{COIN} = 5\text{V} \pm 2.5\text{V}$, $R1 \geq 400\text{ k}\Omega$, $V_{DD} = 10\text{V}$ $V_{COIN} = 7.5\text{V} \pm 5\text{V}$, $R1 \geq 1\text{ M}\Omega$, $V_{DD} = 15\text{V}$		1 1 1		% % %
	Temperature-Frequency Stability No Frequency Offset, $f_{MIN} = 0$	$\% / ^\circ\text{C} < 1/f \cdot V_{DD}$ $R2 = \infty$ $V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		0.12–0.24 0.04–0.08 0.015–0.03		$\% / ^\circ\text{C}$ $\% / ^\circ\text{C}$ $\% / ^\circ\text{C}$
	Frequency Offset, $f_{MIN} \neq 0$	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		0.06–0.12 0.05–0.1 0.03–0.06		$\% / ^\circ\text{C}$ $\% / ^\circ\text{C}$ $\% / ^\circ\text{C}$
	V_{COIN}	Input Resistance	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		10^6 10^6 10^6	
V_{CO}	Output Duty Cycle	$V_{DD} = 5\text{V}$ $V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		50 50 50		% % %
t_{THU}	VCO Output Transition Time	$V_{DD} = 5\text{V}$		90	200	ns
t_{THL}		$V_{DD} = 10\text{V}$ $V_{DD} = 15\text{V}$		50 45	100 80	ns ns

*AC Parameters are guaranteed by DC correlated testing.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Electrical Characteristics* CD4046BM/CD4046BC $T_A = 25^\circ\text{C}$, $C_L = 50\text{ pF}$ (Continued)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
PHASE COMPARATORS SECTION						
R_{IN}	Input Resistance Signal Input	$V_{DD} = 5\text{V}$	1	3		$\text{M}\Omega$
		$V_{DD} = 10\text{V}$	0.2	0.7		$\text{M}\Omega$
		$V_{DD} = 15\text{V}$	0.1	0.3		$\text{M}\Omega$
	Comparator Input	$V_{DD} = 5\text{V}$		10^6		$\text{M}\Omega$
		$V_{DD} = 10\text{V}$		10^6		$\text{M}\Omega$
		$V_{DD} = 15\text{V}$		10^6		$\text{M}\Omega$
	AC-Coupled Signal Input Voltage Sensitivity	$C_{SERIES} = 1000\text{ pF}$ $f = 50\text{ kHz}$				
		$V_{DD} = 5\text{V}$		200	400	mV
		$V_{DD} = 10\text{V}$		400	800	mV
		$V_{DD} = 15\text{V}$		700	1400	mV
DEMODULATOR OUTPUT						
V_{COIN-} V_{DEM}	Offset Voltage	$R_S \geq 10\text{ k}\Omega$, $V_{DD} = 5\text{V}$		1.50	2.2	V
		$R_S \geq 10\text{ k}\Omega$, $V_{DD} = 10\text{V}$		1.50	2.2	V
		$R_S \geq 50\text{ k}\Omega$, $V_{DD} = 15\text{V}$		1.50	2.2	V
	Linearity	$R_S \geq 50\text{ k}\Omega$				
		$V_{COIN} = 2.5\text{V} \pm 0.3\text{V}$, $V_{DD} = 5\text{V}$		0.1		%
		$V_{COIN} = 5\text{V} \pm 2.5\text{V}$, $V_{DD} = 10\text{V}$		0.6		%
		$V_{COIN} = 7.5\text{V} \pm 5\text{V}$, $V_{DD} = 15\text{V}$		0.8		%
ZENER DIODE						
V_Z	Zener Diode Voltage	$I_Z = 50\text{ }\mu\text{A}$	6.3	7.0	7.7	V
R_Z	Zener Dynamic Resistance	$I_Z = 1\text{ mA}$		100		Ω

*AC Parameters are guaranteed by DC correlated testing.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Phase Comparator State Diagrams




FIGURE 2

TL/F/5968-3

Typical Waveforms




FIGURE 3. Typical Waveform Employing Phase Comparator I in Locked Condition

TL/F/5968-4





FIGURE 4. Typical Waveform Employing Phase Comparator II in Locked Condition


TL/F/5968-5

Typical Performance Characteristics



TL/F/5968-6

FIGURE 5a



TL/F/5968-13

FIGURE 5b

Note: To obtain approximate total power dissipation of PLL system for no-signal input: Phase Comparator I, $P_D(\text{Total}) = P_D(f_0) + P_D(f_{MIN}) + P_D(R_S)$; Phase Comparator II, $P_D(\text{Total}) = P_D(f_{MIN})$.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics (Continued)




FIGURE 5C




FIGURE 6a

Note: To obtain approximate total power dissipation of PLL system for no-signal input: Phase Comparator I, $P_D (Total) = P_D (f_o) + P_D (f_{MIN}) + P_D (R_S)$; Phase Comparator II, $P_D (Total) = P_D (f_{MIN})$.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics (Continued)




FIGURE 6b

TL/F/5968-16




FIGURE 6c

TL/F/5968-17

Note: To obtain approximate total power dissipation of PLL system for no-signal input: Phase Comparator I, $P_D(Total) = P_D(f_\omega) + P_D(f_{MIN}) + P_D(R_S)$; Phase Comparator II, $P_D(Total) = P_D(f_{MIN})$.

Typical Performance Characteristics (Continued)




FIGURE 7. Typical VCO Linearity vs R1 and C1

Note: To obtain approximate total power dissipation of PLL system for no-signal input: Phase Comparator I, P_D (Total) = P_D (f_o) + P_D (f_{MIN}) + P_D (R_S); Phase Comparator II, P_D (Total) = P_D (f_{MIN}).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Design Information

This information is a guide for approximating the value of external components for the CD4046B in a phase-locked-loop system. The selected external components must be within the following ranges: R1, R2 ≥ 10 kΩ, R_S ≥ 10 kΩ, C1 ≥ 50 pF.

In addition to the given design information, refer to *Figure 5* for R1, R2 and C1 component selections.

Characteristics	Using Phase Comparator I		Using Phase Comparator II	
	VCO Without Offset R2 = ∞	VCO With Offset	VCO Without Offset R2 = ∞	VCO With Offset
VCO Frequency				
For No Signal Input	VCO in PLL system will adjust to center frequency, f ₀		VCO in PLL system will adjust to lowest operating frequency, f _{min}	
Frequency Lock Range, 2f _L	2f _L = full VCO frequency range 2f _L = f _{max} - f _{min}			
Frequency Capture Range, 2f _C	$2f_C \approx \frac{1}{\pi} \sqrt{\frac{2\pi f_L}{\tau_1}}$			
Loop Filter Component Selection	<p>For 2f_C, see Ref.</p>		f _C = f _L	
Phase Angle Between Single and Comparator	90° at center frequency (f ₀), approximating 0° and 180° at ends of lock range (2f _L)		Always 0° in lock	
Locks on Harmonics of Center Frequency	Yes		No	
Signal Input Noise Rejection	High		Low	
VCO Component Selection	Given: f ₀ . Use f ₀ with <i>Figure 5a</i> to determine R1 and C1.	Given: f ₀ and f _L . Calculate f _{min} from the equation $f_{min} = f_0 - f_L$. Use f _{min} with <i>Figure 5b</i> to determine R2 and C1. Calculate $\frac{f_{max}}{f_{min}}$ from the equation $\frac{f_{max}}{f_{min}} = \frac{f_0 + f_L}{f_0 - f_L}$. Use $\frac{f_{max}}{f_{min}}$ with <i>Figure 5c</i> to determine ratio R2/R1 to obtain R1.	Given: f _{max} . Calculate f ₀ from the equation $f_0 = \frac{f_{max}}{2}$. Use f ₀ with <i>Figure 5a</i> to determine R1 and C1.	Given: f _{min} and f _{max} . Use f _{min} with <i>Figure 5b</i> to determine R2 and C1. Calculate $\frac{f_{max}}{f_{min}}$. Use $\frac{f_{max}}{f_{min}}$ with <i>Figure 5c</i> to determine ratio R2/R1 to obtain R1.

References

- G.S. Moschytz, "Miniaturized RC Filters Using Phase-Locked Loop", BSTJ, May, 1965.
 Floyd Gardner, "Phaselock Techniques", John Wiley & Sons, 1966.

หนังสืออ้างอิง

- [1] Frank R.Dungar, *Electronic Communication System*, Delmar1987
- [2] George Kennedy , *Electronic Communication System* ,McGRAW Hill,Inc 1970
- [3] Dennis Roddy, John Coolen, *Electronics Communication*, Resyon ,1981
- [4] Fred Halsall, *Data Communication, Computer Network and Open Systems*, Addison-Wesley,1992
- [5] Ramakant A.Gayakwad, *Op-Amps and Linear Integrated Circuits* ,second edition,Prentice-Hall International,1988
- [6] นิกธ สุขุมตตันติ , *การออกแบบวงจรอิเล็กทรอนิกส์* , พิมพ์ครั้งที่ 1 ตำราชุดวิศวกรรมศาสตรบัณฑิตบัณฑิตเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง พ.ศ.2533
- [7] รศ.ดร. บัณชิต โรจนอารยานนท์ , *หลักการไฟฟ้าสื่อสาร* ,สำนักพิมพ์จุฬาลงกรณ์มหาวิทยาลัย,2532

