



สเปกตรัม อนุไลเซอร์  
SPECTRUM ANALYZER



โดย  
นางสาวมิ่งขวัญ ชนระชัยพันธ์  
นางสาวรัชณี ฝ่ายหมื่นไวย  
นางสาวสุกานดา ชูเพ็ง

วัน เดือน ปี..... 17 ค.ค. 2541  
เลขทะเบียน..... 039043  
เลขเรียกหนังสือ..... T.110284 ม.556ก

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

039043

สเปกตรัม อนุไลเซอร์  
SPECTRUM ANALYZER



โดย  
นางสาวมิ่งขวัญ ธารชัยพันธ์ 37014340  
นางสาวรัชณี ฝ่ายหมื่นไวย 37014354  
นางสาวศุภานดา ชูเพ็ง 37014498

อาจารย์ที่ปรึกษา  
ดร.ทองทศ วานิชศรี

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิศวกรรมโทรคมนาคม  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ ปีการศึกษา 2540

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง สเปกตรัม อนาไลเซอร์

SPECTRUM ANALYZER

ผู้จัดทำ

- |                               |          |
|-------------------------------|----------|
| 1. นางสาวมิ่งขวัญ ชนะชัยพันธ์ | 37014340 |
| 2. นางสาวรัชณี ศ้ายหมื่นไวย   | 37014354 |
| 3. นางสาวสุกานดา ชูพิง        | 37014498 |

นางสาว กิ่งเพชร  
(ดร.ทองทศ วานิชศรี)

อาจารย์ที่ปรึกษา

สเปกตรัม อนาไลเซอร์  
SPECTRUM ANALYZER

โดย นางสาวมิ่งขวัญ ชนะชัยพันธ์ 37014340  
นางสาวรัชณี ฝ่ายหมื่นไวย 37014354  
นางสาวสุกานดา ชูเพ็ง 37014498

อาจารย์ที่ปรึกษา ดร.ทองทศ วานิชศรี

บทคัดย่อ

โครงการนี้เป็นารออกแบบและสร้างสเปกตรัม อนาไลเซอร์ที่สามารถวัดความถี่สูงสุดได้ 10 MHz มี Resolution bandwidth ที่สามารถปรับได้ตั้งแต่ 10 kHz ถึง 300 kHz สามารถปรับ scanwidth ได้ตั้งแต่ 10 kHz ถึง 10 MHz สามารถแสดงผลได้โดยใช้ Oscilloscope ( ใน mode XY ) โดยขนาดของสัญญาณจะแสดงใน log scale (Y) ส่วนความถี่จะแสดงใน linear scale (X)

ABSTRACT

This thesis represents the design and invention of Spectrum Analyzer. It can measure the maximum frequency at 10 MHz and has an adjustable resolution bandwidth from 10 kHz to 10 MHz that presents its output to an oscilloscope. The magnitude of the signal is displayed in log scale ( y-axis) and the frequency in linear scale ( x-axis ).

## สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการ	5
2.1 วงจรกรองความถี่	6
2.1.1 วงจรกรองความถี่ต่ำ	6
2.1.2 วงจรกรองช่วงความถี่	8
2.2 วงจรออสซิลเลเตอร์ควบคุมความถี่ด้วยแรงดัน	11
2.3 การกำเนิดสัญญาณฟันเลื่อย	16
2.4 วงจรดีเทคเตอร์	19
2.5 วงจรมิกเซอร์	21
2.6 วงจรขยายลอการิทึม	24
2.7 วงจรออสซิลเลเตอร์	26
บทที่ 3 การคำนวณและการสร้าง	33
3.1 วงจรกรองความถี่	34
3.1.1 วงจรกรองความถี่ต่ำ	33
3.1.2 วงจรกรองช่วงความถี่ 21.4 MHz	35
3.1.3 วงจรกรองช่วงความถี่ 455 kHz	37
3.2 วงจรออสซิลเลเตอร์ควบคุมด้วยแรงดัน	39
3.3 วงจรสัญญาณฟันเลื่อย	40
3.4 วงจรดีเทคเตอร์	41
3.5 วงจรมิเซอร์	42
3.6 วงจรขยายลอการิทึม	43
3.7 วงจรออสซิลเลเตอร์	44
บทที่ 4 การทดลองและผลการทดลอง	48
4.1 วงจรกรองความถี่	48
4.1.1 วงจรกรองความถี่ต่ำ	48
4.1.2 วงจรกรองช่วงความถี่ 21.4 MHz	50
4.1.3 วงจรกรองช่วงความถี่ 455 kHz	52
4.2 วงจรออสซิลเลเตอร์ควบคุมด้วยแรงดัน	55
4.3 วงจรสัญญาณฟันเลื่อย	57
4.4 วงจรดีเทคเตอร์	59
4.5 วงจรมิเซอร์	62
4.6 วงจรขยายลอการิทึม	64

4.7 วจรอสซิลเลเตอร์	66
4.8 ผลการทดลองสเปคตรัม อนุโมไลเซอร์	68
บทที่ 5 บทสรุปและบทวิจารณ์	74
ภาคผนวก	
หนังสืออ้างอิง	



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปภาพ

บทที่	หน้า
บทที่ 1 บทนำ	
- รูปที่ 1.1 Block diagram ของ wave analyzer	1
- รูปที่ 1.2 Block diagram ของ wave analyzer	2
- รูปที่ 1.3 Block diagram ของ swept spectrum analyzer	3
- รูปที่ 1.4 แสดงส่วนประกอบของ Heterodyne Spectrum Analyzer แบบที่มีโลคออสซิลเลเตอร์ 2 ตัว	3
บทที่ 2 ทฤษฎีและหลักการ	
- รูปที่ 2.1 แสดงบล็อกไดอะแกรมการทำงานของ Spectrum Analyzer 2.1 วงจรกรองความถี่	5
- รูปที่ 2.1.1 แสดงผลคอบสนองของวงจรกรองความถี่ทั้ง 4 แบบ	7
- รูปที่ 2.1.2 การกรองความถี่ในลักษณะสัญญาณต่างๆ	9
- รูปที่ 2.1.3 การต่อวงจรความถี่ต่ำกับวงจรกรองความถี่สูงเข้าด้วยกัน	9
- รูปที่ 2.1.4 การต่อวงจรความถี่ต่ำกับวงจรความถี่สูง	10
2.2 วงจรออสซิลเลเตอร์ควบคุมความถี่ด้วยแรงดัน	
- รูปที่ 2.2.1 วงจร Colpitts oscillator	13
- รูปที่ 2.2.2 วงจรเสมือนของ L ที่ความถี่สูง	13
- รูปที่ 2.2.3 วงจรเสมือนของ C ที่ความถี่สูง	14
- รูปที่ 2.2.4 วงจรรีโซเนเตอร์	14
- รูปที่ 2.2.5 วงจรออสซิลเลเตอร์	15
2.3 การกำเนิดสัญญาณฟันเลื่อย	
- รูปที่ 2.3.1 สัญญาณฟันเลื่อยแบบเชิงเส้น	16
- รูปที่ 2.3.2 วงจรกำเนิดสัญญาณรูปสามเหลี่ยม	17
- รูปที่ 2.3.3 วงจรกำเนิดสัญญาณฟันเลื่อย	18
2.4 วงจรดีเทคเตอร์	
- รูปที่ 2.4.1 แสดงวงจร Half-wave rectifier	19
- รูปที่ 2.4.2 แสดงวงจร Precision Half-wave rectifier	20
2.5 วงจรมิกเซอร์	
- รูปที่ 2.5.1 ตัวอย่างมิกเซอร์ภาคเครื่องรับ	21
- รูปที่ 2.5.2 วงจรบาลานซ์มิกเซอร์ ชนิดพาสซีฟ	22
- รูปที่ 2.5.3 วงจรบาลานซ์มิกเซอร์ ชนิดแอกทีฟ แบบใช้ FET	22
- รูปที่ 2.5.4 วงจรบาลานซ์มิกเซอร์ ชนิดแอกทีฟ แบบใช้ IC	22
- รูปที่ 2.5.5 วงจรมิกเซอร์แบบไม่สมดุล	23

2.6 วงจรขยายลอการิทึม	
- รูปที่ 2.6.1 The transdiode logarithmic amplifier	24
- รูปที่ 2.6.2 แสดงวงจรขยายลอการิทึม	24
2.7 วงจรออสซิลเลเตอร์	
- รูปที่ 2.7.1 แผนผังของเฟสล็อกกลุป	26
- รูปที่ 2.7.2 แผนผังของหน่วยสังเคราะห์ความถี่	27
- รูปที่ 2.7.3 PLL แบบพริสเกลเลอร์	29
- รูปที่ 2.7.4 แสดงวงจรสังเคราะห์ความถี่ที่ใช้วงจรหารแบบพริสเกลเลอร์	29
- รูปที่ 2.7.5 วงจรออสซิลเลเตอร์อ้างอิง และตัวอย่าง IC	31
- รูปที่ 2.7.6 ตัวอย่างวงจรรูปฟิลเตอร์	31
บทที่ 3 การคำนวณและการสร้าง	
3.1 วงจรกรองความถี่	
- รูปที่ 3.1.1 วงจรกรองความถี่ต่ำคัทออฟที่ 10 MHz	34
- รูปที่ 3.1.2 แสดงกราฟคุณลักษณะของวงจรกรองความถี่ต่ำ จากการ ออกแบบ โดยใช้ Simulator	35
- รูปที่ 3.1.3 Coupled resonators	36
- รูปที่ 3.1.4 แสดงวงจรกรองช่วงความถี่ 21.4 MHz ที่ออกแบบได้	36
- รูปที่ 3.1.5 แสดงวงจรกรองช่วงความถี่ 455 kHz ที่ออกแบบได้	37
3.2 วงจรออสซิลเลเตอร์ควบคุมด้วยแรงดัน	
- รูปที่ 3.2.1 แสดงวงจรออสซิลเลเตอร์ควบคุมด้วยแรงดันที่ออกแบบได้	39
3.3 วงจรสัญญาณพินเลี้ยง	
- รูปที่ 3.3.1 วงจรสร้างสัญญาณพินเลี้ยง	40
3.4 วงจรดีเทคเตอร์	
- รูปที่ 3.4.1 วงจร Full-wave rectifier ประกอบไปด้วย Half-wave rectifier	41
3.5 วงจรมิกเซอร์	
- รูปที่ 3.5.1 แสดงวงจร Ring Balance Modulator	42
3.6 วงจรขยายลอการิทึม	
- รูปที่ 3.6.1 แสดงวงจรขยายลอการิทึม	43
3.7 วงจรออสซิลเลเตอร์	
- รูปที่ 3.7.1 แสดง block diagram ของ MC145152 - 2	44
- รูปที่ 3.7.2 แสดงวงจร Presettable Counter	44
- รูปที่ 3.7.3 แสดงวงจรสังเคราะห์ความถี่	47
บทที่ 4 การทดลองและผลการทดลอง	
4.1 วงจรกรองความถี่	
- รูปที่ 4.1.1 แสดงกราฟคุณลักษณะของวงจรกรองความถี่ต่ำ	

- รูปที่ 4.1.2 แสดงขนาดของสัญญาณเอาต์พุตที่ความถี่คัทออฟ 9.9 MHz	49
- รูปที่ 4.1.3 แสดงกราฟคุณลักษณะของวงจรรองช่วงความถี่ 21.4 MHz	51
- รูปที่ 4.1.4 แสดงกราฟคุณลักษณะของวงจรรองช่วงความถี่ 455 kHz ที่ BW 30 kHz	53
- รูปที่ 4.1.5 แสดงกราฟคุณลักษณะของวงจรรองช่วงความถี่ 455 kHz ที่ BW 100 kHz	53
- รูปที่ 4.1.6 แสดงสัญญาณ mix ระหว่างความถี่ 21.4 MHz และความถี่ 21.855 MHz ที่ผ่านวงจรถ่าย bandpass filter 455 kHz	54
4.2 วงจรออสซิลเลเตอร์ควบคุมด้วยแรงดัน	
- รูปที่ 4.2.1 กราฟแสดงความสัมพันธ์ของ forward voltage bias และความถี่ที่เปลี่ยนแปลง	56
- รูปที่ 4.2.2 แสดงสัญญาณที่เกิดจากการออสซิลเลทของวงจรถ่าย ความถี่ 26.4 MHz	56
4.3 วงจรสร้างสัญญาณพินเลี้ยง	
- รูปที่ 4.3.1 แสดงสัญญาณพินเลี้ยง 30 ms ขนาด 4.125 V	57
- รูปที่ 4.3.2 แสดงสัญญาณพินเลี้ยง 500 ms ขนาด 4.187 V	58
- รูปที่ 4.3.3 แสดงสัญญาณพินเลี้ยง 1 s ขนาด 4.250 V	58
4.4 วงจรดีเทคเตอร์	
- รูปที่ 4.4.1 แสดงสัญญาณเอาต์พุตที่ได้จากวงจรถ่าย Half-wave rectifier	59
- รูปที่ 4.4.2 แสดงสัญญาณ Full-wave ที่ได้จากวงจรถ่าย Full-wave rectifier	60
- รูปที่ 4.4.3 แสดงสัญญาณเอาต์พุตที่ได้จากวงจรถ่าย 3.4.1 จากสัญญาณ อินพุตความถี่ 455 kHz	61
4.5 วงจรมิกเซอร์	
- รูปที่ 4.5.1 แสดงสัญญาณที่ได้จากการ mix สัญญาณความถี่ 5 MHz และสัญญาณ ความถี่ 26.4 MHz	62
- รูปที่ 4.5.2 แสดงสัญญาณความถี่ 21.4 MHz เมื่อนำเอาต์พุตจาก mixer ผ่านวงจรถ่าย กรองช่วงความถี่ 21.4 MHz	63
4.6 วงจรขยายลอการิทึม	
- รูปที่ 4.6.1 กราฟแสดงความสัมพันธ์ระหว่างอินพุต (dB) และเอาต์พุต (mV)	65
4.7 วงจรออสซิลเลเตอร์	
- รูปที่ 4.7.1 แสดงเอาต์พุตที่ออกมาจากวงจรถ่าย 5	66
- รูปที่ 4.7.2 แสดงการเปรียบเทียบระหว่างความถี่อ้างอิงภายในกับความถี่ที่ได้จาก VCO	67
- รูปที่ 4.7.3 แสดงสัญญาณที่ได้จากวงจรถ่ายสังเคราะห์ความถี่ 21.855 MHz	67
4.8 ผลการทดลองสเปกตรัม อนุโมไลเซอร์	
- รูปที่ 4.8.1 แสดงการวัดสัญญาณ sine 6 MHz	68
- รูปที่ 4.8.2 แสดงการวัดสัญญาณ sine 1 MHz และ 10 MHz	68
- รูปที่ 4.8.3 แสดงการวัดสัญญาณ sine 3 MHz, 5 MHz, 7 MHz, 9 MHz และ 10 MHz	69
- รูปที่ 4.8.4 แสดงการวัดสัญญาณสี่เหลี่ยม (square wave) 1 MHz	69

- รูปที่ 4.8.5 แสดงการวัดสัญญาณ sine 2 MHz	70
- รูปที่ 4.8.6 แสดงการวัดสัญญาณสี่เหลี่ยม 2 MHz	70
- รูปที่ 4.8.7 แสดงการวัดสัญญาณ pulse train ความถี่ 1 MHz โดยใช้สเปคตรัมอานาไลเซอร์ ที่ออกแบบ	71
- รูปที่ 4.8.8 แสดงการวัดสัญญาณ pulse train ความถี่ 1 MHz โดยใช้สเปคตรัมอานาไลเซอร์ เครื่องจริง	71
- รูปที่ 4.8.9 แสดงกราฟคุณสมบัติของวงจรรองความถี่ต่ำ	73
- รูปที่ 4.8.10 แสดงผลตอบสนองทางความถี่ของวงจรรองความถี่ต่ำ โดยวัดจาก สเปคตรัมอานาไลเซอร์ที่ได้ออกแบบ	73



## สารบัญตาราง

	หน้า
บทที่ 2 ทฤษฎีและหลักการ	
2.1 วงจรกรองความถี่	
- ตารางที่ 2.1.1 แสดงตัวอย่างค่าอินดักแตนซ์และคาปาซิแตนซ์ โดยใช้ วงจรมัทเทอร์เวท	8
บทที่ 4 การทดลองและผลการทดลอง	
4.1 วงจรกรองความถี่	
- ตารางที่ 4.1.1 แสดงผลการทดลองของวงจรกรองความถี่ต่ำ	48
- ตารางที่ 4.1.2 แสดงผลการทดลองของวงจรกรองช่วงความถี่ 21.4 MHz	50
- ตารางที่ 4.1.3 แสดงผลการทดลองของวงจรกรองช่วงความถี่ 455 kHz	52
4.2 วงจรออสซิลเลเตอร์ควบคุมด้วยแรงดัน	
- ตารางที่ 4.2.1 แสดงความสัมพันธ์ของ forward voltage bias และความถี่ที่เปลี่ยนไป	55
4.6 วงจรขยายลอการิทึม	
- ตารางที่ 4.6.1 แสดงความสัมพันธ์ระหว่างสัญญาณอินพุตและเอาต์พุต	64
4.8 ผลการทดลองสเปคตรัม อนุโมไลเซอร์	
- ตารางที่ 4.8.1 แสดงผลการทดลองของวงจรกรองความถี่ต่ำ	72

## บทที่ 1

### บทนำ

เครื่อง Spectrum Analyzer เหมือนกับออสซิลโลสโคปตรงที่ใช้ในการตรวจสอบรูปคลื่น โดยที่ออสซิลโลสโคปแสดงลักษณะของรูปคลื่นในเชิงเวลา ส่วน Spectrum Analyzer แสดงลักษณะรูปคลื่นในเชิงความถี่ Spectrum Analyzer จึงใช้เป็นเครื่องมือในการตรวจลักษณะสเปกตรัม (เชิงความถี่) ของรูปคลื่น

Spectrum Analyzer เป็นเครื่องมือวัดที่ใช้ในการแสดงคุณลักษณะของสัญญาณในเชิงความถี่ (Frequency Domain) กล่าวคือ เป็นเครื่องมือที่แสดงค่าขนาดของสัญญาณที่ความถี่ต่างๆ ซึ่งสามารถแบ่งชนิดของ Spectrum Analyzer ได้ดังนี้


1. Serial Analyzer (Scanning) จะวัด Spectrum ที่ความถี่หนึ่งๆ ณ เวลาหนึ่งๆ แบ่งเป็น

- Tune Filter
- Heterodyne

2. Parallel Analyzer (simultaneous) ซึ่งใช้วัด Spectrum หลายๆ ความถี่ ณ เวลาเดียวกันแบ่งออกเป็น

- Filter Bank
- Indirect Analyzer
- Fourier Analyzer

จากโครงงานได้ทำการออกแบบ Spectrum Analyzer ซึ่งทำงานที่ย่านความถี่ 0 Hz จนถึง 10MHz จึงเลือกใช้วิธี swept heterodyne the wave analyzer (wave meter) ใช้วัดความถี่หนึ่ง ณ เวลาหนึ่ง โดยใช้ filter 1 ตัวทำการจูนในย่านความถี่ที่ต้องการดังรูป




รูปที่ 1.1 block diagram ของ wave analyzer

วงจรแบบค้ำพาสฟิลเตอร์จูนความถี่ในย่านที่ต้องการได้ยาก ดังนั้น wave analyzer จึงไม่ค่อยใช้การจูนความถี่ของ filter แต่จะกำหนดให้ความถี่ของ filter คงที่ที่ความถี่ IF (intermediate frequency) และเรียก filter นี้ว่า IF filter

Block diagram อย่างง่าย ๆ ของ wave analyzer แสดงดังรูปที่ 1.2 โดยมีองค์ประกอบสำคัญ คือ mixer ซึ่งประกอบไปด้วย 3 ส่วน ได้แก่ สัญญาณอินพุต สัญญาณจาก โลคอสซิลเลเตอร์ (Local Oscillator) และ สัญญาณเอาต์พุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.2 block diagram ของ the wave analyzer

สัญญาณอินพุต  $V_{RF} = A \cos(2\pi f_{RF}t)$

สัญญาณจาก โลคอลลอสซิลเลเตอร์  $V_{LO}(t) = \cos(2\pi f_{LO}t)$

สัญญาณเอาต์พุตของวงจรมิกเซอร์  $V_{IF}(t) = A \cos(2\pi f_{RF}t) \cos(2\pi f_{LO}t)$


$$V_{IF}(t) = \frac{A}{2} [\cos(2\pi f_{RF}t + 2\pi f_{LO}t) + \cos(2\pi f_{RF}t - 2\pi f_{LO}t)]$$

เอาต์พุตของมิกเซอร์ที่ได้เป็นความถี่ผลบวกและความถี่ผลต่างของ โลคอลลอสซิลเลเตอร์และสัญญาณอินพุตแต่จะใช้ผลต่าง จากลักษณะนี้เป็นแบบ Superheterodyne block diagram โดยมี IF filter ซึ่งจูนที่ความถี่กลาง ความถี่มิกเซอร์ใช้เป็นคลื่นความถี่อินพุตให้เป็นความถี่กลาง ส่วนความถี่อื่นๆที่เหลือจะถูกกำจัดออกไปโดย IF filter

สัญญาณอินพุตที่เข้ามามีการเปลี่ยนความถี่ ดังนั้นเพื่อให้เอาต์พุตของมิกเซอร์เป็นความถี่กลาง ความถี่ของ โลคอลลอสซิลเลเตอร์ต้องมีการจูนซึ่งเป็นการง่ายกว่าที่จะสร้างวงจร filter ที่มีการจูนในย่านกว้าง

Image Frequency คือ ความถี่อินพุตที่ไม่ต้องการ แต่ผลต่างของความถี่นี้กับ โลคอลลอสซิลเลเตอร์ได้เป็นความถี่ IF ซึ่ง Image Frequency จะมีค่าเป็น 2 เท่าของความถี่อินพุตที่ต้องการ


Image Frequency จะเกิดกับกรณีที่มีความถี่ IF สูงกว่าความถี่อินพุตและแก้ปัญหานี้ได้ โดยการใช้ไลปาสฟิลเตอร์ที่ภาคอินพุตของการ Superheterodyne เพื่อกำจัด Image Frequency ออกไปก่อน Spectrum Analyzer ต้องมีการกวาดค่าความถี่ของ โลคอลลอสซิลเลเตอร์



รูปที่ 1.3 block diagram ของ swept spectrum analyzer

จากรูป block diagram ของ Spectrum Analyzer พัฒนามาจาก wave analyzer โดยการใช้ vco (voltage control oscillator) มาแทนโลคอลออสซิลเลเตอร์และมี Ramp Generator ซึ่งผลิตสัญญาณเอทท์พุทที่เพิ่มขึ้นแบบเชิงเส้น เพื่อนำมาขับ vco และนำมาแสดงในแกนนอน ส่วนแกนตั้งเป็นสัญญาณที่ผ่านโลพาสฟิลเตอร์และถูกคิเทคแล้ว

block diagram ที่ใช้ mixer / ภาค IF 1 ตัว เรียกว่า Single conversion receive ค่าความถี่ IF สูง ทำให้การกำจัด Image Frequency ได้ง่าย แต่ IF filter แบบคิเทคและคิเทคเด็คเตอร์จะสร้างยากที่ความถี่สูงๆ ซึ่งในทางกลับกัน filter แบบคิเทคและคิเทคเด็คเตอร์สร้างง่ายที่ความถี่ต่ำแต่จะมีปัญหาในการกำจัด Image Frequency ดังนั้นจึงใช้ Multiple conversion stage cascaded โดยแต่ละ Stage ประกอบด้วย Mixer , โลคอลออสซิลเลเตอร์ และ IF filter ดังรูป




รูปที่ 1.4 แสดงส่วนประกอบของ Heterodyne Spectrum Analyzer แบบที่มี  
โลคอลออสซิลเลเตอร์ 2 ตัว (Superheterodyne)

Superheterodyne Analyzer มีการใช้โวลต์สโตนอสซิลเลเตอร์ 2 ตัว สำหรับแยกในการจูนความถี่ตัวหนึ่ง และอีกตัวหนึ่งใช้ในการ Scanning โดยการควบคุมของสัญญาณพื้นเลื้อย ในการแยกหน้าที่กันของออสซิลเลเตอร์ จะช่วยให้การออกแบบกระทำได้ง่ายขึ้น วงจรแบบนี้มีข้อเสียอีกประการหนึ่งคือ ช่วงความถี่ในการทำงานในการสแกน ของเครื่องวัดถูกจำกัด โดยแบนด์วิดท์ ของ filter ตัวแรก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2  
ทฤษฎีและหลักการ



รูปที่ 2.1 แสดงบล็อกไดอะแกรมการทำงานของ Spectrum Analyzer

จากบล็อกไดอะแกรมตามรูปที่ 2.1 เป็นการทำงานของ Spectrum Analyzer ซึ่งใช้หลักการของ Superheterodyne มีหลักการทำงาน คือ เมื่อป้อนสัญญาณอินพุตเข้ามา สัญญาณอินพุตก็จะนำมาผ่านวงจร LPF เป็นการกรองสัญญาณที่ความถี่ 10 MHz สัญญาณที่ได้จะถูกนำมาผสมกับสัญญาณที่ได้จาก VCO ซึ่งเป็นสัญญาณที่ถูกควบคุมจากวงจร Sawtooth Generator เอาท์พุทของ Mixer ที่ได้เป็นความถี่ผลบวกและความถี่ผลต่าง แต่ในการทดสอบนี้จะเลือกใช้ความถี่ผลต่าง และนำสัญญาณที่ได้มาผ่าน BPF ที่ 21.4 MHz ซึ่งจะคัดเลือกเอาเฉพาะความถี่ IF ออกมาโดยสัญญาณที่ได้จะถูกนำมาผสมกับ Local oscillator อีกครั้งหนึ่งและนำไปแสดงบนหน้าจอเป็นแอมพลิจูดของสัญญาณที่สนใจ

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษานี้เท่านั้น เมื่อผู้ใดที่นำเอกสารนี้ไปเผยแพร่โดยไม่ได้รับอนุญาตถือว่าผิดกฎหมาย

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผ่าน BPF ที่จะกรองสัญญาณในช่วงค่าแบนด์วิดท์ต่าง ๆ ณ ความถี่กลางที่ 455 KHz สัญญาณที่ได้จะนำมาผ่าน วงจรขยายลอการิทึมแล้วทำการดีเทคสัญญาณออกมา

ในการแสดงผลจะแสดงทางหน้าจอของออสซิลโลสโคป โดยแสดงเป็นแกน X และแกน Y ซึ่งแกน X จะนำมาจากสัญญาณของวงจร Sawtooth Generator ซึ่งผลิตเอาท์พุทมาขับ VCO ส่วนแกน Y เป็นสัญญาณ ที่ผ่าน LPF , Mixer 2 ชุด และ BPF แล้วทำการดีเทคสัญญาณ

## 2.1 วงจรกรองความถี่ ( Filter )

โดยทั่วไปวงจรกรองความถี่ แบ่งออกเป็นหลายรูปแบบ


1. วงจรกรองความถี่ชนิด Analog หรือชนิด Digital
2. วงจรกรองความถี่ประเภท Passive หรือ Active
3. วงจรกรองความถี่ย่านความถี่เสียง (Audio Frequency) หรือย่านวิทยุ (Radio Frequency)

วงจรกรองความถี่ชนิด Analog ออกแบบมาเพื่อใช้กับสัญญาณ Analog ส่วนวงจรกรองความถี่ชนิด Digital ใช้งานกับสัญญาณ Analog โดยอาศัยเทคนิคทาง Digital มาช่วย ถ้าคำนึงถึงชิ้นส่วน (element) ที่นำมา ประกอบเป็นวงจรกรองความถี่ แบ่งออกเป็นประเภท Passive และ Active ชิ้นส่วนวงจรที่ใช้ใน Passive Filter ได้แก่ ตัวต้านทาน (R), ตัวเก็บประจุ (C) และขดลวดเหนี่ยวนำ (L) ส่วน Active Filter ประกอบด้วยตัวขยาย สัญญาณออปทอทรานซิสเตอร์ หรือ IC ในรูป Op-Amp และ ตัวต้านทาน และตัวเก็บประจุ ทำงานร่วมกัน ตัวต้านทาน, ตัวเก็บประจุ และขดลวดเหนี่ยวนำ ถือว่าเป็นชิ้นส่วนประเภท Passive element การจะเลือกใช้ชิ้นส่วนใด นั้น ขึ้นกับย่านความถี่สัญญาณที่ต้องการให้วงจรกรองความถี่ทำงาน ยกตัวอย่าง RC Filter ใช้กับย่านความถี่เสียง (Audio Frequency) หรือ ใช้ในย่านความถี่ต่ำ (Low Frequency) ขณะที่ LC Filter หรืออาจจะกล่าวไปถึง Crystal Filter เหมาะที่จะใช้ในย่านความถี่วิทยุ (Radio Frequency) หรือย่านความถี่สูง (High Frequency) และโดยเฉพาะอย่างยิ่งเนื่องจากค่า Q หรือ Figure of merit ที่สูงของตัว Crystal ทำให้ Crystal Filter มีเสถียรภาพที่ความถี่สูงมาก ๆ คิดว่า LC Filter อีกด้วย

วงจรกรองความถี่ที่ใช้ในวงจรโทรคมนาคมนั้นพอจะแยกออกเป็น 2 ส่วน คือ ส่วนที่หนึ่งเป็น วงจรกรองความถี่ที่ใช้กับสัญญาณที่มีค่าต่ำ ๆ (สัญญาณเสียง) ในวงจรกรองความถี่พวกนี้สามารถออกแบบวงจรกรองความถี่แบบ Active ส่วนที่สองเป็นวงจรกรองความถี่ที่ใช้กับวงจรที่มีกระแสผ่านสูง เช่น วงจรกรองความถี่ในวงจรขยายกำลังส่งออกของเครื่องส่งวิทยุ เป็นต้น ในวงจรกรองความถี่แบบนี้จำเป็นต้องใช้ วงจรแบบ Passive แม้ว่าจะเกิดค่าสูญเสียก็ตาม วงจรกรองความถี่ที่ใช้กันมาก ๆ มีอยู่ 4 แบบ คือ วงจรกรองความถี่ต่ำ (Lowpass Filter) , วงจรกรองความถี่สูง (Highpass Filter) , วงจรกรองช่วงความถี่ (Bandpass Filter) และ วงจรกรองความถี่ข้าง (Bandreject Filter)

### 2.1.1 วงจรกรองความถี่ต่ำ ( Lowpass Filter )

วงจรกรองความถี่ต่ำ คือ วงจรที่ยอมให้สัญญาณความถี่ต่ำกว่าความถี่คัทออฟ (อัตราขยายของวงจรมีค่า ลดลง 3 dB หรือเอาท์พุทตกลงเหลือ 0.707 เท่า) ผ่านออกมาได้ โดยการสูญเสียน้อยที่สุด ขณะที่สัญญาณที่มีความถี่ สูงกว่าความถี่คัทออฟ (อัตราขยายผ่านจะมีการสูญเสียมาก) ถูกกันไม่ให้ผ่านวงจรมานำออกมา ไม่ควรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.1.1 แสดงผลตอบสนองของวงจรกรองความถี่ทั้ง 4 แบบ

วงจรกรองความถี่แบบบัทเทอร์เวิร์ท (Butterworth Filter) มีคุณสมบัติทางความถี่ที่ตอบสนองที่ราบเรียบ โดยเลือกค่า  $Q$  ได้พอสมควร ค่าการสูญเสียในวงจรกรองความถี่แบบนี้หาได้จากสมการ

$$A_{\text{db}} = 10 \log[1 + (\omega/\omega_c)^2]^n$$

$\omega$  = ความถี่ที่ต้องการทราบค่าการสูญเสียของสัญญาณ

$\omega_c$  = ความถี่จุดตัดของความถี่ตอบสนองคิตที่ -3 dB

$n$  = จำนวนอินดักเตอร์และคาปาซิเตอร์

ในวงจรกรองความถี่แบบบัทเทอร์เวิร์ท เมื่อทำการนอร์มอลไลซ์ (คิดเสมือนนำความต้านทาน 1 โอห์มไปต่อ) จะได้

$$A_k = 2 \sin[(2k - 1)\pi/2n]$$

$n$  = จำนวนอินดักเตอร์และคาปาซิเตอร์

$A_k$  = ค่าของรีแอกแตนซ์ (reactance) ที่แต่ละค่าของ  $k$

ค่าของ  $A_k$  หาได้ตามตารางที่ 2.1.1 สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการ scaling จะได้ว่า


$$L_{new} = \frac{K_m}{K_f} L_{old}$$

$$C_{new} = \frac{1}{K_m K_f} C_{old}$$

เมื่อ  $K_m$  คือค่าที่กำหนด  
 $K_f$  คือ  $2\pi f_c$



n	$C_1$	$L_2$	$C_3$	$L_4$	$C_5$	$L_6$	$C_7$
2	1.4142	1.4142					
3	1.0000	2.0000	1.0000				
4	0.7654	1.8478	1.8478	0.7654			
5	0.6180	1.6180	2.0000	1.6180	0.6180		
6	0.5176	1.4142	1.9319	1.9319	1.4142	0.5176	
7	0.4450	1.2470	1.8019	2.0000	1.8019	1.2470	0.4450
n	$L_1$	$C_2$	$L_3$	$C_4$	$L_5$	$C_6$	$L_7$



ตารางที่ 2.1.1 แสดงตัวอย่างค่าอินดักแตนซ์และคาปาซิแตนซ์ โดยใช้วงจรบัทเทอร์เวิร์ท

### 2.1.2 วงจรกรองช่วงความถี่ (Bandpass Filter)

วงจรกรองช่วงความถี่ จะยอมให้ความถี่ที่เหมาะสมย่านหนึ่ง ( ย่านความถี่ผ่าน ) เท่านั้นที่ผ่านไปได้ กล่าวคือ ย่านความถี่สูงและต่ำจะถูกตัดออกไว้ ช่วงของความถี่ที่ผ่านได้ ถูกเรียกว่า “ ช่วงกว้างของความถี่ ” ไม่วากรณ์ใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดแปลงเนื้อหาและต้องอ้างอิงถึงเงื่อนไขเอกสารทุกครั้งที่มีการนำไปใช้

(Bandwidth : BW) " โดยจะหาได้จาก

$$BW = f_U - f_L$$


และค่าของความถี่กลาง ( $f_o$ ) สามารถหาได้โดย

$$f_o = \sqrt{f_L f_U}$$

เมื่อ  $f_L$  และ  $f_U$  คือ lower และ upper frequency ของช่วงผ่าน

พารามิเตอร์ที่สำคัญอีกตัวหนึ่งของ bandpass filter คือค่า selectivity หรือ Q หาได้จาก  $Q = \frac{f_o}{BW}$



โดยรูปที่ 2.1.2 (a) แสดงให้เห็นถึงคุณลักษณะของแบนด์พาสฟิลเตอร์ ไม่มีรีปเปิ้ล ซึ่งทั้งสองข้างของความถี่กลาง ไม่มีการเปลี่ยนแปลง



รูปที่ 2.1.2 การกรองความถี่ในลักษณะสัญญาณต่าง ๆ กัน

วงจรกรองช่วงความถี่แบนด์กว้าง ( Wide-Band Bandpass Filter )

สามารถแยกได้เป็นวงจรกรองความถี่ต่ำและวงจรกรองความถี่สูง โดยเป็นอิสระต่อกัน และถูกนำมาต่อกันเพื่อให้ได้ผลการตอบสนองเป็นวงจรกรองช่วงความถี่ ดังรูปที่ 2.1.3




รูปที่ 2.1.3 การต่อวงจรกรองความถี่ต่ำกับวงจรกรองความถี่สูงเข้าด้วยกัน (a);

ผลการตอบสนองทางความถี่ (b)

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่สามารถนำออกจำหน่ายหรือเผยแพร่โดยไม่ได้รับอนุญาตจากเจ้าของลิขสิทธิ์ได้ หากมีข้อผิดพลาดประการใด ขออภัยและขอให้อ่านเอกสารฉบับนี้ด้วยความเข้าใจอย่างถ่องแท้

### วงจรถอดช่วงความถี่แบนด์แคบ (Narrow-Band Bandpass Filter)

จะมีค่าอัตราส่วนระหว่าง upper cutoff frequency กับ lower cutoff frequency ประมาณ 2 เท่าหรือน้อยกว่า และไม่สามารถออกแบบโดยแยกเป็นวงจรถอดความถี่ต่ำและวงจรถอดความถี่สูงได้ เหตุผลสำคัญ ดูได้จากรูปที่ 2.1.4 ซึ่งอัตราส่วนระหว่าง upper cutoff freq. กับ lower cutoff freq. มีค่าลดลง แต่จะมี loss มากขึ้นที่ความถี่กลาง ซึ่งจะเป็นข้อละเว้นสำหรับอัตราส่วนที่เข้าใกล้ 1



รูปที่ 2.1.4 การต่อวงจรถอดความถี่ต่ำกับวงจรถอดความถี่สูง (a); การประกอบผลการตอบสนองทางความถี่ (b); ผลรวมทางคณิตศาสตร์ของการลดทอน (c)

## 2.2 วงจรออสซิลเลเตอร์ควบคุมความถี่ด้วยแรงดัน (VCO)

วงจร VCO โดยทั่วไปเป็นวงจรออสซิลเลเตอร์ที่ใช้วาร์แคปเตอร์หรือวารีแคปเป็นส่วนหนึ่งในวงจร คุณสมบัติที่สำคัญของ VCO ที่ต้องคำนึงถึงก็คือเฟสลอยส์ ซึ่งเกิดจากนอยส์ในตัววาร์แคปเตอร์ ค่า Q เลื่อนไหลของวงจร ( $dn/f$ ) และคุณสมบัติในตัวอุปกรณ์แอกทีฟไม่คงที่ วงจร VCO นิยมใช้ FET เนื่องจากมีนอยส์ต่ำและอินพุตอิมพีแดนซ์มีค่าสูง แต่บางครั้งอาจใช้ไอซี เช่น เบอร์ MC 1648 ความถี่ของวงจร VCO ถูกควบคุมด้วยแรงดันควบคุมที่ป้อนมาไบแอสแก่วารีแคปในวงจร ถ้าแรงดันที่ไบแอสแก่วารีแคปเพิ่มขึ้นส่วนใหญ่ VCO จะมีความถี่เพิ่มขึ้น แต่ก็มีบางวงจรที่ทำให้ความถี่ VCO ลดลง แต่เป็นส่วนน้อย (เช่นในกรณีที่ใช้วงจรรขยายอินเวอร์เตอร์มาขยายแรงดันควบคุมก่อน)

วงจร VCO นับว่ามีความสำคัญมากที่สุดในระบบ PLL ก็ว่าได้ เพราะว่าจะเป็นตัวกำหนดเสถียรภาพของความถี่ และถ้าใช้วงจร PLL เป็นวงจรมอดูเลตสัญญาณ FM ลักษณะของวงจรถึงจะขึ้นอยู่กับความเป็นเชิงเส้นของ VCO คุณสมบัติของ VCO ที่พึงปรารถนาได้แก่

1. การแปลงแรงดันเป็นความถี่มีลักษณะเป็นเชิงเส้น
2. มีเสถียรภาพเชิงความถี่ (การเลื่อนหรือ  $dn/f$  เนื่องจากอุณหภูมิมีน้อยทั้งระยะสั้นและระยะยาว)
3. ทำงานได้ที่ความถี่สูง
4. ช่วงคามรอกกว้าง
5. ปรับคลื่นได้ง่าย

คุณสมบัติเหล่านี้ขัดแย้งในตัวอยู่บ้าง เช่น ข้อ 2 ขัดแย้งกับข้ออื่น ๆ ในกรณีนี้ก็คือออสซิลเลเตอร์ และเลือกชนิดของ VCO แล้วแต่ว่าต้องการเน้นคุณสมบัติในข้อใด วงจร VCO แบ่งเป็น 3 ชนิดซึ่งจะเรียงลำดับความเสถียรภาพของความถี่ได้ดังนี้

1. วงจรที่ใช้ผลึก
2. วงจรแกว่ง
3. วงจรอเนกระรัว (multivibrators)

สำหรับสองชนิดแรกการปรับคลื่นหรือควบคุมความถี่ทำได้โดยการปรับค่าแรงดันคร่อมไดโอดวาร์แคปเตอร์ (varactor diode) สำหรับวงจรอเนกระรัว การควบคุมโดยความถี่ทำได้โดยการเปลี่ยนแรงดันให้เป็นกระแสเพื่อไปสะสมประจุใน ตัวเก็บประจุไฟฟ้า ตัวหนึ่ง VCO ชนิดที่ใช้ในวงจรประมวลจะเป็นแบบสองชนิดหลัง ซึ่งแม้ว่าจะมีเสถียรภาพสูงแบบผลึกไม่ได้ แต่มีช่วงคามรอกที่กว้างกว่า โดยเฉพาะชนิดสุดท้าย อย่างไรก็ตาม วงจรแกว่ง LC ทำงานได้ดีที่ความถี่สูงกว่า แต่มีช่วงคามรอกที่แคบกว่า วงจรอเนกระรัวที่เป็น VCO ที่สำคัญมี 2 แบบ แบบหนึ่งใช้วงจรล้นไกของชมิทต์ (Schmitt trigger) ที่มีฮิสเทอเรซิส (hysteresis) กว้างหรือ  $V_1-V_2$  ค่าสูง ตัวเก็บประจุที่ใช้เก็บคลื่นจะสะสมและคายประจุระหว่างค่า  $V_1$  และ  $V_2$  ด้วยกระแสคงตัว  $I$  ซึ่งที่ค่าขึ้นอยู่กับแรงดันควบคุม  $V_d$  อีกแบบหนึ่งใช้วงจรออสซิลเลเตอร์ (astable) เชื่อมโยงผ่านอิมิตเตอร์ ทรานซิสซิสเตอร์ทำงานแบบไม่อ้อมตัว ทำให้ทำงานได้ที่ความถี่สูง

VCO ที่ใช้ในการประมวลผล

## 2.2.1 วงจรแกว่ง LC ควบคุมโดยไดโอดวาระกเตอร์

จะได้อัตราถี่  $f = \frac{1}{2LC}$   
C แปรค่าได้ด้วยวาระกเตอร์ไดโอด

มีคุณสมบัติคือ

1. ใช้กับความถี่สูง
2. เหมาะกับการใช้งาน
3. มีองค์ประกอบเป็นตัว ๆ
4. ช่วงคามรอยแคบ
5. ใช้ L ในวงจรรีโซแนนซ์

## 2.2.2 วงจรอเนกประสงค์ ใช้การอินทิเกรตร่วมกับวงจรล้นไกของซิมิตซ์

$$f_o = V_d g_m / 2C_o (V_2 - V_1)$$
$$g_m = V_d / i$$

มีคุณสมบัติคือ

1. ไม่ใช้ L
2. ช่วงแกว่งค่าสูง
3. ใช้กับความถี่ต่ำกว่า
4. ช่วงคามรอยปานกลาง

## 2.2.3 วงจร VCO ที่ใช้วงจรอะซิงโครนัสเชื่อมโยงผ่านอิมิตเตอร์

$$f_o = V_d g_m / 4C_o V_{be}$$
$$g_m = V_d / i$$

มีคุณสมบัติคือ


1. ไม่ใช้ L ในวงจร
2. ใช้กับความถี่สูงประมาณ 150 MHz
3. ช่วงคามรอยกว้าง

วงจร VCO มีประโยชน์มาก และควรผลิตเป็นวงจรประมวลผลช่วยให้ประยุกต์ใช้งานได้กว้างขึ้น  
และความสามารถของวงจรก็สามารถปรับปรุงได้อีก

วงจรออสซิลเลเตอร์ จะแบ่งการทำงานเป็น 2 ช่วง คือ ช่วงเริ่มต้น ซึ่งมีค่าลูบเทวนมากกว่า 1 และช่วง  
ทำงานซึ่งมีค่าเท่ากับ 1 ดังนั้นย่านการทำงานของแอมพลิไฟเออร์จะต้องเป็นชนิดไม่เป็นเชิงเส้น ทั้งนี้ เพื่อรักษา  
เสถียรภาพของขนาดของสัญญาณเอาต์พุตไว้ ซึ่งเป็นเหตุให้สัญญาณที่ได้ออกมาไม่มีฮาร์โมนิคต่างๆร่วมอยู่มาก

เพื่อลดขนาดของฮาร์โมนิคต่างๆให้น้อยลงนั้น จะใช้วิธีลดค่าเกนเริ่มต้น เพื่อไม่ให้แอมพลิไฟเออร์ทำ  
งานเข้าสู่ย่านที่ไม่เป็นเชิงเส้นมากเกินไป ดังเช่น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2.1 วงจร colpitts oscillator

ปรกติเราจะใช้ common base transistor เป็นแอมพลิไฟเออร์ เพราะมีการตอบสนองต่อความถี่สูงได้ และมี phase shift ( $\phi$ ) ระหว่างอินพุตกับเอาต์พุตน้อย

- การแก้ไขไม่ทำให้ทรานซิสเตอร์ทำงานเข้าสู่ย่าน non-linear มากเกินไป


∵ เนื่องจากคircuit วงจรชนิด common base ดังนั้น input resistance จะมีค่าประมาณเท่ากับ

$$\frac{KT/q}{I_{BQ}} \approx \frac{0.026}{I_{BQ}}$$

ซึ่งมีค่าน้อย ฉะนั้นจะเห็นว่าจะต้องใช้อัตราส่วนของโวลต์เตจสำหรับ capacitive

voltage divider ที่มาก ซึ่งทำได้ยาก และวงจรจะมีค่าอัตราขยายเริ่มต้นที่สูงมากเกินไป แก้ไขโดยการต่อความต้านทานอนุกรมกับ input resistance ซึ่งจะทำให้สามารถลดค่าอัตราขยายเริ่มต้นได้ โดยค่าความต้านทานนี้ขึ้นกับทรานซิสเตอร์และการทดลอง


- การต่อวงจรเป็นชนิด common base อาจพิจารณาได้ว่าทรานซิสเตอร์จะทำตัวเสมือนเป็นตัวจ่ายกระแสต่อขานานกับอินดักเตนซ์



รูปที่ 2.2.2 วงจรเสมือนของ L ที่ความถี่สูง

และในทางปฏิบัติไม่สามารถเลือก C ที่มีค่ามากๆ ได้ เนื่องจาก C จะเกิด self resonance

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.23 วงจรเสมือนของ C ที่ความถี่สูง

- ประสิทธิภาพ


จากรูปที่ 2.26 จะเห็นว่าวงจร RLC resonator มีความต้านทาน 3 ตัวขนานกันอยู่ คาปาซิเตอร์ และความต้านทาน 3 ตัว คือ

1. ความต้านทานซึ่งแทนค่าการสูญเสียของ L
2. ความต้านทานซึ่งถูกแปลงจาก input resistance ของทรานซิสเตอร์
3. โหลด

โดย capacitive voltage divider



รูปที่ 2.24 วงจรรีโซเนเตอร์




รูปที่ 2.25 วงจรออสซิลเลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.3 การกำเนิดสัญญาณฟันเลื่อย (Sawtooth Wave Generator)

สัญญาณฟันเลื่อยในอุดมคติ (ideal) จะต้องทำงานอย่างเป็นเชิงเส้นจากค่าแรงดันต่ำสุดไปหาค่าแรงดันสูงสุด และสลับกลับ (retrace) อย่างรวดเร็วกลับไปยังระดับแรงดันต่ำสุดค่าเดิม สัญญาณฟันเลื่อย แสดงดังรูปที่ 2.3.1



รูปที่ 2.3.1 สัญญาณฟันเลื่อยแบบเชิงเส้น

จากรูปที่ 2.3.1 แสดงสัญญาณฟันเลื่อยแบบเชิงเส้น แบ่งส่วนของสัญญาณออกเป็น 2 ส่วน คือ ส่วนลาดขึ้นแบบเชิงเส้น (linear rising) เรียกว่าแรงดันเรมปี (ramp voltage) มีช่วงเวลากวาด  $T$  (sweep time) แรงดันของเรมปีจะเปลี่ยนแปลงจากค่าต่ำ ( $V_{min}$ ) ไปค่าสูง ( $V_{max}$ ) คือเริ่มกวาดจากขอบซ้ายของหน้าจอไปยังขอบขวา เมื่อสุดขอบขวาแล้วจะต้องสลับกลับเป็นส่วนของที่สอง มีช่วงเวลาสลับกลับ  $T_r$  (retrace time) ซึ่งจะต้องมีเวลาช่วงที่สั้นที่สุด เพื่อจะได้เริ่มทำงานใหม่อย่างรวดเร็ว ในช่วงสลับกลับนี้จุดปืนอิเล็กตรอนจะต้องหยุดทำงาน จะไม่เห็นเส้นสลับกลับบนจอภาพ



สัญญาณรูปฟันเลื่อยที่ดีจะต้องมีคุณสมบัติดังนี้

1. กวาดได้เป็นเชิงเส้น
2. มีการสลับกลับรวดเร็ว
3. ควบคุมความถี่และปรับแต่งได้ง่าย
4. ชิงโครไนซ์ได้ง่าย



วงจรกำเนิดสัญญาณฟันเลื่อยมีอยู่ด้วยกันหลายแบบ ตั้งแต่วงจรกำเนิดแบบง่าย ๆ ใช้ RC จนถึงวงจรกำเนิดที่มีประสิทธิภาพสูง เช่น ทรานซิสเตอร์

สิ่งที่แตกต่างกันระหว่างสัญญาณรูปสามเหลี่ยม (triangular) และสัญญาณรูปฟันเลื่อย (sawtooth) ก็คือ ช่วงเวลาขาขึ้น (rise time) ของสัญญาณสามเหลี่ยมจะเท่ากับช่วงเวลาขาลง (fall time) เสมอ นั่นคือ เวลาทั้งหมดที่แกว่ง (swing) จาก  $-V_{max}$  ถึง  $+V_{max}$  จะเท่ากับเวลาที่แกว่งจาก  $+V_{max}$  ถึง  $-V_{max}$  ในทางตรงกันข้ามสัญญาณฟันเลื่อยเวลาขาขึ้นจะไม่เท่ากับเวลาขาลง นั่นคือ เวลาขาขึ้นอาจจะเร็วกว่าขาลงหรือในทางกลับกัน วงจรสร้างสัญญาณสามเหลี่ยมสามารถที่จะดัดแปลงให้เป็นวงจรสร้างสัญญาณฟันเลื่อยได้ โดยการป้อนแรงดันกระแสตรง (dc voltage) เข้าไปที่ขานอนอินเวอร์ตติ้ง ของอินทิเกรเตอร์ A2 ซึ่งทำได้โดยการใช้เครื่องวัดระดับไฟฟ้า (Potentiometer) และต่อเข้ากับ  $+V_{cc}$  และ  $-V_{ee}$  ระดับของดีซีโวลต์อยู่ที่ป้อนอยู่ในเอาต์พุตของ A2 ขึ้นอยู่

กับการปรับค่า  $R_4$  สมมติให้  $A_1$  เป็นสัญญาณสี่เหลี่ยม (square) และปรับค่า  $R_1$  ให้มีระดับค่าไฟดิซีที่แน่นอน นั่นก็หมายความว่า เอาท์พุทของ  $A_2$  จะได้รูปสัญญาณสามเหลี่ยมออกมาซึ่งจะทับอยู่ในระดับไฟดิซี ซึ่งขึ้นอยู่กับค่า  $R_4$  ค่าคือ ไซเคิล (duty cycle) ของสัญญาณสี่เหลี่ยมหาได้จากขั้ว (Polarity) และขนาด (Amplitude) ของระดับไฟดิซี ค่าคือ ไซเคิลที่มีค่าน้อยกว่า 50% จะทำให้เกิดสัญญาณฟันเลื่อยขึ้นที่เอาท์พุทของ  $A_2$  (ดูที่รูป 2.3.3 a) ถ้าปรับค่า  $R_4$  ให้อยู่ตรงกลางพอดีจะได้สัญญาณสามเหลี่ยมที่เอาท์พุทของ  $A_2$  และที่ตำแหน่งอื่นๆ จะได้สัญญาณฟันเลื่อย ถ้าปรับค่อนไปทาง  $-V_{EE}$  ช่วงเวลาขาขึ้นของสัญญาณฟันเลื่อยจะมากกว่าช่วงเวลาขาลง ในทางตรงข้าม ถ้าปรับให้ค่อนไปทาง  $+V_{CC}$  ช่วงเวลาขาลงจะมากกว่าเวลาขาขึ้น ดังนั้นความถี่ของสัญญาณฟันเลื่อยลดลงถ้า  $R_4$  ถูกปรับให้ค่อนไปทาง  $+V_{CC}$  หรือ  $-V_{EE}$  อย่างไรก็ตามขนาดของสัญญาณไม่ขึ้นกับการปรับค่า  $R_4$



รูปที่ 2.3.2 วงจรกำเนิดสัญญาณรูปสามเหลี่ยม (a) รูปสัญญาณ :  $A_1$  และ  $A_2$  dual op-amp (b)



รูปที่ 2.3.3 วงจรกำเนิดสัญญาณฟันเลื่อย : A1 และ A2 dual op-amp, D1 และ D2 (a) รูปสัญญาณเอ๊าท์พุท (b)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




## 2.4 วงจรดีเทกเตอร์ (Detector)

### Half-wave Precision Rectifier

Half-wave Precision rectifier ประกอบด้วย inverting amplifier ดังรูปที่ 2.4.1 โด โอดต่ออนุกรมกับ  $R_F$  แสดงดังรูปที่ 2.4.1 ได้เอาที่พุกที่จุดต่อระหว่างโดโอดกับ  $R_F$  ขั้ว (polarity) ของการ rectify มาได้จากทิศทางของโดโอด ในรูป 2.4.1 (a) ทิศทางของกระแสไหลผ่าน  $R_F$  หากาทิศทางของโดโอด และทิศทางของกระแสที่นำไปสู่ขั้วของโวลเตจเอาต์พุท ส่วนโดโอดตัวที่สอง ( $D_2$ ) ในรูป 2.4.1 (b) ต่ออยู่ระหว่างเอาต์พุทของออปแอมป์และจุดรวม(อินพุทขาลบ) ป้องกันการ saturate ของออปแอมป์จากส่วนที่ไม่ต้องการ (unwanted half-cycle) อัตราขยายแรงดัน (voltage gain) ระหว่าง  $V_{in}$  และ  $V_{out}$  คือ  $-(R_F/R_1)$  อัตราการขยายของวงจรสามารถเปลี่ยนได้ด้วยการเปลี่ยนค่าของรีซิสเตอร์นั้นคือ  $R_1$  หรือ  $R_F$



(a) Basic half wave rectifier circuit



(b) Half wave precision rectifier circuit

รูปที่ 2.4.1 แสดงวงจร half-wave rectifier


จากรูปที่ 2.4.2 เป็น inverting half-wave rectifier ซึ่งพิจารณาได้ดังนี้

เมื่อ  $V_i > 0\text{ V}$  โวลเตจที่อินพุทขาลบ ( $V_n$ ) และโวลเตจที่อินพุทขาบวก ( $V_p$ ) ของออปแอมป์ =  $0\text{ V}$  กระแสไหลผ่าน  $R_1$  จะต้องไหลจากซ้ายไปขวาในรูป กระแสผ่าน  $D_1$  เท่านั้น ดังนั้นที่เอาต์พุทของออปแอมป์ จะมีค่าประมาณ  $-0.7\text{ V}$  กระแสไม่สามารถไหลผ่าน  $R_2 - D_2$  ดังนั้น  $D_2$  จะอยู่ในสถานะปิดและ

$$V = 0\text{ V} \quad \text{สำหรับ} \quad V_i > 0\text{ V}$$

เมื่อ  $V_i < 0\text{ V}$  โวลเตจที่อินพุทขาลบ ( $V_n$ ) และโวลเตจที่อินพุทขาบวก ( $V_p$ ) ของออปแอมป์ =  $0\text{ V}$  กระแสไหลผ่าน  $R_1$  จากซ้ายไปขวา กระแสไหลผ่านได้เฉพาะ  $D_2$  และ  $R_2$  เท่านั้น ดังนั้น  $D_1$  อยู่ในสถานะปิดและจะได้รับความสัมพันธ์ของ  $V_{in}$  และ  $V_{out}$  คือ

$$V_o = \frac{R_2}{R_1} V_i \quad \text{สำหรับ} \quad V_i < 0\text{ V}$$



รูปที่ 2.4.2 แสดงวงจร Precision half-wave rectifier

## 2.5 วงจรมิกเซอร์ (Mixer)

วงจรมิกเซอร์แบ่งออกได้เป็น 2 ประเภท คือประเภทแอคทีฟ (active) ใช้ทรานซิสเตอร์หรือไอซี รวมทั้งอุปกรณ์อื่นๆ ที่ให้อัตราการขยาย (ในการผสมคลื่น) และประเภทพาสซีฟ (passive) ใช้ไดโอด ซึ่งไม่มีการขยายสัญญาณ


นอกจากนี้ เราอาจแบ่งวงจรมิกเซอร์ได้เป็น 2 ประเภท คือ สมดุลหรือบาลานซ์ กับแบบไม่สมดุล หรือ อับบาลานซ์ วงจรมิกเซอร์แบบสมดุลนี้ เราต้องวงจรให้ขั้วอินพุตหรือเอาต์พุตของวงจรมิกเซอร์ ไม่เกิดปฏิกิริยาซึ่งกันและกัน (สัญญาณไม่เล็ดลอดระหว่างขั้ว) คุณสมบัตินี้เราเรียกว่า การแยกระหว่างขั้ว หรือ ไอโซเลชัน และมีขั้วเอาต์พุต 1 ขั้ว คือสัญญาณ IF ( หรือ RF ) จากรูปที่ 2.5.1 ลองพิจารณาในกรณีของภาครับจะเห็นว่า การกระจายคลื่นออกไปได้ และการแยกระหว่างขั้ว RF กับขั้ว IF จะช่วยมีให้สัญญาณที่มีความพอดีตรงกับความถี่ IF เล็ดลอดเข้าไปสู่วงจรขยาย IF ในกรณีของภาคส่งก็พิจารณาในทำนองเดียวกัน




รูปที่ 2.5.1 ตัวอย่างมิกเซอร์ภาคเครื่องรับ (ก) และมิกเซอร์ของภาคเครื่องส่ง (ข)

สำหรับวงจรมิกเซอร์แบบไม่สมดุลนั้น มีคุณสมบัติการแยกระหว่างขั้วไม่ดีเหมือนกับแบบสมดุล ถ้าต้องการให้มีการแยกสัญญาณดี ต้องใช้ฟิลเตอร์ช่วยในการกรองสัญญาณต่างหากอีก


ดูตัวอย่างวงจรมิกเซอร์แบบไม่สมดุล รูปที่ 2.5.2 ซึ่งใช้ในภาคเครื่องรับ ไดโอดที่ใช้ต้องมีคุณสมบัติเหมือนกัน และหม้อแปลงก็จะต้องสมมาตรกับจุดกลาง วงจรในรูปที่ 2.5.2 (ข) จะแตกต่างจากรูปที่ 2.5.2 (ก) ตรงที่ใช้จำนวนไดโอดเพิ่มอีก 4 ตัว เพื่อให้เหมาะกับการผสมสัญญาณที่ความถี่มากกว่า (เช่นมิกเซอร์ในภาคเครื่องส่ง)






รูปที่ 2.5.2 วงจรบาลานซ์มิกเซอร์ ชนิดพาสซีฟ

ในรูปที่ 2.5.3 แสดงวงจรบาลานซ์มิกเซอร์แบบแอคทีฟ ซึ่งให้อัตราขยายในการผสมคลื่น ( แทนที่จะให้อัตราสูญเสียในการผสมคลื่นเหมือนกับแบบพาสซีฟ ) และรูปที่ 2.5.4 เป็นวงจรบาลานซ์มิกเซอร์อีกแบบหนึ่งที่ใช้ไอซี




รูปที่ 2.5.3 วงจรบาลานซ์มิกเซอร์ ชนิดแอคทีฟ แบบใช้ FET



รูปที่ 2.5.4 วงจรบาลานซ์มิกเซอร์ ชนิดแอคทีฟ แบบใช้ IC

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ การนำเอกสารนี้ไปใช้โดยไม่ขออนุญาตจากเจ้าของลิขสิทธิ์ ถือว่าผิดกฎหมาย หากมีข้อผิดพลาดประการใด ขออภัยไว้ ณ ที่นี้ และขอสงวนสิทธิ์ในเนื้อหาและข้อมูลของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรมิกเซอร์แบบไม่สมดุลแสดงไว้ในรูปที่ 2.5.5 (ข) ซึ่งใช้ MOSFET คุณสมบัติของวงจร คือมีการแยกแยะระหว่างขั้วออสซิลเลเตอร์กับสายอากาศค่อนข้างดี แต่ระหว่างขั้ว RF และขั้ว IF ไม่ค่อยดี เราจำเป็นต้องใช้ฟิลเตอร์ช่วยกรองความถี่เพื่อกำจัดสัญญาณ RF มิให้เล็ดลอดเข้าขั้ว IF ใ ในรูปที่ 2.5.4 (ก) เราใช้ JFET โดยป้อนสัญญาณออสซิลเลเตอร์เข้าทางซอส และสัญญาณ RF เข้าทางเกต ซึ่งคุณสมบัติการแยกแยะระหว่างขั้ว RF กับขั้ว ออสซิลเลเตอร์จะไม่ค่อยดี



รูปที่ 2.5.5 วงจรมิกเซอร์แบบไม่สมดุล

**2.6 วงจรขยายลอการิทึม (Logarithmic Amplifier)**

วงจขยายลอการิทึม จะมีขนาดของสัญญาณ output แปรผันตามค่า log ของสัญญาณ input หรือ


$$V_o = \log V_i \quad (1)$$

อุปกรณ์ที่ใช้ในวงจขยายลอการิทึม เป็นอุปกรณ์ nonlinear เช่น ไดโอด หรือ ทรานซิสเตอร์ ซึ่งมีการทำงานในฟังก์ชันของลอการิทึม โวลเตจที่ตกคร่อมตัวไดโอด ( $V_D$ ) เป็นฟังก์ชันของกระแสที่ไหลผ่านตัวไดโอด โดยมีความสัมพันธ์คือ

$$V_D = A \log(I) \quad (2)$$

โดยที่ค่าคงที่ A ขึ้นอยู่กับคุณสมบัติของสารกึ่งตัวนำในไดโอด

สำหรับการสร้างวงจขยายลอการิทึม ที่จะใช้งานได้จริง จะนิยมใช้ทรานซิสเตอร์มากกว่าไดโอด ดังแสดงในรูปที่ 2.6.1




รูปที่ 2.6.1 The transdiode logarithmic amplifier

วงจขยายลอการิทึมแบบทรานส์ไดโอด ดังรูปที่ 2.6.1 ใช้สมการที่ ( 2 ) เป็นพื้นฐาน ซึ่งโวลเตจที่ตกคร่อมไดโอด ก็คือ โวลเตจระหว่างเบส-อิมิตเตอร์ ของทรานซิสเตอร์ และกระแสคือกระแสคอลเลคเตอร์ ดังนั้น

$$V_{BE} = A \log(I_C) \quad (3)$$

จากวงจรรูปที่ 2.6.1 เราสามารถปรับปรุงวงจรให้ใช้งานได้จริง ดังรูปที่ 2.6.2 ตัวเก็บประจุ ที่ต่อคร่อมทรานซิสเตอร์แบบ npn เป็นตัวลด ac gain ในขณะที่ไดโอดป้องกัน reverse voltage ที่มากเกินไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับรูปที่ 2.6.2 แสดงวงจขยายลอการิทึม มอนูญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดย  $R_1$  ถูกกำหนดโดย

$$R_1 \geq \frac{(V_i)_{\max}}{(I_C)_{\max}} \quad (4)$$

และ

$$R_1 \leq \frac{(V_i)_{\min}}{\text{input - bias - current - of - op - amp}} \quad (5)$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.7 วงจรออสซิลเลเตอร์

### 2.7.1 วิธีสังเคราะห์ความถี่

วงจรถึงเคราะห์ความถี่คือ วงจรที่ทำหน้าที่ผลิตสัญญาณความถี่ ขนาดพอเหมาะและให้มีความถี่ตามที่เรากำหนด(คือสั่งหรือ โปรแกรมได้) การโปรแกรมสามารถทำได้โดยการตั้งสวิทช์หรือกดปุ่มช่วงความถี่ใช้งานของวงจรถึงเคราะห์ความถี่จะจำกัดอยู่ในช่วงความถี่ที่แน่นอนแล้วแต่การใช้งานและความละเอียดของความถี่ที่เปลี่ยนได้ที่ละขั้นเรียกว่า เรโซลูชัน (RESOLUTION)


วิธีสังเคราะห์ความถี่สามารถแบ่งออกได้เป็น 2 วิธีคือ

1.วิธีสังเคราะห์โดยตรง (DIRECT SYNTHESIS) ซึ่งต้องใช้ความถี่หลายค่ามาผสมกัน เพื่อให้ได้ความถี่ที่ต้องการ โดยปกติต้องใช้แร่บังคับความถี่หลายชุด

2.วิธีสังเคราะห์โดยอ้อม (INDIRECT SYNTHESIS) วิธีนี้อาศัยเฟสล็อกกลูป (PHASE LOCK LOOP) เรียกว่า PLL

### 2.7.2 เฟสล็อกกลูป

เฟสล็อกกลูปเป็นระบบป้อนกลับที่บังคับให้วงจรรออสซิลเลเตอร์มีความถี่หรือเฟสเปลี่ยนแปลงไปตามความถี่ หรือเฟสของสัญญาณอ้างอิงภายนอกเฟสล็อกกลูปประกอบด้วยภาคสำคัญ 3 ภาค คือ ภาคเทียบ หรือ เฟสดีเทกเตอร์ (PHASE DETECTOR) ภาคฟิลเตอร์ (LOOP FILTER) และภาควีซีโอ (VCO) (ดูรูปข้างล่าง) ในที่นี้สมมติว่า เราต่อเอาท์พุทจากวงจรวีซีโอ



รูปที่ 2.7.1 แผนผังของเฟสล็อกกลูป

สมมติว่า มีสัญญาณความถี่อ้างอิงภายนอกเป็นสัญญาณรายคาบ (PERIODIC) เข้ามาที่อินพุท ภาคเทียบเฟสมีหน้าที่เปรียบเทียบเฟสระหว่างสัญญาณอ้างอิงกับสัญญาณจากวีซีโอ เอาท์พุทที่ได้จากภาคเฟสดีเทกเตอร์จะเป็นแรงดันที่มีแอมพลิจูดเป็นสัดส่วนกับผลต่างในเฟสของสัญญาณทั้งสอง ที่ทำการเปรียบเทียบแรงดันผลต่างนี้ป้อนไปให้วงจรฟิลเตอร์ชนิด โลพาธกรองความถี่เอาแต่เฉพาะความถี่ต่างๆ ที่ต้องการ เพื่อส่งไปควบคุมการออสซิลเลทของวีซีโอต่อไป

เมื่อลูปอยู่ในสภาวะล็อก (lock) ความถี่ของวีซีโอจะเท่ากับความถี่ของสัญญาณอินพุทพอดี อาจจะมีเฟสแตกต่างกันไป แต่ค่าเฟสที่ภาคเฟสดีเทกเตอร์จะจ่ายแรงดันคลาดเคลื่อน (error voltage) ไปควบคุมการทำงานของเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

VCO จึงมีแอมพลิจูดคงที่เสมอ แต่ความถี่จะเปลี่ยนแปลงตามความถี่ของสัญญาณอินพุตแตกต่างกัน (constant phase difference) ในกรณีที่มิเฟสไม่ตรงกัน


เราสามารถนำเฟสล็อกกลับไปใช้สังเคราะห์ (หรือผลิต) ความถี่ที่มีความเที่ยงตรงและเสถียรภาพเทียบเท่าสัญญาณอ้างอิงได้ วงจรนี้เรียกว่า วงจรสังเคราะห์ความถี่ ระบบสังเคราะห์ความถี่นี้จะช่วยให้เราสามารถสังเคราะห์สัญญาณเอาท์พุท(จากวีซีโอ)ให้มีความถี่ตามต้องการได้หลายความถี่ โดยมีความเที่ยงตรงและเสถียรภาพสูงเทียบเท่าคริสตอลออสซิลเลเตอร์

เฟสล็อกยังมีประโยชน์อื่นๆอีกเช่นในการคิมอดสัญญาณเอฟเอ็ม (หรือพีเอ็ม) เนื่องจากเอาท์พุทของเฟสล็อกเตอร์มีค่าสัมพันธ์กับการเปลี่ยนเฟสของคลื่นพาหะ

### 2.7.3 การใช้เฟสล็อกในการสังเคราะห์ความถี่

เฟสล็อกเป็นหัวใจในการสังเคราะห์ความถี่เสมอ รูปข้างล่างเป็นตัวอย่างของระบบสังเคราะห์ความถี่อย่างง่าย ประกอบด้วย 5 ภาค คือ ภาควีซีโอ เป็นออสซิลเลเตอร์ กำเนิดสัญญาณเอาท์พุทของระบบสังเคราะห์ความถี่ ภาคหาร N ทำหน้าที่หารความถี่แบบตั้งโปรแกรมให้หารด้วยค่าตัวเลขตามต้องการได้ (programmable divider) ภาคกำเนิดความถี่อ้างอิง คริสตอลออสซิลเลเตอร์หรือสัญญาณอื่นๆ (reference generator) ภาคเทียบเฟสและภาครูปฟิลเตอร์ซึ่งทำหน้าที่กรองเอาเฉพาะความถี่ต่ำไปใช้

แผนผังนี้ สัญญาณอินพุทของภาคเทียบเฟสมาจาก 2 แหล่งคือ จากวีซีโอ มีความถี่เท่ากับ  $F_o/N$  และจากสัญญาณอ้างอิงมีความถี่เท่ากับ  $F_R$  เอาท์พุทจากการเปรียบเทียบ ก็คือ ผลต่างระหว่างสัญญาณ  $F_o/N$  กับ  $F_R$  ซึ่งจะกรองเฉพาะความถี่ต่ำเท่านั้น เพื่อบังคับการออสซิลเลเตอร์ของวงจร VCO ให้ทำการปรับแก้ความถี่ (หรือเฟส) ให้ตรง จนกว่าความถี่ของสัญญาณทั้งสองจะเท่ากัน



รูปที่ 2.7.2 แผนผังของหน่วยสังเคราะห์ความถี่

ในสถานะล็อก (lock) ความถี่ของวีซีโอ เมื่อผ่านวงจรหาร N จะเท่ากับความถี่อ้างอิง นั่นคือ

$$VCO = NF_R$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า (คำนวณจาก  $F_o/N = F_R$  ที่วงจรเทียบเฟส) ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กล่าวอีกนัยหนึ่งว่า หากพื้จะมีความถี่เป็น  $N$  เท่าของความถี่อ้างอิงสมมติว่า  $F_0 = 1$  กิโลเฮิรตซ์  $N = 1000$  จะได้  $F_0 = 1$  เมกะเฮิรตซ์ ถ้า  $N$  เพิ่มขึ้นทีละ 1 เป็น 1.001, 1.002, 1.003 ... ค่า  $F_0$  จะเพิ่มขึ้นทีละ 1 กิโลเฮิรตซ์ ไปเรื่อยๆ เป็น 1.001, 1.002, 1.003... เมกะเฮิรตซ์ ตามลำดับ

สังเกตว่า เฟสล็อกกลุ่ดังกล่าว สามารถผลิตความถี่ได้ แต่เฉพาะในช่วงความถี่ที่วงจร VCO และวงจรหาร  $N$  สามารถทำงานได้เท่านั้น และตัวเลขในการหาร (คือ  $N$ ) ย่อมเป็นเลขจำนวนเต็มเสมอ

#### 2.7.4 คุณสมบัติของวงจรสังเคราะห์ความถี่

โดยปกติวงจรสังเคราะห์ความถี่จะสามารถกำเนิดสัญญาณเพียงสัญญาณเดียว แต่เลือกความถี่ได้หลายค่า (ในช่วงความถี่ใช้งาน) และมีความละเอียดของความถี่ขึ้นอยู่กับเรโซลูชันในกรณีที่เราเปลี่ยนความถี่จากค่าหนึ่งไปยังอีกค่าหนึ่ง วงจรสังเคราะห์ความถี่จะต้องเปลี่ยนตามได้เร็วทันที กล่าวอีกอย่างหนึ่งคือ ล็อกความถี่ได้ในเวลาอันรวดเร็ว นั่นคือ ช่วงเวลาล็อก (lock-up time) ต่ำ คุณสมบัติการล็อกความถี่ใหม่ได้รวดเร็วนั้น มีความจำเป็นอย่างยิ่งสำหรับเครื่องรับวิทยุ

วงจรสังเคราะห์ความถี่ที่ดีจะต้องผลิตสัญญาณความถี่เดียว โดยปราศจากความถี่แปลกปลอมต่างๆ คุณสมบัตินี้เรียกว่า ความบริสุทธิ์ของสเปกตรัม (spectrum purity) คือความถี่ฮาร์โมนิกและสปีวเรียสต่างๆจะถูกกำจัดให้เหลือน้อยที่สุด นอกจากนี้เนื่องจากรวงจรฮอสซิลเลเตอร์ จะทำให้วงจรสังเคราะห์ความถี่มีความถี่ไม่บริสุทธิ์ ไม่ใช่เพียงความถี่เดียวในช่วงใกล้เดียวกับความถี่ที่ต้องการ นอยส์ดังกล่าวนี้เรียกว่า เฟส นอยส์ (phase noise)

ความเที่ยงตรง (accuracy) และเสถียรภาพ (stability) ทางความถี่ของวงจรสังเคราะห์ความถี่ขึ้นอยู่กับสัญญาณอ้างอิง โดยทั่วไปสัญญาณอ้างอิง มักจะเป็นวงจรฮอสซิลเลเตอร์ชนิดใช้แร่บังคับความถี่ ฉะนั้นวงจรสังเคราะห์ความถี่ จะมีเสถียรภาพและความเที่ยงตรงทางความถี่ เทียบเท่ากับคริสตอลฮอสซิลเลเตอร์

#### 2.7.5 วงจรในเฟสล็อกกลุ่


ก. วงจรผลิตความถี่ควบคุมด้วยแรงดัน (Voltage Control Oscillator - VCO)

ดังที่ได้กล่าวมาแล้วใน หัวข้อ 2.2

ข. วงจรหารพรีสเคลเลอร์ (PRESCALE)

เป็นวิธีที่จะทำให้ระบบสังเคราะห์ความถี่ผลิตความถี่ได้สูงมากอีกวิธีหนึ่งซึ่งส่วนสำคัญของวงจรหารแบบนี้คือ ไอซีตระกูล ECL ซึ่งมีความสามารถในการทำงานที่ความถี่สูงกว่าตระกูล TL หลายเท่า ไอซีที่กล่าวถึง จะทำการหารล่วงหน้า (Prescale) ก่อน โดยการหารความถี่อ้างอิง  $f_c$  ลง  $P$  เท่า ก่อนที่จะป้อนให้แก่วงจรเฟสล็อกกลุ่ และใช้วิธีคูณความถี่ขึ้นไป  $P$  เท่า ภายในกลุ่ซึ่งจะทำงานถึงความถี่ที่ใช้งานโดยไม่ต้องมีวงจรมัลติพลาย

วงจรนับหาร  $P$  เป็นชุดวงจรฟลิปฟลอปธรรมดา ซึ่งควรวางกำหนดไว้ตายตัวและสามารถทำงานที่ความถี่สูงได้ เราเรียกว่า วงจรพรีสเคลเลอร์ ส่วนวงจรนับหาร  $N$  ซึ่งโปรแกรมตัวหารได้นั้นทำงานที่ความถี่ต่ำลงเช่นเดียวกับเฟสล็อกกลุ่ในรูปที่ 2.7.3




รูปที่ 2.7.3 PLLแบบพรีสเกลเลอร์

จากที่ได้กล่าวมาแล้วว่าวงจรหารแบบพรีสเกลเลอร์หรือวงจรหารแบบ โมดูลัส (modulus divider) เป็นวิธีที่ทำให้ระบบส่งเคราะห์ความถี่ผลิตความถี่สูงได้ โดยจะมีการหารล่วงหน้า (prescale) ก่อน ซึ่งหมายถึงว่ามีการทำงานในลักษณะที่หารได้สองครั้งด้วยค่าสองค่าสลับกันซึ่งตัวเลขทั้งสองจะมีค่าต่างกันอยู่หนึ่ง เช่น 10 หรือ 11 เรียกว่า 10/11 พรีสเกลเลอร์ สังเกตว่าตัวหารทั้งคู่ต่างกันอยู่หนึ่ง

ในตัวอย่างต่อไปนี้จะใช้ 10/11 พรีสเกลเลอร์ ดังแสดงในรูป 2.7.4 เอาท์พุทของพรีสเกลเลอร์จะป้อนให้กับวงจรมับ (counter) สองตัวตัวหนึ่งเป็นตัวนับหลัก (main counter) อีกตัวหนึ่งเป็นตัวนับเสริม (auxiliary counter)

ตัวนับเสริมจะเป็นตัวบังคับให้พรีสเกลเลอร์หารด้วยตัวหารใดคือหารด้วย 10 หรือ 11 เช่นสมมติว่าป้อนข้อมูล (ความถี่) หรือพรีเซตตัวเลขให้ตัวนับเสริม และในขณะนี้จะใช้ 11 เป็นตัวหารเมื่อตัวนับเสริมหยุดนับจึงจะส่งค่าส่งไปบังคับให้พรีสเกลเลอร์เปลี่ยนเป็นหารด้วย 10 ตัวนับหลักก็เช่นเดียวกันจะค่อยๆ นับถอยหลังไปเรื่อยๆ เมื่อตัวนับหลักและตัวนับเสริมนับถึงศูนย์ ทั้งคู่จะถูกพรีเซตด้วยตัวเลขข้อมูล เนื่องจากตัวนับเสริมจะคั้งนับถึงศูนย์ก่อน ดังนั้นตัวเลขที่พรีเซตให้แก่ตัวนับเสริมจะต้องน้อยกว่าค่าตัวเลขที่พรีเซตให้แก่ตัวนับหลัก



รูปที่ 2.7.4 แสดงวงจรสังเคราะห์ความถี่ที่ใช้วงจรหารแบบพรีสเกลเลอร์

สมมติให้ตัวเลขที่พรีเซตให้แก่ตัวนับหลักเป็น M และตัวนับเสริมเป็น A เริ่มแรกใช้พรีสเกลเลอร์อยู่ในสถานะหาร 11 ไปจนตัวนับเสริมจะนับลงเป็นศูนย์ นั่นคือเวลาที่ใช้ในการนับของตัวนับเสริมคิดเป็นจำนวนไซเคิลของ VCO ที่ผ่านไปเท่ากับ 11 คูณด้วย A ไซเคิล หลังจากนั้นพรีสเกลเลอร์จะถูกบังคับให้เปลี่ยนตัวหารเป็น 10 โดยตัวนับเสริม ในขณะนั้นตัวนับหลักผ่าน A ไปแล้ว พร้อมกับตัวนับเสริมยังเหลืออยู่อีก (M-A) ไซเคิลก่อนที่จะนับเป็นศูนย์ นั่นคือจะต้องใช้เวลาในการนับตัวนับหลักเป็นต่อ ไปอีกคิดเป็นจำนวนไซเคิลที่ผ่านไปของ VCO เท่ากับ 10 คูณด้วย (M-A) สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาติให้นำไปใช้โดยไม่ผ่านการใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ฉะนั้นรวมเวลาที่ใช้จึงเป็นผลรวมของเวลาที่สองข้างต้นคือ

$$\begin{aligned} VCO \text{ ไซเคิล} &= 11A + 10(M-A) \\ &= 10M + A \end{aligned}$$

ความถี่ของ VCO จะเท่ากับ  $(10M+A)$  เท่าของความถี่อ้างอิงหรือ

$$F_{SYNTH} = F_{ref}(10M+A)$$


สังเกตว่าผลของตัวเลข  $M$  มีผลต่อความถี่  $F_{SYNTH}$  มากกว่าตัวเลข  $A$  อยู่ 10 เท่า นอกจากนี้ตัวหาร  $(10M+A)$  ก็ไม่สามารถหารได้ครบทุกค่าตัวเลขเนื่องจากมีจำกัดตรงที่  $M$  จะต้องมากกว่าหรือเท่ากับ  $A$  ในที่นี้ตัวหาร  $(10M+A)$  จะหารได้ครบทุกค่าถ้าเกิน 90 แต่ถ้าต้องหารน้อยกว่า 90 จะหารได้ไม่ครบทุกตัว

สมการที่ยกตัวอย่างข้างต้นใช้พริสทอลล์เลอร์แบบ 10/11 ในกรณีที่ใช้พริสทอลล์เลอร์ชนิดหารสอง โมดูลัสเป็นแบบ  $P$  และ  $N$  ตัวหารจะกลายเป็นดังนี้


$$\begin{aligned} \text{ตัวหารของระบบสังเคราะห์ความถี่} &= PM + A \\ \text{ตัวหารต่ำสุด} &= P(P-1) \\ \text{ตัวหารสูงสุด} &= P_{max} - A_{max} \end{aligned}$$

ถ้าตัวหารของพริสทอลล์เลอร์มีค่ามาก ตัวหารต่ำสุดก็จะยิ่งมากขึ้นไปอีกซึ่งเหมาะสมกับระบบสังเคราะห์ความถี่ที่ผลิตความถี่สูงๆ และช่วงห่างระหว่างแถบ

เหตุผลสำคัญในการใช้พริสทอลล์เลอร์ก็เพื่อลดทอนความถี่ลงและใช้กับวงจรหาร  $N$  ตระกูล TTL หรือ CMOS ได้ถ้าใช้พริสทอลล์เลอร์แบบ 256/257 ก็จะสามารถสังเคราะห์ความถี่ไปถึงย่าน UHF ได้ ข้อดีอีกอย่างหนึ่งของพริสทอลล์เลอร์ชนิดหารสอง โมดูลัสคือ การให้กำเนิดความถี่ที่ไม่ตรงกับความถี่ที่แสดงเช่นในภาวะรับโลกลอยออสซิลเลเตอร์จะผลิตความถี่ที่แตกต่างกับความถี่ที่ใช้งานอยู่เท่ากับความถี่  $IF$  ของเครื่องรับ อีกตัวอย่างหนึ่งเช่นในกรณีของการเลื่อนความถี่ภาคส่งสำหรับ รีพิดเดอร์เป็นต้น ลักษณะเด่นของระบบสังเคราะห์ความถี่นี้คือ สามารถทำงานที่ความถี่สูงได้ โดยอาศัยเทคนิคทางดิจิทัลมาช่วย



(ก) วงจรออสซิลเลเตอร์อ้างอิง CMOS เบอร์ 4060



5

(ก) ตัวอย่าง IC ที่ใช้กำเนิดความถี่ อังอิง เบอร์ TC 5082 P

รูปที่ 2.7.5


ค. ภาคความถี่อังอิง นิยมใช้คริสตอลออสซิลเลเตอร์ และมีวงจรหารความถี่ที่ค่าตายตัวส่วนใหญ่เป็นไอซี ดูตัวอย่างในรูป 2.7.5 (ก) แสดงตัวอย่างวงจรออสซิลเลเตอร์ ซึ่งใช้แร่ความถี่ 2.56 เมกะเฮิรตซ์แล้วหารออกมาเป็น 10 กิโลเฮิรตซ์ ทั้งวงจรออสซิลเลเตอร์และวงจรหารความถี่จะอยู่ภายในตัวไอซีทั้งหมดมีแค่เฉพาะ R กับ C เท่านั้นที่ต่อภายนอก ส่วนรูปที่ 2.7.5 (ข) เป็นไอซีที่ใช้งานแบบเดียวกัน

ความถี่ออสซิลเลเตอร์อังอิงนี้ เป็นตัวกำหนดเรโซลูชันและเสถียรภาพของความถี่อังอิงที่ดี จึงทำให้สามารถสังเคราะห์ความถี่ที่มีเสถียรภาพดีด้วย

ง. ภาคเทียบเฟสส่วนใหญ่จะเป็นแบบดิจิตอล ซึ่งเปรียบเทียบสัญญาณอังอิงกับสัญญาณที่ได้จาก วิชีโอ (หลังจากหาร N) เอาท์พุทที่ได้จากการเปรียบเทียบจะเป็นพัลส์ที่มีวัฏจักรหน้าที่ (duty cycle) เปลี่ยนแปลง

จ. วงจรเทียบเฟส นี้จะเรียกว่า เทียบเฟส หรือ เฟสความถี่ก็ได้ เนื่องจากเอาท์พุทของเฟสดีเทกเตอร์ขึ้นอยู่กับการต่างเฟส หรือความถี่ของสัญญาณอินพุท 2 สัญญาณ ผลลัพธ์ที่ได้จากเฟสดีเทกเตอร์จะเป็นพัลส์ ซึ่งมีช่วงพัลส์ของไฟลิตซีปอยู่ ส่วนที่เป็นไฟลิตซีปจะนำไปใช้ควบคุมความถี่ของวิชีโอ ไม่ว่าจะความถี่ของวิชีโอจะห่างจากความถี่ที่ต้องการเท่าใด ช่วงความถี่ที่วงจรเฟสล็อกกลุ่สามารถแก้ไขได้เรียกว่า แคปเจอร์เรนจ์ (capture range)

ฉ. ลูปฟิลเตอร์ เป็นวงจรฟิลเตอร์ชนิด โลพาสธรรมชาติ ทำหน้าที่กรองเอาเฉพาะสัญญาณความถี่ต่ำมาควบคุมความถี่ของวิชีโอ โดยทั่วไปมักใช้ลูปฟิลเตอร์ประเภทพาสซีฟ (มีแค่ R กับ C หรือ อาจใช้ฟิลเตอร์ชนิดแอคทีฟก็ได้) ดูรูปที่ 2.7.6 เรียกว่า คุณสมบัติชั่วคราว (transient) ถ้าเลือกอัตราขยายลูป (loop gain) และค่าคงตัวเวลาของลูป (loop time constant) ไม่เหมาะสม ความถี่ของเฟสล็อกกลุ่จะไม่ล็อกและจะเปลี่ยนไปเปลี่ยนมา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับรูปที่ 2.7.6 ตัวอย่างวงจรลูปฟิลเตอร์ ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ดังนั้น ค่าคงตัวเวลาของรูปฟิลเตอร์จะต้องไม่มากเกินไป เพื่อว่าทุกครั้งที่เปลี่ยนเฟสล็อกจะต้องล็อกได้เร็ว โดยไม่มีการสะบัด (overshoot) หรือใช้เวลาเปลี่ยนความถี่อย่างรวดเร็ว แต่ค่าคงตัวเวลาก็ไม่ควรจะน้อยเกินไปจนกระทั่งความถี่สั่นหรือไม่นิ่ง (jitter)

ซ. ภาคหาร  $N$  (หรือ programmable divider) เป็นภาคที่มีผลต่อช่วงเวลาที่ใช้ในการล็อกความถี่เวลาที่ใช้ในการล็อกความถี่เมื่อ  $N$  มีค่าน้อยที่สุดจะไม่เท่ากับเมื่อ  $N$  มีค่ามากที่สุด วงจรหาร  $N$  เกิดจากวงจรมูลฐานสิบ (decade counter) หลายๆ ชุดมาต่อร่วมกับเกตต่างๆ เพื่อให้สามารถเลือกสั่งให้วงจรนับทำหน้าที่หารความถี่ได้ความตัวเลขที่ตั้งไว้

วงจรถหาร  $N$  นี้ เป็นตัวที่รับคำสั่งเกี่ยวกับความถี่ไปควบคุม VCO เพื่อให้กำเนิดสัญญาณความถี่ที่ต้องการตัว  $N$  จะเป็นตัวที่กำหนดย่านความถี่ และจำนวนช่องความถี่

ปัญหาสำคัญของวงจรถหารความถี่อีกอย่างหนึ่งคือ วงจรถหาร  $N$  (หรือวงจรถหารที่ตั้งโปรแกรมได้) ไม่สามารถทำงานที่ความถี่สูงกว่า 25 เมกะเฮิร์ตซ์ได้ ฉะนั้นเราจึงต้องหาทางลดทอนความถี่ที่ป้อนแก่วงจรถหาร  $N$  ลง เพื่อให้วงจรถหารของวงจรถหาร  $N$  ทำงานได้ วิธีต่างๆ ที่นิยมใช้ได้แก่ ใช้ความถี่จากออสซิลเลเตอร์พิเศษ (บางครั้งเรียกออสซิลเลเตอร์ PLL) มามิชท์กับ VCO ให้ความถี่ลดลงก่อนที่จะป้อนให้แก่วงจรถหาร อีกวิธีหนึ่งคือ ใช้วิธีพริตเทิลแบบสอง โมดูลัสหารล่วงหน้าโดยใช้ตัวหาร 2 ค่า

บทที่ 3  
การคำนวณและการสร้าง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับวงจรรวมของ SPECTRUM ANALYZER ญาติให้น่าไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1 วงจรกรองความถี่ (Filter)

#### 3.1.1 วงจรกรองความถี่ต่ำ (Lowpass Filter)

##### การออกแบบ

จากวงจรกรองความถี่ต่ำ 7 order ( $n=7$ ) ตามตารางที่ 2.1.1 จะได้วงจรกรองความถี่ต่ำที่มีจุดคัทออฟ 10 MHz ดังรูปที่ 3.1.1

โดยที่ 
$$L_{new} = \frac{K_m}{K_f} L_{old}$$

$$C_{new} = \frac{1}{K_m K_f} C_{old}$$

กำหนดให้  $K_m = 50$

$$K_f = 2\pi f_c = 2\pi * 10^7$$


ดังนั้น

$$L_1 = \frac{50(0.445)}{2\pi * 10^7} = 0.35 \mu H = L_7$$

$$C_2 = \frac{1(1.247)}{50 * 2\pi * 10^7} = 396 pF = C_6$$

$$L_3 = \frac{50(1.8019)}{2\pi * 10^7} = 1.43 \mu H = L_5$$


$$C_4 = \frac{1(2)}{50 * 2\pi * 10^7} = 636 pF$$



รูปที่ 3.1.1 วงจรกรองความถี่ต่ำ คัทออฟที่ 10 MHz ที่ออกแบบได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ในการออกแบบโดยใช้ Simulator จะได้กราฟคุณลักษณะของวงจรองความถี่ต่ำ ดังรูปที่ 3.1.2



รูปที่ 3.1.2 แสดงกราฟคุณลักษณะของวงจรองความถี่ต่ำจากการออกแบบ โดยใช้ simulator

### 3.1.2 วงจรกรองช่วงความถี่ 21.4 MHz

สามารถออกแบบได้โดยใช้เทคนิคการคัปปลิง (coupling) โดยวงจรอนุแบบขนาน แต่ละวงจรจะถูกเชื่อมต่อกันโดยอุปกรณ์ที่ใช้สำหรับคัปปลิง เช่น คิวเหนียว (L) หรือคิวเก็บประจุ (C) ดังแสดงใน รูปที่ 3.1.3



รูปที่ 3.1.3 Coupled resonators : (a) แบบ inductive coupling, (b) แบบ capacitive coupling และ (c) แบบ magnetic coupling

coupled resonator นิยมใช้สำหรับฟิลเตอร์แบนด์แคบ ซึ่งมีค่า Q ประมาณ 10 หรือมากกว่า ค่าของอุปกรณ์ต่างๆ สามารถใช้ปฏิบัติได้จริงมากกว่าการออกแบบ โดยการแปลง lowpass filter เป็น bandpass filter โดยเฉพาะในกรณีที่ Q มีค่าสูงมากๆ การจูนทำได้ง่าย โดยที่แต่ละโหนดจะเกิดการ resonance ที่ความถี่เดียวกัน จากตัวอย่างข้างต้น ดังรูปที่ 3.1.3 capacitive coupling เป็นชนิดที่เหมาะสมที่สุด เนื่องจากง่ายต่อการสร้างและประหยัดค่าใช้จ่าย

สำหรับ Bandpass filter 21.4 MHz ได้ออกแบบโดยใช้ฟิลเตอร์แบบ magnetic coupling ดังรูปที่ 3.1.3 (c) โดยมีวงจรจูนทั้งหมด 3 order ซึ่งสามารถคำนวณได้จาก

$$f_0 = \frac{1}{2\pi\sqrt{LC}}$$


เมื่อ  $f_0 = 21.4 \text{ MHz}$  และกำหนด  $C = 100 \text{ pF}$

ดังนั้น  $L = \frac{1}{(2\pi f_0)^2 C}$

$$= \frac{1}{(2\pi * 21.4 * 10^6)^2 * 100 * 10^{-12}}$$

$$= 0.553 \mu\text{H}$$

โดย C ที่ใช้ในวงจรจะเป็น C ปรับค่าได้ เพื่อการปรับจูนให้ได้ bandpass filter ตรงตามที่ต้องการ ซึ่งวงจรที่ออกแบบได้ แสดงดังรูป 3.1.4



รูปที่ 3.1.4 แสดงวงจรกรองช่วงความถี่ 21.4 MHz ที่ออกแบบได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับญาติเห็นไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.1.3 วงจรกรองช่วงความถี่ 455 KHz

วงจรกรองช่วงความถี่ 455 KHz ออกแบบโดยใช้แบบ passive filter ซึ่งมี L, C เป็นส่วนประกอบจากการคำนวณ

จาก 
$$\omega_0 = \frac{1}{\sqrt{LC}}$$

$$f = \frac{1}{2\pi\sqrt{LC}}$$

ความถี่คัทออฟ 455 KHz

$$\frac{1}{LC} = (455 * 10^3 * 2\pi)^2$$

$$= 8.173 * 10^{12}$$


$$\therefore L = \frac{0.12 * 10^{-12}}{C}$$

เลือก C = 20 nF

$$L = \frac{0.12 * 10^{-12}}{20 * 10^{-9}}$$

$$\therefore L = 6 \mu H$$

วงจร Band Pass Filter ที่ออกแบบได้ ดังรูป 3.1.5



รูปที่ 3.1.5 แสดงวงจรกรองช่วงความถี่ 455 KHz ที่ออกแบบได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ในวงจร Bandpass filter 455 kHz นี้ ได้ออกแบบไว้ 2 bandwidth คือ 30 KHz และ 100KHz จากวงจรจะประกอบด้วย 2 stage ซึ่งจะทำให้ค่า BW แคบกว่าวงจร stage เดียว เนื่องจากมีการกรองความถี่หลายครั้งกว่า ซึ่งวงจรกรองความถี่ 455 kHz BW 30 KHz ใช้วงจรแบบ 2 stage ส่วนที่ BW 100KHz นั้นใช้วงจร stage แรก และเปลี่ยนค่า resistance ทางด้านอินพุทก่อนเข้าแต่ละ stage ซึ่งเป็นตัวเปลี่ยน bandwidth ของวงจร โดยใช้สวิตช์เป็นตัวควบคุม ซึ่งแต่ละ stage จะมีการป้อนกลับแบบบวก เพื่อให้ได้ช่วงความถี่ที่ได้แคบลงยิ่งขึ้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.2 วงจรออสซิลเลเตอร์ควบคุมด้วยแรงดัน (VCO)

VCO เป็นวงจรที่จะกำหนดเสถียรภาพเชิงความถี่ โดยจะมีคุณสมบัติ คือ จะแปลงแรงดันเป็นความถี่ในลักษณะเชิงเส้น จะทำงานได้ที่ความถี่สูง และจะมีช่วงของการ tracking กว้าง



รูปที่ 3.2.1 แสดงวงจร ออสซิลเลเตอร์ควบคุมด้วยแรงดันที่ออกแบบได้


โดยหลักการในการออกแบบของ VCO จะเป็นออสซิลเลเตอร์ ที่อาศัยการป้อนกลับแบบบวกมาทำการออสซิลเลท โดยจะใช้โวลเตจอินพุท มาควบคุมให้เกิดการเปลี่ยนแปลงของความถี่ ซึ่งจากรูปที่ 3.2.1 จะใช้หลักการออกแบบของวงจรแบบ โคลพิตออสซิลเลเตอร์ ( Colpitts Oscillator ) ซึ่งประกอบด้วยส่วนที่เป็นวงจรขยาย คือใช้ทรานซิสเตอร์ 2N3904 โดยทำการไบอัสด้วยไฟ +12 V และส่วนที่ทำหน้าที่เป็นวงจรเทงค์ ซึ่งก็คือ วาแรกเตอร์ไดโอด (  $D_1$  และ  $D_2$  ) ซึ่งจะทำให้การป้อนกลับแบบบวก โดยนำสัญญาณจากเอาต์พุทกลับไปยังอินพุทที่ตัววาแรกเตอร์ไดโอด ซึ่งมีการแทบตัวเก็บประจุ โดยจะใช้การคำนวณจาก

$$f_o = \frac{1}{2\pi\sqrt{LC}}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3 วงจรสัญญาณฟันเลื่อย (Sawtooth Generator)


จากรูปที่ 3.3.1 ค่าความถี่ไซเคิลของสัญญาณฟันเลื่อยขึ้นอยู่กับค่ารีซิสเตนซ์ ( $R_4$ ) โดยมีช่วงเวลาที่ขาลงน้อยที่สุด การที่จะควบคุมความถี่ของสัญญาณสามารถทำได้โดยการปรับค่ารีซิสเตนซ์ ( $R_4$ ) โดยที่ขนาดของสัญญาณ (peak to peak) นั้นจะขึ้นอยู่กับขนาดของแรงดัน ( $+V_{cc}$ ,  $-V_{cc}$ ) ที่ป้อนให้แก่วงจร



รูปที่ 3.3.1 วงจรสร้างสัญญาณฟันเลื่อย

### 3.4 วงจรดีเทคเตอร์ (Detector)


ในการทดลองนี้ ส่วนของวงจรดีเทคเตอร์จะทำกรกลับเฟสของสัญญาณไซน์ในช่วงครึ่งลูกสัญญาณ (Half-wave rectifier) แสดงดังรูปที่ 3.4.1 ซึ่งจากรูปจะประกอบไปด้วย half-wave precision rectifier



รูปที่ 3.4.1 วงจร Full-wave rectifier ประกอบไปด้วย Half-wave rectifier

### 3.5 วงจรมิกเซอร์ (Mixer)

วงจรมิกเซอร์ที่ใช้เป็นแบบ Balance Mixer ดังรูป 3.5.1




รูปที่ 3.5.1 แสดงวงจร Balance Mixer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.6 วงจรขยายลอการิทึม (Logarithmic Amplifier)

วงจขยายลอการิทึมอย่างง่าย สามารถออกแบบได้ดังรูปที่ 3.6.1



รูปที่ 3.6.1 แสดงวงจขยายลอการิทึม

หาค่า  $R_1$  โดย

ให้ ขนาดของสัญญาณอินพุตมีค่าตั้งแต่ 1mV ถึง 10 V

input bias current op-amp = 80 nA

กระแสคอลเลคเตอร์ ( $I_c$ ) = 1 mA

ดังนั้น ค่าที่ต่ำที่สุดของ  $R_1$  คือ

$$R_1 \geq \frac{10V}{1mA}$$

$$\geq 10k\Omega$$

และค่าที่สูงที่สุดของ  $R_1$  คือ

$$R_1 \leq \frac{1mV}{80nA}$$


$$\leq 12.5k\Omega$$

นั่นคือ  $R_1$  ควรมีค่าระหว่าง  $10k\Omega$  ถึง  $12.5k\Omega$

### 3.7 วงจรออสซิลเลเตอร์


วงจรออสซิลเลเตอร์ที่ออกแบบจะใช้ระบบสังเคราะห์ความถี่ ซึ่งใช้วงจรเฟสล็อกูปแบบพริสทอลล์เลอร์ ซึ่งใช้ไอซี 3 ตัว คือ MC 145152 - 2, MC 74HC160 และ LM 741

MC 145152 - 2 เป็น Parallel - Input PLL Frequency Synthesizer ใช้โปรแกรมหารความถี่ได้ 16 bit แบบขนาน และสามารถเทียบเฟสได้ในตัวเดียวกัน จากออสซิลเลเตอร์อ้างอิงภายใน และมี Modulus control มี block diagram ดังนี้



รูปที่ 3.7.1 แสดง block diagram ของ MC 145152 - 2

MC 74HC160 เป็น Presettable Counter ใช้เป็นพริสทอลล์เลอร์ หารความถี่ให้ต่ำลง โดยสามารถตั้งค่าตัวหารได้ 4 bit โดยการกำหนดค่า P<sub>0</sub>, P<sub>1</sub>, P<sub>2</sub>, P<sub>3</sub> วงจรมีลักษณะดังรูปที่ 3.7.2



รูปที่ 3.7.2 แสดงวงจร Presettable Counter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## การคำนวณ

กำหนดให้

$$\begin{aligned}f_0 &= 2185 \text{ MHz} && \text{(Local oscillator)} \\f_s &= 10 \text{ kHz} && \text{(channel spacing)} \\f_b &= 0.01 f_s && \text{(loop bandwidth)} \\f_{rc} &= 20 f_b && \text{(filter cut off frequency)} \\\zeta &= 1 && \text{(loop damping factor)} \\VDD &= 5 \text{ V} && \text{(PLL supply voltage)}\end{aligned}$$

$$K_{VCO} = 2\pi \frac{\Delta f_{VCO}}{\Delta V_{VCO}} \quad \text{(VCO gain, measured on VCO)}$$

$$C = 0.1 \mu\text{F} \quad \text{(active integrator)}$$

$$K\phi = \frac{VDD}{2\pi} \quad \text{(phase detector gain)}$$

$$\omega_n = \sqrt{\frac{K\phi K_{VCO}}{N_t C R_1}} \quad \text{(Natural frequency)}$$

$$N_t = \frac{f_0}{f_s} \quad \text{(Total Division ratio in feedback loop)}$$

$$R_2 = \frac{2\zeta}{\omega_n C}$$

จากสมการข้างต้นต้องการหา  $R_1, R_2, C_c$  ดังนั้น

$$K\phi = \frac{VDD}{2\pi} = \frac{5}{2\pi} = 0.796$$

$$K_{VCO} = 4.461 * 10^6 \text{ rad/V} \quad \text{(จากการวัด)}$$

$$N_t = \frac{f_0}{f_s} = \frac{2185 * 10^6}{10 * 10^3} = 2185$$

เอกสารนี้  $\omega_n = 1000$  สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$R_1 = \frac{K_f K_{VCO}}{C \omega_n^2 N_t} = \frac{0.796 * 4.461 * 10^6}{0.1 * 10^6 * (1000)^2 * 2185} = 16.25 k\Omega$$

$$R_2 = \frac{2\zeta}{\omega_n C} = \frac{2 * 1}{1000 * 0.1 * 10^{-6}} = 20 k\Omega$$

ตามคำแนะนำให้  $R_1$  แบ่งเป็น 2 ตัว จึงได้ค่าประมาณ 15 k และ 12k ตามลำดับ

จากสมการ  $N_t = NP + A$

เมื่อ  $N$  คือ ตัวโปรแกรม  $N_t - N_t = 10$  Bit ทารตั้งแต่ 3 - 1023

$A$  คือ ตัวโปรแกรม  $A_t - A_t = 6$  Bit ทารตั้งแต่ 0 - 63

$P$  คือ ตัวหารของ Presettable Counter ทาร 5

จากการคำนวณได้  $N_t = 2185$  จะได้

$$N = 437$$

$$P = 5$$

$$A = 0$$

ซึ่งค่า  $N$  และ  $A$  เป็นการนับแบบ binary คือ

$$N = 437 = \text{(MSB)} 0110110101 \text{(LSB)}$$

$$A = 0 = \text{(MSB)} 000000 \text{(LSB)}$$

สำหรับ MC 74HC160 ซึ่งเป็น Presettable Counter นั้นจะโปรแกรมให้ทารด้วย 5 โดยการกำหนด  $P, P_2, P_1, P_0$  เป็น 0101 ตามลำดับ ส่วนขา Reset, Enable P และ Enable T จะเซตให้เป็น "1" ตาม data sheet ของ MC74HC160 เพื่อกำหนดสถานะ count


ในส่วนความถี่อ้างอิง จะใช้ crystal 10.24 MHz เป็นตัวอ้างอิง และสามารถทารความถี่ลงมาโดยกำหนดค่า RA0, RA1, RA2 ในส่วนนี้ได้กำหนด RA0, RA1 และ RA2 เป็น 101 ซึ่งเท่ากับการทารด้วย 1024 จะได้ความถี่อ้างอิงภายในตัว IC คือ 1

$$\frac{10.24 \text{ MHz}}{1024} = 10 \text{ kHz} \quad (f_R)$$

ซึ่งจะนำมาเปรียบเทียบกับค่าที่ได้จากการโปรแกรมคือ

$$\frac{f_{VCO}}{N_t} = \frac{2185 * 10^6}{2185} = 10 \text{ kHz} \quad (f_V)$$

จริงๆแล้ว ระบบสังเคราะห์ความถี่นี้ ต้องการออกแบบให้ได้ความถี่ 21.855 MHz แต่ค่าที่ใช้ในการคำนวณคือ  $f_c = 21.85 \text{ MHz}$  ซึ่งสามารถให้เอาท์พุทเป็นความถี่ 21.855 MHz ได้โดยการปรับค่า C ในส่วนของวงจรสร้างความถี่อ้างอิง



รูปที่ 3.7.3 แสดงวงจรตั้งความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### การทดลองและผลการทดลอง

ในการทดลองได้ทำการแบ่งการทดลองออกเป็น ส่วน ๆ ซึ่งรายละเอียดของแต่ละส่วนนั้นจะอธิบายวิธีการทดลองและผลการทดลองที่ได้ตามหัวข้อต่าง ๆ ดังต่อไปนี้

#### 4.1 วงจรกรองความถี่ (Filter)

##### 4.1.1 วงจรกรองความถี่ต่ำ (Lowpass Filter)

ทำการทดสอบคุณสมบัติของวงจรกรองความถี่ต่ำ ดังรูปที่ 3.1.1 โดยการป้อนสัญญาณคงที่ค่าหนึ่งเข้าทางด้านอินพุตของวงจร และวัดขนาดของสัญญาณเอาต์พุตที่ได้ออกมา แล้วทำการเปลี่ยนความถี่ค่าต่าง ๆ โดยรักษาระดับของสัญญาณอินพุตให้คงที่ทุก ๆ ความถี่ จะได้ผลการทดลองดังตารางที่ 4.1.1


ความถี่ (MHz)	ขนาดของสัญญาณ	
	input	output
0.5	1000	500
1	1000	484.4
2	1000	481.3
3	1000	481.3
4	1000	481.3
5	1000	481.3
6	1000	475
7	1000	471.9
8	1000	465.6
9	1000	434.4
10	1000	343.8
11	1000	309.4
12	1000	285.9
13	1000	192.2
14	1000	101.9
15	1000	59.38

ตารางที่ 4.1.1 แสดงผลการทดลองของวงจรกรองความถี่ต่ำ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากผลการทดลองจะเห็นว่าวงจรกรองความถี่ต่ำนี้มีความถี่คัทออฟประมาณ 9.9 MHz ซึ่งจัดว่าเป็นค่าใกล้เคียงกับค่าที่ต้องการ ( 10 MHz ) นำผลการทดลองมา plot กราฟแสดงคุณลักษณะของวงจรกรองความถี่ต่ำ ได้ดังรูปที่ 4.1.1 และรูปที่ 4.1.2 แสดงขนาดของสัญญาณเอาต์พุตเมื่อป้อนสัญญาณอินพุต 1000 mV ณ ที่ความถี่คัทออฟ

### CHARACTERISTIC OF LOWPASS FILTER



รูปที่ 4.1.1 แสดงกราฟคุณลักษณะของวงจรกรองความถี่ต่ำ



รูปที่ 4.1.2 แสดงขนาดของสัญญาณเอาต์พุตที่ความถี่คัทออฟ 9.9 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.1.2 วงจรกรองช่วงความถี่ 21.4 MHz

ทำการป้อนสัญญาณ 0 dB ที่ความถี่ต่าง ๆ เข้าอินพุทของวงจรดังรูปที่ 3.1.3 (c) แล้ววัดสัญญาณเอาต์พุทออกมา ได้ดังตารางที่ 4.1.2

ความถี่ (MHz)	ขนาดของสัญญาณเอาต์พุท (dB)
20.5	-50
20.6	-49
20.7	-47
20.8	-43.5
20.9	-40
21	-35.5
21.1	-29.5
21.2	-20
21.3	-17
21.4	-16
21.5	-19
21.6	-25
21.7	-32.5
21.8	-41.5
21.9	-50


ตารางที่ 4.1.2 แสดงผลการทดลองของวงจรกรองช่วงความถี่ 21.4 MHz

จากผลการทดลองที่ได้ จะเห็นได้ว่าวงจรกรองช่วงความถี่มี Bandwidth ประมาณ 300 kHz และมี center frequency ที่ 21.4 MHz แต่สัญญาณเอาต์พุทจะถูกลดทอนอย่างมากเมื่อใช้วงจรแบบ magnetic coupling โดยจะมี loss ประมาณ 16 dB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## CHARACTERISTIC OF BANDPASS FILTER

21.4 MHz



รูปที่ 4.1.3 แสดงกราฟคุณลักษณะของวงจรกรองช่วงความถี่ 21.4 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.1.3 วงจรกรองช่วงความถี่ 455 kHz

ทำการป้อนสัญญาณ 1 V ที่ความถี่ต่างๆ เข้าอินพุตของวงจร ดังรูปที่ 3.1.4 แล้ววัดขนาดของสัญญาณเอาต์พุตที่ออกมา ได้ผลดังตารางที่ 4.1.3

ความถี่ ( KHz )	ขนาดเอาต์พุต BPF 30 KHz ( mV )	ขนาดเอาต์พุต BPF 100 KHz ( mV )
100	15	125
200	15	187
300	25	312
400	87	656
410	125	718
420	171	781
430	250	875
440	381	906
450	500	953
455	525	953
460	500	953
470	371	906
480	262	875
490	181	781
500	134	750
600	25	406
700	15	296
800	15	250
900	15	203
1000	15	187


ตารางที่ 4.1.3 แสดงผลการทดลองของวงจรกรองช่วงความถี่ 455 kHz

จากผลการทดลองที่ได้จะเห็นได้ว่า วงจรกรองช่วงความถี่จะมี center frequency ที่ 455 kHz และเอาต์พุตที่ได้ จะมีขนาดลดลง เนื่องจากวงจรกรองความถี่ได้ออกแบบเป็นแบบ passive ซึ่งจะมีการลดทอนสัญญาณอินพุตที่เข้ามา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### CHARACTERISTIC OF BANDPASS FILTER


(BW 30 KHz)



รูปที่ 4.1.4 แสดงกราฟคุณลักษณะของวงจรกรองช่วงความถี่ 455 kHz ที่ BW 30 kHz


### CHARACTERISTIC OF BANDPASS FILTER

(BW 100 KHz)



รูปที่ 4.1.5 แสดงกราฟคุณลักษณะของวงจรกรองช่วงความถี่ 455 kHz ที่ BW 100 kHz

เมื่อนำสัญญาณความถี่ 21.4 MHz mix กับสัญญาณความถี่ 21.855 MHz แล้วนำสัญญาณที่ mix กันแล้ว  
ไปผ่านวงจร bandpass filter 455 kHz ที่ band width 100 kHz เมื่อวัดสัญญาณเอาท์พุท โดยใช้ spectrum analyzer  
จะได้สัญญาณออกมาดังรูปที่ 4.1.6



รูปที่ 4.1.6 แสดงสัญญาณ mix ระหว่างความถี่ 21.4 MHz และความถี่ 21.855 MHz  
ที่ผ่านวงจร bandpass filter 455 kHz


#### 4.2 วงจรออสซิลเลเตอร์ควบคุมด้วยแรงดัน (VCO)

ในการทดลองวงจรดังรูปที่ 3.2.1 เมื่อทำการวัดเอาต์พุต จะได้ผลการทดลองแสดงความสัมพันธ์ระหว่างโวลต์เตจที่ไบอัสและความถี่ที่เปลี่ยนไป ดังตารางที่ 4.2.1


Forward Voltage Bias (V)	ความถี่ (MHz)	Vout (V)
0.3	21.4	6.6
1.4	22.4	6.6
2.1	23.4	6.56
2.9	24.4	6.5
3.9	25.4	6.44
4.8	26.4	6.44
5.6	27.4	6.38
6.7	28.4	6.38
8.7	29.4	6.38
11	30.4	6.38
14.5	31.4	6.31

ตารางที่ 4.2.1 แสดงความสัมพันธ์ของ Forward Voltage Bias และความถี่ที่เปลี่ยนไป

## CHARACTERISTIC OF VOLTAGE OSCILLATOR ( VCO )



รูปที่ 4.2.1 กราฟแสดงความสัมพันธ์ของ Forward Voltage Bias กับความถี่ที่เปลี่ยนไป



รูปที่ 4.2.2 แสดงสัญญาณที่วัดจากการออกสิจเลขของวงจร ความถี่ 26.4 MHz


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ สำหรับการเป็นแม่แบบเอกสารที่ขอสงวนลิขสิทธิ์ไว้ ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 4.3 วงจรสร้างสัญญาณฟันเลื่อย (Sawtooth Generator)

เมื่อทำการทดลองตามวงจรที่ได้ออกแบบตามรูปที่ 3.3.1 จะได้สัญญาณฟันเลื่อยซึ่งมีช่วงเวลาขาขึ้นค่าต่างกันดังนี้


- 1) 30 mS    วัดขนาดเอาต์พุตได้ 4.125 V
- 2) 50 mS    วัดขนาดเอาต์พุตได้ 4.312 V
- 3) 500 mS    วัดขนาดเอาต์พุตได้ 4.187 V
- 4) 1 S        วัดขนาดเอาต์พุตได้ 4.250 V
- 5) 5 S        วัดขนาดเอาต์พุตได้ 4.000 V

ค่าต่างๆเหล่านี้เป็นค่าระดับแรงดันที่ควบคุมวงจรออสซิลเลเตอร์ควบคุมด้วยแรงดันให้ได้ช่วงความถี่ 10 MHz แสดงผลดังรูป 4.3.1, 4.3.2 และ 4.3.3 ดังนั้นเมื่อนำสัญญาณฟันเลื่อยนี้ ไปผ่านวงจร summing amplifier ซึ่งจะเป็นการเปลี่ยนระดับแรงดันของสัญญาณที่ป้อนให้กับวงจรออสซิลเลเตอร์ควบคุมด้วยแรงดัน ทำให้สามารถปรับช่วงความถี่ที่ต้องการพิจารณา




รูปที่ 4.3.1 แสดงสัญญาณฟันเลื่อย 50 mS ขนาด 4.312 V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.3.2 แสดงสัญญาณฟันเลื่อย 500 ms ขนาด 4.187 V




รูปที่ 4.3.3 แสดงสัญญาณฟันเลื่อย 1 s ขนาด 4.250 V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4.4 วงจรดีเทกเตอร์ (Detector)

จากวงจรในรูปที่ 3.4.1 เมื่อป้อนสัญญาณรูปไซน์ (ช่องสัญญาณที่ 1) เข้าที่อินพุต สัญญาณเอ้าท์พุท (Full-Wave) ที่ได้จาก Full Wave rectifier (สัญญาณเอ้าท์พุทของ Full Wave Rectifier วัดที่จุดต่อระหว่าง รีซิสเตอร์ 10 กิโลโอห์ม, ไดโอด และ รีซิสเตอร์ 10 กิโลโอห์ม) จะมีความถี่เป็น 2 เท่าของสัญญาณอินพุท แสดงได้ดังรูป 4.4.1 (ช่องสัญญาณที่ 2)



รูปที่ 4.4.1 แสดงสัญญาณเอ้าท์พุท (Half Wave) ที่ได้จากวงจร Half-wave rectifier


สัญญาณเอาต์พุตที่ได้จะเป็นสัญญาณ Full-wave ( วัดจากจุดต่อระหว่าง รีซิสเตอร์ 20 กิโลโอห์ม, ไดโอด และรีซิสเตอร์ 180 กิโลโอห์ม ) ที่ได้จากการนำสัญญาณอินพุตและสัญญาณ Half-wave ที่ได้มาผ่านวงจร inverting summer ซึ่งจะมีค่าเป็น 2 เท่าของสัญญาณอินพุต แสดงดังรูป 4.4.2



รูปที่ 4.4.2 แสดงสัญญาณ Full-wave ที่ได้จากวงจร Full-wave rectifier

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณเอาต์พุตที่ได้ จะผ่านวงจร Low-pass filter อย่างง่าย ๆ ที่ต่อจากวงจร Full-wave rectifier เพื่อเปลี่ยนให้เป็นสัญญาณไฟดิซี รูปที่ 4.4.3 แสดงสัญญาณเอาต์พุตที่ได้จากวงจร 3.4.1 (ช่องสัญญาณที่ 2) ซึ่งเป็นสัญญาณไฟดิซี จากการป้อนสัญญาณความถี่ 455 kHz (ช่องสัญญาณที่ 1) เข้าที่อินพุตของวงจร



รูปที่ 4.4.3 แสดงสัญญาณเอาต์พุตที่ได้จากวงจร 3.4.1 จากสัญญาณอินพุตความถี่ 455 kHz


#### 4.5 วงจรมิกเซอร์ (MIXER)

จากวงจรรูปที่ 3.5.1 เมื่อทำการป้อนสัญญาณอินพุตที่มีความถี่ 5 MHz และสัญญาณความถี่ 26.4 MHz จะได้สัญญาณเอาต์พุตออกมา ดังรูปที่ 4.5.1 เมื่อวัดสัญญาณด้วยสเปกตรัมอานาไลเซอร์ ซึ่งประกอบด้วยสัญญาณ 5 MHz , 26.4 MHz , สัญญาณที่เป็นความถี่ผลบวก คือ 31.4 MHz และสัญญาณที่เป็นความถี่ผลต่าง คือ 21.4 MHz



รูปที่ 4.5.1 แสดงสัญญาณที่ได้จากการ mix สัญญาณอินพุตความถี่ 5 MHz และสัญญาณความถี่ 26.4 MHz

และเมื่อนำสัญญาณเอาต์พุตที่ออกจากวงจร mixer ไปผ่านวงจรกรองช่วงความถี่ 21.4 MHz เพื่อกรองเฉพาะความถี่ IF ซึ่งเป็นความถี่ผลต่าง จะได้สัญญาณความถี่ 21.4 MHz ดังรูป 4.5.2



รูปที่ 4.5.2 แสดงสัญญาณความถี่ 21.4 MHz เมื่อนำเอาที่พุดจาก mixer ผ่านวงจรกรองช่วงความถี่ 21.4 MHz

และเมื่อป้อนสัญญาณความถี่ 21.4 MHz และสัญญาณความถี่ 21.855 MHz จะได้สัญญาณเอาต์พุตมีลักษณะเดียวกับรูปที่ 4.5.1 ซึ่งประกอบด้วยสัญญาณความถี่ 21.4 MHz, 21.855 MHz, สัญญาณความถี่ที่เป็นบวก คือ 43.355 MHz และสัญญาณที่เป็นความถี่ผลต่าง คือ 455 kHz และเมื่อนำสัญญาณเอาต์พุตที่ออกจากวงจร mixer ไปผ่านวงจรกรองช่วงความถี่ 455 kHz เพื่อกรองความถี่ผลต่าง จะได้สัญญาณความถี่ 455 kHz ออกมาดังรูป 4.1.6


#### 4.6 วงจรขยายลอการิทึม ( Logarithmic Amplifier )

ทำการทดลองโดยใช้วงจรดังรูปที่ 3.6.1 เมื่อป้อนสัญญาณอินพุตที่มีความถี่ 455 kHz แล้วทำการวัดสัญญาณเอาต์พุต จะได้ผลดังตาราง 4.6.1

Vin (mV)	Vin (dB)	Vout (mV)	Vin (mV)	Vin (dB)	Vout (mV)
20	-33.98	22.5	440	-7.13	443
40	-27.96	42	460	-6.74	450
60	-24.44	63.5	500	-6.02	468
80	-21.94	82.5	540	-5.35	480
100	-20	125	600	-4.44	500
120	-18.42	150	660	-3.61	515
140	-17.08	170	700	-3.09	518
160	-15.92	193	760	-2.38	530
180	-14.89	220	800	-1.94	534
200	-13.98	250	900	-0.92	546
220	-13.15	278	1000	0	556
240	-12.4	296	1500	3.52	575
280	-11.06	340	2000	6.02	575
300	-10.46	356	3000	9.54	580
340	-9.37	380	4000	12.04	580
360	-8.87	396	5000	13.98	580
400	-7.96	418			

ตารางที่ 4.6.1 แสดงความสัมพันธ์ระหว่างสัญญาณอินพุตและเอาต์พุต

เมื่อนำผลการทดลองมาพล็อตกราฟ จะได้ดังรูปที่ 4.6.1




รูปที่ 4.6.1 กราฟแสดงความสัมพันธ์ระหว่างอินพุต(dB)และเอาต์พุต(mV)

จากกราฟ จะเห็นได้ว่า ความสัมพันธ์ระหว่างสัญญาณอินพุต(dB) และเอาต์พุต(mV) กราฟจะเป็นเส้นตรงในบางช่วงเท่านั้น จึงเลือกเฉพาะช่วงที่วงจรถ่ายทำงานเป็นลักษณะ linear มาใช้ในการทดลอง


#### 4.7 วงจรออสซิลเลเตอร์ 21.855 MHz

ในการออกแบบใช้ระบบสังเคราะห์ความถี่ ซึ่งประกอบไปด้วยวงจร โวลเตจคอนโทรล ออสซิลเลเตอร์ ( VCO ) , วงจรพรีสเกลเลอร์ ( Prescaler ) , วงจรเปรียบเทียบเฟส ( Phase detector ) และวงจรฟิลเตอร์ ( Loop Filter )




รูปที่ 4.7.1 แสดงเอาต์พุตที่ออกมาจากวงจรหาร 5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.7.2 แสดงการเปรียบเทียบระหว่างความถี่อ้างอิงภายใน ( $f_R$ ) กับความถี่ที่ได้จาก VCO ( $f_V$ )




รูปที่ 4.7.3 แสดงสัญญาณที่ได้จากวงจรสังเคราะห์ความถี่ 21.855 MHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.8 ผลการทดลองสเปกตรัม อนุไฮเซอร์


จากการนำวงจรต่างๆที่ออกแบบมาประกอบเข้าด้วยกัน เป็นสเปกตรัมอนุไฮเซอร์ แล้วทำการทดลอง วัดสัญญาณต่างๆ ผลการทดลองเป็นไปดังรูป




รูปที่ 4.8.1 แสดงการวัดสัญญาณ sine 6 MHz



เอกสารนี้เป็นเอกสารที่สงวนรูปที่ 4.8.2 แสดงการวัดสัญญาณ sine 1 MHz และ 10 MHz นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.8.3 แสดงการวัดสัญญาณ sine 3 MHz , 5 MHz , 7 MHz , 9 MHz และ 10 MHz




รูปที่ 4.8.4 แสดงการวัดสัญญาณสี่เหลี่ยม 1 MHz จะเกิดสัญญาณฮาร์โมนิกที่(3) 3 MHz , เอกสารนี้เป็นเอกสารที่ฮาร์โมนิกที่(5) 5 MHz , ฮาร์โมนิกที่(7) 7 MHz และ ฮาร์โมนิกที่(9) 9 MHz โยชนด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.8.5 และ 4.8.6 เป็นการเปรียบเทียบเมื่อทำการวัดสัญญาณ sine ความถี่ 2 MHz กับสัญญาณสี่เหลี่ยม ความถี่ 2 MHz จะได้ผลออกมาดังรูป




รูปที่ 4.8.5 แสดงการ วัดสัญญาณ sine 2 MHz




รูปที่ 4.8.6 แสดงการ วัดสัญญาณสี่เหลี่ยมความถี่ 2 MHz จะเกิดสัญญาณฮาร์โมนิกที่(3) 6 MHz และฮาร์โมนิกที่(5) 10 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อทำการวัดสัญญาณ pulse train ความถี่ 1 MHz duty cycle 20% แล้วนำผลที่ได้มาเปรียบเทียบกับผลที่ได้จากสเปกตรัม อนุโลเซอร์เครื่องจริง ได้ผลดังรูปที่ 4.8.7 และ 4.8.8 ตามลำดับ



รูปที่ 4.8.7 แสดงการวัดสัญญาณ pulse train ความถี่ 1 MHz โดยใช้สเปกตรัม อนุโลเซอร์ที่ออกแบบ



รูปที่ 4.8.8 แสดงการวัดสัญญาณ pulse train ความถี่ 1 MHz โดยใช้สเปกตรัม อนุโลเซอร์เครื่องจริง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อทำการทดสอบผลตอบสนองทางความถี่ (Frequency Response) ของวงจร Low-pass Filter ที่มีความถี่  
 คัทออฟที่ 5 MHz โดยการป้อนสัญญาณอินพุตคงที่ค่าหนึ่งที่มีความถี่ต่างๆ และวัดขนาดของสัญญาณเอาต์พุตที่ได้  
 ออกมา จะได้ผลดังตารางที่ 4.8.1 และกราฟแสดงผลตอบสนองทางความถี่จะเป็นดังรูปที่ 4.8.9

ความถี่ (MHz)	ขนาดสัญญาณ เอาต์พุต (mV)	ความถี่ (MHz)	ขนาดสัญญาณ เอาต์พุต (mV)
0.5	637.7	6.5	387
1	625	7	359
1.5	612.5	7.5	340
2	600	8	318
2.5	575.5	9	278
3	556.2	10	250
3.5	531	11	218
4	512	12	200
4.5	481	13	181
5	456.2	14	159
5.5	437.5	15	140
6	412		


ตารางที่ 4.8.1 แสดงผลการทดลองของวงจรกรองความถี่ต่ำ

## CHARACTERISTIC OF LOWPASS FILTER



รูปที่ 4.8.9 แสดงกราฟคุณลักษณะของวงจรกรองความถี่ต่ำ

เมื่อนำกราฟที่ได้จากรูปที่ 4.8.9 มาทำการเปรียบเทียบกับผลตอบสนองทางความถี่ของวงจรกรองความถี่ต่ำ โดยใช้สเปคตรัม อนุโลเซอร์ที่ได้ออกแบบไว้ จะได้ผลดังรูปที่ 4.8.10



รูปที่ 4.8.10 แสดงผลตอบสนองทางความถี่ของวงจรกรองความถี่ต่ำ โดยใช้สเปคตรัม อนุโลเซอร์ที่ออกแบบไว้

จากการทดลองทั้ง 2 วิธี จะได้ผลการทดลองในลักษณะเดียวกันคือมีความถี่คutoff ที่ 5 MHz เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5 บทสรุปและบทวิจารณ์

จากการทดลองส่วนประกอบต่าง ๆ ของ Spectrum Analyzer ที่ความถี่ 10 kHz - 10 MHz ซึ่งมี Dynamic Range ที่ minimum 200 mV และ maximum 1.5 V ซึ่งประกอบไปด้วยวงจรต่าง ๆ คือ วงจรกรองความถี่ต่ำ , วงจรมิกเซอร์ , วงจรออสซิลเลเตอร์ควบคุมด้วยแรงดัน ( VCO ) , วงจรสร้างสัญญาณพื่นเลื้อย , วงจรกรองช่วงความถี่ , วงจรดีเทคเตอร์ และวงจรขยายลอการิทึม

เมื่อได้ทำการทดลอง การทำงานของแต่ละวงจร ผลที่ได้จากการทดลองของวงจร VCO ซึ่งจะต้องมีช่วงความถี่ตั้งแต่ 21.4 - 31.4 MHz และความสัมพันธ์ระหว่าง forward voltage bias และความถี่ที่เปลี่ยนไปต้องมีลักษณะเป็น linear แต่ผลที่ได้ยังไม่ดีเท่าที่ควร แต่สามารถเปลี่ยนแปลงความถี่ในช่วงที่ต้องการได้ และมีขนาดของสัญญาณสูง

สำหรับวงจรกรองช่วงความถี่ 455 kHz จะต้องมีการปรับค่า BW ได้ 2 ค่า คือ 30 kHz , 100 kHz แต่ในการทดลองครั้งนี้ได้เลือกใช้ BW เพียง ค่าเดียว คือ 100 kHz เนื่องจากเมื่อเลือก BW ค่าอื่น ขนาดของสัญญาณจะต่ำ ทำให้วงจรดีเทคเตอร์ไม่สามารถดีเทคสัญญาณออกมาได้

และในส่วนของวงจรขยายลอการิทึม เมื่อนำมาต่อรวมกับวงจร ไม่สามารถดีเทคสัญญาณออกมาได้ เนื่องจากมีสัญญาณรบกวนเกิดขึ้น และผลจากกราฟที่ได้ยังไม่ linear พอ ดังนั้นจึงแสดงผลในรูปของสเกล mV แทน

เมื่อนำวงจรต่าง ๆ ต่อเข้าด้วยกันทั้งหมด Spectrum Analyzer นี้ จะสามารถวัดสัญญาณได้ที่ความถี่ 1 - 10 MHz และสัญญาณที่ออกมามี BW ที่กว้าง เนื่องจากเลือกค่า BW จากวงจรกรองความถี่ 455 kHz ได้เพียง 100 kHz และจากการที่ความสัมพันธ์ระหว่าง forward voltage bias กับความถี่ยังไม่เป็น linear พอ ทำให้ความถี่ที่วัดได้มีความเบี่ยงเบนไปบ้าง



# ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## Presettable Counters

### High-Performance Silicon-Gate CMOS

The MC54/74HC160 and HC162 are identical in pinout to the LS160 and LS162, respectively. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.

The HC160 and HC162 are programmable BCD counters with asynchronous and synchronous Reset inputs, respectively.


- Output Drive Capability: 10 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS, and TTL
- Operating Voltage Range: 2 to 6 V
- Low Input Current: 1  $\mu$ A
- High Noise Immunity Characteristic of CMOS Devices
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Chip Complexity: 234 FETs or 58.5 Equivalent Gates



Device	Count Mode	Reset Mode
HC160	BCD	Asynchronous
HC162	BCD	Synchronous

## MC54/74HC160

## MC54/74HC162



J SUFFIX  
CERAMIC PACKAGE  
CASE 620-10



N SUFFIX  
PLASTIC PACKAGE  
CASE 648-08




D SUFFIX  
SOIC PACKAGE  
CASE 751B-05

**ORDERING INFORMATION**

MC54HCXXXJ Ceramic  
MC74HCXXXN Plastic  
MC74HCXXXD SOIC

**PIN ASSIGNMENT**



**FUNCTION TABLE**

Inputs					Output
Clock	Reset*	Load	Enable P	Enable T	- Q
	L	X	X	X	Reset
	H	L	X	X	Load Preset Data
	H	H	H	H	Count
	H	H	L	X	No Count
	H	H	X	L	No Count

\* HC162 only. HC160 is an Asynchronous Reset Device

H = high level

L = low level

X = don't care



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC54/74HC160 MC54/74HC162

MAXIMUM RATINGS\*

Symbol	Parameter	Value	Unit
V <sub>CC</sub>	DC Supply Voltage (Referenced to GND)	- 0.5 to + 7.0	V
V <sub>in</sub>	DC Input Voltage (Referenced to GND)	- 1.5 to V <sub>CC</sub> + 1.5	V
V <sub>out</sub>	DC Output Voltage (Referenced to GND)	- 0.5 to V <sub>CC</sub> + 0.5	V
I <sub>in</sub>	DC Input Current, per Pin	± 20	mA
I <sub>out</sub>	DC Output Current, per Pin	± 25	mA
I <sub>CC</sub>	DC Supply Current, V <sub>CC</sub> and GND Pins	± 50	mA
P <sub>D</sub>	Power Dissipation in Still Air, Plastic or Ceramic DIP† SOIC Package†	750 500	mW
T <sub>stg</sub>	Storage Temperature	- 65 to + 150	°C
T <sub>L</sub>	Lead Temperature, 1 mm from Case for 10 Seconds (Plastic DIP or SOIC Package) (Ceramic DIP)	260 300	°C

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V<sub>in</sub> and V<sub>out</sub> should be constrained to the range GND ≤ (V<sub>in</sub> or V<sub>out</sub>) ≤ V<sub>CC</sub>. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or V<sub>CC</sub>). Unused outputs must be left open.

\* Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the Recommended Operating Conditions.

† Derating — Plastic DIP: - 10 mW/°C from 65° to 125°C  
Ceramic DIP: - 10 mW/°C from 100° to 125°C  
SOIC Package: - 7 mW/°C from 65° to 125°C

For high frequency or heavy load considerations, see Chapter 2.

RECOMMENDED OPERATING CONDITIONS

Symbol	Parameter	Min	Max	Unit
V <sub>CC</sub>	DC Supply Voltage (Referenced to GND)	2.0	6.0	V
V <sub>in</sub> , V <sub>out</sub>	DC Input Voltage, Output Voltage (Referenced to GND)	0	V <sub>CC</sub>	V
T <sub>A</sub>	Operating Temperature, All Package Types	- 55	+ 125	°C
t <sub>r</sub> , t <sub>f</sub>	Input Rise and Fall Time (Figure 1)	V <sub>CC</sub> = 2.0 V V <sub>CC</sub> = 4.5 V V <sub>CC</sub> = 6.0 V	0 1000 500 400	ns

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

Symbol	Parameter	Test Conditions	V <sub>CC</sub> V	Guaranteed Limit			Unit
				- 55 to 25°C	≤ 85°C	≤ 125°C	
V <sub>IH</sub>	Minimum High-Level Input Voltage	V <sub>out</sub> = 0.1 V or V <sub>CC</sub> - 0.1 V  I <sub>out</sub>   ≤ 20 μA	2.0	1.5	1.5	1.5	V
			4.5	3.15	3.15	3.15	
			6.0	4.2	4.2	4.2	
V <sub>IL</sub>	Maximum Low-Level Input Voltage	V <sub>out</sub> = 0.1 V or V <sub>CC</sub> - 0.1 V  I <sub>out</sub>   ≤ 20 μA	2.0	0.3	0.3	0.3	V
			4.5	0.9	0.9	0.9	
			6.0	1.2	1.2	1.2	
V <sub>OH</sub>	Minimum High-Level Output Voltage	V <sub>in</sub> = V <sub>IH</sub> or V <sub>IL</sub>  I <sub>out</sub>   ≤ 20 μA	2.0	1.9	1.9	1.9	V
			4.5	4.4	4.4	4.4	
		V <sub>in</sub> = V <sub>IH</sub> or V <sub>IL</sub>  I <sub>out</sub>   ≤ 4.0 mA  I <sub>out</sub>   ≤ 5.2 mA	4.5	3.98	3.84	3.70	
			6.0	5.48	5.34	5.20	
V <sub>OL</sub>	Maximum Low-Level Output Voltage	V <sub>in</sub> = V <sub>IH</sub> or V <sub>IL</sub>  I <sub>out</sub>   ≤ 20 μA	2.0	0.1	0.1	0.1	V
			4.5	0.1	0.1	0.1	
		V <sub>in</sub> = V <sub>IH</sub> or V <sub>IL</sub>  I <sub>out</sub>   ≤ 4.0 mA  I <sub>out</sub>   ≤ 5.2 mA	4.5	0.26	0.33	0.40	
			6.0	0.26	0.33	0.40	
I <sub>in</sub>	Maximum Input Leakage Current	V <sub>in</sub> = V <sub>CC</sub> or GND	6.0	± 0.1	± 1.0	± 1.0	μA
I <sub>CC</sub>	Maximum Quiescent Supply Current (per Package)	V <sub>in</sub> = V <sub>CC</sub> or GND I <sub>out</sub> = 0 μA	6.0	8	80	160	μA

NOTE: Information on typical parametric values can be found in Chapter 2.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC ELECTRICAL CHARACTERISTICS ( $C_L = 50$  pF, Input  $t_r = t_f = 6$  ns)

Symbol	Parameter	VCC V	Guaranteed Limit			Unit
			-55 to 25°C	≤ 85°C	≤ 125°C	
$f_{max}$	Maximum Clock Frequency (50% Duty Cycle)* (Figures 1 and 7)	2.0	6.0	4.8	4.0	MHz
		4.5	30	24	20	
		6.0	35	28	24	
$t_{PLH}$	Maximum Propagation Delay, Clock to Q (Figures 1 and 7)	2.0	170	215	255	ns
		4.5	34	43	51	
		6.0	29	37	43	
$t_{PHL}$	Maximum Propagation Delay, Clock to Q (Figures 1 and 7)	2.0	205	255	310	ns
		4.5	41	51	62	
		6.0	35	43	53	
$t_{PHL}$	Maximum Propagation Delay, Reset to Q (HC160 Only) (Figures 2 and 7)	2.0	210	265	315	ns
		4.5	42	53	63	
		6.0	36	45	54	
$t_{PLH}$	Maximum Propagation Delay, Enable T to Ripple Carry Out (Figures 3 and 7)	2.0	160	200	240	ns
		4.5	32	40	48	
		6.0	27	34	41	
$t_{PHL}$	Maximum Propagation Delay, Enable T to Ripple Carry Out (Figures 3 and 7)	2.0	195	245	295	ns
		4.5	39	49	59	
		6.0	33	42	50	
$t_{PLH}$	Maximum Propagation Delay, Clock to Ripple Carry Out (Figures 1 and 7)	2.0	175	220	265	ns
		4.5	35	44	53	
		6.0	30	37	45	
$t_{PHL}$	Maximum Propagation Delay, Clock to Ripple Carry Out (Figures 1 and 7)	2.0	215	270	325	ns
		4.5	43	54	65	
		6.0	37	46	55	
$t_{PHL}$	Maximum Propagation Delay, Reset to Ripple Carry Out (HC160 Only) (Figures 2 and 7)	2.0	220	275	330	ns
		4.5	44	55	66	
		6.0	37	47	56	
$t_{TLH}$ , $t_{THL}$	Maximum Output Transition Time, Any Output (Figures 1 and 7)	2.0	75	95	110	ns
		4.5	15	19	22	
		6.0	13	16	19	
$C_{in}$	Maximum input Capacitance	—	10	10	10	pF

\* Applies to noncascaded/nonsynchronously clocked configurations only. With synchronously cascaded counters, (1) Clock to Ripple Carry Out propagation delays, (2) Enable T or Enable P to Clock setup times, and (3) Clock to Enable T or Enable P hold times determine  $f_{max}$ . However, if Ripple Carry Out of each stage is tied to the Clock of the next stage (nonsynchronously clocked), the  $f_{max}$  in the table above is applicable. See Applications Information in this data sheet.

## NOTES:

- For propagation delays with loads other than 50 pF, see Chapter 2.
- Information on typical parametric values can be found in Chapter 2.

$C_{PD}$	Power Dissipation Capacitance (Per Package)*	Typical @ 25°C, VCC = 5.0 V	pF
		60	

\* Used to determine the no-load dynamic power consumption:  $P_D = C_{PD} V_{CC}^2 f + I_{CC} V_{CC}$ . For load considerations, see Chapter 2.

3

MC54/74HC160 MC54/74HC162

TIMING REQUIREMENTS (Input  $t_r = t_f = 6$  ns)

Symbol	Parameter	V <sub>CC</sub> V	Guaranteed Limit			Unit
			- 55 to 25°C	≤ 85°C	≤ 125°C	
$t_{su}$	Minimum Setup Time, Preset Data Inputs to Clock (Figure 5)	2.0	150	190	225	ns
		4.5	30	38	45	
		6.0	26	33	38	
$t_{su}$	Minimum Setup Time, Load to Clock (Figure 5)	2.0	135	170	205	ns
		4.5	27	34	41	
		6.0	23	29	35	
$t_{su}$	Minimum Setup Time, Reset to Clock (HC162 only) (Figure 4)	2.0	160	200	240	ns
		4.5	32	40	48	
		6.0	27	34	41	
$t_{su}$	Minimum Setup Time, Enable T or Enable P to Clock (Figure 6)	2.0	200	250	300	ns
		4.5	40	50	60	
		6.0	34	43	51	
$t_h$	Minimum Hold Time, Clock to Preset Data Inputs (Figure 5)	2.0	50	65	75	ns
		4.5	10	13	15	
		6.0	9	11	13	
$t_h$	Minimum Hold Time, Clock to Load (Figure 5)	2.0	3	3	3	ns
		4.5	3	3	3	
		6.0	3	3	3	
$t_h$	Minimum Hold Time, Clock to Reset (HC162 only) (Figure 4)	2.0	3	3	3	ns
		4.5	3	3	3	
		6.0	3	3	3	
$t_h$	Minimum Hold Time, Clock to Enable T or Enable P (Figure 6)	2.0	3	3	3	ns
		4.5	3	3	3	
		6.0	3	3	3	
$t_{rec}$	Minimum Recovery Time, Reset Inactive to Clock (HC160 only) (Figure 2)	2.0	125	155	190	ns
		4.5	25	31	38	
		6.0	21	26	32	
$t_{rec}$	Minimum Recovery Time, Load Inactive to Clock (Figure 5)	2.0	125	155	190	ns
		4.5	25	31	38	
		6.0	21	26	32	
$t_w$	Minimum Pulse Width, Clock (Figure 1)	2.0	80	100	120	ns
		4.5	16	20	24	
		6.0	14	17	20	
$t_w$	Minimum Pulse Width, Reset (HC160 only) (Figure 2)	2.0	80	100	120	ns
		4.5	16	20	24	
		6.0	14	17	20	
$t_r, t_f$	Maximum Input Rise and Fall Times (Figure 1)	2.0	1000	1000	1000	ns
		4.5	500	500	500	
		6.0	400	400	400	

NOTE: Information on typical parametric values can be found in Chapter 2.

3

**FUNCTION DESCRIPTION**

The HC160/162 are programmable 4-bit synchronous counters that feature parallel Load, synchronous or asynchronous Reset, a Carry Output for cascading, and count-enable controls.

The HC160 and HC162 are BCD counters with asynchronous Reset, and synchronous Reset, respectively.

**INPUTS**

**Clock (Pin 2)**

The internal flip-flops toggle and the output count advances with the rising edge of the Clock input. In addition, control functions, such as resetting (HC162) and loading occur with the rising edge of the Clock input.

**Preset Data Inputs P0, P1, P2, P3 (Pins 3, 4, 5, 6)**

These are the data inputs for programmable counting. Data on these pins may be synchronously loaded into the internal flip-flops and appear at the counter outputs. P0 (pin 3) is the least-significant bit and P3 (pin 6) is the most-significant bit.

**OUTPUTS**

**Q0, Q1, Q2, Q3 (Pins 14, 13, 12, 11)**

These are the counter outputs (BCD or binary). Q0 (pin 14) is the least-significant bit and Q3 (pin 11) is the most-significant bit.

**Ripple Carry Out (Pin 15)**

When the counter is in its maximum state (1001 for the BCD counters or 1111 for the binary counters), this output goes high, providing an external look-ahead carry pulse that may be used to enable successive cascaded counters. Ripple Carry Out remains high only during the maximum count state. The logic equation for this output is:

$$\text{Ripple Carry Out} = \text{Enable T} \cdot \text{Q0} \cdot \overline{\text{Q1}} \cdot \overline{\text{Q2}} \cdot \text{Q3}$$

for BCD counters HC160 and HC162

**CONTROL FUNCTIONS**

**Resetting**

A low level on the Reset pin (pin 1) resets the internal flip-flops and sets the outputs (Q0 through Q3) to a low level. The HC160 resets asynchronously and the HC162 resets with the rising edge of the Clock input (synchronous reset).

**Loading**

With the rising edge of the Clock, a low level on Load (pin 9) loads the data from the Preset Data Input pins (P0, P1, P2, P3) into the internal flip-flops and onto the output pins, Q0 through Q3. The count function is disabled as long as Load is low.

Although the HC160 and HC162 are BCD counters, they may be programmed to any state. If they are loaded with a state disallowed in BCD code, they will return to their normal count sequence within two clock pulses (see the Output State Diagram).

**Count Enable/Disable**

These devices have two count-enable control pins: Enable P (pin 7) and Enable T (pin 10). The devices count when these two pins and the Load pin are high. The logic equation is:

$$\text{Count Enable} = \text{Enable P} \cdot \text{Enable T} \cdot \text{Load}$$


The count is either enabled or disabled by the control inputs according to Table 1. In general, Enable P is a count-enable control; Enable T is both a count-enable and a Ripple-Carry Output control.

Table 1. Count Enable/Disable

Control Inputs		Result at Outputs		
Load	Enable P	Enable T	Q0 - Q3	Ripple Carry Out
H	H	H	Count	High when Q0 - Q3 are maximum*
L	H	H	No Count	High when Q0 - Q3 are maximum*
X	L	H	No Count	High when Q0 - Q3 are maximum*
X	X	L	No Count	L

\* Q0 through Q3 are maximum for the HC160 and HC162 when Q3 Q2 Q1 Q0 = 1001.

**OUTPUT STATE DIAGRAMS  
HC160 and HC162 BCD Counters**



3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SWITCHING WAVEFORMS




Figure 1.




Figure 2.




Figure 3.




Figure 4. HC162 Only

3




Figure 5.





Figure 6.

TEST CIRCUIT




\* Includes all probe and jig capacitance

Figure 7.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC54HC160 • MC74HC160  
BCD Counter with Asynchronous Reset



The flip-flops shown in the circuit diagrams are Toggle-Enable flip-flops. A Toggle-Enable flip-flop is a combination of a D flip-flop and a T flip-flop. When loading data from Preset inputs P0, P1, P2, and P3, the Load signal is used to disable the Toggle input (Tn) of the flip-flop. The logic level at the Pn input is then clocked to the Q output of the flip-flop on the next rising edge of the clock.  
A logic zero on the Reset device input forces the internal clock (C) high and resets the Q output of the flip-flop low.




MC54/74HC160 MC54/74HC162

HC160, HC162 TIMING DIAGRAM


Sequence illustrated in waveforms:

1. Reset outputs to zero.
2. Preset to BCD seven.
3. Count to eight, nine, zero, one, two, and three.
4. Inhibit.



3

MC54HC160 • MC74HC160  
BCD Counter with Synchronous Reset




The flip-flops shown in the circuit diagrams are Toggle-Enable flip-flops. A Toggle-Enable flip-flop is a combination of a D flip-flop and a T flip-flop. When loading data from Preset inputs P0, P1, P2, and P3, the Load signal is used to disable the Toggle input (Tn) of the flip-flop. The logic level at the Pn input is then clocked to the Q output of the flip-flop on the next rising edge of the clock.  
A logic zero on the Reset device input forces the internal clock (C) high and resets the Q output of the flip-flop low.



TYPICAL APPLICATIONS  
CASCADING


N-Bit Synchronous Counters




NOTE: When used in these cascaded configurations the clock  $f_{max}$  guaranteed limits may not apply. Actual performance will depend on number of stages. This limitation is due to set up times between Enable (Port) and Clock.

3

Nibble Ripple Counter



TYPICAL APPLICATION



The HC162 facilitates designing counters of any modulus with minimal external logic. The output is glitch-free due to the synchronous Reset.




Figure 4. AC Test Circuit




Figure 5. Input Signal Amplitude versus Input Frequency  
Divide Ratio = 65




Figure 6. Output Amplitude versus Input Frequency

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**2**

## Parallel-Input PLL Frequency Synthesizer

### Interfaces with Dual-Modulus Prescalers

The MC145152-2 is programmed by sixteen parallel inputs for the N and A counters and three input lines for the R counter. The device features consist of a reference oscillator, selectable-reference divider, two-output phase detector, 10-bit programmable divide-by-N counter, and 6-bit programmable +A counter.


The MC145152-2 is an improved-performance drop-in replacement for the MC145152-1. Power consumption has decreased and ESD and latch-up performance have improved.

- Operating Temperature Range: -40 to 85°C
- Low Power Consumption Through Use of CMOS Technology
- 3.0 to 9.0 V Supply Range
- On- or Off-Chip Reference Oscillator Operation
- Lock Detect Signal
- Dual Modulus/Parallel Programming
- 8 User-Selectable +R Values: 8, 64, 128, 256, 512, 1024, 1160, 2048
- +N Range = 3 to 1023, +A Range = 0 to 63
- Chip Complexity: 8000 FETs or 2000 Equivalent Gates
- See Application Note AN980

## MC145152-2



P SUFFIX  
PLASTIC DIP  
CASE 710



DW SUFFIX  
SOG PACKAGE  
CASE 751F

### ORDERING INFORMATION

MC145152P2 Plastic DIP  
MC145152DW2 SOG Package

### PIN ASSIGNMENT


$f_{in}$	1	28	LD
V <sub>SS</sub>	2	27	OSC <sub>in</sub>
V <sub>DD</sub>	3	26	OSC <sub>out</sub>
RA0	4	25	A4
RA1	5	24	A3
RA2	6	23	A0
$\phi_R$	7	22	A2
$\phi_V$	8	21	A1
MC	9	20	N9
A5	10	19	N8
N0	11	18	N7
N1	12	17	N6
N2	13	16	N5
N3	14	15	N4

REV 1  
8/95

MC145151-2 through MC145158-2  
2-632

MOTOROLA

## MC145152-2 BLOCK DIAGRAM



NOTE: N0 - N9, A0 - A5, and RA0 - RA2 have pull-up resistors that are not shown.

### PIN DESCRIPTIONS

#### INPUT PINS

$f_{in}$   
Frequency Input (Pin 1)

Input to the positive edge triggered + N and + A counters.  $f_{in}$  is typically derived from a dual-modulus prescaler and is ac coupled into the device. For larger amplitude signals (standard CMOS logic levels) dc coupling may be used.

RA0, RA1, RA2

Reference Address Inputs (Pins 4, 5, 6)

These three inputs establish a code defining one of eight possible divide values for the total reference divider. The total reference divide values are as follows:

Reference Address Code			Total Divide Value
RA2	RA1	RA0	
0	0	0	8
0	0	1	64
0	1	0	128
0	1	1	256
1	0	0	512
1	0	1	1024
1	1	0	1160
1	1	1	2048

N0 - N9

N Counter Programming Inputs (Pins 11 - 20)

The N inputs provide the data that is preset into the + N counter when it reaches the count of 0. N0 is the least significant digit and N9 is the most significant. Pull-up resistors ensure that inputs left open remain at a logic 1 and require only a SPST switch to alter data to the zero state.

A0 - A5

A Counter Programming Inputs (Pins 23, 21, 22, 24, 25, 13)

The A inputs define the number of clock cycles of  $f_{in}$  that require a logic 0 on the MC output (see Dual-Modulus

Prescaling section). The A inputs all have internal pull-up resistors that ensure that inputs left open will remain at a logic 1.

OSC<sub>in</sub>, OSC<sub>out</sub>

Reference Oscillator Input/Output (Pins 27, 26)

These pins form an on-chip reference oscillator when connected to terminals of an external parallel resonant crystal. Frequency setting capacitors of appropriate value must be connected from OSC<sub>in</sub> to ground and OSC<sub>out</sub> to ground. OSC<sub>in</sub> may also serve as the input for an externally-generated reference signal. This signal is typically ac coupled to OSC<sub>in</sub>, but for larger amplitude signals (standard CMOS logic levels) dc coupling may also be used. In the external reference mode, no connection is required to OSC<sub>out</sub>.

#### OUTPUT PINS

$\phi_R$ ,  $\phi_V$

Phase Detector B Outputs (Pins 7, 8)

These phase detector outputs can be combined externally for a loop-error signal.

If the frequency  $f_V$  is greater than  $f_R$  or if the phase of  $f_V$  is leading, then error information is provided by  $\phi_V$  pulsing low.  $\phi_R$  remains essentially high.

If the frequency  $f_V$  is less than  $f_R$  or if the phase of  $f_V$  is lagging, then error information is provided by  $\phi_R$  pulsing low.  $\phi_V$  remains essentially high.

If the frequency of  $f_V = f_R$  and both are in phase, then both  $\phi_V$  and  $\phi_R$  remain high except for a small minimum time period when both pulse low in phase.

MC

Dual-Modulus Prescale Control Output (Pin 9)

Signal generated by the on-chip control logic circuitry for controlling an external dual-modulus prescaler. The MC level will be low at the beginning of a count cycle and will remain low until the + A counter has counted down from its programmed value. At this time, MC goes high and remains high until the + N counter has counted the rest of the way down from its programmed value (N - A additional counts since both + N and + A are counting down during the first

portion of the cycle). MC is then set back low, the counters preset to their respective programmed values, and the above sequence repeated. This provides for a total programmable divide value ( $N_T = N \cdot P + A$  where  $P$  and  $P + 1$  represent the dual-modulus prescaler divide values respectively for high and low MC levels,  $N$  the number programmed into the +  $N$  counter, and  $A$  the number programmed into the +  $A$  counter.

#### LD

Lock Detector Output (Pin 28)

Essentially a high level when loop is locked ( $f_R, f_V$  of same phase and frequency). Pulses low when loop is out of lock.

#### POWER SUPPLY

##### VDD

Positive Power Supply (Pin 3)


The positive power supply potential. This pin may range from + 3 to + 9 V with respect to VSS.

##### VSS

Negative Power Supply (Pin 2)

The most negative supply potential. This pin is usually ground.


#### TYPICAL APPLICATIONS



#### NOTES:

1. Off-chip oscillator optional.
2. The  $\phi_R$  and  $\phi_V$  outputs are fed to an external combiner/loop filter. See the Phase-Locked Loop — Low-Pass Filter Design page for additional information. The  $\phi_R$  and  $\phi_V$  outputs swing rail-to-rail. Therefore, the user should be careful not to exceed the common mode input range of the op amp used in the combiner/loop filter.

Figure 1. Synthesizer for Land Mobile Radio VHF Bands




NOTES:

1. Receiver 1st I.F. = 45 MHz, low side injection; Receiver 2nd I.F. = 11.7 MHz, low side injection.
2. Duplex operation with 45 MHz receiver/transmit separation.
3.  $f_R = 7.5 \text{ kHz}$ ;  $+R = 2048$ .
4.  $N_{\text{total}} = N + 64 + A = 27501 \text{ to } 28166$ ;  $N = 429 \text{ to } 440$ ;  $A = 0 \text{ to } 63$ .
5. MC145158-2 may be used where serial data entry is desired.
6. High frequency prescalers (e.g., MC12018 [520 MHz] and MC12022 [1 GHz]) may be used for higher frequency VCO and  $f_{\text{ref}}$  implementations.
7. The  $\phi_R$  and  $\phi_V$  outputs are fed to an external combiner/loop filter. See the Phase-Locked Loop — Low-Pass Filter Design page for additional information. The  $\phi_R$  and  $\phi_V$  outputs swing rail-to-rail. Therefore, the user should be careful not to exceed the common mode input range of the op amp used in the combiner/loop filter.


Figure 2. 666-Channel, Computer-Controlled, Mobile Radiotelephone Synthesizer for 800 MHz Cellular Radio Systems

MC145152-2 Data Sheet Continued on Page 2-650

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



LMX



TUF

+7 dBm Lo, up to +1 dBm RF

MODEL NO.	FREQUENCY MHz		CONVERSION LOSS dB				LO-RF ISOLATION, dB						LO-IF ISOLATION, dB						CAPD DATA (see RF/IF Designer Handbook) Page	Case Style	Orientation	Price \$	Qty. (1-9)
	LO/RF $f_L$ - $f_U$	IF	Mid-Band			Total Range	L		M		U		L		M		U						
			x	$\sigma$	Max.		Max.	Typ.	Min.	Typ.	Min.	Typ.	Min.	Typ.	Min.	Typ.	Min.						
LMX-3	0.04-400	DC-400	4.84	.05	7.0	8.0	60	50	50	35	35	25	45	40	35	25	25	20	1-68	BB48	q	25.95	
LMX-113	5-1000	DC-1000	5.72	.05	7.0	8.0	50	40	40	25	35	25	45	35	35	30	30	20	1-78	BB48	q	16.95	
LMX-124	0.5-500	DC-500	5.18	.06	6.5	7.0	50	40	45	25	45	22	45	40	40	30	30	20	1-80	BB48	q	27.95	
LMX-149	10-1500	DC-1500	6.58	.09	7.5	9.0	55	40	45	35	30	20	50	40	40	25	20	12	1-82	BB48	q	29.95	
LMX-156	800-2500	DC-1500	7.09	.37	9.0	9.0	35	25	35	25	35	25	22	17	22	17	22	17	1-214	BB48	q	44.95	
J TUF-1	2-600	DC-600	5.85	.04	7.0	8.0	60	50	42	30	37	25	60	45	47	30	36	22	1-192	B02	z	4.25	
J TUF-2	50-1000	DC-1000	5.85	.07	7.5	9.0	58	40	47	30	42	25	50	35	44	20	29	18	1-194	B02	z	6.20	
J TUF-3	0.15-400	DC-400	4.7	.02	7.0	8.0	60	50	46	30	35	25	60	40	47	25	35	20	1-200	B02	z	6.10	
J TUF-3	20-1500	DC-1000	5.7	.04	9.0	9.0	54	40	42	30	39	25	40	25	32	18	23	8	1-206	B02	z	9.45	
J TUF-5X	1-1500	1-1000	5.9	.10	7.0	9.0	60	40	40	20	28	17	60	45	45	25	38	20	1-83	B02	gm	11.95	
J TUF-11A	1400-1900	40-500	6.8	.30	8.6	8.6	33 (typ.) 20 (min.)						29 (typ.) 15 (min.)						1-167	B02	z	16.95	
J TUF-860	800-1050	DC-250	5.6	.24	7.75	7.75	35 (typ.) 25 (min.)						27 (typ.) 20 (min.)						1-165	B02	z	9.45	

L = low range ( $f_L$  to  $10 f_L$ )

M = mid range ( $10 f_L$  to  $f_U/2$ )  
m = mid band ( $2 f_L$  to  $f_U/2$ )

U = upper range ( $f_U/2$  to  $f_U$ )


NSN GUIDE

MCL NO.	NSN
ASK-1	5895-01-320-0366
TFM-2	5895-01-135-1852
TFM-3	5895-01-112-0031
TFM-4	5895-01-317-9388
TFM-11	5895-01-409-1158
TFM-12	5895-01-179-5686

PRECISION TECHNOLOGIES PTE LTD  
211 HENDERSON ROAD  
#13-02 HENDERSON INDUSTRIAL PARK  
SINGAPORE 159552  
TEL. 2734573 (5 LINES) FAX: 2738898

pin connections see case style outline drawings

PORT	q	w	z	aa	gm
LO	8	1	4	1	4
RF	5	4	1	4	2
IF	4	5	2	2	1
GND EXT.	1,2,3,6,7	2,3,6	3	3	3
CASE GND	1,2,3,6,7	—	3	3	3
NOT USED	—	—	—	—	—



In Stock... Immediate Delivery

For Custom Versions Of Standard Models Consult Our Applications Dept.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# signetics

# HIGH PERFORMANCE OPERATIONAL AMPLIFIER $\mu$ A741

## LINEAR INTEGRATED CIRCUITS

### DESCRIPTION

The  $\mu$ A741 is a high performance operational amplifier with high open loop gain, internal compensation, high common mode range and exceptional temperature stability. The  $\mu$ A741 is short-circuit protected and allows for nulling of offset voltage.

### FEATURES

- INTERNAL FREQUENCY COMPENSATION
- SHORT CIRCUIT PROTECTION
- OFFSET VOLTAGE NULL CAPABILITY
- EXCELLENT TEMPERATURE STABILITY
- HIGH INPUT VOLTAGE RANGE
- NO LATCH-UP


### ABSOLUTE MAXIMUM RATINGS

	$\mu$ A741C	$\mu$ A741
Supply Voltage	$\pm 18V$	$\pm 22V$
Internal Power		
Dissipation (Note 1)	500mW	500mW
Differential Input Voltage	$\pm 30V$	$\pm 30V$
Input Voltage (Note 2)	$\pm 15V$	$\pm 15V$
Voltage between Offset Null and $V^-$	$\pm 0.5V$	$\pm 0.5V$
Operating Temperature		
Range	$0^\circ C$ to $+70^\circ C$	$-55^\circ C$ to $+125^\circ C$
Storage Temperature		
Range	$-65^\circ C$ to $+150^\circ C$	$-65^\circ C$ to $+150^\circ C$
Lead Temperature (Solder, 60 sec)	$300^\circ C$	$300^\circ C$
Output Short Circuit Duration (Note 3)	Indefinite	Indefinite

### Notes

1. Rating applies for case temperatures to  $125^\circ C$ ; derate linearly at  $0.5mW/^\circ C$  for ambient temperatures above  $+75^\circ C$ .
2. For supply voltages less than  $\pm 18V$ , the absolute maximum input voltage is equal to the supply voltage.
3. Short circuit may be to ground or either supply. Rating applies to  $+125^\circ C$  case temperature or  $+75^\circ C$  ambient temperature.

### EQUIVALENT CIRCUIT



### PIN CONFIGURATIONS




Fig. 1-2.  $\mu$ A741 high-performance

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LINEAR INTEGRATED CIRCUITS #  $\mu$ A741

ELECTRICAL CHARACTERISTICS ( $V_S = \pm 15V, T_A = 25^\circ C$  unless otherwise specified)

PARAMETER	MIN.	TYP.	MAX.	UNITS	TEST CONDITIONS
$\mu$ A741C					
Input Offset Voltage		2.0	6.0	mV	$R_S < 10k\Omega$
Input Offset Current		20	200	nA	
Input Bias Current		80	500	nA	
Input Resistance	0.3	2.0		M $\Omega$	
Input Capacitance		1.4		pF	
Offset Voltage Adjustment Range		$\pm 12$	$\pm 13$	mV	
Input Voltage Range	$\pm 12$	$\pm 13$		V	
Common Mode Rejection Ratio	70	90		dB	$R_S < 10k\Omega$
Supply Voltage Rejection Ratio		10	150	$\mu V/V$	$R_S < 10k\Omega$
Large-Signal Voltage Gain	20,000	200,000			$R_L > 2k\Omega, V_{out} = \pm 10V$
Output Voltage Swing	$\pm 12$	$\pm 14$		V	$R_L > 10k\Omega$
	$\pm 10$	$\pm 13$		V	$R_L > 2k\Omega$
Output Resistance		75		$\Omega$	
Output Short-Circuit Current		25		mA	
Supply Current		1.4	2.8	mA	
Power Consumption		50	85	mW	
Transient Response (unity gain)					$V_{in} = 20mV, R_L = 2k\Omega, C_L < 100pF$
Risetime		0.3		$\mu s$	
Overshoot		5.0		%	
Slew Rate		0.5		V/ $\mu s$	$R_L > 2k\Omega$
The following specifications apply for $0^\circ C < T_A < +70^\circ C$					
Input Offset Voltage			7.5	mV	
Input Offset Current			300	nA	
Input Bias Current			800	nA	
Large-Signal Voltage Gain	15,000				$R_L > 2k\Omega, V_{out} = \pm 10V$
Output Voltage Swing	$\pm 10$	$\pm 13$		V	$R_L > 2k\Omega$
$\mu$ A741					
Input Offset Voltage		1.0	5.0	mV	$R_S < 10k\Omega$
Input Offset Current		10	200	nA	
Input Bias Current		80	500	nA	
Input Resistance	0.3	2.0		M $\Omega$	
Input Capacitance		1.4		pF	
Offset Voltage Adjustment Range		$\pm 15$		mV	
Large-Signal Voltage Gain	50,000	200,000			$R_L > 2k\Omega, V_{out} = \pm 10V$
Output Resistance		75		$\Omega$	
Output Short Circuit Current		25		mA	
Supply Current		1.4	2.8	mA	
Power Consumption		50	85	mW	
Transient Response (unity gain)					$V_{in} = 20mV, R_L = 2k\Omega, C_L < 100pF$
Risetime		0.3		$\mu s$	
Overshoot		5.0		%	
Slew Rate		0.5		V/ $\mu s$	$R_L > 2k\Omega$
The following specifications apply for $-55^\circ C < T_A < +125^\circ C$					
Input Offset Voltage		1.0	6.0	mV	$R_S < 10k\Omega$
Input Offset Current		7.0	200	nA	$T_A = +125^\circ C$
Input Bias Current		20	500	nA	$T_A = -55^\circ C$
Input Bias Current		0.03	0.5	$\mu A$	$T_A = +125^\circ C$
Input Bias Current		0.3	1.8	$\mu A$	$T_A = -55^\circ C$
Input Voltage Range	$\pm 12$	$\pm 13$		V	
Common Mode Rejection Ratio	70	90		dB	$R_S < 10k\Omega$
Supply Voltage Rejection Ratio		10	150	$\mu V/V$	$R_S < 10k\Omega$
Large-Signal Voltage Gain	25,000				$R_L > 2k\Omega, V_{out} = \pm 10V$
Output Voltage Swing	$\pm 12$	$\pm 14$		V	$R_L > 10k\Omega$
	$\pm 10$	$\pm 13$		V	$R_L > 2k\Omega$
Supply Current		1.5	2.5	mA	$T_A = +125^\circ C$
		2.0	3.3	mA	$T_A = -55^\circ C$
Power Consumption		45	75	mW	$T_A = +125^\circ C$
		45	100	mW	$T_A = -55^\circ C$

Courtesy Signetics Corp.

operational amplifier.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPICAL CHARACTERISTIC CURVES





Fig. 1-2 (Cont.).  $\mu$ A741 high-performance

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LINEAR INTEGRATED CIRCUITS ■  $\mu$ A741

TYPICAL CHARACTERISTIC CURVES (Cont'd.)



Courtesy Signetics Corp.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



**MV104  
MV104G**

VVC  $\rightarrow$   $\leftarrow$

**SILICON EPICAP DIODES**

... designed for FM tuning, general frequency control and tuning, or any top-of-the-line application requiring back-to-back diode configurations for minimum signal distortion and detuning. This device is supplied in the popular TO-92 plastic package for high volume, economical requirements of consumer and industrial applications.

- High Figure of Merit —  
 $Q = 140$  (Typ) @  $V_R = 3.0$  Vdc,  $f = 100$  MHz
- Guaranteed Capacitance Range  
 — 34.39 pF @  $V_R = 3.0$  Vdc (MV104G)  
 — 37.42 pF @  $V_R = 3.0$  Vdc (MV104)
- Dual Diodes — Save Space and Reduce Cost
- TO-92 Package for Easy Handling and Mounting
- Guaranteed Matching\* Tolerance From Diode to Diode and Group to Group
- Monolithic Chip Provides Near Perfect Matching — Guaranteed  $\pm 1\%$  (Max) Over Specified Tuning Range.

\*Upon request, diodes are available in matched sets or in matched groups. All diodes in a set or group can be matched for capacitance to  $\pm 1.5\%$  or 0.1 pF (whichever is greater) over the specified tuning range.




**DUAL  
VOLTAGE-VARIABLE  
CAPACITANCE DIODES**



**MAXIMUM RATINGS (Each Device)**

Rating	Symbol	Value	Unit
Reverse Voltage	$V_R$	32	Volts
Forward Current	$I_F$	200	mA
Total Power Dissipation ( $T_A = 25^\circ\text{C}$ Derate above $25^\circ\text{C}$ )	$P_D$	280	mW
Junction Temperature	$T_J$	+125	$^\circ\text{C}$
Storage Temperature Range	$T_{stg}$	-65 to +150	$^\circ\text{C}$

**FIGURE 1 — DIODE CAPACITANCE (Each Device)**



DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	4.37	5.33	0.170	0.210
B	4.44	5.21	0.175	0.205
C	3.18	4.10	0.125	0.163
D	0.41	0.52	0.016	0.022
F	0.41	0.48	0.016	0.019
G	1.14	1.40	0.045	0.056
H	—	2.54	—	0.100
J	2.41	2.67	0.095	0.105
K	12.70	—	0.500	—
L	6.35	—	0.250	—
N	2.03	2.97	0.080	0.118
P	2.97	—	0.118	—
R	3.43	—	0.135	—
S	0.35	0.41	0.014	0.016

All JEDEC dimensions and notes apply.  
CASE 29-02  
TO-92

# MV104, MV104G

## ELECTRICAL CHARACTERISTICS (T<sub>A</sub> = 25°C unless otherwise noted, Each Device)

Characteristic—All Types	Symbol	Min	Typ	Max	Unit
Reverse Breakdown Voltage (I <sub>R</sub> = 10 μAdc)	BV <sub>R</sub>	32	-	-	Vdc
Reverse Voltage Leakage Current T <sub>A</sub> = 25°C (V <sub>R</sub> = 30 Vdc) T <sub>A</sub> = 60°C	I <sub>R</sub>	-	-	50 500	nAdc
Series Inductance (f = 250 MHz, Lead Length ≈ 1/16")	L <sub>S</sub>	-	6.0	-	nH
Case Capacitance (f = 1.0 MHz, Lead Length ≈ 1/16")	C <sub>C</sub>	-	0.18	-	pF
Diode Capacitance Temperature Coefficient (V <sub>R</sub> = 4.0 Vdc, f = 1.0 MHz)	TC <sub>C</sub>	-	280	400	ppm/°C

Device	C <sub>T</sub> , Diode Capacitance V <sub>R</sub> = 3.0 Vdc, f = 1.0 MHz pF		*Q, Figure of Merit V <sub>R</sub> = 3.0 Vdc f = 100 MHz		C <sub>R</sub> , Capacitance Ratio C <sub>3</sub> /C <sub>30</sub> f = 1.0 MHz	
	Min	Max	Min	Typ	Min	Max
MV104	37	42	100	140	2.5	2.8
MV104G	34	39	100	140	2.5	2.8

$$*Q = \frac{1}{2\pi f C_T R_S}$$

## TYPICAL CHARACTERISTICS (Each Device)

FIGURE 2 — FIGURE OF MERIT versus VOLTAGE




FIGURE 3 — FIGURE OF MERIT versus FREQUENCY




FIGURE 4 — DIODE CAPACITANCE versus TEMPERATURE





FIGURE 5 — REVERSE CURRENT versus REVERSE VOLTAGE






# Operational Amplifiers/Buffers

LF351

## LF351 Wide Bandwidth JFET Input Operational Amplifier



### General Description

The LF351 is a low cost high speed JFET input operational amplifier with an internally trimmed input offset voltage (BI-FET II™ technology). The device requires a low supply current and yet maintains a large gain bandwidth product and a fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF351 is pin compatible with the standard LM741 and uses the same offset voltage adjustment circuitry. This feature allows designers to immediately upgrade the overall performance of existing LM741 designs.


The LF351 may be used in applications such as high speed integrators, fast D/A converters, sample-and-hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The device has low noise and offset voltage drift, but for applica-

tions where these requirements are critical, the LF355 is recommended. If maximum supply current is important, however, the LF351 is the better choice.


### Features

- ✕ Internally trimmed offset voltage 10 mV
- ✕ Low input bias current 50 pA
- ✕ Low input noise voltage 16 nV/√Hz
- ✕ Low input noise current 0.01 pA/√Hz
- ✕ Wide gain bandwidth 4 MHz
- ✕ High slew rate 13 V/μs
- ✕ Low supply current 1.8 mA
- ✕ High input impedance 10<sup>12</sup> Ω
- ✕ Low total harmonic distortion  $A_v = 10$ ,  $R_L = 10k$ ,  $V_o = 20$  Vp-p, BW = 20 Hz-20 kHz < 0.02%
- ✕ Low 1/f noise corner 50 Hz
- ✕ Fast settling time to 0.01% 2 μs

### Typical Connection




### Simplified Schematic



### Connection Diagrams (Top Views)


Metal Can Package



Note: Pin 4 connected to case.

Order Number LF351H  
See NS Package H08C

Dual-In-Line Package



TOP VIEW

Order Number LF351N  
See NS Package N08A

LF351

LF351

### Absolute Maximum Ratings

Supply Voltage	±18V
Power Dissipation (Note 1)	500mW
Operating Temperature Range	0°C to +70°C
T <sub>J</sub> (MAX)	115°C
Differential Input Voltage	±30V
Input Voltage Range (Note 2)	±15V
Output Short Circuit Duration	Continuous
Storage Temperature Range	-65°C to +150°C
Lead Temperature (Soldering, 10 seconds)	300°C

### DC Electrical Characteristics (Note 3)

SYMBOL	PARAMETER	CONDITIONS	LF351			UNITS
			MIN	TYP	MAX	
V <sub>OS</sub>	Input Offset Voltage	R <sub>S</sub> = 10kΩ, T <sub>A</sub> = 25°C Over Temperature		5	10 13	mV mV
ΔV <sub>OS</sub> /ΔT	Average TC of Input Offset Voltage	R <sub>S</sub> = 10kΩ		10		μV/°C
I <sub>OS</sub>	Input Offset Current	T <sub>J</sub> = 25°C, (Notes 3, 4) T <sub>J</sub> < 70°C		25	100 4	pA nA
I <sub>B</sub>	Input Bias Current	T <sub>J</sub> = 25°C, (Notes 3, 4) T <sub>J</sub> < 70°C		50	200 8	pA nA
R <sub>IN</sub>	Input Resistance	T <sub>J</sub> = 25°C		1012		Ω
A <sub>VOL</sub>	Large Signal Voltage Gain	V <sub>S</sub> = ±15V, T <sub>A</sub> = 25°C V <sub>O</sub> = ±10V, R <sub>L</sub> = 2kΩ Over Temperature	25	100		V/mV V/mV
V <sub>O</sub>	Output Voltage Swing	V <sub>S</sub> = ±15V, R <sub>L</sub> = 10kΩ	±12	±13.5		V
V <sub>CM</sub>	Input Common-Mode Voltage Range	V <sub>S</sub> = ±15V	±11	+15 -12		V V
CMRR	Common-Mode Rejection Ratio	R <sub>S</sub> < 10kΩ	70	100		dB
PSRR	Supply Voltage Rejection Ratio	(Note 5)	70	100		dB
I <sub>S</sub>	Supply Current			1.8	3.4	mA

### AC Electrical Characteristics (Note 3)

SYMBOL	PARAMETER	CONDITIONS	LF351			UNITS
			MIN	TYP	MAX	
SR	Slew Rate	V <sub>S</sub> = ±15V, T <sub>A</sub> = 25°C		13		V/μs
GBW	Gain Bandwidth Product	V <sub>S</sub> = ±15V, T <sub>A</sub> = 25°C		4		MHz
e <sub>n</sub>	Equivalent Input Noise Voltage	T <sub>A</sub> = 25°C, R <sub>S</sub> = 100Ω, f = 1000 Hz		16		nV/√Hz
I <sub>n</sub>	Equivalent Input Noise Current	T <sub>J</sub> = 25°C, f = 1000 Hz		0.01		pA/√Hz

Note 1: For operating at elevated temperature, the device must be derated based on a thermal resistance of 150°C/W junction to ambient or 45°C/W junction to case.

Note 2: Unless otherwise specified the absolute maximum negative input voltage is equal to the negative power supply voltage.




Note 3: These specifications apply for V<sub>S</sub> = ±15V and 0°C < T<sub>A</sub> < +70°C. V<sub>OS</sub>, I<sub>B</sub> and I<sub>OS</sub> are measured at V<sub>CM</sub> = 0.

Note 4: The input bias currents are junction leakage currents which approximately double for every 10°C increase in the junction temperature, T<sub>J</sub>. Due to the limited production test time, the input bias currents measured are correlated to junction temperature. In operation the junction temperature rises above the ambient temperature as a result of internal power dissipation, P<sub>D</sub>. T<sub>J</sub> = T<sub>A</sub> + θ<sub>JA</sub> · P<sub>D</sub>, where θ<sub>JA</sub> is the thermal resistance from junction to ambient. Use of a heat sink is recommended if input bias current is to be kept at a minimum.


Note 5: Supply voltage rejection ratio is measured for both supply magnitudes increasing or decreasing simultaneously in accordance with common practice.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


# Typical Performance Characteristics




Positive Common-Mode Input Voltage Limit




Negative Common-Mode Input Voltage Limit




Positive Current Limit




Negative Current Limit




Voltage Swing




Output Voltage Swing




Gain Bandwidth



Bode Plot



Slew Rate




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




### Pulse Response


Small Signal Inverting




Small Signal Non-Inverting




Large Signal Inverting



Large Signal Non-Inverting



Current Limit ( $R_L = 100\Omega$ )



### Application Hints

The LF351 is an op amp with an internally trimmed input offset voltage and JFET input devices (BI-FET II™). These JFETs have large reverse breakdown voltages from gate to source and drain eliminating the need for clamps across the inputs. Therefore, large differential input voltages can easily be accommodated without a large increase in input current. The maximum differential input voltage is independent of the supply voltages. However, neither of the input voltages should be

allowed to exceed the negative supply as this will cause large currents to flow which can result in a destroyed unit.

Exceeding the negative common-mode limit on either input will cause a reversal of the phase to the output and force the amplifier output to the corresponding high or low state. Exceeding the negative common-mode limit on both inputs will force the amplifier output to a

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Application Hints (Continued)

High state. In neither case does a latch occur since raising the input back within the common-mode range again puts the input stage and thus the amplifier in a normal operating mode.

Exceeding the positive common-mode limit on a single input will not change the phase of the output; however, if both inputs exceed the limit, the output of the amplifier will be forced to a high state.

The amplifier will operate with a common-mode input voltage equal to the positive supply; however, the gain bandwidth and slew rate may be decreased in this condition. When the negative common-mode voltage swings to within .3V of the negative supply, an increase in input offset voltage may occur.

The LF351 is biased by a zener reference which allows normal circuit operation on  $\pm 4V$  power supplies. Supply voltages less than these may result in lower gain bandwidth and slew rate.

The LF351 will drive a 2 k $\Omega$  load resistance to  $\pm 10V$  over the full temperature range of 0°C to +70°C. If the amplifier is forced to drive heavier load currents, however, an increase in input offset voltage may occur on the negative voltage swing and finally reach an active current limit on both positive and negative swings.

Precautions should be taken to ensure that the power supply for the integrated circuit never becomes reversed in polarity or that the unit is not inadvertently installed


backwards in a socket as an unlimited current surge through the resulting forward diode within the IC could cause fusing of the internal conductors and result in a destroyed unit.

Because these amplifiers are JFET rather than MOSFET input op amps they do not require special handling.

As with most amplifiers, care should be taken with lead dress, component placement and supply decoupling in order to ensure stability. For example, resistors from the output to an input should be placed with the body close to the input to minimize "pick-up" and maximize the frequency of the feedback pole by minimizing the capacitance from the input to ground.


A feedback pole is created when the feedback around any amplifier is resistive. The parallel resistance and capacitance from the input of the device (usually the inverting input) to AC ground set the frequency of the pole. In many instances the frequency of this pole is much greater than the expected 3 dB frequency of the closed loop gain and consequently there is negligible effect on stability margin. However, if the feedback pole is less than approximately 6 times the expected 3 dB frequency a lead capacitor should be placed from the output to the input of the op amp. The value of the added capacitor should be such that the RC time constant of this capacitor and the resistance it parallels is greater than or equal to the original feedback pole time constant.

### Detailed Schematic




Typical Applications

Supply Current Indicator/Limiter




\*  $V_{OUT}$  switches high when  $R_S I_S > V_D$

Hi-Z<sub>IN</sub> Inverting Amplifier



Parasitic input capacitance  $C_1 = 10$  pF for LF351 plus any additional layout capacitance interact with feedback elements and create undesirable high frequency pole. To compensate, use  $C_2$  such that:  $R_2 C_2 = R_1 C_1$ .

Ultra-Low (or High) Duty Cycle Pulse Generator




\* OUTPUT HIGH  $\approx R_1 C_n \frac{4.8 - 2V_S}{4.8 - V_S}$

\* OUTPUT LOW  $\approx R_2 C_n \frac{2V_S - 7.8}{V_S - 7.8}$

where  $V_S = V^+ + |V^-|$   
 \* low leakage capacitor

Long Time Integrator




\* Low leakage capacitor  
 \* 50k pot used for less sensitive  $V_{OS}$  adj.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Operational Amplifiers/Buffers

LF353 Wide Bandwidth Dual JFET Input Operational Amplifier



General Description


These devices are low cost, high speed, dual JFET input operational amplifiers with an internally trimmed input offset voltage (BI-FET II™ technology). They require low supply current yet maintain a large gain bandwidth product and fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF353 is pin compatible with the standard LM1558 allowing designers to immediately upgrade the overall performance of existing LM1558 and LM358 designs.

These amplifiers may be used in applications such as high speed integrators, fast D/A converters, sample and hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The devices also exhibit low noise and offset voltage drift.

Features


- ✘ Internally trimmed offset voltage 10 mV
- ✘ Low input bias current 50 pA
- ✘ Low input noise voltage 18 nV/√Hz
- ✘ Low input noise current 0.01 pA/√Hz
- ✘ Wide gain bandwidth 4 MHz
- ✘ High slew rate 13 V/μs
- ✘ Low supply current 3.6 mA
- ✘ High input impedance 10<sup>12</sup> Ω
- ✘ Low total harmonic distortion  $A_v = 10$ ,  $R_L = 10k$ ,  $V_o = 20V_p - p$ ,  $BW = 20Hz - 20kHz$  <0.02%
- ✘ Low 1/f noise corner 50 Hz
- ✘ Fast settling time to 0.01% 2 μs

Typical Connection




Connection Diagrams

LF353H Metal Can Package (Top View)




Order Number LF353H  
See NS Package H08C

Simplified Schematic



LF353N Dual-In-Line Package (Top View)



Order Number LF353N  
See NS Package N08A

LF353

### Absolute Maximum Ratings

Supply Voltage	± 18V	Input Voltage Range (Note 2)	± 15V
Power Dissipation (Note 1)	500mW	Output Short Circuit Duration	Continuous
Operating Temperature Range	0°C to +70°C	Storage Temperature Range	-65°C to +150°C
MAXIMUM Differential Input Voltage	± 30V	Lead Temperature (Soldering, 10 seconds)	300°C

### DC Electrical Characteristics (Note 4)

SYMBOL	PARAMETER	CONDITIONS	LF353			UNITS
			MIN	TYP	MAX	
V <sub>OS</sub>	Input Offset Voltage	R <sub>S</sub> = 10kΩ, T <sub>A</sub> = 25°C Over Temperature		5	10	mV
V <sub>OS/ΔT</sub>	Average TC of Input Offset Voltage	R <sub>S</sub> = 10kΩ		10	13	μV/°C
I <sub>OS</sub>	Input Offset Current	T <sub>J</sub> = 25°C, (Notes 4, 5) T <sub>J</sub> < 70°C		25	100	pA
I <sub>B</sub>	Input Bias Current	T <sub>J</sub> = 25°C, (Notes 4, 5) T <sub>J</sub> < 70°C		50	200	pA
R <sub>IN</sub>	Input Resistance	T <sub>J</sub> = 25°C		10 <sup>12</sup>	8	Ω
A <sub>VOL</sub>	Large Signal Voltage Gain	V <sub>S</sub> = ± 15V, T <sub>A</sub> = 25°C V <sub>O</sub> = 10V, R <sub>L</sub> = 2kΩ Over Temperature	25	100		V/mV
V <sub>O</sub>	Output Voltage Swing	V <sub>S</sub> = ± 15V, R <sub>L</sub> = 10kΩ	± 12	± 13.5		V
V <sub>CM</sub>	Input Common-Mode Voltage Range	V <sub>S</sub> = ± 15V	± 11	+ 15 - 12		V
CMRR	Common-Mode Rejection Ratio	R <sub>S</sub> < 10kΩ	70	100		dB
PSRR	Supply Voltage Rejection Ratio	(Note 6)	70	100		dB
I <sub>S</sub>	Supply Current			3.6	6.5	mA

### AC Electrical Characteristics (Note 4)


SYMBOL	PARAMETER	CONDITIONS	LF353			UNITS
			MIN	TYP	MAX	
SA	Amplifier to Amplifier Coupling	T <sub>A</sub> = 25°C, f = 1Hz - 20kHz (Input Referred)		-120		dB
SR	Slew Rate	V <sub>S</sub> = ± 15V, T <sub>A</sub> = 25°C		13		V/μs
GBW	Gain Bandwidth Product	V <sub>S</sub> = ± 15V, T <sub>A</sub> = 25°C		4		MHz
e <sub>n</sub>	Equivalent Input Noise Voltage	T <sub>A</sub> = 25°C, R <sub>S</sub> = 100Ω, f = 1000Hz		16		nV/√Hz
i <sub>n</sub>	Equivalent Input Noise Current	T <sub>J</sub> = 25°C, f = 1000Hz		0.01		pA/√Hz

Note 1: For operating at elevated temperature, the device must be derated based on a thermal resistance of 160°C/W junction to ambient for the H package, and 150°C/W junction to ambient for the H package.  
 Note 2: Unless otherwise specified the absolute maximum negative input voltage is equal to the negative power supply voltage.  
 Note 3: The power dissipation limit, however, cannot be exceeded.  
 Note 4: These specifications apply for V<sub>S</sub> = ± 15V and 0°C < T<sub>A</sub> < +70°C. V<sub>OS</sub>, I<sub>B</sub> and I<sub>OS</sub> are measured at V<sub>CM</sub> = 0.  
 Note 5: The input bias currents are junction leakage currents which approximately double for every 10°C increase in the junction temperature. 1. Due to the limited production test time, the input bias currents measured are correlated to junction temperature. In normal operation the junction temperature rises above the ambient temperature as a result of internal power dissipation. P<sub>D</sub>, T<sub>J</sub> = T<sub>A</sub> + θ<sub>JA</sub> P<sub>D</sub>  
 Note 6: θ<sub>JA</sub> is the thermal resistance from junction to ambient. Use of a heat sink is recommended if input bias current is to be kept to a minimum.  
 Note 7: Supply voltage rejection ratio is measured for both supply magnitudes increasing or decreasing simultaneously in accordance with common practice.


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics


Input Bias Current




Input Bias Current




Supply Current




Positive Common-Mode Input Voltage Limit




Negative Common-Mode Input Voltage Limit




Positive Current Limit




Negative Current Limit




Voltage Swing




Output Voltage Swing




Gain Bandwidth



Bode Plot












Slow Rate



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


# Typical Performance Characteristics (Continued)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Pulse Response


Small Signal Inverting




Small Signal Non-Inverting




Large Signal Inverting



Large Signal Non-Inverting



Current Limit ( $R_L = 100\Omega$ )



Application Hints

These devices are op amps with an internally trimmed input offset voltage and JFET input devices (BI-FET II). These JFETs have large reverse breakdown voltages from gate to source and drain eliminating the need for clamps across the inputs. Therefore, large differential input voltages can easily be accommodated without a large increase in input current. The maximum differential input voltage is independent of the supply voltages. However, neither of the input voltages should be

allowed to exceed the negative supply as this will cause large currents to flow which can result in a destroyed unit.

Exceeding the negative common-mode limit on either input will cause a reversal of the phase to the output and force the amplifier output to the corresponding high or low state. Exceeding the negative common-mode limit on both inputs will force the amplifier output to a

Application Hints (Continued)

high state. In neither case does a latch occur since passing the input back within the common-mode range puts the input stage and thus the amplifier in a normal operating mode.

Exceeding the positive common-mode limit on a single input will not change the phase of the output; however, if both inputs exceed the limit, the output of the amplifier will be forced to a high state.

The amplifiers will operate with a common-mode input voltage equal to the positive supply; however, the gain bandwidth and slew rate may be decreased in this condition. When the negative common-mode voltage swings to within 3V of the negative supply, an increase in input offset voltage may occur.

Each amplifier is individually biased by a zener reference which allows normal circuit operation on  $\pm 4V$  power supplies. Supply voltages less than these may result in lower gain bandwidth and slew rate.

The amplifiers will drive a  $2\text{ k}\Omega$  load resistance to  $\pm 10V$  over the full temperature range of  $0^\circ\text{C}$  to  $+70^\circ\text{C}$ . If the amplifier is forced to drive heavier load currents, however, an increase in input offset voltage may occur on the negative voltage swing and finally reach an active current limit on both positive and negative swings.

Precautions should be taken to ensure that the power supply for the integrated circuit never becomes reversed polarity or that the unit is not inadvertently installed


backwards in a socket as an unlimited current surge through the resulting forward diode within the IC could cause fusing of the internal conductors and result in a destroyed unit.

Because these amplifiers are JFET rather than MOSFET input op amps they do not require special handling.

As with most amplifiers, care should be taken with lead dress, component placement and supply decoupling in order to ensure stability. For example, resistors from the output to an input should be placed with the body close to the input to minimize "pick-up" and maximize the frequency of the feedback pole by minimizing the capacitance from the input to ground.



A feedback pole is created when the feedback around any amplifier is resistive. The parallel resistance and capacitance from the input of the device (usually the inverting input) to AC ground set the frequency of the pole. In many instances the frequency of this pole is much greater than the expected 3 dB frequency of the closed loop gain and consequently there is negligible effect on stability margin. However, if the feedback pole is less than approximately 6 times the expected 3 dB frequency a lead capacitor should be placed from the output to the input of the op amp. The value of the added capacitor should be such that the RC time constant of this capacitor and the resistance it parallels is greater than or equal to the original feedback pole time constant.

Detailed Schematic



Typical Applications

Three-Band Active Tone Control




- Note 1: All controls flat.
- Note 2: Bass and treble boost, mid flat.
- Note 3: Bass and treble cut, mid flat.
- Note 4: Mid boost, bass and treble flat.
- Note 5: Mid cut, bass and treble flat.

- All potentiometers are linear taper
- Use the LF347 Quad for stereo applications

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)  
Improved CMRR Instrumentation Amplifier




$$A_V = \left( \frac{2R_2}{R_1} + 1 \right) \frac{R_5}{R_4}$$

and are separate isolated grounds  
Matching of R2's, R4's and R5's control CMRR  
With  $A_{VT} = 1400$ , resistor matching = 0.01%: CMRR = 136 dB

- Very high input impedance
- Super high CMRR

Fourth Order Low Pass Butterworth Filter




- Corner frequency  $(f_c) = \sqrt{\frac{1}{R_1 R_2 C C_1}} \cdot \frac{1}{2\pi} = \sqrt{\frac{1}{R_1' R_2' C C_1}} \cdot \frac{1}{2\pi}$
- Passband gain  $(H_0) = (1 + R_4/R_3) (1 + R_4'/R_3')$
- First stage  $Q = 1.31$
- Second stage  $Q = 0.541$
- Circuit shown uses nearest 5% tolerance resistor values for a filter with a corner frequency of 100 Hz and a passband gain of 100
- Offset nulling necessary for accurate DC performance

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Applications (Continued)

Order High Pass Butterworth Filter



- Corner frequency ( $f_c$ ) =  $\frac{1}{\sqrt{R_1 R_2 C^2}} \cdot \frac{1}{2\pi} = \frac{1}{\sqrt{R_1' R_2' C^2}} \cdot \frac{1}{2\pi}$
- Passband gain ( $H_0$ ) =  $(1 + R_4/R_3)(1 + R_4'/R_3')$
- First stage  $Q = 1.31$
- Second stage  $Q = 0.541$
- Circuit shown uses closest 5% tolerance resistor values for a filter with a corner frequency of 1 kHz and a passband gain of 10

Ohms to Volts Converter



$$V_O = \frac{1V}{R_{LADDER}} \times R_X$$

Where  $R_{LADDER}$  is the resistance from switch S1 pole to pin 7 of the LF353.

  
**หนังสืออ้างอิง**

- [1] สิทธีชัย โภไคยอุดม, พีรศักดิ์ วรสุนทรโรสถ และ โตะมิโอะ อิวะสะกิ, “ทฤษฎีและการคำนวณวงจรอิเล็กทรอนิกส์,” กรุงเทพฯ: บริษัท ซีเอ็ดยูเทชั่น จำกัด , 2533
- [2] นิกร ตูมตันติม, “อิเล็กทรอนิกส์พื้นฐาน,” กรุงเทพฯ : คณะวิศวกรรมศาสตร์ สจล. , 2533
- [3] ถวิล พึ่งมา, “การออกแบบวงจรโทรคมนาคม,” กรุงเทพฯ : คณะวิศวกรรมศาสตร์ สจล.
- [4] Ramakant A. Gayakwad, “Op-amps and Liner integrated Circuits,” Regents/Prentice Hall, Englewood Cliffs, N.J. 07632
- [5] Arthur B. Williams, Fred J. Taylor, “ Electronic Filter Design Handbook ,“ : McGraw - Hill Publishing Company

