



การส่งสัญญาณเสียงระบบพีซีเอ็มชนิด 8 บิตผ่านไฟเบอร์ออปติก
8 BIT AUDIO PCM SIGNAL VIA FIBER OPTIC



โดย
นายจักรกริสน์ จิตรแหง
นางสาวพรทวี มีมา
นายมนัส พลายแก้ว

วัน เดือน ปี..... 17.ค.ค. 2541
เลขทะเบียน..... 039042
เลขเรียกหนังสือ..... T. 20288 จ. 212 ก

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ 039042 การค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การส่งสัญญาณเสียงระบบพีซีเอ็มชนิด 8 บิตผ่านไฟเบอร์ออปติก
8 BIT AUDIO PCM SIGNAL VIA FIBER OPTIC

โดย

นายจักรกริศน์ จิตรแหง 38013051

นางสาวพรทวิ มีมา 38013063

นายมนัส พลายแก้ว 38013069

อาจารย์ที่ปรึกษา

อาจารย์สุรพล บุญจันทร์

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2540

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การส่งสัญญาณเสียงระบบพีซีเอ็มชนิด 8 บิตผ่านไฟเบอร์ออปติก

8 BIT AUDIO PCM SIGNAL VIA FIBER OPTIC

ผู้จัดทำ

1. นายจักรกริสน์ จิตรแหง 38013051

2. นางสาวพรทวี มีมา 38013063

3. นายมนัส พลายแก้ว 38013069



อาจารย์ที่ปรึกษา

(อาจารย์สุรพล บุญจันทร์)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การส่งสัญญาณเสียงระบบพีซีเอ็มชนิด 8 บิตผ่านไฟเบอร์ออปติก
8 BIT AUDIO PCM SIGNAL VIA FIBER OPTIC

โดย นายจักรกริศน์ จิตรแหง 38013051
นางสาวพรทรี มีมา 38013063
นายมนัส พลายแก้ว 38013069

อาจารย์ที่ปรึกษา อาจารย์สุรพล บุญจันทร์

บทคัดย่อ

โครงการนี้มีจุดประสงค์เพื่อศึกษา และพัฒนาระบบการส่งสัญญาณระยะไกลผ่านเส้นใยนำแสง โดยการนำระบบมัลติเพล็กซ์แบบแบ่งช่วงเวลา ของสัญญาณอนาล็อกอินพุตเข้าขนาดหลายช่อง(4ช่อง) ผ่านเข้าระบบดิจิตอลพีซีเอ็ม (Digital PCM) ซึ่งทำการเปลี่ยนสัญญาณข้อมูลจากสัญญาณอนาล็อกเป็นเฟรมข้อมูลแบบดิจิตอล โดยมีสัญญาณนาฬิกาเป็นตัวควบคุม จากนั้นทำการแปลงเป็นสัญญาณแสงส่งผ่านเส้นใยนำแสงแล้วแปลงสัญญาณกลับเป็นสัญญาณดิจิตอล ทางด้านรับมีส่วนของวงจรถ่ายสัญญาณนาฬิกาด้วยวิธีเฟสล็อกคูลเพื่อซิงโครไนซ์เฟรมข้อมูล ผ่านวงจรถ่ายสัญญาณแต่ละช่อง และแปลงสัญญาณกลับเป็นสัญญาณอนาล็อกเหมือนกับทางด้านอินพุตเข้าของแต่ละช่องสัญญาณ

สำหรับโครงการนี้ เมื่อเสร็จสมบูรณ์แล้วก็จะสามารถนำไปประยุกต์ ใช้กับการส่งสัญญาณในรูปแบบต่างๆ เช่น การส่งสัญญาณเสียง,การส่งข้อมูล ฯลฯ ผ่านเส้นใยนำแสงต่อไป

ABSTRACT

The purpose of Project is used for study and improvement fiber optic transmission system by Time Division Multiplex(TDM) and Digital Pulse Code Modulation(PCM) technologies.

Time Division Multiplex circuit converts the four analog signal input to one output signal (serial signal output) and sent these signal to Digital-PCM circuits.

Digital-PCM circuits convert the serial signal output from TDM to frame digital binary. It's controlled by standard clock signal.

The driver circuit converts the frame digital binary signal into light signal sent on a fiber optic.

At the end of fiber optic transmission consist of Demultiplexer and Digital to Analog circuits include Phase Lock Loop recovery clock is used for synchronizing digital data frame.

These techniques will be send the many different signal on fiber optic transmission media such as voices,data signal when it is completed.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

เนื้อหา

หน้า

สารบัญรูป

สารบัญตาราง

1. บทนำ

1.1	ความเป็นมาและความสำคัญของปัญหา	1
1.2	วัตถุประสงค์ของโครงการ	1
1.3	ขอบเขตของโครงการ	2
1.4	วิธีการดำเนินงาน	2
1.5	ประโยชน์ที่ได้รับจากโครงการ	2

2. ทฤษฎีและหลักการ

2.1	คำนำ	3
2.2	หลักการของ A/D (Analog-to-Digital converter)	3
2.3	หลักการของ D/A (Digital-to-Analog converter)	17
2.4	เทคนิคการ Modulated แบบ PCM	23
2.5	เฟสล็อกคัลฟ (PLL)	41
2.6	โครงสร้างและการทำงานของการทำงานของการปล่อยแสงของสารกึ่งตัวนำ	50
2.7	สารที่ใช้ในการสร้างและโครงสร้างของอุปกรณ์ปล่อยแสง	54
2.8	สารและโครงสร้างของอุปกรณ์รับแสง	65
2.9	เส้นใยแสง (Fiber Optic)	71
2.10	การสูญเสียในเส้นใยแสง (Loss Fiber)	75

3. หลักการออกแบบวงจร

3.1	คำนำ	81
3.2	การออกแบบวงจรภาคส่ง	81
3.3	การออกแบบวงจรภาครับ	84

4. วงจรและผลการทดลอง

- 4.1 คำนำ 86
- 4.2 วงจรการทำงานทางด้านภาคส่ง 86
- 4.3 วงจรสร้างสัญญาณ Clock 93
- 4.4 วงจรการทำงานทางด้านภาครับ 93
- 4.5 การทำงานของวงจร Clock Recovery 100
- 4.6 ผลการทดลอง 102

5. บทวิจารณ์และสรุป

- 5.1 คำนำ 120
- 5.2 สรุปผลที่ได้จากโครงการ 120
- 5.3 ข้อเสนอแนะในการพัฒนาโครงการ 120
- 5.4 อุปสรรคในการทำโครงการ 120

ภาคผนวก
 กิตติกรรมประกาศ
 หนังสืออ้างอิง



สารบัญรูป

รูปที่	หน้า
2.1 ความละเอียดของ ADC จะแปรผันตรงกับจำนวนบิตทางเอาต์พุต	3
2.2 การสุ่มหลาย ๆ ช่วงจะมีลักษณะเหมือนสัญญาณเดม	4
2.3 แพลท A/D มีความเร็วในการเปลี่ยนแปลงสัญญาณสูง	6
2.4 ส่วนประกอบที่สำคัญของ A/D แบบสโโลปเดี่ยว	7
2.5 ADC แบบสโโลปคู่ ให้เสถียรภาพการทำงานสูงกว่า สโโลปเดี่ยว	10
2.6 D/A ถูกใช้ในวงจร A/D เพื่อสร้างแรงดันแรมปีไปควบคุม A/D แบบวงจรนับเดี่ยวได้	11
2.7 วงจรนับเลขฐานสองแนบขึ้น-ลง ทำให้ A/D เปลี่ยนแปลง	12
2.8 Successive Approximation Register (SAR) เป็นตัวเร่งความเร็วของกระบวนการ แปลงสัญญาณอนาลอกให้ดิจิทัล	14
2.9 (A) จะไม่เกิด Quantizing Error ขึ้น	15
2.9 (B) เกิด Quantizing Error ขึ้นเล็กน้อย	15
2.9 (C) สัญญาณ input มีความถี่สูง Quantizing Error จะมาก	15
2.10 วงจร S/H แบบง่าย ๆ สามารถกำจัดผลกระทบที่เกิดจาก Quantizing Error ได้	16
2.11 ความละเอียดของแรงดันเอาต์พุต	17
2.12 วงจร Binary Weighted DAC และกราฟเอาต์พุตของ DAC	19
2.13 วงจร Binary Ladder DAC	21
2.14 Monotonic DAC จะมากขึ้นทุก ๆ ค่าของสัญญาณอนาล็อก	22
2.15 สัญญาณ Analog	24
2.16 ลักษณะการส่งสัญญาณ Analog	25
2.17 สัญญาณ Digital	26
2.18 ลักษณะการส่งสัญญาณ Digital	27
2.19 หลักการเบื้องต้นของ Time Division Multiplex	28
2.20 PAM Signal ของสัญญาณ 4 ช่อง	29
2.21 การแปลงสัญญาณ Analog เป็นสัญญาณ Digital ในระบบ PCM	31
2.22 Block Diagram ของระบบ PCM	32
2.23 การสุ่มตัวอย่าง (Sampling)	34
2.24 การแบ่งย่าน Amplitude ออกเป็นระดับต่าง ๆ (Quantizing)	35
2.25 การเข้ารหัส Coding	36
2.26 หลักการของระบบ PCM จำนวน 4 ช่อง	38
2.27 Block Diagram ของ Regenerative Repeater	40

2.28	Signal ของวงจร Regenerative Repeater	40
2.29	Block Diagram ของ PLL	42
2.30	โมเดลเชิงเส้น PLL ในลักษณะของระบบป้อนกลับ	44
2.31	รูปโลคัสของ PLL สำหรับฟิลเตอร์ lag $T_1 = R_1 C_1$	45
2.32	รูปโลคัสของ PLL สำหรับฟิลเตอร์ lag-lead	46
2.33	(ก) กรณีความถี่อินพุตเพิ่มขึ้น	48
2.33	(ข) ความถี่อินพุตลดลง	48
2.34	ตัวอย่างการจัดอิเล็กตรอนและ Nucleus ในสารกึ่งตัวนำ	50
2.35	ระดับพลังงานในสารกึ่งตัวนำ	50
2.36	หลักการของ Oscillation ของแสง	52
2.37	การเกิด Standing Wave ของแสง	52
2.38	ความยาวคลื่นต่าง ๆ ของ Laser	53
2.39	ช่วงความยาวคลื่นแสงของ LED	54
2.40	ความยาวคลื่นแสงที่ปล่อยออกมาของสารประกอบกึ่งตัวนำแต่ละชนิด	55
2.41	ระดับพลังงานของสารกึ่งตัวนำแบบ P-type และ N-type	56
2.42	สนามไฟฟ้าภายในและระดับพลังงานของ P-N Junction	57
2.43	โครงสร้างทั่วไปของ LD	58
2.44	โครงสร้างระดับพลังงานและระดับการเปลี่ยนแปลงค่าดัชนีหักเห LD	59
2.45	โครงสร้างแบบ Planar Stripe	61
2.46	โครงสร้างของ Embedding Stripe Type	62
2.47	โครงสร้างและระดับพลังงานของ LED	63
2.48	ตัวอย่างโครงสร้างของ LED แบบปล่อยแสงทางด้านหน้า	64
2.49	ตัวอย่างโครงสร้างของ LED แบบปล่อยแสงทางด้านข้าง	64
2.50	ความยาวคลื่นในการรับแสงของอุปกรณ์รับแสงแต่ละชนิด	65
2.51	หลักการทำงานการรับแสงและระดับพลังงานของ PIN-PD	67
2.52	หลักการทำงานการรับแสงและระดับพลังงานของ APD	68
2.53	แรงดันไฟฟ้าที่ป้อนให้และ Photo Current	69
2.54	เส้นใยเดี่ยว	72
2.55	การประกอบของเส้นใยแก้วในสำนักงาน	73
2.56	(A) การเปรียบเทียบรูปแบบและดัชนีหักเห	74
2.56	(B) การแพร่ในเส้นใยและ Model Dispersion	74

2.57 สาเหตุต่าง ๆ ที่ทำให้เกิดการสูญเสียแสง	75
2.58 คุณสมบัติการสูญเสียแสงจากการคูดแสงของเส้นใยแสง	77
2.59 สาเหตุต่าง ๆ ของการสูญเสียที่เกิดจากการต่อเส้นใยแสง	79
3.1 Block Diagram ภาคส่ง Fiber Optic	81
3.2 การสวิตช์กระแส	82
3.3 การสวิตช์แรงดัน	82
3.4 Block Diagram ของภาคส่ง PCM	83
3.5 Block Diagram ของภาครับ Fiber Optic	84
3.6 Block Diagram ของภาครับ PCM	85
4.1 วงจรภาคส่งของ PCM	87
4.2 วงจร Sample & Hold	88
4.3 วงจรจัด Address ของ ADC 0809	88
4.4 สัญญาณที่เกิด Delay	89
4.5 Timing Diagram ของ IC 4017	89
4.6 Timing Diagram ของสัญญาณ	90
4.7 วงจรเปลี่ยนข้อมูลจาก Parallel เป็น Serial	91
4.8 Timing Diagram ของสัญญาณ Output	91
4.9 วงจรส่งสัญญาณ Digital ด้วยแสง	92
4.10 วงจรสร้างสัญญาณ Clock	93
4.11 วงจรภาครับสัญญาณ Fiber Optic	94
4.12 วงจร Synchronization	95
4.13 สัญญาณแต่ละจุดของ วงจร Synchronization	96
4.14 วงจร Demultiplex	97
4.15 รูปสัญญาณของ IC 4017	97
4.16 รูปสัญญาณที่ใช้ Control IC 4051	98
4.17 วงจรสมบรูณ์ของภาครับ PCM	99
4.18 วงจร Clock Recovery	101
4.19 สัญญาณอินพุตที่ป้อนเข้าวงจรทางด้านภาคส่ง	102
4.20 สัญญาณที่วัด ได้ที่ ขา 6 ของไอซีเบอร์ LF39	103
4.21 สัญญาณที่วัด ได้ที่ ขา 5 และ 6 ของไอซีเบอร์ 74HC4017	103
4.22 สัญญาณที่วัด ได้ที่ขา 3 และขา 6 ของ ไอซีเบอร์ 7408	104
4.23 สัญญาณที่วัด ได้ที่ขา 3 และขา 8 ของไอซีเบอร์ 7408	104

4.24 สัญญาณที่วัดได้ที่ขา 9 และขา 12 ของไอซีเบอร์ 74LS73A	105
4.25 สัญญาณที่วัดได้ที่ขา 9 ของไอซีเบอร์ 74LS165 เทียบกับสัญญาณนาฬิกา	105
4.26 สัญญาณที่วัดได้ที่ขา 12 และขา 11 ของไอซีเบอร์ 74LS08	106
4.27 สัญญาณที่วัดได้ที่ขา 2 และขา 3 ของไอซีเบอร์ 74LS32	106
4.28 สัญญาณที่วัดได้ที่ขา 4 และขา 2 ของไอซีเบอร์ 74LS164 (ภาครับ)	107
4.29 สัญญาณที่วัดได้ที่ขา 5 และขา 2 ของไอซีเบอร์ 74LS164	107
4.30 สัญญาณที่วัดได้ที่ขา 12 และขา 6 ของไอซีเบอร์ 74LS11/1	108
4.31 สัญญาณที่วัดได้ที่ขา 8 ของไอซีเบอร์ 74LS11/1 และขา 12 ของไอซีเบอร์ 74LS11/2	108
4.32 สัญญาณที่วัดได้ที่ขา 6 ของไอซีเบอร์ 74LS32 เทียบกับสัญญาณนาฬิกา	109
4.33 สัญญาณที่วัดได้ที่ขา 2 และ 3 ของไอซีเบอร์ 74LS32	109
4.34 สัญญาณที่วัดได้ที่ขา 12 และขา 9 ของไอซีเบอร์ 74LS73A	110
4.35 สัญญาณที่วัดได้ที่จุดเอาต์พุตโดยผ่านชุดลอว์พาสฟิลเตอร์ซึ่งมีความต้านทาน 47 กิโลโอห์มและคาปาซิเตอร์ 0.001 ไมโครฟารัด เทียบกับสัญญาณอินพุต	110
4.36 สัญญาณที่วัดได้ที่จุดเอาต์พุตโดยป้อนอินพุต 1 kHz เทียบกับสัญญาณอินพุต	111
4.37 สัญญาณที่วัดได้ที่จุดเอาต์พุตโดยป้อนอินพุต 4 kHz เทียบกับสัญญาณอินพุต	111
4.38 การวางอุปกรณ์บนแผ่นวงจรพิมพ์ของภาคส่ง	112
4.39 แผ่นวงจรพิมพ์ด้านบนของภาคส่ง	113
4.40 แผ่นวงจรพิมพ์ด้านล่างของภาคส่ง	114
4.41 การวางอุปกรณ์บนแผ่นวงจรพิมพ์ของภาครับ	115
4.42 แผ่นวงจรพิมพ์ด้านบนของภาครับ	116
4.43 แผ่นวงจรพิมพ์ด้านล่างของภาครับ	117
4.44 แสดงหน้ากล่องของเครื่องส่ง	118
4.45 การวางอุปกรณ์ภายในเครื่องส่ง	118
4.46 แสดงหน้ากล่องของเครื่องรับ	119
4.47 การวางอุปกรณ์ภายในเครื่องรับ	119

สารบัญตาราง

ตารางที่

หน้า

ตารางที่ 2.1 การเปรียบเทียบคุณสมบัติของอุปกรณ์รับแสง

70



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 ความเป็นมาและความสำคัญของปัญหา

ความเจริญก้าวหน้าทางธุรกิจ และการขยายตัวของสังคมในปัจจุบัน ทำให้มีความต้องการในการเปลี่ยนข่าวสารและข้อมูล เพิ่มขึ้นอย่างรวดเร็ว เพื่อเป็นการตอบสนองความต้องการนี้ทั้งปัจจุบันและอนาคต ได้มีการพัฒนาระบบการสื่อสารรูปแบบใหม่ขึ้นมาเรียกว่า เส้นใยนำแสง ซึ่งสามารถส่งข่าวสารและข้อมูลได้จำนวนมากในเวลาเดียวกัน และระบบสื่อสารด้วยเส้นใยนำแสง ยังมีข้อดีอีกมาก เมื่อเทียบกับระบบสื่อสาร ด้วยสายเคเบิล (Metallic Cable) ที่ใช้อยู่เดิมคั้งนั้น ในโครงการนี้ ได้นำเส้นใยนำแสงมาใช้ประโยชน์ ในการส่งสัญญาณทางด้านเสียง ให้ส่งไปได้ไกลที่สุด แต่มีคุณภาพเสียงสามารถสื่อสารกันได้ชัดเจน โดยการใช้ ระบบการมอดคูเลชัน (Modulation) แบบพัลส์โค้ดมอดคูเลชัน หรือ พีซีเอ็ม(Pulse Code Modulation หรือ PCM) เพื่อที่จะส่งสัญญาณเสียงไปได้หลายช่องสัญญาณ การมอดคูเลต(Modulate) แบบนี้เป็นที่นิยมมากในปัจจุบัน เนื่องจากมีความเพี้ยนและการรบกวนของสัญญาณต่ำ

ด้วยเหตุนี้จึงออกแบบเครื่องรับ-ส่ง สัญญาณผ่านเส้นใยนำแสง เพื่อเป็นแนวทางในการศึกษาและพัฒนา กิจการด้านนี้ต่อไป

1.2 วัตถุประสงค์ของโครงการ

- 1.2.1 เพื่อศึกษาการทำงานของระบบการรับ-ส่ง สัญญาณผ่าน เส้นใยนำแสง
- 1.2.2 เพื่อศึกษาการทำงานของระบบการผสมสัญญาณแบบพีซีเอ็ม
- 1.2.3 ออกแบบและสร้างระบบการส่งสัญญาณดิจิตอลผ่าน เส้นใยนำแสง
- 1.2.4 เพื่อเป็นพื้นฐานในการส่งสัญญาณเสียงผ่าน เส้นใยนำแสง
- 1.2.5 สามารถนำไปใช้ ในการส่งสัญญาณเสียงที่มีหลายช่องสัญญาณทางอินพุท[Input] และแยกสัญญาณออกมาทางเอาท์พุท[Output] ได้
- 1.2.6 สามารถนำไปประยุกต์ใช้ในการส่งสัญญาณเสียงระหว่างจุดต่อจุดได้(point to point)

1.3 ขอบเขตของโครงการ

- 1.3.1 ออกแบบเครื่องรับ-ส่ง สัญญาณผ่านเส้นใยนำแสง
- 1.3.2 สร้างเครื่องรับ-ส่ง สัญญาณเสียงผ่านเส้นใยนำแสง
- 1.3.3 ทดสอบการทำงานของเครื่องตามที่ได้ออกแบบไว้
- 1.3.4 นำไปทดลองใช้งาน

1.4 วิธีการดำเนินงาน

- 1.4.1 เสนอหัวข้อโครงการที่จะทำ
- 1.4.2 ศึกษาความรู้เกี่ยวกับระบบพีซีเอ็ม
- 1.4.3 ค้นคว้าหาข้อมูลและประยุกต์นำวงจรมาใช้ในการออกแบบ
- 1.4.4 ต่อยวงจรทดลองและทดสอบ
- 1.4.5 ทำการแก้ไขปรับปรุงวงจรในแต่ละส่วนให้ดีขึ้น
- 1.4.6 ศึกษาความรู้เกี่ยวกับเรื่องการส่งสัญญาณผ่านเส้นใยนำแสง
- 1.4.7 นำวงจรภาคส่ง-รับ มาต่อทดลองจริง
- 1.4.8 รวบรวมข้อมูลจัดทำหนังสือปริญญานิพนธ์
- 1.4.9 สรุปและประเมิน ผล

1.5 ประโยชน์ที่จะได้จากโครงการงาน

- 1.5.1 เพื่อพัฒนาความสามารถของนักศึกษา
- 1.5.2 เพื่อให้ให้นักศึกษาค้นคว้าหาความรู้ด้วยตนเอง
- 1.5.3 เพื่อเพิ่มทักษะความคิด และออกแบบวงจร
- 1.5.4 เพื่อให้ให้นักศึกษาได้นำความรู้มาประยุกต์ใช้กับโครงการ
- 1.5.5 เพื่อเป็นแนวทางสำหรับผู้สนใจค้นคว้าหาความรู้

บทที่ 2

ทฤษฎีและหลักการ


2.1 คำนำ

สัญญาณที่ส่งผ่านในระบบนี้ ถ้าเป็นสัญญาณประเภทอนาล็อก(Analog)เช่นสัญญาณเสียงจะต้องถูกเปลี่ยนเป็น สัญญาณดิจิทัล(Digital) โดย อนาล็อกทูดิจิทัลคอนเวอร์เตอร์ หรือ เอพูดี(Analog to Digital Converter or A/D) ถ้าเป็นสัญญาณประเภทดิจิทัลอยู่แล้วจะนำเข้าสู่เครื่องส่งเพื่อแปลง ไปเป็นสัญญาณแสงซึ่งจะมีเลเซอร์แอลอีดี(Laser LED) ที่ทำการส่งสัญญาณแสงนี้ผ่านเส้นใยแสงไปยังเครื่องรับปลายทางซึ่งมีโฟโต้เซลล์(Photo Cell) หรือ ไลต์ดีเทคเตอร์(Light Detector) แปลงสัญญาณแสงกลับมาเป็นสัญญาณไฟฟ้าและปรับแต่งรูปคลื่นให้เหมาะสมที่จะนำไปใช้งาน กรณีถ้าปลายทางต้องการสัญญาณแบบดิจิทัล ก็นำสัญญาณจากจุดนี้ไปใช้งาน ได้เลยแต่ถ้าปลายทางต้องการสัญญาณแบบอนาล็อก ก็นำสัญญาณจากจุดนี้ส่งผ่าน ดิจิตอลทูอนาล็อกคอนเวอร์เตอร์ หรือ ดีทูเอ(Digital to Analog Converter or D/A) เพื่อแปลงสัญญาณดิจิทัลให้เป็นสัญญาณอนาล็อก

2.2 หลักการของอนาล็อกทูดิจิทัลคอนเวอร์เตอร์

2.2.1 อนาล็อกทูดิจิทัลคอนเวอร์เตอร์

อนาล็อกทูดิจิทัลคอนเวอร์เตอร์ ใช้สำหรับการแปลงสัญญาณอินพุตที่เป็นอนาล็อกให้เป็นจำนวนจำกัดของดิจิทัลบิต ผลลัพธ์ที่ได้จะอยู่ในรูปของ เวิร์ด(WORD) ทางดิจิทัล ซึ่งจะกลายเป็นรหัสเลขฐานสองที่แทนระดับ แต่ละระดับของ สัญญาณอนาล็อก ในขณะที่ เอพูดี กำลังทำการแปลงสัญญาณอยู่ ความละเอียดของ เอพูดี คล้ายกับความละเอียดของ ดีทูเอ อย่างมาก ๆ กล่าวคือจำนวนบิตทางเอาต์พุตมีหลาย ๆ บิต ความละเอียดของ เอพูดี ตัวนั้นก็จะมีมากขึ้น เช่น เอพูดี ขนาด 12 บิต ก็จะมีค่าความละเอียด เท่ากับ 12 เป็นต้น ดังแสดงอยู่



รูปที่ 2.1 ความละเอียดของ A/D จะแปรผันตรงกับจำนวนบิตทางเอาต์พุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ในรูปที่ 2.1 ค่าเวลาการแปลงผัน คอนเวอร์ชันไทม์ (Conversion Time) เป็นเกณฑ์ที่สำคัญอีกตัวหนึ่งของ เอทูดี้ ตามที่คุณได้เห็นมาว่าการแปลงสัญญาณอนาลอก ให้กลายเป็นสัญญาณทางดิจิทัล ไม่ได้เกิดขึ้นโดยทันทีทันใดแต่ต้อง มีการผ่านกระบวนการต่าง ๆ ด้วยเหตุที่ผลลัพธ์ ต้องเป็นเวลาค่าเวลาขณะหนึ่ง ที่จะทำการสุ่ม (Sample) สัญญาณอินพุท และให้สัญญาณดิจิทัลที่เป็นรหัสไบนารี ออกมาที่เอาท์พุท ดังนั้นค่าเวลาการแปลงผัน คือ ช่วงเวลาที่ต้องการกระทำกระบวนการให้เสร็จสิ้นซึ่งมีค่าอยู่ประมาณเป็น ไมโครวินาที สำหรับ ดีทูเอ ความเร็วสูงและเป็น มิลลิวินาที สำหรับ ดีทูเอแบบธรรมดาเนื่องจากการเปลี่ยนเอทูดี้ นั้นต้องการกระบวนการเชิงโครโมโซมที่แน่นอนและแม่นยำ แหล่งกำเนิดสัญญาณนาฬิกาจึงจำเป็น ต้องมีในวงจร

2.2.2 ทฤษฎีการสุ่มตัวอย่าง (Sampling theory)

เนื่องจาก เอทูดี้ ต้องการค่าเวลาขณะหนึ่ง ที่นำไปใช้ในกระบวนการแปลง สัญญาณอนาลอก ไปเป็นสัญญาณดิจิทัล ช่วงเวลาช่วงหนึ่ง จะใช้สำหรับ การสุ่มตัวอย่าง (Sampling) ของสัญญาณตัวอย่าง เช่น เอทูดี้สามารถเปลี่ยนสัญญาณเสร็จสมบูรณ์ได้ภายใน 1 มิลลิวินาที ดังนั้นมันจึงสามารถเปลี่ยนสัญญาณได้ 1,000 ครั้งใน 1 วินาที (ในทางทฤษฎี) อัตราการเปลี่ยนสัญญาณสูงสุดมีค่าเท่ากับส่วนกลับของค่าเวลาการเปลี่ยน

$$\text{(Conversion Rate = } \frac{1}{\text{Conversion Time}} \text{)}$$

ตัวคอนเวอร์เตอร์ จะสุ่มตัวอย่างของสัญญาณ ด้วยอัตราค่าสุดเป็น 2 เท่า ของความถี่สูงสุด ของสัญญาณอินพุท ที่เข้ามาอัตราการสุ่มนี้เรียกว่า "Nyquist rate" พิจารณาสัญญาณอนาลอกที่เป็นคลื่นรูปไซน์ 10 เฮิร์ต(Hz) จำบให้กับตัว เอทูดี้ ตามรูปที่ 2.2



รูปที่ 2.2 การสุ่มหลาย ๆ ช่วงจะมีลักษณะใกล้เคียงกับสัญญาณเดิม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อัตราต่ำสุดของการสุ่มตัวอย่างเป็น 2f หรือ 20 เฮิรซ์ ซึ่งจะให้ข้อมูลดิจิทัลขนาด 2 บิต ออกมาในแต่ละไซเคิลเมื่อข้อมูลดิจิทัล ถูกนำมาสร้างเป็น สัญญาณอนาลอก ขึ้นมาใหม่โดย เอทูดิ สัญญาณอนาลอก ตัวใหม่ มีลักษณะคล้ายคลึงกับ สัญญาณดั้งเดิม(ตัวฟิลเตอร์บนตัว เอทูดิ จะทำให้รูปร่างของสัญญาณเอาท์พุทเรียบขึ้น)ถ้าความถี่ 10 เฮิรซ์ เป็นความถี่สูงสุด ที่เข้ามายังตัว เอทูดิ ค่าเวลาที่ใช้ในการเปลี่ยนสัญญาณสูงสุดเป็น 1/20 เฮิรซ์ หรือ 50 มิลลิวินาที เป็นต้น

การที่เราจะปรับปรุงประสิทธิภาพของ เอทูดิ ในแง่ความเหมือนจริงของสัญญาณการแปลงให้อยู่ในรูปดิจิทัล เราจะต้องเพิ่มอัตราการสุ่มขึ้นในขณะที่คาบเวลาเท่าเดิมอัตราการสุ่ม 8 จุดต่อไซเคิล ต้องการอัตราการสุ่ม ของส่วนประกอบความถี่สูงสุดอินพุท 8 ครั้ง เช่น ความถี่อินพุท 10 เฮิรซ์ จะต้องสุ่มตัวอย่างที่ 80 เฮิรซ์ ดังนั้น ตัวคอนเวอร์เตอร์ ควรจะมีค่าเวลาการเปลี่ยนเป็น 1/80 เฮิรซ์ หรือ 12.5 มิลลิวินาที ถ้าตัว ดีพูเอ ไม่สามารถ สุ่มตัวอย่างได้ เร็วพอ ต่อสัญญาณอินพุทที่เปลี่ยนแปลงไป ข่าวสารข้อมูลที่บรรจุใน สัญญาณอนาลอกทางอินพุทจะสูญหายไป


ความสัมพันธ์ระหว่างความถี่ทางอินพุท ค่าเวลาในการเปลี่ยนสัญญาณและอัตราการสุ่ม เป็นพารามิเตอร์ของ เอทูดิ ที่สำคัญตัวหนึ่ง วิธีการหลาย ๆ วิธี ได้ถูกพัฒนาในช่วงหลายปีที่ผ่านมา เพื่อที่จะทำการแปลงสัญญาณอนาลอก ให้อยู่ในรูปของสัญญาณดิจิทัล หลายวิธีที่ยังใช้อยู่ทุกวันนี้มี 6 วิธี ด้วยกัน คือ

- 1) เทคนิคแบบแฟลช (Flash Techniques)
- 2) เทคนิคแบบสโลปเดียว (Single Slope Techniques)
- 3) เทคนิคแบบสโลปคู่ (Double Slope Techniques)
- 4) เทคนิคแบบ คาเคเตอร์เดียว (Single Counter Techniques)
- 5) เทคนิคแบบแทร็คกิ้งคาเคเตอร์ (Tracking Counter Techniques)
- 6) เทคนิคแบบการประมาณค่าหลายครั้ง (Successive Approximation Techniques)

2.2.3 แฟลชคอนเวอร์เตอร์

แฟลชคอนเวอร์เตอร์ เป็น เอทูดิ ที่เร็วที่สุดในบรรดา เอทูดิ ที่ใช้เทคนิคแบบอื่น ลักษณะวงจรของแฟลชคอนเวอร์เตอร์ จะใช้ชุดของตัวเปรียบเทียบ คอมพาราเตอร์(Comparator) ที่ก่อกำหนดลักษณะงานกัน เพื่อจะทำการแปลงสัญญาณอนาลอกทางอินพุทให้เป็นรหัสดิจิทัล ดังนั้น แฟลชคอนเวอร์เตอร์ จึงเป็นคอนเวอร์เตอร์แบบขนาน

พิจารณาวงจรใน รูปที่ 2.3 ตัวต้านทานที่ต่ออนุกรมกัน จะอยู่ในรูปวงจrabแบ่ง แรงดันที่ตกคร่อม ตัวเปรียบเทียบแต่ละตัว แรงดันอินพุทสูงสุดจะขึ้นอยู่กับค่าของ V_{CC} สัญญาณเอาท์พุทจากตัวเปรียบเทียบแต่ละตัว จะเป็น "1" หรือ "0" ซึ่งเป็นระดับสัญญาณลอจิกของวงจรดิจิทัล



Vin	BINARY OUTPUT		COMPARATOR OUTPUT		
	D ₁	D ₀	MSB	MB	LSB
0 - 2v	0	0	0	0	0
2 - 4v	0	1	0	0	1
4 - 6v	1	0	0	1	1
6 - 8v	1	1	1	1	1

รูปที่ 2.3 แฟลช A/D มีความเร็วในการเปลี่ยนแปลงสัญญาณสูง


เมื่อไม่มีแรงดันอินพุตเข้ามา เอาท์พุทของตัวเปรียบเทียบแต่ละตัวจะเป็นลอจิก "0" ต่อมาแรงดันอินพุตเพิ่มขึ้น เอาท์พุทของตัวเปรียบเทียบแต่ละตัว จะเป็นลอจิก "1" ไล่ตามลำดับขึ้นไป เมื่อแรงดันอินพุต มีมากกว่าแรงดันอ้างอิงแต่ละค่าที่ถูกเช็คโดยวงจรแบ่งแรงดัน เน็ทเวิร์ค(Network)ของ ดิจิตอลเกต(Digital Gate) ใช้ในการเรียงลำดับของสัญญาณจากตัวเปรียบเทียบให้อยู่ในรูปรหัสเลขฐานสองซึ่งเป็นการสร้างรหัสที่เอาท์พุทของคอนเวอร์เตอร์ ตัวอย่างที่ยกมาให้ดูใน รูปที่ 2.3 นั้นเป็น เททุติ ขนาด 2 บิต ซึ่งไม่สามารถนำไปใช้งานจริงๆได้ เนื่องจากความละเอียดค่าเกินไป แต่มันก็แสดงแนวความคิดที่สำคัญๆ ในการสร้าง เททุติ แบบแฟลชคอนเวอร์เตอร์ได้เป็นอย่างดี ถ้าเราสังเกตวงจรใน รูปที่ 2.3 ให้ดี จะพบว่าวงจรจะใช้ตัวเปรียบเทียบ 2 - 1 ตัว เป็นการแสดงถึงความละเอียดของคอนเวอร์เตอร์ จากตัวอย่าง คอนเวอร์เตอร์ขนาด 2 บิต ของเราต้องการ $2^2 - 1 = 3$ ตัวเปรียบเทียบคอนเวอร์เตอร์ขนาด 4 บิต ต้องตัวเปรียบเทียบ $2^4 - 1$ ตัว หรือ 15 ตัว และคอนเวอร์เตอร์ขนาด 8 บิต ต้องใช้ตัวเปรียบเทียบถึง $2^8 - 1$ ตัว หรือ 255 ตัว จึงจะเห็นได้ขนาดของคอนเวอร์เตอร์ ยิ่งมากขึ้นเท่าไร ตัวเปรียบเทียบที่ใช้ก็ยิ่งมากขึ้นเป็นทวีคูณ จึงทำให้เกิดความซับซ้อนยุ่งยากในการสร้างวงจร แฟลชคอนเวอร์เตอร์ขึ้นมาใช้ ข้อนี้เอง จึงเป็นข้อเสียของ แฟลชคอนเวอร์เตอร์ และข้อเสียอีกข้อหนึ่ง ก็คือ เมื่อใช้ตัวเปรียบเทียบมากขึ้น วงจรก็จะมีขนาดใหญ่ทะอะทะเกินกว่าจะนำไปใช้งานจริงๆได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แฟลชคอนเวอร์เตอร์ มิได้มีแค่ข้อเสียของมันเพียงอย่างเดียว แต่มันยังมีข้อดีที่ เอชดี แบบอื่น ๆ ไม่มีหรือสู้ไม่ได้ คือ ความเร็ว เพราะว่าสัญญาณอนาลอก ทางอินพุตถูกจ่ายให้กับตัวเปรียบเทียบ แต่ละตัวพร้อมๆ กัน ช่วงเวลาในการเปลี่ยน คอนเวอร์ชันใหม่ นั้น จึงมีค่าเท่ากับเวลาหน่วง ในตัวเปรียบเทียบแต่ละตัว และวงจรเกท ในวงจรเท่านั้น ซึ่งในเวลาเพียงไม่กี่ ไมโครวินาที

2.2.4 เอชดีแบบสโโลปเดี่ยว

วิธีการแปลงสัญญาณอนาลอก ให้เป็นสัญญาณดิจิทัลที่มีประสิทธิภาพสูงวิธีหนึ่ง คือ วิธีแบบเอชดีแบบสโโลปเดี่ยว หรือ เรียกว่า เอชดีแบบเรมปีเดี่ยว (Single-ramp A/D) ดังแสดงใน รูปที่ 2.4 จากวงจรวัฏจักรการทำงานของวงจรเอชดีแบบสโโลปเดี่ยว เริ่มขึ้นที่การรีเซ็ต วงจรนับ (Counter) และแรงดันเรมปี อยู่ที่ศูนย์ เอาท์พุทของตัวเปรียบเทียบที่จุดเริ่มต้นเป็นศูนย์ ดังนั้นจึงไม่มีสัญญาณนาฬิกาจ่ายให้กับวงจรนับเมื่อแรงดันอินพุตถูกจ่ายให้กับตัวคอนเวอร์เตอร์ ขาอินพุทนอนอินเวอร์ทคิง (non inverting +) จะมีค่าของแรงดันเกินกว่าแรงดันที่ ขาอินพุทอินเวอร์ทคิง (inverting -) ดังนั้น เอาท์พุทของตัวเปรียบเทียบ จึงเป็นลอจิก "High" สัญญาณลอจิก "High" นี้ ไปเปิด (Enable) ให้ แอนด์เกท (AND) ทำงานยอมให้พัลส์ของสัญญาณนาฬิกาผ่านตัวมัน เข้าไปยังวงจรนับเลขฐานสองให้ทำงาน ในขณะที่เดียวกัน วงจร ไทม์มิง (Timing) จะขับให้แรงดันเรมปีเพิ่มขึ้น ซึ่งทำให้แรงดันอ้างอิงที่ขาอินเวอร์ทคิง ของตัวเปรียบเทียบเพิ่มขึ้นอย่างรวดเร็วเมื่อแรงดันเรมปีเริ่มมากกว่าแรงดันอินพุท เอาท์พุทของตัวเปรียบเทียบจะตกลงเป็น ลอจิก "Low" อีกครั้งหนึ่ง พัลส์ของสัญญาณนาฬิกา จึงหยุดลง เนื่องจากไม่สามารถผ่านตัวแอนด์เกทได้และวงจร ไทม์มิงส่งสัญญาณ ไปยังวงจรนับเลขฐานสองเกิดการเข้า แลทช์ (Latch)ค่าที่นับไว้ขณะหนึ่งต่อมาจึงทำการรีเซ็ตตัวนับสำหรับวัฏจักรการแปลงสัญญาณช่วงต่อไป



รูปที่ 2.4 ส่วนประกอบที่สำคัญของ A/D แบบสโโลปเดี่ยว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อแรงดันแรมปีอ้างอิงมีค่าเท่ากับแรงดันอินพุตที่จ่ายเข้ามา วงจรนับจะถูกกระตุ้นให้นับเลขฐานสอง ในขณะที่เคียวกันค่าที่นับได้ จึงเป็นสัญญาณดิจิทัลของสัญญาณอนาล็อกทางด้านอินพุตที่เข้ามาขณะนั้นจะสังเกตได้ว่าความเร็วของสัญญาณนาฬิกา และอัตราการเพิ่มขึ้นในลักษณะเป็นแรงดันแรมปีต้องมีความสัมพันธ์กันอย่างถูกต้อง เพื่อให้วงจรรับทำงานตามหน้าที่ได้อย่างถูกต้องนั่นเอง

ค่าเวลาที่ต้องการทำการเปลี่ยนขึ้นอยู่ระดับของสัญญาณอนาล็อกทางอินพุต เพราะว่าวงจรรับและแรงดันแรมปีอ้างอิงทั้งคู่เริ่มต้นจากศูนย์ที่ทุก ๆ วัฏจักรการแปลงผัน มันจึงใช้เวลาค่อนข้างนานที่จะทำให้แรงดันอ้างอิงเท่ากับแรงดันอินพุตในทางตรงกันข้ามถ้าแรงดันอินพุตมีค่าน้อยช่วงเวลาที่แรงดันแรมปีอ้างอิงเพิ่มขึ้นจนเท่ากับแรงดันอินพุต จึงใช้เวลาน้อยกว่า กรณีแรงดันอินพุตมีค่ามาก ๆ

แรงดันแรมปีอ้างอิงสามารถเปลี่ยนแปลงเพิ่มขึ้นจนเท่ากับแรงดันอินพุต ได้เร็วกว่า 1 โวลต์ ต่อ 1/100 วินาที เช่น ถ้าแรงดันอินพุตเป็น 2 โวลต์ ถูกจ่ายให้กับวงจรในรูปแบบที่ 2.4 วงจรจะใช้เวลา 2×1 โวลต์ ต่อ มิลลิวินาที ซึ่งเท่ากับ 2 มิลลิวินาที สำหรับแรงดันแรมปีที่จะเพิ่มขึ้นจนมีระดับแรงดันเท่ากับแรงดันอินพุต การนับเลขฐานสองจะกระทำหลังจาก 2 มิลลิวินาที ไปแล้วความเร็วในช่วงนี้ขึ้นอยู่กับ ความเร็วของสัญญาณนาฬิกา ถ้าความเร็วของสัญญาณนาฬิกามีค่าสูง จะทำให้จังหวะในการนับเร็วขึ้น ด้วย

เนื่องจาก การทำงานของสัญญาณนาฬิกา ขึ้นอยู่กับ แรงดันแรมปี จึงเป็นลักษณะพิเศษของ เอพูดีแบบสโกลปเดี่ยว ที่มีสัญญาณเอาต์พุตออกมาเป็นเลขฐานสองโดยตรง ไอซี, เครื่องมือวัดบางตัวที่ใช้เทคนิคแบบสโกลปเดี่ยวนี้จะแปลงรหัสบิตซีดี(BCD) ไปจับภาคแสดงผล 7 เซกเมนต์(Segment) ได้โดยตรงซึ่งทำให้สะดวกและมีข้อได้เปรียบกว่าเทคนิค เอพูดี แบบอื่นอย่างมาก

ข้อเสียของ เอพูดีแบบสโกลปเดี่ยว คือการทำงานที่ไม่ค่อยมีเสถียรภาพ เมื่อใช้งาน เอพูดี เป็นเวลานาน ๆ โดยปราศจากการประสานจังหวะ (Synchronization) ระหว่าง วงจรผลิตสัญญาณนาฬิกา และวงจรสร้างสัญญาณแรมปีทุก ๆ การเลื่อนของความเร็วสัญญาณนาฬิกา หรือแรงดันแรมปี เป็นเหตุทำให้เกิดความผิดพลาดขึ้นที่รหัสทางเอาต์พุต จึงเป็นสาเหตุที่สำคัญที่ทำให้ เอพูดีแบบสโกลปเดี่ยว ไม่น่าไปใช้ในงานที่ต้องการความถูกต้องสูง ๆ

2.2.5 เอพูดีแบบสโกลปคู่

เทคนิคการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล แบบสโกลปคู่ เป็นเทคนิคที่ให้ข้อดี ด้านเสถียรภาพของการแปลงสัญญาณ เมื่อสัญญาณอินพุตมีการเปลี่ยนแปลงอย่างรวดเร็ว วงจรผลิตสัญญาณแรมปีอ้างอิงได้ปรับปรุงขึ้น โดยตัดเอาผลกระทบของการเลื่อน ไหลเมื่อใช้วงจร ไปนาน ๆ

สัญญาณอินพุตของตัวคอนเวอร์เตอร์แบบสโกลปคู่จะป้อนให้กับวงจรอินทิเกรตเตอร์เมื่อสัญญาณอินพุตที่เป็นบวกถูกป้อนเข้ามายังตัว เอพูดี ความชันของแรงดันแรมปีทางด้านเอาต์พุตของวงจรอินทิเกรตเตอร์ (Integrator) จะมีทิศทางเป็นลบ และจะมีค่าเป็นลบ (เพราะป้อนอินพุตเข้าขาอินเวอร์ตติ้งของออปแอมป์) ด้วยแรงดันลบที่ได้นี้ ทำให้อาต์พุตของวงจรเปรียบเทียบกับเป็น "high" ด้วยเหตุนี้ จึงเป็นการกระตุ้นให้เกิดสัญญาณนาฬิกาป้อนเข้าไปยังขาอินพุตของวงจรรับ ซึ่งจะเป็นการเริ่มต้นนับขึ้นไปเรื่อยๆ วงจรอินทิเกรตเตอร์จะให้สัญญาณแรมปีเพียงคาบเวลาที่คงที่ขณะหนึ่งเท่านั้น หลังจากช่วงเวลานี้แล้ววงจรควบคุมจะทำการเคลียร์วงจรรับ และทำการเปลี่ยนอินพุตของวงจรอินทิเกรตเตอร์ไปต่อกับ แรงดันอ้างอิงที่มีค่าเป็นลบ ($-V_{Ref}$)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นในขณะที่แรงดันลบถูกป้อนให้กับวงจรอินทิเกรตเตอร์ความชันของสัญญาณแรมปีทางเอาต์พุตกลับมา มีทิศทางเป็นบวก วงจรนับจะเริ่มนับใหม่จนกระทั่งเอาต์พุตของวงจรอินทิเกรตเตอร์ตกลงเป็นศูนย์ ที่จุดนี้เอาต์พุตของวงจรเปรียบเทียบกับกลายเป็น "Low" ซึ่งทำให้สัญญาณนาฬิกาที่ป้อนให้วงจรมีความถี่ลดลงวงจรควบคุมจะทำการตรวจสอบซึ่งเปลี่ยนและแลช การนับที่เอาต์พุตไว้ แล้วทำการเคลียร์วงจรมับอีกครั้ง คอนเวอเตอร์เตอร์แบบสโกลปคู่นี้ สัญญาณดิจิทัลที่นับได้ครั้งสุดท้ายนี้จะแทนแรงดันอินพุตของนาฬิกาที่เข้ามา

อัตราของการอินทิเกรตขึ้นอยู่กับขนาดของแรงดันอินพุต เช่นเดียวกับค่าของ R_1 และ C_1 ดังนั้นแรงดันอินพุตที่ต่ำๆ จะลดเอาต์พุตของวงจรอินทิเกรตเตอร์ ให้น้อยกว่าแรงดันอินพุตที่มีค่าสูงๆ ในช่วงคาบเวลาอินพุตที่แน่นอนของวัฏจักรการแปลงผัน (Conversion Cycle)

เมื่อแรงดันลบอ้างอิงที่มีค่าคงที่ถูกป้อนเข้ามา(ค่าของ R_1 และ C_1 ยังคงเหมือนเดิม) เวลาที่ต้องการสำหรับเอาต์พุตของวงจรอินทิเกรตเตอร์ ข้างเข้าสู่ศูนย์ เป็นอัตราแปรผันโดยตรงต่อขนาดดั้งเดิมของแรงดันอินพุตทุกๆ การเปลี่ยนแปลงเพราะฉะนั้นในวงจรอินทิเกรตเตอร์เวลาหรืออุณหภูมิที่มีผลต่อการทำงานของวงจรจะถูกตัดออกโดยอัตโนมัติ ดังนั้นคอนเวอเตอร์แบบสโกลปคู่จึงมีเสถียรภาพ เหมาะสำหรับการประยุกต์ใช้งานที่มีความแม่นยำสูง

คอนเวอเตอร์แบบสโกลปคู่มีสิ่งทีคล้ายคลึงกับคอนเวอเตอร์แบบสโกลปเดี่ยว คือสัญญาณอินพุตสามารถถูกเปลี่ยนให้อยู่ในรูปบิตได้หรืออยู่ในรูปอื่น ๆ ได้โดยตรง เช่น รหัสไบนารีในดิจิทัลโวลต์-มิเตอร์ โดยมากแล้วจะใช้เทคนิคแบบสโกลปคู่ในการแปลงสัญญาณอินพุตให้อยู่ในรูปบิต



รูปที่ 2.5 A/D แบบสโลปคู่ให้เสถียรภาพในการทำงานสูงกว่า A/D แบบสโลปเดี่ยว

ข้อเสียของการแปลงผันแบบสโลปคู่ คือ คาบเวลาที่ขยายออกไปที่ต้องการใช้ในการแปลงผันคอนเวอร์เตอร์แบบสโลปคู่ ต้องการคาบเวลาที่ มากกว่า 100 มิลลิวินาที ต่อการเปลี่ยนสัญญาณอินพุทที่มีแรงดันสูง ๆ ให้อยู่ในรูปสัญญาณ ดิจิตอล


2.2.6 เหตุใดแบบมีการป้อนกลับ

คือเหตุคอนเวอร์เตอร์ที่ใช้สัญญาณป้อนกลับมาเป็นสัญญาณอ้างอิง ที่วงจรเปรียบเทียบ มี 2 ชนิด

1. วงจรนับแบบเดี่ยว (Single Counter)
2. วงจรนับแบบแทร็คคิง (Tracking Counter)


วงจรของ เหตุติแบบวงจรนับเดี่ยว ได้มีการพัฒนาจน มีลักษณะคล้ายคลึง กับ เหตุติแบบสโลปเดี่ยว ตลอดจน การทำงานของวงจรทั้งสองยังคล้ายกันอีกด้วยแต่ เหตุติ แบบวงจรนับเดี่ยวอ่านการนับสัญญาณนาฬิกาที่ได้จากวงจรถ่ายเลขฐานสองแล้วทำให้เป็นแรงดัน ป้อนกลับไปยังวงจรเปรียบเทียบแทนวงจรอินทิเกรตเตอร์หรือแหล่งจ่ายแรงดันแรมป์ อื่น ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.6 D/A ถูกใช้ในวงจร A/D เพื่อสร้างแรงดันแร่มปี ไปควบคุม A/D แบบวงจรนับเดียวได้

เมื่อสัญญาณอนาลอกทางอินพุตถูกจ่ายให้วงจรเปรียบเทียบเอาต์พุตของมันจะมีสถานะเป็น "High" ดังนั้นวงจรควบคุมจึงยอมให้ สัญญาณนาฬิกา ผ่านเข้าไปยังวงจรมัน ๆ ก็จะนับเลขฐานสอง ขึ้นไปเรื่อย ๆ เมื่อวงจรมัน นับค่าเพิ่มขึ้นไป แรงดันเอาต์พุตของคัว คิทูเอ ก็จะเพิ่มขึ้นตามด้วย เอาต์พุตของ คิทูเอ ที่ได้นี้จะถูกป้อนกลับไปยังอินพุตขาลงของวงจรเปรียบเทียบ เมื่อระดับแรงดันเอาต์พุตของ คิทูเอ เริ่มมีค่ามากกว่า ระดับแรงดันอินพุต ที่เข้ามา เอาต์พุตของวงจรเปรียบเทียบ ก็จะมีสถานะเป็น "Low" (วงจรเปรียบเทียบหยุดทำงาน) วงจรควบคุม ก็จะส่งสัญญาณไปยังวงจรแลทซ์เลขฐานสอง(Binary Latch) ให้ค้างค่าที่ได้จากการนับ ที่เอาต์พุตไว้ หลังจากนั้นวงจรควบคุม จะทำ การรีเซ็ตวงจรมัน สำหรับวัฏจักรการแปลงผันต่อไป



รูปที่ 2.7 วงจรนับเลขฐานสองแบบขึ้น - ลง ทำให้ A/D เปลี่ยนแปลงสัญญาณป้อนกลับ

ถึงแม้ว่าการแปลงผันแบบวงจรม้วนเดียว เป็นวิธีที่รวดเร็วกว่า วิธีสไลด์คู่ แต่ความแม่นยำของ วงจร ก็ขึ้นอยู่กับ ดีทิวเอ ที่ใช้ในวงจร ถ้าต้องการให้ เอทิวดีแบบวงจรม้วนเดียว มีความแม่นยำสูง ดีทิวเอที่ต้องการ ใช้ ในวงจรต้องมีความแม่นยำสูงด้วยเพื่อให้ได้สัญญาณป้อนกลับที่เป็นเอาท์พุทของ ดีทิวเอ มีความแม่นยำป้อนกลับ ไปยังวงจรเปรียบเทียบ วงจร เอทิวดี แบบวงจรม้วนเดียว ยังต้องใช้วงจรม้วนที่ เริ่มต้นจาก ศูนย์ ทุก ๆ การแปลงผัน ดังนั้น จึงมีความเป็นไปได้ที่จะมีการสูญหายของข้อมูล เป็นบิตของเวลาไปทุก ๆ วัฏจักร โดยเฉพาะอย่างยิ่งถ้า แรงดันที่ถูกแปลงนั้นมีค่าใกล้เคียงกับ ระดับแรงดันสูงสุดของ เอทิวดี

เทคนิคแบบวงจรม้วนแตร็คกิ่ง สามารถทำการแปลงผันได้รวดเร็วกว่า เทคนิคแบบวงจรม้วนเดียว ซึ่งการแปลงผันที่รวดเร็วกว่านี้ เป็นเพราะวงจรม้วนแตร็คกิ่ง ใช้วงจรม้วนเลขฐานสองแบบขึ้น / ลง ได้ (Binary Up/Down (U/D) Counter) แทนวงจรม้วนขึ้นอย่าง เดียวเหมือนกับ ตัวอย่าง ที่ผ่านมาวงจรม้วนสามารถเพิ่มค่าขึ้น หรือลดค่าลงได้ขึ้นอยู่กับสถานะทาง เอาท์พุทของวงจรเปรียบเทียบ ซึ่งจะทำการให้รหัสไบนารี ที่ได้มีความเป็นจริง ค่อ สัญญาณอนาลอกมากขึ้น

วัฏจักรการทำงาน ของ เอทิวดี แบบวงจรม้วนแตร็คกิ่ง เริ่มต้นที่สัญญาณอนาลอกถูกป้อนมายัง อินพุท ของวงจรเปรียบเทียบ การนับบนวงจรม้วนเลขฐานสอง ขึ้น / ลง อาจจะเริ่มที่ ค่าใด ๆ ก็ได้ นั่น หมายถึง แรงดันป้อนกลับที่มาจากตัว ดีทิวเอ อาจจะ มากกว่าหรือน้อยกว่าสัญญาณ อนาลอก ทางอินพุท ก็ได้ ถ้าแรงดัน ป้อนกลับ มีค่ามากกว่า สัญญาณอนาลอก ทางอินพุท เอาท์พุทของวงจรเปรียบเทียบจะมี สถานะ เป็น "Low" และวงจรควบคุมจะส่งสัญญาณ ไปเปิดเกตให้พัลส์ ของสัญญาณนาฬิกาผ่านไปยังวงจรม้วน แต่การนับครั้งนี้ จะ เป็นการนับลง ดังนั้นจึงเป็นการลดค่า เลขฐานสอง ซึ่งเป็นเอาท์พุทของวงจรม้วนและเป็นการลดแรงดันป้อนกลับ ที่วงจรเปรียบเทียบลง เมื่อแรงดันป้อนกลับตกลงต่ำกว่า แรงดันทางอินพุท เอาท์พุทของวงจรเปรียบเทียบ

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะเป็น "High" ทันที และวงจรควบคุมส่งสัญญาณไปยังวงจรแลทช์ ทางเอาต์พุทให้ค้างข้อมูลทาง เอาต์พุทไว้ วงจรเกต จะส่งสัญญาณนาฬิกาไปเพิ่มอินพุทของวงจรมับขึ้น (ซึ่งวงจรมับจะไม่ถูกรีเซ็ต) และเป็นเหตุให้วงจรมับทำการนับค่าขึ้นอีกครั้ง สำหรับการเปลี่ยนแปลงของสถานะช่วงต่อไปถ้าสัญญาณอินพุท ยังคงมีค่าคงที่อยู่ เอาต์พุทในนารีที่ได้มักจะทำให้เกิดการออสซิลเลชัน $1 \times \text{LSB}$ คล้ายกับตัวคอนเวอร์เตอร์ พยายามปรับค่าให้เข้าสู่ค่ากลางของมัน ปัญหาระดับของการออสซิลเลชัน จึงเป็นปัญหาสำคัญของ เอพูดีคอนเวอร์เตอร์ แบบวงจรมับแตร็คกิ้ง และกลายมาเป็นข้อเสียของ เอพูดี แบบนี้ตามที่เราคาดไว้ว่า เทคนิค แบบวงจรมับแตร็คกิ้งนั้น มีความเร็วสูงกว่า เทคนิคแบบวงจรมับเดี่ยว แต่มันยังมีข้อดีกว่านั้นอีก คือ เทคนิคแบบวงจรมับแตร็คกิ้ง นั้น เหมาะสำหรับการแปลงสัญญาณอินพุทที่มีการเปลี่ยนแปลงอย่างรวดเร็วให้อยู่ในรูปสัญญาณ ดิจิตอลได้ดี

2.2.7 เอพูดีแบบประมาณค่าหลาย ๆ ครั้ง

เทคนิคแบบการประมาณค่าหลาย ๆ ครั้ง มีชื่อย่อว่า SA ซึ่งย่อมาจากคำว่า "Successive Approximation" เป็นเทคนิคที่น่าเลือกใช้ เพราะมีราคาถูกมีความละเอียดพอสมควร และเป็น เอพูดีคอนเวอร์เตอร์ที่มีความเร็วสูง เทคนิคการประมาณค่าหลาย ๆ ครั้ง เป็นเทคนิคที่มีความสามารถสูง และใช้งานได้ดี ซึ่งสามารถใช้แปลงสัญญาณอนาลอก ให้เป็นสัญญาณดิจิตอลได้รวดเร็ว และมีประสิทธิภาพ เพราะไม่เกิดการออสซิลเลชัน แต่กระบวนการทางเทคนิคแบบนี้จะเข้าใจได้ยากกว่า เทคนิคแบบวงจรมับที่เราได้กล่าวมาแล้ว

หัวใจของ SA คอนเวอร์เตอร์ คืออุปกรณ์ที่เรียกว่า "Successive Approximation register" (SAR) ซึ่งเป็นอุปกรณ์ที่มีจุดประสงค์แตกต่างวงจรมับทั่ว ๆ ไปอย่างมาก ดังแสดงใน รูปที่ 2.8


วัฏจักรการแปลงผัน เริ่มต้นเมื่อสัญญาณอนาลอก ถูกป้อนให้คอนเวอร์เตอร์ และพัลส์การแปลงเริ่มต้น (Start conversion pulse : SOC) ถูกป้อนให้กับตัว SAR พัลส์สัญญาณนาฬิกาถูกแรก ที่ป้อนให้กับตัว SAR จะ "ON" เอาต์พุทของบิตนับสูงสุด ดังนั้นจึงเป็นการปรับให้อเอาต์พุทของ ดีทูเอ เป็น 50% ของแรงดันเอาต์พุทของอินเวอร์เตอร์ ตัว SAR จะ มองไปยังเอาต์พุทของวงจรถียบเทียบว่า เอาต์พุทของ ดีทูเอ มีค่ามากกว่าหรือน้อยกว่า สัญญาณอนาลอกทางอินพุท ถ้าแรงดันของ ดีทูเอ มีค่ามากกว่าวงจรถียบเทียบจะยังคงอยู่ในสถานะ "OFF"

ดังนั้นตัว SAR จะ "OFF" บิตนับสูงสุดลง และให้ชื่อว่าสถานะ "0" ถ้าแรงดันของ ดีทูเอ มีค่าน้อยกว่าสัญญาณอนาลอกทางอินพุทวงจรถียบเทียบจะยังคงทำงานอยู่ ดังนั้นตัว SAR จะยังคงปล่อยให้ บิตนับสูงสุด "ON" อยู่ และเราเรียกสถานะนี้ว่า "1" ซึ่งสถานะ "1" หรือ "0" นี้ จะกระทำภายในพัลส์ของ สัญญาณนาฬิกาเพียงพัลส์เดียวบนสัญญาณ นาฬิกาถัดไปตัว SAR จะ "ON" บิตนับสูงสุดอันดับ 2 และทำการตรวจสอบผลลัพธ์ที่ได้อีกครั้งหนึ่ง จากวงจรถียบเทียบ ถ้าสัญญาณจาก ดีทูเอ ครั้งใหม่นี้ มีค่ามากกว่า แรงดันอินพุท เอาต์พุทของวงจรถียบเทียบจะไม่มี ดังนั้นตัว SAR จะ "OFF" บิตนับสูงสุดอันดับ 2 ทั้ง และ เรียกมันว่า "0" แต่ถ้าสัญญาณจาก DAC มีค่าน้อยกว่าวงจรถียบเทียบจะยังคงทำงาน และตัว SAR จะปล่อยให้บิตนับสูงสุดอันดับ 2 นี้ "ON"

ตัว SAR จะพิจารณาแต่ละบิตด้วยวิธีเดียวกัน (บิตนับสูงสุดถึงบิตนับต่ำสุด) จนกระทั่งทุก ๆ บิต ถูกพิจารณาหมด เนื่องจาก 1 บิต ถูกหาค่าภายใน 1 พัลส์ เอพูดี ขนาด 8 บิต จึงใช้สัญญาณนาฬิกาเพียง 8 พัลส์ ก็สามารถทำการแปลงได้ จนจบกระบวนการ เมื่อบิตนับต่ำสุด ถูกพิจารณาเสร็จสิ้นแล้ว ตัว SAR จะส่ง

สัญญาณสิ้นสุดการแปลงผัน (End of Conversion : EOC) ไปทำการค้างผลลัพธ์ที่ได้ ซึ่งเป็น เลขฐานสองทาง เอาท์พุทไว้

SA Converter เป็นคอนเวอร์เตอร์ ที่มีประสิทธิภาพสูงมากและสามารถทำการแปลงสัญญาณ ได้อย่างรวดเร็วพร้อมทั้งมีความละเอียดสูงอีกด้วย คอนเวอร์เตอร์หลายตัวที่ใช้เทคนิคแบบนี้สามารถทำการแปลงเอทูดิ ขนาด 12 บิต ได้โดยใช้เวลาน้อยกว่า 10 ไมโครวินาที




รูปที่ 2.8 Successive Approximation Register (SAR) เป็นตัวเร่งความเร็วของกระบวนการแปลงสัญญาณอนาลอก ให้เป็นสัญญาณดิจิตอล

2.2.8 ควอนไทซิงเออร์เรอร์(Quantizing error)

หลังจากจบการอธิบายการทำงานของ A/D ทั้ง 6 แบบแล้ว ในตอนนี้เราก็จะมีความเข้าใจเกี่ยวกับการทำงานของ เอทูดิ ดีขึ้น ต่อมา เราจะพูดถึงคุณลักษณะเฉพาะตัวของ เอทูดิ อีกตัวหนึ่ง ซึ่งเราเรียกว่า Quantizing Error ซึ่งมีความสามารถเนื่องมาจาก การเปลี่ยนแปลงระดับสัญญาณอนาลอก ทางด้านอินพุท ในระหว่างที่ทำการแปลงสัญญาณอยู่

ยังคงจำกันได้ว่าสัญญาณอนาลอกของเอทูดิ ถูกจ่ายให้กับวงจรเปรียบเทียบเมื่อวัฏจักรเริ่มต้นขึ้น เอทูดิ ต้องการ เวลาอยู่ช่วงหนึ่ง เพื่อที่จะ สร้างสัญญาณดิจิตอลออกมาทาง เอาท์พุท ถ้าแรงดันอินพุทเกิดการเปลี่ยนแปลงขึ้นใน ระหว่างการแปลงสัญญาณไปนรีเอาท์พุท สุดท้ายจะแทนระดับแรงดันที่ท้ายสุดของวัฏจักร

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.9 Quantizing Error

- A. จะไม่เกิด Quantizing Error ขึ้น
- B. เกิด Quantizing Error ขึ้นเล็กน้อย
- C. สัญญาณ Input มีความถี่สูง Quantizing Error จะมาก

แทนที่จะเป็นช่วงเริ่มต้น เมื่อไม่มีการเปลี่ยนแปลงแรงดันอินพุต ขึ้น เช่น ในกรณีของแรงดันไฟตรง ในกรณีนี้ จะไม่เกิด Quantizing Error ขึ้นสัญญาณที่มีการเปลี่ยนแปลงอย่างรวดเร็ว หรือที่เราเรียกกันว่า "Slew Rate" นั้นจะก่อให้เกิด Quantizing Error มากกว่ายิ่งขึ้น วิธีหนึ่งที่สามารถกำจัด Quantizing Error ได้คือ ใช้วงจร S/H (Sampling and Hold Circuit) ก่อนวงจรเปรียบเทียบในรูปที่ 2.10 แสดงวงจรของ เอทูดิ ที่ใช้ S/H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.10 วงจร S/H แบบง่าย ๆ สามารถกำจัด ผลกระทบที่เกิดจาก Quantizing Error ได้

สวิทช์อิเล็กทรอนิกส์จะปิดวงจร เพื่อทำการสุ่มสัญญาณอนาลอกทางอินพุต ตัวเก็บประจุ C_1 มีหน้าที่เก็บประจุค่าของ สัญญาณอินพุตที่เข้ามา ต่อมา สวิทช์อิเล็กทรอนิกส์จะเปิดวงจรออก ดังนั้น จึงเป็นการกำจัดผลกระทบที่เกิดจาก Quantizing Error ทิ้งไป เพราะตัวเก็บประจุยังคงเก็บค่าของสัญญาณอนาลอก ที่สุ่มไว้โดยไม่คำนึงถึงสัญญาณอินพุตจะเปลี่ยนแปลงไปอย่างไรเมื่อต้องการแปลงสัญญาณช่วงเวลาถัดไป วงจรก็จะทำการสุ่มสัญญาณขึ้นใหม่อีกครั้ง

2.3 หลักการของดิจิตอลทูอนาลอกคอนเวอร์เตอร์

ดิจิตอลทูอนาลอกคอนเวอร์เตอร์ หรือเรียกย่อ ๆ ว่าตัว D/A เป็นตัวแปลงรหัสเลขฐานสองจากคอมพิวเตอร์หรือจากวงจรดิจิตอลใดๆ ให้กลายเป็นระดับแรงดันอนาลอก ที่มีความสัมพันธ์กับระบบเลขฐานสอง ตัว DAC สามารถนำไปใช้กับอุปกรณ์ที่เป็นอนาลอกได้ เช่น มิเตอร์ มอเตอร์ อุปกรณ์ควบคุมหรือวงจรที่เกี่ยวข้องกับสัญญาณเสียง เช่น เครื่องเล่นคอมแพ็คดิสก์ ตัว D/A ในเครื่องเล่นคอมแพ็คดิสก์นั้น ถูกใช้สำหรับการเปลี่ยนข้อมูลที่บันทึก เป็นสัญญาณดิจิตอลบนแผ่น CD ให้กลายเป็นสัญญาณเสียง ที่มีคุณภาพสูง ออกมาให้เราได้ยิน

ต่อไปเราจะพิจารณาแนวความคิดที่สำคัญของ D/A เริ่มจากความละเอียดของ D/A เราจะนิยามไว้เป็นระดับแรงดันในแต่ละขั้น ที่เอาท์พุทสามารถจะผลิตออกมาได้ ซึ่งมีความสัมพันธ์ โดยตรงต่อจำนวนของบิตทางด้านอินพุทที่อยู่ในรูปของรหัสไบนารี D/A ขนาด 4 บิตมีอินพุทบิตอยู่ 4 อินพุทซึ่งจะมีความละเอียดเท่ากับ 4 จำนวนของระยะและความแตกต่างของระดับสัญญาณอนาลอกทางด้านเอาท์พุทที่ D/A ขนาด 4 บิตสามารถผลิตได้จะมีค่าเท่ากับ $(2^4) = 16$ ระดับนั้น ย่อมหมายถึง สัญญาณอนาลอกทางเอาท์พุทสามารถถูกแทนได้ด้วยระดับแรงดัน 16 ขั้น ด้วยกัน



รูปที่ 2.11 ความละเอียดของแรงดันเอาท์พุท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่นี้มาดู D/A ขนาด 8 บิต ๆ สามารถให้สัญญาณอนาลอกทางด้านเอาต์พุตที่เป็นระดับแรงดันได้ 2^8 หรือ 256 ระดับ D/A ขนาด 12 บิตสามารถในระดับแรงดันทางเอาต์พุตได้ 2^{12} หรือ 4096 ระดับอย่างที่เราได้เห็นแล้วว่า D/A มีขนาดอินพุตบิตมากเท่าไร ความละเอียดและความถูกต้อง ของระดับแรงดันอนาลอกทางเอาต์พุตที่ D/A สามารถผลิตได้จะมากขึ้น ตาม ดังแสดงในรูปที่ 2.11


ถัดมาจากความละเอียดของ D/A เราจะมาพิจารณาถึงเวลา เข้าสู่สภาวะของตัว (Setting time) เวลา เข้าสู่สภาวะคงตัวเป็นค่าของเวลาที่ระดับแรงดันเอาต์พุตเข้าสู่สภาวะคงที่เมื่อรหัสไบนารีทางอินพุตเปลี่ยนแปลงไป โดยปกติจะคิดที่สัญญาณทางเอาต์พุต คงที่ ในช่วงของ LSB (Least significant bit) ของค่าที่คาดว่าจะเป็นหลังจากรหัสไบนารี ทางด้านอินพุตเปลี่ยนไปนั้น หมายความว่าในแง่ใจของการปฏิบัติงานจริง ๆ มีความสัมพันธ์กับค่า ซึ่งเป็นอยู่ในขณะนั้นต่อ LSB ของมันเอง ถ้า D/A ขนาด 8 บิต มีช่วงแรงดันทางเอาต์พุตอยู่ในช่วง 0-10 โวลต์ ดังนั้น LSB มีค่าเท่ากับ $10/2^8$ หรือ 0.039 โวลต์ ครึ่งหนึ่งของค่า $10/2^8$ เป็น 0.0195 โวลต์ ดังนั้นค่าเวลาที่ระดับแรงดันเอาต์พุตเข้าสู่สภาวะคงที่ควรจะเป็นค่าเวลาที่เอาต์พุตเพิ่มขึ้นถึง 0.0195 โวลต์ ของค่าระดับที่คาดหมายไว้ ตามปกติค่าเวลาเข้าสู่สภาวะคงตัวมีค่าน้อยกว่า 10

ค่าความแม่นยำเป็นแฟกเตอร์ ที่สำคัญอีกตัวหนึ่งของ D/A ในแง่ใจปกติค่าความแม่นยำของ D/A ในแง่ใจปกติค่าความแม่นยำของ D/A คือ ทุก ๆ ตำแหน่งจาก 1/2 ถึง 2 ค่าของ LSB สำหรับ D/A ซึ่งมีความแม่นยำ 1 ค่า LSB แรงดันเอาต์พุตสามารถ เปลี่ยนแปลงไปในทาง + หรือ - ค่าของ 1 บิต ถ้า D/A มีแรงดันเอาต์พุตอยู่ในช่วง 0 ถึง 5 โวลต์ มีความละเอียดเท่ากับ 12 บิต LSB ควรจะเป็น $5/2^{12}$ หรือ 0.00122 โวลต์ สำหรับทุก ๆ ค่าของรหัสไบนารีทางด้านเอาต์พุตแรงดัน อาจจะสูงหรือต่ำกว่าค่าที่คาดหมายไว้ 0.00122 โวลต์ ถ้า D/A ตัวเดียวกันมีค่าความแม่นยำเท่ากับ 1/2 ค่าความถูกต้อง LSB ค่าเอาต์พุตจะสามารถผลิตพลาดไปได้ $0.00122/2$ หรือ 0.00061 โวลต์ ยิ่งค่าความแม่นยำน้อยเท่าไรค่าความละเอียดก็จะมากขึ้นตามและจะมีค่าใกล้เคียงกับค่าเอาต์พุตที่คาดไว้

หลายปีที่ผ่านมาได้มีการค้นคิดพัฒนาวิธีการ ของการเปลี่ยนสัญญาณดิจิตอล เป็นสัญญาณอนาลอก ในบทความนี้ เราจะพูดหลักการใหญ่ของ วิธีเปลี่ยนสัญญาณดิจิตอล ไปเป็น สัญญาณอนาลอก 2 วิธี คือ Binary weighted และ Binary ladder D/A

2.3.1 Binary-weighted Resistor D/A

เทคนิคจัดนำหนักของรหัสไบนารี เป็นวิธีที่ง่ายที่สุดและเก่าที่สุดของการแปลงดิจิตอลบิตให้กลายเป็นสัญญาณอนาลอก วงจรของ Binary-Weighted Resistor D/A แสดงไว้ในรูปที่ 2.12



รูปที่ 2.12 วงจร Binary Weighted D/A และกราฟเอาต์พุตของ D/A

รหัสไบนารีจะถูกป้อนให้ขาเกต ของอนาล็อกสวิตช์ เมื่อรหัสไบนารี 0000 ถูกป้อนให้ที่เกต อนาล็อกสวิตช์ ทั้งหมดจะเปิดวงจร ดังนั้นจึงไม่มีแรงดันเอาต์พุต จ่ายไปให้ออปแอมป์ เอาต์พุตจากออปแอมป์ จึงเป็นศูนย์ เมื่อรหัสไบนารีเป็น 0001 สวิตช์ S₁ จะปิดลงและแรงดัน 10 โวลต์จะจ่ายให้กับ R₁ เพราะว่ามีอินพุต ของออปแอมป์จะมองได้ว่าเป็น กราวด์เสมือน (Virtual Ground) เป็น ผลให้แรงดัน 10 โวลต์ตกคร่อมตัวต้านทาน 8k (R₁) ซึ่งเป็นเหตุให้เกิดกระแส 1.25 mA (10 V/8000) ไหลผ่านความต้านทานป้อนกลับ (R_f) ค่า 800 แรงดัน ตกคร่อม R_f ควรจะมีค่า 800 x 1.25 mA หรือเท่ากับ 1 โวลต์

เมื่อรหัสไบนารีเปลี่ยนไปเป็น 0010 S₁ จะเปิด และ S₂ ปิดวงจรเป็นเหตุให้กระแส 2.5 mA (10 v/4000) ไหลผ่าน R₂ แรงดันตกคร่อม R_f มีค่าเท่ากับ 800 x 2.5 mA หรือ 2 โวลต์ รหัสไบนารี 0100 จะให้ แรงดันเอาต์พุตเท่ากับ 4 โวลต์ และ ถ้ารหัสไบนารีเป็น 1000 แรงดันเอาต์พุต จะมีค่าเป็น 8 โวลต์ จะสังเกตได้ ว่ารหัสทางอินพุตและค่าของ R_f มีผลต่อระดับแรงดันทางเอาต์พุต


สวิทช์แต่ละตัวสามารถปิดวงจรพร้อมกัน เมื่อทำการรวมกัน เพื่อสร้างสัญญาณอนาล็อกอินทางเอาต์พุตที่มีค่าจาก 0 ถึง 15 โวลต์ (0000 = 0 โวลต์, 0111 = 7 โวลต์ และ 1111 = 15 โวลต์) ในการเพิ่มขึ้น 1 โวลต์ ต่อ 1 ชั้น

ถึงแม้ว่า Binary-weighted resistor D/A มีลักษณะวงจรที่ง่ายๆ ตรงไปตรงมาแต่ไม่สะดวกในการนำไปใช้งาน ถ้าต้องการความละเอียดของ D/A มากกว่า 4 บิตเพราะว่าค่าของตัวต้านทานที่ใช้มากมาย หลายค่าเกินไป ซึ่งต่างจาก Ladder Network ที่ต้องการใช้ ตัวต้านทานเพียง 2 ค่าเท่านั้น

2.3.2 Ladder network D/A

เทคนิคเลดเดอร์เน็ตเวิร์ค สามารถสร้างแรงดัน ตามน้ำหนักของรหัสไบนารี โดยอาศัยความต้านทานเพียง 2 ค่าเท่านั้น ที่จัดในลักษณะวงจรแบ่งแรงดันหรือที่เรียกว่าไบนารีเลดเดอร์ (Binary ladder) ดังแสดงในรูปที่ 2.13

ถึงแม้ว่าวงจร D/A แบบเลดเดอร์เน็ตเวิร์คนี้ ดูผ่าน ๆ แล้วค่อนข้างจะยากแต่การทำงานของวงจรถูกใช้ก็ยังคงคล้ายกับ การทำงานของวงจร Binary weighted D/A (รูปที่ 2.12) เกทที่ต่ออยู่ในลักษณะอนุกรม ถูกใช้สำหรับขับอนาล็อกสวิทช์เมื่อรหัสไบนารี 0000 ถูกส่งมายังเกตอนาล็อกอิน สวิทช์ทั้งหมดจะเปิดออก ดังนั้นแรงดันเอาต์พุตที่ได้จากออปแอมป์ จึงมีค่าเป็นศูนย์ สวิทช์ S_1 จะปิดลงเมื่อเกตได้รับรหัสไบนารีเป็น 1000 เป็นผลให้เกิดแรงดันเอาต์พุต 5 โวลต์ ออกมาจากออปแอมป์ ถ้ารหัสไบนารีเป็น 0010 สวิทช์ S_3 ก็จะมีปิด และทำให้เกิดแรงดัน 1.25 โวลต์ ที่เอาต์พุตและสุดท้ายถ้าอินพุตเป็น 0001 สวิทช์ S_4 จะปิดลง ออปแอมป์จะให้แรงดันเอาต์พุตออกมา 0.625 โวลต์จะสังเกตได้ว่าแต่ละแรงดันเอาต์พุตอยู่ในรูปอันดับของไบนารี คือเอาต์พุตสามารถเปลี่ยนจาก 0 ถึง 10 โวลต์ เพิ่มขึ้น ชั้นละ 0.625 โวลต์ (24 หรือ 16 ชั้น)




รูปที่ 2.13 วงจร Binary Ladder D/A

ข้อดีของเลดเดอร์เน็ตเวิร์ค D/A คือสามารถออกแบบได้ง่าย เนื่องจากใช้ ความต้านทานเพียง 2 ค่าเท่านั้น และ ในทุกวันนี้บริษัทผู้ผลิต D/A เกือบทั้งหมดจะใช้เทคนิค แบบเลดเดอร์เน็ตเวิร์คในการผลิต D/A

วงจร ไบนารีเลดเดอร์ มักจะมีความถูกต้องแม่นยำมากกว่าวงจร Binary Weighted เพราะว่าจะหาค่าความต้านทานที่ถูกต้อง 2 ค่า (เช่น 10 k หรือ 20 k) ได้ง่ายกว่าค่าความต้านทานหลายๆ ค่าที่ใช้ในวงจร Binary weighted D/A ไอซี D/A สำเร็จรูปที่นิยมใช้คือ เบอร์ DAC-08

ที่นี่เราจะอธิบาย หลักการเริ่มทำงานของ D/A เราสามารถพิจารณา รายละเอียดที่สำคัญสุดท้ายของ Monotonicity แรงดันเอาต์พุตที่เป็นสัญญาณอนาลอกอินของ D/A จะเพิ่มขึ้นเป็นลำดับคล้ายกับการเพิ่มของรหัส ไบนารีทางอินพุต ดังแสดงอยู่ในรูปที่ 2.14



รูปที่ 2.14 Monotonic D/A จะมากขึ้นทุก ๆ ค่าของสัญญาณอนาลอกอินที่ถูกต้อง

ในทางอุคมคติแล้ว การเพิ่มขึ้นของสัญญาณอินพุตที่เป็นรหัส ไบนารี จะเป็นเหตุให้เราสามารถทายและรู้ถึงแรงดันเอาต์พุต ได้ในอุปกรณ์บางตัวส่วนของการสวิทชิง และส่วนขยายสัญญาณ ไม่สามารถจ่ายกระแสไฟ-ฟ้า ภายในเงื่อนไขเหล่านั้นได้อย่างเพียงพอ จึงเป็นสาเหตุที่ทำให้ D/A เกิดการ "Skip" หรือการกระโดดข้ามขั้นนั่นเอง การเกิด Skip นี้จะมีปัญหาน้อยในบิตนัยค่า ๆ แต่จะมีมากขึ้นเมื่อน้ำหนักของบิตเพิ่มขึ้น

2.4 เทคนิคการ Modulated แบบ PCM


ในการส่งสัญญาณไฟฟ้าจากจุดหนึ่งไปยังอีกจุดหนึ่ง ไม่ว่าจะส่งสัญญาณแบบ Analog หรือ Digital สิ่งที่เกี่ยวข้องไม่ได้คือ สิ่งรบกวน (Noise) และความเพี้ยน (Distortion) ซึ่งเกิดขึ้นตลอดเส้นทางของการส่ง ในการรักษาคุณภาพของสัญญาณที่ได้รับได้ที่ปลายทางไว้ให้ดีที่สุดก็ควรจะให้สิ่งรบกวนและความเพี้ยนอยู่ในขีดจำกัดอันพึงยอมรับได้ การส่งสัญญาณใดๆ เราสามารถส่ง Analog Transmission หรือ Digital Transmission ก็ได้ แต่ปัจจุบันนิยมส่งสัญญาณ Analog ในลักษณะของ Digital Transmission ด้วยกรรมวิธีของ Time Division Multiplex - Pulse Code Modulation (TDM-PCM) มากขึ้น

การรวมสัญญาณชนิดเดียวกันจำนวนหลายๆ วงจรหรือหลายๆ ช่อง ให้สามารถส่งผ่านตัวกลางได้ เราเรียกว่า Multiplexing Technique วิธี Multiplex ซึ่งนิยมใช้กันมาก่อน คือ Frequency Division Multiplex (FDM) กล่าวคือ เป็นการรวมสัญญาณชนิดเดียวกันหลายๆ สัญญาณ โดยแต่ละสัญญาณจะถูกจัดให้อยู่ในช่วงความถี่ที่ต่างกัน หรือ เรียกว่า เป็นการรวมหลายๆ สัญญาณ ด้วยวิธีแบ่งความถี่กัน แต่หลักการของ Pulse Code Modulation นั้น จะใช้วิธีการของ Time Division Multiplex (TDM) กล่าวคือ เราจะทำการแบ่งเวลาออกเป็นช่วงเวลา (Time Slot) และกำหนดช่วงเวลาหนึ่งๆ สำหรับสัญญาณแต่ละวงจร ที่ต้องการรวมกัน การรวมสัญญาณชนิดเดียวกันหลายๆ วงจร หรือหลายๆ ช่อง ด้วยวิธีแบ่งเวลากันและจัดการส่งด้วยวิธีการของ Pulse Code Modulation เรียกว่าระบบ Time Division Multiplex - Pulse Code Modulation หรือ (TDM-PCM) พร้อมกันโดยปราศจากการรบกวนซึ่งกันและกันนั้น

2.4.1 สัญญาณ Analog และการส่ง


สัญญาณ Analog ในรูปของไฟฟ้า หมายถึงสัญญาณที่ Amplitude ของมันแปรผันต่อเนื่องกันกับเวลา ดังแสดงตามรูปที่ 2.15

สัญญาณ Analog ที่นิยมใช้กันโดยทั่วไป ในระบบรับ-ส่ง ได้แก่ สัญญาณโทรศัพท์ สัญญาณวิทยุกระจายเสียงสัญญาณโทรทัศน์ เป็นต้น เมื่อวิเคราะห์รูปคลื่นของสัญญาณ Analog อันหนึ่งจะพบว่าประกอบด้วย Sine Wave ที่ความถี่ต่าง ๆ กัน



รูปที่ 2.15 สัญญาณ Analog

การส่งสัญญาณ Analog นั้นไม่มีความจำเป็นที่จะต้องส่งข่าวสารทาง Amplitude ต่อเนื่องกันไปตลอดเวลา การทดลองค้นคว้าพบว่าถ้าทำการสุ่มตัวอย่าง (Sampling) สัญญาณ Analog ด้วยช่วงเวลาที่เหมาะสมในอัตราอย่างน้อยเป็น 2 เท่า ของความถี่สูงสุดของสัญญาณนั้น ๆ แล้วตัวอย่างที่สุ่มมาได้จะบรรจุข่าวสารของสัญญาณเดิมครบถ้วน เช่น สัญญาณ Analog ที่ใช้มีความถี่สูงสุด 2000 Hz ดังนั้น ถ้าทำการสุ่มตัวอย่างเป็นช่วงเหมาะสม ในอัตราอย่างน้อย $= 2 \times 2000 = 4000$ ตัวอย่างต่อวินาที แล้วตัวอย่างที่สุ่มมาได้จะบรรจุไว้ด้วย Amplitude ของสัญญาณเดิมครบถ้วน วิธีการนี้เราเรียกว่า ทฤษฎีการสุ่มตัวอย่าง (Sampling Theorem) และได้นำไปใช้ในวิธีการของ Pulse Code Modulation (PCM)




รูปที่ 2.16 ลักษณะการส่งสัญญาณ Analog

การส่งสัญญาณ Analog สามารถกระทำได้ในรูปเดิมของมันสำหรับการส่งสัญญาณ Analog ในระยะทางไกล สิ่งที่สำคัญที่ไม่ได้ก็คือ สัญญาณที่ส่งจะอ่อนกำลังลง หรือ ถูกลดทอน (Attenuation) และสิ่งรบกวน (Noise) ที่เสริมเข้ามาตลอดเส้นทางของการส่ง เราจะต้องรักษาระดับกำลังของสัญญาณที่ส่งให้สูงกว่าระดับกำลังของสิ่งรบกวนมาก ซึ่งสามารถทำได้โดยการขยายกำลังของ สัญญาณที่ส่ง เป็นระยะที่เหมาะสมทางการส่ง แต่อย่างไรก็ตามสิ่งรบกวนที่เกิดขึ้นที่ Input ของเครื่องขยายกำลัง ข่อมจะได้รับการขยายกำลังให้สูงขึ้นไปพร้อมกับตัวสัญญาณที่ส่งด้วย ดังแสดงตาม รูปที่ 2.16 นอกจากนี้การส่งสัญญาณ Analog ในระยะทางไกล ๆ ผ่านตัวกลาง และเครื่องขยายกำลังข่อม จะทำให้เกิดความเพี้ยน (Distortion) ขึ้นอีกด้วย ในการรักษาให้สิ่งรบกวนและความเพี้ยนของสัญญาณ Analog ที่รับได้ที่ปลายทางอยู่ ในขอบเขตจำกัดอันพึงขอมให้ได้นั้น จึงต้องมีการออกแบบที่ดีทั้งระบบและอุปกรณ์ที่ใช้

2.4.2 สัญญาณ Digital และการส่ง

สัญญาณ Digital หมายถึง สัญญาณที่ Amplitude ของมันถูกจัดระดับให้แปรผันไปกับเวลาตามค่าที่กำหนดให้ เช่น ถ้าแปรผันอยู่ระหว่าง 2 ค่า เรียกว่า Binary Signal ถ้าแปรผันอยู่ระหว่าง 3 ค่า เรียกว่า Ternary Signal เป็นต้น ดังแสดงตามรูปที่ 2.17



รูปที่ 2.17 สัญญาณ Digital

สัญญาณ Digital ที่ใช้กันในงานด้านโทรคมนาคม โดยทั่วไปจะเป็นแบบ Binary Signal ทั้งสิ้นซึ่งเป็นลักษณะของ Pulse ที่มีอยู่ 2 ค่าคือ 0 และ 1 โดยที่ 0 หมายถึงไม่มี Pulse และ 1 หมายถึงมี Pulse เราสามารถจัดกลุ่มของ Binary Signal ให้อยู่ในรูปของรหัส (Code) เพื่อใช้แทนค่าระดับของแรงดัน (Voltage) ในการกำหนดจำนวน Bit ของ Binary Code นั้นจะขึ้นอยู่กับจำนวนระดับของแรงดัน เช่น

1. Bit Code แทนได้ 2 ค่า คือ 0 และ 1
2. Bit Code แทนได้ 4 ค่า คือ 00,01,10 และ 11
3. Bit Code แทนได้ 8 ค่า คือ 000,001,010,011,100,101,110 และ 111


โดยทั่วไปแล้ว n Bit Code สามารถแทนจำนวนระดับของแรงดันได้ 2^n ค่า เช่น 8 Bit Code สามารถแทนจำนวนระดับของแรงดันได้ $2^8 = 256$ ค่า เป็นต้น

ในการส่งสัญญาณ Digital Amplitude ของ Binary Signal จะมีค่าได้เพียงค่าใดค่าหนึ่งใน 2 ค่าเท่านั้น ซึ่งแทนด้วยเลข Binary ได้คือ 1 หรือ 0 การตรวจหาว่ามี Pulse (Logic 1) หรือไม่มี Pulse (Logic 0) ของ Binary Signal สามารถทำได้ภายใต้ภาวะที่มีสิ่งรบกวนและความเพี้ยนมากกว่า ที่จะพึงยอมให้เกิดขึ้นได้ในการส่งสัญญาณ Analog การยอมให้มีสิ่งรบกวนและความเพี้ยนเกิดขึ้นได้มากกว่า จึงนับได้ว่าเป็นข้อได้เปรียบประการหนึ่งของวิธีการส่งสัญญาณ Digital ข้อได้เปรียบอีกประการหนึ่ง ก็คือการผลิตสัญญาณ Digital ขึ้นมาใหม่ที่ Regenerative Repeater โดยที่ Binary Signal มีค่าได้เพียงค่าใดค่าหนึ่งใน 2 ค่า คือ มี Pulse และไม่มี Pulse เมื่อ Binary Signal ถูกส่งมาถึง Regenerative Repeater มันจะตรวจดูว่ามี Pulse หรือไม่มี Pulse ที่ Input ของมัน ถ้ามี Pulse มันก็จะผลิต Pulse ที่ปราศจากสิ่งรบกวนและความเพี้ยนขึ้นมาใหม่ ถ้าตรวจพบว่าไม่มี Pulse มันก็จะไม่ผลิต Pulse ออกไป ดังแสดงตามรูปที่ 2.18

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือการแจ้งขึ้นเพื่อการศึกษาเท่านั้น เมื่อผู้ดูแลเนื้อหาไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากที่ได้กล่าวมาแล้ว จะเห็นว่า การส่งสัญญาณ Digital มีข้อได้เปรียบเหนือกว่า การส่งสัญญาณ Analog อยู่ 2 ประการ คือ

- มีภูมิคุ้มกันต่อสิ่งรบกวนและความเพี้ยนได้มากกว่า
- สามารถผลิตสัญญาณ Digital ที่ปราศจากสิ่งรบกวนและความเพี้ยนขึ้นมาใหม่ที่ Regenerative Repeater ได้




รูปที่ 2.18 ลักษณะการส่งสัญญาณ Digital

เนื่องจากการส่งสัญญาณ Digital มีข้อได้เปรียบเหนือกว่าการส่งสัญญาณ Analog ดังนั้นจึงมีแนวโน้มในอันที่จะส่งสัญญาณ Analog ในรูปของการส่งสัญญาณ Digital มากขึ้น ตามลำดับ ด้วยวิธีการนี้ จึงจำเป็นต้องแปลงสัญญาณ Analog ให้เป็นสัญญาณ Digital ที่ปลายทางด้านส่ง และแปลงกลับเป็นสัญญาณ Analog ตามเดิมที่ปลายทางด้านรับ วิธีที่นิยมใช้มากที่สุด คือวิธีการของ Pulse Code Modulation (PCM)

2.4.3 Pulse Modulation


Pulse Modulation เป็นวิธีการหนึ่งนำมาใช้ในการรวมสัญญาณชนิดเดียวกัน หลาย ๆ วงจร หรือ หลาย ๆ ช่อง โดยวิธีแบ่งเวลา



รูปที่ 2.19 หลักการเบื้องต้นของ Time Division Multiplex

รูปที่ 2.19 แสดงหลักการเบื้องต้นของ Time Division Multiplex (TDM) ซึ่งใช้ทางสาย 1 คู่ สำหรับส่งสัญญาณ 4 วงจรสลับกันไปช่วงเวลาที่ใช้ของแต่ละวงจรจะขึ้นอยู่กับอัตราเร็วในการหมุน (Switching Rate) ของ Sampling Switch (S1 และ S2) ส่วนมาก Sampling Switch จะเป็นแบบ Electronic Switches

Pulse Modulation ใช้กันมีอยู่หลายแบบ เช่น Pulse Amplitude Modulation (PAM), Pulse Time Modulation (PTM) เป็นต้น แต่แบบที่ใช้กับระบบ PCM มี Amplitude แปรผันต่อเนื่องกันกับเวลา จะถูกสุ่มตัวอย่าง ทำให้ได้กระบวนของ Pulse (Pulse Train) ซึ่งเรียกว่า ตัวอย่าง (Samples) Amplitude ของแต่ละตัวอย่างที่สุ่มมาได้จะเป็นสัดส่วนโดยตรงกับ Amplitude ช่วงขณะของสัญญาณที่ต่อเนื่อง ณ เวลาที่ได้มีการสุ่มตัวอย่างนั้น



รูปที่ 2.20 PAM Signal ของสัญญาณ 4 ช่อง

รูปที่ 2.20 แสดง PAM Signal ของสัญญาณ 4 ช่อง แต่ละตัวอย่างที่ทำการส่งมาได้ของสัญญาณแต่ละช่อง เรียกว่า PAM Sample และเมื่อนำ PAM Sample ทั้งหมดของทุกสัญญาณมารวมกันจะเรียกว่า PAM Signal ช่วงเวลาของการสุ่มตัวอย่างแต่ละครั้งในสัญญาณเดียวกันเรียกว่า Frame

หลักการขั้นต้นของระบบ Pulse Code Modulation คือการแปลงสัญญาณ Analog ให้เป็นสัญญาณ Digital ในการแปลงสัญญาณให้ไปเป็นกระบวนของ Pulse ในรูปของรหัส (Binary Code) แล้วส่งไปในตัวกลาง ที่ปลายทางด้านรับกระบวนของ Pulse ในรูปของรหัสดังกล่าวจะถูกแปลงกลับเป็นสัญญาณ Analog ดังเดิม การส่งกระบวน Pulse ในรูปของรหัสจะเป็นการส่งสัญญาณในลักษณะ Digital Transmission มีข้อได้เปรียบเหนือกว่าการส่งสัญญาณแบบ Analog Transmission ในเรื่องภูมิคุ้มกันต่อสิ่งรบกวน และความเพี้ยนดังได้กล่าวมาแล้วการแปลงสัญญาณ Analog ให้เป็น สัญญาณ Digital ดังแสดงตามรูปที่ 2.21 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จะประกอบด้วยหลักการที่สำคัญ 3 ประการ คือ

- การสุ่มตัวอย่าง (Sampling)
- การแบ่งย่าน Amplitude ออกเป็นระดับต่าง ๆ (Quantizing)
- การเข้ารหัส (Coding)

ระบบรับส่ง PCM ประกอบด้วยเครื่องส่ง สายส่ง และ เครื่องรับ เพื่อทำให้เกิดการติดต่อ จึงต้องใช้ทั้งเครื่องส่ง (Transmitter) และเครื่องรับ (Receiver) ติดตั้งที่แต่ละแห่ง ของปลายทาง (Terminal) สายส่ง (Transmission Line) จะจัดให้อยู่ในระยะทางที่เหมาะสม Binary Code ในระบบ PCM สามารถทำการส่งได้อย่างรวดเร็วมากดังนั้นเพื่อเป็นการเพิ่มจำนวนสัญญาณที่ต้องการส่งหรือเพิ่มจำนวนช่องสื่อสารให้มากขึ้น

จึงสามารถใช้ระบบ Time Division Multiplex (TDM) มาใช้ คือสุ่มตัวอย่างที่ได้มาจากแหล่งกำเนิดต่าง ๆ สามารถที่จะแบ่งเวลาส่งโดยใช้สายส่งร่วมกัน






รูปที่ 2.21 การแปลงสัญญาณ Analog เป็นสัญญาณ Digital ที่ใช้ในระบบ PCM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.4 หลักการ ของระบบ Pulse Code Modulation (PCM)

Pulse Code Modulation (PCM) เป็นวิธีการที่เปลี่ยนสัญญาณ Analog Speech Signal ให้เป็นสัญญาณ Digital ซึ่งแต่ละสัญญาณจะถูกกำหนดให้เป็นกระบวนของ Pulse ในรูปของ Binary code การเปลี่ยนสัญญาณจะต้องประกอบด้วยหลักการที่สำคัญ 3 ประการ เรียงตามลำดับคือ

- การสุ่มตัวอย่าง (Sampling)
- การแบ่งย่าน Amplitude ออกเป็นระดับต่าง ๆ (Quantizing)
- การเข้ารหัส (Coding)




รูปที่ 2.22 Block Diagram ของระบบ PCM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.22 แสดง Block Diagram ของระบบ PCM วิธีการขั้นแรก คือการสุ่มตัวอย่างสัญญาณแต่ละช่องด้วย Sampler จะทำให้ได้ Pulse ที่มี Amplitude เท่ากับของสัญญาณ ณ เวลาที่ทำการสุ่มนั้น ๆ ซึ่งเรียกว่า PAM Signal จากนั้น PAM Signal จะถูกป้อนเข้าที่ Quantizer และในกรณีนี้ Amplitude ของแต่ละตัวอย่างที่สุ่มมาได้จะถูกจัดให้อยู่ในระดับที่ตรงกัน หรือใกล้เคียงกับระดับที่ได้กำหนดไว้ ขั้นตอนต่อไปคือการให้ Binary Code กับตัวอย่างที่สุ่มมาได้โดยตัวเข้ารหัส (Coder) ซึ่ง Binary Code ที่ให้นี้จะตรงกับระดับของ Amplitude ที่ได้ถูกแบ่งไว้แล้วในตอนแรกกระบวนการ Pulse ในรูปของ Binary Code ของสัญญาณหลาย ๆ ช่อง ซึ่งเรียกว่า PCM Signal จะถูกส่งเข้าไปในสายส่ง(Transmission Line) หากสายส่งมีความยาวมากก็จะใช้ Regenerative Repeater ติดตั้งในระยะทางที่เหมาะสมเพื่อทำการผลิต PCM Signal ตัวเดิมที่ปราศจากสิ่งรบกวน และความเพี้ยนขึ้นมาใหม่ และที่ปลายทางด้านรับก็จะมี Regenerative Repeater ติดตั้งไว้ด้วยเช่นเดียวกัน Output ที่ได้จาก Regenerative Repeater นี้จะมีรูปร่างลักษณะเหมือนกับ PCM Signal ที่ส่งมาจากทางด้านส่งจากนั้น PCM Signal ดังกล่าวจะถูกส่งไปยังตัวถอดรหัส (Decoder) เพื่อทำการถอดรหัส PCM Signal ให้ได้เป็น PCM Signal แล้วส่งผ่าน Sampler ไปยังช่องสัญญาณที่ตรงกัน จึงทำให้ได้สุ่มตัวอย่างของสัญญาณแต่ละช่อง สุดท้ายจะเป็นการสร้าง Analog Speech Signal เดิมด้วย Low Pass Filter เรียกว่า Reconstruction

2.4.5 การสุ่มตัวอย่าง (Sampling)

การสุ่มตัวอย่าง (Sampling) หมายถึง การเลือกเอาค่า Amplitude ที่ จุดใด ๆ ของสัญญาณ Analog ที่มีช่วงเวลาเท่ากัน ตัวอย่างที่สุ่มมาได้ก็คือ Pulse Train หรือเรียกว่า PAM Sample จำนวนสุ่มตัวอย่างต่อวินาทีคือ Sampling Rate จาก Sampling Theorem ที่กล่าวไว้ว่า “ ถ้าได้ทำการสุ่มตัวอย่าง(Sampling) สัญญาณ Analog ด้วยช่วงเวลาที่เหมาะสม ในอัตราอย่างน้อยเป็น 2 เท่า ของความถี่สูงสุดของสัญญาณ นั้น ๆ แล้ว ตัวอย่างที่สุ่มมาได้จะบรรจุข่าวสารของสัญญาณเดิมครบถ้วน ” ใน ระบบ PCM สัญญาณที่ถูกสุ่มตัวอย่างด้วย Sampling Rate เรียกว่า Sampling Interval ตามรูปที่ 2.23




รูปที่ 2.23 การสุ่มตัวอย่าง (Sampling)

วิธีการสุ่มตัวอย่างในระบบ Time Division Multiplex (TDM) นั้นกระทำเป็นจำนวนหลายช่องสัญญาณเรียงกันตามลำดับ โดยใช้ Electronic Switch หรือ Gate จากผลการสุ่มตัวอย่างจำนวนหลายช่องสัญญาณดังกล่าวจึงทำให้ได้ PAM Signal ที่มีขนาดของ Amplitude ต่างๆกันของแต่ละช่องเรียงกันตามลำดับ

2.4.6 การแบ่งย่าน Amplitude ออกเป็นระดับต่าง ๆ (Quantizing)

การสุ่มตัวอย่างสัญญาณในอัตราที่สม่ำเสมอ นั้นจะทำให้ได้ PAM Signal ที่ Amplitude ของมันเป็นสัดส่วนกับระดับของสัญญาณ ณ เวลาที่ได้ทำการสุ่มนั้น Amplitude ดังกล่าวอาจมีค่าได้ มากมายไม่จำกัด การให้ Binary Code กับสุ่มตัวอย่างที่มี Amplitude จำนวนมากได้ทุกตัวนั้น ก็จำเป็นที่จะต้องใช้จำนวน Bit ในกลุ่มรหัส (Code Word) มากตามไปด้วย ทำให้ไม่เหมาะสมในทางปฏิบัติ อย่างไรก็ตามการแบ่งย่าน Amplitude ออกเป็นระดับต่าง ๆ ด้วยจำนวนที่จำกัดเราก็สามารถที่จะแทน Amplitude ค่าต่าง ๆ ของสัญญาณที่สุ่มมาได้ด้วยจำนวนจำกัด ของระดับที่ได้แบ่งไว้ ซึ่งอาจจะมี ความคลาดเคลื่อนได้บ้าง การให้ Binary Code ก็กำหนดเอาค่าที่ตรงกันหรือใกล้เคียงที่สุดกับระดับที่ได้แบ่งไว้ กรรมวิธีในการแบ่งย่าน Amplitude ของตัวอย่างที่สุ่มมาได้ ออกเป็นระดับต่าง ๆ ที่มีจำนวนจำกัดและกำหนดระดับที่แน่นอนให้กับ PAM Signal นั้นเราเรียกว่า Quantizing โดยเรียกระดับหนึ่งๆ ที่แบ่งไว้ว่า Quantizing Level และจะเรียกช่วงห่างระหว่าง Quantizing Level ว่า Quantizing Interval หรือ Quantum Step ดังแสดงตามรูปที่ 2.24

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.24 การแบ่งย่าน Amplitude ออกเป็นระดับต่าง ๆ (Quantizing)

จากรูปที่ 2.24 สัญญาณที่จะทำการสุ่มตัวอย่างมีย่าน Amplitude อยู่ระหว่าง +4 โวลต์และ -4 โวลต์ โดยสมมุติว่าเราแบ่งย่าน Amplitude นี้ออกเป็น 8 ระดับ คือที่ -3.5, 2.5, -1.5, -0.5, 1.5, 2.5 และ 3.5 โวลต์ (Quantizing Interval = 1 โวลต์) การสุ่มตัวอย่างครั้งแรกตรงกับ Amplitude 1.3 โวลต์ เรากำหนดให้อยู่ใน Quantizing Level ที่ 1.5 โวลต์ เพราะเป็นระดับที่ใกล้เคียงที่สุด การสุ่มตัวอย่างครั้งที่สองตรงกับ Amplitude 3.6 โวลต์ เรากำหนดให้อยู่ใน Quantizing Level ที่ 3.5 โวลต์ (ระดับที่ใกล้เคียงที่สุด) การสุ่มตัวอย่างครั้งต่อไปก็เป็นเช่นเดียวกัน จึงเห็นได้ว่า Quantizing Level เรากำหนดให้มันเป็นเพียงค่าใกล้เคียงกับ ค่าของ Amplitude จริง ที่ได้มาจากการสุ่มตัวอย่างความคลาดเคลื่อนจากการ Quantizing ย่อมจะต้องเกิดขึ้นบ้าง เช่น จากการสุ่มตัวอย่างในครั้งแรก Quantizing Level ที่กำหนดให้จะคลาดเคลื่อนไป 0.2 โวลต์ เป็นต้น ความคลาดเคลื่อนนี้เกิดขึ้นในลักษณะที่ไม่แน่นอน (Random) และเราเรียกความคลาดเคลื่อนนี้ว่า Quantizing Error หรือ Quantizing Noise ซึ่งเป็นแหล่งกำเนิดที่สำคัญของความเพี้ยนในขั้นตอนของ Quantizing ถ้าเพิ่มจำนวนของ Quantizing Level ให้มากขึ้นก็จะทำให้ Quantizing Noise มีค่าน้อยลงแต่ในการเพิ่มจำนวน Quantizing Level ให้มากขึ้น จะทำให้ Binary Code มีจำนวน Bit มากขึ้นตามไปด้วย และเป็นผลทำให้ การส่งสัญญาณ Binary Code ต้องการ Band width กว้างมากขึ้นโดยทั่วไปแล้วเราจะลองกำหนดให้จำนวน Quantizing Level และจำนวน Bit ในกลุ่มรหัสหนึ่ง โดยมีวัตถุประสงค์เพื่อให้การส่งสัญญาณ Binary Code ได้ผลเป็นที่น่าพอใจ โดยใช้ Band width น้อยที่สุดเป็นหลัก การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.7 การเข้ารหัส (Coding)

เมื่อได้ทำการสุ่มตัวอย่างสัญญาณ Analog เรียบร้อยแล้วเราก็จะได้ PAM Signal ที่มีขนาดของ Amplitude ต่างๆ กัน ส่งเข้าไปยัง Quantizer โดยกำหนดให้ Quantizing Level อันใดซึ่งตรงกันหรือใกล้เคียงที่สุดกับระดับของ Amplitude ที่สุ่มมาได้ตัวเข้ารหัส (Coder) ก็จะผลิต Binary Code Signal ตรงตาม Quantizing Level นั้น ๆ แล้วจึงจะส่งออกไปในสายส่ง (Transmission Line) รูปที่ 2.24 สมมุติว่าเราได้กำหนดค่าของรหัส (Code Number) ที่ใช้กับ Quantizing Level ที่ระดับต่าง ๆ คือ -3.5, -2.5, -1.5, ..., 3.5 โวลต์ เป็น 0, 1, 2, ..., 7 ตามลำดับ แล้วตัวอย่างที่สุ่มมาได้อันแรก คือ 1.3 โวลต์ Quantizing Level ที่ใกล้เคียงที่สุดของมันคือ 1.5 โวลต์ ซึ่งตรงกับค่าของรหัส 5 ดังนั้น รหัสที่ส่งออกไปเป็น Code Word ขนาด 3 Bits คือ 101 ตัวอย่างที่สุ่มมาได้ อันที่สองคือ 3.6 โวลต์ Quantizing Level ที่ใกล้เคียงที่สุดคือ 3.5 โวลต์ ของรหัส 7 ดังนั้น รหัสที่ส่งออกไปเป็น Code Word คือ 111 เช่นนี้เป็นต้น ตามรูปที่ 2.25




รูปที่ 2.25 การเข้ารหัส Coding

ระบบ PCM จะมีจำนวน Quantizing Level เป็น 256 Levels จึงทำให้แต่ละตัวอย่างที่สุ่มมาได้ ถูกเข้ารหัสเป็น Code Group หรือ PCM Word จำนวน 8 Bits และ Sampling Rate ที่ใช้จะเป็น 8000 Samples/Second ดังนั้น 1 Pulse Code Modulated Speech Signal จะผลิตสัญญาณจำนวน $8 \times 8000 = 64K$ Bits/ Second ซึ่งเป็น Binary Code

ขอสงวนสิทธิ์ในเอกสารนี้เพื่อใช้ในการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสุ่มตัวอย่างในระบบ PCM จะเริ่มสุ่มตั้งแต่ Channel แรกไปจนถึง Channel สุดท้ายเรียงตามลำดับและกลับมาทำการสุ่มตัวอย่างที่ Channel แรกใหม่อีกครั้งหนึ่งและเป็นเช่นนี้เรื่อย ๆ ไป ตัวอย่างที่สุ่มมาได้แต่ละตัวอย่างจะถูกส่งผ่าน Quantizer และนำไปเข้ารหัส ดังที่ได้กล่าวมาแล้วรูปที่ 2.26 แสดงหลักการของระบบ PCM จำนวน 4 ช่อง ทางด้านส่ง (Transmitter) สัญญาณ Analog Speech Signal ทั้ง 4 ช่อง ถูกส่งผ่านไปยัง Sampler ที่ละช่องเรียงกันตามลำดับจึงทำให้ได้ PAM Signals จากนั้น PAM Signal จะถูกป้อนเข้าไปยัง Quantizer และ Coder ซึ่งทำให้ได้ PCM Signals ที่เป็น Binary Code ของสัญญาณทั้ง 4 ช่อง และส่งออกไปในสายส่งต่อไป ส่วนที่ปลายทางด้านรับ (Receiver) เมื่อได้รับ PCM Signals แล้วก็จะถอดรหัสด้วยตัวถอดรหัส (Decoder) ทำให้ได้ PAM Signals และเมื่อผ่าน Sampler ซึ่ง Synchronized กับ Sampler ทางด้านส่ง PAM Signals จึงถูกแยกออกเป็นสุ่มตัวอย่างของสัญญาณแต่ละช่องและทำการสร้าง (Reconstruction) Analog Speech Signal อันเดิมด้วย Low Pass Filter





รูปที่ 2.26 หลักการของระบบ PCM จำนวน 4 ช่อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.4.8 หลักการเบื้องต้นของ Regenerative Repeater

สัญญาณ PCM ที่ถูกส่งออกไปจะถูกลดทอน (Attenuation) และเกิดความเพี้ยน (Distortion) ขึ้นในระหว่างการรับส่งสัญญาณ นอกจากนี้ยังมีสิ่งรบกวน (Noise) แทรกซ้อนเข้ามา ดังนั้นในการรับส่งสัญญาณ PCM จึงต้องมีอุปกรณ์ในการทำให้สัญญาณ PCM มาให้อยู่ในสภาพเดิมอุปกรณ์นี้เรียกว่า Regenerative Repeater ซึ่งมีหน้าที่ ในการผลิตสัญญาณ PCM ขึ้นมาใหม่โดยให้มีลักษณะ เช่นเดียวกับสัญญาณ PCM ที่ส่งมาจากต้นทางโดยทั่วไปแล้วเราจะใส่ Regenerative Repeater ในเส้นทาง การส่งสัญญาณ ณ จุดที่ค่า Peak ของสิ่งรบกวน มีขนาดไม่เกินครึ่งหนึ่งของ Peak Level ของ Pulse Train ที่รับเข้ามาในระบบ PCM Analog Speech Signal จะถูกแทนด้วย Binary Code ซึ่งก็คือการมี Pulse หรือไม่มี Pulse ณ เวลาที่กำหนดให้การเปลี่ยนแปลงรูปร่างของ Pulse เนื่องจากระบบ รับ - ส่ง จะไม่ทำให้เกิดผลเสียใด ๆ ขึ้น หากการเปลี่ยนแปลงนั้นมีไม่มากเกินไป ที่จะทำให้เกิดความสับสน ในการจำแนกว่ามี Pulse หรือไม่มี Pulse และเมื่อตัดสินใจว่ามี Pulse หรือไม่มี Pulse ได้ถูกต้องที่ Regenerative Repeater ย่อมสามารถจะผลิต Pulse ขึ้นมาใหม่เหมือนกับ Pulse ที่ส่งออกมาได้โดยใช้ Pulse Generator


ในการตัดสินใจว่ามี Pulse หรือไม่มี Pulse นั้น สามารถทำได้โดยการเปรียบเทียบ Amplitude ของสัญญาณที่รับกับระดับอ้างอิง (Reference Level หรือ Threshold Level) ตามทฤษฎีระดับอ้างอิงจะมีค่าเท่ากับครึ่งหนึ่งของ Pulse Peak ของสัญญาณที่รับมา การเปรียบเทียบจะกระทำที่เวลาเมื่อ Pulse Peak เกิดขึ้นโดยปราศจากการรบกวนใด ๆ และที่เวลานี้เรียกว่า Decision หรือ Sampling Instant

Block Diagram ของ Regenerative Repeater แสดงตามรูปที่ 2.27 ประกอบด้วยส่วนสำคัญ 3 ส่วน คือ Equalizing Amplifier, Timing Circuit และ Regenerator สำหรับรูปร่างของสัญญาณทางด้าน Input และ Output รวมทั้งหลักการของ Regenerative Repeater แสดงใน รูปที่ 2.28

Pulse Train ที่ส่งมาจากต้นทางตามรูปที่ 2.28 ย่อมเกิดความเพี้ยนขึ้นและมี Noise เสริม เข้ามาตลอดเส้นทางการส่ง Pulse Train จะถูกส่งเข้ามายัง Regenerative Repeater ที่ภาค Equalizing Amplifier ซึ่งภาคนี้จะทำการปรับปรุงจากการปรับปรุงรูปร่าง Pulse Train ที่ส่งมาจากต้นทาง ตามรูปที่ 2.28 ย่อมเกิดความเพี้ยนขึ้นและมีแล้ว Pulse ดังกล่าวจะได้รับการขยายถึงระดับที่สามารถตัดสินใจ ระหว่างการมี Pulse หรือไม่มี Pulse ได้ ดังแสดงตามรูปที่ 2.28 ข. Output จาก Equalizing Amplifier ทางหนึ่งจะส่งไปยังภาค Regenerator และอีกทางหนึ่งจะส่งไปยังภาค Timing Circuit ซึ่งปรับตั้งความถี่ไว้เท่ากับ Bit Rate ของระบบ ภาค Timing Circuit ทำการผลิต Timing Pulse ที่มีความถี่เดียวกับ Bit Rate ดังแสดงตามรูปที่ 2.28 ค. Timing Pulse จาก Timing Circuit และ Pulse Train จาก Output ของ Equalizer Amplifier จะป้อน ไปยังภาค Regenerator ที่ Decision Circuit ซึ่งเป็น AND Gate โดยจะผลิต Pulse ออกมาเมื่อ Output ของ Equalizing Amplifier มีขนาดสูงกว่า Threshold Level และมี Timing Pulse พร้อมกันด้วย ช่วงเวลาของ Pulse ที่ผลิตออกมาใหม่ จะถูกกำหนดด้วยช่วงว่าง ของเวลาระหว่าง Timing Pulse รูปร่างลักษณะ (Waveshape) ของ Pulse Train ที่ผลิตขึ้นมาใหม่โดย Pulse Generator ก็จะเหมือนกับ Pulse Train ที่ส่งมาจากต้นทาง



รูปที่ 2.27 Block diagram ของ Regenerative Repeater



รูปที่ 2.28 Signal ของวงจร Regenerative Repeater

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5 เฟสล็อกคูล (PHASE LOCK LOOP)

วงจรเฟสล็อกคูล โดยพื้นฐานเป็นวงจรอิเล็กทรอนิกส์เซอร์โวลูปประกอบด้วย

- ตัวเปรียบเทียบเฟส
- LOW PASS FILTER
- VOLTAGE CONTROL OSCILLATOR


เฟสล็อกคูล จะควบคุมให้ VCO สร้างความถี่ขึ้นให้สอดคล้อง (SYNCHRONIZE) กับสัญญาณเข้า แนวความคิดนี้ ได้มีการพัฒนาและประยุกต์ใช้กันอย่างกว้างขวางในปัจจุบัน ซึ่งปัจจุบันมีการพัฒนาสร้างเป็นวงจรรวม สามารถนำไปใช้ทั้งทาง ANALOG และ DIGITAL SIGNAL PROCESSING

ในหลักการออกแบบวงจรเลือกความถี่ ด้วยวงจรรวม สิ่งที่เป็นปัญหาสำคัญคือ INDUCTOR ซึ่งสามารถแก้ปัญหาด้วยการใช้ ACTIVE RC FILTER ทำหน้าที่เลือกความถี่ในการตอบสนองโดยเทคนิคนี้ มีข้อจำกัด 3 ประการคือ

1. ช่วงความถี่ (Frequency Range) โดยมากจะใช้ในช่วงความถี่ต่ำกว่า 100 KHz จึงจะทำให้มีเสถียรภาพ
2. ความไว(Sensitivity)ความถี่ย่านกลางมีผลอย่างมากต่อความไวของการ ACTIVE GAIN และค่าของส่วนประกอบทางป้อนกลับ
3. ราคา (Cost) ในแง่ราคาและความยุ่งยากแล้วการใช้ RC Active Filter ไม่เหมาะสม เพราะต้องใช้ R,C ถึง 4 ตัว ในการสร้าง Complex Pole 2 คู่ อีกทั้ง R,C ดังกล่าวไม่สามารถสร้างอยู่ได้ในตัวไอซีได้ ต้องนำมาประกอบเพิ่มภายนอก ทำให้ราคาและความซับซ้อนมากขึ้นเมื่อเราสามารถแก้ปัญหา ทั้งสามข้อนี้ได้แล้ว การสร้างวงจรรวมเฟสล็อกคูล ก็จะมีราคาถูก และทำเป็นวงจรโมโนลิทิก Package ให้มีความสมบูรณ์อยู่ในตัวเองเหมือนวงจรรอบแอมป์ แต่การทำงานพื้นฐานของ เฟสล็อกคูล ไม่ได้เปลี่ยนแปลง ซึ่งคุณสมบัติและการทำงานของ PLL ไม่ได้เปลี่ยนแปลง

2.5.1 หลักการทำงานของเฟสล็อกคูล (PLL)

เฟสล็อกคูล คือ ระบบที่มีการป้อนความถี่กลับ ประกอบด้วย เฟสดีเท็คเตอร์ Low Pass Filter และ Error Amplifier ซึ่งอยู่ทางที่สัญญาณเดินไปหน้าและ VCO ซึ่งอยู่ในทางป้อนกลับ แผ่นภาพของระบบ PLL - ดังแสดงในรูปที่ 2.29 ซึ่งสามารถอธิบายได้ดังนี้



รูปที่ 2.29 Block Diagram ของ PLL

ขณะที่ยังไม่มียุสัญญาณเข้าไปในระบบแรงดันควบคุม $V_d(t)$ จะเท่ากับศูนย์ VCO จะทำงานโดยการตั้งความถี่ไว้ที่ f_0 ซึ่งเรียกว่า "FreeRunning Frequency" ถ้าสัญญาณเข้าไปในระบบ Phase Comparator จะทำการเปรียบเทียบเฟสและความถี่ ของสัญญาณอินพุต VCO และผลิตแรงดันคลาดเคลื่อน $V_S(t)$ ซึ่งสัมพันธ์กับความแตกต่างของเฟส และความถี่ระหว่างสัญญาณทั้งสอง แรงดัน คลาดเคลื่อนนี้ จะถูกกรองและขยายส่งไปควบคุม VCO ในการนี้แรงดันควบคุม $V_d(t)$ จะไปบังคับความถี่ VCO ให้เปลี่ยนไปในทิศทางที่จะลดความถี่ที่แตกต่างกันระหว่าง f_0 จากการป้อนกลับของ PLL ทำให้ PLL Synchronze หรือ Lock กับสัญญาณที่เข้ามาขณะที่ทำการ Lock นั้น ความถี่ VCO จะเท่ากับสัญญาณอินพุต แต่ Phase ยังต่างกันอยู่ ความแตกต่างของเฟส Φ_0 มีความจำเป็นต่อการผลิตแรงดันคลาดเคลื่อนที่ จะไปคอยปรับความถี่ VCO จะปรับค่า Free Running ให้เท่ากับความถี่ที่เข้ามา f_S ดังนั้น PLL จะยังคงรักษาสภาพการ Lock เช่นเดิม ช่วงของความถี่ซึ่ง PLL สามารถติดตามการ Lock กับสัญญาณที่เข้ามาเรียกว่า "Lock Range" ของระบบค่าของมันจะขึ้นอยู่กับแรงดันคลาดเคลื่อน โดยไม่ขึ้นอยู่กับ Band Edge ของฟิลเตอร์ช่วงความถี่นี้เรียกว่า ช่วงความถี่ที่ PLL สามารถทำการ Lock อย่างแท้จริงกับสัญญาณอินพุต ช่วงความถี่นี้ เรียกว่า "Capture Range" ของระบบช่วง Capture Range นี้จะขึ้นอยู่กับ Band Edge ของฟิลเตอร์ และ Closed Loop Gain (k_v) ของระบบทั้งหมด โดยมีผลเกี่ยวข้องกับ Selectivity ของ วงจร PLL และยังช่วยเพิ่มความปลอดภัย เกี่ยวกับสัญญาณรบกวนทางด้าน Outband Signal ที่จะมากรวน ได้เป็นอย่างดีขบวนการ Capture เป็นขบวนการที่ยู่ยากมาก และไม่สามารถที่จะวิเคราะห์โดยคณิตศาสตร์อย่างง่าย แต่อย่างไรก็ตามการอธิบายเกี่ยวกับ Capture อาจกล่าวได้ดังต่อไปนี้ ความถี่คือ เฟสที่เปลี่ยนไปตามเวลาความถี่ และความคลาดเคลื่อนทางเฟส ใน Loop สามารถที่จะเขียนความสัมพันธ์ได้เป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$2\pi f = d\phi/dt$$

เมื่อ Δf เป็นความถี่ระหว่างสัญญาณอินพุทและความถี่ VCO

ถ้าเส้นทางที่ป้อนกลับของ PLL ถูกเปิดออก คือระหว่าง Low Pass Filter และอินพุทควบคุม VCO ดังนั้นจากความถี่ ที่ตั้งไว้ของ f_0 และ f_s จะทำให้สัญญาณที่ออกจาก Phase Comparator จะเป็น Sinusoidal Beat Note ที่มีความถี่คงที่ Δf ถ้า f_s และ f_0 มีความถี่ที่ใกล้เคียงกับ Beat Note จะไปปรากฏที่ทางออก จาก Filter โดยไม่ถูกลดขนาดลงคราวนี้ สมมติว่า ทางป้อนกลับถูกปิดลงโดยการต่อ Low Pass Filter ไปควบคุม VCO ดังนั้นความถี่ VCO จะถูก Modulated นี้ ความถี่ VCO เคลื่อนเข้าใกล้คั้งนั้น f_s คั้งนั้น $d\phi/dt$ จะลดลง และสัญญาณที่ออกจาก Phase Comparator จะเปลี่ยนไปอย่างช้าๆ เป็น Function ของเวลาในทำนองเดียวกัน ถ้า VCO ถูก Modulated ให้ออกจาก f_s ซึ่ง $d\phi/dt$ จะเพิ่มขึ้นและแรงดันคลาดเคลื่อนจะเปลี่ยนไปอย่างรวดเร็วเป็น Function ของเวลาดังนั้นภายใต้เงื่อนไขนี้ Beat Note Waveform จะไม่อยู่ในลักษณะ Sinusoidal มันจะมองดูเป็น อนุกรมของคาบเวลา "cusps"

การทำงานของลูฟ Low Pass Filter มีหน้าที่ 2 อย่างคือ

1. การลดค่าคลาดเคลื่อนที่เป็นความถี่สูง ที่ออกจาก Phase Comparator โดยการใช้คุณสมบัติ Interference Rejection
2. ทำหน้าที่เหมือนกับ Short Term Memory สำหรับ PLL และจะ capture กับสัญญาณใหม่อีกทันทีเมื่อระบบหลุดออกจากการ lock เนื่องจากสัญญาณรบกวนในช่วง Transient เนื่องจาก Low Pass Filter ลดค่าแรงดันคลาดเคลื่อนของความถี่สูงระหว่าง Loop มันเป็นตัวควบคุมการ Capture โดยตรงและคุณสมบัติ Transient Response ของ PLL การลดช่วงกว้างของ Filter จะส่งผลไปยังการทำงานของระบบคือ
 1. ขบวนการ Capture จะช้าลงและ pull in time จะเพิ่มมากขึ้น
 2. ช่วง Capture จะลดลง
 3. คุณสมบัตินทาง Interference Rejection ของ PLL จะดีขึ้นเพราะว่าแรงดันคลาดเคลื่อน เนื่องจากความถี่ Interference จะถูกลดไป
 4. ผลตอบสนอง Transient ของ PLL ต่อการเปลี่ยนทันที ของสัญญาณเข้าในช่วงความถี่ Capture จะอยู่ในลักษณะภายใต้การ Underdamp สำหรับผลอันสุดท้าย ถูกนำมาใช้ในทางปฏิบัติ ด้วยการ จำกัดความกว้างของ Low Pass Loop Filter และคุณสมบัติเกี่ยวกับ Roll Off เนื่องจาก เสถียรภาพ

2.5.2 พารามิเตอร์ของระบบ

เมื่อ PLL อยู่ในช่วง Non Linear Capture Transients จะปรากฏไม่นานดังนั้น ภายใต้เงื่อนไขที่ lock เราจะได้ว่า PLL เป็นระบบควบคุมเชิงเส้น แสดงในรูปที่ 2.30 และสามารถวิเคราะห์ โดยใช้เทคนิค Laplace Transform ในกรณีนี้ เพื่อความสะดวก จะใช้เฟสที่คลาดเคลื่อนใน Loop($\Phi_s - \Phi$) เป็นตัวแปรของระบบ ดังนั้นความสัมพันธ์คือ

$$K_d = \text{อัตราขยายเฟสดีเท็คเตอร์ (V/rad)}$$


$$F(s) = \text{Transfer Characteristic ของ LPF}$$

$$K_A = \text{อัตราขยาย VCO (rad/v.s)}$$

ข้อสังเกตเนื่องจาก VCO เปลี่ยนแรงดันให้เป็นความถี่และเฟสเป็นการ Integral ของความถี่ VCO จะเป็น ตัว Integrator ในส่วนของการป้อนกลับ

Transfer Function แบบ Open Loop สำหรับ PLL สามารถเขียนได้เป็น

$$T(s) = K_T F(s)/S$$



รูปที่ 2.30 โมเดลเชิงเส้น PLL ในลักษณะของระบบป้อนกลับ

เมื่อ K_T เป็นอัตราขยายทั้งหมดของ loop นั่นคือ $K_T = K_d K_A K_o$ การวิเคราะห์โดยใช้เทคนิคของการป้อนกลับเชิงเส้นลักษณะของ Transfer แบบ Closed Loop $H(S)$ สามารถที่จะเขียน สัมพันธ์กับ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Open Loop ได้คือ

$$H(s) = T(s)/(1+T(s))$$

และรากของ Characteristic System Polynomial สามารถหาได้โดยใช้เทคนิคของ Root Locus รูปที่ 2.31 แสดง RootLocus ของ PLL เป็น Function ของอัตราขยายทั้งหมด K_T สำหรับ Single Pole Low Pass Filter $F(s)$ ซึ่งมีลักษณะเป็น

$$F(s) = 1/(1+T_1S)$$

เมื่อ $T_1 = R_1C_1$ จากรูป Open Loop Pole อยู่ที่ Origin เนื่องมาจากการ Integrated ของ VCO



รูปที่ 2.31 รุทโลคัสของ PLL สำหรับฟิลเตอร์ lag $T_1 = R_1 C_1$

จากคุณสมบัติของ Root Locus ทำให้เราสามารถตั้งข้อสังเกตได้ดังนี้

1. เมื่อเราขยาย K_T เพิ่มขึ้นด้วยการเลือก T_1 Imaginary Part ของ Closed Loop Pole เพิ่มขึ้น ดังนั้นความถี่ธรรมชาติ (Natural Frequency) ของ loop เพิ่มขึ้น และยังให้ผลตอบสนองเป็น Underdamped มากขึ้น
2. ถ้า Filter Time Constant T_1 เพิ่มขึ้น Real Part ของ Closed Loop จะยิ่งน้อยลง Loop Damping จะลดลง

ในทางปฏิบัติเกี่ยวกับระบบป้อนกลับใด ๆ การเลื่อนที่ Pole ระหว่าง PLL สามารถทำให้ Root Locus เบนไปทางขวาของ Half Plane ดังแสดงอยู่ในรูปเส้นประใน รูปที่ 2.31 การเกิดเช่นนี้เหมือนกับว่า Loop Gain หรือ Filter Time Constant มีค่ามากเกินไปทำให้ Loop เกิดการ Oscillate เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ปัญหาเกี่ยวกับเสถียรภาพ สามารถแก้ไขได้โดยใช้ Filter แบบ Lag Lead ซึ่งแสดงดังรูปที่ 2.32 Filter ชนิดนี้มี Transfer Function ดังนี้

$$F(s) = (1+T_2s)/(1+(T_1+T_2)s)$$

$$\text{โดยที่ } T_2 = R_2 C_1$$

$$T_1 = R_1 C_1$$

โดยการเลือก R_2 ให้ Root Locus ของ Filter ชนิดนี้อยู่ทางครึ่งซ้ายของระนาบเพื่อความแน่ใจในเรื่องเสถียรภาพ อย่างไรก็ตามมันยังสามารถทำให้ ระบบมีความถี่ของสัญญาณรบกวนกว้างขึ้นและยังทำให้คุณสมบัติ Interference Rejection ลดลงเนื่องจากการลดทอนขนาดของความถี่สูงในลูฟงะ ลดน้อยลง



รูปที่ 2.32 รูทโลคัสของ PLL สำหรับฟิลเตอร์แบบ Lag-Lead

สำหรับความหมายของคำว่า Basic Gain ของระบบ Range ของ PLL $\Delta\omega_L$ สามารถแสดงให้ เห็นว่ามีค่าเท่ากับอัตราขยายกระแสตรงของลูฟ

$$\Delta\omega_L = 2\Delta f_L = k_T$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจาก Capture Range W_L มีผลในช่วง Transient ซึ่งเป็นไปตามการวิเคราะห์ของ Moschytz เราสามารถเขียนค่า Capture Rang ได้โดยประมาณ

$$\Delta W_L = 2\Delta f_c = K_T [F_j \Delta W_c]$$

$F(j\Delta W_c)$ เป็นการตอบสนองต่อขนาดของ Low Pass Filter ที่ $W = \Delta W_c$ สิ่งที่น่าสังเกตคือ $F(j\Delta W_c) < 1$ และ Capture Range ต่ำกว่า Lock Range เสมอ ถ้าเราใช้ Filter แบบ Lag อย่างง่าย ที่แสดงในรูปที่ 2.32 สมการ Capture Range สามารถเขียนได้เป็น


$$\Delta W_C = (\Delta W_L / T_1) = (K_T / T_1)$$

ดังนั้น Capture Range ลดลงเมื่อ Low Pass Filter Time Constant ลดลงแต่จะไม่มีผลสำหรับ Lock Range อัตราขยายลูฟจะมีผลกับ Lock Range รูปที่ 2.33 แสดงลักษณะการเปลี่ยนจากความถี่ไปแรงดันของระบบ PLL โดยการสมมติให้สัญญาณเป็น Sine Wave ที่เปลี่ยนความถี่ไปอย่างช้า ๆ ขนาด ตามแนวตั้งเป็นแรงดันคลาดเคลื่อน รูปที่ 2.33 (ก) ความถี่ของสัญญาณเข้าค่อย ๆ เพิ่มขึ้น Loop จะไม่มีการตอบสนองต่อสัญญาณเข้า จนกระทั่งความถี่ของสัญญาณ เข้าถึง f_1 ซึ่งเป็นความถี่ต่ำสุดของ Capture Range ดังนั้น loop จะ lock กับสัญญาณที่เข้าทันทีทำให้เกิดแรงดันคลาดเคลื่อน V_d มีค่าเป็นลบและ V_d จะเปลี่ยนไปตามความถี่ ด้วยลักษณะของ Slope เนื่องจากอัตราขยาย VCO ($1/K_o$) V_d จะมีค่าเท่ากับศูนย์ เมื่อ $T_s = f_o$ ลูฟจะติดตามสัญญาณเข้าจน กระทั่งถึงความถี่ f_2 ซึ่งเป็นความถี่สูงสุดของ Locke Range PLL จะไม่มีการ Lock และแรงดันคลาดเคลื่อนจะมีค่าเป็น ศูนย์ ถ้าให้สัญญาณเข้ามีความถี่ค่อย ๆ ลด กลับไป จะทำให้เกิดวัฏจักรขึ้น ดังแสดงในรูปที่ 2.33 ข สัญญาณจะเริ่มกลับเข้าสู่ Capture ของ Loop ที่ความถี่ f_o และการติดตามของ Loop จะหมดไปเมื่อถึง f_4 ความถี่ f_4-f_1 เรียกว่า Total Capture Range ของระบบและความถี่ f_2-f_4 เรียกว่า Total Lock Range นั่นคือ

$$f_3-f_1 = 2\Delta f_c$$

และ

$$f_2-f_4 = 2\Delta W_L$$



รูปที่ 2.33 แสดงถึง Transfer Characteristics ของความถี่กับโวลต์เตจของ PLL
 (ก) กรณีความถี่อินพุตเพิ่มขึ้น (ข) ความถี่อินพุตลดลง

ข้อสังเกตจากการที่แสดง Transfer Characteristic ในรูปที่ 2.33 ระบบ PLL จะเลือกความถี่ที่เป็นความถี่กึ่งกลางโดยการตั้ง Free Running Frequency ที่ VCO และมันจะตอบสนองเฉพาะ ความถี่ของสัญญาณที่เข้าช่วงจาก f_0 ไปจนถึงค่าที่น้อยกว่า Δf_c หรือ Δf_L ทั้งนี้ขึ้นอยู่กับเงื่อนไขที่ว่า Loop เริ่มคืนด้วยการ Lock หรือเปล่าในการใช้งานในระบบ PLL โดยมากต้องการ VCO ที่ทำการแปลงแรงดันให้เป็นความถี่มีลักษณะเป็นเชิงเส้นอย่างแท้จริง

2.5.3 การประยุกต์ใช้งานของ PLL

เฟสล็อกคิรฟูฟได้ถูกนำไปประยุกต์ใช้งานอย่างกว้างขวาง ซึ่งสามารถอธิบายการใช้งานด้านต่างๆ ดังนี้ คือ

FM Demodulation

ถ้า PLL lock กับสัญญาณ Frequency Modulation (FM) VCO จะติดตามความถี่ของสัญญาณที่เข้าทันที แรงดันคลาดเคลื่อนจาก Filter $V_d(t)$ เป็นตัวทำให้ VCO รักษาการ Lock กับสัญญาณเข้า ให้สอดคล้องกับ Demodulated Output ในกรณีนี้เป็นลักษณะการแปลงแรงดันให้เป็นความถี่ของ VCO

Frequency Synchronization

การใช้ระบบ Phase Locked Loop ความถี่ Oscillator อย่าง VCO สามารถที่จะ Phase Locked กับสัญญาณระดับต่ำแต่เสถียรภาพสูงได้ ยิ่งกว่านั้นความถี่ที่ออกจาก VCO จะเหมือนกับความถี่ของสัญญาณที่เข้า แต่จะมีระดับกำลังที่สูงกว่าการใช้งานในบางกรณี สัญญาณ Synchronizing จะออกมาอย่างรวดเร็วในระยะสั้น (Low Duty Cycle Burst) ณ ความถี่ที่กำหนด PLL ยังสามารถที่จะใช้ในการผลิต CW ที่ต่อ เนื่องกันโดยใช้ Synchronizing Pulse สัญญาณที่ Lock ไว้เป็นความถี่อ้างอิงตัวอย่างที่ใช้คือ Phase Locked Chroma Reference Generator ของเครื่องรับโทรทัศน์สีในระบบ Digital

Signal Conditioning

โดยการเลือกความถี่ Free Running ของ VCO PLL สามารถใช้ในการ Lock สัญญาณที่เข้า ดังนั้น VCO จะให้สัญญาณที่มีความถี่ที่ต้องออกมาในขณะที่มันจะทำการกำจัดความถี่ของ Sideband ที่ไม่ต้องการที่เข้ามาถ้าพิสัยของ Loop มีลักษณะแคบอัตราส่วนของสัญญาณต่อสัญญาณรบกวน ที่ออกทางด้าน ขาออกของ VCO จะดีกว่าทางด้านเข้า ดังนั้น PLL จะสามารถใช้เป็น ตัวกรองสัญญาณรบกวน สำหรับ ผลิตสัญญาณที่อ่อนโดยปราศจากสัญญาณรบกวน

Frequency Multiplication and Division

โดยการแทรกตัวหารความถี่เข้าไปในทางป้อนกลับ ระหว่างทางด้านออกจาก VCO และทางด้านเข้าของ Phase Comparison ระบบ PLL สามารถใช้เป็น Frequency Selector, Frequency Multiplier

Frequency Translation

ระบบ PLL สามารถใช้ในการแปลงความถี่ให้มีเสถียรภาพสูง และคงที่เมื่อเทียบกับออสซิลเลเตอร์ โดย การเพิ่ม Mixer และ Low Pass Filter เข้าไป


AM Detection

PLL สามารถใช้เป็น Detector ของสัญญาณ AM อย่างต่อเนื่อง การทำงานแบบนี้ PLL จะ Lock กับคลื่นพาห้ของสัญญาณ AM ที่ยังไม่ได้ผสมโดยการคูณสัญญาณอ้างอิงที่ต่อเนื่องนี้ด้วยสัญญาณผสมที่เข้ามาและนำสัญญาณที่ออกจากตัวคูณไปทำการกรองให้ความถี่ต่ำผ่านไปได้ข่าวสารออกมา เป็นการ Demodulated วิธีหนึ่ง

2.6 โครงสร้างและการทำงานของ การปล่อยแสงของสารกึ่งตัวนำ


โครงสร้างการปล่อยแสงกึ่งตัวนำ(Semiconductor) ซึ่งเป็นสารที่มีคุณสมบัติต่างกับโลหะเช่น ทองแดง และอื่น ๆ กล่าวคือมันเป็นสารที่ไม่ค่อยจะยอมให้กระแสผ่านตัวมันได้มากนัก ที่ใช้ในการสื่อสารทั่วไป

อิเล็กตรอน



รูปที่ 2.34 ตัวอย่างการจัดอิเล็กตรอนและนิวเคลียสในสารกึ่งตัวนำ


สำหรับสารกึ่งตัวนำ จะมีอะตอมจำนวนมากจัดเรียงกันอย่างมีระเบียบ ดังรูปที่ 2.34 ด้วยเหตุนี้อิเล็กตรอนของแต่ละอะตอมจะทำหน้าที่เชื่อมโยง กับอะตอมข้างเคียงและมีตำแหน่งอยู่ระหว่างอะตอมทั้งสอง นั่นคือ มันจะรับผลการดึงดูด จากอะตอมข้างเคียง สภาพพลังงานที่อะตอมได้รับนั้น ถ้าหากจะกล่าวในทางควอนตัมไดนามิก(Quantum Dynamic) แล้ว จะแตกต่างกับกรณีที่มีอะตอมเพียงอันเดียว กล่าวคือ ในกรณีนี้มันจะแบ่งออกเป็น 2 สภาพ สภาพหนึ่งเป็นระดับพลังงานสูง เรียกว่า คอนดัคชันแบนด์(Conduction Band) และอีกสภาพหนึ่งเป็นระดับ พลังงานต่ำเรียกว่า วาเลนซ์แบนด์(Valence Band) และสภาพทั้งสองนี้ ต่างก็มีความกว้างของพลังงานอยู่ ดังแสดงในรูปที่ 2.35



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับรูปที่ 2.35 ระดับพลังงานในสารกึ่งตัวนำอนุญาตให้เข้าไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


โดยปกติแล้วอิเล็กตรอนจำนวนมาก จะรวมตัวกันอยู่ที่วาเลนซ์แบนด์ ซึ่งมีระดับพลังงานต่ำและจะมีอิเล็กตรอนจำนวนเล็กน้อยอยู่ในคอนดักชันแบนด์ ซึ่งเป็นระดับพลังงานสูง ตอนแรกนี้จะทำการอธิบายเกี่ยวกับโครงสร้างและการทำงานของเลเซอร์ที่สร้างจากสารกึ่งตัวนำ (Semiconductor Laser Diode เรียกชื่อย่อว่า LD) ซึ่งเป็น สารกึ่งตัวนำ ที่มีระดับพลังงานตามที่กล่าวข้างบน และใช้วิธีการกระตุ้น ให้ปล่อยแสงออกมา (Stimulated Emission) สมมุติว่าถ้า จำนวนอิเล็กตรอนในสารกึ่งตัวนำ มีค่าเป็น N และในจำนวน N นี้แบ่งไปอยู่ในวาเลนซ์แบนด์เสีย n_1 ตัว และไปอยู่ใน คอนดักชันแบนด์ (Conduction Band) n_2 ตัว ในสภาพปกติ นั้น n_1 จะมากกว่า n_2 และ ในสภาพเช่นนี้ ถ้าหากเราให้แสงจากภายนอกแก่มันจะทำให้เกิดการกระตุ้นให้ปล่อยแสงและการดูดพลังงาน (Absorption) ซึ่งขนาดของมัน จะเป็นสัดส่วนกับอัตราส่วนของ n_2 และ n_1 แต่โดยทั่วไปแล้วการดูดพลังงานจะมี ขนาดมากกว่า ทำให้แสงที่ป้อนเข้ามา มีขนาดลดลงไป แต่ทว่าถ้าหากมีวิธีอย่างใดอย่างหนึ่งที่ทำให้ $n_2 > n_1$ เรียกว่า เกิดอินเวอร์สชันดิสทริบิวชัน (Inversion Distribution) ได้แล้วก็จะทำให้การกระตุ้นให้ปล่อยแสงออกมามีค่ามากกว่าดูดพลังงานในกรณีนี้จะทำให้ความเข้มของแสงที่ป้อนเข้ามาเพิ่มมากขึ้น และเกิดปฏิกิริยาการขยายแสง (Light Amplification Action) เราอาจจะไม่ค่อยคุ้นกับคำว่า อินเวอร์สชันดิสทริบิวชัน แต่ว่ามันสามารถ ถูกทำให้เกิดขึ้นมาได้จริงๆ ด้วยการให้พลังงานจากภายนอกได้โดย ยกตัวอย่าง การกระตุ้นอิเล็กตรอน ด้วยการดูดพลังงาน แต่สำหรับสารกึ่งตัวนำนั้นปกติจะใช้วิธีการที่เรียกว่า ฉีด (Injection) อิเล็กตรอนโดยการทำให้กระแสไหลก็จะเกิด ปฏิกิริยาการขยายทางกระแสได้ ดังนั้นในกรณีของสารกึ่งตัวนำพลังงานจากภายนอก ที่เป็นตัวทำให้เกิดการกระตุ้นให้ปล่อยแสงออกมานั้นก็คือ อิเล็กตรอนที่ฉีดเข้าไปนั่นเอง เมื่อสามารถทำให้เกิดการขยายดังกล่าวข้างบนได้ และเช่นเดียวกันกับ กรณีของวงจรไฟฟ้า กล่าวคือ โดยการทำให้การขยายกลับไปมา จะสามารถทำให้แสงเกิดการออสซิลเลท (Oscillation) ได้ การขยายกลับไปมานั้น เป็นการทำให้เกิดคุณสมบัติพิเศษ ของแสงขึ้น หลักการขยายกลับไปมา ทำได้โดยใช้ กระจกสะท้อนกลับ (Reflection Plane) 2 อันวางหันหน้าเข้าหากัน ดังแสดงในรูปที่ 2.36 นั่นคือ แสงที่เกิดจากการกระตุ้นให้ปล่อยแสงนี้จะถูกขยายไป พร้อมกับเคลื่อนที่ไปด้วย และเมื่อไปกระทบกับกระจกสะท้อนกลับแล้ว ส่วนหนึ่งของมันจะทะลุผ่านออกไปข้างนอก และส่วนที่เหลือจะสะท้อนไปในทิศทางตรงกันข้ามกับครั้งแรก และเมื่อแสงที่สะท้อนกลับนี้ เมื่อไปถึงกระจกสะท้อนกลับอีกด้านหนึ่ง ก็จะเกิดผลเช่นเดียวกับในตอนแรกทีกล่าวมาแล้ว คือส่วนหนึ่งจะทะลุออกไปข้างนอก และส่วนที่เหลือจะสะท้อนไปในทางตรงกันข้ามอีก ในระหว่างที่ทำให้เกิดการป้อนกลับ (Feed back ซึ่งเป็นการนำเอาส่วนของ Output ของการขยายกลับไปป้อนเข้าทาง Input อีก) ซ้ำกลับไปมาอยู่อย่างนี้ จะถึงจุดหนึ่งที่พลังงานที่ถูกขยายโดยการกระตุ้นให้ปล่อยแสง มีค่ามากกว่าพลังงานที่สูญเสียไปเนื่องจากการดูดของอิเล็กตรอนที่อยู่ในวาเลนซ์แบนด์และที่ทะลุออกไปจากกระจกสะท้อนกลับ ณ จุดนี้การออสซิลเลท จะเริ่มขึ้นการทำให้เกิดแสง เช่นนี้เรียกว่า เลเซอร์ (Laser : Light Amplification by Stimulated Emission of Radiation)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.36 หลักการของการออสซิลเลทของแสง


ในการที่ทำให้ให้ออสซิลเลทเริ่มขึ้นได้นั้น ต้องใช้พลังงานจากภายนอก(การฉีดกระแสเข้าไป)ที่มีจำนวนมากกว่าค่าหนึ่งขึ้นไปและจำนวนกระแสที่ฉีดเข้าไปตอนทำให้ออสซิลเลทเริ่มขึ้นนั้น เรียกว่า Threshold Value Current ความยาวคลื่นแสงของ LD ความยาวคลื่นแสงนั้น กำหนดจากผลต่างของพลังงาน ในคอนดักชัน-แบนด์และในวาเลนซ์แบนด์ แต่เนื่องจากว่าในระดับพลังงานทั้งสอง ต่างก็มีความกว้างของพลังงานอยู่ ทำให้ความยาวคลื่นแสงก็มีค่าอยู่ในช่วงหนึ่งด้วยเช่นกัน แต่เนื่องจากในขั้นตอน ของการปล่อยแสงตามที่ได้กล่าวมาแล้วว่าทำให้เกิดเรโซแนนซ์ (Resonance) ระหว่างระนาบสะท้อนกลับ นั่นคือ สามารถทำให้เกิดความยาวคลื่นแสงของสแตนด์เวฟ(Standing Wave) ภายในเรโซเนเตอร์(Resonator) ดังรูปที่ 2.37



รูปที่ 2.37 การเกิด Standing Wave ของแสง

และเงื่อนไขที่ทำให้เกิดเรโซแนนซ์นี้ ก็คือ ความยาวของเรโซเนเตอร์(ระยะห่างของระนาบสะท้อนกลับ) ต้องมีค่าเป็นจำนวนเท่าที่เป็นเลขเต็มหน่วยของครึ่งหนึ่งของความยาวแสง นั่นคือ $= n(C / 2)$ โดยปกติแล้วความยาวของเรโซเนเตอร์ จะมากกว่าความยาวแสงมาก ดังนั้นแสงที่ได้จาก LD จะมีความยาวแสงกระจายออกเป็นจำนวนมาก ดังแสดงในรูปที่ 2.38

สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.38 ความยาวคลื่นต่าง ๆ ของเลเซอร์

อนึ่ง เกี่ยวกับคุณสมบัติของเลเซอร์ไดโอดนั้น ต้องการให้มีการขยายกว้างออก ของความยาวคลื่น (Wave Length Dispersion) น้อย ต้องทำให้จำนวน ของความยาวคลื่นแสงมีน้อยมากเท่าไรยิ่งดี ด้วยเหตุนี้ได้มีการพัฒนาทำให้ความยาวคลื่นแสงมีค่าเดียว โดยการสร้าง Distributed Feed Back Semiconductor Laser เรียกย่อว่า DFB Laser

จากที่กล่าวแล้วข้างต้นจะเห็นว่า เลเซอร์ออสซิลเลชัน (Laser Oscillation) นั้น จะเกิดขึ้นได้จะต้องมีครบ 3 อย่าง คือ

1. Inversion Distribution
2. Stimulated Emission
3. Resonance



รูปที่ 2.39 ช่วงความยาวคลื่นแสงของแอลอีดี

ส่วนทางด้าน ไดโอดเปล่งแสง (LED : Light Emitting Diode) นั้นต่างกับเลเซอร์ไดโอด(LD) คือแทนที่จะใช้ปรากฏการณ์ การกระตุ้นให้เปล่งแสง แต่จะใช้ปรากฏการณ์ การเปล่งแสงตามธรรมชาติ(Natural Emission) แทนดังนั้นแสงที่ได้ออกมาจะมีช่วงความยาวคลื่นแสงกว้างมากทั้งนี้เพราะกำหนดจากความสัมพันธ์ของพลังงานของคอนดักชันแบนด์กับวาเลนซ์แบนด์ที่มีความกว้างของพลังงานอยู่ในตัว และช่วงความยาวคลื่นแสงนี้เรียกว่า สเปกตรัมวิธ(Spectrum Width) และเอาท์พุทเพาเวอร์ของแอลอีดี(LED) เมื่อเทียบกับแอลดีแล้ว มีค่าน้อยกว่าแต่มีข้อดีคือ โครงสร้างของแอลอีดีไม่ยุ่งยากทำให้สร้างได้ง่ายและมีราคาถูกกว่ามาก ช่วงความยาวคลื่นแสงของแอลอีดี แสดงดังรูปที่ 2.39


2.7 สารที่ใช้ในการสร้างและโครงสร้างของอุปกรณ์เปล่งแสง

2.7.1 สารที่ใช้ในการสร้างอุปกรณ์ เปล่งแสง

คามที่ได้เคยกล่าวมาแล้วว่าปรากฏการณ์เปล่งแสงนั้นไม่ได้เกิดขึ้นกับสารกึ่งตัวนำทุกชนิด ทั้งนี้ก็เพราะว่ามีสารพวกที่เกิดปรากฏการณ์เปล่งแสงง่าย กับสารพวกที่เกิดการเปล่งแสงยาก เนื่องจากการเปล่งแสงนั้นเกิดจากการที่อิเล็กตรอนถ่ายเท (Transfer) จากคอนดักชันแบนด์ไปยังวาเลนซ์แบนด์ จึงแบ่งสารออกเป็นพวกที่อิเล็กตรอนถ่ายเทได้ง่าย กับพวกที่อิเล็กตรอนถ่ายเทได้ยาก พวกที่อิเล็กตรอนถ่ายเทได้ง่าย(Direct Transfer Semiconductor) พวกที่อิเล็กตรอนถ่ายเทได้ยาก(Indirect Transfer Semiconductor) ตัวอย่างของสารพวกที่อิเล็กตรอนถ่ายเทได้ง่าย ได้แก่สารประกอบของ อินเดียม{Indium (In)}, แกลเลียม{Gallium (Ga)}, อาเซ-

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไนต์{Asenide (As)} และฟอสฟอรัส คือ InGaAsP สารประกอบของ แกลเลียม,อลูมิเนียม{Aluminium(Al)},อา-เซไนต์ คือ GaAlAs เป็นต้น หนึ่งสารพวกซิลิกอน{Silicon (Si)},เยอรมันเนียม{Germanium(Ge)} ที่ใช้ทำทราน-ซิสเตอร์ไอซีนั้น ส่วนใหญ่เป็นพวกอิเล็กทรอนิกส์ที่ถ่ายเทได้ยากปล่อยแสงออกมาจากความยาวคลื่นแสงที่ปล่อยออกมานั้น เป็นสัดส่วนกับผลต่างของพลังงานของคอนดักชันแบนด์ กับวาเลนซ์แบนด์ แต่ทว่าผลต่างของพลังงานนี้ จะมีค่าแตกต่างกันตามส่วนประกอบสารกึ่งตัวนำ จึงทำให้มีค่าความยาวคลื่นแสงค่าต่าง ๆ ความสัมพันธ์ระหว่างความยาวคลื่น กับสารประกอบของอุปกรณ์ปล่อยแสง แสดงดังรูปที่ 2.40 และจากการพิจารณาถึงคุณสมบัติต่าง ๆ ของสารในทางปฏิบัตินั้น สำหรับย่าน ความยาวคลื่นสั้น 0.85 μm นิยมใช้แกลเลียมอลูมิเนียมอาเซไนต์(GaAlAs) และผ่านความยาวคลื่นยาว 1.3 μm นิยมใช้ อินเดียมแกลเลียมอาเซไนต์,ฟอส-ฟอรัส(InGaAsP) ในระบบการสื่อสารด้วยเส้นใยแสง การเลือกใช้ความยาวคลื่นแสง เป็นองค์ประกอบที่สำคัญมากจึงมีผลจำกัดต่อการเลือกใช้สารประกอบซึ่งได้กล่าวถึงรายละเอียดภายหลัง




รูปที่ 2.40 ความยาวคลื่นแสงที่ปล่อยออกมาของสารประกอบกึ่งตัวนำแต่ละชนิด

2.7.2 โครงสร้างของอุปกรณ์ปล่อยแสง

(a) พี-เอ็น จังก์ชัน(P-N JUNCTION)


เกี่ยวกับโครงสร้างของอุปกรณ์ปล่อยแสง จากทางด้านการใช้งาน เพื่อให้ได้กำลังการปล่อยแสง ที่มีประสิทธิภาพสูงนั้น การนำสารกึ่งตัวนำ P และ N มาเชื่อมต่อกัน(Junction) นั้นเป็นสิ่งสำคัญยิ่งคั้งนั้นเพื่อเป็นการทำให้เข้าใจขั้นตอนการปล่อยแสง อันเนื่องมาจากโครงสร้างของอุปกรณ์ปล่อยแสง ที่เป็นสารกึ่งตัวนำนั้น ในที่นี้จะอธิบายถึงคุณสมบัติของสารกึ่งตัวนำแบบ พีไทป์(P-type) และแบบเอ็นไทป์(N-type) ก่อน โยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับสารกึ่งตัวนำ ปกติจำนวนของอิเล็กตรอน(หรือจำนวน HOLE) ที่มีอยู่นั้นจะมีค่าคงที่ตามชนิดของอะตอมและอิเล็กตรอนส่วนใหญ่จะรวมตัวกันอยู่ในวาเลนซ์แบนด์ ดังได้เคยกล่าวมาแล้วในตอนต้น สารกึ่งตัวนำที่มีสภาพอย่างนี้ เรียกว่า Genuine Semiconductor แต่สารที่เรียกว่า พีไทพ์ นั้นมีสภาพที่มีจำนวนโฮล (อนุภาคที่มีประจุบวกในตัว) และมีอิเล็กตรอน (มีประจุลบในตัว) น้อย ค้างแสดงในรูปที่ 2.41(a) ส่วนสารที่เรียกว่า เอ็นไทพ์ นั้น จะมีสภาพตรงกันข้ามกับ พีไทพ์ กล่าวคือ มีอิเล็กตรอนมากกว่าโฮลและจำนวนอิเล็กตรอนที่มากเกินนี้จะรวมตัวกันอยู่ในคอนดักชันแบนด์ ดังแสดงในรูปที่ 2.41 (b)



รูปที่ 2.41 ระดับพลังงานของสารกึ่งตัวนำแบบพีไทพ์(P-type) และเอ็นไทพ์(N-type)

คราวนี้สมมุติว่า เรานำสารกึ่งตัวนำทั้งสองแบบ มาเชื่อมต่อกัน และที่บริเวณที่เชื่อมต่อกันนั้นอิเล็กตรอนที่มีจำนวนมากในเอ็นไทพ์ จะรวมตัวกับโฮลที่มีจำนวนมากในพีไทพ์ ดังรูปที่ 2.42 (a) และจากปริมาณการรวมตัวที่เพิ่มขึ้นเรื่อย ๆ นั้น ทำให้เกิดประจุไฟฟ้าลบในพีไทพ์ (เพราะว่าโฮลลดลงเหลือแต่อิเล็กตรอน) และเกิดประจุไฟฟ้าบวกขึ้นในเอ็นไทพ์ (เพราะว่าอิเล็กตรอนลดลงเหลือแต่โฮล) ดังรูปที่ 2.42 (b) จากผลอันนี้ทำให้เกิดสภาพดีพลีทชัน โซน(Depletion Zone) ขึ้นตรงบริเวณใกล้ ๆ รอยเชื่อมต่อกัน และได้โครงสร้างของระดับพลังงาน ดังรูปที่ 2.42 (c) เกี่ยวกับโครงสร้างของระดับพลังงานนี้ มีความหมายสำคัญอย่างยิ่งขอ ในการนำไปใช้พิจารณาโครงสร้างของอุปกรณ์เปล่งแสงที่ได้กล่าวถึงในอันดับต่อไป




รูปที่ 2.42 สนามไฟฟ้าภายในและระดับพลังงานของ P-N JUNCTION

(b) โครงสร้างของเลเซอร์ไดโอด

โดยทั่วไปแล้วเลเซอร์ไดโอด จะมีโครงสร้างเป็น 3 ชั้น (Three Layers) ดังแสดงในรูปที่ 2.43 ในการทำให้ เกิดเลเซอร์ออสซิลเลชันนั้นคือ ส่วนที่ทำหน้าที่เป็นเรโซเนเตอร์ซึ่งเรียกว่าแอกทีฟเลเยอร์ (Active Layer) มีตำแหน่งอยู่ระหว่างพีไทป์กับเอ็นไทป์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.43 โครงสร้างทั่วไปของเลเซอร์ไดโอด

จากรูปที่ 2.43 ถ้าหากทำให้กระแสไหลจากขั้วบวกไปยังขั้วลบ(ทำการฉีดกระแส:Current Injection)จะเกิด แสงเลเซอร์ออกมาในทิศทาง ที่แสดงด้วยลูกศร เกี่ยวกับวิธีการเปิดออสซิลเลชัน ของเลเซอร์ไดโอดนั้น อธิบายโดยเน้นตรงบริเวณชั้นทั้ง 3 ของพีไทป์,เอ็นไทป์และแอกทีฟเลเยอร์นี้ สำหรับโครงสร้างของสารกึ่งตัวนำอย่างนี้เรียกว่า Double Hetero Junction นั้น หมายความว่ารอยต่อของเลเยอร์ของสารที่มีส่วนประกอบต่างกันนั้นมี 2 ด้าน โครงสร้างระดับพลังงานและลักษณะการเปลี่ยนแปลงค่าดัชนีการหักเหของเลเซอร์ไดโอดแสดงดังรูปที่ 2.44

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารรูปที่ 2.44 โครงสร้างระดับพลังงานและลักษณะการเปลี่ยนแปลงค่าดัชนีการหักเหของเลเซอร์ไดโอด
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการทำให้เกิดเลเซอร์ออสซิลเลชันนั้น จะต้องทำให้ผลต่างระหว่างระดับพลังงาน ของคอนดักชัน-แบนด์ ของพีไอพีและคอนดักชันแบนด์ของแอกทิฟเลเซอร์มีค่ามาก พร้อมทั้งทำให้ผลต่างระหว่างพลังงานของคอนดักชันแบนด์กับวาเลนซ์แบนด์ของพีไอพีมีค่ามากด้วย นอกจากนี้ยังต้องทำให้ระดับพลังงานของวาเลนซ์แบนด์ของเอ็นไอพีต่ำกว่า ระดับพลังงานของวาเลนซ์แบนด์ของแอกทิฟเลเซอร์ด้วย จากนั้นจึงนำมาเชื่อมต่อกันจะได้ระดับพลังงาน ดังแสดงในรูปที่ 2.44 (b) เมื่อทำให้มีกระแสไหลในสารกึ่งตัวนำที่มีการเชื่อมต่อกันในลักษณะที่กล่าวข้างต้น โดยให้มีทิศทางไหลจากพีไอพีไปหาเอ็นไอพี ผลของการเคลื่อนที่ของอิเล็กตรอน และโฮลเหล่านี้ทำให้เกิดมีอิเล็กตรอนและโฮลอยู่ในแอกทิฟเลเซอร์(แสดงด้วย(2)ในรูปและโดยทั่วไปแอกทิฟเลเซอร์นี้จะใช้สารพีไอพี) เมื่อมาถึงจุดนี้ให้สังเกตดู ระดับพลังงานของเลเซอร์ทั้ง 3 ที่แสดงในรูปที่ 2.44 (b) จะเห็นว่าเกิดมีกำแพงของพลังงานเรียกว่า Hetero Barrier ขึ้น ทำให้อิเล็กตรอนและโฮลที่เคลื่อนที่ไปนั้นถูกขังอยู่ในแอกทิฟเลเซอร์เป็นผลให้เกิดสภาพอินเวอร์สชันคิสุทธิวิวัชน์ได้อย่างดี ทำให้มีผลการขยายความเข้มของการปล่อยแสง


อนึ่งโดยการทำให้ดัชนีการหักเหของแอกทิฟเลเซอร์ มีค่ามากกว่าเลเซอร์ข้างเคียงดังแสดงในรูปที่ 2.44 (c) จะมีสภาพเหมือนกันกับเส้นใยแสง แสงที่ปล่อยออกมา จะถูกกักและเดินทางอยู่ในแอกทิฟเลเซอร์ จากผลการกักอิเล็กตรอน และโฮลเอาไว้ในแอกทิฟเลเซอร์ และผลการกักแสงเอาไว้ในแอกทิฟเลเซอร์ ทำให้ได้การปล่อยแสงที่มีประสิทธิภาพดี

ตามที่ได้กล่าวมาแล้วว่าแสง จะออกมาจากระนาบสะท้อนกลับ โดยที่ระนาบสะท้อนกลับนี้ทำจากการใช้สิ่งที่คมมาก ๆ คล้ายใบมีดโกนไปตัดสารกึ่งตัวนำที่ประกอบกันเป็นเลเซอร์ไดโอดให้มีช่องเปิด (เรียกว่า Open Wall) โดยการทำให้เช่นนี้แสง Laser จะถูกกักขังอยู่ในแอกทิฟเลเซอร์ ดีแต่ทว่าเมื่อมันเดินทางมาถึงช่องเปิดมันจะหลุดออกมาข้างนอกตลอดแนวของช่องเปิดนี้ ทำให้ประสิทธิภาพของการเชื่อมแสง เข้ากับเส้นใยแสงไม่ดี ด้วยเหตุนี้เพื่อเป็นการทำให้ประสิทธิภาพดี จำเป็นต้องมีการปรับปรุงต่าง ๆ เพื่อให้มีปฏิริยาการนำคลื่นแสง ในทิศทางแนวนอน (Horizontal) ตัวอย่างอันหนึ่งของวิธีการปรับปรุงก็คือ สิ่งที่เรียกว่า Planar Stripe Structure ดังแสดงในรูปที่ 2.45



รูปที่ 2.45 โครงสร้างแบบ Planar Stripe

เพื่อให้การผลิตเลเซอร์ไดโอด ทำได้ง่าย(การสร้างผลึกและการสร้างขั้วไฟฟ้า) จะทำให้มีโครงสร้างเป็น 5 ชั้น และทำให้บริเวณที่กระแสไหลมีขนาดแคบส่วนเลเซอร์ออสซิลเลชันเป็นการใช้หลักการที่ทำให้ออสซิลเลชันเกิดขึ้น เฉพาะตรงส่วนที่กระแสไหลนั้นคือตรงส่วนที่มีการกระตุ้น (Stimulation) เท่านั้นจากรูปที่ 2.45 จะเห็นว่าชั้นบนสุดที่มีขั้วไฟฟ้าบวก ติดอยู่เป็นเอ็นไทป์เกือบทั้งหมดแต่จะมีเฉพาะส่วนหนึ่งเท่านั้นซึ่งแคบมากเป็นพีไทป์ เมื่อทำดังนี้ จะไม่มีกระแสไหลตรงส่วน เชื่อมต่อของเอ็นไทป์, พีไทป์, แอคทีฟเลเยอร์และเอ็นไทป์ (ทั้งนี้เพราะว่าจากคุณสมบัติของสารกึ่งตัวนำกระแสจะไม่ไหลจากเอ็นไทป์ไปยังพีไทป์) แต่ในทางตรงกันข้ามกระแสจะไหลเฉพาะตรงส่วนเชื่อมต่อของพีไทป์, พีไทป์, แอคทีฟเลเยอร์ และเอ็นไทป์ นั่นคือส่วนพีไทป์ของชั้นที่ 1 จะทำหน้าที่เป็นทางไหลเข้าของกระแสกลายเป็นแถบ(Stripe) ส่วนหนึ่งของแอคทีฟเลเยอร์ จึงเรียกว่า (Planar Stripe Type) และนิยมใช้กันมากคือแบบ Embedding Stripe Type ดังแสดงในรูปที่ 2.46




รูปที่ 2.46 โครงสร้างของ Embedding Stripe Type

โครงสร้างนี้มีลักษณะพิเศษ ตรงที่ทำให้ค่าดัชนีการหักเหของแอกทีฟเลเยอร์ มีค่าสูงทั้งส่วนบน,ล่าง, ซ้าย,ขวา นั่นคือ ส่วนบนของแอกทีฟเลเยอร์ มีเลเยอร์ของทีโทที่อยู่ซึ่งจะเหมือนกับ Planar Stripe Type และ กระแสจะไหลเฉพาะในส่วนนี้เท่านั้น จากข้างบนไปข้างล่าง นอกจากจะสามารถทำให้เกิดเลเซอร์ออสซิลเลชัน ด้วยกระแสที่มีค่าน้อยแล้ว ยังทำให้ค่าดัชนีการหักเหของแอกทีฟเลเยอร์มีค่าสูงมากขึ้นอีก จึงเป็นผลให้ประสิทธิภาพของการกักแสงเพิ่มขึ้นสามารถ ได้แสงที่ปล่อยออกมาเป็นลำแสงที่คม(Sharp) มาก

(c) โครงสร้างของแอลอีดี(LED : Light Emitting Diode)


โครงสร้างพื้นฐานของแอลอีดีเหมือนกันกับของเลเซอร์ไดโอดกล่าวคือเป็น Double Hetero Junction อิเล็กตรอนที่ไหลผ่านพี-เอ็นจังชัน(P-N Junction) ไปรวมกับโฮลภายในแอกทีฟเลเยอร์ เช่นเดียวกับกับกรณีของเลเซอร์ไดโอด ดังแสดงในรูปที่ 2.47 (a) และจะเกิดการปล่อยแสงขึ้น ภายในแอกทีฟเลเยอร์ เนื่องจากถูกกักด้วยกำแพงของ Hetero Junction แต่สำหรับกรณีของแอลอีดีนั้น โครงสร้างของมันไม่มี การขยายออสซิลเลชันของแสง เหมือนอย่างเลเซอร์ไดโอด(ไม่มีระนาบสะท้อนแสง) แสงที่ปล่อยออกมาตรงส่วนที่อยู่ห่างจากด้านข้างนั้น จึงออกจากด้านข้างหาก เหตุนี้แอลอีดีทั่วไปจึงให้แสงปล่อยออกมาข้างนอกจากด้านหน้าที่ต่อกับขั้วไฟฟ้า ดังรูปที่ 2.47 (a)



รูปที่ 2.47 โครงสร้างและระดับพลังงานของแอลอีดี


ตัวอย่างโครงสร้างของแอลอีดีแบบที่แสงปล่อยออกมาทางด้านหน้า(Face Emission Type LED) แสดงดังรูปที่ 2.48 จากรูปจะเห็นได้ว่า เพื่อเป็นการทำให้แสงปล่อยออกมา ได้อย่างมีประสิทธิภาพนั้น ขั้วไฟฟ้าทางด้านที่ปล่อยแสงออกมามจะต้องมีรูปร่างเป็นรูปวงแหวน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.48 ตัวอย่างโครงสร้างของแอลอีดีแบบปล่อยแสงทางด้านหน้า

ในปัจจุบัน ได้มีการผลิตแอลอีดี อีกแบบหนึ่งขึ้นมา โดยการทำให้ค่าดัชนีการหักเหของแอกทีฟเลเยอร์ มีค่าสูง และทำให้เกิดปฏิกิริยาคำนำแสงขึ้น ในแอกทีฟเลเยอร์ และให้แสงปล่อยออกมาจากทางด้านข้างของ แอคทีฟเลเยอร์เหมือนกันกับเลเซอร์ไดโอด ดังแสดงในรูปที่ 2.49



รูปที่ 2.49 ตัวอย่างโครงสร้างของแอลอีดีแบบปล่อยแสงออกทางด้านข้าง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.8 สารและโครงสร้างของอุปกรณ์รับแสง

2.8.1 สารของอุปกรณ์รับแสง

สำหรับอุปกรณ์รับแสงก็เช่นเดียวกันกับอุปกรณ์กำเนิดแสงนั่นคือมีสารหลายชนิด นอกจากนั้นผลต่างของพลังงานของคอนดักชันแบนด์ และวาเลนซ์แบนด์ของอุปกรณ์รับแสงมีค่าแตกต่างกันทำให้มีย่านความยาวคลื่นต่างกันที่ดูดกลืนแสงที่เข้ามาได้ง่าย (ความไวในการรับแสงดี)

ในการออกแบบระบบการสื่อสารด้วยเส้นใยแสงนั้น จะต้องเลือกอุปกรณ์รับแสงที่เหมาะสมกับความยาวคลื่นที่ใช้เช่นเดียวกัน กับอุปกรณ์กำเนิดแสง สำหรับย่านความยาวคลื่นที่ต่ำกว่า 1 μm จะใช้ซิลิกอน (Si : Silicon) สำหรับย่านความยาวคลื่นจาก 1~1.7 μm ใช้เจอร์มันเนียม (Ge : Germanium) เป็นส่วนใหญ่ นอกจากนั้น ปัจจุบันสำหรับความยาวคลื่นที่อยู่ใน Third Window ตามที่กล่าวมาแล้วในบทก่อน การใช้งานอุปกรณ์รับแสงชนิดใหม่ที่ทำจากสารที่เป็น สารประกอบของสารกึ่งตัวนำ (InGaAs) และอื่น ๆ ซึ่งมีความไวในการรับแสงดีมาก นั้นกำลังได้รับความนิยมเพิ่มขึ้นเรื่อย ๆ



รูปที่ 2.50 ความยาวคลื่นในการรับแสงของอุปกรณ์รับแสงแต่ละชนิด


2.8.2 โครงสร้างของอุปกรณ์รับแสง

ในหัวข้อที่แล้วได้กล่าวถึงสเปซอิเล็กทริกฟิลด์ (Space Electric Field) ตรงรอยต่อพี-เอ็นจึงชั้นที่ทำให้อิเล็กตรอนและโฮลเคลื่อนที่ไปในทิศทางตรงกันข้าม แต่ถ้าให้แรงดันไฟฟ้ากลับทิศทางจากภายนอก กล่าวคือทางด้านพีให้โพลลบและทางด้านเอ็นให้โพลบวก จะทำให้การเคลื่อนที่ของอิเล็กตรอนและโฮลตรงรอยต่อมีอัตราเร่งเพิ่มขึ้น

อุปกรณ์รับแสงที่เป็นสารกึ่งตัวนำนี้ แบ่งออกเป็นพวกใหญ่ ๆ ได้ 2 พวกตามปริมาณแรงดันไฟฟ้าที่ป้อนให้จากภายนอก คือ โฟโตไดโอด (Photo Diode: PD) กับ อวาลานซ์โฟโตไดโอด (Avalanche Photo Diode: APD) พวกโฟโตไดโอดนั้น เป็นพวกที่ได้รับการป้อนแรงดันไฟฟ้าปริมาณน้อย ส่วนพวกอวาลานซ์โฟโตไดโอด เป็นพวกที่ได้รับการป้อนแรงดันไฟฟ้าปริมาณมาก


ตัวอย่างของโฟโตไดโอดคือพีไอเอ็นโฟโตไดโอด (PIN-PD) ดังแสดงในรูปที่ 2.51 PIN หมายถึงว่า ในระหว่าง สารกึ่งตัวนำพีไทป์และเอ็นไทป์มีสารกึ่งตัวนำแบบที่เรียกว่า อินทรินซิก (Intrinsic: I) คั่นอยู่ ตามที่ได้กล่าวมาแล้วว่าครีพท์เคอร์เรนต์ (Drift Current) นั้นเกิดขึ้นในดีพลิตชัน โซนและผลของสนามไฟฟ้าทำให้มีการตอบสนองเร็วแต่ในทางตรงกันข้าม ดิฟฟิวชันเคอร์เรนต์ (Diffusion Current) ที่เกิดขึ้นภายนอก ดีพลิตชัน โซนนั้นมีการตอบสนองช้า ดังนั้นถ้าความกว้างของดีพลิตชัน โซนยิ่งกว้างมากเท่าใด ควอนตัมเอฟฟิซิเอนซี (Quantum Efficiency) และความเร็วของการตอบสนองความถี่ยิ่งดีขึ้น ความกว้างของดีพลิตชัน โซนนี้ ถ้าความหนาแน่นของอิเล็กตรอนและโฮลของพีไทป์และเอ็นไทป์ยิ่งต่ำจะยิ่งกว้าง ดังนั้นสารกึ่งตัวนำแบบ I ที่คั่นกลางระหว่าง พีไทป์เอ็นไทป์ จึงมีหน้าที่เพื่อทำให้ความกว้างของดีพลิตชัน โซน กว้างขึ้นนั่นเอง เนื่องจากโฟโตไดโอดที่ใช้ในระบบการสื่อสารนั้น โดยทั่วไปต้องการความเร็วในการตอบสนองสูง ดังนั้นส่วนใหญ่จะใช้พีไอเอ็นโฟโตไดโอด

อนึ่ง อวาลานซ์โฟโตไดโอดนั้น ใช้ปฏิกิริยาการขยายอวาลานซ์ (Avalanche) ของอิเล็กตรอนและโฮลในสารกึ่งตัวนำ เมื่อเปรียบเทียบกับโฟโตไดโอดแล้ว เป็นอุปกรณ์รับแสงที่ให้กระแสจำนวนมาก หลักการทำงาน ของ อวาลานซ์โฟโตไดโอด แสดงดังรูปที่ 2.52 สำหรับโครงสร้างนั้นส่วนใหญ่ทางด้านพีของพีเอ็นจึงชั้น จะมีสารกึ่งตัวนำแบบพีไทป์ที่มีความหนาแน่นของโฮลสูงติดอยู่ (ส่วนที่แสดงด้วย P+ ในรูป) โดยการทำให้เช่นนี้ จะทำให้สนามไฟฟ้า ภายในของบริเวณใกล้ ๆ รอยต่อที่มีพีเลเยอร์เป็นศูนย์กลางมีค่ามาก อิเล็กตรอนที่ดูดแสงที่มากกระทบจากด้าน P+ และถูกกระตุ้นจากวาเลนซ์แบนด์ไปยังคอนดักชันแบนด์ ในระหว่างที่มันได้รับอัตราเร่งและผ่านพีเลเยอร์นั้นมันจะได้รับพลังงานจำนวนมากกว่า ผลต่างของพลังงาน ของคอนดักชันแบนด์ กับวาเลนซ์แบนด์ จากผลนี้ทำให้สามารถกระตุ้นอิเล็กตรอนที่อยู่ในวาเลนซ์แบนด์และทำให้เกิดอิเล็กตรอนกับโฮลใหม่ได้ และอิเล็กตรอนกับโฮลใหม่นี้ ยังถูกสนามไฟฟ้าเร่งอัตราเร่งให้อีก ทำให้เกิดอิเล็กตรอนกับโฮลใหม่ออกมาอีก เมื่อขบวนการนี้เกิดอย่างต่อเนื่องกัน จำนวนของอิเล็กตรอนกับโฮลจะเพิ่มขึ้น เป็นจำนวนมากมาย (Avalanche) เป็นผลให้เกิดการขยายที่เรียกว่าอวาลานซ์มีลติพลิเคชัน (Avalanche Multiplication) ผลนี้ทำให้กระแสถูกขยายนั่นเอง



รูปที่ 2.51 หลักการทำงานการรับแสงและระดับพลังงานของ PIN-PD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.52 หลักการทำงานการรับแสงและระดับพลังงานของอวาลานซ์โฟโต้ไดโอด

2.8.3 คุณสมบัติของอุปกรณ์รับแสง

ประสิทธิภาพของอุปกรณ์รับแสง ประเมินจากคุณสมบัติต่างๆ ได้แก่ Quantum Efficiency ซึ่งแสดงว่าแสงที่รับมานั้น ถูกเปลี่ยนเป็นไฟฟ้าได้มากเท่าไร ความไวการรับแสง(ระดับแสงต่ำสุดที่ต้องการสำหรับการส่งที่มีคุณภาพ) ซึ่งเป็นองค์ประกอบที่สำคัญในการออกแบบระบบการถ่ายทอด ของระบบการสื่อสารด้วยเส้นใยแสงที่จะกล่าวถึงภายหลัง สัญญาณรบกวน(Noise) เกิดขึ้นและความเร็วของการตอบสนองการทำงานสำหรับ Quantum Efficiency กำหนดจากสารและโครงสร้างของอุปกรณ์รับแสง แต่สำหรับความไวการรับแสงนั้น จะเกี่ยวข้องกับขนาดของแรงดันไฟฟ้าที่ป้อนให้

เนื่องจาก อวาลานซ์โฟโต้ไดโอดใช้ปรากฏการณ์การขยาย(Avalanche) ตามที่กล่าวมาแล้วในตอนต้น ดังนั้นจึงมีความไวสูงประมาณ 10 ~ 20 dB(10 ~ 100 เท่า) เมื่อเทียบกับโฟโต้ไดโอด สัญญาณรบกวน(Noise) ที่แปลงของ โฟโต้เคอร์เร็นท์(Photo Current) ที่เกิดจากการกระตุ้นอิเล็กตรอนอย่างไม่เป็นระเบียบทางเวลา หรือทางสเปซ(Space) คุณสมบัติของช็อตนอยส์ (Shot Noise) ดังแสดงในสมการต่อไปนี้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{Shot Noise Current} \propto I_0 M^{2+F}$$

ในที่นี้ M เป็นอัตราขยายกระแสของอุปกรณ์รับแสง

I_0 เป็น Photo Current เมื่อ $M = 1$ (กรณีของโฟโตไดโอด)

F เป็น Excess Noise Figure มีค่ามากเมื่อเทียบกับ M



รูปที่ 2.53 แรงดันไฟฟ้าที่ป้อนให้และ Photo Current

นั่นคือจากสมการจะเห็นว่าที่ระดับการรับแสงเท่ากัน ถ้าหากทำให้แรงดันไฟฟ้าในทิศทางกลับที่ป้อนให้มีค่าสูง และทำให้อัตราการขยายกระแสเพิ่มมากขึ้นนั้น สัญญาณเอาต์พุต (Output Signal $I_0 M^2$) จะเพิ่มมากขึ้นด้วย แต่ช้อดน้อยสก็เพิ่มมากขึ้นด้วยเช่นเดียวกัน

คุณสมบัติของอุปกรณ์รับแสงทั่วไปแสดงดังรูปที่ 2.53 รูปจะช่วยให้เข้าใจความแตกต่างของบริเวณการทำงานของอวาแลนซ์โฟโตไดโอด และโฟโตไดโอดได้ดี และในรูปที่ 2.53 นี้ได้แสดงการไหลของกระแสที่เรียกว่า คาร์เรอร์เร้นท์ (Dark Current) ที่เกิดในสภาพที่มีแรงดันไฟฟ้า ในทิศทางกลับป้อนให้แต่ไม่มีแสงเข้ามาด้วยกระแสคาร์เรอร์เร้นท์ นี้มีลักษณะพิเศษคือจะเพิ่มขึ้นเร็วกว่าการเพิ่มขึ้นของสัญญาณเอาต์พุต ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซีดน้อยสเป็นสิ่งที่เกิดจาก คาร์กเคอร์เร้นท์และอื่น ๆ ที่เป็นแหล่งต้นกำเนิด กรณียของโฟโด้ไคโอดเนื่องจาก $M = 1$ ดังนั้นซีดน้อยสจึงไม่มีค่ามากแต่สำหรับกรณียของอวาลานซ์โฟโด้ไคโอดจำเป็นต้องระวังเกี่ยวกับค่า M

การออกแบบระบบการสื่อสารด้วยเส้นใยแสง จะต้องคำนึงถึงซีดน้อยสนี้แล้ว มีเทอร์มอลน้อยส (Thermal Noise) ที่เกิดในวงจร ไฟฟ้าซึ่งไม่เกี่ยวกับสัญญาณแสงที่เข้ามา ดังนั้นในการออกแบบระบบการสื่อสารด้วยเส้นใยแสง จำเป็นต้องเลือกค่า M ที่เหมาะสมที่ทำให้ผลรวมของเทอร์มอลน้อยสกับซีดน้อยสมีค่าต่ำมากเมื่อเทียบกับระดับของสัญญาณ

ความเร็วการตอบสนองความถี่ เป็นสิ่งที่กำหนดจากเวลาที่มียสัญญาณแสงเข้ามา จนกระทั่งเกิดปรากฏการณ์คู่แสง แต่ในปัจจุบันเนื่องจากทั้งโฟโด้ไคโอด และอวาลานซ์โฟโด้ไคโอด สามารถตอบสนองความเร็วได้ถึงหลาย GHz จึงไม่มีปัญหาในการใช้งาน การเปรียบเทียบคุณสมบัติต่างๆ ของโฟโด้ไคโอด กับอวาลานซ์-โฟโด้ไคโอด แสดงดังตาราง

หัวข้อ \ อุปกรณ์รับแสง	PD	APD
Quantum Efficiency	~ 80 %	~ 80 %
ความไวการรับแสง (1)	-15 ~ 20 dbm 0	-30 ~ 40 dbm 0
ความเร็วการตอบสนองความถี่	~หลาย GHz	~หลาย GHz
อัตราขยาย	1	500
ค่าแรงดันไฟฟ้าที่ทำงาน	0 ~ 20 V	30 ~ 200 V

(1) : เป็นค่าตรง Code Error Rate เป็น 10^{-11}

เอกสารนี้เป็นเอกสารที่ส าร่างที่ 2.1 การเปรียบเทียบคุณสมบัติของอุปกรณ์รับแสง ให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.9 เส้นใยแสง(FIBER OPTIC)

เนื่องจากความต้องการสำหรับ การสื่อสารมีจำนวนเพิ่มขึ้นอย่างรวดเร็วทั่วโลก ตัวนำลวดทองแดงที่ใช้ อยู่ไม่เพียงแต่จะมีราคาแพงมากเท่านั้น ข้อมูลที่เกี่ยวกับลวดตัวนำยังมีไม่พอดีกด้วย ข้อจำกัดทางความถี่ของ ระบบตัวนำลวดทองแดง มีค่าประมาณ 1 MHz ซึ่งยังไม่เพียงพอสำหรับ การสื่อสารแบบความเร็วสูง(High Speed Communication) เส้นใยแสงมีน้ำหนักเบาและมีคุณสมบัติทางความถี่สูง กล่าวคือประมาณ 40 GHz และ ไม่มีการรบกวน จากการแผ่รังสีของคลื่นแม่เหล็กไฟฟ้า ดังนั้นเส้นใยแสงจึง ได้รับความนิยมนอย่างมาก

ตัวอย่างต่อไปนี้แสดงให้เห็นข้อดีของการใช้เส้นใยแสง

1. มีน้ำหนักเบาและไม่เป็นสนิม ซึ่งเหมาะมากสำหรับใช้งานในยานอวกาศและรถยนต์
2. เส้นใยแสง 1 เส้น สามารถที่จะมีช่องสัญญาณเสียงได้มากเท่ากับ 1,500 คู่สาย
3. ความห่างของตัวขยายสัญญาณ สำหรับเส้นใยแสง มีค่าตั้งแต่ 35 ถึง 80 กิโลเมตร ซึ่งตรงข้ามกับ สายธรรมดา ซึ่งมีค่าตั้งแต่ 1 ถึง 1.5 กิโลเมตรเท่านั้น
4. เส้นใยแสงจะไม่มีการรบกวนจากฟ้าแลบและการแผ่รังสีของคลื่นแม่เหล็กไฟฟ้า

2.9.1 เส้นใยแสง

การผลิตสร้างเส้นใยแสงขั้นพื้นฐานนั้นเป็นเรื่องที่ยุ่งยาก สามารถอธิบายได้พอสังเขป คือ หลอดควอตซ์ ที่ถูกทำให้บริสุทธิ์ แล้วจะถูกเติมด้วยก๊าซรวม ซิลิกอนเตตระคลอไรด์, เซอร์มาเนียมเตตระคลอไรด์, ฟอสฟอรัส ออกซีคลอไรด์) หลอดซึ่งมีความยาวประมาณ 4 ฟุต และเส้นผ่าศูนย์กลางประมาณ 1 นิ้ว จะถูกตั้งที่เครื่องกลึง และก๊าซเหล่านั้นก็จะถูกฉีดเข้าไปในหลอดที่กลึงนั้น หลอดจะถูกหมุนไปอยู่บนเปลวไฟ ที่อุณหภูมิประมาณ 1,600 °F การเผาด้วยก๊าซจะทำให้เกิดตะกอนขึ้นภายในหลอด แล้วความร้อนจะถูกเพิ่มเป็นประมาณ 2,100 °F เพื่อให้หลอมเหลวและยุบหลอดให้เหลือประมาณ 13 มิลลิเมตรแท่งควอตซ์ซึ่งผ่านขบวนการ Modified Chemical Vapor Deposition(MCVD) แล้วจะถูกวางในแนวตั้งในหอคึง(Drawing Tower) ซึ่งจะถูกให้ความร้อนต่ออีก (2200 °F) และถูกดึงลงด้านล่าง โดยหลักการของการหลอมเหลว ควบคุมด้วยคอมพิวเตอร์ และขบวนการการดึง เพื่อจะทำให้ได้เส้นใยแสงคุณภาพสูง มีความยาวประมาณ 6.25 กิโลเมตร และเส้นผ่าศูนย์กลางประมาณ 125 ไมโครเมตร ศูนย์กลางซึ่งถูกเรียกว่า แกน(หรือ Core เส้นผ่าศูนย์กลาง 8 ไมโครเมตร) จะถูกล้อมรอบด้วยควอตซ์ ที่บริสุทธิ์น้อยกว่าซึ่งถูกเรียกว่า ชั้นคลุม(หรือ cladding ขอบเขตประมาณ 117 ไมโครเมตรซึ่งเกิดขึ้นระหว่าง ขบวนการ MCVD)

โดยพื้นฐานแล้วเส้นใยแสงประกอบด้วย 2 ชั้นใหญ่ ๆ คือ แกนนำแสง (50 ไมโครเมตร) และชั้นปกคลุม ชั้นปกคลุมจะประพาดตัวเป็น ตัวกลางของครรชนหักเห และยอมให้แสงถูกส่งผ่านแกน เพื่อไปยังอีกปลาย อีกด้านหนึ่ง โดยที่มิเกิดการลดทอนและความเพี้ยนน้อยมาก ซึ่งแสงถูกใส่เข้าไปในเส้นใยแสง และชั้นปกคลุมจะทำให้แสงหักเหหรือสะท้อน ในรูปแบบที่ซิกแซก ตลอดความยาวของแกนขบวนการ สามารถที่จะเป็นไปได้ เพราะว่า มุมตกกระทบและมุมสะท้อนมีค่าเท่ากัน แสงซึ่งถูกใส่เป็นมุมแหลมจะชนกับชั้นปกคลุมและจะสูญเสียในสารที่ทำชั้นปกคลุมเส้นใยแสงซึ่งถูกสร้างเสร็จเรียบร้อยแล้วจะประกอบด้วย

1. Core-Quartz
2. Cladding-Silica

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3. Jacket-Acrylic
4. Buffer Jacket
5. Strength Member
6. Outer Jacket

2.9.2 คุณสมบัติของเส้นใยแสง

คุณสมบัติของการส่งแสงผ่านเส้นใยแก้วขึ้นกับปัจจัยหลายประการ คือ


1. องค์ประกอบของเส้นใยแสง
2. จำนวนและชนิดของแสงที่ใส่เข้าไปเส้นใยแสง
3. เส้นผ่าศูนย์กลางและความยาวของเส้นใยแสง

องค์ประกอบของเส้นใยแสงจะเป็นตัวกำหนดครรชนีหักเห ขบวนการซึ่งเรียกว่าการเจือสาร(doping) สารอื่นจะถูกใส่เข้าไปเพื่อที่จะให้เปลี่ยนครรชนีหักเหในเส้นใยแสงเดี่ยว ซึ่งมีครรชนีของแกน n_1 และครรชนีของผิวหน้า(ชั้นปกคลุม) n_2 (โดยทั่วไป $n_1 = 1.48$ และ $n_2 = 1.46$)



รูปที่ 2.54 เส้นใยแสงเดี่ยว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Optical Fiber

รูปที่ 2.55 การประกอบของเส้นใยแก้วในสำนักงาน

คุณสมบัติหนึ่งของเส้นใยแสงคือ รูปแบบของการทำงาน (Mode Of Operation) คำว่า "รูปแบบ" ในที่นี้ หมายถึง การอธิบายการกระจายพลังงานผ่านตัวกลาง โดยใช้คณิตศาสตร์ จำนวนรูปแบบของเส้นใยแสงเดี่ยวสามารถมีค่าต่ำถึง 1 หรือมีค่าสูงได้ถึง 100,000 นั่นคือ เส้นใยแสงหนึ่ง ๆ สามารถมีทางเดินสำหรับแสงหนึ่งรังสีหรือแสงรังสี จากคุณสมบัตินี้จึงเป็นที่มาของรูปแบบเดี่ยว (Single Mode) และหลายรูปแบบ (Multimode) ดังรูปที่ 2.56

Refractive Index Profile เป็นความสัมพันธ์ระหว่างครรรชนีทั้งหลาย ซึ่งมีอยู่ในแกนและชั้นปกคลุมของเส้นใยแสง ความสัมพันธ์นี้สามารถกล่าวง่าย ๆ คือ "แสงจะมีการเปลี่ยนแปลงความเร็วเมื่อมันผ่านจากตัวกลางหนึ่งไปยังอีกตัวกลางหนึ่ง" จากความสัมพันธ์นี้สามารถแบ่งออกเป็น 2 ครรรชนี คือ

1. ครรรชนีขั้น (Step Index)
2. ครรรณีราบ (Graded Index)


ครรรณีขั้นเป็นครรรณีที่มีการเปลี่ยนแปลง อย่างทันทีทันใด จากแกนไปชั้นปกคลุม เช่น แกนซึ่งมีครรรณีคงที่ (1.48) และชั้นปกคลุมซึ่งมีครรรณีคงที่ (1.46) ค่านี้จะลดลงเรื่อย ๆ จนกระทั่งมันมาถึงครรรณีของชั้นปกคลุม นั่นคือ โกลัศวิหหน้าจากส่วนต่าง ๆ เหล่านี้ สามารถแบ่งเส้นใยแสงเป็น 3 แบบ คือ

1. เส้นใยแสงครรรณีขั้นหลายรูปแบบ (Multimode Step-Index Fiber)
2. เส้นใยแสงครรรณีราบหลายรูปแบบ (Multimode Graded-Index Fiber)
3. เส้นใยแสงครรรณีขั้นรูปแบบเดี่ยว (Singlemode Step-Index Fiber)

เส้นใยแสงครรรณีขั้นหลายรูปแบบ มีแกนซึ่งมีเส้นผ่าศูนย์กลางตั้งแต่ 100 ถึง 970 ไมโครเมตร ด้วยเหตุที่แกนมีเส้นผ่าศูนย์กลางที่ใหญ่ จึงมีเส้นทางสำหรับให้แสงผ่านได้หลายเส้นทาง (Multimode) เพราะฉะนั้น รังสีแสงที่เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เคลื่อนที่เป็นเส้นตรง จึงมาถึงปลายก่อนรังสีอื่น ๆ ซึ่งเคลื่อนที่แบบซิกแซก ความแตกต่างกันในเรื่องความยาวของเวลานั้นทำให้ได้แสงมากมายที่ทางออก ซึ่งเรียกว่าการกระเจิง(Modal Dispersion) นี้เป็นแบบหนึ่งของความเพี้ยนของสัญญาณซึ่งเป็นตัวจำกัดแบนด์วิธของเส้นใยแสง

เส้นใยแสงธรรมดาหลายรูปแบบเป็นแบบที่ปรับปรุงมาจากเส้นใยแสงธรรมดาขั้นพื้นฐานหลายรูปแบบ การเคลื่อนที่ของแสงที่แกนจะช้ากว่าแสงที่บริเวณผิวหน้า เพราะว่าแสงจะเคลื่อนที่ได้เร็วขึ้น เมื่อผ่านตัวกลางที่มีค่าดัชนีหักเหต่ำกว่า เพราะฉะนั้นรังสีแสงทั้ง 2 อัน จะมาถึงทางออกเกือบจะเป็นเวลาเดียวกัน ด้วยเหตุที่มีการลดการกระเจิงนั่นเอง โดยทั่วไปเส้นใยแสงธรรมดาหลายรูปแบบ จะมีเส้นผ่าศูนย์กลางของแกนอยู่ในช่วงตั้งแต่ 50 ถึง 85 ไมโครเมตร และเส้นผ่าศูนย์กลางของชั้นปกคลุม 125 ไมโครเมตร



รูปที่ 2.56

A. การเปรียบเทียบรูปแบบและดัชนีหักเห

B. การแพร่ในเส้นใยแสงและ Modal Dispersion


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังกล่าวมาแล้วข้างต้น เป็นที่ทราบว่ปัจจุบันนี้เส้นใยธรรมชาติขึ้นรูปแบบเคียว เป็นที่นิยมใช้กันมากที่สุด ในระบบการสื่อสารแบบช่องสัญญาณกว้าง เส้นใยชนิดนี้รังสีสามารถที่จะเคลื่อนที่ โดยใช้ช่องทางเคียวเท่านั้น เพราะฉะนั้นการกระเจิง จึงเป็นศูนย์เส้นผ่าศูนย์กลางของแกนของเส้นใยชนิดนี้อยู่ในช่วงตั้งแต่ 5 ไมโครเมตร ถึง 10 ไมโครเมตร(เส้นผ่าศูนย์กลางมาตรฐานของชั้นปกคลุม คือ 125 ไมโครเมตร) คุณสมบัติบางประการ ของ เส้นใยรูปแบบเคียว คือ

1. แบนด์วิธมีค่าตั้งแต่ 50 ถึง 100 GHz/km
2. อัตราการสื่อสารแบบดิจิทัล เกินกว่า 2,000 Mbyted
3. ใช้งานได้มากกว่า 100,000 ช่องสัญญาณเสียง
4. ความยาวคลื่นของแสง มีค่าใกล้เคียงเส้นผ่าศูนย์กลางของแกน เพราะฉะนั้นมีความสามารถทาง ความถี่มากขึ้น
5. ค่า Mode Field Diameter (MFD) มีค่ามากกว่าเส้นผ่าศูนย์กลางแกน

2.10 การสูญเสียในเส้นใยแสง(LOSS FIBER OPTIC)

ในระบบการสื่อสารด้วยเส้นใยแสง มีองค์ประกอบสำคัญ 2 อัน ที่จะกำหนดความเร็วในการส่ง(Transmission Speed) และระยะห่างของการถ่ายทอคสัญญาณ(Repeater Span) องค์ประกอบเหล่านั้นคือ การสูญเสีย แสงกับแบนด์วิธของการส่ง(Transmission Band Width) การสูญเสียแสง(Optical Loss) เป็นตัวบอกให้ทราบ ว่ากำลังของแสงที่เดินทางไปในเส้นใยแสงนั้นจะลดลงไปจากเดิมเท่าไร ซึ่งการสูญเสียแสงนี้ยังมีค่าน้อยเท่าไร จะทำให้สามารถส่งสัญญาณแสงได้ไกลมากยิ่งขึ้น การสูญเสียแสงแบ่งออกตามความแตกต่าง ของโครงสร้างที่ เกิดขึ้นได้ เป็นการสูญเสียอยู่ในตัว ของเส้นใยแสงเอง(Fixed Loss) และการสูญเสียที่เพิ่มขึ้นมา(Addition Loss) เมื่อคอนนำเส้นใยแสง ไปใช้ในระบบการสื่อสาร สาเหตุที่ทำให้เกิดการสูญเสียแสงแสดงดังรูป 2.57



รูปที่ 2.57 สาเหตุต่าง ๆ ที่ทำให้เกิดการสูญเสียแสง

จากรูปที่ 2.57 เห็นว่าการสูญเสียที่มีอยู่ในตัว ของเส้นใยแสงเองนั้น เกิดจากสาเหตุต่าง ๆ ได้แก่ การดูด แสง (Absorption Loss), การกระจัดกระจายแสงแบบเรย์ลี(Rayleigh Scattering Loss) การกระจัดกระจายแสง (Scattering Loss) ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจากความไม่สม่ำเสมอของโครงสร้าง(Ununiformity Loss) ส่วนการสูญเสียที่เพิ่มขึ้นมานั้น เกิดจากสาเหตุต่าง ๆ ได้แก่ การงอโค้งของเส้นใยแสง(Bending Loss) ,การงอโค้งแบบ(Microbending Bending Loss) การต่อเส้นใยแสง(Conection Loss ได้แก่ การสูญเสียจากการสะท้อนกลับของแสงจากการที่แสงกระจายแสง), การเชื่อมต่อแสงระหว่างอุปกรณ์คั่นกำเนิดแสง หรืออุปกรณ์รับแสงกับเส้นใยแสง(Coupling loss) ต่อไปนี้จะอธิบายถึงรายละเอียดของสาเหตุต่าง ๆ ของการเกิดการสูญเสียแสง

2.10.1 การสูญเสียแสงที่เกิดจากการดูดแสง(Absorption loss)


การสูญเสียแสงที่เกิดจากการดูดแสงนี้ เป็นลักษณะทำนองเดียวกัน กับม่านสีดำที่ดูดแสงได้ดี กล่าวคือ สารที่ใช้ผลิตเส้นใยแสงจะเป็นตัวดูดแสงที่เดินทางในเส้นใยแสง แล้วเปลี่ยนเป็นการสูญเสียทางความร้อนโดยทั่วไปแล้วจะมีการดูดแสงอันเนื่องมาจากแก้วเอง(สารที่ใช้ผลิตเส้นใยแสง) และเนื่องมาจากสารอื่นที่เจือปนอยู่ในแก้ว (Impurity)

สำหรับการสูญเสียจากการดูดแสงของแก้วนั้น มันจะดูดแสงอุตราไวโอเลต(Ultraviolet) กับแสงอินฟราเรด(Infrared) การดูดแสงอุตราไวโอเรดนั้น จะดูดมากที่สุดที่ความยาวคลื่นใกล้กับ 0.1 pm และการดูดแสงอินฟราเรดจะดูดมากที่สุดที่ความยาวคลื่นใกล้กับ 10 pm ส่วนที่ความยาวคลื่นอื่น ๆ นั้น การสูญเสียจากการดูดแสงจะลดลงอย่างมาก ดังแสดงในรูป 2.58 จะเห็นว่าจากความยาวคลื่นประมาณ 1.0 pm ไปจนถึงประมาณ 1.6 pm การสูญเสียจะตกลงเป็นเสมือนหุบเขา(Valley)

การสูญเสียจากการดูดแสง อันเนื่องมาจากสารแปลกปลอม(Impurity) ปนอยู่ในตอนแรกทีพัฒนาเส้นใยแสงใหม่ ๆ นั้น ปรากฏว่าส่วนใหญ่เป็นไอออน(Ion) ของโลหะต่าง ๆ เช่น ไอออนของเหล็ก ไอออนของทองแดง และอื่น ๆ แต่ต่อมาเทคนิคในการทำให้การสูญเสียแสงต่ำลง ได้พัฒนาไปมากสามารถกำจัดไอออน ของโลหะออกไปได้ใน ปัจจุบันส่วนใหญ่เป็น ไฮดรอกซิลไอออน(Hydroxyl Ion : OH-) นั่นคือ กล่าวได้ว่าประวัติศาสตร์ของการทำให้การสูญเสียแสงที่มีอยู่ในเส้นใยแสงให้มีค่าน้อยนั้น เป็นการกำจัดการสูญเสียเนื่องจากการดูดแสงอันเนื่องมาจากไอออนของโลหะและไฮดรอกซิลไอออนเหล่านี้นั่นเอง ในรูปที่ 2.58 จะเห็นว่าแสดงการสูญเสียแสงที่ความยาวคลื่นค่าต่าง ๆ ของแสงในเส้นใยแสงที่ทำด้วยแก้ว ตัวเลข ค.ศ. ที่ค่าสูญเสียสูงสุดต่าง ๆ นั้นบอกให้ทราบถึงประวัติศาสตร์ของการทำให้การสูญเสียแสงน้อยลง ค่าสูญเสียสูงสุดที่ความยาวคลื่น 0.94 pm, 1.24 pm และ 1.38 pm นั้น เป็นการสูญเสียที่เกิดจากการดูดของไฮดรอกซิลไอออน ที่กล่าวข้างบนและตรงส่วนที่เป็นหุบเขา(เรียกว่า Window ของเส้นใยแสง) บริเวณใกล้ ๆ กับความยาวคลื่น 0.85 pm , 1.3 pm และ 1.55 pm (เรียกว่า Window ที่ 1, ที่ 2, ที่ 3) นั้นมีการสูญเสียแสงต่ำ ซึ่งนำมาใช้ในการสื่อสารด้วยเส้นใยแสง

2.10.2 การสูญเสียแสงจากการกระจัดกระจายแสงแบบเรย์ลี(Rayleigh Scattering Loss)

การสูญเสียแบบนี้เป็นปรากฏการณ์ที่เกิดขึ้นเมื่อแสงไปกระทบกับวัตถุที่มีขนาดใกล้เคียงกับความยาวคลื่น แล้วทำให้แสงนั้นแตกกระจัดกระจายออกไป ในทิศทางต่าง ๆ ตัวอย่างของปรากฏการณ์เช่นนี้ คือการที่เรามองเห็นท้องฟ้าเป็นสีน้ำเงิน, และมองเห็นท้องฟ้าเป็นสีแดงตอนตะวันตกดินนั้นเกิดจากการแตกกระจายของแสง ผู้ที่ทำการอธิบายปรากฏการณ์การแตกกระจายของแสงนี้คือ นักฟิสิกส์ชื่อ Rayleigh เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.58 คุณสมบัติการสูญเสียแสงจากการดูดแสงของเส้นใยแสงที่ทำด้วยแก้ว

สำหรับการผลิตเส้นใยแสงนั้น ทำได้โดยการให้ความร้อนประมาณ 2,000 °C แก่แท่งแก้ว ซึ่งเรียกว่า PREFORM ที่มีขนาดเส้นผ่าศูนย์กลางจากหลายมิลลิเมตร ไปจนถึงหลายสิบมิลลิเมตร จากนั้นจึงทำการดึงแท่งแก้วให้เป็นเส้นใยแสงขนาดเล็ก และในตอนนี้ต้องทำให้เส้นใยแสงนั้น มีอุณหภูมิลดลงจาก 2,000 °C เป็นอุณหภูมิห้องประมาณ 20 °C อย่างรวดเร็ว โดยการทำเช่นนี้จะทำให้ความไม่สม่ำเสมอของความหนาแน่นที่เกิดขึ้นตอนให้ความร้อน 2,000 °C (หรือนั่นคือ ความไม่สม่ำเสมอของค่าดัชนีการหักเห) ตกค้างอยู่ในเส้นใยแสงและเป็นสาเหตุทำให้เกิดการกระจายแสง ขึ้นในเส้นใยแสง จัดเป็นสาเหตุการเกิดการสูญเสียแสงที่หลีกเลี่ยงไม่ได้ ในขั้นตอนการผลิต ถือเป็น การสูญเสียแสงที่มีประจำอยู่ในตัวของเส้นใยแสง ขนาดของการกระจายแสงจะเป็นสัดส่วนกลับกับความยาวแสง ยกกำลัง 4 ด้วยเหตุนี้ จะเห็นว่าในรูปที่ 2.58 ความยาวคลื่นไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แสงที่เดินทางยังมีค่ามาก การกระจายแสงจะมีค่าน้อยลง ยกตัวอย่างเช่น เมื่อความยาวคลื่นเป็น 1 pm ค่าการสูญเสียแบบเรย์ลี จะมีค่าประมาณ 1 dB/Km และเมื่อความยาวคลื่นเป็น 1.6 pm ค่าการสูญเสียแบบเรย์ลี จะมีค่าประมาณ 0.1 dB/Km นอกจากนี้ขนาดของการกระจายแสง ยังเป็นสัดส่วนโดยตรงกับอุณหภูมิในตอนที่ทำการดึงพรีฟอร์มให้ เป็นเส้นใยแสง ถ้าหากสามารถทำให้อุณหภูมิต่ำได้ การสูญเสียแบบเรย์ลีจะน้อยลง ยกตัวอย่างเช่น อุณหภูมิความร้อนที่ใช้ในการดึงแก้วไฟเบอร์ ที่มีสารฟลูออไรด์ (Fluoride) ปนอยู่มีค่าประมาณ 700 °C ทำให้การสูญเสียแบบเรย์ลีมีค่าเป็นของแก้วไฟเบอร์ธรรมดาซึ่งกว่านั้น สำหรับแก้วไฟเบอร์ที่มีสารฟลูออไรด์ ปนอยู่ยังทำให้การสูญเสียแสงที่เกิดจากการดูดแสงอินฟราเรดเลื่อนต่ำออกไปในย่านที่มีความยาวคลื่นมากขึ้น ดังแสดงในรูปที่ 3 ของรูปที่ 2.58 จากข้อคิดนี้ร่วมกับการสูญเสียแบบเรย์ลีที่มีค่าต่ำลงดังกล่าวข้างบน ทำให้สามารถได้เส้นใยแสงที่มีการสูญเสียต่ำมาก คือประมาณ 10^{-3} dB/Km (0.001 dB/Km)

2.10.3 การสูญเสียจากการกระจายแสงอันเนื่องมาจากความไม่สม่ำเสมอของโครงสร้างในเส้นใยแสง

(Ununiformity Loss)

สำหรับเส้นใยแสงที่สร้างขึ้นมาจริง ๆ นั้น จากสาเหตุต่าง ๆ ในการสร้างทำให้ไม่สามารถได้เส้นใยแสงที่มีลักษณะกลม 100 % นอกจากนั้นคอร์ (Core) และแคลด (Clad) ที่ประกอบกันเป็นเส้นใยแสงก็ไม่สามารถทำให้ได้ ลักษณะรูปทรงกระบอกที่สม่ำเสมออย่างสมบูรณ์ตลอดความยาวของเส้นใยแสงได้ กล่าวคือ ตรงรอยต่อของคอร์กับแคลดนั้นจะไม่สม่ำเสมอตลอด กล่าวคือจะมีลักษณะคล้ายถนนขรุขระ เมื่อมีรอยต่อไม่เรียบสม่ำเสมอ เช่นนี้จะทำให้เกิดการกระจายของแสง ดังแสดงในรูปที่ 2.57 ทำให้แสงบางส่วนไม่สามารถเดินทางไปในคอร์ ได้กระจายออกไปข้างนอก ดังนั้นรอยต่อที่ไม่เรียบสม่ำเสมอ จะทำให้แสงที่เดินทางเกิดการสะท้อนกลับ อย่างสะเปะสะปะทำให้การสูญเสียแสงเพิ่มขึ้น การสูญเสียแสงเช่นนี้เรียกว่าการสูญเสียจากการกระจายแสงเนื่อง มาจากความไม่สม่ำเสมอของโครงสร้างในเส้นใยแสง

2.10.4 การสูญเสียจากการกระจายแสงอันเนื่องมาจากการงอโค้งเส้นใยแสง (Bending Loss)


เป็นการสูญเสียที่เกิดขึ้นเมื่อ เส้นใยแสงถูกทำให้งอโค้งไป สำหรับการงอโค้งเส้นใยแสง ดังแสดงรูปที่ 2.57 แสงที่มีมุมงอโค้งมากกว่ามุมวิกฤติแล้วแสงนั้น จะกระจายออกไปนอกคอร์ทำให้เกิดการสูญเสียขึ้น ดังนั้นในการออกแบบระบบการสื่อสารด้วยเส้นใยแสง ซึ่งจะได้กล่าวถึงในภายหลังนั้นจะต้องระมัดระวังอย่าให้เกิดมีการงอเส้นใยแสงเป็นส่วนโค้งที่มีรัศมีเกินกว่ารัศมีที่ยอมให้งอโค้งได้ เช่น ไม่นเกิน 40 ม.ม. เป็นต้น

2.10.5 การสูญเสียที่เกิดจากการงอโค้งแบบไมโครเบนดิง (Micro Bending)

เป็นการสูญเสียที่เกิดจาก การที่มีแรงกดที่ไม่สม่ำเสมอ มากระทำต่อด้านข้างของเส้นใยแสง ทำให้แกนของเส้นใยแสงบิดงอไปเล็กน้อย (ประมาณ 2,3 pm) เป็นเหตุให้การสูญเสียเพิ่มขึ้น (การสูญเสียนี้เรียกว่า Micro Bending Loss) ด้วยเหตุนี้ในการออกแบบโครงสร้างเส้นใยแสง จะต้องทำการป้องกันแรงกด จากทางด้านข้าง เช่น ทำชั้น (Layer) ป้องกันการกระแทกหุ้มเส้นใยแสง เป็นต้น

2.10.6 การสูญเสียที่เกิดจากการต่อเส้นใยแสง(Connection Loss)

การต่อเส้นใยแสงนั้น คล้ายกับการต่อท่อของน้ำประปาหรือท่อแก๊ส กล่าวคือ ต้องต่อเข้ากันให้ดีไม่ให้น้ำประปาหรือแก๊ส ที่อยู่ข้างในท่อรั่วออกไปข้างนอก กรณีที่ทำการต่อเส้นใยแสง 2 เส้นเข้าด้วยกันนั้น อันดับแรก จำเป็นต้องทำการปรับคอร์ทั้งสองที่แสงเดินทางผ่าน ให้ตรงกันพอดี ถ้าหากว่าคอร์ทั้งสองต่อกันไม่สนิทอย่างสมบูรณ์นั้น แสงที่ออกจากคอร์ด้านหนึ่ง บางส่วนของมันจะไม่เข้าไปในคอร์อีกด้านหนึ่ง แต่กระจายออกไปข้างนอก ทำให้เกิดการสูญเสียสาเหตุ การเกิดการสูญเสียอย่างนี้ กล่าวคือ มีทั้งการคลาดเคลื่อนของแกนของคอร์และอื่น ๆ แต่สำหรับค่าการสูญเสียในส่วนนี้ส่วนใหญ่ จะมาจากการคลาดเคลื่อนของแกนของคอร์ หนึ่งตรงส่วนที่ทำการต่อนั้น กรณีที่มีช่องว่าง(GAP) เพียงเล็กน้อยจะทำให้เกิดการสูญเสียจากการสะท้อนกลับ ถ้าหากช่องว่างโตมากขึ้นกว่านี้ จะเกิดการสะท้อนกลับที่เรียกว่า เฟรสเนลรีเฟล็กชัน(Fresnell Reflection)



รูปที่ 2.59 ภาวะต่าง ๆ ของการสูญเสียที่เกิดจากการต่อเส้นใยแสง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.10.7 การสูญเสียจากการเชื่อมต่อระหว่างเส้นใยแสงกับอุปกรณ์กำเนิดแสงและอุปกรณ์รับแสง (Coupling Loss)

แสงที่ปล่อยออกจากอุปกรณ์ต้นกำเนิดแสงนั้น มีเงื่อนไขในการที่จะป้อนแสงเข้าไปในเส้นใยแสง ดังที่ได้กล่าวมาแล้วนั่นคือ ค่า NA (Numerical Aperture) กรณีที่ใช้อุปกรณ์ต้นกำเนิดแสงได้แก่ เลเซอร์ไดโอด หรือ แอลอีดี จะมีความแตกต่างกัน ทางความกว้างของลำแสงที่ปล่อยออกมาจากต้นกำเนิดแสง ซึ่งจะได้กล่าวถึงรายละเอียดภายหลัง แม้จะใช้เลนส์รวมแสงแล้วก็ตาม เลเซอร์ไดโอด จะมีการสูญเสียของการเชื่อมต่อแสงน้อยกว่า นอกจากนั้น โครงสร้างของเส้นใยแสงที่จะถูกป้อนแสงเข้าไบนั้น ขนาดเส้นผ่าศูนย์กลางของคอร์ของเส้นใยแสงแบบ SM และแบบ GI จะมีค่าต่างกันทำให้ขนาดของการสูญเสียของการเชื่อมต่อแสงมีค่าต่างกันไปด้วย เกี่ยวกับการสูญเสียของการเชื่อมต่อแสงระหว่างเส้นใยแสงกับอุปกรณ์รับแสงนั้น เส้นใยแสงที่มี NA มากนั่นคือ แสงที่ออกจากเส้นใยแสงแบบ GI จะมีลำแสงกว้างกว่าลำแสงที่ออกจากเส้นใยแสงแบบ SM ทำให้การสูญเสียแสงมีมากกว่า



บทที่ 3

หลักการออกแบบวงจร

3.1 คำนำ

ในการออกแบบวงจรจะออกแบบเป็นส่วนๆ เพื่อที่จะเข้าใจได้ง่ายจะแสดงเป็นวงจรและบล็อกไดอะแกรม การออกแบบจะอาศัยหลักของความเป็นจริงที่เป็นไปได้ โดยอาศัยแหล่งข้อมูลอ้างอิงถึงวงจรการทำงาน ซึ่งแต่ละส่วนจะนำมารวมกันเป็นวงจรที่สมบูรณ์ ประกอบด้วย


1. การออกแบบวงจรภาคส่ง
2. การออกแบบวงจรภาครับ

3.2 การออกแบบวงจรภาคส่ง


สามารถแยกได้เป็น 2 ส่วน คือ

3.2.1 ภาคส่งทางด้านไฟเบอร์ออปติก


การออกแบบวงจรภาคส่งนี้ ใช้สำหรับส่งสัญญาณดิจิทัล และทำการมอดคูเลทกับแสง โดยใช้สัญญาณดิจิทัลมาสวิทช์แหล่งกำเนิดแสงให้เปิด-ปิดวงจรที่ใช้ จึงเป็นวงจรแบบสวิทช์ซึ่งลักษณะการสวิทช์ทำได้ 2 ลักษณะคือ สวิทช์กระแสและสวิทช์แรงดัน เนื่องจากกำลังขาออกที่แหล่งกำเนิดแสงส่งออกมาขึ้นขึ้นอยู่กับ กระแสที่ไหลผ่านตัวกำเนิดแสง ถ้ากระแสมากกำลังขาออกที่ได้ก็จะสูงดังนั้นเพื่อให้ได้กำลังขาออกสูง จึงต้องไปแอสด้วยกระแสที่สูง สำหรับการสวิทช์กระแสเมื่อกระแสสูงตัวความต้านทานโหลดที่ใช้จะต้องทนกำลังได้สูง แต่การใช้กำลังไฟจะมีแค่ในช่วงที่แหล่งกำเนิดแสงเปิด(ON) เท่านั้น ส่วน การสวิทช์แรงดันถ้าไบแอสด้วยแรงดันที่เท่ากันแล้ว จะได้กระแสที่ไหลผ่านแหล่งกำเนิดแสงสูงกว่า เพราะตัวความต้านทานโหลด จะมีกระแสไหลผ่านตลอดเวลาไม่ว่าจะเป็นช่วงเปิดหรือช่วงปิด(OFF)



รูปที่ 3.1 บล็อกไดอะแกรมภาคส่งไฟเบอร์ออปติก



รูปที่ 3.2 การสวิตช์กระแส




รูปที่ 3.3 การสวิตช์แรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แหล่งกำเนิดแสงที่ใช้ในโครงการานนี้จะเป็นเลเซอร์ไดโอดข้อดีของเลเซอร์ไดโอด เมื่อเทียบกับแอลอีดี คือมีเอ๊าท์พุทสูงมีแบนด์วิธกว้าง สำหรับข้อเสียนั้นคือวงจรขับจะยุ่งยากกว่าและความเป็นเชิงเส้นจะด้อยกว่า

3.2.2 ภาคส่งทางด้านพีซีเอ็ม

การทำงานในส่วนของพีซีเอ็ม เมื่อมีสัญญาณอนาลอกเข้ามา จะถูกวงจรแอมป์เปิดแอนด์โฮล์ด ทำหน้าที่ตัดสัญญาณให้มีโวลเตจอยู่ในช่วง 0-5 โวลต์โดยใช้ซีเนอร์ไดโอดต่อร่วมกับไอซีออปแอมป์สัญญาณที่ได้จะเป็นพีเอเอ็ม นำไปเข้าเป็นอินพุทของวงจรถูคิคอนเวอร์เตอร์ ซึ่งจะเป็ไอซีสำเร็จรูป ซึ่งมีอินพุทจำนวนหลายช่องแต่ในโครงการานนี้จะใช้เพียง 4 ช่องสัญญาณเท่านั้น โดยมีมัลติเพล็กซ์เป็นตัวควบคุมสัญญาณแต่ละช่อง เมื่อมีสัญญาณอินพุทเข้ามาหลายช่อง และผ่านเอพูคิคอนเวอร์เตอร์ จะได้ออกมาเป็นสัญญาณดิจิทัล เป็นข้อมูลแบบขนาน มาอยู่ที่เอ๊าท์พุทแบบขนาน(Parallel output) ข้อมูลจะถูกเปลี่ยนไปเป็นอนุกรม (Serial Data) ส่งออกไปเป็น เอ๊าท์พุท ส่วนวงจรคล็อก(Clock) จะผลิตความถี่เพื่อที่จะส่งให้วงจรต่างๆ ให้มีการทำงานที่ตรงกับความต้องการ ของแต่ละวงจรโดยแต่ละภาคของวงจร จะต้องมีการซิงโครไนซ์(Syncronize) กัน



รูปที่ 3.4 บล็อกไดอะแกรมภาคส่งของพีซีเอ็ม


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 การออกแบบวงจรภาครับ

สามารถแยกได้เป็น 2 ส่วน คือ

3.3.1 ภาครับทางด้านไฟเบอร์ออปติก

ภาครับสัญญาณจะมีบล็อกไดอะแกรม ดังรูปที่ 3.5 โฟโตไดโอดทำหน้าที่แปลงพลังงานแสงที่มาตกกระทบเป็นกระแสไฟฟ้า ถ้าพลังงานแสงที่โฟโตไดโอดได้รับมาก ก็จะทำให้กระแสที่เกิดขึ้นสูงตาม และพลังงานแสงนี้จะแรงหรืออ่อนขึ้นอยู่กับระยะความยาวของเส้นใยแสง ที่เชื่อมระหว่างภาคส่งกับภาครับ วงจรขยายภาคต้นจะทำหน้าที่แปลงกระแส ที่ได้จากโฟโตไดโอดให้เป็นแรงดันและขยาย ให้ได้สัญญาณขนาดใหญ่ พอกับความต้องการของวงจรขยายหลัก จากนั้นวงจรขยายหลักจะขยายสัญญาณนั้นต่อให้ได้ขนาดใหญ่พอสมควร แล้วนำสัญญาณนี้ไปเข้าคอมพิวเตอร์เพื่อที่จะได้สัญญาณทีทีแอล(TTL) ออกมา



รูปที่ 3.5 บล็อกไดอะแกรมภาครับไฟเบอร์ออปติก


วงจรขยายภาคต้นจะเป็นวงจรแบบทรานซิสเตอร์อิมพีแดนซ์ ซึ่งเปลี่ยนจากกระแสให้เป็นแรงดันส่งต่อเข้าไปในวงจรขยายหลัก กระแสที่ได้จากโฟโตไดโอดจะขึ้นอยู่กับกำลังของแสงที่โฟโตไดโอดได้รับและกำลังนี้จะขึ้นอยู่กับความยาวของเส้นใยแสง ถ้าสายยังยาว กำลังที่โฟโตไดโอดได้รับก็จะยิ่งต่ำ ดังนั้นเมื่อนำชุดรับไปใช้ในระยะทางต่าง ๆ สัญญาณที่ได้จากวงจรขยายภาคต้นก็จะมีขนาดต่าง ๆ กันไปตามความยาวของเส้นใยแสง ถ้าวงจรขยายหลักมีอัตราขยายคงที่แล้ว จะได้ขนาดของสัญญาณที่จะเข้าภาคคอมพิวเตอร์ มีขนาดใหญ่บ้างเล็กบ้างซึ่งทำให้ การแปลงกลับมาเป็นสัญญาณ ทีทีแอล มีควิตีไซเคิลผิดพลาดไปทำให้ข้อมูลผิด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พลาด อย่างไรก็ตาม สามารถแก้ไขได้โดยที่แต่ละจุดที่คิดตั้งนั้น จะปรับแรงดันอ้างอิงของคอมพิวเตอร์ ให้ได้สัญญาณออกที่ถูกต้อง
ที่ถูกต้อง

3.3.2 ภาครับทางด้านพีซีเอ็ม

การทำงานในภาครับจะออกแบบเป็นวงจรเชิงโครโมสเมื่อข้อมูล(Data) เข้ามาเป็นข้อมูลแบบอนุกรม (Serial Data) จะถูกเปลี่ยนเป็น ข้อมูลแบบขนาน(Parallel Data) โดยใช้ไอซีประเภท เอสไอพีโอ(Serial In Parallel Out หรือ SIPO) จะทำหน้าที่จัดเรียงข้อมูลให้เป็นข้อมูลแบบขนานอย่างเดิม การที่จะควบคุมข้อมูลให้ตรงกับสัญญาณอินพุตทางด้านส่งนั้น จะต้องทำการจัดช่องสัญญาณให้ตรงกัน(Demux) เมื่อสัญญาณข้อมูลแต่ละชุดเข้าไปในช่องสัญญาณจะถูกวงจรดิจิทัลคอนเวอร์เตอร์ เปลี่ยนสัญญาณข้อมูลที่เป็นสัญญาณข้อมูลแบบดิจิทัลกลับมาเป็นสัญญาณอนาลอกตามเดิมเหมือนกับสัญญาณที่ถูกป้อนมาทางอินพุตของภาคส่ง ซึ่งจะใช้ไอซีออปแอมป์เป็นตัวขยายและจัดรูปสัญญาณร่วมกับวงจรกรองความถี่ต่ำ(Low Pass Filter) ในภาครับวงจรค็อก(Clock) จะแตกต่างกับภาคส่งคือ จะมีวงจรเฟสล็อกลูป (Phase Lock Loop หรือ PLL) เป็นตัวควบคุมสัญญาณนาฬิกาที่ผลิตออกมาให้ตรงกับทางด้านภาคส่งโดยมีความสัมพันธ์กับสัญญาณอินพุตที่เข้ามา



รูปที่ 3.6 บล็อกไดอะแกรมภาครับของพีซีเอ็ม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

วงจรและผลการทดลอง

4.1 คำนำ


ในการทำงานของวงจรที่ใช้จริงจะมีการทดลองเป็นส่วนๆ แล้วจึงนำมาประกอบกันเป็นวงจรใหญ่ ในการทดลองจะมีการป้อนสัญญาณอินพุตเข้าไปแต่ละช่องสัญญาณแล้ว ให้ได้เอาต์พุตตามต้องการ ในการทดลองจะทำบนแผงทดลองก่อน เมื่อได้ผลตามต้องการจึงนำไปลงแผ่นปริ้นท์ (Print) เป็นวงจรจริง

4.2 วงจรการทำงานทางด้านภาคส่ง

เนื่องจากโครงงานชิ้นนี้ เน้นในการส่งสัญญาณเสียง ซึ่งเป็นความถี่ปานกลางจึงออกแบบให้มีความถี่ในช่วง 0.5-1.5 กิโลเฮิร์ต (Kilo Herze หรือ KHz.) เท่านั้นซึ่งเพียงพอที่จะสื่อสารกันได้

การทำงานจะใช้วิธีการมัลติเพล็กซ์ แบบแบ่งตามคาบเวลาหรือทีดีเอ็ม (Time Division Multiplex) สัญญาณแต่ละช่องจะผ่านกระบวนการตั้งแต่ผ่านตัวกรอง(Filter) การแซมปลิงจนถึงการเปลี่ยนจาก อนุภาค เป็นดิจิทัล การเข้าได้คด้วยรูปแบบที่กำหนดไว้แล้ว หลังจากนั้นก็ส่งผ่านตัวกลางคือไฟเบอร์ออปติก ไปยังเครื่องรับ ที่เครื่องรับจะมีการเปลี่ยนกลับคืนเป็นสัญญาณอนุภาคอย่างเดิม


วงจรทางด้านภาคส่งแสดงดังรูปที่ 4.1 แล้ว สัญญาณอินพุตจะมี 4 ช่องสัญญาณถูกทำการชิฟท์ (Shift) ให้มีโวลเตจอยู่ในช่วง 0 โวลต์ ถึง +5 โวลต์ แล้วจึงผ่านขบวนการแซมปลิงและโฮลด์ ด้วยไอซีเบอร์ LF 398 เข้าไปยังเอชดีคอนเวอร์เตอร์ เบอร์ ADC 0809 ซึ่งมีมัลติเพล็กซ์เซอร์(Multiplexer) ในตัว 8 ช่อง แล้วผ่านกระบวนการจัดเรียงข้อมูลจากขนานเป็นอนุกรม โดยมี เวิร์ดซิงค์(Word Synch) 1 บิต บิตแอดเดรส(Bit Address) แสดงว่าข้อมูลจากช่องไหน 2 บิต และบิตข้อมูล 8 บิต รวมทั้งหมด 11 บิต ต่อ 1 แซมเปิล



รูปที่ 4.2 วงจรแอมป์บัฟเฟอร์และโฮลด์


จากรูปที่ 4.2 ซีเนอร์ไดโอดจะทำการตัดสัญญาณที่มีโวลตเกิน 5 โวลต์และต่ำกว่า 0 โวลต์ ไอซีเบอร์ LF398 ทำหน้าที่เป็นวงจรแอมป์บัฟเฟอร์และโฮลด์ เอาท์พุทที่ได้จะเป็นสัญญาณพีเอเอ็มนำไปเข้าเป็นอินพุทของไอซีเบอร์ ADC 0809 วงจรสร้างสัญญาณแอมป์บัฟเฟอร์ สำหรับไอซีเบอร์ LF 398 ใช้สัญญาณเดียวกับสัญญาณเอาท์พุท

อินาเบิล(OutPut Enable) โดยได้มาจากไอซีเบอร์ 4017 ดีเคดเคาท์เตอร์(Decade Counter) โดยอินพุทคือกมมีความถี่ 166.66 กิโลเฮิร์ต




รูปที่ 4.3 วงจรจัดแอดเดรสของไอซีเบอร์ ADC 0809

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้เฉพาะในโครงการวิจัยเท่านั้น ไม่ให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.4 สัญญาณที่เกิดคิเล่ย์(Delay)


การใส่อินเวอร์เตอร์ (Inverter) ให้คิเล่ย์ก่อนจะเข้าแอนด์เกต(And Gate) นั้น เพื่อจำกัดพัลส์(Pulse) ที่เกิดจากการคิเล่ย์ (Delay) ของตัวนับ



รูปที่ 4.5 ไทม์มิ่งไดอะแกรมของไอซีเบอร์ 4017

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์โดยมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนการทำงานของไอซีเบอร์ซีเบอร์ ADC 0809 นั้นจะมีขาอินพุตอยู่ 8 ขา (IN0-IN7) โดยมี 3 บิต แอดเดรสเป็นตัวควบคุมว่าจะให้อินพุตอินพุตช่องไหนเข้าเนื่องจากจะใช้อินพุตเพียง 4 ช่อง จึงกำหนดให้ 3 บิตแอดเดรส เป็น 100 101 110 และ 111 โดยจะได้อินพุตจากการนำสัญญาณที่จุด c (รูปที่ 4.3) เป็นคล็อกของทริ-ฟลิปฟลอป (T Flip-Flop) เป็นบิตต่ำสุดของแอดเดรสเข้าที่ขาแอดเดรส A_0 และนำไปหารสองแล้วต่อเข้าที่ขาแอดเดรส A_1 ส่วนแอดเดรส A_2 นั้นต่อเข้าจุด V_{cc}




รูปที่ 4.6 ไทม์มิงไดอะแกรม(Timing Diagram) ของสัญญาณ

ส่วนสัญญาณเอาต์พุตที่เอาต์พุตเปิดซึ่งควบคุมให้อินพุตกวดิจิตอลคอนเวอร์เตอร์ส่งข้อมูลออกมาและจะนำไปป้อนเข้าวงจรแปลงข้อมูลจากขนานเป็นอนุกรมต่อไป


ส่วนสัญญาณที่ขาสตาร์ท(START) และแอดเดรสเลขอินพุตเปิด(Address Latch Enable หรือ ALE) ซึ่งจะเป็นตัวควบคุมให้เอาต์พุตเริ่มการคอนเวอร์ชัน(Conversion)โดยรับแอดเดรสที่ขาขึ้นของสัญญาณ เอแอลอี จึงใช้สัญญาณที่จุด D มาใช้เป็นตัวควบคุมสัญญาณสำหรับคล็อกของตัวเอแอลอีนั้น ใช้ประมาณ 1,000 กิโลเฮิร์ต ซึ่งความถี่ขนาดนี้ ค่าคอนเวอร์ชัน ไทม์มิงจะมีค่าประมาณ 100 ไมโครเซคต่อแซมปลิง($\mu\text{s}/\text{Sampling}$) ซึ่งน้อยกว่า คาบของการแซมปลิง

เมื่อข้อมูลแบบดิจิตอลของตัวเอแอลอีมาอยู่ที่เอาต์พุตแบบขนาน โดยสัญญาณ โออี(OE)แล้วข้อมูลแบบขนาน(Parallel Data) ของ ไอซีเบอร์ซีเบอร์ ADC 0809 จะถูกเปลี่ยนไปเป็นข้อมูลแบบอนุกรม(Serial Data) โดยใช้เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไอซีเบอร์ 74LS165(8 Bit PISO) ข้อมูลแบบอนุกรมที่จะถูกส่งออกไปนั้นจึงถูกส่งออกไปทีละเวิร์ดโดยใช้ 1 เวิร์ด แทนข้อมูล 1 ช่องโดยจะมีด้วยกัน 11 บิต บิตแรกจะเป็นเวิร์คซิงค์(Word Synch) สองบิตถัดมาจะเป็น บิตแอด-เดรส ซึ่งเป็นตัวบอกว่าเป็นข้อมูลจากช่องไหน อีก 8 บิตหลังจะเป็นค่าของข้อมูลอนาลอก บิตเรท (Bit) ของข้อมูล(Data) ที่ออกจากไอซีเบอร์ 74LS165จะเท่ากับคล็อกที่ป้อนให้ ซึ่งจะใช้ 333.33 กิโลเฮิร์ต จะมี ช่วงเวลาที่จะต้องส่งให้เสร็จเท่ากับ 1/20.75 กิโลเฮิร์ต เท่ากับ 48 ไมโครวินาที มีแค่ 11 บิต ความกว้างของแต่ละ บิตเท่ากับ 1/333.33 กิโลเฮิร์ต เท่ากับ 3 ไมโครวินาที เพราะฉะนั้นในการส่ง 11 บิตจะใช้เวลาประมาณ 33 ไมโครวินาทีเท่านั้น




รูปที่ 4.7 วงจรเปลี่ยนข้อมูลจากขนานเป็นอนุกรม



รูปที่ 4.8 ไทม์มิงไดอะแกรมของสัญญาณเอาต์พุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจากข้อมูลที่จะส่งมี 11 บิต แต่อินพุตแบบขนานของ ไอซีเบอร์ 74LS165 มีแค่ 8 บิตจึงใช้ ไอซีเบอร์ 74LS165 สองตัวอนุกรมกัน บิตนัยสำคัญมากที่สุด(MSB) จะให้เป็น เวิร์ดซิงค์ ซึ่งเป็น 1 (High) สองบิตถัดมาได้มาจากบิตแอสต์ของไอซีเบอร์ ADC 0809 อินพุตแบบขนาน ที่ไม่ได้ใช้ของไอซีเบอร์ 74LS165 จะโหลดข้อมูลเข้าด้วยสัญญาณ ชิฟท์โหลด(Shift/Load) จากนั้นจึงชิฟท์ ออกไปด้วยความถี่คล็อกของมันเอง หลังจากสัญญาณ คล็อกอินไฮบิต(Clock Inhibit) เป็น 0 (Low) ครูปที่ 4.7 ไทม์มิ่งไดอะแกรม สัญญาณที่ส่งออกไปจะต้องมีการเข้าล็อก เพื่อใช้ในการดีเทคต์ (Detect) สัญญาณ ภาครับในโครงการนี้ใช้แบบยูนิโพลาร์รีเทิร์น-ทูซีโร(Unipolar Return to Zero) โดยนำสัญญาณที่จุด H ไปแอนด์ กับคล็อกความถี่ 333.33 กิโลเฮิร์ต ได้สัญญาณที่จุด I คือไปเมื่อต้องการเวิร์ดซิงค์ มีความกว้าง 1 บิต ทำได้โดยนำสัญญาณ คล็อกอินไฮบิตไปชิฟท์ถอยไปอีกครึ่งบิต โดยผ่านไอซีเบอร์ 74LS164 ได้เป็นสัญญาณออกที่จุด J เมื่อนำไปออร์(OR) กับสัญญาณที่จุด I ก็จะได้เอาท์พุทที่จุด K



รูปที่ 4.9 วงจรส่งสัญญาณดิจิทัลด้วยแสง

จากจุด K ส่งไปยังอินพุตของ ไอซีเบอร์ 75451 ดังรูปที่ 4.8 ซึ่งเป็น แนนด์เกตไดรเวอร์ (Nand Gate Driver) ที่ใช้สำหรับส่งสัญญาณดิจิทัล และทำการมอดูเลทกับแสง โดยใช้สัญญาณดิจิทัลมาสวิทช์แหล่งกำเนิดแสงให้เปิด-ปิดวงจรที่ใช้ จึงเป็นวงจรแบบสวิทช์ซิง


ในโครงการนี้จะใช้แหล่งกำเนิดแสงเป็นพวกเลเซอร์ไดโอดเบอร์MFOE71 มีความยาวคลื่นแสง0.85 ไมโครเมตร การคำนวณหาค่าความต้านทาน กำหนดให้มีกระแสผ่านเลเซอร์ไดโอด 100 มิลลิแอมป์ ค่า Vf เป็น 1.8 โวลท์ ให้ Vbเป็นแหล่งจ่ายเท่ากับ 5 โวลท์ เนื่องจากทรานซิสเตอร์ขณะนำกระแส มี Vce 0.25 โวลท์ จากรูปจะเห็นว่า ทรานซิสเตอร์แต่ละตัวจะรับกระแสเท่าๆกันคือ 50 มิลลิแอมป์ ดังนั้นค่าความต้านทานที่เหมาะสมคือ

$$\text{ความต้านทาน (R)} = (Vb - Vf - Vce) / (If/2) = (5 - 1.8 - 0.25) / (50 \cdot 10^{-3}) = 59 \text{ โอห์ม}$$

เอกสารนี้เป็นลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 วงจรสร้างสัญญาณคล็อก


ในส่วนของวงจรสร้างคล็อกจะใช้ไอซีเบอร์ MC 14411 ซึ่งสามารถผลิตความถี่ ออกมาโดยใช้คริสตอล (Crystal) ได้ 16 ค่าต่าง ๆ กัน สามารถที่จะเลือกใช้ได้ตามต้องการ



รูปที่ 4.10 วงจรสร้างสัญญาณคล็อก

4.4 วงจรการทำงานทางด้านภาครับ


วงจรภาครับสัญญาณที่ส่งมาจากเครื่องส่ง จะใช้โฟโตไดโอด ในการรับแสงที่ส่งมาตามสายไฟเบอร์-ออปติกในที่นี้จะใช้ไอซีเบอร์ MFOD71 โฟโตไดโอดจะทำการตีเทคท์สัญญาณออกมาเป็นสัญญาณทางกระแส และจะนำสัญญาณนี้มาเข้าวงจรทรานซิสเตอร์แคสค์ ซึ่งจะเปลี่ยนกระแสเป็นแรงดัน กล่าวคือ อินพุทเป็นกระแส และเอาท์พุทเป็นแรงดัน หลังจากผ่านทรานซิสเตอร์เบอร์ 2SC535 ทั้ง 2 ตัว แล้วจะนำมาขยายแรงดันโดยใช้ วงจรอิมิตเตอร์ร่วม(Common Emitter) ซึ่งใช้ทรานซิสเตอร์เบอร์ 2N3053 เพื่อเพิ่มแรงดันให้มีขนาดใหญ่ขึ้น และ ส่งผ่านไปยังวงจรขยายหลักโดยใช้ ไอซีประเภทออปแอมป์แบบไวด์แบนด์(Wide Band) ในที่นี้ใช้ ไอซีเบอร์ MC 1445 และส่งต่อไปยังไอซีเบอร์ UA 733 อีก 2 ตัว ซึ่งตัวแรกจะกำหนดให้มีอัตราการขยายที่คง ที่ ส่วนตัวที่สองจะสามารถปรับเกนการขยายได้ การทำเช่นนี้จะทำให้ได้สัญญาณที่เหมาะสมกับการใช้งาน สัญญาณที่ได้จะนำไปเข้าวงจรคอมพาราเตอร์ที่มีความเร็วสูงไอซีเบอร์ LM 361 เพื่อแยกแยะสัญญาณดิจิทัล ให้มีความสมบูรณ์มากยิ่งขึ้น แสดงดังรูป 4.10



รูปที่ 4.11 วงจรภาครับสัญญาณไฟเบอร์ติก


เมื่อได้สัญญาณดิจิทัลจากวงจรคอมพิวเตอร์จะทำให้ได้ความถี่คลิก(Clock Frequency) ซึ่งมีค่าเท่ากับของภาคส่งโดยการสร้างสัญญาณคลิกขึ้นที่ภาครับด้วยวงจรสังเคราะห์ความถี่เฟสล็อกกลุ๊ป เพื่อให้ภาคไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รับและภาคส่งสามารถซิงโครไนส์กันได้ รูปที่ 4.11 เป็นรูปแสดงวงจรภาครับโดยไอซีเบอร์ 74LS164 เป็นตัวทำให้ข้อมูลที่รับมามีความสัมพันธ์กับคล็อกของเครื่องรับ



รูปที่ 4.12 วงจรซิงโครไนส์เซชัน

จากรูปเมื่อข้อมูลเข้ามาที่ไอซีเบอร์ 74LS164 ซึ่งเป็นไอซีที่รับอินพุตแบบอนุกรม แล้วเปลี่ยนไปเป็นเอาต์พุตแบบขนาน โดยจะใช้ความถี่คล็อกเป็น 2 เท่าของบิตเรทของข้อมูล ดังนั้นเอาต์พุตแต่ละขาจะดีเลย์กันอยู่ 1/2 บิต เอาต์พุตที่ออกมาแต่ละขาจะสัมพันธ์กับคล็อกเสมอ จึงตัดปัญหาความไม่สัมพันธ์กันของบิตข้อมูลกับ คล็อกไปได้




รูปที่ 4.13 สัญญาณแต่ละจุดของวงจรเชิงโครโมสเตรน


รูปที่ 4.12 แสดงสัญญาณที่ออกจากจุดต่าง ๆ ในรูปที่ 4.11 แสดงการตีเทคท์เวิร์คซิงค์บิต(Word Sync Bit), แอคเครสบิตและคาค้าบิตออกมาแอคเครสบิตจะถูกตีเทคท์ เพื่อป้อนเข้าเป็นแอคเครสของตัวคิมัลติเพล็กซ์อีกครั้งหนึ่งโดยใช้เจคเฟลิปฟลอป(JK-FF) ทำเป็นคิฟลิปฟลอป(D-FF) อินพุทเข้าได้จากสัญญาณ(f+g) ใช้สัญญาณที่จุด C เป็นคล็อกซึ่งจะได้เอาที่พุท Q ก็คือ A₁ ส่วน A₀ก็ใช้วิธีการเดียวกัน โดยใช้คิฟลิปฟลอปอีกตัวแต่ให้สัญญาณที่จุด E เป็นคล็อกแทน

ตัวคิมัลติเพล็กซ์ในโครงการนี้ จะใช้ไอซีเบอร์ 4051 เป็นตัวคิมัลติเพล็กซ์สัญญาณที่จะไปเป็นคล็อกควบคุมให้ไอซีเบอร์ 74LS374 (Octal D-Type Flip-Flop) ทำการโหลดข้อมูลนั้นไปซึ่งจะต้องเป็นช่องที่ข้อมูลคิจิตอล 8 บิต มาอยู่ตรงกลาง Q_H จนถึง Q_A ของ ไอซีเบอร์ 74LS164 พอดีนั่น คือช่วงเวลาขาขึ้นของคล็อกควบคุมเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คุณนั้น จะต้องอยู่ระหว่างบิตนัยสำคัญต่ำสุดของข้อมูลเพราะไอซีเบอร์ 74LS374 จะโหลดข้อมูลเข้าช่วงขาขึ้นของคล็อก สัญญาณควบคุมสร้างโดยใช้คล็อกความถี่ 333.33 กิโลเฮิร์ต ผ่านวงจรมัลติเพล็กซ์โดยใช้ไอซีเบอร์ 4017




รูปที่ 4.14 วงจรมัลติเพล็กซ์



รูปที่ 4.15 รูปสัญญาณของไอซีเบอร์ 4017


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใช้สัญญาณที่จุด h เข้ารีเซ็ต(Reset) ของไอซีเบอร์ 4017 เป็นตัวบอกให้เริ่มต้นนับเนื่องจากสัญญาณที่จุด h ตรงกับแอสซินโครนัส (A₁) ห่างจากบิตนัยสำคัญต่ำสุดของข้อมูล 10 บิต จึงให้ไอซีเบอร์ 4017 ทำการนับสิบ แล้วนำสัญญาณออกที่ขา 11 เนื่องจากในคาบหนึ่งของสัญญาณ h มีคล็อกที่ออกจากไอซีเบอร์ 4017 หลายลูกแต่เราต้องการเพียงลูกที่ตรงกับบิตนัยสำคัญต่ำสุด ของข้อมูลเท่านั้นซึ่งสามารถทำได้โดยใช้ เจเนอริคฟลิปฟลอป ให้สัญญาณ h เข้าขา j สัญญาณ i จากขาดีโคดเดอร์เอาต์พุต (Decoded Output) Q₉ (ขา 11 ของไอซีเบอร์ 4017) เข้าขา k ส่วนคล็อกของเจเนอริคฟลิปฟลอป ได้จากการนำสัญญาณ h ไปรวมกับสัญญาณ i แล้วลดความกว้างของคล็อกลงครึ่งหนึ่ง (เพราะมีผลต่อการทำงานของฟลิปฟลอป ถ้าใช้ความกว้างของคล็อกเท่าเดิม) จะได้เอาต์พุต เป็นสัญญาณ j เมื่อนำไปแอนด์กับสัญญาณ i จะได้สัญญาณ k ดังรูปที่ 4.15



รูปที่ 4.16 รูปสัญญาณที่ใช้ควบคุมไอซีเบอร์ 4051

เมื่อได้สัญญาณ k แล้วจะนำไปคิมัลติเพลกซ์ เพื่อจ่ายเป็นคล็อกของไอซีเบอร์ 74LS374 ควบคุมการไหลของข้อมูลให้แยกเป็น 4 ช่อง จากนั้น ไอซีเบอร์ DAC 0808 จะเปลี่ยนข้อมูลจากดิจิตอลเป็นเอาต์พุตแบบอนาลอก ของไอซีเบอร์ DAC 0808 จะอยู่ในรูปของการเปลี่ยนแปลงของกระแส ดังนั้นจึงต้องทำการเปลี่ยนเป็นรูปของโวลเตจ โดยใช้ไอซีเบอร์ LF 351 จะได้เอาต์พุตที่เหมือนกับสัญญาณพีเอเอ็มในภาคส่ง เมื่อนำมาผ่านฟิลเตอร์ จึงจะได้สัญญาณอนาลอกเป็นเอาต์พุตสุดท้าย มีลักษณะเหมือนกับสัญญาณอนาลอกของภาคส่ง



รูปที่ 4.17 วงจรตามบรรณของภาคปริบทเอม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.5 การทำงานของวงจรคล็อกรีคเวอรี่ (Clock Recovery)

วงจรนี้เป็นวงจรที่ใช้สร้างคล็อกขึ้นมาใหม่ เพื่อใช้ประโยชน์ในการตีเทคท์เอาสัญญาณอินพุทที่เข้ามา โดยใช้เฟสล็อกกลุ่ปเข้าช่วย เมื่อมีข้อมูลส่งมาจากเครื่องส่ง จะต้องมีความถี่เป็นสองเท่าของความถี่สูงสุดของข้อมูลที่ส่งมาเพื่อที่จะนำมาใช้ในการตีเทคท์ข้อมูลได้ จึงต้องนำข้อมูลผ่านวงจรโมนอสเตเบิล โดยใช้ขาขึ้นและขาลงของข้อมูล เป็นตัวกำหนด จุดที่เริ่มสร้างพัลซ์ ให้มีช่วงกว้างประมาณครึ่งหนึ่ง แล้วนำมาออร์กัน จะได้สัญญาณที่ป้อนเข้าอินพุทของเฟสดีเทคท์เตอร์ (Phase Detector)

ในโครงการนี้ใช้ ไอซีโมนอสเตเบิลเบอร์ 74LS221 โดยใช้ขาขึ้นและขาลงของข้อมูล เป็นตัวทริก (Trig)

หลังจากข้อมูลผ่านวงจร โมนอสเตเบิลแล้ว ก็จะเข้าไปเป็นอินพุทของวงจรเฟสดีเทคท์เตอร์ (f_{ref}) ซึ่งเราจะต้องตั้งความถี่กลาง f_0 ไว้ประมาณความถี่ของคล็อกที่ต้องการ ซึ่งกำหนดได้จากค่า ความต้านทานและคาร์ปาซิเตอร์ของ เฟสล็อกกลุ่ปเบอร์ 4046 ส่วนวงจร (Low Pass Filter) นั้นใช้วงจรอาซีฟิลเตอร์ (RC Filter) ค่าอาซี (RC) กำหนดได้จากสูตร

$$2f_c = (1/\pi) \sqrt{(2\pi f_1 / T_1)}$$

เมื่อ $2f_c$ คือ Frequency Capture Range

$$T_1 = R_3 C_2$$

$$f_1 = (f_{max} - f_{min})/2$$

ซึ่งเราต้องการ Frequency Capture Range = 700 กิโลเฮิร์ต


$$\text{เพราะฉะนั้น } T_1 = (2\pi f_1 / 2\pi f_c)^2 = (f_1 / f_c)^2$$

$$\text{จะได้ } T_1 = 14 \times 10^{-7} = R_3 C_2$$

$$\text{เลือกให้ } C_2 = 100 \text{ พิโคฟาร์ด}$$

$$R_3 = 15 \text{ กิโลโอห์ม}$$

เมื่อได้สัญญาณคล็อก จะนำไปผ่านบัฟเฟอร์ (Buffer) ในที่นี้จะใช้ไอซีเบอร์ 74LS245 และนำความถี่คล็อกไปหารอีกครั้งหนึ่ง โดยวงจรที่ฟิลิปฟลอบ




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.6 ผลการทดลอง

จากการทดลองส่งสัญญาณระบบพีซีเอ็ม 4 ช่องสัญญาณ ผ่านสายไฟเบอร์ออปติก ได้ผลการทดลอง ดังนี้


1. จากการทดลอง ซึ่งทำการส่งสัญญาณรูปคลื่นไซน์ สามารถส่งสัญญาณได้ 4 ช่อง ผ่านสายไฟเบอร์ออปติก ที่เป็นตัวเชื่อมต่อระหว่างภาคส่งและภาครับได้ โดยสัญญาณไม่มีการรบกวนกันระหว่างช่องสัญญาณ
2. จากการทดลองส่งสัญญาณที่ความถี่ต่างๆ เมื่อทำการวัดสัญญาณทางด้านเอาต์พุตปรากฏว่าสามารถรับสัญญาณได้ชัดเจนดี ในช่วงความถี่ 0.5-1.5 กิโลเฮิร์ต ซึ่งในที่นี้ ใช้สายไฟเบอร์ออปติกยาว 5 เมตร



รูปที่ 4.19 สัญญาณอินพุตที่ป้อนเข้าวงจรทางด้านภาคส่ง




รูปที่ 4.20 สัญญาณที่วัดได้ที่ ขา 6 ของไอซีเบอร์ LF398




รูปที่ 4.21 สัญญาณที่วัดได้ที่ ขา 5 และ 6 ของไอซีเบอร์ 74HC4017

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.22 สัญญาณที่วัดได้ที่ขา 3 และขา 6 ของไอซีเบอร์ 7408




รูปที่ 4.23 สัญญาณที่วัดได้ที่ขา 3 และขา 8 ของไอซีเบอร์ 7408

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.24 สัญญาณที่วัดได้ที่ขา 9 และขา 12 ของไอซีเบอร์ 74LS73A




รูปที่ 4.25 สัญญาณที่วัดได้ที่ขา 9 ของไอซีเบอร์ 74LS165 เทียบกับสัญญาณนาฬิกา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.26 สัญญาณที่วัดได้ที่ขา 12 และขา 11 ของไอซีเบอร์ 74LS08




รูปที่ 4.27 สัญญาณที่วัดได้ที่ขา 2 และขา 3 ของไอซีเบอร์ 74LS32

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.28 สัญญาณที่วัดได้ที่ขา 4 และขา 2 ของไอซีเบอร์ 74LS164 (ภาครับ)




รูปที่ 4.29 สัญญาณที่วัดได้ที่ขา 5 และขา 2 ของไอซีเบอร์ 74LS164

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.30 สัญญาณที่วัดได้ที่ขา 12 และขา 6 ของไอซีเบอร์ 74LS11/1




รูปที่ 4.31 สัญญาณที่วัดได้ที่ขา 8 ของไอซีเบอร์ 74LS11/1 และขา 12 ของไอซีเบอร์ 74LS11/2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.32 สัญญาณที่วัดได้ที่ขา 6 ของไอซีเบอร์ 74LS32 เทียบกับสัญญาณนาฬิกา




รูปที่ 4.33 สัญญาณที่วัดได้ที่ขา 2 และ 3 ของไอซีเบอร์ 74LS32

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.34 สัญญาณที่วัดได้ที่ขา 12 และขา 9 ของไอซีเบอร์ 74LS73A




รูปที่ 4.35 สัญญาณที่วัดได้ที่จุดเอาต์พุตโดยผ่านชุดโลว์พาสฟิลเตอร์ซึ่งมีความต้านทาน 47 กิโลโอห์ม และคาปาซิเตอร์ 0.001 ไมโครฟาร์ด เทียบกับสัญญาณอินพุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.36 สัญญาณที่วัดได้ที่จุดเอาต์พุตโดยป้อนอินพุต 1 kHz เทียบกับสัญญาณอินพุต




รูปที่ 4.37 สัญญาณที่วัดได้ที่จุดเอาต์พุตโดยป้อนอินพุต 4 kHz เทียบกับสัญญาณอินพุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.38 การวางอุปกรณ์บนแผงวงจรพิมพ์ของภาคส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.39 แผงวงจรพิมพ์ด้านบนของภาคส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.40 แผ่นวงจรพิมพ์ด้านล่างของภาคส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.42 แผงวงจรพิมพ์ด้านบนของภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.43 แผงวงจรพิมพ์ด้านล่างของภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.44 แสดงหน้ากล่องของเครื่องส่ง




รูปที่ 4.45 แสดงการวางอุปกรณ์ภายในเครื่องส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.46 แสดงหน้ากล่องของเครื่องรับ



รูปที่ 4.47 แสดงการวางอุปกรณ์ภายในเครื่องรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทวิจารณ์และบทสรุป

5.1 คำนำ

ก่อนจะทำโครงการสิ่งที่จำเป็นก็คือ แหล่งข้อมูลที่เกี่ยวข้องกับการทำโครงการ จะค้นหาข้อมูลให้มากที่สุดเท่าที่จะทำได้ แหล่งข้อมูลส่วนมากได้มาจากหนังสือวารสารและ ตำราต่าง ๆ จากนั้นก็เริ่มทำการออกแบบทดลองและปรับปรุงแก้ไข เมื่อได้ผลตามต้องการแล้ว จึงนำมาต่อเป็นวงจรที่สมบูรณ์

5.2 สรุปผลที่ได้จากโครงการ

แนวความคิดที่ทำให้โครงการนี้เกิดจากแนวความคิดที่ว่าในปัจจุบัน Fiber Optic ได้มีบทบาทมากในการสื่อสาร โทรคมนาคมในปัจจุบัน จึงได้นำมาใช้ประโยชน์ในการส่งสัญญาณประเภทเสียงหลายช่อง สัญญาณใน Fiber Optic เส้นเดียว การทดลองที่ได้ทำมาได้ผลเป็นที่น่าพอใจ คือ

จากการทดลองสามารถส่งสัญญาณ Multiplex 4 Channel ผ่านสาย Fiber Optic ที่เป็นตัวเชื่อมต่อระหว่างภาคส่งและภาครับได้ โดยสัญญาณไม่มีการรบกวนกันระหว่างช่องสัญญาณ

จากการทดลองส่งสัญญาณที่มีความถี่ต่าง ๆ พบว่าที่ความถี่ประมาณ 1.5 KHz สัญญาณที่ภาครับจะมีลักษณะคล้ายกับสัญญาณทางอินพุทของภาคส่ง แต่เมื่อทำการส่งความถี่สูงขึ้น สัญญาณที่ภาครับจะมีลักษณะเพี้ยนไป

5.3 ข้อเสนอแนะในการพัฒนาโครงการ

ในการพัฒนาขั้นต่อไปของโครงการนี้ซึ่งคาดว่าจะเป็นไปได้ก็คือ การเพิ่มรายละเอียดของข้อมูลเป็นการเพิ่ม Bit Rate จะทำให้ได้สัญญาณที่มีความถี่ตอบสนองแต่ละช่องสัญญาณสูงขึ้นกว่าเดิม และทำการปรับปรุงชุดรับ - ส่งของ Fiber Optic ให้มีเสถียรภาพในการทำงานให้มากขึ้น

5.4 อุปสรรคในการทำโครงการ

ในการจัดทำโครงการ อุปสรรคที่เกิดขึ้น มีหลายด้านด้วยกัน ไม่ว่าจะเป็นด้านอุปกรณ์ที่ไม่ค่อยได้มาตรฐานและหาซื้อได้ยาก โดยเฉพาะอุปกรณ์ทางด้านการรับ-ส่งด้วยเส้นใยนำแสง เนื่องจากเทคโนโลยีด้านนี้ต่างประเทศก้าวหน้าไปไกลกว่าเรามากจึงเน้นผลิตอุปกรณ์ระดับอุตสาหกรรมขนาดใหญ่ซึ่งมีราคาแพงมาก อุปกรณ์สำหรับการทดลองเล็กๆจะเลิกผลิต เช่น ตัวส่ง MFOE 71 ไม่มี ต้องประยุกต์ใช้ MLED 96 แทน, เครื่องมือวัดต่าง ๆ ที่ใช้ไม่มีความเที่ยงตรงเท่าที่ควร, การออกแบบลายปริ้นซ์ที่ใช้โปรแกรม Protel ยังไม่มีความชำนาญเท่าที่ควร

ส่วนปัญหาที่พบในการทดลองวงจร ได้แก่ภาครับของ PCM ไม่สามารถรับสัญญาณ ที่ป้อนเข้ามาที่ INPUT ของภาคส่ง PCM ดันทาง หรือรับสัญญาณผิดเพี้ยนไป ซึ่งพบปัญหาใหญ่ๆ สรุปได้เป็น 3 ข้อสำคัญคือ รับสัญญาณไม่ได้, สัญญาณที่รับได้มีความผิดเพี้ยนและแอมพลิจูดของสัญญาณที่รับได้มีขนาดต่ำมาก, การตอบสนองความถี่จำกัด 0.5 kHz-1.5kHz

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับการเรียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1 รับผิดชอบไม่ได้เมื่อใช้ Oscilloscope ตรวจสอบค่า Address A, B ของ IC เบอร์ 4051 Demultiplex ปรากฏว่า Address ไม่ถูกต้อง OUTPUT ของภาคส่ง PCM ซึ่งเป็น INPUT ของภาครับ PCM มีลักษณะเป็น Digital Data Frame นั้นมีข้อมูลส่งมาปกติ วิเคราะห์ดูแล้วว่าจะเกิดจากสาเหตุ 2 ประการคือ

1.1 วงจร Synchronize ซึ่งทำหน้าที่ แยก Sync Bit, Address bit ออกจาก Data bit ทำงานผิดพลาด ซึ่งในกรณีนี้ตรวจสอบสัญญาณที่ออกจาก Synchronize พบว่าปกติ

1.2 วงจร Clock Recovery ซึ่งทำหน้าที่กู้สัญญาณ clock จากภาคส่งทำงานผิดพลาด ในกรณีนี้ทำการตรวจสอบ Clock ทางด้านรับ ซึ่งเกิดจากการกู้คืนมา เปรียบเทียบกับ clock จากภาคส่ง(333 kHz) พบว่ามีความถี่ตรงกัน แต่ไม่ Match กัน ในส่วนของขอบขาขึ้น-ขอบขาลง และรูปร่างของ clock

เพื่อเป็นการตรวจสอบให้ชัดเจนยิ่งขึ้น จึงทำการใช้ Clock ภาครับ-ภาคส่งเป็นตัวแทนเดียวกัน ตรวจสอบ OUTPUT ของภาครับ PCM ออกมาตรงกับ INPUT ด้านทาง

จึงสรุปได้ว่าปัญหานี้เกิดจากวงจร Clock Recovery ซึ่งในวงจรมี IC เบอร์ 4046 PLL เป็นหัวใจสำคัญ จึงทำการวิเคราะห์และคำนวณแก้ไขวงจร รวมทั้งตัว IC จนได้ผลการทดลองถูกต้อง เป็นที่น่าพอใจ

2 สัญญาณที่รับได้ทาง OUTPUT มีความเพี้ยน และมีขนาดของ Amplitude ต่ำกว่าทางด้าน INPUT ด้านทางมาก

กรณีของความผิดเพี้ยน ในกระบวนการที่เป็นข้อมูลดิจิทัล ทราบแล้วว่า Noise จะมีผลต่อสัญญาณ น้อยมาก ดังนั้นความผิดเพี้ยนส่วนใหญ่ขึ้นอยู่กับ การออกแบบ LOW PASS FILTER ซึ่งจากการทดลองพบว่าสัญญาณจะผิดเพี้ยนมาก ถ้าออกแบบ FILTER ไม่ถูกต้อง

กรณีขนาดของ Amplitude ต่ำมากนั้น สามารถยกระดับสัญญาณได้โดยการออกแบบใส่ Inductor (L) อนุกรมกับสัญญาณ OUTPUT แต่อย่างไรก็ตาม กรณีหลังนี้ถือว่ามีผลน้อยมาก เพราะในการส่งและรับผ่าน เส้นใยนำแสง จะมีกระบวนการขยายสัญญาณให้แรงขึ้น

3 การตอบสนองต่อความถี่อยู่ในช่วง 0.5 kHz – 1.5 kHz จากการทดลองพบว่า เมื่อปรับสัญญาณ INPUT ด้านทาง ให้มีความถี่สูงขึ้นมากๆ และต่ำมากๆ เกินช่วง 0.5 kHz – 1.5 kHz จะรับสัญญาณได้ผิดเพี้ยน จนถึงรับไม่ได้เลย ซึ่งในการคำนวณหาค่าจำกัดของความถี่โดย Clock ที่ใช้ในการ Sample 166 kHz ทหารด้วย จำนวน 8 bit และใน 1 ช่องของเวลา (T) สัญญาณ 8 channel ประมาณ $166.6 / (8 * 8) = 2.5 \text{ kHz}$ แต่ในความเป็นจริงไม่สามารถส่งสัญญาณได้ถึง 2.5 kHz

สาเหตุน่าจะเกิดจากในส่วนของ Quantizing Error ซึ่งจะมี Error สูงมากขึ้นเป็นทวีคูณ เมื่อสัญญาณมีความถี่สูง

การแก้ไขโดยการเปลี่ยนการทดลองเปลี่ยน Clock ในวงจรทั้งหมด โดยเพิ่มความถี่ Clock ให้สูงขึ้น เพื่อให้ได้ตอบสนองความถี่ได้สูงขึ้น ผลปรากฏว่า IC หลายตัว ให้ OUTPUT ออกมาผิดเพี้ยน น่าจะเกิดจากการทำงานไม่ทันของไอซี จึงต้องทำการพัฒนาวงจรกันต่อไป

ภาคผนวก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สำเร็จลงได้ ด้วยคำแนะนำตลอดจนความช่วยเหลือเป็นอย่างดี จาก อาจารย์ สุรพล บุญจันทร์ ซึ่งเป็นอาจารย์ที่ปรึกษา และขอขอบคุณคณาจารย์ทุกท่านในภาควิชาโทรคมนาคม ที่ได้ให้ความช่วยเหลือและเอื้อเฟื้อแนะนำข้อคิดเห็นตลอดจนแก้ปัญหาต่าง ๆ ด้วยดี จึงทำให้ปริญญานิพนธ์ฉบับนี้สำเร็จได้ด้วยดี

ความสำเร็จของปริญญานิพนธ์ในครั้งนี้ ผู้จัดทำขอกราบขอบพระคุณผู้ที่ได้ส่งเสริมและสนับสนุน ตลอดจนเพื่อนๆ ทุกคนที่ได้ให้ความช่วยเหลือในการพิมพ์งานมาโดยตลอด

คณะผู้จัดทำ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

ประเภทหนังสือ

1. อภินันท์ มัชฌานนท์. การสื่อสารเส้นใยแสง. พิมพ์ครั้งที่ 5. กรุงเทพมหานคร : สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง , 2537.
2. ชาญวิทย์ เผ่าพงษ์. การสื่อสารทางแสง. พิมพ์ครั้งที่ 1. กรุงเทพมหานคร : บริษัทยูไนเต็ดคอมมูนิเคชั่น อินดัสตรี จำกัด , 2535.
3. ทีมงาน TT&T. Fundamental Telecommunication System. พิมพ์ครั้งที่ 1. กรุงเทพมหานคร : แผนกฝึกอบรม , 2538.
4. บัณฑิตโรจน์อารยานนท์. การสื่อสารด้วยเส้นใยแสงกับการใช้ในโรงงานอุตสาหกรรม. พิมพ์ครั้งที่ 1. กรุงเทพมหานคร : สำนักพิมพ์จุฬาลงกรณ์มหาวิทยาลัย , 2537.
5. Gerd, Keiser. Optical Fiber Communications. Second Edition, Singapore : McGraw-Hill, 1991
6. Y. Kitahara. Information Network System. Heinmann Education Books, 1983

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประเภทวารสาร

1. ไกรสิทธิ์ พิธิฐ์งานง. “ADC และ DAC เซมิคอนดักเตอร์อิเล็กทรอนิกส์.” ฉบับที่ 154 (ธันวาคม 2538) 77-83.
2. ไพโรจน์ ไววานิชกิจ. “การส่งข้อมูลแบบ PCM. เซมิคอนดักเตอร์ อิเล็กทรอนิกส์.” ฉบับที่ 155(มกราคม 2539) 68-77.
3. วิชัย เลิศพงศ์พิพัฒน์. “การออกแบบและสร้างชุด ส่ง - รับ สัญญาณผ่านเส้นใยแสง การประชุมวิชาการทางวิศวกรรมไฟฟ้า 8 สถาบันอุดมศึกษา ครั้งที่ 8.” (มกราคม 2539) 2.84-2.95.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MC14411

BIT RATE GENERATOR

The MC14411 bit rate generator is constructed with complementary MOS enhancement mode devices. It utilizes a frequency divider network to provide a wide range of output frequencies.

A crystal controlled oscillator is the clock source for the network. A two bit address is provided to select one of four multiple output clock rates.

Applications include a selectable frequency source for equipment in the data communications market, such as teleprinters, printers, CRT terminals, and microprocessor systems.

- Single 5.0 Vdc ($\pm 5\%$) Power Supply
- Internal Oscillator Crystal Controlled for Stability (1.8432 MHz)
- Sixteen Different Output Clock Rates
- 50% Output Duty Cycle
- Programmable Time Bases for One of Four Multiple Output Rates
- Buffered Outputs Compatible with Low Power TTL
- Noise Immunity = 45% of V_{DD} Typical
- Diode Protection on All Inputs
- External Clock May be Applied to Pin 21

CMOS LSI

(LOW-POWER COMPLEMENTARY MOS)

BIT RATE GENERATOR




L SUFFIX
CERAMIC PACKAGE
CASE 623

P SUFFIX
PLASTIC PACKAGE
CASE 709



PIN ASSIGNMENT




V_{DD} = Pin 24
 V_{SS} = Pin 12

MAXIMUM RATINGS (Voltages referenced to V_{SS} , Pin 12)

Rating	Symbol	Value	Unit
DC Supply Voltage Range	V_{DD}	5.75 to -0.5	V _{dc}
Input Voltage: All Inputs	V_{in}	$V_{DD} + 0.5$ to $V_{SS} - 0.5$	V _{dc}
DC Current Drain per Pin	I	10	mA _{dc}
Operating Temperature Range	T_A	-40 to +85	°C
Storage Temperature Range	T_{stg}	-65 to +150	°C

BLOCK DIAGRAM



*See Figure 2 for typical crystal oscillator circuits.

**When Reset = 0, outputs F1 thru F14 = 0, outputs F15 and F16 = 1.

This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it is recommended that V_{in} and V_{out} be constrained to the range $V_{SS} \leq (V_{in} \text{ or } V_{out}) \leq V_{DD}$.

Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}).

FIGURE 1 – DYNAMIC SIGNAL WAVEFORMS





FIGURE 2 – TYPICAL CRYSTAL OSCILLATOR CIRCUIT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	V _{DD}	-40°C		25°C			+85°C		Unit
			Min	Max	Min	Typ	Max	Min	Max	
Supply Voltage	V _{DD}	-	4.75	5.25	4.75	5.0	5.75	4.75	5.75	V _{DC}
Output Voltage	V _{out}	"0" Level	5.0	0.05	-	0	0.05	-	0.05	V _{DC}
		"1" Level	5.0	4.95	-	4.95	5.0	-	4.95	V _{DC}
Input Voltage (V _O = 4.5 or 0.5 V _{DC}) (V _O = 0.5 or 4.5 V _{DC})	V _{IL}	5.0	-	1.5	-	2.75	1.5	-	1.5	V _{DC}
	V _{IH}	5.0	3.5	-	3.5	2.75	-	3.5	-	V _{DC}
Output Drive Current (V _{OH} = 2.5 V _{DC}) Source (V _{OL} = 0.4 V _{DC}) Sink	I _{OH}	5.0	-0.73	-	-0.20	-1.1	-	-0.16	-	mA _{DC}
	I _{OL}	5.0	0.23	-	0.20	0.78	-	0.16	-	mA _{DC}
Input Current	I _{in}	-	-	±0.1	-	±0.00001	±0.1	-	±1.0	μA _{DC}
Input Capacitance (V _{in} = 0)	C _{in}	-	-	-	-	5.0	-	-	-	pF
Quiescent Dissipation	P _Q	5.0	-	2.5	-	0.015	2.5	-	15	mW
Power Dissipation**† (Dynamic plus Quiescent) (C _L = 15 pF)	P _D	5.0	-	-	-	(P _D = (7.5 mW/MHz) f + P _Q)			-	mW
Output Rise Time** t _{TLH} = (3.0 ns/pF) C _L + 25 ns	t _{TLH}	5.0	-	-	-	70	200	-	-	ns
Output Fall Time** t _{FHL} = (1.5 ns/pF) C _L + 47 ns	t _{FHL}	5.0	-	-	-	70	200	-	-	ns
Input Clock Frequency	f _{CL}	5.0	-	1.85	-	-	1.85	-	1.85	MHz

† For dissipation at different external load capacitance (C_L) refer to corresponding formula:

$$P_T(C_L) = P_D + 2.6 \times 10^{-3} (C_L - 15 \text{ pF}) V_{DD}^2 f$$

where P_T, P_D in mW, C_L in pF, V_{DD} in V_{DC}, and f in MHz.

** The formula given is for the typical characteristics only.

TABLE 1 – OUTPUT CLOCK RATES

Output Number	Rate Select		Output Rates (Hz)			
	B	A	X64	X16	X8	X1
	0	0	X1			
0	1	X8				
1	0	X16				
1	1	X64				

Output Number	Output Rates (Hz)			
	X64	X16	X8	X1
F1	614.4 k	153.6 k	76.8 k	9600
F2	460.8 k	115.2 k	57.6 k	7200
F3	307.2 k	76.8 k	38.4 k	4800
F4	230.4 k	57.6 k	28.8 k	3600
F5	153.6 k	38.4 k	19.2 k	2400
F6	115.2 k	28.8 k	14.4 k	1800
F7	76.8 k	19.2 k	9600	1200
F8	38.4 k	9600	4800	600
F9	19.2 k	4800	2400	300
F10	12.8 k	3200	1600	200
F11	9600	2400	1200	150
F12	8613.2	2153.3	1076.6	134.5
F13	7035.5	1758.8	879.4	109.9
F14	4800	1200	600	75
F15	921.6 k	921.6 k	921.6 k	921.6 k
F16*	1.843M	1.843M	1.843M	1.843M

* F16 is buffered oscillator output.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


LINEAR INTEGRATED CIRCUITS

TYPES ADC0808, ADC0809 DATA ACQUISITION SYSTEMS

JANUARY 1980

- Total Unadjusted Error . . . $\pm\frac{1}{2}$ LSB Max for ADC0808 and ± 1 LSB Max for ADC0809
- Resolution of 8 Bits
- 100 μ s Conversion Time
- Ratiometric Conversion
- Guaranteed Monotonicity
- No Missing Codes
- Easy Interface with Microprocessors
- Latched 3-State Outputs
- Latched Address Inputs
- Single 5-Volt Supply
- Low Power Consumption
- Designed to be Interchangeable with National Semiconductor ADC0808, ADC0809

N
DUAL-IN-LINE PACKAGE
(TOP VIEW)



description

The ADC0808 and ADC0809 are monolithic CMOS devices with an 8-channel multiplexer, an 8-bit analog-to-digital (A/D) converter, and microprocessor-compatible control logic. The 8-channel multiplexer can be controlled by a microprocessor through a 3-bit address decoder with address load to select any one of eight single-ended analog switches connected directly to the comparator. The 8-bit A/D converter uses the successive-approximation conversion technique featuring a high-impedance chopper-stabilized comparator, a 256R end-compensated voltage divider with analog switch tree, and a successive-approximation register (SAR).


Each device features an overall error of ± 1 LSB maximum at 25°C including resolution (quantization) error. The comparison and converting methods used eliminate the possibility of missing codes, nonmonotonicity, and the need for zero or full-scale adjustment. Also featured are latched 3-state outputs from the SAR and latched inputs to the multiplexer address decoder. The single 5-volt supply and low power requirements make the ADC0808 and ADC0809 especially useful for a wide variety of applications. Ratiometric conversion is made possible by access to the reference voltage input terminals.

The ADC0808 and ADC0809 are characterized for operation from -40°C to 85°C.


TYPES ADC0808, ADC0809 DATA ACQUISITION SYSTEMS

functional block diagram

functional block diagram



operating sequence



NOTE A: Instant at which output is within 1/2 LSB of final value.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DAC0808, DAC0807, DAC0806 8-Bit D/A Converters

General Description


The DAC0808 series is an 8-bit monolithic digital-to-analog converter (DAC) featuring a full scale output current settling time of 150 ns while dissipating only 33 mW with $\pm 5V$ supplies. No reference current (I_{REF}) trimming is required for most applications since the full scale output current is typically ± 1 LSB of $255 I_{REF}/256$. Relative accuracies of better than $\pm 0.19\%$ assure 8-bit monotonicity and linearity while zero level output current of less than $4 \mu A$ provides 8-bit zero accuracy for $I_{REF} \geq 2$ mA. The power supply currents of the DAC0808 series are independent of bit codes, and exhibits essentially constant device characteristics over the entire supply voltage range.

The DAC0808 will interface directly with popular TTL, DTL or CMOS logic levels, and is a direct replacement for the MC1508/MC1408. For higher speed applications, see DAC0800 data sheet.

Features

- Relative accuracy: $\pm 0.19\%$ error maximum (DAC0808)
- Full scale current match: ± 1 LSB typ
- 7 and 6-bit accuracy available (DAC0807, DAC0806)
- Fast settling time: 150 ns typ
- Noninverting digital inputs are TTL and CMOS compatible
- High speed multiplying input slew rate: 8 mA/ μs
- Power supply voltage range: $\pm 4.5V$ to $\pm 18V$
- Low power consumption: 33 mW @ $\pm 5V$

Block and Connection Diagrams



Typical Application





FIGURE 1. $\pm 10V$ Output Digital to Analog Converter

Ordering Information

ACCURACY	OPERATING TEMPERATURE RANGE	ORDER NUMBERS*					
		D PACKAGE (D16C)	J PACKAGE (J16A)	N PACKAGE (N16A)			
8-bit	$-55^{\circ}C \leq T_A \leq +125^{\circ}C$	DAC0808LD	LM1508D-8	DAC0808LCJ	LM1408J-8	DAC0808LCN	LM1408N-8
8-bit	$0^{\circ}C \leq T_A \leq +75^{\circ}C$			DAC0807LCJ	LM1408J-7	DAC0807LCN	LM1408N-7
7-bit	$0^{\circ}C \leq T_A \leq +75^{\circ}C$			DAC0806LCJ	LM1408J-6	DAC0806LCN	LM1408N-6
6-bit	$0^{\circ}C \leq T_A \leq +75^{\circ}C$						

*Note. Devices may be ordered by using either order number.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MC14046B

PHASE-LOCKED LOOP

The MC14046B phase-locked loop contains two phase comparators, a voltage-controlled oscillator (VCO), source follower, and zener diode. The comparators have two common signal inputs, PCA_{in} and PCB_{in}. Input PCA_{in} can be used directly coupled to large voltage signals, or indirectly coupled (with a series capacitor) to small voltage signals. The self-bias circuit adjusts small voltage signals in the linear region of the amplifier. Phase comparator 1 (an exclusive OR gate) provides a digital error signal PC1_{out}, and maintains 90° phase shift at the center frequency between PCA_{in} and PCB_{in} signals (both at 50% duty cycle). Phase comparator 2 (with leading edge sensing logic) provides digital error signals PC2_{out} and PCP_{out}, and maintains a 0° phase shift between PCA_{in} and PCB_{in} signals (duty cycle is immaterial). The linear VCO produces an output signal VCO_{out} whose frequency is determined by the voltage of input VCO_{in} and the capacitor and resistors connected to pins C1A, C1B, R1, and R2. The source-follower output SF_{out} with an external resistor is used where the VCO_{in} signal is needed but no loading can be tolerated. The inhibit input Inh, when high, disables the VCO and source follower to minimize standby power consumption. The zener diode can be used to assist in power supply regulation.

Applications include FM and FSK modulation and demodulation, frequency synthesis and multiplication, frequency discrimination, tone decoding, data synchronization and conditioning, voltage-to-frequency conversion and motor speed control.

- VCO Frequency = 1.4 MHz Typical @ V_{DD} = 10 Vdc
- VCO Frequency Drift with Temperature = 0.04%/°C Typical @ V_{DD} = 10 Vdc
- VCO Linearity = 1% Typical
- Quiescent Current = 50 nA/package typical @ 5 Vdc
- Low Dynamic Power Dissipation – 70 μW Typical @ f_o = 10 kHz, V_{DD} = 5.0 Vdc, R1 = 1.0 MΩ, R2 = ∞, R_{SF} = ∞
- Buffered Outputs Compatible with MHTL and Low-Power TTL
- Diode Protection on All Inputs
- Supply Voltage Range = 3.0 to 18 Vdc
- Pin-for-Pin Replacement for CD4046B

CMOS MSI

(LOW-POWER COMPLEMENTARY MOS)


PHASE-LOCKED LOOP




L SUFFIX
CERAMIC PACKAGE
CASE 620

P SUFFIX
PLASTIC PACKAGE
CASE 648

ORDERING INFORMATION



BLOCK DIAGRAM



This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it is recommended that V_{in} and V_{out} be constrained to the range V_{SS} < (V_{in} or V_{out}) < V_{DD}.

Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}). Pins 6, 7, 10, 11, 12, and 15 if unused must be left open.



**National
Semiconductor**

Sample and Hold

LF198/LF298/LF398, LF198A/LF398A Monolithic Sample and Hold Circuits

General Description

The LF198/LF298/LF398 are monolithic sample and hold circuits which utilize BI-FET technology to obtain ultra-high dc accuracy with fast acquisition of signal and low droop rate. Operating as a unity gain follower, dc gain accuracy is 0.002% typical and acquisition time is as low as $6\mu\text{s}$ to 0.01%. A bipolar input stage is used to achieve low offset voltage and wide bandwidth. Input offset adjust is accomplished with a single pin and does not degrade input offset drift. The wide bandwidth allows the LF198 to be included inside the feedback loop of 1 MHz op amps without having stability problems. Input impedance of $10^{10}\Omega$ allows high source impedances to be used without degrading accuracy.

P-channel junction FET's are combined with bipolar devices in the output amplifier to give droop rates as low as 5 mV/min with a $1\mu\text{F}$ hold capacitor. The JFET's have much lower noise than MOS devices used in previous designs and do not exhibit high temperature instabilities. The overall design guarantees no feed-through from input to output in the hold mode even for input signals equal to the supply voltages.


Features

- Operates from $\pm 5\text{V}$ to $\pm 18\text{V}$ supplies
- Less than $10\mu\text{s}$ acquisition time
- TTL, PMOS, CMOS compatible logic input
- 0.5 mV typical hold step at $C_H = 0.01\mu\text{F}$
- Low input offset
- 0.002% gain accuracy
- Low output noise in hold mode
- Input characteristics do not change during hold mode
- High supply rejection ratio in sample or hold
- Wide bandwidth

Logic inputs on the LF198 are fully differential with low input current, allowing direct connection to TTL, PMOS, and CMOS. Differential threshold is 1.4V. The LF198 will operate from $\pm 5\text{V}$ to $\pm 18\text{V}$ supplies. It is available in an 8-lead TO-5 package.


An "A" version is available with tightened electrical specifications.

Functional Diagram




Typical Applications

Typical Connection



Acquisition Time



Absolute Maximum Ratings

Supply Voltage	±18V	Input Voltage	Equal to Supply Voltage
Power Dissipation (Package Limitation) (Note 1)	500 mW	Logic To Logic Reference Differential Voltage (Note 2)	+7V, -30V
Operating Ambient Temperature Range		Output Short Circuit Duration	Indefinite
LF198/LF198A	-55°C to +125°C	Hold Capacitor Short Circuit Duration	10 sec
LF298	-25°C to +85°C	Lead Temperature (Soldering, 10 seconds)	300°C
LF398/LF398A	0°C to +70°C		
Storage Temperature Range	-65°C to +150°C		

Electrical Characteristics (Note 3)

PARAMETER	CONDITIONS	LF198/LF298			LF398			UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	
Input Offset Voltage, (Note 6)	$T_j = 25^\circ\text{C}$		1	3		2	7	mV
	Full Temperature Range			5			10	mV
Input Bias Current, (Note 6)	$T_j = 25^\circ\text{C}$		5	25		10	50	nA
	Full Temperature Range			75			100	nA
Input Impedance	$T_j = 25^\circ\text{C}$		10^{10}			10^{10}		Ω
Gain Error	$T_j = 25^\circ\text{C}, R_L = 10k$		0.002	0.005		0.004	0.01	%
	Full Temperature Range			0.02			0.02	%
Feedthrough Attenuation Ratio at 1 kHz	$T_j = 25^\circ\text{C}, C_h = 0.01\mu\text{F}$	86	96		80	90		dB
Output Impedance	$T_j = 25^\circ\text{C}$, "HOLD" mode		0.5	2		0.5	4	Ω
	Full Temperature Range			4			6	Ω
"HOLD" Step, (Note 4)	$T_j = 25^\circ\text{C}, C_h = 0.01\mu\text{F}, V_{OUT} = 0$		0.5	2.0		1.0	2.5	mV
Supply Current, (Note 6)	$T_j \geq 25^\circ\text{C}$		4.5	5.5		4.5	6.5	mA
Logic and Logic Reference Input Current	$T_j = 25^\circ\text{C}$		2	10		2	10	μA
Leakage Current into Hold Capacitor (Note 6)	$T_j = 25^\circ\text{C}$, (Note 5) Hold Mode		30	100		30	200	pA
Acquisition Time to 0.1%	$\Delta V_{OUT} = 10V, C_h = 1000\text{ pF}$ $C_h = 0.01\mu\text{F}$		4			4		μs
			20			20		μs
Hold Capacitor Charging Current	$V_{IN} - V_{OUT} = 2V$		5			5		mA
Supply Voltage Rejection Ratio	$V_{OUT} = 0$	80	110		80	110		dB
Differential Logic Threshold	$T_j = 25^\circ\text{C}$	0.8	1.4	2.4	0.8	1.4	2.4	V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MOTOROLA

**SN75451BP
SN75452BP
SN75453BP
SN75454BP**

DUAL PERIPHERAL DRIVERS

These versatile devices are useful for interfacing digital logic to industrial electronic systems. They are useful as lamp drivers, relay drivers, logic buffers, line drivers, or MOS drivers.

Each of these devices consists of a pair of M TTL gates with the output of each gate internally connected to the base of a transistor.

- SN75451BP provides the AND function
- SN75452BP provides the NAND function
- SN75453BP provides the OR function
- SN75454BP provides the NOR function

- 300 mA Output Current Capability
- Output Breakdown Voltage – 30 V Min
- M TTL compatible Inputs
- Guaranteed AC Limits

DUAL PERIPHERAL DRIVERS

SILICON MONOLITHIC INTEGRATED CIRCUITS




**U SUFFIX
CERAMIC PACKAGE
CASE 693**



**P SUFFIX
PLASTIC PACKAGE
CASE 626**

SN75451BP – Positive AND




Positive Logic: $Y = AB$

TRUTH TABLE

A	B	Y
L	L	L ("on" state)
L	H	L ("on" state)
H	L	L ("on" state)
H	H	H ("off" state)

H = high level, L = low level

SN75452BP – Positive NAND




Positive Logic: $Y = \overline{AB}$

TRUTH TABLE

A	B	Y
L	L	H ("off" state)
L	H	H ("off" state)
H	L	H ("off" state)
H	H	L ("on" state)

H = high level, L = low level

SN75453BP – Positive OR




Positive Logic: $Y = A + B$

TRUTH TABLE

A	B	Y
L	L	L ("on" state)
L	H	H ("off" state)
H	L	H ("off" state)
H	H	H ("off" state)

H = high level, L = low level

SN75454BP – Positive NOR



Positive Logic: $Y = \overline{A + B}$

TRUTH TABLE

A	B	Y
L	L	H ("off" state)
L	H	L ("on" state)
H	L	L ("on" state)
H	H	L ("on" state)

H = high level, L = low level.

TYPICAL COUPLED CHARACTERISTICS




Figure 1. Relative Spectral Response




Figure 2. Responsivity Test Configuration




Figure 3. Detector Current versus Fiber Length

The system length achieved with a MFOE76 emitter and various detectors, using 1000 micron core plastic fiber (Eska SH4001 or equivalent), depends on the LED forward

current (I_f) and the responsivity of the detector chosen. Each detector will perform with the MFOE76 up to the distances shown below.





Figure 4. MFOE76 Working Distances

Semiconductor

LF351 Wide Bandwidth JFET Input Operational Amplifier

General Description



The LF351 is a low cost high speed JFET input operational amplifier with an internally trimmed input offset voltage (BI-FET II™ technology). The device requires a low supply current and yet maintains a large gain bandwidth product and a fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF351 is pin compatible with the standard LM741 and uses the same offset voltage adjustment circuitry. This feature allows designers to immediately upgrade the overall performance of existing LM741 designs.


The LF351 may be used in applications such as high speed integrators, fast D/A converters, sample-and-hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The device has low noise and offset voltage drift, but for applica-

tions where these requirements are critical, the LF356 is recommended. If maximum supply current is important, however, the LF351 is the better choice.


Features

- Internally trimmed offset voltage 2 mV
- Low input bias current 50 pA
- Low input noise voltage 16 nV/√Hz
- Low input noise current 0.01 pA/√Hz
- Wide gain bandwidth 4 MHz
- High slew rate 13 V/μs
- Low supply current 1.8 mA
- High input impedance 10¹²Ω
- Low total harmonic distortion A_V = 10, <0.02%
- R_L = 10k, V_O = 20 Vp-p, BW = 20 Hz–20 kHz
- Low 1/f noise corner 50 Hz
- Fast settling time to 0.01% 2 μs



Typical Connection












Simplified Schematic



Connection Diagrams (Top Views)



Typical Performance Characteristics (Continued)





**National
Semiconductor**

Voltage Comparators

LM161/LM261/LM361 High Speed Differential Comparators

General Description



The LM161/LM261/LM361 is a very high speed differential input, complementary TTL output voltage comparator with improved characteristics over the SE529/NE529 for which it is a pin-for-pin replacement. The device has been optimized for greater speed performance and lower input offset voltage. Typically delay varies only 3 ns for over-drive variations of 5 mV to 500 mV. It may be operated from op amp supplies ($\pm 15V$).

Complementary outputs having minimum skew are provided. Applications involve high speed analog to digital converters and zero-crossing detectors in disc file systems.

Features


- Independent strobes
- Guaranteed high speed 20 ns max
- Tight delay matching on both outputs
- Complementary TTL outputs
- Operates from op amp supplies $\pm 15V$
- Low speed variation with overdrive variation
- Low input offset voltage
- Versatile supply voltage range

Schematic and Connection Diagrams




Order Number LM161J, LM261J
or LM361J
See NS Package J14A
Order Number LM361N
See NS Package N14A

Metal Can Package



Order Number LM161H, LM261H
or LM361H
See NS Package H10C

Logic Diagram



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings

Positive Supply Voltage, V^+	+16V
Negative Supply Voltage, V^-	-16V
Gate Supply Voltage, V_{CC}	+7V
Output Voltage	+7V
Differential Input Voltage	$\pm 5V$
Input Common Mode Voltage	$\pm 6V$
Power Dissipation	600 mW
Storage Temperature Range	-65°C to +150°C
Operating Temperature Range	T_{MIN} T_{MAX}
LM161	-55°C to +125°C
LM261	-25°C to +85°C
LM361	0°C to +70°C
Lead Temperature (Soldering, 10 sec)	300°C










Operating Conditions

	MIN	TYP	MAX
Supply Voltage V^+			
LM161/LM261	5V		15V
LM361	5V		15V
Supply Voltage V^-			
LM161/LM261	-6V		-15V
LM361	-6V		-15V
Supply Voltage V_{CC}			
LM161/LM261	4.5V	5V	5.5V
LM361	4.75V	5V	5.25V


Electrical Characteristics ($V^+ = +10V$, $V_{CC} = +5V$, $V^- = -10V$, $T_{MIN} \leq T_A \leq T_{MAX}$, unless noted)

PARAMETER	CONDITIONS	LIMITS						UNITS
		LM161/LM261			LM361			
		MIN	TYP	MAX	MIN	TYP	MAX	
Input Offset Voltage			1	3		1	5	mV
Input Bias Current	$T_A = 25^\circ C$		5	20		10	30	μA μA
Input Offset Current	$T_A = 25^\circ C$		2	3		2	5	μA μA
Voltage Gain	$T_A = 25^\circ C$		3			3		V/mV
Input Resistance	$T_A = 25^\circ C$, $f = 1$ kHz		20			20		k Ω
Logical "1" Output Voltage	$V_{CC} = 4.75V$, $I_{SOURCE} = -5$ mA	2.4	3.3		2.4	3.3		V
Logical "0" Output Voltage	$V_{CC} = 4.75V$, $I_{SINK} = 6.4$ mA			4			4	V
Strobe Input "1" Current	$V_{CC} = 5.25V$, $V_{STROBE} = 2.4V$			200			200	μA
Strobe Input "0" Current	$V_{CC} = 5.25V$, $V_{STROBE} = 4V$			1.6			-1.6	mA
Strobe Input "0" Voltage	$V_{CC} = 4.75V$			8			.8	V
Strobe Input "1" Voltage	$V_{CC} = 4.75V$	2			2			V
Output Short Circuit Current	$V_{CC} = 5.25V$, $V_{OUT} = 0V$	18		55	18		-55	mA
Supply Current I^+	$V^+ = 10V$, $V^- = -10V$, $V_{CC} = 5.25V$, $-55^\circ C \leq T_A \leq 125^\circ C$			4.5				mA
Supply Current I^+	$V^+ = 10V$, $V^- = -10V$, $V_{CC} = 5.25V$, $0^\circ C \leq T_A \leq 70^\circ C$						5	mA
Supply Current I^-	$V^+ = 10V$, $V^- = -10V$, $V_{CC} = 5.25V$, $55^\circ C \leq T_A \leq 125^\circ C$			10				mA
Supply Current I^-	$V^+ = 10V$, $V^- = -10V$, $V_{CC} = 5.25V$, $0^\circ C \leq T_A \leq 70^\circ C$						10	mA
Supply Current I_{CC}	$V^+ = 10V$, $V^- = -10V$, $V_{CC} = 5.25V$, $-55^\circ C \leq T_A \leq 125^\circ C$			18				mA
Supply Current I_{CC}	$V^+ = 10V$, $V^- = -10V$, $V_{CC} = 5.25V$, $0^\circ C \leq T_A \leq 70^\circ C$						20	mA
TRANSIENT RESPONSE		$V_{IN} = 50$ mV Overdrive						
Propagation Delay Time ($t_{pd(0)}$)	$T_A = 25^\circ C$		14	20		14	20	ns
Propagation Delay Time ($t_{pd(1)}$)	$T_A = 25^\circ C$		14	20		14	20	ns
Delay Between Output A and B	$T_A = 25^\circ C$		2	5		2	5	ns
Strobe Delay Time ($t_{pd(0)}$)	$T_A = 25^\circ C$		8			8		ns
Strobe Delay Time ($t_{pd(1)}$)	$T_A = 25^\circ C$		8			8		ns

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



AC Test Circuit



LINEAR INTEGRATED CIRCUITS

TYPES MC1545, MC1445 GATE-CONTROLLED 2-CHANNEL-INPUT VIDEO AMPLIFIER

BULLETIN NO. DL-S 12742, JANUARY 1980


- Differential Inputs and Outputs
- Channel Select Time . . . 20 ns Typ
- Bandwidth Typically 50 MHz
- 16-dB Minimum Gain
- Common-Mode Rejection Typically 85 dB
- Broadband Noise Typically 25 μ V

description

The MC1545 and MC1445 are general-purpose, gated, dual-channel wideband amplifiers designed for use in video-signal mixing and switching. Channel selection is accomplished by control of the voltage level at the gate. A high logic level selects channel A; a low logic level selects channel B. The unselected channel will have a gain of one or less.

The MC1545 is characterized for operation over the full military operating temperature range of -55°C to 125°C . The MC1445 is characterized for operation from 0°C to 70°C .

MC1545 . . . J DUAL-IN-LINE OR
W FLAT PACKAGE
MC1445 . . . J OR N DUAL-IN-LINE PACKAGE
(TOP VIEW)



NC — No internal connection

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

	MC1545	MC1445	UNIT
Supply voltage V_{CC+} (see Note 1)	+12	+12	V
Supply voltage V_{CC-} (see Note 1)	-12	-12	V
Differential input voltage (see Note 2)	± 5	± 5	V
Output current	± 25	± 25	mA
Continuous total dissipation at (or below) 25°C free-air temperature (see Note 3)	675	675	mW
Operating free-air temperature range	-55 to 125	0 to 75	$^{\circ}\text{C}$
Storage temperature range	-65 to 150	-65 to 150	$^{\circ}\text{C}$
Lead temperature 1/16 inch (1,6 mm) from case for 60 seconds	300	300	$^{\circ}\text{C}$
Lead temperature 1/16 inch (1,6 mm) from case for 10 seconds	260	260	$^{\circ}\text{C}$

- NOTES: 1. Voltage values, except differential input voltage, are with respect to the midpoint of V_{CC+} and V_{CC-} .
 2. Differential input voltages are measured at a noninverting input terminal with respect to the appropriate inverting input terminal.
 3. For operation above 25°C free-air temperature, refer to the Dissipation Derating Table. In the J package, MC1545 chips are alloy-mounted; MC1445 chips are glass-mounted.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LINEAR INTEGRATED CIRCUITS

TYPES μ A733M, μ A733C DIFFERENTIAL VIDEO AMPLIFIERS

BULLETIN NO. DL-S 11415, NOVEMBER 1970—REVISED OCTOBER 1979

- 200 MHz Bandwidth
- 250 k Ω Input Resistance
- Selectable Nominal Amplification of 10, 100, or 400
- No Frequency Compensation Required
- Designed to be Interchangeable with Fairchild μ A733M and μ A733C

description


The μ A733 is a monolithic two-stage video amplifier with differential inputs and differential outputs.

Internal series-shunt feedback provides wide bandwidth, low phase distortion, and excellent gain stability. Emitter-follower outputs enable the device to drive capacitive loads and all stages are current-source biased to obtain high common-mode and supply-voltage rejection ratios.


Fixed differential amplification of 10, 100, or 400 may be selected without external components, or amplification may be adjusted from 10 to 400 by the use of a single external resistor connected between G1A and G1B. No external frequency-compensating components are required for any gain option.

The device is particularly useful in magnetic-tape or disc-file systems using phase or NRZ encoding and in high-speed thin-film or plated-wire memories. Other applications include general purpose video and pulse amplifiers where wide bandwidth, low phase shift, and excellent gain stability are required.

The μ A733M is characterized for operation over the full military temperature range of -55°C to 125°C ; the μ A733C is characterized for operation from 0°C to 70°C .



NC—No internal connection



absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

	μ A733M	μ A733C	UNIT
Supply voltage V_{CC+} (See Note 1)	8	8	V
Supply voltage V_{CC-} (See Note 1)	-8	-8	V
Differential input voltage	± 5	± 5	V
Common-mode input voltage	± 6	± 6	V
Output current	10	10	mA
Continuous total power dissipation at (or below) 25°C free-air temperature (see Note 2)	500	500	mW
Operating free-air temperature range	-55 to 125	0 to 70	$^{\circ}\text{C}$
Storage temperature range	-65 to 150	-65 to 150	$^{\circ}\text{C}$
Lead temperature 1/16 inch (1,6 mm) from case for 60 seconds	300	300	$^{\circ}\text{C}$
Lead temperature 1/16 inch (1,6 mm) from case for 10 seconds	N package	260	$^{\circ}\text{C}$

- NOTES: 1. All voltage values, except differential input voltages, are with respect to the midpoint between V_{CC+} and V_{CC-} .
2. For operation above 25°C free-air temperature, refer to Dissipation Derating Table. In the J package, μ A733M chips are alloy-mounted; μ A733C chips are glass-mounted.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Fiber Optics — FLCS Family Photo Detector Diode Output


MFOD71

**FLCS FAMILY
 FIBER OPTICS
 PHOTO DETECTOR
 DIODE OUTPUT**

... designed for low cost, short distance Fiber Optic Systems using 1000 micron core plastic fiber.

Typical applications include: high isolation interconnects, disposable medical electronics, consumer products, and microprocessor controlled systems such as coin operated machines, copy machines, electronic games, industrial clothes dryers, etc.

- Fast PIN Photodiode: Response Time <5 ns
- Ideally Matched to MFOE76 Emitter for Plastic Fiber Systems
- Annular Passivated Structure for Stability and Reliability
- FLCS Package
 - Includes Connector
 - Simple Fiber Termination and Connection (Figure 4)
 - Easy Board Mounting
 - Molded Lens for Efficient Coupling
 - Mates with 1000 Micron Core Plastic Fiber (Eska SH4001)



MAXIMUM RATINGS ($T_A = 25^\circ\text{C}$ unless otherwise noted)

Rating	Symbol	Value	Unit
Reverse Voltage	MFOD71 V_R	100	Volts
Total Power Dissipation @ $T_A = 25^\circ\text{C}$ Derate above 25°C	P_D	150 2	mW mW/°C
Operating and Storage Junction Temperature Range	T_J, T_{stg}	-40 to +100	°C

ELECTRICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted)

Characteristic	Symbol	Min	Typ	Max	Unit
Dark Current ($V_R = 20\text{ V}, R_L = 1\text{ M}\Omega$) $T_A = 25^\circ\text{C}$ $T_A = 85^\circ\text{C}$	I_D	—	0.06 10	10 —	nA
Reverse Breakdown Voltage ($I_R = 10\ \mu\text{A}$)	$V_{(BR)R}$	50	100	—	Volts
Forward Voltage ($I_F = 50\text{ mA}$)	V_F	—	—	1.1	Volts
Series Resistance ($I_F = 50\text{ mA}$)	R_S	—	8	—	Ohms
Total Capacitance ($V_R = 20\text{ V}, f = 1\text{ MHz}$)	C_T	—	3	—	pF

OPTICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$)

Characteristic	Symbol	Min	Typ	Max	Unit
Responsivity ($V_R = 5\text{ V}$, Figure 2)	R	0.15	0.2	—	$\mu\text{A}/\mu\text{W}$
Response Time ($V_R = 5\text{ V}, R_L = 50\ \Omega$)	$t_{(resp)}$	—	5	—	ns

MFOD71




Figure 5. FO Cable Termination and Assembly

INPUT SIGNAL CONDITIONING

The following circuits are suggested to provide the desired forward current through the emitter.





Figure 6. TTL Transmitters

OUTPUT SIGNAL CONDITIONING


The following circuit is suggested to take the MFOD71 detector output and condition it to drive TTL with an acceptable bit error rate.



1 MHz PIN RECEIVER

Figure 7. TTL Receiver

MFOD71



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Fiber Optics — FLCS Family Infrared LED


MFOE71

... designed for low cost, medium frequency, short distance Fiber Optics Systems using 1000 micron core plastic fiber.

Typical applications include: high isolation interconnects, disposable medical electronics, consumer products, and microprocessor controlled systems such as coin operated machines, copy machines, electronic games, industrial clothes dryers, etc.

- Fast Response — > 10 MHz
- Spectral Response Matched to FLCS Detectors: MFOD71, 72, 73, 75
- FLCS Package
 - Low Cost
 - Includes Connector
 - Simple Fiber Termination and Connection
 - Easy Board Mounting
 - Molded Lens for Efficient Coupling
 - Mates with 1000 Micron Core Plastic Fiber (Eska SH4001)

**FLCS FAMILY
 FIBER OPTICS
 INFRARED LED**
 820 nm



CASE 3638-01
 PLASTIC

MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Reverse Voltage	V_R	6	Volts
Forward Current — Continuous	I_F	60	mA
— Peak Pulse		1	A
Total Power Dissipation @ $T_A = 25^\circ\text{C}$	$P_D(1)$	150	mW
Derate above 25°C		2	mW/°C
Operating and Storage Junction Temperature Range	T_J, T_{stg}	-40 to +100	°C
Lead Solder Temperature (5 sec. max; 1/16 inch from case)	—	260	°C

(1) Measured with the device soldered into a typical printed circuit board.

ELECTRICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted)

Characteristic	Fig. No.	Symbol	Min	Typ	Max	Unit
Reverse Breakdown Voltage ($I_R = 100 \mu\text{A}$)	—	$V_{(BR)R}$	2	4	—	Volts
Forward Voltage ($I_F = 100 \text{ mA}$)	—	V_F	—	1.5	2	Volts

OPTICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted)

Characteristic	Fig. No.	Symbol	Min	Typ	Max	Unit
Power Launched ($I_F = 100 \text{ mA}$)	4, 5	P_L	110	165	—	μW
Optical Rise and Fall Time ($I_F = 100 \text{ mA}$) Figure 5	2	t_r, t_f	—	25	35	ns
Peak Wavelength ($I_F = 100 \text{ mA}$)	1	λ_p	—	820	—	nm

For simple fiber termination instructions, see the MFOD71, 72 and 73 data sheets.




Figure 1. Normalized Power Launched versus Forward Current




Figure 2. Power Launched versus Fiber Length




Figure 3. Typical Spectral Output versus Wavelength




Figure 4. Power Launched Test Set




Figure 5. Optical Rise and Fall Time Test Set (10%-90%)

	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	19.20	21.20	0.756	0.835
B	9.14	9.20	0.360	0.370
C	1.02	1.12	0.040	0.045
D	1.56	1.67	0.061	0.066
E	2.41	2.66	0.095	0.105
F	0.43	0.50	0.017	0.020
G	2.54	2.54	0.100	0.100
H	0.25	0.45	0.010	0.018
J	1.62	1.62	0.064	0.064
K	9.14	11.43	0.360	0.450
L	1.54	1.66	0.061	0.066
M	2.54	2.54	0.100	0.100
N	7.62	8.13	0.300	0.320
O	5.08	5.08	0.200	0.200
U	6.86	7.11	0.270	0.280
V	5.08	5.08	0.200	0.200
Z	10.16	11.56	0.400	0.456

NOTES
 1 V AND Z ARE DATUM DIMENSIONS AND T IS A DATUM SURFACE
 2 POSITIONAL TOLERANCE FOR D @ 0.1 PL
 [0.1] @ 0.25 W 0.100 [0.1] V [0.1] Z [0.1]
 3 POSITIONAL TOLERANCE FOR F DIMENSION @ 0.1 PL
 [0.1] @ 0.25 W 0.100 [0.1] V [0.1] Z [0.1]
 4 POSITIONAL TOLERANCE FOR H DIMENSION @ 0.1 PL
 [0.1] @ 0.25 W 0.100 [0.1] V [0.1] Z [0.1]
 5 POSITIONAL TOLERANCE FOR O @ 0.1 PL
 [0.1] @ 0.25 W 0.100 [0.1] V [0.1] Z [0.1]
 6 POSITIONAL TOLERANCE FOR S @ 0.1 PL
 [0.1] @ 0.25 W 0.100 [0.1] V [0.1] Z [0.1]
 7 DIMENSIONING AND TOLERANCING PER ANSI Y14.5M-1982
 8 CONTROLLING DIMENSION: PCH

STYLE 1
 PIN 1 ANODE
 2 CATHODE

CASE 363B-01
 PLASTIC