



การจำลองการทำงานของไมโครคอมพิวเตอร์ 8051

EMULATOR 8051

โดย

นาย บุญเลิศ ยุทธสุภากร

นาย วิวัฒน์ เลิศทองศักดิ์

นาย สรพงษ์ กฤษณะจู่ทะ

วัน เดือน ปี..... 17 ธ.ค. 2541
เลขทะเบียน..... 039038
เลขเรียกหนังสือ T 110279 น.563ก

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านอื่น
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

039038

การจำลองการทำงานของไมโครคอมพิวเตอร์ 8051

Emulation 8051

โดย

นาย บุญเลิศ ยุทธสุภากร 37014220

นาย วิวัฒน์ เลิศทนต์กดี 37014413

นาย สรพงษ์ กฤษณะภูตะ 37014473

อาจารย์ที่ปรึกษา

ผศ. เกรียงไกร วงศ์โรจน์ภรณ์

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ปีการศึกษา 2540

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การจำลองการทำงานของไมโครคอมพิวเตอร์ 8051

(Emulation 8051)

ผู้จัดทำ

1. นาย บุญเลิศ ยุทธสุภากร 37014220
2. นาย วิวัฒน์ เลิศทงนงศักดิ์ 37014413
3. นาย สรพงษ์ กลุณณะจู่ทะ 37014473

อาจารย์ที่ปรึกษา

(ผศ. เกรียงไกร วงศ์โรจน์ภรณ์)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การจำลองการทำงานของไมโครคอมพิวเตอร์ 8051

EMULATOR 8051

โดย

นาย บุญเลิศ ยุทธสุภากร 37014220

นาย วิวัฒน์ เลิศทนต์ศักดิ์ 37014413

นาย สรพงษ์ กฤษณะจุฑา 37014473

อาจารย์ที่ปรึกษา

ผศ.เกรียงไกร วงศ์โรจน์ภรณ์

บทคัดย่อ

ปริญญานิพนธ์นี้เป็นการเสนอแนวทางพัฒนาเพื่อใช้ในการจำลองการทำงานของไมโครคอมพิวเตอร์แบบชิพเดี่ยวตระกูล 8051 ขึ้นมาใช้งาน โดยที่ตัวอิมูเลเตอร์มักถูกใช้ป็นเครื่องมือ สำหรับช่วยตรวจสอบหรือแก้ไขระบบไมโครคอมพิวเตอร์ที่มีข้อผิดพลาดขึ้นทางซอฟต์แวร์ ทั้งนี้เนื่องจากอิมูเลเตอร์สามารถนำเอาข้อมูลต่าง ๆ ภายในรีจิสเตอร์ที่บกพร่องขึ้นมาตรวจสอบได้ เช่น ข้อมูลภายในรีจิสเตอร์ ข้อมูลที่เก็บไว้ในหน่วยความจำ หรือข้อมูลที่รับเข้ามาจากภายนอกระบบ เป็นต้น และเมื่อผู้ใ้สามารถตรวจสอบข้อมูลได้อย่างถูกต้อง การวิเคราะห์ปัญหาที่เกิดขึ้นจะทำได้อย่างรวดเร็วและแม่นยำ ทำให้ระยะเวลาที่ใช้ในการแก้ปัญหาลดน้อยลง

ABSTRACT

This paper presents the development of emulation for single chip microcomputer in 8051 family. An emulator is frequently used for testing and solving trouble shoot in microcomputer system having software error. An emulator can take some data from failure computer system such as data in registers, data in memory or input data from external system to check and correct. After the user get the correct data, analysis of problem can be easily done and the problem solving time can be greatly reduced.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

เรื่อง	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการ	2
2.1 วัตถุประสงค์และขอบเขตโครงการ	2
2.2 โครงสร้างและหลักการทั่วไปของอิโมเลเตอร์	2
2.3 การใช้เครื่อง IBM - PC เป็นเทอร์มินัล	3
2.4 โครงสร้างและการทำงานทั่วไปของไมโครคอมพิวเตอร์ 8051	5
2.5 การจัดการหน่วยความจำของ 8051	12
2.6 หน่วยความจำที่ใช้ในการเก็บโปรแกรมของ 8051	12
2.7 ลำดับสัญญาณการติดต่อเพื่ออ่านข้อมูลจากอีพ롬	12
2.8 การเชื่อมต่อหน่วยความจำโปรแกรมภายนอก 8051	13
2.9 หน่วยความจำที่ใช้ในการเก็บข้อมูล	16
2.10 หน่วยความจำข้อมูลภายนอก	16
2.11 มาตรฐาน RS-232ที่ใช้ในการเชื่อมต่อฮาร์ดแวร์	20
2.12 การออกแบบ 8051 อิโมเลเตอร์	23
2.13 8255 (พอร์ทขนานที่โปรแกรมได้)	24
บทที่ 3 การคำนวณและการสร้าง	29
3.1 วงจรที่ใช้ในการทดลองและรายละเอียดของวงจรที่ใช้งาน	29
3.2 ไทม์เมอร์/เคาน์เตอร์ของ 8051	34
3.3 การจัดการข้อมูลอนุกรมของ 8051	38
3.4 การเชื่อมต่อแบบมาตรฐาน RS-232 Cกับวงจรอิโมเลเตอร์	42
3.5 8250 (UART)	46
3.6 การส่งข้อมูลแบบอะซิงโครนัส	49
บทที่ 4 การทดลองและผลการทดลอง	53
บทที่ 5 บทวิจารณ์และสรุป	56

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

รูปที่	หน้า
2.1 แสดงระบบพื้นฐานของไมโครคอมพิวเตอร์ทั่วไป	2
2.2 แสดงแผนผังของการอิมูลเตเตอร์เข้าไปในแผ่นวงจร ที่มีไมโครคอมพิวเตอร์เป็นส่วนควบคุมหลัก	3
2.3 แสดงแผนผังของการอิมูลเตเตอร์เข้าไปในแผ่นวงจรโดยใช้ IBM-PC เป็นเทอร์มินัล	4
2.4 แสดงแผนผังของวงจรอิมูลเตเตอร์ที่ทำการออกแบบ	5
2.5 แสดงโครงสร้างภายในของไมโครคอมพิวเตอร์แบบชิพเดี่ยวตระกูล 8051 พร้อมทั้งขาสัญญาณต่าง ๆ	6
2.6 แสดงการแม่พิมพ์ของหน่วยความจำ	7
2.7 แสดงถึงการแบ่งหน่วยความจำที่ใช้เก็บข้อมูล	9
2.8 แสดงหน้าที่ของพอร์ทเมื่อเชื่อมต่อกับหน่วยความจำภายนอก	11
2.9 แสดงแผนภาพเวลาของการอ่านข้อมูลจากตำแหน่งภายใน หน่วยความจำอีพรอม	11
2.10 แสดงสัญญาณของ 8051 ที่ใช้ระหว่างการติดต่อเพื่ออ่าน ข้อมูลจากหน่วยความจำภายนอก	14
2.11 แสดงแผนภาพสัญญาณเวลาแสดงการติดต่อกับหน่วยความจำภายนอก	15
2.12 แสดงการเชื่อมต่อหน่วยความจำภายนอกเข้ากับ 8051	16
2.13 แสดงแผนภาพสัญญาณของหน่วยความจำแรม	17
2.14 แสดงแผนภาพเวลาลำดับเหตุการณ์การอ่านข้อมูลจากหน่วยความจำแรม	17
2.15 แสดงแผนภาพเวลาลำดับเหตุการณ์การเขียนข้อมูลลงในหน่วยความจำแรม	18
2.16 แสดงการเชื่อมต่อหน่วยความจำข้อมูลภายนอกกับ 8051	19
2.17 แสดงแผนภาพเวลาการติดต่อหน่วยความจำแรมของ 8051	20
2.18 การเชื่อมต่อทางเดียวอย่างง่าย	21
2.19 การสื่อสารพร้อมด้วยวงจรแฮนด์เชคกึ่ง	22
2.20 การเชื่อมต่อ RS-232 แบบมาตรฐานเก้าเส้น	23
2.21 แสดงบล็อกไดอะแกรมของ 8051 อิมูลเตเตอร์	23
2.22 แสดงการแม่พิมพ์หน่วยความจำของ 8051 อิมูลเตเตอร์	24
3.1 วงจรออสซิลเลเตอร์ภายใน 8031	27
3.2 8031 ที่ทำงานโดยสัญญาณที่มาจากภายนอก	27
3.3 แสดงวงจรของ 8051 อิมูลเตเตอร์	29-31
3.4 แสดงวงจรส่วนดักจับข้อมูล	32-33

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5 แสดงการควบคุมการทำงานแบบไทม์เมอร์ เคน์เตอร์	36
3.6 แสดงไทม์เมอร์ เคน์เตอร์ โหมด 0	37
3.7 แสดงไทม์เมอร์ เคน์เตอร์ โหมด 1	37
3.8 แสดงไทม์เมอร์ เคน์เตอร์ โหมด 2	37
3.9 แสดงไทม์เมอร์ เคน์เตอร์ โหมด 3	38
3.10 แสดงแผนภาพการทำงานของวงจรส่วนการรับและส่งข้อมูลอนุกรมของ 8051	38
3.11 แสดงรีจิสเตอร์ควบคุมการทำงานและสถานะการสื่อสารข้อมูลอนุกรม SCON	40
3.12 แสดงแผนภาพเวลาของสัญญาณอนุกรมในโหมด 0	40
3.13 รูปแบบของสัญญาณข้อมูลอนุกรมในโหมด 1	41
3.14 รูปแบบของสัญญาณข้อมูลอนุกรมในโหมด 2	42
3.15 แสดงให้เห็นถึงแนวทางการเปลี่ยนแปลงระดับสัญญาณ	43
3.16 แสดงแผนภาพวงจรขับสัญญาณทางค้ำส่งโดยการใช้ไอซี MC 1488	44
3.17 แสดงแผนภาพวงจรขับสัญญาณทางค้ำรับโดยการใช้ไอซี MC 1489	45
3.18 แสดงการเชื่อมต่อไอซี MC 1488 และ MC 1489	46
3.19 แสดงการจัดวางขาไอซี 8250	46
3.20 ตารางแสดงค่าตัวหารสำหรับการกำหนดอัตราบอด	47
3.21 บล็อกไดอะแกรมแสดงส่วนค้ำจับข้อมูล	53

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1 บทนำ

ปัจจุบันนี้มีการนำเอาระบบไมโครคอมพิวเตอร์มาเป็นส่วนสำคัญสำหรับควบคุมเครื่องใช้ไฟฟ้ากันอย่างแพร่หลาย เช่น อุปกรณ์ควบคุมการทำงานอัตโนมัติในโรงงานอุตสาหกรรม หรือแม้กระทั่งอุปกรณ์ที่ใช้ในสำนักงานก็พบได้หลายชนิด เครื่องใช้ไฟฟ้างดกล่าวว่ามีขนาดเล็กลงและมีการทำงานสลับซับซ้อนมากขึ้น สาเหตุที่เป็นเช่นนี้เนื่องมาจากผู้ผลิตมักจะนำไมโครคอมพิวเตอร์แบบชิพเดี่ยวมาใช้งานเป็นจำนวนมาก

ไมโครคอมพิวเตอร์แบบชิพเดี่ยว (single chip microcomputer) จะมีข้อดีกว่าระบบไมโครคอมพิวเตอร์ทั่ว ๆ ไป คือ อุปกรณ์สนับสนุนต่าง ๆ ที่ต้องใช้งานร่วมกับไมโครโปรเซสเซอร์จะอยู่ภายในชิพเดียวกันกับไมโครโปรเซสเซอร์ อุปกรณ์เหล่านี้ได้แก่ หน่วยความจำทั้งชนิดแรมและรอมพอร์ทแบบขนานและพอร์ทแบบอนุกรม ด้วยจุดเด่นข้อนี้ไมโครคอมพิวเตอร์แบบชิพเดี่ยวจึงมักถูกนำมาใช้งานควบคุมที่มีโปรแกรมไม่สลับซับซ้อนมากนัก แต่ต้องการความเร็วในการทำงานสูงพอสมควร

เมื่อพิจารณาในอีกด้านหนึ่งจะเห็นว่าการใช้ไมโครคอมพิวเตอร์เป็นส่วนควบคุมหลักแล้ว ในกรณีที่อุปกรณ์นั้นขัดข้องหรือมีจุดผิดพลาดในโปรแกรมที่ใช้งาน การตรวจสอบแก้ไขจะมีขั้นตอนที่ยุ่งยากโดยเริ่มจากการตรวจหาจุดผิดพลาดของฮาร์ดแวร์ก่อน โดยอาศัยเครื่องมือวัด เช่นลอจิกโปรบหรือออสซิลโลสโคปตรวจหาจุดเสียที่เกิดขึ้นตามแผนผังของวงจรที่มีอยู่ ถ้าพบว่าอุปกรณ์ใดทำงานบกพร่องก็ทำการเปลี่ยนใหม่ แต่ปัญหาจะยุ่งยากมากถ้าการผิดพลาดที่เกิดขึ้นนั้นมีสาเหตุมาจากซอฟต์แวร์เพราะจำทำให้สัญญาณลอจิกต่าง ๆ ที่ป้อนเข้าไปควบคุมหรือกระตุ้นให้ฮาร์ดแวร์ทำงานจะผิดพลาดหมด การแก้ไขโดยใช้เครื่องมือทางด้านฮาร์ดแวร์ที่กล่าวผ่านมาข้างต้นทำได้ยากมาก ทั้งนี้เนื่องจากเมื่อไมโครคอมพิวเตอร์ทำการรันโปรแกรมจะเสมือนกับว่าตัวของมันอยู่ในโลกปิดเลยทีเดียว ที่เป็นเช่นนี้เพราะว่าในขณะที่รันโปรแกรมเราจะไม่สามารถทราบได้เลยว่าไมโครโปรเซสเซอร์กำลังทำตามคำสั่งที่ถูกบันทึกไว้ในหน่วยความจำใด เกิดผิดพลาดอะไร ค่าผลลัพธ์ที่ได้ผิดพลาดไปมาน้อยเพียงใด ด้วยเหตุนี้จึงมีการนำเทคนิคของการอีมูเลท (emulation technique) มาใช้งานโดยอาศัยหลักการง่าย ๆ คือ ทำการสร้างไมโครคอมพิวเตอร์ขึ้นมาอีกชุดหนึ่งที่ทำงานเลียนแบบไมโครโปรเซสเซอร์ตัวนั้นได้ทุกประการ แต่ในขณะที่เดียวกันผู้ใช้งานสามารถตรวจสอบการทำงานต่าง ๆ ของโปรแกรมได้ตลอดเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2 ทฤษฎีและหลักการ

2.1 วัตถุประสงค์และขอบเขตของโครงการ

วัตถุประสงค์ของโครงการนี้เพื่อต้องการพัฒนาอุปกรณ์ที่เรียกว่า การจำลองการทำงานของ ไมโครคอมพิวเตอร์แบบชิฟเดี่ยวตระกูล 8051 (emulation 8051) ที่มีราคาถูกขึ้นมา เพื่อใช้เป็นเครื่องมือ สำหรับตรวจสอบหรือแก้ไข รวมถึงพัฒนาซอฟต์แวร์ของระบบไมโครคอมพิวเตอร์แบบชิฟเดี่ยวตระกูล 8051 อิมูเลเตอร์ที่พัฒนาขึ้นมีขอบเขตในการพัฒนา 2 ส่วนด้วยกันคือ

1. วงจร
2. โปรแกรมควบคุมระบบอิมูเลเตอร์


โดยที่อิมูเลเตอร์นี้จะอาศัยคอมพิวเตอร์ส่วนบุคคล (IBM - PC) เป็นเทอร์มินัล

2.2 โครงสร้างและหลักการทำงานทั่วไปของอิมูเลเตอร์

ระบบไมโครคอมพิวเตอร์โดยทั่วไปจะประกอบด้วยวัสดุสามชนิดด้วยกันคือ

1. แอคเซสบัต
2. คาตัวบัต
3. คอนโทรลบัต


โดยบัตทั้ง 3 จะเชื่อมต่อกับอุปกรณ์ต่าง ๆ ดังรูปที่ 2.1



รูปที่ 2.1 แสดงระบบพื้นฐานของไมโครคอมพิวเตอร์ทั่วไป

จากรูปที่ 2.1 ถ้านำสัญญาณจากบัตต่าง ๆ ออกมาภายนอกระบบ และสามารถควบคุมสัญญาณเหล่านี้ ได้โดยผ่านทางแป้นพิมพ์และจอภาพ จะสามารถทราบถึงการทำงานของ โปรแกรมรวมถึงข้อมูลที่นำเข้าหรือ ส่งออกไปภายนอกระบบเพื่อควบคุมอุปกรณ์ทางด้านฮาร์ดแวร์ดังกล่าวมาแล้วข้างต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2 แสดงแผนผังของการอีมูเลเตอร์เข้าไปในแผ่นวงจรที่มี ไมโครคอมพิวเตอร์เป็นส่วนควบคุมหลัก

จากรูปที่ 2.2 สมมุติว่าแผ่นวงจรที่จะนำมาตรวจสอบมีโครงสร้างดังที่แสดงไว้ในรูปที่ 2.1 โดยถอดชิพไมโครโปรเซสเซอร์ออกแล้วใส่สายเชื่อมต่อจากพ็อด (Pod) เข้าไปแทน ดังนั้นสายบัสดัง ๆ ของแผ่นวงจรจะถูกเชื่อมต่อเข้าไปในระบบของอีมูเลเตอร์ (emulator) โดยผ่านทางพ็อดและไมโครโปรเซสเซอร์อีมูเลเตอร์โมดูล (microprocessor emulation module) สำหรับอีมูเลเตอร์ทั่ว ๆ ไปแล้วไมโครโปรเซสเซอร์อีมูเลชันโมดูลนี้จะเปลี่ยนแปลงตามไมโครโปรเซสเซอร์ของแผ่นวงจรที่นำมาตรวจสอบ โมดูลเหล่านี้จะทำหน้าที่แทนไมโครโปรเซสเซอร์ของแผ่นวงจร ดังนั้นข้อมูลต่าง ๆ ที่อยู่บนแผ่นวงจรสามารถย้ายมายังหน่วยความจำของอีมูเลเตอร์ได้ทันที ทำให้สะดวกในการตรวจสอบแก้ไขผ่านทางเทอร์มินัล ผลที่ได้สามารถเก็บไว้ในดิสก์ หรือ สามารถอ่านโปรแกรมที่บันทึกไว้ในแผ่นดิสก์ลงไปหน่วยความจำได้เช่นกัน โดยผ่านทางมาสเตอร์คอนโทรลโปรเซสเซอร์ (master control processor) นอกจากนั้นขณะรันโปรแกรมยังสามารถนำสัญญาณภายนอกเข้ามาเก็บไว้เพื่อทำการทดสอบเปรียบเทียบกับโปรแกรมว่าถูกต้องและสอดคล้องกันหรือไม่ตามความสามารถที่ผ่านมาข้างต้น


ในรายงานฉบับนี้เป็นการเสนอการสร้างอีมูเลเตอร์อย่างง่ายขึ้นมาใช้งาน โดยเลือกเฉพาะใช้กับไมโครคอมพิวเตอร์แบบชิพเดียวเบอร์ 8051 ของบริษัทอินเทล

2.3 การใช้เครื่อง IBM-PC เป็นเทอร์มินัล

ในหัวข้อนี้จะเป็นการกล่าวถึงการออกแบบสร้างอีมูเลเตอร์ขึ้นมาใช้งาน โดยเริ่มจากรูปที่ 2.2 ส่วนของเทอร์มินัลจะใช้เครื่องคอมพิวเตอร์ส่วนบุคคล IBM-PC ซึ่งมีตัวขั้วงานแม่เหล็กอยู่แล้วจึงใช้งานได้โดย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การติดต่อสื่อสารกับอิมูเลเตอร์กระทำผ่านทางพอร์ตอนุกรม RS - 232 ดังนั้นสามารถเขียนรูปใหม่
ได้ดังรูป 2.3



รูปที่ 2.3 แสดงแผนผังของการอิมูเลเตอร์เข้าไปในแผ่นวงจรโดยใช้ IBM - PC เป็นเทอร์มินัล

เมื่อพิจารณาต่อมาหากตัวอิมูเลเตอร์ถูกออกแบบให้ใช้งานกับ ไมโครคอมพิวเตอร์ที่มี ไมโครโปรเซสเซอร์เบอร์เดียวกันหมด จะสามารถทำการตัดส่วนของพ็อด และอิมูเลชัน โมดูลออกได้ โดยใช้มาสเตอร์คอนโทรลโปรเซสเซอร์เบอร์เดียวกับ ไมโครโปรเซสเซอร์บนแผ่นวงจร เมื่อกระทำการนี้บัสของอิมูเลเตอร์จะเหมือนกับบัสของวงจรที่นำมาตรวจสอบทุกประการ ดังนั้นแผนผังของวงจรจะเขียนได้ดังรูปที่ 2.4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.4 แสดงแผนผังของวงจรอิมูเลเตอร์ที่ทำการออกแบบ

สำหรับการเลือกไมโครโปรเซสเซอร์ที่ใช้ในอิมูเลเตอร์นั้น จะเลือกใช้ไมโครคอมพิวเตอร์แบบชิพเดียวเพราะมีการนำไปใช้งานด้านการควบคุมกันเป็นที่แพร่หลาย ไมโครคอมพิวเตอร์แบบชิพเดียวก็มีหลายบริษัทที่ผลิตออกมา แต่เมื่อพิจารณาถึงความนิยมในการใช้งานจะพบว่ามีการนำเอาไมโครโปรเซสเซอร์ของบริษัทอินเทลมาใช้งานอย่างแพร่หลาย โดยจะเลือกใช้ในตระกูล 8051 (MCS-51)

ไมโครคอมพิวเตอร์แบบชิพเดียวตระกูล 8051 เป็นไมโครคอมพิวเตอร์ที่เหมาะสมกับการนำมาใช้งานทางด้านการควบคุมเป็นอย่างมาก เพราะมีความเร็วในการทำงานสูง มีคำสั่งที่จัดการกับข้อมูลอย่างมีประสิทธิภาพ การแลกเปลี่ยนหรืออ้างอิงข้อมูลภายในสามารถกระทำได้อย่างคล่องตัว

2.4 โครงสร้างและการทำงานของไมโครคอมพิวเตอร์แบบชิพเดียวตระกูล MCS-51

บล็อกไดอะแกรมของโครงสร้างภายใน MCS-51 จะเป็นดังรูปที่ 2.5



รูปที่ 2.5 แสดงโครงสร้างภายในของไมโครคอนโทรลเลอร์แบบชิพเดี่ยวตระกูล MCS-51 พร้อมทั้ง
ขาสัญญาณต่างๆ


โครงสร้างหลักของ MCS-51 จะประกอบด้วย

- CPU ขนาด 8 บิต
- มีวงจรรอสซิดเลเตอร์ภายในตัว
- มีหน่วยความจำแบบรอม ขนาด 4 กิโลไบต์
- มีหน่วยความจำแบบแรม ขนาด 128 ไบต์
- มีรีจิสเตอร์สำหรับทำหน้าที่พิเศษ 21 รีจิสเตอร์
- มีสายนำสัญญาณสำหรับเชื่อมต่อกับอุปกรณ์ภายนอก 32 เส้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- สามารถต่อหน่วยความจำภายนอกได้ 64 กิโลไบต์
- มีไทเมอร์ / เคา์เตอร์ ขนาด 16 บิต จำนวน 2 ชุด
- มีโครงสร้างของการอินเทอร์รัปต์ได้ 5 แห่ง ประกอบด้วยระดับของความสำคัญ 2 ระดับ
- มีพอร์ทอนุกรมที่ทำงานแบบฟลูอิดเพลิกซ์ 1 พอร์ท
- สามารถอ้างอิงแอดเดรสแบบบิตได้ในกรณีที่มีการประมวลผลแบบบูลีน (Boolean Processing)

ลักษณะของการมีหน่วยความจำจะเป็นดังรูปที่ 2.6



รูปที่ 2.6 แสดงการแม็พของหน่วยความจำ (memory map)

จากรูปที่ 2.6 8051 จะแยกแอดเดรสออกเป็น 2 ส่วน คือ

1. หน่วยความจำที่ใช้เก็บโปรแกรม
2. หน่วยความจำที่ใช้เก็บข้อมูล


สำหรับหน่วยความจำที่ใช้เก็บโปรแกรมสามารถมีได้ถึง 64 กิโลไบต์โดยที่ในจำนวน 64 กิโลไบต์นี้อยู่ภายในตัว 8051 จำนวน 4 กิโลไบต์ การอ้างอิงหน่วยความจำ 4 กิโลไบต์นี้จะถูกควบคุมด้วยขา \overline{EA} ถ้าขา \overline{EA} มีลอจิกเป็น 0 จะใช้หน่วยความจำภายนอกทั้งหมด 64 กิโลไบต์ แต่ถ้าเป็นลอจิก 1 จะใช้หน่วยความจำภายใน 4 กิโลไบต์แรก จากนั้นจะใช้หน่วยความจำภายนอกจนกระทั่งครบ 64 กิโลไบต์ ส่วนหน่วยความจำที่ใช้เก็บข้อมูลประกอบด้วยแรมภายในตัวจำนวน 128 ไบต์ พร้อมกับรีจิสเตอร์สำหรับทำหน้าที่พิเศษต่างๆ (Special Function Register) อีกจำนวน 21 รีจิสเตอร์ ดังนี้

- ACC Accumulator
- B B Register
- PSW Program Status Word
- SP Stack Pointer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- DPTR Data Pointer (แยกเป็น DPH และ DPL)
- P0 Port 0
- P1 Port 1
- P2 Port 2
- P3 Port 3
- IP Interrupt Priority
- IE Interrupt Enable
- TMOD Timer / Counter Mode
- TCON Timer / Counter Control
- TH0 Timer / Counter 0 (high byte)
- TL0 Timer / Counter 0 (low byte)
- TH1 Timer / Counter 1 (high byte)
- TL1 Timer / Counter 1 (low byte)
- SCON Serial Control
- SBUF Serial Data Buffer
- PCON Power Control

รายละเอียดของการแบ่งหน่วยความจำที่ใช้เก็บข้อมูลจะเป็นดังรูปที่ 2.7



รูปที่ 2.7 แสดงถึงการแบ่งหน่วยความจำที่ใช้ในการเก็บข้อมูล

จากรูปที่ 2.7 หน่วยความจำภายในที่ใช้เก็บข้อมูลจะถูกแบ่งออกเป็น 2 ส่วน คือ แอดเดรส 0 ถึง 127 ใช้เก็บข้อมูลภายใน และแอดเดรสที่ 128 ถึง 255 จะทำหน้าที่เป็นรีจิสเตอร์ที่ทำหน้าที่พิเศษตามชื่อที่กำหนด และมีตำแหน่งที่แน่นอน เฉพาะส่วนแรกตั้งแต่แอดเดรส 0 ถึง 31 จะถูกแบ่งออกเป็น 4 กลุ่มๆ ละ 8 ไบต์ เรียกแต่ละกลุ่มว่ารีจิสเตอร์เบงก์ 0 ถึง 3 เรียงกันไปตามลำดับเช่นกัน หรือจะเรียกใช้งานตามค่าแอดเดรสโดยตรงเลยก็ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับรายละเอียดของรีจิสเตอร์ที่ทำหน้าที่พิเศษต่าง ๆ จะเป็นดังนี้

แอดเดรสเดเคเตอร์ เป็นรีจิสเตอร์ที่ใช้เก็บข้อมูลหรือผลลัพธ์ของคำสั่ง
รีจิสเตอร์ บี เป็นรีจิสเตอร์ที่ใช้เฉพาะคำสั่งการคูณและหารเท่านั้น
สแตกพอยเตอร์ เป็นรีจิสเตอร์ขนาด 8 บิตค่าของสแตกจะอยู่ที่ใด ๆ ของหน่วยความจำ
 แรมจำนวน 128 ไบท์ภายในชิพ เมื่อ 8051 ถูกรีเซตค่าสแตกจะถูกกำหนดเริ่มต้นไว้ที่ 07H

ค่าพอยเตอร์ เป็นรีจิสเตอร์ขนาด 16 บิต แยกออกเป็นไบท์สูงและไบท์ต่ำ
 หน้าที่หลักคือ เอาไว้เก็บค่าแอดเดรสจำนวน 16 บิต


พอร์ท 0 ถึง พอร์ท 3 จะเป็นพอร์ทขนาด 8 บิต ที่สั่งให้เป็นอินพุทหรือเอาต์พุทก็ได้ และแบบ
 ที่คำสั่งสถานะทางลอจิกไว้ได้โดยสั่งผ่านทางรีจิสเตอร์พิเศษ คือ รีจิสเตอร์ P0 ถึง P3 พอร์ท 0 และพอร์ท 2
 ยังเชื่อมต่อกับหน่วยความจำภายนอกด้วย นอกจากนั้น พอร์ท 3 ยังถูกใช้เป็นพอร์ทอนุกรมรับสัญญาณ
 อินเทอร์รัปต์จากภายนอกเป็น ไทมเมอร์และสัญญาณอ่านหรือเขียนข้อมูลไปยังหน่วยความจำภายนอกด้วยดังนี้

ขาของพอร์ท 3	หน้าที่อื่นนอกจากเป็น I/O
P 3.0	RXD (รับสัญญาณอนุกรม)
P 3.1	TXD (ส่งสัญญาณอนุกรม)
P 3.2	INT0 (อินเทอร์รัปต์จากภายนอก)
P 3.3	INT1 (อินเทอร์รัปต์จากภายนอก)
P 3.4	T0 (ไทมเมอร์ 0 รับสัญญาณจากภายนอก)
P 3.5	T1 (ไทมเมอร์ 1 รับสัญญาณจากภายนอก)
P 3.6	WR (สัญญาณเขียนหน่วยความจำภายนอก)
P 3.7	RD (สัญญาณอ่านหน่วยความจำภายนอก)

บัฟเฟอร์ข้อมูลอนุกรม ถูกแบ่งเป็น 2 รีจิสเตอร์ ตัวที่หนึ่งสำหรับส่งข้อมูลออกและอีกตัวหนึ่ง
 สำหรับรับข้อมูลเข้า

รีจิสเตอร์ควบคุมและแสดงสถานะ ได้แก่ รีจิสเตอร์ IP IE TMOD TCON PCON ซึ่ง
 แต่ละตัวจะประกอบด้วยบิตที่ใช้ควบคุมและแสดงสถานะสำหรับการอินเทอร์รัปต์ของระบบ ไทมเมอร์และ
 พอร์ทอนุกรม

เพื่อให้เห็นภาพพจน์ของ 8051 ที่เกี่ยวข้องกับพอร์ทและส่วนต่าง ๆ ได้ชัดเจนขึ้นจะเขียนหน้าที่ของ
 พอร์ทเมื่อทำงานกับหน่วยความจำภายนอกได้ดังรูปที่ 2.8



รูปที่ 2.8 แสดงหน้าที่ของพอร์ตเมื่อเชื่อมต่อกับหน่วยความจำภายนอก

หลังจากทำความเข้าใจกับโครงสร้างภายในแล้ว ลองพิจารณาถึงการใช้งานของสายสัญญาณที่ปรากฏภายนอกบ้างเพื่อให้เข้าใจได้ชัดขึ้น

จากโครงสร้างภายในของ MCS-51 ในรูปที่ 2.5 จะมีบัสสองทิศทาง 4 เส้น และพอร์ตขนาด 8 บิต เมื่อใช้หน่วยความจำภายในตัว ในกรณีที่ไมใช้หน่วยความจำภายใน พอร์ต 0 และพอร์ต 2 จะถูกใช้เป็นบัสของข้อมูลและแอดเดรส ดังนั้นพอร์ตทั้งสองยังคงใช้งานเป็นอินพุตและเอาต์พุตโดยพอร์ต 0 ทำหน้าที่เป็นสายสัญญาณแอดเดรส A0.....A7 และเป็นบิตข้อมูล D0.....D7 ส่วนพอร์ต 2 ใช้งานเป็นสายสัญญาณแอดเดรส A8.....A15

เอาต์พุตของขา \overline{RD} และ \overline{WR} มาจากสายเอาต์พุตของพอร์ต 3 เพื่อใช้ในการอ่านและเขียนข้อมูลของหน่วยความจำภายนอก

ขา \overline{PSEN} เป็นขารับสัญญาณสำหรับเปิดให้มีการอ่านหน่วยความจำภายนอกโดยสัญญาณ \overline{PSEN} จะทำงานสองครั้งในหนึ่งรอบคำสั่งเหมือนรอบคำสั่ง ALE เนื่องจากมีการอ่านข้อมูลจำนวนสองไบต์ในแต่ละรอบคำสั่ง และขา \overline{PSEN} นี้จะทำงานต่อเมื่อมีภาษาเครื่องเก็บอยู่ในหน่วยความจำภายนอกเท่านั้น

ขา EA เป็นอินพุตที่ใช้ร่วมกับแอดเดรสภายนอกโดยมีค่าลอจิก '0' เมื่อโปรเซสเซอร์อ่านคำสั่งจากหน่วยความจำภายนอก

จะเห็นได้ว่า 8051 มีวงจรรีบและตั้งเวลาชนิด 16 บิตอยู่ 2 ตัว เมื่อทำหน้าที่เป็นวงจรถัดเวลา รีจิสเตอร์ที่ทำหน้าที่ตั้งเวลาจะเพิ่มขึ้นหนึ่งทุก ๆ รอบคำสั่งของเครื่อง และจะนับด้วยอัตราสูงสุดที่ 1 / 12 ของความเร็วสัญญาณนาฬิกาของโปรเซสเซอร์ วงจรรีบและตั้งเวลา 0 และ 1 มีวิธีโปรแกรมให้ทำงานได้ต่างกัน 4 แบบ รวมทั้งการทำงานเป็น 8 บิตหรือ 16 บิต และการบรรจุค่าพีซีหนึ่งค่าโดยอัตโนมัติ

8051 เป็นชิพที่มีการอินเทอร์เฟซอนุกรมชนิด 2 ทิศทาง ทำให้รับและส่งข้อมูลพร้อมกันตัวรับข้อมูลชนิดอะซิงโครนัส (Asynchronous Receiver) มีบัฟเฟอร์สำหรับข้อมูลเป็นพิเศษเพิ่มความเร็วในการสื่อสารและสามารถเลือกโปรแกรมใช้งานแบบหนึ่งแบบใดใน 4 แบบ ด้วยการใส่โปรแกรมควบคุมอัตราการส่งข้อมูลและรูปแบบข้อมูล

8051 สามารถรับการอินเทอร์รัปต์ได้ 5 แหล่ง คือ $\overline{INT0}$ $\overline{INT1}$ (กำหนดให้ใช้ระดับพัลส์หรือขอบขาพัลส์ก็ได้) และจากวงจรรีบและตั้งเวลาที่ 0 ถึง 1 รวมทั้งจากพอร์ทอนุกรมโดยสามารถกำหนดลำดับความสำคัญของการอินเทอร์รัปต์ได้ 2 ระดับ แต่ละแหล่งของอินเทอร์รัปต์จะกำหนดเป็นเวกเตอร์เฉพาะซีแอดเดรส ดังนั้นเมื่อมีการอินเทอร์รัปต์เข้ามา ตัวโปรเซสเซอร์จะกระโดดไปที่ส่วนของโปรแกรมที่ทำงานตามวัตถุประสงค์ของอินเทอร์รัปต์นั้น หลังจากนั้นข้อมูลต่าง ๆ ของโปรแกรมแอดเดรสลงในสแตค

2.5 การจัดการหน่วยความจำของ 8051

หน่วยความจำของ 8051 แบ่งออกเป็น 2 แบบ ตามลักษณะการใช้งานคือ

1. หน่วยความจำที่ใช้ในการเก็บ โปรแกรม
2. หน่วยความจำที่ใช้ในการเก็บข้อมูล

2.6 หน่วยความจำที่ใช้ในการเก็บโปรแกรมของ 8051

เป็นหน่วยความจำที่ใช้เก็บคำสั่งในรูปรหัสภาษาเครื่องซึ่งต้องการให้ 8051 ทำงานเมื่อ 8051 ทำงานก็จะอ่านข้อมูลที่เก็บไว้ในหน่วยความจำประเภทนี้เข้าไปถอดรหัสแล้วสร้างสัญญาณควบคุมส่วนอื่น ๆ ตามการทำงานของแต่ละคำสั่งนั้น หน่วยความจำแบบนี้จะต้องเป็นแบบรอม และผู้ใช้ต้องเขียนข้อมูลในแต่ละคำสั่งของหน่วยความจำเป็นรหัสภาษาเครื่อง 8051 ตามลำดับการทำงานที่ต้องการ (หน่วยความจำแบบรอมเมื่อปิดไฟแล้วข้อมูลก็ไม่มีการสูญหาย) การเขียนข้อมูลลงไปในรอบจะต้องใช้เครื่องมือพิเศษในระหว่างการทำงานของ 8051 ผู้ใช้จะไม่สามารถใช้คำสั่งทำการเขียนข้อมูลลงในหน่วยความจำแบบนี้ได้จำนวนตำแหน่งสูงสุดของหน่วยความจำแบบนี้ที่ 8051 จะใช้งานได้คือ 65356 ตำแหน่ง ค่าของตำแหน่งจะเขียนเป็นเลขฐาน 16 ได้ตั้งแต่ 0000H ถึง FFFFH หน่วยความจำตำแหน่ง 0000H ถึง FFFFH จำนวน 4 กิโลไบต์ นั้นผู้ใช้จะเลือกได้ว่าเป็นตำแหน่งของรอมที่อยู่ภายในหรือภายนอก 8051 ถ้าต้องการให้ 8051 ทำงานตามคำสั่งที่เก็บไว้ในรอมภายใน 8051 ก็ให้ป้อนสัญญาณสถานะลอจิก 1 เข้าที่ขา \overline{EA} ของ 8051 ส่วนหน่วยความจำที่ตำแหน่ง 1FFFFH ถึง FFFFH จะต้องต่ออยู่กับภายนอก 8051 เสมอ

2.7 ลำดับสัญญาณการติดต่อเพื่ออ่านข้อมูลจากอีพรอม

จากแผนภาพเวลาของสัญญาณในรูปที่ 2.9 แสดงให้เห็นถึงลำดับเหตุการณ์เมื่อมีการอ่านข้อมูลจากอีพรอมดังนี้


1. เริ่มต้น ไมโครคอนโทรลเลอร์จะต้องทำการส่งค่าแอดเดรสของหน่วยความจำที่ต้องการอ่านออกมาก่อนเป็นลำดับแรก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. ในช่วงเวลาถัดมาไมโครคอนโทรลเลอร์จะขับสัญญาณ \overline{CS} ให้เป็นลอจิกต่ำ เพื่อเลือกให้อีพ롬มีการทำงานขึ้น หลังจากนั้นจะหยุดรอระยะเวลาช่วงหนึ่งประมาณ 100 ถึง 300 นาโนวินาทีตามประเภทของอีพ롬ที่ใช้งาน ช่วงเวลานี้เรียกว่า แอสเซสไทม์ (access time) ทั้งนี้เพื่อเป็นการให้อีพ롬ทำการถอดรหัสแอดเดรสที่รับเข้าและเตรียมพร้อมในการส่งข้อมูลออกมา

3. ไมโครคอนโทรลเลอร์จะขับสัญญาณ \overline{OE} เป็นระดับลอจิกต่ำ เพื่อสั่งงานให้อีพ롬ส่งข้อมูลภายในอีพ롬ส่งออกมายังบัสข้อมูล จากนั้นไมโครคอนโทรลเลอร์จึงจะทำการรับข้อมูลภายในบัสเก็บเข้ายังรีจิสเตอร์ภายในต่อไป

4. ในช่วงเวลาต่อมาไมโครคอนโทรลเลอร์จะสั่งทำการขับสัญญาณ \overline{OE} ให้กลับ เป็นระดับลอจิกสูงเช่นเดิม เพื่อเป็นการทำให้สภาวะขาสัญญาณบัสข้อมูลของอีพ롬มีสถานะเป็นอิมพีแดนซ์สูง และไม่มีผลต่อการทำงานอื่น ๆ



รูปที่ 2.9 แสดงแผนภาพเวลาของการอ่านข้อมูลจากตำแหน่งภายในหน่วยความจำอีพ롬

1. ได้รับสัญญาณแอดเดรสซึ่งถูกส่งออกมาจาก CPU
2. สัญญาณเลือกอุปกรณ์ส่งมาให้กับอีพ롬เพื่อให้อีพ롬ทำงาน
3. ข้อมูลภายในอีพ롬ถูกนำออกมายังบัสข้อมูล

2.8 การเชื่อมต่อหน่วยความจำโปรแกรมภายนอก 8051

เนื่องจากระบบบัตแอดเดรสและบัสข้อมูลของไมโครคอนโทรลเลอร์ 8051 เป็นลักษณะแบบใช้การมัลติเพล็กซ์จากพอร์ทเดียวกัน กล่าวคือ ในระยะเวลาเริ่มต้น เส้นสัญญาณเหล่านี้ของพอร์ทจะใช้ในการส่งค่าแอดเดรสของตำแหน่งที่ต้องการติดต่อด้วย ในช่วงระยะเวลาต่อมาจึงเปลี่ยนไปเป็นสถานะอิมพีแดนซ์สูงเพื่อใช้งานในฐานะของบัสข้อมูล แต่เนื่องจากว่าอีพ롬ที่ใช้งานกันทั่วไปนั้น ไม่ใช้การมัลติเพล็กซ์ และมี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขาสัญญาณบัสแอดเดรสและบัสข้อมูลแยกออกจากกันโดยชัดเจนดังนั้นการเชื่อมต่ออิพรวมเพื่อทำหน้าที่เป็นหน่วยความจำโปรแกรม จึงจำเป็นต้องมีวงจรประเภทแลตช์ (latch) ประกอบเพิ่มเติมขึ้น เพื่อทำการค้างค่าแอดเดรสที่ส่งออกมาจาก 8051 ในช่วงเวลาแรกให้กับขาสัญญาณแอดเดรสของอิพรวมต่อไป

จากตารางในรูปที่ 2.10 แสดงให้เห็นถึงสัญญาณต่าง ๆ ของ 8051 ซึ่งนำมาใช้การติดต่อกับหน่วยความจำภายนอก

สัญญาณ	คำจำกัดความ	ขาสัญญาณ	หน้าที่
\overline{EA}	External Access	31	เลือกประเภทหน่วยความจำภายในหรือภายนอก
ALE	Address Enable	30	สัญญาณเอาต์พุตสำหรับการแลตช์ข้อมูลแอดเดรสจากบัส
P 2.0 - P 2.3	Port 2	21 - 28	เป็นข้อมูลแอดเดรสไบต์สูงของหน่วยความจำ
P 0.0 - P 0.7	Port 0	39 - 32	มัลติเพตีกซ์สัญญาณของบัสแอดเดรสและบัสข้อมูล
\overline{PSEN}	Program Store Enable	29	สัญญาณระบุการอ่านให้กับหน่วยความจำอิพรวม

รูปที่ 2.10 แสดงสัญญาณของ 8051 ที่ใช้ระหว่างการติดต่เพื่ออ่านข้อมูลจากหน่วยความจำภายนอก


สัญญาณ \overline{EA} (External Access) ใช้ในการกำหนดเลือกว่า จะอ่านข้อมูลมาจากหน่วยความจำโปรแกรมภายนอกหรือภายในตัวไอซี ซึ่งหากเป็นระดับลอจิกต่ำจะอ่านข้อมูลมาจากหน่วยความจำโปรแกรมภายนอก สิ่งที่ควรให้ความสังเกตคือ เมื่อมีการอ่านข้อมูลจากหน่วยความจำโปรแกรมภายใน และมีการใช้งานแอดเดรสที่อยู่ในช่วงที่สูงเกินกว่าค่าสูงสุดของหน่วยความจำภายใน เช่น หากเป็นเบอร์ 8051 ซึ่งมีหน่วยความจำโปรแกรมภายในสูงสุดเพียง 4 กิโลไบต์ แต่มีการอ้างอิงตำแหน่งที่สูงเกินกว่า 4 กิโลไบต์ เป็นต้น กรณีเช่นนี้ 8051 จะทำการอ่านค่าแอดเดรสที่สูงเกินกว่านี้มาจากหน่วยความจำโปรแกรมภายนอกโดยอัตโนมัติ

จากแผนภาพเวลาการติดต่อกับหน่วยความจำโปรแกรมภายนอกของ 8051 ในรูปที่ 2.11 จะเห็นได้ว่าภายในช่วงเวลาของเมซซิงไซเคิลหนึ่ง ๆ นั้น 8051 มีการไปนำข้อมูลมาถึง 2 ครั้งด้วยกัน ดังนั้นการทำงานของ 8051 จึงจะ ไปอ่านข้อมูลโปรแกรมมาเป็นจำนวนทวีคูณเสมอ ในช่วงเวลาเริ่มต้นของการติดต่อกับหน่วยความจำภายนอก พอร์ต 0 จะเป็นค่าแอดเดรสไบต์ค่า (A0 - A7) และเวลาต่อมาจึงจะเป็นบัสข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การส่งค่าของแอดเดรสไบต์ต่ำนี้จะอยู่ราวช่วงเวลาขอบข้างของสัญญาณ ALE และจะยังคงอยู่จนเมื่อสัญญาณ PSEN เปลี่ยนไปเป็นระดับสัญญาณลอจิกต่ำ ดังนั้นการออกแบบจึงมักใช้สัญญาณ ALE นี้ในการทำให้ไอซีแลตซ์ภายนอกข้างระดับสัญญาณแอดเดรสเหล่านี้ไว้ ส่วนสัญญาณ PSEN จะใช้ในการเลือกให้ไอซีอีพรอมทำงานและอ่านค่าข้อมูลกลับมา


ขณะที่สัญญาณ PSEN เป็นระดับลอจิกต่ำ ไอพรอมก็จะทำการถอดรหัสค่าแอดเดรสและส่งข้อมูลที่อยู่ในตำแหน่งนั้นออกมา โดยสัญญาณ PSEN นี้จะค้างสถานะการเป็นลอจิกต่ำไว้ช่วงเวลาหนึ่งเพื่อให้ข้อมูลถูกส่งออกมาจากไอพรอมเรียบร้อยแล้ว จึงค่อยกลับไปเป็นระดับลอจิกสูงเช่นเดิม และในช่วงเวลาขาขึ้นของสัญญาณ PSEN นี้เองที่ 8051 ทำการสุ่มอ่านข้อมูลเข้ามาสำหรับข้อมูลทางพอร์ท 2 ซึ่งเป็นค่าแอดเดรสไบต์สูง (A8 - A15) นั้นจะถูกส่งออกมาในราวช่วงกึ่งกลางระหว่างที่สัญญาณ ALE เป็นลอจิกสูง ซึ่งก็เป็นเวลาใกล้เคียงกับการส่งค่าแอดเดรสไบต์ต่ำออกมาทางพอร์ท 0 สำหรับค่าแอดเดรสพอร์ท 2 นั้นจะค้างอยู่ตลอดช่วงรอบเวลาของการติดต่อกับหน่วยความจำโปรแกรม



รูปที่ 2.11 แสดงแผนภาพสัญญาณเวลาแสดงการติดต่อกับหน่วยความจำภายนอก


การใช้งานไมโครคอนโทรลเลอร์ 8051 แบบที่ไม่มีหน่วยความจำโปรแกรมภายใน จำเป็นจะต้องเชื่อมต่อเข้ากับหน่วยความจำโปรแกรมซึ่งเป็นไอซีอีพรอม และจะต้องกำหนดให้เริ่มต้นที่แอดเดรส 0000H เสมอ ทั้งนี้เพราะเมื่อมีการรีเซตหรือเริ่มต้นการจ่ายไฟฟ้าให้กับระบบ 8051 จะได้เริ่มต้นทำงานตามคำสั่งที่แอดเดรสนี้ทันที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.13 แสดงแผนภาพสัญญาณของหน่วยความจำแรม

2.10.2 ลำดับสัญญาณการติดต่อเพื่ออ่านข้อมูลจากหน่วยความจำแรม



รูปที่ 2.14 แสดงแผนภาพเวลาดำดับเหตุการณ์การอ่านข้อมูลจากหน่วยความจำแรม


จากแผนภาพเวลาของสัญญาณในรูปที่ 2.14 แสดงถึงลำดับเหตุการณ์เมื่อมีการอ่านข้อมูลจากหน่วยความจำแรมดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. ไมโครคอนโทรลเลอร์จะต้องเริ่มต้นด้วยการส่งค่าแอดเดรสของหน่วยความจำที่ต้องการออกมาทางบัสแอดเดรส
2. สัญญาณ \overline{OE} จะต้องถูกเปลี่ยนให้เป็นระดับลอจิกต่ำ เพื่อระบุว่าต้องการอ่านข้อมูลจากหน่วยความจำ
3. หลังจากนั้น ไมโครคอนโทรลเลอร์จะต้องหยุดรอในราวช่วงระยะเวลาหนึ่ง (Read Access time) เพื่อให้วงจรภายในแรมทำการถอดรหัสแอดเดรสและอ่านข้อมูล
4. หลังจากสิ้นสุดเวลาในข้อ 3 แล้วข้อมูลจะถูกส่งออกมาทางขาสัญญาณของบัสข้อมูลและไมโครคอนโทรลเลอร์สามารถอ่านข้อมูลนี้ไปประมวลผลต่อไป

2.10.3 ลำดับสัญญาณการติดต่อเพื่อเขียนข้อมูลยังหน่วยความจำแรม

สำหรับแผนภาพเวลาของสัญญาณในรูปที่ 2.15 แสดงให้เห็นถึงลำดับเหตุการณ์เมื่อมีการเขียนข้อมูลลงในหน่วยความจำแรมดังนี้



รูปที่ 2.15 แสดงแผนภาพเวลาลำดับเหตุการณ์การเขียนข้อมูลลงในหน่วยความจำแรม


1. ช่วงเริ่มต้นไมโครคอนโทรลเลอร์จะต้องส่งค่าแอดเดรสของหน่วยความจำที่ต้องการออกมาทางบัสแอดเดรส
2. เวลาถัดไปในบัสข้อมูลจะเป็นข้อมูลที่ต้องการเขียนลงในหน่วยความจำ
3. ไมโครคอนโทรลเลอร์จะต้องทำการหยุดรอในช่วงระยะเวลาหนึ่งเช่นกัน (write access time) เพื่อให้วงจรภายในแรมทำการถอดรหัสแอดเดรสและเตรียมการเขียนข้อมูล
4. เมื่อสิ้นสุดเวลาที่หยุดรอ ไมโครคอนโทรลเลอร์จะต้องขับสัญญาณ \overline{WR} ให้เป็นระดับลอจิกต่ำหรือพัลส์ เพื่อให้ข้อมูลภายในบัสข้อมูลถูกนำไปยังตำแหน่งที่ต้องการภายในหน่วยความจำแรมต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



2.10.4 การเชื่อมต่อกับหน่วยความจำข้อมูลภายนอก

การเชื่อมต่อหน่วยความจำแรมเข้ากับระบบของไมโครคอนโทรลเลอร์ 8051 จะใช้วิธีการเหมือนกับการเชื่อมต่อกับหน่วยความจำอีพรอมโดยในรูปที่ 2.16 แสดงให้เห็นถึงวงจรของการเชื่อมต่อเข้ากับหน่วยความจำแรมมีหลักการทำงานดังที่ได้กล่าวมา ไอซี 74LS373 ทำหน้าที่ในการล้างหรือแลตซ์ค่าแอดเดรสให้กับอินพุตของหน่วยความจำแรม สำหรับขาสัญญาณ OE (หรือ RD) จะต่อเข้ากับขาสัญญาณ RD (P3.7) และขาสัญญาณ WR (P3.6) ของ 8051 ในที่นี้เนื่องจากว่าภายในวงจรนี้มีไอซีหน่วยความจำเพียงตัวเดียวจึงได้ทำการต่อสัญญาณ CS กับสัญญาณกราวด์โดยตรงดังรูป



รูปที่ 2.16 แสดงการเชื่อมต่อหน่วยความจำข้อมูลภายนอกกับ 8051

ในรูปที่ 2.17 แสดงให้เห็นถึงแผนภาพเวลาของสัญญาณที่เกี่ยวข้องดังนี้ เมื่อเริ่มการติดต่อกับหน่วยความจำข้อมูลภายนอก จะมีการส่งค่าของแอดเดรสไบต์ต่ำของตำแหน่งหน่วยความจำที่ต้องการออกมาที่พอร์ต 0 ในราวก่อนช่วงเวลาขอบขาลงของสัญญาณ ALE ซึ่งจะนำไปใช้ในการควบคุมไอซีแลตซ์ เพื่อทำการล้างค่าแอดเดรสไบต์ต่ำไว้ ดังนั้นในเวลาต่อมาพอร์ต 0 ก็จะว่างและพร้อมที่จะนำไปใช้ในฐานะของบัตข้อมูล ส่วนค่าของแอดเดรสไบต์สูง จะถูกส่งออกมาทางพอร์ต 2 ราวเวลาประมาณกึ่งกลางระหว่างที่สัญญาณ ALE เป็นระดับลอจิกสูง เมื่อ 8051 ทำการขับสัญญาณ RD หรือ WR ให้เป็นระดับลอจิกต่ำก็จะมีผลทำให้เกิดการส่งและรับข้อมูลระหว่างหน่วยความจำแรมกับบัตข้อมูลขึ้นได้


เพื่อป้องกันไม่ให้อุปกรณ์ส่งข้อมูลบนสายเส้นเดียวกัน อุปกรณ์จึงถูกแบ่งออกเป็น 2 ชนิด เช่น อุปกรณ์อย่างเช่นเทอร์มินัลซึ่งใช้สายเส้นที่ 2 สำหรับเอาท์พุทเรียกว่า ดีทีอี (DTE Data Terminal Equipment) อุปกรณ์อย่างเช่น โมเด็มซึ่งใช้สายเส้นที่ 2 สำหรับอินพุทเรียกว่า ดีซีอี (DCE Data Communication Equipment)

2.11.1 อุปกรณ์ DTE และ DCE

ตามมาตรฐาน RS 232 อุปกรณ์ DTE ควรใช้หัวต่อตัวผู้และอุปกรณ์ DCE ควรใช้หัวต่อตัวเมียเมื่อทราบอุปกรณ์หนึ่งเป็น DTE และอีกตัวหนึ่งเป็น DCE ในทางทฤษฎีแล้วสามารถเชื่อมต่อได้อย่างง่ายดาย โดยการเชื่อมต่อสายที่มีหมายเลขตรงกัน เรียกว่าการเชื่อมต่อแบบตรงไปตรงมา แต่มีผู้ผลิตบางรายที่ไม่ได้ทำตามมาตรฐานและทำให้เกิดปัญหา โดยจะถือว่าอุปกรณ์หนึ่งเป็น DTE และอีกตัวหนึ่งเป็น DCE และแต่ละฝ่ายส่งสัญญาณที่อีกฝ่ายต้องการบนสายที่ตรงกัน

2.11.2 การสื่อสารทางเดียว

วงจรหลักที่ถูกใช้สำหรับการสื่อสารมีอยู่ 3 วงจร คือสายเส้นที่ 2 สำหรับข้อมูลจาก DTE ไปยัง DCE สายเส้นที่ 3 สำหรับข้อมูลจาก DCE ไปยัง DTE และสายเส้นที่ 7 สำหรับซิกเนลกราวด์ (signal ground) ซึ่งเป็นจุดอ้างอิงร่วมสำหรับขั้วและแรงดันไฟฟ้าของสายอื่นๆ ในกรณีที่ยางที่สุกซึ่งมีเพียงอุปกรณ์หนึ่งส่งและอีกตัวรับใช้สายเพียง 2 เส้นก็เพียงพอคือสายเส้นที่ 2 หรือ 3 และสายเส้นที่ 7 ดังในรูปที่ 2.18



รูปที่ 2.18 การเชื่อมต่อทางเดียวอย่างง่าย

2.11.3 ฮาร์ดแวร์แฮนด์เช็คกิ้ง

อุปกรณ์ฝ่ายส่งจำเป็นต้องรู้ว่าอุปกรณ์ฝ่ายรับพร้อมที่จะรับข้อมูลหรือไม่ ดังนั้นทางฝ่ายรับต้องมีข่าวสารถูกส่งกลับจากอุปกรณ์ฝ่ายรับไปยังฝ่ายส่ง เพื่อแจ้งว่ามันพร้อมหรือไม่ ข่าวสารนี้เรียกว่า โฟลว์คอนโทรล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จาก DTE ไปสู่ DCE


เมื่ออุปกรณ์ DTE ส่งข้อมูลไปที่อุปกรณ์ DCE ข้อมูลถูกส่งไปตามสายเส้นที่ 2 และใช้สายเส้นที่ 7 ชิกแนลกราวนด์ คอมพิวเตอร์ DCE ควบคุมการส่งแอสค็ชเช็คกิ้งจากอุปกรณ์ DTE บนสายเส้นที่ 6 ถ้าเครื่องพิมพ์เป็น DCE และคอมพิวเตอร์เป็น DTE สายเส้นที่ 6 บนคอมพิวเตอร์ควรถูกเชื่อมต่อเข้ากับสายเส้นที่ 6 บนเครื่องพิมพ์และเครื่องพิมพ์จะรักษาระดับแรงดันไฟฟ้าบวกบนสายเส้นที่ 6 คราบเท่าที่มันสามารถรับข้อมูล เมื่อมันต้องการที่จะบอกคอมพิวเตอร์ให้หยุดการส่งข้อมูล มันจะลดแรงดันไฟฟ้าบนสายเส้นที่ 6 ให้เป็นสถานะลบ

จาก DCE ไปสู่ DTE

เมื่ออุปกรณ์ DCE จะสื่อสารกับอุปกรณ์ DTE สายเส้นที่ 3 คือถูกใช้สำหรับการส่งผ่านข้อมูลและถ้าต้องการแอสค็ชเช็คกิ้ง จะใช้สายเส้นที่ 20 เพื่อส่งแอสค็ชเช็คกิ้งจากอุปกรณ์ DTE ไปยังอุปกรณ์ DCE สายเส้นที่ 20 มีชื่อว่า DTR (data terminal ready)

2.11.4 การสื่อสารสองทาง


ในหลายกรณีข้อมูลถูกส่งผ่านในสองทิศทาง โดยเฉพาะเมื่อเครื่องคอมพิวเตอร์สองตัวสื่อสารกัน รวมทั้งในกรณีที่ใช้ซอฟต์แวร์แอสค็ชเช็คกิ้งด้วยเช่นกันจำนวนสายที่น้อยที่สุดที่จำเป็นในการสื่อสารสองทางคือ สามเส้น ได้แก่ สายข้อมูลในแต่ละทิศทาง ทำให้จำนวนสายรวมเป็น 5 เส้น ดังรูปที่ 2.19



รูปที่ 2.19 การสื่อสารพร้อมด้วยวงจรแอสค็ชเช็คกิ้ง

เมื่อสายแอสค็ชเช็คกิ้งชุดที่สองถูกนำมาใช้เพิ่มเติมลงไปในแต่ละทิศทาง สายทั้งหมดที่ใช้คือเจ็ดเส้น บางครั้งอาจมีการเพิ่มสายอีกสองเส้น เพื่อทำให้โมเด็มสามารถให้ข้อมูลมากขึ้นแก่คอมพิวเตอร์หรือเทอร์มินัล ได้แก่ ซีดี (CD carrier detect) ถูกเชื่อมต่อเข้ากับขา 8 เพื่อแจ้งการคงอยู่ของสัญญาณพาหะและ อาไอ (RI ring indicator) ถูกเชื่อมต่อเข้ากับขา 22 เพื่อแสดงว่าโมเด็มกำลังถูกเรียกโดยอุปกรณ์ระยะไกล ดังนั้นจำนวนวงจรทั้งหมดจะกลายเป็นเก้าคิงรูปที่ 2.20

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.17 แสดงแผนภาพเวลาการติดต่อกับหน่วยความจำแรม ของ 8051

2.11 มาตรฐาน RS - 232 ที่ใช้ในการต่อฮาร์ดแวร์

เพื่อที่จะทำให้อุปกรณ์จากผู้ผลิตต่างกันทำงานร่วมกันได้ มาตรฐานหลายชนิดจึงได้รับการออกแบบขึ้น มาตรฐานที่ใช้กันกว้างขวางที่สุดคือ RS - 232 ถูกประกาศโดย Electronic Industries Association มาตรฐาน RS-232 ที่ร่างขึ้นในตอนแรกสำหรับกำหนดการเชื่อมต่อระหว่างเทอร์มินัล และ โมเด็มระบบคุณสมบัติทางไฟฟ้าของวงจรระหว่างการเชื่อมต่อวงจร ซึ่งวงจรตามมาตรฐานจำได้ยากในทางปฏิบัติจึงใช้ตัวย่อแทน ตัวอย่างเช่น สายเส้นที่ 2 มีชื่อว่า BA แต่ใช้กันทั่วไปว่า TXD ตามมาตรฐาน RS 232 สายเส้นที่ 2 นำข้อมูลจากเทอร์มินัล ไปสู่โมเด็ม เพื่อให้การทำงานถูกต้องเทอร์มินัลต้องส่งเอาที่พุดออกที่สายเส้นที่ 2 และโมเด็มต้องรับข้อมูลบนสายเส้นที่ 2 เพราะฉะนั้นสายเส้นที่ 2 เป็นสายส่งข้อมูลสำหรับอุปกรณ์บางอย่างและเป็นสายรับข้อมูลสำหรับอุปกรณ์อย่างอื่น การเชื่อมต่อโดยตรงจากสายเส้นที่ 2 บนอุปกรณ์หนึ่งเข้ากับสายเส้นที่ 2 บนอุปกรณ์อีกตัวหนึ่ง สามารถทำได้ต่อเมื่ออุปกรณ์หนึ่งส่งข้อมูลบนสายเส้นที่ 2 และอีกตัวหนึ่งรับข้อมูลบนสายเส้นที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.20 การเชื่อมต่อ RS 232C แบบมาตรฐานเก้าเส้น

2.12 การออกแบบ 8051 อิมูเลเตอร์

ในส่วนของการออกแบบ 8051 อิมูเลเตอร์ที่ออกแบบสามารถเขียนเป็นบล็อกไดอะแกรมได้ดังรูป

ที่ 2.21




รูปที่ 2.21 แสดงบล็อกไดอะแกรมของ 8051 อิมูเลเตอร์

จากรูปไมโครโปรเซสเซอร์จะใช้เบอร์ 8031 ซึ่งจะเหมือนกับ 8051 เพียงแต่ไม่มีหน่วยความจำภายในแบบรวมภายใน โดยขาทุกขาของไมโครโปรเซสเซอร์จะถูกต่อออกมารอไว้ที่ซอกเกิดเพื่อต่อไปยังบอร์ดอื่นด้วยสายแถบขนาด 40 เส้น หน่วยความจำของระบบประกอบด้วย โปรแกรมควบคุมระบบของ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8051 อิมูเลเตอร์ และอิมูเลชันแรมที่ใช้สำหรับเก็บโปรแกรมของบอร์ดอื่น ๆ หรือโปรแกรมอื่น ๆ ที่สั่งงานให้ 8051 อิมูเลเตอร์ทำงานนอกเหนือไปจากโปรแกรมที่กำหนดไว้ในโปรแกรมควบคุมระบบ การติดต่อกับ IBM-PC จะกระทำผ่านทางชิพ UART ซึ่งทำหน้าที่เป็นพอร์ทอนุกรมและลักษณะของหน่วยความจำจะเป็นดังรูปที่ 2.22



รูปที่ 2.22 แสดงการแบ่งหน่วยความจำของ 8051 อิมูเลเตอร์

2.13 8255 (พอร์ทขนานที่โปรแกรมได้ THE 8255 PROGRAMMABLE PERIPHERAL INTERFACE)


มีชื่อเรียกย่อ ๆ ว่า 8255 PPI เป็นพอร์ท 8 บิต 3 พอร์ท ที่โปรแกรมได้ โดยแบ่งเป็นพอร์ท A , B , C โดยที่พอร์ทซียังแบ่งได้อีก คือ แบ่งเป็นพอร์ท ซี 4 บิตล่าง และพอร์ทซี 4 บิตบน การทำงานมี 3 โหมด คือ

1. Basic I/O ไม่มีการทำแฮนด์เชคกิ้ง (Handshaking)
2. Strobe I/O มีการทำแฮนด์เชคกิ้ง
3. Strobe Bidirectional I/O ส่งข้อมูล 2 ทิศทางมีแฮนด์เชคกิ้ง

2.13.1 การเชื่อมต่อ 8255 (interface the 8255)

การต่อดังแสดงในรูป 2.23 ขา \overline{CS} ก็คือชิพซีเล็ก เป็นขาเลือกชิพนี้ให้ทำงานหรือไม่ทำงาน โดยถ้าเห็น \overline{CS} (มีขีดข้างบน \overline{CS} แสดงว่า จะทำงานได้ต้องให้ลอจิก '0') ส่วน A0 , A1 จะเป็นการเลือกพอร์ทได้ 4 พอร์ทคือ A,B,C และพอร์ทควบคุม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.23 การเชื่อมต่อ 8255 กับบัสทั้ง 3 ของซีพียู

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3 การคำนวณและการสร้าง

3.1 วงจรที่ใช้ในการทดลองและรายละเอียดของวงจรที่ใช้งาน

สำหรับวงจรที่จะเป็นดังรูปที่ 3.3 โดยรายละเอียดการทำงานคร่าว ๆ ของวงจรเป็นดังนี้ โดยเริ่มจาก IC2 เป็นไมโครคอมพิวเตอร์แบบชิพเดียวเบอร์ 8031 เนื่องจากต้องการใช้หน่วยความจำภายนอกดังนั้นขา 31 จึงถูกต่อลงกราวด์ ขา 21 ถึง 28 เป็นแอดเดรสบัสโดยใช้ IC 5 (74LS224) เป็นตัวบัฟเฟอร์ IC 6 (74LS245) ทำหน้าที่แอดเดรสและค่าตัวบัฟเฟอร์ให้ขา 32 ถึง 39 ของไมโครโปรเซสเซอร์ IC 6 จะถูกควบคุมทิศทางการส่งออกหรือรับเข้าด้วยเอาต์พุตของเอนด์เกตโดยมีอินพุตจากขา 17 (\overline{RD}) และขา 29 (\overline{PSEN}) ขา 30 (\overline{ALE}) ขา 17 (\overline{RD}) และขา 29 (\overline{PSEN}) จะถูกบัฟเฟอร์ด้วย IC4 (74LS244) สัญญาณที่ผ่านการบัฟเฟอร์แล้วจะถูกต่อไปยัง IC1 โดยตรงยกเว้นขา 9 และขา 18, 19 ซึ่งต่อกับก้อนผลึกจะมีสวิทช์ให้เลือกว่าต้องการต่อมาจากบอร์ดที่ถูกอิโมลเตเตอร์เอง

สัญญาณมัลติเพล็กซ์ระหว่างแอดเดรสและข้อมูลที่รับจาก IC 6 ถูกแยกสัญญาณแอดเดรสออกโดย IC10 (74LS373) โดยมีสัญญาณ \overline{ALE} เป็นตัวควบคุม เอาต์พุตที่ได้จาก IC 10 จะเป็นสัญญาณของแอดเดรสอย่างเดียว ขาที่สำคัญ ๆ ของ 8031 มีดังนี้

\overline{ALE}

Address Latch Enable ขานี้จะส่งสัญญาณที่มีความถี่ 1/6 เท่าของสัญญาณจากออสซิลเลเตอร์ สัญญาณนี้จะส่งออกมาตลอดเวลาขงเว้นบางครั้งของการติดต่อกับหน่วยความจำสำหรับข้อมูลภายนอก 8051 สัญญาณนี้จะใช้บอกกับอุปกรณ์ภายนอก 8051 ว่าขณะนี้สัญญาณแอดเดรส (เป็นลอจิก 1) จะมีการส่งข้อมูลที่เป็น 8 บิตล่างของตำแหน่งหน่วยความจำภายนอก 8051 ที่ต้องการติดต่อกับออกไปทางพอร์ท 0 อุปกรณ์ภายนอกจะใช้สัญญาณนี้ในการหน่วงข้อมูลไว้ที่พอร์ท 0 จะส่งค่าตำแหน่งหน่วยความจำออกมาเพียงชั่วขณะเท่านั้นซึ่งในเวลาต่อมาพอร์ท 0 จะใช้รับส่งข้อมูลกับหน่วยความจำภายนอก สัญญาณ \overline{ALE} จะสามารถต่อเข้ากับอุปกรณ์ TTL ชนิด LS ได้ถึง 8 อินพุต

\overline{PSEN}

Program Store Enable เป็นขาที่ 29 ขานี้ปกติจะให้ลอจิก 1 แต่จะส่งลอจิก 0 เมื่อต้องการอ่านคำสั่ง (Fetch Instruction) ที่จะนำไปทำงานมาจากหน่วยความจำสำหรับโปรแกรมภายนอก 8051 ในกรณีที่อ่านคำสั่งซึ่งเก็บอยู่ในหน่วยความจำสำหรับโปรแกรมภายใน 8051 แล้วสัญญาณนี้จะไม่เปลี่ยนลอจิกเป็น 0 ขา \overline{PSEN} นี้สามารถต่อไปยังขาอินพุตของ TTL ชนิด LS ได้ถึง 8 อินพุต

\overline{EA}


External Access ขา 31 ขานี้เป็นขาอินพุตที่ต่อเข้าไปยังวงจรไทม์มิ่งและคอนโทรลเพื่อควบคุมการสร้างสัญญาณ \overline{PSEN} ถ้าป้อนสัญญาณลอจิก 0 เข้าที่ขา \overline{EA} นี้แสดงว่าโปรแกรมในตำแหน่ง 0000H ถึง FFFFH ที่ต้องการให้ทำงานถูกเก็บไว้ภายนอก 8051 จะต้องสร้างสัญญาณ \overline{PSEN} ออกไปยังภายนอกเพื่อการอ่านคำสั่งเข้ามาทำงาน แต่ถ้าสัญญาณที่ป้อนให้ขา \overline{EA} เป็น 1 หมายความว่าโปรแกรมในตำแหน่ง 0000H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถึง OFFFH ถูกเก็บไว้ภายใน 8051 การทำงานในตำแหน่งหน่วยความจำช่วงนี้จะอ่านคำสั่งต่าง ๆ จากแอมป์ภายใน 8051

XTAL 1


ขาที่ 19 ของบอร์ด 8031 ขานี้จะต่อเข้ากับขาที่เป็นวงจรขยายแบบป้อนกลับ (inverting amplifier) ที่ประกอบเป็นวงจรออสซิลเลเตอร์ ในรูปที่ 3.1 จะเห็นว่าวงจรภายในของ ออสซิลเลเตอร์เนนเกต จะทำหน้าที่เป็นวงจรขยายแบบกลับเฟสของสัญญาณที่จะควบคุมให้มีการ ออสซิลเลตหรือไม่ก็ขึ้นกับสัญญาณ RD ถ้าต้องการใช้สัญญาณนาฬิกาจากภายนอกเป็นสัญญาณ นาฬิกา ควบคุมการทำงานของ 8051 ก็ให้ป้อนสัญญาณเข้ามาที่จุดนี้แต่ถ้าต้องการใช้วงจร ออสซิลเลเตอร์ภายในก็ให้ต่อคริสตอล (crystal) ดังรูปที่ 3.1 โดยค่าคาปาซิเตอร์ในวงจรควรมีค่า ประมาณ 20 PF



รูปที่ 3.1 วงจรออสซิลเลเตอร์ภายใน 8031

XTAL 2

ขาที่ 18 ของบอร์ด 8031 ขานี้เป็นจุดเอาท์พุทของวงจรขยายแบบกลับเฟสสัญญาณที่ ประกอบเป็นวงจรออสซิลเลเตอร์ (อินพุทคือขา XTAL 1) ถ้าจะใช้สัญญาณนาฬิกาที่สร้างมาจากภายนอกมาเป็นสัญญาณนาฬิกาของ 8051 ให้ปล่อยขานี้ลอยไว้แล้วป้อนสัญญาณนาฬิกาจากภายนอกเข้ามาที่ขา XTAL 1 ดังรูปที่ 3.2



รูปที่ 3.2 8031 ที่ทำงานโดยสัญญาณที่มาจากภายนอก


สายแอดเดรสเส้นที่ 13 14 15 ถูกถอดรหัสด้วย IC9 (74LS138) ซึ่งจะทำการเอาท์พุทบล็อก ละ 8 กิโลไบต์ โดยบล็อกที่ 1 และ 2 จะเป็นแอดเดรสของอีพ롬 บล็อกที่ 3 เป็นของส่วนที่ทำ หน้าที่เปลี่ยนข้อมูลขนานเป็นอนุกรมและข้อมูลอนุกรมเป็นขนาน (UART Universal Asynchronous Receiver and Transmitter) ซึ่งทำหน้าที่เปลี่ยนข้อมูลแบบขนานเป็นอนุกรมออกไปที่ขา 19 และรับ ข้อมูลแบบอนุกรมจากขาที่ 3 แล้วเปลี่ยนให้เป็นขนานส่งเข้าสู่ข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

IC 16 (MC 1488 and MC1489) เป็นตัวเปลี่ยนระดับของสัญญาณให้เข้าสู่มาตรฐานของ RS - 232 ขา 12 ของยูอาตต่ออยู่กับแอดเดรสเอศูนย์ เพื่อระบุว่าข้อมูลที่ส่งไปเป็นข้อมูลของคำสั่งหรือข้อมูลที่ต้องการส่งออก หรือเป็นข้อมูลรับเข้ามาจากพอร์ตอนุกรม ขาข้อมูลทั้งหมดต่อมาจากเอาต์พุตของ IC 6 ขา 13 (RD) ขา 10 (\overline{WR}) ต่อมาจากเอาต์พุตของ IC 4 ส่วนขา 21 (RST) ต่อมาจาก 8031 สำหรับขา 9 ขา 20 และขา 25 ต่ออยู่กับส่วนกำเนิดสัญญาณ (Baud - rate generator) เพื่อกำหนดอัตราบอดในการรับและส่งข้อมูลหน่วย ความจำชนิดแรมของระบบขนาด 32 กิโลไบท์ใช้สัญญาณควบคุมจาก IC 9 ซึ่งนำมาแอนด์กันเพื่อที่จะ ครอบคลุมได้ถึง 32 กิโลไบท์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Size	Number	Revision
B	10-AET-1998	Sheet of
Date	A: PPI SCH	Drawn by
File		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกไปลงนิตยสารและต้องแจ้งบริษัทผู้ผลิตเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.3 แสดงวงจรของ 8051 ไมโครคอนโทรลเลอร์




Title	Size	Number	Revision
	A	1	1
	B	2	2
	C	3	3
	D	4	4
	E	5	5
	F	6	6
	G	7	7
	H	8	8

Drawn By: AUNW/ACT1/SCH1
 Checked By: [Blank]
 Date: 10/05/2008
 File: AUNW/ACT1/SCH1

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาพที่ 3.4 แสดงวงจรส่วนเคอจิกจีโอเคแคช



ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกและแสดงวงจรส่วนตัวกับผู้อื่นของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.4.1 แสดงวงจรส่วนดีกซ์กับอินพุตของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 Timer/Counter ของ MCS - 51

MCS-51 มี Timer/Counter 2 Channels โดยเป็น register แบบนับขึ้น 16 bits โดยกรณี Timer จะนับ clock ภายในและกรณี Counter จะนับ clock จากภายนอก (T0 และ T1) register แบบ 8 bits 2 ตัวที่ใช้ในการควบคุมคือ TCON และ TMOD

3.2.1 Timer / Counter Control register (TCON)

ใช้เป็น flag บอกสถานะว่ามี overflow หรือ interrupt ควบคุม Timer/Counter ให้ on/off

TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0
-----	-----	-----	-----	-----	-----	-----	-----

TF1 ถ้า overflow Timer1 overflow จะ set เป็น 1 และ reset เป็น 0 โดยอัตโนมัติ เมื่อ Jump ไปยัง Timer Interrupt service routine ที่ vector interrupt 001 BH

TR1 Timer 1 run control การเริ่ม หรือหยุดทำงานของ timer โดยการ set (on) หรือ reset(off)

TF0 Timer 0 overflow flag เป็น 1 เมื่อมีการ overflow ของ timer และถูก reset เป็น 0 โดยอัตโนมัติ เมื่อกระโดดไปตำแหน่ง 000BH เพื่อปฏิบัติ timer interrupt service routine

TR0 Timer 0 on/off (1 ให้เริ่มนับ ; 0 ให้หยุดนับ)

IE1 External interrupt 1 edge flag (จะถูก set โดย hardware เมื่อมีการ interrupt จาก INTI และ reset เมื่อปฏิบัติ Interrupt routine)

IT1 Interrupt 1 Type control คือ 0 = level active(หรือ level trig)
1 = transition (หรือ edge trig)

IE0 External Interrupt 0 edge flag (จะถูก set โดย hardware เมื่อมีการ interrupt จาก INTO และ reset เมื่อปฏิบัติ Interrupt routine)

IT0 Interrupt 0 Type control

Note กรณี edge trig นั้นตอนเป็น counter จะนับทุกครั้งที่มา Tx เปลี่ยนจาก 1 เป็น 0

Timer/Counter Mode control register (TMOD)

ใช้ set ชนิดการทำงานของ timer/counter 0 และ 1

3.2.2 TMOD (ไม่สามารถใช้เป็น bit addressable)

GATE	C/T	M1	M0	GATE	C/T	M1	M0
------	-----	----	----	------	-----	----	----

GATE ถ้า GATE = 1 TR ตัวที่ x (ใน TCON) = 1 และ Timer/Counter ตัวที่ x จะทำงานต่อเมื่อ INTx เป็น สูงและ GATE = 0 Timer/Counter จะทำงานเมื่อ TRx = 1 ใน TCON

C/T เท่ากับ 0 timer (อินพุตจากคล็อกภายใน)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เท่ากับ 1 counter (อินพุตจากขา Tx โดย $x = 0$ หรือ 1)

MI&M0 ใช้ในการกำหนดโหมดการทำงาน

Mode	M1	M0	การทำงาน
0	0	0	13 บิตไทม์เมอร์
1	0	1	16 บิตไทม์เมอร์ - เคาน์เตอร์
2	1	0	8 บิตอโต้รีโวลด์ ไทม์เมอร์ - เคาน์เตอร์
3	1	1	ไทม์เมอร์ - เคาน์เตอร์ ทั้ง 0 และ 1 การทำงานต่างกัน

กรณีโหมด 2 ไทม์เมอร์ - เคาน์เตอร์

1. THx ค่าที่ใช้เพื่อเริ่มนับ
2. TLx ค่าเริ่มต้นที่ counter เริ่มนับขึ้นโดยรับค่านี้นี้มาจาก THx

กรณีโหมด 3

สำหรับไทม์เมอร์ - เคาน์เตอร์


1. 8 บิตไทม์เมอร์ 2 ชุด (กรณีไทม์เมอร์)
2. 8 บิตเคาน์เตอร์ 1 ชุด (กรณีเคาน์เตอร์)

สำหรับ Time

1. ไทม์เมอร์ ใช้หยุดไทม์เมอร์ - เคาน์เตอร์ 0
2. เคาน์เตอร์ ไม่ให้ใช้

ข้อสังเกต ใช้ ไทม์เมอร์ - เคาน์เตอร์ 0 ได้สมบูรณ์แบบทั้ง 4 โหมด (แต่ไทม์เมอร์ - เคาน์เตอร์ 1 ได้เพียง 3 โหมด)

Timer/Counter Control Logic




รูปที่ 3.5 แสดงการควบคุมการทำงานแบบ ไทม์เมอร์ - เคาน์เตอร์

แต่ละโหมดของไทม์เมอร์ - เคาน์เตอร์มีลักษณะดังนี้


โหมด 0 13 บิตไทม์เมอร์ - เคาน์เตอร์ โดยสามารถนับจาก 0000H - 1FFFH เมื่อเกิดการโอเวอร์โฟลจะเกิดอินเตอร์รัฟท์ภายในและเริ่มนับใหม่จาก 0000H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.6 แสดงไทม์เมอร์ - เคาน์เตอร์ โหมด 0

โหมด 1 16 บิตไทม์เมอร์ - เคาน์เตอร์ โดยสามารถนับจาก 0000H - FFFFH เมื่อโอเวอร์โฟลจะเกิดอินเตอร์รัฟท์ภายในและเริ่มนับใหม่จาก 0000H



รูปที่ 3.7 แสดงไทม์เมอร์ - เคาน์เตอร์โหมด 1

โหมด 2 ออโต้รีโหลด (Auto-reload) ของ TL จาก TH โดยสามารถนับจากค่าเริ่มต้นจากค่าใน THx จนถึง FFH เมื่อโอเวอร์โฟลจะเกิด อินเตอร์รัฟท์ภายในและเริ่มนับใหม่จากค่าที่อยู่ใน THX




รูปที่ 3.8 แสดงไทม์เมอร์ - เคาน์เตอร์โหมด 2

NOTE THX8 เก็บค่าเริ่มต้นโดย THX \rightarrow TLX แล้วเริ่มนับและเมื่อนับถึง FFH แล้ว TLX จะนำเอาค่าใน THX8 กลับมาเริ่มนับใหม่ ไม่ใช่กลับไปเริ่มนับ 00H

โหมด 3 8 bits timer 2 ชุดหรือ counter เพียง 1 ชุด โดยสามารถนับจาก 00H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.9 แสดงไทม์เมอร์ - เคาน์เตอร์ โหมด 3

NOTE กรณีอินเทอร์รัปต์เนื่องจากเกิดโอเวอร์โฟลว์ของ ไทม์เมอร์ - เคาน์เตอร์ 0 หรือจะกระโดดที่โปรแกรมเมมโมรีตำแหน่ง 001BH ตามลำดับ

3.3 การจัดการข้อมูลอนุกรมของ 8051

พอร์ทอนุกรมของ 8051 มีโครงสร้างการทำงานในแบบที่เรียกว่า ฟูลดูเพล็กซ์ (Full Duplex) ซึ่งหมายถึงความสามารถในการรับและการส่งข้อมูลอนุกรมได้ในเวลาเดียวกัน จากรูปที่ 3.10 แสดงให้เห็นถึงแผนภาพการทำงานอย่างง่ายของวงจรส่วนจัดการข้อมูลอนุกรมของ 8051 โดยทางด้านวงจรของตัวส่งประกอบด้วยรีจิสเตอร์ SBUF ทำหน้าที่เก็บข้อมูลที่จะส่งออกการ ใช้คำสั่งเขียนหรือโอนย้ายข้อมูลมายังรีจิสเตอร์นี้จะเป็นการส่งข้อมูลนั้นออกไปยังพอร์ทอนุกรมทางขาสัญญาณ TxD โดยอัตโนมัติ ส่วนวงจรด้านตัวรับ (Receiver) ประกอบด้วยรีจิสเตอร์ SBUF เช่นเดียวกัน แต่ทำหน้าที่เก็บข้อมูลที่นำมาจากส่วนของวงจรเลื่อนบิตหรือชิฟรารีจิสเตอร์ของวงจรจัดการข้อมูลอนุกรมภายใน สัญญาณข้อมูลอนุกรมที่รับเข้าจะผ่านมาจากขาสัญญาณ RxD



รูปที่ 3.10 แสดงแผนภาพการทำงานของวงจรส่วนการรับและส่งข้อมูลอนุกรมของ 8051

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับญาติให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พอร์ทอนุกรมของ 8051 สามารถโปรแกรมให้ทำหน้าที่ในรูปแบบต่าง ๆ กัน 4 แบบ (หรือเรียกว่า โหมดการทำงาน) โดยการกำหนดค่าบิต SM0 และ SM1 ซึ่งอยู่ภายในรีจิสเตอร์ควบคุมและบอกสถานะ SCON โหมดการทำงานทั้ง 4 แบบของอนุกรม มีดังนี้

- โหมด 0 เป็นการขยายพอร์ทอินพุตเอาต์พุต โดยทำงานร่วมกับไอซีชิฟต์รีจิสเตอร์ภายนอก ประเภททีทีแอลหรือซีเอ็มอส
- โหมด 1 ใช้สำหรับการเชื่อมต่ออนุกรมแบบ UART (Universal asynchronous receiver/transmitter) โดยการใช้กลุ่มข้อมูลแบบ 10 บิต และสามารถเปลี่ยนแปลงอัตราความเร็วในการส่งข้อมูลได้
- โหมด 2 ใช้สำหรับการเชื่อมต่ออนุกรมแบบ UART โดยการใช้กลุ่มข้อมูลแบบ 11 บิตและกำหนดอัตราความเร็วในการส่งข้อมูลคงที่
- โหมด 3 ใช้สำหรับการเชื่อมต่ออนุกรมแบบ UART โดยการใช้กลุ่มข้อมูลแบบ 11 บิตและสามารถเปลี่ยนแปลงอัตราความเร็วในการส่งข้อมูลได้

นอกจากนี้โหมด 2 และ 3 ยังมีการดำเนินการแบบพิเศษออกไป โดยสามารถนำมาใช้ประโยชน์ในการสื่อสารข้อมูลแบบที่มีไมโครโปรเซสเซอร์หลายตัวทำงานร่วมกันได้

จากรูปที่ 3.10 ชิฟต์รีจิสเตอร์ภายในตัวส่งจะทำหน้าที่ในการเลื่อนบิตข้อมูลออกไปภายนอกโดยไม่มีบัฟเฟอร์และเมื่อใดที่มีการเขียนข้อมูลให้กับรีจิสเตอร์ SBUF แสดงว่ามีความต้องการที่จะส่งข้อมูลนี้ออกไปแบบอนุกรม สำหรับชิฟต์รีจิสเตอร์ทางด้านรับจะทำการเลื่อนบิตข้อมูลที่ได้รับเข้ามาเก็บไว้ เมื่อบิตของข้อมูลที่ได้รับมาครบถ้วนจะถูกย้ายไปเก็บยังรีจิสเตอร์ SBUF ต่อไป อย่างไรก็ตามการย้ายข้อมูลนี้จะเกิดขึ้น ก็ต่อเมื่อรีจิสเตอร์ SBUF นั้นไม่มีข้อมูลที่จะทำการส่งหรือได้ส่งข้อมูลออกไปเสร็จสิ้นแล้ว

ชื่อบิต SCON ตำแหน่ง 98 h ค่าบิตเริ่มต้น 0000 0000

SM0	SM1	SM2	REN	TB8	RB8	TI	RI
-----	-----	-----	-----	-----	-----	----	----

ชื่อบิต	ตำแหน่ง	หน้าที่
SM0	SCON.7	แฟล็กกำหนดการทำงานแบบมัลติโปรเซสเซอร์
SM1	SCON.6	บิตเลือกโหมดการทำงาน
SM2	SCON.5	บิตเลือกโหมดการทำงาน
REN	SCON.4	แฟล็กยอมให้มีการรับข้อมูล
TB8	SCON.3	ค่าของบิตที่ 9 สำหรับการส่งข้อมูลออก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


RBS	SCON.2	ค่าของบิตที่ 9 ของข้อมูลที่รับเข้า
TI	SCON.1	แฟล็กแสดงการอินเตอร์รัปต์ภายหลังการส่งข้อมูล
RI	SCON.0	แฟล็กแสดงการอินเตอร์รัปต์เมื่อมีข้อมูลรับเข้า

รูปที่ 3.11 แสดงรีจิสเตอร์ควบคุมการทำงานและบอกสถานะการสื่อสารข้อมูลอนุกรม SCON

3.3.1 พอร์ตอนุกรมโหมด 0

การทำงานของพอร์ตอนุกรมในโหมด 0 เป็นการขยายพอร์ทอินพุตหรือพอร์ทเอาต์พุต ให้มีจำนวนมากขึ้น โดยจะทำการสร้างสัญญาณนาฬิกาขึ้นเพื่อให้จังหวะของการทำงานที่พร้อมกัน (Synchronizing) สำหรับการเคลื่อนบิตเข้าหรือออกจากไอซีรีจิสเตอร์ภายนอก เมื่อมีการโอนย้ายข้อมูลมายังรีจิสเตอร์ในแต่ละครั้งก็จะส่งผลให้เกิดการส่งบิตข้อมูลทั้ง 8 บิตออกมา แม้ว่าแฟล็กสถานะ T1 จะยังคงมีค่าเป็น 1 อยู่ก็ตาม นอกจากนี้แล้วเมื่อใดก็ตามที่ค่าของแฟล็กสถานะ RI เป็นค่า 1 ก็ควรที่จะย้ายข้อมูลที่รับเข้ามานั้นออกไปจากรีจิสเตอร์ SBUF เสียก่อนที่จะได้มีการกำหนดค่าแฟล็ก RI ให้เป็น 0 เพื่อรับข้อมูลใหม่ต่อไป

การทำงานของพอร์ตอนุกรมในโหมด 0 เป็นการรับและส่งข้อมูลอนุกรมจำนวน 8 บิต โดยใช้เพียงขาสัญญาณ RxD เท่านั้น ส่วนขาสัญญาณ TxD จะนำไปใช้เพื่อเป็นขาสัญญาณนาฬิกาในการให้จังหวะการเคลื่อนข้อมูลกับวงจรเคลื่อนบิตภายนอก สำหรับอัตราการเคลื่อนบิต (หรืออัตราบอด) จะถูกกำหนดไว้คงที่ที่ค่า 1 / 12 ของความถี่ออสซิลเลเตอร์ จากรูปที่ 3.12 แสดงให้เห็นถึงแผนภาพเวลาสัญญาณต่าง ๆ ในโหมด 0 เมื่อมีการรับและการส่งข้อมูล 1 ไบท์โดยสัญญาณนาฬิกาในการเคลื่อนบิตนี้จะเกิดขึ้นภายในตัวของ 8051 เอง และมีจุดประสงค์เพื่อนำไปใช้สำหรับวงจรซีพรีจิสเตอร์ภายนอกเท่านั้น



รูปที่ 3.12 แสดงแผนภาพเวลาของสัญญาณอนุกรมโหมด 0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณนาฬิกาที่สร้างขึ้นทางขาสัญญาณ TxD นี้จะสลับค่าไปมาจากระดับลอจิกสูงไปต่ำในราวช่วงใกล้เคียงกับเวลาขอบขาของสัญญาณ ALE ซึ่งอยู่ในคาบเวลาออสซิลเลเตอร์ที่ 15 ภายหลังจากที่ได้ทำคำสั่งการโอนย้ายข้อมูลมายังรีจิสเตอร์ SBUF หรือคำสั่งที่ทำให้ค่าแฟล็กสถานะ RI เป็นค่า 0 หลังจากนั้นสัญญาณนาฬิกา ก็จะเปลี่ยนแปลงอีกครั้งราวช่วงใกล้เคียงกับเวลาขอบขาของสัญญาณ ALE ในคาบเวลาออสซิลเลเตอร์ หลังจากนั้นอีก 6 คาบ และจะดำเนินไปในลักษณะเช่นนี้จนกระทั่งข้อมูลทั้ง 8 บิตได้ถูกส่งออกไปเรียบร้อยแล้ว เมื่อสัญญาณขอบขาขึ้นของสัญญาณนาฬิกาเกิดขึ้นครบจำนวน 8 ครั้งแล้วจึงจะมีผลทำให้แฟล็กสถานะ TI หรือ RI มีค่าเป็น 1 ขึ้นและสถานะของขอบสัญญาณ TxD ก็จะเป็นระดับลอจิกสูงไปโดยตลอด

ข้อมูลที่จะส่งออกไปภายนอกจะถูกเลื่อนบิตนัยสำคัญต่ำออกไปก่อน โดยจะเริ่มขึ้นในเวลาเริ่มต้นของคาบออสซิลเลเตอร์ ภายหลังจากที่ได้ทำคำสั่งการโอนย้ายข้อมูลมายังรีจิสเตอร์ SBUF สำหรับบิตแรกของข้อมูลที่รับเข้ามานั้นจะถูกแสดงไว้ด้วยขอบขาขึ้นของสัญญาณนาฬิกาในคาบเวลาออสซิลเลเตอร์ที่ 24 ภายหลังจากที่มีการกำหนดให้แฟล็กสถานะ RI เป็นค่า 0 หลังจากนั้นในเวลาคาบเวลาออสซิลเลเตอร์อีก 12 คาบถัดมาก็จะได้รับบิตต่อไป ซึ่งจะดำเนินเช่นนี้จนครบ 8 บิต

3.3.2 พอร์ตอนุกรมโหมด 1

การทำงานในโหมด 1 เป็นการสื่อสารข้อมูลอนุกรมจำนวนจำนวน 10 บิต ประกอบด้วยบิตเริ่มต้นจำนวน 1 บิต บิตข้อมูลจำนวน 8 บิตและบิตสุดท้ายอีก 1 บิต ดังแสดงในรูปที่ 3.13 โดยข้อมูลจะถูกส่งออกทางขาสัญญาณ TxD และรับเข้ามาทางขาสัญญาณ ในส่วนของข้อมูล 8 บิตที่ ได้รับหรือทำการส่งออกจะเป็นบิตนัยสำคัญต่ำเป็นลำดับแรก และบิตสุดท้ายของข้อมูลที่รับเข้ามาจัดเก็บไว้ในบิต RB8 ภายในรีจิสเตอร์ SCON สำหรับอัตราความเร็วในการส่งข้อมูลของโหมด 1 นั้นสามารถกำหนดเลือกได้



รูปที่ 3.13 รูปแบบของสัญญาณข้อมูลอนุกรมในโหมด 1 ซึ่งมีลักษณะเดียวกับรูปแบบของการสื่อสารแบบอะซิงโครนัสที่ใช้ข้อมูล 8 บิต บิตเริ่มต้นและบิตสุดท้ายอย่างละ 1 บิต

3.3.2.1 อัตราการส่งข้อมูลอนุกรมโหมด 1

กรณีใช้ Timer 1 ทำงานในโหมด 2 (8 - bit automatic reload)

$$\text{ความถี่อัตรารอบ} = (2^{\text{SMOD}} / 32) * (\text{ความถี่ออสซิลเลเตอร์} / (12 * (256 - \text{TH} 1)))$$

โดย SMOD เป็นค่าของบิตภายในรีจิสเตอร์ PCON (มีค่าเป็น 0 หรือ 1)

TH 1 เป็นค่าภายในรีจิสเตอร์ TH 1 ซึ่งใช้เป็นค่าสำหรับ Reload


กรณีใช้ Timer 2 ทำงานในโหมดอื่น ๆ ที่ไม่ใช่โหมด 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่อัตราบอด = $(2^{SMOD} / 32) * \text{อัตราการโอเวอร์โพล์ของไมโคร}$ 1

3.3.3 พอร์ตอนุกรมโหมด 2 และ 3

การทำงานโหมด 2 หรือโหมด 3 ของพอร์ตอนุกรมจะทำการรับ/ ส่งข้อมูลจำนวน 11 บิตเช่นเดียวกัน ซึ่งประกอบด้วย บิตเริ่มต้น บิตข้อมูลจำนวน 8 บิต บิตข้อมูลบิตที่ 9 และบิตสุดท้ายดังแสดงในรูปที่ 3.14 แต่สำหรับโหมด 3 จะสามารถเปลี่ยนแปลงอัตราการส่งข้อมูลได้ไม่ได้ถูกกำหนดไว้คงที่เช่นในโหมด 2



รูปที่ 3.14 แสดงรูปแบบของสัญญาณอนุกรมในโหมด 2 ซึ่งมีลักษณะรูปแบบการสื่อสารที่ใช้ บิตข้อมูลจำนวน 9 บิต บิตเริ่มต้น และบิตสุดท้ายอย่างละ 1 บิต

อัตราบอดของโหมด 2

ความถี่อัตราบอด = $(2^{SMOD} / 32) * \text{ความถี่ออสซิลเลเตอร์}$

อัตราบอดของโหมด 3

ใช้อัตราการโอเวอร์โพล์ของไมโคร 1 หรือ 2 โดยการคำนวณอัตราบอดเช่นเดียวกับของพอร์ตอนุกรมที่ทำงานในโหมด 1


การส่งข้อมูลอนุกรมในโหมด 2 และ 3 จะต้องนำค่าข้อมูลนั้นไปเก็บยังรีจิสเตอร์ SBUF สำหรับค่าของบิตที่ 9 ที่เพิ่มขึ้นนั้นนำมาจากค่าของบิต TB8 ภายในรีจิสเตอร์ SCON ซึ่งจะต้องได้รับการกำหนดค่าจากผู้ใช้งาน เมื่อข้อมูลถูกเลื่อนบิตส่งออกไปภายนอกเรียบร้อยแล้ว แฟล็กสถานะ T1 จึงจะมีค่าเป็น 1 เช่นเดียวกับโหมดอื่น ๆ ที่ผ่านมา และผู้ใช้จะต้องทำการเปลี่ยนกลับให้เป็นค่า 0 ตามเดิม สำหรับการรับข้อมูลจะถูกนำมาเก็บไว้ภายในรีจิสเตอร์ SBUF เช่นเดียวกันโดยค่าของบิตที่ 9 จะนำไปเก็บไว้ยังบิต RB8 ภายในรีจิสเตอร์ SCON

3.4 การเชื่อมต่อแบบมาตรฐาน RS-232 C กับวงจรอิมพลีเม้นต์

ในการเชื่อมต่อแบบอนุกรมเข้ากับอุปกรณ์คอมพิวเตอร์ต่าง ๆ มักจะกำหนดใช้การเชื่อมต่อตามมาตรฐาน RS-232C ทั้งนี้เพื่อให้มีการใช้งานเส้นสัญญาณหรือรูปแบบของตัวเชื่อมต่อที่สอดคล้องกัน จะได้ลดปัญหาการเข้ากันไม่ได้ระหว่างสัญญาณของอุปกรณ์ที่มาเชื่อมต่อกัน เนื่องจากระดับโวลเตจที่ใช้และการแทนความหมายของระดับลอจิกตามมาตรฐานนี้แตกต่างกันไปจากที่ใช้กันกันในระบบดิจิทัลทั่วไปโดยระดับสัญญาณของ RS-232 เป็นแบบไบโพลาร์ (bipolar) ระดับโวลเตจทางด้านลบช่วง -3V ถึง -20V แทนค่าลอจิก 1 และโวลเตจทางด้านบวกช่วง 3V ถึง 20V แทนลอจิก 0 ดังนั้นจะเห็นได้ว่ามีความจำเป็นต้องเพิ่มเดิมอุปกรณ์หรือวงจรพิเศษเข้าไป เพื่อเปลี่ยนระดับโวลเตจจากระบบ 0V ถึง 5V จากขาสัญญาณของ 8051

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เป็นระดับโวลเตจที่สูงกว่าค่า 3V หรือต่ำกว่า -3V จึงในรูปที่ 3.15 ซึ่งแสดงให้เห็นว่าระดับสัญญาณแบบ TTL จากขาสัญญาณ TxD และ RxD ของ 8051 จะต้องถูกปรับเปลี่ยนไปเป็นระดับสัญญาณ RS-232 ก่อน ที่ จะทำการส่งออกไปในสายนำสัญญาณต่อไป



รูปที่ 3.15 แสดงให้เห็นถึงแนวการเปลี่ยนแปลงระดับสัญญาณ

โดยทั่วไปรูปแบบของวงจรก็สามารถทำได้ในหลายลักษณะ ทั้งการออกแบบสร้างวงจรเปลี่ยนระดับสัญญาณ โดยการใช้ทรานซิสเตอร์หรือใช้อิซิงจรรวม ดังเช่นในรูปที่ 3.16 และ 3.17 แสดงให้เห็นการนำอิซิงจรรวมเบอร์ MC1488 เปลี่ยนแปลงระดับสัญญาณจาก TTL กับ RS-232 สำหรับวงจรทางด้านส่ง (driver) และเบอร์ MC1489 สำหรับวงจรทางด้านรับ (Receiver) เพื่อเปลี่ยนจากระดับ RS-232 เป็น TTL


MC1488
QUAD LINE DRIVER RS-232C



รูปที่ 3.16 แสดงแผนภาพวงจรขับสัญญาณทางด้านส่ง (TTL to RS-232 converter) โดยการใช้ไอซีเบอร์ MC1488

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


MC1489 QUAD LINE DRIVER RS-232C



รูปที่ 3.17 แสดงแผนภาพวงจรขับสัญญาณทางด้านรับ (RS232 to TTL converter) โดยการใช้ไอซีเบอร์ MC 1489

การนำเอาไอซี 1488 และ 1489 ไปใช้งานนั้นสามารถนำไปใช้งานตามรูปที่ 3.18 ซึ่งจะสังเกตเห็นว่ามีการใช้เส้นสัญญาณติดต่อพื้นฐานระหว่างกันเพียงสามเส้นเท่านั้นคือ เส้นสัญญาณสำหรับการส่งข้อมูล (Tx) ให้กับอุปกรณ์อื่น เส้นสัญญาณสำหรับการรับข้อมูล (Rx) ที่ส่งมาจากอุปกรณ์อื่นและสัญญาณกราวด์ (GND) เท่านั้น


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.18 วงจรแสดงการเชื่อมต่อไอซี MC 1488 และ MC1489 เพื่อทำหน้าที่ปรับระดับสัญญาณอนุกรมให้เหมาะสม

3.5 8250 (UART)

8250 เป็นไอซีขนาด 40 ขามีการทำงานเพื่อควบคุมสิ่งต่าง ๆ ที่เกี่ยวกับการสื่อสารแบบอนุกรมได้หมด โครงสร้างทางฮาร์ดแวร์ของอะแดปเตอร์การ์ดนี้จึงไม่ยุ่งยากมากนัก การจัดวางขาของไอซี 8250 มีรายละเอียดดังรูปที่ 3.19



รูปที่ 3.19 แสดงการจัดวางขาของไอซี 8250

3.5.1 การใช้งานรีจิสเตอร์ต่าง ๆ บน 8250

เพียงจากการใช้งานบอร์ดอะแดปเตอร์สื่อสารที่จะต้องโปรแกรมค่าไมโครโค้ดเข้าไปใน 8250 ก่อน ดังนั้นผู้ใช้งาน 8250 จำเป็นต้องเข้าใจว่ารีจิสเตอร์ของ 8250 มีความหมายอย่างไรดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รีจิสเตอร์ควบคุมสายสื่อสาร (line control register) ในการควบคุมรูปแบบของข้อมูลแบบอะซิงโครนัสนั้น ผู้โปรแกรมจะต้องกำหนดค่าลงในรีจิสเตอร์ควบคุมสายสื่อสารรีจิสเตอร์ตัวนี้มี 8 บิต โดยแต่ละบิตมีความหมายดังนี้

- บิต 0 กำหนดความยาวของข้อมูล WLS₀
- บิต 1 กำหนดความยาวของข้อมูล WLS
- บิต 2 จำนวนสตอปบิต (STB)
- บิต 3 พาริตีอีนาเบิล (REN)
- บิต 4 เลือกพาริตีคู่ (EPS)
- บิต 5 การแทรกพาริตี (stick parity)
- บิต 6 เซตเบรก
- บิต 7 DLAB (divisor late access bit)

การกำหนดอัตราบอด (baud rate generator) อัตราบอดได้รับการกำหนดเทียบกับสัญญาณนาฬิกา 1.8432 MHz และสามารถโปรแกรมตัวหาร ได้ตั้งแต่หนึ่งถึงสองกำลังสิบหกคณหนึ่ง ค่าความถี่เอาท์พุทของตัวกำหนดอัตราบอดมีค่าเท่ากับ 16* อัตราบอด ดังนั้นตัวหาร = ความถี่สัญญาณนาฬิกา / (อัตราบอด * 16) การกำหนดอัตราบอดด้วยการกำหนดตัวหารนี้ตัวหารจึงเป็นค่าที่กำหนดในรีจิสเตอร์ 2 ตัว ตัวหารนี้จะต้องถูกกำหนดค่าก่อนแล้วโปรแกรมลงมาในรีจิสเตอร์นี้ การกำหนดต้องให้ DLAB = 1 แล้วให้ลดลงมาในรีจิสเตอร์ 3F8 ซึ่งเรียกกันว่า LSB ของตัวหารส่วน 3F9 เมื่อ DLAB = 1 จะเป็นค่าของตัวหาร MSB ค่าของตัวหารเมื่อเทียบกับสัญญาณ 1.8432 MHz เป็นดังตารางในรูปที่ 3.20

อัตราบอด	ตัวหาร		ค่าผิดพลาด
	ฐานสิบ	ฐานสิบหก	
110	1047	417	0.026
300	384	180	-
600	192	0C0	-
1200	96	060	-
1800	64	040	-
2400	48	030	-
3600	32	020	-
4800	24	018	-
9600	12	00C	-

รูปที่ 3.20 ตารางแสดงค่าตัวหารสำหรับการกำหนดอัตราบอด

รีจิสเตอร์แสดงสถานะสายสื่อสาร (line status register) รีจิสเตอร์ตัวนี้เป็นรีจิสเตอร์ที่จะให้ข้อมูลแก่ซีพียูที่เกี่ยวกับการสื่อสารข้อมูลในสายสื่อสาร ค่าของบิตต่าง ๆ ในรีจิสเตอร์เป็นดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บิท 0 บิทนี้เป็นบิทที่บอกสถานะการรับข้อมูล ถ้าเป็น '1' แสดงว่าการรับข้อมูลเข้ามาในบัฟเฟอร์ได้ครบทุกบิทแล้ว บิทนี้จะรีเซ็ตให้เป็น 0 เมื่อซีพียูได้อ่านข้อมูลในบัฟเฟอร์ไปแล้ว หรือจะให้ซีพียูเขียนข้อมูลกลับมายังรีจิสเตอร์ได้

บิท 1 บิทนี้ถ้ามีค่าเป็น '1' แสดงว่าเกิดโอเวอร์โฟลด์ (OR) กล่าวคือขณะที่มีข้อมูลที่บัฟเฟอร์แต่ซีพียูยังไม่ได้อ่านไป ปรากฏมีข้อมูลใหม่มาเขียนทับบนบัฟเฟอร์นี้ บิทนี้จะรีเซ็ตโดยซีพียูเมื่อซีพียูอ่านค่าจากรีจิสเตอร์นี้ไปแล้ว

บิท 2 บิทนี้ถ้ามีค่าเป็น '1' แสดงว่าเกิดความผิดพลาดทางพาริตี (PE) กล่าวคือ ถ้ามีการตรวจสอบบิทพาริตีแล้วไม่เป็นไปตามที่กำหนดไว้ บิทนี้จะได้รับการรีเซ็ตโดยซีพียู เมื่อซีพียูอ่านค่าจากรีจิสเตอร์นี้ไปแล้ว

บิท 3 บิทที่ใช้ในการตรวจสอบความผิดพลาดทางเฟรม (FE)

บิท 4 บิทนี้เรียกว่า break interrupt (BI) บิทนี้จะได้รับการรีเซ็ตให้มีค่าเป็น '1' ถ้าหากว่ารับข้อมูลอินพุตเป็น 0 เป็นระยะเวลายาวนานกว่าเว็รด์ของการสื่อสาร

บิท 5 บิทนี้เป็นบิทที่บอกว่า 8250 พร้อมทั้งจะรับข้อมูลจากสายสื่อสาร บิทนี้จะได้รับการรีเซ็ตให้มีค่าเป็น '1' บิทนี้ยังคงสร้างสัญญาณอินเตอร์รัปต์เพื่อส่งไปบอกซีพียูด้วย บิทนี้มีสถานะรีเซ็ตเมื่อมีการส่งถ่ายข้อมูลจากโฮสต์รีจิสเตอร์ไปยังซีพียูรีจิสเตอร์เพื่อพร้อมที่จะส่ง

บิท 6 เป็นบิทที่จะบอกว่าซีพียูรีจิสเตอร์ว่างเปล่า บิทนี้จะได้รับการรีเซ็ตให้มีค่าเป็น '1' เพื่อบอกว่าพร้อมส่งแล้ว

บิท 7 จะเป็น 0 ตลอด

รีจิสเตอร์กำหนดอินเตอร์รัปต์ (IRR) ไอซี 8250 มีขีดความสามารถในการส่งอินเตอร์รัปต์ภายในชิพ เพื่อให้มีการทำงานระหว่าง 8250 กับซีพียูเป็นไปได้อย่างมีประสิทธิภาพสูง 8250 กำหนดความสำคัญของอินเตอร์รัปต์ไว้ 4 ระดับคือ ระดับแรกสถานะการรับข้อมูลจากสายสื่อสารระดับสองการพร้อมรับข้อมูลระดับที่สาม ขณะรีจิสเตอร์โฮสต์สำหรับส่งข่าวระดับที่สี่สัญญาณสถานะโมเด็ม

ในขณะที่มีความต้องการอินเตอร์รัปต์หลายระดับพร้อมกัน 8250 จะให้ระดับที่มีความสำคัญน้อยกว่ารอไว้ก่อน โดยเก็บสถานะการอินเตอร์รัปต์ไว้ในรีจิสเตอร์กำหนดอินเตอร์รัปต์ความหมายของรีจิสเตอร์นี้มีดังนี้

บิท 0 เป็นบิทที่ใช้แสดงว่ามีอินเตอร์รัปต์เกิดขึ้นหรือไม่

บิท 1 - 2 เป็นบิทที่แสดงความหมายบอกว่าการอินเตอร์รัปต์ที่เกิดขึ้นนั้นมาจากการอินเตอร์รัปต์ตามฟังก์ชันใด

บิท 3 - 7 มีค่าเป็น '0'

รีจิสเตอร์อีนابلอินเตอร์รัปต์ (interrupt enable register) ใน com 1 เมื่อให้ DLAB = 0 พอร์ต 3F9 จะเป็นรีจิสเตอร์อีนابلอินเตอร์รัปต์ ผู้ใช้สามารถกำหนดให้เกิดอินเตอร์รัปต์หรือไม่ก็ได้ โดยการกำหนดค่าลงในรีจิสเตอร์นี้ ข้อมูลที่อยู่ในรีจิสเตอร์นี้มีความหมายดังนี้คือ

บิท 0 อีนابلอินเตอร์รัปต์การพร้อมรับข้อมูล

บิท 1 อีนابلอินเตอร์รัปต์โฮสต์รีจิสเตอร์ว่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บิต 2 อินาเบิลอินเตอร์รัปต์สถานะการรับข้อมูลจากสายสื่อสาร

บิต 3 อินาเบิลอินเตอร์รัปต์สถานะโมเด็ม

บิต 4 - 7 มีค่าเป็น '0'

รีจิสเตอร์ควบคุมโมเด็ม (modem control register) รีจิสเตอร์ตัวนี้มีไว้ให้ซีพียูส่งผ่านข้อมูลมาเก็บเพื่อเป็นรหัสสำหรับควบคุมการทำงานของโมเด็ม การกำหนดพอร์ทของรีจิสเตอร์ตัวนี้คือ 3FC ข้อมูลต่าง ๆ ที่มีในรีจิสเตอร์ตัวนี้มีความหมายดังนี้

บิต 0 บิตนี้มีความหมายถึงการควบคุมสัญญาณ DTR เมื่อบิตนี้มีค่าเป็น 1 เอาท์พุทที่ DTR จะได้รับการกำหนดให้เป็น 0 และถ้าบิตนี้มีค่าเป็น 0 เอาท์พุท DTR จะได้รับการกำหนดให้เป็น 1

บิต 1 บิตนี้มีความหมายถึงสัญญาณ RTS ซึ่งจะมีผลเหมือนกับบิต 0 ในกรณีของ DTR

บิต 2 บิตนี้ใช้ควบคุมขา เอาท์พุท 1 ซึ่งมีผลเหมือนบิต 0

บิต 3 บิตนี้ใช้ควบคุมขาเอาท์พุท 2

บิต 4 บิตนี้จะใช้สำหรับการกำหนดวงจรรอบสำหรับการตรวจสอบ 8250 เมื่อบิต 4 นี้ได้รับการเซตให้เป็น 1 สิ่งที่เกิดขึ้นเป็นดังนี้ ข้อมูลที่ SOUT จะได้รับการเซตให้เป็นลอจิก 1 ขาข้อมูลอินพุท SIN จะได้รับการแยกตัวออก ข้อมูลของเอาท์พุทซีพียูรีจิสเตอร์จะได้รับการป้อนกลับมายังรีจิสเตอร์ข้อมูลอินพุท ส่วนสัญญาณ CTS, DSR, RLS, RI จะได้รับการแยกออกจากระบบแต่สัญญาณควบคุมโมเด็มคือ DTR, RTS, OUT1, OUT2 จะต่อเข้ากับสัญญาณทั้งสี่ที่เป็นอินพุตดังนั้นจึงตรวจสอบระบบการทำงานได้

3.6 การส่งข้อมูลแบบอะซิงโครนัส

การสื่อสารแบบอะซิงโครนัสนั้น ข้อมูลจะถูกส่งผ่าน พอร์ทอนุกรม (Serial port) บิตต่อบิตซึ่งต่างจากการสื่อสารที่ผ่านพอร์ทขนาน (Parallel port) ที่จะมีการส่งข้อมูลที่ละไบต์ และคำว่าอะซิงโครนัสนั้น เนื่องจากไม่สนใจจังหวะเวลาในการส่งข้อมูล อย่างไรก็ตามความยาวของข้อมูลจะถูกกำหนด โดยแต่ละไบต์ของข้อมูลประกอบด้วย

1. บิตเริ่มต้น 1 บิต
2. บิตข้อมูล 7 หรือ 8 บิต
3. พาริตีบิต
4. บิตสุดท้าย 1 หรือ 2 บิต

สถานะสายว่างนั้นแรงดันจะสูง เมื่อส่งบิต 0 แรงดันจะต่ำและ 1 แรงดันจะสูง นั่นคือเมื่อส่งสัญญาณบิตเริ่มต้นนั้น จะขับให้แรงดันสายต่ำลง จากนั้นข้อมูลก็จะถูกส่ง และจะตามด้วยพาริตีบิตและการส่งบิตสุดท้ายส่งจะขับให้แรงดันสายต่ำลง พาริตีบิตจะใช้ในการตรวจสอบความผิดพลาดในการส่ง การใช้พาริตีคูหรือคี่ ค่าพาริตีจะถูกเซตให้ค่าไบต์ที่ส่งรวมกับค่าพาริตีนั้นออกมาเป็นเลขคี่

สำหรับการสื่อสารนี้จะผ่าน RS 232 ซึ่งจะประกอบด้วยตัวคอนเนคเตอร์ 25 ขา ในแต่ละปลายซึ่งขาที่สำคัญในการสื่อสารมีดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณ	ชื่อย่อ	ขาของคอนเนกเตอร์
Request to send	RTS	4
Clear to send	CTS	5
Data set ready	DSR	6
Data terminal ready	DTR	20
Transmit data	TxD	2
Receive data	RxD	3
Ground	GND	7

3.6.1 การแอสเซส PC Serial Port โดยอาศัย BIOS

การแอสเซสพอร์ทอนุกรมบนเครื่องคอมพิวเตอร์สามารถทำได้โดยใช้คอส หรือ รอม-ไบออสหรือผ่านทางคอสและไบออส โดยการควบคุมฮาร์ดแวร์ การแอสเซสโดยใช้คอสนั้นมีข้อเสียเนื่องจากคอสไม่สามารถเตรียมการป้อนกลับสถานะของพอร์ทนั้นคือมันจะเตรียมการเขียนและอ่านโดยไม่มีการตอบรับ วิธีที่นิยมคืออินเทอร์รัปต์รอมไบออส (interrupt ROM - BIOS)

ROM - BIOS ได้เตรียมบริการในการแอสเซสไว้ 4 อย่างโดยการ อินเทอร์รัปต์ 14H ดังนี้

1. สถานะเริ่มต้นพอร์ท (port initialization)

ก่อนที่จะมีการใช้งาน พอร์ทอนุกรมเราจำเป็นต้องมีการปรับค่าเริ่มแรก โดยการ อินเทอร์รัปต์ 14H และบริการ ที่ 0 ดังเช่นการอินเทอร์รัปต์อื่น ๆ รีจิสเตอร์ AL จะใช้สำหรับเก็บค่าบริการ AL จะใช้เก็บค่าเริ่มแรก ซึ่งจะแปลงให้อยู่ในรูปข้อมูล 1 ไบท์ดังนี้

บิต 0-1 บิตข้อมูล

บิต 2 บิตสตอป

บิต 3-4 บิตพาริตี

บิต 5-7 บิตที่ใช้กำหนดอัตราบอด

BAUD	BIT PATTERN	PARITY	BIT PATTERN
9600	1 1 1	NO PARITY	00 หรือ 10
4800	1 1 0	ODD	01
2400	1 0 1	EVEN	11
1200	1 0 0		
600	0 1 1		
300	0 1 0		

สำหรับจำนวนของบิตสตอปจะตัดสินโดยบิตที่ 2 ถ้าบิตที่ 2 = 1 จะใช้ 2 บิตในการหยุด และบิตที่ 2=0 จะใช้ 1 บิตในการหยุดและสุดท้ายเป็นบิตข้อมูลซึ่งแสดงโดยบิตที่ 0 และ 1 อย่างไรก็ตามจะใช้ 10 แทนข้อมูล 7 บิตและ 11 แทนข้อมูล 8 บิตเท่านั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.การส่งข้อมูล อินเทอร์รับท์ 14H และบริการที่ 1 จะใช้ในการส่งข้อมูล 1 ไบต์ผ่านพอร์ตอนุกรมที่ระบุไว้ใน DX และข้อมูลที่จะส่งจะต้องเก็บไว้ใน AL สำหรับสถานะการส่งจะถูกเก็บไว้ใน AH และฟังก์ชัน sport() จะใช้ในการส่งข้อมูล 1 ไบต์ผ่านพอร์ตที่ระบุไว้

```
/* send a character out the serial port*/
void sport (port,c )
int port; char c;
{
union REGS r;
r.x.dx = port ; /*serial port */
r.h.ah = 1 ; /*send character function */
r.h.al = c ; /*char to send */
int 86 ( 0x14,&r,&r);
if(r.h.ah & 128 )
printf( "send error detected in serial port.");
exit(1 ); }
```

3.การเช็คสถานะของพอร์ต อินเทอร์รับท์ 14H และบริการที่ 3 จะใช้สำหรับตรวจสอบสถานะของพอร์ตที่ต้องการตรวจสอบจะถูกระบุใน DX โดยที่ AH and AL จะระบุสถานะของพอร์ตนั้นดังนี้คือ

LINE STATUS (AH)	BIT	MODEM STATUS	BIT
MEANING WHEN SET		MEANING WHEN SET	
DATA READY	0	Change in clear to send	0
OVERRUN ERROR	1	change in data set ready	1
PARITY ERROR	2	trailing edge ring detector	2
FRAMING ERROR	3	change in line signal	3
BREAK-DETECT ERROR	4	clear to send	4
TRANSFER HOLDING		data set ready	5
REGISTER EMPTY	5	ring indicator	6
TRANSFER SHIFT	6	line signal detected	7
TIME - OUT ERROR	7		

BIOS อินเทอร์รับท์ 14 H , บริการที่ 2 ใช้ในการอ่านข้อมูลจากพอร์ตอนุกรม โดยที่พอร์ตอนุกรมที่ใช้จะระบุไว้ใน DX และอักษรที่อ่านได้จะถูกเก็บไว้ใน AL และจากการส่งอักษรนั้นสถานะของบิต 7 ใน AH แสดงถึงว่าการส่งนั้นสำเร็จหรือผิดพลาด

ฟังก์ชัน rport() จะใช้ในการอ่านไบต์ ข้อมูลจากพอร์ทที่ระบุไว้

```

/* read a character from a byte */
rport (port )
int port;
{
union REGS r; /* wait for a character */
while (!(check_stalat (port) & 256))
if(kbit() ) { /* abort on keypress */
getch( );
exit (1); }
r.x.dx = port;
r.h.ah = 2; /* read character function*/
int86 (0x14,&r,&r);
if(r.h.ah& 128 )
printf ( "read error detected in serial port");
return r.h.ah;
}

```



4.3 ทดลองคำสั่ง L

ทำการโหลดไฟล์ไปยังแรม

PROMPT>L

FILE NAME : LOAD.HEX

4.4 ทดลองคำสั่ง D

การนำเอาข้อมูลภายในหน่วยความจำขึ้นแสดงที่จอภาพ

PROMPT>D 8000

	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
8000	7A	1	7B	2	7C	3	7D	4	7E	5	7F	6	74	0	4	4
8010	4	4	4	0	F6	7F	CF	E4	1	EF	FF	FF	FF	FF	FF	FF
8020	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF
8030	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF

DUMP MEMORY FINISH

4.5 ทดสอบคำสั่ง E

ทำการเปลี่ยนแปลงข้อมูลที่ตำแหน่งแอดเดรสที่รับเข้ามา

โดยเราต้องการเปลี่ยนข้อมูลภายในหน่วยความจำ 8005 จาก 03 เป็น 07

PROMPT> E 8005

EDIT ADDRESS 8005 : 03) 07

PROMPT> D 8000

	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
8000	7A	1	7B	2	7C	7	7D	4	7E	5	7F	6	74	0	4	4
8010	4	4	4	0	F6	7F	CF	E4	1	EF	FF	FF	FF	FF	FF	FF
8020	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF
8030	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF	FF

DUMP MEMORY FINISH

4.6 ทดสอบคำสั่ง G

ทำการรันโปรแกรมถึงที่ตำแหน่งแอดเดรสใด

PROMPT>G 8000

NOW GO!

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.7 ทดสอบคำสั่ง R

ทำการดูค่าภายในรีจิสเตอร์ที่ตำแหน่งนั้นแอดเรสนั้น

PROMPT>R

```
R0= 5C R1=A3 R2=0 R3=2 R4=3 R5=4 R6=7F R7=7B
ACC=0 PSW=0 DPH=FF DPL=F4 PC=8000
```

4.8 ทดสอบคำสั่ง S

ทำการรัน โปรแกรมทีละคำสั่ง

PROMPT>S

SINGLE STEP

PROMPT>R

```
R0= 5C R1=A3 R2=1 R3=2 R4=3 R5=4 R6=7F R7=7B
ACC=0 PSW=0 DPH=FF DPL=F4 PC=8002
```

PROMPT>S

SINGLE STEP

PROMPT>R

```
R0= 5C R1=A3 R2=1 R3=2 R4=3 R5=4 R6=7F R7=7B
ACC=0 PSW=0 DPH=FF DPL=F4 PC=8004
```

ผลการทดลองใช้งาน

ผลที่ได้จากการทดลองใช้งานถือว่าเป็นไปตามทฤษฎีที่ออกแบบไว้แล้ว โดยเริ่มจากการเขียนชุดคำสั่ง ตัวอย่างขึ้นมาแล้วทำการคอมไพล์ให้เป็นไฟล์ที่มีการวางรหัสของคำสั่งเป็นแบบเลขฐานสิบหก (hex intel format *.hex) จากนั้นทำการดาวน์โหลดและทดลองคำสั่งต่าง ๆ ดังผ่านมาแล้ว การทดลองในลักษณะนี้เป็น การนำเอา 8051 อิมูเลเตอร์มาใช้งานเพื่อช่วยในการพัฒนาโปรแกรมต่าง ๆ ตามแต่ผู้ใช้จะเป็นผู้เขียนขึ้นมา ผู้ใช้สามารถทำการทดสอบความถูกต้องของโปรแกรมได้ก่อนที่จะนำไปใช้งานจริง ขั้นตอนการสร้างหรือ เติร์มโปรแกรมเพื่อใช้กับ 8051 อิมูเลเตอร์จะเป็นดังนี้

1. ใช้ EDITOR DOS พิมพ์โปรแกรมที่ต้องการ
2. ทำการคอมไพล์โปรแกรมโดยใช้คอมไพเลอร์ของ MCS-51 ของบริษัท SAX51 กำหนดให้วางไฟล์ในรูปแบบของ HEX INTEL FORMAT ดังตัวอย่างดังรูป
3. ทำการดาวน์โหลดไปใน 8051 อิมูเลเตอร์ตามขั้นตอนต่าง ๆ

เมื่อนำเอา 8051 อิมูเลเตอร์ไปใช้อิมูเลเตอร์เข้าไปในแผ่นวงจรที่ใช้งานอื่น ๆ เพื่อทำการตรวจสอบการทำงานพบว่า มีข้อกำหนดเกิดขึ้นคือมีความล่าช้าในการส่งมากแต่ผลที่ได้ยังถูกต้องแต่อาจมีปัญหาร่องการหยุดโปรแกรมที่อาจเสียหายเนื่องจากสภาพต่าง ๆ ที่เกิดจากการต่อตัวอุปกรณ์อิมูเลเตอร์ เพราะทางผู้ทำไม่ได้ทำแผ่นปริ้นท์ขึ้นมาเพียงแต่ทดลองในบอร์ดคอนเนกประสงค์จึงมีปัญหาด้านฮาร์ดแวร์เป็นอย่างมาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 5 บทวิจารณ์และสรุป

ในปัจจุบันนี้อุปกรณ์ที่ใช้ในการตรวจสอบและพัฒนาระบบไมโครคอมพิวเตอร์ ส่วนใช้เทคนิคของการอิมัลเลททั้งสิ้น ทั้งนี้เนื่องจากข้อดีของการอิมัลเลทก็คือ สามารถตรวจหาจุดผิดพลาดได้โดยง่ายและไม่ยุ่งยากซับซ้อน โดยการอิมัลเลทนั้นใช้ไมโครคอมพิวเตอร์เป็นส่วนควบคุมหลัก ตัวอย่างเช่น ในกรณีที่อุปกรณ์ที่ใช้เกิดการขัดข้อง การตรวจสอบแก้ไขจะมีขั้นตอนที่ยุ่งยากโดยเริ่มจากการตรวจหาจุดผิดพลาดทางฮาร์ดแวร์ก่อน โดยอาจใช้ออสซิลโลสโคปในการหาจุดเสียที่เกิดขึ้นตามแผนผังของวงจรที่มีอยู่ โดยถ้าอุปกรณ์ใดทำงานบกพร่องก็จะทำการเปลี่ยนใหม่ แต่ปัญหาจะยุ่งยากถ้าการผิดพลาดเกิดขึ้นเนื่องจากสาเหตุทางซอฟต์แวร์เพราะจะทำให้สัญญาณลอจิกต่าง ๆ ที่ป้อนเข้าไปควบคุมให้ฮาร์ดแวร์ทำงานจะผิดพลาดหมด ดังนั้นจึงนำมาบันทึกไว้ในหน่วยความจำคำสั่งใด เกิดข้อผิดพลาดอย่างไร ฯลฯ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก



บล็อกไดอะแกรมแสดงการรับคำสั่งจากเทอร์มินัลแล้วทำการเชื่อมต่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

C : Check condition


ตรวจสอบความถูกต้องของการรับส่ง



C (CHECK STATUS) ตรวจสอบการรับส่งระหว่างบอร์ดไมโครคอนโทรลเลอร์กับเทอร์มินัล
บล็อกไดอะแกรมแสดงการทำงานของคำสั่ง C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

change baudrate



b (CHANGE BAUDRATE) เปลี่ยนอัตราบอดในการทำงาน
บล็อกไดอะแกรมแสดงการทำงานของคำสั่ง b


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



L (LOAD) ทำการโหลด โปรแกรมที่จะใช้ในการอิมูเลต
บล็อกลำโตะแอมแสดงการทำงานของคำสั่ง L

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Dump แสดงหน่วยความจำจากตำแหน่งที่ต้องการ



D (DUMP) แสดงหน่วยความจำจากตำแหน่งที่ต้องการ
บล็อกไคอะแกรมแสดงการทำงานของคำสั่ง D



G(GO) ทำการรัน โปรแกรมที่ตำแหน่งที่กำหนด
 ป้อนไคอะแกรมแสดงการทำงานของคำสั่ง G

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

#include <stdio.h>
#include <conio.h>
#include <dos.h>

int portaddr;
unsigned char code;

/* change ascii for hex number to integer */

charhextoint(c)
char c;
{
    if((c>47)&&(c<58)) { c=c-48; }
    else { if((c>64)&&(c<71)) { c=c-55; }
           else if((c>96)&&(c<103)) { c=c-87; }
           else { c=100; }
    }
    return(c);
}

/* initial uart */

port_init(lsb,msb)
unsigned char lsb,msb;
{
    outportb(portaddr+3,0x80);
    outportb(portaddr,lsb);
    outportb(portaddr+1,msb);
    outportb(portaddr+3,code);
}

unsigned char check_status()
{
    return(inportb(portaddr+5));
}

sport(c)
char c;
{
    outportb(portaddr+3,code);
    outportb(portaddr,c);
}

unsigned char rport()
{
    outportb(portaddr+3,code);
    return(inportb(0x2f8));
}

int waitread()
{
    int data;
    while(((int)(check_status()&1)!=1)&&(!kbhit()))
    {}
    data=rport();
    return(data);
}

int send_recieve(c)
unsigned char c;
{
    int i=0;
    int d;

    if((int)(check_status()&1)==1) { rport(); };
    sport(c);
    while(((int)(check_status()&1)!=1) && (i<=30000))
    {
        delay(50);
    }
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

/* sport(c); */
  i++;
}
if(i<=30000)
{
  d=rport();
  if(d==c) {return(0);}
  else {return(1);}
}
else return(2);
}

```

```

int send_recieve2(c)
unsigned char c;
{
  int i=0;
  int d;

  if((int)(check_status()&1)==1) { rport(); };
  sport(c);
  while(((int)(check_status()&1)!=1) && (i<=30000))
  {
    delay(50);
/* sport(c); */
    i++;
  }
  if(i<=30000)
  {
    d=rport();
    return(d);
  }
  else return(-1);
}

```

```

int check_connection()
{
  int i;

  printf("Wait while Checking connection...");
  if(send_recieve(0x01)==0)
  { printf("Connection Ok!\n\n");
    return(0);
  }
  else { printf("Connection Fail!\n\n");
    return(1);
  }
}

```

```

run_change_baudrate(s)
char s[80];
{
  int baud=0;
  unsigned char lsb,msb,i;

  for(i=2;i<=5;i++)
  { baud=(baud)*10+s[i]-48; }

  switch(baud)
  {
    case 110 :lsb=0x17; msb=0x04; break;
    case 300 :lsb=0x80; msb=0x01; break;
    case 600 :lsb=0xc0; msb=0x00; break;
    case 1200 :lsb=0x60; msb=0x00; break;
    case 2400 :lsb=0x30; msb=0x00; break;
    case 4800 :lsb=0x18; msb=0x00; break;
    case 9600 :lsb=0x0c; msb=0x00; break;
  }
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        result=send_recieve(value[1]);
        i++;
    };
    } else { result=1; }
    } else { result=1; };

    value[1]=fgetc(fp);
    value[1]=fgetc(fp);
    value[1]=fgetc(fp);
    value[1]=fgetc(fp);

/*    fclose(fp);

    if(result==0)
    { printf("Load success.\n\n"); }
    else { printf("Load fail!\n\n"); } */

    } while((value[0]>0)&&(result==0)); /* end-dowhile */
    fclose(fp);
}/* end-if */
}/* end-load */

```

```

go(s)
char s[80];
{
    unsigned char hi_byte,lo_byte;

    hi_byte=(charhexpoint(s[2])*16)+charhexpoint(s[3]);
    lo_byte=(charhexpoint(s[4])*16)+charhexpoint(s[5]);
    break_point(hi_byte,lo_byte);
    if(send_recieve(0x04)==0)
    { printf("Now Go!\n\n"); }
    else { printf("Go error!\n\n"); }
}

```

```

registers()
{ int i;
  unsigned char d;

  i=0;
  do
  {
    d=read_lbyte(0xef,i);
    printf("R%d = %2X ",i,d);
    i++;
  }while(i<=7);
  printf("\n");
  d=read_lbyte(0xef,0xe0);
  printf("ACC = %2X ",d);
  d=read_lbyte(0xef,0xd0);
  printf("PSW = %2X ",d);
  d=read_lbyte(0xef,0x83);
  printf("DPH = %2X ",d);
  d=read_lbyte(0xef,0x82);
  printf("DPL = %2X ",d);
  d=read_lbyte(0xff,0xf0);
  printf("PC = %X%X",d/16,d%16);
  d=read_lbyte(0xff,0xf1);
  printf("%X%X\n\n",d/16,d%16);
}

```

```

dump(s)
char s[80];
{
    unsigned i;
    unsigned char dump_mem[64],hi_byte,lo_byte;

    if(send_recieve(0x06)==0)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    default : lsb=0x01; msb=0x00; baud=0000; break;
}
change_baudrate(lsb,msb,baud);
}

change_baudrate(lsb,msb,baud)
unsigned char lsb,msb;
int baud;
{
    char value[3];
    int result,i=0;

    value[0]=0x02;
    value[1]=lsb;
    value[2]=msb;
    do
    {
        result=send_recieve(value[i]);
        i++;
    }while((result==0)&&(i<3));

    if(i>=3)
    { port_init(lsb,msb);
      printf("Baudrate now changed to %d.\n",baud);
    }
    else printf("Change baudrate error!\n");
    printf("\n");
}

load()
{
    unsigned char value[5];
    int result,i=0;
    FILE *fp;
    char fname[80];

    printf("FILE NAME : ");
    gets(fname);
    printf("\n");

    if((fp=fopen(fname,"rt"))==NULL)
    { printf("No file or error opening %s !\n",fname); }
    else
    {
        value[1]=fgetc(fp);
        value[1]=fgetc(fp);
        do
        {
            if(send_recieve(0x03)==0)
            {
                value[1]=fgetc(fp);
                value[2]=fgetc(fp);
                value[0]=charhextoint(value[1])*16+charhextoint(value[2]);
                value[1]=fgetc(fp);
                value[2]=fgetc(fp);
                value[3]=fgetc(fp);
                value[4]=fgetc(fp);
                value[1]=charhextoint(value[1])*16+charhextoint(value[2]);
                value[2]=charhextoint(value[3])*16+charhextoint(value[4]);
                if((send_recieve(value[1])==0)&&(send_recieve(value[2])==0))
                {
                    value[1]=fgetc(fp);
                    value[1]=fgetc(fp);
                    result=send_recieve(value[0]);
                    i=0;
                    while((result==0)&&(i<value[0]))
                    {
                        value[1]=fgetc(fp);
                        value[2]=fgetc(fp);
                        value[1]=charhextoint(value[1])*16+charhextoint(value[2]);
                    }
                }
            }
        }
    }
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

{
    hi_byte=(charhexpoint(s[2])*16)+charhexpoint(s[3]);
    lo_byte=(charhexpoint(s[4])*16)+charhexpoint(s[5]);

    if((send_reclieve(hi_byte)==0) && (send_reclieve(lo_byte)==0))
    {
        printf(" ");
        for(i=0;i<=15;i++)
        {printf(" %2X ",i);}
        printf("\n");

        i=0;
        do
        { dump_mem[i]=send_reclieve2(0x06);
          if(i%16==0) {printf("%08X%08X : "
                               ,hi_byte/16,hi_byte%16,lo_byte/16,lo_byte%16);};
          printf(" %2X ",dump_mem[i]);
          if(i%16==15)
          { printf("\n");
            if(lo_byte<0xf0) {lo_byte+=0x10;}
            else { lo_byte+=0x10;
                  hi_byte++;
                }
          }
          i++;
        }while((dump_mem[i-1]>=0)&&(i<64));

        if((i>=64)&&(send_reclieve(0x00)==0))
        {
            printf("Dump memory finish.\n\n");
        }
        else printf("\nDump memory error!\n\n");
    } else printf("\nDump memory error!\n\n");
} else printf("\nDump memory error!\n\n");
}

write_enable()
{
    if(send_reclieve(0x07)==0)
    { printf("Write enable success.\n\n"); }
    else { printf("Write enable fail!\n\n"); }
}

move()
{
    if(send_reclieve(0x08)==0)
    { printf("Move success.\n\n"); }
    else { printf("Move fail!\n\n"); }
}

break_point(hi_byte,lo_byte)
unsigned char hi_byte,lo_byte;
{
    if((send_reclieve(0x0b)==0)&&
        (send_reclieve(lo_byte)==0)&&(send_reclieve(hi_byte)==0))
    { /* printf("Set break point at %08X%08X\n",hi_byte/16,hi_byte%16,
              lo_byte/16,lo_byte%16);
        */
    } else { printf("Set break point error!\n"); }
}

get_command_size(opcode)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

unsigned char opcode;
{
  switch(opcode)
  {
    case 0x00 : return(1);
    case 0x01 : return(2);
    case 0x02 : return(3);
    case 0x03 : return(1);
    case 0x04 : return(1);
    case 0x05 : return(2);
    case 0x06 : return(1);
    case 0x07 : return(1);
    case 0x08 : return(1);
    case 0x09 : return(1);
    case 0x0A : return(1);
    case 0x0B : return(1);
    case 0x0C : return(1);
    case 0x0D : return(1);
    case 0x0E : return(1);
    case 0x0F : return(1);
    case 0x10 : return(3);
    case 0x11 : return(2);
    case 0x12 : return(3);
    case 0x13 : return(1);
    case 0x14 : return(1);
    case 0x15 : return(2);
    case 0x16 : return(1);
    case 0x17 : return(1);
    case 0x18 : return(1);
    case 0x19 : return(1);
    case 0x1A : return(1);
    case 0x1B : return(1);
    case 0x1C : return(1);
    case 0x1D : return(1);
    case 0x1E : return(1);
    case 0x1F : return(1);
    case 0x20 : return(3);
    case 0x21 : return(2);
    case 0x22 : return(1);
    case 0x23 : return(1);
    case 0x24 : return(2);
    case 0x25 : return(2);
    case 0x26 : return(1);
    case 0x27 : return(1);
    case 0x28 : return(1);
    case 0x29 : return(1);
    case 0x2A : return(1);
    case 0x2B : return(1);
    case 0x2C : return(1);
    case 0x2D : return(1);
    case 0x2E : return(1);
    case 0x2F : return(1);
    case 0x30 : return(3);
    case 0x31 : return(2);
    case 0x32 : return(1);
    case 0x33 : return(1);
    case 0x34 : return(2);
    case 0x35 : return(2);
    case 0x36 : return(1);
    case 0x37 : return(1);
    case 0x38 : return(1);
    case 0x39 : return(1);
    case 0x3A : return(1);
    case 0x3B : return(1);
    case 0x3C : return(1);
    case 0x3D : return(1);
    case 0x3E : return(1);
    case 0x3F : return(1);
    case 0x40 : return(2);
    case 0x41 : return(2);
    case 0x42 : return(2);
    case 0x43 : return(3);
  }
}

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
case 0x44 : return(2);
case 0x45 : return(2);
case 0x46 : return(1);
case 0x47 : return(1);
case 0x48 : return(1);
case 0x49 : return(1);
case 0x4A : return(1);
case 0x4B : return(1);
case 0x4C : return(1);
case 0x4D : return(1);
case 0x4E : return(1);
case 0x4F : return(1);
case 0x50 : return(2);
case 0x51 : return(2);
case 0x52 : return(2);
case 0x53 : return(3);
case 0x54 : return(2);
case 0x55 : return(2);
case 0x56 : return(1);
case 0x57 : return(1);
case 0x58 : return(1);
case 0x59 : return(1);
case 0x5A : return(1);
case 0x5B : return(1);
case 0x5C : return(1);
case 0x5D : return(1);
case 0x5E : return(1);
case 0x5F : return(1);
case 0x60 : return(2);
case 0x61 : return(2);
case 0x62 : return(2);
case 0x63 : return(3);
case 0x64 : return(2);
case 0x65 : return(2);
case 0x66 : return(1);
case 0x67 : return(1);
case 0x68 : return(1);
case 0x69 : return(1);
case 0x6A : return(1);
case 0x6B : return(1);
case 0x6C : return(1);
case 0x6D : return(1);
case 0x6E : return(1);
case 0x6F : return(1);
case 0x70 : return(2);
case 0x71 : return(2);
case 0x72 : return(2);
case 0x73 : return(1);
case 0x74 : return(2);
case 0x75 : return(3);
case 0x76 : return(2);
case 0x77 : return(2);
case 0x78 : return(2);
case 0x79 : return(2);
case 0x7A : return(2);
case 0x7B : return(2);
case 0x7C : return(2);
case 0x7D : return(2);
case 0x7E : return(2);
case 0x7F : return(2);
case 0x80 : return(2);
case 0x81 : return(2);
case 0x82 : return(2);
case 0x83 : return(1);
case 0x84 : return(1);
case 0x85 : return(3);
case 0x86 : return(2);
case 0x87 : return(2);
case 0x88 : return(2);
case 0x89 : return(2);
case 0x8A : return(2);
case 0x8B : return(2);
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
case 0x8C : return(2);
case 0x8D : return(2);
case 0x8E : return(2);
case 0x8F : return(2);
case 0x90 : return(3);
case 0x91 : return(2);
case 0x92 : return(2);
case 0x93 : return(1);
case 0x94 : return(2);
case 0x95 : return(2);
case 0x96 : return(1);
case 0x97 : return(1);
case 0x98 : return(1);
case 0x99 : return(1);
case 0x9A : return(1);
case 0x9B : return(1);
case 0x9C : return(1);
case 0x9D : return(1);
case 0x9E : return(1);
case 0x9F : return(1);
case 0xA0 : return(2);
case 0xA1 : return(2);
case 0xA2 : return(2);
case 0xA3 : return(1);
case 0xA4 : return(1);
case 0xA5 : return(0);
case 0xA6 : return(2);
case 0xA7 : return(2);
case 0xA8 : return(2);
case 0xA9 : return(2);
case 0xAA : return(2);
case 0xAB : return(2);
case 0xAC : return(2);
case 0xAD : return(2);
case 0xAE : return(2);
case 0xAF : return(2);
case 0xB0 : return(2);
case 0xB1 : return(2);
case 0xB2 : return(2);
case 0xB3 : return(1);
case 0xB4 : return(3);
case 0xB5 : return(3);
case 0xB6 : return(3);
case 0xB7 : return(3);
case 0xB8 : return(3);
case 0xB9 : return(3);
case 0xBA : return(3);
case 0xBB : return(3);
case 0xBC : return(3);
case 0xBD : return(3);
case 0xBE : return(3);
case 0xBF : return(3);
case 0xC0 : return(2);
case 0xC1 : return(2);
case 0xC2 : return(2);
case 0xC3 : return(1);
case 0xC4 : return(1);
case 0xC5 : return(2);
case 0xC6 : return(1);
case 0xC7 : return(1);
case 0xC8 : return(1);
case 0xC9 : return(1);
case 0xCA : return(1);
case 0xCB : return(1);
case 0xCC : return(1);
case 0xCD : return(1);
case 0xCE : return(1);
case 0xCF : return(1);
case 0xD0 : return(2);
case 0xD1 : return(2);
case 0xD2 : return(2);
case 0xD3 : return(1);
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

case 0xD4 : return(1);
case 0xD5 : return(3);
case 0xD6 : return(1);
case 0xD7 : return(1);
case 0xD8 : return(2);
case 0xD9 : return(2);
case 0xDA : return(2);
case 0xDB : return(2);
case 0xDC : return(2);
case 0xDE : return(2);
case 0xDF : return(2);
case 0xE0 : return(1);
case 0xE1 : return(2);
case 0xE2 : return(1);
case 0xE3 : return(1);
case 0xE4 : return(1);
case 0xE5 : return(2);
case 0xE6 : return(1);
case 0xE7 : return(1);
case 0xE8 : return(1);
case 0xE9 : return(1);
case 0xEA : return(1);
case 0xEB : return(1);
case 0xEC : return(1);
case 0xED : return(1);
case 0xEE : return(1);
case 0xEF : return(1);
case 0xF0 : return(1);
case 0xF1 : return(2);
case 0xF2 : return(1);
case 0xF3 : return(1);
case 0xF4 : return(1);
case 0xF5 : return(2);
case 0xF6 : return(1);
case 0xF7 : return(1);
case 0xF8 : return(1);
case 0xF9 : return(1);
case 0xFA : return(1);
case 0xFB : return(1);
case 0xFC : return(1);
case 0xFD : return(1);
case 0xFE : return(1);
case 0xFF : return(1);
}
}

single_step()
{
char command_size;
unsigned char addr1,addr2,d;

addr1=read_1byte(0xff,0xf0);
addr2=read_1byte(0xff,0xf1);
d=read_1byte(addr1,addr2);
command_size=get_command_size(d);
break_point(addr1,addr2+command_size);
if(send_recieve(0x04)==0)
{ printf("Single step...\n"); }
else { printf("Single step error!\n\n"); }
}

change_port()
{
int portnum;
char c;

printf("Use communication port : ");
c=getch();printf("%c",c);
if(c==49) { portaddr=0x3f8; printf("\n\n"); }
else {

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        if(c==50) { portaddr=0x2f8; printf("\n\n"); }
    }

int read_lbyte(hi_byte,lo_byte)
unsigned char hi_byte,lo_byte;
{
    if((send_recieve(0x09)==0)&&
        (send_recieve(hi_byte)==0)&&(send_recieve(lo_byte)==0))
    {
        return(send_recieve2(0x09));
    };
}

int write_lbyte(hi_byte,lo_byte,data)
unsigned char hi_byte,lo_byte,data;
{
    if((send_recieve(0x0a)==0)&&
        (send_recieve(hi_byte)==0)&&(send_recieve(lo_byte)==0)&&
        (send_recieve(data)==0))
    { return(0); } else { return(1); }
}

edit_data(s)
char s[80];
{
    unsigned char hi_byte,lo_byte,d2;
    char s2[2];
    int d;

    hi_byte=charhextoint(s[2])*16+charhextoint(s[3]);
    lo_byte=charhextoint(s[4])*16+charhextoint(s[5]);
    d=read_lbyte(hi_byte,lo_byte);
    if(d>=0)
    {
        printf("Edit address %X%X%X : %X ==> ",hi_byte/16,hi_byte%16,
            lo_byte/16,lo_byte%16,
            d/16,d%16);

        gets(s2);
        d2=charhextoint(s2[0])*16+charhextoint(s2[1]);
        if(write_lbyte(hi_byte,lo_byte,d2)!=0)
            { printf("Error writing data!\n"); }
        else { printf("\n"); };
    } else { printf("Error reading data!\n\n"); }
}

jump_toaddress(s)
char s[80];
{
    unsigned char hi_byte,lo_byte,d2;

    hi_byte=charhextoint(s[2])*16+charhextoint(s[3]);
    lo_byte=charhextoint(s[4])*16+charhextoint(s[5]);
    if((send_recieve(0x0c)==0)&&
        (send_recieve(hi_byte)==0)&&(send_recieve(lo_byte)==0))
    { printf("Set current address jump to %X%X%X\n\n",hi_byte/16,hi_byte%16,
        lo_byte/16,lo_byte%16);
    } else { printf("Jump address error!\n\n"); }
}

help()
{
    printf("    Command List\n");
    printf(" =====\n");
    printf(" C - Check connection\n");
    printf(" b - Change baud rate\n");
    printf(" L - Load file to ram\n");
    printf(" D - Dump memory\n");
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

printf(" E - Edit memory\n");
printf(" R - Show registers\n");
printf(" S - Single step\n");
printf(" G - Run program\n");
printf(" J - Jump to address\n");
printf(" Q - Quit\n");
printf(" H - Help\n");
printf(" =====\n\n");
}

main()
{
    int port;
    int d;
    char command[80];

    clrscr();

    printf("*****\n");
    printf("*          8051 EMULATOR PROJECT          *\n");
    printf("*****\n\n");

    change_port();
/* portaddr=0x2f8; */
    code=0x3;
    port_init(0x0c,0x00);

    printf("Press the reset button on emulator board\n");
    printf("And press any key to continue....");
    getch();
    printf("\n\n");
    if(check_connection()==1) { exit(); };
    printf("Press H for help...\n\n");

    do
    {
        printf("PROMPT>");
        gets(command);

        switch(command[0])
        {
            case 'C':check_connection();break;
            case 'b':run_change_baudrate(command);break;
            case 'L':load();break;
            case 'G':go(command);break;
            case 'R':registers();break;
            case 'D':dump(command);break;
            case 'W':write_enable();break;
            case 'M':move();break;
            case 'B':break_point(command);break;
            case 'S':single_step();break;
            case 'P':change_port();break;
            case 'E':edit_data(command);break;
            case 'J':jump_toaddress(command);break;
            case 'H':help();break;
        }
    }while(command[0]!='Q');
    exit(0);
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

UART EQU 4000H ;RECEIVE BUFF REGIST FOR READ,TRANSMITTER
INTE EQU 4001H ;INTERRUPT ENABLE REGISTER
LCR EQU 4003H ;LINE CONTROL REGISTER(DATA FORMAT)
MODEM EQU 4004H ;MODEM CONTROL REGISTER
LSR EQU 4005H ;LINE Status register
MODES EQU 4006H ;Modem Status register

```

```

ORG 0000H

CLR RSO ;set register bank 0
CLR RS1
MOV A,#90H
MOV DPTR,#6003H
MOVX @DPTR,A
MOV A,#0FFH
MOV DPTR,#6002H
MOVX @DPTR,A

MOV DPTR,#0FFF0H ;set add for hi_byte
MOV A,#80H ;set for start hi
MOVX @DPTR,A
INC DPTR
MOV A,#00H ;set add for lo_byte
MOVX @DPTR,A ;set for start low
INC DPTR ;set for break-point hi-byte
MOVX @DPTR,A
INC DPTR ;set for break-point lo-byte
MOVX @DPTR,A
INC DPTR ;save old address
MOVX @DPTR,A

ACALL FIRST_INTERNAL_MEM

MOV R2,#0CH ;lsb for set baud rate
MOV R3,#00H ;msb
ACALL INIT

PROMPT: ACALL RECIEVE ;wait for recieve
MOV R0,B ;save b to r0,,code for command

CJNE R0,#01H,NEXT_COMMAND1
LJMP CHECK_CONNECTION

NEXT_COMMAND1:
CJNE R0,#02H,NEXT_COMMAND2
LJMP CHANGE_BAUDRATE

NEXT_COMMAND2:
CJNE R0,#03H,NEXT_COMMAND3
LJMP LOAD

NEXT_COMMAND3:
CJNE R0,#04H,NEXT_COMMAND4
LJMP GO

NEXT_COMMAND4:
CJNE R0,#05H,NEXT_COMMAND5
LJMP REGISTERS

NEXT_COMMAND5:
CJNE R0,#06H,NEXT_COMMAND6
LJMP DUMP

NEXT_COMMAND6:
CJNE R0,#07H,NEXT_COMMAND7
LJMP WRITE_ENABLE

NEXT_COMMAND7:
CJNE R0,#08H,NEXT_COMMAND8

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        LJMP     MOVE

NEXT_COMMAND8:
        CJNE    R0,#09H,NEXT_COMMAND9
        LJMP    READ_1BYTE

NEXT_COMMAND9:
        CJNE    R0,#0AH,NEXT_COMMAND10
        LJMP    WRITE_1BYTE

NEXT_COMMAND10:
        CJNE    R0,#0BH,NEXT_COMMAND11
        LJMP    BREAK_POINT

NEXT_COMMAND11:
        CJNE    R0,#0CH,NEXT_COMMAND12
        LJMP    JUMP_TOADDRESS

NEXT_COMMAND12:

        LJMP    PROMPT

;*****
CHECK_CONNECTION:
        ACALL   SEND
        LJMP    PROMPT

CHANGE_BAUDRATE:
        ACALL   SEND
        ACALL   RECIEVE
        MOV     R2,B
        ACALL   SEND
        ACALL   RECIEVE
        MOV     R3,B
        ACALL   SEND

        ACALL   INIT
        LJMP    PROMPT

LOAD:
        ACALL   SEND
        ACALL   RECIEVE
        MOV     DPH,B           ;add for byte hi
        ACALL   SEND
        ACALL   RECIEVE
        MOV     DPL,B
        ACALL   SEND
        ACALL   RECIEVE
        MOV     R2,B           ;numbers of bytes to load
        ACALL   SEND

LOAD_AGAIN:
        MOV     A,R2
        JZ     END_LOAD
        ACALL   RECIEVE
        MOV     A,B
        ACALL   SEND
        MOVX   @DPTR,A
        INC    DPL
        MOV     A,DPL
        JZ     LOAD_INC_DPH

LOAD_AGAIN2:
        DEC    R2
        JMP    LOAD_AGAIN

LOAD_INC_DPH:
        INC    DPH           ;inc for dpl full
        JMP    LOAD_AGAIN2

END_LOAD:
        LJMP    PROMPT

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

GO :

```
ACALL SEND

MOV DPTR,#BREAK_ROUTINE ;
MOV A,DPL
PUSH ACC ;push add for break routine
MOV A,DPH
PUSH ACC
MOV DPTR,#0FFF1H
MOVX A,@DPTR
PUSH ACC ;push add for PC
MOV DPTR,#0FFF0H
MOVX A,@DPTR
PUSH ACC

MOV DPTR,#0EFD0H
MOVX A,@DPTR
PUSH ACC
MOV DPTR,#0EF83H
MOVX A,@DPTR
PUSH ACC
MOV DPTR,#0EF82H
MOVX A,@DPTR
PUSH ACC
MOV DPTR,#0EFE0H
MOVX A,@DPTR
PUSH ACC
MOV DPTR,#0EF00H
MOVX A,@DPTR
PUSH ACC
MOV DPTR,#0EF01H
MOVX A,@DPTR
PUSH ACC
MOV DPTR,#0EF02H
MOVX A,@DPTR
PUSH ACC
MOV DPTR,#0EF03H
MOVX A,@DPTR
PUSH ACC
MOV DPTR,#0EF04H
MOVX A,@DPTR
PUSH ACC
MOV DPTR,#0EF05H
MOVX A,@DPTR
PUSH ACC
MOV DPTR,#0EF06H
MOVX A,@DPTR
PUSH ACC
MOV DPTR,#0EF07H
MOVX A,@DPTR
PUSH ACC

POP 07
POP 06
POP 05
POP 04
POP 03
POP 02
POP 01
POP 00
POP ACC
POP DPL
POP DPH
POP PSW

RET
LJMP PROMPT
```

REGISTERS :

```
ACALL SEND
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ACALL  RECIEVE
MOV    A,B
MOV    DPH,A
ACALL  SEND

ACALL  RECIEVE
MOV    A,B
MOV    DPL,A
ACALL  SEND

ACALL  RECIEVE
MOVX   A,@DPTR
MOV    B,A
ACALL  SEND
LJMP  PROMPT

```

DUMP :

```

ACALL  SEND
ACALL  RECIEVE
MOV    DPH,B
ACALL  SEND
ACALL  RECIEVE
MOV    DPL,B
ACALL  SEND

```

DUMP_AGAIN:

```

ACALL  RECIEVE
MOV    A,B
JZ     EXIT_DUMP
MOVX   A,@DPTR
MOV    B,A
ACALL  SEND
INC    DPL
MOV    A,DPL
JZ     DUMP_INC_DPH
JMP    DUMP_AGAIN

```

DUMP_INC_DPH:

```

INC    DPH
JMP    DUMP_AGAIN

```

EXIT_DUMP:

```

ACALL  SEND
LJMP  PROMPT

```

WRITE_ENABLE:

```

ACALL  SEND
MOV    A,#0FFH ; 11111111
MOV    DPTR,#6002H
MOVX   @DPTR,A
MOV    R2,#20H
DJNZ   R2,$
MOV    A,#0F8H ; 11111000
MOVX   @DPTR,A
LJMP  PROMPT

```

MOVE :

```

ACALL  SEND
MOV    A,#0FFH ; 11111111
MOV    DPTR,#6002H
MOVX   @DPTR,A

MOV    A,#0FDH ; 11111101
MOVX   @DPTR,A

```

MOVE_AGAIN:

```

MOV    R2,#10H
MOV    DPH,#0F0H
MOV    DPL,#00H
ACALL  PULSE
MOV    A,R3

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOVX    @DPTR,A
INC     DPL
DJNZ   R2,MOVE_AGAIN

LJMP    PROMPT

READ_1BYTE:
ACALL   SEND
ACALL   RECIEVE
MOV     DPH,B
ACALL   SEND
ACALL   RECIEVE
MOV     DPL,B
ACALL   SEND
MOVX    A,@DPTR
ACALL   RECIEVE
MOV     B,A
ACALL   SEND
LJMP    PROMPT

WRITE_1BYTE:
ACALL   SEND
ACALL   RECIEVE
MOV     DPH,B
ACALL   SEND
ACALL   RECIEVE
MOV     DPL,B
ACALL   SEND
ACALL   RECIEVE
MOV     A,B
MOVX    @DPTR,A
ACALL   SEND

LJMP    PROMPT

BREAK_POINT:
ACALL   SEND
ACALL   RECIEVE
MOV     A,B
PUSH   ACC
MOV     DPL,A
ACALL   SEND

ACALL   RECIEVE
MOV     A,B
PUSH   ACC
MOV     DPH,A
ACALL   SEND

MOVX    A,@DPTR
MOV     B,A
MOV     A,#22H           ;set for return
MOVX    @DPTR,A
MOV     DPTR,#0FFF2H
POP     ACC
MOVX    @DPTR,A
POP     ACC
INC     DPTR
MOVX    @DPTR,A
INC     DPTR           ;keep old code
MOV     A,B
MOVX    @DPTR,A
LJMP    PROMPT

JUMP_TOADDRESS:
ACALL   SEND
MOV     DPTR,#0FFF0H
ACALL   RECIEVE
MOV     A,B
MOVX    @DPTR,A
ACALL   SEND

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ACALL  RECIEVE
INC    DPTR
MOV    A,B
MOVX   @DPTR,A
ACALL  SEND
LJMP   PROMPT

```

BREAK_ROUTINE :

```

PUSH   PSW
PUSH   DPH
PUSH   DPL
PUSH   ACC
PUSH   00
PUSH   01

MOV    R1,#0FFH
MOV    DPTR,#0EF00H
MOV    RO,#00H
BREAK_ROUTINE_AGAIN:
MOV    A,@RO
MOVX   @DPTR,A
INC    DPTR
INC    RO
DJNZ   R1,BREAK_ROUTINE_AGAIN

MOV    DPTR,#0EF01H
POP    ACC
MOVX   @DPTR,A
MOV    DPTR,#0EF00H
POP    ACC
MOVX   @DPTR,A
MOV    DPTR,#0EFE0H
POP    ACC
MOVX   @DPTR,A
MOV    DPTR,#0EF82H
POP    ACC
MOVX   @DPTR,A
MOV    DPTR,#0EF83H
POP    ACC
MOVX   @DPTR,A
MOV    DPTR,#0EFD0H
POP    ACC
MOVX   @DPTR,A

MOV    DPTR,#0FFF2H      ;delete break point
MOVX   A,@DPTR
MOV    B,A
MOV    A,#00H
MOVX   @DPTR,A
MOV    A,B
MOV    DPTR,#0FFF0H
MOVX   @DPTR,A

MOV    DPTR,#0FFF3H
MOVX   A,@DPTR
MOV    B,A
MOV    A,#00H
MOVX   @DPTR,A
MOV    A,B
MOV    DPTR,#0FFF1H
MOVX   @DPTR,A

MOV    DPTR,#0FFF4H      ;return old code
MOVX   A,@DPTR
MOV    B,A
MOV    A,#00H
MOVX   @DPTR,A
MOV    DPTR,#0FFF0H
MOVX   A,@DPTR
MOV    R2,A

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV     DPTR,#0FFF1H
MOVX   A,@DPTR
MOV     R3,A
MOV     DPH,R2
MOV     DPL,R3
MOV     A,B
MOVX   @DPTR,A

```

```
LJMP    PROMPT
```

```
FIRST_INTERNAL_MEM:
```

```

PUSH   PSW
PUSH   DPH
PUSH   DPL
PUSH   ACC
PUSH   00
PUSH   01

```

```

MOV     R1,#0FFH      ;set current register to add ef00
MOV     DPTR,#0EF00H
MOV     RO,#00H

```

```
FIRST_AGAIN:
```

```

MOV     A,@RO
MOVX   @DPTR,A
INC     DPTR
INC     RO
DJNZ   R1,FIRST_AGAIN

```

```

MOV     DPTR,#0EF01H
POP     ACC
MOVX   @DPTR,A
MOV     DPTR,#0EF00H
POP     ACC
MOVX   @DPTR,A
MOV     DPTR,#0EFE0H
POP     ACC
MOVX   @DPTR,A
MOV     DPTR,#0EF82H
POP     ACC
MOVX   @DPTR,A
MOV     DPTR,#0EF83H
POP     ACC
MOVX   @DPTR,A
MOV     DPTR,#0EFD0H
POP     ACC
MOVX   @DPTR,A
RET

```

```
EXIT_MAIN:  JMP     $
```

```
*****
```

```
INIT:
```

```

PUSH   PSW
PUSH   ACC
PUSH   DPH
PUSH   DPL
PUSH   02
PUSH   03

```

```

MOV     DPTR,#4003H      ;LCR register
MOV     A,#10000011B    ;set DLAB bit
MOVX   @DPTR,A

```

```

MOV     DPTR,#4000H      ;set baud bit 9600
MOV     A,R2
MOVX   @DPTR,A

```

```
MOV     DPTR,#4001H
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV     A,R3
MOVX   @DPTR,A

POP     03
POP     02
POP     DPL
POP     DPH
POP     ACC
POP     PSW
RET

```

```

;*****
;RECIEVED CHAR B

```

```

RECIEVE: PUSH PSW
          PUSH ACC
          PUSH DPH
          PUSH DPL

```

```

WAIT_R:  MOV DPTR,#4005H
          MOVX A,@DPTR
          ANL A,#1
          JZ WAIT_R

```

```

          MOV     DPTR,#4003H      ;LCR reg
          MOV     A,#00000011B    ;set 8-bit data, no parity check
          MOVX   @DPTR,A

```

```

          MOV DPTR,#4000H
          MOVX A,@DPTR
          MOV B,A

```

```

EXIT_RECIEVE:
POP DPL
POP DPH
POP ACC
POP PSW
RET

```

```

;*****
;B => CHAR TO SEND

```

```

SEND:    PUSH PSW
          PUSH ACC
          PUSH B
          PUSH 02
          PUSH 03
          PUSH 04
          PUSH DPH
          PUSH DPL

```

```

WAIT_S:  MOV     DPTR,#4003H
          MOV     A,#00000011B
          MOVX   @DPTR,A

```

```

          MOV     DPTR,#4005H
          MOVX   A,@DPTR
          ANL    A,#00100000B
          JZ     WAIT_S

```

```

          MOV     R4,#02H

```

```

DELAY_S: MOV     R3,#0FFH
DELAY1_S: MOV     R2,#0FFH
          DJNZ   R2,$
          DJNZ   R3,DELAY1_S
          DJNZ   R4,DELAY_S

```

```

          MOV     DPTR,#4000H      ;THR register

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV     A,B
MOVX   @DPTR,A

POP     DPL
POP     DPH
POP     04
POP     03
POP     02
POP     B
POP     ACC
POP     PSW
RET

```

```


PULSE:  PUSH   PSW
        PUSH   ACC
        PUSH   DPH
        PUSH   DPL
        PUSH   00
        MOV    RO,#20H
        MOV    DPTR,#6002H
        MOV    A,#0FCH           ; 11111100
        MOVX  A,@DPTR
PULSE1: DJNZ   RO,PULSE1
        MOV    DPTR,#6000H
        MOVX  A,@DPTR
        MOV    R3,A
        MOV    A,#0FDH         ; 11111101
        INC   DPTR
        INC   DPTR
        MOVX  A,@DPTR,A
        MOV    RO,#20H
PULSE2: DJNZ   RO,PULSE2
        POP   00
        POP   DPL
        POP   DPH
        POP   ACC
        POP   PSW
        RET

```

```

;*****
END

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ขอขอบคุณ ผศ. เกรียงไกร วงศ์โรจน์ภรณ์ ที่ได้สละเวลาให้คำปรึกษาในการทำให้ปริญญาโทฉบับนี้ เสร็จสมบูรณ์ได้ด้วยดี นอกจากนี้ ขอแสดงความขอบคุณไปถึง รศ.ดร. สุวิพล สิริชิวภาค ที่ให้ความอุปการะ สถานที่ในการทำงานและอุปกรณ์ที่ใช้ในการทดลองเป็นอย่างดี รวมทั้งเพื่อน ๆ ทุกคนที่คอยให้กำลังใจ ขอขอบคุณใคร่ที่มีส่วนให้คำปรึกษาอย่างมาก, ขอขอบคุณแก่สำหรับเสบียงของเรา และเพื่อนๆ ร่วมห้องโปรเจค ทุกคนที่ได้ทำงานร่วมกันมาและคอยเป็นกำลังใจในการทำงานอย่างมาก

จึงขอขอบคุณมา ณ โอกาสนี้ด้วย




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. กัมภีร์การใช้งานการสื่อสารอนุกรมบน PC , Mastering Serial Communications , Peter W. Gofton , บริษัท ซีเอ็ดยูเคชั่น จำกัด
2. การเขียนโปรแกรมภาษา ซี สำหรับวิศวกรรม , ชันวา ศรีประมง , มหาวิทยาลัยเทคโนโลยีมหานคร
3. การเขียนโปรแกรมแบบโอโอพีด้วยเทอร์โบและบอร์แลนด์ C++ . Robert Lafore , บริษัท ซีเอ็ดยูเคชั่น จำกัด
4. การเขียนโปรแกรมคอมพิวเตอร์ด้วยเทอร์โบซี , มนตรี พจนารภลาวัลย์ , บริษัท ซีเอ็ดยูเคชั่น จำกัด
5. การประยุกต์ใช้งานไมโครคอนโทรลเลอร์ ตระกูล MCS-51 , ผศ. สมยศ จุณณะปิยะ , สถาบันเทคโนโลยีพระจอมเกล้าลาดกระบัง
6. Microprocessors principle and applications , Charles M. Gilmore , McGraw-Hill international editions.
7. Intel Microcommunication Handbook 1989.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TMOD: Timer/Counter Mode Control Register (89H)




Sym Function

GATE Gating control when set
 C/T Timer/Counter Select
 0=Timer
 1=Counter

M1	M0	Operating Mode
0	0	MCS-48 Timer
0	1	16-bit Timer/Counter
1	0	8-bit auto-reload Timer/Counter
1	1	(Timer 0) TL0=8-bit Timer Counter (Timer 0) TH0=8-bit Timer Counter
1	1	(Timer 1) T/C1 stopped

SCON: Serial Control Register (98H) (Bit Addressable)



Sym Function

SM1	SM0	Mode	Operating	Baud Rate
0	0	0	Shift Register	$f_{osc} / 12$
0	1	1	8-bit UART	variable
1	0	2	9-bit UART	$f_{osc} / 64$ or
1	1	3	9-bit UART	$f_{osc} / 32$ variable

Sym Position Function

SM2	TMOD.5	Enables multi-processor communication in Modes 2 and 3
REN	TMOD.4	Enables serial reception
TSB	TMOD.3	9th data bit transmitted in Modes 2 and 3
RB8	TMOD.2	8th data bit received in Modes 2 and 3
TI	TMOD.1	Transmit Interrupt Flag
RI	TMOD.0	Receive Interrupt Flag

Commonly Used Baud Rates:

Baud Rate	f_{osc}	SMOD	C/T	Timer 1	
				Mode	Reload Value
Mode 0 Max: 1 MHz	12 MHz	X	X	X	X
Mode 2 Max: 375K	12 MHz	1	X	X	X
Modes 1, 3: 62.5K	12 MHz	1	0	2	FFH
19.2K	11.059 MHz	1	0	2	FDH
9.6K	11.059 MHz	0	0	2	FDH
4.8K	11.059 MHz	0	0	2	FAH
2.4K	11.059 MHz	0	0	2	F4H
1.2K	11.059 MHz	0	0	2	EBH
137.5	11.986 MHz	0	0	2	10H
110	6 MHz	0	0	2	72H
110	12 MHz	0	0	1	FE5BH

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

I - 8051 FAMILY ARCHITECTURE

8051 Family Instruction Set Summary

MNEMONIC	ASSEMBLY LANGUAGE FORM	HEX OP-CODE	BYTES	CYCLES	PSW FLAGS AFFECTED
ACALL 2K in Page (11 bits) Call	ACALL Paddr	see note 1	2	2	
ADD Add Operand to Acc	ADD A,#data ADD A,Daddr ADD A,@Ri ADD A,Rn	24 25 26,27 29-2F	2 2 1 1	1 1 1 1	AC, Cy, OV
ADDC Add Operand with Cy to Acc	ADDC A,#data ADDC A,Daddr ADDC A,@Ri ADDC A,Rn	34 35 36,37 38-3F	2 2 1 1	1 1 1 1	AC, Cy, OV
AJMP 2K in Page (11 bits) JMP	AJMP Paddr	see note 2	2	2	
ANL Logical AND of Source Operand with Destination Operand	ANL Daddr,A ANL Daddr,#data ANL A,#data ANL A,Daddr ANL A,@Ri ANL A,Rn	52 53 54 55 56,57 58-5F	2 3 2 2 1 1	1 2 1 1 1 1	
Logical AND of Source Operand with Cy	ANL C,Baddr	62	2	2	Cy
Logical AND of Source Operand Complemented with Cy	ANL C,/Baddr	60	2	2	Cy
CJNE Compare Operands and Jump Relative if not Equal	CJNE A,#data,Rel CJNE A,Daddr,Rel CJNE @Ri,#data,Rel CJNE Rn,#data,Rel	74 75 76,77 78-7F	3 3 3 3	2 2 2 2	Cy see note 3
CLR Clear Acc	CLR A	E4	1	1	
Clear Carry Flag	CLR C	C3	1	1	Cy
Clear Bit Operand	CLR Baddr	C2	2	1	
CPL Complement Acc	CPL A	F4	1	1	
Complement Carry Flag	CPL C	83	1	1	Cy
Complement Bit Operand	CPL Baddr	82	2	1	
DA Decimal Adjust Acc for Addition	DA A	D4	1	1	Cy see note 4

All Mnemonics Copyrighted Intel Corp. 1980

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MNEMONIC	ASSEMBLY LANGUAGE FORM	HEX OP-CODE	BYTES	CYCLES	PSW FLAGS AFFECTED
DEC Decrement Operand	DEC A DEC Daddr DEC @Ri DEC Rn	14 15 16,17 18-1F	1 2 1 1	1	
DIV Divide Acc by B Reg	DIV AB	84	1	4	Cy, OV see note 5
DJNZ Decrement Operand and Jump Relative if Not 0	DJNZ Daddr,Roff DJNZ Rn,Roff	05 08-0F	3 2	2	
INC Increment Operand	INC A INC Daddr INC @Ri INC Rn INC OPTR	04 05 06,07 08-0F A3	1 2 1 1 1	1	
JS Jump Relative if Bit is Set	JS Baddr,Roff	20	3	2	
JBC Jump Relative if Bit is Set and Clear Bit	JBC Baddr,Roff	10	3	2	Cy, OV AC see note 5
JC Jump Relative if Cy is CLR	JC Roff	40	2	2	
JMP Jump Indirect	JMP @A+OPTR	73	1	2	
JNB Jump Relative if Bit is CLR	JNB Baddr,Roff	30	3	2	
JNC Jump Relative if Cy is CLR	JNC Roff	50	2	2	
JNZ Jump Relative if Acc = 0	JNZ Roff	70	2	2	
JZ Jump Relative if Acc = 0	JZ Roff	60	2	2	
LCALL Long (16 bits) Call	LCALL Paddr	12	3	2	
LJMP Long (16 bits) Jump	LJMP Paddr	02	3	2	

All Mnemonics Copyrighted Intel Corp. 1980

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MNEMONIC	ASSEMBLY LANGUAGE FORM	HEX OP-CODE	BYTES	CYCLES	PSW FLAGS AFFECTED
MOV					
Move Source Operand to Destination Operand	MOV A,#data MOV A,Daddr MOV A,@Ri MOV A,Rn MOV Daddr,A MOV Daddr,#data MOV Daddr,Daddr MOV Daddr,@Ri MOV Daddr,Rn MOV @Ri,A MOV @Ri,#data MOV @Ri,Daddr MOV Rn,A MOV Rn,#data MOV Rn,Daddr MOV DPTR,#data16	74 E5 E5-E7 E3-EF F5 75 85 86,87 88-8F F5,F7 76,77 A6,A7 F3-FF 78-7F A8-AF 90	2 2 1 1 2 3 3 2 2 2 1 2 2 1 2 2 3	1 1 1 1 1 2 2 2 2 1 1 2 1 2 2 2	
Move Cy to Bit	MOV Baddr,C	92	2	2	
Move Bit to Cy	MOV C,Baddr	A2	2	1	Cy
MOVC					
Move byte from Program Memory to Acc	MOVC A,@A+DPTR MOVC A,@A-PC	93 83	1	2	
MOVX					
Move byte from Ext Data Memory to Acc	MOVX A,@Ri MOVX A,@DPTR	E2,E3 E0	1	2	
Move byte in Acc to Ext Data Memory	MOVX @Ri,A MOVX @DPTR,A	F2,F3 F0	1	2	
MUL					
Multiply Acc by 8 Reg	MUL AB	A4	1	4	Cy, OV see note 7
NOP					
No Operation	NOP	00	1	1	
ORL					
Logical Inclusive OR of Source Operand with Destination Operand	ORL Daddr,A ORL Daddr,#data ORL A,#data ORL A,Daddr ORL A,@Ri ORL A,Rn	42 43 44 45 46,47 48-4F	2 3 2 2 1 1	1 2 1 1 1 1	
Logical Inclusive OR of Source Operand with Cy	ORL C,Baddr	72	2	2	Cy
Logical Inclusive OR of Source Operand Complemented with Cy	ORL C, Baddr	A0	2	2	Cy
POP					
Pop Stack and Place in Destination Operand	POP Daddr	D0	2	2	

All Mnemonics Copyrighted Intel Corp. 1980

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MNEMONIC	ASSEMBLY LANGUAGE FORM	HEX OP-CODE	BYTES	CYCLES	PSW FLAGS AFFECTED
PUSH Push Operand onto Stack	PUSH Daddr	C0	2	2	
RET Ret from Suoroutine	RET	22	1	2	
RETI Ret from Interrupt Routine	RETI	32	1	2	
RL Rotate Acc Left 1 Bit	RL A	23	1	1	...
RLC Rotate Acc Left 1 Bit Thru Cy	RLC A	33	1	1	Cy
RR Rotate Acc Right 1 Bit	RR A	03	1	1	
RRC Rotate Acc Right 1 Bit Thru Cy	RRC A	13	1	1	Cy
SETB Set Carry Flag	SETB C	D3	1	1	Cy
Set Bit Operand	SETB Baddr	D2	2	1	
SJMP Jump Relative	SJMP Roff	30	2	2	
SUBB Subtract Operand with Borrow	SUBB A,#data SUBB A,Daddr SUBB A,@Ri SUBB A,Rn	94 95 96-97 98-9F	2 2 1 1	1 1 1 1	Ac, Cy OV
SWAP Swap Nibbles within Acc	SWAP A	C4	1	1	
XCH Exchange bytes of Acc and Source Operand	XCH A,Daddr XCH A,@Ri XCH A,Rn	C5 C6,C7 C8-CF	2 1 1	1 1 1	
XCHD Exchange the Least Sig Nibble of Acc and Source Operand	XCHD A,@Ri	D6-D7	1	1	
XRL Logical Exclusive OR of Source Operand with Destination Operand	XRL Daddr,A XRL Daddr,#data XRL A,#data XRL A,Daddr XRL A,@Ri XRL A,Rn	62 63 64 65 66,67 68-6F	2 3 2 2 1 1	1 2 1 1 1 1	

All Mnemonics Copyrighted Intel Corp. 1980

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

NOTES:

- Starting with 11H as the opcode base, the final opcode is formed by placing bits 6, 9 and 10 of the target address in bits 5, 6 and 7 of the opcode. The 8 possible opcodes in hexadecimal are then: 11, 31, 51, 71, 91, B1, D1, F1.
- Starting with 01H as the opcode base, the final opcode is formed by placing bits 6, 9 and 10 of the target address in bits 5, 6 and 7 of the opcode. The 8 possible opcodes in hexadecimal are then: 01, 21, 41, 61, 81, A1, C1, E1.
- The Carry Flag is set if the Destination Operand is less than the Source Operand. Otherwise the Carry Flag is cleared.
- The Carry Flag is set if the BCD result in the Accumulator is greater than decimal 99.
- The Overflow Flag is set if the B Register contains zero (flags a divide by zero operation). Otherwise the Overflow Flag is cleared.
- If any of the condition code flags are specified as the operand of this instruction, they will be reset by the instruction if they were originally set.
- The high byte of the 16-bit product is placed in the B Register, the low byte in Accumulator.

ABBREVIATIONS:

A, Acc — Accumulator
 AB — Register Pair
 Baddr — Bit Address
 /Baddr — Complementated Contents of Bit Address
 C, Cy — Carry Bit
 Daddr — Data Address
 #data — Data Coded in Instruction
 OPTR — Data Pointer
 Paddr — Program Memory Address
 PC — Program Counter
 Rel — Relative
 Rn — General Purpose Registers 0-7
 @R1 — Indirect Address Register 0-1
 Roff — Relative Offset Address

8051 Family Hex Opcode to Mnemonics Cross Reference

Hex Code	Number of Bytes	Number of Cycles	Mnemonic	Operands	Hex Code	Number of Bytes	Number of Cycles	Mnemonic	Operands
00	1	1	NOP		18	1	1	DEC	R0
01	2	2	AJMP	Paddr	19	1	2	DEC	R1
02	3	2	LJMP	Paddr	1A	1	1	DEC	R2
03	1	1	RR	A	1B	1	1	DEC	R3
04	1	1	INC	A	1C	1	1	DEC	R4
05	2	1	INC	Daddr	1D	1	1	DEC	R5
06	1	1	INC	@R0	1E	1	1	DEC	R6
07	1	1	INC	@R1	1F	1	1	DEC	R7
08	1	1	INC	R0	20	3	2	JB	Baddr,Paddr
09	1	1	INC	R1	21	2	2	AJMP	Paddr
0A	1	1	INC	R2	22	1	2	RET	
0B	1	1	INC	R3	23	1	1	RL	A
0C	1	1	INC	R4	24	2	1	ADD	A,#data
0D	1	1	INC	R5	25	2	1	ADD	A,Daddr
0E	1	1	INC	R6	26	1	1	ADD	A,@R0
0F	1	1	INC	R7	27	1	1	ADD	A,@R1
10	3	2	JBC	Baddr,Roff	28	1	1	ADD	A,R0
11	2	2	ACALL	Paddr	29	1	1	ADD	A,R1
12	3	2	LCALL	Paddr	2A	1	1	ADD	A,R2
13	1	1	RRC	A	2B	1	1	ADD	A,R3
14	1	1	DEC	A	2C	1	1	ADD	A,R4
15	2	1	DEC	Daddr	2D	1	1	ADD	A,R5
16	1	1	DEC	@R0	2E	1	1	ADD	A,R6
17	1	1	DEC	@R1	2F	1	1	ADD	A,R7

All Mnemonics Copyrighted Intel Corp. 1980

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

<i>Hex Code</i>	<i>Number of Bytes</i>	<i>Number of Cycles</i>	<i>Mnemonic</i>	<i>Operands</i>	<i>Hex Code</i>	<i>Number of Bytes</i>	<i>Number of Cycles</i>	<i>Mnemonic</i>	<i>Operands</i>
30	3	2	JNB	<i>Baddr, Paddr</i>	6A	1	1	XRL	<i>A, R2</i>
31	2	2	ACALL	<i>Paddr</i>	6B	1	1	XRL	<i>A, R3</i>
32	1	2	RETI		6C	1	1	XRL	<i>A, R4</i>
33	1	1	RLC	<i>A</i>	6D	1	1	XRL	<i>A, R5</i>
34	2	1	ADDC	<i>A, #data</i>	6E	1	1	XRL	<i>A, R6</i>
35	2	1	ADDC	<i>A, Daddr</i>	6F	1	1	XRL	<i>A, R7</i>
36	1	1	ADDC	<i>A, @R0</i>	70	2	2	JNZ	<i>R0f</i>
37	1	1	ADDC	<i>A, @R1</i>	71	2	2	ACALL	<i>Paddr</i>
38	1	1	ADDC	<i>A, R0</i>	72	2	2	ORL	<i>C, Baddr</i>
39	1	1	ADDC	<i>A, R1</i>	73	1	2	JMP	<i>@A+OPTR</i>
3A	1	1	ADDC	<i>A, R2</i>	74	2	1	MOV	<i>A, #data</i>
3B	1	1	ADDC	<i>A, R3</i>	75	3	2	MOV	<i>Daddr, #data</i>
3C	1	1	ADDC	<i>A, R4</i>	76	2	1	MOV	<i>@R0, #data</i>
3D	1	1	ADDC	<i>A, R5</i>	77	2	1	MOV	<i>@R1, #data</i>
3E	1	1	ADDC	<i>A, R6</i>	78	2	1	MOV	<i>R0, #data</i>
3F	1	1	ADDC	<i>A, R7</i>	79	2	1	MOV	<i>R1, #data</i>
40	2	2	JC	<i>Paddr</i>	7A	2	1	MOV	<i>R2, #data</i>
41	2	2	AJMP	<i>Paddr</i>	7B	2	1	MOV	<i>R3, #data</i>
42	2	1	ORL	<i>Daddr, A</i>	7C	2	1	MOV	<i>R4, #data</i>
43	3	2	ORL	<i>Daddr, data</i>	7D	2	1	MOV	<i>R5, #data</i>
44	2	1	ORL	<i>A, #data</i>	7E	2	1	MOV	<i>R6, #data</i>
45	2	1	ORL	<i>A, Daddr</i>	7F	2	1	MOV	<i>R7, #data</i>
46	1	1	ORL	<i>A, @R0</i>	80	2	2	SJMP	<i>R0f</i>
47	1	1	ORL	<i>A, @R1</i>	81	2	2	AJMP	<i>Paddr</i>
48	1	1	ORL	<i>A, R0</i>	82	2	2	ANL	<i>C, Baddr</i>
49	1	1	ORL	<i>A, R1</i>	83	1	2	MOVC	<i>A, @A+PC</i>
4A	1	1	ORL	<i>A, R2</i>	84	1	4	DIV	<i>A8</i>
4B	1	1	ORL	<i>A, R3</i>	85	3	2	MOV	<i>Daddr, Daddr</i>
4C	1	1	ORL	<i>A, R4</i>	86	2	2	MOV	<i>Daddr, @R0</i>
4D	1	1	ORL	<i>A, R5</i>	87	2	2	MOV	<i>Daddr, @R1</i>
4E	1	1	ORL	<i>A, R6</i>	88	2	2	MOV	<i>Daddr, R0</i>
4F	1	1	ORL	<i>A, R7</i>	89	2	2	MOV	<i>Daddr, R1</i>
50	2	2	JNC	<i>Paddr</i>	8A	2	2	MOV	<i>Daddr, R2</i>
51	2	2	ACALL	<i>Paddr</i>	8B	2	2	MOV	<i>Daddr, R3</i>
52	2	1	ANL	<i>Daddr, A</i>	8C	2	2	MOV	<i>Daddr, R4</i>
53	3	2	ANL	<i>Daddr, data</i>	8D	2	2	MOV	<i>Daddr, R5</i>
54	2	1	ANL	<i>A, #data</i>	8E	2	2	MOV	<i>Daddr, R6</i>
55	2	1	ANL	<i>A, Daddr</i>	8F	2	2	MOV	<i>Daddr, R7</i>
56	1	1	ANL	<i>A, @R0</i>	90	3	2	MOV	<i>OPTR, #data</i>
57	1	1	ANL	<i>A, @R1</i>	91	2	2	ACALL	<i>Paddr</i>
58	1	1	ANL	<i>A, R0</i>	92	2	2	MOV	<i>Baddr, C</i>
59	1	1	ANL	<i>A, R1</i>	93	1	2	MOVC	<i>A, @A+OPTR</i>
5A	1	1	ANL	<i>A, R2</i>	94	2	1	SUBB	<i>A, #data</i>
5B	1	1	ANL	<i>A, R3</i>	95	2	1	SUBB	<i>A, Daddr</i>
5C	1	1	ANL	<i>A, R4</i>	96	1	1	SUBB	<i>A, @R0</i>
5D	1	1	ANL	<i>A, R5</i>	97	1	1	SUBB	<i>A, @R1</i>
5E	1	1	ANL	<i>A, R6</i>	98	1	1	SUBB	<i>A, R0</i>
5F	1	1	ANL	<i>A, R7</i>	99	1	1	SUBB	<i>A, R1</i>
60	2	2	JZ	<i>R0f</i>	9A	1	1	SUBB	<i>A, R2</i>
61	2	2	AJMP	<i>Paddr</i>	9B	1	1	SUBB	<i>A, R3</i>
62	2	1	XRL	<i>Daddr, A</i>	9C	1	1	SUBB	<i>A, R4</i>
63	3	2	XRL	<i>Daddr, data</i>	9D	1	1	SUBB	<i>A, R5</i>
64	2	1	XRL	<i>A, #data</i>	9E	1	1	SUBB	<i>A, R6</i>
65	2	1	XRL	<i>A, Daddr</i>	9F	1	1	SUBB	<i>A, R7</i>
66	1	1	XRL	<i>A, @R0</i>	A0	2	2	ORL	<i>C, /Baddr</i>
67	1	1	XRL	<i>A, @R1</i>	A1	2	2	AJMP	<i>Paddr</i>
68	1	1	XRL	<i>A, R0</i>	A2	2	1	MOV	<i>C, Baddr</i>
69	1	1	XRL	<i>A, R1</i>	A3	1	2	INC	<i>OPTR</i>

All Mnemonics Copyrighted Intel Corp. 1980

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Hex Code	Number of Bytes	Number of Cycles	Mnemonic	Operands	Hex Code	Number of Bytes	Number of Cycles	Mnemonic	Operands
A4	1	4	MUL	AB	DE	2	2	DJNZ	R6, Roff
A5			reserved		DF	2	2	DJNZ	R7, Roff
A6	2	2	MOV	@R0, Daddr	E0	1	2	MOVX	A, @DPTR
A7	2	2	MOV	@R1, Daddr	E1	2	2	AJMP	Paddr
A8	2	2	MOV	R0, Daddr	E2	1	2	MOVX	A, @R0
A9	2	2	MOV	R1, Daddr	E3	1	2	MOVX	A, @R1
AA	2	2	MOV	R2, Daddr	E4	1	1	CLR	A
AB	2	2	MOV	R3, Daddr	E5	2	1	MOV	A, Daddr
AC	2	2	MOV	R4, Daddr	E6	1	1	MOV	A, @R0
AD	2	2	MOV	R5, Daddr	E7	1	1	MOV	A, @R1
AE	2	2	MOV	R6, Daddr	E8	1	1	MOV	A, R0
AF	2	2	MOV	R7, Daddr	E9	1	1	MOV	A, R1
B0	2	2	ANL	C, /Baddr	EA	1	1	MOV	A, R2
B1	2	2	ACALL	Paddr	EB	1	1	MOV	A, R3
B2	2	1	CPL	Baddr	EC	1	1	MOV	A, R4
B3	1	1	CPL	C	ED	1	1	MOV	A, R5
B4	3	2	CJNE	A, #data, Paddr	EE	1	1	MOV	A, R6
B5	3	2	CJNE	A, Daddr, Paddr	EF	1	1	MOV	A, R7
B6	3	2	CJNE	@R0, #data, Paddr	F0	1	1	MOVX	@DPTR, A
B7	3	2	CJNE	@R1, #data, Paddr	F1	2	2	ACALL	Paddr
B8	3	2	CJNE	R0, #data, Paddr	F2	1	2	MOVX	@R0, A
B9	3	2	CJNE	R1, #data, Paddr	F3	1	2	MOVX	@R1, A
BA	3	2	CJNE	R2, #data, Paddr	F4	1	1	CPL	A
BB	3	2	CJNE	R3, #data, Paddr	F5	2	1	MOV	Daddr, A
BC	3	2	CJNE	R4, #data, Paddr	F6	1	1	MOV	@R0, A
BD	3	2	CJNE	R5, #data, Paddr	F7	1	1	MOV	@R1, A
BE	3	2	CJNE	R6, #data, Paddr	F8	1	1	MOV	R0, A
BF	3	2	CJNE	R7, #data, Paddr	F9	1	1	MOV	R1, A
C0	2	2	PUSH	Daddr	FA	1	1	MOV	R2, A
C1	2	2	AJMP	Paddr	FB	1	1	MOV	R3, A
C2	2	1	CLR	Baddr	FC	1	1	MOV	R4, A
C3	1	1	CLR	C	FD	1	1	MOV	R5, A
C4	1	1	SWAP	A	FE	1	1	MOV	R6, A
C5	2	1	XCH	A, Daddr	FF	1	1	MOV	R7, A
C6	1	1	XCH	A, @R0					
C7	1	1	XCH	A, @R1					
C8	1	1	XCH	A, R0					
C9	1	1	XCH	A, R1					
CA	1	1	XCH	A, R2					
CB	1	1	XCH	A, R3					
CC	1	1	XCH	A, R4					
CD	1	1	XCH	A, R5					
CE	1	1	XCH	A, R6					
CF	1	1	XCH	A, R7					
D0	2	2	POP	Daddr					
D1	2	2	ACALL	Paddr					
D2	2	1	SETB	Baddr					
D3	1	1	SETB	C					
D4	1	1	DA	A					
D5	3	2	DJNZ	Daddr, Paddr					
D6	1	1	XCHO	A, @R0					
D7	1	1	XCHO	A, @R1					
D8	2	2	DJNZ	R0, Roff					
D9	2	2	DJNZ	R1, Roff					
DA	2	2	DJNZ	R2, Roff					
DB	2	2	DJNZ	R3, Roff					
DC	2	2	DJNZ	R4, Roff					
DD	2	2	DJNZ	R5, Roff					

All Mnemonics Copyrighted Intel Corp. 1980

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้