



เทคนิคการส่งข้อมูลดิจิทัลความเร็วสูง

HIGH SPEED DIGITAL TRANSMISSION TECHNIQUE

โดย

นางสาวอาทิตา ถาวรวรรณ

นายเอกวิทย์ โกมลพันธุ์

วัน เดือน ปี..... 17. 6. 2541
เลขทะเบียน..... 039029
เลขเรียกหนังสือ..... 140170 05857

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้ง



M039029

เทคนิคการส่งข้อมูลดิจิทัลความเร็วสูง
HIGH SPEED DIGITAL TRANSMISSION TECHNIQUE



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ ปีการศึกษา 2540

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เทคนิคการส่งข้อมูลดิจิทัลความเร็วสูง

HIGH SPEED DIGITAL TRANSMISSION TECHNIQUE

ผู้จัดทำ

1. นางสาวอาทิตา ถาวรธรรม 37014586

2. นายเอกวิทย์ โกมลพันธุ์ 37014607


..... อาจารย์ที่ปรึกษา
(รศ.ดร. กอบชัย เดชหาญ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เทคนิคการส่งข้อมูลดิจิทัลความเร็วสูง

HIGH SPEED DIGITAL TRANSMISSION

โดย นางสาว อาทิตา ถาวรธรรม 37014586

นาย เอกวิทย์ โกมลพันธุ์ 37014607

อาจารย์ที่ปรึกษา รศ.ดร.กอบชัย เดชหาญ

บทคัดย่อ

โครงการนี้ เป็นการนำเสนอการทดลองการส่งสัญญาณดิจิทัลความเร็ว 256 kbps ไปตามสายโคแอกเชียล โดยใช้หลักการของการมอดูเลตแบบ 16 QAM ซึ่งเป็นรูปแบบหนึ่งในการส่งสัญญาณดิจิทัล ข้อมูลดิจิทัลนั้นจะถูกบรรจุอยู่ในเฟสหรือขนาดหรือทั้งคู่ของสัญญาณพาหะ ในโครงการนี้จะใช้วงจรผลิตสัญญาณพาหะ 1.024 MHz และสัญญาณไฟลोटโทน 896 kHz ที่อ้างอิงจากสัญญาณนาฬิกา 256 kbps และใช้วงจรแยกสัญญาณดิจิทัล แล้วนำสัญญาณดิจิทัลไปแปลงเป็นสัญญาณ PAM ก่อนจะเข้าวงจรบาลานซ์มอดูเลเตอร์ ดังนั้น ที่วงจรบาลานซ์มอดูเลเตอร์ จะมีการเปลี่ยนแปลงที่เอาท์พุทหนึ่งครั้งเมื่อมีข้อมูลอินพุตเข้ามาทุกๆ 4 บิต ซึ่งสามารถแสดงให้เห็นว่า 16 QAM มีประสิทธิภาพในการใช้แบนด์วิธมากกว่า BPSK สำหรับบิตเรตที่เท่ากัน

ABSTRACT

This project presents a digital transmission system which is transmitted via the coaxial cable at 256 kbps speed by using the 16 QAM. 16 QAM is a form of digital modulation which the digital information is contained of both the amplitude and phase of the transmitted carrier. This project uses the carrier signal frequency and the pilot tone signal frequency at 1.024 MHz and 896 kHz, respectively, all of the system is controlled by clock at 256 kbps. To use 2 to 4-levels converter to convert the digital signal to be the PAM signal is carried out before passing the signal to the balanced modulator. The output signal is changed every 4 bit input data. The results show that 16 QAM has more bandwidth efficiency than BPSK, at the same bit rate.

สารบัญ

	หน้า
1. บทนำ	1
2. ทฤษฎีและหลักการ	2
2.1 ควอดราเจอร์แอมพลิจูดมอดูเลชัน	2
2.1.1 ประสิทธิภาพของแถบความถี่	4
2.1.2 การพิจารณาแถบความถี่ของ 16 QAM	6
2.1.3 ความน่าจะเป็นของความผิดพลาดของบิต	7
2.2 แอคทีฟฟิลเตอร์	7
2.3 เฟสล็อกคัล	10
2.3.1 หลักการของเฟสล็อกคัล	11
2.3.2 การสังเคราะห์ความถี่ด้วยเฟสล็อกคัล	13
2.4 วงจรขยายความแตกต่าง	13
2.5 วงจรซมมิ่งแอมป์ ,สเกลลิง และเอเวอร์เรจจิงแอมป์	17
3. การออกแบบและทดลองวงจรทางด้านภาคส่งและรับ	19
3.1 วงจรแยกสัญญาณดิจิตอล	19
3.2 วงจรแปลง 2 บิตไปเป็น 4 ระดับ	20
3.3 วงจรกรองความถี่ต่ำ	21
3.4 วงจรกำเนิดสัญญาณพาหะ 1.024 MHz	22
3.5 วงจรกำเนิดสัญญาณไฟลท์ทโทน 896 kHz	23
3.6 วงจรกรองช่วงความถี่	24
3.7 วงจรเลื่อนเฟสสัญญาณพาหะ 90 องศา	25
3.8 วงจรบาลานซ์มอดูเลเตอร์	26
3.9 วงจรรวมสัญญาณมอดูเลต	27
3.10 วงจรกู้สัญญาณนาฬิกา	28
3.11 วงจรกู้สัญญาณพาหะ	29
3.12 วงจรบาลานซ์ดีมอดูเลเตอร์	30
3.13 วงจรแปลงสัญญาณ 4 ระดับไปเป็น 2 บิต	31
3.14 วงจรรวมสัญญาณดิจิตอล	33
4. การทดลองและผลการทดลอง	43
5. สรุปและวิจารณ์ผลการทดลอง	53

ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

ในระบบสื่อสารโทรคมนาคมที่ใช้กันปัจจุบันมีความต้องการเพิ่มขึ้นอย่างมาก ทั้งทางคุณภาพ ปริมาณ และความยืดหยุ่นในการใช้งาน ด้วยเหตุนี้ ระบบสื่อสารแบบดิจิทัล (Digital Communication system) ที่ให้ความถูกต้องแม่นยำมากกว่า จึงถูกพัฒนาเข้ามาแทนที่ระบบสื่อสารแบบอนาล็อก (Analog Communication System) อีกทั้งในการส่งสัญญาณ หรือข้อมูลในระบบต่างๆ เช่น ระบบโทรศัพท์ ระบบสื่อสารดาวเทียมภาคพื้นดิน หรือ ระบบสื่อสารดาวเทียมอวกาศ (Aeronautical or Land Mobile Sattellite System) เป็นต้น จึงจำเป็นต้องใช้เทคนิคการมอดูเลตสัญญาณดิจิทัล ที่ละเอียดซับซ้อน ทำให้ต้องมีการศึกษาและค้นคว้าเทคนิคในการมอดูเลตแบบต่างๆ เพื่อพัฒนาให้ทันกับความต้องการของตลาดการสื่อสารที่เป็นอยู่

รูปแบบการมอดูเลตสัญญาณดิจิทัลนั้น มีหลายรูปแบบ เช่น FSK , PSK , BPSK , QPSK , 8PSK , QAM , 8QAM , 16QAM ฯลฯ แต่ในการส่งสัญญาณดิจิทัลนั้น หากเป็นสัญญาณที่มีอัตราเร็วสูงๆ จะมีผลทำให้มีขนาดของแบนด์วิธที่กว้างมาก ไม่เป็นการประหยัดในการใช้ช่องสัญญาณ จึงต้องมีเทคนิคในการลดแบนด์วิธของสัญญาณ ดังนั้น โครงการนี้จะนำเสนอการส่งสัญญาณดิจิทัลที่มีอัตราเร็วในการส่งสัญญาณดิจิทัล 256 kbps โดยใช้วิธีการส่งสัญญาณแบบ 16QAM ซึ่งการเปลี่ยนแปลงของคลื่นพาหะ จะมีทั้งเฟสและขนาดรวม 16 ตำแหน่ง ภายในหนึ่งคาบเวลา ซึ่งทำให้สามารถ ลดแบนด์วิธลงได้ ถึง 4 เท่า ของการส่งสัญญาณแบบ PSK จะทำให้ การใช้ช่องสัญญาณ มีประสิทธิภาพมากยิ่งขึ้น เพราะสามารถลดขนาดแบนด์วิธของช่องสัญญาณได้ หรือกล่าวอีกนัยหนึ่งก็คือ สามารถเพิ่มบิตเรทของสัญญาณข้อมูลได้ ขณะที่มิมีแบนด์วิธเท่าเดิม

บทที่ 2

ทฤษฎีและหลักการ


2.1 ควอดราเจอร์แอมพลิจูดมอดูเลชัน

(Quadrature Amplitude Modulation : QAM)

ควอดราเจอร์แอมพลิจูดมอดูเลชัน เป็นการมอดูเลตสัญญาณดิจิทัลอีกรูปแบบหนึ่ง ซึ่งข้อมูลดิจิทัลจะถูกบรรจุ ในทั้งแอมพลิจูด และเฟสของสัญญาณพาหะ และในโครงการนี้ จะเลือกใช้แบบ 16 QAM ซึ่งเป็นเทคนิคการเข้ารหัสแบบ M-ary เมื่อ $M = 16$ ข้อมูลอินพุตถูกแบ่งเป็นกลุ่มๆ ละ 4 ($2^4 = 16$)

รูปที่ 2.1 แสดงบล็อกไดอะแกรมของเครื่องส่ง 16 QAM ข้อมูลอินพุตแบบเลขฐานสองจะถูกแบ่ง ป้อนเข้าช่องต่างๆ 4 ช่อง คือ I, I', Q และ Q' บิตเรทในแต่ละช่องมีค่าเป็น $1/4$ เท่าของบิตเรทอินพุต ($f_b/4$) อินพุตทั้ง 4 บิตจะถูกส่งแบบอนุกรมเข้าวงจรแยกบิต แล้วถูกส่งออกมาพร้อมๆ กัน เป็นเอาต์พุตแบบขนาน ด้วยช่อง I, I', Q และ Q' บิต I และ Q ทั้งคู่ จะถูกป้อนเข้าสู่วงจรแปลง 2 ลอจิก ไปเป็น 4 ระดับ โดยบิต I และ Q จะเป็นตัวกำหนดโพลาริตี (polarity) ของเอาต์พุต ที่ออกจากวงจรแปลง 2 ลอจิก ไปเป็น 4 ระดับ (ลอจิก 1 = บวก และลอจิก 0 = ลบ) ส่วนบิต I' และ Q' จะเป็นตัวกำหนดขนาด (ลอจิก 1 = 0.821 V และ ลอจิก 0 = 0.22 V) ดังนั้นวงจรแปลง 2 ลอจิก เป็น 4 ระดับ จึงสร้างสัญญาณ PAM ได้ 4 สัญญาณ คือ มี 2 ขั้ว และ 2 ขนาดที่เป็นไปได้ที่เอาต์พุตของวงจรแปลง 2 ลอจิกเป็น 4 ระดับแต่ละวงจร ซึ่งมีค่าเป็น +0.22V และ +0.821V สัญญาณ PAM จะเข้าไปมอดูเลต กับ สัญญาณพาหะอินเฟส (Inphase) และ สัญญาณพาหะ ควอดราเจอร์เฟส (Quadrature Phase) ด้วยวงจรคูณ ดังนั้นผลที่ได้จะมี 4 เอาต์พุตสำหรับวงจรคูณแต่ละวงจร ดังแสดงในตาราง รูปที่ 2.2 วงจรคูณ I มีค่าเป็น $+0.821\sin\omega_c t$, $+0.22\sin\omega_c t$, $-0.22\sin\omega_c t$ และ $-0.821\sin\omega_c t$ ส่วนวงจรคูณ Q มีค่าเป็น $+0.821\cos\omega_c t$, $+0.22\cos\omega_c t$, $-0.22\cos\omega_c t$ และ $-0.821\cos\omega_c t$ และ เมื่อนำผลลัพธ์ที่ได้จากวงจรคูณ I และ Q ไปรวมกัน ที่วงจรรวมสัญญาณแบบเชิงเส้น จะทำให้ได้เอาต์พุตถึง 16 รูปแบบ สำหรับ 16 QAM

ส่วนในการพิจารณาขนาดของแบนด์วิธนั้น สำหรับบิตเรทอินพุตที่เหมือนกัน แถบความถี่ที่น้อยที่สุด ที่ต้องการส่งผ่านวงจรมอดูเลต 16 QAM มีค่าเป็น $1/4$ เท่าของวงจรมอดูเลต BPSK และมีค่าเป็น $1/2$ เท่าของ QPSK และน้อยกว่า 25% เมื่อใช้ 8PSK สำหรับการมอดูเลตแต่ละวิธีอัตราบอด (baud rate) จะถูกลดลงด้วย อัตราส่วนที่เหมือนกัน




รูปที่ 2.1 แสดงบล็อกไดอะแกรมของ 16 QAM มอดูเลเตอร์

I	I'	Output
0	0	-0.220
0	1	-0.821
1	0	+0.220
1	1	+0.821

Q	Q'	Output
0	0	-0.220
0	1	-0.821
1	0	+0.220
1	1	+0.821

รูปที่ 2.2 แสดงตารางความจริงของ I และ Q ที่เปลี่ยนแปลงได้ทั้ง 4 ระดับ

Binary input				16-QAM output	
Q	Q'	I	I'		
0	0	0	0	0.311 V	-135°
0	0	0	1	0.850 V	-165°
0	0	1	0	0.311 V	-45°
0	0	1	1	0.850 V	-15°
0	1	0	0	0.850 V	-105°
0	1	0	1	1.161 V	-135°
0	1	1	0	0.850 V	-75°
0	1	1	1	1.161 V	-45°
1	0	0	0	0.311 V	135°
1	0	0	1	0.850 V	175°
1	0	1	0	0.311 V	45°
1	0	1	1	0.850 V	15°
1	1	0	0	0.850 V	105°
1	1	0	1	1.161 V	135°
1	1	1	0	0.850 V	75°
1	1	1	1	1.161 V	45°



รูปที่ 2.3 แสดงเฟสเซอร์ไดอะแกรม และคอนสเทลเลชันไดอะแกรมของ 16 QAM
(Phasor diagram and Constellation diagram of 16 QAM)

2.1.1 ประสิทธิภาพของแถบความถี่ (Bandwidth Efficiency)

ประสิทธิภาพของแถบความถี่ (หรือความหนาแน่นของข้อมูล) ถูกใช้เปรียบเทียบการทำงานของเทคนิคการมอดูเลตกับแบบอื่นๆ สิ่งที่สำคัญก็คือ อัตราส่วนของบิตเรทในการส่งกับแถบความถี่ที่น้อยที่สุดที่ต้องการ สำหรับการมอดูเลตที่ต้องการความละเอียด ประสิทธิภาพของแถบความถี่มักจะถูกจัดให้เป็น 1 เฮิร์ตซ์ เพื่อให้สามารถแยกจำนวนบิต ที่สามารถส่งผ่านอุปกรณ์สำหรับแถบความถี่แต่ละเฮิร์ตซ์ได้ เราสามารถเขียนสมการประสิทธิภาพของแถบความถี่ได้เป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}\text{ประสิทธิภาพของแถบความถี่} &= \text{อัตราเร็วในการส่ง (bps)} / \text{แถบความถี่ที่น้อยที่สุด (Hz)} \\ &= \text{บิต} / \text{เฮิรตซ์}\end{aligned}$$

การหาประสิทธิภาพของแถบความถี่สำหรับการมอดูเลตแบบ BPSK, QPSK, 8PSK และ 16QAM ซึ่งแถบความถี่ที่น้อยที่สุด ที่ใช้ส่งสัญญาณ ที่มีอัตราการส่ง 10 Mbps ด้วยการมอดูเลตในรูปแบบต่างๆ แสดงได้ดังตารางในรูปที่ 2.4

Modulation Technique	Minimum Bandwidth (MHz)
BPSK	10
QPSK	5
8PSK	3.33
16QAM	2.5

รูปที่ 2.4 แสดงตารางค่าแถบความถี่ที่น้อยที่สุดของรูปแบบการมอดูเลตแบบต่างๆ

ผลที่ได้แสดงให้เห็นว่า BPSK มีประสิทธิภาพต่ำสุด และ 16 QAM มีประสิทธิภาพสูงที่สุด และ 16 QAM ต้องการเพียง 1/4 ของแถบความถี่ที่ใช้ใน BPSK ในอัตราบิตเรทอินพุตที่เท่ากัน และสามารถสรุปข้อแตกต่างของ FSK, PSK และ QAM ได้ดังในตารางรูปที่ 2.5

Modulation	Encoding	Bandwidth (Hz)	Baud	Bandwidth efficiency (bps/Hz)
FSK	Single bit	$\geq f_b$	f_b	≤ 1
BPSK	Single bit	f_b	f_b	1
QPSK	Dibit	$f_b/2$	$f_b/2$	2
8PSK	Tribit	$f_b/3$	$f_b/3$	3
8QAM	Tribit	$f_b/3$	$f_b/3$	3
16PSK	Quadbit	$f_b/4$	$f_b/4$	4
16QAM	Quadbit	$f_b/4$	$f_b/4$	4


รูปที่ 2.5 แสดงตารางสรุปข้อแตกต่างของ FSK, PSK และ QAM

2.1.2 การพิจารณาแถบความถี่ของ 16 QAM

การส่งข้อมูลดิจิทัลแบบ 16 QAM นี้เมื่อป้อนข้อมูลที่ป้อนเข้ามาแล้วมันจะถูกแบ่งออกเพื่อป้อนเข้า ฟลิปฟล็อป 4 ตัว และ บิตเรทในช่อง I, I', Q และ Q' มีค่าเท่ากับ $1/4$ ของอัตราขาเข้า ของข้อมูลอินพุตแบบ เลขฐานสอง ($f_b/4$) วงจรแยกบิตจะขยายบิต I, I', Q และ Q' ให้มีคาบเวลาเป็นสี่เท่าของคาบเวลาบิตอินพุต ทั้งนี้เพราะว่า บิต I, I', Q และ Q' จะเป็นเอาท์พุตออกมาพร้อมกัน และอยู่ในรูปขนาน วงจรแปลงระดับ 2 ถึง 4 ระดับ จะมีอัตราการเปลี่ยนแปลงอินพุต และเอาท์พุตเป็น $1/4$ เท่า ของอัตราเข้าของข้อมูลอินพุต

จากรูปที่ 2.6 แสดงความสัมพันธ์ของเวลาของบิต (Bit timing relationship) ระหว่าง สัญญาณอินพุต 2 บิต และ สัญญาณจากช่อง I, I', Q และ Q' และสัญญาณ PAM จากช่อง I จะเห็นว่า ความถี่พื้นฐาน สูงที่สุด (highest fundamental frequency) ในช่อง I, I', Q และ Q' จะมีค่า $1/8$ เท่า ของบิตเรท ดิจิตอลอินพุต (หนึ่งไซเคิลในช่อง I, I', Q และ Q' จะใช้เวลาเท่ากับเวลาที่อินพุตเข้ามา 8 บิต) ดังนั้น ความถี่พื้นฐาน ที่สูงที่สุดของสัญญาณ PAM ทั้งสองสัญญาณ จะมีค่าเท่ากับ $1/8$ ของบิตเรทดิจิทัลอินพุต

วงจรมอดูเลเตอร์ของ 16 QAM จะมีการเปลี่ยนแปลงเอาท์พุต 1 ครั้ง (เฟส หรือแอมพลิจูด หรือทั้งสองอย่าง) สำหรับเมื่อมีสัญญาณอินพุตเข้ามาทุกๆ 4 บิต ดังนั้น จะมีอัตราบอดเท่ากับ $f_b/4$ ซึ่งจะเท่ากับ แถบความถี่ที่น้อยที่สุด



รูปที่ 2.6 แสดงการพิจารณาแถบความถี่ของ 16 QAM มอดูเลเตอร์

2.1.3 ความน่าจะเป็นของความผิดพลาด และอัตราความผิดพลาดของบิต

(Probability of error and Bit Error Rate : $P(e)$ & BER)

ความน่าจะเป็นของความผิดพลาด และอัตราความผิดพลาดของบิต จะมีความหมายที่แตกต่างกันอยู่เล็กน้อย $P(e)$ คือ การคาดเดายามีเหตุผลของอัตราการผลิตของบิต ส่วน BER คือ การบันทึกโดยการสังเกตการกระทำของระบบที่เกิดการผิดพลาดจริง

ความน่าจะเป็นของความผิดพลาด เป็นฟังก์ชันของอัตราส่วนระหว่างสัญญาณพาหะและสัญญาณรบกวนของเครื่องรับ ขึ้นอยู่กับ M-ary ที่ใช้และ $P(e)$ ที่ต้องการ โดยทั่วไป อัตราส่วนที่น้อยที่สุดของสัญญาณพาหะต่อสัญญาณรบกวนที่ต้องการสำหรับระบบ QAM มีค่าน้อยกว่าที่ต้องการในระบบ PSK

2.2 แอคทีฟฟิลเตอร์ (Active Filter)

แอคทีฟฟิลเตอร์ เป็นวงจรที่ทำหน้าที่กรองความถี่สัญญาณ ประกอบด้วย ทรานซิสเตอร์ หรือ ไอซี หรือ วงจรเลือกความถี่ (Frequency Selective) จำพวก รีซิสเตอร์ (Resister) กับ คาปาซิเตอร์ (Capacitor) วงจรให้ผ่านได้ เฉพาะสัญญาณ ในช่วงความถี่ที่กำหนด ขณะเดียวกัน จะขวางกั้น (Block) หรือ ลดทอนสัญญาณนอกเหนือช่วงความถี่ดังกล่าว มิให้ปรากฏที่เอาต์พุต โดยทั่วไปแล้ว ฟิลเตอร์แบ่งออกเป็นหลายรูปแบบ ดังนี้

1. ฟิลเตอร์ (Filter) ชนิดอนาล็อก (Analog) หรือ ดิจิตอล(digital)
2. ฟิลเตอร์ ประเภทแอคทีฟ (Active) หรือ แพสซีฟ (Passive)
3. ฟิลเตอร์ ย่านความถี่เสียง (Audio Frequency) หรือ ย่านความถี่วิทยุ (Radio Frequency)

ฟิลเตอร์แบบอนาล็อก ออกแบบมาเพื่อใช้กับสัญญาณอนาล็อก ส่วนฟิลเตอร์แบบดิจิตอลใช้งานกับสัญญาณดิจิตอล โดยอาศัยเทคนิคทางอนาล็อกมาช่วย ถ้าคำนึงถึงชิ้นส่วน ที่นำมาประกอบกัน เป็นวงจร ฟิลเตอร์ แบ่งออกเป็น แพสซีฟ และแอคทีฟ ชิ้นส่วนวงจรที่ใช้ใน ฟิลเตอร์แบบแพสซีฟ ได้แก่ รีซิสเตอร์ คาปาซิเตอร์ และ อินดักเตอร์ (Inductor) ส่วนวงจรกรองความถี่แบบแอคทีฟ ประกอบด้วยตัวขยายสัญญาณ จำพวกทรานซิสเตอร์ หรือ ไอซี ในรูปออปแอมป์ และรีซิสเตอร์ และคาปาซิเตอร์ ทำงานร่วมกัน รีซิสเตอร์ คาปาซิเตอร์ และอินดักเตอร์ ถือได้ว่าเป็นชิ้นส่วนประเภทแพสซีฟ การจะเลือกใช้ชิ้นส่วนชนิดใดนั้น ขึ้นอยู่กับย่านความถี่สัญญาณ ที่ต้องการให้วงจรฟิลเตอร์ทำงาน ยกตัวอย่าง วงจร ฟิลเตอร์แบบ RC (RC filter) ใช้กับย่านความถี่เสียง หรือในย่านความถี่ต่ำ ในขณะที่วงจรฟิลเตอร์แบบ LC (LC filter) จะใช้ในย่านความถี่วิทยุ หรือย่านความถี่สูง

ข้อดีของแอคทีฟฟิลเตอร์ ที่มีเหนือกว่า แพสซีฟฟิลเตอร์

1. การปรับอัตราการขยาย และปรับความถี่เป็นอิสระต่อกัน เราสามารถจัดค่าอัตราการขยายของออปแอมป์ ขดเชยกับอัตราการลดทอนสัญญาณของวงจร RC หรือเพิ่มอัตราการขยายของวงจรทั้งหมด ด้วยการจัดค่าชิ้นส่วนอุปกรณ์ ในส่วนของวงจรขยายออปแอมป์ และการปรับเปลี่ยนความถี่ที่อยู่ที่ค่า RC เท่านั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. ไม่มีปัญหาโหลดดึง (Loading) จากการที่ออปแอมป์ มีคุณสมบัติของอินพุตอิมพีแดนซ์สูง และเอาต์พุตอิมพีแดนซ์ต่ำ วงจรแอคทีฟฟิลเตอร์ อาศัยออปแอมป์ จึงไม่เกิดปัญหาการโหลดดึงกับเอาต์พุต และอินพุตของวงจร ณ จุดที่นำแอคทีฟฟิลเตอร์เข้าไปต่อร่วม

3. ราคาถูกกว่า เนื่องจากแอคทีฟฟิลเตอร์มีราคาถูกกว่าแพสซีฟฟิลเตอร์ เพราะไม่ต้องอาศัยอินดักเตอร์ที่มีราคาแพง และยังใช้ออปแอมป์ ซึ่งในปัจจุบันราคาถูกลงมาก

เราแบ่งแอคทีฟฟิลเตอร์ ตามลักษณะการทำงานออกเป็น 5 ชนิด


- ก. โลพาสฟิลเตอร์ (Low Pass Filter : LPF)
- ข. ไฮพาสฟิลเตอร์ (High Pass Filter : HPF)
- ค. แบนด์พาสฟิลเตอร์ (Band Pass Filter : BPF)
- ง. แบนด์รีเจกต์ หรือ แบนด์สตอปฟิลเตอร์
(Band Reject or Band Stop Filter : BSF)
- จ. ออลพาสฟิลเตอร์ (All Pass Filter)

ฟิลเตอร์เหล่านี้อาศัย รีซิสเตอร์ และคาปาซิเตอร์ เป็นอุปกรณ์แบบแพสซีฟ ทำงานร่วมกับ อุปกรณ์แบบแอคทีฟ (Active Element) จำพวกออปแอมป์ อาศัยไอซีที่มีคุณสมบัติไฮสปีด (High Speed) ที่มีสลูว์เรต (Slew Rate) สูง และ ยูนิตีเกนแบนด์วิธ (Unity Gain Bandwidth) สูงๆ เช่น LM318 หรือ ICL8017 จะช่วยให้วงจรมีคุณสมบัติด้านความถี่ และด้านอัตราขยายของฟิลเตอร์ดีขึ้น

การตอบสนองความถี่ (Frequency Response) ของฟิลเตอร์ทั้ง 5 ชนิด แสดงดังในรูปที่ 2.7 เส้นประแสดงถึง การตอบสนอง (Response) ที่เป็นอุดมคติ ในทางทฤษฎี ส่วน กราฟการตอบสนอง (Response Curve) ในทางปฏิบัติแสดงด้วยเส้นทึบ

รูปที่ 2.7 (a) แสดงการตอบสนองความถี่ของวงจรโลพาสฟิลเตอร์ มีขนาดของเกน (gain) คงที่ จากความถี่ 0 เฮิรตซ์ ถึงความถี่ไฮคัตออฟ (High Cutoff Frequency: f_H) ค่าของแบนด์วิธจึงเท่ากับ f_H ที่ f_H หรือ ตำแหน่งความถี่ไฮคัตออฟนั้นค่าเกนจะลดลง 3 เดซิเบล (dB) และที่ความถี่มากกว่า f_H นั่นคือ ที่ $f > f_H$ อัตราการขยาย หรือเกนของวงจร ก็จะลดลงทุกขณะอย่างต่อเนื่อง ตามความถี่สัญญาณอินพุตที่เพิ่มขึ้น ช่วงของความถี่ระหว่าง $0 - f_H$ เราเรียกว่า พาสแบนด์ (Pass Band) ส่วนช่วงความถี่ที่สูงกว่า f_H ขึ้นไป ซึ่งเกิดการลดทอนของสัญญาณลงทุกขณะ เราเรียกว่า สตอปแบนด์ (Stop Band) จากการตอบสนองที่เป็นอุดมคติในเส้นประ แสดงให้เห็นว่า ฟิลเตอร์ที่เป็นอุดมคติ จะมีการลดทอนเป็นศูนย์ ตลอดช่วงพาสแบนด์ และมีการลดทอนเป็นอนันต์ในช่วงสตอปแบนด์ แต่สภาพความเป็นจริงในทางปฏิบัติมิได้เป็นเช่นนั้น เพราะโครงข่ายวงจรชนิดเชิงเส้น (Linear Network) ไม่สามารถสร้างคุณสมบัติของความไม่ต่อเนื่องขึ้นได้ อย่างไรก็ตาม เราอาจสร้างกราฟการตอบสนองในทางปฏิบัติ ตามเส้นทึบ ให้ใกล้เคียงกับการตอบสนอง ที่เป็นอุดมคติตามเส้นประได้เช่นกัน โดยอาศัยเทคนิคการออกแบบวงจรเป็นพิเศษเข้าช่วยประกอบวงจร ด้วยชิ้นส่วนอุปกรณ์ เช่น รีซิสเตอร์ และ คาปาซิเตอร์ ที่มีค่าถูกต้องแม่นยำ หรือ มีค่าผิดพลาดน้อยที่สุด และใช้ออปแอมป์ชนิดไฮสปีด (High Speed)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.7 แสดงกราฟการตอบสนองความถี่ของวงจรฟิลเตอร์แบบต่างๆ

รูปแบบของฟิลเตอร์ที่นิยมนำมาใช้กันมากในทางปฏิบัติ ซึ่งให้กราฟการตอบสนองประมาณใกล้เคียงทางทฤษฎี ได้แก่ รูปแบบบัทเทอร์เวิร์ธ (Butterworth) , เชบิเชฟ (Chebyshev) และ คอรั (Caur) ซึ่งแต่ละรูปแบบมีคุณสมบัติลักษณะประจำตัวแตกต่างกันไป บัทเทอร์เวิร์ธฟิลเตอร์ให้คุณลักษณะของทั้งการคา่ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พาสแบนด์ และสตอปแบนด์ในลักษณะค่อนข้างเรียบ บางโอกาสจึงเรียกว่า แพลทฟิลเตอร์ (Flat Filter) สำหรับเซมิเซฟฟิลเตอร์มีคุณลักษณะพาสแบนด์ และสตอปแบนด์เป็นริปเปิ้ล (Ripple) ทั้งคู่ ซึ่งการออกแบบและความยุ่งยากของวงจรก็แตกต่างกันไปตามลักษณะการใช้งาน

รูปที่ 2.7(b) เป็นกราฟการตอบสนองของไฮพาสฟิลเตอร์ เมื่อให้ f เป็นความถี่ใด ๆ และ f_L เป็นโลว์คutoffเฟรควเอนซี (Low Cutoff Frequency) แล้ว ช่วงสตอปแบนด์จะอยู่ที่ความถี่ $0 < f < f_L$ และช่วงพาสแบนด์อยู่ที่ $f > f_L$

รูปที่ 2.7(c) แสดงการตอบสนองความถี่ของวงจรแบนด์พาสฟิลเตอร์ ช่วงพาสแบนด์อยู่ระหว่างสองความถี่คutoff ได้แก่ ไฮคutoffเฟรควเอนซี (f_H) และ โลว์คutoffเฟรควเอนซี (f_L) ซึ่งเป็นตำแหน่งที่เกนลดลง 3 dB และช่วงสตอปแบนด์มีสองช่วงที่ $0 < f < f_L$ กับ $f > f_H$ โดยที่ $f > f_H$ เป็นค่าแบนด์วิธของแบนด์พาสฟิลเตอร์เท่ากับ $f_H - f_L$ และเซ็นเตอร์เฟรควเอนซี (Center Frequency) อยู่ที่ความถี่ f_c ปรากฏที่ตำแหน่งกึ่งกลางช่วงพาสแบนด์เกน (Pass Band Gain) พอดี

รูปที่ 2.7(d) แสดงการตอบสนองของแบนด์รีเจกฟิลเตอร์ มีกราฟคุณลักษณะตรงข้ามกับแบนด์พาสฟิลเตอร์ กล่าวคือ ช่วงสตอปแบนด์อยู่ระหว่างความถี่คutoffสองจุด คือ f_H กับ f_L และมีช่วงพาสแบนด์สองช่วงอยู่ระหว่างความถี่ $f > f_H$ และ $0 < f < f_L$ อาจเรียกแบนด์รีเจกฟิลเตอร์ว่า แบนด์สตอปฟิลเตอร์หรือแบนด์เอลิมีเนชันฟิลเตอร์ (Band Elimination Filter) ก็ได้ ค่าแบนด์วิธของสตอปแบนด์เท่ากับ $f_H - f_L$ และตำแหน่งกึ่งกลางของช่วงสตอปแบนด์เป็นความถี่เซ็นเตอร์เฟรควเอนซี หรือ f_c

รูปที่ 2.7(e) แสดงเฟสชิฟ (Phase Shift) ระหว่างอินพุตโวลเตจ (V_{in}) กับเอาต์พุตโวลเตจ (V_o) ของฮอพลาสฟิลเตอร์ มีคุณสมบัติในการให้สัญญาณทุกความถี่ผ่านได้เท่าๆ กัน กล่าวคือ ให้ V_o เท่ากับ V_{in} ในทุกความถี่ โดยปรากฏเฟสชิฟขึ้นระหว่าง V_o กับ V_{in} ในบางความถี่ แต่ค่าความถี่สูงสุดซึ่ง V_o กับ V_{in} ยังคงมีขนาดเท่ากัน ขึ้นอยู่กับคุณสมบัติยูนิตีเกนแบนด์วิธ (Unity Gain Bandwidth) ของออปแอมป์ ที่ความถี่นี้เฟสชิฟที่เกิดขึ้นระหว่าง V_o กับ V_{in} จะมีค่าสูงสุด

2.3 เฟสล็อกคูลูป (Phase Lock Loop : PLL)

เฟสล็อกคูลูป (PLL) เป็นอิเล็กทรอนิกส์เซอร์โว ซึ่งสามารถควบคุมออสซิลเลเตอร์ให้ผลิตความถี่ล็อกหรือ ซิงค์กับความถี่ของสัญญาณที่เข้ามา เมื่อเฟสของความถี่จากออสซิลเลเตอร์เปลี่ยน แสดงว่าสัญญาณที่เข้ามาความถี่เปลี่ยนไป เอาต์พุตจากเฟสดีเทคเตอร์ (Phase Detector) จะมีค่าเพิ่มขึ้นหรือลดลง ควบคุมให้ออสซิลเลเตอร์ผลิตความถี่ให้ตรง และล็อกกับสัญญาณที่เข้ามา ดังนั้นโวลเตจเฉลี่ยที่ได้จากเฟสดีเทคเตอร์ไปควบคุมออสซิลเลเตอร์ จึงเป็นฟังก์ชันของความถี่ของสัญญาณที่เข้ามา อาทิเช่น หากสัญญาณที่เข้ามาเป็นเอฟเอ็ม (Frequency Modulation) แล้วเอาต์พุตที่ได้จากเฟสดีเทคเตอร์ผ่านโลพาสฟิลเตอร์จะเป็นสัญญาณที่ถูกทำการดีมอดูเลต (demodulate) นั่นเอง


ในปัจจุบัน ด้วยการพัฒนาทางด้านเซมิคอนดักเตอร์ ทำให้วงจรเฟสล็อกคูลูปที่ซับซ้อน สามารถที่จะบรรจุอยู่ในไอซีเล็ก ๆ เพียงตัวเดียว เมื่อใช้งานก็เพียงต่ออุปกรณ์ภายนอกไม่กี่ตัว ทำให้ง่าย สะดวก และ

ประหยัดหลายประการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.1 หลักการของเฟสล็อกคัล

หลักการเบื้องต้น ของเฟสล็อกคัล ก็มาจากระบบการป้อนกลับ ซึ่งประกอบด้วย ส่วนสำคัญสามส่วน ดังบล็อกไดอะแกรม ในรูปที่ 2.8 คือ เฟสดีเทคเตอร์ , โลฟาสฟิลเตอร์ และโวลเตจคอนโทรล ออสซิลเลเตอร์ (Voltage Control Oscillator : VCO)



รูปที่ 2.8 แสดงบล็อกไดอะแกรมของวงจรเฟสล็อกคัล

ในกรณีที่ไม่มีสัญญาณป้อนเข้ามา V_d จะเท่ากับศูนย์ และ VCO จะผลิตความถี่ แบบที่เรียกว่า ฟรี รันนิง (Free Running) เท่ากับ f_0 เมื่อมีอินพุต V_i ป้อนเข้ามามีความถี่เท่ากับ f_r วงจรเฟสดีเทคเตอร์จะทำหน้าที่เปรียบเทียบเฟสและความถี่ของสัญญาณที่เข้ามากับสัญญาณที่ VCO ถ้า f_r และ f_0 แตกต่างกันจะได้ V_e (Error Voltage) จากเอาต์พุตของเฟสดีเทคเตอร์ ผ่านโลฟาสฟิลเตอร์ เป็น V_d ไปเข้า VCO ปรับความถี่ f_0 ให้เท่ากับ f_r และเมื่อ f_0 เท่ากับ f_r ก็คือ สภาวะล็อก หรือซิงค์ เอาต์พุตจากเฟสดีเทคเตอร์ V_e จะเป็นศูนย์ และ V_d ก็เท่ากับศูนย์ด้วย

ในเรื่องเฟสล็อกคัลนี้ มีค่าที่มักเข้าใจสับสนกันบ่อยๆ คือคำว่า ล็อกเรนจ์ (Lock Range) กับ คำว่า แคปเจอร์เรนจ์ (Capture Range) ซึ่งมีความหมายแตกต่างกันดังนี้

ล็อกเรนจ์ หมายถึง ย่านความถี่ที่ใกล้เคียงกับ f_0 ซึ่ง เฟสล็อกคัลยังสามารถล็อกกับสัญญาณที่เข้ามา ค่าของล็อกเรนจ์จะลดลง เมื่ออัตราขยายทั้งหมดของเฟสล็อกคัลลดลง

แคปเจอร์เรนจ์ หมายถึง บริเวณแถบความถี่ที่ใกล้เคียงกับ f_0 ที่เฟสล็อกคัลเริ่มล็อกกับสัญญาณที่เข้ามา ค่าของแคปเจอร์เรนจ์ ขึ้นอยู่กับแบนด์วิธของโลฟาสฟิลเตอร์ คือ จะลดลงหากแบนด์วิธแคบ และโดยปกติแคปเจอร์เรนจ์จะมีค่าน้อยกว่าล็อกเรนจ์

เพื่อให้เข้าใจคำว่า ล็อกเรนจ์และ แคปเจอร์เรนจ์ง่ายขึ้น ลองพิจารณาดูจากรูปที่ 2.10 ซึ่งแสดงถึงคุณ เองสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อาจเอาไปใช้ประโยชน์ด้านการค้า ลักษณะระหว่างความถี่ กับ ค่าโวลเตจที่ผิดพลาด (Error Voltage) ของ เฟสล็อกคัล ดังรูป

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากส่วนบนของรูปที่ 2.9 สมมุติว่าสัญญาณที่เข้ามามีความถี่ค่อยๆ เปลี่ยนไปจากต่ำไปสูง ตอนแรกจะยังไม่มียะไรเกิดขึ้น และ V_d เท่ากับศูนย์ จนกระทั่งความถี่ของสัญญาณที่เข้ามา f_s ซึ่งเป็นความถี่ต่ำสุดของแคปเจอร์เรนจ์ ทำให้เฟสล็อกคูลูปเริ่มล็อกกับ f_s และ V_d มีค่าเป็นลบ เพื่อปรับ VCO ให้ f_o เท่ากับ f_s แต่ในที่นี้เราสมมุติว่า f_s เปลี่ยนไปเรื่อยๆ ซึ่งจะทำให้ค่าของ V_d เป็นลบน้อยลง

จนกระทั่ง $f_s = f_o$ ทำให้ V_d เท่ากับศูนย์ จากนั้น V_d จะเริ่มเป็นบวก และมากขึ้นเรื่อยๆ จนกระทั่ง $f_s = f_2$ ซึ่งเป็นความถี่สูงสุดของล็อกเรนจ์ จะทำให้หลุดจากการล็อก และ V_d เท่ากับศูนย์

ในทางกลับกัน ถ้า f_s เปลี่ยนจากสูงลงมาต่ำ ให้พิจารณารูปที่ 2.9 ส่วนล่างของเฟสล็อกคูลูปจะเริ่มล็อกเมื่อ $f_s = f_3$ ซึ่งเป็นค่าสูงสุดของแคปเจอร์เรนจ์ ทำให้ V_d มีค่าเป็นบวกทันที เมื่อ f_s ลดลงจน $f_s = f_o$ จะได้ V_d เท่ากับศูนย์ แล้วมีค่าเป็นลบมากขึ้นเรื่อยๆ จนกระทั่ง $f_s = f_1$ ซึ่งเป็นค่าต่ำสุดของล็อกเรนจ์ จะทำให้ f_s หลุดจากการล็อกของเฟสล็อกคูลูป และ V_d กลับเป็นศูนย์อีกครั้ง เราจึงสรุปได้ว่า

$$\text{ล็อกเรนจ์} = f_2 - f_1$$

$$\text{แคปเจอร์เรนจ์} = f_3 - f_1$$




เอกสารนี้เป็นรูปที่ 2.9 แสดงคุณลักษณะระหว่างความถี่กับค่าโวลเตจที่ผลิตของเฟสล็อกคูลูป

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.2 การสังเคราะห์ความถี่ด้วยเฟสล็อกคูลูป

การสังเคราะห์ความถี่ด้วยเฟสล็อกคูลูปเป็นการสร้างความถี่ขึ้นใหม่ ด้วยสัญญาณความถี่อ้างอิงที่มาตรฐาน โดยโครงสร้างสำหรับการสังเคราะห์ความถี่แสดงได้ดังในรูปที่ 2.10



รูปที่ 2.10 แสดงโครงสร้างเฟสล็อกคูลูปสำหรับการสังเคราะห์ความถี่

จากรูปที่ 2.10 ส่วนที่เพิ่มเข้าไป จากโครงสร้างเฟสล็อกคูลูป ที่ได้กล่าวมาแล้ว คือ วงจรหาร $N(1/N)$ โดยถ้า f_r เป็นสัญญาณอ้างอิงที่มีความถี่คงที่แล้ว ความถี่เอาต์พุตของ VCO จะเท่ากับขนาดของความถี่อ้างอิง (frequency reference : f_r) คูณกับจำนวนหาร N หรือเขียนได้

$$f_o = f_r \times N$$

หรือกล่าวได้ว่าความถี่เอาต์พุต (f_o จะเป็นจำนวนเท่าของความถี่อ้างอิง) ความถี่ที่ป้อนกลับจากวงจร VCO ที่นำมาเปรียบเทียบกับความถี่อ้างอิง ที่เฟสดีเทคเตอร์ (PD) หารด้วย จำนวน N ให้เท่ากับความถี่อ้างอิง

2.4 วงจรขยายความแตกต่าง (Differential Amplifier)


วงจรขยายความแตกต่าง คือ วงจรที่ใช้เปรียบเทียบสัญญาณอินพุต และสามารถเลือกสัญญาณใช้เอาต์พุตได้ มีอยู่ด้วยกัน 4 ชนิด ดังนี้

1. Dual - input , balance - output differential amplifier
2. Dual - input , unbalance - output differential amplifier
3. Single - input , balance - output differential amplifier
4. Single - input , unbalance - output differential amplifier

การแบ่งลักษณะการเรียกชื่อชนิดวงจรนั้นๆ พิจารณาจาก จำนวนสัญญาณอินพุต และลักษณะการวัดเอาต์พุต ถ้ามีอินพุตเข้า 2 เส้น จะเรียกว่า dual - input แต่ถ้ามีอินพุตเส้นเดียว ก็จะเรียกว่า single - input นอกจากนั้นก็แบ่งตามลักษณะการใช้งานเอาต์พุต ถ้าวัดเอาต์พุตระหว่างขาคอลเลคเตอร์ของทรานซิสเตอร์ทั้ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สองตัว (พื้นฐานของวงจรขยายความแตกต่างนี้จะใช้ทรานซิสเตอร์ NPN 2 ตัว ดังจะได้แสดงรูปวงจรต่อไป) จะเรียกว่า balance - output แต่ถ้าหากวัดขาคอลเลคเตอร์ของทรานซิสเตอร์ตัวใดตัวหนึ่ง แล้วเทียบกับกราวด์ ก็จะเรียกว่า unbalance - output




เอกสารนี้เป็นเอกสารที่รูปที่ 2.11 แสดงการวิเคราะห์ห้วงจรขยายความแตกต่างทั้ง 4 ชนิด ใช้ประโยชน์ด้านการค้า ไม่ว่าการณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การวิเคราะห์วงจรทั้ง 4 ประเภท จะใช้วงจรเทียบเคียงทางไฟฟ้ากระแสตรง (DC equivalent circuit) และวงจรเทียบเคียงทางไฟฟ้ากระแสสลับ (AC equivalent circuit) เพื่อใช้ทำการวิเคราะห์หาคุณลักษณะทาง ด้านไฟฟ้ากระแสตรง คุณลักษณะทางด้านไฟฟ้ากระแสสลับ อัตราขยายแรงดัน อินพุตอิมพีแดนซ์ เอาต์พุตอิมพีแดนซ์ ดังจะได้สรุปในรูปที่ 2.11

เนื่องจากในโครงงานนี้ จะใช้วงจรขยายความแตกต่าง ชนิด Dual-input , balance-output differential amplifier จึงจะได้ทำการวิเคราะห์วงจรชนิดนี้ ซึ่งผลการวิเคราะห์ ได้สรุปไว้แล้วในรูปที่ 2.11

โดยทั่วไปแล้ว วงจรดิฟเฟอเรนเชียลแอมป์ จะใช้ในอุปกรณ์ที่ต้องการขยายความแตกต่างระหว่าง สัญญาณอินพุตสองค่า เช่น วงจรวัดสโตนบริดจ์ (Wheatstone bridge) เนื่องจากว่ามันสามารถป้องกัน สัญญาณรบกวนได้ดีกว่าวงจรที่มีอินพุตค่าเดียว เช่น อินเวอร์ตติ้งแอมป์ และนอนอินเวอร์ตติ้งแอมป์

ในที่นี้จะกล่าวถึงวงจรดิฟเฟอเรนเชียลแอมป์ที่มีอินพุตแอมป์ตัวเดียว รูปที่ 2.12 แสดงวงจรดิฟเฟอเรนเชียลแอมป์ที่มีอินพุตแอมป์ตัวเดียว เราจะวิเคราะห์วงจรนี้โดยการพิจารณาจากค่าโวลเตจเกนและค่าอินพุตริซิสแตนซ์ ตามรูปแสดงให้เห็นว่าวงจรดิฟเฟอเรนเชียลแอมป์สามารถเป็นได้ทั้งอินเวอร์ตติ้งแอมป์ และนอนอินเวอร์ตติ้งแอมป์ นั่นคือ เมื่อ V_x มีค่าลดต่ำลงจนเป็นศูนย์ วงจรจะกลายเป็นนอนอินเวอร์ตติ้งแอมป์ และในทำนองเดียวกันเมื่อ V_y มีค่าลดต่ำลงจนกระทั่งเป็นศูนย์ วงจรจะเป็นอินเวอร์ตติ้งแอมป์



รูปที่ 2.12 วงจรดิฟเฟอเรนเชียลแอมป์ที่มีอินพุตแอมป์ตัวเดียว ซึ่ง $R_1 = R_2$ และ $R_f = R_3$

ค่าโวลเตจเกน เมื่อวงจรดังรูปที่ 2.12 มีอินพุตสองค่า V_x และ V_y ดังนั้น เราจะใช้ทฤษฎีซูเปอร์โพสิชัน (Superposition theorem) เพื่อสร้างความสัมพันธ์ระหว่างอินพุต และเอาต์พุต เมื่อ $V_y = 0$ V วงจรจะเป็นอินเวอร์ตติ้งแอมป์ ดังนั้น ผลของเอาต์พุตจะเกิดเนื่องจากค่า V_x เพียงอย่างเดียว

$$V_{ox} = \frac{-R_3(V_x)}{R_1}$$

ในทำนองเดียวกัน เมื่อ $V_x = 0$ V วงจรจะเป็นนอนอินเวอร์ตติ้งแอมป์ ที่มีวงจรโวลเตจดีไวเดอร์ (Voltage divider) ซึ่งประกอบด้วย R_2 และ R_3 ที่ขนานอินเวอร์ตติ้งอินพุต ดังนั้น เราจำเป็นต้องใช้ประโยชน์ด้านการคำนวณว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_1 = \frac{R_3(V_y)}{R_2 + R_3}$$

และค่าเอาต์พุตเนื่องจาก V_y จะเป็น

$$V_{oy} = \left(1 + \frac{R_F}{R_1}\right) V_1$$

นั่นคือ

$$V_{oy} = \frac{R_3}{R_2 + R_3} \left(\frac{R_1 + R_F}{R_1}\right) V_y$$

เนื่องจาก $R_1 = R_2$ และ $R_F = R_3$

$$V_{oy} = \frac{R_F(V_y)}{R_1}$$

ดังนั้น จากสมการข้างต้น ทำให้ผลลัพธ์ของเอาต์พุตโวลเตจมีค่าเป็น

$$V_o = V_{ox} + V_{oy}$$

$$V_o = \frac{-R_F}{R_1} (V_x - V_y) = \frac{-R_F(V_{xy})}{R_1}$$

หรือ ค่าโวลเตจเกนมีค่าเป็น

$$A_D = \frac{V_o}{V_{xy}} = \frac{-R_F}{R_1}$$

หมายเหตุ ค่าเกนของคิฟเฟอร์เรนเซียลแอมป์มีค่าเท่ากับอินเวิร์ทติ้งแอมป์

ค่าอินพุทรีซิสเตนซ์ ค่าอินพุทรีซิสเตนซ์ของ R_{if} ของวงจรคิฟเฟอร์เรนเซียลแอมป์ คือค่ารีซิสเตนซ์ที่พิจารณาจากอินพุทขาใดขาหนึ่งเมื่ออีกขาหนึ่งต่อลงกราวด์ ดังนั้น เมื่อ $V_y = 0$ V วงจรในรูปที่ 2.12 จะเป็นวงจรอินเวิร์ทติ้งแอมป์ซึ่งมีค่าอินพุทรีซิสเตนซ์ คือ

$$R_{ifx} \cong R_1$$

ในทำนองเดียวกัน เมื่อ $V_x = 0$ V วงจรคิฟเฟอร์เรนเซียลแอมป์ในรูปที่ 2.12 จะเป็นวงจรนอนอินเวิร์ทติ้งแอมป์ซึ่งอินพุทรีซิสเตนซ์จะมีค่าเป็น

$$R_{ify} \cong (R_2 + R_3)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5 วงจรซัมมิงแอมป์ สเกลลิง และเอเวอร์เรจจิงแอมป์

(Summing ,Scaling and Averaging Amplifier)

ในส่วนนี้จะกล่าวถึงการใช้อินเวอร์ตติ้งแอมป์ นอนอินเวอร์ตติ้งแอมป์ และวงจรดิฟเฟอเรนเชียลในการประยุกต์ใช้เป็นซัมมิงแอมป์ สเกลลิง และเอเวอร์เรจจิงแอมป์

ในรูป 2.13 แสดงการใช้วงจรอินเวอร์ตติ้งที่มีอินพุตสามค่า V_a , V_b และ V_c วงจรนี้สามารถใช้เป็นได้ทั้งวงจรซัมมิงแอมป์ สเกลลิงแอมป์ หรือเอเวอร์เรจจิงแอมป์ โดยขึ้นอยู่กับค่าความสัมพันธ์ระหว่างฟีดแบ็คเรซิสเตอร์ R_F และ อินพุตเรซิสเตอร์ R_a , R_b และ R_c ฟังก์ชันของวงจรสามารถหาได้จากค่าเอาต์พุตโวลเตจ V_o ซึ่งหาได้จากการคำนวณตามสมการกระแสของเคอร์ชอฟฟ์ที่โหนด V_2 ในรูปที่ 2.13

$$I_a + I_b + I_c = I_B + I_F$$

เนื่องจาก R_i และ A ของออปแอมป์ทางอุดมคติมีค่าเป็นอนันต์ ค่า $I_B = 0$ A และ $V_1 = V_2 = 0$ V ดังนั้น

$$\frac{V_a}{R_a} + \frac{V_b}{R_b} + \frac{V_c}{R_c} = -\frac{V_o}{R_F}$$

หรือ

$$V_o = -\left(\frac{R_F}{R_a} V_a + \frac{R_F}{R_b} V_b + \frac{R_F}{R_c} V_c\right)$$

วงจรซัมมิงแอมป์ ถ้าในวงจรของรูปที่ $R_a = R_b = R_c = R$ สมการ สามารถเขียนใหม่ได้เป็น

$$V_o = -\frac{R_F}{R}(V_a + V_b + V_c)$$

นั่นก็คือ ค่าเอาต์พุตโวลเตจจะมีค่าเท่ากับ ค่าที่เป็นลบของ ค่าผลรวมของอินพุตคูณกับค่าเกนของวงจร R_F/R ดังนั้นวงจรนี้จึงเรียกว่า วงจรซัมมิงแอมป์ จะสังเกตเห็นได้ว่า เมื่อเกนของวงจรมีค่าเท่ากับ 1 นั่นคือ $R_a = R_b = R_c = R_F$ ค่าเอาต์พุตโวลเตจจะมีค่าเท่ากับ ค่าที่เป็นลบของผลรวมอินพุตทั้งหมด ดังนั้น

$$V_o = -(V_a + V_b + V_c)$$


สเกลลิง หรือ เวตเต็ดแอมป์ (Scaling or weighted amplifier) ถ้าค่าอินพุตโวลเตจแต่ละค่าถูกขยายโดยค่าที่ต่างกัน ส่งผลให้เอาต์พุตที่ได้มีค่าออกมาต่างกัน ดังวงจรรูปที่ 2.13 ซึ่งจะเรียกได้ว่า สเกลลิงหรือ เวตเต็ดแอมป์ ก็ต่อเมื่อ ค่า R_a , R_b และ R_c มีค่าแตกต่างกัน ดังนั้นเอาต์พุตโวลเตจของสเกลลิงแอมป์จะมีค่าเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_0 = -\left(\frac{R_F}{R_a} V_a + \frac{R_F}{R_b} V_b + \frac{R_F}{R_c} V_c\right)$$

โดยที่

$$\frac{R_F}{R_a} \neq \frac{R_F}{R_b} \neq \frac{R_F}{R_c}$$



รูปที่ 2.13 วงจรอินเวอร์ตติ้งแอมป์ที่มีสามอินพุต ซึ่งสามารถใช้เป็นซัมมิงแอมป์
สเกลลิงแอมป์ และเอเวอร์เรจจิงแอมป์

วงจรเอเวอร์เรจจิง วงจรดังรูปที่ 2.13 สามารถใช้เป็นวงจรเอเวอร์เรจจิงได้ก็ต่อเมื่อค่าเอาต์พุตโวลเตจมีค่าเท่ากับค่าเฉลี่ยของผลรวมอินพุตทั้งหมด ซึ่งจะสามารถทำได้โดยใช้ค่าอินพุตริซิสเตอร์ให้มีค่าเท่ากันทุกค่า $R_a = R_b = R_c = R$ และนอกจากนี้ยังต้องทำให้ค่าเกนของแต่ละอินพุตที่ถูกขยายมีค่าเป็น 1 ส่วนด้วยจำนวนของอินพุต นั่นคือ

$$\frac{R_F}{R} = \frac{1}{n}$$

เมื่อ n คือจำนวนของอินพุต

- ดังนั้น ถ้ามีอินพุต 3 ค่า (ดังรูปที่ 2.13) เราต้องการให้ $R_F/R = 1/3$ จึงเป็นผลทำให้

$$V_0 = -\left(\frac{V_a + V_b + V_c}{3}\right)$$




การออกแบบและทดลองวงจรทางด้านภาคส่งและภาครับ

3.1 วงจรแยกสัญญาณดิจิทัล

เป็นวงจรที่ทำหน้าที่แบ่งข้อมูลดิจิทัลอินพุตออกเป็น 2 ชุดๆละ 2 บิต พร้อมทั้งใช้วงจรหน่วงเวลา 4 บิต เพื่อควบคุมให้อินพุตเข้ามาครบ 4 บิตเสียก่อน แล้วจึงทำการแยกสัญญาณ

จากรูปที่ 3.1 นั้นจะใช้ D ฟลิปฟลอป และ JK ฟลิปฟลอป ทำงานร่วมกัน และที่เป็นส่วนสำคัญของวงจรส่วนนี้ ก็คือ วงจรหน่วงเวลา 4 บิต หรือวงจรหาร 4 นั้นเอง ซึ่งจะช่วยควบคุมจังหวะการรับส่งข้อมูลให้เหมาะสมกัน แนวทางของวงจรนี้อาศัยหลักการทำงานของวงจรเปลี่ยนสัญญาณข้อมูลจากแบบอนุกรมเป็นแบบขนาน (Serial to Parallel) นั้นเอง



รูปที่ 3.1 วงจรแยกสัญญาณดิจิทัล

ข้อมูลที่ออกมาจากวงจรส่วนนี้ มีอยู่ 2 ส่วนคือบิตบน (Inphase) และ บิตล่าง (Quadrature phase) นั้นเอง ข้อมูลที่ได้ออกมาจะมี 2 บิต และจะมีการเปลี่ยนแปลงครั้งละ 2 บิตพร้อมๆกัน จึงควรออกแบบเพื่อแปลงสัญญาณไบนารี่ดังกล่าว ให้เป็น Gray Code เสียด้วย ทั้งนี้เพื่อช่วยลดอัตราความผิดพลาดของข้อมูลได้ เพราะว่าบิตข้างเคียงของ Gray Code จะต่างกันเพียง 1 บิตเท่านั้น ดังตารางที่ 3.1

Binary Code	Gray Code
0 0	0 0
0 1	0 1
1 0	1 1
1 1	1 0

เอกสารนี้เป็นเอกสารตารางที่ 3.1 การแปลงรหัสจาก Binary Code ไปเป็น Gray Code ใช้ประโยชน์ด้านการคำนวณว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มี


3.2 วงจรแปลง 2 บิต ไปเป็น 4 ระดับ

ด้วยสาเหตุที่ว่าโครงงานนี้เป็นการมอดูเลตสัญญาณดิจิทัลกับสัญญาณพาหะ กันที่วงจรบาลานซ์มอดูเลเตอร์ และสัญญาณดิจิทัลที่จะนำไปมอดูเลต จะต้องเป็นสัญญาณเส้นเดียว แต่สัญญาณที่เราแยกออกมาเป็นสัญญาณ 2 เส้น (2 บิต) จึงต้องมีการแปลงสัญญาณจาก 2 เส้น ให้เป็นสัญญาณเส้นเดียว แต่มีหลายระดับเสียก่อน ในที่นี้ความเปลี่ยนแปลงอันเกิดจากสัญญาณ 2 บิต มีโอกาสเป็นไปได้ $2^2 = 4$ ระดับและจากข้อกำหนดของไอซีเบอร์ MC 1596 ที่กำหนดให้ระดับของสัญญาณอินพุตที่จะนำไปมอดูเลตนั้นมีขนาดไม่เกิน 300 V_{pp} จึงได้ทำการกำหนดระดับการแปลงสัญญาณให้เป็นไปตามตารางที่ 3.2

ในส่วนของอุปกรณ์ที่ใช้ในวงจรส่วนนี้จะอาศัย NOT Gate และ AND Gate ให้ทำหน้าที่แปลงสัญญาณ 2 บิต ให้เป็น 4 เอาท์พุทแล้วอปแอมป์ จะทำหน้าที่แปลงทั้ง 4 เอาท์พุท ให้เป็น 4 ระดับดังข้อกำหนดในตารางที่ 3.2 ดังนั้นจึงได้ทำการออกแบบวงจรแปลงสัญญาณดิจิทัล 2 บิต ไปเป็น 4 ระดับ เพื่อจะนำไปมอดูเลตกับสัญญาณพาหะ ดังรูปที่ 3.2

Gray Code (อินพุต 2 บิต)	Level (เอาท์พุท 4 ระดับ)
0 0	+150 mV
0 1	+50 mV
1 1	-50 mV
1 0	-150 mV

ตารางที่ 3.2 การแปลง 2 บิต ไปเป็น 4 ระดับ




รูปที่ 3.2 วงจรแปลงสัญญาณ 2 บิต ไปเป็น 4 ระดับ

3.3 วงจรกรองความถี่ต่ำ

วงจรกรองความถี่ต่ำ (Low Pass Filter) นี้ จะทำหน้าที่คัดเลือกเฉพาะความถี่ต่ำๆให้สามารถผ่านไปโดยไม่ถูกลดทอน แต่ความถี่ที่สูงกว่าจุดคัทออฟจะถูกลดทอนลงเป็นอย่างมาก หน้าที่ของวงจรกรองความถี่ต่ำในที่นี้จะช่วยปรับรูปร่างสัญญาณ 4 ระดับ ที่ออกมาจาก วงจรแปลง 2 บิต ไปเป็น 4 ระดับ ก่อนจะเข้าวงจรบาลานซ์มอดูเลเตอร์ ทั้งนี้เพื่อลดขนาดของแบนด์วิดท์ของสัญญาณที่จะไปมอดูเลท เนื่องจากในโครงการนี้ บิตเรทของสัญญาณที่ถูกแยกออกมาจากวงจรแยกสัญญาณดิจิทัล มีค่าเท่ากับ 64 kbps ดังนั้น ความถี่สูงสุดที่สามารถผ่านวงจรกรองความถี่ต่ำโดยไม่ถูกลดทอนนี้ มีค่าประมาณ 64 kHz ($f_H = 64$ kHz)

รายละเอียดของการออกแบบ แสดงได้ดังต่อไปนี้



รูปที่ 3.3 Second - Order Low Pass Butterworth Filter

จากรูป จะได้ว่า

$$V_o / V_{in} = A_F / 1 + (f / f_H)^4$$

เมื่อ

$$V_o / V_{in} = \text{Gain ของวงจร}$$

$$A_F = 1 + R_c / R_1 = \text{Pass Band Gain ของวงจร}$$

$$f = \text{ความถี่ของสัญญาณอินพุตที่เข้ามา}$$

$$f_H = 1 / 2\pi R_2 C_2 = \text{High Cut Off Frequency}$$

ขั้นตอนการออกแบบวงจร

1. เลือกค่าความถี่สูงสุดที่จะยอมให้ผ่านได้ (f_H) ของวงจรในที่นี้จะเลือกค่าเท่ากับ 1 ใน 4 ของ อัตราความเร็วของข้อมูล 256 kbps คือ 64 kbps
2. เลือกค่า $C_2 = 10 / f_H = 10 / 64 \text{ k} = 156.25 \text{ } \mu\text{F}$
แต่ในที่นี้จะเลือกใช้ $C_2 = 300 \text{ pF}$
3. คำนวณค่า $R_2 = 1 / 2\pi f_H C_2 = 1 / 2\pi \times 64 \times 10^3 \times 300 \times 10^{-12} = 8.28 \text{ k}$
4. คำนวณหาค่า R_1 และ R_c ตามค่า Pass Band Gain แต่ในการทดลองเอาที่พุทของวงจรกรอง

ความถี่ต่ำ จะไปป้อนเข้าวงจรบาลานซ์มอดูเลเตอร์ จึงเลือกใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$R_1 = 5 \text{ k}$$

$$R_2 = V_R 10 \text{ k}$$

3.4 วงจรกำเนิดสัญญาณพาหะ 1.024 MHz


วงจรในส่วนนี้จะทำหน้าที่กำเนิดสัญญาณไซน์ (sine wave) ความถี่ 1.024 MHz เพื่อใช้เป็นสัญญาณพาหะและนำไปคูณกับสัญญาณหลายระดับ ที่วงจรบาลานซ์มอดูเลเตอร์ เนื่องจากระบบการส่งสัญญาณดิจิทัลนี้มีหัวใจสำคัญคือการซิงโครไนซ์เซชัน (synchronization) ที่ทำให้จังหวะการทำงานของอุปกรณ์อิเล็กทรอนิกส์ในทั้งภาคส่งและภาครับมีความสัมพันธ์กันอย่างแม่นยำ ดังนั้นจึงอาศัยสัญญาณนาฬิกาที่ได้จากข้อมูลทำการส่ง ในโครงงานนี้ต้องการส่งข้อมูลความเร็ว 256 kbps จึงมีสัญญาณนาฬิกา 256 kbps มาใช้อ้างอิงกับสัญญาณพาหะที่มีความถี่ 1.024 MHz โดยใช้วงจรเฟสล็อกลูป (Phase Lock Loop) ช่วยเลือกสัญญาณนาฬิกาและคูณความถี่ให้สูงขึ้น แต่เนื่องจากเราไม่สามารถคูณความถี่ 256 kbps ให้เป็น 1.024 MHz ได้โดยตรง จึงอาศัยสัญญาณนาฬิกาของวงจรหารความถี่ซึ่งอยู่ในวงจรแยกสัญญาณดิจิทัล ซึ่งจะมีค่าความถี่ 256 kbps , $256 / 2 = 128 \text{ kbps}$ และ $256 / 4 = 64 \text{ kbps}$ และได้เลือกใช้ความถี่สัญญาณนาฬิกา 128 kbps ไปคูณกับ 8 ซึ่งก็จะได้ความถี่ $128 \times 8 = 1024 \text{ kbps}$ พอดี

วงจรในส่วนนี้จะใช้ไอซีเฟสล็อกลูปเบอร์ 4046 เพราะมีอุปกรณ์ประกอบภายนอกไม่ยุ่งยาก แต่ทว่าช่วงการล็อกความถี่จะกว้างมาก แต่ถึงอย่างไรก็ดีถือว่าไม่ใช่ตัวอุปสรรคหลักในการทำโครงงานครั้งนี้ เพียงแต่ต้องการทำเป็นวงจรคูณความถี่เท่านั้น

ในส่วนของวงจรหารความถี่ลดลง 8 เท่า นั้นก็เลือกใช้ไอซี 74LS90 เพราะสะดวกในการต่อวงจร และมีความเชื่อถือได้พอสมควร อนึ่งสัญญาณที่ได้จากวงจรในส่วนนี้ ควรเป็นสัญญาณนาฬิกาที่สมบูรณ์แบบ จึงได้นำไอซีเบอร์ 4050 มาประกอบร่วมด้วย เพราะจะช่วยทำให้เป็นสัญญาณที่สวยงามมากยิ่งขึ้น

เมื่อสัญญาณนาฬิกาผ่านวงจรเฟสล็อกลูปแล้ว ก็ยังคงเป็นสัญญาณรูปสี่เหลี่ยมอยู่ ซึ่งไม่สามารถนำไปเป็นสัญญาณพาหะได้ เพราะสัญญาณรูปสี่เหลี่ยมมันจะประกอบไปด้วยฮาร์โมนิกมากมายไม่เหมาะสมในการนำไปมอดูเลต ดังนั้นจึงใช้วงจรกรองช่วงความถี่ (Band Pass Filter) เพื่อทำการกรองเอาความถี่ฮาร์โมนิก ที่ 1 ซึ่งเป็นสัญญาณไซน์เวฟ ที่มีความถี่เท่ากับสัญญาณสี่เหลี่ยม หรืออาจจะกล่าวง่าย ๆ ว่า เป็นการกรองเอาสัญญาณไซน์เวฟออกจากสัญญาณรูปสี่เหลี่ยม (square wave) นั่นเอง

ดังนั้นเราจะได้ความถี่สัญญาณนาฬิกา 1.024 Mbps จากการนำสัญญาณนาฬิกาความถี่ 128 kbps ผ่านวงจรเฟสล็อกลูป และภายในวงจรเฟสล็อกลูปนั้น มีวงจรหาร 8 ประกอบอยู่ด้วย ดังแสดงให้เห็นวงจรทั้งหมด ในรูปที่ 3.4




สัญญาณไฟลอร์ทอน ในที่นี้คือ สัญญาณไซน์เวฟ ที่มีความถี่ใกล้เคียงกันกับสัญญาณพาหะและมีความสัมพันธ์กันกับสัญญาณนาฬิกา เพราะอาศัยสัญญาณนาฬิกาคุณความถี่ขึ้นมา ใช้หลักการและวิธีการเหมือนกันกับวงจรกำเนิดสัญญาณพาหะนั้นเอง โดยในโครงงานนี้จะเลือกกำเนิดที่ความถี่ 896 kHz ซึ่งจะอยู่ทางด้านที่มีความถี่ต่ำกว่า (Lower Side Band) ของสเปกตรัมการมอดูเลทในโครงงานนี้ สาเหตุที่เลือกความถี่ 896 kHz ก็เพราะว่าอยู่ห่างจากความถี่ 1.024 MHz เท่ากับ 128 kHz และสะดวกในการออกแบบวงจรคุณความถี่ ก็จะได้ใช้วงจรหาร 7 ภายในวงจรเฟสล็อกดูป ในส่วนนี้ได้เลย และที่ความถี่ 896 kHz นี้เป็นช่วงที่สเปกตรัมอยู่ในตำแหน่งของนัลที่ 2 (Second - null) พอดี จึงทำให้สามารถหลีกเลี่ยงสัญญาณรบกวนอื่นอาจจะเกิดจากการมอดูเลทแบบ 16 QAM นี้ได้ในระดับหนึ่ง

ถ้าหากพิจารณาอีกแง่หนึ่งจะพบว่าเป็นการใช้ช่วงความถี่ที่ไม่ค่อยมีประสิทธิภาพเท่าใดนัก เพราะ แทนที่จะวางสัญญาณพาหุทโทนาไว้ตรงนัลแรก (First null) เพื่อเป็นการใช้ช่วงความถี่ที่แคบลงไปอีก แต่ จุดประสงค์ในโครงงานนี้ก็เพื่อที่จะศึกษาหลักการ ความเป็นไปได้ และความน่าจะเป็นของความผิดพลาด ของการมอดูเลทแบบ 16 QAM ซึ่งเมื่อเทียบกับการมอดูเลทแบบ BPSK จะได้เป็นแนวทางในการศึกษา พัฒนาระบบการส่งสัญญาณดิจิทัลต่อไป

สำหรับวงจรที่ใช้ก็จะเหมือนกันกับวงจรกำเนิดสัญญาณพาหะ 1.024 MHz เกือบทุกอย่างแตกต่างกันเพียงตรงวงจรหารความถี่เท่านั้น คือเปลี่ยนจากวงจรหาร 8 มาเป็นวงจรหาร 7 เท่านั้นเอง รวมไปถึงวงจร กรองช่วงความถี่ผ่านที่ใช้ ก็เปลี่ยนความถี่ศูนย์กลางจากเดิมที่ 1.024 MHz ให้กลายเป็น 896 kHz แทน

รายละเอียดของวงจรกำเนิดสัญญาณไฟล๊อตโทน แสดงได้ดังรูปที่ 3.5




รูปที่ 3.5 วงจรกำเนิดสัญญาณไฟลื้อทโทน 896 kHz

3.6 วงจรกรองช่วงความถี่

วงจรกรองช่วงความถี่นี้ จะทำหน้าที่คัดเลือกสัญญาณในช่วงความถี่ที่ต้องการให้สามารถผ่านวงจรออกไปได้ โดยที่ไม่ถูกลดทอน หน้าที่ของวงจรกรองช่วงความถี่นี้ จะทำหน้าที่กรองเอาสัญญาณไซน์เวฟออกจากสัญญาณรูปสี่เหลี่ยม ภายในส่วนของวงจรมีตัวกำเนิดสัญญาณพาหะและวงจรมีตัวกำเนิดสัญญาณไฟลื้อทโทน และยังช่วยกำจัดสัญญาณรบกวน ที่เกิดจากวงจรข้างเคียงก่อนจะส่งออกไปยังภาครับอีกด้วย

วงจรกรองช่วงความถี่ ในที่นี้จะเลือกใช้แบบแบนด์แคป (Narrow Band Pass Filter) ที่มีชื่อว่า Multiple- feedback filter ซึ่งใช้อุปกรณ์เพียงตัวเดียวและอยู่ใน inverting mode ดังรูปที่ 3.6



รูปที่ 3.6 วงจรกรองช่วงความถี่

ในการออกแบบ จะเลือกค่า $C = 10 \text{ pF}$, $Q = 10$, $A_F = 10$

จากสูตร

$$R_1 = Q / 2\pi f_c C A_F = 10 / 2\pi \times 1.024 \times 10^6 \times 10 \times 10^{-12} \times 10 = 15.542 \text{ k}$$
$$R_2 = Q / 2\pi f_c C (2Q^2 - A_F) = 10 / 2\pi \times 1.024 \times 10^6 \times 10 \times 10^{-12} \times (2 \times 10^2 - 10) = 0.818 \text{ k}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$R_3 = Q / \pi f_c C = 10 / \pi \times 1.024 \times 10^6 \times 10 \times 10^{-12} \\ = 310.85 \text{ k}$$

เราสามารถเลื่อนค่า f_c ได้จากสูตร

$$R'_2 = R_2 (f_c / f'_c)^2$$

และเนื่องจากในโครงงานนี้มี f_c อยู่ 2 ค่าคือ 1.024 MHz และ 896 kHz ดังนั้นเราจึงใช้วงจรเดิมได้ทันทีเพียงแค่เลื่อนความถี่จาก 1.024 MHz ไปเป็น 896 kHz แทนโดยการเปลี่ยนค่า R_2 ใหม่ดังนี้


$$R'_2 = 0.818 \text{ k} \times (1024 / 896)^2 \\ = 1.068 \text{ k}$$

แต่ในการใช้งานจริงนั้น จะต้องใช้ตัวต้านทานปรับค่าได้ ทั้งนี้เพราะว่าจะช่วยให้มีค่าความต้านทานตรงตามทฤษฎีที่คำนวณ และสามารถปรับศูนย์ให้การตอบสนองของวงจรดียิ่งขึ้น

3.7 วงจรเลื่อนเฟสสัญญาณพาหะ 90 องศา

จากการที่ทำการแยกสัญญาณดิจิตอลออกเป็น 2 ส่วน คือบิตบนและบิตล่าง เราจึงมีวงจรบาลานซ์มอดูเลเตอร์ 2 วงจร และมีสัญญาณพาหะ 2 ชุด เพื่อที่จะเป็นตัวแทนนำสัญญาณดิจิตอลออกไปด้วยเช่นกัน ในโครงงานนี้จะเลือกใช้สัญญาณพาหะที่มีความถี่ตรงกัน แต่มีความต่างเฟสกัน 90 องศา โดยใช้สัญญาณพาหะไซน์เวฟที่ได้จาก วงจรกำเนิดสัญญาณพาหะโดยตรง ไปมอดูเลทกับสัญญาณ 4 ระดับ ที่ทางด้านบิตบน และใช้สัญญาณพาหะโคไซน์เวฟ (cosine wave) ที่ได้จากวงจรเลื่อนเฟสสัญญาณพาหะ 90 องศา ไปมอดูเลทกับสัญญาณ 4 ระดับที่อยู่ทางด้านบิตล่าง

ดังนั้นจึงทำการออกแบบ วงจรเลื่อนเฟสโดยอาศัยหลักการของวงจร All - Pass Filter ชนิด V_o ล้าหลัง V_{in} ดังมีรายละเอียดดังต่อไปนี้



รูปที่ 3.7 วงจร All Pass Filter ชนิด V_o ล้าหลัง V_{in}

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป จะได้ว่า

$$\begin{aligned} V_o / V_{in} &= 1 + 2\pi f R_2 C_2 / 1 + 2\pi f R_2 C_2 \\ &= 1 \\ \theta &= -2 \tan^{-1} (2\pi f R_2 C_2) \\ \text{เมื่อ } V_o / V_{in} &= \text{อัตราขยายของวงจร} \\ \theta &= \text{ความแตกต่างทางเฟสระหว่าง } V_o \text{ และ } V_{in} \end{aligned}$$

ขั้นตอนการออกแบบวงจร

1. เลือกค่า $\theta = 90$ องศา
2. ใช้ค่าความถี่เท่ากับสัญญาณแคร์เรียร์ คือ 1.024 MHz
3. จากสูตร $C_2 = 10 / f = 10 / 1.024 \text{ MHz} = 9.76 \mu\text{F}$
แต่ในการทดลอง ใช้ $C_2 = 10 \text{ pF}$ เพราะความถี่สูงควรใช้ C ค่าต่ำๆ
4. จากสูตร $R_2 = \tan(-\pi/2) / (2\pi f C_2)$

$$= \tan(-90/2) / (2\pi \times 1.024 \times 10^6 \times 10 \times 10^{-12})$$


$$= 15.54 \text{ k}$$
 ในการทดลองใช้ $V_R = 20 \text{ k}$

3.8 วงจรบาลานซ์มอดูเลเตอร์

วงจรนี้นับว่าเป็นส่วนสำคัญของวงจร เพราะจะทำหน้าที่คูณสัญญาณพาหะ กับสัญญาณ 4 ระดับซึ่งจะมี 2 ส่วน เหมือนกันกับสัญญาณ 4 ระดับที่แยกออกจากกัน โดยวงจรแยกสัญญาณดิจิทัล กล่าวคือจะมีทั้งบิตบน และบิตล่าง

วงจรบาลานซ์มอดูเลเตอร์ทางด้านบิตบน ก็จะทำหน้าที่คูณสัญญาณ 4 ระดับ ที่มาจากวงจรแยกสัญญาณดิจิทัลทางด้านบิตบน กับสัญญาณพาหะที่ได้มาจากวงจรกำเนิดสัญญาณพาหะโดยตรง ส่วนวงจรบาลานซ์มอดูเลเตอร์ทางด้านบิตล่าง ก็จะทำหน้าที่คูณสัญญาณ 4 ระดับ ที่ได้จากวงจรแยกสัญญาณดิจิทัลทางด้านบิตล่าง กับสัญญาณพาหะที่ได้มาจากวงจรกำเนิดสัญญาณพาหะ แล้วผ่านวงจรเลื่อนเฟส 90 องศา

ทั้งนี้ รายละเอียดของวงจรบาลานซ์มอดูเลเตอร์ทั้งสองวงจร จะเหมือนกันทุกประการดังแสดงไว้ในรูปที่ 3.8



รูปที่ 3.8 วงจรบาลานซ์มอดูเลเตอร์

ข้อควรคำนึงในวงจรส่วนนี้คือ ข้อกำหนดของไอซีเบอร์ MC 1596 ที่ได้ระบุไว้ว่าขนาดของสัญญาณที่จะนำมอดูเลทควรมีค่าประมาณ $400 \text{ mV}_{\text{p-p}}$ และขนาดของสัญญาณพาหะควรมีค่าประมาณ $100 \text{ mV}_{\text{rms}}$ ดังนั้นสัญญาณทั้งสองก่อนที่จะเข้าไปคูณกัน ต้องผ่านตัวต้านทานปรับค่าได้เสียก่อน เพื่อจะได้ควบคุมระดับสัญญาณทั้งสองให้เป็นไปตามข้อกำหนดดังกล่าว


ไอซีเบอร์ MC 1596 นี้เป็นวงจรมอดูเลเตอร์ที่ใช้กับสัญญาณขนาดเล็ก (small signal) จึงเกิดการรบกวนค่อนข้างง่าย จึงต้องใช้ตัวเหนี่ยวนำ (L) ต่อร่วมไปในวงจรด้วย เพื่อกำจัดสัญญาณรบกวนความถี่สูงที่เกิดขึ้นภายในวงจรมอดูเลเตอร์เอง ดังในรูป

สัญญาณที่ได้จากวงจรมอดูเลเตอร์นั้นมีขนาดเล็กมาก จึงต้องผ่านวงจรขยายความแตกต่าง (Differential Amplifier) โดยอาศัยสัญญาณที่ออกจากขา 6 และขา 12 (สัญญาณที่ขา 6 และขา 12 จะกลับเฟสกันอยู่) ป้อนเข้าที่ขา 2 และขา 3 ซึ่งออปแอมป์ตามลำดับ และสามารถกำหนดอัตราขยายจากอัตราส่วนตัวต้านทาน ทำนองเดียวกันกับวงจรขยายสัญญาณแบบกลับเฟส (Inverting Amplifier)

3.9 วงจรรวมสัญญาณมอดูเลท

เมื่อได้ทำการมอดูเลทสัญญาณทั้งสองส่วนแล้ว ก็ต้องนำมารวมกัน แล้วส่งออกไปพร้อมๆ กันซึ่งสัญญาณที่ต้องการส่งไปนั้น จะประกอบด้วยสัญญาณจากวงจรมอดูเลเตอร์ ทางด้านบิตบน , สัญญาณจากวงจรมอดูเลเตอร์ ทางด้านบิตล่างและสัญญาณพัลส์ซิงโครไนซ์ และทั้งสามสัญญาณจะต้องถูกส่งออกไปพร้อมกันด้วยวงจรขยายรวมสัญญาณ (Summing Amplifier) โดยสัญญาณดังกล่าวจะถูกส่งไปตามสายโคแอกเซียล ดังนั้นนอกจากจะใช้ออปแอมป์มาเป็นวงจรรวมสัญญาณแล้วยังต้องใช้ทรานซิสเตอร์มาช่วยขยายสัญญาณให้มีกำลังเพียงพอที่จะส่งไปอีกด้วย ดังจะได้แสดงในรูปที่ 3.9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.9 วงจรรวมสัญญาณ

3.10 วงจรคู่สัญญาณนาฬิกา

สัญญาณ 16QAM จะถูกส่งมาตามสายโคแอกเซียล เข้ามายังภาครับ ดังนั้นจำเป็นต้องมีวงจรกรองช่วงความถี่ (Band Pass Filter) ในการตรวจรับสัญญาณมอดูเลทในขั้นต้น เพื่อทำหน้าที่คัดเลือกสัญญาณ ที่สามารถเข้าสู่ภาครับได้ให้อยู่ในเฉพาะช่วงที่ต้องการเท่านั้น อีกทั้งยังเป็นการกำจัดสัญญาณรบกวนได้อีกทางหนึ่งด้วย ในที่นี้จะมีวงจรกรองช่วงความถี่อยู่ 2 วงจร จะใช้กรองความถี่ของสัญญาณมอดูเลทช่วง 1.024 MHz และใช้กรองความถี่ของสัญญาณไฟลื้อทโทน 896 kHz ลักษณะรายละเอียดในการออกแบบและทดลองวงจร จะคล้ายคลึงกันกับวงจรกรองช่วงความถี่ของวงจรภาคส่ง


เมื่อสัญญาณไฟลื้อทโทน 896 kHz ผ่านวงจรกรองช่วงความถี่แล้ว จะถูกส่งต่อไปยังวงจรคู่สัญญาณนาฬิกา เพื่อทำการแปลงสัญญาณรูปไซน์เวฟ ให้เป็นสัญญาณรูปสแควร์เวฟ จากนั้นก็จะผ่านวงจรหาร 7 เพื่อให้สัญญาณรูปสแควร์เวฟ 896 kHz มีความถี่ลดลงเหลือ 256 kHz ซึ่งจะมีค่าเท่ากับสัญญาณนาฬิกา 256 kHz ที่ภาครับพอดี

เนื่องจากการที่ทางด้านภาครับนั้น สัญญาณไฟลื้อทโทนได้มาจากการอ้างอิงมาจากสัญญาณนาฬิกา โดยใช้วงจรเฟสล็อกคูลูป ทำการล็อกสัญญาณนาฬิกาเอาไว้ แล้วคูณความถี่ให้สูงขึ้น หลังจากนั้นใช้วงจรกรองช่วงความถี่ช่วยทำให้สัญญาณรูปสแควร์เวฟ กลายเป็นสัญญาณรูปไซน์เวฟ และที่ภาครับเมื่อรับสัญญาณไฟลื้อทโทนได้แล้ว จะใช้วงจรเฟสล็อกคูลูป ทำการล็อกสัญญาณเอาไว้ พร้อมกับแปลงสัญญาณไซน์เวฟให้เป็นสัญญาณรูปสแควร์เวฟ จากนั้นก็ใช้วงจรหารความถี่เพื่อให้ความถี่ลดลงเหลือ 128 kHz จากนั้นจึงนำสัญญาณที่ได้นี้ ไปเข้าวงจรเฟสล็อกคูลูปเพื่อคูณความถี่ขึ้นมาอีก 2 เท่าเพื่อให้ได้ความถี่เท่ากับความถี่ของสัญญาณนาฬิกา คือ 256 kHz

ดังนั้นจะเห็นได้ว่า การสร้างสัญญาณไฟลื้อทโทน ของทางภาครับและสัญญาณนาฬิกาของทางภาครับนั้น จะอาศัยการอ้างอิงและเปรียบเทียบกับสัญญาณที่มีอยู่แล้วในวงจร อีกทั้งเป็นสัญญาณตัวเดียวกันอีกด้วย รวมทั้งการใช้วงจรเฟสล็อกคูลูป ซึ่งมีวงจรผลิตความถี่ และวงจรเปรียบเทียบเฟสสัญญาณอยู่ภายใน จึงเป็นการทำให้เกิดการซิงค์โครไนซ์ (Synchronization) กัน ระหว่างภาครับและภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


วงจรกู้สัญญาณนาฬิกา (Clock Recovery) แสดงได้ในรูปที่ 3.10



รูปที่ 3.10 วงจรกู้สัญญาณนาฬิกา

3.11 วงจรกู้สัญญาณพาหะ

วงจรกู้สัญญาณพาหะ (Carrier Recovery) นั้น ก็จะใช้หลักการและวิธีการเหมือนกันทุกประการกับวงจรกำเนิดสัญญาณพาหะของทางด้านภาคส่งของบทที่ 3 กล่าวคือ จะอาศัยสัญญาณนาฬิกาที่ได้จากวงจรกู้สัญญาณนาฬิกา มาใช้เป็นสัญญาณอ้างอิง แล้วคูณความถี่ให้สูงขึ้น โดยใช้วงจรเฟสล็อกคูล์ จากนั้นก็จะผ่านวงจรกรองช่วงความถี่ ทำการคัดเลือกเฉพาะสัญญาณไซน์เวฟ เพื่อนำไปเป็นสัญญาณพาหะ สำหรับใช้ในวงจรบาลานซ์มอดูเลเตอร์ต่อไป ดังจะแสดงวงจรกู้สัญญาณพาหะในรูปที่ 3.11



รูปที่ 3.11 วงจรกู้สัญญาณพาหะ

เนื่องจากสัญญาณมอดูเลทที่รับมาได้นั้น จะประกอบไปด้วย สัญญาณดิจิทัล ที่ถูกแยกออกเป็น 2 ส่วน และสัญญาณข้อมูล 2 บิตที่ถูกแยกออกมานั้น จะกลายเป็นของสัญญาณ 4 ระดับแล้วมอดูเลท เอกสารนี้เป็นเอกสารที่งานวิจัยสำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กับสัญญาณพาหะ โดยวงจรบาลานซ์มอดูเลเตอร์ และนำมารวมกันระหว่างสัญญาณมอดูเลททางด้านอินเฟส ที่ใช้สัญญาณไซน์เวฟเป็นสัญญาณพาหะ และสัญญาณมอดูเลททางด้านควอดราเจอร์เฟส ที่ใช้สัญญาณโคไซน์เป็นสัญญาณพาหะ ในทำนองเดียวกัน ณ ที่ภาครับนี้ สัญญาณพาหะก็ต้องมี 2 ชุดด้วย โดยจะใช้สัญญาณไซน์เวฟที่ได้มาจากวงจรคู่สัญญาณพาหะ เพื่อนำไปใช้ในวงจรบาลานซ์ดีมอดูเลเตอร์ของทางด้านอินเฟส และจะใช้สัญญาณโคไซน์ที่ได้มาจากวงจรคู่สัญญาณพาหะแล้วผ่านวงจรเลื่อนเฟส 90 องศา เพื่อนำไปใช้ในวงจรบาลานซ์ดีมอดูเลเตอร์ของทางด้านควอดราเจอร์เฟส


สำหรับวงจรเลื่อนเฟสสัญญาณ 90 องศา นั้น ก็จะใช้วงจรกรองผ่านทุกความถี่ (All-Pass Filter) ชนิด V_o ล้าหลัง V_{in} เหมือนกันทุกประการกับทางด้านภาคส่ง ทั้งนี้เพื่อเป็นการทำให้สอดคล้องกับทางด้านภาคส่งนั่นเอง

3.12 วงจรบาลานซ์ดีมอดูเลเตอร์

วงจรบาลานซ์ดีมอดูเลเตอร์ (Balance Demodulator) ที่ใช้ในภาครับนี้ จะเป็นวงจรที่มีลักษณะคล้ายกันกับวงจรบาลานซ์มอดูเลเตอร์ (Balance Modulator) ที่ใช้ในภาคส่งมีข้อแตกต่างกันอยู่เล็กน้อยเท่านั้น ดังจะได้แสดงวงจรไว้ในรูปที่ 4.6 และด้วยเหตุที่ว่าข้อมูลถูกส่งมา 2 ส่วน ดังนั้นในทางด้านภาครับนี้ ก็จะต้องมีวงจรบาลานซ์ดีมอดูเลเตอร์ 2 วงจร เพื่อที่จะทำหน้าที่ในการแยกสัญญาณ 4 ระดับ ที่ถูกมอดูเลทมา กับสัญญาณพาหะ ทั้งทางด้านอินเฟส และทางด้านควอดราเจอร์เฟส โดยอาศัยสัญญาณพาหะจากวงจรคู่สัญญาณพาหะโดยตรงคือ ไซน์เวฟคูณเข้ากับสัญญาณมอดูเลทที่วงจรบาลานซ์ดีมอดูเลเตอร์ทางด้านอินเฟส และสัญญาณพาหะจากวงจรเลื่อนเฟส 90 องศา คือ

สัญญาณรูปโคไซน์คูณเข้ากับสัญญาณมอดูเลทที่วงจรบาลานซ์ดีมอดูเลเตอร์ทางด้านควอดราเจอร์เฟส

ลักษณะและรายละเอียดของวงจรบาลานซ์ดีมอดูเลเตอร์ทั้งสองวงจรจะเหมือนกันทุกประการจึงแสดงไว้เพียงวงจรเดียว ดังรูปที่ 3.12



รูปที่ 3.12 วงจรบาลานซ์ดีมอดูเลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับงานวิจัยเท่านั้น ไม่ควรนำออกเผยแพร่โดยไม่ได้รับอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณเอาต์พุตของวงจรบาลานซ์อิมมูเลเตอร์ทั้งสองวงจรมัน จะประกอบไปด้วยสัญญาณที่เกิดจากการคูณกันระหว่างสัญญาณมอดูเลทกับสัญญาณพาหะ และผลที่ได้จะมีทั้งสัญญาณความถี่สูงและสัญญาณความถี่ต่ำ ซึ่งสัญญาณ 4 ระดับ ที่เป็นสัญญาณข้อมูลที่ต้องการ จะอยู่ในส่วนของสัญญาณความถี่ต่ำ ดังนั้นจึงต้องใช้วงจรกรองความถี่ต่ำเพื่อทำหน้าที่คัดสัญญาณความถี่สูงทิ้งไป เหลือเพียงสัญญาณ 4 ระดับ ในส่วนของความถี่ต่ำเท่านั้น

3.13 วงจรแปลงสัญญาณ 4 ระดับ ไปเป็น 2 บิต


เมื่อสัญญาณผ่านวงจรบาลานซ์อิมมูเลเตอร์ทางภาครับแล้ว จะเป็นสัญญาณความถี่ต่ำ และเมื่อผ่านขบวนการตัดสินใจระดับและจัดรูปพัลส์แล้ว จะเป็นสัญญาณ 4 ระดับ เหมือนกันกับสัญญาณก่อนที่จะเข้าวงจรบาลานซ์อิมมูเลเตอร์ของทางด้านภาคส่ง ดังนั้นเราจำเป็นต้องเปลี่ยนสัญญาณ 4 ระดับดังกล่าว ให้เป็นสัญญาณดิจิทัล 2 บิต เพื่อที่จะนำไปรวมกันเป็นข้อมูลดิจิทัลส่งออกไป

เพื่อความสะดวกในการตรวจวัดระดับ จึงได้ทำการออกแบบวงจรขยายสัญญาณ 4 ระดับซึ่งมีขนาดเล็กไม่ถึง 1 V_{P-P} ให้เป็นสัญญาณขนาดใหญ่ 8 V_{P-P} ดังจะได้สรุปการขยายสัญญาณ 4 ระดับ และแสดงไว้ในตารางที่ 3.3

อินพุต 4 ระดับ (สัญญาณขนาดเล็ก)	เอาต์พุต 4 ระดับ (สัญญาณขนาดใหญ่)
+150 mV	9 V
+50 mV	7 V
-50 mV	5 V
-150 mV	3 V

ตารางที่ 3.3. การขยายสัญญาณก่อนเข้าวงจรตรวจระดับสัญญาณ

ในส่วนของวงจรขยายสัญญาณดังกล่าวนี้ ได้ทำการออกแบบและทดลองวงจร แสดงไว้ในรูปที่ 3.13 โดยอาศัยวงจรขยายออปแอมป์ แบบไม่กลับขั้ว (non - inverting) ใช้ตัวต้านทานแบ่งแรงดันจาก 12 โวลต์ให้ได้ 6 โวลต์ เข้าที่ขา 3 ของออปแอมป์ เพื่อใช้เป็นระดับอ้างอิงในการขยายสัญญาณ และใช้ตัวเก็บประจุขนาด $0.1\text{ }\mu\text{F}$ ร่วมกันกับความต้านทานขนาด $1\text{ k}\Omega$ ที่ขา 2 ของออปแอมป์ ทั้งนี้เพื่อช่วยให้อัตราการตอบสนองสัญญาณที่ความถี่ต่ำ (64 kHz) ได้ดียิ่งขึ้น ส่วน R_f ของวงจรนี้จะใช้ $V_R\text{ }20\text{ k}\Omega$ เพื่อใช้ปรับอัตราขยายของวงจรให้เป็นไปตามข้อกำหนดที่ได้ทำการออกแบบไว้




รูปที่ 3.13 วงจรขยายสัญญาณ 4 ระดับ

เมื่อระดับของสัญญาณมีขนาดใหญ่เพียงพอกับการตรวจจับระดับและมีความสามารถในการป้องกันความผิดพลาดของสัญญาณแล้ว จะถูกส่งไปเข้าวงจรแปลงระดับให้เป็น 2 บิต โดยจะใช้วงจรเปรียบเทียบแรงดัน ซึ่งอาศัยออปแอมป์ทำหน้าที่ตรวจจับระดับสัญญาณ ทำการตั้งจุดการทำงานของ ออปแอมป์ไว้ที่ระดับต่างๆกัน ดังนี้ 4 โวลต์ , 6 โวลต์ และ 8 โวลต์ เมื่อสัญญาณเข้ามาออปแอมป์ แต่ละตัวจะตรวจสอบ เปรียบเทียบความต่างศักย์ระหว่าง จากกลับขั้ว และขาไม่กลับขั้ว แล้วให้เอาต์พุตตามลักษณะสมบัติของตัวมัน และที่เอาต์พุตแต่ละตัวจะใช้ตัวต้านทานแบ่งแรงดันเพื่อที่ต้องการเพียง 5 โวลต์ ในขณะที่สัญญาณเข้ามาต่ำกว่าระดับที่ตั้งไว้ และ 0 โวลต์ในขณะที่สัญญาณเข้ามาสูงกว่าระดับที่ตั้งไว้ ของออปแอมป์ทุกตัว ทั้งนี้เพื่อให้สอดคล้องกับอินพุตที่ EX-OR Gate ต้องการ (ไฟเลี้ยงของออปแอมป์ จะป้อน + 12 โวลต์ เข้าที่ขา 7 และขา 4 ลงกราวด์ ดังนั้นเอาต์พุตของออปแอมป์จะไม่มีโอกาสเป็นไฟลบ)

ดังนั้นเอาต์พุตจากวงจรที่ได้จาก EX-OR Gate แล้วจะเป็นสัญญาณดิจิทัลที่เป็น Gray Code ดังตารางที่ 3.4

สัญญาณอินพุต	เอาต์พุตจากเกร์โค้ด
9 V	0 0
7 V	0 1
5 V	1 1
3 V	1 0

ตารางที่ 3.4 การตรวจจับระดับสัญญาณแล้วแปลงสัญญาณเป็นรหัสเกร์โค้ด




รูปที่ 3.14 วงจรแปลงสัญญาณ 4 ระดับเป็น 2 บิต

3.14 วงจรรวมสัญญาณดิจิทัล

เป็นวงจรที่มีลักษณะและหน้าที่การทำงาน ตรงกันข้ามกับวงจรแยกสัญญาณดิจิทัล ของทาง ด้านภาคส่ง เพื่อทำหน้าที่รวมสัญญาณดิจิทัลทั้งด้านอินเฟส และด้านควอดราเจอร์เฟส (บิตบนและบิตล่าง) จากสัญญาณดิจิทัลแบบขนาน ไปเป็นสัญญาณดิจิทัลแบบอนุกรม โดยอาศัยการควบคุมจังหวะการทำงานของตัวฟลิปฟล็อปจากสัญญาณนาฬิกา ที่ได้จากวงจรกู้สัญญาณนาฬิกา

สัญญาณดิจิทัลที่ได้มาจากภาคส่งในส่วนของวงจรแยกสัญญาณดิจิทัล นั้นจะเป็นรหัสเกร์โค้ด จึง ต้องทำการแปลงสัญญาณให้เป็นรหัสไบนารี โดยอาศัยหลักการทำงานของ EX-OR Gate เหมือนกันกับ ทางด้านภาคส่ง


(วงจรหาร 4 หรือวงจรหน่วงเวลา 4 บิต ก็จะเข้ามามีบทบาทอีกเช่นเดิม แต่จะทำหน้าที่พิเศษใน การบังคับ D ฟลิปฟล็อปให้มีจังหวะพอดีกับความต้องการรับข้อมูลของ JK ฟลิปฟล็อป เพราะว่าข้อมูลจาก D ฟลิปฟล็อปจะถูกส่งไปบังคับให้ JK ฟลิปฟล็อป มีเอาต์พุตเหมือนกันกับข้อมูลที่รับมาโดยผ่านการ ควบคุมที่ขา SET และขา RESET ของ JK ฟลิปฟล็อปแต่ละตัว เมื่อ JK ฟลิปฟล็อป รับข้อมูลไปแล้ว นั้นควรจะใช้เวลาเพียงสัญญาณนาฬิกาพัลส์ลูกเดียวเท่านั้น จึงใช้ NAND Gate แบบ 3 อินพุต เข้าช่วยใน การบังคับให้ D ฟลิปฟล็อป ส่งข้อมูลเฉพาะสัญญาณนาฬิกาแรกเท่านั้น (พัลส์ควบคุม ดี-ฟลิปฟล็อป จะมี 4 ลูก) ซึ่งหลักการดังกล่าวนี้ก็เป็นหลักการของวงจรแปลงข้อมูลแบบขนานไปเป็นแบบอนุกรมนั่นเอง วงจรที่ได้ทำการออกแบบและทดลอง แสดงได้ดังรูปที่ 3:15 /




รูปที่ 3.15 วงจรรวมสัญญาณดิจิทัล



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.16 BLOCK DIAGRAM 16 QAM TRANSMITTER



รูปที่ 3.17 BLOCK DIAGRAM 16 QAM RECEIVER


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.18 วงจรภาคส่วนที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.19 วงจรภาคส่งส่วนที่ 2




รูปที่ 3.20 วงจรภาคส่งส่วนที่ 3




รูปที่ 3.21 วงจรภาครับส่วนที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.22 วงจรภาครับส่วนที่ 2




รูปที่ 3.22 วงจรภาครับส่วนที่ 3

บทที่ 4

การทดลองและผลการทดลอง




รูปที่ 4.1 แสดงสัญญาณนาฬิกาที่ป้อนให้ D ฟลิปฟล็อป




รูปที่ 4.2 แสดงสัญญาณนาฬิกา ซึ่งถูกหน่วงเวลาไว้ 4 เท่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.3 แสดงสัญญาณดิจิตอลที่ถูกแปลงเป็น 4 ระดับ (แบบที่ 1)




รูปที่ 4.4 แสดงสัญญาณดิจิตอลที่ถูกแปลงเป็น 4 ระดับ (แบบที่ 2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.5 แสดงสัญญาณนาฬิกาเมื่อถูกควบคุมความถี่ขึ้นไปที่ 8 เท่า




รูปที่ 4.6 แสดงสัญญาณพาหะความถี่ 1.024 MHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.7 แสดงสัญญาณนาฬิกาเมื่อถูกคลุมความถี่ขึ้นไป 7 เทา



รูปที่ 4.8 แสดงสัญญาณโฟลิตทอนความถี่ 896 kHz




รูปที่ 4.9 แสดงการเลื่อนเฟสของสัญญาณพาหะไป 90 องศา




รูปที่ 4.10 แสดงการเปรียบเทียบสัญญาณ 4 ระดับ
หลังผ่านวงจรมอดูเลเตอร์กับก่อนผ่านวงจรมอดูเลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.11 แสดงสัญญาณเอาร์ทพุทที่ได้จากวงจรบาลานซ์มอดูเลเตอร์
โดยดูจากเครื่องสเปกตรัมอนาลิเซอร์




รูปที่ 4.12 แสดงสัญญาณเอาร์ทพุท 16 QAM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.13 แสดงเอาต์พุตของสัญญาณ 16 QAM
โดยดูจากสเปกตรัมฮิลเลอร์




รูปที่ 4.14 แสดงรูปเฟสเซอร์ไดอะแกรมของสัญญาณ 16 QAM


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.15 แสดงสัญญาณ 16 QAM ที่รับได้



รูปที่ 4.16 แสดงสัญญาณนาฬิกาที่ถู้อออกมาได้



รูปที่ 4.19 แสดงการเปรียบเทียบสัญญาณเอาต์พุตที่ขา 12 ของไอซีเบอร์ 74HC11 กับสัญญาณนาฬิกา



รูปที่ 4.20 แสดงการเปรียบเทียบสัญญาณอินพุตและสัญญาณเอาต์พุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปและวิจารณ์ผลการทดลอง

โครงการนี้เป็นการศึกษาระบบการทำงานของ 16 QAM ซึ่งเป็นรูปแบบหนึ่งที่นิยมใช้กันมากในการส่งข้อมูลแบบดิจิทัล โดยจะแบ่งออกเป็น 2 ส่วนคือภาคส่งและภาครับ

ในส่วนของภาคส่งนั้นจะเริ่มด้วยการรับสัญญาณดิจิทัลเข้ามาทาง D-flipflop โดยข้อมูลดิจิทัลจะเข้ามาแบบอนุกรมและถูกพักข้อมูลไว้ที่ D-flipflop และอาศัยสัญญาณนาฬิกาซึ่งเป็นตัวกระตุ้นให้ข้อมูลเลื่อนไปเรื่อยๆ โดยข้อมูลที่ออกจาก D-flipflop สี่ตัวแรกนี้จะไปเข้า D-flipflop ชุดที่ 2 อีก 4 ตัว และ D-flipflop 4 ตัวนี้จะใช้สัญญาณนาฬิกาซึ่งถูกหน่วงเวลาเอาไว้แล้ว 4 เท่าเป็นตัวกระตุ้นให้ข้อมูลเลื่อนออกไป ขั้นตอนนี้เป็นกระบวนการแปลงข้อมูลดิจิทัลจากแบบอนุกรมไปเป็นแบบขนาน สัญญาณที่ได้ออกมาจะถูกนำไปเข้ารหัสเป็นแบบเกรโค้ด เพื่อป้องกันความผิดพลาดอันอาจจะเกิดขึ้นได้ทางด้านภาครับ ในตอนนี้สัญญาณดิจิทัลได้ถูกแบ่งออกเป็น 2 ส่วนคือ บิตบนและบิตล่าง และรหัสเกรโค้ดที่ได้มาจะถูกแปลงให้เป็นเอาท์พุท 4 ระดับโดยอาศัยวงจร Inverter , Nand Gate , และออปแอมป์

ทางด้านวงจรกำเนิดสัญญาณพาหะ จะนำสัญญาณนาฬิกาซึ่งมีความถี่ 256 kHz มาทำการสังเคราะห์ความถี่ โดยอาศัยวงจรเฟสล็อกคัลและวงจรหารความถี่ทำงานร่วมกัน ผลที่ได้คือถ้าใช้วงจรหาร 8 สัญญาณที่ได้ออกมาจะมีความถี่เพิ่มขึ้นเป็น 8 เท่าคือเท่ากับ 1.024 Mhz ซึ่งเราจะนำมาใช้เป็นสัญญาณพาหะ ส่วนถ้าเราใช้วงจรหาร 7 สัญญาณเอาท์พุทที่ได้จะมีความถี่เพิ่มขึ้น 7 เท่าคือเท่ากับ 896 kHz ในที่นี้เรานำมาใช้เป็นสัญญาณไฟลท์โทนส่งออกไป สัญญาณนาฬิกาเมื่อถูกคูณความถี่ขึ้นไปแล้วเอาท์พุทที่ได้จะมีลักษณะเป็นรูปพัลส์สี่เหลี่ยม ดังนั้นเราจึงนำมาผ่านวงจรกรองช่วงความถี่เพื่อเปลี่ยนสัญญาณจากรูปพัลส์สี่เหลี่ยม ให้กลายเป็นรูปสัญญาณไซน์เวฟ และนำสัญญาณนี้ไปผ่านวงจรเลื่อนเฟสอีกครั้ง เพื่อให้ได้สัญญาณโคไซน์โดยปรับแต่งให้เฟสเลื่อนไปเท่ากับ 90 องศา ปัญหาที่เกิดขึ้นในส่วนนี้จะอยู่ที่การออกแบบเฟสล็อกคัลให้ทำการล็อกความถี่ที่เราต้องการ ซึ่งมันจะไม่เป็นไปตามทฤษฎีมากนัก ต้องอาศัยการเปลี่ยนค่าความต้านทานและค่าตัวเก็บประจุไปเรื่อยๆ ทำให้เสียเวลามากพอสมควร แต่ก็ได้ผลเป็นที่น่าพอใจ

เมื่อเราได้สัญญาณดิจิทัลซึ่งถูกแปลงเป็น 4 ระดับแล้ว อีกทั้งยังมีสัญญาณพาหะแล้วด้วยจึงได้นำสัญญาณทั้ง 2 มาเข้าวงจรบาลานซ์มอดูเลเตอร์ โดยก่อนจะนำสัญญาณทั้งสองเข้าอินพุทของไอซีเบอร์ 1596 เราจะต้องทำการปรับระดับแรงดันให้ได้ตามข้อกำหนดของไอซีเบอร์นี้เสียก่อน โดยเราจะใช้ความต้านทานปรับค่าได้ต่ออนุกรมเข้าไปที่ขาอินพุททั้ง 2 ขา

สัญญาณเอาท์พุทที่ได้จากการมอดูเลชันจะถูกนำมาเข้าวงจรขยายความแตกต่างอีกครั้ง เพื่อให้มีระดับโวลต์เตจของสัญญาณสูงขึ้น ในส่วนวงจรบาลานซ์มอดูเลเตอร์นี้จะมีความต้านทานปรับค่าได้อยู่ตัวหนึ่งมีค่า 100 k ซึ่งความต้านทานตัวนี้จะเป็นตัวควบคุมการกดสัญญาณของคลื่นพาหะให้ลดลง จะลดลงมากหรือน้อยก็อยู่ที่การปรับแต่ง จากนั้นสัญญาณเอาท์พุทของวงจรมอดูเลเตอร์ทั้ง 2 ส่วนและสัญญาณไฟลท์โทนจะถูกนำมารวมกันโดยใช้วงจรรวมสัญญาณ จากนั้นจึงทำการส่งออกไป

ในส่วนของทางภาครับนั้นจะต้องทำการกู้สัญญาณนาฬิกาจากทางด้านภาคส่งออกมา ซึ่งจะเห็นว่าทางภาคส่งเราได้ทำการส่งสัญญาณพัลส์ทโทนามากับสัญญาณ 16 QAM และในที่นี้จะใช้วงจรกรองความถี่ในการกรองสัญญาณพัลส์ทโทนออกมา เมื่อได้แล้วนำสัญญาณพัลส์ทโทนไปเข้าวงจรเฟสล็อกคูลูปเพื่อล็อกความถี่ 896 kHz นี้ไว้จากนั้นนำไปเข้าวงจรหาร 7 จะได้ความถี่ 128 kHz ออกมาทำการแบ่งสัญญาณออกเป็น 2 ส่วน โดยส่วนแรกนำไปเข้าวงจรสังเคราะห์ความถี่เพื่อให้ได้สัญญาณพาหะทั้งไซน์เวฟและโคไซน์เวฟออกมา และส่วนที่สองนำไปเข้าวงจรสังเคราะห์เอาสัญญาณนาฬิกาออกมา ในส่วนนี้ปัญหาอยู่ที่การออกแบบวงจรกรองช่วงความถี่ให้สามารถกรองเอาสัญญาณพัลส์ทโทนออกมาให้ได้ เพราะความถี่ของสัญญาณพัลส์ทโทนมีความใกล้เคียงกันกับความถี่ของสัญญาณพาหะพอสมควร และวงจรกรองช่วงความถี่ก็ไม่สามารถลดทอนความถี่ที่ไม่ต้องการได้อย่างรวดเร็วเหมือนทางอุดมคติ จึงต้องอาศัยการออกแบบเฟสล็อกคูลูปให้สามารถล็อกความถี่ได้ในช่วงความถี่ของสัญญาณพัลส์ทโทนเท่านั้น

จากนั้นนำสัญญาณพาหะที่ได้กับสัญญาณ 16 QAM ที่รับได้ไปเข้าวงจรดีมอดูเลเตอร์ เพื่อทำการดึงข้อมูลจากทางภาคส่งออกมา สัญญาณเอาต์พุตที่ได้ออกมาจะถูกนำไปเข้าวงจรกรองความถี่ต่ำผ่าน เพื่อนำสัญญาณข้อมูลออกมา จากนั้นนำไปทำการขยายระดับสัญญาณให้แรงขึ้น และผ่านเข้าไปยังวงจรเปรียบเทียบระดับแรงดัน ซึ่งได้ทำการออกแบบมาแล้วว่าที่ระดับแรงดันเท่าไร ให้ออกมาเป็นรหัสอะไร จากนั้นผ่านรหัสที่ได้เข้าเอนโค้ดเพื่อถอดรหัส และส่งไปทำการแปลงข้อมูลดิจิตอลจากแบบขนานให้เป็นแบบอนุกรมต่อไป

โครงการนี้ประกอบด้วยส่วนย่อยๆหลายส่วน และการทดลองในแต่ละส่วนก็มีได้ผ่านไปอย่างง่ายดาย เนื่องจากมีปัญหาเกิดขึ้นมากมายโดยแต่ละส่วนก็จะมีปัญหาแตกต่างกันออกไป ดังนั้นถ้าผู้ใดสนใจโครงการลักษณะนี้ จะต้องมีเวลาให้กับโครงการอย่างมาก

หนังสืออ้างอิง

1. หนังสือการออกแบบวงจรอิเล็กทรอนิกส์ พิมพ์ครั้งที่ 1 ตำราชุดวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง โดย นิกร สุขุมตันติ
2. Advanced Electronic Communication System , second edition
Prentice Hall , Eagle Wood Cliffs , N. J. , 1992 Wayne Tomasi
3. Op - Amps and Linear Integrated Circuits , second edition
Prentice Hall , International , 1988 Ramakant A.Gayakwad
4. Analog Integrated Circuits (Operational Amplifier and Analog Multipliers) ,
Research Institute for Telecommunication , Budapest , Hungary , A Wiley-
Interscience Publication by Miklos Herpy





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MOTOROLA SEMICONDUCTOR TECHNICAL DATA

**MC1496
MC1596**

BALANCED MODULATOR/ DEMODULATOR

These devices were designed for use where the output voltage is a product of an input voltage (signal) and a switching function (carrier). Typical applications include suppressed carrier and amplitude modulation, synchronous detection, FM detection, phase detection, and chopper applications. See Motorola Application Note AN531 for additional design information.

- Excellent Carrier Suppression — 65 dB typ @ 0.5 MHz
— 50 dB typ @ 10 MHz
- Adjustable Gain and Signal Handling
- Balanced Inputs and Outputs
- High Common Mode Rejection — 85 dB typ

BALANCED MODULATOR/DEMODULATOR



**L SUFFIX
CERAMIC PACKAGE
CASE 632**



**D SUFFIX
PLASTIC PACKAGE
CASE 751A
(SO-14)**




**P SUFFIX
PLASTIC PACKAGE
CASE 646**

PIN ASSIGNMENTS


Signal Input	1	14	VEE
Gain Adjust	2	13	NC
Gain Adjust	3	12	Output
Signal Input	4	11	NC
Bias	5	10	Carrier Input
Output	6	9	NC
NC	7	8	Input Carrier

ORDERING INFORMATION


Device	Temperature Range	Package
MC1496D	0°C to +70°C	SO-14
MC1496L		Ceramic DIP
MC1496P		Plastic DIP
MC1596L	-55°C to +125°C	Ceramic DIP



**FIGURE 1 —
SUPPRESSED CARRIER
OUTPUT WAVEFORM**




**FIGURE 2 —
SUPPRESSED CARRIER
SPECTRUM**



**FIGURE 3 —
AMPLITUDE MODULATION
OUTPUT WAVEFORM**

FIGURE 4 — AMPLITUDE-MODULATION SPECTRUM



MOTOROLA LINEAR/INTERFACE ICs DEVICE DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1496, MC1596

MAXIMUM RATINGS* (T_A = +25°C unless otherwise noted)

Rating	Symbol	Value	Unit
Applied Voltage (V ₆ - V ₈ , V ₁₀ - V ₁ , V ₁₂ - V ₈ , V ₁₂ - V ₁₀ , V ₈ - V ₄ , V ₈ - V ₁ , V ₁₀ - V ₄ , V ₆ - V ₁₀ , V ₂ - V ₅ , V ₃ - V ₅)	ΔV	30	Vdc
Differential Input Signal	V ₈ - V ₁₀ V ₄ - V ₁	+5.0 ±(5 + I ₅ R _θ)	Vdc
Maximum Bias Current	I ₅	10	mA
Thermal Resistance, Junction to Air Ceramic Dual In-Line Package Plastic Dual In-Line Package Metal Package	R _{θJA}	100 100 160	°C/W
Operating Temperature Range MC1496 MC1596	T _A	0 to +70 -55 to +125	°C
Storage Temperature Range	T _{stg}	-65 to +150	°C

ELECTRICAL CHARACTERISTICS (V_{CC} = +12 Vdc, V_{EE} = -8.0 Vdc, I₅ = 1.0 mAdc, R_L = 3.9 kΩ, R_θ = 1.0 kΩ, T_A = +25°C, all input and output characteristics are single-ended, unless otherwise noted.)

Characteristic	Fig.	Note	Symbol	MC1596			MC1496			Unit
				Min	Typ	Max	Min	Typ	Max	
Carrier Feedthrough V _C = 60 mV(rms) sine wave and offset adjusted to zero V _C = 300 mVp-p square wave: offset adjusted to zero offset not adjusted	5	1	VCFT	—	40	—	—	40	—	μV(rms)
				—	140	—	—	140	—	mV(rms)
				—	0.04	0.2	—	0.04	0.4	
				—	20	100	—	20	200	
Carrier Suppression f _S = 10 kHz, 300 mV(rms) f _C = 500 kHz, 60 mV(rms) sine wave f _C = 10 MHz, 60 mV(rms) sine wave	5	2	VCS	50	65	—	40	65	—	dB
				—	50	—	—	50	—	k
Transadmittance Bandwidth (Magnitude) (R _L = 50 ohms) Carrier Input Port, V _C = 60 mV(rms) sine wave f _S = 1.0 kHz, 300 mV(rms) sine wave Signal Input Port, V _S = 300 mV(rms) sine wave V _C = 0.5 Vdc	8	8	BW3dB	—	300	—	—	300	—	MHz
				—	80	—	—	80	—	
Signal Gain V _S = 100 mV(rms), f = 1.0 kHz; V _C = 0.5 Vdc	10	3	A _{VS}	2.5	3.5	—	2.5	3.5	—	V/V
Single-Ended Input Impedance, Signal Port, f = 5.0 MHz Parallel Input Resistance Parallel Input Capacitance	6	—	r _{ip} c _{ip}	—	200	—	—	200	—	kΩ pF
				—	2.0	—	—	2.0	—	
Single-Ended Output Impedance, f = 10 MHz Parallel Output Resistance Parallel Output Capacitance	6	—	r _{op} c _{oo}	—	40	—	—	40	—	kΩ pF
				—	5.0	—	—	5.0	—	
Input Bias Current I _{BS} = $\frac{I_1 + I_4}{2}$; I _{BC} = $\frac{I_8 + I_{10}}{2}$	7	—	I _{BS} I _{BC}	—	12	25	—	12	30	μA
				—	12	25	—	12	30	
Input Offset Current I _{IOS} = I ₁ - I ₄ ; I _{IOC} = I ₈ - I ₁₀	7	—	I _{IOS} I _{IOC}	—	0.7	5.0	—	0.7	7.0	μA
				—	0.7	5.0	—	0.7	7.0	
Average Temperature Coefficient of Input Offset Current (T _A = -55°C to +125°C)	7	—	TC _{IOS}	—	2.0	—	—	2.0	—	nA/°C
Output Offset Current (I _{OS} - I _g)	7	—	I _{ool}	—	14	50	—	14	80	μA
Average Temperature Coefficient of Output Offset Current (T _A = -55°C to +125°C)	7	—	TC _{ool}	—	90	—	—	90	—	nA/°C
Common-Mode Input Swing, Signal Port, f _S = 1.0 kHz	9	4	CMV	—	5.0	—	—	5.0	—	Vp-p
Common-Mode Gain, Signal Port, f _S = 1.0 kHz, V _C = 0.5 Vdc	9	—	ACM	—	-85	—	—	-85	—	dB
Common-Mode Quiescent Output Voltage (Pin 6 or Pin 9)	10	—	V _{out}	—	8.0	—	—	8.0	—	Vp-p
Differential Output Voltage Swing Capability	10	—	V _{out}	—	8.0	—	—	8.0	—	Vp-p
Power Supply Current I _G + I ₁₂ I ₁₄	7	6	I _{CC} I _{EE}	—	2.0	3.0	—	2.0	4.0	mAdc
				—	3.0	4.0	—	3.0	5.0	
DC Power Dissipation	7	5	P _D	—	33	—	—	33	—	mW

MC1496, MC1596

GENERAL OPERATING INFORMATION

Carrier Feedthrough

Carrier feedthrough is defined as the output voltage at carrier frequency with only the carrier applied (signal voltage = 0).

Carrier null is achieved by balancing the currents in the differential amplifier by means of a bias trim potentiometer (R_1 of Figure 5).

Carrier Suppression

Carrier suppression is defined as the ratio of each sideband output to carrier output for the carrier and signal voltage levels specified.

Carrier suppression is very dependent on carrier input level, as shown in Figure 22. A low value of the carrier does not fully switch the upper switching devices, and results in lower signal gain, hence lower carrier suppression. A higher than optimum carrier level results in unnecessary device and circuit carrier feedthrough, which again degenerates the suppression figure. The MC1596 has been characterized with a 60 mV(rms) sine wave carrier input signal. This level provides optimum carrier suppression at carrier frequencies in the vicinity of 500 kHz, and is generally recommended for balanced modulator applications.

Carrier feedthrough is independent of signal level, V_S . Thus carrier suppression can be maximized by operating with large signal levels. However, a linear operating mode must be maintained in the signal-input transistor pair — or harmonics of the modulating signal will be generated and appear in the device output as spurious sidebands of the suppressed carrier. This requirement places an upper limit on input-signal amplitude (see Figure 20). Note also that an optimum carrier level is recommended in Figure 22 for good carrier suppression and minimum spurious sideband generation.

At higher frequencies circuit layout is very important in order to minimize carrier feedthrough. Shielding may be necessary in order to prevent capacitive coupling between the carrier input leads and the output leads.

Signal Gain and Maximum Input Level

Signal gain (single-ended) at low frequencies is defined as the voltage gain,

$$A_{VS} = \frac{V_O}{V_S} = \frac{R_L}{R_E + 2r_e} \quad \text{where } r_e = \frac{26 \text{ mV}}{I_S \text{ (mA)}}$$

A constant dc potential is applied to the carrier input terminals to fully switch two of the upper transistors "on" and two transistors "off" ($V_C = 0.5 \text{ Vdc}$). This in effect forms a cascode differential amplifier.

Linear operation requires that the signal input be below a critical value determined by R_E and the bias current I_S .

$$V_S \leq I_S R_E \text{ (Volts peak)}$$

Note that in the test circuit of Figure 10, V_S corresponds to a maximum value of 1 volt peak.

Common Mode Swing

The common-mode swing is the voltage which may be applied to both bases of the signal differential amplifier, without saturating the current sources or without saturating the differential amplifier itself by swinging it into the upper switching devices. This swing is variable depending on the particular circuit and biasing conditions chosen.

Power Dissipation

Power dissipation, P_D , within the integrated circuit package should be calculated as the summation of the voltage-current products at each port, i.e. assuming $V_{12} = V_6$, $I_5 = I_6 = I_{12}$ and ignoring base current, $P_D = 2 I_5 (V_6 - V_{14}) + I_5 V_5 - V_{14}$ where subscripts refer to pin numbers.

Design Equations

The following is a partial list of design equations needed to operate the circuit with other supply voltages and input conditions.

A. Operating Current

The internal bias currents are set by the conditions at pin 5. Assume:

$$I_5 = I_6 = I_{12},$$

$$I_5 < I_C \text{ for all transistors}$$

then:

$$R_5 = \frac{V - \phi}{I_5} - 500 \Omega \quad \text{where: } R_5 \text{ is the resistor between pin 5 and ground}$$

$$\phi = 0.75 \text{ V at } T_A = +25^\circ\text{C}$$

The MC1596 has been characterized for the condition $I_5 = 1.0 \text{ mA}$ and is the generally recommended value.

B. Common-Mode Quiescent Output Voltage

$$V_6 = V_{12} = V^+ - I_5 R_L$$

Biasing

The MC1596 requires three dc bias voltage levels which must be set externally. Guidelines for setting up these three levels include maintaining at least 2 volts collector-base bias on all transistors while not exceeding the voltages given in the absolute maximum rating table:

$$30 \text{ Vdc} \geq [(V_6, V_{12}) - (V_8, V_{10})] \geq 2 \text{ Vdc}$$

$$30 \text{ Vdc} \geq [(V_8, V_{10}) - (V_1, V_4)] \geq 2.7 \text{ Vdc}$$

$$30 \text{ Vdc} \geq [(V_1, V_4) - (V_5)] \geq 2.7 \text{ Vdc}$$

The foregoing conditions are based on the following approximations:

$$V_6 = V_{12}, V_8 = V_{10}, V_1 = V_4$$

Bias currents flowing into pins 1, 4, 8, and 10 are transistor base currents and can normally be neglected if external bias dividers are designed to carry 1.0 mA or more.

Transadmittance Bandwidth

Carrier transadmittance bandwidth is the 3 dB bandwidth of the device forward transadmittance as defined by:

$$\tau_{21C} = \frac{i_o \text{ (each sideband)}}{v_s \text{ (signal)}} \quad \left| \quad V_O = 0 \right.$$

Signal transadmittance bandwidth is the 3 dB bandwidth of the device forward transadmittance as defined by:

$$\tau_{21S} = \frac{i_o \text{ (signal)}}{v_s \text{ (signal)}} \quad \left| \quad V_C = 0.5 \text{ Vdc}, V_O = 0 \right.$$

MC1496, MC1596

Coupling and Bypass Capacitors

Capacitors C_1 and C_2 (Figure 5) should be selected for a reactance of less than $5.0\ \Omega$ at the carrier frequency.

Output Signal


The output signal is taken from Pins 6 and 12 either balanced or single-ended. Figure 11 shows the output levels of each of the two output sidebands resulting from variations in both the carrier and modulating signal inputs with a single-ended output connection.

Negative Supply

V_{EE} should be dc only. The insertion of an RF choke in series with V_{EE} can enhance the stability of the internal current sources.

Signal Port Stability

Under certain values of driving source impedance, oscillation may occur. In this event, an RC suppression network should be connected directly to each input using short leads. This will reduce the Q of the source-tuned circuits that cause the oscillation.



An alternate method for low-frequency applications is to insert a $1.0\ k\Omega$ resistor in series with the input (Pins 1, 4). In this case input current drift may cause serious degradation of carrier suppression.

TEST CIRCUITS

FIGURE 5 — CARRIER REJECTION AND SUPPRESSION





FIGURE 6 — INPUT-OUTPUT IMPEDANCE



NOTE: Shielding of input and output leads may be needed to properly perform these tests.

FIGURE 7 — BIAS AND OFFSET CURRENTS





FIGURE 8 — TRANSCONDUCTANCE BANDWIDTH



MC1496, MC1596

FIGURE 9 – COMMON MODE GAIN





FIGURE 10 – SIGNAL GAIN AND OUTPUT SWING



TYPICAL CHARACTERISTICS

Typical characteristics were obtained with circuit shown in Figure 5, $f_C = 500$ kHz (sine wave), $V_C = 60$ mV(rms), $f_S = 1$ kHz, $V_S = 300$ mV(rms), $T_A = +25^\circ\text{C}$ unless otherwise noted.

FIGURE 11 – SIDEBAND OUTPUT versus CARRIER LEVELS




FIGURE 12 – SIGNAL-PORT PARALLEL-EQUIVALENT INPUT RESISTANCE versus FREQUENCY




FIGURE 13 – SIGNAL-PORT PARALLEL-EQUIVALENT INPUT CAPACITANCE versus FREQUENCY





FIGURE 14 – SINGLE-ENDED OUTPUT IMPEDANCE versus FREQUENCY



MC1496, MC1596

TYPICAL CHARACTERISTICS (continued)

Typical characteristics were obtained with circuit shown in Figure 5. $f_c = 500$ kHz (sine wave), $V_C = 60$ mV(rms), $f_s = 1$ kHz, $V_S = 300$ mV(rms), $T_A = +25^\circ\text{C}$ unless otherwise noted.

FIGURE 15 – SIDEBAND AND SIGNAL PORT TRANSMITTANCES versus FREQUENCY




FIGURE 16 – CARRIER SUPPRESSION versus TEMPERATURE




FIGURE 17 – SIGNAL-PORT FREQUENCY RESPONSE




FIGURE 18 – CARRIER SUPPRESSION versus FREQUENCY




FIGURE 19 – CARRIER FEEDTHROUGH versus FREQUENCY





FIGURE 20 – SIDEBAND HARMONIC SUPPRESSION versus INPUT SIGNAL LEVEL



MC1496, MC1596

FIGURE 21 – SUPPRESSION OF CARRIER HARMONIC SIDEBANDS versus CARRIER FREQUENCY





FIGURE 22 — CARRIER SUPPRESSION
versus CARRIER INPUT LEVEL



OPERATIONS INFORMATION

The MC1596/MC1496, a monolithic balanced modulator circuit, is shown in Figure 23.

This circuit consists of an upper quad differential amplifier driven by a standard differential amplifier with dual current sources. The output collectors are cross-coupled so that full-wave balanced multiplication of the two input voltages occurs. That is, the output signal is a constant times the product of the two input signals.

Mathematical analysis of linear ac signal multiplication indicates that the output spectrum will consist of only the sum and difference of the two input frequencies. Thus, the device may be used as a balanced modulator, doubly balanced mixer, product detector, frequency doubler, and other applications requiring these particular output signal characteristics.

The lower differential amplifier has its emitters connected to the package pins so that an external emitter resistance may be used. Also, external load resistors are employed at the device output.

Signal Levels

The upper quad differential amplifier may be operated either in a linear or a saturated mode. The lower differential amplifier is operated in a linear mode for most applications.

For low-level operation at both input ports, the output signal will contain sum and difference frequency components and have an amplitude which is a function of the product of the input signal amplitudes.

For high-level operation at the carrier input port and linear operation at the modulating signal port, the output signal will contain sum and difference frequency components of the modulating signal frequency and the fundamental and odd harmonics of the carrier frequency. The output amplitude will be a constant times the modulating signal amplitude. Any amplitude variations in the carrier signal will not appear in the output.

FIGURE 23 – CIRCUIT SCHEMATIC





FIGURE 24 – TYPICAL MODULATOR CIRCUIT



MC1496, MC1596

The linear signal handling capabilities of a differential amplifier are well defined. With no emitter degeneration, the maximum input voltage for linear operation is approximately 25 mV peak. Since the upper differential amplifier has its emitters internally connected, this voltage applies to the carrier input port for all conditions.

Since the lower differential amplifier has provisions for an external emitter resistance, its linear signal handling range may be adjusted by the user. The maximum input voltage for linear operation may be approximated from the following expression:

$$V \sim (I_S) (R_E) \text{ volts peak.}$$

This expression may be used to compute the minimum value of R_E for a given input voltage amplitude.

FIGURE 25 - TABLE 1
VOLTAGE GAIN AND OUTPUT FREQUENCIES

Carrier Input Signal (V_C)	Approximate Voltage Gain	Output Signal Frequency(s)
Low-level dc	$\frac{R_L V_C}{2(R_E + 2r_e) \left(\frac{KT}{q}\right)}$	f_M
High-level dc	$\frac{R_L}{R_E + 2r_e}$	f_M
Low-level ac	$\frac{R_L V_C(rms)}{2 \sqrt{2} \left(\frac{KT}{q}\right) (R_E + 2r_e)}$	$f_C \pm f_M$
High-level ac	$\frac{0.637 R_L}{R_E + 2r_e}$	$f_C \pm f_M, 3f_C \pm f_M, 5f_C \pm f_M, \dots$

The gain from the modulating signal input port to the output is the MC1596/MC1496 gain parameter which is most often of interest to the designer. This gain has significance only when the lower differential amplifier is operated in a linear mode, but this includes most applications of the device.

As previously mentioned, the upper quad differential amplifier may be operated either in a linear or a saturated mode. Approximate gain expressions have been developed for the MC1596/MC1496 for a low-level modulating signal input and the following carrier input conditions:

- 1) Low-level dc
- 2) High-level dc
- 3) Low-level ac
- 4) High-level ac

These gains are summarized in Table 1, along with the frequency components contained in the output signal.

NOTES:

- 1. Low-level Modulating Signal, V_M , assumed in all cases. V_C is Carrier Input Voltage.
- 2. When the output signal contains multiple frequencies, the gain expression given is for the output amplitude of each of the two desired outputs, $f_C + f_M$ and $f_C - f_M$.
- 3. All gain expressions are for a single-ended output. For a differential output connection, multiply each expression by two.
- 4. R_L = Load resistance.
- 5. R_E = Emitter resistance between pins 2 and 3.
- 6. r_e = Transistor dynamic emitter resistance, at +25°C:

$$r_e \approx \frac{26 \text{ mV}}{I_S \text{ (mA)}}$$

- 7. K = Boltzmann's Constant, T = temperature in degrees Kelvin, q = the charge on an electron.

$$\frac{KT}{q} \approx 26 \text{ mV at room temperature}$$

APPLICATIONS INFORMATION

Double sideband suppressed carrier modulation is the basic application of the MC1596/MC1496. The suggested circuit for this application is shown on the front page of this data sheet.

In some applications, it may be necessary to operate the MC1596/MC1496 with a single dc supply voltage instead of dual supplies. Figure 26 shows a balanced modulator designed for operation with a single +12 Vdc supply. Performance of this circuit is similar to that of the dual supply modulator.

AM Modulator

The circuit shown in Figure 27 may be used as an amplitude modulator with a minor modification.

All that is required to shift from suppressed carrier to AM operation is to adjust the carrier null potentiometer for the proper amount of carrier insertion in the output signal.

However, the suppressed carrier null circuitry as shown in Figure 27 does not have sufficient adjustment range. Therefore, the modulator may be modified for AM operation by changing two resistor values in the null circuit as shown in Figure 28.

Product Detector

The MC1596/MC1496 makes an excellent SSB product detector (see Figure 29).

This product detector has a sensitivity of 3.0 microvolts and a dynamic range of 90 dB when operating at an intermediate frequency of 9 MHz.

The detector is broadband for the entire high frequency range. For operation at very low intermediate frequencies down to 50 kHz the 0.1 μF capacitors on pins 8 and 10 should be increased to 1.0 μF . Also, the output filter at pin 12 can be tailored to a specific intermediate frequency and audio amplifier input impedance.

As in all applications of the MC1596/MC1496, the emitter resistance between pins 2 and 3 may be increased or decreased to adjust circuit gain, sensitivity, and dynamic range.

This circuit may also be used as an AM detector by introducing carrier signal at the carrier input and an AM signal at the SSB input.

The carrier signal may be derived from the intermediate frequency signal or generated locally. The carrier signal may be introduced with or without modulation, provided its level is sufficiently high to saturate the upper quad differential amplifier. If the carrier signal is modulated, a 300 mV(rms) input level is recommended.

MC1496, MC1596

Doubly Balanced Mixer

The MC1596/MC1496 may be used as a doubly balanced mixer with either broadband or tuned narrow band input and output networks.

The local oscillator signal is introduced at the carrier input port with a recommended amplitude of 100 mV(rms).

Figure 30 shows a mixer with a broadband input and a tuned output.

Frequency Doubler

The MC1596/MC1496 will operate as a frequency doubler by introducing the same frequency at both input ports.

Figures 31 and 32 show a broadband frequency doubler and a tuned output very high frequency (VHF) doubler, respectively.

Phase Detection and FM Detection

The MC1596/MC1496 will function as a phase detector. High-level input signals are introduced at both inputs. When both inputs are at the same frequency the MC1596/MC1496 will deliver an output which is a function of the phase difference between the two input signals.

An FM detector may be constructed by using the phase detector principle. A tuned circuit is added at one of the inputs to cause the two input signals to vary in phase as a function of frequency. The MC1596/MC1496 will then provide an output which is a function of the input signal frequency.

TYPICAL APPLICATIONS

FIGURE 26 — BALANCED MODULATOR
(+12 Vdc SINGLE SUPPLY)




FIGURE 27 — BALANCED MODULATOR-DEMODULATOR




FIGURE 28 — AM MODULATOR CIRCUIT





FIGURE 29 — PRODUCT DETECTOR
(+12 Vdc SINGLE SUPPLY)



MC1496, MC1596

FIGURE 30 — DOUBLY BALANCED MIXER
(BROADBAND INPUTS, 9.0 MHz TUNED OUTPUT)




FIGURE 31 — LOW-FREQUENCY DOUBLER






FIGURE 32 — 150 to 300 MHz DOUBLER



DEFINITIONS

- | | |
|--|---|
| f_c CARRIER FUNDAMENTAL | $f_c \pm n f_s$ FUNDAMENTAL CARRIER SIDE BAND HARMONICS |
| f_s MODULATING SIGNAL | $n f_c$ CARRIER HARMONICS |
| $f_c \pm f_s$ FUNDAMENTAL CARRIER SIDE BANDS | $n f_c \pm n f_s$ CARRIER HARMONIC SIDE BANDS |

Dual 4-Stage Binary Ripple Counter High-Performance Silicon-Gate CMOS

The MC54/74HC393 is identical in pinout to the LS393. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.

This device consists of two independent 4-bit binary ripple counters with parallel outputs from each counter stage. A $\rightarrow 256$ counter can be obtained by cascading the two binary counters.


Internal flip-flops are triggered by high-to-low transitions of the clock input. Reset for the counters is asynchronous and active-high. State changes of the Q outputs do not occur simultaneously because of internal ripple delays. Therefore, decoded output signals are subject to decoding spikes and should not be used as clocks or as strobes except when gated with the Clock of the HC393.

- Output Drive Capability: 10 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS, and TTL
- Operating Voltage Range: 2 to 6 V
- Low Input Current: 1 μ A
- High Noise Immunity Characteristic of CMOS Devices
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Chip Complexity: 236 FETs or 59 Equivalent Gates

MC54/74HC393



J SUFFIX
 CERAMIC
 CASE 632-08



N SUFFIX
 PLASTIC
 CASE 646-06




D SUFFIX
 SOIC
 CASE 751A-02

ORDERING INFORMATION

MC74HCXXD SOIC
 MC74HCXXN Plastic
 MC54HCXXJ Ceramic

$T_A = -55^\circ$ to 125°C for all packages.
 Dimensions in Chapter 6.

LOGIC DIAGRAM



PIN ASSIGNMENT

Clock a	1	14	VCC
Reset a	2	13	Clock b
Q1 _a	3	12	Reset b
Q2 _a	4	11	Q1 _b
Q3 _a	5	10	Q2 _b
Q4 _a	6	9	Q3 _b
GND	7	8	Q4 _b

FUNCTION TABLE

Inputs		Outputs
Clock	Reset	
X	H	L
H	L	No Change
L	L	No Change
	L	No Change
	L	Advance to Next State

MC54/74HC393

MAXIMUM RATINGS*

Symbol	Parameter	Value	Unit
V _{CC}	DC Supply Voltage (Referenced to GND)	-0.5 to +7.0	V
V _{in}	DC Input Voltage (Referenced to GND)	-1.5 to V _{CC} + 1.5	V
V _{out}	DC Output Voltage (Referenced to GND)	-0.5 to V _{CC} + 0.5	V
I _{in}	DC Input Current, per Pin	± 20	mA
I _{out}	DC Output Current, per Pin	± 25	mA
I _{CC}	DC Supply Current, V _{CC} and GND Pins	± 50	mA
P _D	Power Dissipation in Still Air, Plastic or Ceramic DIP† SOIC Package†	750 500	mW
T _{stg}	Storage Temperature	-65 to +150	°C
T _L	Lead Temperature, 1 mm from Case for 10 Seconds (Plastic DIP) (Ceramic DIP)	260 300	°C

*Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the Recommended Operating Conditions.

†Derating - Plastic DIP: -10 mW/°C from 65° to 125°C

Ceramic DIP: -10 mW/°C from 100° to 125°C

SOIC Package: -7 mW/°C from 65° to 125°C

For high frequency or heavy load considerations, see Chapter 4.

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V_{in} and V_{out} should be constrained to the range GND ≤ (V_{in} or V_{out}) ≤ V_{CC}. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or V_{CC}). Unused outputs must be left open.

RECOMMENDED OPERATING CONDITIONS

RECOMMENDED OPERATING CONDITIONS					
Symbol	Parameter	Min	Max	Unit	
V _{CC}	DC Supply Voltage (Referenced to GND)	2.0	6.0	V	
V _{in} , V _{out}	DC Input Voltage, Output Voltage (Referenced to GND)	0	V _{CC}	V	
T _A	Operating Temperature, All Package Types	-55	+125	°C	
t _r , t _f	Input Rise and Fall Time (Figure 1)	V _{CC} = 2.0 V V _{CC} = 4.5 V V _{CC} = 6.0 V	0 0 0	1000 500 400	ns

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

Symbol	Parameter	Test Conditions	V _{CC} V	Guaranteed Limit			Unit
				25°C to -55°C	≤ 85°C	≤ 125°C	
V _{IH}	Minimum High-Level Input Voltage	V _{out} = 0.1 V or V _{CC} - 0.1 V I _{out} ≤ 20 μA	2.0	1.5	1.5	1.5	V
			4.5	3.15	3.15	3.15	
			6.0	4.2	4.2	4.2	
V _{IL}	Maximum Low-Level Input Voltage	V _{out} = 0.1 V or V _{CC} - 0.1 V I _{out} ≤ 20 μA	2.0	0.3	0.3	0.3	V
			4.5	0.9	0.9	0.9	
			6.0	1.2	1.2	1.2	
V _{OH}	Minimum High-Level Output Voltage	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 20 μA	2.0	1.9	1.9	1.9	V
			4.5	4.4	4.4	4.4	
			6.0	5.9	5.9	5.9	
		V _{in} = V _{IH} or V _{IL} I _{out} ≤ 4.0 mA I _{out} ≤ 5.2 mA	4.5	3.98	3.84	3.70	V
			6.0	5.48	5.34	5.20	
V _{OL}	Maximum Low-Level Output Voltage	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 20 μA	2.0	0.1	0.1	0.1	V
			4.5	0.1	0.1	0.1	
			6.0	0.1	0.1	0.1	
		V _{in} = V _{IH} or V _{IL} I _{out} ≤ 4.0 mA I _{out} ≤ 5.2 mA	4.5	0.26	0.33	0.40	V
			6.0	0.26	0.33	0.40	
I _{in}	Maximum Input Leakage Current	V _{in} = V _{CC} or GND	6.0	± 0.1	± 1.0	± 1.0	μA
I _{CC}	Maximum Quiescent Supply Current (per Package)	V _{in} = V _{CC} or GND I _{out} = 0 μA	6.0	8	80	160	μA

NOTE: Information on typical parametric values can be found in Chapter 4.

MC54/74HC393

AC ELECTRICAL CHARACTERISTICS (C_L = 50 pF, Input t_r = t_f = 6 ns)

Symbol	Parameter	V _{CC} V	Guaranteed Limit			Unit
			25°C to -55°C	≤85°C	≤125°C	
f _{max}	Maximum Clock Frequency (50% Duty Cycle) (Figures 1 and 3)	2.0 4.5 6.0	5.4 27 32	4.4 22 26	3.6 18 21	MHz
t _{PLH} , t _{PHL}	Maximum Propagation Delay, Clock to Q1 (Figures 1 and 3)	2.0 4.5 6.0	120 24 20	150 30 26	180 36 31	ns
t _{PLH} , t _{PHL}	Maximum Propagation Delay, Clock to Q2 (Figures 1 and 3)	2.0 4.5 6.0	190 38 32	240 48 41	285 57 48	ns
t _{PLH} , t _{PHL}	Maximum Propagation Delay, Clock to Q3 (Figures 1 and 3)	2.0 4.5 6.0	240 48 41	300 60 51	360 72 61	ns
t _{PLH} , t _{PHL}	Maximum Propagation Delay, Clock to Q4 (Figures 1 and 3)	2.0 4.5 6.0	290 58 49	365 73 62	435 87 74	ns
t _{PHL}	Maximum Propagation Delay, Reset to any Q (Figures 2 and 3)	2.0 4.5 6.0	165 33 28	205 41 35	250 50 43	ns
t _{TLH} , t _{THL}	Maximum Output Transition Time, Any Output (Figures 1 and 3)	2.0 4.5 6.0	75 15 13	95 19 16	110 22 19	ns
C _{in}	Maximum Input Capacitance	—	10	10	10	pF

NOTES:

1. For propagation delays with loads other than 50 pF, see Chapter 4.
2. Information on typical parametric values can be found in Chapter 4.

C _{PD}	Power Dissipation Capacitance (Per Counter) Used to determine the no-load dynamic power consumption: $P_D = C_{PD} V_{CC}^2 f + I_{CC} V_{CC}$ For load considerations, see Chapter 4.	Typical @ 25°C, V _{CC} = 5.0 V	pF
		40	

TIMING REQUIREMENTS (Input t_r = t_f = 6 ns)

Symbol	Parameter	V _{CC} V	Guaranteed Limit			Unit
			25°C to -55°C	≤85°C	≤125°C	
t _{rec}	Minimum Recovery Time, Reset Inactive to Clock (Figure 2)	2.0 4.5 6.0	50 10 9	65 13 11	75 15 13	ns
t _w	Minimum Pulse Width, Clock (Figure 1)	2.0 4.5 6.0	80 16 14	100 20 17	120 24 20	ns
t _w	Minimum Pulse Width, Reset (Figure 2)	2.0 4.5 6.0	125 25 21	155 31 26	190 38 32	ns
t _r , t _f	Maximum Input Rise and Fall Times (Figure 1)	2.0 4.5 6.0	1000 500 400	1000 500 400	1000 500 400	ns

NOTE: Information on typical parametric values can be found in Chapter 4.

MC54/74HC393

PIN DESCRIPTIONS

INPUTS

CLOCK (PINS 1, 13) — Clock input. The internal flip-flops are toggled and the counter state advances on high-to-low transitions of the clock input.

CONTROL INPUTS

RESET (PINS 2, 12) — Active-high, asynchronous reset. A

separate reset is provided for each counter. A high at the Reset input prevents counting and forces all four outputs low.

OUTPUTS

Q1, Q2, Q3, Q4 (PINS 3, 4, 5, 6, 8, 9, 10, 11) — Parallel binary outputs. Q4 is the most significant bit.

SWITCHING WAVEFORMS




Figure 1.





Figure 2.

EXPANDED LOGIC DIAGRAM




* Includes all probe and jig capacitance.

Figure 3. Test Circuit

MC54/74HC393

TIMING DIAGRAM



COUNT SEQUENCE

Count	Outputs			
	Q4	Q3	Q2	Q1
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H
10	H	L	H	L
11	H	L	H	H
12	H	H	L	L
13	H	H	L	H
14	H	H	H	L
15	H	H	H	H



LF351 Wide Bandwidth JFET Input Operational Amplifier

General Description

The LF351 is a low cost high speed JFET input operational amplifier with an internally trimmed input offset voltage (BI-FET IITM technology). The device requires a low supply current and yet maintains a large gain bandwidth product and a fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF351 is pin compatible with the standard LM741 and uses the same offset voltage adjustment circuitry. This feature allows designers to immediately upgrade the overall performance of existing LM741 designs.


The LF351 may be used in applications such as high speed integrators, fast D/A converters, sample-and-hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The device has low noise and offset voltage drift, but for applications where these requirements are critical, the LF356 is recommended. If maximum supply

current is important, however, the LF351 is the better choice.

Features


■ Internally trimmed offset voltage	10 mV
■ Low input bias current	50 pA
■ Low input noise voltage	25 nV/√Hz
■ Low input noise current	0.01 pA/√Hz
■ Wide gain bandwidth	4 MHz
■ High slew rate	13 V/μs
■ Low supply current	1.8 mA
■ High input impedance	1012Ω
■ Low total harmonic distortion $A_V = 10$, $R_L = 10k$, $V_O = 20$ Vp-p, BW = 20 Hz–20 kHz	<0.02%
■ Low 1/f noise corner	50 Hz
■ Fast settling time to 0.01%	2 μs

Typical Connection



TL/H/5648-11


Simplified Schematic



TL/H/5648-12

Connection Diagrams

Dual-In-Line Package



TL/H/5648-13

Order Number LF351M or LF351N
See NS Package Number M08A or N08E

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	$\pm 18V$
Power Dissipation (Notes 1 and 6)	670 mW
Operating Temperature Range	$0^{\circ}C$ to $+70^{\circ}C$
$T_{J(MAX)}$	$115^{\circ}C$
Differential Input Voltage	$\pm 30V$
Input Voltage Range (Note 2)	$\pm 15V$
Output Short Circuit Duration	Continuous
Storage Temperature Range	$-65^{\circ}C$ to $+150^{\circ}C$
Lead Temp. (Soldering, 10 sec.)	
Metal Can	$300^{\circ}C$
DIP	$260^{\circ}C$

θ_{JA}	N Package	$120^{\circ}C/W$
	M Package	TBD
Soldering Information		
	Dual-In-Line Package	
	Soldering (10 sec.)	$260^{\circ}C$
	Small Outline Package	
	Vapor Phase (60 sec.)	$215^{\circ}C$
	Infrared (15 sec.)	$220^{\circ}C$

See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.

ESD rating to be determined.

DC Electrical Characteristics (Note 3)

Symbol	Parameter	Conditions	LF351			Units
			Min	Typ	Max	
V_{OS}	Input Offset Voltage	$R_S = 10\text{ k}\Omega$, $T_A = 25^{\circ}C$ Over Temperature		5	10 13	mV mV
$\Delta V_{OS}/\Delta T$	Average TC of Input Offset Voltage	$R_S = 10\text{ k}\Omega$		10		$\mu V/^{\circ}C$
I_{OS}	Input Offset Current	$T_J = 25^{\circ}C$, (Notes 3, 4) $T_J \leq 70^{\circ}C$		25	100 4	pA nA
I_B	Input Bias Current	$T_J = 25^{\circ}C$, (Notes 3, 4) $T_J \leq \pm 70^{\circ}C$		50	200 8	pA nA
R_{IN}	Input Resistance	$T_J = 25^{\circ}C$		10^{12}		Ω
A_{VOL}	Large Signal Voltage Gain	$V_S = \pm 15V$, $T_A = 25^{\circ}C$ $V_O = \pm 10V$, $R_L = 2\text{ k}\Omega$ Over Temperature	25 15	100		V/mV V/mV
V_O	Output Voltage Swing	$V_S = \pm 15V$, $R_L = 10\text{ k}\Omega$	± 12	± 13.5		V
V_{CM}	Input Common-Mode Voltage Range	$V_S = \pm 15V$	± 11	+15 -12		V V
CMRR	Common-Mode Rejection Ratio	$R_S \leq 10\text{ k}\Omega$	70	100		dB
PSRR	Supply Voltage Rejection Ratio	(Note 5)	70	100		dB
I_S	Supply Current			1.8	3.4	mA

LF351

AC Electrical Characteristics (Note 3)

Symbol	Parameter	Conditions	LF351			Units
			Min	Typ	Max	
SR	Slew Rate	$V_S = \pm 15V, T_A = 25^\circ C$		13		V/ μs
GBW	Gain Bandwidth Product	$V_S = \pm 15V, T_A = 25^\circ C$		4		MHz
e_n	Equivalent Input Noise Voltage	$T_A = 25^\circ C, R_S = 100\Omega, f = 1000 \text{ Hz}$		25		nV/ $\sqrt{Hz}$
i_n	Equivalent Input Noise Current	$T_i = 25^\circ C, f = 1000 \text{ Hz}$		0.01		pA/ $\sqrt{Hz}$

Note 1: For operating at elevated temperature, the device must be derated based on the thermal resistance, θ_{JA} .

Note 2: Unless otherwise specified the absolute maximum negative input voltage is equal to the negative power supply voltage.

Note 3: These specifications apply for $V_S = \pm 15V$ and $0^\circ C \leq T_A \leq +70^\circ C$. V_{OS} , I_B and I_{OS} are measured at $V_{CM} = 0$.













Note 4: The input bias currents are junction leakage currents which approximately double for every $10^\circ C$ increase in the junction temperature, T_j . Due to the limited production test time, the input bias currents measured are correlated to junction temperature. In normal operation the junction temperature rises above the ambient temperature as a result of internal power dissipation, P_D . $T_j = T_A + \theta_{JA} P_D$ where θ_{JA} is the thermal resistance from junction to ambient. Use of a heat sink is recommended if input bias current is to be kept to a minimum.

Note 5: Supply voltage rejection ratio is measured for both supply magnitudes increasing or decreasing simultaneously in accordance with common practice. From $\pm 15V$ to $\pm 5V$.

Note 6: Max. Power Dissipation is defined by the package characteristics. Operating the part near the Max. Power Dissipation may cause the part to operate outside guaranteed limits.












Typical Performance Characteristics








TL/H/5648-2

Typical Performance Characteristics (Continued)



Pulse Response



Application Hints

The LF351 is an op amp with an internally trimmed input offset voltage and JFET input devices (BI-FET II™). These JFETs have large reverse breakdown voltages from gate to source and drain eliminating the need for clamps across the inputs. Therefore, large differential input voltages can easily be accommodated without a large increase in input current. The maximum differential input voltage is independent of the supply voltages. However, neither of the input voltages should be allowed to exceed the negative supply as this will

cause large currents to flow which can result in a destroyed unit.

- Exceeding the negative common-mode limit on either input will force the output to a high state, potentially causing a reversal of phase to the output.
- Exceeding the negative common-mode limit on both inputs will force the amplifier output to a high state. In neither case does a latch occur since raising the input back within the

Application Hints (Continued)

common-mode range again puts the input stage and thus the amplifier in a normal operating mode.

Exceeding the positive common-mode limit on a single input will not change the phase of the output; however, if both inputs exceed the limit, the output of the amplifier will be forced to a high state.

The amplifier will operate with a common-mode input voltage equal to the positive supply; however, the gain bandwidth and slew rate may be decreased in this condition. When the negative common-mode voltage swings to within 3V of the negative supply, an increase in input offset voltage may occur.

The LF351 is biased by a zener reference which allows normal circuit operation on $\pm 4V$ power supplies. Supply voltages less than these may result in lower gain bandwidth and slew rate.

The LF351 will drive a $2\text{ k}\Omega$ load resistance to $\pm 10V$ over the full temperature range of 0°C to $+70^\circ\text{C}$. If the amplifier is forced to drive heavier load currents, however, an increase in input offset voltage may occur on the negative voltage swing and finally reach an active current limit on both positive and negative swings.


Precautions should be taken to ensure that the power supply for the integrated circuit never becomes reversed in polarity or that the unit is not inadvertently installed back-

wards in a socket as an unlimited current surge through the resulting forward diode within the IC could cause fusing of the internal conductors and result in a destroyed unit.

As with most amplifiers, care should be taken with lead dress, component placement and supply decoupling in order to ensure stability. For example, resistors from the output to an input should be placed with the body close to the input to minimize "pick-up" and maximize the frequency of the feedback pole by minimizing the capacitance from the input to ground.

A feedback pole is created when the feedback around any amplifier is resistive. The parallel resistance and capacitance from the input of the device (usually the inverting input) to AC ground set the frequency of the pole. In many instances the frequency of this pole is much greater than the expected 3 dB frequency of the closed loop gain and consequently there is negligible effect on stability margin. However, if the feedback pole is less than approximately 6 times the expected 3 dB frequency a lead capacitor should be placed from the output to the input of the op amp. The value of the added capacitor should be such that the RC time constant of this capacitor and the resistance it parallels is greater than or equal to the original feedback pole time constant.


Detailed Schematic



TL/H/5648-9


Typical Applications

Supply Current Indicator/Limiter




• V_{OUT} switches high when $R_S I_S > V_D$

Hi-Z_{IN} Inverting Amplifier




Parasitic input capacitance $C_1 \approx (3 \text{ pF for LF351 plus any additional layout capacitance})$ interacts with feedback elements and creates undesirable high frequency pole. To compensate, add C_2 such that: $R_2 C_2 \approx R_1 C_1$.

Ultra-Low (or High) Duty Cycle Pulse Generator




• $V_{OUT \text{ HIGH}} \approx R_1 C \ln \frac{4.8 - 2V_S}{4.8 - V_S}$
 • $V_{OUT \text{ LOW}} \approx R_2 C \ln \frac{2V_S - 7.8}{V_S - 7.8}$
 where $V_S = V^+ + |V^-|$
 *low leakage capacitor

Long Time Integrator



*Low leakage capacitor
 • 50K pol used for less sensitive V_{OS} adjust

TL/H/5648-10



LF353 Wide Bandwidth Dual JFET Input Operational Amplifier

General Description


These devices are low cost, high speed, dual JFET input operational amplifiers with an internally trimmed input offset voltage (BI-FET II™ technology). They require low supply current yet maintain a large gain bandwidth product and fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF353 is pin compatible with the standard LM1558 allowing designers to immediately upgrade the overall performance of existing LM1558 and LM358 designs.

These amplifiers may be used in applications such as high speed integrators, fast D/A converters, sample and hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The devices also exhibit low noise and offset voltage drift.

Features


■ Internally trimmed offset voltage	10 mV
■ Low input bias current	50pA
■ Low input noise voltage	25 nV/√Hz
■ Low input noise current	0.01 pA/√Hz
■ Wide gain bandwidth	4 MHz
■ High slew rate	13 V/μs
■ Low supply current	3.6 mA
■ High input impedance	10 ¹² Ω
■ Low total harmonic distortion A _V = 10, RL = 10k, V _O = 20Vp-p, BW = 20 Hz-20 kHz	<0.02%
■ Low 1/f noise corner	50 Hz
■ Fast settling time to 0.01%	2 μs

Typical Connection




Connection Diagrams

Metal Can Package (Top View)




Order Number LF353H
See NS Package Number H08A

Simplified Schematic



Dual-In-Line Package (Top View)



Order Number LF353M or LF353N
See NS Package Number M08A or N08E

TL/H/5649-1

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	$\pm 18V$
Power Dissipation	(Note 1)
Operating Temperature Range	$0^{\circ}C$ to $+70^{\circ}C$
T_J (MAX)	$150^{\circ}C$
Differential Input Voltage	$\pm 30V$
Input Voltage Range (Note 2)	$\pm 15V$
Output Short Circuit Duration	Continuous
Storage Temperature Range	$-65^{\circ}C$ to $+150^{\circ}C$

Lead Temp. (Soldering, 10 sec.)	$260^{\circ}C$
Soldering information	
Dual-In-Line Package	
Soldering (10 sec.)	$260^{\circ}C$
Small Outline Package	
Vapor Phase (60 sec.)	$215^{\circ}C$
Infrared (15 sec.)	$220^{\circ}C$

See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.

ESD Tolerance (Note 7)	$1700V$
θ_{JA} M Package	TBD

DC Electrical Characteristics (Note 4)

Symbol	Parameter	Conditions	LF353			Units
			Min	Typ	Max	
V_{OS}	Input Offset Voltage	$R_S = 10k\Omega$, $T_A = 25^{\circ}C$ Over Temperature		5	10 13	mV mV
$\Delta V_{OS}/\Delta T$	Average TC of Input Offset Voltage	$R_S = 10k\Omega$		10		$\mu V/^{\circ}C$
I_{OS}	Input Offset Current	$T_J = 25^{\circ}C$, (Notes 4, 5) $T_J \leq 70^{\circ}C$		25	100 4	pA nA
I_B	Input Bias Current	$T_J = 25^{\circ}C$, (Notes 4, 5) $T_J \leq 70^{\circ}C$		50	200 8	pA nA
R_{IN}	Input Resistance	$T_J = 25^{\circ}C$		10^{12}		Ω
A_{VOL}	Large Signal Voltage Gain	$V_S = \pm 15V$, $T_A = 25^{\circ}C$ $V_O = \pm 10V$, $R_L = 2k\Omega$ Over Temperature	25 15	100		V/mV V/mV
V_O	Output Voltage Swing	$V_S = \pm 15V$, $R_L = 10k\Omega$	± 12	± 13.5		V
V_{CM}	Input Common-Mode Voltage Range	$V_S = \pm 15V$	± 11	$+15$ -12		V V
CMRR	Common-Mode Rejection Ratio	$R_S \leq 10k\Omega$	70	100		dB
PSRR	Supply Voltage Rejection Ratio	(Note 6)	70	100		dB
I_S	Supply Current			3.6	6.5	mA

AC Electrical Characteristics (Note 4)

Symbol	Parameter	Conditions	LF353			Units
			Min	Typ	Max	
	Amplifier to Amplifier Coupling	$T_A = 25^{\circ}C$, $f = 1Hz - 20kHz$ (Input Referred)		~ 120		dB
SR	Slew Rate	$V_S = \pm 15V$, $T_A = 25^{\circ}C$	8.0	13		V/ μs
GBW	Gain Bandwidth Product	$V_S = \pm 15V$, $T_A = 25^{\circ}C$	2.7	4		MHz
e_n	Equivalent Input Noise Voltage	$T_A = 25^{\circ}C$, $R_S = 100\Omega$, $f = 1000Hz$		16		nV/ $\sqrt{Hz}$
i_n	Equivalent Input Noise Current	$T_J = 25^{\circ}C$, $f = 1000Hz$		0.01		pA/ $\sqrt{Hz}$

Note 1: For operating at elevated temperatures, the device must be derated based on a thermal resistance of $115^{\circ}C/W$ typ junction to ambient for the N package, and $158^{\circ}C/W$ typ junction to ambient for the H package.

Note 2: Unless otherwise specified the absolute maximum negative input voltage is equal to the negative power supply voltage.

Note 3: The power dissipation limit, however, cannot be exceeded.













Note 4: These specifications apply for $V_S = \pm 15V$ and $0^{\circ}C \leq T_A \leq +70^{\circ}C$. V_{OS} , I_B and I_{OS} are measured at $V_{CM} = 0$.

Note 5: The input bias currents are junction leakage currents which approximately double for every $10^{\circ}C$ increase in the junction temperature, T_J . Due to the limited production test time, the input bias currents measured are correlated to junction temperature. In normal operation the junction temperature rises above the ambient temperature as a result of internal power dissipation, P_D . $T_J = T_A + \theta_{JA} P_D$ where θ_{JA} is the thermal resistance from junction to ambient. Use of a heat sink is recommended if input bias current is to be kept to a minimum.










Note 6: Supply voltage rejection ratio is measured for both supply magnitudes increasing or decreasing simultaneously in accordance with common practice. $V_S = \pm 6V$ to $\pm 15V$.

Note 7: Human body model, $1.5k\Omega$ in series with $100pF$.

Typical Performance Characteristics




Typical Performance Characteristics (Continued)




TL/H/5649-3

Pulse Response


Small Signaling Inverting





Small Signal Non-Inverting



Large Signal Inverting



Large Signal Non-Inverting

Current Limit ($R_L = 100\Omega$)

Application Hints

These devices are op amps with an internally trimmed input offset voltage and JFET input devices (BI-FET II). These JFETs have large reverse breakdown voltages from gate to source and drain eliminating the need for clamps across the inputs. Therefore, large differential input voltages can easily be accommodated without a large increase in input current. The maximum differential input voltage is independent of the supply voltages. However, neither of the input voltages should be allowed to exceed the negative supply as this will cause large currents to flow which can result in a destroyed unit.

Exceeding the negative common-mode limit on either input will force the output to a high state, potentially causing a reversal of phase to the output. Exceeding the negative common-mode limit on both inputs will force the amplifier output to a high state. In neither case does a latch occur since raising the input back within the common-mode range again puts the input stage and thus the amplifier in a normal operating mode.

Application Hints (Continued)

Exceeding the positive common-mode limit on a single input will not change the phase of the output; however, if both inputs exceed the limit, the output of the amplifier will be forced to a high state.

The amplifiers will operate with a common-mode input voltage equal to the positive supply; however, the gain bandwidth and slew rate may be decreased in this condition. When the negative common-mode voltage swings to within 3V of the negative supply, an increase in input offset voltage may occur.

Each amplifier is individually biased by a zener reference which allows normal circuit operation on $\pm 6V$ power supplies. Supply voltages less than these may result in lower gain bandwidth and slew rate.

The amplifiers will drive a 2 k Ω load resistance to $\pm 10V$ over the full temperature range of 0°C to +70°C. If the amplifier is forced to drive heavier load currents, however, an increase in input offset voltage may occur on the negative voltage swing and finally reach an active current limit on both positive and negative swings.


Precautions should be taken to ensure that the power supply for the integrated circuit never becomes reversed in polarity or that the unit is not inadvertently installed backwards

in a socket as an unlimited current surge through the resulting forward diode within the IC could cause fusing of the internal conductors and result in a destroyed unit.

As with most amplifiers, care should be taken with lead dress, component placement and supply decoupling in order to ensure stability. For example, resistors from the output to an input should be placed with the body close to the input to minimize "pick-up" and maximize the frequency of the feedback pole by minimizing the capacitance from the input to ground.

A feedback pole is created when the feedback around any amplifier is resistive. The parallel resistance and capacitance from the input of the device (usually the inverting input) to AC ground set the frequency of the pole. In many instances the frequency of this pole is much greater than the expected 3 dB frequency of the closed loop gain and consequently there is negligible effect on stability margin. However, if the feedback pole is less than approximately 6 times the expected 3 dB frequency a lead capacitor should be placed from the output to the input of the op amp. The value of the added capacitor should be such that the RC time constant of this capacitor and the resistance it parallels is greater than or equal to the original feedback pole time constant.



Detailed Schematic



TL/H/5649-9

Typical Applications

Three-Band Active Tone Control
BOOST - CUT




- Note 1: All controls flat.
 Note 2: Bass and treble boost, mid flat.
 Note 3: Bass and treble cut, mid flat.
 Note 4: Mid boost, bass and treble flat.
 Note 5: Mid cut, bass and treble flat.

- All potentiometers are linear taper
- Use the LF347 Quad for stereo applications.

Typical Applications (Continued)

Improved CMRR Instrumentation Amplifier




$$A_v = \left(\frac{2R_2}{R_1} + 1 \right) \frac{R_5}{R_4}$$

⏏ and ⏏ are separate isolated grounds

Matching of R2's, R4's and R5's control CMRR
With $A_{VT} = 1400$, resistor matching = 0.01%: CMRR = 136 dB

- Very high input impedance
- Super high CMRR

Fourth Order Low Pass Butterworth Filter




$$\bullet \text{ Corner frequency } (f_c) = \sqrt{\frac{1}{R_1 R_2 C C_1}} \cdot \frac{1}{2\pi} = \sqrt{\frac{1}{R_1' R_2' C C_1'}} \cdot \frac{1}{2\pi}$$

- Passband gain (H_0) = $(1 + R_4/R_3) (1 + R_4'/R_3')$
- First stage $Q = 1.31$
- Second stage $Q = 0.541$
- Circuit shown uses nearest 5% tolerance resistor values for a filter with a corner frequency of 100 Hz and a passband gain of 100
- Offset nulling necessary for accurate DC performance

TL/H/5849-11


Typical Applications (Continued)

Fourth Order High Pass Butterworth Filter



- Corner frequency (f_c) = $\frac{1}{\sqrt{R_1 R_2 C^2}} \cdot \frac{1}{2\pi} = \frac{1}{\sqrt{R_1' R_2' C^2}} \cdot \frac{1}{2\pi}$
- Passband gain ($H_0 = (1 + R_4/R_3) (1 + R_4'/R_3')$)
- First stage $Q = 1.31$
- Second stage $Q = 0.541$
- Circuit shown uses closest 5% tolerance resistor values for a filter with a corner frequency of 1 kHz and a passband gain of 10.

Ohms to Volts Converter



$$V_O = \frac{1V}{R_{LADDER}} \times R_X$$

Where R_{LADDER} is the resistance from switch S1 pole to pin 7 of the LF353.

TL/H/5649-13

Dual J-K Flip-Flop with Set and Reset

High-Performance Silicon-Gate CMOS


The MC54/74HC112 is identical in pinout to the LS112. The device inputs are compatible with standard CMOS outputs, with pull-up resistors, they are compatible with LSTTL outputs.

Each flip-flop is negative-edge clocked and has active-low asynchronous Set and Reset inputs.

The HC112 is identical in function to the HC76, but has a different pinout.

- Output Drive Capability: 10 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS, and TTL
- Operating Voltage Range: 2 to 6 V
- Low Input Current: 1 μ A
- High Noise Immunity Characteristic of CMOS Devices
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Similar in Function to the LS112 Except When Set and Reset are Low Simultaneously
- Chip Complexity: 100 FETs or 25 Equivalent Gates


LOGIC DIAGRAM



MC54/74HC112



J SUFFIX
CERAMIC
CASE 620-09



N SUFFIX
PLASTIC
CASE 648-06



D SUFFIX
SOIC
CASE 751B-04

ORDERING INFORMATION

MC74HCXXD SOIC
MC74HCXXN Plastic
MC54HCXXJ Ceramic

$T_A = -55^\circ$ to 125°C for all packages.
Dimensions in Chapter 6.

PIN ASSIGNMENT

Clock 1	Q1	16	VCC
K1	Q2	15	Reset 1
J1	Q3	14	Reset 2
Set 1	Q4	13	Clock 2
Q1	Q5	12	K2
Q1-bar	Q6	11	J2
Q2	Q7	10	Set 2
GND	Q8	9	Q2

FUNCTION TABLE

Inputs				Outputs	
Set	Reset	Clock	J	K	Q
L	H	X	X	X	H
H	L	X	X	X	L
L	L	X	X	X	L*
H	H	—	L	L	No Change
H	H	—	L	H	L
H	H	—	H	L	H
H	H	—	H	H	No Change
H	H	L	X	X	No Change
H	H	H	X	X	No Change
H	H	X	X	X	No Change

* Both outputs will remain low as long as Set and Reset are low, but the output states are unpredictable if Set and Reset go high simultaneously.

MC54/74HC112

MAXIMUM RATINGS*

Symbol	Parameter	Value	Unit
V _{CC}	DC Supply Voltage (Referenced to GND)	-0.5 to +7.0	V
V _{in}	DC Input Voltage (Referenced to GND)	-1.5 to V _{CC} + 1.5	V
V _{out}	DC Output Voltage (Referenced to GND)	-0.5 to V _{CC} + 0.5	V
I _{in} ¹	DC Input Current, per Pin	±20	mA
I _{out}	DC Output Current, per Pin	±25	mA
I _{CC}	DC Supply Current, V _{CC} and GND Pins	±50	mA
P _D	Power Dissipation in Still Air, Plastic or Ceramic DIP† SOIC Package†	750 500	mW
T _{stg}	Storage Temperature	-65 to +150	°C
T _L	Lead Temperature, 1 mm from Case for 10 Seconds (Plastic DIP) (Ceramic DIP)	260 300	°C

*Maximum Ratings are those values beyond which damage to the device may occur.
Functional operation should be restricted to the Recommended Operating Conditions.

†Derating - Plastic DIP: -10 mW/°C from 65° to 125°C
Ceramic DIP: -10 mW/°C from 100° to 125°C
SOIC Package: -7 mW/°C from 65° to 125°C

For high frequency or heavy load considerations, see Chapter 4.

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V_{in} and V_{out} should be constrained to the range GND ≤ (V_{in} or V_{out}) ≤ V_{CC}. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or V_{CC}). Unused outputs must be left open.

RECOMMENDED OPERATING CONDITIONS

Symbol	Parameter	Min	Max	Unit	
V _{CC}	DC Supply Voltage (Referenced to GND)	2.0	6.0	V	
V _{in} , V _{out}	DC Input Voltage, Output Voltage (Referenced to GND)	0	V _{CC}	V	
T _A	Operating Temperature, All Package Types	- 55	+ 125	°C	
t _r , t _f	Input Rise and Fall Time (Figure 1)	V _{CC} = 2.0 V V _{CC} = 4.5 V V _{CC} = 6.0 V	0 0 0	1000 500 400	ns

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

Symbol	Parameter	Test Conditions	V _{CC} V	Guaranteed Limit			Unit
				25°C to -55°C	≤85°C	≤125°C	
V _{IH}	Minimum High-Level Input Voltage	V _{out} = 0.1 V or V _{CC} - 0.1 V I _{out} ≤ 20 μA	2.0 4.5 6.0	1.5 3.15 4.2	1.5 3.15 4.2	1.5 3.15 4.2	V
V _{IL}	Maximum Low-Level Input Voltage	V _{out} = 0.1 V or V _{CC} - 0.1 V I _{out} ≤ 20 μA	2.0 4.5 6.0	0.3 0.9 1.2	0.3 0.9 1.2	0.3 0.9 1.2	V
V _{OH}	Minimum High-Level Output Voltage	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 20 μA	2.0 4.5 6.0	1.9 4.4 5.9	1.9 4.4 5.9	1.9 4.4 5.9	V
V _{OL}	Maximum Low-Level Output Voltage	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 4.0 mA I _{out} ≤ 5.2 mA	4.5 6.0	3.98 5.48	3.84 5.34	3.70 5.20	V
		V _{in} = V _{IH} or V _{IL} I _{out} ≤ 4.0 mA I _{out} ≤ 5.2 mA	4.5 6.0	0.1 0.1 0.1	0.1 0.1 0.1	0.1 0.1 0.1	
I _{in}	Maximum Input Leakage Current	V _{in} = V _{CC} or GND	6.0	±0.1	±1.0	±1.0	μA
I _{CC}	Maximum Quiescent Supply Current (per Package)	V _{in} = V _{CC} or GND I _{out} = 0 μA	6.0	4	40	80	μA

NOTE: Information on typical parametric values can be found in Chapter 4.

MC54/74HC112

AC ELECTRICAL CHARACTERISTICS ($C_L = 50 \text{ pF}$, Input $t_r = t_f = 6 \text{ ns}$)

Symbol	Parameter	V _{CC} V	Guaranteed Limit			Unit
			25°C to -55°C	≤ 85°C	≤ 125°C	
$f_{\max}$	Maximum Clock Frequency (50% Duty Cycle) (Figures 1 and 4)	2.0 4.5 6.0	6.0 30 35	4.8 24 28	4.0 20 24	MHz
t_{PLH} , t_{PHL}	Maximum Propagation Delay, Clock to Q or $\bar{Q}$ (Figures 1 and 4)	2.0 4.5 6.0	125 25 21	155 31 26	190 38 32	ns
t_{PLH} , t_{PHL}	Maximum Propagation Delay, Reset to Q or $\bar{Q}$ (Figures 2 and 4)	2.0 4.5 6.0	155 31 26	195 39 33	235 47 40	ns
t_{PLH} , t_{PHL}	Maximum Propagation Delay, Set to Q or $\bar{Q}$ (Figures 2 and 4)	2.0 4.5 6.0	165 33 28	205 41 35	250 50 43	ns
t_{TLH} , t_{THL}	Maximum Output Transition Time, Any Output (Figures 1 and 4)	2.0 4.5 6.0	75 15 13	95 19 16	110 22 19	ns
C_{in}	Maximum Input Capacitance	—	10	10	10	pF

NOTES:

1. For propagation delays with loads other than 50 pF, see Chapter 4.
2. Information on typical parametric values can be found in Chapter 4.

C _{PD}	Power Dissipation Capacitance (Per Flip-Flop) Used to determine the no-load dynamic power consumption: $P_D = C_{PD} V_{CC}^2 f + I_{CC} V_{CC}$ For load considerations, see Chapter 4.	Typical @ 25°C, V _{CC} = 5.0 V	pF
		35	

TIMING REQUIREMENTS (Input $t_r = t_f = 6 \text{ ns}$)

Symbol	Parameter	V _{CC} V	Guaranteed Limit			Unit
			25°C to -55°C	≤ 85°C	≤ 125°C	
t_{su}	Minimum Setup Time, J or K to Clock (Figure 3)	2.0 4.5 6.0	100 20 17	125 25 21	150 30 26	ns
t_h	Minimum Hold Time, Clock to J or K (Figure 3)	2.0 4.5 6.0	3 3 3	3 3 3	3 3 3	ns
t_{rec}	Minimum Recovery Time, Set or Reset Inactive to Clock (Figure 2)	2.0 4.5 6.0	100 20 17	125 25 21	150 30 26	ns
t_w	Minimum Pulse Width, Clock (Figure 1)	2.0 4.5 6.0	80 16 14	100 20 17	120 24 20	ns
t_w	Minimum Pulse Width, Set or Reset (Figure 2)	2.0 4.5 6.0	80 16 14	100 20 17	120 24 20	ns
t_r , t_f	Maximum Input Rise and Fall Times (Figure 1)	2.0 4.5 6.0	1000 500 400	1000 500 400	1000 500 400	ns

NOTE: Information on typical parametric values can be found in Chapter 4.

5

MC54/74HC112

SWITCHING WAVEFORMS




Figure 1.




Figure 2.




Figure 3.





Figure 4. Test Circuit

EXPANDED LOGIC DIAGRAM




MOTOROLA HIGH-SPEED CMOS LOGIC DATA

Triple 3-Input AND Gate High-Performance Silicon-Gate CMOS

The MC54/74HC11 is identical in pinout to the LS11. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.

- Output Drive Capability: 10 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS, and TTL
- Operating Voltage Range: 2 to 6 V
- Low Input Current: 1 μ A
- High Noise Immunity Characteristic of CMOS Devices
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Chip Complexity: 60 FETs or 15 Equivalent Gates


LOGIC DIAGRAM



MC54/74HC11



J SUFFIX
CERAMIC
CASE 632-08



N SUFFIX
PLASTIC
CASE 646-06



D SUFFIX
SOIC
CASE 751A-02

ORDERING INFORMATION

MC74HCXXN	Plastic
MC54HCXXJ	Ceramic
MC74HCXXD	SOIC

$T_A = -55^\circ$ to 125°C for all packages.
Dimensions in Chapter 6.

PIN ASSIGNMENT

A1	1	14	VCC
B1	2	13	C1
A2	3	12	Y1
B2	4	11	C2
C2	5	10	B3
Y2	6	9	A3
GND	7	8	Y3

FUNCTION TABLE

Inputs			Output
A	B	C	Y
L	X	X	L
X	L	X	L
X	X	L	L
H	H	H	H

MC54/74HC11

MAXIMUM RATINGS*

Symbol	Parameter	Value	Unit
V _{CC}	DC Supply Voltage (Referenced to GND)	- 0.5 to + 7.0	V
V _{in}	DC Input Voltage (Referenced to GND)	- 1.5 to V _{CC} + 1.5	V
V _{out}	DC Output Voltage (Referenced to GND)	- 0.5 to V _{CC} + 0.5	V
I _{in}	DC Input Current, per Pin	± 20	mA
I _{out}	DC Output Current, per Pin	± 25	mA
I _{CC}	DC Supply Current, V _{CC} and GND Pins	± 50	mA
P _D	Power Dissipation in Still Air, Plastic or Ceramic DIP† SOIC Package†	750 500	mW
T _{stg}	Storage Temperature	- 65 to + 150	°C
T _L	Lead Temperature, 1 mm from Case for 10 Seconds (Plastic DIP or SOIC Package) (Ceramic DIP)	260 300	°C

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V_{in} and V_{out} should be constrained to the range GND ≤ (V_{in} or V_{out}) ≤ V_{CC}. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or V_{CC}). Unused outputs must be left open.

* Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the Recommended Operating Conditions.
† Derating — Plastic DIP: - 10 mW/°C from 65° to 125°C
Ceramic DIP: - 10 mW/°C from 100° to 125°C
SOIC Package: - 7 mW/°C from 65° to 125°C
For high frequency or heavy load considerations, see Chapter 4.

RECOMMENDED OPERATING CONDITIONS

Symbol	Parameter	Min	Max	Unit
V _{CC}	DC Supply Voltage (Referenced to GND)	2.0	6.0	V
V _{in} , V _{out}	DC Input Voltage, Output Voltage (Referenced to GND)	0	V _{CC}	V
T _A	Operating Temperature, All Package Types	- 55	+ 125	°C
t _r , t _f	Input Rise and Fall Time (Figure 1)	V _{CC} = 2.0 V V _{CC} = 4.5 V V _{CC} = 6.0 V	0 0 0	1000 500 400 ns

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

Symbol	Parameter	Test Conditions	V _{CC} V	Guaranteed Limit			Unit
				25°C to - 55°C	≤ 85°C	≤ 125°C	
V _{IH}	Minimum High-Level Input Voltage	V _{out} = 0.1 V or V _{CC} - 0.1 V I _{out} ≤ 20 μA	2.0 4.5 6.0	1.5 3.15 4.2	1.5 3.15 4.2	1.5 3.15 4.2	V
V _{IL}	Maximum Low-Level Input Voltage	V _{out} = 0.1 V or V _{CC} - 0.1 V I _{out} ≤ 20 μA	2.0 4.5 6.0	0.3 0.9 1.2	0.3 0.9 1.2	0.3 0.9 1.2	V
V _{OH}	Minimum High-Level Output Voltage	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 20 μA	2.0 4.5 6.0	1.9 4.4 5.9	1.9 4.4 5.9	1.9 4.4 5.9	V
V _{OL}	Maximum Low-Level Output Voltage	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 20 μA	2.0 4.5 6.0	0.1 0.1 0.1	0.1 0.1 0.1	0.1 0.1 0.1	V
		V _{in} = V _{IH} or V _{IL} I _{out} ≤ 4.0 mA I _{out} ≤ 5.2 mA	4.5 6.0	0.26 0.26	0.33 0.33	0.40 0.40	
I _{in}	Maximum Input Leakage Current	V _{in} = V _{CC} or GND	6.0	± 0.1	± 1.0	± 1.0	μA
I _{CC}	Maximum Quiescent Supply Current (per Package)	V _{in} = V _{CC} or GND I _{out} = 0 μA	6.0	2	20	40	μA

NOTE: Information on typical parametric values can be found in Chapter 4.

MC54/74HC11

AC ELECTRICAL CHARACTERISTICS ($C_L = 50\text{ pF}$, Input $t_r = t_f = 6\text{ ns}$)

Symbol	Parameter	V _{CC} V	Guaranteed Limit			Unit
			25°C to -55°C	≤85°C	≤125°C	
t _{PLH} , t _{PHL}	Maximum Propagation Delay, Input A, B, or C to Output Y (Figures 1 and 2)	2.0	125	155	190	ns
		4.5	25	31	38	
		6.0	21	26	32	
t _{TLH} , t _{THL}	Maximum Output Transition Time, Any Output (Figures 1 and 2)	2.0	75	95	110	ns
		4.5	15	19	22	
		6.0	13	16	19	
C _{in}	Maximum Input Capacitance	—	10	10	10	pF

NOTES:

1. For propagation delays with loads other than 50 pF, see Chapter 4.
2. Information on typical parametric values can be found in Chapter 4.

CPD	Power Dissipation Capacitance (Per Gate) Used to determine the no-load dynamic power consumption: $P_D = C_{PD} V_{CC}^2 f - I_{CC} V_{CC}$ For load considerations, see Chapter 4.	Typical @ 25°C, $V_{CC} = 5.0\text{ V}$	pF
		27	





Figure 1. Switching Waveforms




*Includes all probe and jig capacitance.


Figure 2. Test Circuit

5

EXPANDED LOGIC DIAGRAM
(1/2 of the Device)



SCL4046B
SCL4446B



CMOS PHASE-LOCKED LOOPS

FEATURES

- ♦ Very low power consumption — 70 μ W (typ) @ $f_0 = 10$ kHz, 5Vdc
- ♦ Operating frequency range (no offset) — Up to 3MHz (typ) @ 10Vdc (SCL4046B) Up to 4MHz (typ) @ 10Vdc (SCL4446B)
- ♦ Low frequency drift — 0.04%/°C (typ) @ 10Vdc
- ♦ Choice of two phase comparators:
 1. Exclusive-OR network
 2. Edge-controlled memory network with phase-pulse output for lock indication
- ♦ VCO Inhibit control for ON-OFF keying and ultra-low standby power consumption
- ♦ High VCO linearity 1% (typ)
- ♦ Source-follower output of VCO control input (Demodulator Output)
- ♦ Zener Diode to assist Supply Regulation
- ♦ Balanced Output Drive Current Specifications


APPLICATIONS

- ♦ FM demodulator and modulator
- ♦ Frequency synthesis and multiplication
- ♦ Frequency discriminator
- ♦ Data synchronization
- ♦ Voltage-to-frequency conversion
- ♦ Tone decoding
- ♦ FSK-Modems
- ♦ Signal conditioning

DESCRIPTION

The SCL4046B and SCL4446B phase-locked loops contain two phase comparators, a voltage-controlled oscillator (VCO), source follower, and zener diode. The comparators have two common inputs. The Signal input can be used directly, coupled to large voltage signals, or indirectly coupled (with a series capacitor) to small voltage signals. The self-bias circuit adjusts small voltage signals in the linear region of the amplifier. Phase comparator I (an exclusive-OR gate) provides a digital error signal PC_{OUT} , and maintains 90° phase shift at the center frequency between Signal and Comparator inputs (both at 50% duty cycle). Phase comparator II (with leading edge sensing logic) provides digital error signals PC_{OUT} and Phase Pulses, and maintains a 0° phase shift between input signals (duty cycle is immaterial). The linear VCO produces an output signal VCO_{OUT} whose frequency is determined by the voltage of input VCO_{IN} and the capacitor and resistors connected to pins C1A, C1B, R1, and R2. The source follower output, Demod Out, with an external resistor is used where the VCO_{IN} signal is needed but no loading can be tolerated. The inhibit input Inh , when high, disables the VCO and source follower to minimize standby power consumption. The zener diode can be used to assist in power supply regulation.

CONNECTION DIAGRAM (all packages)



Add suffix for package:

- C 16-pin Cerdip
- D 16-pin Ceramic
- E 16-pin Epoxy
- F 16-pin Flat
- H Chip

RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

DC Supply Voltage	$V_{DD} - V_{SS}$	3 to 15	Vdc
Operating Temperature	T_A	-55 to +125	°C
C, D, F, H Device		-55 to +125	°C
E Device		-40 to +85	°C

BLOCK DIAGRAM




Fig. 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

VCO SECTION

The VCO requires one external capacitor (C1) and one to two external resistors (R1 or R1 and R2). Resistor R1 and capacitor C1 determine the frequency range of the VCO and resistor R2 enables the VCO to have a frequency offset if required. The high input impedance ($10^{12}\Omega$) of the VCO simplifies the design of low-pass filters by permitting the designer a wide choice of resistor-to-capacitor ratios. In order not to load the low-pass filter, a source-follower output of the VCO input voltage is provided at terminal 10 (DEMODULA-

TOR OUTPUT). If this terminal is used, a load resistor (R_L) of $50k\Omega$ or more should be connected from this terminal to V_{SS} . If unused, this terminal should be left open. The VCO can be connected directly or through frequency dividers to the comparator input of the phase comparators. A full CMOS logic swing is available at the output of the VCO. A logic 0 on the INHIBIT input "enables" the VCO and the source follower, while a logic 1 "turns off" both to minimize stand-by power consumption.

PHASE COMPARATORS

The phase-comparator signal input (terminal 14) can be direct-coupled provided the signal swing is within CMOS logic levels [logic "0" $\leq 30\%$ ($V_{DD} - V_{SS}$), logic "1" $\geq 70\%$ ($V_{DD} - V_{SS}$)]. For smaller swings the signal must be capacitively coupled to the self-biasing amplifier at the signal input.

Phase comparator I is an exclusive-OR network; it operates analogously to an over-driven balanced mixer. To maximize the lock range, the signal and comparator input frequencies must have a 50% duty cycle. With no signal or noise on the signal input, this phase comparator has an average output voltage equal to $V_{DD}/2$. The low-pass filter connected to the output of phase comparator I supplies the averaged voltage to the VCO input, and causes the VCO to oscillate at the center frequency (f_0).

The frequency range of input signals on which the PLL will lock, if it was initially out of lock, is defined as the frequency capture range ($2f_L$).

The frequency range of input signals on which the loop will stay locked if it was initially in lock is defined as the frequency lock range ($2f_L$). The capture range can not exceed the lock range.

With phase comparator I, the range of frequencies over which the PLL can acquire lock (capture range) is dependent on the low-pass-filter characteristics, and can be made as large as the lock range. Phase-comparator I enables a PLL system to remain in lock in spite of high amounts of noise in the input signal.

One characteristic of this type of phase comparator is that it may lock onto input frequencies that are close to harmonics of the VCO center-frequency. A second characteristic is that the phase angle between the signal and the comparator input varies between 0° and 180° , and is 90° at the center frequency. Figure 2 shows the (typical) triangular phase-to-output response characteristic of phase-comparator I. Typical waveforms for a CMOS phase-locked-loop employing phase-comparator I in locked condition is shown in Figure 3.




Fig. 2 — Phase-comparator I characteristics at low-pass filter output.




Fig. 3 — Typical waveforms involving phase comparator I in locked condition




Fig. 4 — Typical waveforms employing phase comparator II in locked condition.

Phase-comparator II is an edge-controlled digital memory network. It consists of several flip-flop stages, control gating, and a three state output circuit comprising p- and n-type drivers having a common output node. When the p-MOS or n-MOS drivers are ON, they pull the output up to V_{DD} or down to V_{SS} , respectively. This type of phase comparator acts only on the positive edges of the signal and comparator inputs. The duty cycles of the signal and comparator inputs are not important since positive transitions control the PLL system utilizing this type of comparator. If the signal lags the comparator input in phase, the n-type output driver is maintained ON for a time corresponding to the phase difference. If the comparator input lags the signal in phase, the p-type output driver is maintained ON for a time corresponding to the phase difference. Subsequently, the capacitor voltage of the low-pass filter connected to this phase comparator is adjusted until the signal and comparator inputs are equal in both phase and frequency. At this stable point, both p- and n-type output

drivers remain OFF. Thus, the phase comparator output becomes an open circuit and holds the voltage on the capacitor of the low-pass filter constant. Moreover, the signal at the "phase pulses" output is a high level which can be used for indicating a locked condition. Thus, for phase comparator II, no phase difference exists between signal and comparator input over the full VCO frequency range. Moreover, the power dissipation due to the low-pass filter is reduced when this type of phase comparator is used because both the p- and n-type output drivers are OFF for most of the signal input cycle.

It should be noted that the PLL lock range for this type of phase comparator is equal to the capture range, independent of the low-pass filter. With no signal present at the signal input, the VCO is adjusted to its lowest frequency for phase comparator II. Figure 4 shows typical waveforms for a CMOS PLL employing phase comparator II in a locked condition.







DESIGN INFORMATION

This information is a guide for approximating the values of external components for the SCL4046B and SCL4446B in a Phase-Locked Loop system. The selected external components must be within the following ranges:

$$R1, R2 \geq 2k\Omega, R3 \geq 10k\Omega$$

$$C1 \geq 15pF$$

In addition to the given design information refer to Figure 5 for R1, R2, and C1 component selections.

CHARACTERISTICS	USING PHASE COMPARATOR I		USING PHASE COMPARATOR II	
	VCO WITHOUT OFFSET $R_2 = \infty$	VCO WITH OFFSET	VCO WITHOUT OFFSET $R_2 = \infty$	VCO WITH OFFSET
VCO Frequency				
For No Signal Input	VCO in PLL system will adjust to center frequency, f_0		VCO in PLL system will adjust to lowest operating frequency, f_{min}	
Frequency Lock Range, $2f_L$	$2f_L = \text{full VCO frequency range}$ $2f_L = f_{max} - f_{min}$			
Frequency Capture Range, $2f_C$			$2f_C = \frac{1}{\pi} \frac{2\pi f_L}{R1}$	
Loop Filter Component Selection			For $2f_C$, see Ref. $f_C = f_L$	
Phase Angle between Signal and Comparator	90° at center frequency (f_0), approximating 0° and 180° at ends of lock range ($2f_L$)		Always 0° in lock	
Locks on Harmonics of Center Frequency	Yes		No	
Signal Input Noise Rejection	High		Low	
VCO Component Selection	Given: f_0 Use f_0 with Fig. 5a to determine R1 and C1 Given: f_{max} and f_{min} Calculate f_{min} from the equation $f_{min} = f_0 - f_L$ Use f_{min} with Fig. 5b to determine R2 and C1 Calculate $\frac{f_{max}}{f_{min}}$ from the equation $\frac{f_{max}}{f_{min}} = \frac{f_0 + f_L}{f_0 - f_L}$ Use $\frac{f_{max}}{f_{min}}$ with Fig. 5c to determine ratio R2/R1 to obtain R1 Given: f_{max} Calculate f_0 from the equation $f_0 = \frac{f_{max}}{2}$ Use f_0 with Fig. 5a to determine R1 and C1 Given: f_{min} & f_{max} Use f_{min} with Fig. 5b to determine R2 and C1 Calculate $\frac{f_{max}}{f_{min}}$ Use $\frac{f_{max}}{f_{min}}$ with Fig. 5c to determine ratio R2/R1 to obtain R1			

REF: G. S. Moschytz, "Miniaturized RC Filters Using Phase-Locked Loop", ESTJ, May, 1965.

ELECTRICAL CHARACTERISTICS 1.1

PARAMETER	V _{DD} (V _{DC})	CONDITIONS	T _{LOW} ²		-25°C			T _{HIGH} ²		Units
			Min.	Max.	Min.	T _{YP.}	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT	5	Inhibit = V _{DD}	—	5	—	3.05	5	—	150	μA _{DC}
	10	Signal Input =	—	10	—	3.01	10	—	300	
	15	V _{DD}	—	20	—	0.2	20	—	600	
TOTAL POWER DISSIPATION	—	I _{DD} = V _{DD}	—	—	—	—	—	—	—	—
	—	VCO _{IN} = V _{DD}	—	—	—	—	—	—	—	—
	—	f _o = 10kHz	—	—	—	—	—	—	—	—
	—	C _L = 150pF	—	—	—	0.07	—	—	—	mW
	5	R ₁ = 1MΩ	—	—	—	0.6	—	—	—	
	10	R ₂ = R _S = ∞	—	—	—	2.4	—	—	—	
	15		—	—	—	—	—	—	—	

NOTES: 1 Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".
2 T_{LOW} = -55°C for C, D, F, H device.
= -40°C for E device.
T_{HIGH} = +125°C for C, D, F, H device.
= +85°C for E device.
3 VCO output (pin 4) and Phase Comparator Outputs (pins 2 and 13) have been designed for balanced output drive current specifications. Consult Family Specifications.

PARAMETER	CONDITIONS	V _{DD}	25°C			UNIT			
			Min.	Typ.	Max.				
VCO SECTION									
MAXIMUM OPERATING FREQUENCY SCL4046B	f _{max} R ₂ = ∞ VCO _{IN} = V _{DD}	R1 C1 10k 50pF	5	0.5	0.8	—	MHz		
			10	1.0	1.5	—			
			15	1.3	1.9	—			
		5k 50pF	5	0.6	1.0	—	MHz		
			10	1.4	2.1	—			
			15	1.8	2.7	—			
		2k 50pF	5	—	1.3	—	MHz		
			10	—	2.9	—			
			15	—	3.8	—			
		SCL4446B	R ₂ = ∞ VCO _{IN} = V _{DD}	R1 C1 10k 50pF	5	0.7	1.0	—	MHz
					10	1.3	2.0	—	
					15	1.9	2.8	—	
				5k 50pF	5	0.9	1.3	—	MHz
					10	1.9	2.9	—	
					15	2.6	3.9	—	
2k 50pF	5			—	1.8	—	MHz		
	10			—	3.9	—			
	15			—	5.4	—			
LINEARITY									
R ₂ = ∞ VCO _{IN} = 2.5±0.3V R ₁ ≥ 10kΩ		5	—	—	—	%			
VCO _{IN} = 5.0±2.5V R ₁ ≥ 400kΩ		10	—	—	—				
VCO _{IN} = 7.5±5.0V R ₁ ≥ 1MΩ		15	—	—	—				

ELECTRICAL CHARACTERISTICS (Continued)

PARAMETER	CONDITIONS	V _{DD}	+25°C			UNIT		
			Min.	Typ.	Max.			
VCO SECTION (Continued)								
TEMPERATURE-FREQUENCY STABILITY	No Offset	R ₂ = ∞	5	—	0.12-0.24	% / °C		
			10	—	0.04-0.08			
			15	—	0.015-0.03			
	With Offset	R ₂ ≤ 10X R ₁	5	—	0.06-0.12	% / °C		
			10	—	0.05-0.1			
			15	—	0.03-0.06			
INPUT RESISTANCE (VCO _{IN})	R _{IN}	5, 10, 15	—	10 ⁶	—	MΩ		
OUTPUT DUTY CYCLE	All valid input combinations and voltages	—	—	50	—	%		
OUTPUT TRANSITION TIME	t _{TLH} , t _{THL}	C _L = 50pF	5	—	100	200	ns	
			10	—	50	100		
			15	—	40	30		
PHASE COMPARATORS								
INPUT RESISTANCE	Signal Input	R _{IN}	5	1	3	—	MΩ	
			10	0.2	0.7	—		
			15	0.1	0.3	—		
	Comparator Input	R _{IN}	5, 10, 15	—	10 ⁶	—	MΩ	
AC-COUPLED INPUT SENSITIVITY	Signal Input	V _{IN}	5	—	200	400	mV	
			10	—	400	800		
			15	—	700	1400		
OUTPUT TRANSITION TIME	PCI, PCII Outputs	t _{TLH} , t _{THL}	C _L = 50pF	5	—	100	200	ns
				10	—	50	100	
				15	—	40	80	
	Phase Pulses Output	t _{TLH} , t _{THL}	C _L = 50pF	5	—	130	260	ns
				10	—	65	130	
				15	—	50	100	
	DEMODULATOR OUTPUT							
	OFFSET VOLTAGE	VCO _{IN} - V _{DEM}	R _S ≥ 50kΩ	5	—	1.4	2.2	V _{dc}
				10	—	1.6	2.2	
				15	—	1.8	2.2	
	LINEARITY	R _S ≥ 50kΩ VCO _{IN} = 2.5±0.3V VCO _{IN} = 5.0±2.5V VCO _{IN} = 7.5±5.0V	5	—	0.1	—	%	
			10	—	0.6	—		
15			—	0.8	—			
ZENER DIODE								
ZENER VOLTAGE	V _Z	I _Z = 50μA	—	6.3	7.0	7.7	V	
DYNAMIC RESISTANCE	R _Z	I _Z = 1mA	—	—	100	—	Ω	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 5 (a) Typical center frequency (f_0) vs $C1$ ($R2 = \infty$, $V_{COIN} = \frac{V_{DD}}{2}$, $T_A = 25^\circ\text{C}$)




Fig. 5 (b) Typical frequency offset vs $C1$ ($V_{COIN} = V_{SS}$, $T_A = 25^\circ\text{C}$)




Fig. 5 (c) Typical $f_{\max}$, $f_{\min}$ vs $R2/R1$




Fig. 6 (a) - Typical VCO power dissipation at center frequency vs R1.




Fig. 6 (b) - Typical VCO power dissipation at fmin vs R2.




Fig. 6 (c) - Typical source follower power dissipation vs RS.

NOTE: To obtain approximate total power dissipation of PLL system for no-signal input

$$P_D \text{ (Total)} = P_D (f_c) + P_D (f_{\text{MIN}}) + P_D (R_S) \\ \text{— Phase Comparator I}$$

$$P_D \text{ (Total)} = P_D (f_{\text{MIN}}) \\ \text{— Phase Comparator II}$$




Fig. 7 - Typical lock range vs signal input amplitude





Fig. 8(a, b) - Typical VCO linearity vs R1 and C1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Dual J-K Flip-Flop with Reset

High-Performance Silicon-Gate CMOS


The MC54/74HC73 is identical in pinout to the LS73. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.

Each flip-flop is negative-edge clocked and has an active-low asynchronous reset.

The MC54/74HC73 is identical in function to the HC107, but has a different pinout.

- Output Drive Capability: 10 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS, and TTL
- Operating Voltage Range: 2 to 6 V
- Low Input Current: 1 μ A
- High Noise Immunity Characteristic of CMOS Devices
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Chip Complexity: 92 FETs or 23 Equivalent Gates


LOGIC DIAGRAM



Pin 4 = VCC
Pin 11 = GND

5


74 LS 112 A $\rightarrow$ JK flip-flop



MC54/74HC



J S
CE
CAS



N S
PL
CAS

ORDERING INFORMATION

MC74HCXXN Plastic
MC54HCXXJ Ceramic

T_A = -55° to 125°C for all packages
Dimensions in Chapter 6.

PIN ASSIGNMENT

Clock 1	1	14	J1
Reset 1	2	13	Q1-bar
K1	3	12	Q1
VCC	4	11	GND
Clock 2	5	10	K2
Reset 2	6	9	Q2
J2	7	8	Q2-bar

FUNCTION TABLE

Inputs				Outputs
Reset	Clock	J	K	Q
L	X	X	X	L
H	~	L	L	No Change
H	~	L	H	L
H	~	H	L	H
H	~	H	H	Toggles
H	L	X	X	No Change
H	H	X	X	No Change
H	~	X	X	No Change

DM54LS90/DM74LS90/DM54LS93/DM74LS93



DM54LS90/DM74LS90, DM54LS93/DM74LS93 Decade and Binary Counters

General Description

Each of these monolithic counters contains four master-slave flip-flops and additional gating to provide a divide-by-two counter and a three-stage binary counter for which the count cycle length is divide-by-five for the LS90 and divide-by-eight for the LS93.

All of these counters have a gated zero reset and the LS90 also has gated set-to-nine inputs for use in BCD nine's complement applications.


To use their maximum count length (decade or four bit binary), the B input is connected to the Q_A output. The input

count pulses are applied to input A and the outputs are as described in the appropriate truth table. A symmetrical divide-by-ten count can be obtained from the LS90 counters by connecting the Q_D output to the A input and applying the input count to the B input which gives a divide-by-ten square wave at output Q_A .

Features


- Typical power dissipation 45 mW
- Count frequency 42 MHz

Connection Diagrams (Dual-In-Line Packages)



TL/F/6381-1

Order Number DM54LS90J, DM74LS90M or DM74LS90N
See NS Package Number J14A, M14A or N14A



TL/F/6381-2

Order Number DM54LS93J, DM74LS93M or DM74LS93N
See NS Package Number J14A, M14A or N14A

Absolute Maximum Ratings (Note)

Specifications for Military/Aerospace products are not contained in this datasheet. Refer to the associated reliability electrical test specifications document.

Supply Voltage	7V
Input Voltage (Reset)	7V
Input Voltage (A or B)	5.5V
Operating Free Air Temperature Range	
DM54LS	-55°C to +125°C
DM74LS	0°C to +70°C
Storage Temperature Range	-65°C to +150°C

Note: The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the "Electrical Characteristics" table are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.

Recommended Operating Conditions

Symbol	Parameter	DM54LS90			DM74LS90			Units
		Min	Nom	Max	Min	Nom	Max	
V _{CC}	Supply Voltage	4.5	5	5.5	4.75	5	5.25	V
V _{IH} ✓	High Level Input Voltage	2			2			V
V _{IL} ✓	Low Level Input Voltage			0.7			0.8	V
I _{OH}	High Level Output Current			-0.4			-0.4	mA
I _{OL}	Low Level Output Current			4			8	mA
f _{CLK}	Clock Frequency (Note 1)	A to Q _A	0	32	0		32	MHz
		B to Q _B	0	16	0		16	
f _{CLK}	Clock Frequency (Note 2)	A to Q _A	0	20	0		20	MHz
		B to Q _B	0	10	0		10	
t _w	Pulse Width (Note 1)	A	15		15			ns
		B	30		30			
		Reset	15		15			
t _w	Pulse Width (Note 2)	A	25		25			ns
		B	50		50			
		Reset	25		25			
t _{REL}	Reset Release Time (Note 1)	25			25			ns
t _{REL}	Reset Release Time (Note 2)	35			35			ns
T _A	Free Air Operating Temperature	-55		125	0		70	°C

Note 1: C_L = 15 pF, R_L = 2 kΩ, T_A = 25°C and V_{CC} = 5V.
Note 2: C_L = 50 pF, R_L = 2 kΩ, T_A = 25°C and V_{CC} = 5V.

'LS90 Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions	Min	Typ (Note 1)	Max	Units
V _I	Input Clamp Voltage	V _{CC} = Min, I _I = -18 mA			-1.5	V
V _{OH}	High Level Output Voltage	V _{CC} = Min, I _{OH} = Max	DM54	2.5	3.4	V
		V _{IL} = Max, V _{IH} = Min	DM74	2.7	3.4	
V _{OL}	Low Level Output Voltage	V _{CC} = Min, I _{OL} = Max	DM54		0.25	V
		V _{IL} = Max, V _{IH} = Min (Note 4)	DM74		0.35	
		I _{OL} = 4 mA, V _{CC} = Min	DM74		0.25	
I _I	Input Current @ Max Input Voltage	V _{CC} = Max, V _I = 7V	Reset		0.1	mA
		V _{CC} = Max	A		0.2	
		V _I = 5.5V	B		0.4	

as
di-
ers
the
are

31-2
13N

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

'LS90 Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted) (Continued)

Symbol	Parameter	Conditions	Min	Typ (Note 1)	Max	Units
I_{IH}	High Level Input Current	$V_{CC} = \text{Max}, V_I = 2.7\text{V}$	Reset		20	μA
			A		40	
			B		80	
I_{IL}	Low Level Input Current	$V_{CC} = \text{Max}, V_I = 0.4\text{V}$	Reset		-0.4	mA
			A		-2.4	
			B		-3.2	
I_{OS}	Short Circuit Output Current	$V_{CC} = \text{Max}$ (Note 2)	DM54	-20	-100	mA
			DM74	-20	-100	
I_{CC}	Supply Current	$V_{CC} = \text{Max}$ (Note 3)		9	15	mA

Note 1: All typicals are at $V_{CC} = 5\text{V}$, $T_A = 25^\circ\text{C}$.

Note 2: Not more than one output should be shorted at a time, and the duration should not exceed one second.

Note 3: I_{CC} is measured with all outputs open, both RO inputs grounded following momentary connection to 4.5V and all other inputs grounded.Note 4: Q_A outputs are tested at $I_{OL} = \text{Max}$ plus the limit value of I_{IL} for the B input. This permits driving the B input while maintaining full fan-out capability.**'LS90 Switching Characteristics**at $V_{CC} = 5\text{V}$ and $T_A = 25^\circ\text{C}$ (See Section 1 for Test Waveforms and Output Load)

Symbol	Parameter	From (Input) To (Output)	$R_L = 2\text{ k}\Omega$				Units
			$C_L = 15\text{ pF}$		$C_L = 50\text{ pF}$		
			Min	Max	Min	Max	
f_{MAX}	Maximum Clock Frequency	A to Q_A B to Q_B	32 16		20 10		MHz
t_{PLH}	Propagation Delay Time Low to High Level Output	A to Q_A		16		20	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	A to Q_A		18		24	ns
t_{PLH}	Propagation Delay Time Low to High Level Output	A to Q_D		48		52	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	A to Q_D		50		60	ns
t_{PLH}	Propagation Delay Time Low to High Level Output	B to Q_B		16		23	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	B to Q_B		21		30	ns
t_{PLH}	Propagation Delay Time Low to High Level Output	B to Q_C		32		37	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	B to Q_C		35		44	ns
t_{PLH}	Propagation Delay Time Low to High Level Output	B to Q_D		32		36	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	B to Q_D		35		44	ns
t_{PLH}	Propagation Delay Time Low to High Level Output	SET-9 to Q_A, Q_D		30		35	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	SET-9 to Q_B, Q_C		40		48	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	SET-0 to Any Q		40		52	ns

Recommended Operating Conditions

Symbol	Parameter	DM54LS93			DM74LS93			Units
		Min	Nom	Max	Min	Nom	Max	
V_{CC}	Supply Voltage	4.5	5	5.5	4.75	5	5.25	V
V_{IH}	High Level Input Voltage	2			2			V
V_{IL}	Low Level Input Voltage			0.7			0.8	V
I_{OH}	High Level Output Current			-0.4			-0.4	mA
I_{OL}	Low Level Output Current			4			8	mA
f_{CLK}	Clock Frequency (Note 1)	A to Q_A	0	32	0		32	MHz
		B to Q_B	0	16	0		16	
f_{CLK}	Clock Frequency (Note 2)	A to Q_A	0	20	0		20	MHz
		B to Q_B	0	10	0		10	
t_w	Pulse Width (Note 1)	A	15		15			ns
		B	30		30			
		Reset	15		15			
t_w	Pulse Width (Note 2)	A	25		25			ns
		B	50		50			
		Reset	25		25			
t_{REL}	Reset Release Time (Note 1)		25		25			ns
t_{REL}	Reset Release Time (Note 2)		35		35			ns
T_A	Free Air Operating Temperature	-55		125	0		70	°C

Note 1: $C_L = 15$ pF, $R_L = 2$ k Ω , $T_A = 25^\circ\text{C}$ and $V_{CC} = 5$ V.Note 2: $C_L = 50$ pF, $R_L = 2$ k Ω , $T_A = 25^\circ\text{C}$ and $V_{CC} = 5$ V.

LS93 Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted)

Symbol	Parameter	Conditions	Min	Typ (Note 1)	Max	Units
V_I	Input Clamp Voltage	$V_{CC} = \text{Min}$, $I_I = -18$ mA			-1.5	V
V_{OH}	High Level Output Voltage	$V_{CC} = \text{Min}$, $I_{OH} = \text{Max}$	DM54	2.5	3.4	V
		$V_{IL} = \text{Max}$, $V_{IH} = \text{Min}$	DM74	2.7	3.4	
V_{OL}	Low Level Output Voltage	$V_{CC} = \text{Min}$, $I_{OL} = \text{Max}$	DM54		0.25	V
		$V_{IL} = \text{Max}$, $V_{IH} = \text{Min}$ (Note 4)	DM74		0.35	
		$I_{OL} = 4$ mA, $V_{CC} = \text{Min}$	DM74		0.25	
I_I	Input Current @Max Input Voltage	$V_{CC} = \text{Max}$, $V_I = 7$ V	Reset		0.1	mA
		$V_{CC} = \text{Max}$	A		0.2	
		$V_I = 5.5$ V	B		0.4	
I_{IH}	High Level Input Current	$V_{CC} = \text{Max}$	Reset		20	μA
		$V_I = 2.7$ V	A		40	
			B		80	

'LS93 Electrical Characteristics

over recommended operating free air temperature range (unless otherwise noted) (Continued)

Symbol	Parameter	Conditions	Min	Typ (Note 1)	Max	Unit
I_{IL}	Low Level Input Current	$V_{CC} = \text{Max}, V_I = 0.4V$	Reset		-0.4	mA
			A		-2.4	mA
			B		-1.6	mA
I_{OS}	Short Circuit Output Current	$V_{CC} = \text{Max}$ (Note 2)	DM54	-20	-100	mA
			DM74	-20	-100	mA
I_{CC}	Supply Current	$V_{CC} = \text{Max}$ (Note 3)		9	15	mA

Note 1: All typicals are at $V_{CC} = 5V, T_A = 25^\circ C$.

Note 2: Not more than one output should be shorted at a time, and the duration should not exceed one second.

Note 3: I_{CC} is measured with all outputs open, both RO inputs grounded following momentary connection to 4.5V and all other inputs grounded.Note 4: Q_A outputs are tested at $I_{OL} = \text{max}$ plus the limit value of I_{IL} for the B input. This permits driving the B input while maintaining full fan-out capability.**'LS93 Switching Characteristics**at $V_{CC} = 5V$ and $T_A = 25^\circ C$ (See Section 1 for Test Waveforms and Output Load)

Symbol	Parameter	From (Input) To (Output)	$R_L = 2\text{ k}\Omega$				Unit
			$C_L = 15\text{ pF}$		$C_L = 50\text{ pF}$		
			Min	Max	Min	Max	
f_{MAX}	Maximum Clock Frequency	A to Q_A	32		20		MHz
		B to Q_B	16		10		
t_{PLH}	Propagation Delay Time Low to High Level Output	A to Q_A		16		20	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	A to Q_A		18		24	ns
t_{PLH}	Propagation Delay Time Low to High Level Output	A to Q_D		70		85	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	A to Q_D		70		90	ns
t_{PLH}	Propagation Delay Time Low to High Level Output	B to Q_B		16		23	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	B to Q_B		21		30	ns
t_{PLH}	Propagation Delay Time Low to High Level Output	B to Q_C		32		37	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	B to Q_C		35		44	ns
t_{PLH}	Propagation Delay Time Low to High Level Output	B to Q_D		51		60	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	B to Q_D		51		70	ns
t_{PHL}	Propagation Delay Time High to Low Level Output	SET-0 to Any Q		40		52	ns

Function Tables

LS90
BCD Count Sequence
(See Note A)

Count	Output			
	Q _D ¹¹	Q _C ⁸	Q _B ⁹	Q _A ¹²
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H

LS90
Bi-Quinary (5-2)
(See Note B)

Count	Output			
	Q _A	Q _D	Q _C	Q _B
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	H	L	L	L
6	H	L	L	H
7	H	L	H	L
8	H	L	H	H
9	H	H	L	L

LS93
Count Sequence
(See Note C)

Count	Output			
	Q _D	Q _C	Q _B	Q _A
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H
10	H	L	H	L
11	H	L	H	H
12	H	H	L	L
13	H	H	L	H
14	H	H	H	L
15	H	H	H	H

LS90
Reset/Count Truth Table

Reset Inputs				Output			
R0(1)	R0(2)	R9(1)	R9(2)	Q _D	Q _C	Q _B	Q _A
H	H	L	X	L	L	L	L
H	H	X	L	L	L	L	L
X	X	H	H	H	L	L	H
X	L	X	L	COUNT			
L	X	L	X	COUNT			
L	X	X	L	COUNT			
X	L	L	X	COUNT			

LS93
Reset/Count Truth Table


Reset Inputs		Output			
R0(1)	R0(2)	Q _D	Q _C	Q _B	Q _A
H	H	L	L	L	L
L	X	COUNT			
X	L	COUNT			

Note A: Output Q_A is connected to input B for BCD count.
Note B: Output Q_D is connected to input A for bi-quinary count.
Note C: Output Q_A is connected to input B.
Note D: H = High Level, L = Low Level, X = Don't Care.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Logic Diagrams


LS90
Z311



TL/F/6361-3

The J and K inputs shown without connection are for reference only and are functionally at a high level.

LS93




TL/F/6361-3



MC54F/74F08

QUAD 2-INPUT AND GATE



J Suffix — Case 632-G8 (Ceramic)
N Suffix — Case 646-06 (Plastic)
D Suffix — Case 751A-02 (SOIC)

QUAD 2-INPUT AND GATE
FAST™ SCHOTTKY TTL

GUARANTEED OPERATING RANGES

SYMBOL	PARAMETER	MIN	TYP	MAX	UNIT
V _{CC}	Supply Voltage	4.5	5.0	5.5	V
T _A	Operating Ambient Temperature Range	-55	25	125	°C
I _{OH}	Output Current — High			-1.0	mA
I _{OL}	Output Current — Low			20	mA

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
V _{IH}	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage
V _{IL}	Input LOW Voltage			0.8	V	Guaranteed Input LOW Voltage
V _{IK}	Input Clamp Diode Voltage			-1.2	V	V _{CC} = MIN, I _{IN} = -18 mA
V _{OH}	Output HIGH Voltage	54, 74	2.5		V	I _{OH} = -1.0 mA, V _{CC} = 4.50 V
		74	2.7		V	I _{OH} = -1.0 mA, V _{CC} = 4.75 V
V _{OL}	Output LOW Voltage			0.5	V	I _{OL} = 20 mA, V _{CC} = MIN
I _{IH}	Input HIGH Current			20	μA	V _{CC} = MAX, V _{IN} = 2.7 V
				0.1	mA	V _{CC} = MAX, V _{IN} = 7.0 V
I _{IL}	Input LOW Current			-0.6	mA	V _{CC} = MAX, V _{IN} = 0.5 V
I _{OS}	Output Short Circuit Current (Note 2)	-60		-150	mA	V _{CC} = MAX, V _{OUT} = 0 V
I _{CC}	Power Supply Current Total, Output HIGH			8.3	mA	V _{CC} = MAX, V _{IN} = Open
	Total, Output LOW			12.9	mA	V _{CC} = MAX, V _{IN} = GND

NOTES:


- For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.
- Not more than one output should be shorted at a time, nor for more than 1 second.

FAST AND LS TTL DATA



MC54F/74F04

HEX INVERTER



HEX INVERTER
FAST™ SCHOTTKY TTL

J Suffix — Case 632-08 (Ceramic)
N Suffix — Case 646-06 (Plastic)
D Suffix — Case 751A-02 (SOIC)

GUARANTEED OPERATING RANGES

SYMBOL	PARAMETER		MIN	TYP	MAX	UNIT
V _{CC}	Supply Voltage	54, 74	4.5	5.0	5.5	V
T _A	Operating Ambient Temperature Range	54, 74	-55 0	25 25	125 70	°C
I _{OH}	Output Current — High	54, 74			-1.0	mA
I _{OL}	Output Current — Low	54, 74			20	mA

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
V _{IH}	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage
V _{IL}	Input LOW Voltage			0.8	V	Guaranteed Input LOW Voltage
V _{IK}	Input Clamp Diode Voltage			-1.2	V	V _{CC} = MIN, I _{IN} = -18 mA
V _{OH}	Output HIGH Voltage	54, 74	2.5		V	I _{OH} = -1.0 mA, V _{CC} = 4.50 V
		74	2.7		V	I _{OH} = -1.0 mA, V _{CC} = 4.75 V
V _{OL}	Output LOW Voltage			0.5	V	I _{OL} = 20 mA, V _{CC} = MIN
I _{IH}	Input HIGH Current			20	μA	V _{CC} = MAX, V _{IN} = 2.7 V
				0.1	mA	V _{CC} = MAX, V _{IN} = 7.0 V
I _{IL}	Input LOW Current			-0.6	mA	V _{CC} = MAX, V _{IN} = 0.5 V
I _{OS}	Output Short Circuit Current (Note 2)	-60		-150	mA	V _{CC} = MAX, V _{OUT} = 0 V
I _{CC}	Power Supply Current Total, Output HIGH			4.2	mA	V _{CC} = MAX, V _{IN} = GND
	Total, Output LOW			15.3	mA	V _{CC} = MAX, V _{IN} = Open

NOTES:

- For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.
- Not more than one output should be shorted at a time, nor for more than 1 second.


FAST AND LS TTL DATA



MOTOROLA

MC54F/74F86

QUAD 2-INPUT EXCLUSIVE-OR GATE



J Suffix — Case 632-08 (Ceramic)
N Suffix — Case 646-06 (Plastic)
D Suffix — Case 751A-02 (SOIC)

QUAD 2-INPUT
EXCLUSIVE-OR GATE

FAST™ SCHOTTKY TTL

GUARANTEED OPERATING RANGES

SYMBOL	PARAMETER		MIN	TYP	MAX	UNIT
V _{CC}	Supply Voltage	54, 74	4.50	5.0	5.50	V
T _A	Operating Ambient Temperature Range	54, 74	-55 0	25 25	125 70	°C
I _{OH}	Output Current — High	54, 74			-1.0	mA
I _{OL}	Output Current — Low	54, 74			20	mA

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
V _{IH}	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage
V _{IL}	Input LOW Voltage			0.8	V	Guaranteed Input LOW Voltage
V _{IK}	Input Clamp Diode Voltage			-1.2	V	I _{IN} = -18 mA V _{CC} = MIN
V _{OH}	Output HIGH Voltage	54, 74	2.5	3.4	V	I _{OH} = -1.0 mA V _{CC} = 4.5 V
		74	2.7	3.4	V	I _{OH} = -1.0 mA V _{CC} = 4.75 V
V _{OL}	Output LOW Voltage		0.35	0.5	V	I _{OL} = 20 mA V _{CC} = MIN
I _{IH}	Input HIGH Current			20	μA	V _{IN} = 2.7 V V _{CC} = MAX
I _{IL}	Input LOW Current			-0.6	mA	V _{IN} = 0.5 V V _{CC} = MAX
I _{OS}	Output Short Circuit Current (Note 2)	-60		-150	mA	V _{OUT} = 0 V V _{CC} = MAX
I _{CC}	Power Supply Current		15	23	mA	1-Input HIGH 1-Input LOW V _{CC} = MAX
			18	28	mA	Inputs LOW

NOTES:

- For conditions such as MIN or MAX, use the appropriate value specified under guaranteed operating ranges.
- Not more than one output should be shorted at a time, nor for more than 1 second.

FAST AND LS TTL DATA



MC54F/74F175

QUAD D FLIP-FLOP

DESCRIPTION — The MC54F/74F175 is a high-speed quad D flip-flop. The device is useful for general flip-flop requirements where clock and clear inputs are common. The information on the D inputs is stored during the LOW-to-HIGH clock transition. Both true and complemented outputs of each flip-flop are provided. A Master Reset input resets all flip-flops, independent of the Clock or D inputs when LOW.

- EDGE-TRIGGERED D-TYPE INPUTS
- BUFFERED POSITIVE EDGE-TRIGGERED CLOCK
- ASYNCHRONOUS COMMON RESET
- TRUE AND COMPLEMENT OUTPUT

FUNCTIONAL DESCRIPTION — The F175 consists of four edge-triggered D flip-flops with individual D inputs and Q and Q outputs. The Clock and Master Reset are common. The four flip-flops will store the state of their individual D inputs on the LOW-to-HIGH clock (CP) transition, causing individual Q and Q outputs to follow. A LOW input on the Master Reset (MR) will force all Q outputs LOW and Q outputs HIGH independent of Clock or Data inputs. The F175 is useful for general logic applications where a common Master Reset and Clock are acceptable.


TRUTH TABLE

INPUTS	OUTPUTS
MR, MR = H	Q, Q
D _n	Q _n Q _n
L	L H
H	H L

t_h = Bit time before clock positive-going transition
t_h + 1 = Bit time after clock positive-going transition
H = HIGH Voltage Level
L = LOW Voltage Level


QUAD D FLIP-FLOP FAST™ SCHOTTKY TTL

LOGIC SYMBOL



VCC = Pin 16
GND = Pin 8

CONNECTION DIAGRAM




FAST AND LS TTL DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC54F/74F175

LOGIC DIAGRAM



Please note that this diagram is provided only for the understanding of logic operations and should not be used to estimate propagation delays.

GUARANTEED OPERATING RANGES

SYMBOL	PARAMETER		MIN	TYP	MAX	UNIT
VCC	Supply Voltage	54, 74	4.50	5.0	5.50	V
TA	Operating Ambient Temperature Range	54 74	-55 0	25 25	125 70	°C
IOH	Output Current — High	54, 74			-1.0	mA
IOL	Output Current — Low	54, 74			20	mA

DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
VIH	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage
VIL	Input LOW Voltage			0.8	V	Guaranteed Input LOW Voltage
VIK	Input Clamp Diode Voltage			-1.2	V	IIN = -18 mA VCC = MIN
VOH	Output HIGH Voltage	54, 74	2.5	3.4	V	IOH = -1.0 mA VCC = 4.50 V
		74	2.7	3.4	V	IOH = -1.0 mA VCC = 4.75 V
VOL	Output LOW Voltage		0.35	0.5	V	IOL = 20 mA VCC = MIN
IIH	Input HIGH Current			20	μA	VIN = 2.7 V VCC = MAX
				100	μA	VIN = 7.0 V VCC = MAX
IIL	Input LOW Current			-0.6	mA	VIN = 0.5 V VCC = MAX
IOS	Output Short Circuit Current (Note 2)	-60		-150	mA	VOU = 0 V VCC = MAX
ICC	Power Supply Current		22.5	34	mA	On = MR = 4.5 V CP = VCC VCC = Max

NOTES.

- For conditions such as MIN or MAX use the appropriate value specified under guaranteed operating ranges
- Not more than one output should be shorted at a time nor for more than 1 second.

FAST AND LS TTL DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5470 · 7490 Decade Counter

	Schottky TTL		High-Speed TTL		Low-Power Schottky TTL		Standard TTL		Low-Power TTL	
	Device Type	Package C/P/M CF	Device Type	Package C/P/M CF	Device Type	Package C/P/M CF	Device Type	Package C/P/M CF	Device Type	Package C/P/M CF
TI					SN54LS90	16	SN54S90A	16	SN54LS90A	16
FAIRCHILD					SN74LS90	16	SN74S90A	16	SN74LS90A	16
MOTOROLA					SN74LS90	16	SN74S90A	16	SN74LS90A	16
U.S.C.					SN74LS90	16	SN74S90A	16	SN74LS90A	16
PHILIPS					SN74LS90	16	SN74S90A	16	SN74LS90A	16
SIGNETICS					SN74LS90	16	SN74S90A	16	SN74LS90A	16
SIEMENS					SN74LS90	16	SN74S90A	16	SN74LS90A	16
FUJITSU					SN74LS90	16	SN74S90A	16	SN74LS90A	16
HITACHI					SN74LS90	16	SN74S90A	16	SN74LS90A	16
MITSUBISHI					SN74LS90	16	SN74S90A	16	SN74LS90A	16
NEC					SN74LS90	16	SN74S90A	16	SN74LS90A	16
OSHIBA					SN74LS90	16	SN74S90A	16	SN74LS90A	16

Electrical Characteristics SN54LS90 SN74LS90A

absolute maximum ratings over operating free-air temperature range				
supply voltage, V_{CC}	7V	Operating temperature	SN54LS90: -55°C to 125°C	
output voltage	7V	Temperature storage	SN74LS90A: -55°C to 125°C	
temperature voltage (see Note 1)	5.5V	Storage temperature range	-55°C to 125°C	

recommended operating conditions

SN54LS90A SN74LS90A UNIT				
PARAMETER	MIN	NOM	MAX	UNIT
supply voltage, V_{CC}	4.5	5	5.5	V
maximum output current, I_{OL}	-400			mA
maximum output current, I_{OH}			400	mA
count frequency, f_{COUNT}			10	MHz
Pulse width, t_p			10	ns
Reset pulse width, t_{PR}			10	ns
Operating free-air temperature, T_A	-55		125	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER*	TEST CONDITIONS†	MIN	TYP	MAX	UNIT
V_{IL} Low-level input voltage				0.8	V
V_{IH} High-level input voltage				2.0	V
V_{OL} Low-level output voltage	$V_{CC} = \text{MIN}$, $I_{OL} = 10 \text{ mA}$			0.5	V
V_{OH} High-level output voltage	$V_{CC} = \text{MIN}$, $I_{OH} = 10 \text{ mA}$	2.7	3.4		V
V_{OL} Low-level output voltage	$V_{CC} = \text{MIN}$, $I_{OL} = 10 \text{ mA}$	0.5	0.5		V
I_{IL} Input current: 1. A input	$V_{CC} = \text{MAX}$, $V_i = 0.5 \text{ V}$			1.0	mA
I_{IH} Input current: 1. A input	$V_{CC} = \text{MAX}$, $V_i = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 1. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 1. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 3. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 3. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 5. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 5. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 10. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 10. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 20. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 20. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 40. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 40. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 80. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 80. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 160. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 160. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 320. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 320. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 640. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 640. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 1280. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 1280. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 2560. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 2560. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 5120. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 5120. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 10240. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 10240. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 20480. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 20480. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 40960. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 40960. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 81920. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 81920. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 163840. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 163840. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 327680. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 327680. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 655360. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 655360. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 1310720. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 1310720. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 2621440. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 2621440. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 5242880. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 5242880. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 10485760. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 10485760. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 20971520. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 20971520. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 41943040. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 41943040. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 83886080. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 83886080. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 167772160. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 167772160. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 335544320. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 335544320. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 671088640. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 671088640. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 1342177280. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 1342177280. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 2684354560. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 2684354560. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 5368709120. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 5368709120. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 10737418240. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 10737418240. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 21474836480. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 21474836480. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 42949672960. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 42949672960. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 85899345920. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 85899345920. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 171798691840. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 171798691840. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 343597383680. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 343597383680. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 687194767360. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 687194767360. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 1374389534720. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 1374389534720. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 2748779069440. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 2748779069440. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 5497558138880. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 5497558138880. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 10995116277760. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 10995116277760. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 21990232555520. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 21990232555520. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 43980465111040. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 43980465111040. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 87960930222080. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 87960930222080. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 175921860444160. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 175921860444160. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 351843720888320. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 351843720888320. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 703687441776640. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 703687441776640. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 1407374883553280. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 1407374883553280. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 2814749767106560. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 2814749767106560. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 5629499534213120. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 5629499534213120. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current: 11258999068426240. A output	$V_{CC} = \text{MAX}$, $V_o = 0.5 \text{ V}$			1.0	mA
I_{OH} Output current: 11258999068426240. A output	$V_{CC} = \text{MAX}$, $V_o = 2.0 \text{ V}$			1.0	mA
I_{OL} Output current:					

SCL4049UB Inverting SCL4050B Non-Inverting



HEX BUFFERS/CONVERTERS

FEATURES

- ◆ Direct Drive of 2 TTL/DTL Loads
- ◆ Operation from Single Supply
- ◆ Pin-for Pin Replacements for SCL4009B, SCL4010B

DESCRIPTION

The SCL4049UB and SCL4050B are Inverting and Non-Inverting Hex Buffers, respectively, and feature logic-level conversion using only one supply voltage (V_{CC}). The input-signal high level (V_{IH}) can exceed the V_{CC} supply voltage when these devices are used for logic-level conversions. These devices are intended for use as CMOS-to-DTL/TTL converters and can drive directly two DTL/TTL Loads.

The SCL4049UB and SCL4050B are interchangeable with SCL4009UB and SCL4010B devices, respectively. In these applications the SCL4049UB and SCL4050B are pin-compatible with the SCL4009UB and SCL4010B, respectively, and can be substituted for these devices in existing as well as in new designs. Terminal No. 16 is not connected internally on the SCL4049UB or SCL4050B; therefore, connection to this terminal is of no consequence to circuit operation.

CONNECTION DIAGRAM (all packages)

NC	6Y	6A	NC	5Y	5A	4Y	4A
16	15	14	13	12	11	10	9
SCL4049UB				SCL4050B			
1	2	3	4	5	6	7	8
V_{CC}	1Y	1A	2Y	2A	3Y	3A	V_{SS}

Add suffix for package:

- C 16-pin Cerdip
- D 16-pin Ceramic
- E 16-pin Epoxy
- F 16-pin Flat
- H Chip


RECOMMENDED OPERATING CONDITIONS

For maximum reliability:


DC Supply Voltage	$V_{CC} - V_{SS}$	3 to 15	Vdc
Operating Temperature	T_A		
C, D, F, H Device		-55 to +125	°C
E Device		-40 to +85	°C

Note: These devices contain input protection networks to V_{SS} only. Therefore, V_{IH} (max) may exceed V_{CC} without damage (subject to absolute maximum ratings).

SCHEMATIC DIAGRAMS



LOGIC DIAGRAMS



ELECTRICAL CHARACTERISTICS

STATIC CHARACTERISTICS

PARAMETER	V _{CC} (V _{DD})	CONDITIONS	T _{LOW} ¹		-25°C			T _{HIGH} ²		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT I _{CC}	5	V _{IN} = V _{SS} or V _{DD}	-	1.0	-	0.005	1.0	-	30	μA _{DC}
	10	All valid input combinations	-	2.0	-	0.01	2.0	-	50	
	15		-	4.0	-	0.02	4.0	-	100	
MINIMUM INPUT HIGH VOLTAGE SCL4049U8	5	V _{OL} = 0.5V	-	4.0	-	2.75	4.0	-	4.0	V _{CC}
	10	V _{OL} = 1.0V	-	3.0	-	5.5	3.0	-	3.0	
	15	V _{OL} = 1.5V	-	12.0	-	3.25	2.0	-	12.0	
MAXIMUM INPUT LOW VOLTAGE SCL4049U8	5	V _{OH} = 3.6V	1.0	-	1.0	2.25	-	1.0	-	V _{CC}
	10	V _{OH} = 7.2V	2.0	-	2.0	4.5	-	2.0	-	
	15	V _{OH} = 10.8V	3.0	-	3.0	6.75	-	3.0	-	
OUTPUT LOW (SINK) CURRENT C, D, F, H devices	5	V _{OL} = 0.4V	1.0	-	2.2	5.4	-	2.4	-	mA _{DC}
	10	V _{OL} = 0.5V	1.0	-	3.0	16	-	5.6	-	
	15	V _{OL} = 1.5V V _{IN} = V _{SS} or V _{DD}	30	-	24.0	40	-	5.3	-	
E device	5	V _{OL} = 0.4V	3.3	-	3.2	5.4	-	2.5	-	mA _{DC}
	10	V _{OL} = 0.5V	3.5	-	3.0	16	-	6.4	-	
	15	V _{OL} = 1.5V V _{IN} = V _{SS} or V _{DD}	25	-	24.0	140	-	19	-	

NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL40008 Series Family Specifications".

T_{LOW} = -55°C for C, D, F, H device.

= -40°C for E device.

T_{HIGH} = -725°C for C, D, F, H device.

= -35°C for E device.

² These devices have been designed to meet the balanced output drive current specifications for Output High (Source) Current. Consult Family Specifications.

DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)

PARAMETER	V _{IN} (V _{CC})	V _{CC} (V _{DD})	Min.	Typ.	Max.	Units
PROPAGATION DELAY TIME SCL4049U8	5	5	-	50	120	ns
		10	-	32	55	
		15	-	15	50	
	10	5	-	15	30	ns
		10	-	15	30	
		15	-	15	30	
SCL40508	5	5	-	70	140	ns
		10	-	40	50	
		15	-	30	50	
	10	5	-	15	30	ns
		10	-	15	30	
		15	-	15	30	
SCL4049U8	5	5	-	32	65	ns
		10	-	20	40	
		15	-	15	30	
	10	5	-	15	30	ns
		10	-	15	30	
		15	-	15	30	
SCL40508	5	5	-	55	110	ns
		10	-	27	55	
		15	-	15	30	
	10	5	-	50	100	ns
		10	-	30	100	
		15	-	15	30	
OUTPUT TRANSITION TIME	5	5	-	30	160	ns
		10	-	40	50	
		15	-	30	50	
	10	5	-	30	50	ns
		10	-	20	40	
		15	-	15	30	
INPUT CAPACITANCE SCL4049U8	C _{IN}	-	-	15	22.5	pF

