

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

เครื่องวิเคราะห์โครงข่ายทางไฟฟ้า

NETWORK ANALYZER



โดย
นายจักรวาล ตั้งตรงไพโรจน์
นายพนมพร เคลือบพ่วง
นายวรรณัฐ บุญพิทักษ์

เลขหมู่.....
เลขทะเบียน... 34046
วัน, เดือน, ปี - 1 ต.ค. 2542

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ปีการศึกษา 2541

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องวิเคราะห์โครงข่ายทางไฟฟ้า
NETWORK ANALYZER



ปริญญาานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ปีการศึกษา 2541

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ปีการศึกษา 2541

ภาควิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องวิเคราะห์โครงข่ายทางไฟฟ้า

NETWORK ANALYZER

ผู้จัดทำ

1. นายจักรวาล ตั้งตรงไพโรจน์ รหัส 38014061
2. นายพนมพร เคลือบพ่วง รหัส 38014318
3. นายวรรณัฐ บุญพิทักษ์ รหัส 38014429



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงการเรื่อง เครื่องวิเคราะห์โครงข่ายทางไฟฟ้า

NETWORK ANALYZER

จัดทำโดย นายจักรวาล ตั้งตรงไพโรจน์ รหัส 38014061

นายพนมพร เคลือบพ่วง รหัส 38014318

นายวรณัฐ บุญพิทักษ์ รหัส 38014429

โครงการนี้ได้รับการตรวจสอบแล้ว พร้อมทั้งจะทำการสอบได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องวิเคราะห์โครงข่ายทางไฟฟ้า

จักรวราช ตั้งตรงไพโรจน์

พนมพร เคลือบพ่วง

วรรณัฐ บุญพิทักษ์

อาจารย์โกศล ชวนขยัน (อาจารย์ที่ปรึกษา)

ภาคการศึกษาที่ 2 ปีการศึกษา 2541

บทคัดย่อ

จากแนวคิดในการทดสอบผลตอบสนองทางความถี่ของวงจรกรองความถี่ประเภทต่างๆ เช่น วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter) วงจรกรองผ่านความถี่สูง (High Pass Filter) วงจรกรองผ่านแถบความถี่ (Band Pass Filter) เป็นต้น การหาค่าความถี่ตัด (Cut off Frequency) ทำได้อย่างยุ่งยากและใช้เวลานาน จึงได้คิดทำการสร้างเครื่องมือที่สามารถวัดหาผลตอบสนองทางความถี่ของวงจรหรืออุปกรณ์ที่นำมาทดสอบได้อย่างสะดวกรวดเร็ว ซึ่งอาจไม่จำกัดเพียงวงจรกรองความถี่เท่านั้นแต่อาจขยายผลไปสู่วงจรแบบอื่นๆ ได้ด้วย โดยที่ในโครงงานนี้จะพิจารณาเน้นหนักในเชิงขนาดของสัญญาณที่ได้เป็นสำคัญ

Network Analyzer ที่คาดว่าจะสร้างขึ้นได้ในโครงงานนี้เป็นเพียงการแสดงให้เห็นถึงหลักการ และแนวความคิดคร่าวๆ ของการทำงานของตัว Network Analyzer ซึ่งจริงๆ แล้ว เครื่องมือชนิดนี้ที่ผลิตจากแหล่งผลิต มีความสามารถและคุณสมบัติที่ทรงประสิทธิภาพอย่างยิ่ง สามารถวิเคราะห์และแสดงผลการวัดคุณสมบัติของวงจรหรืออุปกรณ์ได้หลายอย่าง การผลิตต้องใช้ความรู้ขั้นสูงและวงจรมีความซับซ้อนและยุ่งยากทำให้มีราคาในการจำหน่ายสูง

หากเราพิจารณาการหาผลตอบสนองความถี่ โดยสนใจเพียงขนาดของสัญญาณจะสามารถจำลองการทำงานของ Network Analyzer ในส่วนนี้ได้ คือ วงจรจะมีแหล่งกำเนิดสัญญาณที่เปลี่ยนแปลงความถี่ได้เองโดยอัตโนมัตินิยมใช้สัญญาณรูปคลื่นไซน์ ป้อนเป็นอินพุทให้แก่วงจรทดสอบและนำผลทางด้านทางออกไปแสดงผลเป็นรูปกราฟ สำหรับโครงงานนี้จะใช้คอมพิวเตอร์เก็บข้อมูลประมวลผล วิเคราะห์และการสร้างกราฟแสดงผล

เอกสารนี้เป็นเอกสารที่สวอนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

NETWORK ANALYZER

Jakkravuth Tungtrongpairoj

Panomporn Kloebpuang

Worranut Boonpitak

Mr.Kosol Chouankhayan (Advisor)

2nd Semestor, Education, Year 1998

ABSTRACT

From the conception of the frequency response testing of the several type filter.

For the example; low pass filter, high pass filter, band pass filter, band reject filter. The solution of the cutoff frequency is difficult and take a lot of time. Therefore, the idea of a tool that find frequency response quickly and easier than manual method. Maybe not only the filter, if the range of source sufficiently wide band frequency, the other electrical circuit maybe tested by this tool. In this project we will study in the magnitude of frequency response

Network Analyzer in this project is only presentation of the principle and concept in this equipment. In fact, the network analyzer can analyze the circuit efficiency. It can display many characteristics of network. The invention must use high level knowledge and complexity circuits.

This reason, therefore, network analyzer is the expensive tool.

If we interested in the magnitude of the frequency response. We must provide the automatic frequency changed sine wave source, then apply this signal to the tested network, and Keep the output as data for plot graph in the monitor of computer by C language program.

สารบัญ

	หน้า	
บทที่ 1	บทนำ	1
บทที่ 2	หลักการเบื้องต้นของเนทเวอร์คอนาไลเซอร์	2
	2.1 ส่วนประกอบเบื้องต้นของเนทเวอร์คอนาไลเซอร์	4
	2.2 การติดต่อกับคอมพิวเตอร์ผ่านทางสล็อตเสริม(Expansion Slots)	5
	2.3 8255 พอร์ตข้อมูลแบบขนาน	10
	2.4 การเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณอนาลอก (D/A Converter)	14
	2.5 การเปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิทัล (A/D Converter)	21
	2.6 วงจรฟลูเวฟเรกติไฟเออร์ที่ให้ความต้านทานอินพุตสูง	25
	2.7 วงจรตรวจจับแรงดันขุด	26
บทที่ 3	การออกแบบและการทำงานของวงจร	29
	3.1 การสร้างสัญญาณรูปคลื่น ไซน์ความถี่ 1-1000 เฮิร์ตซ์	29
	3.2 วงจรเชื่อมต่อกับคอมพิวเตอร์	31
	3.3 วงจรแปลงสัญญาณเชิงเลขเป็นสัญญาณเชิงอุปมา (Digital to Analog Converter)	32
	3.4 วงจรแปลงสัญญาณเชิงอุปมาเป็นสัญญาณเชิงเลข (Analog to Digital Converter)	33
	3.5 วงจรสร้างสัญญาณ ไซน์ความถี่ 1 กิโลเฮิร์ตซ์- 100 กิโลเฮิร์ตซ์	34
	3.6 หลักการทำงานของวงจรควบคุมการอ่านเขียนข้อมูลบนแรม	36
	3.7 การใช้โปรแกรมภาษาซีในการควบคุมวงจรภายนอก	37
	3.8 วงจรเรียงกระแสและวงจรตรวจจับแรงดันขุด	40
บทที่ 4	การทดลองและผลการทดลอง	46
บทที่ 5	บทสรุป ปัญหาที่พบและแนวทางแก้ไข	53
	โปรแกรมที่ใช้ในการควบคุมการทำงาน	55

ภาคผนวก

กิตติกรรมประกาศ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

เอกสารอ้างอิง

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

	หน้า
รูปที่ 2.1 แสดงตัวอย่างของเนทเวอร์คอนาไลเซอร์	2
รูปที่ 2.2 ตัวอย่างผลตอบสนองของความถี่ของวงจรกรองผ่านความถี่ต่ำ	3
รูปที่ 2.3 แผนผังส่วนประกอบเบื้องต้นของเนทเวอร์คอนาไลเซอร์	3
รูปที่ 2.4 รูปแสดง ISA Expansion slot	6
รูปที่ 2.5 แผนผังโครงสร้างของไอซี 8255	10
รูปที่ 2.6 รูปไอซี 8255	10
รูปที่ 2.7 ความหมายของบิตต่างๆในรหัสควบคุม	13
รูปที่ 2.8 Block Diagram D/A Converter	14
รูปที่ 2.9 คุณสมบัติการทรานสเฟอร์สำหรับ 4 บิต DAC	15
รูปที่ 2.10 กราฟของDAC อุดมคติและผลของความคลาดเคลื่อน	16
รูปที่ 2.11 กราฟการตอบสนองต่อ Settling Time ของ DAC	17
รูปที่ 2.12 Weighted Resistor DAC	17
รูปที่ 2.13 R-2R Ladder DAC	18
รูปที่ 2.14 วงจรรวม DAC0808	19
รูปที่ 2.15 การใช้งานวงจรDAC0808	19
รูปที่ 2.16 การใช้ออปแอมป์เปลี่ยนกระแสเป็นแรงดันจากเอาท์พุทของ DAC0808	20
รูปที่ 2.17 วงจรสมมูลของ DAC0808 แรงดันเอาท์พุท	20
รูปที่ 2.18 โครงสร้างพื้นฐานของแฟลช A/D Converter	21
รูปที่ 2.19 Low – cost four – channel single – slope A/D Converter	22
รูปที่ 2.20 วงจรเปลี่ยนสัญญาณแอนะล็อกเป็นดิจิทัล	23
รูปที่ 2.21 วงจรเปลี่ยนสัญญาณแบบเคลด้า – ซิกม่า	24
รูปที่ 2.22 วงจรเปลี่ยนสัญญาณแอนะล็อกเป็นดิจิทัลแบบ Successive Approximation	25
รูปที่ 2.23 วงจรฟูลเวจเรกคิไฟเออร์ที่ให้ความต้านทานอินพุทสูง โดย $R = 10\text{ k}\Omega$ และ $2R = 20\text{ k}\Omega$	26
รูปที่ 2.24 วงจรตรวจจับแรงดันชอคครนิกบวค แล้วคงค่าแรงดันชอคครนิกเอาไว้	27
รูปที่ 3.1 สัญญาณไซน์ 1 คาบ	30
รูปที่ 3.2 เปรียบเทียบการพิจารณาจำนวนค่าขนาดของสัญญาณ	31

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไป

เผยแพร่หรือแจกจ่ายโดยไม่ได้รับอนุญาตจากเจ้าของเอกสาร

รูปที่ 3.3	การกำหนดค่าขนาดในการเขียนโปรแกรม	31
รูปที่ 3.4	วงจร DAC	32
รูปที่ 3.5	วงจรกรองความถี่ต่ำผ่าน	33
รูปที่ 3.6	วงจรแปลงสัญญาณเชิงอนุมาณเป็นสัญญาณเชิงเลข(A/D Converter)	34
รูปที่ 3.7	วงจรขับกระแสให้ XR2206	35
รูปที่ 3.8	ส่วนสร้างความถี่	36
รูปที่ 3.9	วงจรเรียงกระแส(Rectifier)	40
รูปที่ 3.10	วงจรวงจรตรวจจับแรงดันยอด(Peak Detector)	40
รูปที่ 3.11	วงจรส่วนเชื่อมต่อกับคอมพิวเตอร์	41
รูปที่ 3.12	วงจรส่วนสร้างสัญญาณทดสอบ	42
รูปที่ 3.13	วงจรส่วนรับสัญญาณจากวงจรทดสอบ	43
รูปที่ 3.14	วงจร A to D ในส่วนความถี่ 1 kHz -100kHz	44
รูปที่ 3.15	วงจรเขียนอ่านข้อมูลลงบนแรม	45
รูปที่ 4.1	สัญญาณไซน์ที่ความถี่ 287.6 Hz	46
รูปที่ 4.2	สัญญาณไซน์ที่ความถี่ 308.3 Hz	47
รูปที่ 4.3	สัญญาณไซน์ที่ความถี่ 498.5 Hz	47
รูปที่ 4.4	สัญญาณไซน์ที่ความถี่ 1.485 kHz	48
รูปที่ 4.5	วงจรกรองความถี่ต่ำที่นำมาทดสอบ	49
รูปที่ 4.6	กราฟผลตอบสนองความถี่	50
รูปที่ 4.7	วงจรเนทเวอร์รอนาไลเซอร์ที่ทำการสร้างขึ้น	52
รูปที่ 4.8	การเชื่อมต่อวงจรภายนอกเข้ากับคอมพิวเตอร์	52

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

	หน้า
ตารางที่ 2.1 สัญญาควบคุมการกระทำของ 8255	12
ตารางที่ 3.1 คำบิที่เลือกความถี่ในการรุ่มสัญญาข้อมูล	36



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

ในวงการอิเล็กทรอนิกส์ปัจจุบัน การศึกษาเรื่องผลตอบสนองของความถี่ของวงจร, อุปกรณ์หรือระบบทางไฟฟ้าต่างๆเป็นสิ่งที่สำคัญ ซึ่งอุปกรณ์เครื่องมือที่สำคัญที่ใช้ในการหาผลตอบสนองความถี่ในช่วงที่เราต้องการก็คือ เนทเวอร์คอนาไลเซอร์ (NETWORK ANALYZER) ซึ่งเป็นอุปกรณ์ที่มีประโยชน์อย่างมากในการวิเคราะห์โครงข่ายระบบไฟฟ้า แต่เป็นที่ทราบกันดีว่าเนทเวอร์คอนาไลเซอร์นั้น เป็นอุปกรณ์เครื่องมือที่มีราคาแพงมากๆ กอปรกับในปัจจุบันเป็นภาวะที่เศรษฐกิจตกต่ำ จึงทำให้เกิดแรงจูงใจในการทำโครงงานเนทเวอร์คอนาไลเซอร์นี้ขึ้นมา ซึ่งวัตถุประสงค์หลักของโครงงานนี้คือ การสร้างเนทเวอร์คอนาไลเซอร์อย่างง่าย ที่สามารถตอบสนองการวิเคราะห์โครงข่ายระบบไฟฟ้าแบบพื้นฐานที่จำเป็นได้ เช่น การวัดการตอบสนองความถี่ของวงจรรองความถี่ผ่านแบบต่างๆ ขอบเขตของโครงงานครั้งนี้คือ การสร้างเนทเวอร์คอนาไลเซอร์อย่างง่ายที่สามารถควบคุมและแสดงผลผ่านทางคอมพิวเตอร์ได้ ซึ่งจะเป็นประโยชน์อย่างมากในการศึกษาเรื่องคุณลักษณะ ของวงจร, อุปกรณ์และระบบทางไฟฟ้า

เป้าหมายและขอบเขตของการทำงาน

ภาคการศึกษาที่ 1

1. สร้างวงจรที่ใช้ในการเชื่อมต่อและส่งผ่านข้อมูลขนาด 8 บิต ระหว่างคอมพิวเตอร์กับวงจรภายนอก
2. ทำการสร้างสัญญาณรูปคลื่น ไซน์ที่ใช้ในย่านความถี่ต่ำโดยใช้คอมพิวเตอร์ในการกำเนิดสัญญาณ โดยการเขียน โปรแกรมภาษาซี และทำการทดสอบวงจรเพื่อพิจารณาว่าสัญญาณที่ได้สามารถใช้ทดสอบวงจรได้จริงหรือไม่

ภาคการศึกษาที่ 2


1. สร้างสัญญาณ ไซน์ที่ใช้ในย่านความถี่สูงโดยใช้วงจรกำเนิดสัญญาณภายนอกมีเป้าหมายที่ความถี่สูงสุด ประมาณ 100 กิโลเฮิร์ตซ์
2. เก็บข้อมูลที่ได้จากการทดสอบวงจรเข้าสู่คอมพิวเตอร์โดยใช้วงจรเก็บข้อมูลลงบนแรม(Ram; เฉพาะที่ความถี่ต่ำกว่า 1 KHz เท่านั้น)แล้วนำไปสร้างกราฟผลตอบสนองความถี่ด้วยโปรแกรมภาษาซี
3. เขียนโปรแกรมภาษาซีจัดหน้าจอและทำการนำเสนอข้อมูลทางหน้าจอคอมพิวเตอร์

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

หลักการของเนทเวอร์คอนาไลเซอร์

เนทเวอร์คอนาไลเซอร์คือเครื่องมือที่ใช้ในการวัดแสดงคุณลักษณะของวงจร, อุปกรณ์หรือระบบทางไฟฟ้าที่มีผลตอบสนองต่อค่าความถี่ของสัญญาณค่าต่างๆที่ป้อนเข้าไปให้กับวงจร, อุปกรณ์หรือระบบทางไฟฟ้านั้นๆ ตัวอย่างของเนทเวอร์คอนาไลเซอร์แสดงดังรูปที่ 2.1




รูปที่ 2.1 แสดงตัวอย่างของเนทเวอร์คอนาไลเซอร์

ในการหาผลตอบสนองความถี่ของวงจร, อุปกรณ์หรือระบบทางไฟฟ้า เราสามารถหาได้โดยการป้อนสัญญาณคลื่นไซน์ (sine wave) ให้กับทางเข้า (input) ของวงจร, อุปกรณ์หรือระบบทางไฟฟ้านั้นๆ หลังจากนั้นทำการวัดสัญญาณตรงทางออก (output) ของวงจร, อุปกรณ์หรือระบบทางไฟฟ้ามาทำการเปรียบเทียบกับสัญญาณตรงทางเข้า เพื่อหาอัตราขยายของสัญญาณที่ความถี่นั้นๆ จากวิธีนี้ถ้าเราทำการเปลี่ยนความถี่ไปในช่วงกว้างเราก็สามารถหาผลตอบสนองความถี่ของวงจร, อุปกรณ์หรือระบบทางไฟฟ้าในช่วงความถี่ที่เราต้องการได้ ซึ่งผลตอบสนองความถี่ของวงจร, อุปกรณ์หรือระบบไปใช้


ทางไฟฟ้าที่ความถี่ค่าต่างๆก็คือคุณลักษณะของวงจร,อุปกรณ์หรือระบบทางไฟฟ้านั้นเอง ตัวอย่างผลตอบสนองความถี่ของวงจรกรองผ่านความถี่ต่ำ(low-pass filter)จากความถี่ 100kHz - 200MHzแสดงดังรูปที่ 2.2 ซึ่งแกนตั้งแสดงอัตราขยายสัญญาณและแกนนอนแสดงค่าความถี่ค่าต่างๆ

REF LEVEL 5.000dB /DIV 10.000dB MARKER 50 141 314.200HZ MAG (UDF) -2.604dB



รูปที่ 2.2 ตัวอย่างผลตอบสนองความถี่ของวงจรกรองผ่านความถี่ต่ำ

จากที่กล่าวมาข้างต้น เราสามารถแสดงแผนผังของส่วนประกอบเบื้องต้นต่างๆของเนทเวอร์คอนาไลเซอร์ได้ดังรูปที่ 2.3



รูปที่ 2.3 แผนผังส่วนประกอบเบื้องต้นของเนทเวอร์คอนาไลเซอร์

2.1 ส่วนประกอบเบื้องต้นของเนทเวอร์คออนไลน์เซอร์

2.1.1 หน่วยประมวลผลและแสดงผลของผลตอบสนองความถี่

ในการทำโครงการชิ้นนี้ได้กำหนดให้แสดงผลออกทางคอมพิวเตอร์(PC) ซึ่งเราได้ใช้คอมพิวเตอร์ทำหน้าที่เป็นส่วนควบคุมวงจรการสร้างสัญญาณคลื่นไซน์แบบกวาดที่ความถี่สูง ส่วนที่ความถี่ต่ำใช้การเขียนโปรแกรมภาษาซีสร้างสัญญาณคลื่นไซน์ออกมาจากคอมพิวเตอร์โดยตรง ผลตอบสนองความถี่ของวงจร, อุปกรณ์หรือระบบทางไฟฟ้าที่ได้มาจากวงจรตรวจวัดระดับสัญญาณผลตอบสนองความถี่ จะถูกเก็บเข้ามายังคอมพิวเตอร์เพื่อทำการประมวลผลและแสดงผลที่ได้ออกทางจอมอนิเตอร์ของเครื่องคอมพิวเตอร์

2.1.2 ส่วนเชื่อมโยง(Interfacing)กับPC

ส่วนเชื่อมโยงคอมพิวเตอร์กับอุปกรณ์วงจรภายนอกเชื่อมโยงผ่านทางสล็อตเสริม(expansion slots)ภายในเครื่องคอมพิวเตอร์ซึ่งเป็นแบบ ISA บัส วงจรส่วนเชื่อมโยงทำหน้าที่ถอดรหัสอุปกรณ์วงจรภายนอกที่คอมพิวเตอร์ต้องการติดต่อ โดยมี IC 8255 ทำหน้าที่เป็นพอร์ตอินพุตและเอาต์พุต มีวงจร A/D (Analog to Digital Converter) ทำหน้าที่แปลงสัญญาณอะนาลอกเป็นสัญญาณดิจิทัลจากอุปกรณ์วงจรภายนอกกลับเข้าสู่คอมพิวเตอร์ และ D/A (Digital to Analog Converter) ทำหน้าที่แปลงสัญญาณดิจิทัลเป็นสัญญาณอะนาลอกจากคอมพิวเตอร์ไปยังอุปกรณ์วงจรภายนอกที่คอมพิวเตอร์ต้องการติดต่อ

2.1.3 วงจรสร้างสัญญาณกวาดความถี่

ในการสร้างสัญญาณคลื่นไซน์เพื่อนำไปเป็นสัญญาณที่ใช้ในการทดสอบผลตอบสนองของวงจร, อุปกรณ์หรือระบบทางไฟฟ้าที่ความถี่ต่าง ๆ นั้น ได้ทำการแบ่งส่วนการสร้างความถี่คลื่นไซน์ออกเป็น 2 ส่วนคือ ส่วนสร้างความถี่คลื่นไซน์ที่ความถี่ต่ำซึ่งสร้างออกมาจากคอมพิวเตอร์ผ่านทางสล็อตเสริมโดยการเขียนโปรแกรมภาษาซีเพื่อสร้างสัญญาณไซน์ขึ้นมา ส่วนที่ความถี่สูงจะใช้วงจรสร้างสัญญาณคลื่นไซน์โดยมีคอมพิวเตอร์เป็นส่วนควบคุมช่วงความถี่ที่ต้องการจะสร้าง

2.1.4 วงจรตรวจวัดระดับสัญญาณผลตอบสนองความถี่

ผลตอบสนองความถี่ที่ความถี่ค่าใดค่าหนึ่งจะถูกสุ่มค่าเข้ามาเก็บเอาไว้ในหน่วยความจำชั่วคราวซึ่งใช้ RAM จากนั้นคอมพิวเตอร์จะนำข้อมูลที่อยู่ที่อยู่ใน RAM ไปทำการเปรียบเทียบเพื่อหาผลตอบสนองความถี่ค่าสูงสุดและค่าต่ำสุดเพื่อนำไปประมวลผลและแสดงผลในขั้นตอนต่อไป

2.2 การติดต่อกับคอมพิวเตอร์ผ่านทางสล롯เสริม(expansion slots)

ข้อดีประการหนึ่งของพีซีก็คือภายในเครื่องคอมพิวเตอร์จะมีสล롯เสริม(expansion slots) ซึ่งเป็นช่องสำหรับเสียบแผ่นวงจรอิเล็กทรอนิกส์เพิ่มเติม ทำให้แผ่นวงจรเหล่านั้นสามารถติดต่อกับคอมพิวเตอร์ได้โดยผ่านชุดของสายนำสัญญาณที่เราเรียกว่าบัส(bus)

สลอตเสริมนี้จะช่วยให้เราสามารถต่อเติมเสริมแต่งความสามารถพิเศษหลายๆอย่างให้กับคอมพิวเตอร์ของเราได้ เช่น การเสียบแผ่นวงจรหรือที่เราเรียกว่าอะแดปเตอร์การ์ด(adapter card) ก็อาจจะทำให้เราเพิ่มความละเอียดและสีสันทันให้กับจอภาพได้มากขึ้น หรืออาจใช้ต่อเติมเพื่อทำให้คอมพิวเตอร์สามารถบันทึกและเล่นดนตรีได้ หรืออาจทำให้เขียนหรืออ่านข้อมูลจากเทปได้ ซึ่งในการทำโครงการเนทเวอร์คออนไลน์เซอร์วีเราสามารถใช้คอมพิวเตอร์ทำการควบคุมการทำงานวงจรภายนอกโดยผ่านทางสลอตเสริม ซึ่งอุปกรณ์เหล่านี้ไม่ว่าจะเป็นอุปกรณ์ที่ต่อผ่านสลอตเสริมหรืออุปกรณ์ที่ต่อเข้ากับเครื่องโดยตรง เช่น คีย์บอร์ดล้วนต้องอาศัยการรับและส่งข้อมูลผ่านระบบบัสเสมอ

2.2.1 บัสแบบต่างๆ

ในพีซีทั่วไประบบบัสจะแบ่งออกได้ 3 ชนิดคือ บัสแอดเดรส(address bus) , บัสข้อมูล(data bus) และบัสควบคุม(control bus) ซึ่งแบ่งออกเป็นระบบบัสแบบต่างๆได้ดังนี้

2.2.1.1 บัส 8 บิต ข้อมูลถูกส่งไปยังอะแดปเตอร์การ์ดและอุปกรณ์ต่างๆทางบัสผ่านชุดของสายนำสัญญาณชนิด 8 เส้น

2.2.1.2 บัส 16 บิตหรือบัส ISA ข้อมูลถูกส่งไปบนชุดของสายนำสัญญาณ 8 เส้นหรือ 16 เส้นขึ้นอยู่กับชนิดของอะแดปเตอร์การ์ดที่เสียบอยู่บนสลอตเสริม

2.2.1.3 บัส EISA หรือบัส MCA ข้อมูลถูกส่งไปบนชุดของสายนำสัญญาณ 32 เส้นเพื่อติดต่อกับอะแดปเตอร์การ์ดที่ออกแบบเฉพาะสำหรับบัสชนิด 32 บิต ข้อแตกต่างระหว่างบัสชนิดทั้งสองก็คือ สลอตเสริมแบบ MCA ไม่สามารถรองรับอะแดปเตอร์การ์ดแบบ 8 หรือ 16 บิตได้ขณะที่สลอตเสริมแบบ EISA รองรับได้ สลอตบัสชนิด EISA ได้ถูกออกแบบมาอย่างชาญฉลาดโดยอนุญาตให้การ์ดรุ่นเดิมที่เป็นชนิด 8 และ 16 บิตสามารถเสียบลงไปได้ด้วยและการ์ดที่เป็นชนิด EISA ก็ยังสามารถเสียบลงไปได้ด้วย โดยการ์ด EISA สามารถเสียบลงไปได้ลึกกว่า ทั้งนี้เพื่อสัมพันธ์กับสายวงจรไฟฟ้าชนิด 32 บิตแบบ EISA ซึ่งมีลักษณะช่องห่างระหว่างสายวงจรที่ชอยถี่มากกว่าปกติ

ในการทำโครงการเนทเวอร์คออนไลน์เซอร์วีเราได้ใช้การ์ดแบบ ISA(ISA card) แต่การติดต่อกับคอมพิวเตอร์ใช้จำนวนบิตข้อมูลเพียงแค่ 8 บิตเท่านั้น(ISA บัสสามารถติดต่อส่งผ่านข้อมูลได้จำนวน 16 บิต) คือใช้งานแค่ส่วนบนของ ISA card ซึ่งมีจำนวน 62 pin เท่านั้น อีก 36 pin ซึ่งเป็นส่วนล่างของ ISA card ยังไม่ได้ใช้งานซึ่งอาจจะได้ใช้งานถ้ามีความจำเป็นที่จะต้องใช้เพื่อเพิ่มประสิทธิภาพการทำงานของอุปกรณ์ รูปแสดงสลอตของ ISA บัสแสดงดังรูปที่ 2.4

ติดต่อกับนั้นถูกส่งออกมาบนบัสแอดเดรสแล้ว โดยที่สัญญาณ ALE นี้จะเปลี่ยนจากลอจิก “1” เป็น “0” เมื่อค่าแอดเดรสที่ถูกส่งออกมาบนบัสข้อมูลเรียบร้อยแล้ว

2.2.2.7 I/O CHCK (I/O Channel Check; ขา A1)

ขาสัญญาณนี้เป็นอินพุตที่ใช้ในการแสดงความผิดพลาดเกี่ยวกับพาริตี ที่เกิดขึ้นในการทำงานของวงจรรีเฟรชหรืออุปกรณ์ I/O เมื่อขาสัญญาณนี้ได้รับลอจิก “0” จะทำให้ 8088 ถูกอินเทอร์รัพท์แบบ Non-Maskable (NMI) อย่างไรก็ตามเราสามารถที่จะกำหนดให้วงจรรายในของ IBM/PC ทำการขออินเทอร์รัพท์ (เมื่อได้รับสัญญาณ I/O CHCK) หรือไม่ก็ได้

2.2.2.8 I/O CHRDY (I/O Channel Ready; ขา A10)

ขาสัญญาณนี้เป็นอินพุตที่ใช้เพิ่มเวลาในบัสไซเคิลในกรณีที่อุปกรณ์ I/O หรือหน่วยความจำที่เกี่ยวข้องกับขบวนการในบัสไซเคิลที่เกิดขึ้นนั้น ไม่สามารถทำงานทันตามช่วงเวลาปกติของบัสไซเคิลนั้นๆ ได้

2.2.2.9 IRQ2 – IRQ7 (Interrupt Request 2 – 7; ขา B4 และ B25 – B21)

ขาสัญญาณทั้ง 6 นี้เป็นขาอินพุตที่ใช้สำหรับการขออินเทอร์รัพท์จาก 8088 โดยสัญญาณเหล่านี้จะต่อเข้ากับ 8259A บนเมนบอร์ดโดยตรง โปรแกรมในส่วน BIOS ของ IBM/PC จะทำการโปรแกรม 8259A ให้ IRQ2 มีลำดับความสำคัญสูงสุด (Highest Priority) และ IRQ7 มีลำดับความสำคัญที่ต่ำสุด ในกรณีที่มีการขออินเทอร์รัพท์เกิดขึ้น คือระดับลอจิกที่ขา IRQ ขาใดขาหนึ่งถูกเปลี่ยนจากลอจิก “0” เป็นลอจิก “1” (ขอบขาขึ้น) 8259A ก็จะทำการส่งสัญญาณ INT ให้กับ 8088 เพื่อทำการขออินเทอร์รัพท์

2.2.2.10 IOR (I/O Read; ขา B14)

ขาสัญญาณนี้เป็นเข้าที่พวทแอกทีฟที่ลอจิก “0” ที่สร้างขึ้นโดย 8288 Bus Controller เพื่อใช้ในการแสดงว่าบัสที่เกิดขึ้นนี้ เป็นบัสไซเคิลของการอ่านข้อมูลจากพอร์ท I/O เพื่อให้พอร์ท I/O ที่มีแอดเดรสตรงกับแอดเดรสบนบัสแอดเดรสนั้นส่งข้อมูลออกมาบนบัสข้อมูล โดยข้อมูลจะต้องถูกส่งออกมาบนบัสข้อมูลก่อนขอบขาขึ้นของสัญญาณ IOR ประมาณ 30 ns เพื่อให้มั่นใจได้ว่า 8088 สามารถรับข้อมูลได้ถูกต้อง

2.2.2.11 IOW (I/O Write; ขา B13)

ขาสัญญาณนี้เป็นเข้าที่พวทแอกทีฟที่ลอจิก “0” ซึ่งถูกสร้างขึ้นโดย 8288 Bus Controller เพื่อใช้แสดงว่าบัสไซเคิลที่เกิดขึ้นนี้เป็นบัสไซเคิลของการเขียนข้อมูลลงบนพอร์ท I/O เพื่อให้พอร์ท I/O ที่มีแอดเดรสตรงกับแอดเดรสบนบัสแอดเดรสนั้น รับข้อมูลที่อยู่บนบัสข้อมูลไปเก็บไว้ เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.2.12 MEMW (Memory Write; ขา B11)

ขานี้เป็นเอาต์พุตแอกทีฟที่ลอจิก “0” ซึ่ง 8288 Bus Controller สร้างขึ้นในระหว่างบัสไซเคิลในการเขียนข้อมูลลงในหน่วยความจำของ 8088 สัญญาณ MEMW นี้จะถูกส่งออกมาเพื่อให้หน่วยความจำที่แอดเดรสตรงกับค่าแอดเดรสบนบัสแอดเดรสนั้น ทำการรับข้อมูลที่อยู่บนบัสข้อมูลไปเก็บไว้ โดยทั่วไปหน่วยความจำจะรับข้อมูลในช่วงขอบขาขึ้นของสัญญาณ MEMW

2.2.2.13 MEMR (Memory Read; ขา B12)

ขานี้เป็นเอาต์พุตจาก 8288 ซึ่งสัญญาณนี้จะแอกทีฟ (ลอจิก “0”) ในระหว่างบัสไซเคิลของการอ่านข้อมูลจากหน่วยความจำของ 8088 เพื่อให้หน่วยความจำที่มีแอดเดรสตรงกับค่าแอดเดรสบนบัสแอดเดรสนั้น ทำการส่งข้อมูลออกมาบนบัสข้อมูล โดยหน่วยความจำนั้นจะต้องส่งข้อมูลออกมาในช่วงเวลา 30 ns ก่อนที่สัญญาณ MEMW จะกลับเป็นลอจิก “1” ทั้งนี้เพื่อให้ 8088 ได้รับข้อมูลที่ถูกต้อง

2.2.2.14 DRQ1 – DRQ3 (DMA Request 1 – 3 ;ขา B18,B6 และ B16)

ขาสัญญาณทั้ง 3 นี้เป็นสัญญาณอินพุตแอกทีฟที่ลอจิก “1” ซึ่งอุปกรณ์ภายนอกสามารถใช้ในการขอ DMA จากระบบ โดยการป้อนระดับสัญญาณลอจิก “1” ให้กับขา DRQ ขาใดขาหนึ่ง (ขา DRQ ทั้งสามนี้จะต่อเข้ากับ DRQ1 – DRQ3 ของ 8237A-5)

2.2.2.15 DACK0 – DACK3 (DMA Acknowledge 0 – 3; ขา B19,B17,B26 และ B15)

สัญญาณทั้ง 4 นี้เป็นเอาต์พุตแอกทีฟที่ลอจิก “0” ซึ่ง 8237A-5 สร้างขึ้นเพื่อแสดงให้วงจรมานอกที่ขอ DMA ทราบว่าการขอ DMA นั้นได้รับการตอบสนองแล้ว และ 8237A-5 จะเข้าสู่ขบวนการ DMA เพื่อให้การส่งผ่านข้อมูลระหว่างอุปกรณ์ I/O ที่ขอ DMA กับหน่วยความจำเกิดขึ้นได้โดยตรง (คือไม่ต้องผ่าน 8088)

2.2.2.16 AEN (Address Enable; ขา A11)

สัญญาณนี้เป็นเอาต์พุตที่ใช้ในการแสดงว่าบัสไซเคิลที่เกิดขึ้นในช่วงเวลาที่สัญญาณ AEN แอกทีฟ (ลอจิก “1”) นั้น เป็นบัสไซเคิลของขบวนการ DMA

2.2.2.17 T/C (Terminal Count; ขา B27)


สัญญาณนี้ถูกสร้างขึ้นจากการนำเอาสัญญาณเอาต์พุตที่ขา EOP ของ 8237A-5 มากลับลอจิก (โดยใช้เกท Inverter) ทำให้สัญญาณ T/C นี้แอกทีฟที่ลอจิก “1”

2.2.2.18 บัสของแหล่งจ่ายไฟของระบบ

แหล่งจ่ายไฟของระบบจะประกอบด้วยแหล่งจ่ายไฟ DC +5V,+12V,-5V,-12V ซึ่งประกอบไปด้วยขา B3,B29,B9,B5 และ B7 ส่วนสัญญาณ GND จะประกอบไปด้วยขา B1,B10 และ B31 ซึ่งขาทั้งสามนี้จะต่อกับกราวด์ (Ground) ของระบบ


2.3 8255 พอร์ตข้อมูลแบบขนาน

8255 เป็นไอซีที่มี 40 ขา ได้รับการออกแบบมาให้มีสัญญาณเพื่อเชื่อมต่อกับ 8088 8255 เป็นไอซีที่ต่อเป็นพอร์ตให้ไมโครโปรเซสเซอร์ได้ 3 พอร์ต โดยมีโครงสร้างพื้นฐานแสดงได้ดังรูปที่ 2.5



รูปที่ 2.5 แผนผังโครงสร้างของไอซี 8255

การเรียกพอร์ตของ 8255 จะเรียกพอร์ตต่างๆว่า พอร์ต A พอร์ต B และพอร์ต C โดยพอร์ต C แยกเป็น 2 ส่วนคือ พอร์ต C ล่างหรือตั้งแต่ $PC_0 - PC_3$ มีจำนวน 4 บิต และพอร์ต C บนหรือตั้งแต่ $PC_4 - PC_7$ ที่พิเศษคือ พอร์ตทุกพอร์ตเป็นได้ทั้งพอร์ตอินพุตและพอร์ตเอาท์พุต รูปที่ 2.6 แสดงรูปของไอซี 8255A



รูปที่ 2.6 รูปไอซี 8255

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.1 ขาสัญญาณต่างๆของ 8255

2.3.1.1 $D_0 - D_7$ เป็นขาที่ข้อมูลอินพุตเข้าที่พู่จะต้องผ่านเข้าออกจากส่วนนี้ $D_0 - D_7$ จึงต่อเข้ากับระบบบัสของไมโครโปรเซสเซอร์ เพื่อให้ไมโครโปรเซสเซอร์สามารถอ่านหรือเขียนข้อมูลจากพอร์ทผ่านทางบัสนี้

2.3.1.2 CS (สัญญาณเลือกชิป) ขานี้เป็นขาอินพุตที่จะรับสัญญาณจากภายนอกเพื่อเลือกชิป 8255 โดยเมื่อขานี้เป็น 0 จะทำให้ 8255 ต่อเข้ากับระบบบัสของไมโครโปรเซสเซอร์ เพื่อให้ไมโครโปรเซสเซอร์เขียนหรืออ่านข้อมูลจากพอร์ทได้

2.3.1.3 RD (สัญญาณการอ่าน) เป็นสัญญาณอินพุตที่ต้องส่งมาจากชิพยู เมื่อสัญญาณที่ขานี้เป็น 0 และสัญญาณ CS เป็น 0 ด้วย ไอซี 8255 จะทำตัวให้ชิพยูอ่านข้อมูลจากบัสในขณะที่เป็นพอร์ทอินพุต

2.3.1.4 WR เป็นสัญญาณการเขียน จะแอกทีฟเมื่อสัญญาณ WR และสัญญาณ CS เป็น 0 สัญญาณนี้จะมาจากชิพยูเมื่อต้องการเขียนข้อมูลลงบนพอร์ทที่กำหนด

2.3.1.5 $A_0 - A_1$ (สัญญาณแอดเดรส) ลอจิกของสัญญาณทั้งสองจะถอดรหัสออกเป็น 4 รหัสเพื่อกำหนดรีจิสเตอร์ภายในที่เชื่อมต่อกับพอร์ทอินพุตเข้าที่พู่ของ 8255

2.3.1.6 RESET (สัญญาณรีเซต) เป็นสัญญาณที่ส่งจากภายนอกเข้ามาทำการรีเซต 8255 เพื่อเคลียร์สถานะต่างๆของ 8255 เมื่อ 8255 ได้รับการรีเซต ก็จะกลับเข้าสู่โหมดอินพุตหรือทุกพอร์ทที่เป็นพอร์ทอินพุต

2.3.1.7 $PA_0 - PA_7$ เป็นสายสัญญาณที่เป็นพอร์ทของ 8255 ที่ชื่อพอร์ท A การเลือกพอร์ทจะเลือกโดยสัญญาณแอดเดรส $A_0 - A_1$

2.3.1.8 $PB_0 - PB_7$ เป็นสายสัญญาณที่เป็นพอร์ท B ของ 8255 ถูกเลือกโดยสัญญาณแอดเดรส $A_0 - A_1$

2.3.1.9 $PC_0 - PC_7$ เป็นสายสัญญาณที่เป็นพอร์ท C ของ 8255 การกำหนดพอร์ทนี้จะได้รับการกำหนดโดยสัญญาณแอดเดรส $A_0 - A_1$ พอร์ท C นี้แบ่งเป็น 2 กลุ่มคือ กลุ่ม $PC_0 - PC_3$ และกลุ่ม $PC_4 - PC_7$

2.3.2 รีจิสเตอร์ภายในของ 8255

เมื่อต่อ 8255 เข้ากับไมโครโปรเซสเซอร์แล้ว สิ่งที่ใช้จะต้องทำคือ การโปรแกรมให้ 8255 ทำงานตามที่ต้องการ จากการใช้ 8255 มีพอร์ทที่ไมโครโปรเซสเซอร์มองเห็น 4 พอร์ท แต่ละพอร์ทจะเสมือนเป็นรีจิสเตอร์ที่สามารถเขียนและอ่านได้ รีจิสเตอร์แต่ละตัวนี้จึงถูกกำหนดด้วยแอดเดรสตามที่ตั้งไว้ สัญญาณของขาควบคุมที่ประกอบกันจะแสดงความหมายดังตารางที่ 2.1 ใช้ประโยชน์ด้านการคำนวณว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ตารางที่ 2.1 สัญญาณควบคุมการกระทำของ 8255

RD	WR	A1	A0	ความหมาย
1	0	0	0	เขียนพอร์ท A ซึ่งเป็นข้อมูล
0	1	0	0	อ่านพอร์ท A ซึ่งเป็นข้อมูล
1	0	0	1	เขียนพอร์ท B ซึ่งเป็นข้อมูล
0	1	0	1	อ่านพอร์ท B ซึ่งเป็นข้อมูล
1	0	1	0	เขียนพอร์ท C ซึ่งเป็นข้อมูล
0	1	1	0	อ่านพอร์ท C ซึ่งเป็นข้อมูล
1	0	1	1	เขียนข้อมูล ซึ่งเป็นรหัสควบคุม
0	1	1	1	อ่านเข้ามาซึ่งไม่มีความหมายใด

การใช้งาน 8255 จะต้องส่งรหัสควบคุม (control code) เข้าไปยังพอร์ทข้อมูลควบคุม เพื่อควบคุมการทำงานของ 8255 โดยใช้สัญญาณควบคุมพอร์ทหมายเลข 13H การควบคุมการทำงานของ 8255 มีหลายโหมด แต่ละโหมดจะแตกต่างกันออกไป การโปรแกรมให้ 8255 ทำงานจะทำได้ 3 โหมดคือ โหมด 0 โหมด 1 และโหมด 2 ซึ่งในการทำโครงงานครั้งนี้ได้ใช้ 8255 ทำงานในโหมด 0 ซึ่งจะได้อธิบายหลักการทำงานของ 8255 ในโหมด 0 ต่อไป

2.3.3 โหมด 0 หรืออินพุทเอาต์พุทแบบพื้นฐาน

การกำหนดโหมดการทำงาน จะต้องส่งข้อมูลคำสั่งเข้าไปโปรแกรมในพอร์ทควบคุมของ 8255 ซึ่งในที่นี้ใช้พอร์ทหมายเลข 13H แต่ละบิตของข้อมูลที่ส่งไปจะมีความหมายในตัวเอง ลักษณะความหมายของแต่ละบิตในรหัสควบคุมแสดงได้ดังรูปที่ 2.7



รูปที่ 2.7 ความหมายของบิตต่างๆในรหัสควบคุม

การโปรแกรม 8255 คือ การให้ค่ารหัสบิตต่างๆเข้าไปในรหัสควบคุมแล้วส่งไปยังรีจิสเตอร์ของพอร์ทควบคุม ความหมายของบิตต่างๆมีดังนี้

2.3.3.1 บิต D₇ เป็นบิตที่แสดงรหัสคำสั่งควบคุม ถ้าบิตนี้เป็น 1 หมายถึงรหัสควบคุมนี้จะมีผลต่อการเปลี่ยนแปลงการเซตโหมดต่างๆของ 8255

2.3.3.2 บิต D₆ และ D₅ เป็นการเลือกโหมดของพอร์ท A ซึ่งมี 3 โหมด 0 โหมด 1 และ โหมด 2

2.3.3.3 บิต D₄ ถ้ามีค่าเป็น 0 หมายถึงการกำหนดพอร์ท A เป็นเข้าที่พืทุท ถ้ามีค่าเป็น 1 จะหมายถึงการกำหนดให้พอร์ท A เป็นอินพุท

2.3.3.4 บิต D₃ เป็นบิตที่บอกถึงการเซตของพอร์ท C บน ถ้าเป็น 0 จะทำให้พอร์ท C บน เป็นเข้าที่พืทุท

2.3.3.5 บิต D₂ เป็นบิตที่บอกถึงการเซตของพอร์ท B ถ้าเป็น 0 หมายถึง การเลือกพอร์ท B เป็นโหมด 0 และถ้าเป็น 1 หมายถึงการเลือกโหมด 1

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.3.6 บิต D_1 เป็นการกำหนดอินพุตเข้าที่พุทของพอร์ท B ถ้าเป็น 0 หมายถึงเข้าที่พุท ถ้าเป็น 1 หมายถึงอินพุท

2.3.3.7 บิต D_0 เป็นการกำหนดอินพุตเข้าที่พุทของพอร์ท C ล่าง ถ้าเป็น 0 หมายถึงเข้าที่พุท ถ้าเป็น 1 หมายถึงอินพุท


การโปรแกรม 8255 จะเริ่มจากการเซตค่าที่ต้องการแล้วเข้าที่พุทไปยังพอร์ทควบคุม เช่น ถ้าต้องการโปรแกรมให้ทั้งพอร์ท A,B และ C เป็นพอร์ทเข้าที่พุททั้งหมด เราจะเลือกให้ 8255 อยู่ในโหมด 0 โดยมีรหัสควบคุมเป็น 10000000 หรือ 80H เนื่องจากมีพอร์ทที่รับส่งข้อมูล 3 พอร์ทคือ พอร์ท A พอร์ท B และพอร์ท C ซึ่งพอร์ท C จะแยกออกเป็น 2 ส่วนคือ พอร์ท C ล่าง และพอร์ท C บน เราสามารถโปรแกรมให้ทั้ง 4 พอร์ทนี้เป็นอินพุทหรือเข้าที่พุทก็ได้ เช่น ถ้าให้รหัสควบคุมเป็น 82H จะทำให้พอร์ท B เป็นอินพุท พอร์ท A และพอร์ท C เป็นเข้าที่พุท

2.4 การเปลี่ยนสัญญาณดิจิตอลเป็นสัญญาณอนาลอก (D/A CONVERTOR)

หลักการทำงานของ DAC คือ การนำเอากลุ่มของบิต (BIT) จากคอมพิวเตอร์หรืออุปกรณ์ดิจิตอลมาเปลี่ยนเป็นระดับแรงดันซึ่งเป็นสัญญาณแบบอนาลอก เข้าที่พุทของ DAC เป็นระดับความแตกต่างของแต่ละบิตของดิจิตอลอินพุท

2.4.1 หลักการพื้นฐานของ DAC

บล็อกไดอะแกรมของ DAC แสดงได้ดังรูปที่ 2.8 เข้าที่พุทที่ได้สามารถเป็นได้ทั้งแรงดันและกระแส



รูปที่ 2.8 Block Diagram D/A Converter

เข้าที่พุทชนิดใดก็ตามที่ผลิตได้จากวงจร D/A จำนวนของความแตกต่างของระดับแรงดันหรือกระแสที่สร้างขึ้น จะสัมพันธ์กับจำนวนของบิตที่นำมาเปลี่ยนจากสมการนั้น ไม่นิยามให้นำไปใช้ประโยชน์ด้านการคำนวณ ไม่ว่ารณใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเป็น $N = 2^n$ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ N คือ จำนวนของระดับความแตกต่างด้านเอาต์พุตที่สร้างขึ้น และ n คือ จำนวนของบิตอินพุตที่นำมาเปลี่ยน


จำนวนของระดับความแตกต่างที่สร้างขึ้นที่เอาต์พุตของ DAC จะขึ้นอยู่กับขอบเขตการจำแนกของอุปกรณ์ที่ใช้งาน จำนวนบิตอินพุตจะใช้บิตที่สูงที่สุดในการคำนวณ เช่น อินพุตของ DAC 10 บิต สามารถเปลี่ยนระดับสัญญาณ ได้ 1024 ระดับ การเปลี่ยนแปลงเป็นรูปอื่นเป็นคุณสมบัติหนึ่งที่สำคัญของ DAC ในการนำไปประยุกต์ใช้งานในหลายๆด้าน หลักการหนึ่งในการเปลี่ยนแปลงสัญญาณดิจิทัลในรูปของ $N(N = 2^n)$ และสามารถคิดเป็นรูปร้อยละได้จากสมการ

$$\text{PERCENT RESOLUTION} = (1/2^n) * 100 \%$$

เช่น ในกรณี 8 บิต DAC

$$\begin{aligned} \text{PERCENT RESOLUTION} &= (1/2^8) * 100 \% \\ &= (1/256) * 100 \% \\ &= 0.390625 \% \end{aligned}$$

จาก ตัวอย่างของเอาต์พุตของ 8 บิต DAC มีความแน่นอน 0.390625 % ของเอาต์พุตฟูลสเกล ซึ่งคือระดับแรงดันหรือกระแสที่เอาต์พุตของ DAC ที่สมมติขึ้นว่าเลข 1 ไบนารีที่เป็นอินพุตแต่ละตัวที่เปลี่ยนแปลงเป็นรูปอื่นได้ไม่จำกัด แต่ในความเป็นจริง DAC ไม่สามารถมีจำนวนถึงค่าเต็มสเกลในทางอุดมคติได้ เนื่องจากการจำกัดจำนวนของอินพุต เช่น DAC ที่แสดงในรูป 2.9 มีอินพุต 4 เส้น กราฟของ V_o และอินพุตไบนารีสำหรับ 4 บิต DAC สามารถสร้างได้ดังแสดงในรูป 2.9



รูปที่ 2.9 คุณสมบัติการทรานสเฟอร์สำหรับ 4 บิต DAC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
จะสังเกตได้ว่ามีระดับความแตกต่างของแรงดันที่เป็นไปได้ 16 ระดับและ 15 ขอบขาขึ้น ถ้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีข้อผิดพลาดและต้องอยู่เบื้องหลังการพิมพ์ทุกครั้ง
เป็นเอาต์พุตเต็มสเกล จะมีขอบขาขึ้น 16 ขอบ ซึ่งหมายถึงว่าค่า V_o สูงสุดเอาต์พุตจะไม่ถึง V_{fs} อีกชั้น


หนึ่งขนาดของเอาต์พุต 1 ชั้นเรียกว่า 1 LSB ซึ่งมีการเปลี่ยนแปลงน้อยมากและจะปรากฏขึ้นเมื่อ LSB ของดิจิตอลอินพุตเปลี่ยนสถานะ การเพิ่มขึ้นของเอาต์พุต (แรงดันหรือกระแส) สำหรับแต่ละชั้นหาได้จากจำนวนของชั้นและ V_{fs} ซึ่งมีความสัมพันธ์กันดังนี้

$$\text{ขนาดชั้น} = V_{fs} / 2^n$$

เมื่อ n คือจำนวนของอินพุตไบนารีและ V_{fs} คือแรงดันเต็มสเกลของDACเชิงอุดมคติ เช่น V_o ของ 4 บิต DAC เป็นไปตามทฤษฎีมี V_{fs} เท่ากับ 10 โวลต์ และอินพุตไบนารี 12 ฐาน 10 ได้ V_o เท่ากับ

$$\begin{aligned} \text{ขนาดชั้น} &= V_{fs}/2^n \\ &= 10 \text{ volt}/16 \\ &= 0.625 \text{ volt} \\ V_o &= 0.625 \text{ volt} * 12 \\ &= 7.5 \text{ volt} \end{aligned}$$

การจำแนกของ DAC จะใช้เป็นตัวบอกความเที่ยงตรงของสัทธิยเพราะว่าการจำแนกเป็นตัวกำหนดข้อจำกัดของความเที่ยงตรงของการเปลี่ยนแปลง อย่างไรก็ตามความเที่ยงตรงและการจำแนกไม่ใช่สิ่งเดียวกัน ตัวอย่างเช่น 16 บิตDAC จะพิจารณาถึงการจำแนกสูงสุด (65536) แต่ไม่ใช่สิ่งจำเป็นที่ถูกต้องในการหาค่า V_o ซึ่งจะหาได้จากค่าอินพุตที่ให้มา ภายใต้เงื่อนไขอุดมคติเอาต์พุตของDAC จะมีความถูกต้อง $+1/2 V_{step}$ (หรือ $+1/2 \text{ LSB}$ เพราะ $1 \text{ step} = 1 \text{ LSB}$) อย่างไรก็ตามอาจมีความผิดพลาดได้ใน DAC แต่ละชนิดความคลาดเคลื่อนจะเกิดจากโครงสร้างของวงจร ผลของการเปลี่ยนแปลงแหล่งความคลาดเคลื่อนเอาต์พุตบนตัวคอนเวอร์เตอร์ แสดงดังรูป 2.10 เป็นรูปผลของการเปลี่ยนแปลงความคลาดเคลื่อนของทรานสเฟอร์ฟังก์ชันของDAC อุดมคติ




รูปที่ 2.10 กราฟของDAC อุดมคติและผลของความคลาดเคลื่อน

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อการเรียนการสอนเท่านั้น ไม่อนุญาติให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น ลิขสิทธิ์นี้สงวนไว้สำหรับอาจารย์และคณาจารย์ของภาควิชาวิศวกรรมเครื่องกลเท่านั้น
 Offset Error เป็นผลที่เกิดขึ้นที่เอาต์พุตของDAC ไม่เป็น 0 เมื่ออินพุตไบนารีเป็น 0 ทำให้เกิดค่าคงที่เลื่อนให้แรงดันเอาต์พุตเกิดในย่านของไบนารีอินพุต

Gain Error หรือเรียกอีกอย่างหนึ่งว่า Scalling Error จะสร้างขนาดขึ้นให้ใหญ่กว่าหรือเล็กกว่าขนาดปกติซึ่งเป็นสาเหตุให้ค่าแรงดันเอาต์พุตเบี่ยงเบนจากค่าความเป็นจริงของ ไบนารีอินพุต

Linear Error เป็นความคลาดเคลื่อนอีกชนิดหนึ่งที่เป็นสาเหตุทำให้ DAC ไม่เป็นเชิงเส้น ตัวอย่างเช่น ถ้าอัตราขยายของ DAC ไม่คงที่สำหรับ ไบนารีอินพุต เอาต์พุตจะเปลี่ยนแปลงขนาดของขั้นที่สร้างขึ้น


คุณลักษณะของ DAC ที่สำคัญอีกอย่างคือ ความสัมพันธ์เกี่ยวกับเวลาที่ใช้ในการเปลี่ยนแปลงคุณสมบัตินี้เรียกว่า Settling time เป็นการวัดการตอบสนองทางด้านความเร็วของ DAC



รูปที่ 2.11 กราฟการตอบสนองต่อ Settling Time ของ DAC

2.4.2 วงจร DAC

2.4.2.1 Weighted Resistor Summing Amplifier เป็น DAC อีกชนิดหนึ่งใช้น้ำหนักของไบนารีมาบวกกันแสดงดังรูป 2.11



รูปที่ 2.12 Weighted Resistor DAC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในวงการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปแบบเป็นวงจรที่ใช้กับอินพุต 4 บิตสวิทช์จะถูกควบคุมจากคิิจิตอลอินพุต D1-D4

แรงดันเข้าที่พืทสามารถคำนวณได้ดังนี้


$$V_o = -V_{ref} \cdot \{(D_1 R_f / R) + (D_2 R_f / 2R) + (D_3 R_f / 4R) + (D_4 R_f / 8R)\}$$

เมื่อ $D_n = 1$ ถ้าไบนารีอินพุทเป็นสถานะสูง และ $D_n = 0$ ถ้าไบนารีอินพุทเป็นสถานะต่ำ

จะเห็นได้ว่าแรงดันเข้าที่พืทที่ได้จากสมการมีค่าติดลบ เพราะเรต้อออปแอมป์ในโหมดอินเวอร์ทติ้งแอมป์ ถ้า V_{ref} มีค่าเป็นแรงดันบวก V_o จะเป็นลบ ถ้า V_{ref} เป็นลบ V_o จะเป็นค่าแรงดันบวก ค่าของ R_f หาได้จากอัตราขยายของ DAC R_f จะมีค่ามากเมื่อแรงดันเข้าที่พืทมีค่าสูงในการออกแบบสวิตช์ จะเป็นอนาลอกสวิตช์

2.4.2.2 R-2R Ladder DAC

มีลักษณะวงจรเป็นดังรูปที่ 2.13



รูป 2.13 R-2R LADDER DAC

แรงดันที่ปรากฏที่ขานอนอินเวอร์ทติ้งจะสัมพันธ์กับการเซ็ทของวงจรสวิตช์ มีความสัมพันธ์กันดังสมการ

$$V_{in} = V_{ref} \{(D_1/2) + (D_2/4) + (D_3/8) + (D_4/16) + \dots\}$$

อัตราขยายแรงดันของนอนอินเวอร์ทติ้งหาได้จาก


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ Av = 1 + (Rf/R1) เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตีพิมพ์หรือเผยแพร่เอกสารทุกครั้งที่มีการนำไปใช้

R-2R Ladder DAC จะมีประโยชน์มากกว่า Weighted Summing Amp ค่าความต้านทานที่ต้องการที่อินพุทของออปแอมป์ทั้งสองตัวจะต่างกันคือ 2R กับ R ปัญหาทางด้านอุณหภูมิสามารถกำจัดได้ง่าย ในทางปฏิบัติ R-2R Ladder DAC ใช้งานง่ายเพราะใช้ค่าความแตกต่างของความต้านทานสองค่า (2:1) และมีจำนวนความต้านทานมากกว่าจำนวนของเลขไบนารี


2.4.2.3 IC DAC

วงจร DAC ทั้งสองที่กล่าวมาเป็นวงจรที่นิยมใช้และเป็นการออกแบบง่ายๆ แต่หากเมื่อต้องการให้มีจำนวนบิตสูงขึ้นจะต้องใช้ความต้านทานมากขึ้นเป็นการยุ่งยากและไม่สะดวกในการทดลองและการใช้งานจึงได้มีการคิดออกแบบและผลิตวงจรรวมของ DAC ขึ้นเพื่อแก้ปัญหาเหล่านี้ จะได้ทำการพิจารณาส่วนประกอบที่มีในวงจรรวมและคุณสมบัติทางอุณหภูมิ

วงจรรวม DAC มีหลายแบบ แต่ที่นำมาใช้ในโครงงานนี้คือ DAC 0808 ชนิด 8 บิต ให้เอาท์พุทเป็นกระแสซึ่งมีความสัมพันธ์กับค่าของ ไบนารีอินพุทที่ป้อนเข้ามา DAC0808 มี 16 ขา DIP และมีค่า Settling time 150 ns



รูปที่ 2.14 วงจรรวม DAC0808



รูปที่ 2.15 การใช้งานวงจร DAC0808

กระแสเอาท์พุทหาได้จาก $I_o = (-V_{ref} / R_{in}) [(D_7/2) + (D_6/4) + (D_5/8) + \dots + (D_0/256)]$

เมื่อ $D_n = 0$ หรือ 1

อินพุท D จะเปลี่ยนแปลงไปมาระหว่าง 0 กับ 1 ซึ่งขาแรงดันอ้างอิงลบ $V_{ref}(-)$ จะต่อลง

กราวด์ผ่านความต้านทาน R_2 ซึ่งมีค่าเท่ากับ R_1 จะช่วยป้องกัน Offset Error ขา 16 จะต่อโฟลท


นอกจากเป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้จัดทำเห็นประโยชน์และประโยชน์ด้านการศึกษา เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้จัดทำเห็นประโยชน์และประโยชน์ด้านการศึกษา

-VEE โดยมีตัวเก็บประจุกัน (มีค่าประมาณ 0.001 uF) ซึ่งช่วยป้องกัน Ringing และ Overshoot ที่

เมื่อกำลังเปิด/ปิด หรือการเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเอกสารที่กล่าวถึงในการนำไปใช้

เอาท์พุทของ DAC เอาท์พุทของ DAC มีค่าเป็นกระแสซึ่งสามารถเปลี่ยนให้เป็นแรงดันได้โดยใช้โอปแอมป์ต่อเข้ากับเอาท์พุทของ DAC ดังรูป 2.16 แรงดันเอาท์พุทสามารถหาได้จากสมการ


$$V_o = -I_o R_f$$



รูปที่ 2.16 การใช้โอปแอมป์เปลี่ยนกระแสเป็นแรงดันจากเอาท์พุทของ DAC0808

โดยที่ค่าแรงดันเอาท์พุท V_o หาได้จาก

$$V_o = (V_{ref} * R_f / R_1) * [(D_7/2) + (D_6/4) + (D_5/8) + \dots + (D_0/256)]$$



รูปที่ 2.17 วงจรสมมูลของ DAC0808 แรงดันเอาท์พุท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.5 การเปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิทัล (A/D CONVERTER)

วงจรเปลี่ยนสัญญาณอนาลอกเป็นดิจิทัลที่ใช้กันอยู่ทั่วไปมีหลายแบบคือ

2.5.1 แบบใช้วงจรเปรียบเทียบขนานหรือแบบ “แฟลช” (Parallel Comparator

Simultaneous “Flash” A/D Converter)

วงจรเอคูิแบบนี้ใช้หลักการง่าย ๆ อีกทั้งยังเป็นวิธีที่รวดเร็วที่สุด คือใช้วงจรเปรียบเทียบที่ค่อนข้างกัน ดังรูปที่ 2.18 ประกอบด้วยออปแอมป์ที่ค่อเป็นวงจรเปรียบเทียบ และตัวต้านทานต่อไว้เพื่อแบ่งแรงดันที่ขาอินพุตแบบกลับ (inverting) ให้มีขนาดต่าง ๆ กัน จากหลักการของวงจรเปรียบเทียบทั่วไป เมื่อแรงดันอินพุตที่ขาอินพุตแบบไม่กลับ (non-inverting) มีค่าสูงกว่าที่ขาอินพุตแบบกลับ เอาท์พุทจะได้แรงดันค่าสูง



รูปที่ 2.18 โครงสร้างพื้นฐานของแฟลช A/D Converter

เมื่อต้องการวงจรที่มีความละเอียดสูงขึ้น จำเป็นต้องใช้วงจรเปรียบเทียบเพิ่มขึ้น เช่น ถ้าต้องการความละเอียด 3 บิต ต้องใช้วงจรเปรียบเทียบ 7 ตัว ความละเอียด 4 บิต ต้องใช้วงจรเปรียบเทียบ 15 ตัว (16 ระดับ) โดยหาจำนวนวงจรเปรียบเทียบได้จาก $2^N - 1$ เมื่อ N แทนจำนวนบิตหรือความละเอียดที่ต้องการ

จะเห็นได้ว่าที่ความละเอียด 8 บิต ต้องใช้วงจรเปรียบเทียบมากถึง 255 ตัว ซึ่งเป็นข้อเสียของวงจรเอคูิแบบนี้ ข้อเสียอีกประการหนึ่งคือ เอาท์พุทที่ได้ไม่เป็นเลขฐานสอง ต้องมีวงจรเพิ่มเติมไปทำการเข้ารหัสที่ส่งวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อดีของวงจรเอชดีแบบขนานนี้คือความเร็วสูงมาก บางครั้งจึงเรียกววงจรเอชดีแบบนี้ว่าแบบ “แฟลช” (Flash Type A/D Converter) วงจรเอชดีชนิดนี้ใช้เวลาในการแปลงได้เร็วในระดับนาโนวินาทีทีเดียว


2.5.2 วงจรเอชดีที่ใช้การอินทิเกรต

วงจรเปลี่ยนสัญญาณเอชดีที่ใช้เทคนิคการอินทิเกรตสัญญาณมี 3 แบบคือ

2.5.2.1 แบบสโลปเดี่ยวหรือแบบแรมปี (Single Ramp หรือ Single Slope A/D Converter)

วงจรเอชดีแบบนี้แสดงไว้ดังรูปที่ 2.19 ประกอบด้วยวงจรถ่ายค่าแรงดันสัญญาณแรมปี, วงจรเปรียบเทียบ, วงจรนับ BCD หรือ นับเลขฐานสอง

เมื่อเริ่มทำการเปลี่ยนสัญญาณ สัญญาณแรมปีและวงจรถ่ายค่าแรงดันจะถูกรีเซ็ตให้เป็น 0 แรงดันอนาล็อกถูกป้อนไปยังวงจรเปรียบเทียบทางขาอินพุตแบบไม่กลับ เมื่อแรงดันอินพุตที่ขานี้เป็นบวกมากกว่าที่ขาอินพุตแบบกลับ วงจรเปรียบเทียบก็จะให้เอาต์พุตเป็นระดับ “high” ทำให้แอนค้เกิดปล่อยสัญญาณนาฬิกาผ่านไปยังวงจรถ่ายค่า และทำให้เริ่มเกิดสัญญาณแรมปี สัญญาณแรมปีมีแรงดันเป็นบวกขึ้นเรื่อยๆ จนมากกว่าระดับแรงดันอินพุต เอาต์พุตของวงจรเปรียบเทียบก็ตกลงมาเป็นระดับ “low” ปิดแอนค้เกิด ไม่มีสัญญาณผ่านไปให้วงจรถ่ายค่า วงจรถ่ายค่าจะหยุดนับและเก็บค่าไว้ที่วงจรถ่ายค่า จากนั้นจึงทำการรีเซ็ตวงจรถ่ายค่าและวงจรถ่ายค่าแรงดันสัญญาณแรมปี




รูปที่ 2.19 Low – cost four – channel single – slope A/D Converter

วงจรแบบนี้เป็นหลักการเบื้องต้นของดิจิตอลโวลต์มิเตอร์ ซึ่งถ้าใช้วงจรถ่ายค่าเลขฐานสองแทนแบบ BCD เอาต์พุตก็จะอ่านได้เลขฐานสองโดยตรง

2.5.2.2 แบบสโลปคู่ (Dual – Slope A/D Converters)

รูปที่ 2.20 แสดงวงจรเอชดีแบบสโลปคู่ ซึ่งวงจรถ่ายค่าส่วนใหญ่คล้ายกับแบบสโลปเดี่ยว แต่มีสวิตช์ที่อินพุตเพิ่มขึ้นเพื่อทำการเลือกกระหว่างแรงดันอินพุตกับแรงดันอ้างอิง



รูปที่ 2.20 วงจรเปลี่ยนสัญญาณแอนะล็อกเป็นดิจิตอล

ข้อดีที่เหนือกว่าแบบสโลปเดี่ยว (single slope) คือ ค่าที่ได้ไม่ขึ้นกับความถี่ของรอบการทำงาน ข้อดีของวงจรเปลี่ยนสัญญาณแอนะล็อกเป็นดิจิตอลนี้คือ ความถูกต้องสูง, ราคาถูก, เสถียรภาพทางด้านอุณหภูมิ ข้อเสียคือความเร็วต่ำ


2.5.2.3 แบบชาร์จบาลานซ์ (Charge Balance A/D Converter)

วงจรเปลี่ยนสัญญาณแอนะล็อกเป็นดิจิตอลแบบชาร์จบาลานซ์ใช้วงจรคล้ายกับแบบสโลปคู่ นั่นเอง แต่แทนที่จะให้อินพุตสวิตช์ไปมาระหว่างแรงดันที่ไม่รู้ค่ากับแรงดันอ้างอิง ก็ทำการแทรกพัลส์ของกระแสอ้างอิงมาตรงๆ ที่จุดรวม (summing point) ของวงจรรินทีเกรเตอร์ในช่วงเวลาที่คงที่ โดยที่จำนวนของพัลส์จะเป็นสัดส่วนโดยตรงกับแรงดันอินพุตที่ไม่รู้ค่า

ประโยชน์ของเทคนิคนี้คือ แรงดันคคกรวมตัวเก็บประจุของวงจรรินทีเกรเตอร์จะมีค่าใกล้เคียง 0 V ดังนั้นจึงไม่เกิดความผิดพลาดจากผลของกระแสรั่วไหล เทคนิคชนิดนี้ จึงมีความถูกต้องสูงกว่าแบบสโลปคู่

2.5.2.4 แบบเดลต้า - ซิกมา (Delta - Sigma A/D Converter)

จากวงจรรูปที่ 2.21 เมื่อมีแรงดันอินพุตป้อนเข้าไปที่วงจรรินทีเกรเตอร์ จะให้เอาต์พุตไปเข้าวงจรเปรียบเทียบ เปรียบเทียบกับแรงดันคงที่ (จากรูปคือ กราวด์) พัลส์ของกระแสที่ได้ขึ้นอยู่กับเอาต์พุตของวงจรเปรียบเทียบ โดยสวิตช์ที่ทำงานจากเฟดจะควบคุมให้กระแสเข้าไปยังที่จุดรวมหรือลงกราวด์ไป ส่วนวงจรมันจะนับจำนวนพัลส์ด้วยหลักการที่คล้ายกัน



รูปที่ 2.21 วงจรเปลี่ยนสัญญาณแบบเคลด้า - ซิกมา

2.5.3 วงจรเปลี่ยนสัญญาณแอนะล็อกที่ใช้วงจรมับและวงจรถิฟูเอประกอบกัน

2.5.3.1 แบบวงจรมับเดียว (Single Counter)

แท่งที่จริงแล้วสัญญาณแรมปีเชิงเส้น (linear ramp) อาจประกอบขึ้นด้วยสัญญาณขั้นบันไดเล็กๆ จำนวนมากที่เกิดจากการต่อเอาท์พุทของวงจรมับเข้ากับวงจรมแปลงดิฟูเอ โดยขนาดของขั้นบันไดแต่ละขั้นขึ้นอยู่กับจำนวนบิตหรือความละเอียดของวงจรถิฟูเอนั้นๆ


2.5.3.2 แบบแทร็กกิ้ง (Tracking A/D Converter)

การทำงานจะคล้ายกับแบบใช้วงจรมับเดียว แต่การนับจะไม่ได้เริ่มจากศูนย์แต่จะทำการนับขึ้น หรือนับลงจากค่าล่าสุด ไปยังค่าใหม่ แล้วแต่ว่าแรงดันอินพุทในรอบใหม่มีค่าสูงกว่าหรือต่ำกว่าค่าที่แล้ว ข้อดีของเอทูดิแบบแทร็กกิ้งคือทำงานได้เร็วขึ้น

2.5.4 แบบใช้การประมาณค่า (Successive Approximation A/D Converter)

วงจรถิฟูเอแบบนี้มีข้อได้เปรียบทางด้านความละเอียด เพราะความละเอียด n บิต สามารถกำหนดได้จากสัญญาณนาฬิกา n ลูก ถ้าเราต้องการความละเอียด 8 บิตจะต้องการพัลส์ของสัญญาณนาฬิกา 8 ลูก ในขณะที่ใช้แบบวงจรมับต้องใช้พัลส์ถึง 256 ลูก วงจร SA (Successive Approximation) นี้แสดงไว้ในรูปที่ 2.22 หัวใจของวงจรถิฟูเอคือ Successive Approximation Register (SAR) เช่นเบอร์ MC14549 ที่มีการทำงานดังต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.22 วงจรเปลี่ยนสัญญาณแอนะล็อกเป็นดิจิทัลแบบ Successive Approximation

เมื่อเริ่มทำการเปลี่ยนสัญญาณ พัลส์ลูกแรกจะทำการส่งบิตที่มีนัยสำคัญสูงสุด ไปยังคิพเฮเบอร์ MC1408 โดย SAR จะรอสัญญาณจากวงจรเปรียบเทียบ LM319 ซึ่งทำการตรวจสอบว่าเอาต์พุตของวงจรคิพเฮเบอร์มากกว่าหรือน้อยกว่าแรงดันอินพุต V_{in} ถ้าเอาต์พุตของวงจรเปรียบเทียบมีระดับ "high" เอาต์พุตของคิพเฮเบอร์จึงต่ำกว่า V_{in_SAR} จะทำการเก็บบิตที่มีนัยสำคัญสูงสุดไว้ ถ้าเอาต์พุตของวงจรเปรียบเทียบเป็นระดับ "low" เอาต์พุตของวงจรเปรียบเทียบจึงมากกว่า V_{in_SAR} จะทำการรีเซ็ตบิตที่มีนัยสำคัญสูงสุดนั้น


พัลส์ลูกต่อมาที่ทำเช่นเดียวกัน โดยบิตที่ได้คือ บิตที่มีนัยสำคัญรองลงมา SAR ทำงานแบบนี้ไปจนถึงบิตที่มีนัยสำคัญต่ำสุด แต่ละบิตใช้สัญญาณนาฬิกาถูกเคี้ยวครบทุกบิต แล้ว SAR ทำการส่งสัญญาณ EOC (End of Conversion) ออกไปสัญญาณ EOC เป็นตัวบอกว่าสายสัญญาณเอาต์พุตที่ขนานกันมาทุกเส้นมีข้อมูลดิจิทัลของสัญญาณอินพุตครบถ้วนแล้ว ถ้าสัญญาณ EOC ถูกต่อไปยังอินพุตที่เป็นจุดเริ่มการเปลี่ยนสัญญาณ การเปลี่ยนสัญญาณก็จะเกิดขึ้นอย่างต่อเนื่อง วงจรแปลงแอนะล็อกชนิดนี้มีความเร็วและความละเอียดสูง จึงเป็นวงจรที่นิยมนำมาใช้กันอย่างแพร่หลาย

2.6 วงจรฟูลเวฟเรกติไฟเออร์ที่ให้ความต้านทานอินพุตสูง


มีการต่อวงจรดังรูปที่ 2.23 แหล่งกำเนิดสัญญาณอินพุตจะต่อตรงเข้ากับขานอนอินเวอร์ตติ้งของออปแอมป์เลข รูปที่ 2.23 (ก) แสดงการทำงานเมื่อป้อนอินพุตด้วยค่าบวก E_1 และ R_1 จะกำหนดปริมาณกระแสที่จะไหลผ่านไดโอด D_1 สำหรับที่ขาลบของออปแอมป์ทั้งสอง จะถูกป้อนด้วยค่า E_1 ดัง

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นั่นจะไม่มีกระแสไหลผ่าน R_2, R_3 และ R_4 ดังนั้น $V_o = E_1$ เนื่องจากแรงดันอินพุตทั้งหมดมีค่าเป็นบวก (ในที่นี้ออปแอมป์ B จะเสมือนเป็นบัฟเฟอร์)



(ก) เมื่อป้อนสัญญาณอินพุตเป็นบวก, $V_o = + E_1$



(ข) เมื่อป้อนสัญญาณอินพุตเป็นลบ, $V_o = |E_1| = -(-E_1)$

รูปที่ 2.23 วงจรฟูลเวฟเรกติไฟเออร์ที่ให้ความต้านทานอินพุตสูง โดย $R = 10\text{ k}\Omega$ และ $2R = 20\text{ k}\Omega$

เมื่อ E_1 มีค่าเป็นลบดังรูปที่ 2.23 (ข) ค่า E_1 และ R_1 จะกำหนดค่ากระแสให้ไหลผ่านไดโอด D_N, R ตัวที่ 1 และ 2 เนื่องจาก $R_1 = R_2 = R_3$ มีค่าเท่ากัน ดังนั้นที่ขั้วเอาต์พุตของไดโอดจะมีค่าเท่ากับ $2E_1$ หรือ -4 โวลต์ ที่ขั้วลบของออปแอมป์ B จะมีค่าเป็น E_1 หรือมีค่า -2 โวลต์ ดังนั้นที่เอาต์พุตของออปแอมป์ B จะมีค่าเท่ากับ $|E_1|$ หรือเท่ากับ $+2$ โวลต์

2.7 วงจรตรวจจับแรงดันยอด

วงจรออปแอมป์ที่มีการประยุกต์ใช้ไดโอดนั้น นอกจากจะสามารถนำมาใช้เป็นวงจรเรกติไฟแล้ว ยังสามารถประยุกต์จากวงจรเรกติไฟนี้ให้เป็นวงจรตรวจจับแรงดันยอด (Peak Detectors) ได้อีกด้วย โคจรจะทำการติดตามแรงดันตลอดเวลา แล้วทำการเก็บแรงดันสูงสุดที่เกิดขึ้นหรือแรงดันยอดเอาไว้ในตัวเก็บประจุ ถ้ามีแรงดันยอดที่สูงกว่าค่าที่ได้เคยเก็บไว้แล้ว ตัวเก็บประจุก็จะทำการเก็บค่าใหม่เข้าไป และจะคายประจุก็ต่อเมื่อมีการเปิดใช้สวิตช์กลลรรวมคาหรือสวิตช์อิเล็กทรอนิกส์ ดังนั้นวงจรชนิดนี้จึงอาจเรียกอีกชื่อหนึ่งว่า วงจรติดตามแล้วเก็บค่า (Follow and Hold) หรือวงจรติดตามแรง


คั่นยอด (Peak Follower) หนึ่งวงจรนี้ถ้าเรากลับขั้วของ ไดโอด ก็จะ ได้เป็นวงจรคั่นตามแรงคั่นยอดลบ หรือที่เรียกว่า Valley Follower

2.7.1 ชนิดวัดแรงคั่นยอดที่เป็นบวก


วงจรในรูปที่ 2.24 ประกอบด้วยออปแอมป์ 2 ตัว ไดโอด 2 ตัว ตัวต้านทาน 1 ตัว ตัวเก็บประจุ และสวิทช์รีเซต ออปแอมป์ A จะเป็นวงจรฮาล์ฟเวฟเรกติไฟซึ่งจะทำการประจุกระแสให้กับ C ก็คือ เมื่อแรงคั่นอินพุต E มีค่ามากกว่า V_c ส่วนออปแอมป์ A จะเสมือนวงจรบัฟเฟอร์ซึ่งจะทำการสะท้อนแรงคั่นที่เกิดขึ้นที่ C ไปยังเอาต์พุตของมัน ดังนั้นแรงคั่นเอาต์พุตของวงจรนี้ก็จะเท่ากับ V_c เสมอ

ข้อสังเกต เนื่องจากความต้านทานอินพุตที่สูงมากของวงจรบัฟเฟอร์ ดังนั้นจะ ไม่มีการคายประจุขึ้นที่ C

จากรูปที่ 2.24 (ก) เมื่อ E_i มีค่ามากกว่า V_c ประมาณ 0.6 โวลต์ ไดโอด D_p จะอนุญาตให้กระแสไหลผ่าน ไปประจุ C ได้ ค่าแรงคั่น V_c นี้จะสะท้อนไปที่เอาต์พุตของออปแอมป์ B ด้วยและเมื่อแรงคั่นอินพุตของวงจรมีค่าต่ำกว่า V_c ไดโอด D_p จะสกิด ไม่ให้กระแสไหลผ่านย้อนตัวมัน กระแสก็จะไหลผ่าน ไดโอด D_n จากออปแอมป์ B ไปยังออปแอมป์ A ดังรูปที่ 2.24 (ข) สำหรับวงจรนี้ข้อควรพิจารณาเพิ่มก็คือ เราควรจะใช้ไดโอดที่มีการรั่วของกระแสต่ำมาก และออปแอมป์ B ควรจะมีอินพุตอิมพีแดนซ์สูงมาก ซึ่งในที่นี้เราอาจจะใช้ออปแอมป์ชนิดที่เป็น MOS หรือ BIFET ก็ได้



(ก) เมื่อ E_i มีค่ามากกว่า V_c ตัวเก็บประจุ C จะทำการประจุกระแสซึ่งไหลจาก E_i ผ่าน D_p



(ข) เมื่อ E_i มีค่าน้อยกว่า V_c ตัวเก็บประจุ C จะคงค่าแรงคั่นยอดเดิมเอาไว้

รูปที่ 2.24 วงจรตรวจจับแรงคั่นยอดชนิดบวก แล้วคงค่าแรงคั่นยอดนั้นเอาไว้

2.7.2 ชนิดวัดแรงดันยอคที่เป็นลบ

เมื่อเราต้องการตรวจจับแรงดันยอคที่เป็นค่าลบแล้วทำการคงค่าดังกล่าวไว้ เราสามารถใช้วงจรมัลติเพล็กซ์ที่ 2.24 แต่กลับขั้วของไดโอดทั้งสอง โดยเมื่อวงจรมัลติเพล็กซ์ได้รับสัญญาณอินพุตที่เป็นค่าลบ ตัวเก็บประจุ C จะทำการเก็บค่าแรงดันลบที่มากที่สุดเอาไว้เสมอ และถ้ามีการป้อนแรงดันที่เป็นลบมากกว่าเข้ามา วงจรมัลติเพล็กซ์ก็จะบันทึกค่าแรงดันลบที่มากที่สุดเอาไว้แทนค่าเดิม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การออกแบบและการทำงานของวงจร

การออกแบบและการทำงานของวงจร แบ่งออกได้เป็นส่วนต่างๆ ดังนี้

- โปรแกรมการสร้างสัญญาณไซน์ความถี่ 1 เฮิร์ตซ
- วงจรส่วนเชื่อมต่อกับคอมพิวเตอร์ (Interfacing Circuit)
- วงจรแปลงสัญญาณเชิงเลขเป็นสัญญาณเชิงอนูมาณ (D/A Converter)
- วงจรแปลงสัญญาณเชิงอนูมาณเป็นสัญญาณเชิงเลข (A/D Converter)
- วงจรสร้างสัญญาณไซน์ความถี่ 1 กิโลเฮิร์ตซ - 100 กิโลเฮิร์ตซ
- วงจรควบคุมการเขียนอ่านข้อมูลบนแรม
- การใช้โปรแกรมภาษาซีในการควบคุมการทำงานของวงจรภายนอก
- วงจรเรียงกระแสและวงจรตรวจจับแรงดันยอด (Rectifier and Peak Detector)

3.1 การสร้างสัญญาณรูปคลื่นไซน์


ในโครงการนี้จะแยกส่วนการสร้างสัญญาณรูปคลื่น ไซน์เป็นสองส่วน โดยให้ความถี่เป็นเกณฑ์ในการแบ่ง กล่าวคือ

1. สัญญาณรูปคลื่น ไซน์ที่สร้างมาจากคอมพิวเตอร์จะอยู่ในช่วงความถี่ต่ำกว่า 1000 เฮิร์ตซ
2. สัญญาณรูปคลื่น ไซน์ที่สร้างมาจากอุปกรณ์ภายนอกจะมีความถี่สูงกว่า 1000 เฮิร์ตซ

พิจารณาการสร้างรูปคลื่นจากคอมพิวเตอร์โดยใช้การเขียน โปรแกรมภาษาซี มีหลักการดังนี้ คือ จะส่งค่าขนาดของสัญญาณ ณ จุดต่างๆที่เกิดจากฟังก์ชัน ไซน์ ออกมาที่พอร์ตเข้าที่พู่ทของวงจร รวมเบอร์ 8255 การเปลี่ยนความถี่ทำได้โดยใช้การเพิ่มหรือลดจำนวนค่าที่ส่ง ถ้าจำนวนค่าที่ส่งมีมากขึ้นจะมีผลทำให้คาบเวลาของสัญญาณเพิ่มมากขึ้น (ความถี่ลดลง) ในทำนองเดียวกัน ถ้ามีการลดจำนวนค่าที่ส่งก็จะให้ผลในทางตรงกันข้าม


อาจอธิบายได้ดังนี้

จากรูปคลื่น ไซน์ 1 คาบ




รูปที่ 3.1 สัญญาณไซน์ 1 คาบ

พิจารณาค่าขนาดที่จุดต่างๆ สมมติเป็น 10 จุดที่ห่างเท่าๆกัน เปรียบเทียบกับรูปคลื่นไซน์ที่กำหนดค่าที่จุดต่างๆเป็น 20 จุด



รูปที่ 3.2 เปรียบเทียบการพิจารณางานวนค่าขนาดของสัญญาณ

หากกำหนดเวลา $T=t$ เป็นเวลาในการส่งค่าแต่ละค่าจะเห็นว่าคาบเวลาของรูปที่ 2 ชี้ออกมากกว่ารูปที่ 1 เนื่องจากเราสามารถทำการส่งค่าตัวเลขได้เพียงตั้งแต่ 0 - 255 เท่านั้นจึงต้องทำการเขียนโปรแกรมให้มีจุดอ้างอิงที่ 127 และให้มีจุดสูงสุดและต่ำสุดที่ 254 และ 0 ตามลำดับดังรูป



รูปที่ 3.3 การกำหนดค่าขนาดในการเขียนโปรแกรม

จากนั้นนำสัญญาณ ไปผ่านวงจรเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก

3.2 วงจรเชื่อมต่อกับ Computer

ส่วนประกอบที่สำคัญของวงจรในส่วนนี้คือ การใช้วงจรรวม 8255 เป็นพอร์ตในการส่งและรับข้อมูลระหว่างคอมพิวเตอร์กับวงจรรายนอก การถอดรหัสเพื่อให้ซีพียูทราบที่อยู่ของพอร์ตจะใช้สวิทช์เลือก 8 ช่องทาง(Dip Switch)เพื่อกำหนดค่าแอดเดรสที่ต้องการ และใช้วงจรรวมเบอร์ 74LS688 ในการเปรียบเทียบค่าระหว่างแอดเดรสที่มาจากคอมพิวเตอร์กับค่าที่ตั้งไว้ที่ดิพสวิทช์ เมื่อมีค่าตรงกัน จะมีเอาต์พุตจากขา 19 ของ 74LS688 ไปทริกวงจรรวม 74LS138 ทำงาน และใช้สัญญาณเดียวกันนี้ไป OR กับสัญญาณที่เกิดจากการ AND กันระหว่าง -IOR และ -IOW เพื่อใช้ในการทริกเอาต์พุตอื่นาเปิด (Output Enable) ของบัฟเฟอร์ 1 ให้ทำการส่งหรือรับข้อมูลตามแต่ว่าจะอยู่ในช่วงใด อ่านหรือเขียนข้อมูล ซึ่งควบคุมทิศทางของบัฟเฟอร์ได้โดยสัญญาณ -IOR สำหรับบัฟเฟอร์ใช้เบอร์ 74LS245 ควบคุมได้ 2 ทิศทาง

เนื่องจากในวงจรมีการใช้ 8255 2 ตัว จึงต้องมีการแบ่ง สาย แอดเดรส ออกเป็น 2 ส่วน คือ BA3 – BA9 ใช้สำหรับ ดิพสวิทช์และ BA0 – BA2 เป็นแอดเดรสในการเลือกว่าจะใช้งาน Port ไคของ 8255 ซึ่งจะแบ่งเป็น 8 พอร์ตดังนี้

PORT_A1	0x200
PORT_B1	0x201
PORT_C1	0x202
CTRL_1	0x203
PORT_A2	0x204
PORT_B2	0x205

PORT_C2 0x206

CRTL_2 0x207

โดยกำหนด Control Port Code ดังนี้

OUT(CTRL_1,0x98)

OUT(CTRL_2,0x99)

หน้าที่ของพอร์ตแต่ละพอร์ตกำหนดดังนี้

PORT A1 ทำหน้าที่รับอินพุตที่เป็นผลตอบสนองทางความถี่เข้าสู่คอมพิวเตอร์ในส่วนของความถี่ระดับ 1 เฮิร์ตซ์- 1 กิโลเฮิร์ตซ์

PORT B1 ทำหน้าที่ส่งข้อมูลที่ใช้ในการสร้างสัญญาณไซน์ และรหัสที่ใช้ในการกำหนดความถี่ของวงจรสร้างความถี่

PORT C1 ทำหน้าที่ในการควบคุมการทำงานของวงจร A/D


PORT A2 ทำหน้าที่ในการรับข้อมูลผลตอบสนองที่ความถี่มากกว่า 1 กิโลเฮิร์ตซ์

PORT B2 ทำหน้าที่ในการส่งรหัสที่ใช้ควบคุมการทำงานของรีเลย์ อนุาลอกสวิตช์ และสถานะภาพของอุปกรณ์ในวงจรเก็บข้อมูลที่ความถี่ 1 เฮิร์ตซ์ – 1 กิโลเฮิร์ตซ์


PORT C2 ใช้รับตัวตรวจสอบวงจรรับข้อมูลที่ความถี่ 1 เฮิร์ตซ์ – 1 กิโลเฮิร์ตซ์

3.3 วงจรแปลงสัญญาณเชิงเลขเป็นสัญญาณเชิงอุปมาน(Digital to Analog Converter)

วงจรส่วนนี้ใช้วงจรรวม DAC 0808 เป็นตัวแปลงสัญญาณ โดยมีวงจรเป็นดังรูปที่ 3.4 เนื่องจากเอาต์พุตของวงจรรวม DAC0808 เป็นค่ากระแสที่เป็นลบจึงต้องใช้โอปอแอมป์แปลงให้เป็นค่าแรงดัน รูปสัญญาณที่ได้เป็น ดิจิตอลไซน์ ดังรูปที่ 3.5 แล้วนำไป ผ่านวงจรกรองความถี่ต่ำผ่านที่มีค่าความถี่ตัดมากกว่าความถี่สูงสุดที่เราต้องการจะได้สัญญาณดังรูปที่ 3.6



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
รูปที่ 3.4 วงจรDAC



รูปที่ 3.5 วงจรกรองความถี่ต่ำผ่าน

3.4 วงจรแปลงสัญญาณเชิงอนุกรมานเป็นสัญญาณเชิงเลข (A/D Converter)

วงจรในส่วนนี้เราจะใช้วงจรรวมเบอร์ ADC 0803 โดยจะเป็น A/D ที่มีสัญญาณ clock ภายใน สำหรับการจะรับข้อมูลใช้การตรวจสอบสัญญาณที่มาจากขา INTR ของวงจรรวมนำไป NOR กับ สัญญาณ $-\text{RD}$ ซึ่งเป็นสัญญาณที่มาจากบิตที่ใช้ในการควบคุมการอ่านข้อมูลของ A/D สำหรับการควบคุมจะใช้บิตควบคุม 2 บิต เป็นสัญญาณ $-\text{System Reset}$ และ $-\text{RD}$ จะใช้บิตที่ 2 และบิตที่ 1 ของพอร์ท C1 ตามลำดับ และจะรับสัญญาณตรวจสอบความพร้อมในการอ่านข้อมูลที่บิตที่ 5 ของพอร์ท C1 การควบคุมวงจรในส่วนนี้ทำได้โดยการส่งคำสั่งออกมาจากพอร์ท C1 ล่างที่เป็นพอร์ทรับข้อมูลซึ่งจะมีการกำหนดรหัสควบคุมดังนี้


System Reset	RD(Read)	Name Code
0	1	Stop Code
1	1	Start Code
1	0	Read Code

รหัส 01 วงจรจะไม่ทำการแปลงค่า

รหัส 11 วงจรมีการแปลงค่าแต่ไม่แสดงผล

รหัส 10 วงจรจะแสดงผลค่าสุดท้ายที่ทำการแปลงได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.6 วงจรแปลงสัญญาณเชิงอนุมาณเป็นสัญญาณเชิงเลข (A/D Converter)

3.5 วงจรสร้างสัญญาณไซน์ ความถี่ 1 กิโลเฮิร์ตซ – 100 กิโลเฮิร์ตซ

XR2206 เป็นไอซีสำเร็จรูปที่ใช้ทำฟังก์ชันเจเนเรเตอร์ (Function Generator) ที่สามารถจะสร้างสัญญาณต่างๆจำพวกสัญญาณไซน์ (Sine Wave), สัญญาณสี่เหลี่ยม (Square Wave), สัญญาณสามเหลี่ยม (Triangle Wave) นอกจากนี้ยังนำไปประยุกต์ใช้เป็นสัญญาณ FM, AM, FSK (Frequency Shift Keying), สัญญาณพัลส์และแรมป์ (Pulse and Ramp Wave) ฯลฯ สำหรับ XR2206 สามารถที่จะสร้างความถี่ได้ตั้งแต่ 0.01 Hz ถึง 1 MHz ความเพี้ยนต่ำและมีค่าความถี่ที่แปรเปลี่ยนกับความต่างศักย์ควบคุมภายนอกเป็นเชิงเส้น (Linear Sweep) ถึง 2000 : 1 ของย่านความถี่ ในไอซี XR2206 จะประกอบด้วยฟังก์ชันพล็อต 4 ฟังก์ชัน คือ VCO (Voltage Control Oscillator), วงจรคูณทางอนาลอก และวงจรปรับแต่งสัญญาณไซน์ (Analog Multiplier + Sine Shaper), วงจรบัฟเฟอร์ (Unity Gain Buffer Amplifier) และชุดตัดต่อกระแส (Set of Current Switches) ซึ่งมีหลักการดังนี้

VCO จะสร้างความถี่ค่าต่างๆตามกระแสอินพุท ซึ่งได้จากความต้านทานที่ใช้ไบอัสกระแส ก็จะได้ความถี่ตามสมการ $f = 1/RC$ ชุดตัดต่อกระแสไว้สำหรับใช้ทำ FSK สัญญาณพัลส์และสัญญาณแรมป์ วงจรคูณอนาลอกและวงจรปรับแต่งสัญญาณไซน์เนื่องจาก VCO จะให้สัญญาณรูปสี่เหลี่ยมออกมา จึงจะต้องมีวงจรปรับแต่งสัญญาณเพื่อจะได้สัญญาณรูปไซน์ที่มีความคม ความเพี้ยนต่ำและมีฮาร์โมนิก (Harmonic) น้อย โดยมีส่วนปรับแต่ง 2 ชุดคือ การปรับรูปสัญญาณ (Waveform Adjust) และการปรับความสมมาตร (Symmetry Adjust) ซึ่งสามารถทำได้ถึง 0.5% ส่วนวงจรคูณจะเป็นวงจรเพื่อขยายสัญญาณและในส่วนสุดท้ายคือวงจรบัฟเฟอร์เพื่อใช้ขับกระแสของสัญญาณที่ได้ ซึ่งมีการนำไปใช้


หลักการพื้นฐานการใช้งาน XR2206

ไอซี XR2206 สามารถจะให้ค่าความถี่ต่างๆได้ โดยการเลือกใช้ค่าตัวต้านทาน (Timing Resistor) และค่าตัวเก็บประจุ (Timing Capacity) เป็นไปตามสูตร

$$f = 1/RC \text{ Hz}$$

จากหลักการของความถี่ที่เกิดจากค่ากระแสไบอัสที่ได้จากกระแสเวลารวม (Total Timing Current : It) เราจึงนำค่า It มาใช้ประโยชน์ในการควบคุมความถี่ โดยการไบอัสกระแสใส่ที่ Timing Terminal (ขา 7 หรือ ขา 8) ซึ่งจะได้ผลเป็นไปตามสูตร

$$f = 320 * I_t \text{ (mA)}/C \text{ (MicroF) Hz}$$



รูปที่ 3.7 วงจรขับกระแสให้ XR2206

เนื่องจากขา Timing Terminal มีค่าจุดอิมพีแดนซ์ต่ำ (Low Impedance Point) และมีค่าโวลต์ต่ำและไบอัสภายในเป็น 3 โวลต์ จึงทำให้จะต้องมีขอบเขตของกระแสตั้งแต่ 1µA ถึง 3mA ดังนั้นเราจึงสามารถควบคุมความถี่ด้วยความต่างศักย์ได้

สำหรับการควบคุมแอมพลิจูดของสัญญาณจะใช้ความต้านทานที่ต่อเข้าที่ขา 3 ซึ่งค่าตัวต้านทานที่ปรับแต่งจะทำให้สัญญาณมีแอมพลิจูดเปลี่ยนไป สำหรับสัญญาณรูปไซน์จะเป็นค่า


$$A = 60R(K\Omega) \text{ mV}$$

ซึ่งเราต้องการขนาดของแอมพลิจูด 2 – 3 V_p

เนื่องจาก XR2206 สามารถควบคุมความถี่จากภายนอกด้วยการเลือกค่า C ส่วนในการ

ไบอัสกระแสเราจะมีไอซี D/A (Digital to Analog Converter) โดยต่อวงจรขับกระแสเข้าที่ขา 8 ดังรูปที่ 3.8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.8 ส่วนสร้างความถี่

3.6 หลักการทำงานของวงจรควบคุมการเขียนอ่านข้อมูลบนแรม(Ram)

ก่อนอื่นจะต้องพิจารณาค่าความถี่ของสัญญาณที่เราต้องการจะเก็บลงไว้ในแรมก่อน ซึ่งค่าความถี่สูงสุดของสัญญาณที่เราจะต้องเก็บลงไว้ในแรมมีค่าเท่ากับ 1 KHz

จากทฤษฎีของการสุ่ม(Sampling)สัญญาณแล้ว เพื่อที่จะได้ค่านัยสำคัญของข้อมูลที่เราต้องการ ความถี่ที่เราใช้ในการสุ่มสัญญาณข้อมูลจะต้องมีค่ามากกว่าความถี่ของสัญญาณข้อมูลอย่างน้อย 10 เท่า ดังนั้นความถี่ที่เราจะต้องใช้ในการสุ่มสัญญาณข้อมูลจะต้องมีค่าอย่างน้อย 10 KHz แต่เนื่องจากว่าเคาท์เตอร์ที่เราใช้ให้ค่าตำแหน่งของข้อมูลได้ 256 ค่า จึงเลือกใช้ความถี่ในการสุ่มสัญญาณมีค่าสูงสุดเท่ากับ 20 KHz เนื่องจากจะได้จำนวนของข้อมูลที่สุ่มได้มีค่าใกล้เคียงกับ 256 ค่า ซึ่งพิจารณาได้ดังต่อไปนี้

- สัญญาณ 1 KHz – 100 Hz ใช้ความถี่ในการสุ่มสัญญาณเท่ากับ 20 KHz จะได้จำนวนข้อมูลที่ถูกสุ่มได้ 20 – 200 ค่า
- สัญญาณ 100 Hz – 10 Hz ใช้ความถี่ในการสุ่มสัญญาณเท่ากับ 2 KHz จะได้จำนวนข้อมูลที่ถูกสุ่มได้ 20 – 200 ค่า
- สัญญาณ 10 Hz – 1 Hz ใช้ความถี่ในการสุ่มสัญญาณเท่ากับ 200 Hz จะได้จำนวนข้อมูลที่ถูกสุ่มได้ 20 – 200 ค่า

เมื่อเรารู้ว่าจะต้องสุ่มสัญญาณข้อมูลด้วยความถี่เท่าไร ก็สามารถควบคุมได้โดยเลือกบิทที่ขา 10 และ 11 ของไอซี 74LS151 ซึ่งมีค่าตามตารางที่ 3.1

บิตที่ขา10	บิตที่ขา11	ความถี่ (f)
0	0	20 KHz
0	1	2 KHz
1	0	200 Hz

ตารางที่ 3.1 ค่าบิตที่เลือกความถี่ในการสุ่มสัญญาณข้อมูล

ช่วงการเขียน(Write)ข้อมูลจาก A/D ลงแรม

เริ่มต้นต้องส่งสัญญาณมาควบคุมที่ขา K ของ J-K Flip - Flop เพื่อให้เคาท์เตอร์เริ่มนับตำแหน่งข้อมูล พร้อมกับส่งสัญญาณไปควบคุมที่ขา Read/Write ของแรม โดยจะต้องให้แรมทำการ Write ข้อมูล ซึ่งก็ต้องส่งสัญญาณไปควบคุมให้ Buffer เปิดทางเดินระหว่างแรมและ A/D ส่งสัญญาณมาที่ขา 10 และ 11 ของไอซี 74LS151 เพื่อเลือกความถี่ในการสุ่มสัญญาณและส่งสัญญาณไปให้ A/D เริ่มทำงานด้วย (ก่อนทำงาน เริ่มต้นโปรแกรมจะต้องส่งบิต 0 ไปยังขา K ของ Flip - Flop,ส่งบิต 0 ไปยังขา Read/Write ของแรม,บิต 1 ไปยัง Buffer และ บิต 0 ไปยัง A/D)

ช่วงการอ่าน(Read)ข้อมูลจากแรมไปยังพอร์ท (Port)

เมื่อมีข้อมูลอยู่ในแรมอยู่แล้วจะอ่านข้อมูลเข้ามายังที่พอร์ท จะต้องส่งสัญญาณ ไปเลือกความถี่ของเคาท์เตอร์ซึ่งในที่นี้ใช้ความถี่ 2 KHz คงที่ พร้อมกับส่งบิต 0 ไปที่ขา Read/Write ของแรม เพื่ออ่านข้อมูล,ส่งบิต 1 ไปปิด Buffer ระหว่างแรมและ A/D,ส่งบิต 0 ไปหยุดการทำงานของ A/D จากนั้นก็ส่งบิต 1 เพื่อ ไป Start ให้เคาท์เตอร์เริ่มนับ จากนั้นก็อ่านข้อมูลเข้าคอมพิวเตอร์เพื่อนำมาเปรียบเทียบกับสัญญาณอินพุทเพื่อแสดงผล

3.7 การใช้โปรแกรมภาษาซีในการควบคุมวงจรมวงจรภายนอก

สำหรับการทำงานของวงจรมจะถูกควบคุมโดยโปรแกรมที่เขียนขึ้นจะมีขั้นตอนการทำงานถูกแบ่งเป็น 2 ส่วน คือในส่วนความถี่ 1-1000 Hz และ ส่วนความถี่มากกว่า 1000 Hz


- โปรแกรมส่วนความถี่ 1-1000 Hz เป็นการเขียนเพื่อสร้างสัญญาณรูปคลื่นไซน์ ดังที่ได้กล่าวมาแล้วและในส่วนนี้ยังเขียนเพื่อควบคุมวงจรมเขียนอ่านข้อมูลบนแรม และควบคุมการรับข้อมูลที่เป็นผลตอบสนองของวงจรมทดสอบ

- โปรแกรมส่วนความถี่ มากกว่า 1000 Hz ทำหน้าที่ในการควบคุมการส่งรหัสกำหนดความถี่และวงจรมรับข้อมูลทั้งหมด

สำหรับขั้นตอนการทำงานของโปรแกรมแสดงดังแผนภาพ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมภาษาซีส่วนความถี่ 1Hz - 1000Hz



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา หรือต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมภาษาซีส่วนความถี่ 1kHz - 100kHz




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.8 วงจรเรียงกระแสและวงจรตรวจจับแรงดันยอด (Rectifier and Peak Detector)

วงจรเรียงกระแสจะใช้ในส่วนของวงจรรับสัญญาณที่เป็นผลตอบสนองของวงจรทดสอบ ในช่วงความถี่ 1 เฮิร์ตซ์- 1000 เฮิร์ตซ์ เนื่องจากเราต้องทำให้สัญญาณที่จะเข้าวงจรรวม A/D ในวงจรเขียนอ่านข้อมูลบนแรมเป็นบวกเพียงอย่างเดียวจะได้ไม่เกิดความเสียหายแก่ตัววงจรรวม

วงจรตรวจจับแรงดันยอดจะอยู่ในส่วนรับสัญญาณในช่วงความถี่ 1 กิโลเฮิร์ตซ์-100 กิโลเฮิร์ตซ์ มีความจำเป็นในส่วนที่ต้องมีการหาค่าสูงสุดเป็นค่าขนาดของผลตอบสนองของวงจรทดสอบ และก่อนที่จะเข้าสู่ตัว A/D ได้มีการต่อวงจรกรองความถี่ต่ำผ่านความถี่คัทออฟ 20 เฮิร์ตซ์เพื่อลดสัญญาณรบกวนที่จะเข้ามาสู่ตัว A/D




รูปที่ 3.9 วงจรเรียงกระแส(Rectifier)



รูปที่ 3.10 วงจรตรวจจับแรงดันยอด(Peak Detector)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


INTERFACING CIRCUIT



Title		Revision	
No.	Number	Date	Drawn By
1	1	11/11/99	AVI/SH/BC

รูปที่ 8.11 วงจรส่วนเชื่อมต่อกับคอมพิวเตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Title	
Size	Number
B	Revision
DATE	23.06.1999
DESIGNER	Sum of
CHK	Asst. Professor
	Drawn by

รูปที่ 3.18 วงจรส่วนรับสัญญาณจากวงจรทดสอบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



A to D CIRCUIT
for high frequency

File	Number	Revision
B		
Date	25 Jan 1999	Sheet of
File	AA10018C1	Drawn By

รูปที่ 3.14 วงจร A to D ในส่วนความถี่ 1kHz - 100kHz



OUTPUT FROM TESTED CIRCUIT

รูปที่ 8.15 วงจรส่วนเขียนอ่านข้อมูลบนแรม

เอกสารนี้เป็นเอกสารลิขสิทธิ์ภายใต้การบริการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 4

การทดลองและผลการทดลอง

จากการทดลองเขียนโปรแกรมภาษาซีเพื่อสร้างสัญญาณรูปคลื่นไซน์ สามารถให้ผลดังรูปที่ ซึ่งเป็นรูปจากดิจิตอลสคอปรอสโคป นำมาแสดงเพียง 4 ความถี่ ความจริงแล้วสามารถถี่เปลี่ยนแปลง ค่าความถี่สูงสุดได้ไม่เกิน 8000 เฮิร์ตซ แต่จากการสังเกตรูปคลื่นจากออสซิลโลสโคปแบบธรรมดา จะเห็นว่ารูปคลื่นที่ได้ยังไม่ดีเท่าที่ควรกล่าวคือ รูปคลื่นยังไม่มีเสถียรภาพเท่าที่ควร รูปคลื่นค่อนข้าง จะมีความเพี้ยนอยู่มาก


เนื่องจากการเขียนโปรแกรมใช้การเท่ากันของเวลาในการส่งค่าทุกๆครั้งทำให้หากมีช่วง เวลาใดที่คอมพิวเตอร์มีการทำงานอื่นสอดแทรกเข้ามาจะระหว่างวงรอบจะทำให้รูปคลื่น ไซน์มีความ เพี้ยนได้ วิเคราะห์จากโปรแกรมความเพี้ยนอาจเกิดจากมีช่วงเวลาที่คอมพิวเตอร์กลับไปเพื่อตรวจ สอบค่าของตัวแปร ทำให้มีวงรอบที่นานกว่าวงรอบอื่นๆเกิดความคลาดเคลื่อนของรูปคลื่นสัญญาณ ได้

ตัวอย่างรูปกราฟสัญญาณ ไซน์ที่ได้จากการทดลอง




รูปที่ 4.1 สัญญาณ ไซน์ที่มีความถี่ 287.6 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.2 สัญญาณไซน์ความถี่ 308.3 Hz



รูปที่ 4.3 สัญญาณไซน์ความถี่ 498.5 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.4 สัญญาณ ไซน์ความถี่ 1.485 KHz


สำหรับการทดลองในภาคการศึกษาที่ 2 สามารถสรุปได้ดังนี้

1. ส่วนวงจรสร้างสัญญาณรูปคลื่น ไซน์ทั้งในส่วนที่สร้างจากโปรแกรมภาษาซีและจากวงจรรวม XR2206 สามารถใช้งานในการทดสอบวงจรได้โดยจะสร้างสัญญาณ ไซน์ความถี่ได้ตั้งแต่ 1 เฮิรตซ์ จนถึง 100 กิโลเฮิรตซ์ ตามที่ดั่งเป้าหมายไว้ โดยแบ่งเป็นความถี่ 1 เฮิรตซ์ ถึง 1 กิโลเฮิรตซ์ สร้างจากโปรแกรมภาษาซี และ ความถี่ 1 กิโลเฮิรตซ์ ถึง 100กิโลเฮิรตซ์ สร้างจากวงจรรวม XR2206
2. ส่วนวงจรที่ใช้ในการเก็บข้อมูลสามารถทำงานได้ในส่วนของ การเก็บข้อมูลที่มาจากการทดสอบ วงจรด้วยสัญญาณที่สร้างจากวงจรรวม XR2206 (ความถี่ 1 กิโลเฮิรตซ์- 100 กิโลเฮิรตซ์) แต่วงจร ที่ใช้เก็บข้อมูลจากการทดสอบวงจรด้วยสัญญาณรูปคลื่น ไซน์ที่สร้างจากโปรแกรมภาษาซีไม่ สามารถใช้งานได้ อย่างถูกต้องเท่าใดนัก
3. ส่วนโปรแกรมภาษาซีที่นำมาใช้ในการเขียนหน้าจอในการนำเสนอข้อมูล สามารถเขียน โปรแกรมสร้างหน้าจอเป็นกราฟลอกสเกล (Log Scale) เพื่อการนำข้อมูลที่เก็บไว้มาพลอตกราฟ ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. การทดลอง ทดสอบวงจรที่ ความถี่ 66 เฮิร์ตซ ถึง ความถี่ 100 กิโลเฮิร์ตซ

- วงจรที่นำมาใช้ในการทดสอบเป็นวงจรกรองความถี่ต่ำผ่านแบบพาสซีฟซึ่งมีค่าอุปกรณ์ดังนี้



รูปที่ 4.5 วงจรกรองความถี่ต่ำผ่านที่นำมาทดสอบ

- การคำนวณค่าความถี่ตัด(cutoff frequency)

$$\text{จากวงจร } R = 2 \text{ kOhm}, \quad C = 2.2 \text{ nF}$$

$$\begin{aligned} \text{จากสูตร cutoff frequency} &= 1/(2\pi RC) \\ &= 1/(2\pi * 2k * 2.0n) \\ &= 39.788k \text{ Hz} \end{aligned}$$

จากการคำนวณได้ค่าความถี่ตัด

- การกำหนดค่าความถี่ที่จะใช้ทดสอบวงจร

เนื่องจากการคำนวณค่าความถี่ที่มาจากสูตรของ XR 2206 ตามค่าตัวชี้ทั้นให้ค่าที่ไม่ตรงกับค่าที่วัดได้จากการสังเกตจาก ออสซิลโลสโคปจึงต้องทำการปล่อยสัญญาณออกมาที่ละความถี่แล้ววัดค่าความถี่เพื่อนำไปกำหนดลงใน โปรแกรมจัดหน้าจอคอมพิวเตอร์เพื่อการแสดงผล กำหนดเป็นตัวแปรอาร์เรย์ชื่อ `fre[...]` ซึ่งจะใส่ค่าเป็นดังใน โปรแกรมที่ได้แสดงไว้ในภาคผนวกและมีการกำหนดค่าขนาดของสัญญาณอินพุทไว้ใน โปรแกรมให้ตรงกับค่าจริงด้วย

เนื่องจากแรงดันที่เข้าสู่วงจรรวม ADC0803 สูงสุดมีค่าได้ 5 โวลต์ กรณี 8 บิต จะมีค่าที่เป็นไปได้ 256 ค่า (0-255= 255 ช่วงการเปลี่ยนแปลง) จะได้ 255 ช่วง เทียบเท่ากับ 5 โวลต์ เพราะฉะนั้น 1 ช่วงจะเทียบเท่ากับ $5/255 = 0.0196$ โวลต์

สำหรับสัญญาณอินพุทที่ใช้ในการทดสอบมีค่าเท่ากับ 5 โวลต์(พีค-พีค)(volt peak- peak) เมื่อนำไปใช้ทดสอบวงจรแบบพาสซีฟทำให้คาดการณ์ได้ว่าผลตอบสนองที่ได้จะไม่มีการขยายขนาดกล่าวคือจะไม่มากกว่า 5 โวลต์(พีค-พีค)และในภาคการรับข้อมูลที่เป็นผลตอบสนองของวงจร จะมีวงจรตรวจจับแรงดันขอค้ที่เป็นบวกอยู่สัญญาณที่ผ่านวงจรนี้เป็นแรงดันสูงสุดในด้านที่เป็นบวกทำให้ขนาดของสัญญาณมีค่าเป็นครึ่งหนึ่งของก่อนที่จะเข้าวงจรนี้

- สำหรับรูปกราฟผลการทดลองที่ได้สามารถแสดงได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


-จากกราฟผลตอบสนองความถี่


รูปกราฟผลการทดลองที่ได้จะเห็นว่ามีความคลาดเคลื่อนที่บริเวณความถี่ต่ำๆ ซึ่งตามทฤษฎี ผลตอบสนองของวงจรกรองความถี่แบบพาสซีฟควรมีค่าใกล้เคียง 0 dB อาจมีผลมาจากค่าผิดพลาดของวงจรตรวจจับแรงดันยอดซึ่งการทำงานของวงจรนี้จะใช้การเก็บและคายประจุของตัวเก็บประจุ เป็นหลักสำคัญ

ค่าความถี่ตัด(cutoff frequency)หรือค่าความถี่ที่ - 3 dB เมื่ออ่านค่าโดยตรงจากรูปกราฟจะได้ประมาณ 40 กิโลเฮิรตซ์เมื่อเทียบกับการคำนวณซึ่งมีค่า 36.171 กิโลเฮิรตซ์ แล้วสามารถหาค่าความคลาดเคลื่อนได้จาก

$$\text{ค่าความคลาดเคลื่อน} = ((\text{ค่าจากการทดลอง}-\text{ค่าจากการคำนวณ})/\text{ค่าจากการคำนวณ}) * 100$$

$$\text{ค่าความคลาดเคลื่อน} = (((40-36.171)/36.171)*100 = 10.58 \%$$





รูปที่ 4.7 วงจรเนตเวิร์คออนไลน์เซอร์ที่ทำการสร้างขึ้น



รูปที่ 4.8 การเชื่อมต่อวงจรภายนอกเข้ากับคอมพิวเตอร์

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทสรุป ปัญหาที่พบและแนวทางแก้ไข

สรุปผลการทดลอง

การทดสอบวงจรด้วยวงจรเนทเวอร์คอนาไลเซอร์ที่สร้างขึ้นนี้สามารถทำได้ดีในส่วน
ของวงจรที่สร้างสัญญาณทดสอบจากวงจรรวม XR 2206 เราสามารถรับข้อมูลผลตอบสนอง
ความถี่ที่มาจากวงจรส่วนนี้มาทำการประมวลผลและเขียนโปรแกรมการแสดงผลบนหน้าจอ
คอมพิวเตอร์เป็นกราฟล็อกสเกล(log scale)ได้โดยไม่มี ความยุ่งยากเท่าใดนัก สำหรับวงจรที่เกิดมี
ปัญหาขึ้นบ้างคือวงจรอ่านเขียนข้อมูลลงบนแรมทำงานได้ไม่ถูกต้องนักทำให้ไม่สามารถนำข้อมูล
ในส่วนนี้มาแสดงไว้ในกราฟผลการทดลองได้ และวงจรตรวจจับแรงดันขดที่ให้ค่าความผิดพลาด
ค่อนข้างมากในช่วงความถี่ต่ำๆ


ปัญหาที่พบ

สำหรับความถูกต้องของผลการทดลองที่ได้มีความคลาดเคลื่อนจากค่าที่ได้จากการคำนวณ
อาจมีสาเหตุดังต่อไปนี้

1. ความคลาดเคลื่อนของการแปลงค่าของวงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล(A to D)เพื่อจะ
เก็บเข้าสู่คอมพิวเตอร์ซึ่งมีความเป็น ไปได้ที่จะเกิดจากตัววงจรที่ใช้มีความละเอียดในการแปลง
ค่าไม่เพียงพอ หรือวงจรเกิดมีสัญญาณรบกวนที่เกิดขึ้นเนื่องจากการออกแบบลายทองแดงของ
วงจร
2. การที่เราไม่ได้นำขนาดของสัญญาณอินพุทจริงๆที่ใช้ทดสอบวงจรมาคำนวณร่วมด้วยเนื่องมา
จากในการทำงานครั้งนี้ไม่สามารถสร้างวงจรในส่วนนี้ให้สมบูรณ์ได้ การกำหนดขนาดของ
สัญญาณอินพุทจึงต้องทำโดยการวัดขนาดจากออสซิลอสโคปแล้วกำหนดเป็นค่าตายตัวไว้ใน
ส่วนของโปรแกรมให้สอดคล้องกับความเป็นจริงโดยจะไม่มี การเปลี่ยนแปลงค่าอีก ทำให้
หากมีการเปลี่ยนแปลงขนาดของสัญญาณอินพุทไม่ว่าจะในกรณีใดๆ โดยไม่มีการตรวจสอบ
และเปลี่ยนค่าในโปรแกรมให้สอดคล้องกันแล้วจะทำให้ผลการทดสอบวงจรเกิดความผิดพลาด
ขึ้นได้
3. การหาค่าความถี่ตัดหรือความถี่ที่ 3 dB จากการพลอตบนหน้าจคอมพิวเตอร์มีขนาดเล็กและ
ไม่ละเอียดเท่าที่ควร ทำให้อ่านค่าได้เพียงการประมาณเท่านั้น
4. วงจร ไม่มีความสามารถพอในการที่จะตรวจจับสัญญาณขนาดเล็กๆ ได้ละเอียด
5. การรับข้อมูลที่มาจากการทดสอบวงจร โดยสัญญาณที่สร้างจาก โปรแกรมภาษาซีนั้นค่อนข้างมี
ความยุ่งยากต้องมีการสร้างวงจรที่ใช้เก็บข้อมูลโดยหน่วยความจำภายนอก

6. ความคลาดเคลื่อนที่เกิดขึ้นอาจมาจากวงจรตรวจจับแรงดันขดลวดที่มีความผิดพลาดที่ความถี่ต่ำๆ
แนวทางการแก้ไข

1. เปลี่ยนแนวการสร้างวงจรสร้างสัญญาณ โดยใช้วงจรสร้างสัญญาณรูปคลื่นไซน์จากวงจรภายนอกทั้งหมดเพื่อลดความยุ่งยากในการเก็บข้อมูลหรือ พัฒนา ปรับปรุงวงจรอ่านเขียนข้อมูลลงบนแรมให้สามารถทำงานได้อย่างน่าเชื่อถือมากขึ้นจะทำให้ข้อมูลที่ได้ในส่วนความถี่ต่ำมีความถูกต้องมากขึ้น
2. สร้างวงจรที่สามารถตรวจจับสัญญาณที่มีขนาดเล็กๆ ได้จะทำให้ได้ข้อมูลที่มีความละเอียดและถูกต้องมากยิ่งขึ้น
3. ใช้วงจรแปลงสัญญาณที่มีความแม่นยำสูงเพื่อลดความผิดพลาดของข้อมูล
4. ควรมีการเขียน โปรแกรมที่คำนวณค่าความถี่คัทออฟแล้วแสดงบนหน้าจอแทนการอ่านจากกราฟโดยตรง
5. สร้างวงจรที่ใช้ในการรับสัญญาณอินพุตเข้าสู่คอมพิวเตอร์เพื่อจะได้นำค่าที่เป็นขนาดจริงๆมาร่วมคำนวณในการหาค่าอัตราขยายจะทำให้ได้ผลตอบสนองที่มีความถูกต้องมากยิ่งขึ้น
6. พัฒนารูปแบบการเขียนโปรแกรมให้มีความกระชับมากขึ้น





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


```

double nlc;
int i;
int finish,code; /*finish frequency,counter*/
int check; /*check from a to d*/
float j; /* counter to wait for output from a to d*/
void get_xparm(), get_yparm(), draw_axes();
void num_axes(), title(),grid(),plot();
/* TEST a to d*/
outp(CTRL1,0x98); /*out control port code*/
outp(CTRL2,0x99);

```

```

-----VCO ON HIGH FREQUENCY-----*/
outp(PORT_C1,0x01); /* set high frequency a to d (stop code) */
outp(PORT_B2,0x03); /* set relay and analog switches to high frequency
delay(100);
printf("Enter the finish number control frequency(0-255) : ");
scanf("%d",&finish);
data_pts = finish;
while(finish>255){
printf("OVERANGE,Enter new finish");
scanf("%d",&finish);}
for(code=0;code<=finish;code++)
{ outp(PORT_B1,code);
for(j=0;j<=2000;j++);
outp(PORT_C1,0x03); /*set high frequency a to d (start code) */
delay(10);
outp(PORT_C1,0x02); /*set high frequency a to d (read code)*/
check=0x00;
while(check==0x00){check=(inp(PORT_C1) & 0xF0);}
ampdata[code]=inp(PORT_A2)+1;
outp(PORT_C1,0x01); /*set high frequency a to d (stop code)*/
printf("%3.0lf ",ampdata[code]);}
getch();
initgraph(&gdriver,&gmode,"");
cleardevice();
get_xparm(&nlc);
get_yparm(&y_dec);
cleardevice();
gotoxy(30,1);
printf("* FREQUENCY RESPONSE * ");
line(GL,GT,GR,GT);
line(GR,GT,GR,GB);
draw_axes(nlc,y_dec);
num_axes(nlc,y_dec);
title(x_name,y_name);
plot();
grid(nlc,y_dec);
getch(); }
void get_xparm(pnlc)
double *pnlc;
{ double x_diff;
puts("Enter x min and number of log cycles");
scanf("%lf,%lf",&x_min,pnlc);
x_max = x_min*pow(10.0,*pnlc);
xl_min = log10(x_min);
xl_max = log10(x_max);
x_diff = (xl_max - xl_min);
dx = x_diff/(double)PX;
}
void get_yparm(py_dec)

```

```
double *py_dec;
```

58

```
{  
puts("Enter y_min and y_max ");  
scanf("%lf,%lf",&y_min,&y_max);  
dy = (y_max-y_min)/PY;  
*py_dec = (y_max-y_min)/10.0;  
}
```

```
void draw_axes(nlc,y_dec) /*draw x and y axes*/  
double nlc,y_dec;
```

```
double ctp;  
double x,z;  
int xb, xe, yb, ye;  
/*draw x axes*/  
line(GL,GB,GR,GB);  
for(z = 1.0; z<=(nlc+0.1); z++)  
for(x = 2.0; x<=10.0; x++)  
{  
ctp = log10(x)*PX/nlc;  
xb = xe = (int) (ctp+(z-1.0)*PX/nlc+GL);  
yb = GB-TW;  
ye = GB;  
line(xb,yb,xe,ye); /*getch()*/  
}
```

```
/*draw y axes*/  
line(GL,GB,GL,GT);  
for(x = 0.0; x<=(y_dec+0.1); x++)  
{  
xb = GL;  
xe = GL+TW;  
yb = ye = GB - (int) (x*PY/y_dec);  
line(xb,yb,xe,ye);  
}
```

```
void num_axes(nlc,y_dec)  
double nlc,y_dec;
```

```
{  
int yi,i;  
/*num x*/  
for(i=0;i<=(int) (nlc+0.1); i++)  
{  
gotoxy((int) ((PX/PPCX)/(nlc)*i+GL/PPCX)-1,22);  
printf("%5.1f", x_min*pow(10.0, (double)i));  
}  
/*num y */  
for(i=0;i<=(int) (y_dec+0.1);i++)  
{  
gotoxy(6, ((int) ((GB/PPCY) - ((PY/PPCY)/(y_dec))*i));  
yi = (y_min<0.0)?(int) (y_min - 0.5):(int) (y_min+0.5);  
printf("%d",yi+10*i);  
}  
}
```

```
void title(x_name,y_name)  
char x_name[], y_name[];
```

```
{  
int i;  
gotoxy(33,24);  
printf("%s",x_name);  
for(i=0;i<strlen(y_name);i++)  
{
```

เอกสารนี้เป็นเอกสารสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FEATURES

- Low-Sine Wave Distortion, 0.5%, Typical
- Excellent Temperature Stability, 20ppm/°C, Typ.
- Wide Sweep Range, 2000:1, Typical
- Low-Supply Sensitivity, 0.01%V, Typ.
- Linear Amplitude Modulation
- TTL Compatible FSK Controls
- Wide Supply Range, 10V to 26V
- Adjustable Duty Cycle, 1% TO 99%

APPLICATIONS

- Waveform Generation
- Sweep Generation
- AM/FM Generation
- V/F Conversion
- FSK Generation
- Phase-Locked Loops (VCO)

GENERAL DESCRIPTION

The XR-2206 is a monolithic function generator integrated circuit capable of producing high quality sine, square, triangle, ramp, and pulse waveforms of high-stability and accuracy. The output waveforms can be both amplitude and frequency modulated by an external voltage. Frequency of operation can be selected externally over a range of 0.01Hz to more than 1MHz.

The circuit is ideally suited for communications, instrumentation, and function generator applications requiring sinusoidal tone, AM, FM, or FSK generation. It has a typical drift specification of 20ppm/°C. The oscillator frequency can be linearly swept over a 2000:1 frequency range with an external control voltage, while maintaining low distortion.

ORDERING INFORMATION

Part No.	Package	Operating Temperature Range
XR-2206M	16 Lead 300 Mil CDIP	-55°C to +125°C
XR-2206P	16 Lead 300 Mil PDIP	-40°C to +85°C
XR-2206CP	16 Lead 300 Mil PDIP	0°C to +70°C
XR-2206D	16 Lead 300 Mil JEDEC SOIC	0°C to +70°C






Figure 1. XR-2206 Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



16 Lead PDIP, CDIP (0.300")



16 Lead SOIC (Jedec, 0.300")

PIN DESCRIPTION

Pin #	Symbol	Type	Description
1	AMSI	I	Amplitude Modulating Signal Input.
2	STO	O	Sine or Triangle Wave Output.
3	MO	O	Multiplier Output.
4	V _{CC}		Positive Power Supply.
5	TC1	I	Timing Capacitor Input.
6	TC2	I	Timing Capacitor Input.
7	TR1	O	Timing Resistor 1 Output.
8	TR2	O	Timing Resistor 2 Output.
9	FSKI	I	Frequency Shift Keying Input.
10	BIAS	O	Internal Voltage Reference.
11	SYNCO	O	Sync Output. This output is a open collector and needs a pull up resistor to V _{CC} .
12	GND		Ground pin.
13	WAVEA1	I	Wave Form Adjust Input 1.
14	WAVEA2	I	Wave Form Adjust Input 2.
15	SYMA1	I	Wave Symetry Adjust 1.
16	SYMA2	I	Wave Symetry Adjust 2.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

DC ELECTRICAL CHARACTERISTICS

Test Conditions: Test Circuit of *Figure 2* $V_{CC} = 12V$, $T_A = 25^\circ C$, $C = 0.01\mu F$, $R_1 = 100k\Omega$, $R_2 = 10k\Omega$, $R_3 = 25k\Omega$
 Unless Otherwise Specified. S_1 open for triangle, closed for sine wave.

Parameters	XR-2206M/P			XR-2206CP/D			Units	Conditions
	Min.	Typ.	Max.	Min.	Typ.	Max.		
General Characteristics								
Single Supply Voltage	10		26	10		26	V	
Split-Supply Voltage	± 5		± 13	± 5		± 13	V	
Supply Current		12	17		14	20	mA	$R_1 \geq 10k\Omega$
Oscillator Section								
Max. Operating Frequency	0.5	1		0.5	1		MHz	$C = 1000pF$, $R_1 = 1k\Omega$
Lowest Practical Frequency		0.01			0.01		Hz	$C = 50\mu F$, $R_1 = 2M\Omega$
Frequency Accuracy		± 1	± 4		± 2		% of f_0	$f_0 = 1/R_1 C$
Temperature Stability Frequency		± 10	± 50		± 20		ppm/ $^\circ C$	$0^\circ C \leq T_A \leq 70^\circ C$ $R_1 = R_2 = 20k\Omega$
Sine Wave Amplitude Stability ²		4800			4800		ppm/ $^\circ C$	
Supply Sensitivity		0.01	0.1		0.01		%/V	$V_{LOW} = 10V$, $V_{HIGH} = 20V$, $R_1 = R_2 = 20k\Omega$
Sweep Range	1000:1	2000:1			2000:1		$f_H = f_L$	$f_H @ R_1 = 1k\Omega$ $f_L @ R_1 = 2M\Omega$
Sweep Linearity								
10:1 Sweep		2			2		%	$f_L = 1kHz$, $f_H = 10kHz$
1000:1 Sweep		8			8		%	$f_L = 100Hz$, $f_H = 100kHz$
FM Distortion		0.1			0.1		%	$\pm 10\%$ Deviation
Recommended Timing Components								
Timing Capacitor: C	0.001		100	0.001		100	μF	<i>Figure 5</i>
Timing Resistors: R_1 & R_2	1		2000	1		2000	$k\Omega$	
Triangle Sine Wave Output¹								
<i>Figure 3</i>								
Triangle Amplitude		160			160		mV/ $k\Omega$	<i>Figure 2</i> , S_1 Open
Sine Wave Amplitude	40	60	80		60		mV/ $k\Omega$	<i>Figure 2</i> , S_1 Closed
Max. Output Swing		6			6		V _{p-p}	
Output Impedance		600			600		Ω	
Triangle Linearity		1			1		%	
Amplitude Stability		0.5			0.5		dB	For 1000:1 Sweep
Sine Wave Distortion								
Without Adjustment		2.5			2.5		%	$R_1 = 30k\Omega$
With Adjustment		0.4	1.0		0.5	1.5	%	See <i>Figure 7</i> and <i>Figure 8</i>

Notes

¹ Output amplitude is directly proportional to the resistance, R_3 , on Pin 3. See *Figure 3*.

² For maximum amplitude stability, R_3 should be a positive temperature coefficient resistor.

Bold face parameters are covered by production test and guaranteed over operating temperature range.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

DC ELECTRICAL CHARACTERISTICS (CONT'D)

Parameters	XR-2206M/P			XR-2206CP/D			Units	Conditions
	Min.	Typ.	Max.	Min.	Typ.	Max.		
Amplitude Modulation								
Input Impedance	50	100		50	100		k Ω	
Modulation Range		100			100		%	
Carrier Suppression		55			55		dB	
Linearity		2			2		%	For 95% modulation
Square-Wave Output								
Amplitude		12			12		Vp-p	Measured at Pin 11.
Rise Time		250			250		ns	$C_L = 10\text{pF}$
Fall Time		50			50		ns	$C_L = 10\text{pF}$
Saturation Voltage		0.2	0.4		0.2	0.6	V	$I_L = 2\text{mA}$
Leakage Current		0.1	20		0.1	100	μA	$V_{CC} = 26\text{V}$
FSK Keying Level (Pin 9)	0.8	1.4	2.4	0.8	1.4	2.4	V	See section on circuit controls
Reference Bypass Voltage	2.9	3.1	3.3	2.5	3	3.5	V	Measured at Pin 10.

Notes

¹ Output amplitude is directly proportional to the resistance, R_3 , on Pin 3. See Figure 3.

² For maximum amplitude stability, R_3 should be a positive temperature coefficient resistor.

Bold face parameters are covered by production test and guaranteed over operating temperature range.

Specifications are subject to change without notice

ABSOLUTE MAXIMUM RATINGS

Power Supply	26V	Total Timing Current	6mA
Power Dissipation	750mW	Storage Temperature	-65°C to +150°C
Derate Above 25°C	5mW/°C		

SYSTEM DESCRIPTION

The XR-2206 is comprised of four functional blocks; a voltage-controlled oscillator (VCO), an analog multiplier and sine-shaper; a unity gain buffer amplifier; and a set of current switches.

The VCO produces an output frequency proportional to an input current, which is set by a resistor from the timing

terminals to ground. With two timing pins, two discrete output frequencies can be independently produced for FSK generation applications by using the FSK input control pin. This input controls the current switches which select one of the timing resistor currents, and routes it to the VCO.

DAC0808/DAC0807/DAC0806 8-Bit D/A Converters

General Description

The DAC0808 series is an 8-bit monolithic digital-to-analog converter (DAC) featuring a full scale output current settling time of 150 ns while dissipating only 33 mW with $\pm 5V$ supplies. No reference current (I_{REF}) trimming is required for most applications since the full scale output current is typically ± 1 LSB of $255 I_{REF} / 256$. Relative accuracies of better than $\pm 0.19\%$ assure 8-bit monotonicity and linearity while zero level output current of less than $4 \mu A$ provides 8-bit zero accuracy for $I_{REF} \geq 2$ mA. The power supply currents of the DAC0808 series are independent of bit codes, and exhibits essentially constant device characteristics over the entire supply voltage range.

The DAC0808 will interface directly with popular TTL, DTL or CMOS logic levels, and is a direct replacement for the


MC1508/MC1408. For higher speed applications, see DAC0800 data sheet.

Features

- Relative accuracy: $\pm 0.19\%$ error maximum (DAC0808)
- Full scale current match: ± 1 LSB typ
- 7 and 6-bit accuracy available (DAC0807, DAC0806)
- Fast settling time: 150 ns typ
- Noninverting digital inputs are TTL and CMOS compatible
- High speed multiplying input slew rate: 8 mA/ μs
- Power supply voltage range: $\pm 4.5V$ to $\pm 18V$
- Low power consumption: 33 mW @ $\pm 5V$


DAC0808/DAC0807/DAC0806

Block and Connection Diagrams



Order Number
DAC0808, DAC0807,
or DAC0806
See NS Package
Number J16A,
M16A or N16A


Dual-In-Line Package



TL/H/5687-2

TL/H/5687-1

Small-Outline Package



TL/H/5687-13

Top View

Ordering Information

ACCURACY	OPERATING TEMPERATURE RANGE	ORDER NUMBERS				
		J PACKAGE (J16A)*		N PACKAGE (N16A)*		SO PACKAGE (M16A)
7-bit	$0^{\circ}C \leq T_A \leq +75^{\circ}C$	DAC0807LCJ	MC1408L7	DAC0807LCN	MC1408P7	DAC0807LCM
6-bit	$0^{\circ}C \leq T_A \leq +75^{\circ}C$	DAC0806LCJ	MC1408L6	DAC0806LCN	MC1408P6	DAC0806LCM

*Note. Devices may be ordered by using either order number.

3

Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Power Supply Voltage:	
V_{CC}	+18 V_{DC}
V_{EE}	-18 V_{DC}
Digital Input Voltage, V_5 - V_{12}	-10 V_{DC} to +18 V_{DC}
Applied Output Voltage, V_O	-11 V_{DC} to +18 V_{DC}
Reference Current, I_{14}	5 mA
Reference Amplifier Inputs, V_{14} , V_{15}	V_{CC} , V_{EE}
Power Dissipation (Note 3)	1000 mW
ESD Susceptibility (Note 4)	TBD

Storage Temperature Range	-65°C to +150°C
Lead Temp. (Soldering, 10 seconds)	
Dual-In-Line Package (Plastic)	260°C
Dual-In-Line Package (Ceramic)	300°C
Surface Mount Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C

Operating Ratings

Temperature Range	$T_{MIN} \leq T_A \leq T_{MAX}$
DAC0808LC Series	$0 \leq T_A \leq +75^\circ C$

Electrical Characteristics

($V_{CC} = 5V$, $V_{EE} = -15V_{DC}$, $V_{REF}/R_{14} = 2mA$, DAC0808: $T_A = -55^\circ C$ to $+125^\circ C$, DAC0808C, DAC0807C, DAC0806C, $T_A = 0^\circ C$ to $+75^\circ C$, and all digital inputs at high logic level unless otherwise noted.)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
E_r	Relative Accuracy (Error Relative to Full Scale I_O)	(Figure 4)				%
	DAC0808LC (LM1408-8)				± 0.19	%
	DAC0807LC (LM1408-7), (Note 5)				± 0.39	%
	DAC0806LC (LM1408-6), (Note 5)				± 0.78	%
	Settling Time to Within $1/2$ LSB (Includes t_{PLH})	$T_A = 25^\circ C$ (Note 6), (Figure 5)		150		ns
t_{PLH} , t_{PHL}	Propagation Delay Time	$T_A = 25^\circ C$, (Figure 5)		30	100	ns
TCI_O	Output Full Scale Current Drift			± 20		ppm/°C
MSB	Digital Input Logic Levels	(Figure 3)				
V_{IH}	High Level, Logic "1"		2			V_{DC}
V_{IL}	Low Level, Logic "0"				0.8	V_{DC}
MSB	Digital Input Current	(Figure 3)				
	High Level	$V_{IH} = 5V$		0	0.040	mA
	Low Level	$V_{IL} = 0.8V$		-0.003	-0.8	mA
I_{15}	Reference Input Bias Current	(Figure 3)		-1	-3	μA
	Output Current Range	(Figure 3)				
		$V_{EE} = -5V$ $V_{EE} = -15V, T_A = 25^\circ C$	0	2.0	2.1	mA
I_O	Output Current	$V_{REF} = 2.000V$, $R_{14} = 1000\Omega$, (Figure 3) ¹				
	Output Current, All Bits Low	(Figure 3)	1.9	1.99	2.1	mA
	Output Voltage Compliance (Note 2)	$E_r \leq 0.19\%$, $T_A = 25^\circ C$				
	$V_{EE} = -5V, I_{REF} = 1mA$ V_{EE} Below $-10V$				-0.55, +0.4	V_{DC}
					-5.0, +0.4	V_{DC}

Electrical Characteristics (Continued)

($V_{CC} = 5V$, $V_{EE} = -15V_{DC}$, $V_{REF}/R_{14} = 2mA$, DAC0808: $T_A = -55^{\circ}C$ to $+125^{\circ}C$, DAC0808C, DAC0807C, DAC0806C, $T_A = 0^{\circ}C$ to $+75^{\circ}C$, and all digital inputs at high logic level unless otherwise noted.)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
SRI_{REF}	Reference Current Slew Rate	(Figure 6)	4	8		$mA/\mu s$
	Output Current Power Supply Sensitivity	$-5V \leq V_{EE} \leq -16.5V$		0.05	2.7	$\mu A/V$
I_{CC} I_{EE}	Power Supply Current (All Bits Low)	(Figure 3)		2.3 -4.3	22 -13	 mA mA
V_{CC} V_{EE}	Power Supply Voltage Range	$T_A = 25^{\circ}C$, (Figure 3)	4.5 -4.5	5.0 -15	5.5 -16.5	V_{DC} V_{DC}
	Power Dissipation					
	All Bits Low	$V_{CC} = 5V, V_{EE} = -5V$		33	170	mW
		$V_{CC} = 5V, V_{EE} = -15V$		106	305	mW
	All Bits High	$V_{CC} = 15V, V_{EE} = -5V$		90		mW
		$V_{CC} = 15V, V_{EE} = -15V$		160		mW

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: Range control is not required.

Note 3: The maximum power dissipation must be derated at elevated temperatures and is dictated by T_{JMAX} , θ_{JA} , and the ambient temperature, T_A . The maximum allowable power dissipation at any temperature is $P_D = (T_{JMAX} - T_A)/\theta_{JA}$ or the number given in the Absolute Maximum Ratings, whichever is lower. For this device, $T_{JMAX} = 125^{\circ}C$, and the typical junction-to-ambient thermal resistance of the dual-in-line J package when the board mounted is $100^{\circ}C/W$. For the dual-in-line N package, this number increases to $175^{\circ}C/W$ and for the small outline M package this number is $100^{\circ}C/W$.

Note 4: Human body model, 100 pF discharged through a 1.5 k Ω resistor.

Note 5: All current switches are tested to guarantee at least 50% of rated current.

Note 6: All bits switched.

Note 7: Pin-out numbers for the DAL080X represent the dual-in-line package. The small outline package pinout differs from the dual-in-line package.

Typical Application













FIGURE 1. +10V Output Digital to Analog Converter (Note 7)

Typical Performance Characteristics

$V_{CC} = 5V, V_{EE} = -15V, T_A = 25^\circ C$, unless otherwise noted




TLH/5687-5

Unless otherwise specified: $R_{14} = 1\text{ k}\Omega, C = 15\text{ pF}$, pin 16 to V_{EE} ; $R_L = 50\Omega$, pin 4 to ground.

Curve A: Large Signal Bandwidth Method of Figure 7, $V_{REF} = 2\text{ Vp-p}$ offset 1 V above ground.

Curve B: Small Signal Bandwidth Method of Figure 7, $R_L = 250\Omega, V_{REF} = 50\text{ mVp-p}$ offset 200 mV above ground.


Curve C: Large and Small Signal Bandwidth Method of Figure 9 (no op amp, $R_L = 50\Omega, R_S = 50\Omega, V_{REF} = 2V, V_S = 100\text{ mVp-p}$ centered at 0V).



TL/H/6667-4

FIGURE 2. Equivalent Circuit of the DAC0808 Series (Note 7)

Test Circuits



V_1 and I_1 apply to inputs A1-A8.
 The resistor tied to pin 15 is to temperature compensate the bias current and may not be necessary for all applications.

$$I_0 = K \left(\frac{A_1}{2} + \frac{A_2}{4} + \frac{A_3}{8} + \frac{A_4}{16} + \frac{A_5}{32} + \frac{A_6}{64} + \frac{A_7}{128} + \frac{A_8}{256} \right)$$

where $K \approx \frac{V_{REF}}{R_{14}}$
 and $A_N = "1"$ if A_N is at high level
 $A_N = "0"$ if A_N is at low level

FIGURE 3. Notation Definitions Test Circuit (Note 7)




FIGURE 4. Relative Accuracy Test Circuit (Note 7)





FIGURE 5. Transient Response and Settling Time (Note 7)

Test Circuits (Continued)




FIGURE 6. Reference Current Slew Rate Measurement (Note 7)




FIGURE 7. Positive VREF (Note 7)




FIGURE 8. Negative VREF (Note 7)




FIGURE 9: Programmable Gain Amplifier or Digital Attenuator Circuit (Note 7)

Application Hints

REFERENCE AMPLIFIER DRIVE AND COMPENSATION

The reference amplifier provides a voltage at pin 14, for converting the reference voltage to a current, and a turn-around circuit or current mirror for feeding the ladder. The reference amplifier input current, I_{14} , must always flow into pin 14, regardless of the set-up method or reference voltage polarity.

Connections for a positive voltage are shown in Figure 7. The reference voltage source supplies the full current I_{14} . For bipolar reference signals, as in the multiplying mode,

R_{15} can be tied to a negative voltage corresponding to the minimum input level. It is possible to eliminate R_{15} with only a small sacrifice in accuracy and temperature drift.

The compensation capacitor value must be increased with increases in R_{14} to maintain proper phase margin; for R_{14} values of 1, 2.5 and 5 k Ω , minimum capacitor values are 15, 37 and 75 pF. The capacitor may be tied to either V_{EE} or ground, but using V_{EE} increases negative supply rejection.



Application Hints (Continued)

A negative reference voltage may be used if R14 is grounded and the reference voltage is applied to R15 as shown in Figure 8. A high input impedance is the main advantage of this method. Compensation involves a capacitor to V_{EE} on pin 16, using the values of the previous paragraph. The negative reference voltage must be at least 4V above the V_{EE} supply. Bipolar input signals may be handled by connecting R14 to a positive reference voltage equal to the peak positive input level at pin 15.

When a DC reference voltage is used, capacitive bypass to ground is recommended. The 5V logic supply is not recommended as a reference voltage. If a well regulated 5V supply which drives logic is to be used as the reference, R14 should be decoupled by connecting it to 5V through another resistor and bypassing the junction of the 2 resistors with $0.1 \mu\text{F}$ to ground. For reference voltages greater than 5V, a clamp diode is recommended between pin 14 and ground. If pin 14 is driven by a high impedance such as a transistor current source, none of the above compensation methods apply and the amplifier must be heavily compensated, decreasing the overall bandwidth.

OUTPUT VOLTAGE RANGE

The voltage on pin 4 is restricted to a range of -0.55 to 0.4V when $V_{EE} = -5\text{V}$ due to the current switching methods employed in the DAC0808.

The negative output voltage compliance of the DAC0808 is extended to -5V where the negative supply voltage is more negative than -10V . Using a full-scale current of 1.992mA and load resistor of $2.5\text{k}\Omega$ between pin 4 and ground will yield a voltage output of 256 levels between 0 and -4.980V . Floating pin 1 does not affect the converter speed or power dissipation. However, the value of the load resistor determines the switching time due to increased voltage swing. Values of R_L up to 500Ω do not significantly affect performance, but a $2.5\text{k}\Omega$ load increases worst-case settling time to $1.2\mu\text{s}$ (when all bits are switched ON). Refer to the subsequent text section on Settling Time for more details on output loading.

OUTPUT CURRENT RANGE

The output current maximum rating of 4.2mA may be used only for negative supply voltages more negative than -8V , due to the increased voltage drop across the resistors in the reference current amplifier.

ACCURACY

Absolute accuracy is the measure of each output current level with respect to its intended value, and is dependent upon relative accuracy and full-scale current drift. Relative accuracy is the measure of each output current level as a fraction of the full-scale current. The relative accuracy of the DAC0808 is essentially constant with temperature due to

the excellent temperature tracking of the monolithic resistor ladder. The reference current may drift with temperature, causing a change in the absolute accuracy of output current. However, the DAC0808 has a very low full-scale current drift with temperature.

The DAC0808 series is guaranteed accurate to within $\pm 1/2$ LSB at a full-scale output current of 1.992mA . This corresponds to a reference amplifier output current drive to the ladder network of 2mA , with the loss of 1 LSB ($8\mu\text{A}$) which is the ladder remainder shunted to ground. The input current to pin 14 has a guaranteed value of between 1.9 and 2.1mA , allowing some mismatch in the NPN current source pair. The accuracy test circuit is shown in Figure 4. The 12-bit converter is calibrated for a full-scale output current of 1.992mA . This is an optional step since the DAC0808 accuracy is essentially the same between 1.5 and 2.5mA . Then the DAC0808 circuits' full-scale current is trimmed to the same value with R14 so that a zero value appears at the error amplifier output. The counter is activated and the error band may be displayed on an oscilloscope, detected by comparators, or stored in a peak detector.

Two 8-bit D-to-A converters may not be used to construct a 16-bit accuracy D-to-A converter. 16-bit accuracy implies a total error of $\pm 1/2$ of one part in $65,536$ or $\pm 0.00076\%$, which is much more accurate than the $\pm 0.019\%$ specification provided by the DAC0808.

MULTIPLYING ACCURACY

The DAC0808 may be used in the multiplying mode with 8-bit accuracy when the reference current is varied over a range of 256:1. If the reference current in the multiplying mode ranges from $16\mu\text{A}$ to 4mA , the additional error contributions are less than $1.6\mu\text{A}$. This is well within 8-bit accuracy when referred to full-scale.

A monotonic converter is one which supplies an increase in current for each increment in the binary word. Typically, the DAC0808 is monotonic for all values of reference current above 0.5mA . The recommended range for operation with a DC reference current is 0.5 to 4mA .

SETTLING TIME

The worst-case switching condition occurs when all bits are switched ON, which corresponds to a low-to-high transition for all bits. This time is typically 150ns for settling to within $\pm 1/2$ LSB, for 8-bit accuracy, and 100ns to $1/2$ LSB for 7 and 6-bit accuracy. The turn OFF is typically under 100ns . These times apply when $R_L \leq 500\Omega$ and $C_O \leq 25\text{pF}$.

Extra care must be taken in board layout since this is usually the dominant factor in satisfactory test results when measuring settling time. Short leads, $100\mu\text{F}$ supply bypassing for low frequencies, and minimum scope lead length are all mandatory.

กิตติกรรมประกาศ

ปริญญานิพนธ์นี้สำเร็จลุล่วงลงได้ เนื่องมาจากการแนะนำให้คำปรึกษาและชี้แนวทาง ตลอดจนให้กำลังใจจาก อ.โกศล ชวนขยัน ซึ่งเป็นอาจารย์ที่ปรึกษาที่เอาใจใส่ดูแลอย่างดียิ่ง ตลอดจนเพื่อนๆนักศึกษาทุกคนที่มีส่วนร่วมในปริญญานิพนธ์ชิ้นนี้ ผู้จัดทำจึงขอขอบพระคุณในความอนุเคราะห์ของทุกท่านไว้ ณ ที่นี้ด้วย

จิตรวราจ ตรีวศรวไนโรจน์

(นายจักรวาล ตั้งตรงไพโรจน์)

พรทิพย์ มณีอมร

(นายพนมพร เคลือบพวง)

วรณัฐ บุญพิทักษ์

(นายวรณัฐ บุญพิทักษ์)

ผู้จัดทำ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

1. ชานินทร์ ถาวรศาสนวงศ์, ทินกร ตึก, “การอินเทอร์เฟส IBM/PC”, โครงการตำราเรียนสำนักพิมพ์ฟิสิกส์เซ็นเตอร์, 270 หน้า, 2535.
2. รศ. ยืน ภู่วรรณ, “ทฤษฎีและการประยุกต์ ไมโครโปรเซสเซอร์ Z-80”, บริษัทซีเอ็ดยูเคชั่น จำกัด, 238 หน้า.
3. วิโรจน์ อัครวงษ์, ชัชวาลย์ เต็มฤทธิวงศ์, กรชูลี ใช้สติชัย, “การใช้งานออปแอมป์และลิเนียร์ไอซี”, บริษัท ซีเอ็ดยูเคชั่น จำกัด, 607 หน้า.
4. ชันวา ศรีประโมง, “การเขียนโปรแกรมภาษาซีสำหรับวิศวกรรม”, มหาวิทยาลัยเทคโนโลยีมหานคร.
5. Robert A. Witte, “Spectrum and Network Measurements”, Prentice Hall, 274 p., 1991.
6. Muhammad Ali Mazidi, Janice Gillispie Mazidi, “The 80x86 IBM PC & Compatible Computers Volumns II Assembly Language, Design and Interfacing”, Prentice Hall, 906 p., 1995.
7. Willis J. Tumpkins, John G. Webster, “Interfacing Sensor to The IBM PC”, Prentice Hall.
8. Robert A. Gabel, Richard A. Roberts, “Signal and Linear System”, John Willey.
9. Delton T. Horn, “Designing and Building Electronic Filters”, McGraw-Hill.
10. Nelson Johnson, “Advanced Graphics in C Programming and Techniques”, McGraw-Hill.
11. Vincent Kassab, “Technical C Programming” Prentice Hall.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้