

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

ดิจิตอลออสซิลโลสโคปบนเครื่องไมโครคอมพิวเตอร์

DIGITAL OSCILLOSCOPE ON PC



โดย

นางสาวไพลิน ชัยประเสริฐสิทธิ

นายเมธี พงษ์พรรกก

นายวัชรรัฐ จิรกำจรวิทยา

ชอม.....
ชทะเบียน..... 34065
น, เดือน, ปี..... 1 ต.ค. 2542

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาอิเล็กทรอนิกส์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2541

ดิจิทัลออสซิลโลสโคปบนเครื่องไมโครคอมพิวเตอร์

DIGITAL OSCILLOSCOPE ON PC

โดย

นางสาวไพลิน ชัยประเสริฐสิทธิ รหัส 38014361

นายเมธี พงษ์พรรูก รหัส 38014401

นายวัชรรัฐ จิรกำจรวินทยา รหัส 38014473

อาจารย์ที่ปรึกษา

ผศ. ดร. สุริภณ สมควรพาณิชย์

ปริญญาานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2541


ปริญญาานิพนธ์ ปีการศึกษา 2541

ภาควิชา อิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
เรื่อง ดิจิตอลออสซิลโลสโคปบนเครื่องไมโครคอมพิวเตอร์

ผู้จัดทำ

1. นางสาวไพลิน ชัยประเสริฐสิทธิ
2. นายเมธี พงษ์พรรภก
3. นายวัชรรัฐ จิรคำจวิทยา



(ผศ. ดร. สุริยณ สมควรพาณิชย์)

อาจารย์ที่ปรึกษา

ดิจิทัลออสซิลโลสโคปบนเครื่องไมโครคอมพิวเตอร์

DIGITAL OSCILLOSCOPE ON PC

1. นางสาวไพลิน ชัยประเสริฐสุทธิ รหัส 38014361
2. นายเมธี พงษ์พรรกฏ รหัส 38014401
3. นายวัชรรัฐ จิรกำจรวิทยา รหัส 38014473

โครงการได้รับการตรวจสอบแล้ว พร้อมทั้งจะทำการสอบได้

.....

(ผศ. ดร. สุริภณ สมควรพาณิชย์)

อาจารย์ที่ปรึกษา

ติจิตอลออสซิลโลสโคปบนเครื่องไมโครคอมพิวเตอร์

นางสาวไพลิน ชัยประเสริฐสิทธิ
นายเมธี พงษ์พรรก
นายวัชรรัฐ จิรกำจรวิทยา
ผศ. ดร. สุริภณ สมควรพาณิชย์
ปีการศึกษา 2541

บทคัดย่อ

ปริญญานิพนธ์นี้เป็นการศึกษาการสร้างการ์ดอินเทอร์เฟส และการเขียนโปรแกรมเพื่อนำมาประยุกต์ใช้งานคอมพิวเตอร์เป็นออสซิลโลสโคป มีขีดความสามารถในการวัดสัญญาณ -40 – $+40$ โวลท์ ความถี่สูงสุด 2 เมกกะเฮิร์ต การเก็บข้อมูลของสัญญาณที่วัดได้เพื่อนำมาวิเคราะห์ภายหลัง การจับสัญญาณที่เกิดขึ้นชั่วขณะและมีฟังก์ชันวิเคราะห์สเปกตรัมของสัญญาณ

DIGITAL OSCILLOSCOPE ON PC

Ms. Pailin Chaiprasertsiti

Mr. Mathee Pongpanluk

Mr. Watsarat Jirakumjornwitaya

Dr. Suriphon Somkuanpanid Advisor

1998

ABSTRACT

The objective of this thesis is interfaced card designing and application software for oscilloscope. This oscilloscope can measure signal -40 to $+40$ volt, maximum frequency 2 MHz. The application software program for signal displaying, data storage to analyze, transient capture and spectrum analyzer.

สารบัญ

	หน้า
บทคัดย่อ	I
ABSTRACT	II
สารบัญ	III
สารบัญรูป	V
สารบัญตาราง	VIII
บทที่ 1 บทนำ	1
1.1 ประโยชน์ข้อได้เปรียบของเทคโนโลยีเชิงตัวเลข	1
1.2 คุณสมบัติพื้นฐานของออสซิลโลสโคป	1
1.3 การเลือกดิจิตอลสโตเรจออสซิลโลสโคป	2
บทที่ 2 การรับและการแปลงข้อมูล	3
2.1 การรับและการแปลงข้อมูล	3
2.2 ทฤษฎีการสุ่มตัวอย่าง	4
2.3 วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล	7
บทที่ 3 หลักการของดิจิตอลสโตเรจออสซิลโลสโคป	11
3.1 การทำงานของดิจิตอลสโตเรจออสซิลโลสโคป	11
3.2 ขอบเขตการวัด	13
3.3 การสุ่มตัวอย่างของดิจิตอลสโตเรจออสซิลโลสโคป	19
3.4 ขั้นตอนหลังการสุ่มตัวอย่าง	22
3.5 การเก็บข้อมูลของดิจิตอลสโตเรจออสซิลโลสโคป	23
3.6 ปัญหาพื้นฐานของดิจิตอลสโตเรจออสซิลโลสโคป	24
3.7 ความละเอียดถูกต้องแม่นยำ	24
3.8 สัญญาณชั่วขณะ	25
3.9 แบนวิดท์และอัตราการสุ่มตัวอย่าง	28
3.10 ประโยชน์ของหน่วยความจำที่ยาวในดิจิตอลสโคป	30
บทที่ 4 การวิเคราะห์สเปกตรัมของสัญญาณ	34
4.1 การวิเคราะห์สเปกตรัมของสัญญาณ	34
4.2 การใช้วินโดว์	40

	หน้า
4.3 กราฟการแปลง FFT	43
บทที่ 5 หลักการออกแบบวงจร	44
5.1 ภาคเอซี / ดีซีคัปปลิ่ง	45
5.2 ภาควงจรถอดทอนสัญญาณ	45
5.3 ภาควงจรบัฟเฟอร์	46
5.4 ภาควงจรถยายสัญญาณแนวตั้ง	46
5.5 ภาควงจรรีบระดับสัญญาณกระแสตรง	48
5.6 ภาคแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล	49
5.7 วงจรกำเนิดสัญญาณนาฬิกาหลายความถี่	49
5.8 วงจร โสลด์ออฟทริกเกอร์	51
5.9 วงจรกำเนิดสัญญาณทริกเกอร์แบบดิจิทัล	52
5.10 วงจรถอดรหัสตำแหน่งพอร์ตและวงจรถ่อมพอร์ตไอเอสเอ	54
5.11 วงจรนับตำแหน่งหน่วยความจำ	55
5.12 วงจรหน่วยความจำ	57
บทที่ 6 ส่วนควบคุมของออสซิลโลสโคปบนไมโครคอมพิวเตอร์	58
6.1 การควบคุมการทำงานของการ์ดเพื่อปรับ TIME/DIV	58
6.1.1 การควบคุมความถี่ของสัญญาณนาฬิกาเพื่อใช้ในการทำงาน	58
6.1.2 การควบคุมขนาดของหน่วยความจำเพื่อใช้ในการเก็บข้อมูล	58
6.2 การควบคุมการทำงานของการ์ดเพื่อปรับค่า VOLT/DIV และการคัปปลิ่งสัญญาณ	59
6.2.1 การปรับอัตราขยายของวงจรถยาย	59
6.2.2 การปรับอัตราลดทอนของวงจรถอดทอน	59
6.2.3 การเลือกการคัปปลิ่งสัญญาณ	59
6.3 การควบคุมเกี่ยวกับทริกเกอร์	60
6.3.1 การปรับค่าระดับแรงดันทริก	60
6.3.2 การเลือกแหล่งที่มาของสัญญาณทริก	60
6.3.3 การปรับช่วงเวลาโฮลด์	61
6.3.4 การเลือกขอบของสัญญาณทริก	61
6.4 การควบคุมช่วงของข้อมูลสัญญาณที่จะเก็บ	61

	หน้า
6.5 การเปลี่ยนตำแหน่งแสดงข้อมูลในแนวแกนตั้ง	61
6.6 การควบคุมโหมดการทำงานของการ์ด	61
6.7 การอ่านค่าสถานะการทำงานของการ์ด	62
บทที่ 7 ผลการทดลอง	63
บทที่ 8 สรุปและวิจารณ์	67
8.1 ปัญหาในการทำงานและแนวทางในการแก้ไข	67
8.2 วิจารณ์	68
ภาคผนวก ก. DataSheet	
ภาคผนวก ข. โปรแกรม Digital Storage Oscilloscope	
กิตติกรรมประกาศ	
หนังสืออ้างอิง	

สารบัญรูป

	หน้า
รูปที่ 1.1 ตัวอย่างดิจิตอลสต่อเรจออกซซิล โลส โคปแบบหนึ่ง	2
รูปที่ 2.1 ระบบควบคุมที่มีการประมวลข้อมูลทางดิจิตอล	3
รูปที่ 2.2 วิธีการพื้นฐานของ ADC	4
รูปที่ 2.3 ทรานสเฟอร์ฟังก์ชันของคอมพาราเตอร์	4
รูปที่ 2.4 แสดงความผิดพลาดจากการวัดใน Aperture time	5
รูปที่ 2.5 แสดง Spectrum ของสัญญาณอนาลอกที่ถูกสุ่ม	6
รูปที่ 2.6 หลังจากการสุ่มเกิด Frequency folding	6
รูปที่ 2.7 การเกิด Alias Frequency	7
จากการสุ่มด้วยความถี่ต่ำกว่า 2 เท่าของสัญญาณอนาลอก	
รูปที่ 2.8 แสดงการต่อวงจร Parallel comparator A/D converter	8
รูปที่ 3.1 แสดงบล็อกไดอะแกรมของดิจิตอลสต่อเรจออกซซิล โลส โคป	12
รูปที่ 3.2 แสดงลักษณะของการเกิดเอเลียสซึ่ง	14
ก. สัญญาณอินพุทเมื่อมีการสุ่มตัวอย่างต่ำเกินไป	14
ข. เมื่อแสดงผลเกิดเป็นสัญญาณเอเลียส	14
รูปที่ 3.3 ทฤษฎีการสอดแทรก	16
ก. การแสดงผลแบบจุด	16
ข. การสอดแทรกด้วยวิธีเวกเตอร์	16
ค. การสอดแทรกแบบชายน้	16
รูปที่ 3.4 แสดงการจัดช่วงขอบขาขึ้น ซึ่งค่าคลาดเคลื่อนที่เกิดขึ้นอยู่กับ	18
ตำแหน่งในการสุ่มตัวอย่าง	
ก. ช่วงขอบขาขึ้นอยู่ระหว่าง 0.8	18
ข. ช่วงขอบขาขึ้นอยู่ระหว่าง 1.6	18
รูปที่ 3.5 เทคนิคการสุ่มตัวอย่างแบบต่างๆของดิจิตอลสต่อเรจออกซซิล โลส โคป	20
ก. การสุ่มแบบเวลาจริง	20
ข. การสุ่มแบบเวลาเสมือนชนิดเป็นลำดับ	20
ค. การสุ่มแบบเวลาเสมือนชนิดไม่เป็นลำดับ	20
โดยใช้จุดเดียวในการทำงานหนึ่งครั้ง	

	หน้า
รูปที่ 3.5 ง. การสุ่มแบบเวลาเสมือนชนิดไม่เป็นลำดับ โดยใช้หลายจุดในการทำงานหนึ่งครั้ง	20
รูปที่ 3.6 แสดงให้เห็นถึงผลที่ออกมาจากการสุ่มตัวอย่างสัญญาณอินพุท แบบเป็นลำดับ	21
รูปที่ 3.7 การควอนไทซ์ โดยใช้เอพิตีคอนเวอร์เตอร์เปลี่ยนแรงดันอนาลอก เป็นเลขฐานสองที่ระดับต่างๆ	22
รูปที่ 3.8 บล็อกไดอะแกรมของ RIS ดิจิไตเซอร์	26
รูปที่ 3.9 ก. 199 MS/s ความกว้างพัลส์ 5 นาโนวินาที	27
รูปที่ 3.9 ข. 5 GS/s ความกว้างพัลส์ 5 นาโนวินาที	27
รูปที่ 3.10 บล็อกไดอะแกรมของดิจิไตเซอร์การสุ่มตัวอย่าง	27
รูปที่ 3.11 การลดทอนในแถบผ่าน	28
รูปที่ 3.12 สัญญาณซายน์ที่มี 25 ตัวอย่างต่อลูกคลื่นและการสอดแทรกแบบเส้นตรง	30
รูปที่ 3.13 เปรียบเทียบความแตกต่างระหว่างสโคปที่ขนาดหน่วยความจำต่างกัน	30
รูปที่ 3.14 เปรียบเทียบความแตกต่างระหว่างสโคปที่ขนาดหน่วยความจำต่างกัน	31
รูปที่ 3.15 หน้าจอสโคปแสดงการแก้ปัญหาทางเวลา	33
รูปที่ 3.16 หน้าจอสโคปแสดงการแก้ปัญหาทางเวลา	33
รูปที่ 4.1 กราฟการไหล FFT ของจุดตัวอย่าง 16 จุด	38
รูปที่ 4.2 การผันกลับบิด	39
รูปที่ 4.3 การเกิดโหลบข้าง	40
รูปที่ 4.4 แสดงฟังก์ชันถ่วงน้ำหนักหรือวินโดว์ของ FFT	41
รูปที่ 5.1 แสดงบล็อกไดอะแกรมของดิจิตอลสตอเรจออกสซึลโลสโคป	44
รูปที่ 5.2 แสดงวงจรเอซี / ดีซีคัปปลิ่งและวงจรลดทอนสัญญาณ	45
รูปที่ 5.3 แสดงวงจรบัฟเฟอร์	45
รูปที่ 5.4 แสดงวงจรขยายสัญญาณแนวตั้ง	47
รูปที่ 5.5 แสดงวงจรปรับแรงดันกระแสตรง	48
รูปที่ 5.6 แสดงวงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล	49
รูปที่ 5.7 วงจรกำเนิดสัญญาณนาฬิกาหลายความถี่	50
รูปที่ 5.8 วงจรโฮลต์ออฟทริกเกอร์	51
รูปที่ 5.9 วงจรกำเนิดสัญญาณทริกเกอร์แบบดิจิตอล	53

	หน้า
รูปที่ 5.10 วงจรถอดรหัสตำแหน่งพอร์ต	54
รูปที่ 5.11 วงจรต่อเชื่อมไอเอสเอ	55
รูปที่ 5.12 วงจรนับตำแหน่งหน่วยความจำ	56
รูปที่ 5.13 วงจรหน่วยความจำ	57
รูปที่ 7.1 กราฟแสดงการวัดที่ 100mV/DIV และ 0.2ms/DIV	63
รูปที่ 7.2 กราฟแสดงการวัดที่ 100mV/DIV และ 20us/DIV	64
รูปที่ 7.3 กราฟแสดงการวัดที่ 100mV/DIV และ 2us/DIV	64
รูปที่ 7.4 กราฟแสดงการวัดที่ 100mV/DIV และ 1us/DIV	65
รูปที่ 7.5 กราฟแสดงการวัดที่ 500mV/DIV และ 1us/DIV	65
รูปที่ 7.6 กราฟแสดงการวัดที่ 50mV/DIV และ 1us/DIV	66

สารบัญตาราง

	หน้า
ตารางที่ 2.1 ตารางความสัมพันธ์ระหว่างแรงดันอินพุทที่เป็นอนาลอก กับเอาต์พุทที่เป็นดิจิตอล	9
ตารางที่ 4.1 การผันกลับบิต	39
ตารางที่ 5.1 การลดทอนและการขยายสัญญาณแนวตั้ง	47
ตารางที่ 6.1 แสดงค่าที่ใช้ในการควบคุมค่า TIME/DIV	59
ตารางที่ 6.2 แสดงค่าที่ใช้ควบคุมค่า TIME/DIV และการดับปลิง สำหรับหนึ่งช่องสัญญาณ	60
ตารางที่ 6.3 บิตสถานะการทำงาน	62

บทที่ 1

บทนำ

เป็นเวลานานพอสมควรแล้วที่ออสซิลโลสโคปตัวแรกได้ออกสู่ตลาด จิตความสามารถต่างๆของสโคปถูกพัฒนาอยู่ตลอดเวลาจากสภาพของเครื่องมือวัดที่ใช้เพียงแสดงรูปสัญญาณกลายเป็นเครื่องมือวัดที่สามารถจัดจำรูปคลื่น คำวนหาค่าเฉลี่ย ค่าสูงสุด ฯลฯ ได้ในทันที ในสโคปบางรุ่นยังสามารถแสดงรูปคลื่นอินทิเกรตหรือทำการบวก ลบ คูณ หาร กลับส่วน ยกกำลังฯ กับรูปคลื่นทุกชนิดได้

ดิจิตอลสโคปคล้ายกับสโคปแบบอนาลอกโดยจะแสดงผลที่วัดได้บนจอ จิติตอลสโคปแตกต่างจากสโคปแบบอนาลอกคือ ในการสุ่มและแปลงสัญญาณต้องใช้อุปกรณ์แปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลที่มีความเร็วสูง ในช่วงเวลาที่เท่าๆกันอุปกรณ์แปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล(ADC)วัดระดับศักดาไฟฟ้าและเก็บค่าที่ได้ทำการเปลี่ยนเป็นตัวเลขไว้ในหน่วยความจำที่มีความเร็วสูง ยิ่งช่วงเวลากการสุ่มตัวอย่างสั้นอัตราการแปลงก็จะยิ่งเร็วขึ้นและความถี่ของสัญญาณที่บันทึกได้ก็จะยิ่งสูงขึ้น อุปกรณ์เปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิตอล(ADC) ที่ดีจะไวต่อการเปลี่ยนแปลงของศักดาที่เกิดขึ้นเพียงเล็กน้อย

1.1 ประโยชน์ข้อได้เปรียบของเทคโนโลยีเชิงตัวเลข (Digital technology)

สามารถจับสัญญาณหลายสัญญาณที่ไม่สม่ำเสมอหรือเหตุการณ์ที่เกิดขึ้นไม่บ่อยและวิเคราะห์ได้อย่างฉับพลัน ปัญหาที่ซับซ้อนสามารถระบุได้อย่างรวดเร็ว โดยสังเกตจากข้อมูลรูปคลื่นที่มีมาก่อนการผิดพลาด รูปคลื่นที่ถูกจับได้สามารถขยายเพื่อแสดงข้อมูลเช่น กลิทซ์ (glitche) ที่เร็ว โอเวอร์ชูท และสัญญาณรบกวน รูปคลื่นที่จับได้สามารถนำไปวิเคราะห์ในโดเมนของเวลาหรือความถี่


1.2 คุณสมบัติพื้นฐานของออสซิลโลสโคป

1. จับสัญญาณทรานเซียน
2. พิจารณาปริทริกเกอร์ที่สามารถปรับได้ภายใน
3. ให้ความแม่นยำในการวัดสูง
4. มีเคอเซอร์ทำให้สามารถอ่านค่าได้อย่างรวดเร็ว และแสดงค่าที่วัดได้โดยอัตโนมัติ
5. สามารถส่งข้อมูลออกเครื่องพิมพ์และพล็อตเตอร์ได้รวดเร็ว

6. นำข้อมูลมาเปรียบเทียบและวิเคราะห์ได้ในภายหลัง
7. คำนวณรูปคลื่นและวิเคราะห์สเปกตรัม
8. ความสามารถในการโปรแกรมได้อย่างสมบูรณ์และตั้งได้อัตโนมัติ

1.3 การเลือกดิจิตอลสโตเรจออกซิลโลสโคป

การกำหนดระบุมุมสมบัติของ DSO ที่สำคัญอันดับแรกคือ แบนวิดท์ , ความไวต่อการเปลี่ยนแปลงศักดา (Voltage sensitivity) และความแม่นยำ รวมถึงอัตราการสุ่มสัญญาณ , ความละเอียดในแนวตั้ง (Vertical resolution) และหน่วยความจำเพื่อเก็บข้อมูล




รูปที่ 1.1 ตัวอย่างดิจิตอลสโตเรจออกซิลโลสโคปแบบหนึ่ง

บทที่ 2

การรับและการแปลงข้อมูล (Data Acquisition and Conversion)


2.1 การรับและการแปลงข้อมูล (Data Acquisition and Conversion)

รูปแบบสัญญาณไฟฟ้าที่เราพบเห็นและคุ้นเคยในชีวิตประจำวันจะอยู่ในรูปแบบของสัญญาณที่ต่อเนื่องกันหรือเรียกว่าสัญญาณอนาลอก ซึ่งแต่เดิมการนำเอาสัญญาณไฟฟ้างกล่าวมาประมวลผล (Process) ใช้ในรูปแบบที่มีประโยชน์จะกระทำในแบบอนาลอกนั่นเอง แต่เมื่อเทคนิคการประมวลสัญญาณทางดิจิทัลได้รับการพัฒนาขึ้นมาเนื่องจากพบว่าในรูปแบบของดิจิทัล การประมวลผล, เก็บ, สื่อสาร และแสดง กระทำได้ง่ายและมีประสิทธิภาพมากกว่า ดังนั้นการเปลี่ยนรูปแบบสัญญาณ (CONVERSION) จึงได้มีความจำเป็นขึ้น จากสัญญาณอนาลอกที่มีอยู่ตามธรรมชาติ ถูกเปลี่ยนมาเป็นสัญญาณดิจิทัลโดย Analog to Digital converters (ADC) และประมวลผลโดยตัวประมวลผลทางดิจิทัล (Digital Processors) เช่น คอมพิวเตอร์ จากนั้นจะถูกนำมาแสดงผลหรือถูกเปลี่ยนกลับมาอยู่ในรูปแบบอนาลอก และใช้งานได้ง่ายกว่าโดยใช้ Digital to Analog converters (DAC) รูปที่ 2.1 แสดงระบบควบคุมโดยการประมวลผลข้อมูลในระบบดิจิทัล




รูปที่ 2.1 ระบบควบคุมที่มีการประมวลผลข้อมูลทางดิจิทัล

วิธีการแปลงสัญญาณอนาลอกเป็นดิจิทัลแบบง่าย ๆ ดังแสดงในรูป 2.2 โดยใช้หลักการของวงจรคอมพาราเตอร์ แรงดันอินพุตที่ไม่ทราบค่า V_x จะต่อเข้ากับขาอินพุตขาหนึ่งของอนาลอกคอมพาราเตอร์ และแรงดันอ้างอิงที่ขนาดแปรตามเวลา V_R ต่อเข้ากับอีกอินพุตของคอมพาราเตอร์ ลักษณะของทรานเฟอร์ฟังก์ชันของคอมพาราเตอร์ แสดงในรูป 2.3 ถ้าแรงดันอินพุต V_1 มากกว่าอินพุต V_2 แล้วแรงดันเอาต์พุตจะเป็น "1" ถ้าอินพุต V_1 มากกว่า V_2 แล้วเอาต์พุตจะเป็นศูนย์



รูปที่ 2.2 วิธีการพื้นฐานของ ADC



รูปที่ 2.3 ทรานสเฟอ์ฟังก์ชันของคอมพาราเตอร์

วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล (ADC) ที่ใช้งานทั่วไปมีหลายชนิด เช่น Counter type ADC, Integrating ADC, Successive Approximation ADC หรือ Parallel (Flash) ADC เป็นต้น

2.2 ทฤษฎีการสุ่มตัวอย่าง Sampling


ในการแปลงสัญญาณอนาลอก (Analog) เป็นสัญญาณดิจิทัล (Digital) นั้น วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลจะต้องใช้เวลาช่วงหนึ่งในการจัดการ ซึ่งช่วงเวลาดังกล่าวขึ้นอยู่กับหลายตัวแปรเช่น

1. ความละเอียดของการเปลี่ยนสัญญาณ
2. เทคนิคของการแปลงสัญญาณ
3. ความเร็วในการทำงานของอุปกรณ์ร่วมอื่นๆ ความเร็วของการแปลงสัญญาณนี้จำเป็นสำหรับการใช้งานเฉพาะอย่างและความแม่นยำที่ต้องการ

Aperture Time: คือช่วงเวลาในการแปลงสัญญาณ ซึ่งคำว่า Aperture Time โดยทั่วไปหมายถึงถึงช่วงเวลาที่เกิดความไม่แน่นอนในการวัดและผลก็คือเกิดความผิดพลาด (Error) ต่อค่าที่วัดได้

ในรูปที่ 2.4 สัญญาณอนาลอก $V(t)$ มีอัตราการเปลี่ยน dV/dt ช่วง Aperture Time t_a ดังนั้นช่วงการเปลี่ยนแปลงสัญญาณอนาลอกจะเท่ากับ V โดย

$$\Delta V = t_a \frac{dV(t)}{dt} \dots\dots\dots(2.1)$$



รูปที่ 2.4 แสดงความผิดพลาดจากการวัดใน Aperture Time

ดังนั้นหากเวลาที่วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล ใช้ในการเปลี่ยนสัญญาณในเวลา t_a นี้รหัสของสัญญาณดิจิทัลที่ได้อาจจะตรงกับขนาดของสัญญาณอนาลอกค่าใดค่าหนึ่งในช่วงนี้ และส่วนอื่นๆที่เหลือคือความผิดพลาดที่เกิดขึ้น ซึ่งแน่นอนในบางครั้งเป็นไปได้ที่รหัสของสัญญาณดิจิทัลจะตรงกับค่าของสัญญาณอนาลอกที่ถูกต้อง

2.2.1 Sample and Hold และ Aperture error

วงจร Sample and Hold จะทำการสุ่มสัญญาณอินพุต และนำสัญญาณนั้นมาเก็บ(Hold) ไว้ในเวลาหนึ่งได้ ซึ่งส่วนใหญ่จะใช้การประจุแรงดันนั้นในตัวเก็บประจุที่รั่วไหลค่า ดังนั้น ในเมื่อแรงดันอินพุตสามารถคงอยู่ได้นานพอ ทำให้วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล ไม่จำเป็นต้องมีเวลาในการแปลง (Conversion Time) อย่างรวดเร็วนัก Aperture Time ของ Sample and Hold คือเวลาตั้งแต่เริ่มสุ่มสัญญาณจนตัวเก็บประจุมีค่าแรงดันจนถึงค่าที่สุ่มซึ่งสำหรับ Sample and Hold แล้ว Aperture Time ขึ้นอยู่กับ Bandwidth และ Switching Time ของอุปกรณ์แอคทีฟที่ใช้ในวงจร ซึ่งหาและสร้างได้ง่ายและราคาถูกกว่าการสร้างวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลความเร็วสูง


มีปัญหว่าอัตราการสุ่มสัญญาณนั้นควรจะมีค่าเท่าใดที่จะไม่ทำให้ข้อมูลสูญเสียไปเมื่อสัญญาณนั้นถูกเปลี่ยนกลับมาเช่นเดิมอันนี้ขึ้นอยู่กับความถี่ของสัญญาณอนาลอก และทฤษฎีการสุ่มที่กล่าวไว้ว่า

“ ถ้าสัญญาณต่อเนื่องซึ่งมีความถี่และฮาร์โมนิกส์ ไม่เกิน f_c แล้วสัญญาณดังกล่าวจะสามารถเปลี่ยนกลับมาได้อย่างเดิม โดยไม่สูญเสียรายละเอียดหรือเพี้ยนไปถ้าอัตราการสุ่มไม่น้อยกว่า $2f_c$ ต่อวินาที ”


2.2.2 Frequency folding and Aliasing

จากทฤษฎีการสุ่มสามารถอธิบายลักษณะรูปสเปกตรัม (Spectrum) ของสัญญาณในรูปที่ 2.5 แสดงให้เห็นสเปกตรัมของสัญญาณที่ถูกสุ่มซึ่งแบนวิดท์ไม่เกินกว่า f_c ในขณะที่สัญญาณนี้จะถูกสุ่มด้วยความถี่ f_s ขบวนการมอดูเลชัน (Modulation) จะทำให้แถบ

สเปกตรัมของสัญญาณสุ่มขยายกว้างออกจาก f_s เป็น $2f_s, 3f_s, \dots$ ได้ดังรูปที่ 2.6



รูปที่ 2.5 แสดง Spectrum ของสัญญาณอนาลอก ที่จะถูกสุ่ม




รูปที่ 2.6 หลังจากการสุ่มเกิด Frequency folding

ถ้าความถี่ของสัญญาณสุ่ม f_s ไม่สูงพอหลังจากการสุ่มสเปกตรัมบางส่วนของ f_s จะมาซ้อนทับกับสเปกตรัมของสัญญาณ ซึ่งเรียกว่า Frequency folding หากเป็นเช่นนี้ก็จะทำให้เกิดความเพี้ยนแก่สัญญาณอนาลอกจากการซ้อนกันของสเปกตรัม เมื่อสัญญาณถูกเปลี่ยนกลับให้อยู่ในรูปเดิม และถ้าเลื่อนความถี่ของการสุ่มสูงขึ้นจนโอกาสการซ้อนกันของสเปกตรัมหมดไป $(f_s - f_c) = f_c$ จะทำให้การเปลี่ยนกลับของสัญญาณหลังจากถูกสุ่มก็ยังคงเหมือนเดิมได้

จากที่กล่าวมาแสดงการสนับสนุนทฤษฎีการสุ่มที่ว่าให้ $f_s < 2f_c$ นั่นคือการกำจัดการซ้อนกันของสเปกตรัม ได้สองวิธีคือ

1. ใช้อัตราการสุ่มที่สูงพอ
2. การทำการกรองความถี่ของสัญญาณอนาลอก ก่อนการสุ่มเพื่อให้ Bandwidth ไม่เกินไปกว่า $f_s/2$



รูป 2.7 การเกิด Alias Frequency จากการสุ่มด้วยความถี่ต่ำกว่า 2 เท่าของสัญญาณอนาลอก

ในทางปฏิบัติแล้วจะยังคงเกิด Frequency folding ได้เสมอจากส่วนฮาร์โมนิคส์ของสัญญาณ รวมทั้งสเปกตรัมของสัญญาณรบกวนที่ยังคงอยู่แม้ว่าจะทำการกรองความถี่ก่อนหน้ามาแล้วก็ตามการกำจัดการซ้อนกันของสเปกตรัมนี้ วิธีที่ได้ผลคือพยายามให้การสุ่มสัญญาณเป็นไปอย่างรวดเร็วมากที่สุด

ผลของการใช้อัตราการสุ่มที่ไม่เหมาะสมอีกประการหนึ่งเกิดขึ้น ดังรูปที่ 2.7 เรียกว่า Alias Frequency ซึ่งเกิดกับสัญญาณที่เปลี่ยนกลับมาเช่นเดิมหลังจากถูกสุ่มแล้ว

2.3 วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล (Analog to Digital Converter)

ในการติดต่อสื่อสารกันระหว่างระบบอนาลอกและระบบดิจิทัลนั้นเป็นไปได้โดยที่จะให้สัญญาณอนาลอกเข้ามาทำงานในระบบดิจิทัล ดังนั้น จึงต้องมีการแปลงสัญญาณอนาลอกให้เป็นดิจิทัล ส่วนที่ทำหน้าดังกล่าวนี้เราเรียกว่า “วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล” (ADC = Analog to Digital Converter) สำหรับ DSO แล้วจะมีวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลที่เข้ามาทำงานเกี่ยวกับกลุ่มสัญญาณที่ได้จากการควอนไทซ์ซึ่งอยู่ 4 แบบด้วยกันคือ

2.3.1 วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลแบบใช้วงจรเปรียบเทียบหรือแบบ “แฟลช”


สำหรับการแปลงสัญญาณที่ต้องการความเร็วสูงมากๆ เช่นการแปลงสัญญาณภาพโทรทัศน์,เรดาห์ จำเป็นต้องใช้วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลแบบพิเศษ ที่เรียกว่า Flash (Parallel) ADC ซึ่งจะแสดงดังรูปที่ 2.8

วงจรแบบนี้เป็นแบบที่นิยมใช้กันมาก เนื่องจากมีความเร็วในการทำงานสูงมาก จะเห็นว่าการทำงานของแบบนี้จะประกอบไปด้วยตัวต้านทานต่อเป็นตัวแบ่งแรงดัน มีออปแอมป์ต่อเป็นวงจรเปรียบเทียบ และมีวงจรถอดรหัส ซึ่งเป็นตัวกำหนดจำนวนของตัวเลขฐานสองที่จะใช้เป็นตัวพุทในรูปจะให้เอาต์พุทออกมาเพียง 4 บิตเท่านั้น

สำหรับสัญญาณที่ใช้ในวงจรนี้จะมีสัญญาณอินพุทที่จะเข้ามาเปรียบเทียบกับระดับอ้างอิงหรือระดับแรงดันไปแอส ซึ่งได้มาจากแรงดันที่ตกคร่อมตัวต้านทาน และจะถูกนำไปใช้เป็นส่วนหนึ่งของวงจรเปรียบเทียบ เพื่อรอการเปรียบเทียบกับสัญญาณที่เข้ามา

เมื่อแรงดันอินพุทที่เข้ามามีขนาดใหญ่กว่าระดับแรงดันอ้างอิง เอาต์พุทของวงจรเปรียบเทียบก็จะมีค่าสูง และหากแรงดันอินพุทมีค่าต่ำกว่าระดับแรงดันอ้างอิง เอาต์พุทของวงจรเปรียบเทียบก็จะมีค่าต่ำ แรงดันเอาต์พุทที่ได้จากวงจรเปรียบเทียบ ซึ่งจะมีระดับแรงดันที่ต่างๆ กันก็จะเข้าสู่การถอดรหัสเพื่อจะให้ได้อาต์พุทออกมาเป็นเลขฐานสอง

ในการทำงานของระบบนี้จะมีการทำงานด้วยความเร็วสูงมาก และจะให้เอาต์พุทเลขฐานสองออกมาอย่างสม่ำเสมอด้วยแต่มีได้หมายความว่าคอนเวอร์เตอร์แบบนี้จะไม่มีข้อเสียเลย สำหรับความบกพร่องของคอนเวอร์เตอร์แบบนี้ก็คือประสิทธิภาพของการทำงานด้านความละเอียดจะลดลงทันทีเมื่อการสุ่มตัวอย่างมีการเปลี่ยนแปลงไป



รูปที่ 2.8 แสดงการต่อวงจร parallel comparator A/D converter

หลักการทำงานก็คือ จะใช้คอมพาราเตอร์ทำการเปรียบเทียบสัญญาณอนาลอกอินพุทกับแรงดันอ้างอิงที่แบ่งแรงดันให้สอดคล้องกับรหัสดิจิทัล โดยใช้ตัวต้านทาน และแปลงเอาต์พุทจากคอมพาราเตอร์ให้ตรงกับรหัสดิจิทัล ซึ่งจะเห็นว่าอุปสรรคทางด้านความเร็วจะถูกจำกัดเพียง Propagation time ของคอมพาราเตอร์เท่านั้น แต่อุปสรรคที่สำคัญต่อการพัฒนาวงจรบนชิพไอซีคือ วงจรนี้ต้องการคอมพาราเตอร์ จำนวน 2^n-1 ตัว ซึ่งเป็นจำนวนที่มากพอสมควร

แรงดันอินพุท V_{in} (โวลต์)	เอาต์พุทของวงจร เปรียบเทียบ			เอาต์พุทเลขฐานสอง	
	A1	A2	A3	D1	D0
0 - 1	0	0	0	0	0
1 - 2	1	0	0	0	1
2 - 3	1	0	1	1	0
3 - 4	1	1	1	1	1

ตารางที่ 2.1 ตารางความสัมพันธ์ระหว่างแรงดันอินพุท
ที่เป็นอนาลอกกับเอาต์พุทที่เป็นดิจิทัล

2.3.2 วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลแบบประมาณค่า (Successive approximation)

เป็นการประมาณค่าอย่างต่อเนื่อง โดยการเปรียบเทียบแรงดันอินพุทกับเอาต์พุทของวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก จากนั้นจะมีการเลือกตำแหน่งที่จะนำมาใช้เป็นบิตสูงสุด (MSB) สำหรับเอาต์พุทของวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล และในการทำงานของคอนเวอร์เตอร์แบบนี้จะมีลำดับขั้นในการทำงานแต่ละขั้นตอนโดยใช้เวลาที่คงที่แน่นอน จากผลดังกล่าวจะมีผลกระทบไปถึงความละเอียดและความเร็วของวงจร ซึ่งนั่นหมายความว่าหากสัญญาณที่มีรายละเอียดมาก ๆ แล้ว การแปลงสัญญาณก็จะต้องใช้เวลาพอสมควร

2.3.3 วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลแบบ CCD (Charge Coupled Devices)

สามารถจะตอบสนองการทำงานเมื่อมีค่าที่ได้จากการสุ่มตัวอย่างที่เร็วกว่า 100 MS/s ได้ โดยคงความละเอียดไว้ได้ ตามความเป็นจริงแล้ว CCD นั้นไม่ใช่วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลอย่างแท้จริง แต่จะเป็นลักษณะของการสุ่มตัวอย่างแบบอนาลอกเสียมากกว่า โดยการสุ่มตัวอย่างแบบนี้จะมีการทำงานเร็วพอสมควรซึ่งลักษณะการทำงานจะอาศัยอุปกรณ์ที่เรียกว่า bucket brigade การทำงานจะเป็นไปดังนี้คือ

เมื่อการสุ่มตัวอย่างมีค่าต่ำลง ส่วนที่เรียกว่า bucket cells จะถูกชาร์จประจุทันที ผลจากการชาร์จนี้จะทำให้เกิดระดับแรงดันขึ้นระหว่างช่วงของการสุ่มตัวอย่างที่เข้ามา ก่อให้เกิดเป็นจุดเสริมเข้าไปในช่วงของจุดที่ได้จากการสุ่มตัวอย่าง ผลคือ ทำให้ได้ระดับสัญญาณที่ต้องการแปลงเพิ่มขึ้นมา ภาพที่ได้จากกรณีนี้จะมีความละเอียดและจำนวนเซลล์หลาย ๆ เซลล์ที่มีอยู่ใน CCD จะเป็นตัวควบคุมการทำงานด้วย

นอกจากจะสามารถทำงานได้มากกว่า 100 MS/s แล้ว เมื่อเทียบราคาแบบ CCD จะถูกกว่าแบบแฟลชมากความละเอียดของสัญญาณที่ได้ก็จะไม่เปลี่ยนตามอัตราการสุ่มตัวอย่าง แต่ CCD นี้มีข้อเสียตรงที่ว่าสโคปจะไม่สามารถรับข้อมูลใด ๆ ได้ระหว่างที่ CCD ทำงานอยู่

2.3.4 วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลแบบสแกน (scan conversions)

ในการทำงานจะอาศัยการทำงานของหลอด CRT แบบดับเบิลเอนด์ (double-ended CRT) ซึ่งหลอดชนิดนี้มีความสามารถที่จะเก็บข้อมูลเอาไว้บนด้านข้างของทาร์เก็ต (target) และเมื่อต้องการที่จะอ่านข้อมูลออกมาก็สามารถทำได้โดยการใช้ลำอิเล็กตรอนอีกชุดหนึ่งกวาดลงไปบนด้านหลังของทาร์เก็ต วิธีการแบบนี้จะมีการทำงานที่รวดเร็วมก แต่มีราคาแพง

บทที่ 3

หลักการของดิจิตอลสตอเรจออสซิลโลสโคป

ดิจิตอลสตอเรจออสซิลโลสโคป (Digital Storage Oscilloscope) หรือเรียกเป็นชื่อย่อว่า DSO ได้รับการออกแบบให้มีขีดความสามารถในการตอบสนองความต้องการของผู้ใช้ ซึ่งไม่สามารถทำได้ในอนาลอกสโคปแบบเดิมๆ ที่มีอยู่ อาทิเช่น การเก็บข้อมูลของสัญญาณที่วัดได้ เพื่อนำมาวิเคราะห์ในภายหลัง การวิเคราะห์รูปคลื่นอย่างละเอียดโดยการซูมรูปคลื่นส่วนที่ต้องการ การจับสัญญาณที่เกิดขึ้นเพียงชั่วขณะหนึ่ง การทำปริทริกเกอร์ (Pre-Trigger) และการตรวจจับสัญญาณที่มีการเปลี่ยนแปลงทางความถี่อย่างรวดเร็วหรือซ้ำกันไป ซึ่งไม่สามารถตรวจจับได้ด้วยอนาลอกสโคปแบบปกติ

จุดสำคัญของสโคปแบบนี้อยู่ที่วิธีการในการเก็บข้อมูลและวิธีการทางดิจิตอลที่นำมาใช้ โดยปกติแล้วข้อมูลที่ถูกเก็บเอาไว้สามารถนำไปใช้บันทึกลงในเครื่องคอมพิวเตอร์ได้และยังสามารถต่อพ่วงพล็อตเตอร์หรือพรินเตอร์ได้ด้วย


3.1 การทำงานของดิจิตอลสตอเรจออสซิลโลสโคป (DSO)

สัญญาณอนาลอกและสัญญาณดิจิตอลนั้นมีการนำมาเปรียบเทียบกันอยู่เสมอ ในเรื่องของสโคปก็เช่นเดียวกันสตอเรจสโคปนั้นได้ถูกประดิษฐ์คิดขึ้นมาทั้งแบบอนาลอกและแบบดิจิตอล สำหรับอนาลอกสตอเรจสโคปนั้นจะมีวิธีการเก็บบันทึกที่รูปคลื่นแบบอนาลอก นั่นคือ การใช้หลอดสตอเรจ (storage CRT) ซึ่งหลอดที่ว่านี้มีความสามารถทำให้สัญญาณที่เกิดขึ้นเพียงชั่วขณะแสดงผลบนจอได้เป็นเวลา 1 ชั่วโมงหรือมากกว่า โดยวิธีการในการควบคุมแรงไฟและอิเล็กทรอนิกส์ภายในหลอด แต่การใช้หลอดดังกล่าวจะมีอายุการใช้งานเพียง 1,000 ชั่วโมงเท่านั้น ซึ่งหากนำไปใช้แสดงผลตามปกติก็จะใช้งานได้ยาวนานกว่า

ส่วน DSO หรือดิจิตอลสตอเรจสโคปจะมีวิธีการเก็บบันทึกที่รูปคลื่นด้วยระบบดิจิตอล ข้อมูลจะถูกบันทึกไว้ในหน่วยความจำแบบดิจิตอล ซึ่งจะเห็นว่าเมื่อเทียบกับอนาลอกแล้ว แบบอนาลอกจะเก็บรูปคลื่นด้วยอุปกรณ์ แต่แบบดิจิตอลจะเก็บรูปคลื่นด้วยวงจร นี่คือนี่ที่แตกต่างกัน

สำหรับ DSO จะมีขบวนการในการทำงานอยู่ด้วยกัน 3 ช่วงใหญ่ ๆ คือ ช่วงของการสุ่มตัวอย่างและการแปลงเป็นสัญญาณดิจิตอล, ช่วงของการเก็บข้อมูล และสุดท้ายคือ ช่วงของการแสดงผลค่าต่าง ๆ

เริ่มต้นด้วยการสุ่มตัวอย่างสัญญาณที่เข้ามาเพื่อให้ได้จำนวนของจุดบนสัญญาณเหล่านี้ จากนั้นจะเป็นขั้นตอนการนำค่าที่ได้จากการสุ่มตัวอย่างมาแปลงเป็นสัญญาณดิจิทัลด้วยวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล (Analog to Digital Converter) ซึ่งหากเป็นวงจรที่ใช้สัญญาณดิจิทัล 8 บิต ก็จะได้ระดับของสัญญาณที่แปลงออกมา 2^8 หรือ 256 ระดับ



รูปที่ 3.1 แสดงบล็อกไดอะแกรมของดิจิทัลสโตเรจอสซิลโลสโคป (DSO)

ขั้นตอนที่กล่าวมาจะถูกควบคุมความเร็วในการทำงานด้วยฐานเวลา (time base) เดียวกัน ซึ่งเป็นฐานเวลาแบบดิจิทัลที่มีความเที่ยงตรงสูงมาก และจะใช้เป็นเวลายอ้างอิงในการทำงานของวงจร ซึ่งโดยปกติแล้วค่าฐานเวลาจะมีหน่วยเป็น MS/s หรือจำนวนจุดต่อวินาที ค่าที่แปลงเป็นสัญญาณดิจิทัลแล้วจะถูกเก็บไว้ในหน่วยความจำ

สำหรับการแสดงผลของดิจิทัลสตอเรจออสซิลโลสโคป จะอาศัยการทำงานแบบอนาลอก ดังนั้นในช่วงของการแสดงผลจึงต้องแปลงสัญญาณดิจิทัลไปเป็นสัญญาณอนาลอก (Digital to Analog Converter) เสียก่อน เพื่อให้ได้สัญญาณควบคุมลำโพงเล็กทรอนิกส์ทางแนวตั้งและแนวนอน ในรูปที่ 3.1จะเป็นรายละเอียดพื้นฐานของดิจิทัลสตอเรจออสซิลโลสโคป

3.2 ขอบเขตการวัด

ทุกสิ่งทุกอย่างย่อมมีขีดจำกัดในตัวของมันเอง เมื่อนำสิ่งนั้นมาใช้งานเกินความสามารถของมัน ผลที่ได้ก็จะไม่ถูกต้องสมบูรณ์ ดิจิทัลสตอเรจออสซิลโลสโคปก็เช่นเดียวกัน เมื่อดิจิทัลสตอเรจออสซิลโลสโคปถูกสร้างขึ้นมาจากขบวนการทางดิจิทัล ดังนั้นขีดความสามารถของมันจึงถูกจำกัดด้วยวิธีการทางดิจิทัล ในอนาลอกสโคปหรือดิจิทัลสโคปต่างๆ ไปจะเห็นว่าผู้ผลิตจะกำหนดขอบเขตการวัดเป็นค่าความถี่สูงสุดที่เครื่องสามารถทำการได้ เช่น 20 MHz, 60 MHz, 100 MHz, 150 MHz เป็นต้น ซึ่งเวลาซื้อก็ต้องไตร่ตรองพิจารณาถึงขีดจำกัดอันนี้

สำหรับดิจิทัลสตอเรจออสซิลโลสโคปนั้น ขอบเขตการวัดนอกจากสามารถบอกเป็นค่าความถี่สูงสุดที่เครื่องสามารถทำการวัดได้แล้ว ยังต้องบอกค่าอัตราการสุมตัวอย่างข้อมูลควบคู่ไปด้วย โดยปกติแล้ว จะมีค่าเป็นล้านครั้งต่อวินาที (MS/s) เช่น 20 MS/s 20 MHz, 40 MS/s 100 MHz, 100 MS/s 100 MHz, 200 MS/s 70 MHz, เป็นต้น ค่าเหล่านี้จะบอกอะไรเราบ้าง

เริ่มด้วยค่าอัตราการสุมตัวอย่างข้อมูลจะชี้ให้เห็นถึงความละเอียดและคุณภาพของภาพที่ปรากฏบนจอ ซึ่งประกอบขึ้นมาจากจุดที่ได้จากการสุมตัวอย่างบนรูปคลื่นที่วัด ถ้าจำนวนจุดที่ได้มีจำนวนมากภาพที่ได้ก็就会有ความถูกต้องสมบูรณ์มาก การสูญเสียจุดจากการสุมตัวอย่างไปเพียงเล็กน้อยในบางรูปคลื่น ก็อาจเป็นการสูญเสียรายละเอียดของรูปคลื่นนั้นไปได้ ถ้าอัตราการสุมตัวอย่างมีค่ามาก นั่นคือ ดิจิทัลสตอเรจออสซิลโลสโคปจะมีความละเอียดของรูปคลื่นมากด้วย ส่วนความถี่ที่บอกมานั้นก็ยังคงเป็นขอบเขตการวัดความถี่สูงสุดของดิจิทัลสตอเรจออสซิลโลสโคป ในลักษณะเดียวกับอนาลอกสโคป


ถ้าหากเราต้องการจะรู้ว่ารูปคลื่นที่ปรากฏบนจอมีความละเอียดแค่ไหน ก็สามารถทำได้ด้วยการคำนวณแบบง่ายๆ ตามสูตรที่ว่า

$$\text{จำนวนจุดต่อหนึ่งรูปคลื่น} = \frac{\text{อัตราการสุมตัวอย่างของดิจิทัลสตอเรจออสซิลโลสโคป}}{\text{ค่าความถี่ที่ทำการวัด}}$$


ตัวอย่างเช่น คิจิตอลสตอเรจออกซซิลโลสโคปมีอัตราการสุ่มตัวอย่าง 50 MS/s ใช้วัดสัญญาณที่มีความถี่ 500 kHz ดังนั้นจะได้ว่า

$$\text{จำนวนจุดต่อหนึ่งรูปคลื่น} = \frac{50 \text{ MS/s}}{500 \text{ kHz}} = 100$$

จะเห็นว่าภาพที่แสดงผลบนจอในหนึ่งรูปคลื่นจะเกิดจากการเรียงกันของจุดจำนวน 100 จุด แต่ถ้าหากความถี่ที่ใช้วัดเปลี่ยนเป็น 10 MHz ที่อัตราการสุ่มตัวอย่างเดิม ความละเอียดของภาพในหนึ่งรูปคลื่นจะมีเพียง 5 จุด ต่อรูปคลื่นเท่านั้น ซึ่งจากทั้ง 2 กรณี ทำให้เราสรุปได้ว่า เมื่อนำมาวัดค่าสัญญาณที่มีความถี่ต่ำๆ จะให้ความละเอียดของภาพสูง แต่เมื่อนำมาวัดสัญญาณที่มีความถี่สูงๆ แล้ว จะให้ภาพที่มีความละเอียดชัดเจนได้น้อยลง



(ก)



(ข)

รูปที่ 3.2 แสดงลักษณะของการเกิดเอเลียสซึ่ง

(ก) สัญญาณอินพุทเมื่อมีการสุ่มตัวอย่างต่ำเกินไป

(ข) เมื่อแสดงผลเกิดเป็นสัญญาณเอเลียส

ปัญหาอย่างหนึ่งซึ่งเกิดขึ้นกับคิจิตอลสตอเรจออกซซิลโลสโคป คือ การที่สัญญาณที่จะทำการวัดมีความถี่สูงมาก ๆ เมื่อมีการสุ่มตัวอย่างสัญญาณดังกล่าว แล้วนำมาสร้างให้ปรากฏบนจออีกครั้ง ผลที่ได้บนจอจะเป็นภาพที่ต่างไปจากสัญญาณที่วัดจริง เรียกว่า สัญญาณเอเลียส (alias signal) อันเกิดจากอัตราการสุ่มต่ำกว่าความถี่สัญญาณที่วัด โดยดูได้จาก ตัวอย่างในรูปที่ 3.2 ใน

การใช้งานควรจะพยายามหลีกเลี่ยงอย่าให้เกิดสัญญาณเอเลียสขึ้น เพราะว่าสัญญาณเอเลียสเป็นรูปคลื่นที่มีความถี่ต่างไปจากรูปคลื่นจริงอย่างมาก ซึ่งไม่สามารถนำไปวิเคราะห์ได้

การทำให้รูปคลื่นที่ปรากฏบนจอมีความสมบูรณ์ถูกต้องนั้น จำนวนจุดที่ได้จากการสุ่มตัวอย่างต้องมีมากกว่า 2 เท่าของความถี่ที่วัดนั้นใน 1 รูปคลื่น และเมื่อทำการตรวจวัดขอบขาขึ้นและขอบขาลงของพัลส์จะต้องได้จำนวนครั้งที่สุ่มตัวอย่างมากกว่า 10 ครั้งต่อ 1 รูปคลื่น นอกจากการสุ่มตัวอย่างที่ต้องการความเร็วในการทำงานพอสมควรแล้วยังต้องพิจารณาอีกด้วยว่าวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล (ADC-Analog to Digital Converter) นั้น สามารถทำงานได้ด้วยความเร็วขนาดไหนซึ่งเราจะพิจารณากันในหัวข้อต่อไป

สิ่งที่ทำให้เรารู้ถึงขอบเขตการวัดของดิจิทัลสโตเรจออกซิลโลสโคป อีกอย่างหนึ่งก็คือค่าความถี่สูงสุดของสัญญาณที่ดิจิทัลสโตเรจออกซิลโลสโคป สามารถทำการเก็บข้อมูลได้ ซึ่งเราเรียกว่าค่า USB (Useful Storage Bandwidth) USB นี้จะมีค่าเป็นเท่าไรนั้นขึ้นอยู่กับความสามารถในการสุ่มตัวอย่างของดิจิทัลสโตเรจออกซิลโลสโคป ด้วย ซึ่งค่า USB สามารถหาได้จากสูตร

$$USB = \frac{\text{อัตราการสุ่มตัวอย่างสูงสุด (MS/s)}}{25}$$

25


ตัวเลข 25 เป็นจำนวนจุดที่ใช้ในการสร้างภาพบนจอใน 1 รูปคลื่น ซึ่งเป็นค่าที่ใช้โดยทั่วไป

เนื่องจากดิจิทัลสโตเรจออกซิลโลสโคป ไม่สามารถแสดงรายละเอียดของสัญญาณที่มีความถี่สูงกว่าขีดจำกัดได้มากพอ ดังนั้นจึงได้มีการคิดค้นวิธีการเพิ่มรายละเอียดของสัญญาณโดยการสร้างสัญญาณสุ่มตัวอย่างสอดแทรกกลงไปในการสุ่มตัวอย่างแบบปกติ ผลที่ได้คือ จะมีจุดเสริมเข้าไปในรูปคลื่นเดิม ภาพที่ได้จะมีความต่อเนื่องสม่ำเสมอมากขึ้นและเรียกรูปแบบนี้ว่า “ทฤษฎีการสอดแทรก” (*interpolation methods*) ซึ่งแสดงตัวอย่างการสอดแทรกสัญญาณในรูปที่ 3.3


ในรูปที่ 3.3 (ก) จะเป็นการแสดงให้เห็นถึงการสร้างภาพให้ปรากฏบนจอโดยการเรียงจุดที่ได้จากการสุ่มตัวอย่างโดยปกติจะได้ประมาณ 25 จุดต่อรูปคลื่น ส่วนรูปที่ 3.3 (ข) เป็นการลากเส้นเชื่อมต่อระหว่างจุดที่ได้มา ทำให้ได้ภาพที่เป็นเส้นตรงที่เชื่อมต่อกัน 10 เส้นต่อรูปคลื่น ซึ่งวิธีการนี้เรียกว่า การสอดแทรกแบบลิเนียร์ (*linear interpolation*) หรือ การแสดงผลแบบเวกเตอร์ (*vector display*) ดังนั้น เมื่อเป็นการแสดงผลของรูปคลื่นซายน์ ค่า USB จะเป็น

$$USB = \frac{\text{อัตราการสุ่มตัวอย่างสูงสุด (MS/s)}}{10}$$


10



(ก)



(ข)



(ค)

รูปที่ 3.3 ทฤษฎีการสอดแทรก

(ก) การแสดงผลแบบจุด

(ข) การสอดแทรกด้วยวิธีเวกเตอร์

(ค) การสอดแทรกแบบไซน์

สำหรับรูปที่ 3.3 (ค) เป็นการสอดแทรกโดยการนำเอาฟังก์ชันไซน์มาคำนวณลากเส้นเชื่อมต่อ ระหว่างจุด (*sine interpolation*) ซึ่งวิธีการนี้จะใช้จุดเพียง 2.5 จุดต่อรูปคลื่นเท่านั้น ในการแสดงผล ดังนั้นค่า USB จะเป็น

$$USB = \frac{\text{อัตราการสุ่มตัวอย่างสูงสุด (MS/s)}}{2.5}$$

ซึ่งทำให้ค่า USB มีค่ามากขึ้นเท่ากับว่าขอบเขตของดิจิตอลสตรอเจอออสซิลโลสโคป ก็ถูกขยายมากไปด้วย

3.2.1 ดิจิตอลสตรอเจอออสซิลโลสโคปกับรูปคลื่นพัลส์

หากเราจะพูดถึงรูปคลื่นพัลส์แล้ว ส่วนที่มีความสำคัญมากต่อรูปคลื่นชนิดนี้ก็คือ ช่วงเวลาขอบขาขึ้นและขอบขาลงของพัลส์ ดังนั้นเครื่องมือที่จะใช้วัดรูปคลื่นเหล่านี้จะต้องสามารถวัด

ช่วงขอบขาขึ้นและขอบขาลงได้โดยมีความผิดเพี้ยนน้อยที่สุด ในอนาลอกสโคปสามารถคำนวณหาช่วงเวลาขอบขาขึ้น (t_r : rise time) ของพัลส์ได้ดังนี้

$$t_r \text{ (ns)} = \frac{0.35}{\text{แบนด์วิดท์ (MHz)}}$$

จากสูตรดังกล่าวหากอนาลอกสโคปมีย่านการวัด 100 MHz เราจะได้ช่วงเวลาขอบขาขึ้นของพัลส์เท่ากับ 3.5 ns ($0.35/100 \times 10^6$) นี่คือการวัดของอนาลอกสโคป ส่วนในดิจิตอลสโคปช่วงเวลาขอบขาขึ้นที่วัดได้จะมีการเปลี่ยนแปลงอยู่ระหว่าง 0.8 ถึง 1.6 เท่าของช่วงเวลาค่ารุ่มตัวอย่าง หากเราคิดเอาช่วงเวลาขอบขาขึ้นเป็น 10 ถึง 90 เปอร์เซ็นต์ของแอมพลิจูดของพัลส์ จะได้

$$t_r = 0.8 \times 2 \text{ (ช่วงเวลาค่ารุ่มตัวอย่าง)}$$

หรือ $t_r = 1.6 / \text{(อัตราการรุ่มตัวอย่าง)}$



เพื่อให้การคำนวณมีความคลาดเคลื่อนน้อยลง สูตรการหาช่วงเวลาขอบขาขึ้นที่นำไปใช้งานจริง ($U_{tr} = \text{Useful Rise Time}$) จึงใช้ค่า 1.6 ตลอด ดังนี้

$$U_{tr} = 1.6 / \text{(อัตราการรุ่มตัวอย่าง)}$$

หรือ $U_{tr} = \text{(ช่วงเวลาค่ารุ่มตัวอย่างต่ำสุด)} \times 1.6$

สำหรับดิจิตอลสโคปเรจอสซิคิลโลสโคปแล้วในการหาช่วงเวลาขอบขาขึ้นที่สามารถจะวัดได้จะมีการคำนวณเช่นเดียวกับดิจิตอลสโคป เช่นถ้า มีอัตราการรุ่มตัวอย่างเป็น 100 MS/s ก็จะมีช่วงเวลาค่ารุ่มตัวอย่างเป็น 0.01 μ s และ $t_{rDSO} = 0.01 \mu s \times 1.6 = 16 \text{ ns}$ นั่นคือ ดิจิตอลสโคปเรจอสซิคิลโลสโคปเครื่องนี้จะสามารถแสดงผลช่วงขอบขาขึ้นในการวัดได้ภายในเวลา 16 ns เมื่อคิดช่วงขอบขาขึ้นเป็น 10 ถึง 90 เปอร์เซ็นต์ของแอมพลิจูด

จะเห็นได้ว่าความสามารถในการแสดงผลรูปคลื่นพัลส์นั้นจะขึ้นอยู่กับช่วงเวลาในการรุ่มตัวอย่างของดิจิตอลสโคปเรจอสซิคิลโลสโคปเอง รูปที่ 3.4 (ก) จะเป็นการแสดงให้เห็นถึงช่วงเวลาขอบขาขึ้นที่อยู่ระหว่างช่วงการรุ่มตัวอย่าง โดยรูปคลื่นที่แสดงผลจะอยู่ในช่วง $0.8 \times \text{(ช่วงเวลาค่ารุ่มตัวอย่าง)}$ รูปคลื่นที่แสดงผลออกมาจะมีความชันของขอบขาขึ้นต่างจากรูปคลื่นจริงอยู่บ้างพอสมควร และเมื่อดูรูปสัญญาณอินพุตเดียวกัน แต่มีช่วงเวลาในการรุ่มตัวอย่างต่างกัน ตามรูปที่ 3.4 (ข) ภาพที่ได้จากการแสดงผลช่วงขอบขาขึ้นจะอยู่ในช่วง $1.6 \times \text{(ช่วงเวลาค่ารุ่มตัวอย่าง)}$ ซึ่งถ้าเปรียบกับรูปที่ 3.4 (ก) แล้ว ความชันของขอบขาขึ้นตามรูปที่ 3.4 (ข) จะแตกต่างจากรูปสัญญาณอินพุตจริงค่อนข้างมากทีเดียว



รูปที่ 3.4 แสดงการจัดช่วงขอบขาขึ้น ซึ่งค่าคลาดเคลื่อนที่เกิดขึ้นอยู่กับตำแหน่งในการสุ่มตัวอย่าง

(ก) ช่วงขอบขาขึ้นอยู่ระหว่าง 0.8

(ข) ช่วงขอบขาขึ้นอยู่ระหว่าง 1.6

จากที่ทราบในตอนต้นว่า การจัดช่วงขอบขาขึ้นและขอบขาลงของพัลส์จะต้องทำการสุ่มตัวอย่างมากกว่า 10 ครั้ง ดังนั้น เราสามารถหาช่วงเวลาที่ต้องใช้ในการวัดขอบขาขึ้นได้ โดยหารอัตราการสุ่มตัวอย่างด้วย 10 แล้วกลับเศษเป็นส่วนดังนี้

$$\text{Res (resolution)} = \frac{1}{(\text{อัตราการสุ่มตัวอย่าง}) / 10}$$

ถ้าเป็นคิจิตอลสตอเรจอสซิลโลสโคป ที่มีอัตราการสุ่มตัวอย่าง 100 MS/s จะมีการสุ่มตัวอย่างทุก ๆ 10 ns (1/100 MS/s) และจะใช้การทำงานกับขอบขาขึ้นเป็นเวลา 100 ns แล้วถ้าหากว่าพัลส์ที่เข้ามามีความถี่สูงมาก เราก็ย่อมต้องการคิจิตอลสตอเรจอสซิลโลสโคป ที่มีความเร็วในการสุ่มตัวอย่างสูงขึ้นด้วย เช่น 500 MS/s ซึ่งจะมีการสุ่มตัวอย่างทุก ๆ 2 ns และสามารถวัดช่วงขอบขาขึ้นที่อยู่ระหว่างช่วงการสุ่มตัวอย่างโดยใช้เวลา 1.17 ns

จะเห็นว่าคิจิตอลสตอเรจอสซิลโลสโคป ตอบสนองการวัดรูปคลื่นพัลส์ได้ไม่ค้อยจะดีเท่ากับอนาลอกสโคป และเราไม่สามารถนำค่า U_T ที่วัดได้จากคิจิตอลสตอเรจอสซิลโลสโคป ไปคำนวณเปรียบเทียบกับรูปคลื่นจริงได้มากพอ ดังนั้น เราจะถือว่าคุณค่า U_T เป็นค่าซึ่งแสดงถึงขอบเขตจำกัดของคิจิตอลสตอเรจอสซิลโลสโคปก็ได้


3.3 การสุ่มตัวอย่างของคิจิตอลสตอเรจอสซิลโลสโคป

คิจิตอลสตอเรจอสซิลโลสโคป ใช้การสุ่มตัวอย่างด้วยกัน 2 แบบคือ

3.3.1 การสุ่มตัวอย่างแบบเวลาจริง (Real Time or One-Shot) จะเกิดการสุ่มตัวอย่างขึ้นทันทีที่มีการจัดสัญญาณอินพุตได้ โดยผลที่ได้จะมาจากรูปคลื่นจริงๆ และจะมีความเหมือนกับรูปคลื่นจริงมาก ส่วนมากจะใช้กับสัญญาณที่เกิดขึ้นเพียงชั่วขณะหรือใช้ในการสุ่มตัวอย่างบางส่วนของสัญญาณที่ต้องการวิเคราะห์เป็นพิเศษ ดังนั้นความเร็วของการสุ่มตัวอย่างแบบเวลาจริงนี้จึงต้องสูงพอที่จะทำงานในกรณีดังกล่าวได้ การสุ่มตัวอย่างแบบนี้จะทำงานแบบผ่านครั้งเดียวคือ จะมีการสุ่มตัวอย่างจุดเดียวในแต่ละครั้งของการทำงาน จึงสามารถนำไปตรวจจับสัญญาณที่เกิดขึ้นเพียงชั่วขณะเช่น แรงไฟกระชาก, สัญญาณควบคุมเครื่องกล, สัญญาณในลักษณะทางชีววิทยา ฯลฯ ซึ่งจะปรากฏให้สามารถวัดได้ในระยะเวลาที่สั้นมาก การจะใช้วิธีสุ่มตัวอย่างจึงต้องใช้แบบที่เมื่อเริ่มสุ่มและสิ้นสุดการสุ่มต้องได้รูปสัญญาณที่เกิดขึ้น รูปที่ 3.5 (ก) จะเห็นการสุ่มตัวอย่างแบบเวลาจริงที่ใช้ในการวัดรูปคลื่นพัลส์หนึ่งลูก

3.3.2 การสุ่มตัวอย่างแบบเวลาเสมือน (Equivalent Time) การสุ่มตัวอย่างแบบนี้โดยมากจะใช้กับสัญญาณที่เกิดขึ้นซ้ำ ๆ กันหรือใช้ตรวจจับบางส่วนของสัญญาณที่เกิดขึ้นซ้ำ ๆ กัน การสุ่มตัวอย่างแบบเวลาเสมือนสามารถแบ่งออกเป็น 2 ชนิดย่อย ๆ อีกคือ การสุ่มชนิดเป็นลำดับ (Sequential Sampling) และการสุ่มชนิดไม่เป็นลำดับ (Random Sampling)

ในการสุ่มตัวอย่างชนิดลำดับจะเป็นดังรูปที่ 3.5 (ข) ซึ่งการสุ่มตัวอย่างชนิดนี้ในการทำงานหนึ่งครั้งหรือหนึ่งไซเคิลจะต้องได้จุดบนรูปคลื่น 1 จุดแล้วนำไปเก็บไว้ในหน่วยความจำ จนกระทั่งหน่วยความจำเต็ม เมื่อนำไปแสดงผลก็จะเป็นไปตามรูปที่ 3.6 ส่วนการสุ่มตัวอย่างแบบเวลาเสมือนชนิดไม่เป็นลำดับนั้นจะเป็นดังรูปที่ 3.5 (ค) ซึ่งการสุ่มตัวอย่างแบบนี้จะใช้เมื่อมีการทำปริทริกเกอร์ (pre-trigger) เพื่อดูรูปคลื่นที่อยู่หลังจุดทริก ซึ่งการสุ่มตัวอย่างแบบเป็นลำดับจะไม่สามารถทำได้




รูปที่ 3.5 เทคนิคการสุ่มตัวอย่างแบบต่างๆ ของดิจิตอลสโคปเรจจอสซิลิโคน

- (ก) การสุ่มแบบเวลาจริง
- (ข) การสุ่มแบบเวลาเสมือนชนิดเป็นลำดับ
- (ค) การสุ่มแบบเวลาเสมือนชนิดไม่เป็นลำดับโดยใช้จุดเดียวในการทำงานหนึ่งครั้ง
- (ง) การสุ่มแบบเวลาเสมือนชนิดไม่เป็นลำดับโดยใช้หลายจุดในการทำงานหนึ่งครั้ง

ในการทำงานหนึ่งไซเคิลจะได้จุดบนรูปคลื่น 1 จุดเช่นกัน แต่จะเป็นจุดตรงส่วนใดของรูปคลื่นก็ได้ โดยจะทำได้เรื่อยๆ จนหน่วยความจำเต็ม

ในรูปที่ 3.5 (ง) จะเป็นการสุ่มตัวอย่างแบบไม่เป็นลำดับเช่นกัน แต่จะต่างกันตรงที่ในการทำงานหนึ่งไซเคิลนั้นจะได้จุดหลายจุดบนรูปคลื่น และในการทำงานครั้งต่อไปก็จะได้จุดหลายจุด แต่จะเป็นจุดที่ไม่ซ้ำจุดเดิม (จุดใดก็ได้) การสุ่มตัวอย่างในรูปนี้จะนำไปใช้ประโยชน์เมื่อมีการวิเคราะห์รูปคลื่น โดยการนำข้อมูลที่ได้จากการสุ่มตัวอย่างแบบนี้มาเปรียบเทียบกับรูปคลื่นอื่น ๆ โดยเฉพาะอย่างยิ่งการวิเคราะห์รูปคลื่นในส่วนที่เป็นการทรिकในลักษณะต่าง ๆ กัน




รูปที่ 3.6 แสดงให้เห็นถึงผลที่ออกมาจากการสุ่มตัวอย่างสัญญาณอินพุตแบบเป็นลำดับ

สำหรับดิจิตอลสโตเรจออกสซิลโลสโคป ที่มีการใช้การแสดงผลแบบอนาลอก ซึ่งระบุความสามารถในการวัดไว้ เช่น 100 MHz ความหมายของ 100 MHz นี้ก็คือ ความสามารถในการวัดสัญญาณความถี่ 100 MHz แล้วดิจิตอลสโตเรจออกสซิลโลสโคปจะแสดงผลในแบบอนาลอกได้ทันทีที่ 100 MHz เฉพาะสำหรับสัญญาณที่เกิดขึ้นช้า ๆ กัน แต่หากเป็นสัญญาณชั่วขณะเกิดขึ้นแล้วใช้การสุ่มตัวอย่างแบบเวลาจริง แล้วดิจิตอลสโตเรจออกสซิลโลสโคปนี้จะสามารถวัดสัญญาณชั่วขณะได้เพียง 10 MHz เท่านั้น

เมื่อคิดเทียบเป็นอัตราส่วนระหว่างการทำงานกับสัญญาณปกติและการทำงานกับสัญญาณชั่วขณะของดิจิตอลสตรองเอชซิลโลสโคป ก็จะได้เป็น 10:1 และสามารถเพิ่มเป็น 5:1 หรือ 2.5:1 ได้ ซึ่งหมายถึง ดิจิตอลสตรองเอชซิลโลสโคปจะต้องมีการใช้วิธีการสอดแทรกอย่างมากเลยทีเดียว สาเหตุที่เกิดกรณีดังกล่าวขึ้นนั้นมากจากการที่ความสามารถในการสุ่มตัวอย่างถูกกำหนดด้วยสัญญาณนาฬิกาภายใน แต่สัญญาณที่เข้ามาวัดจะเป็นการทำงานแสดงผลแบบอนาลอก ซึ่งขอบเขตของความถี่จะกว้างมาก นี่คือการนำข้อดีของอนาลอกมาใช้

3.4 ขั้นตอนหลังการสุ่มตัวอย่าง

เมื่อเราได้ทำการสุ่มตัวอย่างไปแล้ว ค่าที่ได้จะไม่ทำการแปลงเป็นสัญญาณดิจิตอลในทันที ทั้งนี้เนื่องจากค่าที่มาจาก การสุ่มตัวอย่างนั้นเป็นค่าที่มีระดับแตกต่างกันอย่างมากมาย ในทางปฏิบัติ เราจะไม่สามารถแปลงเป็นสัญญาณดิจิตอลได้มากขนาดนั้น จึงจำเป็นต้องแบ่งค่าที่ได้มาจากการสุ่มตัวอย่างออกเป็นกลุ่ม ๆ เราเรียกว่า ควอนไทซิ่ง (quantizing) ซึ่งการควอนไทซิ่งนี้จะเป็นการนำค่ามาจากการสุ่มตัวอย่างที่มีค่าใกล้เคียงกันมากอยู่ในกลุ่มเดียวกัน ต่อจากนั้นจะนำค่าตัวเลขมาใช้แทนกลุ่มสัญญาณดังกล่าว



รูปที่ 3.7 การควอนไทซิ่ง โดยใช้วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลคอนเวอร์เตอร์ เปลี่ยนแรงดันอนาลอกเป็นเลขฐานสองที่ระดับต่างๆ

การแบ่งกลุ่มสัญญาณจะมีลักษณะเป็นขั้นบันได ตามรูปที่ 3.7 โดยให้มีการเปลี่ยนแปลงของค่าที่ได้จากการสุ่มตัวอย่างอยู่ระหว่าง 0-4 โวลต์ และจัดเป็นกลุ่มได้ 4 กลุ่ม คือ ช่วงระดับ 0-1, 1-2, 2-3 และ 3-4 โวลต์ โดยให้สัญญาณที่อยู่ในระดับ 0-1 มีค่า 0.5 แทนกลุ่มนี้ และ 1.5 แทนกลุ่ม 1-2, ระดับ 2.5 แทนกลุ่ม 2-3 และระดับ 3.5 แทนกลุ่ม 3-4 ค่า 0.5, 1.5, 2.5 และ 3.5 จะนำไปใช้ใน ADC อีกครั้งเพื่อทำเป็นสัญญาณดิจิตอล

เนื่องจากวิธีการควอนไตซิ่งดังกล่าวมีโอกาสที่จะเกิดค่าคลาดเคลื่อนได้ อันเนื่องมาจากสัญญาณที่จะเกิดค่าคลาดเคลื่อนได้ อันเนื่องมาจากสัญญาณรบกวนที่เข้ามาในระบบทำให้ค่าที่ได้ในการจัดกลุ่มผิดไปจากความเป็นจริงได้ และเนื่องจากการควอนไตซิ่งนั้นประกอบจากวงจรดิจิทัลอิเล็กทรอนิกส์ ดังนั้นจึงเกิดความไม่แน่นอนของผลที่ได้อยู่บ้าง โดยความไม่แน่นอนเหล่านี้จะแสดงค่าบวก ลบ ของบิตสุดท้าย

เมื่อผ่าน ADC แล้ว นอกจากบิตสุดท้ายจะเป็นค่าของความไม่แน่นอนแล้ว บิตอื่น ๆ ก็ยังเป็นค่าผิดพลาดที่เกิดจากสัญญาณรบกวนได้ด้วยเหมือนกันแต่สัญญาณดิจิทัลที่ได้ส่วนใหญ่ก็ยังคงมีความเที่ยงตรงอยู่มาก

3.5 การเก็บข้อมูลของดิจิทัลสต่อเรจอสซิลโลสโคป

ความสามารถของดิจิทัลสต่อเรจอสซิลโลสโคป ที่สำคัญมากอย่างหนึ่งก็คือ ความสามารถในการเก็บข้อมูล ซึ่งสำหรับดิจิทัลสต่อเรจอสซิลโลสโคป แล้วหน่วยความจำที่สามารถรองรับข้อมูลได้นั้นก็มีมากมายเช่นเดียวกับบรรดาคอมพิวเตอร์ทั้งหลาย ดังนั้น จึงเป็นที่แน่นอนว่าหน่วยความจำที่ใช้ก็ย่อมมี 2 แบบ คือ RAM (Random Access Memory) และ ROM (Read Only Memory)

สำหรับ RAM สามารถเก็บข้อมูลที่เป็นปัจจุบันได้อยู่ตลอดเวลา ในขณะที่ ROM นั้นจะเป็นหน่วยความจำแบบถาวร ไม่สามารถบันทึกข้อมูลเพิ่มเติมได้ ส่วนมากจะใช้ในการแสดงคุณสมบัติอุปกรณ์หรือวงจรต่าง ๆ รวมทั้งการแก้ไขปัญหาในลักษณะต่าง ๆ กัน

การเก็บข้อมูลนั้นยังสามารถบันทึกลงบนแผ่นดิสเก็ตต์, เทปแม่เหล็ก หรือแม้แต่การพ่วงเข้ากับคอมพิวเตอร์เพื่อโอนถ่ายข้อมูลได้ด้วย

สำหรับการเก็บข้อมูลแบบ RAM นั้น โดยปกติจะมีทั้งแบบ CMOS, NMOS หรือแม้แต่ ECL (Emitter Coupled bipolar Logic) ซึ่งแบบต่าง ๆ เหล่านี้นั้นเป็นหน่วยความจำ RAM ซึ่งอยู่ภายในดิจิทัลสต่อเรจอสซิลโลสโคป และมีขนาดหน่วยความจำที่จำกัด สำหรับหน่วยความจำขนาดใหญ่และมีความยาวข้อมูลมาก ๆ นั้นก็ต้องมีการแก้ไขปรับปรุงให้ทันสมัยอยู่ตลอดเวลาด้วย และขนาดหน่วยความจำที่ดิจิทัลสต่อเรจอสซิลโลสโคป ใช้จะอยู่ในช่วง 4 k ถึง 32 k นอกจากนี้ในปัจจุบันยังมีหน่วยความจำแบบแผ่นการ์ด (RAM card) อีกด้วย

3.6 ปัญหาพื้นฐานของดิจิตอลสโตเรจออกซิลโลสโคป

ปัญหาที่มักจะเกิดขึ้นบ่อย ๆ กับอนาลอกสโคปและดิจิตอลสโคปแบบเก่า ๆ ก็คือ การสั่นไหวของภาพทางแนวนอน (horizontal jitter) อาการดังกล่าวจะทำให้ภาพที่ได้จากการวัดเกิดการพร่ามัว เนื่องจากมีการสั่นของภาพ และจะเกิดขึ้นกับรูปคลื่นชาชนี่ไปจนถึงรูปคลื่นพัลส์ด้วย เราจึงคำนวณให้มีค่าเป็น $\pm 1/2$ ของช่วงเวลาระหว่างการสุ่มตัวอย่าง

อย่างไรก็ดีปัญหานี้ก็อาจจะเกิดขึ้นได้อีกอันเนื่องมาจากสิ่งแวดล้อมภายนอก อย่างเช่นการที่สัญญาณอนาลอกที่ทำการวัดมีระดับแรงดันที่ไม่คงที่มีการเปลี่ยนแปลงตลอดเวลา ซึ่งแรงดันดังกล่าวจะเข้าไปเกี่ยวพันกับการทริกของสโคปโดยตรงด้วย สรุปแล้วถ้าทุกอย่างภายนอกเป็นปกติปัญหานี้ก็จะไม่เกิดขึ้นมาอีกอย่างแน่นอนสำหรับดิจิตอลสโตเรจออกซิลโลสโคป

3.7 ความละเอียดถูกต้องแม่นยำ

ความละเอียดและความถูกต้องแม่นยำเป็นสิ่งที่มีความสำคัญอย่างมาก ๆ สำหรับเครื่องวัดทุกชนิด DSO ก็เช่นเดียวกัน เมื่อพูดถึงความละเอียดทางด้านแนวตั้งย่อมนจะหมายถึง ความสามารถในการแยกแยะระหว่างสัญญาณซึ่งอยู่ติด ๆ กัน

โดยปกติแล้วความละเอียดทางด้านแนวตั้งของดิจิตอลสโตเรจออกซิลโลสโคปจะถูกกำหนดด้วยจำนวนเลขฐานสองที่เป็นเอาต์พุตของ ADC ตัวอย่างเช่น ADC ให้เอาต์พุตออกมา 8 บิตก็就会有ความละเอียดได้ถึง 256 (2^8) ตำแหน่ง หรือคิดเป็น 0.391% ($1/256$) เพื่อให้ชัดเจนยิ่งขึ้นนอกจากเราต้องรู้จำนวนบิตของ ADC แล้วเราจะต้องรู้อีกว่าถ้าเราตั้งค่าโวลต์ต่อช่องไว้ที่ค่าหนึ่งแล้วเราสามารถอ่านค่าความละเอียดออกมาเป็นเท่าไร ตัวอย่างเช่น ถ้าเราตั้งค่าโวลต์ต่อช่องไว้ที่ 50 mV/div เมื่ออ่านค่าเดิมน้ำจอซึ่งมี 8 ช่อง ก็จะสามารถอ่านค่าได้ทั้ง 400 mV และถ้า ADC ใช้ 8 บิต เราก็จะมีความละเอียดของแนวตั้งทั้งสิ้น 256 ตำแหน่ง ซึ่งแต่ละช่วงระหว่างตำแหน่งจะมีค่าเป็น

$$400 \times 10^{-3} / 256 = 1.5625 \text{ mV}$$

นั่นคือ 1 ตำแหน่งจะแทนเป็นระดับแรงดันได้ 1.5625 mV ในทำนองเดียวกันหาก ADC ให้เอาต์พุตออกมา 4 บิต ความละเอียดทางแนวตั้งก็จะได้ 16 ตำแหน่งและตั้งโวลต์ต่อช่องไว้ที่ค่าเดิมดังนั้นสำหรับ 1 ตำแหน่งก็จะมีค่าเป็น 25 mV ($0.4/16$)

ดังนั้นจำนวนบิตของ ADC และมาตราส่วนทางแนวตั้งที่ตั้งค่าไว้จะเป็นตัวกำหนดความสามารถในการแยกแยะรายละเอียดต่าง ๆ ของรูปคลื่น เมื่อรายละเอียดต่าง ๆ ของการแสดงผลมีความสมบูรณ์นั้นย่อมนหมายถึงความไปถึงว่าจะไม่มีเครื่องมือวัดที่จะมีความถูกต้องแม่นยำกว่า

ต่อไปเราจะมาพิจารณาถึงความละเอียดทางด้านแนวนอนกันบ้างสำหรับความละเอียดทางด้านแนวนอนนั้นเป็นค่าที่เกี่ยวข้องกับคาบเวลาที่ถูกเก็บไว้ในหน่วยความจำแบบดิจิทัล หากสัญญาณถูกเก็บไว้ในข้อมูล 1024 เวิร์ด ก็จะได้ค่าความละเอียดของด้านแนวนอนเป็น $1/1024$ หรือคิดเป็น 0.098%

เราลองมาเปรียบเทียบกันดูดีกว่าสำหรับหัวข้อนี้นั้นอนาลอกกับดิจิทัลเป็นอย่างไร ถ้าเป็นอนาลอกสโคปความละเอียดของภาพที่ได้จะขึ้นอยู่กับพื้นที่ผิวด้านหน้าจอ CRT และขนาดรูปร่างของลำอิเล็กตรอนที่ใช้ในการเขียน รวมไปถึงความสามารถในการทำงานของวงจรขยายสัญญาณทางแนวตั้งและแนวนอนซึ่งกลายเป็นปัจจัยอันหนึ่งที่กลายเป็นขีดจำกัดอย่างมากสำหรับ อนาลอกสโคปด้วย

แต่สำหรับดิจิทัลสโคปความละเอียดทางแนวตั้งจะขึ้นอยู่กับจำนวนบิตที่ ADC ใช้ และในเรื่องของความถูกต้องแม่นยำ อนาลอกจะคล้ายกับดิจิทัลในบางกรณี ซึ่งโดยปกติค่าความคลาดเคลื่อนทางแนวตั้งจะไม่เกิน $\pm 2-4\%$ และทางแนวนอนจะไม่เกิน $\pm 1-3\%$

อย่างไรก็ดีดิจิทัลสโคปมีข้อได้เปรียบเรื่องความถูกต้องแม่นยำเพิ่มขึ้นอีกเล็กน้อย คิวลักษณะของภาพที่เรียกว่า frozen ที่ปรากฏบนจอ CRT และโดยการใช้ตัวชี้ค่าที่เราเรียกกันว่า cursors ซึ่งมีการชี้ค่าได้แม่นยำมากทีเดียว สิ่งที่เราเสริมเข้ามานี้ทำให้ดิจิทัลสโคปสามารถลบจุดด้อยด้านความแม่นยำบางเรื่องลงไปได้มากทีเดียว

สำหรับเรื่องของฐานเวลานั้นดิจิทัลสโคปเรจออกสซิลโลสโคป จะไม่ใช่วงจรกำเนิดฐานเวลาแบบลิเนียร์สวีป (linear sweep) แต่จะใช้วงจรกำเนิดฐานเวลาแบบคริสตอลแทน เนื่องจากฐานเวลาที่ได้จากแบบคริสตอลจะมีค่าความคลาดเคลื่อนน้อยกว่า $\pm 0.01\%$


เมื่อมาถึงจุดนี้เราจะเห็นว่าความแม่นยำด้านแนวนอนจะเกี่ยวข้องกับสัญญาณนาฬิกา, ขนาดของหน่วยความจำ, และตัวชี้ค่า จะเห็นว่าความแม่นยำด้านแนวนอนจะต้องอาศัยองค์ประกอบเยอะมากทีเดียว ดังนั้นเพื่อให้เกิดค่าความแม่นยำด้านแนวนอนสูงสุดสำหรับดิจิทัลสโคปเรจออกสซิลโลสโคป เราจึงต้องทำการวัดสัญญาณนั้น ๆ ซ้ำ ๆ กันและต้องลดทอนค่าคลาดเคลื่อนที่เกิดจากการเลือกใช้ตัวชี้ค่าไม่เหมาะสมลงด้วย

3.8 สัญญาณชั่วขณะ (Transient capture)

สโคปแบบอนาลอกส่วนใหญ่ไม่สามารถแสดงสัญญาณชั่วขณะที่เกิดขึ้นได้ ในทางตรงข้ามสโคปแบบดิจิทัลถูกออกแบบเพื่อจับสัญญาณชั่วขณะ โดยมีโครงสร้างของดิจิทัลเซอร์ 3 แบบ

สำหรับทรานเซียนดิจิตาเซอร์ และ RIS (Random Interleaved Sampling) สามารถจับสัญญาณชั่วขณะและบันทึกข้อมูลรูปคลื่นปริทริกเกอร์(Pre-trigger) ได้ ในขณะที่แชนเปลิ่งดิจิตาเซอร์ไม่สามารถทำได้ ดิจิตาเซอร์ทั้ง 3 ชนิดสามารถบันทึกสัญญาณที่เกิดขึ้นซ้ำๆหลายครั้งได้


ในทรานเซียนดิจิตาเซอร์ มีอุปกรณ์แปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล (ADC) และหน่วยความจำรูปคลื่น อุปกรณ์เปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิตอลจะเปลี่ยนสัญญาณต่อเนื่องให้อยู่ในรูปตัวเลข และส่งสัญญาณที่สุ่มได้ไปยังหน่วยความจำแบบ circular addressing หลังจากใช้หน่วยความจำตำแหน่งสุดท้าย ระบบจะเขียนข้อมูลทับอันเดิม โดยเริ่มเขียนทับที่หน่วยความจำเริ่มต้น หลังจากทริกเกอร์ถูกผลิตขึ้น หน่วยความจำจะยังคงทำงานต่อไปโดยเป็นค่าที่ถูกเลือกใช้ของตัวอย่างโพสทริกเกอร์ หลังจากนั้นอุปกรณ์เปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิตอลจะหยุดป้อนข้อมูลสู่หน่วยความจำ ถ้าผู้ใช้เลือกใช้ข้อมูลปริทริกเกอร์ 100% แล้วอุปกรณ์เปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิตอลจะหยุดส่งข้อมูลทันทีที่ทริกเกอร์มาถึง ถ้าผู้ใช้เลือกโพสทริกเกอร์ 100 % ระบบจะเติมข้อมูลทุกแอดเดรสของหน่วยความจำมากกว่า 1 ครั้งแล้วหยุดหน่วยความจำจะมีข้อมูลรูปคลื่นที่เกิดขึ้นหลังทริกเกอร์




รูปที่ 3.8 บล็อกไดอะแกรมของ RIS ดิจิตาเซอร์

RIS ดิจิตาเซอร์ ประกอบด้วยทรานเซียนดิจิตาเซอร์ที่เพิ่มโหมดการสอแตก สำหรับทริกเกอร์แต่ละอัน RIS ดิจิตาเซอร์จะบันทึกจุดของจุดตัวอย่างรูปคลื่น จุดตัวอย่างในดิจิตาเซอร์มาจากการได้มาของการเพิ่มทริกเกอร์ เพื่อสร้างรายละเอียดของรูปร่างสัญญาณต้นกำเนิด เนื่องจากดิจิตาเซอร์ไม่มีทางรู้ได้ว่ามีสัญญาณทริกเกอร์แล้ว สัญญาณนาฬิกาและจุดทริกเกอร์จึงไม่สอดคล้องกัน ดังนั้นเวลาระหว่างทริกเกอร์และทุกๆสัญญาณนาฬิกาเปลี่ยนแปลงอย่างสุ่มจากรูปคลื่นที่ได้มา โครงสร้างของ RIS ใช้ TDC ในการวัดความสัมพันธ์และความแม่นยำของการได้มาของรูปคลื่น TDC มีการแก้ปัญหาเรื่องเวลามากกว่าการเว้นช่วงของเวลาของตัวอย่าง ดังนั้น RIS จะช่วยแสดงผล

ให้เห็นรายละเอียดที่ทรานเซียนดิจิไตเซอร์อย่างเดียวยกไป RIS สามารถเลือกการบันทึกปริทริกเกอร์เช่นเดียวกับทรานเซียนดิจิไตเซอร์



(A)




(B)


รูปที่ 3.9 ก. 199 MS/s ความกว้างพัลส์ 5 นาโนวินาที

ข. 5 GS/s ความกว้างพัลส์ 5 นาโนวินาที

ดิจิไตเซอร์การสุ่มตัวอย่าง (Sampling digitizer) ที่มีประสิทธิภาพประกอบด้วยส่วนหัวของการสุ่มตัวอย่าง, อุปกรณ์แปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล(ADC), หน่วยความจำรูปคลื่นและวงจรสัญญาณเวลา ส่วนหัวของการสุ่มตัวอย่างจะเก็บค่าศักดาไฟฟ้าและคงค่าไว้ ขณะที่อุปกรณ์แปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลทำการแปลงเป็นตัวเลข ดิจิไตเซอร์การสุ่มตัวอย่างจะได้ 1 ตัวอย่างต่อทริกเกอร์ สำหรับแต่ละทริกเกอร์ตามลำดับ วงจรสัญญาณเวลาจะหน่วงเวลาจากทริกเกอร์ถึงจุดตัวอย่าง เช่น สำหรับอัตราการสุ่ม 1 GS/s จุดตัวอย่างแรกจะอยู่ที่จุดทริกเกอร์ จุดที่ 2 หน่วงไป 1 นาโนวินาที จุดที่ 3 หน่วงไป 2 นาโนวินาที เนื่องจากจุดตัวอย่างถูกหน่วงจากจุดทริกเกอร์ ดังนั้นดิจิไตเซอร์การสุ่มตัวอย่างไม่สามารถบันทึกข้อมูลที่มีก่อนทริกเกอร์ได้



รูปที่ 3.10 บล็อกไดอะแกรมของดิจิไตเซอร์การสุ่มตัวอย่าง



รูปที่ 3.11 การลดทอนในแถบผ่าน

3.9 แบนวิดท์และอัตราการสุ่มตัวอย่าง (Bandwidth and Sample rate)

แบนวิดท์เป็นส่วนสำคัญที่ต้องระบุสำหรับดิจิตอลเซอร์เช่นเดียวกับสโคปแบบอนาลอก การขยายข้อมูลที่ป้อนเข้าของดิจิตอลเซอร์และการกรองเป็นตัวตัดสินกำหนดแบนวิดท์ ขอบสัญญาณพัลส์ที่เร็วและจุดยอดของรูปคลื่นที่ฉับพลัน ประกอบด้วยส่วนประกอบสัญญาณความถี่สูงเพื่อที่จะบันทึกยอดและขอบของสัญญาณได้ถูกต้องแม่นยำ ดิจิตอลเซอร์ต้องมีแบนวิดท์เพียงพอที่จะผ่านสัญญาณความถี่สูงที่มีการลดทอนต่ำ

ต้องมีแบนวิดท์เท่าใด เพื่อแสดงการขยายจุดยอดสัญญาณอย่างถูกต้องแม่นยำ แบนวิดท์ของดิจิตอลเซอร์ควรมีมากกว่าของแบนวิดท์ของสัญญาณ ดังนั้นสิ่งแรกที่ต้องพิจารณาแบนวิดท์ของสัญญาณ โดยการประเมินค่าเวลาที่เพิ่มขึ้นเร็วกว่า สมมติผลตอบสนองต่อระบบมีโพลเดียวแบนวิดท์ของสัญญาณจะเป็นดังนี้

3.9.1 แบนวิดธ์ของสัญญาณ 0.35/(10%-90% rise time)

แบนวิดธ์ของดิจิตาไลเซอร์แสดงความถี่ซึ่งถูกลดทอนลง 3 เดซิเบล การลดทอนนี้เกิดขึ้นอย่างค่อยเป็นค่อยไป เริ่มจากความถี่ต่ำกว่า ดังนั้นต้องเลือกดิจิตาไลเซอร์ซึ่งมีแบนวิดธ์สูงกว่าของสัญญาณ ผลกระทบต่ออัตราการสุ่มตัวอย่างของแบนวิดธ์ที่ใช้


อัตราการสุ่มตัวอย่างของดิจิตาไลเซอร์สามารถลดแบนวิดธ์ที่ใช้ เพื่อให้แน่ใจว่าการสุ่มตัวอย่างที่ใช้เพียงพอ เราได้รับมา 4 ตัวอย่างต่อรอบกับการแทรก $\sin x / x$ หรือ 10 ตัวอย่างต่อรอบกับการแทรกเส้นตรง ถ้าเป็นสัญญาณทรานเซียนพิจารณารายละเอียดอัตราการสุ่มตัวอย่าง ซึ่งเกิดชอท (Single Shot) ถ้าเกิดซ้ำๆหลายครั้งสามารถใช้อัตราการสุ่มที่เท่าๆกันอย่างรวดเร็ว

ดิจิตาไลเซอร์ในอุดมคติที่ไม่มีสัญญาณรบกวนและให้สัญญาณจำกัด หลักการไนควิสต์ (Nyquist Theorem) ต้องได้อย่างน้อย 2 ตัวอย่างต่อแต่ละลูกคลื่น อาจกล่าวอีกอย่างได้ว่าความถี่ข้อมูลป้อนเข้าที่สูงที่สุดห้ามเกินครึ่งหนึ่งของอัตราการสุ่มตัวอย่าง ขั้นตอนการสอดแทรก $\sin x/x$ สามารถจำลองสัญญาณข้อมูลป้อนเข้าในดิจิตาไลเซอร์อย่างแม่นยำถูกต้องเหมาะสม ขั้นตอน $\sin x/x$ เหมาะกับส่วนโค้งระหว่างจุดตัวอย่างเพื่อแสดงรูปคลื่นที่เรียบ มีข้อเสียการสอดแทรก $\sin x/x$ สามารถขยายสัญญาณรบกวน เนื่องจากสัญญาณรบกวนมีอยู่ในสัญญาณจริงและในดิจิตาไลเซอร์ ดังนั้น $\sin x / x$ ควรจะใช้อย่างระมัดระวัง โดยเฉพาะการสุ่มตัวอย่างเพียง 2 ตัวอย่างต่อลูกคลื่น

ขั้นตอน $\sin x / x$ จะสร้างโอเวอร์ชูทและพรีชูทบนขอบที่ไม่เป็นที่ต้องการด้วย ดังนั้นจึงต้องการตัวอย่างข้อมูลอย่างน้อย 2 อันบนขอบของสัญญาณ ผู้ใช้สามารถตรวจสอบจุดข้อมูลดิบที่ได้มาในสโคปโดยใช้แสดง $\sin x / x$

สำหรับการแทนรูปคลื่นที่แม่นยำกว่า ดิจิตาไลเซอร์ควรบันทึกลงอย่างน้อย 4 จุดตัวอย่างต่อลูกคลื่นของส่วนประกอบของคลื่นไซน์ที่มีความถี่สูงสุด จุดตัวอย่างที่เพิ่มเติมเพิ่มอัตราส่วนของสัญญาณต่อสัญญาณรบกวน สำหรับการสอดแทรก $\sin x / x$

การสอดแทรกเส้นตรงสามารถแสดงรูปคลื่นที่ถูกต้องแม่นยำโดยปราศจากการขยายสัญญาณรบกวน เพื่อผลที่ดีจะต้องการอย่างน้อย 10 ตัวอย่างต่อลูกคลื่น




รูปที่ 3.12 สัญญาณชานที่มี 25 ตัวอย่างต่อลูกคลื่นและการสอดแทรกแบบเส้นตรง


3.10 ประโยชน์ของหน่วยความจำที่ยาวในดิจิตอลสโตเรจออกซิไลสโคป

การเพิ่มความยาวของหน่วยความจำใน DSO นำมาซึ่งข้อได้เปรียบหลายอย่าง

1. ไม่สูญเสียข้อมูลของรูปคลื่น เนื่องจากอัตราการสุ่มลูกคลื่นที่มีประสิทธิภาพสูง
2. จับสัญญาณกลิทช์ได้โดยไม่ทำให้รูปคลื่นผิดรูปหรือบิดเบือนไป
3. ความละเอียดเรื่องความถี่และเวลาที่ดีกว่า
4. การจับที่เชื่อถือได้ของเหตุการณ์ซึ่งไม่สามารถทำนายได้ในเวลานั้น
5. ไม่เสียเวลาระหว่างเหตุการณ์แต่ละเหตุการณ์ที่ได้รับ



รูปที่ 3.13



รูปที่ 3.14

3.10.1 การเก็บรายละเอียด

รูปที่ 3.13 และ 3.14 แสดงรูปคลื่นเดียวกันโดยสโคปที่ต่างกัน อันแรกมีหน่วยความจำ 2.5 M และอันที่สอง 50 k การตัดสินใจที่ดีกว่าของสโคปที่มีหน่วยความจำมากกว่าสามารถเห็นได้จากการเปรียบเทียบส่วนขยายของรูปคลื่นในรูปที่ 3.13 กับการขยายในรูปที่ 3.14 ของสโคปที่มีหน่วยความจำน้อยกว่า สโคปที่มีหน่วยความจำมากกว่าจะแสดงรูปคลื่นที่ไม่บิดเบือน โดยตัวอย่างที่ชัดเจน

จากตัวอย่างแสดงให้เห็นผลของความยาวที่บันทึกบนอัตราการสุ่มตัวอย่าง สโคปทั้งสองแสดง 50msec ของข้อมูล ดังนั้น 50 k สโคปจะมีความเร็ว 1 MS/s และ 2.5 M สโคปจะมีความเร็ว 50 MS/s

ดังนั้นอัตราการสุ่มตัวอย่างเป็นหน้าที่โดยตรงของความยาวของหน่วยความจำ(จะเป็นจริงถึงขีดจำกัดของอัตราการสุ่มตัวอย่างสูงสุดของสโคป) ดังนั้นหน่วยความจำที่ยาวกว่าจะรักษาแบนวิดท์ไว้มากกว่าการตั้งเวลาต่อช่วง โดยปราศจากอะไรที่ครึ่งๆกลางๆกับอัตราการสุ่มตัวอย่างที่ต่ำกว่า ถ้าสโคป 2 อันมีความสามารถอัตราการสุ่มตัวอย่างเหมือนกัน สำหรับรูปคลื่นสั้นๆ ดิจิตอลสตอเรจออสซิลอสโคปที่มีหน่วยความจำยาวกว่าสามารถเก็บข้อมูลรูปคลื่นได้มากกว่าและให้แบนวิดท์มากกว่าสำหรับสัญญาณที่ยาวกว่า

3.10.2 การจับสัญญาณกัลติทวาร

สโคปแสดงข้อมูลโดยวิธีที่ต่างกัน บางอันแสดงเฉพาะส่วนเล็กๆของหน่วยความจำบนจอ หรือเลื่อนตำแหน่งบนจอเพื่อแสดงข้อมูลที่เหลือ การแสดงจุดที่วัดทั้งหมดบนจอโดยวิธีที่รูปคลื่นที่สามารถแสดงร่วมกัน นี่เป็นการใช้วิธีทำให้รวมกันและรับรองกัลติท การแสดงเป็นส่วนน้อย $1/8000000$ ของรูปคลื่นที่แสดงจะถูกจับอย่างแม่นยำสม่ำเสมอ และแสดงผลเปรียบเทียบกับสโคป ซึ่งเชื่อใจได้ในการค้นพบจุดยอดเพื่อจับกัลติท ข้อมูลการค้นพบจุดยอดอาจจะมีประโยชน์ในการพิจารณา แต่มันจะให้ผลที่ไม่แน่นอน เพราะตลอดเวลาข้อมูลจะมีการเบี่ยง

ดิจิตอลสตอเรจออสซิลอสโคปบางอันจะมีส่วนสำหรับการค้นหาจุดยอดซึ่งอุปกรณ์แปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล จะมีอัตราการสุ่มตัวอย่างเฉพาะจุดสูงสุดและต่ำสุดของค่าสัญญาณ และจะถูกนำไปเก็บไว้ในหน่วยความจำ เราไม่สามารถรู้เวลาที่จุดยอด

3.10.3 การแก้ปัญหาเรื่องความถี่และเวลา

เปรียบเทียบสโคปในรูป 3.13 และ 3.14 สโคปอันแรกจะมีจุดตามแนวขวางมากกว่า 50 ครั้ง นั่นคือมีแฟคเตอร์ 50 : 1 การแก้ปัญหาทางแกน X ที่ดีจะปรับปรุงความแม่นยำถูกต้องของการวัดความสัมพันธ์ที่เวลาขณะใดๆ และผลนี้ก็จะช่วยปรับปรุงการแสดงผลทางด้านความถี่ด้วย เพราะว่าจำนวนของจุดที่แสดงตามแบบ FFT จะเท่ากับจำนวนจุดที่บันทึกต้นแบบ


3.10.4 ความเชื่อถือได้ในการจับสัญญาณที่ไม่สามารถทำนายได้

เหตุการณ์ที่เกิดขึ้นบางเหตุการณ์อาจไม่สามารถทำนายได้ซึ่งเป็นการยากที่จะทริกเกอร์ได้ วิธีที่ง่ายคือใช้สโคปที่มีหน่วยความจำยาว ขบวนการพัลส์จะถูกจับและขยาย มีการทำความเข้าใจกับความผิดพลาดที่เกิดและได้ใช้สมาร์ททริกเกอร์กับเหตุการณ์เฉพาะที่เกิดขึ้นนี้


3.10.5 ไม่มีการสูญเสียเวลาระหว่างการรับข้อมูล

ช่วงเวลาระหว่างการได้มาจะมีช่วงเวลาที่แน่นอน ระหว่างช่วงเวลานี้สโคปมีหลายขบวนการที่แสดงเป็นปกติ เวลานี้ทำให้เกิดปัญหาเมื่อได้รับเหตุการณ์ต่อเนื่องเข้ามา จากตัวอย่างเป็นสัญญาณเบิร์สต่อเนื่องตามรูปที่ 3.15 เพื่อความแม่นยำในการแสดงผลที่ต้องการอัตราการสุ่มตัวอย่างสัญญาณสูงสัมพันธ์กับช่วงระยะเวลา

รูปที่ 3.16 แสดงสัญญาณที่มีช่วงเวลาระหว่างสัญญาณเบิร์สที่ยาวกว่า ซึ่งจะใช้วิธีแบ่งหน่วยความจำออกเป็นส่วนย่อยๆ ทำให้สามารถลดเวลาเหลือน้อยกว่า 100 ไมโครวินาที ดังนั้นสัญญาณเบิร์สที่แสดงถูกเก็บเป็น 50 ส่วนๆละ 1 กิโลไบต์



รูปที่ 3.15



รูปที่ 3.16

บทที่ 4

การวิเคราะห์สเปกตรัมของสัญญาณ (Spectrum Analysis)

4.1 การวิเคราะห์สเปกตรัมของสัญญาณ (Spectrum Analysis)

การแปลงข้อมูลของออสซิลโลสโคปในฐานเวลา (แอมพลิจูด-เวลา) ให้อยู่ในฐานความถี่ (แอมพลิจูด-ความถี่) หรือการวิเคราะห์สเปกตรัมของสัญญาณ ทำได้โดยใช้การแปลงฟูเรียร์แบบไม่ต่อเนื่อง (Discrete Fourier Transform :DFT) ข้อมูลที่นำมาทำการแปลงได้จากการสุ่มตัวอย่างสัญญาณที่อยู่ในฐานเวลาสมการแปลงฟูเรียร์ มีดังนี้

$$X(k) = \frac{1}{N} \sum_{n=0}^{N-1} x(n) W_N^{nk} \quad \dots(4.1)$$

$$x(n) = \text{สัญญาณ โดเมนเวลา}$$

$$X(k) = \text{สัญญาณใน โดเมนความถี่}$$

$$W_N^{nk} = \exp(-j2\pi nk/N)$$

$$k = 0, 1, 2, \dots, N-1$$

$$N = \text{จำนวนข้อมูลทั้งหมดใน โดเมนเวลา}$$

จากสมการที่ 4.1 จะเห็นได้ว่าเป็นส่วนจริงและส่วนจินตภาพ

$$X(k) = \frac{1}{N} \sum_{n=0}^{N-1} x(n) \cos \frac{(2\pi nk)}{N} - j \frac{1}{N} \sum_{n=0}^{N-1} x(n) \sin \frac{(2\pi nk)}{N} \quad \dots(4.2)$$

กราฟที่แสดงสเปกตรัมของสัญญาณจะเป็นขนาดของจำนวนเชิงซ้อน $X(k)$

เนื่องจากการแปลงฟูเรียร์แบบไม่ต่อเนื่อง มีข้อเสียคือ จะต้องทำการบวกและการคูณหลายครั้งเพื่อให้ได้คำตอบ ทำให้เสียเวลาในการคำนวณหามาก เราจึงใช้การแปลงฟูเรียร์แบบเร็ว (Fast Fourier Transform : FFT) ซึ่งจะช่วยลดเวลาในการคำนวณให้น้อยลง เพราะลดจำนวนครั้งของการคูณ

การแปลงฟูเรียร์แบบเร็ว เริ่มจากสมการการแปลงฟูเรียร์แบบไม่ต่อเนื่อง โดยทำการแบ่งข้อมูลออกเป็น 2 ชุด โดยเป็นชุดข้อมูลลำดับคู่และชุดข้อมูลลำดับคี่ จะได้ข้อมูลมีความยาวชุดละ $\frac{N}{2}$

$$X(k) = \frac{1}{N} \sum_{m=0}^{\frac{N}{2}-1} x(2m) W_N^{2mk} + \frac{1}{N} \sum_{m=0}^{\frac{N}{2}-1} x(2m+1) W_N^{(2m+1)k} \quad \dots(4.3)$$

กำหนดให้ x_E และ x_O เป็นส่วนประกอบคู่และคี่ตามลำดับจะได้ $x_E(m) = x(2m)$ และ $x_O(m) = x(2m+1)$ เมื่อ $m=0,1,2,\dots,(\frac{N}{2}-1)$

$$X(k) = \sum_{m=0}^{\frac{N}{2}-1} x_E(m) W_{\frac{N}{2}}^{mk} + \sum_{m=0}^{\frac{N}{2}-1} x_O(m) W_{\frac{N}{2}}^{mk} \quad \dots(4.4)$$

โดย $W_N^{2n} = W_{\frac{N}{2}}^n$

สมการทั่วไปอยู่ในรูป

$$X(k) = X_1(k) + W_N^k X_2(k) \quad \dots(4.5)$$

$$\begin{aligned} X(k + \frac{N}{2}) &= X_1(k) + W_N^{k+\frac{N}{2}} X_2(k) \\ &= X_1(k) - W_N^k X_2(k) \end{aligned}$$

โดย $W_N^{k+\frac{N}{2}} = -W_N^k$ และ $W_{\frac{N}{2}}^{m(k+\frac{N}{2})} = W_{\frac{N}{2}}^{mk}$

$X_1(k)$ และ $X_2(k)$ แทนการแปลงฟูเรียร์แบบไม่ต่อเนื่องขนาด $N/2$ จุดของลำดับ $x_E(m)$ และ $x_O(m)$ ตามลำดับ สมการที่ 4.1 และ 4.2 แสดงให้เห็นว่าการคำนวณกสณแปลงฟูเรียร์แบบไม่ต่อเนื่อง ขนาด N จุดสามารถแบ่งคำนวณย่อยออกเป็นการคำนวณการแปลงฟูเรียร์แบบไม่ต่อเนื่องขนาด $N/2$ จุด สองอันดับได้ และจากการแปลงฟูเรียร์แบบไม่ต่อเนื่องขนาด $N/2$ จุด เราทำการแบ่งข้อมูลของแต่ละชุดเป็นข้อมูลขนาด $N/4$ จุด สองชุดลำดับ จะได้

$$X_1(k) = \sum_{m=0}^{\frac{N}{4}-1} x_{11}(2m) W_{\frac{N}{2}}^{2mk} + \sum_{m=0}^{\frac{N}{4}-1} x_{11}(2m+1) W_{\frac{N}{2}}^{(2m+1)k} \quad \dots(4.6)$$

$$X_1(k) = \sum_{m=0}^{\frac{N}{4}-1} x_{11}(m) W_{\frac{N}{4}}^{2mk} + \sum_{m=0}^{\frac{N}{4}-1} x_{12}(m) W_{\frac{N}{4}}^{(2m+1)k} \quad \dots(4.7)$$

$$X_{11}(m) = X_1(2m)$$

$$X_{12}(m) = X_1(2m+1)$$

$$m = 0, 1, 2, \dots, \frac{N}{4} - 1$$

สามารถเขียนรูปทั่วไปสำหรับข้อมูลขนาด $N/4$ จุด

$$X_1(k) = X_{11}(k) + W_N^{2k} X_{12}(k)$$

$$X_1(k + \frac{N}{4}) = X_{11}(k) - W_N^{2k} X_{12}(k)$$

และ

$$X_2(k) = X_{21}(k) + W_N^{2k} X_{22}(k)$$

$$X_2(k) = X_{21}(k) + W_N^{2k} X_{22}(k)$$

โดยอาศัยหลักการเดียวกัน เราแบ่งทอนลำดับ $X_E(m)$ และ $X_O(m)$ ออกเป็นลำดับคู่และคี่ลงไปอีกตามลำดับ จนในที่สุดเหลือเป็นลำดับขนาด 2 จุด กล่าวคือการคำนวณ การแปลงฟูเรียร์แบบไม่ต่อเนื่องขนาด N จุด ทำได้โดยการคำนวณการแปลงฟูเรียร์แบบไม่ต่อเนื่องขนาด 2 จุด จำนวน $N/2$ ภาค

W_N^k ในสมการมีชื่อเรียกว่า ตัวประกอบหมุน (twiddle factor) เป็นส่วนสำคัญที่ทำให้การแปลงฟูเรียร์แบบไม่ต่อเนื่องขนาด $N/2$ จุด นำมารวมเข้าเป็น DFT ขนาด N จุดได้เหมือนเดิม

ตัวอย่าง ชุดข้อมูลจำนวน 8 ข้อมูล ($N=8$)

$$x(0) \quad x(1) \quad x(2) \quad x(3) \quad x(4) \quad x(5) \quad x(6) \quad x(7)$$

ทำการแบ่งข้อมูลออกเป็นชุดข้อมูลลำดับคู่และชุดข้อมูลลำดับคี่จะได้

$$\text{ชุดข้อมูลลำดับคู่} \quad x(0) \quad x(2) \quad x(4) \quad x(6)$$

$$\text{ชุดข้อมูลลำดับคี่} \quad x(1) \quad x(3) \quad x(5) \quad x(7)$$

แต่ละชุดจะมีจำนวนข้อมูล 4 ข้อมูล ($N/2$ ข้อมูล) โดยหลักการเดียวกันทำการแบ่งข้อมูลแต่ละชุดออกเป็นลำดับข้อมูล 2 ชุด


ชุดข้อมูลลำดับคู่คู่	$x(0)$	$x(4)$
ชุดข้อมูลลำดับคู่คี่	$x(2)$	$x(6)$
ชุดข้อมูลลำดับคี่คู่	$x(1)$	$x(5)$
ชุดข้อมูลลำดับคี่คี่	$x(3)$	$x(7)$

จะได้ลำดับข้อมูลใหม่ $x(0) x(4) x(2) x(6) x(1) x(5) x(3) x(7)$

เมื่อทำการแยกลำดับคู่ลำดับคี่ จนได้ข้อมูล 2 ชุด จำนวน $N/2$ ภาค นำไปเขียนแผนภาพการคำนวณเป็นขั้นตอนเรียกว่า แผนภาพผีเสื้อ (Butterfly Patterns)

จากรูปที่ 4.1 มีข้อสังเกตคือลำดับข้อมูล $x(n)$ ไม่ได้ถูกเรียงลำดับอย่างต่อเนื่องหรือตามลำดับแต่ได้ถูกสลับตำแหน่งอย่างมีหลักเกณฑ์ คือการสลับตำแหน่งกันนี้จะเป็นไปตามวิธีการที่เรียกว่าการผันกลับบิต โดยเราทำการแทนเลขลำดับ n ของลำดับ $x(n)$ จากเลขฐาน 10 เป็นในรูปของเลขฐาน 2 โดยให้มีจำนวนบิตเท่ากับจำนวนบิตของการแปลงลำดับ n ที่มากที่สุด เช่น จำนวนข้อมูล 8 ข้อมูลดังนั้น $n = 0, 1, \dots, 7$ $n=7$ จะเป็นลำดับที่มากที่สุดทำการแปลงให้เป็นฐานสองได้ 111 มี 3 บิต จากนั้นทำการผันกลับบิตที่มีนัยสำคัญต่ำ เป็นนัยสำคัญสูง เช่น $(100) \rightarrow (001)$


Bit reversed



รูปที่ 4.1 กราฟการไหล FFT ของจุดตัวอย่าง 16 จุด

ระบบตัวเลข	ลำดับข้อมูล	การผันกลับบิต
ฐานสอง	$2^L \ 2^{L-1} \dots 2^3 \ 2^2 \ 2^1 \ 2^0$ $B_L \ B_{L-1} \dots B_3 \ B_2 \ B_1 \ B_0$	$2^L \ 2^{L-1} \ 2^{L-2} \ 2^{L-3} \dots 2^1 \ 2^0$ $B_0 \ B_1 \ B_2 \ B_3 \dots B_{L-1} \ B_L$
ฐานสิบ	$\sum_{r=0}^L B_r 2^r$	$\sum_{r=0}^L B_r 2^{L-r}$

ตารางที่ 4.1 การผันกลับบิต



รูปที่ 4.2 การผันกลับบิต


เงื่อนไขอันดับหนึ่งของการแปลงฟูเรียร์แบบเร็วก็คือจำนวนข้อมูลที่นำมาคำนวณต้องมีจำนวนเป็นทวีคูณของ 2 หากข้อมูลไม่เป็นจำนวนทวีคูณของสอง จะทำการเติมศูนย์ต่อท้ายข้อมูล เช่นข้อมูลมี 1000 จำนวน จะต้องเติมศูนย์อีก 24 จำนวน จะได้จำนวนข้อมูลเป็น $1024 = 2^{10}$

4.2 การใช้วินโดว์



ผลตอบสนองความถี่ จากการแปลง DFT จะเกิดผลความผิดเพี้ยนจากการเลือกช่วงความถี่, การเกิดโหลบข้าง, สกอลลอปลิงลอส (Scalloping loss) และแบนวิธของสัญญาณรบกวนเสมือน (equivalent noise bandwidth) ซึ่งเป็นคุณสมบัติภายในของการแปลงฟูรีเยร์แบบไม่ต่อเนื่อง วิธีการปรับปรุงจะทำโดยการใช้วินโดว์ คือการถ่วงน้ำหนักข้อมูลก่อนนำมาแปลงฟูรีเยร์แบบเร็ว ตามสมการ

$$Y(k) = \frac{1}{N} \sum_{n=0}^{N-1} a(n)x(n)W_N^{nk} \quad \dots(4.8)$$

การแปลงฟูรีเยร์แบบไม่ต่อเนื่องที่ไม่ได้ทำการถ่วงน้ำหนักคือให้ค่า $a(n) = 1$ ซึ่งเราเรียกว่า ฟังก์ชันถ่วงน้ำหนักสี่เหลี่ยม (Rectangular Weighting function)



รูปที่ 4.3 การเกิด โหลบข้าง



รูปที่ 4.4 แสดงฟังก์ชันถ่วงน้ำหนักหรือวินโดว์ของ FFT

ฟังก์ชันถ่วงน้ำหนักสี่เหลี่ยม เราสุ่มสัญญาณขาเข้า ไปคูณด้วยฟังก์ชันถ่วงน้ำหนักสี่เหลี่ยม เพื่อจำกัดจำนวนของจุดสุ่มเพื่อให้เหลือเท่ากับ N ในที่นี้การตัดทอนของโดเมนเวลา (Time domain) ก็คือ การถ่วงน้ำหนักของข้อมูลโดยการคูณด้วยฟังก์ชันสี่เหลี่ยมเรารู้ว่าฟังก์ชัน โดเมนความถี่ (frequency domain) ของฟังก์ชันสี่เหลี่ยมคือฟังก์ชัน $\sin(f)/f$ ดังนั้นการแปลงเป็นโดเมนความถี่ของฟังก์ชันเวลาที่ตัดทอนแล้วจึงเป็นการทำคอนโวลูชัน (Convolution) ของฟังก์ชันสี่เหลี่ยม ทำให้ผลที่ได้มีองค์ประกอบของความถี่เพิ่มขึ้นมาคือ โอลบข้าง (side lobe) ของฟังก์ชันสี่เหลี่ยมองค์ประกอบที่เพิ่มขึ้นมานี้เรียกว่าส่วนรั่วไหล (leakage) ทำให้อิมพัลส์ของความถี่ของฟังก์ชันรั่วออกไปที่ลอนข้างของฟังก์ชัน $\sin(f)/f$

เพื่อลดผลจากการรั่วไหลเราจำเป็นต้องใช้วิธีการตัดทอนโดเมนเวลาหรือฟังก์ชันถ่วงน้ำหนักที่มีลักษณะข้างในโดเมนความถี่เล็กกว่าฟังก์ชันสี่เหลี่ยม ลอนข้างที่เล็กกว่านี้ทำให้การรั่วไหลของผลลัพธ์การแปลงฟูเรียร์แบบเร็วมีค่าน้อยลง

ฟังก์ชันที่นำมาถ่วงน้ำหนักจะต้องมีคุณสมบัติ คือ

1. ให้โอบหลักของผลตอบสนองความถี่แคบ แต่ภายในโอบหลักสามารถครอบคลุมพลังของสัญญาณทั้งหมดของโอบหลักไว้ให้มากที่สุด
2. ให้ผลตอบสนองความถี่ของวินโดว์มีค่าขนาดของโอบข้างน้อย และมีขนาดลดลงอย่างรวดเร็วเมื่อมีความถี่สูงขึ้น

ฟังก์ชันถ่วงน้ำหนักหรือวินโดว์ที่ใช้คือ

1. วินโดว์แบบฮานมีสมการคือ

$$\begin{aligned} a(n) &= 0.5 + 0.5\cos(2\pi n/N-1) && \text{เมื่อ } |n| \leq (N-1)/2 \\ &= 0 && \text{เมื่อ } n \text{ กรณีอื่น} \end{aligned}$$

2. วินโดว์แบบแฮมมิงมีสมการคือ

$$\begin{aligned} a(n) &= 0.54 + 0.46\cos(2\pi n/N-1) && \text{เมื่อ } |n| \leq (N-1)/2 \\ &= 0 && \text{เมื่อ } n \text{ กรณีอื่น} \end{aligned}$$

3. วินโดว์แบบแบล็กแมนมีสมการคือ


$$\begin{aligned} a(n) &= 0.42 + 0.5\cos(2\pi n/(N-1)) + 0.8\cos(4\pi n/(N-1)) && \text{เมื่อ } |n| \leq (N-1)/2 \\ &= 0 && \text{เมื่อ } n \text{ กรณีอื่น} \end{aligned}$$

4.3 กราฟการแปลงฟูรีเยร์แบบเร็ว

ผลลัพธ์ จากการแปลงฟูรีเยร์แบบเร็วแต่ละความถี่จะมีระยะห่าง $f_0 = 1/NT$ ดังนั้นจุดศูนย์กลางในโดเมนจึงมีค่าตั้งแต่ $0/NT, 1/NT, 2/NT, \dots, (N/2)/NT$ สำหรับด้านความถี่ด้านความถี่บวก ระยะห่างของความถี่ $f_0 = 1/NT$ เป็นเทอมที่แสดงความละเอียดของการแปลงฟูรีเยร์แบบเร็วซึ่งเราอาจลดระยะห่างของแต่ละความถี่ได้โดยการเพิ่มจำนวนข้อมูล N ถ้าค่าของ N เพิ่มขึ้นเป็นสองเท่าระยะห่างของความถี่ก็จะลดลงสองเท่าเช่นกัน

บทที่ 5


หลักการออกแบบวงจร



รูปที่ 5.1 แสดงบล็อกโคโอดะแกรมของดิจิทัลอสซิลโลสโคป

5.1 ภาคเอซี/ดีซี คัปปลิ่ง (AC/DC Coupling)

ภาคแรกที่สัญญาณอินพุตเข้ามาจะผ่านส่วนการเลือกเอซี/ดีซี คัปปลิ่ง (AC/DC Coupling) เมื่อเลือกดีซี คัปปลิ่ง (DC Coupling) องค์กรประกอบกระแสตรงและองค์กรประกอบกระแสสลับที่เข้ามาจะผ่านเข้าสู่วงจรลดทอนสัญญาณได้โดยตรง เมื่อเลือกเอซีคัปปลิ่ง (AC Coupling) เฉพาะองค์กรประกอบกระแสสลับเท่านั้นที่ผ่านเข้าสู่วงจรลดทอนสัญญาณ ดังรูปที่ 5.2 ซึ่งถูกเลือกด้วย รีเลย์ 1




รูปที่ 5.2 แสดงวงจรเอซี/ดีซีคัปปลิ่งและวงจรลดทอนสัญญาณ

5.2 ภาควงจรลดทอนสัญญาณ (ATTENUATOR)

สัญญาณที่เข้ามามีขนาดแตกต่างกัน จึงต้องมีการปรับระดับสัญญาณให้เหมาะสมก่อนที่จะไปยังภาคอื่นต่อไป จะมีการลดทอนสัญญาณโดยใช้หลักการแบ่งแรงดัน(Voltage Divider) และเนื่องจากสัญญาณที่จะวัดมีแถบความถี่(Bandwidth) กว้าง ดังนั้นการลดทอนสัญญาณอินพุตจะต้องเป็นอิสระต่อความถี่ ซึ่งต้องใช้วงจรลดทอนแบบชดเชยความถี่(Compensated Attenuator) ซึ่งเป็นวงจรเอาซีโวลต์เตจดีไวเดอร์(RC Voltage Divider) ในวงจรมีการลดทอนทั้งหมด 3 ระดับ คือ 1:1 , 1:10 และ 1:100 ซึ่งถูกเลือกด้วยรีเลย์2 และรีเลย์3 ดังแสดงในรูปที่ 5.2

5.3 ภาควงจรบัฟเฟอร์ (BUFFER)


หลังจากที่สัญญาณผ่านการลดทอนสัญญาณมาแล้วจะผ่านวงจรับัฟเฟอร์ เพื่อเป็นการส่งผ่านสัญญาณจากภาควงจรลดทอนซึ่งมีเอาต์พุตอิมพีแดนซ์สูงไปยังภาควงจรขยาย โดยใช้ เจเฟท 2 ตัว เจเฟทตัวที่ 2 (T2) ทำหน้าที่เป็นแหล่งจ่ายกระแสคงที่ และ R7 กับ C5 มีไว้เพื่อป้องกันเจเฟทจากสัญญาณอินพุทกระแสตรงที่มีค่าสูง



รูปที่ 5.3 แสดงวงจรับัฟเฟอร์

5.4 ภาควงจรขยายสัญญาณแนวตั้ง (VERTICAL AMPLIFIER)

การขยายสัญญาณจะมีการขยายสัญญาณทั้งหมด 3 ระดับ คือ คูณ4 คูณ10 และคูณ20 โดยใช้วงจรถ่ายขยายสัญญาณไม่กลับเฟส (Non-Inverting Amplifier) ในการเลือกอัตราขยายนั้นจะใช้ ไอซีเบอร์ MAX313 ซึ่งเป็นอนาล็อกสวิตช์ ในการเลือกค่าความต้านทานตามอัตราขยายที่ต้องการจากการลดทอนและการขยายสัญญาณแนวตั้งจะได้ V/DIV ตามตาราง 5.1




รูปที่ 5.4 แสดงวงจรขยายสัญญาณแนวตั้ง

VOLTS/DIV	การลดทอนสัญญาณ	อัตราขยาย
10 mV	1	20
20 mV	1	10
50 mV	1	4
100 mV	10	20
200 mV	10	10
500 mV	10	4
1 V	100	20
2 V	100	10
5 V	100	4

ตารางที่ 5.1 การลดทอนและการขยายสัญญาณแนวตั้ง

5.5 ภาควงจรปรับระดับสัญญาณกระแสตรง (DC ADJUST)




รูปที่ 5.5 แสดงวงจรปรับแรงดันกระแสตรง

การปรับระดับสัญญาณ ใช้วงจรรวมสัญญาณแบบไม่กลับเฟส (Non-Inverting Summing Amplifier) ซึ่งมีอินพุต 3 ชนิด คือ 1. สัญญาณที่มาจากภาควงจรสัญญาณแนวตั้ง 2. แรงดันกระแสตรงขนาด 1.7 โวลต์ 3. แรงดันกระแสตรงที่มาจากดีทิวเอ (D/A Converter) ใช้ในการปรับระดับสัญญาณแรงดันกระแสตรงในแนวตั้ง (Y-Position) จากซอฟต์แวร์ เาต์พุตที่ออกจากออปแอมป์จะเข้าสู่ทรานซิสเตอร์แบบพีเอ็นพี ซึ่งมี 2 หน้าที่คือ

1. ป้องกันไม่ให้สัญญาณที่มีขนาดต่ำกว่า 0 โวลต์ หรือมากกว่า 5 โวลต์ ไหลผ่านโดยใช้ไดโอด(D4) ในการลิมิตแรงดันช่วงลบ
2. ขยับระดับแรงดันกระแสตรงขึ้นไปอีกประมาณ 0.7 โวลต์ ดังนั้นจะได้แรงดันที่ยกขึ้นมาทั้งหมดเป็น $1.7+0.7 = 2.4$ โวลต์ ที่ต้องใช้แรงดันนี้ก็เพราะว่าเอชดี (A/D) มีช่วงใช้งานระหว่าง 1.55 ถึง 3.26 โวลต์ และที่ระดับแรงดัน 2.4 โวลต์นี้เป็นแรงดันที่เอชดี (A/D) ตรวจจับได้ระดับที่

5.6 ภาคแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล (ANALOG TO DIGITAL CONVERTER)




รูปที่ 5.6 แสดงวงจรแปลงสัญญาณอนาลอกเป็นดิจิทัล

วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลที่ใช้เป็นเบอร์ TDA8703 ซึ่งเป็นแบบแฟลชมีความละเอียด 8 บิต และมีอัตราการสุ่มสูงสุดที่ 40 MHz


5.7 วงจรกำเนิดสัญญาณนาฬิกาหลายความถี่ (Multi-frequency clock generator circuit)

วงจรนี้ทำหน้าที่สร้างสัญญาณนาฬิกาสำหรับใช้ในการทำงานของวงจรทั้งหมด ในวงจรนี้ประกอบด้วย ออสซิลเลเตอร์ความถี่ 64 MHz วงจรนับเลขฐานสิบ 5 หลัก วงจรนับเลขฐานสอง (ไอซีเบอร์ 74F161) 4 บิต และวงจรควบคุมและเลือกสัญญาณ หลักการทำงานของวงจรคือ วงจรนับเลขฐานสอง 4 บิต จะทำหน้าที่หารความถี่ด้วยเลขคู่ (ไอซีเบอร์ 74F161) คือ 2,4,6,...,16 แล้วนำเอาที่พุทของวงจรมาคควบคุมการนับของวงจรถัดไปคือวงจรนับเลขฐานสิบ 5 หลัก ทำหน้าที่หารความถี่ด้วยค่า 10,100,...,100000 ที่ทางออกของวงจรมันนี้จะต่อเข้าสู่วงจรเลือกสัญญาณโดยเลือกที่จะใช้เอาที่พุทของวงจรมหารความถี่กับเอาที่พุทของออสซิลเลเตอร์ การควบคุมวงจรมันทั้งสองจะใช้วิธีกำหนดค่าเริ่มต้นในการนับ




รูปที่ 5.7 วงจรกำเนิดสัญญาณนาฬิกาหลายความถี่

5.8 วงจรโฮลด์ออฟทริกเกอร์ (Hold-off Trigger)




รูปที่ 5.8 วงจรโฮลด์ออฟทริกเกอร์



รูปที่ 5.9 วงจรกำเนิดสัญญาณตรรกเกอร์แบบดิจิทัล


5.10 วงจรถอดรหัสตำแหน่งพอร์ตและวงจรต่อเชื่อมพอร์ตไอเอสเอ



รูปที่ 5.10 วงจรถอดรหัสตำแหน่งพอร์ต

เป็นวงจรเปรียบเทียบตำแหน่งพอร์ตที่ปรากฏที่สล็อตไอเอสเอ กับค่าพอร์ตที่กำหนดไว้ โดยเลขพอร์ตมีทั้งหมด 10 บิต กำหนดโดยคิฟสวิทช์ 5 บิต กำหนดคองที่ 5 บิต ส่วนประกอบของวงจรคือ ไอซีทำหน้าที่เปรียบเทียบตำแหน่งพอร์ตกับค่าตำแหน่งที่ตั้งไว้ 8 บิต(ไอซีเบอร์ 74F521) ไอซีถอดรหัส 3 บิต(ไอซีเบอร์ 74F138) ดีฟลิปฟล็อป(ไอซีเบอร์ 74F374) ที่ทำหน้าที่เก็บค่าพารามิเตอร์ต่างๆของการ์ด บัฟเฟอร์(ไอซีเบอร์ 74F244) ทำหน้าที่ส่งสัญญาณควบคุมการ์ดและอ่านค่าสถานะและข้อมูลจากการ์ด และไอซีบัฟเฟอร์(ไอซีเบอร์ 74F125) ที่ส่งค่าสถานะต่ำให้กับพอร์ตไอเอสเอเพื่อการต่อเชื่อมแบบ 16 บิต การทำงานของวงจรคือ เมื่อไอซีเปรียบเทียบตำแหน่งพอร์ตตรงกับค่าตำแหน่งที่ตั้งไว้ 7 บิต จะส่งสัญญาณแอกทีฟให้กับไอซีถอดรหัส 3 บิตซึ่งมี 2 ตัว ตัวหนึ่งใช้สำหรับ


การส่งค่ามายังพอร์ต และอีกตัวสำหรับอ่านค่าจากออร์ต โดยเอาที่พุดของไอซีจะควบคุมการเขียนดีฟลิปฟลอป และการเอกทิฟฟ์เฟอร์ตามตำแหน่งพอร์ตที่ได้กำหนดไว้



รูปที่ 5.11 วงจรต่อเชื่อมพอร์ตไอเอสเอ


5.11 วงจรนับตำแหน่งหน่วยความจำ (Memory Counter)

เป็นวงจรที่ทำหน้าที่นับหน่วยความจำโดยจะนับต่อเนื่องกันไปตลอดจนถึงค่าสูงสุด แล้วจะไหลค่านั้นเป็นค่าเริ่มต้นเข้าสู่วงจรถับ ทำให้การนับตำแหน่งแบบวนรอบ (Circular addressing) วงจรถับนี้จะนับอยู่ตลอดเวลา ทั้งโหมดบันทึกข้อมูลสัญญาณและโหมดอ่านข้อมูลสัญญาณ แต่จะต่างกันที่แหล่งกำเนิดสัญญาณนาฬิกาที่นำมาใช้ในการนับ โดยในโหมดบันทึกข้อมูลสัญญาณจะใช้สัญญาณนาฬิกาจากวงจรกำเนิดสัญญาณนาฬิกาหลายความถี่ และในโหมดอ่านข้อมูลสัญญาณจะใช้สัญญาณนาฬิกาจากวงจรถอดรหัสตำแหน่งพอร์ต



รูปที่ 5.12 วงจรนับตำแหน่งหน่วยความจำ

5.12 วงจรหน่วยความจำ



รูปที่ 5.13 วงจรหน่วยความจำ

บทที่ 6

ส่วนควบคุมของออสซิลโลสโคปบนไมโครคอมพิวเตอร์

ในบทนี้จะกล่าวถึงการควบคุมการทำงานของการ์ดเพื่อให้สามารถนำมาใช้งานเป็นออสซิลโลสโคปได้

6.1 การควบคุมการทำงานของการ์ดเพื่อปรับค่า TIME/DIV

ค่า TIME/DIV ขึ้นอยู่กับความถี่ของสัญญาณนาฬิกาที่ใช้ในการเก็บข้อมูลสัญญาณ จำนวนข้อมูลที่นำไปพลอตใน 1 DIV. (จำนวนข้อมูลที่ใช้ทั้งหมดเท่ากับ 20 DIV.)

6.1.1 การควบคุมความถี่ของสัญญาณนาฬิกาที่ใช้ในการทำงาน

การควบคุมความถี่ของสัญญาณนาฬิกาทำได้โดยการเปลี่ยนแปลง รีจิสเตอร์ ของวงจรสร้างสัญญาณนาฬิกาซึ่งรีจิสเตอร์ดังกล่าวสามารถตั้งค่าโดยส่งค่าผ่านพอร์ตตำแหน่งที่ 340H ไบท์ล่าง และบิตที่ 15

6.1.2 การควบคุมขนาดของหน่วยความจำที่ใช้ในการเก็บข้อมูล

การควบคุมขนาดของหน่วยความจำที่ใช้ในการเก็บข้อมูลทั้งหมด ทำได้โดยการเปลี่ยนแปลงค่าในรีจิสเตอร์ของวงจรมับตำแหน่งหน่วยความจำ ซึ่งรีจิสเตอร์ดังกล่าวสามารถตั้งค่าโดยส่งค่าผ่านพอร์ตตำแหน่งที่ 340 H ไบท์บน ยกเว้นบิตที่ 15

TIME/DIV	จำนวนข้อมูล	ความถี่สัญญาณนาฬิกา	ข้อมูลเก็บในรีจิสเตอร์
1 μ s	768'Byte	32 MHz	0111 1101 1111 111
2 μ s	1.280 KB	32 MHz	0111 1011 1111 111
5 μ s	3.328 KB	32 MHz	0111 0011 1111 111
10 μ s	6.400KB	32 MHz	0110 0111 1111 111
20 μ s	6.400KB	16 MHz	0110 0111 1111 110
50 μ s	6.400KB	6.4 MHz	0110 0111 1111 011
0.1 ms	6.400KB	3.2 MHz	0110 0111 11110 111
0.2 ms	6.400KB	1.6 MHz	0110 0111 11110 110
0.5 ms	6.400KB	640 KHz	0110 0111 11110 011
1 ms	6.400KB	320 KHz	0110 0111 11100 111
2 ms	6.400KB	160 KHz	0110 0111 11100 110

TIME/DIV	จำนวนข้อมูล	ความถี่สัญญาณนาฬิกา	ข้อมูลเก็บในรีจิสเตอร์
5 ms	6.400KB	64 KHz	0110 0111 11100 011
10 ms	6.400KB	32 KHz	0110 0111 11000 111
20 ms	6.400KB	16 KHz	0110 0111 11000 110
50 ms	6.400KB	6.4 KHz	0110 0111 11000 011
100 ms	6.400KB	3.2 KHz	0110 0111 10000 111
200 ms	6.400KB	1.6 KHz	0110 0111 10000 110
500 ms	6.400KB	640 Hz	0110 0111 10000 011
1 s	6.400KB	320 Hz	0110 0111 00000 111
2 s	6.400KB	160 Hz	0110 0111 00000 110
5 s	6.400KB	64 Hz	0110 0111 00000 011

ตารางที่ 6.1 แสดงค่าที่ใช้ในการควบคุมค่า TIME/DIV

6.2 การควบคุมการทำงานของการ์ดเพื่อปรับค่า VOLT/DIV และการคัปปลิงสัญญาณ

ค่า VOLT/DIV ขึ้นอยู่กับ ช่วงแรงดันใช้งานของวงจรแปลงสัญญาณอนาลอกเป็นดิจิทัล (ไอซีเบอร์ TDA8703) อัตราขยายของวงจรขยาย อัตราการลดทอนของวงจรลดทอนค่าที่เราสามารถปรับได้คืออัตราขยายของวงจรขยาย อัตราลดทอนของวงจรลดทอน

6.2.1 การปรับอัตราขยายของวงจรขยาย

การควบคุมอัตราขยายของวงจรขยายสัญญาณ ทำได้โดยการเปลี่ยนแปลงค่าในรีจิสเตอร์ของวงจรขยายสัญญาณ ซึ่งรีจิสเตอร์ดังกล่าวสามารถตั้งค่าโดยส่งค่าผ่านพอร์ตตำแหน่งที่ 34C H สำหรับช่องสัญญาณที่ 1 ใช้บิตที่ 7,6,5 สำหรับช่องสัญญาณที่ 2 ใช้บิตที่ 15,14,13

6.2.2 การปรับอัตราการลดทอนของวงจรลดทอน

การควบคุมอัตราการลดทอนของวงจรลดทอนสัญญาณ ทำได้โดยการเปลี่ยนแปลงค่าในรีจิสเตอร์ของวงจรลดทอนสัญญาณ ซึ่งรีจิสเตอร์ดังกล่าวสามารถตั้งค่าโดยส่งค่าผ่านพอร์ตตำแหน่งที่ 34C H สำหรับช่องสัญญาณที่ 1 ใช้บิตที่ 3,2 สำหรับช่องสัญญาณที่ 2 ใช้บิตที่ 11,10

6.2.3 การเลือกการคัปปลิงสัญญาณ

การเลือกการคัปปลิงสัญญาณให้เป็นแบบกระแสตรงหรือกระแสสลับ สามารถทำได้โดยการเปลี่ยนแปลงค่าที่เก็บในรีจิสเตอร์ที่ใช้ควบคุมรีเลย์ ซึ่งทำหน้าที่เลือกการคัปปลิงของสัญญาณที่

ทางเข้า โดยส่งค่าผ่านพอร์ทตำแหน่งที่ 34C H สำหรับช่องสัญญาณที่ 1 ใช้บิทที่ 0 และสำหรับช่องสัญญาณที่ 2 ใช้บิทที่ 8

VOLTS/DIV	การลดทอนสัญญาณ	อัตราขยาย	ค่าที่เก็บในรีจิสเตอร์
10 mV	1	20	010 X 100 C
20 mV	1	10	100 X 100 C
50 mV	1	4	001 X 100 C
100 mV	10	20	010 X 010 C
200 mV	10	10	100 X 010 C
500 mV	10	4	001 X 010 C
1 V	100	20	010 X 001 C
2 V	100	10	010 X 001 C
5 V	100	4	010 X 001 C

X = Don't Care ; C = [1(DC Coupling), 0(AC Coupling)]

ตารางที่ 6.2 แสดงค่าที่ใช้ควบคุมค่า TIME/DIV และการคับปลิ่ง สำหรับหนึ่งช่องสัญญาณ

6.3 การควบคุมเกี่ยวกับทริกเกอร์

การควบคุมเกี่ยวกับทริกเกอร์ประกอบด้วย การควบคุม ระดับแรงดันทริก ช่วงเวลาโฮลด์ (hold time) แหล่งที่มาของสัญญาณทริก การเลือกขอบของสัญญาณทริก

6.3.1 การปรับค่าระดับแรงดันทริก

การปรับค่าแรงดันทริก ของวงจรถูกกำเนิดสัญญาณทริก ทำได้โดยการเปลี่ยนแปลงค่าในรีจิสเตอร์ของวงจรถูกกำเนิดสัญญาณทริก ซึ่งรีจิสเตอร์ดังกล่าวสามารถตั้งค่าโดยส่งค่าผ่านพอร์ทตำแหน่งที่ 348 H ไบท์สูง โดยค่าดังกล่าวนำมาเปรียบเทียบกับข้อมูลที่ได้จาก วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลโดยตรง

6.3.2 การเลือกแหล่งที่มาของสัญญาณทริก

ทำได้โดยเปลี่ยนแปลงค่ารีจิสเตอร์ที่นำไปใช้ควบคุม บัฟเฟอร์ที่ต่ออยู่กับทางออกของวงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล ทั้งสองช่องสัญญาณ โดยบัฟเฟอร์ที่สองจะมีเอาต์พุตเป็นสามสถานะ การตั้งค่ารีจิสเตอร์ดังกล่าวทำได้โดย ส่งค่าผ่านพอร์ทตำแหน่งที่ 348 H ในบิทที่ 3 โดยถ้า บิทดังกล่าวเป็นศูนย์ จะเลือกสัญญาณช่องที่ 1 ถ้าเป็นหนึ่งจะเลือกช่องสัญญาณที่

6.3.3 การปรับช่วงเวลาโฮลด์

การปรับช่วงเวลาโฮลด์ ของวงจรโฮลด์ออฟทริกเกอร์ ทำได้โดยการเปลี่ยนแปลงค่าในรีจิสเตอร์ของวงจรโฮลด์ออฟทริกเกอร์ ซึ่งรีจิสเตอร์ดังกล่าวสามารถตั้งค่าโดยส่งค่าผ่านพอร์ทดำเนินงานที่ 342 H โดยค่าที่ตั้งนี้จะนำมาคูณกับคาบของสัญญาณนาฬิกาของการ์ด ลักษณะของค่าที่ส่งจะเป็นจำนวนเต็ม 16 บิต โดยการส่งจะส่งค่าลบของค่าที่ต้องการ

6.3.4 การเลือกขอบของสัญญาณทริก

การเลือกขอบของสัญญาณทริก ทำได้โดยการเปลี่ยนแปลงลักษณะของเอาต์พุตของวงจรกิจต์สัญญาณทริกให้เป็น แอคทีฟสูง สำหรับขอบขาขึ้น และแอคทีฟต่ำ สำหรับขอบขาลง โดยการเปลี่ยนแปลงค่ารีจิสเตอร์บิตที่ต่อกับขาเข้าของ เอ็กคลูซีฟออร์ที่ติดกับเอาต์พุตของวงจรกิจต์สัญญาณทริก

6.4 การควบคุมช่วงของข้อมูลสัญญาณที่จะเก็บ

การควบคุมช่วงของสัญญาณเราจะเปรียบเทียบช่วงของสัญญาณข้อมูล โดยเทียบกับตำแหน่งข้อมูลสัญญาณที่เกิดสัญญาณทริก ทำได้โดยการกำหนดจำนวนข้อมูลที่อยู่ก่อนสัญญาณทริก(pre-trigger) และจำนวนข้อมูลที่อยู่หลังสัญญาณทริก(post-trigger) ซึ่งทำได้โดยเปลี่ยนแปลงค่าของรีจิสเตอร์ของวงจรมับ พรีทริกเกอร์โพสทริกเกอร์ส่งจำนวนจุด ขนาด 16 bit ที่เป็นค่าลบไปออกตำแหน่งพอร์ท 324 H สำหรับโพสทริกเกอร์ และ 326 H สำหรับพรีทริกเกอร์

6.5 การเปลี่ยนแปลงตำแหน่งแสดงข้อมูลในแนวแกนตั้ง

การเปลี่ยนแปลงตำแหน่งแสดงข้อมูลในแนวแกนตั้งทำได้โดยเพิ่มหรือลดแรงดันไฟตรงให้กับสัญญาณที่ทางเข้า วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล ด้วยวงจรปรับระดับแรงดันกระแสตรง ปรับวงจรดังกล่าวทำได้โดยป้อนค่าให้กับรีจิสเตอร์ของวงจร ด้วยการส่งออกทางพอร์ทดำเนินงาน 34C H ไบท์ต่ำสำหรับสัญญาณช่องที่ 1 และไบท์สูงสำหรับสัญญาณช่องที่ 2

6.6 การควบคุมโหมดการทำงานของการ์ด

การควบคุมให้การ์ดเริ่มรับข้อมูลและหยุดรับข้อมูลสามารถทำได้โดยการส่งพัลส์ควบคุม (พัลส์สถานะต่ำ) ออกไปทางพอร์ทดำเนินงาน 34A H บิตที่ 0 สำหรับการเริ่มเก็บข้อมูลสัญญาณ และบิตที่ 1 สำหรับการหยุดรับข้อมูลสัญญาณ

6.7 การอ่านค่าสถานะการทำงานของการ์ด

การอ่านค่าสถานะการทำงานของการ์ดได้โดยอ่านค่าขนาด 16 บิต เข้าทางพอร์ที่ตำแหน่ง 340 H โดยแต่ละบิตมีความหมายดังนี้

บิตที่	สถานะการทำงานเมื่อมีค่า	
	0	1
0	ไม่มีสัญญาณทริกขณะนั้น	ขณะนั้นมีสัญญาณทริก
1	วงจรถอดข้อมูลอยู่ในช่วงโฮลด์	วงจรถอดข้อมูลกำลังรอสัญญาณทริก
2	การ์ดอยู่ในโหมดเก็บข้อมูล	การ์ดอยู่ในโหมดอ่านข้อมูล
8..11	จำนวนรอบของหน่วยความจำที่วนเก็บข้อมูลไปแล้ว	
12	วงจรมับฟรีโพสฯหยุดนับ	วงจรมับฟรีโพสฯกำลังนับ
13	ข้อมูลที่เขียนอยู่ในช่วงพรีทริก	ข้อมูลที่เขียนอยู่ในช่วงโพสทริก
14	ข้อมูลสัญญาณช่อง 1 อยู่ภายในช่วง	ข้อมูลสัญญาณช่อง 1 เกินช่วง
15	ข้อมูลสัญญาณช่อง 2 อยู่ภายในช่วง	ข้อมูลสัญญาณช่อง 2 เกินช่วง

ตารางที่ 6.3 บิตสถานะการทำงานของ


บทที่ 7

ผลการทดลอง


ทำการป้อนแรงดันค่าต่างๆ ผ่านวงจรลดทอนและวงจรขยายแนวตั้งตามค่าต่างๆ ในตาราง

ขนาดของ สัญญาณอินพุท	ความถี่	VOLTS/DIV	TIME/DIV	อัตราการสุ่ม ข้อมูล
200 mV	1 KHz	100 mV	0.2 ms	1.6 MS/s
200 mV	10 KHz	100 mV	20 us	16 MS/s
200 mV	100 KHz	100 mV	2us	32 MS/s
200 mV	1 MHz	100 mV	1us	32 MS/s
200 mV	1 MHz	500 mV	1us	32 MS/s
200 mV	1 MHz	50 mV	1us	32 MS/s


ผลการวัดที่ได้แสดงตามรูป




รูปที่ 7.1 กราฟแสดงการวัดที่ 100 mV/DIV, 0.2us




รูปที่ 7.2 กราฟแสดงการวัดที่ 100 mV/DIV, 20us




รูปที่ 7.3 กราฟแสดงการวัดที่ 100 mV/DIV, 2us



รูปที่ 7.4 กราฟแสดงการวัดที่ 100 mV/DIV, 1us



รูปที่ 7.5 กราฟแสดงการวัดที่ 500 mV/DIV, 1us



รูปที่ 7.6 กราฟแสดงการวัดที่ 50 mV/DIV, 1us

บทที่ 8

สรุปและวิจารณ์

จากการทดลองใช้งานวงจรต่างๆ สามารถทำงานได้ดี ไม่ว่าจะเป็นวงจรอนาล็อกและวงจรทางด้านดิจิทัล การเปลี่ยนแปลงค่าของระดับการทริก ค่าฟรี-โพสค์ทริกเกอร์ และค่าโฮลลอปทำได้อย่างแม่นยำ ข้อมูลที่เก็บลงในแรมที่อยู่บนตัวการ์ดจะถูกอ่านขึ้นมาบนคอมพิวเตอร์ด้วยซอฟต์แวร์ และแสดงผลออกมาบนจอมอนิเตอร์ได้อย่างถูกต้อง และตัวซอฟต์แวร์ยังสามารถทำการเก็บสัญญาณที่ได้เป็นไฟล์บิตแมป หรือพิมพ์ออกมาด้วยพรินเตอร์

8.1 ปัญหาในการทำงานและแนวทางในการแก้ไข

ในการทำงานมีปัญหาที่เกิดขึ้นมาต่างๆ มากมาย ซึ่งสามารถสรุปได้ดังนี้

1. การออกแบบลายวงจรพิมพ์ทำได้ยากและใช้เวลานาน เนื่องจากว่าวงจรที่ออกแบบมาก่อนข้างใหญ่และต้องทำให้วงจรทั้งหมดที่อยู่บนบอร์ดสามารถใส่เข้าไปในเครื่องคอมพิวเตอร์ได้ ดังนั้นขนาดของลายทองแดงที่ใช้ต้องมีขนาดเล็ก ทำให้การออกแบบต้องใช้ความละเอียดรอบคอบ และต้องมีการตรวจทานอีกหลายครั้ง

2. ส่วนวงจรอนาลอกนั้นจะมีปัญหาในการปรับขนาดของสัญญาณ เพื่อให้เหมาะสมก่อนให้วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัล ซึ่งแต่ละ Volt/Div จะได้รับผลมาจากวงจรลดทอนสัญญาณและวงจรขยายสัญญาณแนวตั้ง มีผลทำให้ระดับของกราวด์และขนาดของสัญญาณคลาดเคลื่อนไปจากความเป็นจริง ดังนั้นในการปรับค่าคาปาซิแตนซ์และค่าความต้านทานต่างๆ นั้นจะต้องทำอย่างละเอียดเป็นอย่างสูง

3. มีปัญหาบางอย่างที่มาพบหลังจากที่ได้นำอุปกรณ์ลงบนบอร์ดแล้ว ซึ่งเกิดมาจากการออกแบบวงจรผิดมาตั้งแต่แรก ซึ่งในช่วงแรกได้ทำการทดลองวงจรเป็นส่วนๆ แยกกัน และเมื่อนำมารวมกันบนบอร์ดจึงได้พบปัญหานั้นขึ้น ซึ่งปัญหาที่พบเกิดจากการอินเตอร์เฟสกับพอร์ต ISA แบบ 16 บิต ในการทดลองได้ทำการทดลองแบบ 8 บิต และเมื่อนำวงจรเดียวกันมาติดต่อแบบ 16 บิต ข้อมูลที่อ่านหรือเขียนนั้นเกิดการผิดพลาดขึ้น และในภายหลังได้พบว่า การส่งข้อมูลแบบ 16 บิตนั้นจะใช้ได้กับการติดต่อด้วยแอดเดรสคู่เท่านั้น และยังคงต้องใช้ขาสัญญาณ IOCS16 มาควบคุมการอ่านข้อมูลแบบ 16 บิตด้วย

4. สัญญาณที่วัดได้จะมีสัญญาณรบกวน ซึ่งมีสาเหตุมาจากการออกแบบลายวงจร การเดินกราวด์ การวางอุปกรณ์ และจากการออกแบบในตอนแรกได้ทำการรวมกราวด์อนาลอกกับกราวด์

ดิจิตอลเข้าด้วยกันไว้หลายจุด จึงต้องทำการตัดสายทองแดงและแยกกราวน้อนาลอกกับกราวน้อดิจิตอลแล้วทำการรวมกราวน้อที่จุดเดียว ซึ่งทำการลดสัญญาณรบกวนลงได้ค่อนข้างมาก

5. ผลจากการที่มีสัญญาณรบกวนทำให้จุดทริกที่สัญญาณทริกจับได้ไม่แม่นยำ ภาพที่แสดงขึ้นมาจะไม่นิ่ง ซึ่งจะต้องทำการปรับระดับการทริกจนกว่าสัญญาณที่ได้จะนิ่ง ในการทดลองได้พบว่า เมื่อป้อนพัลส์สี่เหลี่ยม การปรับระดับการทริกเพื่อให้สัญญาณนิ่งจะทำได้ง่าย เพราะว่าการเปลี่ยนแปลงรูปคลื่นของสัญญาณเป็นแบบนับปล้น ทำให้วงจรทริกเกอร์สามารถจับจุดทริกได้แม่นยำ แต่เมื่อป้อนสัญญาณไซน์หรือสัญญาณสามเหลี่ยม จุดทริกที่ทำให้สัญญาณนิ่งจะทำได้ยากขึ้น

6. สัญญาณที่วัดและแสดงผลนี้ไม่ได้เป็นโหมดเรียลไทม์ (Real Time) เพราะข้อมูลที่ได้จากการแชนเปลิ่งจะถูกเก็บลงบนแรมก่อนแล้วค่อยอ่านขึ้นไปบนคอมพิวเตอร์ ทำให้มีช่วงเวลาหนึ่งที่ไม่ได้สนใจสัญญาณที่เข้ามา

7. การติดต่อข้อมูลกันด้วยพอร์ต ISA มีข้อจำกัดในเรื่องความเร็ว เพราะพอร์ต ISA นั้นส่งข้อมูลด้วยความเร็วเพียง 8 MHz แต่วงจรที่ออกแบบมานั้นสามารถใช้งานได้ถึง 32 MHz ดังนั้นถ้าต้องการความเร็วที่สูงกว่าจะต้องใช้การส่งข้อมูลด้วยวิธีอื่น เช่น การใช้พอร์ต PCI แต่พอร์ต ISA ก็มีข้อดีที่ใช้งานและออกแบบทำได้ง่าย ไม่ยุ่งยากซับซ้อน

8.2 วิจารณ์

ในช่วงแรกใช้เวลาในการออกแบบวงจรและทดสอบ รวมถึงการเขียนลายวงจรพิมพ์นานมาก ทำให้มีเวลาในการเขียนซอฟต์แวร์น้อยลง ซอฟต์แวร์ที่เขียนขึ้นมาจึงขาดในเรื่องการวัดค่าต่างๆ เช่น ค่าความถี่ ขนาดแอมพลิจูด ค่าRise Time ค่าFall Time และถ้ามีเวลามากกว่านี้คิดว่า จะทำการ Interpolation ซึ่งใช้ในกรณีที่สัญญาณอินพุตมีความถี่สูง เพราะว่าเมื่อสัญญาณมีความถี่สูง จำนวนของสัญญาณที่ได้แชนเปลิ่งมาจะมีจำนวนลดลง เมื่อนำมาแสดงผลบนคอมพิวเตอร์กราฟที่ ได้จะหยาบ และผิดพลาดไปจากสัญญาณจริง แต่เมื่อนำข้อมูลที่ได้มาผ่านกระบวนการ Interpolation ก่อน ซึ่งจะทำให้จำนวนจุดของข้อมูลเพิ่มมากขึ้น และเมื่อนำมาแสดงผลจะใกล้เคียงความเป็นจริงมากขึ้น

ภาคผนวก ก.

Data Sheet

8-bit high-speed analog-to-digital converter

TDA8703

FEATURES

- 8-bit resolution
- Sampling rate up to 40 MHz
- High signal-to-noise ratio over a large analog input frequency range (7.1 effective bits at 4.43 MHz full-scale input)
- Binary or two's complement 3-state TTL outputs
- Overflow/underflow 3-state TTL output
- TTL compatible digital inputs
- Low-level AC clock input signal allowed
- Internal reference voltage generator
- Power dissipation only 290 mW (typical)
- Low analog input capacitance, no buffer amplifier required
- No sample-and-hold circuit required.

APPLICATIONS

- General purpose high-speed analog-to-digital conversion
- Digital TV, IDTV
- Subscriber TV decoder
- Satellite TV decoders
- Digital VCR.

GENERAL DESCRIPTION

The TDA8703 is an 8-bit high-speed Analog-to-Digital Converter (ADC) for video and other applications. It converts the analog input signal into 8-bit binary-coded digital words at a maximum sampling rate of 40 MHz. All digital inputs and outputs are TTL compatible, although a low-level AC clock input signal is allowed.

ORDERING INFORMATION

TYPE NUMBER	PACKAGE		
	NAME	DESCRIPTION	VERSION
TDA8703	DIP24	plastic dual in-line package; 24 leads (600 mil)	SOT101-1
TDA8703T	SO24	plastic small outline package; 24 leads; body width 7.5 mm	SOT137-1

8-bit high-speed analog-to-digital converter

TDA8703

QUICK REFERENCE DATA

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
V_{CCA}	analog supply voltage		4.5	5.0	5.5	V
V_{CCD}	digital supply voltage		4.5	5.0	5.5	V
V_{CCO}	output stages supply voltage		4.2	5.0	5.5	V
I_{CCA}	analog supply current		–	28	36	mA
I_{CCD}	digital supply current		–	19	25	mA
I_{CCO}	output stages supply current		–	11	14	mA
ILE	DC integral linearity error		–	–	± 1	LSB
DLE	DC differential linearity error		–	–	$\pm 1/2$	LSB
AILE	AC integral linearity error	note 1	–	–	± 2	LSB
B^f	–3 dB bandwidth	note 2; $f_{CLK} = 40$ MHz	–	19.5	–	MHz
$f_{CLK}/f_{\overline{CLK}}$	maximum conversion rate	note 3	40	–	–	MHz
P_{tot}	total power dissipation		–	290	415	mW

Notes

- Full-scale sinewave ($f_i = 4.4$ MHz; f_{CLK} ; $f_{\overline{CLK}} = 27$ MHz).
- The –3 dB bandwidth is determined by the 3 dB reduction in the reconstructed output (full-scale signal at input).
- The circuit has two clock inputs CLK and \overline{CLK} . There are four modes of operation:
 - TTL (mode 1); \overline{CLK} decoupled to DGND by a capacitor. CLK input is TTL threshold voltage of 1.5 V and sampling on the LOW-to-HIGH transition of the input clock signal.
 - TTL (mode 2); CLK decoupled to DGND by a capacitor. \overline{CLK} input is TTL threshold voltage of 1.5 V and sampling on the HIGH-to-LOW transition of the input clock signal.
 - AC drive modes (modes 3 and 4); When driving the CLK input directly and with any AC signal of 0.5 V (peak-to-peak value) imposed on a DC level of 1.5 V, sampling takes place on the LOW-to-HIGH transition of the clock signal. When driving the \overline{CLK} input with such a signal, sampling takes place on the HIGH-to-LOW transition.
 - If one of the clock inputs is not driven, then it is recommended to decouple this input to DGND with a 100 nF capacitor.

8-bit high-speed analog-to-digital converter

TDA8703

BLOCK DIAGRAM




Fig.1 Block diagram.

8-bit high-speed analog-to-digital converter

TDA8703

PINNING

SYMBOL	PIN	DESCRIPTION
D1	1	data output; bit 1
D0	2	data output; bit 0 (LSB)
AGND	3	analog ground
V _{RB}	4	reference voltage bottom (decoupling)
DEC	5	decoupling input (internal stabilization loop decoupling)
n.c.	6	not connected
V _{CCA}	7	positive supply voltage for analog circuits (+5 V)
V _I	8	analog voltage input
V _{RT}	9	reference voltage top (decoupling)
n.c.	10	not connected
O/U _F	11	overflow/underflow data output
D7	12	data output; bit 7 (MSB)
D6	13	data output; bit 6
D5	14	data output; bit 5
D4	15	data output; bit 4
CLK	16	clock input
$\overline{\text{CLK}}$	17	complementary clock input
V _{CCD}	18	positive supply voltage for digital circuits (+5 V)
V _{CCO}	19	positive supply voltage for output stages (+5 V)
DGND	20	digital ground
$\overline{\text{TC}}$	21	input for two's complement output (TTL level input, active LOW)
$\overline{\text{CE}}$	22	chip enable input (TTL level input, active LOW)
D3	23	data output; bit 3
D2	24	data output; bit 2




Fig.2 Pin configuration.

8-bit high-speed analog-to-digital converter

TDA8703

LIMITING VALUES

In accordance with the Absolute Maximum Rating System (IEC 134).

SYMBOL	PARAMETER	CONDITIONS	MIN.	MAX.	UNIT
V_{CCA}	analog supply voltage		-0.3	+7.0	V
V_{CCD}	digital supply voltage		-0.3	+7.0	V
V_{CCO}	output stages supply voltage		-0.3	+7.0	V
$V_{CCA} - V_{CCD}$	supply voltage differences		-1.0	+1.0	V
$V_{CCO} - V_{CCD}$	supply voltage differences		-1.0	+1.0	V
$V_{CCA} - V_{CCO}$	supply voltage differences		-1.0	+1.0	V
V_{VI}	input voltage range	referenced to AGND	-0.3	+7.0	V
$V_{CLK}/V_{\overline{CLK}}$	AC input voltage for switching (peak-to-peak value)	note 1; referenced to DGND	-	2.0	V
I_Q	output current		-	+10	mA
T_{stg}	storage temperature		-55	+150	°C
T_{amb}	operating ambient temperature		0	+70	°C
T_j	junction temperature		-	+125	°C

Notes

1. The circuit has two clock inputs CLK and \overline{CLK} . There are four modes of operation:

- TTL (mode 1); \overline{CLK} decoupled to DGND by a capacitor. CLK input is TTL threshold voltage of 1.5 V and sampling on the LOW-to-HIGH transition of the input clock signal.
- TTL (mode 2); CLK decoupled to DGND by a capacitor. \overline{CLK} input is TTL threshold voltage of 1.5 V and sampling on the HIGH-to-LOW transition of the input clock signal.
- AC drive modes (modes 3 and 4); When driving the CLK input directly and with any AC signal of 0.5 V (peak-to-peak value) imposed on a DC level of 1.5 V, sampling takes place on the LOW-to-HIGH transition of the clock signal. When driving the \overline{CLK} input with such a signal, sampling takes place on the HIGH-to-LOW transition.
- If one of the clock inputs is not driven, then it is recommended to decouple this input to DGND with a 100 nF capacitor.

HANDLING

Inputs and outputs are protected against electrostatic discharges in normal handling. However, to be totally safe, it is desirable to take normal precautions appropriate to handling integrated circuits.

THERMAL RESISTANCE

SYMBOL	PARAMETER	VALUE	UNIT
$R_{th\ j-a}$	from junction to ambient in free air		
	SOT101-1	55	K/W
	SOT137-1	75	K/W

8-bit high-speed analog-to-digital converter

TDA8703

CHARACTERISTICS

$V_{CCA} = V_7 - V_3 = 4.5 \text{ V to } 5.5 \text{ V}$; $V_{CCD} = V_{18} - V_{20} = 4.5 \text{ V to } 5.5 \text{ V}$; $V_{CCO} = V_{19} - V_{20} = 4.5 \text{ V to } 5.5 \text{ V}$; AGND and DGND shorted together; $V_{CCA} - V_{CCD} = -0.5 \text{ V to } +0.5 \text{ V}$; $V_{CCO} - V_{CCD} = -0.5 \text{ V to } +0.5 \text{ V}$;

$V_{CCA} - V_{CCD} = -0.5 \text{ V to } +0.5 \text{ V}$; $T_{\text{amb}} = 0 \text{ }^\circ\text{C to } +70 \text{ }^\circ\text{C}$; unless otherwise specified (typical values measured at

$V_{CCA} = V_{CCD} = V_{CCO} = 5 \text{ V}$ and $T_{\text{amb}} = 25 \text{ }^\circ\text{C}$).

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
Supply						
V_{CCA}	analog supply voltage		4.5	5.0	5.5	V
V_{CCD}	digital supply voltage		4.5	5.0	5.5	V
V_{CCO}	output stages supply voltage		4.2	5.0	5.5	V
I_{CCA}	analog supply current		–	28	36	mA
I_{CCD}	digital supply current		–	19	25	mA
I_{CCO}	output stage supply current	all outputs LOW	–	11	14	mA
Inputs						
CLOCK INPUT $\overline{\text{CLK}}$ AND CLK (note 1; REFERENCED TO DGND)						
V_{IL}	LOW level input voltage		0	–	0.8	V
V_{IH}	HIGH level input voltage		2.0	–	V_{CCD}	V
I_{IL}	LOW level input current	$V_{\text{CLK}}/V_{\overline{\text{CLK}}} = 0.4 \text{ V}$	–400	–	–	μA
I_{IH}	HIGH level input current	$V_{\text{CLK}}/V_{\overline{\text{CLK}}} = 0.4 \text{ V}$	–	–	100	μA
		$V_{\text{CLK}}/V_{\overline{\text{CLK}}} = V_{CCD}$	–	–	300	μA
Z_i	input impedance	$f_{\text{CLK}}/f_{\overline{\text{CLK}}} = 10 \text{ MHz}$	–	4	–	$\text{k}\Omega$
C_i	input capacitance	$f_{\text{CLK}}/f_{\overline{\text{CLK}}} = 10 \text{ MHz}$	–	4.5	–	pF
$V_{\text{CLK}} - V_{\overline{\text{CLK}}}$	AC input voltage for switching (peak-to-peak value)	note 1; DC level = 1.5 V	0.5	–	2.0	V
$\overline{\text{TC}}$ AND $\overline{\text{CE}}$ (REFERENCED TO DGND)						
V_{IL}	LOW level input voltage		0	–	0.8	V
V_{IH}	HIGH level input voltage		2.0	–	V_{CCD}	V
I_{IL}	LOW level input current	$V_{IL} = 0.4 \text{ V}$	–400	–	–	μA
I_{IH}	HIGH level input current	$V_{IH} = 2.7 \text{ V}$	–	–	20	μA
V_I (ANALOG INPUT VOLTAGE REFERENCED TO AGND)						
$V_{VI(B)}$	input voltage (bottom)		1.33	1.41	1.48	V
$V_{VI(0)}$	input voltage	output code = 0	1.455	1.55	1.635	V
$V_{OS(B)}$	offset voltage (bottom)	$V_{VI(0)} - V_{VI(B)}$	0.125	–	0.155	V
$V_{VI(T)}$	input voltage (top)		3.2	3.36	3.5	V
$V_{VI(255)}$	input voltage	output code = 255	3.115	3.26	3.385	V
$V_{OS(T)}$	offset voltage (top)	$V_{VI(T)} - V_{VI(255)}$	0.085	–	0.115	V
$V_{VI(p-p)}$	input voltage amplitude (peak-to-peak value)		1.66	1.71	1.75	V
I_{IL}	LOW level input current	$V_{VI} = 1.4 \text{ V}$	–	0	–	μA
I_{IH}	HIGH level input current	$V_{VI} = 3.6 \text{ V}$	60	120	180	μA
Z_i	input impedance	$f_i = 1 \text{ MHz}$	–	10	–	$\text{k}\Omega$
C_i	input capacitance	$f_i = 1 \text{ MHz}$	–	14	–	pF

8-bit high-speed analog-to-digital converter

TDA8703

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
Reference resistance						
R_{ref}	reference resistance	V_{RT} to V_{RB}	–	220	–	Ω
Outputs						
DIGITAL OUTPUTS (D7 - D0) (REFERENCED TO DGND)						
V_{OL}	LOW level output voltage	$I_O = 1$ mA	0	–	0.4	V
V_{OH}	HIGH level output voltage	$I_O = -0.4$ mA	2.7	–	V_{CCD}	V
I_{OZ}	output current in 3-state mode	0.4 V < V_O < V_{CCD}	–20	–	+20	μ A
Switching characteristics (note 2; see Fig.3)						
f_{CLK}/f_{CLK}	maximum clock frequency		40	–	–	MHz
Analog signal processing ($f_{CLK} = 40$ MHz)						
B	–3 dB bandwidth	note 3	–	19.5	–	MHz
G_d	differential gain	note 4	–	0.6	–	%
ϕ_d	differential phase	note 4	–	0.8	–	deg
f_1	fundamental harmonics (full-scale)	$f_i = 4.43$ MHz	–	–	0	dB
f_{all}	harmonics (full-scale), all components	$f_i = 4.43$ MHz	–	–55	–	dB
SVRR1	supply voltage ripple rejection	note 5	–	–28	–25	dB
SVRR2	supply voltage ripple rejection	note 5	–	1	2.5	%/V
Transfer function						
ILE	DC integral linearity error		–	–	± 1	LSB
DLE	DC differential linearity error		–	–	$\pm 1/2$	LSB
AILE	AC integral linearity error	note 6	–	–	± 2	LSB
EB	effective bits	$f_i = 4.43$ MHz	–	7.1	–	bits
Timing (note 7; see Figs 3 to 6; $f_{CLK} = 40$ MHz)						
t_{dS}	sampling delay		–	–	2	ns
t_{dH}	output hold time		6	–	–	ns
t_{dLH}	output delay time	LOW-to-HIGH transition	–	8	10	ns
t_{dHL}	output delay time	HIGH-to-LOW transition	–	16	20	ns
t_{dZH}	3-state output delay times	enable-to-HIGH	–	19	25	ns
t_{dZL}	3-state output delay times	enable-to-LOW	–	16	20	ns
t_{dHZ}	3-state output delay times	disable-to-HIGH	–	14	20	ns
t_{dLZ}	3-state output delay times	disable-to-LOW	–	9	12	ns

8-bit high-speed analog-to-digital converter

TDA8703

Notes

- 1) The circuit has two clock inputs CLK and $\overline{\text{CLK}}$. There are four modes of operation:
 - a) TTL (mode 1); $\overline{\text{CLK}}$ decoupled to DGND by a capacitor. CLK input is TTL threshold voltage of 1.5 V and sampling on the LOW-to-HIGH transition of the input clock signal.
 - b) TTL (mode 2); CLK decoupled to DGND by a capacitor. $\overline{\text{CLK}}$ input is TTL threshold voltage of 1.5 V and sampling on the HIGH-to-LOW transition of the input clock signal.
 - c) AC drive modes (modes 3 and 4); When driving the CLK input directly and with any AC signal of 0.5 V (peak-to-peak value) imposed on a DC level of 1.5 V, sampling takes place on the LOW-to-HIGH transition of the clock signal. When driving the $\overline{\text{CLK}}$ input with such a signal, sampling takes place on the HIGH-to-LOW transition.
 - d) If one of the clock inputs is not driven, then it is recommended to decouple this input to DGND with a 100 nF capacitor.
- 2) In addition to a good layout of the digital and analog ground, it is recommended that the rise and fall times of the clock must not be less than 2 ns.
- 3) The -3 dB bandwidth is determined by the 3 dB reduction in the reconstructed output (full-scale signal at the input).
- 4) Low frequency ramp signal ($V_{VI(p-p)} = 1.8$ V and $f_i = 15$ kHz) combined with a sinewave input voltage ($V_{VI(p-p)} = 0.5$ V, $f_i = 4.43$ MHz) at the input.
- 5) Supply voltage ripple rejection:
 - a) SVRR1; variation of the input voltage producing output code 127 for supply voltage variation of 1 V:
$$\text{SVRR1} = 20 \log (\Delta V_{VI(127)} / \Delta V_{CCA})$$
 - b) SVRR2; relative variation of the full-scale range of analog input for a supply voltage variation of 1 V:
$$\text{SVR2} = \{ \Delta (V_{VI(0)} - V_{VI(255)}) / (V_{VI(0)} - V_{VI(255)}) \} + \Delta V_{CCA}$$
- 6) Full-scale sinewave ($f_i = 4.4$ MHz; f_{CLK} ; $f_{\overline{\text{CLK}}} = 27$ MHz).
- 7) Output data acquisition:
 - a) Output data is available after the maximum delay of t_{dHL} and t_{dLH} .

8-bit high-speed analog-to-digital converter

TDA8703

Table 1 Output coding and input voltage (referenced to AGND; typical values)

STEP	$V_{VI(p-p)}$	O/UF	BINARY OUTPUT BITS								TWO'S COMPLEMENT OUTPUT BITS							
			D7	D6	D5	D4	D3	D2	D1	D0	D7	D6	D5	D4	D3	D2	D1	D0
Underflow	<1.55	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
0	1.55	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
1	-	0	0	0	0	0	0	0	0	1	1	0	0	0	0	0	0	1
.
.
254	.	0	1	1	1	1	1	1	1	0	0	1	1	1	1	1	1	0
255	3.26	0	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1
Overflow	>3.26	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1

Table 2 Mode selection

\overline{TC}	\overline{CE}	D7-D0	O/UF
X ⁽¹⁾	1	high impedance	high impedance
0	0	active; two's complement	active
1	0	active; binary	active

Note

1. X = don't care.




Fig.3 Timing diagram.

8-bit high-speed analog-to-digital converter

TDA8703




Fig.4 3-state delay timing diagram.




Fig.5 Load circuit for timing measurement; data outputs ($\overline{CE} = \text{LOW}$).




Fig.6 Load circuit for timing measurement; 3-state outputs (\overline{CE} : $f_i = 1 \text{ MHz}$; $V_{VI} = 3 \text{ V}$); see Table 3.

8-bit high-speed analog-to-digital converter

TDA8703

Table 3 Mode selection

TIMING MEASUREMENT	SWITCH S1	SWITCH S2	CAPACITOR
t_{dZH}	open	closed	15 pF
t_{dZL}	closed	open	15 pF
t_{dHZ}	closed	closed	5 pF
t_{dLZ}	closed	closed	5 pF

INTERNAL PIN CONFIGURATIONS




Fig.7 TTL data and overflow/underflow outputs.




Fig.8 Analog inputs.




Fig.9 \overline{CE} (3-state) input.




Fig.10 \overline{TC} (two's complement) input.

8-bit high-speed analog-to-digital converter

TDA8703




Fig.11 V_{RB} , V_{RT} and DEC .





Fig.12 CLK and \overline{CLK} inputs.

8-bit high-speed analog-to-digital converter

TDA8703

APPLICATION INFORMATION

Additional application information will be supplied upon request (please quote number FTV/8901).



CLK should be decoupled to the DGND with a 100 nF capacitor, if a TTL signal is used on CLK (see Chapter "Characteristics", note 1).

CLK and $\overline{\text{CLK}}$ can be used in a differential mode (see Chapter "Characteristics", note 1).

V_{RB} and V_{RT} are decoupling pins for the internal reference ladder; do not draw current from these pins in order to achieve good linearity.

If it is required to use the TDA8703 in a parallel system configuration, the references (V_{RB} and V_{RT}) of each TDA8703 can be connected together. Code 0 will be identical and code 255 will remain in the 1 LSB variation for each TDA8703.

Analog and digital supplies should be separated and decoupled.

Pins 6 and 10 should be connected to AGND in order to prevent noise influence.

(1) It is recommended to decouple V_{CCO} through a 22 Ω resistor especially when the output data of the TDA8703 interfaces with a capacitive CMOS load device.

Fig.13 Application diagram.



8-bit high-speed analog-to-digital converter

TDA8703

PACKAGE OUTLINES

DIP24: plastic dual in-line package; 24 leads (600 mil)

SOT101-1



DIMENSIONS (inch dimensions are derived from the original mm dimensions)

UNIT	A max.	A ₁ min.	A ₂ max.	b	b ₁	c	D ⁽¹⁾	E ⁽¹⁾	e	e ₁	L	M _E	M _H	w	Z ⁽¹⁾ max.
mm	5.1	0.51	4.0	1.7 1.3	0.53 0.38	0.32 0.23	32.0 31.4	14.1 13.7	2.54	15.24	3.9 3.4	15.80 15.24	17.15 15.90	0.25	2.2
inches	0.20	0.020	0.16	0.066 0.051	0.021 0.015	0.013 0.009	1.26 1.24	0.56 0.54	0.10	0.60	0.15 0.13	0.62 0.60	0.68 0.63	0.01	0.087

Note

1. Plastic or metal protrusions of 0.25 mm maximum per side are not included.


OUTLINE VERSION	REFERENCES				EUROPEAN PROJECTION	ISSUE DATE
	IEC	JEDEC	EIAJ			
SOT101-1	051G02	MO-015AD				92-11-17 95-01-23

8-bit high-speed analog-to-digital converter

TDA8703

SO24: plastic small outline package; 24 leads; body width 7.5 mm

SOT137-1



DIMENSIONS (Inch dimensions are derived from the original mm dimensions)

UNIT	A max.	A ₁	A ₂	A ₃	b _p	c	D ⁽¹⁾	E ⁽¹⁾	e	H _E	L	L _p	Q	v	w	y	Z ⁽¹⁾	θ
mm	2.65	0.30 0.10	2.45 2.25	0.25	0.49 0.36	0.32 0.23	15.6 15.2	7.6 7.4	1.27	10.65 10.00	1.4	1.1 0.4	1.1 1.0	0.25	0.25	0.1	0.9 0.4	8° 0°
inches	0.10	0.012 0.004	0.096 0.089	0.01	0.019 0.014	0.013 0.009	0.61 0.60	0.30 0.29	0.050	0.42 0.39	0.055	0.043 0.016	0.043 0.039	0.01	0.01	0.004	0.035 0.016	

Note

1. Plastic or metal protrusions of 0.15 mm maximum per side are not included.

OUTLINE VERSION	REFERENCES			EUROPEAN PROJECTION	ISSUE DATE
	IEC	JEDEC	EIAJ		
SOT137-1	075E05	MS-013AD			92-11-17 95-01-24

8-bit high-speed analog-to-digital converter

TDA8703

SOLDERING**Introduction**

There is no soldering method that is ideal for all IC packages. Wave soldering is often preferred when through-hole and surface mounted components are mixed on one printed-circuit board. However, wave soldering is not always suitable for surface mounted ICs, or for printed-circuits with high population densities. In these situations reflow soldering is often used.

This text gives a very brief insight to a complex technology. A more in-depth account of soldering ICs can be found in our *"IC Package Databook"* (order code 9398 652 90011).

DIP**SOLDERING BY DIPPING OR BY WAVE**

The maximum permissible temperature of the solder is 260 °C; solder at this temperature must not be in contact with the joint for more than 5 seconds. The total contact time of successive solder waves must not exceed 5 seconds.

The device may be mounted up to the seating plane, but the temperature of the plastic body must not exceed the specified maximum storage temperature ($T_{stg\ max}$). If the printed-circuit board has been pre-heated, forced cooling may be necessary immediately after soldering to keep the temperature within the permissible limit.

REPAIRING SOLDERED JOINTS

Apply a low voltage soldering iron (less than 24 V) to the lead(s) of the package, below the seating plane or not more than 2 mm above it. If the temperature of the soldering iron bit is less than 300 °C it may remain in contact for up to 10 seconds. If the bit temperature is between 300 and 400 °C, contact may be up to 5 seconds.

SO**REFLOW SOLDERING**

Reflow soldering techniques are suitable for all SO packages.

Reflow soldering requires solder paste (a suspension of fine solder particles, flux and binding agent) to be applied to the printed-circuit board by screen printing, stencilling or pressure-syringe dispensing before package placement.

Several techniques exist for reflowing; for example, thermal conduction by heated belt. Dwell times vary between 50 and 300 seconds depending on heating method. Typical reflow temperatures range from 215 to 250 °C.

Preheating is necessary to dry the paste and evaporate the binding agent. Preheating duration: 45 minutes at 45 °C.

WAVE SOLDERING

Wave soldering techniques can be used for all SO packages if the following conditions are observed:

- A double-wave (a turbulent wave with high upward pressure followed by a smooth laminar wave) soldering technique should be used.
- The longitudinal axis of the package footprint must be parallel to the solder flow.
- The package footprint must incorporate solder thieves at the downstream end.

During placement and before soldering, the package must be fixed with a droplet of adhesive. The adhesive can be applied by screen printing, pin transfer or syringe dispensing. The package can be soldered after the adhesive is cured.

Maximum permissible solder temperature is 260 °C, and maximum duration of package immersion in solder is 10 seconds, if cooled to less than 150 °C within 6 seconds. Typical dwell time is 4 seconds at 250 °C.

A mildly-activated flux will eliminate the need for removal of corrosive residues in most applications.

REPAIRING SOLDERED JOINTS

Fix the component by first soldering two diagonally-opposite end leads. Use only a low voltage soldering iron (less than 24 V) applied to the flat part of the lead. Contact time must be limited to 10 seconds at up to 300 °C. When using a dedicated tool, all other leads can be soldered in one operation within 2 to 5 seconds between 270 and 320 °C.

8-bit high-speed analog-to-digital converter

TDA8703

DEFINITIONS


Data sheet status	
Objective specification	This data sheet contains target or goal specifications for product development.
Preliminary specification	This data sheet contains preliminary data; supplementary data may be published later.
Product specification	This data sheet contains final product specifications.
Limiting values	
Limiting values given are in accordance with the Absolute Maximum Rating System (IEC 134). Stress above one or more of the limiting values may cause permanent damage to the device. These are stress ratings only and operation of the device at these or at any other conditions above those given in the Characteristics sections of the specification is not implied. Exposure to limiting values for extended periods may affect device reliability.	
Application information	
Where application information is given, it is advisory and does not form part of the specification.	

LIFE SUPPORT APPLICATIONS

These products are not designed for use in life support appliances, devices, or systems where malfunction of these products can reasonably be expected to result in personal injury. Philips customers using or selling these products for use in such applications do so at their own risk and agree to fully indemnify Philips for any damages resulting from such improper use or sale.

ภาคผนวก ข.

โปรแกรม Digital Storage Oscilloscope



รูปที่ แสดงโปรแกรม Digital Storage Oscilloscope

กิตติกรรมประกาศ

ในการทำโครงการครั้งนี้ ผู้ทำโครงการได้พบกับปัญหามากมาย อาทิเช่น ปัญหาจากวงจร ปัญหาจากโปรแกรม แต่ผู้จัดทำก็สามารถผ่านปัญหาเหล่านั้นมาได้ ทั้งนี้ก็ด้วยความช่วยเหลือจาก อาจารย์ท่านต่างๆในภาควิชาอิเล็กทรอนิกส์ โดยเฉพาะอาจารย์สุรพันธ์ เอื้อไพบูลย์ อาจารย์สุริภณสมควรพาณิชย์ และอาจารย์ชินภัทร นันทจิวารชชัย และได้รับคำแนะนำจากรุ่นพี่ และเพื่อน ๆ ทางผู้จัดทำขอขอบพระคุณทุกคนที่ให้ความรู้ คำปรึกษา กำลังใจและความช่วยเหลือต่าง ๆ จนทำให้โครงการครั้งนี้สำเร็จลุล่วงไปได้ด้วยดี

ไพลิน ชัยประเสริฐสิทธิ
.....
(นางสาวไพลิน ชัยประเสริฐสิทธิ)

เมธี พงษ์พรฤกษ์
.....
(นายเมธี พงษ์พรฤกษ์)

วัชรรัฐ จิรกำจรวิทยา
.....
(นายวัชรรัฐ จิรกำจรวิทยา)

หนังสืออ้างอิง

1. Iam Hickman , “Oscilloscopes How To Use How They Work”, Fourth Edition , Butterworth Heinmann , pp. 115-148 , 201-204
2. Stan Prentiss , “Oscilloscopes” , Reston Publishing Company Inc. A Pretice-Hall Company Reston, Virginia 22090 , pp. 70-88