


สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

ปีการศึกษา 2541

การควบคุมความเร็วมอเตอร์เหนี่ยวนำโดยใช้ไมโครคอนโทรลเลอร์

Induction motor drive based-on microcontroller



โดย

นายธีรทัศน์

โสมงาม

นายนิรศ

จิรวังสานนท์

นางสาวนิรมล

จันทร์คามิ

นายบัญญัติ

จำปาโชค

เลขหน้.....
เลขทะเบียน..... 34184
วัน, เดือน, ปี - 6 ต.ค. 2542

อาจารย์ที่ปรึกษา

รศ.ดร.วิริยะ พิเชฐจำเริญ

อ.สุรินทร์ คำฝอย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ปีการศึกษา 2541


ภาควิชาวิศวกรรมไฟฟ้า


คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การควบคุมความเร็วมอเตอร์เหนี่ยวนำโดยใช้ไมโครคอนโทรลเลอร์

ผู้จัดทำ

- | | |
|----------------|--------------|
| 1. นายธีรทัศน์ | โถมงาม |
| 2. นายนริศ | จิรวังสานนท์ |
| 3. นางสาวนิรมล | จันทร์คามิ |
| 4. นายบุญญ์ติ | จำปาโชค |


อาจารย์ที่ปรึกษา
(รศ.ดร. วิริยะ พิเชฐจำเริญ)


อาจารย์ที่ปรึกษา
(อาจารย์ สุรินทร์ คำฝอย)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การควบคุมความเร็วมอเตอร์เหนี่ยวนำโดยใช้ไมโครคอนโทรลเลอร์

ธีรทัศน์	โถมงาม	
นริศ	จิรวังสานนท์	
นิรมล	จันทร์คามิ	
บัญญัติ	จำปาโชค	
รศ.ดร. วิริยะ	พิเชฐจำเริญ	อาจารย์ที่ปรึกษา
สุรินทร์	คำฝอย	อาจารย์ที่ปรึกษา
ปีการศึกษา 2541		

บทคัดย่อ

ในวงการอุตสาหกรรมการควบคุมการขับเคลื่อนมอเตอร์เหนี่ยวนำ (induction motor) สเตปเวคเตอร์พัลวิตที่มีอคดูเลชั่น (SVPWM) แสดงให้เห็นถึงการพัฒนาในความสามารถซึ่งเพิ่มแรงดันเอาพุตได้มากกว่าชาขนุชอยคอลลมีอคดูเลชั่น (sinusoidal modulation) โดยทั่วไปถึง 1.15 เท่า นอกจากนี้ยังผลให้สูญเสียในมอเตอร์ (motor losses) ลดลง สำหรับโครงการนี้เป็นการสร้างอินเวอร์เตอร์แหล่งจ่ายแรงดัน (VSI) โดยใช้สเตปเวคเตอร์พัลวิตที่มีอคดูเลชั่นชนิดซิงโครนัส เพื่อใช้ในการควบคุมความเร็วมอเตอร์เหนี่ยวนำ ซึ่งสร้างขึ้นโดยใช้ไมโครคอนโทรลเลอร์ เบอร์ DS80C320 อินเวอร์เตอร์จะให้ช่วงแรงบิดคงที่ (constant torque operation) ที่ความถี่ 2-50 เฮิร์ต และช่วงกำลังคงที่ (constant power operation) ที่ความถี่ 50-100 เฮิร์ต ซึ่งมีอินพุตเป็นแหล่งจ่าย 1 เฟส, 220 โวลท์, 50 เฮิร์ต เพื่อให้ได้เอาพุตเป็นรูปคลื่นพีคดับลิวเอ็มแบบ 3 เฟสซึ่งใช้ข้อมูลจากในตาราง (look-up table)

INDUCTION MOTOR DRIVE BASED-ON MICROCONTROLLER

Teeratus	Chomngam	
Naris	Jirawangsanon	
Niramon	Jantarakami	
Banyat	Champachoke	
Assoc.Prof.Dr. Wiriya		
Pichetejumrun		Advisor
Surin	Khomfoi	Advisor
1998		

Abstract

The recently reported Space Vector Pulse Width Modulation (SVPWM) technique has rapidly gained favour among industrial drives manufacturers. SVPWM theory demonstrated some improvement for output crest voltage which is 1.15 times as large as the conventional sinusoidal modulation and also cause significantly lower motor losses. This paper presents a synchronous SVPWM-VSI as 3- ϕ induction motor speed controlled based on DS80C320 microcontroller. The inverter provides the constant torque operation at 2-50 Hz and the constant power operation at 50-100 Hz which supplied by 220V , 1-phase , 50 Hz source. Specifically the implementation of generation of a 3- ϕ PWM waveform using lookup table is discussed.

สารบัญ

หน้า

บทคัดย่อ	
ABSTRACT	
สารบัญรูป	(ก)
สารบัญตาราง	(ง)
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีเบื้องต้น	3
2.1 บทนำ	3
2.2 ทฤษฎีเบื้องต้นของมอเตอร์เหนี่ยวนำ 3 เฟส	3
2.2.1 หลักการทำงาน	4
2.2.2 วงจรสมมูลของมอเตอร์เหนี่ยวนำ	6
2.2.3 การวิเคราะห์วงจรสมมูล	8
2.3 วิธีการควบคุมความเร็วของมอเตอร์เหนี่ยวนำ	11
2.3.1 การควบคุมแรงดันของสเตเตอร์ (Stator Voltage Control)	11
2.3.2 การควบคุมสลิปเพาเวอร์ (Slip power)	13
2.3.3 การควบคุมด้วยการเปลี่ยนแรงดันและความถี่ (Variable Voltage, Variable Frequency) หรือ VVVF	14
2.4 อินเวอร์เตอร์เพื่อการขับเคลื่อนมอเตอร์เหนี่ยวนำ	17
2.4.1 อินเวอร์เตอร์แบบจ่ายแรงดัน	18
2.4.2 อินเวอร์เตอร์แบบแหล่งจ่ายกระแส (Current Source Inverter)	19
2.5 การแสดง Voltage Vector Rotation ในรูปทรง 3 มิติ	20
2.6 Space Vector PWM (SVPWM)	26
บทที่ 3 การสร้างส่วนประกอบต่าง ๆ	31
3.1 ส่วนประกอบโดยรวม	31
3.2 วงจรบริคท์เรคตีฟายต์	32
3.3 วงจรขับเกท	32
3.3.1 หลักการทำงาน	33
3.4 วงจรหน่วงเวลา	34
3.5 วงจรกำลังอินเวอร์เตอร์ 3 เฟส	35
3.5.1 เพาเวอร์ทรานซิสเตอร์ (Power Transistor)	35

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
3.5.2 เพาเวอร์มอสเฟต (Power Mosfet)	35
3.5.3 ไอจีบีที (IGBT ; Insulated-Gate Bipolar Transistor)	37
3.5.4 วงจรฟิลเตอร์ (Power filter)	37
3.6 วงจรป้องกัน	37
3.6.1 วงจรป้องกันกระแสเกิน	37
3.6.2 การป้องกันกระแสวิกฤต	38
3.7 หน่วยประมวลผล CPU	38
บทที่ 4 การทดลองและผลการทดลอง	42
4.1 การทดลองที่ 1	42
จุดประสงค์การทดลอง	42
วิธีการทดลอง	42
ผลการทดลอง	44
สรุปผลการทดลอง	46
4.2 การทดลองที่ 2	47
จุดประสงค์การทดลอง	47
วิธีการทดลอง	47
ผลการทดลอง	48
สรุปผลการทดลอง	56
4.2 การทดลองที่ 3	57
จุดประสงค์การทดลอง	57
วิธีการทดลอง	57
ผลการทดลอง	59
สรุปผลการทดลอง	70
บทที่ 5 บทวิจารณ์และบทสรุป	71
5.1 บทวิจารณ์	72
5.2 บทสรุป	72
ภาคผนวก	
กิตติกรรมประกาศ	
เอกสารอ้างอิง	

สารบัญรูป

หน้า

รูปที่ 2.1	แสดงวงจรสมมูลย์ค่อเฟสของมอเตอร์เหนี่ยวนำ	6
รูปที่ 2.2	วงจรสมมูลย์แบบโกล์เคียของมอเตอร์เหนี่ยวนำ	8
รูปที่ 2.3	วงจรอย่างง่ายของมอเตอร์เหนี่ยวนำ	9
รูปที่ 2.4	แสดงกราฟความเร็ว-แรงบิด ของมอเตอร์เหนี่ยวนำและโหลด	12
รูปที่ 2.5	แสดงวงจรกำลัง 3- ϕ โดยควบคุมแรงดัน (AC Power Controller)	12
รูปที่ 2.6	แสดงวงจรการควบคุมความเร็วแบบป้อนกลับพลังงาน	14
รูปที่ 2.7	แสดงการเปลี่ยนแปลงของแรงดัน, แรงบิด และกระแสเดเตอร์กับความถี่	15
รูปที่ 2.8	แสดงกราฟทอร์ค-ความเร็วมอเตอร์เมื่อใช้วิธีควบคุมด้วยการเปลี่ยนแรงดันและความถี่	16
รูปที่ 2.9	แสดงบล็อกไดอะแกรมของระบบอินเวอร์เตอร์เพื่อการขับเคลื่อนมอเตอร์เหนี่ยวนำ	17
รูปที่ 2.10	แสดงวงจรกำลังของพีดับบลิวเอ็มอินเวอร์เตอร์	19
รูปที่ 2.11	แสดงวงจรกำลังของอินเวอร์เตอร์แบบแหล่งจ่ายกระแส	20
รูปที่ 2.12	แสดงแรงดันและกระแสทางเข้าเอาพุทของอินเวอร์เตอร์แบบแหล่งจ่ายกระแส	20
รูปที่ 2.13	แสดงโครงสร้างพื้นฐานของ 3 เฟสบริดจ์อินเวอร์เตอร์	21
รูปที่ 2.14	แสดงสถานะ 8 สถานะของสวิตช์	21
รูปที่ 2.15	สภาวะการสวิตช์ของอินเวอร์เตอร์	22
รูปที่ 2.16	(a) Binary states ของอุปกรณ์สวิตช์ที่แสดงในแกน 3 มิติ (b) แสดงการมองจากเส้นประเป็นรูป 6 เหลี่ยม โดยการต่อ (000) และ (111) ในรูป (a)	23
รูปที่ 2.17	Voltage vector rotation in the 180 degree conduction-type inverter	24
รูปที่ 2.18	ความสัมพันธ์ระหว่าง Voltage waveform และ Voltage vector codes ใน inverter 180 องศา	25
รูปที่ 2.19	สภาวะแรงดันเอาพุทของสเปซเวกเตอร์	26
รูปที่ 2.20	สภาวะสวิตช์ของ VSI	27
รูปที่ 2.21	การหาช่วงเวลาสวิตช์	27
รูปที่ 2.22	สภาวะของการสวิตช์แบบ SVPWM ในเซกเตอร์ I	28
รูปที่ 2.23	ความสัมพันธ์ระหว่าง %THD และ m	29
รูปที่ 2.24	ความสัมพันธ์ระหว่างประสิทธิภาพกับ m	29

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.25 การเปลี่ยนแปลงของกระแสและแรงดันของ SVPWM	30
รูปที่ 2.26 การเปลี่ยนแปลงของกระแสและแรงดันของ SMPWM	30
รูปที่ 3.1 แสดงวงจรทั้งหมดของชุดขับเคลื่อนมอเตอร์เหนี่ยวนำ 3 เฟส	31
รูปที่ 3.2 แสดงวงจรบริดจ์เรกติไฟต์ 1 เฟส	32
รูปที่ 3.3 แสดงรูปร่างของ voltage ที่ขาเกท	33
รูปที่ 3.4 แสดงวงจรขับเคลื่อน	33
รูปที่ 3.5 แสดง Dead time circuit	34
รูปที่ 3.6 แสดง สัญญาณเมื่อมีการสร้าง dead time	34
รูปที่ 3.7 (a) แสดงการใช้ Power Mosfet เป็นวงจร Switching (b) แสดงวงจร Photocoupler และวงจร Amplifier (c) แสดงส่วนการแยกกราวด์ของสัญญาณ	36
รูปที่ 3.8 วงจรฟิลเตอร์	37
รูปที่ 3.9 วงจรป้องกันกระแสเกิน	38
รูปที่ 3.10 การเชื่อมต่อของส่วนประมวลผล	39
รูปที่ 3.11 Flowchart แสดงการทำงานของโปรแกรมหลัก	41
รูปที่ 4.1 กราฟ V/F เมื่อเส้นประแสดงผลขณะเมื่อมีการ boost	45
รูปที่ 4.2 กราฟแสดงส่วนขยายในช่วงความถี่ต่ำ จากรูปที่ 4.1	45
รูปที่ 4.3 สัญญาณเอาต์พุตบนกิ่งเดียวกันของอินเวอร์เตอร์	49
รูปที่ 4.4 a) และ b) รูปคลื่นแรงดันและกระแสที่ 30 Hz no-load	50
รูปที่ 4.5 a) และ b) รูปคลื่นแรงดันและกระแสที่ 30 Hz load 1.03 Nm	51
รูปที่ 4.6 a) และ b) รูปคลื่นแรงดันและกระแสที่ 50 Hz no-load	52
รูปที่ 4.7 a) และ b) รูปคลื่นแรงดันและกระแสที่ 50 Hz load 1.03 Nm	53
รูปที่ 4.8 a) และ b) รูปคลื่นแรงดันและกระแสที่ 80 Hz no-load	54
รูปที่ 4.9 a) และ b) รูปคลื่นแรงดันและกระแสที่ 80 Hz load 1.03 Nm	55
รูปที่ 4.10 a) และ b) ลักษณะการ coupling โดยใช้ Repulsion motor ช่วยหมุนที่ synchronous speed	58
รูปที่ 4.11 รูปคลื่นแรงดันที่ความถี่ 50 Hz, $m_f = 15$, $m_a = 0.9$ no-load	60
รูปที่ 4.12 รูปคลื่นกระแสที่ความถี่ 50 Hz, $m_f = 15$, $m_a = 0.9$ no-load	60
รูปที่ 4.13 รูปคลื่นแรงดันที่ความถี่ 50 Hz, $m_f = 15$, $m_a = 1.0$ no-load	61
รูปที่ 4.14 รูปคลื่นกระแสที่ความถี่ 50 Hz, $m_f = 15$, $m_a = 1.0$ no-load	61

รูปที่ 4.15 รูปคลื่นแรงดันที่ความถี่ 50 Hz, $m_f = 15$, $m_a = 1.1$ no-load	62
รูปที่ 4.16 รูปคลื่นกระแสที่ความถี่ 50 Hz, $m_f = 15$, $m_a = 1.1$ no-load	62
รูปที่ 4.17 สเปกตรัมของแรงดัน $m_f = 15$, $m_a = 0.8$	63
a) Experimental result	
b) b)Simulated result	
รูปที่ 4.18 สเปกตรัมของแรงดัน $m_f = 15$, $m_a = 0.9$	64
c) Experimental result	
d) b)Simulated result	
รูปที่ 4.19 สเปกตรัมของแรงดัน $m_f = 15$, $m_a = 1.0$	65
e) Experimental result	
f) b)Simulated result	
รูปที่ 4.20 สเปกตรัมของแรงดัน $m_f = 15$, $m_a = 1.1$	66
g) Experimental result	
h) b)Simulated result	
รูปที่ 4.21 สเปกตรัมของแรงดัน $m_f = 21$, $m_a = 0.8$	67
i) Experimental result	
j) b)Simulated result	
รูปที่ 4.22 สเปกตรัมของแรงดัน $m_f = 21$, $m_a = 1.0$	68
k) Experimental result	
l) b)Simulated result	
รูปที่ 4.23 สเปกตรัมของกระแสที่ $m_f = 15$, $m_a = 0.8$ จากผลการทดลอง	69
รูปที่ 4.24 สเปกตรัมของกระแสที่ $m_f = 15$, $m_a = 1$ จากผลการทดลอง	69
รูปที่ 4.25 สเปกตรัมของกระแสที่ $m_f = 15$, $m_a = 1.1$ จากผลการทดลอง	70

สารบัญตาราง

ตารางที่		หน้า
3.1	ข้อมูลรูปแบบการสวิตช์ของอุปกรณ์สวิตช์ซึ่งที่เก็บลงในรอมภายนอก	38
4.1	แสดงค่า modulation index ใหม่หลังจากมีการ boost	43
4.2	ผลการทดลองในสภาวะ no-load	44
4.3	ผลการทดลองในสภาวะ no-load ที่มีการ boost ในบางความถี่	44
4.4	ค่าสลิปในแต่ละความถี่เมื่อมีการเปลี่ยนแปลงของโหลด	48
4.5	ผลการทดลองเมื่อหมุนที่ความเร็วปกติ	59
4.6	ผลการทดลองเมื่อโรเตอร์หมุนที่ความเร็ว synchronous	59
4.7	ค่าในการหาค่าความต้านทานบนสเตเตอร์โดยใช้ V-I method	59

บทที่ 1

บทนำ

ปัจจุบันการควบคุมความเร็วของมอเตอร์เหนี่ยวนำมีความจำเป็น และเป็นที่ยอมรับใช้งานกันมากขึ้นตามลำดับ ทั้งนี้เนื่องมาจากการใช้งานของมอเตอร์เหนี่ยวนำมีคุณสมบัติที่ดีกว่ามอเตอร์ไฟฟ้ากระแสตรง กล่าวคือมอเตอร์เหนี่ยวนำจะมีโครงสร้างที่แข็งแรงทนทาน ขนาดเล็ก และราคาถูกกว่ามอเตอร์ไฟฟ้ากระแสตรงที่ขนาดพิกัดกำลังเท่าๆกัน และที่สำคัญคือ ไม่มีปัญหาที่ยุ่งยากเกี่ยวกับการบำรุงรักษาแปรงถ่านและคอมมิวเตเตอร์ ดังนั้นจึงมีการพัฒนาการควบคุมความเร็วมอเตอร์เหนี่ยวนำให้มีเสถียรภาพและประสิทธิภาพสูง ตลอดจนราคาให้ต่ำที่สุด เพื่อให้โรงงานเปลี่ยนมาใช้มอเตอร์เหนี่ยวนำที่สามารถปรับความเร็วได้กันมากขึ้น โดยในโครงงานนี้จะกล่าวถึงการควบคุมความเร็วของมอเตอร์เหนี่ยวนำด้วยการเปลี่ยนความถี่โดยใช้ไมโครคอนโทรลเลอร์ในการสร้างสัญญาณความถี่ที่ต้องการขึ้นมา(ในที่นี้จะควบคุมสัญญาณความถี่โดยใช้หลักการ modulate แบบ PWM controller เพราะมีข้อดีคือ มีสถานะภาพสูง และสามารถสร้างสัญญาณความถี่ต่างๆได้ตามต้องการ) โดยความถี่ที่ได้จากไมโครคอนโทรลเลอร์นี้จะป้อนสัญญาณรูปคลื่นสี่เหลี่ยม แต่มีขนาดเล็ก จึงต้องนำวงจรขับเกทมาขยายสัญญาณ เพื่อนำไปขับชุดอินเวอร์เตอร์ที่ประกอบด้วย mosfet 6 ตัวทำหน้าที่เป็นสวิตช์ ซึ่งชุดอินเวอร์เตอร์นี้จะทำหน้าที่เปลี่ยนแรงดันไฟฟ้ากระแสตรงเป็นแรงดันไฟฟ้ากระแสสลับที่มีความถี่ที่ต้องการ เพื่อนำมาใช้ในการขับมอเตอร์เหนี่ยวนำให้ได้ความเร็วที่ต้องการต่อไป และเพื่อป้องกันการทำงานของอินเวอร์เตอร์ที่อาจมีการทำงานพร้อมกันของอุปกรณ์สวิตช์ในกิ่งเดียวกัน ซึ่งทำให้วงจรอินเวอร์เตอร์เกิดการลัดวงจร และเกิดความเสียหาย จึงนำวงจร สร้าง dead time มาใช้ในโครงงาน สำหรับการควบคุมความเร็วของมอเตอร์เหนี่ยวนำโดยทั่วไปจะใช้การควบคุมการทำงาน 2 ย่าน คือ ที่ย่านความถี่ของอินเวอร์เตอร์ต่ำกว่าความถี่ที่กำหนด (base frequency) จะต้องควบคุมให้ V/f คงที่ เพื่อให้ฟลักซ์ในช่องอากาศมีค่าคงที่ ซึ่งจะส่งผลให้มอเตอร์มีแรงบิดคงที่ (constant torque) ส่วนอีกย่านหนึ่งคือ ที่ย่านความถี่ของอินเวอร์เตอร์สูงกว่าที่กำหนด จะควบคุมให้แรงดันเอาต์พุตของอินเวอร์เตอร์ ให้มีค่าเท่ากับพิกัดแรงดันมอเตอร์เหนี่ยวนำ ทำให้มอเตอร์มีกำลังคงที่ (constant power) เพื่อไม่ให้มอเตอร์เกิดโอเวอร์โหลด และไม่เกิดปัญหากับฉนวน ซึ่งอาจทำให้มอเตอร์เกิดความเสียหายได้

ในปริญญานิพนธ์ฉบับนี้ได้ศึกษาถึงการออกแบบระบบควบคุมการขับเคลื่อนมอเตอร์เหนี่ยวนำให้มีการทำงานในลักษณะพีคดับลิวเอ็ม ตลอดจนการสร้างสัญญาณพีคดับลิวเอ็มโดยใช้ไมโครคอนโทรลเลอร์ตระกูล MCS-51 โดยส่วนต่างๆ ที่ได้กล่าวมานี้จะแสดงถึงรายละเอียดในแต่ละเรื่องต่อไป ซึ่งสามารถแบ่งออกเป็นบทๆ ได้ดังนี้คือ

บทที่ 1 กล่าวถึงเนื้อหาโดยรวมในแต่ละบท วัตถุประสงค์ ขอบเขต และ แนวคิดในการศึกษา

บทที่ 2 กล่าวถึงทฤษฎีพื้นฐาน หลักการควบคุมความเร็วของมอเตอร์เหนี่ยวนำ และอินเวอร์เตอร์ชนิดต่างๆ รวมถึงทฤษฎีสเปซเวกเตอร์พีคดับลิวเอ็ม

บทที่ 3 กล่าวถึงวงจรกำลังและวงจรควบคุมที่ใช้ในการขับเคลื่อนมอเตอร์เหนี่ยวนำ

บทที่ 4 กล่าวถึงการทดลอง และผลการทดลองต่างๆ ของระบบขับเคลื่อนมอเตอร์

บทที่ 5 กล่าวถึงผลสรุปและวิจารณ์ผลการทดลอง

วัตถุประสงค์ของการศึกษา

1. ทำการสร้างและประกอบชุดทดสอบเพื่อทำการทดลองโดยใช้ ไมโครคอนโทรลเลอร์เพียง 1 ตัวในการสร้างสัญญาณพีคดับลิวเอ็ม เพื่อควบคุมความเร็วของมอเตอร์เหนี่ยวนำทั้งในย่าน แรงบิดคงที่ และ กำลังคงที่
2. เพื่อศึกษาเทคนิค Space Vector PWM-VSI เพื่อทำการปรับปรุงประสิทธิภาพของมอเตอร์ ให้มีค่าสูงขึ้นเมื่อเปรียบเทียบกับเทคนิค Sinusoidal PWM-VSI ในการควบคุมความเร็ว

แนวคิดที่นำไมโครคอนโทรลเลอร์มาใช้ในการควบคุมคือ

1. เนื่องจากใช้ไมโครคอนโทรลเลอร์เพียง 1 ตัว ในการสร้างสัญญาณเพื่อการควบคุมดังนั้นจึงเกิดความประหยัด และมีความกะทัดรัดในวงจรควบคุม
2. สามารถใช้ในการสร้างรูปคลื่นพีคดับลิวเอ็มได้โดยง่าย รวมถึงมีความคล่องตัวและยืดหยุ่นในการปรับเปลี่ยนหรือแก้ไขตัวโปรแกรมเพื่อให้ได้คุณลักษณะของรูปคลื่นพีคดับลิวเอ็มตามความต้องการ
3. มีความคล่องตัว สะดวก และเข้าใจได้ง่ายสำหรับ ผู้ใช้ เนื่องจากการควบคุมความเร็วมอเตอร์โดยระบบดิจิทัล

ขอบเขตของการศึกษา

1. ศึกษาเทคนิคการสร้างสัญญาณพีคดับลิวเอ็มโดยใช้ไมโครคอนโทรลเลอร์ตระกูล MCS-51 เบอร์ DS80C320
2. ศึกษาการทำงานของอินเวอร์เตอร์แบบ VSI โดยใช้เพาเวอร์มอสเฟต

บทที่ 2

ทฤษฎีพื้นฐานเกี่ยวกับการขับเคลื่อนมอเตอร์เหนี่ยวนำและอินเวอร์เตอร์

2.1 บทนำ

ในบทนี้จะกล่าวถึงทฤษฎีเกี่ยวกับมอเตอร์เหนี่ยวนำสามเฟส และการควบคุมความเร็วมอเตอร์เหนี่ยวนำด้วยการเปลี่ยนแรงดันและความถี่ โดยจะเน้นถึงการควบคุมความเร็วมอเตอร์โดยใช้อินเวอร์เตอร์ และได้กล่าวถึงคุณสมบัติของมอเตอร์เมื่อใช้อินเวอร์เตอร์ขับเคลื่อน

โดยปกติโรงงานอุตสาหกรรมโดยทั่วไปจะใช้มอเตอร์เหนี่ยวนำทั้งสิ้น เพราะมีโครงสร้างที่แข็งแรงทนทาน สามารถทำงานได้ที่อุณหภูมิสูง ราคาถูก และมีขนาดเล็กกว่าคีมอเตอร์เมื่อเปรียบเทียบกับอัตราเร็วและกำลังเท่ากัน นอกจากนี้ยังมีการพัฒนาทางด้านอิเล็กทรอนิกส์กำลังเพื่อมาทำการควบคุมความเร็วของมอเตอร์เหนี่ยวนำ โดยการใช้สแตติกอินเวอร์เตอร์ซึ่งจะมีประสิทธิภาพสูงและยังสามารถพัฒนาวิธีการควบคุมใหม่ๆ ได้เสมอ ถึงแม้ว่าเอซิมอเตอร์จะมีคุณสมบัติที่ดีหลายประการ แต่ราคาของอินเวอร์เตอร์และความยุ่งยากในการควบคุมเอซิมอเตอร์ทำให้การแพร่กระจายของระบบขับเคลื่อนปรับความเร็วได้ไม่เป็นที่แพร่หลายเท่าที่ควร แต่อย่างไรก็ตามการพัฒนาทางด้านอิเล็กทรอนิกส์จะทำให้ระบบขับเคลื่อนปรับความเร็วได้โดยใช้เอซิมอเตอร์มีราคาถูกลง และมีความเชื่อถือสูงขึ้นซึ่งจะทำให้ระบบขับเคลื่อนชนิดนี้เป็นที่นิยมต่อไปในอนาคต

2.2 ทฤษฎีเบื้องต้นของมอเตอร์เหนี่ยวนำ 3 เฟส

มอเตอร์เหนี่ยวนำ 3 เฟสมีส่วนประกอบที่สำคัญอยู่ 2 ส่วนคือ ส่วนอยู่กับที่(Stator) และส่วนหมุน (Rotor)

- สเตเตอร์มีหน้าที่ชักคลวคอาร์เมเจอร์ที่บรรจุอยู่ในสล๊อต
- โรเตอร์แบ่งออกเป็น 2 แบบ คือ

1. แบบกรงกระรอก (Squirrel cage rotor) แกนโรเตอร์ทำด้วยเหล็กแผ่นลามิเนตหยาบผิว ด้านนอกให้เป็นร่องโดยรอบ เรียกว่า สล๊อต ตรงกลางแผ่นจะเจาะรูสำหรับสอดเพลลา เมื่อนำแผ่นเหล่านี้อัดเข้าด้วยกันจะได้เป็นแกนโรเตอร์ นำแกนโรเตอร์ไปวางในพิมพ์เพื่อฉีดอลูมิเนียมเหลวเข้าไปจะได้อลูมิเนียมอัดแผ่นอยู่ในร่องสล๊อต และมีครีบยื่นออกไปสองข้างเพื่อใช้เป็นใบพัดระบายความร้อน

2. แบบขดลวดพันรอบโรเตอร์ (Wound rotor) โรเตอร์แบบนี้แตกต่างจากแบบกรงกระรอกคือมีขดลวดทองแดงพันรอบโรเตอร์ ส่วนปลายของขดลวดนี้จะต่อกับสลัปริ่งซึ่งมีแปรงถ่านอยู่ มีข้อจำกัดคือโรเตอร์ต้องมีจำนวนขั้วเท่ากับจำนวนขั้วที่เกิดจากสเตเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.1 หลักการทำงาน

ส่วนโรเตอร์จะทำหน้าที่รับพลังงานจากแหล่งจ่ายไฟโดยผ่านส่วนสเตเตอร์ โดยอาศัยหลักการเหนี่ยวนำจะทำให้เกิดสนามแม่เหล็กหมุนซึ่งจะไปเคลื่อนตัวตัดผ่านตัวนำที่ฝังอยู่ในโรเตอร์จะเกิดการเหนี่ยวนำ และเนื่องจากโรเตอร์ถูกลัดวงจรอยู่จึงเกิดแรงดันไฟฟ้าเหนี่ยวนำ และแรงบิดทำให้โรเตอร์หมุนไปในทิศทางเดียวกับสนามแม่เหล็กหมุน ซึ่งสนามแม่เหล็กนี้จะหมุนด้วยความเร็วซิงโครนัส (Synchronous speed) ตามสมการ

$$N_s = \frac{120f}{p} \quad (2.1)$$

โดยที่ N_s = ความเร็วซิงโครนัสของสนามแม่เหล็ก (rpm)

f = ความถี่ของแรงดันไฟฟ้าที่จ่ายให้ขดลวดสเตเตอร์ (Hz)

p = จำนวนขั้วแม่เหล็กของขดลวดสเตเตอร์

โดยขณะที่โรเตอร์อยู่กับที่จะมีการเหนี่ยวนำให้เกิดกระแสไหลในโรเตอร์ ซึ่งมีความถี่เดียวกันกับแหล่งจ่ายไฟ แต่ในขณะที่โรเตอร์มีความเร็วเท่ากับความเร็วซิงโครนัสของสนามแม่เหล็กจะไม่มีการเหนี่ยวนำขึ้นที่โรเตอร์ ดังนั้นจะไม่มีทอร์กเกิดขึ้นและขณะที่โรเตอร์มีความเร็ว N_r ใดๆ ที่มีความแตกต่างจากความเร็ว N_s จะทำให้เกิดความเหนี่ยวนำขึ้นบนโรเตอร์และทำให้เกิดทอร์ก ความแตกต่างสัมพัทธ์ของความเร็วทั้งสองนี้เรียกว่า สลิป (Slip)

$$S = \frac{N_s - N_r}{N_s} = \frac{\omega_s - \omega_r}{\omega_s} \quad (2.2)$$

โดยที่ ω_s คือ ความถี่เชิงมุมของสเตเตอร์ (Stator angular frequency)

ω_r คือ ความถี่เชิงมุมทางไฟฟ้าของโรเตอร์ (Rotor angular frequency)

S คือ Slip

เมื่อจ่ายแรงดันไฟฟ้าให้ขดลวดอาร์เมเจอร์ขณะโรเตอร์อยู่กับที่ ฟลักซ์แม่เหล็กของสนามแม่เหล็กหมุนจะกวาดผ่านขดลวดของโรเตอร์และสเตเตอร์ด้วยความเร็วสูงสุด (ความเร็วซิงโครส) แรงดันไฟฟ้าเหนี่ยวนำที่เกิดขึ้นในตัวนำนั้นจะมีค่าสูงสุด และขึ้นอยู่กับจำนวนรอบของขดลวดในโรเตอร์และสเตเตอร์ ดังนั้นความสัมพันธ์ของแรงดันไฟฟ้าเหนี่ยวนำทั้งสองส่วนนี้จึงมีลักษณะ

คล้ายกับหม้อแปลงไฟฟ้า ซึ่งมีค่าแรงดันไฟฟ้าเหนี่ยวนำในขดลวดปฐมภูมิและขดลวดทุติยภูมิซึ่งขึ้นอยู่กับจำนวนรอบของขดลวดทั้งสอง

ขณะโรเตอร์อยู่กับที่ ($N_r = 0$) ความถี่ของแรงดันไฟฟ้าเหนี่ยวนำในโรเตอร์จะเท่ากับ ความถี่ของสาย กรณีนี้อัตราสลิปเท่ากับ 1 และเมื่อโรเตอร์หมุนอัตราที่ฟลักแม่เหล็กกวาดผ่านตัวนำ จะช้าลงค่าสลิปจึงลดลงด้วย ในสภาพเช่นนี้แรงดันไฟฟ้าเหนี่ยวนำของโรเตอร์จะลดลงเป็นสัดส่วนกับค่าสลิป เขียนสมการได้ดังนี้

$$E_r = SE_2 \quad (2.3)$$

$$X_r = SX_2 \quad (2.4)$$

ในทำนองเดียวกันความถี่ของโรเตอร์จะเปลี่ยนแปลงตามค่าสลิป ดังนั้น

$$f_r = Sf \quad (2.5)$$

เมื่อ E_r = แรงดันไฟฟ้าเหนี่ยวนำของโรเตอร์ขณะทำงานปกติ

E_2 = แรงดันไฟฟ้าเหนี่ยวนำของโรเตอร์อยู่กับที่

X_r = ค่ารีแอคแตนซ์ต่อเฟสขณะโรเตอร์อยู่กับที่

f_r = ความถี่ของโรเตอร์

f = ความถี่ของแรงดันไฟฟ้าที่จ่ายให้มอเตอร์

การเปลี่ยนแปลงกำลังไฟฟ้าเป็นกำลังกลของมอเตอร์ไฟฟ้าจะเกิดขึ้นที่โรเตอร์ ในมอเตอร์เหนี่ยวนำกำลังอินพุตของโรเตอร์ไม่ได้เกิดจากการจ่ายไฟฟ้าให้กับโรเตอร์โดยตรง แต่เป็นการถ่ายทอดกำลังผ่านช่องว่างอากาศ (Air gap) ด้วยการเหนี่ยวนำทำให้เกิดแรงเคลื่อนไฟฟ้า และความถี่ขึ้นในโรเตอร์ ซึ่งค่าของแรงเคลื่อนไฟฟ้าเหนี่ยวนำต่อเฟสก็คือ $E_r = SE_2$ ถ้าเอาแรงเคลื่อนจำนวนนี้หารด้วยค่าอิมพีแดนซ์ต่อเฟสที่โรเตอร์ (Z_2) ก็จะได้กระแสโรเตอร์ต่อเฟส (I_2) ไหลอยู่ในโรเตอร์เมื่อมอเตอร์ทำงานอยู่ที่ค่าสลิปใดๆ ได้ดังนี้

$$\begin{aligned} I_2 &= \frac{SE_2}{Z_2} \\ &= \frac{SE_2}{\sqrt{(R_2^2 + jS^2X_2^2)}} \end{aligned} \quad (2.6)$$


จากสมการที่ 2.6 ใช้คำนวณหาค่ากระแสโรเตอร์ได้ทั้งขณะมอเตอร์เริ่มหมุน (Start) และเมื่อหมุนอยู่ที่ค่าสลิปใดๆ ก็ได้ โดยขณะเริ่มหมุนให้แทนค่าสลิป $S = 1$ ลงในสมการ 2.6 จะได้กระแสโรเตอร์ขณะมอเตอร์เริ่มหมุนดังนี้

$$I_2 = \frac{E_2}{\sqrt{(R_2^2 + jX_2^2)}} \quad (2.7)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.2 วงจรสมมูลของมอเตอร์เหนี่ยวนำ

เนื่องจากว่ามอเตอร์เหนี่ยวนำนี้อาศัยหลักการทำงานเช่นเดียวกับหม้อแปลงจะต่างกันก็ตรงที่มอเตอร์มีส่วนที่สอง(Secondary) เคลื่อนที่หรือหมุนได้ ดังนั้นจึงเขียนวงจรสมมูลได้เช่นเดียวกับหม้อแปลงแบบธรรมดา ดังภาพซึ่งเป็นวงจรสมมูลต่อเฟสของมอเตอร์เหนี่ยวนำ



รูปที่ 2.1 แสดงวงจรสมมูลต่อเฟสของมอเตอร์เหนี่ยวนำ

จากรูปที่ 2.1 เป็นวงจรสมมูลต่อเฟสของมอเตอร์เหนี่ยวนำประกอบด้วยพารามิเตอร์ต่างๆ ดังนี้

- X_m คือ ค่ารีแอกแตนซ์ที่เกิดจากสนามแม่เหล็ก
- X_1 คือ ค่ารีแอกแตนซ์รั่วไหลของขดลวดสเตเตอร์
- X_2 คือ ค่ารีแอกแตนซ์รั่วไหลของขดลวดโรเตอร์
- R_1 คือ ค่าความต้านทานของขดลวดสเตเตอร์
- R_2 คือ ค่าความต้านทานของขดลวดโรเตอร์
- R_c คือ ค่าความต้านทานของแกนเหล็ก
- I_c คือ กระแสไฟฟ้าที่ทำให้เกิดกำลังสูญเสียในแกนเหล็ก
- I_m คือ กระแสไฟฟ้าที่สร้างสนามแม่เหล็ก

จากรูปที่ 2.1 กระแส I_c ไหลในขดลวดสเตเตอร์เป็นกระแสส่วนที่ทำให้เกิดการสูญเสียในแกนเหล็ก(Core loss) และการสูญเสียในขดลวด(Copper loss) จะเปลี่ยนแปลงค่าน้อยมากไม่ว่าโหลดของมอเตอร์จะเปลี่ยนแปลงอย่างไรก็ตาม ดังนั้นถ้าย้ายวงจรขนานที่ I_c ไหลผ่านมาไว้ที่ต้นทางของวงจรสมมูลจะทำให้วิเคราะห์ทฤษฎีเกี่ยวกับมอเตอร์เหนี่ยวนำง่ายขึ้น โดยมีเหตุผลดังนี้คือ

1.การย้ายวงจรขนานที่กระแส I_c ไหลผ่านนี้จะทำให้ค่าที่ได้จากการคำนวณคลาดเคลื่อน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพียงเล็กน้อยเพราะ R_1 และ X_1 มีค่าต่ำมากเมื่อเทียบกับ X_m แต่จะได้วงจรสมมูลที่พิจารณาได้ง่าย

2. วงจรสมมูลของหม้อแปลงไฟฟ้าขณะไม่มีโหลดจะไม่คิดค่า I_0 ซึ่งเป็นส่วนประกอบเล็กๆ เมื่อเทียบกับกระแสไฟฟ้าที่พิกัด แต่ในกรณีของมอเตอร์เหนี่ยวนำทำเช่นนั้นไม่ได้ เพราะค่า I_0 มีค่าถึง 30%-50% ของกระแสไฟฟ้าที่พิกัด ทำให้แรงดันไฟฟ้าตกคร่อม X_m เป็นจำนวนมากจึงต้องคงค่า X_m ไว้ในวงจรสมมูล

วงจรสมมูลของหม้อแปลงไฟฟ้าสามารถย้ายด้านรวมกันได้ ถ้าทราบค่าอัตราส่วนระหว่างจำนวนรอบของขดลวดปฐมภูมิกับขดลวดทุติยภูมิวงจรสมมูล ในทำนองเดียวกันถ้าทราบค่าอัตราส่วนระหว่างจำนวนรอบของขดลวดที่สเตเตอร์กับโรเตอร์ (Turn ratio ; a) ก็จะย้ายค่าในวงจรสมมูลของขดลวดทั้งสองมารวมกันได้เช่นกัน

ในที่นี้ต้องการย้ายค่าของวงจรเทียบเคียงโรเตอร์มายังวงจรเทียบเคียงสเตเตอร์ซึ่งหาค่าต่างๆ ของวงจรสมมูลได้ดังนี้คือ

$$E'_2 = aE_2 = E_1 \quad (2.8)$$

เมื่อ E'_2 = แรงดันไฟฟ้าขณะโรเตอร์อยู่กับที่ที่ย้ายค่ามายังด้านสเตเตอร์

$$I'_2 = \frac{I_2}{a} \quad (2.9)$$

เมื่อ I'_2 = กระแสไฟฟ้าของโรเตอร์ที่ย้ายค่ามายังด้านสเตเตอร์

$$R'_2 = a^2 R_2 \quad (2.10)$$

$$X'_2 = a^2 X_2 \quad (2.11)$$


เมื่อ R'_2 = ความต้านทานของโรเตอร์ที่ย้ายค่ามายังด้านสเตเตอร์

X'_2 = รีแอกแตนซ์ของโรเตอร์ที่ย้ายค่ามายังด้านสเตเตอร์

จากรูปที่ 2.1 ค่าของ $\frac{R_2}{S}$ สามารถแยกเทอมออกได้ดังนี้คือ

$$\begin{aligned} \frac{R_2}{S} &= R_2 + \frac{R_2}{S} - R_2 \\ &= R_2 + R_2 \frac{(1-S)}{S} \end{aligned} \quad (2.12)$$

นำค่าที่ได้จากสมการที่ 2.8 ถึงสมการที่ 2.12 มาเขียนวงจรสมมูลของมอเตอร์เหนี่ยวนำจะได้ดังรูป



รูปที่ 2.2 วงจรสมมูลแบบไกล์เคิงของมอเตอร์เหนี่ยวนำ

จากรูปที่ 2.2 ส่วนโหลดความต้านทาน R'_L มีค่าเท่ากับ

$$R'_L = R'_2 \frac{(1-S)}{S} \quad (2.13)$$

เมื่อ R_2 คือค่าความต้านทานในวงจรโรเตอร์
 R_L คือโหลดทางกลของมอเตอร์

2.2.3 การวิเคราะห์วงจรสมมูล

กำลังขาเข้าของมอเตอร์ $P_m = 3V_1 I_1 \cos \theta \quad (2.14)$

กำลังสูญเสียที่ขดลวดสเตเตอร์ $P_s = 3I_1^2 R_1 \quad (2.15)$

กำลังไฟฟ้าที่ส่งผ่านช่องอากาศ (air gap) $P_g = \frac{3I_2'^2 R'_2}{S} \quad (2.16)$

กำลังสูญเสียที่ขดลวดโรเตอร์ $P_r = 3I_2'^2 R'_2 \quad (2.17)$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กำลังไฟฟ้าขาออก

$$P_o = P_g - P_r = \frac{3I_2'^2 R_2' (1-S)}{S} \quad (2.18)$$

กำลังที่เพลลา

$$P_{sh} = P_o - P_{fw} \quad (2.19)$$

P_{fw} คือ กำลังที่สูญเสียเนื่องจากแรงเสียดทานและกำลังลมต้าน

แรงบิดของมอเตอร์

$$T_s = \frac{P_o}{\omega_r} = \frac{3I_2'^2 R_2' (1-S)}{S(1-S)\omega_r} = \frac{3I_2'^2 R_2'}{S\omega_r} \quad (2.20)$$

ซึ่ง


$$\omega_s = \frac{2\pi N_s}{60} = \frac{2\pi \left(\frac{120f}{p} \right)}{60} = \frac{4\pi f}{p} \quad (2.21)$$

โดย p คือ จำนวนขั้วของมอเตอร์

เมื่อแทนสมการที่ 2.21 ในสมการที่ 2.20 จะได้

แรงบิดของมอเตอร์

$$T_s = \frac{3I_2'^2 R_2' p}{4\pi S} \quad (2.22)$$



รูปที่ 2.3 วงจรอย่างง่ายของมอเตอร์เหนี่ยวนำ

วงจรสมมูลที่อยู่ในรูปที่ 2.1 สามารถทำให้ง่ายขึ้นดังในรูปที่ 2.3 ซึ่งกระแส I_2' สามารถหาได้ดังนี้

$$I_2 = \frac{V_s}{\sqrt{\left(R_1 + \frac{R'_2}{S}\right)^2 + (X_1 + X'_2)^2}} \quad (2.23)$$

สามารถหาค่าสลิปที่ทอร์คสูงสุดได้จากสมการคิฟเฟอเรนเชียลได้

$$S_m = \frac{R'_2}{\sqrt{R_1^2 + (X_1 + X'_2)^2}} \quad (2.24)$$

เมื่อไม่คำนึงถึงผลของพารามิเตอร์ทางด้านสเตเตอร์คือ R_1 และ X_1 ซึ่งไม่มีผลต่อผลรวมของกำลังเอาต์พุตของมอเตอร์จะได้สมการดังต่อไปนี้

$$I_2 = \frac{V_s}{\sqrt{\left(\frac{R_2}{S}\right)^2 + (X'_2)^2}} = \frac{V_s S}{\sqrt{(R_2^2 + S^2 X_2'^2)}} \quad (2.25)$$

$$S_m = \frac{R'_2}{X'_2} \quad (2.26)$$

นำสมการที่ (2.25) และ (2.26) แทนในสมการที่ (2.22) จะได้ทอร์คสูงสุดคังสมการ

$$T_m = \frac{3pV_s^2}{8\pi f X'_2} \quad (2.27)$$

โดยที่ $\omega = 2\pi f$

$$X'_2 = 2\pi f L_2$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทำการแทนค่าต่างๆลงในสมการ 2.27 จะได้
$$T_m = \frac{3p(V_s / f)^2}{16\pi^2 L_2} \quad (2.28)$$

จะเห็นว่าทอร์กสูงสุดมีค่าคงที่ที่ต่อเมื่อ (V_s / f) หรือ ϕ มีค่าคงที่ เนื่องจากความสัมพันธ์ $V_s \approx E$ และจาก $E = k\phi f$ หรือ $E/f = k\phi$ นั้นเอง ทำให้ได้ว่าในการควบคุมความเร็วโดยให้ทอร์กคงที่สามารถทำได้โดยรักษาให้ E/f มีค่าคงที่นั่นเอง

2.3 วิธีการควบคุมความเร็วของมอเตอร์เหนี่ยวนำ


วิธีการควบคุมความเร็วรอบของอินดักชันมอเตอร์นี้ เมื่อพิจารณาสมการความเร็วของมอเตอร์สมการที่ (2.29) ซึ่งมาจากสมการที่ (2.1) และ (2.2)

$$N_r = (1 - S) \frac{(120f)}{p} \quad (2.29)$$


ดังนั้นการควบคุมความเร็วของมอเตอร์ทำได้โดยการควบคุมความถี่ของแหล่งจ่ายไฟฟ้า (f) สลิปของโรเตอร์ (S) และจำนวนขั้วของสเตเตอร์ (p) และวิธีการควบคุมที่เหมาะสมที่สุด คือการควบคุมความถี่ของแหล่งจ่ายไฟโดยใช้อินเวอร์เตอร์ เพราะจะทำให้การควบคุมมีการต่อเนื่องประสิทธิภาพของมอเตอร์สูง ในขณะที่การควบคุมความเร็วของอินดักชันมอเตอร์ โดยการเปลี่ยนจำนวนขั้วจะทำได้จำกัด ช่วงการเปลี่ยนความเร็วแคบและไม่ต่อเนื่องและใช้ได้กับอินดักชันมอเตอร์ที่ออกแบบไว้พิเศษเท่านั้น ส่วนการควบคุมความเร็วของมอเตอร์โดยการควบคุมสลิปได้ โดยการเปลี่ยนค่าสลิปทำให้มอเตอร์มีประสิทธิภาพต่ำลง เพราะประสิทธิภาพของมอเตอร์ขึ้นอยู่กับค่าสลิป

2.3.1 การควบคุมแรงดันของสเตเตอร์ (Stator Voltage Control)

การควบคุมแรงดันของสเตเตอร์นี้ ช่วงของความเร็วของมอเตอร์จะแคบและไม่เหมาะสมกับงานที่ต้องการทอร์กเริ่มต้นสูง สำหรับกราฟความสัมพันธ์ระหว่าง ทอร์ก-ความเร็ว อินดักชันมอเตอร์ที่ได้จากวิธีการควบคุมแรงดันขดสเตเตอร์นี้แสดงได้ตามรูปที่ 2.4 ซึ่งทอร์กจะเปลี่ยนตามแรงดันที่จ่ายให้กับขดสเตเตอร์ของมอเตอร์ และกราฟของทอร์ก-ความเร็วของโหลดนั้น แสดงในรูปที่ 2.4 เช่นกันลักษณะของทอร์ก โหลดนี้จะแปรโดยตรงกับความเร็วหรือสลิปที่ต้องการ



รูปที่ 2.4 แสดงกราฟความเร็ว-แรงบิด ของมอเตอร์เหนี่ยวนำและ โหลด



รูปที่ 2.5 แสดงวงจรกำลัง 3- ϕ โดยควบคุมแรงดัน (AC Power Controller)

การควบคุมความเร็วของอินดัคชันมอเตอร์ โดยการควบคุมแรงดันของสเตเตอร์จะใช้วิธีการควบคุมแบบควบคุมเฟสไลน์ (Phase Control) ซึ่งแสดงในรูปที่ 2.5 เป็นวิธีที่ทำได้ง่ายและมีราคาถูก แต่ระบบจะมีประสิทธิภาพต่ำ เนื่องจากเปอร์เซ็นต์ของกำลังการสูญเสียในโรเตอร์ของมอเตอร์จะเพิ่มขึ้นตามสลิป (S) นอกจากนี้แล้วกำลังสูญเสียในสเตเตอร์จะเพิ่มขึ้นด้วยเนื่องจากการเพิ่มขึ้นของกระแสในสเตเตอร์ เมื่อสลิปเพิ่มขึ้นประสิทธิภาพของมอเตอร์รวมทั้งทอร์คจะลดลงมาก โดยเฉพาะที่ความเร็วต่ำๆ เนื่องจากมอเตอร์ต้องทำงานที่สลิปค่าสูง นอกจากนี้วิธีควบคุมเฟสของไฟไลน์นี้จะทำให้เกิดฮาร์โมนิกส์ขึ้นทั้งในเอซีไลน์และมอเตอร์เอง ทำให้เกิดการสูญเสียเพิ่มขึ้นอีก ทั้งเพาเวอร์แฟคเตอร์ของระบบก็จะลดลงตามความเร็วของมอเตอร์ด้วย

จากข้อเสียที่ได้กล่าวมาแล้วทำให้การใช้งานของระบบควบคุมความเร็วโดยใช้การควบคุมแรงดันของขดสเตเตอร์ถูกจำกัดอยู่เฉพาะในระบบที่มีขนาดเล็กและขนาดกลาง ซึ่งต้องการราคาถูก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มากกว่าจะสนใจเรื่องประสิทธิภาพและเพาเวอร์แฟคเตอร์ โดยทั่วไปจะใช้กับโหลดที่ต้องการทอร์คสตาร์ทต่ำ เช่น ปั๊ม หรือพัดลม ซึ่งมีทอร์คเพิ่มตามความเร็วกำลังสอง และลักษณะของทอร์ค-ความเร็ว ดังกล่าวนี้อาจทำให้ระบบรวบรวมแรงดันของสเตเตอร์มีเสถียรภาพมากขึ้นด้วย

2.3.2 การควบคุมสลลิปเพาเวอร์ (Slip Power)

การควบคุมความเร็วของอินดักชันมอเตอร์โดยการควบคุมสลลิปของโรเตอร์นั้นนอกจากจะทำได้โดยการควบคุมกำลังในโรเตอร์ของอินดักชันมอเตอร์ ซึ่งจะได้จากสมการที่แสดงความสัมพันธ์ระหว่างกำลังออก (P_{mech}) และกำลังสูญเสียในโรเตอร์ (P_l) กับกำลังที่ส่งผ่านจากสเตเตอร์ไปยังโรเตอร์ (air-gap power, P_g) ดังนี้

$$P_{mech} = (1 - S)P_g \quad (2.30)$$

$$P_l = SP_g \quad (2.31)$$


$$\frac{P_l}{P_{mech}} = \frac{S}{(1 - S)} \quad (2.32)$$

จากสมการเหล่านี้จะเห็นว่า ถ้าสามารถควบคุมอัตราส่วนระหว่างกำลังสูญเสียในโรเตอร์กับกำลังออกของมอเตอร์ก็สามารถควบคุมสลลิปของโรเตอร์ได้ เช่น ในกรณีของอินดักชันมอเตอร์แบบขดลวดพัน (Wound Rotor Induction Motor) ควบคุมสลลิปของโรเตอร์โดยการปรับค่าของความต้านทานที่ต่อเข้ากับวงจรของโรเตอร์ การควบคุมความเร็วโดยวิธีนี้ถึงแม้จะทำได้ง่าย แต่จะมีข้อเสียในแง่ประสิทธิภาพของระบบโดยเฉพาะที่ความเร็วต่ำๆ หรือที่สลลิปสูงๆ ดังจะเห็นได้จากค่าของอัตราส่วนของโรเตอร์เพาเวอร์ (Rotor Power Ratio) ซึ่งเป็นอัตราส่วนของกำลังออก (P_{mech}) กับกำลังเข้าของโรเตอร์ (P_g) ตามสมการที่ (2.33)

$$\text{Rotor power ratio} = \frac{P_{mech}}{P_g} = (1 - S) \quad (2.33)$$

การที่ประสิทธิภาพของมอเตอร์มีค่าต่ำในย่านความเร็วต่ำ เนื่องจาก P_l เพิ่มขึ้นตามสลลิปอย่างไรก็ตามประสิทธิภาพของอินดักชันมอเตอร์ที่ควบคุมความเร็วด้วยการควบคุมสลลิปเพาเวอร์นั้นสามารถปรับปรุงให้ดีขึ้นได้ โดยจะเห็นว่าจากหลักการเดิมการปรับสลลิปจะทำให้เกิดความสูญเสียในรูปความร้อนสูง จึงเปลี่ยนมาเป็นการควบคุมด้านทานของโรเตอร์ แต่จะทำให้เกิดความสูญเสียในรูปความร้อนสูง จึงเปลี่ยนมาเป็นการควบคุมเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สลิปแบบป้อนกลับพลังงานแทน (slip energy-recovery) ดังรูปที่ 2.6




รูปที่ 2.6 แสดงวงจรการควบคุมความเร็วแบบป้อนกลับพลังงาน

โดยสามารถส่งกำลังจากโรเตอร์กลับเข้าสายส่ง โดยการควบคุมแรงดันทางด้านเอาต์พุตของอินเวอร์เตอร์ โดยการปรับมุมทริกให้ให้ทริสเตอร์

2.3.3 การควบคุมด้วยการเปลี่ยนแรงดันและความถี่ (Variable Voltage, Variable Frequency) หรือ VVVF

เทคนิคที่เป็นที่รู้จักกันดี และเป็นเทคนิคที่เหมาะสมที่สุดสำหรับการขับเคลื่อนมอเตอร์เหนี่ยวนำ ซึ่งจะใช้อินเวอร์เตอร์ขับเคลื่อนเพื่อที่จะให้ได้แรงดันและความถี่ทางด้านเอาต์พุตเป็นไปตามที่ต้องการของหลักการควบคุมความเร็วรอบของมอเตอร์ แสดงในรูปที่ 2.7



รูปที่ 2.7 แสดงการเปลี่ยนแปลงของแรงดัน, แรงบิด และกระแสเตเตอร์กับความถี่


ชนิดมอเตอร์ที่ใช้จะต้องมีคุณสมบัติสลิปต่ำซึ่งจะเป็นการเพิ่มประสิทธิภาพ และความเร็ว มอเตอร์จะเปลี่ยนตามการเปลี่ยนความเร็วเชิงโคจรของสนามแม่เหล็กในแอร์แกปที่อยู่ระหว่าง ส่วนสเตเตอร์และโรเตอร์ ซึ่งการที่จะเปลี่ยนความเร็วเชิงโคจรสามารถทำได้โดยการแปรเปลี่ยน ความถี่ของอินเวอร์เตอร์ แต่การเพิ่มความเร็วของอินดักชันมอเตอร์ทำได้โดยการเพิ่มความถี่ของ แรงดันออกอินเวอร์เตอร์อย่างเดียวนี้ จะทำให้สนามแม่เหล็กในแอร์แกปของมอเตอร์ลดลงสามารถ สังเกตได้จากสมการ (2.34)

$$E = 4.44Nf\phi$$

$$\phi \propto E / f \quad (2.34)$$

จากสมการ 2.28 $T_m \propto (E / f)^2 \propto \phi^2 \quad (2.35)$

ซึ่งเมื่อแอมเพอร์ฟลักซ์ลดลงจะทำให้ทอร์กสูงสุดของมอเตอร์ลดลง แต่ในการที่จะรักษาสนามแม่เหล็กในแอมเพอร์และทอร์กสูงสุดให้คงที่ จำเป็นต้องเพิ่มแรงดันออกของอินเวอร์เตอร์ตามความถี่ด้วย นั่นคือ รักษาอัตราส่วนของแรงดันออก (V) ต่อความถี่ (f) หรือ V/f ให้คงที่ ทำให้ทอร์กสูงสุดคงที่นั่นเอง แต่การควบคุมให้อินคักชั่นมอเตอร์มีทอร์กสูงสุดคงที่ จะทำได้ในย่านความเร็วต่ำกว่าความเร็วกำหนด (Base Speed) ดังแสดงในรูปที่ 2.8



รูปที่ 2.8 แสดงกราฟทอร์ก-ความเร็วมอเตอร์เมื่อใช้วิธีควบคุมด้วยการเปลี่ยนแรงดัน และความถี่

ในย่านความถี่ต่ำๆ การรักษาในให้ V/f คงที่จะไม่เพียงพอที่จะทำให้ทอร์กสูงสุดมีค่าคงที่ ทั้งนี้เพราะที่ความถี่ต่ำๆ ค่าความต้านทานของสเตเตอร์จะมีค่าสูงขึ้น ทำให้มีแรงดันตกคร่อมสูงเป็นผลให้มีการสูญเสีย ดังนั้นจะต้องเพิ่มแรงดันที่จ่ายให้กับสเตเตอร์ของอินคักชั่นมอเตอร์เพื่อชดเชยแรงดันที่ตกคร่อมความต้านทานของสเตเตอร์ ทำให้การเปลี่ยนแปลงแรงดันกับความถี่เป็นไปตามเส้นทึบของกราฟรูปที่ 2.7 แทนการเปลี่ยนแปลงตามเส้นประ ซึ่งเป็นกราฟแรงดันต่อความถี่ (V/f) ที่มีค่าคงที่


ส่วนในย่านความถี่ที่สูงกว่าความถี่กำหนด (Base Speed) ไม่สามารถรักษาทอร์กได้คงที่เนื่องจากจะทำให้มอเตอร์โอเวอร์โหลด (overload) ซึ่งจะทำให้มอเตอร์เสียหายได้ ดังนั้นจึงรักษาแรงดันให้คงที่ที่กำหนด ซึ่งจะทำให้ทอร์กสูงสุดลดลงเนื่องจากการลดลงของสนามแม่เหล็กในแอร์แกปของอินดักชันมอเตอร์ดังแสดงในรูปที่ 2.7 การควบคุมความเร็วในย่านนี้กำลังออกสูงสุดของอินดักชันมอเตอร์จะมีค่าคงที่ ด้วยการลดความเข้มของสนามแม่เหล็กเรียกว่าเป็นการทำงานในย่านกำลังคงที่ (Constant Power region) หรือ (field weakening region) ดังในรูปที่ 2.7 เนื่องจากการควบคุมความเร็วของอินดักชันมอเตอร์ โดยวิธีนี้จะเป็นการแปรทั้งความถี่และแรงดัน (Variable Voltage, Variable Frequency Drive (VVVF)) การควบคุมความเร็วมอเตอร์โดยวิธีนี้ทำให้สามารถเร่งความเร็วจากศูนย์ไปสู่ความเร็วที่ต้องการ โดยมีทอร์กสูงสุดคงที่ได้

เนื่องจากแรงดันที่เอาต์พุตของอินเวอร์เตอร์ ที่ใช้ในการขับเคลื่อนมอเตอร์ไม่ได้เป็นรูปไซน์ ดังนั้นมอเตอร์จะได้รับแรงดันฮาร์โมนิกส์ ซึ่งจะทำให้เกิดสนามแม่เหล็กหมุนในแอร์แกปด้วยความเร็วที่สูงกว่าสนามแม่เหล็กเนื่องจากความถี่พื้นฐาน (Fundamental Frequency) มาก แต่แรงดันฮาร์โมนิกส์ของอินเวอร์เตอร์จะทำให้เกิดการสูญเสียในมอเตอร์มากขึ้น

2.4 อินเวอร์เตอร์เพื่อการขับเคลื่อนมอเตอร์เหนี่ยวนำ

อินเวอร์เตอร์ที่ใช้ในงานการควบคุมมอเตอร์เหนี่ยวนำจะต้องสามารถเปลี่ยนแปลงแรงดันและความถี่ ซึ่งจะทำหน้าที่เชื่อมโยงระหว่างระบบจ่ายไฟและมอเตอร์ ดังนั้นอินเวอร์เตอร์ที่ดีควรมีคุณสมบัติพื้นฐานที่สอดคล้องกับความต้องการของมอเตอร์ดังต่อไปนี้

1. สามารถที่จะปรับความถี่ได้เป็นสัดส่วนกับความเร็วรอบที่ต้องการ
2. สามารถปรับแรงดันเอาต์พุตเพื่อรักษาอัตราส่วนแรงดันต่อความถี่ (V/f) ให้คงที่ตลอดช่วงแรงบิดตามที่ตามต้องการ
3. สามารถจ่ายกระแสได้เต็มพิกัดที่ความถี่ใดๆ ซึ่งอยู่ในช่วงทอร์กคงที่ที่ต้องการ



รูปที่ 2.9 แสดงบล็อกไดอะแกรมของระบบอินเวอร์เตอร์เพื่อการขับเคลื่อนมอเตอร์เหนี่ยวนำ

ในรูปที่ 2.9 แสดงหลักการพื้นฐานซึ่งแหล่งจ่ายไฟเข้าเอชี่จะถูกเปลี่ยนเป็นแรงดันคี่ชี่ โดยการใส่เรกติไฟเออร์ที่สามารถควบคุมแรงดันได้ หรือควบคุมไม่ได้ก็ได้ (Controlled or Uncontrolled-Rectifier) และอินเวอร์เตอร์จะทำหน้าที่แปลงแรงดันไฟคี่ชี่ให้เป็นเอชี่ ที่สามารถเปลี่ยนแรงดันและความถี่ได้ โดยทั่วไประบบอินเวอร์เตอร์สามารถจำแนกออกตามชนิดของอินเวอร์เตอร์ได้เป็น 2 ประเภทคือ

1. อินเวอร์เตอร์แบบจ่ายแรงดัน (Voltage-Source Inverter : VSI)
2. อินเวอร์เตอร์แบบกระแส (Current-Source Inverter : CSI)

ในที่นี้จะกล่าวถึงเฉพาะอินเวอร์เตอร์แบบจ่ายแรงดันเท่านั้น


2.4.1 อินเวอร์เตอร์แบบจ่ายแรงดัน

โครงสร้างแรงดันคี่ชี่ลิงค์มีขนาดตัวเก็บประจุที่มีค่ามาก อาจกล่าวได้ว่าแรงดันอินพุทของอินเวอร์เตอร์มีค่าคงที่ ทำให้แรงดันเอาท์พุทของอินเวอร์เตอร์คงที่ไม่ขึ้นอยู่กับโหลด และโดยทั่วไปแบ่งออกเป็น 2 ชนิดด้วยกันคือ 6-Step อินเวอร์เตอร์ และ PWM อินเวอร์เตอร์ ข้อดีของโวลต์เทจซอร์สอินเวอร์เตอร์สามารถควบคุมแรงดันและความถี่ได้ง่าย ปรับความถี่ได้ในย่านกว้าง ส่วนข้อเสียก็มีปัญหาในเรื่องการลัดวงจรของอุปกรณ์สวิตซ์ซึ่งในกิ่งเดียวกันของอินเวอร์เตอร์ ในทางปฏิบัติใช้วงจรล๊อคเอาท์ที่มีการสร้างเดดไทม์ (Dead Time) เป็นส่วนช่วยในการป้องกัน

ในที่นี้จะขอกกล่าวเพียงชนิดพีคดับลิวเอม (PWM) อินเวอร์เตอร์เท่านั้น ทั้งนี้เพราะในการศึกษารุ่นนี้เป็นการสร้างอินเวอร์เตอร์บนพื้นฐานของพีคดับลิวเอม ซึ่งโดยทั่วไปจะไม่นิยมใช้อินเวอร์เตอร์ชนิด 6-Step ทั้งนี้เพราะมีข้อเสียมากกว่าชนิดพีคดับลิวเอม

พีคดับลิวเอมอินเวอร์เตอร์ (PWM Inverter)

โครงสร้างของพีคดับลิวเอมอินเวอร์เตอร์ในส่วนของแรงดันคี่ชี่ลิงค์สามารถใช้เรกติไฟเออร์ที่เป็นไดโอดทำให้แรงดันของคี่ชี่ลิงค์มีค่าคงที่ ซึ่งไม่อาจสามารถควบคุมแรงดันคี่ชี่ได้ และลดขนาด LC ฟิลเตอร์ให้เล็กลง ดังนั้นความถี่และแรงดันเอาท์พุทของแรงดันมูลฐาน สามารถควบคุมโดยใช้เทคนิคของพีคดับลิวเอมซึ่งอยู่ในส่วนของอินเวอร์เตอร์ เทคนิคพีคดับลิวเอมนี้จะให้แรงดันเอาท์พุทที่มีองค์ประกอบฮาร์โมนิกส์อันดับต่ำน้อยลง แต่จำนวนครั้งของการสวิตซ์ซึ่งสูงขึ้น ดังนั้นจึงมีปัญหาของการสูญเสียของการสวิตซ์ซึ่ง แต่จะใช้งานได้ดีในย่านความถี่ต่ำ ทำให้ทอร์คเริ่มต้นสูงและลดปัญหาการกระเพื่อมของทอร์ค




รูปที่ 2.10 แสดงวงจรกำลังของฟีดแบลลิเอ็มอินเวอร์เตอร์


2.4.2 อินเวอร์เตอร์แบบแหล่งจ่ายกระแส (Current Source Inverter)

วงจรกำลังของแหล่งจ่ายกระแส (Current Source) อินเวอร์เตอร์แสดงในรูปที่ 2.11 จะประกอบด้วยไทรสเตอร์เรกติฟายเออร์ที่สามารถควบคุมได้ โดยการควบคุมเฟสของเอซีไลน์และยังมีอินดักเตอร์ขนาดใหญ่ต่ออนุกรมอยู่ แต่ไม่มีตัวเก็บประจุต่อขนานอยู่ด้วย เพื่อสร้างแหล่งจ่ายกระแสให้กับอินเวอร์เตอร์ ซึ่งเป็นข้อแตกต่างของโครงสร้างทางวงจรจากโวลต์เดจเซอร์สอินเวอร์เตอร์ และในส่วนของอินเวอร์เตอร์จะมีไทรสเตอร์เพื่อทำหน้าที่ควบคุมกระแสที่สามารถเปลี่ยนความถี่ได้เพื่อจ่ายให้กับแมชชีน รูปร่างของกระแสที่จ่ายออกทางด้านเอาต์พุตจะขึ้นอยู่กับแพทเทิร์นของการควบคุมที่อินเวอร์เตอร์ ซึ่งอาจจะเป็น 6 สแต๊ป หรือ ฟีดแบลลิเอ็มก็ได้แต่ลักษณะของแรงดันเอาต์พุตจะมีรูปร่างเข้าใกล้รูปไซน์ (ซึ่งเป็นข้อแตกต่างจากโวลต์เดจเซอร์สในเรื่องของรูปคลื่น) นอกจากนี้ แรงดันทางด้านเอาต์พุตจะยังเกิดสไปค์ เนื่องจากการคอมมิวเตตดังแสดงในรูปที่ 2.12

ถึงแม้ว่าจะมีข้อดีมากมายดังที่ได้กล่าวมาแล้วสำหรับอินเวอร์เตอร์ฟีดแบลลิเอ็ม (Current fed inverter) แต่ก็ยังมีข้อจำกัดอีกมากคือ ช่วงความถี่ของอินเวอร์เตอร์ที่สามารถปรับค่าได้ค่อนข้างต่ำ และไม่สามารถทำงานได้ในสถานะไร้โหลด ซึ่งต้องมีกระแสไหลค่าน้อยที่สุดที่จะทำให้มีการคอมมิวเตตในอินเวอร์เตอร์ได้และนอกจากนี้ขนาดคิซีลิงค์อินดักเตอร์และตัวเก็บประจุของการคอมมิวเตตจะใหญ่ ทำให้อินเวอร์เตอร์แบบนี้ค่อนข้างมีราคาแพง การตอบสนองของไครฟ์ค่อนข้างช้าและมีแนวโน้มที่จะมีปัญหาของการมีเสถียรภาพที่โหลดต่ำ




รูปที่ 2.11 แสดงวงจรกำลังของอินเวอร์เตอร์แบบแหล่งจ่ายกระแส



รูปที่ 2.12 แสดงแรงดันและกระแสทางค่านเอาพุทของอินเวอร์เตอร์แบบแหล่งจ่ายกระแส

2.5 การแสดง Voltage Vector Rotation ในรูปทรงสามมิติ


การแสดง Voltage Vector Rotation ในรูปทรงสามมิติ ซึ่งเป็นเทคนิคที่ใช้ในการกำหนด Switching sequences ใช้ใน Voltage Source Inverter เทคนิคนี้ให้ความสะดวกในการใช้กำหนด จังหวะการสวิตช์ ซึ่งเป็นไปตามนิยามของการหมุนแสดงได้ดังตัวอย่างต่อไปนี้



รูปที่ 2.13 แสดงโครงสร้างพื้นฐานของ 3 เฟสบริดจ์อินเวอร์เตอร์

	S1	S2	S3
(1)	0	0	0
(2)	0	0	1
(3)	0	1	1
(4)	0	1	0
(5)	1	1	0
(6)	1	0	0
(7)	1	0	1
(8)	1	1	1

รูปที่ 2.14 แสดงสถานะ 8 สถานะของสวิตช์



รูปที่ 2.15 สถานะการสวิตช์ของอินเวอร์เตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 2.13 จะเห็นว่าอินเวอร์เตอร์มี 3 สวิตช์ คือ S1 , S2 และ S3 และแต่ละสวิตช์อยู่ที่ขั้วบวกหรือขั้วลบ ถ้าอยู่ที่ขั้วบวก (ON) เราให้สถานะนั้นเป็น 1 และขั้วลบ (OFF) เราให้สถานะนั้นเป็น 0 ดังนั้นเราจึงมีสถานะแตกต่างกัน 8 สถานะ ดังรูปที่ 2.14

การรวมกันทั้ง 8 สถานะนี้ สถานะแรกกับสถานะสุดท้าย เราจะไม่ให้กระแสไหลเข้าสู่มอเตอร์ ดังนั้นทั้ง 3 ขั้ว คือ U , V , W อยู่ในสถานะขั้ว Voltage เดียวกัน (GND หรือ E) จึงทำให้ผลรวมของ Voltage กลายเป็น 0 ส่วน 6 สถานะการสวิตช์ ที่เหลือที่แสดงในตารางสามารถจ่าย Voltage เข้าสู่ขั้วของมอเตอร์ ดังแสดงในรูปที่ 2.15

ต่อไปเราจะพิจารณาวิธีการใช้ Voltage Vector Rotation


จากรูปที่ 2.14 เราใช้แกน 3 มิติ คือ U , V และ W สำหรับสถานะการสวิตช์ S1 , S2 และ S3 ตามลำดับ ดังแสดงในรูปที่ 2.15



รูปที่ 2.16 (a) Binary states ของอุปกรณ์สวิตช์ที่แสดงในแกน 3 มิติ

(b) แสดงการมองจากเส้นประเป็นรูป 6 เหลี่ยม โดยการค่อ (000) และ (111) ในรูป (a)

ช่วงการสวิตช์ที่แตกต่างกัน 8 สภาวะ ถูก plot ในโคออดิเนต (000) และ (111) แสดงด้วยวงกลมขาว และส่วนที่เหลือทั้ง 6 โคออดิเนตแสดงด้วยวงกลมดำ จุดนี้คือจุดยอดของลูกบาศก์ซึ่งมีขนาดความยาว 1 หน่วย ถ้าทิศทางการมองลูกบาศก์เป็นดังเส้นประที่แสดง ในรูป 2.16 (a) ภาพที่ปรากฏออกมาจะเป็นรูป 6 เหลี่ยมตามรูป 2.16 (b) โดยมีโคออดิเนต (000) และ (111) วางซ้อนกันอยู่




รูปที่ 2.17 Voltage vector rotation in the 180° degree conduction-type inverter

จากรูปที่ 2.17 ลูกศรที่เกิดจากการเชื่อมต่อจุดยอดทั้ง 6 ด้วยจุดศูนย์กลาง แต่ที่จริงก็คือเวกเตอร์ของสนามแม่เหล็กดังแสดงในรูป 2.18 โดยในที่นี้จะเรียกว่าเวกเตอร์โวลเตจซึ่งมีลำดับการสวิตช์คือ (001)-(011)-(010)-(110)-(100)-(101)-(001) ถ้าต้องการให้โรเตอร์หมุนกลับทิศก็ทำได้โดยการกลับลำดับการสวิตช์ ซึ่งสามารถเริ่มต้น ณ สภาวะใดก็ได้

ในรูปที่ 2.18 แสดงความสัมพันธ์ระหว่างสภาวะการสวิตช์ (Mechanical switch), Mosfet switching และทิศทางที่ขั้วเมื่อเวกเตอร์โวลเตจหมุนในทิศทางตามเข็มนาฬิกาจากสภาวะ (001)

Sequence		001	011	010	110	100	101	001	011	010	110	100
Switches	S1	/	/	/	\	\	\	/	/	/	\	\
	S2	/	\	\	\	/	/	/	\	\	\	/
	S3	\	\	/	/	/	\	\	\	/	/	/
Transistors states	Tr1											
	Tr2											
	Tr3											
	Tr4											
	Tr5											
	Tr6											
Terminal voltages	U	0	0	0	E	E	E	0	0	0	E	E
	V	0	E	E	E	0	0	0	E	E	E	0
	W	E	E	0	0	0	E	E	E	0	0	0



รูปที่ 2.18 ความสัมพันธ์ระหว่าง Voltage waveform และ Voltage vector codes
ใน inverter 180 องศา

2.6 Space Vector PWM (SVPWM)


SVPWM แตกต่างจาก SMPWM คือ สเปซเวกเตอร์จะแสดงค่าของแรงดันในระนาบของ α และ β (รูปที่ 2.19) ซึ่งองค์ประกอบของ α และ β จะหาได้โดยใช้ park transform โดยที่แรงดัน 3 เฟสที่ป้อนให้กับ IM จะถูกกำหนดโดย $\bar{U}$ และสถานะการสวิตช์ที่แสดงในรูปที่ 2.20 $\bar{U}$ จะถูกกำหนดให้คงที่ในทุกคาบเวลาการสวิตช์ เพราะ เวกเตอร์ $\bar{U}$ จะกำหนดกระแสและแรงบิดของ IM ซึ่งความแตกต่างของแรงดันเวกเตอร์ $\bar{U}$ และค่าแรงดันจริง $\bar{U}$ จะเป็นสาเหตุของการเกิดฮาร์โมนิกส์ คุณภาพของ PWM นั้นจะขึ้นอยู่กับ การเปลี่ยนแปลงของกระแสหลัก ดังนั้นจึงต้องมีความถี่ในการสวิตช์สูงพอ และ PWM ที่ดีจะต้องมีการเปลี่ยนแปลงของกระแสต่ำและช่วงเวลาในไซเคิลสั้น เมื่อพิจารณาสถานะสวิตช์ในรูปที่ 2.20 จะเริ่มจากสถานะการสวิตช์ที่เป็นศูนย์ (สถานะที่(7)) และสิ้นสุดที่สถานะสวิตช์ที่เป็นศูนย์เช่นกัน (สถานะที่(8))

พิจารณาเวกเตอร์อ้างอิงในเซกเตอร์ I สถานะการสวิตช์จะเป็น...81272182721... ดังนั้นแรงดันในแต่ละสถานะการสวิตช์จะเป็น


$$\int_0^{T_s} \bar{U}_{ref} dt = \int_0^{T_2} \bar{U} dt = \int_0^{T_1} \bar{U}_{(1)} dt + \int_0^{T_1+T_2} \bar{U}_{(2)} dt + \int_{T_1+T_2}^{T_s} \bar{U}_{(s)} dt \quad (2.36)$$

จากรูปที่ 7 สมมติให้ $\bar{U}_{ref}$ มีค่าคงที่ทุกช่วงสถานะการสวิตช์ $\bar{U}_{(1)}$ และ $\bar{U}_{(2)}$ มีค่าคงที่ ส่วน $\bar{U}_{(s)} = 0$ จะได้


$$\bar{U}_{(1)} \cdot T_1 + \bar{U}_{(2)} \cdot T_2 = \bar{U}_{ref} \cdot T_s \quad (2.37)$$



รูปที่ 2.19 สถานะแรงดันเอทท์ทุกของสเปซเวกเตอร์



รูปที่ 2.20 สถานะสวิตช์ของ VSI



รูปที่ 2.21 การหาช่วงเวลาสวิตช์

พิจารณาสเปซเวกเตอร์ใน Rectangular coordinate จะได้

$$T_1 \cdot \sqrt{\frac{2}{3}} U_d \cdot \begin{bmatrix} 1 \\ 0 \end{bmatrix} + T_2 \cdot \sqrt{\frac{2}{3}} U_d \cdot \begin{bmatrix} \cos 60^\circ \\ \sin 60^\circ \end{bmatrix} = T_s \cdot \sqrt{\frac{2}{3}} U_d \cdot a \cdot \begin{bmatrix} \cos \gamma \\ \sin \gamma \end{bmatrix} \quad (2.38)$$


$$0 \leq \gamma \leq 60^\circ, \quad a = \frac{|\vec{U}_{ref}|}{\sqrt{\frac{2}{3}} U_d} \quad (2.39)$$

$$\text{ดังนั้น } T_1 = T_s \cdot a \cdot \frac{\sin(60^\circ - \gamma)}{\sin 60^\circ} \quad (2.40)$$


$$T_2 = T_s \cdot a \cdot \frac{\sin \gamma}{\sin 60^\circ} \quad (2.41)$$

$$T_7 = T_8 = \frac{T_0}{2} = \frac{T_s - T_2 - T_1}{2} \quad (2.42)$$


สำหรับเซกเตอร์ II ถึง VI ใช้หลักการเดียวกับเซกเตอร์ I จากผลของสมการ (2.40), (2.41) และ (2.42) แสดงค่าจริงในรูปที่ 2.22




รูปที่ 2.22 สถานะของการสวิตช์แบบ SVPWM ในเซกเตอร์ I




รูปที่ 2.23 ความสัมพันธ์ระหว่าง %THD และ m



รูปที่ 2.24 ความสัมพันธ์ระหว่างประสิทธิภาพกับ m



รูปที่ 2.25 การเปลี่ยนแปลงของกระแสและแรงดันของ SVPWM



รูปที่ 2.26 การเปลี่ยนแปลงของกระแสและแรงดันของ SMPWM

จากรูปที่ 2.23 เมื่อ m เปลี่ยนแปลงตั้งแต่ 0-0.4 %THD จะไม่แตกต่างกันเมื่อค่า m สูงขึ้น SVPWM จะมี %THD น้อยกว่า SMPWM และ m ในช่วง 0.55-0.75 จะทำให้ %THD ของทั้งคู่ลดต่ำลง ซึ่งจะเห็นว่า SMPWM และ SVPWM นั้นค่า m ที่เหมาะสมนั้นจะประมาณ 0.8-0.9 ซึ่งจะสอดคล้องกับรูปที่ 2.24 สำหรับรูปที่ 2.25 และ 2.26 แสดงความสัมพันธ์ระหว่างกระแสและแรงดันไลน์ของ SVPWM และ SMPWM ตามลำดับ

การกำเนิดสัญญาณ PWM นั้น SVPWM จะมีกระแสฮาร์โมนิกต่ำกว่า SMPWM เมื่อค่า m สูงขึ้น และในย่านของ over modulation (1-1.15) SMPWM จะมี %THD สูงมากเมื่อเปรียบเทียบกับ SVPWM อย่างไรก็ตามการใช้ Direct Digital Technique นั้นมีข้อจำกัดในย่านของ over modulation เมื่อเวกเตอร์แรงดันอ้างอิงอยู่นอกพื้นที่หกเหลี่ยม ($v_7 + v_8 \leq 0$) ซึ่งจะไม่สามารถหาเวกเตอร์แรงดันที่เหมาะสมได้


บทที่ 3

การสร้างส่วนประกอบต่าง ๆ

3.1 ส่วนประกอบโดยรวม

ในบทนี้จะกล่าวถึงการออกแบบส่วนต่างๆ ที่ใช้ในการขับเคลื่อนมอเตอร์เหนี่ยวนำ ซึ่งรายละเอียดของวงจรในแต่ละส่วนของระบบ จะได้กล่าวต่อไป โดยวงจรรวมทั้งหมดแสดงไว้ดังรูปที่

3.1




รูปที่ 3.1 แสดงวงจรทั้งหมดของชุดขับเคลื่อนมอเตอร์เหนี่ยวนำ 3 เฟส

จากรูปที่ 3.1 เป็นส่วนประกอบและวงจรต่างๆ ของโครงงานนี้ ซึ่งประกอบด้วยส่วนที่สำคัญดังนี้

1. ระบบแหล่งจ่ายไฟตรงแบบเรกติฟเคเตอร์
2. วงจรแปลงไฟกระแสสลับ 1 เฟส เป็นไฟกระแสตรง (1- ϕ Diode Bridge Rectifier)
3. วงจรขับเกทของเพาเวอร์มอสเฟต
4. อินเวอร์เตอร์ 3 เฟส ที่ใช้เพาเวอร์มอสเฟตเป็นอุปกรณ์สวิตชิง
5. หน่วยประมวลผลซีพียู ของไมโครคอนโทรลเลอร์ เบอร์ DS80C320
6. วงจรหน่วงเวลา (Dead Time)

3.2 วงจรบริดจ์เรกติฟายด์

วงจรบริดจ์เรกติฟายด์ เป็นวงจรที่ใช้สำหรับแปลงสัญญาณไฟกระแสสลับ 1 เฟส ให้เป็นสัญญาณไฟตรง ซึ่งสัญญาณนี้จะนำไปผ่านวงจรกรองกระแสเพื่อให้สัญญาณเรียบขึ้น และนำสัญญาณไฟตรงที่ได้นี้ไปเป็นไฟเลี้ยงให้ส่วนของวงจรกำลังอินเวอร์เตอร์ ซึ่งควบคุมโดยสัญญาณทริกที่ขาเกตของมอสเฟต วงจรบริดจ์เรกติฟายด์ สามารถแสดงได้ดังรูปที่ 3.2



รูปที่ 3.2 แสดงวงจรบริดจ์เรกติฟายด์ 1 เฟส

3.3 วงจรขับเกต (Gate Drive Circuit)


วงจรขับเกตที่ใช้จะใช้ในการขับให้เพาเวอร์สวิตชิงในวงจรกำลัง 3 เฟสอินเวอร์เตอร์ ซึ่งทั้งหมดจะใช้ 6 ชุดโดยปกติแล้ววงจรขับเกตจะต้องจ่ายแรงดันได้เพียงพอ แรงดันเกตนี้อาจจะต้องมากเพียงพอที่จะทำให้เพาเวอร์สวิตชิงทำงานได้ โดยแรงดันที่ทำให้มอสเฟตทำงานแน่นอนจะอยู่ในย่าน 12-20 volt ในรูปที่ 3.3 จะแสดงลักษณะของแรงดันเกตที่จะทำให้การทำงานเหมาะสมสำหรับความเร็วของการสวิตชิงที่ต้องการ ดังนั้นในการออกแบบวงจรขับเกตจึงต้องคำนึงถึงกระแสเกตอย่างเหมาะสม โดยวงจรขับเกตส่วนใหญ่ประกอบด้วย

1. ส่วนแยกกราวด์ระหว่างวงจรควบคุม และวงจรกำลัง เพื่อป้องกันการรบกวนและเป็นอันตรายจากไฟแรงดันสูงจากวงจรกำลังโดยใช้ฮอปโตคัปเปิล (opto couple) ในที่นี้ใช้ไอซีเบอร์ P521 และมีการต่อวงจรช่วยในลักษณะที่เพิ่มขีดความสามารถในด้านความเร็วและให้มีการเลื่อนเฟสระหว่างสัญญาณอินพุตและเอาต์พุตให้น้อยที่สุด


2. ส่วนของการให้มีแรงดันเป็นลบก็เพื่อเร่งการหยุดทำงานของมอสเฟตให้เร็วขึ้น

3.4 วงจรหน่วงเวลา (Dead time circuit)

เป็นวงจรที่ใช้แยกสัญญาณที่จะนำไปควบคุมมอเตอร์แต่ละตัวบน และตัวล่างในกิ่งเดียวกันของอินเวอร์เตอร์ซึ่งมีวงจรแสดงดังรูปที่ 3.5 โดยสัญญาณที่จะไปควบคุมมอเตอร์แต่ละตัวในกิ่งเดียวกันนั้นจะกลับเฟสซึ่งกันและกัน เพื่อให้มอเตอร์แต่ละตัวทำงานสลับกันไป ซึ่งสัญญาณที่ไปควบคุมมอเตอร์แต่ละตัวนั้นต้องมีการสร้างเดดไทม์(Dead time) เพื่อไม่ให้มอเตอร์ในกิ่งเดียวกันเกิดการช็อตทรู (Short through) โดยผ่านวงจรเดดไทม์แล้วจะได้สัญญาณดังแสดงในรูปที่ 3.6



รูปที่ 3.5 แสดง Dead time circuit



รูปที่ 3.6 แสดงสัญญาณเมื่อมีการสร้าง dead time

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5 วงจรกำลังอินเวอร์เตอร์ 3 เฟส

เนื่องจากวงจรขับเคลื่อนในโครงงานนี้สามารถใช้ในการขับอุปกรณ์ได้หลายชนิด คือ เพาเวอร์ทรานซิสเตอร์ (Power Transistor) ,เพาเวอร์มอสเฟต (Power MOSFETs) และ ไอจีบีที (IGBT ; Insulated-Gate Bipolar Transistor) ในโครงงานนี้เลือกใช้เพาเวอร์มอสเฟตมาเป็นอุปกรณ์ในการสวิตช์ ซึ่งจะกล่าวถึงโครงสร้างและข้อดี-ข้อเสียของอุปกรณ์ทั้งสามชนิด ดังต่อไปนี้

3.5.1 เพาเวอร์ทรานซิสเตอร์ (Power Transistor)

เพาเวอร์ทรานซิสเตอร์สามารถนำมาใช้เป็นอุปกรณ์ในการสวิตช์ได้ โดยนำมาต่อให้ทำงานในย่านอิ่มตัว(Saturation Region) โดยทำหน้าที่เหมือนกับสวิตช์เปิด-ปิด แต่สัญญาณที่นำมาขับขาเบส(Base)จะต้องมีซิกลอป เพื่อให้เพาเวอร์ทรานซิสเตอร์สามารถหยุดทำงานได้เร็วขึ้น และทำงานที่ความถี่สูงได้ และมีข้อดีอีกอย่างหนึ่งของเพาเวอร์ทรานซิสเตอร์คือไม่ต้องมีวงจรช่วยหยุดนำกระแส ทำให้การควบคุมไม่ยุ่งยาก เพียงแค่ควบคุมกระแสที่จ่ายแก่ขาเบสก็สามารถควบคุมการนำและหยุดนำกระแสของเพาเวอร์ทรานซิสเตอร์ได้ และนอกจากนี้ตัวมันยังมีฟรีวิลลิงไดโอดต่อขนานกับขาคอลเลคเตอร์(Collector) และขาอีมิเตอร์(Emitter) เพื่อให้ทางเดินของกระแสไหลอย่างต่อเนื่องเมื่อโหลดเป็นชนิดอินดักทีฟโหลด


3.5.2 เพาเวอร์มอสเฟต (Power MOSFETs)

เป็นอุปกรณ์ที่สามารถนำมาใช้เป็นอุปกรณ์สวิตช์ได้ ซึ่งตัวมันมีลักษณะเด่น คือ ขาเกต (Gate) จะถูกแยกออกจากขาซอส(Source) และขาเดรน(Drain) ดังนั้นจึงมีผลให้กระแสไหลไม่มากที่ขาเกต และมอสเฟตยังมีสวิตช์ไทม์(Switching Time) ดีกว่าทรานซิสเตอร์เมื่อเทียบกับขนาดเดียวกัน ส่วนผลตอบสนองของเวลา(Response Time)ในเบื้องต้นจะถูกกำหนดโดยคาปาซิแตนซ์ (Capacitance) ระหว่างขาเกตและขาซอส แม้ว่าในสภาวะเริ่มต้น(Stationary Condition)กระแสอินพุตจะมีเพียงกระแสรั่วไหลซึ่งน้อยมาก ส่วนกระแสซาร์จและดิสซาร์จจะไหลเนื่องจากการเทิร์นออน(Turning-on) และเทิร์นออฟ(Turning-off) ในช่วงเวลาที่แน่นอนจะมีผลกระทบต่อความเร็วในการสวิตช์

ข้อดี 1. เป็นอุปกรณ์ voltage control

2. switching สัญญาณความถี่ได้สูง

2. ส่วนของการควบคุม จะประกอบด้วย Op-Amp เบอร์ HA 17358 โดยในส่วนแรกทำหน้าที่เป็นวงจร Non-Inverting Amplifier เพื่อทำการขยายแรงดันที่ตกคร่อมตัวต้านทาน ซึ่งจะทำการขยายขึ้น 10 เท่า และส่วนที่ 2 จะทำหน้าที่เปรียบเทียบแรงดันโดยมีแรงดันอ้างอิงเท่ากับ 5 โวลต์ โดยมีหลักการทำงานคือ เมื่อมีแรงดันเปรียบเทียบมากกว่าแรงดันอ้างอิงก็จะทำการส่งสัญญาณแรงดันออกไปทำให้ relay ทำงานตัดวงจรออก แต่ถ้าแรงดันเปรียบเทียบมีค่ายังไม่ถึง แรงดันที่ใช้อ้างอิงก็จะไม่มีแรงดันเอาต์พุตออกไป โดยเมื่อมีแรงดันมา ON ทรานซิสเตอร์ก็จะทำให้ relay ทำงานโดยจะไปตัดไฟเลี้ยงส่วนวงจร lock out ทำให้ไม่มีสัญญาณไปยังส่วนอินเวอร์เตอร์และในที่นี้จะมีการทำ interlock ไว้ด้วยคือ ถ้าจะให้วงจรทำงานอีกครั้งต้องทำการกดสวิตช์ก่อนเพื่อให้หน้าสัมผัสของ relay กลับมาสู่สภาวะปกติ



รูปที่ 3.9 วงจรป้องกันกระแสเกิน


3.6.2 การป้องกันกระแสอินรัช (Inrush Current Protection)

เนื่องจากหลักการของอินดักชันมอเตอร์ที่ว่าในขณะที่สตาร์ทมอเตอร์กระแสที่เข้ามอเตอร์จะมีการกระชากสูงขึ้นอย่างทันที และจะลดลงเมื่อความเร็วของอินดักชันมอเตอร์เริ่มเข้าสู่ synchronous speed ซึ่งกระแสกระชากที่เกิดขึ้นจำเป็นที่จะต้องมีการป้องกันเพื่อมิให้เกิดความเสียหายกับมอเตอร์ โดยจะทำการป้องกันโดยให้ไมโครคอนโทรลเลอร์ส่ง pattern ของสัญญาณ PWM จากความถี่ต่ำออกมาแล้วทำการส่งสัญญาณความถี่สูงขึ้นออกมาเรื่อยๆจนถึงความเร็วที่ต้องการ

3.5 หน่วยประมวลผล CPU

ไมโครคอนโทรลเลอร์ที่ทำหน้าที่ส่งสัญญาณเอาต์พุตเป็นรูปคลื่นสัญญาณที่ดับบลิวเอ็มซึ่งมีขนาดของสัญญาณ +5 โวลต์ และ 0 โวลต์ ใช้เบอร์ DS80C320 ความถี่สัญญาณนาฬิกา 11.0592 MHz โดยข้อมูลของรูปแบบสวิตช์และรูปแบบเวลาจะถูกเก็บอยู่ในรอมภายนอก

ไมโครคอนโทรลเลอร์ที่ทำหน้าที่เป็นส่วนรับค่าและแสดงผลโดยใช้ คีย์บอร์ด และ แอลซีดี
 80C31 มีลักษณะการต่อวงจรเป็นไปดังรูปที่ 3.10



รูปที่ 3.10 การเชื่อมต่อของส่วนประมวลผล

การปรับความถี่ และการเปลี่ยนทิศทางการทำงานสามารถกระทำได้โดยตรงจากการกดปุ่มบน
 คีย์บอร์ด โดยความละเอียดที่สามารถปรับได้ช่วงละ 1 เฮิรตซ์ ระหว่าง 2 ถึง 100 เฮิรตซ์

ค่าเวลาของการสวิทช์จะได้อาจจากการคำนวณตามสมการที่ 2.39-2.41 เพื่อให้ได้ค่าความถี่ และ
 ค่า modulation index ตามจำนวนแวลเตอร์ที่ต้องการ โดยใช้โปรแกรมที่เขียนขึ้นจากภาษาเคลฟ
 ซึ่งผลที่ได้จะอยู่ในรูปแบบของ เฮกซะเดซิมาล ไฟล์ (Hexadecimal file) ค่า modulation index ดัง
 กล่าวจะแปรผันตาม ค่าโวลต์เดจ ในที่นี้ จะให้ค่า modulation index ที่ 220 โวลต์ , 50 เฮิรตซ์ เท่า
 กับ 1

รูปแบบของการสวิทช์จะอาศัยหลักการตามทฤษฎีของสเปซเวกเตอร์พีคบัลลิเอ็มซึ่งจะมีการ
 สวิทช์ของอินเวอร์เตอร์น้อยที่สุดเท่าที่เป็นไปได้ ดังรูปแสดงสภาวะการสวิทช์ รูปที่ 2.22 เพื่อลดผล
 ของความสูญเสียของสวิทช์ซึ่งในอุปกรณ์เซมิคอนดักเตอร์ดังได้แสดงไว้ในตารางที่ 3.1 โดยเทียบบิต
 ได้ดังรูปที่ 3.2

ในการสร้างรูปคลื่นพีคบัลลิเอ็มที่ได้จะเป็นแบบ asymmetric pwm กล่าวคือมีค่า sampling
 frequency เป็น 2 เท่า ของ switching frequency นอกจากนี้ยังเป็นแบบ synchronous pwm กล่าวคือ

ค่า modulation frequency (m_f) จะคงที่ในทุกๆ ค่าของ fundamental frequency โดยสามารถพิจารณาได้จากสมการดังนี้

$$m_f = \frac{N}{2} \quad (3.1)$$

$$m_f = \frac{f_s}{f_1} \quad (3.2)$$

เมื่อ N คือ จำนวนเวกเตอร์

f_s คือ switching frequency


f_1 คือ fundamental frequency

ในที่นี้เรากำหนดให้ $N = 30$ ดังนั้นได้ $m_f = 15$ คงที่ในทุกๆ ความถี่คือเมื่อ fundamental frequency เปลี่ยนไป ก็จะได้ switching frequency เปลี่ยนไปตามเช่นกัน

Sector	Vector	SWITCHING DATA				Sector	Vector	SWITCHING DATA			
I	1	15H	25H	29H	2AH	IV	16	2AH	1AH	16H	15H
	2	2AH	29H	25H	15H		17	15H	16H	1AH	2AH
	3	15H	25H	29H	2AH		18	2AH	1AH	16H	15H
	4	2AH	29H	25H	15H		19	15H	16H	1AH	2AH
	5	15H	25H	29H	2AH		20	2AH	1AH	16H	15H
II	6	2AH	29H	19H	15H	V	21	15H	16H	26H	2AH
	7	15H	19H	29H	2AH		22	2AH	26H	16H	15H
	8	2AH	29H	19H	15H		23	15H	16H	26H	2AH
	9	15H	19H	29H	2AH		24	2AH	26H	16H	15H
	10	2AH	29H	19H	15H		25	15H	16H	26H	2AH
III	11	2AH	19H	1AH	2AH	VI	26	2AH	26H	25H	15H
	12	15H	1AH	19H	15H		27	15H	25H	26H	2AH
	13	2AH	19H	1AH	2AH		28	2AH	26H	25H	15H
	14	15H	1AH	19H	15H		29	15H	25H	26H	2AH
	15	2AH	19H	1AH	2AH		30	2AH	26H	25H	15H

ตารางที่ 3.1 ข้อมูลรูปแบบการสวิตช์จำนวน 30 เวกเตอร์
ของอุปกรณ์สวิตช์ที่เก็บลงในรอมภายนอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่3.11 Flowchart แสดงการทำงานของโปรแกรมหลัก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง

4.1 การทดลองที่ 1

จุดประสงค์การทดลอง

เพื่อหาแนวโน้มการเปลี่ยนแปลงของ input voltage ของมอเตอร์ ณ ความถี่ต่างๆ กัน
ในสภาวะปกติ และ ในสภาวะที่มีการ boost voltage ณ ความถี่ต่ำ

วิธีการทดลอง

1. ปรับความเร็วมอเตอร์ซึ่งมีค่าตาม name plate ดังนี้
220 / 380 V , 4.5 / 2.8 A , 1.1 kW $\cos \phi = 0.86$, 2800 rpm , 50 Hz โดยต่อแบบ delta
2. วัดและบันทึกความเร็วของโรเตอร์ และค่า input voltage ของมอเตอร์ ทั้งในสภาวะ
ปกติ และ ในสภาวะที่มีการ boost voltage

โดยการ boost สามารถทำได้โดยเทียบค่า maximum torque (T_m) ที่ความถี่ต่างๆ ให้เท่ากับ T_m ณ ความถี่ 50 Hz ซึ่งเริ่ม boost ที่ความถี่ 30 Hz โดยใช้สูตรดังนี้

$$T_m = \frac{\frac{p|V_1|^2}{4\pi R}}{f_1 \left| 1 + \sqrt{1 + \left(\frac{X}{R_1} \right)^2} \right|} \quad (4.1)$$

โดยที่

p = จำนวน pole ของมอเตอร์

V_1 = fundamental voltage

f_1 = fundamental frequency

$\frac{X}{R_1} \approx 5$; สำหรับมอเตอร์ขนาดกลาง

มีข้อมูลการ boost ดังตาราง 4.1

frequency (Hz)	modulation index เดิม	maximum Torque (% Tmax ที่ 50 Hz)	modulation index ใหม่	% ในการ boost
13	0.26	60	0.34	30
12	0.24	57	0.32	33
11	0.22	53	0.3	36
10	0.2	51	0.28	40
9	0.18	47	0.26	44
8	0.16	43	0.24	50
7	0.14	38	0.23	64
6	0.12	34	0.21	75
5	0.1	29	0.19	90
4	0.08	23	0.17	112
3	0.06	18	0.14	133
2	0.04	12	0.12	200

ตารางที่ 4.1 แสดงค่า modulation index ใหม่หลังจากมีการ boost

ผลการทดลอง


frequency (Hz)	V,fund (V)	Vrms (V)	Speed (rpm)	power no-load (Watt)
2	8.25	54.3	115	48
5	20.63	87.4	296	89
10	34.55	123.8	596	119
15	88.52	151.1	895.5	136
20	107.63	174.3	1195	148
25	131.06	194.5	1497	154
30	143088	212.6	1795	160
35	165.95	229.4	2093	162
40	175.89	244.7	2394	172
45	198.37	261	2694	184
50	220.46	275	2997	199
60	220.67	276.6	3590	190
70	217.04	274	4178	195
80	215.25	272	4785	202
90	215.25	266	5370	235
100	199.33	260.8	5930	280

ตารางที่ 4.2 ผลการทดลองในสภาวะ no-load


frequency (Hz)	V,fund (V)	Vrms (V)	Speed (rpm)	Power no-load (watt)
2	22.32	89.4	116.7	479
5	37.41	111.4	297.3	477
7	46.87	124	415.9	446
10	58.39	140	596	356
13	70.68	155	776	307

ตารางที่ 4.3 ผลการทดลองในสภาวะ no-load ที่มีการ boost ในบางความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.1 กราฟ V/F เมื่อเส้นประแสดงผลขณะเมื่อมีการ boost



รูปที่ 4.2 กราฟแสดงส่วนขยายที่ช่วงความถี่ต่ำ จากรูปที่ 4.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปผลการทดลอง

จะเห็นจากผลการทดลองได้ว่า ที่ช่วงความถี่ 0-50 Hz ลักษณะของทั้ง โวลต์เตจ และ กำลังอินพุตจะมีแนวโน้มที่เพิ่มขึ้นเป็นสัดส่วนกับความถี่ สำหรับที่ความถี่ 50-100 Hz ลักษณะของโวลต์เตจและ กำลังอินพุต จะมีการเปลี่ยนแปลงค่อนข้างน้อยกว่าในช่วงแรก

เมื่อมีการ boost เกิดขึ้นที่ประมาณ 25% ของความถี่ที่พิกัดจะพบว่าแรงดัน ณ ความถี่ที่มีการ boost นั้นจะเพิ่มขึ้นจากเดิม



4.2 การทดลองที่ 2

จุดประสงค์การทดลอง

1. เพื่อหาแนวโน้มการเปลี่ยนแปลงของค่าสลิป และประสิทธิภาพของมอเตอร์เมื่อมีการใส่โหลดค่าต่างๆ

2. เพื่อศึกษาลักษณะของรูปคลื่นกระแส และแรงดันที่ความถี่ต่างๆเมื่อมีการใส่โหลด

วิธีการทดลอง

1. ปรับความเร็วมอเตอร์ซึ่งมีค่าตาม name plate ดังนี้

1 Hp, 4 Pole, 50 Hz, 220/380 Volt, 3.5/2.0 Amp, 1410 rpm โดยทำการต่อแบบ Delta

2. วัด และบันทึกความเร็วของโรเตอร์ ในขณะไม่มีโหลด, โหลด 0.34 Nm, โหลด 1.03 Nm และโหลด 1.72 Nm ตามลำดับที่ความถี่ต่างๆกัน

3. คำนวณหาค่าสลิปของค่าโหลดต่างๆในแต่ละความถี่ดังกล่าว

จากสูตร


$$s = \frac{N_s - N_r}{N_s} \quad (4.2)$$

$$eff = 1 - s \quad (4.3)$$

ผลการทดลอง

Freq.	no-load	load 0.34 Nm			load 1.03 Nm			load 1.72 Nm		
	rpm	rpm	slip (%)	eff (%)	rpm	slip (%)	eff (%)	rpm	slip (%)	eff (%)
2.00	59.50	52.30	12.83	87.17	46.40	22.67	77.33	39.00	35.00	65.00
5.00	149.80	142.20	5.20	94.80	135.80	9.47	90.53	128.80	14.13	85.87
10.00	299.50	290.00	3.33	96.67	281.20	6.27	93.73	270.70	9.77	90.23
20.00	599.70	582.10	2.98	97.02	564.40	5.93	94.07	544.30	9.28	90.72
30.00	900.00	883.10	1.88	98.12	866.50	3.72	96.28	849.50	5.61	94.39
40.00	1200.00	1183.00	1.42	98.58	1168.00	2.67	97.33	1150.00	4.17	95.83
50.00	1500.00	1484.00	1.07	98.93	1469.00	2.07	97.93	1452.00	3.20	96.80
60.00	1799.00	1776.00	1.33	98.67	1751.00	2.72	97.28	1721.00	4.39	95.61
70.00	2097.00	2063.00	1.76	98.24	2023.00	3.67	96.33	1973.00	6.05	93.95
80.00	2400.00	2352.00	2.00	98.00	2293.00	4.46	95.54	2205.00	8.13	91.88
90.00	2700.00	2630.00	2.59	97.41	2538.00	6.00	94.00	2370.00	12.22	87.78
100.00	2994.00	2895.00	3.50	96.50	2740.00	8.67	91.33	(ไม่มีผล)		

ตารางที่ 4.4 ค่าสลิปในแต่ละความถี่เมื่อมีการเปลี่ยนแปลงของโหลด



V

Volt/div = 200 V


Time/div = 2 ms

I

Volt/div = 1 V

Time/div = 2 ms


(a)



(b)

รูปที่ 4.4 a) และ b) รูปคลื่น โวลต์เตจ และกระแสที่ 30 Hz no-load

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



V

Volt/div = 200 V


Time/div = 2 ms

I

Volt/div = 1 V

Time/div = 2 ms


(a)



(b)

รูปที่ 4.5 a) และ b) รูปคลื่น โวลต์เตจ และกระแสที่ 30 Hz load 1.03 Nm

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



V

Volt/div = 200 V


time/div = 5 ms

I

Volt/div = 1 V

time/div = 5 ms


(a)



(b)

รูปที่ 4.6 a) และ b) รูปคลื่น โวลต์เตจ และกระแสที่ 50 Hz no-load

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



V

Volt/div = 200 V


time/div = 5 ms

I

Volt/div = 1 V

time/div = 5 ms


(a)



(b)

รูปที่ 4.7 a) และ b) รูปคลื่น โวลต์เตจ และกระแสที่ 50Hz load 1.03 Nm

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



V

Volt/div = 200 V


time/div = 10 ms

I

Volt/div = 1 V

time/div = 10 ms


(a)




(b)

รูปที่ 4.8 a) และ b) รูปคลื่น โวลต์เตจ และกระแสที่ 80 Hz no-load

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a)



(b)

รูปที่ 4.9 a) และ b) รูปคลื่นโวลต์เตจ และกระแสที่ 80Hz load 1.03 Nm

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปผลการทดลอง

1. ค่าสลิปที่เกิดขึ้นจะมีค่าสูงที่สุดที่ความถี่ต่ำที่สุด ซึ่งค่าสลิปจะมีค่าลดลงจนมีค่าต่ำสุดที่ความถี่ 50 Hz และที่ความถี่มากกว่า 50 Hz เป็นต้นไป จะมีการเปลี่ยนแปลงของค่าสลิปน้อยกว่าในช่วงแรก
2. ประสิทธิภาพของมอเตอร์จะเพิ่มขึ้นในช่วง 0 – 50 Hz' และจะมีค่าค่อนข้างคงที่ในช่วง 50-100 Hz
3. จากรูปคลื่นกระแสพบว่าเมื่อมีการใส่โหลดเข้าไป จะมีกระแสกระเพื่อมสูงขึ้น



4.3 การทดลองที่ 3

จุดประสงค์การทดลอง


1. เพื่อเปรียบเทียบการสูญเสียในแกนเหล็ก (core loss) ที่เกิดขึ้น ณ ค่า modulation frequency (m_f) ต่าง ๆ กัน
2. เพื่อเปรียบเทียบการสูญเสียในแกนเหล็ก (core loss) ที่เกิดขึ้น ณ ค่า modulation index (m_a) ต่าง ๆ กัน

วิธีการทดลอง


1. นำ squirrel cage induction motor ซึ่งมีขนาดตาม nameplate ดังนี้ 3~M, 220/380V, 4.5/2.8 A, 1.1 Kw, $\cos \phi = 0.86$, 2800 rpm, 50 Hz ให้หมุนที่ 50 Hz ไม่มีโหลด แล้ววัดค่า กระแส (A), ความเร็ว (rpm), กำลัง (Watt) โดยใช้ เครื่องมือวัดชนิด digital DL10065 DE LORENZO ที่ $m_f = 15$ และ ที่ $m_f = 21$ โดยเปลี่ยนค่า m_a ต่าง ๆ กัน ดังนี้ 0.8, 0.9, 1, 1.1 โดยการปรับค่า V_{dc} ให้เปลี่ยนไปตามค่า modulation index เปลี่ยนไปเพื่อให้ได้ fundamental voltage ที่ 220 V คงที่จะได้ค่าต่างๆตามตารางที่ 4.5
2. นำ Repulsion motor ซึ่งมีขนาดตาม nameplate ดังนี้ 1~M, 230V, 3.5A, 230W, $\cos \phi = 0.8$, 3000 rpm, 50Hz มา coupling กับมอเตอร์ตัวแรกเพื่อหมุน โรเตอร์ที่ความเร็ว synchronous (เป็นซคเซยการสูญเสียทางกล) แล้วทำการทดลองเช่นเดียวกับข้อ (1) ได้ค่าตามตารางที่ 4.6
หาค่า core loss จาก สูตร

$$P_{core} = P_{no-load} - P_{cu,s} \quad (4.4)$$

แล้วบันทึก ค่า line to line voltage ด้วย Digital Oscilloscope Model DL1520 เป็นข้อมูลแบบ ASCII แล้วหา harmonic voltage spectra โดยใช้การวิเคราะห์ FFT แล้วเปรียบเทียบกับ simulation



(a)



(b)

รูป 4.10 (a),(b) ลักษณะการ coupling โดยใช้ Repulsion motor
ช่วยหมุนที่ synchronous speed

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บันทึกผลการทดลอง

Modulation frequency	Modulation Index	speed (rpm)	A	V,fund	Watt	Pcu (watt)	Pmech (watt)	Pcore (watt)
15	0.9	2985	2.79	220.7	320	56.82	140	123.18
15	1	2985	2.65	219.78	310	51.26	140	118.74
15	1.1	2985	2.56	220.22	280	47.84	110	122.16
21	0.9	2975	2.81	219.49	320	57.64	140	122.36
21	1	2980	2.75	220.02	300	55.2	140	104.8
21	1.1	2983	2.75	219.95	280	55.2	110	114.8


ตารางที่ 4.5 ผลการทดลองหมุนที่ความเร็วปกติ

modulation frequency	modulation index	rpm	A	V	Watt	Pcu (watt)	Pmech (watt)	Pcore (watt)
30	0.9	3000	2.8	221.08	180	57.23	0	122.76
30	1	3000	2.65	220	170	51.26	0	118.74
30	1.1	3000	2.66	220.7	170	51.65	0	118.35


ตารางที่ 4.6 ผลการทดลองเมื่อโรเตอร์หมุนที่ความเร็ว synchronous

V	2	3	4	6	7	8	9	10	11	12
I	0.27	0.34	0.55	0.73	0.76	0.93	1.2	1.3	1.43	1.77


ตารางที่ 4.7 ค่าในการหาค่าความต้านทานบนสเตเตอร์ โดย V-I method




รูปที่ 4.11 รูปคลื่นโวลต์เตจที่ความถี่ 50 Hz, $m_f=15$, $m_a=0.9$ no-load




รูปที่ 4.12 รูปคลื่นกระแสที่ความถี่ 50 Hz, $m_f=15$, $m_a=0.9$ no-load




รูปที่ 4.13 รูปคลื่นโวลต์เตจที่ความถี่ 50 Hz, $m_f=15$, $m_a=1.0$ no-load




รูปที่ 4.14 รูปคลื่นกระแสที่ความถี่ 50 Hz, $m_f=15$, $m_a=1.0$ no-load




รูปที่ 4.15 รูปคลื่นโวลต์แดงที่ความถี่ 50 Hz, $m_f=15$, $m_a=1.1$ no-load



รูปที่ 4.16 รูปคลื่นกระแสที่ความถี่ 50 Hz, $m_f=15$, $m_a=1.1$ no-load



(a)




(b)


รูปที่ 4.17 สเปกตรัมของแรงดัน $m_f = 15$, $m_a = 0.8$

(a) Experimental result (b) Simulated result

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a)




(b)


รูปที่ 4.18 สเปกตรัมของแรงดัน $m_f = 15$, $m_a = 0.9$

(a) Experimental result (b) Simulated result

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a)





(b)

รูปที่ 4.19 สเปกตรัมของแรงดัน $m_f = 15$, $m_a = 1.0$

(a) Experimental result (b) Simulated result



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.20 สเปกตรัมของแรงดัน $m_f = 15$, $m_a = 1.1$

(a) Experimental result (b) Simulated result


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.21 สเปกตรัมของแรงดัน $m_f = 21$, $m_a = 0.8$

(a) Experimental result (b) Simulated result

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a)




(b)

รูปที่ 4.22 สเปกตรัมของแรงดัน $m_f = 21$, $m_a = 1$


(a) Experimental result (b) Simulated result

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.23 สเปกตรัมของกระแสที่ $m_f = 15$, $m_a = 0.8$

จากผลการทดลอง



รูปที่ 4.24 สเปกตรัมของกระแสที่ $m_f = 15$, $m_a = 1$

จากผลการทดลอง



รูปที่ 4.25 สเปกตรัมของกระแสที่ $m_f = 15$, $m_a = 1.1$

จากผลการทดลอง

สรุปผลการทดลอง

1. ค่า m_f (ที่ค่า m_a เดียวกัน) ที่มากกว่าจะมี core loss น้อยกว่า และจาก voltage spectrum จะเห็นว่าจะเกิดฮาร์โมนิกที่ต่ำกว่า
2. ค่า m_a (ที่ค่า m_f เดียวกัน) ที่มากกว่าจะมี core loss น้อยกว่า และจาก voltage spectrum จะเห็นว่าฮาร์โมนิกกลุ่มที่ 2 จะมีขนาดลดลงด้วย

บทที่ 5

บทวิจารณ์และสรุป

5.1 บทวิจารณ์

สำหรับเทคนิคการสร้างสัญญาณพีคบบลิเอ็มโดยใช้สเปซเวกเตอร์มีอคดูเลชั่นนั้นนับได้ว่ามีข้อได้เปรียบหลายประการเมื่อเทียบกับวิธีขานูซอชคอลมีอคดูเลชั่น จึงเป็นเทคนิคที่น่าสนใจอย่างยิ่ง การสร้างก็กระทำได้โดยง่ายใช้โหมเมอร์เพียงหนึ่งตัวบนซิงเกิลชิปเพียงหนึ่งตัวเช่นกัน ซึ่งเป็นการประหยัดค่าใช้จ่ายอย่างเห็นได้ชัด นอกจากนี้ยังมีข้อสะดวกในการใช้แก่ผู้ใช้งานเป็นอย่างมากเพราะเป็นระบบดิจิทัล ความยืดหยุ่นในการคัดแปลงหน้าที่การทำงานมีมากเพราะสามารถแก้ไขได้จากโปรแกรมที่มีอยู่ อย่างไรก็ตามการสร้างสัญญาณพีคบบลิเอ็มโดยใช้ไมโครคอนโทรลเลอร์ยังมีข้อจำกัดอยู่บ้างในเรื่องความเร็วของตัวไมโครคอนโทรลเลอร์นั้น กล่าวคือต้องมีความสามารถในการส่งเอาต์พุตออกได้ทันตามเวลาที่คำนวณไว้ ด้วยเหตุนี้ ไมโครคอนโทรลเลอร์ที่มีความเร็วต่ำจึงไม่สามารถใช้งานที่ความถี่สูง ๆ และไม่สามารถสร้างสัญญาณที่มีความถี่สวิชชิ่งสูงๆ ได้ ไมโครคอนโทรลเลอร์ที่ความเร็วต่ำจึงเหมาะสมในการใช้ look up table ในการเก็บข้อมูลที่ถูกคำนวณไว้ก่อนแล้วเพื่ออ่านค่าแล้วนำมาใช้ได้เลย ไม่เหมาะสมในการสร้างแบบ real-time มีข้อจำกัดอีกอย่างหนึ่งในเรื่องขนาดของไมโครคอนโทรลเลอร์ที่ใช้งาน ยกตัวอย่างเช่น หากเป็น 16 บิต ข้อมทำงานได้เร็วกว่า 8 บิต และจากการคำนวณค่าเวลาการสวิชชิ่งนั้นที่ความถี่ต่ำๆ จะมีค่ามากดังนั้นที่ค่าความถี่ต่ำๆ เช่นที่ 1 เฮิร์ต ไมโครคอนโทรลเลอร์ขนาด 8 บิตไม่สามารถเก็บข้อมูลไว้ได้หมด

เนื่องจากการทดลองที่ต้องทำการวัดค่าต่างๆ ของสัญญาณพีคบบลิเอ็มซึ่งมีความถี่ของการสวิชชิ่งเข้ามาเกี่ยวข้องจึงจำเป็นจะต้องมีเครื่องมือและอุปกรณ์ในการวัดที่มีความแม่นยำสูงจึงจะได้ค่าที่เที่ยงตรง แต่อุปกรณ์ดังกล่าวค่อนข้างมีจำนวนจำกัด และมีราคาสูงมาก อุปกรณ์ที่มีอยู่ก็มีความแม่นยำอยู่ในระดับต่ำ ความคลาดเคลื่อนที่เกิดจากอุปกรณ์มีค่อนข้างมาก จึงมีผลทำให้ค่าจากผลการทดลองที่ได้เป็นค่าที่ไม่ใช่ค่าที่แท้จริง และถูกต้อง อย่างไรก็ตามค่าที่ได้จากการวัดดังกล่าวก็ยังเป็นค่าที่สามารถประมาณใกล้เคียงกับค่าจริงได้ จึงสามารถสังเกตเห็นถึงแนวโน้ม และเปรียบเทียบค่าต่างๆ ได้อย่างคร่าวๆ ในสถานะการทดลองต่างๆ กัน

5.2 บทสรุป

จากการศึกษาถึงโครงสร้างและคุณสมบัติของการควบคุมมอเตอร์ โดยใช้เทคนิคการสร้างสัญญาณพัลส์บลิ้วเอ็มแบบสเปซเวกเตอร์มอดูเลชัน เพื่อนำมาใช้กับอินเวอร์เตอร์ชนิดโวลต์เดจเซอร์ส ซึ่งในขั้นแรกของการศึกษาได้ทำการศึกษาเกี่ยวกับทฤษฎีของการสร้างสัญญาณพัลส์บลิ้วเอ็มแบบสเปซเวกเตอร์มอดูเลชันโดยใช้ไมโครคอนโทรลเลอร์ หลังจากนั้นได้ทำการศึกษาถึงวงจรกำลังที่ใช้ในการขับสัญญาณเพื่อนำไปขับให้แก่เพาเวอร์มอสเฟตที่ใช้ในการขับเคลื่อนมอเตอร์เหนี่ยวนำ โดยในการศึกษาระบบต่างๆ พอจะสรุปได้ดังนี้

1. ศึกษาคุณสมบัติของมอเตอร์เหนี่ยวนำและลักษณะการควบคุมความเร็วของมอเตอร์ ซึ่งควบคุมได้โดยการปรับความถี่ของสัญญาณขาขึ้นที่ป้อนให้กับมอเตอร์ โดยใช้หลักการคงที่ของแรงดันต่อความถี่ในการควบคุม
2. ศึกษาถึงการปรับความถี่ของสัญญาณขาขึ้นที่ป้อนให้กับมอเตอร์ โดยการเปลี่ยนความถี่สามารถสร้างได้จากการสวิทช์ซิงของเพาเวอร์มอสเฟต และการที่เพาเวอร์มอสเฟตสามารถสวิทช์ซิงได้เกิดจากการป้อนสัญญาณพัลส์บลิ้วเอ็มให้กับเพาเวอร์มอสเฟต
3. ศึกษาถึงการสร้างสัญญาณพัลส์บลิ้วเอ็มโดยใช้ไมโครคอนโทรลเลอร์ในการสร้างสัญญาณและนำสัญญาณพัลส์บลิ้วเอ็มนี้ไปป้อนให้แก่เพาเวอร์มอสเฟต เพื่อให้เกิดการสวิทช์ซิงดังกล่าวข้างต้นนั่นเอง
4. สำหรับการเปลี่ยนขนาดแรงดันของสัญญาณขาขึ้นอ้างอิง โดยการเปลี่ยนค่า modulation index โดยที่จำนวนพัลส์จะมีค่าเท่ากันในทุกความถี่เนื่องจากสัญญาณพัลส์บลิ้วเอ็มเป็นแบบ synchronous

สำหรับชุดขับเคลื่อนมอเตอร์เหนี่ยวนำแบบสเปซเวกเตอร์มอดูเลชัน จะพบว่ามีคุณสมบัติเหมาะสมที่จะนำไปควบคุมความเร็วมอเตอร์เหนี่ยวนำ และสามารถที่จะพัฒนาให้มีประสิทธิภาพเพิ่มขึ้นได้ง่าย ซึ่งทำให้การควบคุมความเร็วมอเตอร์ชนิดนี้มีการใช้งานอย่างแพร่หลายในอนาคต ซึ่งจากผลการทดลองสามารถสรุปได้ว่าการปรับปรุงผลของฮาร์โมนิกส์ที่ก่อให้เกิดความสูญเสียขึ้นในตัวมอเตอร์จะกระทำได้โดยการปรับค่า m_f และ m_d ให้มีค่าสูงๆ

ภาคผนวก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก.
โปรแกรมหลักในการใช้งาน

```
ORG 8100H
MOV DPTR,#0FC03H
MOV A,#80H
MOVX @DPTR,A
MOV DPTR,#0FC00H
MOV A,#00H
MOVX @DPTR,A
MOV DPTR,#0F803H
MOV A,#90H
MOVX @DPTR,A
MOV 8EH,#08H
MOV IE,#81H
MOV TMOD,#01H
CLR 10
REVERSE: JBC 10,SKIP
MOV DPTR,#TABLE1
SETB 10
SJMP SKIPP

SKIP: MOV DPTR,#TABLE2
SKIPP: MOV R7,#00H
MOV R1,#80H
MOV R2,#00H
LOOP1: MOV A,R2
MOVC A,@A+DPTR
MOV @R1,A
INC R1
INC R2
```

```

                                CJNE R2,#5AH,LOOP1
                                MOV R1,#80H
NEW1:                          MOV DPTR,#0F800H
                                MOVX A,@DPTR
                                CJNE A,#82H,GO1
                                MOV DPTR,#0FC00H
                                MOV A,#00H
                                MOVX @DPTR,A
                                SJMP NEW1
GO1:                           CJNE A,#00H,GO2
                                MOV DPTR,#0FC00H
                                MOV A,#00H
                                MOVX @DPTR,A
                                SJMP NEW1
GO2:                           MOV R5,A
                                MOV R6,#00H
LOOP2:                         CLR TR0
                                CLR TF0
                                MOV DPTR,#0FC00H
                                MOV A,@R1
                                XCH A,R7
                                ANL A,R7
                                MOVX @DPTR,A
                                MOV A,R7
                                MOVX @DPTR,A
                                MOV DPH,R5
                                MOV DPL,R6
                                MOV A,#00H
                                MOVC A,@A+DPTR

```

```
MOV TH0,A
INC DPL
MOV A,#00H
MOVC A,@A+DPTR
MOV TL0,A
SETB TR0
JNB TF0,$
CJNE R1,#0D9H,RETURN
```

```
NEW: MOV R1,#80H
      MOV DPTR,#0F800H
      MOVX A,@DPTR
      CJNE A,#82H,GG1
      MOV DPTR,#0FC00H
      MOV A,#00H
      MOVX @DPTR,A
      SJMP NEW
GG1:  CJNE A,#00h,GG
      MOV DPTR,#0FC00H
      MOV A,#00H
      MOVX @DPTR,A
```

```
LJMP REVERSE
```

```
GG:   MOV R5,A
      MOV R6,#00H
      LJMP LOOP2
```

```
RETURN: INC R1
        INC R6
        INC R6
        NOP
        NOP
```


DB 15H,16H,1AH,2AH,1AH,16H,15H,16H

DB 1AH,2AH,1AH,16H,15H,16H,1AH ;III

DB 2AH,1AH,19H,15H,19H,1AH,2AH,1AH

DB 19H,15H,19H,1AH,2AH,1AH,19H ;IV

DB 15H,19H,29H,2AH,29H,19H,15H,19H

DB 29H,2AH,29H,19H,15H,19H,29H ;V

DB 2AH,29H,25H,15H,25H,29H,2AH,29H

DB 25H,15H,25H,29H,2AH,29H,25H ;VI

END



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมสแกนคีย์บอร์ด และ ส่วนแสดงผล

```
;*****VARIABLE*****  
PORTA EQU 0F800H  
PORTB EQU 0F801H  
PORTC EQU 0F802H  
PORTP EQU 0F803H ;PORT CONTROL  
XLCDWRC EQU 0FA00H ;LCD WRITE CONTROL  
XLCDRDC EQU 0FA01H ;READ CONTROL (BUSY CHECK)  
XLCDWRD EQU 0FA02H ;LCD WRITE DATA  
XLCDRDD EQU 0FA03H ;LCD READ DATA  
;*****MAIN PROGRAM*****  
ORG 8100H  
START_PROG: MOV DPTR,#0F803H ; SET 8255 CONTROL  
MOV A,#89H ;A,B=OUT,C=IN  
MOVX @DPTR,A  
MOV TMOD,#01H  
MOV R3,#00H  
MOV R5,03H  
MOV DPTR,#PORTA  
MOV A,#82H  
MOVX @DPTR,A  
START: MOV A,#38H ;FUNC SET  
LCALL XLCDWI  
MOV A,#0CH ;ON/OFF  
LCALL XLCDWI  
MOV A,#01H ;CLEAR  
LCALL XLCDWI
```

;*****CHECK START*****

```
MOV DPTR,#PORTB ;CHECK START
MOV A,#77H
MOVX @DPTR,A
MOV DPTR,#PORTC
START2: MOVX A,@DPTR
        ANL A,#0F0H
        CJNE A,#70H,START2
        LCALL DELAY
        MOVX A,@DPTR
        ANL A,#0F0H
        CJNE A,#70H,START2
        MOV DPTR,#ACDRIVE ;SHOW START
                                SCREEN
        MOV R0,#0FH
SHOW:   MOVX A,@DPTR
        LCALL XLCDWD
        INC DPTR
        DJNZ R0,SHOW
```

;*****SCAN FUNC SET FRQ*****

```
SCAN_SET: LCALL DELAY
          MOV R0,#04H
          MOV R1,#0EEH
SCAN_SET1: MOV A,R1
          MOV DPTR,#PORTB
          MOVX @DPTR,A
          MOV DPTR,#PORTC
          MOVX A,@DPTR
          ANL A,#0F0H
          CJNE A,#0F0H,CHK_SET
```

```

                                LJMP NO_SET
CHK_SET:                       NOP
                                CJNE A,#0B0H,NO_SET ;ROW 2
                                MOV A,R1
                                CJNE A,#77H,NO_SET ;COL4
SET_LOOP:                      LCALL SET
                                LJMP SCAN_NUM
NO_SET:                         MOV A,R1
                                RL A
                                MOV R1,A
                                DJNZ R0,SCAN_SET1
                                LJMP SCAN_SET
;*****SCAN_FREQ*****
SCAN_NUM:                      LCALL DELAY
                                LCALL DELAY
                                LCALL DELAY
                                LCALL SCAN_FREQ
                                MOVX A,@DPTR
                                LCALL XLCDWD
                                MOV B,R7
                                MOV A,#10
                                MUL AB
                                MOV R3,A
                                LCALL DELAY
                                LCALL DELAY
                                LCALL SCAN_FREQ
                                MOVX A,@DPTR
                                LCALL XLCDWD
                                MOV A,R3
                                ADD A,R7

```

```

MOV R3,A
;*****SCAN FUNC*****
SCAN_FUNC:    LCALL DELAY
               MOV R0,#04H
               MOV R1,#0EEH
SCAN_FUNC1:    MOV A,R1
               MOV DPTR,#PORTB
               MOVX @DPTR,A
               MOV DPTR,#PORTC
               MOVX A,@DPTR
               ANL A,#0F0H
               MOV 60H,A
               CJNE A,#0F0H,CHK_FUNC
               LJMP NO_FUNC
CHK_FUNC:      NOP
               LCALL DELAY
               MOVX A,@DPTR
               ANL A,#0F0H
               CJNE A,60H,NO_FUNC
ROW1:          CJNE A,#70H,ROW2
               MOV R2,#10H
               LJMP COL1
ROW2:          CJNE A,#0B0H,ROW3
               MOV R2,#20H
               LJMP COL1
ROW3:          CJNE A,#0D0H,ROW4
               MOV R2,#30H
               LJMP COL1
ROW4:          CJNE A,#0E0H,NO_FUNC
               MOV R2,#40H

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

COL1:      LJMP COL1
           MOV A,R1
           CJNE A,#0EEH,COL3
           INC R2
           LJMP CHK_FUNC1
COL3:      CJNE A,#0BBH,COL4
           INC R2
           INC R2
           INC R2
           LJMP CHK_FUNC1
COL4:      CJNE A,#077H,NO_FUNC
           INC R2
           INC R2
           INC R2
           INC R2
           LJMP CHK_FUNC1
NO_FUNC:   MOV A,R1
           RL A
           MOV R1,A
           DJNZ R0,SCAN_FUNC1
           LJMP SCAN_FUNC
CHK_FUNC1: MOV A,R2
KEY_SET:   CJNE A,#24H,KEY_RUN
           LJMP SET_LOOP
KEY_RUN:   CJNE A,#14H,KEY_STP
           MOV A,R5
           CLR C
           SUBB A,R3
           JC SEND_DATA_INC
           LJMP SEND_DATA_DEC

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

KEY_STP:      CJNE A,#43H,KEY_INC
               LJMP STOP_MOTOR
KEY_INC:      CJNE A,#34H,KEY_DEC
               LJMP INC_FREQ
KEY_DEC:      CJNE A,#44H,KEY_REVERSE
               LJMP DEC_FREQ
KEY_REVERSE:  CJNE A,#41H,RETURN
               LJMP REVERSE
RETURN:       MOV R0,#04H
               LJMP NO_FUNC

```

;*****SEND_DATA2*****;

```

SEND_DATA_INC: MOV A,#8DH
               LCALL XLCDWI
               MOV DPTR,#HERTZZZ
               MOV R0,#02H
SEND_DATA_INC1: MOVX A,@DPTR
               LCALL XLCDWD
               INC DPTR
               DJNZ R0,SEND_DATA_INC1
               MOV A,#0C3H
               LCALL XLCDWI
               MOV DPTR,#RUNNING
               MOV R0,#0AH
SENT_DATA_INC2: MOVX A,@DPTR
               LCALL XLCDWD
               INC DPTR
               DJNZ R0,SENT_DATA_INC2

```

```

MOV DPTR,#PORTA
MOV A,R5
CJNE A,03H,INCREASE
SJMP INCREASE2
INCREASE:INC R5
MOV A,R5
INCREASE2: CJNE A,#01H,SEND_DATA_INC3
MOV A,#00H
SEND_DATA_INC3: ADD A,#82H
MOVX @DPTR,A
MOV A,#04H
AGAIN: CLR TF0
CLR TR0
MOV TH0,#00H
MOV TL0,#00H
SETB TR0
JNB TF0,$
DEC A
JNZ AGAIN
MOV A,R5
CJNE A,03H,INCREASE
MOV A,#0C3H
LCALL XLCDWI
MOV DPTR,#READY
MOV R0,#0BH
SEND_DATA_INC4: MOVX A,@DPTR
LCALL XLCDWD
INC DPTR
DJNZ R0,SEND_DATA_INC4
LJMP SCAN_FUNC

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

*****REVERSE*****

REVERSE: MOV A,#8DH
 LCALL XLCDWI
 MOV DPTR,#HERTZZZ
 MOV R0,#02H

REVERSE1: MOVX A,@DPTR
 LCALL XLCDWD
 INC DPTR
 DJNZ R0,REVERSE1

 MOV A,#0C3H
 LCALL XLCDWI
 MOV DPTR,#RUNNING
 MOV R0,#0AH

REVERSE2: MOVX A,@DPTR
 LCALL XLCDWD
 INC DPTR
 DJNZ R0,REVERSE2
 MOV DPTR,#PORTA
 MOV A,R5
 CJNE A,#00H,REVERSE3
 SJMP REVERSE10

REVESE3: DEC R5
 MOV A,R5
 CJNE A,#01H,REVERSE4
 MOV A,#00H

REVERSE4: ADD A,#82H
 MOVX @DPTR,A
 MOV A,#06H

REVERSE5: CLR TF0
 CLR TR0

```

MOV TH0,#00H
MOV TL0,#00H
SETB TR0
JNB TF0,$
DEC A
JNZ REVERSE5
MOV A,R5
CJNE A,#00H,REVERSE3
MOVX @DPTR,A
LCALL DELAY
LCALL DELAY
LCALL DELAY
LCALL DELAY
CJNE A,03H,REVERSE6
SJMP REVERSE7
REVERSE6: INC R5
MOV A,R5
REVERSE7: CJNE A,#01H,REVERSE8
MOV A,#00H
REVERSE8: ADD A,#82H
MOVX @DPTR,A
MOV A,#04H
REVERSE9: CLR TF0
CLR TR0
MOV TH0,#00H
MOV TL0,#00H
SETB TR0
JNB TF0,$
DEC A
JNZ REVERSE9

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV A,R5
CJNE A,03H,REVERSE6
REVERS10:  MOV A,#0C3H
           LCALL XLCDWI
           MOV DPTR,#READY
           MOV R0,#0BH
REVERS11:  MOVX A,@DPTR
           LCALL XLCDWD
           INC DPTR
           DJNZ R0,REVERSE11
           LJMP SCAN_FUNC
;*****SET*****
SET:        MOV A,#01H          ;CLEAR
           LCALL XLCDWI
           MOV DPTR,#FREQ
           MOV R0,#08H
SET1:       MOVX A,@DPTR
           LCALL XLCDWD
           INC DPTR
           DJNZ R0,SET1
           RET
;*****LCD WRITE INSTRUCTION*****
XLCDWI:     PUSH DPH
           PUSH DPL
           MOV DPTR,#XLCDWRC
           MOVX @DPTR,A
           MOV DPTR,#XLCDRDC
XLCDWI1:    MOVX A,@DPTR
           JB ACC.7,XLCDWI1
           POP DPL

```

```

        POP DPH
        RET

;*****LCD WRITE DATA*****
XLCDWD:   PUSH DPH
          PUSH DPL
          MOV DPTR,#XLCDWRD
          MOVX @DPTR,A
          MOV DPTR,#XLCDRDC
XLCDWD1:  MOVX A,@DPTR
          JB ACC.7,XLCDWD1
          POP DPL
          POP DPH
          RET

;*****DELAY 1*****
DELAY:    CLR TR0
          CLR TF0
          MOV TH0,#34H
          MOV TL0,#0E0H
          SETB TR0
          JNB TF0,$
          RET

;*****SCAN FREQUENCY VALUE*****
SCAN_FREQ:  MOV R0,#04H
           MOV R1,#0EEH
SCAN_FREQ1: MOV A,R1
           MOV DPTR,#PORTB
           MOVX @DPTR,A
           MOV DPTR,#PORTC

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOVX A,@DPTR
ANL A,#0F0H
MOV 60H,A
CJNE A,#0F0H,CHK_VALUE
LJMP NO_FREQ
CHK_VALUE:  NOP
            LCALL DELAY
MOVX A,@DPTR
ANL A,#0F0H
CJNE A,60H,NO_FREQ
N_123:     CJNE A,#70H,N_456;ROW1
            MOV R2,#10H
            LJMP N_147
N_456:     CJNE A,#0B0H,N_789;ROW2
            MOV R2,#20H
            LJMP N_147
N_789:     CJNE A,#0D0H,NN_0;ROW3
            MOV R2,#30H
            LJMP N_147
NN_0:      CJNE A,#0E0H,NO_FREQ
            MOV R2,#40H
            LJMP N_147
N_147:     MOV A,R1
            CJNE A,#0EEH,N_0258;COL1
            INC R2
            LJMP FREQ_VALUE
N_0258:    CJNE A,#0DDH,N_369;COL2
            INC R2
            INC R2
            LJMP FREQ_VALUE

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

N_369:      CJNE A,#0BBH,NO_FREQ;COL3
            INC R2
            INC R2
            INC R2
            LJMP FREQ_VALUE
NO_FREQ:    MOV A,R1
            RL A
            MOV R1,A
            DJNZ R0,SCAN_FREQ1
            LJMP SCAN_FREQ
FREQ_VALUE: MOV A,R2
NUMBER_0:   CJNE A,#42H,NUMBER_1
            MOV R7,#0
            MOV DPTR,#TAB_NUMBER
            RET
NUMBER_1:   CJNE A,#11H,NUMBER_2
            MOV R7,#1
            MOV DPTR,#TAB_NUMBER+1
            RET
NUMBER_2:   CJNE A,#12H,NUMBER_3
            MOV R7,#2
            MOV DPTR,#TAB_NUMBER+2
            RET
NUMBER_3:   CJNE A,#13H,NUMBER_4
            MOV R7,#3
            MOV DPTR,#TAB_NUMBER+3
            RET
NUMBER_4:   CJNE A,#21H,NUMBER_5
            MOV R7,#4
            MOV DPTR,#TAB_NUMBER+4

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

RET
NUMBER_5: CJNE A,#22H,NUMBER_6
MOV R7,#5
MOV DPTR,#TAB_NUMBER+5
RET
NUMBER_6: CJNE A,#23H,NUMBER_7
MOV R7,#6
MOV DPTR,#TAB_NUMBER+6
RET
NUMBER_7: CJNE A,#31H,NUMBER_8
MOV R7,#7
MOV DPTR,#TAB_NUMBER+7
RET
NUMBER_8: CJNE A,#32H,NUMBER_9
MOV R7,#8
MOV DPTR,#TAB_NUMBER+8
RET
NUMBER_9: CJNE A,#33H,TURN_N
MOV R7,#9
MOV DPTR,#TAB_NUMBER+9
TURN_N: RET

;*****INC_FREQ*****
INC_FREQ: MOV A,R3
CJNE A,#99,CONT_INC
MOV A,#88H
LCALL XLCDWI
MOV DPTR,#HUNDRED
MOV R0,#03H
INC_FREQ1: MOVX A,@DPTR
LCALL XLCDWD

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

INC DPTR
DJNZ R0,INC_FREQ1
INC R3
LJMP SEND_DATA
CONT_INC: CJNE A,#100,CONT_INC1
          LCALL DELAY
          LJMP SEND_DATA
CONT_INC1: LCALL DELAY
           LCALL FIND_F10_1
           MOV A,R7
           CJNE A,#9,INC1
           LCALL DELAY
           MOV DPTR,#TAB_NUMBER
           MOV A,#89H
           LCALL XLCDWI
           MOVX A,@DPTR
           LCALL XLCDWD
           INC R4
           MOV A,R4
           LCALL CHK_N
           MOV A,#88H
           LCALL XLCDWI
           MOVX A,@DPTR
           LCALL XLCDWD
           INC R3
           LJMP SEND_DATA
INC1:     MOV A,R7
          INC R7
          MOV A,R7
          LCALL CHK_N

```

```

MOV A,#89H
LCALL XLCDWI
MOVX A,@DPTR
LCALL XLCDWD
INC R3
LJMP SEND_DATA

;*****DEC_FREQ*****
DEC_FREQ:  MOV A,R3
           CJNE A,#00,CONT_DEC
           LCALL DELAY
           LJMP SEND_DATA
CONT_DEC:  LCALL DELAY
           MOV A,R3
           CJNE A,#100,CONT_DEC1
           MOV A,#88H
           LCALL XLCDWI
           MOV DPTR,#NINETY
           MOV R0,#03H
DEC_FREQ1: MOVX A,@DPTR
           LCALL XLCDWD
           INC DPTR
           DJNZ R0,DEC_FREQ1
           DEC R3
           LJMP SEND_DATA
CONT_DEC1: LCALL DELAY
           LCALL FIND_F10_1
           MOV A,R7
           CJNE A,#0,DEC1
           LCALL DELAY
           MOV DPTR,#TAB_NUMBER+9

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV A,#89H
LCALL XLCDWI
MOVX A,@DPTR
LCALL XLCDWD
DEC R4
MOV A,R4
LCALL CHK_N
MOV A,#88H
LCALL XLCDWI
MOVX A,@DPTR
LCALL XLCDWD
DEC R3
LJMP SEND_DATA
DEC1: MOV A,R7
      DEC R7
      MOV A,R7
      LCALL CHK_N
      MOV A,#89H
      LCALL XLCDWI
      MOVX A,@DPTR
      LCALL XLCDWD
      DEC R3
      LJMP SEND_DATA
;*****SEND_DATA*****
SEND_DATA:  MOV A,R3
            CJNE A,#01H,CON
            MOV A,#00H
            CON:ADD A,#82H
            MOV DPTR,#PORTA
            MOVX @DPTR,A

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV R5,03H
MOV A,#8DH
LCALL XLCDWI
MOV DPTR,#HERTZZZ
MOV R0,#02H
SEND_DATA_1: MOVX A,@DPTR
LCALL XLCDWD
INC DPTR
DJNZ R0,SEND_DATA_1
LJMP SCAN_FUNC

;*****SEND_DATA3*****
SEND_DATA_DEC: MOV A,#8DH
LCALL XLCDWI
MOV DPTR,#HERTZZZ
MOV R0,#02H
SEND_DATA_DEC1: MOVX A,@DPTR
LCALL XLCDWD
INC DPTR
DJNZ R0,SEND_DATA_DEC1
MOV A,#0C3H
LCALL XLCDWI
MOV DPTR,#RUNNING
MOV R0,#0AH
SEND_DATA_DEC2: MOVX A,@DPTR
LCALL XLCDWD
INC DPTR
DJNZ R0,SEND_DATA_DEC2
MOV DPTR,#PORTA
MOV A,R5

```

```

                                CJNE A,03H,DECREASE
                                SJMP DECREASE2
DECREASE:                      DEC R5
                                MOV A,R5
DECREASE2:                     CJNE A,#01H,CON3
                                MOV A,#00H
CON3:                           ADD A,#82H
                                MOVX @DPTR,A
                                MOV A,#06H
AGAIN2:                         CLR TF0
                                CLR TR0
                                MOV TH0,#00H
                                MOV TL0,#00H
                                SETB TR0
                                JNB TF0,$
                                DEC A
                                JNZ AGAIN2
                                MOV A,R5
                                CJNE A,03H,DECREASE
                                CJNE R2,#43H,SEND_DATA_DEC3
                                LJMP STOP1
SEND_DATA_DEC3:                 MOV A,#0C3H
                                LCALL XLCDWI
                                MOV DPTR,#READY
                                MOV R0,#0BH
SEND_DATA_DEC4:                 MOVX A,@DPTR
                                LCALL XLCDWD
                                INC DPTR
                                DJNZ R0,SEND_DATA_DEC4
                                LJMP SCAN_FUNC

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

;*****STOP*****

STOP_MOTOR: MOV R3,#00H
 LJMP SEND_DATA_DEC

STOP1: MOV A,#01H
 LCALL XLCDWI
 MOV DPTR,#ENDNESS
 MOV R0,#10H

ENDING: MOVX A,@DPTR
 LCALL XLCDWD

 INC DPTR
 DJNZ R0,ENDING
 MOV A,#20H
STOP2: CLR TF0
 CLR TR0
 MOV TH0,#00H
 MOV TL0,#00H
 SETB TR0
 JNB TF0,\$
 DEC A
 JNZ STOP2
 LJMP START

;*****CHK_N*****

CHK_N: NOP
N_0: CJNE A,#0,N_1
 MOV DPTR,#TAB_NUMBER
 RET
N_1: CJNE A,#1,N_2
 MOV DPTR,#TAB_NUMBER+1
 RET
N_2: CJNE A,#2,N_3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV DPTR,#TAB_NUMBER+2
RET
N_3: CJNE A,#3,N_4
MOV DPTR,#TAB_NUMBER+3
RET
N_4: CJNE A,#4,N_5
MOV DPTR,#TAB_NUMBER+4
RET
N_5: CJNE A,#5,N_6
MOV DPTR,#TAB_NUMBER+5
RET
N_6: CJNE A,#6,N_7
MOV DPTR,#TAB_NUMBER+6
RET
N_7: CJNE A,#7,N_8
MOV DPTR,#TAB_NUMBER+7
RET
N_8: CJNE A,#8,N_9
MOV DPTR,#TAB_NUMBER+8
RET
N_9: CJNE A,#9,N_0
MOV DPTR,#TAB_NUMBER+9
RET
;*****FIND10*****
FIND_F10_1: CLR C
MOV A,R3
MOV R4,#00H
MOV R6,#10
INC_D: INC R4
SUBB A,R6

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
JNC INC_D  
ADD A,R6  
DEC R4  
MOV R7,A  
RET
```

```
;***** OTHER *****
```

```
ACDRIVE: DB 'AC ADJUST SPEED'
```

```
FREQ: DB 'SET HZ: '
```

```
TAB_NUMBER: DB '0123456789'
```

```
HUNDRED: DB '100'
```

```
HERTZZZ: DB 'HZ'
```

```
NINETY: DB '99 '
```

```
ENDNESS: DB '*****STOP*****'
```

```
READY: DB ' *READY* '
```

```
RUNNING: DB 'WAITING...'
```

```
END
```

ภาคผนวก ข

ข้อมูลของไมโครคอนโทรลเลอร์เบอร์ DS80C320



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DALLAS

SEMICONDUCTOR

DS80C320/DS80C323

High-Speed/Low-Power Micro


FEATURES

- 80C32-Compatible
 - 8051 Pin and instruction set compatible
 - Four 8-bit I/O ports
 - Three 16-bit timer/counters
 - 256 bytes scratchpad RAM
 - Addresses 64KB ROM and 64KB RAM
- High-speed architecture
 - 4 clocks/machine cycle (8032=12)
 - DC to 33 MHz (DS80C320)
 - DC to 18 MHz (DS80C323)
 - Single-cycle instruction in 121 ns
 - Uses less power for equivalent work
 - Dual data pointer
 - Optional variable length MOVX to access fast/slow RAM/peripherals
- High integration controller includes:
 - Power-fail reset
 - Programmable Watchdog timer
 - Early-warning power-fail interrupt
- Two full-duplex hardware serial ports
- 13 total interrupt sources with six external
- Available in 40-pin DIP, 44-pin PLCC and TQFP


DESCRIPTION

The DS80C320/DS80C323 is a fast 80C31/80C32-compatible microcontroller. Wasted clock and memory cycles have been removed using a redesigned processor core. As a result, every 8051 instruction is executed between 1.5 and 3 times faster than the original for the same crystal speed. Typical applications will see a speed improvement of 2.5 times using the same code and same crystal. The DS80C320 offers a maximum crystal rate of 33 MHz, resulting in apparent execution speeds of 82.5 MHz (approximately 2.5X).


PIN ASSIGNMENT



40-PIN DIP



44-PIN PLCC



44-PIN TQFP

The DS80C320/DS80C323 is pin compatible with all three packages of the standard 80C32 and offers the same timer/counters, serial port, and I/O ports. In short, the device is extremely familiar to 8051 users but provides the speed of a 16-bit processor.

The DS80C320 provides several extras in addition to greater speed. These include a second full hardware serial port, seven additional interrupts, programmable watchdog timer, power-fail interrupt and reset. The device also provides dual data pointers (DPTRs) to

speed block data memory moves. It can also adjust the speed of off-chip data memory access to between two and nine machine cycles for flexibility in selecting memory and peripherals.


The DS80C320 operating voltage ranges from 4.25V to 5.5V, making it ideal as a high-performance upgrade to existing 5V systems. For applications in which power consumption is critical, the DS80C323 offers the same feature set as the DS80C320, but with 2.7V to 5.5V operation.

ORDERING INFORMATION

PART NUMBER	PACKAGE	MAX CLOCK SPEED	TEMPERATURE RANGE
DS80C320-MCG	40-pin plastic DIP	25 MHz	0°C to +70°C
DS80C320-QCG	44-pin PLCC	25 MHz	0°C to +70°C
DS80C320-ECG	44-pin TQFP	25 MHz	0°C to +70°C
DS80C320-MNG	40-pin plastic DIP	25 MHz	-40°C to +85°C
DS80C320-QNG	44-pin PLCC	25 MHz	-40°C to +85°C
DS80C320-ENG	44-pin TQFP	25 MHz	-40°C to +85°C
DS80C320-MCL	40-pin plastic DIP	33 MHz	0°C to +70°C
DS80C320-QCL	44-pin PLCC	33 MHz	0°C to +70°C
DS80C320-ECL	44-pin TQFP	33 MHz	0°C to +70°C
DS80C320-MNL	40-pin plastic DIP	33 MHz	-40°C to +85°C
DS80C320-QNL	44-pin PLCC	33 MHz	-40°C to +85°C
DS80C320-ENL	44-pin TQFP	33 MHz	-40°C to +85°C

DS80C323-MCD	40-pin plastic DIP	18 MHz	0°C to 70°C
DS80C323-QCD	44-pin PLCC	18 MHz	0°C to 70°C
DS80C323-ECD	44-pin TQFP	18 MHz	0°C to 70°C

DS80C320 BLOCK DIAGRAM Figure 1



PIN DESCRIPTION Table 1

DIP	PLCC	TQFP	SIGNAL NAME	DESCRIPTION																		
40	44	38	V _{CC}	V _{CC} – +5V.																		
20	22, 23	16, 17	GND	GND – Digital circuit ground.																		
9	10	4	RST	RST – Input. The RST input pin contains a schmitt voltage input to recognize external active high Reset inputs. The pin also employs an internal pull-down resistor to allow for a combination of wired OR external Reset sources. An RC is <u>not</u> required for power-up, as the device provides this function internally.																		
18 19	20 21	14 15	XTAL2 XTAL1	XTAL1, XTAL2 – The crystal oscillator pins XTAL1 and XTAL2 provide support for parallel resonant, AT cut crystals. XTAL1 acts also as an input in the event that an external clock source is used in place of a crystal. XTAL2 serves as the output of the crystal amplifier.																		
29	32	26	PSEN	PSEN – Output. The Program Store Enable output. This signal is commonly connected to external ROM memory as a chip enable. PSEN will provide an active low pulse width of 2.25 XTAL1 cycles with a period of four XTAL1 cycles. PSEN is driven high when data memory (RAM) is being accessed through the bus and during a reset condition.																		
30	33	27	ALE	ALE – Output. The Address Latch Enable output functions as a clock to latch the external address LSB from the multiplexed address/data bus. This signal is commonly connected to the latch enable of an external 373 family transparent latch. ALE has a pulse width of 1.5 XTAL1 cycles and a period of four XTAL1 cycles. ALE is forced high when the device is in a Reset condition.																		
39 38 37 36 35 34 33 32	43 42 41 40 39 38 37 36	37 36 35 34 33 32 31 30	AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7	AD0–7 (Port 0) – I/O. Port 0 is the multiplexed address/data bus. During the time when ALE is high, the LSB of a memory address is presented. When ALE falls, the port transitions to a bidirectional data bus. This bus is used to read external ROM and read/write external RAM memory or peripherals. The Port 0 has no true port latch and can not be written directly by software. The reset condition of Port 0 is high. No pull-up resistors are needed.																		
1–8	2–9	40–44 1–3	P1.0–P1.7	Port 1 – I/O. Port 1 functions as both an 8-bit bidirectional I/O port and an alternate functional interface for Timer 2 I/O, new External Interrupts, and new Serial Port 1. The reset condition of Port 1 is with all bits at a logic 1. In this state, a weak pull-up holds the port high. This condition also serves as an input mode, since any external circuit that writes to the port will overcome the weak pull-up. When software writes a 0 to any port pin, the device will activate a strong pull-down that remains on until either a 1 is written or a reset occurs. Writing a 1 after the port has been at 0 will cause a strong transition driver to turn on, followed by a weaker sustaining pull-up. Once the momentary strong driver turns off, the port once again becomes the output high (and input) state. The alternate modes of Port 1 are outlined as follows: <table><tr><th>Port</th><th>Alternate Function</th></tr><tr><td>P1.0</td><td>T2 External I/O for Timer/Counter 2</td></tr><tr><td>P1.1</td><td>T2EX Timer/Counter 2 Capture/Reload Trigger</td></tr><tr><td>P1.2</td><td>RXD1 Serial Port 1 Input</td></tr><tr><td>P1.3</td><td>TXD1 Serial Port 1 Output</td></tr><tr><td>P1.4</td><td>INT2 External Interrupt 2 (Positive Edge Detect)</td></tr><tr><td>P1.5</td><td>INT3 External Interrupt 3 (Negative Edge Detect)</td></tr><tr><td>P1.6</td><td>INT4 External Interrupt 4 (Positive Edge Detect)</td></tr><tr><td>P1.7</td><td>INT5 External Interrupt 5 (Negative Edge Detect)</td></tr></table>	Port	Alternate Function	P1.0	T2 External I/O for Timer/Counter 2	P1.1	T2EX Timer/Counter 2 Capture/Reload Trigger	P1.2	RXD1 Serial Port 1 Input	P1.3	TXD1 Serial Port 1 Output	P1.4	INT2 External Interrupt 2 (Positive Edge Detect)	P1.5	INT3 External Interrupt 3 (Negative Edge Detect)	P1.6	INT4 External Interrupt 4 (Positive Edge Detect)	P1.7	INT5 External Interrupt 5 (Negative Edge Detect)
Port	Alternate Function																					
P1.0	T2 External I/O for Timer/Counter 2																					
P1.1	T2EX Timer/Counter 2 Capture/Reload Trigger																					
P1.2	RXD1 Serial Port 1 Input																					
P1.3	TXD1 Serial Port 1 Output																					
P1.4	INT2 External Interrupt 2 (Positive Edge Detect)																					
P1.5	INT3 External Interrupt 3 (Negative Edge Detect)																					
P1.6	INT4 External Interrupt 4 (Positive Edge Detect)																					
P1.7	INT5 External Interrupt 5 (Negative Edge Detect)																					
1 2 3 4 5 6 7 8	2 3 4 5 6 7 8 9	40 41 42 43 44 1 2 3																				

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DIP	PLCC	TQFP	SIGNAL NAME	DESCRIPTION																		
21 22 23 24 25 26 27 28	24 25 26 27 28 29 30 31	18 19 20 21 22 23 24 25	A8 (P2.0) A9 (P2.1) A10 (P2.2) A11 (P2.3) A12 (P2.4) A13 (P2.5) A14 (P2.6) A15 (P2.7)	A15–A8 (Port 2) – Output. Port 2 serves as the MSB for external addressing. P2.7 is A15 and P2.0 is A8. The device will automatically place the MSB of an address on P2 for external ROM and RAM access. Although Port 2 can be accessed like an ordinary I/O port, the value stored on the Port 2 latch will never be seen on the pins (due to memory access). Therefore writing to Port 2, in software is only useful for the instructions MOVX A, @Ri or MOVX @Ri, A. These instructions use the Port 2 internal latch to supply the external address MSB. In this case, the Port 2 latch value will be supplied as the address information.																		
10–17	11, 13–19	5, 7–13	P3.0–P3.7	Port 3 – I/O. Port 3 functions as both an 8-bit bidirectional I/O port and an alternate functional interface for External Interrupts, Serial Port 0, Timer 0 & 1 Inputs, RD and WR strobes. The reset condition of Port 3 is with all bits at a logic 1. In this state, a weak pull-up holds the port high. This condition also serves as an input mode, since any external circuit that writes to the port will overcome the weak pull-up. When software writes a 0 to any port pin, the device will activate a strong pull-down that remains on until either a 1 is written or a reset occurs. Writing a 1 after the port has been at 0 will cause a strong transition driver to turn on, followed by a weaker sustaining pull-up. Once the momentary strong driver turns off, the port once again becomes both the output high and input state. The alternate modes of Port 3 are outlined below: <table><tr><th>Port</th><th>Alternate Mode</th></tr><tr><td>P3.0</td><td>RXD0 Serial Port 0 Input</td></tr><tr><td>P3.1</td><td>TXD0 Serial Port 0 Output</td></tr><tr><td>P3.2</td><td>INT0 External Interrupt 0</td></tr><tr><td>P3.3</td><td>INT1 External Interrupt 1</td></tr><tr><td>P3.4</td><td>T0 Timer 0 External Input</td></tr><tr><td>P3.5</td><td>T1 Timer 1 External Input</td></tr><tr><td>P3.6</td><td>WR External Data Memory Write Strobe</td></tr><tr><td>P3.7</td><td>RD External Data Memory Read Strobe</td></tr></table>	Port	Alternate Mode	P3.0	RXD0 Serial Port 0 Input	P3.1	TXD0 Serial Port 0 Output	P3.2	INT0 External Interrupt 0	P3.3	INT1 External Interrupt 1	P3.4	T0 Timer 0 External Input	P3.5	T1 Timer 1 External Input	P3.6	WR External Data Memory Write Strobe	P3.7	RD External Data Memory Read Strobe
Port	Alternate Mode																					
P3.0	RXD0 Serial Port 0 Input																					
P3.1	TXD0 Serial Port 0 Output																					
P3.2	INT0 External Interrupt 0																					
P3.3	INT1 External Interrupt 1																					
P3.4	T0 Timer 0 External Input																					
P3.5	T1 Timer 1 External Input																					
P3.6	WR External Data Memory Write Strobe																					
P3.7	RD External Data Memory Read Strobe																					
31	35	29	EA	EA – Input. This pin must be connected to ground for proper operation.																		
–	12 34	6 28	NC	NC – Reserved. These pins should not be connected. They are reserved for use with future devices in this family.																		
–	1	39		NC – Reserved. These pins are reserved for additional ground pins on future products.																		

80C32 COMPATIBILITY

The DS80C320/DS80C323 is a CMOS 80C32 compatible microcontroller designed for high performance. In most cases it will drop into an existing 80C32 design to significantly improve the operation. Every effort has been made to keep the device familiar to 80C32 users, yet it has many new features. In general, software written for existing 80C32 based systems will work on the DS80C320/DS80C323. The exception is critical timing since the High-Speed Microcontroller performs its instructions much faster than the original. It may be necessary to use memories with faster access times if the same crystal frequency is used.

Application note 57 "DS80C320 Memory Interface Timing" is a useful tool to help the embedded system designer select the proper memories for her or his application.

The DS80C320/DS80C323 runs the standard 8051 instruction set and is pin compatible with an 80C32 in any of three standard packages. It also provides the same timer/counter resources, full-duplex serial port, 256 bytes of scratchpad RAM and I/O ports as the standard 80C32. Timers will default to a 12 clock per cycle operation to keep timing compatible with original 8051

systems. However, they can be programmed to run at the new 4 clocks per cycle if desired.


New hardware features are accessed using Special Function Registers that do not overlap with standard 80C32 locations. A summary of these SFRs is provided below.

The DS80C320/DS80C323 addresses memory in an identical fashion to the standard 80C32. Electrical timing will appear different due to the high speed nature of

the product. However, the signals are essentially the same. Detailed timing diagrams are provided below in the electrical specifications.

This data sheet assumes the user is familiar with the basic features of the standard 80C32. In addition to these standard features, the DS80C320/DS80C323 includes many new functions. This data sheet provides only a summary and overview. Detailed descriptions are available in the User's Guide located in the front of the High-Speed Microcontroller data book.

COMPARATIVE TIMING OF THE DS80C320/DS80C323 AND 80C32 Figure 2



HIGH-SPEED OPERATION

The DS80C320/DS80C323 is built around a high speed 80C32 compatible core. Higher speed comes not just from increasing the clock frequency, but from a newer, more efficient design.

In this updated core, dummy memory cycles have been eliminated. In a conventional 80C32, machine cycles are generated by dividing the clock frequency by 12. In the DS80C320/DS80C323, the same machine cycle is performed in 4 clocks. Thus the fastest instruction, one machine cycle, is executed three times faster for the same crystal frequency. Note that these are identical instructions. A comparison of the timing differences is shown in Figure 2. The majority of instructions will see the full 3 to 1 speed improvement. Some instructions will get between 1.5 and 2.4 X improvement. Note that all instructions are faster than the original 80C51. Table 2 below shows a summary of the instruction set including the speed.

The numerical average of all opcodes is approximately a 2.5 to 1 speed improvement. Individual programs will be affected differently, depending on the actual instructions used. Speed sensitive applications would make the most use of instructions that are three times faster. However, the sheer number of 3 to 1 improved opcodes makes dramatic speed improvements likely for any code. The Dual Data Pointer feature also allows the user to eliminate wasted instructions when moving blocks of memory.

INSTRUCTION SET SUMMARY

All instructions in the DS80C320/DS80C323 perform the same functions as their 80C32 counterparts. Their affect on bits, flags, and other status functions is identical. However, the timing of each instruction is different. This applies both in absolute and relative number of clocks.

For absolute timing of real-time events, the timing of software loops will need to be calculated using the table

below. However, counter/timers default to run at the older 12 clocks per increment. Therefore, while software runs at higher speed, timer-based events need no modification to operate as before. Timers can be set to run at 4 clocks per increment cycle to take advantage of higher speed operation.

The relative time of two instructions might be different in the new architecture than it was previously. For example, in the original architecture, the "MOVX A, @DPTR" instruction and the "MOV direct, direct" instruction used two machine cycles or 24 oscillator cycles. Therefore, they required the same amount of time. In the DS80C320/DS80C323, the MOVX instruction can be done in two machine cycles or eight oscillator cycles but the "MOV direct, direct" uses three machine cycles or 12 oscillator cycles. While both are faster than their original counterparts, they now have different execution times from each other. This is because in most cases, the DS80C320/DS80C323 uses one cycle for each byte. The user concerned with precise program timing should examine the timing of each instruction for familiarity with the changes. Note that a machine cycle now requires just four clocks, and provides one ALE pulse per cycle. Many instructions require only one cycle, but some require five. In the original architecture, all were one or two cycles except for MUL and DIV.

INSTRUCTION SET SUMMARY Table 2

Legends:

A	- Accumulator
Rn	- Register R7-R0
direct	- Internal Register address
@ Ri	- Internal Register pointed-to by R0 or R1 (except MOVX)
rel	- 2's complement offset byte
bit	- direct bit-address
#data	- 8-bit constant
#data 16	- 16-bit constant
addr 16	- 16-bit destination address
addr 11	- 11-bit destination address

INSTRUCTION	BYTE	OSCILLATOR CYCLES	INSTRUCTION	BYTE	OSCILLATOR CYCLES
Arithmetic Instructions:					
ADD A, Rn	1	4	INC A	1	4
ADD A, direct	2	8	INC Rn	1	4
ADD A, @Ri	1	4	INC direct	2	8
ADD A, #data	2	8	INC @Ri	1	4
ADDC A, Rn	1	4	INC DPTR	1	12
ADDC A, direct	2	8	DEC A	1	4
ADDC A, @Ri	1	4	DEC Rn	1	4
ADDC A, #data	2	8	DEC direct	2	8
SUBB A, Rn	1	4	DEC @Ri	1	4
SUBB A, direct	2	8	MUL AB	1	20
SUBB A, @Ri	1	4	DIV AB	1	20
SUBB A, #data	2	8	DAA A	1	4
Logical Instructions:					
ANL A, Rn	1	4	XRL A, Rn	1	4
ANL A, direct	2	8	XRL A, direct	2	8
ANL A, @Ri	1	4	XRL A, @Ri	1	4
ANL A, #data	2	8	XRL A, #data	2	8
ANL direct, A	2	8	XRL direct, A	2	8
ANL direct, #data	3	12	XRL direct, #data	3	12
ORL A, Rn	1	4	CLR A	1	4
ORL A, direct	2	8	CPL A	1	4
ORL A, @Ri	1	4	RLA	1	4
ORL A, #data	2	8	RLC A	1	4
ORL direct, A	2	8	RR A	1	4
ORL direct, #data	3	12	RRC A	1	4
			SWAP A	1	4
Data Transfer Instructions:					
MOV A, Rn	1	4	MOVC A, @A+DPTR	1	12
MOV A, direct	2	8	MOVC A, @A+PC	1	12
MOV A, @Ri	1	4	MOVX A, @Ri	1	8-36 *
MOV A, #data	2	8	MOVX A, @DPTR	1	8-36 *
MOV Rn, A	1	4	MOVX @Ri, A	1	8-36 *
MOV Rn, direct	2	8	MOVX @DPTR, A	1	8-36 *
MOV Rn, #data	2	8	PUSH direct	2	8
MOV direct, A	2	8	POP direct	2	8
MOV direct, Rn	2	8	XCH A, Rn	1	4
MOV direct1, direct2	3	12	XCH A, direct	2	8
MOV direct, @Ri	2	8	XCH A, @Ri	1	4
MOV direct, #data	3	12	XCHD A, @Ri	1	4
MOV @Ri, A	1	4			
MOV @Ri, direct	2	8			
MOV @Ri, #data	2	8			
MOV DPTR, #data 16	3	12			

*User Selectable

Bit Manipulation
Instructions:

CLR C	1	4	ANL C, bit	2	8
CLR bit	2	8	ANL C, $\overline{\text{bit}}$	2	8
SETB C	1	4	ORL C, bit	2	8
SETB bit	2	8	ORL C, $\overline{\text{bit}}$	2	8
CPL C	1	4	MOV C, bit	2	8
CPL bit	2	8	MOV bit, C	2	8

Program Branching
Instructions:

ACALL addr 11	2	12	CJNE A, direct, rel	3	16
LCALL addr 16	3	16	CJNE A, #data, rel	3	16
RET	1	16	CJNE Rn, #data, rel	3	16
RETI	1	16	CJNE Ri, #data, rel	3	16
AJMP addr 11	2	12	NOP	1	4
LJMP addr 16	3	16	JC rel	2	12
SJMP rel	2	12	JNC rel	2	12
JMP @A+DPTR	1	12	JB bit, rel	3	16
JZ rel	2	12	JNB bit, rel	3	16
JNZ rel	2	12	JBC bit, rel	3	16
DJNZ Rn, rel	2	12			
DJNZ direct, rel	3	16			

The table above shows the speed for each class of instruction. Note that many of the instructions have multiple opcodes. There are 255 opcodes for 111 instructions. Of the 255 opcodes, 159 are three times faster than the original 80C32. While a system that emphasizes those instructions will see the most improvement, the large total number that receive a 3 to 1 improvement assure a dramatic speed increase for any system. The speed improvement summary is provided below.


SPEED ADVANTAGE SUMMARY

#Opcodes	Speed Improvement
159	3.0 x
51	1.5 x
43	2.0 x
2	2.4 x
255	Average: 2.5

MEMORY ACCESS

The DS80C320/DS80C323 contains no on-chip ROM and 256 bytes of scratchpad RAM. Off-chip memory is accessed using the multiplexed address/data bus on P0 and the MSB address on P2. A typical memory connection is shown in Figure 3. Timing diagrams are provided in the Electrical Specifications. Program memory (ROM) is accessed at a fixed rate determined by the crystal frequency and the actual instructions. As mentioned above, an instruction cycle requires 4 clocks. Data memory (RAM) is accessed according to a variable speed MOVX instruction as described below.

TYPICAL MEMORY CONNECTION Figure 3



STRETCH MEMORY CYCLE

The DS80C320/DS80C323 allows the application software to adjust the speed of data memory access. The microcontroller is capable of performing the MOVX in as little as two instruction cycles. However, this value can be stretched as needed so that both fast memory and slow memory or peripherals can be accessed with no glue logic. Even in high-speed systems, it may not be necessary or desirable to perform data memory access at full speed. In addition, there are a variety of memory mapped peripherals such as LCD displays or UARTs that are not fast.

The Stretch MOVX is controlled by the Clock Control Register at SFR location 8Eh as described below. This allows the user to select a stretch value between zero and seven. A Stretch of zero will result in a two machine cycle MOVX. A Stretch of seven will result in a MOVX of nine machine cycles. Software can dynamically change this value depending on the particular memory or peripheral.

On reset, the Stretch value will default to a one resulting in a three cycle MOVX. Therefore, RAM access will not

be performed at full speed. This is a convenience to existing designs that may not have fast RAM in place. When maximum speed is desired, the software should select a Stretch value of zero. When using very slow RAM or peripherals, a larger stretch value can be selected. Note that this affects data memory only and the only way to slow program memory (ROM) access is to use a slower crystal.

Using a Stretch value between one and seven causes the microcontroller to stretch the read/write strobe and all related timing. This results in a wider read/write strobe allowing more time for memory/peripherals to respond. The timing of the variable speed MOVX is shown in the Electrical Specifications. Note that full speed access is not the reset default case. Table 3 below shows the resulting strobe widths for each Stretch value. The memory stretch is implemented using the Clock Control Special Function Register at SFR location 8Eh. The stretch value is selected using bits CKCON.2-0. In the table, these bits are referred to as M2 through M0. The first stretch (default) allows the use of common 120 ns or 150 ns RAMs without dramatically lengthening the memory access.

DATA MEMORY CYCLE STRETCH VALUES Table 3

CKCON.2-0			MEMORY CYCLES	RD or WR STROBE WIDTH IN CLOCKS	STROBE WIDTH TIME @ 25 MHz
MD2	MD1	MD0			
0	0	0	2	2	80 ns
0	0	1	3 (default)	4	160 ns
0	1	0	4	8	320 ns
0	1	1	5	12	480 ns
1	0	0	6	16	640 ns
1	0	1	7	20	800 ns
1	1	0	8	24	960 ns
1	1	1	9	28	1120 ns

DUAL DATA POINTER

Data memory block moves can be accelerated using the Dual Data Pointer (DPTR). The standard 8032 DPTR is a 16-bit value that is used to address off-chip data RAM or peripherals. In the DS80C320/DS80C323, the standard 16-bit data pointer is called DPTR0 and is located at SFR addresses 82h and 83h. These are the standard locations. The new DPTR is located at SFR 84h and 85h and is called DPTR1. The DPTR Select bit (DPS) chooses the active pointer and is located at the LSB of the SFR location 86h. No other bits in register 86h have any effect and are set to 0. The user switches between data pointers by toggling the LSB of register 86h. The increment (INC) instruction is the fastest way to accomplish this. All DPTR-related instructions use the currently selected DPTR for any activity. Therefore only one instruction is required to switch from a source to a destination address. Using the Dual-Data Pointer saves code from needing to save source and destination addresses when doing a block move. Once loaded,

the software simply switches between DPTR and 1. The relevant register locations are as follows.

DPL	82h	Low byte original DPTR
DPH	83h	High byte original DPTR
DPL1	84h	Low byte new DPTR
DPH1	85h	High byte new DPTR
DPS	86h	DPTR Select (LSB)

Sample code listed below illustrates the saving from using the dual DPTR. The example program was original code written for an 8051 and requires a total of 1869 machine cycles. This takes 299 μ s to execute at 25 MHz. The new code using the Dual DPTR requires only 1097 machine cycles taking 175.5 μ s. The Dual DPTR saves 772 machine cycles or 123.5 μ s for a 64 byte block move. Since each pass through the loop saves 12 machine cycles when compared to the single DPTR approach, larger blocks gain more efficiency using this feature.

64 BYTE BLOCK MOVE WITHOUT DUAL DATA POINTER

; SH and SL are high and low byte source address.
; DH and DL are high and low byte of destination address.

			# CYCLES
MOV	R5, #64d	; NUMBER OF BYTES TO MOVE	2
MOV	DPTR, #SHSL	; LOAD SOURCE ADDRESS	3
MOV	R1, #SL	; SAVE LOW BYTE OF SOURCE	2
MOV	R2, #SH	; SAVE HIGH BYTE OF SOURCE	2
MOV	R3, #DL	; SAVE LOW BYTE OF DESTINATION	2
MOV	R4, #DH	; SAVE HIGH BYTE OF DESTINATION	2

MOVE:

; THIS LOOP IS PERFORMED THE NUMBER OF TIMES LOADED INTO R5, IN THIS EXAMPLE 64

MOVX	A, @DPTR	; READ SOURCE DATA BYTE	2
MOV	R1, DPL	; SAVE NEW SOURCE POINTER	2
MOV	R2, DPH		2
MOV	DPL, R3	; LOAD NEW DESTINATION	2

```

MOV     DPH, R1           ;                               2
MOVX    @DPTR, A          ; WRITE DATA TO DESTINATION    2
INC      DPTR             ; NEXT DESTINATION ADDRESS      3
MOV      R3, DPL          ; SAVE NEW DESTINATION POINTER  2
MOV      R4, DPH          ;                               2
MOV      DPL, R1          ; SET NEW SOURCE POINTER        2
MOV      DPH, R2          ;                               2
INC      DPTR             ; NEXT SOURCE ADDRESS           3
DJNZ     R5, MOVE         ; FINISHED WITH TABLE?        3

```

64 BYTE BLOCK MOVE WITH DUAL DATA POINTER

; SH and SL are high and low byte source address.
 ; DH and DL are high and low byte of destination address.
 ; DPS is the data pointer select. Reset condition is DPS=0, DPTR0 is selected.

CYCLES

```

EQU      DPS, #86h       ; TELL ASSEMBLER ABOUT DPS
MOV      R5, #64         ; NUMBER OF BYTES TO MOVE        2
MOV      DPTR, #DHDH     ; LOAD DESTINATION ADDRESS      3
INC      DPS             ; CHANCE ACTIVE DPTR            2
MOV      DPTR, #SHSL     ; LOAD SOURCE ADDRESS           2

```

MOVE:

; THIS LOOP IS PERFORMED THE NUMBER OF TIMES LOADED INTO R5, IN THIS EXAMPLE 64

```

MOVX     A, @DPTR        ; READ SOURCE DATA BYTE        2
INC      DPS             ; CHANCE DPTR TO DESTINATION    2
MOVX     @DPTR, A        ; WRITE DATA TO DESTINATION    2
INC      DPTR            ; NEXT DESTINATION ADDRESS      3
INC      DPS             ; CHANCE DATA POINTER TO SOURCE 2
INC      DPTR            ; NEXT SOURCE ADDRESS           3
DJNZ     R5, MOVE        ; FINISHED WITH TABLE?        3

```

PERIPHERAL OVERVIEW

Peripherals in the DS80C320/DS80C323 are accessed using Special Function Registers (SFRs). The device provides several of the most commonly needed peripheral functions in microcomputer-based systems. These functions are new to the 80C32 family and include a second serial port, Power-fail Reset, Power-fail Interrupt, and a programmable Watchdog Timer. These are described below, and more details are available in the High-Speed Microcontroller User's Guide.

ner with the first. Both can operate simultaneously but, can be at different baud rates.

The second serial port has similar control registers (SCON1 at C0h, SBUF1 at C1h) to the original. One difference is that for timer based baud rates, the original serial port can use Timer 1 or Timer 2 to generate baud rates. This is selected via SFR bits. The new serial port can only use Timer 1.

SERIAL PORTS

The DS80C320/DS80C323 provides a serial port (UART) that is identical to the 80C32. Many applications require serial communication with multiple devices. Therefore a second hardware serial port is provided that is a full duplicate of the standard one. It optionally uses pins P1.2 (RXD1) and P1.3 (TXD1). This port has duplicate control functions included in new SFR locations. The second serial port operates in a comparable man-

TIMER RATE CONTROL

One important difference exists between the DS80C320/DS80C323 and 80C32 regarding timers. The original 80C32 used a 12 clock per cycle scheme for timers and consequently for some serial baud rates (depending on the mode). The DS80C320/DS80C323 architecture normally runs using 4 clocks per cycle. However, in the area of timers, it will default to a 12 clock per cycle scheme on a reset. This allows existing code with real-time dependencies such as baud rates to

operate properly. If an application needs higher speed timers or serial baud rates, the timers can be set to run at the 4 clock rate.

The Clock Control register (CKCON – 8Eh) determines these timer speeds. When the relevant CKCON bit is a logic 1, the device uses 4 clocks per cycle to generate timer speeds. When the control bit is set to a zero, the device uses 12 clocks for timer speeds. The reset condition is a 0. CKCON.5 selects the speed of Timer 2. CKCON.4 selects Timer 1 and CKCON.3 selects Timer zero. Note that unless a user desires very fast timing, it is unnecessary to alter these bits. Note that the timer controls are independent.

POWER FAIL RESET

The DS80C320/DS80C323 incorporates a precision band-gap voltage reference to determine when V_{CC} is out-of-tolerance. While powering up, internal circuits will hold the device in a reset state until V_{CC} rises above the V_{RST} reset threshold. Once V_{CC} is above this level, the oscillator will begin running. An internal reset circuit will then count 65536 clocks to allow time for power and the oscillator to stabilize. The microcontroller will then exit the reset condition. No external components are needed to generate a power on reset. During power-down or during a severe power glitch, as V_{CC} falls below V_{RST}, the microcontroller will also generate its own reset. It will hold the reset condition as long as power remains below the threshold. This reset will occur automatically, needing no action from the user or from the software. Refer to the Electrical Specifications for the exact value of V_{RST}.

POWER FAIL INTERRUPT

The same reference that generates a precision reset threshold can also generate an optional early warning Power-fail Interrupt (PFI). When enabled by the

application software, this interrupt always has the highest priority. On detecting that the V_{CC} has dropped below V_{PFY} and that the PFI is enabled, the processor will vector to ROM address 0033h. The PFI enable is located in the Watchdog Control SFR (WDCON – D8h). Setting WDCON.5 to a logic one will enable the PFI. The application software can also read a flag at WDCON.4. This bit is set when a PFI condition has occurred. The flag is independent of the interrupt enable and software must manually clear it.

WATCHDOG TIMER

For applications that can not afford to run out-of-control, the DS80C320/DS80C323 incorporates a programmable Watchdog Timer circuit. It resets the microcontroller if software fails to reset the Watchdog before the selected time interval has elapsed. The user selects one of four time-out values. After enabling the Watchdog, software must reset the timer prior to expiration of the interval, or the CPU will be reset. Both the Watchdog Enable and the Watchdog Reset bits are protected by a "Timed Access" circuit. This prevents accidentally clearing the Watchdog. Time-out values are precise since they are related to the crystal frequency as shown below in Table 4. For reference, the time periods at 25 MHz are also shown.

The Watchdog Timer also provides a useful option for systems that may not require a reset. If enabled, then 512 clocks before giving a reset, the Watchdog will give an interrupt. The interrupt can also serve as a convenient time-base generator, or be used to wake-up the processor from Idle mode. The Watchdog function is controlled in the Clock Control (CKCON – 8Eh), Watchdog Control (WDCON – D8h), and Extended Interrupt Enable (EIE – E8h) SFRs. CKCON.7 and CKCON.6 are called WD1 and WD0 respectively and are used to select the Watchdog time-out period as shown in Table 4.

WATCHDOG TIME-OUT VALUES Table 4

WD1	WD0	INTERRUPT TIME-OUT	TIME (@25 MHz)	RESET TIME-OUT	TIME (@25 MHz)
0	0	2 ¹⁷ clocks	5.243 ms	2 ¹⁷ + 512 clocks	5.263 ms
0	1	2 ²⁰ clocks	41.94 ms	2 ²⁰ + 512 clocks	41.98 ms
1	0	2 ²³ clocks	335.54 ms	2 ²³ + 512 clocks	335.58 ms
1	1	2 ²⁶ clocks	2684.35 ms	2 ²⁶ + 512 clocks	2684.38 ms

As shown above, the Watchdog Timer uses the crystal frequency as a time base. A user selects one of four counter values to determine the time-out. These clock counter lengths are $2^{17} = 131,072$ clocks; $2^{20} = 1,048,576$; $2^{23} = 8,388,608$ clocks; or $2^{26} = 67,108,864$ clocks. The times shown in Table 4 are with a 25 MHz crystal frequency. Note that once the counter chain has reached a conclusion, the optional interrupt is generated. Regardless of whether the user enables this interrupt, there are then 512 clocks left until a reset occurs. There are five control bits in special function registers that affect the Watchdog Timer and two status flags that report to the user. The Reset Watchdog Timer bit (WDCON.0) should be asserted prior to modifying the Watchdog Timer Mode Select bits (WD1, WD0) to avoid corruption of the watchdog count.

WDIF (WDCON.3) is the interrupt flag that is set when there are 512 clocks remaining until a reset occurs. WTRF (WDCON.2) is the flag that is set when a Watchdog reset has occurred. This allows the application software to determine the source of a reset.

Setting the EWT (WDCON.1) bit enables the Watchdog Timer. The bit is protected by Timed Access discussed below. Setting the RWT (WDCON.0) bit restarts the Watchdog Timer for another full interval. Application software must set this bit prior to the time-out. As mentioned previously, WD1 and 0 (CKCON.7 and 6) select the time-out. Finally, the Watchdog Interrupt is enabled using EWDI (EIE.4).

INTERRUPTS

The DS80C320/DS80C323 provides 13 sources of interrupt with three priority levels. The Power-fail Interrupt (PFI), if enabled, always has the highest priority. There are two remaining user selectable priorities: high and low. If two interrupts that have the same priority occur simultaneously, the natural precedence given below determines which is acted upon. Except for the PFI, all interrupts that are new to the 8051 family have a lower natural priority than the originals.

INTERRUPT PRIORITY Table 5

NAME	DESCRIPTION	VECTOR	NATURAL PRIORITY	OLD/NEW
PFI	Power Fail Interrupt	33h	1	NEW
INT0	External Interrupt 0	03h	2	OLD
TF0	Timer 0	0Bh	3	OLD
INT1	External Interrupt 1	13h	4	OLD
TF1	Timer 1	1Bh	5	OLD
SCON0	TI0 or RI0 from serial port 0	23h	6	OLD
TF2	Timer 2	2Bh	7	OLD
SCON1	TI1 or RI1 from serial port 1	3Bh	8	NEW
INT2	External Interrupt 2	43h	9	NEW
INT3	External Interrupt 3	4Bh	10	NEW
INT4	External Interrupt 4	53h	11	NEW
INT5	External Interrupt 5	5Bh	12	NEW
WDTI	Watchdog Time-out Interrupt	63h	13	NEW

POWER MANAGEMENT

The DS80C320/DS80C323 provides the standard Idle and power-down (Stop) that are available on the standard 80C32. However the device has enhancements that make these modes more useful, and allow more power saving.

The Idle mode is invoked by setting the LSB of the Power Control register (PCON – 87h). Idle will leave internal clocks, serial port and timer running. No memory access will be performed so power is dramati-

cally reduced. Since clocks are running, the Idle power consumption is related to crystal frequency. It should be approximately 1/2 of the operational power. The CPU can exit the Idle state with any interrupt or a reset.

The power-down or Stop mode is invoked by setting the PCON.1 bit. Stop mode is a lower power state than Idle since it turns off all internal clocking. The I_{CC} of a standard Stop mode is approximately 1 μA but is specified in the Electrical Specifications. The CPU will exit Stop mode from an external interrupt or a reset condition.

Note that internally generated interrupts (timer, serial port, watchdog) are not useful since they require clocking activity.

IDLE MODE ENHANCEMENTS

A simple enhancement to Idle mode makes it substantially more useful. The innovation involves not the Idle mode itself, but the watchdog timer. As mentioned above, the Watchdog Timer provides an optional interrupt capability. This interrupt can provide a periodic interval timer to bring the DS80C320/DS80C323 out of Idle mode. This can be useful even if the Watchdog is not normally used. By enabling the Watchdog Timer and its interrupt prior to invoking Idle, a user can periodically come out of Idle perform an operation, then return to Idle until the next operation. This will lower the overall power consumption. When using the Watchdog Interrupt to cancel the Idle state, make sure to restart the Watchdog Timer or it will cause a reset.

STOP MODE ENHANCEMENTS

The DS80C320/DS80C323 provides two enhancements to the Stop mode. As documented above, the device provides a band-gap reference to determine Power-fail Interrupt and Reset thresholds. The default state is that the band-gap reference is off when Stop mode is invoked. This allows the extremely low power state mentioned above. A user can optionally choose to have the band-gap enabled during Stop mode. This means that PFI and power-fail reset will be activated and are valid means for leaving Stop mode.

In Stop mode with the band-gap on, I_{CC} will be approximately 50 μ A compared with 1 μ A with the band-gap off. If a user does not require a Power-fail Reset or Interrupt while in Stop mode, the band-gap can remain turned off. Note that only the most power sensitive applications should turn off the band-gap, as this results in an uncontrolled power down condition.

The control of the band-gap reference is located in the Extended Interrupt Flag register (EXIF – 91h). Setting BGS (EXIF.0) to an one will leave the band-gap reference enabled during Stop mode. The default or reset condition is with the bit at a logic 0. This results in the band-gap being turned off during Stop mode. Note that

this bit has no control of the reference during full power or Idle modes.

The second feature allows an additional power saving option. This is the ability to start instantly when exiting Stop mode. It is accomplished using an internal ring oscillator that can be used when exiting Stop mode in response to an interrupt. The benefit of the ring oscillator is as follows.

Using Stop mode turns off the crystal oscillator and all internal clocks to save power. This requires that the oscillator be restarted when exiting Stop mode. Actual start-up time is crystal dependent, but is normally at least 4 ms. A common recommendation is 10 ms. In an application that will wake-up, perform a short operation, then return to sleep, the crystal start-up can be longer than the real transaction. However, the ring oscillator will start instantly. The user can perform a simple operation and return to sleep before the crystal has even stabilized. If the ring is used to start and the processor remains running, hardware will automatically switch to the crystal once a power-on reset interval (65536 clocks) has expired. This value is used to guarantee stability even though power is not being cycled.

If the user returns to Stop mode prior to switching of crystal, then all clocks will be turned off again. The ring oscillator runs at approximately 3 MHz (1.5 MHz at 3V) but will not be a precision value. No real-time precision operations (including serial communication) should be conducted during this ring period. Figure 7 shows how the operation would compare when using the ring, and when starting up normally. The default state is to come out of Stop mode without using the ring oscillator.

This function is controlled using the RGSL – Ring Select bit at EXIF.1 (EXIF – 91h). When EXIF.1 is set, the ring oscillator will be used to come out of Stop mode quickly. As mentioned above, the processor will automatically switch from the ring (if enabled) to the crystal after a delay of 65536 crystal clocks. For a 3.57 MHz crystal, this is approximately 18 ms. The processor sets a flag called RGMD – Ring Mode to tell software that the ring is being used. This bit at EXIF.2 will be a logic 1 when the ring is in use. No serial communication or precision timing should be attempted while this bit is set, since the operating frequency is not precise.

RING OSCILLATOR START-UP Figure 4




Diagram assumes that the operation following Stop requires less than 18 ms complete.

TIMED ACCESS PROTECTION

Selected SFR bits are critical to operation, making it desirable to protect against an accidental write operation. The Timed Access procedure prevents an errant cpu from accidentally altering a bit that would cause difficulty. The Timed Access procedure requires that the write of a protected bit be preceded by the following instructions :

```
MOV    0C7h, #0AAh
MOV    0C7h, #55h
```

By writing an AAh followed by a 55h to the Timed Access register (location C7h), the hardware opens a two cycle window that allows software to modify one of the protected bits. If the instruction that seeks to modify the protected bit is not immediately preceded by these instructions, the write will not take effect. The protected bits are:

EXIF.0	BGS Band-gap Select
WDCON.6	POR Power-on Reset flag
WDCON.1	EWT Enable Watchdog
WDCON.0	RWT Reset Watchdog
WDCON.3	WDIF Watchdog Interrupt Flag

SPECIAL FUNCTION REGISTERS

Most special features of the DS80C320/DS80C323 or 80C32 are controlled by bits in special function registers (SFRs). This allows the device to add many features but use the same instruction set. When writing software to use a new feature, the SFR must be defined to an assembler or compiler using an equate statement. This is the only change needed to access the new function. The DS80C320/DS80C323 duplicates the SFRs that are contained in the standard 80C32. Table 6 shows the register addresses and bit locations. Many are standard 80C32 registers. The High-Speed Microcontroller User's Guide describes all SFRs.

SPECIAL FUNCTION REGISTER LOCATIONS Table 6

REGISTER	BIT 7	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0	ADDRESS
SP									81h
DPL									82h
DPH									83h
DPL1									84h
DPH1									85h
DPS	0	0	0	0	0	0	0	SEL	86h
PCON	SMOD_0	SMOD0	–	–	GF1	GF0	STOP	IDLE	87h
TCON	TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0	88h
TMOD	GATE	C/T	M1	M0	GATE	C/T	M1	M0	89h
TL0									8Ah
TL1									8Bh
TH0									8Ch
TH1									8Dh
CKCON	WD1	WD0	T2M	T1M	T0M	MD2	MD1	MD0	8Eh
P1	P1.7	P1.6	P1.5	P1.4	P1.3	P1.2	P1.1	P1.0	90h
EXIF	IE5	IE4	IE3	IE2	–	RGMD	RGSL	BGS	91h
SCON0	SM0FE_0	SM1_0	SM2_0	REN_0	TB8_0	RB8_0	TI_0	RI_0	98h
SBUF0									99h
P2	P2.0	P2.6	P2.5	P2.4	P2.3	P2.2	P2.1	P2.0	A0h
IE	EA	ES1	ET2	ES0	ET1	EX1	ET0	EX0	A8h
SADDR0									A9h
SADDR1									AAh
P3	P3.7	P3.6	P3.5	P3.4	P3.3	P3.2	P3.1	P3.0	B0h
IP	–	PS1	PT2	PS0	PT1	PX1	PT0	PX0	B8h
SADEN0									B9h
SADEN1									BAh
SCON1	SM0FE_0	SM1_0	SM2_0	REN_0	TB8_0	RB8_0	TI_0	RI_0	C0h
SBUF1									C1h
STATUS	PIP	HIP	LIP	1	1	1	1	1	C5h
TA									C7h
T2CON	TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C/T2	CP/RL2	C8h
T2MOD	–	–	–	–	–	–	T2OE	DCEN	C9h
RCAP2L									CAh
RCAP2H									CBh
TL2									CCh
TH2									CDh
PSW	CY	AC	F0	RS1	RS0	OV	FL	P	D0h
WDCON	SMOD_1	POR	EPFI	PFI	WDIF	WTRF	EWI	RWT	D8h
ACC									E0h
EIE	–	–	–	EWI	EX5	EX4	EX3	EX2	E8h
B									F0h
EIP	–	–	–	PWDI	PX5	PX4	PX3	PX2	F8h

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL SPECIFICATIONS

ABSOLUTE MAXIMUM RATINGS*

Voltage on Any Pin Relative to Ground	-1.0V to +7.0V
Operating Temperature	-40°C to +85°C
Storage Temperature	-55°C to +125°C
Soldering Temperature	260°C for 10 seconds

* This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operation sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods of time may affect reliability.

DS80C320 DC ELECTRICAL CHARACTERISTICS


PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
Operating Supply Voltage	V _{CC}	4.5	5.0	5.5	V	1
Power Fail Warning	V _{PFW}	4.25	4.38	4.55	V	1
Minimum Operating Voltage	V _{RST}	4.0	4.1	4.25	V	1, 12
Supply Current Active Mode Ⓢ 25 MHz	I _{CC}		30	45	mA	2
Supply Current Idle Mode Ⓢ 25 MHz	I _{IDLE}		15	25	mA	3
Supply Current Active Mode Ⓢ 33 MHz	I _{CC}		35		mA	2
Supply Current Idle Mode Ⓢ 33 MHz	I _{IDLE}		20		mA	3
Supply Current Stop Mode, Band-gap Reference Disabled	I _{STOP}		.01	1	μA	4
Supply Current Stop Mode, Band-gap Reference Enabled	I _{SPBG}		50	80	μA	4, 10
Input Low Level	V _{IL}	-0.3		+0.8	V	1
Input High Level (Except XTAL1 and RST)	V _{IH1}	2.0		V _{CC} +0.3	V	1
Input High Level XTAL1 and RST	V _{IH2}	3.5		V _{CC} +0.3	V	1
Output Low Voltage Ports 1, 3, Ⓢ I _{OL} =1.6 mA	V _{OL1}			0.45	V	1
Output Low Voltage Ports 0, 2, ALE, PSEN Ⓢ I _{OL} =3.2 mA	V _{OL2}			0.45	V	1, 5
Output High Voltage Ports 1, 3, ALE, PSEN, Ⓢ I _{OH} =-50 μA	V _{OH1}	2.4			V	1, 6
Output High Voltage Ports 1, 3, Ⓢ I _{OH} =-1.5 mA	V _{OH2}	2.4			V	1, 7
Output High Voltage Ports 0, 2, ALE, PSEN I _{OH} =-8 mA	V _{OH3}	2.4			V	1, 5
Input Low Current Ports 1, 3, Ⓢ 0.45V	I _{IL}			-55	μA	11
Transition Current from 1 to 0 Ports 1, 3, Ⓢ 2V	I _{TL}			-650	μA	8
Input Leakage Port 0, Bus Mode	I _L	-300		+300	μA	9
RST Pull-down Resistance	R _{RST}	50		170	KΩ	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

NOTES FOR DS80C320 DC ELECTRICAL CHARACTERISTICS:

All parameters apply to both commercial and industrial temperature operation unless otherwise noted.

1. All voltages are referenced to ground.
2. Active current is measured with a 25 MHz clock source driving XTAL1, $V_{CC}=RST=5.5V$, all other pins disconnected.
3. Idle mode current is measured with a 25 MHz clock source driving XTAL1, $V_{CC}=5.5V$, RST at ground, all other pins disconnected.
4. Stop mode current measured with XTAL1 and RST grounded, $V_{CC}=5.5V$, all other pins disconnected.
5. When addressing external memory.
6. $RST=V_{CC}$. This condition mimics operation of pins in I/O mode.
7. During a 0 to 1 transition, a one-shot drives the ports hard for two clock cycles. This measurement reflects port in transition mode.
8. Ports 1, 2, and 3 source transition current when being pulled down externally. It reaches its maximum at approximately 2V.
9. $0.45 < V_{IN} < V_{CC}$. Not a high impedance input. This port is a weak address holding latch because Port 0 is dedicated as an address bus on the DS80C320. Peak current occurs near the input transition point of the latch, approximately 2V.
10. Over the industrial temperature range, this specification has a maximum value of 200 μA .
11. This is the current required from an external circuit to hold a logic low level on an I/O pin while the corresponding port latch bit is set to 1. This is only the current required to *hold* the low level; transitions from 1 to 0 on an I/O pin will also have to overcome the transition current.
12. Device operating range is 4.5V to 5.5V, however device is tested to 4.0V to ensure proper operation at minimum V_{RST} .

TYPICAL I_{CC} VERSUS FREQUENCY Figure 5

DS80C320 AC CHARACTERISTICS UP TO 25 MHz

PARAMETER	SYMBOL	25 MHz MIN	25 MHz MAX	VARIABLE CLOCK MIN	VARIABLE CLOCK MAX	UNITS
Oscillator Frequency	$1/t_{CLCL}$	0	25	0	25	MHz
ALE Pulse Width	t_{LHL}	50		$1.5t_{CLCL}-10$		ns
Port 0 Address Valid to ALE Low	t_{AVLL}	9		$0.5t_{CLCL}-11$		ns
Address Hold After ALE Low	t_{LLAX1}	5	note 5	$0.25t_{CLCL}-5$	note 5	ns
Address Hold After ALE Low for MOVX WR	t_{LLAX2}	13		$0.5t_{CLCL}-7$		ns
ALE Low to Valid Instruction In	t_{LLIV}		73		$2.5t_{CLCL}-27$	ns
ALE Low to $\overline{PSEN}$ Low	t_{LLPL}	3		$0.25t_{CLCL}-7$		ns
$\overline{PSEN}$ Pulse Width	t_{PLPH}	83		$2.25t_{CLCL}-7$		ns
$\overline{PSEN}$ Low to Valid Instr. In	t_{PLIV}		69		$2.25t_{CLCL}-21$	ns
Input Instruction Hold After $\overline{PSEN}$	t_{PXIX}	0		0		ns
Input Instruction Float After $\overline{PSEN}$	t_{PXIZ}		35		$t_{CLCL}-5$	ns
Port 0 Address to Valid Instr. In	t_{AVV1}		93		$3t_{CLCL}-27$	ns
Port 2 Address to Valid Instr. In	t_{AVV2}		107		$3.5t_{CLCL}-33$	ns
$\overline{PSEN}$ Low to Address Float	t_{PLAZ}		note 5		note 5	ns

NOTES FOR AC ELECTRICAL CHARACTERISTICS:

All parameters apply to both commercial and industrial temperature range operation unless otherwise noted. AC timing characteristics valid for oscillator frequency > 16 MHz.

1. All signals rated over operating temperature at 25 MHz.
2. All signals characterized with load capacitance of 80 pF except Port 0, ALE, $\overline{PSEN}$, $\overline{RD}$ and $\overline{WR}$ at 100 pF. Note that loading should be approximately equal for valid timing.
3. Interfacing to memory devices with float times (turn off times) over 35 ns may cause contention. This will not damage the parts, but will cause an increase in operating current.
4. Specifications assume a 50% duty cycle for the oscillator. Port 2 timing will change with the duty cycle variations.
5. Address is held in a weak latch until over driven by external memory.

DS80C320 MOVX CHARACTERISTICS UP TO 25 MHz

PARAMETER	SYMBOL	VARIABLE CLOCK MIN	VARIABLE CLOCK MAX	UNITS	STRETCH
RD Pulse Width	tRLRH	2tCLCL-11 tMCS-11		ns	tMCS=0 tMCS>0
WR Pulse Width	tWLWH	2tCLCL-11 tMCS-11		ns	tMCS=0 tMCS>0
RD Low to Valid Data In	tRLDV		2tCLCL-25 tMCS-25	ns	tMCS=0 tMCS>0
Data Hold After Read	tRHDX	0		ns	
Data Float After Read	tRHDZ		tCLCL-5 2tCLCL-5	ns	tMCS=0 tMCS>0
ALE Low to Valid Data In	tLLDV		2.5tCLCL-26 1.5tCLCL-28+tMCS	ns	tMCS=0 tMCS>0
Port 0 Address to Valid Data In	tAVDV1		3tCLCL-24 2tCLCL-31+tMCS	ns	tMCS=0 tMCS>0
Port 2 Address to Valid Data In	tAVDV2		3.5tCLCL-32 2.5tCLCL-34+tMCS	ns	tMCS=0 tMCS>0
ALE Low to RD or WR Low	tLLWL	0.5tCLCL-5 1.5tCLCL-5	0.5tCLCL+6 1.5tCLCL+8	ns	tMCS=0 tMCS>0
Port 0 Address Valid to RD or WR Low	tAVWL1	tCLCL-9 2tCLCL-10		ns	tMCS=0 tMCS>0
Port 2 Address Valid to RD or WR Low	tAVWL2	1.5tCLCL-9 2.5tCLCL-13		ns	tMCS=0 tMCS>0
Data Valid to WR Transition	tQVWX	-9 tCLCL-10		ns	tMCS=0 tMCS>0
Data Hold After Write	tWHQX	tCLCL-7 2tCLCL-5		ns	tMCS=0 tMCS>0
RD Low to Address Float	tRLAZ		note 5	ns	
RD or WR High to ALE High	tWLH	0 tCLCL-5	10 tCLCL+11	ns	tMCS=0 tMCS>0

NOTE: tMCS is a time period related to the Stretch memory cycle selection. The following table shows the value of tMCS for each Stretch selection.

M2	M1	M0	MOVX CYCLES	tMCS
0	0	0	2 machine cycles	0
0	0	1	3 machine cycles (default)	4 tCLCL
0	1	0	4 machine cycles	8 tCLCL
0	1	1	5 machine cycles	12 tCLCL
1	0	0	6 machine cycles	16 tCLCL
1	0	1	7 machine cycles	20 tCLCL
1	1	0	8 machine cycles	24 tCLCL
1	1	1	9 machine cycles	28 tCLCL

DS80C320 AC CHARACTERISTICS UP TO 33 MHz

PARAMETER	SYMBOL	33 MHz MIN	33 MHz MAX	VARIABLE CLOCK MIN	VARIABLE CLOCK MAX	UNITS
Oscillator Frequency	$1/t_{CLCL}$	0	33	0	33	MHz
ALE Pulse Width	t_{LHL}	35		$1.5t_{CLCL}-10$		ns
Port 0 Address Valid to ALE Low	t_{AVLL}	4		$.5t_{CLCL}-11$		ns
Address Hold After ALE Low	t_{LLAX1}	2	note 5	$.25t_{CLCL}-5$	note 5	ns
Address Hold After ALE Low for MOVX WR	t_{LLAX2}	8		$.5t_{CLCL}-7$		ns
ALE Low to Valid Instruction In	t_{LLIV}		49		$2.5t_{CLCL}-27$	ns
ALE Low to $\overline{PSEN}$ Low	t_{LLPL}	0.5		$.25t_{CLCL}-7$		ns
$\overline{PSEN}$ Pulse Width	t_{PLPH}	61		$2.25t_{CLCL}-7$		ns
$\overline{PSEN}$ Low to Valid Instr. In	t_{PLIV}		48		$2.25t_{CLCL}-21$	ns
Input Instruction Hold After $\overline{PSEN}$	t_{PIXI}	0		0		ns
Input Instruction Float After $\overline{PSEN}$	t_{PIXZ}		25		$t_{CLCL}-5$	ns
Port 0 Address to Valid Instr. In	t_{AVIV1}		64		$3t_{CLCL}-27$	ns
Port 2 Address to Valid Instr. In	t_{AVIV2}		73		$3.5t_{CLCL}-33$	ns
$\overline{PSEN}$ Low to Address Float	t_{PLAZ}		note 5		note 5	ns

NOTES FOR DS80C323 AC ELECTRICAL CHARACTERISTICS:

All parameters apply to both commercial and industrial temperature range operation unless otherwise noted. AC timing characteristics valid for oscillator frequency > 16 MHz.

1. All signals rated over operating temperature at 33 MHz.
2. All signals characterized with load capacitance of 80 pF except Port 0, ALE, $\overline{PSEN}$, $\overline{RD}$ and $\overline{WR}$ at 100 pF. Note that loading should be approximately equal for valid timing.
3. Interfacing to memory devices with float times (turn off times) over 30 ns may cause contention. This will not damage the parts, but will cause an increase in operating current.
4. Specifications assume a 50% duty cycle for the oscillator. Port 2 timing will change with the duty cycle variations.
5. Address is held in a weak latch until over driven by external memory.

DS80C320 MOVX CHARACTERISTICS UP TO 33 MHz

PARAMETER	SYMBOL	VARIABLE CLOCK MIN	VARIABLE CLOCK MAX	UNITS	STRETCH
$\overline{RD}$ Pulse Width	t_{RLRH}	$2t_{CLCL}-11$ $t_{MCS}-11$		ns	$t_{MCS}=0$ $t_{MCS}>0$
$\overline{WR}$ Pulse Width	t_{WLWH}	$2t_{CLCL}-11$ $t_{MCS}-11$		ns	$t_{MCS}=0$ $t_{MCS}>0$
RD Low to Valid Data In	t_{RLDV}		$2t_{CLCL}-25$ $t_{MCS}-25$	ns	$t_{MCS}=0$ $t_{MCS}>0$
Data Hold After Read	t_{RHDx}	0		ns	
Data Float After Read	t_{RHDZ}		$t_{CLCL}-5$ $2t_{CLCL}-5$	ns	$t_{MCS}=0$ $t_{MCS}>0$
ALE Low to Valid Data In	t_{LLDV}		$2.5t_{CLCL}-26$ $1.5t_{CLCL}-28+t_{MCS}$	ns	$t_{MCS}=0$ $t_{MCS}>0$
Port 0 Address to Valid Data In	t_{AVDV1}		$3t_{CLCL}-24$ $2t_{CLCL}-31+t_{MCS}$	ns	$t_{MCS}=0$ $t_{MCS}>0$
Port 2 Address to Valid Data In	t_{AVDV2}		$3.5t_{CLCL}-32$ $2.5t_{CLCL}-34+t_{MCS}$	ns	$t_{MCS}=0$ $t_{MCS}>0$
ALE Low to $\overline{RD}$ or $\overline{WR}$ Low	t_{LLWL}	$0.5t_{CLCL}-5$ $1.5t_{CLCL}-5$	$0.5t_{CLCL}+6$ $1.5t_{CLCL}+8$	ns	$t_{MCS}=0$ $t_{MCS}>0$
Port 0 Address Valid to $\overline{RD}$ or $\overline{WR}$ Low	t_{AVWL1}	$t_{CLCL}-9$ $2t_{CLCL}-10$		ns	$t_{MCS}=0$ $t_{MCS}>0$
Port 2 Address Valid to $\overline{RD}$ or $\overline{WR}$ Low	t_{AVWL2}	$1.5t_{CLCL}-9$ $2.5t_{CLCL}-13$		ns	$t_{MCS}=0$ $t_{MCS}>0$
Data Valid to $\overline{WR}$ Transition	t_{QVWX}	-9 $t_{CLCL}-10$		ns	$t_{MCS}=0$ $t_{MCS}>0$
Data Hold After Write	t_{WHQx}	$t_{CLCL}-7$ $2t_{CLCL}-5$		ns	$t_{MCS}=0$ $t_{MCS}>0$
$\overline{RD}$ Low to Address Float	t_{RLAZ}		note 5	ns	
$\overline{RD}$ or $\overline{WR}$ High to ALE High	t_{WHLH}	0 $t_{CLCL}-5$	10 $t_{CLCL}+11$	ns	$t_{MCS}=0$ $t_{MCS}>0$

NOTE: t_{MCS} is a time period related to the Stretch memory cycle selection. The following table shows the value of t_{MCS} for each Stretch selection.

M2	M1	M0	MOVX CYCLES	t_{MCS}
0	0	0	2 machine cycles	0
0	0	1	3 machine cycles (default)	$4 t_{CLCL}$
0	1	0	4 machine cycles	$8 t_{CLCL}$
0	1	1	5 machine cycles	$12 t_{CLCL}$
1	0	0	6 machine cycles	$16 t_{CLCL}$
1	0	1	7 machine cycles	$20 t_{CLCL}$
1	1	0	8 machine cycles	$24 t_{CLCL}$
1	1	1	9 machine cycles	$28 t_{CLCL}$

DS80C323 DC ELECTRICAL CHARACTERISTICS

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
Operating Supply Voltage	V_{CC}	2.7	3.0	5.5	V	1
Power Fail Warning	V_{PFW}	2.6	2.7	2.8	V	1
Minimum Operating Voltage	V_{RST}	2.5	2.6	2.7	V	1, 12
Supply Current Active Mode, 18 MHz	I_{CC}		10		mA	2
Supply Current Idle Mode, 18 MHz	I_{IDLE}		6		mA	3
Supply Current Stop Mode, Band-gap Reference Disabled	I_{STOP}		0.1		μA	2
Supply Current Stop Mode, Band-gap Reference Enabled	I_{SPBG}		40		μA	4, 10
Input Low Level	V_{IL}	-0.3		$0.2 V_{CC}$	V	1
Input High Level (Except XTAL1 and RST)	V_{IH1}	$0.7 V_{CC}$		$V_{CC}+0.3$	V	1
Input High Level XTAL1 and RST	V_{IH2}	$0.7 V_{CC} + 0.25V$		$V_{CC}+0.3$	V	1
Output Low Voltage, Ports 1, 3 @ $I_{OL}=1.6$ mA	V_{OL1}			0.4	V	1
Output Low Voltage, Ports 0, 2, PSEN/ALE @ $I_{OL}=3.2$ mA	V_{OL2}			0.4	V	1, 5
Output High Voltage Ports 1, 3, PSEN/ALE, @ $I_{OH}=15$ μA	V_{OH1}	$V_{DD} - 0.4V$			V	1, 6
Output High Voltage Ports 1, 3 @ $I_{OH}=1.5$ mA	V_{OH2}	$V_{DD} - 0.4V$			V	1, 7
Output High Voltage Ports 0, 2, PSEN/ALE @ $I_{OH}=2$ mA	V_{OH3}	$V_{DD} - 0.4V$			V	1, 5
Input Low Current Ports 1, 3 @ 0.45V	I_{IL}			-30	μA	11
Transition Current from 1 $\geq$ 0, Ports 1, 3, @ 2V	I_{TL}			-400	μA	8
Input Leakage Port 0, Bus Mode	I_L	-300		+300	μA	9
RST Pull-down Resistance	R_{RST}	50		170	$K\Omega$	

NOTES FOR DS80C323 DC ELECTRICAL CHARACTERISTICS:

All parameters apply to both commercial and industrial temperature operation unless otherwise noted. Device operating range is 2.7V – 5.5V. DC Electrical specifications are for operation 2.7V – 3.3V.

1. All voltages are referenced to ground.
2. Active mode current is measured with a 18 MHz clock source driving XTAL1, $V_{CC}=RST=3.3V$, all other pins disconnected.
3. Idle mode current is measured with a 18 MHz clock source driving XTAL1, $V_{CC}=3.3V$, all other pins disconnected.
4. Stop mode current measured with XTAL1 and RST grounded, $V_{CC}=3.3V$, all other pins disconnected.
5. When addressing external memory.

6. $RST = V_{CC}$. This condition mimics operation of pins in I/O mode.
7. During a 0 to 1 transition, an one-shot drives the ports hard for two clock cycles. This measurement reflects port in transition mode.
8. Ports 1, 2, and 3 source transition current when being pulled down externally. It reaches its maximum at approximately 2V.
9. V_{IN} between ground and $V_{CC} - 0.3V$. Not a high impedance input. This port is a weak address latch because Port 0 is dedicated as an address bus on the DS80C323. Peak current occurs near the input transition point of the latch, approximately 2V.
10. Over the industrial temperature range, this specification has a maximum value of 200 μA .
11. This is the current from an external circuit to hold a logic low level on an I/O pin while the corresponding port latch bit is set to 1. This is only the current required to *hold* the low level; transitions from 1 to 0 on an I/O pin will also have to overcome the transition current.
12. Device operating range is 2.7V to 5.5V, however device is tested to 2.5V to ensure proper operation at minimum V_{RST} .

DS80C323 AC ELECTRICAL CHARACTERISTICS

PARAMETER	SYMBOL	18 MHz MIN	18 MHz MAX	VARIABLE CLOCK MIN	VARIABLE CLOCK MAX	UNITS
Oscillator Frequency	$1/t_{CLCL}$	0	18	0	18	MHz
ALE Pulse Width	t_{LHL}	73		$1.5t_{CLCL}-10$		ns
Port 0 Address Valid to ALE Low	t_{AVLL}	16		$0.5t_{CLCL}-11$		ns
Address Hold After ALE Low	t_{LAX1}	8	note 5	$0.25t_{CLCL}-5$	note 5	ns
Address Hold After ALE Low for MOVX WR	t_{LAX2}	20		$0.5t_{CLCL}-7$		ns
ALE Low to Valid Instruction In	t_{LLIV}		112		$2.5t_{CLCL}-27$	ns
ALE Low to $\overline{PSEN}$ Low	t_{LLPL}	6		$0.25t_{CLCL}-7$		ns
$\overline{PSEN}$ Pulse Width	t_{PLPH}	118		$2.25t_{CLCL}-7$		ns
$\overline{PSEN}$ Low to Valid Instr. In	t_{PLIV}		104		$2.25t_{CLCL}-21$	ns
Input Instruction Hold After $\overline{PSEN}$	t_{PXIX}	0		0		ns
Input Instruction Float After $\overline{PSEN}$	t_{PXIZ}		51		$t_{CLCL}-5$	ns
Port 0 Address to Valid Instr. In	t_{AVTV1}		140		$3t_{CLCL}-27$	ns
Port 2 Address to Valid Instr. In	t_{AVTV2}		162		$3.5t_{CLCL}-33$	ns
$\overline{PSEN}$ Low to Address Float	t_{PLAZ}		note 5		note 5	ns

NOTES FOR DS80C323 AC ELECTRICAL CHARACTERISTICS:

All parameters apply to both commercial and industrial temperature range operation unless otherwise noted. AC timing characteristics valid for oscillator frequency > 16 MHz.

1. All signals rated over operating temperature at 18 MHz.
2. All signals characterized with load capacitance of 80 pF except Port 0, ALE, $\overline{PSEN}$, $\overline{RD}$ and $\overline{WR}$ at 100 pF. Note that loading should be approximately equal for valid timing.
3. Interfacing to memory devices with float times (turn off times) over 35 ns may cause contention. This will not damage the parts, but will cause an increase in operating current.
4. Specifications assume a 50% duty cycle for the oscillator. Port 2 timing will change with the duty cycle variations.
5. Address is held in a weak latch until over driven by external memory.

DS80C323 MOVX CHARACTERISTICS

PARAMETER	SYMBOL	VARIABLE CLOCK MIN	VARIABLE CLOCK MAX	UNITS	STRETCH
$\overline{RD}$ Pulse Width	t_{RLRH}	$2t_{CLCL}-11$ $t_{MCS}-11$		ns	$t_{MCS}=0$ $t_{MCS}>0$
$\overline{WR}$ Pulse Width	t_{WLWH}	$2t_{CLCL}-11$ $t_{MCS}-11$		ns	$t_{MCS}=0$ $t_{MCS}>0$
$\overline{RD}$ Low to Valid Data In	t_{RLDV}		$2t_{CLCL}-25$ $t_{MCS}-25$	ns	$t_{MCS}=0$ $t_{MCS}>0$
Data Hold After Read	t_{RHDX}	0		ns	
Data Float After Read	t_{RHDZ}		$t_{CLCL}-5$ $2t_{CLCL}-5$	ns	$t_{MCS}=0$ $t_{MCS}>0$
ALE Low to Valid Data In	t_{LLDV}		$2.5t_{CLCL}-28$ $1.5t_{CLCL}-28+t_{MCS}$	ns	$t_{MCS}=0$ $t_{MCS}>0$
Port 0 Address to Valid Data In	t_{AVDV1}		$3t_{CLCL}-24$ $2t_{CLCL}-31+t_{MCS}$	ns	$t_{MCS}=0$ $t_{MCS}>0$
Port 2 Address to Valid Data In	t_{AVDV2}		$3.5t_{CLCL}-32$ $2.5t_{CLCL}-34+t_{MCS}$	ns	$t_{MCS}=0$ $t_{MCS}>0$
ALE Low to $\overline{RD}$ or $\overline{WR}$ Low	t_{LLWL}	$0.5t_{CLCL}+5$ $1.5t_{CLCL}-5$	$0.5t_{CLCL}+6$ $1.5t_{CLCL}+8$	ns	$t_{MCS}=0$ $t_{MCS}>0$
Port 0 Address Valid to $\overline{RD}$ or $\overline{WR}$ Low	t_{AVWL1}	$t_{CLCL}-9$ $2t_{CLCL}-10$		ns	$t_{MCS}=0$ $t_{MCS}>0$
Port 2 Address Valid to $\overline{RD}$ or $\overline{WR}$ Low	t_{AVWL2}	$1.5t_{CLCL}-9$ $2.5t_{CLCL}-13$		ns	$t_{MCS}=0$ $t_{MCS}>0$
Data Valid to $\overline{WR}$ Transition	t_{QVWX}	-9 $t_{CLCL}-10$		ns	$t_{MCS}=0$ $t_{MCS}>0$
Data Hold After Write	t_{WHOX}	$t_{CLCL}-7$ $2t_{CLCL}-5$		ns	$t_{MCS}=0$ $t_{MCS}>0$
$\overline{RD}$ Low to Address Float	t_{RLAZ}		note 5	ns	
$\overline{RD}$ or $\overline{WR}$ High to ALE High	t_{WHLH}	0 $t_{CLCL}-5$	10 $t_{CLCL}+11$	ns	$t_{MCS}=0$ $t_{MCS}>0$

NOTE: t_{MCS} is a time period related to the Stretch memory cycle selection. The following table shows the value of t_{MCS} for each Stretch selection.

M2	M1	M0	MOVX CYCLES	t_{MCS}
0	0	0	2 machine cycles	0
0	0	1	3 machine cycles (default)	$4 t_{CLCL}$
0	1	0	4 machine cycles	$8 t_{CLCL}$
0	1	1	5 machine cycles	$12 t_{CLCL}$
1	0	0	6 machine cycles	$18 t_{CLCL}$
1	0	1	7 machine cycles	$20 t_{CLCL}$
1	1	0	8 machine cycles	$24 t_{CLCL}$
1	1	1	9 machine cycles	$28 t_{CLCL}$

DS80C320/DS80C323 EXTERNAL CLOCK CHARACTERISTICS

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
Clock High Time	t _{CHCX}	10			ns	
Clock Low Time	t _{CLCX}	10			ns	
Clock Rise Time	t _{CLCH}			5	ns	
Clock Fall Time	t _{CHCL}			5	ns	

DS80C320/DS80C323 SERIAL PORT MODE 0 TIMING CHARACTERISTICS

PARAMETER	SYMBOL	MIN	TYP	MAX	UNITS	NOTES
Serial Port Clock Cycle Time SM2=0 12 clocks per cycle SM2=1 4 clocks per cycle	t _{XLXL}		12t _{CLCL} 4t _{CLCL}		ns	
Output Data Setup to Clock Rising Edge SM2=0 12 clocks per cycle SM2=1 4 clocks per cycle	t _{QVXH}		10t _{CLCL} 3t _{CLCL}		ns	
Output Data Hold from Clock Rising SM2=0 12 clocks per cycle SM2=1 4 clocks per cycle	t _{XHOX}		2t _{CLCL} t _{CLCL}		ns	
Input Data Hold after Clock Rising SM2=0 12 clocks per cycle SM2=1 4 clocks per cycle	t _{XHDX}		t _{CLCL} t _{CLCL}		ns	
Clock Rising Edge to Input Data Valid SM2=0 12 clocks per cycle SM2=1 4 clocks per cycle	t _{XHDV}		11t _{CLCL} 3t _{CLCL}		ns	

EXPLANATION OF AC SYMBOLS


In an effort to remain compatible with the original 8051 family, this device specifies the same parameter as such devices, using the same symbols. For completeness, the following is an explanation of the symbols.

- t Time
- A Address
- C Clock
- D Input data
- H Logic level high


- L Logic level low
- I Instruction
- P $\overline{\text{PSEN}}$
- Q Output data
- R RD signal
- V Valid
- W WR signal
- X No longer a valid logic level
- Z Tristate

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


DATA MEMORY READ CYCLE




DATA MEMORY WRITE CYCLE




DATA MEMORY WRITE WITH STRETCH=1



DATA MEMORY WRITE WITH STRETCH=2




EXTERNAL CLOCK DRIVE




SERIAL PORT MODE 0 TIMING


SERIAL PORT 0 (SYNCHRONOUS MODE)
HIGH SPEED OPERATION SM2=1=>TXD CLOCK=XTAL/4




SERIAL PORT 0 (SYNCHRONOUS MODE)
SM2=0=>TXD CLOCK=XTAL/12



POWER CYCLE TIMING



40-PIN PDIP (600 MIL)




ALL DIMENSIONS ARE IN INCHES.



PKG	40-PIN	
DIM	MIN	MAX
A	-	0.200
A1	0.015	-
A2	0.140	0.160
b	0.014	0.022
c	0.008	0.012
D	1.980	2.085
E	0.600	0.625
E1	0.530	0.555
e	0.090	0.110
L	0.115	0.145
eB	0.600	0.700

56-G5000-000

44-PIN TQFP




SEE DETAIL "A"



- NOTES:
- 1. DIMENSIONS D1 AND E1 INCLUDE MOLD MISMATCH, BUT DO NOT INCLUDE MOLD PROTRUSION; ALLOWABLE PROTRUSION IS 0.25 MM PER SIDE.
 - 2. DETAILS OF PIN 1 IDENTIFIER ARE OPTIONAL BUT MUST BE LOCATED WITHIN THE ZONE INDICATED.
 - 3. ALLOWABLE DAMBAR PROTRUSION IS 0.08 MM TOTAL IN EXCESS OF THE B DIMENSION; AT MAXIMUM MATERIAL CONDITION, PROTRUSION NOT TO BE LOCATED ON LOWER RADIUS OR FOOT OF LEAD.
 - 4. CONTROLLING DIMENSIONS: MILLIMETERS.


PKG	44-PIN	
DIM	MIN	MAX
A	—	1.20
A1	0.05	0.15
A2	0.95	1.05
D	11.80	12.20
D1	10.00 BSC	
E	11.80	12.20
E1	10.00 BSC	
L	0.45	0.75
e	0.80 BSC	
B	0.30	0.45
C	0.08	0.20

56-G4012-001




44-PIN PLCC

NOTE:
△ PIN-1 IDENTIFIER TO BE LOCATED IN ZONE INDICATED.
2 CONTROLLING DIMENSIONS ARE IN INCHS



PKG	44-PIN	
DIM	MIN	MAX
A	0.185	0.180
A1	0.090	0.120
A2	0.020	-
B	0.028	0.033
B1	0.013	0.021
c	0.009	0.012
CH1	0.042	0.048
D	0.685	0.695
D1	0.650	0.656
D2	0.590	0.630
E	0.685	0.695
E1	0.650	0.656
E2	0.590	0.630
e1	0.050 BSC	
N	0.44	-



56-G4003-001

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DATA SHEET REVISION SUMMARY

The following represent the key differences between the 05/22/96 and the 10/21/97 version of the DS80C320 data sheet. Please review this summary carefully.

DS80C320

1. Added note to clarify I_{IL} specification.
2. Added note to clarify AC timing conditions.
3. Corrected erroneous t_{QVXL} label on figure "Serial Port Mode 0 Timing" to read t_{QVXH} .
4. Added note to prevent accidental corruption of Watchdog Timer count while changing counter length.

DS80C323

1. Added note to clarify I_{IL} specification.
2. Remove port 2 from V_{OH1} specification, add port 3.
3. I_{OH} for V_{OH3} specification changed from -3 mA to -2 mA.
4. Added note to clarify AC timing conditions.

The following represent the key differences between 05/23/96 and 05/22/96 version of the DS80C320 data sheet and between 05/23/96 and 03/27/95 version of the DS80C323 data sheet. Please review this summary carefully.

DS80C320:

1. Add DS80C323 Characteristics.
2. Change DS80C320 V_{PFW} specification from 4.5V to 4.55V (PCN E62802).
3. Update DS80C320 33 MHz AC Characteristics.

DS80C323:

1. Delete Data Sheet. Contents moved to DS80C320/DS80C323.

The following represent the key differences between the 031096 and the 052296 version of the DS80C320 data sheet. Please review this summary carefully.

1. Add Data Sheet Revision Summary.

The following represent the key differences between the 041895 and the 031096 version of the DS80C320 data sheet. Please review this summary carefully.


1. Remove Port 0, Port 2 from V_{OH1} specification (PCN B60802).
2. V_{OH1} test specification clarified ($RST = V_{CC}$).
3. Add t_{AVWL2} marking to External Memory Read Cycle figure.
4. Correct TQFP drawing to read 44-pin TQFP.
5. Rotate page 1 TQFP illustration to match assembly specifications.

The following represent the key differences between the 103196 and the 041896 version of the DS80C320 data sheet. Please review this summary carefully.


1. Update DS80C320 25 MHz AC Characteristics.

ภาคผนวก ก

รูปภาพที่เกี่ยวข้องกับการทดลองแสดงได้ดังต่อไปนี้




รูปแสดงชิ้นงาน โคจรรวม มุมมองด้านหน้า



รูปแสดงชิ้นงาน โคจรรวม มุมมองด้านข้าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปแสดงการนำชิ้นงานมาใช้ในการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปแสดง มอเตอร์ที่ใช้ในการทดลอง มีขนาดตาม nameplate ดังนี้
 $1\sim M$, 230V, 3.5A, 230W, $\cos\phi$ 0.8, 3000rpm, 50Hz



รูปแสดง มอเตอร์ที่ใช้ในการทดลอง มีขนาดตาม nameplate ดังนี้
 $3\sim M$, 220/380V, 4.5/2.8A, 1.1kW, $\cos\phi$ 0.86, 2800rpm, 50Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปแสดง oscilloscope ที่ใช้เก็บผลการทดลอง



รูปแสดง เครื่องมือที่ใช้ในการวัดค่าต่างๆ ในการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ง


รายละเอียดของอุปกรณ์ที่ใช้ในปริญญานิพนธ์ฉบับนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

HEXFET® Power MOSFET

- Dynamic dv/dt Rating
- Repetitive Avalanche Rated
- Isolated Central Mounting Hole
- Fast Switching
- Ease of Paralleling
- Simple Drive Requirements




$V_{DSS} = 500V$
$R_{DS(on)} = 0.40\Omega$
$I_D = 14A$

Description

Third Generation HEXFETs from International Rectifier provide the designer with the best combination of fast switching, ruggedized device design, low on-resistance and cost-effectiveness.

The TO-247 package is preferred for commercial-industrial applications where higher power levels preclude the use of TO-220 devices. The TO-247 is similar but superior to the earlier TO-218 package because of its isolated mounting hole. It also provides greater creepage distance between pins to meet the requirements of most safety specifications.



DATA SHEETS

Absolute Maximum Ratings

	Parameter	Max.	Units
$I_D @ T_C = 25^{\circ}C$	Continuous Drain Current, $V_{GS} @ 10 V$	14	A
$I_D @ T_C = 100^{\circ}C$	Continuous Drain Current, $V_{GS} @ 10 V$	8.7	
I_{DM}	Pulsed Drain Current ①	56	
$P_D @ T_C = 25^{\circ}C$	Power Dissipation	190	W
	Linear Derating Factor	1.5	W/°C
V_{GS}	Gate-to-Source Voltage	± 20	V
E_{AS}	Single Pulse Avalanche Energy ②	760	mJ
I_{AR}	Avalanche Current ①	8.7	A
E_{AR}	Repetitive Avalanche Energy ①	19	mJ
dv/dt	Peak Diode Recovery dv/dt ③	3.5	V/ns
T_J	Operating Junction and	-55 to +150	°C
T_{STG}	Storage Temperature Range		
	Soldering Temperature, for 10 seconds		
	Mounting Torque, 6-32 or M3 screw	300 (1.6mm from case) 10 lbf·in (1.1 N·m)	

Thermal Resistance

	Parameter	Min.	Typ.	Max.	Units
$R_{\theta JC}$	Junction-to-Case	—	—	0.65	°C/W
$R_{\theta CS}$	Case-to-Sink, Flat, Greased Surface	—	0.24	—	
$R_{\theta JA}$	Junction-to-Ambient	—	—	40	

IRFP450



Electrical Characteristics @ T_J = 25°C (unless otherwise specified)

	Parameter	Min.	Typ.	Max.	Units	Test Conditions
V _{(BR)DSS}	Drain-to-Source Breakdown Voltage	500	—	—	V	V _{GS} =0V, I _D =250μA
ΔV _{(BR)DSS} /ΔT _J	Breakdown Voltage Temp. Coefficient	—	0.63	—	V/°C	Reference to 25°C, I _D =1mA
R _{DS(on)}	Static Drain-to-Source On-Resistance	—	—	0.40	Ω	V _{GS} =10V, I _D =8.4A ③
V _{GS(th)}	Gate Threshold Voltage	2.0	—	4.0	V	V _{DS} =V _{GS} , I _D =250μA
g _{fs}	Forward Transconductance	9.3	—	—	S	V _{DS} =50V, I _D =8.4A ③
I _{DSS}	Drain-to-Source Leakage Current	—	—	25	μA	V _{DS} =500V, V _{GS} =0V
I _{DSS}	Gate-to-Source Forward Leakage	—	—	100	nA	V _{GS} =20V
I _{DSS}	Gate-to-Source Reverse Leakage	—	—	-100	nA	V _{GS} =-20V
Q _g	Total Gate Charge	—	—	150	nC	I _D =14A
Q _{gs}	Gate-to-Source Charge	—	—	20	nC	V _{GS} =400V
Q _{gd}	Gate-to-Drain ("Miller") Charge	—	—	80	nC	V _{GS} =10V See Fig. 6 and 13 ④
t _{d(on)}	Turn-On Delay Time	—	17	—	ns	V _{DD} =250V
t _r	Rise Time	—	47	—	ns	I _D =14A
t _{d(off)}	Turn-Off Delay Time	—	92	—	ns	R _G =6.2Ω
t _f	Fall Time	—	44	—	ns	R _O =17Ω See Figure 10 ④
L _D	Internal Drain Inductance	—	5.0	—	nH	Between lead, 6 mm (0.25in.) from package and center of die contact
L _S	Internal Source Inductance	—	13	—	nH	
C _{iss}	Input Capacitance	—	2600	—	pF	V _{GS} =0V
C _{oss}	Output Capacitance	—	720	—	pF	V _{DS} =25V
C _{rss}	Reverse Transfer Capacitance	—	340	—	pF	f=1.0MHz See Figure 5

Source-Drain Ratings and Characteristics

	Parameter	Min.	Typ.	Max.	Units	Test Conditions
I _S	Continuous Source Current (Body Diode)	—	—	14	A	MOSFET symbol showing the integral reverse p-n junction diode.
I _{SM}	Pulsed Source Current (Body Diode) ①	—	—	56	A	
V _{SD}	Diode Forward Voltage	—	—	1.4	V	T _J =25°C, I _S =14A, V _{GS} =0V ④
t _{rr}	Reverse Recovery Time	—	540	810	ns	T _J =25°C, I _F =14A
Q _{rr}	Reverse Recovery Charge	—	4.8	7.2	μC	di/dt=100A/μs ④
t _{on}	Forward Turn-On Time	Intrinsic turn-on time is negligible (turn-on is dominated by L _S +L _D)				

Notes:

- ① Repetitive rating; pulse width limited by max. junction temperature (See Figure 11)
- ② V_{DD}=50V, starting T_J=25°C, L=7.0mH R_G=25Ω, I_{AS}=14A (See Figure 12)
- ③ I_{SD}≤14A, di/dt≤130A/μs, V_{DD}≤V_{(BR)DSS}, T_J≤150°C
- ④ Pulse width ≤ 300 μs; duty cycle ≤2%.




Fig 1. Typical Output Characteristics,
 $T_C=25^\circ\text{C}$




Fig 2. Typical Output Characteristics,
 $T_C=150^\circ\text{C}$

DATA
SHEETS




Fig 3. Typical Transfer Characteristics




Fig 4. Normalized On-Resistance
Vs. Temperature




Fig 5. Typical Capacitance Vs. Drain-to-Source Voltage




Fig 6. Typical Gate Charge Vs. Gate-to-Source Voltage




Fig 7. Typical Source-Drain Diode Forward Voltage




Fig 8. Maximum Safe Operating Area




Fig 9. Maximum Drain Current Vs. Case Temperature




Fig 10a. Switching Time Test Circuit




Fig 10b. Switching Time Waveforms




Fig 11. Maximum Effective Transient Thermal Impedance, Junction-to-Case




Fig 12a. Unclamped Inductive Test Circuit




Fig 12b. Unclamped Inductive Waveforms




Fig 12c. Maximum Avalanche Energy Vs. Drain Current




Fig 13a. Basic Gate Charge Waveform




Fig 13b. Gate Charge Test Circuit

Appendix A: Figure 14, Peak Diode Recovery dv/dt Test Circuit – See page 1505

Appendix B: Package Outline Mechanical Drawing – See page 1511

Appendix C: Part Marking Information – See page 1517

International
IR Rectifier

MC14093B

Quad 2-Input "NAND"
Schmitt Trigger

The MC14093B Schmitt trigger is constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. These devices find primary use where low power dissipation and/or high noise immunity is desired. The MC14093B may be used in place of the MC14011B quad 2-input NAND gate for enhanced noise immunity or to "square up" slowly changing waveforms.

- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Capable of Driving Two Low-Power TTL Loads or One Low-Power Schottky TTL Load Over the Rated Temperature Range
- Triple Diode Protection on All Inputs
- Pin-for-Pin Compatible with CD4093
- Can be Used to Replace MC14011B
- Independent Schmitt-Trigger at each input

MAXIMUM RATINGS* (Voltages Referenced to VSS)

Symbol	Parameter	Value	Unit
VDD	DC Supply Voltage	-0.5 to +18.0	V
Vin, Vout	Input or Output Voltage (DC or Transient)	-0.5 to VDD + 0.5	V
Iin, Iout	Input or Output Current (DC or Transient), per Pin	±10	mA
PD	Power Dissipation, per Package†	500	mW
Tstg	Storage Temperature	-65 to +150	°C
TL	Lead Temperature (8-Second Soldering)	260	°C


* Maximum Ratings are those values beyond which damage to the device may occur.

† Temperature Derating:

Plastic "P and D/DW" Packages: -7.0 mW/°C From 65°C To 125°C

Ceramic "L" Packages: -12 mW/°C From 100°C To 125°C


EQUIVALENT CIRCUIT SCHEMATIC
(1/4 OF CIRCUIT SHOWN)



This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, Vin and Vout should be constrained to the range VSS ≤ (Vin or Vout) ≤ VDD. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either VSS or VDD). Unused outputs must be left open.



L SUFFIX
CERAMIC
CASE 632



P SUFFIX
PLASTIC
CASE 646




D SUFFIX
SOIC
CASE 751A

ORDERING INFORMATION

MC14XXXBCP Plastic
MC14XXXBCL Ceramic
MC14XXXBD SOIC

TA = -55° to 125°C for all packages.

LOGIC DIAGRAM



VDD = PIN 14
VSS = PIN 7



ELECTRICAL CHARACTERISTICS (Voltages Referenced to V_{SS})

Characteristic	Symbol	V _{DD} V _{dc}	- 55°C		25°C			125°C		Unit
			Min	Max	Min	Typ #	Max	Min	Max	
Output Voltage V _{in} = V _{DD} or 0	"0" Level VOL	5.0	—	0.05	—	0	0.05	—	0.05	V _{dc}
		10	—	0.05	—	0	0.05	—	0.05	
		15	—	0.05	—	0	0.05	—	0.05	
	"1" Level VOH	5.0	4.95	—	4.95	5.0	—	4.95	—	V _{dc}
		10	9.95	—	9.95	10	—	9.95	—	
		15	14.95	—	14.95	15	—	14.95	—	
Output Drive Current (VOH = 2.5 V _{dc}) (VOH = 4.6 V _{dc}) (VOH = 9.5 V _{dc}) (VOH = 13.5 V _{dc})	Source	5.0	-3.0	—	-2.4	-4.2	—	-1.7	—	mAdc
		5.0	-0.64	—	-0.51	-0.88	—	-0.36	—	
		10	-1.6	—	-1.3	-2.25	—	-0.9	—	
		15	-4.2	—	-3.4	-8.8	—	-2.4	—	
	Sink	5.0	0.64	—	0.51	0.88	—	0.36	—	mAdc
		10	1.6	—	1.3	2.25	—	0.9	—	
Input Current	I _{in}	15	—	±0.1	—	±0.00001	±0.1	—	±1.0	μAdc
		15	—	—	—	5.0	7.5	—	—	
Input Capacitance (V _{in} = 0)	C _{in}	—	—	—	—	—	—	—	—	pF
		—	—	—	—	—	—	—	—	
Quiescent Current (Per Package)	I _{DD}	5.0	—	0.25	—	0.0005	0.25	—	7.5	μAdc
		10	—	0.5	—	0.0010	0.5	—	15	
		15	—	1.0	—	0.0015	1.0	—	30	
Total Supply Current***† (Dynamic plus Quiescent, Per Package) (C _L = 50 pF on all outputs, all buffers switching)	I _T	5.0	I _T = (1.2 μA/kHz) f + I _{DD} I _T = (2.4 μA/kHz) f + I _{DD} I _T = (3.6 μA/kHz) f + I _{DD}							μAdc
		10								
		15								
Hysteresis Voltage	V _H †	5.0	0.3	2.0	0.3	1.1	2.0	0.3	2.0	V _{dc}
		10	1.2	3.4	1.2	1.7	3.4	1.2	3.4	
		15	1.6	5.0	1.6	2.1	5.0	1.6	5.0	
Threshold Voltage Positive-Going	V _{T+}	5.0	2.2	3.6	2.2	2.9	3.6	2.2	3.6	V _{dc}
		10	4.6	7.1	4.6	5.9	7.1	4.6	7.1	
		15	6.8	10.8	6.8	8.8	10.8	6.8	10.8	
	Negative-Going V _{T-}	5.0	0.9	2.8	0.9	1.9	2.8	0.9	2.8	V _{dc}
		10	2.5	5.2	2.5	3.9	5.2	2.5	5.2	
		15	4.0	7.4	4.0	5.8	7.4	4.0	7.4	

#Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.

**The formulas given are for the typical characteristics only at 25°C.

†To calculate total supply current at loads other than 50 pF:

$$I_T(C_L) = I_T(50 \text{ pF}) + (C_L - 50) V/k$$

where: I_T is in μA (per package), C_L in pF, V = (V_{DD} - V_{SS}) in volts, f in kHz is input frequency, and k = 0.004.

SWITCHING CHARACTERISTICS (C_L = 50 pF, T_A = 25°C)

Characteristic	Symbol	V _{DD} V _{dc}	Min	Typ #	Max	Unit
Output Rise Time	t _{TLH}	5.0 10 15	— — —	100 50 40	200 100 80	ns
Output Fall Time	t _{THL}	5.0 10 15	— — —	100 50 40	200 100 80	ns
Propagation Delay Time	t _{PLH} , t _{PHL}	5.0 10 15	— — —	125 50 40	250 100 80	ns

#Data labeled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.





Figure 1. Switching Time Test Circuit and Waveforms



(a) Schmitt Triggers will square up inputs with slow rise and fall times.

(b) A Schmitt trigger offers maximum noise immunity in gate applications.

Figure 2. Typical Schmitt Trigger Applications




Figure 3. Typical Output Source Characteristics Test Circuit




Figure 4. Typical Output Sink Characteristics Test Circuit





Figure 5. Typical Transfer Characteristics

PIN ASSIGNMENT

IN 1A	1	14	V _{DD}
IN 2A	2	13	IN 2D
OUTA	3	12	IN 1D
OUTB	4	11	OUTD
IN 1B	5	10	OUTC
IN 2B	6	9	IN 2C
V _{SS}	7	8	IN 1C

OUTLINE DIMENSIONS


L SUFFIX
CERAMIC DIP PACKAGE
CASE 632-08
ISSUE Y



- NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1992.
 2. CONTROLLING DIMENSION: INCH.
 3. DIMENSION L TO CENTER OF LEAD WHEN FORMED PARALLEL.
 4. DIMENSION F MAY NARROW TO 0.76 (0.030) WHERE THE LEAD ENTERS THE CERAMIC BODY.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.750	0.785	19.05	19.94
B	0.245	0.280	6.23	7.11
C	0.155	0.200	3.94	5.08
D	0.015	0.020	0.38	0.50
F	0.065	0.065	1.40	1.65
G	0.100 BSC		2.54 BSC	
J	0.008	0.015	0.21	0.38
K	0.125	0.170	3.18	4.31
L	0.300 BSC		7.62 BSC	
M	0°	15°	0°	15°
N	0.020	0.040	0.51	1.01

P SUFFIX
PLASTIC DIP PACKAGE
CASE 646-06
ISSUE L




- NOTES:
1. LEADS WITHIN 0.13 (0.005) RADIUS OF TRUE POSITION AT SEATING PLANE AT MAXIMUM MATERIAL CONDITION.
 2. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL.
 3. DIMENSION B DOES NOT INCLUDE MOLD FLASH.
 4. ROUNDED CORNERS OPTIONAL.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.715	0.770	18.18	19.56
B	0.260	0.260	6.10	6.60
C	0.146	0.185	3.69	4.69
D	0.015	0.021	0.38	0.53
F	0.040	0.070	1.02	1.78
G	0.100 BSC		2.54 BSC	
H	0.052	0.095	1.32	2.41
J	0.008	0.015	0.20	0.38
K	0.115	0.135	2.92	3.43
L	0.306 BSC		7.62 BSC	
M	0°	10°	0°	10°
N	0.015	0.039	0.38	1.01

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

OUTLINE DIMENSIONS

D SUFFIX PLASTIC SOIC PACKAGE CASE 751A-03 ISSUE F



NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE.
5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION.

	MILLIMETERS		INCHES	
DIM	MIN	MAX	MIN	MAX
A	8.55	8.75	0.337	0.344
B	3.90	4.00	0.150	0.157
C	1.35	1.75	0.054	0.069
D	0.35	0.49	0.014	0.019
E	0.40	1.25	0.016	0.049
F	1.27 BSC		0.050 BSC	
G	0.18	0.25	0.009	0.009
H	0.10	0.25	0.004	0.009
J	0°	7°	0°	7°
K	5.80	6.20	0.228	0.244
M	0.25	0.50	0.010	0.019

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and M are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

How to reach us:

USA/EUROPE/Locations Not Listed: Motorola Literature Distribution;
P.O. Box 20912; Phoenix, Arizona 85036. 1-800-441-2447 or 602-303-5454

JAPAN: Nippon Motorola Ltd.; Tsutsumi-SPD-JLDC, 6F Setbu-Butsuryu-Center,
3-14-2 Tsutsumi Koto-Ku, Tokyo 135, Japan. 03-81-3521-8315

MFAX: RMFAX0@email.sps.mot.com - TOUCHSTONE 802-244-6609
INTERNET: <http://Design-NET.com>

ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 88 Tai Ping Industrial Park,
51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852-26229298



MOTOROLA

0

MC14093B/D



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ULN2001A, ULN2002A, ULN2003A, ULN2004A DARLINGTON TRANSISTOR ARRAYS

SLRS027 - DECEMBER 1976 - REVISED APRIL 1993

HIGH-VOLTAGE HIGH-CURRENT DARLINGTON TRANSISTOR ARRAYS

- 500-mA Rated Collector Current (Single Output)
- High-Voltage Outputs . . . 50 V
- Output Clamp Diodes
- Inputs Compatible With Various Types of Logic
- Relay Driver Applications
- Designed to Be Interchangeable With Sprague ULN2001A Series

D OR N PACKAGE
(TOP VIEW)




description

The ULN2001A, ULN2002A, ULN2003A, and ULN2004A are monolithic high-voltage, high-current Darlington transistor arrays. Each consists of seven npn Darlington pairs that feature high-voltage outputs with common-cathode clamp diodes for switching inductive loads. The collector-current rating of a single Darlington pair is 500 mA. The Darlington pairs may be paralleled for higher current capability. Applications include relay drivers, hammer drivers, lamp drivers, display drivers (LED and gas discharge), line drivers, and logic buffers. For 100-V (otherwise interchangeable) versions, see the SN75465 through SN75469.


The ULN2001A is a general-purpose array and can be used with TTL and CMOS technologies. The ULN2002A is specifically designed for use with 14- to 25-V PMOS devices. Each input of this device has a zener diode and resistor in series to control the input current to a safe limit. The ULN2003A has a 2.7-k Ω series base resistor for each Darlington pair for operation directly with TTL or 5-V CMOS devices. The ULN2004A has a 10.5-k Ω series base resistor to allow its operation directly from CMOS devices that use supply voltages of 6 to 15 V. The required input current of the ULN2004A is below that of the ULN2003A, and the required voltage is less than that required by the ULN2002A.

logic symbol†



† This symbol is in accordance with ANSI/IEEE Std 91-1984 and IEC Publication 617-12.

logic diagram



PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

**TEXAS
INSTRUMENTS**

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265


Copyright © 1993, Texas Instruments Incorporated

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ULN2001A, ULN2002A, ULN2003A, ULN2004A DARLINGTON TRANSISTOR ARRAYS

SLRS027 – DECEMBER 1976 – REVISED APRIL 1993

schematics (each Darlington pair)



All resistor values shown are nominal.

absolute maximum ratings at 25°C free-air temperature (unless otherwise noted)

Collector-emitter voltage	50 V
Input voltage, V_I (see Note 1)	30 V
Peak collector current (see Figures 14 and 15)	500 mA
Output clamp current, I_{OK}	500 mA
Total emitter-terminal current	–2.5 A
Continuous total power dissipation	See Dissipation Rating Table
Operating free-air temperature range, T_A	–20°C to 85°C
Storage temperature range, T_{stg}	–65°C to 150°C
Lead temperature 1,6 mm (1/16 inch) from case for 10 seconds	260°C

NOTE 1: All voltage values are with respect to the emitter/substrate terminal E, unless otherwise noted.

DISSIPATION RATING TABLE

PACKAGE	$T_A = 25^\circ\text{C}$ POWER RATING	DERATING FACTOR ABOVE $T_A = 25^\circ\text{C}$	$T_A = 85^\circ\text{C}$ POWER RATING
D	950 mW	7.6 mW/°C	494 mW
N	1150 mW	9.2 mW/°C	598 mW

ULN2001A, ULN2002A, ULN2003A, ULN2004A
DARLINGTON TRANSISTOR ARRAYS

SLRS027 - DECEMBER 1976 - REVISED APRIL 1993

electrical characteristics, $T_A = 25^\circ\text{C}$ (unless otherwise noted)

PARAMETER	TEST FIGURE	TEST CONDITIONS	ULN2001A			ULN2002A			UNIT
			MIN	TYP	MAX	MIN	TYP	MAX	
$V_{I(on)}$ On-state input voltage	6	$V_{CE} = 2\text{ V}$, $I_C = 300\text{ mA}$						13	V
$V_{CE(sat)}$ Collector-emitter saturation voltage	5	$I_I = 250\text{ }\mu\text{A}$, $I_C = 100\text{ mA}$		0.9	1.1		0.9	1.1	V
		$I_I = 350\text{ }\mu\text{A}$, $I_C = 200\text{ mA}$		1	1.3		1	1.3	
		$I_I = 500\text{ }\mu\text{A}$, $I_C = 350\text{ mA}$		1.2	1.6		1.2	1.6	
V_F Clamp forward voltage	8	$I_F = 350\text{ mA}$		1.7	2		1.7	2	V
I_{CEX} Collector cutoff current	1	$V_{CE} = 50\text{ V}$, $I_I = 0$			50			50	μA
	2	$V_{CE} = 50\text{ V}$, $T_A = 70^\circ\text{C}$, $V_I = 6\text{ V}$			100			100	
$I_{I(off)}$ Off-state input current	3	$V_{CE} = 50\text{ V}$, $I_C = 500\text{ }\mu\text{A}$, $T_A = 70^\circ\text{C}$	50	65		50	65		μA
I_I Input current	4	$V_I = 17\text{ V}$					0.82	1.25	mA
I_R Clamp reverse current	7	$V_R = 50\text{ V}$, $T_A = 70^\circ\text{C}$			100			100	μA
		$V_R = 50\text{ V}$			50			50	
h_{FE} Static forward current transfer ratio	5	$V_{CE} = 2\text{ V}$, $I_C = 350\text{ mA}$	1000						
C_i Input capacitance		$V_I = 0$, $f = 1\text{ MHz}$		15	25		15	25	pF

electrical characteristics, $T_A = 25^\circ\text{C}$ (unless otherwise noted)

PARAMETER	TEST FIGURE	TEST CONDITIONS	ULN2003A			ULN2004A			UNIT
			MIN	TYP	MAX	MIN	TYP	MAX	
$V_{I(on)}$ On-state input voltage	6	$V_{CE} = 2\text{ V}$							V
$V_{CE(sat)}$ Collector-emitter saturation voltage	5	$I_I = 250\text{ }\mu\text{A}$, $I_C = 100\text{ mA}$		0.9	1.1		0.9	1.1	V
		$I_I = 350\text{ }\mu\text{A}$, $I_C = 200\text{ mA}$		1	1.3		1	1.3	
		$I_I = 500\text{ }\mu\text{A}$, $I_C = 350\text{ mA}$		1.2	1.6		1.2	1.6	
I_{CEX} Collector cutoff current	1	$V_{CE} = 50\text{ V}$, $I_I = 0$			50			50	μA
	2	$V_{CE} = 50\text{ V}$, $T_A = 70^\circ\text{C}$, $V_I = 1\text{ V}$			100			100	
V_F Clamp forward voltage	8	$I_F = 350\text{ mA}$		1.7	2		1.7	2	V
$I_{I(off)}$ Off-state input current	3	$V_{CE} = 50\text{ V}$, $I_C = 500\text{ }\mu\text{A}$, $T_A = 70^\circ\text{C}$	50	65		50	65		μA
I_I Input current	4	$V_I = 3.85\text{ V}$		0.93	1.35				mA
		$V_I = 5\text{ V}$					0.35	0.5	
		$V_I = 12\text{ V}$					1	1.45	
I_R Clamp reverse current	7	$V_R = 50\text{ V}$			50			50	μA
		$V_R = 50\text{ V}$, $T_A = 70^\circ\text{C}$			100			100	
C_i Input capacitance		$V_I = 0$, $f = 1\text{ MHz}$		15	25		15	25	pF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ULN2001A, ULN2002A, ULN2003A, ULN2004A
DARLINGTON TRANSISTOR ARRAYS

SLRS027 – DECEMBER 1976 – REVISED APRIL 1993

switching characteristics, $T_A = 25^\circ\text{C}$

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t_{PLH} Propagation delay time, low-to-high-level output	See Figure 9		0.25	1	μs
t_{PHL} Propagation delay time, high-to-low-level output			0.25	1	μs
V_{OH} High-level output voltage after switching	$V_S = 50\text{ V}$, See Figure 10	$V_S - 20$			mV

PARAMETER MEASUREMENT INFORMATION




Figure 1. I_{CEX} Test Circuit




Figure 2. I_{CEX} Test Circuit




Figure 3. $I_{I(off)}$ Test Circuit





Figure 4. I_I Test Circuit



NOTE: I_I is fixed for measuring $V_{CE(sat)}$, variable for measuring h_{FE} .

Figure 5. h_{FE} , $V_{CE(sat)}$ Test Circuit




Figure 6. $V_{I(on)}$ Test Circuit



TEXAS
INSTRUMENTS


POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

SLRS027 - DECEMBER 1976 - REVISED APRIL 1993

VOLTAGE WAVEFORMS

TEST CIRCUIT

TEST CIRCUIT



NOTES: A. The pulse generator has the following characteristics: PRR = 12.5 kHz, $Z_O = 50 \Omega$
 B. C_L includes probe and jig capacitance.
 C. For testing the ULN2001A and the ULN2003A, $V_{IH} = 3 \text{ V}$; for the ULN2002A, $V_{IH} = 13 \text{ V}$;
 for the ULN2004A, $V_{IH} = 8 \text{ V}$.

Figure 10. Latch-Up Test Circuit and Voltage Waveforms

ULN2001A, ULN2002A, ULN2003A, ULN2004A
DARLINGTON TRANSISTOR ARRAYS

SLRS027 – DECEMBER 1976 – REVISED APRIL 1993

TYPICAL CHARACTERISTICS




Figure 11




Figure 12




Figure 13



POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ULN2001A, ULN2002A, ULN2003A, ULN2004A
DARLINGTON TRANSISTOR ARRAYS

SLRS027 - DECEMBER 1976 - REVISED APRIL 1993

THERMAL INFORMATION




Figure 14




Figure 15

**TEXAS
INSTRUMENTS**

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

ULN2001A, ULN2002A, ULN2003A, ULN2004A DARLINGTON TRANSISTOR ARRAYS

SLRS027 - DECEMBER 1978 - REVISED APRIL 1993

APPLICATION INFORMATION




Figure 16. P-MOS to Load




Figure 17. TTL to Load




Figure 18. Buffer for Higher Current Loads




Figure 19. Use of Pullup Resistors to Increase Drive Current

IMPORTANT NOTICE

Texas Instruments and its subsidiaries (TI) reserve the right to make changes to their products or to discontinue any product or service without notice, and advise customers to obtain the latest version of relevant information to verify, before placing orders, that information being relied on is current and complete. All products are sold subject to the terms and conditions of sale supplied at the time of order acknowledgement, including those pertaining to warranty, patent infringement, and limitation of liability.

TI warrants performance of its semiconductor products to the specifications applicable at the time of sale in accordance with TI's standard warranty. Testing and other quality control techniques are utilized to the extent TI deems necessary to support this warranty. Specific testing of all parameters of each device is not necessarily performed, except those mandated by government requirements.

CERTAIN APPLICATIONS USING SEMICONDUCTOR PRODUCTS MAY INVOLVE POTENTIAL RISKS OF DEATH, PERSONAL INJURY, OR SEVERE PROPERTY OR ENVIRONMENTAL DAMAGE ("CRITICAL APPLICATIONS"). TI SEMICONDUCTOR PRODUCTS ARE NOT DESIGNED, AUTHORIZED, OR WARRANTED TO BE SUITABLE FOR USE IN LIFE-SUPPORT DEVICES OR SYSTEMS OR OTHER CRITICAL APPLICATIONS. INCLUSION OF TI PRODUCTS IN SUCH APPLICATIONS IS UNDERSTOOD TO BE FULLY AT THE CUSTOMER'S RISK.

In order to minimize risks associated with the customer's applications, adequate design and operating safeguards must be provided by the customer to minimize inherent or procedural hazards.

TI assumes no liability for applications assistance or customer product design. TI does not warrant or represent that any license, either express or implied, is granted under any patent right, copyright, mask work right, or other intellectual property right of TI covering or relating to any combination, machine, or process in which such semiconductor products or services might be or are used. TI's publication of information regarding any third party's products or services does not constitute TI's approval, warranty or endorsement thereof.

Copyright © 1998, Texas Instruments Incorporated

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ขอขอบคุณ รศ. ดร. วิริยะ พิเชฐจำเริญ และ อาจารย์ สุรินทร์ คำฝอย อาจารย์ที่ปรึกษา เป็นอย่างสูง ที่ให้ความรู้ ให้คำปรึกษาและความช่วยเหลือในด้านต่างๆ เกี่ยวกับการทำวิทยานิพนธ์นี้มาโดยตลอด

ขอขอบคุณ อาจารย์ ดร. วิจิตร กิณเรศ ที่ให้คำปรึกษาทางเทคนิคทางด้านการควบคุมมอเตอร์

ขอขอบคุณ ภาควิชาวิศวกรรมไฟฟ้า สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ที่เอื้อเฟื้อสถานที่ในการปฏิบัติงาน รวมทั้งเจ้าหน้าที่ของภาควิชาวิศวกรรมไฟฟ้าทุกท่านที่ให้ความช่วยเหลือทางด้านเครื่องมือและอุปกรณ์ ซึ่งได้รับการสนับสนุนเป็นอย่างดี

ขอขอบคุณ ภาควิชาระบบควบคุม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ที่เอื้อเฟื้อเครื่องมือวัดเพื่อใช้ในการทดลอง

ขอขอบคุณ วิทยาลัยเทคนิคมีนบุรี ที่เอื้อเฟื้อสถานที่และเครื่องมือในการทำการทดลอง

ขอขอบคุณ อาจารย์ ภาควิชาวิศวกรรมไฟฟ้าทุกท่าน ที่ประสิทธิประสาทความรู้ให้กับพวกเรา มาโดยตลอดเป็นระยะเวลา 4 ปี

ขอขอบคุณ พี่โรมัส, พี่นก, พี่เปาและพี่สันต์ ที่ให้คำปรึกษา ให้ยืมอุปกรณ์ต่างๆ รวมทั้งให้การสนับสนุนมาโดยตลอด

ขอขอบคุณเพื่อนๆ นักศึกษา ห้อง 3W และ 4B ที่ให้ความช่วยเหลือและให้กำลังใจในการทำงาน และที่ลืมไม่ได้คือ คุณพ่อคุณแม่ของพวกเราที่สนับสนุนและเป็นกำลังใจให้พวกเรา มาโดยตลอด

เอกสารอ้างอิง

- [1] โสภณ สมัยรัฐ , "ระบบควบคุมมอเตอร์เหนี่ยวนำแบบเวกเตอร์ด้วยไมโครคอนโทรลเลอร์" , วิทยานิพนธ์,จุฬาลงกรณ์มหาวิทยาลัย,1995
- [2] A Bonnet , T Alukaiday, P C K Luk , "A High Performance Space vector Motor Drive Contrller" IEE 1997, pp. 4/1-4/4
- [3] B.K.Bose , "Power eletronics and AC drive" , Prentice-Hall Englewoo Cliffs , New Jersey 07632 ,page 28-52
- [4] D.G. Holmes , "The Significance of Zero Space Vector Placement for Carrier Based PWM Schemes" , IEEE , pp 2451 –2458
- [5] F. Jenni , D.Wueest , "The Optimization Parameters of Space Vector Modulation" , The European Power Electronics Association 1993 , pp. 376-381
- [6] H. Broeck , H.Skudelnyan and G.Stanke , "Analysis and Realization of a Pulsewidth Modulator Base on Voltage Space Vector" Transaction on Industry Applications , vol.24 , no.1 ,pp.142-149 , 1988
- [7] K. Venkatesan & J.f. Lindsay , "Comparative Study of the loss in voltage and current source Inver fed Induction motors" IEEE Trans on Industry Applications , vol. IA18 ,NO.
- [8] L. Zhang , C. Wathanasarn , "An Efficient Microprocessor-Based Pulse-Width Modulator Using Space Vector Modulation Strategy" , IEEE 1994 , pp. 91- 96
- [9] NED MOHAN , TORE M. UNDELLAND , WILLIAM P. ROBBINS, "Power Electronics" , pp. 132-399, 2nd edition,1995
- [10] P.G. Homdley and J.T. Boys , "Space Vector Modulation" An Engineering Review , University of Auckland , New Zealand , pp. 87-91
- [11] S.R. Bowes , Y.S. Lai , "Investigation into optimising high switching frequency regular sampled PWM control for drives and static power converters" , IEE Proc.-Electr. Power Appl. , vol. 143 , no. 4 , July 1996 , pp. 281-293
- [12] Tekashi kenjo , "Power electronics for the Microprocessor Age" , Oxford New York , Tokyo,Oxford University Press,1990