

ระบบแจ้งข้อความทางโทรศัพท์
TELEPHONE TELLER MESSAGE SYSTEM



ปริญญาบัตรนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต
สาขาวิชาเทคโนโลยีโทรคมนาคม
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2541

เลขที่.....
เอกสารนี้เป็นเอกสารที่ออกให้เพื่อใช้ในการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
เลขทะเบียน.....34004.....
วันที่, เดือน, ปี.....27 ก.ย. 2542.....
ถ้ามีให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญาโท ระบบแจ้งข้อความทางโทรศัพท์
 TELEPHONE TELLER MESSAGE SYSTEM

ชื่อนักศึกษา นายศิริโรจน์ ชุมศรี
 นายอนันต์ธนา ศิวาลัย

อาจารย์ที่ปรึกษา อาจารย์สมภพ แก้วมีชัย

ภาควิชา เทคโนโลยีอุตสาหกรรม

ปีการศึกษา 2541



คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
 อนุมัติให้มอบปริญญาโทฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต
 คณะกรรมการสอบปริญญาโท

ประธานกรรมการ
 กรรมการ
 กรรมการ
 กรรมการ

()
 ()
 ()

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น ยกเว้นกรณีเห็นแต่เพียงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบแจ้งข้อความทางโทรศัพท์

โดย	นายศิริโรจน์ ชุมศรี	40012066
	นายอนันต์ธนา ศิวาลัย	40012073
อาจารย์ที่ปรึกษา	อาจารย์สมภพ แก้วมีชัย	
ปีการศึกษา	2541	

บทคัดย่อ

โครงการระบบแจ้งข้อความทางโทรศัพท์นี้ จัดทำขึ้นเพื่อใช้ประโยชน์ทางการเตือนภัย การแจ้งข่าวลารเมื่อเกิดเหตุการณ์ต่างๆขึ้น เช่น แก๊สรั่ว ขโมยเข้าบ้านในขณะที่ไม่มีคนอยู่บ้าน เป็นต้น ส่วน ควบคุมการทำงานทั้งหมดของระบบคือไมโครคอนโทรลเลอร์ตระกูล MCS-51 ซึ่งจะทำหน้าที่รับสัญญาณจาก ตัวตรวจจับ การควบคุมการส่งหมายเลขโทรศัพท์ และเมื่อมีการตอบรับจากปลายทางก็จะส่งข่าวลารออกไป ข่าวลารที่ถูกบันทึกได้ในหน่วยความจำจะไม่สูญหายไปเมื่อเกิดกรณีไปฟ้าดับ นอกจากนี้ยังอาจจะทำหน้าที่รับ คำสั่งการเปิดและปิดเครื่องใช้ไฟฟ้าภายในบ้านได้อีกด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TELEPHONETELLER MESSAGE SYSTEM

BY	Mr. SIRIROJ	CHUMSRI	40012066
	Mr. ANUNTHANA	SIVILAI	40012073
ADVISER	Mr. SOMPOB	KEAWMECHAI	
YEAR	1999		

ABSTRACT

The telephone message system has made connect the telephone line. If something bad happens into the house such as ; fire and thieves, it will automatically send the message to the owner , fire station and to the police department. This telephone message system is a kind of equipment that is computerized. It is controlled working by microcontroller MCS-51. The microcontroller receives signal from the sensor. It will be sending the telephone number to the telephone line. After that, the called is answer before it send the massege. The massege will be recorded in memory and it will not be lost even whitout AC. Current. The project can be useful to control electric equipment.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ในการจัดทำปริญญาบัตรฉบับนี้สำเร็จลุล่วงไปได้ด้วยดี เนื่องจากได้รับความช่วยเหลือและให้การสนับสนุนจากท่านอาจารย์ดมภพ แก้วมีชัย ซึ่งเป็นอาจารย์ที่ปรึกษา คณะผู้จัดทำขอขอบคุณท่านอาจารย์ที่ได้ให้คำแนะนำ ให้ข้อคิดเห็นต่างๆ ซึ่งเป็นประโยชน์อย่างมากในการจัดทำ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

หน้า

บทคัดย่อ (ภาษาไทย)	(ก)
บทคัดย่อ (ภาษาอังกฤษ)	(ข)
กิตติกรรมประกาศ	(ค)
สารบัญตาราง	(ฉ)
สารบัญรูป	(ช)

บทที่ 1 บทนำ	1
1.1 ความเป็นมาและความสำคัญของปัญหา	1
1.2 วัตถุประสงค์ของโครงการ	2
1.3 ขอบเขตการทำงานของโครงการ	2
1.4 ขั้นตอนการดำเนินงาน	2
1.5 ประโยชน์ที่จะได้จากโครงการ	3
บทที่ 2 ความรู้เบื้องต้นเกี่ยวกับเครื่องรับโทรศัพท์	5
2.1 ระบบโทรศัพท์แบบหมุนหมายเลข (rotating-type)	7
2.2 ความถี่ของสัญญาณเนื่องจากอุปกรณ์แฝง	9
2.3 ระบบโทรศัพท์แบบส่งสัญญาณความถี่คู่ (dual tone multifrequency type) ...	9
2.4 ข้อเปรียบเทียบระหว่างระบบ DTMF กับ pulse	11
2.5 การส่งหมายเลขโดยใช้ไอซีสำเร็จรูป	11
2.6 การรวมระบบพัลส์และ DTMF ภายในไอซีตัวเดียวกัน	13
2.7 วงจรสร้างสัญญาณเรียก (electronic ringer)	14
2.8 วงจรสร้างสัญญาณเรียกแบบความถี่เดียว	16
2.9 วงจรสร้างสัญญาณเรียกแบบหลายความถี่	18
2.10 สัญญาณการติดต่อระหว่างเครื่องรับกับชุมสายโทรศัพท์	19

บทที่ 3 ไมโครคอนโทรลเลอร์ MCS-51	20
--	----

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของไมโครคอนโทรลเลอร์ตระกูล MCS-51 ให้นำไปใช้ประโยชน์ด้านการศึกษา
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2	โครงสร้างของไมโครคอนโทรลเลอร์ MCS-51	22
3.3	ตำแหน่งขาของ MCS-51	23
3.4	โครงสร้างภายในของ MCS-51	26
3.5	วิธีการเข้าถึงข้อมูล	32
3.6	การประยุกต์ใช้ส่วนแสดงผลชนิด LCD module กับ MCS-51	34
บทที่ 4	ส่วนประกอบของระบบ	42
4.1	ภาคตรวจจับสัญญาณเสียง	42
4.2	ภาคส่งเลขหมายโทรศัพท์	45
4.3	ภาคส่งข้อความข่าวสาร	49
4.4	โซลิตสเตรีย	54
4.5	ภาคตรวจสอบการยกหูโทรศัพท์	58
4.6	ภาคจ่ายไฟเลี้ยง	59
บทที่ 5	การทำงานของระบบ	60
5.1	การทำงานของระบบแจ้งข้อความทางโทรศัพท์	60
5.2	การใช้งานระบบแจ้งข้อความทางโทรศัพท์	62
บทที่ 6	สรุปการวิจัยและข้อเสนอแนะ	67
	เอกสารอ้างอิง	69
	ภาคผนวก	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

ตารางที่

1.1	แสดงขั้นตอนการดำเนินงาน	4
3.1	แสดงความแตกต่างของสมาชิกไมโครคอนโทรลเลอร์	22
3.2	แสดงการทำงานของสัญญาณ E	37
4.1	การทำงานของ Register	47
4.2	รายละเอียดของข้อมูลไบนารี	48



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

รูปที่

2.1	แสดงบล็อกไดอะแกรมของโทรศัพท์	6
2.2	(ก) แสดงวงจรหมุนหมายเลขแบบพัลส์อย่างง่าย	7
2.2	(ข) แสดงไดอะแกรมของคาบเวลาที่เกิดจากการหมุนหมายเลข “4”	8
2.3	เป็นกคหมายเลขและค่าความถี่ต่างๆ	9
2.4	วงจรพื้นฐานที่ใช้อุปกรณ์แบบแยกชิ้นของโทรศัพท์ที่ใช้ระบบ DTMF	10
2.5	บล็อกไดอะแกรมของระบบ DTMF	12
2.6	แสดงชนิดของปุ่มกดและรูปสัญญาณ	12
2.7	วงจรที่สามารถทำงานได้ทั้งโหมดการทำงานแบบ pluse และ DTMF	14
2.8	โครงสร้างของไอซี เบอร์ UM91210	15
2.9	(ก) ทรานซิสเตอร์ที่อาศัยแม่เหล็กไฟฟ้า	16
2.9	(ข) เปียโซโซทรานซิสเตอร์	17
2.10	เปียโซโซทรานซิสเตอร์	17
2.11	บล็อกไดอะแกรมของวงจรสร้างสัญญาณเรียกแบบหลายความถี่	18
2.12	วงจรสร้างสัญญาณเรียกแบบหลายความถี่	18
3.1	แสดงตำแหน่งขาของชิป ไมโครคอนโทรลเลอร์ MCS-51 เบอร์ 8751	23
3.2	แสดงวงจรสำหรับรีเซ็ตชิป ไมโครคอนโทรลเลอร์ MCS-51	26
3.3	แสดงโครงสร้างภายในของชิป ไมโครคอนโทรลเลอร์ MCS-51	26
3.4	แสดงโครงสร้างหน่วยความจำทั้งหมดของ MCS-51	27
3.5	แผนภาพแสดงหน่วยความจำสำหรับเก็บข้อมูลภายในชิป MCS-51	28
3.6	แสดงตำแหน่งหน่วยความจำของโปรแกรมบริการอินเตอร์รัปต์	30
3.7	รีจิสเตอร์ใช้งานเฉพาะ IE	30
3.8	รีจิสเตอร์ใช้งานเฉพาะ IP	31
3.9	แสดงโครงสร้างทั่วไปของ LCD module	34
3.10	ตัวอย่างการอินเตอร์เฟส MCS-51 กับ LCM	35
3.11	แสดงแผนผังเวลาในการติดต่อกับ LCM	36
4.1	ลักษณะของสัญญาณโทรศัพท์	42
4.2	โครงสร้างภายใน IC XR-2211	43

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ห้ามเผยแพร่โดยไม่อนุญาตให้แก้ไขใช้ประโยชน์จากเอกสารนี้
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่

4.3	วงจรตรวจจับสัญญาณเสียง	44
4.4	โครงสร้างภายในของไอซี MT 8888	46
4.5	ตำแหน่งขาต่างๆ ของไอซี MT 8888	46
4.6	การต่อวงจรไอซี MT 8888 ใช้งาน	48
4.7	แสดงการจับขาใช้งานของ ISD 1420	49
4.8	บล็อกไดอะแกรมภายในตัวไอซี ISD 1420	51
4.9	วงจรภาคส่งข้อความข่าวสาร	53
4.10	หลักการทํางานของโซลิตสเตตรีเลย์และรีเลย์ไฟฟ้ากล	55
4.11	ตัวรับแสงแบบต่างๆ ในโซลิตสเตตรีเลย์	55
4.12	การเชื่อมโยงด้วยแสงและหม้อแปลงในโซลิตสเตตรีเลย์	56
4.13	วงจรใช้งานจริงของโซลิตสเตตรีเลย์	57
4.14	วงจรตรวจสอบการยกหูโทรศัพท์	58
4.15	วงจรจ่ายไฟเลี้ยง	59
5.1	บล็อกไดอะแกรมระบบแจ้งข้อความทางโทรศัพท์	65
5.2	วงจรระบบแจ้งข้อความทางโทรศัพท์	66

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

1.1 ความเป็นมาและความสำคัญของปัญหา

ปัจจุบันประเทศไทยมีการเจริญเติบโตทางเศรษฐกิจอย่างรวดเร็ว ประชากรมีรายได้เพิ่มขึ้น รายได้ประชาชาติเพิ่มขึ้น ก่อให้เกิดความเจริญทางด้านวัตถุ มีการนำเอาเทคโนโลยีใหม่ๆ มาใช้ ทำให้ประชากรส่วนใหญ่มีความสะดวกสบายมากขึ้น ปัญหาสังคมก็เพิ่มมากขึ้นด้วย ทั้งปัญหาทางด้านสภาวะแวดล้อม ปัญหามลพิษ และปัญหาที่ตัวบุคคล เช่น คดีอาชญากรรมต่างๆ คดีลักทรัพย์ ฆาตกรรมที่อยู่อาศัยเพื่อหวังในทรัพย์ของผู้อื่น เป็นคดีหนึ่งที่เกิดขึ้นมากทั้งในกรุงเทพฯ และต่างจังหวัด ผู้ที่ถูกโจรกรรมต้องสูญเสียทรัพย์สินอันมีค่าที่หามาด้วยความเหนียวยามากมาย การโจรกรรมที่เกิดขึ้นส่วนใหญ่เกิดขึ้นในขณะที่ผู้คนออกไปทำงานนอกบ้าน และไม่มีคนอยู่บ้าน ปัญหาอีกอย่างหนึ่งที่เกิดขึ้นในขณะที่ไม่มีคนอยู่บ้าน และทำให้ต้องสูญเสียทรัพย์สินมากมายคือปัญหาอัคคีภัยที่เกิดจากแก๊สหุงต้มรั่วและไฟฟ้าลัดวงจร ทำให้เกิดความสูญเสียทางเศรษฐกิจ

จากปัญหาที่ได้กล่าวมาข้างต้น เราควรที่จะหาทางป้องกันไม่ให้เกิดความสูญเสียนี้ขึ้น คณะผู้จัดทำโครงการนี้ได้ตระหนักถึงการสูญเสียทรัพย์สินที่เกิดขึ้นจากปัญหาดังกล่าว จึงได้จัดทำโครงการนี้ขึ้นมาเพื่อป้องกันการสูญเสียทรัพย์สินอันมีค่า ถึงแม้ว่าจะไม่สามารถป้องกันได้ 100 เปอร์เซ็นต์ก็ยังคงดีกว่าที่เราจะไม่ป้องกันเลย ปัจจุบันได้มีผู้ผลิตเครื่องป้องกันประเภทนี้ออกมาจำหน่ายมากมายหลายยี่ห้อ แต่ก็ยังมีจุดอ่อนตรงที่ไม่สามารถทราบได้ว่าสัญญาณที่ส่งออกไปนั้นถึงผู้รับหรือไม่ ดังนั้นโครงการนี้จึงมุ่งเน้นที่ ผู้รับจะต้องได้รับสัญญาณหรือข่าวสารที่ส่งออกไป และข่าวสารที่ส่งออกไปจะส่งเป็นเสียงพูดที่สามารถสื่อความหมายได้ทันทีโดยไม่ต้องนำมาแปลรหัสอีก

โครงการนี้ออกแบบให้ใช้ไมโครคอนโทรลเลอร์ตระกูล MCS 51 เป็นตัวควบคุมการทำงานของระบบ โดยไมโครคอนโทรลเลอร์จะรับสัญญาณจากตัวตรวจจับ (sensor) มาและส่งสัญญาณไปควบคุมให้วงจรส่งหมายเลขโทรศัพท์และวงจรส่งข้อความทำการส่งหมายเลขโทรศัพท์ที่เป็นระบบ DTMF และข้อความที่ถูกบันทึกไว้เข้าไปในสายโทรศัพท์ และยังสามารถรับรหัสการปิด-เปิดเครื่องใช้ไฟฟ้าภายในบ้านได้อีกด้วย

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.2 วัตถุประสงค์ของโครงการ

วัตถุประสงค์หลักของโครงการนี้คือ สามารถส่งข้อความข่าวสารเพื่อเตือน, บอกกล่าว หรือ แจ้งเหตุต่างๆ ที่อาจเกิดขึ้นภายในบ้านเรือนขณะที่ไม่มีคนอยู่บ้าน เช่น ขโมยเข้าบ้าน, ไฟไหม้, แก๊สรั่ว เป็นต้น โดยข่าวสารที่ถูกส่งออกไปนั้น จะส่งเป็นสัญญาณเสียงพูดที่ถูกบันทึกไว้ในหน่วยความจำ ผู้รับสามารถรับรู้ข้อความได้โดยไม่ต้องแปลความหมายอีก ส่วนวัตถุประสงค์รองคือ สามารถที่จะสั่งงานทางโทรศัพท์ที่ได้ โดยสั่งให้ปิด-เปิดเครื่องใช้ไฟฟ้าภายในบ้านก่อนเข้าบ้าน หรือหลังจากออกจากบ้าน ทำให้ประหยัดเวลาและค่าใช้จ่าย

1.3 ขอบเขตการทำงานของโครงการ

- 1.3.1 มี port สำหรับรับสัญญาณจากตัวตรวจจับ (sensor) 4 port
- 1.3.2 มีหน่วยความจำสำหรับบันทึกข้อความเสียงพูด สามารถบันทึกเสียงได้นานประมาณ 20 วินาที
- 1.3.3 มีหน่วยความจำเก็บเลขหมายโทรศัพท์สำหรับตัวตรวจจับ 3 เลขหมายต่อตัวตรวจจับ 1 port
- 1.3.4 ทำงานแบบอัตโนมัติเมื่อได้รับสัญญาณจากตัวตรวจจับ
- 1.3.5 ควบคุมการทำงานด้วยไมโครคอนโทรลเลอร์
- 1.3.6 เมื่อเรียกไปแล้วปลายทางสายไม่ว่างหรือไม่มีคนรับสาย จะวางสายและเรียกใหม่โดยเปลี่ยนเลขหมายตามที่โปรแกรมเอาไว้
- 1.3.7 เมื่อเรียกไปแล้วมีการตอบรับพร้อมทั้งเครื่องส่งข้อความให้แล้ว จะเปลี่ยนเลขหมายตามที่โปรแกรมไว้ เพื่อส่งข้อความนั้นอีก
- 1.3.8 สามารถเลือกให้ข้อความส่งออกทาง monitor ได้ด้วย
- 1.3.9 มีการหน่วงเวลาเมื่อเครื่องเริ่มทำงาน
- 1.3.10 สามารถสั่งให้ปิด-เปิดเครื่องใช้ไฟฟ้าภายในบ้านได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.4 ขั้นตอนการดำเนินงาน

- 1.4.1 ศึกษารายละเอียดของโครงการ
- 1.4.2 เสนอโครงการ
- 1.4.3 ออกแบบและทดลองวงจรตรวจจับความถี่เสียง
- 1.4.4 ทดลองวงจรบันทึกข่าวสารเป็นเสียงพูด
- 1.4.5 ทดลองวงจรส่งเลขหมายโทรศัพท์
- 1.4.6 สร้างและประกอบแผงวงจรตรวจจับความถี่เสียง วงจรบันทึกข่าวสารและ
วงจรจ่ายไฟเลี้ยง
- 1.4.7 ทดลองวงจรส่งและรับสัญญาณเลขหมายโทรศัพท์แบบ DTMF
- 1.4.8 ทดลองวงจรควบคุมเครื่องใช้ไฟฟ้า
- 1.4.9 สร้างและประกอบแผงวงจรส่งและรับเลขหมายโทรศัพท์ วงจรควบคุมการ
ทำงานของระบบและวงจรควบคุมเครื่องใช้ไฟฟ้า
- 1.4.10 เขียนโปรแกรมควบคุมการทำงานทั้งหมด
- 1.4.11 ประกอบแผงวงจรทั้งหมดทดลองและทดลองใช้งานจริง พร้อมทั้งแก้ไขข้อ
ผิดพลาด
- 1.4.12 จัดทำปฏิญานินพนธ์
- 1.4.13 จัดทำแผ่นใส (Transparency Film)

1.5 ประโยชน์ที่จะได้จากโครงการ

ประโยชน์ที่จะได้รับจากการทำโครงการนี้คือความรู้และประสบการณ์จากการศึกษา
วิจัยการทำงานของวงจรต่างๆ การเขียนโปรแกรมภาษาแอสเซมบลีบนไมโครคอนโทรลเลอร์
การนำความรู้ที่ได้รับจากการศึกษาภาคทฤษฎีในชั้นเรียนมาปฏิบัติงานจริง และยังสามารถนำ
โครงการนี้ไปใช้ประโยชน์ในชีวิตประจำวันได้ด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ความรู้เบื้องต้นเกี่ยวกับเครื่องรับโทรศัพท์

เครื่องรับโทรศัพท์เป็นอุปกรณ์โทรคมนาคมที่ใช้ในการติดต่อสื่อสารได้สะดวกรวดเร็ว ให้ข่าวสารที่ชัดเจน ฉับไว ค่าใช้จ่ายถูก เป็นที่นิยมใช้กันอย่างแพร่หลายในปัจจุบัน โดยมีองค์การโทรศัพท์แห่งประเทศไทยเป็นผู้ให้บริการด้านชุมสายและจ่ายเลขหมาย ผู้เช่าจะเป็นผู้จัดหาเครื่องรับโทรศัพท์เองตามใจชอบ ได้มีผู้ผลิตเครื่องรับโทรศัพท์ออกมาจำหน่ายมากมายหลายยี่ห้อ ทั้งรูปลักษณะและราคา ตลอดจนหน้าที่พิเศษต่างๆ ก็แตกต่างกันไป เครื่องรับโทรศัพท์นั้นมีอยู่ด้วยกัน 2 ระบบ คือระบบกดปุ่ม และระบบหมุน ระบบที่นิยมใช้กันมากที่สุดได้แก่ระบบกดปุ่ม (DTMF)


รายละเอียดของวงจรหมุนหมายเลขทั้งแบบปุ่มกดและแบบเป็นหมุนนั้น จะกล่าวถึงทั้งวงจรพื้นฐานและวงจรที่ได้รับการพัฒนาแล้วรวมทั้งการเปรียบเทียบข้อดีและข้อเสียของระบบการส่งหมายเลขทั้ง 2 ระบบด้วยดังนี้

ในรูปที่ 2.1 เป็นบล็อกไดอะแกรมของส่วนต่างๆ ที่จำเป็นในเครื่องโทรศัพท์ โดยจะเชื่อมต่อกับชุมสายด้วยสาย T (tip) และสาย R (ring) วงจรแรกที่เชื่อมต่อระหว่างวงจรภายในเครื่องรับโทรศัพท์กับอุปกรณ์ของชุมสายก็คือวงจรกำเนิดเสียงเรียก (ringer) ซึ่งจะส่งสัญญาณเรียก (ringing signal) เมื่อมีการติดต่อมาจากผู้อื่น เหตุผลประการสำคัญที่ต้องนำวงจรส่วนนี้มาเชื่อมต่อกับชุมสายโดยตรงก็คือ เมื่อวางหูโทรศัพท์ไว้กับที่วางตามปกติ สุกสวิทช์ (switch hook) จะถูกเปิดวงจรออกทำให้ไม่มีแรงดันจากชุมสายผ่านไปยังวงจรส่วนที่อยู่หลังสุกสวิทช์ได้ ดังนั้นถ้าวงจรกำเนิดสัญญาณเรียกอยู่หลังจากสุกสวิทช์ก็จะไม่สามารถสร้างสัญญาณเรียกได้ในเวลาที่มีผู้ติดต่อเข้ามา วงจรกำเนิดสัญญาณพัลส์ (pulse) จะทำหน้าที่ส่งเลขหมายไปให้ชุมสายโทรศัพท์แบบพัลส์ และวงจรกำเนิดความถี่จะทำหน้าที่ส่งเลขหมาย ไปให้ชุมสายโทรศัพท์แบบความถี่ผสม ที่เรียกว่า DTMF (Dial Tone Multi Frequency) เมื่อชุมสายโทรศัพท์ได้รับเลขหมายของผู้ถูกเรียกปลายทางแล้ว จะดำเนินการจัดหาเส้นทางเชื่อมต่อเครื่องรับโทรศัพท์ของผู้ถูกเรียกปลายทางให้ จากนั้นก็จะส่งสัญญาณให้ผู้เรียกได้รับรู้ (ring back tone) และส่งสัญญาณเรียก (ringing) ไปให้ผู้ถูกเรียกปลายทาง วงจรตัดเสียงขณะทำการส่งสัญญาณหมายเลขจะทำหน้าที่ตัดวงจรภาคเสียงพูด (speed part) ออกในขณะที่เครื่องรับโทรศัพท์กำลังส่งหมายเลขโทรศัพท์

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อใช้ในการเรียนการสอนเท่านั้น ไม่สามารถนำข้อมูลไปใช้

เนื่องจากเครื่องรับโทรศัพท์และชุมสายโทรศัพท์ที่อยู่ใกล้กันมาก ส่วนวงจรไฮบริด (Hybrid)

จะทำหน้าที่เป็นตัวเชื่อมต่อกับสายโทรศัพท์ที่เข้ากับวงจรเสียงพูดประกอบไปด้วย ไมโครโฟน และ หูฟัง วงจรปรับความสมดุลย์ของอิมพีแดนซ์ (Balance line) จะทำหน้าที่ปรับอิมพีแดนซ์ของ เครื่องรับโทรศัพท์ให้สมดุลย์กับคู่สายโทรศัพท์ ซึ่งโดยปกติจะมีอิมพีแดนซ์ 600 โอห์ม




รูปที่ 2.1 แสดงบล็อกไดอะแกรมของโทรศัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เมื่อมีการยกหูโทรศัพท์ขึ้นสุกสวิทช์ก็จะปิดวงจรทำให้มีกระแสจากชุมสายไหลครบวงจรผ่านเครื่องโทรศัพท์ที่ได้ ในขณะที่เดียวกันกระแสค่าเดียวกันนี้จะไหลผ่านวงจรเชื่อมต่อสายโทรศัพท์ที่ชุมสายด้วย เพื่อที่จะให้อุปกรณ์ต่างๆ ในชุมสายโทรศัพท์พร้อมที่จะทำการติดต่อกับเครื่องโทรศัพท์ที่ได้ จากนั้นชุมสายก็จะส่งสัญญาณหมุน (dial tone) ไปยังผู้ที่ยกหูโทรศัพท์ เพื่อให้ผู้นั้นส่งหมายเลขโทรศัพท์ของผู้ที่ต้องการจะติดต่อด้วยมายังชุมสาย หลังจากที่ชุมสายได้รับหมายเลขแรกที่ถูกส่งมาแล้ว ชุมสายก็จะเลิกส่งสัญญาณหมุน ซึ่งกระบวนการตอนนี้จะเกิดขึ้นอย่างรวดเร็ว การส่งหมายเลขโทรศัพท์ไปยังชุมสายนั้นสามารถกระทำได้ 2 วิธี วิธีแรกเป็นการส่งสัญญาณพัลส์ที่แสดงถึงค่าของหมายเลขต่างๆ อีกวิธีหนึ่งก็คือการส่งสัญญาณเป็นความถี่ต่างๆ กันโดยค่าของตัวเลขจะถูกแทนด้วยค่าความถี่ 2 ความถี่ที่มอดูเลตกัน คราวนี้จะลองมาเปรียบเทียบถึงลักษณะการใช้งานของแต่ละแบบกัน

2.1 ระบบโทรศัพท์แบบหมุนหมายเลข (rotating-type)

ในรูปที่ 2.2 (ก) จะเป็นวงจรที่ใช้การส่งหมายเลขโทรศัพท์ในแบบหมุน จะเห็นว่าสวิทช์ S3 จะเปิดวงจรออก เมื่อมีการหมุนหมายเลขโทรศัพท์ ก็จะไม่มีการไหลผ่านเข้าไปในวงจรส่วนที่อยู่ถัดไปได้ จึงเสมือนกับว่าเป็นการขัดจังหวะ (interruption) การไหลของกระแสสำหรับจำนวนครั้งที่สวิทช์ S3 ถูกเปิดออกจะขึ้นกับระยะห่างของแป้นหมุน (dialer) ที่ถูกหมุนไปกับตำแหน่งปกติในขณะที่ไม่มีการหมุนหมายเลขใดๆ เป็นต้นว่า ถ้าหมุนหมายเลข 4 สวิทช์ S3 ก็จะถูกทำให้เปิดออก 4 ครั้ง หรือว่าหมุนหมายเลข 7 สวิทช์ S3 ก็จะถูกเปิดออก 7 ครั้ง ซึ่งสวิทช์ S3 จะถูกเปิดวงจรในช่วงที่ปล่อยให้แป้นหมุนกลับสู่ตำแหน่งเดิมเท่านั้น ไม่ได้เกิดขึ้นในระหว่างที่ทำการหมุนหมายเลขอยู่



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
รูปที่ 2.2 (ก) แสดงวงจรหมุนหมายเลขแบบพัลส์อย่างง่าย



รูปที่ 2.2 (ข) แสดงไดอะแกรมของคาบเวลาที่เกิดจากการหมุนหมายเลข "4"

รูปที่ 2.2 (ข) จะแสดงถึงลักษณะของรูปสัญญาณเมื่อมีการหมุนหมายเลขโทรศัพท์ จากรูปนี้จะเห็นว่าในตอนแรกโทรศัพท์ที่อยู่ในสถานะออนฮุก (on-hook) คือ หูโทรศัพท์จะถูกวางอยู่บนที่วางหูโทรศัพท์ตามปกติ ไม่มีกระแสจากชุมสายไหลเข้าสู่เครื่องรับโทรศัพท์เพราะขณะนี้วงจรถูกเปิดออกโดยสวิตช์ แต่เมื่อมีการยกหูโทรศัพท์ขึ้นโทรศัพท์จะอยู่ในสถานะออฟฮุก (off-hook) สวิตช์จะถูกปิดวงจรลงทำให้มีกระแสไหลครบวงจรได้ และเมื่อมีการหมุนหมายเลขโดยในรูปจะเป็นการหมุนหมายเลข "4" ก็จะทำให้วงจรถูกเปิดออกด้วยสวิตช์ S3 เป็นจำนวน 4 ครั้ง ก็จะได้สัญญาณดังรูปข้างบน

ในระบบโทรศัพท์แบบที่ส่งสัญญาณด้วยจำนวนพัลส์นี้ จะถูกกำหนดให้สามารถส่งสัญญาณในอัตรา 10 พัลส์ต่อวินาทีหรือ 10 pps (pulses per second) และเพื่อความเข้าใจที่ตรงกันในการพิจารณาสัญญาณที่เกิดขึ้นจึงควรที่จะทราบความหมายของคำต่อไปนี้

- คาบของสัญญาณพัลส์ (pulse period) = ช่วงเวลาที่วงจรถูกเปิด (break duration) + ช่วงเวลาที่วงจรถูกปิด (make duration) ซึ่งคาบของสัญญาณพัลส์จะถูกออกแบบให้มีค่าอย่างต่ำเท่ากับ 100 มิลลิวินาที
- อัตราการส่งสัญญาณพัลส์ (pulse rate) = จำนวนพัลส์ที่ถูกส่งออกไปใน 1 วินาที = $1000/\text{คาบเวลาของสัญญาณพัลส์}$ (เป็นมิลลิวินาที)
- เปอร์เซ็นต์ของการเปิดวงจร (percent break) = $100 \times \text{ช่วงเวลาระหว่างกลุ่มของสัญญาณ (interdigit interval)}$ ถูกกำหนดให้มีค่าอย่างต่ำ 700 มิลลิวินาที

สำหรับในสหรัฐอเมริกาจะกำหนดค่ามาตรฐานของสัญญาณไว้แน่นอน เช่น ช่วงเวลาที่วงจรถูกเปิดจะต้องไม่ต่ำกว่า 60 มิลลิวินาที หรืออัตราการเปิดวงจรเท่ากับ 60% สำหรับ

ประเทศอื่นๆ มักจะใช้ที่อัตรา 67% เป็นส่วนใหญ่เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.2 ความถี่ของสัญญาณเนื่องจากอุปกรณ์แฝง

ตามปกติในสายส่งสัญญาณที่เชื่อมต่อระหว่างชุมสายกับเครื่องรับโทรศัพท์จะมีความต้านทาน ตัวเก็บประจุ และขดลวดเหนี่ยวนำแฝงอยู่ โดยเฉลี่ยแล้วทุกๆ ระยะทาง 1 ไมล์ที่เพิ่มขึ้นของสายส่ง จะเสมือนว่ามีตัวเก็บประจุต่อคร่อมอยู่ระหว่างสายส่งประมาณ $0.07 \mu\text{F}$ และมีตัวต้านทานกับขดลวดเหนี่ยวนำต่ออนุกรมกันอยู่ โดยจะมีค่าประมาณ 42Ω และ 1 mH ตามลำดับ ซึ่งอุปกรณ์แฝงพวกนี้จะมีผลให้สัญญาณ pulse ที่ถูกส่งไปตามสายส่งเกิดความผิดเพี้ยนทั้งขนาด (amplitude) และคาบเวลา (period) ดังนั้นชุมสายจึงจำเป็นต้องมีวงจรที่สามารถรับรู้สัญญาณที่ผิดเพี้ยนเหล่านี้ไว้และไม่ทำให้เกิดความผิดพลาดในการติดต่อ


2.3 ระบบโทรศัพท์แบบส่งสัญญาณความถี่คู่ (dual tone multifrequency type)

เป็นระบบการส่งสัญญาณอีกแบบหนึ่ง ซึ่งจะพบได้มากกว่าระบบการส่งแบบ pulse ระบบนี้หรือเรียกชื่อย่อว่า DTMF มีวิธีการส่งหมายเลขของผู้ที่ต้องการจะติดต่อด้วย โดยการส่งสัญญาณความถี่ 2 ความถี่มอดูเลตกันไปเป็นตัวแทนของหมายเลขที่กด ความถี่ที่ถูกส่งออกไปจะอยู่ในย่านความถี่ของเสียงพูด (0-4 กิโลเฮิร์ตซ์) ซึ่งค่าความถี่ที่ต่ำกว่าจะเป็นความถี่ที่แสดงในแนวนอนและอีกค่าหนึ่งก็จะเป็นความถี่ในแนวตั้ง ซึ่งค่าต่างๆ จะแสดงไว้ในรูปที่ 2.3 ตัวอย่างเช่น เมื่อมีการกดหมายเลข 5 ก็จะมีความถี่ 770 เฮิร์ตซ์ และ 1336 เฮิร์ตซ์ มอดูเลตกันออกมา

สำหรับวงจรออสซิลเลเตอร์ที่สร้างความถี่เหล่านี้ขึ้นมาก็คือ วงจรในรูปที่ 2.4 ซึ่งเป็นวงจรที่ยังคงใช้อุปกรณ์ต่างๆ มาต่อรวมกันเป็นวงจรอยู่ ซึ่งปัจจุบันจะมีการใช้อุปกรณ์ที่ผลิตในรูปไอซีสำเร็จรูปมาใช้งานมากกว่า



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิใช้รูปที่ 2.3 เป็นปกจดหมายเลขและค่าความถี่ต่างๆ ทุกครั้งที่มีการนำไปใช้



รูปที่ 2.4 วงจรพื้นฐานที่ใช้อุปกรณ์แบบแยกชิ้นของโทรศัพท์ที่ใช้ระบบ DTMF

การทำงานของวงจรจะเริ่มจากสวิตช์ S1 (สวิตช์ในแนวนอน) S2 (สวิตช์ในแนวตั้ง) และ S3 จะถูกเปิดวงจรอยู่ เมื่อมีการยกหูโทรศัพท์ที่ขึ้นกระแสจากชุมสายโทรศัพท์จะผ่าน S4, L1/1 และ L2/1 ทรานซิสเตอร์ Q1 จะไม่นำกระแส เมื่อมีการกดหมายเลขสวิตช์ S1, S2 จะถูกปิดลงตามตำแหน่งของหมายเลขที่ถูกกด C1, C2 จะถูกต่อเข้ากับ L1/1 และ L2/1 ตามลำดับ เกิดเป็นวงจรออสซิลเลเตอร์ขึ้น โดย L1/1 และ C1 จะเป็นออสซิลเลเตอร์ที่ผลิตความถี่ที่ต่ำกว่าความถี่ที่เกิดจาก L2/1 และ C2 และขณะที่ S3 จะถูกปิดลงเช่นกัน ทำให้ทรานซิสเตอร์ Q1 ทำหน้าที่มอดูเลตสัญญาณจากออสซิลเลเตอร์ทั้งสองเข้าด้วยกันและส่งไปยังชุมสาย ในขณะที่ทำการกดหมายเลขอยู่นั้นส่วนของหูฟังและไมโครโฟนก็จะถูกต่อขนานกันจึงทำให้ได้ยินสัญญาณที่เกิดขึ้นจากวงจรออสซิลเลเตอร์ด้วย สำหรับชุมสายก็จะมีวงจรตรวจจับเอาสัญญาณไปประมวลผลต่อไป และยังคงมีวงจรรองความถี่ป้องกันไม่ให้มีความถี่แปลกปลอมอื่นๆเข้าไปในชุมสายโทรศัพท์ด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 ข้อเปรียบเทียบระหว่างระบบ DTMF กับ pulse

คราวนี้มาลองเปรียบเทียบระหว่างระบบโทรศัพท์ทั้ง 2 ระบบ ว่าแบบใดจะมีประสิทธิภาพมากกว่ากัน ในตอนต้นทราบแล้วว่าในการส่งสัญญาณแบบพัลส์ 1 ลูก ต้องใช้เวลาอย่างน้อย 100 msec. (60 msec. สำหรับช่วงการเปิดวงจรและ 40 msec. สำหรับช่วงการปิดวงจร) และยังต้องมีช่วงเวลาที่แยกสัญญาณแต่ละกลุ่มออกอีกอย่างน้อย 700 msec. ยิ่งถ้าหมายเลขที่ต้องการติดต่อด้วยมีค่ามากและยาวมากขึ้นเท่าใดย่อมต้องทำให้เสียเวลาในการส่งสัญญาณมากยิ่งขึ้น ตัวอย่างเช่น หมายเลข 555-5555 จะใช้เวลาในการส่งสัญญาณพัลส์ = 5 (msec.) x 7 (หมายเลข) = 3.5 วินาที และระยะเวลาของช่องว่างระหว่างกลุ่มสัญญาณ = 700 (msec.) x 6 = 4.2 วินาที จะใช้เวลาในการส่งทั้งหมด = 3.5 + 4.2 = 7.7 วินาที แต่ถ้าเป็นโทรศัพท์ที่ใช้การส่งระบบ DTMF จะใช้เวลาเท่ากับ 7 x 100 (msec.) = 0.7 วินาทีเท่านั้นเอง ดังนั้นจะเห็นได้ชัดเจนประการหนึ่งแล้วว่าระบบ DTMF จะสามารถประหยัดเวลาในการส่งหมายเลขไปยังชุมสายโทรศัพท์ได้มากกว่าระบบที่ใช้การส่งสัญญาณพัลส์ เป็นผลให้ชุมสายโทรศัพท์สามารถใช้อุปกรณ์ประเภทหน่วยความจำได้อย่างมีประสิทธิภาพมากขึ้นตามไปด้วย


ข้อดีสำหรับระบบการส่งสัญญาณแบบ DTMF

- ลดระยะเวลาในการส่งหมายเลขโทรศัพท์ไปยังชุมสาย
- สามารถใช้อุปกรณ์โซลิตสเตรตได้ ซึ่งจะทำให้เกิดความประหยัด และสะดวก
- ลดอุปกรณ์จำพวกหน่วยความจำที่ใช้ภายในชุมสายโทรศัพท์
- สามารถนำไปเชื่อมต่อกับอุปกรณ์ภายในชุมสายโทรศัพท์ได้อย่างมีประสิทธิภาพ


2.5 การส่งหมายเลขโดยการใช้ไอซีสำเร็จรูป

ในรูปที่ 2.5 (ก) เป็นบล็อกไดอะแกรมของการส่งสัญญาณแบบ DTMF ซึ่งในระบบนี้ยังคงต้องใช้อุปกรณ์จำพวกพาสซีฟ (passive elements) ในการนำมาสร้างเป็นวงจรออสซิลเลเตอร์ ซึ่งแน่นอนว่าปัญหาที่พบสำหรับวงจรที่ใช้อุปกรณ์เหล่านี้จะมีความคลาดเคลื่อนเนื่องจากสถานะแวดล้อมที่เปลี่ยนไปและอายุการใช้งาน ผลที่จะตามมาก็คือความถี่ที่ผลิตออกมามีค่าเปลี่ยนแปลงไปด้วย ซึ่งผลสุดท้ายก็จะทำให้ชุมสายเกิดการทำงานผิดพลาดในการติดต่อกับผู้ถูกเรียก ดังนั้นการสร้างไอซีสำเร็จรูปขึ้นมาใช้งานแทนอุปกรณ์พาสซีฟย่อมที่จะแก้ไขปัญหาเหล่านี้ได้ในระดับหนึ่ง ในรูปที่ 2.5 (ข)

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้ในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




(ก) วงจรแบบแรกๆ




(ข) วงจรที่ถูกพัฒนาในรูปแบบของ IC สำเร็จรูป

รูปที่ 2.5 บล็อกไดอะแกรมของระบบ DTMF

ปุ่มกดชนิด DPST



ปุ่มกดชนิด SPST



(ก) แผนภาพ

(ข) รูปสัญญาณ

รูปที่ 2.6 แสดงชนิดของปุ่มกดและรูปสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บล็อกไดอะแกรมของไอซีที่นำมาใช้สร้างสัญญาณในระบบ DTMF ซึ่งวงจรภายในจะประกอบด้วย วงจรนับและถอดรหัส (counter and decoder) ซึ่งวงจรถอดรหัสก็จะแยกแยะว่าการกดหมายเลขแต่ละครั้งจะตรงกับตำแหน่งใดบ้างในแนวแถวและแนวคอลัมน์ เมื่อทำการถอดรหัสจากการกดได้แล้วก็นำค่าในแนวแถวและแนวคอลัมน์ไปหารจากค่าความถี่หลัก สัญญาณที่ออกจากวงจรนับและถอดรหัสก็จะได้สัญญาณดิจิทัล 2 สัญญาณที่มีความถี่แตกต่างกัน จากนั้นก็นำทั้ง 2 สัญญาณไปผ่านวงจรแปลงสัญญาณจากดิจิทัลไปเป็นอะนาล็อก (D/A converter) และนำมารวมกันโดยการนำไปผ่านวงจรรวมและขยายสัญญาณ (summing amp) แล้วจึงถูกส่งผ่านไปยังวงจรควบคุมเสียงพูด (speech network) ผ่านต่อไปยังชุมสายโทรศัพท์

ไอซีอาจจะถูกออกแบบมาให้ใช้ร่วมกับแป้นพิมพ์หมายเลข (key pad) ชนิด DPST (dual-pole single throw) ซึ่งจะมีหน้าที่สัมผัส 2 หน้า หรืออาจจะเป็นชนิด SPST (single-pole single throw) ก็ได้ ในรูปที่ 2.6 เป็นแผนภาพและรูปของสัญญาณ เมื่อมีการกดปุ่มหมายเลขใดๆ จะสังเกตว่าในการ decode ของแนวแถวจะแอกทีฟที่ลอจิก "0" แต่ในแนวคอลัมน์จะแอกทีฟที่ลอจิก "1"

2.6 การรวมระบบ pulse และ DTMF ภายในไอซีตัวเดียวกัน

ไอซีที่สามารถทำงานได้ทั้ง 2 โหมด มีใช้งานอยู่หลายเบอร์ เช่น เบอร์ MC145412 MC145413 หรือ UM 91210 มาทำหน้าที่ในการส่งรหัสหมายเลข โดยการอินเตอร์เฟสกับปุ่มกดชนิด 3 x 4 ตามรูปที่ 2.7 ไอซีเบอร์ UM 91210 ใช้ความถี่ 3.58 เมกะเฮิรตซ์เป็นความถี่หลักในการทำงาน การเลือกให้ไอซีทำงานในโหมดการส่งสัญญาณแบบพัลส์สามารถเลือกอัตราการส่งได้ 10 pps หรือ 20 pps (pps : pulse per second) ถ้าหากไอซีกำลังทำงานในโหมด DTMF ขา DP (pulse output) ก็จะเป็น high impedance ขาสัญญาณ MUTE (mute signal) ก็นำไปใช้ควบคุมไม่ให้มีสัญญาณเสียงสามารถผ่านเข้าสู่ไมโครโฟนได้ สำหรับสัดส่วนในการปิด/เปิดวงจร (make/break ratio) จะถูกออกแบบมาแน่นอนแล้วจากผู้ผลิตเป็นต้นว่า MC145412/13 จะมีสัดส่วนการปิด/เปิดวงจรเป็น 40/60 ส่วน MC145541 จะมีสัดส่วนเป็น 32/68 ส่วน IC เบอร์ UM 91210 สามารถเลือกอัตราส่วนของการ make/break ได้ว่าจะจะเป็น 33.3/66.6 หรือ 40/60 ด้วยขา M/B ข้อได้เปรียบอีก 2 ประการของไอซีตระกูลนี้ก็คือการมีหน่วยความจำภายในสำหรับเก็บหมายเลขที่ต้องการ และยังมีฟังก์ชันเรียกหมายเลขซ้ำด้วย รูปที่ 2.8 แสดงโครงสร้างของไอซีเบอร์ UM91210

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.7 วงจรที่สามารถทำงานได้ทั้งโหมดการทำงานแบบ pulse และ DTMF


2.7 วงจรสร้างสัญญาณเรียก (electronic ringer)

ในระบบโทรศัพท์รุ่นแรก ๆ จะนำเอาอุปกรณ์ทางแม่เหล็กไฟฟ้า (electromagnetic) มาเป็นทรานสดิวเซอร์ (transducer) ในการเปลี่ยนรูปพลังงานจากพลังงานไฟฟ้าเป็นพลังงานเสียง แต่ปัจจุบันจะมีการนำอิเล็กทรอนิกส์ทรานสดิวเซอร์ (electronic transducer) มาใช้แทน ซึ่งมีข้อได้เปรียบกว่าทรานสดิวเซอร์แบบแม่เหล็กหลายประการ เช่น ขนาด, น้ำหนักน้อยกว่า มีราคาถูกกว่า และมีความน่าเชื่อถือในการทำงานสูงกว่าด้วย จึงมีความนิยมในการใช้งานมากกว่า อิเล็กทรอนิกส์ทรานสดิวเซอร์อาจจะสามารถนำไปแปลง เป็นสัญญาณที่มีความถี่เดียว (single tone) หรืออาจจะสร้างได้หลายความถี่ (multi-tone) ก็ได้ ซึ่งก็ตรงกับความต้องการในการออกแบบวงจรสร้างสัญญาณเรียกซึ่งก็แบ่งได้เป็น 2 ประเภทหลักๆ คือ วงจรสร้างสัญญาณเรียกแบบความถี่เดียว (single-tone ringer) และวงจรที่สามารถสร้างสัญญาณเรียกได้หลายความถี่ (multi-tone ringer)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Block Diagram



PIN CONFIGURATION

Arrangement of Keyboard


รูปที่ 2.8 โครงสร้างของไอซี เบอร์ UM91210

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.8 วงจรสร้างสัญญาณเรียกแบบความถี่เดียว


วงจรที่มีคุณสมบัติอย่างนี้จะใช้วงจรออสซิลเลเตอร์ สร้างสัญญาณที่มีความถี่คงที่ขึ้นมาค่าหนึ่งและจะถูกนำไปใช้ขับทรานสดิวเซอร์ แต่ทรานสดิวเซอร์จะถูกควบคุมให้ขับหรือไม่ขับสัญญาณก็ขึ้นกับสัญญาณเรียก (ringing signal) ซึ่งเป็นสัญญาณ AC ที่มาจากขุมสายอีกทีหนึ่ง โดยในไซเกิลบวคของสัญญาณ AC วงจรจะถูกออกแบบให้ทรานสดิวเซอร์สามารถจะขับสัญญาณออกไปได้ แต่ในไซเกิลลบจะไม่มีการขับสัญญาณใด ๆ ทั้งสิ้น ในรูปที่ 2.9 เป็นวงจรที่สร้างสัญญาณเรียกแบบความถี่เดียว ในรูปที่ 2.9 (ก) ยังใช้ทรานสดิวเซอร์แบบแม่เหล็กไฟฟ้า ส่วนรูป (ข) เป็นเพียโซทรานสดิวเซอร์ (piezoelectric transducer) หลักการทำงานของวงจรในรูปที่ 2.9 คือ ในไซเกิลบวคของสัญญาณ AC จากขุมสายโทรศัพท์จะทำให้ D2 แอคทีฟทำให้มีแรงดันไฟตรงจ่ายให้ Q1 ก็จะสามารถทำให้วงจรออสซิลเลเตอร์ สร้างสัญญาณเพื่อนำไปขับทรานสดิวเซอร์ต่อไป แต่ในไซเกิลลบ D1 จะแอคทีฟ D2 จะบล็อกสัญญาณไม่ให้ผ่านไปยังวงจรออสซิลเลเตอร์ได้ จึงไม่มีสัญญาณที่ออสซิลเลเตอร์ออกมาขับทรานสดิวเซอร์

สำหรับ C2 ทำหน้าที่กรองสัญญาณที่ผ่าน D2 มาให้เรียบและป้องกันสัญญาณทรานเซียนต์ที่จะเข้าไปยังวงจรส่วนหลังได้ ซีเนอร์ไดโอด ZD1 จะเป็นตัวกำหนดระดับของสัญญาณ (threshold voltage) ที่จะสามารถผ่านไปยังวงจรออสซิลเลเตอร์ได้



(ก) ทรานสดิวเซอร์ที่อาศัยแม่เหล็กไฟฟ้า


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




(ข) เปียโซทรานสดิวเซอร์

รูปที่ 2.9 วงจรสร้างสัญญาณเรียกแบบความถี่เดียว

ในรูปที่ 2.10 เป็นโครงสร้างของเปียโซทรานสดิวเซอร์ ซึ่งจะเห็นได้ว่าโครงสร้างประกอบไปด้วยฐานรองลักษณะเป็นแผ่นทองเหลืองวงกลม มีเปียโซเซรามิกวางอยู่บนฐานรองและยึดติดกันด้วยสารจำพวกอีพอกซี ส่วนด้านบนของเปียโซเซรามิกถูกเจาะไว้สำหรับการป้อนกลับของสัญญาณไปสู่ทรานซิสเตอร์ Q1 เพื่อทำให้เกิดเป็นวงจรออสซิลเลเตอร์ เมื่อมีการออสซิลเลตของสัญญาณ จะทำให้เปียโซทรานสดิวเซอร์เกิดการสั่นตามรูปที่ 2.10 (ข) ทำให้เกิดเป็นเสียงดังของโทรศัพท์เมื่อมีการติดต่อมาจากผู้อื่น



(ก) โครงสร้าง



(ข) การผลิตเสียงของทรานสดิวเซอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้รูปที่ 2.10 เปียโซทรานสดิวเซอร์ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.9 วงจรสร้างสัญญาณเรียกแบบหลายความถี่

การผลิตความถี่ของวงจรแบบนี้สามารถให้ความถี่ออกมามากกว่า 2 ความถี่ โดยที่อัตราการเปลี่ยนจากความถี่หนึ่งไปเป็นอีกความถี่หนึ่ง จะเท่ากับความถี่ของสัญญาณ AC ช่วงที่มีสัญญาณเรียก ในรูปที่ 2.11 เป็นบล็อกไดอะแกรมของระบบสร้างสัญญาณเรียกแบบหลายความถี่ ซึ่งจะเห็นว่าเมื่อมีสัญญาณ AC เข้ามา ก็จะมีการเรกติไฟร์เพื่อให้ได้เป็นสัญญาณไฟตรงนำไปจ่ายให้กับวงจร วงจรสร้างสัญญาณเรียกแบบหลายความถี่นี้สามารถสร้างได้โดยใช้ไอซีสำเร็จรูปเบอร์ CS 8204 ,CS 8205 ฯลฯ



รูปที่ 2.11 บล็อกไดอะแกรมของวงจรสร้างสัญญาณเรียกแบบหลายความถี่



รูปที่ 2.12 วงจรสร้างสัญญาณเรียกแบบหลายความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.10 สัญญาณการติดต่อระหว่างเครื่องรับกับชุมสายโทรศัพท์

สัญญาณที่ใช้ในการติดต่อกันระหว่างเครื่องรับโทรศัพท์กับชุมสายโทรศัพท์ มี 2 ชนิดคือ สัญญาณ loop line, open line เรียกว่า Line Signalling และสัญญาณความถี่ต่างๆ เช่น การส่งเลขหมาย เป็นต้น เรียกว่า Register Signalling

2.10.1 สัญญาณที่ส่งจากเครื่องรับโทรศัพท์ไปยังชุมสายโทรศัพท์

ก. on hook หมายถึงสภาพที่ผู้เช่าวางหูหรือสภาพว่าง (idle) ลักษณะของวงจรจะเป็น open loop

ข. off hook หมายถึงสภาพผู้เช่ายกหู สายจะมีสภาพ closed loop

ค. dialling ผู้เช่าทำการหมุนเลขหมาย เครื่องแบบ rotary จะส่งเลขหมายออกไปเป็น pulse เครื่องแบบกดปุ่มจะส่งเลขหมายออกไปเป็นความถี่ผสม DTMF

2.10.2 สัญญาณที่ส่งมาจากชุมสายโทรศัพท์

ก. dialling tone เป็นสัญญาณบอกให้ทราบว่าขณะนี้อุปกรณ์ชุมสายพร้อมที่จะรับเลขหมายของเครื่องรับปลายทางจากผู้เรียกแล้วให้ผู้เรียกทำการส่งเลขหมายได้ สัญญาณ dial tone นี้เป็นสัญญาณต่อเนื่อง มีความถี่ 400 - 425 Hz

ข. busy tone เป็นสัญญาณที่ส่งมาบอกให้ทราบว่าอุปกรณ์ไม่ว่าง เช่นถ้าผู้เช่ายกหูแล้วได้ยินเสียงนี้แสดงว่าอุปกรณ์ในชุมสายไม่ว่าง แต่ถ้าได้ยินเสียงนี้หลังจากหมุนเลขหมายไปแล้วแสดงว่าเครื่องรับปลายทางไม่ว่างหรืออุปกรณ์สำหรับต่อออกไปยังชุมสายอื่นไม่ว่าง สัญญาณที่ชุมสายส่งมาเป็นสัญญาณขาดตอนเป็นช่วงๆ ส่ง 0.5 วินาที หยุด 0.5 วินาที ความถี่ของสัญญาณ 425 Hz รูป sine wave

ค. ring back tone เป็นสัญญาณที่ส่งมาบอกให้ผู้เรียกทราบว่า การต่อกระทำสำเร็จแล้ว ขณะนี้ชุมสายได้ส่งสัญญาณเรียก (ringing signal) ไปยังผู้ถูกเรียกแล้ว สัญญาณนี้ใช้ความถี่ 425 Hz รูป sine wave โดยจะส่ง 1 วินาที หยุด 4 วินาที

ง. ringing signal หรือสัญญาณเรียก เป็นสัญญาณที่ส่งไปยังเครื่องผู้ถูกเรียก ซึ่งจะได้ยินเป็นเสียงกระดิ่งหรือโทนขึ้นอยู่กับวงจรที่ใช้ สัญญาณเป็นรูป sine wave มีความถี่ 25 Hz ค่าแรงดันประมาณ 70 - 90 Vrms ช่วงการส่งเช่นเดียวกับ ring back tone คือ ส่ง 1 วินาที หยุด 4 วินาที

จ. nu tone (number unobtainable tone) เป็นสัญญาณที่บอกให้ทราบว่า

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของกรมการสื่อสารแห่งประเทศไทย การนำเอกสารนี้ไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

ไมโครคอนโทรลเลอร์ MCS-51

3.1 สมาชิกของไมโครคอนโทรลเลอร์ตระกูล MCS-51

จะกล่าวถึงโครงสร้างรวมทั้งรายละเอียดของไมโครคอนโทรลเลอร์เบอร์ 8051 ซึ่งเป็นเบอร์พื้นฐานของตระกูลนี้เป็นหลัก ดังนั้นชื่อ "MCS-51" ส่วนใหญ่จะหมายถึงชิปไมโครคอนโทรลเลอร์เบอร์ 8051 เท่านั้น และในบางครั้งอาจจะมีการกล่าวเฉพาะเบอร์ที่สำคัญด้วยเบอร์อื่นๆ ตระกูล MCS-51 จะมีความสามารถพิเศษมากขึ้นแตกต่างกันไป ดังแสดงให้เห็นในตารางที่ 3.1

คุณสมบัติของ MCS-51

คุณสมบัติที่สำคัญ ของชิปไมโครคอนโทรลเลอร์ตระกูล MCS-51 มีดังนี้

- ต้องการแหล่งจ่ายไฟ 5 โวลต์ เพียงชุดเดียว
- มีหน่วยความจำสำหรับเก็บโปรแกรมควบคุมการทำงาน อยู่ภายในชิปจำนวน 4 กิโลไบต์ (เบอร์ 8031,8032 ไม่มีหน่วยความจำส่วนนี้ เบอร์ 8052 มีหน่วยความจำ 8 กิโลไบต์ และเบอร์ 83C51FB จะมีหน่วยความจำ 16 กิโลไบต์)
- มีหน่วยความจำสำหรับเก็บข้อมูลทั่วไป (RAM) อยู่ภายในชิปจำนวน 128 ไบต์ (ใน 8031,8051) หรือ 256 ไบต์ (ในเบอร์ 8032,8052)
- สามารถใช้หน่วยความจำสำหรับโปรแกรมและข้อมูลที่อยู่ภายนอกชิปได้อย่างละ 64 กิโลไบต์ แยกจากกัน
- คำสั่งส่วนใหญ่ใช้เวลาทำงานเพียง 1 ไมโครวินาที เมื่อใช้คริสตอลความถี่ 12 เมกกะเฮิร์ตซ์
- มีพอร์ตที่สามารถรับหรือส่งข้อมูลได้ทั้ง 2 ทิศทาง จำนวน 4 พอร์ตๆ ละ 8 บิต หรือสามารถใช้งานเป็นพอร์ตขนาด 1 บิตแยกจากกัน ทำให้เสมือนมีพอร์ตขนาด 1 บิตใช้งานรวมทั้งสิ้น 32 พอร์ต
- รับและส่งข้อมูลแบบอนุกรมได้ในตัวเอง โดยสามารถกำหนดอัตราเร็วในการรับและส่งข้อมูล (baud rate) ได้ตั้งแต่ 300 ถึง 375 กิโลบิตต่อวินาที
- จัดลำดับความสำคัญของสัญญาณอินเทอร์รัพต์ได้ 2 ระดับ

- มีรีจิสเตอร์ สำหรับใช้งานเป็นไทม์เมอร์หรือคานต์เคอร์ เพื่อนับจำนวนสัญญาณนาฬิกาภายในชิป หรือนับการเปลี่ยนสถานะของสัญญาณภายนอกขนาด 16 บิตจำนวน 2 ตัว เพื่อใช้สำหรับนับจำนวนพัลส์ วัดความกว้างของพัลส์หรือใช้วัดช่วงเวลา (ส่วนเบอร์ 8052 จะมี 3 ตัว)

- หน่วยความจำสำหรับเก็บข้อมูลภายในบางส่วน สามารถเข้าถึงข้อมูลได้ทั้งระดับไบต์และระดับบิต เพื่อให้การออกแบบโปรแกรมและการควบคุมระบบทำให้ง่ายขึ้น

- มีคำสั่งคูณและหารเลขขนาด 8 บิตในตัวเอง
- สามารถประมวลผลแบบบูลีน เพื่อใช้ในงานควบคุมโดยเฉพาะ
- ใช้โปรแกรมของไมโครคอนโทรลเลอร์ตระกูล MSC-48 (upwardly compatible)

ได้ด้วย

ไมโครคอนโทรลเลอร์ตระกูล MCS-51 เบอร์ที่จัดว่าเป็นเบอร์พื้นฐานในตระกูลนี้คือเบอร์ 8051, 8751 และ 8031 มีจำนวนขาภายนอก 40 ขาเท่ากันใช้เวลาและสัญญาณในการปฏิบัติคำสั่งแต่ละคำสั่งเท่ากัน (มีไทม์มิ่งไดอะแกรมเหมือนกัน) ใช้แรงดันไฟฟ้าเท่ากัน สิ่งที่แตกต่างกันระหว่างเบอร์ทั้งสามคือขนาดของหน่วยความจำสำหรับเก็บโปรแกรมภายในชิป(on chip program memory) มีไว้เพื่อตอบสนองความต้องการที่ไม่เหมือนกัน ดังจะกล่าวต่อไปนี้

เบอร์ 8751 มีหน่วยความจำสำหรับเก็บโปรแกรมภายในชิปเป็น EPROM (Erasable Programmable Read Only Memory) ขนาด 4 กิโลไบต์ ทำให้สามารถใช้รังสีอัลตราไวโอเลตในการลบโปรแกรมเก่าที่มีอยู่และบรรจุโปรแกรมใหม่ลงไปได้ทันที ทั้งนี้เพื่อความสะดวกในการแก้ไขหรือปรับปรุงโปรแกรม ไมโครคอนโทรลเลอร์ MCS-51 เบอร์ 8751 จะใช้งานเป็นการพัฒนาเบื้องต้น (prototypeing) ซึ่งจำเป็นต้องทดสอบโปรแกรมเพื่อหาข้อผิดพลาด (bugs) และแก้ไขเรียบร้อยก่อนทำการผลิตจริง การแก้ไขโดยการใช้อัลตราไวโอเลตและการบรรจุโปรแกรมที่แก้ไขใหม่สามารถทำได้ในจำนวนครั้งที่จำกัด ทั้งนี้เพราะหน่วยความจำที่เป็น EPROM เมื่อใช้ไปนานๆ จะเกิดเสื่อมสภาพ ทำให้ไม่สามารถบรรจุโปรแกรมเข้าไปได้

เบอร์ 8051 หลังจากทดสอบโปรแกรมจนไม่พบข้อผิดพลาดแล้ว จะเป็นช่วงของการผลิตจริงซึ่งต้องพิจารณาถึงต้นทุนเป็นอันดับแรก ซึ่งในการผลิตจริงจะใช้ไมโครคอนโทรลเลอร์เบอร์ 8051 มีหน่วยความจำสำหรับเก็บโปรแกรมภายในเป็น ROM (Read Only Memory) ขนาด 4 กิโลไบต์แทน เพราะราคาค่าถูกกว่ามาก แต่มีข้อจำกัดตรงที่ไม่สามารถแก้ไขโปรแกรมที่ได้บรรจุไปแล้วไม่ว่าจะด้วยวิธีใดก็ตาม

เบอร์ 8031 เบอร์นี้ไม่มีหน่วยความจำสำหรับเก็บโปรแกรมภายในชิป แต่สามารถใช้หน่วยความจำ เพื่อเก็บโปรแกรมที่อยู่ภายนอกได้มากถึง 64 กิโลไบต์ อาจจะใช้เป็น ROM, PROM, EPROM ตามความต้องการของผู้ผลิต เบอร์ 8031 นี้มีไว้ใช้ในกรณีที่โปรแกรมมีขนาดใหญ่

เล็กกว่า 4 กิโลไบต์หรือมากกว่า 4 กิโลไบต์มาก (เบอร์ 8751 และ 8051 จะใช้โปรแกรมจากหน่วยความจำภายนอกได้เองเมื่อโปรแกรมมีความยาวเกิน 4 กิโลไบต์ หรืออาจบังคับให้ไมโครคอนโทรลเลอร์ทั้งสองเบอร์ใช้โปรแกรมจากหน่วยความจำภายนอกเพียงอย่างเดียวด้วยการต่อขา 31 ลงกราวด์ ทำให้มีคุณสมบัติเหมือนเบอร์ 8031 ที่ไม่มีหน่วยความจำสำหรับเก็บโปรแกรมภายในชิป)

Device	ROMless Version	EPROM Version	ROM Bytes	RAM Bytes	8-Bit I/O Ports	16-Bit Timer/Counters	Interrupt Sources/Vectors
8051	8031	-	4K	128	4	2	6/5
8051AH	8031AH	8751H 8751BH	4K	128	4	2	6/5
8052AH	8032AH	8752BH	8K	256	4	3	8/6
80C51BH	80C31BH	87C51	4K	128	4	2	6/5
83C51FA	80C51FA	87C51FA	8K	256	4	3	14/7
83C51FB	80C51FA	87C51FB	16K	256	4	3	14/7
83C51GA	80C51GA	87C51GA	4K	128	4	2	8/7
83C152JA	50C152JA	-	8K	256	5	2	19/11
-	80C152JB	-	-	256	7	2	19/11
83C152JC	80C152JC	-	8K	256	5	2	19/11
-	80C152JD	-	-	256	7	2	19/11
83C451	80C451	-	4K	128	7	2	6/5
83C452	80C452	87C452P	8K	256	5	2	9/8

ตารางที่ 3.1 แสดงความแตกต่างของสมาชิกไมโครคอนโทรลเลอร์

3.2 โครงสร้างของไมโครคอนโทรลเลอร์ตระกูล MCS-51

ไมโครคอนโทรลเลอร์ตระกูล MCS-51 มีสมาชิกในตระกูลหลายเบอร์ด้วยกัน แต่ละเบอร์จะมีคุณสมบัติพิเศษบางอย่างแตกต่างกัน เช่น มีหน่วยความจำภายในสำหรับเก็บโปรแกรมและข้อมูลภายในชิปเพิ่มขึ้น มีวงจรเปลี่ยนค่าสัญญาณอนาล็อกเป็นดิจิทัลในตัว สามารถรับอินเทอร์รัปต์ได้หลายชนิด ทำกระบวนการ DMA (Direct Memory Access) ได้ในตัว มีรีจิสเตอร์สำหรับใช้เป็นไทมเมอร์หรือเคาน์เตอร์เพิ่มมากขึ้น คุณสมบัติพิเศษที่แตกต่างกันของไมโครคอนโทรลเลอร์แต่ละเบอร์ในตระกูลนี้แสดงในตารางที่ 3.1 ที่ผ่านมา

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น ยกเว้นให้พิมพ์เผยแพร่ได้แต่ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไมโครคอนโทรลเลอร์เบอร์ที่นับได้ว่าเป็นเบอร์พื้นฐาน สำหรับตระกูล MCS-51 นี้ ได้แก่เบอร์ 8051, 8031, 8751 โดยเบอร์ 8051 จัดเป็นสมาชิกตัวแรกในตระกูล มีหน่วยความจำสำหรับเก็บโปรแกรมภายในชิปเป็น ROM ขนาด 4 กิโลไบต์ และหน่วยความจำสำหรับเก็บข้อมูลทั่วไปภายใน MCS-51 (RAM) เองจำนวน 128 ไบต์ มีพอร์ตขนาด 8 บิต 4 พอร์ต มีรีจิสเตอร์สำหรับใช้เป็นไทม์เมอร์หรือเคาน์เตอร์ขนาด 16 บิตรวม 2 ตัว รับสัญญาณอินเทอร์รัปต์จากภายนอกได้ 2 ชนิด สามารถรับและส่งข้อมูลแบบอนุกรมผ่านทางพอร์ตสื่อสารข้อมูลแบบอนุกรม มีวงจรถอดสวิตช์เพื่อสร้างสัญญาณนาฬิกาควบคุมการทำงานในตัวเอง ส่วนเบอร์ 8751 จะมีคุณสมบัติเหมือนเบอร์ 8051 ทุกอย่าง ต่างกันเพียงชนิดของหน่วยความจำสำหรับเก็บโปรแกรมภายในชิปของเบอร์ 8751 จะเป็น EPROM แทนที่จะเป็น ROM ส่วนเบอร์ 8031 จะเหมือนกับเบอร์ 8051 ต่างกันเพียงเบอร์ 8031 ไม่มีหน่วยความจำสำหรับเก็บโปรแกรมภายในชิปเท่านั้น

ไมโครคอนโทรลเลอร์ตระกูล MCS-51 ทุกเบอร์ ใช้แรงดันไฟเพียง 5 โวลต์ในการทำงาน ส่วนกระแสไฟฟ้าที่ใช้จะแตกต่างกันไปตามชนิดของเทคโนโลยีที่ใช้ในการผลิต เบอร์ของไมโครคอนโทรลเลอร์ตระกูลนี้มีตัวอักษร C อยู่ตรงกลางเบอร์ เช่น 80C31, 80C51 เป็นเบอร์ของชิปที่ผลิตโดยอาศัยเทคโนโลยี CHMOS ใช้พลังงานในการทำงานน้อยกว่าและสามารถควบคุมการใช้พลังงานของตัวชิปได้จากโปรแกรม เพื่อการประหยัดพลังงานในระบบ

3.3 ตำแหน่งขาของ MCS-51

ไมโครคอนโทรลเลอร์ตระกูล MCS-51 ทุกเบอร์มีตำแหน่งขาพื้นฐานที่เหมือนกัน ดังแสดงในรูปที่ 3.1

31	EA/UP	VCC	P0.0	39
			P0.1	38
19	X1		P0.2	37
			P0.3	36
			P0.4	35
18	X2		P0.5	34
			P0.6	33
			P0.7	32
9	RESET		P2.0	21
			P2.1	22
12	INT0(P3.2)		P2.2	23
13	INT1(P3.3)		P2.3	24
14	T0(P3.4)		P2.4	25
15	T1(P3.5)		P2.5	26
			P2.6	27
			P2.7	28
1	P1.0			
2	P1.1			
3	P1.2	RD(P3.7)		17
4	P1.3	WR(P3.6)		16
5	P1.4	PSEN		29
6	P1.5	ALE/P		30
7	P1.6	TXD(P3.1)		11
8	P1.7	RXD(P3.0)		10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.1 แสดงตำแหน่งขาของชิปไมโครคอนโทรลเลอร์ MCS-51

หน้าที่การใช้งานแต่ละขาของชิปไมโครคอนโทรลเลอร์ในตระกูล มีดังนี้

- ขา Vss (ขา 20) สำหรับต่อลงกราวด์
- ขา Vcc (ขา 40) สำหรับต่อแหล่งจ่ายแรงดันกระแสตรงขนาด 5 โวลต์ (DC 5 v)
- ขาพอร์ต 0 (ขา 32-39) มี 8 ขา ใช้เป็นขาสำหรับพอร์ต 0 ขนาด 8 บิต (P0.0-

P0.7) แบบ Open Drain Bidirectional พอร์ตนี้ สามารถใช้งานเป็นอินพุตเอาต์พุตพอร์ตทั่วไปได้ โดยหากใช้งานเป็นอินพุตพอร์ตต้องโหลดค่า 1 ไปยังแต่ละบิตของพอร์ตนี้ เพื่อบังคับให้ขาอยู่ในสถานะถูกปล่อยลอย (มีสถานะ high impedance) นอกจากใช้งานเป็นอินพุตเอาต์พุตพอร์ตแล้ว พอร์ต 0 ยังใช้ในการติดต่อหน่วยความจำสำหรับเก็บโปรแกรมและข้อมูลภายนอกชิปด้วย โดยส่งแอดเดรสไบต์ต่ำ (A0-A7) และมีลติเพลกซ์กับการรับส่งข้อมูล (D0-D7) จากหน่วยความจำภายนอก ในระหว่างการเขียนหรืออ่านข้อมูล โดยมีวงจรถูลอัพภายใน

- ขาพอร์ต 1 (ขา 1-8) มี 8 ขาใช้เป็นขาสำหรับพอร์ต 1 (P1.0-P1.7) สามารถใช้เป็นอินพุตหรือเอาต์พุตพอร์ตทั่วไปได้ หากต้องการใช้งานเป็นอินพุตพอร์ตต้องโหลดค่า 1 ไปยังแต่ละบิตของพอร์ตนี้ เพื่อให้มีสถานะ high impedance โดยมีวงจรถูลอัพ (pull up) ภายใน

- ขาพอร์ต 2 (ขา 21-28) มี 8 ขาใช้เป็นขาสำหรับพอร์ต 2 (P2.0-P2.7) ขนาด 8 บิต แบบ Open Drain Bidirectional พอร์ตนี้สามารถใช้งานเป็นอินพุตเอาต์พุตพอร์ตทั่วไปได้ โดยหากใช้งานเป็นอินพุตพอร์ต ต้องโหลดค่า 1 ไปยังแต่ละบิตของพอร์ตนี้ เพื่อบังคับให้ขาอยู่ในสถานะ high impedance นอกจากจะใช้งานเป็นอินพุตเอาต์พุตพอร์ตทั่วไป พอร์ต 2 พอร์ต ยังใช้ในการติดต่อหน่วยความจำสำหรับเก็บโปรแกรมและข้อมูลภายนอกด้วย โดยใช้สำหรับส่งค่าแอดเดรสไบต์สูง (A8-A15) และมีวงจรถูลอัพ (Pull up) ภายใน

- ขาพอร์ต 3 (ขา 10-17) มี 8 ขาใช้เป็นขาสำหรับพอร์ต 3 (P3.0-P3.7) สามารถใช้งานเป็นอินพุตเอาต์พุตพอร์ตทั่วไปได้ หากต้องการใช้งานเป็นอินพุตพอร์ตต้องโหลดค่า 1 ไปยังแต่ละบิตของพอร์ตนี้ เพื่อให้มีสถานะ high impedance โดยใช้วงจรถูลอัพ (Pull up) ภายใน นอกจากนี้ยังใช้งานในหน้าที่พิเศษต่าง ๆ อีกหลายอย่างดังนี้

- ขา P3.0 ใ้รับข้อมูลจากภายนอกแบบอนุกรม
- ขา P3.1 ใ้ส่งข้อมูลออกไปภายนอกแบบอนุกรม
- ขา P3.2 ใ้เป็นอินพุตเพื่อรับสัญญาณอินเตอร์รัปต์ชนิดที่ 0
- ขา P3.3 ใ้เป็นอินพุตเพื่อรับสัญญาณอินเตอร์รัปต์ชนิดที่ 1
- ขา P3.4 สัญญาณอินพุตให้แกนเตอร์ของไทม์เมอร์ 0
- ขา P3.5 สัญญาณอินพุตให้แกนเตอร์ของไทม์เมอร์ 1

- ขา P3.6 สัญญาณควบคุมการเขียนข้อมูลไปยังหน่วยความจำสำหรับเก็บข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกระใช้งานเพื่อการศึกษาเท่านั้น ไม่สงวนลิขสิทธิ์ในการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
ภายนอกชิป

ขา P3.7 สัญญาณควบคุมการอ่านข้อมูลจากหน่วยความจำสำหรับเก็บข้อมูลภายนอกชิป

การใช้งานพอร์ต 3 ในหน้าที่พิเศษดังกล่าวนี้ จะต้องโหลดค่า 1 ไปยังแต่ละบิตที่ต้องการใช้ก่อนทุกครั้ง

- ขา RST (ขา 9) ใช้สำหรับการรีเซ็ตวงจรทุกอย่างภายในชิป เพื่อเริ่มต้นการทำงานใหม่ การรีเซ็ตใช้เมื่อเริ่มจ่ายพลังงานหรือเมื่อโปรแกรมเกิดทำงานผิดพลาด เมื่อต้องการรีเซ็ตชิป MCS-51 ขานี้ต้องมีสถานะ 1 เป็นเวลาอย่างน้อย 2 แมกซ์ซีไอซีเกิล ระหว่างที่ออสซิลเลเตอร์ยังทำงานอยู่ โดยต้องต่อตัวต้านทานค่า 8.2 กิโลโอห์ม เพื่อจะทำหน้าที่หุดดาวน์ (รักษาค่าแรงดันไฟฟ้าให้มีสถานะเป็นกราวด์) และเพื่อให้ตัวชิปรีเซ็ตเอง เมื่อเริ่มจ่ายพลังงานให้ตัวเก็บประจุขนาด 10 μF ครอบระหว่างขา RST กับ Vcc ดังแสดงในรูปที่ 3.2


- ขา ALE/PROG (ขา 30) เป็นขาสำหรับใช้ส่งสัญญาณออกไปภายนอก เพื่อควบคุมแลตช์แอดเดรสไบต์ค่า (address latch enable) จากพอร์ต 0 ในระหว่างการติดต่อหน่วยความจำสำหรับเก็บโปรแกรมหรือข้อมูลภายนอกโดยปกติ เมื่อไม่มีการติดต่อหน่วยความจำภายนอก ขานี้จะลดลงครึ่งหนึ่งในระหว่างที่ติดต่อกับหน่วยความจำสำหรับเก็บข้อมูลที่อยู่ภายนอกชิป นอกจากนี้ขา ALE ยังใช้สำหรับควบคุมการเขียนโปรแกรมลงไปใน EPROM สำหรับ MCS-51 ที่มีหน่วยความจำสำหรับเก็บโปรแกรมภายในชิปเป็น EPROM

- ขา PSEN (ขา 29) ใช้ส่งสัญญาณสโตรบ เพื่ออ่านคำสั่งจากโปรแกรมที่เก็บไว้ในหน่วยความจำภายนอกชิป (program strobeenable) เมื่อชิปทำงานด้วยโปรแกรมจากภายนอก ขานี้จะส่งสัญญาณสโตรบสองครั้งในแต่ละแมกซ์ซีไอซีเกิล แต่ในช่วงการเขียนหรืออ่านข้อมูลกับหน่วยความจำภายนอก หรือเมื่อใช้โปรแกรมจากหน่วยความจำสำหรับเก็บโปรแกรมภายในชิป จะไม่มีสัญญาณออกมาจากขานี้

- ขา EA/Vpp (ขา 31) เป็นขาสำหรับใช้เลือกให้ MCS-51 ทำงานจากโปรแกรมที่อยู่ภายในหรือภายนอกชิป โดยถ้าหากขานี้มีสถานะเป็น 0 ก็จะหมายถึงการให้ใช้โปรแกรมจากหน่วยความจำที่เก็บโปรแกรมภายนอก หากขานี้มีสถานะเป็น 1 หมายถึงบังคับให้ MCS-51 ใช้โปรแกรมจากหน่วยความจำสำหรับเก็บโปรแกรมภายในชิป และสำหรับ MCS-51 ที่มีหน่วยความจำสำหรับเก็บโปรแกรมภายในชิป สามารถเลือกให้ทำงานได้ ทั้งจากโปรแกรมที่เก็บในหน่วยความจำภายในชิปหรือ จากโปรแกรมที่เก็บไว้ในหน่วยความจำภายนอกชิปด้วยการต่อขา EA กับไฟเลี้ยงหรือกราวด์ตามลำดับ ส่วนใน MCS-51 ที่ไม่มีหน่วยความจำสำหรับเก็บโปรแกรมภายในชิป ให้ต่อขานี้ลงกราวด์เสมอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
 • ขา XTAL (ขา 19) ใช้ต่อคริสตัลออกจากภายนอก โดยใช้เป็นขาอินพุตเข้าสู่วงจรไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ออสซิลเลเตอร์


- ขา XTAL (ขา 18) ใช้ต่อคริสตัลภายนอก โดยเป็นขาเอาต์พุตออกจากวงจรออสซิลเลเตอร์



รูปที่ 3.2 แสดงวงจรสำหรับปริเซตชิปไมโครคอนโทรลเลอร์ MCS-51

3.4 โครงสร้างภายในของ MCS-51

โครงสร้างภายในของไมโครคอนโทรลเลอร์ตระกูล MCS-51 ดังแสดงในรูปที่ 3.3



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.3 แสดงโครงสร้างภายในของชิปไมโครคอนโทรลเลอร์ MCS-51


3.4.1 โครงสร้างหน่วยความจำภายใน MCS-51

ไมโครคอนโทรลเลอร์ ในตระกูล MCS-51 ทุกเบอร์จะแบ่งหน่วยความจำออกเป็นสองส่วน คือ

3.4.1.1 หน่วยความจำสำหรับเก็บโปรแกรม (program memory)

3.4.1.2 หน่วยความจำสำหรับเก็บข้อมูล (data memory)

หน่วยความจำสำหรับเก็บโปรแกรม จะใช้เก็บโปรแกรมควบคุมการทำงานของชิป MCS-51 บางเบอร์มีหน่วยความจำส่วนนี้อยู่ภายในชิป แต่บางเบอร์ไม่มีทำให้ต้องเก็บโปรแกรมไว้ในหน่วยความจำภายนอกทั้งหมด ส่วนหน่วยความจำส่วนที่สอง คือ หน่วยความจำสำหรับเก็บข้อมูล ซึ่งใช้สำหรับเก็บข้อมูลระหว่างการทำงาน MCS-51 ทุกเบอร์จะมีหน่วยความจำส่วนนี้อยู่ภายในชิปจำนวนหนึ่งแต่จะมีจำนวนมากหรือน้อยเท่าใดขึ้นกับเบอร์ของชิป แสดงในตารางที่ 3.1 โครงสร้างหน่วยความจำทั้งหมดของ MCS-51 มีดังแสดงในรูปที่ 3.4



หน่วยความจำสำหรับเก็บโปรแกรม

หน่วยความจำสำหรับเก็บข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีจุดประสงค์เพื่อเผยแพร่ความรู้และอำนวยความสะดวกแก่ผู้สนใจที่มีการนำไปใช้

รูปที่ 3.4 แสดงโครงสร้างหน่วยความจำทั้งหมดของ MCS-51

3.4.1.1 หน่วยความจำสำหรับเก็บโปรแกรม


หน่วยความจำสำหรับเก็บโปรแกรมในชิป MCS-51 จะแบ่งออกเป็น 2 ส่วน คือ หน่วยความจำสำหรับเก็บโปรแกรมภายในชิป (internal program memory) และหน่วยความจำสำหรับเก็บโปรแกรมภายนอกชิป (external program memory) ขนาดของหน่วยความจำสำหรับเก็บโปรแกรมภายในชิปมีได้ตั้งแต่ 0,4,8,16 กิโลไบต์ ขึ้นอยู่กับเบอร์ของชิป

3.4.1.2 หน่วยความจำสำหรับเก็บข้อมูล

หน่วยความจำสำหรับเก็บข้อมูลของ MCS-51 จะแบ่งออกเป็น 2 ส่วน คือ หน่วยความจำสำหรับเก็บข้อมูลภายในชิป และหน่วยความจำสำหรับเก็บข้อมูลภายนอกชิป หน่วยความจำสำหรับเก็บข้อมูลภายในชิปของ MCS-51 ยังแบ่งออกเป็น 3 ส่วนย่อยดังนี้

- ส่วนที่ใช้เก็บข้อมูลทั่วไป (internal ram) บริเวณ 128 ไบต์ล่าง (lower 128)
- ส่วนที่ใช้เก็บข้อมูลทั่วไป (internal ram) บริเวณ 128 ไบต์บน (upper 128)
- ส่วนที่ใช้เป็นรีจิสเตอร์ใช้งานเฉพาะ (special function register)

หน่วยความจำส่วนที่ใช้เก็บข้อมูลทั่วไปภายในชิป เป็นหน่วยความจำสำหรับเก็บข้อมูลที่มีอยู่ภายใน MCS-51 หน่วยความจำส่วนนี้มีไว้สำหรับเก็บข้อมูลในขณะทำงาน ส่วนหน่วยความจำสำหรับเก็บข้อมูลภายในชิปที่ใช้เป็นรีจิสเตอร์ ใช้งานเฉพาะเป็นหน่วยความจำสำหรับเก็บข้อมูลภายใน MCS-51 ซึ่งถูกกำหนดให้เป็นรีจิสเตอร์ใช้งานเฉพาะ เพื่อควบคุมการทำงานและบอกสถานะของชิป ซึ่งแผนภาพแสดงหน่วยความจำสำหรับเก็บข้อมูลภายในชิปทั้งสองบริเวณ ดังแสดงในรูปที่ 3.5



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ในวงจำกัดของกรมเจ้าท่า สำหรับเก็บข้อมูลภายในชิป MCS-51 ด้านการคำนวณ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4.2 ไทม์เมอร์/เคาน์เตอร์

ใน MCS-51 มีรีจิสเตอร์ใช้งานเฉพาะ ที่สามารถนับจำนวนสัญญาณนาฬิกาหรือเมซซิงไซเคิลของวงจรออสซิลเลเตอร์ภายใน (ทำงานเป็นตัวไทม์เมอร์) หรือนับจำนวนครั้งของการเปลี่ยนสถานะของสัญญาณภายนอก (นับจำนวนพัลส์ภายนอก) ที่ขา T0, T1 ของพอร์ต 3 (ทำงานเป็นเคาน์เตอร์) รีจิสเตอร์ที่ใช้เป็นไทม์เมอร์หรือเคาน์เตอร์มีขนาด 16 บิตจำนวน 2 ตัว คือ รีจิสเตอร์ไทม์เมอร์ 0 และรีจิสเตอร์ไทม์เมอร์ 1 ตามลำดับ (ในเบอร์ 8052 มีรีจิสเตอร์ไทม์เมอร์ 2 เพิ่มให้อีก 1 ตัว) เมื่อต้องการใช้ไทม์เมอร์ 0 หรือไทม์เมอร์ 1 จะต้องโหลดค่าที่ต้องการนับไปไว้ในรีจิสเตอร์ไทม์เมอร์ 0 หรือรีจิสเตอร์ไทม์เมอร์ 1 และเมื่อนับครบจำนวนที่ตั้งไว้จะมีสัญญาณอินเตอร์รัปต์เพื่อบอกให้ซีพียูทราบ

การควบคุมการทำงานของไทม์เมอร์หรือเคาน์เตอร์ สามารถควบคุมได้จากวงจรภายนอก (ควบคุมด้วยสัญญาณที่ขา INTO, INT1) หรือควบคุมจากคำสั่งโปรแกรม ดังนั้นรีจิสเตอร์ที่ใช้เป็นไทม์เมอร์ใน MCS-51 จะสามารถวัดช่วงห่างของเวลา วัดความกว้างของพัลส์ หรือนับจำนวนครั้งของเหตุการณ์ที่เกิดขึ้นภายนอกที่เปลี่ยนให้อยู่ในรูปของสัญญาณไฟฟ้าแล้ว รวมทั้งใช้ในการกำเนิดสัญญาณอินเตอร์รัปต์ที่มีคาบเวลาแน่นอนได้


3.4.3 พอร์ตสื่อสารข้อมูลแบบอนุกรม MCS-51

สามารถรับและส่งข้อมูลแบบอนุกรมได้ โดยไม่ต้องพึ่งอุปกรณ์ภายนอกอื่นๆ แต่อย่างใด ในด้านอัตราเร็วของการรับส่งข้อมูลก็จะสามารถกำหนดค่าได้ตามความต้องการของผู้ใช้ โดยสามารถเลือกอัตราเร็วในการรับส่งข้อมูล (baud rate) มาตรฐานได้ตั้งแต่ 110, 1.2K, 2.4K, 4.8K, 9.6K, 19.2K, 375K ตามมาตรฐานของ UART นอกจากนี้สามารถกำหนดการทำงานที่แตกต่างกันถึง 4 รูปแบบ ตามความเหมาะสมในแต่ละงาน

3.4.4 โครงสร้างการอินเตอร์รัปต์ MCS-51

สามารถรับสัญญาณอินเตอร์รัปต์ได้ถึง 5 ชนิด โดยจะเป็นสัญญาณอินเตอร์รัปต์ที่เกิดจากภายนอก 2 ชนิดและที่เกิดจากภายในชิปอีก 3 ชนิด เมื่อมีสัญญาณอินเตอร์รัปต์เกิดขึ้น MCS-51 จะละการทำงานโปรแกรมที่กำลังทำอยู่และข้ามไปทำงานโปรแกรมบริการอินเตอร์รัปต์ (interrupt service routine) ที่อยู่ในหน่วยความจำตำแหน่งต่างๆ ขึ้นอยู่กับชนิดของสัญญาณอินเตอร์รัปต์ดังแสดงในรูปที่ 3.6

เราสามารถเลือกให้ซีพียูใน MCS-51 ถูกอินเตอร์รัปต์โดยสัญญาณอินเตอร์รัปต์ที่เกิดขึ้นได้ โดยการกำหนดค่าในรีจิสเตอร์ใช้งานเฉพาะ IE นอกจากนี้ยังสามารถควบคุมลำดับความไม่วุ่นวายได้ ทุกสิ่งทุกอย่างมีให้คิดเปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ สำคัญในการตอบสนองต่อสัญญาณอินเตอร์รัปต์ของ MCS-51 ได้ด้วยรีจิสเตอร์ใช้งานเฉพาะ IP



รูปที่ 3.6 แสดงตำแหน่งหน่วยความจำของโปรแกรมบริการอินเตอร์รัปต์แต่ละชนิดใน MCS-51

IE (interrupt Enable-Register) เข้าถึงข้อมูลได้ในระดับบิต รายละเอียดมีดังแสดงในรูปที่ 3.7

IE7	IE6	IE5	IE4	IE3	IE2	IE1	IE0
EA	-	ET2	ES	ET1	EX1	ET0	EX0

รูปที่ 3.7 รีจิสเตอร์ใช้งานเฉพาะ IE

บิต	ชื่อบิต	ความหมาย
IE7	EA	ใช้ควบคุมการตอบสนองต่อสัญญาณอินเตอร์รัปต์ทั้งหมด 0 : MCS-51 จะไม่ตอบสนองต่อสัญญาณอินเตอร์รัปต์ใด ๆ ทั้งสิ้น 1 : อินเตอร์รัปต์แต่ละชนิดจะถูกควบคุมการตอบสนองอย่างอิสระจากบิตในรีจิสเตอร์นี้
IE6	-	ไม่ถูกกำหนดการใช้งาน
IE5	ET2	ควบคุมการตอบสนองต่อสัญญาณอินเตอร์รัปต์ของ Timmer 2 เมื่อ Overflow
IE4	ES	ควบคุมการตอบสนองต่อสัญญาณอินเตอร์รัปต์ของพอร์ตสื่อสารอนุกรมภายนอก
IE3	ET1	ควบคุมการตอบสนองต่อสัญญาณอินเตอร์รัปต์ของ Timmer 1 เมื่อ Overflow

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ห้ามทำซ้ำโดยไม่ได้รับอนุญาต

บิต	ชื่อบิต	ความหมาย
IE2	EX1	ควบคุมการตอบสนองต่อสัญญาณอินเทอร์รัปต์ภายนอกชนิด 1
IE1	ETO	ควบคุมการตอบสนองต่อสัญญาณอินเทอร์รัปต์ของ Timmer 0 เมื่อ Overflow
IE0	EX0	ควบคุมการตอบสนองต่อสัญญาณอินเทอร์รัปต์ภายนอกชนิด 0

หมายเหตุ ถ้าบิตที่ควบคุมการตอบสนองต่ออินเทอร์รัปต์แต่ละบิตมีค่าเป็น 1 หมายถึงอนุญาตให้ MCS-51 ตอบสนองต่ออินเทอร์รัปต์ได้ หากมีค่าเป็น 0 หมายถึงไม่ให้ MCS-51 ตอบสนองต่อสัญญาณอินเทอร์รัปต์ที่เกิดขึ้น

IP (interruptPriorityRegister) เข้าถึงข้อมูลได้ในระดับบิต รายละเอียดมีดังแสดงในรูปที่ 3.8

IP7	IP6	IP5	IP4	IP3	IP2	IP1	IP0
-	-	PT2	PS	PT1	PX1	PT0	PX0

รูปที่ 3.8 รีจิสเตอร์ใช้งานเฉพาะ IP

บิต	ชื่อบิต	ความหมาย
IP7	-	ไม่ถูกกำหนดการใช้งาน
IP6	-	ไม่ถูกกำหนดการใช้งาน
IP5	PT2	กำหนดลำดับความสำคัญการตอบสนองต่อสัญญาณอินเทอร์รัปต์ Timmer 2
IP4	PS	กำหนดลำดับความสำคัญการตอบสนองต่อสัญญาณอินเทอร์รัปต์ ของพอร์ตสี่-สารอนุกรม
IP3	PT1	กำหนดลำดับความสำคัญการตอบสนองต่อสัญญาณอินเทอร์รัปต์ Timmer 1
IP2	PX1	กำหนดลำดับความสำคัญการตอบสนองต่อสัญญาณอินเทอร์รัปต์ภายนอกชนิด 1
IP1	PT0	กำหนดลำดับความสำคัญการตอบสนองต่อสัญญาณอินเทอร์รัปต์ Timmer 0
IP0	PX0	กำหนดลำดับความสำคัญการตอบสนองต่อสัญญาณอินเทอร์รัปต์ภายนอกชนิด 0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5 วิธีการเข้าถึงข้อมูล

วิธีการเข้าถึงข้อมูลในคำสั่งของ MCS-51 มี 6 วิธีคือ

- การเข้าถึงข้อมูลโดยตรง (direct addressing)
- การเข้าถึงข้อมูลโดยทางอ้อม (indirect addressing)
- การเข้าถึงข้อมูลในรีจิสเตอร์ใช้งานทั่วไป (register instructions)
- การเข้าถึงข้อมูลในรีจิสเตอร์เฉพาะของคำสั่ง (register-specific instructions)
- การเข้าถึงข้อมูลที่กำหนดเองโดยตรง (immediate constants)
- การเข้าถึงข้อมูลที่มีตัวชี้อ้างอิง (indexed addressing)

3.5.1 การเข้าถึงข้อมูลโดยตรง

วิธีนี้จะระบุค่าตำแหน่งหน่วยความจำที่เก็บข้อมูลโดยตรงในคำสั่ง ข้อมูลที่นำมาประมวลผลโดยวิธีนี้จะเป็ค่าของข้อมูลในหน่วยความจำสำหรับเก็บข้อมูล ที่ใช้เก็บข้อมูลทั่วไปเฉพาะในบริเวณ 128 ไบต์ล่างและหน่วยความจำสำหรับเก็บข้อมูลที่ใช้เป็นรีจิสเตอร์ ใช้งานเฉพาะเท่านั้น และเนื่องจากหน่วยความจำสำหรับเก็บข้อมูลที่ใช้เก็บข้อมูลทั่วไปในบริเวณ 128 ไบต์ล่างกับหน่วยความจำสำหรับเก็บข้อมูลที่ใช้เป็นรีจิสเตอร์ใช้งานเฉพาะมีขนาดรวมกันทั้งสิ้น 256 ไบต์ ดังนั้นค่าตำแหน่งหน่วยความจำที่ใช้ต้องเป็นเลขไบนารีขนาด 8 บิต เท่านั้น

3.5.2 การเข้าถึงข้อมูลโดยทางอ้อม

ค่าตำแหน่งหน่วยความจำที่ต้องการติดต่อจะเก็บไว้ในรีจิสเตอร์เฉพาะของคำสั่ง ดังนั้นวิธีนี้จึงถือเป็นวิธีการเข้าถึงข้อมูลโดยทางอ้อม คือแทนที่ผู้เขียนโปรแกรมจะระบุค่าตำแหน่งข้อมูลโดยตรง วิธีนี้จะใช้ค่าที่เก็บไว้ในรีจิสเตอร์ที่ระบุในรหัสคำสั่งชี้ไปยังตำแหน่งของหน่วยความจำแทน หน่วยความจำที่สามารถใช้วิธีการเข้าถึงข้อมูลแบบนี้จะเป็นหน่วยความจำสำหรับเก็บข้อมูลที่ใช้เก็บข้อมูลทั่วไปในบริเวณ 128 ไบต์ล่าง และ 128 ไบต์บน รวมทั้งหน่วยความจำสำหรับเก็บข้อมูลที่อยู่ภายนอกชิป

3.5.3 การเข้าถึงข้อมูลในรีจิสเตอร์ใช้งานทั่วไป

วิธีนี้เป็นการเข้าถึงข้อมูลที่อยู่ในรีจิสเตอร์ R0-R7 ของรีจิสเตอร์ใช้งานทั่วไป แต่ละ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งหากมีเหตุเปลี่ยนแปลงเนื้อหาจะต้องอ้างอิงถึงเจ้าของเอกสารที่กรณขมการนำไปใช้
สำหรับเก็บข้อมูลที่ใช้เก็บข้อมูลทั่วไป ดังนั้นหากผู้เขียนโปรแกรมต้องการอ่านหรือเขียนข้อมูล

ในรีจิสเตอร์ทั้ง 32 ตัว แต่ละตัวมีตำแหน่งในหน่วยความจำที่แน่นอนก็สามารถชี้ตำแหน่งของหน่วยความจำที่ตรงกับรีจิสเตอร์แต่ละตัวด้วยวิธีการเข้าถึงข้อมูลโดยตรงหรือโดยทางอ้อม

3.5.4 การเข้าถึงข้อมูลในรีจิสเตอร์เฉพาะของคำสั่ง

คำสั่งบางคำสั่งของ MCS-51 จะระบุไว้แล้วว่าต้องปฏิบัติการกับข้อมูลในรีจิสเตอร์ตัวใดเช่น รีจิสเตอร์ A รีจิสเตอร์ DPTR รีจิสเตอร์ SP ในรหัสคำสั่งของคำสั่งที่ใช้วิธีการเข้าถึงข้อมูลประเภทนี้ MCS-51 จะทราบเองว่าต้องทำงานกับรีจิสเตอร์ตัวใดโดยไม่จำเป็นต้องระบุตำแหน่งรีจิสเตอร์ที่ใช้โดยคำสั่งเองเลย

3.5.5 การเข้าถึงข้อมูลที่กำหนดเองโดยตรง

เป็นการกำหนดค่าข้อมูลที่จะนำไปประมวลผลโดยตรง ข้อมูลที่นำมาประมวลผลในคำสั่งจะอยู่ตามหลังรหัสคำสั่งโดยการใช้เครื่องหมาย “#” ระบุหน้าข้อมูลที่ต้องการ


3.5.6 การเข้าถึงข้อมูลโดยใช้ตัวชี้อ้างอิง

ข้อมูลที่ใช้วิธีการอ้างอิงแบบนี้ เป็นข้อมูลที่อยู่ในหน่วยความจำสำหรับเก็บโปรแกรมเท่านั้น นั่นแสดงว่าเราสามารถอ่านข้อมูลนี้ออกมาได้แต่ไม่สามารถนำข้อมูลไปเก็บโดยวิธีนี้ได้ จุดประสงค์ของการอ้างข้อมูลแบบนี้มีไว้เพื่อ ใช้ในการเปิดหาค่าข้อมูลในหน่วยความจำสำหรับเก็บโปรแกรม ซึ่งเป็นหน่วยความจำชนิดถาวร (ROM) ข้อมูลในส่วนนี้จะไม่สูญหายไปแม้ไม่มีพลังงาน ในการทำงานของคำสั่งที่ใช้การเข้าถึงข้อมูลวิธีนี้จะใช้ค่าของรีจิสเตอร์ใช้งานเฉพาะ DPTR หรือ PC มารวมกับค่าในรีจิสเตอร์ A เพื่อชี้ไปยังตำแหน่งของหน่วยความจำสำหรับเก็บโปรแกรมที่เก็บข้อมูลไว้ ดังนั้นค่าในรีจิสเตอร์ใช้งานเฉพาะ DPTR หรือ PC จะต้องมีค่าเท่ากับตำแหน่งคั่นของหน่วยความจำสำหรับเก็บโปรแกรมในส่วนที่เก็บข้อมูล โดยใช้ค่าของรีจิสเตอร์ A เป็นตัวระบุว่าข้อมูลอยู่ห่างจากตำแหน่งเริ่มต้นในรีจิสเตอร์ใช้งานเฉพาะ DPTR หรือ PC เท่าใด จุดประสงค์ของวิธีการอ้างข้อมูลแบบนี้คือใช้ในการเปิดหาค่าข้อมูลในตารางซึ่งอยู่ในหน่วยความจำสำหรับเก็บโปรแกรมเรียงต่อกันไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.6 การประยุกต์ใช้ส่วนแสดงผลชนิด LCD module กับ MCS-51

ปัจจุบัน LCD ที่มีขายในท้องตลาดส่วนใหญ่จะประกอบเป็นโมดูล เพื่อให้สะดวกในการใช้งานโดยจะมีส่วนประกอบทั่วไปดังในรูปที่ 3.9



รูปที่ 3.9 แสดงโครงสร้างทั่วไปของ LCD module

LCD module ที่กล่าวต่อไปนี้จะกล่าวถึงเฉพาะ character LCD module ซึ่งจะเรียกย่อๆ ว่า LCM โดยมีส่วนประกอบที่สำคัญดังนี้


1. Dot Matrix LCD : เป็นส่วนที่ทำหน้าที่แสดงผล ใช้หลักการหักเหของแสงผ่านผลึก โดยจะประกอบไปด้วยจุด (pixel) จำนวนมากที่สามารถบังคับให้ติดหรือดับได้ทุกจุด
2. Driver : เป็นวงจรที่ใช้ขับ LCD ส่วนใหญ่จะใช้ชิปเบอร์ HD44110H
3. Controller : เป็นส่วนที่ใช้ควบคุมการทำงานทั้งหมดของ LCD module โดยจะรับข้อมูลจากภายนอกมาจัดการให้ LCD แสดงผลในรูปแบบต่างๆ ส่วนใหญ่จะใช้ชิปเบอร์เบอร์ HD44780 ซึ่งมีใช้งานแบบ character LCD module

การใช้ LCD module ผู้ใช้เพียงแต่ศึกษาและทำความเข้าใจในส่วนคอนโทรลเลอร์ของ LCM เท่านั้น เพราะส่วนนี้เป็นส่วนที่รับข้อมูลที่ต้องการแสดงผลจากวงจรภายนอกและควบคุมการทำงานทั้งหมดของ LCM โดยจะขอกกล่าวถึงเฉพาะชิปที่ใช้เป็นคอนโทรลเลอร์เบอร์ HD44780 เท่านั้น ส่วนชิปคอนโทรลเลอร์เบอร์อื่นส่วนใหญ่มักมีการใช้งานที่คล้ายกับเบอร์นี้

ชิปคอนโทรลเลอร์เบอร์ HD44780 เป็นชิปของบริษัท HITACHI สามารถต่อใช้งานเพื่อควบคุม LCM กับชิปไมโครคอนโทรลเลอร์หรือไมโครโปรเซสเซอร์ได้ทั้งแบบ 4 bit 2

operation หรือแบบ 8 bit 1 operation ดังนั้นชิปเบอร์นี้สามารถอินเตอร์เฟสกับไมโครโปรเซสเซอร์ได้ทั้งแบบ 4 บิตและ 8 บิต เนื่องจากไมโครคอนโทรลเลอร์ตระกูล MCS-51 มีค่าค่าใช้

บัสขนาด 8 บิต ดังนั้นเราจะกล่าวถึงเฉพาะการติดต่อในแบบ 8 bit 1 operation เท่านั้น
ตัวอย่างวงจรการอินเทอร์เฟส MCS-51 กับ LCM ดังแสดงในรูปที่ 3.10



รูปที่ 3.10 ตัวอย่างการอินเทอร์เฟส MCS-51 กับ LCM

จากในรูปจะเห็นว่า LCM ติดต่อกับ MCS-51 โดย

- ใช้ขา P1.0 - P1.7 เป็นคาตาบัส (DB0-DB7) ในการติดต่อ
- ใช้ขา P3.2 เป็น สัญญาณ RS
- ใช้ขา P3.3 เป็น สัญญาณ R/W
- ใช้ขา P3.4 เป็น สัญญาณ EN(E)

การทำความเข้าใจการใช้งาน LCM จำเป็นต้องทราบรายละเอียดดังต่อไปนี้เสียก่อน


1. LCM มีหลายขนาด แต่ทุกขนาด (ที่เป็นเฉพาะ character LCD module) จะมีคำสั่งในการควบคุมเหมือนกัน แตกต่างกันเพียงขนาดของหน่วยความจำในการแสดงผล หรือ DDRAM (Data Display RAM) เท่านั้น

2. แผนผังเวลา (timing diagram) ในการติดต่อ LCM

3. คำสั่งในการควบคุม LCM

เอกสารนี้เป็นเอกสารที่เผยแพร่โดยมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง เมื่อผู้จัดทำให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.11 แสดงแผนผังเวลาในการติดต่อกับ LCM

จากในรูปที่ 3.11 แสดงเฉพาะในช่วงที่สัญญาณ RS เป็น 0 เท่านั้น ส่วนในช่วงที่สัญญาณ RS เป็น 1 จะมีแผนผังเวลาเหมือนกัน รายละเอียดของแต่ละสัญญาณมีดังนี้

1. RS : เนื่องจากในชิปคอนโทรลเลอร์มีรีจิสเตอร์อยู่ 2 ประเภท คือ Command register หรือ instruction register และ data register โดยที่รีจิสเตอร์ทั้งสองจะถูกเลือก โดยสัญญาณ RS ดังนี้

สัญญาณ RS = 0 หมายถึงเลือกใช้ data register

สัญญาณ RS = 1 หมายถึงเลือกใช้ instruction register

2. R/W (Read/Write) : เป็นสัญญาณที่ใช้เลือกว่าจะทำการเขียนหรืออ่านข้อมูลจาก LCM โดย

สัญญาณ R/W = 0 หมายถึงต้องการอ่านข้อมูลจาก LCM

สัญญาณ R/W = 1 หมายถึงต้องการเขียนข้อมูลไปยัง LCM





3. E (Enable) : มีรายละเอียดดังแสดงในตารางที่ 3.2

จากแผนผังเวลาในการตรวจสอบ busy flag และจากตารางจะเห็นว่า ในการเขียนรหัสคำสั่ง (instruction code) ทุกครั้ง

- RS และ RW ต้องมีค่าเป็น 0 และส่งข้อมูลไปในขณะที่สัญญาณ E เปลี่ยนจาก 1 เป็น 0 ในการเขียนข้อมูลทุกครั้ง

- RS = 1 และ RW = 0 และส่งข้อมูลไปขณะที่สัญญาณ E เปลี่ยนจาก 1 เป็น 0 ในการอ่าน busy flag และ address counter ทุกครั้ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RS	R/W	E	OPERATION
0	0		write instruction code
0	1		read busy flag and address counter
1	0		write data
1	1		read data

ตารางที่ 3.2 แสดงการทำงานของสัญญาณ E


- RS = 0 และ RW = 1 และรับข้อมูลเข้ามาในขณะที่สัญญาณ E เป็น 1 ในการอ่านข้อมูลทุกครั้ง

- RS = 1 และ RW = 1 และรับข้อมูลเข้ามาในขณะที่สัญญาณ E เป็น 1

จากแผนผังเวลา (ในรูปที่ 3.11) จะเห็นว่า DB0-DB7 มีสถานะเป็น high impedance เมื่อสัญญาณ E มีสถานะเป็น 0 ดังนั้นในการใช้งานจริงเมื่อเราเลิกติดต่อกับ LCM ควรจัดการส่งสัญญาณ E ให้มีค่าเป็น 0 เพื่อให้ P1.0 - P1.7 ของ MCS-51 มีสถานะเป็น high impedance ด้วย ทั้งนี้เพื่อเราจะได้ใช้งาน P1.0-P1.7 อย่างอื่นได้ด้วย และเนื่องจากเวลาในการทำงานคำสั่งต่างๆ ของ HD44780 ไม่เท่ากัน เราจึงควรที่จะตรวจสอบสัญญาณ busy flag ทุกๆ ครั้งก่อนที่จะทำการเขียนข้อมูลใดๆ ลงไป ทั้งนี้เพื่อป้องกันการเขียนข้อมูลทับนั่นเอง

รายละเอียดของคำสั่ง HD44780

1. CLEAR DISPLAY




คำสั่งนี้จะเป็นการเขียนช่องว่างหรือ SPACE (ASCII 20H) เข้าไปใน DD RAM ทั้งหมด

และทำการ set DD RAM ADDRESSER เป็นศูนย์ ตัว cursor จะกลับไปอยู่ตำแหน่งบนสุดซ้ายมือของจอภาพ SET I/D = 1,S ไม่มีการเปลี่ยน

ไม่ว่ากรณีใดๆ ก็ตาม หากมีเหตุขัดข้องใดๆ โปรดแจ้งเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. RETURN HOME




คำสั่งนี้จะทำการ set DD RAM ADDRESSER เป็นศูนย์ ตัว cursor จะกลับไปอยู่ตำแหน่งบนสุดซ้ายมือของจอภาพข้อมูลในจอภาพไม่เปลี่ยน

3. ENTRY MODE SET



- BIT I/D : โดยจะเป็นตัวกำหนดให้ว่าเมื่อเขียนหรืออ่านข้อมูลแล้วจะทำให้ DD RAM ADDRESS เพิ่มขึ้นหนึ่งหรือลดลงหนึ่งโดย 1 = เพิ่ม, 0 = ลด
- BIT S : เป็นตัวกำหนดการแสดงผลโดยถ้า S = 1 จะเป็นการใส่ข้อมูล แล้วตัว cursor อยู่ที่ข้อมูลจะถูกดันไปทางซ้าย ถ้า S = 0 ข้อมูลจะอยู่ที่ตัว cursor จะถูกดันไปทางขวามือ


4. DISPLAY ON/OFF CONTROL



- BIT D : เป็น BIT ให้เปิดปิดหน้าจอภาพ โดยถ้า D = 1 จะ ON, D = 0 จะ OFF
- BIT C : จะให้แสดง cursor ถ้า C = 1 และไม่ต้องการแสดง cursor ถ้า C = 0 โดยตัว cursor จะอยู่ line ที่ 8 ในแบบ 5x7 DOT และจะอยู่ line ที่ 11 ในแบบ 5x10 DOT
- BIT B : เป็น bit set การกระพริบของ cursor โดย B = 1 กระพริบ B = 0 ไม่มี การกระพริบ มีระยะเวลาการกระพริบประมาณ 379.2 ms

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


5. CURSOR OR DISPLAY SHIFT



เป็นคำสั่งกำหนดให้ตำแหน่ง cursor หรือข้อมูลไปเกิดทางซ้ายหรือขวา โดยไม่ต้องใช้คำสั่งเขียนหรืออ่านโดย

S/C	R/L	
0	0	ทำการย้าย CURSOR ไปจากตำแหน่งเดิมไปซ้ายมือ 1 ตำแหน่ง
0	1	ทำการย้าย CURSOR ไปจากตำแหน่งเดิมไปขวามือ 1 ตำแหน่ง
1	0	เป็นการค้นตัวอักษรที่เกิดไปทางซ้าย
1	1	เป็นการค้นตัวอักษรที่เกิดไปทางขวา


6. FUNCTION SET



- BIT DL : เป็นการ set การติดต่อว่าจะให้เป็นแบบ 8 bit หรือ 4 bit โดยถ้าต้องการติดต่อ 4 bit DL = 0 และ 8 bit DL = 1
- N : เป็นการ set บรรทัดการแสดงผล N = 0 แสดง 1 บรรทัด, N = 1 แสดง 2 บรรทัด ในกรณีมากกว่า 2 บรรทัดก็ให้ set N = 1
- F : เป็นการ set ขนาด DOT การแสดงผล โดย F = 0 เป็นแบบ 5x7 และ F = 1 เป็นแบบ 5x10


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7. SET CG RAM ADDRESS




ใน HD44780 นั้นจะมีหน่วยความจำอยู่ 2 ชุด คือ DISPLAY DATA RAM (DD RAM) จำนวน 80x8 bit และ CHARACTER GENERATOR ROM CG RAM จำนวน 512 bit และ 7200 bit คำสั่งนี้จะเป็นการ set address ใน CG RAM โดยต้องทำการ set address ก่อนเขียนหรืออ่านข้อมูลจาก CG RAM ด้วย

8. SET DD RAM ADDRESS




เป็นคำสั่ง set ค่า address ใน DD RAM ในการเขียนหรืออ่านค่าจาก DD RAM (DD RAM คือ ส่วนที่จะแสดงผลหน้าจอ LCD) โดยจำนวน address ที่จะเกิดขึ้นบนจอ LCD จะอยู่กับการ set ค่า N ด้วย N = 0 (1 บรรทัด) address จะอยู่ที่ 00H - 4FH และถ้า N = 1 (2 บรรทัด) address จะอยู่ที่ 0HH - 27H สำหรับบรรทัดที่ 1 และ 40H - 67H สำหรับบรรทัดที่ 2

9. READ BUSY FLAG AND ADDRESS




เป็นคำสั่งอ่านค่า busy flag ซึ่งจะเป็นตัวบอกว่าตัว HD44780 นี้อยู่ในขบวนการทำงานภายในอยู่หรืออยู่ในสภาพพร้อมรับข้อมูล โดย BF = 1 อยู่ในกระบวนการ ภายในไม่พร้อมจะรับข้อมูลหรือคำสั่ง และถ้า BF = 0 พร้อมจะรับข้อมูลหรือคำสั่งได้ และนอกจากนี้ยังเป็นคำสั่งอ่านข้อมูล address ของ CG RAM หรือ DD RAM ด้วย

10. WRITE DATA TO CG หรือ DD RAM



เป็นคำสั่งเขียนข้อมูลเข้าไปใน CG RAM หรือ DD RAM โดยเมื่อเขียนข้อมูลและ address จะเพิ่มหรือลดโดยอัตโนมัติตามคำสั่งที่ set ใน ENTRY MODE ข้อกำหนดที่จะรู้ว่าเป็นการเขียนข้อมูลของ CG RAM หรือ DD RAM ทำได้โดยการ set address ของ CG RAM หรือ DD RAM ขึ้นมาก่อนจะเขียนข้อมูล

11. READ DATA FROM CG OR DD RAM



เป็นคำสั่งอ่านค่าข้อมูลจาก CG RAM หรือ DD RAM โดยก่อนอ่านค่าควรจะใช้คำสั่ง set address ก่อน เพื่อให้รู้ว่าข้อมูลที่อ่านค่านั้นเป็น DD หรือ CG RAM จากตารางการทำงานจะเห็นว่าการใช้งาน LCD MODULE นั้นง่าย เพียงแต่เราส่งคำสั่งเริ่มแรกและ set ความต้องการขนาดตัวอักษร, cursor หลังจากนั้นเราก็สามารถเขียนตัวอักษรเข้าไปใน DD RAM ตามตารางตัวอักษรที่ให้นั้นก็จะเกิดอักษรในจอภาพ LCD เรายังสามารถกำหนดตำแหน่งตัวอักษรที่จะให้เกิดบนจอได้โดยการ set DD RAM ตามตารางที่ให้น่า

เราสามารถเขียนข้อมูลได้โดยกำหนด address ของ CG RAM ก่อน โดยเขียนได้ 64 ตำแหน่ง bit 5 - bit 0 และเมื่อกำหนด address แล้วก็จะทำการเขียนข้อมูลลงใน CG RAM โดยเป็นลักษณะ bit ต่อ bit บนจอ 1 ตัวอักษรคือ 5x7 DOT นั้นจะใช้ข้อมูล bit 4 ถึง bit 0 ต่อ 1 byte เท่านั้น 1 ตัวอักษรจะใช้ข้อมูล 8 byte และเมื่อเขียนลงใน CG RAM แล้ว เวลาเราจะใช้งานก็ให้เขียนข้อมูลลงใน DD RAM คือข้อมูลตำแหน่งในตารางที่ตำแหน่ง 00H - 07H การใช้งาน LCD module นั้นที่สำคัญคือ ต้องเข้าใจในตัว controller ของ LCD module นั้น


โดย controller ทุกๆ บริษัทจะมีการทำงานที่เหมือนๆ กันเป็นส่วนใหญ่ เอกสารนี้เป็นเอกสารที่ส่งจากรัฐบาลหรือมีการแข่งขันเพื่อการศึกษาเท่านั้น ไม่นับญาติให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

ส่วนประกอบของระบบ

4.1 ภาคตรวจจับสัญญาณเสียง


ภาคตรวจจับสัญญาณเสียงนี้ มีหน้าที่ตรวจจับสัญญาณเสียงต่างๆ ที่รับมาจากสายโทรศัพท์ สัญญาณที่รับเข้ามาจากสายโทรศัพท์จะประกอบไปด้วย สัญญาณเสียงพูด, สัญญาณเสียงเรียก (Ring Back Tone) และสัญญาณเสียงสายไม่ว่าง (Busy Tone) สัญญาณเสียงพูดที่ถูกกำหนดโดย CCITT จะอยู่ระหว่างความถี่ 300 ~ 3,400 Hz และเสียง Ring Back Tone กับ Busy Tone จะมีความถี่ 400 ~ 450 Hz โดยที่ใช้เวลาในการส่งต่างกัน ในประเทศไทยโดยองค์การโทรศัพท์แห่งประเทศไทยเป็นผู้ให้บริการ ได้กำหนดให้สัญญาณ Ring Back Tone มีช่วงดัง 1 วินาที ช่วงหยุด 4 วินาที และสัญญาณ Busy Tone มีช่วงดัง 1 วินาที ช่วงหยุด 1 วินาที ดังรูปที่ 4.1



รูปที่ 4.1 ลักษณะของสัญญาณโทรศัพท์

ในภาคตรวจจับสัญญาณเสียงนี้ใช้ IC เบอร์ XR-2211 เป็นตัวตรวจจับ เราสามารถกำหนดความถี่ในการตรวจจับได้โดยการกำหนดค่า resistor และ capacitor โดยการคำนวณจากสูตรใน DATA SHEET โครงสร้างภายในของ IC เบอร์ XR-2211 ดังแสดงตามรูปที่ 4.2 ไอซีเบอร์นี้ถูกออกแบบมาให้ใช้ทำหน้าที่เป็น FSK (Frequency Shift Keying) demodulator และเอกสารนี้ tone decoder โครงสร้างของไอซีประกอบไปด้วย input preamplifier ทำหน้าที่ขยายสัญญาณไม่ว่ากรความถี่เสียงที่รับเข้ามาให้มีขนาดสัญญาณแรงขึ้น วงจร phase detector ทำหน้าที่เปรียบเทียบ

เฟสของสัญญาณ และวงจร voltage controlled oscillator (VCO) ทำหน้าที่ควบคุมการผลิตความถี่ด้วยแรงเคลื่อน โดยการกำหนดค่าความถี่ที่จะตรวจจับแล้วนำไปคำนวณหาค่า R_0 , R_1 , C_0 , C_1 ไอซีเบอร์ XR2211 จะให้ output เมื่อเฟสล็อกกลุ่มทำการล็อกสัญญาณที่รับเข้ามาเมื่อเปรียบเทียบเฟสกับสัญญาณความถี่ที่ออกแบบไว้ตรงกัน output ที่ได้จากขา 5 จะเป็น logic “0” และ output ที่ได้จากขา 6 จะเป็น logic “1”



รูปที่ 4.2 โครงสร้างภายใน IC XR-2211

4.1.1 การออกแบบวงจรตรวจจับสัญญาณเสียง

การออกแบบวงจรตรวจจับสัญญาณเสียงนั้น ก่อนอื่นเราจะต้องกำหนดความถี่ที่จะตรวจจับเสียก่อน แล้วจึงนำความถี่นั้นไปคำนวณหาค่า R , C จากวงจรตามรูปที่ 4.3 จะต้องคำนวณหาค่า R_1 , R_0 , R_x และ C_1

การคำนวณ

ความถี่เสียงพูดที่ใช้ในโทรศัพท์อยู่ระหว่าง 300~3,400 Hz และความถี่ของสัญญาณ Tone ต่างๆ อยู่ระหว่าง 400~450 Hz ดังนั้นเราจะกำหนดให้ความถี่เสียงพูดมีความถี่ตั้งแต่ 500 ถึง 4,000 Hz เพื่อมิให้ไปรบกวนกับความถี่สัญญาณ Tone โดยกำหนดให้สัญญาณ Tone อยู่ระหว่าง 400~500 Hz


เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คำนวณวงจร detect voice

1. เลือก $C_o = 0.01 \mu F$
2. เลือก $R_x = 5 K\Omega$
3. หา $R_o = \frac{1}{C_o f_o} = \frac{1}{0.01 \times 10^{-6} \times 2000} = 50 K\Omega$
4. หา $C_1 = 0.25 C_o = 0.25 \times 0.01 = 0.0025 \mu F$
5. หา $R_1 = R_o \times \frac{f_o}{\Delta f} = 50 \times 10^3 \times \frac{2000}{1750} = 57 K\Omega$

คำนวณวงจร detect tone

1. เลือก $C_o = 0.047 \mu F$
2. เลือก $R_x = 5 K\Omega$
3. หา $R_o = \frac{1}{C_o f_o} = \frac{1}{0.047 \times 10^{-6} \times 400} = 53 K\Omega$
4. หา $C_1 = 0.25 C_o = 0.25 \times 0.047 = 0.01 \mu F$
5. หา $R_1 = R_o \times \frac{f_o}{\Delta f} = 53 \times 10^3 \times \frac{400}{40} = 530 K\Omega$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
รูปที่ 4.3 วงจรตรวจจับสัญญาณเสียง

4.1.2 การทำงานและการปรับแต่ง

ก่อนที่จะนำวงจรไปใช้งานจะต้องมีการปรับแต่งวงจรเสียก่อน โดยการป้อนความถี่ 400 Hz เข้าไปที่ input ของวงจร detect tone สังเกตว่าก่อนป้อน input LED จะติดและเมื่อป้อน input เข้าไปแล้ว LED จะดับ ถ้า LED ยังติดอยู่ให้ปรับ Rx จนกระทั่ง LED ดับ จากนั้นให้เพิ่มความถี่ input ไปเรื่อยๆ จนถึงค่าประมาณ 480 Hz LED จะติด ถ้า LED ยังดับอยู่ให้ปรับ Rx จน LED ติด output ที่ขา 6 ของ IC XR-2211 จะเป็น logic "0" เมื่อ LED ติด และจะเป็น Logic "1" เมื่อ LED ดับ การปรับแต่งวงจร detect voice ก็ปรับเช่นเดียวกัน โดยการป้อนความถี่เข้าที่ input ของวงจร detect voice 500 Hz ปรับ Rx ให้ LED ดับ ถ้าป้อน input แล้ว LED ดับ ให้เปลี่ยนความถี่ลงให้ต่ำกว่า 500 Hz เช่น ให้ความถี่ input เป็น 490 Hz สังเกตดูว่า LED ติดหรือดับ ถ้า LED ดับอยู่ให้ปรับ Rx จนกระทั่ง LED ติด จากนั้นให้ทดลองเพิ่มความถี่ขึ้นไปเรื่อยๆ จะสังเกตเห็นว่าความถี่ตั้งแต่ 500 Hz จนถึง 4000 Hz LED จะดับ นั่นหมายความว่า output ที่ขา 6 ของ IC จะเป็น Logic "1" เมื่อปรับแต่งวงจรเสร็จแล้วจึงนำวงจรไปใช้งานได้ โดยที่ความถี่ 400 ~ 450 Hz วงจร detect tone จะให้ output เป็น logic "1" และที่ความถี่ 500 ~ 4000 Hz วงจร detect voice จะให้ output เป็น logic "1"

นำสัญญาณ output ที่ขา 6 ไปขับ Transistor เพื่อให้ส่ง Logic "1" เป็นบวก 5 V ไปที่ไมโครคอนโทรลเลอร์ สัญญาณ input ที่รับเข้ามาจากสายโทรศัพท์ จะถูกขยายสัญญาณให้แรงขึ้น โดย IC เบอร์ LM 386 และปรับ Gain ใ้ที่ VR 10 K

4.2 ภาคลงเลขหมายโทรศัพท์

สำหรับภาคลงเลขหมายโทรศัพท์ในโครงงานนี้จะใช้ไอซีเบอร์ MT 8888 เป็นตัวส่ง ซึ่งไอซีเบอร์นี้ถูกออกแบบมาให้ใช้งานด้านการส่งและรับสัญญาณความถี่ DTMF และควบคุมการรับ-ส่งด้วย ไมโครโปรเซสเซอร์ หรือ ไมโครคอนโทรลเลอร์ โดยสัญญาณสำหรับควบคุมการส่งหมายเลขโทรศัพท์จะเป็นสัญญาณแบบไบนารี 4 bit และสัญญาณที่รับเข้ามาจะถูกแปลงจากความถี่ DTMF เป็นสัญญาณไบนารี 4 bit ส่งไปให้ไมโครคอนโทรลเลอร์ทำการแปลรหัส โครงสร้างของไอซีเบอร์ MT 8888 แสดงดังรูปที่ 4.4 และตำแหน่งขาต่างๆ ของไอซีจะแสดงในรูปที่ 4.5


หน้าที่การทำงานของขาต่างๆ มีดังนี้

- ขา 1 (IN +) เป็นขา input non inverting ของ op-amp


- ขา 2 (IN -) เป็นขา input inverting ของ op-amp

- ขา 3 (GS) ทำหน้าที่ปรับ gain ของ input ที่รับเข้ามา

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ในทางเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีอึ้งหมิงปี้ให้คำแปลและต้องอ้างถึงชื่อผู้แต่งเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.4 โครงสร้างภายในของไอซี MT8888



รูปที่ 4.5 ตำแหน่งขาต่างๆ ของไอซี MT 8888

- ขา 4 (Vref) เป็นขา reference voltage ของ op-amp
- ขา 5 (Vss) เป็นขา ground
- ขา 6 (OSC1) และขา 7 (OSC2) เป็นขา oscillator สองขานี้จะถูกต่อกด้วย crystal ความถี่ 3.579 Mhz

- ขา 8 (TONE) เป็นขา output ความถี่ผสม DTMF จะถูกส่งออกทางขานี้

เอกสารนี้เป็นเอกสารที่ ● ขา 9 (WR) การเป็นขา write จะถูกควบคุมโดยไมโครคอนโทรลเลอร์ขนด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น ● ขา 10 (CS) ที่ตัดเป็นขา ship select ถูกควบคุมโดยไมโครคอนโทรลเลอร์นำไปใช้

- ขา 11 (RS0) เป็นขา register select ถูกควบคุมโดยไมโครคอนโทรลเลอร์ รายละเอียดแสดงในตารางที่ 4.1
- ขา 12 (RD) เป็นขา read ถูกควบคุมโดยไมโครคอนโทรลเลอร์
- ขา 13 (IRQ/CP) เป็นขา interrupt request/call progress ถูกควบคุมโดยไมโครคอนโทรลเลอร์
- ขา 14-17 (D0-D3) เป็นขาข้อมูลสัญญาณไบนารี 4 bit สำหรับรับและส่งข้อมูลกับไมโครคอนโทรลเลอร์ รายละเอียดของข้อมูลแสดงในตารางที่ 4.2
- ขา 18 (Est) เป็นขา early steering ใช้สำหรับตรวจสอบความถูกต้องของสัญญาณ DTMF ที่รับเข้ามาและส่งออกไป
- ขา 19 (St/GT) เป็นขา steering input/guard time ใช้ตรวจสอบช่วงเวลาการส่งและรับสัญญาณ DTMF
- ขา 20 (Vdd) เป็นขาไฟเลี้ยง 5 V


RS0	WR	RD	FUNCTION
0	0	1	Write to Transmit Data Register
0	1	0	Read from Receive Data Register
1	0	1	Write to Control Register
1	1	0	Read from Status Register

ตารางที่ 4.1 การทำงานของ Register

ไอซีเบอร์นี้สามารถเป็นได้ทั้งตัวส่งเลขหมายและรับเลขหมายโทรศัพท์ ปรับอัตรา การขยายสัญญาณ input ได้ โดยเปลี่ยนค่าความต้านทาน R1 และ R2 การนำไปใช้งานจะต่อกับไมโครคอนโทรลเลอร์ตระกูล MCS-51 สัญญาณหมายเลขโทรศัพท์ที่ถูกส่งมาจากไมโครคอนโทรลเลอร์เป็นแบบไบนารี 4 bit ส่งเข้าไปยังขา D0-D3 ไอซี MT8888 จะเปลี่ยนสัญญาณไบนารีเป็นสัญญาณ DTMF ส่งเข้าไปในสายโทรศัพท์

F low	F high	DIGIT	D3	D2	D1	D0
697	1209	1	0	0	0	1
697	1336	2	0	0	1	0
697	1477	3	0	0	1	1
770	1209	4	0	1	0	0
770	1336	5	0	1	0	1
770	1477	6	0	1	1	0
852	1209	7	0	1	1	1
852	1336	8	1	0	0	0
852	1477	9	1	0	0	1
941	1336	0	1	0	1	0
941	1209	*	1	0	1	1
941	1477	#	1	1	0	0
697	1633	A	1	1	0	1
770	1633	B	1	1	1	0
852	1633	C	1	1	1	1
941	1633	D	0	0	0	0

ตารางที่ 4.2 รายละเอียดของข้อมูลไบนารี




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต่ออายุจนถึงกับเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
รูปที่ 4.6 การต่อวงจรไอซี MT8888 ใช้งาน

4.3 ภาคส่งข้อความข่าวสาร

ภาคส่งข้อความข่าวสารนี้จะใช้ไอซีบันทึกเสียงตระกูล ISD 14xx เป็นตัวส่ง โดยที่ไอซีตระกูลนี้มีข้อดีคือ สามารถบันทึกเสียงได้ภายในตัวมันเอง ไม่ต้องมีหน่วยความจำมาต่อภายนอก และเมื่อไฟเลี้ยงขาดหายไปก็ยังสามารถเก็บข้อความเอาไว้ได้ ไอซีในตระกูล ISD นี้ อาศัยเทคโนโลยีการบันทึกเสียงทางอะนาล็อกโดยตรงและภายในประกอบไปด้วย ส่วนต่างๆ ที่ทำหน้าที่เก็บข้อมูลไว้ในหรือที่เรียกว่า NV RAM (nonvolatile RAM) ทำให้สามารถบันทึกเสียงได้นานตั้งแต่ 10~20 วินาที ตามเบอร์ของไอซีในตระกูล ISD 12xx และ ISD 14xx ซึ่งการใช้งานและการจัดขาของไอซีตระกูลนี้เหมือนกันหมด ต่างกันตรงที่ความสามารถในการบันทึกเสียงเท่านั้นเอง

รูปร่างของไอซีตระกูล ISD12xx/14xx ได้แสดงไว้ในรูปที่ 4.7 ซึ่งแสดงรูปร่าง และลักษณะการจัดขาของไอซี คุณลักษณะที่แตกต่างไปจากไอซีบันทึกเสียงที่เคยมีมาก็คือระยะเวลาบันทึกเสียงด้วยตัวของไอซีเอง (ไม่มีหน่วยความจำมาต่อเพิ่มภายนอก) สามารถบันทึกได้นานกว่า โดยจะกำหนดมาเป็นเบอร์ซึ่งแต่ละเบอร์ไอซีจะมีระยะเวลาต่างกันในการบันทึก และก็อยู่ในตระกูล ISD เช่นกันลักษณะโดยรวมด้านอื่นๆ นั้นเหมือนกันทุกประการและมีลักษณะการต่อใช้งานเหมือนกัน ทำให้ง่ายต่อการพัฒนาในลักษณะของการเพิ่มระยะเวลาในการบันทึก ก็เพียงแต่เปลี่ยนเบอร์ไอซีในตระกูลนี้เท่านั้นเอง นอกจากนั้นหากต้องการระยะเวลาการบันทึกที่ยาวนานมากขึ้นก็จำเป็นต้องเพิ่มหน่วยความจำภายนอกเพิ่มเติมเข้าไป โดยไม่มีความยุ่งยากแต่ประการใด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามรูปที่ 4.7 มาแสดงการจัดขาใช้งานของ ISD 1420 ทุกครั้งที่มีการนำไปใช้

4.3.1 คุณสมบัติของ ISD 12xx/14xx

- เมื่อใช้ในฟังก์ชันการบันทึกและเล่นกลับด้วยตัวไอซีเองง่ายมาก
- ไม่มีไอซีเบอร์อื่นๆ ประกอบเพิ่มเติมภายนอก
- ต่ออุปกรณ์พาสซีฟภายนอกน้อยมาก
- ให้ระดับสัญญาณในการบันทึกที่มีประสิทธิภาพสูง
- สามารถต่อกับสวิตช์ควบคุมการบันทึก, เล่นกลับ, หยุดชั่วคราว และยังสามารถปรับระดับ

สัญญาณต่างๆ ได้


- ข้อมูลที่ถูกบันทึกไว้ไม่สูญหายถึงแม้ว่าจะไม่มีแรงดันจ่ายให้กับไอซี และไม่ต้องการแบตเตอรี่สำรอง

- เก็บข้อมูลไว้ได้นานถึง 100 ปี แม้ไม่มีแรงดันไฟเลี้ยง
- สามารถบันทึกใหม่ได้ 100,000 ครั้งปกติ
- มีวงจรฐานเวลาภายใน
- ไม่มีการโปรแกรมในตัวไอซีและไม่ต้องพัฒนาระบบเพิ่มเติมเพื่อให้ทำงานได้
- มีระบบสแตนด์บายเพื่อประหยัดพลังงานจากแหล่งจ่ายเมื่อ ไม่มีการบันทึกหรือเล่นกลับ
- ใช้แรงดันไฟเลี้ยงเดี่ยว กินกระแสขณะสแตนด์บายต่ำเพียง 0.5 ไมโครแอมป์

จากคุณสมบัติต่างๆ ของไอซีที่ได้กล่าวมาข้างต้น ก็พอจะทราบได้ว่าเป็นไอซีที่ได้รับการออกแบบขึ้นมาเพื่อให้ง่ายและสำเร็จรูปมากขึ้นเวลานำไปใช้งาน คงจะได้เห็นวงจรการนำไปใช้งาน ไอซีในตระกูล ISD12xx/14xx นี้จะถูกผลิตขึ้นมาเป็นไอซีที่ทำหน้าที่บันทึกและเล่นกลับ จนจบกระบวนการภายในไอซีเพียงตัวเดียว เพื่อประโยชน์และต้องการให้เป็นอุปกรณ์ที่ทำหน้าที่บันทึกข้อมูลเพียงสั้นๆ ข้อมูลหนึ่ง รวมทั้งคุณภาพของสัญญาณที่บันทึกและเล่นกลับก็ถือว่าดีมากไม่แตกต่างจากการบันทึกลงบนตลับเทปพลาสติก โครงสร้างของบล็อกไดอะแกรมการทำงานภายในไอซี แสดงไว้ในรูปที่ 4.8 ซึ่งแสดงถึงบล็อกการทำงานทุกส่วนภายในไอซี ISD12xx/14xx ภายในไอซีจะประกอบไปด้วยส่วนการทำงานที่สำคัญทุกส่วน โดยมีอุปกรณ์พาสซีฟต่อภายนอกเพียงเล็กน้อยเท่านั้น ซึ่งภายในก็มีวงจรกำเนิดความถี่ฐานเวลา ชนิดซิมอส, วงจรขยายสัญญาณไมโครโฟน, วงจรควบคุมอัตราขยายอัตโนมัติ, วงจรกรองความถี่ และวงจรขยายสัญญาณออกสู่ลำโพง แต่สัญญาณที่ขับลำโพงโดยตรงจากไอซีตัวนี้อาจจะไม่ดังมากพอ ก็สามารถต่อวงจรขยายสัญญาณขนาดเล็กภายนอกเพิ่มเติมได้ เพื่อให้สามารถขับลำโพงให้ได้ยินเสียงดังมากขึ้น นอกจากนั้นยังสามารถพัฒนาวงจรหรือแก้ไขวงจรเพิ่มเติมเพื่อต้องการ

ให้วงจรสามารถใช้ลำโพงเป็นไมโครโฟนได้ พร้อมกับการขับสัญญาณเสียงที่บันทึกไว้ออกมาให้ได้ยินอีก ซึ่งทั้งสองหน้าที่จะทำงานไม่พร้อมกัน (ทำงานคนละจังหวะกัน) การควบคุม

การบันทึกและเล่นกลับ สามารถควบคุมได้ด้วยปุ่มเพียงสองปุ่มเท่านั้น สัญญาณที่จะทำการบันทึกจะถูกเก็บหรือบันทึกลงบนหน่วยความจำภายในไอซี ซึ่งเป็นหน่วยความจำที่ไม่ต้องการแรงดันไฟสำรองขณะที่ไม่มีการจ่ายแรงดันให้กับวงจร ซึ่งสามารถเก็บข้อมูลไว้ได้นานเป็น 10 ปีเลยทีเดียว ลักษณะการบันทึกลงบนหน่วยความจำภายในไอซีนี้ จะทำการบันทึกสัญญาณอะนาล็อกโดยตรง (Direct Analog Storage Technology :DAST) ซึ่งสัญญาณอะนาล็อกนี้อาจจะเป็นสัญญาณเสียงพูดหรือสัญญาณย่านความถี่เสียง 20 Hz ถึง 20 KHz การบันทึกนี้สัญญาณจะถูกเก็บไว้ในหน่วยความจำภายในชนิด EEPROM ซึ่งเป็นอีพรอมที่สามารถบันทึกและลบใหม่ได้ในอัตราการบันทึก 100,000 ครั้งตลอดอายุการใช้งานของไอซี นับว่ามากมายเลยทีเดียว (คงไม่มีใครมานั่งบันทึกและลบบ่อยๆ จนถึง 100,000 ในระยะเวลาเพียงเดือนสองเดือนกันหรอก)



รูปที่ 4.8 บล็อกไดอะแกรมภายในตัวไอซี ISD 1420

การทำงานเบื้องต้นของ ISD12xx/14xx จะเป็นชิพ ไอซีเพียงตัวเดียวและมีสัญญาณควบคุมการทำงานในฟังก์ชันต่างๆ เป็นสัญญาณแบบเดี่ยว (single signal) เพื่อควบคุมที่ขา REC และสัญญาณควบคุมการเล่นกลับจะถูกควบคุมด้วยสวิทช์ควบคุมสองสวิทช์ คือควบคุมที่ขา PLAYE และ PLAYL นอกจากนั้นหากต้องการให้สามารถควบคุมการบันทึกได้หลายๆ ลักษณะก็สามารถใช้ขาแอดเดรสไลน์ มาทำการประยุกต์ใช้งานควบคุมได้เช่นกัน และการทำงานของขาใช้งานแต่ละขา ก็จะอธิบายสั้นๆ ถึงหน้าที่และลักษณะการทำงาน

ประสิทธิภาพของเสียงที่บันทึก ประสิทธิภาพของสัญญาณที่ทำการบันทึกและเล่นกลับจะมีคุณภาพดีมากเนื่องจากการบันทึกและเล่นกลับจะใช้เทคโนโลยี DAST ดังได้กล่าวมาแล้ว เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับว่าได้นำไปใช้ประโยชน์ด้านการค้าแล้ว โดยที่สัญญาณที่ทำการบันทึกหรือสัญญาณเสียงพูดที่เข้ามาทางอินพุตจะถูกบันทึกหรือเก็บไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เข้าไปไว้ใน EEPROM ซึ่งเป็นหน่วยความจำภายในโดยตรงด้วยสัญญาณแบบอะนาล็อก และการเล่นกลับออกมา ก็จะเหมือนกับสัญญาณที่ก่อนทำการบันทึกแน่นอน เพราะการเล่นกลับไม่มีผลของคุณสมบัติหัวเทปมาเกี่ยวข้อง เพราะในกรณีนี้ไม่ได้ใช้หัวเทปในการขยายสัญญาณออกมา แต่ใช้กระบวนการทางดิจิทัล

ปิดตัวเองเมื่อไม่มีการบันทึกหรือเล่นกลับ ในขณะที่วงรอบหรือขั้นตอนการทำงาน เล่นกลับหรือบันทึกสิ้นสุดลง ไอซีนี้ก็จะมีการทำงานให้ตัดเข้ามาสู่โหมดของการสแตนด์บาย เพื่อให้ปริมาณการใช้กำลังงานอยู่ในระดับที่ต่ำเพื่อต้องการประหยัดแบตเตอรี่ ซึ่งจะกินกระแสเพียง 0.5 ไมโครแอมป์เท่านั้น ในช่วงที่ทำการเล่นกลับจบลงวงจรภายในก็จะตัดกลับมาสู่สถานะสแตนด์บาย ในโหมดของการบันทึก หลังจากที่ทำการบันทึกเสร็จสิ้นลงก็จะกลับมาสู่โหมดสแตนด์บาย เมื่อขาควบคุม REC มีระดับลอจิกเป็น "1"

ควบคุมการบันทึก (REC) ที่ขาควบคุมการบันทึกทางอินพุตนี้ จะต้องการระดับลอจิก "0" เพื่อทำการบันทึกสัญญาณและจะเริ่มทำการบันทึกเมื่อระดับลอจิกที่ขา REC นี้เป็นลอจิก "0" และสถานะลอจิกที่ขา นี้จะต้องได้รับสัญญาณให้ทำการบันทึกก่อนเสมอ ก่อนที่จะทำการเล่นกลับหรือก่อนที่จะมีสัญญาณมาควบคุมที่ขา PLAYE หรือ ขา PLAYL ถ้าที่ขา REC มีระดับลอจิก "0" เพิ่มขึ้นไปเป็นค่าแรงดันบวก (ขึ้นไปเป็น "1") ก็จะเข้าสู่การทำงานของการเล่นกลับทันที


ควบคุมการเล่นกลับ (PLAYE) เมื่อขาควบคุมการเล่นกลับนี้ได้รับระดับลอจิกเป็น "0" หรือได้รับการกระตุ้นด้วยลอจิก "0" ที่อินพุตนี้ วงจรก็จะเริ่มทำการเล่นกลับเพื่อนำข้อมูลที่ถูกระบุบันทึกอยู่แสดงออกมาทางลำโพง การเล่นกลับในฟังก์ชันนี้ จะเป็นการเล่นกลับอย่างต่อเนื่องจนกว่าจะถึงข้อมูลสุดท้ายที่ทำการบันทึกตามเวลาที่กำหนดไว้ (10-20 วินาที) หรือเล่นกลับจนกว่าข้อมูลที่บันทึกไว้ใน EEPROM ทุกข้อมูลจะถูกเล่นกลับออกมาทั้งหมด ซึ่งเป็นการเล่นกลับอย่างสมบูรณ์ หลังจากนั้นก็จะตัดเข้ามาสู่โหมดสแตนด์บาย ในระหว่างที่กำลังอยู่ในสถานะเล่นกลับนั้นทันทีที่ขา PLAYE มีสถานะเป็น "1" การเล่นกลับก็จะหยุดลงทันที

ควบคุมการเล่นกลับ (PLAYL) เมื่อขาอินพุตนี้มีการเปลี่ยนแปลงระดับลอจิกจาก "1" ไปเป็น "0" จะเป็นการเล่นกลับแบบต่อเนื่องจนกระทั่งที่ขา PLAYL เพิ่มขึ้นเป็น "1" หมายถึง เกิดการตรวจจบการเล่นสิ้นสุดลงแล้ว หรือจบสิ้นข้อมูลที่ถูกระบุไว้ใน EEPROM แล้ว และก็จะกลับมาสู่สถานะสแตนด์บาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.2 การทำงานของวงจร

วงจรของภาคส่งข้อความข่าวสารแสดงดังรูปที่ 4.9 ที่ขา 23 และขา 27 ซึ่งต่ออยู่กับ S1 และ S2 ในวงจรใช้งานจริงจะใช้ขา port ของไมโครคอนโทรลเลอร์มาต่อแทน เพื่อควบคุมการบันทึกและเล่นกลับด้วยไมโครคอนโทรลเลอร์ และใช้วงจรบันทึกเสียงนี้จำนวน 5 วงจร ที่ขา 14 ซึ่งเป็นขา output ของทุกวงจรจะถูกต่อเข้ากับวงจร MIXER และ transformer matching



รูปที่ 4.9 วงจรภาคส่งข้อความข่าวสาร

การทำงานเริ่มต้นโดยเมื่อจ่ายไฟเลี้ยงให้วงจร IC1 ก็พร้อมที่จะรับข้อมูลเพื่อทำการบันทึก โดยเมื่อขา 27 ได้รับลอจิก "0" ทำให้ขาที่ควบคุมการบันทึก (REC) มีสถานะเป็น "0" ในขณะนี้ก็จะเกิดการบันทึกเสียงเข้าไปใน IC1 โดยมีคอนเดนเซอร์ไมโครโฟน (MIC) ทำหน้าที่รับสัญญาณเสียงและ R2, R3 เป็นตัวจัดไบแอสให้กับไมค์ สัญญาณจะถูกคัปปลิ่งผ่าน C3 มาเข้าที่ขา 18 เพื่อทำการขยายสัญญาณให้แรงขึ้น สัญญาณที่ผ่านการขยายโดยวงจรปริแอมป์ จะออกมาทางขา 21 ซึ่งเป็นสัญญาณอะนาล็อกเอาต์พุตและคัปปลิ่งผ่าน R7 และ C7 เข้าขา 20 ซึ่งเป็นวงจรขยายสัญญาณภายในไอซีเช่นกัน สัญญาณที่ถูกขยายจะถูกบันทึกลงในหน่วยความจำภายในไอซี ขา 25 (RECLED) เป็นขาขับหลอดแสดงสถานะขณะทำการบันทึกซึ่งแสดงผลโดย LED ที่ขา 19 มีตัวต้านทาน R8 และ C8 จัดเป็นวงจรรักษาระดับสัญญาณการบันทึกให้คงที่ หรือ AGC (automatic gain control) เพื่อให้สัญญาณของการบันทึกมีความเหมาะสมเมื่อเล่น

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น ไม่สามารถนำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วินาที วงจรบันทึกจะหยุดทำงานทันทีและหากต้องการเล่นกลับก็ต้องควบคุมที่ขา 23 ด้วยระดับลอจิก "0" กระบวนการเล่นกลับก็จะทำงานขึ้นภายในตัวไอซีและให้สัญญาณเอาต์พุต ออกมาทางขา 14 ถึงแม้ว่าเอาต์พุตนี้จะสามารถขับลำโพงเล็กๆ ได้โดยตรง แต่อาจจะมีระดับความดังของเสียงค่อยไป ดังนั้นจึงเพิ่มภาคขยายเสียงเข้าไปอีก โดยสัญญาณจะถูกขับไปถึงผ่าน R6 และ C6 มาเข้าที่โวลุ่ม VR1 สัญญาณจะถูกส่งเข้าสู่ขา 3 ของ IC2 เบอร์ LM386 ซึ่งเป็นไอซีขยายเสียงที่รู้จักกันดี สัญญาณที่ผ่านการขยายแล้วจะออกมาทางขา 5 ของ IC2 ผ่าน C11 ขับออกสู่ matching transformer โดยมี C10 และ R9 ทำหน้าที่ชดเชยวงจรมานความถี่สูงและป้องกันการออสซิลเลตทางเอาต์พุตของวงจขยาย

4.4 โซลิตสเตตรีเลย์


ในปัจจุบันจะเห็นได้ว่าการนำโซลิตสเตตรีเลย์มาใช้แทนรีเลย์ชนิดกลไกมากขึ้น ดังจะเห็นได้ในอุปกรณ์หรือเครื่องมือเครื่องใช้ทางอิเล็กทรอนิกส์ต่างๆ มากมาย ทั้งนี้เนื่องจากโซลิตสเตตรีเลย์มีคุณสมบัติข้อดีในด้านต่างๆ เช่น อายุการใช้งานที่ยาวนานกว่า ไม่มีส่วนเคลื่อนไหวที่ทำให้เกิดเสียงดัง ไม่เกิดประกายไฟในขณะที่ใช้งานตัดต่อวงจร สามารถนำไปใช้งานต่ออินเทอร์เฟซกับคอมพิวเตอร์ได้โดยตรง และที่พิเศษต่างจากรีเลย์แบบกลไกคือ มีวงจรตรวจจับแรงดันศูนย์ (zero crossing) เพื่อช่วยในการกำหนดจุดป้อนกระแสเกตของไครแอค ให้นำกระแสที่แรงดันศูนย์เท่านั้น ทำให้สามารถลดปัญหาสัญญาณรบกวนเข้าไปในสายไฟฟ้าได้ ซึ่งโครงการนี้ได้นำเอาโซลิตสเตตรีเลย์มาใช้ในการเปิดปิดเครื่องใช้ไฟฟ้าภายในบ้าน โดยควบคุมการเปิดปิดทางโทรศัพท์

โซลิตสเตตรีเลย์ คืออุปกรณ์อิเล็กทรอนิกส์อย่างหนึ่งที่ทำหน้าที่เหมือนกับรีเลย์ไฟฟ้ากล โดยปราศจากชิ้นส่วนเชิงกลที่เคลื่อนไหว โดยพื้นฐานแล้วโซลิตสเตตรีเลย์จะมีขั้วอินพุตและเอาต์พุตอย่างละสองขั้ว ขั้วอินพุตเป็นขั้วสำหรับป้อนสัญญาณควบคุมหรือสัญญาณกระตุ้นเพื่อบังคับให้สวิตซ์ทางด้านขั้วเอาต์พุตปิดหรือเปิด ทั้งนี้โดยจะมีการแยกกันทางไฟฟ้าระหว่างขั้วอินพุตกับขั้วเอาต์พุต และมักจะใช้การเชื่อมโยงวงจรด้วยแสง (optocoupling) ซึ่งต่างจากในรีเลย์ไฟฟ้า (electromagnetic coupling) รูปที่ 4.10 เป็นแผนภาพแสดงหลักการทำงานพื้นฐานของโซลิตสเตตรีเลย์ เปรียบเทียบกับรีเลย์ไฟฟ้ากล วงจรทั้งหมดของโซลิตสเตตรีเลย์จะถูกบรรจุไว้ในตัวถังเดียวกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ส่วนประกอบและการทำงาน

เมื่อพูดถึงภาวณำกระแสและภาวณำไม่กระแสของโซลิตสเตรรี่เลย์ เราจะหมายถึง ภาวณำที่ด้านอินพุตถูกกระตุ้น(energized) และไม่ถูกกระตุ้น(deenergized) ตามลำดับนั้นคือ เมื่อเรากล่าวถึงภาวณำกระแสและไม่นำกระแสของรีเลย์ เราจะอ้างอิงถึงแคร์รี่เลย์แบบปกติเปิดเท่านั้น ในรีเลย์แบบปกติปิด (NC) ความหมายจะกลับกัน ในโซลิตสเตรรี่เลย์ที่ใช้การเชื่อมโยงด้วยแสง วงจรทางด้านอินพุตจะเป็น LED ชนิดแกเลียมอาร์เซไนด์(GaAs) และตัวรับแสงอาจเป็น




รูปที่ 4.10 หลักการทำงานของโซลิตสเตรรี่เลย์และรีเลย์ไฟฟ้ากล

โฟโตรีสซิสเตอร์หรือโฟโตเอสซีอาร์ หรือโฟโตไดรแอก หรือโฟตรีซิสเตอร์ เช่น เซลล์แคดเมียมซัลไฟด์ (CdS) อย่างใดอย่างหนึ่ง ในชนิดที่ใช้โฟโตรีสซิสเตอร์นั้น LED ทางด้านอินพุตต้องการกระแสประมาณ 3 มิลลิแอมป์ ส่วนแบบที่ใช้โฟโตเอสซีอาร์นั้นต้องการกระแสประมาณ 8 มิลลิแอมป์ เพื่อกระตุ้นให้รีเลย์อยู่ในภาวณำกระแส รูปที่ 4.11 แสดงตัวรับแสงแบบต่างๆ ที่ใช้แสงเป็นตัวเชื่อมโยงระหว่างอินพุตกับเอาต์พุต




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 4.11 ตัวรับแสงแบบต่างๆ ในโซลิตสเตรรี่เลย์
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเชื่อมโยงนั้นนอกจากจะใช้แสงแล้วยังอาจทำได้อีกวิธีหนึ่งคือใช้การเชื่อมโยงด้วยหม้อแปลง (transformer coupling) ดังแสดงในรูปที่ 4.12 ในโซลิตสเตรรี่เลย์ที่ใช้การเชื่อมโยงด้วยหม้อแปลงนี้ จะมีการนำสัญญาณอินพุตที่เป็นไฟฟ้ากระแสตรงมาแปลงเป็นไฟฟ้ากระแสสลับก่อนหรือจะนำสัญญาณไฟฟ้ากระแสสลับป้อนเข้าโดยตรงก็ได้ สัญญาณไฟฟ้ากระแสสลับนี้จะไม่ใช่สัญญาณจากระบบไฟฟ้ากำลัง (power line) แต่จะใช้สัญญาณที่มีความถี่สูง เพื่อจะทำให้หม้อแปลงมีขนาดเล็กลง อย่างไรก็ตามโซลิตสเตรรี่เลย์ส่วนใหญ่จะนิยมใช้การเชื่อมโยงด้วยแสงมากกว่า โซลิตสเตรรี่เลย์โดยทั่วไปส่วนใหญ่จะต้องการอินพุตที่เป็นไฟฟ้ากระแสตรง ในแบบที่ต้องใช้อินพุตเป็นไฟฟ้ากระแสสลับ จะเพิ่มวงจรเรียงกระแสเต็มคลื่นและวงจรกรองเข้าไปทางด้านอินพุตเพื่อแปลงสัญญาณไฟฟ้ากระแสสลับให้เป็นไฟฟ้ากระแสตรงเสียก่อน ซึ่งถ้าเราต้องการเปลี่ยนจากชนิดอินพุตไฟฟ้ากระแสสลับ โดยการเพิ่มวงจรเรียงกระแสและวงจรกรองเข้าทางด้านอินพุต จะต้องระวังให้สัญญาณไฟฟ้ากระแสตรงจากวงจรเรียงกระแสต้องเรียบพอสมควร โดยแรงดันที่ขั้วโดยขณะหนึ่งจะต้องไม่ต่ำกว่าค่าแรงดันสูงสุดที่นำกระแส (maximum turn-on voltage) ของโซลิตสเตรรี่เลย์ ซึ่งโดยทั่วๆ ไปแล้วค่านี้จะมีค่าเท่ากับ 3 V โดยปกติแล้วโซลิตสเตรรี่เลย์ชนิดอินพุตไฟฟ้ากระแสตรง จะต้องการแรงดันอินพุตระหว่าง 3 ถึง 32 V เพื่อกระตุ้นให้มันทำงาน และชนิดอินพุตไฟฟ้ากระแสสลับจะต้องการแรงดันระหว่าง 90 ถึง 280 Vrms โซลิตสเตรรี่เลย์ชนิดเอาต์พุตไฟฟ้ากระแสตรง มักใช้สวิตช์ทางด้านเอาต์พุตเป็น ทรานซิสเตอร์ชนิดไบโพลาร์หรือมอสเฟต ส่วนในชนิดเอาต์พุตไฟฟ้ากระแสสลับ สวิตช์ทางด้านเอาต์พุตมักจะเป็นเอสซีอาร์ซึ่งต่อแบบขนานกลับขั้วหรือเป็นไตรแอก ในโซลิตสเตรรี่เลย์เอาต์พุตไฟฟ้ากระแสสลับบางชนิด จะมีวงจรบังคับการสวิตช์เข้าสู่ภาวะนำกระแสของรีเลย์ให้เกิดขึ้นที่จุดที่ซึ่งแรงดันกระแสสลับมีค่าใกล้ศูนย์ ซึ่งการทำงานของวงจรในลักษณะนี้เรียกว่า การสวิตช์แบบตัดข้ามศูนย์ (zero voltage swiching หรือ zero crossing)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกข้อความและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
รูปที่ 4.12 การเชื่อมโยงด้วยแสงและหม้อแปลงในโซลิตสเตรรี่เลย์

วงจรใช้งานจริงของโซลิตสเตตรีเลย์แสดงดังรูปที่ 4.13 จากรูปวงจรควบคุมการทำงานมีวงจรด้านแรงดันต่ำใช้ควบคุมการเปิดปิดของโซลิตสเตตรีเลย์ โดยใช้ตัวเชื่อมต่อทางแสง (opto-coupler) แบบ LED กับ ไตรแอก ด้าน LED มีตัวต้านทาน R1 ทำหน้าที่จำกัดกระแสที่ไหลผ่านไม่ให้เกินค่าสูงสุดที่ตัวเชื่อมต่อทางแสงจะทนได้ คือ 50 มิลลิแอมป์ D1 เป็นตัวป้องกันการเสียหายของตัวเชื่อมต่อทางแสงจากการป้อนแรงดันควบคุมกลับขั้ว ในตัวเชื่อมต่อทางแสงตัวนี้มีวงจรตรวจจับแรงดันศูนย์ในตัวเอง เมื่อเราป้อนแรงดันควบคุมเข้าไป R1 จะควบคุมให้กระแสไหลผ่าน LED ภายใน IC1 ให้มีค่าประมาณ 20-40 มิลลิแอมป์ LED ที่อยู่ภายใน IC1 ทำให้โฟโอดีไดรแอกภายในนำกระแส แต่โฟโอดีไดรแอกจะนำกระแสเมื่อแรงดันมีค่าเริ่มจากศูนย์เพิ่มขึ้นทางบวกหรือทางลบ เมื่อโฟโอดีไดรแอกนำกระแสก็จะไปทริกขาเกตของไตรแอก Q1 ทำงานนำกระแสที่จุดนี้ทุกครั้ง ดังนั้นโซลิตสเตตรีเลย์จะตัดและต่อวงจรที่จุดศูนย์ของแรงดันในสายเสมอ R2 และ R3 เป็นตัวแบ่งกระแสที่ไหลผ่านเกตของไตรแอกไม่ให้สูงเกินไป C1 เป็นตัวป้องกันการทำงานผิดพลาดจากสัญญาณรบกวนจากภายนอก R4 และ C2 เป็นตัวป้องกันการช๊อตจากการเพิ่มแรงดันของไหลลอย่างรวดเร็วซึ่งจะทำให้ไตรแอกเสียหายได้ นอกจากนี้ C2 ยังเป็นตัวลดสัญญาณรบกวนและแรงดันกระชากในสายไฟฟ้าด้วย R4 เป็นตัวจำกัดกระแสที่ไหลผ่าน C2 ในการนำเอาวงจรโซลิตสเตตรีเลย์นี้ไปใช้ในโครงการ วงจรทางด้าน input จะถูกควบคุมด้วยไมโครคอนโทรลเลอร์และจะรับคำสั่งการเปิดปิดจากสายโทรศัพท์




รูปที่ 4.13 วงจรใช้งานจริงของโซลิตสเตตรีเลย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.5 ภาควงจรตรวจสอบการยกหูโทรศัพท์

ภาควงจรตรวจสอบการยกหูโทรศัพท์ (hook switch detector) มีหน้าที่ตรวจสอบการวางหูและยกหูโทรศัพท์ โดยก่อนที่จะมีการส่งเลขหมายโทรศัพท์ออกไป ไมโครคอนโทรลเลอร์ จะส่งสัญญาณไปตรวจสอบว่ามีการใช้โทรศัพท์อยู่หรือไม่ วงจรตรวจสอบการยกหูโทรศัพท์ใช้ระดับความแตกต่างของแรงดันในขณะยกหูและวางหู โดยที่ขณะวางหูโทรศัพท์ (on hook) จะมีค่าแรงดันในสายประมาณ -48v และขณะยกหูโทรศัพท์ (off hook) จะมีค่าแรงดันในสายประมาณ $-9\text{v} \sim -12\text{v}$ วงจรตรวจสอบการยกหูโทรศัพท์นี้ใช้ opto device เบอร์ 4N26 เป็นตัวตรวจสอบและมีตัวต้านทาน $820\ \Omega$ เป็นตัวจำกัดกระแส สัญญาณ output ถูกส่งออกจากขา C ของ transistor ในตัว opto device เข้าสู่ไมโครคอนโทรลเลอร์ วงจรแสดงดังรูปที่ 4.14




รูปที่ 4.14 วงจรตรวจสอบการยกหูโทรศัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.6 ภาจจ่ายไฟเลี้ยง

วงจรจ่ายไฟเลี้ยงประกอบด้วย หม้อแปลงสำหรับลดแรงดันไฟสลับจาก 220 V เหลือ 18 V และ 9 V ผ่านไปยังวงจรบริจค์ไฟเออร์ เพื่อเปลี่ยนแรงดันไฟสลับให้เป็นแรงดันไฟตรง จากนั้นจะถูกกรองกระแสโดยคาปาซิเตอร์ค่า 2200 μF และถูกควบคุมแรงดันด้วยไอซีเรกกูเลเตอร์เบอร์ 7805 และ 7812 เพื่อให้ได้แรงดันไฟเลี้ยงวงจร 5 Vdc และ 12 Vdc โดยที่ไอซี 2 ตัวนี้จะให้กระแส output สูงสุด 1 A แรงดันไฟตรงที่ผ่านวงจรเรกกูเลเตอร์แล้ว จะผ่านวงจรกรองกระแสอีกครั้งหนึ่งเพื่อให้กระแสเรียบยิ่งขึ้น ส่วนคาปาซิเตอร์ค่า 0.1 μF มีไว้เพื่อป้องกันสัญญาณรบกวน วงจรจ่ายไฟเลี้ยงแสดงในรูปที่ 4.15



รูปที่ 4.15 วงจรจ่ายไฟเลี้ยง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

การทำงานของระบบ

5.1 การทำงานของระบบแจ้งข้อความทางโทรศัพท์

เมื่อติดตั้งเครื่องเสร็จจะต้องโปรแกรมเลขหมายโทรศัพท์ และบันทึกข้อความข่าวสารที่จะส่งไป ประจำ port ตัวตรวจจับให้เรียบร้อยก่อน เช่น ตัวตรวจจับ port ที่ 1 กำหนดให้เป็นสัญญาณกันขโมยจะบันทึกเลขหมายโทรศัพท์ของสถานีตำรวจและบันทึก message สำหรับ port ที่ 1 ไว้ ตัวตรวจจับ port ที่ 2 กำหนดให้เป็นสัญญาณเตือนแก๊สรั่ว จะบันทึกเลขหมายโทรศัพท์ที่ทำงานและบันทึก message สำหรับ port ที่ 2 ไว้ ส่วน port ที่ 3 และ 4 ก็ทำเช่นเดียวกัน เมื่อบันทึกเลขหมายโทรศัพท์และบันทึก message ที่จะส่งออกไป สำหรับ port ต่างๆเสร็จ เครื่องก็พร้อมที่จะทำงาน โดย ถ้ามีสัญญาณส่งมาจากตัวตรวจจับ port ที่ 1 และ CPU รับสัญญาณได้แล้วก็จะส่งสัญญาณไปที่ภาคส่ง digit ทำการ loop line โทรศัพท์และส่งหมายเลขโทรศัพท์ที่ถูกโปรแกรมไว้สำหรับ port ที่ 1 ออกไป จากนั้นภาคตรวจจับสัญญาณ Voice และภาคตรวจจับสัญญาณ Tone ก็จะทำงาน โดยที่ภาคตรวจจับสัญญาณ Tone จะทำหน้าที่ตรวจจับสัญญาณ ring back tone และ busy tone ซึ่งถ้าสายปลายทางไม่ว่างก็จะได้รับสัญญาณ busy tone ภาคตรวจจับสัญญาณ Tone ก็จะส่ง pulse ที่มีช่วงเวลาเป็น logic "1" 1 วินาที และเป็น logic "0" 1 วินาที ไปให้ CPU (Micro Controller) CPU ก็จะส่งสัญญาณไปให้ภาคส่ง Digit ทำการ open line แล้วทำการ loop line ใหม่ จากนั้นก็จะส่งหมายเลขโทรศัพท์ที่ถูกบันทึกไว้สำหรับ port ที่ 1 ในหน่วยความจำชุดใหม่ออกไป ถ้าสายปลายทางไม่ว่างอีกก็จะส่งหมายเลขโทรศัพท์ชุดต่อไปออกไปอีก จนกระทั่งหมดเลขหมายโทรศัพท์ที่บันทึกไว้ก็จะวนรอบกลับไปเริ่มต้นส่งเลขหมายโทรศัพท์ที่ส่งไปครั้งแรกออกไปใหม่ และเมื่อส่งครบทุกเลขหมายโทรศัพท์ที่บันทึกไว้แล้วสายปลายทางยังไม่ว่างอีก ก็จะหยุดส่งและทำการ open line รอรับสัญญาณจากตัวตรวจจับต่อไปใหม่

เมื่อส่งเลขหมายโทรศัพท์ออกไปแล้วสายปลายทางว่าง ชุดสายโทรศัพท์ก็จะส่งสัญญาณ ring back tone มาให้ ภาคตรวจจับสัญญาณ Tone ก็จะส่ง pulse ที่มีช่วงเวลาเป็น logic "1" 1 วินาที และเป็น logic "0" 4 วินาที ไปให้ CPU CPU จะรับรู้ว่าจะขณะนี้สายกำลังเรียกอยู่

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของ บริษัท โทรคมนาคม จำกัด (มหาชน) ห้ามเผยแพร่โดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ก็จะส่ง pulse ไปให้ CPU CPU รับรู้ว่าการตอบรับแล้วก็จะตรวจสอบว่ามี ring back tone มาอีกหรือไม่ (ในช่วงเวลา 5 วินาที) โดย CPU จะตรวจสอบว่ามีสัญญาณ pulse จากภาคตรวจจับสัญญาณ Tone ส่งมาอีกหรือไม่ ถ้ามีจะถือว่ายังไม่มีมีการตอบรับสายยังเรียกอยู่จะรอรับการตอบรับจากปลายทาง แต่ถ้าไม่มี pulse ring back tone ส่งมาจากภาคตรวจจับสัญญาณ tone แล้ว CPU จะส่งสัญญาณไปให้ภาคส่งข้อความข่าวสาร ส่งข่าวสารสำหรับตัวตรวจจับ port ที่ 1 ออกไปจนหมดแล้วจึง open line รอรับสัญญาณจากตัวตรวจจับต่อไป เมื่อมีสัญญาณจากตัวตรวจจับส่งเข้ามาอีกก็จะทำงานตามขั้นตอนข้างต้นต่อไป การทำงานของ port อื่นๆ ก็เหมือนกันเพียงแต่การส่งหมายเลขโทรศัพท์และข้อความข่าวสารนั้น จะส่งเฉพาะหมายเลขโทรศัพท์และข่าวสารที่ถูกบันทึกไว้ประจำ port นั้นๆออกไป

ในการตรวจสอบการตอบรับจากปลายทางนั้น CPU จะคอยตรวจสอบว่าในช่วงเวลา 5 วินาที มีการส่ง logic "1" มาจากภาคตรวจจับสัญญาณ tone หรือไม่ ถ้ามีสัญญาณตอบรับส่งมาจากภาคตรวจจับสัญญาณเสียงแล้ว และยังมี logic "1" ส่งมาจากภาคตรวจจับสัญญาณ tone อีกจะถือว่ายังไม่มีมีการตอบรับจากปลายทาง แต่ถ้าได้รับ logic "1" จากภาคตรวจจับสัญญาณ tone แล้ว ภายใน 5 วินาทีถ้าไม่มี logic "1" ส่งมาอีกและไม่มีสัญญาณส่งมาจากภาคตรวจจับสัญญาณเสียง จะถือว่าสายขาด CPU จะทำการ open line แล้ว loop line ใหม่ เพื่อส่งเลขหมายโทรศัพท์ชุดต่อไป แต่ถ้าได้รับ pulse ring back tone จากภาคตรวจจับสัญญาณ tone แล้ว และได้รับสัญญาณตอบรับจากภาคตรวจจับสัญญาณเสียง ในช่วงเวลาตรวจสอบสัญญาณ ring back tone (5 วินาที) จะยังไม่ส่งข่าวสารประจำ port ออกไป จนกว่าจะเลยเวลาตรวจสอบสัญญาณ ring back tone เมื่อเลยเวลาตรวจสอบสัญญาณ ring back tone แล้ว ไม่มีสัญญาณส่งมาจากภาคตรวจจับสัญญาณ tone อีกจึงจะส่งข้อความประจำ port ตัวตรวจจับออกไป

การตรวจสอบ SENSOR และส่ง MESSAGE

CPU ตรวจสอบ sensor โดยการตรวจสอบที่ขา PC.4 - PC.7 ของ 8255 โดย PC.4 จะเป็น input ของ sensor 1 PC.5 เป็น input ของ sensor 2 PC.6 เป็น input ของ sensor 3 และ PC.7 จะเป็น input ของ sensor 4 เมื่อตรวจพบว่า sensor ตัวใดทำงาน (ขา PC เป็น Logic 0) CPU ก็จะค้นหาเบอร์โทรศัพท์ที่ใช้สำหรับ sensor ตัวที่ตรวจจับได้จาก memory ตามที่ได้โปรแกรมไว้ก่อนในขั้นตอนโปรแกรมหมายเลขโทรศัพท์ เมื่อได้เลขหมายโทรศัพท์แล้วก็จะทำการส่งหมายเลขโทรศัพท์นั้นออกไป หลังจากส่งเลขหมายโทรศัพท์แล้วจะคอยตรวจสอบสัญญาณ ringback tone / busy tone ที่ขา PC.1 การตรวจสอบว่าเป็น busy tone หรือ ringback tone นั้น จะอาศัยการตรวจจับความกว้างของ pulse ที่เป็น logic "1" และ logic "0"

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเท่านั้น ห้ามเผยแพร่โดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วินาที และถ้าเป็น busy tone pulse high ประมาณ 1 วินาที และ pulse low ประมาณ 1 วินาที CPU จะอาศัยความแตกต่างนี้เป็นตัวแยกแยะว่าสัญญาณใด เป็นสัญญาณ ringback tone หรือสัญญาณ busy tone เมื่อสัญญาณที่ CPU ตรวจสอบได้เป็น ringback tone จะไปคอยตรวจสอบสัญญาณ voice detect ถ้า voice detect เป็น logic “0” แสดงว่าปลายทางรับสาย CPU จะ control ภาค voice message โดยจะเลือก message ให้ตรงกับ sensor ตัวที่ตรวจสอบจับได้ และจะตรวจสอบดูด้วยว่า message นี้ต้องการให้ monitor ออกทางลำโพงด้วยหรือไม่ ถ้ามีก็จะต่อลำโพงให้ด้วยแล้วก็จะส่ง voice message ออกไป หลังจากนั้นก็จะเลือกหมายเลขโทรศัพท์ที่เหลืออยู่ส่งออกไปจนหมด

ในกรณีที่ตรวจจับสัญญาณ busy tone ได้ CPU จะสั่ง open line และจะทำการตรวจสอบว่ายังมีหมายเลขโทรศัพท์ที่ยังไม่ได้ส่งอีกหรือไม่ ถ้ามีก็จะ loop line โทรศัพท์ใหม่อีกครั้ง และจะส่งหมายเลขโทรศัพท์ที่เหลือต่อไปจนหมด ในกรณีที่สายปลายทางไม่ว่างจะส่งให้ไม่เกิน 2 รอบ แล้วก็จะหยุดส่ง เมื่อส่ง message หมดแล้ว CPU จะกลับมาตรวจ sensor ตัวนั้นอีกครั้ง ถ้ายังเป็น logic “0” อยู่จะถือว่าได้รับรู้แล้วจนกว่า I/P นั้นจะเปลี่ยนจาก logic “1” เป็น logic “0” อีกครั้งหนึ่งจึงจะถือว่าเป็นการตรวจจับได้ใหม่

5.2 การใช้งานระบบแจ้งข้อความทางโทรศัพท์

ระบบแจ้งข้อความทางโทรศัพท์จะมี KEYBOARD และจอ LCD สำหรับกำหนดโปรแกรมการทำงานของเครื่อง โดยเครื่องจะมียางานอยู่ 2 mode ได้แก่ 1. mode เตือนภัย 2. mode สั่งงานผ่านหน้าเครื่อง

1. การใช้งานใน mode เตือนภัย

ใน mode นี้จะมีตัวตรวจจับ (sensor) 4 ชุด ใน 1 ชุด สามารถบันทึกเลขหมายโทรศัพท์ได้ 3 เลขหมาย และเลขหมาย paging ได้ 1 เลขหมาย บันทึกเสียงพูดได้ 1 ช่อง สำหรับข่าวสารเตือนภัย ก่อนการใช้งานจะต้องมีการโปรแกรมเลขหมายโทรศัพท์และบันทึกเสียงพูดไว้ก่อน การโปรแกรมมีขั้นตอนดังนี้

เมนูหลัก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ของนักศึกษาเฉพาะที่ไปอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- | | |
|------------|------------|
| 1. PROGRAM | 2. MONITOR |
| 3. TEST | |

1.1 การโปรแกรมเลขหมายโทรศัพท์

จาก menu หลักเลือกรายการโปรแกรม เมื่อเลือกรายการแล้วจะมี menu ใหม่ขึ้นมาเลือก 2. TEL เป็นรายการสำหรับโปรแกรมเลขหมายโทรศัพท์ จากนั้นจะปรากฏ menu ใหม่ขึ้นมา เป็น sensor 1-4 ให้เลือก หมายความว่าเลขหมายโทรศัพท์ที่จะโปรแกรมลงไปนั้นจะถูกเรียกใช้งานโดย sensor ที่เลือกนี้ เมื่อเลือก sensor แล้วจะปรากฏรายการ memory 1-3 ให้เลือกและตัวตรวจจับ 1 ชุดจะบันทึกเลขหมายโทรศัพท์ได้ 3 เลขหมาย การบันทึกจะเลือก memory ไหนก่อนก็ได้ เมื่อเลือกรายการ memory แล้วจะแสดงเลขหมายโทรศัพท์ที่มีอยู่เดิมออกมา ให้ใส่หมายเลขโทรศัพท์ที่ต้องการบันทึกทับลงไปได้สูงสุด 9 ตัว เมื่อใส่เลขหมายโทรศัพท์เสร็จแล้วให้กด enter ถ้าต้องการดูเลขหมายที่บันทึกไว้ ให้ดูได้จากรายการ monitor ถ้าใส่เลขหมายผิดสามารถแก้ไขใหม่โดยกดปุ่ม control จะเริ่มต้นการบันทึกใหม่

1.2 การโปรแกรมเสียงพูด

เสียงพูดเป็นข่าวสารที่จะบอกให้ผู้รับโทรศัพท์ทราบว่าได้เกิดเหตุอะไรขึ้น เสียงพูดนี้จะมีความสัมพันธ์กับตัว sensor คือ voice ch.1 จะถูกส่งออกไปเมื่อ sensor 1 ตรวจจับได้ และ sensor อื่นๆก็เหมือนกัน ดังนั้นก่อนการบันทึกเสียงพูดผู้ใช้จะต้องทราบก่อนว่า sensor นั้นใช้ตรวจจับอะไร จะได้บันทึกข่าวสารที่สัมพันธ์กับตัวตรวจจับได้ถูกต้อง เช่น sensor 1 ใช้ตรวจจับแก๊ส ก็จะบันทึกข่าวสารการแจ้งแก๊สรั่วใน voice ch.1 เป็นต้น

ในช่องบันทึกเสียง 1 ช่องจะบันทึกข้อความได้นาน 20 วินาที การโปรแกรมเริ่มจาก menu หลัก เลือกรายการ program จะมี menu ใหม่ขึ้นมาให้เลือกรายการ voice และเลือก channel ที่จะบันทึกเสียงพูดลงไป เมื่อพร้อมแล้วกดปุ่ม enter และเริ่มบันทึกเสียงได้ เมื่อต้องการฟังเสียงที่บันทึกแล้วให้เลือกรายการ monitor

1.3 การโปรแกรมหมายเลข paging

ระบบสามารถส่งข่าวสารออกทาง paging โดยข่าวสารที่ส่งออกไปจะส่งเป็นรหัสตัวเลข ก่อนการใช้งานจะต้องบันทึกหมายเลข paging ไว้ก่อน เริ่มจาก menu หลัก เลือกรายการ program เครื่องจะแสดง menu ถัดไป เลือกรายการ paging เครื่องจะแสดงหมายเลขที่มีอยู่เดิม ให้ใส่หมายเลข paging ที่ต้องการทับลงไปเสร็จแล้วกด enter เครื่องจะแสดงรหัสข่าวสารเดิมออกมา ให้บันทึกรหัสข่าวสารที่ต้องการลงไปแล้วกด enter ในขณะบันทึกถ้าต้องการแก้ไขใหม่ให้กดปุ่ม control จะเริ่มขั้นตอนการโปรแกรมใหม่


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. การใช้งานใน mode สั่งงานผ่านหน้าเครื่อง

การควบคุมอุปกรณ์ไฟฟ้าผ่านทาง keyboard สามารถควบคุมการเปิดเปิดอุปกรณ์ไฟฟ้าได้ 5 ช่อง โดยที่ output จะจ่ายไฟ 220 V จำนวน 3 ช่อง และ output เป็นสวิตช์ 2 ช่อง การใช้งานเพียงกดปุ่ม control แล้วตามด้วยหมายเลขของอุปกรณ์ไฟฟ้า



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.1 บล็อกไดอะแกรมระบบแจ้งข้อความทางโทรศัพท์

บทที่ 6

สรุปการวิจัยและข้อเสนอแนะ

การจัดทำโครงการนี้เพื่อการพัฒนาโครงการเดิม ให้มีขีดความสามารถเพิ่มมากขึ้น โดยที่โครงการเดิมชื่อ โทรศัพท์เตือนภัย (Emergency Telephone) ถูกจัดทำขึ้นเมื่อปี 2536 มีความสามารถส่งข้อความข่าวสารได้ข้อความเดียว หน่วยความจำบันทึกเลขหมายโทรศัพท์ได้เพียงเลขหมายเดียว คณะผู้จัดทำได้นำมาพัฒนาให้มีการบันทึกข้อความข่าวสารมากขึ้น มีหน่วยความจำสำหรับเก็บเลขหมายโทรศัพท์เพิ่มมากขึ้น และยังสามารถสั่งปิดเปิดเครื่องใช้ไฟฟ้าภายในบ้านได้อีกด้วย

การดำเนินงานจัดทำโครงการนี้ ได้เริ่มจัดทำมาตั้งแต่ภาคเรียนที่ 2 ของปีการศึกษา 2537 โดยเริ่มต้นจากการศึกษาโครงการโดยละเอียด กำหนดขอบเขตการทำงาน ศึกษาส่วนประกอบต่างๆที่จะนำมาประกอบกันให้ใช้งานได้อย่างสมบูรณ์ที่สุด ได้พบปัญหาที่สำคัญคือทำอย่างไรถึงจะให้ผู้รับสามารถรับข่าวสารที่ถูกส่งออกไปทางโทรศัพท์ได้ เนื่องจากเมื่อมีการเรียกโทรศัพท์ออกไปและผู้ถูกเรียกรับสายแล้วไม่มีสัญญาณจากชุมสายโทรศัพท์ที่ส่งมาบอกให้ต้นทางรู้ว่าปลายทางรับสายแล้ว ซึ่งถ้าเป็นชุมสายรุ่นเก่า (cross bar) จะมีสัญญาณกลับขั้วสายโทรศัพท์เมื่อปลายทางรับสายแล้ว คณะผู้จัดทำได้คิดค้นวิธีที่จะรับรู้การตอบรับสายของเครื่องปลายทาง โดยการตรวจจับสัญญาณต่างๆที่ส่งมาจากชุมสายโทรศัพท์ เช่น สัญญาณเรียก (ring back tone) สัญญาณสายไม่ว่าง (busy tone) และสัญญาณเสียงพูดจากผู้รับปลายทาง (voice) อาศัยช่วงเวลาและความถี่ที่ต่างกันในการแยกว่าเป็นสัญญาณชนิดใด ส่วนประกอบของระบบจึงถูกออกแบบให้มีภาคตรวจจับสัญญาณเสียงที่ส่งมาจากชุมสายโทรศัพท์และสัญญาณเสียงพูดของผู้รับปลายทาง และทำการเปลี่ยนสัญญาณเสียงเหล่านี้ให้เป็นสัญญาณดิจิทัลส่งไปยังตัวควบคุมการทำงาน (micro controller)

ปัญหาประการที่สองที่พบในการทำโครงการนี้คือ ภาคส่งข่าวสารเป็นเสียงพูดซึ่งเดิมใช้ไอซีเบอร์ T6668 ใช้หน่วยความจำ RAM เป็นตัวเก็บข้อความข่าวสาร เมื่อเกิดกรณีไฟฟ้าดับไม่มีไฟเลี้ยงวงจรจะทำให้ข้อความข่าวสารที่ถูกบันทึกไว้สูญหายหมด ต้องทำการบันทึกใหม่จึงจะใช้งานได้ คณะผู้จัดทำจึงทำการปรับปรุงวงจรโดยเปลี่ยนไอซีบันทึกเสียงใหม่ ใช้ไอซีบันทึกเสียงเบอร์ ISD1420 แทน ไอซีเบอร์นี้มีข้อดีคือเมื่อไม่มีไฟเลี้ยงวงจรข่าวสารที่ถูกบันทึกไว้จะไม่สูญหายและสามารถบันทึกเสียงได้นาน 20 วินาที

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของคณะผู้จัดทำ ไม่อนุญาติให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อจัดหาอุปกรณ์ได้ครบจึงเริ่มดำเนินการจัดทำแผ่นปรี้นท์และประกอบวงจรพร้อมทั้งเขียนซอฟต์แวร์เสร็จสมบูรณ์และทดลองใช้งาน ปรากฏว่าใช้งานได้ตามวัตถุประสงค์ คณะผู้จัดทำหวังว่าโครงการนี้จะเป็นประโยชน์สำหรับผู้สนใจบ้างไม่มากก็น้อย หรืออาจนำไปพัฒนาให้มีความสามารถมากขึ้น ลดต้นทุนการผลิต จะเป็นหนทางหนึ่งในการช่วยพัฒนาเทคโนโลยีการผลิตในประเทศต่อไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

1. ประเมษฐ์ ประณยานันท์ และ ปิยพงศ์ เผ่าวนิช. คู่มือและการประยุกต์ใช้งานไมโครคอนโทรลเลอร์ MCS-51. กรุงเทพมหานคร : ซีเอ็ดยูเคชั่น, 2536
2. พิพัฒน์ เลาสงคราม. ภาษาแอสเซมบลีสำหรับไมโครคอนโทรลเลอร์ MCS-51. กรุงเทพมหานคร : ภาควิชาเทคโนโลยีทางอุตสาหกรรม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 2537
3. รัชชัย อินทุโส และ ไตรภพ อินทุโส. ไมโครคอนโทรลเลอร์ 8051. กรุงเทพมหานคร : พีลิกส์เซ็นเตอร์, 2537
4. สุนทร วิฑูสรพจน์. การใช้งานไมโครคอนโทรลเลอร์ตระกูล 8051. กรุงเทพมหานคร : ซีเอ็ดยูเคชั่น, 2536
5. สุทธินันท์ พรศิริกุล. “ลึกอีกนิดกับโทรศัพท์” เซมิคอนดักเตอร์อิเล็กทรอนิกส์. ฉบับที่ 121 (ตุลาคม 2535) 108-116 , ฉบับที่ 122 (พฤศจิกายน 2535) 52-60
6. เสกสิทธิ์ คำชมภู. “เครื่องบันทึกเสียงไร้เส้นเทป” เซมิคอนดักเตอร์อิเล็กทรอนิกส์. ฉบับที่ 146 (กุมภาพันธ์ - มีนาคม 2538) 58-61
7. เสกสิทธิ์ คำชมภู. “อุปกรณ์นำใช้/ไอซีน่าสน” เซมิคอนดักเตอร์อิเล็กทรอนิกส์. ฉบับที่ 145 (ธันวาคม 2537 - มกราคม 2538) 100-104
8. ปราโมทย์ จุฑาพร. “เข้าใจและใช้งานโซลิตสเตรียเลย” เซมิคอนดักเตอร์อิเล็กทรอนิกส์. ฉบับที่ 101 (มิถุนายน 2534) 107-114
9. พลศักดิ์ จาตุรงค์วสิน. “โซลิตสเตรียสร้างได้ง่าย” เซมิคอนดักเตอร์อิเล็กทรอนิกส์. ฉบับที่ 86 (มิถุนายน 2531) 172-175

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

10. จำลอง จิตต์ธรรม และ สาธิต บุญแก้ว. “โทรศัพท์เคลื่อนที่.” ปรินิพนธ์ ภาควิชา
เทคนิคอุตสาหกรรม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้า
คุณทหารลาดกระบัง, 2536
11. DIGITAL/ANALOG COMMUNICATIONS HANDBOOK. CANADA. : MITEL
CORPORATION. 1993




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ภาคผนวก


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DATA SHEET

80C51-L / 80C31-L

CMOS SINGLE-CHIP 8 BIT 3V-MICROCONTROLLER

- 80C51-L - CMOS SINGLE-CHIP 8-BIT MICROCONTROLLER with factory mask-programmable ROM
- 80C31-L - CMOS SINGLE-CHIP 8-BIT CONTROL-ORIENTED CPU with RAM and I/O
- 80C51-L/C31-L: 0 TO 6 MHz, VCC = 2.7V TO 6V

FEATURES

- POWER CONTROL MODES
- 128 x 8 BIT RAM
- 32 PROGRAMMABLE I/O LINES
- TWO 16-BIT TIMER/COUNTERS
- 64K PROGRAM MEMORY SPACE
- FULLY STATIC DESIGN
- HIGH PERFORMANCE SAJI VI CMOS PROCESS
- BOOLEAN PROCESSOR
- 5 INTERRUPT SOURCES
- PROGRAMMABLE SERIAL PORT
- 64K DATA MEMORY SPACE
- TEMPERATURE RANGE: 0 TO 70°C

DESCRIPTION




Figure 1. Block Diagram

MHS's 80C51 and 80C31 are high performance CMOS versions of the 8051/8031 NMOS single chip 8 bit μ C and is manufactured using a self-aligned silicon gate CMOS process (SAJI VI).

The fully static design of the MHS 80C51/80C31 allows to reduce system power consumption by bringing the clock frequency down to any value, even DC, without loss of data.


The 80C51 retains all the features of the 8051: 4K bytes of ROM; 128 bytes of RAM; 32 I/O lines; two 16 bit timers; a 5-source 2-level interrupt structure; a full duplex serial port; and on-chip oscillator and clock circuits.

In addition, the 80C51 has two software-selectable modes of reduced activity for further reduction in power consumption. In the Idle Mode the CPU is frozen while the RAM, the timers, the serial port, and the interrupt system continue to function. In the Power Down Mode the RAM is saved and all other functions are inoperative.

The 80C31 is identical to the 80C51 except that it has no on-chip ROM.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Figure 2. Configurations



Diagrams are for pin reference only. Package sizes are not to scale.

IDLE AND POWER DOWN OPERATION

Figure 3 shows the internal Idle and Power Down clock configuration. As illustrated, Power Down operation stops the oscillator. Idle mode operation allows the interrupt, serial port, and timer blocks to continue to function while the clock to the CPU is gated off. These special modes are activated by software via the Special Function Register. Its hardware address is 87H. PCON is not bit addressable.




Figure 3. Idle and Power Down Hardware

PCON: Power Control Register (MSB)

(LSB)

SMOD	-	-	-	GF1	GF0	PD	IDL
------	---	---	---	-----	-----	----	-----

Symbol Position Name and Function

SMOD	PCON.7	Double Baud rate bit. When set to a 1, the baud rate is doubled when the serial port is being used in either modes 1, 2 or 3.
-	PCON.6	(Reserved)
-	PCON.5	(Reserved)
-	PCON.4	(Reserved)
GF1	PCON.3	General-purpose flag bit.
GF0	PCON.2	General-purpose flag bit.
PD	PCON.1	Power Down bit. Setting this bit activates power down operation.
IDL	PCON.0	Idle mode bit. Setting this bit activates idle mode operation.

If 1's are written to PD and IDL at the same time, PD takes precedence. The reset value of PCON is (0XXX0000).

Table 1. MCS[®]-51 Instruction Set Description

ARITHMETIC OPERATIONS				
Mnemonic		Description	Byte	Cyc
ADD	A,Rn	Add register to Accumulator	1	1
ADD	A,direct	Add direct byte to Accumulator	2	1
ADD	A,@Ri	Add indirect RAM to Accumulator	1	1
ADD	A,#data	Add immediate data to Accumulator	2	1
ADDC	A,Rn	Add register to Accumulator with Carry	1	1
ADDC	A,direct	Add direct byte to A with Carry flag	2	1
ADDC	A,@Ri	Add indirect RAM to A with Carry flag	1	1
ADDC	A,#data	Add immediate data to A with Carry flag	2	1
SUBB	A,Rn	Subtract register from A with Borrow	1	1
SUBB	A,direct	Subtract direct byte from A with Borrow	2	1
SUBB	A,@Ri	Subtract indirect RAM from A with Borrow	1	1
SUBB	A,#data	Subtract immed. data from A with Borrow	2	1
INC	A	Increment Accumulator	1	1
INC	Rn	Increment register	1	1
INC	direct	Increment direct byte	2	1
INC	@Ri	Increment indirect RAM	1	1
INC	DPTR	Increment Data Pointer	1	2
DEC	A	Decrement Accumulator	1	1
DEC	Rn	Decrement register	1	1
DEC	direct	Decrement direct byte	2	1
DEC	@Ri	Decrement indirect RAM	1	1
MUL	AB	Multiply A & B	1	4
DIV	AB	Divide A by B	1	4
DA	A	Decimal Adjust Accumulator	1	1
LOGICAL OPERATIONS				
Mnemonic		Destination	Byte	Cyc
ANL	A,Rn	AND register to Accumulator	1	1
ANL	A,direct	AND direct byte to Accumulator	2	1
ANL	A,@Ri	AND indirect RAM to Accumulator	1	1
ANL	A,#data	AND immediate data to Accumulator	2	1
ANL	direct,A	AND Accumulator to direct byte	2	1
ANL	direct,#data	AND immediate data to direct byte	3	2
ORL	A,Rn	OR register to Accumulator	1	1
ORL	A,direct	OR direct byte to Accumulator	2	1
ORL	A,@Ri	OR indirect RAM to Accumulator	1	1
ORL	A,#data	OR immediate data to Accumulator	2	1
ORL	direct,A	OR Accumulator to direct byte	2	1
ORL	direct,#data	OR immediate data to direct byte	3	2
XRL	A,Rn	Exclusive-OR register to Accumulator	1	1
XRL	A,direct	Exclusive-OR direct byte to Accumulator	2	1
XRL	A,@Ri	Exclusive-OR indirect RAM to A	1	1
XRL	A,#data	Exclusive-OR immediate data to A	2	1
XRL	direct,A	Exclusive-OR Accumulator to direct byte	2	1
XRL	direct,#data	Exclusive-OR immediate data to direct	3	2
CLR	A	Clear Accumulator	1	1
CPL	A	Complement Accumulator	1	1
RL	A	Rotate Accumulator Left	1	1
RLC	A	Rotate A Left through the Carry flag	1	1
RR	A	Rotate Accumulator Right	1	1
RRC	A	Rotate A Right through Carry flag	1	1
SWAP	A	Swap nibbles within the Accumulator	1	1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Table 1. MCS^c-51 Instruction Set Description

ARITHMETIC OPERATIONS				
Mnemonic		Description	Byte	Cyc
ADD	A,Rn	Add register to Accumulator	1	1
ADD	A,direct	Add direct byte to Accumulator	2	1
ADD	A,@Ri	Add indirect RAM to Accumulator	1	1
ADD	A,#data	Add immediate data to Accumulator	2	1
ADDC	A,Rn	Add register to Accumulator with Carry	1	1
ADDC	A,direct	Add direct byte to A with Carry flag	2	1
ADDC	A,@Ri	Add indirect RAM to A with Carry flag	1	1
ADDC	A,#data	Add immediate data to A with Carry flag	2	1
SUBB	A,Rn	Subtract register from A with Borrow	1	1
SUBB	A,direct	Subtract direct byte from A with Borrow	2	1
SUBB	A,@Ri	Subtract indirect RAM from A with Borrow	1	1
SUBB	A,#data	Subtract immed. data from A with Borrow	2	1
INC	A	Increment Accumulator	1	1
INC	Rn	Increment register	1	1
INC	direct	Increment direct byte	2	1
INC	@Ri	Increment indirect RAM	1	1
INC	DPTR	Increment Data Pointer	1	2
DEC	A	Decrement Accumulator	1	1
DEC	Rn	Decrement register	1	1
DEC	direct	Decrement direct byte	2	1
DEC	@Ri	Decrement indirect RAM	1	1
MUL	AB	Multiply A & B	1	4
DIV	AB	Divide A by B	1	4
DA	A	Decimal Adjust Accumulator	1	1
LOGICAL OPERATIONS				
Mnemonic		Destination	Byte	Cyc
ANL	A,Rn	AND register to Accumulator	1	1
ANL	A,direct	AND direct byte to Accumulator	2	1
ANL	A,@Ri	AND indirect RAM to Accumulator	1	1
ANL	A,#data	AND immediate data to Accumulator	2	1
ANL	direct,A	AND Accumulator to direct byte	2	1
ANL	direct,#data	AND immediate data to direct byte	3	2
ORL	A,Rn	OR register to Accumulator	1	1
ORL	A,direct	OR direct byte to Accumulator	2	1
ORL	A,@Ri	OR indirect RAM to Accumulator	1	1
ORL	A,#data	OR immediate data to Accumulator	2	1
ORL	direct,A	OR Accumulator to direct byte	2	1
ORL	direct,#data	OR immediate data to direct byte	3	2
XRL	A,Rn	Exclusive-OR register to Accumulator	1	1
XRL	A,direct	Exclusive-OR direct byte to Accumulator	2	1
XRL	A,@Ri	Exclusive-OR indirect RAM to A	1	1
XRL	A,#data	Exclusive-OR immediate data to A	2	1
XRL	direct,A	Exclusive-OR Accumulator to direct byte	2	1
XRL	direct,#data	Exclusive-OR immediate data to direct	3	2
CLR	A	Clear Accumulator	1	1
CPL	A	Complement Accumulator	1	1
RL	A	Rotate Accumulator Left	1	1
RLC	A	Rotate A Left through the Carry flag	1	1
RR	A	Rotate Accumulator Right	1	1
RRC	A	Rotate A Right through Carry flag	1	1
SWAP	A	Swap nibbles within the Accumulator	1	1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Table 1. (Cont.)

PROGRAM AND MACHINE CONTROL (cont.)				
Mnemonic		Description	Byte	Cyc
JB	bit,rel	Jump if direct Bit set	3	2
JNB	bit,rel	Jump if direct Bit Not set	3	2
JBC	bit,rel	Jump if direct Bit is set & Clear bit	3	2
CJNE	A,direct,rel	Compare direct to A & Jump if Not Equal	3	2
CJNE	A,#data,rel	Comp. immed. to A & Jump if Not Equal	3	2
CJNE	Rn,#data,rel	Comp. immed. to reg & Jump if Not Equal	3	2
CJNE	@Ri,#data,rel	Comp. immed. to ind. & Jump if Not Equal	3	2
DJNZ	Rn,rel	Decrement register & Jump if Not Zero	2	2
DJNZ	direct,rel	Decrement direct & Jump if Not Zero	3	2
NOP		No operation	1	1

Notes on data addressing modes:

- Rn - Working register R0-R7
 direct - 128 internal RAM locations, any I/O port, control or status register
 @Ri - Indirect internal RAM location addressed by register R0 or R1
 #data - 8-bit constant included in instruction
 #data 16 - 16-bit constant included as bytes 2 & 3 of instruction
 bit - 128 software flags, any I/O pin, control or status bit

Notes on program addressing modes:

- addr 16 - Destination address for LCALL & LJMP may be anywhere within the 64-k program memory address space
 Addr 11 - Destination address for ACALL & AJMP will be within the same 2-k page of program memory as the first byte of the following instruction
 rel - SJMP and all conditional jumps include an 8-bit offset byte. Range is +127-128 bytes relative to first byte of the following instruction.

All mnemonics copyrighted Intel Corporation 1979

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Table 1. (Cont.)

PROGRAM AND MACHINE CONTROL (cont.)				
Mnemonic		Description	Byte	Cyc
JB	bit,rel	Jump if direct Bit set	3	2
JNB	bit,rel	Jump if direct Bit Not set	3	2
JBC	bit,rel	Jump if direct Bit is set & Clear bit	3	2
CJNE	A,direct,rel	Compare direct to A&Jump if Not Equal	3	2
CJNE	A,#data,rel	Comp. immed. to A&Jump if Not Equal	3	2
CJNE	Rn,#data,rel	Comp. immed. to reg & Jump if Not Equal	3	2
CJNE	@Ri,#data,rel	Comp. immed. to ind.&Jump if Not Equal	3	2
DJNZ	Rn,rel	Decrement register & Jump if Not Zero	2	2
DJNZ	direct,rel	Decrement direct & Jump if Not Zero	3	2
NOP		No operation	1	1

Notes on data addressing modes:


- Rn - Working register R0-R7
 direct - 128 internal RAM locations, any I/O port, control or status register
 @Ri - Indirect internal RAM location addressed by register R0 or R1
 #data - 8-bit constant included in instruction
 #data 16 - 16-bit constant included as bytes 2 & 3 of instruction
 bit - 128 software flags, any I/O pin, control or status bit

Notes on program addressing modes:


- addr 16 - Destination address for LCALL & LJMP may be anywhere within the 64-k program memory address space
 Addr 11 - Destination address for ACALL & AJMP will be within the same 2-k page of program memory as the first byte of the following instruction
 rel - SJMP and all conditional jumps include an 8-bit offset byte. Range is +127-128 bytes relative to first byte of the following instruction.

All mnemonics copyrighted © Intel Corporation 1979

Block diagram of HD44780 Interior



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางคำสั่ง HD44780

Instruction	Code										Description	Execution time (when fosc is 250 kHz) Note 1	Execution time (when fosc is 160 kHz) Note 2
	R5	R/W	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0			
Clear display	0	0	0	0	0	0	0	0	0	1	Clears all display and returns the cursor to the home position (Address 0).	82 μ s ~ 1.64 ms	120 μ s ~ 4.9 ms
Return home	0	0	0	0	0	0	0	0	1	*	Returns the cursor to the home position (Address 0). Also returns the display being shifted to the original position. DD RAM contents remain unchanged.	40 μ s ~ 1.6 ms	120 μ s ~ 4.8 ms
Entry mode set	0	0	0	0	0	0	0	1	I/D	S	Sets the cursor move direction and specifies or not to shift the display. These operations are performed during data write and read.	40 μ s	120 μ s
Display ON/OFF control	0	0	0	0	0	0	1	D	C	B	Sets ON/OFF of all display (D), cursor ON/OFF (C), and blink of cursor position character (B).	40 μ s	120 μ s
Cursor and display shift	0	0	0	0	0	1	S/C	R/L	*	*	Moves the cursor and shifts the display without changing DD RAM contents.	40 μ s	120 μ s
Function set	0	0	0	0	1	DL	N	F	*	*	Sets interface data length (DL) number of display lines (L) and character font (F).	40 μ s	120 μ s
Set CG RAM address.	0	0	0	1	AC						Sets the CG RAM address. CG RAM data is sent and received after this setting.	40 μ s	120 μ s
Set DD RAM address	0	0	1	ADD						Sets the DD RAM address. DD RAM data is sent and received after this setting.	40 μ s	120 μ s	
Read busy flag & address	0	1	BF	AC						Reads Busy flag (BF) indicating internal operation is being performed and reads address counter contents.	1 μ s	1 μ s	
Write data to CG or DD RAM	1	0	Write Data								Writes data into DD RAM or CG RAM.	40 μ s	120 μ s
Read data to CG or DD RAM	1	1	Read Data								Reads data from DD RAM or CG RAM.	40 μ s	120 μ s
	I/D = 1: Increment (+1) I/D = 0: Decrement (-1) S = 1: Accompanies display shift. S/C = 1: Display shift S/C = 0: Cursor move R/L = 1: Shift to the right. R/L = 0: Shift to the left. DL = 1: 8 bits DL = 0: 4 bits N = 1: 2 lines N = 0: 1 line F = 1: 5 x 10 dots F = 0: 5 x 7 dots BF = 1: Internally operating BF = 0: Can accept instruction										DD RAM: Display data RAM CG RAM: Character generator RAM AC: CG RAM address ADD: DD RAM address Corresponds to cursor address. AC: Address counter used for both of DD and CG RAM address.	Execution time changes when frequency changes. (Example) When fosc is 270 kHz: $40 \mu\text{s} \times \frac{250}{270} = 37 \mu\text{s}$	

*No effect

Notes 1. Applied to models driven by 1/8 duty or 1/11 duty.
 2. Applied to models driven by 1/16 duty.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MAXIMUM RATINGS

Electric maximum ratings

Item	Symbol	Min.	Max.	Unit	Remarks
Power supply for logic	V _{oo} - V _{ss}	Refer to individual specification		V	
Power supply for LCD drive	V _{oo} - V _o			V	
Input voltage	V _i			V	
Static electricity		—	100	V	See note

Note Electro-static discharge resistance is tested by charging a condenser with a capacity of 200pF and discharging it by contact with an interface connector pin.

Environmental conditions

Item	Operating		Non-operating		Remarks
	Min.	Max.	Min.	Max.	
Ambient temperature	Refer to individual specifications				No dew XYZ 3 directions
Humidity	Note				
Vibration	—	4.9 m/s ² (0.5G)	—	19.6 m/s ² (2G)	
Shock	—	29.4 m/s ² (3G)	—	490 m/s ² (50G)	
Corrosion gas	No corrosion gas				

Note Humidity conditions are as follows.

Number of dots	Under 128 × 240		128 × 240 or over	
	Ambient temperature (T _a)			
T _a ≤ 40°C	95% RH max.		85% RH max.	
T _a > 40°C (Below maximum temperature)	Below maximum absolute humidity of 40°C 95% RH		Below maximum absolute humidity of 40°C 85% RH	

RELIABILITY CONDITIONS

LCD MODULE (Consumer Type)		
Item	Conditions	Evaluation
High Temperature Operation	Operating 96 ~ 100 Hrs at 50 ± 2°C surrounding temp.	No change is visible in appearance nor function.
Low Temperature Operation	Operating 96 ~ 100 Hrs at 0 ± 2°C surrounding temp.	
High Temperature Storage	Storage 96 ~ 100 Hrs at 60 ± 2°C surrounding temp. then storage 4 Hrs at normal condition (Power Off)	
Low Temperature Storage	Storage 96 ~ 100 Hrs at -20 ± 2°C surrounding temp. then storage 4 Hrs at normal condition (Power Off) No dew to be found.	
Damp Proof	Storage 96 ~ 100 Hrs at 40 ± 2°C and 90 ~ 95% RH surrounding condition, then storage 4 Hrs at normal condition (Power Off) No dew to be found.	

Note The above condition is only representative, and may differ in case of customized specifications.

OPTICAL DATA

T_a = 25°C

Item	Symbol	Condition	Min.	Typ.	Max.	Unit	Notes to see
Viewing angle	φ2 - φ1	K = 1.4	—	20	—	deg.	—
Contrast ratio	K	φ = 25° θ = 0°	—	2	—	—	—
Response time (rise)	t _r	φ = 25° θ = 0°	—	250 150	400 250	ms	— —
Response time (fall)	t _f	φ = 25° θ = 0°	—	250 150	400 250	ms	— —

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ALPHANUMERIC DOT MATRIX MODULES

DISPLAY CHARACTER POSITION AND DD RAM ADDRESS (CONTINUE)

2x16 DMM, 1/16 MUX

		N=1 : 2-LINE DISPLAY F=8 : 5X7 DOTS																
		1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 — DISPLAY POSITION																
FIRST LINE		00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F	— DD RAM ADDRESS
SECOND LINE		40	41	42	43	44	45	46	47	48	49	4A	4B	4C	4D	4E	4F	

WHEN THE DISPLAY SHIFT OPERATION IS PERFORMED, THE DD RAM ADDRESS MOVED AS FOLLOW :

AFTER THE LEFT SHIFT INSTRUCTION

		1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 — DISPLAY POSITION																
		01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F	10	— DD RAM ADDRESS
		41	42	43	44	45	46	47	48	49	4A	4B	4C	4D	4E	4F	50	

AFTER THE RIGHT SHIFT INSTRUCTION

		1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 — DISPLAY POSITION																
		27	00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	— DD RAM ADDRESS
		67	40	41	42	43	44	45	46	47	48	49	4A	4B	4C	4D	4E	

2x20 DMM, 1/16 MUX

		N=1 : 2-LINE DISPLAY F=8 : 5X7 DOTS																				
		1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 — DISPLAY POSITION																				
FIRST LINE		00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F	10	11	12	13	— DD RAM ADDRESS
SECOND LINE		40	41	42	43	44	45	46	47	48	49	4A	4B	4C	4D	4E	4F	50	51	52	53	

2x24 DMM, 1/16 MUX

		N=1 : 2-LINE DISPLAY F=8 : 5X7 DOTS																								
		1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 — DISPLAY POSITION																								
FIRST LINE		00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F	10	11	12	13	14	15	16	17	— DISPLAY POSITION — DD RAM ADDRESS
SECOND LINE		40	41	42	43	44	45	46	47	48	49	4A	4B	4C	4D	4E	4F	50	51	52	53	54	55	56	57	

2x40 DMM, 1/16 MUX

		N=1 : 2-LINE DISPLAY F=8 : 5X7 DOTS																																							
		1 2 3 4 5 6 7 8 9 10 11 12 13													33 34 35 36 37 38 39 40																										
FIRST LINE		00	01	02	03	04	05	06	07	08	09	0A	0B	0C	20	21	22	23	24	25	26	27	— DISPLAY POSITION — DD RAM ADDRESS																		
SECOND LINE		40	41	42	43	44	45	46	47	48	49	4A	4B	4C	00	61	62	63	64	65	66	67																			

4x16 DMM, 1/16 MUX

		N=1 : 2-LINE DISPLAY F=8 : 5X7 DOTS																
		1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 — DISPLAY POSITION																
FIRST LINE		00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F	— DD RAM ADDRESS
SECOND LINE		40	41	42	43	44	45	46	47	48	49	4A	4B	4C	4D	4E	4F	
THIRD LINE		10	11	12	13	14	15	16	17	18	19	1A	1B	1C	1D	1E	1F	
FOURTH LINE		50	51	52	53	54	55	56	57	58	59	5A	5B	5C	5D	5E	5F	

4x20 DMM, 1/16 MUX


		N=1 : 2-LINE DISPLAY F=8 : 5X7 DOTS																				
		1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 — DISPLAY POSITION																				
FIRST LINE		00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F	10	11	12	13	— DD RAM ADDRESS
SECOND LINE		40	41	42	43	44	45	46	47	48	49	4A	4B	4C	4D	4E	4F	50	51	52	53	
THIRD LINE		14	15	16	17	18	19	1A	1B	1C	1D	1E	1F	20	21	22	23	24	25	26	27	
FOURTH LINE		54	55	56	57	58	59	5A	5B	5C	5D	5E	5F	60	61	62	63	64	65	66	67	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

■ Character Codes and Character Pattern

Higher 4 bit Lower 4 bit	0000	0010	0011	0100	0101	0110	0111	1010	1011	1100	1101	1110	1111
× × × × 0000	CG RAM (1)		๐	๑	๒	๓	๔	๕	๖	๗	๘	๙	๐
× × × × 0001	(2)	!	๒	๓	๔	๕	๖	๗	๘	๙	๐	๑	๒
× × × × 0010	(3)	"	๓	๔	๕	๖	๗	๘	๙	๐	๑	๒	๓
× × × × 0011	(4)	#	๔	๕	๖	๗	๘	๙	๐	๑	๒	๓	๔
× × × × 0100	(5)	\$	๕	๖	๗	๘	๙	๐	๑	๒	๓	๔	๕
× × × × 0101	(6)	%	๖	๗	๘	๙	๐	๑	๒	๓	๔	๕	๖
× × × × 0110	(7)	&	๗	๘	๙	๐	๑	๒	๓	๔	๕	๖	๗
× × × × 0111	(8)	'	๘	๙	๐	๑	๒	๓	๔	๕	๖	๗	๘
× × × × 1000	(1)	()	*	๑	๒	๓	๔	๕	๖	๗	๘	๙
× × × × 1001	(2)	,	๑	๒	๓	๔	๕	๖	๗	๘	๙	๐	๑
× × × × 1010	(3)	-	๒	๓	๔	๕	๖	๗	๘	๙	๐	๑	๒
× × × × 1011	(4)	.	๓	๔	๕	๖	๗	๘	๙	๐	๑	๒	๓
× × × × 1100	(5)	/	๔	๕	๖	๗	๘	๙	๐	๑	๒	๓	๔
× × × × 1101	(6)	_	๕	๖	๗	๘	๙	๐	๑	๒	๓	๔	๕
× × × × 1110	(7)	`	๖	๗	๘	๙	๐	๑	๒	๓	๔	๕	๖
× × × × 1111	(8)	~	๗	๘	๙	๐	๑	๒	๓	๔	๕	๖	๗

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MT8888C/MT8888C-1 Integrated DTMF Transceiver with Intel Micro Interface

9161-002-166-NA

ISSUE 1

July 1993

Features

- Central office quality DTMF transmitter/receiver
- Low power consumption
- High speed Intel micro interface
- Adjustable guard time
- Automatic tone burst mode
- Call progress tone detection to -30dBm

Applications

- Credit card systems
- Paging systems
- Repeater systems/mobile radio
- Interconnect dialers
- Personal computers

Description

The MT8888C is a monolithic DTMF transceiver with call progress filter. It is fabricated in CMOS technology offering low power consumption and high reliability.

Ordering Information

MT8888CE/CE-1	20 Pin Plastic DIP
MT8888CC/CC-1	20 Pin Ceramic DIP
MT8888CS/CS-1	20 Pin SOIC
-40°C to +85°C	

The receiver section is based upon the industry standard MT8870 DTMF receiver while the transmitter utilizes a switched capacitor D/A converter for low distortion, high accuracy DTMF signalling. Internal counters provide a burst mode such that tone bursts can be transmitted with precise timing. A call progress filter can be selected allowing a microprocessor to analyze call progress tones.

The MT8888C utilizes an Intel micro interface, which allows the device to be connected to a number of popular microcontrollers with minimal external logic. The MT8888C-1 is functionally identical to the MT8888C except the receiver is enhanced to accept lower level signals, and also has a specified low signal rejection level.




Figure 1- Functional Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MT8888C/MT8888C-1




Figure 2 - Pin Connections

Pin Description

Pin #	Name	Description
1	IN +	Non-inverting op-amp input.
2	IN -	Inverting op-amp input.
3	GS	Gain Select. Gives access to output of front end differential amplifier connection of feedback resistor.
4	V _{Ref}	Reference Voltage output (V _{DD} /2).
5	V _{SS}	Ground (0V).
6	OSC1	Oscillator input. This pin can also be driven directly by an external clock.
7	OSC2	Oscillator output. A 3.579545 MHz crystal connected between OSC1 and OSC2 completes the internal oscillator circuit. Leave open circuit when OSC1 is driven externally.
8	TONE	Output from internal DTMF transmitter.
9	WR	Write microprocessor input. TTL compatible.
10	CS	Chip Select input. Active Low. This signal must be qualified externally by address latch enable (ALE) signal, see Figure 12.
11	RS0	Register Select input. Refer to Table 3 for bit interpretation. TTL compatible.
12	RD	Read microprocessor input. TTL compatible.
13	IRQ/CP	Interrupt Request/Call Progress (open drain) output. In interrupt mode, the output goes low when a valid DTMF tone burst has been transmitted or received. In call progress mode, this pin will output a rectangular signal representative of the input signal applied at the input op-amp. The input signal must be within the bandwidth limits of the call progress filter, see Figure 8.
14-17	D0-D3	Microprocessor Data Bus. High impedance when CS = 1 or RD = 1. TTL compatible.
18	EST	Early Steering output. Presents a logic high once the digital algorithm has detected a valid tone pair (signal condition). Any momentary loss of signal condition will cause EST to return to a logic low.
19	St/GT	Steering Input/Guard Time output (bidirectional). A voltage greater than V _{St} detected at St causes the device to register the detected tone pair and update the output latch. A voltage less than V _{St} frees the device to accept a new tone pair. The GT output acts to reset the external steering time-constant; its state is a function of EST and the voltage on St.
20	V _{DD}	Positive power supply (5V typ.).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Functional Description

The MT8888C/MT8888C-1 Integrated DTMF Transceiver consists of a high performance DTMF receiver with an internal gain setting amplifier and a DTMF generator which employs a burst counter to synthesize precise tone bursts and pauses. A call progress mode can be selected so that frequencies within the specified passband can be detected. The Intel micro interface allows microcontrollers, such as the 8080, 80C31/51 and 8085, to access the MT8888C/MT8888C-1 internal registers.

Input Configuration

The input arrangement of the MT8888C/MT8888C-1 provides a differential-input operational amplifier as well as a bias source (V_{Ref}), which is used to bias the inputs at $V_{DD}/2$. Provision is made for connection of a feedback resistor to the op-amp output (GS) for gain adjustment. In a single-ended configuration, the input pins are connected as shown in Figure 3.

Figure 4 shows the necessary connections for a differential input configuration.

Receiver Section

Separation of the low and high group tones is achieved by applying the DTMF signal to the inputs of two sixth-order switched capacitor bandpass filters, the bandwidths of which correspond to the low and high group frequencies (see Table 1). These filters incorporate notches at 350 Hz and 440 Hz for exceptional dial tone rejection. Each filter output is followed by a single order switched capacitor filter section, which smooths the signals prior to limiting. Limiting is performed by high-gain comparators which are provided with hysteresis to prevent detection of unwanted low-level signals. The outputs of the comparators provide full rail logic swings at the frequencies of the incoming DTMF signals.




Figure 3 - Single-Ended Input Configuration




Figure 4 - Differential Input Configuration

F_{LOW}	F_{HIGH}	DIGIT	D_3	D_2	D_1	D_0
697	1209	1	0	0	0	1
697	1336	2	0	0	1	0
697	1477	3	0	0	1	1
770	1209	4	0	1	0	0
770	1336	5	0	1	0	1
770	1477	6	0	1	1	0
852	1209	7	0	1	1	1
852	1336	8	1	0	0	0
852	1477	9	1	0	0	1
941	1336	0	1	0	1	0
941	1209	*	1	0	1	1
941	1477	#	1	1	0	0
697	1633	A	1	1	0	1
770	1633	B	1	1	1	0
852	1633	C	1	1	1	1
941	1633	D	0	0	0	0

0 = LOGIC LOW, 1 = LOGIC HIGH

Table 1 - Functional Encode/Decode Table

MT8888C/MT8888C-1

Following the filter section is a decoder employing digital counting techniques to determine the frequencies of the incoming tones and to verify that they correspond to standard DTMF frequencies. A complex averaging algorithm protects against tone simulation by extraneous signals such as voice while providing tolerance to small frequency deviations and variations. This averaging algorithm has been developed to ensure an optimum combination of immunity to talk-off and tolerance to the presence of interfering frequencies (third tones) and noise. When the detector recognizes the presence of two valid tones (this is referred to as the "signal condition" in some industry specifications) the "Early Steering" (Est) output will go to an active state. Any subsequent loss of signal condition will cause Est to assume an inactive state.

Steering Circuit

Before registration of a decoded tone pair, the receiver checks for a valid signal duration (referred to as character recognition condition). This check is performed by an external RC time constant driven by Est. A logic high on Est causes v_c (see Figure 5) to rise as the capacitor discharges. Provided that the signal condition is maintained (Est remains high) for the validation period (t_{GTP}), v_c reaches the threshold (V_{TST}) of the steering logic to register the tone pair, latching its corresponding 4-bit code (see Table 1) into the Receive Data Register. At this point the GT output is activated and drives v_c to V_{DD} . GT continues to drive high as long as Est remains high. Finally, after a short delay to allow the output latch to settle, the delayed steering output flag goes high, signalling that a received tone pair has been registered. The status of the delayed steering flag can be monitored by checking the appropriate bit in the status register. If Interrupt mode has been selected, the \overline{IRQ}/CP pin will pull low when the delayed steering flag is active.

The contents of the output latch are updated on an active delayed steering transition. This data is presented to the four bit bidirectional data bus when the Receive Data Register is read. The steering circuit works in reverse to validate the interdigit pause between signals. Thus, as well as rejecting signals too short to be considered valid, the receiver will tolerate signal interruptions (drop out) too short to be considered a valid pause. This facility, together with the capability of selecting the steering time constants externally, allows the designer to tailor performance to meet a wide variety of system requirements.




Figure 5 - Basic Steering Circuit

Guard Time Adjustment

The simple steering circuit shown in Figure 5 is adequate for most applications. Component values are chosen according to the following inequalities (see Figure 7):

$$t_{REC} \geq t_{DPmax} + t_{GTPmax} - t_{DAmin}$$

$$t_{REC} \leq t_{DPmin} + t_{GTPmin} - t_{DAmax}$$

$$t_D \geq t_{DAmax} + t_{GTmax} - t_{DPmin}$$

$$t_{DO} \leq t_{DAmin} + t_{GTmin} - t_{DPmax}$$

The value of t_{DP} is a device parameter (see AC Electrical Characteristics) and t_{REC} is the minimum signal duration to be recognized by the receiver. A value for $C1$ of 0.1 μF is recommended for most




Figure 6 - Guard Time Adjustment

applications, leaving R1 to be selected by the designer. Different steering arrangements may be used to select independent tone present (t_{GTP}) and tone absent (t_{GTA}) guard times. This may be necessary to meet system specifications which place both accept and reject limits on tone duration and interdigital pause. Guard time adjustment also allows the designer to tailor system parameters such as talk off and noise immunity.

Increasing t_{REC} improves talk-off performance since it reduces the probability that tones simulated by speech will maintain a valid signal condition long enough to be registered. Alternatively, a relatively short t_{REC} with a long t_{DO} would be appropriate for extremely noisy environments where fast acquisition time and immunity to tone drop-outs are required. Design information for guard time adjustment is shown in Figure 6. The receiver timing is shown in Figure 7 with a description of the events in Figure 9.

Call Progress Filter

A call progress mode, using the MT8888C/MT8888C-1, can be selected allowing the detection of various tones, which identify the progress of a telephone call on the network. The call progress tone input and DTMF input are common, however, call progress tones can only be detected when CP mode has been selected. DTMF signals cannot be

detected if CP mode has been selected (see Table 7). Figure 8 indicates the useful detect bandwidth of the call progress filter. Frequencies presented to the input, which are within the 'accept' bandwidth limits of the filter, are hard-limited by a high gain comparator with the \overline{IRQ}/CP pin serving as the output. The squarewave output obtained from the schmitt trigger can be analysed by a microprocessor or counter arrangement to determine the nature of the call progress tone being detected. Frequencies which are in the 'reject' area will not be detected and consequently the \overline{IRQ}/CP pin will remain low.




Figure 8 - Call Progress Response




Figure 7 - Receiver Timing Diagram

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับองค์กรใช้งานเพื่อการศึกษานี้ไป กรุณาอย่าเผยแพร่ให้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MT8888C/MT8888C-1

EXPLANATION OF EVENTS	
A)	TONE BURSTS DETECTED, TONE DURATION INVALID, RX DATA REGISTER NOT UPDATED.
B)	TONE #n DETECTED, TONE DURATION VALID, TONE DECODED AND LATCHED IN RX DATA REGISTER.
C)	END OF TONE #n DETECTED, TONE ABSENT DURATION VALID, INFORMATION IN RX DATA REGISTER RETAINED UNTIL NEXT VALID TONE PAIR.
D)	TONE #n+1 DETECTED, TONE DURATION VALID, TONE DECODED AND LATCHED IN RX DATA REGISTER.
E)	ACCEPTABLE DROPOUT OF TONE #n+1, TONE ABSENT DURATION INVALID, DATA REMAINS UNCHANGED.
F)	END OF TONE #n+1 DETECTED, TONE ABSENT DURATION VALID, INFORMATION IN RX DATA REGISTER RETAINED UNTIL NEXT VALID TONE PAIR.

EXPLANATION OF SYMBOLS	
V_{in}	DTMF COMPOSITE INPUT SIGNAL.
EST	EARLY STEERING OUTPUT, INDICATES DETECTION OF VALID TONE FREQUENCIES.
St/GT	STEERING INPUT/GUARD TIME OUTPUT, DRIVES EXTERNAL RC TIMING CIRCUIT.
RX_0-RX_3	4-BIT DECODED DATA IN RECEIVE DATA REGISTER
b3	DELAYED STEERING, INDICATES THAT VALID FREQUENCIES HAVE BEEN PRESENT/ABSENT FOR THE REQUIRED GUARD TIME THUS CONSTITUTING A VALID SIGNAL. ACTIVE LOW FOR THE DURATION OF A VALID DTMF SIGNAL.
b2	INDICATES THAT VALID DATA IS IN THE RECEIVE DATA REGISTER. THE BIT IS CLEARED AFTER THE STATUS REGISTER IS READ.
\overline{IRQ}/CP	INTERRUPT IS ACTIVE INDICATING THAT NEW DATA IS IN THE RX DATA REGISTER. THE INTERRUPT IS CLEARED AFTER THE STATUS REGISTER IS READ.
t_{REC}	MAXIMUM DTMF SIGNAL DURATION NOT DETECTED AS VALID.
\overline{t}_{REC}	MINIMUM DTMF SIGNAL DURATION REQUIRED FOR VALID RECOGNITION.
t_{ID}	MINIMUM TIME BETWEEN VALID SEQUENTIAL DTMF SIGNALS.
t_{DO}	MAXIMUM ALLOWABLE DROPOUT DURING VALID DTMF SIGNAL.
t_{DP}	TIME TO DETECT VALID FREQUENCIES PRESENT.
t_{DA}	TIME TO DETECT VALID FREQUENCIES ABSENT.
t_{GTP}	GUARD TIME, TONE PRESENT.
t_{GTA}	GUARD TIME, TONE ABSENT.

Figure 9 - Description of Timing Events

DTMF Generator

The DTMF transmitter employed in the MT8888C/MT8888C-1 is capable of generating all sixteen standard DTMF tone pairs with low distortion and high accuracy. All frequencies are derived from an external 3.579545 MHz crystal. The sinusoidal waveforms for the individual tones are digitally synthesized using row and column programmable dividers and switched capacitor D/A converters. The row and column tones are mixed and filtered providing a DTMF signal with low total harmonic distortion and high accuracy. To specify a DTMF signal, data conforming to the encoding format shown in Table 1 must be written to the transmit Data Register. Note that this is the same as the receiver output code. The individual tones which are generated (f_{LOW} and f_{HIGH}) are referred to as Low Group and High Group tones. As seen from the table, the low group frequencies are 697, 770, 852 and 941 Hz. The high group frequencies are 1209, 1336, 1477 and 1633 Hz. Typically, the high group to low group amplitude ratio (twist) is 2 dB to compensate for high group attenuation on long loops.

The period of each tone consists of 32 equal time segments. The period of a tone is controlled by varying the length of these time segments. During

write operations to the Transmit Data Register the 4 bit data on the bus is latched and converted to 2 of 8 coding for use by the programmable divider circuitry. This code is used to specify a time segment length, which will ultimately determine the frequency of the tone. When the divider reaches the appropriate count, as determined by the input code, a reset pulse is issued and the counter starts again. The number of time segments is fixed at 32, however, by varying the segment length as described above the frequency can also be varied. The divider output clocks another counter, which addresses the sinewave lookup ROM.

The lookup table contains codes which are used by the switched capacitor D/A converter to obtain discrete and highly accurate DC voltage levels. Two identical circuits are employed to produce row and column tones, which are then mixed using a low noise summing amplifier. The oscillator described needs no "start-up" time as in other DTMF generators since the crystal oscillator is running continuously thus providing a high degree of tone burst accuracy. A bandwidth limiting filter is incorporated and serves to attenuate distortion products above 8 kHz. It can be seen from Figure 8 that the distortion products are very low in amplitude.

เอกสารนี้เป็นทรัพย์สินทางปัญญาของบริษัท...
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MT8888C/MT8888C-1

The Fourier components of the tone output correspond to $V_{2f} \dots V_{nf}$ as measured on the output waveform. The total harmonic distortion for a dual tone can be calculated using Equation 2. V_L and V_H correspond to the low group amplitude and high group amplitude, respectively and V_{IMD}^2 is the sum of all the intermodulation components. The internal switched-capacitor filter following the D/A converter keeps distortion products down to a very low level as shown in Figure 10.

$$THD(\%) = 100 \frac{\sqrt{V_{2L}^2 + V_{3L}^2 + \dots + V_{nL}^2 + V_{2H}^2 + V_{3H}^2 + \dots + V_{nH}^2 + V_{IMD}^2}}{\sqrt{V_L^2 + V_H^2}}$$

Equation 2. THD (%) For a Dual Tone

DTMF Clock Circuit

The internal clock circuit is completed with the addition of a standard television colour burst crystal having a resonant frequency of 3.579545 MHz. A number of MT8888C/MT8888C-1 devices can be connected as shown in Figure 11 such that only one crystal is required. Alternatively, the OSC1 inputs on all devices can be driven from a TTL buffer with the OSC2 outputs left unconnected.




Figure 11 - Common Crystal Connection

Microprocessor Interface

The MT8888C/MT8888C-1 incorporates an Intel microprocessor interface which is compatible with fast versions (16 MHz) of the 80C51. No wait cycles need to be inserted.

Figures 17 and 18 are the timing diagrams for the Intel 8031, 8051 and 8085 (5 MHz) microcontrollers. By NANDing the address latch enable (ALE) output with the high-byte address (P2) decode output, \overline{CS} is generated. Figure 12 summarizes the connection of these Intel processors to the MT8888C/MT8888C-1 transceiver.

The microprocessor interface provides access to the internal registers. The read-only Receive Data Register contains the decoded output of the last valid DTMF digit received. Data entered into the write-only Transmit Data Register will determine which tone pair is to be generated (see Table 1 for coding details). Transceiver control is accomplished with two control registers (see Tables 6 and 7), CRA and CRB, which have the same address. A write operation to CRB is executed by first setting the most significant bit (b3) in CRA. The following write operation to the same address will then be directed to CRB, and subsequent write cycles will be directed back to CRA. The read-only status register indicates the current transceiver state (see Table 8).

A software reset must be included at the beginning of all programs to initialize the control registers upon power-up or power reset (see Figure 17). Refer to Tables 4-7 for bit descriptions of the two control registers.

The multiplexed \overline{IRQ}/CP pin can be programmed to generate an interrupt upon validation of DTMF signals or when the transmitter is ready for more data (burst mode only). Alternatively, this pin can be configured to provide a squarewave output of the call progress signal. The \overline{IRQ}/CP pin is an open drain output and requires an external pull-up resistor (see Figure 13).

RS0	WR	RD	FUNCTION
0	0	1	Write to Transmit Data Register
0	1	0	Read from Receive Data Register
1	0	1	Write to Control Register
1	1	0	Read from Status Register

Table 3 - Internal Register Functions

b3	b2	b1	b0
RSEL	IRQ	CP/DTMF	TOUT

Table 4 - CRA Bit Positions

b3	b2	b1	b0
C/R	S/D	TEST	BURST ENABLE

Table 5 - CRB Bit Positions

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MT8888C/MT8888C-1

BIT	NAME	STATUS FLAG SET	STATUS FLAG CLEARED
b0	IRQ	Interrupt has occurred. Bit one (b1) or bit two (b2) is set.	Interrupt is inactive. Cleared after Status Register is read.
b1	TRANSMIT DATA REGISTER EMPTY (BURST MODE ONLY)	Pause duration has terminated and transmitter is ready for new data.	Cleared after Status Register is read or when in non-burst mode.
b2	RECEIVE DATA REGISTER FULL	Valid data is in the Receive Data Register.	Cleared after Status Register is read.
b3	DELATED STEERING	Set upon the valid detection of the absence of a DTMF signal.	Cleared upon the detection of a valid DTMF signal.

Table 8 - Status Register Description




Figure 12 - MT8888C Interface Connections for Various Intel Micros




Figure 13 - Application Circuit (Single-Ended Input)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MT8888C/MT8888C-1

Absolute Maximum Ratings*

	Parameter	Symbol	Min	Max	Units
1	Power supply voltage $V_{DD}-V_{SS}$	V_{DD}		6	V
2	Voltage on any pin	V_I	$V_{SS}-0.3$	$V_{DD}+0.3$	V
3	Current at any pin (Except V_{DD} and V_{SS})			10	mA
4	Storage temperature	T_{ST}	-65	+150	°C
5	Package power dissipation	P_D		1000	mW

*Exceeding these values may cause permanent damage. Functional operation under these conditions is not implied.

Recommended Operating Conditions - Voltages are with respect to ground (V_{SS}) unless otherwise stated.

	Parameter	Sym	Min	Typ†	Max	Units	Test Conditions
1	Positive power supply	V_{DD}	4.75	5.00	5.25	V	
2	Operating temperature	T_O	-40		+85	°C	
3	Crystal clock frequency	f_{CLK}	3.575965	3.579545	3.583124	MHz	

† Typical figures are at 25°C and for design aid only: not guaranteed and not subject to production testing.

DC Electrical Characteristics† - $V_{SS}=0V$.

		Characteristics	Sym	Min	Typ†	Max	Units	Test Conditions
1	S U P	Operating supply voltage	V_{DD}	4.75	5.0	5.25	V	
2		Operating supply current	I_{DD}		7.0	11	mA	
3		Power consumption	P_C			52.5	mW	
4	I N P U T S	High level input voltage (OSC1)	V_{IHO}	3.5			V	Note 9*
5		Low level input voltage (OSC1)	V_{ILO}			1.5	V	Note 9*
6		Steering threshold voltage	V_{Tst}	2.2	2.3	2.5	V	$V_{DD}=5V$
7	O U T P U T S	Low level output voltage (OSC2)	V_{OLO}			0.1	V	No load Note 9*
8		High level output voltage (OSC2)	V_{OHO}	4.9			V	No load Note 9*
9		Output leakage current (IRQ)	I_{OZ}		1	10	μA	$V_{OH}=2.4V$
10		V_{Ref} output voltage	V_{Ref}	2.4	2.5	2.6	V	No load, $V_{DD}=5V$
11		V_{Ref} output resistance	R_{OR}		1.3		kΩ	
12	D i g i t a l	Low level input voltage	V_{IL}			0.8	V	
13		High level input voltage	V_{IH}	2.0			V	
14		Input leakage current	I_{IZ}			10	μA	$V_{IN}=V_{SS}$ to V_{DD}
15	Data Bus	Source current	I_{OH}	-1.4	-6.6		mA	$V_{OH}=2.4V$
16		Sink current	I_{OL}	2.0	4.0		mA	$V_{OL}=0.4V$
17	Est and St/Gt	Source current	I_{OH}	-0.5	-3.0		mA	$V_{OH}=4.6V$
18		Sink current	I_{OL}	2	4		mA	$V_{OL}=0.4V$
19	IRQ/ CP	Sink current	I_{OL}	4	16		mA	$V_{OL}=0.4V$

† Characteristics are over recommended operating conditions unless otherwise stated.

‡ Typical figures are at 25°C, $V_{DD}=5V$ and for design aid only: not guaranteed and not subject to production testing.

* See "Notes" following AC Electrical Characteristics Tables.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MT8888C/MT8888C-1

AC Electrical Characteristics ¹ - MPU Interface - Voltages are with respect to ground (V_{SS}), unless otherwise stated.

	Characteristics	Sym	Min	Typ [‡]	Max	Units	Conditions
1	$\overline{RD}/\overline{WR}$ clock frequency	f_{CYC}		4.0		MHz	Figure 16
2	$\overline{RD}/\overline{WR}$ cycle period	t_{CYC}		250		ns	Figure 16
3	$\overline{RD}/\overline{WR}$ rise and fall time	t_R, t_F			20	ns	Figure 16
4	Address setup time	t_{AS}	23			ns	Figures 17 & 18
5	Address hold time	t_{AH}	26			ns	Figures 17 & 18
6	Data hold time (read)	t_{DHR}	22			ns	Figures 17 & 18
7	\overline{RD} to valid data delay (read)	t_{DDR}			100	ns	Figures 17 & 18
8	$\overline{RD}, \overline{WR}$ pulse width low	t_{PWL}	150			ns	Figures 16, 17 & 18
9	$\overline{RD}, \overline{WR}$ pulse width high	t_{PWH}		100		ns	Figures 16, 17 & 18
10	Data setup time (write)	t_{DSW}	45			ns	Figures 17 & 18
11	Data hold time (write)	t_{DHW}	10			ns	Figures 17 & 18
12	Input Capacitance (data bus)	C_{IN}		5		pF	
13	Output Capacitance ($\overline{IRQ}/\overline{CP}$)	C_{OUT}		5		pF	

[†] Characteristics are over recommended operating conditions unless otherwise stated

[‡] Typical figures are at 25°C, $V_{DD} = 5V$, and for design aid only: not guaranteed and not subject to production testing

NOTES: 1) dBm = decibels above or below a reference power of 1 mW into a 600 ohm load.

2) Digit sequence consists of all 16 DTMF tones.

3) Tone duration = 40 ms. Tone pause = 40 ms.

4) Nominal DTMF frequencies are used.

5) Both tones in the composite signal have an equal amplitude.

6) The tone pair is deviated by $\pm 1.5\% \pm 2$ Hz.

7) Bandwidth limited (3 kHz) Gaussian noise.

8) The precise dial tone frequencies are 350 and 440 Hz ($\pm 2\%$).

9) Guaranteed by design and characterization. Not subject to production testing.

10) Referenced to the lowest amplitude tone in the DTMF signal.

11) For guard time calculation purposes.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FSK Demodulator / Tone Decoder

GENERAL DESCRIPTION

The XR-2211 is a monolithic phase-locked loop (PLL) system especially designed for data communications. It is particularly well suited for FSK modem applications. It operates over a wide supply voltage range of 4.5 to 20 V and a wide frequency range of 0.01 Hz to 300 kHz. It can accommodate analog signals between 2 mV and 3 V, and can interface with conventional DTL, TTL, and ECL logic families. The circuit consists of a basic PLL for tracking an input signal within the pass band, a quadrature phase detector which provides carrier detection, and an FSK voltage comparator which provides FSK demodulation. External components are used to independently set center frequency, bandwidth, and output delay. An internal voltage reference proportional to the power supply provides ratio metric operation for low system performance variations with power supply changes.

The XR-2211 is available in 14 pin DTL ceramic or plastic packages specified for commercial or military temperature ranges.

FEATURES

Wide Frequency Range	0.01 Hz to 300 kHz
Wide Supply Voltage Range	4.5 V to 20 V
DTL/TTL/ECL Logic Compatibility	
FSK Demodulation, with Carrier Detection	
Wide Dynamic Range	2 mV to 3 V rms
Adjustable Tracking Range ($\pm 1\%$ to $\pm 80\%$)	
Excellent Temp. Stability	20 ppm/ $^{\circ}$ C, typ.


APPLICATIONS

- FSK Demodulation
- Data Synchronization
- Tone Decoding
- FM Detection
- Carrier Detection

ABSOLUTE MAXIMUM RATINGS

Power Supply	20 V
Input Signal Level	3 V rms
Power Dissipation	
Ceramic Package	750 mW
Derate above $T_A = +25^{\circ}$ C	6 mW/ $^{\circ}$ C
Plastic Package	625 mW
Derate above $T_A = +25^{\circ}$ C	5.0 mW/ $^{\circ}$ C

FUNCTIONAL BLOCK DIAGRAM



ORDERING INFORMATION

Part Number	Package	Operating Temperature
XR-2211M	Ceramic	-55 $^{\circ}$ C to +125 $^{\circ}$ C
XR-2211CN	Ceramic	0 $^{\circ}$ C to +75 $^{\circ}$ C
XR-2211CP	Plastic	0 $^{\circ}$ C to +75 $^{\circ}$ C
XR-2211N	Ceramic	-40 $^{\circ}$ C to +85 $^{\circ}$ C
XR-2211P	Plastic	-40 $^{\circ}$ C to +85 $^{\circ}$ C

SYSTEM DESCRIPTION

The main PLL within the XR-2211 is constructed from an input preamplifier, analog multiplier used as a phase detector, and a precision voltage controlled oscillator (VCO). The preamplifier is used as a limiter such that input signals above typically 2mV RMS are amplified to a constant high level signal. The multiplying-type phase detector acts as a digital exclusive or gate. Its output (unfiltered) produces sum and difference frequencies of the input and the VCO output, $f_{input} + f_{VCO}$ and $f_{input} - f_{VCO}$ (0 Hz) when the phase detector output to remove the "sum" frequency component while passing the difference (DC) component to drive the VCO. The VCO is actually a current controlled oscillator with its nominal input current (I_0) set by a resistor (R_0) to ground and its driving current with a resistor (R_1) from the phase detector.

The other sections of the XR-2211 act to determine if the VCO is driven above or below the center frequency (FSK comparator); produced both active high and active low outputs to indicate when the main PLL is in lock (quadrature phase detector and lock detector comparator).

FSK Demodulator / Tone Decoder

GENERAL DESCRIPTION

The XR-2211 is a monolithic phase-locked loop (PLL) system especially designed for data communications. It is particularly well suited for FSK modem applications. It operates over a wide supply voltage range of 4.5 to 20 V and a wide frequency range of 0.01 Hz to 300 kHz. It can accommodate analog signals between 2 mV and 3 V, and can interface with conventional DTL, TTL, and ECL logic families. The circuit consists of a basic PLL for tracking an input signal within the pass band, a quadrature phase detector which provides carrier detection, and an FSK voltage comparator which provides FSK demodulation. External components are used to independently set center frequency, bandwidth, and output delay. An internal voltage reference proportional to the power supply provides ratio metric operation for low system performance variations with power supply changes.

The XR-2211 is available in 14 pin DTL ceramic or plastic packages specified for commercial or military temperature ranges.

FEATURES

Wide Frequency Range	0.01 Hz to 300 kHz
Wide Supply Voltage Range	4.5 V to 20 V
DTL/TTL/ECL Logic Compatibility	
FSK Demodulation, with Carrier Detection	
Wide Dynamic Range	2 mV to 3 V rms
Adjustable Tracking Range ($\pm 1\%$ to $\pm 80\%$)	
Excellent Temp. Stability	20 ppm/ $^{\circ}$ C, typ.


APPLICATIONS

- FSK Demodulation
- Data Synchronization
- Tone Decoding
- FM Detection
- Carrier Detection

ABSOLUTE MAXIMUM RATINGS

Power Supply	20 V
Input Signal Level	3 V rms
Power Dissipation	
Ceramic Package	750 mW
Derate above $T_A = +25^{\circ}$ C	6 mW/ $^{\circ}$ C
Plastic Package	625 mW
Derate above $T_A = +25^{\circ}$ C	5.0 mW/ $^{\circ}$ C

FUNCTIONAL BLOCK DIAGRAM



ORDERING INFORMATION

Part Number	Package	Operating Temperature
XR-2211M	Ceramic	-55 $^{\circ}$ C to +125 $^{\circ}$ C
XR-2211CN	Ceramic	0 $^{\circ}$ C to + 75 $^{\circ}$ C
XR-2211CP	Plastic	0 $^{\circ}$ C to + 75 $^{\circ}$ C
XR-2211N	Ceramic	-40 $^{\circ}$ C to + 85 $^{\circ}$ C
XR-2211P	Plastic	-40 $^{\circ}$ C to + 85 $^{\circ}$ C

SYSTEM DESCRIPTION

The main PLL within the XR-2211 is constructed from an input preamplifier, analog multiplier used as a phase detector, and a precision voltage controlled oscillator (VCO). The preamplifier is used as a limiter such that input signals above typically 2MV RMS are amplified to a constant high level signal. The multiplying-type phase detector acts as a digital exclusive or gate. Its output (unfiltered) produces sum and difference frequencies of the input and the VCO output, $f_{input} + f_{VCO}$ and $f_{input} - f_{VCO}$ (0 Hz) when the phase detector output to remove the "sum" frequency component while passing the difference (DC) component to drive the VCO. The VCO is actually a current controlled oscillator with its nominal input current (I_0) set by a resistor (R_0) to ground and its driving current with a resistor (R_1) from the phase detector.

The other sections of the XR-2211 act to determine if the VCO is driven above or below the center frequency (FSK comparator); produced both active high and active low outputs to indicate when the main PLL is in lock (quadrature phase detector and lock detector comparator).




Figure 1: Functional Block Diagram of a Tone and FSK Decoding System Using XR-2211




Figure 2: Generalized Circuit Connection for FSK and Tone Detection

Reference Voltage, V_R (Pin 10): This pin is internally biased at the reference voltage level. $V_R: V_R = V+ / 2 - 650 \text{ mV}$. The dc voltage level at this pin forms an internal reference for the voltage levels at Pins 5, 8, 11 and 12. Pin 10 *must* be bypassed to ground with a $0.1 \mu\text{F}$ capacitor for proper operation of the circuit.

Loop Phase Detector Output (Pin 11): This terminal provides a high impedance output for the loop phase detector. The PLL loop filter is formed by R_1 and C_1 connected to Pin 11 (see Figure 2). With no input signal, or with no phase error within the PLL, the dc level at Pin 11 is very nearly equal to V_R . The peak voltage swing available at the phase detector output is equal to $\pm V_R$.

VCO Control Input (Pin 12): VCO free-running frequency is determined by external timing resistor, R_0 , connected from this terminal to ground. The VCO free-running frequency, f_0 , is:

$$f_0 = \frac{1}{R_0 C_0} \text{ Hz}$$

where C_0 is the timing capacitor across Pins 13 and 14. For optimum temperature stability, R_0 must be in the range of $10 \text{ K}\Omega$ to $100 \text{ K}\Omega$ see Figure 8).

This terminal is a low impedance point, and is internally biased at a dc level equal to V_R . The maximum timing current drawn from Pin 12 must be limited to $< 3 \text{ mA}$ for proper operation of the circuit.

VCO Timing Capacitor (Pins 13 and 14): VCO frequency is inversely proportional to the external timing capacitor, C_0 , connected across these terminals (see Figure 5). C_0 must be nonpolar, and in the range of 200 pF to $10 \mu\text{F}$.

VCO Frequency Adjustment: VCO can be fine-tuned by connecting a potentiometer, R_X , in series with R_0 at Pin 12 (see Figure 9).

VCO Free-Running Frequency, f_0 : XR-2211 does not have a separate VCO output terminal. Instead, the VCO outputs are internally connected to the phase detector sections of the circuit. However, for set-up or adjustment purposes, VCO free-running frequency can be measured at Pin 3 (with C_0 disconnected), with no input and with Pin 2 shorted to Pin 10.

DESIGN EQUATIONS

(See Figure 2 for definition of components.)

1. VCO Center Frequency, f_0 :

$$f_0 = 1/R_0 C_0 \text{ Hz}$$

2. Internal Reference Voltage, V_R (measured at Pin 10):

$$V_R = V+ / 2 - 650 \text{ mV}$$

3. Loop Low-Pass Filter Time Constant, τ :

$$\tau = R_1 C_1$$




Figure 1: Functional Block Diagram of a Tone and FSK Decoding System Using XR-2211




Figure 2: Generalized Circuit Connection for FSK and Tone Detection

Reference Voltage, V_R (Pin 10): This pin is internally biased at the reference voltage level, $V_R: V_R = V+/2 - 650 \text{ mV}$. The dc voltage level at this pin forms an internal reference for the voltage levels at Pins 5, 8, 11 and 12. Pin 10 must be bypassed to ground with a $0.1 \mu\text{F}$ capacitor for proper operation of the circuit.

Loop Phase Detector Output (Pin 11): This terminal provides a high impedance output for the loop phase detector. The PLL loop filter is formed by R_1 and C_1 connected to Pin 11 (see Figure 2). With no input signal, or with no phase error within the PLL, the dc level at Pin 11 is very nearly equal to V_R . The peak voltage swing available at the phase detector output is equal to $\pm V_R$.

VCO Control Input (Pin 12): VCO free-running frequency is determined by external timing resistor, R_0 , connected from this terminal to ground. The VCO free-running frequency, f_0 , is:

$$f_0 = \frac{1}{R_0 C_0} \text{ Hz}$$

where C_0 is the timing capacitor across Pins 13 and 14. For optimum temperature stability, R_0 must be in the range of $10 \text{ K}\Omega$ to $100 \text{ K}\Omega$ see Figure 8).

This terminal is a low impedance point, and is internally biased at a dc level equal to V_R . The maximum timing current drawn from Pin 12 must be limited to $< 3 \text{ mA}$ for proper operation of the circuit.

VCO Timing Capacitor (Pins 13 and 14): VCO frequency is inversely proportional to the external timing capacitor, C_0 , connected across these terminals (see Figure 5). C_0 must be nonpolar, and in the range of 200 pF to $10 \mu\text{F}$.

VCO Frequency Adjustment: VCO can be fine-tuned by connecting a potentiometer, R_X , in series with R_0 at Pin 12 (see Figure 9).

VCO Free-Running Frequency, f_0 : XR-2211 does not have a separate VCO output terminal. Instead, the VCO outputs are internally connected to the phase detector sections of the circuit. However, for set-up or adjustment purposes, VCO free-running frequency can be measured at Pin 3 (with C_0 disconnected), with no input and with Pin 2 shorted to Pin 10.

DESIGN EQUATIONS

(See Figure 2 for definition of components.)

1. VCO Center Frequency, f_0 :

$$f_0 = 1/R_0 C_0 \text{ Hz}$$

2. Internal Reference Voltage, V_R (measured at Pin 10):

$$V_R = V+/2 - 650 \text{ mV}$$

3. Loop Low-Pass Filter Time Constant, τ :

$$\tau = R_1 C_1$$




Figure 3: Sensitizing Input Stage




Figure 4: Typical Supply Current vs V+ (Logic Outputs Open Circuited).




Figure 5: VCO Frequency vs Timing Resistor




Figure 6: VCO Frequency vs Timing Capacitor




Figure 7: Typical f_0 vs Power Supply Characteristics





Figure 8: Typical Center Frequency Drift vs Temperature

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



$$V_{IN \text{ MINIMUM}} = 2.8 \text{ mV (PEAK)} = \left[\frac{V^+ R_a}{2R_2 + 40K} \right]$$

Figure 3: Desensitizing Input Stage




Figure 4: Typical Supply Current vs V+ (Logic Outputs Open Circuited).




Figure 5: VCO Frequency vs Timing Resistor




Figure 6: VCO Frequency vs Timing Capacitor




Figure 7: Typical f₀ vs Power Supply Characteristics




Figure 8: Typical Center Frequency Drift vs Temperature

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 9: Circuit Connection for FSK Decoding

Design Example:

75 Baud FSK demodulator with mark space frequencies of 1110/1170 Hz:

- Step 1: Calculate f_0 : $f_0 = (1110 + 1170) (1/2) = 1140$ Hz
- Step 2: Choose $R_0 = 20$ K Ω (18 K Ω fixed resistor in series with 5 K Ω potentiometer)
- Step 3: Calculate C_0 from Figure 6: $C_0 = 0.044$ μ F
- Step 4: Calculate R_1 : $R_1 = R_0 (2240/60) = 380$ K Ω
- Step 5: Calculate C_1 : $C_1 = C_0/4 = 0.011$ μ F

Note: All values except R_0 can be rounded to nearest standard value.

Table 1. Recommended Component Values for Commonly Used FSK Bands.
(See Circuit of Figure 9.)

FSK BAND	COMPONENT VALUES	
300 Baud $f_1 = 1070$ Hz $f_2 = 1270$ Hz	$C_0 = 0.039$ μ F $C_1 = 0.01$ μ F $R_1 = 100$ K Ω	$C_F = 0.005$ μ F $R_0 = 18$ K Ω
300 Baud $f_1 = 2025$ Hz $f_2 = 2225$ Hz	$C_0 = 0.022$ μ F $C_1 = 0.0047$ μ F $R_1 = 200$ K Ω	$C_F = 0.005$ μ F $R_0 = 18$ K Ω
1200 Baud $f_1 = 1200$ Hz $f_2 = 2200$ Hz	$C_0 = 0.027$ μ F $C_1 = 0.01$ μ F $R_1 = 30$ K Ω	$C_F = 0.0022$ μ F $R_0 = 18$ K Ω

FSK DECODING WITH CARRIER DETECT:

The lock detect section of XR-2211 can be used as a carrier detect option, for FSK decoding. The recommended circuit connection for this application is shown in Figure 10. The open collector lock detect output, Pin 6, is shunted to data output (Pin 7). Thus, data output will be disabled at "low" state, until there is a carrier within the detection band of the PLL, and the Pin 6 output goes "high" to enable the data output.

The minimum value of the lock detect filter capacitance C_D is inversely proportional to the capture range, $\pm \Delta f_c$. This is the range of incoming frequencies over which the loop can acquire lock and is always less than the tracking range. It is further limited by C_1 . For most applications, $\Delta f_c > \Delta f/2$. For $R_D = 470$ K Ω , the approximate minimum value of C_D can be determined by:

$$C_D (\mu F) \geq 16/\text{capture range in Hz.}$$

With values of C_D that are too small, chatter can be observed on the lock detect output as an incoming signal frequency approaches the capture bandwidth. Excessively large values of C_D will slow the response time of the lock detect output.




Figure 10: External Connectors for FSK Demodulation with Carrier Detect Capability

Note: Data Output is "Low" When No Carrier is Present.

TONE DETECTION:

Figure 11 shows the generalized circuit connection for tone detection. The logic outputs, Q and \bar{Q} at Pins 5 and 6 are normally at "high" and "low" logic states, respectively. When a tone is present within the detection band of the PLL, the logic state at these outputs become reversed for the duration of the input tone. Each logic output can sink 5 mA of load current.

Both logic outputs at Pins 5 and 6 are open collector type stages, and require external pull-up resistors R_{L1} and R_{L2} , as shown in Figure 11.




Figure 11: Circuit Connection for Tone Detection.

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งหากมีการนำไปใช้

LEVEL $f_1 \rightarrow -30$ dBm

With reference to Figures 2 and 11, the functions of the external circuit components can be explained as follows: R_0 and C_0 set VCO center frequency; R_1 sets the detection bandwidth; C_1 sets the low pass-loop filter time constant and the loop damping factor. R_{L1} and R_{L2} are the respective pull-up resistors for the Q and \bar{Q} logic outputs.

Design Instructions:

The circuit of Figure 11 can be optimized for any tone detection application by the choice of the 5 key circuit components: R_0 , R_1 , C_0 , C_1 and C_D . For a given input, the tone frequency, f_s , these parameters are calculated as follows:

- Choose R_0 to be in the range of 15 K Ω to 100 K Ω . This choice is arbitrary.
- Calculate C_0 to set center frequency, f_0 equal to f_s (see Figure 6): $C_0 = 1/R_0 f_s$
- Calculate R_1 to set bandwidth $\pm \Delta f$ (see design equation no. 5):

$$R_1 = R_0(f_0/\Delta f)$$

Note: The total detection bandwidth covers the frequency range of $f_0 \pm \Delta f$.

- Calculate value of C_1 for a given loop damping factor:

$$C_1 = C_0/16\zeta^2$$

Normally $\zeta \approx 1/2$ is optimum for most tone detector applications, giving $C_1 = 0.25 C_0$.

Increasing C_1 improves the out-of-band signal rejection, but increases the PLL capture time.

- Calculate value of filter capacitor C_D . To avoid chatter at the logic output, with $R_D = 470$ K Ω , C_D must be:

$$C_D(\mu F) > (16/\text{capture range in Hz})$$

Increasing C_D slows down the logic output response time.

Design Examples:

Tone detector with a detection band of 1 kHz \pm 20 Hz:

- Choose $R_0 = 20$ K Ω (18 K Ω in series with 5 K Ω potentiometer).
- Choose C_0 for $f_0 = 1$ kHz (from Figure 6). $C_0 = 0.05$ μF .




Figure 12: Linear FM Detector Using XR-2211 and an External Op Amp. (See section on Design Equation for Component Values.)

- Calculate R_1 : $R_1 = (R_0) (1000/20) = 1$ M Ω .
- Calculate C_1 : for $\zeta = 1/2$, $C_1 = 0.25$, $C_0 = 0.013$ μF .
- Calculate C_D : $C_D = 16/38 = 0.42$ μF .
- Fine-tune center frequency with 5 K Ω potentiometer, R_X .




LINEAR FM DETECTION:

XR-2211 can be used as a linear FM detector for a wide range of analog communications and telemetry applications. The recommended circuit connection for this application is shown in Figure 12. The demodulated output is taken from the loop phase detector output (Pin 11), through a post-detection filter made up of R_F and C_F , and an external buffer amplifier. This buffer amplifier is necessary because of the high impedance output at Pin 11. Normally, a non-inverting unity gain op amp can be used as a buffer amplifier, as shown in Figure 12.

The FM detector gain, i.e., the output voltage change per unit of FM deviation can be given as:

$$V_{out} = R_1 V_R / 100 R_0 \text{ Volts/\% deviation}$$

where V_R is the internal reference voltage ($V_R = V/2 - 650$ mV). For the choice of external components R_1 , R_0 , C_0 , C_1 and C_F , see section on design equations.



MCS-51 MICRO CONTROLLER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำซ้ำโดยไม่ขออนุญาต
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TELEPHONE MESSAGE SYSTEM CIRCUIT