

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

การออกแบบไมโครคอนโทรลเลอร์ 8031 โดยใช้ภาษา VHDL  
THE DESIGN OF MICROCONTROLLER 8031 USING VHDL



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
ภาควิชาวิศวกรรมคอมพิวเตอร์  
คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2541

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

เลขหมู่.....  
เลขทะเบียน..... 34088  
วัน, เดือน, ปี..... 5 ต.ค. 2542

การออกแบบไมโครคอนโทรลเลอร์ 8031 โดยใช้ภาษา VHDL  
THE DESIGN OF MICROCONTROLLER 8031 USING VHDL



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
ภาควิชาวิศวกรรมคอมพิวเตอร์  
คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2541

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2541

ภาควิชา วิศวกรรมคอมพิวเตอร์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การออกแบบไมโครคอนโทรลเลอร์ 8031 โดยใช้ภาษา VHDL

THE DESIGN OF MICROCONTROLLER 8031 USING VHDL

ผู้จัดทำ

1. นาย ปัญญาศ ไชยกาพ รหัสประจำตัว 39013242

2. นาย ปิยะ มาร์ติน รหัสประจำตัว 39013243



อาจารย์ที่ปรึกษา

(ผศ. สมศักดิ์ มิตะธา)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## การออกแบบไมโครคอนโทรลเลอร์ 8031 โดยใช้ภาษา VHDL

นายปัญญา ไซกาฬ 39013242

นายปิยะ มาร์ตัน 39013243

ผศ. สมศักดิ์ มีตะธา อาจารย์ที่ปรึกษา

ปีการศึกษา 2541

### บทคัดย่อ

โครงการนี้เป็นกรออกแบบไมโครคอนโทรลเลอร์ 8031 ด้วยการใชภาษา VHDL เป็นภาษาบรรยายการทำงานของวงจร ในการออกแบบจะใช้หลักการของ Top-Down Design โดยทำการแบ่งตัวไมโครคอนโทรลเลอร์ออกเป็นส่วนๆ จากนั้นจึงเขียนแต่ละส่วนด้วยภาษา VHDL และตรวจสอบการทำงานของแต่ละส่วนด้วยการใช้ซอฟต์แวร์ซิมูเลชัน (Simulation) จนกระทั่งแน่ใจว่าแต่ละส่วนที่เขียนขึ้นมีการทำงานที่ถูกต้อง จึงนำแต่ละส่วนที่เขียนขึ้นนี้มารวมเข้าด้วยกันและทำการทดสอบการทำงานจนแน่ใจว่าแต่ละส่วนที่สร้างขึ้นนั้นสามารถทำงานร่วมกันได้อย่างไม่มีปัญหา จากนั้นจึงนำ Soft Core ของไมโครคอนโทรลเลอร์ที่ได้ เข้าสู่กระบวนการ Synthesis เพื่อแปลง VHDL Code ให้เป็นวงจรในระดับ Gate-level และนำวงจรที่ได้จากการ Synthesis นี้ไปบันทึกลง FPGA เพื่อทดสอบการทำงานกับอุปกรณ์ฮาร์ดแวร์จริงๆ

ไมโครคอนโทรลเลอร์ที่ได้ทำการออกแบบสามารถจำลองการทำงานของ 8031 ได้จำนวน 61 คำสั่งจากคำสั่งทั้งหมดที่ 8031 มี จำนวน 111 คำสั่ง มีความเร็วในการทำงานสูงสุด 2.463 MHz และ FPGA ที่ได้ก็สามารถทำงานได้ผลเป็นที่น่าพอใจ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## The Design of Microcontroller 8031 using VHDL

Mr. Panyayot Chaikan

Mr. Piya Marat

Asst. Prof. Somsak Mitata Advisor

1998

### Abstract

This project is the use of VHDL as a language for modeling and design of Microcontroller 8031. In the design process, the researchers use top-down design model to develop the Microcontroller. The process of design begins with writing each part in VHDL language and test each part with simulation software to ensure that these parts are working correctly, then combine them together and test the corrective of the cooperation between these parts. Then bring the derived soft-core into the synthesis process to convert the VHDL code into gate-level netlist and bring this netlist into the place-and-route process to program this Microcontroller into the FPGA. When deriving the Microcontroller in FPGA, bring this FPGA into the circuit board to test the corrective operation of it.

The Microcontroller derived in this project has capability of 61 instructions from the entire 111 instructions of 8031. The maximum frequency which this Microcontroller can run is 2.463 MHz and the derived FPGA are working correctly.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### กิตติกรรมประกาศ

การจัดทำปริญญาบัตรในครั้งนี้สำเร็จลุล่วงไปด้วยดี ก็เพราะได้รับความกรุณาและความเอาใจใส่จาก อาจารย์สมศักดิ์ มิตะดา อาจารย์ที่ปรึกษาปริญญาบัตร ที่ได้ให้คำแนะนำ และชี้แนะแนวทางแก้ไขปัญหาทั้งทางทฤษฎีและทางปฏิบัติ ขอกราบขอบพระคุณเป็นอย่างยิ่ง

ขอขอบคุณ คุณพ่อ คุณแม่ ที่คอยเอาใจใส่ และให้กำลังใจในการทำโครงการและคอยสอบถามถึงความก้าวหน้าของโครงการนี้อย่างสม่ำเสมอ

ขอบคุณพี่มด, พี่อ๊อฟ และน้องเก๋ ที่ช่วยให้คำปรึกษาในด้านการใช้ซอฟต์แวร์ และการทำโครงการเป็นอย่างดีเสมอมา

ขอบคุณ น้องเคอและน้องอู๋ เป็นอย่างมาก ที่ช่วยในการตรวจทานปริญญาบัตรฉบับนี้  
สุดท้ายนี้ ผู้จัดทำขอขอบคุณทาง NECTEC เป็นอย่างยิ่ง ที่ให้ความกรุณาในการให้ยืม FPGA และอุปกรณ์ในการทดลอง ทำให้ปริญญาบัตรนี้สำเร็จลุล่วงด้วยดี

ปัญญาศ ไชยภาพ  
ปิยะ มาร์ตัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

หน้าที่

บทคัดย่อภาษาไทย	I
บทคัดย่อภาษาอังกฤษ	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญรูป	VII
สารบัญตาราง	IX
บทที่ 1 บทนำ	1
1.1 ความสำคัญและที่มา	2
1.2 วัตถุประสงค์	2
1.3 ขอบเขตของโครงการ	2
1.4 ขั้นตอนในการทำโครงการ	2
1.5 ประโยชน์ที่คาดว่าจะได้รับ	3
บทที่ 2 ไมโครคอนโทรลเลอร์ 8031	4
2.1 ภาพรวมของ 8031	4
2.2 สถาปัตยกรรมของ 8031	4
2.2.1 หน่วยความจำข้อมูลภายใน	4
2.2.2 รีจิสเตอร์พิเศษของ 8031	7
2.2.3 พอร์ตอินพุท/เอาต์พุทของ 8031	9
2.2.4 การรีเซ็ต 8031	12
2.2.5 ฐานเวลาในการทำงานของซีพียู 8031	12
2.3 ชุดคำสั่งของ 8031	13
2.4 ตำแหน่งขาของ 8031	14
บทที่ 3 ภาษาวีเอชดีแอล(VHDL)	17
3.1 ประวัติความเป็นมาของภาษาวีเอชดีแอล	17
3.2 ความสามารถของภาษาวีเอชดีแอล	18
3.3 หลักการสร้างโมเดลโดยใช้ภาษาวีเอชดีแอล	19
3.3.1 Top Down Design	20
3.3.2 Modularity	21
3.3.3 Abstraction	22
3.3.4 Information Hiding	23
3.3.5 Uniformity	24

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรนำมาใช้

	หน้าที่
บทที่ 4 ขั้นตอนในการออกแบบระบบ	26
4.1 ขั้นตอนการออกแบบไมโครคอนโทรลเลอร์ 8031	26
4.2 การกำหนด Design Specification	28
4.3 การทำ Partition Design	28
4.4 แนวทางการทดสอบความถูกต้องของ VHDL code	30
บทที่ 5 รายละเอียดของการออกแบบ	31
5.1 รายละเอียดของแต่ละคอมโพเนนท์ที่ทำการออกแบบ	34
5.2 การนำแต่ละคอมโพเนนท์มารวมกันเป็น Datapath	45
5.3 การออกแบบ Control Unit	46
5.3.1 การทำงานของ Control Unit	46
5.3.2 ชุดคำสั่งของ 8031 ที่ทำการสร้าง	48
5.3.3 รายละเอียดการทำงานของแต่ละคำสั่ง	49
5.4 สรุป	66
บทที่ 6 การทดสอบการทำงานของ CPU ด้วยการ Simulation	67
6.1 ซอฟต์แวร์ทูลส์ที่ใช้ : โปรแกรม V-System	67
6.2 การสร้าง Test bench	68
6.3 การทดสอบการทำงาน	68
6.4 ผลการทดสอบ	87
บทที่ 7 การ Synthesis และบันทึกโปรแกรมลง FPGA	88
7.1 ซอฟต์แวร์ทูลส์ที่ใช้	88
7.1.1 โปรแกรม Leonardo Spectrum	88
7.1.2 โปรแกรม Xilinx Foundation	89
7.2 การ Synthesis วงจร	90
7.3 การกำหนดขาใช้งานของชิปอยู่บนตัว FPGA	91
7.4 การทำ Place and Route และการบันทึกโปรแกรมลง FPGA	92
7.5 การออกแบบแผ่นวงจรของ FPGA	93
7.6 การออกแบบวงจรทดสอบ FPGA	95
7.6.1 หลักการทำงานของบอร์ดทดสอบ	95
7.6.2 พอร์ตเอาต์พุตของบอร์ดทดสอบ	95
7.6.3 พอร์ตอินพุตของบอร์ดทดสอบ	95
7.6.4 ส่วนของการเชื่อมต่อกับหน่วยความจำ	100
7.7 การทดสอบการทำงานของ FPGA	101

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้าที่
บทที่ 8 สรุปและวิจารณ์	104
8.1 สรุปภาพรวมทั้งหมดของการออกแบบ	104
8.2 ผลการออกแบบและพัฒนา	104
8.2.1 Device utilization summary ของ FPGA	104
8.2.2 Timing summary ของ FPGA	105
8.3 ข้อเสนอแนะ	105
บรรณานุกรม	106



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป

หน้าที่

รูปที่ 2.1 แสดง Block diagram ของไมโครคอนโทรลเลอร์ 8031	5
รูปที่ 2.2 แสดงหน่วยความจำที่อ้างข้อมูลแบบบิตได้	6
รูปที่ 2.3 แสดงถึงตำแหน่งแอดเดรสของ Special Function Registers	7
รูปที่ 2.4 แสดงบิตต่างๆของ PSW	8
รูปที่ 2.5 แสดงโครงสร้างแต่ละบิตภายในพอร์ตอินพุท/เอาต์พุทของ 8031	10
รูปที่ 2.6 แสดง State Sequence ของ 8031	13
รูปที่ 2.7 แสดง Timing diagram ของการ Fetch ข้อมูลจากภายนอกของ 8031	14
รูปที่ 2.8 แสดงตำแหน่งขาของ 8031	16
รูปที่ 3.1 สิ่งต่างๆ ที่สามารถอธิบายด้วย VHDL ได้	19
รูปที่ 3.2 การแบ่งย่อยในระดับราบของการออกแบบฮาร์ดแวร์	21
รูปที่ 3.3 ฮาร์ดแวร์โมดูลซึ่งสร้างจากการสร้างบล็อกของ VHDL	22
รูปที่ 3.4 แสดงให้เห็นถึงลำดับชั้น (Hierarchy) ในการอธิบายอุปกรณ์ เช่น Shifter	23
รูปที่ 3.5 ตัวอย่างแสดงการอธิบาย ROM ในระดับต่างๆ	24
รูปที่ 3.6 แสดงการชอนรายละเอียดที่ไม่จำเป็นในระดับ NAND gate	25
รูปที่ 4.1 Flowchart แสดงขั้นตอนในการออกแบบไมโครคอนโทรลเลอร์ 8031 ด้วยภาษา VHDL	27
รูปที่ 4.2 แสดง Block ต่างๆ ภายในซีพียู	29
รูปที่ 5.1 แสดงขาอินพุท/เอาต์พุทของซีพียู	31
รูปที่ 5.2 แสดงคอมโพเนนต์หลักภายในซีพียู	32
รูปที่ 5.3 แสดงส่วนประกอบทั้งหมดของ Datapath	33
รูปที่ 5.4 แสดงตำแหน่งของ Special Function Register.	34
รูปที่ 5.5 แสดงขาต่างๆ ของ Control Unit	47
รูปที่ 5.6 แสดง Timing diagram ของการ Fetch ข้อมูลจาก Program Memory	48
รูปที่ 6.1 แสดงหน้าจอของ โปรแกรม V-System	67
รูปที่ 6.2 แสดง Entity ต่างๆ ภายใน Test bench	68
รูปที่ 6.3 แสดงการทำงานของโปรแกรมใน ROM1	69
รูปที่ 6.4 แสดงการทำงานของโปรแกรมใน ROM2	70
รูปที่ 6.5 แสดงการทำงานของโปรแกรมใน ROM3	71
รูปที่ 6.6 แสดงการทำงานของโปรแกรมใน ROM4	72
รูปที่ 6.7 แสดงการทำงานของโปรแกรมใน ROM5	73
รูปที่ 6.8 แสดงการทำงานของโปรแกรมใน ROM6	74
รูปที่ 6.9 แสดงการทำงานของโปรแกรมใน ROM7	75

รูปที่ 6.10 แสดงการทำงานของโปรแกรมใน ROM8	76
รูปที่ 6.11 แสดงการทำงานของโปรแกรมใน ROM9	77
รูปที่ 6.12 แสดงการทำงานของโปรแกรมใน ROM10	78
รูปที่ 6.13 แสดงการทำงานของโปรแกรมใน ROM11	79
รูปที่ 6.14 แสดงการทำงานของโปรแกรมใน ROM12	80
รูปที่ 6.15 แสดงการทำงานของโปรแกรมใน ROM13	81
รูปที่ 6.16 แสดงการทำงานของโปรแกรมใน ROM14	82
รูปที่ 6.17 แสดงการทำงานของโปรแกรมใน ROM15	83
รูปที่ 6.18 แสดงการทำงานของโปรแกรมใน ROM16	84
รูปที่ 6.19 แสดงการทำงานของโปรแกรมใน ROM17	85
รูปที่ 6.20 แสดงการทำงานของโปรแกรมใน ROM18	86
รูปที่ 7.1 แสดงหน้าจอของโปรแกรม Leonardo Spectrum	88
รูปที่ 7.2 แสดงหน้าจอของโปรแกรม Xilinx Foundation	89
รูปที่ 7.3 แสดงความสัมพันธ์ระหว่างจำนวนเกตและความเร็วของวงจรในการ Synthesis	90
รูปที่ 7.4 แสดงตัวถังของ FPGA ของ Xilinx เบอร์ XC-4020E-HQ208	91
รูปที่ 7.5 แสดงสาย Xchecker	93
รูปที่ 7.6 แสดงบอร์ด FPGA และบอร์ดแปลงขา FPGA เป็นขาของ 8031	94
รูปที่ 7.7 แสดงการต่อขาของบอร์ดแปลงขา FPGA เข้ากับสาย Xchecker	94
รูปที่ 7.8 แสดง Schematic ของบอร์ดทดสอบ FPGA	96
รูปที่ 7.9 แสดงลายวงจรพิมพ์ของบอร์ดทดสอบ FPGA (ด้านบน)	97
รูปที่ 7.10 แสดงลายวงจรพิมพ์ของบอร์ดทดสอบ FPGA (ด้านล่าง)	98
รูปที่ 7.11 แสดงการลงอุปกรณ์ลงบนแผ่นวงจรพิมพ์ของบอร์ดทดสอบ	99
รูปที่ 7.12 รูปแสดงตำแหน่งอุปกรณ์ที่ใช้ควบคุมบนบอร์ดทดสอบ	100
รูปที่ 7.13 แสดงบอร์ดทดสอบที่สร้างเสร็จแล้ว	101
รูปที่ 7.14 แสดงการต่อ FPGA และบอร์ดแปลงขาของ FPGA เข้ากับบอร์ดทดสอบ	102
รูปที่ 7.15 แสดงลายวงจรพิมพ์ของ FPGA	103

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญตาราง

	หน้าที่
ตารางที่ 2.1 แสดงตำแหน่งแอดเดรสของรีจิสเตอร์ใช้งานทั่วไป	6
ตารางที่ 2.2 แสดงการเลือกรีจิสเตอร์เบงก์ของรีจิสเตอร์ใช้งานทั่วไป	6
ตารางที่ 2.3 แสดงค่าภายหลังการรีเซ็ต	12
ตารางที่ 5.1 แสดงบิตต่างๆของคอมโพเนนต์ PSW	35
ตารางที่ 5.2 แสดงรีจิสเตอร์ที่ถูกถอดรหัสจาก GPR_DECODER	37
ตารางที่ 5.3 แสดงถึงหมายเลขแอดเดรสของรีจิสเตอร์เบงก์ต่างๆสำหรับ GPR_DECODER	37
ตารางที่ 7.1 แสดงการ Map ขาของซีพียูกับ FPGA	91



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 1

### บทนำ

ในอดีตนักออกแบบวงจรดิจิทัลได้ใช้วิธีการออกแบบวงจรด้วยวิธี Bottom-up design โดยทำกันที่ระดับ Gate-level ซึ่งสร้างความยุ่งยากเป็นอย่างมากให้แก่ผู้ออกแบบ ตั้งแต่ปี 90 เป็นต้นมาการออกแบบก็เริ่มทวีความซับซ้อนมากขึ้น ผู้ออกแบบจะต้องออกแบบไอซีที่มีจำนวนเกตมากกว่า 100,000 เกต ภายในระยะเวลาอันจำกัดเนื่องจากแรงกดดันในการที่จะต้องนำผลิตภัณฑ์ออกสู่ท้องตลาดให้ได้ภายในระยะเวลาอันสั้น วิธีการออกแบบที่เคยใช้กันมาเริ่มไม่ใช้ทางออกที่เหมาะสมอีกต่อไป เนื่องจากวิธีการดังกล่าวนี้ยุ่งยาก, เสียเวลา และมักเกิดข้อผิดพลาดขึ้นบ่อยๆ

ปัจจุบัน เทคนิคการออกแบบวงจรก้าวหน้าไปมาก ผู้ออกแบบไม่จำเป็นต้องออกแบบในระดับ Gate-level เหมือนดังแต่ก่อน วิธีการออกแบบที่นิยมคือ การเขียนวงจรที่ต้องการด้วยภาษาบรรยายการทำงานของวงจร ( Hardware Description Language : HDL ) ซึ่งสามารถตรวจสอบความถูกต้องได้ด้วยการใช้ซอฟต์แวร์ Simulation จนแน่ใจว่างานที่ออกแบบนั้นมีการทำงานที่ถูกต้อง จึงนำงานนั้นไปเข้าสู่กระบวนการ Synthesis เพื่อแปลง HDL Code ที่เขียนให้อยู่ในระดับ gate-level ต่อไป

ด้วยวิธีการออกแบบดังกล่าว ทำให้การออกแบบฮาร์ดแวร์ในปัจจุบันสามารถทำได้อย่างรวดเร็ว ส่งผลให้มีผลิตภัณฑ์ด้านฮาร์ดแวร์ใหม่ๆ ออกสู่ท้องตลาดเป็นจำนวนมาก ผู้ออกแบบสามารถสร้างวงจรที่มีฟังก์ชันการทำงานตามที่ต้องการ ได้ภายในระยะเวลาอันสั้น

ภาษาบรรยายการทำงานของวงจร (HDL) ในปัจจุบันที่ใช้กันโดยทั่วไปมีอยู่ 2 ภาษา คือ

1. Verilog มีโครงสร้างคล้ายภาษา C มักใช้ในงานสร้างระบบในเชิงพาณิชย์
2. VHDL พัฒนามาจากภาษา ADA ผู้พัฒนาคือ กระทรวงกลาโหมของสหรัฐอเมริกา มีโครงสร้างทางภาษาคู่กับภาษา PASCAL ทุกหน่วยงานที่ต้องการออกแบบหรือทำการพัฒนาไมโครโพรเซสเซอร์ให้กับกระทรวงนี้จะต้องใช้ภาษานี้ จึงทำให้ภาษานี้กลายเป็นภาษามาตรฐานในการนำไปออกแบบ

ภาษา VHDL มีลักษณะที่ผสมผสานกันระหว่าง Object Oriented Language และ Concurrent Programming Language โดยมองส่วนต่างๆเป็นโมดูล (Module) หรือออบเจ็กต์ (Object) และมีสัญญาณเชื่อมต่อกัน การส่งสัญญาณต่างๆ ในระบบเกิดขึ้นพร้อมๆ กันได้เช่นเดียวกับกระแสไฟฟ้าที่ไหลไปยังส่วนต่างๆ ของวงจร

ภาษา VHDL สามารถนำมาใช้ในการออกแบบวงจรได้ตั้งแต่วงจร Combination ขนาดเล็กไปจนถึงวงจรขนาดใหญ่ เช่นไมโครโพรเซสเซอร์ได้ ซึ่งหากนักออกแบบวงจรดิจิทัลมีความเข้าใจในการเขียน VHDL Code ที่สามารถ Synthesis ได้แล้ว จะทำให้สามารถออกแบบวงจรที่มีความซับซ้อนได้ง่ายขึ้น อันจะส่งผลให้เกิดการพัฒนาทางด้านเทคโนโลยี ในการที่จะสร้างอุปกรณ์ฮาร์ดแวร์ใหม่ๆ ต่อไป

## 1.1 ความสำคัญและที่มา

การออกแบบวงจรดิจิทัลขนาดใหญ่ที่ระดับ Gate-level นั้น เป็นงานที่ยุ่ยากและซับซ้อนเป็นอย่างมาก เป็นผลให้งานที่พัฒนามีความล่าช้า และเสร็จไม่ตรงตามกำหนด การนำภาษาบรรยายการทำงาน ของวงจรมาใช้ในการออกแบบจะช่วยแก้ปัญหานี้ได้

8031 เป็นไมโครคอนโทรลเลอร์ที่นิยมใช้งานกันอย่างแพร่หลายในงานทางด้านการควบคุมต่างๆ เนื่องจากมีราคาถูก และมีความสามารถหลายด้าน หากสามารถออกแบบไมโครคอนโทรลเลอร์นี้โดยใช้ ภาษาบรรยายการทำงานของวงจรได้ ก็จะทำให้ผู้ออกแบบมีความเชี่ยวชาญในการออกแบบวงจรดิจิทัล ขนาดใหญ่ได้เป็นอย่างดี ซึ่งจะนี้เป็นพื้นฐานในการออกแบบวงจรที่ซับซ้อนต่อไป

## 1.2 วัตถุประสงค์

เพื่อออกแบบให้ได้ไมโครคอนโทรลเลอร์ในรูปของ FPGA ซึ่งสามารถเลียนแบบการทำงานของ 8031 ได้ โดยใช้ภาษา VHDL เป็นภาษาบรรยายการทำงานของวงจร ในการออกแบบนั้นโครงการนี้ตั้งใจ ออกแบบไมโครโพรเซสเซอร์ให้สนับสนุนคำสั่งของ 8031 ให้ได้มากที่สุด โดยตั้งเป้าหมายไว้ว่าไมโคร คอนโทรลเลอร์ที่ได้จะต้องสนับสนุนคำสั่งของ 8031 ได้ไม่น้อยกว่า 50% ของคำสั่งทั้งหมดของ 8031 ซึ่งมีอยู่จำนวน 111 คำสั่ง

## 1.3 ขอบเขตของโครงการ

ไมโครโพรเซสเซอร์ที่ทำการออกแบบเป็นเพียงสับเซตของ 8031 โดยตัดความสามารถบางส่วน ออกไปเพื่อลดความซับซ้อนของการออกแบบลง เนื่องจากมีเวลาในการออกแบบที่จำกัด ฟังก์ชันที่ตัดออก ไปได้แก่

- วงจรออสซิลเลเตอร์ภายใน
- วงจรรับ/ส่งข้อมูลอนุกรม
- การอินเตอร์รัพท์
- วงจรประหยัดพลังงาน
- วงจรนับ/จับเวลา

## 1.4 ขั้นตอนในการทำโครงการ

1. ศึกษาการใช้ภาษา VHDL ซึ่งเป็นภาษาที่ใช้ในการอธิบายการทำงาน รวมถึงการใช้ซอฟต์แวร์ทุลส์ใน การออกแบบ อันได้แก่โปรแกรม V-System, โปรแกรม Leonardo และโปรแกรม Xilinx Foundation
2. ศึกษาการทำงานของไมโครคอนโทรลเลอร์ 8031 อย่างละเอียด
3. ออกแบบภาพรวมของระบบ และทำการเขียนการทำงานของระบบ โดยแบ่งงานที่ออกแบบออกเป็น ส่วนๆ และทดสอบการทำงานแต่ละส่วนโดยการใช้ Test bench ที่เขียนขึ้นมาเอง
4. ทำการรวมแต่ละส่วนเข้าด้วยกัน ทดสอบการทำงานจนกระทั่งแน่ใจว่าสามารถทำงานได้อย่างถูกต้อง
5. นำ Soft Core ของไมโครคอนโทรลเลอร์ที่ได้ไปเข้าสู่กระบวนการ Synthesis เพื่อแปลง VHDL Code ให้เป็นวงจรในระดับ Gate-level และนำไปเข้าสู่กระบวนการ Place & Route เพื่อบันทึกลงสู่ FPGA

เอกสารต่อไป เอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่6. ทดสอบ FPGA ที่บันทึกโปรแกรมกับอุปกรณ์ฮาร์ดแวร์ว่าสามารถทำงานได้อย่างถูกต้องหรือไม่ นำไปใช้

### 1.5 ประโยชน์ที่คาดว่าจะได้รับ

1. เข้าใจขั้นตอนการออกแบบ, การทำงาน และโครงสร้างภายในของไมโครโพรเซสเซอร์มากยิ่งขึ้น
2. สามารถใช้ภาษา VHDL ในการออกแบบวงจรดิจิทัลได้เป็นอย่างดี
3. มีความเชี่ยวชาญในการใช้ซอฟต์แวร์ทูลส์ในการออกแบบวงจรดิจิทัล
4. ได้รู้จักขั้นตอนการทำงาน, การวางแผน, การตรวจสอบการทำงาน และแนวทางการแก้ไขปัญหาที่เกิดขึ้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### ไมโครคอนโทรลเลอร์ 8031

ในบทนี้จะอธิบายถึงรายละเอียดต่างๆของไมโครคอนโทรลเลอร์ 8031 เพื่อให้เข้าใจถึงสถาปัตยกรรม(Architecture), การทำงาน, ชุดคำสั่งต่างๆของ 8031 ที่โครงการนี้จะต้องออกแบบไมโครคอนโทรลเลอร์ด้วยภาษา VHDL เพื่อเขียนแบบการทำงานให้ได้

#### 2.1 ภาพรวมของ 8031

8031 เป็นไมโครคอนโทรลเลอร์ในตระกูล MCS-51 ของบริษัทอินเทล ซึ่งเป็นไมโครคอนโทรลเลอร์ขนาด 8 บิตตระกูลที่ได้รับความนิยมอย่างแพร่หลายในงานควบคุมต่างๆ เช่น ระบบควบคุมเครื่องใช้ไฟฟ้าภายในบ้าน, ระบบแสดงผล และระบบเตือนภัย เป็นต้น เนื่องจากเป็นไมโครคอนโทรลเลอร์ที่มีขีดความสามารถสูงพอสมควร สามารถใช้ได้ในงานขนาดเล็กและขนาดกลางซึ่งไม่มีการคำนวณซับซ้อนมากนัก

คุณสมบัติที่น่าสนใจของ 8031 ประกอบด้วย

- หน่วยความจำแบบ RAM ภายใน 128 ไบต์
- มีวงจรรอสซิงเคลเตอร์ภายใน
- สามารถทำการประมวลผลข้อมูลแบบบิตได้ (Boolean processing)
- พอร์ตอินพุต/เอาต์พุตแบบขนาน ขนาด 8 บิต จำนวน 4 พอร์ต สามารถแยกทำงานได้อย่างอิสระ
- วงจรนับ/จับเวลาขนาด 16 บิต 2 วงจร
- สามารถรับและส่งข้อมูลอนุกรมได้ในตัว
- ต่อกับหน่วยความจำภายนอกแบบ ROM ได้สูงสุด 64 K

#### 2.2 สถาปัตยกรรมของ 8031

8031 มี Block diagram ดังรูป 2.1 ประกอบด้วย ส่วนต่างๆ ภายในดังนี้


##### 2.2.1 หน่วยความจำข้อมูลภายใน

8031 มีหน่วยความจำ RAM ภายในขนาด 128 ไบต์ แบ่งได้เป็น 3 ส่วนตามประเภทของการใช้งาน ดังนี้

1. บริเวณแอดเดรส 00H-1FH จำนวน 32 ไบต์ แบ่งออกเป็นกลุ่มหรือแบงก์ (Bank) ของข้อมูลจำนวน 8 ไบต์ จำนวน 4 กลุ่ม พื้นที่ของข้อมูลในแต่ละกลุ่มจะถูกใช้งานในฐานะของรีจิสเตอร์ใช้งานทั่วไป ซึ่งมีชื่อเรียกว่ารีจิสเตอร์ R0-R7 ดังตารางที่ 2.1

จากตารางที่ 2.1 จะเห็นได้ว่าชื่อของรีจิสเตอร์ไม่ว่าจะอยู่ในรีจิสเตอร์แบงก์ใด ก็จะมีชื่อ R0-R7 เหมือนกันทั้งสิ้น ดังนั้นในการใช้งาน ผู้ใช้จะต้องทำการสวิตช์เลือกว่าจะใช้รีจิสเตอร์แบงก์ใด ซึ่งในการเลือกนั้นทำโดยการกำหนดค่าบิตที่อยู่ภายในรีจิสเตอร์ PSW ดังตารางที่ 2.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.1 แสดง Block diagram ของไมโครคอนโทรลเลอร์ 8031

เมื่อมีการกำหนดรีจิสเตอร์แอดเดรสที่จะใช้งานแล้ว พื้นที่หน่วยความจำแอดเดรสอื่นที่เหลือสามารถนำไปใช้งานในลักษณะของหน่วยความจำข้อมูลภายในตามปกติ ด้วยการอ้างหมายเลขของแอดเดรสนั้นโดยตรง

2. บริเวณแอดเดรส 20H-2FH จำนวน 16 ไบต์ บริเวณพื้นที่นี้เป็นส่วนสำหรับผู้ใช้ ซึ่งจะมีความพิเศษต่างไปจากหน่วยความจำส่วนอื่นๆ เนื่องจากผู้ใช้สามารถอ้างถึงหน่วยความจำบริเวณนี้ได้ทั้งในลักษณะของ ไบต์ข้อมูลเช่นปกติ หรืออาจจะเป็นบิตข้อมูลได้โดยตรง ดังนั้นหากมองในลักษณะของบิตข้อมูลแล้ว จะมีพื้นที่ตัวแปรแบบบิตให้ใช้งานได้มากถึง 128 บิต โดยที่ตำแหน่งแรกของบิตจะเป็นบิตซึ่งเริ่มนับจากบิตนัยสำคัญต่ำสุด(LSB) ของแอดเดรส 20H เรื่อยไปจนถึงบิตที่ 127 ซึ่งเป็นบิตนัยสำคัญสูงสุด(MSB) ของแอดเดรส 2FH ดังรูปที่ 2.2

3. บริเวณแอดเดรส 30H-7FH เป็นบริเวณที่สามารถนำไปใช้งานได้โดยอิสระ โดยสามารถอ้างถึงได้ในลักษณะของไบต์ข้อมูลตามปกติเท่านั้น


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการเรียนการสอนที่มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แอดเดรส	รีจิสเตอร์แบงก์	ชื่อรีจิสเตอร์ใช้งาน
00H - 07H	0	R0 - R7
08H - 0FH	1	R0 - R7
10H - 17H	2	R0 - R7
18H - 1FH	3	R0 - R7

ตารางที่ 2.1 แสดงตำแหน่งแอดเดรสของรีจิสเตอร์ใช้งานทั่วไป

รีจิสเตอร์	บิต RS0	บิต RS1	ตำแหน่งหน่วยความจำ
แบงก์ 0	0	0	0000H
แบงก์ 1	0	1	0008H
แบงก์ 2	1	0	0010H
แบงก์ 3	1	1	0018H

ตารางที่ 2.2 แสดงการเลือกรีจิสเตอร์แบงก์ของรีจิสเตอร์ใช้งานทั่วไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น รูปที่ 2.2 แสดงหน่วยความจำที่อ้างข้อมูลแบบบิตได้

### 2.2.2 รีจิสเตอร์พิเศษของ 8031

รีจิสเตอร์หน้าที่พิเศษ (Special Function Register) เป็นรีจิสเตอร์สำหรับการควบคุมหน้าที่และการทำงานของอุปกรณ์หรือพอร์ตของ 8031 ทั้งหมด โดยมีตำแหน่งอยู่ในบริเวณแอดเดรส 80H-FFH ดังรูปที่ 2.3 การใช้งานรีจิสเตอร์หน้าที่พิเศษเหล่านี้ สามารถทำได้ทั้งการระบุชื่อรีจิสเตอร์ หรือตำแหน่งแอดเดรสของรีจิสเตอร์นั้นก็ได้

F8									FF
F0	B								F7
E8									EF
E0	ACC								E7
D8									DF
D0	PSW								D7
C8									CF
C0									C7
B8	IP								BF
B0	P3								B7
A8	IE								AF
A0	P2								A7
98	SCON	SBUF							9F
90	P1								97
88	TCON	TMOD	TL0	TL1	TH0	TH1		PCON	8F
80	P0	SP	DPL	DPH					87

รูปที่ 2.3 แสดงถึงตำแหน่งแอดเดรสของ Special Function Registers

จากรูปที่ 2.3 จะเห็นได้ว่า แอดเดรสตั้งแต่ 80H-FFH นั้นมีบางแอดเดรสว่างอยู่ ดังนั้นหากภายในโปรแกรมทำการอ้างหน่วยความจำ ณ ตำแหน่งแอดเดรสดังกล่าวก็จะได้ค่าสุ่มออกมา แต่ถ้าโปรแกรมทำการเขียนค่าในบริเวณรีจิสเตอร์ดังกล่าว ก็จะไม่มีผลกระทบต่อค่าในรีจิสเตอร์หรือหน่วยความจำส่วนอื่นแต่อย่างใด

รีจิสเตอร์ที่อยู่ในตำแหน่งแอดเดรสที่เป็นจำนวนทวิคูณของค่า 8 จะสามารถอ้างถึงข้อมูลระดับบิตได้ (นั่นคือแอดเดรส 80H, 88H, 90H, 98H, A0H, A8H, B0H, B8H, D0H, E0H และ F0H)

ฟังก์ชันการทำงานของรีจิสเตอร์พิเศษ มีดังนี้

- **Accumulator** ตัว ACC ที่แสดงในรูปที่ 2.3 นั้นทำหน้าที่เก็บข้อมูลที่จะส่งให้กับหน่วยทำงานภายในของซีพียู และกับผลลัพธ์ที่ได้จากการทำงานนั้น การทำงานของรีจิสเตอร์นี้จะมีลักษณะเช่นเดียวกับตัวแอดคิวเมเตอร์ของไมโครคอนโทรลเลอร์ทั่วไป การใช้งานภายในโปรแกรม จะถูกเรียกว่า “รีจิสเตอร์ A”

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- B Register เป็นรีจิสเตอร์ที่ใช้สำหรับการทำคำสั่งการคูณและการหารตัวเลข ในกรณีที่ไม่ใช่ในการคำนวณทางด้านคณิตศาสตร์ ก็สามารถนำไปใช้งานเช่นเดียวกับรีจิสเตอร์ใช้งานทั่วไปได้
- Program Status Word ตัว PSW ที่แสดงในรูปที่ 2.3 ก็คือรีจิสเตอร์ Program Status Word ทำหน้าที่บอกถึงแฟลกสภาวะการทำงานต่างๆ รวมทั้งบิตสำหรับการกำหนดการเลือกแบ่งกัของรีจิสเตอร์ใช้งานทั่วไปด้วย รูปที่ 2.4 แสดงถึงรายละเอียดของบิตต่างๆ ภายใน PSW

CY	AC	F0	RS1	RS0	OV	-	P
----	----	----	-----	-----	----	---	---

รูปที่ 2.4 แสดงบิตต่างๆของ PSW

ชื่อบิต	ตำแหน่ง	ความหมาย
CY	PSW.7	Carry flag
AC	PSW.6	Auxiliary Carry flag
F0	PSW.5	Flag 0
RS1	PSW.4	บิตสำหรับเลือกรีจิสเตอร์แบ่งกั บิต 1
RS0	PSW.3	บิตสำหรับเลือกรีจิสเตอร์แบ่งกั บิต 0
OV	PSW.2	Overflow flag
-	PSW.1	-
P	PSW.0	Parity flag

- Stack Pointer เป็นรีจิสเตอร์ขนาด 8 บิตซึ่งจะถูกเพิ่มค่าก่อนเก็บข้อมูลด้วยคำสั่ง PUSH และคำสั่ง CALL โดยที่ Stack สามารถอยู่ที่ใดก็ได้ภายใน RAM ภายในของชิพ เมื่อถูกรีเซ็ตค่าภายใน Stack จะมีค่าเป็น 07H เป็นผลให้ Stack เริ่มที่ตำแหน่ง 08H
- Data Pointer เป็นรีจิสเตอร์ขนาด 16 บิตซึ่งเรียกว่า DPTR และสามารถใช้งานแยกออกเป็นรีจิสเตอร์ขนาด 8 บิตสองตัว คือรีจิสเตอร์ DPH และ DPL
- Port Register ได้แก่ รีจิสเตอร์ P0-P3 ซึ่งรีจิสเตอร์เหล่านี้เกี่ยวข้องกับการทำงานของพอร์ตอินพุต/เอาต์พุตโดยตรง แต่ละตัวเป็นรีจิสเตอร์ขนาด 8 บิต สามารถใช้งานได้ทั้งในลักษณะของการอินพุตหรือการเอาต์พุตข้อมูลได้ การดำเนินการใดๆที่เกี่ยวข้องกับพอร์ตทั้งสิ้นจะมีผลทำให้ข้อมูลที่ตำแหน่งพอร์ตเหล่านี้เปลี่ยนแปลงไปเช่นกัน นอกจากนี้พอร์ต P0 และพอร์ต P2 ยังสามารถนำมาใช้ในการติดต่อกับหน่วยความจำโปรแกรมหรือหน่วยความจำข้อมูลภายนอกได้ โดยพอร์ต P2 จะเป็นค่าของแอดเดรส 8 บิตบนของหน่วยความจำ ส่วนพอร์ต P0 นั้นในช่วงเริ่มแรกจะเป็นค่าของแอดเดรส 8 บิตล่างของหน่วยความจำ ช่วงเวลาต่อมาจึงจะนำพอร์ต P0 ไปใช้เป็นบััสสำหรับการรับหรือส่งข้อมูลกับหน่วยอุปกรณ์ภายนอก สำหรับพอร์ต

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี การนำเอกสารนี้ไปใช้โดยไม่ผ่านการอนุญาตจากมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ถือเป็นการละเมิดลิขสิทธิ์และจะดำเนินการฟ้องดำเนินคดีตามกฎหมายต่อไป

P3 นั้นนอกเหนือจากจะนำไปใช้ในฐานะของพอร์ตอินพุท/เอาต์พุทเช่นปกติแล้ว ยังสามารถนำมาใช้ในฐานะบัลลูนควบคุมเกี่ยวกับการอินเตอร์รัพท์ได้อีกด้วย

- รีจิสเตอร์อื่นๆ ได้แก่รีจิสเตอร์ SBUF, PCON, IP, IE, TMOD, TCON, SCON, TH0, TH1, TL0, TL1 เนื่องจากในโครงการที่สร้างไม่มีการสร้างรีจิสเตอร์ดังกล่าวเลย จึงไม่ขอกล่าวรายละเอียดของรีจิสเตอร์ดังกล่าว

### 2.2.3 พอร์ตอินพุท/เอาต์พุทของ 8031

ไมโครคอนโทรลเลอร์ตระกูล MCS-51 มีโครงสร้างของพอร์ตที่สามารถใช้งานแบบขนานได้จำนวนทั้งหมด 4 พอร์ต เรียกชื่อเรียงตามลำดับว่า พอร์ต 0, 1, 2 และ 3 ตามลำดับ เป็นพอร์ตขนาด 8 บิตทั้งหมด การใช้งานพอร์ตสามารถทำได้ทั้งในลักษณะของเส้นสัญญาณเดี่ยวๆ หรือกลุ่มของสัญญาณก็ได้ นอกจากนี้พอร์ต 0-3 ยังสามารถนำไปใช้งานอื่นๆที่ไม่ใช่พอร์ตอินพุท/เอาต์พุทได้ โดยพอร์ต 0 ทำหน้าที่มัลติเพลกซ์ระหว่างบัสแอดเดรสไบต์ต่ำ และบัสข้อมูล สำหรับพอร์ต 3 นั้น นอกเหนือจากความสามารถเช่นพอร์ตปกติแล้ว สามารถนำไปเป็นขาสัญญาณของการอินเตอร์รัพท์ต่างๆ รวมทั้งสร้างสัญญาณควบคุม RD<sub>A</sub> และ WR<sub>A</sub> เพื่อทำหน้าที่อ่านหรือเขียนหน่วยความจำข้อมูลภายนอกด้วย การใช้งานพอร์ตลักษณะงานแบบอื่นๆ ที่ไม่ใช่เป็นพอร์ตแบบอินพุท/เอาต์พุทนี้จะดำเนินการโดย ซีพียูโดยอัตโนมัติ


#### 2.2.3.1 โครงสร้างการทำงานของพอร์ตของ 8031

รูปที่ 2.5 แสดงโครงสร้างของแต่ละบิตภายในพอร์ตของ 8031 จะเห็นว่าพอร์ต 0 ต่างจากพอร์ตอื่นตรงที่ไม่มีตัวต้านทาน Pull-up เอาไว้ภายใน วงจรประกอบอื่นภายในจะมีฟลิปฟล็อปแบบ D-type ซึ่งมีผลให้พอร์ตสามารถแลตช์หรือค้างสถานะของสัญญาณได้ นอกจากนี้ ในส่วนเอาต์พุทของฟลิปฟล็อปเฉพาะพอร์ต 0 และพอร์ต 2 จะมีโครงสร้างที่ทำหน้าที่คล้ายสวิทช์เพิ่มเติมขึ้น เพื่อควบคุมให้อาต์พุทนี้ต่อกับส่วนของทรานซิสเตอร์ในระหว่างที่ไม่ได้มีกรทำงานในลักษณะของบัสแอดเดรสหรือบัสข้อมูลด้วย สำหรับบัฟเฟอร์จำนวน 2 ตัวของทุกบิตในพอร์ตนั้น มีการทำงานแยกกันโดยอิสระ โดยที่ ตัวที่อยู่ด้านบนจะยอมให้สัญญาณผ่านก็ต่อเมื่อมีการอ่านค่าของข้อมูลที่ค้างไว้ ส่วนอีกตัวหนึ่งซึ่งอยู่ด้านล่างจะยอมให้สัญญาณผ่านได้ก็ต่อเมื่อมีการอ่านสถานะของสัญญาณเท่านั้น

#### 2.2.3.2 การใช้งานพอร์ตเป็นการอินพุท

การใช้งานพอร์ตเป็นการอินพุทข้อมูลนั้น ก่อนอื่นจะต้องส่งข้อมูลค่า '1' ออกมาที่บิตของพอร์ตก่อนเพื่อหยุดการทำงานของทรานซิสเตอร์ที่ทำหน้าที่ขับสัญญาณเอาต์พุทของบิตนั้น ทำให้ขาสัญญาณของบิตถูกต่อเข้ากับตัวต้านทานซึ่งทำหน้าที่ Pull-up ภายใน ซึ่งมีผลให้บิตนั้นๆ ของพอร์ต 1, 2 และ 3 มีสถานะลอจิกสูง ตัวต้านทานนี้มีค่าประมาณ 50 K ซึ่งเป็นค่าที่สูงมาก ทำให้อุปกรณ์ภายนอกสามารถขับสัญญาณของพอร์ตเหล่านี้เป็นลอจิกต่ำได้ง่าย สำหรับบิตของพอร์ต 0 นั้น แม้ว่าจะมีการทำงานที่คล้ายคลึงกับบิตของพอร์ตอื่นๆ แต่เนื่องจากการที่ไม่มีตัวต้านทานทำหน้าที่ Pull-up ภายในไว้ ทำให้เมื่อทรานซิสเตอร์ที่ทำหน้าที่ขับสัญญาณเอาต์พุทนั้นหยุดทำงาน ก็จะเป็นผลให้ขาสัญญาณนี้อยู่ในสถานะ High impedance แทน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.5 แสดง โครงสร้างแต่ละบิตภายในพอร์ตอินพุท/เอาต์พุทของ 8031

2.2.3.3 การใช้งานพอร์ตเป็นการเอาต์พุท

เมื่อมีการส่งข้อมูลที่มีค่าเป็น 0 ให้กับแต่ละบิตของพอร์ตทุกพอร์ต ข้อมูลนี้จะถูกส่งให้กับ ฟลิปฟลอป ซึ่งจะค้างค่านี้เอาไว้ และมีผลทำให้ทรานซิสเตอร์ที่ทำหน้าที่จับสัญญาณเอาต์พุทนั้นทำงาน ดังนั้นขาสัญญาณก็จะมีสถานะเป็นลอจิกต่ำด้วย

ส่วนการส่งข้อมูลที่มีค่าเป็น 1 ออกมานั้น ในการนี้ที่เป็นการทำงานในแต่ละบิตของพอร์ต 1, 2 หรือ 3 จะทำให้ทรานซิสเตอร์ที่ทำหน้าที่จับสัญญาณเอาต์พุทนั้นหยุดทำงาน มีผลทำให้ขาของสัญญาณเป็น ลอจิกสูงด้วยตัวต้านทานที่ Pull-up อยู่ภายในนั้น แต่สำหรับการทำงานในแต่ละบิตของพอร์ต 0 จะมีผลที่ แตกต่างออกไป โดยขาสัญญาณจะเป็นสภาวะอิมพีแดนซ์สูงแทน เนื่องจากไม่มีตัวต้านทานภายในเชื่อม ต่ออยู่นั่นเอง ดังนั้นในการใช้งานพอร์ต 0 เป็นการเอาต์พุทข้อมูล จึงจำเป็นต้องใช้ตัวต้านทานภายนอก Pull-up สัญญาณไว้กับลอจิกสูงแทน

2.2.3.4 คำสั่งการใช้งานพอร์ตอินพุท/เอาต์พุท

เนื่องจาก 8031 ใช้หลักการที่เรียกว่า Memory mapped system กล่าวคือ การอ้างถึงพอร์ต, รีจิสเตอร์ หรืออุปกรณ์ต่างๆ ภายในระบบ จะเป็นการติดต่อกับหน่วยความจำตำแหน่งหนึ่งเท่านั้น ดังนั้นในการ ดำเนินการเพื่อนำเข้าหรือส่งข้อมูลกับพอร์ต จึงเป็นการใช้คำสั่งการอ่านหรือเขียนหน่วยความจำ ณ

ตำแหน่งที่ถูกออกแบบ ให้เป็นตำแหน่งของพอร์ต ดังนั้น ในตารางชุดคำสั่งของ 8031 จะไม่มีคำสั่งที่เกี่ยวข้องกับการทำงานของพอร์ตแต่ประการใด เนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นอกจากนี้ 8031 ยังมีชุดคำสั่งที่จัดการข้อมูลแบบบิตได้โดยตรง (Single-bit operation) ดังนั้นเราสามารถที่จะใช้คำสั่งเหล่านี้จัดการพอร์ตอินพุต/เอาต์พุตทั้งหมดแบบเส้นสัญญาณเดี่ยวได้

#### 2.2.3.5 Read-Modify-Write Feature

ในการอ่านค่าของพอร์ตใน 8031 นั้น บางคำสั่งจะอ่านค่าจาก Latch แต่บางคำสั่งจะอ่านค่าสถานะของพอร์ต ซึ่งโดยปกติแล้ว คำสั่งที่อ่านพอร์ตนั้นจะทำการอ่านค่าสถานะของพอร์ต ยกเว้นคำสั่งที่มีลักษณะการทำงานเป็นแบบ Read-Modify-Write ซึ่งเมื่อ Destination operand เป็นพอร์ต หรือบิตของพอร์ตแล้ว คำสั่งดังกล่าวจะไปอ่านค่าที่เก็บไว้ที่ Latch ของพอร์ตแทนที่จะอ่านค่าจาก Pin

เหตุผลที่คำสั่งประเภท Read-Modify-Write ต้องอ่านค่าจาก Latch แทนที่จะอ่านค่าจาก Pin ก็เนื่องมาจากในบางครั้งผู้ใช้นำพอร์ตไปใช้งานเป็นเอาต์พุตพอร์ต เช่นนำไปขับขาเบสของทรานซิสเตอร์ เมื่อมีการเขียนค่าลอจิก '1' ลงไปที่พอร์ต จะทำให้ทรานซิสเตอร์นั้นอยู่ในสภาวะ Turn-on ถ้าผู้ใช้ทำการอ่านค่าพอร์ตดังกล่าวขึ้นมาโดยอ่านค่าสถานะลอจิกที่ขาของพอร์ตโดยตรงจะได้ค่าเป็นลอจิก '0' ซึ่งผิดจากค่าจริง เพื่อหลีกเลี่ยงปัญหาดังกล่าว จึงใช้วิธีอ่านค่าจาก Latch แทน

คำสั่งที่อ่านค่าจาก Latch มีดังนี้

- CPL PX.Y
- CLR PX.Y
- SETB PX.Y
- XCH A,PX.Y
- ANL PX.Y,A
- ANL PX.Y,#data
- ORL PX.Y,A
- ORL PX.Y,#data
- XRL PX.Y,A
- XRL PX.Y,#data
- INC PX
- DEC PX
- DJNZ PX,label
- MOV PX.Y,C

ถึงแม้ว่าสถาปัตยกรรมของ MCS-51 จะออกแบบให้สามารถใช้พอร์ตทั้ง 4 พอร์ตเป็นพอร์ตอินพุตและเอาต์พุตได้อย่างอิสระ แต่เนื่องจากการที่ 8031 ไม่มี ROM ในตัว ดังนั้นในการต่อใช้งานจึงต้องเสียพอร์ต 0 และ 2 ไปในการใช้เชื่อมต่อกับ ROM โดยที่ พอร์ต 0 ทำหน้าที่มีลติเพลกซ์ระหว่างขาแอดเดรสไบท์ต่ำและ Data ส่วนพอร์ต 2 ทำหน้าที่ส่งแอดเดรสไบท์สูงให้กับ ROM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.2.4 การรีเซ็ต 8031

การรีเซ็ต 8031 ทำได้โดยการบังคับให้ขา RST ซึ่งต่อกับวงจรมิตต์ทริกเกอร์ (Schmitt trigger) มีสถานะเป็นลอจิกสูงเป็นเวลายาวอย่างน้อย 2 แมชชีนไซเคิล สัญญาณรีเซ็ตอาจเกิดขึ้นเมื่อใดก็ได้โดยไม่ต้องคำนึงถึงสัญญาณนาฬิกาของออสซิลเลเตอร์ที่ใช้ 8031 จะตรวจสอบสถานะที่ขา RST ทุกๆ สเตท 5 เฟส 2 ของแต่ละ แมชชีนไซเคิล

กระบวนการรีเซ็ตภายใน 8031 จะทำงานโดยการโหลดค่า '0' ไปไว้ในรีจิสเตอร์ใช้งานเฉพาะ (Special purpose register) ทุกตัว ยกเว้นรีจิสเตอร์ P0-P3 และ Stack Pointer โดย P0-P3 จะมีค่า FFH ส่วน Stack Pointer จะมีค่า 07H ค่าที่ถูกโหลดไปยังรีจิสเตอร์ใช้งานเฉพาะต่างๆ ภายหลังจากรีเซ็ตมีค่าดังตารางที่ 2.3

SFR Name	Reset Value
PC	0000H
ACC	00H
B	00H
PSW	00H
SP	07H
DPTR	0000H
P0-P3	FFH


ตารางที่ 2.3 แสดงค่าภายหลังจากรีเซ็ต

### 2.2.5 ฐานเวลาในการทำงานของซีพียู 8031

ซีพียูตระกูล MCS-51 มีวงจรออสซิลเลเตอร์อยู่ใน สำหรับการสร้างพัลส์ของสัญญาณนาฬิกาซึ่งจะนำไปเป็นฐานเวลาหรือ การกำหนดจังหวะการทำงานของหน่วยการทำงานทั้งหมดให้สอดคล้องกัน (Synchronization) โดยปกติแล้วก็มักจะทำโดยการใช้คริสตัลเชื่อมต่อกับขาสัญญาณ XTAL1 และ XTAL2 หรืออาจจะใช้สัญญาณนาฬิกาจากภายนอกก็ได้

พัลส์ความถี่ของสัญญาณนาฬิกาจะเรียกว่า Pulse และคาบของสัญญาณนาฬิกาเรียกว่า คาบเวลาออสซิลเลเตอร์ (Oscillator Period) คาบเวลาออสซิลเลเตอร์จำนวน 2 คาบเรียกว่า State ซึ่งจะนำไปใช้เป็นช่วงเวลาพื้นฐานการทำงานย่อยของไมโครคอนโทรลเลอร์ ช่วงเวลาของ State จำนวน 6 ครั้งเรียกว่า แมชชีนไซเคิล (Machine Cycle) ดังนั้นค่าเวลาหนึ่งแมชชีนไซเคิลจะใช้เวลา 12 คาบเวลาออสซิลเลเตอร์ ค่าของแมชชีนไซเคิลนี้จัดเป็นช่วงเวลาที่น้อยที่สุดในการทำคำสั่งใดคำสั่งหนึ่ง ซึ่งหากว่าเป็นคำสั่งที่ซับซ้อนมากก็ต้องใช้เวลานานสองถึงสามแมชชีนไซเคิล

จากรูปที่ 2.6 จะเห็นว่าหากคำสั่งที่ใช้เวลา 1 แมชชีนไซเคิลแล้ว จะมีการอ่านคำสั่งที่สเตท 1 หากคำสั่งมีขนาด 2 ไบต์ ก็จะมีการ Fetch ไบต์ที่สองของคำสั่งที่สเตทที่ 4 ของคำสั่ง ส่วนคำสั่งที่ใช้เวลา 2 แมชชีนไซเคิลนั้น จะมีการอ่าน Opcode ที่สเตทแรกและระหว่างนั้นจะไม่มี Fetch คำสั่งถัดไปเข้ามา จนกว่าจะทำคำสั่งนั้นเสร็จสิ้น จึงจะเริ่ม Fetch คำสั่งถัดไป



รูปที่ 2.6 แสดง State Sequence ของ 8031


ในกรณีที่มีการอ่านหน่วยความจำโปรแกรม เข้ามาจากภายนอกแล้ว จะต้องอ่านข้อมูลเข้ามาทางพอร์ต 0 โดยใช้พอร์ต 2 ในการส่งแอดเดรสไบต์สูงและพอร์ต 0 ในการส่งแอดเดรสไบต์ต่ำ โดยจะมีการอ่านคำสั่งที่ State ที่ 1 และ State ที่ 4 ของคำสั่ง โดยที่หากคำสั่งนั้นมีขนาด 1 ไบต์แล้ว การอ่านคำสั่งในสเตทที่ 4 ก็จะไม่เกิดขึ้น ดังแสดงในรูปที่ 2.7

### 2.3 ชุดคำสั่งของ 8031

ไมโครคอนโทรลเลอร์ 8031 มีชุดคำสั่งทั้งสิ้น 111 คำสั่ง แบ่งออกได้เป็น 5 กลุ่มย่อย ตามลักษณะของการทำงาน ดังนี้

1. กลุ่มคำสั่งทางคณิตศาสตร์ (Arithmetic instructions)
2. กลุ่มคำสั่งทางตรรกศาสตร์ (Logical instructions)
3. กลุ่มคำสั่งเคลื่อนย้ายข้อมูล (Data transfer instructions)
4. กลุ่มคำสั่งควบคุมลำดับการทำงานของโปรแกรม (Program control instructions)
5. กลุ่มคำสั่งประมวลผลแบบบูลีน (Boolean instructions)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




External Program Memory Fetches

รูปที่ 2.7 แสดง Timing diagram ของการ Fetch ข้อมูลจากภายนอกของ 8031

2.4 ตำแหน่งขาของ 8031

ไมโครคอนโทรลเลอร์ 8031 มีตำแหน่งขาตั้งรูปที่ 2.8



รูปที่ 2.8 แสดงตำแหน่งขาของ 8031

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน้าที่การใช้งานแต่ละขาของชิปไมโครคอนโทรลเลอร์ 8031 มีดังนี้

- ขา Vss (ขา 20) สำหรับต่อลงกราวด์
- ขา Vcc (ขา 40) สำหรับต่อแหล่งจ่ายแรงดันกระแสตรงขนาด 5 โวลต์ (DC. 5 Volt)
- ขาพอร์ต 0 (ขา 32-39) มี 8 ขา ใช้เป็นขาสำหรับพอร์ต 0 ขนาด 8 บิต (P0.0-P0.7) พอร์ตนี้ใช้ในการติดต่อหน่วยความจำสำหรับเก็บโปรแกรมและข้อมูลภายนอกชิปด้วย โดยส่งค่าแอดเดรสไบต์ต่ำ (A0-A7) และมัลติเพล็กซ์กับการรับส่งข้อมูล (D0-D7) จากหน่วยความจำภายนอกในระหว่างการเขียนหรืออ่านข้อมูล
- ขาพอร์ต 1 (ขา 1-8) มี 8 ขา ใช้เป็นขาสำหรับพอร์ต 1 (P1.0-P1.7) สามารถใช้งานเป็นอินพุทหรือเอาต์พุทพอร์ตทั่วไปได้ หากต้องการใช้งานเป็นอินพุทพอร์ต ต้องโหลดค่า 1 ไปยังแต่ละบิตของพอร์ตนี้ก่อน
  - ขาพอร์ต 2 (ขา 21-28) มี 8 ขา ใช้เป็นขาสำหรับพอร์ต 2 (P2.0-P2.7) ขนาด 8 บิต ใช้สำหรับส่งค่าแอดเดรสไบต์สูง(A8-A15) ในการติดต่อกับหน่วยความจำภายนอก
  - ขาพอร์ต 3 (ขา 10-17) มี 8 ขา ใช้เป็นขาสำหรับพอร์ต 3 (P3.0-P3.7) สามารถใช้งานเป็นอินพุทเอาต์พุทพอร์ตทั่วไปได้ หากต้องการใช้งานเป็นอินพุทพอร์ต ต้องโหลดค่า 1 ไปยังแต่ละบิตของพอร์ตนี้เสียก่อน นอกจากนี้ยังใช้งานในหน้าที่พิเศษต่างๆ อีกหลายอย่างดังนี้
    - ขา P3.0 ใ้รับข้อมูลจากภายนอกแบบอนุกรม
    - ขา P3.1 ใช้ส่งข้อมูลออกไปภายนอกแบบอนุกรม
    - ขา P3.2 ใช้เป็นอินพุทเพื่อรับสัญญาณอินเตอร์รัปต์ชนิดที่ 0
    - ขา P3.3 ใช้เป็นอินพุทเพื่อรับสัญญาณอินเตอร์รัปต์ชนิดที่ 1
    - ขา P3.4 สัญญาณอินพุทให้เคาน์เตอร์ของไทม์เมอร์ 0
    - ขา P3.5 สัญญาณอินพุทให้เคาน์เตอร์ของไทม์เมอร์ 1
    - ขา P3.6 ใช้เป็นสัญญาณควบคุมการเขียนข้อมูลไปยังหน่วยความจำสำหรับเก็บข้อมูลภายนอกชิป
    - ขา P3.7 ใช้เป็นสัญญาณควบคุมการอ่านข้อมูลไปยังหน่วยความจำสำหรับเก็บข้อมูลภายนอกชิป

การใช้งานพอร์ต 3 ในหน้าที่พิเศษดังกล่าวนี้จะต้องโหลดค่า 1 ไปยังแต่ละบิตที่ต้องการใช้ก่อนทุกครั้ง

- ขา RST(ขา 9 ) ใช้สำหรับการรีเซตวงจรทุกอย่างภายในชิป เพื่อเริ่มต้นการทำงานใหม่ การรีเซตใช้เมื่อเริ่มจ่ายพลังงานหรือเมื่อโปรแกรมเกิดการทำงานผิดพลาด เมื่อต้องการรีเซตชิป 8031 ขานี้ต้องมีสถานะ 1 เป็นเวลาอย่างน้อย 2 แมกซีไมซ์เคลระหว่างที่ออสซิลเลเตอร์ยังทำงานอยู่ โดยต้องต่อตัวต้านทานค่า 8.2 กิโลโอห์มเพื่อทำหน้าที่ปลุกาวน(รักษาค่าแรงดันไฟฟ้าให้มีสถานะเป็นกราวด์) และเพื่อให้ตัวชิปรีเซตเองเมื่อเริ่มจ่ายพลังงานให้ต่อตัวเก็บประจุขนาด 10 ไมโครฟารัดคร่อมระหว่างขา RST กับ Vcc
  - ขา ALE (ขา 30 ) เป็นขาสำหรับใช้ส่งสัญญาณออกไปภายนอก เพื่อควบคุมการแลตช์ค่าแอดเดรสไบต์ต่ำ(Address Latch Enable) จากพอร์ต 0 ในระหว่างการติดต่อหน่วยความจำสำหรับเก็บ

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับโรงเรียนในเครือ มจร. ไม่อนุญาตให้เผยแพร่โดยไม่ได้รับอนุญาต การนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาต ถือว่าผิดกฎหมาย และต้องรับผิดชอบต่อผลเสียที่เกิดขึ้น

โปรแกรมหรือข้อมูลภายนอก ปกติเมื่อไม่มีการติดต่อหน่วยความจำภายนอกขานี้จะส่งสัญญาณพัลส์ออกมาด้วยความถี่ 1/8 ของความถี่ออสซิลเลเตอร์ที่ใช้ตลอดเวลา ดังนั้นเราสามารถใช้ความถี่ที่ได้จากขานี้ไปใช้งานอย่างอื่นได้ แต่ความถี่ที่ขานี้จะลดลงครึ่งหนึ่งในระหว่างติดต่อกับหน่วยความจำสำหรับเก็บข้อมูลที่อยู่นอกชิป

- ขา PSEN (ขา 29) ใช้ส่งสัญญาณ strobe เพื่ออ่านคำสั่งจากโปรแกรมที่เก็บไว้ในหน่วยความจำนอกชิป (Program Strobe Enable) เมื่อชิปทำงานด้วยโปรแกรมจากภายนอก ขานี้จะส่งสัญญาณ Strobe สองครั้งในแต่ละเมกซ์ซินไซเคิล แต่ในช่วงการเขียนหรืออ่านข้อมูลกับหน่วยความจำนอกชิป หรือเมื่อใช้โปรแกรมจากหน่วยความจำสำหรับเก็บโปรแกรมภายในชิปจะไม่มีสัญญาณออกมาจากขานี้
- ขา EA (ขา 31) ปกติในไมโครคอนโทรลเลอร์ตระกูล MCS-51 จะใช้ขานี้ในการเลือกว่าจะให้ซีพียูทำงานจากโปรแกรมที่อยู่นอกชิปหรือภายในชิป โดยหากขานี้มีสถานะเป็น 0 หมายถึงให้ใช้โปรแกรมจากหน่วยความจำที่เก็บโปรแกรมภายนอก หากขานี้มีสถานะเป็น 1 หมายถึงบังคับให้ MCS-51 ใช้โปรแกรมจากหน่วยความจำสำหรับเก็บโปรแกรมภายในชิป แต่เนื่องจากซีพียู 8031 ไม่มีหน่วยความจำภายในชิป ดังนั้นในการต่อใช้งานจะต้องต่อขานี้ลงกราวด์เสมอเพื่อใช้งานกับหน่วยความจำโปรแกรมภายนอก
- ขา XTAL 1 (ขา 19) ใช้ต่อคริสตัลภายนอก โดยเป็นอินพุตเข้าสู่วงจรรอสซิลเลเตอร์
- ขา XTAL 2 (ขา 18) ใช้ต่อคริสตัลภายนอก โดยเป็นเอาต์พุตออกจากวงจรรอสซิลเลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

ภาษาวีเอชดีแอล(VHDL)

วีเอชดีแอล(VHDL)ย่อมาจากคำว่า VHSIC Hardware Description Language (VHSIC ย่อมาจาก VeryHigh Speed Integrated Circuit) เป็นภาษาคอมพิวเตอร์ระดับสูง(High Level Language) ซึ่งใช้อธิบายการทำงานของระบบดิจิทัลฮาร์ดแวร์ สามารถใช้อธิบายฟังก์ชันการทำงานได้หลายๆ ระดับ ตั้งแต่ระดับบล็อก จนถึงระดับเกต ความซับซ้อนของระบบสามารถจะเขียนได้ตั้งแต่ระดับเกต ประกอบกับจนเป็นระบบที่สมบูรณ์ รูปแบบของภาษาวีเอชดีแอลนั้น จะประกอบไปด้วย 2 ส่วนใหญ่ๆ ได้แก่ ส่วนของภาษาซีควนเชียล(Sequential Language) และภาษาคอนเคอร์เรนท์(Concurrent Language) การโปรแกรมด้วยภาษาวีเอชดีแอล สามารถเขียนได้ทั้ง 2 รูปแบบรวมกัน เพราะในการทำงานของระบบใดๆ ย่อมจะมีการทำงานในแบบซีควนเชียลและคอนเคอร์เรนท์ อยู่ร่วมกัน นอกจากนี้ตัวภาษาวีเอชดีแอลยังสามารถอธิบายถึงการเชื่อมต่อระหว่างระบบย่อยๆ เข้าไว้ด้วยกันเพื่อให้เป็นระบบใหญ่ได้ ตัวภาษาวีเอชดีแอลนอกจากจะกำหนดรูปแบบไวยากรณ์(Syntax) ของตัวภาษาแล้ว ยังมีตรวจสอบความหมายของตัวภาษาว่าจะซิมูเลชัน (Simulation) ได้หรือไม่ เพราะโปรแกรมที่เขียนโดยวีเอชดีแอลต้องผ่านการ Simulation เพื่อตรวจสอบดูการทำงาน ฉะนั้นในการคอมไพล์ (Compile) จะมีการตรวจสอบทั้งไวยากรณ์และซิมูเลชันซีแมนติค (Simulation Semantics) อย่างไรก็ตามแม้ตัวภาษาจะมีความซับซ้อนในรูปแบบและกฎเกณฑ์ของภาษา แต่การเรียนรู้เพียงบางส่วนของภาษาก็สามารถนำไปใช้งานโดยไม่จำเป็นต้องศึกษารายละเอียดทั้งหมด เนื่องจากตัวภาษาวีเอชดีแอลออกแบบมาให้ใช้สำหรับการออกแบบตั้งแต่วงจรที่มีขนาดเล็กจนถึงวงจรที่มีขนาดใหญ่และซับซ้อน

3.1 ประวัติความเป็นมาของภาษาวีเอชดีแอล

ความต้องการของภาษานี้เริ่มจากโครงการวีเอชเอสไอซี (VHSIC) ของ Department Of Defence ของสหรัฐอเมริกาเนื่องจากมีบริษัทที่สร้างวีเอชเอสไอซี (Chip) หลายบริษัทได้ร่วมโครงการที่จะพัฒนา ในขณะที่หลายบริษัทใช้ภาษาวีเอชดีแอล ซึ่งแตกต่างกันในการที่จะอธิบายการทำงานชิปของตน ด้วยเหตุนี้ทำให้เกิดความแตกต่าง แต่ละบริษัทไม่สามารถแลกเปลี่ยนเทคโนโลยีให้กันและกันได้ทำให้ DOD เกิดปัญหาในการที่จะพัฒนาและซ่อมบำรุงในภายหลังจึงเกิดความต้องการภาษาวีเอชดีแอล ซึ่งเป็นมาตรฐานในการที่จะอธิบายถึงตัวแบบนั้นๆ ดังนั้น DOD จึงมอบให้บริษัท IBM , TEXAS INSTRUMENT , INTERMETRICS 3 บริษัทร่วมกันพัฒนาและกำหนดมาตรฐานของวีเอชดีแอลขึ้นมาในปี 1983 หลังจากนั้น วีเอชดีแอลเวอร์ชัน 7.2 (VHDL VERTION 7.2) ได้ทำการพัฒนาและออกเผยแพร่ต่อสาธารณะชนในปี 1985 ได้รับความสนใจเป็นอย่างมากในอุตสาหกรรม โดยเฉพาะอย่างยิ่งบริษัทที่ทำวีเอชเอสไอซีชิป จากผลสำเร็จนี้ทำให้เกิดมาตรฐาน IEEE ของวีเอชดีแอลในปี 1986 หลังจากนั้นก็มีการพัฒนาขยายขีดความสามารถของภาษาวีเอชดีแอลเพิ่มขึ้นและ DOD ก็มีการปรับปรุงและจดมาตรฐานใหม่ IEEE ในปี 1987 อีกครั้ง ซึ่งเป็นที่รู้จักกันในชื่อของ IEEE STD 1076 - 1987 หลังจากกันยายน 1988 บริษัทไคๆที่ทำ

การพัฒนา ASIC Chip ใน Department Of Defence ของอเมริกาต้องส่งตัววีเอชดีแอลโมเดล พร้อมกับชุดทดสอบตามมาตรฐานที่ได้กำหนดเอาไว้


### 3.2 ความสามารถของภาษาวีเอชดีแอล

- ตัวภาษาวีเอชดีแอลสามารถใช้เป็นสื่อกลางในการแลกเปลี่ยนระหว่างผู้ผลิตชิปกับผู้ออกแบบ (CAD Tools)
- ใช้เป็นสื่อกลางในการแลกเปลี่ยนระหว่างซีเออี(CAE) และซีเอดีทูลส์ (CAD Tools) เช่นตัวภาษา Source Code ของวีเอชดีแอล สามารถคอมไพล์โดยใช้ Compiler และ Simulator ได้หลายตัวแตกต่างกัน
- ภาษาวีเอชดีแอลสนับสนุนการออกแบบ แบบ Top Down Design และแบบ Bottom Up Design หรือผสมกันทั้ง 2 แบบ
- ภาษาวีเอชดีแอลเป็นแบบทั่วไป คือไม่อิงเทคโนโลยีอันใดอันหนึ่งสามารถอิงเทคโนโลยีใดก็ได้ และในขณะเดียวกันก็สามารถสนับสนุนหลายๆเทคโนโลยี
- สนับสนุนการออกแบบทั้งระบบ Synchronous และ Asynchronous
- สนับสนุนการออกแบบระบบดิจิทัล ในหลายๆเทคนิค เช่น Finite State Machine , Algorithmic , Boolean Equation
- ตัวภาษาวีเอชดีแอลสามารถอ่านและทำความเข้าใจได้โดยมนุษย์
- ภาษาวีเอชดีแอลเป็นมาตรฐานรับรองโดย IEEE และ ANSI ทำให้โมเดลที่ออกแบบโดยภาษาวีเอชดีแอล สามารถเคลื่อนย้ายไปยังระบบใดๆก็ได้ และสามารถนำกลับมาใช้ใหม่ได้
- ภาษาวีเอชดีแอลสนับสนุนรูปแบบการเขียนถึง 3 รูปแบบ ได้แก่ แบบ Behavioral Style , แบบ Structural Style , แบบ Data Flow หรือสามารถเขียนรวมกันทั้ง 3 รูปแบบ
- สนับสนุนการออกแบบขนาดใหญ่โดยใช้ความสามารถของส่วนประกอบ(Component), Function procedure , package
- ไม่จำเป็นต้องศึกษา Software Simulator เพราะ Simulation Modal สามารถเขียนได้โดยใช้ภาษาวีเอชดีแอล เช่นกัน
- สามารถเขียนโมเดลได้ขนาดไม่จำกัด ไม่มีข้อจำกัดในตัวภาษาเรื่องขนาดของโมเดล(ขึ้นอยู่กับซอฟต์แวร์)
- สามารถอธิบายตัวแปรที่เกี่ยวกับฟังก์ชันทางด้านเวลา เช่น Propagation Delay , Min-Max Delay , Setup, Holding time , Spike Detectionสามารถอธิบายได้ภายในตัวภาษา
- Generics ช่วยให้เราสามารถสร้างตัวแปรของรูปแบบ
- โมเดลที่สร้างด้วยภาษาวีเอชดีแอลนั้น ไม่เพียงแต่จะอธิบายฟังก์ชันการทำงานเท่านั้นแต่ยังสามารถอธิบายถึงรายละเอียดของตัวโมเดล เช่น Total Area และ Speed ของโมเดล
- ภาษาวีเอชดีแอลเป็นมาตรฐานที่ใช้โดยบริษัทและผู้ออกแบบหลายๆแห่ง ฉะนั้นจึงเป็นการง่ายที่จะทำความเข้าใจ ถึงแม้มาจากแหล่งต่างๆ
- โมเดลที่สร้างขึ้นสามารถจำลองการทำงานได้ เพราะตัวแปลได้ตรวจสอบไวยากรณ์ทางด้านซิมูเลชันซีเมนติกไว้ด้วย

เอกสารนี้เป็นเอกสารอ้างอิงที่จัดทำขึ้นโดยศูนย์วิจัยและพัฒนาเทคโนโลยีสารสนเทศ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี เพื่อใช้ในการศึกษาวิจัยและพัฒนาเทคโนโลยีสารสนเทศ การอธิบายโมเดลด้วยแบบบีเอสพีวีเออร์สามารถ Synthesis ไปเป็นระดับเกต-เลเวลได้ ถ้าทำตามกฎของ Synthesis Guideline ไม่มีการดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- มีความสามารถที่ให้เราออกแบบข้อมูลใหม่ๆได้ ทำให้วีเอชดีแอลโมเดล เป็นการออกแบบระดับสูง ที่ไม่ต้องคำนึงถึงว่าจะสร้างตัวโมเดลนั้นขึ้นมาได้อย่างไร

### 3.3 หลักการสร้างโมเดลโดยใช้ภาษาวีเอชดีแอล



รูปที่ 3.1 สิ่งต่างๆ ที่สามารถอธิบายด้วย VHDL ได้

วีเอชดีแอลเป็นภาษาที่ใช้สำหรับอธิบายการทำงานของฮาร์ดแวร์ในรูปแบบฟอร์มที่อ่านเข้าใจง่าย ซึ่งช่วยในการสร้างและออกแบบวงจรดิจิทัล และส่วนประกอบต่างๆอาจใช้อธิบายระบบทั้งระบบ หรืออธิบายเพียงบางส่วน ซึ่งอยู่ในรูปของ Component Block จากนั้นก็ทำการจำลองการทำงาน(Simulate)โดยที่รูปแบบนั้นยังไม่ได้สร้างขึ้นจริง หรือเพียงแต่อยู่ในรูปของคำอธิบายเท่านั้น (Textual Format) หลังจากการจำลองจนได้ตามที่ต้องการจึงนำไปทำการ Synthesis เพื่อให้ได้วงจรเกตเลเวลต่อไป

ประโยชน์จริงของการใช้ วีเอชดีแอลเป็น Design Tools แทนการสร้างต้นแบบ (Prototype) ขึ้นมาจริง คือเราสามารถอธิบาย Product Idea , Product Proposal , Product Specification เป็นลักษณะในรูปของ Text จากนั้นก็นำไปคอมไพล์เพื่อดู Timing การทำงาน จากนั้นก็ทำการ Refine แก้ไขจนกว่าจะได้ Specification ตามต้องการ เมื่อ Product ได้ผลตามที่ต้องการแล้วจึงนำไปเข้าสู่การ Synthesis เพื่อให้ได้ Schematic แล้วนำไปสร้างเป็นต้นแบบจริงต่อไป ซึ่งต้นแบบที่สร้างนั้นทำงานได้จริงเพราะได้ทำการ Simulate เรียบร้อยแล้ว เป็นการลดเวลาและค่าใช้จ่ายในการสร้างต้นแบบได้มาก

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจากว่าภาษาวีเอชดีแอลเป็นภาษาที่มีประสิทธิภาพสูง เราจึงใช้ภาษาวีเอชดีแอลอธิบายฮาร์ดแวร์ เพราะว่ามีข้อดี 2 ประการ คือ

1. เข้าใจได้ง่าย
2. สามารถแก้ไขได้ง่าย

การเข้าใจได้ง่ายมีประโยชน์ต่อใครก็ได้ซึ่งมีความจำเป็นที่จะต้องอ่านรหัส ที่ได้ออกแบบมาแล้ว โดยไม่จำเป็นต้องให้ผู้ออกแบบมาอธิบายให้ฟัง ตัวภาษาวีเอชดีแอลอธิบายการทำงานภายในตัวอยู่แล้ว ส่วนอีกประการหนึ่งก็คือ ความต้องการในการเปลี่ยนแปลงฮาร์ดแวร์ ที่ได้ออกแบบแล้ว ก็คือ หลังจากทดสอบแล้วพบข้อผิดพลาดซึ่งต้องแก้ไข หรือว่า ระหว่างพัฒนามีการเปลี่ยนแปลงความต้องการของระบบ หรือต้องการเพิ่มการทำงานบางส่วนลงไป ตัวภาษาวีเอชดีแอลนั้นสนับสนุนหลักการต่างๆ ให้เขียนแก้ไข และบำรุงรักษาวงจรดิจิทัล ที่มีความซับซ้อนเป็นไปอย่างรวดเร็ว และมีประสิทธิภาพ ซึ่งหลักการมีดังนี้

1. Top Down Design
2. Modularity
3. Abstraction
4. Information Hiding
5. Uniformity

ซึ่งจะอธิบายประโยชน์ของหลักการต่างๆ ในหัวข้อต่อไป และแสดงให้เห็นว่า ภาษาวีเอชดีแอลนั้นช่วยในการพัฒนางจรดิจิทัล ขนาดใหญ่และซับซ้อนนั้นให้อ่านเข้าใจได้ง่าย และแก้ไขได้อย่างไร

### 3.3.1 Top Down Design


ในการพัฒนางจรรวมดิจิทัลขนาดใหญ่ที่มีความซับซ้อน เช่น ASIC (Application Specific Integrated Circuit) วิศวกรหรือผู้ออกแบบมักมองรูปแบบให้อยู่ในรูปของ Block Diagram เสียก่อน ก่อนที่จะย่อยรูปแบบ ให้ระลึกรายละเอียดต่อไป ซึ่งภาษาวีเอชดีแอลนั้นอนุญาตให้

- อธิบายการทำงานของแต่ละ Block
- วิเคราะห์การทำงาน (Analyze)
- จัดการแก้ไขและปรับปรุงการทำงานจากผลที่วิเคราะห์เพื่อให้ได้การทำงานตามที่ต้องการ ก่อน

ที่จะทำการออกแบบให้ละเอียดทีละขั้นในตอนต่อไป การแก้ไขขั้นตอนนี้จะทำให้ลดค่าใช้จ่ายกว่าการแก้ไขในช่วงของการพัฒนาในระดับสร้างซิลิกอนชิป (Silicon Chip)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3.2 Modularity




รูปที่ 3.2 การแบ่งย่อยในระดับรากของการออกแบบฮาร์ดแวร์

Modularity คือ หลักการในการแยกส่วน (Partitioning) ฮาร์ดแวร์ ออกเป็นส่วนย่อยเล็กๆ ลงไป ซึ่งปกติการทำงานของฮาร์ดแวร์ใหญ่ต้องประกอบด้วยฮาร์ดแวร์ย่อยๆ ลงไป ดังรูปที่ 3.2 แสดงรูปแบบ ซึ่งแสดงวงจรทั้งหมดในรูปเดียว (Flatten Design) หลังจากนั้นตัดออกเป็นส่วนย่อยๆ เล็กลงมา เมื่อเราออกแบบโดยใช้ภาษาวีเอชดีแอลหน้าที่การทำงานของแต่ละส่วนสามารถอธิบายได้โดย Module ของ Code (คล้าย Function หรือ Procedure) ซึ่งแสดงการทำงานของส่วนย่อยนั้นอย่างชัดเจน ซึ่งการแยกรูปแบบใหญ่ๆ ออกเป็นส่วนย่อยๆ นี้ทำให้ง่ายต่อการจัดการและง่ายต่อการทำความเข้าใจ

ตัวภาษาวีเอชดีแอลประกอบขึ้นมาด้วย Language Building Block ซึ่งประกอบไปด้วย 75 Reserve Word และมากกว่า 200 Combination words รูปที่ 3.3 แสดงให้เห็นว่า ภาษาวีเอชดีแอลแต่ละ Module นั้นประกอบด้วย Language Building Block อะไรบ้าง และอธิบายการทำงานของ NAND เกท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3 ฮาร์ดแวร์โมดูลซึ่งสร้างจากการสร้างบล็อกของ VHDL

จากรูปที่ 3.4 แสดง Hierarchy Method โดยการแยกส่วนรูปแบบออกเป็นส่วนย่อยๆ ส่วนบนสุดอธิบายการทำงานของ Shifter ส่วนต่างๆ ลงมาคือการแยกส่วนของ Shifter ออกเป็นฟลิปฟลอป จากฟลิปฟลอป แยกเป็น NAND เกท ภายใน Shifter ได้อธิบายการทำงานโดยใช้การต่อกันของฟลิปฟลอป ในระดับต่ำลงมา ฟลิปฟลอปก็เกิดจากการใช้ NAND เกท ต่อกัน 2 ตัว ในระดับต่ำลงมาอีกก็เป็น NAND เกท ซึ่งมีการอธิบายการทำงานอยู่ภายใน ซึ่งแต่ละ Module จะมีคำอธิบายการทำงานในตัวของมันอยู่แล้ว คำอธิบายในแต่ละ Module มีไว้เพื่อให้สามารถใช้ฟลิปฟลอป Module ได้ ส่วน ฟลิปฟลอป Module ก็อธิบายเชื่อมต่อไว้อย่างดีทำให้สามารถเชื่อมต่อกับ NAND เกท ในระดับล่างสุดได้


ประโยชน์อย่างหนึ่งของการแยกส่วนฟลิปฟลอป และ NAND เกท ออกจากกัน เนื่องจากทำให้ง่ายในการใช้ NAND เกทตัวนี้ในรูปแบบไฮเลเวล (High Level) ตัวอื่นๆ ทำให้นำออกมาใช้ได้ อีก และลดความซับซ้อนในการใช้อุปกรณ์สัง เป็นการง่ายที่จะแก้ไขการทำงานของ Shifter โดยปราศจากการแก้ไข Flip-Flop และ NAND เกท จากประโยชน์ที่ได้ของ Modularity นี้ทำให้รูปแบบที่เราออกแบบนั้นง่ายต่อการเข้าใจและแก้ไขได้เสมอ

### 3.3.3 Abstraction

คำนิยามของรูปแบบจะอธิบายการทำงานของตัวรูปแบบ มากกว่าที่จะอธิบายถึงว่าจะพัฒนา รูปแบบนั้นอย่างไร หลักการนี้จึงมีความสัมพันธ์อย่างใกล้ชิดกับหลักการ Modularity ในรูปที่ 3.4 จะเห็นว่าตัว Flip-Flop นั้นถูกอธิบายในรูปของ NAND gate แต่ Shifter นั้นถูกอธิบายในระดับของ Flip-Flop ดังนั้นจะเห็นได้ว่าแต่ละ Level ของการออกแบบนั้นถูกสร้างขึ้นมาจาก Level ในระดับล่างขึ้นมาทั้งสิ้น

รูปที่ 3.5 แสดงอีกวิธีการหนึ่งซึ่งแสดงถึงการอธิบายการทำงานของรูปแบบโดยใช้ VHDL ในหลายๆ ระดับของการนิยาม ROM (Read Only Memory) อธิบายโดยใช้ภาษาระดับสูง แสดงถึงตำแหน่ง (Address) ต่างๆ ซึ่งเก็บข้อมูลไว้ในตำแหน่งนั้นๆ ที่ระดับนี้ไม่ต้องสนใจถึง AddressLine, Data Line หรือ Control Line เราสามารถเพ่งจุดสนใจไปที่ขนาดของข้อมูล โดยไม่ต้องคิดถึงสัญญาณควบคุมต่าง ๆ มาก

มายภายใน เพราะว่าส่วนนั้นจะถูกจัดการเองในระดับต่ำลงมา ในระดับต่ำลงมาเราสามารถอธิบายการทำงานของสัญญาณแต่ละเส้นภายใน ROM ในการจัดการสัญญาณภายในทุกเส้นภายในการที่จะอ่านข้อมูลหรือโปรแกรมข้อมูลใน ROM ถ้าต้องการเปลี่ยนค่าข้อมูลภายใน ROM เราควรขึ้นมาแก้ไขในระดับที่สูงขึ้นมา (High Level) จะทำให้ง่ายกว่าในการที่จะควบคุมสัญญาณภายใน ซึ่งเราจะเห็นว่าในแต่ละระดับมีความเหมาะสมแตกต่างกันไป และตรงจุดนี้เองทำให้รูปแบบที่เราออกแบบง่ายต่อการแก้ไข โดยการใช้ประโยชน์ของ Abstraction




รูปที่ 3.4 แสดงให้เห็นถึงลำดับชั้น (Hierarchy) ในการอธิบายอุปกรณ์ เช่น Shifter

### 3.3.4 Information Hiding

เมื่อเราทำการเขียน VHDL Code ขึ้นมาเพื่ออธิบายการทำงานของฮาร์ดแวร์ตัวหนึ่ง บางครั้งเราอาจต้องการที่ซ่อนรายละเอียดการพัฒนา Module นั้นๆ โดยไม่ต้องทำให้ส่วน Module อื่นๆรู้การทำงานภายใน Information Hiding มีประโยชน์คือ ทำให้รูปแบบภาษาวีเอชดีแอลนั้นสามารถจัดการได้ง่าย และสามารถอ่านและทำความเข้าใจได้ง่ายกว่า หลักการนี้จะใช้สนับสนุนหลักการ Abstraction คือจะสนใจรายละเอียดในการทำงานมากกว่าจะสนใจว่ารูปแบบนั้นถูกสร้างขึ้นอย่างไร มีวงจรอย่างไรบ้าง เป็นต้น เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า การซ่อนรายละเอียดภายใน Module ทำให้ความสนใจของผู้ออกแบบสนใจไปในส่วนที่สำคัญมากกว่า ในไม่ช้ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนที่ไม่น่าสนใจจะซ่อนไว้และเข้าถึงไม่ได้ ในรูปที่ 3.4 คำอธิบายของ NAND เกท นั้น จะถูกปิดบังเอาไว้จากคนที่เขียนอธิบายฟลิปฟลอป รูปที่ 3.6 คนที่เขียนอธิบายการทำงานของฟลิปฟลอป ไม่ต้องสนใจเลยว่า NAND เกท จะทำงานอย่างไร จะต่อกันภายในอย่างไร โดย NAND เกท สามารถเขียนขึ้นมาแล้วคอมไพล์เก็บไว้ใน Library ผู้ที่ออกแบบฟลิปฟลอประดับสูงขึ้นมาเพียงแต่ต้องรู้ว่าจะเชื่อมต่ออินพุท/เอาต์พุทของ NAND เกท มาใช้งานได้อย่างไร โดยไม่ต้องสนใจว่า NAND เกท จะถูกสร้างและพัฒนาอย่างไร และประโยชน์อีกอย่างของ Information Hiding ก็คือป้องกันข้อมูลภายใน ในกรณีที่แจกจ่าย วิเอชดีแอลโมเดล ไปยังที่อื่นๆ เช่น ส่งไปให้อีกบริษัทใช้พัฒนาร่วมกับวิเอชดีแอลอื่นๆ โดยเป็นการแจกจ่าย อาจส่งไปแค่ภาษาวิเอชดีแอลที่คอมไพล์แล้ว ไม่ต้องส่งตัวซอสโค้ดไป ทำให้เราป้องกันทรัพย์สินทางปัญญาได้ในอีกระดับหนึ่ง




รูปที่ 3.5 ตัวอย่างแสดงการอธิบาย ROM ในระดับต่างๆ

### 3.3.5 Uniformity

Uniformity เป็นหลักการอีกอย่างที่ช่วยในการอธิบายฮาร์ดแวร์ด้วยภาษาวิเอชดีแอล หมายถึงการสร้าง Module ของรหัสในลักษณะคล้ายกันโดยใช้ตัวภาษา VHDL Building Block ทำให้เกิดการเขียนรหัสที่สื่ออย่างเช่น มีการใช้ย่อหน้า มีการใช้คำอธิบาย (Comment) เป็นต้น ทำให้มีการพัฒนา Module อ่านและทำความเข้าใจง่าย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.6 แสดงการซ่อนรายละเอียดที่ไม่จำเป็นในระดับ NAND gate

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### ขั้นตอนในการออกแบบระบบ

ในบทนี้ได้อธิบายถึงการทำงานต่างๆ ที่ได้ทำในโครงการนี้ว่ามีขั้นตอนการปฏิบัติงานอย่างไร ะไรต้องทำก่อนอะไรควรจะทำหลัง ตลอดจนรายละเอียดของแต่ละคอมโพเนนท์ที่ทำการออกแบบในขั้นต้น รวมทั้งแนวทางในการทดสอบโครงการนี้ เพื่อทดสอบความถูกต้องในการทำงานของไมโครคอนโทรลเลอร์ที่ได้ทำการออกแบบ


#### 4.1 ขั้นตอนการออกแบบไมโครคอนโทรลเลอร์ 8031

ในการที่จะสามารถออกแบบชิ้นงานอะไรขึ้นมา นั้น ก่อนอื่นจะต้องมีความเข้าใจในชิ้นงานที่ต้องทำการออกแบบเสียก่อน ในการออกแบบไมโครโพรเซสเซอร์ก็เหมือนกัน ก่อนอื่นจะต้องศึกษาการทำงานของ 8031 อย่างละเอียดก่อนว่ามีสถาปัตยกรรมภายในมีอะไรบ้าง, ชุดคำสั่งมีกี่แบบ แต่ละคำสั่งทำงานอย่างไร เมื่อทราบรายละเอียดการทำงานของ 8031 เป็นอย่างดีแล้วก็จะมาทำขั้นตอนการกำหนด Specification ของ 8031 ที่เราต้องการว่าจะทำส่วนไหนของ 8031 บ้าง ส่วนไหนที่จะต้องตัดออกไป และคำสั่งที่จะทำมีทั้งหมดกี่คำสั่ง เมื่อเราได้ Specification ของ 8031 ที่เราต้องการแล้ว ก็มาเข้าสู่ขั้นตอนการแบ่งงานที่จะทำการออกแบบออกเป็นส่วนๆ เพื่อให้ง่ายต่อการออกแบบตามหลักการของการออกแบบแบบ Top-down design โดยจะต้องระบุ Specification ของแต่ละส่วนอย่างละเอียด เมื่อได้ Specification ของแต่ละส่วนแล้ว ก็เข้าสู่ขั้นตอนของการเขียน Code ภาษา VHDL ของแต่ละ Block ที่ทำการออกแบบเอาไว้ จากนั้นก็ต้องวางแผนการตรวจสอบและทำการเขียน Test bench ด้วยภาษา VHDL เพื่อทำการทำการทดสอบแต่ละ Block ที่เขียนขึ้นมา เมื่อได้ Test bench แล้วก็นำ VHDL Code ของแต่ละ Block มาทดสอบด้วย Test bench เพื่อทดสอบว่าทำงานได้อย่างถูกต้องหรือไม่ หากมีข้อผิดพลาดเกิดขึ้นก็ต้องกลับไปแก้ไข VHDL Code ของ Block นั้นใหม่ ทำการทดสอบจนแน่ใจว่า VHDL Code นั้นทำงานได้อย่างถูกต้องแล้วจึงนำ VHDL Code นั้นเข้าสู่กระบวนการ Synthesis เพื่อแปลง VHDL Code ที่เขียนในระดับ Behavior ให้เป็น VHDL Code ในระดับ Gate-level จากนั้นก็นำ VHDL Code ที่ได้จากการ Synthesis นั้นไปทำการทดสอบด้วย Test bench ตัวเดิมที่เคยทดสอบกับ Code ในระดับ Behavior ว่าวงจรที่ได้จากการ Synthesis นั้นมีฟังก์ชันการทำงานเหมือนกับ Code ที่เขียนขึ้นในระดับ Behavior หรือไม่ หากวงจรที่ Synthesis ได้มีการทำงานไม่เหมือนกับวงจรในระดับ Behavior ก็จะต้องกลับไปแก้ไข Code ในระดับ Behavior ใหม่ และทำตามขั้นตอนที่กล่าวมาใหม่ จนแน่ใจว่า Code ที่ Synthesis ได้นั้นมีการทำงานถูกต้อง จึงนำ VHDL Code ที่เขียนในระดับ Behavior มา Synthesis ใหม่เพื่อสร้างไฟล์สำหรับส่งให้ขั้นตอนของการทำ Place & Route เพื่อบันทึกลง FPGA ต่อไป

เมื่อได้ FPGA ที่ทำการโปรแกรมเรียบร้อยแล้ว ก็นำ FPGA นั้นไปทดสอบการทำงานด้วยการต่อกับฮาร์ดแวร์จริงๆ เพื่อทดสอบการทำงานต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ขั้นตอนการออกแบบไมโครคอนโทรลเลอร์



รูปที่ 4.1 Flowchart แสดงขั้นตอนในการออกแบบ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไมโครคอนโทรลเลอร์ 8031 ด้วยภาษา VHDL ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 4.2 การกำหนด Design Specification

เมื่อทราบถึงหลักการทำงานของ 8031 อย่างละเอียดแล้ว ขั้นตอนต่อมาคือการกำหนด Design Specification ของชิพ 8031 ที่จะทำการสร้างซึ่งได้ Specification ที่ต้องการดังนี้

### 1. พอร์ตของชิพ

ชิพจะต้องมีพอร์ตครบทั้ง 4 พอร์ต คือ พอร์ต 0, 1, 2 และ 3 โดยใช้พอร์ต 0 และ 2 ในการติดต่อกับ ROM ส่วนพอร์ต 1 และ 3 จะต้องสามารถนำไปใช้เป็นพอร์ตอินพุตและเอาต์พุตได้ และสามารถใช้คำสั่งในการจัดการกับข้อมูลแบบบิตกับพอร์ต 1 และพอร์ต 3 ได้ และเพื่อลดความซับซ้อนของการออกแบบจึงตัด Alternate function ของพอร์ต 3 ออกไป ทำให้ไม่สามารถนำพอร์ต 3 ไปใช้ในการติดต่อสื่อสารข้อมูลอนุกรม, รับสัญญาณอินเทอร์รัพท์ และอ้างอิง Data memory ภายนอกได้อีก

### 2. วงจรออสซิลเลเตอร์

ชิพที่จะสร้างจะไม่มีวงจรออสซิลเลเตอร์ภายใน ดังนั้น การใช้งานจะต้องรับสัญญาณ Clock เข้ามาจากภายนอก

### 3. การประมวลผล

สามารถประมวลผลข้อมูลแบบบิตได้

### 4. ความสามารถในการอ้างตำแหน่งหน่วยความจำ

สามารถอ้างหน่วยความจำภายในได้ 128 ไบท์ และอ้างหน่วยความจำ ROM ภายนอกได้สูงสุด 64 กิโลไบท์

### 5. ความสามารถในการจัดการพลังงาน

ไม่มี

### 6. ชุดคำสั่ง

ชุดคำสั่งที่ทำนั้นจะพยายามทำให้ได้มากที่สุด โดยตั้งเป้าหมายไว้ว่าจะต้องได้ชุดคำสั่งที่สามารถ Synthesis ได้ไม่ต่ำกว่า 50 % ของชุดคำสั่งทั้งหมดของ 8031 ซึ่งมีอยู่ 111 คำสั่ง


### 7. รีจิสเตอร์ภายใน

การใช้งานรีจิสเตอร์ทั่วไปจะต้องใช้งานได้ตามปกติที่ 8031 ให้ได้ โดยต้องสามารถเลือกแบงก์ของรีจิสเตอร์ได้ รีจิสเตอร์ที่ไม่ได้ทำ ได้แก่ SBUF, PCON, IP, IE, TMOD, TCON, SCON, TH0, TH1, TL0 และ TL1

## 4.3 การทำ Partition Design

เมื่อทราบ Specification ของชิพ 8031 ที่ต้องการออกแบบอย่างชัดเจนแล้วก็ทำการแบ่งชิ้นงานที่จะออกแบบออกเป็นส่วนๆ เพื่อให้ง่ายต่อการออกแบบตามหลักการของ Top-down design ได้ Block diagram ของชิพที่จะออกแบบดังรูปที่ 4.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2 แสดง Block ต่างๆ ภายในซีพียู

จาก Block diagram ของซีพียูจะเห็นได้ว่าจะต้องเพิ่มรีจิสเตอร์บางตัวเข้าไปใน Datapath ซึ่งรีจิสเตอร์นี้จะมองไม่เห็นโดยโปรแกรมเมอร์ รีจิสเตอร์ดังกล่าวได้แก่ PC, TEMP1, TEMP2, PROG\_ADDR\_REG, RAM\_ADDR\_REG โดยรีจิสเตอร์ที่เพิ่มเข้าไปแต่ละตัวนั้นมีหน้าที่การทำงานดังนี้

- PC ทำหน้าที่เก็บแอดเดรสของคำสั่งที่ซีพียูจะต้อง Fetch ขึ้นมาทำงาน
- TEMP2 ใช้เก็บโอเปอเรนด์เพื่อส่งให้ ALU ในการทำ Arithmetic operation และ Logic operation
- TEMP1 ใช้เก็บโอเปอเรนด์สำหรับ ALU ในกรณีที่คำสั่งที่ ALU นั้นต้องการโอเปอเรนด์ 2 ตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- PROG\_ADDR\_REG ใช้ในการแลตซ์ค่าแอดเดรสของหน่วยความจำที่ต้องการอ้าง และส่งต่อไปยังพอร์ต 0 และพอร์ต 2
- RAM\_ADDR\_REG ใช้ในการแลตซ์ค่าแอดเดรสของหน่วยความจำข้อมูลภายในที่ซีพียูต้องการอ้างถึง

รีจิสเตอร์ต่างๆ เชื่อมต่อกันโดยผ่าน Internal bus และ Address bus โดยมี Control Unit ทำหน้าที่ควบคุมการทำงาน

#### 4.4 แนวทางการทดสอบความถูกต้องของ VHDL code

เมื่อเขียน VHDL code เสร็จแล้ว ขั้นตอนต่อไปคือการนำเอา VHDL code ดังกล่าวมาทำการทดสอบว่าสามารถทำงานได้อย่างถูกต้องหรือไม่ด้วยโปรแกรม Simulator เช่น โปรแกรม V-System ในการทดสอบ VHDL code นั้น โดยทั่วไปทำได้ 2 วิธี คือ

##### 1. การจำลองการทำงานโดยการกำหนดค่า

วิธีนี้จะต้องมีการกำหนดค่าให้กับสัญญาณด้วยคำสั่ง Force input signal ของโปรแกรม Simulator ซึ่งการ Force input signal นี้จะต้องทำทุกครั้งที่มีการจำลองการทำงาน วิธีนี้เหมาะกับการ Simulate วงจรขนาดเล็กเท่านั้น หากวงจรที่ออกแบบมีความซับซ้อนมาก การใช้วิธีนี้จะยุ่งยากและเสียเวลาเป็นอย่างมาก เพราะต้องเสียเวลาในการสั่ง Force input signal ใหม่ทุกครั้งที่มีการจำลองการทำงาน เพื่อแก้ปัญหาดังกล่าว ซอฟต์แวร์ทุลล์บางตัวจึงอนุญาตให้สร้าง Test pattern file เก็บไว้เพื่อทดสอบได้ ซึ่งอำนวยความสะดวกให้ผู้ใช้เป็นอย่างมาก อย่างไรก็ตาม ซอฟต์แวร์ทุลล์ดังกล่าวมักมีราคาแพง และก็มีข้อเสีย คือ Test pattern file จะยึดติดกับทุลล์ตัวที่สร้างมันขึ้นมา นั่นหมายถึง Test pattern file ของซอฟต์แวร์ตัวหนึ่งมักจะใช้ไม่ได้ในซอฟต์แวร์ทุลล์ตัวอื่น

##### 2. การจำลองการทำงานด้วย VHDL code ที่เขียนขึ้นเพื่อทดสอบโดยเฉพาะ

วิธีนี้จะใช้วิธีเขียน VHDL code ขึ้นมาใหม่อีก 1 Entity โดยที่ Entity ที่เขียนขึ้นใหม่นี้จะทำการเรียกใช้ VHDL code ที่ต้องการทดสอบในรูปของการเรียกใช้ Component ตัวหนึ่ง โดยตัว Testing program จะทำหน้าที่ให้กำเนิดสัญญาณทดสอบและป้อนสัญญาณทดสอบนั้นเข้าไปที่ขาของ Component ที่ต้องการทดสอบ แล้วทำการทดสอบ Output ที่ออกมาโดยนำมาเปรียบเทียบกับค่า Output pattern ที่ควรจะเป็น แล้วรายงานความถูกต้องของผลลัพธ์ออกมา

วิธีดังกล่าวมีข้อดีคือ สามารถนำไปใช้จำลองการทำงานด้วยซอฟต์แวร์ทุลล์ตัวใดก็ได้ เพราะเนื่องจากซอฟต์แวร์ทุลล์ทุกตัวย่อมสามารถที่จะ Simulate การทำงานของ VHDL code ได้อยู่แล้ว และข้อดีอีกอย่างของวิธีนี้คือไม่ต้องเสียเวลาในการสั่ง Force input signal ใหม่ทุกครั้งที่มีการจำลองการทำงาน ทำให้สามารถทดสอบการทำงานของวงจรได้เร็วกว่า ถึงแม้ว่าวิธีนี้จะเสียเวลาในการเขียน Test bench อยู่บ้าง แต่ถ้าวงจรที่ทำการทดสอบมีขนาดใหญ่แล้ว เวลาที่เสียไปในการเขียน Test bench นั้นน้อยมากเมื่อเทียบกับเวลาที่ต้องเสียไปในการสั่ง Force input signal ใหม่ทุกครั้งที่มีการจำลองการทำงาน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

## รายละเอียดของการออกแบบ

การออกแบบ จะใช้หลักการของ Top-down design คือออกแบบโดยมองภาพรวมของชิพีก่อนว่า ควรประกอบด้วยคอมโพเนนต์อะไรบ้าง จากนั้นค่อยนำแต่ละคอมโพเนนต์มาแตกเป็นคอมโพเนนต์ย่อยๆ ต่อไป

ชิพียูที่ทำการออกแบบ กำหนดให้มีขาอินพุต/เอาต์พุตดังรูปที่ 5.1




รูปที่ 5.1 แสดงขาอินพุต/เอาต์พุตของชิพียู

ทำการแบ่งชิพียูออกเป็น สองส่วน คือ ภาค Control Unit และ Datapath โดยที่ภาค Datapath จะประกอบด้วยหน่วยประมวลผลทางคณิตศาสตร์และลอจิก(ALU) และรีจิสเตอร์ต่างๆ ซึ่งรีจิสเตอร์และ ALU ภายใน Datapath นี้จะถูกควบคุมการทำงานโดย Control signals ที่ส่งออกมาจาก Control Unit อีกทีหนึ่ง

จากรูปที่ 5.2 แสดงถึงชิพียูที่ออกแบบซึ่งทำการออกแบบให้แบ่งเป็นสองส่วนคือ ส่วน Control Unit และ Datapath ภาค Control Unit จะมีการรับสัญญาณเข้ามาจาก Datapath และจาก Pin ของชิพียูโดยตรง สัญญาณที่ Control Unit รับมาจาก Datapath เช่น IR, Status flag เป็นต้น ส่วนสัญญาณที่ Control Unit รับเข้ามาจาก Pin ก็คือสัญญาณ Reset และ Clock เอาต์พุตของของ Control Unit จะถูกส่งให้กับ Datapath เพื่อควบคุมการทำงานของรีจิสเตอร์และ ALU นอกจากนี้ Output signal บางเส้นของ Control Unit ยังถูกส่งออกไปที่ Pin ของชิพียูโดยตรงด้วย เช่นสัญญาณ PSEN, ALE เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.2 แสดงคอมพิวเตอร์แบบหลักภายในซีพียู

ส่วน Datapath ประกอบด้วยรีจิสเตอร์ และ ALU โดยที่ Datapath ที่ออกแบบประกอบด้วยคอมพิวเตอร์แบบต่างๆ ดังนี้

- |                  |                   |
|------------------|-------------------|
| 1. B_REGISTER    | 12. DPL           |
| 2. ACCUMULATOR   | 13. PC            |
| 3. TEMP2         | 14. PROG_ADDR_REG |
| 4. PSW           | 15. RAM_ADDR_REG  |
| 5. TEMP1         | 16. RAM_128_BYTE  |
| 6. ALU           | 17. BIT_OPERATOR  |
| 7. STACK_POINTER | 18. PORT0_REG     |
| 8. IR            | 19. PORT1_REG     |
| 9. GPR_DECODER   | 20. PORT2_REG     |
| 10. RI_DECODER   | 21. PORT3_REG     |
| 11. DPH          | 22. REDIRECT      |

Datapath ประกอบด้วยบัสภายในจำนวน 2 บัสคือ ADDRESS\_BUS และ INTERNAL\_BUS โดยที่ ADDRESS\_BUS เป็นบัสขนาด 16 บิต ทำหน้าที่ส่งสัญญาณจาก PC ไปสู่ PROG\_ADDR\_REG และรับข้อมูลจาก DPH และ DPL ส่งให้กับ PROG\_ADDR\_REG นอกจากนี้ยังใช้ในการส่งค่าจาก INTERNAL\_BUS ให้กับ DPH และ DPL อีกด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.3 แสดงส่วนประกอบทั้งหมดของ Datapath

## 5.1 รายละเอียดของแต่ละคอมโพเนนท์ที่ทำการออกแบบ

### 5.1.1 B\_REGISTER, ACCUMULATOR, IR, DPH, DPL, TEMP1, STACK\_POINTER

```
entity GENERAL_REGISTER is
    port( DATA_IN      :in std_logic_vector(7 downto 0);
          DATA_OUT    :out std_logic_vector(7 downto 0);
          CLOCK        :in std_logic;
          LOAD_IN      :in std_logic;
          RESET        :in std_logic);
end GENERAL_REGISTER;
```

รีจิสเตอร์ดังกล่าวมีคุณสมบัติเหมือนกันคือ เป็นรีจิสเตอร์ขนาด 8 บิต ทำงานที่ขอบขาลงของสัญญาณนาฬิกา ดังนั้นในการเขียน VHDL code จึงใช้วิธีสร้าง Entity มาตรฐานขึ้นมาตัวหนึ่งชื่อ GENERAL\_REGISTER และนำมาใช้ด้วยคำสั่ง Port map ลงใน Datapath

รีจิสเตอร์ B เป็นรีจิสเตอร์ใช้งานทั่วไปขนาด 8 บิต ทำงานที่ขอบขาลงของสัญญาณนาฬิกา โดยปกติรีจิสเตอร์ B จะถูกใช้สำหรับการคูณและการหารตัวเลข ถึงแม้ว่าในโครงงานนี้ไม่ได้ทำคำสั่งเกี่ยวกับการคูณและหาร แต่ก็สามารถนำรีจิสเตอร์ B นี้ไปใช้งานเป็นรีจิสเตอร์ใช้งานทั่วไปได้โดยการอ้างหน่วยความจำตำแหน่ง FOH

รีจิสเตอร์ DPH และ DPL เวลานั้นไปใช้จะต่อกับบิต 2 บิตคือทั้งบิต INTERNAL\_BUS และบิต ADDRESS\_BUS โดยมีเกทแบบ Tri-state ต่อกันไว้ ปกติแล้วรีจิสเตอร์ DPH และรีจิสเตอร์ DPL จะใช้ร่วมกันในการอ้างหน่วยความจำภายนอก เนื่องจากซีพียูที่ทำการออกแบบไม่มีคำสั่งที่อ้างหน่วยความจำข้อมูลภายนอกเลย แต่อย่างไรก็ตาม รีจิสเตอร์ดังกล่าวสามารถเรียกใช้งานเป็นรีจิสเตอร์ใช้งานทั่วไปได้โดยการอ้างหน่วยความจำตำแหน่ง 83H และ 82H ตามลำดับ

ในกรณีที่กำลังที่ ALU ต้องทำนั้นเป็นคำสั่งซึ่งต้องการโอเปอเรนด์จำนวน 2 ตัว โอเปอเรนด์อีกตัวจะต้องเก็บในรีจิสเตอร์ TEMP1 โดยที่โอเปอเรนด์ตัวตั้งเก็บใน TEMP2 ส่วนกรณีที่กำลังที่ ALU ต้องทำมีโอเปอเรนด์แค่ตัวเดียวนั้น จะใช้รีจิสเตอร์ TEMP2 ในการเก็บโอเปอเรนด์เพียงตัวเดียว

รีจิสเตอร์ SP ใช้เป็นพอยน์เตอร์ของสแตค ถึงแม้ว่าซีพียูที่ออกแบบจะยังไม่มีคำสั่งในการ PUSH และ POP ข้อมูลลง Stack แต่ก็ยังสามารถนำไปใช้เป็นรีจิสเตอร์ใช้งานทั่วไปได้

#### 5.1.2 TEMP2

```
entity TMP2_REG is
    port(DATA_F_ACC      :in std_logic_vector(7 downto 0);
          DATA_F_BUS    :in std_logic_vector(7 downto 0);
          DATA_OUT      :out std_logic_vector(7 downto 0);
          CLOCK          :in std_logic;
          W_F_ACC        :in std_logic;
          W_F_BUS        :in std_logic);
end TMP2_REG;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้ใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น หากต้องการข้อมูลเพิ่มเติมหรือต้องการแจ้งถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นรีจิสเตอร์ขนาด 8 บิต ใช้สำหรับเก็บข้อมูลของโอเปอเรนด์ตัวคั้งที่จะส่งให้กับ ALU โดยที่อินพุทของ TEMP2 นี้มี 2 ทางคือ จาก ACCUMULATOR และจาก INTERNAL\_BUS การเลือกว่าจะเขียนข้อมูลจากไหนทำได้โดยส่งสัญญาณ WRITE\_F\_ACC หรือ WRITE\_F\_BUS โดยที่สัญญาณทั้งสองจะต้องไม่ Active พร้อมกัน

### 5.1.3 PSW

```
entity PSW is
    port(DATA_IN      :in std_logic_vector(7 downto 0);
         DATA_OUT    :out std_logic_vector(7 downto 0);
         ACC_IN       :in std_logic_vector(7 downto 0);
         CLOCK, LOAD_IN :in std_logic;
         RESET, CARRY_IN :in std_logic;
         OVERFLOW_IN  :in std_logic;
         AUX_C_IN     :in std_logic;
         CARRY_CHANGE :in std_logic;
         OVERFLOW_CHANGE :in std_logic;
         AUX_C_CHANGE :in std_logic);
end PSW;
```

ใช้ในการเก็บสถานะของซีพียู และยังใช้ในการเลือกแบงก์(Bank) ของรีจิสเตอร์ R0-R7 อีกด้วย ดังแสดงในตารางที่ 5.1

ชื่อบิต	ตำแหน่ง	ความหมาย
CY	PSW.7	Carry flag
AC	PSW.6	Auxiliary Carry flag
F0	PSW.5	Flag 0
RS1	PSW.4	บิตสำหรับเลือกรีจิสเตอร์แบงก์ บิต 1
RS0	PSW.3	บิตสำหรับเลือกรีจิสเตอร์แบงก์ บิต 0
OV	PSW.2	Overflow flag
P	PSW.0	Parity flag

ตารางที่ 5.1 แสดงบิตต่างๆของคอมโพเนนท์ PSW

รีจิสเตอร์ PSW นี้จะเชื่อมต่อกับ ALU เพื่อแสดงสถานะจากการทำคำสั่ง โดยคำสั่งที่มีผลกระทบต่อแฟล็กได้แก่คำสั่ง ADD, ADDC, SUB, RLC, RRC, MUL และ DIV ซึ่งคำสั่งดังกล่าวจะมีผลกระทบต่อแฟล็ก CY, AC และ OV ส่วน Parity flag นั้นจะถูกเซ็ทและเคลียร์ค่าทุกครั้งที่ ACCUMULATOR มีการเปลี่ยนแปลงค่า เพื่อแสดงว่า ACCUMULATOR นั้นมีจำนวนบิตที่เป็นค่า '1' เป็นจำนวนคู่หรือคี่

นอกจากนี้ค่าของบิต CY, AC, OV ยังถูกส่งไปยัง Control Unit เพื่อใช้ในการตัดสินใจการทำงาน เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อถูกรีเซ็ต PSW จะมีค่าเป็น 00H นั้นหมายถึงจะมีการอ้างรีจิสเตอร์เบงก์ 0 โดยอัตโนมัติขณะเปิดเครื่อง ซึ่งผู้ใช้สามารถเปลี่ยนรีจิสเตอร์เบงก์ได้โดยการเขียนข้อมูลลง ณ ตำแหน่ง DOH หรือใช้วิธีการเขียนข้อมูลแบบบิตลงในตำแหน่งนี้

#### 5.1.4 ALU

```
entity ALU is
    port(DATA_IN1, DATA_IN2 :in std_logic_vector(7 downto 0);
          DATA_OUT           :out std_logic_vector(7 downto 0);
          CLOCK, CARRY_IN     :in std_logic;
          CARRY_OUT           :out std_logic;
          OVERFLOW_OUT        :out std_logic;
          AUX_C_OUT           :out std_logic;
          CARRY_CHANGE        :out std_logic;
          OVERFLOW_CHANGE    :out std_logic;
          AUX_C_CHANGE        :out std_logic;
          INSTRUCTION         :in std_logic_vector(3 downto 0);
          ALU_SELECTED        :in std_logic;
          RESET               :in std_logic);
end ALU;
```

ใช้ในการทำการประมวลผลทางคณิตศาสตร์และลอจิก ซึ่งได้แก่คำสั่ง ADD, ADDC, SUBB, AND, ORL, XRL, CPL, RR, RL, RLC, RRC, INC และ DEC เนื่องจากผลจากคำสั่งจะเปลี่ยนแปลงค่าสถานะของซีพียูด้วย จึงต้องมีสัญญาณ OUTPUT เพื่อส่งไปบอกรีจิสเตอร์ PSW ว่ามีการเปลี่ยนแปลงค่าของแฟลคเกิดขึ้น เพื่อที่ตัว PSW จะได้ทำการอัปเดตค่าแฟลคให้มีค่าตรงตามสถานะที่เกิดขึ้นได้อย่างถูกต้อง

#### 5.1.5 GPR\_DECODER

```
entity GPR_DECODER is
    port(F_IR_3DTC0 :in std_logic_vector(2 downto 0);
          FLAG_RS1   :in std_logic;
          FLAG_RS0   :in std_logic;
          ADDRESS_OUT :out std_logic_vector(7 downto 0) );
end GPR_DECODER;
```

ใช้สำหรับถอดรหัสของคำสั่งที่มีการอ้างรีจิสเตอร์ Rn ว่าคือรีจิสเตอร์ตัวใดภายในรีจิสเตอร์ R0-R7 คอมโพเนนท์ตัวนี้จะถูกใช้เมื่อมีการอ้างถึง R0-R7 เท่านั้น โดยรับอินพุตมาจากบิต 0-2 ของรีจิสเตอร์ IR รีจิสเตอร์ที่อ้างถึงใน IR สามารถถูกถอดรหัสออกมาได้ดังตารางที่ 5.2

เนื่องจากรีจิสเตอร์ R0-R7 เป็นส่วนหนึ่งของหน่วยความจำ 128 ไบท์แรก โดยสามารถเลือกรีจิสเตอร์เบงก์ได้ดังตารางที่ 5.3 ในการเลือกรีจิสเตอร์เบงก์นั้นอาศัยการดูค่าจาก PSW ในบิตที่ 3 และบิตที่ 4 นั่นคือบิต RS0 และบิต RS1  
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาดูเท่านั้น เมื่อผู้ญาติเห็นไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

IR(2 downto 0)	รีจิสเตอร์ที่ถูกอ้างถึง
000	R0
001	R1
010	R2
011	R3
100	R4
101	R5
110	R6
111	R7

ตารางที่ 5.2 แสดงรีจิสเตอร์ที่ถูกถอดรหัสจาก GPR\_DECODER

แอดเดรส	รีจิสเตอร์แบงก์	ชื่อรีจิสเตอร์ใช้งาน
00H-07H	0	R0-R7
08H-0FH	1	R0-R7
10H-17H	2	R0-R7
18H-1FH	3	R0-R7

ตารางที่ 5.3 แสดงถึงหมายเลขแอดเดรสของ  
รีจิสเตอร์แบงก์ต่างๆสำหรับ GPR\_DECODER

#### 5.1.6 RI\_DECODER

```
entity RI_DECODER is
  port(F_IR_0      :in std_logic;
       FLAG_RS1   :in std_logic;
       FLAG_RS0   :in std_logic;
       ADDRESS_OUT :out std_logic_vector(7 downto 0) );
end RI_DECODER;
```

ใช้สำหรับถอดรหัสของคำสั่งที่มีการอ้างถึงรีจิสเตอร์ Ri โดยการถอดรหัสบิตสุดท้ายของรีจิสเตอร์ IR ถ้าบิตที่ 0 ของ IR มีค่าเป็นลอจิก '0' แสดงว่าอ้างถึงรีจิสเตอร์ R0 แต่ถ้ามีค่าเป็น '1' แสดงว่าอ้างถึงรีจิสเตอร์ R1 เนื่องจากรีจิสเตอร์ R0 และ R1 นั้นสามารถเลือกได้ว่าอยู่ในแบงก์ไหน ดังนั้นตัว RI\_DECODER จึงนำค่าจากแฟล็ก RS0 และแฟล็ก RS1 ใน PSW มาใช้ในการอ้างตำแหน่งของรีจิสเตอร์อีกด้วยดังที่ได้กล่าวมาแล้วใน GPR\_DECODER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 5.1.7 PC

```
entity PC is
  port(DATA_IN8      :in std_logic_vector(7 downto 0);
        DATA_IN16   :in std_logic_vector(15 downto 0);
        DATA_OUT     :out std_logic_vector(15 downto 0);
        CLOCK         :in std_logic;
        LOAD_IN16     :in std_logic;
        LOAD_IN8H     :in std_logic;
        LOAD_IN8L     :in std_logic;
        RESET         :in std_logic;
        INC_PC        :in std_logic);
end PC;
```

เป็นรีจิสเตอร์ขนาด 16 บิต ทำหน้าที่เก็บตำแหน่งปัจจุบันของคำสั่งที่ซีพียูจะต้อง Fetch เข้ามาทำงาน เมื่อถูกรีเซ็ตรีจิสเตอร์นี้จะมีค่าเป็น 0000H

รีจิสเตอร์ PC จะถูกเพิ่มค่าขึ้นทีละหนึ่งค่าด้วยคำสั่ง INC\_PC ที่ส่งมาจาก Control Unit นอกจากนี้ยังสามารถรับค่าจาก DPH และ DPL ผ่าน ADDRESS\_BUS หรือรับค่าจาก INTERNAL\_BUS ทีละ 8 บิตจำนวน 2 ครั้งก็ได้

## 5.1.8 PROG\_ADDR\_REG

```
entity PROG_ADDR_REG is
  port(DATA_IN      :in std_logic_vector(15 downto 0);
        DATA_OUT    :out std_logic_vector(15 downto 0);
        CLOCK       :in std_logic;
        LOAD_IN     :in std_logic;
        RESET       :in std_logic);
end PROG_ADDR_REG;
```

เป็นรีจิสเตอร์ขนาด 16 ทำหน้าที่ Latch ตัณญาณจาก PC เอาไว้โดยจะเชื่อม PROG\_ADDR\_REG นี้เข้ากับพอร์ต 0 และพอร์ต 2 เพื่อส่งสัญญาณ Address ของ Program Memory ให้กับ ROM ที่ต่อกับซีพียู

นอกจากนี้ PROG\_ADDR\_REG สามารถรับค่าจาก DPTR ได้โดยตรงโดยผ่าน ADDRESS\_BUS อีกด้วย แต่เนื่องจากข้อจำกัดในด้านเวลา จึงไม่ได้ทำการออกแบบคำสั่งในการอ้างถึง External Data Memory โดยผ่าน DPTR เอาไว้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.1.9 RAM\_ADDR\_REG

```
entity RAM_ADDR_REG is
    port(F_IR, DATA_IN          :in std_logic_vector(7 downto 0);
         DATA_OUT              :out std_logic_vector(7 downto 0);
         CLOCK                  :in std_logic;
         LOAD_IN                :in std_logic;
         RESET                  :in std_logic);
end RAM_ADDR_REG;
```

เป็นรีจิสเตอร์ทำหน้าที่เป็น Memory Address Register ของหน่วยความจำภายในขนาด 128 ไบต์ เนื่องจาก 8031 มีคำสั่งใช้ในการอ้างถึงข้อมูลระดับบิตได้ ดังนั้นจึงเป็นหน้าที่ของ RAM\_ADDR\_REG ในการแปลงค่า Bit Address ให้เป็น Byte Address ที่อ้างถึงตำแหน่งของหน่วยความจำ ซึ่งคำสั่งดังกล่าวได้แก่

- MOV C,bit
- CPL bit
- CLR bit
- SETB bit

หาก RAM\_ADDR\_REG พบว่าค่าใน IR มีคำสั่งดังกล่าว มันจะทำการแปลงค่า Bit Address ให้เป็น Byte Address ซึ่งเป็นตำแหน่งจริงๆ ของข้อมูลบิตนั้นในหน่วยความจำภายในขนาด 128 ไบต์

### 5.1.10 RAM\_128\_BYTE

```
entity RAM_128_BYTE is
    generic(DATA_WIDTH          : integer:=8;
            CAPACITY            : integer:=128;
            ADDR_WIDTH          : integer:=7);
    port(DATA_IN                :in std_logic_vector(DATA_WIDTH-1 downto 0);
         DATA_OUT              :out std_logic_vector(DATA_WIDTH-1 downto 0);
         CLOCK                  :in std_logic;
         WE                     :in std_logic;
         ADDRESS                 :in std_logic_vector(ADDR_WIDTH-1 downto 0));
end RAM_128_BYTE;
```

เป็นหน่วยความจำข้อมูลภายในตัวชิพ มีขนาด 128 ไบต์ ทำงานที่คมลขของสัญญาณนาฬิกา โดยหน่วยความจำดังกล่าวจะเป็น Static Ram แบบ Single-port นั่นคือทั้งการอ่านและการเขียนจะใช้ค่าแอดเดรสจากพอร์ตเดียวกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.1.11 BIT\_OPERATOR

```
entity BIT_OPERATOR is
port(CLOCK, LOAD_IN           :in std_logic;
     BIT_NUMBER                :in std_logic_vector(2 downto 0);
     ORIGINAL_VALUE           :in std_logic_vector(7 downto 0);
     CARRY_FLAG               :in std_logic;
     PREPARE_FOR_ROTATE,
     CLR_BIT,
     CPL_BIT,
     SET_BIT,
     WRITE_BIT_F_CARRY,
     CHK_BIT,SET_ALL_BIT_ZERO :in std_logic;
     BIT_OPERATED             :out std_logic_vector(7 downto 0);
     CHECKED_BIT_STATUS       :out std_logic);
end BIT_OPERATOR;
```

ใช้สำหรับการทำโอเปอเรชันกับข้อมูลในระดับบิต เนื่องจาก 8031 มีคำสั่งที่สามารถเข้าถึงข้อมูลระดับบิตได้ ตัว BIT\_OPERATOR จะรับข้อมูลขนาด 8 บิตที่จะทำ Bit Operation เข้ามาทางพอร์ต ชื่อ ORIGINAL\_VALUE และรับหมายเลขของบิตที่จะทำโอเปอเรชันเข้ามาทางพอร์ต BIT\_NUMBER และส่งข้อมูลที่ทำ BIT\_OPERATION แล้วออกที่พอร์ต BIT\_OPERATED

ฟังก์ชันต่างๆที่ BIT\_OPERATOR ทำคือ

- CLR\_BIT - ทำการเคลียร์ค่าเฉพาะบิตที่ต้องการ
- CPL\_BIT - กลับค่าบิตที่ต้องการให้มีสถานะเป็นตรงกันข้าม
- SET\_BIT - ทำการเซ็ทค่าเฉพาะบิตที่ต้องการ
- WRITE\_BIT\_F\_CARRY - นำค่า Carry Flag เขียนลงไปในบิตที่ต้องการ
- PREPARE\_FOR\_ROTATE - นำค่าบิตที่ต้องการใส่ในบิตที่ 7 เพื่อที่จะใช้คำสั่ง RLC เพื่อเลื่อนข้อมูลใส่ใน Carry flag ในภายหลัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ไปจะอ่านค่าจากสถานะลอจิกที่ขาสัญญาณของพอร์ตโดยตรง ยกเว้นคำสั่งประเภท Read-Modify-Write จึงอ่านค่าข้อมูลจาก Latch ของพอร์ต

การอ่านสัญญาณจากขาของพอร์ตทำได้โดยการส่งสัญญาณ READ\_PIN ให้มีค่าเป็น '1' ส่วนการอ่านสัญญาณจาก Latch ของพอร์ตทำได้โดยการส่งสัญญาณ READ\_LATCH

คำสั่งที่ทำการอ่านข้อมูลจาก Latch ได้แก่

XCH	A,P1.X
ANL	P1.X,A
ANL	P1.X,#data
ORL	P1.X,A
ORL	P1.X,#data
XRL	P1.X,#data
INC	P1.X
DEC	P1.X
DJNZ	P1.X, label
SETB	P1.X
CLR	P1.X
CPL	P1.X

ในซีพียู 8031 ปกติแล้วถ้าใช้พอร์ต 1 เป็นพอร์ตอินพุทจะต้องเขียนค่า FF มาใส่ที่พอร์ต 1 ก่อน แต่ในวงจรที่ออกแบบสามารถอ่านค่าจากพอร์ตได้เลยโดยไม่ต้องเขียนค่า FFH ให้กับพอร์ตก่อน แต่ถ้าในโปรแกรมมีการเขียนค่า FFH ใส่ลงในพอร์ต 1 ก่อนที่จะใช้พอร์ตเป็นพอร์ตอินพุท โปรแกรมก็ยังสามารถทำงานได้โดยไม่มีปัญหาแต่อย่างใด

ในซีพียู 8031 โดยปกตินั้นเมื่อถูกรีเซ็ตก็สามารถใช้พอร์ต 1 เป็นอินพุทพอร์ตได้ทันที เนื่องจากพอร์ต 1 ถูกเซ็ตเป็น FFH โดยฮาร์ดแวร์ที่ถูกรีเซ็ต ถึงแม้ว่าพอร์ต 1 ของซีพียูที่ทำการออกแบบไม่จำเป็นต้องเขียนค่า FFH กรณีต้องการเป็นอินพุทพอร์ตก็ตาม แต่เพื่อให้มีความใกล้เคียงกับซีพียู 8031 ดังนั้นจึงออกแบบให้เมื่อถูกรีเซ็ตแล้วพอร์ต 1 มีค่าเป็น FFH

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 5.1.14 PORT\_3

```

entity PORT3 is
  port(PORT3_IN_INTERNAL      :in std_logic_vector(7 downto 0);
        PORT3_OUT_INTERNAL    :out std_logic_vector(7 downto 0);
        CLOCK                  :in std_logic;
        RESET                  :in std_logic;
        READ_LATCH             :in std_logic;
        READ_PIN               :in std_logic;
        WRITE_TO_LATCH        :in std_logic;
        PORT3_OUT_PIN          :out std_logic_vector(7 downto 0);
        PORT3_IN_PIN           :in std_logic_vector(7 downto 0);
        MEM_WR_ACTIVE_L       :in std_logic;
        MEM_RD_ACTIVE_L       :in std_logic );
end PORT3;

```

พอร์ต 3 สามารถนำมาใช้เป็นพอร์ตอินพุทและเอาต์พุทได้ ภายในพอร์ตจะมี Latch อยู่ภายในเพื่อทำหน้าที่ Latch ข้อมูลค้างเอาไว้ในการณิที่ใช้พอร์ตเป็นพอร์ตเอาต์พุท การอ่านพอร์ตสามารถทำได้ 2 แบบคืออ่านจากค่าลอจิกที่ขาสัญญาณของพอร์ตโดยตรง และอ่านค่าจาก Latch ของพอร์ต โดยปกติคำสั่งต่างๆ ไปจะอ่านค่าจากสถานะลอจิกที่ขาสัญญาณของพอร์ตโดยตรง ยกเว้นคำสั่งประเภท Read-Modify-Write จึงอ่านค่าข้อมูลจาก Latch ของพอร์ต

การอ่านสัญญาณจากขาของพอร์ตทำได้โดยการส่งสัญญาณ READ\_PIN ให้มีค่าเป็น '1' ส่วนการอ่านสัญญาณจาก Latch ของพอร์ตทำได้โดยการส่งสัญญาณ READ\_LATCH

คำสั่งที่ทำการอ่านข้อมูลจาก Latch ได้แก่

XCH	A,P3.X
ANL	P3.X,A
ANL	P3.X,#data
ORL	P3.X,A
ORL	P3.X,#data
XRL	P3.X,#data
INC	P3.X
DEC	P3.X
DJNZ	P3.X, label
SETB	P3.X
CLR	P3.X
CPL	P3.X

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในซีพียู 8031 ปกติแล้วถ้าใช้พอร์ต 3 เป็นพอร์ตอินพุทจะต้องเขียนค่า FF มาใส่ที่พอร์ต 3 ก่อน แต่ในวงจรที่ออกแบบสามารถอ่านค่าจากพอร์ตได้เลยโดยไม่ต้องเขียนค่า FFH ให้กับพอร์ตก่อน แต่ถ้าในโปรแกรมมีการเขียนค่า FFH ใส่ลงในพอร์ต 3 ก่อนที่จะใช้พอร์ตเป็นพอร์ตอินพุท โปรแกรมก็ยังสามารถทำงานได้โดยไม่มีปัญหาแต่อย่างใด

ในซีพียู 8031 โดยปกติมันเมื่อถูกรีเซ็ตก็สามารถใช้พอร์ต 3 เป็นอินพุทพอร์ตได้ทันที เนื่องจากพอร์ต 3 ถูกเซ็ตเป็น FFH โดยฮาร์ดแวร์ที่ถูกรีเซ็ต ถึงแม้ว่าพอร์ต 3 ของซีพียูที่ทำการออกแบบไม่จำเป็นต้องเขียนค่า FFH กรณีต้องการเป็นอินพุทพอร์ตก็ตาม แต่เพื่อให้มีความใกล้เคียงกับซีพียู 8031 ดังนั้นจึงออกแบบให้เมื่อถูกรีเซ็ตแล้วพอร์ต 3 มีค่าเป็น FFH

ในซีพียู 8031 ปกติเราสามารถนำพอร์ต 3 ไปใช้ในการสื่อสารอนุกรม, การอินเตอร์รัพท์ และการติดต่อกับ External data memory ได้ แต่โครงงานนี้ไม่สามารถนำพอร์ต 3 ไปทำหน้าที่ดังกล่าวได้ เนื่องจากเวลาในการทำโครงงานมีจำกัด แต่อย่างไรก็ตาม ได้มีการออกแบบพอร์ต 3 ให้สามารถรองรับงานดังกล่าวได้แล้ว เพียงแต่ต้องเพิ่มเติมส่วนควบคุมให้ทำหน้าที่ควบคุมพอร์ต 3 ภายใน Control Unit เท่านั้น

#### 5.1.15 REDIRECT

```
entity REDIRECT is
    port(F_IR, ADDRESS_IN          :in std_logic_vector(7 downto 0);
         RAM_TO_INTBUS, WRITE_RAM  :in std_logic;
         REAL_WRITE_RAM,
         REAL_RAM_TO_INTBUS        :out std_logic;
         W_P0_LATCH, W_P1_LATCH,
         W_P2_LATCH, W_P3_LATCH,
         R_P0_LATCH, R_P1_LATCH,
         R_P2_LATCH, R_P3_LATCH,
         R_P0_PIN, R_P1_PIN, R_P2_PIN,
         R_P3_PIN, WRITE_PSW, WRITE_B,
         WRITE_ACC, WRITE_SP,
         WRITE_DPH, WRITE_DPL,
         PSW_TO_INTBUS, B_TO_INTBUS,
         ACC_TO_INTBUS, SP_TO_INTBUS,
         DPH_TO_INTBUS, DPL_TO_INTBUS :out std_logic );
end REDIRECT;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พื้นที่หน่วยความจำภายในตั้งแต่แอดเดรส 80H-FFH เป็นตำแหน่งแอดเดรสที่ถูกนำมาใช้เป็นตำแหน่งของ Special-Function-Register จำนวน 10 ตำแหน่งดังแสดงในรูปที่ 5.4

Symbols	Address (Hex)
B	F0h
ACC	E0h
PSW	D0h
P3	B0h
P2	A0h
P1	90h
DPH	83h
DPL	82h
SP	81h
P0	80h

รูปที่ 5.4 แสดงตำแหน่งของ Special Function Register.

การอ้างถึงรีจิสเตอร์ดังกล่าวจะทำโดยการอ้างตำแหน่งแอดเดรสของรีจิสเตอร์นั้น โดยถือว่ารีจิสเตอร์เป็นหน่วยความจำภายในตัวหนึ่ง โดยที่แต่ละรีจิสเตอร์ต่างก็มีหมายเลขแอดเดรสเป็นของตัวเอง จึงต้องใช้ REDIRECT ช่วยถอดรหัสแอดเดรสของรีจิสเตอร์ดังกล่าวออกมาเป็นสัญญาณสำหรับอ่านและเขียนรีจิสเตอร์แต่ละตัว

เนื่องจากการอ้างพอร์ตของ 8031 นั้นทำได้โดยการอ้างตำแหน่งหน่วยความจำเช่นเดียวกับรีจิสเตอร์ ดังนั้น REDIRECT จึงต้องทำหน้าที่แปลงความแอดเดรสของพอร์ตที่ทำการอ้างถึงออกมาเป็นสัญญาณอ่านหรือเขียนพอร์ตแทน

## 5.2 การนำแต่ละคอมโพเนนท์มารวมกันเป็น Datapath

เมื่อออกแบบแต่ละคอมโพเนนท์เสร็จแล้วก็ให้นำแต่ละคอมโพเนนท์มา Map ลงบน Datapath จากนั้นก็ทำการออกแบบ Control Unit ต่อไป

ภายใน Datapath ประกอบด้วยบัสจำนวน 2 บัสด้วยกันก็คือ INTERNAL\_BUS และ ADDRESS\_BUS โดยที่ INTERNAL\_BUS นั้นจะใช้เป็นตัวรับส่งข้อมูลระหว่างรีจิสเตอร์ต่างๆ และหน่วยความจำ ส่วน ADDRESS\_BUS จะใช้สำหรับส่งข้อมูลระหว่าง PC , DPH, DPL และ PROG\_ADDR\_REG ดังรูปที่ 5.3

คอมโพเนนท์ RAM\_ADDR\_REG ทำหน้าที่รับค่าแอดเดรสของหน่วยความจำภายในที่ต้องการอ้างถึงไปแลตซ์ค่าเก็บไว้และส่งไปยัง RAM\_128\_BYTE โดยตรง ดังนั้น RAM\_128\_BYTE จะทำการถอดรหัสแอดเดรสที่ RAM\_ADDR\_REG ซึ่งอยู่ออกทางเอาต์พุตตลอดเวลา เนื่องจากเอาต์พุตของ RAM ที่ต่ออยู่กับบัสนั้นถูกกั้นไว้ด้วย Tri-state gate ดังนั้นหากต้องการนำข้อมูลจาก RAM\_128\_BYTE ไปใช้งานโดยผ่าน INTERNAL\_BUS จะต้องส่งสัญญาณเพื่อ Enable ตัว Tri-state นี้เสียก่อน

เอกสารนี้เป็น IR จะรับสัญญาณเข้ามาจาก INTERNAL\_BUS และต่อออกไปยัง Control Unit ดังนั้นจึงต้องต่อเอาต์พุตของ IR ออกมาเป็นพอร์ตเอาต์พุตของ Datapath ด้วย

อ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รีจิสเตอร์ TEMP2 จะสามารถรับอินพุตได้จาก 2 แหล่งคือ จาก INTERNAL\_BUS และจาก ACC และให้เอาท์พุทแยกไป 2 ทางคือ ต่อกับ ALU โดยตรงและต่อไปยัง INTERNAL\_BUS โดยผ่าน Tri-state gate ที่ชื่อ TMP2\_TO\_INTBUS

รีจิสเตอร์ TEMP1 ทำหน้าที่แลตซ์ค่าโอเปอเรนด์ตัวที่ 2 ให้กับ ALU นอกจากนี้ยังใช้เป็นรีจิสเตอร์เก็บข้อมูลชั่วคราวในการทำโอเปอเรชั่นบางอย่างภายในตัวซีพียู ดังนั้นเอาท์พุทของ TEMP1 จึงต้องต่อกับ INTERNAL\_BUS โดยผ่าน Tri-state ที่ชื่อ TMP1\_TO\_INTBUS

คอมโพเนนท์ GPR\_DECODER จะรับค่าหมายเลขของรีจิสเตอร์ Rn จากเอาท์พุทของ IR บิตที่ 3-0 และค่ารีจิสเตอร์เบงก์จากเอาท์พุทของ PSW บิตที่ 4 และบิตที่ 3

คอมโพเนนท์ RI\_DECODER จะรับค่าหมายเลขของรีจิสเตอร์ Ri จากเอาท์พุทของ IR บิตที่ 0 และค่ารีจิสเตอร์เบงก์จากเอาท์พุทของ PSW เช่นเดียวกับคอมโพเนนท์ GPR\_DECODER

PC สามารถรับค่าได้ทั้งจาก ADDRESS\_BUS และ INTERNAL\_BUS หากรับสัญญาณจาก ADDRESS\_BUS จะใช้การกระตุ้นสัญญาณ WRITE\_PC\_16 แต่หากเป็นการรับสัญญาณจาก INTERNAL\_BUS จะต้องรับเข้ามา 2 ครั้งเนื่องจาก INTERNAL\_BUS มีขนาดแค่ 8 บิต

เนื่องจากวงจรที่ออกแบบไม่มีส่วนกำเนิดสัญญาณนาฬิกา จึงใช้วิธีรับสัญญาณนาฬิกาเข้ามาจากภายนอกแทน

### 5.3 การออกแบบ Control Unit


Control Unit นั้นมีหน้าที่ส่งสัญญาณออกไปควบคุม Datapath แต่ในขณะที่เดียวกันก็ต้องรับข้อมูลบางสัญญาณจาก Datapath เข้ามาเพื่อใช้ในการตัดสินใจในการทำคำสั่งต่างๆ

ในการทำงานของ Datapath นั้นจะเกิดค่า Delay ในการส่งสัญญาณจากรีจิสเตอร์ตัวหนึ่งไปยังรีจิสเตอร์อีกตัวหนึ่ง เนื่องจากอุปสรรคใน Datapath ทำงานที่คมลบบของสัญญาณนาฬิกาดังนั้นเพื่อหลีกเลี่ยงปัญหาค่า Delay ดังกล่าวจึงออกแบบให้ Control Unit ทำงานที่ขอบขาขึ้นของสัญญาณนาฬิกา ทำให้เมื่อ Control Unit ส่งสัญญาณควบคุมมาให้ Datapath เป็นช่วงระยะเวลาหนึ่งแล้ว อุปสรรคใน Datapath จึงค่อย Active ที่ขอบขาลงของสัญญาณนาฬิกา เป็นการตัดปัญหาที่เกิดจากการ Delay ของอุปสรรคภายใน Datapath ได้

#### 5.3.1 การทำงานของ Control Unit


เนื่องจากการทำงานของ 8031 นั้นใช้คาบเวลาของสัญญาณนาฬิกาเป็นช่วงเวลาพื้นฐานการทำงานย่อยของซีพียู โดยช่วงเวลาที่น้อยที่สุดในการทำคำสั่งใดคำสั่งหนึ่งเรียกว่า 1 แมชชีนไซเคิล (Machine Cycle) ซึ่งใช้เวลา 12 คาบเวลาออสซิลเลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.5 แสดงขาต่างๆ ของ Control Unit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.6 แสดง Timing diagram ของการ Fetch ข้อมูลจาก Program Memory

ในรูปที่ 5.6 แสดงถึงแผนภาพเวลาของ 8031 ที่ทำการออกแบบในการ Fetch ข้อมูลจาก Program Memory โดยมีลำดับการทำงานดังนี้

1. Clock ที่ 1 : ซีพียูทำการอ่านค่าของพอร์ต 0
2. Clock ที่ 2 : ทำการกระตุ้นสัญญาณ ALE ให้มีสถานะเป็นลอจิก '1'
3. Clock ที่ 3 : ทำการส่ง PCH ออกที่พอร์ต 2 และ PCL ออกที่พอร์ต 0
4. Clock ที่ 4 : ดิสเอเบิลสัญญาณ ALE ให้มีสถานะกลับเป็นลอจิก '0'
5. Clock ที่ 5 : ทำการกระตุ้นสัญญาณ PSEN ให้เป็นลอจิก '0'
6. Clock ที่ 7 : อ่านสัญญาณจาก P0 เข้ามาซึ่ง ค่าที่ได้จะเป็นคำสั่งที่ต้องทำงาน นำค่าดังกล่าวเก็บใน IR
7. Clock ที่ 8 – Clock ที่ 12 : ทำคำสั่งที่ Fetch เข้ามาได้ หากคำสั่งที่ Fetch เข้ามาเป็นคำสั่งชนิด 2 byte-1 cycle แล้ว ก็จะมีการส่ง Address ของไบท์ที่ สองของคำสั่งนั้นออกไปที่ Clock ที่ 9 และทำการอ่านไบท์ที่สองของคำสั่งเข้ามาขณะที่อยู่ที่ Clock ที่ 1 ของคำสั่งถัดไปและขณะที่คำสั่ง Fetch คำสั่งถัดไปนั้นจะต้องทำโอเปอเรชั่นของคำสั่งขนาด 2 byte-1cycle ให้เสร็จภายใน Clock ที่ 7 ของคำสั่งถัดไปด้วย

### 5.3.2 ชุดคำสั่งของ 8031 ที่ทำการสร้าง

ชุดคำสั่งของซีพียู 8031 มีทั้งสิ้น 111 คำสั่ง แบ่งออกเป็น 6 ประเภท ดังนี้

1. คำสั่งประเภท 1 byte - 1 cycle จำนวน 37 คำสั่ง
2. คำสั่งประเภท 2 byte - 1 cycle จำนวน 27 คำสั่ง
3. คำสั่งประเภท 1 byte - 2 cycle จำนวน 10 คำสั่ง
4. คำสั่งประเภท 2 byte - 2 cycle จำนวน 19 คำสั่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. คำสั่งประเภท 2 byte - 3 cycle จำนวน 16 คำสั่ง

6. คำสั่งประเภท 1 byte - 4 cycle จำนวน 2 คำสั่ง

คำสั่งของ 8031 ที่โครงการนี้เลือกทำคือคำสั่งประเภท 1 byte – 1 cycle จำนวน 34 คำสั่งจากที่มีอยู่ 37 คำสั่ง และคำสั่งประเภท 2 byte – 1 cycle จำนวน 27 คำสั่งรวมคำสั่งที่โครงการนี้ทำทั้งสิ้น 61 คำสั่ง คำสั่งประเภท 1 byte – 1 cycle ที่ทำมีดังนี้

INC Rn	MOV A,Rn	ANL A,@Ri	RRC A
DEC Rn	XCH A,@Ri	XRL A,@Ri	RLC A
ADD A,Rn	MOV A,@Ri	SUBB A,@Ri	CPL C
ADDC A,Rn	MOV @Ri,A	CLR A	CLR C
ORL A,Rn	INC @Ri	CPL A	SETB C
ANL A,Rn	DEC @Ri	INC A	NOP
XRL A,Rn	ADD A,@Ri	DEC A	MOV Rn,A
SUBB A,Rn	ADDC A,@Ri	RR A	
XCH A,Rn	ORL A,@Ri	RL A	

คำสั่งประเภท 1 byte – 2 cycle ที่ทำมีดังนี้

ORL direct,A	ORL A,#data	ORL A,direct	MOV @Ri,#data
ANL direct,A	ANL A,#data	ANL A,direct	MOV Rn,#data
XRL direct,A	XRL A,#data	XRL A,direct	ADD A,direct
MOV C,bit	MOV A,#data	SUBB A,direct	ADDC A,direct
CPL bit	SUBB A,#data	XCH A,direct	ADD A,#data
CLR bit	INC direct	MOV A,direct	ADDC A,#data
SETB bit	DEC direct	MOV direct,A	

### 5.3.3 รายละเอียดการทำงานของแต่ละคำสั่ง

ในหัวข้อนี้จะอธิบายรายละเอียดการทำงานของแต่ละคำสั่งว่ามีลำดับการทำงานก่อนหลังอย่างไร มีการใช้คอมโพเนนต์ใน Datapath ตัวไหนบ้าง ของคำสั่งทั้ง 61 คำสั่งที่ทำการสร้าง

ในการอธิบายการทำงานของแต่ละคำสั่งนั้นจะอธิบายว่าข้อมูลเคลื่อนที่จากคอมโพเนนต์ไหนไปสู่อะไรบ้าง เนื่องจากคอมโพเนนต์บางคอมโพเนนต์จะต้องใช้คำสั่ง Enable การทำงาน และเลือกโหมดการทำงานเช่น ALU และ BIT\_OPERATOR ดังนั้นหากคำสั่งไหนมีการเรียกใช้ ALU แล้วในสเตปนั้นจะมีการส่งสัญญาณ ALU\_ENABLE และ ALU\_MODE มาจาก Control Unit เพื่อ Enable การทำงานและเลือกโหมดการทำงาน ส่วนคำสั่งที่มีการเรียกใช้คอมโพเนนต์ BIT\_OPERATOR หากมีการเลือกโหมดการทำงานใดก็จะมีสัญญาณนั้นให้มีค่าลอจิกเป็น '1'

ตัวอย่างเช่น SET\_ALL\_BIT\_ZERO <= '1' เป็นต้น

ในสเตปต่างๆ จะเขียนเฉพาะสัญญาณและคอมโพเนนท์ที่กำลังทำงานอยู่เท่านั้น โดยถือว่าคอมโพเนนท์อื่นๆ ไม่มีการทำงาน และสัญญาณที่กระตุ้นคอมโพเนนท์ที่ไม่ได้ระบุในสเตปการทำงานนั้นถูกคิเสอเบิลเอาไว้

สำหรับคำสั่งประเภท 2 byte – 1 cycle นั้นจะมีการทำงานเพิ่มเติมขึ้นมาจากคำสั่งประเภท 1 byte - 1 cycle โดยในสเตปที่ 1-6 จะเป็นขั้นตอนของการ Fetch ข้อมูลไบท์ที่ 2 ของคำสั่งเข้ามา ซึ่งมีการทำงานดังนี้

Step 1:	ALE	<=	'1'
	INC_PC	<=	'1'
Step 2:	ALE	<=	'1'
Step 3:	ไม่มีการทำงาน		
Step 4:	PSEN	<=	'0'
Step 5:	PSEN	<=	'0'
Step 6:	TEMP2	<=	PORT0

#### 5.3.3.1 INC Rn

Step 1:	RAM_ADDR_REG	<=	GPR_DECODER
Step 2:	TEMP2	<=	RAM_128_BYTE
Step 3:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	INC_INS
Step 4:	RAM_128_BYTE	<=	ALU

#### 5.3.3.2 DEC Rn

Step 1:	RAM_ADDR_REG	<=	GPR_DECODER
Step 2:	TEMP2	<=	RAM_128_BYTE
Step 3:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	DEC_INS
Step 4:	RAM_128_BYTE	<=	ALU

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3.3.3 ADD A,Rn

Step 1:	RAM_ADDR_REG	<=	GPR_DECODER
Step 2:	TEMP2	<=	ACCUMULATOR
	TEMP1	<=	RAM_128_BYTE
Step 3:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	ADD_INS
Step 4:	RAM_128_BYTE	<=	ALU

5.3.3.4 ADDC A,Rn

Step 1:	RAM_ADDR_REG	<=	GPR_DECODER
Step 2:	TEMP2	<=	ACCUMULATOR
	TEMP1	<=	RAM_128_BYTE
Step 3:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	ADDC_INS
Step 4:	RAM_128_BYTE	<=	ALU

5.3.3.5 ORL A,Rn

Step 1:	RAM_ADDR_REG	<=	GPR_DECODER
Step 2:	TEMP2	<=	ACCUMULATOR
	TEMP1	<=	RAM_128_BYTE
Step 3:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	ORL_INS
Step 4:	RAM_128_BYTE	<=	ALU

5.3.3.6 ANL A,Rn

Step 1:	RAM_ADDR_REG	<=	GPR_DECODER
Step 2:	TEMP2	<=	ACCUMULATOR
	TEMP1	<=	RAM_128_BYTE
Step 3:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	ANL_INS
Step 4:	RAM_128_BYTE	<=	ALU

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3.3.7 XRL A,Rn

Step 1:	RAM_ADDR_REG	<=	GPR_DECODER
Step 2:	TEMP2	<=	ACCUMULATOR
	TEMP1	<=	RAM_128_BYTE
Step 3:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	XRL_INS
Step 4:	RAM_128_BYTE	<=	ALU

5.3.3.8 SUBB A,Rn

Step 1:	RAM_ADDR_REG	<=	GPR_DECODER
Step 2:	TEMP2	<=	ACCUMULATOR
	TEMP1	<=	RAM_128_BYTE
Step 3:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	SUBB_INS
Step 4:	RAM_128_BYTE	<=	ALU

5.3.3.9 XCH A,Rn

Step 1:	RAM_ADDR_REG	<=	GPR_DECODER
	TEMP2	<=	ACCUMULATOR
Step 2:	ACCUMULATOR	<=	RAM_128_BYTE
Step 3:	RAM_128_BYTE	<=	TEMP2

5.3.3.10 MOV A,Rn

Step 1:	RAM_ADDR_REG	<=	GPR_DECODER
Step 2:	ACCUMULATOR	<=	RAM_128_BYTE

5.3.3.11 MOV Rn,A

Step 1:	RAM_ADDR_REG	<=	GPR_DECODER
Step 2:	RAM_128_BYTE	<=	ACCUMULATOR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3.3.12 XCH A,@Ri

Step 1:	RAM_ADDR_REG	<=	RI_DECODER
Step 2:	TEMP1	<=	RAM_128_BYTE
Step 3:	RAM_ADDR_REG	<=	TEMP1
	TEMP2	<=	ACCUMULATOR
Step 4:	ACCUMULATOR	<=	RAM_128_BYTE
Step 5:	RAM_128_BYTE	<=	TEMP2

5.3.3.13 MOV A,@Ri

Step 1:	RAM_ADDR_REG	<=	RI_DECODER
Step 2:	TEMP1	<=	RAM_128_BYTE
Step 3:	RAM_ADDR_REG	<=	TEMP1
Step 4:	ACCUMULATOR	<=	RAM_128_BYTE

5.3.3.14 MOV @Ri,A

Step 1:	RAM_ADDR_REG	<=	RI_DECODER
Step 2:	TEMP1	<=	RAM_128_BYTE
Step 3:	RAM_ADDR_REG	<=	TEMP1
Step 4:	RAM_128_BYTE	<=	ACCUMULATOR

5.3.3.15 INC @Ri

Step 1:	RAM_ADDR_REG	<=	RI_DECODER
Step 2:	TEMP1	<=	RAM_128_BYTE
Step 3:	RAM_ADDR_REG	<=	TEMP1
Step 4:	TEMP2	<=	RAM_128_BYTE
Step 5:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	INC_INS
Step 6:	RAM_128_BYTE	<=	ALU

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3.3.16 DEC @Ri

Step 1:	RAM_ADDR_REG	<=	RI_DECODER
Step 2:	TEMP1	<=	RAM_128_BYTE
Step 3:	RAM_ADDR_REG	<=	TEMP1
Step 4:	TEMP2	<=	RAM_128_BYTE
Step 5:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	DEC_INS
Step 6:	RAM_128_BYTE	<=	ALU

5.3.3.17 ADD A,@Ri

Step 1:	RAM_ADDR_REG	<=	RI_DECODER
Step 2:	TEMP1	<=	RAM_128_BYTE
Step 3:	RAM_ADDR_REG	<=	TEMP1
Step 4:	TEMP1	<=	RAM_128_BYTE
	TEMP2	<=	ACCUMULATOR
Step 5:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	ADD_INS
Step 6:	RAM_128_BYTE	<=	ALU

5.3.3.18 ADDC A,@Ri

Step 1:	RAM_ADDR_REG	<=	RI_DECODER
Step 2:	TEMP1	<=	RAM_128_BYTE
Step 3:	RAM_ADDR_REG	<=	TEMP1
Step 4:	TEMP1	<=	RAM_128_BYTE
	TEMP2	<=	ACCUMULATOR
Step 5:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	ADDC_INS
Step 6:	RAM_128_BYTE	<=	ALU

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.3.3.19 ORL A,@Ri

Step 1:	RAM_ADDR_REG	<=	RI_DECODER
Step 2:	TEMP1	<=	RAM_128_BYTE
Step 3:	RAM_ADDR_REG	<=	TEMP1
Step 4:	TEMP1	<=	RAM_128_BYTE
	TEMP2	<=	ACCUMULATOR
Step 5:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	ORL_INS
Step 6:	RAM_128_BYTE	<=	ALU

### 5.3.3.20 ANL A,@Ri

Step 1:	RAM_ADDR_REG	<=	RI_DECODER
Step 2:	TEMP1	<=	RAM_128_BYTE
Step 3:	RAM_ADDR_REG	<=	TEMP1
Step 4:	TEMP1	<=	RAM_128_BYTE
	TEMP2	<=	ACCUMULATOR
Step 5:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	ANL_INS
Step 6:	RAM_128_BYTE	<=	ALU

### 5.3.3.21 XRL A,@Ri

Step 1:	RAM_ADDR_REG	<=	RI_DECODER
Step 2:	TEMP1	<=	RAM_128_BYTE
Step 3:	RAM_ADDR_REG	<=	TEMP1
Step 4:	TEMP1	<=	RAM_128_BYTE
	TEMP2	<=	ACCUMULATOR
Step 5:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	XRL_INS
Step 6:	RAM_128_BYTE	<=	ALU

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3.3.22 SUBB A,@Ri

Step 1:	RAM_ADDR_REG	<=	RI_DECODER
Step 2:	TEMP1	<=	RAM_128_BYTE
Step 3:	RAM_ADDR_REG	<=	TEMP1
Step 4:	TEMP1	<=	RAM_128_BYTE
	TEMP2	<=	ACCUMULATOR
Step 5:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	SUBB_INS
Step 6:	RAM_128_BYTE	<=	ALU

5.3.3.23 CPL A

Step 1:	TEMP2	<=	ACCUMULATOR
Step 2:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	NOT_INS
Step 3:	ACCUMULATOR	<=	ALU

5.3.3.24 INC A

Step 1:	TEMP2	<=	ACCUMULATOR
Step 2:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	INC_INS
Step 3:	ACCUMULATOR	<=	ALU

5.3.3.25 DEC A

Step 1:	TEMP2	<=	ACCUMULATOR
Step 2:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	DEC_INS
Step 3:	ACCUMULATOR	<=	ALU

5.3.3.26 RR A

Step 1:	TEMP2	<=	ACCUMULATOR
Step 2:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	RR_INS

Step 3:	ACCUMULATOR	<=	ALU
---------	-------------	----	-----

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เรียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3.3.27 RRC A

Step 1: TEMP2 <= ACCUMULATOR  
 Step 2: ALU\_ENABLE <= '1'  
           ALU\_MODE <= RRC\_INS  
 Step 3: ACCUMULATOR <= ALU

5.3.3.28 RL A

Step 1: TEMP2 <= ACCUMULATOR  
 Step 2: ALU\_ENABLE <= '1'  
           ALU\_MODE <= RL\_INS  
 Step 3: ACCUMULATOR <= ALU

5.3.3.29 RLC A

Step 1: TEMP2 <= ACCUMULATOR  
 Step 2: ALU\_ENABLE <= '1'  
           ALU\_MODE <= RLC\_INS  
 Step 3: ACCUMULATOR <= ALU

5.3.3.30 CLR A

Step 1: SET\_ALL\_BIT\_ZERO <= '1'  
 Step 2: ACCUMULATOR <= BIT\_OPERATOR

5.3.3.31 CPL C

Step 1: SET\_ALL\_BIT\_ZERO <= '1'  
 Step 2: TEMP2 <= PSW  
 Step 3: ALU\_ENABLE <= '1'  
           ALU\_MODE <= NOT\_INC  
 Step 4: TEMP2 <= ALU  
 Step 5: ALU\_ENABLE <= '1'  
           ALU\_MODE <= RLC\_INS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3.3.32 CLR C

Step 1: SET\_ALL\_BIT\_ZERO <= '1'  
 Step 2: TEMP2 <= BIT\_OPERATOR  
 Step 3: ALU\_ENABLE <= '1'  
 ALU\_MODE <= RLC\_INC

5.3.3.33 SETB C

Step 1: SET\_ALL\_BIT\_ZERO <= '1'  
 Step 2: TEMP2 <= BIT\_OPERATOR  
 Step 3: ALU\_ENABLE <= '1'  
 ALU\_MODE <= NOT\_INC  
 Step 4: TEMP2 <= ALU  
 Step 5: ALU\_ENABLE <= '1'  
 ALU\_MODE <= RLC\_INS

5.3.3.34 NOP

ในคำสั่งนี้ซีพียูจะไม่มีการทำงานภายในแต่อย่างใด โดยที่ซีพียูจะว่างงานเป็นเวลา 1 เมกไซคลิกแล้วจึงค่อย Fetch คำสั่งใหม่ต่อไป

5.3.3.35 ORL direct,A

Step 1:-6 Fetch ข้อมูลไบต์ที่ 2 เข้ามาเก็บที่ TEMP2  
 Step 7: RAM\_ADDR\_REG <= TEMP2  
 Step 8: TEMP2 <= RAM\_128\_BYTE  
 Step 9: TEMP1 <= ACCUMULATOR  
 Step 10: ALU\_ENABLE <= '1'  
 ALU\_MODE <= ORL\_INS  
 Step 11: RAM\_128\_BYTE <= ALU

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.3.3.36 ANL direct,A

Step 1:-6	Fetch ข้อมูลไบท์ที่ 2 เข้ามาเก็บที่ TEMP2	
Step 7:	RAM_ADDR_REG	<= TEMP2
Step 8:	TEMP2	<= RAM_128_BYTE
Step 9:	TEMP1	<= ACCUMULATOR
Step 10:	ALU_ENABLE	<= '1'
	ALU_MODE	<= ANL_INS
Step 11:	RAM_128_BYTE	<= ALU

### 5.3.3.37 XRL direct,A

Step 1:-6	Fetch ข้อมูลไบท์ที่ 2 เข้ามาเก็บที่ TEMP2	
Step 7:	RAM_ADDR_REG	<= TEMP2
Step 8:	TEMP2	<= RAM_128_BYTE
Step 9:	TEMP1	<= ACCUMULATOR
Step 10:	ALU_ENABLE	<= '1'
	ALU_MODE	<= XRL_INS
Step 11:	RAM_128_BYTE	<= ALU

กรณีที่ Direct Address ที่อ้างถึงนั้นเป็นแอดเดรสของพอร์ตแล้ว Control Unit ก็ยังคงส่งสัญญาณ RAM\_TO\_INTBUS <= '1' ออกมาเหมือนเดิม แต่สัญญาณ RAM\_TO\_INTBUS นี้จะถูก Redirect ไปให้พอร์ตทำการส่งข้อมูลลงสู่ INTERNAL\_BUS แทน โดยที่หน้าที่การทำ Redirect นี้ทำโดยคอมโพเนนท์ชื่อ REDIRECT

### 5.3.3.38 MOV C.bit

Step 1:-6	Fetch ข้อมูลไบท์ที่ 2 เข้ามาเก็บที่ TEMP2	
Step 7:	BIT_OPERATOR	<= TEMP2
	W_BIT_OPERATOR	<= '1'
Step 8:	RAM_ADDR_REG	<= BIT_OPERATOR
Step 9:	PREPARE_FOR_ROTATE	<= '1'
Step 10:	TEMP2	<= BIT_OPERATOR
Step 11:	ALU_ENABLE	<= '1'
	ALU_MODE	<= RLC_INS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.3.3.39 CPL bit

Step 1:-6	Fetch ข้อมูลไบท์ที่ 2 เข้ามาเก็บที่ TEMP2		
Step 7:	BIT_OPERATOR	<=	TEMP2
	W_BIT_OPERATOR	<=	'1'
Step 8:	RAM_ADDR_REG	<=	BIT_OPERATOR
Step 9:	CPL_BIT	<=	'1'
Step 10:	RAM_128_BYTE	<=	BIT_OPERATOR
Step 11:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	RLC_INS

### 5.3.3.40 CLR bit

Step 1:-6	Fetch ข้อมูลไบท์ที่ 2 เข้ามาเก็บที่ TEMP2		
Step 7:	BIT_OPERATOR	<=	TEMP2
	W_BIT_OPERATOR	<=	'1'
Step 8:	RAM_ADDR_REG	<=	BIT_OPERATOR
Step 9:	CLR_BIT	<=	'1'
Step 10:	RAM_128_BYTE	<=	BIT_OPERATOR
Step 11:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	RLC_INS

### 5.3.3.41 SETB bit

Step 1:-6	Fetch ข้อมูลไบท์ที่ 2 เข้ามาเก็บที่ TEMP2		
Step 7:	BIT_OPERATOR	<=	TEMP2
	W_BIT_OPERATOR	<=	'1'
Step 8:	RAM_ADDR_REG	<=	BIT_OPERATOR
Step 9:	SET_BIT	<=	'1'
Step 10:	RAM_128_BYTE	<=	BIT_OPERATOR
Step 11:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	RLC_INS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 5.3.3.42 ADD A,#data

Step 1:-6 Fetch ข้อมูลไบต์ที่ 2 เข้ามาเก็บที่ TEMP2

Step 7: TEMP1 <= TEMP2

Step 8: TEMP2 <= ACCUMULATOR

Step 9: ALU\_ENABLE <= '1'

ALU\_MODE <= ADD\_INS

Step 10: ACCUMULATOR <= ALU

#### 5.3.3.43 ADDC A,#data

Step 1:-6 Fetch ข้อมูลไบต์ที่ 2 เข้ามาเก็บที่ TEMP2

Step 7: TEMP1 <= TEMP2

Step 8: TEMP2 <= ACCUMULATOR

Step 9: ALU\_ENABLE <= '1'

ALU\_MODE <= ADC\_INS

Step 10: ACCUMULATOR <= ALU

#### 5.3.3.44 ORL A,#data

Step 1:-6 Fetch ข้อมูลไบต์ที่ 2 เข้ามาเก็บที่ TEMP2

Step 7: TEMP1 <= TEMP2

Step 8: TEMP2 <= ACCUMULATOR

Step 9: ALU\_ENABLE <= '1'

ALU\_MODE <= ORL\_INS

Step 10: ACCUMULATOR <= ALU

#### 5.3.3.45 ANL A,#data

Step 1:-6 Fetch ข้อมูลไบต์ที่ 2 เข้ามาเก็บที่ TEMP2

Step 7: TEMP1 <= TEMP2

Step 8: TEMP2 <= ACCUMULATOR

Step 9: ALU\_ENABLE <= '1'

ALU\_MODE <= ANL\_INS

Step 10: ACCUMULATOR <= ALU

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3.3.46 XRL A,#data

Step 1:-6	Fetch ข้อมูลไบท์ที่ 2 เข้ามาเก็บที่ TEMP2		
Step 7:	TEMP1	<=	TEMP2
Step 8:	TEMP2	<=	ACCUMULATOR
Step 9:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	XOR_INS
Step 10:	ACCUMULATOR	<=	ALU

5.3.3.47 SUBB A,#data

Step 1:-6	Fetch ข้อมูลไบท์ที่ 2 เข้ามาเก็บที่ TEMP2		
Step 7:	TEMP1	<=	TEMP2
Step 8:	TEMP2	<=	ACCUMULATOR
Step 9:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	SUBB_INS
Step 10:	ACCUMULATOR	<=	ALU

5.3.3.48 ADD A,#data

Step 1:-6	Fetch ข้อมูลไบท์ที่ 2 เข้ามาเก็บที่ TEMP2		
Step 7:	ACCUMULATOR	<=	TEMP2

5.3.3.49 INC direct

Step 1:-6	Fetch ข้อมูลไบท์ที่ 2 เข้ามาเก็บที่ TEMP2		
Step 7:	RAM_ADDR_REG	<=	TEMP2
Step 8:	TEMP2	<=	RAM_128_BYTE
Step 9:	TEMP1	<=	ACCUMULATOR
Step 10:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	INC_INS
Step 11:	RAM_128_BYTE	<=	ALU

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.3.3.50 DEC direct

Step 1:-6	Fetch ข้อมูลไบต์ที่ 2 เข้ามาเก็บที่ TEMP2		
Step 7:	RAM_ADDR_REG	<=	TEMP2
Step 8:	TEMP2	<=	RAM_128_BYTE
Step 9:	TEMP1	<=	ACCUMULATOR
Step 10:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	DEC_INS
Step 11:	RAM_128_BYTE	<=	ALU

### 5.3.3.51 ADD A,direct

Step 1:-6	Fetch ข้อมูลไบต์ที่ 2 เข้ามาเก็บที่ TEMP2		
Step 7:	RAM_ADDR_REG	<=	TEMP2
Step 8:	TEMP1	<=	RAM_128_BYTE
	TEMP2	<=	ACCUMULATOR
Step 9:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	ADD_INS
Step 10:	ACCUMULATOR	<=	ALU

### 5.3.3.52 ADDC A,direct

Step 1:-6	Fetch ข้อมูลไบต์ที่ 2 เข้ามาเก็บที่ TEMP2		
Step 7:	RAM_ADDR_REG	<=	TEMP2
Step 8:	TEMP1	<=	RAM_128_BYTE
	TEMP2	<=	ACCUMULATOR
Step 9:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	ADDC_INS
Step 10:	ACCUMULATOR	<=	ALU

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.3.3.53 ORL A,direct

Step 1:-6	Fetch ข้อมูลไบท์ที่ 2 เข้ามาเก็บที่ TEMP2		
Step 7:	RAM_ADDR_REG	<=	TEMP2
Step 8:	TEMP1	<=	RAM_128_BYTE
	TEMP2	<=	ACCUMULATOR
Step 9:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	ORL_INS
Step 10:	ACCUMULATOR	<=	ALU

### 5.3.3.54 ANL A,direct

Step 1:-6	Fetch ข้อมูลไบท์ที่ 2 เข้ามาเก็บที่ TEMP2		
Step 7:	RAM_ADDR_REG	<=	TEMP2
Step 8:	TEMP1	<=	RAM_128_BYTE
	TEMP2	<=	ACCUMULATOR
Step 9:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	ANL_INS
Step 10:	ACCUMULATOR	<=	ALU

### 5.3.3.55 XRL A,direct

Step 1:-6	Fetch ข้อมูลไบท์ที่ 2 เข้ามาเก็บที่ TEMP2		
Step 7:	RAM_ADDR_REG	<=	TEMP2
Step 8:	TEMP1	<=	RAM_128_BYTE
	TEMP2	<=	ACCUMULATOR
Step 9:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	XRL_INS
Step 10:	ACCUMULATOR	<=	ALU

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3.3.56 SUBB A,direct

Step 1:-6	Fetch ข้อมูล ไบท์ที่ 2 เข้ามาเก็บที่ TEMP2		
Step 7:	RAM_ADDR_REG	<=	TEMP2
Step 8:	TEMP1	<=	RAM_128_BYTE
	TEMP2	<=	ACCUMULATOR
Step 9:	ALU_ENABLE	<=	'1'
	ALU_MODE	<=	SUBB_INS
Step 10:	ACCUMULATOR	<=	ALU

5.3.3.57 XCH A,direct

Step 1:-6	Fetch ข้อมูล ไบท์ที่ 2 เข้ามาเก็บที่ TEMP2		
Step 7:	RAM_ADDR_REG	<=	TEMP2
Step 8:	TEMP2	<=	RAM_128_BYTE
Step 9:	TEMP1	<=	ACCUMULATOR
Step 10:	ACCUMULATOR	<=	TEMP2
Step 11:	RAM_128_BYTE	<=	TEMP1

5.3.3.58 MOV A,direct

Step 1:-6	Fetch ข้อมูล ไบท์ที่ 2 เข้ามาเก็บที่ TEMP2		
Step 7:	RAM_ADDR_REG	<=	TEMP2
Step 8:	TEMP2	<=	RAM_128_BYTE
Step 9:	ACCUMULATOR	<=	TEMP2

5.3.3.59 MOV direct,A

Step 1:-6	Fetch ข้อมูล ไบท์ที่ 2 เข้ามาเก็บที่ TEMP2		
Step 7:	RAM_ADDR_REG	<=	TEMP2
Step 8:	TEMP2	<=	RAM_128_BYTE
Step 9:	RAM_128_BYTE	<=	ACCUMULATOR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.3.3.60 MOV @Ri,#data

Step 1:-6	Fetch ข้อมูล ไบท์ที่ 2 เข้ามาเก็บที่ TEMP2		
Step 7:	RAM_ADDR_REG	<=	RI_DECODER
Step 8:	TEMP1	<=	RAM_128_BYTE
Step 9:	RAM_ADDR_REG	<=	TEMP1
Step 10:	RAM_128_BYTE	<=	TEMP2

### 5.3.3.61 MOV Rn,#data

Step 1:-6	Fetch ข้อมูล ไบท์ที่ 2 เข้ามาเก็บที่ TEMP2		
Step 7:	RAM_ADDR_REG	<=	GPR_DECODER
Step 8:	RAM_128_BYTE	<=	TEMP2

## 5.4 สรุป


ในการออกแบบ Control Unit นั้นเน้นให้คำสั่งทั้ง 61 คำสั่ง สามารถทำงานได้ภายในค่าเวลาแมชชีนไซเคิลที่กำหนดใน Data sheet ของ Intel แม้ว่าบางคำสั่งอาจจะใช้จำนวนของ State ในการทำงานไม่ถึง 12 Clock ก็ตาม แต่เพื่อความคอมแพททิวิตีกับไมโครคอนโทรลเลอร์ของ Intel จึงออกแบบให้ในคำสั่งนั้นจะต้องรอให้เวลาที่เหลือผ่านไปจนครบ 1 แมชชีนไซเคิลจึงจะเริ่มทำคำสั่งต่อไป

## บทที่ 6

## การทดสอบการทำงานของ CPU ด้วยการ Simulation

## 6.1 ซอฟต์แวร์ทุลด์ที่ใช้ : โปรแกรม V-System

โปรแกรม V-System เป็นโปรแกรมที่ใช้ในการ Simulate การทำงานของ VHDL Code ว่าทำงานได้ตรงตามที่ต้องการหรือไม่ โดยจะแสดงผลให้ผู้ดูแบบดูในรูปของ Wave form เนื่องจากก่อนที่จะนำ VHDL Code ไปทำการซิมูเลชันจะต้องมีการคอมไพล์ตัวโค้ดเพื่อตรวจสอบความถูกต้องของตัวโค้ดก่อน ดังนั้น โปรแกรม V-System จึงมีประโยชน์อีกประการหนึ่งคือสามารถใช้ในการตรวจสอบว่าโค้ด VHDL ที่เขียนเสร็จแล้วนั้นถูกต้องตรงตามหลักไวยากรณ์ของภาษา VHDL หรือไม่ โปรแกรม V-System อนุญาตให้ผู้ใช้สามารถตั้ง Force input signal เพื่อกำหนดคสัญลักษณ์อินพุตให้กับตัววงจรได้ และยังอนุญาตให้ผู้ใช้สามารถสร้าง Macro file เพื่อเก็บ Test pattern เอาไว้สำหรับจำลองการทำงานในกรณีที่มีอินพุตซ้ำๆ กันได้ ในการ Simulate การทำงานนั้นผู้ใช้สามารถเลือกที่จะทดสอบได้ในแบบ Single-Step นั่นคือผู้ใช้สามารถทดสอบการทำงานของ VHDL-Code ได้ทีละบรรทัดว่าหลังจากทำคำสั่งในบรรทัดนั้นไปแล้ว จะมีผลกระทบอย่างไรต่อ Variable และ Signal ของวงจร




รูปที่ 6.1 แสดงหน้าจอของโปรแกรม V-System

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 6.2 การสร้าง Test bench

ในการทดสอบการทำงานของโปรแกรมจะต้องเขียน VHDL Code สร้างวงจรจำลอง ROM ภายนอกและวงจรแอสซิมบลีไปต์ค่าขึ้นมา และนำวงจรดังกล่าวมาต่อกับซีพียู และทำการทดสอบโดยเขียน Entity ขึ้นมาใหม่อีก 1 ตัวทำหน้าที่นำเอา Entity ที่ได้กล่าวมาข้างต้นมาทำการ Map ให้เป็นวงจรดังรูปที่ 7.1 ซีพียู 8031 ก็จะ Fetch ข้อมูลใน ROM ขึ้นมาทำงาน เนื่องจากคำสั่งที่ทำการสร้างมีจำนวนมากในการทดสอบแต่ละครั้งจะทำการทดสอบครั้งละประมาณ 3-5 คำสั่งเท่านั้น ดังนั้นในการทดสอบแต่ละครั้งจะต้องเปลี่ยนโปรแกรมภายใน ROM ใหม่ ในการทดสอบคำสั่งจำนวน 61 คำสั่งนั้นจะใช้ ROM ในการทดสอบจำนวน 18 ตัว



รูปที่ 6.2 แสดง Entity ต่างๆ ภายใน Test bench


## 6.3 การทดสอบการทำงาน

ในการทดสอบจะทำการทดสอบโดยการดูผลลัพธ์ที่เกิดขึ้นกับแอสซิมบลีและแฟลชเป็นหลัก เนื่องจากวงจรที่ออกแบบนั้นมีจำนวนจำกัด ดังนั้นในการออกแบบซีพียูในกระบวนการทดสอบจะเพิ่มพอร์ตเอาต์พุตของ Entity CPU\_MCS\_51 ขึ้นมาอีก 3 พอร์ตด้วยกันเพื่อแสดงค่าของรีจิสเตอร์ A, ค่าของแฟลช และค่าของแอสซิมบลีไปต์ค่าของคำสั่งที่ Fetch ขึ้นมา โดยที่พอร์ตทั้ง 3 พอร์ตดังกล่าวจะไม่ถูกใช้อีกในขั้นตอนของการทำ Place and Route

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ROM1

MOV A,#9FH	;>A=9F
MOV R1,A	;>R1=9F
MOV A,#47H	;>A=47
MOV R2,A	;>R2=47
MOV A,R1	;>A=9F
MOV A,R2	;>A=47
MOV A,R1	;>A=9F
CPL A	;>A=60
INC A	;>A=61
DEC A	;>A=60
CLR A	;>A=00



รูปที่ 6.3 แสดงการทำงานของโปรแกรมใน ROM1


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ROM2

```

MOV A, #5F      ;=>A=5F
MOV R0, A       ;=>R0=5F
MOV A, #37      ;=>A=37
MOV R1, A       ;=>R1=37
MOV A, #0AB     ;=>A=AB
MOV @R0, A      ;=>[5F]=AB
MOV A, #17      ;=>A=17
MOV @R1, A      ;=>[R1]=17
MOV R3, A       ;=>R3=17
MOV R4, A       ;=>R4=17
INC @R0         ;=>[R0]=AC
INC @R1         ;=>[R1]=18
MOV A, @R0      ;=>A=AC
ADD A, @R1      ;=>A=C4
SETB C         ;=>Carry=set
ADDC A, @R0     ;=>A=71, Carry=set, ov=set,
                ; aux=set
DEC @R1         ;=>[R1]=17
ORL A, @R1      ;=>A=77
XCH A, @R0      ;=>A=AC, [R0]=77
SUBB A, @R1     ;=>A=94, All flag clear
XRL A, @R0      ;=>A=E3
ANL A, @R1      ;=>A=03

```




เอกสารนี้เป็นเอกสารที่สงวนไว้รูปที่ 6.4 แสดงการทำงานของโปรแกรมใน ROM2  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## ROM4

MOV A, #9F	;=>A=9F
MOV R1, A	;=>R1=9F
MOV A, #47	;=>A=47
XCH A,R1	;=>R1=47,A=9F
MOV R3,A	;=>R3=9F
MOV A, #032	;=>A=32
ADD A,R1	;=>A=79 NO FLAG
	; SET
MOV A,R1	;=>A=47
MOV A,R3	;=>A=9F



รูปที่ 6.6 แสดงการทำงานของโปรแกรมใน ROM4


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ROM5

```

MOV A,#0FH
NOP
CPL C
CLR C
SETB C
CPL C

```



รูปที่ 6.7 แสดงการทำงานของโปรแกรมใน ROM5


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ROM6

```

MOV  A, #05
ADD  A, #76      ;=> A=7B
SETB C
ADDC A, #02     ;=> A=7E  no flag set
ORL  A, #0C8   ;=> A=FE
ANL  A, #39    ;=> A=38
XRL  A, #7B    ;=> A=43
MOV  A, 8E     ;=> A=8E
SUBB A, #34    ;=> A=5A  overflow = 1

```




รูปที่ 6.8 แสดงการทำงานของโปรแกรมใน ROM6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ROM7

```

MOV A, #9F
MOV R1, A
MOV A, #0E8
MOV R2, A
MOV A, #47
MOV R3, A
MOV A, #02
MOV R4, A
MOV A, #07
MOV R5, A
MOV A, #75
MOV R6, A
MOV A, #01
ADD A, R1           ;=>ACC=A0   AuxC set
ADDC A, R2          ;=>ACC=88,  C set
SUBB A, R3          ;=>ACC=40   OV set
XRL A, R4           ;=>ACC=42   OV set
ORL A, R5           ;=>ACC=47   OV set
ANL A, R6           ;=>ACC=45   OV set
INC R1              ;=>R1 =A0
DEC R2              ;=>R2 =E7
MOV A,R1            ;=>ACC=A0
MOV A,R2            ;=>ACC=E7
    
```




เอกสารนี้เป็นเอกสารที่สงวนไว้รูปที่ 6.9 แสดงการทำงานของโปรแกรมใน ROM7 ให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ROM8

```

MOV A, #56      ;=>A=56 --force p3 with 40
MOV P1, A      ;=>P1=56
MOV A, #0C3    ;=>A=C3
XCH A, P1      ;=>A=56 P1=C3
                ;--use P1 as output port
MOV R1, #28    ;=>R1=28
MOV @R1, #2C   ;=>[28]=2C
MOV A, #00     ;=>A=00
MOV A, 28      ;=>A=2C
CLR C          ;=>carry = 0
MOV C, P3.6    ;=>carry = set
                ;--use P3 as input port
MOV C, P3.5    ;=>carry = clear
CPL P1.7       ;=>P1=43
CPL P1.1       ;=>P1=41
CPL 44         ;=>[28]=3C
SETB P1.4      ;=>P1=51
SETB 41        ;=>[28]=3E
MOV A, 28      ;=>A=3E
CLR P1.4       ;=>P1=41
CLR 41         ;=>[28]=3C
MOV A, 28      ;=>A=3C

```




รูปที่ 6.10 แสดงการทำงานของโปรแกรมใน ROM8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการเชิงงานเพื่อการศึกษาเท่านั้น ไม่นับญาติให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ROM9

```

MOV A, #56           ;=>A=56
MOV P3, A           ;=>P3=56
                    ;--use p3 as output port
MOV A, #78         ;=>A=78
MOV 67, A          ;=>[67]=78
MOV DPH,A          ;=>DPH=78
MOV A, #89         ;=>A=89
SETB C             ;=>carry set
ANL A, DPH         ;=>A=08
MOV A, P1          ;=>A=P1 pin = 1f
                    ;--use p1 as input port
MOV A, #0CE        ;=>A=CE
MOV B, A           ;=>B=CE
SETB C             ;=>carry set
ANL A, B           ;=>A=CE
CLR C              ;=>carry clear
ANL A, 67          ;=>A=48
ANL A, P1          ;=>A=08
    
```



รูปที่ 6.11 แสดงการทำงานของโปรแกรมใน ROM9


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ROM10

```

MOV A, #56      ;=>A=56
MOV P1, A      ;=>P1=56 --use P1 as output port
MOV A, #0C3    ;=>A=C3
ORL P1, A      ;=>P1=D7
MOV 67, A      ;=>[67]=C3
MOV A, #78     ;=>A=78
ORL 67, A      ;=>[67]=FB
MOV A, 67      ;=>A=FB
MOV DPH, A     ;=>DPH=FB
MOV A, #0B7    ;=>A=b7h
ORL DPH, A     ;=>DPH=FF
MOV A, DPH     ;=>A=FF

```



รูปที่ 6.12 แสดงการทำงานของโปรแกรมใน ROM10


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ROM11

```

MOV A, #56      ;=>A=56
MOV P1, A      ;=>P1=56 --use P1 as output port
MOV A, #0C3    ;=>A=C3
XRL P1, A      ;=>P1=95
MOV 67, A      ;=>[67]=C3
MOV A, #78     ;=>A=78
XRL 67, A      ;=>[67]=BB
MOV A, 67      ;=>A=BB
MOV DPH, A     ;=>DPH=BB
MOV A, #0B7    ;=>A=b7h
XRL DPH, A     ;=>DPH=0C
MOV A, DPH     ;=>A=0C

```



รูปที่ 6.13 แสดงการทำงานของโปรแกรมใน ROM11


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ROM13

```

MOV A, #56      ;=>A=56
MOV P3, A       ;=>P3=56--use P3 as output
MOV A, #78      ;=>A=78
MOV 67, A       ;=>[67]=78
MOV P1, A       ;=>p1=78--use p1 as output port
MOV A, #89      ;=>A=89
INC P3          ;=>P3=57
MOV DPH, A      ;=>DPH=89
MOV A, #0CE     ;=>A=CE
MOV B, A        ;=>B=CE
INC DPH         ;=>DPH=8A
INC 67          ;=>[67]=79
MOV A, DPH      ;=>A=8A
MOV A, 67       ;=>A=79
DEC B           ;=>B=CD
DEC 67          ;=>[67]=78
DEC 67          ;=>[67]=77
MOV A, B        ;=>A=CD
MOV A, 67       ;=>A=77
    
```




รูปที่ 6.15 แสดงการทำงานของโปรแกรมใน ROM13

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ROM14

```

MOV A, #56      ;=>A=56
MOV P3, A      ;=>P3=56--use p3 as output port
MOV A, #78      ;=>A=78
MOV 67, A      ;=>[67]=78
MOV DPH,A      ;=>DPH=78
MOV A, #89      ;=>A=89
SETB C         ;=>carry set
XRL A, DPH     ;=>A=F1
MOV A, P1      ;=>A=P1 pin = 1f
                ;--use p1 as input port
MOV A, #0CE    ;=>A=CE
MOV B, A       ;=>B=CE
SETB C         ;=>carry set
XRL A, B       ;=>A= 00
CLR C          ;=>carry clear
XRL A, 67      ;=>A=78
XRL A, P1      ;=>A=67
    
```



รูปที่ 6.16 แสดงการทำงานของ โปรแกรมใน ROM14

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้






ROM17

```

MOV A, #56      ;=>A=56
MOV P3, A       ;=>P3=56--use p3 as output port
MOV A, #78      ;=>A=78
MOV 67, A       ;=>[67]=78
MOV DPH,A       ;=>DPH=78
MOV A, #89      ;=>A=89
SETB C          ;=>carry set
ADDC A, DPH     ;=>A=02 carry set, aux_c set
MOV A, P1       ;=>A=P1 pin = 1f
                ;--use p1 as input port
MOV A, #0CE     ;=>A=CE
MOV B, A        ;=>B=CE
SETB C          ;=>carry set
ADDC A, B       ;=>A=9D carry set , aux-c set
CLR C           ;=carry clear
ADDC A, 67      ;=>A=15 carry set, aux_c set
ADDC A, P1      ;=>A=35
    
```




รูปที่ 6.19 แสดงการทำงานของโปรแกรมใน ROM17

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ROM18

```

MOV A, #56      ;=>A=56
MOV P3, A      ;=>P3=56--use p3 as output port
MOV A, #78      ;=>A=78
MOV 67, A      ;=>[67]=78
MOV DPH,A      ;=>DPH=78
MOV A, #89      ;=>A=89
SETB C        ;=>carry set
SUBB A, DPH    ;=>A= 10 ov set
MOV A, P1      ;=>A=P1 pin = 1f
                ;--use p1 as input port
MOV A, #0CE    ;=>A=CE
MOV B, A      ;=>B=CE
SETB C        ;=>carry set
SUBB A, B      ;=>A=FF carry set, AUX-C set
CLR C         ;=-carry clear
SUBB A, 67     ;=>A=87 no flag set
SUBB A, P1     ;=>A=68
    
```



รูปที่ 6.20 แสดงการทำงานของโปรแกรมใน ROM18

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 6.4 ผลการทดสอบ

ในการทดสอบการทำงานนั้นสามารถทดสอบได้โดยการดูผลลัพธ์ที่เกิดขึ้นกับรีจิสเตอร์ ซึ่งในการทดสอบนั้นหากเป็นการทดสอบ VHDL Code ในระดับ Behavior ก็สามารถทดสอบได้ว่าการเปลี่ยนแปลงเกิดขึ้นที่รีจิสเตอร์แต่ละตัวหรือไม่ด้วยการตั้งโปรแกรม V-System ให้แสดง Waveform ของ Entity ในระดับล่างด้วย โดยการสั่ง Signals>Add to Waveform>Signals in Design แต่ถ้าเป็นการทดสอบ VHDL Code ที่ได้จากการ Synthesis หรือการทำ Place and Route แล้วการดูสัญญาณที่เกิดขึ้นในระดับล่างของรีจิสเตอร์ทุกตัวเป็นเรื่องที่เสียเวลามาก จึงใช้วิธีดูสัญญาณที่ Entity ในระดับ Top-Level เท่านั้น ด้วยการตั้งโปรแกรม V-System ด้วยคำสั่ง Signals>Add to Waveform>Signal in Region

จาก Waveform แสดงผลลัพธ์การทำงานของ ROM1-ROM18 ซึ่งแสดงในรูปที่ 6.3-6.20 พบว่าไมโครคอนโทรลเลอร์ที่สร้างขึ้นมาสามารถทำงานได้อย่างถูกต้อง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 7


## การ Synthesis และบันทึกโปรแกรมลง FPGA

## 7.1 ซอฟต์แวร์ทูลส์ที่ใช้

## 7.1.1 โปรแกรม Leonardo Spectrum

เป็นโปรแกรมที่ใช้ในการ Synthesis วงจรเพื่อแปลง VHDL code ในระดับ Behavior หรือ RTL ให้เป็นวงจรในระดับ Gate-level ซึ่งในขบวนการ Synthesis นั้นผู้ใช้จะต้องกำหนดว่าจะ Synthesis ลงฮาร์ดแวร์ตัวใด และยังสามารถกำหนดรูปแบบของการ Synthesis ได้ว่าต้องการวงจรแบบมีจำนวนเกทน้อยที่สุดหรือต้องการวงจรแบบมีความเร็วสูงสุด ผู้ใช้สามารถเลือกเอาต์พุตของการ Synthesis ได้หลายแบบเช่น สร้างไฟล์นามสกุล .VHD , ไฟล์นามสกุล .V, ไฟล์นามสกุล .XNF หากเลือกเอาต์พุตเป็นไฟล์ .VHD แล้วจะได้ VHDL Code ในระดับ Gate-level ซึ่งผู้ใช้สามารถนำไปพิมพ์การทำงานได้ว่าไฟล์ที่ได้จากการ Synthesis นี้ยังคงมีการทำงานเหมือนกันกับโค้ดในระดับ Behavior หรือไม่ หากเลือกเอาต์พุตเป็นไฟล์ .EDF หรือ .XNF ก็จะสามารถนำไฟล์ดังกล่าวส่งให้โปรแกรม Xilinx Foundation เพื่อทำขั้นตอนการ Mapping, และ Place and Route ต่อไป

โปรแกรม Leonardo อนุญาตให้ผู้ใช้สามารถกำหนดค่า Timing Constraint ของวงจรได้ หากวงจรที่สร้างไม่สามารถบรรลุลงในฮาร์ดแวร์ที่กำหนดได้โปรแกรมจะแจ้งให้ทราบและพยายามแมปกับอุปกรณ์ตัวที่มีความจุสูงกว่าซึ่งอยู่ในตระกูลเดียวกันให้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 7.1 แสดงหน้าจอของโปรแกรม Leonardo Spectrum

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 7.1.2 โปรแกรม Xilinx Foundation


ใช้ในการทำ Place and Route เพื่อแมปวงจรที่ Synthesis แล้วลงบน FPGA ซอฟต์แวร์ตัวนี้จะประกอบด้วยโมดูลหลายโมดูลด้วยกัน อันได้แก่ Design Manager, Flow Engine, Timing Analyzer, PROM File Formatter, Hardware Debugger, EPIC Design Editor และ JTAG Programmer

ผู้ใช้จะใช้โมดูล Design Manager ในการจัดการกับตัว Design ของผู้ใช้อันได้แก่

- อนุญาตให้สามารถสร้างตัว Design ได้หลายๆ เวอร์ชันเพื่อให้ง่ายต่อการบริหารและจัดการกับตัว Design และยังอนุญาตให้ในแต่ละเวอร์ชันนั้นสามารถสร้างเป็นหลาย Revision ได้
- ใช้ในการเรียกโปรแกรมโมดูลอื่นๆ อันได้แก่ Flow Engine, Timing Analyzer, PROM File Formatter, Hardware Debugger, EPIC Design Editor และ JTAG Programmer

โมดูล Flow Engine ใช้ในการทำกระบวนการ Place and Route, Timing Analyzer และสร้างไฟล์นามสกุล .BIT ซึ่งนำไปบันทึกลง FPGA

โมดูล Hardware Debugger ใช้ในการบันทึกโปรแกรมลง FPGA




รูปที่ 7.2 แสดงหน้าจอของโปรแกรม Xilinx Foundation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 7.2 การ Synthesis วงจร

การ Synthesis คือการแปลง VHDL Code ที่ผ่านการตรวจสอบความถูกต้องของการทำงานแล้วให้ได้อุปกรณ์ในระดับ Gate-level ซึ่งจะเป็น Netlist ของเกทต่างๆ ในวงจร กระบวนการ Synthesis จะสามารถทำได้ 2 แบบคือแบบ Technology-independent และแบบ Technology-dependent โดยที่แบบ Technology-independent นั้นเอาท์พุทที่ได้จะไม่อิงกับเทคโนโลยีใดๆ นั้นหมายถึงผู้ใช้สามารถนำ Netlist ที่ได้จากการ Synthesis แบบนี้ไปใช้ในการสร้างวงจรด้วยเทคโนโลยีอะไรก็ได้ เช่น FPGA หรือ PLD เป็นต้น หากผู้ใช้เลือกที่จะ Synthesis แบบ Technology-dependent แล้ว ผู้ใช้จะต้องระบุถึง Technology ที่ใช้, ชื่อผู้ผลิตฮาร์ดแวร์ และหมายเลขรุ่นของฮาร์ดแวร์ที่ใช้ด้วย โปรแกรม Synthesis จะนำข้อมูลดังกล่าวไปทำ Optimization ซึ่งผู้ใช้จะต้องระบุว่าต้องการทำ Optimization แบบใดระหว่าง Speed Optimization และ Area Optimization

ในการทำ Optimization นั้น หากเลือกให้วงจรที่ได้มีความเร็วสูงสุด(Speed Optimization)แล้ว วงจรที่ได้มักมีขนาดใหญ่ แต่หากเลือกให้วงจรที่ได้มีขนาดเล็กสุด(Area Optimization)แล้ว ความเร็วของวงจรมักจะตกลง ดังแสดงในรูปที่ 7.3




รูปที่ 7.3 แสดงความสัมพันธ์ระหว่างจำนวนเกทและความเร็วของวงจรในการ Synthesis

ถึงแม้ว่าทุกสแตทเมนต์ในภาษา VHDL จะสามารถ Simulate ได้ แต่ในการ Simulate นั้น ไม่สามารถทำได้กับทุกสแตทเมนต์ เนื่องจากบางสแตทเมนต์ไม่สามารถสร้างเป็นฮาร์ดแวร์ได้ ยกตัวอย่างเช่น สแตทเมนต์ Delay เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7.3 การกำหนดขาใช้งานของซีพียูลงบนตัว FPGA

FPGA ที่ใช้ในการบันทึกโปรแกรมที่ออกแบบเป็น FPGA ของ Xilinx เบอร์ XC-4020E-HQ208 ซึ่งบรรจุลงบนตัวถึงขนาด 208 ขา ดังรูปที่ 7.4



รูปที่ 7.4 แสดงตัวถังของ FPGA ของ Xilinx เบอร์ XC-4020E-HQ208

ก่อนที่จะบันทึกโปรแกรมจะต้องมีการกำหนดขาใช้งานว่า ขาของซีพียูแต่ละขาจะถูกแมปเข้ากับขาของ FPGA อย่างไร ดังแสดงในตารางที่ 7.1

	ขาของซีพียู	ขาของ FPGA
Port 0	P0.0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7	PIN 38 PIN 39 PIN 40 PIN 41 PIN 42 PIN 43 PIN 44 PIN 45
Port 1	P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7	PIN 21 PIN 22 PIN 23 PIN 24 PIN 27 PIN 28 PIN 29 PIN 30

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่โดยไม่ได้รับอนุญาตของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 7.1 แสดงการ Map ขาของซีพียูกับ FPGA

ขาของซีพียู		ขาของ FPGA	
Port 2	P2.0		PIN 63
	P2.1		PIN 64
	P2.2		PIN 65
	P2.3		PIN 66
	P2.4		PIN 68
	P2.5		PIN 69
	P2.6		PIN 70
	P2.7		PIN 71
Port 3	P3.0		PIN 74
	P3.1		PIN 75
	P3.2		PIN 76
	P3.3		PIN 80
	P3.4		PIN 81
	P3.5		PIN 82
	P3.6		PIN 83
	P3.7		PIN 84
	CLOCK		PIN 4
	RESET		PIN 72
	ALE		PIN 59
	PSEN		PIN 60


ตารางที่ 7.1 แสดงการ Map ขาของซีพียูกับ FPGA (ต่อ)

#### 7.4 การทำ Place and Route และการบันทึกโปรแกรมลง FPGA

เมื่อทดสอบด้วยการชิมูเลชันจนแน่ใจแล้วว่างานที่ Synthesis ออกมานั้นสามารถทำงานได้อย่างถูกต้องแล้วจึงนำงานที่ได้เข้าสู่ขั้นตอน Place and Route เพื่อทำการแมป(Map) งานนั้นเข้ากับ FPGA ซึ่งในการทำ Place and Route นี้ก่อนที่จะสร้างไฟล์ .BIT เพื่อที่จะนำไปบันทึกลง FPGA นั้นควรจะสั่งให้โปรแกรม Xilinx สร้างไฟล์ VHDL ออกมาก่อน เพื่อที่จะได้นำไฟล์ .VHD นี้ไปทดสอบการทำงานด้วยโปรแกรม V-System ว่าวงจรที่ได้จากการทำ Place and Route นี้สามารถทำงานได้ตรงตามที่ต้องการหรือไม่ เมื่อแน่ใจว่าวงจรที่ทำ Place and Route เสร็จแล้วมีการทำงานที่เหมือนกับวงจรที่ได้ทำการออกแบบทุกประการก็ทำการสั่งให้โปรแกรม Xilinx สร้างไฟล์นามสกุล .BIT เพื่อที่จะนำไปบันทึกลง FPGA ต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการบันทึกข้อมูลลงบน FPGA นั้นจะใช้สาย XChecker ในการดาวน์โหลดข้อมูลจากพอร์ตอนุกรมของเครื่อง PC ลงสู่ FPGA ซึ่งในการดาวน์โหลดนั้นจะต้องทำในขณะที่มีไฟเลี้ยงป้อนให้ตัว FPGA ด้วย



รูปที่ 7.5 แสดงสาย XChecker


### 7.5 การออกแบบแผ่นวงจรของ FPGA

ในการออกแบบแผ่นวงจรของ FPGA จะใช้วิธีการต่อบอร์ดของ FPGA ด้วยบอร์ด Adapter ที่ทำหน้าที่แปลงขาจำนวน 208 ขา ออกมาเป็นขาของไอซี 8031 จำนวน 40 ขา โดยออกแบบให้ตำแหน่งของขาจำนวน 40 ขานี้คอมแพททิเบิลกับขาของ 8031 ทุกประการ เนื่องจาก 8031 ปกติมีขาที่เกี่ยวข้องกับ Clock อยู่ 2 ขาด้วยกัน ดังนั้นจึงออกแบบให้ขาที่ 19 ของซอกเกตขนาด 40 ขาเป็นขารับ Clock ของซีพียู ส่วน FPGA นั้นในการใช้งานจะเลือกให้ทำงานในโหมด Slave Serial ซึ่งทำได้โดยต่อขา M0, M1 และ M2 ของ FPGA กับค่าลอจิก '1' ทั้ง 3 ขา


รูปที่ 7.6 แสดงบอร์ด FPGA และบอร์ดแปลงขาของ FPGA ให้เป็นขาขนาด 40 PIN ของซีพียู 8031

ในการดาวน์โหลดข้อมูลโดยใช้สาย XChecker นั้นจะต้องต่อสาย XChecker เข้ากับขาของ FPGA จำนวน 6 เส้นด้วยกัน นั่นคือขา VCC, GND, DONE, PROG, DIN และขา CCLK ดังรูปที่ 7.7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 7.6 แสดงบอร์ด FPGA และบอร์ดแปลงขา FPGA เป็นขาของ 8031



เอกสารนี้เป็นเอกสารรูปที่ 7.7 แสดงการต่อขาของบอร์ดแปลงขา FPGA เข้ากับสาย XChecker ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 7.6 การออกแบบวงจรทดสอบ FPGA

### 7.6.1 หลักการทำงานของบอร์ดทดสอบ

บอร์ดถูกออกแบบให้มี อินพุท 1 พอร์ต เป็น Dip SW. ขนาด 8 บิต และ เอาต์พุท 1 พอร์ต เป็น พอร์ต LED ขนาด 8 บิตเพื่อทดสอบการรับอินพุทและเอาต์พุทของแต่ละพอร์ต โดยออกแบบพอร์ตอินพุทและเอาต์พุทพอร์ตนี้ให้ทำงานโดยอาศัยหลักการ Multiplex โดยผู้ใช้งานสามารถเลือกได้ว่าจะให้พอร์ตใดของ ซีพียูทำหน้าที่เป็นอินพุทพอร์ต และพอร์ตใดของซีพียูทำหน้าที่เป็นอินพุทพอร์ต

จากรูปที่ 7.8 – 7.10 แสดงวงจร, ลายวงจรพิมพ์ และการลงอุปกรณ์ของบอร์ดทดสอบ ตามลำดับ

### 7.6.2 พอร์ตเอาต์พุทของบอร์ดทดสอบ

สำหรับพอร์ตเอาต์พุท เราใช้ IC ตระกูล TTLเบอร์ 74LS253 ซึ่งทำหน้าที่ Multiplex 4 to 1 ซึ่งมี 2 ชุดในตัว ซึ่งเท่ากับสามารถควบคุมได้ 2 บิต จึงต้องใช้ 74LS253 4 ตัว เพื่อทำหน้าที่เชื่อมต่อ Port ทั้ง 4 ของไมโครคอนโทรลเลอร์เข้ากับพอร์ตเอาต์พุท โดยใช้ Dip SW. 2 ตัว ทำหน้าที่ในการเลือก Port ที่ต้องการให้เชื่อมต่อกับพอร์ตเอาต์พุท ซึ่งเป็นพอร์ต LED 8 บิต


Dip SW.	Port
00	0
01	1
10	2
11	3

### 7.6.3 พอร์ตอินพุทของบอร์ดทดสอบ

สำหรับพอร์ตอินพุทของบอร์ดทดสอบนั้น ใช้ IC ตระกูล TTLเบอร์ 74LS245 ซึ่งทำหน้าที่ Buffer แบบ Tri-state ซึ่งมี 8 บิตในตัว ซึ่งเท่ากับสามารถควบคุมได้ 1 พอร์ต ดังนั้นจึงใช้ 74LS245 4 ตัว เพื่อทำหน้าที่เชื่อมต่อ Port ทั้ง 4 ของไมโครคอนโทรลเลอร์เข้ากับพอร์ตอินพุท โดยใช้ IC ตระกูล TTL เบอร์ 74LS139 อีก 1 ตัว ทำหน้าที่ในการ De – Multiplex สัญญาณที่ Enable ของ Input Buffer โดยมี Dip SW. 2 ตัวทำหน้าที่ในการเลือก Port ที่ต้องการให้เชื่อมต่อกับพอร์ตเอาต์พุท ซึ่งเป็น Dip SW. 8 บิต


Dip SW.	Port
00	0
01	1
10	2
11	3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 7.8 แสดง Schematic ของบอร์ดทดสอบ FPGA

Title			
File	Number	Microcontroller Board	Revision
Part	4	Microcontroller Board	Fourth Revision
Date	6 May 1999	Drawn by	Microcontroller Board
Part	C:\Program Files\1999\1999\1999\1999	Drawn by	Microcontroller Board




รูปที่ 7.9 แสดงลายวงจรพิมพ์ของบอร์ดทดสอบ FPGA (ด้านบน)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาระดับบัณฑิตศึกษาเท่านั้น ไม่ควรเผยแพร่โดยไม่ได้รับอนุญาต  
รูปที่ 7.10 แสดงลายวงจรพิมพ์ของบอร์ดทดสอบ FPGA (ด้านล่าง)  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ การใช้งานเพื่อการศึกษาเท่านั้น ไม่สามารถทำซ้ำโดยไม่ได้รับอนุญาต  
รูปที่ 7.11 แสดงการลงอุปกรณ์ลงบนลายวงจรพิมพ์ของบอร์ดทดสอบ  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 7.6.4 ส่วนของการเชื่อมต่อกับหน่วยความจำ

ในส่วนของหน่วยความจำได้ออกแบบให้สามารถต่อกับ EPROM เบอร์ 2764 ได้ 1 ตัว แต่เนื่องจากไมโครคอนโทรลเลอร์ที่ออกแบบมานั้นต้องทำงานเหมือนไมโครคอนโทรลเลอร์ 8031 ซึ่งอ้าง Address โดยใช้ 2 Port คือ Port 0 กับ Port 2 ซึ่งพอร์ต 0 ต้องทำหน้าที่ส่ง Address ไปที่ตัวและรับข้อมูลเข้ามาจาก EPROM จึงจำเป็นต้องนำ IC ตระกูล TTL เบอร์ 74LS373 เข้ามาช่วยในการ Latch ค่า Address ของพอร์ต 0 คือ A0 – A7 เพื่อจะได้อ้าง Address พร้อมกับ A8 – A15 จากพอร์ต 2 แล้วรับค่า Data เข้าพอร์ต 0 ในการอ่านค่าจาก ROM



รูปที่ 7.12 รูปแสดงตำแหน่งอุปกรณ์ที่ใช้ควบคุมบนบอร์ดทดสอบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 7.7 การทดสอบการทำงานของ FPGA

ในการทดสอบการทำงานของ FPGA จริงๆ นั้นสามารถทำได้โดยการนำ Test bench จากบทที่ 6 มาเขียนโปรแกรมและคอมไพล์ด้วยโปรแกรม SXA51 และนำ Hex File ที่ได้ไปบันทึกลง EPROM เบอร์ 2764 เพื่อนำไปเสียบลงบนบอร์ดทดสอบต่อไป

เนื่องจากโปรแกรมที่เขียนขึ้นในบทที่ 6 นั้นใช้การดูค่าผลลัพธ์จากการทำงานในแต่ละ Step ที่รีจิสเตอร์ ACC และแฟลคต่างๆ เป็นหลัก แต่เนื่องจากซีพียูที่สร้างลงบน FPGA นั้นไม่มีขา ACC และขาแสดงสถานะของแฟลคออกมาเหมือนกับในขั้นตอนการ Simulate ดังนั้นจึงต้องปรับเปลี่ยนการทำงานของโปรแกรมนิดหน่อยเพื่อให้สามารถทำงานกับบอร์ดทดสอบได้ โดยที่จะต้องเพิ่มคำสั่งในการย้ายข้อมูลจาก ACC และ PSW มายังพอร์ต 3 และทำการเซตให้พอร์ต 3 ของซีพียูเชื่อมต่อกับพอร์ตเอาพุท LED ของบอร์ดทดสอบเพื่อให้สามารถมองเห็นผลลัพธ์จากการทำงานได้


เนื่องจากในการทดสอบนั้นต้องการดูการทำงานของคำสั่งทีละ Step ดังนั้นจึงใช้วิธีรับ Clock ของบอร์ดทดสอบเข้ามาจากฟังก์ชันเจนเนอเรเตอร์โดยปรับให้ความถี่อินพุทที่เข้ามามีค่าต่ำมากประมาณ 5 Hz เพื่อให้สามารถสังเกตการทำงานของวงจรได้ทัน เมื่อแน่ใจว่าวงจรที่ได้มีความถูกต้องแล้วจึงค่อยปรับมาใช้ Clock ภายในของบอร์ดทดสอบต่อไป



เอกส


ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งรูปที่ 7.13 แสดงบอร์ดทดสอบที่สร้างเสร็จแล้วของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 7.14 แสดงการต่อ FPGA และบอร์ดแปลงของ FPGA เข้ากับบอร์ดทดสอบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ทุกรูปแบบโดยไม่ได้รับอนุญาต  
 รูปที่ 7.15 แสดงลายวงจรพิมพ์ของ FPGA  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและที่ยังคงอยู่ของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 8

### สรุปและวิจารณ์

#### 8.1 สรุปภาพรวมทั้งหมดของการออกแบบ

ซีพียูที่สร้างขึ้นนี้สามารถทำคำสั่งของ 8031 ได้จำนวน 61 คำสั่ง คิดเป็น 55% จากคำสั่งทั้งหมดของ 8031 จำนวน 111 คำสั่ง จากการทดสอบการทำงานกับฮาร์ดแวร์พบว่าการทำงานของทั้ง 61 คำสั่งสามารถทำงานได้เป็นที่น่าพอใจ เนื่องจากคำสั่งจำนวน 61 คำสั่งนี้ไม่มีคำสั่งที่เป็นคำสั่ง JUMP อยู่เลย ทำให้ยากในการตรวจสอบการทำงานของฮาร์ดแวร์ ดังนั้นผู้ออกแบบจึงได้เพิ่มคำสั่ง JUMP แบบไม่มีเงื่อนไขขึ้นมาอีก 1 คำสั่งเอาไว้ทดสอบการทำงานของซีพียู เนื่องจากคำสั่งดังกล่าวไม่คอมแพททิเบิลกับคำสั่งของซีพียู 8031 ตามปกติ ดังนั้นคำสั่งที่เพิ่มเข้ามาจึงไม่ถือว่าเป็นคำสั่งของ 8031 แต่อย่างใด

แม้ว่าในการทดสอบการทำงานของซีพียูจะยังไม่พบข้อผิดพลาดก็ตาม แต่ก็ไม่สามารถยืนยันได้ว่าคำสั่งทั้ง 61 คำสั่งสามารถทำงานได้อย่างถูกต้อง 100% เพราะไม่สามารถเขียน Test bench ให้ครอบคลุมทุกกรณี เนื่องจากมีเวลาในการทดสอบอันจำกัด

อย่างไรก็ตาม โครงการนี้ถือว่าประสบความสำเร็จตามที่กำหนดไว้ คือสามารถสร้างซีพียูในระดับ FPGA ได้ และสามารถทำงานได้ในระดับหนึ่ง

#### 8.2 ผลการออกแบบและพัฒนา

##### 8.2.1 Device utilization summary ของ FPGA:

Number of External IOBs	59 out of 160	36%
Flops:	2	
Latches:	0	
Number of Global Buffer IOBs	1 out of 8	12%
Flops:	0	
Latches:	0	
Number of CLBs	640 out of 784	81%
Total CLB Flops:	279 out of 1568	17%
4 input LUTs:	1130 out of 1568	72%
3 input LUTs:	381 out of 784	48%
Number of PRI-CLKs	1 out of 4	25%
Number of TBUFs	208 out of 1680	12%
Total equivalent gate count for design:		17286
Additional JTAG gate count for IOBs:		2880

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 8.2.2 Timing summary ของ FPGA:

Timing errors: 0 Score: 0

Constraints cover 828703 paths, 1339 nets, and 7817 connections (100.0% coverage)

Design statistics:

Minimum period	: 405.994 ns
Maximum frequency	: 2.463 MHz
Maximum net delay	: 75.891 ns

### 8.3 ข้อเสนอแนะ

หากต้องการพัฒนาโครงการนี้ต่อก็สามารถทำได้ เพราะซีพียูที่ออกแบบไว้นี้สามารถเพิ่มขยายได้ เนื่องจากได้ถูกออกแบบไว้เพื่อการเพิ่มส่วนที่ขาดไปไว้อยู่แล้ว ในการเพิ่มเติมฟังก์ชันการทำงานนั้น ควรเพิ่มส่วนของการรับสัญญาณอินเทอร์รัพท์ ก่อน ตามด้วยการเพิ่มคำสั่งที่เหลืออีก 50 คำสั่ง โดยควรเพิ่มคำสั่งให้เสร็จก่อน จึงค่อยเพิ่มภาค Peripheral อื่นๆ เข้าไปที่หลัง แต่ถ้า FPGA ที่ใช้มีจำนวนไม่เพียงพอก็ควรเพิ่มเฉพาะคำสั่งที่จำเป็น ซึ่งได้แก่คำสั่งกระโดดแบบมีเงื่อนไข, คำสั่ง PUSH, คำสั่ง POP, คำสั่ง CALL เป็นต้น

เนื่องจากซีพียูที่สร้างขึ้นเขียนขึ้นในระดับ Behavior ดังนั้นขนาดของเกทที่ได้จึงใหญ่มาก หากต้องการลดจำนวนเกทลงสามารถทำได้โดยการเขียนโค้ดในระดับ RTL ซึ่งจะช่วยให้สามารถ Synthesis ได้วงจรมีขนาดเล็กลง

แนวทางที่จะทำโครงการนี้ต่ออีกแนวหนึ่งก็คือ เพิ่มคำสั่งเฉพาะที่จำเป็นเท่านั้นและพัฒนาให้ซีพียูมีความสามารถในการประหยัดพลังงาน ซึ่งก็เป็นอีกแนวทางการออกแบบที่น่าสนใจเลยทีเดียว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บรรณานุกรม

- [1] สุนทร วิฑูรพจน์ : “การใช้งานไมโครคอนโทรลเลอร์ตระกูล 8051”, บ.ซีเอ็ดยูเคชั่นจำกัด
- [2] ประเมษฐ์ ประณยานันท์, ปิยพงศ์ เผ่าวณิช : “คู่มือและการประยุกต์ใช้งานไมโครคอนโทรลเลอร์ MCS-51”, บ.ซีเอ็ดยูเคชั่นจำกัด
- [3] กฤษณะ กันตังกุล, ปัญญา สีนเรืองทรัพย์, วรรณรัช สันตอมรทัต : “การออกแบบและพัฒนาไมโครโปรเซสเซอร์ 32 บิต”, ปริญญาณิพนธ์ ปีการศึกษา 2540, ภาควิชาวิศวกรรมคอมพิวเตอร์, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
- [4] Perry, Douglas L. : “VHDL”, 2<sup>nd</sup> ed., McGraw-Hill, 1993
- [5] Mentor Graphics Corporation : “Mentor Graphics Introduction to VHDL”, Mentor Graphics Corporation, 1994
- [6] Navabi, Zainalabedin : “VHDL: Analysis and Modeling of Digital Systems”., McGraw-Hill, 1993
- [7] Harmacher, V. Carl : “Computer Organization”, 4<sup>th</sup> ed., McGraw-Hill, 1996
- [8] Intel Corporation: “MCS-51 Family User’s Manual”, Intel Corporation.
- [9] Exemplar Logic, Inc., “HDL Synthesis Guide”, Exemplar Logic, Inc., 1996
- [10] Actel Corporation : “Actel HDL Coding Style Guide”, Actel Corporation., 1997
- [11] Xilinx Inc : “Xilinx : The Programmable Logic Data Book”, Xilinx Inc., 1998
- [12] Bhasker, Jayaram : “A VHDL Primer”, Prentice Hall, 1992

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้