

# สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

เครื่อง ปิด – เปิดประตูอัตโนมัติ ไร้สาย

WIRELESS AUTOMATIC DOOR CONTROLLER



โดย  
นาย ชัชวาลย์ ปาสาณพันธ์ 40012007  
นาย ธนะรัตน์ สัพโส 40012013  
นาย อติสรณ์ ชันเพ็ชร 40012038

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต

ภาควิชาเทคนิคอุตสาหกรรม

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2541

เลขหมึ.....  
เลขทะเบียน... 33917 ..  
วัน, เดือน, ปี 20 ก.ย. 2542

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์

เครื่อง ปิด-เปิดประตูอัตโนมัติไร้สาย

โดย

นายชัชวาลย์ ปาสาณพันธ์

นายธนระรัตน์ สัพโส

นายอดิศรณัฐ ชันเพ็ชร

อาจารย์ที่ปรึกษา

ผศ. ประดิษฐ์ วัชรพิบูลย์

อ. นภพินท์ อนันตรศิริชัย

ภาควิชา

เทคนิคอุตสาหกรรม

ปีการศึกษา

2541

คณะวิศวกรรมศาสตร์สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
อนุมัติให้ปริญญานิพนธ์ฉบับนี้ เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรม  
ศาสตรบัณฑิต

คณะกรรมการสอบปริญญานิพนธ์

ประธานกรรมการ

( )

กรรมการ

( )

กรรมการ

( )

กรรมการ

( )

กรรมการ

( )

กรรมการ

( )

กรรมการ

( )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เครื่อง ปิด – เปิดประตูอัตโนมัติ ไร้สาย

โดย นาย ชัชวาลย์ ปาสาณพันธ์ เลขประจำตัว 40012007  
 นาย ธนรัตน์ สัพโส เลขประจำตัว 40012013  
 นาย อดิสรณ์ ชันเพชร เลขประจำตัว 40012038

อาจารย์ที่ปรึกษา ผศ. ประดิษฐ์ วัชรพิบูลย์  
 อ. นภพินทุ์ อนันตรศิริชัย  
 ปีการศึกษา 2541

### บทคัดย่อ

ในปฏิญานิพนธ์นี้กล่าวถึงการออกแบบ และการสร้างชุดควบคุมการเปิด-ปิดประตู ในระบบอัตโนมัติโดยใช้ไมโครโปรเซสเซอร์ ในตระกูล MCS-51 เพื่อเพิ่มความเที่ยงตรงในการทำงานของชุดควบคุม ซึ่งชุดควบคุมนี้จะแบ่งการทำงานหลักๆ ออกเป็น 3 ส่วนด้วยกันคือ ส่วนแรกเป็นชุดตัวส่งสัญญาณควบคุมย่านความถี่ UHF คอยควบคุม การเปิด-ปิด ประตูซึ่งประกอบด้วย สวิตช์อยู่ 3 ตัว สำหรับหยุด เปิดและปิดประตู ส่วนที่สองเป็นชุดควบคุมหลักโดยอาศัย ไมโครคอนโทรลเลอร์เป็นตัวสั่งการ โดยจะทำงานตาม โปรแกรมที่โปรแกรมลงภายในไมโครคอนโทรลเลอร์นั้น ในชุดสุดท้ายเป็นชุดควบคุมมอเตอร์ (ภาค Drive) ให้หมุนซ้ายหมุนขวา และหยุด ตามการสั่งการของชุดควบคุมหลักนอกจากนี้ยังประกอบด้วยส่วนย่อยๆ อีก เช่น ส่วนแสดงการทำงาน และส่วนป้องกันการทำงานการผิดพลาดของวงจร

## WIRELESS AUTOMATIC DOOR CONTROLLER

BY	MR. CHATCHAWAN PASANAPAN	40012007
	MR. THANARAT SUPSO	40012013
	MR. ADISORN KHUNPHEET	40012038

ADVISOR	PRADIT VATCHRAPIBOOL
	NOPPIN ANANTRASIRICHAI

ACADEMIC YEAR	1998
---------------	------

### ABSTRACT

This thesis cover the designing of the automatic door controller by using the Microprocessor in MCS-51 family to increase accuracy of controller 's working. This controller be separated in 3 parts. The first is controlling signal transmitter UHF , which consist of 3 switches for stopping , opening and closing the door. The second is main controller , which is controlled by Microcontroller that work under ordering from the program inside and the last one is motor driver that hold the motor to turn left , turn right and stop. Nevertheless , it is also include other parts such as operating condition display and error protection device.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

คณะผู้จัดทำขอขอบพระคุณ ผศ.ประดิษฐ์ วัชรพิบูลย์ และ อาจารย์นภพินท์ อนันตรศิริชัย ที่ให้คำแนะนำในการทำโครงการชิ้นนี้และให้คำปรึกษาเพื่อเป็นแนวทางในการแก้ไขและดูแล ตรวจสอบจนโครงการวิศวกรรมฉบับนี้สำเร็จลุล่วงลงได้ด้วยดี และขอขอบคุณผู้ที่เกี่ยวข้องกับโครงการนี้ทุกท่านรวมทั้งผู้ที่มีได้เอื้อนามในที่นี้ด้วย หากโครงการนี้ มีข้อผิดพลาดประการใด ทางคณะผู้จัดทำต้องขออภัยไว้ ณ ที่นี้ด้วย

ขอขอบพระคุณอย่างสูง

คณะผู้จัดทำ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

	หน้า
บทคัดย่อ	ก
บทคัดย่ออังกฤษ	ข
กิตติกรรมประกาศ	ค
สารบัญ	ง
สารบัญรูป	จ
สารบัญตาราง	ฉ
บทที่ 1 บทนำ	1
1.1 ขอบเขตโครงการ	1
1.2 ขั้นตอนการทำงานของเครื่อง	1
1.3 เนื้อหาของแต่ละบท	2
บทที่ 2 ทฤษฎีไมโครคอนโทรลเลอร์ตระกูล MCS-51 และทฤษฎีของคลื่นความถี่ UHF	3
2.1 ทฤษฎีไมโครคอนโทรลเลอร์ตระกูล MCS-51	3
2.2 ทฤษฎีของคลื่นความถี่ UHF	14
บทที่ 3 ชุดรีโมตคอนโทรล	22
3.1 ชุดรีโมต ตัวส่ง	22
3.2 ชุดภาครับสัญญาณ	24
บทที่ 4 การออกแบบระบบควบคุม	28
4.1 ส่วนควบคุมหลัก (Main Board)	28
4.2 ภาควัสดุมอเตอร์เปิด-ปิดประตู (Drive Motor)	30
4.3 ชุดตรวจสอบสถานะผิดปกติ	31
สรุปผลการออกแบบ	35
บรรณานุกรม	36
ภาคผนวก	37
- วงจรรวมของโครงการทั้งหมด	38
- โปรแกรมชุดควบคุมเครื่องเปิด-ปิดประตูอัตโนมัติและคำสั่งในการเขียนโปรแกรม	39
- แผนภาพแสดงลายปรีนของโครงการ	48
- Data Sheet ของไมโครคอนโทรลเลอร์ 89C2051	52
- Data Sheet ของ IC Decoder และ Encode	65

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป

	หน้า
รูปที่ 2.1 แสดงการกำหนดขา DIP ของ 89C2051	4
รูปที่ 2.2 แสดงวงจรออสซิลเลเตอร์และเวลา	5
รูปที่ 2.3 แสดงรีจิสเตอร์ PSW	7
รูปที่ 2.4 แสดงหน่วยย่อยต่างๆของแรมภายใน	8
รูปที่ 2.5 แสดงการทำงานของสแตค	10
รูปที่ 2.6 แสดงลอจิกควบคุมของไทม์เมอร์และเคาเตอร์	11
รูปที่ 2.7 แสดงวงจรพอร์ตพิน	13
รูปที่ 2.8 แสดง Block Diagram ของวงจร Oscillator ที่สมบูรณ์	16
รูปที่ 2.9 แสดงวงจรกำเนิดความถี่แบบ Hartley	17
รูปที่ 2.10 แสดงกราฟคุณสมบัติการตอบสนองความถี่ของวงจรเรโซแนนซ์แบบขนาน	19
รูปที่ 2.11 แสดงแรงดันและกระแสที่เกิดขึ้นในวงจรเรโซแนนซ์แบบขนาน	20
รูปที่ 3.1 แสดง MC 145026 Encode Block Diagram	22
รูปที่ 3.2 แสดงภาคเข้ารหัส	23
รูปที่ 3.3 แสดงวงจรภาคส่งสัญญาณความถี่วิทยุ RF	24
รูปที่ 3.4 แสดงภาค RF Amp	25
รูปที่ 3.5 แสดงภาคTuner	25
รูปที่ 3.6 แสดงวงจร Schmitt Trigger	26
รูปที่ 3.7 แสดง MC 145027 Decode Block Diagram	27
รูปที่ 3.8 แสดงวงจรในการใช้งานภาคถอดรหัส	27
รูปที่ 4.1 แสดงแผนภาพแสดงวงจรรีเซต	29
รูปที่ 4.2 แสดงแผนภาพการต่อวงจรของ Main Board	30
รูปที่ 4.3 แสดงภาคขั้วมอเตอร์	31
รูปที่ 4.4 แสดงแผนภาพการแสดงวงจรภาคส่งสัญญาณอินฟราเรด	32
รูปที่ 4.5 แสดงแผนภาพการต่อวงจรภาครับสัญญาณอินฟราเรด	32
รูปที่ 4.6 แสดงแผนภาพการต่อวงจรตรวจสอบของมอเตอร์	33
รูปที่ 4.7 แสดงแผนภาพการตรวจการปิดเปิด	34
รูปที่ 4.8 แสดงวงจรแสดงผลสถานะความผิดปกติ	35

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญตาราง

	หน้า
ตารางที่ 2.1 ตารางชื่อของแอดเดรสแรมภายในของ SFR	9
ตารางที่ 2.2 ตารางแสดงหน้าที่ของพอร์ต 3	12
ตารางที่ 2.3 ตารางจำแนกคลื่นแม่เหล็กไฟฟ้า	14
ตารางที่ 2.4 ตารางจำแนกคลื่นวิทยุ	15



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 1

### บทนำ

ปริญญานิพนธ์นี้มีชื่อว่า “เครื่องปิด-เปิดประตูอัตโนมัติไร้สาย” เป็นตัวควบคุมการเปิดปิดประตู โดยอาศัยการสั่งการโดยผ่าน Remote Control ในย่านความถี่สูง ซึ่งอาศัยการควบคุมโดยผ่านไมโครคอนโทรลเลอร์ ในตระกูล MCS-51 ของบริษัท ATMAL โดยใช้เบอร์ 89C2051 เป็นไมโครคอนโทรลเลอร์ซึ่งเป็นเบอร์เล็กในตระกูลมีหน่วยความจำ Flash Memory จำนวน 2 K ไว้สำหรับเขียนโปรแกรมควบคุมภายในตัวมันเอง สามารถเขียนและลบได้ 1000 ครั้ง มีพอร์ต I/O เหมาะสมกับโครงการและราคาไม่แพง ลักษณะของโครงการจัดเป็นการนำวงจรต่างๆมาประกอบเข้าด้วยกัน เพื่อประสิทธิภาพสูงที่สุดในการทำงาน โดยรวมของเครื่องซึ่งอาศัยการทำงานภายใต้การควบคุมโดยไมโครคอนโทรลเลอร์

#### 1.1 ขอบเขตโครงการ

1. โครงการมีการเข้าและถอดรหัสอย่างไม่ผิดพลาด
2. สามารถใช้รีโมตสั่งการหยุด ปิด-เปิดประตูได้
3. สามารถโปรแกรมไมโครคอนโทรลเลอร์ควบคุมการทำงานของโครงการ
4. สามารถขั้มอเตอร์ DC ให้หมุนซ้ายขวาและหยุดได้โดยผ่าน การสั่งการของไมโครคอนโทรลเลอร์
5. ป้องกันและแสดงผลการผิดพลาดอันเกิดจากการทำงานบกพร่องของภาคขั้มอเตอร์

#### 1.2 ขั้นตอนการทำงานของเครื่อง

การทำงานของเครื่องควบคุมนี้จะประกอบด้วย 3 ส่วนใหญ่ๆ ส่วนแรกเป็นตัวส่งสัญญาณควบคุมหรือรีโมตจะประกอบด้วยปุ่ม 3 ปุ่ม คือ ปุ่มที่ 1 ใช้ในการให้มอเตอร์หมุนขวาโดยเราจะใช้เป็นปุ่มเปิดประตูนั่นเอง ปุ่มที่ 2 จะเป็นปุ่มในการสั่งให้มอเตอร์หมุนซ้ายหรือปิดประตู ในปุ่มที่ 3 จะเป็นปุ่มในการสั่งให้มอเตอร์หยุดชั่วขณะ เช่นเมื่อต้องการให้มอเตอร์หยุดขณะเปิดหรือปิด ก็สามารถกดปุ่มนี้หยุดได้ทันที โดยสัญญาณจะมีการเข้ารหัสส่งรหัสส่งผ่านในย่านความถี่สูงไปยังตัวรับ ซึ่งตัวรับจะมีตัวถอดรหัสคำสั่งอยู่ภายในถั้วรหัสเครื่องส่งตรงกับเครื่องรับข้อมูลจะถูกถอดรหัสและส่งมายังชุดควบคุมหลักโดยมีไมโครคอนโทรลเลอร์เบอร์ 89C2051 เป็นหัวใจในการสั่งการ เมื่อมีสัญญาณเข้าชุดควบคุมหลักแล้ว มันก็จะสั่งการทำงานตามโปรแกรมที่เขียนไว้ภายในตัวมันว่าจะส่งเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การให้ขั้วมอเตอร์ทำการหมุนมอเตอร์ทางซ้าย ทางขวาหรือสั่งการหยุด ในส่วนของภาคขั้วมอเตอร์ เราหลีกเลี่ยงการใช้รีเลย์ เพราะ รีเลย์มีหน้าสัมผัสเป็นสวิตช์ ไม่เหมาะกับการใช้งานที่ปิดเปิดบ่อยครั้งและงานที่มีกระแสสูง และถ้าเกิดข้อบกพร่องขึ้นกับวงจร เช่นมอเตอร์ไม่หมุนเกิด Over Load กระแสไหลสูงมาก วงจรจะสั่งหยุดการทำงานโดยอัตโนมัติ โดยแสดงว่าเกิดข้อบกพร่องของการทำงานให้กับผู้ใช้เพื่อทำการแก้ไขต่อไป

### 1.3 เนื้อหาของแต่ละบท

- บทที่ 1 เป็นการกล่าวถึงขอบเขตของโครงการ วัตถุประสงค์และขั้นตอนการทำงานของเครื่องโดยสังเขป
- บทที่ 2 เป็นทฤษฎีทางด้านไมโครคอนโทรลเลอร์ โครงสร้างทั่วไปที่สำคัญในไมโครคอนโทรลเลอร์เบอร์ที่โครงการนี้เลือกใช้ และทฤษฎีทางด้านความถี่วิทยุคลื่น UHF เป็นหลักการสังเขปเพื่อความเข้าใจในโครงการที่ดีขึ้น
- บทที่ 3 เป็นรีโมตคอนโทรล อธิบายการทำงานของวงจรต่างๆ ทางด้านการเข้ารหัส การส่งสัญญาณและรับสัญญาณ และการถอดรหัสควบคุม
- บทที่ 4 การออกแบบระบบควบคุม กล่าวถึงส่วนการทำงานทางด้านฮาร์ดแวร์ระบบ โดยจะอธิบายถึงการออกแบบ การทำงานของชุดขั้วมอเตอร์ หลักการในการออกแบบชุดตรวจสอบ และส่วนควบคุมหลักๆ หรือ Main board

#### ภาคผนวก

ในภาคผนวกจะประกอบด้วย

- วงจรรวมของโครงการทั้งหมด
- โปรแกรมชุดควบคุมเครื่องปิด-เปิดประตูอัตโนมัติและคำสั่งในการเขียนโปรแกรม
- แผนภาพแสดงลายปริ้นของโครงการ
- Data Sheet ของไมโครคอนโทรลเลอร์ 89C2051
- Data Sheet ของ IC Decoder และ Encoder

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### ทฤษฎีไมโครคอนโทรลเลอร์ตระกูล MCS-51 และทฤษฎีคลื่นความถี่ UHF

ในการที่จะเข้าใจการทำงานของโครงงานเครื่องปิด-เปิดประตูระบบอัตโนมัติไร้สายนี้จำเป็นต้องมีพื้นฐานความเข้าใจทางด้านไมโครคอนโทรลเลอร์ในตระกูล MCS-51 อยู่บ้าง เพราะเป็นหัวใจหลักของการทำงานโครงงานนี้ และจำเป็นต้องเข้าใจทฤษฎีพื้นฐานทางด้านความถี่ UHF ด้วย เพื่อใช้ในการส่งสัญญาณความถี่ใน Remote Control ทั้งทางด้านส่งและด้านรับโดยจะกล่าวเฉพาะในส่วนทางทฤษฎีที่สำคัญ ที่เกี่ยวข้องกับโครงงานเท่านั้น


#### 2.1 ทฤษฎีไมโครคอนโทรลเลอร์ตระกูล MCS-51

ในการออกแบบควบคุมเราใช้ IC ไมโครคอนโทรลเลอร์ในตระกูล MCS-51 ซึ่งเป็นหัวใจในการควบคุม โดยไมโครคอนโทรลเลอร์ตระกูลนี้สามารถประยุกต์ใช้งานได้ง่ายและครอบคลุมงานได้อย่างกว้างขวาง ซึ่งภายในประกอบด้วย หน่วยการทำงานหลักของระบบคอมพิวเตอร์อย่างครบถ้วน เช่น หน่วยประมวลผล CPU หน่วยความจำ พอร์ตอินพุตและพอร์ตเอาต์พุต โดยใช้อุปกรณ์ภายนอกมาต่อร่วมน้อยมาก ทำให้ประหยัดและสะดวกในการใช้งาน โดยชุดควบคุมนี้จะใช้ไมโครคอนโทรลเลอร์เบอร์ 89C2051 เป็น IC ของบริษัท ATMEL มีหน่วยความจำภายใน 2K Bytes ซึ่งเพียงพอต่อการตั้งการควบคุมในโครงงานนี้

คุณสมบัติพื้นฐานของ MCS-51 เบอร์ 89C2051

- มีการประมวลผลกลางขนาด 8 บิต
- มีหน่วยความจำภายในขนาด 2K Bytes สามารถโปรแกรม และลบได้ 1000 ครั้ง (EEPROM)
- มีอินพุต และเอาต์พุต 15 เส้น
- วงจรนับละจิบเวลาขนาด 16 บิต จำนวน 2 วงจร
- มีวงจร Comparator ภายใน Chip
- ใช้พลังงานต่ำ และมี Mode ประหยัดพลังงาน
- เอาต์พุต สามารถขับ LED ได้โดยตรง
- มี 6 Interrupt sources
- มีการทำงานในช่วง 0 – 24 MHz
- มีโครงสร้างเป็น IC DIP 20 ขา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.1 แสดงการกำหนดขา DIP ของ 89C2051

### 2.1.1 หน่วยความจำของ 89C2051

ไมโครคอนโทรลเลอร์ 89C2051 ในตระกูล MCS-51 จะประกอบไปด้วยหน่วยความจำ 2 ส่วน คือหน่วยความจำโปรแกรม (Program Memory) และหน่วยความจำข้อมูล (Data Memory) หน่วยความจำทั้งสองนี้ มีหน้าที่ที่แตกต่างกัน และใช้วิธีการอ้างแอดเดรส สัญญาณการติดต่อแยกออกจากกัน

#### หน่วยความจำโปรแกรม

เป็นบริเวณหน่วยความจำสำหรับเก็บข้อมูลและคำสั่งใช้งานต่างๆ ซึ่งเป็นหน่วยความจำประเภท EPROM ตามปกติ ไมโครคอนโทรลเลอร์ในตระกูล MCS-51 จะประกอบไปด้วย หน่วยความจำภายใน และหน่วยความจำภายนอก โดยเบอร์ 89C2051 นี้จะเป็น ไมโครคอนโทรลเลอร์เบอร์เล็กๆ 20 ขา มีเพียงหน่วยความจำโปรแกรมภายใน EPROM ขนาด 2K Bytes เท่านั้น ไม่สามารถอ้างหน่วยความจำโปรแกรมภายนอกเพิ่มขึ้นได้ (ไม่มีขา EA) แต่ในหน่วยความจำ 2K Bytes นี้เองสามารถเขียนโปรแกรมลงไปแล้วลบออกเขียนใหม่ได้ถึง 1000 ครั้ง โดยใช้เพียงกระแสไฟฟ้าธรรมดาเป็นตัวลบเท่านั้น

#### หน่วยความจำข้อมูล

โดยทั่วไปแล้วหน่วยความจำข้อมูลนี้จะเป็นประเภท RAM สามารถเขียนหรืออ่านข้อมูลได้ ใช้สำหรับเก็บข้อมูลหรือตัวแปร ที่เกิดขึ้นในขณะที่กำลังประมวลผลชั่วคราว ซึ่งโดยพื้นฐานแล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



หน่วยความจำข้อมูล จัดเป็นหน่วยความจำ RAM แบบสแตติก ดังนั้นเมื่อไม่มีการจ่ายไฟฟ้ากับระบบก็จะมีผลทำให้ข้อมูลที่จัดเก็บไว้หน่วยความจำนี้สูญหายไป

### 2.1.2 โครงสร้างทั่วไปของไมโครคอนโทรลเลอร์

#### ออสซิลเลเตอร์

หัวใจของ MCS-51 คือ วงจรกำเนิดพัลส์นาฬิกา ซึ่งเกิดพร้อมกับการทำงานภายใน MCS-51 ขา XTAL1, XTAL2 ต่อกับวงจรรีโซแนนซ์ที่เป็นออสซิลเลเตอร์ เช่น ใช้คริสตัล (Crystal) และตัวเก็บประจุจากรูปแสดงความถี่คริสตัลเป็นความถี่นาฬิกาภายในของไมโครคอนโทรลเลอร์ ผู้ผลิต MCS-51 ออกแบบให้ทำงานที่ความถี่สูงสุด และต่ำสุด เช่น 1MHz-16MHz ความถี่ต่ำสุดเป็นตัวบอกว่าความจำภายในอยู่ในสถานะไดนามิก และต้องทำงานเหนือความถี่สูงสุดเสมอ มิฉะนั้นข้อมูลจะสูญหาย

การสื่อสารจำเป็นต้องบอกความถี่ออสซิลเลเตอร์ เนื่องจากความต้องการให้เกนเนอร์ภายในอัตรานาฬิกาเป็น Baud rate มาตรฐาน ถ้าความถี่นาฬิกาหารแล้วเหลือเศษความถี่การสื่อสารจะไม่มาตรฐาน



รูปที่ 2.2 แสดงวงจรออสซิลเลเตอร์และเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เซรมิกรีโซแนนท์อาจถูกนำมาใช้เพราะมีราคาต่ำแต่เสถียรภาพทางความถี่จะลดลงและความแน่นอนไม่ดี ถ้าเป็นการสื่อสารอนุกรมด้วยความเร็วสูง ก็อาจเกิดภาวะวิกฤติขึ้นได้

ออสซิลเลเตอร์ที่เป็นคริสตัล, ตัวเก็บประจุและอินเวอร์เตอร์บนชิพ จะสร้างขบวนการพัลส์ที่มีความถี่คริสตัล ดังรูปที่ 2.2

ความถี่นาฬิกาต้องมีช่วงเวลาไมโครคอนโทรลเลอร์ที่น้อยที่สุด เรียกว่า ช่วงเวลาพัลส์ ช่วงเวลาที่น้อยที่สุดสามารถทำคำสั่งง่ายๆหรือซับซ้อน เรียกว่า Machine cycle ซึ่งประกอบด้วย 6 สภาวะแต่ละสภาวะเป็นช่วงเวลาสำหรับการทำงาน ที่แยกจากกันของไมโครคอนโทรลเลอร์ เช่น เฟรชคำสั่ง, ทำคำสั่งหรือเขียนข้อมูล แต่ละสภาวะมี 2 พัลส์

โปรแกรมคำสั่งอาจเป็น 1, 2 หรือ 4 Machine cycle ขึ้นอยู่กับชนิดคำสั่ง คำสั่งจะถูกเฟรชและทำโดยไมโครคอนโทรลเลอร์แบบอัตโนมัติ โดยเริ่มด้วยตำแหน่งคำสั่งรวม ตำแหน่ง 0000h ที่เวลาเกิดการรีเซตครั้งแรก

การหาเวลาที่คำสั่งจะทำโดยการหาจำนวน Cycle เวลาได้จาก  $(c \times 12) / (\text{ความถี่คริสตัล})$

### โปรแกรมเคาท์เตอร์ และดาต้าพอยต์เตอร์

MCS-51 ประกอบด้วยรีจิสเตอร์ขนาด 16 บิต 2 ตัว คือ PC และ DPTR แต่ละตัวเก็บค่าแอดเดรสขนาด 1 ไบต์

โปรแกรมคำสั่งจะถูกเฟรชจากตำแหน่งแอดเดรสใน PC รวมบนชิพอาจมีแอดเดรส 0000h ถึง 0FFFh รวมภายนอกแอดเดรสจะเลย 0FFFh โดย PC จะเพิ่มค่าอัตโนมัติ หลังจากเฟรชคำสั่ง และอาจเปลี่ยนโดยบางคำสั่ง PC เป็นรีจิสเตอร์ตัวเดียวที่ไม่มีแอดเดรสภายใน

DPTR ประกอบด้วยรีจิสเตอร์ 8 บิต 2 ตัว เรียกว่า DPH และ DPL จะเก็บค่าแอดเดรสสุดท้ายหลังจากเข้าถึงโค้ดทั้งภายในและภายนอกชิพ ข้อมูลก็เช่นกัน DPTR อยู่ภายใต้การควบคุมของโปรแกรมคำสั่ง และอ้างอิงได้โดย ชื่อของมัน(DPTR) หรือแต่ละไบต์ย่อย DPH และ DPL

### รีจิสเตอร์ A และ B

MCS-51 มีรีจิสเตอร์ใช้งานทั่วไป 34 ตัว และ 2 ตัวในที่นี้คือ A และ B ใช้เป็นตัวหลักในทางคณิตศาสตร์ของ MCS-51 ที่เหลือ 32 ตัวถูกจัดเป็นส่วนของแรมภายใน 4 แบงค์ คือ B0-B3 แบงค์ละ 8 ตัว(R0-R7) รีจิสเตอร์ A หรือแอสเซมบลีแอดเดรสเป็นตัวที่ใช้มากที่สุด เช่น การบวก, การลบ, การคูณ, การหารเลขจำนวนเต็ม, การทำบูลีน รีจิสเตอร์ A ใช้เคลื่อนย้ายข้อมูลระหว่าง MCS-51 และความจำภายนอก รีจิสเตอร์ B ใช้กับ A สำหรับการคูณ และการหาร และไม่มีหน้าที่อื่นนอกเหนือจากเก็บตำแหน่งข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### แฟลกและโปรแกรมสเตตัสเวิร์ด (PSW)

แฟลกเป็นรีจิสเตอร์ 1 บิตที่เก็บผลลัพธ์ของบางคำสั่ง คำสั่งอื่นสามารถทดสอบสถานะของแฟลก และตัดสินใจ แฟลกสามารถที่จะเป็นแอดเดรสที่ต้องการได้ และจะอยู่รวมเป็นกลุ่มใน PSW และ PCON

MCS-51 มีแฟลกทางคณิตศาสตร์ 4 แฟลก ซึ่งให้ผลลัพธ์โดยอัตโนมัติ เมื่อมีการทำงานทางคณิตศาสตร์ และมี 3 แฟลก ใช้งานทั่วไปซึ่งสามารถเซต 1 หรือเคลียร์ 0 ได้ตามต้องการ (P) แฟลกที่ใช้งานทั่วไปมีชื่อว่า F0, GF0, GF1 ซึ่งโปรแกรมเมอร์สามารถใช้กำหนดโปรแกรมได้ ควรจำไว้ว่าแฟลกทั้งหมดสามารถเซต หรือรีเซต โดยโปรแกรมเมอร์ ส่วนแฟลกคณิตศาสตร์มีผลโดยคำสั่งทางคณิตศาสตร์

PSW ในรูป ประกอบด้วยแฟลกคณิตศาสตร์ แฟลกสำหรับผู้ใช้ (F0) และแฟลกเลือกกรีจิสเตอร์ในแบงก์แฟลก 2 ตัวที่เหลือ (GF0, GF1) เก็บใน PSW ในรูป

7	6	5	4	3	2	1	0
CY	AC	F0	RS1	RS0	OV	-	P

### THE PROGRAM STATUS WORD (PSW) SPECIAL FUNCTION REGISTER

Bit	Symbol	Function
7	CY	Carry flag; used in arithmetic, JUMP, ROTATE, and BOOLEAN instructions
6	AC	Auxilliary carry flag; used for BCD arithmetic
5	F0	User flag 0
4	RS1	Register bank select bit 1
3	RS0	Register bank select bit 0
		RS1      RS2
		0      0      Select register bank 0
		0      1      Select register bank 1
		1      0      Select register bank 2
		1      1      Select register bank 3
2	OV	Overflow flag; used in arithmetic instructions
1	-	Reserved for future use
0	P	Parity flag; shows parity of register A: Odd Parity
		Bit addressable as PSW.0 to PSW.7

รูปที่ 2.3 แสดงรีจิสเตอร์ PSW

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### สแตก และสแตกพอยต์เตอร์


สแตกเป็นพื้นที่ของแรมภายในที่เก็บข้อมูล และส่งออกอย่างรวดเร็ว SP 8 บิตของ MCS-51 ใช้เก็บแอดเดรสของแรมภายใน โดยเป็นแอดเดรสสุดท้ายของการทำงานบนสแตก

เมื่อข้อมูลเก็บบนสแตก SP จะเพิ่มค่าก่อนเก็บข้อมูลออกจากสแตก ข้อมูลจะถูกอ่านก่อน และ SP จะลดค่าลงเพื่อให้ข้อมูลสามารถถูกเก็บได้

การทำงานของสแตก และ SP แสดงในรูปที่ 2.5 เซคที่ 07h เมื่อ MCS-51 รีเซต และสามารถเปลี่ยนแอดเดรสได้โดยโปรแกรมเมอร์

สแตกถูกจำกัดด้วยขนาดของแรมภายในถ้าโปรแกรมเมอร์ไม่ระวังสแตกอาจเก็บข้อมูลเกินพื้นที่แรมที่แอดเดรสบิตได้ และพื้นที่แรมใช้งานทั่วไปโปรแกรมเมอร์ต้องมั่นใจว่าสแตกจะไม่เพิ่มเกินขอบเขตที่กำหนดไว้ก่อน

โดยปกติสแตกจะอยู่ส่วนบนของแรมภายใน โดยเลือกจำนวนที่อยู่บน SP เพื่อเลี่ยงการเกินขอบเขตของแรมภายใน ควรจำไว้ว่า PC ไม่ใช่ส่วนของ SFR และไม่มีแอดเดรสแรมภายใน



รูปที่ 2.4 แสดงหน่วยย่อยต่างๆของแรมภายใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### รีจิสเตอร์ทำหน้าที่พิเศษ(SFR)

การทำงานของ MCS-51 จะไม่ใช่แรมภายใน 128 ไบต์ ตำแหน่ง 00h ถึง 7Fh ซึ่งเป็นกลุ่มของรีจิสเตอร์พิเศษภายใน (SFR) ซึ่งอาจทำเป็นแอดเดรสเหมือนกับแรมภายใน โดยใช้แอดเดรสจาก 80h ถึง FFh ชื่อของ SFR แอดเดรสของแรมภายในอยู่ในตารางที่ 2.1

NAME	FUNCTION	INTERNAL RAM ADDRESS(HEX)
A	Accumulator	0E0
B	Arithmetic	0F0
DPH	Addressing external memory	83
DPL	Addressing external memory	82
IE	Interrupt enable control	0A8
IP	Interrupt priority	0B8
P0	Input/output port latch	80
P1	Input/output port latch	90
P2	Input/output port latch	A0
P3	Input/output port latch	0B0
PCON	Power control	87
PSW	Program status word	0D0
SCON	Serial port control	98
SBUF	Serial port data buffer	99
SP	Stack pointer	81
TMOD	Time/counter mode control	89
TCON	Time/counter control	88
TL0	Time 0 low byte	8A
TH0	Time 0 high byte	8C
TL1	Time 1 low byte	8B
TH1	Time 1 high byte	8D

ตารางที่ 2.1 ตารางชื่อของแอดเดรสแรมภายในของ SFR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.5 แสดงการทำงานของสแตค

SFRs เป็นชื่อของบางออฟโิตต์ตามชื่อของฟังก์ชัน เช่น A หรือ TH0 และถูกอ้างอิงโดยแอดเดรสของมัน เช่น 0E0h หรือ 8Ch ควรสังเกตว่าแอดเดรสที่ใช้จะเริ่มต้นด้วยตัวเลข ดังนั้นแอดเดรส E0h สำหรับ A SFR จึงต้องเริ่มด้วย 0 ข้อผิดพลาดในการใช้ตัวเลขจะมีผลต่อความผิดพลาดของแอสเซมเบอ์เมื่อโปรแกรมนำมาใช้งานร่วมกัน

### Timing

ถ้าเคาน์เตอร์ถูกตั้งเป็นไทม์เมอร์ ก็จะนับความถี่นาฬิกาภายใน MCS-51 ออสซิลเลเตอร์หารด้วย 12 เช่น ความถี่คริสตัล 6 MHz จะได้ไทม์เมอร์ 500 KHz

วงจรรนาฬิกาที่นับ จะถูกเกณฑ์ไปที่ไทม์เมอร์โดยการใช้วงจรรังรูป สัญญาณนาฬิกาของออสซิลเลเตอร์จะเป็นพัลส์มาสู่ไทม์เมอร์ บิต C/T ใน TMOD ต้องเป็น 0 บิต TRX ใน TCON ต้องเป็น 1 (ไทม์เมอร์ทำงาน) และบิตเกณฑ์ใน TMOD ต้องเป็น "0" และบิต  $\overline{\text{INTX}}$  ต้องเป็น "1" ในทางตรงข้ามเคาน์เตอร์ทำหน้าที่เคาน์เตอร์ได้โดยเกณฑ์ไปที่เคาน์เตอร์ โดยบิตทำงาน(run bit)และบิตเกณฑ์(Gate bit) หรือ  $\overline{\text{INTX}}$



รูปที่ 2.6 แสดงลอจิกควบคุมของไทม์เมอร์และเคาน์เตอร์

### พอร์ตของ 89C2051

ในไมโครคอนโทรลเลอร์ เบอร์ 89C2051 จะมีพอร์ตให้ใช้งานจำนวน 2 พอร์ต คือ พอร์ต 1 และพอร์ต 3 เท่านั้นเพราะเป็นเบอร์ที่มีขนาดเล็ก 20 ขา มีคุณสมบัติเหมาะสมกับโครงงานนี้ ขนาดเล็กและราคาประหยัด

#### พอร์ต 1

ขาของพอร์ต 1 ตัวเอาต์พุตแต่ละขาจะต่อโดยตรงกับเกตของ FET ตัวล่างซึ่งมีวงจร FET ที่ชื่อ “Internal FET Pullup” เป็นตัวพูลอัพ โหลด

เมื่อใช้เป็นอินพุต “1” จะเขียนไปยังเลขที่ ทำให้ FET ตัวล่างปิด ขาและอินพุตของบัฟเฟอร์ จะถูกดึงเป็น “1” โดยโหลดของ FET วงจรภายนอกจะทำให้เป็นไฮท์อิมพีแดนซ์ และขยับขาอินพุต ตัวล่าง “0” ตัวบนเป็น “1”

ถ้าเป็นเอาต์พุตแต่ละขาซึ่งประกอบด้วย 1 สามารถขยับอินพุตของวงจรภายในเป็น 1 โดยการพูลอัพ ถ้า 0 ถูกเขียนยังเลขที่ FET ตัวล่างจะเปิด ตัวพูลอัพจะปิด และขาสามารถขยับอินพุตของวงจรภายในเป็น 0

ด้วยประสิทธิภาพของสวิทช์ซึ่งที่สูงขึ้น เมื่อใช้ขาเป็นอินพุต ตัวพูลอัพ FET ภายในจะมี FET ตัวอื่นขนานกับมัน

FET ตัวที่ 2 จะเปิดในช่วง 2 คาบของออสซิลเลเตอร์ระหว่างการเปลี่ยนสถานะจาก “0” เป็น “1”

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### พอร์ต 3

พอร์ต 3 เป็นอินพุท/เอาต์พุท คล้ายกับพอร์ต 1 ทำหน้าที่เป็นอินพุทและเอาต์พุทสามารถโปรแกรมภายใต้การควบคุมของพอร์ต 3 แลทซ์ หรือ โดย SFR ต่างๆพอร์ต 3 ใช้ตามตารางดังนี้

PIN	ALTERNATE USE	SFR
P3.0-RXD	Serial data input	SBUF
P3.1-TXD	Serial data output	SBUF
P3.2-INT0	External interrupt 0	TCON.1
P3.3-INT1	External interrupt 1	TMOD.3
P3.4-T0	External timer 0 input	TMOD
P3.5-T1	External timer 1 input	TMOD
P3.6-WR	External memory write pulse	-
P3.7-RD	External memory read pulse	-

ตารางที่ 2.2 แสดงหน้าที่ของพอร์ต 3

โดยที่พอร์ต 3 ไม่เหมือนกับพอร์ต 0 และพอร์ต 2 ที่มีหน้าที่การทำงานกับแอดเดรสภายนอก และเปลี่ยนบิตของพอร์ตทั้งหมด 8 บิต เมื่อเปลี่ยนการใช้ (แต่ละขาของพอร์ต 3 สามารถโปรแกรมได้โดยอิสระ โดยใช้เป็น I/O หรือหน้าที่อื่นๆได้)



รูปที่ 2.7 แสดงวงจรพอร์ตพิน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.2 ทฤษฎีการกำเนิดคลื่น UHF

ในปัจจุบันความถี่วิทยุได้ถูกนำมาใช้ในการสื่อสารกันอย่างแพร่หลายขึ้นอยู่ว่าจะนำไปใช้ในการสื่อสารด้านใด เนื่องจากคุณสมบัติของคลื่นความถี่วิทยุในแต่ละย่านก็จะแตกต่างกันไป ดังตารางที่ 2.3 และ 2.4

ชนิดของคลื่น	ย่านความถี่	ย่านความยาวคลื่น
1.คลื่นความถี่ของระบบไฟฟ้ากำลัง	0 – 400 Hz	$\infty$ - 750 km
2.คลื่นความถี่เสียง	20 Hz – 20 kHz	15,000 km – 15 km
3.คลื่นความถี่วิทยุ	3 kHz – 3 THz	100 km – 0.1 mm
4.คลื่นความร้อนหรือการแผ่กระจายของแสงอินฟราเรด	300 GHz – 375 THz	1 mm – 0.8 $\mu$ m
5.คลื่นการแผ่กระจายของแสง	375 THz – 750 THz	0.8 $\mu$ m – 0.4 $\mu$ m
6.คลื่นรังสีอุลตราไวโอเล็ต	750 THz – $3 \times 10^4$ THz	0.4 $\mu$ m – 10 nm
7.คลื่นรังสีเอกซ์ (X-RAYS)	$3 \times 10^3$ THz – $3 \times 10^7$ THz	100 nm – 10 pm
8.คลื่นรังสีแกมมา(GAMMA RAYS)	$3 \times 10^6$ THz – $3 \times 10^9$ THz	100 m – 0.1 pm
9.คลื่นรังสีคอสมิก(COSMIC RAYS)	$6 \times 10^8$ THz เป็นต้น	0.5 pm ลงมา

\* หมายเหตุ T = TERA มีค่าเท่ากับ  $10^{12}$

ตารางที่ 2.3 ตารางจำแนกคลื่นแม่เหล็กไฟฟ้า

สำหรับการกำเนิดคลื่น RF ในย่าน UHF นั้นก็ใช้หลักการของวงจรที่เรียกว่า Osillator Circuit เป็นตัวกำเนิดความถี่ในย่าน UHF ขึ้น จากรูปที่ 1 เป็นวงจร Osillator พื้นฐานที่ใช้กำเนิดคลื่น


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชื่อ	ย่านความถี่ (F)	ความยาวคลื่น	การนำไปใช้งาน
1. Very Low Frequency (VLF)	3 kHz – 30 kHz	100 km – 10 km	คลื่นเสียงที่ทำให้มนุษย์ได้ยินสื่อสารระยะไกล
2. Low frequency (LF)	30 kHz – 300 kHz	10 km – 1 km	ใช้ส่งวิทยุคลื่นยาว วิทยุเดินเรือ
3. Medium Frequency (MF)	300 kHz – 3 MHz	1 km – 100 m	Broadcast Band , AM และ เรือรบ
4. High Frequency (HF)	3 MHz – 30 MHz	100 m – 10 m	วิทยุสมัครเล่น , อุปกรณ์ทางการแพทย์ (คลื่นสั้น)
5. Very High Frequency (VHF)	30 MHz – 300 GHz	10 m – 1 m	ใช้ส่ง TV CH. 2 – 13 ส่งวิทยุ FM. วิทยุเดินเรือ
6. Ultra High Frequency (UHF)	300 MHz - 3 GHz	1m – 1cm	ใช้ส่ง TV CH. 14 – 83 Radar Microwave
7. Super High Frequency (SHF)	3 GHz – 30 GHz	10 cm – 1 cm	Radar , Microwave , สื่อสารดาวเทียม , คั่นคว่ำทดลอง
8. Extremely High Frequency (EHF)	30 GHz – 300 GHz	1 cm – 1 mm	คั่นคว่ำทดลอง
9. ย่านที่ยังไม่มีชื่อ	300 GHz – 3 THz	1 mm – 0.1 mm	คั่นคว่ำทดลอง

ตารางที่ 2.4 ตารางจำแนกคลื่นวิทยุ

จากรูปที่ 2.4 การทำงานของวงจรเป็นดังนี้ ชุดสร้างความถี่ที่เป็นวงจร Resonant แบบขนาน จะกำเนิดความถี่ขึ้นมาส่งต่อไปในวงจรขยายสัญญาณให้มีระดับความแรงมากขึ้นเพื่อส่งออกเอาต์พุต มีบางส่วนของสัญญาณที่ถูกขยาย จะถูกป้อนกลับมาเข้าชุดสร้างความถี่โดยเป็นการป้อนกลับทางบวกคือป้อนกลับมาเสริมความแรงของความถี่ที่กำเนิดขึ้นมาให้มีระดับความแรงมากขึ้นเพื่อส่งออกเอาต์พุต ได้ความถี่ที่มีความคงที่ไปใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.8 แสดง block Diagram ของวงจร Oscillator ที่สมบูรณ์

ความถี่ที่วงจรเรโซแนนซ์แบบขนานกำเนิดขึ้นมา สามารถคำนวณได้จาก สูตรดังนี้

$$f = \frac{1}{2\pi\sqrt{LC}} = \frac{0.159}{\sqrt{LC}} \quad \text{Hz}$$

F = ความถี่ที่เกิดขึ้นจากการกำเนิดความถี่ หน่วยเป็น Hz

L = ค่าความเหนี่ยวนำของขดลวด หน่วยเป็น H

C = ค่าความจุของตัวเก็บประจุ หน่วยเป็น F

หลักการของ Osillator มีหลายแบบ ดังนี้


1. ARMSTRONG OSCILLATOR
2. HARTLEY OSCILLATOR
3. COLPITTS OSCILLATOR
4. BLOCKING OSCILLATOR
5. CRYSTAL OSCILLATOR

ซึ่งใน PROJECT นี้ จะใช้หลักการของ HARTLEY OSCILLATOR เป็นตัวกำเนิดคลื่น

RF ในย่าน UHF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

HARTLEY OSCILLATOR



รูปที่ 2.9 แสดงวงจรกำเนิดความถี่แบบ hartley

จากรูปที่ 2.9 เป็นวงจรกำเนิดความถี่ แบบ hartley มีส่วนประกอบที่สำคัญ 3 ส่วนคือ  $L_1$ ,  $C_1$  เป็นวงจร เรโซแนนท์แบบขนานทำหน้าที่เป็นชุดสร้างความถี่  $Q_1$  เป็นวงจรขยายความถี่  $C_2$  เป็นวงจรป้อนกลับทางบวกโดยอาศัยคุณสมบัติการทำงานของทรานซิสเตอร์  $Q_1$  ที่ต่อวงจรเป็นแบบอิมิตเตอร์ร่วม (COMMON EMITTER) ที่สัญญาณอินพุตกับเอาต์พุตมีเฟสแตกต่างกัน 180 องศา ทำให้  $C_2$  มีการป้อนกลับสัญญาณเป็นแบบป้อนกลับทางบวก

การทำงานของวงจรอธิบายได้ดังนี้ เมื่อจ่ายไฟจากแหล่งจ่าย  $V_{cc}$  จ่ายเลี้ยงวงจร จะมีศักย์บวกจ่ายผ่าน  $R_1$  ไปเป็นไบอัสให้ขา B ของ  $Q_1$ ,  $Q_1$  จะทำงานคงที่ค่าหนึ่ง  $R_1$  ทำหน้าที่เป็นตัวจำกัดกระแส และลดแรงดันที่จะจ่ายไปเลี้ยงขา B ของ  $Q_1$  เมื่อ  $Q_1$  ทำงานจะทำให้ความต้านทานของ  $Q_1$  ระหว่างขา C กับขา E มีค่าลดลง ทำให้ ขา C ของ  $Q_1$  มีศักย์เป็นบวกมากขึ้นสัญญาณชั่วพลบดังกล่าวจะถูก  $C_2$  coupling ผ่านไปตกคร่อมด้านบนเป็นลบด้านล่างเป็นบวก  $C_1$  ประจุไฟด้านบนลบด้านล่างบวกศักย์บวกที่ด้านล่าง  $C_1$  จะถูก  $C_3$  กับปลี้งผ่านไปจ่ายไบอัสให้ขา B ของ  $Q_1$  มีศักย์บวกมากขึ้นจะนำกระแสมากขึ้น ได้สัญญาณลบออกที่ขา C ของ  $Q_1$  มากขึ้น จ่ายผ่านมาตกคร่อมด้านบน  $L_1$  มากขึ้น  $C_1$  ประจุไฟไว้มากขึ้นทำให้ด้านล่าง  $C_1$  มีศักย์บวกมากขึ้น จ่ายไปเสริมไบอัสบวกให้ขา B ของ  $Q_1$  มากขึ้น  $Q_1$  นำกระแสมากขึ้นอีก สถานะการทำงานจะเป็นเช่นนี้จนกระทั่ง  $Q_1$  นำกระแสจนถึงจุดอิ่มตัว สัญญาณขาลบ C ของ  $Q_1$  มีค่าคงที่  $C_2$  ไม่กับปลี้งสัญญาณผ่านไป  $L_1$  อีกไม่มีสัญญาณมาจ่ายให้  $C_1$   $C_1$  จะคายประจุผ่าน  $L_1$  ทำให้มีศักย์ตกคร่อม  $L_1$  ด้านบนเป็นบวก ด้าน

ล่างเป็นลบ และ  $L_1$  เกิดสนามแม่เหล็กฟองตัวออก ศักย์บวกที่ด้านล่างของ  $C_1$  จะค่อย ๆ ลดลง ทำให้โบ๊ตบวกที่จ่ายให้ขา B ของ  $Q_1$  เป็นค่าเดิมตามที่  $R_1$  จ่ายให้  $Q_1$  จะนำกระแสเข้าสู่สภาวะปกติ

เมื่อ  $C_1$  คายประจุหมด  $L_1$  เกิดสนามแม่เหล็กฟองตัวเต็มที่ สนามแม่เหล็กก็จะเริ่มขยุตัวลง ตัดผ่านขดลวด  $L_1$  เกิดแรงดันชักนำขึ้นที่  $L_1$  มีศักย์ด้านบนบวก ด้านล่างลบ ไปประจุที่  $C_1$  อีกครั้ง  $C_1$  จะเก็บประจุเป็นบวก ล่างเป็นลบค่อย ๆ เพิ่มขึ้น ศักย์ลบด้านล่าง  $C_1$  จะถูก  $C_2$  คับปลีงสัญญาณ ผ่านไปขา B ของ  $Q_1$  ทำให้ศักย์บวก ที่ขา B ของ  $Q_1$  ค่อย ๆ ลดลง กระแสที่  $Q_1$  จะค่อย ๆ ลดลงด้วย ขา C ของ  $Q_1$  จะมีศักย์เป็นบวกค่อย ๆ เพิ่มขึ้นถูก  $C_2$  คับปลีงไป  $L_1$  เกิดศักย์ตกคร่อม  $L_1$  เป็นบวกด้านบน ด้านล่างเป็นลบชักนำให้เกิดสนามแม่เหล็กที่  $L_1$  ขยุตัวขดลวด  $L_1$  และไปเสริมการประจุของ  $C_1$  จนกระทั่งสนามแม่เหล็ก  $L_1$  ขยุตัวหมด  $C_1$  ประจุเต็มที่  $C_1$  จะเริ่มคลายประจุผ่าน  $L_1$  อีกครั้ง  $L_1$  เกิดสนามแม่เหล็กฟองตัวออก ศักย์ลบที่ด้านล่าง  $C_1$  จะค่อย ๆ น้อยลงทำให้ศักย์บวกที่ขา B ของ  $Q_1$  ค่อย ๆ เพิ่มขึ้น  $Q_1$  นำกระแสค่อย ๆ มากขึ้น จนกระทั่ง  $C_1$  คายประจุหมดสนามแม่เหล็ก  $L_1$  ฟองตัวเต็มที่  $Q_1$  จะทำงานเข้าสู่สภาวะปกติอีกครั้ง สนามแม่เหล็ก  $L_1$  จะเริ่มขยุตัวตัดผ่านขดลวด  $L_1$  อีกครั้งเกิดแรงดันชักนำไป  $L_1$  ด้านบนลงด้านล่างบวก เหมือนสภาวะการทำงานในครั้งแรก  $C_1$  ประจุไฟไว้ด้านบน ลบ ด้านล่างบวกจ่ายไฟไปเสริมโบ๊ตที่ขา B ของ  $Q_1$  ทำให้  $Q_1$  นำกระแสมากขึ้น มีศักย์ลบที่ขา C ของ  $Q_1$  สูงขึ้นป้อนผ่าน  $C_2$  ไปเสริมแรงไฟลบที่ด้านบน  $L_1$  เสริมประจุไฟลบที่ด้านบน  $C_1$  ให้มีระดับความแรงของสัญญาณเท่าเดิม สภาวะการทำงานของวงจรจะเป็นเช่นนี้เรื่อยไปทำให้เกิดสัญญาณความถี่กระแสสลับตกคร่อม  $R_2$  และส่งผ่านออก เอาท์พุท โดยผ่าน  $C_4$  คับปลีงสัญญาณ ออก

การเปลี่ยนแปลงความถี่ของวงจรกำเนิดความถี่แบบนี้ ทำได้โดยเปลี่ยนค่า  $L_1$  หรือ  $C_1$  จะทำให้วงจร เรโซแนนท์ตอบสนองความถี่เปลี่ยนไป  $C_2$  และ  $C_3$  ที่ต่อในวงจรนอกจากเป็นตัวทำหน้าที่คับปลีงสัญญาณไฟ AC ผ่านเข้าและผ่านออกจากวงจรเรโซแนนท์แบบขนาน  $L_1$   $C_1$  แล้วยังทำหน้าที่กั้นไฟ DC ไม่ให้ผ่านเข้าไปในวงจรเรโซแนนท์มีการทำงานคงที่ ความถี่ที่กำเนิดขึ้นมากก็จะคงที่ด้วย


สมการของการหาค่าความถี่จะเป็นดังนี้

$$F_{osc} = 1 / (2\pi \sqrt{(L_A + L_B) * C}) \quad \text{Hz}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลักการ Tune Circuit

วงจรรับความถี่เป็นวงจรที่ทำหน้าที่กำหนดความถี่ผ่าน ความถี่ที่จะผ่านวงจรรับความถี่ได้ก็จะต้องตรงกับการตอบสนองความถี่ของวงจร คือตรงกับจุด เรโซแนนท์(Resonant) วงจรรับความถี่จะประกอบด้วย L และ C ต่อขนานกันเป็นวงจรเรโซแนนท์แบบขนาน ซึ่งอาศัยคุณสมบัติค่าความต้านทานต่อไฟกระแสสลับของขดลวด (Inductive Reactance,  $X_L$ ) และค่าความต้านทานต่อไฟกระแสสลับต่อตัวเก็บประจุ (Capacitive Reactant ,  $X_C$ ) ที่มีคุณสมบัติการตอบสนองความถี่ตรงข้ามกัน สามารถเขียนออกมาได้เป็นกราฟรูปที่ 2.10




รูปที่ 2.10 แสดงกราฟคุณสมบัติการตอบสนองความถี่ของวงจรเรโซแนนท์แบบขนาน

จากรูปที่ 2.10 เมื่อป้อนความถี่ให้กับวงจรเรโซแนนท์แบบขนาน จะทำให้คุณสมบัติในตัว L และ C เปลี่ยนแปลงไป ตามการเปลี่ยนความถี่ที่ป้อนเข้าวงจร คือถ้าป้อนความถี่ตั้งแต่ต่ำไปหาสูงเข้าวงจรเรโซแนนท์แบบขนาน ในขณะที่ความถี่ต่ำกว่าความถี่เรโซแนนท์ที่ป้อนเข้ามา คุณสมบัติของตัว C จะมีค่าความต้านทานกับความถี่ต่ำมากส่วนตัว L จะมีค่าความต้านทานกับความถี่ต่ำน้อย คุณสมบัติของวงจรเรโซแนนท์แบบขนานขณะนี้แสดงค่าเป็นค่า  $X_C$  ( $X_C$  มาก  $X_L$  น้อย) เมื่อปรับความถี่ค่อยๆ สูงขึ้นค่าความต้านทานต่อความถี่ของ L และ C จะเปลี่ยนไปคือ C จะมีค่าความต้านทานต่อความถี่ลดลง L จะมีค่าความต้านทานกับความถี่เพิ่มขึ้นปรับเปลี่ยนความถี่เพิ่มขึ้นไปเรื่อยๆ จนถึงจุดจุดหนึ่งที่คุณสมบัติความต้านทานความถี่ของ L และ C เท่ากัน จุดนี้เป็นจุดวงจรเรโซแนนท์แบบขนานให้คำตอบสนองกับความถี่ เรียกจุดนี้ว่าจุดเรโซแนนท์ (Resonant Point) และเรียกความถี่ค่านี้ว่า ความถี่เรโซแนนท์ (Resonant Frequency) ที่จุดเรโซแนนท์นี้ค่า  $X_C$  มีค่าเท่ากับ  $X_L$  เนื่องจากคุณสมบัติของ C และ L ตรงข้ามกันจึงหักล้างกันหมดทำให้วงจรเรโซแนนท์แบบขนานขณะนี้มีความถี่เฉพาะค่า  $R$  ( $X_C=X_L=R$ ) เมื่อปรับความถี่ให้สูงกว่าค่าความถี่เรโซแนนท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คุณสมบัติของตัว C จะมีค่าความต้านทานต่ำกว่าค่าความถี่สูง ตัว L จะมีค่าความต้านทานสูงต่อความถี่สูง คุณสมบัติของวงจรเรโซแนนท์แบบขนานขณะนี้จะแสดงค่าเป็นค่า  $X_L$  ( $X_L$  มาก  $X_C$  น้อยลง)

การนำคุณสมบัติของวงจรเรโซแนนท์แบบขนานไปใช้เป็น วงจรรับความถี่ (Tune Circuit) จะใช้คุณสมบัติในช่วงความถี่เรโซแนนท์ เพราะช่วงนี้คุณสมบัติของวงจรเรโซแนนท์แบบขนาน จะมีค่าความต้านทานในวงจรสูงสุด มีสัญญาณตกคร่อมวงจรสูงสุด เราจะนำสัญญาณที่ได้ไปใช้งาน



รูปที่ 2.11 แสดงแรงดันและกระแสเกิดขึ้นในวงจรเรโซแนนท์แบบขนาน

จากรูปที่ 2.11 เป็นวงจรเรโซแนนท์แบบขนาน จะมีคุณสมบัติของวงจรดังนี้ ณ จุดเรโซแนนท์ วงจรจะมีค่า  $X_L = X_C = R$  โดยที่ค่า R ในวงจรจะมีค่ามากที่สุดทำให้เกิดแรงดัน (E) ตกคร่อมวงจรสูงสุด มีกระแส (I) ไหลผ่านวงจรต่ำสุด ถ้าไม่ใช่จุดที่มีความถี่ของเรโซแนนท์วงจรจะแสดงคุณสมบัติของ  $X_C$  และที่ความถี่สูงกว่าความถี่เรโซแนนท์วงจรจะแสดงคุณสมบัติของ  $X_L$  ทำให้มีกระแสไหลในวงจรเรโซแนนท์แบบขนานมากขึ้นและแรงดันตกคร่อมน้อยลง

ความถี่ของวงจรเรโซแนนท์แบบขนาน สามารถคำนวณจากสูตรเช่นเดียวกับวงจรกำเนิดความถี่นั่นเอง คือ

$$f_0 = 1/(2\pi\sqrt{LC}) = 0.159/\sqrt{LC}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- $f_0$  = ความถี่เรโซแนนซ์ของวงจรเรโซแนนซ์แบบขนาน หน่วยเป็น Hz  
 $L$  = ค่าความเหนี่ยวนำของขดลวด หน่วยเป็น เฮนรี (H)  
 $C$  = ค่าความจุของตัวเก็บประจุ หน่วยเป็น ฟารัด (F)

ทรูปวงจรรับความถี่เป็นวงจรที่ยอมให้ความถี่ผ่านออก output ได้เพียงความถี่เดียว ความถี่สามารถผ่าน output ได้ จะเป็นความถี่วงจรรับความถี่เรโซแนนซ์เพราะในจังหวะนี้ความต้านทานในวงจรจะสูงสุด ทำให้เกิดสัญญาณตกคร่อมสูงสุดส่งออก output ส่วนความถี่อื่นๆจะถูกกรองทิ้งลง ground ไป วงจรนี้ขียนำไปใช้ในวงจรภาครับของเครื่องรับวิทยุ เครื่องรับโทรทัศน์ในส่วนของภาค IF AMP เป็นต้น



## บทที่ 3

### ชุดรีโมตคอนโทรล

ในชุด Remote Control UHF นี้จะประกอบด้วย 2 ส่วนใหญ่ ๆ คือ ส่วนที่ 1 จะเป็นชุด Remote ตัวส่ง ส่วนที่ 2 จะเป็นชุดภาครับสัญญาณ ซึ่งแต่ละชุดจะมีตัวเข้ารหัสและถอดรหัสอยู่ด้วย โดยเลือกใช้ IC ของ MOTOROLA เบอร์ MC 145026 เป็นตัวเข้ารหัส (Encode) และเบอร์ MC 145027 เป็นตัวถอดรหัส (Decoder) ซึ่งทั้งสองส่วนจะต้องทำงานสอดคล้องกันวงจรจึงจะทำงานสมบูรณ์ ดังจะได้กล่าวต่อไป


#### 3.1 ส่วนที่ 1 ชุด Remote ตัวส่ง

ในส่วนของชุดส่งสัญญาณนี้จะประกอบไปด้วยส่วนย่อยๆ 2 ส่วนด้วยกันคือ

1. ภาคเข้ารหัส (Encode)
2. ภาคส่งสัญญาณความถี่วิทยุ (RF)

##### 3.1.1 ภาคเข้ารหัส

ภาคนี้อาศัยการทำงานของ IC เบอร์ MC 145026 ซึ่งเป็น IC เข้ารหัส มีการรับข้อมูลเข้าแบบขนาน และส่งข้อมูลออกแบบอนุกรม รหัสทางอินพุทของ IC นี้จะเข้ารหัสได้ถึง 3 สภาวะ (Trinary) คือเป็นได้ทั้งระบบลอจิก "0" และลอจิก "1" และสภาวะอิมพีแดนซ์สูง (High Impedance) คือปล่อยขาดลอยไว้ มีการทำงานดัง Block diagram




รูปที่ 3.1 แสดง 145026 Encode Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงสร้างของ MC145026 นี้จะมีขาแอดเดรสอยู่ 9 ขาคือ A1-A9 และมีขาเอาต์พุตคือขา 15 เป็นขาสำหรับส่งสัญญาณจาก A1-A9 ที่เป็นข้อมูลแบบขนานออกไปยังวงจรรายนอกแบบอนุกรมขาที่ควบคุมการทำงานของ MC145026 นี้คือขา TE สัญญาณดิจิตอลทางอินพุตจะถูกส่งไปทางเอาต์พุตได้ต่อเมื่อขา TE ของ MC145026 อยู่ในสภาวะลอจิก “0” เท่านั้น

จากคุณสมบัติที่ว่าอินพุตของ IC เป็นได้ทั้งสามสภาวะดังนั้นจึงสามารถเข้ารหัสได้ถึง  $3^9 = 196836$  ที่ไม่ซ้ำกันทีเดียวแต่ในการออกแบบนั้นเราให้ขา 6,7,9,10 ของ IC เป็นขา Data จึงกำหนดให้ A1-A5 ของขาแอดเดรสทางอินพุต อยู่ในสภาวะใดสภาวะหนึ่งใน 3 สภาวะซึ่งเป็นการตั้งรหัสของชุด Remote ชุดนั้น นั่นเองจะได้ที่รหัสไม่ซ้ำกัน ทั้งหมดเท่ากับ  $3^5 = 243$  รหัส



รูปที่ 3.2 แสดงภาคเข้ารหัส

จากวงจรภาคเข้ารหัสจะเห็นได้ว่าเราใช้ S1-S3 เป็นตัวป้อนรหัสควบคุมเป็นช่อง ๆ ไป ในที่นี้ใช้สวิทช์ 3 ตัวส่งสัญญาณ ควบคุม 3 หน้าที คือ SW1 เป็นสัญญาณ เปิดประตู SW2 เป็นสัญญาณปิดประตู SW 3 เป็นตัวกำหนดสัญญาณหยุดการทำงานชั่วคราว


จากวงจรเราต่อขา TE ไว้กับลอจิก “0” (GROUND) คือพร้อมส่งเสมอและจะเห็นได้ว่าเราใช้ D1-D3 เป็นสะพานไฟ คือเมื่อกด SW ป้อนรหัสควบคุมในช่องใดช่องหนึ่งจะเป็นการป้อนไฟให้กับวงจรไปด้วยในตัวทำให้วงจรทำการเข้ารหัสมีสัญญาณเอาต์พุตออกทางขา 15 ไปเข้าวงจรส่ง RF ต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจร IC MC145026 ที่ขา 11,12 และ13 จะเป็นการต่ออุปกรณ์ RC Network เพื่อ กำหนด คาบเวลาหรือความถี่ภายใน (Oscillator) ของ IC จาก Data Sheet ในวงจรนี้เราใช้ความถี่  $f_{OSC}$  ประมาณ 2KHz

### 3.1.2 ภาคส่งสัญญาณความถี่วิทยุ (RF) ย่าน UHF

ภาคนี้จะเป็นตัวส่งข้อมูลจากการเข้ารหัสของ IC MC145026 (จากขา 15) ออกอากาศไป โดยสัญญาณจะอยู่ในย่านความถี่ UHF ประมาณ 304 MHz



รูปที่ 3.3 วงจรภาคส่งสัญญาณความถี่วิทยุ RF

ในวงจรจะมีแท่งค้ำซึ่งประกอบด้วย  $V_c$ ,  $L_1$ ,  $L_2$  เป็นวงจรจูนความถี่ โดย  $L_1$  และ  $L_2$  จะสร้างด้วย ลายทองแดงของแผ่นวงจรพิมพ์ เป็นตัวป้อนกลับให้กับวงจร OSC ส่วน RFC ใช้อัด  $L_3$  จะเป็นตัว แยกการทำงานของวงจร OSC นี้ออกจากภาคจ่ายไฟสัญญาณที่ส่งออกไปจะประกอบด้วยคลื่นพาหะ และข้อมูลจากการเข้ารหัสของ MC 145026 ที่ความถี่ประมาณ 300 MHz ซึ่งเป็นย่าน UHF นั่นเอง


### 3.2 ส่วนที่ 2 ชุดภาครับสัญญาณ

ในส่วนของตัวรับสัญญาณจะประกอบด้วย 2 ส่วน ย่อย คือ


1. ภาครับสัญญาณ RF
2. ภาคถอดรหัสควมคุม

### 3.2.1 หลักการทำงานของภาครับสัญญาณ RF

คลื่นที่ส่งมาจากเครื่องส่งจะส่งมาจากสายอากาศของวงจร RF AMP ผ่าน  $Q_1$  (MPSH10) ที่ต่อเป็นวงจรแบบ Common Base โดยจะมีอัตราการขยายแรงดันสูงมากสัญญาณจะถูกขยายให้แรงขึ้น การจะส่งได้ไกลขนาดไหนนั้นขึ้นอยู่กับคุณสมบัติของวงจร RF AMP ว่ามี Sensitivity ขนาดไหน  $Q_1$  มีคุณสมบัติอย่างไร และการจัด Bias ให้กับ  $Q_1$  โดยที่  $C_4$  จะเป็นตัวคัปปลิงสัญญาณส่งสัญญาณที่ขยายแล้วไปภาค Tuner ต่อไป




รูปที่ 3.4 แสดงภาค RF AMP



รูปที่ 3.5 แสดงภาค TUNER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณที่ผ่าน  $C_4$  มาจะเข้าวงจร Tuner ดังรูปที่ 3.5 โดยที่  $Vc1$  เป็นทรินเมอร์ปรับค่าได้ ส่วน  $L_1$  และ  $L_2$  เป็น Inductor ที่ทำขึ้นจากลวดทองแดงบนแผ่นวงจรพิมพ์โดยค่า  $L_1$  และ  $L_2$  จะออกแบบได้จากหลักการของ Microstrip ส่วน  $C_5$  และ  $C_6$  เป็นตัว feed back โดยวงจรนี้ทำหน้าที่ OSC และ Mixer ในตัวเองด้วยคุณสมบัติของ  $Q_2$  โดยความถี่ OSC จะต้องตรงกับเครื่องส่ง UHF ด้วย คือ ประมาณ 300MHz จึงจะทำให้เกิดการ Mix แล้วส่งสัญญาณต่อไปยังภาค Schmitt trigger ต่อไป



รูปที่ 3.6 วงจร Schmitt trigger


จากรูป เป็นวงจร Schmitt trigger โดยสัญญาณที่ได้จากการ Mix ยังมี carrier ปนเข้ามาแล้วเป็นสัญญาณลักษณะไซน์แอมป์ โดยที่  $C_7$  จะทำหน้าที่ตัด Carrier ทิ้งโดยที่วงจร Schmitt trigger จะทำหน้าที่ ดีเทคเตอร์และจัดแต่งรูปคลื่นจากสัญญาณไซน์แอมป์ให้เป็นพัลส์โดยอาศัยคุณสมบัติของ ออปแอมป์ โดยไฟที่ป้อนให้กับออปแอมป์ มีค่า 12 v. ด้วยสัญญาณไซน์แอมป์ที่เข้ามาเกิน 12 v. จะถูกคลิป์ให้เหลือ 12 v. ก็จะเป็นสัญญาณลักษณะพัลส์ โดยเอาที่พุดของ IC1/1 จะเป็นพัลส์ลบจึงใช้ IC 1/2 Inverting อีกทีจึงเป็นพัลส์บวกโดยได้สัญญาณเอาที่พุด พัลส์เหมือนกับสัญญาณที่ออกจาก IC MC145026 ในภาคส่งแล้วส่งสัญญาณนี้ไปภาคถอดรหัสต่อไป

### 3.2.2 การถอดรหัสควบคุม


ภาคนี้อาศัยการทำงานของ IC เบอร์ MC145027 เป็น IC Decoder ถอดรหัส จะรับข้อมูลแบบอนุกรมมาทางขา 9 สัญญาณที่เข้ามาจะนำไปเปรียบเทียบกับข้อมูลที่ address A1-A5 ของ IC 145027 ว่าตรงกับ A1-A5 IC 145026 ที่ภาคส่งส่งมาหรือเปล่า ถ้าตรงกัน IC145027 ก็จะมี Data Out ออกไป D6-D9 โดยจะทำให้เอาที่พุด  $V_t$  ที่ขา 11 จะมีสถานะเป็น High โดย D6-D9 จะเลขที่ค่าไว้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตลอด เราจะใช้คุณสมบัติที่ขา  $V_t$  นี้เป็นตัวส่งสัญญาณ High ขณะกดคีย์นี้ให้แก่ CPU เพื่อใช้เป็นสัญญาณทรiggerเพื่อให้ CPU (MCS-51) รับข้อมูลเข้าไป



รูปที่ 3.7 แสดง MC145027 Decoder Block Diagram



รูปที่ 3.8 แสดงวงจรในการใช้งานภาคถอดรหัส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### การออกแบบระบบควบคุม

ในโครงงานนี้มีส่วนที่สำคัญ คือ ทางด้าน ฮาร์ดแวร์ ระบบควบคุมโดยจะประกอบไปด้วย ส่วนที่สำคัญ 3 ส่วน ที่ทำงานร่วมภายใต้การสั่งงานของไมโครคอนโทรลเลอร์ในชุด Main Board โดยทั้ง 3 ส่วนนี้จะประกอบด้วย

1. ส่วนควบคุมหลัก Main Board
2. ภาคขั้วมอเตอร์เปิด-ปิดประตู
3. ชุดตรวจสอบสถานะผิดปกติ

ซึ่งมีรายละเอียดการทำงานของแต่ละส่วน คือ

#### 4.1 ส่วนควบคุมหลัก (Main Board)

ในการนำเอา IC ไมโครคอนโทรลเลอร์ 89C2051 ไปใช้งานต้องมีการต่ออุปกรณ์เพิ่มเติมเพียงเล็กน้อยเท่านั้นมีส่วนสำคัญอยู่ 3 ส่วนคือส่วนสัญญาณ Clock ส่วนสัญญาณ Reset และการรับสัญญาณของ Port ต่างๆ


#### การกำหนดสัญญาณ Clock ให้กับ CPU

วงจรรสร้างสัญญาณ Clock ประกอบด้วยคริสตัลที่ผลิตความถี่ขนาด 11.0592 MHz และ คาปาซิเตอร์จำนวน 2 ตัวขนาด 20 pf รูปแบบการต่อวงจรดังรูปที่ 4.2 สัญญาณ clock ที่ได้นี้จะเป็ นฐานเวลาหรือการกำหนดการทำงานของหน่วยการทำงานทั้งหมดที่สอดคล้องกัน (Synchronization) ส่วนเหตุผลในการเลือกใช้ความถี่ขนาด 11.0592 MHz เพื่อใช้ในการเป็นฐานเวลาสำหรับการสร้าง ความถี่รับส่งแบบอนุกรมซึ่งเป็นหน่วยการทำงานภายใน 89C2051 เองโดยจะทำให้ได้ค่าที่ใกล้เคียง กับค่ามาตรฐานในการส่งข้อมูลคือ 19200 9600 4800 2400 1200 และ 300 บิตต่อวินาทีนั่นเอง

#### วงจรรีเซต

วงจรมีจะสร้าง สัญญาณเพื่อกำหนดสถานะที่ขา Reset ของ IC 89C2051 การทำงานเมื่อเริ่ม ป้อนไฟ +5 v. จะมีสัญญาณป้อนให้กับขาสัญญาณ Reset ของ IC 89C2051 จะมีการ Reset ค่าใน Register เป็นเพียงช่วงเวลาหนึ่งเท่านั้นเนื่องจากเมื่อคาปาซิเตอร์ชาร์จจนเต็มแล้วกระแสจะไม่ไหล ผ่านคาปาซิเตอร์อีกดังนั้นที่ขาสัญญาณ Reset จะมีสถานะเป็นลอจิกต่ำ หากต้องการให้ IC 89C2051 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ทำการรีเซ็ต เพียงกดสวิทช์สัญญาณที่ขารีเซ็ต จะเปลี่ยนเป็นลอจิกสูง IC 89C2051 ก็จะทำให้มีการ Reset



รูปที่ 4.1 แสดงแผนภาพแสดงวงจรรีเซ็ต

#### การรับสัญญาณ Data

ในการรับสัญญาณ Data จากตัว IC ถอดรหัส MC145027 จำเป็นต้องมีการกลับเฟสสัญญาณก่อนเข้า Port ของ AT89C2051 เนื่องจากสัญญาณ Data ที่ออกจาก MC145027 จะเป็นลักษณะสัญญาณแบบ Active High แต่ในการสั่งการในระบบไมโครคอนโทรลเลอร์เรานิยมใช้สัญญาณแบบ Active Low ในการสั่งการทำงานในโปรแกรม เพราะโครงสร้างคำสั่งและโครงสร้างสถาปัตยกรรมของมัน เราจึงใช้ IC เบอร์ 74LS04 ซึ่งเป็น Inverting เป็นตัวกลับเฟสสัญญาณให้เป็น Active Low ก่อนที่จะต่อกับ Port ของ AT89C2051 และเราต่อ LED เพื่อแสดงการรับสัญญาณ Data ที่ Port ไว้ด้วยดังรูปที่ 4.2



รูปที่ 4.2 แผนภาพแสดงการต่อวงจรของ Main Board

#### 4.2 ภาคขับมอเตอร์เปิด-ปิดประตู (Drive Motor)


สำหรับชุดควบคุมมอเตอร์เปิดปิดประตูนี้จะใช้หลักการกลับทิศทางของการไหลของกระแสที่ใช้ขับมอเตอร์ให้มอเตอร์หมุนซ้ายและหมุนขวาอันหมายถึงการเปิดปิดประตูนั่นเอง โดยใช้วงจรทรานซิสเตอร์แต่ตัวกลับทิศทางของกระแสซึ่งใช้การสั่งการควบคุมโดย Port ของ Controller ทำงานตามที่เขียนโปรแกรมไว้ในตัว AT89C2051 ซึ่งสั่งงานผ่านทางรีโมทคอนโทรล

##### การออกแบบชุดควบคุมมอเตอร์เปิดปิดประตู

ในการออกแบบชุดควบคุมนี้ มีหลักการทำงานของวงจรเราโดยจะใช้การควบคุมการสั่งการ โดยสั่งการด้วย Port o/p ของ 89C2051 โดยผ่าน Buffer 1 ตัวคือ IC เบอร์ 74LS07 กำหนดขั้ว X และ ขั้ว Y จากวงจรเข้ากับ Port ของ AT89C2051 เมื่อต้องการเปิดประตูก็ Set Port X ให้เป็น Low  $TR_1$  และ  $TR_4$  ก็จะ ON เกิดกระแสไหลครบวงจรผ่าน Motor ทำให้ประตูเปิดออกถ้าต้องการปิดประตู ก็ Set Port ที่ต่อกับขั้ว Y ให้เป็น Low  $TR_2$  และ  $TR_3$  ก็จะ ON เกิดกระแสไหลครบวงจรในอีกทิศทางหนึ่ง Motor ก็จะหมุนปิดประตูโดยในภาค Drive Motor นี้จะมีส่วน Detect กระแสต่ออยู่ด้วย คือ เมื่อ Motor เกิดการ Over Load มีกระแสสูงขึ้นก็จะส่งสัญญาณไปยัง Port ของ 89C2051 ให้สั่งหยุด

ทำงานเป็นการป้องกัน Motor เสียหายอีกทางหนึ่งด้วย ดังรูปวงจรที่ 4.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการเรียนเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.3 แสดงภาคขับมอเตอร์

#### 4.3 ชุดตรวจสอบสถานะผิดปกติ

ในการทำงานของเครื่องจะมีการป้องกันข้อผิดพลาดไว้คือเมื่อเครื่องทำงานจะคอยตรวจสอบความปลอดภัยในการใช้งานอยู่ตลอดเวลาโดยจะประกอบไปด้วยส่วนตรวจสอบ 3 ส่วนด้วยกันคือ

1. ส่วนตรวจสอบสิ่งกีดขวาง
2. ส่วนตรวจสอบการทำงานของมอเตอร์
3. ส่วนตรวจสอบการปิดเปิด


ซึ่งทั้ง 3 ส่วนนี้มีการทำงานภายใต้การควบคุมของ CPU นั้นเอง

##### 4.3.1 การออกแบบส่วนตรวจสอบสิ่งกีดขวาง

ในการออกแบบส่วนตรวจสอบสิ่งกีดขวางนี้ เราจะใช้หลักการของการสร้างสัญญาณแสงอินฟราเรดอย่างง่าย ๆ มาประยุกต์ใช้โดยมีการทำงานดังนี้คือ จะคอยตรวจสอบวัตถุที่ขวางประตูอยู่ขณะประตูทำการปิดหรือมีสิ่งใดวิ่งผ่านในขณะที่ปิดประตูถ้าตรวจสอบแล้วมีสิ่งกีดขวางวงจรก็จะส่งสัญญาณบอกแก่ตัว Main Board ทำให้ CPU สั่งการหยุดทำงานของภาค Drive ประตูจะหยุด จนกว่าจะพบว่าไม่มีสิ่งใดกีดขวางประตูแล้วประตูจึงจะปิดได้ตามปกติมีวงจรการทำงานในภาคส่งดังรูปที่ 4.4 โดยใช้ IC 555 เป็นตัวสร้างสัญญาณความถี่ ในที่นี้จะใช้ความถี่ประมาณ 28 KHz โดยได้จากสูตร

$$f = 1.443 / [(R_1 + R_2)C] \quad \text{Hz}$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.4 แสดงแผนภาพวงจรภาคส่งสัญญาณอินฟาเรด

จะเห็นได้ว่าความถี่กำหนดโดยค่า  $R_1$ ,  $R_2$  และ  $C_1$  โดยจะมีช่วง ON และ OFF เป็น 1:1 และมี  $R_3$  เป็นตัวจำกัดกระแสให้แก่อินฟาเรดไดโอดไม่ให้เกิน 50 mA เพราะจะทำให้อินฟาเรดไดโอดเสียได้ ความถี่และปริมาณกระแสจะมีผลต่อระยะในการส่งไปยังภาครับสัญญาณอินฟาเรดด้วยว่าจะมีระยะการรับส่งได้ไกลระดับไหน

สำหรับในภาครับสัญญาณอินฟาเรดก็เป็นวงจรที่ไม่ซับซ้อนนั้นมีลักษณะวงจรดังรูปโดยใช้ทรานซิสเตอร์เป็นตัวขยายสัญญาณซึ่งมีเกนขยายประมาณ 100 เท่า วงจรจะทำงานเมื่อมีแสงของอินฟาเรดสูงส่งมากกระทบกับตัวโฟโตไดโอด ทำให้ความต้านทานลดลงกระแสไหลมากขึ้น




รูปที่ 4.5 แผนภาพแสดงการต่อวงจรภาครับสัญญาณอินฟาเรด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทำให้แรงไฟสัญญาณเปลี่ยนแปลงตามความถี่ของชุดสัญญาณป้อนเข้า  $TR_1$  และ  $TR_2$  ขยายสัญญาณ โดยมี  $C_3$  และ  $C_4$  เป็นไฮพาสฟิลเตอร์ มีไดโอด D1 และ D2 แปลงแรงไฟเป็นไฟตรงส่งไป On-Off  $TR_3$  เพื่อให้ relay ทำงานโดยจะ On-Off เป็นความถี่ตามที่ภาคส่งมาทำให้ชุดควบคุมรีเลย์อ้อมตัวจนสามารถทำงานได้ เราใช้สวิทช์ที่รีเลย์เป็นตัวสั่งการให้เกิดสถานะ Active Low ที่ขา Port 1.0 ของ CPU แสดง สถานะผิดปกติเมื่อมีสิ่งกีดขวางเกิดขึ้น

#### 4.3.2 การออกแบบส่วนตรวจสอบการทำงานของมอเตอร์

การออกแบบในส่วนนี้จะใช้หลักการของวงจร Comparator เป็นตัวเปรียบเทียบโดยมีการทำงานคือเมื่อมอเตอร์เกิดการ Overload มีการขัดข้องเกิดขึ้น เช่นมอเตอร์เกิดการหมุนฝืดเนื่องจาก ประตุเกิดการติดขัดที่ระหว่างตอนเปิดและปิดมอเตอร์จะมีกระแสสูงขึ้นกว่าสถานะผิดปกติอาจทำให้มอเตอร์เสียหายได้จึงป้องกันโดยใช้วงจรในส่วนนี้โดยในส่วนการตรวจสอบการทำงานของมอเตอร์นี้จะอยู่ในภาค Drive Motor รูปแบบการต่อวงจรแสดงดังรูป



รูปที่ 4.6 แสดงแผนภาพการต่อวงจรตรวจสอบของมอเตอร์


หลักการทำงานมีดังนี้ คือเราใช้ตัวต้านทานค่าน้อย ๆ ในที่นี้คือใช้ตัวต้านทานค่า 2 โอห์ม 5 วัตต์ อนุกรมเข้ากับวงจรภาค Drive Motor เป็นตัวแบ่งแรงดันค่าน้อย ๆ เมื่อมีการเปรียบเทียบนั้นคือ ในสถานะที่มอเตอร์มีกระแสสูงขึ้นกว่าปกติทำให้มีกระแสผ่าน R 2 โอห์ม 5 วัตต์ มากขึ้นด้วยเป็นผลให้มี Voltage ตกคร่อมที่ R สูงขึ้นแล้วนำ Voltage นี้มาเปรียบเทียบกับสถานะปกติที่ตั้งค่าไว้กับวงจรนี้ตั้งโดยใช้  $R_1$  เป็นตัวปรับ Voltage ที่ขา Inverting ของออปแอมป์ สูงกว่า Non Inverting ทำให้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สถานะเอาต์พุต ของออปแอมป์เป็น Low ผ่านบัฟเฟอร์ (7407) เข้าที่ขาของ Port ของ 89C2051 ทำให้ Port มีสถานะ Active Low เกิดการสั่งการตามที่โปรแกรมไว้ใน CPU ต่อไป

#### 4.3.3 ส่วนการตรวจสอบการเปิดปิด

การทำงานที่มีประสิทธิภาพ เราจำเป็นต้องมีการสั่งทำงานที่แน่นอนในการตรวจสอบสถานะเปิดปิดของประตูซึ่งหากมีการผิดพลาดเกิดขึ้น เช่นเวลาที่ตั้งไว้มีการคลาดเคลื่อนอาจทำให้ประตูปิดไม่สนิทหรืออีกกรณีหนึ่งคือประตูปิดเรียบร้อยแล้วแต่มอเตอร์ยังทำงานอยู่ก็อาจทำให้มอเตอร์ทำงาน Overload ได้เราแก้ปัญหานี้โดยการใช้ Micro Switch ทำการตรวจสอบว่าประตูเปิดหมดหรือยังหรือประตูปิดสุดหรือยังมีการทำงานโดยใช้ Micro Switch เป็นตัวส่งสัญญาณถ้าประตูเปิดหมดแล้วประตูก็จะมากดที่ Micro Switch ตัวเปิดตัว Micro Switch ตัวนี้ก็จะส่งสัญญาณเป็น Active Low ไปยัง Port ของ 89C2051 และ CPU รับสัญญาณและสั่งคำสั่งให้ Motor หยุดทำงาน ลักษณะการต่อวงจรดังรูป




รูปที่ 4.7 แสดงแผนภาพการตรวจสอบการเปิดปิด

#### 4.3.4 ส่วนการแสดงผลสถานะผิดปกติ

ในสถานะการทำงานปกติ วงจรจะทำงานตามฟังก์ชันการทำงานที่ผู้ใช้เป็นผู้สั่งงานผ่านทางรีโมต ซึ่งเป็นไปตามโปรแกรมที่ตั้งไว้ แต่เมื่อเกิดความผิดปกติขึ้นกับประตูในส่วนนี้จะออกแบบให้เกิดสัญญาณเตือนขึ้น โดยจะมีการเตือนเกิดขึ้น 2 กรณี

กรณีที่ 1 เมื่อประตูเกิดเคหรือปิด เกินระยะเวลาที่ตั้งไว้ในการใช้งานจริงจะเกิดขึ้นในกรณีที่เฟืองประตูขัดข้องหรือหลุด ทำให้มอเตอร์หมุนฟรีนั่นเอง วงจรก็จะเตือนโดยอาศัยไฟกระพริบที่ติดตั้งไว้

กรณีที่ 2 คือในกรณีวงจรตรวจได้ว่า มอเตอร์ทำงานบกพร่องเกิดการหมุนผิดปกติเกิดกระแสสูงขึ้น อันอาจเกิดได้เนื่องจาก ประตูดึงไม่สามารถปิดได้หรือมีเศษหินมากัดขวงรางประตู เป็นต้น วงจรก็จะหยุดประตูพร้อมกับเตือนให้ทราบ โดยอาศัยไฟกระพริบดวงที่ 2 ที่ติดตั้งไว้



รูปที่ 4.8 แสดงวงจรแสดงผลสถานะความผิดปกติ

#### สรุปผลการทดลองออกแบบ

การออกแบบวงจร Hardware และ Software ผลที่ได้ถือว่าเป็นที่น่าพอใจ จะมีอุปสรรคอยู่บ้าง เช่น ในชุดสัญญาณอินฟราเรด วงจรจะสร้างความถี่เกิดขึ้นในภาคส่ง ความถี่นี้จะเกิดการรบกวนในภาครับทำให้ ภาครับทำงานตลอดเวลาแม้ไม่ผ่านหลอดอินฟราเรด แก้ไขโดยใช้ ตัวเก็บประจุค่าประมาณ 0.1  $\mu\text{F}$  คร่อมแหล่งจ่ายไฟทำการ bypass ความถี่ลงกราวด์ ทำให้ส่งผ่านหลอดอินฟราเรดได้อย่างเดียว วงจรจึงจะทำงานปกติ ข้อจำกัดที่เกิดอีกประการคือ ตัวรีโมต Remote การออกแบบได้ใช้สายปรีนซ์ออกแบบแทนขดลวดหากนำลายปรีนซ์ในส่วนนี้เข้าใกล้วัตถุที่เข้าเป็นเหล็กจะทำให้ค่าผิดพลาดไป ส่งผลต่อการรับส่งสัญญาณ โดยมีผลกับระยะในการรับส่งด้วย

สำหรับในการนำไปใช้งานจริงจำเป็นต้องมีการปรับแต่งเล็กน้อยให้เข้ากับ Motor ที่นำมาจับประตู โดยในการออกแบบ ภาคขับมอเตอร์นี้ได้ใช้ทรานซิสเตอร์ที่ทนกระแส ที่เป็นสถานะได้ 7 A หากต้องการใช้มอเตอร์ที่กินกระแสสูงกว่านี้ก็เปลี่ยนทรานซิสเตอร์ให้ทนกระแสสูงขึ้น ให้เหมาะสมกับมอเตอร์ และต้องปรับค่ากระแสที่เป็นสถานะ Over load ของมอเตอร์เสียใหม่ให้เหมาะสมด้วย วงจรจึงทำงานเต็มประสิทธิภาพ

## บรรณานุกรม

- รัชชัย อินทุไส , ไตรภพ อินทุไส .ไมโครคอนโทรลเลอร์ , หจก. สำนักพิมพ์ฟิสิกส์เซ็นเตอร์. กรุงเทพฯ
- ดร.อิน มาน หยาง , ทศพล ปราชญ์สมพงษ์ .การออกแบบระบบไมโครคอนโทรลเลอร์ ตะกุด , มหาวิทยาลัยรังสิต .ปทุมธานี .2539



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



**ภาคผนวก**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## โปรแกรมควบคุมเครื่องปิด-เปิดประตูอัตโนมัติ

```
*** AUTOMATIC DOOR CONTROLLER ***;
```

```
ORG 00
```

```
DS 8
```

```
SYSSTK: DS 20
```

```
*****;
```

```
OPEN BIT P3.2
```

```
CLOSE BIT P3.3
```

```
STOP BIT P3.4
```

```
VT BIT P3.5
```

```
ERROR BIT P1.7
```

```
Y BIT P1.6
```

```
X BIT P1.5
```

```
ERROR2 BIT P1.4
```

```
SW1 BIT P1.3
```

```
SW2 BIT P1.2
```

```
LED1 BIT P1.1
```

```
LED2 BIT P1.0
```

```
***** START PROGRAM *****;
```

```
ORG 0000H
```

```
MOV R1,#0
```

```
START: MOV R0,#0
```

```
DJNZ R0,$
```

```
DJNZ R1,START
```

```
MOV SP,#(SYSSTK-1)
```

```
CLR LED1
```

```
CLR LED2
```

```
KEY1: JB SW1,KEY2
```

```
AJMP MAIN
```

```
KEY2: JB SW2,KEY3
```

```
AJMP MAIN
```

```
KEY3: AJMP JMPCLOSE
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
***** MAIN PROGRAM *****
```

```

MAIN: JB VT,$
OPEN2: JB OPEN,CHKCLOSE
      JNB CLOSE,CHKCLOSE
      JNB STOP,CHKCLOSE
JMPOPEN: JNB SW2,MAIN
      SETB X
      CLR Y
      ACALL DELAY
      ACALL OPENED
      JNC ALARM1
      JNB ACC.0,JMPO1
      JB CLOSE,$+4
      AJMP CHKCLOSE
      JB STOP,MAIN
      AJMP CHKSTOP
JMPO1: JNB ACC.1,JMPO2
      AJMP JMPSTOP
JMPO2: AJMP ALARM
CHKCLOSE: JB CLOSE,CHKSTOP
      JNB OPEN,CHKSTOP
      JNB STOP,CHKSTOP
JMPCLOSE: JNB SW1,MAIN
      CLR X
      SETB Y
      ACALL DELAY
      ACALL CLOSED
      JNC ALARM1
      JNB ACC.0,JMP20
      JB OPEN,$+4
      AJMP OPEN2
      JB STOP,MAIN
      AJMP CHKSTOP

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

JMP20: JNB ACC.1,JMP21
        ACALL JMPSTOP
JMP21: JNB ACC.2,JMP22
        AJMP ALARM
JMP22: AJMP JMPSTOP

```

```

CHKSTOP: JB STOP,MAIN
          JNB OPEN,MAIN
          JNB CLOSE,MAIN

```

```

JMPSTOP: SETB X
          SETB Y
          JNB VT,$
          AJMP MAIN
;***** ALARM CURRENT *****
ALARM: SETB Y
        SETB X
ALARMZ: CPL LED1
        MOV R4,#0
ALARM2: MOV R5,#0
ALARM3: JB VT,$+6
        CLR LED1
        AJMP MAIN
        DJNZ R5,ALARM3
        DJNZ R4,ALARM2
        AJMP ALARMZ

```

```

;***** ALARM TIME *****
ALARM1: SETB Y
        SETB X
ALARM11: CPL LED2
        MOV R4,#0
ALARM21: MOV R5,#0
ALARM31: JB VT,$+6
        CLR LED2

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

AJMP  MAIN
DJNZ  R5,ALARM31
DJNZ  R4,ALARM21
AJMP  ALARM11

;***** CLOSE SUB *****
CLOSED: CLR  A
        MOV  R4,#20
WAITC1: MOV  R5,#0
WAITC2: MOV  R6,#0
WAITC3: JB   VT,DWNC1      ;VT signal
        JNB  CLOSE,DWNC1
        SETB ACC.0
        SETB C
        RET
DWNC1:  JB   SW1,CNTDWNC2   ;Close switch
        SETB ACC.1
        SETB C
        RET
CNTDWNC2:JB  ERROR,CNTDWNC3 ;Current limit
        SETB ACC.2
        SETB C
        RET
CNTDWNC3:JB  ERROR2,CNTDWNC ;SENSOR
        SETB ACC.3
        SETB C
        RET

CNTDWNC: DJNZ R6,WAITC3
        DJNZ R5,WAITC2
        DJNZ R4,WAITC1
        CLR  C
        RET

;***** OPEN SUB *****

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

OPENED: CLR  A
        MOV  R4,#20
WAITO1: MOV   R5,#0
WAITO2: MOV   R6,#0
WAITO3: JB   VT,DWNO1    ;VT signal
        JNB  OPEN,DWNO1
        SETB ACC.0
        SETB C
        RET
DWNO1:  JB   SW2,CNTDWNO2 ;OPEN switch
        SETB ACC.1
        SETB C
        RET
CNTDWNO2:JB  ERROR,CNTDWNO ;Current limit
        SETB ACC.2
        SETB C
        RET
CNTDWNO:DJNZ R6,WAITO3
        DJNZ R5,WAITO2
        DJNZ R4,WAITO1
        CLR  C
        RET
;*****
DELAY:  MOV  R0,#2
DLY1:  MOV  R1,#0
DLY2:  MOV  R2,#0
        DJNZ R2,$
        DJNZ R1,DLY2
        DJNZ R0,DLY1
        RET
END

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## MCS<sup>®</sup>-51 INSTRUCTION SET

Table 10. 8051 Instruction Set Summary

Interrupt Response Time: Refer to Hardware Description Chapter.

**Instructions that Affect Flag Settings<sup>(1)</sup>**

Instruction	Flag			Instruction	Flag		
	C	OV	AC		C	OV	AC
ADD	X	X	X	CLR C	0		
ADDC	X	X	X	CPL C	X		
SUBB	X	X	X	ANL C,bit	X		
MUL	0	X		ANL C,/bit	X		
DIV	0	X		ORL C,bit	X		
DA	X			ORL C,bit	X		
RRC	X			MOV C,bit	X		
RLC	X			CJNE	X		
SETB C	1						

(1) Note that operations on SFR byte address 208 or bit addresses 209-215 (i.e., the PSW or bits in the PSW) will also affect flag settings.

**Note on instruction set and addressing modes:**

- Rn — Register R7-R0 of the currently selected Register Bank.
- direct — 8-bit internal data location's address. This could be an Internal Data RAM location (0-127) or a SFR (i.e., I/O port, control register, status register, etc. (128-255)).
- @Ri — 8-bit internal data RAM location (0-255) addressed indirectly through register R1 or R0.
- # data — 8-bit constant included in instruction.
- # data 16 — 16-bit constant included in instruction.
- addr 16 — 16-bit destination address. Used by LCALL & LJMP. A branch can be anywhere within the 64K-byte Program Memory address space.
- addr 11 — 11-bit destination address. Used by ACALL & AJMP. The branch will be within the same 2K-byte page of program memory as the first byte of the following instruction.
- rel — Signed (two's complement) 8-bit offset byte. Used by SJMP and all conditional jumps. Range is -128 to +127 bytes relative to first byte of the following instruction.
- bit — Direct Addressed bit in Internal Data RAM or Special Function Register.

Mnemonic	Description	Byte	Oscillator Period
<b>ARITHMETIC OPERATIONS</b>			
ADD A,Rn	Add register to Accumulator	1	12
ADD A,direct	Add direct byte to Accumulator	2	12
ADD A,@Ri	Add indirect RAM to Accumulator	1	12
ADD A,#data	Add immediate data to Accumulator	2	12
ADDC A,Rn	Add register to Accumulator with Carry	1	12
ADDC A,direct	Add direct byte to Accumulator with Carry	2	12
ADDC A,@Ri	Add indirect RAM to Accumulator with Carry	1	12
ADDC A,#data	Add immediate data to Acc with Carry	2	12
SUBB A,Rn	Subtract Register from Acc with borrow	1	12
SUBB A,direct	Subtract direct byte from Acc with borrow	2	12
SUBB A,@Ri	Subtract indirect RAM from ACC with borrow	1	12
SUBB A,#data	Subtract immediate data from Acc with borrow	2	12
INC A	Increment Accumulator	1	12
INC Rn	Increment register	1	12
INC direct	Increment direct byte	2	12
INC @Ri	Increment direct RAM	1	12
DEC A	Decrement Accumulator	1	12
DEC Rn	Decrement Register	1	12
DEC direct	Decrement direct byte	2	12
DEC @Ri	Decrement indirect RAM	1	12

All mnemonics copyrighted ©Intel Corporation 1980

Courtesy of INTEL Corp.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Table 10. 8051 Instruction Set Summary (Continued)

Mnemonic	Description	Byte	Oscillator Period	Mnemonic	Description	Byte	Oscillator Period
<b>ARITHMETIC OPERATIONS (Continued)</b>				<b>LOGICAL OPERATIONS (Continued)</b>			
INC DPTR	Increment Data Pointer	1	24	RL A	Rotate Accumulator Left	1	12
MUL AB	Multiply A & B	1	48	RLC A	Rotate Accumulator Left through the Carry	1	12
DIV AB	Divide A by B	1	48	RR A	Rotate Accumulator Right	1	12
DA A	Decimal Adjust Accumulator	1	12	RRC A	Rotate Accumulator Right through the Carry	1	12
<b>LOGICAL OPERATIONS</b>				<b>DATA TRANSFER</b>			
ANL A,Rn	AND Register to Accumulator	1	12	MOV A,Rn	Move register to Accumulator	1	12
ANL A,direct	AND direct byte to Accumulator	2	12	MOV A,direct	Move direct byte to Accumulator	2	12
ANL A,@Ri	AND indirect RAM to Accumulator	1	12	MOV A,@Ri	Move indirect RAM to Accumulator	1	12
ANL A,#data	AND immediate data to Accumulator	2	12	MOV A,#data	Move immediate data to Accumulator	2	12
ANL direct,A	AND Accumulator to direct byte	2	12	MOV Rn,A	Move Accumulator to register	1	12
ANL direct,#data	AND immediate data to direct byte	3	24	MOV Rn,direct	Move direct byte to register	2	24
ORL A,Rn	OR register to Accumulator	1	12	MOV Rn,#data	Move immediate data to register	2	12
ORL A,direct	OR direct byte to Accumulator	2	12	MOV direct,A	Move Accumulator to direct byte	2	12
ORL A,@Ri	OR indirect RAM to Accumulator	1	12	MOV direct,Rn	Move register to direct byte	2	24
ORL A,#data	OR immediate data to Accumulator	2	12	MOV direct,direct	Move direct byte to direct	3	24
ORL direct,A	OR Accumulator to direct byte	2	12	MOV direct,@Ri	Move indirect RAM to direct byte	2	24
ORL direct,#data	OR immediate data to direct byte	3	24	MOV direct,#data	Move immediate data to direct byte	3	24
XRL A,Rn	Exclusive-OR register to Accumulator	1	12	MOV @Ri,A	Move Accumulator to indirect RAM	1	12
XRL A,direct	Exclusive-OR direct byte to Accumulator	2	12				
XRL A,@Ri	Exclusive-OR indirect RAM to Accumulator	1	12				
XRL A,#data	Exclusive-OR immediate data to Accumulator	2	12				
XRL direct,A	Exclusive-OR Accumulator to direct byte	2	12				
XRL direct,#data	Exclusive-OR immediate data to direct byte	3	24				
CLR A	Clear Accumulator	1	12				
CPL A	Complement Accumulator	1	12				

All mnemonics copyrighted © Intel Corporation 1980

Courtesy of INTEL Corp

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Table 10. 8051 Instruction Set Summary (Continued)

Mnemonic	Description	Byte	Oscillator Period	Mnemonic	Description	Byte	Oscillator Period
<b>DATA TRANSFER (Continued)</b>				<b>BOOLEAN VARIABLE MANIPULATION</b>			
MOV	@Ri, direct	2	24	CLR	C	1	12
	Move direct byte to indirect RAM			CLR	bit	2	12
MOV	@Ri, # data	2	12	SETB	C	1	12
	Move immediate data to indirect RAM			SETB	bit	2	12
MOV	DPTR, # data16	3	24	CPL	C	1	12
	Load Data Pointer with a 16-bit constant				Carry		
MOVC	A, @A + DPTR	1	24	CPL	bit	2	12
	Move Code byte relative to DPTR to Acc				direct bit		
MOVC	A, @A + PC	1	24	ANL	C, bit	2	24
	Move Code byte relative to PC to Acc			ANL	C, /bit	2	24
MOVX	A, @Ri	1	24		AND direct bit to CARRY		
	Move External RAM (8-bit addr) to Acc			ORL	C, bit	2	24
MOVX	A, @DPTR	1	24		AND complement of direct bit to Carry		
	Move External RAM (16-bit addr) to Acc			ORL	C, /bit	2	24
MOVX	@Ri, A	1	24		OR direct bit to Carry		
	Move Acc to External RAM (8-bit addr)			MOV	C, bit	2	12
MOVX	@DPTR, A	1	24		Move direct bit to Carry		
	Move Acc to External RAM (16-bit addr)			MOV	bit, C	2	24
PUSH	direct	2	24		Move Carry to direct bit		
	Push direct byte onto stack			JC	rel	2	24
POP	direct	2	24		Jump if Carry is set		
	Pop direct byte from stack			JNC	rel	2	24
XCH	A, Rn	1	12		Jump if Carry not set		
	Exchange register with Accumulator			JB	bit, rel	3	24
XCH	A, direct	2	12		Jump if direct Bit is set		
	Exchange direct byte with Accumulator			JNB	bit, rel	3	24
XCH	A, @Ri	1	12		Jump if direct Bit is Not set		
	Exchange indirect RAM with Accumulator			JBC	bit, rel	3	24
XCHD	A, @Ri	1	12		Jump if direct Bit is set & clear bit		
	Exchange low-order Digit indirect RAM with Acc			<b>PROGRAM BRANCHING</b>			
				ACALL	addr11	2	24
					Absolute Subroutine Call		
				LCALL	addr16	3	24
					Long Subroutine Call		
				RET		1	24
					Return from Subroutine		
				RETI		1	24
					Return from interrupt		
				AJMP	addr11	2	24
					Absolute Jump		
				LJMP	addr16	3	24
					Long Jump		
				SJMP	rel	2	24
					Short Jump (relative addr)		

All mnemonics copyrighted © Intel Corporation 1980

Courtesy of INTEL Corp.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้






MCS<sup>®</sup>-51 PROGRAMMER'S GUIDE AND INSTRUCTION SET

Table 10. 8051 instruction Set Summary (Continued)



Mnemonic	Description	Byte	Oscillator Period
PROGRAM BRANCHING (Continued)			
JMP @A + DPTR	Jump indirect relative to the DPTR	1	24
JZ rel	Jump if Accumulator is Zero	2	24
JNZ rel	Jump if Accumulator is Not Zero	2	24
CJNE A, direct, rel	Compare direct byte to Acc and Jump if Not Equal	3	24
CJNE A, # data, rel	Compare immediate to Acc and Jump if Not Equal	3	24
PROGRAM BRANCHING (Continued)			
CJNE Rn, # data, rel	Compare immediate to register and Jump if Not Equal	3	24
CJNE @Ri, # data, rel	Compare immediate to indirect and Jump if Not Equal	3	24
DJNZ Rn, rel	Decrement register and Jump if Not Zero	2	24
DJNZ direct, rel	Decrement direct byte and Jump if Not Zero	3	24
NOP	No Operation	1	12

All mnemonics copyrighted © Intel Corporation 1980

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




แผนภาพแสดงลายปรีนและอุปกรณ์ของวงจรภาครีโมต





แผนภาพแสดงลายปรีนและอุปกรณ์ของวงจรภาครับสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




แผนภาพแสดงลายปรินและอุปกรณ์ของวงจรรภาค MAIN BOARD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



แผนภาพแสดงลายปรินต์และอุปกรณ์ของวงจรภาค DRIVE MOTOR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



แผนภาพแสดงลายปรินต์และอุปกรณ์ของวงจรอินฟราเรด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Features


- Compatible with MCS-51™ Products
- 2K Bytes of Reprogrammable Flash Memory
  - Endurance: 1,000 Write/Erase Cycles
- 2.7V to 6V Operating Range
- Fully Static Operation: 0 Hz to 24 MHz
- Two-Level Program Memory Lock
- 128 x 8-Bit Internal RAM
- 15 Programmable I/O Lines
- Two 16-Bit Timer/Counters
- Six Interrupt Sources
- Programmable Serial UART Channel
- Direct LED Drive Outputs
- On-Chip Analog Comparator
- Low Power Idle and Power Down Modes

## Description

The AT89C2051 is a low-voltage, high-performance CMOS 8-bit microcomputer with 2K Bytes of Flash programmable and erasable read only memory (PEROM). The device is manufactured using Atmel's high density nonvolatile memory technology and is compatible with the industry standard MCS-51™ instruction set. By combining a versatile 8-bit CPU with Flash on a monolithic chip, the Atmel AT89C2051 is a powerful microcomputer which provides a highly flexible and cost effective solution to many embedded control applications.

The AT89C2051 provides the following standard features: 2K Bytes of Flash, 128 bytes of RAM, 15 I/O lines, two 16-bit timer/counters, a five vector two-level interrupt architecture, a full duplex serial port, a precision analog comparator, on-chip oscillator and clock circuitry. In addition, the AT89C2051 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port and interrupt system to continue functioning. The Power Down Mode saves the RAM contents but freezes the oscillator disabling all other chip functions until the next hardware reset.

## Pin Configuration



# ATMEL

## 8-Bit Microcontroller with 2K Bytes Flash


### AT89C2051

0368D-B-12/97

# ATMEL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Block Diagram



AT89C2051

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Pin Description

**V<sub>CC</sub>**  
Supply voltage.

**GND**  
Ground.

### Port 1

Port 1 is an 8-bit bidirectional I/O port. Port pins P1.2 to P1.7 provide internal pullups. P1.0 and P1.1 require external pullups. P1.0 and P1.1 also serve as the positive input (AIN0) and the negative input (AIN1), respectively, of the on-chip precision analog comparator. The Port 1 output buffers can sink 20 mA and can drive LED displays directly. When 1s are written to Port 1 pins, they can be used as inputs. When pins P1.2 to P1.7 are used as inputs and are externally pulled low, they will source current (I<sub>IL</sub>) because of the internal pullups.

Port 1 also receives code data during Flash programming and verification.

### Port 3

Port 3 pins P3.0 to P3.5, P3.7 are seven bidirectional I/O pins with internal pullups. P3.6 is hard-wired as an input to the output of the on-chip comparator and is not accessible as a general purpose I/O pin. The Port 3 output buffers can sink 20 mA. When 1s are written to Port 3 pins they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 3 pins that are externally being pulled low will source current (I<sub>IL</sub>) because of the pullups.

Port 3 also serves the functions of various special features of the AT89C2051 as listed below:

Port Pin	Alternate Functions
P3.0	RXD (serial input port)
P3.1	TXD (serial output port)
P3.2	INT0 (external interrupt 0)
P3.3	INT1 (external interrupt 1)
P3.4	T0 (timer 0 external input)
P3.5	T1 (timer 1 external input)

Port 3 also receives some control signals for Flash programming and verification.

### RST

Reset input. All I/O pins are reset to 1s as soon as RST goes high. Holding the RST pin high for two machine cycles while the oscillator is running resets the device.

Each machine cycle takes 12 oscillator or clock cycles.

### XTAL1

Input to the inverting oscillator amplifier and input to the internal clock operating circuit.


### XTAL2

Output from the inverting oscillator amplifier.

## Oscillator Characteristics


XTAL1 and XTAL2 are the input and output, respectively, of an inverting amplifier which can be configured for use as an on-chip oscillator, as shown in Figure 1. Either a quartz crystal or ceramic resonator may be used. To drive the device from an external clock source, XTAL2 should be left unconnected while XTAL1 is driven as shown in Figure 2. There are no requirements on the duty cycle of the external clock signal, since the input to the internal clocking circuitry is through a divide-by-two flip-flop, but minimum and maximum voltage high and low time specifications must be observed.

Figure 1. Oscillator Connections



Note: C1, C2 = 30 pF ± 10 pF for Crystals  
= 40 pF ± 10 pF for Ceramic Resonators

Figure 2. External Clock Drive Configuration



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Special Function Registers

A map of the on-chip memory area called the Special Function Register (SFR) space is shown in the table below.

Note that not all of the addresses are occupied, and unoccupied addresses may not be implemented on the chip. Read accesses to these addresses will in general return random data, and write accesses will have an indeterminate effect.

User software should not write 1s to these unlisted locations, since they may be used in future products to invoke new features. In that case, the reset or inactive values of the new bits will always be 0.

Table 1. AT89C2051 SFR Map and Reset Values

0F8H								0FFH
0F0H	B 00000000							0F7H
0E8H								0EFH
0E0H	ACC 00000000							0E7H
0D8H								0DFH
0D0H	PSW 00000000							0D7H
0C8H								0CFH
0C0H								0C7H
0B8H	IP XXX00000							0BFH
0B0H	P3 11111111							0B7H
0A8H	IE 0XX00000							0AFH
0A0H								0A7H
98H	SCON 00000000	SBUF XXXXXXXX						9FH
90H	P1 11111111							97H
88H	TCON 00000000	TMOD 00000000	TL0 00000000	TL1 00000000	TH0 00000000	TH1 00000000		8FH
80H		SP 00000111	DPL 00000000	DPH 00000000			PCON 0XXX0000	87H

## AT89C2051

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Restrictions on Certain Instructions

The AT89C2051 is an economical and cost-effective member of Atmel's growing family of microcontrollers. It contains 2K bytes of flash program memory. It is fully compatible with the MCS-51 architecture, and can be programmed using the MCS-51 instruction set. However, there are a few considerations one must keep in mind when utilizing certain instructions to program this device.

All the instructions related to jumping or branching should be restricted such that the destination address falls within the physical program memory space of the device, which is 2K for the AT89C2051. This should be the responsibility of the software programmer. For example, LJMP 7E0H would be a valid instruction for the AT89C2051 (with 2K of memory), whereas LJMP 900H would not.

### 1. Branching instructions:

LCALL, LJMP, ACALL, AJMP, SJMP, JMP @A+DPTR

These unconditional branching instructions will execute correctly as long as the programmer keeps in mind that the destination branching address must fall within the physical boundaries of the program memory size (locations 00H to 7FFH for the 89C2051). Violating the physical space limits may cause unknown program behavior.

CJNE [...], DJNZ [...], JB, JNB, JC, JNC, JBC, JZ, JNZ With these conditional branching instructions the same rule above applies. Again, violating the memory boundaries may cause erratic execution.

For applications involving interrupts the normal interrupt service routine address locations of the 80C51 family architecture have been preserved.

### 2. MOVX-related instructions, Data Memory:

The AT89C2051 contains 128 bytes of internal data memory. Thus, in the AT89C2051 the stack depth is limited to 128 bytes, the amount of available RAM. External DATA memory access is not supported in this device, nor is external PROGRAM memory execution. Therefore, no MOVX [...] instructions should be included in the program.

A typical 80C51 assembler will still assemble instructions, even if they are written in violation of the restrictions mentioned above. It is the responsibility of the controller user to know the physical features and limitations of the device being used and adjust the instructions used correspondingly.

## Program Memory Lock Bits

On the chip are two lock bits which can be left unprogrammed (U) or can be programmed (P) to obtain the additional features listed in the table below:

### Lock Bit Protection Modes<sup>(1)</sup>

Program Lock Bits			Protection Type
	LB1	LB2	
1	U	U	No program lock features.
2	P	U	Further programming of the Flash is disabled.
3	P	P	Same as mode 2, also verify is disabled.

Note: 1. The Lock Bits can only be erased with the Chip Erase operation.

## Idle Mode

In idle mode, the CPU puts itself to sleep while all the on-chip peripherals remain active. The mode is invoked by software. The content of the on-chip RAM and all the special functions registers remain unchanged during this mode. The idle mode can be terminated by any enabled interrupt or by a hardware reset.

P1.0 and P1.1 should be set to '0' if no external pullups are used, or set to '1' if external pullups are used.

It should be noted that when idle is terminated by a hardware reset, the device normally resumes program execution, from where it left off, up to two machine cycles before the internal reset algorithm takes control. On-chip hardware inhibits access to internal RAM in this event, but access to the port pins is not inhibited. To eliminate the possibility of an unexpected write to a port pin when Idle is terminated by reset, the instruction following the one that invokes Idle should not be one that writes to a port pin or to external memory.

## Power Down Mode

In the power down mode the oscillator is stopped, and the instruction that invokes power down is the last instruction executed. The on-chip RAM and Special Function Registers retain their values until the power down mode is terminated. The only exit from power down is a hardware reset. Reset redefines the SFRs but does not change the on-chip RAM. The reset should not be activated before  $V_{CC}$  is restored to its normal operating level and must be held active long enough to allow the oscillator to restart and stabilize.

P1.0 and P1.1 should be set to '0' if no external pullups are used, or set to '1' if external pullups are used.



## Programming The Flash

The AT89C2051 is shipped with the 2K bytes of on-chip PEROM code memory array in the erased state (i.e., contents = FFH) and ready to be programmed. The code memory array is programmed one byte at a time. *Once the array is programmed, to re-program any non-blank byte, the entire memory array needs to be erased electrically.*

**Internal Address Counter:** The AT89C2051 contains an internal PEROM address counter which is always reset to 000H on the rising edge of RST and is advanced by applying a positive going pulse to pin XTAL1.

**Programming Algorithm:** To program the AT89C2051, the following sequence is recommended.

1. Power-up sequence:  
Apply power between V<sub>CC</sub> and GND pins  
Set RST and XTAL1 to GND
  2. Set pin RST to 'H'  
Set pin P3.2 to 'H'
  3. Apply the appropriate combination of 'H' or 'L' logic levels to pins P3.3, P3.4, P3.5, P3.7 to select one of the programming operations shown in the PEROM Programming Modes table.
- To Program and Verify the Array:
4. Apply data for Code byte at location 000H to P1.0 to P1.7.
  5. Raise RST to 12V to enable programming.
  6. Pulse P3.2 once to program a byte in the PEROM array or the lock bits. The byte-write cycle is self-timed and typically takes 1.2 ms.
  7. To verify the programmed data, lower RST from 12V to logic 'H' level and set pins P3.3 to P3.7 to the appropriate levels. Output data can be read at the port P1 pins.
  8. To program a byte at the next address location, pulse XTAL1 pin once to advance the internal address counter. Apply new data to the port P1 pins.
  9. Repeat steps 5 through 8, changing data and advancing the address counter for the entire 2K bytes array or until the end of the object file is reached.
  10. Power-off sequence:  
set XTAL1 to 'L'  
set RST to 'L'  
Turn V<sub>CC</sub> power off

**Data Polling:** The AT89C2051 features  $\overline{\text{Data Polling}}$  to indicate the end of a write cycle. During a write cycle, an attempted read of the last byte written will result in the complement of the written data on P1.7. Once the write cycle has been completed, true data is valid on all outputs, and the next cycle may begin.  $\overline{\text{Data Polling}}$  may begin any time after a write cycle has been initiated.

**Ready/Busy:** The Progress of byte programming can also be monitored by the RDY/BSY output signal. Pin P3.1 is pulled low after P3.2 goes High during programming to indicate BUSY. P3.1 is pulled High again when programming is done to indicate READY.

**Program Verify:** If lock bits LB1 and LB2 have not been programmed code data can be read back via the data lines for verification:

1. Reset the internal address counter to 000H by bringing RST from 'L' to 'H'.
2. Apply the appropriate control signals for Read Code data and read the output data at the port P1 pins.
3. Pulse pin XTAL1 once to advance the internal address counter.
4. Read the next code data byte at the port P1 pins.
5. Repeat steps 3 and 4 until the entire array is read.

The lock bits cannot be verified directly. Verification of the lock bits is achieved by observing that their features are enabled.

**Chip Erase:** The entire PEROM array (2K bytes) and the two Lock Bits are erased electrically by using the proper combination of control signals and by holding P3.2 low for 10 ms. The code array is written with all "1"s in the Chip Erase operation and must be executed before any non-blank memory byte can be re-programmed.

**Reading the Signature Bytes:** The signature bytes are read by the same procedure as a normal verification of locations 000H, 001H, and 002H, except that P3.5 and P3.7 must be pulled to a logic low. The values returned are as follows.

(000H) = 1EH indicates manufactured by Atmel  
(001H) = 21H indicates 89C2051

## Programming Interface

Every code byte in the Flash array can be written and the entire array can be erased by using the appropriate combination of control signals. The write operation cycle is self-timed and once initiated, will automatically time itself to completion.

All major programming vendors offer worldwide support for the Atmel microcontroller series. Please contact your local programming vendor for the appropriate software revision.

## AT89C2051

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Flash Programming Modes

Mode		RST/VPP	P3.2/ $\overline{\text{PROG}}$	P3.3	P3.4	P3.5	P3.7
Write Code Data <sup>(1)(3)</sup>		12V		L	H	H	H
Read Code Data <sup>(1)</sup>		H	H	L	L	H	H
Write Lock	Bit - 1	12V		H	H	H	H
	Bit - 2	12V		H	H	L	L
Chip Erase		12V		H	L	L	L
Read Signature Byte		H	H	L	L	L	L

- Notes:
1. The internal PEROM address counter is reset to 000H on the rising edge of RST and is advanced by a positive pulse at XTAL 1 pin.
  2. Chip Erase requires a 10-ms  $\overline{\text{PROG}}$  pulse.
  3. P3.1 is pulled Low during programming to indicate RDY/ $\overline{\text{BSY}}$ .

Figure 3. Programming the Flash Memory





Figure 4. Verifying the Flash Memory



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## Flash Programming and Verification Characteristics

$T_A = 0^\circ\text{C}$  to  $70^\circ\text{C}$ ,  $V_{CC} = 5.0 \pm 10\%$

Symbol	Parameter	Min	Max	Units
$V_{PP}$	Programming Enable Voltage	11.5	12.5	V
$I_{PP}$	Programming Enable Current		250	$\mu\text{A}$
$t_{DVGL}$	Data Setup to $\overline{\text{PROG}}$ Low	1.0		$\mu\text{s}$
$t_{GHDX}$	Data Hold After $\overline{\text{PROG}}$	1.0		$\mu\text{s}$
$t_{EHS}$	P3.4 ( $\overline{\text{ENABLE}}$ ) High to $V_{PP}$	1.0		$\mu\text{s}$
$t_{SHGL}$	$V_{PP}$ Setup to $\overline{\text{PROG}}$ Low	10		$\mu\text{s}$
$t_{GHSL}$	$V_{PP}$ Hold After $\overline{\text{PROG}}$	10		$\mu\text{s}$
$t_{GLGH}$	$\overline{\text{PROG}}$ Width	1	110	$\mu\text{s}$
$t_{ELQV}$	$\overline{\text{ENABLE}}$ Low to Data Valid		1.0	$\mu\text{s}$
$t_{EHQZ}$	Data Float After $\overline{\text{ENABLE}}$	0	1.0	$\mu\text{s}$
$t_{GHBL}$	$\overline{\text{PROG}}$ High to $\overline{\text{BUSY}}$ Low		50	ns
$t_{WC}$	Byte Write Cycle Time		2.0	ms
$t_{BHIH}$	$\text{RDY}/\overline{\text{BSY}}$ to Increment Clock Delay	1.0		$\mu\text{s}$
$t_{IHIL}$	Increment Clock High	200		ns

Note: 1. Only used in 12-volt programming mode.

## Flash Programming and Verification Waveforms



# AT89C2051

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Absolute Maximum Ratings\*

Operating Temperature .....	-55°C to +125°C
Storage Temperature .....	-65°C to +150°C
Voltage on Any Pin with Respect to Ground .....	-1.0V to +7.0V
Maximum Operating Voltage.....	6.6V
DC Output Current.....	25.0 mA

\*NOTICE: Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

## DC Characteristics

$T_A = -40^\circ\text{C}$  to  $85^\circ\text{C}$ ,  $V_{CC} = 2.0\text{V}$  to  $6.0\text{V}$  (unless otherwise noted)

Symbol	Parameter	Condition	Min	Max	Units
$V_{IL}$	Input Low Voltage		-0.5	$0.2 V_{CC} - 0.1$	V
$V_{IH}$	Input High Voltage	(Except XTAL1, RST)	$0.2 V_{CC} + 0.9$	$V_{CC} + 0.5$	V
$V_{IH1}$	Input High Voltage	(XTAL1, RST)	$0.7 V_{CC}$	$V_{CC} + 0.5$	V
$V_{OL}$	Output Low Voltage <sup>(1)</sup> (Ports 1, 3)	$I_{OL} = 20\text{ mA}$ , $V_{CC} = 5\text{V}$ $I_{OL} = 10\text{ mA}$ , $V_{CC} = 2.7\text{V}$		0.5	V
$V_{OH}$	Output High Voltage (Ports 1, 3)	$I_{OH} = -80\ \mu\text{A}$ , $V_{CC} = 5\text{V} \pm 10\%$	2.4		V
		$I_{OH} = -30\ \mu\text{A}$	$0.75 V_{CC}$		V
		$I_{OH} = -12\ \mu\text{A}$	$0.9 V_{CC}$		V
$I_{IL}$	Logical 0 Input Current (Ports 1, 3)	$V_{IN} = 0.45\text{V}$		-50	$\mu\text{A}$
$I_{TL}$	Logical 1 to 0 Transition Current (Ports 1, 3)	$V_{IN} = 2\text{V}$ , $V_{CC} = 5\text{V} \pm 10\%$		-750	$\mu\text{A}$
$I_{LI}$	Input Leakage Current (Port P1.0, P1.1)	$0 < V_{IN} < V_{CC}$		$\pm 10$	$\mu\text{A}$
$V_{OS}$	Comparator Input Offset Voltage	$V_{CC} = 5\text{V}$		20	mV
$V_{CM}$	Comparator Input Common Mode Voltage		0	$V_{CC}$	V
RRST	Reset Pulldown Resistor		50	300	$\text{K}\Omega$
$C_{IO}$	Pin Capacitance	Test Freq. = 1 MHz, $T_A = 25^\circ\text{C}$		10	pF
$I_{CC}$	Power Supply Current	Active Mode, 12 MHz, $V_{CC} = 6\text{V}/3\text{V}$		15/5.5	mA
		Idle Mode, 12 MHz, $V_{CC} = 6\text{V}/3\text{V}$ P1.0 & P1.1 = 0V or $V_{CC}$		5/1	mA
	Power Down Mode <sup>(2)</sup>	$V_{CC} = 6\text{V}$ P1.0 & P1.1 = 0V or $V_{CC}$		100	$\mu\text{A}$
		$V_{CC} = 3\text{V}$ P1.0 & P1.1 = 0V or $V_{CC}$		20	$\mu\text{A}$

Notes: 1. Under steady state (non-transient) conditions,  $I_{OL}$  must be externally limited as follows:

Maximum  $I_{OL}$  per port pin: 20 mA

Maximum total  $I_{OL}$  for all output pins: 80 mA


If  $I_{OL}$  exceeds the test condition,  $V_{OL}$  may exceed the related specification. Pins are not guaranteed to sink current greater than the listed test conditions.

2. Minimum  $V_{CC}$  for Power Down is 2V.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## External Clock Drive Waveforms



## External Clock Drive

Symbol	Parameter	$V_{CC} = 2.7V \text{ to } 6.0V$		$V_{CC} = 4.0V \text{ to } 6.0V$		Units
		Min	Max	Min	Max	
$1/t_{CLCL}$	Oscillator Frequency	0	12	0	24	MHz
$t_{CLCL}$	Clock Period	83.3		41.6		ns
$t_{CHCX}$	High Time	30		15		ns
$t_{CLCX}$	Low Time	30		15		ns
$t_{CLCH}$	Rise Time		20		20	ns
$t_{CHCL}$	Fall Time		20		20	ns

**AT89C2051**


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Serial Port Timing: Shift Register Mode Test Conditions

( $V_{CC} = 5.0V \pm 20\%$ ; Load Capacitance = 80 pF)

Symbol	Parameter	12 MHz Osc		Variable Oscillator		Units
		Min	Max	Min	Max	
$t_{XLXL}$	Serial Port Clock Cycle Time	1.0		$12t_{CLCL}$		$\mu s$
$t_{QVXH}$	Output Data Setup to Clock Rising Edge	700		$10t_{CLCL}-133$		ns
$t_{XHGX}$	Output Data Hold After Clock Rising Edge	50		$2t_{CLCL}-117$		ns
$t_{XHDX}$	Input Data Hold After Clock Rising Edge	0		0		ns
$t_{XHDV}$	Clock Rising Edge to Input Data Valid		700		$10t_{CLCL}-133$	ns

### Shift Register Mode Timing Waveforms



### AC Testing Input/Output Waveforms<sup>(1)</sup> Float Waveforms<sup>(1)</sup>




Note: 1. AC Inputs during testing are driven at  $V_{CC} - 0.5V$  for a logic 1 and  $0.45V$  for a logic 0. Timing measurements are made at  $V_{IH}$  min. for a logic 1 and  $V_{IL}$  max. for a logic 0.

Note: 1. For timing purposes, a port pin is no longer floating when a 100 mV change from load voltage occurs. A port pin begins to float when 100 mV change from the loaded  $V_{OH}/V_{OL}$  level occurs.




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


**AT89C2051**  
TYPICAL  $I_{CC}$  - ACTIVE (85°C)



**AT89C2051**  
TYPICAL  $I_{CC}$  - IDLE (85°C)



**AT89C2051**  
TYPICAL  $I_{CC}$  vs. VOLTAGE- POWER DOWN (85°C)



- Notes:
1. XTAL1 tied to GND for  $I_{CC}$  (power down)
  2. P1.0 and P1.1 =  $V_{CC}$  or GND
  3. Lock bits programmed

## AT89C2051

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Ordering Information

Speed (MHz)	Power Supply	Ordering Code	Package	Operation Range
12	2.7V to 6.0V	AT89C2051-12PC	20P3	Commercial (0°C to 70°C)
		AT89C2051-12SC	20S	
		AT89C2051-12PI	20P3	Industrial (-40°C to 85°C)
		AT89C2051-12SI	20S	
		AT89C2051-12PA	20P3	Automotive (-40°C to 105°C)
		AT89C2051-12SA	20S	
24	4.0V to 6.0V	AT89C2051-24PC	20P3	Commercial (0°C to 70°C)
		AT89C2051-24SC	20S	
		AT89C2051-24PI	20P3	Industrial (-40°C to 85°C)
		AT89C2051-24SI	20S	



### Package Type

20P3	20 Lead, 0.300" Wide, Plastic Dual In-line Package (PDIP)
20S	20 Lead, 0.300" Wide, Plastic Gull Wing Small Outline (SOIC)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Encoder and Decoder Pairs CMOS

These devices are designed to be used as encoder/decoder pairs in remote control applications.


The MC145026 encodes nine lines of information and serially sends this information upon receipt of a transmit enable ( $\overline{TE}$ ) signal. The nine lines may be encoded with trinary data (low, high, or open) or binary data (low or high). The words are transmitted twice per encoding sequence to increase security.

The MC145027 decoder receives the serial stream and interprets five of the trinary digits as an address code. Thus, 243 addresses are possible. If binary data is used at the encoder, 32 addresses are possible. The remaining serial information is interpreted as four bits of binary data. The valid transmission (VT) output goes high on the MC145027 when two conditions are met. First, two addresses must be consecutively received (in one encoding sequence) which both match the local address. Second, the 4 bits of data must match the last valid data received. The active VT indicates that the information at the Data output pins has been updated.

The MC145028 decoder treats all nine trinary digits as an address which allows 19,683 codes. If binary data is encoded, 512 codes are possible. The VT output goes high on the MC145028 when two addresses are consecutively received (in one encoding sequence) which both match the local address.

- Operating Temperature Range:  $-40$  to  $+85^{\circ}\text{C}$
- Very-Low Standby Current for the Encoder: 300 nA Maximum @  $25^{\circ}\text{C}$
- Interfaces with RF, Ultrasonic, or Infrared Modulators and Demodulators
- RC Oscillator, No Crystal Required
- High External Component Tolerance; Can Use  $\pm 5\%$  Components
- Internal Power-On Reset Forces All Decoder Outputs Low
- Operating Voltage Range: MC145026 = 2.5 to 18 V\*
- MC145027, MC145028 = 4.5 to 18 V
- For Infrared Applications, See Application Note AN1016/D

### PIN ASSIGNMENTS



# MC145026

# MC145027

# MC145028



**P SUFFIX**  
**PLASTIC DIP**  
**CASE 648**



**D SUFFIX**  
**SOG PACKAGE**  
**CASE 751B**



**DW SUFFIX**  
**SOG PACKAGE**  
**CASE 751G**

### ORDERING INFORMATION

MC145026P	Plastic DIP
MC145026D	SOG Package
MC145027P	Plastic DIP
MC145027DW	SOG Package
MC145028P	Plastic DIP
MC145028DW	SOG Package




Figure 1. MC145026 Encoder Block Diagram




Figure 2. MC145027 Decoder Block Diagram



ELECTRICAL CHARACTERISTICS — MC145026\*, MC145027, and MC145028 (Voltage Referenced to V<sub>SS</sub>)

Symbol	Characteristic	V <sub>DD</sub> V	Guaranteed Limit						Unit
			- 40°C		25°C		85°C		
			Min	Max	Min	Max	Min	Max	
V <sub>OL</sub>	Low-Level Output Voltage (V <sub>in</sub> = V <sub>DD</sub> or 0)	5.0	—	0.05	—	0.05	—	0.05	V
		10	—	0.05	—	0.05	—	0.05	
		15	—	0.05	—	0.05	—	0.05	
V <sub>OH</sub>	High-Level Output Voltage (V <sub>in</sub> = 0 or V <sub>DD</sub> )	5.0	4.95	—	4.95	—	4.95	—	V
		10	9.95	—	9.95	—	9.95	—	
		15	14.95	—	14.95	—	14.95	—	
V <sub>IL</sub>	Low-Level Input Voltage  (V <sub>out</sub> = 4.5 or 0.5 V) (V <sub>out</sub> = 9.0 or 1.0 V) (V <sub>out</sub> = 13.5 or 1.5 V)	5.0	—	1.5	—	1.5	—	1.5	V
		10	—	3.0	—	3.0	—	3.0	
		15	—	4.0	—	4.0	—	4.0	
V <sub>IH</sub>	High-Level Input Voltage  (V <sub>out</sub> = 0.5 or 4.5 V) (V <sub>out</sub> = 1.0 or 9.0 V) (V <sub>out</sub> = 1.5 or 13.5 V)	5.0	3.5	—	3.5	—	3.5	—	V
		10	7.0	—	7.0	—	7.0	—	
		15	11	—	11	—	11	—	
I <sub>OH</sub>	High-Level Output Current  (V <sub>out</sub> = 2.5 V) (V <sub>out</sub> = 4.6 V) (V <sub>out</sub> = 9.5 V) (V <sub>out</sub> = 13.5 V)	5.0	-2.5	—	-2.1	—	-1.7	—	mA
		5.0	-0.52	—	-0.44	—	-0.36	—	
		10	-1.3	—	-1.1	—	-0.9	—	
		15	-3.6	—	-3.0	—	-2.4	—	
I <sub>OL</sub>	Low-Level Output Current  (V <sub>out</sub> = 0.4 V) (V <sub>out</sub> = 0.5 V) (V <sub>out</sub> = 1.5 V)	5.0	0.52	—	0.44	—	0.36	—	mA
		10	1.3	—	1.1	—	0.9	—	
		15	3.6	—	3.0	—	2.4	—	
I <sub>in</sub>	Input Current — $\overline{TE}$ (MC145026, Pull-Up Device)	5.0	—	—	3.0	11	—	—	μA
		10	—	—	16	60	—	—	
		15	—	—	35	120	—	—	
I <sub>in</sub>	Input Current R <sub>S</sub> (MC145026), D <sub>in</sub> (MC145027, MC145028)	15	—	± 0.3	—	± 0.3	—	± 1.0	μA
I <sub>in</sub>	Input Current A1 – A5, A6/D6 – A9/D9 (MC145026), A1 – A5 (MC145027), A1 – A9 (MC145028)	5.0	—	—	—	± 110	—	—	μA
		10	—	—	—	± 500	—	—	
		15	—	—	—	± 1000	—	—	
C <sub>in</sub>	Input Capacitance (V <sub>in</sub> = 0)	—	—	—	—	7.5	—	—	pF
I <sub>DD</sub>	Quiescent Current — MC145026	5.0	—	—	—	0.1	—	—	μA
		10	—	—	—	0.2	—	—	
		15	—	—	—	0.3	—	—	
I <sub>DD</sub>	Quiescent Current — MC145027, MC145028	5.0	—	—	—	50	—	—	μA
		10	—	—	—	100	—	—	
		15	—	—	—	150	—	—	
I <sub>dd</sub>	Dynamic Supply Current — MC145026 (f <sub>c</sub> = 20 kHz)	5.0	—	—	—	200	—	—	μA
		10	—	—	—	400	—	—	
		15	—	—	—	600	—	—	
I <sub>dd</sub>	Dynamic Supply Current — MC145027, MC145028 (f <sub>c</sub> = 20 kHz)	5.0	—	—	—	400	—	—	μA
		10	—	—	—	800	—	—	
		15	—	—	—	1200	—	—	

\* Also see next Electrical Characteristics table for 2.5 V specifications.

ELECTRICAL CHARACTERISTICS — MC145026 (Voltage Referenced to  $V_{SS}$ )

Symbol	Characteristic	$V_{DD}$ V	Guaranteed Limit						Unit
			- 40°C		25°C		85°C		
			Min	Max	Min	Max	Min	Max	
$V_{OL}$	Low-Level Output Voltage ( $V_{in} = 0\text{ V or }V_{DD}$ )	2.5	—	0.05	—	0.05	—	0.05	V
$V_{OH}$	High-Level Output Voltage ( $V_{in} = 0\text{ V or }V_{DD}$ )	2.5	2.45	—	2.45	—	2.45	—	V
$V_{IL}$	Low-Level Input Voltage ( $V_{out} = 0.5\text{ V or }2.0\text{ V}$ )	2.5	—	0.3	—	0.3	—	0.3	V
$V_{IH}$	High-Level Input Voltage ( $V_{out} = 0.5\text{ V or }2.0\text{ V}$ )	2.5	2.2	—	2.2	—	2.2	—	V
$I_{OH}$	High-Level Output Current ( $V_{out} = 1.25\text{ V}$ )	2.5	0.28	—	0.25	—	0.2	—	mA
$I_{OL}$	Low-Level Output Current ( $V_{out} = 0.4\text{ V}$ )	2.5	0.22	—	0.2	—	0.16	—	mA
$I_{in}$	Input Current ( $\overline{TE}$ — Pull-Up Device)	2.5	—	—	0.09	1.8	—	—	$\mu\text{A}$
$I_{in}$	Input Current (A1–A5, A6/D6–A9/D9)	2.5	—	—	—	$\pm 25$	—	—	$\mu\text{A}$
$I_{DD}$	Quiescent Current	2.5	—	—	—	0.05	—	—	$\mu\text{A}$
$I_{dd}$	Dynamic Supply Current ( $f_c = 20\text{ kHz}$ )	2.5	—	—	—	40	—	—	$\mu\text{A}$

SWITCHING CHARACTERISTICS — MC145026\*, MC145027, and MC145028 ( $C_L = 50\text{ pF}$ ,  $T_A = 25^\circ\text{C}$ )

Symbol	Characteristic	Figure No.	$V_{DD}$	Guaranteed Limit		Unit
				Min	Max	
$t_{TLH}, t_{THL}$	Output Transition Time	4,8	5.0 10 15	— — —	200 100 80	ns
$t_r$	$D_{in}$ Rise Time — Decoders	5	5.0 10 15	— — —	15 15 15	$\mu\text{s}$
$t_f$	$D_{in}$ Fall Time — Decoders	5	5.0 10 15	— — —	15 5.0 4.0	$\mu\text{s}$
$f_{osc}$	Encoder Clock Frequency	6	5.0 10 15	0.001 0.001 0.001	2.0 5.0 10	MHz
$f$	Decoder Frequency — Referenced to Encoder Clock	12	5.0 10 15	1.0 1.0 1.0	240 410 450	kHz
$t_w$	$\overline{TE}$ Pulse Width — Encoders	7	5.0 10 15	65 30 20	— — —	ns

\* Also see next Switching Characteristics table for 2.5 V specifications.

SWITCHING CHARACTERISTICS — MC145026 ( $C_L = 50\text{ pF}$ ,  $T_A = 25^\circ\text{C}$ )

Symbol	Characteristic	Figure No.	$V_{DD}$	Guaranteed Limit		Unit
				Min	Max	
$t_{TLH}, t_{THL}$	Output Transition Time	4, 8	2.5	—	450	ns
$f_{osc}$	Encoder Clock Frequency	6	2.5	1.0	250	kHz
$t_w$	$\overline{TE}$ Pulse Width	7	2.5	1.5	—	$\mu\text{s}$




Figure 4.




Figure 5.




Figure 6.





Figure 7.



\* Includes all probe and fixture capacitance.

Figure 8. Test Circuit

## OPERATING CHARACTERISTICS

### MC145026

The encoder serially transmits trinary data as defined by the state of the A1 – A5 and A6/D6 – A9/D9 input pins. These pins may be in either of three states (low, high, or open) allowing 19,683 possible codes. The transmit sequence is initiated by a low level on the  $\overline{TE}$  input pin. Upon power-up, the MC145026 can continuously transmit as long as  $\overline{TE}$  remains low (also, the device can transmit two-word sequences by pulsing  $\overline{TE}$  low). However, no MC145026 application should be designed to rely upon the first data word transmitted immediately after power-up because this word may be invalid. Between the two data words, no signal is sent for three data periods (see Figure 10).

Each transmitted trinary digit is encoded into pulses (see Figure 11). A logic 0 (low) is encoded as two consecutive short pulses, a logic 1 (high) as two consecutive long pulses, and an open (high impedance) as a long pulse followed by a short pulse. The input state is determined by using a weak "output" device to try to force each input high then low. If only a high state results from the two tests, the input is assumed to be hardwired to  $V_{DD}$ . If only a low state is obtained, the input is assumed to be hardwired to  $V_{SS}$ . If both a high and a low can be forced at an input, an open is assumed and is encoded as such. The "high" and "low" levels are 70% and 30% of the supply voltage as shown in the Electrical Characteristics table. The weak "output" device sinks/sources up to 110  $\mu A$  at a 5 V supply level, 500  $\mu A$  at 10 V, and 1 mA at 15 V.

The  $\overline{TE}$  input has an internal pull-up device so that a simple switch may be used to force the input low. While  $\overline{TE}$  is high and the second-word transmission has timed out, the encoder is completely disabled, the oscillator is inhibited, and the current drain is reduced to quiescent current. When  $\overline{TE}$  is brought low, the oscillator is started and the transmit sequence begins. The inputs are then sequentially selected, and determinations are made as to the input logic states. This information is serially transmitted via the  $D_{out}$  pin.

### MC145027

This decoder receives the serial data from the encoder and outputs the data, if it is valid. The transmitted data, consisting of two identical words, is examined bit by bit during reception. The first five trinary digits are assumed to be the address. If the received address matches the local address, the next four (data) bits are internally stored, but are not transferred to the output data latch. As the second encoded word is received, the address must again match. If a match occurs, the new data bits are checked against the previously stored data bits. If the two nibbles of data (four bits each) match, the data is transferred to the output data latch by VT and remains until new data replaces it. At the same time, the VT output pin is brought high and remains high until an error is received or until no input signal is received for four data periods (see Figure 10).

Although the address information may be encoded in trinary, the data information must be either a 1 or 0. A trinary (open) data line is decoded as a logic 1.

### MC145028

This decoder operates in the same manner as the MC145027 except that nine address lines are used and no data output is available. The VT output is used to indicate that a valid address has been received. For transmission security, two identical transmitted words must be consecutively received before a VT output signal is issued.

The MC145028 allows 19,683 addresses when trinary levels are used. 512 addresses are possible when binary levels are used.

## PIN DESCRIPTIONS

### MC145026 ENCODER

#### A1 – A5, A6/D6 – A9/D9

#### Address, Address/Data Inputs (Pins 1 – 7, 9, and 10)

These address/data inputs are encoded and the data is sent serially from the encoder via the  $D_{out}$  pin.

#### RS, CTC, RTC (Pins 11, 12, and 13)

These pins are part of the oscillator section of the encoder (see Figure 9).

If an external signal source is used instead of the internal oscillator, it should be connected to the RS input and the RTC and CTC pins should be left open.

#### $\overline{TE}$ Transmit Enable (Pin 14)

This active-low transmit enable input initiates transmission when forced low. An internal pull-up device keeps this input normally high. The pull-up current is specified in the Electrical Characteristics table.

#### $D_{out}$ Data Out (Pin 15)

This is the output of the encoder that serially presents the encoded data word.

#### $V_{SS}$ Negative Power Supply (Pin 8)

The most-negative supply potential. This pin is usually ground.

#### $V_{DD}$ Positive Power Supply (Pin 16)

The most-positive power supply pin.

### MC145027 AND MC145028 DECODERS

#### A1 – A5, A1 – A9

#### Address Inputs (Pins 1 – 5) — MC145027,

#### Address Inputs (Pins 1 – 5, 15, 14, 13, 12) — MC145028

These are the local address inputs. The states of these pins must match the appropriate encoder inputs for the VT pin to go high. The local address may be encoded with trinary or binary data.

#### D6 – D9 Data Outputs (Pins 15, 14, 13, 12) — MC145027 Only

These outputs present the binary information that is on encoder inputs A6/D6 through A9/D9. Only binary data is

acknowledged; a trinary open at the MC145026 encoder is decoded as a high level (logic 1).

#### **D<sub>in</sub>** **Data In (Pin 9)**

This pin is the serial data input to the decoder. The input voltage must be at CMOS logic levels. The signal source driving this pin must be dc coupled.

#### **R<sub>1</sub>, C<sub>1</sub>** **Resistor 1, Capacitor 1 (Pins 6, 7)**

As shown in Figures 2 and 3, these pins accept a resistor and capacitor that are used to determine whether a narrow pulse or wide pulse has been received. The time constant  $R_1 \times C_1$  should be set to 1.72 encoder clock periods:

$$R_1 C_1 = 3.95 R_{TC} C_{TC}$$

#### **R<sub>2</sub>/C<sub>2</sub>** **Resistor 2/Capacitor 2 (Pin 10)**

As shown in Figures 2 and 3, this pin accepts a resistor and capacitor that are used to detect both the end of a received word and the end of a transmission. The time constant  $R_2 \times C_2$  should be 33.5 encoder clock periods (four data periods per Figure 11):  $R_2 C_2 = 77 R_{TC} C_{TC}$ . This time

constant is used to determine whether the D<sub>in</sub> pin has remained low for four data periods (end of transmission). A separate on-chip comparator looks at the voltage—equivalent two data periods ( $0.4 R_2 C_2$ ) to detect the dead time between received words within a transmission.

#### **VT** **Valid Transmission Output (Pin 11)**

This valid transmission output goes high after the second word of an encoding sequence when the following conditions are satisfied:

1. the received addresses of both words match the local decoder address, and
2. the received data bits of both words match.


VT remains high until either a mismatch is received or no input signal is received for four data periods.

#### **V<sub>SS</sub>** **Negative Power Supply (Pin 8)**

The most-negative supply potential. This pin is usually ground.

#### **V<sub>DD</sub>** **Positive Power Supply (Pin 16)**

The most-positive power supply pin.



This oscillator operates at a frequency determined by the external RC network; i.e.,

$$f = \frac{1}{2.3 R_{TC} C_{TC'}} \text{ (Hz)}$$

for 1 kHz ≤ f ≤ 400 kHz

where:  $C_{TC'} = C_{TC} + C_{\text{layout}} + 12 \text{ pF}$

- $R_S = 2 R_{TC}$
- $R_S \geq 20 \text{ k}$
- $R_{TC} \geq 10 \text{ k}$
- $400 \text{ pF} < C_{TC} < 15 \text{ }\mu\text{F}$

The value for  $R_S$  should be chosen to be ≥ 2 times  $R_{TC}$ . This range ensures that current through  $R_S$  is insignificant compared to current through  $R_{TC}$ . The upper limit for  $R_S$  must ensure that  $R_S \times 5 \text{ pF}$  (input capacitance) is small compared to  $R_{TC} \times C_{TC}$ .

For frequencies outside the indicated range, the formula is less accurate. The minimum recommended oscillation frequency of this circuit is 1 kHz. Susceptibility to externally induced noise signals may occur for frequencies below 1 kHz and/or when resistors utilized are greater than 1 MΩ.

Figure 9. Encoder Oscillator Information




Figure 10. Timing Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า




Figure 11. Encoder Data Waveforms




Figure 12.  $f_{max}$  vs  $C_{layout}$  — Decoders Only

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า




Figure 13. MC145027 Flowchart




Figure 14. MC145028 Flowchart

## MC145027 AND MC145028 TIMING

To verify the MC145027 or MC145028 timing, check the waveforms on C1 (Pin 7) and R2/C2 (Pin 10) as compared to the incoming data waveform on D<sub>in</sub> (Pin 9).

The R-C decay seen on C1 discharges down to  $1/3 V_{DD}$  before being reset to  $V_{DD}$ . This point of reset (labelled "DOS" in Figure 15) is the point in time where the decision is made whether the data seen on D<sub>in</sub> is a 1 or 0. DOS should not be too close to the D<sub>in</sub> data edges or intermittent operation may occur.

The other timing to be checked on the MC145027 and MC145028 is on R2/C2 (see Figure 16). The R-C decay is continually reset to  $V_{DD}$  as data is being transmitted. Only between words and after the end-of-transmission (EOT) does R2/C2 decay significantly from  $V_{DD}$ . R2/C2 can be used to identify the internal end-of-word (EOW) timing edge which is generated when R2/C2 decays to  $2/3 V_{DD}$ . The internal EOT timing edge occurs when R2/C2 decays to  $1/3 V_{DD}$ . When the waveform is being observed, the R-C decay should go down between the  $2/3$  and  $1/3 V_{DD}$  levels, but not too close to either level before data transmission on D<sub>in</sub> resumes.

Verification of the timing described above should ensure a good match between the MC145026 transmitter and the MC145027 and MC145028 receivers.




Figure 15. R-C Decay on Pin 7 (C1)





Figure 16. R-C Decay on Pin 10 (R2/C2)



**Example R/C Values (All Resistors and Capacitors are ± 5%)**

( $C_{TC}' = C_{TC} + 20 \text{ pF}$ )

$f_{osc}$ (kHz)	$R_{TC}$	$C_{TC}'$	$R_S$	$R_1$	$C_1$	$R_2$	$C_2$
362	10 k	120 pF	20 k	10 k	470 pF	100 k	910 pF
181	10 k	240 pF	20 k	10 k	910 pF	100 k	1800 pF
88.7	10 k	490 pF	20 k	10 k	2000 pF	100 k	3900 pF
42.6	10 k	1020 pF	20 k	10 k	3900 pF	100 k	7500 pF
21.5	10 k	2020 pF	20 k	10 k	8200 pF	100 k	0.015 μF
8.53	10 k	5100 pF	20 k	10 k	0.02 μF	200 k	0.02 μF
1.71	50 k	5100 pF	100 k	50 k	0.02 μF	200 k	0.1 μF

**Figure 17. Typical Application**

## APPLICATIONS INFORMATION

### INFRARED TRANSMITTER

In Figure 18, the MC145026 encoder is set to run at an oscillator frequency of about 4 to 9 kHz. Thus, the time required for a complete two-word encoding sequence is about 20 to 40 ms. The data output from the encoder gates an RC oscillator running at 50 kHz; the oscillator shown starts rapidly enough to be used in this application. When the "send" button is not depressed, both the MC145026 and oscillator are in a low-power standby state. The RC oscillator has to be trimmed for 50 kHz and has some drawbacks for frequency stability. A superior system uses a ceramic resonator oscillator running at 400 kHz. This oscillator feeds a divider as shown in Figure 19. The unused inputs of the MC14011UB must be grounded.

The MLED81 IRED is driven with the 50 kHz square wave at about 200 to 300 mA to generate the carrier. If desired, two IREDs wired in series can be used (see Application Note AN1016 for more information). The bipolar IRED switch, shown in Figure 18, offers two advantages over a FET. First, a logic FET has too much gate capacitance for the MC14011UB to drive without waveform distortion. Second, the bipolar drive permits lower supply voltages, which are an advantage in portable battery-powered applications.

The configuration shown in Figure 18 operates over a supply range of 4.5 to 18 V. A low-voltage system which operates down to 2.5 V could be realized if the oscillator section of a MC74HC4060 is used in place of the MC14011UB. The data output of the MC145026 is inverted and fed to the RESET pin of the MC74HC4060. Alternately, the MC74HCU04 could be used for the oscillator.

Information on the MC14011UB is in book number DL131/D. The MC74HCU04 and MC74HC4060 are found in book number DL129/D.

### INFRARED RECEIVER

The receiver in Figure 20 couples an IR-sensitive diode to input preamp A1, followed by band-pass amplifier A2 with a gain of about 10. Limiting stage A3 follows, with an output of about 800 mV p-p. The limited 50 kHz burst is detected by comparator A4 that passes only positive pulses, and peak-

detected and filtered by a diode/RC network to extract the data envelope from the burst. Comparator A5 boosts the signal to logic levels compatible with the MC145027/28 data input. The  $D_{in}$  pin of these decoders is a standard CMOS high-impedance input which must *not* be allowed to float. Therefore, direct coupling from A5 to the decoder input is utilized.

Shielding should be used on at least A1 and A2, with good ground and high-sensitivity circuit layout techniques applied.

For operation with supplies higher than +5 V, limiter A4's positive output swing needs to be limited to 3 to 5 V. This is accomplished via adding a zener diode in the negative feedback path, thus avoiding excessive system noise. The biasing resistor stack should be adjusted such that V3 is 1.25 to 1.5 V.

This system works up to a range of about 10 meters. The gains of the system may be adjusted to suit the individual design needs. The 100  $\Omega$  resistor in the emitter of the first 2N5088 and the 1 k $\Omega$  resistor feeding A2 may be altered if different gain is required. In general, more gain does not necessarily result in increased range. This is due to noise floor limitations. The designer should increase transmitter power and/or increase receiver aperture with Fresnel lensing to greatly improve range. See Application Note AN1016 for additional information.

Information on the MC34074 is in data book DL128/D.

### TRINARY SWITCH MANUFACTURERS

Midland Ross—Electronic Connector Div.  
Greyhill  
Augat/Alcoswitch  
Aries Electronics

The above companies may not have the switches in a DIP. For more information, call them or consult *eem Electronic Engineers Master Catalog* or the *Gold Book*. **Ask for SPDT with center OFF.**

Alternative: An SPST can be placed in series between a SPDT and the Encoder or Decoder to achieve trinary action.

Motorola cannot recommend one supplier over another and in no way suggests that this is a complete listing of trinary switch manufacturers.




Figure 18. IRED Transmitter Using RC Oscillator to Generate Carrier Frequency




Figure 19. Using a Ceramic Resonator to Generate Carrier Frequency





Figure 20. Infrared Receiver

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### PACKAGE DIMENSIONS


#### P SUFFIX PLASTIC DIP (DUAL IN-LINE PACKAGE) CASE 648-08



- NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
  2. CONTROLLING DIMENSION: INCH.
  3. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL.
  4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.
  5. ROUNDED CORNERS OPTIONAL.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.740	0.770	18.80	19.55
B	0.250	0.270	6.35	6.85
C	0.145	0.175	3.69	4.44
D	0.015	0.021	0.39	0.53
F	0.040	0.70	1.02	1.77
G	0.100 BSC		2.54 BSC	
H	0.050 BSC		1.27 BSC	
J	0.008	0.015	0.21	0.38
K	0.110	0.130	2.80	3.30
L	0.295	0.305	7.50	7.74
M	0°	10°	0°	10°
S	0.020	0.040	0.51	1.01


#### D SUFFIX SOG (SMALL OUTLINE GULL-WING) PACKAGE CASE 751B-05



- NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
  2. CONTROLLING DIMENSION: MILLIMETER.
  3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION.
  4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE.
  5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	9.80	10.00	0.386	0.393
B	3.80	4.00	0.150	0.157
C	1.35	1.75	0.054	0.068
D	0.35	0.49	0.014	0.019
F	0.40	1.25	0.016	0.049
G	1.27 BSC		0.050 BSC	
J	0.19	0.25	0.008	0.009
K	0.10	0.25	0.004	0.009
M	0°	7°	0°	7°
P	5.80	6.20	0.229	0.244
R	0.25	0.50	0.010	0.019

DW SUFFIX  
SOG (SMALL OUTLINE GULL-WING) PACKAGE  
CASE 751G-02



NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE.
5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.13 (0.005) TOTAL IN EXCESS OF D DIMENSION AT MAXIMUM MATERIAL CONDITION.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	10.15	10.45	0.400	0.411
B	7.40	7.60	0.292	0.299
C	2.35	2.65	0.093	0.104
D	0.35	0.49	0.014	0.019
F	0.50	0.90	0.020	0.035
G	1.27 BSC		0.050 BSC	
J	0.25	0.32	0.010	0.012
K	0.10	0.25	0.004	0.009
M	0°	7°	0°	7°
P	10.05	10.55	0.395	0.415
R	0.25	0.75	0.010	0.029

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

Mfax is a trademark of Motorola, Inc.

How to reach us:

USA/EUROPE/Locations Not Listed: Motorola Literature Distribution;  
P.O. Box 5405, Denver, Colorado 80217. 1-303-675-2140 or 1-800-441-2447

JAPAN: Motorola Japan Ltd.; SPD, Strategic Planning Office, 141,  
4-32-1 Nishi-Gotanda, Shinagawa-ku, Tokyo, Japan. 81-3-5487-8488

Customer Focus Center: 1-800-521-6274

Mfax™: RMFAXO@email.sps.mot.com – TOUCHTONE 1-602-244-6609  
Motorola Fax Back System – US & Canada ONLY 1-800-774-1848  
– http://sps.motorola.com/mfax/

ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park,  
51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852-26629298

HOME PAGE: <http://motorola.com/sps/>



MC145026 MC145027 MC145028

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้