

การกำเนิดสัญญาณด้วยวิธีสังเคราะห์ดิจิทัลโดยตรง  
SIGNAL GENERATOR WITH DDS METHOD DIRECT DIGITAL SYNTHESIS



เลขที่.....  
เลขทะเบียน..... 33922  
วัน, เดือน, ปี..... 20 ก.ย. 2542

ปริญญาบัตรนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตร ปริญญาอุตสาหกรรมศาสตรบัณฑิต

ภาควิชาเทคนิคอุตสาหกรรม

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2541

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SIGNAL GENERATOR WITH DDS METHOD DIRECT DIGITAL SYNTHESIS



Project Report Submitted in Partial Fulfillment of the requirement

For the Bachelor's Degree

Department of Industrial Technology

Faculty of Engineering

King Mongkul's Institute of Technology Ladkrabang

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญาานิพนธ์

การกำเนิดสัญญาณด้วยวิธีสังเคราะห์ดิจิทัลโดยตรง  
SIGNAL GENERATOR WITH DDS METHOD  
DIRECT DIGITAL SYNTHESIS

โดย

นายพิเชียร      ผิวทอง  
นายเมธา          ธรพร  
นายวชิระพงษ์    สนใจธรรม

ภาควิชา

เทคนิคอุตสาหกรรม

อาจารย์ที่ปรึกษา

อาจารย์    คลชัย    สุขเจริญผล

คณะวิศวกรรม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง อนุมัติให้  
ปริญญาานิพนธ์ ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต

คณะกรรมการสอบปริญญาานิพนธ์

.....อาจารย์ที่ปรึกษา

( )

.....กรรมการ

( )

.....กรรมการ

( )

.....กรรมการ

( )

.....กรรมการ

(

ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Project Report

SIGNAL GENERATOR WITH DDS METHOD  
DIRECT DIGITAL SYNTHESIS

By

Mr. PICHIAN PUWTHONG  
Mr. METHA THRAPORN  
Mr. WACHIRAPONG SONJAITAM

Department of  
Advisor

Industrial Technology  
Mr. DOLCHAI SOOKCHAROENPHOL

Accepted by the Faculty of Engineering, King Mongkut's Institute of  
Technology, Ladkrabang in partial Fulfillment for the Bachelor' degree

Project Report Committee

..... Chairman  
( )  
..... Member  
( )  
..... Member  
( )  
..... Member  
( )  
..... Member

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษา(เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญานิพนธ์

การกำเนิดสัญญาณด้วยวิธีสังเคราะห์ดิจิทัลโดยตรง  
SIGNAL GENERATOR WITH DDS METHOD  
DIRECT DIGITAL SYNTHESIS

โดย

นายพิเชียร      พิวทอง  
นายเมธา          ธราพร  
นายวชิระพงษ์    สนใจธรรม

อาจารย์ที่ปรึกษา

อาจารย์    คลชัย    สุขเจริญผล

บทคัดย่อ

เป็นการออกแบบเครื่องกำเนิดสัญญาณแบบรายคาบ ที่ใช้เทคนิคใหม่ทางดิจิทัลโดยตรง เรียกว่า การสังเคราะห์ทางดิจิทัลโดยตรง [Direct Digital Synthesis] ซึ่งมีข้อดีกว่าเครื่องกำเนิดสัญญาณทั่วไป คือ สามารถปรับเปลี่ยนความถี่, ความละเอียดของความถี่ และรูปร่างของสัญญาณได้ จากการควบคุมด้วยวงจรดิจิทัล โดยส่วนประกอบหลัก DDS คือ แอควิวูเลเตอร์ ทำหน้าที่กำเนิดเฟสของสัญญาณแรมป์ใช้ในการอ้างตำแหน่งแอสเทรซของหน่วยความจำรอม (ROM) และเป็นส่วนที่กำหนดความถี่ของเอาต์พุต โดยการกำหนดค่าอินพุตคอนโทรลเวิร์ดและหน่วยความจำรอมเป็นส่วนที่เก็บข้อมูลรูปแบบสัญญาณดิจิทัลโดยข้อมูลดิจิทัลนี้ จะผ่านวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อกและผ่านวงจรกรองความถี่ต่ำต่อไปเพื่อกำจัดความถี่ที่ไม่ต้องการออกไป เพื่อให้ได้สัญญาณอนาล็อก ตามโปรแกรมไว้ โดยความเพี้ยนทางรูปร่างของสัญญาณขึ้นกับจำนวนของจุด Sampling โดยตรง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## SIGNAL GENERATOR WITH DDS METHOD DIRECT DIGITAL SYNTHESIS

By

Mr. PICHIAN                      PUWTHONG  
Mr. METHA                      THRAPORN  
Mr. WACHIRAPONG      SONJAITAM

Advisor

Mr. DOLCHAI                      SOOKCHAROENPHOL

### ABSTRACT

This thesis is designed to periodic signal generator. Which used direct digital new technique. This called "Direct Digital Synthesis". Where that it is better normal signal generator; Signal as able adjust frequency, Resolution of frequency and shape of signal by control digital circuit. The main consist of DDS is Accumulator used for generate phase of ramp signal used to reference ROM address and assigned output frequency by assigned input control word and ROM is the parts that stored digital data passed to D/A converter. Then passed LPF for rejected to frequency not required.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญ

	หน้า
บทคัดย่อภาษาไทย	
บทคัดย่อภาษาอังกฤษ	
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎี	3
2.1 หลักการทำงาน	3
2.2 แอควิวมูเลเตอร์	4
2.3 การสร้างตารางเก็บรูปสัญญาณ	8
2.4 วงจรกรองความถี่แอคทีฟฟิลเตอร์	9
2.5 การเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก	16
บทที่ 3 การออกแบบวงจร	28
3.1 หลักการทำงานของวงจร	28
3.2 สัญญาณนาฬิกา	29
3.3 ภาคจ่ายไฟ	30
3.4 วงจรเลือกสัญญาณ	30
3.5 แอควิวมูเลเตอร์	32
3.6 วงจรหน่วยความจำ	35
3.7 วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก	37
3.8 วงจรกรองความถี่ต่ำ อันดับ 2	38
บทที่ 4 การทดลองและผลการทดลอง	39
4.1 บล็อกไดอะแกรมของการทดลอง	39
4.2 ตัวอย่างผลการทดลอง	40
บทที่ 5 สรุปผลการทดลอง	46
เอกสารอ้างอิง	47
ภาคผนวก	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปภาพ

รูปที่	หน้า
บทที่ 2	
รูปที่ 2.1 บล็อกไดอะแกรมของโครงการ	3
รูปที่ 2.2 บล็อกไดอะแกรมแอสคิโมเลเตอร์	4
รูปที่ 2.3a แสดงบล็อกไดอะแกรมแอสคิโมเลเตอร์ขนาด 24 บิต	7
รูปที่ 2.3b แสดงบล็อกไดอะแกรมแอสคิโมเลเตอร์ขนาด 24 บิตที่มีการทด	7
รูปที่ 2.4 กราฟแสดงการตอบสนองต่อความถี่	11
รูปที่ 2.5 แสดงวงจรกรองความถี่ต่ำแบบพื้นฐาน	12
รูปที่ 2.6 แสดงวงจรที่ถูกปรับปรุงให้มีความชันถึง $-40\text{dB/decade}$	13
รูปที่ 2.7 First-Order Low-Pass Butterworth Filter	14
รูปที่ 2.8 Second-Order Low-Pass Butterworth Filter	15
รูปที่ 2.9 บล็อกไดอะแกรมของ D/A Converter	16
รูปที่ 2.10 คุณสมบัติที่ทราบเพื่อสำหรับ 4 บิต DAC	17
รูปที่ 2.11 กราฟของ DAC อุดมคติและผลการคลาดเคลื่อน	18
รูปที่ 2.12 กราฟการตอบสนองต่อ Setting Time ของ DAC	19
รูปที่ 2.13 Weighted Resistor DAC	20
รูปที่ 2.14 R-2R Ladder DAC	22
รูปที่ 2.15 ไอซี DAC 0808	23
รูปที่ 2.16 การใช้งานของวงจร DAC 0808	24
รูปที่ 2.17 ใช้ออปแอมป์เปลี่ยนกระแสเป็นแรงดันจากเอาต์พุตของ DAC 0808	25
รูปที่ 2.18 วงจรสมมูลย์ของ DAC 0808 แรงดันเอาต์พุต	25
รูปที่ 2.19 การต่อ DAC เข้ากับพอร์ตขนาน	26
รูปที่ 2.20 (a) รูปคลื่นพื่นเลื้อยอุดมคติ	26
รูปที่ 2.20 (b) รูปคลื่นที่ผลิตจาก DAC	26
รูปที่ 2.21 เอาต์พุตของ DAC ผ่านฟิลเตอร์	27
รูปที่ 2.22 ผลจากการผ่านฟิลเตอร์รูปคลื่นพื่นเลื้อยที่สร้างขึ้นจาก DAC	27

### บทที่ 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 3.1 บล็อกไดอะแกรมของโครงการที่ใช้จริง

รูปที่ 3.2	แสดงวงจรผลิตสัญญาณนาฬิกา	29
รูปที่ 3.3	แสดงวงจรภาคจ่ายไฟ	30
รูปที่ 3.4	แสดงวงจรเลือกสัญญาณ	31
รูปที่ 3.5	Block Diagram ของ Accumulator	33
รูปที่ 3.6	แสดงวงจรออกแบบวงจรแอสคิวิมูเลเตอร์	34
รูปที่ 3.7	วงจรหน่วงความจำ	35
รูปที่ 3.8	แสดงวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก	37
รูปที่ 3.9	วงจรกรองความถี่ต่ำ Second-order	38
บทที่ 4		
รูปที่ 4.1	แสดงบล็อกไดอะแกรมของการทดสอบ	39
รูปที่ 4.2	จากภาพแสดง Time division $2 \times 0.5$ -msec volt division $\times 1$ อ่านสัญญาณ รูปชายน้ ความถี่ 978 Hz จากความถี่สัญญาณนาฬิกา 250 kHz ค่าอินพุท คอนโทรลเวิร์ค (W) เท่ากับ 1	41
รูปที่ 4.3	จากภาพแสดง Time division $1.3 \times 50 \mu$ sec volt division $\times 2$ อ่านสัญญาณ รูปชายน้ ความถี่ 15.6 จากความถี่สัญญาณนาฬิกา 250 kHz ค่าอินพุท คอนโทรลเวิร์ค (W) เท่ากับ 16	41
รูปที่ 4.4	จากภาพแสดง Time division $2 \times 0.5$ msec volt division $\times 2$ อ่านสัญญาณ รูปพื้นเหลี่ยมความถี่ 978Hz จากความถี่สัญญาณนาฬิกา 250 kHz ค่าอินพุท คอนโทรลเวิร์ค (W) เท่ากับ 1	42
รูปที่ 4.5	จากภาพแสดง Time division $1.6 \times 0.2$ sec volt division $\times 2$ อ่านสัญญาณ รูปพื้นเหลี่ยมความถี่ 2.93 kHz จากความถี่สัญญาณนาฬิกา 250 kHz ค่าอินพุท คอนโทรลเวิร์ค (W) เท่ากับ 3	42
รูปที่ 4.6	จากภาพแสดง Time division $2.4 \times 0.2$ m sec volt division $\times 2$ อ่านสัญญาณ รูปสามเหลี่ยมความถี่ 978 Hz จากความถี่สัญญาณนาฬิกา 250 kHz ค่าอินพุท คอนโทรลเวิร์ค (W) เท่ากับ 1	43
รูปที่ 4.7	จากภาพแสดง Time division $0.8 \times 0.2$ m sec volt division $\times 2$ อ่านสัญญาณ รูปสามเหลี่ยมความถี่ 2.93 kHz จากความถี่สัญญาณนาฬิกา 250 kHz ค่าอินพุท คอนโทรลเวิร์ค (W) เท่ากับ 3	43

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- รูปที่ 4.8 จากภาพแสดง Time division  $3.25 \times 0.2$  m secvoltage division  $\times 2$  อ่านสัญญาณ  
รูปสี่เหลี่ยมความถี่ 2.93 kHz จากความถี่สัญญาณนาฬิกา 250 kHz ค่าอินพุท  
คอนโทรลเวอร์ค (W) เท่ากับ 3 44
- รูปที่ 4.9 จากภาพแสดง Time division  $2.4 \times 0.2$  m secvoltage division  $\times 2$  อ่านสัญญาณ  
รูปสี่เหลี่ยมความถี่ 3.9 kHz จากความถี่สัญญาณนาฬิกา 250 kHz ค่าอินพุท  
คอนโทรลเวอร์ค (W) เท่ากับ 4 44
- รูปที่ 4.10 แสดงวงจรที่ใช้ในโครงการ 45



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 1

### บทนำ

#### 1.1 กล่าวนำ

เครื่องกำเนิดสัญญาณ โดยวิธีการสังเคราะห์ทางดิจิทัลโดยตรง (SIGNAL GENERATOR WITH DDS METHOD DIRECT DIGITAL SYNTHESES) เป็นเทคโนโลยีการกำเนิดสัญญาณแบบใหม่ซึ่งเป็นที่เริ่มรู้จักเพิ่มขึ้นในปัจจุบัน เมื่อประมาณ 5-7 ปีมาแล้วที่ผ่านมา DDS ก่อนข้างเป็นสิ่งแปลกใหม่และใช้งานอยู่ในวงจำกัดอย่างไรก็ตามเนื่องจากการพัฒนาขึ้นอย่างมากมายของเทคโนโลยีด้านดิจิทัลและอุปกรณ์แปลงข้อมูล DDS จึงได้รับความนิยมเพิ่มขึ้นเรื่อยๆ และได้รับการปรับปรุงประสิทธิภาพในด้านการดำเนินงานอย่างสม่ำเสมอโดยตลอดและการสังเคราะห์ดิจิทัลโดยตรงนี้จะแตกต่างจากหลักการของ ดูกอัฟเทเบิล (Look up table) เพราะ DDS นี้การกำหนดความถี่ของสัญญาณเอาต์พุตสามารถจะปรับสัญญาณเอาต์พุตจะปรับสัญญาณนาฬิกาได้พร้อมกับการรับค่าอินพุตคอนโทรลเวอร์คได้ด้วยและสามารถเลือกเฟสของสัญญาณเอาต์พุตได้แก่การ (Look up table) นั้นและไม่สามารถเลือกของสัญญาณเอาต์พุต ซึ่งการ (Look up table) นั้นจะกล่าวในภาคผนวกมาต่อไป

มีลักษณะพื้นฐานบางอย่างที่แตกต่างกันระหว่าง DDS และ ดิจิตอลทูอนาล็อก (D/A) หรือ เฟสล็อกลูป (PLL) ถึงแม้ว่าทั้ง PLL และ D/A จะใช้อุปกรณ์ที่เป็นดิจิทัลอย่างเช่น ดีไวเดอร์ (dividers) และ เฟสดีเทคเตอร์ (phase detectors) แต่ทั้ง PLL และ D/A นั้นมีหลักการพื้นฐานในแบบอนาล็อก โดยอุปกรณ์ที่ให้กำเนิดสัญญาณของทั้ง PLL และ D/A คือ ออสซิลเลเตอร์ (oscillator) ซึ่งเป็น feedback-tune amplitude ที่กำหนดให้ทำงานตามเงื่อนไขที่ระบุ โดย oscillator ถูกทำให้กำเนิดความถี่ออกมาในขอบเขตที่กำหนดใน DDS สัญญาณถูกกำเนิดมาโดยอาศัยหลักการแบบดิจิทัลจากราวด์ (ground) และหลังจากวิธีการแบบดิจิทัลเสร็จสิ้นลงมันจะถูกแปลงกลับไปเป็นสัญญาณแบบอนาล็อกผ่าน ดิจิตอลทูอนาล็อก (Digital-to-Analog Converter (DAC))

ประกอบกับข้อดีของระบบที่เป็น ดิจิตอล (Digital) ซึ่งไม่สามารถหาได้ในระบบที่เป็นแบบอนาล็อก (Analog) ที่มีอยู่ใน DDS ทำให้ DDS กำลังถูกนำไปใช้งานเพิ่มขึ้นเรื่อยๆ และถูกตั้งให้เป็นหลักการพื้นฐานที่สำคัญในการกำเนิดสัญญาณ ในปัจจุบัน

#### 1.2 วัตถุประสงค์ในการออกแบบ

1. เพื่อศึกษาการทำงานของวงจรจากบล็อกไดอะแกรม
2. เพื่อศึกษาที่การออกแบบวงจรจากบล็อกไดอะแกรม
3. เพื่อสร้างส่วนของฮาร์ดแวร์จากการออกแบบข้างต้นได้

4.เพื่อให้ได้เครื่องกำเนิดสัญญาณจากวิธีการสังเคราะห์ดิจิทัลโดยตรงได้ ตามทฤษฎีได้

### 1.3 ขอบเขตการทำงาน

ในการออกแบบชิ้นงานเครื่องกำเนิดสัญญาณ โดยวิธีการสังเคราะห์ดิจิทัลโดยตรงนี้ได้สร้างจากบล็อกโคดแอมป์ที่เป็นทฤษฎีและโครงการนี้จะทำเป็นชิ้นงานส่วนฮาร์ดแวร์ที่เป็นเครื่องกำเนิดสัญญาณรูปไซน์ (Sine Signal), สัญญาณรูปฟันเลื่อย (Sawtooth Signal) และ สัญญาณแรมป์ (Ramp Signal) เพื่อให้ได้ตามทฤษฎีที่กำหนดและสามารถใช้งานได้ตามส่วนที่ต้องการ โดยที่ส่วนของข้อมูลจะเก็บในรูปดิจิทัลในหน่วยความจำแบบถาวร (ROM) และข้อมูลที่จะนำออกมาได้โดยการอ้างตำแหน่งแอสแอสของวงจรมัลติเพลกซ์ซึ่งประกอบจากวงจรมัลติเพลกซ์กับวงจรมัลติเพลกซ์ และข้อมูลที่ได้อาจจะผ่านวงจรมัลติเพลกซ์เป็นอนาล็อกและวงจรมัลติเพลกซ์เป็นสัญญาณอินพุตในที่สุด




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### ทฤษฎี

ในบทนี้จะได้กล่าวถึงทฤษฎีต่างๆ ที่เกี่ยวข้องกับโครงงานนี้ ซึ่งจะเป็นแนวทางในการออกแบบวงจรที่นำมาใช้งาน จะกล่าวถึงส่วนสำคัญดังนี้

#### 2.1 หลักการทำงาน



รูปที่ 2.1 บล็อกไดอะแกรมของโครงงาน

วงจร Clock จะทำการผลิตสัญญาณให้กับวงจร แอควิวมูเลเตอร์ (Accumulator) ในส่วนนี้จะป้อนให้กับ ดีฟลิป-ฟล็อป ซึ่งรีจิสเตอร์ (Register) เก็บข้อมูลของวงจรแอดเดอร์ (Adder) ที่ได้มาจากการบวกกันของค่า อินพุต คอลโทรลเวอร์ท (Input Control Word) (W) กับเอาต์พุตที่ผ่านมาตามสมการ  $S(n) = S(n-1) + W$  เพื่อเป็นสัญญาณ แรมป์ (RAM) ไปอ้างอิงแอสแตรสของหน่วยความจำ EPROM ที่ขา A0-A7 ของ EPROM และวงจรเลือกรูปสัญญาณ จะใช้ขาแอสเตรสที่ A8-A10 เป็นตัวกำหนด และแสดงผลโดย LED และที่ขาแอสเตรส D0-D7 เป็นสายข้อมูลที่ออกมาจาก EPROM เข้าเป็นสัญญาณ ดิจิตอล (Digital) และสัญญาณขาออกเป็นสัญญาณ อนาล็อก (Analog) ซึ่งอยู่ในรูปของกระแสและผ่านวงจรแปลงกระแสเป็นแรงดัน จากนั้นส่งสัญญาณผ่านวงจร โฟทอสปีดเดอร์ (LPF) เพื่อจัดให้สัญญาณเรียบขึ้น เพราะสัญญาณที่ผ่านจะยังเป็นรูปขั้นบันได

## 2.2 แอคคิวมูเลเตอร์ (ACCUMULATOR)


แอกคิวมูเลเตอร์เป็นหนึ่งในส่วนประกอบที่สำคัญมากในเครื่องกำเนิดสัญญาณแบบ DDS มันถูกใช้เป็นตัวกำเนิดเฟสของสัญญาณที่จะผลิตออกมาและใช้เป็นตัวกำหนดเรสโซลูชัน (Resolution) ความถี่เอาท์พุท และรูปแบบของสัญญาณปลอม (Spurious Signal)

โดยทั่วไปแอกคิวมูเลเตอร์มีอยู่ 2 ชนิดด้วยกันคือ ไบนารี แทป์ (Binary Type) และ ดิซิมอล แทป์ (Decimal Type) ชนิดแรกคือ ไบนารี แทป์ (Binary Type) เป็นไปโดยธรรมชาติเนื่องจากไม่ว่าส่วนของฮาร์ดแวร์หรือวงจรถลอจิกนั้นมีความเป็น Binary โดยธรรมชาติแต่อย่างไรก็ตามเลขฐานสิบ (Decimal) หรือ BCD นั้นมีความเป็นธรรมชาติสำหรับผู้ใช้มากกว่าเหมือนกันเราใช้เลขฐานสิบในการนับและในชีวิตประจำวัน ดังนั้นสำหรับส่วนของผู้ผลิตเกือบทั้งหมดและสำหรับการเชื่อมต่อกับมนุษย์ BCD ลอจิก (Logic) จึงนิยมใช้มากกว่าจากเหตุผลในส่วนของฮาร์ดแวร์ทำให้ส่วนมากแล้ว Direct Digital Synthesis (DDS) จึงเป็นแบบ ไบนารี ล็อก (Binary Log)

### 2.2.1 ไบนารี แอกคิวมูเลเตอร์ (BINARY ACCUMULATOR)

Binary Accumulator ก็คือ Digital Integrator ซึ่งรูปแบบการทำงานเป็นไปตามฟังก์ชัน

$$S(n) = S(N-1) + W$$



รูปที่ 2.2 Block Diagram Accumulator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า โดยที่  $S(n)$  คือ word ขนาด  $N$  bit และ  $W$  คือ input control word โดยปกติไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้แล้ว แอกคิวมูเลเตอร์ (accumulator) จะสร้างขึ้นมาจาก adder และ register ดังแสดงในรูป 2.2

register เป็นอุปกรณ์เก็บข้อมูล (storage device) ซึ่งจะเปลี่ยนสถานะที่เอาต์พุทเมื่อถูกกระตุ้นด้วยสัญญาณนาฬิกา (clock) ในการที่จะแสดงให้เห็นถึงเอาต์พุทของแอสคิควมูเลเตอร์โดยใช้แอสคิควมูเลเตอร์ขนาด 4 bit (ในที่นี้  $N = 4$ ) ซึ่งจะผลิตรูปแบบของเอาต์พุทที่ได้ดังตัวอย่างต่อไปนี้สำหรับ  $W = 1$  [ เริ่มต้นที่  $S(0) = 0$  ]



จากตัวอย่างด้านบนนี้จะเรียกว่าเป็นความถี่ 1 ก็ได้และมีทิศทางตามเข็มนาฬิกา อย่างไรก็ตาม ใดๆก็ตาม แอสคิควมูเลเตอร์ตัวเดียวกันโดยที่  $W^* = 2^4 - 1 = 15$  ฐานสิบหรือ  $1111 = F$  ฐานสิบหก จะผลิตรูปแบบของเอาต์พุตดังต่อไปนี้

0000  
1111  
1110  
1101  
1100  
1011  
1010


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 1001
- 1000
- 0111
- 0110
- 0101
- 0100
- 0011
- 0010
- 0001
- 0000


เอาที่พู่ททั้งสองมีความสมมาตรกันอย่างสมบูรณ์และยังสามารถมองว่าเป็นอัตราการเพิ่มขึ้นในอัตราเดียวกันอีกด้วย โดยแบบแรกอยู่ในทิศทางตามเข็มนาฬิกาและแบบที่สองอยู่ในทิศทางทวนเข็มนาฬิกาหรือแบบแรกเป็นบวก และแบบที่สองเป็นลบนี้เป็นธรรมชาติของข้อมูลที่ถูกทำการแชนเปลี่ง

เนื่องจากเอาที่พู่ทของแอดคิวิมูเลเตอร์จะถูกแปลงไปเป็นเฟสของสัญญาณไซน์ดังนั้นสถานะ 0 คือเฟสศูนย์และที่สถานะ 2 - 1 คือเฟส  $2\pi$

โดยปกติแล้วแอดคิวิมูเลเตอร์จะถูกสร้างขึ้นมากจากบล็อคที่เหมือน ๆ กันดังแสดงในรูปที่ 2.3a และ 2.3b (ในตัวอย่างนี้เป็นแอดคิวิมูเลเตอร์ขนาด 24 bit โดยให้แต่ละบล็อคมียขนาด 4 bit เท่าๆกัน) ซึ่งทุกบล็อคจะมีลักษณะเหมือนกันทุกประการและแต่ละบล็อคมักมีการต่อถึงกันผ่านทางบิตตัวทด(Carry Bit) แอดคิวิมูเลเตอร์แบบเดียวกันนี้สามารถสร้างขึ้นมาโดยใช้ adder ขนาด 1 bit 24 ตัว, adder ขนาด 2 bit 12 ตัว, adder ขนาด 8 bit 3 ตัว และ adder ขนาด 6 bit 4 ตัว หรือวิธีอื่น ๆ



รูปที่ 2.3a แสดงบล็อกไดอะแกรม แอคคิวมูเลเตอร์ ขนาด 24 bit



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 รูปที่ 2.3b แสดงบล็อกไดอะแกรม แอคคิวมูเลเตอร์ ขนาด 24 bit ที่มีการทด  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.3 การสร้างตารางเก็บรูปสัญญาณ (LOOKUP TABLE)

ใน DDS ROM ถูกใช้เป็น Look Up Table ในการเปลี่ยนข้อมูลเฟสที่อินพุตให้เป็นข้อมูลขนาดที่เอาต์พุตเพื่อใช้ขับ DAC

คงได้กล่าวข้างต้น(ในบทที่แล้ว)ว่าเอาต์พุตของแอดคิวนูเมเตอร์ถูกใช้เป็นอินพุตเพื่อชี้ตำแหน่งของข้อมูลใน Look Up Table และใช้แทนเฟสสัญญาณ ข้อมูลเฟสเหล่านี้ต้องเปลี่ยนเป็นค่าของขนาดเพื่อขับ DAC และทำให้สัญญาณอนาล็อกที่เอาต์พุตตามต้องการ

#### 2.3.1 รอม - อัลกอริทึม (ROM ALGORITHM)

โดยทั่วไปแล้วการแสดงให้เห็นการเปลี่ยนแปลงที่เกิดขึ้นใน ROM เป็นดังนี้ ถ้า  $W$  คือจำนวนบิตของข้อมูลทีอินพุตขนาดหนึ่งเวิร์คและ  $D$  คือจำนวนบิตของข้อมูลทีเอาต์พุตแล้ว

$$S(j) = 2^{D-1} + \text{int} \left[ (2^{D-1} - 1) \sin \frac{2\pi j}{2^W} + 0.5 \right]$$

$$J = 0 \text{ to } 2^W - 1$$

ค่าตัวคูณของฟังก์ชันไซน์คือ  $2^{D-1}$  ดังนั้นค่า Peak-To-Peak สูงสุดของสัญญาณเอาต์พุตคือ  $2^D - 2$  ดังนั้นค่าสูงสุดของแอดคเรสที่ขับ DAC จะไม่เกิน  $2^D - 1$  ด้วยเหตุนี้จำนวนรวมของแอดคเรสที่ขับ DAC จึงเท่ากับ  $2^D - 2$  หากต้องการให้แน่ใจว่าไม่มีค่าของ Amplitude Quantization ที่ไม่ต้องการเกิดขึ้นและข้อมูลทุกแอดคเรสที่ขับ DAC ถูกเข้าถึงเพื่อความเข้าใจเพิ่มขึ้นลองพิจารณาเอาต์พุตของ ROM ใกล้เคียง เฟสศูนย์ซึ่งมีอัตราการเปลี่ยนแปลงสูงสุดเพราะฉะนั้นเอาต์พุตของ ROM คือ

$$(2^{D-1} - 1) \sin \frac{2\pi i}{2^W}$$

ซึ่งสามารถประมาณได้ดังนี้

$$\frac{2^{D-1} \cdot 2\pi i}{2^W} = 2^D$$

ในกรณีนี้  $D = W$  เอาต์พุตของ ROM จะย้ายจากแอดคเรสที่แอดคเรสที่ 1 และ 2 และมีหลายแอดคเรสที่ไม่ถูกเข้าถึงอีกด้วย

สำหรับกรณี  $W = D + 1$  เอาต์พุตของ ROM จะย้ายจากแอดคเรส 0 ที่  $i = 0$  ไปแอดคเรสที่ 2 สำหรับ  $i = 1$  ในกรณีนี้แอดคเรสที่ 1 และอีกหลายแอดคเรสที่ไม่ถูกเข้าถึงอีกด้วยเหมือนกัน ใน

กรณี  $W = D+2$  เอทพุทของ ROM เอทพุทของ ROM จะเข้าถึงทุกแอดเดรส(บางแอดเดรสมากกว่าหนึ่งครั้ง) ดังนั้นจึงหลีกเลี่ยงการเกิด Amplitude Quantization ที่ไม่ต้องการ

## 2.4 วงจรกรองความถี่แบบ แอคทีฟฟิลเตอร์ (ACTIVE FILTER)

Active Filter ทำหน้าที่กรองความถี่สัญญาณเป็นวงจรที่ประกอบด้วยภาคขยาย เช่น Transistor หรือ IC และ Network เลือกความถี่ ( Frequency Selective Network ) จำพวก Resistor กับ Capacitor วงจรให้ผ่านเพราะสัญญาณในช่วงความถี่ที่กำหนด ขณะเดียวกันจะขวางกั้น (block) หรือลดทอนสัญญาณนอกเหนือช่วงความถี่ดังกล่าวมิให้ปรากฏที่ output

กล่าวโดยทั่วไป Filter แบ่งออกเป็นหลายรูปแบบ

1. Filter ชนิด Analog หรือ ชนิด Digital
2. Filter ประเภท Passive หรือ Active
3. Filter ย่านความถี่เสียง ( Audio Frequency ) หรือ ย่านวิทยุ ( Radio Frequency )

อนาล็อก ฟิลเตอร์ (Analog Filter) ออกแบบมาเพื่อใช้กับสัญญาณ อนาล็อก (Analog) ส่วน ดิจิตอล ฟิลเตอร์ (Digital Filter) ใช้งานกับสัญญาณอนาล็อกโดยอาศัยเทคนิคทาง ดิจิตอล (Digital) มาช่วย ถ้าคำนึงถึงชิ้นส่วน (element) ที่นำมาประกอบเป็นวงจร ฟิลเตอร์ (Filter) แบ่งออกเป็น พาสซีฟ (Passive) และ แอคทีฟ (Active) ชิ้นส่วนวงจรที่ใช้ใน Passive Filter ได้แก่ Resistor, Capacitor และ Inductor ส่วน Active Filter ประกอบด้วยตัวขยายสัญญาณจำพวก Transistor หรือ IC ในรูป Op-Amp และ Resistor และ Capacitor ทำงานร่วมกัน Resistor, Capacitor และ Inductor ถือว่าเป็น ชิ้นส่วนประเภท Passive element การเลือกใช้ชิ้นส่วนประเภทใดนั้น ขึ้นกับย่านความถี่สัญญาณที่ต้องการให้วงจร Filter ทำงาน ยกตัวอย่าง RC Filter ใช้กับย่านความถี่เสียง ( Audio Frequency ) หรือใช้ในย่านความถี่ต่ำ ( Low Frequency ) ขณะที่ LC Filter หรืออาจกล่าวไปถึง Crystal Filter มีเสถียรภาพที่ความถี่สูงมากๆ ดีกว่า LC Filter อีกด้วย

### ข้อดีของ Active Filter ที่มีเหนือกว่า Passive Filter

1. ของ Op – Amp ขดเชยกับอัตราลดทอนสัญญาณของวงจร RC หรือเพิ่มอัตราขยายของสัญญาณ ทั้งหมดด้วยการจัดค่าชิ้นส่วนอุปกรณ์ในส่วนของวงจรขยาย OP-Amp และการการปรับอัตรา การขยายและปรับความถี่เป็นอิสระต่อกัน เราสามารถจัดค่าอัตราขยายปรับเปลี่ยนความถี่ที่ อยู่ที่ค่า RC เท่านั้น

2. ไม่มีปัญหา Loading จากการที่ Op-Amp มีคุณสมบัติของ Input Impedance สูง และ Output Impedance ต่ำ วงจร Active Filter อาศัย OP-Amp จึงไม่เกิดปัญหา Loading กับ Output และ

Input ของวงจร ณ จุดที่นำ Active Filter เข้าไปต่อ

3. ราคาถูก Active Filter มีราคาถูกกว่า Passive Filter เพราะไม่ต้องอาศัย Inductor ที่ราคาแพง และยังใช้ OP-Amp ซึ่งในปัจจุบันมีราคาในท้องตลาดถูกมาก


### Active Filter ตามลักษณะการทำงาน

เราแบ่ง Active Filter ตามลักษณะการทำงานเป็น 5 ชนิด

1. Low Pass Filter (LPF)
2. High Pass Filter (HPF)
3. Band Pass Filter (BPF)
4. Band Reject หรือ Band Stop (BSF)
5. All Pass Filter

Filter เหล่านี้อาศัย Resistor และ Capacitor เป็น Passive Element ทำงานร่วมกับ Active Element จำพวก OP-Amp อาศัย IC ที่มีคุณสมบัติ High Speed ที่มี Slew Rate สูง และ Unity Gain Bandwidth สูงๆ เช่น LM 318 หรือ ICL8017 จะช่วยให้คุณสมบัติด้านความถี่และด้านอัตราขยายของ Filter ดีขึ้น

## 2.4.1 วงจรกรองความถี่ต่ำ (Low Pass Filter)




รูป 2.4 กราฟแสดงการตอบสนองต่อความถี่

ในอุดมคติ วงจรกรองความถี่ต่ำจะกันไม่ให้สัญญาณที่มีความถี่สูงกว่าความถี่คัทออฟ ( $f_c$ ) ผ่านเข้าไปในวงจรเลยหากสัญญาณมีความถี่สูงกว่า  $f_c$  เพียงเล็กน้อย แต่ในทางปฏิบัติ ลักษณะของความถี่สูงที่ถูกกันออกไปนั้นจะไม่เป็นเช่นนั้น แต่จะค่อยๆ ถูกลดอัตราขยายลงเรื่อยๆ จุดที่ความถี่มีค่าเท่ากับ  $f_c$  ถูกเรียกได้หลายชื่อ เช่น ความถี่ 0.707 (ขนาดของ  $V_{out}$  ลดลงเหลือเพียง 70.7% เทียบกับ  $V_{in}$  สูงสุด) ความถี่  $-3$  dB (อัตราขยายแรงดันเอาต์พุตลดลง 3 dB) หรือความถี่หักมุม เป็นต้น กล่าวโดยสรุปแล้ว วงจรนี้จะลดทอนขนาดของสัญญาณที่มีความถี่สูงกว่า  $f_c$  และเรียกช่วงสัญญาณที่มีความถี่ต่ำกว่า  $f_c$  ว่า ช่วงที่ผ่านได้ (Pass Band) และช่วงที่มีความถี่สูงกว่า  $f_c$  ว่า ช่วงที่ถูกกัน (Stop Band)

จากกราฟแสดงการตอบสนองต่อความถี่ในรูปที่ 2.4 จะพบว่าเมื่อสัญญาณมีความถี่สูงกว่าความถี่คัทออฟแล้ว สัญญาณบางเส้นอาจถูกลดทอนด้วยอัตราที่น้อยกว่าสัญญาณเส้นอื่น เช่น สัญญาณที่มีความชัน  $-20$  dB/decade (อัตราขยายลดลง 20 dB ต่อความถี่ที่เกิดขึ้น 10 เท่า) จะมีความชันน้อยกว่าสัญญาณที่มีค่า  $-60$  dB/decade คุณสมบัติที่เกิดขึ้นจากการออกแบบวงจรกรองความถี่

และเป็นที่น่าสนใจ ยิ่งค่าความถี่ที่มีขนาดลบบากเท่าใด วงจรจะมีคุณสมบัติใกล้เคียงกับวงจรในอุดมคติมากยิ่งขึ้น



รูปที่ 2.5 แสดงวงจรกรองความถี่ต่ำแบบพื้นฐาน

รูป 2.5 แสดงตัวอย่างของวงจรกรองความถี่ต่ำแบบพื้นฐาน ซึ่งใช้ออปแอมป์ที่ถูกต้องในลักษณะของวงจรตามแรงดัน และใช้หลักการแบ่งแรงดันธรรมดา ขั้วอินพุทบวก โดยใช้คุณสมบัติที่ว่าความถี่ของสัญญาณอินพุทจะมีผลต่อค่าอิมพีแดนซ์ของตัวเก็บประจุดังนี้

$$X_C = \frac{1}{W_C} \quad (W = 2\pi f)$$

$$= \frac{1}{2\pi f C}$$


โดยที่  $f$  คือ ความถี่ของสัญญาณอินพุท ดังนั้น เมื่อสัญญาณอินพุทมีความถี่ต่ำ  $X_C$  จะมีค่าสูง ทำให้แรงดันเกือบทั้งหมดจากอินพุทตกคร่อมตัวเก็บประจุ จะเป็นผลให้แรงดันเอาต์พุท  $V_o$  มีค่าประมาณเท่ากับ  $V_{in}$  ด้วย ในขณะที่สัญญาณซึ่งมีความถี่สูงจะทำให้  $X_C$  มีค่าต่ำเป็นผลให้ตัวเก็บประจุเสมือนถูกตัดวงจร ดังนั้น  $V_{out}$  จึงมีค่าต่ำด้วย สรุปได้ว่า ช่วงของสัญญาณที่มีความสูงจะถูกกันเอาไว้ และเราสามารถหาความถี่  $f_c$  ที่แบ่งช่วงความถี่สัญญาณออกเป็นสองส่วนได้ดังสมการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรรองความถี่ต่ำในรูป 2.5 นี้จะมีความชันประมาณ -20 dB/decade และจากการใช้ อุปกรณ์เช่นตัวเก็บประจุในวงจรสัญญาณที่วัดได้จากเอาต์พุตจะมีเฟสไม่ตรงกับอินพุตเลยทีเดียวคือ จะมีการเลื่อนเฟสออกไป -45° ( ถึงแม้จะป้อนอินพุต ณ ขั้วอินพุตบวกก็ตาม ) ซึ่งหากความชันมีค่า เป็นลบสูงเท่าใด เฟสก็就会被เลื่อนไปเรื่อยๆ โดยที่เฟสของสัญญาณเอาต์พุตจะเลื่อนไป -45° สำหรับทุกๆ ความชันที่ลดลง -20 dB/decade ตัวอย่างเช่น สำหรับสัญญาณที่มีความชัน -40 dB/decade เฟสของเอาต์พุตจะถูกเลื่อนออกไป -90° เทียบกับสัญญาณอินพุต

รูป 2.6 แสดงวงจรที่ถูกปรับปรุงให้มีความชันถึง -40 dB/decade โดยมีตัวเก็บประจุทำ หน้าที่เช่นเดิม แต่เพิ่มตัวเก็บประจุ C<sub>1</sub> ในการป้อนสัญญาณกลับมาที่ด้านล่างสัญญาณอินพุตที่มีความถี่ สูง ( เนื่องจาก X<sub>C1</sub> จะมีค่าลดลง ) และเราสามารถหาค่าความถี่คutoff จากสมการได้ดังนี้

$$f_c \approx \frac{1}{2\pi\sqrt{R_1R_2C_1C_2}}$$



รูปที่ 2.6 แสดงวงจรที่ถูกปรับปรุงให้มีความชันถึง -40dB/decade

**2.4.1(a) Low Pass Filter ชนิด Order หนึ่ง**

จากรูปที่ 2.7 จะได้ว่า


$$V_o / V_{in} = \frac{A_F}{1 + j(f / f_H)}$$

เมื่อ  $V_o / V_{in} = \text{Gain ของวงจร}$   
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงแก่เจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
 $A_F = 1 + R_F / R_1 = \text{Pass Band Gain ของวงจร}$   
 $f = \text{Frequency ของ Input Signal}$

$$f_H = 1 / (2\pi R_2 C_2) = \text{High Cutoff Frequency}$$

จากสมการข้างบน เขียนในรูป Gain Magnitude ได้ดังนี้

$$|V_o/V_{in}| = \frac{A_F}{\sqrt{1 + (f/f_H)^2}}$$



รูปที่ 2.7 First-Order Low-Pass Butterworth Filter

การออกแบบ

1. เลือกค่า High Cutoff Frequency  $f_H$
2. เลือกค่า  $C_2 = 10/f_H \mu\text{Farad}$
3. คำนวณ  $R_2 = 1/(2\pi f_H C_2)$
4. คำนวณหาค่า  $R_F$  และ  $R_1$  ตามค่า Pass Band Gain

$$A_F = 1 + R_F/R_1$$

ตัวอย่าง ออกแบบ Low-Pass Filter ที่ Cutoff Frequency = 1KHz ที่ Pass Band Gain = 2


วิธีทำ

1.  $f_H = 1\text{KHz}$
2.  $C_2 = 10/1000 \mu\text{F} = 0.01 \mu\text{F}$
3.  $R_2 = 1/(2\pi)(1000)(0.01 \times 10^{-6})$

$$= 15.9 \text{ K}\Omega$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการทำงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 4. เนื่องจาก  $A_F = 2$ , ดังนั้น  $R_F$  จึงต้องเท่ากับ  $R_1$   
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามแก้ไขเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
 เลือก  $R_F = R_1 = 10\text{K}\Omega$

### 2.4.1(b) Low Pass Filter ชนิด Order สอง



รูปที่ 2.8 Second-Order Low-Pass Butterworth Filter

จากรูปที่ 2.8 จะได้ว่า

$$\left| V_o / V_{in} \right| = \frac{A_F}{\sqrt{1 + (f / f_H)^4}}$$

เมื่อ  $V_o / V_{in} = \text{Gain ของวงจร}$

$A_F = 1 + R_F / R_1 = \text{Pass Band Gain ของวงจร}$

$f = \text{Frequency ของ Input Signal}$

$f_H = 1 / (2 \pi R_2 C_2) = \text{High Cutoff Frequency}$

การออกแบบ

1. เลือกค่า High Cutoff Frequency  $f_H$
2. เลือกค่า  $C_2 = 10 / f_H \mu \text{Farad}$
3. คำนวณ  $R_2 = 1 / (2 \pi f_H C_2)$
4. คำนวณหาค่า  $R_F$  และ  $R_1$  ตามค่า Pass Band Gain

$$A_F = 1 + R_F / R_1$$

ตัวอย่าง ออกแบบ Low-Pass Filter ที่ Cutoff Frequency =  $1 \text{KHz}$  ที่ Pass Band Gain = 2

วิธีทำ

- เอกสารนี้เป็นเอกสารที่ส่งไว้เพื่อใช้ในการเรียนการสอนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
1.  $f_H = 1 \text{KHz}$
  2.  $C_2 = 10 / 1000 \mu \text{F} = 0.01 \mu \text{F}$
  3.  $R_2 = 1 / (2 \pi)(1000)(0.01 \times 10^{-6})$

$$= 15.9 \text{ K}\Omega$$

4. เนื่องจาก  $A_F = 2$ , ดังนั้น  $R_F$  จึงต้องเท่ากับ  $R_1$


$$\text{เลือก } R_F = R_1 = 10\text{K}\Omega$$

## 2.5 การเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก (DAC)

หลักการการทำงานของ DAC คือการนำเอากลุ่มของบิต (BIT) จากเครื่องคอมพิวเตอร์หรืออุปกรณ์ดิจิทัลมาเปลี่ยนเป็นระดับแรงดันอนาล็อก เอาท์พุทของ DAC เป็นระดับความแตกต่างของแต่ละบิตของดิจิตอลอินพุท

### 2.5.1 หลักการพื้นฐานของ DAC

บล็อกไดอะแกรมของ DAC แสดงในรูป เอาท์พุทที่สร้างขึ้นจาก DAC เป็นได้ทั้งแรงดันและกระแส



รูปที่ 2.9 บล็อกไดอะแกรมของ D/A Converter

เอาท์พุทชนิดใดก็ตามของ DAC ที่ผลิตขึ้นมาได้จากวงจรที่นำมาใช้ในการเปลี่ยนดิจิทัลเป็นอนาล็อก จำนวนของความแตกต่างของระดับแรงดันและกระแสที่สร้างขึ้นที่เอาท์พุทของ DAC จะสัมพันธ์กับจำนวนของบิตที่นำมาเปลี่ยนในสมการ

$$N = 2^n$$

เมื่อ  $N$  คือจำนวนของระดับความแตกต่างด้านเอาท์พุทที่สร้างขึ้น และ  $n$  คือจำนวนของบิตอินพุทที่นำมาเปลี่ยน


จำนวนของระดับความแตกต่างที่สร้างขึ้นที่เอาท์พุทของ DAC จะขึ้นอยู่กับขอบเขตการจำแนกของอุปกรณ์ที่ใช้งาน จำนวนบิตของอินพุทจะใช้บิตที่สูงที่สุดในการคำนวณเช่น อินพุทของ DAC จำนวน 10 บิต สามารถเปลี่ยนระดับสัญญาณได้ 1024 ระดับ การเปลี่ยนแปลงเป็นรูปอื่นเป็นคุณสมบัติหนึ่งของ DAC ในการนำไปประยุกต์ใช้งานในหลายๆด้าน หลักการหนึ่งในการเปลี่ยนแปลงสัญญาณดิจิทัลในรูปของ  $N$  ( $N = 2^n$ ) และสามารถคิดในรูปเปอร์เซ็นต์ได้จากสมการ

$$\text{Percent Resolution} = \left( \frac{1}{2^n} \right) \times 100 \%$$

เช่น 10 บิต DAC

$$\begin{aligned} \text{Percent Resolution} &= \left( \frac{1}{2^{10}} \right) \times 100 \% \\ &= \left( \frac{1}{1024} \right) \times 100 \% \\ &= 0.098 \% \end{aligned}$$

จากตัวอย่างของเอาต์พุตของ 10 บิต DAC มีความแน่นอน 0.098 % ของเอาต์พุต Full Scale ซึ่งคือระดับแรงดันหรือกระแสที่สร้างขึ้นที่เอาต์พุตของ DAC ที่สมมติขึ้นว่าเลข 1 ไบนารีที่เป็นอินพุตแต่ละตัวเปลี่ยนแปลงเป็นรูปอื่นไม่ได้จำกัด แต่ในความเป็นจริง DAC ไม่สามารถมีจำนวนถึง Ideal Full Scale เนื่องจากการจำกัดจำนวนของอินพุตตัวอย่างเช่น DAC ที่แสดงในรูป มีอินพุต 4 เส้น กราฟของ  $V_o$  และอินพุตไบนารีสำหรับ 4 บิต DAC สามารถสร้างได้ดังแสดงในรูป



รูปที่ 2.10 คุณสมบัติทรานเฟอร์สำหรับ 4 บิต DAC


จะสังเกตได้ว่ามีระดับความแตกต่างของแรงดันที่เป็นไปได้ 16 ระดับ และ 15 ขอบขาขึ้น ถ้าเป็นเอาต์พุต Full Scale จะมีขอบขาขึ้น 16 ขอบ ซึ่งหมายถึงว่าค่า  $V_o$  สูงสุดเอาต์พุตจะไม่ถึง  $V_{fs}$  อีกหนึ่งขั้น ขนาดของเอาต์พุตหนึ่งขั้นเรียกว่า 1 LSB ซึ่งมีความเปลี่ยนแปลงน้อยมากและปรากฏขึ้นเมื่อ LSB ของดิจิทัลอินพุตเปลี่ยนสถานะ การเพิ่มขึ้นของเอาต์พุต (แรงดันหรือกระแส) สำหรับแต่ละขั้นหาได้จากจำนวนของขั้นและ  $V_{fs}$  ซึ่งมีความสัมพันธ์กันดังนี้

$$\text{ขนาดขั้น} = \frac{V_{fs}}{2^n}$$

เมื่อ  $n$  คือจำนวนของอินพุทไบนารี และ  $V_{fs}$  คือแรงดัน Full Scale ของ Ideal DAC เช่น  $V_o$  ของ 4 บิต DAC เป็นไปตามทฤษฎีมี  $V_{fs}$  เท่ากับ 10 V และอินพุทไบนารี 12 จำนวน 10 ได้  $V_o$  เท่ากับ

$$\begin{aligned} \text{ขนาดขั้น} &= \frac{V_{fs}}{2^n} \\ &= \frac{10}{16} \\ &= 0.625 \\ V_o &= 0.625 \times 12 \\ &= 7.5 \text{ V} \end{aligned}$$

การจำแนกของ DAC จะใช้เป็นตัวบอกความเที่ยงตรงของสัณย์เพราะว่าการจำแนกเป็นตัวกำหนดข้อจำกัดของความเที่ยงตรงของการเปลี่ยนแปลง อย่างไรก็ตามความเที่ยงตรงของการจำแนกไม่ใช่สิ่งเดียวกันตัวอย่างเช่น 16 บิต DAC จะพิจารณาถึงการจำแนกสูงสุด (65536) แต่ไม่ใช่สิ่งจำเป็นที่ถูกต้องในการหาค่า  $V_o$  ซึ่งจะหาได้จากค่าอินพุทที่ให้มา ภายใต้เงื่อนไขอุดมคติเอาท์พุทของ DAC จะมีความถูกต้อง  $+/- V_{step}$  (หรือ  $+/- \text{LSB}$  เพราะ  $1 \text{ Step} = 1 \text{ LSB}$ ) อย่างไรก็ตามอาจมีความผิดพลาดได้ใน DAC แต่ละชนิดความคลาดเคลื่อนจะเกิดจากโครงสร้างของวงจร DAC ผลของการเปลี่ยนแปลงแหล่งความคลาดเคลื่อน บนเอาท์พุทบนตัวคอนเวอร์เตอร์ แสดงดังรูปที่ 2.11 เป็นรูปผลของการเปลี่ยนแปลงความคลาดเคลื่อนของทรานเฟอร์ฟังก์ชันของ DAC อุดมคติ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูปที่ 2.11 กราฟของ DAC อุดมคติและผลความคลาดเคลื่อน

Offset Error เป็นผลที่เกิดขึ้นที่เอาต์พุตของ DAC ไม่เป็น 0 เมื่ออินพุตไบนารีเป็น 0 ทำให้เกิดค่าคงที่เลื่อนให้  $V_0$  ให้เกิดย่านของไบนารีอินพุต

Gain Error หรือเรียกอีกอย่างหนึ่งว่า Scaling Error จะสร้างขนาดขึ้นให้ใหญ่กว่าหรือเล็กกว่าขนาดปกติซึ่งเป็นสาเหตุให้ค่า  $V_0$  เบี่ยงเบนจากค่าความเป็นจริงของไบนารีอินพุต

Linearity Error เป็นความคลาดเคลื่อนอีกชนิดหนึ่งที่เป็นสาเหตุทำให้ DAC ไม่เป็นเชิงเส้น ตัวอย่างเช่น ถ้าเกณฑ์ของ DAC ไม่คงที่สำหรับไบนารีอินพุต เอาต์พุตจะเปลี่ยนแปลงขนาดของขั้นที่สร้างขึ้น

คุณลักษณะของ DAC ที่สำคัญอีกอย่างคือความล้มพันธ์เกี่ยวกับเวลาที่ใช้ในการเปลี่ยนแปลง คุณสมบัตินี้เรียกว่า Setting Time เป็นการวัดการตอบสนองทางด้านความเร็วของ DAC




รูปที่ 2.12 กราฟการตอบสนองต่อ Setting Time ของ DAC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.2 วงจร DAC

1. Weighted Resistor Summing Amplifier

เป็น DAC อีกชนิดหนึ่งใช้น้ำหนักของไบนารีมาทำการบวกกันดังแสดงในรูป 2.13



รูปที่ 2.13 Weighted Resistor DAC

ในรูปเป็นวงจรที่ใช้กับ 4 อินพุตสวิทช์จะถูกควบคุมจากดิจิทัลอินพุต  $D_1$ - $D_4$  เช่น เมื่อลอจิก 1 เป็นอินพุตสวิทช์จะต่อกับ  $V_{ref}$  (แรงดันอ้างอิง) แรงดันเอาต์พุตของวงจรหาได้จากสมการนี้

$$V_o = -V_{ref} \left( D_1 \frac{R_f}{R} + D_2 \frac{R_f}{2R} + D_3 \frac{R_f}{4R} + D_4 \frac{R_f}{8R} \right)$$

เมื่อ  $D_n = 1$  ถ้าไบนารีอินพุต High  $D_n = 0$  เมื่อไบนารีอินพุต Low

เครื่องหมายลบในสมการแสดงให้เห็นว่าเราต่อออปแอมป์ในโหมดของอินเวอร์ตติ้งแอมป์  $V_{ref}$  มีค่าเป็นแรงดันบวก  $V_o$  จะเป็นลบถ้า  $V_{ref}$  เป็นลบ  $V_o$  จะเป็นแรงดันบวก ค่าของ  $R_f$  หาได้จากเกณฑ์ของ DAC  $R_f$  จะมีค่ามากเมื่อแรงดันเอาต์พุตมีค่าสูงในการออกแบบสวิทช์  $S_1$ - $S_4$  จะไม่ใช่เมคานิกสวิทช์ อาจใช้ CMOS อนุาล็อกสวิทช์ เช่น LF 11331 เป็น SPST JFET อนุาล็อก สวิทช์สวิทช์ที่อยู่ภายในตัวไอซีจะทำการเปิดหรือปิดขึ้นอยู่กับสัญญาณลอจิก TTL ที่ใช้ควบคุม สวิทช์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวอย่างส่วนต่างๆของวงจรรูปที่

$$R_r = 10 \text{ K}\Omega, R = 10 \text{ K}\Omega, V_{ref} = 5V$$

หาค่าเปอร์เซ็นต์การจำแนก สำหรับวงจรและ  $V_o$  สำหรับระดับอินพุตดังนี้

	$D_1$	$D_2$	$D_3$	$D_4$
(1)	0	0	0	1
(2)	0	0	1	0
(3)	1	0	0	0
(4)	1	1	1	1

วิธีทำ

$$\begin{aligned} \text{PERCENT RESOLUTION} &= \left(\frac{1}{2^n}\right) \times 100\% \\ &= \left(\frac{1}{2^4}\right) \times 100\% \\ &= \left(\frac{1}{16}\right) \times 100\% \\ &= 6.25\% \end{aligned}$$

และเอาเอาที่พุท  $V_o$  หาได้จาก

$$(1) \quad V_o = -5 \text{ V} \left( \frac{0 \times 100K}{10K} + \frac{0 \times 10K}{20k} + \frac{0 \times 10K}{40K} + \frac{1 \times 10K}{80K} \right)$$

$$V_o = -0.625 \text{ V}$$

$$(2) \quad V_o = -5 \text{ V} \left( \frac{0 \times 100K}{10K} + \frac{0 \times 10K}{20k} + \frac{1 \times 10K}{40K} + \frac{0 \times 10K}{80K} \right)$$

$$V_o = -1.250 \text{ V}$$

$$(3) \quad V_o = -5 \text{ V} \left( \frac{1 \times 100K}{10K} + \frac{0 \times 10K}{20k} + \frac{0 \times 10K}{40K} + \frac{0 \times 10K}{80K} \right)$$

$$V_o = -5.000 \text{ V}$$


$$(4) \quad V_o = -5 \text{ V} \left( \frac{1 \times 100K}{10K} + \frac{1 \times 10K}{20k} + \frac{1 \times 10K}{40K} + \frac{1 \times 10K}{80K} \right)$$

$$V_o = -9.375 \text{ V}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.R-2R Ladder DAC

ในทางปฏิบัติการเลือกน้ำหนักไบนารีของ DAC เป็นวงจรที่เรียกว่า R-2R Ladder DAC ลักษณะวงจรแสดงในรูป ออปแอมป์จะต่อแบบนอนคอนดิชันเวอร์ตึง R-2R คล้ายกับวงจรหารแรงดัน อินพุต และวงจร adder ส่วนของ adder ของวงจรจะใช้สวิทช์ในการเลือกแหล่งจ่ายแรงดัน



รูปที่ 2.14 R-2R Ladder DAC

แรงดันที่ปรากฏบนขานอนอินเวอร์ตึงของออปแอมป์จะสัมพันธ์กับการเปิดของวงจรสวิทช์ ซึ่งมีความสัมพันธ์ดังสมการ

$$V_{in} = \frac{D_1 V_{ref}}{2} + \frac{D_2 V_{ref}}{4} + \frac{D_3 V_{ref}}{8} + \frac{D_4 V_{ref}}{16}$$

จากสมการนี้เราเขียนใหม่ได้เป็น

$$V_{in} = V_{ref} \left( \frac{D_1}{2} + \frac{D_2}{4} + \frac{D_3}{8} + \frac{D_4}{16} \right)$$

เมื่อ  $D_n = 1$  ( สวิทช์ต่อกับ  $V_{ref}$  ) หรือ  $D_n = 0$  ( สวิทช์ต่อกราวด์ ) อัตราขยายแรงดันของนอนอินเวอร์ตึงออปแอมป์หาได้จาก

$$AV = 1 + \frac{R_f}{R_1}$$

เพราะฉะนั้น ค่า  $V_o$  ของ R-2R DAC จะได้


เอกสารนี้เป็นเอกสารที่สงวนไว้เพื่อการใช้งานที่ไม่ใช่เพื่อการค้า กรุณาอย่าให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

R-2R Ladder DAC จะมีประโยชน์มากกว่า Weighted Summing Amplifier ค่าความต้านทานที่ต้องการที่อินพุทของออปแอมป์ทั้งสองดังจะต่างกัน  $2R$  กับ  $R$  ปัญหา ทางด้านอุณหภูมิสามารถกำจัดได้ง่าย ในทางปฏิบัติ R-2R Ladder DAC ใช้งานง่ายเพราะใช้ค่าความแตกต่างของความต้านทาน 2 ค่า (2:1) และจะมีจำนวนความต้านทานมากกว่าจำนวนของเลขไบนารี

### 2.5.3 ไอซี DAC


วงจร DAC ทั้งสองที่กล่าวมาแล้วเป็นวงจรที่นิยมใช้กันและเป็นการออกแบบง่ายๆ เมื่อต้องการความสามารถสูงขึ้นจำนวนบิตมากขึ้น ก็จะต้องใช้ความต้านทานมากขึ้น เช่น 7 บิต R-2R DAC จะต้องใช้ความต้านทาน 16 ตัว สำหรับวงจร Ladder ทำให้ความต้านทานที่ต้องใช้แพงขึ้น เมื่อจำนวนบิตมากขึ้นเกินความสามารถที่จะทดลองต่อบนเซอร์กิตบอร์ด และรวมทั้งขั้นตอนการผลิตความต้านทานของโรงงาน ฉะนั้นเราจึงผลิตไอซี DAC ขึ้นเพื่อแก้ปัญหาเหล่านี้ซึ่งเราจะพิจารณาส่วนประกอบที่ประดิษฐ์ขึ้นในตัวไอซี ซึ่งจะเหมาะสมในเทอมของค่าต่างๆ และคุณสมบัติทางอุณหภูมิ

ไอซี DAC มีหลายแบบและแตกต่างกัน ตัวอย่างหนึ่งของไอซี DAC ที่ผลิตโดยเนชั่นแนลเซมิคอนดักเตอร์ คือ DAC 0808 เป็น DAC ชนิด 7 บิต DAC ให้เอาท์พุทเป็นกระแสซึ่งจะมีความสัมพันธ์กับค่าของไบนารีอินพุทที่ป้อนเข้ามา DAC 0808 มีทั้งหมด 16 ขาเป็นแบบ DIP และมีค่า Setting Time 150 nsec ดังแสดงในรูป 2.15



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.15 ไอซี DAC 0808



รูปที่ 2.16 การใช้งานของวงจร DAC 0808

วงจร DAC ที่ใช้ไอซี DAC 0808 แสดงดังรูป 2.16 และกระแสเอาต์พุตของวงจรหาได้จาก

$$I_o = \frac{-V_{ref}}{R_m} \left( \frac{D_7}{2} + \frac{D_6}{4} + \frac{D_5}{8} + \dots + \frac{D_0}{256} \right)$$


เมื่อ D<sub>n</sub> = 0 หรือ 1

อินพุต D จะเปลี่ยนแปลงไปมาระหว่าง 0 กับ 1 ซึ่งอินพุตของ DAC สามารถต่อเข้ากับค่าตัวบิต CPU ได้ ขาแรงดันอ้างอิงลบ V<sub>ref</sub> (-) จะต่อลงกราวด์ผ่านความต้านทาน R<sub>2</sub> ซึ่งที่ค่าเท่ากับ R<sub>1</sub> จะช่วยป้องกัน Offset Error ขา 16 จะต่อไฟลบ -V<sub>EE</sub> โดยมีตัวเก็บประจุชั๊นไว้ (มีค่าประมาณ 0.001 μF) ซึ่งจะช่วยป้องกัน Ring และ Over Shoot ที่เอาต์พุตของ DAC เอาต์พุต DAC 0808 จะเป็นระดับกระแสลบ

เราสามารถผ่านเอาต์พุตของ DAC ที่เป็นกระแสให้เป็นแรงดันได้ โดยใช้โอปแอมป์เปลี่ยนกระแสเป็นแรงดัน (I/V) โดยการต่อ IO ของ DAC 0808 ดังรูป 2.17 แสดงการเปลี่ยนกระแสเป็นแรงดัน แรงดันเอาต์พุตของวงจรหาได้จากสมการ

$$V_o = -I_o R_f$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.17 ใช้โอปแอมป์เปลี่ยนกระแสเป็นแรงดันจากเอาต์พุตของ DAC 0808


จากรูปเอาต์พุตของ DAC จะเป็นกระแสไหลเมื่อผ่านโอปแอมป์จะได้แรงดันบวก ซึ่งจะสัมพันธ์กับไบนารีอินพุต วงจรสมมูลย์ของ DAC 0808 และ I/V คอนเวอร์เตอร์แสดงดังรูปที่ 2.18 เอาต์พุต  $V_o$  สามารถหาได้จากสมการนี้

$$V_o = \frac{V_{ref} R_f}{R_1} \left( \frac{D_7}{2} + \frac{D_6}{4} + \frac{D_5}{8} + \dots + \frac{D_0}{256} \right)$$




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 2.18 วงจรสมมูลย์ของ DAC 0808 แรงดันเอาต์พุต เอกสารทุกครั้งที่มีการนำไปใช้

สามารถนำเอา DAC 0808 มาประยุกต์ใช้งานได้โดยใช้คอมพิวเตอร์ในการกำหนดรูปคลื่นสัญญาณ ดังแสดงในรูปที่ 2.19 ซึ่งเป็นบล็อกไดอะแกรมของวงจรที่ใช้กำเนิดรูปคลื่น



รูปที่ 2.19 การต่อ DAC เข้ากับพอร์ตเอาต์พุต

เช่น ป้อนอินพุตให้ DAC ค่า 00H-FFH จะ ได้รูปคลื่นดังรูปที่ 2.19 (b)




รูปที่ 2.20 (a) รูปคลื่นฟันเลื่อยขุดมคคิ


(b) รูปคลื่นที่ผลิตจาก DAC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และทำให้รูปคลื่นที่ผลิตได้มีลักษณะใกล้เคียงรูปคลื่นในอุดมคติได้โดยการฟิลเตอร์



รูปที่ 2.21 เอาท์พุทของ DAC ผ่านฟิลเตอร์




รูปที่ 2.22 ผลจากการฟิลเตอร์รูปคลื่นฟันเลื่อยที่สร้างขึ้นจาก DAC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 3

#### การออกแบบวงจร

#### 3.1 หลักการทำงานของวงจร



รูปที่ 3.1 บล็อกไดอะแกรมของโครงการที่ใช้จริง

วงจร Clock จะทำการผลิตสัญญาณให้กับวงจร แอควิวมูเลเตอร์ (Accumulator) ในส่วนนี้จะป้อนให้กับ ดีฟลิป-ฟล็อป ซึ่งรีจิสเตอร์ (Register) เก็บข้อมูลของวงจรแอดเดอร์ (Adder) ที่ได้มาจากการบวกกันของค่า อินพุต คอลโทรลเวอร์ท (Input Control Word) ( $W$ ) กับเอาต์พุตที่ผ่านมาตามสมการ  $S(n) = S(n-1) + W$  เพื่อเป็นสัญญาณ แรมปี (RAM) ไปอ้างอิงแอสแตรสของหน่วยความจำ EPROM ที่ขา A0-A7 ของ EPROM และวงจรเลือกรูปสัญญาณ จะใช้ขาแอสเตรสที่ A8-A10 เป็นตัวกำหนด และแสดงผลโดย LED และที่ขาแอสเตรส D0-D7 เป็นสายข้อมูลที่ออกมาจาก EPROM เข้า เป็นสัญญาณ ดิจิตอล (Digital) และสัญญาณขาออกเป็นสัญญาณ อนาล็อก (Analog) ซึ่งอยู่ในรูปของกระแสและผ่านวงจรแปลงกระแสเป็นแรงดัน จากนั้นส่งสัญญาณผ่านวงจร โฟลทฟิลเตอร์ (LPF) เพื่อจัดให้สัญญาณเรียบขึ้น เพราะสัญญาณที่ผ่านจะยังเป็นรูปขั้นบันได


เอกสารนี้เป็นลิขสิทธิ์ของสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.2 สัญญาณนาฬิกา

จะใช้ IC เบอร์ XR 2206 เป็นตัวกำเนิดสัญญาณนาฬิกา โดยจะมี SW เป็นตัวเลือกความถี่ได้ 3 ย่าน

1. 1 – 100 Hz
2. 100 – 10,000 Hz
3. 10,000 – 1,000,000 Hz


ทั้งนี้โดยการเลือกค่า Capacitance ระหว่างขา 5 และ ขา 6 และการปรับความถี่โดยละเอียดในแต่ละย่านทำได้โดยการเปลี่ยนค่า VR1 ดังรูป



รูปที่ 3.2 แสดงวงจรผลิตสัญญาณนาฬิกา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3 ภาคจ่ายไฟ



รูปที่ 3.3 แสดงวงจรภาคจ่ายไฟ

วงจรภาคจ่ายไฟแสดงดังรูปข้างบน ซึ่งมีระดับแรงดันไฟตรงคือ +12V, +10V, +5V และ -15V โดยระดับไฟตรงต่างๆจะได้จาก IC Regulator เบอร์ต่างๆ โดยที่ไฟ +12V และ -12V เป็นไฟที่ใช้เลี้ยงออปแอมป์และไฟ +10V เป็นแรงไฟตรงที่ใช้อ้างอิงไอซี DAC 0808 เพื่อจะมาผ่านตัวความต้านทาน 5.6 กิโลโห์ม เพื่อมาเป็นกระแสอ้างอิงต่อไป ส่วนไฟ +5V เป็นไฟสำหรับอุปกรณ์ TTL ตัวต่าง


### 3.4 วงจรเลือกสัญญาณ

จะใช้ 3 บิตบน คือ A8-A10 ซึ่งเป็นขา Address ของ EPROM เบอร์ 2716 ในการเลือกชุดข้อมูล ส่วนบิตล่าง A0-A7 ซึ่งมีจำนวนทั้งหมด 8 บิต เป็นตำแหน่งของข้อมูล ในการเลือกชุดรูปแบบของสัญญาณเอาต์พุตจากการอ้างตำแหน่งแอดเดรสที่ ขา A8-A10 ดังตาราง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปสัญญาณ	เลือกสัญญาณ			จากวงจรนับ							
	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0
Sine Wave	0	0	0	X	X	X	X	X	X	X	X
Ramp Wave	0	0	1	X	X	X	X	X	X	X	X
Triangle Wave	0	1	0	X	X	X	X	X	X	X	X
Square Wave	0	1	1	X	X	X	X	X	X	X	X

การออกแบบวงจรเลือกสัญญาณ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและแจ้งเจ้าของลิขสิทธิ์ของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.4 แสดงวงจรเลือกสัญญาณ

การทำงานเมื่อกด SW จะเกิดสัญญาณ CK เพื่อเป็น Input ให้วงจรนับ  $2^3 = 8$  สถานะแต่การใช้ตั้งแต่ 000-011 เท่านั้น หรือ 4 สถานะเท่านั้น เพื่อรูปสัญญาณ 4 รูปสัญญาณแต่เมื่อนับมาถึง 100 ซึ่งบิตที่ให้เป็นที่ให้ผ่านอินเวอร์เตอร์ (Invertor) เพื่อนำไป Clear ให้นับใหม่ที่ขา 1 ของ IC 74163 และเอาที่พุทของ IC 74163 ซึ่งเป็น ดีโคดเดอร์ (Decoder) 3to8 เพื่อแสดงสถานะของสัญญาณ โดยจะใช้ LED 4 ดวงเป็นตัวแสดงผลโดยต่อแบบ คอมมอน อานอด (Common Anode)


### 3.5 แอควิวมูลเตอร์ (ACCUMULATOR)

แอควิวมูลเตอร์ (ACCUMULATOR) เป็นอุปกรณ์ที่มีลักษณะการทำงานแสดงได้โดยฟังก์ชัน

$$S(n) = S(n-1) + W$$

แอควิวมูลเตอร์ จึงเป็น ดิจิตอล อินทิเกรชัน (Digital integrator) และผลิตสัญญาณ แรม (ramp) ออกมาที่ เอาท์พุท โดยความชันของสัญญาณ ramp ขึ้นอยู่กับค่า W (input control word) แอควิวมูลเตอร์ จึงสามารถใช้เพื่อกำเนิด เฟส ( $Wt$ ) ในการ แซมเปิลเป็นคาทา (sample data) โดยที่ T ในการ Sampling ซึ่งขึ้นกับสัญญาณนาฬิกา ที่ป้อนให้กับ แอควิวมูลเตอร์

แอควิวมูลเตอร์ จะทำหน้าที่เป็นตัวชี้ โดย เอาท์พุท ของ แอควิวมูลเตอร์ ซึ่งแสดง phase ของสัญญาณนับเพิ่มขึ้น ได้ตั้งแต่จาก 0 ถึง  $2^8 - 1$  และเมื่อมีค่าเกินตัวนี้ไป แอควิวมูลเตอร์ จะเกิดการ Over flow และเริ่มนับจาก 0 ใหม่อีกครั้ง การเพิ่มขึ้นของ แอควิวมูลเตอร์จะขึ้นอยู่กับอัตราของสัญญาณ clock โดยที่  $F_{ck} = 1/T$  และขึ้นกับค่า คำ W โดย W สามารถมีค่าได้ตั้งแต่ 0 หรือ W มีค่าเป็นจำนวนเท่าใดก็ได้โดย  $W < 2^N - 1$  ซึ่งก็คือในกรณีที่ อินพุทจำนวน N บิต มีค่าเป็น 1 ทั้งหมด ดังนั้นเรากำหนดให้ 0 เท่ากับเฟส 0 และ  $2^8 - 1$  เท่ากับ เฟส  $2\pi$  แล้วเราจะได้อุปกรณ์ ที่กำเนิด เฟส จาก 0 ถึง  $2\pi$  มีลักษณะเป็นรายคาบ



รูป 3.5 Block Diagram ของ Accumulator

สำหรับการแสดงการทำงานของแอกคิวมูลเตอร์ (Accumulator) สมมติป้อนสัญญาณนาฬิกา ที่ความถี่  $F_{ck} = \frac{2^{32}}{10}$  ให้แก่ แอกคิวมูลเตอร์ ที่มีขนาด  $N=32$  bit แล้วถ้า  $W=1$  แอกคิวมูลเตอร์ จะใช้เวลา 10 sec (กระตุ้นด้วยสัญญาณ clock  $2^N$  ครั้ง) ในการสร้างเฟสจาก 0 ถึง  $2\pi$  แต่ถ้า  $W=2^{30}$  แล้ว แอกคิวมูลเตอร์ เวลาเพียง  $40/2^{32} = 10/2^{30}$  sec (กระตุ้นด้วยสัญญาณ clock 4 ครั้ง) จะเห็นว่า  $W$  เป็นตัวควบคุมอัตราการเปลี่ยนแปลงของ แอกคิวมูลเตอร์ และอัตราการเปลี่ยนแปลงของเฟส ที่ได้จาก แอกคิวมูลเตอร์ ก็คือความถี่เชิงมุม ( $\omega$ ) นั้นเอง

ด้วยเหตุผลทางคณิตศาสตร์ เนื่องจาก  $\omega = d\phi / dt$  เขียนได้ว่า

$$F_{out} = 2\pi \frac{d\phi}{dt} = \frac{F_{ck}W}{2^N}$$

โดย  $F_{out}$  คือ ความถี่ที่ output และ  $T$  คือคาบเวลาของสัญญาณนาฬิกา

$$F_{out} = \frac{F_{ck}W}{2^N}$$

$F_{out}$  = ความถี่เอาต์พุตของสัญญาณ


$F_{ck}$  = ความถี่ CK

$W$  = Control Word

$N$  = จำนวนของ แอกคิวมูลเตอร์ (Accumulator)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จาก Block Diagram ข้างบน นำมาออกแบบวงจรจะได้ดังนี้ โดยใช้ IC Adder เบอร์ 74283 เป็น Full Adder with Fast Carry เป็น IC ขนาด 4 bit มาต่อรวมกันเป็น 8 bit จะใช้ IC เบอร์ 74174 ซึ่งเป็น D- Flip Flop



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 3.6 แสดงวงจรออกแบบวงจรแอดคิวมเลเตอร์  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อแหล่งอื่นและต้องอ้างอิงเป็นเชิงเอกสารทุกครั้งที่มีการนำไปใช้

### 3.6 วงจรหน่วยความจำ(EPROM)

EPROM เป็นที่เก็บข้อมูลแบบถาวร EPROM เบอร์ 2716 ขนาด  $2K \times 8$  bit ใช้เก็บข้อมูลดิจิทัลที่ใช้ในการกำเนิดสัญญาณทั้งหมด 4 สัญญาณและใช้ DAC เป็นเบอร์ DAC 0800 เป็นตัวแปลงสัญญาณดิจิทัลมาเป็นสัญญาณอนาล็อก โดยที่ EPROM 2716 นี้มีขาที่แอดเดรส จำนวน 10 เส้น A0-A10 และมีขา คาต้า D0-D7 จำนวน 8 เส้น และขา A1-A7 นี้ใช้เป็นขาอ้างอิงแอดเดรสของ EPROM และอีก 3 ขาคือ A8-A10 ใช้เป็นชุดเลือกสัญญาณข้อมูล โดยที่อ้างอิงตำแหน่งแอดเดรสนี้จะใช้วงจร แอควิวมูลเตอร์ (Accumulator) ที่ประกอบด้วยวงจร Adder และ D-Flipflop



รูปที่ 3.7 วงจรหน่วยความจำ

### การคำนวณค่า ซายน์ เวฟ (SINE WAVE)

โดยที่ ซายน์ เวฟ (Sine Wave) 1 Cycle มี 360 องศา โดยแบ่งเป็นช่องละ 3 องศาหรือได้ 120 ช่องเมื่อเป็นการแซมปลิง (Sampling) โดยจากเราเพิ่มจำนวนการแซมปลิง (Sampling) มากขึ้น หรือ น้อยกว่า 3 องศา ก็จะได้รูปสัญญาณที่ละเอียดขึ้น ไปอีกและจะขึ้นกับจำนวนบิตของข้อมูลด้วย เช่นถ้าเราใช้จำนวน 8 bits ก็จะได้จำนวน 256 ระดับ  $2^8$ . 00H-FFH และในการคำนวณนี้จะได้ 8 bits เราจะเริ่มจาก 0 องศาหรือที่ 75H รับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### วิธีการคำนวณ

1. หาค่า Sine จากองศาที่คิดไว้ เช่น  $0^\circ, 3^\circ, 6^\circ$
2. นำค่าที่ได้จาก(1)มาคูณด้วย 127(7F)
3. นำค่าที่ได้จาก(2)มาคูณด้วย 127(7F)
4. นำค่าที่ได้มาทำเป็นฐาน16

DURATION	DEGREE	ค่า Sine	$\times 127(7F)$	$+127(7F)$	HEX
0	0	0	0	127	7FH
1	3	0.0523	6.6466	133.646	86H
2	6	0.1045	13.2751	140.275	8CH
3	9	0.1564	19.8671	146.867	93H
4	12	0.2079	26.4047	153.4047	99H
5	15	0.2588	32.8700	159.8700	A0H
6	18	0.309	39.2451	166.2451	A6H
7	21	0.3583	45.5127	172.5127	ADH

จากค่าคำนวณแล้วจะได้ดังนี้

7F,86,8C,93,99,A0,A6,A6,B3,B9,BF,C4,CA,CF,D4,D9,DD,E2,E6,EA,ED,F0,F3,F6,F8,FA,FC,F  
D,FE,FF,F0,FC,FB,FA,F8,F6,F3,F0,ED,EA,E6,E2,DD,D9,D4,CF,CA,C4,BF,B9,B3,AD,A6,A0,9  
9,93,8C,86,7F,78,72,6B,65,5E,58,51,4B,45,40,3A,34,2F,2A,25,21,1C,18,14,11,0E,0B,08,06,04,0  
3,02,01,00,01,02,03,04,06,08,0B,0E,11,14,18,1C,21,25,2A,2F,34,3A,40,45,4B,51,58,65,6B,72,78  
,7F

**ตารางแสดงช่วงตำแหน่งแอสเคลสในหน่วยความจำที่จัดเก็บข้อมูลของรูปสัญญาณต่างๆ**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปสัญญาณ	ที่ตำแหน่งแอสแตเรส
Sine	0000-00FF
Ramp	0100-01FF
Triangle	0200-02FF
Square	0300-03FF

### 3.7 วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก

จะใช้ IC เบอร์ 0808 ซึ่งเป็น IC ขนาด 8 bits ที่รับข้อมูลดิจิทัลจาก EPROM จำนวน 8 bits มาเข้า DAC ที่ขา D0-D7 เพื่อแปลงเป็นกระแสดังสมการ

$$I_o = \frac{V_{ref}}{R_1} \left( \frac{D_7}{2} + \frac{D_6}{4} + \frac{D_5}{8} + \frac{D_4}{16} + \frac{D_3}{32} + \frac{D_2}{64} + \frac{D_1}{128} + \frac{D_0}{256} \right)$$


เมื่อ  $I_o$  = กระแสเอาต์พุตของ DAC (mA)

$$R_1 = K \Omega$$

$V_{ref}$  = เราจะกำหนดไว้ คือ 5V และ  $R_1 = 2.5 K \Omega$  เมื่อสมมุติว่าทุกบิตมีค่าเป็น 1หมด

$$\text{จะให้ได้ } I_{o_{max}} = \frac{5V}{2.5K\Omega} (0.996) = 1.992 \text{ Ma}$$


และกระแสที่ได้จะเปลี่ยนเป็นแรงดันเมื่อผ่านวงจรเปลี่ยนกระแสเป็นแรงดันดังวงจร



เอกสารนี้เป็นเอกสารรูปที่ 3.8 แสดงวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อกไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.8 วงจรกรองความถี่ต่ำ (Low Pass Filter) อันดับ 2 ชนิด Active

เป็นวงจรที่กรองความถี่ต่ำผ่านจะช่วยปรับความเรียบของสัญญาณให้เรียบมากขึ้นเพราะสัญญาณที่ออกมาจากวงจรแปลงกระแสแรงดันนั้นยังไม่เรียบคือขึ้นอยู่กับ Step เราจะใช้ Low Pass Filter ชนิด order 2




รูปที่ 3.9 วงจรกรองความถี่ต่ำ Second - order

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### การทดลองและผลการทดลอง

#### 4.1 บล็อกไดอะแกรมของการทดลอง



รูปที่ 4.1 แสดงบล็อกไดอะแกรมของการทดลอง

ขั้นแรกก็กำหนดความถี่สัญญาณนาฬิกาและกำหนดค่าอินพุทคอนโทรลเวิร์ด (Input Control Word) จาก คิวสวิตช์ (Dispatch) ซึ่งมีขนาด 8 บิต จากนั้นก็เลือกรูปสัญญาณ โดยมีออสซิลเลเตอร์เป็นตัววัดทางด้านเอาต์พุท

$$\text{จากสูตร } F_{out} = \frac{F_{ck} \cdot W}{2^N}$$

$F_{out}$  = ความถี่เอาต์พุทของสัญญาณ

$F_{ck}$  = ความถี่ สัญญาณนาฬิกา

$W$  = เป็นค่า Input Control Word

$N$  = จำนวนของบิตของแอกคิวมูเลเตอร์ (Accumulator)

จะเห็นว่าความถี่ของเอาต์พุทจะได้จากการคูณระหว่างความถี่สัญญาณนาฬิกา กับค่าอินพุทคอนโทรลเวิร์ดและหารด้วย  $2^N$  เมื่อ  $N$  เท่ากับ 8 ดังนั้น  $2^8$  จะเท่ากับ 256 นั่นเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 4.2 ผลการทดลอง


ที่ความถี่ Fck เท่ากับ 10 kHz

ค่า Input Control Word (W)	ความถี่ของสัญญาณ output
1	40 MHz
20	395 Hz
30	787.3 Hz
40	1.178 kHz
50	1.569 kHz
60	1.892 kHz
70	2.358 kHz


ที่ความถี่ Fck เท่ากับ 498 kHz

ค่า Input Control Word (W)	ความถี่ของสัญญาณ output
1	1.946 kHz
2	3.895 kHz
3	5.838 kHz
4	7.783 kHz
5	9.786 kHz
6	11.68 kHz
7	13.63 kHz
8	15.57 kHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.2 จากภาพแสดง Time division  $2 \times 0.5$  msec volt division  $\times 1$  อ่านสัญญาณรูปชายน้  
ความถี่ 978 Hz จากความถี่สัญญาณนาฬิกา 250 kHz ค่าอินพุตคอนโทรลเวอร์ค (W) เท่ากับ 1




รูปที่ 4.3 จากภาพแสดง Time division  $1.3 \times 50$   $\mu$  sec volt division  $\times 2$  อ่านสัญญาณรูปชายน้  
ความถี่ 15.6 kHz จากความถี่สัญญาณนาฬิกา 250 kHz ค่าอินพุตคอนโทรลเวอร์ค (W) เท่ากับ 16  
ชนด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.4 จากภาพแสดง Time division  $2 \times 0.5 \text{ msec}$  volt division  $\times 2$  อ่านสัญญาณรูป  
 ฟันเลื่อยความถี่ 978 Hz จากความถี่สัญญาณนาฬิกา 250 kHz ค่าอินพุตคอนโทรลเวอร์ค (W)  
 เท่ากับ 1



รูปที่ 4.5 จากภาพแสดง Time division  $1.6 \times 0.2 \text{ msec}$  volt division  $\times 2$  อ่านสัญญาณรูป  
 ฟันเลื่อยความถี่ 2.93 kHz จากความถี่สัญญาณนาฬิกา 250 kHz ค่าอินพุตคอนโทรลเวอร์ค (W)  
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับญาติเห็นไปเซประยะชั้นด้านการค้า  
 เท่ากับ 3  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.6 จากภาพแสดง Time division  $2.4 \times 0.2$  msec volt division  $\times 2$  อ่านสัญญาณรูปสามเหลี่ยมความถี่ 978 Hz จากความถี่สัญญาณนาฬิกา 250 kHz ค่าอินพุตคอนโทรลเวิร์ค (W) เท่ากับ 1




รูปที่ 4.7 จากภาพแสดง Time division  $0.8 \times 0.2$  msec volt division  $\times 2$  อ่านสัญญาณรูปสามเหลี่ยมความถี่ 2.93 kHz จากความถี่สัญญาณนาฬิกา 250 kHz ค่าอินพุตคอนโทรลเวิร์ค (W) เท่ากับ 3


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.8 จากภาพแสดง Time division  $3.25 \times 0.1$  msec volt division  $\times 2$  อ่านสัญญาณรูป  
สี่เหลี่ยมความถี่ 2.93 kHz จากความถี่สัญญาณนาฬิกา 250 kHz ค่าอินพุตคอนโทรลเวอร์ค (W)  
เท่ากับ 3



รูปที่ 4.9 จากภาพแสดง Time division  $2.4 \times 0.1$  msec volt division  $\times 2$  อ่านสัญญาณรูป  
สี่เหลี่ยมความถี่ 3.9 kHz จากความถี่สัญญาณนาฬิกา 250 kHz ค่าอินพุตคอนโทรลเวอร์ค (W)  
เท่ากับ 4  
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับภายในเพื่อการศึกษาเท่านั้น ไม่ควรเผยแพร่สู่สาธารณะ  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.10 แสดงวงจรที่ใช้ในโครงการ

## บทที่ 5

### สรุปผลการทดลองและวิจารณ์


จากผลการทดลองจะเห็นว่า การกำหนดความถี่ของสัญญาณเอาต์พุตนั้น สามารถกำหนดได้จากความถี่ของสัญญาณนาฬิกาและค่าอินพุตคอนโทรลเวิร์ด (W) ได้จริงดังสมการของความเอาต์พุตเท่ากับ  $F_{out} = \frac{F_{ck} \cdot W}{2^N}$  โดยที่ N เป็นจำนวนบิตของแอสคิมูเลเตอร์ซึ่งในการทดลองเท่ากับ 8 บิต จากการควบคุมความถี่ได้โดยการกำหนดค่าอินพุตคอนโทรลเวิร์ดนี้มีประโยชน์มากในแง่ของการต้องการความเที่ยงตรงของความถี่ของสัญญาณเอาต์พุตเพราะที่ความถี่ของสัญญาณนาฬิกาเท่ากันนี้ ถ้าเราต้องการความถี่ที่เป็นจำนวนเท่าของความถี่พื้นฐานก็สามารถทำได้ด้วยการควบคุมค่า W นี้ เช่น  $F_{out} = \frac{10\text{kHz} \cdot 1}{2^8}$  เท่ากับ 40 Hz หรือมีรีโซลูชัน เท่ากับ 40 นั่นเอง จาก รีโซลูชัน  $= \frac{F_{ck}}{2^N}$  เพราะต้องการควบคุมความถี่เอาต์พุตเท่ากับ 80 Hz ก็แค่กำหนดให้ W เท่ากับ 2 เท่านั้นเอง หรือจะเป็น 120Hz ให้ W เท่ากับ 3 ซึ่งสะดวกกว่าการปรับความถี่ของสัญญาณนาฬิกา และบางที่ความถี่ของ Fck มีจำกัดด้วย

แต่การกำหนดค่าของ W นี้ตามทฤษฎีสามารถมีค่าได้สูงสุดถึง  $W = 2^N - 1$  ถ้าที่ N เท่ากับ 8 ค่า W จะได้ถึง  $W = 2^8 - 1 = 256$  แต่ที่ผลการทดลองสามารถทำได้สูงประมาณ 70-80 รูปสัญญาณก็จะเพี้ยนแล้วและสัญญาณก็จะแกว่งด้วยทั้งนี้อาจเกิดจากเหตุผลหลายอย่าง เช่น ความเร็วของอุปกรณ์ต่างๆ อันได้แก่ รม (ROM), ดิจิตอลทูอนาล็อก (Digital-to-Analog) และ วงจรกรองความถี่ (Low pass filter) และ อุปกรณ์อิเล็กทรอนิกส์ (IC) ที่นำมาออกแบบเป็นแอสคิมูเลเตอร์ซึ่งมีวงจรแอดเดอร์ (adder) และ ดีฟลิปฟล็อป (D flip-flop) มาประกอบกันซึ่งอุปกรณ์ที่นำมาออกแบบนี้มีตามท้องตลาดทั่วไปและที่ความถี่เอาต์พุตสูงขึ้นแอมป์ปลิฟายด์ก็จะลดลงและจะมีสัญญาณรบกวนมาด้วย ถ้าต้องการปรับปรุงให้ได้ความถี่ของเอาต์พุตมากขึ้น และมีประสิทธิภาพเพิ่มขึ้นก็ต้องใช้อุปกรณ์ที่ดีมากกว่านี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เอกสารอ้างอิง

- กลุ่ม CNS, "ออปแอมป์ 741", พิมพ์ครั้งที่ 2 พิมพ์ที่ หจก.สำนักพิมพ์ฟิสิกส์เซนเตอร์, หน้า 42-53
- R.A. Gayakwad, "OP-Amp and Linear Intergrated circuits" 2<sup>nd</sup> edition, Prentice-Hall, P.P. ,1983
- คู่มือเทียบเบอร์ไอซี TTL บริษัท ซีอีเคยูเคชั่น จำกัด (มหาชน)
- Bar-Giora Goldberg, **DIGITAL THECHNIQUES IN FREQUENCY SYNTHESIS**, Sciteq Electronics San Diego, California McGraw-Hill ,1996



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


**16,384 (2K X 8) BIT UV ERASABLE PROM**

**DESCRIPTION** The μPD2716 is a 16,384 bit (2048 x 8 bit) Ultraviolet Erasable and Electrically Programmable Read-Only Memory (EPROM). It operates from a single +5 volt supply, making it ideal for microprocessor applications. It offers a standby mode with an attendant 75% savings in power consumption, and is compatible with the μPD2316E as a ROM. This allows for economical change-over to a masked ROM for production quantities, where desired.

The μPD2716 features fast, simple one pulse programming controlled by TTL level signals. Total programming time for all 16,384 bits is only 100 seconds.

- FEATURES**
- Ultraviolet Erasable and Electrically Programmable
  - Access Time — 450 ns Max
  - Single Location Programming
  - Programmable with Single Pulse
  - Low Power Dissipation Standby Mode
  - Input/Output TTL Compatible for Reading and Programming
  - Pin Compatible to μPD2316E (16K ROM)
  - Single +5V Power Supply
  - 24 Pin Ceramic DIP
  - Three-State Outputs

**PIN CONFIGURATION**




**TABLE 1. MODE SELECTION**

MODE \ PINS	CE/PGM	OE	Vpp	VCC	OUTPUTS
Read	V <sub>IL</sub>	V <sub>IL</sub>	+5	+5	O <sub>OUT</sub>
Standby	V <sub>IH</sub>	Don't Care	+5	+5	High Z
Program	Pulsed V <sub>IL</sub> to V <sub>IH</sub>	V <sub>IH</sub>	+25	+5	D <sub>IN</sub>
Program Verify	V <sub>IL</sub>	V <sub>IL</sub>	+25	+5	O <sub>OUT</sub>
Program Inhibit	V <sub>IL</sub>	V <sub>IH</sub>	+25	+5	High Z

V<sub>IH</sub> and V<sub>IL</sub> are TTL high level ("1") and TTL low level ("0") respectively.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# μPD2716



BLOCK DIAGRAM

Parameter	Absolute Maximum Ratings*
Operating Temperature	-10°C to +80°C
Storage Temperature	-65°C to +125°C
Output Voltage	-0.3 to +6 Volts
Input Voltage	-0.3 to +6 Volts
Supply Voltage V <sub>CC</sub>	-0.3 to +6 Volts
Supply Voltage V <sub>pp</sub>	-0.3 to +26.5 Volts

COMMENT: Stress above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

\*T<sub>a</sub> = 25°C

T<sub>a</sub> = 25°C; f = 1 MHz

CAPACITANCE

PARAMETER	SYMBOL	LIMITS			UNIT	TEST CONDITIONS
		MIN	TYP	MAX		
Input Capacitance	C <sub>IN</sub>		4	6	pF	V <sub>IN</sub> = 0V
Output Capacitance	C <sub>OUT</sub>		8	12	pF	V <sub>OUT</sub> = 0V

READ MODE AND STANDBY MODE

T<sub>a</sub> = 0°C ~ 70°C; V<sub>CC</sub> ① = +5V ± 5%; V<sub>pp</sub> ① ② = V<sub>CC</sub> ± 0.6V ③

DC CHARACTERISTICS

PARAMETER	SYMBOL	LIMITS			UNIT	TEST CONDITIONS
		MIN.	TYP.	MAX.		
Output High Voltage	V <sub>OH</sub>	2.4			V	I <sub>OH</sub> = -400 μA
Output Low Voltage	V <sub>OL</sub>			0.45	V	I <sub>OL</sub> = 2.1 mA
Input High Voltage	V <sub>IH</sub>	2.0		V <sub>CC</sub> + 1	V	
Input Low Voltage	V <sub>IL</sub>	-0.1		0.8	V	
Output Leakage Current	I <sub>LO</sub>			10	μA	V <sub>OUT</sub> = 5.25V
Input Leakage Current	I <sub>IL</sub>			10	μA	V <sub>IN</sub> = 6.25V
V <sub>pp</sub> Current	I <sub>pp1</sub>			5	mA	V <sub>pp</sub> = 5.85V
V <sub>CC</sub> Current ②	I <sub>CC1</sub>		10	25	mA	CE/PGM = V <sub>IH</sub> OE = V <sub>IL</sub> Standby Mode
	I <sub>CC2</sub>		57	100	mA	CE/PGM = V <sub>IL</sub> OE = V <sub>IL</sub> Read Mode

- Notes: ① V<sub>CC</sub> must be applied simultaneously or before V<sub>pp</sub> and removed after V<sub>pp</sub>.  
 ② V<sub>pp</sub> may be connected directly to V<sub>CC</sub> (+5V) at read mode and standby mode. The supply current would then be the sum of I<sub>pp1</sub> and I<sub>CC</sub> (I<sub>CC1</sub> or I<sub>CC2</sub>).  
 ③ The tolerance of 0.6V allows the use of a driver circuit for switching the V<sub>pp</sub> supply pin from +25V to +5V.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DC CHARACTERISTICS  
(CONT.)

PROGRAM, PROGRAM VERIFY AND PROGRAM INHIBIT MODE

T<sub>a</sub> = 25°C ± 5°C; V<sub>CC</sub> ① = +5V ± 5%; V<sub>PP</sub> ④ = +25V ± 1V

PARAMETER	SYMBOL	LIMITS			UNIT	TEST CONDITIONS
		MIN.	TYP.	MAX.		
Input High Voltage	V <sub>IH</sub>	2.0		V <sub>CC</sub> +1	V	
Input Low Voltage	V <sub>IL</sub>	-0.1		0.8	V	
Input Leakage Current	I <sub>IL</sub>			10	μA	V <sub>IH</sub> = 5.25V/0.45V
V <sub>PP</sub> Current	I <sub>PP1</sub>			5	mA	CE/PGM = V <sub>IL</sub> Program Verify Program Inhibit
	I <sub>PP2</sub>			30	mA	CE/PGM = V <sub>IH</sub> Program Mode
V <sub>CC</sub> Current	I <sub>CC</sub>			100	mA	

AC CHARACTERISTICS

READ MODE AND STANDBY MODE

T<sub>a</sub> = 0°C to +70°C; V<sub>CC</sub> ① = +5V ± 5%; V<sub>PP</sub> ①② = V<sub>CC</sub> ± 0.6V ③

PARAMETER	SYMBOL	LIMITS			UNIT	TEST CONDITIONS
		MIN	TYP	MAX		
Address to Output Delay	t <sub>ACC</sub>			450	ns	CE/PGM = OE = V <sub>IL</sub>
CE/PGM to Output Delay	t <sub>CE</sub>			450	ns	OE = V <sub>IL</sub>
Output Enable to Output Delay	t <sub>OE</sub>			120	ns	CE/PGM = V <sub>IL</sub>
Output Enable High to Output Float	t <sub>DF</sub>	0		100	ns	CE/PGM = V <sub>IL</sub>
Address to Output Hold	t <sub>OH</sub>	0			ns	CE/PGM = OE = V <sub>IL</sub>

Test Conditions  
Output Load: 1 TTL gate and C<sub>L</sub> = 100 pF  
Input Rise and Fall Times: 20 ns  
Input Pulse Levels: 0.8 to 2.2V

Timing Measurement Reference Level:  
Inputs: 1.0V and 2.0V  
Outputs: 0.8V and 2.0V

PROGRAM, PROGRAM VERIFY AND PROGRAM INHIBIT MODE

T<sub>a</sub> = 25°C ± 5°C; V<sub>CC</sub> ① = +5V ± 5%; V<sub>PP</sub> ④ = +25V ± 1V


PARAMETER	SYMBOL	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
Address Setup Time	t <sub>AS</sub>	2			μs	
OE Setup Time	t <sub>OES</sub>	2			μs	
Data Setup Time	t <sub>DS</sub>	2			μs	
Address Hold Time	t <sub>AH</sub>	2			μs	
OE Hold Time	t <sub>OEH</sub>	2			μs	
Data Hold Time	t <sub>DH</sub>	2			μs	
Output Enable to Output Float Delay	t <sub>DF</sub>	0		120	ns	CE/PGM = V <sub>IL</sub>
Output Enable to Output Delay	t <sub>OE</sub>			120	ns	CE/PGM = V <sub>IL</sub>
Program Pulse Width	t <sub>PW</sub>	45	50	55	ns	
Program Pulse Rise Time	t <sub>PRT</sub>	5			ns	
Program Pulse Fall Time	t <sub>PFT</sub>	5			ns	

Test Conditions:  
Input Pulse Levels . . . . . 0.8V to 2.2V Output Timing Reference Level . . .0.8V and 2V  
Input Timing Reference Level . . . . 1V and 2V

- Notes: ① V<sub>CC</sub> must be applied simultaneously or before V<sub>PP</sub> and removed after V<sub>PP</sub>.  
② V<sub>PP</sub> may be connected directly to V<sub>CC</sub> (+5V) at read mode and standby mode. The supply current would then be the sum of I<sub>PP1</sub> and I<sub>CC</sub> (I<sub>CC1</sub> or I<sub>CC2</sub>).  
③ The tolerance of 0.6V allows the use of a driver circuit for switching the V<sub>PP</sub> supply pin from +25V to +5V.  
④ During programming, program inhibit, and program verify, a maximum of +26V should be applied to the V<sub>PP</sub> pin. Overshoot voltages to be generated by the V<sub>PP</sub> power supply should be limited to less than +26V.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**μPD2716**



- Notes: ①  $\overline{OE}$  may be delayed up to  $t_{ACC} - t_{OE}$  after the falling edge of  $\overline{CE}/PGM$  for read mode without impact on  $t_{ACC}$
- ②  $t_{DF}$  is specified from  $\overline{OE}$  or  $\overline{CE}/PGM$ , whichever occurs first.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## μPD2716

### FUNCTIONAL DESCRIPTION

The μPD2716 operates from a single +5V power supply and, accordingly, is ideal for use with +5V microprocessors such as μPD8085 and μPD8048/8748.

Programming of the μPD2716 is achieved with a single 50 ms TTL pulse. Total programming time for all 16,384 bits is only 100 sec. Due to the simplicity of the programming requirements, devices on boards and in systems may be programmed easily and without any special programmer.

The μPD2716 features a standby mode which reduces the power dissipation from a maximum active power dissipation of 525 mW to a maximum standby power dissipation of 132 mW. This results in a 75% savings with no increase in access time.

Erasure of the μPD2716 programmed data can be attained when exposed to light with wavelengths shorter than approximately 4,000 Angstroms (Å). It should be noted that constant exposure to direct sunlight or room level fluorescent lighting could erase the μPD2716. Consequently, if the μPD2716 is to be exposed to these types of lighting conditions for long periods of time, the μPD2716 window should be masked to prevent unintentional erasure.

The recommended erasure procedure for the μPD2716 is exposure to ultraviolet light with wavelengths of 2,537 Angstroms (Å). The integrated dose (i.e., UV intensity x exposure time) for erasure should be not less than 15 W-sec/cm<sup>2</sup>. The erasure time is approximately 15 to 20 minutes using an ultraviolet lamp of 12,000 μW/cm<sup>2</sup> power rating.

During erasure, the μPD2716 should be placed within 1 inch of the lamp tubes. If the lamps have filters on the tubes, the filters should be removed before erasure.

### OPERATION

The five operation modes of the μPD2716 are listed in Table 1. The power supplies required are a +5V V<sub>CC</sub> and a V<sub>pp</sub>. The V<sub>pp</sub> power supply should be at +25V during programming, program verification and program inhibit, and it should be at +5V during read and standby.  $\overline{CE}/PGM$ ,  $\overline{OE}$  and V<sub>pp</sub> select the operation mode as shown in Table 1.

### READ MODE

When  $\overline{CE}/PGM$  and  $\overline{OE}$  are at low (0) level with V<sub>pp</sub> at +5V, the READ MODE is set and the data is available at the outputs after t<sub>OE</sub> from the falling edge of  $\overline{OE}$  and t<sub>ACC</sub> after setting the address.

### STANDBY MODE

The μPD2716 is placed in the standby mode with the application of a high (1) level TTL signal to the  $\overline{CE}/PGM$  and a V<sub>pp</sub> of +5V. In this mode, the outputs are in a high impedance state, independent of the  $\overline{OE}$  input. The active power dissipation is reduced by 75% from 525 mW to 132 mW.

### PROGRAMMING MODE

Programming of the μPD2716 is commenced by erasing all data and consequently having all bits in the high (1) level state. Data is then entered by programming a low (0) level TTL signal into the chosen bit location.

The μPD2716 is placed in the programming mode by applying a high (1) level TTL signal to the  $\overline{OE}$  with V<sub>pp</sub> at +25V. The data to be programmed is applied to the output pins 8 bits in parallel at TTL levels.

Any location can be programmed at any time, either individually, sequentially or at random.

When multiple μPD2716s are connected in parallel, except for  $\overline{CE}/PGM$ , individual μPD2716s can be programmed by applying a high (1) level TTL pulse to the  $\overline{CE}/PGM$  input of the desired μPD2716 to be programmed.

Programming of multiple μPD2716s in parallel with the same data is easily accomplished. All the alike inputs are tied together and are programmed by applying a high (1) level TTL pulse to the  $\overline{CE}/PGM$  inputs.

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ในชื่อของไมโครอิเล็กทรอนิกส์ ไม่นิยามให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## μPD2716

Programming of multiple μPD2716s in parallel with different data is rendered more easily by the program inhibit mode. Except for  $\overline{CE}/PGM$ , all alike inputs (including  $\overline{OE}$ ) of the parallel μPD2716s may be common. Programming is accomplished by applying a TTL level program pulse to the μPD2716  $\overline{CE}/PGM$  input with  $V_{pp}$  at +25V. A low level applied to the  $\overline{CE}/PGM$  of the other μPD2716 will inhibit it from being programmed.


PROGRAMMING  
INHIBIT MODE

A verify should be performed on the programmed bits to determine that the data was correctly programmed on all bits of the μPD2716. The program verify can be performed with  $V_{pp}$  at +25V and  $\overline{CE}/PGM$  and  $\overline{OE}$  at low (0) levels.


PROGRAM VERIFY MODE

The data outputs of two or more μPD2716s may be wire-ored together to the same data bus. In order to prevent bus contention problems between devices, all but the selected μPD2716s should be deselected by raising the  $\overline{OE}$  input to a TTL high.

OUTPUT DESELECTION



PACKAGE OUTLINE  
μPD2716D




CERAMIC

ITEM	MILLIMETERS	INCH
A	33.5 MAX.	1.32 MAX.
B	2.78	1.1
C	2.54	0.1
D	0.46 ± 0.10	0.018 ± 0.004
E	27.94	1.10
F	1.3	0.05
G	2.54 MIN.	0.1 MIN.
H	0.5 MIN.	0.020
I	5.0 MAX.	0.20
J	5.5 MAX.	0.216
K	15.24	0.60
L	13.5	0.53
M	0.25 +0.10 -0.05	0.010 +0.004 -0.002

2716DS-12-80-CAT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## DAC0808/DAC0807/DAC0806 8-Bit D/A Converters

### General Description

The DAC0808 series is an 8-bit monolithic digital-to-analog converter (DAC) featuring a full scale output current settling time of 150 ns while dissipating only 33 mW with  $\pm 5V$  supplies. No reference current ( $I_{REF}$ ) trimming is required for most applications since the full scale output current is typically  $\pm 1$  LSB of  $255 I_{REF}/256$ . Relative accuracies of better than  $\pm 0.19\%$  assure 8-bit monotonicity and linearity while zero level output current of less than  $4 \mu A$  provides 8-bit zero accuracy for  $I_{REF} \geq 2$  mA. The power supply currents of the DAC0808 series are independent of bit codes, and exhibits essentially constant device characteristics over the entire supply voltage range.


The DAC0808 will interface directly with popular TTL, DTL or CMOS logic levels, and is a direct replacement for the

MC1508/MC1408. For higher speed applications, see DAC0800 data sheet.

### Features


- Relative accuracy:  $\pm 0.19\%$  error maximum (DAC0808)
- Full scale current match:  $\pm 1$  LSB typ
- 7 and 6-bit accuracy available (DAC0807, DAC0806)
- Fast settling time: 150 ns typ
- Noninverting digital inputs are TTL and CMOS compatible
- High speed multiplying input slew rate: 8 mA/ $\mu s$
- Power supply voltage range:  $\pm 4.5V$  to  $\pm 18V$
- Low power consumption: 33 mW @  $\pm 5V$

### Block and Connection Diagrams



Order Number  
DAC0808, DAC0807,  
or DAC0806  
See NS Package  
Number J16A,  
M16A or N16A


#### Dual-In-Line Package



TL/H/5687-2

TL/H/5687-1

#### Small-Outline Package



TL/H/5687-13

Top View

### Ordering Information

ACCURACY	OPERATING TEMPERATURE RANGE	ORDER NUMBERS				
		J PACKAGE (J16A)*		N PACKAGE (N16A)*		SO PACKAGE (M16A)
7-bit	$0^\circ C \leq T_A \leq +75^\circ C$	DAC0807LCJ	MC1408L7	DAC0808LCN	MC1408P8	DAC0808LCM
6-bit	$0^\circ C \leq T_A \leq +75^\circ C$	DAC0806LCJ	MC1408L6	DAC0807LCN	MC1408P7	DAC0807LCM
				DAC0806LCN	MC1408P6	DAC0806LCM

\*Note. Devices may be ordered by using either order number.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Power Supply Voltage	
$V_{CC}$	+18 V <sub>DC</sub>
$V_{EE}$	-18 V <sub>DC</sub>
Digital Input Voltage, V5-V12	-10 V <sub>DC</sub> to +18 V <sub>DC</sub>
Applied Output Voltage, V <sub>O</sub>	-11 V <sub>DC</sub> to +18 V <sub>DC</sub>
Reference Current, I <sub>14</sub>	5 mA
Reference Amplifier Inputs, V14, V15	$V_{CC}$ , $V_{EE}$
Power Dissipation (Note 3)	1000 mW
ESD Susceptibility (Note 4)	TBD

Storage Temperature Range	-65°C to +150°C
Lead Temp. (Soldering, 10 seconds)	
Dual-In-Line Package (Plastic)	260°C
Dual-In-Line Package (Ceramic)	300°C
Surface Mount Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C

## Operating Ratings

Temperature Range	$T_{MIN} \leq T_A \leq T_{MAX}$
DAC0808LC Series	$0 \leq T_A \leq +75^\circ\text{C}$

## Electrical Characteristics

( $V_{CC} = 5\text{V}$ ,  $V_{EE} = -15\text{V}_{DC}$ ,  $V_{REF}/R14 = 2\text{mA}$ , DAC0808:  $T_A = -55^\circ\text{C}$  to  $+125^\circ\text{C}$ , DAC0808C, DAC0807C, DAC0806C,  $T_A = 0^\circ\text{C}$  to  $+75^\circ\text{C}$ , and all digital inputs at high logic level unless otherwise noted.)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
$E_r$	Relative Accuracy (Error Relative to Full Scale I <sub>O</sub> )	(Figure 4)				%
	DAC0808LC (LM1408-8)				$\pm 0.19$	%
	DAC0807LC (LM1408-7), (Note 5)				$\pm 0.39$	%
	DAC0806LC (LM1408-6), (Note 5)				$\pm 0.78$	%
	Settling Time to Within 1/2 LSB (Includes t <sub>PLH</sub> )	$T_A = 25^\circ\text{C}$ (Note 6), (Figure 5)		150		ns
t <sub>PLH</sub> , t <sub>PHL</sub>	Propagation Delay Time	$T_A = 25^\circ\text{C}$ , (Figure 5)		30	100	ns
TC <sub>IO</sub>	Output Full Scale Current Drift			$\pm 20$		ppm/°C
MSB V <sub>IH</sub> V <sub>IL</sub>	Digital Input Logic Levels	(Figure 3)	2		0.8	V <sub>DC</sub> V <sub>DC</sub>
	High Level, Logic "1" Low Level, Logic "0"					
MSB	Digital Input Current	(Figure 3)				
	High Level Low Level	$V_{IH} = 5\text{V}$ $V_{IL} = 0.8\text{V}$		0 -0.003	0.040 -0.8	mA mA
I <sub>15</sub>	Reference Input Bias Current	(Figure 3)		-1	-3	μA
	Output Current Range	(Figure 3) $V_{EE} = -5\text{V}$ $V_{EE} = -15\text{V}$ , $T_A = 25^\circ\text{C}$	0 0	2.0 2.0	2.1 4.2	mA mA
I <sub>O</sub>	Output Current	$V_{REF} = 2.000\text{V}$ , $R14 = 1000\Omega$ , (Figure 3)	1.9	1.99	2.1	mA
	Output Current, All Bits Low	(Figure 3)		0	4	μA
	Output Voltage Compliance (Note 2) $V_{EE} = -5\text{V}$ , I <sub>REF</sub> = 1 mA $V_{EE}$ Below -10V	$E_r \leq 0.19\%$ , $T_A = 25^\circ\text{C}$			-0.55, +0.4 -5.0, +0.4	V <sub>DC</sub> V <sub>DC</sub>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Electrical Characteristics (Continued)

( $V_{CC} = 5V$ ,  $V_{EE} = -15V_{DC}$ ,  $V_{REF}/R_{14} = 2mA$ , DAC0808;  $T_A = -55^{\circ}C$  to  $+125^{\circ}C$ , DAC0808C, DAC0807C, DAC0806C,  $T_A = 0^{\circ}C$  to  $+75^{\circ}C$ , and all digital inputs at high logic level unless otherwise noted.)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
$SRI_{REF}$	Reference Current Slew Rate	(Figure 6)	4	8		mA/ $\mu$ s
	Output Current Power Supply Sensitivity	$-5V \leq V_{EE} \leq -16.5V$		0.05	2.7	$\mu$ A/V
$I_{CC}$ $I_{EE}$	Power Supply Current (All Bits Low)	(Figure 3)		2.3 -4.3	22 -13	mA mA
$V_{CC}$ $V_{EE}$	Power Supply Voltage Range	$T_A = 25^{\circ}C$ , (Figure 3)	4.5 -4.5	5.0 -15	5.5 -16.5	$V_{DC}$ $V_{DC}$
	Power Dissipation All Bits Low	$V_{CC} = 5V$ , $V_{EE} = -5V$		33	170	mW
	All Bits High	$V_{CC} = 5V$ , $V_{EE} = -15V$		106	305	mW
		$V_{CC} = 15V$ , $V_{EE} = -5V$		90		mW
		$V_{CC} = 15V$ , $V_{EE} = -15V$		160		mW

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: Range control is not required.

Note 3: The maximum power dissipation must be derated at elevated temperatures and is dictated by  $T_{JMAX}$ ,  $\theta_{JA}$ , and the ambient temperature,  $T_A$ . The maximum allowable power dissipation at any temperature is  $P_D = (T_{JMAX} - T_A)/\theta_{JA}$  or the number given in the Absolute Maximum Ratings, whichever is lower. For this device,  $T_{JMAX} = 125^{\circ}C$ , and the typical junction-to-ambient thermal resistance of the dual-in-line J package when the board mounted is  $100^{\circ}C/W$ . For the dual-in-line N package, this number increases to  $175^{\circ}C/W$  and for the small outline M package this number is  $100^{\circ}C/W$ .

Note 4: Human body model, 100 pF discharged through a 1.5 k $\Omega$  resistor.

Note 5: All current switches are tested to guarantee at least 50% of rated current.

Note 6: All bits switched.

Note 7: Pin-out numbers for the DAL080X represent the dual-in-line package. The small outline package pinout differs from the dual-in-line package.

## Typical Application













FIGURE 1. +10V Output Digital to Analog Converter (Note 7)

TL/H/5687-3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Typical Performance Characteristics

$V_{CC} = 5V$ ,  $V_{EE} = -15V$ ,  $T_A = 25^\circ C$ , unless otherwise noted



TL/H/5687-5

Unless otherwise specified:  $R_{14} = R_{15} = 1 \text{ k}\Omega$ ,  $C = 15 \text{ pF}$ , pin 16 to  $V_{EE}$ ;  $R_L = 50\Omega$ , pin 4 to ground.

Curve A: Large Signal Bandwidth Method of Figure 7,  $V_{REF} = 2 \text{ Vp-p}$  offset 1 V above ground.

Curve B: Small Signal Bandwidth Method of Figure 7,  $R_L = 250\Omega$ ,  $V_{REF} = 50 \text{ mVp-p}$  offset 200 mV above ground.

Curve C: Large and Small Signal Bandwidth Method of Figure 9 (no op amp,  $R_L = 50\Omega$ ,  $R_S = 50\Omega$ ,  $V_{REF} = 2V$ ,  $V_S = 100 \text{ mVp-p}$  centered at 0V).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





FIGURE 2. Equivalent Circuit of the DAC0808 Series (Note 7)

TL/H/5687-4

## Test Circuits



$V_I$  and  $I_I$  apply to inputs A1–A8.

The resistor tied to pin 15 is to temperature compensate the bias current and may not be necessary for all applications.

$$I_O = K \left( \frac{A_1}{2} + \frac{A_2}{4} + \frac{A_3}{8} + \frac{A_4}{16} + \frac{A_5}{32} + \frac{A_6}{64} + \frac{A_7}{128} + \frac{A_8}{256} \right)$$

$$\text{where } K \approx \frac{V_{REF}}{R_{14}}$$

and  $A_N = "1"$  if  $A_N$  is at high level

$A_N = "0"$  if  $A_N$  is at low level

TL/H/5687-6  
FIGURE 3. Notation Definitions Test Circuit (Note 7)




FIGURE 4. Relative Accuracy Test Circuit (Note 7)

TL/H/5687-7





FIGURE 5. Transient Response and Settling Time (Note 7)



TL/H/5687-8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Test Circuits (Continued)




FIGURE 6. Reference Current Slew Rate Measurement (Note 7)




FIGURE 7. Positive  $V_{REF}$  (Note 7)




FIGURE 8. Negative  $V_{REF}$  (Note 7)




FIGURE 9. Programmable Gain Amplifier or Digital Attenuator Circuit (Note 7)

## Application Hints

### REFERENCE AMPLIFIER DRIVE AND COMPENSATION

The reference amplifier provides a voltage at pin 14 for converting the reference voltage to a current, and a turn-around circuit or current mirror for feeding the ladder. The reference amplifier input current,  $I_{14}$ , must always flow into pin 14, regardless of the set-up method or reference voltage polarity. Connections for a positive voltage are shown in Figure 7. The reference voltage source supplies the full current  $I_{14}$ . For bipolar reference signals, as in the multiplying mode,

$R_{15}$  can be tied to a negative voltage corresponding to the minimum input level. It is possible to eliminate  $R_{15}$  with only a small sacrifice in accuracy and temperature drift.

The compensation capacitor value must be increased with increases in  $R_{14}$  to maintain proper phase margin; for  $R_{14}$  values of 1, 2.5 and 5 k $\Omega$ , minimum capacitor values are 15, 37 and 75 pF. The capacitor may be tied to either  $V_{EE}$  or ground, but using  $V_{EE}$  increases negative supply rejection.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Application Hints (Continued)

A negative reference voltage may be used if R14 is grounded and the reference voltage is applied to R15 as shown in Figure 8. A high input impedance is the main advantage of this method. Compensation involves a capacitor to  $V_{EE}$  on pin 16, using the values of the previous paragraph. The negative reference voltage must be at least 4V above the  $V_{EE}$  supply. Bipolar input signals may be handled by connecting R14 to a positive reference voltage equal to the peak positive input level at pin 15.

When a DC reference voltage is used, capacitive bypass to ground is recommended. The 5V logic supply is not recommended as a reference voltage. If a well regulated 5V supply which drives logic is to be used as the reference, R14 should be decoupled by connecting it to 5V through another resistor and bypassing the junction of the 2 resistors with 0.1  $\mu$ F to ground. For reference voltages greater than 5V, a clamp diode is recommended between pin 14 and ground.

If pin 14 is driven by a high impedance such as a transistor current source, none of the above compensation methods apply and the amplifier must be heavily compensated, decreasing the overall bandwidth.

### OUTPUT VOLTAGE RANGE

The voltage on pin 4 is restricted to a range of  $-0.55$  to  $0.4V$  when  $V_{EE} = -5V$  due to the current switching methods employed in the DAC0808.

The negative output voltage compliance of the DAC0808 is extended to  $-5V$  where the negative supply voltage is more negative than  $-10V$ . Using a full-scale current of 1.992 mA and load resistor of 2.5 k $\Omega$  between pin 4 and ground will yield a voltage output of 256 levels between 0 and  $-4.980V$ . Floating pin 1 does not affect the converter speed or power dissipation. However, the value of the load resistor determines the switching time due to increased voltage swing. Values of  $R_L$  up to 500 $\Omega$  do not significantly affect performance, but a 2.5 k $\Omega$  load increases worst-case settling time to 1.2  $\mu$ s (when all bits are switched ON). Refer to the subsequent text section on Settling Time for more details on output loading.

### OUTPUT CURRENT RANGE

The output current maximum rating of 4.2 mA may be used only for negative supply voltages more negative than  $-8V$ , due to the increased voltage drop across the resistors in the reference current amplifier.

### ACCURACY

Absolute accuracy is the measure of each output current level with respect to its intended value, and is dependent upon relative accuracy and full-scale current drift. Relative accuracy is the measure of each output current level as a fraction of the full-scale current. The relative accuracy of the DAC0808 is essentially constant with temperature due to

the excellent temperature tracking of the monolithic resistor ladder. The reference current may drift with temperature, causing a change in the absolute accuracy of output current. However, the DAC0808 has a very low full-scale current drift with temperature.

The DAC0808 series is guaranteed accurate to within  $\pm 1/2$  LSB at a full-scale output current of 1.992 mA. This corresponds to a reference amplifier output current drive to the ladder network of 2 mA, with the loss of 1 LSB (8  $\mu$ A) which is the ladder remainder shunted to ground. The input current to pin 14 has a guaranteed value of between 1.9 and 2.1 mA, allowing some mismatch in the NPN current source pair. The accuracy test circuit is shown in Figure 4. The 12-bit converter is calibrated for a full-scale output current of 1.992 mA. This is an optional step since the DAC0808 accuracy is essentially the same between 1.5 and 2.5 mA. Then the DAC0808 circuits' full-scale current is trimmed to the same value with R14 so that a zero value appears at the error amplifier output. The counter is activated and the error band may be displayed on an oscilloscope, detected by comparators, or stored in a peak detector.

Two 8-bit D-to-A converters may not be used to construct a 16-bit accuracy D-to-A converter. 16-bit accuracy implies a total error of  $\pm 1/2$  of one part in 65,536 or  $\pm 0.00076\%$ , which is much more accurate than the  $\pm 0.019\%$  specification provided by the DAC0808.

### MULTIPLYING ACCURACY

The DAC0808 may be used in the multiplying mode with 8-bit accuracy when the reference current is varied over a range of 256:1. If the reference current in the multiplying mode ranges from 16  $\mu$ A to 4 mA, the additional error contributions are less than 1.6  $\mu$ A. This is well within 8-bit accuracy when referred to full-scale.

A monotonic converter is one which supplies an increase in current for each increment in the binary word. Typically, the DAC0808 is monotonic for all values of reference current above 0.5 mA. The recommended range for operation with a DC reference current is 0.5 to 4 mA.

### SETTLING TIME

The worst-case switching condition occurs when all bits are switched ON, which corresponds to a low-to-high transition for all bits. This time is typically 150 ns for settling to within  $\pm 1/2$  LSB, for 8-bit accuracy, and 100 ns to  $1/2$  LSB for 7 and 6-bit accuracy. The turn OFF is typically under 100 ns. These times apply when  $R_L \leq 500\Omega$  and  $C_O \leq 25$  pF.

Extra care must be taken in board layout since this is usually the dominant factor in satisfactory test results when measuring settling time. Short leads, 100  $\mu$ F supply bypassing for low frequencies, and minimum scope lead length are all mandatory.


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





# 54F/74F04 Hex Inverter

Ordering Code: See Section 5

## Logic Symbol



## Connection Diagrams



Unit Loading/Fan Out: See Section 2 for U.L. definitions

Pin Names	Description	54F/74F	
		U.L. HIGH/LOW	Input $I_{IH}/I_{IL}$ Output $I_{OH}/I_{OL}$
$A_n$	Inputs	1.0/1.0	20 $\mu$ A / -0.6 mA
$O_n$	Outputs	50/33.3	-1 mA / 20 mA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Storage Temperature	-65°C to +150°C
Ambient Temperature under Bias	-55°C to +125°C
Junction Temperature under Bias	-55°C to +175°C
V <sub>CC</sub> Pin Potential to Ground Pin	-0.5V to +7.0V
Input Voltage (Note 2)	-0.5V to +7.0V
Input Current (Note 2)	-30 mA to +5.0 mA
Voltage Applied to Output in HIGH State (with V <sub>CC</sub> = 0V)	
Standard Output	-0.5V to V <sub>CC</sub>
TRI-STATE® Output	-0.5V to +5.5V
Current Applied to Output in LOW State (Max)	twice the rated I <sub>OL</sub> (mA)

Note 1: Absolute maximum ratings are values beyond which the device may be damaged or have its useful life impaired. Functional operation under these conditions is not implied.

Note 2: Either voltage limit or current limit is sufficient to protect inputs.

## Recommended Operating Conditions

Free Air Ambient Temperature	
Military	-55°C to +125°C
Commercial	0°C to +70°C
Supply Voltage	
Military	+4.5V to +5.5V
Commercial	+4.5V to +5.5V

## DC Electrical Characteristics

Symbol	Parameter	54F/74F			Units	V <sub>CC</sub>	Conditions
		Min	Typ	Max			
V <sub>IH</sub>	Input HIGH Voltage	2.0			V		Recognized as a HIGH Signal
V <sub>IL</sub>	Input LOW Voltage			0.8	V		Recognized as a LOW Signal
V <sub>CD</sub>	Input Clamp Diode Voltage			-1.2	V	Min	I <sub>IN</sub> = -18 mA
V <sub>OH</sub>	Output HIGH Voltage	54F 10% V <sub>CC</sub>	2.5		V	Min	I <sub>OH</sub> = -1 mA
		74F 10% V <sub>CC</sub>	2.5				
		74F 5% V <sub>CC</sub>	2.7				
V <sub>OL</sub>	Output LOW Voltage	54F 10% V <sub>CC</sub>		0.5	V	Min	I <sub>OL</sub> = 20 mA
		74F 10% V <sub>CC</sub>		0.5			
I <sub>IH</sub>	Input HIGH Current			20	μA	Max	V <sub>IN</sub> = 2.7V
I <sub>BVI</sub>	Input HIGH Current Breakdown Test			100	μA	Max	V <sub>IN</sub> = 7.0V
I <sub>IL</sub>	Input LOW Current			-0.6	mA	Max	V <sub>IN</sub> = 0.5V (CEP, CP, MF, P <sub>0</sub> -P <sub>3</sub> ) V <sub>IN</sub> = 0.5V (CET, PE, SR)
				-1.2			
I <sub>OS</sub>	Output Short-Circuit Current	-60		-150	mA	Max	V <sub>OUT</sub> = 0V
I <sub>CEx</sub>	Output HIGH Leakage Current			250	μA	Max	V <sub>OUT</sub> = V <sub>CC</sub>
I <sub>CC</sub>	Power Supply Current		37	55	mA	Max	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## 54F/74F174 Hex D Flip-Flop with Master Reset

### General Description


The 'F174 is a high-speed hex D flip-flop. The device is used primarily as a 6-bit edge-triggered storage register. The information on the D inputs is transferred to storage during the LOW-to-HIGH clock transition. The device has a Master Reset to simultaneously clear all flip-flops.

### Features


- Edge-triggered D-type inputs
- Buffered positive edge-triggered clock
- Asynchronous common reset

**Ordering Code:** See Section 5

### Logic Symbols



IEEE/IEC



TL/F/9489-5


### Connection Diagrams

Pin Assignment for DIP, SOIC and Flatpak



TL/F/9489-1

Pin Assignment for LCC and PCC



TL/F/9489-2

**Unit Loading/Fan Out:** See Section 2 for U.L. definitions

Pin Names	Description	54F/74F	
		U.L. HIGH/LOW	Input $I_{IH}/I_{IL}$ Output $I_{OH}/I_{OL}$
$D_0$ - $D_5$	Data Inputs	1.0/1.0	20 $\mu$ A / -0.6 mA
CP	Clock Pulse Input (Active Rising Edge)	1.0/1.0	20 $\mu$ A / -0.6 mA
$\overline{MR}$	Master Reset Input (Active LOW)	1.0/1.0	20 $\mu$ A / -0.6 mA
$Q_0$ - $Q_5$	Outputs	50/33.3	-1 mA/20 mA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Functional Description


The 'F174 consists of six edge-triggered D flip-flops with individual D inputs and Q outputs. The Clock (CP) and Master Reset ( $\overline{MR}$ ) are common to all flip-flops. Each D input's state is transferred to the corresponding flip-flop's output following the LOW-to-HIGH Clock (CP) transition. A LOW input to the Master Reset ( $\overline{MR}$ ) will force all outputs LOW independent of Clock or Data inputs. The 'F174 is useful for applications where the true output only is required and the Clock and Master Reset are common to all storage elements.

## Truth Table

Inputs			Outputs
$\overline{MR}$	CP	$D_n$	$Q_n$
L	X	X	L
H	↗	H	H
H	↘	L	L

H = HIGH Voltage Level  
 L = LOW Voltage Level  
 X = Immaterial  
 ↗ = LOW-to-HIGH Clock Transition

## Logic Diagram



Please note that this diagram is provided only for the understanding of logic operations and should not be used to estimate propagation delays.

TU/F/9489-4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Storage Temperature	-65°C to +150°C
Ambient Temperature under Bias	-55°C to +125°C
Junction Temperature under Bias	-55°C to +175°C
V <sub>CC</sub> Pin Potential to Ground Pin	-0.5V to +7.0V
Input Voltage (Note 2)	-0.5V to +7.0V
Input Current (Note 2)	-30 mA to +5.0 mA
Voltage Applied to Output in HIGH State (with V <sub>CC</sub> = 0V)	
Standard Output	-0.5V to V <sub>CC</sub>
TRI-STATE® Output	-0.5V to +5.5V

Current Applied to Output in LOW State (Max) twice the rated I<sub>OL</sub> (mA)


Note 1: Absolute maximum ratings are values beyond which the device may be damaged or have its useful life impaired. Functional operation under these conditions is not implied.

Note 2: Either voltage limit or current limit is sufficient to protect inputs.

### Recommended Operating Conditions

Free Air Ambient Temperature	
Military	-55°C to +125°C
Commercial	0°C to +70°C
Supply Voltage	
Military	+4.5V to +5.5V
Commercial	+4.5V to +5.5V

### DC Electrical Characteristics

Symbol	Parameter	54F/74F			Units	V <sub>CC</sub>	Conditions
		Min	Typ	Max			
V <sub>IH</sub>	Input HIGH Voltage	2.0			V		Recognized as a HIGH Signal
V <sub>IL</sub>	Input LOW Voltage			0.8	V		Recognized as a LOW Signal
V <sub>CD</sub>	Input Clamp Diode Voltage			-1.2	V	Min	I <sub>IN</sub> = -18 mA
V <sub>OH</sub>	Output HIGH Voltage	54F 10% V <sub>CC</sub> 74F 10% V <sub>CC</sub> 74F 5% V <sub>CC</sub>	2.5 2.5 2.7		V	Min	I <sub>OH</sub> = -1 mA I <sub>OH</sub> = -1 mA I <sub>OH</sub> = -1 mA
V <sub>OL</sub>	Output LOW Voltage	54F 10% V <sub>CC</sub> 74F 10% V <sub>CC</sub>		0.5 0.5	V	Min	I <sub>OL</sub> = 20 mA I <sub>OL</sub> = 20 mA
I <sub>IH</sub>	Input HIGH Current			20	μA	Max	V <sub>IN</sub> = 2.7V
I <sub>BVI</sub>	Input HIGH Current Breakdown Test			100	μA	Max	V <sub>IN</sub> = 7.0V
I <sub>IL</sub>	Input LOW Current			-0.6	mA	Max	V <sub>IN</sub> = 0.5V
I <sub>OS</sub>	Output Short-Circuit Current	-60		-150	mA	Max	V <sub>OUT</sub> = 0V
I <sub>CEX</sub>	Output HIGH Leakage Current			250	μA	Max	V <sub>OUT</sub> = V <sub>CC</sub>
I <sub>CCH</sub>	Power Supply Current		30	45	mA	Max	CP =  D <sub>n</sub> = $\frac{MR}{MR+1}$ = HIGH
I <sub>CCL</sub>	Power Supply Current		30	45	mA	Max	V <sub>O</sub> = LOW

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**AC Electrical Characteristics:** See Section 2 for Waveforms and Load Configurations

Symbol	Parameter	74F			54F		74F		Units	Fig No
		T <sub>A</sub> = +25°C V <sub>CC</sub> = +5.0V C <sub>L</sub> = 50 pF			T <sub>A</sub> , V <sub>CC</sub> = Mil C <sub>L</sub> = 50 pF		T <sub>A</sub> , V <sub>CC</sub> = Com C <sub>L</sub> = 50 pF			
		Min	Typ	Max	Min	Max	Min	Max		
f <sub>max</sub>	Maximum Clock Frequency	80			70		80		MHz	2-1
t <sub>PLH</sub>	Propagation Delay CP to Q <sub>n</sub>	3.5	5.5	8.0	3.0	10.0	3.5	9.0	ns	2-3
t <sub>PHL</sub>	Propagation Delay CP to Q <sub>n</sub>	4.0	7.0	10.0	4.0	12.0	4.0	11.0		
t <sub>PHL</sub>	Propagation Delay MR to Q <sub>n</sub>	5.0	10.0	14.0	5.0	16.0	5.0	15.0	ns	2-3

**AC Operating Requirements:** See Section 2 for Waveforms

Symbol	Parameter	74F		54F		74F		Units	Fig No
		T <sub>A</sub> = +25°C V <sub>CC</sub> = +5.0V		T <sub>A</sub> , V <sub>CC</sub> = Mil		T <sub>A</sub> , V <sub>CC</sub> = Com			
		Min	Max	Min	Max	Min	Max		
t <sub>s</sub> (H)	Setup Time, HIGH or LOW	4.0		5.0		4.0		ns	2-6
t <sub>s</sub> (L)	D <sub>n</sub> to CP	4.0		5.0		4.0			
t <sub>h</sub> (H)	Hold Time, HIGH or LOW	0		2.0		0		ns	2-6
t <sub>h</sub> (L)	D <sub>n</sub> to CP	0		2.0		0			
t <sub>w</sub> (H)	CP Pulse Width	4.0		5.0		4.0		ns	2-4
t <sub>w</sub> (L)	HIGH or LOW	6.0		7.5		6.0			
t <sub>w</sub> (L)	MR Pulse Width, LOW	5.0		6.5		5.0		ns	2-4
t <sub>rec</sub>	Recovery Time, MR to CP	5.0		6.0		5.0		ns	2-6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 54F/74F283 4-Bit Binary Full Adder with Fast Carry



### General Description

The 'F283 high-speed 4-bit binary full adder with internal carry lookahead accepts two 4-bit binary words ( $A_0$ - $A_3$ ,  $B_0$ - $B_3$ ) and a Carry input ( $C_0$ ). It generates the binary Sum

outputs ( $S_0$ - $S_3$ ) and the Carry output ( $C_4$ ) from the most significant bit. The 'F283 will operate with either active HIGH or active LOW operands (positive or negative logic).

**Ordering Code:** See Section 5

### Logic Symbols




### Connection Diagrams

Pin Assignment  
for DIP, SOIC and Flatpak



Pin Assignment  
for LCC and PCC




TL/F/9513-3

**Unit Loading/Fan Out:** See Section 2 for U.L. definitions

Pin Names	Description	54F/74F	
		U.L. HIGH/LOW	Input $I_{IH}/I_{IL}$ Output $I_{OH}/I_{OL}$
$A_0$ - $A_3$	A Operand Inputs	1.0/2.0	20 $\mu$ A/ -1.2 mA
$B_0$ - $B_3$	B Operand Inputs	1.0/2.0	20 $\mu$ A/ -1.2 mA
$C_0$	Carry Input	1.0/1.0	20 $\mu$ A/ -0.6 mA
$S_0$ - $S_3$	Sum Outputs	50/33.3	-1 mA/20 mA
$C_4$	Carry Output	50/33.3	-1 mA/20 mA

# Logic Diagram



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Storage Temperature	-65°C to +150°C
Ambient Temperature under Bias	-55°C to +125°C
Junction Temperature under Bias	-55°C to +175°C
V <sub>CC</sub> Pin Potential to Ground Pin	-0.5V to +7.0V
Input Voltage (Note 2)	-0.5V to +7.0V
Input Current (Note 2)	-30 mA to +5.0 mA
Voltage Applied to Output in HIGH State (with V <sub>CC</sub> = 0V)	
Standard Output	-0.5V to V <sub>CC</sub>
TRI-STATE® Output	-0.5V to +5.5V
Current Applied to Output in LOW State (Max)	twice the rated I <sub>OL</sub> (mA)

Note 1: Absolute maximum ratings are values beyond which the device may be damaged or have its useful life impaired. Functional operation under these conditions is not implied.

Note 2: Either voltage limit or current limit is sufficient to protect inputs.

## Recommended Operating Conditions

Free Air Ambient Temperature	
Military	-55°C to +125°C
Commercial	0°C to +70°C
Supply Voltage	
Military	+4.5V to +5.5V
Commercial	+4.5V to +5.5V

## DC Electrical Characteristics

Symbol	Parameter	54F/74F			Units	V <sub>CC</sub>	Conditions
		Min	Typ	Max			
V <sub>IH</sub>	Input HIGH Voltage	2.0			V		Recognized as a HIGH Signal
V <sub>IL</sub>	Input LOW Voltage			0.8	V		Recognized as a LOW Signal
V <sub>CD</sub>	Input Clamp Diode Voltage			-1.2	V	Min	I <sub>IN</sub> = -18 mA
V <sub>OH</sub>	Output HIGH Voltage	54F 10% V <sub>CC</sub>	2.5		V	Min	I <sub>OH</sub> = -1 mA I <sub>OH</sub> = -1 mA I <sub>OH</sub> = -1 mA
		74F 10% V <sub>CC</sub>	2.5				
		74F 5% V <sub>CC</sub>	2.7				
V <sub>OL</sub>	Output LOW Voltage	54F 10% V <sub>CC</sub>		0.5	V	Min	I <sub>OL</sub> = 20 mA I <sub>OL</sub> = 20 mA
		74F 10% V <sub>CC</sub>		0.5			
I <sub>IH</sub>	Input HIGH Current			20	μA	Max	V <sub>IN</sub> = 2.7V
I <sub>BVI</sub>	Input HIGH Current Breakdown Test			100	μA	Max	V <sub>IN</sub> = 7.0V
I <sub>IL</sub>	Input LOW Current			-0.6	mA	Max	V <sub>IN</sub> = 0.5V (C <sub>O</sub> ) V <sub>IN</sub> = 0.5V (A <sub>n</sub> , B <sub>n</sub> )
				-1.2			
I <sub>OS</sub>	Output Short-Circuit Current	-60		-150	mA	Max	V <sub>OUT</sub> = 0V
I <sub>CEX</sub>	Output HIGH Leakage Current			250	μA	Max	V <sub>OUT</sub> = V <sub>CC</sub>
I <sub>CCH</sub>	Power Supply Current		36	55	mA	Max	V <sub>O</sub> = HIGH
I <sub>CCL</sub>	Power Supply Current		36	55	mA	Max	V <sub>O</sub> = LOW

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**AC Electrical Characteristics:** See Section 2 for Waveforms and Load Configurations

Symbol	Parameter	74F			54F		74F		Units	Fig No
		T <sub>A</sub> = +25°C V <sub>CC</sub> = +5.0V C <sub>L</sub> = 50 pF			T <sub>A</sub> , V <sub>CC</sub> = Mil C <sub>L</sub> = 50 pF		T <sub>A</sub> , V <sub>CC</sub> = Com C <sub>L</sub> = 50 pF			
		Min	Typ	Max	Min	Max	Min	Max		
t <sub>PLH</sub> t <sub>PHL</sub>	Propagation Delay C <sub>0</sub> to S <sub>n</sub>	3.5 3.0	7.0 7.0	9.5 9.5	3.5 3.0	14.0 14.0	3.5 3.0	11.0 11.0	ns	2-3
t <sub>PLH</sub> t <sub>PHL</sub>	Propagation Delay A <sub>n</sub> or B <sub>n</sub> to S <sub>n</sub>	3.0 3.0	7.0 7.0	9.5 9.5	3.0 3.0	17.0 14.0	3.0 3.0	13.0 11.5	ns	2-3
t <sub>PLH</sub> t <sub>PHL</sub>	Propagation Delay C <sub>0</sub> to C <sub>4</sub>	3.0 3.0	5.7 5.4	7.5 7.0	3.0 2.5	10.5 10.0	3.0 3.0	8.5 8.0	ns	2-3
t <sub>PLH</sub> t <sub>PHL</sub>	Propagation Delay A <sub>n</sub> or B <sub>n</sub> to C <sub>4</sub>	3.0 2.5	5.7 5.3	7.5 7.0	3.0 2.5	10.5 10.0	3.0 2.5	8.5 8.0	ns	2-3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้