


เครื่องรับส่ง 8-QAM

8-QAM TRANSMITTER AND RECEIVER



โดย  
นางสาวชัตติยาพร โชติมานนท์  
นายกกระพั้น ภูบัว

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาวิศวกรรมโทรคมนาคม  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2541

เลขหม.....

เลขทะเบียน.....32622.....

วัน, เดือน, ปี 18 พ.ค. 2542

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
แม้ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**เครื่องรับส่ง 8-QAM**

**8-QAM TRANSMITTER AND RECEIVER**



**ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต**

**สาขาวิชาวิศวกรรมโทรคมนาคม**

**สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง**

**ปีการศึกษา 2541**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ปีการศึกษา 2541

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง


เรื่อง เครื่องรับส่ง 8-QAM

**8-QAM TRANSMITTER AND RECEIVER**

ผู้จัดทำ

1. นางสาวชัตติยาพร โรติมานนท์ 38014047

2. นายคงกระพัน ภูบัว 38014049

  
..... อาจารย์ที่ปรึกษา  
( รศ.ดร. กอบชัย เดชหาญ )



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เครื่องรับส่ง 8-QAM

### 8-QAM TRANSMITTER AND RECEIVER

โดย นางสาวชัตติยาพร ไชติมานนท์ 38014047

นายกองระพันธ์ ภูบัว 38014049

อาจารย์ที่ปรึกษา รศ.ดร. กอบชัย เศรษฐาญ

#### บทคัดย่อ

โครงการนี้เป็น การนำเสนองานทดลองการส่งสัญญาณดิจิทัลความเร็ว 9600 bps ไปตามสายโคแอกเซียล โดยใช้หลักการของการมอดูเลตแบบ 8-QAM ซึ่งเป็นรูปแบบหนึ่งในการส่งสัญญาณดิจิทัล ข้อมูลดิจิทัลนั้นจะถูกบรรจุอยู่ในรูปเฟสและขนาดของสัญญาณพาหะ การส่งสัญญาณ 8-QAM นั้นทำให้มีประสิทธิภาพในการใช้แบนด์วิดท์มากกว่า BPSK สำหรับบิตเรตที่เท่ากันเพราะจะมีการเปลี่ยนแปลงที่เอาท์พุทเมื่อมีข้อมูลอินพุทเข้ามาทุกๆ 3 บิต ในปีการศึกษานี้จะทำการออกแบบวงจรทางภาคส่งและภาครับ พร้อมทำการทดสอบคุณสมบัติของแต่ละวงจร

#### ABSTRACT

This project presents a digital transmission system which is transmitted via the coaxial cable at 9600 bps speed by using the 8-QAM. A 8-QAM is a form of digital modulation which its data containing both amplitude and phase. The 8-QAM has more bandwidth efficiency than BPSK at the same bit rate because the output signal is changed every 3 bit of input data. This project presents an algorithm and method to design an 8-QAM Tx and Rx, as well as test the properties of each component.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีหรือหลักการ	2
2.1 ควอดราเจอร์แอมพลิจูดมอดูเลชัน	2
2.2 ประสิทธิภาพของแถบความถี่	5
2.3 การพิจารณาแถบความถี่ 8-QAM	6
2.4 เครื่องรับ 8-QAM	8
2.5 วงจรกรองความถี่แบบแอกทีฟ ( Active Filter )	9
2.6 เฟสล็อกลูป ( Phase Lock Loop : PLL )	13
2.5.1 หลักการของเฟสล็อกลูป	13
2.5.2 การสังเคราะห์ความถี่ด้วยเฟสล็อกลูป	15
บทที่ 3 การคำนวณและการสร้าง	16
3.1 วงจรกำเนิดสัญญาณข้อมูล	17
3.2 วงจรแยกสัญญาณดิจิทัล	18
3.3 วงแปลง 2 ลอจิก ไปเป็น 4 ระดับ	19
3.4 วงจรกรองช่วงความถี่	20
3.5 วงจรกำเนิดสัญญาณพาหะ 76.8 kHz	23
3.6 วงจรกำเนิดสัญญาณนำร่อง 48 kHz	25
3.7 วงจรเลื่อนเฟส 90 องศา	25
3.8 วงจรบาลานซ์มอดูเลเตอร์	27
3.9 วงจรขยายรวมสัญญาณแบบไม่กลับเฟส ( Summing Amplifier )	28
3.10 วงจรกรองความถี่ช่วง 50-80kHz	31
3.11 วงจรกรองความถี่ช่วง 48 kHz	31
3.12 วงจรกู้สัญญาณนาฬิกา	32
3.13 วงจรกู้สัญญาณพาหะ	33
3.14 วงจรบาลานซ์ดีมอดูเลเตอร์	34
3.15 วงจรกรองความถี่ต่ำผ่าน	35
3.16 วงจรแปลงสัญญาณ 4 ระดับ ไปเป็น 2 ระดับ	35
3.17 วงจรรวมสัญญาณดิจิทัล	38

<b>บทที่ 4 การทดลองและผลการทดลอง</b>	46
4.1 วงจรกำเนิดสัญญาณข้อมูล	46
4.2 วงจรแยกสัญญาณดิจิทัล 3 บิต	47
4.3 วงจรแปลง 2 ตอจิกเป็น 4 ระดับ	47
4.4 วงจรกำเนิดสัญญาณนาร์อง 48 kHz	48
4.4.1 ส่วนวงจรเฟสล็อกที่วงจรรห 5	48
4.4.2 วงจรกรองช่วงความถี่ 48 kHz	49
4.5 วงจรกำเนิดสัญญาณพาหะ 76.8 kHz	51
4.5.1 ส่วนวงจรเฟสล็อกที่วงจรรห 8	51
4.5.2 วงจรกรองช่วงความถี่ 76.8 kHz	52
4.6 วงจรเลื่อนเฟส 90 องศา	53
4.7 วงจรบาลานซ์มอดูเลเตอร์	54
4.8 วงจรขยายรวมสัญญาณแบบไม่กลับเฟส	55
4.9 วงจรกู้สัญญาณนาฬิกา	56
4.10 วงจรกู้สัญญาณพาหะ	57
4.11 วงจรบาลานซ์ดีมอดูเลเตอร์	58
4.12 วงจรแปลงสัญญาณ 4 ระดับ ไปเป็น 2 ระดับ	59
4.13 วงจรรวมสัญญาณดิจิทัล	59
<b>บทที่ 5 บทวิจารณ์และบทสรุป</b>	61
ภาคผนวก	63
กิตติกรรมประกาศ	81
หนังสืออ้างอิง	82

## สารบัญรูปภาพ

หน้า

### บทที่ 2 ทฤษฎีหรือหลักการ

รูปที่ 2.1	แสดงบล็อกไดอะแกรมของเครื่องส่ง 8-QAM	2
รูปที่ 2.2	8-QAM มอดูเลเตอร์	4
รูปที่ 2.3	แสดงความสัมพันธ์ระหว่างขนาดและเฟสของสัญญาณ เอาท์พุทแบบ 8-QAM	5
รูปที่ 2.4	แสดงการพิจารณาแบนด์วิธของสัญญาณ 8-QAM	7
รูปที่ 2.5	แสดงบล็อกไดอะแกรมของเครื่องรับ 8-QAM	9
รูปที่ 2.6	แสดงกราฟการตอบสนองความถี่ของวงจรมอดูเลเตอร์แบบต่างๆ	12
รูปที่ 2.7	แสดงบล็อกไดอะแกรมของวงจรมอดูเลเตอร์	13
รูปที่ 2.8	แสดงคุณลักษณะความถี่กับค่าโวลต์เดจที่ผิดพลาดของเฟสล็อกกลูป	15
รูปที่ 2.9	แสดงโครงสร้างเฟสล็อกกลูปสำหรับการสังเคราะห์ความถี่	15

### บทที่ 3 การคำนวณและการสร้าง

รูปที่ 3.1	บล็อกไดอะแกรมที่ใช้ในการออกแบบวงจรทางค่านั่ง	16
รูปที่ 3.2	วงจรถ่ายสัญญาณข้อมูลที่มีความเร็ว 9600 bps	17
รูปที่ 3.3	แสดงผังควบคุมการทำงานของ 74LS165	17
รูปที่ 3.4	วงจรมอดูเลเตอร์ดิจิตอล	18
รูปที่ 3.5	วงจรมอดูเลเตอร์ 2 ทอจิกไปเป็น 4 ระดับ	19
รูปที่ 3.6	วงจร Positive Feedback Band Pass Filter	20
รูปที่ 3.7	กราฟแสดงความสัมพันธ์ระหว่างความถี่กับ K-parameter ที่ตัวเก็บประจุค่าต่างๆ	21
รูปที่ 3.8	กราฟแสดงความสัมพันธ์ระหว่าง K-parameter กับความต้านทานค่าต่างๆ	22
รูปที่ 3.9	วงจรมอดูเลเตอร์ความถี่ 76.8 kHz	23
รูปที่ 3.10	วงจรมอดูเลเตอร์ความถี่ 48 kHz	23
รูปที่ 3.11	วงจรมอดูเลเตอร์พาหะ 76.8 kHz	24
รูปที่ 3.12	วงจรมอดูเลเตอร์นำร่อง 48 kHz	25
รูปที่ 3.13	วงจรมอดูเลเตอร์ผ่านทั้งหมดชนิด $V_o$ ล้าหลัง $V_{in}$	26
รูปที่ 3.14	วงจรมอดูเลเตอร์พาหะ 90 องศา	27
รูปที่ 3.15	วงจรมอดูเลเตอร์	28

รูปที่ 3.16	วงจรรขยายรวมสัญญาณแบบไม่กลับเฟส	29
รูปที่ 3.17	บล็อกไดอะแกรมที่ใช้ในการออกแบบวงจรทางด้านภาครับ	30
รูปที่ 3.18	วงจรรองความถี่ช่วง 50-80 kHz	31
รูปที่ 3.19	วงจรถูกสัญญาณนาฬิกา	32
รูปที่ 3.20	วงจรถูกสัญญาณพาหะ	33
รูปที่ 3.21	วงจรมอดูเลเตอร์	34
รูปที่ 3.22	วงจรรองความถี่ต่ำผ่าน	35
รูปที่ 3.23	วงจรรขยายสัญญาณ 4 ระดับ	36
รูปที่ 3.24	วงจรแปลงสัญญาณ 4 ระดับ ไปเป็น 2 ระดับ	37
รูปที่ 3.25	วงจรรวมสัญญาณดิจิทัล	38
รูปที่ 3.26	วงจรรภาคส่งส่วนที่ 1	40
รูปที่ 3.27	วงจรรภาคส่งส่วนที่ 2	41
รูปที่ 3.28	วงจรรภาคส่งส่วนที่ 3	42
รูปที่ 3.29	วงจรรภาครับส่วนที่ 1	43
รูปที่ 3.30	วงจรรภาครับส่วนที่ 2	44
รูปที่ 3.31	วงจรรภาครับส่วนที่ 3	45
<b>บทที่ 4</b>	<b>การทดลองและผลการทดลอง</b>	<b>46</b>
รูปที่ 4.1	แสดงเอาต์พุตของวงจรถูกสัญญาณเมื่อป้อน รหัส 111001010 ( CH1 ) เปรียบเทียบกับสัญญาณ clock ( CH2 )	46
รูปที่ 4.2	แสดงเอาต์พุตของวงจรถูกสัญญาณเมื่อป้อน รหัส 11001011 ( CH1 ) เปรียบเทียบกับสัญญาณ clock ( CH2 )	46
รูปที่ 4.3	แสดงเอาต์พุตที่ได้จากวงจรมอดูเลเตอร์ 3 บิต โดยมีช่อง สัญญาณ I (R1) ช่องสัญญาณ C (R2) และช่องสัญญาณ Q (CH1)	47
รูปที่ 4.4	แสดงการเปรียบเทียบระหว่างสัญญาณที่ได้จากวงจรแปลง 2 ลอจิก เป็น 4 ระดับทางด้านบิตบนคือช่องสัญญาณ I กับ C ( CH1 ) และ สัญญาณที่ได้จากวงจรแปลง 2 ลอจิกเป็น 4 ระดับทางด้านล่าง คือช่องสัญญาณ Q กับ C ( CH2 )	48
รูปที่ 4.5	แสดงบล็อกไดอะแกรมของวงจรถูกสัญญาณที่ใช้ในการทดลอง	48
รูปที่ 4.6	แสดงการเปรียบเทียบระหว่างสัญญาณรูปสี่เหลี่ยมเอาต์พุตที่ได้จากเฟส ล็อกสัญญาณที่มีความถี่ 48 kHz ( CH1 ) กับสัญญาณ clock 9600 Hz ( CH2 )	49

รูปที่ 4.7 แสดงคุณสมบัติของวงจรรองช่วงความถี่ 48 kHz	49
รูปที่ 4.8 แสดงสัญญาณเอาร์ทพุทที่ได้จากวงจรรองช่วงความถี่ 48 kHz โดยดูจากเครื่องสเปกตรัมอนาล็อกเซอร์	50
รูปที่ 4.9 แสดงการเปรียบเทียบระหว่างสัญญาณไซน์เอาร์ทพุทที่ได้จากวงจรรอง ช่วงความถี่ ( CH1 ) สัญญาณ clock ความถี่ 48 kHz ( CH2 )	50
รูปที่ 4.10 แสดงบล็อกไดอะแกรมของวงจรมอดูเลเตอร์ที่ใช้ในการทดลอง	51
รูปที่ 4.11 แสดงการเปรียบเทียบระหว่างสัญญาณรูปสี่เหลี่ยมเอาร์ทพุทที่ได้จากเฟส ล็อกกลุ๊ปที่มีความถี่ 76.8 kHz ( CH1 ) กับสัญญาณ clock 9600 Hz ( CH2 )	51
รูปที่ 4.12 แสดงคุณสมบัติของวงจรรองช่วงความถี่ 76.8 kHz	52
รูปที่ 4.13 แสดงสัญญาณเอาร์ทพุทที่ได้จากวงจรรองช่วงความถี่ 76.8 kHz โดยดูจากเครื่องสเปกตรัมอนาล็อกเซอร์	52
รูปที่ 4.14 แสดงการเปรียบเทียบระหว่างสัญญาณไซน์เอาร์ทพุทที่ได้จากวงจรรอง ช่วงความถี่ ( CH1 ) สัญญาณ clock ความถี่ 76.8 kHz ( CH2 )	53
รูปที่ 4.15 แสดงการเปรียบเทียบระหว่างสัญญาณพาหะที่ได้จากวงจรมอดูเลเตอร์ เลื่อนเฟส 90 องศา ( CH1 ) กับสัญญาณพาหะอินพุท	53
รูปที่ 4.16 แสดงสัญญาณเอาร์ทพุทที่ได้จากวงจรมอดูเลเตอร์	54
รูปที่ 4.17 แสดงการเปรียบเทียบระหว่างสัญญาณเอาร์ทพุทจากวงจรมอดูเลเตอร์ ทางค่านิทบน ( CH1 ) กับสัญญาณ 4 ระดับ ( CH2 )	54
รูปที่ 4.18 แสดงการเปรียบเทียบระหว่างสัญญาณเอาร์ทพุทจากวงจรมอดูเลเตอร์ ทางค่านิทล่าง ( CH1 ) กับสัญญาณ 4 ระดับ ( CH2 )	55
รูปที่ 4.19 แสดงเฟสเซอร์ไดอะแกรมของสัญญาณ 8-QAM ทางภาคส่ง	55
รูปที่ 4.20 แสดงสัญญาณเอาร์ทพุทที่ได้จากรวมสัญญาณ โดยที่มีสัญญาณวงจรมอดูเลเตอร์ ทั้งสองอันและสัญญาณจากวงจรมอดูเลเตอร์นำร่องเทียบเฟสกับสัญญาณพาหะ	56
รูปที่ 4.21 แสดงเฟสเซอร์ไดอะแกรมของสัญญาณ 8-QAM ทางภาครับ	56
รูปที่ 4.22 แสดงการเปรียบเทียบระหว่างสัญญาณนาฬิกาทางภาครับ ( CH1 ) ที่ได้จากวงจรมอดูเลเตอร์นาฬิกา กับสัญญาณนาฬิกาทางภาคส่ง ( CH2 )	57
รูปที่ 4.23 แสดงการเปรียบเทียบระหว่างสัญญาณพาหะไซน์ทางภาครับ ( CH1 ) ที่ได้จากวงจรมอดูเลเตอร์เลื่อนเฟส 0-180 องศา กับสัญญาณพาหะไซน์ทางภาคส่ง ( CH2 )	57

รูปที่ 4.24	แสดงการเปรียบเทียบระหว่างสัญญาณพาหะไซน์ ( CH1 ) กับสัญญาณพาหะโคไซน์ ( CH2 ) ที่ได้จากวงจรเลื่อนเฟส 90 องศา	58
รูปที่ 4.25	แสดงการเปรียบเทียบระหว่างสัญญาณที่ได้จากวงจรบาลานซ์- คิมอดูเลเตอร์ที่ผ่านวงจรกรองความถี่ต่ำผ่านทางด้านอินเฟส ( I กับ C ที่ CH1 )	59
รูปที่ 4.26	แสดงการเปรียบเทียบระหว่างสัญญาณที่ได้จากวงจรบาลานซ์- คิมอดูเลเตอร์ที่ผ่านวงจรกรองความถี่ต่ำผ่านทางด้านทางด้าน ควอดราเจอร์ ( Q กับ C ที่ CH2 )	59
รูปที่ 4.27	แสดงสัญญาณที่ได้จากการแปลงสัญญาณ 4 ระดับ ไปเป็น 2 ระดับ ซึ่งช่องสัญญาณ C ( R1 ) ช่องสัญญาณ I ( CH1 ) และ ช่องสัญญาณ Q ( CH2 ) โดยที่แต่ละสัญญาณผ่านการถอดรหัสเกย์โค้ด	60
รูปที่ 4.28	แสดงการเปรียบเทียบระหว่างสัญญาณข้อมูลที่ได้จากภาครับ ( CH1 ) ที่ได้จากวงจรรวมสัญญาณคิจิตอล กับสัญญาณข้อมูลของภาคส่ง ( CH2 )	60

## สารบัญตาราง

หน้า

### บทที่ 2 ทฤษฎีหรือหลักการ

ตารางที่ 2.1	แสดงตารางความจริงของ I และ Q ที่เปลี่ยนแปลงเมื่อออกจาก วงจรถ่วง 2 ลอจิกเป็น 4 ระดับ	3
ตารางที่ 2.2	ตารางแสดงค่าแถบความถี่ที่น้อยที่สุดของรูปแบบการมอดูเลต ในรูปแบบต่างๆ	5
ตารางที่ 2.3	ตารางแสดงสรุปข้อแตกต่างของ FSK , PSK และ QAM	6

### บทที่ 3 การคำนวณและการสร้าง

ตารางที่ 3.1	แสดงการแปลงรหัส ไบนารี ไปเป็นรหัสเกรย์	18
ตารางที่ 3.2	แสดงการเปลี่ยน 2 ลอจิกไปเป็น 4 ระดับ	19
ตารางที่ 3.3	การขยายสัญญาณก่อนเข้าวงจรตรวจระดับสัญญาณ	36
ตารางที่ 3.4	การตรวจจับระดับสัญญาณแล้วแปลงเป็นรหัสเกรย์ได้ค	37



## บทที่ 1

### บทนำ


ในระบบการสื่อสารโทรคมนาคมที่ใช้กันอยู่ในปัจจุบัน เราสามารถแบ่งระบบการสื่อสารเป็น 2 ระบบใหญ่ๆ คือ ระบบสื่อสารแบบดิจิทัล ( Digital Communication System ) และระบบสื่อสารแบบอนาล็อก ( Analog Communication System ) แต่ในปัจจุบันนี้ แนวโน้มของระบบสื่อสารแบบอนาล็อกจะมีการใช้งานลดลง เพราะประสบปัญหาทางเทคนิคนานับประการ ทำให้ระบบสื่อสารแบบดิจิทัลมีบทบาทสำคัญมาก ด้วยเหตุผลที่ว่าระบบสื่อสารแบบดิจิทัล ได้ให้ความถูกต้องแม่นยำกว่า จึงมีการใช้งานมากขึ้น อีกทั้งมีความต้องการเพิ่มขึ้นอย่างมากทั้งทางคุณภาพและปริมาณในการใช้งานไม่ว่าจะเป็นการส่งสัญญาณ หรือข้อมูลในระบบต่างๆ เช่น ระบบโทรศัพท์ ระบบสื่อสารผ่านดาวเทียมภาคพื้นดิน หรือระบบสื่อสารดาวเทียมอวกาศ ( Aeronautical or Land Mobile Sattelite System ) เป็นต้น จึงจำเป็นที่จะต้องใช้เทคนิคการสื่อสารแบบดิจิทัลที่แม่นยำเพื่อพัฒนาให้ทันกับความต้องการของตลาดการสื่อสารที่เป็นอยู่

รูปแบบการมอดูเลตสัญญาณดิจิทัลนั้นมีหลายรูปแบบ อาทิเช่น FSK , PSK , BPSK , QPSK , 8-PSK , QAM , 8-QAM , 16-QAM ฯลฯ แต่ในการส่งสัญญาณดิจิทัลนั้น หากเป็นการส่งสัญญาณดิจิทัลที่มีอัตราเร็วสูงๆ จะมีผลทำให้ขนาดของแบนด์วิธ ( Bandwidth ) ที่กว้างมาก จึงทำให้ไม่เป็นการประหยัดในการใช้ช่องสัญญาณ จึงต้องมีเทคนิคในการลดขนาดของสัญญาณ ดังนั้นในโครงการนี้จึงได้นำเสนอวิธีการส่งสัญญาณแบบ 8-QAM ( 8 Quadrature Amplitude Modulation ) ซึ่งมีการเปลี่ยนแปลงของคลื่นพาหะจะมีทั้งเฟสและขนาดรวม 8 ตำแหน่งภายในหนึ่งคาบเวลา ซึ่งทำให้สามารถลดขนาดของแบนด์วิธได้ถึง 3 เท่าของการส่งสัญญาณและ PSK ( Phase Shift Keying ) ทำให้มีการใช้ช่องสัญญาณอย่างมีประสิทธิภาพเพิ่มขึ้น เพราะสามารถลดขนาดของแบนด์วิธของช่องสัญญาณได้ หรือกล่าวอีกนัยหนึ่งก็คือ สามารถเพิ่มบิตเรต ( Bit Rate ) ของสัญญาณข้อมูลได้ในขณะที่มีแบนด์วิธเท่าเดิม

## บทที่ 2 ทฤษฎีหรือหลักการ

### 2.1 ควอดราเจอร์แอมพลิจูดมอดูเลชัน ( Quadrature Amplitude Modulation : QAM )

ควอดราเจอร์แอมพลิจูดมอดูเลชัน เป็นการมอดูเลตสัญญาณดิจิทัลโดยที่ข้อมูลดิจิทัลจะถูกบรรจุในรูปของแอมพลิจูดและเฟสของสัญญาณพาหะ ซึ่ง ในโครงงานนี้จะเลือกใช้งานแบบ 8-QAM ซึ่งเป็นเทคนิคของการเข้ารหัสแบบ M-ary เมื่อ  $M = 8$  ข้อมูลดิจิทัลจะถูกแบ่งเป็นกลุ่มละ 3 ( $2^3 = 8$ ) สัญญาณเอาต์พุตจากการมอดูเลตแบบ 8-QAM จะแตกต่างจาก 8-PSK ที่ขนาดของสัญญาณจะมีค่าไม่คงที่ ซึ่งหลักการการทำงานของเครื่องส่ง 8-QAM เป็นดังรูปที่ 2.1



รูปที่ 2.1 แสดงบล็อกโคโอดแกรมของเครื่องส่ง 8-QAM

จากรูปที่ 2.1 จะเห็นว่า ข้อมูลอินพุตแบบเลขฐานสองจะถูกแบ่งโดยป้อนเข้าช่องต่างๆ 3 ช่อง คือ I, C และ Q บิตเรทในแต่ละช่องสัญญาณมีค่าเป็น  $1/3$  เท่าของบิตเรทอินพุต


( $f_b / 3$ ) อินพุตทั้ง 3 บิตจะถูกส่งแบบอนุกรมเข้าวงจรแยกบิตแล้วถูกส่งออกมาพร้อมๆกันเป็นเอาต์พุตแบบขนานด้วยช่อง I, C และ Q บิตเรท I และ Q ทั้งคู่จะถูกป้อนเข้าสู่วงจรแปลง 2 ลอจิกไปเป็น 4 ระดับ โดยที่บิต I และ Q ทั้งคู่จะเป็นตัวกำหนดโพลาริตี (polarity) ของเอาต์พุตที่ออกจากวงจรแปลง 2 ลอจิกเป็น 4 ระดับ (ลอจิก "1" เป็น บวก และลอจิก "0" เป็น ลบ) ส่วนบิต C เป็นตัวกำหนดขนาดของสัญญาณ (สมมุติว่า ให้ ลอจิก "1" เท่ากับ 1.307 V. และ ลอจิก "0" เท่ากับ 0.541 V.) ดังแสดงในตารางที่ 2.1

I/Q	C	Output
0	0	-0.541
0	1	-1.307
1	0	+0.541
1	1	+1.307

ตารางที่ 2.1 แสดงตารางความจริงของ I และ Q ที่เปลี่ยนแปลงเมื่อออกจากวงจรแปลง 2 ลอจิกเป็น 4 ระดับ

จากตารางที่ 2.1 จะเห็นได้ว่า วงจรแปลง 2 ลอจิกเป็น 4 ระดับ จะสร้างสัญญาณ PAM (Pulse Amplitude Modulation) ได้ 4 สัญญาณ โดยมี 2 ขั้ว และ 2 ขนาดที่เป็นไปได้ที่เอาท์พุทของวงจรแปลง 2 ลอจิกเป็น 4 ระดับ และขนาดของสัญญาณ PAM บิต I และ Q จะต้องมีขนาดเท่ากันเสมอ เมื่อนำสัญญาณ PAM ที่ได้นี้เข้าไปมอดูเลตกับสัญญาณพาหะอินเฟส (Inphase) และสัญญาณพาหะควอดราเจอร์เฟส (Quadrature Phase) ด้วยวงจรมอดูเลต ดังนั้นผลที่ได้จะมีเอาท์พุทสำหรับวงจรมอดูเลตแต่ละวงจร ดังนี้ วงจรมอดูเลตสัญญาณบิต I มีค่าเป็น  $+0.541\sin \omega_c t$ ,  $+1.307\sin \omega_c t$ ,  $-0.541\sin \omega_c t$  และ  $-1.307\sin \omega_c t$  ส่วนวงจรมอดูเลตสัญญาณบิต Q มีค่าเป็น  $+0.541\cos \omega_c t$ ,  $+1.307\cos \omega_c t$ ,  $-0.541\cos \omega_c t$  และ  $-1.307\cos \omega_c t$  และเมื่อนำผลลัพธ์ที่ได้จากวงจรมอดูเลตสัญญาณบิต I และ Q ไปรวมกันที่วงจรรวมสัญญาณแบบเชิงเส้นจะทำให้ได้เอาท์พุทถึง 8 รูปแบบ สำหรับ 8-QAM เพราะมีการส่งกลุ่มรหัส 3 บิต (tribit) ด้วยกันถึง 8 ตัว คือ 000, 001, 010, 011, 100, 101, 110 และ 111 ดังแสดงในรูปที่ 2.2

Binary input			QAM	output
Q	I	C	Amplitude	Phase
0	0	0	0.765V	$-135^\circ$
0	0	1	1.848V	$-135^\circ$
0	1	0	0.765V	$-45^\circ$
0	1	1	1.848V	$-45^\circ$
1	0	0	0.765V	$+135^\circ$
1	0	1	1.848V	$+135^\circ$
1	1	0	0.765V	$+45^\circ$
1	1	1	1.848V	$+45^\circ$




รูปที่ 2.2 8-QAM มอดูเลเตอร์ ( a ) ตารางการทำงาน ( b ) เฟสเซอร์โคเดแกรม(PhaseDiagram )

( c ) คอนสเทลเลชัน ( Constellation Diagram )

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากตารางในรูปที่ 2.2 (a) สามารถเขียนสัญญาณเอาต์พุตที่แสดงความสัมพันธ์ระหว่างเฟสกับเวลาของการมอดูเลตแบบ 8-QAM ดังรูปที่ 2.4



รูปที่ 2.3 แสดงความสัมพันธ์ระหว่างขนาดและเฟสของสัญญาณเอาต์พุตแบบ 8-QAM

## 2.2 ประสิทธิภาพของแถบความถี่ ( Bandwidth Efficiency )

ประสิทธิภาพของแถบความถี่ หรือความหนาแน่นของข้อมูล ถูกใช้เปรียบเทียบการทำงานของเทคนิคการมอดูเลตกับแบบอื่นๆ สิ่งที่สำคัญก็คือ อัตราส่วนของบิตเรทในการส่งกับแถบความถี่ที่น้อยที่สุดที่ต้องการ สำหรับการมอดูเลตที่ต้องการความละเอียดประสิทธิภาพของแถบความถี่มักถูกจัดให้เป็น 1 เฮอร์ตซ์ เพื่อให้สามารถแยกจำนวนบิตที่สามารถส่งผ่านอุปกรณ์สำหรับแถบความถี่แต่ละเฮอร์ตซ์ได้ เราสามารถเขียนสมการประสิทธิภาพของแถบความถี่ได้เป็น

$$\begin{aligned} \text{ประสิทธิภาพของแถบความถี่ ( BW efficiency )} &= \frac{\text{อัตราเร็วในการส่ง ( bps )}}{\text{แถบความถี่ที่น้อยที่สุด ( Hz )}} \quad \dots ( 2.1 ) \\ &= \text{บิต / ไซเคิล} \end{aligned}$$

การหาประสิทธิภาพของแถบความถี่สำหรับการมอดูเลตแบบ BPSK , QPSK , 8-PSK และ 16-QAM ซึ่งแถบความถี่ที่น้อยที่สุดที่ใช้ในการส่งสัญญาณที่มีอัตราการส่ง 10 Mbps ด้วยการมอดูเลตในรูปแบบต่างๆสามารถแสดงได้ดังตารางที่ 2.2

รูปแบบการมอดูเลต	แถบความถี่น้อยสุด ( MHz )
BPSK	10
QPSK	5
8-PSK	3.33
16-QAM	2.5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เฉพาะเพื่อการศึกษายกเว้น ไม่อนุญาตให้ทำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น ผู้กึ่งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.2 ตารางแสดงค่าแถบความถี่ที่น้อยที่สุดของรูปแบบการมอดูเลตในรูปแบบต่างๆ

เมื่อแทนค่าต่างๆจากตารางลงในสมการ ( 2.1 ) จะได้ค่าประสิทธิภาพแถบความถี่ดังนี้

BPSK	: BW efficiency	= 10 Mbps/ 10 MHz	= 1 bps/ Hz	= 1 บิต/ไซเคิล
QPSK	: BW efficiency	= 10 Mbps / 5 MHz	= 2 bps/ Hz	= 2 บิต/ไซเคิล
8-PSK	: BW efficiency	= 10 Mbps/ 3.33 MHz	= 3 bps/ Hz	= 3 บิต/ไซเคิล
16-QAM	: BW efficiency	= 10 Mbps/ 2.5 MHz	= 4 bps/ Hz	= 4 บิต/ไซเคิล



ผลที่ได้แสดงให้เห็นว่า BPSK มีประสิทธิภาพต่ำที่สุด และ 16-QAM มีประสิทธิภาพสูงที่สุด และ QPSK ต้องการเพียง 1/2 ของแถบความถี่ที่ใช้ใน BPSK ในอัตราบิตเรทอินพุตที่เท่ากัน และสรุปข้อแตกต่างของ FSK , PSK และ QAM ได้ดังตารางที่ 2.3

รูปแบบการมอดูเลต	การเข้ารหัส	แบนด์วิธ(Hz)	อัตราเร็ว	ประสิทธิภาพแถบความถี่ (bps/Hz)
FSK	Single bit	$\geq f_b$	$f_b$	$\leq 1$
BPSK	Single bit	$f_b$	$f_b$	1
QPSK	Dibit	$f_b/2$	$f_b/2$	2
8-PSK	Tribit	$f_b/3$	$f_b/3$	3
8-QAM	Tribit	$f_b/3$	$f_b/3$	3
16-PSK	Quadbit	$f_b/4$	$f_b/4$	4
16-QAM	Quadbit	$f_b/4$	$f_b/4$	4

ตารางที่ 2.3 ตารางแสดงสรุปข้อแตกต่างของ FSK , PSK และ QAM

### 2.3 การพิจารณาแถบความถี่ของ 8-QAM

สัญญาณ 8-QAM จะมีบิตเรทในช่องสัญญาณ I C และ Q เท่ากับ 1/3 ของอัตราการส่งสัญญาณไบนารีอินพุต ( $f_b/3$ ) เพราะข้อมูลถูกแบ่งออกเป็น 3 ช่องสัญญาณที่ออกมาพร้อมกันในขณะที่ย่านกันอยู่ จะเห็นการเปลี่ยนแปลงความถี่ของสัญญาณทั้ง 3 ได้จากสัญญาณก่อนเข้าวงจรแปลง 2 ลอจิกไปเป็น 4 ระดับเหมือนกับสัญญาณ 8-PSK ดังรูปที่ 2.4



รูปที่ 2.4 แสดงการพิจารณาแบนด์วิธของสัญญาณ 8-QAM

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น เมื่อผู้จัดทำหน้าไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 2.4 จะแสดงความสัมพันธ์ระหว่างข้อมูลอินพุทไบนารี ข้อมูลในช่องสัญญาณ I C และ Q และสัญญาณ PAM บนช่องสัญญาณ I และ Q จะเห็นว่าความถี่พื้นฐาน(Fundamental Frequency) ในช่องสัญญาณ I C และ Q ในการมอดูเลตสัญญาณมีค่าสูงสุดเท่ากับ  $1/6$  ของอัตราส่งสัญญาณไบนารีอินพุท ดังนั้นความถี่พื้นฐานสูงสุดในแต่ละสัญญาณ PAM จะมีค่าเท่ากับ  $1/6$  ของอัตราส่งสัญญาณไบนารีอินพุท

สำหรับเครื่องมอดูเลตสัญญาณ 8-QAM จะมีการเปลี่ยนแปลงเฟสที่เอาท์พุททุกๆ 3 บิตของข้อมูลอินพุทที่เข้ามา ดังนั้นอัตราเร็ว ( baud rate ) ของสัญญาณ 8-QAM เท่ากับ  $f_c/3$  ซึ่งเป็นค่าแบนด์วิธที่น้อยที่สุดที่สัญญาณ 8-QAM ต้องการ ซึ่งก็จะคล้าย 8-PSK นอกจากนี้วงจรบาลานซ์มอดูเลเตอร์จะทำการมอดูเลตสัญญาณพาหะกับสัญญาณ PAM สามารถแสดงในรูปสมการทางคณิตศาสตร์ได้ดังนี้

$$\theta = (X \sin \omega_m t)(\sin \omega_c t) \quad \dots (2.2)$$

เมื่อ  $\omega_m t = 2\pi(f_m/6)t$  คือ สัญญาณมอดูเลต ( Modulating signal )

$$\omega_c t = 2\pi f_c t \quad \text{คือ สัญญาณพาหะ ( Carrier Signal )}$$

และ X เท่ากับ +1.307 , -1.307 หรือ +0.541 , -0.541

$$\begin{aligned} \text{ดังนั้น } \theta &= (X \sin 2\pi(f_m/6)t)(\sin 2\pi f_c t) \\ &= (X/2) \cos 2\pi\{f_c - (f_m/6)t\} - (X/2) \cos 2\pi\{f_c + (f_m/6)t\} \end{aligned}$$

สเปกตรัมความถี่ คือ  $f_c - (f_m/6)$  ถึง  $f_c + (f_m/6)$  และแบนด์วิธต่ำสุด ( $f_N$ ) คือ

$$\{f_c + (f_m/6)\} - \{f_c - (f_m/6)\} = 2(f_m/6) = f_m/3$$

ซึ่งจะเห็นได้ว่าจะมีแบนด์วิธต่ำสุดของสัญญาณ 8-QAM เท่ากับ  $f_c/3$  ซึ่งมีเหมือนกับสัญญาณ 8-PSK


## 2.4 เครื่องรับ 8-QAM

วงจร 8-QAM ทางภาครับนั้นคล้ายกับวงจร 8-PSK ทางภาครับที่แสดงได้ดังรูปที่ 2.5 แต่มีข้อแตกต่างตรงที่ สัญญาณ PAM ที่เอาท์พุทของวงจรโพลีโทนิคัล และที่สัญญาณไบนารีที่เอาท์พุทของวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล

การที่ 8-QAM จะมีการส่งค่าแอมพลิจูดที่แตกต่างกัน 2 ค่าซึ่งเป็นข้อแตกต่างที่สำคัญระหว่าง 8-QAM และ 8-PSK สัญญาณ 4 ระดับของ 8-QAM ที่ทำการดีมอดูเลตออกมานั้นจะแตกต่างกับ 8-PSK และสัญญาณไบนารีเอาท์พุทของช่องสัญญาณ I นั้นเป็นบิต I และ C ไบนารีเอาท์พุทของช่องสัญญาณ Q นั้นเป็นบิต Q และ C

จากรูปที่ 2.5 แสดงบล็อกโคออร์เดเนตทางเครื่องรับ 8-QAM โดยที่ สัญญาณ 8-QAM ที่เข้ามาทางภาครับจะถูกแยกออกไปช่องสัญญาณ I และ Q และเข้าวงจรโพลีโทนิคัล และสัญญาณอีกส่วนหนึ่งจะถูกส่งไปยังวงจรที่สัญญาณพาหะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.5 แสดงบล็อกโคเดอแกรมของเครื่องรับ 8-QAM

วงจรสัญญาณพาหะจะทำการสร้างสัญญาณพาหะขึ้นมาใหม่ให้เหมือนหรือคล้ายกับสัญญาณพาหะทางภาคส่งมากที่สุด สัญญาณ 8-QAM ที่เข้ามาจะถูกรวมกับสัญญาณพาหะที่กู้ได้ที่วงจรโพลีคอสเทอริเออร์ เอาท์พุทของวงจรนี้เป็นสัญญาณ 4 ระดับแบบ PAM จะถูกส่งต่อไปยังวงจรแปลงสัญญาณ 4 ระดับเป็น 2 บิต เอาท์พุทของช่องสัญญาณ I นั้นจะเป็นบิต I และ C ไบนารีเอาท์พุทของช่องสัญญาณ Q นั้นจะเป็นบิต Q และ C จากนั้นทั้ง 2 ช่องสัญญาณ จะถูกส่งไปในวงจรแปลงสัญญาณขนานเป็นสัญญาณอนุกรม ซึ่งเอาท์พุทของวงจรนี้เป็นสัญญาณอนุกรมออกไปเหมือนกับทางภาคส่ง

2.5 วงจรกรองความถี่แบบแอคทีฟ( Active filter )

ฟิลเตอร์แบ่งออกได้เป็นหลายรูปแบบ ดังนี้

- 1 ) ฟิลเตอร์ชนิดอนาล็อกหรือดิจิตอล
- 2) ฟิลเตอร์แบบแอคทีฟหรือพาสซีฟ
- 3) ฟิลเตอร์ย่านความถี่เสียง( Audio frequency )หรือย่านความถี่วิทยุ( Radio frequency )

ฟิลเตอร์แบบอนาล็อกออกแบบมาเพื่อใช้กับสัญญาณแบบอนาล็อก ส่วนฟิลเตอร์แบบดิจิตอลใช้งานกับสัญญาณดิจิตอลโดยอาศัยเทคนิคทางอนาล็อกเข้าช่วย แต่ถ้าคำนึงถึงชิ้นส่วนที่นำมาประกอบกันเป็นวงจรฟิลเตอร์นั้นก็สามารแบ่งได้เป็นสองชนิดคือแบบแอคทีฟกับแบบพาสซีฟ ซึ่งชิ้นส่วนที่ใช้ในวงจรฟิลเตอร์แบบพาสซีฟนั้นได้แก่ ตัวต้านทาน ตัวเก็บประจุ ตัวลวดเหนี่ยวนำ ส่วนวงจรกรองความถี่แบบแอคทีฟนั้นจะอยู่ในรูปออปแอมป์ ตัวต้านทาน และตัวเก็บประจุ ทำงานร่วมกัน

ให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับตัวต้านทาน ตัวเก็บประจุ และตัวลวดเหนี่ยวนำถือได้ว่าเป็นชิ้นส่วนประเภทพาสซีฟ การเลือกใช้ชิ้นส่วนใดชิ้นส่วนหนึ่งนั้นก็จะขึ้นอยู่กับย่านความถี่ของสัญญาณที่ต้องการให้วงจรฟิลเตอร์ทำงาน ยกตัวอย่างวงจร ฟิลเตอร์แบบ RC ( RC filter ) ที่ใช้งานกับย่านความถี่ต่ำหรือความถี่เสียง ในขณะที่วงจรฟิลเตอร์แบบ LC ( LC filter ) จะใช้ในย่านความถี่สูงหรือย่านความถี่วิทยุนั่นเอง

สำหรับวงจรกรองความถี่แบบแอคทีฟเป็นวงจรกรองความถี่ชนิดหนึ่งที่ยอมให้ความถี่ค่าคงที่หรือมีค่าอยู่ในช่วงใดช่วงหนึ่งผ่านได้ โดยวงจรจะประกอบด้วยตัวต้านทาน ตัวเก็บประจุ และออปแอมป์ และประโยชน์ที่ได้รับจากวงจรมีคือ

- 1 ) การสูญเสียน้อย ทั้งนี้เนื่องจากออปแอมป์สามารถเลือกการกำหนดความถี่ได้
- 2 ) ราคาถูก โดยเฉลี่ยแล้ววงจรกรองความถี่แบบแอคทีฟ( Active ) จะมีราคาถูกกว่าวงจรกรองความถี่แบบพาสซีฟ ( Passive Filter ) ทั้งนี้เนื่องจากวงจรกรองแบบพาสซีฟจะต้องใช้ขดลวดอินดักเตอร์ (Inductor)มาประกอบรวมกัน ซึ่งมีราคาแพง และหาซื้อยาก
- 3 ) การปรับความถี่ได้กว้าง วงจรกรองแบบแอคทีฟจะง่ายต่อการปรับความถี่ให้อยู่ในช่วงที่กว้างตามความต้องการ ได้โดยปราศจากการตัดแปลงแก้ไขวงจร
- 4 ) มีการแยกอินพุท/เอาต์พุท ผลลัพธ์จากการนำออปแอมป์มาประกอบเป็นวงจรกรองแบบแอคทีฟ ทำให้อินพุท/เอาต์พุทแยกออกจากกันได้ ทั้งนี้เนื่องจากทางด้านอินพุทของวงจรกรองแบบแอคทีฟ จะมีค่าอิมพีแดนซ์ด้านอินพุทสูงและอิมพีแดนซ์ด้านเอาต์พุทต่ำ จึงทำให้ไม่เกิดปฏิกิริยาต่อกันระหว่างวงจรกรองแบบแอคทีฟกับแหล่งจ่ายกำลังและวงจรกรองแบบแอคทีฟกับโหลด

แต่อย่างไรก็ตาม ข้อจำกัดการใช้งานของวงจรกรองแบบแอคทีฟ ก็ยังคงกลายเป็นผลเสีย ดังต่อไปนี้

- (ก) ความถี่ตอบสนอง ( Frequency Response ) มีค่าขึ้นอยู่กับ ชนิดของออปแอมป์ที่นำมาประกอบเป็นวงจร
- (ข) แรงดันแหล่งจ่ายกำลังสำหรับวงจรกรองแบบแอคทีฟ ขนาดแรงดันของแหล่งจ่ายกำลังจะไม่เหมือนกับวงจรกรองแบบพาสซีฟ ทั้งนี้เนื่องจากแรงดันแหล่งจ่ายกำลังของวงจรกรองแบบแอคทีฟ และมีค่าขึ้นอยู่กับแรงดันจ่ายกำลังที่ป้อนเข้าออปแอมป์ ดังนั้นจึงกลายเป็นข้อจำกัด

แอคทีฟฟิลเตอร์สามารถแบ่งตามลักษณะการทำงานได้ 5 ชนิด คือ

- 1) โลพาสฟิลเตอร์ ( Low Pass Filter : LPF )
- 2) ไฮพาสฟิลเตอร์ ( High Pass Filter : HPF )
- 3) แบนด์พาสฟิลเตอร์ ( Band Pass Filter : BPF )
- 4) แบนด์รีเจกต์ หรือแบนด์สตอปฟิลเตอร์ ( Band Reject or Band Stop Filter : BSF )5) ออก

พาสฟิลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การตอบสนองความถี่ ( Frequency Response ) ของฟิลเตอร์ทั้ง 5 ชนิดแสดงได้ดังรูปที่ 2.5 เส้น  
 ประแสดงถึง การตอบสนอง ( Response ) ที่เป็นอุดมคติ ในทางทฤษฎี ส่วน กราฟการตอบสนอง  
 ( Response Curve ) ในทางปฏิบัติแสดงด้วยเส้นทึบ


รูปที่ 2.6 ( a ) แสดงการตอบสนองความถี่ของวงจรโพลัสฟิลเตอร์ มีขนาดของเกน  
 ( gain ) คงที่ จากความถี่ 0 เฮิรตซ์ ถึงความถี่ไฮคัทออฟ ( High Cutoff Frequency:  $f_H$  ) ค่าของแบนด์วิธ  
 จึงเท่ากับ  $f_H$  ที่  $f_H$  หรือ ตำแหน่งความถี่ไฮคัทออฟนั้นค่าเกนจะลดลง 3 เดซิเบล ( dB ) และที่ความถี่  
 มากกว่า  $f_H$  นั่นคือ ที่  $f > f_H$  อัตราการขยาย หรือเกนของวงจร ก็จะลดลงทุกขณะอย่างต่อเนื่อง ตาม  
 ความถี่สัญญาณอินพุตที่เพิ่มขึ้น ช่วงความถี่ระหว่าง  $0-f_H$  เราเรียกว่า พาสแบนด์ ( Pass Band ) ส่วนช่วง  
 ความถี่ที่สูงกว่า  $f_H$  ขึ้นไป ซึ่งเกิดการลดทอนลงของสัญญาณทุกขณะ เราเรียกว่า สตอปแบนด์ ( Stop  
 Band ) จากการตอบสนองที่เป็นอุดมคติในเส้นประ แสดงให้เห็นว่า ฟิลเตอร์ที่เป็รอุดมคติ จะมีการลด  
 ทอนเป็นศูนย์ ตลอดช่วงพาสแบนด์ และมีการลดทอนเป็นอนันต์ในช่วงสตอปแบนด์ แต่สภาพความเป็น  
 จริงในทางปฏิบัติมิได้เป็นเช่นนั้น เพราะ โครงข่ายวงจรชนิดเชิงเส้น ( Linear Network ) ไม่สามารถสร้าง  
 คุณสมบัติของความไม่ต่อเนื่องขึ้นได้ อย่างไรก็ตามเราอาจสร้างกราฟการตอบสนองในทางปฏิบัติ ตาม  
 เส้นทึบ ให้ใกล้เคียงกับการตอบสนอง ที่เป็นอุดมคติตามเส้นประได้เช่นกัน โดยอาศัยเทคนิคการออก  
 แบบวงจรเป็นพิเศษเข้าช่วยประกอบวงจร ด้วยชิ้นส่วนอุปกรณ์ เช่น รีซิสเตอร์ และ คาปาซิเตอร์ ที่มีค่า  
 ถูกต้องแม่นยำ หรือ มีค่าผิดพลาดน้อยที่สุด และใช้ออปแอมป์ชนิด ไฮสปีด ( High Speed )

รูปแบบของฟิลเตอร์ที่นิยมนำมาใช้กันมากในทางปฏิบัติ ซึ่งให้กราฟการตอบสนองประมาณ  
 ใกล้เคียงทฤษฎี ได้แก่ รูปแบบบัทเทอร์เวิร์ธ ( Butterworth ) เชฟบีเชฟ ( Chebyshev ) และคอร์ ( Caur )  
 ซึ่งแต่ละรูปแบบมีคุณสมบัติลักษณะประจำตัวแตกต่างกันไป บัทเทอร์เวิร์ธฟิลเตอร์ ให้คุณลักษณะของ  
 ทั้งพาสแบนด์ และสตอปแบนด์ในลักษณะค่อนข้างเรียบ บางโอกาสจึงเรียกว่า แพลทฟิลเตอร์ ( Flat  
 Filter ) สำหรับเชฟบีเชฟฟิลเตอร์มีคุณลักษณะพาสแบนด์ และสตอปแบนด์เป็นริบเบิล ( Ripple ) ทั้งคู่  
 ซึ่งการออกแบบและขู่ขากของวงจรก็แตกต่างกันไปตามลักษณะการใช้งาน

รูปที่ 2.6 ( b ) เป็นกราฟการตอบสนองของไฮพาสฟิลเตอร์ เมื่อให้  $f$  เป็นความถี่ใดๆ และ  $f_L$   
 เป็น โลคัทออฟฟรีควเอนซี ( Low Cutoff Frequency ) แล้ว ช่วงสตอปแบนด์จะอยู่ที่ความถี่  
 $0 < f < f_L$  และช่วงพาสแบนด์อยู่ที่  $f > f_L$

รูปที่ 2.6 ( c ) แสดงการตอบสนองความถี่ของวงจรแบนด์พาสฟิลเตอร์ ช่วงพาสแบนด์อยู่  
 ระหว่างสองความถี่คัทออฟ ได้แก่ ไฮคัทออฟฟรีควเอนซี (  $f_H$  ) และ โลคัทออฟฟรีควเอนซี (  $f_L$  )  
 ซึ่งเป็นตำแหน่งที่เกนลดลง 3 dB และช่วงสตอปแบนด์มีสองช่วงที่  $0 < f < f_H$  กับ  $f > f_H$  โดยที่  
 $f > f_H$  เป็นค่าแบนด์วิธของของแบนด์พาสฟิลเตอร์เท่ากับ  $f_H - f_L$  และเซ็นเตอร์ฟรีควเอนซี  
 ( Center Frequency ) อยู่ที่ความถี่  $f_c$  ปรางฎที่ตำแหน่งกึ่งกลางช่วงพาสแบนด์เกน ( Pass Band Gain )  
 พอดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.6 แสดงกราฟการตอบสนองความถี่ของวงจรฟิลเตอร์แบบต่างๆ

รูปที่ 2.6 ( d ) แสดงการตอบสนองของแบนด์รีเจกต์ฟิลเตอร์ มีกราฟคุณลักษณะตรงข้ามกับแบนด์พาสฟิลเตอร์ กล่าวคือ ช่วงสตอปแบนด์อยู่ระหว่างความถี่ทอพอสองจุด คือ  $f_H$  กับ  $f_L$  และมีช่วงพาสแบนด์สองช่วงอยู่ระหว่างความถี่  $f > f_H$  และ  $0 < f < f_L$  อาจเรียกแบนด์รีเจกต์ฟิลเตอร์ว่า แบนด์สตอปฟิลเตอร์หรือแบนด์เอลิมีเนชันฟิลเตอร์ ( Band Elimination Filter ) ก็ได้ ถ้าแบนด์วิธของสตอปแบนด์เท่ากับ  $f_H - f_L$  และตำแหน่งกึ่งกลางของช่วงสตอปแบนด์เป็นความถี่เซ็นเตอร์ฟริควเอนซี หรือ  $f_c$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ในขณะที่ไม่มีสัญญาณป้อนเข้ามาเข้า  $V_d$  จะเท่ากับศูนย์ และ VCO จะผลิตความถี่แบบที่เรียกว่า ฟรีรันนิ่ง ( Free Running ) เท่ากับ  $f_c$  เมื่อมีอินพุต  $V_d$  ป้อนเข้ามามีความถี่เท่ากับ  $f_c$  วงจรเฟสล็อคเตอร์จะทำหน้าที่เปรียบเทียบเฟสและความถี่ของสัญญาณที่เข้ามากับสัญญาณที่ VCO

ถ้า  $f_c$  และ  $f_o$  แตกต่างกันได้  $V_e$  ( Error Voltage ) จากเอาต์พุตของเฟสล็อคเตอร์ผ่านโวลตาจฟิลเตอร์ เป็น  $V_d$  ไปเข้า VCO ปรับความถี่  $f_o$  ให้เท่ากับ  $f_c$  และเมื่อ  $f_o$  เท่ากับ  $f_c$  ก็คือสภาวะล็อก หรือซิงค์ เอาต์พุตจากเฟสล็อคเตอร์  $V_e$  จะเป็นศูนย์และ  $V_d$  ก็จะเป็นศูนย์ด้วย

ในเรื่องเฟสล็อกแบบนี้จะมีค่าที่มักเข้าใจผิดหรือสับสนกันบ่อยๆคือคำว่า ล็อกเรนจ์ ( Lock Range ) กับคำว่าแคปเจอร์เรนจ์ ( Capture Range ) ซึ่งมีความหมายแตกต่างกันดังนี้

ล็อกเรนจ์ หมายถึงย่านความถี่ที่ใกล้เคียงกับ  $f_c$  ซึ่งเฟสล็อกยังสามารถล็อกสัญญาณที่เข้ามา ค่าของล็อกเรนจ์จะลดลง เมื่ออัตราขยายทั้งหมดของเฟสล็อกถูกลดลง


แคปเจอร์เรนจ์ หมายถึงบริเวณแถบความถี่ที่ใกล้เคียงกับ  $f_c$  ที่เฟสล็อกเริ่มล็อกกับสัญญาณที่เข้ามา ค่าแคปเจอร์เรนจ์ขึ้นอยู่กับแบนด์วิธของโวลตาจฟิลเตอร์ ก็จะลดลงหากแบนด์วิธแคบ และโดยปกติค่าแคปเจอร์เรนจ์จะมีค่าน้อยกว่าค่าล็อกเรนจ์

เพื่อให้เข้าใจคำว่า ล็อกเรนจ์ และแคปเจอร์เรนจ์ง่ายขึ้นลองพิจารณาจากรูปที่ 2.8 ซึ่งแสดงถึงคุณลักษณะระหว่างความถี่ กับค่าโวลตาจที่ผิดพลาดของเฟสล็อกดังรูป 2.8 จากส่วนบนของรูปที่ 2.8 สมมติว่าสัญญาณที่เข้ามามีความถี่ค่อยๆเปลี่ยนไปจากต่ำไปสูง ตอนแรกจะยังไม่มีอะไรเกิดขึ้น และ  $V_d$  เท่ากับศูนย์ จนกระทั่งความถี่ของสัญญาณที่เข้ามา  $f_1$  ซึ่งเป็นความถี่ต่ำสุดของแคปเจอร์เรนจ์ ทำให้เฟสล็อกเริ่มล็อกกับ  $f_1$  และ  $V_d$  มีค่าเป็นลบ เพื่อปรับ VCO ให้  $f_o$  เท่ากับ  $f_1$  แต่ในที่นี้เราสมมติว่า  $f_1$  เปลี่ยนไปเรื่อยๆซึ่งจะทำให้ค่าของ  $V_d$  เป็นลบน้อยลงจนกระทั่ง  $f_1$  เท่ากับ  $f_c$  ทำให้  $V_d$  เท่ากับศูนย์ จากนั้น  $V_d$  จะเริ่มเป็นบวกและมากขึ้นเรื่อยๆจนกระทั่ง  $f_1$  เท่ากับ  $f_2$  ซึ่งเป็นความถี่สูงสุดของล็อกเรนจ์ จะทำให้หลุดจากการล็อก และ  $V_d$  เท่ากับศูนย์

ในทางกลับกัน ถ้า  $f_1$  เปลี่ยนจากสูงลงมาต่ำ ให้พิจารณารูปที่ 2.8 ส่วนล่างของเฟสล็อกเมื่อ  $f_1$  เท่ากับ  $f_3$  ซึ่งมีค่าสูงสุดของแคปเจอร์เรนจ์ ทำให้  $V_d$  มีค่าเป็นบวกทันที เมื่อ  $f_1$  ลดลง  $f_1$  เท่ากับ  $f_c$  จะได้  $V_d$  เท่ากับศูนย์ แล้วมีค่าเป็นลบมากขึ้นเรื่อยๆจนกระทั่ง  $f_1$  เท่ากับ  $f_4$  ซึ่งเป็นค่าต่ำที่สุดของล็อกเรนจ์ จะทำให้  $f_1$  หลุดจากการล็อกของเฟสล็อก และ  $V_d$  กลับเป็นศูนย์อีกครั้ง เราจึงสรุปได้ว่า

$$\text{ล็อกเรนจ์} = f_2 - f_4$$


$$\text{แคปเจอร์เรนจ์} = f_3 - f_1$$



รูปที่ 2.8 แสดงคุณลักษณะระหว่างความถี่กับค่าโวลต์ตรงที่ผิดพลาดของเฟสล็อกกลุ

2.6.2 การสังเคราะห์ความถี่ด้วยเฟสล็อกกลุ

การสังเคราะห์ความถี่ด้วยเฟสล็อกกลุเป็นการสร้างความถี่ขึ้นมาใหม่ด้วยสัญญาณความถี่อ้างอิงที่มาตรฐาน โดยการสร้างสำหรับการสังเคราะห์ความถี่แสดงได้ดังรูปที่ 2.9



รูปที่ 2.9 แสดงโครงสร้างเฟสล็อกกลุสำหรับการสังเคราะห์ความถี่

จากรูปที่ 2.9 ส่วนที่เพิ่มเติมเข้าไปจากโครงสร้างเฟสล็อกกลุที่ได้กล่าวมาแล้ว คือวงจรหาร N ( 1/N ) โดยถ้า  $f_r$  เป็นสัญญาณอ้างอิงที่มีความถี่คงที่แล้ว ความถี่เอาท์พุทของ VCO จะเท่ากับขนาดของความถี่อ้างอิง ( Frequency Reference :  $f_r$  ) คูณกับจำนวนหาร N หรือเขียนได้


$$f_o = f_r * N$$

เอกสารนี้เป็นหรือกล่าวได้ว่าความถี่เอาท์พุท (  $f_o$  ) จะเป็นจำนวนเท่าของความถี่อ้างอิง ) ความถี่ที่ป้อนกลับจากวงจร VCO ที่นำมาเปรียบเทียบกับความถี่อ้างอิงที่เฟสล็อกเตอร์ ( PD ) หารด้วยจำนวน N ให้เท่ากับความถี่อ้างอิง

### บทที่ 3 การคำนวณและการสร้าง

ในการออกแบบทางด้านภาคส่งนั้นเราจำเป็นต้องเพิ่มวงจรทางด้านภาคส่งเข้าไปอีกบางส่วน เพื่อต้องการให้เกิดการซิงโครไนซ์ ( Synchronize ) เราจึงต้องสร้างสัญญาณนำร่อง ( Pilot Signal ) และ สัญญาณพาหะ ( Carrier Signal ) โดยใช้สัญญาณนาฬิกา ( Clock ) ที่มีความถี่ 9600Hz โดยใช้หลักการของ เฟสล็อกคิรคูล ( Phase Lock Loop : PLL ) ให้ได้ความถี่ที่คงที่แล้วทำการส่งไปยังภาครับต่อไป

การสร้างสัญญาณพาหะและสัญญาณนำร่องนั้นจะใช้สัญญาณนาฬิกาความถี่ 9600 Hz ของวงจรถ่ายสัญญาณดิจิตอลมาทำให้เป็นสัญญาณพาหะที่มีความถี่ 76.8 kHz และสัญญาณนำร่องที่มีความถี่ 48 kHz ซึ่งจะได้รายละเอียดของบล็อกไดอะแกรมของวงจรทางด้านส่งดังนี้




รูปที่ 3.1 บล็อกไดอะแกรมที่ใช้ในการออกแบบวงจรทางด้านส่ง

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.1 วงจรกำเนิดสัญญาณข้อมูล

วงจรมีสร้างขึ้นเพื่อการทดสอบการทำงานของเครื่องส่งและรับซึ่งกำเนิดสัญญาณข้อมูลที่มีขนาดความเร็ว 9600 bps สามารถแสดงได้ดังรูป



รูปที่ 3.2 วงจรกำเนิดสัญญาณข้อมูลที่มีความเร็ว 9600 bps


จากรูปที่ 3.2 จะใช้ IC 74LS165 ซึ่งทำงานเป็น Parallel-Load 8 bit Shift Register ข้อมูลที่ไหลเข้ามาใช้ทดสอบสามารถกำหนดได้ โดยการปรับสวิตช์ หลักการทำงานสามารถแสดงได้ดังรูป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีก รูปที่ 3.3 แสดงผังควบคุมการทำงานของ 74LS165 เอกสารทุกครั้งที่มีการนำไปใช้

### 3.2 วงจรแยกสัญญาณดิจิทัล

เป็นวงจรที่ทำหน้าที่แบ่งข้อมูลอินพุตออกเป็น 2 ชุดละ 1 บิต พร้อมทั้งใช้วงจรหน่วงเวลา 3 บิต เพื่อควบคุมให้อินพุตที่เข้ามาครบ 3 บิตเสียก่อนแล้วค่อยทำการแยกสัญญาณ สามารถแสดงได้ดังรูป



รูปที่ 3.4 วงจรแยกสัญญาณดิจิทัล

จากรูปที่ 3.4 นั้นจะใช้ D-ฟลิปฟล็อป และ JK-ฟลิปฟล็อป ทำงานร่วมกัน ซึ่งส่วนที่สำคัญของวงจรนี้ก็คือ วงจรหน่วงเวลา 3 บิต หรือวงจรหาร 3 นั้นเอง ซึ่งจะช่วยควบคุมจังหวะการรับส่งข้อมูลให้เหมาะสมกัน แนวทางของวงจรมีอาศัยหลักการทำงานของวงจรเปลี่ยนสัญญาณข้อมูลจากแบบอนุกรมเป็นแบบขนาน (Serial to Parallel) นั้นเอง ซึ่งข้อมูลที่ได้ออกมาจะมี 3 บิตและจะมีการเปลี่ยนแปลงครั้งละ 3 บิตพร้อมๆกันจึงควรออกแบบเพื่อแปลงสัญญาณไบนารี (Binary Code) ดังกล่าวให้เป็นรหัสเกรย์ (Gray code) ทั้งนี้เพื่อช่วยลดอัตราความผิดพลาดของข้อมูล เพราะว่าบิตข้างเคียงของรหัสเกรย์นั้นจะแตกต่างกันเพียง 1 บิตเท่านั้นสามารถแสดงตารางได้ดังนี้

รหัสไบนารี	รหัสเกรย์
00	00
01	01
10	11
11	10

ตารางที่ 3.1 แสดงการแปลงรหัสไบนารีไปเป็นรหัสเกรย์

### 3.3 วงจรแปลง 2 ลอจิกไปเป็น 4 ระดับ


เนื่องจากโครงการนี้เป็นการมอดูเลทสัญญาณดิจิทัลกับสัญญาณพาหะกันที่วงจรบาลานซ์มอดูเลเตอร์ และสัญญาณดิจิทัลที่จะนำไปมอดูเลทนั้นจะต้องเป็นสัญญาณเส้นเดียว แต่สัญญาณที่แยกออกมาเพื่อที่จะนำมามอดูเลทนั้นจะมีสัญญาณทั้งหมด 2 เส้น ( 2 บิต ) จึงต้องมีการแปลงสัญญาณจาก 2 เส้นนี้ให้เป็นสัญญาณเพียงเส้นเดียว แต่มีหลายระดับเสียก่อน ในที่นี้ความเปลี่ยนแปลงอันจะเกิดจากสัญญาณ 2 บิต มีโอกาสเป็นไปได้  $2^2 = 4$  ระดับ และจากข้อกำหนดของไอซีเบอร์ MC1496 ที่กำหนดให้ระดับของสัญญาณอินพุทที่จะนำมามอดูเลทนั้นมีขนาดไม่เกิน

300 V<sub>p,p</sub> จึงได้ทำการกำหนดระดับการแปลงสัญญาณให้เป็นไปตามตารางที่ 3.2

รหัสไบนารี	รหัสเกรย์	เอาต์พุต 4 ระดับ (mV)
00	00	-50
01	01	-150
10	11	+150
11	10	+50

ตารางที่ 3.2 แสดงการแปลง 2 ลอจิก ไปเป็น 4 ระดับ

ในส่วนของอุปกรณ์ที่ใช้ในวงจรนี้จะอาศัย NOT-เกต และ AND-เกต ให้ทำหน้าที่แปลงสัญญาณ 2 บิตให้เป็น 4 เอาต์พุตแล้วออปแอมป์จะทำหน้าที่แปลงทั้ง 4 เอาต์พุตนี้ให้เป็น 4 ระดับ ดังข้อกำหนดในตารางที่ 3.2 ดังนั้นจึงสามารถออกแบบวงจรแปลงสัญญาณดิจิทัล 2 บิต ไปเป็น 4 ระดับ เพื่อที่จะนำไปมอดูเลทกับสัญญาณพาหะ ดังรูปที่ 3.5



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น รูปที่ 3.5 วงจรแปลง 2 ลอจิก ไปเป็น 4 ระดับ ถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.4 วงจรกรองช่วงความถี่ ( Band Pass Filter : BPF )

วงจรกรองช่วงความถี่ เป็นวงจรกรองความถี่ที่ขอมให้ความถี่ที่อยู่ในช่วงที่ต้องการให้สามารถผ่านวงจรไปได้โดยที่ไม่ถูกลดทอน ส่วนความถี่ที่อยู่นอกเหนือจากนี้ไปจะไม่สามารถผ่านไปได้ ซึ่งวงจรกรองช่วงความถี่ที่ใช้ในภาคส่งนี้จะทำหน้าที่กรองเอาสัญญาณไม่ต้องการออกจากสัญญาณรูปสี่เหลี่ยม ภายในส่วนของวงจรถ่ายสัญญาณพาหะและวงจรถ่ายสัญญาณนำร่อง และยังกำจัดสัญญาณรบกวนที่เกิดขึ้นจากวงจรข้างเคียงก่อนที่จะส่งออกไปยังด้านรับอีกด้วย

วงจรกรองช่วงความถี่สามารถแบ่งออกได้เป็น 2 ชนิดคือ แบบแบนด์กว้าง ( Wide Band Pass Filter ) และแบบแบนด์แคบ ( Narrow Band Pass Filter ) ซึ่งดูได้จากค่าควอลิตี้แฟกเตอร์ ( Quality factor : Q ) ซึ่งถ้า  $Q < 10$  จะเป็นแบบแบนด์กว้าง และถ้า  $Q > 10$  จะเป็นแบบแบนด์แคบเราสามารถหาค่า Q ได้จากสมการดังต่อไปนี้

$$Q = \frac{f_o}{BW} \quad \dots(3.1)$$

$$= \frac{f_o}{f_H - f_L}$$

โดยที่


$f_o$  คือ ความถี่กึ่งกลาง

BW คือความกว้างของแถบความถี่ ( Band Width )

$f_L$  คือ จุดตัดความถี่ต่ำสุด ( Low Frequency Cuttoff )

$f_H$  คือ จุดตัดความถี่สูงสุด ( High Frequency Cuttoff )

สำหรับโครงงานนี้จะใช้วงจรกรองช่วงความถี่แบบแบนด์แคบโดยใช้วงจรที่ชื่อว่า Positive Feedback Band Pass Filter สามารถแสดงได้ดังรูป



รูปที่ 3.6 วงจร Positive Feedback Band Pass Filter


สำหรับการออกแบบวงจรกรองช่วงความถี่จะต้องมีการกำหนดความถี่ที่ต้องการ กำหนดค่า Q หรือ BW และเกณฑ์ที่ต้องการซึ่งจะมีขั้นตอนในการออกแบบดังนี้

- 1) เลือกค่าตัวเก็บประจุ และหาค่า K-parameter จากกราฟ
- 2) ใช้ค่า K ที่หาได้จากข้อ 1 มาหาความต้านทานจากกราฟอีกเช่นกันแต่เป็นกราฟคนละอันจากข้อ 1 ซึ่งจะขึ้นอยู่กับค่า Q ,BW และเกณฑ์ที่เรากำหนดขึ้นมา
- 3) เลือกความต้านทานที่ได้จากกราฟของข้อ 2 และทำการสร้างวงจร

ในโครงการทางภาคส่งนี้ได้กำหนดให้ค่า Q และเกณฑ์ของวงจรกรองช่วงความถี่ที่มีความถี่ 76.8 kHz เท่ากับ 20 และ 10 และ 48 kHz นั้นเท่ากับ 40 และ 10 ตามลำดับ

โดยเริ่มจากวงจรกรองช่วงความถี่ 76.8 kHz จะมีขั้นตอนในการออกแบบดังนี้

- 1) เลือกค่า  $C=470\text{pF}$  จะได้ค่า  $K=2.8$  จากรูปที่ 3.7
- 2) จาก  $K = 2.8$  จะสามารถหาค่าความต้านทานค่าต่างๆ ได้จากรูปที่ 3.8 (a)
- 3)  $R_1 = 12\text{ k}\Omega$   $R_2 = 5\text{ k}\Omega$   $R_3 = 25\text{ k}\Omega$   $R_4 = 47\text{ k}\Omega$







Fig. 4.37. Positive-feedback band-pass filter.


(a) ที่ความถี่ 76.8kHz



(b) ที่ความถี่ 48kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรรมใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
 รูปที่ 3.8 กราฟแสดงความสัมพันธ์ระหว่างค่า K-parameter กับความต้านทานค่าต่างๆ

จะสามารถสร้างวงจรกรองช่วงความถี่ 76.8 kHz ได้ดังรูป




รูปที่ 3.9 วงจรกรองช่วงความถี่ 76.8 kHz

ต่อไปเป็นวงจรกรองช่วงความถี่ 48 kHz จะมีขั้นตอนในการออกแบบดังนี้

- 1) เลือกค่า  $C=470\text{pF}$  จะได้ค่า  $K=4.4$  จากรูปที่ 3.7
- 2) จาก  $K=4.4$  จะสามารถหาค่าความต้านทานค่าต่างๆ ได้จากรูปที่ 3.8 (b)
- 3)  $R_1 = 32\text{ k}\Omega$   $R_2 = 10\text{ k}\Omega$   $R_3 = 38\text{ k}\Omega$   $R_4 = 27\text{ k}\Omega$

จะสามารถสร้างวงจรกรองช่วงความถี่ 48 kHz ได้ดังรูป



รูปที่ 3.10 วงจรกรองช่วงความถี่ 48 kHz

### 3.5 วงจรกำเนิดสัญญาณพาหะ 76.8 kHz


วงจรในส่วนนี้จะทำหน้าที่กำเนิดสัญญาณไซน์ความถี่ 76.8 kHz เพื่อใช้เป็นสัญญาณพาหะและนำไปคูณกับสัญญาณหลายระดับที่วงจรบาลานซ์มอดูเลเตอร์ เนื่องจากระบบการส่งสัญญาณดิจิตอลนี้ มีหัวใจสำคัญคือการซิงโครไนซ์ ( Synchronization ) ที่ทำให้จังหวะการทำงานของอุปกรณ์อิเล็กทรอนิกส์ในทั้งภาคส่งและภาครับมีความสัมพันธ์กันอย่างแน่นหนา ดังนั้นจึงอาศัยสัญญาณนาฬิกาที่ได้จากข้อมูลทำการส่งในวงจรกำเนิดสัญญาณข้อมูล ในโครงงานนี้ต้องการข้อมูลความเร็ว 9600 bps จึงมีสัญญาณนาฬิกา 9600 bps มาใช้อ้างอิงกับสัญญาณพาหะที่มีความถี่ 76.8 kHz โดยใช้เฟสล็อกช่วยล็อกสัญญาณนาฬิกาและคูณความถี่ให้สูงขึ้น โดยอาศัยสัญญาณนาฬิกาจากวงจรถ่ายสัญญาณไปคูณกับ 8 ก็จะได้ความถี่ 76.8 kbps สามารถแสดงวงจรถ่ายสัญญาณพาหะได้ดังรูป



### 3.6 วงจรกำเนิดสัญญาณนำร่อง ( Pilot Signal ) 48 kHz

สัญญาณนำร่องในที่นี้เป็นสัญญาณไซน์ที่มีความใกล้เคียงกันกับสัญญาณพาหะและมีความสัมพันธ์กับสัญญาณนาฬิกาของวงจรถ่ายสัญญาณข้อมูลเช่นเดียวกับสัญญาณพาหะเพราะอาศัยนาฬิกาความถี่ที่ขึ้นมาเหมือนกับการสร้างสัญญาณพาหะ ซึ่งในโครงงานนี้จะเลือกกำเนิดที่ความถี่ 48 kHz ซึ่งจะอยู่ทางด้านที่มีความถี่ต่ำกว่า ( Lower side Band ) ของสเปกตรัมการมอดูเลตในโครงงานนี้สาเหตุที่เลือก 48 kHz เพราะสะดวกในการออกแบบวงจรความถี่ ก็จะใช้วงจรหาร 5 ภายในเฟสล็อกจูน

สำหรับวงจรถ่ายสัญญาณนำร่องที่ใช้ในโครงงานนี้แสดงได้ดังรูป




รูปที่ 3.12 วงจรกำเนิดสัญญาณนำร่อง 48 kHz

จากรูปที่ 3.12 จะเห็นว่าวงจรถ่ายสัญญาณนำร่องจะเหมือนกับวงจรถ่ายสัญญาณพาหะเกือบทุกอย่างจะต่างกันก็ตรงที่วงจรหารความถี่จากวงจรหาร 8 มาเป็นหาร 5 และวงจรถ่ายช่วงความถี่ก็จะออกแบบโดยใช้ความถี่กลางจาก 76.8 kHz ให้กลายเป็น 48 kHz แทน

### 3.7 วงจรเลื่อนเฟสสัญญาณพาหะ 90 องศา

จากการที่ทำการแยกสัญญาณดิจิทัลออกเป็น 2 ส่วนคือบิตต่าง ( Quadrature phase ) และบิตบน ( Inphase ) จึงต้องวงจรถ่ายสัญญาณ 2 วงจร และมีสัญญาณพาหะ 2 ชุด เพื่อที่จะเป็นพาหะในการนำสัญญาณดิจิทัลออกไปด้วยเช่นกัน ซึ่งในโครงงานนี้จะใช้ความถี่พาหะตัวเดียวกันแต่มีเฟสต่างกัน 90 องศา โดยให้สัญญาณพาหะไซน์ที่ได้จากวงจรถ่ายสัญญาณพาหะโดยตรงไปมอดูเลตกับ

สัญญาณ 4 ระดับทางด้านบิตบน และใช้สัญญาณพาหะโคไซน์ที่ได้จากวงจรเลื่อนเฟสสัญญาณพาหะ 90 องศา ไปมอดูเลตกับสัญญาณ 4 ระดับที่อยู่ทางด้านบิตล่าง ดังนั้นจึงต้องทำการออกแบบวงจรเลื่อนเฟสโดยอาศัยหลักการของวงจรกรองผ่านทั้งหมด (All-Pass Filter) ชนิด  $V_o$  ถ้าให้  $V_{in}$  ดังมีรายละเอียดดังต่อไปนี้



รูปที่ 3.13 วงจรกรองผ่านทั้งหมดชนิด  $V_o$  ถ้าให้  $V_{in}$

จากรูปที่ 3.13 จะสามารถหาสมการได้ดังนี้

$$V_o = -V_{in} + -j2X_c V_{in} / (R - jX_c) \quad \dots(3.2)$$

โดยที่  $-j = 1/j$

$$X_c = 1/2\pi fC$$

$f =$  ความถี่ที่ใช้ในการเลื่อน

เมื่อแทนค่าต่างลงไปในสมการที่ 3.2 จะได้สมการใหม่ดังนี้

$$V_o = V_{in} \{ -1 + 2 / (j2\pi fRC - 1) \}$$

$$V_o / V_{in} = (1 - j2\pi fRC) / (1 - j2\pi fRC) = 1$$

สามารถคำนวณหาค่าของมุมวงจรเลื่อนเฟสได้จากสมการดังต่อไปนี้

$$\phi = -2 \tan^{-1}(2\pi fRC) \quad \dots(3.3)$$

เมื่อ  $V_o / V_{in} =$  อัตราขยายของวงจร

$\phi =$  ความแตกต่างทางเฟสระหว่าง  $V_o$  และ  $V_{in}$

ขั้นตอนในการออกแบบ

1. เลือกค่า  $\phi$  เท่ากับ -90 องศา

2. ใช้ค่าความถี่เท่ากับสัญญาณพาหะคือ 76.8 kHz

3. เลือกค่า  $C$  เท่ากับ 620 pF


เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อใช้ในการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ขอสงวนสิทธิ์ในสิ่งที่ปรากฏ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. จากสมการที่ 3.3 สามารถหา R ได้ดังนี้

$$\begin{aligned} R &= \tan(-\phi/2) / (2\pi fC) \\ &= \tan(45) / (2\pi \times 76.8 \times 10^3 \times 620 \times 10^{-12}) \\ &= 3.3 \text{ k}\Omega \end{aligned}$$

ดังนั้นในการทดลองจะใช้ R ประมาณ 10 k $\Omega$

วงจรเลื่อนเฟสชนิด  $V_o$  ล้าหลัง  $V_{in}$  นี้ ถ้าให้อินพุตเป็นสัญญาณไซน์ ดังนั้นสัญญาณเอาต์พุตที่ได้จะเป็นสัญญาณโคไซน์ที่มีเฟสตามหลังอยู่ 90 องศา จากบล็อกไดอะแกรมเครื่องส่งใช้ในการทดลองนั้นต้องการให้อาต์พุตมีเฟสนำหน้าอยู่ 90 องศาจึงได้นำเอาที่พุตที่ได้จากวงจรเลื่อนเฟสชนิด  $V_o$  ล้าหลัง  $V_{in}$  มาผ่านวงจรขยายแบบกลับเฟสอีกทีจะได้วงจรในการออกแบบดังรูปที่ 3.14




รูปที่ 3.14 วงจรเลื่อนเฟสสัญญาณพาหะ 90 องศา

### 3.8 วงจรบาลานซ์มอดูเลเตอร์

วงจรนี้นับว่าเป็นส่วนสำคัญอย่างยิ่งเพราะจะทำหน้าที่คูณสัญญาณพาหะกับสัญญาณ 4 ระดับ ซึ่งมี 2 ส่วนที่มีทั้งบิตล่างและบิตบนที่ได้จากวงจรแยกสัญญาณดิจิทัล

วงจรบาลานซ์มอดูเลเตอร์ทางด้านบิตบนก็จะทำหน้าที่คูณสัญญาณ 4 ระดับที่มาจากวงจรแยกสัญญาณทางด้านบิตบนกับสัญญาณพาหะที่ได้มาจากวงจรกำเนิดสัญญาณพาหะโดยตรง ส่วนวงจรบาลานซ์มอดูเลเตอร์ทางด้านบิตล่างก็จะทำหน้าที่คูณสัญญาณ 4 ระดับที่ได้จากวงจรแยกสัญญาณดิจิทัลทางด้านบิตล่างกับสัญญาณพาหะที่ได้จากวงจรกำเนิดสัญญาณพาหะ แล้วผ่านวงจรเลื่อนเฟส 90 องศา ซึ่งรายละเอียดของวงจรบาลานซ์มอดูเลเตอร์ทั้งสองจะเหมือนกันทุกประการดังแสดงไว้ในรูปที่ 3.15




รูปที่ 3.15 วงจรบาลานซ์มอดูเลเตอร์

ข้อควรคำนึงในวงจรส่วนนี้คือ ข้อกำหนดของไอซีเบอร์ MC1496 ที่ได้ระบุไว้ว่า ขนาดของสัญญาณที่จะนำมามอดูเลตควรมีค่าประมาณ  $300 \text{ mV}_{\text{rms}}$  และขนาดของสัญญาณพาหะควรมีค่าประมาณ  $150 \text{ mV}_{\text{rms}}$  ดังนั้นสัญญาณทั้งสองก่อนที่จะนำเข้าไปคูณต้องผ่านตัวต้านทานปรับค่าได้เสียก่อนเพื่อจะควบคุมระดับของสัญญาณทั้งสองให้เป็นไปตามข้อกำหนดดังกล่าว

สัญญาณที่ได้จากวงจรมอดูเลเตอร์นั้นมีขนาดเล็กมากจึงต้องผ่านวงจรขยายความแตกต่าง (Differential Amplifier) โดยอาศัยสัญญาณที่ออกจากขา 6 และ ขา 12 (สัญญาณที่ขา 6 และ ขา 12 จะกลับเฟสกันอยู่) ป้อนเข้าที่ขาอินพุทแอมป์ 3 และ 2 ตามลำดับ และสามารถกำหนดอัตราขยายจากอัตราส่วนตัวต้านทานทำนองเดียวกันกับวงจรขยายสัญญาณแบบกลับเฟส (Inverting Amplifier)

### 3.9 วงจรขยายรวมสัญญาณมอดูเลตแบบไม่กลับเฟส (Summing Amplifier)

เมื่อได้ทำการทั้งสองส่วนแล้วก็นำสัญญาณทั้งสองส่วนนี้มารวมกันแล้วส่งไปพร้อมๆกันซึ่งสัญญาณที่ต้องการส่งไปนั้นจะประกอบด้วยสัญญาณจากวงจรมอดูเลตอร์ทางค่านิทบน สัญญาณจากวงจรมอดูเลตอร์ทางค่านิทล่าง และสัญญาณนำร่องซึ่งทั้งสามสัญญาณจะต้องถูกส่งไปพร้อมๆกันด้วยวงจรขยายรวมสัญญาณ โดยที่สัญญาณดังกล่าวจะถูกส่งไปตามสายโคแอกเซียล วงจรขยายรวมสัญญาณมีรูปแบบดังรูปที่ 3.16



รูปที่ 3.16 วงจรขยายรวมสัญญาณแบบไม่กลับเฟส

จากรูปที่ 3.16 เป็นวงจรขยายรวมสัญญาณแบบไม่กลับเฟส ใช้สำหรับการรวมสัญญาณหลายๆ จุดเข้าด้วยกันเพื่อให้เป็นสัญญาณที่ถูกขยายแล้วเพียงจุดเดียวซึ่งแรงดันที่เอาต์พุตเราสามารถหาได้จาก

$$V_o = \{V_1 / R_1 + V_2 / R_2 + V_3 / R_3\} [1 + R_b / R_a] \dots (3.4)$$

- โดยที่ สมมติให้
- $V_1$  คือ สัญญาณเอาต์พุตจากวงจรมอดูเลเตอร์ทางด้านบิทบน
  - $V_2$  คือ สัญญาณเอาต์พุตจากบิตานซ์มอดูเลเตอร์ทางด้านบิทล่าง
  - $V_3$  คือสัญญาณเอาต์พุตจากวงจรถ่ายสัญญาณนำร่อง


ในการออกแบบนั้นได้กำหนดให้  $R_1 = R_2 = R_3 = R = 1 \text{ k}\Omega$  และให้  $V_{in} = \{V_1 + V_2 + V_3\}$  ดังนั้นจากสมการที่ 3.4 จะได้ว่า

$$V_o / V_{in} = \{1 + R_b / R_a\} \dots (3.5)$$

จากสมการที่ 3.5 จะเห็นได้ว่า อัตราขยายแรงดันของวงจรขยายรวมแบบไม่กลับเฟสนั้นจะต้องมีค่ามากกว่า 1 หรือมียูนิตี (Unity) เสมอ เนื่องจากแรงดันเอาต์พุตที่ได้ป้อนเข้าที่ขาอินพุทบวก (นอนอินเวอร์ตติ้ง) ของออปแอมป์ และได้เฟสของแรงดันเอาต์พุตกับอินพุทเป็นเฟสเดียวกัน (Inphase) ในที่นี้ได้กำหนดให้  $R_a$  มีค่าเป็น  $5 \text{ k}\Omega$  และ  $R_b$  เป็นความต้านทานที่ปรับค่าได้  $100 \text{ k}\Omega$  ทำให้ได้อัตราขยายแรงดันที่สามารถปรับค่าได้ตั้งแต่ 1 ถึง 21

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการออกแบบและทดลองทางด้านภาครับนั้น ต้องมีการเพิ่มเติมบางส่วนของทฤษฎี เพื่อให้สอดคล้องกับสัญญาณที่ส่งมาทางด้านภาคส่งซึ่งสัญญาณที่ส่งมานั้นมีความถี่ทางด้านสัญญาณนำร่อง 48 kHz ร่วมส่งมากับสัญญาณเข้ารหัส ดังนั้นต้องมีวงจรกรองสัญญาณ 2 วงจร คือ วงจรกรองความถี่ช่วง 50-80 kHz และวงจรกรองช่วงความถี่ 48 kHz ดังแสดงในรูปที่ 3.17




เอกสารนี้เป็นเอกสารรูปที่ 3.17 บล็อกโคออร์เดชั่นที่ใช้ในการออกแบบวงจรทางด้านภาครับใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.17 จะเห็นได้ว่าได้มีการนำสัญญาณนำร่อง 48 kHz มาใช้ในการกู้สัญญาณพาหะ ไซน์เวฟ 76.8 kHz ผ่านวงจรเลื่อนเฟส 90 องศา เพื่อทำการดิเทคสัญญาณข้อมูล หลังจากนั้นนำสัญญาณข้อมูลที่ได้ไปผ่านวงจรกรองความถี่ต่ำผ่าน แล้วนำมาเปรียบเทียบกับสัญญาณจะได้สัญญาณทางด้าน I' C' และ Q' แล้วนำไปเข้าวงจรแปลงสัญญาณรหัสเกรย์ ( Gray Code ) เป็นสัญญาณไบนารี ( Binary Code ) ได้สัญญาณ I C และ Q จากนั้นทำการเลื่อนข้อมูลแบบขนานเป็นอนุกรม ก็จะได้สัญญาณเอาต์พุตออกมา โดยที่สัญญาณนาฬิกา 9.6 kHz ได้จากการนำเอาสัญญาณนำร่องมาคูณสัญญาณนาฬิกาโดยวงจรเฟสล็อกคูณสัญญาณนาฬิกา 9.6 kHz เพื่อใช้ในการกระตุ้นข้อมูลให้ออกมาทางเอาต์พุตได้

### 3.10 วงจรกรองความถี่ช่วง 50-80 kHz

เมื่อสัญญาณที่ได้เข้ารหัสแบบ 8-QAM แล้วจะถูกส่งมาตามสายโคแอกเซียล ทางด้านรับเมื่อได้รับสัญญาณแล้วต้องทำการตรวจรับสัญญาณขึ้นต้นและกรองสัญญาณช่วงความถี่ที่ภาครับต้องการเท่านั้น อีกทั้งยังเป็นการกำจัดสัญญาณรบกวนอีกทางหนึ่งด้วย ลักษณะรายละเอียดในการออกแบบและทดลองวงจรจะคล้ายคลึงกันกับวงจรกรองช่วงความถี่ของวงจรในภาคส่ง แต่มีการนำเอาวงจรกรองช่วงความถี่ผ่านต่อแบบ Cascade เพื่อจะได้ช่วงความถี่ที่ต้องการมีความคมมากขึ้น เพื่อจะได้ความถี่ช่วง 50-80 kHz ดังในวงจรรูปที่ 3.18




รูปที่ 3.18 วงจรกรองความถี่ช่วง 50- 80 kHz

### 3.11 วงจรกรองความถี่ช่วง 48 kHz

วงจรมีเป็นส่วนสำคัญในการนำมาคูณสัญญาณพาหะและคูณสัญญาณนาฬิกา ดังนั้นจะต้องมีคุณสมบัติในการกรองความถี่ในช่วงแบนด์วิธที่แคบมาก ดังนั้นจึงทำการต่อแบบ Cascade จะได้วงจรเดียวกับวงจรกรองช่วงความถี่ 50-80 kHz โดยทำการปรับความถี่จากการปรับค่าความต้านทานเพียงเล็กน้อย เพื่อสะดวกในการออกแบบ

### 8.12 วงจรกู้สัญญาณนาฬิกา ( Clock Recovery )

สำหรับวงจรกู้สัญญาณนาฬิกาที่ออกแบบแล้วใช้ในการทดลองนั้น เป็นดังรูปที่ 3.19



รูปที่ 3.19 วงจรกู้สัญญาณนาฬิกา

จากรูปที่ 3.19 เมื่อสัญญาณไฟลิตทโทน 48 kHz ผ่านวงจรกรองช่วงความถี่ 48 kHz แล้ว จะถูกส่งต่อไปยังวงจรกู้สัญญาณนาฬิกา เพื่อทำการแปลงสัญญาณรูปไซน์เวฟให้เป็นสัญญาณรูปสแควร์เวฟ จากนั้นก็ผ่านวงจรหาร 5 เพื่อทำให้สัญญาณรูปสแควร์เวฟ 48 kHz มีความถี่ลดลงเหลือ 9.6 kHz ซึ่งมีความถี่เท่ากับสัญญาณนาฬิกา 9.6 kHz ที่ภาคส่งพอดี


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจากการที่ทางด้านภาคส่งนั้นส่งสัญญาณโพลิทโทนโดยสร้างมาจากการอ้างอิงจากสัญญาณนาฬิกาโดยใช้เฟสล็อกกลุ่ทำการล็อกสัญญาณนาฬิกาเอาไว้ แล้วคูณความถี่ให้สูงขึ้น หลังจากนั้นใช้วงจรกรองช่วงความถี่ช่วยทำให้สัญญาณรูปสแควร์เวฟกลายเป็นสัญญาณรูปไซน์เวฟ และที่ภาครับเมื่อรับสัญญาณโพลิทโทนได้แล้วจะใช้วงจรเฟสล็อกกลุ่ทำการล็อกสัญญาณเอาไว้ พร้อมกับแปลงสัญญาณไซน์เวฟให้เป็นรูปสัญญาณสแควร์เวฟ จากนั้นก็ใช้วงจรหารความถี่เพื่อให้ความถี่ลดลงเหลือ 9.6 kHz จากนั้นจึงนำสัญญาณที่ได้นี้ไปเข้าเฟสล็อกกลุ่เพื่อสร้างสัญญาณนาฬิกา 9.6 kHz ออกมา

ดังนั้นจะเห็นได้ว่า การสร้างโพลิทโทนของทางภาคส่งและสัญญาณนาฬิกาของทางภาครับนั้น จะอาศัยการอ้างอิงและการเปรียบเทียบกับสัญญาณที่มีอยู่แล้วในวงจร อีกทั้งเป็นสัญญาณตัวเดียวกันอีกด้วย รวมทั้งการใช้วงจรเฟสล็อกกลุ่ซึ่งเป็นวงจรผลิตความถี่และวงจรเปรียบเทียบเฟสสัญญาณอยู่ภายใน จึงเป็นการทำให้เกิดการซิงค์โครไนซ์ ( Synchronization ) กันระหว่างภาคส่งและภาครับ

3.13 วงจรกู้สัญญาณพาหะ

วงจรกู้สัญญาณพาหะ ( Carrier Recovery ) นั้น ก็จะใช้หลักการและวิธีการเหมือนกันทุกประการกับวงจรกำเนิดสัญญาณพาหะของด้านภาคส่งกล่าว คือ จะอาศัยสัญญาณนาฬิกาที่ได้จากวงจรกู้สัญญาณนาฬิกามาใช้เป็นสัญญาณอ้างอิง แล้วคูณความถี่ให้สูงขึ้นโดยใช้วงจรเฟสล็อกกลุ่จากนั้นก็ผ่านวงจรกรองช่วงความถี่ทำการคัดเลือกเฉพาะสัญญาณ ไซน์เวฟเพื่อนำมาเป็นสัญญาณพาหะสำหรับใช้ในวงจรบาลานซ์ดีมอดูเลเตอร์ต่อไป ดังจะแสดงวงจรกู้สัญญาณพาหะดังรูป




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้รูปที่ 3.20 วงจรกู้สัญญาณพาหะงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจากสัญญาณมอดูเลทที่รับมาได้นั้นจะประกอบไปด้วย สัญญาณคิจิตอลที่ถูกแยกออกเป็น 2 ส่วน และสัญญาณข้อมูล 2 บิตที่ถูกแยกออกมานั้น จะกลายเป็นของสัญญาณ 4 ระดับแล้วมอดูเลทกับสัญญาณพาหะ โดยใช้วงจรมอดูเลเตอร์ และนำมารวมกันระหว่างสัญญาณมอดูเลททางด้านอินเฟสที่ใช้สัญญาณไซน์เป็นสัญญาณพาหะ และสัญญาณมอดูเลททางด้านควอดราเจอร์เฟสที่ใช้สัญญาณโคไซน์เป็นสัญญาณพาหะ ในทำนองเดียวกัน ที่ภาครับนี้ สัญญาณพาหะก็ต้องมี 2 ชุดเช่นกัน โดยใช้สัญญาณไซน์เวฟที่ได้จากวงจรถูกัดสัญญาณพาหะ เพื่อนำไปใช้ในวงจรมอดูเลเตอร์ของทางด้านอินเฟส และจะใช้สัญญาณโคไซน์ที่ได้มาจากวงจรถูกัดสัญญาณพาหะที่ผ่านวงจรถูกัดเฟส 90 องศา เพื่อนำไปใช้ในวงจรมอดูเลเตอร์ของทางด้านควอดราเจอร์เฟส สำหรับวงจรถูกัดเฟส 90 องศาจะใช้วงจรเหมือนทางด้านส่งทุกประการ

### 3.14 วงจรมอดูเลเตอร์

ทางด้านภาครับวงจรมอดูเลเตอร์ ( Balance Demodulator ) จะใช้ ไอซี 1496 รูปแบบของวงจรมอดูเลเตอร์จะเหมือนกับวงจรมอดูเลเตอร์ทางด้านภาคส่งเกือบทุกประการแต่จะต่างกับทางด้านภาคส่งเพียงเล็กน้อยเท่านั้นดังแสดงไว้ในรูปที่ 3.12 และด้วยเหตุผลที่ว่าข้อมูลที่ส่งมาที่ได้จากวงจรมอดูเลเตอร์ 50-80 kHz นั้นจะถูกแยกออกเป็น 2 ส่วน ดังนั้นจะต้องใช้วงจรมอดูเลเตอร์ 2 วงจร เพื่อทำการคิโมเดมูเลท ทางด้านอินเฟส ( Inphase ) และทางด้านควอดราเจอร์เฟส ( Quadrature Phase ) แต่ทั้ง 2 วงจรเหมือนกันทุกประการต่างกันตรงที่สัญญาณพาหะที่ทำการคิโมเดมูเลททางด้านอินเฟสเป็นสัญญาณไซน์ ส่วนทางด้านควอดราเจอร์เฟสเป็นสัญญาณโคไซน์




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 3.21 วงจรมอดูเลเตอร์

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.15 วงจรกรองความถี่ต่ำผ่าน

เมื่อทำการคิมอดูเลขทั้ง 2 ด้านแล้ว สัญญาณเอาต์พุตที่ได้ทั้งสองวงจรมันจะประกอบสัญญาณที่เกิดจากการคูณกันของสัญญาณพาหะกับสัญญาณมอดูเลข และผลที่ได้จะมีสัญญาณความถี่สูงและสัญญาณความถี่ต่ำ ซึ่งสัญญาณ 4 ระดับที่ต้องการนั้นอยู่ในรูปของสัญญาณความถี่ต่ำ ดังนั้นวงจรกรองความถี่ต่ำผ่านจะทำหน้าที่กรองเฉพาะสัญญาณความถี่ต่ำที่ต้องการเท่านั้น ส่วนสัญญาณความถี่สูงจะถูกตัดทิ้งไปเหลือแต่สัญญาณ 4 ระดับในส่วนของการความถี่ต่ำผ่านเท่านั้น

ในส่วนการออกแบบนั้น จะใช้ความถี่คัท-ออฟ ( Cut-off Frequency ) ที่ประมาณ 3.2 kHz หลักการในการออกแบบจะคล้ายวงจรกรองช่วงความถี่โดยใช้การอ่านค่าพารามิเตอร์ต่างๆจากกราฟ รูปแบบของวงจรกรองความถี่ต่ำผ่านทั้ง 2 ด้านเหมือนกันทุกประการสามารถแสดงได้ดังรูปที่ 3.22



รูปที่ 3.22 วงจรกรองความถี่ต่ำผ่าน

### 3.16 วงจรแปลงสัญญาณ 4 ระดับ ไปเป็น 2 ระดับ


เมื่อสัญญาณผ่านวงจรบาลานซ์คิมอดูเลขเตอร์ทางภาครับแล้วผ่านวงจรกรองความถี่ต่ำ จะเป็นสัญญาณความถี่ต่ำ และเมื่อผ่านขบวนการตัดสินใจระดับและจัดรูปพัลส์แล้ว จะเป็นสัญญาณ 4 ระดับเหมือนกันกับสัญญาณก่อนที่จะเข้าวงจรบาลานซ์คิมอดูเลขเตอร์ของทางด้านภาคส่ง ดังนั้นเราจำเป็นต้องเปลี่ยนสัญญาณ 4 ระดับดังกล่าวให้เป็นสัญญาณคิจิตอล 2 ระดับ เพื่อที่จะนำไปรวมกันเป็นข้อมูลคิจิตอลส่งออกต่อไป

เพื่อความสะดวกในการตรวจจับระดับ จึงได้มีการออกแบบวงจรขยายสัญญาณ 4 ระดับซึ่งมีขนาดเล็กไม่ถึง  $1 V_{P-P}$  ให้เป็นสัญญาณขนาดใหญ่  $8 V_{P-P}$  ดังสรุปการขยายสัญญาณ 4 ระดับ และแสดงไว้ในตารางที่ 3.3

อินพุต 4 ระดับ ( สัญญาณขนาดเล็ก )	เอาต์พุต 4 ระดับ ( สัญญาณขนาดใหญ่ )
+150 mV	9 V
+50 mV	7 V
-50 mV	5 V
-150 mV	3 V

ตารางที่ 3.3 การขยายสัญญาณก่อนเข้าวงจรตรวจระดับสัญญาณ

ในส่วนของวงจรขยายสัญญาณดังกล่าวนี้ ได้ทำการออกแบบและทดลองวงจรดังแสดงไว้ในรูปที่ 3.23 โดยอาศัยวงจรขยายออปแอมป์แบบไม่กลับขั้ว ( Non-Inverting ) ใช้ตัวต้านทานแบ่งแรงดันจาก 12 โวลต์ ให้ได้ 6 โวลต์ เข้าที่ขา 3 ของออปแอมป์ เพื่อใช้เป็นระดับอ้างอิงในการขยายสัญญาณ ที่ขา 2 ของออปแอมป์ มีส่วน  $R_f$  ของวงจรมีจะใช้ความต้านทานที่ปรับค่าได้ 5 k $\Omega$  เพื่อให้ปรับอัตราขยายของวงจรให้เป็นไปตามข้อกำหนดที่ได้ทำการออกแบบไว้



รูปที่ 3.23 วงจรขยายสัญญาณ 4 ระดับ


เมื่อระดับของสัญญาณมีขนาดใหญ่เพียงพอกับการตรวจจับระดับและมีความสามารถในการป้องกันความผิดพลาดของสัญญาณ แล้วจะถูกส่งไปเข้าวงจรแปลงระดับให้เป็น 2 ระดับ โดยใช้วงจรเปรียบเทียบแรงดัน ซึ่งอาศัยออปแอมป์ทำหน้าที่ตรวจจับระดับสัญญาณ ทำการตั้งจุดการทำงานของออปแอมป์ไว้ที่ระดับต่างๆกัน ดังนี้ 4 โวลต์ 6 โวลต์ และ 8 โวลต์

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อสัญญาณขาเข้าออปแอมป์แต่ละตัวจะตรวจสอบ เปรียบเทียบความต่างศักย์ระหว่าง ขา กลับขั้ว และขาไม่กลับขั้ว แล้วให้เอาท์พุทตามลักษณะของตัวมัน และที่เอาท์พุทแต่ละตัวจะใช้ตัวต้านทานแบ่งแรงดันเพื่อที่ต้องการเพียง 5 โวลต์ ในขณะที่สัญญาณเข้ามาต่ำกว่าระดับที่ตั้งไว้ และ 0 โวลต์ ในขณะที่สัญญาณเข้ามาสูงกว่าระดับที่ตั้งไว้ของออปแอมป์ทุกตัว ทั้งนี้เพื่อให้สอดคล้องกับอินพุทที่ EX-OR Gate ต้องการ ( ไฟเลี้ยงของออปแอมป์จะป้อน +12 โวลต์ เข้าที่ขา 7 และขา 4 ลงกราวน์ ดังรูป ที่ 3.24 นั้นเอาท์พุทของออปแอมป์จะ ไม่มีโอกาสเป็นโฟลป ) ดังนั้นเอาท์พุทจากวงจรแปลงสัญญาณ 4 ระดับ ไปเป็น 2 ระดับจะเป็นสัญญาณดิจิทัลที่เป็นรหัสเกรย์ ดังตารางที่ 3.4

สัญญาณอินพุท	สัญญาณเอาท์พุทเกรย์ไค้ด
9 V	11
7 V	10
5 V	00
3 V	01


ตารางที่ 3.4 การตรวจจับระดับสัญญาณแล้วแปลงสัญญาณเป็นรหัสเกรย์ไค้ด  
 ดังนั้นก่อนที่จะนำสัญญาณ 2 ระดับไปเข้าวงจรรวมสัญญาณดิจิทัลนั้นจะต้องมีการถอดรหัสเกรย์เสียก่อนเพื่อแปลงเป็นสัญญาณ ไบนารีทำได้โดยเอาท์พุทที่ได้จากวงจรนี้ผ่าน EX-OR Gate



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
 รูปที่ 3.24 วงจรแปลงสัญญาณ 4 ระดับเป็น 2 ระดับ

### 3.17 วงจรรวมสัญญาณดิจิทัล

สำหรับวงจรรวมสัญญาณดิจิทัลนั้นมีการออกแบบใช้ในการทดลอง ดังรูปที่ 3.25




รูปที่ 3.25 วงจรรวมสัญญาณดิจิทัล


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.25 เป็นวงจรที่มีลักษณะและหน้าที่การทำงานตรงกันข้ามกันกับวงจรแยกสัญญาณดิจิทัลของทางภาคส่ง เพื่อทำหน้าที่รวมสัญญาณดิจิทัลทั้งด้านอินเฟส และด้านควอควาเจอร์เฟส (บิตบนและบิตล่าง) จากสัญญาณดิจิทัลแบบขนานไปเป็นสัญญาณดิจิทัลแบบอนุกรม โดยอาศัยการควบคุมจังหวะการทำงานของตัวฟลิปฟลอปจากสัญญาณนาฬิกาที่ได้จากวงจรผู้สัญญาณนาฬิกา


สัญญาณดิจิทัลที่ได้จากภาคส่งในส่วนของวงจรแยกสัญญาณดิจิทัลนั้น จะเป็นรหัสเกรย์จึงต้องทำการแปลงสัญญาณให้เป็นรหัสไบนารี โดยอาศัยหลักการทำงาน EX-OR Gate เหมือนกันกับทางด้านส่ง

วงจรหาร 3 หรือวงจรหน่วงเวลา 3 บิต ก็จะเข้ามามีบทบาทอีกเช่นเดิม แต่จะทำหน้าที่พิเศษในการบังคับ D ฟลิปฟลอปให้มีจังหวะพอดีกับความต้องการรับข้อมูลของ D ฟลิปฟลอป เพราะว่าข้อมูลจาก D ฟลิปฟลอป จะถูกส่งไปบังคับให้ D ฟลิปฟลอป มีเอาต์พุตเหมือนกันกับข้อมูลที่ได้รับมาผ่านการควบคุมที่ขา SET และขา RESET ของ D ฟลิปฟลอปแต่ละตัว เมื่อ D ฟลิปฟลอป รับข้อมูลไปแล้วนั้นควรจะใช้เวลาเพียงสัญญาณนาฬิกาพัลส์ลูกเดียวเท่านั้น จึงใช้ NAND Gate แบบ 3 อินพุต เข้าช่วยในการบังคับให้ D ฟลิปฟลอป ส่งข้อมูลเฉพาะสัญญาณนาฬิกาลูกแรกเท่านั้น ( พัลส์ควบคุม D ฟลิปฟลอป จะมี 3 ลูก ) ซึ่งหลักการดังกล่าวนี้ก็เป็นหลักการของวงจรแปลงข้อมูลแบบขนานไปเป็นแบบอนุกรมนั่นเอง







รูปที่ 3.26 แสดงวงจรภาคส่งส่วนที่ 1



รูปที่ 3.27 แสดงวงจรภาคส่งส่วนที่ 2




รูปที่ 3.28 แสดงวงจรภาคส่งส่วนที่ 3



รูปที่ 3.29 แสดงวงจรภาครับส่วนที่ 1





รูปที่ 3.31 วงจรภาครับส่วนที่ 3


## บทที่ 4

### การทดลองและผลการทดลอง

การทดลองในส่วนของภาคส่งสัญญาณ 8-QAM จะมีผลการทดลองในส่วนของวงจรต่างๆดังนี้

#### 4.1 วงจรกำเนิดสัญญาณข้อมูล


จากรูปที่ 3.2 เมื่อทำการป้อนรหัส 1110010101 เข้าไปในวงจรกำเนิดสัญญาณโดยป้อนสัญญาณคล็อกที่มีบิตเรท 9600 bps ขนาด  $5 V_{pp}$  และแรงดันออฟเซต  $2.5 V_{pp}$  จะได้สัญญาณออกจากรหัสที่ขา 9 ดังรูปที่ 4.1



รูปที่ 4.1 แสดงเอาต์พุตของวงจรกำเนิดสัญญาณเมื่อป้อนรหัส 1110010101 (CH1)

เปรียบเทียบกับสัญญาณ clock (CH2)

เมื่อทำการป้อนรหัสต่างๆเพื่อทำการทดสอบวงจรกำเนิดสัญญาณโดยป้อน 10101111 เข้าไปในวงจรกำเนิดสัญญาณโดยป้อนสัญญาณคล็อกที่มีบิตเรท 9600 bps ขนาด  $5 V_{pp}$  และแรงดันออฟเซต  $2.5 V_{pp}$  จะได้สัญญาณออกจากรหัสที่ขา 9 ดังรูปที่ 4.2




รูปที่ 4.2 แสดงเอาต์พุตของวงจรกำเนิดสัญญาณเมื่อป้อนรหัส 10101111 (CH1)

เปรียบเทียบกับสัญญาณ clock (CH2)

#### 4.2 วงจรแยกสัญญาณดิจิทัล 3 บิต

เมื่อทำการป้อนรหัสที่ได้วงจรกำเนิดสัญญาณ คือ 11000110 เข้าไปในวงจรแยกสัญญาณดิจิทัล 3 บิต (รูปที่ 3.4) โดยที่มีสัญญาณ clock ตัวเดียวกันกับที่ป้อนให้กับวงจรกำเนิดสัญญาณซึ่งมีอัตรา 9600 bps เพื่อให้เกิดการซิงโครไนซ์ เอาท์พุทที่ได้เป็นสัญญาณที่ผ่านเก็ทโค้ดแล้วจะได้ ผลการทดลองทั้ง 3 ช่องสัญญาณดังรูปที่ 4.3




รูปที่ 4.3 แสดงเอาท์พุทที่ได้จากวงจรถ่ายสัญญาณดิจิทัล 3 บิต โดยมีช่องสัญญาณ I (R1) ช่องสัญญาณ C (R2) และช่องสัญญาณ Q (CH1)

#### 4.3 วงจรแปลง 2 ลอจิก เป็น 4 ระดับ

เมื่อได้ทั้ง 3 ช่องสัญญาณก็นำสัญญาณที่ได้ป้อนเข้ายังวงจรแปลง 2 ลอจิกเป็น 4 ระดับ ดังรูปที่ 3.1 ซึ่งจะมีการป้อนช่องสัญญาณ I กับช่องสัญญาณ C เข้ายังวงจรแปลง 2 ลอจิกเป็น 4 ระดับทางด้านบิตบน และมีการช่องสัญญาณ Q กับช่องสัญญาณ C เข้าไปยังวงจรแปลง 2 ลอจิกเป็น 4 ระดับทางด้านบิตล่าง โดยที่วงจรแปลง 2 ลอจิกเป็น 4 ระดับทั้งด้านบิตบนและบิตล่างจะมีลักษณะวงจรดังรูปที่ 3.5 เมื่อทำการป้อนสัญญาณเข้ายังวงจรแปลง 2 ลอจิกเป็น 4 ระดับทั้งบิตบนและบิตล่างจะได้รูปสัญญาณดังรูปที่

4.4




รูปที่ 4.4 แสดงการเปรียบเทียบระหว่างสัญญาณที่ได้จากวงจรแปลง 2 ลอดจิกเป็น 4 ระดับทางด้านบิตบนคือช่องสัญญาณ I กับ C ( CH1 ) และสัญญาณที่ได้จากวงจรแปลง 2 ลอดจิกเป็น 4 ระดับทางด้านล่างคือช่องสัญญาณ Q กับ C ( CH2 )

#### 4.4 วงจรกำเนิดสัญญาณนำร่อง 48 kHz

ในส่วนของวงจรจะประกอบด้วยวงจรที่สำคัญ 2 ส่วน คือ


##### 4.4.1 ส่วนเฟสล็อกที่มีวงจรหาร 5 ดังรูป



รูปที่ 4.5 แสดงบล็อกโคแอดแกรมของวงจรเฟสล็อกที่ใช้ในการทดลอง

จากรูปที่ 4.5 เมื่อทำการป้อนสัญญาณ clock ตัวเดียวกันกับที่ป้อนให้กับวงจรถ่ายสัญญาณ เพื่อทำให้เกิดการซิงโครไนซ์ซึ่งมีความถี่ 9600 Hz นั้นจะได้สัญญาณที่ออกจากวงจร VCO ( Voltage Control Oscillator ) ที่อยู่ในไอซี 4046 นั้นจะได้สัญญาณดังรูปที่ 4.6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.6 แสดงการเปรียบเทียบระหว่างสัญญาณรูปสี่เหลี่ยมเอ้าท์พุทที่ได้จากเฟสล็อกลูป  
ที่มีความถี่ 48 kHz ( CH1 ) กับสัญญาณ clock 9600 Hz ( CH2 )

#### 4.4.2 วงจรกรองช่วงความถี่ 48 kHz

วงจรกรองความถี่ 48 kHz นี้มีเพื่อต้องการกรองเอาสัญญาณไซน์อาร์มอนิกที่ 1 ของสัญญาณรูปสี่เหลี่ยมออกมาซึ่งเมื่อทำการออกแบบจะได้วงจรดังรูปที่ 3.10 แล้ววิเคราะห์ผลการทดลองจากการใช้โปรแกรมสำเร็จรูป PSPICE โดยวิเคราะห์ผลตอบสนองทางความถี่นั้นจะได้ผลการทดลองดังรูปที่


4.7



รูปที่ 4.7 แสดงคุณสมบัติของวงจรกรองช่วงความถี่ 48 kHz ที่ได้จาก


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเท่านั้น ไม่สามารถนำไปใช้ประโยชน์ด้านการค้า  
การวิเคราะห์จากโปรแกรมสำเร็จรูป PSPICE  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หรือเมื่อทำการทดลองวงจรของความถี่เมื่อวิเคราะห์สเปกตรัมนาไลเซอร์จะได้ดังรูปที่ 4.8



รูปที่ 4.8 แสดงสัญญาณเอาต์พุตที่ได้จากวงจรกรองช่วงความถี่ 48kHz โดยดูจากเครื่องสเปกตรัมนาไลเซอร์

จากทั้งสองส่วนนี้รวมกันก็คือวงจรกำเนิดสัญญาณนาร์รอง โดยมีรูปวงจรดังรูป 3.12 เมื่อนำเอาต์พุตที่ได้จากวงจรเฟสล็อกูปมาต่อเข้ากับวงจรกรองช่วงความถี่นี้จะได้สัญญาณไซน์ที่นำมาใช้เป็นสัญญาณนาร์รองจะได้ผลการทดลองดังรูปที่ 4.9




รูปที่ 4.9 แสดงการเปรียบเทียบระหว่างสัญญาณ ไซน์เอาต์พุตที่ได้จากวงจรกรองช่วงความถี่ ( CH1 ) สัญญาณ clock ความถี่ 48 kHz ( CH2 )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4.5 วงจรกำเนิดสัญญาณพาหะ 76.8 kHz

ในส่วนของวงจรจะประกอบด้วยวงจรที่สำคัญ 2 ส่วนเหมือนกับวงจรกำเนิดสัญญาณนำร่อง คือ 4.5.1 ส่วนเฟสล็อกคูลที่มีวงจรหาร 8 ดังรูปที่ 4.10



รูปที่ 4.10 แสดงบล็อกไดอะแกรมของวงจรเฟสล็อกคูลที่ใช้ในการทดลอง

จากรูปที่ 4.10 เมื่อทำการป้อนสัญญาณ clock ตัวเดียวกันกับที่ป้อนให้กับวงจรกำเนิดสัญญาณ เพื่อทำให้เกิดการซิงโครไนซ์ซึ่งมีความถี่ 9600 Hz นั้นจะได้สัญญาณที่ออกจากวงจร VCO ( Voltage Control Oscillator ) ที่อยู่ในไอซี 4046 นั้นจะได้สัญญาณดังรูปที่ 4.11




รูปที่ 4.11 แสดงการเปรียบเทียบระหว่างสัญญาณรูปสี่เหลี่ยมเอทาร์ทูทที่ได้จากเฟสล็อกคูลที่มีความถี่ 76.8 kHz ( CH1 ) กับสัญญาณ clock 9600 Hz ( CH2 )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4.5.2 วงจรกรองช่วงความถี่ 76.8 kHz

วงจรกรองความถี่ 76.8 kHz นี้มีเพื่อต้องการกรองเอาสัญญาณไซน์ฮาร์โมนิกที่ 1 ของสัญญาณรูปสี่เหลี่ยมออกมาซึ่งเมื่อทำการออกแบบจะได้วงจรดังรูปที่ 3.9 แล้ววิเคราะห์ผลการทดลองจากการใช้โปรแกรมสำเร็จรูป PSPICE โดยวิเคราะห์ผลตอบสนองทางความถี่นั้นจะได้ผลการทดลองดังรูปที่ 4.12



รูปที่ 4.12 แสดงคุณสมบัติของวงจรกรองช่วงความถี่ 76.8 kHz ที่ได้จากการวิเคราะห์จากโปรแกรมสำเร็จรูป PSPICE

หรือเมื่อทำการทดลองวงจรกรองความถี่เมื่อวิเคราะห์สเปกตรัมอนาลิเซอร์จะได้ดังรูปที่ 4.13




รูปที่ 4.13 แสดงสัญญาณเอาท์พุทที่ได้จากวงจรกรองช่วงความถี่ 76.8kHz

โดยดู จากเครื่องสเปกตรัมอนาลิเซอร์

จากทั้งสองส่วนนี้รวมกันก็คือวงจรกำเนิดสัญญาณพาหะ โดยมีรูปวงจรดังรูป 3.11 เมื่อนำเอาที่  
พุทที่ได้จากวงจรเฟสล็อกกลุ่มมาต่อเข้ากับวงจรกรองช่วงความถี่นี้จะได้สัญญาณไซน์ที่นำมาใช้เป็น


สัญญาณพาหะจะ ได้ผลการทดลองดังรูปที่ 4.14



รูปที่ 4.14 แสดงการเปรียบเทียบระหว่างสัญญาณไซน์เอาท์พุทที่ได้จากวงจร  
กรองช่วงความถี่ ( CH1 ) สัญญาณ clock ความถี่ 76.8 kHz ( CH2 )

#### 4.6 วงจรเลื่อนเฟส 90 องศา

วงจรเลื่อนเฟส 90 องศานี้จะใช้สำหรับสัญญาณพาหะที่จะป้อนเข้าวงจรบาลานซ์มอดูเลเตอร์ทาง  
ด้านบิตล่าง เมื่อนำสัญญาณพาหะป้อนเข้าวงจรเลื่อนเฟส 90 องศาจะ ได้ผลการทดลองดังรูป 4.15




รูปที่ 4.15 แสดงการเปรียบเทียบระหว่างสัญญาณพาหะที่ได้จากวงจร  
เลื่อนเฟส 90 องศา ( CH1 ) กับสัญญาณพาหะอื่นพุท

เอกสารนี้เป็นเอกสารที่... ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้ง... เอกสารทุกครั้งที่มีการนำไปใช้


#### 4.7 วงจรบาลานซ์มอดูเลเตอร์

วงจรนี้เป็นส่วนที่สำคัญอย่างยิ่งดังนั้นจึงมีการทดสอบคุณสมบัติของวงจรซึ่งสามารถทดสอบคุณสมบัติโดยป้อนสัญญาณไซน์ที่ขนาด  $300\text{ V}_{pp}$  และความถี่  $9.6\text{ kHz}$  และสัญญาณพาหะที่มีขนาด  $150\text{ V}_{rms}$  และความถี่  $76.8\text{ kHz}$  โดยที่ข้อควรระวังอยู่ที่การป้อนขนาดของทั้งสองสัญญาณจะต้องไม่เกินค่านี้ซึ่งจะได้ผลดังรูปที่ 4.16



รูปที่ 4.16 แสดงสัญญาณเอาต์พุตที่ได้จากวงจรบาลานซ์มอดูเลเตอร์


เมื่อนำมาป้อนสัญญาณ 4 ระดับที่ได้จากวงจรแปลง 2 ลอดจิกเป็น 4 ระดับ และสัญญาณพาหะที่ได้จากวงจรกำเนิดสัญญาณพาหะที่วงจรบาลานซ์มอดูเลเตอร์ทางด้านบิตบนจะ ได้ผลดังรูปที่ 4.17



รูปที่ 4.17 แสดงการเปรียบเทียบระหว่างสัญญาณเอาต์พุตจากวงจรบาลานซ์มอดูเลเตอร์ทางด้านบิตบน (CH1) กับสัญญาณ 4 ระดับ (CH2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาตจากคณะผู้บริหารมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ และต้องอ้างอิงถึงชื่อของเอกสารทุกครั้งที่มีการนำไปใช้


เมื่อนำมาป้อนสัญญาณ 4 ระดับที่ได้จากวงจรแปลง 2 ลอจิกเป็น 4 ระดับ และสัญญาณพาหะที่ผ่านวงจรเส้นเฟส 90 องศาที่วงจรบาลานซ์มอดูเลเตอร์ทางด้านบิตล่างจะ ได้ผลดังรูปที่ 4.18



รูปที่ 4.18 แสดงการเปรียบเทียบระหว่างสัญญาณเอาต์พุตจากวงจรบาลานซ์มอดูเลเตอร์ทางด้านบิตล่าง (CH1) กับสัญญาณ 4 ระดับ (CH2)


#### 4.8 วงจรขยายรวมสัญญาณแบบไม่กลับเฟส

วงจรส่วนนี้เป็นส่วนสุดท้ายของเครื่องส่ง 8-QAM โดยที่เริ่มจากการรวมสัญญาณที่ได้จากวงจรบาลานซ์มอดูเลเตอร์ทั้งทางด้านบิตล่างกับบิตบนและสัญญาณนำร่องเมื่อนำมารวมกันแล้วดูเฟสเซอร์โคแอกแกรมโดยเปรียบเทียบกับสัญญาณพาหะจะ ได้ผลการทดลองดังรูปที่ 4.19




รูปที่ 4.19 แสดงเฟสเซอร์โคแอกแกรมของสัญญาณ 8-QAM ทางภาคส่ง

เมื่อนำสัญญาณที่รวมกันมาวิเคราะห์ทางแกนเวลาจะได้สัญญาณเอาร์ทพุทเพื่อทำการส่งไปยัง  
ด้านรับ โดยที่จะได้สัญญาณดังรูปที่ 4.20



รูปที่ 4.20 แสดงสัญญาณเอาร์ทพุทที่ได้วางจรรยาบรรณสัญญาณ โดยที่มี  
สัญญาณจากวงจรบาลานซ์มอดูเลเตอร์ทั้งสองอันและ  
สัญญาณจากวงจรกำเนิดสัญญาณนำร่อง ( CH1 )  
เทียบเฟสกับสัญญาณพาหะ ( CH2 )

เมื่อทำการส่งสัญญาณในรูปที่ 4.20 เข้าไปในสายโคแอกเซียลไปยังภาครับจะมีเฟสเซอร์โคอะ  
แกรมเข้าทางด้านภาครับดังรูปที่ 4.21




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งรูปที่ 4.21 แสดงเฟสเซอร์โคอะแกรมของสัญญาณ 8-QAM ทางรับ ทุกครั้งที่มีการนำไปใช้

สำหรับการทดลองในส่วนของภาครับสัญญาณ 8-QAM เมื่อได้รับสัญญาณ 8-QAM นั้นจะมีผลการทดลองในส่วนของวงจรต่างๆดังนี้

#### 4.9 วงจรกู้สัญญาณนาฬิกา ( Clock Recovery )


วงจรนี้เป็นวงจรที่ถือได้ว่าเป็นหัวใจสำคัญของการเกิดการซิงโครไนซ์ระหว่างภาคส่งกับภาครับสัญญาณซึ่งได้กล่าวรายละเอียดของวงจรไปแล้วในบทที่ 3 ในรูปที่ 3.19 เมื่อนำสัญญาณ 8-QAM มาผ่านวงจรนี้สามารถกู้สัญญาณนาฬิกาได้ดังรูปที่ 4.22



รูปที่ 4.22 แสดงการเปรียบเทียบระหว่างสัญญาณนาฬิกาทางภาครับ ( CH1 ) ที่ได้จากวงจรกู้สัญญาณนาฬิกา กับสัญญาณนาฬิกาทางภาคส่ง ( CH2 )


#### 4.10 วงจรกู้สัญญาณพาหะ ( Carrier Recovery )

การกู้สัญญาณพาหะนั้นได้จากการนำสัญญาณนาฬิกาที่กู้ได้จากวงจรกู้สัญญาณนาฬิกานั้นมาผ่านวงจรกู้สัญญาณพาหะซึ่งได้ออกแบบวงจร ดังรูปที่ 3.20 นั้น สัญญาณนาฬิกาที่กู้ได้จากผลการทดลองในรูปที่ 4.22 นั้นมีการเลื่อนเฟสทำให้ที่วงจรกู้สัญญาณนาฬิกามีวงจรเลื่อนเฟส 0-180 องศา เพื่อให้ได้สัญญาณพาหะที่มีเฟสเดียวกันกับสัญญาณพาหะทางภาคส่ง ได้ผลการทดลองดังรูปที่ 4.23



รูปที่ 4.23 แสดงการเปรียบเทียบระหว่างสัญญาณพาหะไซน์ภาคครึ่งที่กู้ได้ ( CH1 )  
จากวงจรเลื่อนเฟส 0-180 องศา กับสัญญาณพาหะไซน์ภาคส่ง ( CH2 )

หลังจากที่สามารถกู้สัญญาณพาหะไซน์ที่มีเฟสตรงกับด้านส่งได้แล้ว จากบล็อกโคออดิเนตของภาครับ 8-QAM นั้นจะต้องมีสัญญาณพาหะ 2 สัญญาณคือ ไซน์ และ โคไซน์ เพื่อนำมาคิมอดูเลตทางด้านอินพุต กับควอดราเจอร์เฟส ดังนั้นจะต้องนำสัญญาณพาหะไซน์ที่กู้ได้นี้ผ่านวงจรเลื่อนเฟส 90 องศาทำให้สามารถกู้สัญญาณพาหะโคไซน์ได้ดังรูปที่ 4.24




รูปที่ 4.24 แสดงการเปรียบเทียบระหว่างสัญญาณพาหะไซน์ ( CH1 )  
กับสัญญาณพาหะโคไซน์ ( CH2 ) ที่ได้จากวงจรเลื่อนเฟส 90 องศา


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.11 วงจรบาลานซ์ดีมอดูเลเตอร์

เมื่อนำสัญญาณพาหะที่รู้ได้ทั้งสัญญาณไซน์และโคไซน์ มาดีมอดูเลทกับสัญญาณ 8-QAM ที่ผ่านวงจรกรองช่วงความถี่ 50-80 kHz เพื่อคัดสัญญาณนำร่องที่ส่งมาจากภาคส่งนั้น มาดีมอดูเลททั้งทางด้านอินเฟสกับทางด้านควอคราเจอร์เฟส เมื่อผ่านวงจรนี้ได้ผลการทดลอง ดังรูปที่ 4.25-4.26



รูปที่ 4.25 แสดงการเปรียบเทียบระหว่างสัญญาณที่ได้จากวงจรบาลานซ์ดีมอดูเลเตอร์ ที่ผ่านวงจรกรองความถี่ต่ำผ่านทางด้านอินเฟส (I กับ C ที่ CH1)




รูปที่ 4.26 แสดงการเปรียบเทียบระหว่างสัญญาณที่ได้จากวงจรบาลานซ์ดีมอดูเลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนเวลาสำหรับการใช้งานเพื่อการศึกษเท่านั้น เมื่อนักศึกษาเห็นประโยชน์ด้านการค้า ที่ผ่านวงจรกรองความถี่ต่ำผ่านทางด้านควอคราเจอร์เฟส (Q กับ C ที่ CH1) ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ข้อมูลและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### 4.12 วงจรแปลงสัญญาณ 4 ระดับไปเป็น 2 ระดับ


เมื่อนำสัญญาณที่ได้จากวงจรบิตานซ์มอดูเลเตอร์ซึ่งเป็นสัญญาณที่มี 4 ระดับ ทั้งทางด้านอินพุตกับควอตราเจอร์เฟส มาผ่านวงจรแปลงสัญญาณ 4 ระดับไปเป็น 2 ระดับ จะได้ช่องสัญญาณที่ 2 ระดับ 3 ช่องสัญญาณด้วยกัน คือ ช่องสัญญาณ I, C และ Q โดยผ่านการถอดรหัสเกรย์โค้ด ได้ผลการทดลองดังรูปที่ 4.26



รูปที่ 4.26 แสดงสัญญาณที่ได้จากการแปลงสัญญาณ 4 ระดับไปเป็น 2 ระดับ ซึ่ง ช่องสัญญาณ C ( R1 ) ช่องสัญญาณ I ( CH1 ) และช่องสัญญาณ Q ( CH2 ) โดยที่แต่ละสัญญาณผ่านการถอดรหัสเกรย์โค้ดแล้ว

#### 4.13 วงจรรวมสัญญาณดิจิทัล

เมื่อนำช่องสัญญาณทั้ง 3 ช่องสัญญาณที่ได้จากวงจรแปลงระดับสัญญาณ 4 ระดับ ไปเป็น 2 ระดับมาผ่านวงจรนี้จะได้ผลการทดลองดังรูปที่ 4.28



เอกสารนี้เป็นรูปที่ 4.28 แสดงการเปรียบเทียบระหว่างสัญญาณข้อมูลที่ได้จากภาครับ ( CH1 ) ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้นที่ได้จากวงจรรวมสัญญาณดิจิทัล กับสัญญาณข้อมูลของภาคส่ง(CH2) รังที่มีกรนำไปใช้

## บทที่ 5

### บทวิจารณ์และบทสรุป

โครงการนี้เป็นการศึกษากระบวนการทำงาน 8-QAM ซึ่งเป็นการส่งข้อมูลแบบดิจิทัลโดยแบ่งออกเป็น 2 ส่วน คือส่วนของภาคส่ง และส่วนของภาครับ การออกแบบวงจรในภาคต่างๆอาศัยวงจรพื้นฐานต่างๆมาประกอบกันเป็นวงจรรวมต่างกัน วงจรในแต่ละภาคนั้นบางวงจรมานำมาจากคู่มือการใช้งานไอซี บางวงจรถูกออกแบบเอง บางวงจรถูกนำมาจากปริยญาณินท์เก่าๆ ทำให้มีปัญหามากน้อยแตกต่างกันไป ซึ่งการทดลองของแต่ละวงจรต้องทำการทดสอบคุณสมบัติของแต่ละวงจรโดยที่ต่อลงแผ่นไฟโต้บอร์ดเสียก่อน เมื่อได้ผลเป็นที่น่าพอใจแล้ว ก็จะทำการต่อแต่ละวงจรลงในแผ่นปริ้นเอนกประสงค์ทำให้ปัญหาส่วนใหญ่ที่นั่นเกิดจาก

1. การต่อลงแผ่นปริ้นเอนกประสงค์ที่เกิดการช็อตกันของวงจร
2. การที่มีบางจุดไม่ได้ต่อเชื่อมลงแผ่นปริ้นเอนกประสงค์

ในส่วนของภาคส่งนั้น ปัญหาส่วนใหญ่ การเกิดการรบกวนกันของแต่ละวงจรโดยเฉพาะวงจรถูกกำเนิดสัญญาณพาหะ กับวงจรถูกกำเนิดสัญญาณนำร่อง การแก้ไขก็ทำได้โดยการต่อวงจรบัฟเฟอร์เข้าที่เอาต์พุตของวงจรถูกกำเนิดสัญญาณทั้งสองก่อนที่จะนำสัญญาณทั้งสองป้อนเข้าในวงจรส่วนอื่นๆ ความยุ่งยากในการปรับสัญญาณ 4 ระดับก่อนเข้าวงจรบาลานซ์มอดูเลเตอร์ที่จะต้องมีการปรับขนาดของสัญญาณนี้ให้เป็นไปตามเงื่อนไขสัญญาณที่เข้าวงจรบาลานซ์มอดูเลเตอร์ซึ่งมีขนาดเล็กมากทำให้เกิดสัญญาณรบกวนได้ง่าย และปัญหาที่สำคัญคือการชิงโครในซักระหว่างด้านรับและส่งคือการสร้างวงจรกรองช่วงความถี่ผ่านของกำเนิดสัญญาณนำร่องและกำเนิดสัญญาณพาหะนั้นจะต้องมีแบนด์ที่แคบมากเพื่อกรองเอาเฉพาะความถี่ที่ต้องการออกมาเท่านั้น เพื่อให้สัญญาณที่ส่งไปไม่มีความถี่ปะปนเข้ามาการแก้ปัญหานี้ทำโดยใช้วงจรกรองช่วงความถี่นั้นต่อแคสเคดอีกทีเพื่อให้มีความคมชัดของสัญญาณที่ภาคส่งอีกที ทำให้ภาคส่งสัญญาณ 8-QAM อยู่ในระดับที่น่าพอใจมากขึ้น

สำหรับส่วนของภาครับนั้น มีการส่งสัญญาณ 8-QAM รวมกับสัญญาณนำร่องที่มีแอมพลิจูดสูงเพื่อที่จะทำให้เกิดการชิงโครในซักระหว่างด้านส่งกับด้านรับ ปัญหาแรกที่เจอคือวงจรกรองช่วงความถี่ซึ่งมีด้วยกัน 2 วงจร คือ วงจรกรองช่วงความถี่ 48 kHz เท่านั้นเพื่อนำสัญญาณนำร่องมาสู่สัญญาณนาฬิกา วงจรนี้จะต้องตัดส่วนที่เป็นสัญญาณ 8-QAM ออกให้หมด เมื่อนำไปผ่านวงจรเฟสล็อกเพื่อสู่สัญญาณนาฬิกาจะได้เกิดการล็อกความถี่ขึ้นที่เที่ยงค่าเดียว การแก้ปัญหานี้ก็จะนำวงจรกรองช่วงความถี่ 48 kHz ที่มีลักษณะวงจรเหมือนทางด้านภาคส่งมาต่อแคสเคดเพิ่มขึ้นจากภาคส่งอีกทีทำให้สามารถกำจัดสัญญาณรบกวนจากสัญญาณ 8-QAM ได้ผลที่น่าพอใจเช่นกันเพราะเกิดการชิงโครในซักระหว่างด้านส่งและด้านรับ วงจรกรองช่วงความถี่ 50-80 kHz จะนำสัญญาณที่ส่งมาแล้วตัดความถี่ 48 kHz ซึ่งเป็นความถี่ของสัญญาณนำร่องออกให้หมด ให้เหมือนว่าส่งสัญญาณมาไม่มีสัญญาณนำร่องส่งมาเพื่อนำไปตีเอกสารเป็นเอกสารที่ส่งวนไปสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไปลงภาคไหนไปใช้ประโยชน์ด้านการค้า มอดูเลทที่วงจรถูกบาลานซ์มอดูเลทก็ทำการแก้ไขเหมือนส่วนแรกผลที่ได้ก็อยู่ในระดับที่น่าพอใจเช่นกัน ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีเหตุผลเบื้องหน้าและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปัญหาต่อไปของภาครับอยู่วงจรบานซ์คิมมอดูเลเตอร์มีลักษณะของวงจรคล้ายกับทางด้านภาคส่งมาก ในการทดสอบนั้นจะต้องทดสอบโดยทำเป็นวงจรมอดูเลเตอร์ให้ถูกต้องก่อนแล้วจึงนำมาทดลองทำการคิมมอดูเลทโดยที่การตรวจสอบจะค่อนข้างยุ่งยากว่าถูกหรือผิด จึงต้องมีการต่อวงจรรองความถี่ต่ำผ่าน ซึ่งการออกแบบวงจรรองความถี่ต่ำผ่านก็ค่อนข้างทำได้ยาก เพราะถ้าออกแบบให้มีการตัดความถี่ที่คมเกินไปก็จะทำให้สัญญาณ 4 ระดับที่จะได้จากวงจรบานซ์คิมมอดูเลเตอร์นี้เป็นรูปสัญญาณคล้ายไซน์มากเกินไปในที่นี้ใช้ความถี่ที่ 3.2 kHz และยังมีปัญหาถ้าเกิดการเลื่อนเฟสของสัญญาณพาหะซึ่งจะต้องมีการตรวจสอบเฟสสัญญาณพาหะที่ด้านรับให้ตรงกับด้านส่งก่อนจะทำให้ได้สัญญาณที่เป็นสัญญาณ 4 ระดับที่ต้องการทั้งทางด้านอินเฟสและทางด้านควอดราเจอร์เฟส และปัญหาที่เกิดขึ้นจากการลอยของสัญญาณมากเกินไปคือมีไฟ DC และขนาดของสัญญาณที่ได้น้อยเกินไปทำให้เมื่อป้อนเข้าวงจรเกทต่างๆมีปัญหาจึงต้องมีการสร้างวงจรที่สามารถลดหรือลอยของสัญญาณพร้อมทั้งเพิ่มขนาดของสัญญาณเข้าที่วงจรแปลงสัญญาณ 4 ระดับ ไปเป็น 2 ระดับ ผลที่ได้ทำให้สามารถได้สัญญาณไบนารีที่ต้องการ

สรุปแล้วโครงการนี้ประกอบด้วยวงจรส่วนย่อยๆหลายส่วนทำให้ปัญหาที่เกิดขึ้นมีมากส่วนใหญ่นั้นจะเห็นได้ว่าเกิดจากความรู้อาจไม่ถึงการณ์บ้าง ความสะเพร่าบ้างทำให้กว่าจะได้ผลของแต่ละวงจรก็านพอสมควรกว่าที่จะให้งานสำเร็จได้ ซึ่งผลที่ได้ก็นับว่าเป็นที่น่าพอใจ





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




## DUAL D-TYPE POSITIVE EDGE-TRIGGERED FLIP-FLOP

The SN54/74LS74A dual edge-triggered flip-flop utilizes Schottky TTL circuitry to produce high speed D-type flip-flops. Each flip-flop has individual clear and set inputs, and also complementary Q and  $\bar{Q}$  outputs.

Information at input D is transferred to the Q output on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level of the clock pulse and is not directly related to the transition time of the positive-going pulse. When the clock input is at either the HIGH or the LOW level, the D input signal has no effect.

LOGIC DIAGRAM (Each Flip-Flop)



MODE SELECT — TRUTH TABLE

OPERATING MODE	INPUTS			OUTPUTS	
	$\bar{S}_D$	$\bar{C}_D$	D	Q	$\bar{Q}$
Set	L	H	X	H	L
Reset (Clear)	H	L	X	L	H
Undetermined	L	L	X	H	H
Load "1" (Set)	H	H	h	H	L
Load "0" (Reset)	H	H	l	L	H

Both outputs will be HIGH while both  $\bar{S}_D$  and  $\bar{C}_D$  are LOW, but the output states are unpredictable if  $\bar{S}_D$  and  $\bar{C}_D$  go HIGH simultaneously. If the levels at the set and clear are near  $V_{IL}$  maximum then we cannot guarantee to meet the minimum level for  $V_{OH}$ .

h = HIGH Voltage Level  
l = LOW Voltage Level  
= Don't Care

† (q) = Lower case letters indicate the state of the referenced input (or output) one set-up time prior to the HIGH to LOW clock transition.

### SN54/74LS74A

DUAL D-TYPE POSITIVE  
EDGE-TRIGGERED FLIP-FLOP  
LOW POWER SCHOTTKY



J SUFFIX  
CERAMIC  
CASE 632-08



N SUFFIX  
PLASTIC  
CASE 646-06




D SUFFIX  
SOIC  
CASE 751A-02

ORDERING INFORMATION

- SN54LSXXJ Ceramic
- SN74LSXXN Plastic
- SN74LSXXD SOIC

LOGIC SYMBOL



VCC = PIN 14  
GND = PIN 7



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



### SN54/74LS74A

#### AC WAVEFORMS




Figure 1. Clock to Output Delays, Data Set-Up and Hold Times, Clock Pulse Width




Figure 2. Set and Clear to Output Delays, Set and Clear Pulse Widths

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องยกย่องถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# DUAL JK NEGATIVE EDGE-TRIGGERED FLIP-FLOP


The SN54/74LS107A is a Dual JK Flip-Flop with individual J, K, Direct Clear and Clock Pulse inputs. Output changes are initiated by the HIGH-to-LOW transition of the clock. A LOW signal on CD input overrides the other inputs and makes the Q output LOW.

The SN54/74LS107A is the same as the SN54/74LS73A but has corner power pins.

**SN54/74LS107A**

**DUAL JK NEGATIVE  
EDGE-TRIGGERED FLIP-FLOP  
LOW POWER SCHOTTKY**

CONNECTION DIAGRAM DIP (TOP VIEW)



NOTE:  
The Flatpak version has the same pinouts (Connection Diagram) as the Dual In-Line Package.

**J SUFFIX  
CERAMIC  
CASE 632-08**


**N SUFFIX  
PLASTIC  
CASE 646-06**

**D SUFFIX  
SOIC  
CASE 751A-02**

**ORDERING INFORMATION**

SN54LSXXXJ Ceramic  
SN74LSXXXN Plastic  
SN74LSXXXD SOIC

LOGIC SYMBOL



VCC = PIN 14  
GND = PIN 7

**GUARANTEED OPERATING RANGES**

Symbol	Parameter		Min	Typ	Max	Unit
VCC	Supply Voltage	54 74	4.5 4.75	5.0 5.0	5.5 5.25	V
T <sub>A</sub>	Operating Ambient Temperature Range	54 74	-55 0	25 25	125 70	°C
I <sub>OH</sub>	Output Current — High	54, 74			-0.4	mA
I <sub>OL</sub>	Output Current — Low	54 74			4.0 8.0	mA

## SN54/74LS107A

## DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)

Symbol	Parameter		Limits			Unit	Test Conditions
			Min	Typ	Max		
V <sub>IH</sub>	Input HIGH Voltage		2.0			V	Guaranteed Input HIGH Voltage for All Inputs
V <sub>IL</sub>	Input LOW Voltage	54			0.7	V	Guaranteed Input LOW Voltage for All Inputs
		74			0.8		
V <sub>IK</sub>	Input Clamp Diode Voltage			-0.65	-1.5	V	V <sub>CC</sub> = MIN, I <sub>IN</sub> = -18 mA
V <sub>OH</sub>	Output HIGH Voltage	54	2.5	3.5		V	V <sub>CC</sub> = MIN, I <sub>OH</sub> = MAX, V <sub>IN</sub> = V <sub>IH</sub> or V <sub>IL</sub> per Truth Table
		74	2.7	3.5		V	
V <sub>OL</sub>	Output LOW Voltage	54, 74		0.25	0.4	V	I <sub>OL</sub> = 4.0 mA
		74		0.35	0.5	V	I <sub>OL</sub> = 8.0 mA
I <sub>IH</sub>	Input HIGH Current	J, K Clear Clock			20 60 80	μA	V <sub>CC</sub> = MAX, V <sub>IN</sub> = 2.7 V
		J, K Clear Clock			0.1 0.3 0.4	mA	V <sub>CC</sub> = MAX, V <sub>IN</sub> = 7.0 V
I <sub>IL</sub>	Input LOW Current	J, K Clear and Clock			-0.4 -0.8	mA	V <sub>CC</sub> = MAX, V <sub>IN</sub> = 0.4 V
I <sub>OS</sub>	Short Circuit Current (Note 1)		-20		-100	mA	V <sub>CC</sub> = MAX
I <sub>CC</sub>	Power Supply Current				6.0	mA	V <sub>CC</sub> = MAX

Note 1: Not more than one output should be shorted at a time, nor for more than 1 second.

AC CHARACTERISTICS (T<sub>A</sub> = 25°C, V<sub>CC</sub> = 5.0 V)

Symbol	Parameter		Limits			Unit	Test Conditions
			Min	Typ	Max		
f <sub>MAX</sub>	Maximum Clock Frequency		30	45		MHz	V <sub>CC</sub> = 5.0 V C <sub>L</sub> = 15 pF
t <sub>PLH</sub>	Propagation Delay, Clock to Output			15	20	ns	
t <sub>PHL</sub>				15	20	ns	

AC SETUP REQUIREMENTS (T<sub>A</sub> = 25°C, V<sub>CC</sub> = 5.0 V)

Symbol	Parameter		Limits			Unit	Test Conditions
			Min	Typ	Max		
t <sub>W</sub>	Clock Pulse Width		20			ns	V <sub>CC</sub> = 5.0 V
t <sub>W</sub>	Clear Pulse Width		25			ns	
t <sub>S</sub>	Setup Time		20			ns	
t <sub>H</sub>	Hold Time		0			ns	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# DECADE COUNTER; DIVIDE-BY-TWELVE COUNTER; 4-BIT BINARY COUNTER

The SN54/74LS90, SN54/74LS92 and SN54/74LS93 are high-speed 4-bit ripple type counters partitioned into two sections. Each counter has a divide-by-two section and either a divide-by-five (LS90), divide-by-six (LS92) or divide-by-eight (LS93) section which are triggered by a HIGH-to-LOW transition on the clock inputs. Each section can be used separately or tied together (O to  $\overline{CP}$ ) to form BCD, bi-quinary, modulo-12, or modulo-16 counters. All of the counters have a 2-input gated Master Reset (Clear), and the LS90 also has a 2-input gated Master Set (Preset 9).

- Low Power Consumption . . . Typically 45 mW
- High Count Rates . . . Typically 42 MHz
- Choice of Counting Modes . . . BCD, Bi-Quinary, Divide-by-Twelve, Binary
- Input Clamp Diodes Limit High Speed Termination Effects

**PIN NAMES**

$\overline{CP}_0$	Clock (Active LOW going edge) Input to +2 Section
$\overline{CP}_1$	Clock (Active LOW going edge) Input to +5 Section (LS90), +6 Section (LS92)
$\overline{CP}_1$	Clock (Active LOW going edge) Input to +8 Section (LS93)
MR <sub>1</sub> , MR <sub>2</sub>	Master Reset (Clear) Inputs
MS <sub>1</sub> , MS <sub>2</sub>	Master Set (Preset-9, LS90) Inputs
Q <sub>0</sub>	Output from +2 Section (Notes b & c)
Q <sub>1</sub> , Q <sub>2</sub> , Q <sub>3</sub>	Outputs from +5 (LS90), +6 (LS92), +8 (LS93) Sections (Note b)

**LOADING (Note a)**


	HIGH	LOW
$\overline{CP}_0$	0.5 U.L.	1.5 U.L.
$\overline{CP}_1$	0.5 U.L.	2.0 U.L.
$\overline{CP}_1$	0.5 U.L.	1.0 U.L.
MR <sub>1</sub> , MR <sub>2</sub>	0.5 U.L.	0.25 U.L.
MS <sub>1</sub> , MS <sub>2</sub>	0.5 U.L.	0.25 U.L.
Q <sub>0</sub>	10 U.L.	5 (2.5) U.L.
Q <sub>1</sub> , Q <sub>2</sub> , Q <sub>3</sub>	10 U.L.	5 (2.5) U.L.

**NOTES:**

- 1 TTL Unit Load (U.L.) = 40  $\mu$ A HIGH/1.6 mA LOW.
- The Output LOW drive factor is 2.5 U.L. for Military, (54) and 5 U.L. for commercial (74) Temperature Ranges.
- The Q<sub>0</sub> Outputs are guaranteed to drive the full fan-out plus the  $\overline{CP}_1$  input of the device.
- To insure proper operation the rise (t<sub>r</sub>) and fall time (t<sub>f</sub>) of the clock must be less than 100 ns.

**SN54/74LS90  
SN54/74LS92  
SN54/74LS93**

**DECADE COUNTER;  
DIVIDE-BY-TWELVE COUNTER;  
4-BIT BINARY COUNTER**  
LOW POWER SCHOTTKY



**J SUFFIX  
CERAMIC  
CASE 632-08**



**N SUFFIX  
PLASTIC  
CASE 646-06**




**D SUFFIX  
SOIC  
CASE 751A-02**

**ORDERING INFORMATION**

SN54LSXXJ	Ceramic
SN74LSXXN	Plastic
SN74LSXXD	SOIC


**LOGIC SYMBOL**




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ใช้เพื่อประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น ถ้ามีให้ตัดแปลงเนื้อเรื่องอย่างอ้อมถึงเจ้าของลิขสิทธิ์ที่มีการนำไปใช้

SN54/74LS90 • SN54/74LS92 • SN54/74LS93

LOGIC DIAGRAM




CONNECTION DIAGRAM  
DIP (TOP VIEW)




NC = NO INTERNAL CONNECTION  
NOTE:  
The Flatpak version has the same pinouts (Connection Diagram) as the Dual In-Line Package.

LOGIC DIAGRAM




CONNECTION DIAGRAM  
DIP (TOP VIEW)




NC = NO INTERNAL CONNECTION  
NOTE:  
The Flatpak version has the same pinouts (Connection Diagram) as the Dual In-Line Package.

LOGIC DIAGRAM



CONNECTION DIAGRAM  
DIP (TOP VIEW)



NC = NO INTERNAL CONNECTION  
NOTE:  
The Flatpak version has the same pinouts (Connection Diagram) as the Dual In-Line Package.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ควรเผยแพร่โดยไม่ได้รับอนุญาต  
ไม่ว่าการใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและลิขสิทธิ์ไปยังถึงเจ้าของเอกสาร

## SN54/74LS90 • SN54/74LS92 • SN54/74LS93

### FUNCTIONAL DESCRIPTION

The LS90, LS92, and LS93 are 4-bit ripple type Decade, Divide-By-Twelve, and Binary Counters respectively. Each device consists of four master/slave flip-flops which are internally connected to provide a divide-by-two section and a divide-by-five (LS90), divide-by-six (LS92), or divide-by-eight (LS93) section. Each section has a separate clock input which initiates state changes of the counter on the HIGH-to-LOW clock transition. State changes of the Q outputs do not occur simultaneously because of internal ripple delays. Therefore, decoded output signals are subject to decoding spikes and should not be used for clocks or strobes. The  $Q_0$  output of each device is designed and specified to drive the rated fan-out plus the  $\overline{CP}_1$  input of the device.

A gated AND asynchronous Master Reset ( $MR_1 \bullet MR_2$ ) is provided on all counters which overrides and clocks and resets (clears) all the flip-flops. A gated AND asynchronous Master Set ( $MS_1 \bullet MS_2$ ) is provided on the LS90 which overrides the clocks and the MR inputs and sets the outputs to nine (HLLH).

Since the output from the divide-by-two section is not internally connected to the succeeding stages, the devices may be operated in various counting modes.

#### LS90

- A. BCD Decade (8421) Counter — The  $\overline{CP}_1$  input must be externally connected to the  $Q_0$  output. The  $\overline{CP}_0$  input receives the incoming count and a BCD count sequence is produced.
- B. Symmetrical Bi-quinary Divide-By-Ten Counter — The  $Q_3$  output must be externally connected to the  $\overline{CP}_0$  input. The input count is then applied to the  $\overline{CP}_1$  input and a divide-by-ten square wave is obtained at output  $Q_0$ .

- C. Divide-By-Two and Divide-By-Five Counter — No external interconnections are required. The first flip-flop is used as a binary element for the divide-by-two function ( $\overline{CP}_0$  as the input and  $Q_0$  as the output). The  $\overline{CP}_1$  input is used to obtain binary divide-by-five operation at the  $Q_3$  output.

#### LS92

- A. Modulo 12, Divide-By-Twelve Counter — The  $\overline{CP}_1$  input must be externally connected to the  $Q_0$  output. The  $\overline{CP}_0$  input receives the incoming count and  $Q_3$  produces a symmetrical divide-by-twelve square wave output.
- B. Divide-By-Two and Divide-By-Six Counter — No external interconnections are required. The first flip-flop is used as a binary element for the divide-by-two function. The  $\overline{CP}_1$  input is used to obtain divide-by-three operation at the  $Q_1$  and  $Q_2$  outputs and divide-by-six operation at the  $Q_3$  output.

#### LS93

- A. 4-Bit Ripple Counter — The output  $Q_0$  must be externally connected to input  $\overline{CP}_1$ . The input count pulses are applied to input  $\overline{CP}_0$ . Simultaneous divisions of 2, 4, 8, and 16 are performed at the  $Q_0$ ,  $Q_1$ ,  $Q_2$ , and  $Q_3$  outputs as shown in the truth table.
- B. 3-Bit Ripple Counter — The input count pulses are applied to input  $\overline{CP}_1$ . Simultaneous frequency divisions of 2, 4, and 8 are available at the  $Q_1$ ,  $Q_2$ , and  $Q_3$  outputs. Independent use of the first flip-flop is available if the reset function coincides with reset of the 3-bit ripple-through counter.




# MC14046B

## PHASE LOCKED LOOP

The MC14046B phase locked loop contains two phase comparators, a voltage-controlled oscillator (VCO), source follower, and zener diode. The comparators have two common signal inputs,  $PCA_{in}$  and  $PCB_{in}$ . Input  $PCA_{in}$  can be used directly coupled to large voltage signals, or indirectly coupled (with a series capacitor) to small voltage signals. The self-bias circuit adjusts small voltage signals in the linear region of the amplifier. Phase comparator 1 (an exclusive OR gate) provides a digital error signal  $PC1_{out}$ , and maintains  $90^\circ$  phase shift at the center frequency between  $PCA_{in}$  and  $PCB_{in}$  signals (both at 50% duty cycle). Phase comparator 2 (with leading edge sensing logic) provides digital error signals,  $PC2_{out}$  and  $LD$ , and maintains a  $0^\circ$  phase shift between  $PCA_{in}$  and  $PCB_{in}$  signals (duty cycle is immaterial). The linear VCO produces an output signal  $VCO_{out}$  whose frequency is determined by the voltage of input  $VCO_{in}$  and the capacitor and resistors connected to pins  $C1_A$ ,  $C1_B$ ,  $R1$ , and  $R2$ . The source-follower output  $SF_{out}$  with an external resistor is used where the  $VCO_{in}$  signal is needed but no loading can be tolerated. The inhibit input  $Inh$ , when high, disables the VCO and source follower to minimize standby power consumption. The zener diode can be used to assist in power supply regulation.

Applications include FM and FSK modulation and demodulation, frequency synthesis and multiplication, frequency discrimination, tone decoding, data synchronization and conditioning, voltage-to-frequency conversion and motor speed control.

- Buffered Outputs Compatible with MHTL and Low-Power TTL
- Diode Protection on All Inputs
- Supply Voltage Range = 3.0 to 18 V
- Pin-for-Pin Replacement for CD4046B
- Phase Comparator 1 is an Exclusive Or Gate and is Duty Cycle Limited
- Phase Comparator 2 switches on Rising Edges and is not Duty Cycle Limited



L SUFFIX  
CERAMIC  
CASE 620



P SUFFIX  
PLASTIC  
CASE 648




DW SUFFIX  
SOIC  
CASE 751G

### ORDERING INFORMATION

- MC14XXXBCP Plastic
- MC14XXXBCL Ceramic
- MC14XXXBDW SOIC

$T_A = -55^\circ$  to  $125^\circ\text{C}$  for all packages.

### BLOCK DIAGRAM



### PIN ASSIGNMENT

LD	1	16	VDD
PC1 <sub>out</sub>	2	15	Zener
PCB <sub>in</sub>	3	14	PCA <sub>in</sub>
VCO <sub>out</sub>	4	13	PC2 <sub>out</sub>
Inh	5	12	R2
C1 <sub>A</sub>	6	11	R1
C1 <sub>B</sub>	7	10	SF <sub>out</sub>
VSS	8	9	VCO <sub>in</sub>

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของบริษัท Motorola Inc. อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าการมีใดๆ ทั้งสิ้น อีกทั้งยังมีเหตุผลแบล็กเน็ทและต้องจ่าย ฟิงเงอเง ของเอกสารทุกครั้งที่มีกรนำไปใช้

## MC14046B

MAXIMUM RATINGS\* (Voltages referenced to V<sub>SS</sub>)

Rating	Symbol	Value	Unit
DC Supply Voltage	V <sub>DD</sub>	-0.5 to +18	Vdc
Input Voltage, All Inputs	V <sub>in</sub>	-0.5 to V <sub>DD</sub> +0.5	Vdc
DC Input Current, per Pin	I <sub>in</sub>	±10	mAdc
Power Dissipation, per Package†	P <sub>D</sub>	500	mW
Operating Temperature Range	T <sub>A</sub>	-55 to +125	°C
Storage Temperature Range	T <sub>stg</sub>	-65 to +150	°C

\*Maximum Ratings are those values beyond which damage to the device may occur.

†Temperature Derating: Plastic "P" and D/DW" Packages: -7.0 mW/°C From 65°C To 125°C  
Ceramic "L" Packages: -12 mW/°C From 100°C To 125°C

ELECTRICAL CHARACTERISTICS (Voltages Referenced to V<sub>SS</sub>)

Characteristic	Symbol	V <sub>DD</sub> Vdc	-55°C		25°C			125°C		Unit
			Min	Max	Min	Typ	Max	Min	Max	
Output Voltage V <sub>in</sub> = V <sub>DD</sub> or 0	V <sub>OL</sub>	5.0	—	0.05	—	0	0.05	—	0.05	Vdc
		10	—	0.05	—	0	0.05	—	0.05	
		15	—	0.05	—	0	0.05	—	0.05	
V <sub>in</sub> = 0 or V <sub>DD</sub>	V <sub>OH</sub>	5.0	4.95	—	4.95	5.0	—	4.95	—	Vdc
		10	9.95	—	9.95	10	—	9.95	—	
		15	14.95	—	14.95	15	—	14.95	—	
Input Voltage # (V <sub>O</sub> = 4.5 or 0.5 Vdc) (V <sub>O</sub> = 9.0 or 1.0 Vdc) (V <sub>O</sub> = 13.5 or 1.5 Vdc)	"0" Level V <sub>IL</sub>	5.0	—	1.5	—	2.25	1.5	—	1.5	Vdc
		10	—	3.0	—	4.50	3.0	—	3.0	
		15	—	4.0	—	6.75	4.0	—	4.0	
	"1" Level V <sub>IH</sub>	5.0	3.5	—	3.5	2.75	—	3.5	—	Vdc
		10	7.0	—	7.0	5.50	—	7.0	—	
		15	11	—	11	8.25	—	11	—	
Output Drive Current (V <sub>OH</sub> = 2.5 Vdc) (V <sub>OH</sub> = 4.6 Vdc) (V <sub>OH</sub> = 9.5 Vdc) (V <sub>OH</sub> = 13.5 Vdc)	Source I <sub>OH</sub>	5.0	-1.2	—	-1.0	-1.7	—	-0.7	—	mAdc
		5.0	-0.25	—	-0.2	-0.36	—	-0.14	—	
		10	-0.62	—	-0.5	-0.9	—	-0.35	—	
	Sink I <sub>OL</sub>	5.0	0.64	—	0.51	0.88	—	0.36	—	mAdc
		10	1.6	—	1.3	2.25	—	0.9	—	
		15	4.2	—	3.4	8.8	—	2.4	—	
Input Current	I <sub>in</sub>	15	—	±0.1	—	±0.00001	±0.1	—	±1.0	μAdc
Input Capacitance	C <sub>in</sub>	—	—	—	—	5.0	7.5	—	—	pF
Quiescent Current (Per Package) I <sub>nh</sub> = PCA <sub>in</sub> = V <sub>DD</sub> . Zener = VCO <sub>in</sub> = 0 V, PCB <sub>in</sub> = V <sub>DD</sub> or 0 V, I <sub>out</sub> = 0 μA	I <sub>DD</sub>	5.0	—	5.0	—	0.005	5.0	—	150	μAdc
		10	—	10	—	0.010	10	—	300	
		15	—	20	—	0.015	20	—	600	
Total Supply Current† (I <sub>nh</sub> = "0", I <sub>O</sub> = 10 kHz, C <sub>L</sub> = 50 pF, R <sub>1</sub> = 1.0 MΩ, R <sub>2</sub> = ∞, R <sub>SF</sub> = ∞, and 50% Duty Cycle)	I <sub>T</sub>	5.0	I <sub>T</sub> = (1.46 μA/kHz) f + I <sub>DD</sub>							μAdc
		10	I <sub>T</sub> = (2.91 μA/kHz) f + I <sub>DD</sub>							
		15	I <sub>T</sub> = (4.37 μA/kHz) f + I <sub>DD</sub>							

#Noise immunity specified for worst-case input combination.

Noise Margin for both "1" and "0" level = 1.0 Vdc min @ V<sub>DD</sub> = 5.0 Vdc  
2.0 Vdc min @ V<sub>DD</sub> = 10 Vdc  
2.5 Vdc min @ V<sub>DD</sub> = 15 Vdc

†To Calculate Total Current in General:

$$I_T = 2.2 \times V_{DD} \left( \frac{V_{COin} - 1.65}{R_1} + \frac{V_{DD} - 1.35}{R_2} \right)^{3/4} + 1.6 \times \left( \frac{V_{COin} - 1.65}{R_{SF}} \right)^{3/4} + 1 \times 10^{-3} (C_L - 9) V_{DD} f +$$

$$1 \times 10^{-1} V_{DD}^2 \left( \frac{100\% \text{ Duty Cycle of PCA}_{in}}{100} \right) + I_O \quad \text{where: } I_T \text{ in } \mu\text{A}, C_L \text{ in pF, } V_{COin}, V_{DD} \text{ in Vdc, } f \text{ in kHz, and}$$

R<sub>1</sub>, R<sub>2</sub>, R<sub>SF</sub> in MΩ, C<sub>L</sub> on VCO<sub>out</sub>.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## MC14046B

ELECTRICAL CHARACTERISTICS\* ( $C_L = 50 \text{ pF}$ ,  $T_A = 25^\circ\text{C}$ )


Characteristic	Symbol	VDD Vdc	Minimum	Typical	Maximum	Units
			Device		Device	
Output Rise Time $t_{rLH} = (3.0 \text{ ns/pF}) C_L + 30 \text{ ns}$ $t_{rLH} = (1.5 \text{ ns/pF}) C_L + 15 \text{ ns}$ $t_{rLH} = (1.1 \text{ ns/pF}) C_L + 10 \text{ ns}$	$t_{rLH}$	5.0 10 15	— — —	180 90 65	350 150 110	ns
Output Fall Time $t_{fHL} = (1.5 \text{ ns/pF}) C_L + 25 \text{ ns}$ $t_{fHL} = (0.75 \text{ ns/pF}) C_L + 12.5 \text{ ns}$ $t_{fHL} = (0.55 \text{ ns/pF}) C_L + 9.5 \text{ ns}$	$t_{fHL}$	5.0 10 15	— — —	100 50 37	175 75 55	ns
<b>PHASE COMPARATORS 1 and 2</b>						
Input Resistance — $PCA_{in}$	$R_{in}$	5.0 10 15	1.0 0.2 0.1	2.0 0.4 0.2	— — —	$M\Omega$
— $PCB_{in}$	$R_{in}$	15	150	1500	—	$M\Omega$
Minimum Input Sensitivity AC Coupled — $PCA_{in}$ C series = 1000 pF, $f = 50 \text{ kHz}$	$V_{in}$	5.0 10 15	— — —	200 400 700	300 600 1050	mV p-p
DC Coupled — $PCA_{in}$ , $PCB_{in}$	—	5 to 15	See Noise Immunity			
<b>VOLTAGE CONTROLLED OSCILLATOR (VCO)</b>						
Maximum Frequency ( $VCO_{in} = V_{DD}$ , $C_1 = 50 \text{ pF}$ $R_1 = 5.0 \text{ k}\Omega$ , and $R_2 = \infty$ )	$f_{max}$	5.0 10 15	0.5 1.0 1.4	0.7 1.4 1.9	— — —	MHz
Temperature — Frequency Stability ( $R_2 = \infty$ )	—	5.0 10 15	— — —	0.12 0.04 0.015	— — —	%/°C
Linearity ( $R_2 = \infty$ ) ( $VCO_{in} = 2.5 \text{ V} \pm 0.3 \text{ V}$ , $R_1 > 10 \text{ k}\Omega$ ) ( $VCO_{in} = 5.0 \text{ V} \pm 2.5 \text{ V}$ , $R_1 > 400 \text{ k}\Omega$ ) ( $VCO_{in} = 7.5 \text{ V} \pm 5.0 \text{ V}$ , $R_1 \geq 1000 \text{ k}\Omega$ )	—	5.0 10 15	— — —	1.0 1.0 1.0	— — —	%
Output Duty Cycle	—	5 to 15	—	50	—	%
Input Resistance — $VCO_{in}$	$R_{in}$	15	150	1500	—	$M\Omega$
<b>SOURCE-FOLLOWER</b>						
Offset Voltage ( $VCO_{in}$ minus $SF_{out}$ , $R_{SF} > 500 \text{ k}\Omega$ )	—	5.0 10 15	— — —	1.65 1.65 1.65	2.2 2.2 2.2	V
Linearity ( $VCO_{in} = 2.5 \text{ V} \pm 0.3 \text{ V}$ , $R_{SF} > 50 \text{ k}\Omega$ ) ( $VCO_{in} = 5.0 \text{ V} \pm 2.5 \text{ V}$ , $R_{SF} > 50 \text{ k}\Omega$ ) ( $VCO_{in} = 7.5 \text{ V} \pm 5.0 \text{ V}$ , $R_{SF} > 50 \text{ k}\Omega$ )	—	5.0 10 15	— — —	0.1 0.6 0.8	— — —	%
<b>ZENER DIODE</b>						
Zener Voltage ( $I_z = 50 \mu\text{A}$ )	$V_Z$	—	6.7	7.0	7.3	V
Dynamic Resistance ( $I_z = 1.0 \text{ mA}$ )	$R_Z$	—	—	100	—	$\Omega$

\*The formula given is for the typical characteristics only.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## MC14046B

FIGURE 1 - PHASE COMPARATORS STATE DIAGRAMS



Refer to Waveforms in Figure 3.


FIGURE 2 - DESIGN INFORMATION

Characteristic	Using Phase Comparator 1	Using Phase Comparator 2
No signal on input PCA <sub>in</sub> .	VCO in PLL system adjusts to center frequency (f <sub>0</sub> ).	VCO in PLL system adjusts to minimum frequency (f <sub>min</sub> ).
Phase angle between PCA <sub>in</sub> and PCB <sub>in</sub> .	90° at center frequency (f <sub>0</sub> ), approaching 0° and 180° at ends of lock range (2f <sub>L</sub> ).	Always 0° in lock (positive rising edges).
Locks on harmonics of center frequency.	Yes	No
Signal input noise rejection.	High	Low
Lock frequency range (2f <sub>L</sub> ).	The frequency range of the input signal on which the loop will stay locked if it was initially in lock. 2f <sub>L</sub> = full VCO frequency range = f <sub>max</sub> - f <sub>min</sub> .	
Capture frequency range (2f <sub>C</sub> ).	The frequency range of the input signal on which the loop will lock if it was initially out of lock.	
	Depends on low-pass filter characteristics (see Figure 3). f <sub>C</sub> < f <sub>L</sub>	f <sub>C</sub> = f <sub>L</sub>
Center frequency (f <sub>0</sub> ).	The frequency of VCO <sub>out</sub> , when VCO <sub>in</sub> = 1/2 V <sub>DD</sub>	
VCO output frequency (f).	$f_{min} = \frac{1}{R_2(C_1 + 32 \text{ pF})} \quad (\text{VCO input} = V_{SS})$ $f_{max} = \frac{1}{R_1(C_1 + 32 \text{ pF})} + f_{min} \quad (\text{VCO input} = V_{DD})$ <p>Where: 10K &lt; R<sub>1</sub> &lt; 1M                      10K &lt; R<sub>2</sub> &lt; 1M                      100pF &lt; C<sub>1</sub> &lt; .01 μF</p>	
Note: These equations are intended to be a design guide. Since calculated component values may be in error by as much as a factor of 4, laboratory experimentation may be required for fixed designs. Part to part frequency variation with identical passive components is typically less than ±20%.		


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MC14046B

FIGURE 3 - GENERAL PHASE-LOCKED LOOP CONNECTIONS AND WAVEFORMS



Typical Low-Pass Filters



Typically:

$$R_4 C_2 = \frac{6N}{f_{max}} - \frac{N}{2\pi \Delta f}$$

$$(R_3 \approx 3,000\Omega) C_2 = \frac{100N\Delta f}{f_{max}^2} - R_4 C_2$$

$$\Delta f = f_{max} - f_{min}$$


Note: Sometimes R3 is split into two series resistors each R3 ÷ 2. A capacitor C<sub>C</sub> is then placed from the midpoint to ground. The value for C<sub>C</sub> should be such that the corner frequency of this network does not significantly affect ω<sub>n</sub>. In Figure B, the ratio of R3 to R4 sets the damping, R4 ≈ 0.1(R3) for optimum results.

LOW-PASS FILTER

Definitions: N = Total division ratio in feedback loop  
 K<sub>φ</sub> = V<sub>DD</sub>/π for Phase Comparator 1  
 K<sub>φ</sub> = V<sub>DD</sub>/4π for Phase Comparator 2  
 K<sub>VCO</sub> =  $\frac{2\pi \Delta f_{VCO}}{V_{DD}-2V}$   
 for a typical design ω<sub>n</sub> ≈  $\frac{2\pi f_r}{10}$  (at phase detector input)  
 ζ ≈ 0.707

Filter A	Filter B
$\omega_n = \sqrt{\frac{K_\phi K_{VCO}}{NR_3 C_2}}$	$\omega_n = \sqrt{\frac{K_\phi K_{VCO}}{NC_2(R_3+R_4)}}$
$\zeta = \frac{N\omega_n}{2K_\phi K_{VCO}}$	$\zeta = 0.5 \omega_n (R_3 C_2 + \frac{N}{K_\phi K_{VCO}})$
$F(s) = \frac{1}{R_3 C_2 s + 1}$	$F(s) = \frac{R_3 C_2 s + 1}{s(R_3 C_2 + R_4 C_2) + 1}$


Waveforms



Note: for further information, see:

- (1) F. Gardner, "Phase-Lock Techniques", John Wiley and Son, New York, 1966.
- (2) G. S. Moschytz, "Miniature RC Filters Using Phase-Locked Loop", BSTJ, May, 1965.
- (3) Garth Nash, "Phase-Lock Loop Design Fundamentals", AN-535, Motorola Inc.
- (4) A. B. Przedpelski, "Phase-Locked Loop Design Articles", AR254, reprinted by Motorola Inc.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# LM1596/LM1496 Balanced Modulator-Demodulator

## General Description


The LM1596/LM1496 are doubled balanced modulator-demodulators which produce an output voltage proportional to the product of an input (signal) voltage and a switching (carrier) signal. Typical applications include suppressed carrier modulation, amplitude modulation, synchronous detection, FM or PM detection, broadband frequency doubling and chopping.

The LM1596 is specified for operation over the  $-55^{\circ}\text{C}$  to  $+125^{\circ}\text{C}$  military temperature range. The LM1496 is specified for operation over the  $0^{\circ}\text{C}$  to  $+70^{\circ}\text{C}$  temperature range.

## Features


- Excellent carrier suppression  
65 dB typical at 0.5 MHz  
50 dB typical at 10 MHz
- Adjustable gain and signal handling
- Fully balanced inputs and outputs
- Low offset and drift
- Wide frequency response up to 100 MHz

## Schematic and Connection Diagrams



Numbers in parentheses show DIP connections.

TL/H/7887-1




TL/H/7887-2

### Top View

Note: Pin 10 is connected electrically to the case through the device substrate.  
Order Number LM1496H or LM1596H  
See NS Package Number H08C

### Dual-In-Line and Small Outline Packages



TL/H/7887-3

Order Number LM1496M or LM1496N  
See NS Package Number M14A or N14A

LM1596/LM1496

### Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Internal Power Dissipation (Note 1)	500 mW
Applied Voltage (Note 2)	30V
Differential Input Signal ( $V_7 - V_8$ )	$\pm 5.0V$
Differential Input Signal ( $V_4 - V_1$ )	$\pm (5 + I_5 R_O)V$
Input Signal ( $V_2 - V_1, V_3 - V_4$ )	5.0V
Bias Current ( $I_5$ )	12 mA
Operating Temperature Range LM1596	-55°C to +125°C
LM1496	0°C to +70°C
Storage Temperature Range	-65°C to +150°C

### Soldering Information

- Dual-In-Line Package
    - Soldering (10 seconds) 260°C
  - Small Outline Package
    - Vapor Phase (60 seconds) 215°C
    - Infrared (15 seconds) 220°C
- See AN-450 "Surface Mounting Methods and their effects on Product Reliability" for other methods of soldering surface mount devices.

### Electrical Characteristics ( $T_A = 25^\circ\text{C}$ , unless otherwise specified, see test circuit)







Parameter	Conditions	LM1596			LM1496			Units
		Min	Typ	Max	Min	Typ	Max	
Carrier Feedthrough	$V_C = 60$ mVrms sine wave $f_C = 1.0$ kHz, offset adjusted		40			40		$\mu\text{Vrms}$
	$V_C = 60$ mVrms sine wave $f_C = 10$ kHz, offset adjusted		140			140		$\mu\text{Vrms}$
	$V_C = 300$ mV <sub>pp</sub> square wave $f_C = 1.0$ kHz, offset adjusted		0.04	0.2		0.04	0.2	mVrms
	$V_C = 300$ mV <sub>pp</sub> square wave $f_C = 1.0$ kHz, not offset adjusted		20	100		20	150	mVrms
Carrier Suppression	$f_S = 10$ kHz, 300 mVrms $f_C = 500$ kHz, 60 mVrms sine wave offset adjusted	50	65		50	65		dB
	$f_S = 10$ kHz, 300 mVrms $f_C = 10$ MHz, 60 mVrms sine wave offset adjusted		50			50		dB
Transadmittance Bandwidth	$R_L = 50\Omega$ Carrier Input Port, $V_C = 60$ mVrms sine wave $f_S = 1.0$ kHz, 300 mVrms sine wave Signal Input Port; $V_S = 300$ mVrms sine wave $V_7 - V_8 = 0.5V_{dc}$		300			300		MHz
			80			80		MHz
Voltage Gain, Signal Channel	$V_S = 100$ mVrms, $f = 1.0$ kHz $V_7 - V_8 = 0.5 V_{dc}$	2.5	3.5		2.5	3.5		V/V
Input Resistance, Signal Port	$f = 5.0$ MHz $V_7 - V_8 = 0.5 V_{dc}$		200			200		k $\Omega$
Input Capacitance, Signal Port	$f = 5.0$ MHz $V_7 - V_8 = 0.5 V_{dc}$		2.0			2.0		pF
Single Ended Output Resistance	$f = 10$ MHz		40			40		k $\Omega$
Single Ended Output Capacitance	$f = 10$ MHz		5.0			5.0		pF
Input Bias Current	$(I_1 + I_4)/2$		12	25		12	30	$\mu\text{A}$
Input Bias Current	$(I_7 + I_8)/2$		12	25		12	30	$\mu\text{A}$
Input Offset Current	$(I_1 - I_4)$		0.7	5.0		0.7	5.0	$\mu\text{A}$
Input Offset Current	$(I_7 - I_8)$		0.7	5.0		5.0	5.0	$\mu\text{A}$
Average Temperature Coefficient of Input Offset Current	$(-55^\circ\text{C} < T_A < +125^\circ\text{C})$ $(0^\circ\text{C} < T_A < +70^\circ\text{C})$		2.0			2.0		nA/°C
Output Offset Current	$(I_6 - I_9)$		14	50		14	60	$\mu\text{A}$
Average Temperature Coefficient of Output Offset Current	$(-55^\circ\text{C} < T_A < +125^\circ\text{C})$ $(0^\circ\text{C} < T_A < +70^\circ\text{C})$		90			90		nA/°C

**Electrical Characteristics** ( $T_A = 25^\circ\text{C}$ , unless otherwise specified, see test circuit) (Continued)

Parameter	Conditions	LM1596			LM1496			Units
		Min	Typ	Max	Min	Typ	Max	
Signal Port Common Mode Input Voltage Range	$f_s = 1.0 \text{ kHz}$		5.0		5.0			$V_{p-p}$
Signal Port Common Mode Rejection Ratio	$V_7 - V_8 = 0.5 \text{ Vdc}$		-85		-85			dB
Common Mode Quiescent Output Voltage			8.0		8.0			Vdc
Differential Output Swing Capability			8.0		8.0			$V_{p-p}$
Positive Supply Current	$(I_6 + I_9)$		2.0	3.0	2.0	3.0		mA
Negative Supply Current	$(I_{10})$		3.0	4.0	3.0	4.0		mA
Power Dissipation			33		33			mW

Note 1: LM1596 rating applies to case temperatures to  $+125^\circ\text{C}$ ; derate linearly at  $6.5 \text{ mW}/^\circ\text{C}$  for ambient temperature above  $75^\circ\text{C}$ . LM1496 rating applies to case temperatures to  $+70^\circ\text{C}$ .  
 Note 2: Voltage applied between pins 6-7, 8-1, 9-7, 9-8, 7-4, 7-1, 8-4, 6-8, 2-5, 3-5.  
 Note 3: Refer to rets1596x drawing for specifications of military LM1596H versions.

**Typical Performance Characteristics**




TL/H/7887-5

LM1596/LM1496


### Typical Application and Test Circuit

#### Suppressed Carrier Modulator



Note: S<sub>1</sub> is closed for "adjusted" measurements.

#### SSB Product Detector




This figure shows the LM1596 used as a single sideband (SSB) suppressed carrier demodulator (product detector). The carrier signal is applied to the carrier input port with sufficient amplitude for switching operation. A carrier input level of 300 mVrms is optimum. The composite SSB signal is applied to the signal input port with an amplitude of 5.0 to 500 mVrms. All output signal components except the desired demodulated audio are filtered out, so that an offset adjustment is not required. This circuit may also be used as an AM detector by applying composite and carrier signals in the same manner as described for product detector operation.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านกา  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Typical Applications (Continued)

### Broadband Frequency Doubler



Numbers in parentheses show DIP connections.

TL/H/7887-7

The frequency doubler circuit shown will double low-level signals with low distortion. The value of C should be chosen for low reactance at the operating frequency. Signal level at the carrier input must be less than 25 mV peak to maintain operation in the linear region of the switching differential amplifier. Levels to 50 mV peak may be used with some distortion of the output waveform. If a larger input signal is available a resistive divider may be used at the carrier input, with full signal applied to the signal input.

## กิตติกรรมประกาศ

ขอขอบพระคุณอาจารย์ รศ.ดร.กอบชัย เศรษฐาณู ผู้ซึ่งเป็นอาจารย์ที่ปรึกษาที่ให้ความช่วยเหลือตลอดจนคำแนะนำต่างๆ ในการจัดทำปริยญาพันธนี้ และพี่ๆ นักศึกษาปริญญาโททุกท่านที่คอยช่วยเหลือและคำปรึกษาปัญหาต่างๆ ที่เกิดขึ้น

ขอบคุณ นายทศพล ปานกรศ ที่ช่วยให้คำแนะนำและทดลองในโครงการนี้ และ นายรัชช มลิวัลย์ ที่เอื้อเฟื้อในด้านอุปกรณ์ต่างๆ ขอขอบคุณบิดา มารดา ที่ให้การสนับสนุนและให้กำลังใจ ไว้ ณ โอกาสนี้เป็นอย่างสูง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## หนังสืออ้างอิง

- [1] Wayne Tomasi, "Advanced Electronic Communication System," Prentice Hall, 1992
- [2] J.Hilburn and D.E. Johnson, "Manual of Active Filter Design," McGraw-Hill, 1973
- [3] A.B. William and F.J.Taylor, "Electronic Filter Design Handbook," McGraw-Hill, 1979
- [4] Walter G. Jung, "IC Op-Amp Cookbook ," Howard W. Sam & Company Fifth Printing, 581p,1989
- [5] ผศ.ดำรง จินขาวขำ, "Design of Op-Amp Circuit with Experiment," สถาบันเทคโนโลยีพระจอมเกล้าพระนครเหนือ
- [6] มงคล ทองสงคราม, "อิเล็กทรอนิกส์ 2 ," พิมพ์ครั้งที่ 2 ห้างหุ้นส่วนจำกัด วิ.เจ.พรินต์, พฤษภาคม 2536
- [7] ชูชัย ธนสารตั้งเจริญ & AEG, "การออกแบบ วงจรออสซิลเลเตอร์ วงจรฟิลเตอร์ และวงจรเร็กกูเลเตอร์ โดยใช้ออปแอมป์ ," หจก.สำนักพิมพ์ฟิสิกส์เซ็นเตอร์

