




เครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ


PRIVATE AUTOMATIC BRANCH EXCHANGE



นายธรรมศักดิ์ ด้านกุล
นายพีรชัย จรรย์สุทธิศักดิ์
นายวิชัย เวียนศิริ



A021313



021313

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรครุศาสตร์อุตสาหกรรมบัณฑิต
สาขาอิเล็กทรอนิกส์และคอมพิวเตอร์
ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2538

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาควิชา วิศวกรรมศาสตร์วิศวกรรม
คณะ วิศวกรรมศาสตร์อุตสาหกรรม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหาร ลาดกระบัง
ใบรับรองปริญญาโท

ปริญญาโท

เครื่องขยายโทรศัพท์สาขาอัตโนมัติ

PRITAVE AUTOMATIC BRANCH EXCHANGE

- ชื่อนักศึกษา 1. นายธรรมศักดิ์ คำนกุล รหัสประจำตัว 37031406
2. นายพีรชัย จริยสุทธิศักดิ์ รหัสประจำตัว 37031417
3. นายวิชัย เวียนศิริ รหัสประจำตัว 37031421

หลักสูตร วิศวกรรมศาสตรบัณฑิต สาขาวิชา อิเล็กทรอนิกส์และคอมพิวเตอร์

| คณะกรรมการสอบปริญญาโท | | ลายมือชื่อ |
|---------------------------------|--|------------|
| 1. อาจารย์ปิยะ จิตธรรมมาภิรมย์ | | |
| 2. อาจารย์โกศล ตราชู | | |
| 3. อาจารย์พีระวุฒิ สุวรรณจันทร์ | | |
| 4. อาจารย์วรวิทย์ สมหา | | |
| 5. อาจารย์สุชิน อาจหาญ | | |

วัน เดือน ปีที่สอบ วันที่ 9 ธันวาคม 2538 เวลา 15.30

สถานที่สอบ ห้อง ก. 301 คณะวิศวกรรมศาสตร์อุตสาหกรรม

ภาควิชารับรองแล้ว

ลงนาม

(ผศ.ดร.ธีระพล เทพหัสติน ณ อยุธยา)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์


เรื่อง เครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ


PRIVATE AUTOMATIC BRANCH EXCHANGE


ผู้จัดทำ

1. นายธรรมศักดิ์ คำนกุล
2. นายพีรชัย จรรย์สุทธิศักดิ์
3. นายวิชัย เวียนศิริ


อาจารย์ที่ปรึกษา

ลงนาม 
(อาจารย์ปิยะ จิตธรรมมาภิรมย์)

ลงนาม 
(อาจารย์โกศล ตราชู)

ลงนาม 
(อาจารย์พีระวุฒิ สุวรรณจันทร์)

หัวหน้าภาควิชาครุศาสตร์วิศวกรรม

ลงนาม 
(ผศ.ดร.ธีระพล เทพหัสดิน ณ อยุธยา)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์

เรื่อง เครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ

PRIVATE AUTOMATIC BRANCH EXCHANGE

วัตถุประสงค์

1. เพื่อศึกษาหลักการทำงานของระบบไมโครโปรเซสเซอร์
2. เพื่อวิเคราะห์และออกแบบเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ
3. เพื่อสร้างวงจรควบคุมการทำงานของเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ
4. เพื่อนำไปใช้เป็นเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ

ประโยชน์ที่คาดว่าจะได้รับ

1. สามารถอธิบายหลักการทำงานของระบบไมโครโปรเซสเซอร์
2. สามารถวิเคราะห์และออกแบบเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ
3. สามารถสร้างเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ
4. สามารถนำเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติไปใช้งานได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ

| | |
|---------------|-----------------|
| นายธรรมศักดิ์ | दानกุล |
| นายพีรชัย | จริยสุทธิศักดิ์ |
| นายวิชัย | เวียนศิริ |

อาจารย์ที่ปรึกษา

| | |
|------------------|-----------------|
| อาจารย์ ปิยะ | จิตธรรมมาภิรมย์ |
| อาจารย์ โกศล | ตราชู |
| อาจารย์ พิระวุฒิ | สุวรรณจันทร์ |

ปีการศึกษา 2538

บทคัดย่อ

ปริญญานิพนธ์ฉบับนี้ได้จัดเสนอเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติโดยสามารถติดต่อกับคู่สายภายนอกได้ 1 คู่สาย มีสายภายใน 4 คู่สาย การทำงานจะใช้ไมโครคอนโทรลเลอร์ (Micro Controller) เป็นตัวควบคุมการทำงานต่างๆ ของระบบทั้งหมด ทำให้การทำงานของระบบมีความรวดเร็วและถูกต้องแม่นยำยิ่งขึ้น นอกจากนี้ยังสามารถดัดแปลงแก้ไขได้สะดวก เครื่องชุมสายโทรศัพท์อัตโนมัตินี้มีประโยชน์เป็นอย่างมาก เพื่อช่วยให้การติดต่อสื่อสารทางโทรศัพท์เกิดความสะดวกยิ่งขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PRIVATE AUTOMATIC BRANCH EXCHANGE

MR. THAMASAK DANKUL
MR. PERACHAI JARIYASUTTISAK
MR. VICHAI WEINSIRI

ADVISORS

MR. PIYA JITTROMMAPIROM
MR. KOSON TRACHU
MR. PEERAWUT SUWANJAN

1995

ABSTRACT

This thesis presented the Private Automatic Branch Exchange (PABX) System that controlled by Microcontroller

In order to connect external telephone 1 line to internal 4 line. It is faster and accurater that use microcontroller to reduce , the size of PABX easy to maintenance and flexibilty PABX is very useful to telephone communication.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สำเร็จลุล่วงไปได้ด้วยดี เนื่องจากได้รับคำแนะนำ และ กำลังใจ จาก อาจารย์ในภาควิชา ครุศาสตร์วิศวกรรมทุกท่าน โดยเฉพาะอาจารย์ที่ปรึกษา ทั้ง 3 ท่าน คือ อาจารย์ ปิยะ จิตธรรมมาภิรมย์ อาจารย์ โกศล ตราชู และ อาจารย์ พิระวุฒิ สุวรรณจันทร์ ที่ได้ให้ความสะดวกทางด้านเครื่องมือ และการทำปริญญานิพนธ์ครั้งนี้ และ ขอขอบคุณ เพื่อนๆ ครุศาสตร์วิศวกรรมทุกคนที่ได้มีส่วนร่วมในการทำปริญญานิพนธ์ พร้อมทั้งได้ให้ กำลังใจ และ ให้คำแนะนำ ตลอดจนให้การสนับสนุนมาโดยตลอด

ผู้จัดทำหวังเป็นอย่างยิ่งว่าปริญญานิพนธ์ฉบับนี้ จะเป็นประโยชน์ในการศึกษาค้นคว้าเกี่ยวกับการพัฒนาการสร้างเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติต่อไป

ผู้จัดทำขอขอบพระคุณที่ได้กล่าวถึงในตอนต้นไว้ ณ. ที่นี้ด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

| เรื่อง | หน้า |
|--------------------------------------|------|
| บทคัดย่อภาษาไทย | I |
| บทคัดย่อภาษาอังกฤษ | II |
| กิตติกรรมประกาศ | III |
| สารบัญ | VI |
| สารบัญรูปภาพ | IX |
| สารบัญตาราง | X |
| บทที่ 1 บทนำ | |
| บทนำ | 1 |
| บทที่ 2 ทฤษฎีและหลักการ | |
| 2.1 การพัฒนาระบบชุมสายโทรศัพท์ | 6 |
| 2.2 หลักการเบื้องต้นของระบบ โทรศัพท์ | 8 |
| 2.3 สัญญาณต่างๆ ในระบบโทรศัพท์ | 9 |
| 2.3.1 สัญญาณสมาชิก | 9 |
| 2.3.1.1 สัญญาณให้หมุน | 9 |
| 2.3.1.2 สัญญาณไม่ว่าง | 9 |
| 2.3.1.3 สัญญาณเรียกกลับ | 9 |
| 2.3.1.4 สัญญาณกระดิ่ง | 10 |
| 2.4 หลักการเบื้องต้นของโทรศัพท์ | 10 |
| 2.5 กลไกการเชื่อมต่อวงจร | 11 |
| 2.5.1 หน้าปิดแบบหมุน | 12 |
| 2.5.2 หน้าปิดแบบกดปุ่ม | 12 |
| 2.5.2.1 ข้อดีของการโทรศัพท์แบบกดปุ่ม | 13 |
| 2.6 ชนิดของชุมสายโทรศัพท์ | 13 |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| | หน้า |
|---|------|
| 2.7 ความหมายต่างๆ ในระบบโทรศัพท์ | 14 |
| 2.8 การกำหนดเลขหมายของผู้ชุมสาย | 15 |
| บทที่ 3 การออกแบบ | |
| 3.1 บล็อกไดอะแกรมของเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ | 17 |
| 3.2 การออกแบบ | 18 |
| 3.2.1 การทำงานของเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ | 18 |
| ภาครับสถานะจากคู่สายภายนอก | 18 |
| ภาคแม่ทริกสวิทช์ | 21 |
| ภาคถอดรหัส DTMF | 22 |
| ภาคผลิตสัญญาณเสียง | 25 |
| ภาคผลิตสัญญาณกระดิ่ง | 26 |
| ภาคตรวจเช็คสถานะเครื่องโทรศัพท์ | 27 |
| ภาคขับรีเลย์ | 29 |
| ภาคควบคุมการทำงาน | 30 |
| ภาคจ่ายไฟ | 31 |
| 3.3 การทำงานของเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ | 32 |
| 3.3.1 กรณีที่คู่สายโทรศัพท์ภายในต้องการติดต่อตนเอง | 33 |
| 3.3.2 กรณีที่เครื่องโทรศัพท์ภายในต้องการติดต่อสายภายนอก | 33 |
| 3.3.3 กรณีที่เครื่องโทรศัพท์ภายนอกต้องการติดต่อสายภายใน | 33 |
| 3.3.4 กรณีที่เกิดไฟฟ้าดับ | 34 |

บทที่ 4 การทดลองและผลการทดลอง

| | |
|--------------|----|
| 4.1 การทดลอง | 35 |
|--------------|----|

| | |
|--|----|
| 4.1.1 กรณีที่คู่สายโทรศัพท์ภายในต้องการติดต่อตนเอง | 35 |
|--|----|

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| | หน้า |
|---|------|
| 4.1.2 กรณีที่เครื่องโทรศัพท์ภายในต้องการติดต่อสายภายนอก | 35 |
| 4.1.3 กรณีที่เครื่องโทรศัพท์ภายนอกต้องการติดต่อสายภายใน | 36 |
| 4.1.4 กรณีที่เกิดไฟฟ้าดับ | 36 |
| บทที่ 5 บทสรุปและวิจารณ์ | |
| 5.1 บทสรุป | 37 |
| 5.2 ปัญหาและแนวทางในการแก้ปัญหาจากการทดลอง | 37 |
| 5.3 ข้อเสนอแนะและแนวทางในการพัฒนา | 38 |



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ

| รูปภาพ | | หน้า |
|-------------|--|------|
| รูปที่ 2.1 | การพัฒนาระบบชุมสายโทรศัพท์ | 7 |
| รูปที่ 2.2 | กราฟแสดงแรงดันและกระแสในสาย Co-Line | 8 |
| รูปที่ 2.3 | รูปสัญญาณ ให้หมุน | 9 |
| รูปที่ 2.4 | รูปสัญญาณ ไม่ว่าง | 9 |
| รูปที่ 2.5 | รูปสัญญาณ เรียกกลับ | 10 |
| รูปที่ 3.1 | บล็อกโคอะแกรมของเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ | 17 |
| รูปที่ 3.2 | ภาครับสถานะจากคู่สายนอก | 19 |
| รูปที่ 3.3 | ภาคแมทริกสวิทช์ | 21 |
| รูปที่ 3.4 | ภาคถอดรหัส DTMF | 22 |
| รูปที่ 3.5 | ภาคผลิตสัญญาณเสียง | 25 |
| รูปที่ 3.6 | ภาคผลิตสัญญาณกระดิ่ง | 26 |
| รูปที่ 3.7 | ภาคตรวจเช็คสถานะเครื่องโทรศัพท์ | 27 |
| รูปที่ 3.8 | ภาคขั้วรีเลย์ | 29 |
| รูปที่ 3.9 | ภาคควบคุมการทำงาน | 30 |
| รูปที่ 3.10 | ภาคจ่ายไฟ | 31 |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

| ตาราง | หน้า |
|---|------|
| ตารางที่ 2.1 แสดงความถี่ที่มอดูเลตกันเมื่อคคหมายเลข | 12 |
| ตารางที่ 2.2 การกำหนดเลขหมาย | 16 |



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

ในปัจจุบันการติดต่อสื่อสาร และการประสานงานต่างๆ ภายในหน่วยงาน หรือ นอกหน่วยงาน ต้องการความสะดวกและความรวดเร็วในการติดต่อเป็นสิ่งสำคัญ อุปกรณ์ที่ใช้ในการติดต่อสื่อสารนั้นก็คือ โทรศัพท์ แต่เนื่องจากเครื่องโทรศัพท์ที่ใช้อยู่ในสำนักงานต้องการที่ใส่ต่อกันหลายๆ เครื่อง เพื่อความสะดวกในการใช้งาน เพราะฉะนั้น ตู้ชุมสายโทรศัพท์สาขาอัตโนมัติ หรือ พีเอบีเอ็กซ์ (Private Automatic Branch Exchange) จึงมีความจำเป็นมากสำหรับสำนักงาน สถานที่ราชการ และ ในอาคารต่างๆ เพราะ เป็นระบบที่มีการติดต่อ ได้สะดวก และ รวดเร็ว

โดยทั่วไปแล้วชุมสาย โทรศัพท์ในส่วนใหญ่แล้วจะเป็น ชุมสายระบบ อัตโนมัติซึ่งจะมีตั้งแต่ชุมสายโทรศัพท์อัตโนมัติสาขาย่อยไปจนถึงชุมสายโทรศัพท์ขนาดใหญ่ นั่นก็แล้วแต่ความจำเป็นในการใช้งาน ประเภทของชุมสายโทรศัพท์ สาขาอัตโนมัติเป็นเครื่องชุมสายที่นิยมใช้กันมากในสำนักงานหรือห้างร้านทั่วไป ต่อมาได้เกิดมีแนวความคิด ที่ได้พัฒนาโดยการนำเอาระบบไมโครคอนโทรลเลอร์ มาประยุกต์ใช้งานโดยใช้เป็นส่วนที่ ทำหน้าที่เป็นส่วนควบคุมระบบการทำงานของเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ แทนระบบเก่าที่เป็นระบบเชิงเส้น เพราะวาระบบไมโครคอนโทรลเลอร์เป็นระบบที่สามารถทำงานได้เร็วกว่าระบบเชิงเส้นซึ่งเป็นระบบเก่าที่ได้นำมาใช้ในระบบการทำงานในการ ทำหน้าที่ควบคุมระบบต่างๆ และมีการทำงานที่ผิดพลาดน้อยกว่า ทั้งยังสามารถที่จะทำการ ดัดแปลงแก้ไขได้ง่าย ทั้งนี้เนื่องจากว่าไมโครคอนโทรลเลอร์ทำงานด้วยโปรแกรม การแก้ไขพัฒนาโปรแกรมซึ่งเป็นซอฟต์แวร์ ย่อมที่จะสามารถแก้ไขการทำงานหรือเพิ่มเติมได้สะดวกกว่าระบบเก่า มีความรวดเร็วและดีกว่าระบบเชิงเส้น ซึ่งทำงานด้วยฮาร์ดแวร์ ทั้งหมด

ในปฏิญานิพนธ์ฉบับนี้ จะกล่าวถึงการพัฒนาเครื่องชุมสาย โทรศัพท์อัตโนมัติ สาขาย่อย ที่ใช้ระบบไมโครคอนโทรลเลอร์เป็นที่ทำหน้าที่ควบคุมการทำงานของระบบต่างๆ ซึ่งส่งผลให้ การทำงานของระบบถูกต้องและรวดเร็ว และยังมีประสิทธิภาพมากยิ่งขึ้น เครื่องชุมสายโทรศัพท์อัตโนมัติก็มีขนาดเล็ก เป็นการง่ายที่จะทำการปรับปรุงแก้ไข การติดตั้งและการเคลื่อนย้ายก็ทำได้ง่าย ทั้งยังราคาถูกกว่าและมีขีดความสามารถสูง สามารถติดต่อระหว่างโทรศัพท์อีกเครื่องหนึ่งไปยังอีกเครื่องหนึ่งได้โดยตรง โดยไม่ต้องผ่านโอเปอเรเตอร์และ

สามารถที่จะต่อกับคู่สายของ องค์การโทรศัพท์ได้ 1 คู่สาย และมีคู่สายภายในได้ถึง 4 คู่สาย หากว่า กรณีที่เกิดไฟฟ้าดับขึ้นมานั้น สามารถที่จะต่อกู่สายจาก องค์การโทรศัพท์ ให้เข้ากับ คู่สายที่ 1 ของคู่สายภายในที่ต่ออยู่กับเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติได้

เนื้อหาในปฏิญานิพนธ์

บทที่ 1 บทนำ

เป็นการกล่าวถึงที่มา ของ เครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ วิวัฒนาการของ โทรศัพท์ และการพัฒนาระบบต่างๆ ของ เครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ ชี้แจงความสามารถของเครื่องชุมสาย โทรศัพท์สาขาอัตโนมัติ สุดท้ายเป็นการอธิบายถึงลักษณะต่างๆ ของ สัญญาณที่ได้นำมาใช้ในเครื่องชุมสาย โทรศัพท์สาขาอัตโนมัติ โดยได้อธิบายว่าสัญญาณที่ใช้ นั้นเป็นลักษณะอย่างไร มีการใช้ความถี่ในแต่ละลักษณะต่างๆ ว่ามีความถี่เป็นเท่าไร และจะใช้ สัญญาณต่างๆ เมื่อไร

บทที่ 2 ทฤษฎี และ หลักการ

ในบทที่ 2 นี้เป็นการกล่าวถึง

- ทฤษฎี ที่เกี่ยวกับประวัติของการพัฒนาระบบชุมสายโทรศัพท์โดยกล่าวตั้งแต่เริ่มต้นของการใช้โทรศัพท์ และ การพัฒนาตั้งแต่แรกๆ ที่เริ่มใช้หลักการทางกลศาสตร์ของสนามแม่เหล็กจนมาเป็นโทรศัพท์ที่ใช้ในปัจจุบัน ซึ่งในบทนี้จะมีการแสดงการพัฒนาของระบบของ โทรศัพท์ ตั้งแต่เริ่มซึ่งในแต่ละปีจะมีการนำอะไรมาเป็นตัวที่ใช้พัฒนาระบบต่างๆ
- หลักการเบื้องต้นของระบบโทรศัพท์ โดยเป็นการกล่าวถึง สายที่ส่งออกมาจากองค์การ ชนิดหนึ่งเรียกว่า Co Line และ เปรียบเทียบระหว่างแรงดันและกระแสที่ส่งออกมาจาก องค์การโทรศัพท์ ว่าเมื่อยกหูขึ้นจะมีแรงดันและกระแสเป็นเท่าไร และเมื่อก่อนยกหูมี แรงดันเป็นเท่าไร
- ลักษณะของสัญญาณ โดยละเอียดพร้อมทั้งเป็นการแสดงรูปของสัญญาณต่างๆ ให้เห็น
- หลักการเบื้องต้นของเครื่องโทรศัพท์ ซึ่งได้พูดถึงขั้นตอนการทำงานของโทรศัพท์ และ

อธิบายถึง โทรศัพท์ที่มีหน้าปัดแบบ กดปุ่ม และ โทรศัพท์ที่มีหน้าปัดแบบ หมุน พร้อมทั้ง

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์หรือการขงนลิขสิทธิ์โดยผู้จัดทำเอกสารนี้สงวนลิขสิทธิ์ไว้
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เปรียบเทียบความแตกต่างของโทรศัพท์ทั้ง 2 แบบ และ บอกหน้าที่หลักๆ ของโทรศัพท์ทั้ง 2 ระบบ

- กลไกการเชื่อมต่อวงจร โดยจะบอกถึงการต่อว่าทางอินพุตนั้นต่ออยู่กับ สายสัญญาณอะไรบ้าง และกายวงจรโทรศัพท์จะมีอะไรเป็นส่วนประกอบโดยมีรูปที่แสดงถึงกลไก ทั้งหมด โดยเป็นวงจรมาตรฐานการทำงานของโทรศัพท์ พร้อมทั้งอธิบายการทำงานของโทรศัพท์แบบกดปุ่ม และ แบบหมุน
- ชนิดของชุมสายโทรศัพท์ ซึ่งจะเป็นการอธิบายชนิดของชุมสายโทรศัพท์ว่ามีกี่ชนิด แล้วแต่ละประเภททำงานในอย่างไร และ เป็นอย่างไร
- ความหมายต่างๆ ในระบบต่างๆ โดยที่จะพูดถึง การเรียกทางโทรศัพท์ เครื่องโทรศัพท์ ผู้เรียก ผู้รับ คู่สายสมาชิก เครื่องชุมสายโทรศัพท์อัตโนมัติ และ โครงข่ายท้องถิ่น
- คู่สาขา พีบีเอ็กซ์ ระบบ เอสพีซี ในหัวข้อนี้นั้นจะกล่าวถึงความสำคัญของคู่ พีบีเอ็กซ์ และ การทำงานของคู่ พีบีเอ็กซ์ ระบบ เอสพีซี
- การกำหนดหมายเลขของคู่โทรศัพท์สาขาอัตโนมัติ เป็นการบอกถึงเลขหมายที่ใช้กันโดยทั่วไปในการใช้เครื่องโทรศัพท์สาขาอัตโนมัติ ซึ่งเลขหมายดังกล่าวนี้เป็นเลขหมายที่นิยมใช้กันโดยทั่วไป ซึ่งบางครั้งบางที่ต้องใช้ตัวเลขจำนวนหลายหลักในการติดต่อในเครื่องโทรศัพท์ภายใน
- ข้อดีของชุมสายโทรศัพท์ระบบ เอสพีซี จะเป็นการกล่าวถึงข้อดีว่า ในการใช้ชุมสายโทรศัพท์ระบบ เอสพีซี นั้นดีกว่าชุมสายโทรศัพท์ระบบเก่า คือระบบ ครอสบาร์ อย่างไรบ้าง โดยจะแสดงให้เห็นเป็นข้อได้ชัดเจน
- โครงสร้างของชุมสายโทรศัพท์ระบบ เอสพีซี แบบ อนาล็อก และ แบบ ดิจิตอล ในข้อนี้ นั้นจะบอกถึงส่วนประกอบของโครงสร้างทั้ง 2 แบบ ได้ชัดเจน

บทที่ 3 การออกแบบ

ในบทนี้จะเป็นการอธิบายถึงหลักการของวงจรแต่ละภาค การออกแบบ และ การทำงานของภาคต่างๆ ของเครื่อง รวมทั้งการออกแบบ การทำงานของเครื่อง ซึ่งเป็นการทำงานโดยโปรแกรม ทางด้านโปรแกรมนั้นได้เขียนขึ้นมาเพื่อใช้เป็นตัวที่ทำหน้าที่สั่งการทำงานให้แก่ภาคควบคุมการทำงาน ภาคที่ได้ทำการออกแบบนั้นมีดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
1. ภาครับสถานะจากคู่สายนอก (External Line Interface)
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. ภาคเมทริกสวิทช์ (Matrix Switch)
3. ภาคถอดรหัส DTMF (Dual Tone Multi Frequency)
4. ภาคผลิตสัญญาณเสียง (Tone Generator)
5. ภาคผลิตสัญญาณกระดิ่ง (Ringing Tone)
6. ภาคตรวจเช็คสถานะการยกหู (Line Check Circuit)
7. ภาคขับรีเลย์ (Relay Driver)
8. ภาคควบคุมการทำงาน (CPU ANT 32)
9. ภาคจ่ายไฟ (Power Supply)

บทที่ 4 การทดลองและผลการทดลอง

ในบทนี้เป็นบทที่ต่อเนื่องจากบทที่ 3 เนื่องจาก ในบทที่ 3 นั้นเป็นการออกแบบภาคต่างๆ ขึ้นมาหลังจากที่ได้ออกแบบก็ต้องทำการทดลอง ซึ่งก็เป็นบทที่ 4 ภายในบทที่ 4 จะเป็นการทดลองพร้อมทั้งบันทึกผลการทดลองทั้งหมด

บทที่ 5 บทสรุป และ วิจารณ์

จากการที่ได้ทำปฏิญานิพนธ์มานั้น บทนี้เป็นบทที่จะสรุปทั้งหมดที่เกี่ยวข้องกับปฏิญานิพนธ์ชุดนี้ ซึ่งจะมีทั้งปัญหาในการทำปฏิญานิพนธ์ แนวทางในการแก้ปัญหาที่เกิดขึ้นมาในระหว่างที่ทำปฏิญานิพนธ์ และ ประโยชน์ที่ได้รับจากปฏิญานิพนธ์ และ แนวทางในการพัฒนาปฏิญานิพนธ์

ภาคผนวก

ภาคผนวกนั้นจะเป็นส่วนที่แสดงถึงวิธีการใช้เครื่องโทรศัพท์สาขาอัตโนมัติ บล็อกไดอะแกรมและวงจรเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ โฟลว์ชาร์ตที่แสดงถึงการทำงานของเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ โปรแกรมที่ใช้ในการควบคุม ซอฟต์แวร์ ซึ่งทำหน้าที่ควบคุมการทำงานวงจรในภาคต่างๆ ภายในเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ และคู่มือของอุปกรณ์ที่ได้นำมาใช้ในการทำเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขีดความสามารถของเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ

1. สามารถต่อกับคู่สายภายนอกได้ 1 คู่สาย
2. สามารถต่อกับคู่สายภายในได้ 4 คู่สาย
3. เครื่องโทรศัพท์ภายในสามารถติดต่อกันได้
4. เครื่องโทรศัพท์ภายในสามารถโทรติดต่อกับภายนอกได้
5. สามารถติดต่อจากสายนอกกับสายในได้
6. กรณีที่เกิดไฟฟ้าดับจะต่อคู่สายภายนอกเข้ากับเครื่องภายในเครื่องที่ 1



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีและหลักการ

2.1 การพัฒนาระบบชุมสายโทรศัพท์


ชุมสายโทรศัพท์ที่มีใช้ในระบบเริ่มแรกใช้หลักการทำงานทางกลศาสตร์ สนามแม่เหล็กไฟฟ้า ต่อมาได้มีการพัฒนาระบบเหล่านี้ โดยผู้ออกแบบได้เริ่มต้นทำการศึกษาค้นคว้าอย่างจริงจังในการออกแบบวงจรที่ใช้หลักการทำงานทางด้านตรรกวิทยา (Logic) และกรรมวิธีเกี่ยวกับการใช้ข้อมูล (Data) ในช่วงของการพัฒนาระบบชุมสายโทรศัพท์นั้น ส่วนที่เป็นตัวควบคุมการทำงานของระบบได้ถูกออกแบบให้เป็นตัวกลางในการควบคุมการทำงานของเครื่องชุมสายโทรศัพท์ ชุมสายโทรศัพท์ระบบ Crossbar นับเป็นระบบเริ่มแรกของความเจริญก้าวหน้าทางด้านโทรศัพท์ ซึ่งระบบนี้ได้เอาระบบการทำงานลอจิกมาทำหน้าที่แทนการทำงานที่ยู่ยาก ภายในชุมสายโทรศัพท์ และทำให้เครื่องชุมสายโทรศัพท์มีขีดความสามารถในการให้บริการใหม่ๆ อย่างกว้างขวางมากยิ่งขึ้น

การปรับปรุงระบบของชุมสายโทรศัพท์ได้ที่มีวิวัฒนาการและการเปลี่ยนแปลงตามลำดับเพื่อให้ทันกับความต้องการของผู้เช่า ดังนั้นจึงต้องมีอุปกรณ์ควบคุมการทำงานของระบบที่มีประสิทธิภาพสูงและมีความรวดเร็วในการทำงาน ซึ่งอุปกรณ์ควบคุมที่ใช้เป็นอุปกรณ์ควบคุมอิเล็กทรอนิกส์ แทนการทำงานของระบบเก่าคือระบบ Relay ทำให้ต่อวงจรได้รวดเร็วขึ้นและมีคุณสมบัติ ที่เหนือกว่าในด้านความสามารถในการรับ Traffic รวมทั้ง การบริการพิเศษ (Facility) ตามความต้องการ ส่วนที่ควบคุมด้วยระบบอิเล็กทรอนิกส์มีอยู่ 3 ระบบ คือ ฮาร์ดแวร์ ลอจิก , Programable Wired Logic และ Stored Program Control (SPC)

Stored Program Control (SPC) หมายความว่าการทำงานของลอจิก ถูกควบคุมโดยโปรแกรม ผลการทำงานของลอจิกนี้ ถูกป้อนเข้าไปเก็บไว้ในโปรแกรมของหน่วยความจำทั้งหมดของชุมสายโทรศัพท์ ถ้าเราต้องการเปลี่ยนหน้าที่ต่างๆ ของเครื่องชุมสายโทรศัพท์ เช่น ต้องการให้ Signalling ระบบใหม่ หรือเปลี่ยนหน้าที่ให้บริการของเครื่องชุมสายโทรศัพท์ ให้เป็นอย่างอื่น เราก็ต้องป้อนโปรแกรมอันใหม่เข้าไปเก็บไว้ที่โปรแกรมดังกล่าว

โทรศัพท์ระบบ SPC เป็นที่นิยมมาใช้เนื่องจากมีข้อดีในการนำเอาคอมพิวเตอร์เทคโนโลยี ซึ่งกำลังพัฒนาอย่างรวดเร็วมาใช้ประโยชน์ในการออกแบบระบบควบคุมรวมทั้งไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเปลี่ยนแปลงของชุมสายโทรศัพท์ นอกจากนี้ชุมสายโทรศัพท์ระบบ SPC ยังสามารถทำให้มีการบริการพิเศษ (Facility) ต่างๆ ให้กับผู้เช่าได้อย่างมากมาย



รูปที่ 2.1 การพัฒนาระบบชุมสายโทรศัพท์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องชุมสายโทรศัพท์ระบบ SPC แบบอนาล็อกได้ถูกนำมาเปิดใช้งานบริการให้กับผู้เช่าในครั้งแรกเมื่อปีพ.ศ. 2508 การพัฒนาระบบของชุมสายโทรศัพท์ได้ดำเนินการอย่างต่อเนื่องจนถึงปัจจุบันทั่วโลกได้นำเอาชุมสายโทรศัพท์ระบบ SPC มาใช้

ตั้งแต่ต้นปี พ.ศ. 2513 เซมิคอนดักเตอร์ ได้ถูกนำมาใช้เป็นส่วนประกอบของวงจร ที่ใช้ในการผลิตเครื่องชุมสายโทรศัพท์ นับว่าเป็นการนำเอาระบบดิจิทัล (TDM-PCM) เข้ามาใช้ในชุมสายโทรศัพท์ระบบ SPC ทำให้ประสิทธิภาพการทำงานได้ดีกว่า SPC แบบอนาล็อก มาก เพราะทำให้เป็นเครื่องชุมสายโทรศัพท์แบบดิจิทัล อิเล็กทรอนิกส์ล้วนๆ เราเรียกเครื่องชุมสายโทรศัพท์ระบบใหม่นี้ว่า SPC Digital Switching System รูปที่ 2.1 แสดงประวัติการพัฒนาระบบโทรศัพท์ตั้งแต่เริ่มใช้งานกระทั่งถึงปัจจุบัน

2.2 หลักการเบื้องต้นของระบบโทรศัพท์

ในระบบชุมสายโทรศัพท์ สายที่มาจากองค์การโทรศัพท์หรือสายนอก เรียกอีกชื่อหนึ่งว่า Co-Line จะมีแรงดันต่างกันระหว่างสายกรณีสายหวุโทรศัพท์ (เปิดวงจร) ประมาณ 48 V และกรณีสายหวุโทรศัพท์(ปิดวงจร) มีค่าประมาณ 12 V สาย Co-Line เมื่อ Short Circuit จะมีกระแสไหลผ่านไม่เกินค่าๆ หนึ่ง ประมาณไม่เกิน 45 mA กรณีทั่วไป ค่ากระแสจะอยู่ระหว่าง 18-45 mA




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ 2.2 กราฟแสดงแรงดันกับกระแสในสาย Co-Line ใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 สัญญาณต่างๆ ในระบบโทรศัพท์

2.3.1. สัญญาณสมาชิก (Subscriber Signal)


คือสัญญาณที่เครื่องชุมสายโทรศัพท์จะแจ้งสถานะต่างๆ ไว้ให้ ประกอบด้วย

2.3.1.1 สัญญาณให้หมุน (DT : Dial Tone) ใช้เพื่อแสดงให้สมาชิกผู้เรียกทราบว่า หมุนเลขหมายได้แล้ว เป็นสัญญาณเสียงต่อเนื่อง 400 Hz



รูปที่ 2.3 รูปคลื่นสัญญาณให้หมุน


2.3.1.2 สัญญาณไม่ว่าง (BT : Busy Tone) ใช้เพื่อเตือนสมาชิกผู้เรียกว่าผู้รับ หรือ OGT ไม่ว่างควรวางหูก่อนสักระยะหนึ่งจึงเริ่มต่อใหม่ เป็นสัญญาณ 400 Hz ชัดจังหวะ 60 ครั้ง ต่อวินาที จุกกลางของเวลาส่ง 0.5 วินาที เจียบ 0.5 วินาที



รูปที่ 2.4 รูปคลื่นสัญญาณไม่ว่าง

2.3.1.3 สัญญาณเรียกกลับ (RBT : Ring Back Tone) ใช้เมื่อการต่อทุกชั้นตอนสำเร็จเครื่องชุมสายโทรศัพท์จะแจ้งให้ผู้เรียกทราบเป็นสัญญาณ 16 Hz ควบคู่ไปกับสัญญาณขนาด 400 Hz แบบ เอเอ็ม ส่ง 0.67-1.5 วินาที เจียบ 2-4 วินาที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.5 รูปคลื่นสัญญาณเรียกกลับ

2.3.1.4 สัญญาณกระดิ่ง (RGT : Ringing tone) ใช้เมื่อการต่อของผู้เรียกดำเนินการสำเร็จ เครื่องชุมสายโทรศัพท์จะแจ้งให้ผู้รับทราบ เป็นสัญญาณ 16 Hz ควบคู่ไปกับ สัญญาณขนาด 400 Hz แบบ เอเอ็ม ซึ่งมีลักษณะที่เหมือนกันกับ สัญญาณ Ring Back Tone คือช่วงเวลาที่สูงและช่วงที่เรียบจะเหมือนกัน สัญญาณดังกล่าวจะใช้ในการสนักระดิ่งของผู้รับ มีแรงดันประมาณ 75-100 Vp

2.4 หลักการเบื้องต้นของโทรศัพท์

ปัจจุบันนี้การสื่อสารได้เข้ามามีบทบาทเป็นอย่างมากในชีวิตประจำวัน เรียกได้ว่า จะต้องมีการติดต่อสื่อสารกันตลอดเวลาที่ทำได้ และระบบโทรศัพท์ก็จัดว่าเป็นระบบสื่อสารที่ใกล้ตัวเรามากที่สุดเชื่อว่าทุกคนต้องเคยใช้โทรศัพท์ในการติดต่อสื่อสารกันมาแล้ว

คราวนี้จะมาดูกันว่าโทรศัพท์ที่ใช้กันอยู่ทุกวันต้องมีขั้นตอนอย่างไรกันบ้าง ถึงทำให้เราสามารถพูดคุยกันได้ โทรศัพท์ที่ใช้กันอยู่ทุกวันนี้ที่เคยเห็นกันทั่วๆ ไปก็มีอยู่ 2 แบบคือแบบกดปุ่มและแบบหมุน แต่หน้าที่ของทั้ง 2 ระบบก็เหมือนๆ กัน จะต่างกันก็ตรงที่แบบกดปุ่มจะส่งสัญญาณออกไปเป็นความถี่ที่แตกต่าง ส่วนแบบหมุนจะส่งสัญญาณเป็นจำนวนพัลส์ หน้าที่หลักๆ ของทั้งสองระบบก็เหมือนกันสามารถสรุปได้ดังนี้

- เครื่องโทรศัพท์จะรับรู้ว่าคุณต้องการใช้โทรศัพท์ เมื่อมีการยกหูโทรศัพท์ขึ้น
- เครื่องโทรศัพท์จะส่งสัญญาณที่เรียกว่า สัญญาณหมุน (Dial Tone) บอกว่าพร้อมที่จะให้ทำการกดหรือหมุนหมายเลขที่จะติดต่อได้ ซึ่งก็คือ เสียงที่ได้ยินเมื่อเวลาเป็นสัญญาณที่มีความถี่ 350 เฮิรตซ์ กับ 440 เฮิรตซ์ มอดูเลตรวมกัน
- เครื่องโทรศัพท์จะทำหน้าที่ส่งรหัสหมายเลขที่คุณต้องการจะติดต่อ ไปยังชุมสายที่ควบคุม

เอกสารนี้เป็น **ภูมิ** เอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- เครื่องโทรศัพท์จะส่งสัญญาณบอกผู้เรียกว่า หมายเลขที่ต้องการติดต่อด้วยว่าว่างหรือไม่ ถ้าว่างก็ส่งสัญญาณกลับ (Ring Back) ซึ่งมีความถี่ 440 เฮิร์ตซ์ กับ 480 เฮิร์ตซ์ มอดูเลตกันมา โดยจะดัง 2 วินาที แล้วเงียบ 4 วินาที สลับกันไป แต่ถ้าหมายเลขที่ต้องการจะเรียกไม่ว่างก็ส่งสัญญาณความถี่ 480 เฮิร์ตซ์กับ 620 เฮิร์ตซ์ มอดูเลต
- สามารถเปลี่ยนรูปพลังงานเสียงเป็นสัญญาณไฟฟ้า และสัญญาณไฟฟ้ากลับมาเป็นสัญญาณเสียง
- เครื่องโทรศัพท์จะปรับระดับแรงดันอย่างอัตโนมัติในกรณีที่เกิดการเปลี่ยนแปลงของ แรงดันขึ้น
- เครื่องโทรศัพท์จะส่งสัญญาณ ไปยังชุมสายเพื่อแจ้งให้ทราบว่สิ้นสุดการใช้งานแล้ว และให้ชุมสายเลิกทำการติดต่ออีกฝ่ายหนึ่งได้

2.5 กลไกการเชื่อมต่อวงจร

ดังที่กล่าวมาแล้วนั้นเป็นหน้าที่ต่างๆ ของเครื่องโทรศัพท์ในหัวข้อนี้จะเป็นการกล่าวถึงวงจรพื้นฐานรวมทั้งการเชื่อมต่อกับชุมสายเบื้องต้นของระบบโทรศัพท์

โทรศัพท์จะเชื่อมต่อกับชุมสายด้วยสายสัญญาณ 2 สายคือ T(Tip) และ R(Ring) เมื่อผู้ใช้ยกหูโทรศัพท์ขึ้นแหล่งจ่ายไฟฟ้ากระแสตรงขององค์การโทรศัพท์ซึ่งมีค่าแรงดันที่อยู่ประมาณ 48 โวลท์ก็จะถูกต่อเข้ากับวงจรของเครื่องโทรศัพท์โดยที่ชุด สุกสวิทช์ (Hook Switch) ในส่วนที่เชื่อมต่อระหว่างหูฟังกับสายโทรศัพท์ก็จะต้องมีหม้อแปลงอัตโนมัติ ทำหน้าที่ปรับอิมพีแดนซ์ของหูฟังและโทรศัพท์ให้สมดุลกัน เพื่อให้การรับส่งสัญญาณมีประสิทธิภาพที่สุดรวมไปถึงการทำให้ผู้พูดได้ยินเสียงที่ตัวเองพูดออกไป (Side Tone) นั้น ได้ยินด้วยในระดับที่เหมาะสมด้วย

สำหรับหน้าปัดของเครื่องโทรศัพท์ที่ใช้ร่วมกับชุมสายโทรศัพท์อัตโนมัติ โดยทั่วไปแล้วจะมีอยู่ 2 แบบคือแบบหมุน (Rotary Dial) ซึ่งการหมุนจะทำให้เกิดพัลส์ซึ่งจำนวนพัลส์ที่เกิดขึ้นนั้นจะมีค่าที่เท่ากับเลขหมายที่หมุน และแบบกดปุ่ม (Push Botton) ซึ่งใช้กรรมวิธีการการดูอัลโทนัลคิฟริควเอนซี (Dual Tone Multi Frequency (DTMF)) ในการส่งเลขหมายโทรศัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.1 หน้าปิดแบบหมุน

เมื่อมีการติดต่อบริเวณเครื่องโทรศัพท์กับชุมสายแล้ว ก็จะมีการส่งสัญญาณไปยังอุปกรณ์สวิตช์ เพื่อที่จะทำหน้าที่เป็นตัวที่จะคอยบอกให้รู้ว่าขณะนี้คู่สายนี้ ว่าง สำหรับ การหมุนหมายเลขโทรศัพท์ก็คือ การส่งสัญญาณพัลส์ ตั้งแต่ 1 ถึง 10 พัลส์ เช่น ถ้ามีการส่ง สัญญาณพัลส์ 1 พัลส์ ก็หมายถึงการหมุนหมายเลขหนึ่ง 1 พัลส์ ก็หมายถึงเลขหนึ่ง ดังนั้นถ้า หมุนเลข 9 ก็จะมีการส่งพัลส์จำนวน 9 พัลส์นั่นเองและความเร็วในการส่งก็คือ 9 พัลส์ ต่อ วินาทีความเร็วหน้าปิดของเครื่องโทรศัพท์ก็มีความสำคัญที่จะต้องกำหนดให้อยู่ใน มาตรฐาน ซึ่งประกอบด้วยความเร็วของกระแส อิมพัลส์ (Impulse) อัตราส่วนการตัด-ต่อ (Break - Make Ratio) ของ คอนแทค และช่วงเวลาหยุดระหว่างเลขหมาย ตามปกติแล้ว ความเร็วของกระแส อิมพัลส์ จะมีอยู่ 2 ค่า คือ 10 และ 20 IPS (Impulse Per Second) ส่วน ค่า มาตรฐานสำหรับส่วนตัด-ต่อ จะมีค่าเท่ากับ 2:1 ซึ่งหมายความว่า คอนแทค จะต้องตัดวงจร ออกเป็น 2 หน่วยเวลา และจะต้องต่อวงจรเป็นเวลา 1 หน่วยเวลา

2.5.2 หน้าปิดแบบกดปุ่ม

สำหรับโทรศัพท์ที่ใช้การกดปุ่มนั้น ก็จะเป็นการส่งสัญญาณที่มีความถี่ที่แตกต่างกัน ออกไป สำหรับแต่ละหมายเลขที่มีอยู่ 10 ตัว แต่มีปุ่ม 12 ปุ่ม ซึ่งบางเครื่องอาจมีถึง 16 ปุ่ม หมายความว่าเครื่องบางรุ่นนั้นจะมีการเพิ่มหลัก (Column) เข้ามาเพื่อจะนำไปใช้ในลักษณะ เพิ่มรูปแบบการใช้งานขึ้น ความถี่ที่ส่งออกไปเป็นความถี่ทางย่านเสียงเพียงแต่ว่าในการกด ครั้งหนึ่งนั้นจะมีสัญญาณที่มอดูเลตแล้วถูกส่งออกไป 2 ความถี่ ตามตารางที่ 1.1

| | 1209 | 1336 | 1477 | 1633 |
|-----|------|------|------|------|
| 697 | 1 | 2 | 3 | A |
| 770 | 4 | 5 | 6 | B |
| 852 | 7 | 8 | 9 | C |
| 941 | * | 0 | # | D |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเท่านั้น **ตารางที่ 1.1 แสดงความถี่ที่มอดูเลตกันเมื่อกดหมายเลข** ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อทางชุมสายได้รับข้อมูลจากผู้เรียกแล้วก็จะทำการแปลงสัญญาณที่ได้รับมานั้นส่งไปให้อุปกรณ์สวิตช์ซึ่งทำงานเพื่อเป็นการต่อสายให้กับผู้เรียก ถ้าปลายสายที่ต้องการติดต่อด้วยไม่ว่างชุมสายก็จะส่งสัญญาณไม่ว่าง (Busy Tone) ไปยังผู้เรียกเพื่อให้ทราบว่าจะไม่สามารถต่อวงจรให้ได้ แต่ถ้าปลายสายว่างชุมสายก็จะส่ง สัญญาณเรียก (Ringging Tone) ไปยัง ปลายสาย และ ส่งสัญญาณเรียกกลับ (Ringging Back Tone) ไปยังผู้เรียกเพื่อแจ้งให้ทราบว่าจะสามารถต่อวงจรให้ได้ตามต้องการแล้ว

มาตรฐานของความถี่ที่ใช้และตำแหน่งของเลขหมายต่างๆ จะถูกจัดให้มีลักษณะดังแสดงตามรูปที่ 2.7 สำหรับความผิดพลาดที่ยอมให้เกิดขึ้นได้จะเป็น 1.5 % สำหรับการผลิตความถี่ และ 2 % สำหรับการรับเลขหมาย

2.5.2.1 ข้อดีของการใช้โทรศัพท์แบบกดปุ่ม (DTMF Dialing) คือ

- สามารถลดเวลาในการหมุนเลขหมายลงได้ทำให้มีผลคือเวลาเฉลี่ยที่ใช้โทรศัพท์แต่ละครั้งลดลง ซึ่งทำให้ชุมสายสามารถรับ ข้อมูลข่าวสาร ได้มากขึ้น
- สามารถใช้วงจรทางโซลิดสเตทอิเลกทรอนิกส์ (Solid-State Electronic) แทนอุปกรณ์ ทาง ค้าน กลไก จึงทำให้มีความรวดเร็วและแม่นยำในการส่งเลขหมาย
- สามารถเพิ่มปุ่มกดขึ้นได้อีก 4 ปุ่ม เพื่อใช้ในการส่งสัญญาณการบริการประเภทอื่นๆ ได้
- มีความเหมาะที่จะใช้กับชุมสายระบบ เอสพีซี (Stored Program Control)

2.6 ชนิดของชุมสายโทรศัพท์

ชุมสายโทรศัพท์แบ่งออกเป็น 2 ประเภทใหญ่ๆ คือ ประเภทแรกเป็นชุมสายโทรศัพท์ที่มีเครื่องโทรศัพท์ของผู้เช่าต่อเข้าโดยตรง ได้แก่ ชุมสายโทรศัพท์ท้องถิ่น (Local Exchange) และ ตู้สาขา (Private Automatic Branch Exchange) เขียนย่อได้ว่า (PABX) ประเภทที่ 2 เป็นชุมสายโทรศัพท์ที่ไม่มีเครื่องโทรศัพท์ของผู้เช่าต่อเข้าโดยตรงได้แก่ ชุมสายโทรศัพท์ต่อผ่านท้องถิ่น (Tandem Exchange) และชุมสายโทรศัพท์ต่อผ่านทางไกล (Transit Exchange)

- ชุมสายโทรศัพท์ท้องถิ่น (Local Exchange) หมายถึงชุมสายโทรศัพท์ที่มีเครื่องโทรศัพท์ผู้เช่าต่อเข้าโดยตรง ชุมสายโทรศัพท์แบบนี้มีขนาดตั้งแต่เป็น ร้อยๆ เลขหมายจนถึงหมื่นๆ

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของสำนักงานคณะกรรมการการกระจายอำนาจให้แก่องค์กรปกครองส่วนท้องถิ่น
ไม่ว่ากรณีใดๆ เลขหมายหรืออาจจะมากกว่า ลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตู้สาขา (PABX) เป็นชุมสายโทรศัพท์ที่มีลักษณะคล้ายกับชุมสายท้องถิ่น แต่จะใช้ติดต่อกันภายในสำนักงาน โดยไม่ต้องผ่านชุมสายท้องถิ่นตู้สาขาจะเป็นชุมสายโทรศัพท์ที่มีบริการพิเศษ (Facilities) แก่เลขหมายภายใน (Extension) ได้หลายอย่าง ซึ่งก็ขึ้นอยู่กับว่าตู้สาขานั้นๆ มีขีดความสามารถเป็นอย่างไร การบริการพิเศษดังกล่าวได้แก่ การย่อเลขหมาย (Abbreviated Dialling) การเรียกกลับอัตโนมัติ (Automatic Callack) การประชุมทางโทรศัพท์ (Conference Call) ฯลฯ นอกจากนี้ในกรณีที่ตู้สาขาได้ทำการต่อเชื่อมกับคู่สายโทรศัพท์ท้องถิ่นก็จะทำให้โทรศัพท์ท้องถิ่นภายในสามารถติดต่อไปยังหมายเลขภายนอกได้ โดยผ่านชุมสายโทรศัพท์ท้องถิ่น ในทำนองเดียวกัน โทรศัพท์จากหมายเลขภายนอกก็สามารถเรียกเข้าไปยังเลขหมายโทรศัพท์ภายใน โดยผ่านตู้สาขาจะมีขนาด ตั้งแต่ไม่ถึงสิบเลขหมายจนถึงหมื่นเลขหมาย หรือ มากกว่า

ชุมสายโทรศัพท์ต่อผ่าน หมายถึง ชุมสายโทรศัพท์ที่ไม่มีเลขหมายโทรศัพท์ แต่จะบริการชุมสายท้องถิ่นกับชุมสายท้องถิ่นด้วยกัน การเรียกระหว่างโทรศัพท์ 2 เลขหมายอาจเรียกผ่านไปยังชุมสายต่อผ่านหลายๆ ชุมสายก็ได้ ชุมสายต่อผ่านยังแบ่งได้เป็น 2 แบบคือ ชุมสายต่อผ่านท้องถิ่น (Tandem Exchange) ซึ่งเป็นชุมสายโทรศัพท์ที่ใช้สำหรับต่อผ่านภายใน โลคัล เน็ตเวิร์ค (Local Network) หนึ่งๆ เท่านั้นเช่นการเรียกภายในกรุงเทพฯ เป็นต้น และชุมสายต่อผ่านทางไกล (Transit Exchange) ซึ่งเป็นชุมสายโทรศัพท์ที่ใช้สำหรับต่อผ่านไปยังโลคัล เน็ตเวิร์ค (Local Nnetwork) อื่นๆ เช่น การเรียกจากชลบุรีมายังกรุงเทพฯ เป็นต้น

2.7 ความหมายต่างๆ ในระบบโทรศัพท์


ระบบโทรศัพท์คือ ระบบสื่อสารที่มีโครงข่ายชุมสายบริการระหว่างสมาชิกและผู้รู้หมายเลขโทรศัพท์ของสมาชิก โดยสามารถเรียกสลับคู่สนทนาธุรกิจต่างๆ โดยการเดินทางที่ไม่จำเป็นต้อง

การเรียกทางโทรศัพท์ (Telephone Call) คือการเรียกผ่านระบบโทรศัพท์ระหว่าง ผู้เรียกและผู้รับ

เครื่องโทรศัพท์ (Telephone set) คืออุปกรณ์สำหรับสมาชิกใช้พูดและฟังใน การ

สนทนาระยะไกลผ่านโครงข่ายโทรศัพท์ เมื่อมีการเรียกก็หมุน หรือ กดหมายเลขผู้รับบนหน้าปัด

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ผู้เรียก (Calling Subscriber) หรือสมาชิกผู้เรียกคือ ผู้เริ่มการเรียก จะต้องการแจ้งให้พนักงานช่วยต่อ หรือ หมุนหรือกดปุ่มผู้รับเมื่อเครื่องโทรศัพท์นั้นเป็นเครื่องคู่สายโทรศัพท์อัตโนมัติ

ผู้รับ (Called Subscriber) หรือสมาชิกผู้ถูกเรียก คือ ผู้ที่ตอบรับการเรียกทางโทรศัพท์ เมื่อได้ยินสัญญาณกริ่งเรียก (Ringing Signal)

คู่สายสมาชิก (Subscriber Line) คือ คู่ตัวนำกระแสไฟฟ้าที่เปลี่ยนมาจากเสียงพูด แจกจ่ายออกมาจากสถานีที่ติดตั้งเครื่องชุมสายโทรศัพท์ (บริการ) ท้องถิ่นไปยังบ้านของ ผู้เช่าหรือสมาชิกแต่ละราย

เครื่องชุมสายโทรศัพท์อัตโนมัติ (Automatic Telephone Switching) คือ เครื่องที่ ทำหน้าที่สลับคู่สายระหว่างสมาชิกผู้เรียกและสมาชิกผู้รับโดยอัตโนมัติ

โครงข่ายท้องถิ่น (Local Network) คือ พื้นที่ชุมชนที่มีเครื่องชุมสายโทรศัพท์ เชื่อมโยงเข้ากับพื้นที่ชุมชนใกล้เคียง เพื่อให้สมาชิกคนละพื้นที่ติดต่อกันได้

2.8 การกำหนดเลขหมายของตู้สาขา

การกำหนดเลขหมายของตู้สาขาก็มีส่วนสำคัญประการหนึ่ง เพราะว่าถ้าหารวางแผนการกำหนดเลขหมายไม่ดีพอก็จะทำให้เกิดความยุ่งยาก ในการใช้งานเมื่อมีการขยายชุมสายโดยทั่วไปแล้วตู้สาขาอัตโนมัติ พีเอบีเอ็กซ์ จะใช้เลข 0 หรือเลข 9 เพื่อเรียกพนักงานโทรศัพท์กลาง ใช้เลข 9 หรือเลข 0 เป็นตัวเลขนำ เพื่อเรียกออกภายนอก และ ใช้เลขที่ขึ้นด้วยเลข 1 สำหรับการบริการ เช่น บริการสอบถามเลขหมาย แจ้งเหตุร้าย เป็นต้น นอกจากนี้ยังต้องสำรองเลขหมายไว้สำหรับการบริการพิเศษ (Facility) อีกด้วย เช่น Abberviate Dialing , Group Hunting , Paging ฯลฯ จึงเห็นได้ว่าตั้งแต่เลข 0 ถึง 9 จำนวน 10 ระดับ เราสามารถกำหนดเลขหมายภายในได้อีกเพียง 5 ระดับ เท่านั้น ดังแสดงตามตารางที่ 2.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา ~~1544~~ อาจอ้างถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| เลข | การใช้งาน |
|-----|-----------------------------|
| 0 | เรียกพนักงานโทรศัพท์ |
| 1 | บริการสอบถามเลขหมายและอื่นๆ |
| 2 | เลขหมายภายใน |
| 3 | เลขหมายภายใน |
| 4 | เลขหมายภายใน |
| 5 | เลขหมายภายใน |
| 6 | เลขหมายภายใน |
| 7 | สำรอง(Facility) |
| 8 | สำรอง(Facility) |
| 9 | เรียกออกภายนอก |

ตารางที่ 2.2 การกำหนดเลขหมาย


การกำหนดเลขหมายดังแสดงตามตารางที่ 2.2 จึงพอจะกำหนดได้ว่า ถ้าเป็นผู้สาขาขนาดเล็กไม่เกิน 50 เลขหมาย ก็กำหนดให้เป็นเลข 2 ตัว คือ 2x,3x,4x,5x และ 6x ถ้าเป็นผู้สาขาเกินกว่า 50 เลขหมายก็กำหนดให้เป็นเลข 3 ตัวคือ 2xx,3xx,4xx,5xx และ 6xx และถ้าเป็นผู้สาขาเกินกว่า 1 ผู้ การเรียกติดต่อกันระหว่างผู้สาขาสามารถกระทำได้โดย หากได้การเชื่อมต่อผู้สาขาด้วยกันวงจร Tie Line Trunk นั่นคือการเรียกระหว่างผู้สาขาด้วยกันเองก็จะต้องหมุนเลขหมายนำหน้าด้วย (Predigit) จะทำให้เสียเลขหมายไปอีก 1 Level จากที่ได้กล่าวมานี้ ผลจะสรุปได้ว่าการกำหนดเลขหมายของผู้สาขาควรมีการวางแผนล่วงหน้า เช่น จะมีบริการพิเศษอะไรบ้างในอนาคตจะ มีการขยายเลขหมายของผู้สาขาอีกหรือไม่ เป็นต้น แล้วจึงกำหนดเลขหมายภายในต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การออกแบบ

3.1 บล็อกไดอะแกรมของเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 3.1 บล็อกไดอะแกรมของเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 การออกแบบ

เครื่องชุมสายโทรศัพท์สาขาอัตโนมัตินี้มีแนวคิดมาจากโครงการเก่าเป็นส่วนใหญ่ แต่ได้มีการปรับปรุงโดยใช้อุปกรณ์ตัวใหม่เพื่อให้วงจรมีความเที่ยงตรงมากยิ่งขึ้น และทำการเพิ่มทางด้าน ฮาร์ดแวร์ เพื่อช่วยลดภาระให้แก่ ซีพียู (CPU) ทำงานให้น้อยลง

นอกจากนี้ยังนำข้อดีของโครงการเก่าๆ ที่ผ่านมานั้นนำมาประยุกต์ เพื่อที่จะพัฒนาซึ่งจะทำให้วงจรมีประสิทธิภาพเพิ่มขึ้น

3.2.1 การทำงานของเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ


1. ภาครับสถานะจากคู่สายภายนอก (External Line Interface)
 2. ภาคนิวแมทริกซ์สวิตช์ (matrix Switch)
 3. ภาคนิวครอส DTMF (Dual Tone Multi Frequency)
 4. ภาคนิวผลิตสัญญาณเสียง (Tone Generator)
 5. ภาคนิวผลิตสัญญาณกระดิ่ง (Ringging Tone)
 6. ภาคนิวตรวจสอบสถานะเครื่องโทรศัพท์ (Line Check Circuit)
 7. ภาคนิวขับรีเลย์ (Relay Driver)
 8. ภาคนิวควบคุมการทำงาน (CPU ANT 32)
 9. ภาคนิวจ่ายไฟ (Power Supply)
- ภาครับสถานะจากคู่สายภายนอก (External Line Interface)

หลักการ

ภาครับสถานะจากคู่สายนอกขององค์การโทรศัพท์ทำหน้าที่ตรวจรับสัญญาณกระดิ่ง และเป็นทางเดินของสัญญาณเสียงที่ใช้สนทนาระหว่างเครื่องโทรศัพท์ภายในกับคู่สาย ภายนอก ขององค์การ โทรศัพท์ซึ่งในภาคนี้จะมีวงจรภาคนี้ 1 ชุด

วงจรการทำงานประกอบด้วย สองส่วนที่สำคัญ คือ ส่วนตรวจสอบสัญญาณกระดิ่ง (Detect Ringing) และส่วนทางเดินของสัญญาณเสียงโทรศัพท์ภายนอก (External Telephone

Speech Network) นี้ไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 ภาครับสถานะจากคู่สายภายนอก (External Line Interface)

การออกแบบ

ส่วนนี้จะทำการตรวจสอบว่าสัญญาณกระดิ่ง จากคู่สายโทรศัพท์ภายนอกหรือไม่ ถ้ามีสัญญาณเรียกจากคู่สายโทรศัพท์ภายนอก ก็จะส่งสัญญาณแสดงสถานะว่าสัญญาณเรียกจากภายนอกขึ้นมา ส่งให้ไมโครคอนโทรลเลอร์ทราบ เพื่อให้ทำงานตามขั้นตอนต่อไป วงจรตรวจสอบสัญญาณเรียก

วงจรโมโนสเตเบิลมัลติไวเบรเตอร์ (Monostable Multivibrator) นั้นใช้หลักการของไอซีเบอร์ NE 555 ซึ่งต้องการให้มีการหน่วงของเวลา 300 วินาที เพราะกริ่งโทรศัพท์ดัง 1 ครั้งจะดัง 1 วินาที หยุด 4 วินาที โดยได้สมการดังนี้

$$T = 1.1 RC \quad ; \quad T = 300 \text{ SEC}$$

$$R = 300 \text{ SEC} / (1.1 * 4.7 \text{ uF})$$

$$R = 58 \text{ Kilo OHM}$$

การทำงาน

เมื่อสัญญาณเรียกจากคู่สายโทรศัพท์ภายนอก ซึ่งมีแรงดันที่มีค่าประมาณ 110 โวลต์ และมีความถี่ 25 Hz ซึ่งจะถูกละเปลี่ยนเป็นสัญญาณระดับต่ำโดย MC 34012 (Telephone Tone Ringing) ซึ่งจากวงจรตัวตามความต้านทาน R1 และ ตัวเก็บประจุ C1 จะทำหน้าที่ควบคุม อินพุต อิมพีแดนซ์ (Input Impedance) ของคู่สายโทรศัพท์ภายใน กรณีที่ความถี่ของสัญญาณ

เรียกต่างกัน และทำหน้าที่ป้องกัน ทรานเซียน (Transients) ส่วนตัวความต้านทาน R2 และ ตัวเก็บประจุ C2 ทำหน้าที่ในการเป็นตัวกำหนดความถี่ออสซิลเลท (Oscillate) ภายในไอซี ทำให้มีสัญญาณเอาต์พุตที่ขา โทนริงเกอร์ เอาต์พุต (Tone Ringer output) หรือขา R0(4) ซึ่งมี ขนาด 20 V ความถี่ 1000 Hz (MC 34012-1) จากนั้นสัญญาณเอาต์พุตที่ที่จะถูกเรียงทิศทางของ กระแส โดยไดโอดบริดจ์ (Diode Bridge) แล้วส่งสัญญาณให้ออปโตไอโซเลเตอร์ (Opto Isolator) 4N25 ซึ่งทำงานโดยที่เอาต์พุตของ ออปโต ไอโซเลเตอร์เป็นสถานะทางลอจิกส่งไป ให้ไมโครคอนโทรลเลอร์เมื่อมีสัญญาณเรียกจากคู่สายโทรศัพท์ภายนอกจะมีสถานะทาง ลอจิก เป็น “ 1 ” แต่ถ้าไม่มีสัญญาณเรียกจากคู่สายโทรศัพท์ภายนอก ก็จะมีสถานะเป็น “ 0 ”

สัญญาณความถี่ที่ขา R0 (4)

MC 34012-1 = 1000 Hz

MC 34012-2 = 2000 Hz


MC 34012-3 = 500 Hz

เมื่อมีสัญญาณมาจากองค์การชุมสายโทรศัพท์ เข้ามาผ่านทาง C1 และ R1 เพื่อป้องกัน ไฟ DC จะผ่านเข้ามายังวงจร บริดจ์เรกติไฟร์ ซึ่งโวลท์ที่ตกคร่อมที่บริดจ์เรกติไฟร์นั้นจะต้องมี ค่าไม่เกิน 3.9 โวลท์ เพราะมี R2 และ R3 และมีซีเนอร์ไดโอดต่อเพื่อป้องกันอยู่ ในขณะนั้นจะมีแรงดันไปขับไดโอด ที่อยู่ในตัวออปโต ไอโซเลเตอร์ ซึ่ง LED ที่อยู่ในตัวออปโต ไอโซเลเตอร์จะเปล่งแสง ทำให้ทรานซิสเตอร์อยู่ในภาวะที่นำกระแส ซึ่งจะให้อินพุตของ ไอซี NE 555 เปลี่ยนจาก “ 1 ” เป็น “ 0 ” และทำให้เอาต์พุตของไอซี NE 555 เป็น “ 1 ” และส่ง ไปยัง CPU จะทำให้รีเลย์ทำงานซึ่งเปรียบเสมือนกับยกหูโทรศัพท์

ผลการทดลอง

เมื่อมีสัญญาณกระดิ่ง (Ringing Tone) จากคู่สายภายนอกเข้ามาภาครับสถานะสามารถ ตรวจสอบสัญญาณกระดิ่งได้ โดยเมื่อเสียงกระดิ่งดังจะทำให้ เอาท์พุต ของภาครับสถานะ โทรศัพท์จากคู่สายภายนอกเป็น “ 1 ” และเมื่อไม่มีสัญญาณกระดิ่ง (Ringing Tone) จะทำให้ เอาท์พุต ของภาครับสถานะโทรศัพท์ภายนอกเป็น “ 0 ”

- ภาคเมทริกสวิทช์ (Matrix Switch)



รูปที่ 3.3 ภาคเมทริกสวิทช์

หลักการ

ในการทำงานของภาคเมทริกสวิทช์จะทำหน้าที่เป็นจุดต่อสวิทช์เมื่อให้ข้อมูลจาก CPU จะทำการต่อเชื่อมคู่สายที่อยู่ภายในตัวไอซีเบอร์ MT8806 ซึ่งเป็นไอซีของบริษัท MOTOROLA ที่มีจุดต่อถึง 32 จุด

การออกแบบ

ในตัวไอซี เบอร์ MT 8806 มาใช้งานนี้ มีลักษณะเป็น Cross Point Switch (8 * 4) โดยที่มีไฟเลี้ยงไอซี 5 โวลต์ ในการออกแบบ เมื่อมีเปิดเครื่องขึ้นมาใหม่จะมีการ รีเซ็ตตัวไอซี โดยวงจรดีเฟอเรนเชียลเรจิสเตอร์ ส่วนในการต่อสวิทช์แต่ละจุดนั้น เราสามารถกำหนดได้ตามค่าแอดเดรส เพื่อสั่งให้สวิทช์แต่ละจุดต่อได้ตามต้องการ

การทำงานของวงจร

วงจรนี้จะต่ออยู่กับภาคตรวจเช็คการวางหู ภาคถอดรหัส DTMF สายนอกจากชุมสาย โทรศัพท์ และภาคผลิตสัญญาณเสียง โดยมีรายละเอียดดังนี้

1. AX0 , AX1 , AY0 , AY1 , AY2 จะเป็นขาแอดเดรส (Address) เพื่อที่จะรับค่าจากแอดเดรส (Address) เข้าไปดีโค้ด (Decode) เพื่อหาจุดต่อของ เมทริกสวิทช์ (Matrix Switch)
2. ข้อมูล (Data) จะทำหน้าที่ควบคุมการเปิด และ ปิด เมทริกสวิทช์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่หรือใช้ซ้ำโดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงที่มาของเอกสารทุกครั้งที่มีการนำไปใช้

คุณสมบัติของ MT 8870

- เป็นตัวรับและถอดรหัสความถี่ (DTMF Reciever)
- กินไฟน้อย ใช้ไฟเลี้ยงระดับเดียวกับ TTL
- สามารถตั้งอัตราขยายภายในตัวไอซีได้
- สามารถปรับการ์ดไทม์ (Guard Time) ได้
- เป็นไอซีคุณภาพสูง

การนำ MT 8870 ไปใช้งาน

- นำไปใช้งานด้านรีโมทคอนโทรล
- เครื่องป้องกันโทรศัพท์ทำไกล
- ใช้ในงานเกี่ยวกับเครดิตการ์ด
- ใช้ร่วมกับคอมพิวเตอร์
- ใช้ในเครื่องชุมสายโทรศัพท์ขนาดเล็กหรือ PABX
- ใช้กับงานด้านโทรศัพท์ทั่วไป
- เครื่องกันขโมย
- การควบคุมอุปกรณ์ทางโทรศัพท์
- ใช้ทำเครื่องสอบถามทางโทรศัพท์

โครงสร้างของ MT8870

โครงสร้างภายในของ MT 8870 ประกอบไปด้วยวงจรกรองความถี่ และวงจร ถอดรหัสฟังก์ชันทางดิจิทัล เป็นไอซีที่สร้างโดยใช้เทคโนโลยี ISO-CMOS ส่วนวงจร ถอดรหัส ใช้เทคนิคการนับทางดิจิทัลเพื่อตรวจจับและถอดรหัสทั้ง 16 ความถี่ ออกเป็น เลขฐานสอง ขนาด 4 บิต และเช็คช่วงเวลาที่สำคัญเข้ามา ส่วนภาคอินพุตเป็นออปแอมป์ ซึ่งสามารถปรับ อัตราการขยายได้โดยต่ออุปกรณ์ภายนอกเอาท์พุตเป็นวงจรแลตซ์ 3 สถานะ

ความถี่ DTMF ที่ถูกกรองเรียบร้อยแล้ว จะผ่านเข้าวงจรถอดรหัสความถี่ออกเป็น ตัวเลข โดยใช้เทคนิคการนับแบบดิจิทัล และมีการตรวจสอบความถี่ที่เข้ามาว่า เป็นความถี่มาตรฐาน DTMF หรือไม่ เพื่อป้องกันความถี่อื่นเข้ามาผสม เมื่อตรวจสอบว่าความถี่นั้น ถูก ต้อง สัญญาณที่ขา Est (Early Steering) ก็จะถูกตีฟสำหรับค่าที่ถอดรหัสได้จากความถี่ต่างๆ

การออกแบบ

นำไอซี เบอร์ MT8870 มาใช้ถอดรหัสสัญญาณ DTMF เพื่อความเหมาะสมในการใช้งานของวงจรจะเลือกค่าพารามิเตอร์ตามคู่มือการใช้งาน

การทำงานของวงจร


ไอซีเบอร์ MT8870 จะถอดรหัสจากคีย์โทรศัพท์ โดยจะมีสัญญาณ Strobe ออกที่ขา 15 ซึ่งทำหน้าที่เป็นตัวบอกว่าการกดคีย์เกิดขึ้นและจะมีรหัสบิต 4 บิต ออกมา ส่วนทางอินพุตของ DTMF จะต่ออยู่กับภาค เมททริกสวิทช์ และมีการใช้ คริสตัล (Crystal) ค่า 3.579 MHz ต่อที่ขา 7 , 8

ผลการทดลอง

ภาคถอดรหัสสามารถทำงานได้เป็นอย่างดี โดยเมื่อรับคีย์จากหน้าปัดโทรศัพท์แล้วสามารถถอดออกมาเป็นเลขไบนารี 4 บิต ได้อย่างถูกต้อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

• ภาคผลิตสัญญาณเสียง (Tone Generator)



รูปที่ 3.5 ภาคผลิตสัญญาณเสียง (Tone Generator)


วงจรในส่วนนี้เป็นภาคที่ทำหน้าที่ในตัวผลิตสัญญาณต่างๆ คือ สัญญาณให้หมุน (Dial Tone) , สัญญาณไม่ว่าง (Busy Tone) , สัญญาณเรียกกลับ (Ring Back Tone) โดยจะเป็นการสร้างสัญญาณจากไอซีเบอร์ NE 555 ซึ่งจะเป็นสัญญาณที่จะส่งไปยังเอาต์พุตที่ต่ออยู่กับวงจรตรวจเช็คการยกหู

ผลการทดลอง

ภาคผลิตสัญญาณเสียง (Tone Generator) สามารถผลิตสัญญาณให้หมุน (Dial Tone) สัญญาณเรียกกลับ (Ring Back Tone) และสัญญาณไม่ว่าง (Bust Tone) ได้ แต่สัญญาณที่ได้ ออกมานั้นไม่เหมือนกับสัญญาณที่มาจากองค์การโทรศัพท์ แต่เป็นสัญญาณที่ฟังแล้วสามารถที่จะเข้าใจได้ว่าเป็นสัญญาณอะไร แต่สัญญาณที่ได้มีความถี่ต่ำกว่าองค์การโทรศัพท์เล็กน้อย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ภาคนลิตสัณญณกรดง (Ringing Tone)



รูปที่ 3.6 ภาคนลิตสัณญณกรดง

การทงานของวงจร


ในวงจรมีไฟเลียงซึ่งมาจากภาคนลิตสัณญณเลียง จะมีไฟเลียงประมาณ 5 โวลท เมื่อมีการเรียกมาจากสายจั้นไฟจะผ่าน ออปโตไอโซเลเตอร์ ทำให้ไทรแอกทงานซึ่งจะทำให้แรงดันจากหม้อแปลง 110 โวลท ไหลเข้าสู่โทรศัพท จึงเกิดเลียงกรดงดงเป็นจงหะ

ผลการทดลอง

ภาคนลิตสัณญณกรดงสามารถส่งสัณญณมาเพื่อให้เครื่องโทรศัพทเกิดเลียงกรดงได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ภาคตรวจเช็คสถานะเครื่องโทรศัพท์ (Line Check Circuit)



รูปที่ 3.7 ภาคตรวจเช็คสถานะเครื่องโทรศัพท์ (Line Check Circuit)

หลักการ


ภาค Line Check Circuit เป็นภาคที่ทำหน้าที่คอยตรวจสอบ สัญญาณการยกหูของเครื่องโทรศัพท์คู่สายภายในทั้ง 4 เครื่อง ถ้าหากว่ามีเครื่องใดเครื่องหนึ่งยกหูโทรศัพท์ขึ้น ภาค Line Check Circuit จะส่งสัญญาณรับทราบว่ามีกรยกหูเกิดขึ้น และจะทราบว่าเป็นเครื่องที่ยกหูขึ้นนั้นเป็นเครื่องที่เท่าไร จากรูปที่ 3. เป็นรูปของวงจร Line Check Circuit

การออกแบบ

ในภาคนี้นั้นจะใช้ ออปโต ไอโซเลเตอร์เป็นตัวรับสัญญาณจากการยกหูของเครื่องโทรศัพท์ ซึ่งจะใช้ออปโต ไอโซเลเตอร์ 4 ตัว ให้เท่ากับจำนวนของโทรศัพท์คู่สายภายใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ภาคขับรีเลย์ (Relay Drive)



รูปที่ 3.8 ภาคขับรีเลย์

หลักการ

เมื่อมีสัญญาณป้อนเข้ามาเป็น “ 1 “ เข้ามาที่ขาอินพุทของไอซี เบอร์ ULN2803 จะ ทำ ให้เอาท์พุทมีศักย์เป็นกราวด์ทำให้รีเลย์เกิดมีไฟตกคร่อมที่รีเลย์ก็จะทำให้น้ำสัมผัสของรีเลย์ ต่อจากขา NO เป็น NC

การออกแบบ

เมื่อนำไอซีเบอร์ ULN2803 เป็นตัวขับทั้งหมด 6 ตัว

การทำงานของวงจร

ในการทำงานของภาคนี้นั้นจะใช้ไอซีเบอร์ ULN 2803 เป็นที่คอยทำหน้าที่ขับรีเลย์ ซึ่ง โดยทั่วไปแล้วไอซีเบอร์ดังกล่าวนี้สามารถที่จะขับรีเลย์ได้ถึง 8 ตัวแต่ว่าในวงจรนี้ จะใช้ รีเลย์เพียง 6 ตัว โดยที่มีรีเลย์ 4 ตัวทำหน้าที่คอยต่อสัญญาณ ส่วนอีก 2 ตัวนั้นจะคอยทำหน้าที่ เป็นเหมือน Hook Switch โดย รีเลย์ (Relay) ตัวที่ 1 จะต่อเข้ากับไฟ + 5 V. เมื่อไฟฟาดับรีเลย์ (Relay) จะสับสวิทช์ให้เครื่องที่ต่ออยู่กับคู่สายภายนอก


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลอง


ภาคนี้สามารถขั้บรีเลย์ได้โดยใช้ ซีพียู ควบคุมโดยเมื่ออินพุตเป็น “ 1 ” จะทำให้ เอาท์พุตเป็น “ 0 ” ทำให้มีแรงดัน 12 โวลท์ผ่าน คอยล์ของรีเลย์ทำให้รีเลย์ทำงาน

- ภาคควบคุมการทำงาน (CPU ANT-32)

ในส่วนของภาคนี้ทางคณะผู้จัดทำได้ใช้บอร์ดไมโครคอนโทรลเลอร์ ชุด ANT-32 ซึ่งเป็นบอร์ดชุดสำเร็จ เป็นบอร์ดที่นำมาใช้งานลักษณะของการควบคุม ภายในบอร์ดนี้จะใช้ CPU เบอร์ 8032 (8031) ที่ทำหน้าที่เป็นตัวควบคุมการทำงานของวงจรทั้งหมดซึ่งทางคณะผู้จัดทำ ได้นำมาประยุกต์ใช้ในการควบคุมการทำงานของ เครื่องผสมสายโทรศัพท์สาขาอัตโนมัติ



- ภาคจ่ายไฟ (Power Supply)



รูปที่ 3.10 ภาคจ่ายไฟ

ในภาคนี้ จะเป็นการผลิตแรงดัน ที่จะต้องนำไปจ่ายให้แก่วงจรในภาคต่างๆ ทั้งหมดภายในเครื่องชุมสายโทรศัพท์สาขาย่อย ในภาคนี้จะมีไอซี เรกกูเลเตอร์ เบอร์ 7805 , 7812 , 7824 ซึ่งแต่ละตัวจะทำหน้าที่เป็นตัว เรกกูเลต แรงดันให้อยู่ระหว่าง + 5 โวลต์ + 12 โวลต์ และ +24 โวลต์ ตามลำดับ ส่วนแรงดัน 110 โวลต์เป็นแรงดันไฟฟ้ากระแสสลับที่ป้อนให้แก่ภาคผลิตสัญญาณกระดิ่งนั้น ไม่จำเป็นต้องผ่านชุดของ ไอซี เรกกูเลต จึงผ่านเพียงแค่หม้อแปลงไฟ 110 โวลต์เท่านั้น

ผลการทดลอง

ภาคจ่ายจะจ่ายแรงดัน +24 , +12 และ +5 โวลต์ ซึ่งให้อาท์พุตออกมาได้อย่างถูกต้องสามารถจ่ายไฟเลี้ยงให้กับทุกภาคได้อย่างเพียงพอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 การทำงานของเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติ

เครื่องชุมสายโทรศัพท์สาขาอัตโนมัติสามารถทำงานได้ดังนี้

- 3.3.1 กรณีที่คู่สายโทรศัพท์ภายในต้องการติดต่อตนเอง
- 3.3.2 กรณีที่เครื่องโทรศัพท์ภายในต้องการติดต่อกับคู่สายภายนอก
- 3.3.3 กรณีที่เครื่องโทรศัพท์ภายนอกต้องการติดต่อกับคู่สายภายใน
- 3.3.4 กรณีที่เกิดไฟฟ้าดับ

3.3.1 กรณีที่คู่สายโทรศัพท์ภายในต้องการติดต่อตนเอง

เมื่อเครื่องโทรศัพท์ภายในยกหู ภาคตรวจเช็คสถานะเครื่องโทรศัพท์ส่งสัญญาณ “ 1 ” ผ่าน พอร์ตของ 8255 เพื่อให้ ซีพียู รับรู้ว่าเครื่องโทรศัพท์คู่สายภายในได้มีการ ยกหูเกิดขึ้น ในขณะเดียวกันนั้น ซีพียู จะส่งให้ต่อสัญญาณการหมุน (Dial Tone) จากภาคผลิตสัญญาณเสียง ให้เข้ากับเครื่องโทรศัพท์คู่สายภายในให้แก่เครื่องที่ยกหู ขณะเดียวกันนั้นภาค แมททริกสวิทช์ ก็จะต่อวงจร ถอดรหัส DTMF เข้ากับเครื่องคู่สายโทรศัพท์ เพื่อที่จะรับคีย์จากเครื่องที่กำลังยกหูอยู่ ไปพร้อมๆ กัน โดยที่ได้กำหนดหมายเลขประจำเครื่องไว้ดังนี้

เครื่องที่ 1 หมายเลข 01

เครื่องที่ 2 หมายเลข 02

เครื่องที่ 3 หมายเลข 03

เครื่องที่ 4 หมายเลข 04

เมื่อกดเลข “ 0 ” โปรแกรมจะทำการรอรับค่าของคีย์ตัวต่อไปว่าเป็น 1 , 2 , 3 หรือ 4 หากว่าไม่ใช่ในเลขหมายที่กำหนด ซีพียูก็จะเริ่มรับค่าตัวใหม่ทั้งหมดเข้ามา เมื่อกดเลขหมายถูกต้องภาคตรวจเช็คสถานะเครื่องโทรศัพท์ก็จะเช็คคู่สายที่เครื่องแรกที่ต้องการติดต่อดูว่าเครื่องพร้อมที่จะใช้งานอยู่หรือเปล่า หากว่าเครื่องที่ต้องการติดต่อนั้น ไม่พร้อมที่จะรับสาย ซีพียู จะส่งให้ ภาค แมททริกสวิทช์ ทำการส่งสัญญาณไม่ว่าง (Busy Tone) ไปบอกยังเครื่องติดต่อมา หากว่าเครื่องที่ติดต่อยุ่ที่นั่นพร้อมที่จะรับสาย ซีพียูก็ส่งให้ภาคแมททริกสวิทช์ส่งสัญญาณเรียกกลับ (Ring Back Tone) ให้กับเครื่องที่ติดต่อมา ในขณะเดียวกันนั้นก็ส่งให้รีเลย์ ต่อสัญญาณ กระดิ่งจากภาคผลิตสัญญาณกระดิ่งไปยังเครื่องที่ต้องการติดต่อดูด้วย

เมื่อเครื่องที่ต้องการติดต่อทำการยกหู ซีพียู จะส่งให้ ภาคแมททริกสวิทช์ตัดสัญญาณเสียงทั้งหมดออก แล้วทำการต่อเครื่องโทรศัพท์ทั้ง 2 เครื่องเข้าด้วยกัน
ไม่ว่ากรณีใดๆ ทั้งสิ้น ออกทั้งหมดมีเหตุเปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.2 กรณีที่เครื่องโทรศัพท์ภายในต้องการติดต่อกับคู่สายภายนอก

เมื่อเครื่องโทรศัพท์ภายในต้องการติดต่อกับคู่สายภายนอกนั้น เมื่อเครื่องโทรศัพท์ภายในยกหู วงจรตรวจเช็คสถานะเครื่องโทรศัพท์ จะทำการตรวจเช็คดูว่าเครื่องใดทำการยกหู ซีพียู จะสั่งให้ต่อสัญญาณให้หมุน (Dial Tone) เข้ากับเครื่องโทรศัพท์ภายในพร้อมกับต่อเครื่องโทรศัพท์ภายใน เข้ากับภาคถอดรหัสสัญญาณ DTMF โดยหากเครื่องโทรศัพท์ภายในต้องการติดต่อกับคู่สายภายนอกจะต้องกดเลข 9 เท่านั้น จึงจะสามารถติดต่อออกไปยังคู่สายภายนอกได้เมื่อเครื่องโทรศัพท์ภายในกดเลข 9 ซีพียูจะสั่งให้ภาคแมทริกสวิทช์ (Matrix Switch) ต่อเครื่องโทรศัพท์ภายในกับคู่สายภายนอก

หากคู่สายภายนอกนั้นกำลังติดต่อกับเครื่องโทรศัพท์ภายในเครื่องอื่นอยู่ ซีพียูก็จะสั่งให้ ภาคแมทริกสวิทช์ต่อสัญญาณไม่ว่าง (Busy Tone) ไปยังเครื่องโทรศัพท์ภายในที่ต้องการจะติดต่อกับคู่สายภายนอก

3.3.3 กรณีที่เครื่องโทรศัพท์ภายนอกต้องการติดต่อกับคู่สายภายใน

เมื่อมีสัญญาณกระดิ่งจากคู่สายภายนอกเข้ามานั้น วงจรภาครับสถานะจากคู่สายภายนอก จะส่งไปบอกยัง ซีพียู ว่าในขณะนี้มีการติดต่อมาจากคู่สายภายนอก ซีพียู จะสั่งให้แมทริกสวิทช์ต่อสัญญาณให้หมุน (Dial Tone) กับคู่สายภายนอกพร้อมกับต่อคู่สายภายนอกเข้ากับวงจรถอดรหัสสัญญาณ DTMF เพื่อรับค่าคีย์เข้ามาเพื่อตรวจสอบว่าต้องการติดต่อกับเครื่องโทรศัพท์ภายในเครื่องใด โดยตรวจสอบจากหมายเลขประจำเครื่อง เมื่อทราบว่าเป็นเครื่องโทรศัพท์ภายในที่ต้องการติดต่อกำลังใช้งานอยู่หรือไม่ หากใช้งานอยู่ก็จะส่งสัญญาณไม่ว่าง (Busy Tone) ออกไปยังคู่สายภายนอก หากเครื่องโทรศัพท์ภายในไม่ได้ใช้งานอยู่ ซีพียู จะสั่งให้ รีเลย์ ต่อสัญญาณกระดิ่งเข้ากับเครื่องโทรศัพท์ภายใน พร้อมทั้งส่งสัญญาณเรียกกลับ (Ring Back Tone) ไปยังคู่สายภายนอก เมื่อเครื่องโทรศัพท์ภายในยกหู ซีพียู จะทำการตัดสัญญาณทั้งหมดออก พร้อมกับสั่งให้ แมทริก สวิทช์ ต่อคู่สายภายนอกกับเครื่องโทรศัพท์ภายในที่ต้องการติดต่อด้วย

3.3.4 กรณีที่เกิดไฟฟ้าดับ

ในขณะที่เกิดเหตุการณ์ไฟฟ้าดับคู่สายภายนอกจะทำการต่อกับเครื่องโทรศัพท์เครื่องที่ 1 ซึ่งจะอาศัย รีเลย์ ชนิดที่เป็น 2 คอนแทก เข้ากับคู่สายโทรศัพท์ภายนอก นั่นก็หมายความว่า เวลาไฟฟ้าดับเครื่องโทรศัพท์คู่สายภายในทุกเครื่อง โดยยกเว้นไว้ 1 เครื่องคือเครื่องที่ 1 นั้นยังสามารถใช้งานได้อยู่เพียง เครื่องเดียวเท่านั้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง

4.1 การทดลอง

4.1.1 กรณีคู่สายโทรศัพท์ภายในต้องการติดต่อกันเอง

การทดลอง

ให้คู่สายภายในติดต่อกันเอง

ผลการทดลอง

จากการทดลองติดต่อกับคู่สายโทรศัพท์ภายในต้องการติดต่อกันเอง ผลปรากฏว่า เมื่อสั่งให้ต่อกุยกันเอง เสียงที่ออกมานั้นค่อนข้างที่จะชัดเจน แต่ว่าจะมีเสียงของสัญญาณให้หมุน (Dial Tone) และ เสียงของสัญญาณเรียกกลับ (Ring Back Tone) เข้ามาวน

4.1.2 กรณีที่เครื่องโทรศัพท์ภายในต้องการติดต่อกับคู่สายภายนอก

การทดลอง

ให้คู่สายภายในติดต่อกับคู่สายภายนอก

ผลการทดลอง

จากการที่ได้ทดลองให้คู่สายภายในติดต่อกับคู่สายภายนอกนั้น ยังไม่สามารถติดต่อกันได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.3 กรณีที่เครื่องโทรศัพท์ภายนอกต้องการติดต่อกับคู่สายภายใน

การทดลอง

ให้คู่สายภายนอกติดต่อกับคู่สายภายใน

ผลการทดลอง

จากการที่ได้ทดลองให้คู่สายภายนอกติดต่อกับคู่สายภายในนั้น ยังไม่สามารถติดต่อกันได้

4.1.4 กรณีที่ไฟฟ้าดับ

การทดลอง

ได้ทดลองต่อคู่สายภายในไว้กับคู่สายภายนอกจากนั้นก็ ปิดสวิทช์เครื่องชุมสาย โทรศัพท์สาขาอัตโนมัติ

ผลการทดลอง

จากที่ได้ทดลองกรณีดังกล่าวแล้ว ปรากฏว่า สามารถที่จะต่อคู่สายภายในเครื่องที่ 1 เข้ากับคู่สายภายนอกได้ โดยอัตโนมัติ ซึ่งได้ใช้ รีเลย์ 2 คอนแทคเป็นต่อคู่สายทั้งสองเข้าด้วยกัน

บทที่ 5

บทสรุปและวิจารณ์

5.1 บทสรุป

การที่ได้ทำปฏิญานิพนธ์เรื่องเครื่องหุ้มสายโทรศัพท์สาขาอัตโนมัติซึ่งใช้ ไมโครคอนโทรลเลอร์เป็นตัวควบคุมระบบการทำงานของเครื่องนี้นั้น ในช่วงแรกนั้นการทำงานของเครื่องจะใช้ ฮาร์ดแวร์ ควบคุมการทำงานทั้งหมด ซึ่งสามารถทำงานได้ช้า ผู้จัดทำได้ความคิดที่จะทำ เครื่องหุ้มสายโทรศัพท์สาขาอัตโนมัติโดยใช้ ซอฟต์แวร์ควบคุม ซึ่งได้พัฒนามาจากปฏิญานิพนธ์เก่าที่รุ่นพี่เก่าๆ หลายๆ รุ่น โดยที่มีคู่สายภายนอก 1 คู่สายและมี คู่สายภายใน 4 คู่สาย แต่ผลงานที่ออกมาเป็นผลที่ไม่พอใจตามวัตถุประสงค์ที่ได้ตั้งเป้าหมายไว้ตั้งแต่แรกเท่าที่ควร แต่ก็สามารถที่จะนำออกไปใช้ได้บ้าง ทางด้านอุปกรณ์นั้นก็ถูกและหาซื้อได้ตามท้องตลาด

5.2 ปัญหาและแนวทางในการแก้ปัญหาจากการทดลอง

1. ปัญหาที่เกิดขึ้นจากการทดลองในภาคผลิตสัญญาณเสียง (Tone Generator) ได้มีการผลิตสัญญาณออกมาแต่ว่า เสียงที่ได้มานั้น เป็นเสียงที่เบาจนเกินไป แล้วบางครั้งสัญญาณก็ขาดหายไป

การแก้ปัญหา คือ ได้ไปขอร้องมาจากอาจารย์ที่ปรึกษาท่านหนึ่ง โดยเป็นวงจรเสียงของชุดฝึก เสียงออกมาก็ถือว่าใช้งานได้ดียิ่งขึ้น

2. ในการออกแบบภาคแหล่งจ่ายไฟนั้น เกิดปัญหาเกี่ยวกับทางวงจร เช่นแรงดันที่ออกมาไม่ตรงตามที่ต้องการ ปัญหาเกี่ยวกับการใช้หม้อแปลงหลายลูก เพราะฉะนั้นสาย กราวด์ จึงเกิดล้าเฟสกันทำให้ บรีดจ์ เรคตีไฟร์ ใหม่

การแก้ปัญหา คือ เปลี่ยนหม้อแปลงที่ให้ไฟที่ใกล้เคียงกับวงจร เพราะว่าใช้ชุด เรคทูเลเตอร์ ในการควบคุมแรงดันให้ออกมา 5 , 12 , 24 โวลท์

3. ภาคแมทริกสวิทช์ เนื่องจาก คู่มือไอซีให้ข้อมูลที่ไม่ชัดเจนเมื่อนำไอซีแมทริกสวิทช์มาใช้จึงทำให้เกิดความล่าช้าในการควบคุมการใช้งาน และวงจรที่นำมาจากปฏิญานิพนธ์เล่มเก่านั้นไม่ถูกต้อง เพราะวงจรเก่าจะ รีเซ็ต ตัว ไอซี แมทริกสวิทช์ตลอดเวลา จึงต้องเสียเวลานานในการศึกษาไอซีแมทริกสวิทช์ตัวนี้

4. ภาคผลิตสัญญาณเสียงกำเนิดสัญญาณเสียงออกมามีความดังมาก เมื่อนำมาต่อเข้ากับภาคถอดรหัส DTMF สัญญาณที่ได้จะรบกวนสัญญาณ DTMF ทำให้ภาคถอดรหัส DTMF ไม่สามารถถอดรหัสได้

5. ภาคควบคุมการทำงาน เนื่องจากทางผู้จัดทำโครงการนี้ขาดตัวถ่ายข้อมูลจากคอมพิวเตอร์ลงมายังภาคควบคุม (Emulator) ดังนั้นทางคณะผู้จัดทำจึงเลือกใช้ ดีบั๊กเกอร์ (Debugger) แทน แต่การส่งข้อมูลลงมาเกิดความผิดพลาดบ่อยครั้ง จึงเสียเวลาตรวจแก้โปรแกรม

5.3 ข้อเสนอแนะและแนวทางในการพัฒนา

1. สามารถที่จะเพิ่มคู่สายภายใต้หมีมากขึ้น และประสิทธิภาพทางด้านเทคโนโลยีให้ดีขึ้นพร้อมทั้งปรับปรุงการทำงานให้ดี
2. สามารถเพิ่มเติมฟังก์ชันพิเศษได้อีก ทาง ซอฟต์แวร์ เช่น การขอยืมไปใช้สายนอกในกรณีที่เครื่องอื่นๆ ยังใช้งานอยู่ ระบบการแจ้งภัยต่างๆ
3. สามารถที่ใช้ ซอฟต์แวร์ ในการควบคุมภาค กำเนิดสัญญาณเสียง (Tone Generator) ได้ เนื่องจากจะเป็นการง่ายในการควบคุมลักษณะการสั่งงาน

บรรณานุกรม

1. น.ต. ธวัชชัย เลื่อนฉวี, “เทคโนโลยีโทรศัพท์”, 23 ปุ้กเซ็นเตอร์, 2533
2. รัชชัย อิริทุโส, “ไมโครคอนโทรลเลอร์”, หจก. สำนักพิมพ์พีลิกส์เซ็นเตอร์
3. พิพัฒน์ เลหาสงคราม, “ไมโครคอนโทรลเลอร์”, พระจอมเกล้าลาดกระบัง, 2535
4. “ลึกลับนิดกับโทรศัพท์”, เซมิคอนดักเตอร์อิเล็กทรอนิกส์, ฉบับ 120, 2535, หน้า 90-94
5. “ไอซีหน้าสน 8870”, เซมิคอนดักเตอร์อิเล็กทรอนิกส์, ฉบับ 81, 2530, หน้า 226-237
6. Hand Book, “MCS-51 Microcontroller”, Ett Co., Ltd.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
ORG 8100
SETMTX EQU 0F800H
P1B EQU 0F801H
DTMF EQU 0F802H
P1P EQU 0F803H
```

```
P1A EQU 0FC00H
SETRL EQU 0FC01H
CH_LINE EQU 0FC02H
P2P EQU 0FC03H
```

```
MOV A,#89H
MOV DPTR,#P1P
MOVX @DPTR,A
MOV DPTR,#P2P
MOVX @DPTR,A
```

;INTERNAL SERVICE

```
CHLINE: MOV DPTR,#CH_LINE
MOVX A,@DPTR
```

```
MOV R0,A
```

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

;CHECK LINE

CH_SUB1: JNB ACC.0,CH_SUB2

MOV A,#0F0H

MOV R1,#0E8H

PUSH ACC

SJMP DIAL

CH_SUB2: JNB ACC.1,CH_SUB3

MOV A,#0F4H

MOV R1,#0ECH

PUSH ACC

SJMP DIAL

CH_SUB3: JNB ACC.2,CH_SUB4

MOV A,#0F2H

MOV R1,#0EAH

PUSH ACC

SJMP DIAL

CH_SUB4: JNB ACC.3,CH_EXLINE

MOV A,#0F6H

MOV R1,#0EEH

PUSH ACC

SJMP DIAL

CH_EXLINE: JNB ACC.4,CHLINE

MOV DPTR,#SETRL

MOV A,#10H

MOVX @DPTR,A

MOV A,#0E5H

เอกสารนี้เป็นเอกสารทสงวนรสงสำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใชัประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามแก้ไขดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV R1,#0F5H
PUSH ACC

DIAL:  MOV DPTR,#SETMTX
        MOV A,#0F5H
        MOVX @DPTR,A
        POP ACC
        MOVX @DPTR,A
        PUSH ACC

        ;CHECK KEY

SCANKEY1: MOV DPTR,#DTMF
           MOVX A,@DPTR
;NUM9:    CJNE A,#09H,NUM0
;         POP ACC
;         CLR ACC.4
;         PUSH ACC
;CONEXT:  MOV DPTR,#SETMTX
;         MOVX @DPTR,A
;         MOV DPTR,#CH_LINE
;         MOVX A,@DPTR
;         CJNE A,#00H,CONEXT
;         LJMPC HLINE

NUM0:    CJNE A,#0AH,DIAL
          MOV DPTR,#SETMTX
          POP ACC

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 MOVX @DPTR,A
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCANKEY2: MOV DPTR,#SETMTX

MOV A,#0B5H

MOVX @DPTR,A

MOV DPTR,#DTMF

MOVX A,@DPTR

NUM1: CJNE A,#01H,NUM2

MOV R2,#01H

MOV DPTR,#CH_LINE

MOVX A,@DPTR

JNB ACC.0,RINGING

AJMP BUSY

NUM2: CJNE A,#02H,NUM3

MOV R2,#02H

MOV DPTR,#CH_LINE

MOVX A,@DPTR

JNB ACC.1,RINGING

SJMP BUSY

NUM3: CJNE A,#03H,NUM4

MOV R2,#04H

MOV DPTR,#CH_LINE

MOVX A,@DPTR

JNB ACC.2,RINGING

SJMP BUSY

NUM4: CJNE A,#04H,SCANKEY2

MOV R2,#08H

MOV DPTR,#CH_LINE

MOVX A,@DPTR

JNB ACC.3,RINGING

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SJMP BUSY

RINGING: MOV DPTR,#SETRL

MOV A,R2

MOVX @DPTR,A

;RING BACK

RINGB: MOV DPTR,#SETMTX

MOV A,R1

MOVX @DPTR,A

MOV A,#0EFH

MOVX @DPTR,A

MOV DPTR,#CH_LINE

MOVX A,@DPTR

PUSH ACC

ANL A,R0

JNB ACC.0,RINGB

SJMP OFFRING

JNB ACC.1,RINGB

SJMP OFFRING

JNB ACC.2,RINGB

SJMP OFFRING

JNB ACC.3,RINGB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

OFFRING: MOV DPTR,#SETRL

MOV A,00H

MOVX @DPTR,A

CONLN: MOV A,R1

SETB ACC.4

MOV DPTR,#SETMTX

MOVX @DPTR,A

POP ACC

CON1: JNB ACC.0,CON2

MOV A,#70H

CON2: JNB ACC.1,CON3

MOV A,#7CH

CON3: JNB ACC.2,CON4

MOV A,#7AH

CON4: JNB ACC.3,CONNECT

MOV A,#7EH

CONNECT: PUSH ACC

MOVX @DPTR,A

MOV DPTR,#CH_LINE

MOVX A,@DPTR

JNZ CONLN

CLR ACC.5

MOVX @DPTR,A

LJMP CHLINE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


```
BUSY:  MOV DPTR,#SETMTX
MOV A,R1
MOVX @DPTR,A
MOV A,#0EBH
MOVX @DPTR,A
MOV DPTR,#CH_LINE
MOVX A,@DPTR
CJNE A,#00,BUSY
LJMP CHLINE
END
```




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้







| Title | | |
|-------------------------|--------------------------|-----------|
| External Line Interface | | |
| Size | Number | Revision |
| A4 | | |
| Date: | 14-Dec-1995 | Sheet of |
| File: | C:\PROTEL\SCH\DETECT.SCH | Drawn By: |





| | | |
|---------------|--------------------------|-----------|
| Title | | |
| Matrix Switch | | |
| Size | Number | Revision |
| A4 | | |
| Date: | 14-Dec-1995 | Sheet of |
| File: | C:\PROTEL\SCH\MATRIX.SCH | Drawn By: |




| | | | |
|-------|-----------------------|-----------|--|
| Title | | DTMF | |
| Size | Number | Revision | |
| A4 | | | |
| Date: | 14-Dec-1995 | Sheet of | |
| File: | C:\PROTELSCH\DTMF.SCH | Drawn By: | |




| Title | | |
|-----------------------|-----------------------|-----------|
| Tone Generator | | |
| Size | Number | Revision |
| A4 | | |
| Date: | 14-Dec-1995 | Sheet of |
| File: | C:\PROTEL\SCHTONE.SCH | Drawn By: |




| | | |
|-------|-------------------|-----------|
| Title | | |
| Size | Number | Revision |
| A4 | | |
| Date: | 14-Dec-1995 | Sheet of |
| File: | D:\PFW\SCHUNG.SCH | Drawn By: |



| | | | | | |
|-------|----------------------|--|--------------|--|--|
| Title | | | POWER SUPPLY | | |
| Size | Number | | Revision | | |
| A4 | | | | | |
| Date: | 14-Dec-1995 | | Sheet of | | |
| File: | C:\PROTEL\SCH\PWRSCH | | Drawn By | | |



| | | | | | |
|-------|------------------------|-----------|--------------|--|--|
| Title | | | Driver Relay | | |
| Size | Number | Revision | | | |
| A4 | | | | | |
| Date: | 14-Dec-1995 | Sheet of | | | |
| File: | C:\PROTELSCH\RELAY.SCH | Drawn By: | | | |



| | | |
|-------|--------------------------|-----------|
| Title | | |
| Size | Number | Revision |
| A4 | | |
| Date: | 14-Dec-1995 | Sheet of |
| File: | C:\PROTEL\SCH\CC\100K.C1 | Drawn By: |



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ARCHITECTURAL OVERVIEW OF THE MCS[®]-51 FAMILY OF MICROCONTROLLERS

INTRODUCTION

The 8051 is the original member of the MCS[®]-51 family, and is the core for all MCS-51 devices. The features of the 8051 core are:

- 8-bit CPU optimized for control applications
- Extensive Boolean processing (single-bit logic) capabilities
- 64K Program Memory address space
- 64K Data Memory address space
- 4K bytes of on-chip Program Memory
- 128 bytes of on-chip Data RAM
- 32 bidirectional and individually addressable I/O lines
- Two 16-bit timer/counters
- Full duplex UART
- 6-source/5-vector interrupt structure with two priority levels
- On-chip clock oscillator

The basic architectural structure of this 8051 core is shown in Figure 1.




Figure 1. Block Diagram of the 8051 Core

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Each device on the MCS-51 family consists of all the core features plus some additional features. A feature comparison of all the MCS-51 devices is shown in Table 1.

Table 1. The MCS[®]-51 Family of Microcontrollers

| Device | ROMless Version | EPROM Version | ROM Bytes | RAM Bytes | 8-Bit I/O Ports | 16-Bit Timer/Counters | Programmable Counter Array (PCA) | UART | Serial Expansion Port (SEP) | Global Serial Channel (GSC) | DMA Channels | A/D Channels | Interrupt Sources/Vectors | Power Down and Idle Modes |
|----------|-----------------|-----------------|-----------|-----------|-----------------|-----------------------|----------------------------------|------|-----------------------------|-----------------------------|--------------|--------------|---------------------------|---------------------------|
| 8051 | 8031 | — | 4K | 128 | 4 | 2 | | ✓ | | | | | 6/5 | |
| 8051AH | 8031AH | 8751H 8751BH | 4K | 128 | 4 | 2 | | ✓ | | | | | 6/5 | |
| 8052AH | 8032AH | 8752BH | 8K | 256 | 4 | 3 | | ✓ | | | | | 8/6 | |
| 80C51BH | 80C31BH | 87C51 | 4K | 128 | 4 | 2 | | ✓ | | | | | 6/5 | ✓ |
| 83C51FA | 80C51FA | 87C51FA | 8K | 256 | 4 | 3 | ✓ | ✓ | | | | | 14/7 | ✓ |
| 83C51FB | 80C51FA | 87C51FB | 16K | 256 | 4 | 3 | ✓ | ✓ | | | | | 14/7 | ✓ |
| 89C51GA | 80C51GA | 87C51GA | 4K | 128 | 4 | 2 | | ✓ | ✓ | | | 8 | 8/7 | ✓ |
| 83C152JA | 80C152JA | — | 8K | 256 | 5 | 2 | | ✓ | | ✓ | 2 | | 19/11 | ✓ |
| — | 80C152JB | — | — | 256 | 7 | 2 | | ✓ | | ✓ | 2 | | 19/11 | ✓ |
| 89C152JC | 80C152JC | — | 8K | 256 | 5 | 2 | | ✓ | | ✓ | 2 | | 19/11 | ✓ |
| — | 80C152JD | — | — | 256 | 7 | 2 | | ✓ | | ✓ | 2 | | 19/11 | ✓ |
| 83C451 | 80C451 | — | 4K | 128 | 7 | 2 | | ✓ | | ✓ | | | 6/5 | ✓ |
| 83C452 | 87C452P | — | 8K | 256 | 5 | 2 | | ✓ | | | | | 9/8 | ✓ |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 2. MCS[®]-51 Memory Structure

CMOS Devices

Functionally, the CMOS devices (designated with "C" in the middle of the device name) are all fully compatible with the 8051, but being CMOS, draw less current than an HMOS counterpart. To further exploit the power savings available in CMOS circuitry, two reduced power modes are added:

- Software-invoked Idle Mode, during which the CPU is turned off while the RAM and other on-chip peripherals continue operating. In this mode, current draw is reduced to about 15% of the current drawn when the device is fully active.
- Software-invoked Power Down Mode, during which all on-chip activities are suspended. The on-chip RAM continues to hold its data. In this mode the device typically draws less than 10 μ A.

Although the 80C51BH is functionally compatible with its HMOS counterpart, specific differences between the two types of devices must be considered in the design of an application circuit if one wishes to ensure complete interchangeability between the HMOS and CMOS devices. These considerations are discussed in the Application Note AP-252, "Designing with the 80C51BH".

For more information on the individual devices and features listed in Table 1, refer to the Hardware Descriptions and Data Sheets of the specific device.

MEMORY ORGANIZATION IN MCS[®]-51 DEVICES

Logical Separation of Program and Data Memory

All MCS-51 devices have separate address spaces for Program and Data Memory, as shown in Figure 2. The logical separation of Program and Data Memory allows the Data Memory to be accessed by 8-bit addresses, which can be more quickly stored and manipulated by an 8-bit CPU. Nevertheless, 16-bit Data Memory addresses can also be generated through the DPTR register.

Program Memory can only be read, not written to. There can be up to 64K bytes of Program Memory. In the ROM and EPROM versions of these devices the lowest 4K, 8K or 16K bytes of Program Memory are provided on-chip. Refer to Table 1 for the amount of on-chip ROM (or EPROM) on each device. In the ROMless versions all Program Memory is external. The read strobe for external Program Memory is the signal PSEN (Program Store Enable).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Data Memory occupies a separate address space from Program Memory. Up to 64K bytes of external RAM can be addressed in the external Data Memory space. The CPU generates read and write signals, \overline{RD} and \overline{WR} , as needed during external Data Memory accesses.

External Program Memory and external Data Memory may be combined if desired by applying the \overline{RD} and \overline{PSEN} signals to the inputs of an AND gate and using the output of the gate as the read strobe to the external Program/Data memory.

Program Memory

Figure 3 shows a map of the lower part of the Program Memory. After reset, the CPU begins execution from location 0000H.

As shown in Figure 3, each interrupt is assigned a fixed location in Program Memory. The interrupt causes the CPU to jump to that location, where it commences execution of the service routine. External Interrupt 0, for example, is assigned to location 0003H. If External Interrupt 0 is going to be used, its service routine must begin at location 0003H. If the interrupt is not going to be used, its service location is available as general purpose Program Memory.




Figure 3. MCS[®]-51 Program Memory

The interrupt service locations are spaced at 8-byte intervals: 0003H for External Interrupt 0, 000BH for Timer 0, 0013H for External Interrupt 1, 001BH for Timer 1, etc. If an interrupt service routine is short enough (as is often the case in control applications), it can reside entirely within that 8-byte interval. Longer service routines can use a jump instruction to skip over subsequent interrupt locations, if other interrupts are in use.

The lowest 4K (or 8K or 16K) bytes of Program Memory can be either in the on-chip ROM or in an external ROM. This selection is made by strapping the \overline{EA} (External Access) pin to either V_{CC} or V_{SS} .

In the 4K byte ROM devices, if the \overline{EA} pin is strapped to V_{CC} , then program fetches to addresses 0000H through 0FFFH are directed to the internal ROM. Program fetches to addresses 1000H through FFFFH are directed to external ROM.

In the 8K byte ROM devices, $\overline{EA} = V_{CC}$ selects addresses 0000H through 1FFFH to be internal, and addresses 2000H through FFFFH to be external.

In the 16K byte ROM devices, $\overline{EA} = V_{CC}$ selects addresses 0000H through 3FFFH to be internal, and addresses 4000H through FFFFH to be external.

If the \overline{EA} pin is strapped to V_{SS} , then all program fetches are directed to external ROM. The ROMless parts must have this pin externally strapped to V_{SS} to enable them to execute properly.

The read strobe to external ROM, \overline{PSEN} , is used for all external program fetches. \overline{PSEN} is not activated for internal program fetches.




Figure 4. Executing from External Program Memory

The hardware configuration for external program execution is shown in Figure 4. Note that 16 I/O lines (Ports 0 and 2) are dedicated to bus functions during external Program Memory fetches. Port 0 (P0 in Figure 4) serves as a multiplexed address/data bus. It emits the low byte of the Program Counter (PCL) as an address, and then goes into a float state awaiting the arrival of the code byte from the Program Memory. During the time that the low byte of the Program Counter is valid on P0, the signal ALE (Address Latch Enable) clocks this byte into an address latch. Meanwhile, Port 2 (P2 in Figure 4) emits the high byte of the Program Counter (PCH). Then \overline{PSEN} strobes the EPROM and the code byte is read into the microcontroller.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Logical Instructions

Table 3 shows the list of MCS-51 logical instructions. The instructions that perform Boolean operations (AND, OR, Exclusive OR, NOT) on bytes perform the operation on a bit-by-bit basis. That is, if the Accumulator contains 00110101B and <byte> contains 01010011B, then

```
ANL  A, <byte>
```

will leave the Accumulator holding 00010001B.

The addressing modes that can be used to access the <byte> operand are listed in Table 3. Thus, the ANL A, <byte> instruction may take any of the forms

```
ANL  A, 7FH      (direct addressing)
ANL  A, @R1     (indirect addressing)
ANL  A, R6      (register addressing)
ANL  A, #53H    (immediate constant)
```

All of the logical instructions that are Accumulator-specific execute in 1 μ s (using a 12 MHz clock). The others take 2 μ s.

Note that Boolean operations can be performed on any byte in the lower 128 internal Data Memory space or the SFR space using direct addressing, without having to use the Accumulator. The XRL <byte>, #data instruction, for example, offers a quick and easy way to invert port bits, as in

```
XRL  P1, #0FFH
```

If the operation is in response to an interrupt, not using the Accumulator saves the time and effort to stack it in the service routine.

The Rotate instructions (RL A, RLC A, etc.) shift the Accumulator 1 bit to the left or right. For a left rotation, the MSB rolls into the LSB position. For a right rotation, the LSB rolls into the MSB position.

Table 4. A List of the MCS[®]-51 Data Transfer Instructions that Access Internal Data Memory Space

| Mnemonic | Operation | Addressing Modes | | | | Execution Time (μ s) |
|-------------------|-----------------------------------|------------------|-----|-----|-----|---------------------------|
| | | Dir | Ind | Reg | Imm | |
| MOV A, <src> | A = <src> | X | X | X | X | 1 |
| MOV <dest>, A | <dest> = A | X | X | X | | 1 |
| MOV <dest>, <src> | <dest> = <src> | X | X | X | X | 2 |
| MOV DPTR, #data16 | DPTR = 16-bit immediate constant. | | | | X | 2 |
| PUSH <src> | INC SP; MOV "@SP", <src> | X | | | | 2 |
| POP <dest> | MOV <dest>, "@SP"; DEC SP | X | | | | 2 |
| XCH A, <byte> | ACC and <byte> exchange data | X | X | X | | 1 |
| XCHD A, @Ri | ACC and @Ri exchange low nibbles | | X | | | 1 |

The SWAP A instruction interchanges the high and low nibbles within the Accumulator. This is a useful operation in BCD manipulations. For example, if the Accumulator contains a binary number which is known to be less than 100, it can be quickly converted to BCD by the following code:

```
MOV  B, #10
DIV  AB
SWAP A
ADD  A, B
```

Dividing the number by 10 leaves the tens digit in the low nibble of the Accumulator, and the ones digit in the B register. The SWAP and ADD instructions move the tens digit to the high nibble of the Accumulator, and the ones digit to the low nibble.

Data Transfers

INTERNAL RAM

Table 4 shows the menu of instructions that are available for moving data around within the internal memory spaces, and the addressing modes that can be used with each one. With a 12 MHz clock, all of these instructions execute in either 1 or 2 μ s.

The MOV <dest>, <src> instruction allows data to be transferred between any two internal RAM or SFR locations without going through the Accumulator. Remember the Upper 128 bytes of data RAM can be accessed only by indirect addressing, and SFR space only by direct addressing.

Note that in all MCS-51 devices, the stack resides in on-chip RAM, and grows upwards. The PUSH instruction first increments the Stack Pointer (SP), then copies the byte into the stack. PUSH and POP use only direct addressing to identify the byte being saved or restored.

but the stack itself is accessed by indirect addressing using the SP register. This means the stack can go into the Upper 128, if they are implemented, but not into SFR space.

In devices that do not implement the Upper 128, if the SP points to the Upper 128, PUSHed bytes are lost, and POPped bytes are indeterminate.

The Data Transfer instructions include a 16-bit MOV that can be used to initialize the Data Pointer (DPTR) for look-up tables in Program Memory, or for 16-bit external Data Memory accesses.

The XCH A, <byte> instruction causes the Accumulator and addressed byte to exchange data. The XCHD A,@Ri instruction is similar, but only the low nibbles are involved in the exchange.

To see how XCH and XCHD can be used to facilitate data manipulations, consider first the problem of shifting an 8-digit BCD number two digits to the right. Figure 11 shows how this can be done using direct MOVs, and for comparison how it can be done using XCH instructions. To aid in understanding how the code works, the contents of the registers that are holding the BCD number and the content of the Accumulator are shown alongside each instruction to indicate their status after the instruction has been executed.

| | | 2A | 2B | 2C | 2D | 2E | ACC |
|--|---------|----|----|----|----|----|-----|
| MOV | A,2EH | 00 | 12 | 34 | 56 | 78 | 78 |
| MOV | 2EH,2DH | 00 | 12 | 34 | 56 | 56 | 78 |
| MOV | 2DH,2CH | 00 | 12 | 34 | 34 | 56 | 78 |
| MOV | 2CH,2BH | 00 | 12 | 12 | 34 | 56 | 78 |
| MOV | 2BH,#0 | 00 | 00 | 12 | 34 | 56 | 78 |
| (a) Using direct MOVs: 14 bytes, 9 μ s | | | | | | | |
| | | 2A | 2B | 2C | 2D | 2E | ACC |
| CLR | A | 00 | 12 | 34 | 56 | 78 | 00 |
| XCH | A,2BH | 00 | 00 | 34 | 56 | 78 | 12 |
| XCH | A,2CH | 00 | 00 | 12 | 56 | 78 | 34 |
| XCH | A,2DH | 00 | 00 | 12 | 34 | 78 | 56 |
| XCH | A,2EH | 00 | 00 | 12 | 34 | 56 | 78 |
| (b) Using XCHs: 9 bytes, 5 μ s | | | | | | | |

Figure 11. Shifting a BCD Number Two Digits to the Right

After the routine has been executed, the Accumulator contains the two digits that were shifted out on the right. Doing the routine with direct MOVs uses 14 code bytes and 9 μ s of execution time (assuming a 12 MHz clock). The same operation with XCHs uses less code and executes almost twice as fast.

To right-shift by an odd number of digits, a one-digit shift must be executed. Figure 12 shows a sample of code that will right-shift a BCD number one digit, using the XCHD instruction. Again, the contents of the registers holding the number and of the Accumulator are shown alongside each instruction.

| | | 2A | 2B | 2C | 2D | 2E | ACC |
|--------------------|--------------------|----|----|----|----|----|-----|
| MOV | R1,#2EH | 00 | 12 | 34 | 56 | 78 | XX |
| MOV | R0,#2DH | 00 | 12 | 34 | 56 | 78 | XX |
| loop for R1 = 2EH: | | | | | | | |
| LOOP: | MOV A,@R1 | 00 | 12 | 34 | 56 | 78 | 78 |
| | XCHD A,@R0 | 00 | 12 | 34 | 58 | 76 | 76 |
| | SWAP A | 00 | 12 | 34 | 58 | 78 | 67 |
| | MOV @R1,A | 00 | 12 | 34 | 58 | 67 | 67 |
| | DEC R1 | 00 | 12 | 34 | 58 | 67 | 67 |
| | DEC R0 | 00 | 12 | 34 | 58 | 67 | 67 |
| | CJNE R1,#2AH,LOOP | | | | | | |
| loop for R1 = 2DH: | | | | | | | |
| | loop for R1 = 2CH: | 00 | 18 | 23 | 45 | 67 | 23 |
| | loop for R1 = 2BH: | 00 | 01 | 23 | 45 | 67 | 01 |
| | CLR A | 00 | 01 | 23 | 45 | 67 | 00 |
| | XCH A,2AH | 00 | 01 | 23 | 45 | 67 | 08 |

Figure 12. Shifting a BCD Number One Digit to the Right

First, pointers R1 and R0 are set up to point to the two bytes containing the last four BCD digits. Then a loop is executed which leaves the last byte, location 2EH, holding the last two digits of the shifted number. The pointers are decremented, and the loop is repeated for location 2DH. The CJNE instruction (Compare and Jump if Not Equal) is a loop control that will be described later.

The loop is executed from LOOP to CJNE for R1 = 2EH, 2DH, 2CH and 2BH. At that point the digit that was originally shifted out on the right has propagated to location 2AH. Since that location should be left with 0s, the last digit is moved to the Accumulator.

EXTERNAL RAM

Table 5 shows a list of the Data Transfer instructions that access external Data Memory. Only indirect addressing can be used. The choice is whether to use a one-byte address, @Ri, where Ri can be either R0 or R1 of the selected register bank, or a two-byte address, @DPTR. The disadvantage to using 16-bit addresses if only a few K bytes of external RAM are involved is that 16-bit addresses use all 8 bits of Port 2 as address bus. On the other hand, 8-bit addresses allow one to address a few K bytes of RAM, as shown in Figure 5, without having to sacrifice all of Port 2.

All of these instructions execute in 2 μ s, with a 12 MHz clock.

Table 5. A List of the MCS[®]-51 Data Transfer Instructions that Access External Data Memory Space

| Address Width | Mnemonic | Operation | Execution Time (μ s) |
|---------------|--------------|--------------------------|---------------------------|
| 8 bits | MOVX A,@Ri | Read external RAM @Ri | 2 |
| 8 bits | MOVX @Ri,A | Write external RAM @Ri | 2 |
| 16 bits | MOVX A,@DPTR | Read external RAM @DPTR | 2 |
| 16 bits | MOVX @DPTR,A | Write external RAM @DPTR | 2 |

Note that in all external Data RAM accesses, the Accumulator is always either the destination or source of the data.

The read and write strobes to external RAM are activated only during the execution of a MOVX instruction. Normally these signals are inactive, and in fact if they're not going to be used at all, their pins are available as extra I/O lines. More about that later.

LOOKUP TABLES

Table 6 shows the two instructions that are available for reading lookup tables in Program Memory. Since these instructions access only Program Memory, the lookup tables can only be read, not updated. The mnemonic is MOVC for "move constant"

If the table access is to external Program Memory, then the read strobe is PSEN.

Table 6. The MCS[®]-51 Lookup Table Read Instructions

| Mnemonic | Operation | Execution Time (μ s) |
|------------------|-------------------------------|---------------------------|
| MOVC A,@A + DPTR | Read Pgm Memory at (A + DPTR) | 2 |
| MOVC A,@A + PC | Read Pgm Memory at (A + PC) | 2 |

The first MOVC instruction in Table 6 can accommodate a table of up to 256 entries, numbered 0 through 255. The number of the desired entry is loaded into the Accumulator, and the Data Pointer is set up to point to beginning of the table. Then

```
MOVC A,@A + DPTR
```

copies the desired table entry into the Accumulator.

The other MOVC instruction works the same way, except the Program Counter (PC) is used as the table base, and the table is accessed through a subroutine. First the number of the desired entry is loaded into the Accumulator, and the subroutine is called:

```
MOV A,ENTRY__NUMBER
CALL TABLE
```

The subroutine "TABLE" would look like this:

```
TABLE: MOVC A,@A + PC
RET
```

The table itself immediately follows the RET (return) instruction in Program Memory. This type of table can have up to 255 entries, numbered 1 through 255. Number 0 can not be used, because at the time the MOVC instruction is executed, the PC contains the address of the RET instruction. An entry numbered 0 would be the RET opcode itself.

Boolean Instructions

MCS-51 devices contain a complete Boolean (single-bit) processor. The internal RAM contains 128 addressable bits, and the SFR space can support up to 128 other addressable bits. All of the port lines are bit-addressable, and each one can be treated as a separate single-bit port. The instructions that access these bits are not just conditional branches, but a complete menu of move, set, clear, complement, OR, and AND instructions. These kinds of bit operations are not easily obtained in other architectures with any amount of byte-oriented software.



ISO²-CMOS MT8870B/MT8870B-1 Integrated DTMF Receiver

9161-002-051-NA

ISSUE 2

December 1987

Features


- Complete DTMF Receiver
- Low Power Consumption
- Internal Gain Setting Amplifier
- Adjustable Guard Time
- Central Office Quality

Applications

- Receiver System for British Telecom (BT) or CEPT Spec (MT8870B-1)
- Paging Systems
- Repeater Systems/Mobile Radio
- Credit Card Systems
- Remote Control
- Personal Computers

Description

The MT8870B/MT8870B-1 is a complete DTMF receiver integrating both the bandsplit filter and digital decoder functions, fabricated in Mitel's double poly ISO²-CMOS technology. The filter section uses switched capacitor techniques for high and low group filters; the decoder uses digital



Ordering information -40°C to +85°C

- MT8870BE/MT8870BE-1 Plastic DIP
- MT8870BC/MT8870BC-1 CerDip

counting techniques to detect and decode all 16 DTMF tone pairs into a 4-bit code. External component count is minimized by on chip provision of a differential input amplifier, clock oscillator and latched three-state bus interface.




Figure 1 - Functional Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

EPROM CHARACTERISTICS

Table 3. EPROM Programming Modes

| Mode | RST | PSEN | ALE | \overline{EA} | P2.7 | P2.6 | P2.5 | P2.4 |
|--------------|-----|------|-----|-----------------|------|------|------|------|
| Program | 1 | 0 | 0* | VPP | 1 | 0 | X | X |
| Inhibit | 1 | 0 | 1 | X | 1 | 0 | X | X |
| Verify | 1 | 0 | 1 | 1 | 0 | 0 | X | X |
| Security Set | 1 | 0 | 0* | VPP | 1 | 1 | X | X |

NOTE:
 "1" = logic high for that pin
 "0" = logic low for that pin
 "X" = "don't care"

"VPP" = +21V ±0.5V
 *ALE is pulsed low for 50 ms.

Programming the EPROM

To be programmed, the part must be running with a 4 to 6 MHz oscillator. (The reason the oscillator needs to be running is that the internal bus is being used to transfer address and program data to appropriate internal registers.) The address of an EPROM location to be programmed is applied to Port 1 and pins P2.0–P2.3 of Port 2, while the code byte to be programmed into that location is applied to Port 0. The other Port 2 pins, and RST, PSEN, and \overline{EA} should be held at the "Program" levels indicated in Table 3. ALE is pulsed low for 50 ms to program the code byte into the addressed EPROM location. The setup is shown in Figure 5.

Normally \overline{EA} is held at a logic high until just before ALE is to be pulsed. Then \overline{EA} is raised to +21V. ALE is pulsed, and then \overline{EA} is returned to a logic high. Waveforms and detailed timing specifications are shown in later sections of this data sheet.




Figure 5. Programming Configuration

Note that the \overline{EA} /VPP pin must not be allowed to go above the maximum specified VPP level of 21.5V for any amount of time. Even a narrow glitch above that voltage level can cause permanent damage to the device. The VPP source should be well regulated and free of glitches.

Program Verification

If the Security Bit has not been programmed, the on-chip Program Memory can be read out for verification purposes, if desired, either during or after the programming operation. The address of the Program Memory location to be read is applied to Port 1 and pins P2.0–P2.3. The other pins should be held at the "Verify" levels indicated in Table 3. The contents of the addressed location will come out on Port 0. External pullups are required on Port 0 for this operation.

The setup, which is shown in Figure 6, is the same as for programming the EPROM except that pin P2.7 is held at a logic low, or may be used as an active-low read strobe.




Figure 6. Program Verification

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

EPROM Security

The security feature consists of a "locking" bit which when programmed denies electrical access by any external means to the on-chip Program Memory. The bit is programmed as shown in Figure 7. The setup and procedure are the same as for normal EPROM programming, except that P2.6 is held at a logic high. Port 0, Port 1, and pins P2.0-P2.3 may be in any state. The other pins should be held at the "Security" levels indicated in Table 3.

Once the Security Bit has been programmed, it can be cleared only by full erasure of the Program Memory. While it is programmed, the internal Program Memory can not be read out, the device can not be further programmed, and it can not execute out of external program memory. Erasing the EPROM, thus clearing the Security Bit, restores the device's full functionality. It can then be reprogrammed.




Figure 7. Programming the Security Bit

Erase Characteristics

Erasure of the EPROM begins to occur when the chip is exposed to light with wavelengths shorter than approximately 4,000 Angstroms. Since sunlight and fluorescent lighting have wavelengths in this range, exposure to these light sources over an extended time (about 1 week in sunlight, or 3 years in room-level fluorescent lighting) could cause inadvertent erasure. If an application subjects the device to this type of exposure, it is suggested that an opaque label be placed over the window.

The recommended erasure procedure is exposure to ultraviolet light (at 2537 Angstroms) to an integrated dose of at least 15 W-sec/cm². Exposing the EPROM to an ultraviolet lamp of 12,000 μW/cm² rating for 20 to 30 minutes, at a distance of about 1 inch, should be sufficient.

Erasure leaves the array in an all 1s state.

EPROM PROGRAMMING AND VERIFICATION CHARACTERISTICS

T_A = 21°C to 27°C, VCC = 5V ± 10%; VSS = 0V

| Symbol | Parameter | Min | Max | Units |
|---------|----------------------------|---------|---------|-------|
| VPP | Programming Supply Voltage | 20.5 | 21.5 | V |
| IPP | Programming Supply Current | | 30 | mA |
| 1/TCLCL | Oscillator Frequency | 4 | 6 | MHz |
| TAVGL | Address Setup to PROG Low | 48TCLCL | | |
| TGHAX | Address Hold after PROG | 48TCLCL | | |
| TDVGL | Data Setup to PROG Low | 48TCLCL | | |
| TGHDX | Data Hold after PROG | 48TCLCL | | |
| TEHSH | P2.7 (ENABLE) High to VPP | 48TCLCL | | |
| TSHGL | VPP Setup to PROG Low | 10 | | μs |
| TGHSL | VPP Hold after PROG | 10 | | μs |
| TGLGH | PROG Width | 45 | 55 | ms |
| TAVQV | Address to Data Valid | | 48TCLCL | |
| TELQV | ENABLE Low to Data Valid | | 48TCLCL | |
| TEHQZ | Data Float after ENABLE | 0 | 48TCLCL | |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Jump Instructions

Table 8 shows the list of unconditional jumps.

**Table 8. Unconditional Jumps
in MCS[®]-51 Devices**

| Mnemonic | Operation | Execution Time (μ s) |
|---------------|-------------------------|---------------------------|
| JMP addr | Jump to addr | 2 |
| JMP @A DPTR | Jump to A DPTR | 2 |
| CALL addr | Call subroutine at addr | 2 |
| RET | Return from subroutine | 2 |
| RETI | Return from interrupt | 2 |
| NOP | No operation | 1 |

The Table lists a single "JMP addr" instruction, but in fact there are three—SJMP, LJMP and AJMP—which differ in the format of the destination address. JMP is a generic mnemonic which can be used if the programmer does not care which way the jump is encoded.

The SJMP instruction encodes the destination address as a relative offset, as described above. The instruction is 2 bytes long, consisting of the opcode and the relative offset byte. The jump distance is limited to a range of -128 to +127 bytes relative to the instruction following the SJMP.

The LJMP instruction encodes the destination address as a 16-bit constant. The instruction is 3 bytes long, consisting of the opcode and two address bytes. The destination address can be anywhere in the 64K Program Memory space.

The AJMP instruction encodes the destination address as an 11-bit constant. The instruction is 2 bytes long, consisting of the opcode, which itself contains 3 of the 11 address bits, followed by another byte containing the low 8 bits of the destination address. When the instruction is executed, these 11 bits are simply substituted for the low 11 bits in the PC. The high 5 bits stay the same. Hence the destination has to be within the same 2K block as the instruction following the AJMP.

In all cases the programmer specifies the destination address to the assembler in the same way: as a label or as a 16-bit constant. The assembler will put the destination address into the correct format for the given instruction. If the format required by the instruction will not support the distance to the specified destination address, a "Destination out of range" message is written into the List file.

The JMP @A | DPTR instruction supports case jumps. The destination address is computed at execution time as the sum of the 16-bit DPTR register and

the Accumulator. Typically, DPTR is set up with the address of a jump table, and the Accumulator is given an index to the table. In a 5-way branch, for example, an integer 0 through 4 is loaded into the Accumulator. The code to be executed might be as follows:

```
MOV DPTR, #JUMP_TABLE
MOV A, INDEX_NUMBER
RL A
JMP @A + DPTR
```

The RL A instruction converts the index number (0 through 4) to an even number on the range 0 through 8, because each entry in the jump table is 2 bytes long:

```
JUMP_TABLE:
AJMP CASE_0
AJMP CASE_1
AJMP CASE_2
AJMP CASE_3
AJMP CASE_4
```

Table 8 shows a single "CALL addr" instruction, but there are two of them—LCALL and ACALL—which differ in the format in which the subroutine address is given to the CPU. CALL is a generic mnemonic which can be used if the programmer does not care which way the address is encoded.

The LCALL instruction uses the 16-bit address format, and the subroutine can be anywhere in the 64K Program Memory space. The ACALL instruction uses the 11-bit format, and the subroutine must be in the same 2K block as the instruction following the ACALL.

In any case the programmer specifies the subroutine address to the assembler in the same way: as a label or as a 16-bit constant. The assembler will put the address into the correct format for the given instructions.

Subroutines should end with a RET instruction, which returns execution to the instruction following the CALL.

RETI is used to return from an interrupt service routine. The only difference between RET and RETI is that RETI tells the interrupt control system that the interrupt in progress is done. If there is no interrupt in progress at the time RETI is executed, then the RETI is functionally identical to RET.

Table 9 shows the list of conditional jumps available to the MCS-51 user. All of these jumps specify the destination address by the relative offset method, and so are limited to a jump distance of -128 to +127 bytes from the instruction following the conditional jump instruction. Important to note, however, the user specifies to the assembler the actual destination address the same way as the other jumps: as a label or a 16-bit constant.

RST: Reset input. A high on this pin for two machine cycles while the oscillator is running resets the device.

ALE/ $\overline{\text{PROG}}$: Address Latch Enable output pulse for latching the low byte of the address during accesses to external memory. This pin is also the program pulse input ($\overline{\text{PROG}}$) during programming of the EPROM parts.

In normal operation ALE is emitted at a constant rate of $\frac{1}{6}$ the oscillator frequency, and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is skipped during each access to external Data Memory.

$\overline{\text{PSEN}}$: Program Store Enable is the read strobe to external Program Memory.

When the device is executing code from external Program Memory, $\overline{\text{PSEN}}$ is activated twice each machine cycle, except that two $\overline{\text{PSEN}}$ activations are skipped during each access to external Data Memory.

$\overline{\text{EA}}/\text{Vpp}$: External Access enable $\overline{\text{EA}}$ must be strapped to Vss in order to enable any MCS-51 device to fetch code from external Program memory locations starting at 0000H up to FFFFH. $\overline{\text{EA}}$ must be strapped to Vcc for internal program execution.

Note, however, that if the Security Bit in the EPROM devices is programmed, the device will not fetch code from any location in external Program Memory.

This pin also receives the 21V programming supply voltage (Vpp) during programming of the EPROM parts.




Figure 3. Oscillator Connections

XTAL1: Input to the inverting oscillator amplifier.

XTAL2: Output from the inverting oscillator amplifier.

OSCILLATOR CHARACTERISTICS

XTAL1 and XTAL2 are the input and output, respectively, of an inverting amplifier which can be configured for use as an on-chip oscillator, as shown in Figure 3. Either a quartz crystal or ceramic resonator may be used. More detailed information concerning the use of the on-chip oscillator is available in Application Note AP-155, "Oscillators for Microcontrollers."

To drive the device from an external clock source, XTAL1 should be grounded, while XTAL2 is driven, as shown in Figure 4. There are no requirements on the duty cycle of the external clock signal, since the input to the internal clocking circuitry is through a divide-by-two flip-flop, but minimum and maximum high and low times specified on the Data Sheet must be observed.




Figure 4. External Drive Configuration

DESIGN CONSIDERATIONS

If an 8751BH or 8752BH may replace an 8751H in a future design, the user should carefully compare both data sheets for DC or AC Characteristic differences. Note that the V_{IH} and I_{H} specifications for the $\overline{\text{EA}}$ pin differ significantly between the devices.

Exposure to light when the EPROM device is in operation may cause logic errors. For this reason, it is suggested that an opaque label be placed over the window when the die is exposed to ambient light.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 2. MCS[®]-51 Connections

Port 1: Port 1 is an 8-bit bidirectional I/O port with internal pullups. The Port 1 output buffers can sink/source 4 LS TTL inputs. Port 1 pins that have 1s written to them are pulled high by the internal pullups, and in that state can be used as inputs. As inputs, Port 1 pins that are externally being pulled low will source current (I_{IL} on the data sheet) because of the internal pullups.

Port 1 also receives the low-order address bytes during programming of the EPROM parts and during program verification of the ROM and EPROM parts.

In the 8032AH and 8052AH, Port 1 pins P1.0 and P1.1 also serve the T2 and T2EX functions, respectively.

Port 2: Port 2 is an 8-bit bidirectional I/O port with internal pullups. The Port 2 output buffers can sink/source 4 LS TTL inputs. Port 2 pins that have 1s written to them are pulled high by the internal pullups, and in that state can be used as inputs. As inputs, Port 2 pins that are externally being pulled low will source current (I_{IL} on the data sheet) because of the internal pullups.

Port 2 emits the high-order address byte during fetches from external Program Memory and during accesses to external Data Memory that use 16-bit addresses (MOVX @DPTR). In this application it uses strong internal pullups when emitting 1s. Dur-

ing accesses to external Data Memory that use 8-bit addresses (MOVX @Ri), Port 2 emits the contents of the P2 Special Function Register.

Port 2 also receives the high-order address bits during programming of the EPROM parts and during program verification of the ROM and EPROM parts.

Port 3: Port 3 is an 8-bit bidirectional I/O port with internal pullups. The Port 3 output buffers can sink/source 4 LS TTL inputs. Port 3 pins that have 1s written to them are pulled high by the internal pullups, and in that state can be used as inputs. As inputs, Port 3 pins that are externally being pulled low will source current (I_{IL} on the data sheet) because of the pullups.

Port 3 also serves the functions of various special features of the MCS-51 Family, as listed below:

| Port Pin | Alternative Function |
|----------|--|
| P3.0 | RXD (serial input port) |
| P3.1 | TXD (serial output port) |
| P3.2 | INT0 (external interrupt 0) |
| P3.3 | INT1 (external interrupt 1) |
| P3.4 | T0 (Timer 0 external input) |
| P3.5 | T1 (Timer 1 external input) |
| P3.6 | WR (external data memory write strobe) |
| P3.7 | RD (external data memory read strobe) |

A.C. CHARACTERISTICS $T_A = 0^\circ\text{C to } +70^\circ\text{C}$; $V_{CC} = 5V \pm 10\%$; $V_{SS} = 0V$;
 Load Capacitance for Port 0, ALE, and PSEN = 100 pF;
 Load Capacitance for All Other Outputs = 80 pF

| Symbol | Parameter | 12 MHz Oscillator | | Variable Oscillator | | Units |
|---------|--|-------------------|-----|---------------------|--------------|-------|
| | | Min | Max | Min | Max | |
| 1/TCLCL | Oscillator Frequency | | | 3.5 | 12.0 | MHz |
| TLHLL | ALE Pulse Width | 127 | | 2TCLCL - 40 | | ns |
| TAVLL | Address Valid to ALE Low | 43 | | TCLCL - 40 | | ns |
| TLLAX | Address Hold after ALE Low | 48 | | TCLCL - 35 | | ns |
| TLLIV | ALE Low to Valid Instr In 8751H All Others | | 183 | | 4TCLCL - 150 | ns |
| | | | 233 | | 4TCLCL - 100 | ns |
| TLLPL | ALE Low to PSEN Low | 58 | | TCLCL - 25 | | ns |
| TPLPH | PSEN Pulse Width 8751H All Others | 190 | | 3TCLCL - 60 | | ns |
| | | 215 | | 3TCLCL - 35 | | ns |
| TPLIV | PSEN Low to Valid Instr In 8751H All Others | | 100 | | 3TCLCL - 150 | ns |
| | | | 125 | | 3TCLCL - 125 | ns |
| TPXIX | Input Instr Hold after PSEN | 0 | | 0 | | ns |
| TPXIZ | Input Instr Float after PSEN | | 63 | | TCLCL - 20 | ns |
| TPXAV | PSEN to Address Valid | 75 | | TCLCL - 8 | | ns |
| TAVIV | Address to Valid Instr In 8751H All Others | | 267 | | 5TCLCL - 150 | ns |
| | | | 302 | | 5TCLCL - 115 | ns |
| TPLAZ | PSEN Low to Address Float | | 20 | | 20 | ns |
| TRLRH | RD Pulse Width | 400 | | 6TCLCL - 100 | | ns |
| TWLWH | WR Pulse Width | 400 | | 6TCLCL - 100 | | ns |
| TRLDV | RD Low to Valid Data In | | 252 | | 5TCLCL - 165 | ns |
| TRHDX | Data Hold after RD | 0 | | 0 | | ns |
| TRHOZ | Data Float after RD | | 97 | | 2TCLCL - 70 | ns |
| TLLDV | ALE Low to Valid Data In | | 517 | | 8TCLCL - 150 | ns |
| TAVDV | Address to Valid Data In | | 585 | | 9TCLCL - 165 | ns |
| TLLWL | ALE Low to RD or WR Low | 200 | 300 | 3TCLCL - 50 | 3TCLCL + 50 | ns |
| TAVWL | Address to RD or WR Low | 203 | | 4TCLCL - 130 | | ns |
| TQVWX | Data Valid to WR Transition 8751H All Others | 13 | | TCLCL - 70 | | ns |
| | | 23 | | TCLCL - 60 | | ns |
| TQVWH | Data Valid to WR High | 433 | | 7TCLCL - 150 | | ns |
| TWHQX | Data Hold after WR | 33 | | TCLCL - 50 | | ns |
| TRLAZ | RD Low to Address Float | | 20 | | 20 | ns |
| TWHLH | RD or WR High to ALE High 8751H All Others | 33 | 133 | TCLCL - 50 | TCLCL + 50 | ns |
| | | 43 | 123 | TCLCL - 40 | TCLCL + 40 | ns |

NOTE:

*This table does not include the 8751-8 A.C. characteristics (see next page).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

This Table is only for the 8751H-8

A.C. CHARACTERISTICS $T_A = 0^\circ\text{C to } +70^\circ\text{C}; V_{CC} = 5\text{V} \pm 10\%; V_{SS} = 0\text{V};$
 Load Capacitance for Port 0, ALE, and PSEN = 100 pF;
 Load Capacitance for All Other Outputs = 80 pF

| Symbol | Parameter | 8 MHz Oscillator | | Variable Oscillator | | Units |
|---------|------------------------------|------------------|-----|---------------------|--------------|-------|
| | | Min | Max | Min | Max | |
| 1/TCLCL | Oscillator Frequency | | | 3.5 | 8.0 | MHz |
| TLHLL | ALE Pulse Width | 210 | | 2TCLCL - 40 | | ns |
| TAVLL | Address Valid to ALE Low | 85 | | TCLCL - 40 | | ns |
| TLLAX | Address Hold after ALE Low | 90 | | TCLCL - 35 | | ns |
| TLLIV | ALE Low to Valid Instr In | | 350 | | 4TCLCL - 150 | ns |
| TLLPL | ALE Low to PSEN Low | 100 | | TCLCL - 25 | | ns |
| TPLPH | PSEN Pulse Width | 315 | | 3TCLCL - 60 | | ns |
| TPLIV | PSEN Low to Valid Instr In | | 225 | | 3TCLCL - 150 | ns |
| TPXIX | Input Instr Hold after PSEN | 0 | | 0 | | ns |
| TPXIZ | Input Instr Float after PSEN | | 105 | | TCLCL - 20 | ns |
| TPXAV | PSEN to Address Valid | 117 | | TCLCL - 8 | | ns |
| TAVIV | Address to Valid Instr In | | 475 | | 5TCLCL - 150 | ns |
| TPLAZ | PSEN Low to Address Float | | 20 | | 20 | ns |
| TRLRH | RD Pulse Width | 650 | | 6TCLCL - 100 | | ns |
| TWLWH | WR Pulse Width | 650 | | 6TCLCL - 100 | | ns |
| TRLDV | RD Low to Valid Data In | | 450 | | 5TCLCL - 165 | ns |
| TRHDX | Data Hold after RD | 0 | | 0 | | ns |
| TRHDZ | Data Float after RD | | 180 | | 2TCLCL - 70 | ns |
| TLLDV | ALE Low to Valid Data In | | 850 | | 8TCLCL - 150 | ns |
| TAVDV | Address to Valid Data In | | 960 | | 9TCLCL - 165 | ns |
| TLLWL | ALE Low to RD or WR Low | 325 | 425 | 3TCLCL - 50 | 3TCLCL + 50 | ns |
| TAVWL | Address to RD or WR Low | 370 | | 4TCLCL - 130 | | ns |
| TOVWX | Data Valid to WR Transition | 55 | | TCLCL - 70 | | ns |
| TOVWH | Data Valid to WR High | 725 | | 7TCLCL - 150 | | ns |
| TWHQX | Data Hold after WR | 75 | | TCLCL - 50 | | ns |
| TRLAZ | RD Low to Address Float | | 20 | | 20 | ns |
| TWHLI | RD or WR High to ALE High | 75 | 175 | TCLCL - 50 | TCLCL + 50 | ns |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Examples of how to drive the clock with an external oscillator are shown in Figure 14. Note that in the HMOS devices (8051, etc.) the signal at the XTAL2 pin actually drives the internal clock generator. In the CMOS devices (80C51BH1, etc.) the signal at the XTAL1 pin drives the internal clock generator. If only one pin is going to be driven with the external oscillator signal, make sure it is the right pin.

The internal clock generator defines the sequence of states that make up the MCS-51 machine cycle.

Machine Cycles

A machine cycle consists of a sequence of 6 states, numbered S1 through S6. Each state time lasts for two oscillator periods. Thus a machine cycle takes 12 oscillator periods or 1 μ s if the oscillator frequency is 12 MHz.

Each state is divided into a Phase 1 half and a Phase 2 half. Figure 15 shows the fetch/execute sequences in




Figure 15. State Sequences in MCS[®]-51 Devices

270251 - 15

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

states and phases for various kinds of instructions. Normally two program fetches are generated during each machine cycle, even if the instruction being executed doesn't require it. If the instruction being executed doesn't need more code bytes, the CPU simply ignores the extra fetch, and the Program Counter is not incremented.

Execution of a one-cycle instruction (Figure 15A and B) begins during State 1 of the machine cycle, when the opcode is latched into the Instruction Register. A second fetch occurs during S4 of the same machine cycle. Execution is complete at the end of State 6 of this machine cycle.

The MOVX instructions take two machine cycles to execute. No program fetch is generated during the second cycle of a MOVX instruction. This is the only time program fetches are skipped. The fetch/execute sequence for MOVX instructions is shown in Figure 15(D).

The fetch/execute sequences are the same whether the Program Memory is internal or external to the chip. Execution times do not depend on whether the Program Memory is internal or external.

Figure 16 shows the signals and timing involved in program fetches when the Program Memory is external. If Program Memory is external, then the Program Memory read strobe PSEN is normally activated twice per machine cycle, as shown in Figure 16(A).

If an access to external Data Memory occurs, as shown in Figure 16(B), two PSENs are skipped, because the address and data bus are being used for the Data Memory access.

Note that a Data Memory bus cycle takes twice as much time as a Program Memory bus cycle. Figure 16 shows the relative timing of the addresses being emitted at Ports 0 and 2, and of ALE and PSEN. ALE is used to latch the low address byte from P0 into the address latch.




Figure 16. Bus Cycles in MCS[®]-51 Devices Executing from External Program Memory

270251-16

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

When the CPU is executing from internal Program Memory, PSEN is not activated, and program addresses are not emitted. However, ALE continues to be activated twice per machine cycle and so is available as a clock output signal. Note, however, that one ALE is skipped during the execution of the MOVX instruction.

named IE (Interrupt Enable). This register also contains a global disable bit, which can be cleared to disable all interrupts at once. Figure 17 shows the IE register for the 8051.

Interrupt Structure

The 8051 core provides 5 interrupt sources: 2 external interrupts, 2 timer interrupts, and the serial port interrupt. What follows is an overview of the interrupt structure for the 8051. Other MCS-51 devices have additional interrupt sources and vectors as shown in Table 1. Refer to the appropriate chapters on other devices for further information on their interrupts.

INTERRUPT PRIORITIES

Each interrupt source can also be individually programmed to one of two priority levels by setting or clearing a bit in the SFR named IP (Interrupt Priority). Figure 18 shows the IP register in the 8051.

A low-priority interrupt can be interrupted by a high-priority interrupt, but not by another low-priority interrupt. A high-priority interrupt can't be interrupted by any other interrupt source.

INTERRUPT ENABLES

Each of the interrupt sources can be individually enabled or disabled by setting or clearing a bit in the SFR

If two interrupt requests of different priority levels are received simultaneously, the request of higher priority level is serviced. If interrupt requests of the same priority level are received simultaneously, an internal polling sequence determines which request is serviced. Thus within each priority level there is a second priority structure determined by the polling sequence.

Figure 17 shows, for the 8051, how the IE and IP registers and the polling sequence work to determine which if any interrupt will be serviced.




Figure 17. IE (Interrupt Enable) Register in the 8051





Figure 18. IP (Interrupt Priority) Register in the 8051


EXTERNAL CLOCK DRIVE

| Symbol | Parameter | Min | Max | Units |
|---------|---------------------------------------|-----|-----|-------|
| 1/TCLCL | Oscillator Frequency (except 8751H-8) | 3.5 | 12 | MHz |
| | 8751H-8 | 3.5 | 8 | MHz |
| TCHCX | High Time | 20 | | ns |
| TCLCX | Low Time | 20 | | ns |
| TCLCH | Rise Time | | 20 | ns |
| TCHCL | Fall Time | | 20 | ns |

EXTERNAL CLOCK DRIVE WAVEFORM




A.C. TESTING INPUT, OUTPUT WAVEFORM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

EPROM PROGRAMMING AND VERIFICATION WAVEFORMS



DATA SHEET REVISION SUMMARY

The following are the key differences between this and the -003 version of this data sheet:

1. Introduction was expanded to include product descriptions.
2. Package table was added.
3. Design Considerations added.
4. Test Conditions for I_{L1} and I_{IH} specifications added to the DC Characteristics.
5. Data Sheet Revision Summary added.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ABSOLUTE MAXIMUM RATINGS*

Ambient Temperature Under Bias 0°C to 70°C
 Storage Temperature - 65°C to + 150°C
 Voltage on \overline{EA}/V_{PP} Pin to V_{SS} ... -0.5V to + 21.5V
 Voltage on Any Other Pin to V_{SS} - 0.5V to + 7V
 Power Dissipation 1.5W

**Notice: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.*

D.C. CHARACTERISTICS $T_A = 0^\circ\text{C to } 70^\circ\text{C}; V_{CC} = 5V \pm 10\%; V_{SS} = 0V$


| Symbol | Parameter | Min | Max | Units | Test Conditions |
|-----------|---|------|-----------------------|--------------------------------|--|
| V_{IL} | Input Low Voltage (Except \overline{EA} Pin of 8751H & 8751H-8) | -0.5 | 0.8 | V | |
| V_{IL1} | Input Low Voltage to \overline{EA} Pin of 8751H & 8751H-8 | 0 | 0.7 | V | |
| V_{IH} | Input High Voltage (Except XTAL2, RST) | 2.0 | $V_{CC} + 0.5$ | V | |
| V_{IH1} | Input High Voltage to XTAL2, RST | 2.5 | $V_{CC} + 0.5$ | V | XTAL1 = V_{SS} |
| V_{OL} | Output Low Voltage (Ports 1, 2, 3)* | | 0.45 | V | $I_{OL} = 1.6 \text{ mA}$ |
| V_{OL1} | Output Low Voltage (Port 0, ALE, PSEN)* | | | | |
| | 8751H, 8751H-8 | | 0.60 | V | $I_{OL} = 3.2 \text{ mA}$ |
| | All Others | | 0.45 | V | $I_{OL} = 2.4 \text{ mA}$ |
| V_{OH} | Output High Voltage (Ports 1, 2, 3, ALE, PSEN) | 2.4 | | V | $I_{OH} = -80 \mu\text{A}$ |
| V_{OH1} | Output High Voltage (Port 0 in External Bus Mode) | 2.4 | | V | $I_{OH} = -400 \mu\text{A}$ |
| I_{IL} | Logical 0 Input Current (Ports 1, 2, 3, RST) 8032AH, 8052AH All Others | | -800 -500 | μA μA | $V_{IN} = 0.45\text{V}$ $V_{IN} = 0.45\text{V}$ |
| I_{IL1} | Logical 0 Input Current to \overline{EA} Pin of 8751H & 8751H-8 Only | | -15 | mA | $V_{IN} = 0.45\text{V}$ |
| I_{IL2} | Logical 0 Input Current (XTAL2) | | -3.2 | mA | $V_{IN} = 0.45\text{V}$ |
| I_{LI} | Input Leakage Current (Port 0) 8751H & 8751H-8 All Others | | ± 100 ± 10 | μA μA | $0.45 \leq V_{IN} \leq V_{CC}$ $0.45 \leq V_{IN} \leq V_{CC}$ |
| | | | 500 | μA | $V_{IN} = 2.4\text{V}$ |
| I_{IH1} | Input Current to RST to Activate Reset | | 500 | μA | $V_{IN} < (V_{CC} - 1.5\text{V})$ |
| I_{CC} | Power Supply Current: 8031/8051 8031AH/8051AH 8032AH/8052AH 8751H/8751H-8 | | 160 | mA | All Outputs Disconnected; $\overline{EA} = V_{CC}$ |
| | | | 125 | mA | |
| | | | 175 | mA | |
| | | | 250 | mA | |
| C_{IO} | Pin Capacitance | | 10 | pF | Test freq = 1 MHz |

***NOTE:**


Capacitive loading on Ports 0 and 2 may cause spurious noise pulses to be superimposed on the V_{OLs} of ALE and Ports 1 and 3. The noise is due to external bus capacitance discharging into the Port 0 and Port 2 pins when these pins make 1-to-0 transitions during bus operations. In the worst cases (capacitive loading > 100 pF), the noise pulse on the ALE line may exceed 0.8V. In such cases it may be desirable to qualify ALE with a Schmitt Trigger, or use an address latch with a Schmitt Trigger STROBE input.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

EXTERNAL DATA MEMORY READ CYCLE




EXTERNAL DATA MEMORY WRITE CYCLE



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

EXTERNAL PROGRAM MEMORY READ CYCLE



270048-6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 1. MCS[®]-51 Block Diagram

PACKAGES

| Part | Prefix | Package Type |
|-------------------|-------------|--|
| 8051AH/ 8031AH | P D N | 40-Pin Plastic DIP 40-Pin CERDIP 44-Pin PLCC |
| 8052AH/ 8032AH | P D N | 40-Pin Plastic DIP 40-Pin CERDIP 44-Pin PLCC |
| 8751H/ 8751H-8 | D R | 40-Pin CERDIP 44-Pin LCC |

Port 0: Port 0 is an 8-bit open drain bidirectional I/O port. As an output port each pin can sink 8 LS TTL inputs.

Port 0 pins that have 1s written to them float, and in that state can be used as high-impedance inputs.

Port 0 is also the multiplexed low-order address and data bus during accesses to external Program and Data Memory. In this application it uses strong internal pullups when emitting 1s and can source and sink 8 LS TTL inputs.

Port 0 also receives the code bytes during programming of the EPROM parts, and outputs the code bytes during program verification of the ROM and EPROM parts. External pullups are required during program verification.

PIN DESCRIPTIONS

V_{CC}: Supply voltage.

V_{SS}: Circuit ground.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



PRELIMINARY

MCS[®]-51
8-BIT CONTROL-ORIENTED MICROCOMPUTERS
8031/8051
8031AH/8051AH
8032AH/8052AH
8751H/8751H-8

- High Performance HMOS Process
- Internal Timers/Event Counters
- 2-Level Interrupt Priority Structure
- 32 I/O Lines (Four 8-Bit Ports)
- 64K Program Memory Space
- Security Feature Protects EPROM Parts Against Software Piracy
- Boolean Processor
- Bit-Addressable RAM
- Programmable Full Duplex Serial Channel
- 111 Instructions (64 Single-Cycle)
- 64K Data Memory Space

The MCS[®]-51 products are optimized for control applications. Byte-processing and numerical operations on small data structures are facilitated by a variety of fast addressing modes for accessing the internal RAM. The instruction set provides a convenient menu of 8-bit arithmetic instructions, including multiply and divide instructions. Extensive on-chip support is provided for one-bit variables as a separate data type, allowing direct bit manipulation and testing in control and logic systems that require Boolean processing.

The 8051 is the original member of the MCS-51 family. The 8051AH is identical to the 8051, but it is fabricated with HMOS II technology.

The 8751H is an EPROM version of the 8051AH; that is, the on-chip Program Memory can be electrically programmed, and can be erased by exposure to ultraviolet light. It is fully compatible with its predecessor, the 8751-8, but incorporates two new features: a Program Memory Security bit that can be used to protect the EPROM against unauthorized read-out, and a programmable baud rate modification bit (SMOD). The 8751H-8 is identical to the 8751H but only operates up to 8 MHz.

The 8052AH is an enhanced version of the 8051AH. It is backwards compatible with the 8051AH and is fabricated with HMOS II technology. The 8052AH enhancements are listed in the table below. Also refer to this table for the ROM, ROMless, and EPROM versions of each product.

| Device | Internal Memory | | Timers/ Event Counters | Interrupts |
|---------|-----------------|-------------|---------------------------|------------|
| | Program | Data | | |
| 8052AH | 8K x 8 ROM | 256 x 8 RAM | 3 x 16-Bit | 6 |
| 8051AH | 4K x 8 ROM | 128 x 8 RAM | 2 x 16-Bit | 5 |
| 8051 | 4K x 8 ROM | 128 x 8 RAM | 2 x 16-Bit | 5 |
| 8032AH | none | 256 x 8 RAM | 3 x 16-Bit | 6 |
| 8031AH | none | 128 x 8 RAM | 2 x 16-Bit | 5 |
| 8031 | none | 128 x 8 RAM | 2 x 16-Bit | 5 |
| 8751H | 4K x 8 EPROM | 128 x 8 RAM | 2 x 16-Bit | 5 |
| 8751H-8 | 4K x 8 EPROM | 128 x 8 RAM | 2 x 16-Bit | 5 |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 19. 8051 Interrupt Control System

In operation, all the interrupt flags are latched into the interrupt control system during State 5 of every machine cycle. The samples are polled during the following machine cycle. If the flag for an enabled interrupt is found to be set (1), the interrupt system generates an LCALL to the appropriate location in Program Memory, unless some other condition blocks the interrupt. Several conditions can block an interrupt, among them that an interrupt of equal or higher priority level is already in progress.

The hardware-generated LCALL causes the contents of the Program Counter to be pushed onto the stack, and reloads the PC with the beginning address of the service routine. As previously noted (Figure 3), the service routine for each interrupt begins at a fixed location.

Only the Program Counter is automatically pushed onto the stack, not the PSW or any other register. Having only the PC be automatically saved allows the programmer to decide how much time to spend saving which other registers. This enhances the interrupt response time, albeit at the expense of increasing the programmer's burden of responsibility. As a result, many interrupt functions that are typical in control applications—toggling a port pin, for example, or reloading a timer, or unloading a serial buffer—can often be com-

pleted in less time than it takes other architectures to commence them.

SIMULATING A THIRD PRIORITY LEVEL IN SOFTWARE

Some applications require more than the two priority levels that are provided by on-chip hardware in MCS-51 devices. In these cases, relatively simple software can be written to produce the same effect as a third priority level.

First, interrupts that are to have higher priority than 1 are assigned to priority 1 in the IP (Interrupt Priority) register. The service routines for priority 1 interrupts that are supposed to be interruptible by "priority 2" interrupts are written to include the following code:

```

PUSH    IE
MOV     IE, #MASK
CALL   LABEL
.....
        (execute service routine)
        .....
POP     IE
RET
LABEL: RFTI
    
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

As soon as any priority 1 interrupt is acknowledged, the IE (Interrupt Enable) register is re-defined so as to disable all but "priority 2" interrupts. Then, a CALL to LABEL executes the RETI instruction, which clears the priority 1 interrupt-in-progress flip-flop. At this point any priority 1 interrupt that is enabled can be serviced, but only "priority 2" interrupts are enabled.

POPping IE restores the original enable byte. Then a normal RET (rather than another RETI) is used to terminate the service routine. The additional software adds 10 μ s (at 12 MHz) to priority 1 interrupts.

ADDITIONAL REFERENCES

The following application notes are found in the *Embedded Control Applications* handbook. (Order Number: 270648)

1. AP-69 "An Introduction to the Intel MCS[®]-51 Single-Chip Microcomputer Family"
2. AP-70 "Using the Intel MCS[®]-51 Doolean Processing Capabilities"



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Table 7. A List of the MCS[®]-51 Boolean Instructions

| Mnemonic | Operation | Execution Time (μs) |
|-------------|--------------------------|---------------------|
| ANL C,bit | C = C .AND. bit | 2 |
| ANL C,/bit | C = C .AND. .NOT bit | 2 |
| ORL C,bit | C = C .OR. bit | 2 |
| ORL C,/bit | C = C .OR. .NOT. bit | 2 |
| MOV C,bit | C = bit | 1 |
| MOV bit,C | bit = C | 2 |
| CLR C | C = 0 | 1 |
| CLR bit | bit = 0 | 1 |
| SETB C | C = 1 | 1 |
| SETB bit | bit = 1 | 1 |
| CPL C | C = .NOT. C | 1 |
| CPL bit | bit = .NOT. bit | 1 |
| JC rel | Jump if C = 1 | 2 |
| JNC rel | Jump if C = 0 | 2 |
| JB bit,rel | Jump if bit = 1 | 2 |
| JNB bit,rel | Jump if bit = 0 | 2 |
| JBC bit,rel | Jump if bit = 1; CLR bit | 2 |

The instruction set for the Boolean processor is shown in Table 7. All bit accesses are by direct addressing. Bit addresses 00H through 7FH are in the Lower 128, and bit addresses 80H through FFH are in SFR space.

Note how easily an internal flag can be moved to a port pin:

```
MOV C,FLAG
MOV P1.0,C
```

In this example, FLAG is the name of any addressable bit in the Lower 128 or SFR space. An I/O line (the LSB of Port 1, in this case) is set or cleared depending on whether the flag bit is 1 or 0.

The Carry bit in the PSW is used as the single-bit Accumulator of the Boolean processor. Bit instructions that refer to the Carry bit as C assemble as Carry-specific instructions (CLR C, etc). The Carry bit also has a direct address, since it resides in the PSW register, which is bit-addressable.

Note that the Boolean instruction set includes ANL and ORL operations, but not the XRL (Exclusive OR) operation. An XRL operation is simple to implement in software. Suppose, for example, it is required to form the Exclusive OR of two bits:

```
C = bit1 .XRL. bit2
```

The software to do that could be as follows:

```
MOV C,bit1
JNB bit2,OVER
CPL C
OVER: (continue)
```

First, bit1 is moved to the Carry. If bit2 = 0, then C now contains the correct result. That is, bit1 .XRL. bit2 = bit1 if bit2 = 0. On the other hand, if bit2 = 1 C now contains the complement of the correct result. It need only be inverted (CPL C) to complete the operation.

This code uses the JNB instruction, one of a series of bit-test instructions which execute a jump if the addressed bit is set (JC, JB, JBC) or if the addressed bit is not set (JNC, JNB). In the above case, bit2 is being tested, and if bit2 = 0 the CPL C instruction is jumped over.

JBC executes the jump if the addressed bit is set, and also clears the bit. Thus a flag can be tested and cleared in one operation.

All the PSW bits are directly addressable, so the Parity bit, or the general purpose flags, for example, are also available to the bit-test instructions.

RELATIVE OFFSET

The destination address for these jumps is specified to the assembler by a label or by an actual address in Program Memory. However, the destination address assembles to a relative offset byte. This is a signed (two's complement) offset byte which is added to the PC in two's complement arithmetic if the jump is executed.

The range of the jump is therefore - 128 to +127 Program Memory bytes relative to the first byte following the instruction.

MC34012-1
MC34012-2
MC34012-3

Advance Information

TELEPHONE TONE RINGER

- Complete Telephone Bell Replacement Circuit with Minimum External Components
- On-Chip Diode Bridge and Transient Protection
- Direct Drive for Piezoelectric Transducers
- Base Frequency Options—MC34012-1 1.0 kHz
 MC34012-2 2.0 kHz
 MC34012-3 500 Hz
- Input Impedance Signature Meets Bell and EIA Standards
- Rejects Rotary Dial Transients


**TELEPHONE
 TONE RINGER**

BIPOLAR LINEAR/12L



PLASTIC PACKAGE
 CASE 626

APPLICATION CIRCUIT



MC34012-1: C = 1000 pF
 MC34012-2: C = 500 pF
 MC34012-3: C = 2000 pF

This document contains information on a new product. Specifications and information herein are subject to change without notice.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

APPLICATION CIRCUIT PERFORMANCE

| Characteristic | Typical Value | Units |
|---|----------------------------------|--|
| Output Tone Frequencies MC34012-1 MC34012-2 MC34012-3 | 832/1040 1664/2080 416/520 | Hz |
| Warble Frequency | 13 | |
| Output Voltage ($V_i \geq 60 V_{rms}$, 20 Hz) | 20 | V_{p-p} |
| Output Duty Cycle | 50 | % |
| Ringing Start Input Voltage (20 Hz) | 36 | V_{rms} |
| Ringing Stop Input Voltage (20 Hz) | 28 | V_{rms} |
| Maximum ac Input Voltage (≤ 68 Hz) | 150 | V_{rms} |
| Impedance When Ringing $V_i = 40 V_{rms}$, 15 Hz $V_i = 130 V_{rms}$, 23 Hz | 20 10 | $k\Omega$ |
| Impedance When Not Ringing $V_i = 10 V_{rms}$, 24 Hz $V_i = 2.5 V_{rms}$, 24 Hz $V_i = 10 V_{rms}$, 5.0 Hz $V_i = 3.0 V_{rms}$, 200-3200 Hz | 28 >1.0 55 >1.0 | $k\Omega$ $M\Omega$ $k\Omega$ $M\Omega$ |
| Maximum Transient Input Voltage ($T \leq 2.0$ ms) | 1500 | V |

PIN DESCRIPTIONS


| Name | Description |
|-----------------------------------|--|
| AC ₁ , AC ₂ | The input terminals to the full-wave diode bridge. The ac ringing signal from the telephone line energizes the ringer through this bridge. |
| RS | The positive output of diode bridge to which an external current sense resistor is connected. |
| RI | The positive supply terminal for the oscillator, frequency divider and output buffer circuits. |
| RF | The terminal for the filter capacitor used in detection of ringing input signals. |
| RO | The tone ringer output terminal through which the sound element is driven. |
| RG | The negative output of the diode bridge and the negative supply terminal of the tone generating circuitry. |
| RC | The oscillator terminal for the external resistor and capacitor which control the tone ringer frequencies. |

MOTOROLA TELECOMMUNICATIONS DEVICE DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS (T_A = 25°C)

| Characteristic | Test | Symbol | Min | Typ | Max | Units |
|--|------|------------------------|------|-------|------|-------------------|
| Ringing Start Voltage (V _{Start} = V _i @ Ring Start) V _i > 0 V _i < 0 | 1a | V _{Start} (+) | 31 | 34.5 | 38 | V _{dc} |
| | 1b | V _{Start} (-) | -31 | -34.5 | -38 | |
| Ringing Stop Voltage (V _{Stop} = V _i @ Ring Stop) MC34012-1 MC34012-2 MC34012-3 | 1c | V _{Stop} | 16 | 20 | 25 | V _{dc} |
| | | | 13 | 18 | 22 | |
| | | | 16 | 20 | 25 | |
| | | | | | | |
| Output Frequencies (V _i = 50 V) MC34012-1 High Tone Low Tone Warble Tone MC34012-2 High Tone Low Tone Warble Tone MC34012-3 High Tone Low Tone Warble Tone | 1d | f _H | 967 | 1040 | 1113 | Hz |
| | | f _L | 774 | 832 | 890 | |
| | | f _W | 12 | 13 | 14 | |
| | | f _H | 1934 | 2080 | 2226 | |
| | | f _L | 1548 | 1664 | 1780 | |
| | | f _W | 12 | 13 | 14 | |
| | | f _H | 967 | 1040 | 1113 | |
| | | f _L | 774 | 832 | 890 | |
| | | f _W | 24 | 26 | 28 | |
| Output Voltage (V _i = 50 V) | 6 | V _O | 19 | 20 | 23 | V _{p-p} |
| Output Short-Circuit Current | 2 | I _O | 35 | 50 | 80 | mA _{p-p} |
| Input Diode Voltage (I _i = 1.0 mA) | 3 | V _D | 4.6 | 5.1 | 5.6 | V _{dc} |
| Input Voltage—SCR Off (I _i = 30 mA) | 4a | V _{off} | 37 | 42 | 47 | V _{dc} |
| Input Voltage—SCR On (I _i = 100 mA) | 4b | V _{on} | 3.2 | 4.2 | 6.0 | V _{dc} |
| Threshold Filter Resistance R _{RF} = 2.0 V/I _{RF} | 5 | R _{RF} | 30 | 50 | 80 | kΩ |



MOTOROLA TELECOMMUNICATIONS DEVICE DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CIRCUIT DESCRIPTION

The MC34012 Tone Ringer derives its power supply by rectifying the ac ringing signal. It uses this power to activate a tone generator and drive a piezo-ceramic transducer. The tone generation circuitry includes a relaxation oscillator and frequency dividers which produce high and low frequency tones as well as the tone warble frequency. The relaxation oscillator frequency f_0 is set by resistor R2 and capacitor C2 connected to pin RC. The oscillator will operate with f_0 from 1.0 kHz to 10 kHz with the proper choice of external components (See Figure 1).

The frequency of the tone ringer output signal at pin RO alternates between $f_0/4$ to $f_0/5$. The warble rate at which the frequency changes is $f_0/320$ for the MC34012-1, $f_0/640$ for the MC34012-2, or $f_0/160$ for the MC34012-3. With a 4.0 kHz oscillator frequency, the MC34012-1 produces 800 Hz and 1000 Hz tones with a 12.5 Hz warble rate. The MC34012-2 generates 1600 Hz and 2000 Hz tones with a similar 12.5 Hz warble frequency from an 8.0 Hz oscillator frequency. The MC34012-3 will produce 400 Hz and 500 Hz tones with a 12.5 Hz warble rate from a 2.0 kHz oscillator frequency. The tone ringer output circuit can source or sink 20 mA with an output voltage swing of 20 volts peak-to-peak. Volume control is readily implemented by adding a variable resistance in series with the piezo transducer.


Input signal detection circuitry activates the tone ringer output when the ac line voltage exceeds programmed threshold level. Resistor R3 determines the ringing signal amplitude at which an output signal will be generated at RO. The ac ringing signal is rectified by the internal diode bridge. The rectified input signal

produces a current through R3 which is input at terminal RI. The voltage across resistor R3 is filtered by capacitor C3 at the input to the threshold circuit. When the voltage on capacitor C3 exceeds 1.7 volts, the threshold comparator enables the tone ringer output. Line transients produced by pulse dialing telephones do not charge capacitor C3 sufficiently to activate the tone ringer output.

Capacitors C1 and C4 and resistor R1 determine the 10 volt, 24 Hz signature test impedance. C4 also provides filtering for the output stage power supply to prevent droop in the square wave output signal. Six diodes in series with the rectifying bridge provide the necessary non-linearity for the 2.5 volt, 24 Hz signature tests.

An internal shunt voltage regulator between the RI and RG terminals provides dc voltage to power output stage, oscillator, and frequency dividers. The dc voltage at RI is limited to approximately 22 volts in regulation. To protect the IC from telephone line transients, an SCR is triggered when the regulator current exceeds 50 mA. The SCR diverts current from the shunt regulator and reduces the power dissipation within the IC.

FIGURE 1 — OSCILLATOR PERIOD ($1/f_0$) versus OSCILLATOR R2 C2 PRODUCT



EXTERNAL COMPONENTS

| | |
|----|--|
| R1 | Line input resistor. R1 controls the tone ringer input impedance. It also influences ringing threshold voltage and limits current from line transients. (Range: 2.0 kΩ to 10 kΩ). |
| C1 | Line input capacitor. C1 ac couples the tone ringer to the telephone line and controls ringer input impedance at low frequencies. (Range: 0.4 μF to 2.0 μF). |
| R2 | Oscillator resistor. (Range: 150 kΩ to 300 kΩ). |
| C2 | Oscillator capacitor. (Range: 400 pF to 2000 pF). |
| R3 | Input current sense resistor. R3 controls the ringing threshold voltage. Increasing R3 decreases the ring-start voltage. (Range: 0.8 kΩ to 2.0 kΩ). |
| C3 | Ringing threshold filter capacitor. C3 filters the ac voltage across R3 at the input of the ringing threshold comparator. It also provides dialer transient rejection. (Range: 0.5 μF to 5.0 μF). |
| C4 | Ringer supply capacitor. C4 filters supply voltage for the tone generating circuits. It also provides an ac current path for the 10 V _{rms} ringer signature impedance. (Range: 1.0 μF to 10 μF). |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FIGURE 3 – TEST TWO





FIGURE 4 – TEST THREE



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FIGURE 5 – TEST FOUR






FIGURE 6 – TEST FIVE



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FIGURE 7 – TEST SIX



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้