



เครื่องกำเนิดสัญญาณโดยวิธีสังเคราะห์ความถี่
SYNTHESIZED SIGNAL GENERATOR



โดย
นางสาววรรณภา เลาวณิชกุล
นางสาววิภาดา หัวใจแก้ว

เลขเรียกหนังสือ... ๕๗ ๑๒๕๕๓ ๒๕๔๑
เลขทะเบียน... ๐-10433
วัน เดือน ปี... ๑๑๓๓ ๘๖

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา ๒๕๔๑

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางธุรกิจ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสาร (บุคคลที่มีการนำไปใช้)

0-10433
[Signature]

เครื่องกำเนิดสัญญาณโดยวิธีสังเคราะห์ความถี่
SYNTHESIZED SIGNAL GENERATOR



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2541

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ปีการศึกษา 2541

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องกำเนิดสัญญาณโดยวิธีสังเคราะห์ความถี่

SYNTHESIZED SIGNAL GENERATOR

ผู้จัดทำ

1. นางสาววรรณภา เลาวณิชกุล 38014434

2. นางสาววิภาดา หัวใจแก้ว 38014466

ดร. ทงทนต์ วานิชศรี

อาจารย์ที่ปรึกษา

(ดร.ทงทนต์ วานิชศรี)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องกำเนิดสัญญาณโดยวิธีสังเคราะห์ความถี่
SYNTHESIZED SIGNAL GENERATOR

โดย นางสาววรรณภา เลาวานิชกุล 38014434
นางสาววิภาดา หัวใจแก้ว 38014466

อาจารย์ที่ปรึกษา ดร.ทองทศ วานิชศรี

บทคัดย่อ

โครงการนี้เป็นการออกแบบสร้างเครื่องกำเนิดสัญญาณโดยใช้วิธีสังเคราะห์ความถี่ เพื่อให้ได้สัญญาณที่มีความเที่ยงตรง ซึ่งเครื่องกำเนิดสัญญาณนี้จะผลิตสัญญาณคลื่นรูปไซน์ที่สามารถปรับขนาดของสัญญาณและความถี่ที่ใช้งานได้ในช่วง 0-50 กิโลเฮิร์ตซ์ มีรีโซลูชันเท่ากับ 10 กิโลเฮิร์ตซ์ นอกจากนี้ยังสามารถผลิตสัญญาณเอเอ็มและสัญญาณเอเอ็มได้

ABSTRACT

This project designs and constructs signal generator by using frequency synthesized method to obtain accurate signal. The signal generator produces sinusoidal signal that can adjust signal amplitude and frequency range 0-50 MHz. The resolution is 10 kHz. Furthermore, it can produce FM signal and AM signal.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญชื่อเรื่อง

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีหรือหลักการ	4
2.1 ระบบสังเคราะห์ความถี่แบบที่ใช้เฟสล็อกคูลูป	4
2.1.1 ระบบเฟสล็อกคูลูป	5
2.1.2 การหาทรานส์เฟอร์ฟังก์ชันของระบบเฟสล็อกคูลูป	10
2.1.3 วงจรสังเคราะห์ความถี่เฟสล็อกคูลูปแบบพรีสเกลเลอร์สองโมดูลัส	12
2.2 วงจรออสซิลเลเตอร์ (oscillator)	14
2.2.1 หลักการของวงจรออสซิลเลเตอร์	15
2.2.2 วงจร LC ออสซิลเลเตอร์	16
2.2.3 วงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดัน (VCO)	19
2.3 วงจรมิกเซอร์	19
2.4 วงจรขยายสัญญาณความถี่ช่วงกว้าง (wideband amplifier)	21
2.5 วงจรควบคุมอัตราขยายอัตโนมัติ (Automatic Gain Control)	22
2.6 การมอดูเลททางความถี่ (Frequency Modulation)	29
2.7 การมอดูเลทเชิงขนาด (Amplitude Modulation)	33
บทที่ 3 การคำนวณและการสร้าง	36
3.1 ระบบสังเคราะห์ความถี่แบบที่ใช้เฟสล็อกคูลูป	36
3.1.1 วงจรออสซิลเลเตอร์ควบคุมความถี่ด้วยแรงดัน (VCO)	36
3.1.2 วงจรพรีสเกลเลอร์แบบสองโมดูลัส	37
3.1.3 วงจรเปรียบเทียบเฟส	38
3.1.4 วงจรลูปฟิลเตอร์	40
3.2 วงจรมิกเซอร์ (Mixer)	41
3.3 วงจรขยายสัญญาณความถี่ช่วงกว้าง (Wideband Amplifier)	41
3.4 วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter : LPF)	47
3.5 วงจรควบคุมอัตราขยายอัตโนมัติ (Automatic Gain Control)	48
3.5.1 วงจรลดทอนสัญญาณที่ควบคุมด้วยแรงดัน	49
3.5.2 วงจรขยายสัญญาณความถี่ช่วงกว้าง	51
3.5.3 วงจรคีเทคเตอร์ระดับแรงดัน	51
3.6 วงจรมอดูเลททางความถี่	51
3.7 วงจรมอดูเลทเชิงขนาด	52
3.8 วงจรลดทอนสัญญาณ	53

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
บทที่ 4 การทดลองและผลการทดลอง	57
4.1 ระบบสังเคราะห์ความถี่แบบเฟสล็อกคูลูป	57
4.1.1 วงจรสังเคราะห์ความถี่ 200 เมกกะเฮิรตซ์	57
4.1.2 วงจรสังเคราะห์ความถี่ 200-250 เมกกะเฮิรตซ์	60
4.2 วงจรมิกเซอร์	64
4.3 วงจรขยายสัญญาณความถี่ช่วงกว้าง	65
4.4 วงจรกรองความถี่ต่ำผ่าน	67
4.5 วงจรควบคุมอัตราขยายอัตโนมัติ	69
4.5.1 วงจรลดทอนขนาด	69
4.5.2 วงจรขยายสัญญาณความถี่ช่วงกว้าง	70
4.5.3 วงจรดีเทคเตอร์ระดับแรงดัน	70
4.6 การมอดูเลททางความถี่	81
4.7 การมอดูเลทเชิงขนาด	83
บทที่ 5 บทวิจารณ์และบทสรุป	86
ภาคผนวก	
หนังสืออ้างอิง	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญญภาพ

	หน้า
รูปที่ 1.1 แสดงบล็อกไดอะแกรมเครื่องกำเนิดสัญญาณ โดยวิธีสังเคราะห์ความถี่	3
รูปที่ 2.1 แสดงบล็อกไดอะแกรมของวงจรสังเคราะห์ความถี่ที่ใช้เฟสล็อกคูลูป	4
รูปที่ 2.2 แสดงบล็อกไดอะแกรมของวงจรเฟสล็อกคูลูป	5
รูปที่ 2.3a ผลต่างเฟสเมื่อความถี่เท่ากัน	6
รูปที่ 2.3b ผลต่างเฟสเมื่อความถี่อินพุทไม่เท่ากัน	7
รูปที่ 2.4 แสดงบล็อกไดอะแกรมของทรานส์เฟอร์ฟังก์ชันของเฟสล็อกคูลูป	10
รูปที่ 2.5 แสดงวงจรฟิลเตอร์ชนิดคูลูปอันดับที่ 2	10
รูปที่ 2.6a ผลตอบสนองความถี่ของระบบเฟสล็อกคูลูป	12
รูปที่ 2.6b ผลตอบสนองเมื่ออินพุทเป็น step function	12
รูปที่ 2.7 แสดงวงจรสังเคราะห์ความถี่เฟสล็อกคูลูปแบบพริสเทลเลอร์สอง โมดูลัส	13
รูปที่ 2.8 แสดงวงจร positive feedback	15
รูปที่ 2.9 แสดงการเกิดออสซิลเลท	16
รูปที่ 2.10 วงจรสมมูลย์ของ LC Oscillator	16
รูปที่ 2.11 แสดงวงจรออสซิลเลเตอร์แบบ โคลพิทท์	18
รูปที่ 2.12 แสดงวงจรวีซีโอ	19
รูปที่ 2.13 แสดงบล็อกไดอะแกรมหลักการการทำงานของวงจรมิกเซอร์	19
รูปที่ 2.14 แสดงวงจรมิกเซอร์แบบ single-diode	20
รูปที่ 2.15 แสดงวงจรบาลานซ์ไดโอดมิกเซอร์	21
รูปที่ 2.16 แสดงวงจร negative feedback	21
รูปที่ 2.17 แสดงวงจร AGC ที่ใช้ในเครื่องรับวิทยุแบบเอฟเอ็ม	22
รูปที่ 2.18 แสดงวงจร AGC อย่างง่าย	23
รูปที่ 2.19ก แสดงวงจร AGC ชนิดที่ผลิตไฟจากสัญญาณพาหะ	23
รูปที่ 2.19ข แสดงวงจร AGC ชนิดที่ผลิตไฟจากสัญญาณเสียง	24
รูปที่ 2.20 แสดงวงจร AGC อย่างง่าย	24
รูปที่ 2.21 แสดงลักษณะการควบคุมอัตราขยายของเครื่องรับโดยวงจร AGC ชนิดต่างๆ	26
รูปที่ 2.22 แสดงวงจร AGC แบบฟอร์เวิร์ด	26
รูปที่ 2.23 แสดงโครงสร้างของพิน ไดโอด	27
รูปที่ 2.24 แสดงการทำงานของไดโอด	28
รูปที่ 2.25 แสดงรูปสัญญาณเอฟเอ็ม	29
รูปที่ 2.26 แสดงแอมพลิจูดของคลื่นพาหะและไซด์แบนด์ของการมอดูเลทแบบเอฟเอ็ม	32
รูปที่ 2.27 แสดงสเปกตรัมของคลื่นมอดูเลทเอฟเอ็ม	32
รูปที่ 2.28 แสดงรูปคลื่นเอเอ็มที่เปลี่ยนแปลงไปตามขนาดของสัญญาณมอดูเลท	34

	หน้า
รูปที่ 3.1 แสดงวงจรสังเคราะห์ความถี่	36
รูปที่ 3.2 แสดงวงจรออสซิลเลเตอร์ควบคุมความถี่ด้วยแรงดัน	37
รูปที่ 3.3 แสดงวงจรหารพริตเกิลเลอร์	38
รูปที่ 3.4 แสดงวงจรคูปลิเตอร์	41
รูปที่ 3.5 แสดงวงจรมิกเซอร์	41
รูปที่ 3.6 แสดงวงจรขยายสัญญาณความถี่ช่วงกว้างแบบมัลติปลิไฟแคบ	42
รูปที่ 3.7 แสดงวงจรสมมูลย์ที่ใช้ในการหาเอาท์พุทอิมพีแดนซ์	42
รูปที่ 3.8 แสดงวงจรสมมูลย์ที่ใช้ในการหาอินพุทอิมพีแดนซ์และอัตรขยาย	44
รูปที่ 3.9 แสดงวงจรขยายสัญญาณความถี่ช่วงกว้างที่ใช้ทรานซิสเตอร์ 2 ตัว	45
รูปที่ 3.10 แสดงวงจรขยายสัญญาณความถี่ช่วงกว้างที่ใช้ทรานซิสเตอร์ 4 ตัว	46
รูปที่ 3.11 แสดงผลตอบสนองของวงจรขยายสัญญาณความถี่ช่วงกว้างที่วิเคราะห์โดยโปรแกรม Pspice	46
รูปที่ 3.12 แสดงวงจร LPF แบบที่มีจำนวน C มากกว่า L	48
รูปที่ 3.13 แสดงวงจร LPF แบบที่มีจำนวน L มากกว่า C	48
รูปที่ 3.14 แสดงวงจรควบคุมอัตรขยายอัตโนมัติ	49
รูปที่ 3.15 แสดงวงจรสมมูลย์ของพินไดโอด	50
รูปที่ 3.16 แสดงคุณสมบัติของพินไดโอด	50
รูปที่ 3.17 แสดงวงจรลดทอนสัญญาณที่ควบคุมด้วยแรงดัน	50
รูปที่ 3.18 แสดงวงจรดีเทคเตอร์ระดับแรงดัน	51
รูปที่ 3.19 แสดงวงจรมอดูเลทเชิงขนาด	53
รูปที่ 3.20 แสดงวงจรลดทอนสัญญาณแบบพาย	53
รูปที่ 3.21 แสดงวงจรรวมของเครื่องกำเนิดสัญญาณ โดยวิธีสังเคราะห์ความถี่	55
รูปที่ 4.1 กราฟความสัมพันธ์ระหว่างความถี่และแรงดัน ไฟตรงที่ควบคุมวีซีโอ 200 เมกกะเฮิร์ตซ์	58
รูปที่ 4.2 แสดงสัญญาณเปรียบเทียบจากวงจรวีซีโอ และวงจรพริตเกิลเลอร์	59
รูปที่ 4.3 แสดงเอาท์พุทของเฟสดีเทคเตอร์และสัญญาณที่ขา LD	59
รูปที่ 4.4 แสดงสเปกตรัมของวงจรสังเคราะห์ความถี่ 200 เมกกะเฮิร์ตซ์	60
รูปที่ 4.5 กราฟความสัมพันธ์ระหว่างความถี่และแรงดัน ไฟฟ้าควบคุมวีซีโอ 200-250 เมกกะเฮิร์ตซ์	61
รูปที่ 4.6 แสดงสัญญาณเปรียบเทียบจากวงจรวีซีโอ และวงจรพริตเกิลเลอร์	62
รูปที่ 4.7 แสดงเอาท์พุทของเฟสดีเทคเตอร์และสัญญาณที่ขา LD	62
รูปที่ 4.8 แสดงสเปกตรัมของวงจรสังเคราะห์ความถี่ 250 เมกกะเฮิร์ตซ์	63
รูปที่ 4.9 แสดงสเปกตรัมของสัญญาณจากวงจรมิกเซอร์	64
รูปที่ 4.10 แสดงผลการทำงานของวงจรขยายสัญญาณความถี่ช่วงกว้าง	66

แบบที่ใช้ทรานซิสเตอร์แบบ 2N3904

	หน้า
รูปที่ 4.11 แสดงสัญญาณเอาต์พุตจากวงจรมิกเซอร์และวงจรถยายสัญญาณความถี่ช่วงกว้าง	67
รูปที่ 4.12 แสดงกราฟผลตอบสนองของวงจรรองความถี่ต่ำผ่านที่ 50 เมกกะเฮิร์ตซ์	67
รูปที่ 4.13 แสดงรูปสัญญาณเมื่อผ่านวงจรรองความถี่ต่ำผ่าน	68
รูปที่ 4.14 แสดงสเปกตรัมสัญญาณเอาต์พุตของวงจรรองความถี่ต่ำผ่าน	68
รูปที่ 4.15 แสดงกราฟผลตอบสนองของวงจรถดทอนขนาดที่ปรับค่าได้ด้วยแรงดัน	70
รูปที่ 4.16 แสดงสเปกตรัมเอาต์พุตของวงจรถวมอัตรายายอัตรายอด โนมัลติ	71
รูปที่ 4.17 แสดงสัญญาณเอาต์พุตของวงจรถวมอัตรายายอัตรายอด โนมัลติ	72
รูปที่ 4.18 แสดงกราฟสัญญาณเอาต์พุตของวงจรถยายสัญญาณความถี่ช่วงกว้าง แบบที่ใช้ทรานซิสเตอร์เบอร์ 2N3866	72
รูปที่ 4.19 แสดงสัญญาณเอาต์พุตจากวงจรถยายสัญญาณความถี่ช่วงกว้าง	73
รูปที่ 4.20 แสดงสเปกตรัมของสัญญาณเอาต์พุตจากวงจรถยายสัญญาณความถี่ช่วงกว้าง แบบที่ใช้ทรานซิสเตอร์เบอร์ 2N3866	73
รูปที่ 4.21ก แสดงสเปกตรัมของสัญญาณชาวน์ที่ 10 เมกกะเฮิร์ตซ์ ขนาด 0 dBm	75
รูปที่ 4.21ข แสดงสเปกตรัมของสัญญาณชาวน์ที่ 10 เมกกะเฮิร์ตซ์ ขนาด -10 dBm	75
รูปที่ 4.21ค แสดงสเปกตรัมของสัญญาณชาวน์ที่ 10 เมกกะเฮิร์ตซ์ ขนาด -20 dBm	75
รูปที่ 4.22 ก แสดงสเปกตรัมของสัญญาณชาวน์ที่ 20 เมกกะเฮิร์ตซ์ ขนาด 0 dBm	76
รูปที่ 4.22 ข แสดงสเปกตรัมของสัญญาณชาวน์ที่ 20 เมกกะเฮิร์ตซ์ ขนาด -10 dBm	76
รูปที่ 4.22 ค แสดงสเปกตรัมของสัญญาณชาวน์ที่ 20 เมกกะเฮิร์ตซ์ ขนาด -20 dBm	76
รูปที่ 4.23 ก แสดงสเปกตรัมของสัญญาณชาวน์ที่ 30 เมกกะเฮิร์ตซ์ ขนาด 0 dBm	77
รูปที่ 4.23 ข แสดงสเปกตรัมของสัญญาณชาวน์ที่ 30 เมกกะเฮิร์ตซ์ ขนาด -10 dBm	77
รูปที่ 4.23 ค แสดงสเปกตรัมของสัญญาณชาวน์ที่ 30 เมกกะเฮิร์ตซ์ ขนาด -20 dBm	77
รูปที่ 4.24 ก แสดงสเปกตรัมของสัญญาณชาวน์ที่ 40 เมกกะเฮิร์ตซ์ ขนาด 0 dBm	78
รูปที่ 4.24 ข แสดงสเปกตรัมของสัญญาณชาวน์ที่ 40 เมกกะเฮิร์ตซ์ ขนาด -10 dBm	78
รูปที่ 4.24 ค แสดงสเปกตรัมของสัญญาณชาวน์ที่ 40 เมกกะเฮิร์ตซ์ ขนาด -20 dBm	78
รูปที่ 4.25 ก แสดงสเปกตรัมของสัญญาณชาวน์ที่ 50 เมกกะเฮิร์ตซ์ ขนาด 0 dBm	79
รูปที่ 4.25 ข แสดงสเปกตรัมของสัญญาณชาวน์ที่ 50 เมกกะเฮิร์ตซ์ ขนาด -10 dBm	79
รูปที่ 4.25 ค แสดงสเปกตรัมของสัญญาณชาวน์ที่ 50 เมกกะเฮิร์ตซ์ ขนาด -20 dBm	79
รูปที่ 4.26 แสดงสัญญาณความถี่ 1 เมกกะเฮิร์ตซ์	80
รูปที่ 4.27 แสดงสัญญาณความถี่ 10 เมกกะเฮิร์ตซ์	80
รูปที่ 4.28 แสดงสัญญาณความถี่ 20 เมกกะเฮิร์ตซ์	80
รูปที่ 4.29 แสดงสัญญาณความถี่ 30 เมกกะเฮิร์ตซ์	80
รูปที่ 4.30 แสดงสัญญาณความถี่ 40 เมกกะเฮิร์ตซ์	80

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
รูปที่ 4.31 แสดงสัญญาณความถี่ 50 เมกกะเฮิร์ตซ์	80
รูปที่ 4.32 แสดงสเปกตรัมของสัญญาณเอฟเอ็มที่มีการเบี่ยงเบนความถี่ 2 เมกกะเฮิร์ตซ์	81
รูปที่ 4.33 แสดงสเปกตรัมของสัญญาณเอฟเอ็มที่มีการเบี่ยงเบนความถี่ 1 เมกกะเฮิร์ตซ์	81
รูปที่ 4.34 แสดงสเปกตรัมของสัญญาณเอฟเอ็มที่มีการเบี่ยงเบนความถี่ 500 กิโลเฮิร์ตซ์	82
รูปที่ 4.35 แสดงสเปกตรัมของสัญญาณเอฟเอ็มที่มีการเบี่ยงเบนความถี่ 250 กิโลเฮิร์ตซ์	82
รูปที่ 4.36 แสดงสเปกตรัมของสัญญาณเอฟเอ็มที่มีการเบี่ยงเบนความถี่ 125 กิโลเฮิร์ตซ์	82
รูปที่ 4.37 แสดงสเปกตรัมของสัญญาณเอเอ็ม โดยมีสัญญาณพาหะความถี่ 10 เมกกะเฮิร์ตซ์	83
รูปที่ 4.38 แสดงสเปกตรัมของสัญญาณเอเอ็ม โดยมีสัญญาณพาหะความถี่ 20 เมกกะเฮิร์ตซ์	83
รูปที่ 4.39 แสดงสเปกตรัมของสัญญาณเอเอ็ม โดยมีสัญญาณพาหะความถี่ 30 เมกกะเฮิร์ตซ์	84
รูปที่ 4.40 แสดงสเปกตรัมของสัญญาณเอเอ็ม โดยมีสัญญาณพาหะความถี่ 40 เมกกะเฮิร์ตซ์	84
รูปที่ 4.41 แสดงสเปกตรัมของสัญญาณเอเอ็ม โดยมีสัญญาณพาหะความถี่ 50 เมกกะเฮิร์ตซ์	84
รูปที่ 4.42 แสดงรูปสัญญาณคลื่นเอเอ็ม	85



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

	หน้า
ตารางที่ 2.1 แสดงการเปรียบเทียบวงจรออสซิลเลเตอร์แบบต่างๆ	14
ตารางที่ 2.2 แสดงการกระจายคลื่นพาหะและไซด์แบนด์ที่ค้ำขึ้นการมอดูเลทต่างๆ	31
ตารางที่ 3.1 แสดงตัวอย่างค่าอินคักแดนซ์และคาปาซิแดนซ์	47
ตารางที่ 3.2 แสดงค่าต่างๆที่ใช้ในวงจรลคทอนแบบพาย	54
ตารางที่ 4.1 แสดงผลการออสซิลเลทความถี่และเพาเวอร์ของ VCO 200 เมกกะเฮิร์ตซ์	57
ตารางที่ 4.2 แสดงผลการออสซิลเลทความถี่และเพาเวอร์ของ VCO 200-250 เมกกะเฮิร์ตซ์	60
ตารางที่ 4.3 แสดงผลวงจรสังเคราะห์ความถี่โดยการโปรแกรมค่า N และ A	63
ตารางที่ 4.4 แสดงค่าความถี่ IF	64
ตารางที่ 4.5 แสดงผลการทดลองวงจรขยายสัญญาณความถี่ช่วงกว้างที่ใช้ทรานซิสเตอร์เบอร์ 2N3904	65
ตารางที่ 4.6 แสดงผลการทดลองวงจรขยายสัญญาณความถี่ช่วงกว้างที่ใช้ทรานซิสเตอร์เบอร์ 2N3866	66
ตารางที่ 4.7 แสดงผลการทดลองวงจรลคทอนขนาด	69
ตารางที่ 4.8 แสดงผลการทดลองวงจรดีเทคเตอร์ระดับแรงดัน	70
ตารางที่ 4.9 แสดงผลการทดลองวงจรควบคุมอัตราขยายอัตโนมัติ	71
ตารางที่ 4.10 แสดงขนาดของสัญญาณเอาท์พุทจากส่วนต่างๆเมื่อรวมวงจรทั้งหมด	74

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

เครื่องกำเนิดสัญญาณ เป็นอุปกรณ์จำเป็นสำหรับการทดลองวงจรทางอิเล็กทรอนิกส์ โดยจะกำเนิดสัญญาณอินพุตเพื่อที่จะนำไปใช้ในการทดสอบวงจร เนื่องจากการยุ่งยากที่จะนำสัญญาณจริง เช่น สัญญาณเสียง หรือสัญญาณภาพ มาป้อนเป็นสัญญาณอินพุตให้แก่วงจรที่เราต้องการทดสอบ ดังนั้น ถ้าหากมีอุปกรณ์ที่สามารถเปลี่ยนความถี่และขนาดได้เหมือนกับสัญญาณจริงก็จะทำให้การทดลองสะดวกขึ้น แต่ในปัจจุบันนี้ถ้าหากต้องการนำสัญญาณอินพุตที่มีความถี่สูงๆมาป้อนเป็นสัญญาณอินพุตให้แก่ วงจรก็จะหาได้ยากเพราะเครื่องกำเนิดสัญญาณโดยทั่วไปสามารถผลิตความถี่ได้ต่ำ ดังนั้นโครงการนี้จึงได้ทำการออกแบบเครื่องกำเนิดสัญญาณโดยวิธีสังเคราะห์ความถี่ (Synthesized Signal Generator) เนื่องจากวิธีนี้สามารถกำเนิดความถี่สูงที่มีความเที่ยงตรง ปรับความถี่ได้ง่ายและรวดเร็ว โดยสามารถกำเนิดสัญญาณรูปไซน์ ความถี่ 0-50 เมกกะเฮิร์ตซ์ ปรับขนาดของสัญญาณได้ นอกจากนี้ยังสามารถมอดูเลตแบบเอเอ็ม และ มอดูเลตแบบเอฟเอ็มได้

เครื่องกำเนิดสัญญาณนี้ประกอบด้วยวงจรกำเนิดความถี่ 0-50 เมกกะเฮิร์ตซ์ เนื่องจากการสร้าง วงจรที่สามารถปรับความถี่ได้ตั้งแต่ 0 จนถึงความถี่ 50 เมกกะเฮิร์ตซ์ โดยตรงเป็นไปได้ยาก ดังนั้นจึงต้อง สร้างด้วยวิธีทางอ้อม โดยการสร้างวงจรสังเคราะห์ความถี่ 200 เมกกะเฮิร์ตซ์ และวงจรสังเคราะห์ความถี่ ที่สามารถปรับความถี่ได้ตั้งแต่ 200-250 เมกกะเฮิร์ตซ์ แล้วนำสัญญาณทั้งสองส่วนนี้มาทำการผสม สัญญาณกันโดยใช้วงจรมิกเซอร์ แล้วนำเอาสัญญาณนี้ผ่านวงจรกรองความถี่ต่ำผ่าน (Low Pass Filter : LPF) เพื่อกรองเอาเฉพาะความถี่ผลต่างที่เราต้องการ คือ ความถี่ 0-50 เมกกะเฮิร์ตซ์ และกรอง เอาความถี่ฮาร์โมนิคสูงๆทิ้งไปด้วย ซึ่งจะทำให้รูปสัญญาณดีขึ้นและเนื่องจากสัญญาณที่ออกมาจาก วงจรมิกเซอร์มีขนาดสัญญาณต่ำ จึงต้องทำการเพิ่มขนาดของสัญญาณที่ได้มาด้วยวงจรมอนิเตอร์ ขยายสัญญาณ ความถี่ช่วงกว้าง (Wideband Amplifier) ก่อนที่จะนำสัญญาณไปผ่านวงจรกรองความถี่ต่ำผ่านและนอกจาก นั้นสัญญาณที่ออกจากวงจรมิกเซอร์ก็ยังมีขนาดสัญญาณไม่เท่ากันด้วยในแต่ละความถี่ ดังนั้นจึงต้องมี วงจรควบคุมอัตราขยายอัตโนมัติ (Automatic Gain Control : AGC) มาต่อจากวงจรกรองความถี่ต่ำผ่าน ด้วยเพื่อให้ได้สัญญาณเอาต์พุตที่มีขนาดเท่ากันตลอดทุกความถี่ โดยวงจรควบคุมอัตราขยายอัตโนมัติจะ ประกอบด้วย วงจรลดทอนขนาด (Voltage Attenuator) , วงจรขยายสัญญาณความถี่ช่วงกว้าง , วงจร ดีเทคเตอร์ระดับแรงดัน และ วงจรอินทิเกรเตอร์ (Integrator) หลังจากวงจรควบคุมอัตราขยาย อัตโนมัติก็จะต่อวงจรขยายสัญญาณความถี่ช่วงกว้างอีกชุดหนึ่งเพื่อเพิ่มขนาดของสัญญาณให้ได้ตามที่เร าต้องการสูงสุดและในกรณีที่ต้องการขนาดของสัญญาณต่ำกว่านั้นก็สามารถปรับขนาดของสัญญาณลดลง ได้โดยใช้วงจรลดทอนสัญญาณ (Attenuator) โดยสัญญาณเอาต์พุตที่ได้จะเป็นสัญญาณรูปไซน์ที่ สามารถปรับขนาดได้ตั้งแต่ 0 dBm จนถึง -30 dBm


ส่วนการมอดูเลตแบบเอเอ็มและเอฟเอ็มนั้นจะนำสัญญาณมอดูเลต (modulating signal) จากภายนอกเข้ามามอดูเลตกับความถี่พาหะที่สร้างได้จากภายในเครื่อง โดยที่การมอดูเลตแบบเอเอ็มจะนำ

สัญญาณมอดูเลต (modulating signal) มามอดูเลตกับสัญญาณพาหะที่ออกจากวงจรควบคุมอัตราขยาย เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อัตรานำเข้า ซึ่งสัญญาณเอเอ็มที่ได้นี้มีขนาดค่าจึงต้องนำสัญญาณไปผ่านวงจรขยายสัญญาณความถี่ช่วงกว้างอีกครั้งหนึ่ง เพื่อเพิ่มขนาดสัญญาณ ส่วนการมอดูเลตแบบเอฟเอ็ม จะนำสัญญาณมอดูเลต (modulating signal) เข้ามาทำการมอดูเลตที่วงจรสังเคราะห์ความถี่ 200 เมกกะเฮิร์ตซ์ โดยการมอดูเลตแบบเอเอ็มนั้นจะสามารถปรับค่าเปอร์เซ็นต์การมอดูเลตได้ และการมอดูเลตแบบเอฟเอ็มก็สามารถปรับค่าการเบี่ยงเบนความถี่ (Peak Deviation) ได้ โดยสามารถปรับได้ 5 ค่าคือ 2 เมกกะเฮิร์ตซ์ , 1 เมกกะเฮิร์ตซ์ , 500 กิโลเฮิร์ตซ์ , 250 กิโลเฮิร์ตซ์ และ 125 กิโลเฮิร์ตซ์ (เมื่อป้อนสัญญาณมอดูเลตขนาด $2 V_{pp}$) บล็อกไดอะแกรมการทำงานของเครื่องกำเนิดสัญญาณโดยวิธีสังเคราะห์ความถี่เป็นดังรูปที่ 1.1



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.1 แสดงบล็อกของเครื่องกำเนิดสัญญาณ โดยวิธีตั้งความถี่


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2 ทฤษฎีหรือหลักการ

2.1 ระบบสังเคราะห์ความถี่แบบที่ใช้เฟสล็อกคูลูป

เฟสล็อกคูลูปซินธิไซเซอร์ (Phase lock loop synthesizer) เป็นวงจรสังเคราะห์ความถี่ชนิดโปรแกรมได้ ทำหน้าที่ผลิตสัญญาณความถี่ขนาดพอเหมาะ และให้ความถี่ตามที่เรากำหนดโดยการประยุกต์ใช้งานของเฟสล็อกคูลูป ซึ่งเป็นระบบป้อนกลับที่มีการเปลี่ยนความถี่และเฟสของวงจรรอสซิลเลเตอร์ตามสัญญาณอินพุตที่ป้อนเข้ามา บล็อกโคอะแกรมเบื้องต้นของเฟสล็อกคูลูปซินธิไซเซอร์แสดงดังรูปที่ 2.1 ประกอบด้วยส่วนสำคัญ 4 ส่วน ดังนี้

1. ส่วนเปรียบเทียบเฟส (Phase Detector : PD)
2. ลูปฟิลเตอร์ (Loop Filter : LF)
3. วงจรรอสซิลเลเตอร์ควบคุมความถี่ด้วยแรงดัน (Voltage Control Oscillator : VCO)
4. วงจรหารความถี่ที่สามารถโปรแกรมได้ (Programmable Divider)



รูปที่ 2.1 แสดงบล็อกโคอะแกรมของวงจรรสังเคราะห์ความถี่ที่ใช้เฟสล็อกคูลูป

การทำงานคร่าว ๆ สามารถอธิบายได้ดังนี้ ขณะที่ยังไม่มีสัญญาณเข้าไปในระบบ แรงดันควบคุม (control voltage) $V_c(t)$ จะเท่ากับศูนย์ วงจรรอสซิลเลเตอร์ควบคุมความถี่ด้วยแรงดัน (วีซีโอ) จะทำงานโดยตั้งความถี่ไว้ที่ f_0 เรียกว่า ความถี่ฟรีรันนิ่ง (free running frequency) ถ้ามีสัญญาณเข้าไปในระบบ เฟสดีเทคเตอร์จะทำการเปรียบเทียบเฟสและความถี่ของสัญญาณอินพุต f_r กับความถี่ของวีซีโอ ถ้าเกิดความแตกต่างของสัญญาณทั้งสองเนื่องจากความถี่ไม่ตรงกัน จะเกิดแรงดันคลาดเคลื่อนออกมา $V_e(t)$ แรงดันคลาดเคลื่อนนี้จะถูกกรองผ่านวงจรลูปฟิลเตอร์ ขยายแล้วป้อนให้กับวีซีโอ ในการนี้แรงดันควบคุม $V_c(t)$ จะไปบังคับความถี่ของ วีซีโอ ให้เปลี่ยนไปในทิศทางที่จะลดความถี่ที่แตกต่างระหว่างความถี่ f_0 กับความถี่ f_r ถ้าความถี่ f_r ใกล้เคียงกับความถี่ f_0 จากการป้อนกลับของเฟสล็อกคูลูปซึ่งสัญญาณที่ป้อนกลับไปยังลูปฟิลเตอร์จะเป็นความถี่เอาท์พุทของวีซีโอ ที่ถูกหารโดย N จะทำให้วีซีโอ ซิงโครไนซ์หรือ ล็อก (lock) กับสัญญาณอินพุตที่ป้อนเข้ามา ขณะที่ทำการล็อกนั้นความถี่ของ วีซีโอ จะเท่ากับความถี่ของสัญญาณอินพุตพอดี

ในสภาวะล็อกความถี่จะได้ว่า

$$f_r = f_0 \quad (2.1)$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$f_d = f_0 / N \quad (2.2)$$

ดังนั้นความถี่ที่เอาท์พุทจะได้เป็น


$$f_o = Nf_i \quad (2.3)$$

แต่ในสภาวะลอคความถี่ เฟสของสัญญาณทั้งสองจะยังคงต่างกันอยู่ซึ่งมีความจำเป็นต่อการผลิตแรงดันคลาดเคลื่อน $V_e(t)$ ที่จะไปคอยปรับความถี่วีซีโอ จากค่าความถี่ฟรีรันนิ่งให้เท่ากับความถี่ที่เข้ามา ดังนั้นเฟสลอคคูลจะยังคงรักษาสภาพการลอคอยู่ การที่ระบบสามารถที่จะปรับตัวได้เองทำให้เฟสลอคคูลสามารถติดตามการลอคกับระบบซึ่งจะขึ้นอยู่กับแรงกั้นคลาดเคลื่อน (capture range) , ขอบแบนด์ของฟิลเตอร์และอัตราขยายลูปปิดของระบบทั้งหมดเฟสลอคคูลที่มีการหารความถี่ชนิดโปรแกรมได้ภายในลูปเป็นวิธีที่เหมาะสมสำหรับการสังเคราะห์ความถี่ที่มีค่ามาจากความถี่อ้างอิงความถี่เดียว

คุณสมบัติที่ต้องการของวงจรสังเคราะห์ความถี่ จะต้องผลิตสัญญาณความถี่ขนาดพอเหมาะและให้มีความถี่ตามที่เรากำหนด ช่วงความถี่ใช้งานของวงจรสังเคราะห์ความถี่จะจำกัดอยู่ในช่วงที่แน่นอนแล้วแต่การใช้งานและความละเอียดของความถี่ที่เปลี่ยนแปลงได้ทีละขั้น ซึ่งเรียกว่า รีโซลูชัน (resolution)

2.1.1 ระบบเฟสลอคคูล

ระบบเฟสลอคคูลเบื้องต้นแสดงได้ดังรูปที่ 2.2



รูปที่ 2.2 แสดงบล็อกไดอะแกรมของวงจรเฟสลอคคูล

แต่ละส่วนมีผลต่อคุณสมบัติและการทำงานของระบบ ซึ่งหน้าที่ของแต่ละส่วนจะได้อธิบายดังนี้

1. เฟสดีเทคเตอร์ (Phase detector) ทำหน้าที่เปรียบเทียบเฟสของอินพุทซึ่งจะมีสองผลของเฟสที่ต่างกันเรียกว่า เฟสเออเรอร์ (phase error) เฟสเออเรอร์นี้จะมีค่าน้อยที่สุดเป็นศูนย์ และจะมีค่ามากที่สุดเป็น $\pi/2$ เฟสดีเทคเตอร์จะทำการเปลี่ยนเฟสเออเรอร์นี้ให้กลายเป็นระดับโวลต์แดงด้วยค่า คอนเวอร์ชันเกน K_d (volt / radian) ลักษณะการเปรียบเทียบเฟสของอินพุททั้งสองของเฟสดีเทคเตอร์จะได้แสดงดังรูปที่ 2.3 a


2. ลูปฟิลเตอร์ (Loop filter) ทำหน้าที่กรองสัญญาณความถี่สูงที่ออกมาจากเฟสดีเทคเตอร์ เนื่องจากเฟสดีเทคเตอร์ให้เอาท์พุทเป็นสัญญาณดิจิตอลที่มีเอซีโวลต์แดงรวมมาด้วย สัญญาณความถี่ที่ได้เกิดจากความต่างเฟส ยิ่งต่างเฟสมากความถี่ยิ่งสูง ดังนั้นลูปฟิลเตอร์จึงช่วยกรองเอาสัญญาณความถี่สูง ซึ่งแสดงว่ามีความต่างเฟสมากออก ทำให้ระบบสามารถแคปเจอร์สัญญาณได้ในช่วงหนึ่งและช่วยให้ระบบรักษาการลอคไว้ได้อีกด้วย

3. วงจรขยายสัญญาณ (amplifier) ใช้ปรับขนาดสัญญาณไฟตรง เพื่อให้การควบคุมดีขึ้น


เอาท์พุทของวงจรนี้จะป้อนให้แก่วงจรวีซีโอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. วิชชีโอ (VCO) จะทำหน้าที่ผลิตสัญญาณความถี่โดยการควบคุมระดับโวลต์เตจอินพุทด้วยคอนเวอร์ชันแกน K_0 (radian / volt) ระดับโวลต์เตจนี้จะได้จากเอาท์พุทของลูปฟิลเตอร์ ความถี่ที่ลื้อออกมาจากลูปฟิลเตอร์จะมีผลทำให้เอาท์พุทของวิชีโอเปลี่ยนความถี่ด้วยเช่นกัน



รูปที่ 2.3 a ผลต่างเฟสเมื่อความถี่เท่ากัน



รูปที่ 2.3 b ผลต่างเฟสเมื่อความถี่อินพุทไม่เท่ากัน

การทำงานของระบบเฟสล็อกสามารถอธิบายอย่างคร่าว ๆ ได้ดังนี้ เฟสดีเทคเตอร์จะเปรียบเทียบเฟสของสัญญาณอินพุท $V_i(t)$ กับความถี่ของ วิชีโอ และทำให้ได้เออเรียร์โวลต์เตจ $V_e(t)$ และกรองผ่านลูปฟิลเตอร์ไปยังคอนโทรลอินพุทของ วิชีโอ รูปของแรงดันควบคุมเพื่อควบคุมความถี่ของ วิชีโอ ความปกติเมื่อไม่มีสัญญาณอินพุทป้อนให้กับระบบเฟสล็อกเออเรียร์โวลต์เตจที่ผ่านลูปฟิลเตอร์ $V_d(t)$ ในฟิลแบ็คจะมิต่าเป็นศูนย์ วิชีโอ จะทำงานที่ความถี่ศูนย์กลาง $\omega_0 = 2\pi f_0$ ซึ่งเราเรียกว่า ความถี่ฟรีรันนิ่ง ของ วิชีโอ ถ้ามีสัญญาณอินพุทเป็นเอซีป้อนให้กับระบบเฟสล็อกและสัญญาณดังกล่าวมีความถี่อินพุท $\omega_R = 2\pi f_R$ โกล้เทียบกับความถี่ฟรีรันนิ่งพอเพียง การฟิลแบ็คของเฟสล็อก จะทำให้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ได้เออเรอร์โวลต์เตจไปขับวีซีโอ ให้มีความถี่ซิงโครไนส์กับความถี่อินพุท ซึ่งแสดงว่าระบบเฟสล็อกคูลูป มีความถี่เอาต์พุทล็อกกับความถี่ของสัญญาณอินพุท

การทำงานของระบบเฟสล็อกคูลูปสามารถแบ่งได้เป็น 2 ลักษณะตามคุณสมบัติของลูปคิงนี้

ก. เมื่อระบบไม่อยู่ในสภาวะล็อก ($\omega_r \neq \omega_0$)

จากเฟสล็อกคูลูปในรูปที่ 2.2 เราสมมติสัญญาณ V_i และ V_0 เป็นสัญญาณรูปคลื่นไซน์ที่มีค่าเป็น

$$\begin{aligned} V_i(t) &= E_i \cos(\omega_i t + \theta_i) \\ V_0(t) &= E_0 \cos(\omega_0 t + \phi_0) \end{aligned} \quad (2.4)$$

ถ้าเฟสดีเทคเตอร์มีคุณสมบัติเป็นอนาลอกมัลติพลายเออร์ เราจะได้สัญญาณเอาต์พุทของเฟสดีเทคเตอร์เป็น

$$V_d(t) = K_d \cos[(\omega_i - \omega_0)t + \theta_i - \phi_0] + K_d \cos[(\omega_i + \omega_0)t + \theta_i + \phi_0] \quad (2.5)$$

เมื่อนำสัญญาณผ่านวงจรรองความถี่ต่ำผ่านจะได้ว่า

$$V_d(t) = K_d \cos[(\omega_i - \omega_0)t + \theta_i - \phi_0] \quad (2.6)$$

เนื่องจาก V_i และ V_0 ไม่ซิงโครไนส์กัน ดังนั้นสัญญาณเอาต์พุทของเฟสดีเทคเตอร์ V_d จะเป็นสัญญาณรูปคลื่นไซน์ที่มีแอมพลิจูดสูงสุดเท่ากับ K_d และมีความถี่เชิงมุมเท่ากับความถี่เชิงมุมระหว่างสัญญาณ V_i และ V_0 คือ ω_i และ ω_0 มีค่าแตกต่างกันมาก ดังนั้นโวลต์เตจ V_d จะไม่สามารถผ่านลูปฟิลเตอร์ได้ ทำให้ได้ค่า V_c และการฟีดแบ็คของลูปจะไม่มีผลอะไรคือไม่เกิดการเปลี่ยนแปลงใดๆ ภายในลูป เอาต์พุทโวลต์เตจของ วีซีโอ จะมีค่าอยู่ที่ความถี่ฟรีรันนิ่ง ดังนั้น ω_0 และ ϕ_0 จะมีค่าเป็นอิสระอย่างสมบูรณ์คือ ω_i และ θ_i พูดยุคได้ว่าลูปไม่อยู่ในสภาวะล็อก แต่ถ้า $\omega_i - \omega_0 = \pm \omega$ มีค่าน้อยกว่าแบนด์วิดธ์ของลูปซึ่งกำหนดได้โดยพารามิเตอร์ของลูปและการฟีดแบ็คจะมีผลขับให้ระบบเข้าสู่สภาวะล็อกได้

ข. เมื่อระบบเข้าสู่สภาวะล็อก ($\omega_i = \omega_0$)

ในกรณีที่สัญญาณเอาต์พุท วีซีโอ มีความถี่ซิงโครไนส์กับสัญญาณอินพุท V_i สัญญาณ เอาต์พุท V_0 จะมีค่าเป็น

$$V_0 = E_0 \cos(\omega_i t + \psi_0) \quad (2.7)$$

นอกจากนั้นค่าของเฟสของสัญญาณเอาต์พุท จะเป็นลิเนียร์ฟังก์ชันกับเวลา ซึ่งมีค่าเป็น

$$\phi_0 = (\omega_i - \omega_0)t + \psi_0 \quad (2.8)$$

และสัญญาณเอาต์พุทของเฟสดีเทคเตอร์หรือสัญญาณเออเรอร์จะกลายเป็นสัญญาณลิซี มีค่าเท่ากับ

$$V_d = K_d \cos(\theta_i - \psi_0) \quad (2.9)$$

ลูปฟิลเตอร์จะยอมให้สัญญาณลิซี V_d ผ่านได้และมีค่าเท่ากับ

$$V_d = K_d \cos(\theta_i - \psi_0) \quad (2.10)$$

วีซีโอจะเป็นฟรีควานซีโมดูลเตคออกสซึลเลเตอร์ ความถี่เชิงมุมที่เปลี่ยนอย่างทันทีทันใดของวีซีโอ (ω_{inst}) จะเป็นลิเนียร์ฟังก์ชันกับสัญญาณคอนโทรลอินพุท V_c โดยรอบความถี่เชิงมุมศูนย์กลาง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\omega_{inst} = \frac{d(\omega_0 t + \phi_0)}{dt} = \omega_0 + K_0 V_d \quad (2.11)$$

$$\frac{d(\phi_0)}{dt} = K_0 V_d$$

เมื่อ K_0 เป็นคอนเวอร์ชันคอนสแตนต์ซึ่งหมายถึงความไวในการมอดูเลชันของ วิชีโอ แทนค่าสมการ (2.10) ลงใน (2.11) จะได้

$$\omega_i - \omega_0 = K_d K_0 \cos(\theta_i - \psi_0) \quad (2.12)$$

$$\psi_0 = \theta_i - \cos^{-1}[(\omega_i - \omega_0)/K_d K_0]$$

ดังนั้นสัญญาณเอ๊าท์พุทของเฟสดีเทคเตอร์ V_d สามารถเขียนได้เป็น

$$V_d = (\omega_i - \omega_0) / K_0 \quad (2.13)$$

ส่วนประกอบดีซีของเฟสดีเทคเตอร์เอ๊าท์พุท V_d จะผ่านวงจรรองความถี่ต่ำผ่านไปเป็นคอนโทรลโวลต์เดจให้กับอินพุทของ วิชีโอ

จากสมการ (2.13) จะเห็นได้ชัดเจนว่า สัญญาณดีซี V_d จะไปทำให้ความถี่เชิงมุมของ วิชีโอ มีค่าเปลี่ยนไปจากศูนย์กลางของ วิชีโอ คือ ω_0 ไปเท่ากับความถี่เชิงมุมของสัญญาณอินพุท ω_i นั่นคือ

$$\omega_{inst} = \omega_0 + K_0 V_d = \omega_0 + (\omega_i - \omega_0) = \omega_i \quad (2.14)$$

ถ้าความแตกต่างของความถี่เชิงมุมเริ่มต้น $\omega_i - \omega_0$ มีค่าน้อยกว่าผลคูณของ $K_d K_0$ อย่างมาก สมการ (2.13) จะมีค่าเป็น

$$\theta_i - \psi_0 \cong \cos^{-1} 0 = \pi / 2 \quad (2.15)$$

จากสมการ (2.15) หมายความว่าถ้าความถี่ออฟเซตระหว่างสัญญาณอินพุทและสัญญาณ วิชีโอ จะมีค่าน้อยเมื่อลูบไม่อยู่ในสถานะล็อกและสัญญาณ วิชีโอ จะมีเฟสต่างกับสัญญาณอินพุท 90° เมื่อลูบอยู่ในสถานะล็อกหรือเฟสควอดราเจอร์จะสอดคล้องกับ $\omega_i = \omega_0$ ด้วยเหตุผลนี้จึงแทนค่า ψ_0 ด้วยค่าเฟสเอ๊าท์พุท θ_0 ดังนั้น

$$\theta_0 = \psi_0 - \pi / 2 \quad (2.16)$$

เอ๊าท์พุทโวลต์เดจของเฟสดีเทคเตอร์เขียนได้ใหม่เป็น

$$V_d = K_d \cos(\theta_i - \psi_0) \\ = K_d \cos[(\theta_i - \theta_0) - \pi / 2] \\ = K_d \sin(\theta_i - \theta_0) \quad (2.17)$$

และจากสมการ 2.15 และ 2.16 จะได้ค่าเฟสเออเรอร์เป็น

$$\theta_i - \theta_0 = \sin^{-1} (\omega_i - \omega_0) / K_d K_0 \quad (2.18)$$

เมื่อผลต่างของเฟส $\theta_i - \theta_0$ มีค่าน้อยเพียงพอจะได้ว่า

$$V_d = K_d (\theta_i - \theta_0) \cong K_d \theta_e \quad (2.19)$$

เมื่อ $\theta_e = \theta_i - \theta_0$ แต่เนื่องจากคุณสมบัติของเฟสดีเทคเตอร์แบบนี้เมื่อลูบเข้าสู่การล็อกสัญญาณของ วิชีโอ จะมีเฟสต่างไปจากสัญญาณอินพุท 90° คือ $[\theta_i - (\theta_0 + \pi/2)]$ ลักษณะของเฟสควอดราเจอร์ ดังนั้น เฟสดีเทคเตอร์จะให้เอ๊าท์พุทโวลต์เดจที่เป็นสัดส่วนกับความต่างเฟสระหว่างสัญญาณอินพุท

V_d กับ สัญญาณเอ๊าท์พุทของ วิชีโอ คือ V_i ในลักษณะของควอดราเจอร์ คือใช้ประโยชน์ด้านการค้า

เอกลาเป็นแบบเอกสารที่ส่งฟรีแก่หรือบริการใช้งานเพื่อการศึกษาค้นคว้าโดยไม่เสียค่าใช้จ่าย

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned} V_d &= K_d[(\theta_i - \theta_0) - \pi/2] \\ &= K_d(\theta_e - \pi/2) \end{aligned} \quad (2.20)$$

สัญญาณ V_d นี้จะผ่านรูปฟิลเตอร์ไปป้อนให้กับคอนโทรลอินพุทของ วิชาโอ เพื่อแก้ไขให้ความถี่ของ วิชาโอ เปลี่ยนจาก ω_0 ไปเป็น ω_i และค่าแรงกระตุ้นให้คงอยู่จะได้

$$\begin{aligned} V_d &= (\omega_i - \omega_0) / K_0 \\ \omega_i &= \omega_0 + K_0 V_d \end{aligned} \quad (2.21)$$

จากสมการ (2.17) และ (2.18) จะหาค่าของเฟสเออเรอร์ θ_e ได้เป็น

$$\theta_e = \pi/2 + [(\omega_i - \omega_0)] / K_d K_0 \quad (2.22)$$

จากสมการ (2.20) จะสังเกตได้ว่าเมื่อ $\omega_i = \omega_0$ โวลต์เดจเอาท์พุทของ วิชาโอ จะมีเฟสควอดคราเจอร์คือมีเฟสต่างไปจากเฟสของสัญญาณอินพุทโวลต์เดจ 90° เมื่อ ω_i เคลื่อนไปทางสูงกว่า ω_0 มุมของเฟสจะเพิ่มขึ้นจาก 90° ไปสู่ค่าสูงสุด 180° ที่อยู่เหนือสุดของพิกัดการลอค และถ้า ω_i เคลื่อนไปทางต่ำกว่า ω_0 มุมเฟสจะลดลงจาก 90° ไปสู่ค่า 0° ที่ล่างสุดของพิกัดการลอค

ถ้าความถี่ของสัญญาณอินพุทเปลี่ยนแปลงไปอย่างช้า ๆ ระบบเฟสลอคจะสามารถติดตามการเปลี่ยนแปลงและอยู่ในสภาวะลอคได้โดยจะเพิ่มค่า θ_e ให้มากขึ้นตามเวลา θ_e ที่เพิ่มขึ้นจะถูกเปลี่ยนไปเป็นคิซีเออเรอร์โวลต์เดจ V_d ไปขับให้ความถี่ของ วิชาโอ เคลื่อนไปเท่ากับความถี่ของสัญญาณอินพุท โดย V_d จะมีค่าเป็นสัดส่วนโดยตรงกับผลต่างระหว่าง ความถี่สัญญาณอินพุท ω_i กับความถี่ฟรีรันนิ่ง ω_0 ของ วิชาโอ แต่ถ้าจะสามารถแทรคกิ้ง (tracking) ได้ นั้นจะต้องมีเฟสเออเรอร์น้อย

สมมติว่าระบบเฟสลอคมีเฟสอินพุทเปลี่ยนแปลงเป็นสเตป เท่ากับ $\Delta\omega = \omega_i - \omega_0$ รูปต้องการคอนโทรลโวลต์เดจเพื่อไปขับ วิชาโอ ให้มีความถี่เคลื่อนไปเท่ากับ $\Delta\omega$ ดังนั้น V_c จะมีค่าเป็น

$$V_c = \Delta\omega / K_0 \quad (2.23)$$


เมื่อรูปเข้าสู่สภาวะคงที่ $V_c = V_d F(s)$ เมื่อ $F(s)$ คืออัตราขยายต่อสัญญาณคิซีของรูปฟิลเตอร์สัญญาณ V_c จะทำให้รูปเข้าสู่สภาวะลอคคั้งเดิม ดังนั้นเฟสเออเรอร์จะต้องเป็น

$$\begin{aligned} \theta - \pi/2 &= V_d K_d \\ &= \Delta\omega / K_0 K_d F(s) \end{aligned} \quad (2.24)$$

เมื่อเฟสเออเรอร์มีค่าเพิ่มขึ้นรูปจะสามารถปรับตัวเองให้ความถี่เอาท์พุทแทรคตามการเปลี่ยนแปลงของอินพุทได้คั้งเดิม

เมื่อระบบอยู่ในสภาวะลอค เราสามารถจะวิเคราะห์ระบบเฟสลอครูปได้ในลักษณะระบบป้อนกลับที่เป็นลิเนียร์ โดยใช้เทคนิคการวิเคราะห์ระบบป้อนกลับแบบทั่วไปด้วยลาปลาซทรานส์ฟอร์มและสมการคิฟเฟอร์เนเชิล

2.1.2 การหาทรานส์เฟอ์ฟังก์ชันของระบบเฟสล็คลูป



รูปที่ 2.4 แสดงบล็อกไดอะแกรมของทรานส์เฟอ์ฟังก์ชันของเฟสล็คลูป

จากรูปที่ 2.4

K_d = ทรานส์เฟอ์ฟังก์ชันของเฟสดีเทคเตอร์ (โวลต์ / เรเดียน)

$F(s)$ = ทรานส์เฟอ์ฟังก์ชันของคูปฟิลเตอร์

K_0 = ทรานส์เฟอ์ฟังก์ชันของวีซีโอ (เรเดียน / โวลต์)

ทรานส์เฟอ์ฟังก์ชันของลูปปิด (Closed-loop transfer function)


$$T(S) = \frac{G(S)}{1 + G(S)H(S)}$$

$$= \frac{K_v F(S)}{S + K_v F(S)}$$

โดยที่ $G(S)$ = อัตรายายไปข้างหน้า (Forward Gain)

$H(S)$ = อัตรายายป้อนกลับ (Feedback Gain)

ถ้าวงจรฟิลเตอร์ที่ใช้เป็นดังรูปที่ 2.5



รูปที่ 2.5 แสดงวงจรฟิลเตอร์ชนิดลูปอันดับที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 F(S) &= \frac{R_2 + \frac{1}{SC}}{R_1} \\
 &= \frac{SR_2C + 1}{SR_1C} \\
 &= \frac{S\tau_2 + 1}{S\tau_1}
 \end{aligned}$$

โดยที่ $\tau_1 = R_1C$

$\tau_2 = R_2C$

จาก

$$\begin{aligned}
 T(S) &= \frac{K_V F(S)}{S + K_V F(S)} \\
 &= \frac{\left\{ \frac{K_V (S\tau_2 + 1)}{S\tau_1} \right\}}{S + K_V \left(\frac{S\tau_2 + 1}{S\tau_1} \right)} \\
 &= \frac{K_V (S\tau_2 + 1)}{S^2 + K_V \frac{\tau_2}{\tau_1} S + \frac{K_V}{\tau_1}}
 \end{aligned}$$

เทียบกับสมการมาตรฐาน

$$T(S) = \frac{2\zeta\omega_n S + \omega_n^2}{S^2 + 2\zeta\omega_n S + \omega_n^2}$$

จะได้ว่า

$$\omega_n^2 = \frac{K_V}{\tau_1}$$


$$2\zeta\omega_n = K_V \frac{\tau_2}{\tau_1}$$

$$\zeta = \frac{\tau_2}{2} \sqrt{\frac{K_V}{\tau_1}} = \frac{\tau_2}{2} \omega_n$$


สามารถปรับค่า ω_n และ ζ เป็นอิสระกันได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เราสามารถจะนำทรานส์เฟอร์ฟังก์ชัน $H(s)$ นี้ไปหาผลตอบสนองของระบบได้ดังนี้



รูปที่ 2.6 (a) ผลตอบสนองความถี่ของระบบเฟสล้อยู่รูป




รูปที่ 2.6 (b) ผลตอบสนองเมื่อสัญญาณอินพุทเป็น Step Function

2.1.3 วงจรสังเคราะห์ความถี่เฟสล้อยู่รูปแบบพริสเกลเลอร์สองโมดูลัส

วงจรสังเคราะห์ความถี่มีอยู่หลายแบบ ตัวอย่างที่จะกล่าวถึงต่อไปนี้เป็นวงจรสังเคราะห์ความถี่เฟสล้อยู่รูปแบบพริสเกลเลอร์สองโมดูลัส ซึ่งมีขึ้นการตั้งความถี่ขึ้นละ ζ เท่ากับความถี่อ้างอิง วงจรเฟสล้อยู่รูปในรูปที่ 2.7 ใช้พริสเกลเลอร์ซึ่งเป็นวงจรรีบที่ตัวหารเปลี่ยนค่าได้ระหว่าง P กับ $P+1$ เราเรียกพริสเกลเลอร์แบบนี้ว่า “พริสเกลเลอร์แบบสองโมดูลัส” วงจรรีบหาร N_i ซึ่งโปรแกรมตัวหารได้นั้นทำงานที่ความถี่ต่ำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.7 แสดงวงจรสังเคราะห์ความถี่เฟสล็อกแบบพรีสเกลเลอร์สองโมดูลัส

เหตุผลที่ใช้พรีสเกลเลอร์แบบสองโมดูลัสก็เพื่อลดทอนความถี่ลง และให้ใช้กับวงจรหาร N ตระกูล TTL และ CMOS ได้ ทำให้สามารถสังเคราะห์ความถี่ไปถึงผ่าน VHF, UHF ได้

ส่วนสำคัญของวงจรคือพรีสเกลเลอร์แบบสองโมดูลัส ซึ่งเป็นไอซีตระกูล ECL มีความสามารถในการทำงานที่ความถี่สูง จะทำการหารล่วงหน้า (prescale) ก่อน และทำงานในลักษณะที่หารได้ 2 ค่า สลับกันในไอซีตัวเดียว โดยที่ตัวหารความถี่มีค่าต่างกันอยู่หนึ่ง คือ P และ P+1 เช่น หาร 64/65 เอาท์พุทของพรีสเกลเลอร์จะป้อนไปให้แก่วงจรเคาน์เตอร์ตระกูล TTL 2 ตัว ตัวหนึ่งเป็นเคาน์เตอร์หลัก (main counter) ส่วนอีกตัวหนึ่งเป็นเคาน์เตอร์เสริม

เคาน์เตอร์เสริมจะเป็นตัวบังคับให้พรีสเกลเลอร์หารด้วย P หรือ P+1 สมมติว่าป้อนข้อมูลหรือพรีเซตตัวเลขให้เคาน์เตอร์เสริม และในขณะที่พรีสเกลเลอร์ให้ P+1 เป็นตัวหาร เคาน์เตอร์เสริมจะนับก่อน หลังลงไปเรื่อย ๆ เคาน์เตอร์หลักจะนับถอยหลังไปพร้อม ๆ กับเคาน์เตอร์เสริม เมื่อเคาน์เตอร์เสริมหยุดนับจะสัญญาณบังคับให้พรีสเกลเลอร์เปลี่ยนเป็นหารด้วย P และเคาน์เตอร์หลักจะนับถอยหลังต่อไปจนเป็นศูนย์ เมื่อเคาน์เตอร์หลักและเคาน์เตอร์เสริมนับถึงศูนย์เมื่อใด ทั้งคู่จะถูกพรีเซตด้วยตัวเลขข้อมูล (ความถี่) ใหม่อีกครั้ง ดังนั้นตัวเลขที่พรีเซตให้เคาน์เตอร์เสริมจะต้องน้อยกว่าตัวเลขที่พรีเซตให้เคาน์เตอร์หลัก

สมมติตัวเลขที่พรีเซตให้เคาน์เตอร์หลักเป็น N และ เคาน์เตอร์เสริมเป็น A เริ่มแรกให้พรีสเกลเลอร์อยู่ที่สภาวะหาร P+1 ซึ่งจะยังคงหารด้วย P+1 ไปจนกว่าเคาน์เตอร์เสริมจะนับลงเป็นศูนย์ นั่นคือเวลาที่ใช้ในการนับของเคาน์เตอร์เสริมเป็นศูนย์คิดเป็น จำนวนไซเคิลของ วิตซ์โอ ที่ผ่านไปที่เท่ากับ P+1 คูณด้วย A ไซเคิล หลังจากนั้นพรีสเกลเลอร์จะถูกบังคับให้เปลี่ยนตัวหารเป็น P โดยสัญญาณบังคับจากเคาน์เตอร์ A ในขณะที่เคาน์เตอร์หลักนับผ่านไป A ยังเหลืออยู่ N-A นั่นคือต้องใช้เวลานับเคาน์เตอร์หลักคิดเป็นจำนวนไซเคิลของ วิตซ์โอ ที่ผ่านไปที่เท่ากับ P คูณด้วย N-A ดังนั้นรวมค่าตัวหารทั้งหมดจะได้เท่ากับ

$$\begin{aligned} N_f &= (P+1)A + P(N-A) \\ &= PN + A \end{aligned} \quad (2.25)$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ภายใต้แบบที่วางลิขสิทธิ์ฉบับนี้ไว้ ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ความถี่ของ วิตซ์โอ จะเท่ากับ PN+A เท่าของความถี่อ้างอิงหรือไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$F_{\text{SYNTH}} = F_{\text{REF}}(\text{PN}+\text{A}) \quad (2.26)$$

2.2 วงจรออสซิลเลเตอร์ (oscillator)

วงจรออสซิลเลเตอร์ เป็นวงจรพื้นฐานที่สำคัญวงจรหนึ่ง ซึ่งถูกนำมาใช้งานทั้งในระบบสื่อสาร เช่นในระบบเครื่องส่ง และ เครื่องรับ ในการกำหนดคลื่นความพาหะ (Carrier frequency) หรือสร้าง โลคัลออสซิลเลเตอร์ (local Oscillator) สำหรับการมิกเซอร์ และการดีเทคสัญญาณ นอกจากนี้ยังนำมา ใช้งานในวงจรสร้างสัญญาณเสียง วงจรต้นกำเนิดสัญญาณความถี่ต่างๆ และเป็นส่วนประกอบย่อย ของวงจรอื่นๆอีกเป็นจำนวนมาก

วงจรออสซิลเลเตอร์แบ่งออกได้เป็น วงจรออสซิลเลเตอร์คลื่นรูปซายน์ และวงจรออสซิลเลเตอร์ที่ไม่ใช่คลื่นซายน์ เช่น รูปสี่เหลี่ยม พัลส์ เป็นต้น วงจรออสซิลเลเตอร์ส่วนใหญ่จะเป็นคลื่นรูปซายน์ (sine-wave oscillator) ซึ่งจะให้กำเนิดสัญญาณคลื่นรูปซายน์ออกมาตลอดเวลา โดยมีขนาด และความถี่คงที่ ชนิดของการออสซิลเลเตอร์แบ่งได้จากอุปกรณ์ที่ใช้ ฉะนั้นวงจรออสซิลเลเตอร์คลื่นรูปซายน์จะแบ่งได้เป็น

- 1) LC Oscillator
- 2) RC Oscillator
- 3) Crystal Oscillator

ซึ่งแต่ละแบบจะมีลักษณะการใช้งาน และข้อดี-ข้อเสียที่ต่างกันไป ดูได้จากตารางที่ 2.1

ตารางที่ 2.1 แสดงการเปรียบเทียบวงจรออสซิลเลเตอร์แบบต่างๆ

รูปแบบของวงจรออสซิลเลเตอร์	ข้อดี-ข้อเสีย	ลักษณะการใช้งาน
LC Oscillator	<ol style="list-style-type: none"> 1. ความถี่เปลี่ยนแปลงได้ง่าย 2. เสถียรภาพทางความถี่ไม่ค่อยดี 3. นิยมนำไปใช้งานโดยทั่วไป 4. ใช้ในย่านความถี่สูง 	<ol style="list-style-type: none"> 1. ใช้ในเครื่องรับวิทยุ,ทีวี เอฟเอ็ม ฯลฯ 2. ใช้เป็นตัวออสซิลเลเตอร์ในการวัดทางด้านความถี่สูง
RC Oscillator	<ol style="list-style-type: none"> 1. ใช้ช่วงความถี่ต่ำ 2. ความถี่สามารถเปลี่ยนแปลงได้ 3. เสถียรภาพของความถี่ไม่ดี 	<ol style="list-style-type: none"> 1. ใช้เป็นตัวออสซิลเลเตอร์ในการวัดทางด้านความถี่ต่ำ
Crystal Oscillator	<ol style="list-style-type: none"> 1. เสถียรภาพของความถี่ดีเป็นพิเศษ 2. ใช้ในย่านความถี่สูง 3. การทำให้ความถี่เปลี่ยนแปลงทำได้ยาก 	<ol style="list-style-type: none"> 1. ใช้ในเครื่องส่งวิทยุ นาฬิกา เครื่องมือวัดต่างๆ ฯลฯ 2. เมื่อนำมาใช้งานร่วมกับวงจรเฟสล็อกคูล จะนำไปใช้งานได้อย่างกว้างขวาง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.1 หลักการของวงจรออสซิลเลเตอร์

วงจรออสซิลเลเตอร์ คือ วงจรขยายชนิดหนึ่งนั่นเอง แต่เป็นวงจรขยายชนิดป้อนกลับแบบบวก (positive feedback) จะสร้างสัญญาณเอาต์พุตออกมาที่มีความถี่ค่าหนึ่ง โดยไม่ต้องการสัญญาณอินพุต ดังนั้นอาจกล่าวได้ว่า วงจรออสซิลเลเตอร์ประกอบด้วย 3 ส่วน คือ

1. วงจรขยาย (Amplifier)
2. วงจรป้อนกลับแบบบวก (Positive feedback)
3. วงจรรีโซแนนซ์ (Resonance)

โดยที่ Amplifier เป็นวงจรที่สามารถขยายสัญญาณความถี่ที่เราต้องการ positive feedback เป็นวงจรป้อนกลับสัญญาณเพื่อนำมาขยายเพิ่มขึ้น โดยจะต้องเป็นการป้อนกลับแบบบวกและวงจรรีโซแนนซ์เป็นตัวเลือกความถี่



รูป 2.8 แสดงวงจร positive feedback

พิจารณารูป 2.8 แสดงถึงบล็อกโคแอมป์ของ positive feedback เราสามารถหาอัตราขยายแรงดันรวมของวงจรได้ดังนี้

$$A_v = \frac{A}{1 - A\beta} \quad (2.27)$$


จากสมการจะเห็นว่าถ้าเป็นการป้อนกลับแบบบวกของ $A\beta$ จะมีค่าเป็นบวก อัตราขยายรวมของวงจรจะมีค่าเพิ่มขึ้น และถ้าเทอม $A\beta$ อัตราขยายรวมของวงจรจะมีค่านันต์ สามารถนำมาอธิบายการเกิดออสซิลเลทของวงจรออสซิลเลเตอร์ได้ว่า ถ้ามีสัญญาณขนาดเล็ก ๆ ป้อนเข้ามาทางอินพุตของวงจรขยาย สัญญาณเอาต์พุตที่ได้จะกลับเฟส 180° แล้วป้อนกลับแบบบวกมาเสริมสัญญาณอินพุต ซึ่งมีเฟสเสริมกัน จึงทำให้สัญญาณอินพุตมีขนาดเพิ่มขึ้น สัญญาณเอาต์พุตที่ได้ก็จะมีขนาดใหญ่ตามไปด้วย เมื่อมีการป้อนกลับเสริมอีกก็จะทำให้ได้เอาต์พุตขนาดใหญ่ขึ้นไปเรื่อยๆ นั่นคือ ค่าของ loop gain $A\beta > 1$ เริ่มเกิดการออสซิลเลท โดยปกติการเพิ่มขึ้นของสัญญาณจะถูกจำกัดที่แรงดันค่าหนึ่ง เมื่อ loop gain = 1 ดังนั้นเมื่อเกิดการป้อนกลับก็เสมือนว่า ป้อนกลับด้วยค่าแรงดันที่คงที่ วงจรจึงให้เอาต์พุตที่ระดับแรงดันเสมือนกับคงที่คือ การออสซิลเลทอย่างต่อเนื่องนั่นเอง

อาจสรุปเป็นเงื่อนไขการเกิดออสซิลเลทได้ 2 ข้อ ดังนี้

1. อัตราขยายของ loop gain ต้องมีค่ามากกว่าหรือเท่ากับ 1
2. ผลรวมของเฟสภายใน loop ต้องเป็นจำนวนเต็มเท่าของ 2π เรเดียน หรือ $0, 360^\circ, \dots$ ถ้าเกิดกรณีทั้ง 2 พร้อมกันแล้ววงจรจึงจะเกิดการออสซิลเลท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ในวงจรออสซิลเลเตอร์ทั่วไปจะเกิดการออสซิลเลตได้ด้วยตัวเองโดยไม่ต้องมีการป้อนสัญญาณอินพุตเข้าไปเลยแม้แต่น้อย ทั้งนี้เพราะสัญญาณที่ช่วยกระตุ้นให้เกิดการออสซิลเลตในขณะเริ่มต้นนั้นคือ สัญญาณรบกวนที่มีอยู่ภายในอุปกรณ์นั่นเอง เพียงแค่จะต้องมีการป้อนแรงดันไปเลี้ยงให้กับวงจรตลอดเวลาเท่านั้น



รูป 2.9 แสดงการเกิดออสซิลเลต

2.2.2 วงจร LC ออสซิลเลเตอร์

วงจรออสซิลเลเตอร์ที่นิยมนำมาใช้งาน โดยทั่วไปเป็นแบบที่ใช้อุปกรณ์ L และ C เชื่อมต่อกัน 3 จุด สามารถวิเคราะห์คุณสมบัติโดยทั่วไปของวงจรป้อนกลับได้ดังนี้



รูปที่ 2.10 วงจรสมมูลของ LC Oscillator

จากรูป 2.10 (b) สามารถหา transfer function ของ Feedback Network ได้ดังนี้

$$\begin{aligned}
 V_f &= \frac{Z_2}{Z_2 + Z_3} V_{out} \\
 \beta &= \frac{V_f}{V_{out}} \\
 &= \frac{Z_2}{Z_2 + Z_3}
 \end{aligned}
 \tag{2.28}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 2.10 (c) เนื่องจากค่าของ $Z_{in} \gg Z_2$ สามารถหาอิมพีแดนซ์รวม (Z_L) และสามารถหาทรานสเฟอร์ฟังก์ชันของวงจรสมมูลได้ดังนี้

$$Y_L = \frac{1}{Z_1} + \frac{1}{Z_2 + Z_3}$$

$$Z_L = \frac{1}{Y_L} = \frac{Z_1(Z_2 + Z_3)}{Z_1 + Z_2 + Z_3}$$

$$V_{out} = \frac{Z_L}{Z_L + Z_{out}} A_{v(oc)} V_{in}$$

$$= \frac{Z_1(Z_2 + Z_3)}{Z_1 + Z_2 + Z_3} \cdot \frac{1}{\left[\frac{Z_1(Z_2 + Z_3)}{Z_1 + Z_2 + Z_3} \right] + Z_{out}}$$

$$A_v = \frac{V_{out}}{V_{in}} = \frac{Z_1(Z_2 + Z_3) A_{v(oc)}}{Z_1(Z_2 + Z_3) + Z_{out}(Z_1 + Z_2 + Z_3)} \quad (2.29)$$

เมื่อเกิดเรโซแนนซ์ ค่าของ loop gain (βA_v) จะเท่ากับ 1 และ phase shift จะเป็นศูนย์ซึ่งเป็นไปตามเงื่อนไขของ Barkhausen Criterion

$$\beta A_v = 1 \angle 0^\circ \quad (2.30)$$

แทนค่าจากสมการ (2.28) และ (2.29) ลงในสมการ (2.30) จะได้

$$\beta A_v = \left(\frac{Z_2}{Z_2 + Z_3} \right) \left(\frac{Z_1(Z_2 + Z_3) A_{v(oc)}}{Z_1(Z_2 + Z_3) + Z_{out}(Z_1 + Z_2 + Z_3)} \right) = 1 \angle 0^\circ$$

$$\left(\frac{Z_1 Z_2 A_{v(oc)}}{Z_1(Z_2 + Z_3) + Z_{out}(Z_1 + Z_2 + Z_3)} \right) = 1 \angle 0^\circ \quad (2.31)$$

ค่า impedance ของอุปกรณ์ L, C คือ $Z_1 = jX_1$ แทนค่าลงในสมการ (2.31)

$$\frac{X_1 X_2 A_{v(oc)}}{X_1(X_2 + X_3) + j(X_1 + X_2 + X_3)Z_{out}} = 1 \angle 0^\circ \quad (2.32)$$

จะเห็นว่าค่าที่ได้จะต้องมีเฉพาะค่า real เท่านั้น ค่า Imaginary จะมีค่าเป็นศูนย์ ดังนั้นจึงนำเงื่อนไขนี้มาหาค่าความถี่เรโซแนนซ์ได้ ซึ่งวงจรออสซิลเลเตอร์มีหลายแบบแต่ละแบบจะมีอุปกรณ์ที่ใช้ในส่วนวงจรป้อนกลับไม่เหมือนกัน เช่น วงจรเฟสที่เป็นวงจรออสซิลเลเตอร์แบบคอลพิทท์ ดังรูป 2.11 ซึ่ง X_1 และ X_2 จะเป็น C ส่วน X_3 จะเป็น L โดยการแทนค่า $X_L = \omega L$ และ $X_C = -\frac{1}{\omega C}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 X_1 + X_2 + X_3 &= 0 \\
 \frac{1}{\omega C_1} - \frac{1}{\omega C_2} + \omega L_3 &= 0 \\
 \omega_0^2 &= \frac{1}{L_2 \left(\frac{C_1 C_2}{C_1 + C_2} \right)} \\
 f_0 &= \frac{1}{2\pi \sqrt{L_2 C_{eq}}}
 \end{aligned}
 \tag{2.33}$$

โดยที่ $C_{eq} = \frac{C_1 C_2}{C_1 + C_2}$




รูปที่ 2.11 แสดงวงจรออสซิลเลเตอร์แบบโคลพิทท์

เพื่อให้แน่ใจว่า loop gain มีค่ามากกว่า 1 แน่แน่นอนดังนั้นจึงควรออกแบบวงจรให้มีอัตราขยายรวม (amplifier gain) $A\beta > 1$ ดังนั้น $A_{v(oc)} > -Z_2/Z_1$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.3 วงจรออสซิลเลเตอร์แบบควบคุมความถี่ด้วยแรงดัน (VCO)




รูปที่ 2.12 แสดงวงจร วิซีโอ

วงจร วิซีโอ คือวงจรออสซิลเลเตอร์แบบทั่วไปนั่นเอง แต่ในส่วนวงจรที่ทำหน้าที่กำเนิดความถี่จะใช้แรงดันไฟตรงไปทำการควบคุมให้อุปกรณ์กำเนิดความถี่ประพุดิตนเป็นอิมพีแดนซ์ที่มีค่าเปลี่ยนแปลงไป และผลิตความถี่ที่ค่าต่าง ๆ ออกมาได้ตามแรงดันที่มาควบคุม เช่น วงจร วิซีโอ ที่ใช้แรงดันไฟตรงมาควบคุมให้วาริแคปประพุดิตนเป็นตัวเก็บประจุ โดยมีค่าเปลี่ยนแปลงได้ตามแรงดันไฟตรง และผลิตความถี่ออกมาได้ตามสมการ (2.33)

2.3 วงจรมิกเซอร์

วงจรมิกเซอร์เป็นวงจรสำคัญที่นิยมใช้กันมากในวงจรเครื่องรับเครื่องส่งวิทยุ จุดประสงค์ของภาคมิกเซอร์นี้ใช้เพื่อทำการ down converter ความถี่วิทยุที่รับเข้ามาให้เป็นความถี่ IF (intermediate frequency)



รูปที่ 2.13 แสดงบล็อก ไดอะแกรมหลักการทำงานของวงจรมิกเซอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลักการการทำงานของวงจรมิกเซอร์เป็นดังรูปที่ 2.13 สัญญาณ RF (Radio Frequency) จะถูกมิกซ์กับสัญญาณ LO (Local Oscillator Frequency) ด้วยอุปกรณ์นอนลิเนียร์ จริง ๆ แล้ววงจรมิกเซอร์ก็คือวงจรขยายสัญญาณแบบนอนลิเนียร์ ทำงานคล้ายกับวงจรมอดูเลเตอร์ เพียงแต่สัญญาณเอาต์พุตของวงจรบาลานซ์มิกเซอร์ที่ได้จะเป็นความถี่ผลต่างระหว่างความถี่ RF และความถี่ LO ซึ่งแสดงได้โดยสมการคณิตศาสตร์ดังนี้

$$V_{out} = (\sin 2\pi f_{RF}t) (\sin 2\pi f_{LO}t) \tag{2.34}$$

เมื่อ f_{RF} = ความถี่ของสัญญาณ RF (เฮิรตซ์)


f_{LO} = ความถี่ของสัญญาณ LO (เฮิรตซ์)

สามารถแปลงสมการ โดยใช้ฟังก์ชันตรีโกณมิติ จะได้สัญญาณเอาต์พุตของมิกเซอร์เป็นดังนี้

$$V_{out} = 1/2\cos [2\pi (f_{RF}-f_{LO})t] - 1/2\cos [2\pi (f_{RF}+f_{LO})t] \tag{2.35}$$


ค่า $(f_{RF}-f_{LO})$ คือ ค่าความถี่ IF (intermediate frequency)

การออกแบบวงจรมิกเซอร์นิยมใช้อุปกรณ์นอนลิเนียร์เช่นทรานส์ซิลิเตอร์ หรือ FET มากกว่าไดโอด เพราะวงจรแบบนี้จะสามารถขยายสัญญาณไปในตัวด้วย แต่วงจรมิกเซอร์แบบไดโอดสัญญาณเอาต์พุตจริง ที่ได้จากวงจรมิกเซอร์เป็นความถี่แบบ cross product ซึ่งจะมีค่าความสูญเสียสุทธิ (net loss) ต่อสัญญาณเรียกว่า conversion loss เพราะเกิดการเปลี่ยนแปลงความถี่ขึ้น และในขณะที่แอมพลิจูดของสัญญาณ IF จะต่ำกว่าสัญญาณ RF โดยทั่วไปค่า conversion loss จะมีค่าเท่ากับ 6 dB ตัวอย่างเช่น วงจรมิกเซอร์แบบ single-diode ดังในรูป 2.14 วงจรมิกเซอร์อีกแบบหนึ่งที่นิยมใช้กันมากคือ วงจรบาลานซ์ไดโอดมิกเซอร์ ดังในรูป 2.15 ซึ่งมีการใช้งานอย่างกว้างขวางในเครื่องรับ-ส่งแบบเอฟเอ็ม และ เอเอ็ม บางที่อาจเรียกว่า บาลานซ์มอดูเลเตอร์ (balanced modulators) หรือ โปรดักต์ดีเทคเตอร์ (product detector) เนื่องจากว่าวงจรบาลานซ์มิกเซอร์มีข้อได้เปรียบกว่าวงจรมิกเซอร์ชนิดอื่น คือ ลดทอนสัญญาณรบกวน (noise reduction) และกำจัดคลื่นพาหะทิ้งไปได้ (carrier suppression)



รูปที่ 2.14 แสดงวงจรมิกเซอร์แบบ single-diode


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.15 แสดงวงจรบาลานซ์ไดโอดมิกเซอร์

2.4 วงจรขยายสัญญาณความถี่ช่วงกว้าง (Wideband Amplifier)

วงจขยายสัญญาณความถี่ช่วงกว้างมีประโยชน์อย่างกว้างขวางในวงจรวิทยุที่ใช้ในการสื่อสาร เช่น เครื่องรับและเครื่องส่งวิทยุ ซึ่งคุณสมบัติทั่วไปก็คือ มีอัตราขยายคงที่ในช่วงความถี่กว้าง ๆ มีค่าสัญญาณรบกวนต่ำ มีอินพุตและเอาต์พุตอิมพีแดนซ์ 50 โอห์ม คงที่ตลอดช่วงความถี่ สามารถให้เอาต์พุตที่มีอัตราขยายสูงพอสมควร ตอบสนองความถี่ตั้งแต่ความถี่ต่ำ ๆ จนถึงสูงถึงกิกะเฮิรตซ์ (GHz)



รูปที่ 2.16 แสดงวงจร negative feedback


หลักการพื้นฐานในการออกแบบเป็นวงจขยาย 2 วงจรต่อกันแบบคาสเคด และมีการป้อนกลับ 2 ลูป โดยผ่านทาง RF_1 และ RF_2 เพื่อให้วงจรมีแบนด์วิธกว้างและมีอัตราขยายสูง อินพุตและเอาต์พุตอิมพีแดนซ์เท่ากับ 50 โอห์ม จากทฤษฎีของ negative feedback ดังรูปที่ 2.16 RF_1 จะมีผลต่อค่าอัตราขยายของวงจรและทำให้อินพุตอิมพีแดนซ์ของวงจรเดิมที่มีค่าสูงให้มีค่าต่ำลงเป็น 50 โอห์ม และในทำนองเดียวกัน RF_2 ก็จะลดค่าเอาต์พุตอิมพีแดนซ์จากเดิมที่มีค่ามากให้ลดลงเป็น 50 โอห์ม ได้เช่นกัน ค่าอัตราขยายโวลต์เดจของวงจรจะมีค่าเป็น

$$A_v \cong (RF_1 + RF_2) / RE_1$$

ความสัมพันธ์ระหว่างค่าอัตราขยายและแบนด์วิธที่ต้องการจะมีค่าแปรผกผันกันคือ ถ้า RF_1 และ RF_2 มีค่ามากขึ้นก็จะทำให้อัตราขยายของวงจรเพิ่มขึ้น แต่แบนด์วิธที่ได้จะลดลง

2.5 วงจรควบคุมอัตราขยายอัตโนมัติ (Automatic Gain Control : AGC)

ในการจูนรับสัญญาณ ปกติเราจะรับสัญญาณจากบางสถานีได้อ่อน บางสถานีได้แรง การที่ระดับสัญญาณที่รับได้เปลี่ยนแปลงเช่นนี้ทำให้วงจรทำงานผิดพลาด เช่น เกิดโอเวอร์โวลต์ในวงจร RF หรือวงจรเทคเตอร์ ดังนั้นเราจะต้องควบคุมอัตราขยายของสัญญาณมิให้ขยายมากในกรณีที่รับสัญญาณแรง และขยายเพิ่มขึ้นในกรณีที่รับสัญญาณได้อ่อน วิธีการนี้เรียกว่า การควบคุมอัตราขยายอัตโนมัติ (Automatic Gain Control) หรือ AGC ด้วยเหตุนี้เอาต์พุตก่อนป้อนให้วงจรภาคถัดไปจะมีระดับสัญญาณประมาณเท่ากันทั้งในกรณีที่รับสัญญาณแรงและสัญญาณอ่อน




รูปที่ 2.17 แสดงวงจร AGC ที่ใช้ในเครื่องรับวิทยุแบบเอเอ็ม

วงจรควบคุมอัตราขยายอัตโนมัติ (AGC) เป็นวงจรที่ช่วยให้การเปลี่ยนแปลงของระดับสัญญาณ RF ที่รับได้ ถ้าระดับสัญญาณอินพุตที่รับได้อ่อน โดยควบคุมให้เกนของเครื่องรับเพิ่มขึ้นหรือลดลงโดยอัตโนมัติ และจะลดลงโดยอัตโนมัติเช่นกันถ้ารับสัญญาณได้แรงเกินไป เนื่องจากถ้าระดับสัญญาณอินพุตที่รับได้อ่อน มันจะถูกนอกระยะในเครื่องรับกลจนไม่สามารถดีเทคสัญญาณคืนได้ แต่ถ้าระดับสัญญาณแรงเกินไปจะทำให้สัญญาณเกิดการผิดเพี้ยน หรือสัญญาณเกิดการอิ่มตัว (saturation) ได้

วงจรควบคุมอัตราขยายอัตโนมัติโดยทั่วไปจะประกอบด้วย วงจรขยายที่สามารถควบคุมอัตราขยายได้ด้วยแรงดัน วงจรเทคเตอร์ที่ใช้ดีเทคสัญญาณไปตรงไปควบคุมวงจรขยาย การควบคุมอัตราขยายของวงจรมีหลักการดีเทคสัญญาณทำนองเดียวกับการดีมอดสัญญาณเอเอ็ม แต่มีจุดประสงค์เพื่อวัดความแรงของสัญญาณที่รับได้ วงจรเทคเตอร์โดยทั่วไป จะใช้ไดโอดต่อเข้ากับตัวต้านทานและตัวเก็บประจุ ทำหน้าที่เป็นวงจรฟิลเตอร์ ดังรูปที่ 2.18 การเพิ่ม R_2 และ C_2 เพื่อให้สัญญาณที่ดีเทคได้มีความสม่ำเสมอมากขึ้น เพราะเป็นการกรองความถี่ต่ำถึงสองครั้ง แรงดันไฟตรงที่ดีเทคได้จะมีค่ามากขึ้นตามระดับความแรงของสัญญาณที่รับได้ ถ้ารับสัญญาณได้แรง ขนาดของไฟ AGC ก็จะมาก ถ้าสัญญาณอ่อน ไฟ AGC จะมาก ไฟ AGC จะเป็นแรงดันที่นำไปควบคุมอัตราขยายของวงจร ถ้ากลับขั้วไดโอดเราจะได้ไฟ AGC เป็นลบแทน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.18 แสดงวงจร AGC อย่างง่าย

หลักการผลิตไฟ AGC แบ่งเป็น 2 วิธี คือ


1. วิธีผลิตจากสัญญาณพาหะ (Carrier derived AGC)
2. วิธีผลิตจากสัญญาณเสียง (Audio derived AGC)

เครื่องรับส่วนใหญ่จะใช้วิธีผลิตจากสัญญาณพาหะ ซึ่งเหมาะกับการรับสัญญาณเอเอ็ม เพราะไฟ AGC จะมากหรือน้อยขึ้นอยู่กับความแรงของสัญญาณพาหะ ตัวอย่างเช่นรูปที่ 2.19 (ก) แสดงวงจรที่ผลิตไฟ AGC จากสัญญาณพาหะ สัญญาณ RF จากวงจรขยาย IF จะผ่านเรกติฟายโดยไดโอด D_1 และขยายด้วยวงจร A, ส่งไฟไบแอสไปควบคุมวงจรขยายต่าง ๆ ในที่นี้ไฟ AGC จะลดลงเมื่อรับสัญญาณได้แรงขึ้น ถ้าหากเราต้องการให้ไฟ AGC เพิ่มขึ้นเมื่อสัญญาณแรงขึ้น เราสามารถทำได้โดยการกลับขั้วไดโอด วงจร AGC นี้มีค่าคงตัวเวลา 2 ค่า เพื่อให้การทำงานได้เรียบและไม่มีการกระเพื่อม ค่าคงตัวเวลาที่เลือกใช้จะต้องให้ AGC ทำงานได้รวดเร็วหรือมี attack time เร็วและ AGC คืบตัว (หยุดทำงาน) ช้า หรือมี decay time นาน ในที่นี้ไฟ AGC จะเกิดจากการประจุสัญญาณผ่าน R_1 กับ C ส่วนการคายประจุจะผ่าน R_2 ถ้าต้องการให้ AGC ทำงานเร็วและปล่อยช้า เราจะต้องเลือกให้ค่า R_1 มีค่ามากกว่า R_2 มาก ๆ



รูปที่ 2.19 (ก) แสดงวงจร AGC ชนิดที่ผลิตไฟจากสัญญาณพาหะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.19 (ข) แสดงวงจร AGC ชนิดที่ผลิตไฟจากสัญญาณเสียง

ในรูปที่ 2.19 (ข) เป็นวงจร AGC ที่ผลิตไฟ AGC จากสัญญาณเสียง วงจร AGC ชนิดนี้ก็เหมือนกับวงจร AGC ชนิดแรกแต่ในกรณีนี้เราใช้สัญญาณเสียงเป็นอินพุทแทน ค่าคงตัวเวลาที่เลือกใช้ก็อาศัยหลักการเดียวกัน ในที่นี้ไฟ AGC จะลดลงเมื่อสัญญาณเสียงดังหรือแรงขึ้น ถ้าเราต้องการให้เป็นไปในทางตรงข้ามคือ ไฟ AGC เพิ่มขึ้นเมื่อสัญญาณแรงขึ้น เราสามารถทำได้โดยการกลับขั้วของไดโอด

วงจร AGC มีหลายชนิดได้แก่ วงจร AGC อย่างง่าย (Simple AGC) วงจร AGC แบบดีเลย์ (Delayed AGC) วงจร AGC แบบฟอร์เวิร์ด (Forward AGC) เป็นต้น

1. วงจร AGC อย่างง่าย

เป็นนิยมใช้กันอย่างมากในเครื่องรับเอเอ็ม แบบซูเปอร์เฮเทอโรไดน์ซึ่งมีบล็อกไดอะแกรมดังรูปที่ 2.17 หลักการทำงานคือ วงจร AGC จะตรวจดูระดับสัญญาณที่รับได้แล้วส่งสัญญาณกลับไปยังภาควงจรขยาย RF หรือวงจรขยาย IF เพื่อปรับอัตราขยายให้เหมาะสมกับระดับสัญญาณโดยอัตโนมัติ โดยใช้หลักการของวงจรป้อนกลับแบบลบ (Negative Feedback) จุดประสงค์เพื่อให้เครื่องรับสามารถตีเทคหรือคีมอคูเลทสัญญาณออกมาได้เท่ากัน ถึงแม้ว่าสัญญาณจะถูกส่งมาจากแต่ละสถานีซึ่งมีกำลังส่งและระยะต่าง ๆ กันก็ตาม วงจร AGC จะผลิตแรงดันเพื่อใช้ปรับอัตราขยายของเครื่องรับและรักษากำลังงานของสัญญาณ IF ที่อินพุทของเอเอ็มดีเทคเตอร์ ให้อยู่ในระดับคงที่



รูปที่ 2.20 แสดงวงจร AGC อย่างง่าย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการเชิงงานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปที่ 2.20 แสดงโครงสร้างของวงจร AGC อย่างง่าย ซึ่งเห็นว่าวงจร AGC จำเป็นต้องมีวงจรพีคดีเทคเตอร์เพื่อคีเทคสัญญาณ แต่บ่อยครั้งที่เราสามารถใช่แรงดัน AGC correction ที่ได้จากเอาพุทของวงจรออคิโอคีเทคเตอร์ซึ่งเป็นแรงดันไฟตรง ซึ่งมีขนาดเฉลี่ยเท่ากับขนาดของแอมพลิจูดของสัญญาณพาหะในขณะที่ยังไม่ได้มอดูเลท ถ้าแอมพลิจูดของสัญญาณพาหะเพิ่มขึ้น แรงดันนี้จะเพิ่มขึ้นและถ้าแอมพลิจูดของสัญญาณพาหะลดลง แรงดัน AGC ก็จะลดลงด้วย ดังนั้นวงจรดังในรูป 2.20 ทำงานเป็นวงจรพีคดีเทคเตอร์แบบลบ (negative peak detector) ผลิตแรงดันไฟลบ (negative voltage) ถ้าแอมพลิจูดของสัญญาณพาหะเข้ามาเกินไปก็จะคีเทคได้แรงดันไฟลบได้มาก แรงดัน AGC นี้จะถูกส่งกลับยังวงจรขยายในภาค IF เพื่อควบคุมแรงดันไบอัสที่ขาเบสของ Q_1 เมื่อแอมพลิจูดของสัญญาณพาหะเพิ่มขึ้น แรงดันที่ขาเบสของ Q_1 จะเป็นบวกน้อยลง ทำให้กระแสอิมิตเตอร์ไหลน้อยลง ค่าความต้านทานภายใน (r_e) มีค่าเพิ่มขึ้นและทำให้อัตราขยายของวงจร (r_c/r_e) ลดลงเป็นเหตุให้แอมพลิจูดของสัญญาณถูกลดขนาดลง แต่ถ้าแอมพลิจูดของสัญญาณพาหะมีขนาดลดลง แรงดัน AGC จะเป็นลบน้อยลง กระแสอิมิตเตอร์จะเพิ่มขึ้น ถ้า r_e ลดลงและอัตราขยายเพิ่มขึ้น ส่วนตัวเก็บประจุ C_1 ทำหน้าที่บายพาส (bypass) สัญญาณออคิโอ ป้องกันการเปลี่ยนแปลงของแรงดันไฟ AGC เนื่องจากการมอดูเลทจากผลกระทบของอัตราขยายของทรานซิสเตอร์ Q_1


2. วงจร AGC แบบคิเลีย

วงจร AGC อย่างง่ายนิยมใช้กันมากในเครื่องรับวิทยุโดยทั่วไป แต่การทำงานของวงจร AGC อย่างง่ายนั้น AGC ไบอัส จะเริ่มเพิ่มขึ้นเมื่อระดับสัญญาณที่รับได้เกินกว่าเทอร์มอลนอยส์ (thermal noise) ของเครื่องรับ ทำให้วงจรมีปฏิกิริยาตอบโต้ช้า แต่การทำงานของวงจร AGC แบบคิเลียจะทำการป้องกันแรงดันไฟป้อนกลับที่มายังวงจรขยาย RF และวงจรขยาย IF เมื่อระดับสัญญาณ RF เกินระดับที่กำหนด แรงดัน AGC ก็จะมีการเปลี่ยนแปลงให้เหมาะสมให้สัญญาณมีระดับเท่ากัน


จากรูปที่ 2.21 เป็นกราฟแสดงลักษณะการควบคุมอัตราขยายของเครื่องรับโดยวงจร AGC ชนิดต่าง ๆ จะเห็นว่าวงจร AGC แบบคิเลีย ค่าอัตราขยายของเครื่องรับจะไม่เปลี่ยนแปลงจนกระทั่งสัญญาณอินพุทที่เข้ามาเกินกว่าระดับที่กำหนด แต่ AGC อย่างง่ายเครื่องรับจะมีการเปลี่ยนแปลงโดยตลอด ถ้าสัญญาณมีการเพิ่มขึ้นหรือลดลง

3. วงจร AGC แบบฟอร์เวิร์ด

ปัญหาของวงจร AGC ทั้งสองแบบที่กล่าวมาคือ แรงดันควบคุมป้อนกลับได้มาจากการคีเทคระดับสัญญาณพาหะโดยที่ภาควงจร AGC จะอยู่หลังส่วนวงจรขยาย ซึ่งบางครั้งอาจทำให้วงจรทำงานได้ช้าเกินไปหรือควบคุมไม่ทัน ถ้าระดับสัญญาณมีการเปลี่ยนแปลงอย่างรวดเร็ว แต่ถ้าหากเราใช้วิธีการฟอร์เวิร์ด AGC ซึ่งจะทำให้การคีเทคสัญญาณที่เข้ามาในภาคแรกก่อน แล้วจึงส่งแรงดันนี้ไปควบคุมวงจรขยายซึ่งอยู่ภาคถัดมาดังรูปที่ 2.22 ทำให้วงจรขยายปรับอัตราขยายรอร์รับได้ทันกับสัญญาณที่รับเข้ามาได้ทันที



รูปที่ 2.21 แสดงลักษณะการควบคุมอัตราขยายของเครื่องรับโดยวงจร AGC ชนิดต่างๆ




รูปที่ 2.22 แสดงวงจร AGC แบบฟอร์เวิร์ด

- พินไดโอด (pin diode)

พินไดโอดเป็นไดโอดที่มีโครงสร้าง 3 ส่วน คือชั้น P และชั้น N สารกึ่งตัวนำที่ใช้จะเป็นซิลิคอน ส่วนชั้น I จะเป็นชั้นของสารกึ่งตัวนำที่ใกล้เคียงกับอินทรีนสิค (intrinsic) คือไม่มีทั้งอิเล็กตรอนและโฮล อยู่ภายใน จึงเป็นชั้นที่มีความต้านทานเชิงไฟฟ้าสูงมาก โครงสร้างเป็นดังรูปที่ 2.23 พินไดโอดนี้ในสภาพที่มีไบอัสย้อนกลับ (reverse bias) อิเล็กตรอนที่อยู่ในชั้น N และ โฮลที่อยู่ในชั้น P จะถูกดูดเข้าหาเอกสารนี้เป็นเอกสารที่ส่งงานไวสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อิเล็กโทรด ทำให้เกิดชั้นที่ปลอดจากอิเล็กตรอนและโฮลกว้างขึ้นจากความกว้างของชั้น I ในสภาพไบอัสย้อนกลับนี้ สัญญาณไมโครเวฟซึ่งมีระดับต่ำเมื่อเทียบกับแรงดันไบอัส ก็จะมองเห็นพินไดโอดเหมือนคาปาซิเตอร์ตัวหนึ่ง



รูปที่ 2.23 แสดง โครงสร้างของพินไดโอด

ในกรณีที่มีการไบอัสไปด้านหน้า อิเล็กตรอนในชั้น N และ โฮลในชั้น P จะแพร่เข้าสู่ชั้น I รวมตัวกันสูญหายไปชั้น I แต่เนื่องจากอายุของอิเล็กตรอนและโฮลในชั้น I จะยาวกว่าคาบของสัญญาณไมโครเวฟมาก ดังนั้นเมื่อมองจากสัญญาณไมโครเวฟก็เห็นเหมือนกับมีความต้านทานต่ออนุกรมอยู่ โดยที่ความต้านทานนี้จะมีค่าเปลี่ยนแปลงไปตามความหนาแน่นของพาหะที่มีอยู่ในชั้น I ซึ่งหมายถึงจะเปลี่ยนแปลงไปตามค่าแรงดันไบอัสที่คร่อมชั้นไดโอดอยู่ จากปรากฏการณ์ที่กล่าวมานี้ทำให้พินไดโอดมีค่าอิมพีแดนซ์ที่ควบคุมได้ โดยการเปลี่ยนแปลงค่าแรงดันไบอัส

พินไดโอดมีคุณสมบัติหลาย ๆ ประการดังนี้คือ

1. มีค่าสเตรย์คาปาซิแตนซ์ต่ำ
2. มีค่าอินดักแตนซ์ต่ำ
3. ทนต่อแรงดันย้อนกลับได้สูง
4. ค่าความต้านทานจะไม่เปลี่ยนแปลงไปตามขนาดของสัญญาณ RF
5. ทำงานเป็นความต้านทานบริสุทธิ์ในย่านความถี่ RF
6. ค่าความต้านทานที่มองจากสัญญาณ RF จะเปลี่ยนแปลงได้ในช่วงไม่กี่โอห์มจนถึงหลาย ๆ กิโลโอห์ม เมื่อเปลี่ยนแรงดันไบอัส

จากคุณสมบัติที่กล่าวมาข้างต้นนี้ทำให้พินไดโอดสามารถใช้งานในย่านความถี่ไมโครเวฟลักษณะต่อไปนี้คือ ใช้เป็นตัวลดทอนสัญญาณแบบปรับค่าได้ ใช้เป็นสวิตช์และใช้เป็นชิ้นส่วนในวงจรมอดูเลเตอร์ เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ซอตต์กีไดโอด

ที่ความถี่ต่ำ การทำงานของไดโอดเรียงกระแสสามารถเปลี่ยนสถานะไปมาระหว่างนำกระแสและไม่นำกระแส ตามการเปลี่ยนแปลงการไบอัสของไฟที่ป้อนให้มันได้ทันดังรูป 2.24 (ข) เพราะการเปลี่ยนแปลงไบอัสเป็นไปอย่างช้า ๆ แต่ที่ความถี่สูงขึ้น (มากกว่า 1 เมกกะเฮิร์ตซ์) การเปลี่ยนสถานะไปสู่การหยุดนำกระแส นั้นไม่สามารถทำได้เร็วทัน ซึ่งทำให้เกิดกระแสย้อนกลับในช่วงเริ่มต้นของการไบอัสกลับดังรูป 2.24 (ค) การนำกระแสในช่วงไบอัสกลับจะมากขึ้นจนในที่สุด ไดโอดจะทำงานเป็นตัวเรียงกระแสไม่ได้



รูปที่ 2.24 แสดงการทำงานของไดโอด

- (ก) ไดโอดเรียงกระแส
- (ข) เอาท์พุทที่ความถี่ต่ำ
- (ค) เอาท์พุทที่ความถี่สูง

การไบอัสตรงให้กับไดโอด จะเกิดอิเล็กตรอนอิสระวิ่งข้ามรอยต่อและหลังจากนั้นอีกช่วงเวลาสั้น ๆ อิเล็กตรอนอิสระเหล่านี้จะไปรวมตัวกับโฮล เวลาในช่วงสั้น ๆ นี้เรียกว่า ช่วงชีวิต (life time) ซึ่งหมายความว่าเมื่อมีช่วงระยะเวลาสั้น ๆ เวลาหนึ่งที่มีอิเล็กตรอนอิสระถูกสะสมไว้ในสาร P (อิเล็กตรอนวิ่งจากสาร N มาสาร P) ปรากฏการณ์นี้เรียกว่า ประจุสะสม (Charge Storage) ในช่วงเวลาที่มีอิเล็กตรอนอิสระเกิดขึ้นนี้ เราไบอัสกลับให้กับไดโอดในทันที เช่นการป้อนความถี่สูง ๆ ให้กับไดโอด อิเล็กตรอนอิสระนี้ก็จะวิ่งย้อนกลับได้ ช่วงเวลาที่ขอมให้เกิดขึ้นกระแสย้อนกลับประมาณเท่ากับ ช่วงชีวิต ค่าช่วงชีวิตยิ่งมากเท่าไร เวลาที่เกิดกระแสย้อนกลับนี้ก็จะยิ่งมาก

ซอตต์กีไดโอดใช้โลหะเช่น แพลตตินัม, เงิน เป็นต้นด้านหนึ่งของไดโอดแล้วได้ปซิลิกอนที่เป็นสาร N ไปที่อีกด้านหนึ่งของไดโอด เมื่อไดโอดไม่ได้ถูกไบอัส อิเล็กตรอนอิสระในสาร N จะอยู่ในวงโคจรรอบนิวเคลียสเป็นวงที่เล็กกว่าอิเล็กตรอนอิสระที่โคจรในโลหะ ค่าความแตกต่างของวงโคจรนี้เรียกว่า ซอตต์กีแบร์เรียร์ (Schottky barrier) เมื่อได้รับไบอัสตรง อิเล็กตรอนอิสระในสาร N จะมีระดับพลังงานที่สูงขึ้น แล้วขึ้นไปอยู่ในวงโคจรที่สูงพอจะวิ่งข้ามรอยต่อไปยังด้านที่เป็นโลหะได้ แต่โลหะนั้นไม่มีโฮล จึงไม่มีทั้งเขตปลอดพาหะ (depletion layer) และประจุสะสม ดังนั้นช่วงชีวิตมีค่าประมาณศูนย์ ด้วยเหตุนี้ซอตต์กีไดโอด จึงสามารถทำงานที่ความถี่สูงกว่าไดโอดเรียงกระแสทั่วไปมาก


ซอตต์กีไดโอดสามารถทำงานได้ที่ความถี่สูงกว่า 300 เมกกะเฮิร์ตซ์ ซอตต์กีไดโอดสามารถทำงานเรียงกระแสรูปขาชนแบบครึ่งคลื่นได้อย่างสมบูรณ์ แม้ว่าความถี่ที่ใช้งานจะเป็น 100 เมกกะเฮิร์ตซ์ เนื่องจากมันสามารถทำงานที่ความถี่สูงมาก จึงถูกนำไปใช้เป็นส่วนประกอบที่สำคัญในวงจรดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความเร็วสูง เช่นตระกูล STTL (schottky transistor logic) ซึ่งมีความเร็วในการทำงานของวงจรพวกนี้ถูกกำหนดด้วยความเร็วในการสวิตช์เปิดและปิด

2.6 การมอดูเลททางความถี่ (Frequency Modulation :FM)

ในการมอดูเลททางความถี่ แอมพลิจูดของคลื่นพาหะจะไม่มีผลหรือไม่มีเปลี่ยนแปลง แต่ความถี่ของคลื่นพาหะจะเกิดการเปลี่ยนแปลงโดยความถี่จะเกิดการเพิ่มขึ้นหรือลดลงตามแอมพลิจูดของสัญญาณความถี่ที่นำมาผสม (modulating signal) ความถี่ของคลื่นพาหะขณะที่ยังไม่มีการผสมเรียกว่าความถี่กึ่งกลาง (center frequency) เมื่อแอมพลิจูดของสัญญาณมอดูเลทมีขนาดเพิ่มขึ้นทางบวกจะทำให้ความถี่ของคลื่นพาหะเพิ่มขึ้นและถ้าขนาดของสัญญาณมอดูเลทลดลง ความถี่ของคลื่นพาหะก็จะลดลงจนกระทั่งสัญญาณมอดูเลทลดลงเป็นศูนย์ ความถี่ของคลื่นพาหะก็จะจะเป็นความถี่กึ่งกลาง ในทำนองเดียวกันเมื่อสัญญาณที่ต้องการผสมเป็นลบ ความถี่ของสัญญาณคลื่นพาหะก็จะลดลง และความถี่ของคลื่นพาหะจะมีค่าต่ำสุดเมื่อสัญญาณมอดูเลทมีค่าขนาดลดลงถึงจุดต่ำสุด ความถี่คลื่นพาหะจะเป็นความถี่กึ่งกลางอีกครั้งก็ต่อเมื่อสัญญาณมอดูเลทผ่านครึ่งไซเคิลกลับไปถึงศูนย์



รูป 2.25 แสดงรูปสัญญาณเอฟเอ็ม

จะเห็นได้ว่าขนาดของคลื่นพาหะจะคงที่เสมอไม่ว่าสัญญาณเสียงจะเปลี่ยนแปลงอย่างไร ส่วนที่เปลี่ยนแปลงคือความถี่ของคลื่นพาหะนั้น การเปลี่ยนแปลงของความถี่ตามความแรงของสัญญาณมอดูเลทนั้นเรียกว่า การเบี่ยงเบนความถี่ (Frequency deviation) ถ้ามีการเปลี่ยนแปลงของความถี่พาหะมาก ค่าการเปลี่ยนแปลงความถี่จะมีค่าสูงเป็นอัตราส่วนโดยตรงต่อกัน นอกจากนี้สิ่งที่ควรจะทำความเข้าใจก็คือ ค่าอัตราการเบี่ยงเบนความถี่ (rate of frequency deviation) เป็นตัวบอกให้ทราบว่าการเปลี่ยนแปลงของความถี่ครบหนึ่งรอบรวดเร็วเพียงใด ทั้งนี้เพราะเมื่อสัญญาณมอดูเลทเปลี่ยน เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่ในทางการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แอมพลิจูดไปครบ 1 รอบ สัญญาณเอฟเอ็ม ก็จะเปลี่ยนตามไปครบ 1 รอบด้วย ถ้าค่าอัตราการเบี่ยงเบนสูง ก็แสดงว่าความถี่ของสัญญาณมอดูเลตสูง ดังนั้นค่าอัตราการเบี่ยงเบนจึงขึ้นอยู่กับค่าความถี่ของสัญญาณมอดูเลต สัญญาณมอดูเลต e_m จะไปเปลี่ยนแปลงความถี่ของคลื่นพาหะ สมมติให้ความถี่พาหะเปลี่ยนไป ke_m กำหนดให้ k คือค่าคงที่ เรียกว่า การเบี่ยงเบนความถี่คงที่ (Frequency Deviation Constant) ดังนั้นความถี่พาหะชั่วคร่าว (Instantaneous Deviation Constant) ที่เปลี่ยนไปคือ

$$f_i = f_c + ke_m \quad (2.36)$$

f_c คือ ความถี่ของคลื่นพาหะที่ยังไม่มีการมอดูเลต ถ้า e_m เป็นคลื่นรูปไซน์จะได้

$$e_m = E_{m(max)} \sin \omega_m t \quad (2.37)$$

แทนค่าสมการ (2.37) ในสมการ (2.36) จะได้

$$f_i = f_c + kE_{m(max)} \sin \omega_m t \quad (2.38)$$

ความถี่สูงสุดที่เปลี่ยนไปตามสัญญาณเสียง คือ

$$\Delta f = kE_{m(max)} \quad (2.39)$$

ดังนั้นสมการ (2.39) จะกลายเป็น

$$f_i = f_c + \Delta f \sin \omega_m t \quad (2.40)$$

ให้คลื่นพาหะที่ยังไม่ได้มอดูเลต คือ คลื่นรูปไซน์

$$e_c = \sin(\omega_c t + \phi) \quad (2.41)$$

ความถี่เชิงมุมคงที่ (Constant Angular Velocity) $= \omega = 2\pi f_c$ มีหน่วยเป็นเรเดียน/วินาที และ ϕ คือ มุมเฟสคงที่ (Constant Phase Angle) มีหน่วยเป็นเรเดียน สมการต่างๆ ไปของ (2.41) คือ

$$e = \sin \theta(t) \quad (2.42)$$

เมื่อความถี่เปลี่ยนไป เช่น ในกรณีของการมอดูเลตทางความถี่ ความถี่เชิงมุมชั่วขณะ (Instantaneous Angular Frequency)

$$\omega_i = 2\pi f_i = d\theta(t)/dt \quad (2.43)$$

อินทิเกรตสมการ (2.43) ตามเวลาจะได้

$$\theta(t) = \int \omega_i dt \quad (2.44)$$

ค่าของ f_i ชั่วขณะนี้จะมีความสัมพันธ์กับการมอดูเลตตามสมการ (2.40) ความถี่เชิงมุมคงที่ (ในกรณีที่ยังไม่มอดูเลต)

$$\begin{aligned} \theta(t) &= \int \omega_c dt \\ &= \omega_c t + \phi \end{aligned} \quad (2.45)$$

คือ ค่าคงที่ของการอินทิเกรต จะเห็นได้ว่าสมการที่ (2.41) ได้มาจากการแทนค่าของสมการ (2.45) ในสมการ (2.42)

เอกสารนี้เป็นเอกสารสำหรับการมอดูเลตคลื่นไซน์นี้ แทนค่าสมการ (2.40) ในสมการ (2.44) จะได้ประโยชน์ด้านการคำนวณว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}\theta(t) &= \int 2\pi(f_c + \Delta f \sin \omega_m t) dt \\ &= \omega_c t - \left\{ \frac{\Delta f}{f_m} \right\} \cos \omega_m t + \phi\end{aligned}\quad (2.46)$$

และ $\omega_m = 2\pi f_m$ คลื่นมอดูเลทชานี้สามารถหาได้จากการแทนค่าสมการ (2.46) ในสมการ (2.42) จะได้

$$e = \sin(\omega_c t - \left\{ \frac{\Delta f}{f_m} \right\} \cos \omega_m t) \quad (2.47)$$

ดัชนีการมอดูเลท (Modulation Index) สำหรับการมอดูเลททางความถี่คือ

$$m_f = \Delta f / f_m \quad (2.48)$$

จากสมการ (2.47) จะได้

$$e = \sin(\omega_c t - m_f \cos \omega_m t) \quad (2.49)$$

สเปกตรัมจะประกอบด้วยคลื่นพาหะและฮาร์โมนิกข้างเคียงของความถี่มอดูเลท ความสูงของสเปกตรัมต่างๆสามารถคำนวณได้จากฟังก์ชันของเบสเซล (Bessel's Function)

จาก m_f คือดัชนีการมอดูเลทตามสมการ (2.48) และ n คือจำนวนความถี่ข้างเคียง และ $J_n(m_f)$ คือ ความสูงของคลื่นพาหะ คูตารางที่ 2.2

ตารางที่ 2.2 แสดงการกระจายคลื่นพาหะและ ไซค์แบนด์ที่ดัชนีการมอดูเลทต่างๆ

ดัชนีการมอดูเลท	พาหะ	ไซค์แบนด์ที่																
		1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	
0.00	1.00	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
0.25	0.98	0.12	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
0.5	0.94	0.24	0.03	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
1.0	0.77	0.44	0.11	0.02	—	—	—	—	—	—	—	—	—	—	—	—	—	—
1.5	0.51	0.56	0.23	0.06	0.01	—	—	—	—	—	—	—	—	—	—	—	—	—
2.0	0.22	0.58	0.35	0.13	0.03	—	—	—	—	—	—	—	—	—	—	—	—	—
2.5	-0.05	0.50	0.45	0.22	0.07	0.02	—	—	—	—	—	—	—	—	—	—	—	—
3.0	-0.26	0.34	0.49	0.31	0.13	0.04	0.01	—	—	—	—	—	—	—	—	—	—	—
4.0	-0.40	-0.07	0.36	0.43	0.28	0.13	0.05	0.02	—	—	—	—	—	—	—	—	—	—
5.0	-0.48	-0.33	0.05	0.36	0.39	0.26	0.13	0.05	0.02	—	—	—	—	—	—	—	—	—
6.0	0.15	0.28	-0.22	0.11	0.36	0.36	0.25	0.13	0.06	0.02	—	—	—	—	—	—	—	—
7.0	0.30	0.00	-0.30	-0.17	0.16	0.35	0.34	0.23	0.13	0.06	0.02	—	—	—	—	—	—	—
8.0	0.17	0.23	-0.11	-0.29	-0.10	0.19	0.34	0.32	0.22	0.13	0.06	0.03	—	—	—	—	—	—
9.0	-0.09	0.24	0.14	-0.18	-0.27	-0.06	0.20	0.33	0.30	0.21	0.12	0.06	0.03	0.01	—	—	—	—
10.0	-0.25	0.04	0.25	0.06	-0.22	-0.23	-0.01	0.22	0.31	0.29	0.20	0.12	0.06	0.03	0.01	—	—	—
12.0	-0.05	-0.22	-0.08	0.20	0.18	-0.07	-0.24	-0.17	0.05	0.23	0.30	0.27	0.20	0.12	0.07	0.03	0.01	—
15.0	-0.01	0.21	0.04	0.19	-0.12	0.13	0.21	0.03	-0.17	-0.22	-0.09	0.10	0.24	0.28	0.25	0.18	0.12	—


จากตารางที่ 2.2 จะเห็นได้ว่า ถ้า $m_f = 0.5$ สเปกตรัมต่างๆจะประกอบด้วย

$$\text{คลื่นพาหะ } (f_c) \quad J_0(0.5) = 0.94$$


$$\text{ความถี่ข้างเคียงตัวที่ 1 } (f_c \pm f_m) \quad J_1(0.5) = 0.24$$

$$\text{ความถี่ข้างเคียงตัวที่ 2 } (f_c \pm 2f_m) \quad J_2(0.5) = 0.03$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.26 แสดงแอมพลิจูดของคลื่นพาหะและไซด์แบนด์ของการมอดูเลทแบบเอฟเอ็ม



รูป 2.27 แสดงสเปกตรัมของคลื่นมอดูเลทเอฟเอ็ม เมื่อ $m_f = 0.5$, $m_f = 1.0$, $m_f = 2.5$, $m_f = 4.0$

สเปกตรัมตามค่าต่างๆของ m_f รูป 2.27 ในกรณีนี้ช่องไฟของแต่ละสเปกตรัมจะห่างเท่ากับความถี่ของสัญญาณมอดูเลท (f_m) และช่วงกว้างคลื่น (Bandwidth) จะมีค่าเท่ากับ

$$B_{FM} = 2n f_m \tag{2.50}$$

n คือ จำนวนความถี่ข้างเคียงเท่าที่ต้องการ

จากตารางที่ 2.2 ถ้าความถี่ข้างเคียงมากกว่า $(m_f + 1)$ ความสูงมีค่า 5% หรือน้อยกว่านั้นของความ

สูงคลื่นพาหะที่ซึ่งไม่มีมอดูเลท ช่วงกว้างคลื่นของสมการ (2.50) อาจเขียนใหม่ได้เป็น
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$B_{FM} = 2(m_f + 1)f_m \quad (2.51)$$

แทนค่า m_f จากสมการ (2.48) จะได้

$$B_{FM} = 2(\Delta f + f_m) \quad (2.52)$$

ในการหาเปอร์เซ็นต์การมอดูเลต จะให้ความสนใจทางด้านความถี่ โดยการตั้งมาตรฐานว่า ถ้าความถี่ของสัญญาณเปลี่ยนแปลงไปจนถึงค่าสูงสุดของการเบี่ยงเบนก็เรียกว่า ครบ 100 เปอร์เซ็นต์ ดังนั้น สมมุติว่า ค่าการเบี่ยงเบนทางความถี่สูงสุดเป็น 75 กิโลเฮิร์ตซ์ และเมื่อป้อนสัญญาณมอดูเลต แล้วให้มีการเบี่ยงเบนทางความถี่เพียง 37.5 กิโลเฮิร์ตซ์ ก็หาค่า

$$\text{เปอร์เซ็นต์การมอดูเลตได้} = (37.5/75)100 = 50\%$$

2.7 การมอดูเลตเชิงขนาด (Amplitude Modulation : AM)

การมอดูเลตเชิงขนาด คือ การนำสัญญาณมอดูเลตที่ต้องการเข้าไปผสมกับสัญญาณคลื่นพาหะ โดยทำให้ขนาดของคลื่นพาหะเปลี่ยนแปลงไปตามขนาดของสัญญาณมอดูเลตนั้น อธิบายได้ในรูปที่ 2.28 สมการคือ

$$e_c = E_c \sin(\omega_c t + \theta) = E_c \sin(2\pi f_c t + \theta) \quad (2.53)$$

เมื่อ e_c : ขนาดของคลื่นพาหะในขณะนั้น (instantaneous)

E_c : ขนาดสูงสุดของคลื่นพาหะ

ω_c : ความถี่เชิงมุม

f_c : ความถี่ของคลื่นพาหะ

θ : มุมของเฟส

จากสมการที่ (2.53) คุณสมบัติของคลื่นพาหะกำหนดได้ด้วย E_c, f_c และ θ นั่นคือ ถ้าตัวใดตัวหนึ่งในสามตัวนี้ เกิดการเปลี่ยนแปลงไปตามสัญญาณที่ต้องการนำมามอดูเลต จะทำให้สัญญาณที่ได้เป็นสัญญาณรวมของสัญญาณที่นำมามอดูเลต e_m มีค่าเป็นดังนี้

$$e_m = E_m \sin(pt) = E_m \sin(2\pi f_m t) \quad (2.54)$$

เมื่อ e_m : ขนาดของคลื่นสัญญาณมอดูเลตในขณะนั้น

E_m : ขนาดของสัญญาณมอดูเลต

p : ความถี่เชิงมุมของสัญญาณ = $2\pi f_m$

f_m : ความถี่ของสัญญาณมอดูเลต


เมื่อทำการผสมสัญญาณมอดูเลต e_m นี้เข้ากับสัญญาณของคลื่นพาหะในสมการ (2.53) ค่า e_c จะเปลี่ยนแปลงไปตามค่าของ e_m สัญญาณของคลื่นผสมจะมีค่าเป็น

$$\begin{aligned} e_{AM} &= (E_c + e_m) \sin(\omega_c t + \theta) \\ &= \{E_c + E_m \sin(pt)\} \sin(\omega_c t + \theta) \end{aligned} \quad (2.55)$$

ถ้าให้ $\theta = 0$ สมการจะกลายเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ $e_{AM} = (E_c + E_m \sin pt) \sin \omega_c t$ ไม่นอนุญาตให้นำไปใช้ประโยชน์ (2.56) คำ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งเป็นสมการทั่วไปของคลื่นสัญญาณเอเอ็ม



รูป 2.28 แสดงรูปคลื่นเอเอ็มที่เปลี่ยนแปลงไปตามขนาดของสัญญาณมอดูเลต

ตามรูป 2.28 เป็นการมอดูเลตเชิงขนาด ขอบบนของคลื่นผสมจะมีการเปลี่ยนแปลงสอดคล้องกับคลื่นสัญญาณมอดูเลต และจะเห็นได้ว่าขนาดสูงสุดของคลื่นผสมมีค่าเป็น $E_c + E_m$ ขนาดต่ำสุดจะมีค่าเป็น $E_c - E_m$ โดยการเปลี่ยนรูปแบบของสมการที่ (2.56) เล็กน้อยจะได้ว่า

$$e_{AM} = E_c (1 + E_m/E_c \sin pt) \sin \omega_c t \tag{2.57}$$

จากสมการ(2.57) ค่า E_m/E_c เรียกว่า ดัชนีการมอดูเลต ใช้สัญลักษณ์แทนด้วย m นั่นคือ

$$m = E_m/E_c \tag{2.58}$$

เมื่อดัชนีการมอดูเลตอธิบายอยู่ในรูปของเปอร์เซ็นต์ จะเรียกว่า เปอร์เซ็นต์การมอดูเลต (modulation percentage)

สมการที่ (2.57) เมื่ออธิบายในรูปของค่า m จะได้ว่า

$$\begin{aligned} e_{AM} &= E_c (1 + m \sin pt) \sin \omega_c t \\ &= E_c \sin \omega_c t + mE_c \sin pt \sin \omega_c t \end{aligned}$$

โดยอาศัยสมการของตรีโกณมิติ ทำการจัดเทอมที่สองด้านขวามือได้เป็น

$$\sin pt \sin \omega_c t = (1/2) \{ \cos (\omega_c - p) t - \cos (\omega_c + p) t \}$$

ซึ่งจะได้

$$e_{AM} = E_c \sin \omega_c t + (mE_c/2) \{ \cos (\omega_c - p) t - \cos (\omega_c + p) t \} \tag{2.59}$$

องค์ประกอบสามเทอมทางด้านขวามือของสมการที่ (2.59)

1. $E_c \sin \omega_c t$ คือ องค์ประกอบของคลื่นพาหะ
2. $(mE_c/2) \cos (\omega_c + p) t$ คือ องค์ประกอบของไซด์แบนด์ ด้านสูง
3. $(mE_c/2) \cos (\omega_c - p) t$ คือ องค์ประกอบของไซด์แบนด์ ด้านต่ำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เรียกการมอดูเลตเชิงขนาดที่มีองค์ประกอบของ สัญญาณพาหะ, ไซด์แบนด์ด้านสูง และ ไซด์แบนด์ด้านต่ำว่า การมอดูเลตเชิงขนาดแบบดับเบิลไซด์แบนด์ที่มีคลื่นพาหะ (AM Double Sideband with Carrier : AM DSBWC)

ต่อไปจะได้ศึกษาถึงอัตราส่วนกำลังขององค์ประกอบทั้งสามของคลื่นผสม ถ้าให้ความต้านทานของโหลดเป็น R กำลังของคลื่นพาหะเป็น P_C กำลังของไซด์แบนด์ด้านสูงเป็น P_{C+s} และกำลังของไซด์แบนด์ด้านต่ำเป็น P_{C-s} จะได้อีกค่าต่าง ๆ ดังนี้

$$P_C = \left(\frac{I_C}{\sqrt{2}} \right)^2 R = \frac{1}{2} I_C^2 R$$

$$P_{C+s} = \left(\frac{m}{2} \times \frac{I_C}{\sqrt{2}} \right)^2 R = \frac{m^2}{4} P_C$$

$$P_{C-s} = \left(\frac{m}{2} \times \frac{I_C}{\sqrt{2}} \right)^2 R = \frac{m^2}{4} P_C$$

จะได้ว่ากำลังของคลื่นผสมทั้งหมด P มีค่าเป็น

$$P = P_C \left(1 + \frac{m^2}{2} \right)$$

(2.60)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3
การคำนวณและการสร้าง

3.1 ระบบสังเคราะห์ความถี่แบบที่ใช้เฟสล็อกคูลูป

ประกอบด้วยส่วนสำคัญ 4 ส่วนดังนี้

1. วงจรออสซิลเลเตอร์ควบคุมความถี่ด้วยแรงดัน (VCO)
2. วงจรพรีสเกลเลอร์แบบสองโมดูลัส
3. วงจรเปรียบเทียบเฟส
4. วงจรลูปฟิลเตอร์



รูปที่ 3.1 แสดงวงจรสังเคราะห์ความถี่

3.1.1 วงจรออสซิลเลเตอร์ควบคุมความถี่ที่ควบคุมด้วยแรงดัน (VCO)

ออกแบบวงจรวีซีโอ โดยใช้วงจรออสซิลเลเตอร์แบบโคลพิตท์ โดยใช้ JFET เบอร์ J310 ความสัมพันธ์ระหว่างกระแสเอาต์พุตหรือ I_D กับแรงดันที่ใช้ควบคุมการเปลี่ยนแปลงหรือ V_{GS} เป็นไปตามสมการ Square law

$$I_D = I_{DSS} [1 - (V_{GS}/V_P)]^2$$

การคำนวณหาจุด Quiescent point ของวงจรวีซีโอ จะใช้สมการ Square law และสมการ Load-line ของ self-bias คือ

$$V_{GS} = -I_D \times R_s$$

แทนค่าพารามิเตอร์ต่างๆของ JFET เบอร์ J310 จาก data sheet ดังนี้

$$I_{DSS} = 40 \text{ มิลลิแอมป์}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_p = -4 \text{ โวลต์}$$

$$R_s = 100 \text{ โอห์ม}$$

ทำการแก้สมการเพื่อหาจุด Q ดังนั้นจะได้ค่าต่างๆดังนี้

$$I_{DQ} = 15.278 \text{ มิลลิแอมป์}$$

$$V_{GSQ} = -1.5278 \text{ โวลต์}$$

และคำนวณหาค่า L , C_1 และ C_2 ได้จากสมการ

$$f = \frac{I}{2\pi\sqrt{LC_T}}$$

$$C_T = \frac{C_1 C_2}{C_1 + C_2}$$

โดย f คือ ความถี่ที่ต้องการ (200 เมกกะเฮิร์ตซ์ และ 250 เมกกะเฮิร์ตซ์)




รูปที่ 3.2 แสดงวงจรออสซิลเลเตอร์ควบคุมความถี่ด้วยแรงดัน

3.1.2 วงจรพริสเกลเลอร์แบบสองโมดูลัส

เป็นวิธีที่จะทำให้ระบบสังเคราะห์ความถี่ผลิตความถี่สูงมากได้อีกวิธีหนึ่ง โดยในวงจรนี้จะใช้ ไอซีเบอร์ SA701 ซึ่งจะทำการหารล่วงหน้า (prescale) ก่อน หมายถึงมีการทำงานในลักษณะที่หารได้ 2 ครั้ง ด้วยค่า 2 ค่าสลับกันไปในไอซีตัวเดียว ซึ่งไอซีตัวนี้จะหารได้ 2 ค่า คือ 64 และ 65 นิยมเรียกไอซีชนิดนี้ว่า พริสเกลเลอร์ชนิดสองโมดูลัส (dual modulus prescaler)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3 แสดงวงจรหารพริสเทลเลอร์

จากรูปวงจรให้ป้อนไฟเลี้ยง 5 โวลต์ ให้แก่วงจรโดยต่อเข้าที่ขา VC ส่วนขา SW จะเป็นตัวเลือกโหมดการหารซึ่งเราสามารถเลือกได้โดยใส่สัญญาณ high หรือ low (ดูรายละเอียดใน data sheet) ในวงจรจะเลือกการหาร 64/65 ส่วนขา MC จะต่อกับไอซี 145152-2 เพื่อเป็นตัวโปรแกรมว่าขณะนั้นพริสเทลเลอร์หารด้วยค่าอะไร (64 หรือ 65) ขา IN (ขา 1) จะนำสัญญาณที่ได้จากวงจรวีซีโอ เข้ามาเป็นอินพุทของตัวไอซี โดยสัญญาณที่จะป้อนให้วงจรพริสเทลเลอร์นั้นควรจะมีกำลังงานอยู่ในช่วงประมาณ -5 dBm ถึง 0 dBm ดังนั้นเอาท์พุทจากวงจรวีซีโอ จะต้องต่อผ่านวงจรลดทอนสัญญาณก่อน เพื่อให้กำลังงานลดลงก่อนที่จะต่อเข้าไปเป็นอินพุทให้แก่ตัวไอซี

เอาท์พุทของวงจรพริสเทลเลอร์ที่ออกทางขา OUT ซึ่งจะต่อเข้าไปเป็นอินพุทให้แก่วงจรเปรียบเทียบเฟสต่อไปนั้น จะเป็นสัญญาณรูปสี่เหลี่ยม และมีความถี่เป็นไปตามสมการดังนี้

$$f_{out} = \frac{f_{in}}{n}$$

$n = 64$ เมื่อ $MC = 0$
 $n = 65$ เมื่อ $MC = 1$

3.1.3 วงจรเปรียบเทียบเฟส

เป็นวงจรที่ใช้เพื่อเปรียบเทียบเฟสของสัญญาณที่ได้จากวงจรวีซีโอ กับเฟสของความถี่อ้างอิง โดยวงจรสังเคราะห์ความถี่จะสามารถผลิตความถี่ได้ตรงตามความถี่ที่เราต้องการก็ต่อเมื่อ เฟสของทั้งสองส่วนนี้เท่ากัน ในการทดลองนี้จะใช้ไอซีเบอร์ MC145152-2 ซึ่งเป็นไอซีที่สามารถโปรแกรมได้ 16 บิต โดย 10 บิตบนจะกำหนดจาก N เคาน์เตอร์ และ 6 บิตล่างจะกำหนดจาก A เคาน์เตอร์

การออกแบบเรากำหนดให้ภายในไอซีมีความถี่อ้างอิง 10 กิโลเฮิร์ตซ์ ซึ่งในส่วนของความถี่อ้างอิงนี้จะใช้คริสตอลออสซิลเลเตอร์ 10.24 เมกะเฮิร์ตซ์ เป็นตัวอ้างอิง โดยเราจะสามารถหารความถี่ของคริสตอลออสซิลเลเตอร์ ให้มีความถี่เท่ากับความถี่อ้างอิงที่เราต้องการคือ 10 กิโลเฮิร์ตซ์ ได้โดยการกำหนดค่า RA0, RA1 และ RA2 เป็น 1 0 1 ตามลำดับ ซึ่งจาก data sheet จะเห็นว่าเมื่อเรากำหนดค่า RA0, RA1, RA2 ซึ่งจะต่อเข้ากับขา 4, 5, 6 ของตัวไอซีเป็นค่า 1 0 1 แล้วก็จะทำให้ค่าหารเป็น 1024 ดังนั้น

เมื่อนำไปหารค่าความถี่ของคริสตอลออสซิลเลเตอร์แล้ว ก็จะทำให้ได้ค่าความถี่อ้างอิงออกที่ขา OSC_{out} (ขา 26) มีค่าเท่ากับ 10 กิโลเฮิร์ตซ์ ตามที่เรากำหนด การที่เราจะโปรแกรมให้วงจรสามารถผลิตความถี่ที่เราต้องการนั้นสามารถคำนวณได้จากสมการด้านล่าง เมื่อได้ค่า N และ A แล้วก็ต้องทำการแปลงให้เป็นค่าในเลขฐานสองก่อนที่จะป้อนเข้าสู่วงจร

$$N_t = NP + A$$

โดยที่ N_t คือ ความถี่ที่เราต้องการ หารด้วยค่าความถี่อ้างอิง

N คือ ตัวโปรแกรม $N_0 - N_9 = 10$ บิต ซึ่งเป็นตัวหารตั้งแต่ 63-1023

A คือ ตัวโปรแกรม $A_0 - A_5 = 6$ บิต ซึ่งเป็นตัวหารตั้งแต่ 0-63

P คือ ตัวหารของพริสเกลเลออร์

ยกตัวอย่างการออกแบบวงจรสังเคราะห์ความถี่ 200 เมกกะเฮิร์ตซ์ จะได้ค่าต่าง ๆ ดังนี้

$$N_t = 200 \text{ เมกกะเฮิร์ตซ์} / 10 \text{ กิโลเฮิร์ตซ์} = 20000$$

$$P = 64$$

$$N = 312$$

$$A = 32$$

ค่า N และ A นี้เราจะป้อนโดยการ โปรแกรมจากคิพสวิทช์ (DIP Switch)

$$N = 312 = 0100111000$$

$$A = 32 = 100000$$

(ถ้าสำหรับวงจรสังเคราะห์ความถี่ 200-250 เมกกะเฮิร์ตซ์ ก็ใช้วิธีเดียวกัน)

โดย N จะเป็น 10 บิตบน และ A จะเป็น 6 บิตล่าง ซึ่งเมื่อเรียงกันจะได้เป็น 0100111000100000 โดยตัวเลขด้านขวามือสุดคือค่า A_0 ซึ่งจะต้องต่อเข้ากับขา 23 ของไอซี และตัวแรกด้านซ้ายมือสุดจะเป็นค่า N_9 ซึ่งจะต้องต่อเข้ากับขา 20 ของตัวไอซี (ซึ่งการนับจะนับจากขวาไปซ้าย โดยเริ่มจาก A_0 ไปจนถึง A_5 และต่อด้วย N_0 จนถึง N_9 ตามลำดับ) และต้องป้อนไฟเลี้ยง 5 โวลต์ให้แก่วงจรโดยต่อเข้ากับขา VDD (ขา 3) ส่วนขา VSS (ขา 2) จะต่อลงกราวด์ สัญญาณอินพุตจากพริสเกลเลออร์จะถูกคัปปลิ่งเข้ามาทางขา f_{in} (ขา 1) สัญญาณอินพุตนี้จะเป็นเสมือน clock เข้าไปทริกให้หารด้วย N และ A ขา ϕ_R (ขา 7) และขา ϕ_V (ขา 8) นั้นจะต่อเข้าเป็นอินพุตของวงจรรูปฟลิปเฟลอป ซึ่งถ้าความถี่ f_V มากกว่า f_R หรือถ้าเฟสของ f_V นำอยู่จะทำให้ ϕ_V เป็นสัญญาณระดับต่ำ และ ϕ_R เป็นสัญญาณระดับสูง อีกกรณีหนึ่งถ้าความถี่ f_V น้อยกว่า f_R หรือเฟสของ f_V ตามอยู่ จะทำให้ ϕ_R เป็นสัญญาณระดับต่ำ และ ϕ_V เป็นสัญญาณระดับสูง และถ้าความถี่ของ f_V เท่ากับ f_R และเฟสตรงกันแล้วจะทำให้ ϕ_V และ ϕ_R จะเป็นสัญญาณระดับสูงตลอด แต่ก็จะมีช่วงหนึ่งที่เป็นสัญญาณระดับต่ำ คือช่วงที่ทั้งสองเป็นสัญญาณระดับต่ำพร้อมกัน ซึ่งความต่างเฟสของ ϕ_R และ ϕ_V จะถูกเปลี่ยนเป็นค่าไฟตรงเพื่อส่งไปชดเชยที่วงจรวีซีโอ ให้ผลิตความถี่ได้ตรงตามที่เราต้องการ

ส่วนขา MC (ขา 9) นั้นจะต่อไปยังวงจรพริสเกลเลออร์เพื่อกำหนดว่าขณะนั้นพริสเกลเลออร์จะต้องหารด้วยค่าอะไร โดยสัญญาณที่ออกจากขา MC จะเป็นสัญญาณ square wave โดยเริ่มต้นจะมีระดับสัญญาณต่ำกว่าคาน์เตอร์ A จะนับลดลงจนเป็น 0 หลังจากนั้นก็จะเปลี่ยนเป็นสัญญาณระดับสูงจนกว่า

คาน์เตอร์ N จะนับส่วนที่หกรือจากถรรนับไปพร้อมกับคาน์เตอร์ A จนหมด (เพราะว่าขณะที A นับไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลดลง N ก็จะนับลดลงไปด้วย เพราะฉะนั้นเมื่อ A นับลดลงจนเป็น 0 แล้ว N จะต้องนับอีก ($N - A$) ครั้งจึงเท่ากับ 0) และ MC จะกลับไปเป็นสัญญาณระดับต่ำอีกครั้งเมื่อเคาน์เตอร์กริเซ็ทด้วยค่าที่โปรแกรมไว้อีกครั้ง

ขา LD (Lock Detector Output) ขา 28 จะเป็นขาที่ใช้ในการตรวจสอบว่าวงจรสังเคราะห์ความถี่สามารถผลิตความถี่ ได้ตรงตามที่เราร้องการหรือไม่ โดยถ้าสัญญาณที่ขานี้เป็นสัญญาณระดับสูงก็แสดงว่า f_r และ f_v มีเฟสและความถี่ตรงกันแล้ว นั่นคือวงจรนี้สามารถผลิตความถี่ที่เราต้องการ ได้อย่างถูกต้อง และเที่ยงตรงแล้ว (รายละเอียดของขาต่างๆของไอซีสามารถดูได้จาก data sheet ที่ยัดเล่ม)

3.1.4 วงจรรูปฟิลเตอร์

ใช้ ออปแอมป์เบอร์ 741 ซึ่งวงจรนี้จะนำเอาสัญญาณ ϕ_v และ ϕ_r จากวงจรเปรียบเทียบเฟสต่อเข้ามาเป็นอินพุท โดย ϕ_v ต่อเข้าขา 3 และ ϕ_r ต่อเข้าขา 2 เพื่อทำการเปรียบเทียบเฟสและแปลงค่าความแตกต่างออกมาเป็นไฟตรงเพื่อต่อไปชดเชยให้แก่วงจรวีซีโอ เพื่อให้วงจรวีซีโอ สามารถผลิตความถี่ได้ตรงที่เราต้องการ และวงจรนี้ยังทำหน้าที่เป็นวงจรกรองความถี่ต่ำผ่าน (Low Pass Filter : LPF) อีกด้วย

การคำนวณค่าต่างๆที่ต่อในวงจรสามารถคำนวณได้จาก

$$\omega_n = \sqrt{\frac{K_\phi K_{VCO}}{NCR_1}}$$

$$\xi = \frac{\omega_n R_2 C}{2}$$

โดยที่

$$K_\phi = V_{DD}/2\pi$$

$$K_{VCO} = 2\pi\Delta f/\Delta V$$

โดยกำหนด

$$\omega_n = 500 \text{ เรเดียน/วินาที}$$

$$\text{Damping Factor } (\xi) = 0.707$$

สำหรับวงจรสังเคราะห์ความถี่ 200 เมกกะเฮิรตซ์ ได้ค่า

$$K_{VCO} = 25.13 \times 10^6 \text{ เรเดียน/โวลต์}$$

$$C = 0.1 \text{ ไมโครฟารัด}$$

จะได้ค่า

$$R_1 = 40 \text{ กิโลโอห์ม}$$

$$R_2 = 20 \text{ กิโลโอห์ม}$$

สำหรับวงจรสังเคราะห์ความถี่ 250 เมกกะเฮิรตซ์ ได้ค่า

$$K_{VCO} = 31.42 \times 10^6 \text{ เรเดียน/โวลต์}$$


$$C = 0.1 \text{ ไมโครฟารัด}$$

จะได้ค่า

$$R_1 = 28 \text{ กิโลโอห์ม}$$

$$R_2 = 50 \text{ กิโลโอห์ม}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.4 แสดงวงจรรูปฟีดแบ็ค

วงจรรูปฟีดแบ็คที่ใช้ในโครงการนี้เป็นแบบคิเฟอเรนเชียล โดยจะทำการแบ่งค่า R_1 เป็นสองตัว และเพิ่ม R_3 กับ C_3 ซึ่งเป็นการเพิ่มอันดับของฟีดแบ็ค เพื่อช่วยให้รูปฟีดแบ็คกรองสัญญาณไฟตรงได้เรียบขึ้น และมีเสถียรภาพดีขึ้น

3.2 วงจรมิกเซอร์ (Mixer)

ใช้ไอซีเบอร์ TUF-5 โดยให้สัญญาณจากวงจรสังเคราะห์ความถี่ 200 เมกกะเฮิร์ตซ์ เป็นความถี่ RF และให้สัญญาณจากวงจรสังเคราะห์ความถี่ 200-250 เมกกะเฮิร์ตซ์ เป็นความถี่ LO ต่อวงจรดังรูปที่ 3.5



รูปที่ 3.5 แสดงวงจรมิกเซอร์

$$\begin{aligned} \text{ความถี่ IF} &= \text{ความถี่ของ LO (200-250 MHz)} - \text{ความถี่ของ RF (200 MHz)} \\ &= 0 \text{ ถึง } 50 \text{ MHz} \end{aligned}$$


จะได้เอาท์พุทเป็นสัญญาณ IF ออกมาซึ่งเราต้องการเฉพาะค่าผลต่างของ RF และ LO เท่านั้น ดังนั้นจะต้องนำเอาท์พุทจากวงจรนี้ไปขยายโดยวงจรขยายสัญญาณความถี่ช่วงกว้างและผ่านวงจรกรองความถี่ต่ำผ่านอีกครั้งหนึ่งเพื่อกรองเอาฮาร์โมนิกสูงๆทิ้งไป

3.3 วงจรขยายสัญญาณความถี่ช่วงกว้าง (Wideband Amplifier)


วงจรรขยายสัญญาณความถี่ช่วงกว้างใช้หลักการของวงจรรขยายซึ่งต่อกันแบบคาสเคด (Cascade) และนำหลักการของ multiple feedback เข้ามาช่วยเพิ่มอัตราขยายและแบนด์วิธ ลักษณะของวงจรเป็นดัง

รูปที่ 3.6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.6 แสดงวงจรขยายสัญญาณความถี่ช่วงกว้างแบบมีคัปเปิลเฟดแบค สามารถเขียนวงจรสมมูลย์ได้ดังรูปที่ 3.7



รูปที่ 3.7 แสดงวงจรสมมูลย์ที่ใช้ในการหาเอาต์พุตอิมพีแดนซ์

จากรูปที่ 3.7 สามารถหาเอาต์พุตอิมพีแดนซ์ R_0 โดยใส่โหลด R ซึ่งมีค่าหาเอาต์พุตอิมพีแดนซ์ (Output Resistance) 50 โอห์มที่ด้านอินพุตแล้วหาโวลต์เตจและกระแสที่ตกคร่อมที่เอาต์พุตได้ดังนี้

$$V_2 = \frac{R_{E1}}{R_{E1} + R_{F1}} V$$

$$V_3 = g_{m2} V_4 \frac{R_{E2} (R + R_{F2})}{R_{E2} + R + R_{F2}} \times \frac{R}{R + R_{F2}}$$

$$= g_m V_4 \frac{R_{E2} R}{R_{E2} + R + R_{F2}}$$

สมมุติว่า V_1 มีค่าน้อยมาก จะได้

$$V_2 = V_3$$

$$\frac{R_{E1}}{R_{E1} + R_{F1}} V = g_{m2} V_4 \frac{R_{E2} R}{R_{E2} + R_{F2} + R}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$g_{m2}V_4 = \frac{R_{E1}}{R_{E1} + R_{F1}} \times \frac{R_{E2} + R_{F2} + R}{R_{E2}R} \times V$$

$$\frac{1}{R_O} = \frac{i}{V}$$

$$= \frac{1}{V} \left(\frac{V}{R_{F1} + R_{E1}} + g_{m2}V_4 \right)$$

$$\frac{1}{R_O} = \frac{1}{R_{F1} + R_{E1}} + \frac{R_{E2} + R_{F2} + R}{R_{E2}R} \times \frac{R_{E1}}{R_{E1} + R_{F1}}$$

$$R_O = \frac{R_{E2}R(R_{E1} + R_{F1})}{R_{E2}R + (R_{E2} + R_{F2} + R)R_{E1}}$$


$$= \frac{R_{E2}R + (R_{E2} + R_{F2} + R)R_{E1}}{R_{E2}R(R_{E1} + R_{F1})}$$

หรือเขียนได้ว่า

$$R_O = \frac{(R_{E1} + R_{F1})R_{E2}R}{R_{E1}(R_{F2} + R_{E2} + R)} \parallel (R_{F1} + R_{E1})$$

ส่วนอินพุตอิมพีแดนซ์และอัตราขยายสามารถหาได้ในทำนองเดียวกัน โดยใช้โหลด R 50 โอห์มที่ด้านเอาต์พุตดังรูปที่ 3.8 แล้วหาโวลต์เตจและกระแสที่ตกคร่อมที่อินพุตได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.8 แสดงวงจรสมมูลที่ใช้ในการหาอินพุตอิมพีแดนซ์และอัตราขยาย

$$V_2 = g_m V_4 \times \frac{R(R_{E1} + R_{F1})}{R + R_{E1} + R_{F1}} \times \frac{R_{E1}}{R_{E1} + R_{F1}}$$

$$V_2 = V$$

$$i = g_m V_4 \frac{R_{E2}}{R_{E2} + R_{F2}}$$

$$i = V \times \frac{(R + R_{E1} + R_{F1})}{R(R_{E1} + R_{F1})} \times \frac{(R_{E1} + R_{F1})}{R_{E1}} \times \frac{R_{E2}}{R_{E2} + R_{F2}}$$

$$R_i = \frac{V}{i} = \frac{RR_{E1}}{(R + R_{E1} + R_{F1})} \times \frac{R_{E2} + R_{F2}}{R_{E2}}$$

มีกระแสอีกส่วนหนึ่งคือ

$$\frac{V}{R_{F2} + R_{E2}}$$

ดังนั้น

$$R_i = \frac{RR_{E1}}{(R + R_{E1} + R_{F1})} \times \frac{R_{E2} + R_{F2}}{R_{E2}} \parallel (R_{E2} + R_{F2})$$

ขั้นตอนการออกแบบ

1. เลือกทรานซิสเตอร์ที่มีค่า f_T มากกว่าความถี่ใช้งานประมาณ 10 เท่า
2. เลือกจุดทำงาน Q-point โดยกำหนด I_{C1}, I_{C2} และ V_{CE1}, V_{CE2} ที่ต้องการ
3. กำหนด V_{CE} และเลือก V_{E1}, V_{E2} จะได้ ค่า R ไปอัสที่ตำแหน่งต่าง ๆ ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$R_{E1(bias)} = V_{E1} / I_{C1} \text{ และ } R_{E2(bias)} = V_{E2} / I_{C2}$$

$$R_{C1(bias)} = \{V_{CC} - (V_{CE1} + V_{E1})\} / I_{C1} \text{ และ } R_{C2(bias)} = \{V_{CC} - (V_{CE2} + V_{E2})\} / I_{C2}$$

$$R_{F2(bias)} = \beta \{V_{E2} - (V_{E1} + V_{BE})\} / I_{C1}$$

4. เลือกค่า A_v ที่ต้องการ

5. กำหนดค่า R_{E1}, R_{F1} และ R_{E2}, R_{F2} ให้เหมาะสม เพื่อให้ได้ค่า R_o และ R_i มีค่าประมาณ 50 โอห์ม

การออกแบบวงจรขยายสัญญาณความถี่ช่วงกว้าง

1. เลือกใช้ทรานซิสเตอร์ เบอร์ 2N3904 $f_T = 200$ เมกกะเฮิรตซ์

2. กำหนด

$$V_{CC} = 5 \text{ โวลต์}$$

$$I_{C1} = 10 \text{ มิลลิแอมป์}$$

$$I_{C2} = 20 \text{ มิลลิแอมป์}$$

$$R_{E1} = 30 \text{ โอห์ม}$$

$$R_{E2} = 50 \text{ โอห์ม}$$

$$R_{F1} = 270 \text{ โอห์ม}$$

$$R_{F2} = 470 \text{ โอห์ม}$$


$$R_{C1} = 300 \text{ โอห์ม}$$

$$R_{C2} = 120 \text{ โอห์ม}$$

จะได้ อัตราขยาย $A_v \cong 20$ dBm

$$\text{อินพุทอิมพีแดนซ์ } R_i = 38.25 \text{ โอห์ม}$$

$$\text{เอาต์พุทอิมพีแดนซ์ } R_o = 41.10 \text{ โอห์ม}$$




รูปที่ 3.9 แสดงวงจรถ่ายขยายสัญญาณความถี่ช่วงกว้างที่ใช้ทรานซิสเตอร์ 2 ตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ทำการปรับปรุงวงจรเพื่อให้สามารถรับสัญญาณอินพุตได้สูงขึ้นโดยสัญญาณเอาต์พุตไม่เกิดการอิมิตัว โดยใช้ทรานซิสเตอร์ 4 ตัว Q_1 ทำหน้าที่ขยายสัญญาณภาคแรก Q_2 และ Q_3 ต่อกันเป็นวงจรคาร์ลิงตันเพื่อให้วงจรมีอัตราขยายสูงขึ้น, Q_4 ต่อเป็นแบบโคโอดเพื่อรักษาแรงดันตกคร่อมของ Q_3 ให้ได้ 0.7 โวลต์ ทำให้ภาคเอาต์พุตขับกระแสได้มากขึ้นส่งผลให้วงจรมีกำลังที่เอาต์พุตสูงขึ้น

จะได้วงจรขยายความถี่ช่วงกว้าง แบบคัสเคด 50 เมกกะเฮิรตซ์ เป็นดังรูปที่ 3.10 แล้วใช้โปรแกรม Pspice ช่วยในการวิเคราะห์ห้วงจร



รูปที่ 3.10 แสดงวงจรขยายสัญญาณความถี่ช่วงกว้างที่ใช้ทรานซิสเตอร์ 4 ตัว

ผลการ Simulate ด้วยโปรแกรม Pspice เป็นดังรูปที่ 3.11



รูปที่ 3.11 แสดงผลตอบสนองของวงจรขยายสัญญาณความถี่ช่วงกว้างที่วิเคราะห์โดยโปรแกรม Pspice

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการวิเคราะห์วงจรด้วยโปรแกรม Pspice จะได้อัตราขยายออกมาเท่ากับ +12 dBm ดังนั้นการออกแบบวงจรขยายเพื่อขยายสัญญาณ IF ที่ได้จากมิกเซอร์ ทำได้โดยใช้วงจรขยายสัญญาณความถี่ช่วงกว้าง 2 ชุด ซึ่งมีอัตราขยายประมาณชุดละ 12 dBm ต่อเข้าด้วยกันโดยใช้วงจรลดทอนสัญญาณขนาด 10 dBm ต่อแบบพายเชื่อมต่อกันระหว่างวงจรขยายสองชุด ดังนั้นอัตราขยายรวมจะมีค่าประมาณ +14 dBm สาเหตุที่ทำเช่นนี้ เพื่อให้วงจรขยายชุดที่สองสามารถรับสัญญาณเอาท์พุทจากส่วนแรกได้โดยไม่เกิดการอิ่มตัว(saturate) และเป็นการแยกสัญญาณออกจากกันเพื่อให้วงจรขยายมองเห็น โหลดได้ชัดเจน

3.4 วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter : LPF)

สัญญาณ IF ซึ่งถูกขยายด้วยวงจรขยายสัญญาณความถี่ช่วงกว้างแล้ว จะถูกกรองเอาความถี่สูงที่ไม่ต้องการทิ้งไป โดยใช้วงจรกรองความถี่ต่ำผ่านแบบบัทเทอร์เวิร์ท (Butterworth Filter) ซึ่งมีคุณสมบัติวงจขยายสัญญาณความถี่ช่วงกว้างตอบสนองทางความถี่ที่ราบเรียบ โดยเลือกค่า Q ได้พอสมควร

เมื่อทำการนอร์มอลไลซ์ (คิดเสมือนนำความต้านทาน 1 โอห์มไปต่อ)จะได้

$$A_k = 2\sin[(2k-1)\pi/2n]$$

โดย n = จำนวนอินดักเตอร์และคาปาซิเตอร์

A_k = ค่ารีแอกแตนซ์ (reactance) ที่แต่ละค่าของ k

ค่าของ A_k หาได้จากตารางที่ 3.1

ตารางที่ 3.1 แสดงตัวอย่างค่าอินดักแตนซ์และคาปาซิแตนซ์

N	C_1	L_2	C_3	L_4	C_5	L_6	C_7
2	1.4142	1.4142					
3	1.0000	2.0000	1.0000				
4	0.7654	1.8478	1.8478	0.7654			
5	0.6180	1.6180	2.0000	1.6180	0.6180		
6	0.5176	1.4142	1.9319	1.9319	1.4142	0.5176	
7	0.4450	1.2470	1.8019	2.0000	1.8019	1.2470	0.4450
N	L_1	C_2	L_3	C_4	L_5	C_6	L_7

โดย n เป็นจำนวนออร์เดอร์

จากการ scaling จะได้ว่า

$$L_{new} = \frac{K_m}{K_f} L_{old}$$

$$C_{new} = \frac{1}{K_m K_f} C_{old}$$


เมื่อ K_m คือ ค่าที่กำหนด(ในที่นี้ใช้ 50 โอห์ม)

K_f คือ $2\pi f_c$

ในการต่อวงจรเราสามารถเลือกต่อได้ 2 แบบคือ


1. แบบที่มีจำนวน C มากกว่า L ดังรูปที่ 3.12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.12 แสดงวงจร LPF แบบที่มีจำนวน C มากกว่า L

2. แบบที่มีจำนวน L มากกว่า C ดังรูปที่ 3.13



รูปที่ 3.13 แสดงวงจรที่มีจำนวน L มากกว่า C

ในการทดลองเลือกต่อวงจรกรองความถี่ต่ำผ่าน ออร์เดอร์ที่ 7 แบบที่มีจำนวน C มากกว่า L โดยใช้ค่าความถี่คัทออฟ (f_c) 50 เมกะเฮิรตซ์ เพื่อกรองฮาร์โมนิคสูงๆทิ้งไปให้เหลือเฉพาะสัญญาณ IF ที่ต้องการ ซึ่งสามารถคำนวณค่าต่างๆได้ดังนี้

$$C_1 = 28 \text{ พิโคฟารัด}$$

$$L_2 = 198 \text{ นาโนเฮนรี}$$

$$C_3 = 114.7 \text{ พิโคฟารัด}$$

$$L_4 = 318.3 \text{ นาโนเฮนรี}$$

$$C_5 = 114.7 \text{ พิโคฟารัด}$$

$$L_6 = 198 \text{ นาโนฟารัด}$$

$$C_7 = 28 \text{ พิโคฟารัด}$$


3.5 วงจรควบคุมอัตราขยายอัตโนมัติ (Automatic Gain Control : AGC)

วงจรควบคุมอัตราขยายอัตโนมัติที่ใช้ในเครื่องกำเนิดสัญญาณ โดยวิธีสังเคราะห์ความถี่นี้ประกอบไปด้วยวงจรสำคัญดังนี้

1. วงจรลดทอนสัญญาณที่ควบคุมด้วยแรงดัน (Voltage Control Attenuation)
2. วงจรขยายสัญญาณความถี่ช่วงกว้าง (Wideband Amplifier)
3. วงจรดีเทกเตอร์ระดับแรงดัน (Level Detector)
4. วงจรอินทิเกรเตอร์ (Integrator)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลักการทํางานของระบบคือสัญญาณอินพุตที่ได้มาจากวงจรส่วนหน้านั้นมีขนาดไม่เท่ากันจะถูกปรับขนาดของแอมพลิจูดด้วยวงจรถอดทอนสัญญาณ ซึ่งจะทำการลดทอนสัญญาณในอัตราที่ไม่เท่ากันขึ้นอยู่กับแรงดันที่มาควบคุม แรงดันที่มาควบคุมนั้น ได้มาจากการตีเทคนขนาดของสัญญาณอินพุตนั่นเอง แต่สัญญาณที่เข้าวงจรถอดทอนระดับแรงดัน จะต้องมึขนาดใหญ่มากพอที่จะตีเทคสัญญาณออกเป็นไฟตรงได้ จึงต้องขยายสัญญาณก่อนเข้าวงจรถอดทอนด้วยวงจขยายสัญญาณความถี่ช่วงกว้าง แรงดันไฟตรงที่ตีเทคออกมาได้จะถูกกรองให้เรียบสม่ำเสมอด้วยวงจรถอดทอนทีกรเตอร์อีกครั้งหนึ่ง การทํางานของระบบจะเป็นคั้งรูปที่ 3.14




รูปที่ 3.14 แสดงวงจรถอดทอนอัตราขยายอัตโนมัติ

3.5.1 วงจรถอดทอนสัญญาณที่ควบคุมด้วยแรงดัน


วงจรถอดทอนสัญญาณที่ใช้ในโครงการนี้ จะใช้คุณสมบัติการเปลี่ยนแปลงอิมพีแดนซ์ของพินไดโอด ซึ่งต่อเรียงกันเป็นวงจรถอดทอน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คุณสมบัติทั่วไปของพินไดโอด ทำด้วยสารกึ่งตัวนำชนิด P และ N เชื่อมก่อกันด้วยสารกึ่งตัวนำอินทรินสิค I (intrinsic) ที่ความถี่สูงพินไดโอด จะทำงานเป็นตัวต้านทาน ซึ่งมีค่าเปลี่ยนแปลงตามกระแสไบอัสตรง ดังนั้นเราจึงสามารถควบคุมความต้านทานของพินไดโอดได้โดยการปรับกระแส วงจรสมมูลของพินไดโอดเป็นดังรูปที่ 3.15 จะเห็นว่ามีลักษณะเหมือนกับวงจรลดทอนสัญญาณซึ่งต่อกันแบบพาย (π - network) ซึ่งการทำงานของวงจรคือ พินไดโอดจะทำหน้าที่เป็นเสมือนตัวต้านทานที่แปรค่าได้ เมื่อป้อนกระแสไบอัสที่ไดโอด ความต้านทานของวงจรจะเปลี่ยนแปลงและทำให้ปริมาณการลดทอนเปลี่ยนแปลงด้วย ฉะนั้นเราจึงสามารถปรับค่าแอมพลิจูดของสัญญาณ RF ที่ป้อนเข้าที่อินพุตได้ โดยการปรับกระแสไบอัสไฟตรง คุณสมบัติของพิน ไดโอดดูได้ดังกราฟรูปที่ 3.16




รูปที่ 3.15 แสดงวงจรสมมูลของพินไดโอด



รูปที่ 3.16 แสดงคุณสมบัติของพินไดโอด

วงจรที่ออกแบบใช้งานใช้พินไดโอดเบอร์ HSMP3804 (D4L) ต่่วงจรดังรูปที่ 3.17 สัญญาณอินพุท จะเข้าที่ด้านหนึ่งของพินไดโอด และสัญญาณเอาต์พุทออกอีกด้านหนึ่ง โดยที่สัญญาณเอาต์พุทจะถูกลดทอนขนาดไม่เท่ากัน ขึ้นอยู่กับขนาดไฟไบอัส ถ้าไฟไบอัสมากขึ้นจะลดทอนน้อยลง



รูปที่ 3.17 แสดงวงจรลดทอนสัญญาณที่ควบคุมด้วยแรงดัน

เนื่องจากประสิทธิภาพของวงจรลดทอนแบบนี้จะให้ระดับเอาต์พุทที่มีกำลังต่ำ ๆ แต่สามารถตอบสนองการทำงานในช่วงความถี่ VHF หรือ UHF ได้ดี ขนาดของสัญญาณไม่ถูกลดทอนไปตามความถี่ แม้กำลังงานที่ได้ออกมาจะต่ำ แต่เราสามารถใช้งานขยายสัญญาณความถี่ช่วงกว้างมาทำการขยาย

สัญญาณให้ไว้ระดับตามต้องการได้ใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.5.2 วงจรขยายสัญญาณความถี่ช่วงกว้าง

เราสามารถนำวงจรขยายความถี่ช่วงกว้างที่ออกแบบไว้แล้วในภาคขยายสัญญาณ IF มาใช้งานได้ (ขั้นตอนการออกแบบและรูปร่างได้กล่าวไว้แล้วสามารถดูได้ที่หัวข้อ 3.3 ภาคขยายสัญญาณ IF) โดยใช้ วงจรขยายสัญญาณความถี่ช่วงกว้าง 2 ชุด ซึ่งมีอัตราขยายชุดละประมาณ 12 dBm ต่อเข้าด้วยกัน ดังนั้น อัตราขยายรวมจะมีค่าประมาณ 24 dBm เพื่อให้สัญญาณเอาท์พุทมีขนาดสูงพอที่จะนำไปตีเทคได้ การ คึงสัญญาณออกไปใช้จะคึงออกจากวงจรขยายสแตจแรกเพื่อเป็นการแยกสัญญาณออกจากกันเพื่อไม่ให้ เกิดการรบกวนกับวงจร AGC ในการคึงสัญญาณออกไปใช้งาน ลักษณะการต่อเป็นคังรูปที่ 3.14

3.5.3 วงจรตีเทคเตอร์ระดับแรงคั้น

วงจรตีเทคเตอร์ระดับแรงคั้นจะทำหน้าที่ตีเทคแอมพลิจูดของสัญญาณอินพุทเป็นแรงคั้นไฟตรง เพื่อใช้เป็นแรงคั้นไปออสต์กลับไปควบคุมวงจรถอนสัญญาณ การตีเทคสัญญาณไฟตรง สัญญาณ อินพุทที่จะเข้ามาขังวงจรตีเทคเตอร์ควรมีขนาดสัญญาณมากกว่า 0 dBm วงจรตีเทคเตอร์จึงจะทำงานได้ คังนั้นสัญญาณที่มาจากวงจรขยายความถี่ช่วงกว้างควรมีค่ามากกว่า 0 dBm ขึ้นไป

วงจรตีเทคเตอร์ที่ใช้ในวงจรนี้ จะใช้ช็อตคัทแบร์เรียร์ไดโอด (Schottky-barrier diode) เบอร์ HSMS2822 (C2L) เป็นตัวตีเทคสัญญาณเนื่องจากสามารถทำงานที่ความถี่สูงได้ดี แรงคั้นที่ตกคร่อม ไดโอดจะมีค่าประมาณ 0.3 โวลต์ คังนั้นจะเห็นว่ามันสามารถทำงานได้ เมื่อสัญญาณอินพุทที่เข้ามา มีขนาดน้อยๆ



รูปที่ 3.18 แสดงวงจรตีเทคเตอร์ระดับแรงคั้น

ขนาดสัญญาณไฟตรงที่ตีเทคได้จะถูกขยายด้วยวงจร non-inverting amplifier โดยใช้ LM358 แล้วจึงส่งไปขังวงจรถอนสัญญาณ เพื่อเปรียบเทียบกับแรงคั้นอ้างอิง แล้วรอกผ่านวงจรถอนสัญญาณ ซึ่งเป็นเหมือนวงจรถอนความถี่ต่ำผ่านได้เป็นแรงคั้นไฟ AGC ส่งไปออสต์ให้วงจรถอนสัญญาณให้ ปรับขนาดสัญญาณอินพุทที่เข้ามาให้เหมาะสม เอาท์พุทที่ออกที่ตำแหน่งเอาท์พุทของวงจรขยายความถี่ ช่วงกว้างสแตจแรกจึงมีขนาดเท่ากัน ไม่ว่าสัญญาณที่เข้าที่วงจรถอนจะมีขนาดใหญ่หรือเล็กก็ตาม คัง วงจรที่แสดงอยู่ในรูปที่ 3.14

3.6 วงจรมอดูเลททางความถี่

การออกแบบวงจรมอดูเลททางความถี่ที่ใช้ในโครงการนี้จะใช้วิธีการมอดูเลทในรูปของวงจร สัณเคราะห์ความถี่ โดยนำสัญญาณอินพุทที่จะมอดูเลทเข้ามารวมกับขนาดของแรงคั้นไฟตรงที่ไปควบคุม วงจรวีซีโอ คังนั้นแรงคั้นไฟตรงที่ส่งไปควบคุมวาริแคปก็จะมีคังที่ จะเพิ่มขึ้นหรือลดลงตามขนาด สัญญาณอินพุท วงจรวีซีโอก็จะกำเนิดความถี่ออกมาค่าต่าง ๆ กัน โดยที่ความถี่ที่เบี่ยงเบนจะขึ้นอยู่คับค่า

เอกสารนี้เป็นเอกสารของวงจรมอดูเลทวีซีโอ (K_{VCO}) โดยที่ $K_{VCO} = 2 \pi \Delta f / \Delta V$ ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นการมอดูเลทจะให้อัตราความเบี่ยงเบนความถี่เท่าใดขึ้นอยู่กับค่าอัตราขยายของวงจรวีซีไอ ที่ใช้เป็นวงจรมอดูเลท และค่าความแตกต่างของสัญญาณอินพุตที่นำมามอดูเลท (ΔV)

ในโครงการนี้จะนำสัญญาณอินพุตที่จะนำมามอดูเลท รวมเข้ากับแรงดันไฟตรงที่มาจากอุปกรณ์ฟิลเตอร์ของวงจรสังเคราะห์ความถี่ชุดแรกซึ่งตั้งค่าโปรแกรมความถี่คงที่ไว้ที่ 200 เมกกะเฮิร์ตซ์ เนื่องจากค่าความถี่จะถูกโปรแกรมไว้แน่นอน ไม่มีการเปลี่ยนแปลงจึงทำการมอดูเลทได้ง่ายกว่า อีกชุดหนึ่ง ซึ่งเป็นชุดที่จะต้องเปลี่ยนแปลงความถี่ได้ตามที่ผู้ใช้ต้องการ

อธิบายได้ว่า ในขณะที่ไม่มีสัญญาณมอดูเลทแรงดันควบคุมจะเท่ากับ V_c และกำเนิดความถี่ที่ $f_c = 200$ เมกกะเฮิร์ตซ์ เมื่อมีสัญญาณมอดูเลทเข้ามามีค่าเฉลี่ยเท่ากับ ΔV_1 ดังนั้นแรงดันไฟตรงที่มาควบคุมวาริแคปจะได้เท่ากับ $V_c + \Delta V_1$ และกำเนิดความถี่ $f_c + \Delta f_1$ โดยที่ $\Delta f_1 = K_{VCO} \Delta V_1 / 2\pi$ ค่าของ K_{VCO} คุ้ได้จากหัวข้อการออกแบบอุปกรณ์ฟิลเตอร์ (ความถี่ 200 เมกกะเฮิร์ตซ์)


สัญญาณมอดูเลทที่จะนำเข้ามามอดูเลทนั้นกำหนดให้มีขนาด $2 V_{pp}$ ความถี่ 1-20 กิโลเฮิร์ตซ์ เมื่อรับเข้ามาจะมีวงจรลดทอนขนาดให้ได้สัญญาณแอมพลิจูดขนาดต่าง ๆ กัน แล้วใช้สวิทช์เลือกขนาดแรงดันเข้าไปรวมกับแรงดันจากอุปกรณ์ฟิลเตอร์ ก็จะเป็นการปรับค่าความถี่เบี่ยงเบน Δf (peak deviation) ได้หลายขนาด วงจรที่ได้แสดงในรูปวงจรรวมดังรูปที่ 3.21

เมื่อมอดูเลทได้แล้วสัญญาณนี้จะไปทำการมิกเซอร์กับสัญญาณจากวงจรสังเคราะห์ความถี่ที่โปรแกรมค่าความถี่ที่ต้องการใช้เป็นสัญญาณพาหะ (วงจรสังเคราะห์ความถี่ 200-250 เมกกะเฮิร์ตซ์) ก็จะได้อัตราความถี่ IF ที่สัญญาณความถี่พาหะ 0-50 เมกกะเฮิร์ตซ์ มอดูเลทกับสัญญาณอินพุตที่รับเข้ามา

3.7 วงจรมอดูเลทเชิงขนาด

วงจรมอดูเลทเชิงขนาดนี้จะเอาสัญญาณพาหะมาจากสัญญาณเอาต์พุตของวงจร AGC โดยจะมีสวิทช์เลือกว่า ต้องการ ให้ได้สัญญาณไซน์บริสุทธิ์ (pure sinusoidal) หรือต้องการสัญญาณมอดูเลทแบบเอเอ็ม ถ้าต้องการสัญญาณมอดูเลทแบบเอเอ็ม สวิทช์จะถูกเลือกให้สัญญาณพาหะเข้าที่วงจรมอดูเลทแบบเอเอ็ม

วงจรมอดูเลทเชิงขนาดในที่นี้ใช้ไอซีเบอร์ MC1496 ต่อเป็นวงจรมอดูเลทแบบเอเอ็ม ดังรูปที่ 3.19 โดยรับสัญญาณพาหะมาจากเอาต์พุตของวงจรควบคุมอัตราขยายอัตโนมัติ และสัญญาณอินพุตที่จะเข้ามามอดูเลทจากภายนอก ซึ่งกำหนดให้รับสัญญาณอินพุตขนาด $2 V_{pp}$ ความถี่ 1-20 กิโลเฮิร์ตซ์




รูปที่ 3.19 แสดงวงจรมอดูเลทเชิงขนาด

เนื่องจากไอซี MC1496 จะต้องรับสัญญาณพาหะที่มีขนาดค่าเพื่อให้สัญญาณทำงานได้ดี จึงต้องลดทอนสัญญาณพาหะก่อนที่จะเข้าให้มีความประมาณ -10 dBm ส่วนขนาดสัญญาณอินพุทที่จะเข้ามา มอดูเลทจะมีผลต่อเปอร์เซ็นต์การมอดูเลท ดังนั้นจะมีความต้านทานที่ปรับค่าได้ทำหน้าที่ปรับค่าอินพุทของสัญญาณที่จะนำมามอดูเลท ช่วยปรับไม่ให้เกิดโอเวอร์มอดูเลชัน และปรับเปอร์เซ็นต์การมอดูเลทได้ตามต้องการ ส่วนที่ขา Carrier adjust (ขา 14) ใช้ในการปรับขนาดอินพุทของสัญญาณพาหะ สามารถทำได้โดยการปรับไฟไบอัส หรือปรับจูนค่าความต้านทาน เอาท์พุทซึ่งออกที่ขา $+V_o$ (ขา 6) หรือ $-V_o$ (ขา 12) ก็ได้สัญญาณที่ได้จะกลับเฟสกันเท่านั้น

เอาท์พุทของวงจรเอเอ็มจะมีขนาดค่าจึงต้องทำการขยายโดยวงจรขยายสัญญาณความถี่ช่วงกว้าง 2 ชุดซึ่งมีอัตราขยายรวมประมาณ 24 dBm ก่อนจะนำสัญญาณไปใช้งาน การออกแบบสามารถดูได้ในหัวข้อการออกแบบวงจรขยายสัญญาณความถี่ช่วงกว้าง ซึ่งสามารถใช้วงจรรูปแบบเดียวกันได้

3.8 วงจรลดทอนสัญญาณ

วงจรลดทอนสัญญาณถูกนำมาใช้เพื่อปรับขนาดของสัญญาณเอาท์พุทภาคสุดท้ายให้ได้ขนาด 0 dBm ถึง -30 dBm โดยแบ่งการปรับขนาดออกเป็นสองส่วน คือ การปรับขนาดแบบหยาบ และการปรับขนาดแบบละเอียด



รูปที่ 3.20 แสดงวงจรลดทอนสัญญาณแบบหยาบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การปรับขนาดแบบขยายจะปรับขนาดให้ลดลงทีละ 10 dBm (0 dBm, -10 dBm, -20 dBm) โดยใช้วงจรลดทอนแบบพาสที่มีอินพุตและเอาต์พุตอิมพีแดนซ์ 50 โอห์ม ($Z_{01}=Z_{02}=Z_{03}$) ดังรูปที่ 3.20 การออกแบบใช้สูตรการคำนวณดังนี้

$$R_1 = R_3 = Z_0 \frac{N+1}{N-1}$$

$$R_2 = Z_0 \frac{N^2-1}{2N}$$

$$N = 10^{\frac{\alpha(\text{dB})}{20}}$$

$$Z_0 = \sqrt{Z_{01} Z_{02}}$$

โดยที่ Z_{01} = อินพุตอิมพีแดนซ์
 Z_{02} = เอาต์พุตอิมพีแดนซ์
 N = อัตราการลดทอน
 α = ค่าลดทอน (dB)

ตารางที่ 3.2 แสดงค่าต่างๆที่ใช้ในวงจรลดทอนแบบพาส



α (dB)	N	R_1	R_2	R_3
-3	1.4	192	18	192
-10	3.16	96	71	96
-20	10	61	247	61

เอาต์พุตที่ได้จากวงจรขยายสัญญาณความถี่ช่วงกว้างที่ใช้ทรานซิสเตอร์เบอร์ 2N3866 จะมีขนาดประมาณ +3 dBm ดังนั้นจึงต้องลดทอนสัญญาณลง 3 dBm เพื่อให้เหลือเอาต์พุตขนาด 0 dBm แล้วจึงใช้สวิทช์เลือกวงจรลดทอนสัญญาณตามต้องการ

ส่วนการปรับละเอียด ใช้การปรับขนาดแรงดันอ้างอิงที่วงจรควบคุมอัตราขยายอัตโนมัติ ซึ่งสามารถปรับความละเอียดได้ในช่วง 0 dBm ถึง 10dBm ในวงจรจะตั้งแรงดันอ้างอิงต่ำสุดไว้ที่ 0.5 โวลต์ และแรงดันอ้างอิงสูงสุดคือ 4 โวลต์


วงจรทั้งหมดของเครื่องกำเนิดสัญญาณ โดยวิธีสังเคราะห์ความถี่เป็นดังรูปที่ 3.21

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 แสดงวงจรรวมของเครื่องกำเนิดสัญญาณ โดยวิธีสังเคราะห์ความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.21 (ต่อ) แสดงวงจรรวมของเครื่องกำเนิดสัญญาณ โดยวิธีตั้งกระแสที่ความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง

4.1 ระบบสังเคราะห์ความถี่แบบเฟสล็อกคูล

ประกอบด้วยส่วนสำคัญ 4 ส่วนดังนี้

1. วงจรออสซิลเลเตอร์ควบคุมความถี่ด้วยแรงดัน (VCO)
2. วงจรพรีสเกลเลออร์แบบสองโมดูลัส
3. วงจรเปรียบเทียบเฟส
4. วงจรลูปฟิลเตอร์


4.1.1 วงจรสังเคราะห์ความถี่ 200 เมกะเฮิรตซ์

ตารางที่ 4.1 แสดงผลการออสซิลเลทความถี่และเพาเวอร์ของวิธีโอควมถี่ 200 MHz

V_{dc}	ความถี่ (MHz)	Power (dBm)
0	167.865	+3
1	167.865	+3
2	167.865	+3
3	173.651	+3
4	184.340	+3
5	190.997	+3
6	197.520	+3
7	202.335	+3
8	207.478	+3
9	211.820	+3
10	216.465	+3
11	220.028	+3
12	224.046	+3
14	229.362	+3
15	231.370	+3
16	233.560	+3
17	235.065	+4
18	236.325	+4
19	237.623	+4
20	238.013	+4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทำการทดลองวงจรวีซีโอโดยป้อนแรงดันไฟตรงควบคุมขนาดตั้งแต่ 0-20 โวลต์เข้าที่วารีแคป วัตถุประสงค์ทดลองได้ตามตารางที่ 4.1 จะเห็นว่าวงจรสามารถผลิตสัญญาณความถี่เปลี่ยนแปลงไปตามขนาดของแรงดันไฟตรงควบคุม ผลจากตารางสามารถนำมาพล็อตกราฟความสัมพันธ์ระหว่างแรงดันไฟตรงควบคุมกับความถี่ได้กราฟดังรูปที่ 4.1



รูปที่ 4.1 กราฟความสัมพันธ์ระหว่างความถี่และแรงดันไฟตรงที่ควบคุมของ วีซีโอ 200 เมกกะเฮิรตซ์

ค่าความชันของกราฟจะนำไปหาคอนเวอร์ชันแกนที่จะนำไปใช้ในการออกแบบวงจรฟิลเตอร์ได้ดังนี้

$$K_{VCO} = 2\pi \Delta f / \Delta V$$

$$= 25.13 \times 10^6 \text{ เรเดียน/โวลต์}$$


จากนั้นนำเอาที่พู่ทของวงจรวีซีโอ ค่อยเข้ากับวงจรพริสทกลเลอร์แบบสองโมดูลัส โดยวงจรพริสทกลเลอร์แบบสองโมดูลัสจะหารความถี่ที่ได้จากวงจรวีซีโอด้วยตัวหาร 64 ได้ค่าเอาต์พุตออกมาเป็นสัญญาณรูปสี่เหลี่ยมที่มีความถี่เป็นดังนี้

$$f_{out} = \frac{f_{in}}{n}$$

- โดย f_{in} คือ ความถี่ที่ได้จากวงจรวีซีโอ
 f_{out} คือ ความถี่ที่ได้จากวงจรพริสทกลเลอร์
 n คือ ตัวหาร , $n = 64$ เมื่อ MC = 0
 $n = 65$ เมื่อ MC = 1

$$f_{out} = 200 \text{ MHz} / 64$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.2 แสดงสัญญาณเปรียบเทียบจากวงจรวีซีโอ และวงจรพริสเกลเลอร์

Ref1 คือ สัญญาณเอาต์พุตจากวงจรวีซีโอ

Ch1 คือ สัญญาณเอาต์พุตจากวงจรพริสเกลเลอร์

จากนั้นจะนำสัญญาณเอาต์พุตจากวงจรพริสเกลเลอร์ต่อเข้ากับวงจรเฟสดีเทคเตอร์ และวงจรคูปไฟเตอร์ที่โปรแกรมค่าเคาน์เตอร์ N และเคาน์เตอร์ A ไว้แล้วให้ลอคที่ความถี่ 200 เมกกะเฮิรตซ์ ซึ่งสามารถตรวจสอบว่าวงจรสังเคราะห์ความถี่นี้อยู่ในสภาวะลอคหรือไม่ โดยถ้าระบบอยู่ในสภาวะลอคเฟสของสัญญาณอ้างอิง และเฟสของสัญญาณวีซีโอจะต้องเท่ากัน โดยจะดูได้จากขาสัญญาณ ϕ_V และ ϕ_R จะต้องอยู่ในสภาวะ high จะมีเพียงช่วงเวลาสั้นๆเท่านั้นที่สัญญาณอยู่ในสภาวะ low และสัญญาณที่ขา LD (Lock Detect) คือขา 28 ของไอซีจะต้องอยู่ในสภาวะ high คิวคังรูปที่ 4.3




รูปที่ 4.3 แสดงเอาต์พุตของเฟสดีเทคเตอร์และสัญญาณที่ขา LD

Ref1 คือ สัญญาณเอาต์พุต ϕ_R ที่ขา 7

Ref2 คือ สัญญาณเอาต์พุต ϕ_V ที่ขา 8

Ch1 คือ สัญญาณที่ขา LD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.4 แสดงสเปกตรัมของวงจรส่งความถี่ 200 เมกกะเฮิร์ตซ์

4.1.2 วงจรส่งความถี่ 200-250 เมกกะเฮิร์ตซ์

ประกอบด้วยวงจรต่างๆเหมือนกับวงจรส่งความถี่ 200 เมกกะเฮิร์ตซ์ แต่แตกต่างกันที่
วงจรวีซีโอ จะสามารถปรับเปลี่ยนความถี่ได้ช่วงกว้างกว่า ซึ่งผลการออสซิลเลทความถี่เป็นดังตารางที่ 4.2

ตารางที่ 4.2 แสดงผลการออสซิลเลทความถี่และเพาเวอร์ของวีซีโอ 200-250 เมกกะเฮิร์ตซ์


V_{dc}	ความถี่ (MHz)	Power (dBm)
0	186.768	+3
1	186.768	+3
2	186.768	+3
3	195.075	+3
4	203.386	+3
5	209.891	+3
6	216.033	+3
7	225.423	+3
8	230.302	+3
9	234.638	+3
10	238.568	+3
11	243.276	+3
12	247.311	+3
13	250.123	+3
14	252.723	+3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.2 (ต่อ) แสดงผลการออกสิจิลเลทความถี่และเพาเวอร์ของวีซีโอ 200-250 เมกกะเฮิร์ตซ์


V_{dc}	ความถี่ (MHz)	Power (dBm)
15	254.204	+3
16	255.903	+3
17	257.134	+3
18	258.432	+2
19	259.412	+2
20	259.786	+2

ผลจากตารางที่ 4.2 นำมาพล็อตกราฟความสัมพันธ์ระหว่างแรงดันไฟตรงควบคุมกับความถี่ได้
ดังรูปที่ 4.5



รูปที่ 4.5 กราฟความสัมพันธ์ระหว่างความถี่และแรงดันไฟฟ้าควบคุมของวีซีโอ 200-250 เมกกะเฮิร์ตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.6 แสดงสัญญาณเปรียบเทียบจากวงจร วิซีโอ และวงจรพริสเกลเลอร์

Ref1 คือ สัญญาณเอาต์พุตจากวงจรวิซีโอ

Ch1 คือ สัญญาณเอาต์พุตจากวงจรพริสเกลเลอร์

วงจรรูปฟิลเตอร์จะเปลี่ยนความต่างเฟสเป็นสัญญาณไฟตรงไปควบคุมวิซีโอ ให้ผลึกความถี่ตรงตามที่ต้องการและคงค่านั่นไว้ได้ตลอด เราสามารถโปรแกรมเปลี่ยนค่าของ N และ A เพื่อให้ความถี่เปลี่ยนได้ ตารางที่ 4.3 จะแสดงค่าของ N และ A ที่ใช้ปรับความถี่



รูปที่ 4.7 แสดงเอาต์พุตของเฟสล็อกเกอร์และสัญญาณที่ขา LD

Ref1 คือ สัญญาณเอาต์พุต ϕ_R ที่ขา 7

Ref2 คือ สัญญาณเอาต์พุต ϕ_V ที่ขา 8


Ch1 คือ สัญญาณที่ขา LD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 4.7 แสดงถึงสภาวะที่วงจรสังเคราะห์ความถี่อยู่ในสภาวะล็อก ซึ่งหมายความว่าวงจรสังเคราะห์สามารถผลิตความถี่ได้ตรงตามค่าที่โปรแกรมเอาไว้ (ในที่นี้คือความถี่ 250 เมกะเฮิรตซ์)

ตารางที่ 4.3 แสดงผลวงจรสังเคราะห์ความถี่โดยการโปรแกรมค่า N และ A

ความถี่ (MHz)	N	A
200.0003	0100111000	100000
201.0003	0100111010	000100
205.0003	0101000000	010100
210.0003	0101001000	001000
215.0003	0101001111	111100
220.0003	0101010111	110000
225.0003	0101011111	100100
230.0003	0101100111	011000
235.0003	0101101111	001100
240.0003	0101110111	000000
245.0003	0101111110	110100
250.0003	0110000110	101000



รูปที่ 4.8 แสดงสเปกตรัมของวงจรสังเคราะห์ความถี่ 250 เมกะเฮิรตซ์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 วงจรมิกเซอร์

นำสัญญาณจากวงจรสังเคราะห์ความถี่ 200 เมกะเฮิรตซ์ ป้อนเข้าขา RF (ขา 1) ของไอซี TUF-5 และนำสัญญาณจากวงจรสังเคราะห์ความถี่ 200-250 เมกะเฮิรตซ์ ป้อนเข้าขา LO (ขา 4) จะได้สัญญาณเอาต์พุตออกทางขา IF (ขา 3) ดังตารางที่ 4.4

ตารางที่ 4.4 แสดงค่าความถี่ IF

LO (MHz)	โปรแกรมค่า N	โปรแกรมค่า A	IF (MHz)	Power(dBm)
201.0003	0100111010	000100	1.0003	-17
205.0003	0101000000	010100	5.0003	-16
210.0003	0101001000	001000	10.0003	-16
215.0003	0101001111	111100	15.0003	-17
220.0003	0101010111	110000	20.0003	-16
225.0003	0101011111	100100	25.0003	-16
230.0003	0101100111	011000	30.0003	-16
235.0003	0101101111	001100	35.0003	-16
240.0003	0101110111	000000	40.0003	-16
245.0003	0101111110	110100	45.0003	-16
250.0003	0110000110	101000	50.0003	-16



รูปที่ 4.9 แสดงสเปกตรัมของสัญญาณจากวงจรมิกเซอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจากสัญญาณเอาท์พุทที่ออกจากวงจรมิกเซอร์มีขนาดของสัญญาณต่ำ ดังนั้นจึงต้องนำสัญญาณที่ได้มาผ่านวงจรขยายสัญญาณความถี่ช่วงกว้างเพื่อเพิ่มขนาดของสัญญาณก่อนที่จะนำสัญญาณไปป้อนเข้าวงจรส่วนต่อไป

4.3 วงจรขยายสัญญาณความถี่ช่วงกว้าง

จากการออกแบบในบทที่ 3 ทำการสร้างวงจรขยายสัญญาณความถี่ช่วงกว้าง 2 แบบคือ แบบที่ใช้ทรานซิสเตอร์เบอร์ 2N3904 และแบบที่ใช้ทรานซิสเตอร์เบอร์ 2N3866 ซึ่งทั้ง 2 วงจรมีคุณสมบัติที่แตกต่างกันดังตารางที่ 4.5 และตารางที่ 4.6

จากตารางที่ 4.5 จะเห็นว่าวงจรขยายสัญญาณความถี่ช่วงกว้างแบบที่ใช้ทรานซิสเตอร์เบอร์ 2N3904 จะทำงานได้ดีเมื่อขนาดของสัญญาณอินพุทมีขนาดต่ำ โดยจะขยายสัญญาณได้ประมาณ 12 dBm และเมื่อขนาดของสัญญาณอินพุทสูงขึ้นวงจรจะทำงานได้ไม่ดีนักคือขยายสัญญาณได้น้อย ดังนั้นวงจรนี้จึงไม่เหมาะที่จะนำไปขยายสัญญาณอินพุทที่มีขนาดสูงตั้งแต่ -10 dBm ขึ้นไป

ดังนั้นเมื่อต้องการขยายสัญญาณที่มีขนาดใหญ่จึงต้องใช้วงจรขยายสัญญาณความถี่ช่วงกว้างแบบที่ใช้ทรานซิสเตอร์เบอร์ 2N3866 แทน เพราะวงจรมีสามารถทำงานได้ดีกว่า เมื่อสัญญาณอินพุทมีขนาดสูง (ตั้งแต่ -10 dBm ขึ้นไป) ซึ่งคุณสมบัติของวงจรขยายสัญญาณความถี่ช่วงกว้างแบบที่ใช้ทรานซิสเตอร์เบอร์ 2N3866 แสดงในตารางที่ 4.6

ตารางที่ 4.5 แสดงผลการทดลองวงจรขยายสัญญาณความถี่ช่วงกว้างที่ใช้ทรานซิสเตอร์เบอร์ 2N3904


ความถี่ (MHz)	ขนาดของสัญญาณอินพุท			
	-30 dBm	-20 dBm	-10 dBm	0 dBm
1	-18	-8	+2	+10
5	-18	-8	+2	+10
10	-18	-8	+2	+10
15	-17	-8	+2	+10
20	-17	-8	+2	+10
25	-18	-8	+2	+10
30	-18	-8	+2	+10
35	-18	-8	+2	+10
40	-18	-8	+2	+10
45	-18	-9	+1	+10
50	-18	-9	+1	+10
60	-20	-10	0	+8
70	-20	-10	0	+8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.6 แสดงผลการทดลองวงจรถยายสัญญาณความถี่ช่วงกว้างที่ใช้ทรานซิสเตอร์เบอร์ 2N3866


ความถี่ (MHz)	ขนาดของสัญญาณอินพุต		
	-10 dBm	-5 dBm	0 dBm
1	+4	+10	+12
5	+4	+10	+12
10	+4	+10	+12
15	+4	+10	+12
20	+4	+10	+12
25	+4	+10	+12
30	+4	+10	+12
35	+4	+10	+12
40	+4	+10	+12
45	+3	+10	+12
50	+3	+9	+11
60	+3	+8	+10
70	+2	+7	+10

ดังนั้นเมื่อสัญญาณเอาต์พุตจากวงจรมิกเซอร์มีขนาดประมาณ -16 dBm จึงเลือกใช้วงจรถยายสัญญาณความถี่ช่วงกว้างแบบที่ใช้ทรานซิสเตอร์เบอร์ 2N3904 ซึ่งผลการทำงานของวงจรถยายสัญญาณความถี่ช่วงกว้าง แบบที่ใช้ทรานซิสเตอร์เบอร์ 2N3904 จะได้อัตราขยาย +12 dB ดังแสดงในรูปที่ 4.10



รูปที่ 4.10 แสดงผลการทำงานของวงจรถยายสัญญาณความถี่ช่วงกว้างแบบที่ใช้ทรานซิสเตอร์เบอร์ 2N3904

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.11 แสดงสัญญาณเอาต์พุตจากวงจรมิกเซอร์และวงจรขยายสัญญาณความถี่ช่วงกว้าง


Ref1 คือ สัญญาณเอาต์พุตจากวงจรมิกเซอร์

Ch2 คือ สัญญาณเอาต์พุตจากวงจรขยายสัญญาณความถี่ช่วงกว้าง

4.4 วงจรกรองความถี่ต่ำผ่าน

สัญญาณเอาต์พุตจากวงจรขยายสัญญาณความถี่ช่วงกว้างนั้นยังมีความถี่ฮาร์โมนิคสูงๆอยู่ ดังนั้นจึงต้องนำสัญญาณนี้ไปผ่านวงจรกรองความถี่ต่ำผ่านเพื่อกรองเอาความถี่ฮาร์โมนิคสูงๆทิ้งไป ให้เหลือเฉพาะความถี่ IF ที่ต้องการเท่านั้น (0-50 เมกกะเฮิร์ตซ์) ดังนั้นจึงต้องใช้วงจรกรองความถี่ต่ำผ่านที่มีความถี่คัตออฟ 50 เมกกะเฮิร์ตซ์ ตามที่ทำการออกแบบไว้ในบทที่ 3


ทำการทดสอบวงจรกรองความถี่ต่ำผ่านโดยป้อนสัญญาณอินพุตที่มีขนาด 0 dBm เท่ากันทุกความถี่ที่เปลี่ยนไป ได้ผลการทดลองดังกราฟในรูปที่ 4.12




รูปที่ 4.12 แสดงกราฟผลตอบสนองของวงจรกรองความถี่ต่ำผ่านที่ 50 เมกกะเฮิร์ตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อนำสัญญาณเอาต์พุตจากวงจรขยายสัญญาณความถี่ช่วงกว้างป้อนเข้าเป็นสัญญาณอินพุตของวงจรกรองความถี่ต่ำผ่านแล้วจะได้ผลการทดลองดังรูปที่ 4.13 ซึ่งจะเปรียบเทียบกันระหว่างสัญญาณเอาต์พุตของวงจรขยายสัญญาณความถี่ช่วงกว้างและเอาต์พุตของวงจรกรองความถี่ต่ำผ่าน โดยจะเห็นว่าสามารถลดความผิดเพี้ยนของสัญญาณได้



รูปที่ 4.13 แสดงรูปสัญญาณเมื่อผ่านวงจรกรองความถี่ต่ำผ่าน Ref1 คือ สัญญาณเอาต์พุตของวงจรขยายสัญญาณความถี่ช่วงกว้าง Ch2 คือ สัญญาณเอาต์พุตของวงจรกรองความถี่ต่ำผ่าน



รูปที่ 4.14 แสดงสเปกตรัมสัญญาณเอาต์พุตของวงจรกรองความถี่ต่ำผ่าน

เนื่องจากสัญญาณเอาต์พุตจากวงจรมิกเซอร์มีขนาดแตกต่างกันเล็กน้อยในแต่ละความถี่ แต่เมื่อเอกสารถูกนำสัญญาณไปผ่านวงจรขยายสัญญาณความถี่ช่วงกว้างก็จะทำให้ขนาดสัญญาณต่างกันมากขึ้น นอกจากนี้ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรกรองความถี่ต่ำผ่านก็จะลดทอนสัญญาณในแต่ละความถี่แตกต่างกันเล็กน้อยด้วย เพราะฉะนั้น สัญญาณเอาต์พุตที่ออกจากวงจรกรองความถี่ต่ำผ่านจึงมีขนาดไม่เท่ากันในแต่ละความถี่ ดังนั้นจึงต้องใช้ วงจรควบคุมอัตราขยายอัตโนมัติ (Automatic Gain Control : AGC) เพื่อช่วยให้สัญญาณเอาต์พุตมีขนาด เท่ากันทุกความถี่

4.5 วงจรควบคุมอัตราขยายอัตโนมัติ

ประกอบด้วยส่วนสำคัญ 4 ส่วน คือ

1. วงจรลดทอนขนาด
2. วงจรขยายสัญญาณความถี่ช่วงกว้าง
3. วงจรดีเทคเตอร์ระดับแรงดัน
4. วงจรอินทิเกรเตอร์

4.5.1 วงจรลดทอนขนาด


วงจรนี้จะทำการลดทอนขนาดของสัญญาณได้เปลี่ยนไปตามขนาดของแรงดันไฟฟ้าที่มาควบคุม ซึ่งผลการทดลองเมื่อป้อนสัญญาณอินพุตขนาด -10 dBm แล้วเปลี่ยนค่าแรงดันไฟฟ้าที่มาควบคุมไป แสดงในตารางที่ 4.7 โดยขนาดของสัญญาณเอาต์พุตมีหน่วยเป็น dBm

ตารางที่ 4.7 แสดงผลการทดลองวงจรลดทอนขนาด

แรงดัน (V)	ความถี่ (MHz)							
	1	5	10	15	20	30	40	50
0	-50	-36	-34	-34	-34	-34	-32	-32
0.6	-42	-36	-34	-32	-32	-32	-32	-31
0.8	-36	-32	-30	-28	-28	-28	-28	-28
1	-28	-26	-25	-24	-25	-24	-25	-24
1.5	-24	-22	-22	-21	-21	-21	-21	-21
2	-22	-20	-20	-20	-20	-20	-20	-20
3	-20	-18	-18	-18	-18	-18	-18	-20
4	-19	-18	-17	-17	-17	-17	-17	-19
5	-18	-17	-17	-17	-17	-17	-17	-17
6	-18	-17	-17	-16	-16	-16	-16	-17
7	-18	-16	-16	-16	-16	-16	-16	-17
8	-18	-16	-16	-16	-16	-16	-16	-17

จะเห็นได้ว่าเมื่อใช้ระดับแรงดันตรงที่มาควบคุมเท่ากัน วงจรนี้จะสามารถลดทอนขนาดของ สัญญาณได้ใกล้เคียงกันในทุกความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.15 แสดงกราฟผลตอบสนองของวงจรคทอนขนาดที่ปรับค่าได้ด้วยแรงดัน
เมื่อป้อนสัญญาณอินพุตความถี่ 50 เมกะเฮิรตซ์

4.5.2 วงจรขยายสัญญาณความถี่ช่วงกว้าง

เนื่องจากสัญญาณเอาต์พุตของวงจรคทอนขนาดมีขนาดของสัญญาณต่ำ ซึ่งวงจรดีเทคเตอร์ไม่สามารถจะดีเทคสัญญาณได้ ดังนั้นจึงต้องทำการเพิ่มขนาดของสัญญาณก่อนที่จะป้อนเข้าวงจรดีเทคเตอร์ระดับแรงดัน ซึ่งในส่วนนี้จะใช้วงจรขยายสัญญาณความถี่ช่วงกว้างแบบที่ใช้ทรานซิสเตอร์เบอร์ 2N3904 ซึ่งได้แสดงผลการทดลองวงจรไว้แล้วในหัวข้อ 4.3

4.5.3 วงจรดีเทคเตอร์ระดับแรงดัน

วงจรนี้จะทำการดีเทคสัญญาณเอาต์พุตจากวงจขยายสัญญาณความถี่ช่วงกว้างก่อนที่จะป้อนเข้าไปเป็นสัญญาณเปรียบเทียบที่วงจรอินทิเกรเตอร์ ทำการทดลองโดยป้อนสัญญาณอินพุตที่มีขนาดต่างกัน แล้ววัดระดับแรงดันไฟตรงที่ดีเทคได้ในหน่วยมิลลิโวลต์ เมื่อความถี่เปลี่ยนไป ผลการทดลองแสดงในตารางที่ 4.8

ตารางที่ 4.8 แสดงผลการทดลองวงจรดีเทคเตอร์ระดับแรงดัน


อินพุต (dBm)	ความถี่ (MHz)					
	1	10	20	30	40	50
-2	81	80	77	75	71	70
0	118	117	114	110	106	105
+2	173	173	168	161	158	157
+4	286	282	277	265	262	260
+6	430	395	395	385	370	378
+8	636	618	618	608	587	594
+10	820	795	797	782	754	770

เมื่อนำวงจรส่วนต่างๆมาประกอบกันเป็นวงจรควบคุมอัตราขยายอัตโนมัติแล้ว ทำการทดลองวงจรโดยป้อนสัญญาณอินพุตที่มีขนาดต่างๆกันในแต่ละความถี่ แล้ววัดขนาดของสัญญาณเอาต์พุตในหน่วย dBm ได้ผลการทดลองดังตารางที่ 4.9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ตารางที่ 4.9 แสดงผลการทดลองวงจรควบคุมอัตราขยายอัตโนมัติ

ความถี่ (MHz)	สัญญาณอินพุต (dBm)			
	-15	-10	-5	0
1	-11	-11	-10	-11
5	-10	-10	-10	-10
10	-10	-10	-10	-10
15	-10	-10	-10	-10
20	-10	-10	-10	-10
25	-10	-9	-10	-9
30	-9	-9	-10	-9
35	-9	-9	-9	-9
40	-9	-9	-9	-9
45	-9	-9	-9	-9
50	-10	-8	-8	-8




รูปที่ 4.16 แสดงสเปกตรัมเอาต์พุตของวงจรควบคุมอัตราขยายอัตโนมัติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.17 แสดงสัญญาณเอาต์พุตของวงจรควบคุมอัตราขยายอัตโนมัติ
 Ref1 คือ สัญญาณเอาต์พุตของวงจรองความถี่ต่ำผ่าน
 Ch2 คือ สัญญาณเอาต์พุตของวงจรควบคุมอัตราขยายอัตโนมัติ

สัญญาณเอาต์พุตจากวงจรควบคุมอัตราขยายอัตโนมัติยังมีขนาดไม่สูงเท่าที่ต้องการจึงต้องทำการเพิ่มขนาดของสัญญาณอีกครั้งโดยใช้วงจรขยายสัญญาณความถี่ช่วงกว้างแบบที่ใช้ทรานซิสเตอร์เบอร์ 2N3866 (เนื่องจากสัญญาณเอาต์พุตของวงจรควบคุมอัตราขยายอัตโนมัติมีขนาด -10 dBm) ซึ่งกราฟในรูปที่ 4.18 จะแสดงถึงการทำงานของวงจรขยายสัญญาณความถี่ช่วงกว้างที่มีอัตราขยายเท่ากับ $+14$ dB



รูปที่ 4.18 แสดงกราฟสัญญาณเอาต์พุตของวงจรขยายสัญญาณความถี่ช่วงกว้างแบบที่ใช้ทรานซิสเตอร์เบอร์ 2N3866

ส่วนรูปที่ 4.19 จะแสดงรูปสัญญาณเอาต์พุตเปรียบเทียบระหว่างสัญญาณจากวงจรควบคุมอัตราขยายอัตโนมัติและจากวงจรขยายสัญญาณความถี่ช่วงกว้าง




รูปที่ 4.19 แสดงสัญญาณเอาต์พุตจากวงจรขยายสัญญาณความถี่ช่วงกว้าง
แบบที่ใช้ทรานซิสเตอร์เบอร์ 2N3866

Ref1 คือ สัญญาณเอาต์พุตจากวงจรควบคุมอัตราขยายอัตโนมัติ

Ch2 คือ สัญญาณเอาต์พุตจากวงจรขยายสัญญาณความถี่ช่วงกว้าง

และรูปที่ 4.20 แสดงสเปกตรัมสัญญาณเอาต์พุตของวงจรขยายสัญญาณความถี่ช่วงกว้างแบบที่
ใช้ทรานซิสเตอร์เบอร์ 2N3866



รูปที่ 4.20 แสดงสเปกตรัมของสัญญาณเอาต์พุตจากวงจรขยายสัญญาณความถี่ช่วงกว้าง
แบบที่ใช้ทรานซิสเตอร์เบอร์ 2N3866

เมื่อนำวงจรทั้งหมดมาต่อรวมกันและทำการปรับปรุงวงจรบางส่วนให้เหมาะสม โดยสัญญาณ
เอาต์พุตที่ออกจากวงจรมิกเซอร์จะต่อผ่านวงจรขยายสัญญาณความถี่ช่วงกว้างแบบที่ใช้ทรานซิสเตอร์
เบอร์ 2N3904 2 ชุดซึ่งจะมีวงจรลดทอนขนาด -10 dBm ต่ออยู่ระหว่างวงจร 2 ชุดนี้เพื่อให้ได้อัตราขยาย
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รวม +14 dBm จากนั้นจะนำเอาสัญญาณเอาต์พุตจากวงจรขยายสัญญาณความถี่ช่วงกว้างนี้ ต่อผ่าน วงจรกรองความถี่ต่ำผ่านเพื่อกรองเอาความถี่ฮาร์โมนิคสูงๆทิ้งไปให้เหลือเฉพาะความถี่ IF ที่ต้องการคือ 0-50 เมกกะเฮิร์ตซ์ แล้วจึงนำสัญญาณเอาต์พุตนี้ต่อเข้าวงจรควบคุมอัตราขยายอัตโนมัติ โดยใน ส่วน วงจรขยายสัญญาณความถี่ช่วงกว้างที่ใช้ในวงจรนี้จะใช้วงจรขยายสัญญาณความถี่ช่วงกว้างต่อกัน 2 ชุด เพื่อให้สัญญาณมีขนาดสูงพอที่วงจรฟีดแบ็คจะสามารถตีเทคได้ ส่วนการนำเอาสัญญาณไปใช้นั้นจะดึง สัญญาณเอาต์พุตจากวงจรขยายสัญญาณความถี่ช่วงกว้างสแตจแรกไปใช้ โดยจะนำสัญญาณนี้ไปผ่าน วงจรขยายสัญญาณความถี่ช่วงกว้างแบบที่ใช้ทรานซิสเตอร์เบอร์ 2N3866 เพื่อเพิ่มขนาดของสัญญาณอีก ครั้งหนึ่ง ซึ่งทำการวัดขนาดของสัญญาณเอาต์พุตที่จุดต่างๆ ได้ผลการทดลองดังตารางที่ 4.10

ตารางที่ 4.10 แสดงขนาดของสัญญาณเอาต์พุตจากส่วนต่างๆเมื่อรวมวงจรทั้งหมด


ความถี่ (MHz)	ขนาดสัญญาณเอาต์พุต (dBm)				
	MIXER	AMP1	LPF	AGC	AMP2
1	-24	-8	-12	-10	+2
5	-20	-4	-8	-9	+2
10	-20	-4	-9	-9	+2
15	-21	-5	-10	-9	+2
20	-20	-4	-9	-8	+3
25	-20	-3	-9	-8	+3
30	-20	-3	-10	-8	+3
35	-20	-4	-10	-8	+4
40	-20	-4	-10	-8	+4
45	-20	-4	-10	-7	+4
50	-20	-5	-12	-7	+4

โดยที่ AMP1 คือวงจรขยายสัญญาณความถี่ช่วงกว้างที่ใช้ขยายสัญญาณ IF ที่ได้จากมิกเซอร์


AMP2 คือวงจรขยายสัญญาณความถี่ช่วงกว้างที่ใช้ขยายสัญญาณเอาต์พุตที่ออกจากวงจร AGC

จากนั้นนำสัญญาณเอาต์พุตที่ได้ไปผ่านวงจรลดทอน (Attenuator) เพื่อให้สามารถปรับขนาดของสัญญาณได้ตามต้องการ โดยออกแบบให้สามารถปรับขนาดของสัญญาณแบบหยาบได้ 3 ระดับคือ 0 dBm, -10 dBm, -20 dBm โดยใช้วงจรลดทอนแบบพาส ส่วนการปรับขนาดแบบละเอียดจะสามารถปรับได้ในช่วง 0-10 dBm โดยการปรับค่าแรงดันอ้างอิงที่อยู่ในวงจรอินทิเกรเตอร์ในภาควงจรควบคุมอัตราขยายอัตโนมัติ ดังนั้นจึงสามารถปรับขนาดของสัญญาณได้ตั้งแต่ -30 dBm จนถึง 0 dBm ซึ่งผลการทดลองที่วัดโดยสเปกตรัมอานาไลเซอร์ที่มีขนาดของสัญญาณขาเข้าและความถี่ต่าง ๆ กันแสดงดังรูปต่อไปนี้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.21 (ก) แสดงสเปกตรัมของสัญญาณชาวน้ำที่ 10 เมกกะเฮิร์ตซ์ ขนาด 0 dBm




รูปที่ 4.21 (ข) แสดงสเปกตรัมของสัญญาณชาวน้ำที่ 10 เมกกะเฮิร์ตซ์ ขนาด -10 dBm




รูปที่ 4.21 (ค) แสดงสเปกตรัมของสัญญาณชาวน้ำที่ 10 เมกกะเฮิร์ตซ์ ขนาด -20 dBm


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.22 (ก) แสดงสเปกตรัมของสัญญาณชาวน้ำที่ 20 เมกกะเฮิร์ตซ์ ขนาด 0 dBm




รูปที่ 4.22 (ข) แสดงสเปกตรัมของสัญญาณชาวน้ำที่ 20 เมกกะเฮิร์ตซ์ ขนาด -10 dBm




รูปที่ 4.22 (ค) แสดงสเปกตรัมของสัญญาณชาวน้ำที่ 20 เมกกะเฮิร์ตซ์ ขนาด -20 dBm


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.23 (ก) แสดงสเปกตรัมของสัญญาณชาวน้ำที่ 30 เมกกะเฮิร์ตซ์ ขนาด 0 dBm




รูปที่ 4.23 (ข) แสดงสเปกตรัมของสัญญาณชาวน้ำที่ 30 เมกกะเฮิร์ตซ์ ขนาด -10 dBm




รูปที่ 4.23 (ค) แสดงสเปกตรัมของสัญญาณชาวน้ำที่ 30 เมกกะเฮิร์ตซ์ ขนาด -20 dBm


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.24 (ก) แสดงสเปกตรัมของสัญญาณชาวนที่ 40 เมกะเฮิร์ตซ์ ขนาด 0 dBm




รูปที่ 4.24 (ข) แสดงสเปกตรัมของสัญญาณชาวนที่ 40 เมกะเฮิร์ตซ์ ขนาด -10 dBm




รูปที่ 4.24 (ค) แสดงสเปกตรัมของสัญญาณชาวนที่ 40 เมกะเฮิร์ตซ์ ขนาด -20 dBm


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.25 (ก) แสดงสเปกตรัมของสัญญาณชาวน้ำที่ 50 เมกะเฮิร์ตซ์ ขนาด 0 dBm





รูปที่ 4.25 (ข) แสดงสเปกตรัมของสัญญาณชาวน้ำที่ 50 เมกะเฮิร์ตซ์ ขนาด -10 dBm



รูปที่ 4.25 (ค) แสดงสเปกตรัมของสัญญาณชาวน้ำที่ 50 เมกะเฮิร์ตซ์ ขนาด -20 dBm



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนรูปสัญญาณขาอินพุตที่วัดได้จากออสซิลโลสโคปที่ขนาดสัญญาณ 0 dBm ที่ความถี่ต่างแสดงได้ดังต่อไปนี้





รูปที่ 4.26 แสดงสัญญาณความถี่ 1 เมกกะเฮิรตซ์

รูปที่ 4.27 แสดงสัญญาณความถี่ 10 เมกกะเฮิรตซ์



รูปที่ 4.28 แสดงสัญญาณความถี่ 20 เมกกะเฮิรตซ์

รูปที่ 4.29 แสดงสัญญาณความถี่ 30 เมกกะเฮิรตซ์



รูปที่ 4.30 แสดงสัญญาณความถี่ 40 เมกกะเฮิรตซ์


รูปที่ 4.31 แสดงสัญญาณความถี่ 50 เมกกะเฮิรตซ์

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับใช้เพื่อการศึกษาเท่านั้น เมื่อผู้ใดเห็นเข้าไปเชิงประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


นอกจากเครื่องกำเนิดสัญญาณ โดยวิธีสังเคราะห์ความถี่นี้จะสามารถผลิตสัญญาณขาขึ้นได้แล้ว ยังสามารถผลิตสัญญาณเอพเอ็มและสัญญาณเอเอ็มได้ด้วย โดยจะนำสัญญาณที่ผลิตได้ความถี่ 0-50 เมกกะเฮิร์ตซ์มาเป็นสัญญาณพาหะ แล้วนำมาผสมกับสัญญาณมอดูเลทที่ป้อนเข้ามาจากภายนอก

4.6 การมอดูเลททางความถี่ (Frequency Modulation : FM)

ทำการทดลองโดยนำสัญญาณมอดูเลทจากภายนอก ความถี่ 10 กิโลเฮิร์ตซ์ ขนาด $2 V_{p-p}$ มา มอดูเลทกับสัญญาณพาหะที่ผลิตได้ในเครื่อง โดยออกแบบให้สามารถปรับค่าความถี่เบี่ยงเบนสูงสุด (Peak Deviation) ได้ 5 ค่า คือ 2 เมกกะเฮิร์ตซ์, 1 เมกกะเฮิร์ตซ์, 500 กิโลเฮิร์ตซ์, 250 กิโลเฮิร์ตซ์, 125 กิโลเฮิร์ตซ์ ซึ่งผลการทดลองที่วัดโดยสเปกตรัมอนาล็อกเซอร์ที่ความถี่ 50 เมกกะเฮิร์ตซ์ แสดงใน รูปที่ 4.32 ถึง รูปที่ 4.36




รูปที่ 4.32 แสดงสเปกตรัมของสัญญาณเอพเอ็มที่มีค่าความถี่เบี่ยงเบนสูงสุด 2 เมกกะเฮิร์ตซ์




รูปที่ 4.33 แสดงสเปกตรัมของสัญญาณเอพเอ็มที่มีค่าความถี่เบี่ยงเบนสูงสุด 1 เมกกะเฮิร์ตซ์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.34 แสดงสเปกตรัมของสัญญาณเอฟเอ็มที่มีค่าความถี่เบี่ยงเบนสูงสุด 500 กิโลเฮิร์ตซ์



รูปที่ 4.35 แสดงสเปกตรัมของสัญญาณเอฟเอ็มที่มีค่าความถี่เบี่ยงเบนสูงสุด 250 กิโลเฮิร์ตซ์




เอกสารนี้เป็นเอกสารที่ 4.36 แสดงสเปกตรัมของสัญญาณเอฟเอ็มที่มีค่าความถี่เบี่ยงเบนสูงสุด 125 กิโลเฮิร์ตซ์ การค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.7 การมอดูเลชันเชิงขนาด (Amplitude Modulation : AM)

ทำการทดลองโดยนำสัญญาณอินพุตที่จะนำมามอดูเลตจากภายนอก
ขนาด $2 V_{pp}$ มามอดูเลตกับสัญญาณพาหะที่ผลิตได้ในเครื่อง
สเปกตรัมอนาล็อกเซอร์เป็นดังรูปที่ 4.37-4.41

ความถี่ 10 กิโลเฮิร์ตซ์
ผลการทดลองที่วัดโดย




รูปที่ 4.37 แสดงสเปกตรัมของสัญญาณเอเอ็ม โดยมีสัญญาณพาหะความถี่ 10 เมกกะเฮิร์ตซ์




รูปที่ 4.38 แสดงสเปกตรัมของสัญญาณเอเอ็ม โดยมีสัญญาณพาหะความถี่ 20 เมกกะเฮิร์ตซ์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.39 แสดงสเปกตรัมของสัญญาณเอเอ็ม โดยมีสัญญาณพาหะความถี่ 30 เมกะเฮิรตซ์




รูปที่ 4.40 แสดงสเปกตรัมของสัญญาณเอเอ็ม โดยมีสัญญาณพาหะความถี่ 40 เมกะเฮิรตซ์



รูปที่ 4.41 แสดงสเปกตรัมของสัญญาณเอเอ็ม โดยมีสัญญาณพาหะความถี่ 50 เมกะเฮิรตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปสัญญาณเอเอ็มเมื่อใช้ออสซิลโลสโคปวัด โดยป้อนสัญญาณพาหะความถี่ 50 เมกกะเฮิร์ตซ์
มอดูเลทกับสัญญาณมอดูเลทความถี่ 10 กิโลเฮิร์ตซ์ ขนาด $2 V_{pp}$



รูปที่ 4.42 แสดงรูปสัญญาณคลื่นเอเอ็ม
R2 คือ สัญญาณพาหะที่ความถี่ 50 เมกกะเฮิร์ตซ์
Ch2 คือ สัญญาณมอดูเลทความถี่ 10 กิโลเฮิร์ตซ์
R1 คือ สัญญาณคลื่นที่มอดูเลทแบบเอเอ็ม

สัญญาณเอเอ็มและสัญญาณเอเฟเอ็มสามารถปรับขนาดแอมพลิจูดได้ตามต้องการ โดยใช้วงจรถอดทอนขนาดสัญญาณชุดเดียวกันกับที่ใช้ในการปรับขนาดของสัญญาณไซน์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทวิจารณ์และบทสรุป

ปริญญาโทฉบับนี้เป็นกรอกแบบและสร้างเครื่องกำเนิดสัญญาณโดยวิธีสังเคราะห์ความถี่ โดยนำหลักการของระบบเฟสล็อกคูลูมาใช้เพื่อที่จะผลิตความถี่ที่มีความเที่ยงตรง และได้ออกแบบให้เครื่องกำเนิดสัญญาณนี้สามารถกำเนิดสัญญาณรูปไซน์ได้ตั้งแต่ 0-50 เมกกะเฮิร์ตซ์ ปรับความถี่และขนาดของสัญญาณได้ง่ายและรวดเร็ว นอกจากนี้ยังสามารถมอดูเลตเชิงขนาดและมอดูเลตทางความถี่ได้

เครื่องกำเนิดสัญญาณนี้ประกอบด้วยส่วนหลักๆ คือ ภาคสังเคราะห์ความถี่ , ภาคการผสมสัญญาณโดยใช้วงจรมิกเซอร์ , ภาควงจรรขยายสัญญาณความถี่ช่วงกว้าง , ภาควงจรรองสัญญาณความถี่ต่ำผ่าน , ภาควงจรถวมอัตรายาฮอโนมิตี , ภาคการมอดูเลตเชิงขนาด , ภาคการมอดูเลตทางความถี่ และชุดวงจรรีบขนาดของสัญญาณ

ในตอนแรกทำการออกแบบวงจรภาคสังเคราะห์ความถี่โดยใช้ระบบเฟสล็อกคูลู 2 ชุด ชุดแรกสร้างสัญญาณความถี่ 200 เมกกะเฮิร์ตซ์ เพื่อใช้เป็นสัญญาณ RF และชุดที่สองสร้างสัญญาณที่สามารถปรับความถี่ได้ตั้งแต่ 200-250 เมกกะเฮิร์ตซ์ เพื่อใช้เป็นสัญญาณ LO จากนั้นนำสัญญาณทั้งสองชุดเข้าวงจรมิกเซอร์ ทำการวัดผลการทดลองได้สัญญาณความถี่ผลต่างและยังมีสัญญาณความถี่อื่นๆ เช่น ความถี่ผลบวก , ความถี่ฮาร์โมนิคอื่นๆ และสัญญาณมีเพาเวอร์ต่ำ ทำให้รูปสัญญาณไม่ดีขึ้นจึงต้องทำการขยายขนาดสัญญาณด้วยวงจรรขยายสัญญาณความถี่ช่วงกว้าง 0-50 เมกกะเฮิร์ตซ์ ซึ่งจะช่วยลดทอนสัญญาณความถี่อื่นๆที่มากกว่า 50 เมกกะเฮิร์ตซ์ที่ไม่ต้องการลงไปด้วย แล้วจึงนำสัญญาณไปผ่านวงจรรองความถี่ต่ำผ่านที่มีความถี่คัทออฟ 50 เมกกะเฮิร์ตซ์อีกทีหนึ่งเพื่อให้รูปสัญญาณดีขึ้น แต่สัญญาณเอาต์พุตที่ได้ออกมาในแต่ละความถี่ไม่เท่ากันจึงต้องออกแบบวงจรถวมอัตรายาฮอโนมิตีเพื่อทำให้สัญญาณเอาต์พุตมีขนาดใกล้เคียงกันในทุกๆความถี่ หลังจากนั้นจึงขยายขนาดสัญญาณด้วยวงจรรขยายสัญญาณความถี่ช่วงกว้างอีกครั้งหนึ่งเพื่อให้ได้ระดับสัญญาณขนาดสูงสุด 0 dBm ก่อนที่จะนำสัญญาณไปผ่านวงจรรีบขนาดของสัญญาณซึ่งสามารถปรับค่าความละเอียดได้ตั้งแต่ -30 dBm ถึง 0 dBm ส่วนการมอดูเลตสามารถรับสัญญาณมอดูเลตได้ตั้งแต่ 1-20 กิโลเฮิร์ตซ์ และสามารถปรับขนาดของสัญญาณมอดูเลตที่จะเข้าไปมอดูเลตได้โดยมีสวิทช์ควบคุมระดับสัญญาณ นอกจากนี้ถ้าเป็นการมอดูเลตแบบเอฟเอ็มสามารถเลือกค่าการเบี่ยงเบนความถี่ได้ 5 ระดับ คือ 2 เมกกะเฮิร์ตซ์ , 1 เมกกะเฮิร์ตซ์ , 500 กิโลเฮิร์ตซ์ , 250 กิโลเฮิร์ตซ์ และ 125 กิโลเฮิร์ตซ์

ปัญหาที่เกิดขึ้น คือ เครื่องกำเนิดสัญญาณโดยวิธีสังเคราะห์ความถี่จะสามารถผลิตสัญญาณได้ตั้งแต่ความถี่ 1-50 เมกกะเฮิร์ตซ์ เนื่องจากริโซลูชันของระบบสังเคราะห์ความถี่มีค่าเท่ากับ 10 กิโลเฮิร์ตซ์ ซึ่งไม่ละเอียดพอ นอกจากนี้ที่ความถี่ต่ำๆสัญญาณที่ได้ยังมีฮาร์โมนิคอื่นๆอยู่ซึ่งวงจรรองความถี่ต่ำผ่านที่ใช้ใน วงจรนี้ไม่สามารถกรองทิ้งไปได้หมด ดังนั้นถ้าจะให้รูปสัญญาณดีขึ้นควรเพิ่มวงจรรองความถี่ต่ำผ่านที่มีความถี่คัทออฟหลายๆค่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. Wayne Tomasi ,“ ELETRONIC COMMUNICATION SYSTEMS Fundamental Through Advanced ”, Third Edition , Prentice-Hall , Inc , USA.
2. Stephen R. Fleeman ,“ Electronic Devices Discrete and Integrated ”, Prentice-Hall 1990
3. Kennedy Devis ,“ Electronic Communication Systems ”, Fouth Edition , McGRAW-HILL
4. Forrest Barker ,“ Communication electronics systems circuit and devices ”, Prentice-Hall , Inc.
5. คร.สิทธิชัย โภไคยอุดม และ คร.พีรศักดิ์ วรสุนทรโรสด ,“ ทฤษฎีการคำนวณวงจรอิเล็กทรอนิกส์ ”, พิมพ์ครั้งที่ 1 พ.ศ. 2533 , บริษัท ซีเอ็ดยูเคชั่น จำกัด
6. สุชาติ กังวารจิตต์ ,“ เครื่องรับส่งวิทยุและระบบวิทยุสื่อสาร ”, บริษัท ซีเอ็ดยูเคชั่น จำกัด , 2536



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางแสดงค่าโปรแกรมความถี่ 1-50 MHz


ความถี่ (MHz)	N	A	ความถี่ (MHz)	N	A
1.000	0100111010	000100	26.000	0101100001	001000
2.000	0100111011	101000	27.000	0101100010	101100
3.000	0100111101	001100	28.000	0101100100	010000
4.000	0100111110	110000	29.000	0101100101	110100
5.000	0101001010	010100	30.000	0101100111	011000
6.000	0101001011	111000	31.000	0101101000	111100
7.000	0101000011	011100	32.000	0101101010	100000
8.000	0101000101	000000	33.000	0101101100	000100
9.000	0101000110	100100	34.000	0101101101	101000
10.000	0101001000	001000	35.000	0101101111	001100
11.000	0101001001	101100	36.000	0101110000	110000
12.000	0101001011	010000	37.000	0101110010	010100
13.000	0101001100	110100	38.000	0101110011	111000
14.000	0101001110	011000	39.000	0101110101	011100
15.000	0101001111	111100	40.000	0101110111	000000
16.000	0101010001	100000	41.000	0101110000	100100
17.000	0101010011	000100	42.000	0101111010	001000
18.000	0101010100	101000	43.000	0101111011	101100
19.000	0101010110	001100	44.000	0101111101	010000
20.000	0101010111	110000	45.000	0101111110	110100
21.000	0101011001	010100	46.000	0110000000	011000
22.000	0101011010	111000	47.000	0110000001	111100
23.000	0101011100	011100	48.000	0110000011	100000
24.000	0101011110	000000	49.000	0110000101	000100
25.000	0101011111	100100	50.000	0110000110	101000

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2N3904



MMBT3904



MMPQ3904



PZT3904



NPN General Purpose Amplifier

This device is designed as a general purpose amplifier and switch. The useful dynamic range extends to 100 mA as a switch and to 100 MHz as an amplifier. Sourced from Process 23.

Absolute Maximum Ratings* TA = 25°C unless otherwise noted

Symbol	Parameter	Value	Units
V _{CEO}	Collector-Emitter Voltage	40	V
V _{CBO}	Collector-Base Voltage	60	V
V _{EBO}	Emitter-Base Voltage	6.0	V
I _C	Collector Current - Continuous	200	mA
T _J , T _{stg}	Operating and Storage Junction Temperature Range	-55 to +150	°C

*These ratings are limiting values above which the serviceability of any semiconductor device may be impaired.

NOTES:

- 1) These ratings are based on a maximum junction temperature of 150 degrees C.
- 2) These are steady state limits. The factory should be consulted on applications involving pulsed or low duty cycle operations.

NPN General Purpose Amplifier
(continued)

Electrical Characteristics

TA = 25°C unless otherwise noted

Symbol	Parameter	Test Conditions	Min	Max	Units
OFF CHARACTERISTICS					
$V_{(BR)CEO}$	Collector-Emitter Breakdown Voltage	$I_C = 10 \text{ mA}, I_B = 0$	40		V
$V_{(BR)CBO}$	Collector-Base Breakdown Voltage	$I_C = 10 \text{ } \mu\text{A}, I_E = 0$	60		V
$V_{(BR)EBO}$	Emitter-Base Breakdown Voltage	$I_E = 10 \text{ } \mu\text{A}, I_C = 0$	6.0		V
I_{BL}	Base Cutoff Current	$V_{CE} = 30 \text{ V}, V_{EB} = 0$		50	nA
I_{CEX}	Collector Cutoff Current	$V_{CE} = 30 \text{ V}, V_{EB} = 0$		50	nA

ON CHARACTERISTICS*

h_{FE}	DC Current Gain	$I_C = 0.1 \text{ mA}, V_{CE} = 1.0 \text{ V}$	40		
		$I_C = 1.0 \text{ mA}, V_{CE} = 1.0 \text{ V}$	70		
		$I_C = 10 \text{ mA}, V_{CE} = 1.0 \text{ V}$	100	300	
		$I_C = 50 \text{ mA}, V_{CE} = 1.0 \text{ V}$	60		
		$I_C = 100 \text{ mA}, V_{CE} = 1.0 \text{ V}$	30		
$V_{CE(sat)}$	Collector-Emitter Saturation Voltage	$I_C = 10 \text{ mA}, I_B = 1.0 \text{ mA}$		0.2	V
		$I_C = 50 \text{ mA}, I_B = 5.0 \text{ mA}$		0.3	V
$V_{BE(sat)}$	Base-Emitter Saturation Voltage	$I_C = 10 \text{ mA}, I_B = 1.0 \text{ mA}$	0.65	0.85	V
		$I_C = 50 \text{ mA}, I_B = 5.0 \text{ mA}$		0.95	V

SMALL SIGNAL CHARACTERISTICS

f_T	Current Gain - Bandwidth Product	$I_C = 10 \text{ mA}, V_{CE} = 20 \text{ V},$ $f = 100 \text{ MHz}$	300		MHz
C_{obo}	Output Capacitance	$V_{CB} = 5.0 \text{ V}, I_E = 0,$ $f = 1.0 \text{ MHz}$		4.0	pF
C_{ibo}	Input Capacitance	$V_{EB} = 0.5 \text{ V}, I_C = 0,$ $f = 1.0 \text{ MHz}$		8.0	pF
NF	Noise Figure (except MMPQ3904)	$I_C = 100 \text{ } \mu\text{A}, V_{CE} = 5.0 \text{ V},$ $R_S = 1.0 \text{ k}\Omega, f = 10 \text{ Hz to } 15.7 \text{ kHz}$		5.0	dB

SWITCHING CHARACTERISTICS (except MMPQ3904)

t_d	Delay Time	$V_{CC} = 3.0 \text{ V}, V_{BE} = 0.5 \text{ V},$		35	ns
t_r	Rise Time	$I_C = 10 \text{ mA}, I_{B1} = 1.0 \text{ mA}$		35	ns
t_s	Storage Time	$V_{CC} = 3.0 \text{ V}, I_C = 10 \text{ mA}$		200	ns
t_f	Fall Time	$I_{B1} = I_{B2} = 1.0 \text{ mA}$		50	ns

*Pulse Test: Pulse Width $\leq 300 \text{ } \mu\text{s}$, Duty Cycle $\leq 2.0\%$

Spice Model

NPN (Is=6.734f Xti=3 Eg=1.11 Vaf=74.03 Bf=416.4 Ne=1.259 Ise=6.734 Ikf=66.78m Xtb=1.5 Br=.7371 Nc=2 Isc=0 Ikr=0 Rc=1 Cjc=3.638p Mjc=.3085 Vjc=.75 Fc=.5 Cje=4.493p Mje=.2593 Vje=.75 Tr=239.5n Tf=301.2p Itf=.4 Vtf=4 Xtf=2 Rb=10)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

NPN General Purpose Amplifier

(continued)

Thermal Characteristics

TA = 25°C unless otherwise noted

Symbol	Characteristic	Max		Units
		2N3904	*PZT3904	
P _D	Total Device Dissipation Derate above 25°C	625	1,000	mW
		5.0	8.0	mW/°C
R _{θJC}	Thermal Resistance, Junction to Case	83.3		°C/W
R _{θJA}	Thermal Resistance, Junction to Ambient	200	125	°C/W


Symbol	Characteristic	Max		Units
		**MMBT3904	MMPQ3904	
P _D	Total Device Dissipation Derate above 25°C	350	1,000	mW
		2.8	8.0	mW/°C
R _{θJA}	Thermal Resistance, Junction to Ambient Effective 4 Die Each Die	357		°C/W
			125	°C/W
			240	°C/W

* Device mounted on FR-4 PCB 36 mm X 18 mm X 1.5 mm; mounting pad for the collector lead min. 6 cm².


** Device mounted on FR-4 PCB 1.6" X 1.6" X 0.06"

Typical Characteristics


Typical Pulsed Current Gain vs Collector Current




Collector-Emitter Saturation Voltage vs Collector Current



Base-Emitter Saturation Voltage vs Collector Current





Base-Emitter ON Voltage vs Collector Current



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

NPN General Purpose Amplifier (continued)

Typical Characteristics (continued)



Test Circuits



FIGURE 1: Delay and Rise Time Equivalent Test Circuit




FIGURE 2: Storage and Fall Time Equivalent Test Circuit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


PLL Frequency Synthesizer Family CMOS

MC145151-2
MC145152-2
MC145155-2
MC145156-2
MC145157-2
MC145158-2

The devices described in this document are typically used as low-power, phase-locked loop frequency synthesizers. When combined with an external low-pass filter and voltage-controlled oscillator, these devices can provide all the remaining functions for a PLL frequency synthesizer operating up to the device's frequency limit. For higher VCO frequency operation, a down mixer or a prescaler can be used between the VCO and the synthesizer IC.

These frequency synthesizer chips can be found in the following and other applications:

- CATV
- AM/FM Radios
- Two-Way Radios
- TV Tuning
- Scanning Receivers
- Amateur Radio



CONTENTS

	Page
DEVICE DETAIL SHEETS	
MC145151-2 Parallel-Input, Single-Modulus	2
MC145152-2 Parallel-Input, Dual-Modulus	5
MC145155-2 Serial-Input, Single-Modulus (Not Recommended for New Designs)	9
MC145156-2 Serial-Input, Dual-Modulus (Not Recommended for New Designs)	13
MC145157-2 Serial-Input, Single-Modulus	17
MC145158-2 Serial-Input, Dual-Modulus	20
FAMILY CHARACTERISTICS	
Maximum Ratings	23
DC Electrical Characteristics	23
AC Electrical Characteristics	25
Timing Requirements	26
Frequency Characteristics	27
Phase Detector/Lock Detector Output Waveforms	27
DESIGN CONSIDERATIONS	
Phase-Locked Loop — Low-Pass Filter Design	28
Crystal Oscillator Considerations	29
Dual-Modulus Prescaling	30

REV 3
1/99



MOTOROLA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญูญาติให้นำไปประเขยชนดานการค้

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Parallel-Input PLL Frequency Synthesizer

Interfaces with Dual-Modulus Prescalers

The MC145152-2 is programmed by sixteen parallel inputs for the N and A counters and three input lines for the R counter. The device features consist of a reference oscillator, selectable-reference divider, two-output phase detector, 10-bit programmable divide-by-N counter, and 6-bit programmable +A counter.

The MC145152-2 is an improved-performance drop-in replacement for the MC145152-1. Power consumption has decreased and ESD and latch-up performance have improved.

- Operating Temperature Range: -40 to 85°C
- Low Power Consumption Through Use of CMOS Technology
- 3.0 to 9.0 V Supply Range
- On- or Off-Chip Reference Oscillator Operation
- Lock Detect Signal
- Dual Modulus/Parallel Programming
- 8 User-Selectable +R Values: 8, 64, 128, 256, 512, 1024, 1160, 2048
- +N Range = 3 to 1023, +A Range = 0 to 63
- Chip Complexity: 8000 FETs or 2000 Equivalent Gates
- See Application Note AN980

MC145152-2



P SUFFIX
PLASTIC DIP
CASE 710



DW SUFFIX
SOG PACKAGE
CASE 751F


ORDERING INFORMATION

MC145152P2 Plastic DIP
MC145152DW2 SOG Package

PIN ASSIGNMENT

f_{in}	1	28	LD
VSS	2	27	OSC _{in}
VDD	3	26	OSC _{out}
RA0	4	25	A4
RA1	5	24	A3
RA2	6	23	A0
ϕ_R	7	22	A2
ϕ_V	8	21	A1
MC	9	20	N9
A5	10	19	N8
N0	11	18	N7
N1	12	17	N6
N2	13	16	N5
N3	14	15	N4

MC145152-2 BLOCK DIAGRAM



NOTE: N0 – N9, A0 – A5, and RA0 – RA2 have pull-up resistors that are not shown.

PIN DESCRIPTIONS

INPUT PINS

f_{in}
Frequency Input (Pin 1)

Input to the positive edge triggered + N and + A counters. f_{in} is typically derived from a dual-modulus prescaler and is ac coupled into the device. For larger amplitude signals (standard CMOS logic levels) dc coupling may be used.

RA0, RA1, RA2
Reference Address Inputs (Pins 4, 5, 6)

These three inputs establish a code defining one of eight possible divide values for the total reference divider. The total reference divide values are as follows:

Reference Address Code			Total Divide Value
RA2	RA1	RA0	
0	0	0	8
0	0	1	64
0	1	0	128
0	1	1	256
1	0	0	512
1	0	1	1024
1	1	0	1160
1	1	1	2048

N0 – N9
N Counter Programming Inputs (Pins 11 – 20)

The N inputs provide the data that is preset into the + N counter when it reaches the count of 0. N0 is the least significant digit and N9 is the most significant. Pull-up resistors ensure that inputs left open remain at a logic 1 and require only a SPST switch to alter data to the zero state.

A0 – A5
A Counter Programming Inputs
(Pins 23, 21, 22, 24, 25, 10)

The A inputs define the number of clock cycles of f_{in} that require a logic 0 on the MC output (see **Dual-Modulus**

Prescaling section). The A inputs all have internal pull-up resistors that ensure that inputs left open will remain at a logic 1.

OSC_{in}, OSC_{out}
Reference Oscillator Input/Output (Pins 27, 26)

These pins form an on-chip reference oscillator when connected to terminals of an external parallel resonant crystal. Frequency setting capacitors of appropriate value must be connected from OSC_{in} to ground and OSC_{out} to ground. OSC_{in} may also serve as the input for an externally-generated reference signal. This signal is typically ac coupled to OSC_{in}, but for larger amplitude signals (standard CMOS logic levels) dc coupling may also be used. In the external reference mode, no connection is required to OSC_{out}.

OUTPUT PINS

ΦR, ΦV
Phase Detector B Outputs (Pins 7, 8)

These phase detector outputs can be combined externally for a loop-error signal.

If the frequency f_V is greater than f_R or if the phase of f_V is leading, then error information is provided by Φ_V pulsing low. Φ_R remains essentially high.

If the frequency f_V is less than f_R or if the phase of f_V is lagging, then error information is provided by Φ_R pulsing low. Φ_V remains essentially high.

If the frequency of $f_V = f_R$ and both are in phase, then both Φ_V and Φ_R remain high except for a small minimum time period when both pulse low in phase.

MC
Dual-Modulus Prescale Control Output (Pin 9)

Signal generated by the on-chip control logic circuitry for controlling an external dual-modulus prescaler. The MC level will be low at the beginning of a count cycle and will remain low until the + A counter has counted down from its programmed value. At this time, MC goes high and remains high until the + N counter has counted the rest of the way down from its programmed value (N – A additional counts since both + N and + A are counting down during the first

portion of the cycle). MC is then set back low, the counters preset to their respective programmed values, and the above sequence repeated. This provides for a total programmable divide value ($N_T = N \cdot P + A$ where P and P + 1 represent the dual-modulus prescaler divide values respectively for high and low MC levels, N the number programmed into the + N counter, and A the number programmed into the + A counter.

LD
Lock Detector Output (Pin 28)

Essentially a high level when loop is locked (f_R, f_V of same phase and frequency). Pulses low when loop is out of lock.

POWER SUPPLY


VDD
Positive Power Supply (Pin 3)

The positive power supply potential. This pin may range from + 3 to + 9 V with respect to V_{SS} .

VSS
Negative Power Supply (Pin 2)


The most negative supply potential. This pin is usually ground.

TYPICAL APPLICATIONS



- NOTES:
1. Off-chip oscillator optional.
 2. The ϕ_R and ϕ_V outputs are fed to an external combiner/loop filter. See the Phase-Locked Loop — Low-Pass Filter Design page for additional information. The ϕ_R and ϕ_V outputs swing rail-to-rail. Therefore, the user should be careful not to exceed the common mode input range of the op amp used in the combiner/loop filter.

Figure 1. Synthesizer for Land Mobile Radio VHF Bands



NOTES:

1. Receiver 1st I.F. = 45 MHz, low side injection; Receiver 2nd I.F. = 11.7 MHz, low side injection.
2. Duplex operation with 45 MHz receiver/transmit separation.
3. $f_R = 7.5 \text{ kHz}$; $+R = 2048$.
4. $N_{\text{total}} = N + 64 + A = 27501 \text{ to } 28166$; $N = 429 \text{ to } 440$; $A = 0 \text{ to } 63$.
5. MC145158-2 may be used where serial data entry is desired.
6. High frequency prescalers (e.g., MC12018 [520 MHz] and MC12022 [1 GHz]) may be used for higher frequency VCO and f_{ref} implementations.
7. The ϕ_R and ϕ_V outputs are fed to an external combiner/loop filter. See the Phase-Locked Loop — Low-Pass Filter Design page for additional information. The ϕ_R and ϕ_V outputs swing rail-to-rail. Therefore, the user should be careful not to exceed the common mode input range of the op amp used in the combiner/loop filter.

Figure 2. 666-Channel, Computer-Controlled, Mobile Radiotelephone Synthesizer for 800 MHz Cellular Radio Systems

MC145152-2 Data Sheet Continued on Page 23

MC14515X-2 FAMILY CHARACTERISTICS AND DESCRIPTIONS

MAXIMUM RATINGS* (Voltages Referenced to V_{SS})

Symbol	Parameter	Value	Unit
V _{DD}	DC Supply Voltage	- 0.5 to + 10.0	V
V _{in} , V _{out}	Input or Output Voltage (DC or Transient) except SW1, SW2	- 0.5 to V _{DD} + 0.5	V
V _{out}	Output Voltage (DC or Transient), SW1, SW2 (R _{pull-up} = 4.7 kΩ)	- 0.5 to + 15	V
I _{in} , I _{out}	Input or Output Current (DC or Transient), per Pin	± 10	mA
I _{DD} , I _{SS}	Supply Current, V _{DD} or V _{SS} Pins	± 30	mA
P _D	Power Dissipation, per Package†	500	mW
T _{stg}	Storage Temperature	- 65 to + 150	°C
T _L	Lead Temperature, 1 mm from Case for 10 seconds	260	°C

These devices contain protection circuitry to protect against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to these high-impedance circuits. For proper operation, V_{in} and V_{out} should be constrained to the range V_{SS} ≤ (V_{in} or V_{out}) ≤ V_{DD} except for SW1 and SW2.

SW1 and SW2 can be tied through external resistors to voltages as high as 15 V, independent of the supply voltage.

Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}), except for inputs with pull-up devices. Unused outputs must be left open.

* Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the limits in the Electrical Characteristics tables or Pin Descriptions section.

† Power Dissipation Temperature Derating:

Plastic DIP: - 12 mW/°C from 65 to 85°C

SOG Package: - 7 mW/°C from 65 to 85°C

ELECTRICAL CHARACTERISTICS (Voltages Referenced to V_{SS})

Symbol	Parameter	Test Condition	V _{DD} V	- 40°C		25°C		85°C		Unit
				Min	Max	Min	Max	Min	Max	
V _{DD}	Power Supply Voltage Range		—	3	9	3	9	3	9	V
I _{SS}	Dynamic Supply Current	f _{in} = OSC _{in} = 10 MHz, 1 V p-p ac coupled sine wave R = 128, A = 32, N = 128	3 5 9	— — —	3.5 10 30	— — —	3 7.5 24	— — —	3 7.5 24	mA
I _{SS}	Quiescent Supply Current (not including pull-up current component)	V _{in} = V _{DD} or V _{SS} I _{out} = 0 μA	3 5 9	— — —	800 1200 1600	— — —	800 1200 1600	— — —	1600 2400 3200	μA
V _{in}	Input Voltage — f _{in} , OSC _{in}	Input ac coupled sine wave	—	500	—	500	—	500	—	mV p-p
V _{IL}	Low-Level Input Voltage — f _{in} , OSC _{in}	V _{out} ≥ 2.1 V Input dc V _{out} ≥ 3.5 V coupled V _{out} ≥ 6.3 V square wave	3 5 9	— — —	0 0 0	— — —	0 0 0	— — —	0 0 0	V
V _{IH}	High-Level Input Voltage — f _{in} , OSC _{in}	V _{out} ≤ 0.9 V Input dc V _{out} ≤ 1.5 V coupled V _{out} ≤ 2.7 V square wave	3 5 9	3.0 5.0 9.0	— — —	3.0 5.0 9.0	— — —	3.0 5.0 9.0	— — —	V
V _{IL}	Low-Level Input Voltage — except f _{in} , OSC _{in}		3 5 9	— — —	0.9 1.5 2.7	— — —	0.9 1.5 2.7	— — —	0.9 1.5 2.7	V
V _{IH}	High-Level Input Voltage — except f _{in} , OSC _{in}		3 5 9	2.1 3.5 6.3	— — —	2.1 3.5 6.3	— — —	2.1 3.5 6.3	— — —	V
I _{in}	Input Current (f _{in} , OSC _{in})	V _{in} = V _{DD} or V _{SS}	9	± 2	± 50	± 2	± 25	± 2	± 22	μA
I _{IL}	Input Leakage Current (Data, CLK, ENB — without pull-ups)	V _{in} = V _{SS}	9	—	- 0.3	—	- 0.1	—	- 1.0	μA
I _{IH}	Input Leakage Current (all inputs except f _{in} , OSC _{in})	V _{in} = V _{DD}	9	—	0.3	—	0.1	—	1.0	μA

(continued)



DC ELECTRICAL CHARACTERISTICS (continued)

Symbol	Parameter	Test Condition	V _{DD} V	- 40°C		25°C		85°C		Unit
				Min	Max	Min	Max	Min	Max	
I _{IL}	Pull-up Current (all inputs with pull-ups)	V _{in} = V _{SS}	9	- 20	- 400	- 20	- 200	- 20	- 170	μA
C _{in}	Input Capacitance		—	—	10	—	10	—	10	pF
V _{OL}	Low-Level Output Voltage — OSC _{out}	I _{out} = 0 μA V _{in} = V _{DD}	3	—	0.9	—	0.9	—	0.9	V
			5	—	1.5	—	1.5	—	1.5	
			9	—	2.7	—	2.7	—	2.7	
V _{OH}	High-Level Output Voltage — OSC _{out}	I _{out} = 0 μA V _{in} = V _{SS}	3	2.1	—	2.1	—	2.1	—	V
			5	3.5	—	3.5	—	3.5	—	
			9	6.3	—	6.3	—	6.3	—	
V _{OL}	Low-Level Output Voltage — Other Outputs	I _{out} = 0 μA	3	—	0.05	—	0.05	—	0.05	V
			5	—	0.05	—	0.05	—	0.05	
			9	—	0.05	—	0.05	—	0.05	
V _{OH}	High-Level Output Voltage — Other Outputs	I _{out} = 0 μA	3	2.95	—	2.95	—	2.95	—	V
			5	4.95	—	4.95	—	4.95	—	
			9	8.95	—	8.95	—	8.95	—	
V(BR)DSS	Drain-to-Source Breakdown Voltage — SW1, SW2	R _{pull-up} = 4.7 kΩ	—	15	—	15	—	15	—	V
I _{OL}	Low-Level Sinking Current — MC	V _{out} = 0.3 V V _{out} = 0.4 V V _{out} = 0.5 V	3	1.30	—	1.10	—	0.66	—	mA
			5	1.90	—	1.70	—	1.08	—	
			9	3.80	—	3.30	—	2.10	—	
I _{OH}	High-Level Sourcing Current — MC	V _{out} = 2.7 V V _{out} = 4.6 V V _{out} = 8.5 V	3	- 0.60	—	- 0.50	—	- 0.30	—	mA
			5	- 0.90	—	- 0.75	—	- 0.50	—	
			9	- 1.50	—	- 1.25	—	- 0.80	—	
I _{OL}	Low-Level Sinking Current — LD	V _{out} = 0.3 V V _{out} = 0.4 V V _{out} = 0.5 V	3	0.25	—	0.20	—	0.15	—	mA
			5	0.64	—	0.51	—	0.36	—	
			9	1.30	—	1.00	—	0.70	—	
I _{OH}	High-Level Sourcing Current — LD	V _{out} = 2.7 V V _{out} = 4.6 V V _{out} = 8.5 V	3	- 0.25	—	- 0.20	—	- 0.15	—	mA
			5	- 0.64	—	- 0.51	—	- 0.36	—	
			9	- 1.30	—	- 1.00	—	- 0.70	—	
I _{OL}	Low-Level Sinking Current — SW1, SW2	V _{out} = 0.3 V V _{out} = 0.4 V V _{out} = 0.5 V	3	0.80	—	0.48	—	0.24	—	mA
			5	1.50	—	0.90	—	0.45	—	
			9	3.50	—	2.10	—	1.05	—	
I _{OL}	Low-Level Sinking Current — Other Outputs	V _{out} = 0.3 V V _{out} = 0.4 V V _{out} = 0.5 V	3	0.44	—	0.35	—	0.22	—	mA
			5	0.64	—	0.51	—	0.36	—	
			9	1.30	—	1.00	—	0.70	—	
I _{OH}	High-Level Sourcing Current — Other Outputs	V _{out} = 2.7 V V _{out} = 4.6 V V _{out} = 8.5 V	3	- 0.44	—	- 0.35	—	- 0.22	—	mA
			5	- 0.64	—	- 0.51	—	- 0.36	—	
			9	- 1.30	—	- 1.00	—	- 0.70	—	
I _{OZ}	Output Leakage Current — PD _{out}	V _{out} = V _{DD} or V _{SS} Output in Off State	9	—	± 0.3	—	± 0.1	—	± 1.0	μA
I _{OZ}	Output Leakage Current — SW1, SW2	V _{out} = V _{DD} or V _{SS} Output in Off State	9	—	± 0.3	—	± 0.1	—	± 3.0	μA
C _{out}	Output Capacitance — PD _{out}	PD _{out} — Three-State	—	—	10	—	10	—	10	pF

AC ELECTRICAL CHARACTERISTICS ($C_L = 50 \text{ pF}$, Input $t_r = t_f = 10 \text{ ns}$)


Symbol	Parameter	V _{DD} V	Guaranteed Limit 25°C	Guaranteed Limit - 40 to 85°C	Unit
t_{PLH}, t_{PHL}	Maximum Propagation Delay, f_{in} to MC (Figures 1 and 4)	3 5 9	110 60 35	120 70 40	ns
t_{PHL}	Maximum Propagation Delay, ENB to SW1, SW2 (Figures 1 and 5)	3 5 9	160 80 50	180 95 60	ns
t_w	Output Pulse Width, $\phi_R, \phi_V,$ and LD with f_R in Phase with f_V (Figures 2 and 4)	3 5 9	25 to 200 20 to 100 10 to 70	25 to 260 20 to 125 10 to 80	ns
t_{TLH}	Maximum Output Transition Time, MC (Figures 3 and 4)	3 5 9	115 60 40	115 75 60	ns
t_{THL}	Maximum Output Transition Time, MC (Figures 3 and 4)	3 5 9	60 34 30	70 45 38	ns
t_{TLH}, t_{THL}	Maximum Output Transition Time, LD (Figures 3 and 4)	3 5 9	180 90 70	200 120 90	ns
t_{TLH}, t_{THL}	Maximum Output Transition Time, Other Outputs (Figures 3 and 4)	3 5 9	160 80 60	175 100 65	ns

SWITCHING WAVEFORMS



* Includes all probe and fixture capacitance.

Figure 4. Test Circuit




* Includes all probe and fixture capacitance.

Figure 5. Test Circuit

TIMING REQUIREMENTS (Input $t_r = t_f = 10$ ns unless otherwise indicated)

Symbol	Parameter	V _{DD} V	Guaranteed Limit 25°C	Guaranteed Limit – 40 to 85°C	Unit
f_{clk}	Serial Data Clock Frequency, Assuming 25% Duty Cycle NOTE: Refer to CLK $t_{w(H)}$ below (Figure 6)	3 5 9	dc to 5.0 dc to 7.1 dc to 10	dc to 3.5 dc to 7.1 dc to 10	MHz
t_{su}	Minimum Setup Time, Data to CLK (Figure 7)	3 5 9	30 20 18	30 20 18	ns
t_h	Minimum Hold Time, CLK to Data (Figure 7)	3 5 9	40 20 15	40 20 15	ns
t_{su}	Minimum Setup Time, CLK to ENB (Figure 7)	3 5 9	70 32 25	70 32 25	ns
t_{rec}	Minimum Recovery Time, ENB to CLK (Figure 7)	3 5 9	5 10 20	5 10 20	ns
$t_{w(H)}$	Minimum Pulse Width, CLK and ENB (Figure 6)	3 5 9	50 35 25	70 35 25	ns
t_r, t_f	Maximum Input Rise and Fall Times — Any Input (Figure 8)	3 5 9	5 4 2	5 4 2	μs

SWITCHING WAVEFORMS



*Assumes 25% Duty Cycle.

Figure 6.

PREVIOUS
DATA
LATCHED

Figure 7.




Figure 8.

FREQUENCY CHARACTERISTICS (Voltages References to V_{SS} , $C_L = 50$ pF, Input $t_r = t_f = 10$ ns unless otherwise indicated)

Symbol	Parameter	Test Condition	V_{DD} V	- 40°C		25°C		85°C		Unit
				Min	Max	Min	Max	Min	Max	
f_i	Input Frequency (f_{in} , OSC_{in})	$R \geq 8, A \geq 0, N \geq 8$ $V_{in} = 500$ mV p-p ac coupled sine wave	3	—	6	—	6	—	6	MHz
			5	—	15	—	15	—	15	
			9	—	15	—	15	—	15	
		$R \geq 8, A \geq 0, N \geq 8$ $V_{in} = 1$ V p-p ac coupled sine wave	3	—	12	—	12	—	7	MHz
			5	—	22	—	20	—	20	
			9	—	25	—	22	—	22	
		$R \geq 8, A \geq 0, N \geq 8$ $V_{in} = V_{DD}$ to V_{SS} dc coupled square wave	3	—	13	—	12	—	8	MHz
			5	—	25	—	22	—	22	
			9	—	25	—	25	—	25	

NOTE: Usually, the PLL's propagation delay from f_{in} to MC plus the setup time of the prescaler determines the upper frequency limit of the system. The upper frequency limit is found with the following formula: $f = P / (t_p + t_{set})$ where f is the upper frequency in Hz, P is the lower of the dual modulus prescaler ratios, t_p is the f_{in} to MC propagation delay in seconds, and t_{set} is the prescaler setup time in seconds. For example, with a 5 V supply, the f_{in} to MC delay is 70 ns. If the MC12028A prescaler is used, the setup time is 16 ns. Thus, if the 64/65 ratio is utilized, the upper frequency limit is $f = P / (t_p + t_{set}) = 64 / (70 + 16) = 744$ MHz.



V_H = High Voltage Level.
 V_L = Low Voltage Level.


* At this point, when both f_R and f_V are in phase, the output is forced to near mid-supply.

NOTE: The PD_{out} generates error pulses during out-of-lock conditions. When locked in phase and frequency the output is high and the voltage at this pin is determined by the low-pass filter capacitor.

Figure 9. Phase Detector/Lock Detector Output Waveforms

DESIGN CONSIDERATIONS


PHASE-LOCKED LOOP — LOW-PASS FILTER DESIGN



$$\omega_n = \sqrt{\frac{K_\phi K_{VCO}}{NR_1 C}}$$

$$\zeta = \frac{N\omega_n}{2K_\phi K_{VCO}}$$


$$F(s) = \frac{1}{R_1 s C + 1}$$



$$\omega_n = \sqrt{\frac{K_\phi K_{VCO}}{NC(R_1 + R_2)}}$$

$$\zeta = 0.5 \omega_n \left(R_2 C + \frac{N}{K_\phi K_{VCO}} \right)$$

$$F(s) = \frac{R_2 s C + 1}{(R_1 + R_2) s C + 1}$$



$$\omega_n = \sqrt{\frac{K_\phi K_{VCO}}{NCR_1}}$$

$$\zeta = \frac{\omega_n R_2 C}{2}$$

ASSUMING GAIN A IS VERY LARGE, THEN:

$$F(s) = \frac{R_2 s C + 1}{R_1 s C}$$

NOTE: Sometimes R_1 is split into two series resistors, each $R_1 \div 2$. A capacitor C_C is then placed from the midpoint to ground to further filter ϕ_V and ϕ_R . The value of C_C should be such that the corner frequency of this network does not significantly affect ω_n . The ϕ_R and ϕ_V outputs swing rail-to-rail. Therefore, the user should be careful not to exceed the common mode input range of the op amp used in the combiner/loop filter.

DEFINITIONS:

N = Total Division Ratio in feedback loop

K_ϕ (Phase Detector Gain) = $V_{DD}/4\pi$ for PD_{out}

K_ϕ (Phase Detector Gain) = $V_{DD}/2\pi$ for ϕ_V and ϕ_R

K_{VCO} (VCO Gain) = $\frac{2\pi\Delta f_{VCO}}{\Delta V_{VCO}}$

for a typical design ω_n (Natural Frequency) = $\frac{2\pi f_r}{10}$ (at phase detector input).

Damping Factor: $\zeta \cong 1$

RECOMMENDED READING:

Gardner, Floyd M., *Phaselock Techniques (second edition)*. New York, Wiley-Interscience, 1979.

Manassewitsch, Vadim, *Frequency Synthesizers: Theory and Design (second edition)*. New York, Wiley-Interscience, 1980.

Blanchard, Alain, *Phase-Locked Loops: Application to Coherent Receiver Design*. New York, Wiley-Interscience, 1976.

Egan, William F., *Frequency Synthesis by Phase Lock*. New York, Wiley-Interscience, 1981.

Rohde, Ulrich L., *Digital PLL Frequency Synthesizers Theory and Design*. Englewood Cliffs, NJ, Prentice-Hall, 1983.

Berlin, Howard M., *Design of Phase-Locked Loop Circuits, with Experiments*. Indianapolis, Howard W. Sams and Co., 1978.

Kinley, Harold, *The PLL Synthesizer Cookbook*. Blue Ridge Summit, PA, Tab Books, 1980.

AN535, Phase-Locked Loop Design Fundamentals, Motorola Semiconductor Products, Inc., 1970.

AR254, Phase-Locked Loop Design Articles, Motorola Semiconductor Products, Inc., Reprinted with permission from *Electronic Design*, 1987.

CRYSTAL OSCILLATOR CONSIDERATIONS

The following options may be considered to provide a reference frequency to Motorola's CMOS frequency synthesizers.

Use of a Hybrid Crystal Oscillator

Commercially available temperature-compensated crystal oscillators (TCXOs) or crystal-controlled data clock oscillators provide very stable reference frequencies. An oscillator capable of sinking and sourcing 50 μ A at CMOS logic levels may be direct or dc coupled to OSC_{in}. In general, the highest frequency capability is obtained utilizing a direct-coupled square wave having a rail-to-rail (V_{DD} to V_{SS}) voltage swing. If the oscillator does not have CMOS logic levels on the outputs, capacitive or ac coupling to OSC_{in} may be used. OSC_{out}, an unbuffered output, should be left floating.


For additional information about TCXOs and data clock oscillators, please consult the latest version of the *eem Electronic Engineers Master Catalog, the Gold Book*, or similar publications.

Design an Off-Chip Reference

The user may design an off-chip crystal oscillator using ICs specifically developed for crystal oscillator applications, such as the MC12061 MECL device. The reference signal from the MECL device is ac coupled to OSC_{in}. For large amplitude signals (standard CMOS logic levels), dc coupling is used. OSC_{out}, an unbuffered output, should be left floating. In general, the highest frequency capability is obtained with a direct-coupled square wave having rail-to-rail voltage swing.

Use of the On-Chip Oscillator Circuitry

The on-chip amplifier (a digital inverter) along with an appropriate crystal may be used to provide a reference source frequency. A fundamental mode crystal, parallel resonant at the desired operating frequency, should be connected as shown in Figure 10.



* May be deleted in certain cases. See text.

Figure 10. Pierce Crystal Oscillator Circuit

For V_{DD} = 5.0 V, the crystal should be specified for a load capacitance, C_L, which does not exceed 32 pF for frequencies to approximately 8.0 MHz, 20 pF for frequencies in the area of 8.0 to 15 MHz, and 10 pF for higher frequencies. These are guidelines that provide a reasonable compromise between IC capacitance, drive capability, swamping variations in stray and IC input/output capacitance, and realistic

C_L values. The shunt load capacitance, C_L, presented across the crystal can be estimated to be:

$$C_L = \frac{C_{in}C_{out}}{C_{in} + C_{out}} + C_a + C_0 + \frac{C_1 \cdot C_2}{C_1 + C_2}$$

where

C_{in} = 5 pF (see Figure 11)

C_{out} = 6 pF (see Figure 11)

C_a = 1 pF (see Figure 11)

C₀ = the crystal's holder capacitance (see Figure 12)

C₁ and C₂ = external capacitors (see Figure 10)





Figure 11. Parasitic Capacitances of the Amplifier



NOTE: Values are supplied by crystal manufacturer (parallel resonant crystal).

Figure 12. Equivalent Crystal Networks

The oscillator can be "trimmed" on-frequency by making a portion or all of C₁ variable. The crystal and associated components must be located as close as possible to the OSC_{in} and OSC_{out} pins to minimize distortion, stray capacitance, stray inductance, and startup stabilization time. In some cases, stray capacitance should be added to the value for C_{in} and C_{out}.

Power is dissipated in the effective series resistance of the crystal, R_e, in Figure 12. The drive level specified by the crystal manufacturer is the maximum stress that a crystal can withstand without damage or excessive shift in frequency. R₁ in Figure 10 limits the drive level. The use of R₁ may not be necessary in some cases (i.e., R₁ = 0 Ω).

To verify that the maximum dc supply voltage does not overdrive the crystal, monitor the output frequency as a function of voltage at OSC_{out}. (Care should be taken to minimize loading.) The frequency should increase very slightly as the dc supply voltage is increased. An overdriven crystal will decrease in frequency or become unstable with an increase in supply voltage. The operating supply voltage must be reduced or R₁ must be increased in value if the overdriven condition exists. The user should note that the oscillator start-up time is proportional to the value of R₁.

Through the process of supplying crystals for use with CMOS inverters, many crystal manufacturers have developed expertise in CMOS oscillator design with crystals. Discussions with such manufacturers can prove very helpful (see Table 1).

Table 1. Partial List of Crystal Manufacturers

Motorola — Internet Address <i>http://motorola.com</i> (Search for resonators)
United States Crystal Corp.
Crystek Crystal
Statek Corp.
Fox Electronics

NOTE: Motorola cannot recommend one supplier over another and in no way suggests that this is a complete listing of crystal manufacturers.

RECOMMENDED READING

- Technical Note TN-24, Statek Corp.
- Technical Note TN-7, Statek Corp.
- E. Hafner, "The Piezoelectric Crystal Unit – Definitions and Method of Measurement", *Proc. IEEE*, Vol. 57, No. 2 Feb., 1969.
- D. Kemper, L. Rosine, "Quartz Crystals for Frequency Control", *Electro-Technology*, June, 1969.
- P. J. Ottowitz, "A Guide to Crystal Selection", *Electronic Design*, May, 1966.

DUAL-MODULUS PRESCALING

OVERVIEW

The technique of dual-modulus prescaling is well established as a method of achieving high performance frequency synthesizer operation at high frequencies. Basically, the approach allows relatively low-frequency programmable counters to be used as high-frequency programmable counters with speed capability of several hundred MHz. This is possible without the sacrifice in system resolution and performance that results if a fixed (single-modulus) divider is used for the prescaler.

In dual-modulus prescaling, the lower speed counters must be uniquely configured. Special control logic is necessary to select the divide value P or P + 1 in the prescaler for the required amount of time (see modulus control definition). Motorola's dual-modulus frequency synthesizers contain this feature and can be used with a variety of dual-modulus prescalers to allow speed, complexity and cost to be tailored to the system requirements. Prescalers having P, P + 1 divide values in the range of + 3/+ 4 to + 128/+ 129 can be controlled by most Motorola frequency synthesizers.

Several dual-modulus prescaler approaches suitable for use with the MC145152-2, MC145156-2, or MC145158-2 are:

MC12009	+ 5/+ 6	440 MHz
MC12011	+ 8/+ 9	500 MHz
MC12013	+ 10/+ 11	500 MHz
MC12015	+ 32/+ 33	225 MHz
MC12016	+ 40/+ 41	225 MHz
MC12017	+ 64/+ 65	225 MHz
MC12018	+ 128/+ 129	520 MHz
MC12028A	+ 32/33 or + 64/65	1.1 GHz
MC12052A	+ 64/65 or + 128/129	1.1 GHz
MC12054A	+ 64/65 or + 128/129	2.0 GHz

DESIGN GUIDELINES

The system total divide value, N_{total} (N_T) will be dictated by the application:

$$N_T = \frac{\text{frequency into the prescaler}}{\text{frequency into the phase detector}} = N \cdot P + A$$

N is the number programmed into the + N counter, A is the number programmed into the + A counter, P and P + 1 are the two selectable divide ratios available in the dual-modulus prescalers. To have a range of N_T values in sequence, the + A counter is programmed from zero through P - 1 for a particular value N in the + N counter. N is then incremented to N + 1 and the + A is sequenced from 0 through P - 1 again.

There are minimum and maximum values that can be achieved for N_T . These values are a function of P and the size of the + N and + A counters.

The constraint $N \geq A$ always applies. If $A_{max} = P - 1$, then $N_{min} \geq P - 1$. Then $N_{Tmin} = (P - 1) P + A$ or $(P - 1) P$ since A is free to assume the value of 0.

$$N_{Tmax} = N_{max} \cdot P + A_{max}$$

To maximize system frequency capability, the dual-modulus prescaler output must go from low to high after each group of P or P + 1 input cycles. The prescaler should divide by P when its modulus control line is high and by P + 1 when its MC is low.

For the maximum frequency into the prescaler (f_{VCOmax}), the value used for P must be large enough such that:

1. f_{VCOmax} divided by P may not exceed the frequency capability of f_{in} (input to the + N and + A counters).
2. The period of f_{VCO} divided by P must be greater than the sum of the times:
 - a. Propagation delay through the dual-modulus prescaler.
 - b. Prescaler setup or release time relative to its MC signal.
 - c. Propagation time from f_{in} to the MC output for the frequency synthesizer device.


A sometimes useful simplification in the programming code can be achieved by choosing the values for P of 8, 16, 32, or 64. For these cases, the desired value of N_T results when N_T in binary is used as the program code to the + N and + A counters treated in the following manner:

1. Assume the + A counter contains "a" bits where $2^a \geq P$.
2. Always program all higher order + A counter bits above "a" to 0.

3. Assume the $+N$ counter and the $+A$ counter (with all the higher order bits above "a" ignored) combined into a single binary counter of $n + a$ bits in length ($n =$ number of divider stages in the $+N$ counter). The MSB of this "hypothetical" counter is to correspond to the MSB of $+N$ and

the LSB is to correspond to the LSB of $+A$. The system divide value, N_T , now results when the value of N_T in binary is used to program the "new" $n + a$ bit counter.


By using the two devices, several dual-modulus values are achievable (shown in Figure 13).



NOTE: MC12009, MC12011, and MC12013 are pin equivalent.
MC12015, MC12016, and MC12017 are pin equivalent.

Figure 13. Dual-Modulus Values


P SUFFIX
PLASTIC DIP
CASE 710-02
(MC145151-2, MC145152-2)



- NOTES:
1. POSITIONAL TOLERANCE OF LEADS (D), SHALL BE WITHIN 0.25mm (0.010) AT MAXIMUM MATERIAL CONDITION, IN RELATION TO SEATING PLANE AND EACH OTHER.
 2. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL.
 3. DIMENSION B DOES NOT INCLUDE MOLD FLASH.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	36.45	37.21	1.435	1.465
B	13.72	14.22	0.540	0.560
C	3.94	5.08	0.155	0.200
D	0.36	0.56	0.014	0.022
F	1.02	1.52	0.040	0.060
G	2.54 BSC		0.100 BSC	
H	1.65	2.16	0.065	0.085
J	0.20	0.38	0.008	0.015
K	2.92	3.43	0.115	0.135
L	15.24 BSC		0.600 BSC	
M	0°	15°	0°	15°
N	0.51	1.02	0.020	0.040

P SUFFIX
PLASTIC DIP
CASE 738-03
(MC145156-2)



- NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
 2. CONTROLLING DIMENSION: INCH.
 3. DIMENSION L TO CENTER OF LEAD WHEN FORMED PARALLEL.
 4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	1.010	1.070	25.66	27.17
B	0.240	0.260	6.10	6.60
C	0.150	0.180	3.81	4.57
D	0.015	0.022	0.39	0.55
E	0.050 BSC		1.27 BSC	
F	0.050	0.070	1.27	1.77
G	0.100 BSC		2.54 BSC	
J	0.008	0.015	0.21	0.38
K	0.110	0.140	2.80	3.55
L	0.300 BSC		7.62 BSC	
M	0°	15°	0°	15°
N	0.020	0.040	0.51	1.01

Divide by: 128/129-64/65 dual modulus low power ECL prescaler

SA701

DESCRIPTION

The SA701 is an advanced dual modulus (Divide By 128/129 or 64/65) low power ECL prescaler. The minimum supply voltage is 2.7V and is compatible with the CMOS UMA1005 synthesizer from Philips and other logic circuits. The low supply current allows application in battery operated low-power equipment. Maximum input signal frequency is 1.1GHz for cellular and other land mobile applications. There is no lower frequency limit due to a fully static design. The circuit is implemented in ECL technology on the QUBiC process. The circuit will be available in an 8-pin SO package with 150 mil package width and in 8-pin dual in-line plastic package, and is pin compatible with Fujitsu MB501, Plessey SP8704 and Motorola MC12022.


FEATURES

- Low voltage operation
- Low current consumption
- Operation up to 1.1GHz
- ESD hardened

APPLICATIONS

- Cellular phones
- Cordless phones
- RF LANs
- Test and measurement
- Military radio
- VHF/UHF mobile radio
- VHF/UHF hand-held radio

PIN CONFIGURATION



ORDERING INFORMATION

DESCRIPTION	TEMPERATURE RANGE	ORDER CODE	DWG #
8-Pin Plastic Dual In-Line Package (DIP)	-40 to +85°C	SA701N	0404B
8-Pin Plastic Small Outline (SO) package (Surface-mount)	-40 to +85°C	SA701D	0174C


ABSOLUTE MAXIMUM RATINGS

SYMBOL	PARAMETER	RATING	UNITS	
V _{CC}	Supply voltage	-0.3 to +7.0	V	
V _{IN}	Voltage applied to any other pin	-0.3 to (V _{CC} + 0.3)	V	
I _O	Output current	10	mA	
T _{STG}	Storage temperature range	-65 to +125	°C	
T _A	Operating ambient temperature range	-55 to +125	°C	
θ _{JA}	Thermal impedance	D package N package	158 108	°C/W

Divide by: 128/129-64/65 dual modulus low power
ECL prescaler

SA701

BLOCK DIAGRAM



Divide by: 128/129-64/65 dual modulus low power ECL prescaler

SA701

DC ELECTRICAL CHARACTERISTICS

The following DC specifications are valid for $T_A = 25^\circ\text{C}$ and $V_{CC} = 3.0\text{V}$; unless otherwise stated. Test circuit Figure 1.

SYMBOL	PARAMETER	TEST CONDITIONS	LIMITS			UNITS
			MIN	TYP	MAX	
V_{CC}	Power supply voltage range	$f_{IN} = 1\text{GHz}$, input level = 0dBm	2.7		6.0	V
I_{CC}	Supply current	No load		4.5		mA
V_{OH}	Output high level	$I_{OUT} = 1.2\text{mA}$	$V_{CC}-1.4$			V
V_{OL}	Output low level			$V_{CC}-2.6$		V
V_{IH}	MC input high threshold		2.0		V_{CC}	V
V_{IL}	MC input low threshold		-0.3		0.8	V
V_{IH}	SW input high threshold		2.0		V_{CC}	V
V_{IL}	SW input low threshold		-0.3		0.8	V
I_{IH}	MC input high current	$V_{MC} = V_{CC} = 6\text{V}$		0.1	50	μA
I_{IL}	MC input low current	$V_{MC} = 0\text{V}$, $V_{CC} = 6\text{V}$	-100	-30		μA
I_{IH}	SW input high current	$V_{SW} = V_{CC} = 6\text{V}$		35	100	μA
I_{IL}	SW input low current	$V_{SW} = 0\text{V}$, $V_{CC} = 6\text{V}$	-50	-0.1		μA

AC ELECTRICAL CHARACTERISTICS

The following AC specifications are valid for $V_{CC} = 3.0\text{V}$, $f_{IN} = 1\text{GHz}$, input level = 0dBm, $T_A = 25^\circ\text{C}$; unless otherwise stated. Test circuit Fig. 1.

SYMBOL	PARAMETER	TEST CONDITIONS	LIMITS			UNITS
			MIN	TYP	MAX	
V_{IN}	Input signal amplitude ¹	1000pF input coupling	0.05		2.0	$V_{P,P}$
f_{IN}	Input signal frequency	Direct coupled input ²	0		1.1	GHz
		1000pF input coupling			1.1	GHz
R_{ID}	Differential input resistance	DC measurement		5		k Ω
V_O	Output voltage	$V_{CC} = 5.0\text{V}$		1.6		$V_{P,P}$
		$V_{CC} = 3.0\text{V}$		1.2		$V_{P,P}$
t_S	Modulus set-up time ¹				5	ns
t_H	Modulus hold time ¹				0	ns
t_{PD}	Propagation time			10		ns

NOTES:

- Maximum limit is not tested, however, it is guaranteed by design and characterization.
- For $f_{IN} < 50\text{MHz}$, minimum input slew rate of 32V/ μs is required.

DESCRIPTION OF OPERATION

The SA701 comprises a frequency divider circuit implemented using a divide by 4 or 5 synchronous prescaler followed by a 5 stage synchronous counter, see BLOCK DIAGRAM. The normal operating mode is for SW (Modulus Set Switch) input to be set low and MC (Modulus Control) input to be set high in which case the circuit comprises a divide by 128. For divide by 129 the MC signal is forced low, causing the prescaler circuit to switch into divide by 5 operation for the last cycle of the synchronous counter. Similarly, for divide by 64 and 65 the SA701 will generate those respective moduli with the SW signal forced high, in which the fourth stage of the synchronous divider is

bypassed. A truth table for the modulus values is given below:

Table 1.

Modulus	MC	SW
128	1	0
129	0	0
64	1	1
65	0	1

For minimization of propagation delay effects, the second divider circuit is synchronous to the divide by 4/5 stage output.

The prescaler input is positive edge sensitive, and the output at the final count is a falling edge with propagation delay t_{PD} relative to

the input. The rising edge of the output occurs at the count 64 for modulus 128/129 or count 32 for modulus 64/65 with delay t_{PD} . The SW input is not designed for synchronous switching.


The MC and SW inputs are TTL compatible threshold inputs operating at a reduced input current. CMOS and low voltage interface capability are allowed. The SW input has an internal pull-down simplifying modulus group selection. With SW open the divide by 128/129 mode is selected and with SW connected to V_{CC} divide by 64/65 is selected.

The prescaler input is differential and ECL compatible. The output is single-ended ECL compatible.

Divide by: 128/129-64/65 dual modulus low power ECL prescaler

SA701

AC TIMING CHARACTERISTICS



Divide by: 128/129-64/65 dual modulus low power ECL prescaler

SA701




Figure 1. SA701 Test Circuit






Figure 2. Minimum Input Power vs Frequency and Temperature



Divide by: 128/129-64/65 dual modulus low power ECL prescaler

SA701



Divide by: 128/129-64/65 dual modulus low power
ECL prescaler

SA701



N-Channel JFETs

J308	SST308	U309
J309	SST309	U310
J310	SST310	

Product Summary

Part Number	V _{GS(off)} (V)	V _{(BR)GSS} Min (V)	g _{fs} Min (mS)	I _{DSS} Min (mA)
J308	-1 to -6.5	-25	8	12
J309	-1 to -4	-25	10	12
J310	-2 to -6.5	-25	8	24
SST308	-1 to -6.5	-25	8	12
SST309	-1 to -4	-25	10	12
SST310	-2 to -6.5	-25	8	24
U309	-1 to -4	-25	10	12
U310	-2.5 to -6	-25	10	24

Features

- Excellent High Frequency Gain: Gps 11.5 dB @ 450 MHz
- Very Low Noise: 2.7 dB @ 450 MHz
- Very Low Distortion
- High ac/dc Switch Off-Isolation

Benefits

- Wideband High Gain
- Very High System Sensitivity
- High Quality of Amplification
- High-Speed Switching Capability
- High Low-Level Signal Amplification

Applications

- High-Frequency Amplifier/Mixer
- Oscillator
- Sample-and-Hold
- Very Low Capacitance Switches




Description

The J/SST/U308 series offers superb amplification characteristics. Of special interest is its high-frequency performance. Even at 450 MHz, this series offers high power gain at low noise.

Low-cost J series TO-226AA (TO-92) packaging supports automated assembly with tape-and-reel options. The SST series TO-236 (SOT-23) package provides

surface-mount capabilities and is available with tape-and-reel options. The U series hermetically-sealed TO-206AC (TO-52) package supports full military processing. (See Military and Packaging Information for further details.)

For similar dual products packaged in the TO-78, see the U430/431 data sheet.



Updates to this data sheet may be obtained via facsimile by calling Siliconix FaxBack, 1-408-970-5600. Please request FaxBack document #70237. Applications information may also be obtained via FaxBack, request document #70597.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings

Gate-Drain, Gate-Source Voltage	-25 V	Operating Junction Temperature	-55 to 150°C
Gate Current :	(J/SST Prefixes)	10 mA	Power Dissipation :	(J/SST Prefixes) ^a	350 mW
	(U Prefix)	20 mA		(U Prefix) ^b	500 mW
Lead Temperature (¹ / ₁₆ " from case for 10 sec.)	300°C	Notes		
Storage Temperature :	(J/SST Prefixes)	-55 to 150°C	a. Derate 2.8 mW/°C above 25°C		
	(U Prefix)	-65 to 175°C	b. Derate 4 mW/°C above 25°C		

Specifications^a for J/SST308, J/SST309 and J/SST310

Parameter	Symbol	Test Conditions	Typ ^b	Limits						Unit	
				J/SST308		J/SST309		J/SST310			
				Min	Max	Min	Max	Min	Max		
Static											
Gate-Source Breakdown Voltage	V _{(BR)GSS}	I _G = -1 μA, V _{DS} = 0 V	-35	-25		-25		-25		V	
Gate-Source Cutoff Voltage	V _{GS(off)}	V _{DS} = 10 V, I _D = 1 nA		-1	-6.5	-1	-4	-2	-6.5		
Saturation Drain Current ^c	I _{DSS}	V _{DS} = 10 V, V _{GS} = 0 V		12	60	12	30	24	60	mA	
Gate Reverse Current	I _{GSS}	V _{GS} = -15 V, V _{DS} = 0 V T _A = 125°C	-0.002		-1		-1		-1	nA	
			-0.001		-1		-1		-1	μA	
Gate Operating Current	I _G	V _{DG} = 9 V, I _D = 10 mA	-15							pA	
Drain-Source On-Resistance	r _{DS(on)}	V _{GS} = 0 V, I _D = 1 mA	35							Ω	
Gate-Source Forward Voltage	V _{GS(F)}	I _G = 10 mA V _{DS} = 0 V	J	0.7		1		1		V	
Dynamic											
Common-Source Forward Transconductance	g _{fs}	V _{DS} = 10 V, I _D = 10 mA f = 1 kHz	14	8		10		8		mS	
Common-Source Output Conductance	g _{os}		110		250		250		250		μS
Common-Source Input Capacitance	C _{iss}	V _{DS} = 10 V V _{GS} = -10 V f = 1 MHz	J		4		5		5		pF
			SST		4						
Common-Source Reverse Transfer Capacitance	C _{rss}		J		1.9		2.5		2.5		
			SST		1.9						
Equivalent Input Noise Voltage	e _n	V _{DS} = 10 V, I _D = 10 mA f = 100 Hz	6							nV/ √Hz	
High Frequency											
Common-Gate Forward Transconductance	g _{fg}	V _{DS} = 10 V I _D = 10 mA	f = 105 MHz	14							mS
			f = 450 MHz	13							
Common-Gate Output Conductance	g _{og}		f = 105 MHz	0.16							
			f = 450 MHz	0.55							
Common-Gate Power Gain ^d	G _{pg}		f = 105 MHz	16							dB
			f = 450 MHz	11.5							
Noise Figure	NF		f = 105 MHz	1.5							
			f = 450 MHz	2.7							

Notes

- a. T_A = 25°C unless otherwise noted.
- b. Typical values are for DESIGN AID ONLY, not guaranteed nor subject to production testing.
- c. Pulse test: PW ≤ 300 μs duty cycle ≤ 3%.
- d. Gain (G_{pg}) measured at optimum input noise match.

NZB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Specifications^a for U309 and U310

Parameter	Symbol	Test Conditions	Typ ^b	Limits				Unit
				U309		U310		
				Min	Max	Min	Max	
Static								
Gate-Source Breakdown Voltage	$V_{(BR)GSS}$	$I_G = -1 \mu A, V_{DS} = 0 V$	-35	-25		-25		V
Gate-Source Cutoff Voltage	$V_{GS(off)}$	$V_{DS} = 10 V, I_D = 1 mA$		-1	-4	-2.5	-6	
Saturation Drain Current ^c	I_{DSS}	$V_{DS} = 10 V, V_{GS} = 0 V$		12	30	24	60	mA
Gate Reverse Current	I_{GSS}	$V_{GS} = -15 V, V_{DS} = 0 V$	-0.002		-0.15		-0.15	nA
		$T_A = 125^\circ C$	-0.001		-0.15		-0.15	μA
Gate Operating Current	I_G	$V_{DG} = 9 V, I_D = 10 mA$	-15					pA
Drain-Source On-Resistance	$r_{DS(on)}$	$V_{GS} = 0 V, I_D = 1 mA$	35					Ω
Gate-Source Forward Voltage	$V_{GS(F)}$	$I_G = 10 mA, V_{DS} = 0 V$	0.7		1		1	V
Dynamic								
Common-Source Forward Transconductance	g_{fs}	$V_{DS} = 10 V, I_D = 10 mA$ $f = 1 kHz$	14	10		10		mS
Common-Source Output Conductance	g_{os}		110		250		250	μS
Common-Source Input Capacitance	C_{iss}	$V_{DS} = 10 V, V_{GS} = -10 V$ $f = 1 MHz$	4		5		5	pF
Common-Source Reverse Transfer Capacitance	C_{rss}		1.9		2.5		2.5	
Equivalent Input Noise Voltage	\bar{e}_n	$V_{DS} = 10 V, I_D = 10 mA$ $f = 100 Hz$	6					nV/\sqrt{Hz}
High Frequency								
Common-Gate Forward Transconductance	g_{fg}	$V_{DS} = 10 V$ $I_D = 10 mA$	$f = 105 MHz$	14				mS
			$f = 450 MHz$	13				
Common-Gate Output Conductance	g_{og}		$f = 105 MHz$	0.16				
			$f = 450 MHz$	0.55				
Common-Gate Power Gain ^d	G_{pg}		$f = 105 MHz$	16	14		14	dB
			$f = 450 MHz$	11.5	10		10	
Noise Figure	NF	$f = 105 MHz$	1.5		2		2	
		$f = 450 MHz$	2.7		3.5		3.5	


Notes

- a. $T_A = 25^\circ C$ unless otherwise noted.
- b. Typical values are for DESIGN AID ONLY, not guaranteed nor subject to production testing.
- c. Pulse test: $PW \leq 300 \mu s$ duty cycle $\leq 3\%$.
- d. Gain (G_{pg}) measured at optimum input noise match.


NZB

Typical Characteristics


Drain Current and Transconductance vs. Gate-Source Cutoff Voltage




Gate Leakage Current




On-Resistance and Output Conductance vs. Gate-Source Cutoff Voltage




Common-Source Forward Transconductance vs. Drain Current









Output Characteristics



Output Characteristics









Typical Characteristics (Cont'd)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Characteristics (Cont'd)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Characteristics (Cont'd)

