



สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ใบรับรองปริญญาโท

ชื่อหัวข้อปริญญาโท ชุติศาสตร์การสลับคู่สายโทรศัพท์ระบบดิจิทัล

DIGITAL TELEPHONE SWITCHING DEMONSTRATE

ชื่อนักศึกษา

1. นายเกษม แสนละเอียด รหัสประจำตัว 36031104

2. นายรัชฎะ ปิยะพันธ์ รหัสประจำตัว 36031117

หลักสูตร ครุศาสตร์อุตสาหกรรมบัณฑิต

สาขาวิชา วิศวกรรมโทรคมนาคม

อาจารย์ผู้ควบคุมปริญญาโท

1. อาจารย์พีระวุฒิ สุวรรณจันทร์

2. อาจารย์กิติพงศ์ มะโน

3. อาจารย์โกศล ตราชู

คณะกรรมการสอบปริญญาโท	ลายมือชื่อ
1. อาจารย์กิติพงศ์ มะโน	
2. อาจารย์วิสุทธิ์ อธิพรธรรม	
3. อาจารย์วรวิทย์ สมหา	
4. อาจารย์สมชาย หมั่นสายญาติ	
5. อาจารย์สันติ ตันตระกูล	

วัน/เดือน/ปี ที่สอบ วันที่ 20 เดือน พฤษภาคม พ.ศ. 2538 เวลา 20.00 น. ถึง 21.00 น.

สถานที่สอบ ห้อง ค.310 คณะครุศาสตร์อุตสาหกรรม

ภาควิชารับรองแล้ว

ลงนาม

(ผศ.ดร.ธีระพล เทพหัสดิน ณ อยุธยา)

หัวหน้าภาควิชาครุศาสตร์วิศวกรรม

วันที่ 30 เดือน มิถุนายน พ.ศ. 2538

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์
ชุดสาธิตการสลับคู่สายโทรศัพท์ระบบดิจิทัล
DIGITAL TELEPHONE SWITCHING DEMONSTRATE



ปริญญาานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรครุศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

ภาควิชาครุศาสตร์วิศวกรรม

คณะครุศาสตร์อุตสาหกรรม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2537

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์


เรื่อง ชุดสาธิตการสลับคู่สายโทรศัพท์ที่ระบบดิจิทัล

DIGITAL TELEPHONE SWITCHING DEMONSTRATE

ผู้จัดทำ

1. นายเกษม แสนละเอียด รหัสประจำตัว 36031104
2. นายรัชฎะ ปิยะพันธุ์ รหัสประจำตัว 36031117


อาจารย์ที่ปรึกษา

ลงนาม 
(อาจารย์พีระวุฒิ สุวรรณจันทร์)

ลงนาม 
(อาจารย์กิติพงศ์ มะโน)

ลงนาม 
(อาจารย์โกศล ตราชู)

หัวหน้าภาควิชาวิศวกรรม

ลงนาม 
(ผศ.ดร.ธีระพล เทพหัสติน ณ อุทยา)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์

เรื่อง ชุดสาธิตการสลับคู่สายโทรศัพท์ระบบดิจิทัล

DIGITAL TELEPHONE SWITCHING DEMONSTRATE

วัตถุประสงค์

1. เพื่อศึกษาหลักการการสลับคู่สายโทรศัพท์ระบบดิจิทัล
2. เพื่อออกแบบวงจรการสลับคู่สายโทรศัพท์ระบบดิจิทัล
3. เพื่อสร้างอุปกรณ์ชุดสาธิตการสลับคู่สายโทรศัพท์ระบบดิจิทัล
4. เพื่อแสดงผลการสาธิตการสลับคู่สายโทรศัพท์ระบบดิจิทัล
5. เพื่อสามารถนำชุดสาธิตการสลับคู่สายโทรศัพท์ไปประกอบการเรียนการสอน

ประโยชน์ที่คาดว่าจะได้รับ

1. ได้ศึกษาหลักการการสลับคู่สายโทรศัพท์ระบบดิจิทัล
2. ได้ออกแบบวงจรการสลับคู่สายโทรศัพท์ระบบดิจิทัล
3. ได้สร้างอุปกรณ์ชุดสาธิตการสลับคู่สายโทรศัพท์ระบบดิจิทัล
4. ได้แสดงผลการสาธิตการสลับคู่สายโทรศัพท์ระบบดิจิทัล
5. ได้สามารถนำชุดสาธิตการสลับคู่สายโทรศัพท์ไปประกอบการเรียนการสอน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชุดสาริตการสลัปลู่อายโทรศัพทระบบดิจิตอล

นายเกษม แสนละเอียด

นายธัญญะ ปิยะพันธุ์

อาจารย์ที่ปรึกษา

อาจารย์พีระวุฒิ สุวรรณจันทร์

อาจารย์กิตติพงศ์ มะโน

อาจารย์โกศล ตราชู

ปีการศึกษา 2537

บทคัดย่อ

ปริญญานิพนธ์ฉบับนี้นำเสนอ ชุดสาริตการสลัปลู่อายโทรศัพทระบบดิจิตอล เพื่อใช้ประกอบการเรียนในเรื่องที่เกี่ยวกับการสลัปลู่อายโทรศัพทระบบดิจิตอล โดยจะประกอบไปด้วย ส่วนของวงจรรองความถี่ต่ำผ่าน, วงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอล และดิจิตอลเป็นอนาล็อก, วงจรมัลติเพล็กซ์ และดีมัลติเพล็กซ์, ไลน์สวิตช์ และสเปซสวิตช์ ซึ่งจะแยกส่วนออกจากกันเป็นส่วน ๆ โดยแต่ละส่วนจะทำเป็นแผ่นวงจรพิมพ์ สำหรับเสียบบนบล็อคมีลักษณะคล้ายการ์ดคอมพิวเตอร์ และมีลู่อายสำหรับสาริตการสลัปลู่อายทั้งหมด 6 ลู่อาย โดยแยกเป็น 2 ชุด ซึ่งจะใช้สวิตช์ควบคุมการสลัปลู่อายทั้งหมด

DIGITAL TELEPHONE SWITCHING DEMONSTRATE

MR. KASEM SANLA-IED

MR. TUNYA PIYAPUNT

ADVISOR

MR. PEERAWUT SUWANJAN

MR. KITIPONG MANO

MR. KOSON TRACHU

1994

ABSTRACT

This thesis presents the digital telephone switching demonstrate for learning about digital telephone switching compase of low pass filter circuit, analog to digital converter circuit and digital to analog converter circuit , multiplex circuit and demultiplex circuit, time switch and space switch. Which seperates many parts. Each parts can make print circuit board for put on slot like computer card and have six line switch for demonstrate switching. It seperate in two parts which use switch to control all of the switching.

กิติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สำเร็จลุล่วงไปได้ด้วยดี เป็นเพราะความกรุณาให้คำปรึกษา และได้รับความช่วยเหลือในด้านต่างจากอาจารย์พระวุฒิ สุวรรณจันทร์ , อาจารย์กิติพงศ์ มะโน , อาจารย์โกศล ทรายู และจากท่านอาจารย์ประจำภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบังทุกท่าน และสิ่งสำคัญที่จะลืมมิได้ ผู้จัดทำต้องขอขอบพระคุณคุณพ่อ และคุณแม่ที่ท่านได้ให้กำลังใจ และกำลังทุนทรัพย์ในการจัดทำปริญญานิพนธ์จนสำเร็จลุล่วงไปได้ด้วยดี ผู้จัดทำรู้สึกซาบซึ้งและต้องขอขอบพระคุณเป็นอย่างสูง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

บทคัดย่อภาษาไทย	I
บทคัดย่อภาษาอังกฤษ	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญภาพ	VI
สารบัญตาราง	X
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎี และหลักการ	2
2.1 ชุมสายโทรศัพท์	2
2.1.1 หลักการสวิตซ์ของระบบ	2
2.1.2 ชุมสายโทรศัพท์แบบสเต็ป-บาย-สเต็ป	5
2.1.3 ชุมสายโทรศัพท์แบบครอสบาร์	9
2.1.4 ชุมสายโทรศัพท์แบบเก็บโปรแกรม	15
2.1.5 ชุมสายโทรศัพท์ระบบดิจิทัล	17
2.2 เทคนิคของ Pulse Code Modulation สำหรับ โทรศัพท์	20
2.2.1 กล่าวทั่วไป	20
2.2.2 สัญญาณอนาล็อก และการส่ง	21
2.2.3 สัญญาณดิจิทัล และการส่ง	22
2.2.4 พัลส์มอดูเลชั่น	23
2.2.5 หลักการของระบบพัลส์โคดมอดูเลชั่น (PCM)	25
2.3 หลักการของระบบดิจิทัลสวิตซ์	31
2.3.1 ชุมสายระบบดิจิทัล	31
2.3.2 หลักการของการมัลติเพล็กซ์แบบ TDM	33
2.3.3 ไทม์สวิตซ์	35
2.3.4 สเปซสวิตซ์	50
บทที่ 3 การออกแบบ และการสร้าง	57
3.1 วงจรรองความถี่ต่ำผ่าน	57
3.2 วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล และดิจิทัลเป็นอนาล็อก	59

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.1 การแปลงสัญญาณอนาล็อกเป็นดิจิทัล	59
3.2.2 การแปลงสัญญาณดิจิทัลเป็นอนาล็อก	60
3.3 วงจรมัลติเพล็กซ์ และดีมัลติเพล็กซ์แบบ TDM	61
3.3.1 วงจรมัลติเพล็กซ์แบบ TDM	61
3.3.2 วงจรดีมัลติเพล็กซ์แบบ TDM	63
3.4 วงจรไทม์สวิตช์	64
3.5 วงจรสเปซสวิตช์	66
บทที่ 4 การทดลอง และผลการทดลอง	71
4.1 การทดลองวงจรกรองความถี่ต่ำผ่าน	71
4.2 การทดลองวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล และดิจิทัลเป็นอนาล็อก	72
4.2.1 การทดลองวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล	72
4.2.2 การทดลองวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก	73
4.3 การทดลองวงจรมัลติเพล็กซ์ และดีมัลติเพล็กซ์แบบ TDM	75
4.3.1 การทดลองวงจรมัลติเพล็กซ์แบบ TDM	75
4.3.2 การทดลองวงจรดีมัลติเพล็กซ์แบบ TDM	76
4.4 การทดลองวงจรไทม์สวิตช์	78
4.5 การทดลองวงจรสเปซสวิตช์	79
บทที่ 5 บทสรุป และแนวทางในการพัฒนา	81
5.1 บทสรุป	81
5.2 ปัญหา และแนวทางในการแก้ไข	81
5.3 แนวทางในการพัฒนา	82
บรรณานุกรม	83
ภาคผนวก รายละเอียดของอุปกรณ์	

สารบัญภาพ

รูปที่ 2.1	การติดต่อภายในโดยตรง	2
รูปที่ 2.2	วิธีต่อแบบหนึ่งเส้นทางสี่สารต่อเทอร์มินอล 1 เครื่อง	3
รูปที่ 2.3	วิธีต่อแบบใช้ช่องสัญญาณเรียกติดต่อ 1 เส้นทาง	3
รูปที่ 2.4	วิธีต่อแบบมีศูนย์กลางสวิตช์	4
รูปที่ 2.5	หลักการของสวิตช์ซึ่งจากอุปกรณ์กลไก	5
รูปที่ 2.6	ระบบสเต็ป-บาย-สเต็ป ขนาด 100 หมายเลข	6
รูปที่ 2.7	หลักการของสวิตช์แบบ 2 ทิศทาง	7
รูปที่ 2.8	การจัดระบบของหมายเลข 3 หลัก	8
รูปที่ 2.9	บล็อกไดอะแกรมของชุมสายสเต็ป-บาย-สเต็ป แบบหมายเลข 4 หลัก	9
รูปที่ 2.10	หลักการของลิครีเลย์	9
รูปที่ 2.11	หลักการทำงานของลิครีเลย์	10
รูปที่ 2.12	ลิครีเลย์	11
รูปที่ 2.13	วิธีเชื่อมต่อสวิตช์ในแบบครอสบาร์	11
รูปที่ 2.14	หลักการของชุมสายที่ใช้ครอสบาร์ และลิครีเลย์	12
รูปที่ 2.15	การจัดสวิตช์แบบแมทริกซ์แบบ 4×4	12
รูปที่ 2.16	จุดสวิตช์ของครอสบาร์ขนาด 4×4	13
รูปที่ 2.17	จำนวนจุดตัดของสวิตช์แมทริกซ์	14
รูปที่ 2.18	ตัวอย่างของสวิตช์แมทริกซ์ขนาด 10×5	14
รูปที่ 2.19	หลักการพื้นฐานของชุมสาย SPC	16
รูปที่ 2.20	การทำงานในการเรียกเข้าของชุมสายแบบเก็บ โปรแกรม	17
รูปที่ 2.21	ชุมสายทรีนจ์แบบคิจิตอล	18
รูปที่ 2.22	ชุมสายท้องถิ่นแบบคิจิตอล	19
รูปที่ 2.23	สัญญาณอนาล็อก	21
รูปที่ 2.24	ลักษณะการส่งสัญญาณอนาล็อก	21
รูปที่ 2.25	สัญญาณคิจิตอล	22
รูปที่ 2.26	ลักษณะการส่งสัญญาณคิจิตอล	23
รูปที่ 2.27	หลักการเบื้องต้นของการมัลติเพล็กซ์แบบ TDM	24
รูปที่ 2.28	สัญญาณ PAM ของสัญญาณ 4 ช่อง	24

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.29 การแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลในระบบ PCM	26
รูปที่ 2.30 บล็อกไดอะแกรมของระบบ PCM	27
รูปที่ 2.31 การสุ่มตัวอย่าง (Sampling)	29
รูปที่ 2.32 การแบ่งย่านแอมพลิจูดออกเป็นระดับต่าง ๆ	30
รูปที่ 2.33 การเข้ารหัส	31
รูปที่ 2.34 ส่วนประกอบของชุมสายระบบดิจิทัล	32
รูปที่ 2.35 ส่วนประกอบของชุมสายแบบอนาล็อก	32
รูปที่ 2.36 การส่งผ่านข้อมูลข่าวสารแบบดิจิทัล	33
รูปที่ 2.37 ชุมสายระบบ SPC	33
รูปที่ 2.38 หลักการของ TDM	34
รูปที่ 2.39 การส่งสัญญาณออกทางไฮเวย์	34
รูปที่ 2.40 โครงสร้างของไทม์สวิตช์	35
รูปที่ 2.41 ไทม์สวิตช์ และวงจรเปรียบเทียบ	38
รูปที่ 2.42 การส่งสัญญาณผ่านไฮเวย์	38
รูปที่ 2.43 การอ่านสัญญาณ	39
รูปที่ 2.44 การจัดอันดับของสัญญาณ	39
รูปที่ 2.45 การจัดอันดับของการสับเปลี่ยนช่วงเวลา	40
รูปที่ 2.46 หลักการของไทม์สล็อต	40
รูปที่ 2.47 การจัดการสับเปลี่ยนช่วงเวลาใน 1 เฟรม	41
รูปที่ 2.48 การสับเปลี่ยนช่วงเวลาของวงจรดิจิทัล	41
รูปที่ 2.49 การสับเปลี่ยนของการสับเปลี่ยนช่วงเวลา	41
รูปที่ 2.50 ไทม์สล็อตอินเทอร์เน็ต	42
รูปที่ 2.51 การสับเปลี่ยนกันระหว่างไทม์สล็อต	42
รูปที่ 2.52 การส่งผ่านของไทม์สล็อตอินเทอร์เน็ต	43
รูปที่ 2.53 สัญญาณที่จะผ่านไทม์สวิตช์	43
รูปที่ 2.54 การตอบสนองกันระหว่างวงจรทางด้านเข้ากับวงจรทางด้านออก	44
รูปที่ 2.55 ส่วนประกอบของสัญญาณดิจิทัล 8 บิต	44
รูปที่ 2.56 การส่งสัญญาณผ่านไทม์สวิตช์	45
รูปที่ 2.57 การใช้งานของไทม์สวิตช์	45
รูปที่ 2.58 การใช้งานของไทม์สล็อตในไทม์สวิตช์	46

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

VIII

รูปที่ 2.59 คาบเวลาการอ่าน และคาบเวลาการเขียน	46
รูปที่ 2.60 การเปลี่ยนแปลงของสัญญาณ	47
รูปที่ 2.61 การอ่านออกมาในไทม์สวิตช์	47
รูปที่ 2.62 วิธีการอ่าน และเขียนของไทม์สวิตช์	48
รูปที่ 2.63 วงจรของการอ่านและเขียนของเฟรมถัดไป	48
รูปที่ 2.64 การจัดลำดับของสัญญาณและไทม์สล็อต	49
รูปที่ 2.65 การส่งสัญญาณหลังจากการดีมัลติเพล็กซ์	49
รูปที่ 2.66 การเปรียบเทียบระหว่างไทม์สวิตช์ และสเปซสวิตช์	50
รูปที่ 2.67 ลักษณะของสเปซสวิตช์	51
รูปที่ 2.68 การใช้งานไทม์สวิตช์ร่วมกับสเปซสวิตช์	51
รูปที่ 2.69 การใช้สเปซสวิตช์	52
รูปที่ 2.70 การใช้วงจรเซมิคอนดักเตอร์เกท	52
รูปที่ 2.71 การใช้คอนโทรลสตอร์ร่วมกับทางด้านออกของไอเวีย	53
รูปที่ 2.72 การส่งสัญญาณจากทางด้านเข้าไปทางด้านออกของไอเวีย	54
รูปที่ 2.73 คอมบิเนชันของไทม์สวิตช์ และสเปซสวิตช์	54
รูปที่ 2.74 โครงข่ายแบบ T-S-T	55
รูปที่ 2.75 วงจรเปรียบเทียบของไทม์สวิตช์	56
รูปที่ 2.76 โครงข่ายแบบ S-T-S	56
รูปที่ 3.1 บล็อกโคโอดแกรมชุดสาริตการสลับคู่สายโทรศัพท์ระบบดิจิทัล	57
รูปที่ 3.2 วงจรกรองความถี่ต่ำผ่าน	58
รูปที่ 3.3 วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล	59
รูปที่ 3.4 สัญญาณการสุ่มตัวอย่างที่ช่องสัญญาณต่าง ๆ	60
รูปที่ 3.5 วงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก	61
รูปที่ 3.6 วงจรมัลติเพล็กซ์แบบ TDM	62
รูปที่ 3.7 แสดงการควบคุมการมัลติเพล็กซ์ข้อมูล	62
รูปที่ 3.8 วงจรดีมัลติเพล็กซ์แบบ TDM	63
รูปที่ 3.9 สัญญาณควบคุมการนับ	63
รูปที่ 3.10 การต่อหน่วยความจำแรม 74189 ให้มีขนาด 8 บิต	64
รูปที่ 3.11 สัญญาณควบคุมการนับ และการเขียน	65
รูปที่ 3.12 วงจรไทม์สวิตช์ 1 และ 2	67

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.13 วงจรโหม้สวิตช์ 3	68
รูปที่ 3.14 วงจรโหม้สวิตช์ 4	69
รูปที่ 3.15 วงจรสเปซสวิตช์	70
รูปที่ 4.1 การต่อวงจรทดลองวงจรรองความถี่ต่ำผ่าน	71
รูปที่ 4.2 กราฟเอ๊าท์พุทของวงจรรองความถี่ต่ำผ่าน	72
รูปที่ 4.3 การต่อวงจรทดลองวงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอล	73
รูปที่ 4.4 สัญญาณดิจิตอลที่ได้มาจากสัญญาณอนาล็อก	73
รูปที่ 4.5 การต่อวงจรแปลงสัญญาณดิจิตอลเป็นอนาล็อก	74
รูปที่ 4.6 การแปลงสัญญาณดิจิตอลเป็นอนาล็อก	74
รูปที่ 4.7 การต่อวงจรการแปลงสัญญาณดิจิตอลเป็นอนาล็อกร่วมกับวงจร LPF	74
รูปที่ 4.8 สัญญาณอนาล็อกที่ผ่านวงจรรองความถี่ต่ำผ่าน	75
รูปที่ 4.9 การต่อวงจรมัลติเพล็กซ์แบบ TDM	76
รูปที่ 4.10 สัญญาณดิจิตอลที่ได้จากการแปลงมาจากสัญญาณอนาล็อก	76
รูปที่ 4.11 การต่อวงจรดีมัลติเพล็กซ์	77
รูปที่ 4.12 สัญญาณที่ได้จากการดีมัลติเพล็กซ์	77
รูปที่ 4.13 การต่อโหม้สวิตช์เพื่อทดลอง	78
รูปที่ 4.14 วงจรทดลองสเปซสวิตช์	79

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

ตารางที่ 4.1 ตารางบันทึกผลการทดลองวงจรรองความถี่ต่ำผ่าน	71-72
ตารางที่ 4.2 ตารางบันทึกผลการทดลองโหม้สวิตช์	79
ตารางที่ 4.3 ตารางบันทึกผลการทดลองสเปซสวิตช์	80



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

ปัจจุบันการพัฒนาระบบเกี่ยวกับข่าวสาร, การสื่อสารระบบดิจิทัล, การสื่อสารโมบายล์ และโทรศัพท์ระบบดิจิทัล นับว่ามีความสำคัญมากในยุคปัจจุบัน สืบเนื่องมาจากการพัฒนาทางเทคโนโลยีโทรคมนาคม ระบบการส่งสัญญาณผ่านเส้นใยแสง, ระบบดาวเทียม เทคนิคในด้านวงจรสารกึ่งตัวนำ และความก้าวหน้าทางด้านอื่น ๆ อีกมากมาย และพร้อมกันนี้เครือข่ายการสื่อสารก็ได้ถูกพัฒนาไปอย่างไม่หยุดยั้ง หากขอบเขตไม่ได้

หลักการสำคัญของการสื่อสารโดยอาศัยดิจิทัลเทคนิคก็คือ ชุมสายระบบดิจิทัล ซึ่งจะประกอบไปด้วยวงจรสำหรับทำหน้าที่เป็นตัวสวิตซ์ซึ่ง และบางส่วนทำหน้าที่เปลี่ยนสัญญาณอนาล็อกเป็นดิจิทัล ถ้าหากระบบสายส่งเป็นระบบดิจิทัล ชุมสายระบบดิจิทัลก็จะสามารถเชื่อมต่อเข้ากับระบบสายส่งได้ทันที

ซึ่งจากที่กล่าวมาข้างต้น เพื่อให้การเรียนการสอนที่เกี่ยวกับการสลับลูกข่ายโทรศัพท์ระบบดิจิทัลมีอุปกรณ์ในการสาธิตให้เห็นถึงหลักการ และวิธีการต่าง ๆ ของการสลับลูกข่ายโทรศัพท์หรือสวิตซ์ของชุมสายโทรศัพท์ระบบดิจิทัล เพื่อให้ง่ายต่อการเข้าใจถึงวิธีการสลับลูกข่ายจึงใช้สวิตซ์ในการควบคุมการสลับลูกข่ายโทรศัพท์ จะทำให้สามารถเห็นขั้นตอนว่ามีวิธีการอย่างไร ซึ่งจะเป็นรูปธรรมมากขึ้น

เนื้อหาในปฏิญญาฉบับนี้เรื่องชุดสาธิตการสลับลูกข่ายโทรศัพท์ระบบดิจิทัลได้จำแนกหัวข้อไว้เป็นบทต่าง ๆ ดังนี้

บทที่ 1 กล่าวถึง ความเป็นมาของชุดสาธิตการสลับลูกข่ายโทรศัพท์ระบบดิจิทัล และแนวคิดของปฏิญญาฉบับนี้

บทที่ 2 กล่าวถึง รายละเอียดพอสังเขปเกี่ยวกับทฤษฎี และหลักการของชุดสาธิตการสลับลูกข่ายโทรศัพท์ระบบดิจิทัล

บทที่ 3, 4 กล่าวถึง การออกแบบและการสร้าง, การทดลองและผลการทดลอง ชุดสาธิตการสลับลูกข่ายโทรศัพท์ระบบดิจิทัล ตามลำดับ

บทที่ 5 เป็นบทสุดท้าย จะกล่าวถึงปัญหา ,แนวทางในการแก้ปัญหา และแนวทางในการพัฒนาต่อไป

บทที่ 2


ทฤษฎี และหลักการ

2.1 ชุมสายโทรศัพท์

2.1.1 หลักการสวิตช์ของระบบ

การสวิตช์มีจุดประสงค์เพื่อที่จะใช้เทอร์มินอล (Terminal) เครื่องหนึ่ง (เช่น โทรศัพท์, โทรพิมพ์, โทรสาร ฯลฯ) ส่งข้อมูลไปยังเทอร์มินอลเครื่องอื่นได้ โดยการเลือกผู้ที่ต้องการจะติดต่อด้วย

ถ้าเครือข่ายมีขนาดเล็กเส้นทางสื่อสารโดยตรงสามารถมีได้ในแต่ละคู่ของเทอร์มินอล และมีอุปกรณ์สวิตช์ เลือกเส้นทางติดตั้งที่เทอร์มินอล ดังรูปที่ 2.1




รูปที่ 2.1 แสดงการติดต่อภายในโดยตรง

จากรูปที่ 2.1 มีเทอร์มินอลจำนวน 5 เครื่อง ซึ่งแต่ละเทอร์มินอลสามารถติดต่อกับเครื่องอื่นได้ 4 เส้นทาง ดังนั้นถ้ามีเทอร์มินอลจำนวน N เครื่อง เราจะสามารถมีเส้นทางสื่อสารได้ทั้งหมด $(1/2)N \times (N-1)$ เส้นทางดังในรูปที่ 2.1 มีเทอร์มินอล 5 เครื่องจึงมีเส้นทางสื่อสารได้ทั้งหมดเท่ากับ $(1/2) \times 5 \times (5-1) = 10$ เส้น


สำหรับแบบต่อไปมีส่วนแตกต่างจากแบบแรกไปบางส่วน คือมีเส้นทางสื่อสาร 1 เส้นต่ออยู่กับเทอร์มินอลแต่ละเครื่อง (อย่างถาวร) เพื่อใช้เรียกการติดต่อกับเทอร์มินอลที่ต้องการ โดยเฉพาะขอให้พิจารณาจากรูปที่ 2.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2 แสดงวิธีต่อแบบหนึ่งเส้นทางสื่อสารต่อเทอร์มินอล 1 เครื่อง

จากรูปที่ 2.2 แต่ละเทอร์มินอลมีอุปกรณ์สวิตช์เลือกปลายทางที่ต้องการ และจำนวนเส้นทางสื่อสารลดลงจาก 10 เหลือ 5 เส้น สำหรับเทอร์มินอล 5 เครื่อง




รูปที่ 2.3 แสดงวิธีต่อแบบใช้ช่องสัญญาณเรียกติดต่อ 1 เส้นทาง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปคือ มี N เส้นทางต่อเทอร์มินอล N เครื่อง และส่วนในกรณีที่มีจำนวนเทอร์มินอล และระยะทางมากขึ้น ทำให้การต่อในลักษณะดังรูปที่ 2.1 และ 2.2 มีค่าใช้จ่ายสูงมากเกินไป จึงแก้ปัญหาที่จุดนี้ได้ดังวิธีในรูปที่ 2.3

จากรูปที่ 2.3 เทอร์มินอลมีช่องสัญญาณร่วมกัน 1 เส้นทางเพื่อที่ใช้ส่งคำสั่งในการตั้งเส้นทางติดต่อของการเรียกติดต่อ (call) จำนวนเส้นทางสื่อสารในวิธีต่อแบบนี้จะมีจำนวนลดลง พอให้การสื่อสารดำเนินไปได้ในระบบ วิธีนี้จะมีข้อเสียอยู่อย่างคือ ในแต่ละเทอร์มินอลนั้นจะต้องมีอุปกรณ์สวิตซ์ติดตั้งประจำในแต่ละเครื่อง จนกระทั่งได้การนำหลักการสวิตซ์มาใช้กับเครือข่ายโทรศัพท์ จึงได้แก้ข้อเสียนี้ โดยให้หน้าที่สวิตซ์ทั้งหมดเกิดขึ้นที่ศูนย์กลางแทน ทำให้ลดจำนวนเส้นทางสื่อสารที่ต่อไปแต่ละเทอร์มินอลเหลือเพียง 1 เส้นได้ ซึ่งจะพิจารณาได้ดังรูปที่ 2.4



รูปที่ 2.4 แสดงวิธีต่อแบบมีศูนย์กลางสวิตซ์

เมื่อมีผู้ใช้มากขึ้น เราจึงต้องเพิ่มจุดต่อสวิตซ์ภายในชุมสายให้มากขึ้น เพื่อที่จะรองรับจำนวนผู้ใช้ที่มากขึ้น และต้องการออกแบบให้เครือข่ายสามารถติดต่อผู้ใช้ได้ไม่ว่าจะอยู่บริเวณใด


เริ่มแรกชุมสายโทรศัพท์เป็นแบบใช้มือต่อโดยโอเปอเรเตอร์ (Operator) และต่อมาได้มีการพัฒนาเป็นแบบต่อให้อัตโนมัติโดยใช้อุปกรณ์กลไก เช่น รีเลย์ จนกระทั่งนำคอมพิวเตอร์มาควบคุมหน้าที่การต่อสายให้ได้สำเร็จ และการพัฒนาของชุมสายโทรศัพท์จากอดีตจนถึงปัจจุบันมีดังต่อไปนี้

2.1.2 ชุมสายโทรศัพท์แบบสเต็ป-บาย-สเต็ป (Step-by-Step Telephone Exchange)

โทรศัพท์ในยุคแรกนั้น มีชุมสายโทรศัพท์เป็นแบบใช้คนทำหน้าที่โอเปอเรเตอร์ ในการต่อช่องสัญญาณให้ตามที่ใช้เรียกมา จนกระทั่งเครือข่ายมีขนาดใหญ่ขึ้น จึงทำให้การจ้างคนจำนวนมากทำหน้าที่โอเปอเรเตอร์ต้องเสียค่าใช้จ่ายเพิ่มอย่างมาก

สำหรับการทำงานแทนโอเปอเรเตอร์อย่างอัตโนมัติ สิ่งแรกที่เราต้องการก็คือ การทำให้ชุมสายรู้หมายเลขโทรศัพท์เครื่องที่เราต้องการติดต่อด้วย ขอให้พิจารณาจากเครื่องโทรศัพท์ชนิดหมุน ซึ่งถึงแม้ว่าในปัจจุบันนับว่าเก่าไปแล้วแต่ยังมีใช้งานอยู่อีกมาก หน้าสัมผัสของวงจรภายในเป็นหมุน ทำให้เกิดกระแสลูปไหล (อาศัยแหล่งจ่ายไฟฟ้าจากชุมสาย) ซึ่งมีการเปิดปิดกระแสตามจังหวะหน้าสัมผัสของวงจรในเครื่องโทรศัพท์ ตัวอย่างเช่น กรณีเราหมุนเลข "7" หน้าสัมผัสจะสัมผัสวงจร 7 ครั้ง ซึ่งในแต่ละครั้งมีช่วงระยะเวลาห่างกันที่แน่นอน (ทั่วไปประมาณ 1/20 วินาที) ซึ่งอุปกรณ์รีเลย์ที่ชุมสายจะตอบสนองต่อการสัมผัสแต่ละครั้งของวงจรด้วย


หลักการของสเต็ป-บาย-สเต็ปเป็นระบบอัตโนมัติชนิดแรกที่น่ามาใช้ในชุมสายโทรศัพท์ โดยอาศัยหลักการเลือกเส้นทางที่ต้องการ 1 เส้นจาก 10 เส้นทางติดต่อ ขอให้พิจารณารูปที่ 2.5



รูปที่ 2.5 แสดงหลักการของสวิทช์ซึ่งจากอุปกรณ์กลไก

จากรูปที่ 2.5 แสดงตัวอย่างของสวิทช์แบบง่าย ๆ ที่มีหน้าสัมผัส 10 หน้า เรียงกันเป็นครึ่งวงกลมรอบก้านหมุน ก้านหมุนเป็นส่วนเชื่อมต่อทางเข้าและออกเข้าด้วยกัน โดยก้านหมุนจะเคลื่อนที่ผ่านหน้าสัมผัสได้ทุกตำแหน่ง และจะไปหยุดที่ตำแหน่งที่ต้องการเพียง 1 ที่เท่านั้น ตัวอย่างเช่น เราหมุนเครื่องโทรศัพท์หมายเลข "7" จะเกิดสัญญาณไฟฟ้าเป็นพัลส์ 7 ลูก เมื่อส่งมาถึงสวิทช์ พัลส์ 1 ลูกทำให้ก้านหมุนเลื่อนระดับมา 1 หน้าสัมผัส ดังนั้นสัญญาณพัลส์ 7 ลูก ทำให้ก้านหมุนเลื่อนระดับมา 7 ระดับและหยุดที่หน้าสัมผัสหมายเลข 7 นี้คือ วิธีการที่ชุมสายจะรู้ว่าผู้

ใช้หมุนหมายเลขใดมา โดยอาศัยหลักการข้างต้น เราสามารถขยายระบบได้ถึง 100 ทางออก (จากเดิมมี 10 ทางออก)วิธีขยายระบบโดยต่อทางออกของสวิทช์ชุดแรกเข้ากับทางออกของสวิทช์ชุดที่ 2 ดังแสดงในรูปที่ 2.6



รูปที่ 2.6 แสดงระบบสแต็ป-บาย-สแต็ป ขนาด 100 หมายเลข # ระบบนี้ ใช้เลข 2 หลัก เท่านั้น

จากรูปที่ 2.6 การสวิทช์ กระทำอยู่ 2 ขั้นตอนคือ


- หมายเลขหลักแรก เราใช้สวิทช์ชุดที่ 1 ทำงาน
- หมายเลขหลักที่สอง เราใช้สวิทช์ชุดที่ 2 ทำงาน

ตัวอย่างเช่น ผู้ใช้หมุนหมายเลข "11" เข้ามา เลข "1" ตัวแรกทำให้กำหนดหมุนของสวิทช์ชุดที่ 1 หยุดที่หน้าสัมผัสหมายเลข 1 และเราต่อทางออกของชุดแรกเข้ากับทางเข้าของสวิทช์ชุดที่ 2 ดังนั้น เลข "1" ตัวที่สองทำให้กำหนดหมุนของสวิทช์ที่ต่อกับทางออกของหน้าสัมผัสหมายเลข 1 (ในสวิทช์ชุดแรก) เลื่อนระดับหยุดที่ตำแหน่งหน้าสัมผัสหมายเลข 1 เช่นกัน วิธีนี้ทำให้ชุมสายรู้หมายเลขที่หมุนมา ในทำนองเดียวกัน ถ้าแต่ละทางออก 100 หมายเลข (00-99) ต่อกับสวิทช์อีกชุด ทำให้เราขยายระบบได้ 1000 หมายเลข (000-999) ซึ่งการต่อในลักษณะนี้ในทางทฤษฎี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สามารถขยายระบบได้ไม่สิ้นสุด แต่ในทางปฏิบัติไม่เหมาะที่จะนำมาใช้งานเพราะถ้าใช้หมายเลขโทรศัพท์ 7 หลักดังในปัจจุบัน ต้องใช้ชุดสวิตช์มากเกินไป

มีการพัฒนารูปแบบสวิตช์ใหม่ โดยยังอาศัยหลักการสแต็ป-บาย-สแต็ป อยู่เรียกชุดสวิตช์นี้ว่าแบบ 2 ทิศทาง (two motion) ดังรูปที่ 2.7 (a) และ (b)



รูปที่ 2.7 แสดงหลักการของสวิตช์แบบ 2 ทิศทาง

(a) ภาพด้านหน้า


(b) ภาพด้านบน

(c) สัญลักษณ์ของสวิตช์แบบ 2 ทิศทาง

จากรูปที่ 2.7 (a), (b) มีหน้าสัมผัส 10 ตำแหน่งถูกจัดเรียงในรูปครึ่งวงกลม และในแต่ละหน้าสัมผัสแบ่งในแนวตั้งได้อีก 10 หน้าสัมผัส (จาก 0-9) สรุปแล้วในชุดสวิตช์ 1 ชุด มีจำนวนหน้าสัมผัสได้ 100 ตำแหน่ง (จาก 00-99)

การเคลื่อนที่ของก้านหมุนในการเลือกตำแหน่งหน้าสัมผัสใดนั้น จะมีแนวทางดังนี้ คือ ก้านหมุนเคลื่อนที่ในแนวตั้งเพื่อเลือกหน้าสัมผัสที่ต้องการ หลังจากนั้นก้านหมุนจะเคลื่อนที่ในแนวนอน เพื่อเลือกหน้าสัมผัสที่ต้องการ จะเห็นได้ว่าการเคลื่อนที่ของก้านหมุนในสวิตช์แบบนี้จะได้หมายเลข 2 หลัก และเราแทนสัญลักษณ์ของสวิตช์แบบ 2 ทิศทางได้ดังรูปที่ 7 (c) การขยายระบบโดยชุดสวิตช์แบบ 2 ทิศทาง แสดงดังรูปที่ 2.8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.8 แสดงการจัดระบบของหมายเลข 3 หลัก

จากรูปที่ 2.8 จะมีการต่อชุดสวิตช์แบบ 2 ทิศทางต่อจากชุดสวิตช์แบบ 1 จาก 10 โดยหมายเลขหลักแรกสุดทำให้ชุดสวิตช์แบบเลือก 1 จาก 10 เลื่อนตำแหน่งแนวตั้งไปยังหน้าสัมผัสของหมายเลขหลักแรกนั้น ถัดมาชุดสวิตช์แบบ 2 ทิศทาง ทำการเลือกของหมายเลข 2 หลักหลังแทน สำหรับการขยายระบบถึง 10,000 หมายเลข มีการเพิ่มชุดสวิตช์แบบเลือก 1 จาก 10 เข้าไปอีก 1 ชุด ก่อนหน้าสวิตช์ แบบ 2 ทิศทางดังรูปที่ 2.9 แต่ในทางทฤษฎีแล้วการใช้หมายเลข 4 หลักสามารถให้บริการผู้ใช้ได้ 10,000 คน แต่ในการใช้งานจริง พบว่าเราต้องสำรองหมายเลขบางส่วนเพื่องานดังนี้

- ใช้ติดต่อระหว่างชุมสายอื่น
- ใช้สำหรับ โอเปอร์เรเตอร์
- ใช้สำหรับบริการพิเศษอื่น ๆ

ทำให้ความสามารถของชุมสายในการให้บริการต่อผู้ใช้อาจเหลือ 6,000 หมายเลข จากจำนวนทั้งหมด 10,000 หมายเลข วงจรสวิตช์ของชุมสายแบบสแต็ป-บาย-สแต็ป มีชิ้นส่วนเคลื่อนไหวจำนวนมาก ด้วยเหตุนี้ทำให้วงจรเสื่อมคุณภาพเร็ว ซึ่งจะต้องมีการบำรุงรักษาวงจรสวิตช์อยู่ตลอด ค่าใช้จ่ายที่สูงในการบำรุงรักษา เป็นเหตุผลใหญ่ที่หลายประเทศเปลี่ยนการใช้ชุมสายแบบสแต็ป-บาย-สแต็ป มาเป็นชุมสายอิเล็กทรอนิกส์ที่เสียค่าใช้จ่ายส่วนนี้ต่ำกว่ามาก


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.9 แสดงบล็อกโคอะแกรมของชุมสายสแต็ป-บาย-สแต็ปแบบหมายเลข 4 หลัก

2.1.3 ชุมสายโทรศัพท์แบบครอสบาร์ (Crossbar Exchange)


ลิตรียเป็นอุปกรณ์ที่ออกแบบ โดยอาศัยหลักการที่กระแสไฟฟ้าไหลผ่านขดลวด โดยขดลวดจะสร้างสนามแม่เหล็กไฟฟ้ารอบขดลวดนั้น แสดงดังรูปที่ 2.10



รูปที่ 2.10 แสดงหลักการของลิตรีย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับการทำงานของรีเลย์ (Reed Relay) อธิบายได้โดยพิจารณาจากรูปที่ 2.11 และจากรูปที่ 2.11 ถ้ามีกระแสไหลผ่านขดลวดทำให้หน้าสัมผัสของก้านเหล็กเล็ก ๆ ในรีเลย์จะมีสภาพเป็นแม่เหล็กที่มีขั้วต่างกัน ทำให้หน้าสัมผัสติดกัน



(a) ไม่มีกระแสไฟฟ้าไหล ทำให้หน้าสัมผัสแยกจากกัน




(b) มีกระแสไฟฟ้าไหลผ่านขดลวด ทำให้หน้าสัมผัสติดกัน

รูปที่ 2.11 แสดงหลักการทำงานของรีเลย์


ซึ่งหน้าสัมผัสของก้านเหล็กในรีเลย์สามารถพิจารณาเป็นสวิตช์ในวงจรไฟฟ้าได้ สำหรับรูปร่างหน้าตาของรีเลย์ มีดังรูปที่ 2.12

ก้านเหล็กทำจากแม่เหล็กอยู่ในหลอดแก้วและบรรจุแก๊สไนโตรเจนไว้ภายในบางชนิด อาจชุบทองคำบนหน้าสัมผัส เพื่อให้เกิดการทำงานดีขึ้นสวิตช์ในชุดสายแบบครอสบาร์ มีทั้งในแนวนอนและแนวตั้ง โดยใช้รีเลย์ทำหน้าที่สวิตช์ ทำให้การเลือกจุดใดในครอสบาร์สวิตช์ทำได้โดยควบคุมรีเลย์

"ครอสบาร์สวิตช์" (Cross bar switch) หมายถึงรูปแบบการจัดเรียงส่วนสวิตช์วงจร ทั้งในแนวตั้งและแนวนอนให้อยู่ในรูปแมทริกซ์ โดยสวิตช์จะมีรีเลย์ทั้งแนวนอนและแนวตั้งบังคับให้สร้างหน้าสัมผัสไฟฟ้า เมื่อต้องการเชื่อมสวิตช์ การเชื่อมต่อสวิตช์กระทำได้อย่างรวดเร็ว และจะคงอยู่จนผู้ใช้เลิกติดต่อกัน รีเลย์ทั้งสองแนวจึงหยุดทำงานปล่อยให้หน้าสัมผัสแยกจากกัน เส้นทางติดต่อจะว่าง เพื่อให้สามารถนำมาใช้อีก แสดงวิธีเชื่อมต่อสวิตช์ในแบบครอสบาร์จะแสดงได้ดังรูปที่ 2.13 ดังนั้นการเลือกจุดหน้าสัมผัสใดในครอสบาร์สวิตช์ทำได้โดยควบคุมรีเลย์ซึ่งทั้งการจัดสวิตช์แบบครอสบาร์ และรีเลย์ถูกนำมาใช้ในชุดสายโทรศัพท์ เราจะได้ชุดสายโทรศัพท์ที่มีหลักการพื้นฐานดังรูปที่ 2.14



รูปที่ 2.12 แสดงลิคริเลย์




รูปที่ 2.13 แสดงวิธีเชื่อมต่อสวิทช์ในแบบครอสบาร์

จากรูปที่ 2.14 แทนที่สวิทช์แต่ละตัวที่มีการควบคุมแบบกระจาย โดยจะใช้วิธีแบบรวม การควบคุมสวิทช์ไว้ที่เดียวกัน

วงจรรวม (common control) มีลักษณะการทำงานคล้ายคอมพิวเตอร์ คือ วงจรจะ เก็บค่าหมายเลขโทรศัพท์ที่หมุนเข้ามา และตรวจสอบว่าหมายเลขนั้นว่างจากการใช้งานหรือไม่


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ถ้าวาง วงจรจะทำการเลือกเส้นทางติดต่อจากผู้เรียกไปยังผู้ที่ถูกเรียก โดยส่งคำสั่งไปที่
 ทรอสบาร์และลิตรี่เลย์ให้ตัดต่อสวิตซ์ตามเส้นทางนี้ การทำงานข้างต้นนี้จะเกิดขึ้นเร็วมาก โดยจะ
 ไม่ทำการสวิตซ์ที่ละหลักเหมือนชุมสาย แบบสตีป-บาย-สตีป และที่ความเร็วเพิ่มขึ้นอย่างมากนี้
 ทำให้มีโทรศัพท์แบบกดปุ่มแทนแบบหมุน เป็นการเพิ่มความเร็วในการทำงานขึ้นอีก



รูปที่ 2.14 แสดงหลักการของชุมสายที่ใช้ทรอสบาร์และลิตรี่เลย์


จากทั้งหมดที่กล่าวมาพอสรุปเป็นความคิดได้ว่า ทั้งทรอสบาร์และส่วนสวิตซ์ลิตรี่เลย์ ขึ้น
 อยู่กับการทำงานของสวิตซ์แบบแมทริกซ์เป็นสำคัญ สามารถอธิบายเป็นหลักการได้ดังนี้ ขอให้
 พิจารณารูปที่ 2.15



รูปที่ 2.15 แสดงการจัดสวิตซ์แบบแมทริกซ์แบบ 4 × 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 2.15 เป็นการแสดงแกนแนวนอนและแนวตั้งของครอสบาร์ จุดมุมขวาของแต่ละแนวจะมีวงจรสวิตช์อยู่ และจุดตัดของแนวนอนและแนวตั้งเรียกว่า จุดตัด (cross point) แต่ละจุดตัดมีหน้าสัมผัสของวงจรสวิตช์อยู่ดังรูปที่ 2.16



รูปที่ 2.16 แสดงจุดสวิตช์ของครอสบาร์ขนาด 4×4


และจากรูปที่ 2.16 ทางเข้า 4 ทางสามารถต่อกับทางออก 4 ทาง ในทางใดทางหนึ่ง โดยเลือกหน้าสัมผัสให้ถูกต้อง ตัวอย่างเช่น

- ทางเข้าที่ 1 สามารถต่อกับทางออกที่ 2 โดยปิดหน้าสัมผัส B
- ทางเข้าที่ 4 สามารถต่อกับทางออกที่ 3 โดยปิดหน้าสัมผัส R

พิจารณารูปที่ 2.15 และรูปที่ 2.16 ใหม่อีกครั้งจะพบว่าทั้งทางเข้า 4 ทางและทางออก 4 ทาง มีจุดตัดทั้งหมด 16 จุด สังเกตได้ว่าจำนวนของจุดตัดในสวิตช์แมทริกซ์คำนวณจากการคูณจำนวนทางเข้าและจำนวนทางออกระหว่างกัน โดยพิจารณาจากรูปที่ 2.17 และจากรูปที่ 2.17 กำหนดให้มีจำนวนทางเข้าเท่ากับ n และจำนวนทางออกเท่ากับ m จะได้จำนวนจุดตัดเท่ากับ $n \times m$ จุด โดย


(1) ถ้าค่า n มากกว่าค่า m แสดงถึงจำนวนทางเข้ามากกว่าจำนวนทางออก หมายความว่า ถ้าจำนวนทางออกถูกใช้งานหมด ยังมีบางช่องของทางเข้าไม่ถูกใช้งาน

(2) ถ้าค่า m มากกว่าค่า n แสดงถึงจำนวนทางออกมากกว่าจำนวนทางเข้า หมายความว่า ถ้าจำนวนทางเข้าทั้งหมดต่อกับแต่ละทางออกจนหมด ยังมีช่องทางออกเหลือไม่ใช้งานอยู่



รูปที่ 2.17 แสดงจำนวนจุดตัดของสวิทช์แมทริกซ์

ดังนั้นค่าสูงสุดของจำนวนเส้นทางติดตั้งในช่วงเวลาหนึ่ง ซึ่งสามารถพิจารณาจากสวิทช์ แมทริกซ์ตามจำนวนของทางเข้าหรือทางออกว่าค่าใดน้อยกว่า ตัวอย่างเช่น ถ้ามีจำนวนทางเข้า 10 ทาง และจำนวนทางออก 5 ทาง ดังนั้น ค่าสูงสุดของจำนวนเส้นทางติดต่อที่เป็นไปได้เท่ากับ 5 ดังตัวอย่างในรูปที่ 2.18



รูปที่ 2.18 แสดงตัวอย่างของสวิทช์แมทริกซ์ขนาด 10 × 5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



จากรูปที่ 2.18 ทางเข้าที่ 1 ต่อกับทางออกที่ 1, ทางเข้าที่ 2 ต่อกับทางออกที่ 2, ทางเข้าที่ 3 ต่อกับทางออกที่ 3, ทางเข้าที่ 4 ต่อกับทางออกที่ 4, ทางเข้าที่ 5 ต่อกับทางออกที่ 5 และทางเข้าที่ 6, 7, 8, 9, 10 ไม่ถูกใช้งาน

ค่าประสิทธิภาพในการใช้จุดตัด คำนวณได้จาก :

$$\left[\frac{\text{จำนวนมากที่สุดของจุดตัดที่สามารถใช้ได้ในช่วงเวลาขณะนั้น}}{\text{จำนวนทั้งหมดของจุดตัดในสวิทช์แมทริกซ์}} \right] \times 100 \%$$

จะเห็นได้ว่า ถ้าสวิทช์แมทริกซ์มีขนาดใหญ่ขึ้น ค่าประสิทธิภาพจะต่ำลง ตัวอย่างเช่น แมทริกซ์ขนาด 15×15 มีจุดตัดทั้งหมด 225 จุด และสามารถใช้ได้เพียง 15 จุด ต่อเวลาขณะหนึ่ง จะคิดประสิทธิภาพได้เพียง 6.7 %

การเพิ่มประสิทธิภาพนี้ทำได้ โดยใช้สวิทช์แมทริกซ์ขนาดเล็กลง ละนำแต่ละจุดมาเชื่อมต่อกัน ซึ่งชุมสายครอสบาร์ (ใช้ลิครีเลย์) จะถูกออกแบบบนพื้นฐานนี้

2.1.4 ชุมสายโทรศัพท์แบบเก็บโปรแกรม (Stored Program Control : SPC)


ชุมสายโทรศัพท์แบบเก็บโปรแกรม เรียกย่อ ๆ ว่าชุมสายแบบ SPC มีข้อดีในการนำเอาเทคโนโลยีทางด้านคอมพิวเตอร์มาใช้ คือระบบเก็บโปรแกรม (Stored program control หรือ SPC) ซึ่งการทำงานของระบบจะขึ้นอยู่กับการควบคุมของอุปกรณ์คอมพิวเตอร์ และระบบซอฟต์แวร์

ในระบบครอสบาร์ที่ใช้กันอยู่ทั่วไป จะใช้เวลาในการเรียกแต่ละครั้งประมาณครึ่งวินาที และอาจต้องใช้อุปกรณ์ราคาแพงเป็นจำนวนมากถึง 40 ชุด ในชุมสายขนาดใหญ่ นอกจากนี้เมื่อต้องการปรับเปลี่ยนหมายเลขโทรศัพท์, ติดตั้งหมายเลขใหม่ ซึ่งการเปลี่ยนแปลงการเชื่อมต่อและติดตั้งจะต้องย้ายจุดต่าง ๆ โดยแรงงานคน แต่ถ้าใช้ระบบโปรแกรมควบคุม เราสามารถทำงานเหล่านี้ได้โดยใช้เครื่องคอมพิวเตอร์เพียงคนเดียวเท่านั้น การแก้ไขการเชื่อมต่อและปรับเปลี่ยนหมายเลขสามารถทำได้ง่าย โดยป้อนข้อมูลแจ้งให้คอมพิวเตอร์ทราบผ่านทางเทอร์มินอลของคอมพิวเตอร์ควบคุมเท่านั้น

นอกจากนี้ยังสามารถตรวจสอบสถานะของเครื่อง และสั่งให้พิมพ์แจ้งออกมาเป็นช่วง ๆ ได้ สามารถที่จะรายงานข้อผิดพลาดของระบบเมื่อเกิดขึ้นได้ทันที สามารถลดความล่าช้าของหน้าสัมผัสไฟฟ้าแบบเก่า และเพิ่มบริการพิเศษเพิ่มเติมเข้าไปได้ตามที่เขียน โปรแกรมควบคุมไว้

ระบบชุมสายแบบ SPC ประกอบด้วยส่วนสำคัญพื้นฐานดังนี้

1. สวิตช์แมทริกซ์
 2. หน่วยประมวลผลกลาง
 3. ส่วนตรวจสอบสถานะโทรศัพท์
 4. ส่วนสร้างสัญญาณในระบบ
 5. ส่วนเก็บข้อมูลการใช้/หมายเลข ฯลฯ
- ขอให้พิจารณารูปที่ 2.19




รูปที่ 2.19 แสดงหลักการพื้นฐานของชุมสาย SPC

สวิตช์แมทริกซ์ อาจเป็นอุปกรณ์รีเลย์ไฟฟ้า หรือสวิตช์อิเล็กทรอนิกส์สารกึ่งตัวนำก็ได้ ที่จะคอยรับข้อมูลสำหรับการเชื่อมต่อวงจรต่าง ๆ จากอุปกรณ์ควบคุม และนำมาเชื่อมต่อคู่สายเข้าด้วยกัน หน่วยเก็บข้อมูลการเรียก จะเก็บข้อมูลเกี่ยวกับการเรียกเข้า, สถานะความพร้อมของสาย และวงจรถูกบริการ รวมทั้งภาวะของสวิตช์ภายในไว้ชั่วคราว เพื่อให้หน่วยประมวลผลกลางสามารถเรียกไปใช้ได้ ข้อมูลสถานะของวงจรจะถูกตรวจสอบ และนำมาเก็บไว้ในหน่วยความจำ, วงจรทางผ่านของเสียงจะถูกตรวจสอบว่าอยู่ในสถานะว่างหรือกำลังถูกใช้งาน หน่วยเก็บโปรแกรมจะเก็บคำสั่งพื้นฐานของอุปกรณ์ควบคุม (หน่วยประมวลผลกลาง) จากเนื้อหาข้างต้น สามารถแสดงกรรมวิธีการเรียกในชุมสายแบบเก็บโปรแกรม ได้ดังรูปที่ 2.20 จะเห็นได้ว่า หลักการทำงานของชุมสายโทรศัพท์ระบบ SPC นี้ อาศัยการทำงานของลอจิก ที่ถูกควบคุมโดยโปรแกรม และผลของ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของลอจิกนี้ถูกป้อนเข้าไปในที่เก็บโปรแกรม และโปรแกรมนี้เป็นส่วนควบคุมการทำงานทั้งหมดของเครื่องชุมสายโทรศัพท์ ถ้าหากว่าเราต้องการที่จะเปลี่ยนหน้าที่ต่าง ๆ ของเครื่องชุมสายโทรศัพท์ใหม่ หรือเปลี่ยนหน้าที่ให้บริการของเครื่องชุมสายโทรศัพท์เป็นอย่างอื่น เราต้องป้อนโปรแกรมใหม่เข้าไปยังที่เก็บโปรแกรม



รูปที่ 2.20 แสดงการทำงานในการเรียกเข้าของชุมสายแบบเก็บโปรแกรม

2.1.5 ชุมสายโทรศัพท์ระบบดิจิทัล (Digital Exchanges)


เราสามารถแบ่งลักษณะการทำงานของชุมสายโทรศัพท์ได้ 2 แบบ ดังนี้

- 1) แบบแบ่งตามช่องว่าง (Space Division) หรือแบบอนาล็อกที่จะเป็นการต่อเส้นทาง การสื่อสารโดยตรงจากชุมสายไปยังผู้ใช้แต่ละคน โดยที่การติดต่อใช้หน้าสัมผัสกลไก (ตัวอย่างเช่น ในสวิตช์แบบสเต็ป-บาย-สเต็ป, สวิตช์แบบครอสบาร์) หรือจะใช้เป็นอุปกรณ์ประเภทสารกึ่งตัวนำแบบอนาล็อก เช่นทรานซิสเตอร์ เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) แบบแบ่งตามเวลา (Time Division) หรือแบบคิจิตอล ใช้หลักการทำงานแบบเลือกส่งข้อมูลตามลำดับเวลา อธิบายได้จากการติดต่อกันระหว่างช่องสัญญาณขาเข้า และช่องสัญญาณขาออก โดยการโอนย้ายรหัสข้อมูลแบบ PCM จากช่องเวลาในช่องสัญญาณขาเข้า ไปบนช่องสัญญาณขาออก

ชุมสายแบบคิจิตอลส่วนใหญ่ สร้างในลักษณะแบ่งเป็นระบบย่อยประกอบขึ้นมา ซึ่งแต่ละส่วนระบบย่อยนี้ สามารถใช้แทนกันได้ในชุมสายคนละชนิดกัน ขอให้พิจารณาจากรูปที่ 2.21 และรูปที่ 2.22 ดังนี้




รูปที่ 2.21 แสดงชุมสายทรีจิ้งค์แบบคิจิตอล


หน้าที่ของส่วนคอนเซนเตรเตอร์คือการเชื่อมต่อระหว่างสายของผู้ใช้กับภาคสวิตช์ในชุมสายโทรศัพท์ ทั้งนี้ส่วนคอนเซนเตรเตอร์จะต้องถูกออกแบบให้มีปริมาณความจุของช่องสัญญาณที่เหมาะสมกับปริมาณการใช้โทรศัพท์ เพื่อให้เกิดความประหยัดในด้านค่าใช้จ่ายลง ตัวอย่างเช่น ในจำนวนสายของผู้ใช้ 1,000 เครื่อง พอกิจประมาณได้ว่าในชั่วโมงหนึ่งมีผู้ใช้พร้อมกันอย่างมากไม่เกิน 100 เครื่อง จะเห็นได้ว่าเป็นเรื่องสิ้นเปลืองค่าใช้จ่ายมากในอุปกรณ์สวิตช์ สำหรับผู้ใช้ทุกคนให้สนทนาได้ภายในเวลาเดียวกัน จึงควรใช้ภาคคอนเซนเตรเตอร์แก้ปัญหาจุดนี้

การเชื่อมต่อกับสายของผู้ใช้โทรศัพท์จัดเป็นส่วนที่มีค่าใช้จ่ายที่สูงมากของชุมสายคิจิตอล ดังตัวอย่างเช่น ชุมสายขนาด 10,000 ในแต่ละสายจะมีกำหนด "ลักษณะหน้าที่" ไว้เพื่อใช้กับผู้ใช้ต่างชนิดกันได้

คำว่า "ลักษณะหน้าที่" ของสายอธิบายแทนด้วยคำย่อคือ **BORSCHT** โดยแต่ละอักษรแทนความหมายต่อไปนี้



(a) ปัจจุบันเป็นการใช้ร่วมกันระหว่างอนาล็อกและดิจิทัล



(b) โอนภาคเป็นดิจิทัลทั้งหมด

รูปที่ 2.22 แสดงชุมสายท้องถิ่นแบบดิจิทัล

อักษร B แทน Battery feed to line หมายถึง ตามปกติจะไม่มีแหล่งจ่ายไฟที่เครื่องโทรศัพท์ของผู้ใช้ แต่จ่ายจากชุมสายไปตามสายโทรศัพท์แทน

อักษร O แทน Overvoltage protection หมายถึง การใช้อุปกรณ์ป้องกันแรงดันไฟฟ้าที่สูงกว่าข้อกำหนดในวงจรสายส่ง เนื่องจากอุปกรณ์สารกึ่งตัวนำส่วนใหญ่ไวต่อไฟฟ้าแรงสูงมาก (อาจทำให้เสียหายได้) มีผลป้องกันฟ้าผ่าได้ดี

อักษร R แทน Ringing current injection and ring trip detection หมายถึง การต่อกระแสไฟสลับ ขนาด 70 โวลท์ เข้ากับสาย เพื่อให้กระดิ่งภายในเครื่องโทรศัพท์ มีเสียงดังขึ้น และเมื่อหูโทรศัพท์ถูกยกขึ้น ชุมสายจะทำการหยุดจ่ายกระแสไฟนี้

อักษร S แทน Supervision of the line หมายถึง การตรวจสอบสถานะของสายโทรศัพท์ โดยชุมสายอยู่ตลอดเวลา เพราะสิ่งนี้ทำให้ทราบถึง

- สถานะ “ยกหูโทรศัพท์” เพื่อชุมสายสามารถส่งสัญญาณให้หมุน/ กดได้ (dial tone) ทำให้รับหมายเลขโทรศัพท์ที่ต้องการได้

- สถานะ “วางหูโทรศัพท์” เพื่อชุมสายสามารถยกเลิกวงจรติดต่อได้ และบันทึกเวลาการใช้เพื่อคิดค่าบริการได้

อักษร C แทน Codec ย่อจาก encoder/decoder หมายถึง การแปลงสัญญาณอนาล็อกจากเครื่องโทรศัพท์ให้เป็นสัญญาณดิจิทัล เพื่อนำไปมัลติเพล็กซ์ในระบบ PCM

ในชุมสายดิจิทัล มีวิธีใช้ codec ได้หลายแบบดังนี้

- ใช้ codec 1 ชุด ต่อวงจรสายโทรศัพท์ 1 สาย หรือ

- ใช้ codec 1 ชุด ต่อวงจรสายโทรศัพท์ จำนวนมากกว่า หนึ่ง

อักษร H แทน Hybrid หมายถึง การแปลงจาก 2 เส้น เป็น 4 เส้น ทั้งนี้ธรรมชาติของวงจรโทรศัพท์ ใช้สายแบบ 2 เส้น สำหรับการสื่อสารสองทิศทาง ส่วนวงจรภายในชุมสายดิจิทัลใช้แบบแยกคู่ทั้งสองทิศเรียกว่า วงจรแบบ 4 เส้น

ในการใช้ร่วมกันระหว่างวงจร 2 เส้นกับวงจร 4 เส้น เราใช้อุปกรณ์ไฮบริดที่ทำหน้าที่ส่งสัญญาณจากวงจรแบบ 2 เส้นไปวงจร 4 เส้น หรือส่งจากวงจร 4 เส้น ไปแบบ 2 เส้น

อักษร T แทน Testing of both line and equipment หมายถึง การทดสอบคุณสมบัติทางไฟฟ้าของสายโทรศัพท์ เพื่อค้นหาจุดเสียให้สามารถแก้ไขได้

2.2 เทคนิคของ Pulse Code Modulation สำหรับโทรศัพท์


2.2.1 กล่าวทั่วไป

ในการส่งสัญญาณไฟฟ้าจากจุดหนึ่งไปยังอีกจุดหนึ่งนั้น สิ่งที่หลีกเลี่ยงไม่ได้ที่จะตามมาคือสิ่งรบกวน (Noise) และความเพี้ยน (Distortion) ซึ่งเกิดขึ้นตลอดเส้นทางเส้นทางของการส่ง ในการรักษาคุณภาพของสัญญาณที่รับได้ที่ปลายทางไว้ให้ดีที่สุด ก็ควรจะให้สิ่งรบกวน และความเพี้ยนอยู่ในขีดจำกัดอันพึงยอมรับได้ และในปัจจุบันเริ่มนิยมส่งสัญญาณอนาล็อกในลักษณะของการส่งสัญญาณดิจิทัล ด้วยกรรมวิธีของ Time Division Multiplex - Pulse Code Modulation (TDM-PCM) มากขึ้น

เนื่องจากชุมสายโทรศัพท์ระบบ SPC ได้นำเอาเทคนิคทางดิจิทัลมาใช้ในการรับส่งสัญญาณและข้อมูลต่าง ๆ โดยเฉพาะในภาคเครือข่ายสวิทช์ซึ่งสัญญาณอนาล็อกจะถูกแปลงเป็นสัญญาณดิจิทัลทั้งสิ้น ดังนั้นในการที่จะศึกษาเครื่องชุมสายโทรศัพท์ระบบดิจิทัล จึงจำเป็นที่จะต้องศึกษาหลักการเบื้องต้นเกี่ยวกับระบบ Pulse Code Modulation (PCM) ก่อน

2.2.2 สัญญาณอนาล็อก และการส่ง


สัญญาณอนาล็อกในรูปของไฟฟ้า หมายถึงสัญญาณที่มีแอมพลิจูดแปรผันต่อเนื่องกับเวลาดังแสดงในรูปที่ 2.23



รูปที่ 2.23 สัญญาณอนาล็อก

สัญญาณอนาล็อกที่ใช้กันโดยทั่วไปในระบบรับส่งได้แก่ สัญญาณโทรศัพท์, สัญญาณวิทยุ-กระจายเสียง, สัญญาณโทรทัศน์ เป็นต้น โดยทั่วไปแล้วความถี่ของสัญญาณอนาล็อกที่ใช้กับโทรศัพท์นั้น จะใช้ความถี่ในย่านตั้งแต่ 300 เฮิรตซ์ ถึง 3400 เฮิรตซ์ เท่านั้น

การส่งสัญญาณอนาล็อกไม่มีความจำเป็นต้องส่งข่าวสารทางแอมพลิจูดต่อเนื่องกันไปตลอดเวลา จากการทดลองค้นคว้าพบว่า ถ้าทำการสุ่มตัวอย่าง (Sampling) สัญญาณอนาล็อก ด้วยช่วงเวลาที่เหมาะสมในอัตราอย่างน้อยเป็น 2 เท่าของความถี่สูงสุดของสัญญาณนั้น ๆ แล้วตัวอย่างที่สุ่มมาได้จะถูกบรรจุไว้ด้วยแอมพลิจูดของสัญญาณเดิมครบถ้วน ซึ่งวิธีการอันนี้เราเรียกว่า ทฤษฎีการสุ่มตัวอย่าง (Sampling Theorem) และได้ถูกนำไปใช้ในวิธีการของ PCM




รูปที่ 2.24 ลักษณะการส่งสัญญาณอนาล็อก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การส่งสัญญาณอนาล็อกสามารถกระทำได้ในรูปเดิมของมัน เช่นในการส่งสัญญาณโทรศัพท์ระหว่างผู้เข้าโทรศัพท์ในชุมสายเป็นต้น สำหรับการส่งสัญญาณอนาล็อกในระยะทางไกล และสิ่งที่หลีกเลี่ยงไม่ได้ก็คือสัญญาณที่ส่งจะอ่อนกำลังลงหรือถูกลดทอน (Attenuation) และสิ่งรบกวน (Noise) ที่จะเสริมเข้ามาตลอดเส้นทางการส่ง เราจะต้องรักษาระดับกำลังของสัญญาณที่ส่งให้สูงกว่าระดับกำลังของสัญญาณรบกวนมาก ๆ ซึ่งสามารถทำได้โดยการขยายกำลังของสัญญาณที่ส่งเป็นระยะที่เหมาะสมตามเส้นทางการส่ง อย่างไรก็ตามสิ่งรบกวนที่เกิดขึ้นที่อินพุทของเครื่องขยายกำลัง ย่อมจะได้รับการขยายกำลังให้สูงขึ้นไปด้วยพร้อมกับตัวสัญญาณที่ส่งด้วย ดังแสดงตามรูปที่ 2.24

2.2.3 สัญญาณดิจิทัล และการส่ง

สัญญาณดิจิทัล หมายถึงสัญญาณที่แอมพลิจูดของมันถูกจัดระดับให้แปรผันไปกับเวลาตามค่าที่กำหนดให้เช่น ถ้าแปรผันอยู่ระหว่าง 2 ค่าเรียกว่า ไบนารีซิกแนล ถ้าแปรผันอยู่ระหว่าง 3 ค่าเรียกว่า ไตรนารีซิกแนล เป็นต้น ดังแสดงตามรูปที่ 2.25



รูปที่ 2.25 สัญญาณดิจิทัล

สัญญาณดิจิทัลที่ใช้กันในงานด้านโทรคมนาคม โดยทั่วไปจะเป็นแบบไบนารีทั้งสิ้น ซึ่งเป็นลักษณะของพัลส์ ที่มีอยู่ 2 ค่า คือ “0” และ “1” โดยที่ “0” หมายถึงไม่มีพัลส์ และ “1” หมายถึงมีพัลส์ เราสามารถจัดกลุ่มของสัญญาณไบนารีให้อยู่ในรูปของรหัส (Code) เพื่อใช้แทนค่าระดับของแรงดัน (Voltage) ในการกำหนดจำนวนบิตของไบนารีโค้ดนั้น จะขึ้นอยู่กับจำนวนระดับของแรงดัน เช่น

1 Bit Code แทนได้ 2 ค่า คือ 0 และ 1


2 Bit Code แทนได้ 4 ค่า คือ 00, 01, 10 และ 11

3 Bit Code แทนได้ 8 ค่า คือ 000, 001, 010, 011, 100, 101, 110 และ 111

โดยทั่วไปแล้ว n Bit Code สามารถแทนจำนวนระดับแรงดันได้ 2^n ค่าเช่น 8 Bit Code สามารถแทนระดับของแรงดันได้ $2^8 = 256$ เป็นต้น

การส่งสัญญาณดิจิทัล มีข้อได้เปรียบเหนือกว่าการส่งสัญญาณอนาล็อกอยู่ 2 ประการ คือ

- (1) มีภูมิคุ้มกันต่อสิ่งรบกวนและความเพี้ยนได้มากกว่า
- (2) มีรีเจนเนอเรทีฟ รีพีตเตอร์ผลิตสัญญาณดิจิทัลขึ้นมาใหม่ที่ปลายทาง โดยปราศจากความเพี้ยนและสิ่งรบกวน




รูปที่ 2.26 ลักษณะการส่งสัญญาณดิจิทัล

เนื่องจากการส่งสัญญาณดิจิทัล มีข้อได้เปรียบเหนือกว่าการส่งสัญญาณอนาล็อก ดังนั้นจึงมีแนวโน้มในอันที่จะส่งสัญญาณอนาล็อก ในรูปของการส่งสัญญาณดิจิทัลมากขึ้นตามลำดับ ด้วยวิธีการนี้จึงจำเป็นที่จะต้องแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัลที่ปลายทางด้านส่ง และแปลงกลับเป็นสัญญาณอนาล็อกตามเดิมที่ปลายทางด้านรับ วิธีที่นิยมใช้กันมากที่สุดคือวิธีการของ PCM

2.2.4 พัลส์มอดูเลชัน


พัลส์มอดูเลชันเป็นวิธีการหนึ่งที่น่ามาใช้ในการรวมสัญญาณชนิดเดียวกันหลาย ๆ วงจร หรือหลาย ๆ ช่องโดยแบ่งเวลากัน จากรูปที่ 2.27 แสดงหลักการเบื้องต้นของการมัลติเพล็กซ์แบบแบ่งเวลา (TDM) ซึ่งใช้สายหนึ่งคู่สำหรับส่งสัญญาณโทรศัพท์ 4 วงจรสลับกันไป ช่วงเวลาที่ใช้

ของแต่ละวงจรจะขึ้นอยู่กับอัตราเร็วในการหมุน (Switch Rate) ของแฮมปลิงสวิทช์ (S_1 และ S_2) ซึ่งทางโทรศัพท์จะมีแฮมปลิงสวิทช์เป็นแบบอิเล็กทรอนิกส์สวิทช์



รูปที่ 2.27 หลักการเบื้องต้นของการมัลติเพล็กซ์แบบแบ่งเวลา (TDM)

พัลส์มอดูเลชันที่ใช้กับระบบ PCM ได้แก่ แบบพัลส์แอมพลิจูดมอดูเลชัน (PAM) และเป็นกรรมวิธีขั้นแรกๆของระบบ PCM สัญญาณโทรศัพท์ที่มีแอมพลิจูดแปรผันต่อเนื่องกันกับเวลา จะถูกสุ่มตัวอย่าง (Samples) แอมพลิจูดของแต่ละตัวอย่างที่สุ่มมาได้ จะเป็นสัดส่วนโดยตรงกับแอมพลิจูดชั่วขณะของสัญญาณต่อเนื่อง ณ เวลาที่ได้มีการสุ่มตัวอย่างนั้น



รูปที่ 2.28 สัญญาณ PAM ของสัญญาณ 4 ช่อง

จากรูปที่ 2.28 แสดงสัญญาณ PAM ของสัญญาณ 4 ช่อง แต่ละตัวอย่างที่ทำการสุ่มมาได้ ของสัญญาณแต่ละช่องเรียกว่าสัญญาณตัวอย่างแบบ PAM และเมื่อนำสัญญาณตัวอย่างแบบ PAM ทั้งหมดของทุกสัญญาณมารวมกันจะเรียกว่าสัญญาณ PAM ช่วงเวลาของการสุ่มตัวอย่างแต่ละครั้ง ในสัญญาณเดียวกันเรียกว่า เฟรม

จากหลักการขั้นต้นของระบบ PCM นั้น ก็คือการแปลงสัญญาณอนาล็อกให้เป็นสัญญาณ ดิจิตอล สำหรับในโทรศัพท์จะแปลงสัญญาณโทรศัพท์ไปเป็นกระบวนของพัลส์ในรูปของรหัส (Binary Code) แล้วส่งไปในตัวกลาง และที่ปลายทางด้านรับกระบวนพัลส์ในรูปของรหัสดังกล่าว จะถูกแปลงกลับเป็นสัญญาณอนาล็อกดั้งเดิม การส่งกระบวนพัลส์ในรูปของรหัสจะเป็นการส่ง สัญญาณในลักษณะการส่งสัญญาณดิจิตอล การแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิตอลดัง แสดงตามรูปที่ 2.29 นั้นจะประกอบด้วยหลักการที่สำคัญ 3 ประการคือ

- การสุ่มตัวอย่าง
- การแบ่งย่านแอมพลิจูดออกเป็นระดับต่าง ๆ
- การเข้ารหัส

ระบบรับส่ง PCM ประกอบด้วยเครื่องส่ง, สายส่งและเครื่องรับ เพื่อทำให้เกิดการติดต่อ แบบ 2 ทาง (Duplex) ระบบ PCM จึงต้องใช้ทั้งเครื่องส่ง และเครื่องรับติดตั้งที่แต่ละแห่งของ ปลายทาง สายส่งที่ใช้จะเป็นแบบ 4 Wires ถ้าหากสายส่งมีความยาวมากก็จะติดตั้งรีเจนเนอเรทีฟ รีพีตเตอร์ในระยะทางที่เหมาะสม เพื่อทำการผลิตไบนารีโค้ดตัวเดิมขึ้นมาใหม่ การส่งไบนารีโค้ด ในระบบ PCM สามารถทำการส่งได้อย่างรวดเร็วมาก ดังนั้นเพื่อเป็นการเพิ่มจำนวนของสัญญาณ ที่ต้องการส่ง จึงใช้ระบบการมัลติเพล็กซ์แบบแบ่งเวลา (TDM) มาใช้ นั่นคือสุ่มตัวอย่างที่ได้มา จากแหล่งกำเนิดต่าง ๆ สามารถที่จะแบ่งเวลากันส่งโดยใช้สายร่วมกัน ในส่วนของการรับส่ง สัญญาณของโทรศัพท์ได้มีการใช้ระบบ FDM และ TDM กันเป็นเวลานานแล้วแต่ในขณะนั้นภาค สวิตซ์ซึ่งเน็ตเวิร์คยังคงใช้เป็นแบบอิเล็กทรอนิกส์ แม้กานิคอลอยู่ เช่นในระบบครอสบาร์สวิตซ์ เป็นต้น ในปัจจุบันเทคโนโลยีสูงขึ้นจึงได้เกิดภาคสวิตซ์ซึ่งใช้ไมโครดิวิชั่นสวิตซ์ โดยใช้อุปกรณ์ที่เป็น อิเล็กทรอนิกส์ทั้งสิ้น และเรียกว่า ดิจิตอลสวิตซ์ซึ่ง (Digital Switching) ซึ่งถูกควบคุมการทำงาน โดยใช้ระบบเก็บโปรแกรม (SPC)


2.2.5 หลักการของระบบพัลส์โค้ดมอดูเลชัน (PCM)

พัลส์โค้ดมอดูเลชันเป็นวิธีการที่จะเปลี่ยนสัญญาณอนาล็อกให้เป็นสัญญาณดิจิตอล ซึ่งแต่ละสัญญาณจะถูกกำหนดให้เป็นกระบวนของพัลส์ในรูปของไบนารีโค้ด ในการเปลี่ยนสัญญาณ ดังกล่าวจะต้องประกอบด้วยหลักการที่สำคัญ 3 ประการเรียงตามลำดับคือ

การสุ่มตัวอย่าง


การแบ่งย่านแอมพลิจูดออกเป็นระดับต่าง ๆ

การเข้ารหัส



รูปที่ 2.29 การแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลในระบบ PCM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.30 บล็อกไดอะแกรมของระบบ PCM

รูปที่ 2.30 แสดงบล็อกไดอะแกรมของระบบ PCM วิธีการขั้นแรก คือการสุ่มตัวอย่าง สัญญาณโทรศัพท์แต่ละช่อง จะทำให้ได้สัญญาณพัลส์ที่มีแอมพลิจูดเท่ากับสัญญาณ ณ ที่เวลานั้น ๆ ซึ่งเรียกว่า PAM จากนั้นสัญญาณ PAM จะถูกจัดระดับ และในกรณีนี้แอมพลิจูดของแต่ละตัวอย่างที่สุ่มมาได้จะถูกจัดให้อยู่ในระดับที่ตรงกันหรือใกล้เคียงกับระดับที่กำหนดไว้ และในขั้นต่อไปก็คือการให้ไบนารีโค้ดกับตัวอย่างที่สุ่มมาได้โดยตัวเข้ารหัส ซึ่งไบนารีโค้ดก็จะตรงกับระดับของแอมพลิจูดที่ได้แบ่งไว้แล้วในตอนแรกกระบวนการวนพัลส์ในรูปของไบนารีโค้ดของสัญญาณ โทรศัพท์หลายๆ ช่องซึ่งเรียกว่าสัญญาณ PCM ถูกส่งเข้าไปในสายส่ง ถ้าหากสายส่งมีความยาวมากก็จะใช้รีเจเนอเรทีฟ รีพีตเตอร์ ติดตั้งในระยะทางที่เหมาะสม เพื่อทำการผลิตสัญญาณ PCM ตัวเดิมที่ปราศจากสิ่งรบกวนและความเพี้ยนขึ้นมาใหม่และที่ปลายทางด้านรับก็จะมีรีเจเนอเรทีฟ รีพีตเตอร์ ติดตั้งไว้ด้วยเช่นเดียวกัน จากนั้นสัญญาณ PCM ดังกล่าวจะถูกส่งไปยังตัวถอดรหัส เพื่อทำการถอดรหัสสัญญาณ PCM ให้ได้เป็นสัญญาณ PAM แล้ว ก็จะส่งผ่านแชนเนลไปยังช่อง โทรศัพท์ที่ตรงกัน จึงทำให้ได้ตัวอย่างของสัญญาณโทรศัพท์แต่ละช่อง และในขั้นตอนสุดท้ายจะเป็นการสร้างสัญญาณอนาล็อกตัวเดิมด้วยฟิลเตอร์แบบความถี่ต่ำผ่านเรียกว่า รีคอนสตรัคชัน (Reconstruction)


การสุ่มตัวอย่าง (Sampling)

การสุ่มตัวอย่าง หมายถึงการเลือกเอาค่าแอมพลิจูดที่จุดใด ๆ ของสัญญาณอนาล็อกที่มีช่วงเวลาที่เท่ากัน ตัวอย่างที่สุ่มมาได้ก็คือกระบวนพัลส์ หรือเรียกว่าสัญญาณ PAM จำนวนของการสุ่มตัวอย่างต่อวินาที ในระบบ PCM สัญญาณโทรศัพท์ซึ่งใช้ความถี่ในช่วงระหว่าง 300 ถึง 3400 เฮิรท์ จะถูกสุ่มด้วยอัตราการแซมปลิง 8000 ครั้งต่อวินาที หรือถูกสุ่มตัวอย่างทุก ๆ 125 ไมโครวินาที ซึ่งเรียกว่า แซมปลิงอินเทอร์วอล ดังแสดงตามรูปที่ 2.31

วิธีการสุ่มตัวอย่างในระบบ TDM นั้นจะกระทำกันเป็นจำนวนหลายช่องโทรศัพท์เรียงกัน โดยใช้อิเล็กทรอนิกส์สวิทช์หรือ เกท จากผลการสุ่มตัวอย่างจำนวนหลายช่องโทรศัพท์ดังกล่าวจึงทำให้ได้สัญญาณ PAM ที่มีขนาดของแอมพลิจูดต่าง ๆ กันของแต่ละช่องเรียงกันตามลำดับ ในระบบ PCM แบบ 24 ไทม์สล็อต การสุ่มตัวอย่างจากไทม์สล็อตที่ 1 ถึงไทม์สล็อตที่ 24 จะต้องกระทำให้เสร็จภายใน 125 ไมโครวินาที (ช่วงเวลา 1 เฟรม) หรือจะต้องทำการสุ่มตัวอย่างทุก ๆ $125/24 = 5.2$ ไมโครวินาที ส่วนระบบ PCM แบบ 32 ไทม์สล็อต การสุ่มตัวอย่างจากไทม์สล็อตที่ 1 ถึงไทม์สล็อตที่ 32 จะต้องกระทำให้เสร็จภายใน 125 ไมโครวินาที หรือกล่าวได้ว่าต้องทำการสุ่มตัวอย่างทุก ๆ $125/32 = 3.9$ ไมโครวินาที

การแบ่งย่านแอมพลิจูดออกเป็นระดับต่าง ๆ (Quantizing)


การสุ่มตัวอย่างสัญญาณโทรศัพท์ในอัตราที่สม่ำเสมอ นั้นจะทำให้ได้สัญญาณ PAM ที่มีแอมพลิจูดเป็นสัดส่วนกับระดับของสัญญาณ ณ เวลาที่ได้ทำการสุ่มนั้น แอมพลิจูดดังกล่าวอาจมีค่าได้มากมายไม่จำกัด การให้ไบนารีโคดีกับสัญญาณสุ่มตัวอย่างที่มีแอมพลิจูดจำนวนมากได้ทุกตัวนั้น ก็จำเป็นที่จะต้องใช้จำนวนบิตในกลุ่มรหัสมากตามไปด้วย ทำให้ไม่เหมาะสมในทางปฏิบัติ อย่างไรก็ตามการแบ่งย่านแอมพลิจูดออกเป็นระดับต่าง ๆ ด้วยจำนวนที่จำกัด เราก็สามารถที่จะแทนแอมพลิจูดค่าต่าง ๆ ของสัญญาณที่สุ่มมาได้ด้วยจำนวนของระดับที่ได้แบ่งไว้ ซึ่งอาจจะมี ความคลาดเคลื่อนได้บ้าง ซึ่งในการให้ไบนารีโคดีก็กำหนดเอาค่าที่ตรงกันหรือใกล้เคียงที่สุดกับระดับที่ได้แบ่งไว้ กรรมวิธีในการแบ่งย่านแอมพลิจูดของตัวอย่างที่สุ่มมาได้เป็นระดับต่าง ๆ ที่มีจำนวนจำกัด และกำหนดระดับที่แน่นอนให้กับสัญญาณ PAM นั้นเราเรียกว่าควอนไทซิงค์ (Quantizing) โดยจะเรียกระดับหนึ่ง ๆ ที่แบ่งไว้ว่าระดับการควอนไทซิงค์ (Quantizing Level) และจะเรียกช่วงห่างระหว่างระดับการควอนไทซิงค์นั้นว่า ควอนไทซิงอินเทอร์วอล (Quantizing Interval) หรืออาจจะเรียกว่า ควอนทัมสเต็ป (Quantum Step) ดังแสดงตามรูปที่ 2.32



รูปที่ 2.31 การสุ่มตัวอย่าง (Sampling)

จากรูปที่ 2.32 สัญญาณที่ทำการสุ่มตัวอย่างมีย่านแอมพลิจูดอยู่ระหว่าง +4 โวลต์ และ -4 โวลต์ โดยสมมติว่าเราแบ่งย่านแอมพลิจูดนี้ออกเป็น 8 ระดับคือที่ -3.5, -2.5, -1.5, -0.5, 0.5, 1.5, 2.5 และ 3.5 โวลต์ (ควอนตัมสเต็ป = 1) การสุ่มตัวอย่างครั้งแรกตรงกับ 1.3 โวลต์เรากำหนดให้อยู่ใน ระดับการควอนไทซ์ที่ 1.5 โวลต์ เพราะเป็นระดับที่ใกล้เคียงที่สุด การสุ่มตัวอย่างครั้งที่ 2 ตรงกับแอมพลิจูด 3.6 โวลต์ เรากำหนดให้อยู่ในระดับการควอนไทซ์ที่ 3.5 โวลต์ (ระดับที่ใกล้เคียงที่สุด) การสุ่มตัวอย่างครั้งต่อ ๆ ไปก็เช่นเดียวกัน จึงเห็นได้ว่าระดับการควอนไทซ์ที่เรากำหนดให้มันเป็นเพียงค่าที่ใกล้เคียงกับค่าของแอมพลิจูดจริงที่ได้มาจากการสุ่มตัวอย่าง ความคลาดเคลื่อนจากการควอนไทซ์ย่อมจะเกิดขึ้นบ้างเช่น จากการสุ่มตัวอย่างในครั้งแรกจะเกิดการคลาดเคลื่อนไป 0.2 โวลต์ เป็นต้น การคลาดเคลื่อนนี้เกิดขึ้นในลักษณะที่ไม่แน่นอนซึ่ง และเราจะเรียกว่า ความคลาดเคลื่อนจากการควอนไทซ์ (Quantizing Error) หรือ ควอนไทซ์นอยส์ (Quantizing Noise) ซึ่งเป็นแหล่งกำเนิดที่สำคัญของความเพี้ยน ในขั้นตอนของการแบ่งแอมพลิจูดออกเป็นระดับต่าง ๆ ถ้าเพิ่มจำนวนของ ระดับการควอนไทซ์ ให้มากขึ้นก็จะทำให้ไบนารีโค้ดมีจำนวนบิตมากขึ้นตามไปด้วย และเป็นผลทำให้การส่งสัญญาณไบนารีโค้ดต้องการแบนวิดท์ที่กว้างมากขึ้น โดยทั่วไปแล้วเราจะต้องกำหนดให้จำนวน ระดับการควอนไทซ์ และ


จำนวนบิตในกลุ่มรหัสหนึ่ง โดยจะมีวัตถุประสงค์เพื่อให้การส่งสัญญาณไบนารีโค้ดได้ผลเป็นที่น่าพอใจ โดยใช้แบนวิคที่น้อยที่สุดเป็นหลัก



รูปที่ 2.32 การแบ่งย่านแอมพลิจูดออกเป็นระดับต่าง ๆ

การเข้ารหัส (Coding)

เมื่อได้ทำการสุ่มตัวอย่างสัญญาณอนาล็อกเรียบร้อยแล้ว เราก็จะได้สัญญาณ PAM ที่มีขนาดของแอมพลิจูดต่าง ๆ กันส่งเข้าไปยังวงจรแบ่งย่านระดับสัญญาณ โดยที่จะทำการกำหนดให้ระดับการควอนไทซ์ซึ่ง อันใดซึ่งตรงกันหรือใกล้เคียงที่สุดกับระดับของแอมพลิจูดที่สุ่มมาได้ และตัวเข้ารหัส (Coder) ก็จะผลิตสัญญาณไบนารีโค้ดตรงตามระดับนั้น ๆ แล้วจึงจะส่งออกไปในสายส่ง และจากรูปที่ 2.32 สมมุติว่าเราได้กำหนดค่าของรหัส (Code Number) ที่จะใช้กับระดับการควอนไทซ์ ที่ระดับต่าง ๆ คือ -3.5, -2.5, -1.5, , 3.5 โวลต์ เป็น 0, 1, 2, , 7 ซึ่งตามลำดับแล้ว ตัวอย่างที่สุ่มมาได้เป็นลำดับแรกคือ 1.3 โวลต์ ซึ่งค่าที่ใกล้เคียงที่สุดคือ 1.5 โวลต์ ซึ่งตรงกับค่าของรหัส 5 ดังนั้นรหัสดังกล่าวที่ส่งออกไปเป็นไค้ดเวิร์ด (Code Word) ขนาด 3 บิต คือ 101 เป็นต้น ซึ่งจะแสดงตามรูปที่ 2.33



รูปที่ 2.33 การเข้ารหัส (Coding)

2.3 หลักการของระบบดิจิทัลสวิทช์ซิง

2.3.1 ชุมสายระบบดิจิทัล

หลักการโดยทั่ว ๆ ไปของชุมสายระบบดิจิทัล จะประกอบด้วย

สวิทช์ซึ่งเน็ตเวิร์ค (Switching Network)


ซิกแนลริง อีควิปเมนต์ (Signalling Equipment)

คอนโทรลริง อีควิปเมนต์ (Controlling Equipment)


ในชุมสายระบบอนาล็อกส่วนมากจะเป็นแบบอิเล็กทรอนิกส์โทรแมคคานิคอลสวิทช์ ซึ่งจะเป็นระบบครอสบาร์จะประกอบด้วยสวิทช์จำนวนมากเพื่อทำหน้าที่เป็นสวิทช์ซึ่งเน็ตเวิร์ค

และในกรณีชุมสายระบบดิจิทัล สัญญาณดิจิทัลที่เป็น 0 หรือ 1 จะถูกส่งผ่านเข้ามาทางวงจรทางด้านเข้าและออกไปวงจรทางด้านออก โดยที่สัญญาณดิจิทัลจะถูกสร้างขึ้นมาจากโดยอาศัยวงจรของเซมิคอนดักเตอร์ (Semiconductor) เป็นวงจรต่าง ๆ ของ LSI โดยเฉพาะตัวดิจิทัลสวิทช์ ซึ่งส่วนมากจะใช้อุปกรณ์อิเล็กทรอนิกส์เป็นเซมิคอนดักเตอร์เมมโมรี่ (Semiconductor memories) และวงจรถ่าย (Gate circuit)

สำหรับสวิทช์ที่ประกอบไปด้วยเซมิคอนดักเตอร์ เมมโมรี่นั้น เราจะเรียกว่า ไทม์สวิทช์ (ไทม์สวิทช์ หรือ T-Switch) หรือเมมโมรี่สวิทช์ (Memory Switch) สำหรับไทม์สวิทช์ ซึ่งเราจะใช้เซมิคอนดักเตอร์เป็น MOS เมมโมรี่ หรือไบโพลาร์ เมมโมรี่ (Bipolar memories) มีส่วนสวิทช์ที่จะประกอบด้วยวงจรถ่ายซึ่งจะเรียกว่า สเปซสวิทช์ (Space Switch) ที่จะนำมาใช้ร่วมกับไทม์สวิทช์ ก็เพื่อที่จะทำหน้าที่ในการส่งข่าวสารต่าง ๆ ขณะที่ยังวงจรถ่ายเปิดวงจร ซึ่งจะทำหน้าที่คล้าย ๆ กันกับอิเล็กทรอนิกส์โทรแมคคานิคอลสวิทช์ จะส่งข่าวสารก็ต่อเมื่อหน้าสัมผัสทำงาน



รูปที่ 2.34 แสดงส่วนประกอบของชุมสายระบบดิจิทัล



รูปที่ 2.35 แสดงส่วนประกอบของชุมสายแบบอนาล็อก

การคอนโทรลของชุมสายระบบดิจิทัลนั้น ใช้วิธีเก็บโปรแกรม (SPC) ซึ่งคล้าย ๆ กันกับชุมสายระบบอิเล็กทรอนิกส์ ในระบบ SPC ได้นำเอาคอมพิวเตอร์มาทำหน้าที่ควบคุมการทำงานของสวิตช์ตามโปรแกรมต่าง ๆ ที่เก็บไว้ในหน่วยความจำ

เนื่องจากความก้าวหน้าทางเทคโนโลยีของวงจรร LSI เซมิคอนดักเตอร์ การทำงานของระบบ SPC ก็ได้พัฒนาตามไปด้วย

สำหรับอุปกรณ์ควบคุมสามารถทำให้เล็กและเหมาะกับการใช้งานด้วยความเร็วสูง อย่างไรก็ตาม


ก็คือ ความต้องการในการใช้งานมีมากขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพื่อสนองการบริการทางโทรศัพท์ให้มากยิ่งขึ้น โปรแกรมต่าง ๆ ก็ต้องพัฒนาให้สามารถใช้งานได้กว้างขวางยิ่งขึ้น

Digital exchange



รูปที่ 2.36 แสดงการส่งผ่านข้อมูลข่าวสารแบบดิจิทัล



SPC: Stored Program Control


รูปที่ 2.37 แสดงชุมสายระบบ SPC

2.3.2 หลักการของ Time Division Multiplexing

สัญญาณเสียง (เป็นสัญญาณอนาล็อก) ได้ส่งเข้ามาในคู่สายตามลำดับดังนี้ a, b,...n

สัญญาณนี้ได้ถูกเปลี่ยนโดย Coder-Decoder ซึ่งเรียกว่า Codec เป็นสัญญาณดิจิทัลขนาด 8 บิต คือ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

A, B,.....N โดยอาศัยความถี่แซมปลิง 8 กิโลเฮิรท์ ด้วยระยะเวลา 125 ไมโครวินาที ด้วยความเร็วในการส่งสัญญาณ 64 กิโลบิตต่อวินาที



รูปที่ 2.38 แสดงหลักการของ TDM

รูปที่ 2.39 แสดงการส่งสัญญาณออกทางไฮเวย์

เมื่อได้สัญญาณเป็นสัญญาณดิจิทัลแล้วจาก Codec ก็จะถูกส่งไปเก็บข้อมูลเป็นการชั่วคราวที่หน่วยความจำ ถ้าสัญญาณดิจิทัล A, B,.....N ของ TDM นี้จะต้องใช้งานภายใน 125 ไมโครวินาที เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ดังนั้นเมื่อสัญญาณดังกล่าวถูกมัลติเพล็กซ์ด้วยจำนวน n และสัญญาณนั้นก็就会被อ่านออก จากหน่วยความจำด้วยช่วงระยะเวลา $125/n$ แล้วจึงส่งออกไปทาง ไฮเวย์ ดังแสดงในรูปที่ 2.39

คู่สายที่ใช้สำหรับส่งสัญญาณมัลติเพล็กซ์นี้จะเรียกว่า ไฮเวย์ ซึ่งในระบบดิจิทัลจะส่งด้วยความเร็ว 8.448 เมกกะบิตต่อวินาที

2.3.3 Time Division Switching (or T-Switch)

หน้าที่ของไทม์สวิตช์ก็คือจะทำหน้าที่สลับเปลี่ยนระหว่างไทม์สล็อตของระบบสัญญาณการมัลติเพล็กซ์ 8 บิตในไฮเวย์ ซึ่งจะเป็นสิ่งที่จำเป็นมากสำหรับการสร้างโครงข่ายของดิจิทัลสวิตช์ ซึ่ง

Time switch configuration



รูปที่ 2.40 แสดงโครงสร้างของไทม์สวิตช์

จากรูปที่ 2.40 เป็นโครงสร้างการใช้งานของไทม์สวิตช์ ซึ่งการเขียนข้อมูลเข้าไปและการอ่านข้อมูลออกจากไทม์สวิตช์ จะถูกจัดการด้วยวงจรนับไทม์สล็อต และคอนโทรลสตอ (Control Store) ตามลำดับ

ตัวไทม์สวิตช์มีหน้าที่เก็บสัญญาณเสียงที่เปลี่ยนเป็นดิจิทัลแล้ว และสัญญาณอื่น ๆ ที่อยู่ในไฮเวย์ โดยปริมาณความจุของไทม์สวิตช์ขึ้นอยู่กับจำนวนของไทม์สล็อตที่มัลติเพล็กซ์ จำนวนของไทม์สล็อตซึ่งสามารถสลับเปลี่ยน โดยไทม์สวิตช์ก็คือ ระดับของการมัลติเพล็กซ์ในไฮเวย์นี้จะถูกจำกัด

สมการข้างล่างนี้จะแสดงให้เห็นถึงความสัมพันธ์ระหว่างช่วงเวลาของการแซมปลิง T , ระดับของการมัลติเพล็กซ์ n , คาบเวลา T_c , จำนวนของสวิตช์แอ็กเซสไทม์ (Switch access time) ต่อไทม์สล็อต A , และจำนวนของบิตขนาน P

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$T(= 125 \times 10^{-6}) = n \times \frac{8}{P} \times A \times t_c$$

ในเมื่อ n = ระดับของการมัลติเพล็กซ์

P = จำนวนของบิทขนาน $P \leq 8$

A = จำนวนของไทม์สวิตช์แอ็คเซ็ส

t_c = คาบเวลา

T = ช่วงเวลาของการแซมปลิง ($T = 125 \times 10^{-6}$ วินาที)

8 = จำนวนบิทที่ระบุขึ้นการมัลติเพล็กซ์

ในลักษณะการใช้ชุมสายระบบดิจิทัลอนันต์ โดยทั่ว ๆ ไปความสามารถของโครงข่ายจะอยู่ในระยะระหว่าง 256 และ 1024 มัลติเพล็กซ์ซึ่งระดับของการมัลติเพล็กซ์ n ซึ่งสามารถเพิ่มขึ้นโดยการเพิ่มค่าของแต่ละตัวทางด้านขวามือ ดังนี้

$$n = [125 \times 10^{-6}] \times \left[\frac{P}{8} \right] \times \left[\frac{1}{A} \right] \times \left[\frac{1}{t_c} \right]$$

จำนวนสูงสุดของจำนวนบิทขนาน $[P]$ ก็คือ 8 เมื่อสัญญาณประกอบด้วย 8 บิท จำนวนเวลาของไทม์สวิตช์แอ็คเซ็ส A คือ 2 ในกรณีของออไดเนรีแอ็คเซ็ส (Ordinary access) และใกล้ ๆ 1 ในกรณีของพาราเล็ลแอ็คเซ็ส (Parallel access) ดังนั้นค่าเทอมนี้จะสามารถเพิ่มขึ้นได้ก็โดยการลดค่าของ A ดังนั้นค่าของ A ถูกกำหนดให้เท่ากับ 1 ค่าของเทอมนี้จะเพิ่มขึ้นอีกโดยการลดคาบเวลา $[T_c]$

ให้เราพิจารณาวิธีการที่จะนำมาใช้เพื่อที่จะลดจำนวนคาบเวลาของหน่วยความจำ จะเห็นได้จากรูปที่ 2.41 ซึ่งจะแสดงความสัมพันธ์ระหว่างระดับของการมัลติเพล็กซ์ของหน่วยความจำที่ใช้สำหรับไทม์สวิตช์ปัจจุบันนี้ และกระทำตามความต้องการใช้สำหรับหน่วยความจำ เส้นทะแยงมุมแสดงให้เห็นถึงความจุของหน่วยความจำ และเส้นตรงตามแนวตั้งจะแสดงให้เห็นถึงคาบเวลาของหน่วยความจำ และสำหรับในกรณีของหน่วยความจำที่เราใช้ในไทม์สวิตช์ร่วมกับระดับของการมัลติเพล็กซ์ ตัวอย่างเช่น ค่า 256 นี้ ความจุของหน่วยความจำจะเป็น 2048 บิท (256×8) ซึ่งเป็นค่าจำนวนมาก แต่อัตราของความเร็วจะต่ำ ดังนั้นหน่วยความจำชนิดนี้ไม่เหมาะสำหรับที่จะนำมาใช้ทำหน่วยความจำสำหรับไทม์สวิตช์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อสัญญาณอนาล็อกถูกเปลี่ยนเป็นสัญญาณดิจิทัลแล้ว เราเรียกว่าสัญญาณ PCM นั้น และสัญญาณดิจิทัลที่มีหลาย ๆ สัญญาณจะถูกนำมารวมกันในคู่สายเดียวกัน เรียกว่า TDM ดังตัวอย่างใน รูปที่ 2.41 สัญญาณ a, b,...c จะถูกนำมารวมกันในคู่สายเดียวกันและถูกต่อเข้าหน่วยความจำบัฟเฟอร์ สัญญาณ a มาก่อน (เรียกว่าเป็นไทม์สล็อตที่ 1) ก็จะถูกเก็บไว้ในหน่วยความจำตำแหน่งที่ 1, สัญญาณ b ก็จะถูกเก็บไว้ในหน่วยความจำตำแหน่งที่ F การที่สัญญาณจากหน่วยความจำบัฟเฟอร์ ซึ่งจะนำออกมาใช้จะต้องถูกควบคุมจากหน่วยความจำควบคุม

สมมุติว่าข้อมูลในหน่วยความจำควบคุมถูกกำหนดให้หน่วยความจำตำแหน่งที่ 1 เป็น 2, หน่วยความจำตำแหน่งที่ 3 เป็น F และหน่วยความจำตำแหน่งที่ F เป็น 1 ก็หมายความว่าสัญญาณ b ออกก่อน สัญญาณ c ออกเป็นสัญญาณที่ 3 และสัญญาณ a ออกเป็นที่ F วิธีการเช่นนี้ เรียกว่า Time Division Switch หรือ ไทม์สวิตช์ ซึ่งเราสามารถเปรียบเทียบได้คล้ายกับวงจรเมทริกซ์หรือ ครอสบาร์สวิตช์ ได้ดังรูปขวามือ สัญญาณที่ 1 ถึง F เข้าทาง Inlet และสามารถต่อออกทาง Outlet จาก 1 ถึง F เหมือนกัน โดยการควบคุมของหน่วยความจำควบคุม

ในคู่สายที่ใช้ส่งสัญญาณร่วมกันสำหรับส่งสัญญาณมัลติเพล็กซ์นั้น เราเรียกว่า ไฮเวย์ และสัญญาณดังกล่าวนี้จะส่งด้วย ความเร็ว 8.448 Mbit/s


ช่วงระยะเวลาที่อ่านสัญญาณจากหน่วยความจำ คือ $125/n$ us ซึ่งเป็นการอ่านจำนวน n ครั้งนั้นคือจุดเริ่มต้นของความเร็วในการส่ง

การมัลติเพล็กซ์แบบแบ่งเวลา จะมีวิธีทำงาน โดยเปลี่ยนตำแหน่งหรือทิศทางของการอ่านค่าของเวลา $125/n$ us จะขึ้นอยู่กับว่าการอ่านสัญญาณออกจากหน่วยความจำทุก ๆ สัญญาณที่ถูกอ่านออกจากหน่วยความจำด้วยสัญญาณ "Read" (R signal) ซึ่งก็จะผลิตสัญญาณออกมาจากตัวควบคุมสัญญาณการอ่าน (Read Controller)


ในสายส่งสัญญาณ HW สัญญาณดิจิทัล A, B,..... และ N ที่จะส่งสำหรับ n ช่อง จะถูกจัดอันดับตามเวลาที่กำหนดไว้ t_1, t_2, \dots, t_n ตามลำดับในช่วงเวลา 125 us ด้วยกำหนดของเวลาของสัญญาณ t_1, t_2, \dots, t_n ถูกกำหนดด้วยเวลาซึ่งเป็นสัญญาณ Read ที่ถูกส่งไปยังหน่วยความจำ ในแต่ละวงจร ทางด้านเข้า เราสามารถที่จะพิจารณาได้ว่า ในแต่ละวงจร ทางด้านเข้า จะขึ้นอยู่กับการจัดอันดับของเวลาในไฮเวย์

ในการทำงานเดียวกันเอาท์พุทแต่ละวงจรจะขึ้นอยู่กับการจัดอันดับเวลาในไฮเวย์ เมื่อวงจรทางด้านเข้า และทางด้านออกตอบสนองซึ่งกันและกันแล้ว ช่วงเวลาของ t_1 ในไฮเวย์ จะทำหน้าที่รับผิดชอบทั้งวงจรทางด้านเข้า และทางด้านออก a และ a' ช่วงเวลาของ t_2 ก็จะทำหน้าที่รับผิดชอบวงจรทางด้านเข้า และทางด้านออก b และ b' จนกระทั่งถึงตำแหน่งที่ t_n ก็ทำหน้าที่รับผิดชอบวงจรทางด้านเข้า และทางด้านออก n และ n' หลักการดังกล่าวนี้ว่าเป็นสิ่งสำคัญจะต้องทำความเข้าใจ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.41 แสดงไทม์สวิตช์ และวงจรเปรียบเทียบ




รูปที่ 2.42 แสดงการส่งสัญญาณผ่าน HW

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.43 แสดงการอ่านสัญญาณ



รูปที่ 2.44 แสดงการจัดอันดับของสัญญาณ


แต่ละช่วงเวลา t_1, t_2, \dots, t_n ในการใช้งานใน ไฮเวย์ 1 ช่องนี้เรียกว่า ไทม์สล็อต ในกรณีของ n มัลติเพล็กซ์ซิงค์ ดังนั้น 1 ไทม์สล็อต จะใช้เวลา = $125/n$ us กลุ่มของสัญญาณทั้งหมดจาก t_1, t_2, \dots, t_n ในแต่ละกลุ่มที่ใช้เวลา 125 us (TDM) เรียกว่า 1 เฟรม

สัญญาณมัลติเพล็กซ์แบบดิจิทัลที่ใช้ในไฮเวย์ ได้ถูกนำมาใช้ในวงจรของไทม์สวิตช์ และไทม์สวิตช์จะประกอบด้วยหน่วยความจำแบบเซมิคอนดักเตอร์ ซึ่งก็จะทำหน้าที่เป็นหน่วยความจำ และรวมไปถึงการสับเปลี่ยนช่วงของเวลาของวงจรดิจิทัล

ไม่ว่าจะเป็นทางด้านเข้า และทางด้านออกของระบบดิจิทัลสวิตช์นั้น ก็จะขึ้นอยู่กับ การสับเปลี่ยนเวลาของวงจรดิจิทัลในแต่ละไฮเวย์ กระบวนการของวงจรสวิตช์ในระบบดิจิทัล จะเกิดจากการสับเปลี่ยนช่วงเวลาของสัญญาณระหว่างวงจรทางด้านเข้า และทางด้านออก


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการวิจัยเท่านั้น มิอนุญาตให้เผยแพร่โดยไม่ขออนุญาตจากเจ้าของลิขสิทธิ์

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




DMX (Demultiplexer)

รูปที่ 2.45 แสดงการจัดอันดับของการสับเปลี่ยนช่วงเวลา




รูปที่ 2.46 แสดงหลักการของไทม์สล็อต


การสับเปลี่ยนกันของเวลาในไทม์สวิตช์ และจะถูกกระทำจากไทม์สล็อตหนึ่งไปยังอีกไทม์สล็อตหนึ่งด้วยวงจรของ TDM ซึ่งการสับเปลี่ยนของช่วงเวลาของสัญญาณดิจิทัล เราเรียกว่าไทม์สล็อตอินเตอร์เช인지 (Time slot Interchange)



รูปที่ 2.47 การจัดการสับเปลี่ยนช่วงเวลาใน 1 เฟรม




รูปที่ 2.48 แสดงการสับเปลี่ยนของช่วงเวลาของวงจรดิจิทัล



รูปที่ 2.49 แสดงการสับเปลี่ยนของการสับเปลี่ยนช่วงเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Time slot interchange




รูปที่ 2.50 แสดงไทม์สล็อตอินเตอร์เชนจ์

การสับเปลี่ยนระหว่างไทม์สล็อต จะถูกกระทำโดยการเก็บสัญญาณที่ส่งในไฮเวย์ ในหน่วยความจำของไทม์สวิตช์ (Writing) และสัญญาณที่เก็บไว้ดังกล่าวจะถูกอ่านออกมาตามลำดับที่แตกต่างออกไปจากลำดับของการอ่าน


พิจารณาตามรูปที่ 2.51 แสดงหลักการของการสับเปลี่ยนระหว่างไทม์สล็อต จากรูปซึ่งจะเห็นได้ว่าไทม์สวิตช์จะอยู่ตรงกลาง ทางด้านเข้าของไฮเวย์จะอยู่ด้านซ้าย และทางด้านออกไฮเวย์จะอยู่ด้านขวามือสัญญาณ TDM จะถูกป้อนเข้าทางด้านเข้าของไฮเวย์ หลังจากนั้นเมื่อไทม์สล็อตถูกสับเปลี่ยนแล้วก็จะถูกส่งออกทางด้านทางออกของไฮเวย์

Time slot interchange



รูปที่ 2.51 แสดงการสับเปลี่ยนกันระหว่างไทม์สล็อต


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.52 แสดงการส่งผ่านของไทม์สล็อตอินเทอร์เชนจ์


ถ้าหากเราสมมุติว่า สัญญาณที่ส่งทั้งหมดเป็นจำนวน n ช่องต่อ 1 เฟรม (125 us) ซึ่งส่งเข้ามาทางด้านเข้าของไฮเวย์ เป็นสัญญาณ TDM ให้สังเกตว่าจำนวน n ไทม์สล็อตมาถึงไทม์สวิตช์ เป็น T_1, T_2, \dots, T_n ตามลำดับ

วงจรของสัญญาณที่ถูกส่งเข้ามาทางด้านเข้าจะต้องตอบสนองกับวงจรของสัญญาณทางด้านออก เพราะฉะนั้น ไทม์สล็อต T_1 จะรับผิดชอบกับวงจรทางด้านเข้า a และวงจรด้านออก a' ในทำนองเดียวกัน ไทม์สล็อต T_2 จะรับผิดชอบกับวงจรทางด้านเข้า b และวงจรทางด้านออก b' และ ไทม์สล็อต T_n จะรับผิดชอบกับวงจรทางด้านเข้า n และวงจรทางด้านออก n'




รูปที่ 2.53 แสดงให้เห็นถึงสัญญาณที่จะผ่านไทม์สวิตช์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.54 การตอบสนองกันระหว่างวงจรทางด้านเข้ากับวงจรทางด้านออก

สมมติว่าไทม์สล็อต T_1, T_2, \dots, T_n ทางด้านเข้าของไฮเวย์ มีสัญญาณของข้อมูลข่าวสาร A, B และ N ซึ่งปกติจะเป็นรหัสดิจิทัล 8 บิต ผ่าน PCM ของสัญญาณเสียง ที่นี้เราลองพยายามต่อวงจรทางด้านเข้า a ไปยังทางด้านออก b', วงจรทางด้านเข้า b ต่อไปยังทางด้านออก a', วงจรทางด้านเข้า c ต่อไปยังวงจทางด้านออก n' และวงจทางด้านเข้า n ต่อไปยังทางด้านออก c' ควรพิจารณาถึงการสับเปลี่ยนระหว่างไทม์สล็อต ภายในตัวไทม์สวิตช์ เมื่อสัญญาณ A ถูกสับเปลี่ยนไปยังวงจทางด้านออก b' สัญญาณ B ไปยังวงจทางด้านออก a' สัญญาณ C ต่อไปยังวงจทางด้านออก n' และสัญญาณ N จะถูกต่อไปยังวงจทางด้านออก c'




รูปที่ 2.55 แสดงส่วนประกอบของสัญญาณดิจิทัล 8 บิต



รูปที่ 2.56 แสดงการส่งสัญญาณผ่านไทม์สวิตช์


ข้อแรกในไทม์สล็อต T_1 สัญญาณ A ได้ถูกบันทึกไว้ที่ตำแหน่งที่ #1 ในไทม์สวิตช์ในเวลาเดียวกันกับสัญญาณ B ได้ถูกเก็บไว้ที่ตำแหน่งที่ #2 ได้ถูกอ่านออกมาได้



รูปที่ 2.57 แสดงการใช้งานของไทม์สวิตช์


สัญญาณ B' ซึ่งได้ถูกบันทึกไว้ที่ไทม์สล็อต T_2 ของเฟรมก่อน ไทม์สวิตช์ จะไม่ยอมให้สัญญาณใด ๆ ทำการบันทึกและอ่านออกมาในเวลาเดียวกัน เนื่องจากระยะเวลาที่ใช้อยู่ในไทม์สล็อตจะถูกแบ่งออกเป็น 2 ส่วน ครึ่งหนึ่งของไทม์สล็อตจะใช้สำหรับบันทึก และอีกครึ่งหนึ่งที่เหลือจะใช้สำหรับอ่าน (Reading)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.58 แสดงการใช้งานของไทม์สล็อตในไทม์สวิตช์

ลำดับของการทำงานสำหรับสัญญาณการเขียนภายในไทม์สวิตช์นี้ เราเรียกว่า คาบเวลาการเขียน และลำดับของการทำงานสำหรับสัญญาณการอ่าน เรียกว่า คาบเวลาการอ่าน




รูปที่ 2.59 แสดงคาบเวลาการอ่าน และคาบเวลาการเขียน

และเมื่อไทม์สล็อต T_2 เข้ามาถึงสัญญาณ B ซึ่งถูกบันทึกไว้ที่ตำแหน่ง #2 ในไทม์สล็อต T_2 ในไทม์สวิตช์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในเวลาเดียวกันนั้นสัญญาณ A ซึ่งถูกเก็บไว้ในตำแหน่งที่ #1 จะถูกอ่านออกมา ซึ่งสัญญาณ A นี้ได้ถูกบันทึกไว้ก่อนในไทม์สล็อต T_1 เมื่อถึงเวลาของไทม์สล็อต T_3 มาถึงสัญญาณ C จะถูกบันทึกไว้ที่ตำแหน่งที่ #3 ในไทม์สวิตช์ ที่ช่วงเวลาเดียวกันนั้น สัญญาณ N' ที่ได้เก็บไว้ที่ตำแหน่งที่ #n ในเฟรมก่อนจะถูกอ่านออกมา




รูปที่ 2.60 แสดงการเปลี่ยนแปลงของสัญญาณ

รูปที่ 2.61 แสดงการอ่านออกมาในไทม์สวิตช์

ด้วยวิธีการเช่นนี้ การบันทึกของสัญญาณทางด้านเข้าไฮเวย์ และการอ่านของสัญญาณที่เก็บไว้ในไทม์สวิตช์และกระทำเช่นนี้สลับกันไป จนกระทั่งถึงที่สุด nth ของไทม์สล็อต (T_n) ของแต่ละเฟรมดังแสดงในรูปที่ 2.62


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.62 แสดงวิธีการอ่านและเขียนของไทม์สวิตช์


ภายหลังจากการอ่าน และการเขียนของสัญญาณทั้งหมดจนกระทั่งถึงลำดับที่ n th ของไทม์สล็อต (T_n) สมบูรณ์แบบแล้ว ไทม์สล็อต T_1 ก็จะขึ้นมารอบใหม่อีก และการเขียนของสัญญาณใหม่ A'' และการอ่านของสัญญาณ B ที่เก็บไว้ในเฟรมก่อนหน้านั้นก็จะดำเนินต่อไป

โดยการใช้วิธีการดังกล่าวนี้ การสลับสับเปลี่ยนของไทม์สล็อตซึ่งจะกระทำผ่านไทม์สวิตช์สัญญาณ B', A, N, \dots และ C ได้ถูกจัดลำดับในเวลาหนึ่งที่ตำแหน่งของไทม์สล็อต T_1, T_2, T_3, \dots และ T_n ทางด้านออกของไฮเวย์




รูปที่ 2.63 แสดงวงจรของการอ่านและการเขียนของเฟรมถัดไป

สัญญาณ B', A, N...และ C ทางด้านออกของไฮเวย์ จะถูกตีมัลติเพล็กซ์ลงในเฉพาะ ไทม์สล็อต สำหรับการส่งออกแต่ละวงจร จากเหตุผลดังกล่าวสัญญาณ B' ที่เห็นในวงจร ทางด้าน ออก a', สัญญาณ A ในวงจรทางด้านออก b' สัญญาณ N' ในวงจรทางด้านออก c' และสัญญาณ C ในวงจร ทางด้านออก n' ดังแสดงในรูปที่ 2.65



รูปที่ 2.64 แสดงการจัดลำดับของสัญญาณและไทม์สล็อต




รูปที่ 2.65 แสดงการส่งสัญญาณหลังจากการตีมัลติเพล็กซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยหลักการทั่ว ๆ ไป ถ้าเราจะเปรียบเทียบวงจรของโทรม์สวิทช์ก็คงจะแสดงให้เห็นถึงจำนวน $n \times n$ ของสเปซสวิทช์ในเรื่องของโทรม์สวิทช์ ซึ่งได้ทำการศึกษาค้นคว้ากันมานานพอสมควร ดังจะเห็นได้จากรูปข้างล่างนี้ จุดตัดของวงจร ทางด้านเข้า a จะถูกต่อออกไปยังทางด้านออก b' จุดตัดของวงจรทางด้านเข้า b จะถูกต่อไปยังทางด้านออก a' จุดตัดของวงจรทางด้านเข้า c จะถูกต่อออกไปยังทางด้านออก n' และจุดตัดของวงจรทางด้านเข้า n จะถูกต่อออกไปยังทางด้านออก c' ซึ่งจะปิดทั้งหมด

Equivalent circuit of T-SW




รูปที่ 2.66 แสดงการเปรียบเทียบระหว่างโทรม์สวิทช์ และสเปซสวิทช์


2.3.4 Space Division Switch

สเปซสวิทช์ (Space division switch) ใช้สำหรับการสับเปลี่ยนระหว่างไฮเวย์ สเปซสวิทช์จะทำหน้าที่เปลี่ยนโทรม์สล็อตระหว่างไฮเวย์ และการที่จะใช้โทรม์สวิทช์ เพียงชุดเดียวเพื่อที่สร้างโครงข่ายให้เพียงพอกับความต้องการ จำนวนมากของชุมสายระบบดิจิทัลนั้นเป็นไปได้ยาก ดังนั้นจึงจำเป็นที่จะต้องใช้อย่างน้อยชุดด้วยกัน เพื่อให้สามารถรองรับการจราจรที่เกิดขึ้นได้ และสเปซสวิทช์ได้ถูกนำมาใช้ต่อระหว่างโทรม์สวิทช์เหล่านี้ ซึ่งจะช่วยให้โครงข่ายสามารถขยายออกไปได้อีกมากมาย

ในระดับการมัลติเพล็กซ์ของสเปซสวิตช์ของไทม์สล็อตเพิ่มขึ้นได้ โดยการเปิด/ปิดเกณฑ์ด้วยสัญญาณ 8 บิต ซึ่งจัดเป็นแบบขนานเหมือนกับการใช้งานในไทม์สวิตช์




รูปที่ 2.67 แสดงลักษณะของสเปซสวิตช์




รูปที่ 2.68 แสดงการใช้งานไทม์สวิตช์ ร่วมกับสเปซสวิตช์

ตามรูปที่ 2.69 แสดงถึงโครงสร้างวงจรของสเปซสวิตช์ที่มีจำนวน 1 ทางด้านเข้าของไฮเวย์ และ m ทางด้านออกของไฮเวย์ เกทแมทริกซ์ที่ทำหน้าที่เปิด/ปิด สำหรับทุก ๆ ไทม์สล็อต ซึ่งถูกจัดไว้ที่จุดตัดของแต่ละไฮเวย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.69 แสดงการใช้ สเปซสวิตช์




รูปที่ 2.70 แสดงการใช้วงจรเซมิคอนดักเตอร์เกท

เมื่อจุดประสงค์เช่นนี้ วงจรเกตต้องการทำงานด้วยความเร็วสูง สวิตช์แบบกลไกไม่สามารถที่จะทำงานเพื่อจุดประสงค์นี้ได้ วงจรเซมิคอนดักเตอร์เกทจึงเป็นอุปกรณ์ที่จำเป็น เพื่อที่จะทำงานตามความต้องการความเร็วสูงเช่นนี้ และในการที่จะควบคุมวงจรเกทนี้มีคอนโทรลสตอจำนวนมากพอ (m) ได้จัดไว้ให้ทำงานร่วมกับ ทางด้านออกของไฮเวย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การที่จะทำให้สเปซสวิตช์ทำงานนั้น มีความจำเป็นที่จำนวน 1 ทางด้านเข้าของไฮเวย์ จะต้องจัดให้เท่ากับระดับของการมัลติเพล็กซ์ และตำแหน่งของไทม์สล็อตในแต่ละไฮเวย์ จะต้องอยู่ในสภาพพร้อมที่จะทำงานร่วมกันในแต่ละวงจร และจำเป็นอย่างมากสำหรับคอนโทรลสตอ จะต้องทำงานให้สอดคล้องกับไทม์สล็อตด้วย



รูปที่ 2.71 แสดงการใช้คอนโทรลสตอร่วมกับทางด้านออกของไฮเวย์

เราพิจารณาศึกษาดูคร่าว ๆ ถึงการทำงานของสเปซสวิตช์ เราสมมุติว่า สัญญาณ A ในไทม์สล็อต T_n ทางด้านเข้าของไฮเวย์ที่ 1 ต่อเข้ามายังทางด้านออกของไฮเวย์ m ซึ่งตำแหน่งของไทม์สล็อตยังไม่เปลี่ยน

เพื่อจุดประสงค์ ข้อมูลเพื่อที่จะทำการควบคุมแมทริกซ์เกต ได้ถูกเขียนในตำแหน่ง # m คอนโทรลสตอ ดังนั้นแมทริกซ์เกต G_{1m} จะเปิดในเวลาไทม์สล็อต T_n เมื่อถึงเวลาของไทม์สล็อต T_n มาถึง ผลจากการทำงานเพิ่มขึ้นของวงจรนับไทม์สล็อตพร้อมกับคอนโทรลสตอ ข้อมูลที่เก็บไว้ในคอนโทรลสตอจะถูกอ่านออกและส่งไปยังวงจรเกต เพราะฉะนั้นในเวลาไทม์สล็อต T_n สัญญาณ A ถูกสับเปลี่ยนจากทางด้านเข้าของไฮเวย์ No.1 ไปยังทางด้านออกของไฮเวย์ No.m



รูปที่ 2.72 แสดงถึงการส่งสัญญาณจาก ทางด้านเข้า ไปยัง ทางด้านออก ไสวีย์

โครงข่ายของไทม์ดิวิชันสวิทช์ (Time Division Switching) ประกอบด้วยไทม์สวิทช์เพียงชุดเดียวหรือหลายชุด หรือรวมกับสเปซสวิทช์ก็ได้ ซึ่งพิจารณาจากรูปข้างล่าง

Combinations of time switch(es) and space switch(es)

T	T
TST	STS
TSST	STTS
TSSST	SSTSS

รูปที่ 2.73 แสดงคอมบิเนชันของไทม์สวิทช์ และสเปซสวิทช์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การรวมเข้าด้วยกันเหล่านี้สามารถแบ่งออกเป็นได้ 2 ชนิด คือแบบ T-S-T ชนิดนี้ จะเห็นได้ว่าเราใช้ไทม์สวิตช์อยู่ด้านนอก 2 ชุด ตรงกลางเป็นสเปซสวิตช์ ส่วนอีกแบบหนึ่งก็คือ S-T-S ซึ่งแบบนี้จะใช้สเปซสวิตช์ 2 ชุด อยู่ด้านนอก และตรงกลางเป็นไทม์สวิตช์

การจัดทั้ง 2 วิธีดังกล่าวนี้ จะมีข้อแตกต่างกันอย่างไรบ้าง ให้พิจารณาตามรูปข้างล่างนี้ ซึ่งเป็นโครงข่ายแบบ T-S-T ซึ่งมี 2 ไฮเวย์ แต่ละไฮเวย์จะมีสัญญาณ 24 ช่องมัลติเพล็กซ์

ไทม์สวิตช์จะต่ออยู่กับไฮเวย์ 24 ช่องมัลติเพล็กซ์ และวงจรเปรียบเทียบของโครงข่ายนี้ ดูได้จากรูป 2.75 ซึ่งจะเห็นว่าทั้งทางด้านเข้าของไฮเวย์ และทางด้านออกของไฮเวย์ จะเป็นแบบ 24 ช่องมัลติเพล็กซ์ทั้งสองด้าน


ที่นี้มาพิจารณาโครงข่ายแบบ S-T-S ซึ่งก็จะมีสัญญาณ 24 ช่องมัลติเพล็กซ์เข้ามาทางด้านเข้าของไฮเวย์ผ่านสเปซสวิตช์




รูปที่ 2.74 แสดงโครงข่ายแบบ T-S-T

วงจรเปรียบเทียบโครงข่ายแบบ S-T-S ก็เช่นเดียวกัน จะเห็นว่าจะมี 24 จุดตัดต่ออยู่กับ 24 ช่องมัลติเพล็กซ์ ซึ่งทุก ๆ สเปซสวิตช์ จะมี 2 เทอร์มินอลต่ออยู่กับ 2 ไฮเวย์

ส่วนที่สามารถจะเลือกโดยไทม์สวิตช์ชุดแรกคือ 24 ซึ่งเป็นกรณีของโครงข่าย T-S-T และ 2 ในกรณีของโครงข่าย S-T-S จำนวนของส่วนที่สามารถเลือกในแบบของโครงข่ายแบบ T-S-T จะมากกว่าแบบโครงข่าย S-T-S ในหลายประเทศใช้โครงข่ายแบบ T-S-T ในระยะเริ่มแรกของการใช้ดิจิทัลสวิตช์ซึ่ง อุปกรณ์หน่วยความจำค่อนข้างแพง โครงข่ายแบบ S-T-S ถูกนำมาใช้บ่อย ๆ แต่ในปัจจุบันนี้โครงข่ายแบบ T-S-T ใช้กันอย่างแพร่หลายในเกือบทุกประเทศทั่วโลก



รูปที่ 2.75 แสดงวงจรเปรียบเทียบของโทรม์สวิตช์




รูปที่ 2.76 แสดงโครงข่ายแบบ S-T-S

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การออกแบบ และการสร้าง

การออกแบบชุดสาธิตการสลับคู่สายโทรศัพท์ระบบดิจิทัล ซึ่งจะออกแบบโดยการแยกภาคต่าง ๆ ออกจากกัน เพื่อให้สามารถที่จะทำการทดลองในแต่ละส่วน หรือจะนำมาต่อรวมกันทั้งหมดได้ เพื่อความสะดวกในการทดลอง หรือการสาธิตการสลับคู่สายของผู้ใช้ มีโครงสร้างแสดงดังบล็อกไดอะแกรม ดังรูปที่ 3.1



รูปที่ 3.1 บล็อกไดอะแกรมชุดสาธิตการสลับคู่สายโทรศัพท์ระบบดิจิทัล

จากบล็อกไดอะแกรมจะแยกการออกแบบเป็นชุด ๆ ดังนี้

1. วงจรกรองความถี่ต่ำผ่าน
2. วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล และดิจิทัลเป็นอนาล็อก
3. วงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์แบบ TDM
4. ไทม์สวิตช์ (Time switch)
5. สเปซสวิตช์ (Space switch)

3.1 วงจรกรองความถี่ต่ำผ่าน

วงจรกรองความถี่ต่ำผ่านที่ใช้ในโครงงานนี้ จะต้องทำหน้าที่กรองความถี่ในย่านความถี่เสียงให้ผ่านออกไปได้ ส่วนความถี่อื่น ๆ จะถูกลดทอนลงให้ต่ำกว่า 3 dB โดยปกติความถี่เสียงของมนุษย์จะอยู่ในช่วง 0.3-3.4 kHz และเพิ่มช่วงการรบกวนแบนด์เข้าไปอีก จึงใช้ความถี่ 0-4 kHz ในการออกแบบ เพื่อป้องกันการขาดหายไปของความถี่บางส่วน

วงจรกรองความถี่ต่ำผ่านจะมี 2 ชนิด คือ แบบพาสซีฟ และแอคทีฟ ในที่นี่ได้ออกแบบโดยใช้วงจรแบบแอคทีฟ ซึ่งจะมีออปแอมป์เป็นตัวขยายสัญญาณอยู่ด้วย และในการคำนวณหาค่า RC ให้สามารถกรองความถี่ได้ตั้งแต่ 0-4 kHz นั้น คำนวณได้จากสูตร


$$f = 1/(2\pi RC)$$

เรากำหนดให้ $f = 4 \text{ kHz}$ และ $C = 1500 \text{ pF}$

ดังนั้น $R = 1/[(2)(3.14)(4 \times 10^3)(1.5 \times 10^{-9})]$

$$= 2.652 \text{ K}\Omega$$

ซึ่งรูปวงจกรองความถี่ต่ำผ่านแสดงดังรูปที่ 3.2



รูปที่ 3.2 วงจกรองความถี่ต่ำผ่าน

จากวงจรที่ 3.2 จะเห็นได้ว่ามีตัวเก็บประจุ (C) ที่ทำหน้าที่กรองความถี่ต่ออยู่ 2 ตัว คือ C1 และ C2 โดยที่ตัวเก็บประจุจะมีค่ารีเอคแตนซ์ลดลงเมื่อความถี่สูงขึ้น ดังนั้นเมื่อความถี่สูงเกิน 4 kHz ตัวเก็บประจุ C1 และ C2 จะมีค่ารีเอคแตนซ์ลดลง เดียวกันถ้าที่เอาต์พุตยังมีความถี่ที่สูงกว่า 4 kHz เหลืออยู่ ทำให้ค่ารีเอคแตนซ์ของ C2 ลดลงเมื่อ C1 ลดค่ารีเอคแตนซ์ลงก็เหมือนเป็นการลัดวงจรลงกราวด์ ทำให้เอาต์พุตมีค่าลดลง ขณะเอ็ก ซึ่งเปรียบได้กับการลดค่าความต้านทานป้อนกลับลง โดยหลักการทำงานของออปแอมป์แล้ว เมื่อความต้านทานป้อนกลับลดลง ย่อมเป็นผลให้เอาต์พุตลดลงด้วยเช่นกัน ด้วยการทำงานเช่นนี้จะสามารถลดทอนความถี่ที่เกิน 4 kHz ลงได้อย่างดี นอกจากนี้จะเห็นได้ว่าวงจรในรูปที่ 3.2 จะมีวงจรคล้ายกันอีก 1 ชุดต่ออยู่อีก ซึ่งจะทำหน้าที่เช่นเดียวกันกับวงจรในชุดแรก โดยจะกรองความถี่ที่เกิน 4 kHz ซึ่งอาจจะหลงเหลือมาจากวงจรชุดแรก เพื่อให้เกิดประสิทธิภาพดียิ่งขึ้น

3.2 วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล และดิจิทัลเป็นอนาล็อก


3.2.1 การแปลงสัญญาณอนาล็อกเป็นดิจิทัล

เนื่องจากการสลับคู่สายโทรศัพท์ในโครงการงานชุดนี้เป็นระบบดิจิทัล ดังนั้นเราจึงต้องนำสัญญาณเสียงที่อยู่ในรูปของสัญญาณอนาล็อก มาแปลงให้อยู่ในรูปของสัญญาณดิจิทัลเสียก่อน สัญญาณเสียงที่ผ่านวงจรกรองความถี่ต่ำผ่านจะมีความถี่ 0-4 kHz ตามทฤษฎีการสุ่มตัวอย่างต้องทำการสุ่มตัวอย่างสัญญาณอนาล็อกด้วยความถี่ 2 เท่าของสัญญาณอนาล็อก ดังนั้นเราจะต้องสุ่มตัวอย่างด้วยความถี่อย่างต่ำ 8 kHz

สำหรับไอซีที่ใช้ในการแปลงสัญญาณอนาล็อกเป็นดิจิทัลนั้น ใช้ไอซีเบอร์ ADC 0808 ซึ่งจะเป็นการแปลงสัญญาณแบบซีพีพีทีพี มีช่วงเวลาในการเปลี่ยนสัญญาณ 100 μ S ให้สัญญาณดิจิทัลทางด้านเอาต์พุต 8 บิต และสามารถรับสัญญาณอินพุตอนาล็อกได้สูงสุด 5 โวลท์ โดยจะสามารถดูโครงสร้างของไอซี ADC 0808 ได้ที่ภาคผนวก

เนื่องจากช่วงเวลาในการเปลี่ยนสัญญาณอนาล็อกเป็นดิจิทัลของไอซี ADC 0808 ต้องอาศัยช่วงเวลาที่นานพอสมควร จึงต้องอาศัยไอซีที่ทำหน้าที่สุ่มตัวอย่าง และค้างสัญญาณที่สุ่มไว้ เพื่อให้ไอซี ADC 0808 สามารถนำสัญญาณนั้นไปแปลงได้ทันที ซึ่งไอซีดังกล่าวได้แก่ ไอซีเบอร์ LF 398 โดยสามารถดูโครงสร้างของไอซี LF 398 ได้ที่ภาคผนวก


สำหรับ C_n ที่ต่อระหว่างขา 6 กับกราวด์ จะทำหน้าที่เป็นตัวลatchอนสัญญาณเอาต์พุตลงให้อยู่ในช่วงที่เหมาะสม และเมื่อนำมาออกแบบรวมกันก็จะได้วงจรที่เปลี่ยนสัญญาณอนาล็อกเป็นดิจิทัล ดังรูปที่ 3.3



รูปที่ 3.3 วงจรการแปลงสัญญาณอนาล็อกเป็นดิจิทัล

จากวงจรจะเห็นได้ว่าสัญญาณเสียงที่ผ่านวงจรกรองความถี่ต่ำผ่าน จะเข้ามาทางขา 3 ของ ไอซี LF 398 และถูกสุ่มตัวอย่างด้วยความถี่ 8 kHz ที่ขา 8 มาเข้าสู่ขา INO ของ ไอซี ADC 0808 โดยมีขา START และ ALE เป็นตัวทำให้ไอซีเริ่มแปลงสัญญาณ ซึ่งต่อไว้กับสัญญาณสุ่มตัวอย่าง เมื่อใช้ไอซี ADC 0808 แปลงสัญญาณเรียบร้อยแล้ว ก็จะบอกสถานะออกที่ขา EOC แต่เนื่องจากสัญญาณนี้มีขนาดกว้างเกินไป จึงปรับให้มีขนาดเล็กลง โดยใช้ไอซีโมโนสเตเบิล 74123 แล้วนำสัญญาณไปอินเวิร์ตไอซี ADC 0808 ที่ขา OE เพื่อให้ส่งสัญญาณดิจิทัลเอาต์พุตมาที่ขา D0-D7 จากนั้นนำสัญญาณนี้ไปแปลงให้เป็นสัญญาณแบบอนุกรม โดยใช้ไอซีเลื่อนข้อมูลแบบบิทขนาน เอาต์พุตอนุกรม เบอร์ 74165

สำหรับโครงงานชุดนี้ได้แบ่งช่องสัญญาณออกเป็น 2 ชุด โดยแต่ละชุดมี 3 ช่องสัญญาณ ดังนั้นการควบคุมช่องสัญญาณในแต่ละชุดจะเหมือนกัน โดยสัญญาณสุ่มตัวอย่างในแต่ละช่องสัญญาณจะเป็นดังรูปที่ 3.4




รูปที่ 3.4 แสดงสัญญาณสุ่มตัวอย่างที่ช่องสัญญาณต่าง ๆ

3.2.2 การแปลงสัญญาณดิจิทัลเป็นอนาล็อก

เมื่อสัญญาณผ่านการสลับคู่สายโทรศัพท์แบบดิจิทัลแล้ว จะต้องมาทำการแปลงสัญญาณดิจิทัลนั้น กลับคืนมาในรูปสัญญาณอนาล็อกอีกครั้ง เพื่อให้สามารถรับฟังเป็นเสียงพูดเหมือนเดิมได้ ในที่นี้เพื่อให้สอดคล้องกับการแปลงสัญญาณจากอนาล็อกเป็นดิจิทัล โดยใช้ไอซีเบอร์ ADC 0808 เราจึงเลือกใช้ไอซีเบอร์ DAC 0808 ซึ่งสามารถเปลี่ยนสัญญาณดิจิทัลแบบขนาน

ขนาด 8 บิต ให้อยู่ในรูปความแตกต่างของกระแสไฟฟ้า โดยจะสามารถดูโครงสร้างของไอซี DAC 0808 ได้ที่ภาคผนวก

จากที่กล่าวมาแล้วว่าไอซีเบอร์ DAC 0808 นั้นจะเปลี่ยนสัญญาณดิจิทัลให้อยู่ในรูปของกระแสไฟฟ้า ดังนั้นถ้าเราต้องการสัญญาณที่อยู่ในรูปของแรงดันจึงต้องแปลงกระแสไฟฟ้าให้อยู่ในรูปของแรงดันไฟฟ้า โดยใช้ออปแอมป์เบอร์ LF 353 เนื่องจากช่วงเวลาที่สัญญาณเข้ามาที่ไอซี DAC 0808 เกิดขึ้นรวดเร็วมาก ดังนั้นสัญญาณอนาล็อกเอาต์พุตจึงไม่ต่อเนื่อง เราจึงใช้ไอซี 74374 ทำการค้างข้อมูลเอาไว้ก่อนเป็นเวลา 125 μ s ซึ่งเท่ากับช่วงความห่างของข้อมูลแต่ละตัวอย่าง



รูปที่ 3.5 วงจรการแปลงสัญญาณดิจิทัลเป็นอนาล็อก

จากรูปสัญญาณดิจิทัลแบบอนุกรมจะถูกเปลี่ยนให้เป็นแบบขนาน โดยจะใช้ไอซีเลื่อนข้อมูลแบบอินพุทอนุกรม มีเอาต์พุตแบบขนาน เบอร์ 74164 ซึ่งมีอัตราการรับข้อมูล 200 บิตต่อวินาที จากนั้นจะถูกค้างข้อมูลไว้ด้วยไอซี 74374 ด้วยอัตราการเปลี่ยนแปลง 125 μ s และถูกส่งไปยังไอซี DAC 0808 เพื่อเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณอนาล็อกต่อไป


3.3 วงจรมัลติเพล็กซ์ และดีมัลติเพล็กซ์แบบ TDM

3.3.1 วงจรมัลติเพล็กซ์แบบ TDM

เนื่องจากช่องสัญญาณที่ใช้ในโครงงานนี้ได้แบ่งเป็น 2 ชุด (เพื่อให้สามารถใช้ศึกษาส่วนของสเปซวิทช์ ซึ่งจะกล่าวในหัวข้อ 3.4 ต่อไป) จึงต้องทำการรวมสัญญาณทั้ง 6 ช่อง เป็นชุดละ 3 ช่องสัญญาณแบบ TDM ในการออกแบบจะใช้ไอซี 74153 ซึ่งมีการมัลติเพล็กซ์ขนาด 4 ช่องสัญญาณเป็น 1 ช่องสัญญาณ แต่จะเลือกใช้เพียง 3 ช่องสัญญาณ คือ IC0, IC1, IC2 และจะมี


เอาต์พุตออกทาง 1Y มีขาควบคุมคือ A และ B การทำงานและโครงสร้างของไอซี 74153 สามารถดูได้ที่ภาคผนวก

จากตารางการทำงานจะเห็นได้ว่า ถ้าต้องการให้สัญญาณได้ออกทางเอาต์พุต ก็สามารถควบคุมที่ขา A และ B โดยใช้ไอซีนับ 7493 แสดงดังรูปที่ 3.6



รูปที่ 3.6 วงจรมัลติเพล็กซ์แบบ TDM

จากวงจรจะเห็นได้ว่าวงจรนับถูกออกแบบให้นับ 2 คือ นับค่า 0, 1 และ 2 โดยสัญญาณการควบคุมการนับจะสอดคล้องกับลำดับข้อมูลดังรูปที่ 3.7




รูปที่ 3.7 แสดงการควบคุมการมัลติเพล็กซ์ข้อมูล

3.3.2 วงจรตีมีลติเพล็กซ์แบบ TDM


ชุดของข้อมูลที่ได้จากการสลับช่องสัญญาณแล้ว จะประกอบไปด้วยช่องสัญญาณต่าง ๆ 3 ช่องสัญญาณเรียงลำดับกันตามเวลาบนเส้นทางเดียวกัน ดังนั้นก่อนที่จะทำการแปลงเป็นสัญญาณอนาล็อกต้องแยกช่องสัญญาณเหล่านั้นออกจากกันเสียก่อนโดยใช้วงจรมัลติเพล็กซ์ ซึ่งในที่นี้ได้ออกแบบโดยใช้ไอซี 74155 โครงสร้างของไอซี 74155 สามารถดูได้ที่ภาคผนวก

ไอซี 74155 นั้นจะเป็นวงจรมัลติเพล็กซ์ขนาดเข้า 1 ช่องสัญญาณ ออก 4 ช่องสัญญาณ จำนวน 2 ชุด แต่ในโครงงานนี้ ชุดของข้อมูลมี 3 ช่องสัญญาณ จึงเลือกใช้เพียง 3 ช่องสัญญาณคือ 2Y0, 2Y1 และ 2Y2 โดยช่องสัญญาณควบคุมการตีมีลติเพล็กซ์ ถูกควบคุมที่ขา A, B และ STROBE โดยขา STROBE ได้ต่อลงกราวด์ และขา A, B ถูกควบคุมด้วยวงจรมัลติเพล็กซ์เบอร์ 7493 ดังรูปที่ 3.8



รูปที่ 3.8 วงจรมัลติเพล็กซ์แบบ TDM

สัญญาณที่ใช้ในควบคุมการนับของไอซี 7493 ต้องมีความสัมพันธ์กับข้อมูล กล่าวคือ ข้อมูลแต่ละชุดจะห่างกัน $41.6 \mu\text{s}$ ดังนั้นสัญญาณควบคุมการนับจะต้องมีห่างกัน $41.6 \mu\text{s}$ ด้วย แสดงดังรูปที่ 3.9




รูปที่ 3.9 แสดงสัญญาณควบคุมการนับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4 วงจรไทม์สวิตช์

วงจรในส่วนนี้จะทำหน้าที่ในการสลับตำแหน่งของชุดข้อมูล ให้ได้ตามที่ต้องการเพื่อให้สามารถส่งข้อมูลไปยังสเปซสวิตช์ได้ โดยข้อมูลไม่ชนกัน และส่วนสำคัญของวงจรชุดนี้คือไอซี 74189 ซึ่งเป็นหน่วยความจำแบบแรมขนาด 64 บิต (4×16) โดยจะมีอินพุต และเอาต์พุตขนาด 4 บิต แยกอิสระจากกัน โครงสร้างของไอซี 74189 สามารถดูได้ที่ภาคผนวก

จากโครงสร้างจะเห็นได้ว่าไอซี 74189 มีอินพุตและเอาต์พุตขนาด 4 บิต ดังนั้นเพื่อให้ใช้งานในโครงงานนี้ได้ จึงได้นำไอซี 74189 จำนวน 2 ตัว มาต่อรวมกันเป็นขนาด 8 บิต ซึ่งจะแสดงดังรูปที่ 3.10




รูปที่ 3.10 แสดงการต่อหน่วยความจำแรม 74189 ให้มีขนาด 8 บิต

ในโครงงานชุดนี้จะมีไทม์สวิตช์ 4 ชุด ดังนี้ (จากบล็อกไดอะแกรมดังรูปที่ 3.1) คือ มี 2 ชุด ก่อนเข้าสเปซสวิตช์ และอีก 2 ชุด หลังออกจากสเปซสวิตช์

-ไทม์สวิตช์ก่อนเข้าสเปซสวิตช์

วงจร 2 ชุดนี้จะเหมือนกัน โดยในการออกแบบนั้นจะให้รับข้อมูลจากวงจรมัลติเพล็กซ์แบบ TDM เข้ามาเก็บในหน่วยความจำแบบแรมเบอร์ 74189 ซึ่งในการเก็บข้อมูลเหล่านี้จะต้องเป็นไปตามลำดับ คือ ข้อมูลตัวที่ 1 (ช่องสัญญาณที่ 1) จะเก็บที่แอดเดรสแรก ข้อมูลตัวที่ 2 และ 3 จะเก็บที่แอดเดรสถัดไป ตามลำดับ ในการออกแบบวงจรส่วนนี้จะใช้ไอซีนับเบอร์ 7493 เป็นตัว

ควบคุมขาแอดเดรสของไอซีหน่วยความจำแบบแรมเบอร์ 74189 โดยมีสัญญาณควบคุมการนับตามลำดับข้อมูล ดังรูปที่ 3.11



รูปที่ 3.11 สัญญาณควบคุมการนับ และการเขียน

สำหรับการอ่านจะทำสลับกับการเขียน โดยจากสัญญาณการอ่านในรูปที่ 3.11 เมื่อเขียนแล้ว สัญญาณจะอ่านข้อมูลทันที แอดเดรสของการอ่านสามารถเลือกได้จากสวิทช์ โดยที่สวิทช์ 2 ตัว กำหนดแอดเดรสได้ 1 แอดเดรสสำหรับข้อมูล 1 ตัว ดังนั้นในโครงงานนี้มีข้อมูล 3 ตัว จึงต้องใช้สวิทช์ 6 ตัว การกำหนดแอดเดรสของการอ่าน เช่นถ้าเราต้องการให้อ่านข้อมูลจากแอดเดรสแรก ก็ตั้งสวิทช์ไว้ที่ “00” สำหรับการมัลติเพล็กซ์สวิทช์ เพื่อให้เลือกสวิทช์แต่ละคู่จะใช้ไอซีเบอร์ 74153 ดังวงจรรูปที่ 3.12

จากรูปที่ 3.12 ข้อมูลที่ผ่านการมัลติเพล็กซ์แล้ว จะถูกส่งมายังไอซี 74164 เพื่อเปลี่ยนเป็นข้อมูลแบบขนานรออยู่ทางด้านอินพุทของไอซีแบบแรม 74189 เพื่อจะสัญญาณการเขียน และการเลือกแอดเดรส เมื่อมีสัญญาณเลือกแอดเดรสและสัญญาณการเขียนข้อมูลจากไอซี 7493 แล้วก็จะอ่านข้อมูลเข้าไปในขณะเดียวกัน และหลังจากเขียนข้อมูลแล้ว สัญญาณจะเปลี่ยนเป็นการอ่าน โดยในอ่านจะกำหนดแอดเดรสของการอ่านจากสวิทช์ แล้วส่งผ่านไปยังไอซีเบอร์ 74166 ออกทางเอาต์พุตต่อไป

- ไทม์สวิทช์หลังจากออกจากสเปซสวิทช์

ข้อมูลที่ออกจากสเปซสวิทช์แล้ว ก็จะแบ่งแยกออกเป็น 2 เส้นทาง โดยที่สเปซสวิทช์จะมีสวิทช์จำนวน 6 ตัวเป็นตัวกำหนดเส้นทางของข้อมูลทั้ง 6 ช่องสัญญาณ เช่น สวิทช์เป็น “0” (เปิด) ก็แสดงว่าเป็นเส้นทางที่ 1 และเมื่อสวิทช์เป็น “1” (ปิด) จะแสดงว่าข้อมูลจะไปตามเส้นทางที่ 2 ดังนั้นในการออกแบบวงจรไทม์สวิทช์ชุดนี้จะแบ่งเป็น 2 ชุด

1. เส้นทางที่ 1 วงจรแสดงดังรูปที่ 3.13

จากวงจรจะเหมือนกันกับไทม์สวิตช์ 1 และ 2 จะต่างกันเฉพาะส่วนควบคุมการเขียน ซึ่งสัญญาณจะต้องตรวจสอบสวิตช์ จากสเปซสวิตช์ดูก่อนว่าข้อมูลนั้นมาที่เส้นทางของคนหรือไม่ แล้วจึงทำการเขียนข้อมูลลงในหน่วยความจำแบบแรม 74189


2. เส้นทางที่ 2 วงจรนี้จะเหมือนกับวงจรรูปที่ 3.13 เพียงแต่สวิตช์ไม่ต้องผ่านน็อตเกทเท่านั้น เพราะเส้นทางนี้ข้อมูลที่จะผ่าน เมื่อเลือก "1" ที่สเปซสวิตช์ วงจรแสดงดังรูปที่ 3.14

3.5 วงจรสเปซสวิตช์


วงจรมีลักษณะคล้ายสวิตช์ที่กำหนดเส้นทางว่าจะให้ข้อมูลผ่านไปเส้นทางใด ในโครงการนี้จะมีเส้นทางอยู่ 2 เส้นทาง และข้อมูลจะมี 6 ชุด คือเส้นทางที่ 1 มี 3 ข้อมูล และเส้นทางที่ 2 ก็มี 3 ข้อมูล การจะกำหนดว่าจะให้ข้อมูลใด ไปยังเส้นทางใดนั้น จะใช้สวิตช์ 6 ตัวเป็นตัวกำหนด วงจรแสดงดังรูปที่ 3.15

จากวงจรจะเห็นได้ว่า ส่วนควบคุมจะแยกเป็น 2 ชุด โดยชุดแรกจะเป็นตัวควบคุมข้อมูลในเส้นทางที่ 1 (HW1) และชุดที่ 2 จะเป็นตัวควบคุมข้อมูลในเส้นทางที่ 2 (HW2) โดยการควบคุมจะใช้ไอซี 74153 มัลติเพล็กซ์สวิตช์แต่ละตัวให้ออกไปที่เอาต์พุตควบคุมในช่วงเวลาต่าง ๆ ตามที่นับได้ โดยใช้ไอซินับเบอร์ 7493

รูปที่ 3.12 วงจรโหม่งตัวอักษร 1 และ 2



รูปที่ 3.13 วงจรที่สามตัวที่ 3



บทที่ 4

การทดลอง และผลการทดลอง

ในการทดลองชุดสาธิตการสลับคู่สายโทรศัพท์ระบบดิจิทัลนั้นได้แยกภาคต่าง ๆ เพื่อทำการทดลองเหมือนกับการออกแบบในบทที่ 3 ดังนี้

4.1 การทดลองวงจรกรองความถี่ต่ำผ่าน

จากที่กล่าวมาในบทที่ 3 วงจรกรองความถี่ต่ำผ่านจะใช้งานในย่าน 0-4 kHz ดังนั้นถ้าเราป้อนสัญญาณต่าง ๆ ให้กับอินพุตของวงจรในภาคนี้ เมื่อปรับความถี่ 0-4 kHz สัญญาณจะลดลงประมาณ 3 dB การต่อวงจรทดลองดังรูปที่ 4.1




รูปที่ 4.1 การต่อวงจรทดลองวงจรกรองความถี่ต่ำผ่าน

จากรูปที่ 4.1 เมื่อประกอบวงจรเรียบร้อยแล้ว ทดลองป้อนความถี่ตามตารางที่ 4.1 โดยมีแอมพลิจูด 6 V แล้วบันทึกผลการทดลองลงในตารางที่ 4.1

ความถี่ (kHz)	เอาต์พุต (V)
0.5	6.0
1.0	6.0
1.5	5.9
2.0	5.8
2.5	5.8
3.0	5.8
3.1	5.7
3.2	5.7

3.4	5.6
3.6	5.6
3.8	5.7
4.0	5.8
4.2	5.4
4.4	2.5
4.8	2.0
5.0	1.5

ตารางที่ 4.1 ตารางบันทึกผลการทดลอง
จากตารางที่ 4.1 เราสามารถนำผลการทดลองมาเขียนกราฟได้ดังรูปที่ 4.2




รูปที่ 4.2 กราฟเอาต์พุตของวงจรกรองความถี่ต่ำผ่าน

4.2 การทดลองวงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอล และดิจิตอลเป็นอนาล็อก

4.2.1 การทดลองวงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอล


จากหลักการที่กล่าวมาแล้วในบทที่ 3 จะทำการทดลองโดยใช้ตัวกำเนิดความถี่ป้อนเข้าที่อินพุตของวงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอล และวัดสัญญาณเอาต์พุตของวงจร ดังรูปที่ 4.3 สัญญาณที่วัดได้จากวงจรในรูปที่ 4.3 แสดงดังรูปที่ 4.4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.3 การต่อวงจรทดลองวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล

สัญญาณการสุ่มตัวอย่างจะถูกนำไปแปลงเป็นสัญญาณดิจิทัล โดยไอซี ADC 0808 และนำมาแปลงให้เป็นข้อมูลแบบอนุกรมโดยไอซี 74LS165 ต่อวงจรตามรูปที่ 4.3 แล้ววัดสัญญาณที่ขา 9 ของไอซี 74LS165 จะได้รูปสัญญาณดังรูปที่ 4.4




รูปที่ 4.4 สัญญาณดิจิทัลที่ได้จากการแปลงมาจากสัญญาณอนาล็อก

4.2.2 การทดลองวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก


สำหรับวงจรทดลองนี้จะทำการเปลี่ยนสัญญาณดิจิทัลให้เป็นสัญญาณอนาล็อก โดยจะทดลองต่อวงจรดังรูปที่ 4.5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.5 การต่อวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก

เมื่อได้ต่อวงจรตามรูปที่ 4.5 แล้วป้อนสัญญาณจากแหล่งกำเนิดสัญญาณรูปไซน์ ความถี่ 1 kHz โดยให้มีแอมพลิจูด $1 V_{p-p}$ วัดสัญญาณที่ขา 1 ของไอซี LF 353 ของวงจรการแปลงสัญญาณดิจิทัลเป็นอนาล็อก จะได้สัญญาณดังรูปที่ 4.6



รูปที่ 4.6 การแปลงสัญญาณดิจิทัลเป็นอนาล็อก




รูปที่ 4.7 การต่อวงจรการแปลงสัญญาณดิจิทัลเป็นอนาล็อกร่วมกับวงจร LPF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะเห็นว่าสัญญาณที่วัดได้จะไม่ใช่สัญญาณไซน์ที่สมบูรณ์ จะต้องผ่านวงจรกรองความถี่ต่ำผ่านก่อน ดังรูปที่ 4.7

วัดสัญญาณที่เอาต์พุตของวงจรกรองความถี่ต่ำจะได้สัญญาณดังรูปที่ 4.8




รูปที่ 4.8 สัญญาณอนาล็อกที่ผ่านวงจรกรองความถี่ต่ำผ่าน

4.3 การทดลองวงจรมัลติเพล็กซ์แบบ TDM และวงจรดีมัลติเพล็กซ์แบบ TDM


4.3.1 การทดลองวงจรมัลติเพล็กซ์แบบ TDM

วงจรนี้จะรวมสัญญาณดิจิทัล 3 ช่องสัญญาณ ให้อยู่ในช่องสัญญาณเดียวกัน วงจรประกอบดังรูปที่ 4.9

ป้อนสัญญาณจากแหล่งกำเนิดสัญญาณรูปไซน์ ความถี่ 1 kHz แอมพลิจูด 1 V_{p-p} วัดสัญญาณที่เอาต์พุต ของวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล ช่องที่ 1 และ 2 ดังรูปที่ 4.10



รูปที่ 4.9 การต่อวงจรมัลติเพล็กซ์แบบ TDM




รูปที่ 4.10 สัญญาณดิจิทัลที่ได้จากการแปลงจากสัญญาณอนาล็อก

4.3.2 การทดลองวงจรดีมัลติเพล็กซ์แบบ TDM


วงจรในส่วนนี้จะแยกสัญญาณดิจิทัลที่รวมกันมาออกเป็น 3 ช่องสัญญาณ โดยวงจรจะ
 ต่อตามรูปที่ 4.11

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.11 การต่อวงจรดีมัลติเพล็กซ์

ทำการวัดสัญญาณที่เอาท์พุทของวงจรดีมัลติเพล็กซ์ ได้สัญญาณดังรูปที่ 4.12




รูปที่ 4.12 สัญญาณที่ได้จากการดีมัลติเพล็กซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4 ไทม์สวิทช์

การทดลองในภาคไทม์สวิทช์นี้เพื่อให้เห็นลักษณะการทำงานที่ชัดเจนยิ่งขึ้น จึงได้ใช้ สัญญาณการควบคุม และสัญญาณนาฬิกาจากสวิทช์ โดยต่อวงจรดังรูปที่ 4.13



รูปที่ 4.13 การต่อไทม์สวิทช์เพื่อทดลอง

ขบวนการเขียนข้อมูล

- ต่อวงจรไทม์สวิทช์ตามรูปที่ 4.13
- ป้อนข้อมูล 10101111 โดยการเปิด-ปิดสวิทช์ S6 ให้สัมพันธ์กับสวิทช์ S5
- ปรับสวิทช์ S4 ให้เป็น “0” (อ่านข้อมูล) การเลือกแอดเดรสอ่านโดยเคาทเตอร์จะอยู่ที่ 00
- กดสวิทช์ S3 เพื่อเขียนข้อมูลกลับไปเก็บไว้ในแรมไอซี 74189

ขบวนการอ่านข้อมูล

- ปรับสวิทช์ S1 และ S2 ให้เป็น “0” (เลือกข้อมูลที่แอดเดรส “00”)
- ปรับสวิทช์ S4 ให้เป็น “1” (ตอนนี้เคาทเตอร์แอดเดรสการเขียนเป็น “01”)
- กดสวิทช์ S3 เพื่ออ่านข้อมูลออกมา
- กดสวิทช์ S7 ทีละครั้ง เพื่อดูข้อมูลที่เอาท์พุท


ทำการทดลองซ้ำแบบเดิม โดยเปลี่ยนข้อมูล และแอดเดรสการอ่านดังตารางที่ 4.2

ลำดับที่	แอดเดรสการเขียน	ข้อมูลการเขียน	แอดเดรสการอ่าน	ข้อมูลการอ่าน
1	00	10101111	00	10101111
2	01	11110000	01	11110000
3	10	11001100	10	11001100
4	00	10101010	01	11110000
5	01	11001100	10	11001100
6	10	00110011	10	00110011
7	00	00001111	00	00001111
8	01	00111100	10	00110011
9	10	00000011	10	00000011

ตารางที่ 4.2 ผลการทดลอง ไทม์สวิตช์

4.5 การทดลองวงจรสเปซสวิตช์

วงจรในภาคนี้เป็นลักษณะของเกทเปิด-ปิดให้ข้อมูลผ่านไปได้ในเวลาที่เหมาะสม การทดลองทำได้โดยต่อวงจรตามรูปที่ 4.14



รูปที่ 4.14 วงจรทดลองสเปซสวิตช์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 4.14 สวิตช์ S1 และ S2 เป็นข้อมูลที่มาจากวงจรมัลติเพล็กซ์ทั้งสองชุด โดยมี EN1 เป็นตัวเลือกว่าอินพุตตัวที่ 1 จะไปออกที่เอาต์พุตใด และ EN2 เป็นตัวเลือกว่าเอาต์พุตตัวที่ 2 จะไปออกที่เอาต์พุตใด ดังตารางที่ 4.3

อินพุต 1	อินพุต 2	EN 1	EN 2	เอาต์พุต 1	เอาต์พุต 2
0	1	0	1	0	1
0	1	1	0	1	0
1	0	0	1	1	0
1	0	1	0	0	1
0	0	0	1	0	0
0	0	1	0	0	0
1	1	0	1	1	1
1	1	1	0	1	1

ตารางที่ 4.3 ตารางผลการทดลองสเปซสวิตช์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

บทสรุป และแนวทางในการพัฒนา

5.1 บทสรุป

ชุดสาธิตการสลับคู่สายโทรศัพท์ระบบดิจิทัล ได้พัฒนาแนวคิดมาจากทฤษฎีที่ใช้ในการเรียนการสอน ซึ่งผลที่ได้ ออกมานั้น ยังไม่ประสบผลสำเร็จเท่าที่ควร เพราะคณะผู้จัดทำมีจำนวนผู้ร่วมงานน้อย อีกทั้งข้อมูลด้านต่าง ๆ ยังไม่แพร่หลายมากนัก ทำให้ต้องเสียเวลาในการค้นคว้าและออกแบบนานพอสมควร ซึ่งผู้จัดทำสามารถดำเนินงานได้ยังไม่สมบูรณ์ ดังในส่วนของไทม์สวิตซ์และสเปซสวิตซ์ ซึ่งเป็นเทคโนโลยีที่ไม่แพร่หลาย ผู้จัดทำได้อาศัยหลักการตามทฤษฎีมาออกแบบวงจร แต่ยังไม่ประสบผลสำเร็จ การออกแบบคาดว่าจะต้องนำเทคโนโลยีไมโครโปรเซสเซอร์มาใช้ในการควบคุม

5.2 ปัญหา และแนวทางการแก้ไข

5.2.1 ปัญหา

- ส่วนของวงจร A/D และ D/A ในโครงการนี้ใช้ IC เบอร์ ADC 0808 และ DAC 0808 ซึ่งเป็นการแปลงสัญญาณในย่านเสียง ทำให้ผลที่ได้ผิดพลาดพอสมควร
- ในการออกแบบส่วนของวงจร BORSCHT ไม่ประสบผลสำเร็จ เนื่องจากไม่สามารถสร้างวงจรไฮบริดที่มีคุณภาพได้
- ในการออกแบบวงจรทั้งหมดได้รวมกราวด์ของวงจรดิจิทัล และวงจรอนาล็อกเข้าด้วยกันในวงจรแผ่นเดียวกัน ซึ่งเมื่อใช้งานจริงจะเกิดการรบกวนกันระหว่างช่องทางสัญญาณ
- วงจรไทม์สวิตซ์ในการทดลองได้ใช้สัญญาณนาฬิกาครึ่งละลูกมาทำการกระตุ้นการทำงานของสัญญาณต่าง ๆ แต่เมื่อใช้สัญญาณที่เป็นพัลส์ต่อเนื่อง ทำให้ไม่อาจควบคุมการทำงานของวงจรส่วนนี้ให้ทำงานได้

5.2.2 แนวทางการแก้ไข

- วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล และดิจิทัลเป็นอนาล็อก ควรเปลี่ยนไปใช้อิซีสำเร็จรูปเฉพาะงาน เช่น อิซีเบอร์ TP 3020 ของบริษัทเนชั่นแนล
- ส่วนของวงจร BORSCHT ควรเปลี่ยนไปใช้อิซีสำเร็จรูปของบริษัท โมโตโรล่า

-เมื่อมีความจำเป็นต้องรวมกราวด์ของวงจรดิจิทัลและอนาล็อกเข้าด้วยกัน ควรนำมารวมกันที่ใกล้แหล่งจ่ายมากที่สุด เพราะแหล่งจ่ายจะมีอิมพีแดนซ์ต่ำ

-ในการออกแบบวงจรไมโครคอนโทรลเลอร์ใช้ไมโครโปรเซสเซอร์เป็นตัวควบคุมการทำงาน

5.3 แนวทางในการพัฒนา

-เพิ่มช่องสัญญาณให้มากขึ้น

-ใช้คอมพิวเตอร์ในการควบคุมทั้งหมด

-เพิ่มการควบคุมให้สามารถเป็นโทรศัพท์ระบบอัตโนมัติได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรณานุกรม

1. น.ต.ธวัชชัย เลื่อนจวี, “เทคโนโลยีโทรศัพท์”, บรรเทิงการพิมพ์ , กรุงเทพฯ , 2533
2. วิสันตี อาชาเดโชพล & Advanced Engineering Group, “ระบบโทรศัพท์ดิจิตอล”, หจก. สำนักพิมพ์ฟิสิกส์เซ็นเตอร์, 2537
3. PAUL BATES, P.ENG “ PRATICAL DIGITAL AND COMMUNICATIONS WITH LSI APPLICATION” , A Reston Book Prentice-Hall Inc. ,1987



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ADC0808, ADC0809 8-Bit μ P Compatible A/D Converters with 8-Channel Multiplexer


General Description

The ADC0808, ADC0809 data acquisition component is a monolithic CMOS device with an 8-bit analog-to-digital converter, 8-channel multiplexer and microprocessor compatible control logic. The 8-bit A/D converter uses successive approximation as the conversion technique. The converter features a high impedance chopper stabilized comparator, a 255R voltage divider with analog switch tree and a successive approximation register. The 8-channel multiplexer can directly access any of 8 single-ended analog signals.

The device eliminates the need for external zero and full-scale adjustments. Easy interfacing to microprocessors is provided by the latched and decoded multiplexer address inputs and latched TTL TRI-STATE[®] outputs.

The design of the ADC0808, ADC0809 has been optimized by incorporating the most desirable aspects of several A/D conversion techniques. The ADC0808, ADC0809 offers high speed, high accuracy, minimal temperature dependence, excellent long-term accuracy and repeatability, and consumes minimal power. These features make this device ideally suited to applications from process and machine control to consumer and automotive applications. For 18-channel multiplexer with common output (sample/hold port) see ADC0816 data sheet. (See AN-247 for more information.)

Block Diagram



Features

- Easy interface to all microprocessors
- Operates ratiometrically or with 5 V_{DD} or analog scan adjusted voltage reference
- No zero or full-scale adjust required
- 8-channel multiplexer with address logic
- 0V to 5V input range with single 5V power supply
- Outputs meet TTL voltage level specifications
- Standard hermetic or molded 28-pin DIP package
- 28-pin molded chip carrier package

Key Specifications

- Resolution: 8 Bits
- Total Unadjusted Error: $\pm 1/2$ LSB and ± 1 LSB
- Single Supply: 5 V_{DD}
- Low Power: 15 mW
- Conversion Time: 100 μ s

70-41672-1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings (Notes 1 & 2)

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage (V_{CC}) (Note 2)	5.5V
Voltage at Any Pin	-0.3V to ($V_{CC} - 0.3V$)
Except Control Inputs	
Voltage at Control Inputs	-0.3V to -1.5V
(START, OE, CLOCK, ALE, ADD A, ADD B, ADD C)	
Storage Temperature Range	-65°C to +150°C
Package Dissipation at $T_A = 25^\circ\text{C}$	375 mW
Lead Temp. (Soldering, 10 seconds)	
Dual-In-Line Package (plastic)	260°C
Dual-In-Line Package (ceramic)	300°C
Molded Chip Carrier Package	
Vapor Phase (50 seconds)	215°C
Infrared (15 seconds)	220°C
ESD Susceptibility (Note 11)	400V

Operating Conditions (Notes 1 & 2)

Temperature Range (Note 1)	$T_{MIN} \leq T_A \leq T_{MAX}$
AD00808CJ	$-55^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$
AD00808CCJ, AD00808CCN,	
AD00809CCN	$-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$
AD00808CCV, AD00809CCV	$-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$
Range of V_{CC} (Note 1)	4.5 V_{CC} to 6.0 V_{CC}

Electrical Characteristics

Converter Specifications: $V_{CC} = 5$, $V_{CC} = V_{REF-}$, $V_{REF-} = \text{GND}$, $T_{MIN} \leq T_A \leq T_{MAX}$ and $f_{CLK} = 640$ kHz unless otherwise stated.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
	AD00808					
	Total Unadjusted Error (Note 5)	25°C T_{MIN} to T_{MAX}			$\pm 1/2$ $\pm 1/2$	LSB LSB
	AD00809					
	Total Unadjusted Error (Note 5)	0°C to 70°C T_{MIN} to T_{MAX}			$\pm 1/2$ $\pm 1/2$	LSB LSB
	Input Resistance	From $\text{Ref}(-)$ to $\text{Ref}(-)$	1.0	2.5		k Ω
	Analog Input Voltage Range	(Note 4) $V(-)$ or $V(-)$	GND-0.10		$V_{CC} \pm 0.10$	V_{CC}
$V_{REF(-)}$	Voltage, Top of Ladder	Measured at $\text{Ref}(-)$		V_{CC}	$V_{CC} \pm 0.1$	V_{CC}
$\frac{V_{REF(-)} - V_{REF(-)}}{2}$	Voltage, Center of Ladder		$V_{CC}/2 \pm 0.1$	$V_{CC}/2$	$V_{CC}/2 \pm 0.1$	V_{CC}
$V_{REF(-)}$	Voltage, Bottom of Ladder	Measured at $\text{Ref}(-)$	-0.1	0		V_{CC}
I_{IN}	Comparator Input Current	$f_c = 640$ kHz, (Note 6)	-2	± 0.5	2	μA

Electrical Characteristics

Digital Levels and DC Specifications: AD00808CJ, $4.5V \leq V_{CC} \leq 5.5V$, $-55^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$ unless otherwise noted
AD00808CCJ, AD00808CCN, AD00808CCV, AD00809CCN and AD00809CCV, $4.75V \leq V_{CC} \leq 5.25V$, $-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$ unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
ANALOG MULTIPLEXER						
$I_{OFF(+)}$	OFF Channel Leakage Current	$V_{CC} = 5V$, $V_{IN} = 5V$, $T_A = 25^\circ\text{C}$ T_{MIN} to T_{MAX}		10	200	μA μA
$I_{OFF(-)}$	OFF Channel Leakage Current	$V_{CC} = 5V$, $V_{IN} = 0$, $T_A = 25^\circ\text{C}$ T_{MIN} to T_{MAX}	-200	10	10	μA μA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics (Continued)

Digital Levels and DC Specifications: ADC0808CJ, 4.5V ≤ V_{CC} ≤ 5.5V, -55°C ≤ T_A ≤ +125°C unless otherwise noted
 ADC0808CCJ, ADC0808CCN, ADC0808CCV, ADC0808CCN and ADC0808CCV, 4.75 ≤ V_{CC} ≤ 5.25V, -40°C ≤ T_A ≤ +85°C unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
CONTROL INPUTS						
V _{IN(1)}	Logical "1" Input Voltage		V _{CC} - 1.5			V
V _{IN(0)}	Logical "0" Input Voltage				1.5	V
i _{IN(1)}	Logical "1" Input Current (The Control Inputs)	V _{IN} = 1.5V			1.0	μA
i _{IN(0)}	Logical "0" Input Current (The Control Inputs)	V _{IN} = 0	-1.0			μA
I _{CC}	Supply Current	f _{CLK} = 640 kHz		0.3	3.0	mA
DATA OUTPUTS AND EOC (INTERRUPT)						
V _{OUT(1)}	Logical "1" Output Voltage	I _O = -360 μA	V _{CC} - 0.4			V
V _{OUT(0)}	Logical "0" Output Voltage	I _O = 1.6 mA			0.45	V
V _{OUT(0)}	Logical "0" Output Voltage EOC	I _O = 1.2 mA			0.45	V
I _{OUT}	TRI-STATE Output Current	V _O = 5V V _O = 0			3	μA μA

Electrical Characteristics

Timing Specifications: V_{CC} = V_{REF(-)} = 5V, V_{REF(-)} = GND, t_r = t_f = 20 ns and T_A = 25°C unless otherwise noted.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
t _{WS}	Minimum Start Pulse Width	(Figure 5)		100	200	ns
t _{WALE}	Minimum ALE Pulse Width	(Figure 5)		100	200	ns
t _A	Minimum Address Set-Up Time	(Figure 5)		25	50	ns
t _H	Minimum Address Hold Time	(Figure 5)		25	50	ns
t _D	Analog MUX Delay Time From ALE	R _S = 0Ω (Figure 5)		1	2.5	μs
t _{H1} , t _{L0}	OE Control to Q Logic State	C _L = 50 pF, R _L = 10k (Figure 8)		125	250	ns
t _{H1} , t _{LH}	OE Control to Hi-Z	C _L = 10 pF, R _L = 10k (Figure 8)		125	250	ns
t _C	Conversion Time	f _C = 640 kHz (Figure 5) (Note 7)	30	100	116	μs
f _C	Clock Frequency		10	640	1280	kHz
t _{EOC}	EOC Delay Time	(Figure 5)	0		8 - 2 μs	Clock Periods
C _{IN}	Input Capacitance	At Control Inputs		10	15	pF
C _{OUT}	TRI-STATE Output Capacitance	At TRI-STATE Outputs, (Note 12)		10	15	pF

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to GND, unless otherwise specified.

Note 3: A Zener diode is used internally from V_{CC} to GND and has a typical breakdown voltage of 7 V_{CC}.

Note 4: Two on-chip diodes are tied to each analog input which will forward conduct for analog input voltages one diode drop below ground or one diode drop greater than the V_{CC} supply. The logic allows 100 mV forward bias of either diode. This means that as long as the analog V_{IN} does not exceed the supply voltage by more than 100 mV, the output code will be correct. To achieve an accurate 0V_{CC} to 5V_{CC} input voltage range will therefore require a minimum supply voltage of 4.900 V_{CC} over temperature variations, initial tolerance and loading.

Note 5: Total unclassified error includes offset, full-scale inaccuracy, and nonlinearity errors. See Figure 8. Most of these errors require a zero or full-scale adjust. However, if an all zero code is desired for an analog input other than 0.0V, or if a narrow full-scale span exists (for example 0.5V to 4.5V full-scale) the reference voltage can be adjusted to achieve this. See Figure 13.

Note 6: Comparator input current is a bias current into or out of the on-chip stabilized comparator. The bias current varies directly with clock frequency and has little temperature dependence (Figure 6). See paragraph 4.0.

Note 7: The outputs of the data register are updated one clock cycle before the rising edge of EOC.

Note 8: Human body model, 100 pF discharged through a 1.5 kΩ resistor.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Functional Description

Multiplexer. The device contains an 8-channel single-ended analog signal multiplexer. A particular input channel is selected by using the address decoder. Table I shows the input states for the address lines to select any channel. The address is latched into the decoder on the low-to-high transition of the address latch enable signal.

TABLE I

SELECTED ANALOG CHANNEL	ADDRESS LINE		
	C	B	A
IN0	L	L	L
IN1	L	L	H
IN2	L	H	L
IN3	L	H	H
IN4	H	L	L
IN5	H	L	H
IN6	H	H	L
IN7	H	H	H

CONVERTER CHARACTERISTICS

The Converter


The heart of this single chip data acquisition system is its 8-bit analog-to-digital converter. The converter is designed

to give fast, accurate, and repeatable conversions over a wide range of temperatures. The converter is partitioned into 3 major sections: the 256R ladder network, the successive approximation register, and the comparator. The converter's digital outputs are positive true.

The 256R ladder network approach (Figure 1) was chosen over the conventional R/2R ladder because of its inherent monotonicity, which guarantees no missing digital codes. Monotonicity is particularly important in closed loop feedback control systems. A non-monotonic relationship can cause oscillations that will be catastrophic for the system. Additionally, the 256R network does not cause load variations on the reference voltage.

The bottom resistor and the top resistor of the ladder network in Figure 1 are not the same value as the remainder of the network. The difference in these resistors causes the output characteristic to be symmetrical with the zero and full-scale points of the transfer curve. The first output transition occurs when the analog signal has reached $-1/2$ LSB and succeeding output transitions occur every 1 LSB later up to full-scale.

The successive approximation register (SAR) performs 8 iterations to approximate the input voltage. For any SAR type converter, n -iterations are required for an n -bit converter. Figure 2 shows a typical example of a 3-bit converter. In the ADC0808, ADC0809, the approximation technique is extended to 8 bits using the 256R network.



TLH/5672-2

FIGURE 1. Resistor Ladder and Switch Tree

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Functional Description (Continued)

The A/D converter's successive approximation register (SAR) is reset on the positive edge of the start conversion (SC) pulse. The conversion is begun on the falling edge of the start conversion pulse. A conversion in process will be interrupted by receipt of a new start conversion pulse. Continuous conversion may be accomplished by tying the end-of-conversion (EOC) output to the SC input. If used in this mode, an external start conversion pulse should be applied after power up. End-of-conversion will go low between 0 and 8 clock pulses after the rising edge of start conversion. The most important section of the A/D converter is the comparator. It is this section which is responsible for the ultimate accuracy of the entire converter. It is also the

comparator drift which has the greatest influence on the repeatability of the device. A chopper-stabilized comparator provides the most effective method of satisfying all the converter requirements.

The chopper-stabilized comparator converts the DC input signal into an AC signal. This signal is then fed through a high gain AC amplifier and has the DC level restored. This technique limits the drift component of the amplifier since the drift is a DC component which is not passed by the AC amplifier. This makes the entire A/D converter extremely insensitive to temperature, long term drift and input offset errors.

Figure 4 shows a typical error curve for the ADC0808 as measured using the procedures outlined in AN-179.




FIGURE 2. 3-Bit A/D Transfer Curve




FIGURE 3. 3-Bit A/D Absolute Accuracy Curve





FIGURE 4. Typical Error Curve

70/05672-3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Connection Diagrams



Timing Diagram




FIGURE 5

TUM/5672-4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



DAC0808, DAC0807, DAC0806 8-Bit D/A Converters

General Description

The DAC0808 series is an 8-bit monolithic digital-to-analog converter (DAC) featuring a full scale output current settling time of 150 ns while dissipating only 33 mW with $\pm 5V$ supplies. No reference current (I_{REF}) trimming is required for most applications since the full scale output current is typically ± 1 LSB of 255 I_{REF} / 256. Relative accuracies of better than $\pm 0.19\%$ assure 8-bit monotonicity and linearity while zero level output current of less than 4 μA provides 3-bit zero accuracy for $I_{REF} \geq 2$ mA. The power supply currents of the DAC0808 series are independent of bit codes, and exhibits essentially constant device characteristics over the entire supply voltage range.


The DAC0808 will interface directly with popular TTL, DTL or CMOS logic levels, and is a direct replacement for the

MC1508/MC1408. For higher speed applications, see DAC0800 data sheet.

Features


- Relative accuracy: $\pm 0.19\%$ error maximum (DAC0808)
- Full scale current match: ± 1 LSB typ
- 7 and 6-bit accuracy available (DAC0807, DAC0806)
- Fast settling time: 150 ns typ
- Noninverting digital inputs are TTL and CMOS compatible
- High speed multiplying input slew rate: 3 mA/ μs
- Power supply voltage range: $\pm 4.5V$ to $\pm 18V$
- Low power consumption: 33 mW @ $\pm 5V$

Block and Connection Diagrams



TL/H/5687-1


Dual-In-Line Package



TOP VIEW

TL/H/5687-2

Small-Outline Package



Top View

TL/H/5687-13

Ordering Information


ACCURACY	OPERATING TEMPERATURE RANGE	ORDER NUMBERS		
		J PACKAGE (J16A)*	N PACKAGE (N16A)*	SO PACKAGE (M16A)
3-bit	$-55^{\circ}C \leq T_A \leq +125^{\circ}C$	DAC0808LJ MC1508L3	DAC0808LCN MC1408P3	DAC0808LCM
3-bit	$0^{\circ}C \leq T_A \leq +75^{\circ}C$	DAC0808LCJ MC1408L3	DAC0808LCN MC1408P3	DAC0808LCM
7-bit	$0^{\circ}C \leq T_A \leq +75^{\circ}C$	DAC0807LCJ MC1408L7	DAC0807LCN MC1408P7	DAC0807LCM
6-bit	$0^{\circ}C \leq T_A \leq +75^{\circ}C$	DAC0806LCJ MC1408L6	DAC0806LCN MC1408P6	DAC0806LCM

*Note: Devices may be ordered by using either order number.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics

$V_{CC} = 5V$, $V_{EE} = -15V$, $T_A = 25^\circ C$, unless otherwise noted



TU/H/5687-5

Unless otherwise specified: $R_{14} = R_{15} = 1 k\Omega$, $C = 15 pF$, pin 16 to V_{EE} ; $R_L = 50\Omega$, pin 4 to ground.

Curve A: Large Signal Bandwidth Method of Figure 7, $V_{REF} = 2 V_{D-P}$ offset 1 V above ground.

Curve B: Small Signal Bandwidth Method of Figure 7, $R_L = 250\Omega$, $V_{REF} = 50 mV_{D-P}$ offset 200 mV above ground.

Curve C: Large and Small Signal Bandwidth Method of Figure 9 (no op amp, $R_L = 50\Omega$), $R_S = 50\Omega$, $V_{REF} = 2V$, $V_S = 100 mV_{D-P}$ centered at 0V.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น เมื่อนำมาใช้โดยไม่ได้รับอนุญาตให้เสียค่าใช้จ่าย

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




FIGURE 2. Equivalent Circuit of the DAC0808 Series (Note 7)



LF198/LF298/LF398, LF198A/LF398A Monolithic Sample and Hold Circuits

General Description

The LF198/LF298/LF398 are monolithic sample and hold circuits which utilize Bi-FET technology to obtain ultra-high dc accuracy with fast acquisition of signal and low droop rate. Operating as a unity gain follower, dc gain accuracy is 0.002% typical and acquisition time is as low as 6 μ s to 0.01%. A bipolar input stage is used to achieve low offset voltage and wide bandwidth. Input offset adjust is accomplished with a single pin, and does not degrade input offset drift. The wide bandwidth allows the LF198 to be included inside the feedback loop of 1 MHz op amps without having stability problems. Input impedance of $10^{10}\Omega$ allows high source impedances to be used without degrading accuracy. P-channel junction FET's are combined with bipolar devices in the output amplifier to give droop rates as low as 5 mV/min with a 1 μ F hold capacitor. The JFET's have much lower noise than MOS devices used in previous designs and do not exhibit high temperature instabilities. The overall design guarantees no feed-through from input to output in the hold mode, even for input signals equal to the supply voltages.



Features

- Operates from ± 5 V to ± 18 V supplies
- Less than 10 μ s acquisition time
- TTL, PMOS, CMOS compatible logic input
- 0.5 mV typical hold step at $C_H = 0.01 \mu$ F
- Low input offset
- 0.002% gain accuracy
- Low output noise in hold mode
- Input characteristics do not change during hold mode
- High supply rejection ratio in sample or hold
- Wide bandwidth


Logic inputs on the LF198 are fully differential with low input current, allowing direct connection to TTL, PMOS, and CMOS. Differential threshold is 1.4V. The LF198 will operate from ± 5 V to ± 18 V supplies. It is available in an 8-lead TO-5 package.

An "A" version is available with tightened electrical specifications.


Typical Connection and Performance Curve



Connection Diagrams



Order Number LF398N or LF398AN
See NS Package Number N08E



Order Number LF198H, LF298H,
LF398H, LF198AH or LF398AH
See NS Package Number H08C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	$\pm 18V$
Power Dissipation (Package Limitation) (Note 1)	500 mW
Operating Ambient Temperature Range	
LF198/LF198A	-55°C to +125°C
LF298	-25°C to +85°C
LF398/LF398A	0°C to +70°C
Storage Temperature Range	-65°C to +150°C

Input Voltage	Equal to Supply Voltage
Logic To Logic Reference Differential Voltage (Note 2)	-7V, -30V
Output Short Circuit Duration	Indefinite
Hold Capacitor Short Circuit Duration	10 sec
Lead Temperature (Soldering, 10 seconds)	260°C
Thermal Resistance (θ_{JA}) (typicals)	
H package	215°C/W (Board mount in still air)
N package	35°C/W (Board mount in 400LF/min air flow)
θ_{JC} (typical)	115°C/W
	20°C/W

Electrical Characteristics (Note 3)

Parameter	Conditions	LF198/LF298			LF398			Units
		Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage, (Note 5)	$T_j = 25^\circ C$ Full Temperature Range		1	3	2	7		mV
Input Bias Current, (Note 5)	$T_j = 25^\circ C$ Full Temperature Range		5	25	10	50		nA
Input Impedance	$T_j = 25^\circ C$		10 ¹⁰		10 ¹⁰			Ω
Gain Error	$T_j = 25^\circ C, R_L = 10k$ Full Temperature Range		0.002	0.005	0.004	0.01		%
Feedthrough Attenuation Ratio at 1 kHz	$T_j = 25^\circ C, C_h = 0.01 \mu F$	36	96		30	90		dB
Output Impedance	$T_j = 25^\circ C$, "HOLD" mode Full Temperature Range		0.5	2	0.5	4		Ω
"HOLD" Step, (Note 4)	$T_j = 25^\circ C, C_h = 0.01 \mu F, V_{OUT} = 0$		0.5	2.0	1.0	2.5		%
Supply Current, (Note 5)	$T_j \geq 25^\circ C$		4.5	5.5	4.5	6.5		mA
Logic and Logic Reference Input Current	$T_j = 25^\circ C$		2	10	2	10		μA
Leakage Current into Hold Capacitor (Note 6)	$T_j = 25^\circ C$, (Note 5) Hold Mode		30	100	30	200		nA
Acquisition Time to 0.1%	$\Delta V_{OUT} = 10V, C_h = 1000 pF$ $C_h = 0.01 \mu F$		4		4			μs
Hold Capacitor Charging Current	$V_{IN} - V_{OUT} = 2V$		5		5			μA
Supply Voltage Rejection Ratio	$V_{OUT} = 0$	30	110		80	110		dB
Differential Logic Threshold	$T_j = 25^\circ C$	0.8	1.4	2.4	0.8	1.4	2.4	V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่นใด


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics (Continued) (Note 3)

Parameter	Conditions	LF198A			LF398A			Units
		Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage, (Note 6)	$T_j = 25^\circ\text{C}$ Full Temperature Range		1	1		2	2	mV
							3	mV
Input Bias Current, (Note 6)	$T_j = 25^\circ\text{C}$ Full Temperature Range		5	25		10	25	nA
				75		50		nA
Input Impedance	$T_j = 25^\circ\text{C}$		10^{10}		10^{10}		Ω	
Gain Error	$T_j = 25^\circ\text{C}, R_L = 10\text{k}$ Full Temperature Range		0.002	0.005		0.004	0.005	%
				0.01		0.01		%
Bandwidth Attenuation Ratio at 1 MHz	$T_j = 25^\circ\text{C}, C_H = 0.01 \mu\text{F}$	86	96		86	90		dB
Output Impedance	$T_j = 25^\circ\text{C}$, "HOLD" mode Full Temperature Range		0.5	1		0.5	1	Ω
				4		6		Ω
"HOLD" Step, (Note 4)	$T_j = 25^\circ\text{C}, C_H = 0.01 \mu\text{F}, V_{OUT} = 0$		0.5	1		1.0	1	mV
Supply Current, (Note 6)	$T_j \geq 25^\circ\text{C}$		4.5	5.5		4.5	6.5	mA
Logic and Logic Reference Input Current	$T_j = 25^\circ\text{C}$		2	10		2	10	μA
Leakage Current into Hold Capacitor (Note 6)	$T_j = 25^\circ\text{C}$, (Note 5) Hold Mode		30	100		30	100	pA
Acquisition Time to 0.1%	$\Delta V_{OUT} = 10\text{V}, C_H = 1000 \text{ pF}$ $C_H = 0.01 \mu\text{F}$		4	6		4	6	μs
			20	25		20	25	μs
Hold Capacitor Charging Current	$V_{IN} - V_{OUT} = 2\text{V}$		5		5		mA	
Common-Mode Voltage Rejection Ratio	$V_{OUT} = 0$	90	110		90	110		dB
Differential Logic Threshold	$T_j = 25^\circ\text{C}$	0.8	1.4	2.4	0.8	1.4	2.4	V

- Note 1: The maximum junction temperature of the LF198/LF198A is 150°C , for the LF298, 115°C , and for the LF398/LF398A, 100°C . When operating at elevated ambient temperature, the power dissipation must be derated based on a thermal resistance (θ_{JA}) of $150^\circ\text{C}/\text{W}$.
- Note 2: Although the differential voltage may not exceed the limits given, the common-mode voltage on the logic pins may be equal to the supply voltages without causing damage to the circuit. For proper logic operation, however, one of the logic pins must always be at least 2V below the positive supply and 3V above the negative supply.
- Note 3: Unless otherwise specified, the following conditions apply. Unit is in "sample" mode, $V_S = \pm 15\text{V}$, $T_j = 25^\circ\text{C}$, $-11.5\text{V} \leq V_{IN} \leq +11.5\text{V}$, $C_H = 0.01 \mu\text{F}$, and $R_L = 10 \text{ k}\Omega$. Logic reference voltage = 0V and logic voltage = 2.5V.
- Note 4: Hold step is sensitive to stray capacitive coupling between input logic signals and the hold capacitor. 1 pF, for instance, will create an additional 0.5 mV with a 5V logic swing and a 0.01 μF hold capacitor. Magnitude of the hold step is inversely proportional to hold capacitor value.
- Note 5: Leakage current is measured at a junction temperature of 25°C . The effects of junction temperature rise due to power dissipation or elevated ambient can be calculated by coupling the 25°C value for each 11°C increase in chip temperature. Leakage is guaranteed over full input signal range.
- Note 6: These parameters guaranteed over a supply voltage range of ± 5 to $\pm 18\text{V}$, and an input range of $-V_S - 3.5\text{V} \leq V_{IN} \leq +V_S - 3.5\text{V}$.

Typical Performance Characteristics




*See Definition of Terms

TUH/5692-3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Performance Characteristics (Continued)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น ไม่อนุญาตให้เผยแพร่หรือใช้เพื่อการค้า
 ไม่ว่ากรรมใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics (Continued)

Output Transient at Start of Sample Mode





Output Transient at Start of Hold Mode





Logic Input Configurations



TTL & CMOS
 $3V \leq V_L \text{ (Hi State)} \leq 7V$



CMOS
 $7V \leq V_L \text{ (Hi State)} \leq 15V$



Op Amp Drive



TLH/5692-5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54155/74155 Dual 2-Line-to-4-Line Decoder/Demultiplexer

	Schottky TTL		High-Speed TTL		Low-power Schottky TTL		Standard TTL		Low-Power TTL	
	Device Type	Package C P M CF	Device Type	Package C P M CF	Device Type	Package C P M CF	Device Type	Package C P M CF	Device Type	Package C P M CF
T. I.					SN 54LS155	JT W	SN 54154	JT W		
FAIRCHILD					SN 74LS155	JT N11	SN 74154	JT N11		
MOTOROLA					MS4LS155/MSLS155	XD1 FD				
N. S. C.					MC74LS155/MC7ALS155	XD1 PD1 FD	MC74155	XD1 PD1		
PHILIPS					SN74LS155	PH1	N74155	PH1		
SIGNETICS					DM54LS155	P	DM 54155	JT N11 W1		
SIEMENS					DM74LS155	P	DM 74155	JT N11 W1		
FUJITSU					N74LS155	P	N74155	P		
HITACHI					74LS155	WH1				
WITSUBISHI					HD74LS155	PH1	HD 74155	PH1		
NEC					M74LS155	PH1	M 53355	PH1		
TOSHIBA					74LS155	CP	74P 2155	CP		

Electrical Characteristics SN54LS155/SN74LS155

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS155	-55 °C to 125 °C
Input voltage	7V		SN74LS155	0 °C to 70 °C
		Storage temperature range		-55 °C to 150 °C

recommended operating conditions

	SN54LS155		SN74LS155		UNIT
	MIN	NOM	MIN	NOM	
Supply voltage, V _{CC}	4.5	5	4.75	5	V
High-level output current, I _{OH}			-400	-400	µA
Low-level output current, I _{OL}			4	3	mA
Operating free-air temperature, T _A	-55	125	0	70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER #	TEST CONDITIONS †	MIN	TP ‡	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage		0.8		V
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -1.8 mA		-1.5	V
V _{OH}	High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OL} = -400 µA	2.7	2.4	V
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OL} = 3mA	0.35	0.5	V
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V		2.1	µA
I _{IH}	High-level input current	V _{CC} = MAX, V _I = 2.7V		20	µA
I _{IL}	Low-level input current	V _{CC} = MAX, V _I = 0.4V		-0.4	mA
I _{OS}	Short-circuit output current †	V _{CC} = MAX		-5	mA
I _{CC}	Supply current	V _{CC} = MAX, See Note		5.1	10 mA
t _{PLH}	from A, B, 2C, 1G, or 2G to output Y	V _{CC} = 5V, T _A = 25 °C, C _L = 15pF, R _L = 2kΩ	2	10	15 ns
t _{PHL}	from A or B to output Y		2	19	30 ns
t _{PLH}	from A or B to output Y		3	17	25 ns
t _{PLH}	from A or B to output Y		3	19	30 ns
t _{PLH}	from 1C to output Y		3	18	27 ns
t _{PHL}	from 1C to output Y		3	18	27 ns

Pin Assignment (Top View)

positive logic:
see function table

Function Tables

155LS155 OR 4-LINE-TO-4-LINE DEMULTIPLEXER

INPUTS				OUTPUTS			
SELECT	STROBE	DATA		Y0	Y1	Y2	Y3
S	A	B	C	Y0	Y1	Y2	Y3
X	X	X	X	X	X	X	X
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L
L	L	L	L	L	L	L	L
L	L	L	H	L	L	L	L
L	L	L	X	L	L	L	L

54189/74189 64-Bit Random-Access Memory with 3-State Output (64-Bit RAM)

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package	
	C	P	M	ICF	C	P	M	ICF	C	P	M	ICF	C	P	M	ICF	C	P	M	ICF
T. I.	SN54S189			WQ																
	SN74S189			WQ																
FAIRCHILD																				
MOTOROLA																				
N. S. C.	DM54S189												DM54189							
	DM74S189												DM74189							
PHILIPS																				
SIGNETICS																				
SIEMENS																				
FUJITSU																				
HTACHI																				
MTSUBISHI																				
NEC																				
TOSHIBA																				

Electrical Characteristics SN54S189/SN74S189


Parameter	Symbol	Conditions	SN54S189	SN74S189	Unit
absolute maximum ratings over operating free-air temperature range					
Supply voltage, V_{CC}	5V	Operating free-air temperature range	-55°C to 125°C		
Input voltage	5.5V	Storage temperature range	-55°C to 150°C		
Off-state output voltage	5.5V				
recommended operating conditions					
Supply voltage, V_{CC}	5V				
Input voltage	5.5V				
Off-state output voltage	5.5V				

Parameter	Symbol	Conditions	SN54S189			SN74S189			Unit
			MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V_{CC}			4.5	5	5.5	4.75	5	5.25	V
High-level output voltage, V_{OH}					2			3.5	V
Low-level output current, I_{OL}					5			16	mA
Width of write-enable pulse (read/write low), t_{WE}			25		25			ns	
Setup time, t_{setup}		Address to read/write	0		0			ns	
		Data to read/write	25		25			ns	
		Chip enable to read/write	0		0			ns	
Hold time, t_{hold}		Address from read/write	0		0			ns	
		Data from read/write	0		0			ns	
		Chip enable from read/write	0		0			ns	
Operating free-air temperature, T_A			-55		125		0	70	°C

Electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT	
V_{IH} High-level input voltage		2			V	
V_{IL} Low-level input voltage				0.8	V	
V_{IO} Input clamp voltage	$V_{CC} = \text{MIN.}$, $I_{I} = -1 \text{ mA}$			-1.2	V	
V_{OH} High-level output voltage	SN54S189 $V_{CC} = \text{MIN.}$, $V_{IH} = 2 \text{ V.}$ $V_{OL} = 0.8 \text{ V.}$ $I_{OH} = \text{MAX.}$	2.4	3.4		V	
	SN74S189 $V_{CC} = \text{MIN.}$, $V_{IH} = 2 \text{ V.}$ $V_{OL} = 0.8 \text{ V.}$ $I_{OL} = 16 \text{ mA}$			0.5	V	
V_{OL} Low-level output voltage	SN54S189 $V_{CC} = \text{MIN.}$, $V_{IH} = 2 \text{ V.}$ $V_{OL} = 0.8 \text{ V.}$ $I_{OL} = 16 \text{ mA}$			0.45	V	
	SN74S189 $V_{CC} = \text{MAX.}$, $V_{IH} = 2 \text{ V.}$ $V_{OL} = 0.8 \text{ V.}$ $V_D = 2.4 \text{ V.}$			50	μA	
I_{OH} High-level output current	$V_{CC} = \text{MAX.}$, $V_{IH} = 2 \text{ V.}$ $V_{OL} = 0.8 \text{ V.}$ $V_D = 2.4 \text{ V.}$			-50	μA	
I_{OL} Low-level output current	$V_{CC} = \text{MAX.}$, $V_{IH} = 2 \text{ V.}$ $V_{OL} = 0.8 \text{ V.}$ $V_D = 0.5 \text{ V.}$			1	mA	
I_{IH} High-level input current	$V_{CC} = \text{MAX.}$, $V_i = 5.5 \text{ V.}$			25	μA	
I_{IL} Low-level input current	$V_{CC} = \text{MAX.}$, $V_i = 0.5 \text{ V.}$			-250	μA	
I_{OS} Short-circuit output current	$V_{CC} = \text{MAX.}$			-30	mA	
I_{CC} Supply current	$V_{CC} = \text{MAX.}$ See Note			75	110	mA
t_{PLH} Access times	$V_{CC} = 5 \text{ V.}$ $T_A = 25^\circ\text{C.}$ $C_L = 30 \text{ pF.}$ $R_L = 280 \Omega.$	SN54S189	25	50	ns	
		SN74S189	25	35		
		SN54S189	25	30		
		SN74S189	25	35		
t_{ZH} Access times from		SN54S189	12	25	ns	
		SN74S189	12	17		
t_{ZL} chip enable						


Pin Assignment (Top View)



Function Table

FUNCTION	INPUTS		OUTPUT
	CHIP ENABLE	READ/ WRITE	
Write (Store Complement of Data)	L	L	High Impedance
Read	L	H	Stored Data
Inhibit	H	X	High Impedance

Functional Block Diagram



t_{CC} 's measured with the read/write and chip-enable inputs grounded, all other inputs at 4.5V, and the outputs open.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



54153 / 74153 Dual 4-Line-to-1-Line Data Selector/Multiplexer

	Schottky TTL		High-Speed TTL		Low-Power Schottky TTL		Standard TTL		Low-Power TTL	
	Device Type	Package C/P/M/CF	Device Type	Package C/P/M/CF	Device Type	Package C/P/M/CF	Device Type	Package C/P/M/CF	Device Type	Package C/P/M/CF
T.I.	SN54S153	J, N, W			SN54LS153	J, N, W	SN54153	J, N, W	SN54L153	J, N, W
	SN74S153	J, N, W			SN74LS153	J, N, W	SN74153	J, N, W	SN74L153	J, N, W
FAIRCHILD					FM54LS153, FM74LS153	D, P	FM54153, FM74153	D, P		
MOTOROLA					MC74LS153	P				
N.S.C.	DM54S153	N			DM54LS153	P	DM54153	J, N, W		
	DM74S153	N			DM74LS153	P	DM74153	J, N, W		
PHILIPS					N74LS153	P	N74153	P		
SGNETHICS	SS4S153	D, W					SS4153	P, W		
	N74S153	D, W			N74LS153	P	N74153	P, W		
SIEMENS							FLY153	P		
FUJITSU					74LS153	M, W				
HITACHI	HD74S153	P			HD74LS153	P	HD74153, HD2564	P		
MITSUBISHI	M54S153	P			M74LS153	P	M53353	P		
NEC							μPB2153	D		
AMD	Am54S153				Am54LS153					
	Am74S153				Am74LS153					

Electrical Characteristics SN54LS153/SN74LS153

absolute maximum ratings over operating free-air temperature range

supply voltage, V_{CC}	TV	Operating free-air	SN54LS153	-55°C to 125°C
output voltage	TV	temperature range	SN74LS153	0°C to 70°C
		Storage temperature range		-55°C to 150°C


recommended operating conditions

	SN54LS153		SN74LS153		UNIT
	MIN	NOM	MAX	NOM	
supply voltage, V_{CC}	4.5	5	3.5	4.75	V
high-level output current, I_{OH}			-400		mA
low-level output current, I_{OL}			3	3	mA
operating free-air temperature, T_A	-55	25	0	70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER*	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V_{IH}	high-level input voltage		2		V
V_{IL}	low-level input voltage		0.8		V
I_I	input clamp current	$V_{CC} = \text{MIN}, V_I = -13 \text{ mA}$		-1	mA
V_{OH}	high-level output voltage	$V_{CC} = \text{MIN}, V_{IH} = 2\text{V}, V_{IL} = 0.8\text{V}, I_{OH} = -400 \mu\text{A}$	2.7	3.4	V
V_{OL}	low-level output voltage	$V_{CC} = \text{MIN}, V_{IH} = 2\text{V}, V_{IL} = 0.8\text{V}, I_{OL} = 3 \text{ mA}$	0.35	0.5	V
I_O	output current at maximum output voltage	$V_{CC} = \text{MAX}, V_I = 7\text{V}$	0.1		mA
I_{IH}	high-level input current	$V_{CC} = \text{MAX}, V_I = 2.7\text{V}$	20		μA
I_{IL}	low-level input current	$V_{CC} = \text{MAX}, V_I = 0.8\text{V}$	-0.4		mA
I_{OS}	short-circuit output current*	$V_{CC} = \text{MAX}$	SN54LS153 -20 SN74LS153 -20	-100	mA
I_{OCL}	supply current, output low	$V_{CC} = \text{MAX}$	SN54LS153 3.2 SN74LS153 5.2	10	mA
t_{DLH}	from Data to output Y		10	15	ns
t_{DLI}	from Select to output Y	$V_{CC} = 5\text{V}, T_A = 25^\circ\text{C}, C_L = 30\text{pF}, R_L = 2\text{k}\Omega$	17	25	ns
t_{DL2}	from Select to output Y		9	29	ns
t_{DL3}	from Strobe to output Y		25	38	ns
t_{DML}	from Strobe to output Y		5	34	ns
t_{DML}	from Strobe to output Y		21	32	ns

Pin Assignment (Top View)




Function Table

SELECT INPUTS	DATA INPUTS				STROBE	OUTPUT
B	A	C0	C1	C2	C3	Y
X	X	X	X	X	X	L
L	L	X	X	X	X	L
L	L	X	X	X	L	H
L	L	X	X	L	X	L
L	L	X	X	L	L	H
L	L	X	L	X	X	L
L	L	X	L	X	L	H
L	L	L	X	X	X	L
L	L	L	X	X	L	H
L	L	L	L	X	X	L
L	L	L	L	X	L	H
L	L	L	L	L	X	L
L	L	L	L	L	L	H
L	L	L	L	L	L	L
L	L	L	L	L	L	H

Select inputs A and B are common to both sections.
H = high level, L = low level, X = irrelevant

Functional Block Diagram



NOTE: I_{OCL} is measured with the outputs open and all inputs grounded. ยืนยันด้วยกระดาษ

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้