ปริญญานิพนธ์

เครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอล

DIGITAL TELEPHONE SWITCHING

นายมาวิน ครองภิญโญ

นายสุรศักดิ์ ศรีจันทร์

นายอนุสรณ์ ชูสุข

A021301

เลขหมู่ 1532 ก21301

เลขทะเบียน

วัน เดือน ปี 29 ตค 2539

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรครุศาสตร์อุตสาหกรรมบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2538

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาควิชาครุศาสตร์วิศวกรรม

คณะครุศาสตร์อุตสาหกรรม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ใบรับรองปริญญานิพนธ์

หัวข้อปริญญานิพนธ์ **เครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอล**

DIGITAL TELEPHONE SWITCHING

ชื่อนักศึกษา 1. นายมาวิน ครองภิญโญ **รหัสประจำตัว** 37031216

2. นายสุรศักดิ์ ศรีจันทร์ **รหัสประจำตัว** 37037227

3. นายอนุสรณ์ ชูสุข **รหัสประจำตัว** 37031229

หลักสูตร ครุศาสตร์อุตสาหกรรมบัณฑิต **สาขาวิชา** วิศวกรรมโทรคมนาคม

อาจารย์ผู้ควบคุมปริญญานิพนธ์

1. อาจารย์ปิยะ จิตธรรมาภิรมย์
2. อาจารย์พีระวุฒิ สุวรรณจันทร์
3. อาจารย์กิติพงค์ มะโน

คณะกรรมการสอบปริญญานิพนธ์	ลายมือชื่อ
1. อาจารย์กิติพงค์ มะโน	
2. อาจารย์วิสุทธิ์ อธิพรธรรม	
3. อาจารย์สุชิน อาจหาญ	
4. อาจารย์โกศล ตราชู	

วัน/เดือน/ปี ที่สอบ 7 พ.ค. 2539 **เวลา** 15.45 น. ถึงเวลา 16.45 น.

สถานที่สอบ ห้อง ค.310 คณะครุศาสตร์อุตสาหกรรม

ภาควิชารับรองแล้ว

ลงนาม.....

(ผศ.ดร.ธีระพล เทพหัสดิน ณ อยุธยา)

หัวหน้าภาควิชาครุศาสตร์วิศวกรรม

วันที่ ๑๐ เดือน พ.ค. พ.ศ. ๒๕๓๙

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์

เครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอล

DIGITAL TELEPHONE SWITCHING

นายมาวิน ครองภิญโญ
นายสุรศักดิ์ ศรีจันทร์
นายอนุสรณ์ ชูสุข

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรครุศาสตร์อุตสาหกรรมบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2538

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์

เรื่อง เครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอล

DIGITAL TELEPHONE SWITCHING

ผู้จัดทำ

1. นายมาวิน ครองภิญโญ
2. นายสุรศักดิ์ ศรีจันทร์
3. นายอนุสรณ์ ชูสุข

อาจารย์ที่ปรึกษา

ลงนาม.....

(อาจารย์ปิยะ จิตธรรมมาภิรมย์)

ลงนาม.....

(อาจารย์พีระวุฒิ สุวรรณจันทร์)

ลงนาม.....

(อาจารย์กิติพงค์ มะโน)

หัวหน้าภาควิชาครุศาสตร์วิศวกรรม

ลงนาม.....

(ผศ.ดร.ธีระพล เทพหัสดิน ณ อยุธยา)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์

เรื่อง เครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอล

DIGITAL TELEPHONE SWITCHING

วัตถุประสงค์

1. เพื่อศึกษาหลักการสลับคู่สายโทรศัพท์ระบบดิจิตอล
2. เพื่อออกแบบวงจรสลับคู่สายโทรศัพท์ระบบดิจิตอล
3. เพื่อสร้างเครื่องสลับคู่สายโทรศัพท์
4. เพื่อที่สามารถนำเครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอลมาใช้งานได้

ประโยชน์ที่ได้รับ

1. สามารถอธิบายการทำงานของการสลับคู่สายโทรศัพท์ระบบดิจิตอล
2. สามารถออกแบบเครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอล
3. สามารถสร้างเครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอล
4. สามารถนำเครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอลมาใช้งานได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

I

เครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอล

นายมาวิน ครองภิญโญ
นายสรุศักดิ์ ศรีจันทร์
นายอนุสรณ์ ชูสุข

อาจารย์ที่ปรึกษา
อาจารย์ปิยะ จิตธรรมมาภิรมย์
อาจารย์พีระวุฒิ สุวรรณจันทร์
อาจารย์กิติพงค์ มะโน

ปีการศึกษา 2538

บทคัดย่อ

ปริญญานิพนธ์ฉบับนี้นำเสนอ ระบบเครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอลโดยมีคุณสมบัติการทำงานคล้ายชุมสายขนาดเล็กโดยสามารถสลับเปลี่ยนเส้นทางด้วยการควบคุมด้วยไมโครคอนโทรลเลอร์ ในเนื้อหาปริญญานิพนธ์ฉบับนี้เสนอทฤษฎีระบบชุมสายโทรศัพท์และระบบมัลติเพล็กแบบแบ่งช่องเวลา ออกแบบโดยใช้วงจรเชื่อมต่อโทรศัพท์ใช้วงจรรวมเบอร์ MC 3419-1L,วงจรเข้าและถอดรหัสใช้วงจรรวมเบอร์ MC 145557,วงจรถอดรหัส DTMF ใช้วงจรรวมเบอร์ MT 8870,วงจรการจัดช่องเวลาใช้วงจรรวมเบอร์ TP 3155J,โดยระบบนี้สามารถขยายจำนวนคู่สายได้ตามความเหมาะสม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DIGITAL TELEPHON SWITCHING

MR.MAWIN KROMGPINYO
MR.SURASAK SRIJAN
MR.ANUSORN CHOOSUK

ADVISORS

MR.PIYA JITTROMMAPIROM
MR.PEERAWUT SUWANJAN
MR. KITIPONG MANO

1995

ABSTRACT

This thesis present the DIGITAL TELEPHONE SWITCHING which characteristic as same as the small telephone exchange. The all of system was controlled by MC 8031 microcontroller.

This thesis contains telephone exchanges and time division multiplex system (TDM). Disigned by used subscriber loop interface circuit (SLIC) MC 3419-1L,codec MC 14557, decoder DTMF MT 8870,time slot assignment circuit TP 3155J.This system can by multiple the amount of subscriber.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

การจัดทำปริญญานิพนธ์นี้ สามารถสำเร็จลุล่วงไปด้วยดีจากความร่วมมือของสมาชิกภายในกลุ่มทุกท่าน และการให้คำแนะนำจากอาจารย์ที่ปรึกษาทุกท่าน ตลอดจนท่านอาจารย์วิสุทธิ์ อธิพรธรรม,อาจารย์โกศล ตรงชู ที่ให้ความช่วยเหลือทุก ๆ ด้าน คณะครุศาสตร์ที่เอื้อเฟื้อในเรื่องของสถานที่วัสดุอุปกรณ์เครื่องมือเครื่องใช้ที่สามารถทำให้งานสำเร็จลุล่วงไปได้ ขอขอบพระคุณไว้ ณ ที่นี้

ขอกราบขอบพระคุณ คุณพ่อ คุณแม่ ผู้บังเกิดเกล้าที่เป็นทั้งผู้ให้กำลังทรัพย์ และกำลังใจอันดีและยิ่งใหญ่ตลอดมา

สุดท้ายนี้ การทำปริญญานิพนธ์นี้ทำให้ทราบถึงคุณค่าของเวลา และความสามัคคีที่เกิดขึ้น การทำงานร่วมกันเพื่อที่ไปสู่จุดหมายที่ต้องการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

เรื่อง	หน้า
บทคัดย่อภาษาไทย	I
บทคัดย่อภาษาอังกฤษ	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญรูปภาพ	VII
สารบัญตาราง	X
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎี และหลักการ	6
2.1 ชุมสายโทรศัพท์	6
2.1.1 ชุมสายใช้พนักงานต่อสาย	6
2.1.2 ชุมสายระบบ สเต็ป-บาย-สเต็ป	7
2.1.3 ชุมสายระบบครอสบาร์	7
2.1.4 ชุมสายระบบ เอส พี ซี	8
2.2 หลักการของระบบดิจิตอลสวิทช์ชิ่ง	10
2.2.1 ชุมสายระบบดิจิตอล	10
2.3 หลักการของการมัลติเพล็กซ์	12
2.4 หลักการสวิทช์ทางเวลา	14
2.5 การควบคุมการเปลี่ยนแปลงระหว่างช่องเวลา	27
บทที่ 3 การออกแบบ การสร้าง และการทำงาน	34
3.1 หลักการออกแบบ	34
3.2 หลักการทำงานของวงจรในระบบส่งข้อมูล	36
3.2.1 วงจรเชื่อมต่อโทรศัพท์	36
3.3 หลักการของระบบแปลงรหัสข้อมูล	37
3.3.1 วงจรเข้า และถอดรหัส PCM	37
3.3.2 วงจรถอดรหัส DTMF	38

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เรื่อง	หน้า
3.4 หลักการทำงานของระบบจัดช่องเวลา	39
3.4.1วงจรจัดช่องเวลา	39
3.5 หลักการทำงานของระบบผลิตความถี่	41
3.5.1 วงจรผลิตความถี่	41
3.5.2 วงจรกำเนิดสัญญาณกระดิ่ง	42
3.6 วงจรแหล่งจ่ายกำลังไฟฟ้า	43
บทที่ 4 การทดลอง และผลการทดลอง	45
4.1 วงจรเชื่อมต่อโทรศัพท์	45
4.1.1 การทดลอง	45
4.1.2 ผลการทดลอง	46
4.2 วงจรเข้า และถอดรหัส PCM	46
4.2.1 การทดลอง	46
4.2.2 ผลการทดลอง	47
4.3 วงจรจัดช่องเวลา	47
4.3.1 การทดลอง	47
4.3.2 ผลการทดลอง	47
4.4 วงจรถอดรหัสสัญญาณ DTMF	48
4.4.1 การทดลอง	48
4.4.2 ผลการทดลอง	48
4.5 วงจรผลิตความถี่	49
4.5.1 การทดลอง	49
4.5.2 ผลการทดลอง	50
บทที่ 5 บทสรุป ปัญหา แนวทางการแก้ไข และการพัฒนา	51
5.1 บทสรุป	51
5.2 ปัญหา และอุปสรรค	51
5.3 แนวทางแก้ไข	52
5.4 แนวทางการพัฒนา	52

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เรื่อง	หน้า
ภาคผนวก ก วงจรการใช้งานในเครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอล	53
ภาคผนวก ข ภาพถ่ายประกอบของเครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอล	59
ภาคผนวก ค ผัง และโปรแกรมการทำงาน	69
ภาคผนวก ง รายการอุปกรณ์	84
ภาคผนวก จ รายละเอียดข้อมูล และคุณสมบัติของอุปกรณ์	88
บรรณานุกรม	111

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ

ภาพ	หน้า
รูปที่ 2.1 ชุมสายระบบใช้พนักงานต่อสาย	6
รูปที่ 2.2 หลักการของสวิทช์ชิ่งจากอุปกรณ์กลไก	7
รูปที่ 2.3 โครงสร้างของชุมสายระบบครอสบาร์	7
รูปที่ 2.4 โครงสร้างพื้นฐานของชุมสายอิเล็กทรอนิกส์ SPC	9
รูปที่ 2.5 ส่วนประกอบของชุมสายดิจิตอล	10
รูปที่ 2.6 ส่วนประกอบของชุมสายแอนะลอก	11
รูปที่ 2.7 การส่งผ่านข้อมูลข่าวสารแบบแบบดิจิตอล	11
รูปที่ 2.8 ผังการทำงานชุมสายระบบ SPC	12
รูปที่ 2.9 หลักการแปลงรหัสระบบ TDM	13
รูปที่ 2.10 การส่งสัญญาณออกทางเดียว	13
รูปที่ 2.11 TDM และวงจรเปรียบเทียบ	14
รูปที่ 2.12 การส่งผ่านทางด่วนข้อมูล	15
รูปที่ 2.13 การอ่านสัญญาณ	15
รูปที่ 2.14 การจัดอันดับของสัญญาณ	16
รูปที่ 2.15 การจัดอันดับของการสับเปลี่ยนช่วงเวลา	16
รูปที่ 2.16 หลักการจัดช่องเวลา	17
รูปที่ 2.17 การสับเปลี่ยนช่วงเวลาใน 1 เฟรม	17
รูปที่ 2.18 การจัดช่องเวลาของวงจรดิจิตอล	18
รูปที่ 2.19 การสับเปลี่ยนช่วงเวลา	18
รูปที่ 2.20 การเปลี่ยนระหว่างช่องเวลา	19
รูปที่ 2.21 การสับเปลี่ยนระหว่างช่องเวลา	19
รูปที่ 2.22 การส่งผ่านของการเปลี่ยนระหว่างช่องเวลา	20
รูปที่ 2.23 สัญญาณที่ผ่านช่องเวลา	20
รูปที่ 2.24 การตอบสนองกันระหว่างวงจรทางด่วนเข้ากับวงจรทางด้านออก	21
รูปที่ 2.25 ส่วนประกอบของสัญญาณดิจิตอล 8 บิต	21

เอกสารนี้ใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาพ หน้า

รูปที่ 2.26 การส่งผ่านสวิทช์ทางเวลา 22
รูปที่ 2.27 การใช้งานของช่องเวลา 23
รูปที่ 2.28 การใช้งานของช่องเวลาในสวิทช์เชิงเวลา 23
รูปที่ 2.29 คาบเวลาการอ่าน และคาบเวลาการเขียน 24
รูปที่ 2.30 การเปลี่ยนของสัญญาณ 24
รูปที่ 2.31 การอ่านออกในสวิทช์เชิงเวลา 25
รูปที่ 2.32 วิธีการอ่าน และการเขียนสวิทช์เชิงเวลา 25
รูปที่ 2.33 วงจรการอ่าน และเขียนของเฟรมถัดไป 26
รูปที่ 2.34 วงจรการจัดของสัญญาณ และช่องเวลา 26
รูปที่ 2.35 การส่งหลังการมัลติเพล็กซ์ 26
รูปที่ 2.36 การเปรียบเทียบระหว่างสวิทช์และสเปซสวิทช์ 27
รูปที่ 2.37 การควบคุมในการใช้งานแบบลำดับที่แน่นอน 27
รูปที่ 2.38 วิธีการควบคุมการสุ่ม 28
รูปที่ 2.39 การควบคุมชุดสั่งที่เก็บไว้ 28
รูปที่ 2.40 การควบคุมตามลำดับ และการควบคุมการสุ่ม 29
รูปที่ 2.41 การเขียนลำดับการควบคุม และการควบคุมการอ่านการสุ่ม 30
รูปที่ 2.42 วิธีการใช้เขียนการสุ่มและควบคุมการอ่านตามลำดับ 30
รูปที่ 2.43 การใช้งานของการนับสวิทช์ทาง และการควบคุมชุดคำสั่ง 31
รูปที่ 2.44 การทำงานของการนับช่องเวลา 31
รูปที่ 2.45 การทำงานของการควบคุมชุดคำสั่ง 32
รูปที่ 2.46 ความสัมพันธ์ระหว่างการนับช่องเวลากับควบคุมชุดคำสั่ง 32
รูปที่ 2.47 การเปรียบเทียบของการควบคุมชุดคำสั่ง 33
รูปที่ 3.1 ผังการทำงานของเครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอล 35
รูปที่ 3.2 วงจรเชื่อมต่อโทรศัพท์ 36
รูปที่ 3.3 วงจรเข้า และถอดรหัส 38
รูปที่ 3.4 วงจรถอดรหัส DTMF 39
รูปที่ 3.5 ลักษณะการต่อใช้งานวงจรรวม TP 3155J 40

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาพ หน้า

รูปที่ 3.6 วงจรผลิตความถี่ 42
รูปที่ 3.7 วงจรผลิตสัญญาณกระดิ่ง 43
รูปที่ 3.8 วงจรจ่ายกำลังไฟฟ้า 43
รูปที่ 4.1 วงจรเชื่อมต่อโทรศัพท์ 45
รูปที่ 4.2 สัญญาณแอนะลอกที่ป้อนเข้าทางด้านอินพุตของภาคเข้ารหัส 46
รูปที่ 4.3 สัญญาณเอาต์พุตที่ออกจากวงจรเข้าและถอดรหัส 47
รูปที่ 4.4 การจัดช่องเวลาจากการควบคุมด้วยไมโครคอนโทรลเลอร์ 48
รูปที่ 4.5 วงจรผลิตความถี่ 50
รูปที่ 4.6 ความถี่ที่ป้อนให้วงจรทำงาน 50

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

ตาราง	หน้า
ตารางที่ 3.1 โหมดของการควบคุม	40
ตารางที่ 3.2 การควบคุมสภาวะการทำงาน	41
ตารางที่ 3.3 ข้อมูลสำหรับการควบคุมช่องเวลา	41
ตารางที่ 4.1 ค่าที่ถอดรหัสได้จากความถี่ต่าง ๆ ของ DTMF	49

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

ในอดีตการสื่อสารระหว่างผู้ส่งสาร และผู้รับสารมีวิธีการสื่อสารโดยการส่งสัญญาณ ซึ่งอาจส่งเป็นสัญญาณเสียง การตีเกราะเคาะไม้ หรือการส่งสัญญาณที่มองเห็นด้วยตา เช่น สัญญาณควันไฟ สัญญาณธง หรือแสงกระพริบ ในปัจจุบันความเจริญก้าวหน้าทางเทคโนโลยี ความเจริญก้าวหน้าทางธุรกิจ และการขยายตัวของสังคมมีการพัฒนามาจากยุคอุตสาหกรรม จนถึงยุคโลกาภิวัฒน์ ในความเจริญทุก ๆ ด้านที่กล่าวมา สิ่งที่สำคัญที่ขาดเสียไม่ได้ คือ ระบบการติดต่อสื่อสารซึ่งมีส่วนประกอบ คือ สาร ผู้ส่งสาร ผู้รับสาร และสื่อในการส่งสาร ปัจจุบันระบบการสื่อสารมีกันอยู่หลายรูปแบบ เช่น การส่งสัญญาณทางด้านความถี่ทั้งที่เป็นระบบแอนะลอก และระบบดิจิตอล ซึ่งมีการสื่อสารผ่านสายนำสัญญาณ การสื่อสารผ่านเส้นใยแก้ว การสื่อสารผ่านดาวเทียม ตลอดจนการสื่อสารโดยใช้อากาศเป็นตัวพาหะนำสัญญาณเราจึงสามารถแยกได้ คือ การสื่อสารระหว่างคนกับคน โดยใช้สัญญาณเสียงแปลงเป็นสัญญาณไฟฟ้าเพื่อการติดต่อ เช่น โทรศัพท์ วิทยุ และที่สำคัญอีกอย่างหนึ่ง คือ การสื่อสารระหว่างคนกับเครื่องแบบนี้มีความจำเป็นมากสำหรับสังคมยุคปัจจุบันซึ่งต้องการความรวดเร็วในการได้มาซึ่งข้อมูลเพื่อประกอบการตัดสินใจของผู้บริหาร และตลอดจนในการควบคุมการทำงานของเครื่องจักรด้วยเครื่องคอมพิวเตอร์ โดยมีผู้ออกคำสั่งต่อไปเป็นการสื่อสารระหว่างเครื่องกับเครื่องเป็นการสื่อสารในลักษณะการย้ายข้อมูล หรือแฟ้มข้อมูลจากคอมพิวเตอร์เครื่องหนึ่งไปสู่คอมพิวเตอร์อีกเครื่องหนึ่ง ดังนั้นการสื่อสารที่ กล่าวมามีทั้งประเภทการสื่อสารแบบทางเดียวมีการติดต่อใช้ความถี่เดียวในการสื่อสาร เช่น วิทยุกระจายเสียง โทรทัศน์ และการสื่อสารแบบสองทาง คือ ใช้ความถี่เดียวกันแต่สื่อสารคนละเวลา เช่น วิทยุสมัครเล่น อีกกรณีหนึ่งคือการสื่อสารแบบความถี่เดียวกันสามารถติดต่อกันสื่อสารในเวลาเดียวกันได้ คือ โทรศัพท์ อุปกรณ์สื่อสารที่จะกล่าวในปริญญานิพนธ์เล่มนี้ คือ โทรศัพท์ซึ่งมีต้นกำเนิดเกิดขึ้นครั้งแรกในประเทศสหรัฐอเมริกาเมื่อพุทธศักราช 2419 โดยมีโทรศัพท์สองเครื่องวางห่างกันมีสายเชื่อมต่อสามารถทำการพูดกันได้ซึ่งอาศัยหลักการเปลี่ยนสัญญาณพูด หรือสัญญาณเสียงเป็นสัญญาณไฟฟ้าแล้วส่งไปยังเครื่องปลายทางจะถูกนำมาเปลี่ยนกลับให้เป็นสัญญาณเสียงเหมือนเดิมทำให้เกิดการสื่อสารติดต่อกันได้เรียกว่า ระบบโทรศัพท์นั่นเอง ต่อมามีการพัฒนาระบบโดยมีพนักงานต่อสายทำงานในการตัดต่อช่องสัญญาณให้ตามที่ผู้ใช้เรียกมา ต่อมามีผู้ใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บริการจำนวนมากจึงมีการใช้อุปกรณ์ในการตัดต่อ คือ อุปกรณ์สวิทช์นั่นเอง จากนั้นมีการพัฒนามาเป็นระบบชุมสายอัตโนมัติโดยการหมุนเลขหมายจากเครื่องผู้เช่าเอง คือ ระบบสเต็ป-บาย-สเต็ป ใช้กลไกเป็นตัวทำงาน และใช้สัญญาณไฟฟ้าเป็นตัวควบคุมอีกทีหนึ่งเรียกโดยรวมว่า ระบบอีเล็กโตรแมคคานิคอล ในระยะต่อมามีการพัฒนามาเป็นระบบครอสบาร์ซึ่งมีข้อดีกว่าระบบที่กล่าวมา คือ มีกลไกที่เล็ก และจำนวนน้อย ทำงานได้รวดเร็ว และถูกต้องแม่นยำขึ้น ราคาต้นทุนต่ำ ปัจจุบันโทรศัพท์ระบบครอสบาร์นี้ยังมีใช้อยู่ในบางประเทศ นอกจากนี้ระบบโทรศัพท์ยังมีการพัฒนามาเรื่อย ๆ เป็นระบบเอสพีซี (SPC) โดยการนำเทคโนโลยีทางด้านคอมพิวเตอร์มาใช้เกี่ยวข้องกับการเก็บโปรแกรมซึ่งการทำงานของระบบจะขึ้นอยู่กับการควบคุมของอุปกรณ์คอมพิวเตอร์ และระบบซอฟแวร์ โดยในระบบยังมีอุปกรณ์ที่สำคัญ เช่น สวิทช์เมตริกซ์ หน่วยประมวลผลกลาง ส่วนตรวจสถานะโทรศัพท์ ส่วนสร้างสัญญาณในระบบ ส่วนเก็บข้อมูลในการใช้หมายเลข ชุมสายอีกระบบหนึ่ง คือ ชุมสายดิจิตอลซึ่งแบ่งลักษณะการทำงานของชุมสายโทรศัพท์ได้สองแบบ คือ แบบแบ่งตามช่องว่าง (Space Division) หรือแบบแอนะลอกเป็นการต่อเส้นทางการสื่อสารโดยตรงจากชุมสายไปยังผู้ใช้แต่ละคนโดยการติดต่อใช้หน้าสัมผัสกลไก (เช่นสวิทช์แบบสเต็ป-บาย-สเต็ป และสวิทช์แบบครอสบาร์หรือรีเลย์) หรือใช้อุปกรณ์ประเภทสารกึ่งตัวนำแบบแอนะลอก เช่น ทรานซิสเตอร์ แบบที่สองคือ การแบ่งตามเวลา (Time D-ivision) หรือแบบดิจิตอลใช้หลักการทำงานแบบเลือกส่งข้อมูลตามลำดับเวลาอธิบายได้จากการติดต่อกันระหว่างช่องสัญญาณขาเข้า และช่องสัญญาณขาออกโดยการย้ายรหัสข้อมูลแบบ PCM จากช่วงเวลาในช่องสัญญาณขาเข้าไปบนช่องสัญญาณขาออก การโอนย้ายมีวิธีการ คือ เก็บรหัสข้อมูลที่อ่านเข้ามาบนหน่วยเก็บข้อมูลในชุมสายจากนั้นกำหนดตำแหน่งแอดเดรสของข้อมูลนั้น ๆ เมื่อเวลากวาดค้นหาข้อมูลจะได้ส่งได้ถูกช่องสัญญาณขาออกที่ต้องการ ระบบชุมสายที่กล่าวมาภายในชุมสายก็มีอยู่หลายขนาดชุมสายที่ทำการตัดต่อเครื่องโทรศัพท์ในเมือง ในอำเภอ หรือชุมชนเรียกว่าชุมสายท้องถิ่นการติดต่อระหว่างชุมสายท้องถิ่นเราจะเรียกว่า ชุมสายต่อผ่าน และเมื่อมีการต่อผ่านชุมสายหลาย ๆ ชุมสายเรียกว่า ระบบโครงข่ายแบบโครงข่ายมีสองประเภท คือ โครงข่ายรูปดาว โครงข่ายรูปใยแมงมุมแต่ ในปัจจุบันการเชื่อมต่อโครงข่ายจะต้องตรวจดูความเหมาะสมของจำนวนผู้ใช้และสภาวะแวดล้อมต่าง ๆ ส่วนใหญ่มักใช้โครงข่ายผสมระหว่างโครงข่ายรูปดาวกับโครงข่ายใยแมงมุม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่กล่าวมา คือ การทำงานของชุมสายเครื่องโทรศัพท์แบบโดยรวมในระบบโทรศัพท์นั้นมีจุดประสงค์เพื่อการต่อการเรียกจากเครื่องผู้เช่าโทรศัพท์ที่ยกหูซึ่งตามชื่อทางโทรศัพท์เรียกว่า "ผู้เรียก" ไปยังเครื่องโทรศัพท์อีกเครื่องหนึ่งซึ่งเรียกว่า "ผู้ถูกเรียก" เมื่อทั้งสองฝ่ายสามารถสนทนากันได้เรียกว่า "ครบวงจรสนทนา" ที่กล่าวมาจะเกิดขึ้นได้เมื่อผู้ถูกเรียกยกหูโทรศัพท์รับการเรียก การคิดเงินค่าบริการกับผู้เรียกจะกระทำขึ้นทันที ถ้าผู้ถูกเรียกไม่ยกหูโทรศัพท์ก็จะไม่มีการคิดค่าบริการกับผู้เรียก ผู้ถูกเรียกกับผู้เรียกอาจอยู่ในชุมสายเดียวกัน หรือคนละชุมสาย ชุมสายของต้นสังกัดของผู้เรียกจะทราบความต้องการของผู้เรียก และทำการต่อโทรศัพท์ให้ในกรณีที่ผู้เรียกอยู่ในชุมสายเดียวกัน แต่ถ้าอยู่คนละชุมสายชุมสายต้นสังกัดก็จะทำการเรียกไปยังชุมสายนั้น ๆ และส่งข้อมูลความต้องการไปให้ (ซึ่งคือเลขหมายของผู้ถูกเรียก) ชุมสายที่ผู้ถูกเรียกสังกัดอยู่ก็จะทำการต่อให้โดยชุมสายผู้เรียกจะส่งสัญญาณกระดิ่ง (Ringing) ไปยังเครื่องผู้ถูกเรียก และสัญญาณเรียก (Ring tone) ไปยังเครื่องผู้เรียกชุมสายที่ผู้ถูกเรียกเราเรียกว่า "ชุมสายปลายทาง" และชุมสายผู้เรียก คือ "ชุมสายต้นทาง" ในขณะที่สัญญาณเรียก และกระดิ่งกำลังดำเนินการอยู่นั้นชุมสายปลายทางจะทำการเฝ้าสังเกตอยู่ตลอดเวลาว่าเมื่อใดผู้ถูกเรียกจะตอบรับการเรียกนี้ภายในเวลา 90 วินาทีถ้าผู้ถูกเรียกไม่ตอบรับการเรียกครั้งนี้ก็จะถูกยกเลิกไปโดยชุมสายปลายทางจะตัดสัญญาณกระดิ่ง และสัญญาณเรียกรวมทั้งส่งสัญญาณยกเลิกการติดต่อ (Clear back) มาบอกชุมสายต้นทางซึ่งจะตัดอุปกรณ์ต่าง ๆ ที่ใช้สำหรับการเรียกครั้งนี้ และส่งสัญญาณไม่ว่าง (Busy tone) ไปให้ผู้เรียก ถ้ากรณีที่ผู้ถูกเรียกยกหูก่อนครบเวลาชุมสายปลายทางจะส่งสัญญาณตอบรับมายังชุมสายต้นทาง ชุมสายต้นทางจะทำการคิดค่าบริการในการเรียกครั้งนี้กับผู้เรียก ในขณะที่ทำการสนทนากันอยู่นั้นชุมสายต้นทางจะคอยเฝ้าสังเกตการวางหูของผู้เรียก และชุมสายปลายทางจะคอยเฝ้าสังเกตการวางหูของผู้ถูกเรียก ในกรณีที่ผู้เรียกทำการวางหูก่อนชุมสายต้นสังกัดก็จะทำการตัดวงจรต่าง ๆ ที่ใช้งานอยู่ในขณะนั้นทันทีพร้อมทั้งส่งสัญญาณการยกเลิกการเรียก (Clear forward) ไปบอกชุมสายปลายทางซึ่งก็จะตัดวงจรต่าง ๆ ที่ใช้อยู่ออก และส่งสัญญาณไม่ว่างไปยังผู้ถูกเรียก ส่วนกรณีผู้ถูกเรียกวางหูก่อนนั้นจะมีวิธีการที่ซับซ้อนกว่าเล็กน้อย คือ ชุมสายปลายทางจะทำเพียงแต่ส่งสัญญาณเลิกการติดต่อมาบอกชุมสายต้นทาง ณ ที่ชุมสายต้นทางจะทำการจับเวลาประมาณ 90 วินาที ก่อนจะครบช่วงเวลานี้ยังยอมให้ผู้ถูกเรียกเปลี่ยนใจยกขึ้นมาสนทนาได้ต่อ แต่ถ้าหมดเวลาแล้วจะทำการตัดวงจรที่ทำงานอยู่ออกหมดพร้อมทั้งส่งสัญญาณยกเลิกไปยังชุมสายปลายทางซึ่งการตัดวงจรต่าง ๆ ออกสำหรับการเรียกภายในชุมสายเดียวกันไม่ต้องมีการส่งสัญญาณต่าง ๆ เพราะภาคควบคุมมีข้อมูลอยู่ในตัวเองแล้ว เพราะฉะนั้นหลักการที่เรา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะส่งสัญญาณเข้าไปในสายโทรศัพท์ได้จะต้องใช้หลักการของ TDM โดยใช้สัญญาณเสียงเปลี่ยนเป็นสัญญาณไฟฟ้าผ่านวงจรถอดรหัสจากสัญญาณแอนะลอกเป็นสัญญาณดิจิตอลจำนวน 8 บิตโดยอาศัยการสุ่มตัวอย่างความถี่ 8 KHz เมื่อสัญญาณถูกเปลี่ยนเป็นสัญญาณดิจิตอลแล้วเราเรียกว่า PCM (Pulse Code Modulation) และเมื่อสัญญาณดิจิตอลหลาย ๆ สัญญาณมารวมกันในคู่สายเดียวกันเราเรียกว่า TDM ซึ่งขอบเขตในการทำปริญญานิพนธ์เล่มนี้ คือ การสร้างสวิทช์ชิ่งที่ทำหน้าที่ตัดต่อคู่สายโทรศัพท์โดยใช้โปรแกรมควบคุมการทำงานสามารถทำการตัดต่อคู่สายโทรศัพท์ด้านเข้าติดต่อกับคู่สายโทรศัพท์ด้านออกตามความต้องของผู้เรียก กล่าวคือ ชุมสายย่อยชนิดหนึ่งที่มีขนาดเล็ก หรือที่เรียกเป็นทางการว่า "เครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอล"(Digital Telephone Switching) ซึ่งเนื้อหาปริญญานิพนธ์ที่จะเสนอจำแนกได้ดังนี้

บทที่ 1 กล่าวถึงระบบความเป็นมาการเกิดขึ้นครั้งแรกของระบบโทรศัพท์ การพัฒนาของระบบโทรศัพท์ และระบบชุมสายโทรศัพท์ตลอดจนการติดต่อกันภายในชุมสาย และการติดต่อกันระหว่างชุมสาย รวมถึงการเกิดขึ้นของระบบโครงข่ายทั้งหลาย และอธิบายการทำงานของโทรศัพท์โดยสังเขปว่าโทรศัพท์ทำงานอย่างไรเมื่อผู้เช่าทำการยกหู และทำการหมุนเลขหมายติดต่อไปยังผู้เช่าโดยการผ่านการตัดต่อที่ชุมสาย และเนื้อหาปริญญานิพนธ์ตลอดจนขีดความสามารถของโครงงาน

บทที่ 2 กล่าวถึงทฤษฎี และหลักการเกี่ยวกับระบบชุมสายว่ามีกี่ประเภท มีหลักการทำงานอย่างไร และชุมสายที่ใช้งานในปัจจุบันรวมถึงข้อดีของระบบชุมสาย และแสดงหลักการการทำงานของชุมสายระบบดิจิตอล ส่วนประกอบที่สำคัญ การทำงานของระบบหลักการของ TDM การจัดลำดับของสัญญาณ การจัดลำดับของการสับเปลี่ยนช่วงเวลา หลักการการแบ่งช่องเวลาตลอดเวลาคาบการอ่าน และคาบเวลาการเขียน การแสดงการเปลี่ยนแปลงของสัญญาณ

บทที่ 3 กล่าวถึงวิธีการออกแบบ และการสร้างชุดสลับคู่สายโทรศัพท์ระบบดิจิตอลทำการออกแบบ,วงจรที่ทำหน้าที่เชื่อมโทรศัพท์,วงจรที่ทำหน้าที่เข้ารหัส และถอดรหัสสัญญาณดิจิตอล,วงจรการจัดช่องเวลา,วงจรภาครับ และส่งสัญญาณ DTMF,การควบคุมโดยใช้วงจรรวมเบอร์ 8031 ที่กล่าวมาทั้งหมดเป็นการออกแบบเป็นการวางอุปกรณ์การเชื่อมต่อขาอุปกรณ์ การออกแบบลายทองแดงแสดงแผนผังการทำงานของวงจรสลับคู่สายโทรศัพท์ระบบดิจิตอล

บทที่ 4 กล่าวถึงการทดลอง และผลการทดลองของเครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอลซึ่งจะแสดงผลการทดลองทีละภาคดังที่กล่าวไปในบทที่ 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ ดัดแปลง เผยแพร่ หรือการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5 เป็นการสรุปผลการทดลอง รวมถึงปัญหาต่าง ๆ ที่เกิดขึ้นเพื่อเป็นแนวทางในการพัฒนาประสิทธิภาพของเครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีและหลักการ

2.1ชุมสายโทรศัพท์

2.1.1 ชุมสายใช้พนักงานต่อสาย (Manual)

โทรศัพท์เริ่มมีระบบการติดต่อในยุคแรก คือ การใช้พนักงานต่อสาย (Operator) เป็นผู้ต่อให้โดยเสียบสายต่อระหว่างผู้ใช้คนนั้นกับผู้ที่ต้องการติดต่อด้วยดังรูปที่ 2.1



รูปที่ 2.1 ชุมสายระบบใช้พนักงานต่อสาย

2.1.2 ชุมสายระบบ สเต็ป-บาย-สเต็ป (Step-by-Step)

ระบบนี้เป็นชุมสายอัตโนมัติระบบแรกที่พัฒนาขึ้นมาใช้เมื่อผู้เช่าหมุนเลขหมายทางชุมสายจะรับเลขหมายแต่ละตัวมาดำเนินการต่อเข้ากับผู้ที่ถูกเรียกในระบบนี้การตัดต่อจะใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบกลไกเป็นตัวทำงาน และใช้สัญญาณไฟฟ้าเป็นตัวควบคุมอีกทีเรียกว่า ระบบไฟฟ้ากลไก (Electromechanical) ชุมสายระบบกลไกนี้ใช้งานได้ดี และยังมีใช้อยู่ในบางประเทศ



รูปที่ 2.2 หลักการของสวิทช์ชิ่งจากอุปกรณ์กลไก

2.1.3 ชุมสายระบบครอสบาร์ (Crossbar)

ชุมสายระบบครอสบาร์นี้มีการพัฒนามาจากชุมสายแบบ สเต็ป-บาย-สเต็ป เพราะกลไกสึกหรอง่าย



รูปที่ 2.3 โครงสร้างของชุมสายครอสบาร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นครอสบาร์ออกแบบให้กลไกน้อยลงทำงานได้รวดเร็ว ถูกต้องแม่นยำ ราคาต้นทุนต่ำ และมีโครงสร้างที่แตกต่างออกไปจากเดิม อุปกรณ์ทั้งหมดของชุมสายจะประกอบด้วยรีเลย์ (Relay) และครอสบาร์สวิทช์ (Crossbar-switch) การพัฒนาของชุมสายระบบนี้กระทำขึ้นมาเรื่อย ๆ และทางด้านการสร้างอุปกรณ์อิเล็กทรอนิกส์ใหม่ ๆในระยะแรกสิ่งที่เกิดขึ้นในชุมสาย คือ หลอดวิทยุจะมีการใช้กับส่วนของการควบคุมทำให้มีการทำงานรวดเร็วขึ้นมีความแน่นอนเชื่อถือได้สูง ต่อมามีการพัฒนาเรื่องสารกึ่งตัวนำขึ้นซึ่งมีคุณสมบัติเหมือนกับหลอดแต่มีประสิทธิภาพดีกว่า และยังมีขนาดเล็กกว่า ใช้กำลังไฟน้อย จึงทำให้ระบบชุมสายมีขนาดเล็กลงตาม การดูแลรักษาง่ายขึ้น ในภาคส่วนตัดต่อวงจรพูดก็ยังใช้อุปกรณ์กลไก

2.1.4 ชุมสายระบบ เอสพีซี (Stored Program Control)

การพัฒนาทางเทคโนโลยีเจริญขึ้นจนเป็นอุปกรณ์ วงจรรวม (Integrated circuit) หรือเรียกย่อ ๆ ว่า IC ชุมสายโทรศัพท์นำอุปกรณ์เหล่านี้มาในการควบคุมการทำงานของระบบชุมสายโทรศัพท์มีความทันสมัยขึ้น ประสิทธิภาพสูง และขอบข่ายการทำงานสูง โดยการนำเครื่องคอมพิวเตอร์ (Computer) มาควบคุมชุมสาย ทำให้สามารถทำงานได้รวดเร็วแน่นอน ลำดับขั้นการทำงาน (Program) จะถูกนำมาบันทึกในหน่วยความจำ (Memory) และนำไปประมวลผลการทำงานออกสู่เอาต์พุต

ข้อดีของชุมสายระบบ SPC

1) ประหยัดพื้นที่ในการจัดตั้งชุมสายเนื่องจากส่วนประกอบของชุมสายแบบ SPC ส่วนใหญ่เป็นวงจรรวมทำให้ชุมสายมีขนาดเล็กลงจึงใช้พื้นที่ในการติดตั้งน้อย

2) การทำงานของอุปกรณ์สวิทช์ของชุมสายระบบ SPC เร็วกว่าระบบครอสบาร์มาก เพราะว่าชุมสายระบบ SPC มีความเร็วในการทำงานของสวิทช์เป็นไมโครวินาทีในขณะที่ชุมสายระบบครอสบาร์มีความเร็วในการทำงานของอุปกรณ์สวิทช์เป็นมิลลิวินาที

3) สามารถให้บริการพิเศษต่าง ๆ แก่ผู้ใช้โทรศัพท์ได้มากขึ้น

4) ง่ายในการเพิ่มเติม หรือเปลี่ยนแปลงหน้าที่การทำงานของเครื่องชุมสายโทรศัพท์

5) สามารถทำงานเป็นได้ทั้งชุมสายท้องถิ่น และชุมสายต่อผ่าน

6) มีระบบการควบคุม และวิเคราะห์เหตุเสียได้ดีขึ้น

7) ง่ายในการเปลี่ยนแปลงเลขหมายโทรศัพท์

8) สามารถบันทึกค่าที่ใช้บริการต่าง ๆ ได้อย่างอัตโนมัติจากระบบการคิดเงิน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

9) สามารถเลือกใช้เส้นทาง และจัดเส้นทางติดต่อใหม่

10) สามารถรายงานสถานะของชุมสายให้ทราบได้

11) สามารถบันทึกการจราจรในสาย

12) การควบคุมการทำงาน และการซ่อมบำรุงรวมทั้งการบำรุงรักษาสามารถทำได้จากส่วนกลางส่วนปฏิบัติการ และบำรุงรักษาทำให้การบริหารงานจากการบำรุงรักษากระทำได้อย่างสะดวก และมีประสิทธิภาพ

โครงสร้างของเครื่องชุมสาย SPC โดยทั่วไปจะประกอบด้วยกัน 3 ส่วนดังรูปที่ 2.4 ส่วนสิ่งที่ต้องคำนึงในการติดทั้ง คือ ต้องการอุณหภูมิ และความชื้นตามที่กำหนด (Air condition) ต้องได้มาตรฐาน ผู้ควบคุม ผู้ซ่อมบำรุงต้องมีความรู้ความสามารถเพียงพอ ระบบทางผ่านของคำพูด (Speech Path Subsystem) เป็นส่วนของสวิทช์ซึ่งทำหน้าที่ตัดต่อวงจรพูดระหว่างผู้เช่ากับผู้เช่า หรือการติดต่อผ่านไปยังชุมสายอื่นโดยผ่านวงจรชุมสายต่อผ่าน(Trunk-circuit) หรือวงจรชุมสายเชื่อมต่อ (Junction circuit) อุปกรณ์ที่ใช้ในระบบย่อย (Subsystem) คือ อุปกรณ์ทางไฟฟ้ากลไก



รูปที่ 2.4 โครงสร้างพื้นฐานของชุมสายอิเล็กทรอนิกส์ SPC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน่วยประมวลผลกลาง (Central Proscessor) เป็นส่วนที่ทำหน้าที่ควบคุมการทำงานทั้งหมดของเครื่องชุมสายโดยที่ระบบควบคุมกลาง (Central Proscessor Subsystem) เป็นส่วนที่ทำหน้าที่ควบคุมการทำงานทั้งหมดของเครื่องชุมสายโดยที่หน่วยควบคุมประมวลผลกลางจะอ่านโปรแกรม

ข้อมูลจากหน่วยความจำที่ใช้ควบคุมระบบทางผ่านของคำพูด การเข้า และออกของระบบ (Input/Output subsystem) เป็นส่วนที่มีไว้ให้ผู้ตรวจสอบติดต่อสื่อสารกับชุมสาย หรือต้องการแก้ไขการบันทึกข้อมูลของเครื่องชุมสาย

2.2 หลักการของระบบดิจิตอลสวิทช์ชิ่ง

2.2.1 ชุมสายระบบดิจิตอล

หลักการทั่ว ๆ ไปของชุมสายระบบดิจิตอลประกอบด้วย

-โครงข่ายสวิทช์ (Switching Network)

-อุปกรณ์รับ และส่งสัญญาณ (SignallingEquipment)

-อุปกรณ์ควบคุม (Controlling Equipment)

ในชุมสายแอนะลอกส่วนมากจะเป็นสวิทช์แบบไฟฟ้ากลไลซึ่งจะเป็นระบบครอสบาร์จะประกอบด้วยสวิทช์จำนวนมากเพื่อทำหน้าที่เป็นสวิทช์ชิ่งโครงข่ายในกรณีที่ชุมสายระบบดิจิตอลสัญญาณดิจิตอลที่เป็น 1 หรือ 0 จะถูกส่งผ่านเข้ามาทางวงจรทางด้านเข้า และออกไปทางวงจรทางด้านออกโดยที่สัญญาณดิจิตอลจะถูกสร้างขึ้นมา



รูปที่ 2.5 ส่วนประกอบของชุมสายดิจิตอล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยอาศัยวงจรสารกึ่งตัวนำเป็นวงจรใช้งานต่าง ๆ โดยเฉพาะตัวดิจิตอลสวิทช์ซึ่งส่วนมากจะใช้อุปกรณ์อิเล็กทรอนิกส์เป็นหน่วยความจำสารกึ่งตัวนำ และวงจรเกทส่วนประกอบต่าง ๆ มีสวิทช์เชิงเวลา (Time-Switch) ซึ่งใช้สารกึ่งตัวนำเป็นหน่วยความจำมีส่วนสวิทช์ที่จะประกอบด้วยวงจรเกทซึ่งเรียกว่า สเปซสวิทช์ (Space Switch) ที่นำมาใช้ร่วมกับสวิทช์เชิงเวลาก็เพื่อจะทำหน้าที่ในการส่งข่าวสารต่าง ๆ ขณะที่วงจรเกทเปิดวงจรซึ่งจะทำหน้าที่คล้าย ๆ กันกับสวิทช์ไฟฟ้ากลไกจะส่งข่าวสารก็ต่อเมื่อหน้าสัมผัสทำงาน



รูปที่ 2.6 ส่วนประกอบของชุมสายแอนะลอก



รูปที่ 2.7 การส่งผ่านข้อมูลข่าวสารแบบดิจิตอล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การควบคุมของระบบชุมสายดิจิตอลนั้นใช้วิธีเก็บโปรแกรม (SPC) ซึ่งคล้าย ๆ กันกับชุมสายระบบอิเล็กทรอนิกส์ในระบบ SPC ได้นำเอาคอมพิวเตอร์มาทำหน้าที่ควบคุมการทำงานของสวิทช์ตามโปรแกรมต่าง ๆ ที่เก็บไว้ในหน่วยความจำ ซึ่งการทำงานลักษณะนี้ต้องรู้สภาวะการทำงานเมื่อมีการติดต่อใช้งาน เช่น สภาวะ 0 เป็น Low สภาวะ 1 เป็น High และการที่เรากดหมายเลขสัญญาณแต่ละเลขหมายจะมีค่าที่แตกต่างกัน หรือการที่กดแป้น DTMF ในแต่ละเลขหมายจะมีความถี่ที่แน่นอนทั้งแนวนอน และทางแนวตั้ง



รูปที่ 2.8 ผังการทำงานชุมสายระบบ SPC

2.3 หลักการของ Time Division Multiplexing

สัญญาณเสียง หรือสัญญาณแอนะลอกได้ส่งเข้ามาในคู่สายตามลำดับดังนี้ a,b...n ผ่านวงจรเข้ารหัสจากสัญญาณแอนะลอกเป็นสัญญาณดิจิตอลโดยผ่านวงจรแปลงรหัส หรือที่เรียกว่า CODEC จำนวน 8 บิต คือ A,B...N

โดยนำสัญญาณแอนะลอกมาทำการสุ่มอัตราการสุ่มตัวอย่างความถี่ 8 KHz ด้วยระยะเวลา 125μs ด้วยความเร็วในการส่ง 64 Kbit/s สัญญาณหลังจากทำการสุ่มจะเป็นสัญญาณดิจิตอล และเมื่อได้รับสัญญาณดิจิตอลก็จะส่งไปเก็บเป็นการชั่วคราวที่หน่วยความจำเพื่อจุดประสงค์สำหรับการมัลติเพล็กซ์สัญญาณดิจิตอล A,B...N ของ TDM ด้วยจำนวน n สัญญาณจะถูกอ่านออกจากหน่วยความจำในช่วงเวลา $\frac{125}{n}$ μs แล้วจึงส่งออก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คู่สายที่ทำการส่งสัญญาณมัลติเพล็กซ์เรียกว่า ไฮเวย์ ซึ่งในระบบดิจิตอลจะส่งด้วย Transmission Speed 8.448 Mbit / s

การที่เราจะส่งสัญญาณเสียงเข้ามาทำการเข้ารหัสต้องมีใช้ความถี่ที่กำหนดไว้ให้อยู่ในช่วง 300-3400 Hz โดยที่ CCITT (International telegraph and Telephone Consultative Committee) เป็นผู้กำหนดมาตรฐาน



รูปที่ 2.9 หลักการแปลงรหัสระบบ TDM.



รูปที่ 2.10 การส่งสัญญาณออกทางเดียว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 Time Division Switch(or T-Switch)



รูปที่ 2.11 TDM และวงจรเปรียบเทียบ

เมื่อสัญญาณแอนะลอกถูกเปลี่ยนเป็นสัญญาณดิจิตอลแล้วเราเรียกว่า PCM(PulseCode Modulation) สัญญาณดิจิตอลมีหลาย ๆ สัญญาณมารวมกันในคู่สายเดียวกันเรียกว่า TDM ดังตัวอย่างที่ 2.11 สัญญาณ a,b...c จะถูกนำมารวมกันในคู่สายเดียวกันแล้วต่อเข้าหน่วยความจำบัฟเฟอร์ สัญญาณ a จะมาก่อน (หรือที่เรียกว่าช่องเวลาที่ 1) ก็ถูกเก็บไว้ในตำแหน่งหน่วยความจำที่ 1,สัญญาณ b ก็จะถูกเก็บไว้ในตำแหน่งหน่วยความจำที่ 2 การที่สัญญาณจากหน่วยความจำบัฟเฟอร์จะนำออกมาใช้จะต้องถูกควบคุมจากหน่วยความจำควบคุม ข้อมูลในหน่วยความจำควบคุมกำหนดให้ความจำตำแหน่งที่ 1 เป็นตำแหน่งที่ 2 หน่วยความจำตำแหน่งที่ 3 เป็นตำแหน่งที่ F และหน่วยความจำตำแหน่งที่ F เป็นตำแหน่งที่ 1 ก็มีความหมายว่า สัญญาณ b ออกก่อน สัญญาณ c ออกเป็นสัญญาณที่ 3 และสัญญาณ a ออกเป็นสัญญาณที่ F วิธีการเช่นนี้เรียกว่า Time Division Switch ซึ่งเราเขียนเป็นวงจรเปรียบเทียบจะคล้ายกับวงจรเมตริกซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งไม่อนุญาตให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารนี้ทุกครั้งที่มีการนำไปใช้

ปพ.
ม529 ก 2538

ห้องสมุด
คณะครุศาสตร์อุตสาหกรรม สจล.

หรือครอสบาร์สวิทช์ได้ดังรูปขวามือ สัญญาณที่ 1 ถึง F เข้าทางด้านเข้า และสามารถต่อออกจากเอาต์พุตสัญญาณ 1 ถึง F เหมือนกัน โดยการควบคุมของหน่วยความจำควบคุม ในคู่สายที่ใช้ส่งสัญญาณร่วมกันสำหรับการส่งสัญญาณมัลติเพล็กซ์นั้นเราเรียกว่า ทางด่วนข้อมูล (HW) และสัญญาณดังกล่าวนั้นจะส่งด้วย Speed 8.448 Mbit / s ในระยะเวลาที่อ่านสัญญาณจากหน่วยความจำ คือ $\frac{125}{n}\mu s$ ซึ่งเป็นการอ่านจำนวน n ครั้งนั้น คือ จุดเริ่มต้นของความเร็วในการส่ง



รูปที่ 2.12 การส่งผ่านทางด่วนข้อมูล



รูปที่ 2.13 การอ่านสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

021301

TDMจะมีวิธีทำงานโดยเปลี่ยนตำแหน่งในทิศทางของการอ่านค่าของเวลา $\frac{125}{n}\mu s$ จะขึ้นอยู่กับการอ่านสัญญาณออกจากหน่วยความจำทุก ๆ สัญญาณที่ถูกอ่านออกจากหน่วยความจำด้วยสัญญาณ Read (R Signal) ซึ่งจะผลิตสัญญาณออกจากตัวควบคุมสัญญาณ (Read Controller) ในสายส่งสัญญาณ HW สัญญาณดิจิตอล A,B และ N ที่จะส่งสำหรับ n ช่อง



รูปที่ 2.14 การจัดอันดับของสัญญาณ

จะถูกจัดอันดับทางเวลาที่กำหนดไว้ที่ $t_1, t_2 \ldots t_n$ ตามลำดับในช่วงเวลา 125μs การกำหนดสัญญาณเวลา $t_1, t_2 \ldots t_n$ ถูกกำหนดด้วยระยะเวลาซึ่งสัญญาณอ่านที่ถูกส่งไปยังหน่วยความจำในแต่ละวงจรทางด้านเข้า



รูปที่ 2.15 การจัดอันดับของการสับเปลี่ยนช่วงเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เราสามารถที่จะพิจารณาได้ว่าในวงจรสัญญาณทางด้านเข้าจะขึ้นอยู่กับการจัดอันดับ HW ในทำนองเดียวกันเอาต์พุตแต่ละวงจรจะขึ้นอยู่กับการจัดอันดับของเวลาใน HW เมื่อวงจรทางด้านวงจรทางด้านเข้า และวงจรทางด้านออกตอบสนองซึ่งกันและกันแล้วช่วงเวลาของ t_1 ใน HW จะทำหน้าที่รับผิดชอบทั้งวงจรทางด้านเข้า และวงจรทางด้านออก a และ a′ ช่วงเวลาของ t_2 ใน HW จะทำหน้าที่รับผิดชอบทั้งวงจรทางด้านเข้า และทางด้านออกของ b และ b′ จนกระทั่งถึงตำแหน่งที่ t_n ก็จะทำหน้าที่รับผิดชอบวงจรทางด้านเข้า และทางด้านออกของ n และ n′ แต่ละช่วงเวลา $t_1, t_2 \ldots t_n$



รูปที่ 2.16 หลักการจัดช่องเวลา



รูปที่ 2.17 การสับเปลี่ยนช่วงเวลาใน 1 เฟรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการใช้งานในไฮเวย์ต่อ 1 ช่องนี้เรียกว่า ช่องเวลาในกรณีของ n มัลติเพล็กซ์ ดังนั้น 1 ช่องเวลาจะใช้เวลา $=\frac{125}{n}\mu s$ กลุ่มของสัญญาณทั้งหมด t_1 ,t_2 ...t_n ในแต่ละกลุ่มที่ใช้เวลา 125μs เรียกว่า 1 เฟรม สัญญาณมัลติเพล็กซ์แบบดิจิตอลที่ใช้ใน HW ได้ถูกนำมาใช้ในวงจรของสวิทช์เชิงเวลาจะประกอบด้วยหน่วยความจำแบบสารกึ่งตัวนำซึ่งทำหน้าที่เป็นหน่วยความจำและการสับเปลี่ยนช่วงเวลาของวงจรดิจิตอลไม่ว่าจะเป็นสัญญาณที่เข้ามา และสัญญาณที่ออกไปของระบบดิจิตอลสวิทช์จะขึ้นอยู่กับการสับเปลี่ยนเวลาของวงจรดิจิตอลในแต่ละ HW



รูปที่ 2.18 การจัดช่วงเวลาของวงจรดิจิตอล



รูปที่ 2.19 การสับเปลี่ยนช่วงเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กระบวนการของวงจรสวิทช์ในระบบดิจิตอลจะเกิดจากการสับเปลี่ยนระหว่างวงจรสัญญาณที่เข้ามาและสัญญาณที่ออกไปด้วยการสวิทช์เชิงเวลา หรือที่เรียกว่า ไทม์สวิทช์ เป็นการตัดต่อสวิทช์ที่มีความรวดเร็วมากมีค่ากับ 125 μs:1 เฟรม



รูปที่ 2.20 การเปลี่ยนระหว่างช่องเวลา

การสับเปลี่ยนกันของช่วงเวลาถูกกระทำจากช่องเวลาหนึ่งไปยังช่องเวลาหนึ่งด้วยวงจรของ TDM ซึ่งการสลับเปลี่ยนช่วงเวลาของสัญญาณดิจิตอลเราเรียกว่า การเปลี่ยนระหว่างช่องเวลา (Time slot interchange)



รูปที่ 2.21 การสับเปลี่ยนกันระหว่างช่องเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสับระหว่างช่องเวลาจะกระทำโดยการเก็บสัญญาณที่ใน HW ในหน่วยความจำของสวิทช์เชิงเวลา (Writing) และสัญญาณที่ถูกเก็บไว้ดังกล่าวจะถูกอ่านออกมาตามลำดับที่แตกต่างออกไปจากลำดับของการอ่าน



รูปที่ 2.22 การส่งผ่านของการเปลี่ยนระหว่างช่องเวลา



รูปที่ 2.23 สัญญาณที่ผ่านช่องเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการพิจารณาตามรูปที่ 2.22 แสดงการสับเปลี่ยนระหว่างช่องเวลาจากรูปจะเห็นการสับเปลี่ยนสวิทช์เวลาจะอยู่ตรงกลางทางด้านเข้าของ HW จะอยู่ด้านซ้าย และทางด้านออก HW จะอยู่ด้านขวามือ สัญญาณ TDM ที่ผ่านจากการแปลงรหัสจะป้อนเข้าทางด้านของ HW หลังจากนั้นจะมีช่องเวลาถูกสับเปลี่ยนแล้วก็จะถูกส่งออกทางด้านทางออกของ HW ถ้าเราสมมุติสัญญาณทั้งหมดเป็นจำนวน n ช่องต่อ 1 เฟรม (125μs) ซึ่งจะส่งเข้ามาทางด้านเข้าของ HW เป็นสัญญาณ TDM ให้สังเกตว่าจำนวน n ช่องเวลามาถึงสวิทช์เชิงเวลา T_1,T2...Tn ตามลำดับ

ความเร็วที่ทำการผ่านการจัดช่องทางเวลานั้นหากมีการคำนวนผิดพลาด จะทำให้เสียงเกิดการเพี้ยนไปหรือที่เรียกว่า เสียงบี้จะคุยกันไม่รู้เรื่อง



รูปที่ 2.24 การตอบสนองกันระหว่างวงจรทางด้านเข้ากับวงจรทางด้านออก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.25 ส่วนประกอบของสัญญาณดิจิตอล 8 บิท



รูปที่ 2.26 การส่งผ่านสวิทช์เชิงเวลา

วงจรของสัญญาณที่ถูกส่งเข้ามาทางด้านเข้าจะต้องตอบสนองกับวงจรของสัญญาณทางด้านออกเพราะฉะนั้นช่องเวลา T_1 จะรับผิดชอบกับวงจรทางด้านเข้า a และทางด้านออก a′ ในทำนองเดียวกันช่องเวลา T_2 จะรับผิดชอบกับวงจรทางด้านเข้า b และวงจรทางด้านออก b′ และช่องเวลา T_n จะรับผิดชอบวงจรทางด้าน n และวงจรทางด้านออก n′ สมมุติว่าช่องเวลา T_1,T2...Tn ทางด้านเข้าของ HW มีสัญญาณของข้อมูลข่าวสาร A,B และ N ซึ่งปกติจะเป็นรหัสดิจิตอล 8 บิทผ่าน PCM ของสัญญาณเสียง ถ้าต่อวงจรทางด้านเข้า a ไปยังทางด้านออก b′ วงจรทางด้านเข้า b ต่อไปยังทางด้านออก a′ วงจรทางด้านเข้า c ต่อไปยังวงจรทางด้านออก n′ และวงจรทางด้านเข้า n ต่อไปยังทางด้านออก c′ ควรพิจารณาถึงการสับเปลี่ยนระหว่างช่องเวลาภายในตัวสวิทช์เชิงเวลา เมื่อสัญญาณ A ถูกสับเปลี่ยนไปยังวงจรทางด้านออก b′ สัญญาณ B ไปยังวงจรทางด้านออก a′ สัญญาณ C ต่อไปยังวงจรทางด้านออก n′ และสัญญาณ N จะถูกต่อไปยังวงจรทางด้านออก c′

ข้อแรกในช่องเวลา T_1 สัญญาณ A ได้ถูกบันทึกไว้ที่ตำแหน่ง #1 ในสวิทช์เชิงเวลาในเวลาเดียวกันกับสัญญาณ B ได้ถูกเก็บไว้ที่ตำแหน่ง #2 ได้ถูกอ่านออกมาได้สัญญาณ B′ ลำดับขั้นตอนการทำงานของสัญญาณการเขียนภายในสวิทช์เชิงเวลานี้ เราเรียกว่า คาบเวลาการเขียน และลำดับขั้นการทำงานสำหรับสัญญาณการอ่านเรียกว่า คาบเวลาการอ่านเมื่อถึงเวลาของช่องเวลา T_3 มาถึงสัญญาณ C จะถูกบันทึกไว้ที่ตำแหน่งที่ #3 ในสวิทช์เชิงเวลาที่ช่วงเวลาเดียวกันนั้นสัญญาณ N′ ที่ได้เก็บไว้ที่ตำแหน่ง #n ในแฟรมจะถูกอ่านออกด้วยวิธีการเช่นนี้การบันทึกของสัญญาณด้าน HW และการอ่านของสัญญาณที่เก็บไว้ในสวิทช์เชิงเวลา และกระทำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เช่นนี้สลับกันไปจนกระทั่งถึงที่สุด ลำดับที่ n ของช่องเวลา Tn ของแต่ละเฟรมดังรูปที่ 2.31 ภายหลังการจากการอ่าน และการเขียนของสัญญาณทั้งหมดจนกระทั่งถึงลำดับที่ n ของช่องเวลา T_n สมบูรณ์แบบแล้วช่องเวลา T_1 ก็จะขึ้นมารอบใหม่อีก และการเขียนของสัญญาณใหม่ A″ และการอ่านของสัญญาณ B ที่เก็บไว้ในเฟรมก่อนนั้นก็จะดำเนินต่อไป



รูปที่ 2.27 การใช้งานของช่องเวลา



รูปที่ 2.28 การใช้งานของช่องเวลาในสวิทช์เชิงเวลา

โดยวิธีการดังกล่าวนี้การสลับสับเปลี่ยนของช่องเวลาซึ่งจะกระทำผ่านสวิทช์เชิงเวลา สัญญาณ B′,A,N′...และ C ได้จัดลำดับในเวลานี้ที่ตำแหน่งของช่องเวลา T_1 ,T_2 ,T_3 ...และ T_n

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งไม่อนุญาตให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารนี้ทุกครั้งที่มีการนำไปใช้

ทางด้านออกของ HW สัญญาณ B′,A,N′...และ C ทางด้านออกของ HW จะถูกดีมัลติเพล็กซ์ลงในเฉพาะช่องเวลาสำหรับการส่งออกของแต่ละวงจรจากเหตุผลดังกล่าวของสัญญาณ B′ ที่เห็นในวงจรทางด้านออก a′,สัญญาณ A ในวงจรทางด้านออก b′ สัญญาณ N′ ในวงจรด้านออก c′และสัญญาณ C ในวงจรทางด้านออก n′ ดังรูปที่ 2.35



รูปที่ 2.29 คาบเวลาการอ่าน และคาบเวลาการเขียน



รูปที่ 2.30 การเปลี่ยนของสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.31 การอ่านออกในสวิทช์เชิงเวลา



รูปที่ 2.32 วิธีการอ่าน และการเขียนสวิทช์เชิงเวลา

โดยหลักการทั่ว ๆ ไป ถ้าเราจะเปรียบเทียบวงจรของสวิทช์ทางเวลาก็คงจะแสดงให้เห็นถึงจำนวน n x n ของสเปซสวิทช์ในเรื่องของสวิทช์ทางเวลาซึ่งได้ทำการศึกษาค้นคว้ากันมามากพอสมควรดังจะเห็นได้ดังรูป 2.36 จุดตัดของวงจรทางด้านเข้า a จะถูกต่อออกไปยังทางด้านออก b' จุดตัดของวงจรด้านเข้า b จะถูกต่อไปยังทางด้านออก a' จุดตัดของวงจรด้านเข้า c' จะถูกต่อออกไปยังทางด้านออก n' และจุดตัดของวงจรทางด้าน n จะถูกต่อออก c' ซึ่งจะปิดทั้งหมด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.33 วงจรการอ่าน และเขียนของเฟรมถัดไป



รูปที่ 2.34 วงจรการจัดลำดับของสัญญาณ และช่องเวลา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.35 การส่งหลังการมัลติเพล็กซ์



รูปที่ 2.36 การเปรียบเทียบระหว่างสวิทช์ทางเวลา และสปีซสวิทช์

2.5 การควบคุมการเปลี่ยนแปลงระหว่างช่องเวลา

การที่จะทำให้การเปลี่ยนแปลงระหว่างช่องเวลาประสบความสำเร็จใช้งานได้โดยถูกต้องและสมบูรณ์นั้นเรามีความจำเป็นที่จะต้องควบคุมการอ่าน หรือการเขียนจากตัวสวิทช์ทางเวลาที่ใช้ทุก ๆ ช่องเวลานั้นก็ คือ $T_1, T_2, \ldots T_n$ สำหรับจุดประสงค์ดังกล่าวมีวิธีการอยู่ 2 วิธีที่ใช้สำหรับการควบคุมนั่นก็ คือ ควบคุมแบบลำดับ (Sequential control) และการควบคุมแบบสุ่ม (Random control)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งไม่อนุญาตให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.37 การควบคุมในการใช้แบบตามลำดับที่แน่นอน

การควบคุมแบบตามลำดับเป็นวิธีที่จะทำการควบคุมในหน่วยความจำตำแหน่งภายในตัวสวิทช์ทางเวลาซึ่งถูกกำหนดไว้ในการอ่าน หรือการเขียนจากตัวสวิทช์ทางเวลาในวิธีใช้การควบคุมตามลำดับนี้การนับช่องเวลาได้ถูกนำมาใช้เพื่อที่จะหาตำแหน่งที่แน่นอนของตำแหน่งหน่วยความจำ วิธีการก็ คือ การบวก 1 ที่ตำแหน่งทุกครั้งที่เปลี่ยนช่องเวลา

ควบคุมการสุ่มเป็นอีกวิธีหนึ่งของการควบคุมซึ่งตำแหน่งในสวิทช์ทางเวลาไม่ได้ขึ้นอยู่กับลำดับของช่องเวลา T_1-T_n แต่ได้มีการกำหนดไว้ล่วงหน้าในสวิทช์ทางเวลาไม่ว่าจะเป็นการอ่าน หรือการเขียนข้อมูล



รูปที่ 2.38 วิธีการควบคุมการสุ่ม



รูปที่ 2.39 การควบคุมชุดคำสั่งที่เก็บไว้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การใช้การสุ่มในการควบคุมชุดคำสั่งได้ถูกนำมาใช้เพื่อให้ได้ตำแหน่งหน่วยความจำที่แน่นอนซึ่งความจะสัมพันธ์ระหว่างตำแหน่งหน่วยความจำในสวิทช์ทางเวลา และช่องเวลาได้ถูกทำไว้ล่วงหน้าแล้วในหน่วยความจำ โดยการการควบคุมจากชุดไมโครคอนโทรลเลอร์ซึ่งการทำงานของโปรแกรมผู้ออกแบบจะต้องทราบสภาวะที่แน่นอน



รูปที่ 2.40 การควบคุมตามลำดับ และควบคุมการสุ่ม

ตามที่เราได้ศึกษาถึงหลักการเบื้องต้นของการเปลี่ยนแปลงระหว่างช่องเวลาซึ่งเป็นตัวอย่างที่ได้นำมาใช้งาน คือ การเขียนในสวิทช์ทางเวลาได้ถูกจัดลำดับไว้ก่อนแล้วสำหรับตำแหน่ง #1~#n ดังนั้นแบบลำดับจึงได้ถูกนำมาใช้งานในอีกกรณีหนึ่งก็ คือ เมื่อเราต้องการอ่านสัญญาณออกจากสวิทช์ทางเวลาโดยที่ตำแหน่งซึ่งได้ถูกกำหนดไว้ล่วงหน้า และควบคุมการสุ่มจึงได้ถูกนำมาใช้งานอีกเช่นกัน

วิธีการสับเปลี่ยนระหว่างการเปลี่ยนแปลงระหว่างช่องเวลาซึ่งเป็นการบันทึกข้อมูลลงในหน่วยความจำด้วยการกระทำของการควบคุมตามลำดับ และการอ่านข้อมูลจากหน่วยความจำก็ด้วยการกระทำของควบคุมการสุ่มนี้เรียกว่า Sequential write / Random read control

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.41 การเขียนลำดับการควบคุม และควบคุมการอ่านการสุ่ม

อีกกรณีหนึ่งของวิธีการของการเปลี่ยนแปลงระหว่างช่องเวลาควบคุมก็ คือ การบันทึกข้อมูลในหน่วยความจำกระทำโดยวิธีการควบคุมการสุ่ม และการอ่านออกจากหน่วยความจำกระทำด้วยวิธีควบคุมตามลำดับซึ่งเรียกว่า Random write /Sequential read control

ให้เราพิจารณาดูว่าการทำงานของการนับช่องเวลา และควบคุมชุดคำสั่งในกรณีของการเขียนแบบลำดับ และการอ่านของการสุ่ม



รูปที่ 2.42 วิธีการใช้การเขียนการสุ่ม และควบคุมการอ่านตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.43 การใช้งานของการนับสวิทช์ทางเวลา และควบคุมชุดคำสั่ง

การนับช่องเวลาได้ถูกกำหนดให้ทำงานทางด้านเข้าของ HW เพื่อใช้สำหรับบันทึกสัญญาณข้อมูลลงในสวิทช์ทางเวลา และควบคุมชุดคำสั่งใช้สำหรับอ่านสัญญาณข้อมูลออกจากสวิทช์ทางเวลา ในการจัดลำดับการบันทึกสัญญาณลงในสวิทช์ทางเวลาข้อความที่แสดงอยู่ในการนับช่องเวลาได้ถูกจัดไว้ในอันดับเหมือนกันกับของช่องเวลา และตำแหน่งในหน่วยความจำเราก็ล่าวได้ว่า เมื่อข้อความของการนับช่องเวลา คือ 1 สัญญาณ A ในช่องเวลา T_1 ได้ถูกบันทึกไว้ในหน่วยความจำที่ตำแหน่ง #1 หลังจากนี้ 1 จะถูกบวกเข้าไปในการนับช่องเวลาตามลำดับ และข้อความภายหลังจากจำนวน n แล้วจะกลับมาเป็น 1 อีกครั้งหนึ่ง



รูปที่ 2.44 การทำงานของการนับช่องเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ให้เราพิจารณาถึงการทำงานของควบคุมชุดคำสั่งอีกครั้งหนึ่งในควบคุมชุดคำสั่งจะบรรจุบนตำแหน่งหน่วยความจำไว้มากมายซึ่งจะต้องอ่านออกอย่างต่อเนื่องร่วมกันของแต่ละช่องเวลาเพื่อยืนยันถึงการติดต่อสื่อสารกันในควบคุมชุดคำสั่งจากรูปที่ 2.45 จะเห็นการติดต่อกันใน 2,1,n...และ 3 อยู่ในการควบคุมชุดคำสั่งซึ่งแทนตำแหน่งหน่วยความจำในการติดต่อ. สวิทช์ทางเวลานี้จะถูกป้อนให้สำหรับทุก ๆ ครั้งของการใช้โทรศัพท์เรียก



รูปที่ 2.45 การทำงานของการควบคุมชุดคำสั่ง



รูปที่ 2.46 ความสัมพันธ์ระหว่างการนับช่องเวลากับควบคุมชุดคำสั่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เวลาสำหรับการอ่านข้อมูลที่เก็บไว้ในชุดคำสั่งก็ คือ ตำแหน่งหน่วยความจำในการติดต่อสวิทช์ทางเวลาจากการนับช่องเวลาที่กำหนดไว้ทางด้านทางเข้า HW ได้ถูกนำมาใช้เมื่อข้อความของการนับช่องเวลาเป็น 1 ค่าของ 2 ที่เก็บไว้ที่ตำแหน่งจะขึ้นอยู่กับ T_1 ในควบคุมชุดคำสั่งจะถูกอ่านออกมาก่อน และเมื่อเราอาจจะพอทราบได้จากค่าของ 2 นั้นจะถูกอ่านออกมาจากตำแหน่งต่อไปจากสวิทช์ทางเวลาก็ คือ 2 นั่นเอง

ดังนั้นสัญญาณ B ที่เก็บไว้ที่ตำแหน่ง #2 จะถูกอ่านออกมาที่ช่องเวลา T_1 และส่งผ่านออกมาทางด้านออกของ HW เพื่อควบคุมชุดคำสั่งทำการอ่านซ้ำการควบคุมจากชุดคำสั่งสวิทช์ทางเวลานั้นอาจจะพูดได้ชัดเจนก็เหมือนกับการหมุนของวัตถุรูปทรงกลมดังแสดงในรูปที่ 2.46



รูปที่ 2.47 การเปรียบเทียบของการควบคุมชุดคำสั่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การออกแบบ การสร้าง และการทำงาน

3.1 หลักการออกแบบ

การออกแบบคู่สายโทรศัพท์ระบบดิจิตอลนี้การทำงานของเครื่องสามารถส่งข้อมูลไปดังผู้ที่ต้องการเรียกโดยการผ่านสัญญาณเสียงจากโทรศัพท์เครื่องต้นทางไปยังโทรศัพท์เครื่องปลายทางได้ตามความต้องการ โดยการควบคุมด้วยไมโครคอนโทรลเลอร์จะทำการสลับสัญญาณไปยังคู่สายที่ต้องการ การทำงานของโทรศัพท์เครื่องนี้มีลักษณะ คือ เมื่อสัญญาณเสียงผ่านวงจรเชื่อมต่อโทรศัพท์เป็นสัญญาณรูปซายน์ และทำการผ่านการเข้ารหัส PCM เอาต์พุตที่ออกมาจะเป็นสัญญาณดิจิตอลผ่านการจัดช่องเวลาด้วยวงจรรวม TP 3155J สัญญาณก็จะถูกส่งไปยังไมโครคอนโทรลเลอร์ทำการตัดต่อข้อมูลตามที่สัญญาณส่งมาแล้วทำการเข้าการแปลงรหัส DTMF แล้วส่งไปยังภาคถอดรหัสแปลงเป็นสัญญาณความถี่สั่งงานไปให้กับภาคถอดรหัสทางด้านรับแปลงเป็นสัญญาณเสียงต่อไป

ระบบนี้จะมีการจัดช่องทางเวลาของสัญญาณเป็นแบบดิจิตอลซึ่งมีความแตกต่างกับสวิทช์ชิ่งแบบแอนะลอกที่ใช้แมกตริกซ์สวิทช์เป็นตัวควบคุม มีแผนผังการทำงานดังรูปที่ 3.1

ในที่นี้เครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอลเปรียบดังชุมสายที่มีขนาดเล็กที่สามารถใช้งานในสำนักงานที่ต้องการมีการติดต่อกันภายในโดยไม่มีการใช้คู่สายจากชุมสายองค์การโทรศัพท์ ในระบบใช้งานนี้สามารถแบ่งได้ 5 ระบบ คือ วงจรเชื่อมต่อโทรศัพท์ (SLIC) วงจรเข้า และถอดรหัส (CODEC) วงจรจัดช่องทางเวลา (Time Slot) วงจรถอดรหัส DTMF และไมโครคอนโทรลเลอร์ 8031 และวงจรผลิตความถี่ วงจรที่กล่าวขั้นสามารถจัดเป็นภาคการทำงานได้ดังนี้

1 ระบบการส่งข้อมูล

2 ระบบแปลงรหัสข้อมูล

3 ระบบจัดช่องทางเวลา

4 ระบบผลิตความถี่

5 ระบบภาคจ่ายกำลังไฟฟ้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.1 ผังการทำงานของเครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอล

3.2 หลักการทำงานของวงจรในระบบการส่งข้อมูล

3.2.1 วงจรเชื่อมต่อโทรศัพท์ (SUBSCRIBER LOOP INTERFCE CIRCUIT)



รูปที่ 3.2 วงจรเชื่อมต่อโทรศัพท์

หน้าที่ของชุมสายนอกจากทำหน้าที่ตัดต่อวงจรโทรศัพท์ตามความต้องการผู้ใช้แล้วยังสามารถสร้างสัญญาณต่าง ๆ และยังเป็นตัวจ่ายกระแสไฟฟ้าให้แก่คู่โทรศัพท์ของผู้เช่า และยังมีหน้าที่ต่อไปนี้ คือ

BORSHT

B : Battery เป็นวงจรจ่ายไฟฟ้า DC

O : Overvoitage เป็นตัวป้องกันแรงดันเกิน

S : Supervision ตัวตรวจสอดูแลสถานะทั่วไป เช่น การยกหูโทรศัพท์ การสร้างพัลส์โดยการหมุนเลขหมาย

H : Hybrid การแปลงผันค่าผลต่างของ 2-wire กับ 4-wire และการกดสัญญาณตามความยาวของอินพุต 2-wire

R : Ring กำเนิดสัญญาณกระดิ่ง

T : Testing การทดสอบวงจรคู่สายโทรศัพท์ผู้เช่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบเราได้ใช้วงจรรวม เบอร์ MC 3419-1L ซึ่งมีคุณสมบัติทำหน้าเป็นวงจรเชื่อมต่อโทรศัพท์ได้โดยใช้อุปกรณ์ต่อร่วมเพียงเล็กน้อย

จากรูปที่ 3.2 แสดงการใช้งานเมื่อต้องการต่อร่วมกับเครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอล มีคุณสมบัติ คือมีความคล่องตัวในการตรวจสอบสถานะของกระแสเอาต์พุตของสัญญาณ Tip,Ring ด้วยฟังก์ชั่นต่าง ๆ ปล่อยสัญญาณกระดิ่ง เอาต์พุตสภาวะการยกหูโทรศัพท์เป็นดิจิตอล อินพุตมีกำลังต่ำ และมีการป้องกันแรงดันไฟเกิน

3.3 หลักการของระบบแปลงรหัสข้อมูล

3.3.1 วงจรเข้า และถอดรหัส

การออกแบบวงจรเข้า และถอดรหัสนี้ใช้วงจรรวมเบอร์ MC 145557 เป็นวงจรรวมกรองความถี่เข้ารหัสแบบพัลส์โค๊ดมอดูเลชั่น (PCM) โดยสามารถสร้างสัญญาณเสียงเป็นแบบดิจิตอลที่มีคุณภาพ และมีย่านความถี่ที่เหมาะสมกับระบบ PCM ออกแบบมาให้ใช้กับงานได้ทั้งแบบซิงโคนัส และอะซิงโคนัสโดยมีแรงดันที่อ้างอิงแน่นอนภายในตัว นอกจากนี้ยังมีวงจรป้อนกลับแบบแอนะลอก วงจรขยายแบบ พุช พูล และมีการปรับแต่งการขยายในส่วนแรกจะทำการขยายสัญญาณที่จะเป็นอินพุทของส่วนที่ทำหน้าที่ เข้ารหัสในส่วนนี้จะมีวงจรกรองความถี่ต่ำ โดยวงจร R-C แอคทีฟฟิลเตอร์ซึ่งจะกำจัดสัญญาณรบกวนจากการมอดูเลทออกไป จากนั้นจะเข้าสู่วงจรแบนด์พาสฟิลเตอร์โดยใช้คาปาซิสเตอร์

จากวงจร R-C แอคทีฟฟิลเตอร์ สัญญาณแอนะลอกซึ่งอยู่ในรูปของสัญญาณซายน์กลายเป็นสัญญาณที่มีเพียงระดับสัญญาณเดียว (บวกหรือลบอย่างเดียว) ซึ่งเป็นการลดระดับของสัญญาณรบกวน หลังจากส่วนของการแปลงสัญญาณให้เป็นแบบสัญญาณขยายความแตกต่าง จะใช้คาปาซิเตอร์ซึ่งทำหน้าที่กรองความถี่สัญญาณแอนลอกในช่วงความถี่ 300-3400 Hz ก่อนที่สัญญาณนี้จะถูกเปลี่ยนให้เป็นสัญญาณดิจิตอลโดยวงจรแปลงสัญญาณแอนะลอกเป็นสัญญาณดิจิตอล

ในส่วนของวงจรถอดรหัสจะรับข้อมูลที่เป็นสัญญาณ PCM และทำการขยายสัญญาณออกโดยใช้วงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณแอนะลอก เอาต์พุตที่ได้จากวงจรนี้จะอยู่ในช่วงความถี่ไม่เกิน 3400 Hz มีการชดเชยความถี่โดยการใช้คาปาซิสเตอร์กรองความถี่จากนั้นสัญญาณนี้จะถูกกรองความถี่อีกครั้งโดยวงจร R-C แอคทีฟฟิลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3 วงจรเข้า และถอดรหัส

ขา 1 ต่อเข้ากับแรงดันไฟลบ 5 volt

ขา 2 เป็นขากราวด์

ขา 3 เป็นขาเอาท์พุทซึ่งเป็นสัญญาณซายน์

ขา 4 ต่อเข้ากับแรงดันไฟบวก 5 volt

ขา 5,12 เป็นขารับสัญญาณออสซิสเลเตอร์ความถี่ 3 KHz

ขา 6 เป็นขาอินพุทของสัญญาณพัลส์!(PCM)

ขา 7,8,9,10 เป็นขารับสัญญาณออสซิลเลเตอร์ความถี่ 2.043 MHz

ขา 11 เป็นขาเอาท์พุทของสัญญาณ (PCM)

ขา 14,15 เป็นขาเอาต์พุตสัญญาณซายน์โดยมีคาปาเตอร์ 1 μF เป็นตัวกรองความถี่ และตัวต้านทาน 49 KΩ ทำหน้าที่แบ่งสัญญาณ

3.3.2 วงจรถอดรหัส DTMF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรนี้ทำหน้าที่ถอดรหัสได้ใช้วงจรรวมถอดรหัส เบอร์ MT 8880 ซึ่งจะถอดรหัสสัญญาณจากการกดปุ่มหน้าปัดมโทรศัพท์เพื่อแปลงรหัสไบนารี่ 4 บิต

การออกแบบดังรูปที่ 3.4 โดยนำวงจรรวม เบอร์ MT 8880 มาใช้ถอดรหัสของสัญญาณ DTMF ซึ่งเลือกใช้ค่าตามพารามิเตอร์ต่าง ๆ จะเลือกใช้ตามคู่มือการใช้งาน

การทำงานของวงจร คือ ถอดรหัสสัญญาณจากปุ่มของโทรศัพท์โดยมีขา Chip Selec เป็นตัวเลือกการใช้งาน และขา Enable จะเป็นตัวบอก CPU ให้ CPU ทราบว่าต้องการให้เอาต์พุตเป็นเช่นนี้จริง ๆ โดยที่ข้อมูลเอาต์พุตจะเป็นรหัส 4 บิตต่อเข้าที่เขา Data ของ CPU อินพุต ของ DTMF รับมาจากภาคถอดรหัสสัญญาณ MC 145557



รูปที่ 3.4 วงจรถอดรหัส DTMF

3.4 หลักการทำงานของระบบการจัดช่องเวลา

3.4.1 วงจรการจัดช่องเวลา

วงจรการจัดช่องทางเวลา หรือที่เรียกว่า Time slot สำหรับในเครื่องสลับคู่สายโทรศัพท์ใช้วงจรรวม TP 3155J ออกแบบมาเพื่อผลิตสัญญาณพัลส์ที่ใช้ในการส่ง และรับโดยสามารถใช้รวมกับวงจรรวมเข้า และถอดรหัสได้หลายแบบในการใช้งานจริงจะทำงานรวมกับไมโครคอนโทรลเลอร์โดยสัญญาณควบคุมขนาด 8 บิท เป็นตัวควบคุม

ในการใช้งาน ขา 1-4 และขา 16-19 เป็นขาเอาท์พุทที่ใช้ส่งสัญญาณพัลส์ให้กับวงจรรวมเข้า และถอดรหัส ขา 9 ต่อกับแรงดันไฟ 5 volt เพื่อให้การทำงานอยู่โหมด 1 ขา 11 ต่อกับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ออสซิลเลเตอร์ความถี่ 2.048 Mhz ขา 12,13 ต่อกับออสซิลเลเตอร์ความถี่ 8 Khz ขา 6,8,13,14,15 ต่อกับไมโครคอนโทรลเลอร์เพื่อใช้ในการควบคุม



รูปที่ 3.5 ลักษณะการต่อใช้งานวงจรรวม TP 3155J

ตารางที่ 3.1 โหมดของการควบคุม

X	R	T5	T4	T3	T2	T1	T0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 3.2 การควบคุมสภาวะการทำงาน

X	R	การทำงาน
0	0	การผลิตทั้งสัญญาณพัลส์ส่งและรับ
0	1	การผลิตทั้งสัญญาณพัลส์ส่งเพียงอย่างเดียว
1	0	การผลิตทั้งสัญญาณพัลส์รับเพียงอย่างเดียว
1	1	ไม่ทำงาน

ตารางที่ 3.3 ข้อมูลสำหรับการควบคุมช่องเวลา

T5	T4	T3	T2	T1	T0	ช่องเวลาที่
0	0	0	0	0	0	0
0	0	0	0	0	1	1
0	0	0	0	1	0	2
0	1	1	1	1	0	30
0	1	1	1	1	1	31
1	x	x	x	x	x	ไม่ทำงาน

3.5 หลักการทำงานของระบบการผลิตความถี่

3.5.2 วงจรผลิตความถี่

วงจรผลิตความถี่นับว่ามีความสำคัญอย่างยิ่งเนื่องจากในการสื่อสารระบบดิจิตอลจะต้องมีคาบเวลาที่คงที่ และแน่นอนเพื่อให้การทำงานของทุกส่วนมีความสอดคล้องกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.6 วงจรผลิตความถี่

จากรูปที่ 3.6 จะใช้คริสตอล 4.096 MHz และวงจรรวม 74HC04 เพื่อออสซิ สเลตให้เกิดความถี่ตามค่าของคริสตอลจากนั้นส่งความถี่เข้าสู่วงจรนับโดยใช้วงจรรวม 74HC393 เพื่อแบ่งความถี่ลงให้เหลือตามต้องการ คือ ความถี่ 2.04 MHz ความถี่หลักในการทำงาน และความถี่ 8 KHz ซึ่งเป็นความถี่ที่ใช้ในการส่ง และรับข้อมูลความถี่ 300 KHz จะถูกส่งให้กับภาคถอดรหัสสัญญาณ DTMF

3.5.2 วงจรกำเนิดสัญญาณกระดิ่ง

วงจรสัญญาณกำเนิดสัญญาณกระดิ่งเพื่อให้คู่สายปลายทาง หรือคู่สายผู้ที่ถูกเรียกทราบว่าขณะนี้มีคู่สายต้องการสนทนาจึงส่งสัญญาณที่รับรู้ได้ง่ายและชัดเจน

สัญญาณกระดิ่งใช้ไฟฟ้ากระแสสลับแรงดัน 90โวลต์,ความถี่ 50 Hz ป้อนให้แก่คู่สายโทรศัพท์โดยผ่านรีเลย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.7 วงจรผลิตสัญญาณกระดิ่ง

การทำงานของวงจรจากรูปที่ 3.7 เมื่อคู่สายปลายทางถูกเรียกเข้ามา CPU จะเป็นตัวรับรู้โดยการถอดรหัสของ DTMF จากนั้น CPU ก็จะสั่งให้รีเลย์ทำงานโดยผ่านพอร์ต 8255 รีเลย์ก็จะต่อไฟฟ้ากระแสสลับ 90 โวลต์ เข้ากับคู่สายปลายทางที่ถูกเรียก กระดิ่งก็จะดังขึ้นเป็นจังหวะ โดยการควบคุมของ CPU และสัญญาณกระดิ่งนี้จะหยุดดังเมื่อคู่สายปลายทางที่ถูกเรียกยกหูโทรศัพท์ขึ้น

3.6 วงจรแหล่งจ่ายกำลังไฟฟ้า

เนื่องจากการใช้งานในเครื่องสลับคู่สายโทรศัพท์ มีการทำงานแบบต่อเนื่อง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.8 วงจรแหล่งจ่ายกำลังไฟฟ้า

ดังนั้นในเรื่องความคงที่ของแรงดันและกระแสจึงเป็นสิ่งสำคัญมาก การออกแบบจึงเลือกใช้วงจรรวมเบอร์ 7805 และ 7905 ในการจ่ายกำลังไฟฟ้าระดับแรงดัน +5,-5 โดยสามารถจ่ายกระแสได้สูงถึง 1 แอมป์ซึ่งนับว่าเพียงพอกับความใช้งานในส่วนของแรงดันไฟ-48 โวลท์ได้เลือกใช้ไฟกระแสสลับ 35 volt ผ่านวงจรบริจด์ได้แรงดันไฟลบขนาดประมาณลบ 40 volt กระแสประมาณ 2 Amp จ่ายให้กับวงจรควบคุมการเชื่อมต่อโทรศัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลอง และผลการทดลอง

เครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอลที่ทำการออกแบบมาในบทที่ 3 จะแบ่งลักษณะการทำงานเป็นส่วน ๆ ดังนั้นการทดลองในบทนี้จึงทำผลการทดลองเป็นส่วนดังนี้

4.1 วงจรเชื่อมต่อโทรศัพท์

4.1.1 การทดลอง

1. ประกอบวงจรตามรูปที่ 4.1 ลงในแผงทดลองวงจร
2. ต่อคู่สายโทรศัพท์เข้าที่ขา Tip กับ Ring ตามวงจร
3. ตรวจสอบความเรียบร้อยของจุดต่ออุปกรณ์ต่าง ๆ ว่าถูกต้องหรือไม่
4. ใช้ ดีซีโวลต์มิเตอร์วัดแรงดันที่คู่สายโทรศัพท์ในขณะที่ไม่มีการยกหู



รูปที่ 4.1 วงจรเชื่อมต่อโทรศัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. ใช้ ดีซีโวลต์มิเตอร์วัดแรงดันที่คู่สายโทรศัพท์ในขณะที่มีการยกหู

6. ขาสัญญาณ Txo จะต้องเป็นสัญญาณ DTMF เมื่อกดหมายเลข 1 หรือหมายเลขใดบนหน้าปัดม์โทรศัพท์จึงต้องมีค่าที่แน่นอนโดยทำการวัดความถี่กับออสซิลโลสโคป

4.1.2 ผลการทดลอง

จากการทดลองวงจรเชื่อมต่อโทรศัพท์นี้ผลทดลองมีค่าเคียงกัน เมื่อใช้ดีซีโวลต์ทำการวัดที่ ขา Tip กับ Ring แรงดันที่ขณะที่ไม่ได้ยกหูจะเท่ากับ 46.5 v และแรงดันขณะที่ยกหูจะมีโวลต์ตกคร่อมลดลงเท่ากับ 16 v รวมถึงกระแสที่ไหลผ่านประมาณ 80 mA ซึ่งผลการทดลองนี้เกิดความผิดพลาดจากทฤษฎี เพราะว่าความต้านทานที่คำนวนกับค่าที่ทดลองมีค่าคลาดเคลื่อนจึงให้แรงดันและกระแสเกิดคลาดเคลื่อนไปด้วย

4.2 วงจรเข้า และถอดรหัส

4.2.1 การทดลอง

1. ทำการเชื่อมต่อขา 7,8,9,10 แล้วจ่ายสัญญาณนาฬิกาความถี่ 2.048 MHz
2. ทำการเชื่อมต่อขา 5,12 แล้วจ่ายสัญญาณนาฬิกาความถี่ 8 KHz
3. จ่ายแรงดัน 5 V ที่ขา 4
4. สัญญาณที่ขา 11 จะต้องออกเป็นสัญญาณ PCM
5. ป้อนสัญญาณแอนะลอกขาที่ 15 ความถี่ไม่เกิน 3.4 Khz ถ้าความถี่เกินจะไม่ทำงาน



รูปที่ 4.2 สัญญาณแอนะลอกที่ป้อนทางอินพุตของภาคเข้ารหัส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งไม่อนุญาตให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.2 ผลการทดลอง

จากผลการทดลองทำการป้อนความถี่เพื่อทดสอบวงจรรวม MC 145557 สามารถใช้งานได้หรือไม่ โดยป้อนสัญญาณแอนะลอกความถี่ที่ตั้งแต่ 200-3400 Hz

รูปที่ 4.3 สัญญาณเอาต์พุตที่ออกจากวงจรเข้า และถอดรหัส

4.3 วงจรจัดช่องเวลา

4.3.1 การทดลอง

1. ต่อวงจรโดยที่ ขา FSX และ FSR ของ TP 3155J ต่อเข้ากับขา FSX และ FSR วงจรเข้าและถอดรหัส

2. ขา RSYNC และขา XSYNC ต่อเข้ากับความถี่ 2.048 MHz

3. ขา BCLK ต่อเข้ากับความถี่ 8 KHz

4. ขา Chip Selec ขา CH0,CH1,CLKC ต่อเข้ากับ Port C ของ 8255A

4.3.2 ผลการทดลอง

จากการทดลองดังรูปที่ 4.4 แสดงการจัดช่องเวลาโดยการควบคุมจากไมโครคอนโทรลเลอร์ โปรแกรมที่ใช้ในการเขียน คือ ภาษาแอสแซมบี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.4 การจัดช่องเวลาจากการควบคุมด้วยไมโครคอนโทรลเลอร์

4.4 วงจรถอดรหัสสัญญาณ DTMF

4.4.1การทดลอง

1. ต่ออุปกรณ์ตามวงจรที่ออกแบบ
2. ทำการส่งสัญญาณเข้าที่ภาคถอดรหัส
3. ตรวจสอบความเรียบร้อยก่อนจะจ่ายแรงดัน
4. ต่อคริสตอลความถี่ 3.579 MHz

ในการทดลองโดยการกดปุ่มหน้าในการทดสอบดังตารางที่ 4.1 โดยการทดสอบกดปุ่มบนหน้าปัทม์ DTMF

4.4.2 ผลการทดลอง

ทำการกดปุ่ม DTMF ผลที่ได้ตามสัญญาณ.ใกล้เคียงกับค่าตามกำหนดไว้ และคลาดเคลื่อนบ้างเนื่องจากเครื่องมือวัดไม่เที่ยงตรง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.1 ค่าที่ถอดรหัสได้จากความถี่ต่าง ๆ ของ DTMF

Digital	TOE	INH	ESt	Q4	Q3	Q2	Q1
ANY	L	X	H	Z	Z	Z	Z
1	H	X	H	0	0	0	1
2	H	X	H	0	0	1	0
3	H	X	H	0	0	1	1
4	H	X	H	0	1	0	0
5	H	X	H	0	1	0	1
6	H	X	H	0	1	1	0
7	H	X	H	0	1	1	1
8	H	X	H	1	0	0	0
9	H	X	H	1	0	0	1
0	H	X	H	1	0	1	0
*	H	X	H	1	0	1	1
#	H	X	H	1	1	0	0
A	H	L	H	1	1	0	1
B	H	L	H	1	1	1	0
C	H	L	H	1	1	1	1
D	H	L	H	0	0	0	0
A	H	H	L	undetected,the output code will remain the same as the previous detected code			
B	H	H	L				
C	H	H	L				
D	H	H	L				

4.5 วงจรผลิตความถี่

4.5.1 การทดลอง

1.ต่อวงจรตามรูปที่ 4.5

2. ตรวจสอบความเรียบร้อยก่อนป้อนแรงดันไฟ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.5 วงจรผลิตความถี่

4.5.2 ผลการทดลอง

ผลการทดลองมีค่าเพี้ยนของสัญญาณเล็กน้อยเนื่องจากอุปกรณ์คุณภาพไม่ดีและการต่อวงจรใช้สายต่อเชื่อมโดยไม่ออกแบบลายวงจร



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.6 ความถี่ที่ป้อนให้วงจรทำงาน

บทที่ 5

บทสรุป ปัญหา แนวทางแก้ไข และการพัฒนา

5.1 บทสรุป

ในการออกแบบ และสร้างเครื่องสลับคู่สายโทรศัพท์ดิจิตอลนี้ ใช้ระยะเวลาในการศึกษาข้อมูลนานสมควร เพราะว่าได้รับข้อมูลที่คลาดเคลื่อน ในช่วงแรกทำการทดลองการส่งข้อมูลใช้วงจรรวมเบอร์ MC33120 ซึ่งมีคุณสมบัติคล้ายกับวงจรเชื่อมต่อโทรศัพท์ แต่ปรากฏว่าสัญญาณไม่ซิงโครนัส กับอุปกรณ์ต่อร่วม จึงต้องเปลี่ยนเป็นวงจรรวมเบอร์ MC3419-1L ซึ่งมีคุณสมบัติตรงตามที่ต้องการ และสามารถซิงโครนัสกับอุปกรณ์เข้า และถอดรหัสได้ดี จากการทดลองปรากฏว่า เมื่อทำการต่อวงจรเชื่อมต่อโทรศัพท์สามารถติดต่อกับภาคตรงข้ามได้ เสียงก็มีความชัดเจนพอสมควร โดยทำการทดลองภาคต่อไป คือ ภาคเข้า และถอดรหัสสัญญาณเอาต์พุตที่ได้ คือ เมื่อป้อนสัญญาญแอนะลอกผ่านการเข้ารหัส และแปลงเป็นสัญญาณดิจิตอล ภาคการถอดรหัส DTMF สามารถถอดรหัสสัญญาณได้ตามที่ต้องการ จะทำการทดลองโดยการกดคีย์ DTMF สามารถรับสัญญาณความถี่ที่ถูกต้อง และสื่อสารแม่นยำ ซึ่งใช้วงจรรวมเบอร์ MT8870 ภาคไมโครคอนโทรลเลอร์โดยการเขียนโปรแกรมควบคุมการตัดต่อคู่สายโทรศัพท์สามารถสั่งงานการจัดช่องเวลาตามจุดประสงค์ที่ผู้เรียกต้องการติดต่อได้

5.2 ปัญหา และอุปสรรค

1. ปัญหาการต่อกราวด์ร่วมของแหล่งจ่ายไฟ
2. ค่าความต้านทานที่คำนวนได้ ไม่มีในทางปฏิบัติ
3. อุปกรณ์ขาดตลาด
4. เครื่องวัดที่ใช้มีความคลาดเคลื่อน ไม่เที่ยงตรง
5. ขาดข้อมูลที่แน่นอน
6. ขนาดของลายทองแดงที่ออกแบบอาจไม่ได้มาตรฐาน
7. การคำนวนการจัดช่องเวลาผิดพลาด
8. อุปกรณ์หลายอย่างที่ใช้ในวงจรเสียหายบ่อย ไม่มีประสิทธิภาพดีพอ
9. ประกอบวงจรผิดพลาด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

10. สัญญาณความถี่ออสซิสเลเตอร์ที่ป้อนให้มีความแรงไม่เพียงพอ

5.3 แนวทางแก้ไข

1. ค้นคว้าจากแหล่งข้อมูลที่เชื่อถือได้
2. ต่อกราวด์ร่วมระหว่างกราวด์แอนะลอกกับกราวด์ดิจิตอล
3. ทำการออกแบบลายวงจรใหม่
4. การต่ออุปกรณ์แต่ละตัวต้องตรวจสอบก่อนทำการทดลอง
5. ใช้อุปกรณ์ที่มีคุณภาพสูงเหมาะสมกับวงจรที่ใช้

5.4 แนวทางการพัฒนา

1. สามารถเพิ่มจำนวนช่องโทรศัพท์ได้ตามความเหมาะสม
2. สามารถนำไปประยุกต์ใช้งานเป็นชุมสายขนาดเล็กได้
3. สามารถนำไปใช้ร่วมกับคู่สายโทรศัพท์ภายนอกได้
4. สามารถนำไปพัฒนาเป็นอุปกรณ์ส่งผ่านสัญญาณข้อมูลดิจิตอล
5. พัฒนาให้เครื่องสลับคู่สายโทรศัพท์นี้ให้มีประสิทธิภาพในการทำงานสูงขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก
วงจรการใช้งานในเครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1 วงจรการเชื่อมต่อโทรศัพท์



รูปที่ 2 วงจรเข้า และถอดรหัส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3 วงจรถอดรหัส DTMF



รูปที่ 4 ลักษณะการต่อใช้งานวงจรรวม TP 3155J

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5 วงจรผลิตความถี่



รูปที่ 6 วงจรผลิตสัญญาณกระดิ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 7 วงจรแหล่งจ่ายกำลังไฟฟ้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 8 วงจรเครื่องสลับคู่สายโทรศัพท์ระบบดิจิตอล



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ข

ภาพถ่ายส่วนประกอบของเครื่องสลับคู่สายระบบดิจิตอล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1 รูปภาพอุปกรณ์ภาควงจรเชื่อมต่อโทรศัพท์



รูปที่ 2 รูปภาพอุปกรณ์ภาคไมโครคอนโทรลเลอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3 รูปภาพการจัดวางอุปกรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4 รูปภาพตัวเครื่องสลับคู่สายโทรศัพท์

รูปที่ 5 รูปภาพลักษณะการต่อใช้งานกับโทรศัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ค

ผัง และโปรแกรมการควบคุม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผังการทำงานของโปรแกรม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8051 Cross-Assembler (1.3) (C) 1987, 1989 Binary Technology

testpa11.asm

```
0020=          1    PHO       EQU   20H
0021=          2    CONTP     EQU   21H
0022=          3    CONTW     EQU   22H
0023=          4    PHOT      EQU   23H
0024=          5    PHOR      EQU   24H
0025=          6    CS        EQU   25H
0026=          7    BPHOR     EQU   26H
0027=          8    BPHOT     EQU   27H
0028=          9    NEW       EQU   28H
8000=          10   PORTA     EQU   8000H
8001=          11   PORTB     EQU   8001H
8002=          12   PORTC     EQU   8002H
8003=          13   CPORT     EQU   8003H
               14
0000           15   ORG   0000H
0000 2100      16   AJMP  START
               17
0100           18   ORG   0100H
0100           19   START:
0100 120273    20   LCALLDELAY
0103 908003    21   MOV   DPTR,#CPORT
0106 7490      22   MOV   A,#90H
0108 F0        23   MOVX @DPTR,A
0109           4    AIN:
0109 1201EB    25   LCALLDPS   ;DISABLE PHONES
010C 120131    26   LCALLCHS   ;CHECK HOOK START
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
010F 120160   27    LCALLEPT    ;ENABLE PHONE      TRANSMIT
0112 1201AC   28    LCALLSDTMF ;SELECTED DECODE DTMF (IC 8870)
0115 1201B9   29    LCALLRDTMF          ;READ DTMF FORM IC 8870
0118 1201DE   30    LCALLDDTMF          ;DISABLE DTMF (IC 8870)
011B 120176   31    LCALLEPR    ;ENABLE PHONE RECIVE
011E 120242   32    LCALLSRE    ;SEND RING ENG
0121 E528     33    MOV   A,NEW
0123 7003     34    JNZ   MAIN1
0125 120148   35    LCALLCHE    CHECK HOOK END
0128          36    MAIN1:
0128 12018C   37    LCALLDPT    ;DISABLE PHONE TRANSMIT
012B 12019C   38    LCALLDPR    ;DISABLE PHONE RECIVE
              39
012E 020109   40    LJMP  MAIN
              41
              42    ;*****************************************
              43    ;CHECK HOOK START
              44
0131          45    CHS:
0131 908000   46    MOV   DPTR,#PORTA
0134 E0       47    MOVX A,@DPTR
0135 F4       48    CPL   A
0136 60F9     49    JZ    CHS
0138 543F     50    ANL   A,#3FH
013A 60F5     51    JZ    CHS
013C F527     52    MOV   BPHOT,A
013E C223     53    CLR   PHOT
0140          54    CHS1:
0140 13       55    RRC   A
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
0141 0523      56      INC     PHOT
0143 50FB      57      JNC     CHS1
0145 1523      58      DEC     PHOT
               59
0147 22        60      RET
               61
               62      ;****************************************
               63      ;CHECK HOOK END
0148           64      CHE:
0148 908000    65      MOV     DPTR,#PORTA
014B E0        66      MOVX    A,@DPTR
014C AB23      67      MOV     R3,PHOT
014E 0B        68      INC     R3
014F           69      CHE1:
014F 13        70      RRC     A
0150 700D      71      JNZ     CHE3
0152 DBFB      72      DJNZ    R3,CHE1
0154 AB24      73      MOV     R3,PHOR
0156 0B        74      INC     R3
0157           75      CHE2:
0157 13        76      RRC     A
0158 7005      77      JNZ     CHE3
015A DBFB      78      DJNZ    R3,CHE2
015C 020148    79      LJMP    CHE
015F           80      CHE3:
015F 22        81      RET
               82
               83      ;****************************************
               84      ;ENABLE PHONE TRANSMIT
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
0160          85    EPT:
0160 E4       86    CLR   A
0161 A21A     87    MOV   C,1AH ;BIT 1AH IS IN PHOT
0163 33       88    RLC   A
0164 F525     89    MOV   CS,A
0166 852320   90    MOV   PHO,PHOT
0169 752212   91    MOV   CONTW,#12H ;USE TIME SLOT 8 FSx
016C 12020E   92    LCAL  CONT
016F 752209   93    MOV   CONTW,#09H;USE TIME SLOT 16 FSr
0172 12020E   94    LCALLCONT
              95
0175 22       96    RET
              97
              98    ;*****************************************
              99    ;ENABLE PHONE RECIVE
0176          100   EPR:
0176 E4       101   CLR   A
0177 A232     102   MOV   C,32H  ;BIT 32H IS IN BPHOR
0179 33       103   RLC   A
017A F525     104   MOV   CS,A
017C 852620   105   MOV   PHO,BPHOR
017F 752211   106   MOV   CONTW,#11H  ;USE TIME SLOT 8 FSr
0182 12020E   107   LCALLCONT
0185 75220A   108   MOV   CONTW,#0AH ;USE TIME SLOT 16 FSx
0188 12020E   109   LCALLCONT
              110
018B 22       111   RET
              112
              113   ;*****************************************
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
                114     ;DISABLE PHONE TRANSMIT
018C            115     DPT:
018C E4         116     CLR   A
018D A21A       117     MOV   C,1AH ;BIT 1AH IS IN PHOT
018F 33         118     RLC   A
0190 F525       119     MOV   CS,A
0192 852320     120     MOV   PHO,PHOT
0195 752203     121     MOV   CONTW,#03H;DISABLE TIME SLOT
0198 12020E     122     LCALLCONT
                123
019B 22         124     RET
                125
                126     ;****************************************
                127     ;DISABLE PHONE RECIVE
019C            128     DPR:
019C E4         129     CLR   A
019D A232       130     MOV   C,32H  ;BIT 32H IS IN BPHOR
019F 33         131     RLC   A
01A0 F525       132     MOV   CS,A
01A2 852620     133     MOV   PHO,BPHOR
01A5 752203     134     MOV   CONTW,#03H ;DISABLE TIME SLOT
01A8 12020E     135     LCALLCONT
                136
01AB 22         137     RET
                138
                139     ;****************************************
                140     ;SELECTED DECODE DTMF (IC 8870)
001AC           141     SDTMF:
01AC 752002     142     MOV   PHO,#02H
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
01AF 752501   143    MOV   CS,#01H
01B2 752211   144    MOV   CONTW,#11H ;FSr IN TIME SLOT 8
01B5 12020E   145    LCALLCONT
              146
01B8 22       147    RET
              148
              149    ;**************************************
              150    ;READ DTMF FORM IC 8870
01B9          151    RDTMF:
01B9 7590FF   152    MOV   P1,#0FFH
01BC          153    RDTMF1:
01BC A294     154    MOV   C,P1.4
01BE 40FC     155    JC    RDTMF1
01C0 E590     156    MOV   A,P1
01C2 540F     157    ANL   A,#0FH
01C4 C3       158    CLR   C
01C5 B40700   159    CJNE  A,#7,RDTMF1_1
01C8          160    RDTMF1_1:
01C8 50F2     161    JNC   RDTMF1
01CA F526     162    MOV   BPHOR,A
01CC 1526     163    DEC   BPHOR
01CE FB       164    MOV   R3,A
01CF 14       165    DEC   A
01D0 B52303   166    CJNE  A,PHOT,RDTMF1_2
01D3 0201BC   167    LJMP  RDTMF1
01D6          168    RDTMF1_2:
01D6 E4       169    CLR   A
01D7 D3       170    SETB  C
01D8          171    RDTMF2:
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
01D8 33          172    RLC   A
01D9 DBFD        173    DJNZ  R3,RDTMF2
01DB F524        174    MOV   PHOR,A
                 175
01DD 22          176    RDTMF3:      RET
                 177
                 178    ;*************************************
                 179    ;DISABLE DTMF (IC 8870)
01DE             180    DDTMF:
01DE 752002      181    MOV   PHO,#02H
01E1 752501      182    MOV   CS,#01H
01E4 752203      183    MOV   CONTW,#03H
01E7 12020E      184    LCALLCONT
                 185
01EA 22          186    RET
                 187
                 188    ;*************************************
                 189    ;DISABLE PHONES
                 190
01EB             191    DPS:
01EB 7D03        192    MOV   R5,#3H
01ED 752500      193    MOV   CS,#0H
01F0             194    DPS1:
01F0 8D20        195    MOV   PHO,R5
01F2 752203      196    MOV   CONTW,#03H
01F5 12020E      197    LCALLCONT
01F8 1D          198    DEC   R5
01F9 BDFFF4      199    CJNE  R5,#0FFH,DPS1
                 200
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
01FC 7D03      201    MOV   R5,#3H
01FE 752501    202    MOV   CS,#1H
0201           203    DPS2:
0201 8D20      204    MOV   PHO,R5
0203 752203    205    MOV   CONTW,#03H
0206 12020E    206    LCALLCONT
0209 1D        207    DEC   R5
020A BDFFF4    208    CJNE  R5,#0FFH,DPS2
               209
020D 22        210    RET
               211
               212    ;***************************************
               213    ;SELECTED & CONTROL IC 3155
020E           214    CONT: ;control word 3155
020E 908002    215    MOV   DPTR,#PORTC
0211 7430      216    MOV   A,#30H        ;SET CS=1
0213 F0        217    MOVX        @DPTR,A
0214 752130    218    MOV   CONTP,#30H  ;SET DC=0,
CLKC=0,0,0,CS1=1,CS2=1,CH0=0,CH1=0
0217 E525      219    MOV   A,CS
0219 6004      220    JZ    CONT1
021B C20D      221    CLR   0DH
021D 8002      222    SJMP  CONT1_1
021F           223    CONT1:
021F C20C      224    CLR   0CH
0221           225    CONT1_1:
0221 A200      226    MOV   C,0H
0223 920E      227    MOV   0EH,C
0225 A201      228    MOV   C,01H
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
0227 920F    229    MOV   0FH,C
             230
0229 7A08    231    MOV   R2,#08H
022B         232    CONT2:
022B E522    233    MOV   A,CONTW
022D 13      234    RRC   A
022E F522    235    MOV   CONTW,A
0230 9208    236    MOV   8H,C
0232 D209    237    SETB  9H      ;SET CLKC=1
0234 E521    238    MOV   A,CONTP
0236 F0      239    MOVX @DPTR,A
0237 C209    240    CLR   9H      ;SET CLKC=0
0239 E521    241    MOV   A,CONTP
023B F0      242    MOVX @DPTR,A
023C DAED    243    DJNZ  R2,CONT2
             244
023E 7430    245    MOV   A,#30H;SET CS=1
0240 F0      246    MOVX @DPTR,A
             247    0241 22       248    RET
             249
             250    ;**************************************
             251    ;SEND RING ENG
0242         252    SRE:
0242 7E02    253    MOV   R6,#02H
0244         254    SRE_1:
0244 908001  255    MOV   DPTR,#PORTB
0247 E524    256    MOV   A,PHOR
0249 F0      257    MOVX @DPTR,A
024A 7C01    258    MOV   R4,#01H
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
024C          259   SRE1:
024C 7DFF     260   MOV   R5,#0FFH
024E          261   SRE1_2:
024E 7FFF     262   MOV   R7,#0FFH
              263
0250          264   SRE1_1:
0250 908000   265   MOV   DPTR,#PORTA
0253 E0       266   MOVX A,@DPTR      ;CHECK HOOK RECIVE
0254 5524     267   ANL   A,PHOR
0256 701A     268   JNZ   SRE3
0258 E0       269   MOVX A,@DPTR      ;CHECK HOOK TRANSMIT
0259 5527     270   ANL   A,BPHOT
025B 6012     271   JZ    SRE2
025D DFF1     272   DJNZ  R7,SRE1_1
025F DDED     273   DJNZ  R5,SRE1_2
0261 DCE9     274   DJNZ  R4,SRE1
              275
0263 908001   276   MOV   DPTR,#PORTB
0266 E4       277   CLR   A
0267 F0       278   MOVX @DPTR,A
0268 7C04     279   MOV   R4,#04H
026A DEE0     280   DJNZ  R6,SRE1
026C 020242   281   LJMP  SRE
026F          282   SRE2:
026F 752801   283   MOV   NEW,#01H
              284
0272 22       285   SRE3: RET
              286
              287   ;*****************************************
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
                    288     ;DELAY
                    289
0273                290     DELAY:
0273 78FF           291     MOV   R0,#0FFH
0275                292     DE1:
0275 79FF           293     MOV   R1,#0FFH
0277 D9FE           294     DJNZ  R1,$
0279 D8FA           295     DJNZ  R0,DE1
027B 22             296     RET
                    297
0000 = 298          END
bphor  =    0026
bphot  =    0027
che    =    0148
che1   =    014F
che2   =    0157
che3   =    015F
chs    =    0131
chs1   =    0140
cont   =    020E
cont1  =    021F
cont1_1=    0221
cont2  =    022B
contp  =    0021
contw  =    0022
cport  =    8003
cs     =    0025
ddtmf  =    01DE
de1    =    0275
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

delay = 0273

dpr = 019C

dps = 01EB

dps1 = 01F0

dps2 = 0201

dpt = 018C

epr = 0176

ept = 0160

main = 0109

main1 = 0128

new = 0028

pho = 10020

phor = 0024

phot = 0023

porta = 8000

portb = 8001

portc = 8002

rdtmf = 01B9

rdtmf1 = 01BC

rdtmf1_1 = 01C8

rdtmf1_2 = 01D6

rdtmf2 = 01D8

rdtmf3 = 01DD

sdtmf = 01AC

sre = 0242

sre1 = 024C

sre1_1 = 0250

sre1_2 = 024E

sre2 = 026F

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

sre3 = 0272

sre_1 = 0244

start = 0100

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ง

รายการอุปกรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายอุปกรณ์

วงจรเชื่อมต่อโทรศัพท์

ชื่ออุปกรณ์	จำนวน (ตัว)	หมายเหตุ
R 215 KΩ	6	
R 90 KΩ	6	
R 56 KΩ	12	
R 30 KΩ	6	
R 28.5 KΩ	6	
R 20 KΩ	12	
R 17.4 KΩ	12	
R 10 KΩ	6	
R 3 KΩ	6	
R 620 Ω	6	
R 91 Ω	6	
R 75 Ω	6	
R 47 Ω	6	
C 0.0039 uF	18	
C 20 uF/16	6	
C 39 nF	6	
D 1N4007	24	
TR JE270	6	
TR JE271	6	
TR MOC3030	6	
TR 4N25	6	
MRSA 06	6	
MRSA 56	6	
IC # 3419-1L	6	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น ไม่อนุญาตให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรเข้า และถอดรหัส

ชื่ออุปกรณ์	จำนวน (ตัว)	หมายเหตุ
R 50 KΩ	6	
C 0.1uF	7	
IC # 145557	7	

วงจรการจัดช่องเวลา

ชื่ออุปกรณ์	จำนวน (ตัว)	หมายเหตุ
TP 3155J	2	

วงจรถอดรหัส DTMF

ชื่ออุปกรณ์	จำนวน (ตัว)	หมายเหตุ
R 300 KΩ	1	
R 100 KΩ	2	
C 0.1 uF	4	
คริสตอล 3.579 MHz	1	
IC # 8870	1	

วงจรผลิตความถี่

ชื่ออุปกรณ์	จำนวน (ตัว)	หมายเหตุ
R 2.2 K	2	
คริสตอล 4.096 MHz	1	
IC # 74HC04	1	
IC # 74HC393	2	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรควบคุมไมโครคอนโทรเลอร์

ชื่ออุปกรณ์	จำนวน (ตัว)	หมายเหตุ
คริสตอล 11.059 MHz	1	
IC # 7404	1	
IC # 74LS373	1	
IC # 2764	1	
IC # 8031	1	

แหล่งจ่ายกำลังไฟฟ้า

ชื่ออุปกรณ์	จำนวน (ตัว)	หมายเหตุ
C 2200 uF/16v	2	
C 4700 uF/50v	2	
IC # 7805	1	
IC # 7905	1	
หม้อแปลง 9 VDC	1	
หม้อแปลง 25 VDC	1	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก จ

รายละเอียดข้อมูล และคุณสมบัติของอุปกรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MOTOROLA
SEMICONDUCTOR
TECHNICAL DATA

MC145554
MC145557
MC145564
MC145567

PCM Codec-Filter

The MC145554, MC145557, MC145564, and MC145567 are all per channel PCM codec-filters. These devices perform the voice digitization and reconstruction as well as the band limiting and smoothing required for PCM systems. They are designed to operate in both synchronous and asynchronous applications and contain an on-chip precision voltage reference. The MC145554 (Mu-Law) and MC145557 (A-Law) are general purpose devices that are offered in 16-pin packages. The MC145564 (Mu-Law) and MC145567 (A-Law), offered in 20-pin packages, add the capability of analog loop-back and push-pull power amplifiers with adjustable gain.

These devices have an input operational amplifier whose output is the input to the encoder section. The encoder section immediately low-pass filters the analog signal with an active R-C filter to eliminate very-high-frequency noise from being modulated down to the pass band by the switched capacitor filter. From the active R-C filter, the analog signal is converted to a differential signal. From this point, all analog signal processing is done differentially. This allows processing of an analog signal that is twice the amplitude allowed by a single-ended design, which reduces the significance of noise to both the inverted and non-inverted signal paths. Another advantage of this differential design is that noise injected via the power supplies is a common-mode signal that is cancelled when the inverted and non-inverted signals are recombined. This dramatically improves the power supply rejection ratio.

After the differential converter, a differential switched capacitor filter band passes the analog signal from 200 Hz to 3400 Hz before the signal is digitized by the differential compressing A/D converter.

The decoder accepts PCM data and expands it using a differential D/A converter. The output of the D/A is low-pass filtered at 3400 Hz and sinX/X compensated by a differential switched capacitor filter. The signal is then filtered by an active R-C filter to eliminate the out of band energy of the switched capacitor filter.

These PCM codec-filters accept both long-frame and short-frame industry standard clock formats. They also maintain compatibility with Motorola's family of TSACs and MC3419/MC34120 SLIC products.

The MC145554/57/64/67 family of PCM codec-filters utilizes CMOS due to its reliable low-power performance and proven capability for complex analog/digital VLSI functions.



MC145554/57 (16-Pin Package)

- Fully Differential Analog Circuit Design for Lowest Noise
- Performance Specified for Extended Temperature Range of – 40 to + 85°C
- Transmit Band-Pass and Receive Low-Pass Filters On-Chip
- Active R-C Pre-Filtering and Post-Filtering
- Mu-Law Companding MC145554
- A-Law Companding MC145557
- On-Chip Precision Voltage Reference (2.5 V)
- Typical Power Dissipation of 40 mW, Power Down of 1.0 mW at ± 5 V

MC145564/67 (20-Pin Package)

All of the Features of the MC145554/57 Plus:

- Mu-Law Companding MC145564
- A-Law Companding MC145567
- Push-Pull Power Drivers with External Gain Adjust
- Analog Loop-Back

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MAXIMUM RATINGS (Voltages Referenced to V_{CC}.)

Rating	Symbol	Value	Unit
Voltage	V_{EE} V_{QB}	−60 V_{EE} − 1.0 V	Vdc
Powerdown Input Voltage Range	$V_{\overline{PDI}}$	+15 to −15	Vdc
Sense Current Steady State Pulse — Figure 4	I_{TSI}, I_{RSI}	 100 200	mAdc
Storage Temperature Range	T_{stg}	−65 to +150	°C
Operating Junction Temperature (θ_{JA} = 100°C/W Typ)	T_J	150	°C

OPERATING CONDITIONS (Voltages Referenced to V_{CC}.)

Rating	Symbol	Value	Unit
Operating Ambient Temperature Range	T_A	0 to +70	°C
Loop Current	I_L	10 to 120	mA
Voltage	V_{EE} V_{QB}	−20 to −56 −20 to V_{EE}	Vdc
Analog Ground (I_L = 0 to 60 mA) (I_L = 0 to 120 mA)	V_{AG}	 0 to −12 −2.5 to −12	Vdc
Supervisory Output Voltage Compliance Range	V_{RSO}, V_{TSO}	−2.0 to −20	Vdc
Hook Status Output	V_{HSO}	−15 to −20	Vdc
Loop Resistance	R_L	0 to 2500	Ω

PIN CONNECTIONS



TRANSMISSION CHARACTERISTICS (R_L = 600 Ω unless otherwise noted.)

Characteristic	Figure	Symbol	Min	Typ	Max	Unit
Transmit and Receive Gain Variation (Insertion Loss) (1.0 kHz @ 0 dBm Input)	1	V_{TX}/V_L, V_L/V_{RX}	−0.3	0	+0.3	dB
Transhybrid Rejection (Input — 1.0 kHz @ 0 dBm) Fixed (1%) Resistor Balance Network Trimmed Balance Network All Types	1	V_{TX}/V_{RX}	 −23 —	 −35 −55	 — —	dB
Level Linearity (−48 to −3.0 dBm, referenced to 0 dBm @ 1.0 kHz) Transmission Reception	1	 V_{TX}/V_L V_L/V_{RX}	 −0.1 −0.1	 0 0	 +0.1 −0.1	dB
Frequency Response (200–3400 Hz referenced to 1.0 kHz @ 0 dBm) Transmission Reception	1	 V_{TX}/V_L V_L/V_{RX}	 −0.1 −0.1	 0 0	 +0.1 +0.1	dB
Total Distortion @ 1.0 kHz, 0 dBm (C-Message Filtered)	1	V_L/V_{RX} V_{TX}/V_L	— —	−60 −60	— —	dB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PIN ASSIGNMENTS

MC145554, MC145557



MC145564, MC145567



FUNCTIONAL BLOCK DIAGRAM



*MC145564 and MC145567 only.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DEVICE DESCRIPTION

A codec-filter is used for digitizing and reconstructing the human voice. These devices were developed primarily for the telephone network to facilitate voice switching and transmission. Once the voice is digitized, it may be switched by digital switching methods or transmitted long distance (T1, microwave, satellites, etc.) without degradation. The name codec is an acronym from "COder" (for the A/D used to digitize voice) and "DECoder" (for the D/A used for reconstructing voice). A codec is a single device that does both the A/D and D/A conversions.

To digitize intelligible voice requires a signal-to-distortion ratio of about 30 dB over a dynamic range of about 40 dB. This can be accomplished with a linear 13-bit A/D and D/A, but will far exceed the required signal-to-distortion ratio at amplitudes greater than 40 dB below the peak amplitude. This excess performance is at the expense of data per sample. Methods of data reduction are implemented by compressing the 13-bit linear scheme to companded 8-bit schemes. There are two companding schemes used: Mu-255 Law specifically in North America, and A-Law specifically in Europe. These companding schemes are accepted world wide. These companding schemes follow a segmented or "piecewise-linear" curve formatted as sign bit, three chord bits, and four step bits. For a given chord, all sixteen of the steps have the same voltage weighting. As the voltage of the analog input increases, the four step bits increment and carry to the three chord bits which increment. When the chord bits increment, the step bits double their voltage weighting. This results in an effective resolution of six bits (sign + chord + four step bits) across a 42 dB dynamic range (seven chords above zero, by 6 dB per chord). Tables 3 and 4 show the linear quantization levels to PCM words for the two companding schemes.

In a sampling environment, Nyquist theory says that to properly sample a continuous signal, it must be sampled at a frequency higher than twice the signal's highest frequency component. Voice contains spectral energy above 3 kHz, but its absence is not detrimental to intelligibility. To reduce the digital data rate, which is proportional to the sampling rate, a sample rate of 8 kHz was adopted, consistent with a bandwidth of 3 kHz. This sampling requires a low-pass filter to limit the high frequency energy above 3 kHz from distorting the in-band signal. The telephone line is also subject to 50/60 Hz power line coupling, which must be attenuated from the signal by a high-pass filter before the A/D converter.

The D/A process reconstructs a staircase version of the desired in-band signal, which has spectral images of the in-band signal modulated about the sample frequency and its harmonics. These spectral images, called aliasing components, need to be attenuated to obtain the desired signal. The low-pass filter used to attenuate these aliasing components is typically called a reconstruction or smoothing filter.

The MC145554/57/64/67 PCM codec-filters have the codec, both presampling and reconstruction filters, and a precision voltage reference on chip, and require no external components.

PIN DESCRIPTION

DIGITAL

FS_R
Receive Frame Sync

This is an 8 kHz enable that must be synchronous with $BCLK_R$. Following a rising FS_R edge, a serial PCM word at D_R is clocked by $BCLK_R$ into the receive data register. FS_R also initiates a decode on the previous PCM word. In the absence of FS_X, the length of the FS_R pulse is used to determine whether the I/O conforms to the short frame sync or long frame sync convention.

D_R
Receive Digital Data Input

$BCLK_R$/CLKSEL
Receive Data Clock and Master Clock Frequency Selector

If this input is a clock, it must be between 128 kHz and 4.096 MHz, and synchronous with FS_R. In synchronous applications this pin may be held at a constant level; then $BCLK_X$ is used as the data clock for both the transmit and receive sides, and this pin selects the assumed frequency of the master clock (see Table 1 in *Functional Description*).

$MCLK_R$/PDN
Receive Master Clock and Power Down Control

Because of the shared DAC architecture used on these devices, only one master clock is needed. Whenever FS_X is clocking, $MCLK_X$ is used to derive all internal clocks, and the $MCLK_R$/PDN pin merely serves as a power-down control. If $MCLK_R$/PDN pin is held low or is clocked (and at least one of the frame syncs is present), the part is powered up. If this pin is held high, the part is powered down. If FS_X is absent but FS_R is still clocking, the device goes into receive half-channel mode, and $MCLK_R$ (if clocking) generates the internal clocks.

$MCLK_X$
Transmit Master Clock

This clock is used to derive the internal sequencing clocks; it must be 1.536 MHz, 1.544 MHz, or 2.048 MHz.

$BCLK_X$
Transmit Data Clock

$BCLK_X$ may be any frequency between 128 kHz and 4.096 MHz, but it should be synchronous with $MCLK_X$.

D_X
Transmit Digital Data Output

This output is controlled by FS_X and $BCLK_X$ to output the PCM data word; otherwise this pin is in a high-impedance state.

FS_X
Transmit Frame Sync

This is an 8 kHz enable that must be synchronous with $BCLK_X$. A rising FS_X edge initiates the transmission of a serial PCM word, clocked by $BCLK_X$, out of D_X. If the FS_X pulse is high for more than eight $BCLK_X$ periods, the D_X and $\overline{TS_X}$ outputs will remain in a low-impedance state until FS_X is brought low. The length of the FS_X pulse is used to determine whether the transmit and receive digital I/O conforms to the short frame sync or to the long frame sync convention.

$\overline{TS_X}$
Transmit Time Slot Indicator

This is an open-drain output that goes low whenever the D_X output is in a low-impedance state (i.e., during the transmit time slot when the PCM word is being output) for enabling a PCM bus driver.

ANLB
Analog Loop-Back Control Input (MC145564/67 Only)

When held high, this pin causes the input of the transmit RC active filter to be disconnected from GS_X and connected

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

to VPO+ for analog loop-back testing. This pin is held low in normal operation.

ANALOG

GS_X
Gain-Setting Transmit
This output of the transmit gain-adjust operational amplifier is internally connected to the encoder section of the device. It must be used in conjunction with VF_XI- and VF_XI+ to set the transmit gain for a maximum signal amplitude of 2.5 V peak. This output can drive a 600 Ω load to 2.5 V peak.

VF_XI-
Voice-Frequency Transmit Input (Inverting)
This is the inverting input of the transmit gain-adjust operational amplifier.

VF_XI+
Voice-Frequency Transmit Input (Non-Inverting)
This is the non-inverting input of the transmit gain-adjust operational amplifier.

VF_RO
Voice-Frequency Receive Output
This receive analog output is capable of driving a 600 Ω load to 2.5 V peak.

VPI
Voltage Power Input (MC145564/67 Only)
This is the inverting input to the first receive power amplifier. Both of the receive power amplifiers can be powered down by connecting this input to V_{BB}.

VPO−
Voltage Power Output (Inverted) (MC145564/67 Only)
This inverted output of the receive push-pull power amplifiers can drive 300 Ω to 3.3 V peak.

VPO+
Voltage Power Output (Non-Inverted) (MC145554/67 Only)
This non-inverted output of the receive push-pull power amplifier pair can drive 300 Ω to 3.3 V peak.

POWER SUPPLY

GNDA
Analog Ground
This terminal is the reference level for all signals, both analog and digital. It is 0 V.

V_{CC}
Positive Power Supply
V_{CC} is typically 5 V.

V_{BB}
Negative Power Supply
V_{BB} is typically − 5 V.

FUNCTIONAL DESCRIPTION

ANALOG INTERFACE AND SIGNAL PATH

The transmit portion of these codec/filters includes a low-noise gain setting amplifier capable of driving a 600 Ω load. Its output is fed to a three-pole anti-aliasing pre-filter. This pre-filter incorporates a two-pole Butterworth active low-pass filter, and a single passive pole. This pre-filter is followed by a single ended-to-differential converter that is clocked at 256 kHz. All subsequent analog processing utilizes fully differential circuitry. The next section is a fully-differential, five-pole switched capacitor low-pass filter with a 3.4 kHz passband. After this filter is a 3-pole switched-capacitor high-pass filter having a cutoff frequency of about 200 Hz. This high-pass stage has a transmission zero at dc that eliminates any dc coming from the analog input or from accumulated operational amplifier offsets in the preceding filter stages. The last stage of the high-pass filter is an autozeroed sample and hold amplifier.

One bandgap voltage reference generator and digital-to-analog converter (DAC) are shared by the transmit and receive sections. The autozeroed, switched-capacitor bandgap reference generates precise positive and negative reference voltages that are independent of temperature and power supply voltage. A binary-weighted capacitor array (CDAC) forms the chords of the companding structure, while a resistor string (RDAC) implements the linear steps within each chord. The encode process uses the DAC, the voltage reference, and a frame-by-frame autozeroed comparator to implement a successive-approximation conversion algorithm. All of the analog circuitry involved in the data conversion—the voltage reference, RDAC, CDAC, and comparator—are implemented with a differential architecture.

The receive section includes the DAC described above, a sample and hold amplifier, a five-pole 3400 Hz switched capacitor low-pass filter with sinX/X correction, and a two-pole active smoothing filter to reduce the spectral components of the switched capacitor filter. The output of the smoothing filter is a power amplifier that is capable of driving a 600 Ω load. The MC145564 and MC145567 add a pair of power amplifiers that are connected in a push-pull configuration: two external resistors set the gain of both of the complementary outputs. The output of the second amplifier may be internally connected to the input of the transmit anti-aliasing filter by bringing the ANLB pin high. The power amplifiers can drive unbalanced 300 Ω loads or a balanced 600 Ω load; they may be powered down independent of the rest of the chip by tying the VPI pin to V_{BB}.

MASTER CLOCKS

Since the codec-filter design has a single DAC architecture, only one master clock is used. In normal operation (both frame syncs clocking), the $MCLK_X$ is used as the master clock, regardless of whether the $MCLK_R$/PDN pin is clocking or low. The same is true if the part is in transmit half-channel mode (FS_X clocking, FS_R held low). But if the codec-filter is in the receive half-channel mode, with FS_R clocking and FS_X held low, $MCLK_R$ is used for the internal master clock if it is clocking; if MCLKR is low, then $MCLK_X$ is still used for the internal master clock. Since only one of the master clocks is used at any given time, they need not be synchronous.

The master clock frequency must be 1.536 MHz, 1.544 MHz, or 2.048 MHz. The frequency that the codec-filter expects depends upon whether the part is a Mu-law or an A-law part, and on the state of the $BCLK_R$/CLKSEL pin. The allowable options are shown in Table 1. When a level (rather than a clock) is provided for $BCLK_R$/CLKSEL, $BCLK_X$ is used as the bit clock for both transmit and receive.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Table 1. Master Clock Frequency Determination

	Master Clock Frequency Expected	
$BCLK_R$/CLKSEL	MC145554/64	MC145557/67
Clocked, 1, or Open	1.536 MHz 1.544 MHz	2.048 MHz
0	2.048 MHz	1.536 MHz 1.544 MHz

FRAME SYNCS AND DIGITAL I/O

These codec-filters can accommodate both of the industry standard timing formats. The long frame sync mode is used by Motorola's MC145500 family of codec-filters and the UDLT family of digital loop transceivers. The short frame sync mode is compatible with the IDL (Interchip Digital Link) serial format used in Motorola's ISDN family and by other companies in their telecommunication devices. These codec-filters use the length of the transmit frame sync (FS_X) to determine the timing format for both transmit and receive unless the part is operating in the receive half-channel mode.

In the long frame sync mode, the frame sync pulses must be at least three bit clock periods long. The D_X and $\overline{TS_X}$ outputs are enabled by the logical ANDing of FS_X and $BCLK_X$; when both are high, the sign bit appears at the D_X output. The next seven rising edges of $BCLK_X$ clock out the remaining seven bits of the PCM word. The D_X and $\overline{TS_X}$ outputs return to a high impedance state on the falling edge of the eighth bit clock or the falling edge of FS_X, whichever comes later. The receive PCM word is clocked into D_R on the eight falling $BCLK_R$ edges following an FS_R rising edge.

For short frame sync operation, the frame sync pulses must be one bit clock period long. On the first $BCLK_X$ rising edge after the falling edge of $BCLK_X$ has latched FS_X high, the D_X and $\overline{TS_X}$ outputs are enabled and the sign bit is presented on D_X. The next seven rising edges of $BCLK_X$ clock out the remaining seven bits of the PCM word; on the eighth $BCLK_X$ falling edge, the D_X and $\overline{TS_X}$ outputs return to a high impedance state. On the second falling $BCLK_R$ edge following an FS_R rising edge, the receive sign bit is clocked into D_R. The next seven $BCLK_R$ falling edges clock in the remaining seven bits of the receive PCM word.

Table 2 shows the coding format of the transmit and receive PCM words.

HALF-CHANNEL MODES

In addition to the normal full duplex operating mode, these codec-filters can operate in both transmit and receive half-channel modes. Transmit half-channel mode is entered by holding FS_R low. The VF_RO output goes to analog ground but remains in a low impedance state (to facilitate a hybrid interface); PCM data at D_R is ignored. Holding FS_X low while clocking FS_R puts these devices in the receive half-channel mode. In this state, the transmit input operational amplifier continues to operate, but the rest of the transmit circuitry is disabled; the D_X and $\overline{TS_X}$ outputs remain in a high impedance state. $MCLK_R$ is used as the internal master clock if it is clocking. If $MCLK_R$ is not clocking, then $MCLK_X$ is used for the internal master clock, but in that case it should be synchronous with FS_R. If $BCLK_R$ is not clocking, $BCLK_X$ will be used for the receive data, just as in the full channel operating mode. In receive half-channel mode only, the length of the FS_R pulse is used to determine whether short frame sync or long frame sync timing is used at D_R.

POWER DOWN

Holding both FS_X and FS_R low causes the part to go into the power down state. Power down occurs approximately 2 ms after the last frame sync pulse is received. An alternative way to put these devices in power down is to hold the $MCLK_R$/ PDN pin high. When the chip is powered down, the D_X, $\overline{TS_X}$, and GS_X outputs are high impedance, the VF_RO, VPO−, and VPO+ operational amplifiers are biased with a trickle current so that their respective outputs remain stable at analog ground. To return the chip to the power up state, $MCLK_R$/PDN must be low or clocking and at least one of the frame sync pulses must be present. The D_X and $\overline{TS_X}$ outputs will remain in a high-impedance state until the second FS_X pulse after power up.

Table 2. PCM Data Format

	Mu-Law (MC145554/64)			A-Law (MC145557/67)		
Level	Sign Bit	Chord Bits	Step Bits	Sign Bit	Chord Bits	Step Bits
+ Full Scale	1	000	0000	1	010	1010
+ Zero	1	111	1111	1	101	0101
− Zero	0	111	1111	0	101	0101
− Full Scale	0	000	0000	0	010	1010

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Figure 1. Short Frame Sync Timing

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



NOTE: Six resistors and two capacitors can be 5% tolerance.

Figure 4. A Complete Single Party Channel Unit Using MC145554/57 PCM Codec/Filter and MC33120 SLIC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Table 3. Mu-Law Encode-Decode Characteristics

Chord Number	Number of Steps	Step Size	Normalized Encode Decision Levels	Digital Code 1 Sign	2 Chord	3 Chord	4 Chord	5 Step	6 Step	7 Step	8 Step	Normalized Decode Levels
			8159									
8	16	256	7903	1	0	0	0	0	0	0	0	8031
			⋮					⋮				⋮
			4319									
7	16	128	4063	1	0	0	0	1	1	1	1	4191
			⋮					⋮				⋮
			2143									
6	16	64	2015	1	0	0	1	1	1	1	1	2079
			⋮					⋮				⋮
			1055									
5	16	32	991	1	0	1	0	1	1	1	1	1023
			⋮					⋮				⋮
			511									
4	16	16	479	1	0	1	1	1	1	1	1	495
			⋮					⋮				⋮
			239									
3	16	8	223	1	1	0	0	1	1	1	1	231
			⋮					⋮				⋮
			103									
2	16	4	95	1	1	0	1	1	1	1	1	99
			⋮					⋮				⋮
			35									
1	15	2	31	1	1	1	0	1	1	1	1	33
			⋮					⋮				⋮
			3									
	1	1	1	1	1	1	1	1	1	1	0	2
			0	1	1	1	1	1	1	1	1	0

NOTES:
1. Characteristics are symmetrical about analog zero with sign bit = 0 for negative analog values.
2. Digital code includes inverison of all magnitude bits.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Table 4. A-Law Encode-Decode Characteristics

Chord Number	Number of Steps	Step Size	Normalized Encode Decision Levels	Digital Code 1 Sign	2 Chord	3 Chord	4 Chord	5 Step	6 Step	7 Step	8 Step	Normalized Decode Levels
			4096									
7	16	128	3968	1	0	1	0	1	0	1	0	4032
			⋮					⋮				⋮
			2176									
			2048	1	0	1	0	0	1	0	1	2112
6	16	64	⋮					⋮				⋮
			1088									
			1024	1	0	1	1	0	1	0	1	1056
5	16	32	⋮					⋮				⋮
			544									
			512	1	0	0	0	0	1	0	1	528
4	16	16	⋮					⋮				⋮
			272									
			256	1	0	0	1	0	1	0	1	264
3	16	8	⋮					⋮				⋮
			136									
			128	1	1	1	0	0	1	0	1	132
2	16	4	⋮					⋮				⋮
			68									
			64	1	1	1	1	0	1	0	1	66
1	32	2	⋮					⋮				⋮
			2									
			0	1	1	0	1	0	1	0	1	1

NOTES:
1. Characteristics are symmetrical about analog zero with sign bit = 0 for negative analog values.
2. Digital code includes alternate bit inversion, as specified by CCITT.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MOTOROLA
SEMICONDUCTOR
TECHNICAL DATA

MC3419-1L

SUBSCRIBER LOOP INTERFACE CIRCUIT

SUBSCRIBER LOOP INTERFACE CIRCUIT (SLIC)

BIPOLAR LASER-TRIMMED INTEGRATED CIRCUIT

. . . designed as the heart of a circuit to provide BORSHT functions for telephone service in Central Office, PABX, and Subscriber Carrier equipment. This circuit provides dc power for the telephone (Battery), Overvoltage protection, Supervision features such as hook status and dial pulsing, two-wire differential to four-wire single-ended conversions and suppression of longitudinal signals at the two-wire input (Hybrid), and facilitates ringing insertion, Ring trip detection and Testing.

- Totally Upward Compatible with the MC3419
- All Key Parameters Externally Programmable
- Current Sensing Outputs Monitor Status of Both Tip and Ring Leads for Auxiliary Functions such as: Ground Key, Ring Trip, Message Waiting Lamp, etc.
- On-Hook Power Below 5.0 mW
- Digital Hook Status Output
- Powerdown Input
- Ground Fault Protection
- Operates from Single −20 V to −56 V Power Source
- Size and Weight Reduction Over Conventional Approaches
- The sale of this product is licensed under Patent No. 4,004,109. All royalties related to this patent are included in the unit price.



L SUFFIX
CERAMIC PACKAGE
CASE 726

FUNCTIONAL BLOCK DIAGRAM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า, ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TRANSMISSION CHARACTERISTICS (continued) (R_L = 600 Ω unless otherwise noted.)

Characteristic	Figure	Symbol	Min	Typ	Max	Unit
Idle Channel Noise (V_{RX} = 0 V)	1	V_{TX}, V_L	—	3.0	10	dBrnC
Return Loss (referenced to 600 ohms) @ 1.0 kHz, 0 dBm	1	$20 \text{ Log } \left\lvert \frac{R_0 - 600}{R_0 + 600} \right\rvert$	30	—	—	dB
Longitudinal Induction (60 Hz) (I_{LON} = 35 mA RMS)	2	V_{TX}	—	5.0	—	dBrnC
Longitudinal Balance (200–3000 Hz)	2	V_{TX}/V_{LON}, V_L/V_{LON}	−45	—	—	dB

ELECTRICAL CHARACTERISTICS (V_{EE} = −48 V, V_{QB} = V_{EE}, V_{AG} = 0 V, R_L = 600 Ω, T_A = 25°C unless otherwise noted.)

Characteristic	Figure	Symbol	Min	Typ	Max	Unit
Propagation Delay	1	T_P, V_{RX} to V_L V_{RX} to I_{TX}	— —	750 1.2	— —	ns μs
Supply Current — On-Hook (V_{EE} = V_{QB} = 56 V, R_L > 100 MΩ)	3	I_{VCC}	—	40	200	μA
On-Hook Power Dissipation (R_L > 100 MΩ)	3	P_D	—	1.0	—	mW
Power Supply Noise Rejection (1.0 kHz @ 1.0 V_{RMS})	3	V_{TX}/V_{ee}	−40	—	—	dB
Quiet Battery Noise Rejection (1.0 kHz @ 1.0 V_{RMS})	3	V_{TX}/V_{qb}	—	−6.0	—	dB
Sense Current Tip Ring	4	 I_{TSO}/I_{TSI} I_{RSO}/I_{RSI}	 0.15 0.15	 0.17 0.17	 0.19 0.19	mA/mA
Fault Currents Tip to V_{CC} Ring to V_{CC} Tip to Ring Tip and Ring to V_{CC}	1	 I_{Tip} I_{Ring} I_{Loop} I_{Tip} and I_{Ring}	 — — — —	 0 2.5 120 2.5	 — — — —	mA
Analog Ground Current	1	I_{VAG}	—	0.1	2.0	μA
Powerdown Logic Levels		$I_{\overline{PDI}}$ V_{IH} V_{IL}	— −1.2 —	−1.0 — —	−10 — −4.0	μA Vdc Vdc
Hook Status Output Current (R_L < 2.5 kΩ, V_{HSO} = +0.4 Vdc) V_{HSO} = −0.4 Vdc) (R_L > 10 kΩ, V_{HSO} = +12 Vdc) V_{HSO} = −12 Vdc)	1	I_{HSO}	 +1.0 −0.4 — —	 +3.0 −1.5 0 0	 — — +50 −2.0	 mA mA μA μA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PIN DESCRIPTIONS

Pin	Name	Function
1	V_{CC}	The positive supply voltage. This point is ground in typical applications.
2, 8	EP & EN	Loop current sensing inputs. These are connected to the emitters of the PNP and NPN Darlington transistors. They are tied through 10 Ω resistors to V_{CC} and V_{EE}, respectively. The maximum continuous current through these inputs is 240 mA.
3, 7	BP & BN	Base drive outputs. These pins drive the bases of the PNP and NPN transistors and are able to sink or source, respectively, up to 5.0 mA.
4, 6	TSI & RSI	Tip and Ring voltage Sensing Inputs. They are low impedance inputs (approximately 600 Ω each i.e., 400 Ω + 3 diodes) that translate the voltages on Tip and Ring to a current through resistors R_T and R_R. TSI is referenced to V_{CC} and RSI is referenced to V_{QB}. These pins have 6.0 V zener diodes (to their respective reference) for protection against overvoltage line surges.
5	CC	Compensation Capacitor pin. This pin is used to stabilize the longitudinal or common mode circuitry.
9	V_{EE}	Negative supply voltage. This pin ties to the chip substrate. Its operating voltage range is −20 V to −56 V. It can withstand −60 V without damage and can sustain a voltage surge to −75 V for less than 4.0 ms without significant degradation of performance. Most of the loop current and bias currents flow through this pin.
10	V_{QB}	Quiet Battery Voltage reference. This is the voltage reference for the RSI pin. Its voltage must not go more negative than V_{EE}. The current through this pin, while powered up, is proportional to the loop current, allowing it to be used for loop current limiting. The voltage on this pin, less 4 volts, is the "effective battery feed voltage for the 2-wire lines even though most of the power comes from the V_{EE} supply.
11	HST	Hook Status Threshold programming resistor input. R_H determines the value of loop resistance at which on-hook and off-hook status is switched.
12	RSO	Ring Sense current Output. This output reflects the voltage status of the Ring terminal for voltages more positive than V_{QB}. The current is sourced from this output, it is one-sixth I_{RSI}, its voltage range is 0 to −20 V and its saturation voltage is approximately −2.0 V.
13	TSO	Tip Sense current Output. This output reflects the voltage status of the Tip terminal for voltages more negative than V_{CC}. The current is sourced from this output, it is one-sixth I_{TSI}, its voltage range is 0 V to −20 V and its saturation voltage is approximately −2.0 V.
14	HSO/$\overline{\text{HSO}}$	Hook Status Output. This is a digital output that reflects the condition of the loop resistance. If loop resistance is less than a predetermined value established by R_H, usually R_L < 2.5 kΩ, the HSO pin will be active, i.e., with positive voltage logic (a resistor tied from a +5.0 V or +12 V supply to HSO), this pin will sink current to V_{CC} (V_{HSO} ≈ 0 V); with negative voltage logic (a resistor tied from a −12 V supply to HSO), this pin will source current from V_{CC} (V_{HSO} ≈ 0 V). If loop resistance is greater than a predetermined value again established by the same resistor R_H, usually R_L > 10 kΩ, the HSO pin is inactive, i.e., V_{HSO} = logic supply voltage.
15	$\overline{\text{PDI}}$	Powerdown Input pin. This pin is used to deny service to the subscriber. A logic level "0" (V_{IL} < −4.0 V) powers down the MC3419-1 except for HSO, TSO and RSO. The voltage range of this high impedance input pin is ±15 V.
16	TXO	Transmit current Output. This output sinks current to V_{QB} and is proportional to I_{TSI} + I_{RSI} by a ratio of K1 where: K1 = 0.51. Its saturation voltage is V_{QB} + 2.5 V typ. (+3.5 V over the temperature range). This pin is only active during the off-hook power-up condition.
17	RXI	Receive Input. This input sums ac currents from TXO and the receive voltage input (V_{RX}) and sources all the dc current to TXO. It has a low input impedance (15 Ω) typically biased 4.5 V below the V_{AG} pin voltage during off-hook power-up conditions. During powerdown conditions, the voltages on RXI and TXO can drift up to V_{AG}.
18	V_{AG}	Analog Ground Voltage reference input. The input impedance of this pin is much greater than 1.0 MΩ. It should be ac coupled to system ground and could be direct coupled if system ground is between 0 V and −12 V. AC coupling requires 300 kΩ to V_{CC} and 0.1 μF to system ground. If V_{CC} and system ground are common, tie V_{AG} directly to V_{CC}. If dc loop currents are allowed to go higher than 60 mA, V_{AG} should be biased from −2.5 V to −12 V to avoid problems at high ambient temperatures.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FUNCTIONAL DESCRIPTION

Referring to the functional block diagram on page 1, line sensing resistors (R_R and R_T) at the TSI and RSI pins convert voltages at the Tip and Ring terminals into currents which are fed into current mirrors* A1 and A2. An output of A1 is mirrored by A3 and summed together with an output of A2 at the TXO terminal. Thus, a differential to single-ended conversion is performed from the ac line signals to the TXO output.

All the dc current at the TXO output is fed back through the RXI terminals to the B1 mirror input. The inputs to B1 and B2 are made equal by mirroring the B1 input current to the B2 input through a unity gain output of the B1 mirror. Both B1 and B2 mirrors have high gain outputs (x95) which drive the subscriber lines with balanced currents that are equal in amplitude and 180° out of phase. The feedback from the TXO output, through the B-Circuit mirrors, to the subscriber line produces a dc feed resistance significantly less, but proportional to the loop sensing resistors. . .

In most line-interface systems, the ac termination impedance is desired to be greater than the dc feed impedance. A differential ac generator on the subscriber loop would be terminated by the dc feed impedance if the total ac current at the TXO output were returned to the B1 input along with the dc current. Instead, the MC3419-1 system diverts part of the ac current from the B-Circuit mirrors. This decreases the ac feedback current, causing the ac termination impedance at the line interface to be greater than the dc feed impedance.

The ac current that is diverted from the B1 mirror input is coupled to a current-to-voltage converter circuit that has a low input impedance. This circuit consists of an op amp (external to the MC3419-1) and a feedback resistor which produces the transmit output voltage (V_{TX}) at the 4-wire interface. Transmission gain is programmed by the op amp feedback resistor (R_{VTX}).

Reception gain is realized by converting the ac coupled receive input voltage (V_{RX}) to a current through an external resistor (R_{RX}) at the low impedance RXI terminal. This current is summed at RXI with the dc and ac feedback current from the A-Circuit mirrors and drives the B1 mirror input. The B-Circuit mirror outputs drive the 2-wire port with balanced ac current proportional to the receive input voltage. Reception gain is programmed by the R_{RX} resistor.

Since receive input signals are transmitted through the MC3419-1 to the 2-wire port, and the 2-wire port signals are returned to the 4-wire transmit output, a means of cancellation must be provided to maintain 4-wire signal separation (transhybrid rejection). Cancellation is complicated because the gain from the receive port to the transmit port depends on the impedance of the subscriber loop. A passive "balance network" is used to achieve transhybrid rejection by cancelling, at the low impedance input to the transmit op amp, the current reflected by the loop impedance to the 4-wire transmit output. For a resistive loop impedance, a single resistor provides the cancellation. For reactive loops, the balance network should be reactive.

Longitudinal (common-mode) currents that may be present on the subscriber lines are suppressed in the MC3419-1 by two methods. The first is inherent in the mirror configuration. Positive-going longitudinal currents into Tip and Ring create common-mode voltages that cause a decreasing current through the Tip Sensing resistor and an increasing current through the Ring Sensing resistor. When these equal and opposite signal currents are reflected through the A-Circuit mirrors and summed together at TXO, the total current at TXO remains unchanged. Therefore, the ac currents due to the common-mode signal are cancelled before reaching the transmit output.

The second longitudinal suppression method is more dominant, since it limits the amplitude of common-mode voltages that appear at the Tip and Ring terminals.

A common-mode suppression circuit detects common-mode inputs and drives the loop with balanced currents to reduce the input amplitude. Subtracting currents from outputs of the A1 and A2 mirrors produces a signal current at the CC terminal in response to the common-mode voltage at Tip and Ring. A transconductance amplifier (C-Circuit) generates a current proportional to the CC terminal voltage which is summed with the current from the RXI terminal at the inputs of current mirrors B1 and B2. The weighting and polarity of the summing networks produce common-mode B1 and B2 mirror output currents at the 2-wire port. The common-mode input impedance is inversely proportional to the gain of the longitudinal suppression circuit. R_C and C_C compensate the common-mode feedback loop. At 60 Hz with typical component values, the 2-wire common-mode impedance is less than 5 Ω.

The longitudinal suppression circuit output currents are generated by modulating dc current fed to the loop by the B1 and B2 current mirrors. This configuration avoids the increased power dissipation attributed to current mode loop drive because dc and longitudinal currents are not cumulatively sourced to the loop. However, driving common-mode currents through the B-circuit current mirrors in this manner limits the longitudinal suppression capability. The suppression circuit is unable to reverse 2-wire current polarities to maintain a low-impedance termination when longitudinal currents exceed the dc loop current. At low dc loop currents, the common-mode signal capability, known as longitudinal capacity, is limited by the loop current (Figure 6). At high-loop currents, longitudinal capacity is limited by the maximum voltage swing of the CC terminal and is therefore independent of dc loop current.

*A current mirror is a circuit which behaves as a current controlled current source. It has a single low-impedance input terminal with respect to a reference point and one or more high impedance outputs.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FIGURE 7 — BASIC SLIC CIRCUIT



The hook status control circuit supplies the bias currents to activate the B-Circuit op amps and other sections of the MC3419-1. To activate the bias currents, the control circuit compares the current through the sense resistors, R_R and R_T, and the load resistance R_L with the current through the hook status threshold programming resistor, R_H, by using outputs from both A1 and A2 mirrors. The A1 mirror output sources current to the R_H resistor. (This reduces all internal currents to near zero during the on-hook state in order to eliminate unnecessary power consumption.) If this current is large enough the voltage on the HST pin will trip an internal comparator, then another circuit compares the current from the A1 output with that of an A2 output. These currents must match within ±15%. If so, HSO will be activated and the bias circuits will turn on provided the voltage on $\overline{PDI}$ is greater than −1.2 V. The HSO pin can have either a pull-up resistor or a pull-down resistor and when activated it will switch to V_{CC} (0 volts).

Once the MC3419-1 is powered up, a circuit with a gain of 20 feeds current to the R_H resistor in order to keep the bias circuitry active. (The sense resistors are paralleled with the Darlington transistors which reduces the sense input currents.) Should the sense input currents drop below one-twentieth of the required power-up current, the bias currents will be removed, forcing a power-down condition.

Current mode analog signal processing is critically dependent on voltage to current conversion at the 2-wire and 4-wire inputs. Precise, low-noise voltage sensing through resistors R_T, R_R and R_{RX} requires quiet, low impedance terminations at terminals TSI, RSI and RXI respectively. For 2-wire signals, terminal V_{QB} isolates the loop-sensing resistors and current mirrors from noise at the high-current V_{EE} terminal. External filtering from V_{CC} to V_{QB} ("quiet battery" terminal) ensures loop voltages are sensed without interference from system supply noise. V_{EE} noise rejection at audio frequencies is typically 60 dB or greater.

Receive input terminal RXI is referenced to the V_{AG} terminal which references the 4-wire input to the "analog ground" of the 4-wire signal source, thus isolating the input from power ground voltage transients. This isolation offers 70 dB of noise rejection at audio frequencies.

SYSTEM EQUATIONS

K1 — The current gain from I_{TSI} + I_{RSI} to TXO only during an off-hook power-up condition. K1 = 0.51 ± 1%.

K2 — The current gain from RXI to the collectors of the off-chip Darlington transistors only during an off-hook power-up condition. K2 = 95 ± 1%.

For simplicity, the following equations do not use K1 or K2. Instead the actual numerical value is used, for instance (1 + (2|K1K2) = 1 + 1.02 x 95 = 97.9 is approximately 98.

R_L — Loop resistance. This is a load resistance from Tip to Ring and can be either ac or dc depending on context.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FIGURE 15 — PBX LINE CIRCUIT



SYSTEM EQUATIONS (continued)

on the Ring lead to exceed the power supply voltages, a 1N4007 and an MK1V-135 (Sidac) are used for protection. The forward voltage drop across the 1N4007, during normal operation, will not affect the parametric characteristics of the MC3419-1 since it is "inside" a feedback circuit. If the MJE270 is used, the MK1V-135 should be replaced with a lower voltage Sidac or MOSorb transient suppressor.

An optocoupled transistor circuit is used for ring trip detection on long lines. It samples only the ac and dc ringing signal current and uses a simple one pole filter to eliminate the low level ac signal. Under worst case conditions this circuit will ring trip in 1½ to 4 cycles. In systems serving only short loops (<700 Ω), if R_{G1} and R_{G2} are 620 Ω or greater, the optotransistor circuit is not needed, the Hook Status Output will perform ring trip on a Zero Crossing. The Ring Enable input and the Hook Status Output interface with standard CMOS and TTL logic.

The op amp in this circuit is an integral part of the following codecs, filters or combos:

- MC3417/8 — MC145414
  MC14404/6/7 — MC14413/4
  MC14401/2/3/5

LONG LINES OFF-PREMISE LINES

Specifications

R_F	— 200 Ω	R_O	— 600 Ω
I_L(max)	— 60 mA	R_X Gain	— 0 dB 200–3400 Hz
R_L(max)	— 1900 Ω	T_X Gain	— 0 dB 200–3400 Hz

Off-Hook	— <2500 Ω	V_{Logic}	— +5.0 V
On-Hook	— >10 kΩ	V_{EE}	— −42 to −56 Volts
Protection	— 1000 V	$V_{Ringing}$	— (40 V to 120 V_{RMS}) + V_{EE}
Ringer Equivalent	— 5		

Parts List

MPSA56	R_R	9.09 k	1%	Matched
2N3905	R_T	9.09 k	1%	if desired
2N6558	R_{PT}	47 Ω	5%	
MPSA42	R_{PR}	75 Ω	5%	
MJE271	R_{G1}	620 Ω	5%	
1N4007	R_{G2}	100 Ω	5%	
MK1V135	R_{E1}	91 Ω	5%	
1N4007	R_{E2}	3.0 k	5%	
1N4007	R_{RT}	20 k	5%	
1N5303	R_C	24 k	5%	
1N4004	R_H	127 k	1–3%	
MC3419-1	R_{HSO}	10 k	5%	

MOC3030
4N25

R_{TX1}	—	12.1 k	1%
R_{TS2}	—	5.76 k	1%
R_{RX}	—	28.7 k	1%
R_B	—	28.0 k	1%
R_{VTX}	—	28.6 k	1%
C_T		0.004 µF	
C_R	—	0.004 µF	
C_C	—	0.001 µF	
C_{RX}	—	1.0 µF/20 V	
C_{TX}	—	2.0 µF/40 V	
C_{RT}	—	20 µF/5.0 V	
C_{OB}	—	10 µF/60 V	

SHORT LINES ON-PREMISE LINES

Specifications

R_F	—	500 Ω
R_L(max)	—	700 Ω
Ring Trip	—	<50 ms
Ringer Equivalent	—	2.5
R_O	—	600 Ω

R_X Gain	—	−5.0 dB
T_X Gain	—	0 dB
V_{Logic}	—	−5.0 Volts
V_{EE}	—	−20 to −56 Volts
$V_{Ringing}$	—	(40 V to 70 V_{RMS}) + V_{EE}

Parts List

MJE271	R_R	—	19.6 k	1%
MJE270	R_T	—	19.6 k	1%
MPSA56	R_{G1}	—	620 Ω	5%
2N3905	R_{G2}	—	620 Ω	5%
1N4007	R_{E1}	—	91 Ω	5%
1N4007	R_{E2}	—	3.0 k	5%

MOC3030

C_T	—	0.004 µF	
C_R	—	0.004 µF	
C_C	—	0.004 µF	
C_{RX}	—	0.1 µF	
C_{TX}	—	0.5 µF	

R_{HSO}	—	10 k	5%
R_{TX1}	—	19.6 k	1%
R_{TX2}	—	42.2 k	1%
R_{RX}	—	69.8 k	1%
R_B	—	301 k	1%
R_{VTX}	—	127 k	1%
R_C	—	56 k	5%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

National Semiconductor

September 1993

TP3155 Time Slot Assignment Circuit

General Description

The TP3155 is a monolithic CMOS logic circuit designed to generate transmit and receive frame synchronization pulses for up to 8 COMBO™ CODEC/Filters. Each frame sync pulse may be independently assigned to a time slot in a frame of up to 32 time slots. Assignments are controlled by loading in an 8-bit word via a simple serial interface port. This control interface is compatible with that used on the TP3020/TP3021 and 2910/2911 CODECs, enabling an easy upgrade to COMBO CODEC/Filters to be made.

Features

- Controls up to 8 COMBO CODEC/Filters
- Independent transmit and receive time slot assignments
- 8-channel unidirectional mode
- Up to 32 time slots per frame
- Serial control interface compatible with TP3020/TP3021 CODECs
- LS TTL and CMOS compatible inputs
- 5 mW, 5V operation

Typical Application



TL/H/5116–1

TRI-STATE® is a registered trademarks of National Semiconductor Corp.
COMBO™ is a trademark of National Semiconductor Corp.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

V_{CC} Relative to GND	7V
Voltage at Any Input or Output	V_{CC} + 0.3V to GND −0.3V
Operating Temperature Range (Ambient)	−25°C to +125°C
Storage Temperature Range (Ambient)	−65°C to +150°C
Maximum Lead Temperature (Soldering, 10 seconds)	300°C

ESD rating to be determined.

DC Electrical Characteristics

Unless otherwise noted, limits printed in **BOLD** characters are guaranteed for V_{CC} = 5.0V ±5%; T_A = 0°C to +70°C by correlation with 100% electrical testing at T_A = 25°C. All other limits are assured by correlation with other production tests and/or product design and characterization. Typicals specified at V_{CC} = 5.0V, T_A = 25°C.

Parameter	Conditions	Min	Typ	Max	Units
Input Voltage Levels					
V_{IH}, Logic High		**2.0**			V
V_{IL}, Logic Low				**0.7**	V
Input Currents					
All Inputs Except MODE	$V_{IL} < V_{IN} < V_{IH}$	**−1**		**1**	µA
MODE	V_{IN} = 0V	**−100**			µA
Output Voltage Levels					
V_{OH}, Logic High	FS_X and FS_R Outputs, I_{OH} = 3 mA	2.4			V
V_{OL}, Logic Low	FS_X and FS_R Outputs, I_{OL} = 5 mA			0.4	V
	TS_X Output, I_{OL} = 5 mA			**0.4**	V
Power Dissipation Operating Current	BCLK = 2.048 MHz, All Outputs Open-Circuit		**1**	**1.5**	mA

Timing Specifications

Unless otherwise noted, limits printed in **BOLD** characters are guaranteed for V_{CC} = 5.0V ±5%, T_A = 0°C to +70°C by correlation with 100% electrical testing at T_A = 25°C. All other limits are assured by correlation with other production tests and/or product design and characterization. Typicals specified at V_{CC} = 5.0V, T_A = 25°C. All timing parameters are measured at V_{OH} = 2.0V and V_{OL} = 0.7V.

See Definitions and Timing Conventions section for test methods information.

Symbol	Parameter	Conditions	Min	Max	Units
t_{PC}	Period of Clock	BCLK, CLK_C	**480**		ns
t_{WCH}	Width of Clock High	BCLK, CLK_C	**160**		ns
t_{WCL}	Width of Clock Low	BCLK, CLK_C	**160**		ns
t_{SDC}	Set-Up Time from D_C to CLK_C		**50**		ns
t_{HCD}	Hold Time from CLK_C to D_C		**50**		ns
t_{SCC}	Set-Up Time from $\overline{CS}$ to CLK_C		**30**		ns
t_{HCC}	Hold Time from CLK_C to $\overline{CS}$		**100**		ns
t_{SCHC}	Set-Up Time from Channel Select to CLK_C		**50**		ns
t_{HCHC}	Hold Time from Channel Select to CLK_C		**50**		ns
t_{DBF}	Delay Time from BCLK Low to $FS_{X/R}$ 0–3 High or Low	C_L = 50 pF		**100**	ns
t_{HSYNC}	Hold Time from BCLK to Frame Sync		**50**		ns
t_{SSYNC}	Set-Up Time from Frame Sync to BCLK		**100**		ns
t_{DTL}	Delay to $\overline{TS}_X$ Low	C_L = 50 pF		**140**	ns
t_{DTH}	Delay to $\overline{TS}_X$ High	R_L = 1k to V_{CC}	**30**	**140**	ns
t_{RC}, t_{FC}	Rise and Fall Time of Clock	BCLK, CLK_C		50	ns

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Block Diagram



TL/H/5118–2

Timing Diagrams



TL/H/5118–3



TL/H/5118–4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Connection Diagrams

Plastic Chip Carrier (PCC) Package



TL/H/5118-5

Order Number TP3155V
See NS Package Number V20A

Dual-In-Line Package



TL/H/5118-6

Top View

Order Number TP3155N
See NS Package Number N20A

Pin Descriptions

Symbol	Description
FS_X1	A conventional CMOS frame sync output which is normally low, and goes active-high for 8 cycles of BCLK when a valid transmit time slot assignment is made.
FS_R1	A conventional CMOS frame sync output which is normally low, and goes active-high for 8 cycles of BCLK when a valid receive time slot assignment is made.
FS_X0	A transmit frame sync output similar to pin 1.
FS_R0	A receive frame sync output similar to pin 2.
$\overline{TS}_X$	An open-drain N-channel output which is normally high impedance but pulls low during any active transmit time slot.
D_C	The input for an 8-bit serial control word. $\overline{X}$ is the first bit clocked in.
CLK_C	The clock input for the control interface.
$\overline{CS}$	The active-low chip select for the control interface.
MODE	The mode select input. When left open-circuit or connected to V_{CC}, mode 1 is selected, and when connected to GND, mode 2 is selected.
GND	The 0V ground connection to the device.

Symbol	Description
BCLK	The bit clock input, which should run at the same rate as that for the COMBO CODEC/Filter COMBO.
XSYNC	The transmit TS0 sync pulse input. Must be synchronous with BCLK.
RSYNC/CH2	The function of this input is determined by the MODE input (pin 9). In mode 1 this is the receive TS0 sync pulse, RSYNC, which must be synchronous with BCLK. In mode 2 this is the CH2 input for the MSB of the channel select word.
CH1	The input for the next significant bit of the channel select word.
CH0	The input for the LSB of the channel select word, which defines the frame sync output affected by the following control word.
FS_X3	A transmit frame sync output similar to pin 1.
FS_R3	A receive frame sync output similar to pin 2.
FS_X2	A transmit frame sync output similar to pin 1.
FS_R2	A receive frame sync output similar to pin 2.
V_{CC}	The positive supply to the device, 5V ±5%.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Functional Description

OPERATING MODES

The TP3155 control interface requires an 8-bit serial control word which is compatible with the TP3020/TP3021 and 2910/2911 CODECs. Two bits, $\overline{X}$ and $\overline{R}$, define which of the two groups of frame sync outputs, FS_X0 to FS_X3 or FS_R0 to FS_R3, is affected by the control word, and a 6-bit assignment field specifies the selected time slot, from 0 to 31. A frame sync output is active-high for one time slot, which is always 8 cycles of BCLK. A frame may consist of any number of time slots up to 32. If a timeslot is assigned which is beyond the number of time slots in a frame, the FS_X or FS_R output to which it was assigned will remain inactive.

Two modes of operation are available. Mode 1 is for systems requiring different time slot assignments for the transmit and receive direction of each channel. Mode 1 is selected by leaving pin 9 (MODE) open-circuit or connecting it to V_{CC}. In this case, Pin 13 is the RSYNC input which defines the start of each receive frame, and the four outputs, FS_R0–FS_R3, are assigned with respect to RSYNC. The XSYNC input defines the start of each transmit frame and outputs FS_X0–FS_X3 are assigned with respect to XSYNC. XSYNC may have any phase relationship with RSYNC. Inputs CH0 and CH1 select the channel, from 0 to 3 (see Table Ia).

Mode 2 provides the option of assigning all 8 frame sync outputs with respect to the XSYNC input. Mode 2 is selected by connecting pin 9 (MODE) to GND. This makes the TP3155 TSAC useful for either an 8-channel undirectional controller or for systems in which the transmit and receive directions of each channel are always assigned to the same time slot as the other, i.e., the FS_X and FS_R inputs on the COMBO CODEC/Filter are hard-wired together. In this case, logical selection of the channel to be assigned is made via inputs CH0, CH1 and CH2 (see Table Ib).

POWER-UP INITIALIZATION

During power-up, all frame sync outputs, FS_X0–FS_X3 and FS_R0–FS_R3, are inhibited and held low. No outputs will go active until a valid time slot assignment is made.

LOADING CONTROL DATA

During the loading of control data, the binary code for the selected channel must be set on inputs CH0 and CH1 (and CH2 in mode 2), see Tables Ia and Ib.

Control data is clocked into the D_C input on the falling edges of CLK_C while $\overline{CS}$ is low.

A new time slot assignment is transferred to the selected assignment register on the high going transition of $\overline{CS}$. The new assignment is re-synchronized to the system clock such that the new FS output pulses will start at the next complete valid time slot after the rising edge of $\overline{CS}$.

TIME SLOT COUNTER OPERATION

At the start of TS0 of each transmit frame, defined by the first falling edge of BCLK after XSYNC goes high, the transmit time slot counter is reset to 000000 and begins to increment once every 8 cycles of BCLK. Each count is compared with the 4 transmit assignment registers and, on finding a match, a frame sync pulse is generated at that FS_X output. Similarly, the first falling edge of BCLK after RSYNC goes high defines the start of receive TS0, and outputs FS_R0–FS_R3 are generated with respect to TS0 when the receive time slot counter matches the appropriate receive assignment register.

$\overline{TS}_X$ OUTPUT

In mode 1 (separate transmit and receive assignments), this output pulls low whenever any FS_X output pulse is being generated. In mode 2, this output pulls low whenever any FS_X or FS_R output is being generated. At all other times it is open-circuit, allowing the $\overline{TS}_X$ outputs of a number of TSACS to be wire-ANDed together with a common pull-up resistor. This signal can be used to control the TRI-STATE® enable input of a line driver to buffer the transmit PCM bus from the CODEC/Filters to the backplane.

TABLE Ia. Control Mode 1 (TP3020/TP3021 Compatible)

$\overline{X}$	$\overline{R}$	T5	T4	T3	T2	T1	T0

$\overline{X}$ is the first bit clocked into the D_C input.

Control Data Format

T5	T4	T3	T2	T1	T0	Time Slot
0	0	0	0	0	0	0
0	0	0	0	0	1	1
0	0	0	0	1	0	2
						:
0	1	1	1	1	0	30
0	1	1	1	1	1	31
1	X	X	X	X	X	(Note 1)

CH1	CH0	Channel Selected
0	0	Assign to FS_X0 and/or FS_R0
0	1	Assign to FS_X1 and/or FS_R1
1	0	Assign to FS_X2 and/or FS_R2
1	1	Assign to FS_X3 and/or FS_R3

$\overline{X}$	$\overline{R}$	Action
0	0	Assign time slot to both selected FS_X and FS_R
0	1	Assign time slot to selected FS_X only
1	0	Assign time slot to selected FS_R only
1	1	Disable both selected FS_X and FS_R

TABLE Ib. Control Mode 2

CH2	CH1	CH0	Channel Selected
0	0	0	Assign to FS_X0
0	0	1	Assign to FS_X1
0	1	0	Assign to FS_X2
0	1	1	Assign to FS_X3
1	0	0	Assign to FS_R0
1	0	1	Assign to FS_R1
1	1	0	Assign to FS_R2
1	1	1	Assign to FS_R3

$\overline{X}$	$\overline{R}$	Action
0	0	Assign time slot to selected output
0	1	
1	0	
1	1	Disable selected output

Note 1: When T5 = 1, then the appropriate FS_X or FS_R output is inactive.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Definitions and Timing Conventions

DEFINITIONS

V_{IH}	V_{IH} is the d.c. input level above which an input level is guaranteed to appear as a logical one. This parameter is to be measured by performing a functional test at reduced clock speeds and nominal timing, (i.e. not minimum setup and hold times or output strobes), with the high level of all driving signals set to V_{IH} and maximum supply voltages applied to the device.
V_{IL}	V_{IL} is the d.c. input level below which an input level is guaranteed to appear as a logical zero to the device. This parameter is measured in the same manner as V_{IH} but with all driving signal low levels set to V_{IL} and minimum supply voltages applied to the device.
V_{OH}	V_{OH} is the minimum d.c. output level to which an output placed in a logical one state will converge when loaded at the maximum specified load current.
V_{OL}	V_{OL} is the maximum d.c. output level to which an output placed in a logical zero state will converge when loaded at the maximum specified load current.
Threshold Region	The threshold region is the range of input voltages between V_{IL} and V_{IH}.
Valid Signal	A signal is Valid if it is in one of the valid logic states, (i.e. above V_{IH} or below V_{IL}). In timing specifications, a signal is deemed valid at the instant it enters a valid state.
Invalid Signal	A signal is Invalid if it is not in a valid logic state, i.e. when it is in the threshold region between V_{IL} and V_{IH}. In timing specifications, a signal is deemed invalid at the instant it enters the threshold region.

TIMING CONVENTIONS

For the purposes of this timing specification the following conventions apply:

Input Signals	All input signals may be characterized as: V_L = 0.4V, V_H = 2.4V, t_R < 10 ns, t_F < 10ns.
Period	The period of clock signal is designated as t_{Pxx} where xx represents the mnemonic of the clock signal being specified.
Rise Time	Rise times are designated as t_{Ryy}, where yy represents a mnemonic of the signal whose rise time is being specified. t_{Ryy} is measured from V_{IL} to V_{IH}.
Fall Time	Fall times are designated as t_{Fyy}, where yy represents a mnemonic of the signal whose fall time is being specified. t_{Fyy} is measured from V_{IH} to V_{IL}.
Pulse Width High	The high pulse width is designated as t_{WzzH}, where zz represents the mnemonic of the input or output signal whose pulse width is being specified. High pulse widths are measured from V_{IH} to V_{IH}.
Pulse Width Low	The low pulse width is designated as t_{WzzL}, where zz represents the mnemonic of the input or output signal whose pulse width is being specified. Low pulse widths are measured from V_{IL} to V_{IL}.
Setup Time	Setup times are designated as t_{Swxx}, where ww represents the mnemonic of the input signal whose setup time is being specified relative to a clock or strobe input represented by mnemonic xx. Setup times are measured from the ww Valid to xx Invalid.
Hold Time	Hold times are designated as t_{Hxww}, where ww represents the mnemonic of the input signal whose hold time is being specified relative to a clock or strobe input represented by mnemonic xx. Hold times are measured from xx Valid to ww Invalid.
Delay Time	Delay times are designated as $t_{Dxxyy[H\|L]}$, where xx represents the mnemonic of the input reference signal and yy represents the mnemonic of the output signal whose timing is being specified relative to xx. The mnemonic may optionally be terminated by an H or L to specify the high going or low going transition of the output signal. Maximum delay times are measured from xx Valid to yy Valid. Minimum delay times are measured from xx Valid to yy Invalid. This parameter is tested under the load conditions specified in the Conditions column of the Timing Specifications section of this data sheet.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Applications Information

A combination of the TP3155 TSAC and any CODEC/Filter COMBO from the TP3052/3/4/7 or TP3064/7 series will result in data timing as shown in *Figure 1*. Although the FS_X output pulse goes high before BCLK goes high, the D_X output of the combo remains in the TRI-STATE mode until both are high. The eight bit period is shortened to prevent a bus clash, just as it is on the TP3020/1 CODECs.

Alternatively, eight full-length bits can be obtained by inverting the BCLK to the combo devices, thereby aligning rising edges of BCLK and $FS_{X/R}$.

Figure 2 shows typical timing for the control data interface.

Figure 3 shows the digital interconnections of a typical line card application.



TL/H/5118–7

FIGURE 1. Transmit Data Timing



TL/H/5118–8

FIGURE 2. Control Data Timing

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Application Information (Continued)



FIGURE 3. Digital Interconnections on a Typical Synchronous Line Card

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MOTOROLA
SEMICONDUCTOR
TECHNICAL DATA

NPN
MJE270
PNP
MJE271

COMPLEMENTARY SILICON
POWER TRANSISTORS

..designed specifically for use with the MC3419 Solid-State Subscriber Loop Interface Circuit (SLIC).

- High Safe Operating Area
  $I_{S/B}$ @ 40 V, 1.0 s = 0.375 A — TO-126
- Collector-Emitter Sustaining Voltage
  $V_{CEO(sus)}$ = 100 Vdc (Min)
- High DC Current Gain
  h_{FE} @ 120 mA, 10 V = 1500 (Min)

2.0 AMPERE

COMPLEMENTARY
POWER DARLINGTON
TRANSISTORS

100 VOLTS
15 WATTS



NOTES:
1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. 077-01 THRU -06 OBSOLETE, NEW STANDARD 077-07.

DIM	MILLIMETERS MIN	MILLIMETERS MAX	INCHES MIN	INCHES MAX
A	10.80	11.56	0.425	0.455
B	7.50	7.74	0.295	0.305
C	2.42	2.66	0.095	0.105
D	0.51	0.66	0.020	0.026
F	2.93	3.39	0.115	0.133
G	2.29 BSC		0.090 BSC	
H	1.27	2.41	0.050	0.095
J	0.38	0.63	0.015	0.025
K	14.61	16.63	0.575	0.655
M	5° TYP		5° TYP	
Q	3.75	4.01	0.148	0.158
R	1.15	1.39	0.045	0.055
S	0.84	0.98	0.033	0.038
U	1.00	3.93	0.145	0.155
V	1.22	—	0.048	—

CASE 77-07
TO-225AA TYPE

MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Collector-Emitter Voltage	V_{CEO}	100	Vdc
Collector-Base Voltage	V_{CB}	100	Vdc
Emitter-Base Voltage	V_{EB}	5.0	Vdc
Collector Current — Continuous — Peak	I_C	2.0 4.0	Adc
Base Current	I_B	0.1	Adc
Total Power Dissipation @ T_C = 25°C Derate above 25°C	P_D	15 0.12	Watts W/°C
Total Power Dissipation @ T_A = 25°C Derate above 25°C	P_D	1.5 0.012	Watts W/°C
Operating and Storage Junction Temperature Range	T_J, T_{stg}	-65 to +150	°C

THERMAL CHARACTERISTICS

Characteristic	Symbol	Max	Unit
Thermal Resistance, Junction to Case	$R_{\theta JC}$	8.33	°C/W
Thermal Resistance, Junction to Ambient	$R_{\theta JA}$	83.3	°C/W

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS (T_C = 25°C unless otherwise noted)

Characteristic	Symbol	Min	Max	Unit
OFF CHARACTERISTICS				
Collector-Emitter Sustaining Voltage (1) (I_C = 10 mAdc, I_B = 0)	$V_{CEO(sus)}$	100	—	Vdc
Collector Cutoff Current (V_{CE} = 100 Vdc, I_B = 0)	I_{CEO}	—	1.0	mAdc
Collector Cutoff Current (V_{CB} = 100 Vdc, I_E = 0)	I_{CBO}	—	0.3	mAdc
Emitter Cutoff Current (V_{BE} = 5.0 Vdc, I_C = 0)	I_{EBO}	—	0.1	mAdc
SECOND BREAKDOWN				
Second Breakdown Collector Current with Base Forward Biased (V_{CE} = 40 Vdc, t = 1.0 s, non-repetitive)	$I_{S/b}$	375	—	mAdc
ON CHARACTERISTICS (1)				
DC Current Gain (I_C = 20 mAdc, V_{CE} = 3.0 Vdc) (I_C = 120 mAdc, V_{CE} = 10 Vdc)	h_{FE}	500 1500	— —	—
Collector-Emitter Saturation Voltage (I_C = 20 mAdc, I_B = 0.2 mAdc) (I_C = 120 mAdc, I_B = 1.2 mAdc)	$V_{CE(sat)}$	— —	2.0 3.0	Vdc
Base-Emitter On Voltage (I_C = 120 mAdc, V_{CE} = 10 Vdc)	$V_{BE(on)}$	—	2.0	Vdc
DYNAMIC CHARACTERISTICS				
Current Gain — Bandwidth Product (2) (I_C = 0.05 Adc, V_{CE} = 5.0 Vdc, f_{test} = 1.0 MHz)	f_T	6.0	—	MHz

NOTES

(1) Pulse Test: Pulse Width ≤ 300 μs, Duty Cycle ≤ 2.0%.

(2) $f_T = |h_{fe}| \cdot f_{test}$

FIGURE 1 — DC CURRENT GAIN



FIGURE 2 — SAFE OPERATING AREA



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรณานุกรม

1. ประกิจ ตังติสานนท์, วิศวกรรมการสื่อสาร, คณะวิศวะกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
2. สุชิน จำจด, วิศวกรรมโทรศัพท์, คณะวิศวะกรรมศาสตร์, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
3. วิสันต์ อาชาเดโชพล, ระบบโทรศัพท์ดิจิตอล, สำนักพิมพ์ฟิสิกส์เซ็นต์
4. โทรศัพท์เบื้องต้นเล่ม 1, ศูนย์ฝึกอบรม องค์การโทรศัพท์แห่งประเทศไทย
5. โทรศัพท์เบื้องต้นเล่ม 2, ศูนย์ฝึกอบรม องค์การโทรศัพท์แห่งประเทศไทย
6. MOTOROLA COMMUNICATIONS DEVICE DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้