

เครื่องรับส่งสัญญาณวิทยุย่านความถี่เอชเอฟ

UHF TRANSCEIVER



PT032619



โดย

นายฉัฐพงศ์

ศรีรัตน์

นายฉัฐวุฒิ

มหเมธกิจ

นายคณภูมิ

พุดทรัพย์

ปฏิญานិพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2541

เลขหมู่.....

เลขทะเบียน 32619

วัน, เดือน, ปี 18 พ.ค. 2542

เอกสารนี้เป็นเอกสารลับที่ใช้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำเอกสารไปใช้

เครื่องรับส่งสัญญาณวิทยุย่านความถี่เอชเอฟ

UHF TRANSCEIVER

โดย

นายณัฐพงศ์ ศรีรัตน์ 38014142

นายณัฐวุฒิ มหเมธากิจ 38014152

นายคณภูมิ พูลทรัพย์ 38014156

อาจารย์ที่ปรึกษา

ดร. ทองต วานิชศรี

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2541

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2541

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องรับส่งสัญญาณวิทยุย่านความถี่ยูเอชเอฟ

UHF TRANSCEIVER

ผู้จัดทำ

1. นายณัฐพงศ์ ศรีรัตน์ 38014142
2. นายณัฐวุฒิ มหเมธากิจ 38014152
3. นายคณภูมิ พูลทรัพย์ 38014156



อาจารย์ที่ปรึกษา

(ดร. ทองตด วานิชศรี)



เครื่องรับส่งสัญญาณวิทยุย่านความถี่ยูเอชเอฟ

UHF TRANSCEIVER

โดย นายฉัฐพงศ์ ศรีรัตน์ 38014142

นายฉัฐวุฒิ มหเมธากิจ 38014152

นายคนภูมิ พูลทรัพย์ 38014156

อาจารย์ที่ปรึกษา ดร.ทองทศ วานิชศรี

บทคัดย่อ

โครงการนี้เป็นการออกแบบเครื่องรับส่งสัญญาณความถี่วิทยุ เพื่อใช้ในการส่งสัญญาณความถี่เสียงโดยใช้เทคนิคการมอดูเลตแบบเอฟเอ็ม ซึ่งใช้ความถี่วิทยุในย่านยูเอชเอฟ (ที่ 400 เมกะเฮิรตซ์) โดยมีช่องสัญญาณใช้งานทั้งหมด 20 ช่อง เครื่องส่งมีกำลังส่งประมาณ 50 มิลลิวัตต์ โครงการนี้สามารถนำไปประยุกต์ใช้งานด้านต่าง ๆ เช่น ใช้ในการติดต่อสื่อสารหรือใช้เพื่อส่งสัญญาณควบคุมในระยะทางไกลได้

ABSTRACT

This project is a designation of radio frequency transceiver for transmitting voice signal by using frequency modulation technique. The transceiver is designed to operate in UHF frequency (400 MHz) with 20 channels. Output power of the transmitter is about 50 milliwatt. This project can be utilized in many applications such as long distance signal transmitting.

สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีหรือหลักการ	2
2.1 บล็อกไดอะแกรม	2
2.2 วงจรออสซิลเลเตอร์ (Oscillator Circuit)	5
2.3 หลักการของวงจรออสซิลเลเตอร์	6
2.4 วงจร LC ออสซิลเลเตอร์	9
2.4.1 ค่า Q สำหรับวงจรอนุกรม RLC และขนาน RLC	10
2.4.2 การทำงานของ L และ C	15
2.4.3 อินคัลเตอร์และคาปาซิเตอร์ในทางปฏิบัติ	17
2.4.4 ผลกระทบต่อความถี่ของการออสซิลเลทเนื่องจากการโหลดของวงจรป้อนกลับ	18
2.5 คอลพิทท์ออสซิลเลเตอร์ (Colpitts Oscillator)	20
2.6 ออสซิลเลเตอร์แบบควบคุมแรงดันไฟฟ้า	23
2.6.1 วาเร็คเตอร์ไดโอด	23
2.6.2 ค่าคาปาซิแตนซ์ภายในของรอยต่อ PN	24
2.7 ระบบสังเคราะห์ความถี่ (Frequency Synthesizer)	27
2.7.1 หลักการทำงานขั้นพื้นฐานของเฟสล็อกกลูป	27
2.7.2 วงจรนับอ้างอิง	30
2.7.3 วงจรตรวจจับเฟส	30
2.7.4 วงจรกรองความถี่	33
2.7.5 ส่วนที่ป้อนกลับของเฟสล็อกกลูป	36
2.7.6 คู่อัลมอคลัสทรีสเตจเลอร์	37
2.8 การมอดูเลตเชิงมุม (Angle Modulation)	39
2.8.1 เอฟเอ็มและพีเอ็ม	39
2.8.2 เอฟเอ็มแบนด์แคบ (Narrow Band FM)	40
2.8.3 เอฟเอ็มแบนด์กว้าง (Wide Band FM)	41
2.9 ควอดเรเจอร์ทีเทคชัน (Quadrature Detection)	45
2.10 วงจรกรองความถี่ (Filter)	46
2.10.1 วงจรกรองความถี่ค่าผ่านแบบบัคเตอร์เวิร์ท	51
2.11 มิกเซอร์ (Mixer)	53
2.12 วงจรพรีแอมป์ลิไฟเออร์ (Pre-Amplifier)	57
2.12.1 S-พารามิเตอร์	57

	หน้า
2.12.2 ขั้นตอนการออกแบบวงจรแอมพลิฟายเออร์โดยใช้ S-พารามิเตอร์ (Bilateral Case)	58
2.12.3 การออกแบบวงจรในกรณีที่ค่า K มีค่ามากกว่า 1 ($K > 1$)	58
2.12.4 การออกแบบวงจรในกรณีที่ค่า K มีค่าน้อยกว่า 1 ($K < 1$)	60
2.13 วงจรขยายกำลัง (Power Amplifier)	66
2.13.1 การไบแอสวงจขยายกำลัง	66
2.13.2 วงจรขยายคลาสเอ (Class A Amplify)	66
2.13.3 วงจรขยายคลาสบี (Class B Amplify)	66
2.13.4 วงจรขยายคลาสซี (Class C Amplify)	69
2.13.5 การออกแบบวงจขยายกำลัง	70
2.14 วงจรขยายแบนด์กว้าง (Broadband Amplifier)	71
บทที่ 3 การคำนวณและการสร้าง	74
3.1 การมอดูเลทแบบเอฟเอ็ม	74
3.2 การออกแบบวงจรออสซิลเลเตอร์ความถี่สูง	74
3.3 วงจรคอลลีทท์ออสซิลเลเตอร์โดยใช้จังก์ชันเฟท (JFET)	76
3.4 การสร้างวงจรสังเคราะห์ความถี่โดยใช้เฟสล็อกกลูป	77
3.4.1 วงจรพรีสเกลเลออร์แบบสองโมดูลัส	77
3.4.2 วงจรเฟสดีเทคเตอร์และการคั้งโปรแกรมหารความถี่	78
3.4.3 วงจรลูปีลเตอร์ (Loop Filter)	80
3.5 วงจร FM คีมอดูเลเตอร์และวงจรผสมสัญญาณความถี่ 10.7 MHz	82
3.6 วงจรกรองแถบความถี่ผ่าน (Band Pass Filter)	82
3.7 ขั้นตอนการออกแบบวงจรแอมพลิฟายเออร์โดยการใช้ S-พารามิเตอร์	84
3.8 ขั้นตอนการออกแบบวงจขยายกำลัง (Power Amplifier Design)	91
3.9 วงจรขยายแบนด์กว้าง (Wideband Amplifier)	96
บทที่ 4 การทดลองและผลการทดลอง	104
บทที่ 5 บทวิจารณ์และบทสรุป	115
ภาคผนวก	
หนังสืออ้างอิง	

สารบัญรูปภาพ

	หน้า
บทที่ 2 ทฤษฎีหรือหลักการ	
รูปที่ 2.1 บล็อกไดอะแกรมของภาคส่ง	2
รูปที่ 2.2 บล็อกไดอะแกรมของภาครับ	4
รูปที่ 2.3 แสดงวงจรป้อนกลับแบบบวก	7
รูปที่ 2.4 แสดงการเกิดออสซิลเลท	9
รูปที่ 2.5 ผลการตอบสนองทางเกณฑ์ทั่วไปของวงจรรีโซแนนท์	10
รูปที่ 2.6 วงจรอนุกรมรีโซแนนท์	11
รูปที่ 2.7 วงจรรีโซแนนท์แบบขนาน	13
รูปที่ 2.8 บล็อกไดอะแกรมของวงจร LC ออสซิลเลเตอร์	14
รูปที่ 2.9 การเกิดออสซิลเลทของวงจร LC ที่ความถี่รีโซแนนท์	15
รูปที่ 2.10 การเกิดแอมพลิง	16
รูปที่ 2.11 ความต้านทานอินพุทของวงจรถานซิสเตอร์เป็น โหลดของวงจรป้อนกลับ	19
รูปที่ 2.12 โหลดที่เป็นคาปาซิทีฟต่ออยู่กับเอาต์พุทของออสซิลเลเตอร์	19
รูปที่ 2.13 การต่อ โหลด โดยใช้วิธित्रานฟอ์เมอร์คัปปลิง	20
รูปที่ 2.14 วงจรออสซิลเลเตอร์แบบคอลพิทท์	20
รูปที่ 2.15 วงจรสมมูลของคอลพิทท์ออสซิลเลเตอร์	21
รูปที่ 2.16 แสดงวงจรสมมูลของ VVC	24
รูปที่ 2.17 รอยต่อ PN ชนิดเปลี่ยนแปลงทันที	25
รูปที่ 2.18 รอยต่อ PN ชนิดเปลี่ยนแปลงอย่างฉับพลัน	25
รูปที่ 2.19 แสดงการเปรียบเทียบวงจรสังเคราะห์ความถี่	28
รูปที่ 2.20 บล็อกไดอะแกรมพื้นฐานของวงจรเฟสล็อกกลูป	29
รูปที่ 2.21 วงจรเฟสล็อกกลูปที่เพิ่มส่วนที่ทำการป้อนกลับ	29
รูปที่ 2.22 วงจรตรวจจับเฟสแบบลิเนียร์	31
รูปที่ 2.23 วงจรตรวจจับเฟสแบบดิจิตอล โดยทั่วไป	32
รูปที่ 2.24 วงจรกรองความถี่ในลูปและค่าพารามิเตอร์ต่าง ๆ	34
รูปที่ 2.25 วงจรกรองความถี่ในลูปจากรูปที่ 2.24a หลังจากที่ได้มีการเพิ่มส่วนของ การลด ไรด์แบนด์ และการตัดขอดของสัญญาณ	36
รูปที่ 2.26 พิงก์ชั๊นของเบสเสทชนิดที่หนึ่ง	42
รูปที่ 2.27 รูปแสดงความสัมพันธ์ระหว่างค่า β และค่า n / β ที่ทำให้ค่า $ j_n(\beta) \geq 0.01$	43
รูปที่ 2.28 ภาพแสดงสเปกตรัมชนิดเส้นของสัญญาณเอพเอ็มซึ่งถูกมอดูเลทด้วย	44

รูปที่ 2.29	บล็อกไดอะแกรมของระบบควบคุมเครื่องตีเหล็กชั้น	45
รูปที่ 2.30	ลักษณะของแถบความถี่ในวงจรกรองความถี่แบบต่าง ๆ	47
รูปที่ 2.31	วงจรกรองความถี่ต่ำผ่านแบบสองส่วน	48
รูปที่ 2.32	ลักษณะกราฟการตอบสนองความถี่ของวงจรกรองความถี่ต่ำผ่านแบบสองส่วน	49
รูปที่ 2.33	วงจรกรองความถี่ต่ำผ่านสามส่วน	49
รูปที่ 2.34	การเกิดการตอบสนองความถี่ที่สูงที่สุด 2 ค่าของวงจรกรองความถี่ต่ำผ่านแบบสามส่วน	49
รูปที่ 2.35	ลักษณะกราฟการตอบสนองความถี่ของวงจรกรองความถี่ต่ำผ่านแบบสามส่วน	50
รูปที่ 2.36	กราฟคุณสมบัติการตอบสนองความถี่ของวงจรกรองความถี่ต่ำผ่าน	51
รูปที่ 2.37	รูปคลื่นสัญญาณการตอบสนองความถี่ของวงจรกรองความถี่แบบบัคเคอร์เวิร์ธ	52
รูปที่ 2.38	ลักษณะการส่งผ่านของแถบความถี่เมื่อเปรียบเทียบกับจำนวนอุปกรณ์รีแอกทีฟ	52
รูปที่ 2.39	การทำงานของ single balance ไล โอคมิทเซอร์	53
รูปที่ 2.40	การทำงานของ double balance ไล โอคมิทเซอร์	55
รูปที่ 2.41	แสดงคลื่นตกกระทบและคลื่นสะท้อนของวงจร 2-พอร์ต	57
รูปที่ 2.42	แสดงการพล็อตวงเสถียรภาพบนสมิทชาร์ท	61
รูปที่ 2.43	แสดงวงเสถียรภาพที่พล็อตภายนอกสมิทชาร์ท	62
รูปที่ 2.44	วงจรขยายคลาสบีแบบ พูช-พูล	67
รูปที่ 2.45	การไบแอสคลาสบีแบบใช้ไอโอดตัวเดียว	68
รูปที่ 2.46	แสดงการใช้วงจรอิมิตเตอร์ตามในการไบแอส	68
รูปที่ 2.47	แสดงการใช้ออปแอมป์ในการไบแอสวงจรขยายคลาสบี	69
รูปที่ 2.48	แสดงการไบแอสคลาสซี	69
รูปที่ 2.49	แสดงการไบแอสคลาสซีโดยวิธีไบแอสตัวเอง (Self Bias)	70
รูปที่ 2.50	วงจรขยายแบนด์กว้าง	71
รูปที่ 2.51	วงจรสมมูลของวงจรขยายแบนด์กว้างเพื่อหาความต้านทานอินพุท	71
รูปที่ 2.52	วงจรสมมูลของวงจรขยายแบนด์กว้างเพื่อหาความต้านทานเอาต์พุท	72
บทที่ 3	การคำนวณและการสร้าง	
รูปที่ 3.1	แสดงแบนด์วิดท์ของช่องสัญญาณเอฟเอ็ม	75
รูปที่ 3.2	วงจรเสมือนของ L ที่ความถี่สูง	75
รูปที่ 3.3	วงจรเสมือนของ C ที่ความถี่สูง	76
รูปที่ 3.4	วงจรคอลลีท้อออสซิลเลเตอร์โดยใช้ JFET	77
รูปที่ 3.5	การต่อวงจรของไอซี MC12032 และ SA701	78
รูปที่ 3.6	ส่วนประกอบต่าง ๆ ของไอซีเบอร์ MC145152-2	79
รูปที่ 3.7	วงจรรูปฟิลเตอร์	80

รูปที่ 3.8	วงจรสังเคราะห์ความถี่โดยใช้เฟสล็อกความถี่ 400 MHz	81
รูปที่ 3.9	วงจร FM ดิมอดูเลเตอร์และวงจรผสมสัญญาณความถี่ 10.7 MHz	82
รูปที่ 3.10	วงจรกรองความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ทอันดับ 3	83
รูปที่ 3.11	วงจรกรองแถบความถี่ผ่านแบบบัตเตอร์เวิร์ทอันดับ 3	83
รูปที่ 3.12	แสดงวงจรแมทซ์ชิงอิมพีแดนซ์ทางด้านอินพุท	86
รูปที่ 3.13	แสดงวงจรแมทซ์ชิงอิมพีแดนซ์ทางด้านอินพุทที่สร้างขึ้น	87
รูปที่ 3.14	แสดงการพล็อตวงจรแมทซ์ชิงอิมพีแดนซ์ทางด้านอินพุท	87
รูปที่ 3.15	แสดงการเปลี่ยนจากอนุกรมเป็นขนานของวงจรแมทซ์ชิง	88
รูปที่ 3.16	แสดงวงจรแมทซ์ชิงอิมพีแดนซ์ทางด้านเอาต์พุท	89
รูปที่ 3.17	แสดงการพล็อตวงจรแมทซ์ชิงอิมพีแดนซ์ทางด้านเอาต์พุท	89
รูปที่ 3.18	แสดงวงจร ไบอัสตัวเอง	90
รูปที่ 3.19	แสดงวงจรพีแอมป์ลิไฟเออร์ที่ได้ทำการออกแบบ	90
รูปที่ 3.20	แสดงวงจรแมทซ์ชิงทางด้านอินพุท	91
รูปที่ 3.21	แสดงวงจรแมทซ์ชิงทางด้านอินพุทที่สร้างขึ้น	92
รูปที่ 3.22	แสดงการพล็อตวงจรแมทซ์ชิงทางด้านอินพุท	92
รูปที่ 3.23	แสดงวงจรแมทซ์ชิงทางด้านเอาต์พุท	93
รูปที่ 3.24	แสดงวงจรแมทซ์ชิงทางด้านเอาต์พุทที่สร้างขึ้น	93
รูปที่ 3.25	แสดงการพล็อตวงจรแมทซ์ชิงทางด้านเอาต์พุท	94
รูปที่ 3.26	แสดงจุดไบอัสของวงจรขยายกำลัง	94
รูปที่ 3.27	แสดงการไบอัสวงจรขยายกำลัง	95
รูปที่ 3.28	แสดงวงจรขยายกำลังที่ได้ทำการออกแบบ	96
รูปที่ 3.29	วงจรขยายแบนด์กว้างที่ออกแบบ	97
รูปที่ 3.30	วงจรขยายแบนด์กว้างความถี่ 400 MHz ที่สร้างขึ้น	99
รูปที่ 3.31	วงจรรวมของเครื่องส่งสัญญาณวิทยุย่านความถี่ยูเอชเอฟ	100
รูปที่ 3.32	วงจรรวมของเครื่องรับสัญญาณวิทยุย่านความถี่ยูเอชเอฟ	101
รูปที่ 3.33	วงจรรวมของเครื่องรับสัญญาณวิทยุย่านความถี่ยูเอชเอฟ (ต่อ)	102
รูปที่ 3.34	วงจรรวมของเครื่องรับสัญญาณวิทยุย่านความถี่ยูเอชเอฟ (ต่อ)	103
บทที่ 4	การทดลองและผลการทดลอง	
รูปที่ 4.1	กราฟแสดงผลวงจร VCO ความถี่ 400 MHz ระหว่างความถี่ที่ใช้ควบคุม วาเรียมเตอร์และความถี่เอาต์พุทที่ได้ (วัดผลจากตัวนับความถี่)	104
รูปที่ 4.2	กราฟแสดงผลวงจร VCO ความถี่ 400 MHz ระหว่างความถี่เอาต์พุทที่ได้ กับกำลังงานเอาต์พุท (วัดผลจากสเปกตรัมอนาล็อกเซอร์)	104

	หน้า
รูปที่ 4.3 กราฟแสดงผลวงจร VCO ความถี่ 355 MHz ระหว่างความถี่ที่ใช้ควบคุม วาเร็กเตอร์และความถี่เอาต์พุตที่ได้	105
รูปที่ 4.4 กราฟแสดงผลวงจร VCO ความถี่ 355 MHz ระหว่างความถี่เอาต์พุตที่ได้ กับกำลังงานเอาต์พุต	105
รูปที่ 4.5 กราฟแสดงผลวงจร VCO ความถี่ 55.7 MHz ระหว่างความถี่ที่ใช้ควบคุม วาเร็กเตอร์และความถี่เอาต์พุตที่ได้	106
รูปที่ 4.6 กราฟแสดงผลวงจร VCO ความถี่ 55.7 MHz ระหว่างความถี่เอาต์พุตที่ได้ กับกำลังงานเอาต์พุต	106
รูปที่ 4.7 ผลการตอบสนองของวงจรกรองแถบความถี่ผ่าน 45 MHz	107
รูปที่ 4.8 แสดงสัญญาณพาหะความถี่ 400MHz	107
รูปที่ 4.9 แสดงคลื่นพาหะความถี่ 400MHz ที่ทำการมอดูเลตด้วยสัญญาณทดสอบ ความถี่ 400Hz	108
รูปที่ 4.10 แสดงคลื่นพาหะความถี่ 400MHz ที่ทำการมอดูเลตด้วยสัญญาณทดสอบ ความถี่ 1kHz	108
รูปที่ 4.11 แสดงคลื่นพาหะความถี่ 400MHz ที่ทำการมอดูเลตด้วยสัญญาณทดสอบ ความถี่ 3kHz	109
รูปที่ 4.12 แสดงสัญญาณที่รับได้ที่ภาครับ ที่ความถี่กลาง 10.7MHz ของสัญญาณทดสอบ 400Hz	109
รูปที่ 4.13 แสดงสัญญาณที่รับได้ที่ภาครับ ที่ความถี่กลาง 10.7MHz ของสัญญาณทดสอบ 1kHz	110
รูปที่ 4.14 แสดงสัญญาณที่รับได้ที่ภาครับ ที่ความถี่กลาง 10.7MHz ของสัญญาณทดสอบ 3kHz	110
รูปที่ 4.15 เปรียบเทียบสัญญาณทดสอบด้านอินพุตกับเอาต์พุตความถี่ 400Hz	111
รูปที่ 4.16 เปรียบเทียบสัญญาณทดสอบด้านอินพุตกับเอาต์พุตความถี่ 1kHz	111
รูปที่ 4.17 เปรียบเทียบสัญญาณทดสอบด้านอินพุตกับเอาต์พุตความถี่ 3kHz	112
รูปที่ 4.18 แสดงคลื่นพาหะความถี่ 400MHz ที่มีขนาด 0dB	112
รูปที่ 4.19 แสดงคลื่นพาหะความถี่ 400MHz เมื่อผ่านวงจรขยายแบนด์กว้าง	113
รูปที่ 4.20 แสดงสัญญาณพาหะความถี่ 355MHz	113
รูปที่ 4.21 แสดงสัญญาณพาหะความถี่ 55.7MHz	114

สารบัญตาราง

	หน้า
บทที่ 2 ทฤษฎีหรือหลักการ	
ตารางที่ 2.1 แสดงวงจรออสซิลเลเตอร์แบบคลื่นรูปไซน์	7
บทที่ 3 การคำนวณและการสร้าง	
ตารางที่ 3.1 คำนวณมัลติไพล์ของวงจรแบบบัคเคอร์เวิร์ธ	83



บทที่ 1

บทนำ


การสื่อสารที่ใช้สัญญาณวิทยุเป็นพาหะในการส่งข่าวสารที่ใช้กันอยู่ในปัจจุบันนี้ มีอยู่หลายประเภทด้วยกันเช่น การใช้โทรศัพท์เคลื่อนที่ การใช้โทรศัพท์แบบไร้สาย หรือการกระจายเสียงทางวิทยุ เป็นต้น ซึ่งโดยหลักการแล้วการสื่อสารดังที่ได้กล่าวมานั้นจำเป็นต้องใช้ความถี่วิทยุเป็นสัญญาณพาหะ เพื่อที่จะให้นำสัญญาณข่าวสารจากเครื่องส่งสัญญาณไม่ว่าจะเป็นสถานีกระจายเสียงวิทยุ สถานีเครือข่ายโทรศัพท์เคลื่อนที่ ฯลฯ ไปยังเครื่องรับสัญญาณซึ่งได้แก่เครื่องโทรศัพท์เคลื่อนที่หรือวิทยุประเภทต่าง ๆ เป็นต้น ในอุปกรณ์ส่งและรับสัญญาณของการสื่อสารที่ใช้สัญญาณวิทยุเป็นพาหะนั้น โดยพื้นฐานแล้วจะมีส่วนประกอบต่าง ๆ ที่คล้ายคลึงกัน เช่นในส่วนของเครื่องส่งก็จะมีหน้าที่ใช้กำเนิดสัญญาณพาหะ ส่วนของการผสมสัญญาณพาหะเข้ากับสัญญาณข่าวสารที่จะส่ง และในส่วนของเครื่องรับก็จะมีหน้าที่ใช้ขยายสัญญาณ ส่วนของการเปลี่ยนสัญญาณวิทยุให้กลับเป็นสัญญาณข่าวสารตามเดิม เป็นต้น

จุดประสงค์ในการสร้าง โครงงานนี้ขึ้นมาก็เพื่อเป็นการศึกษาการทำงานของ การสื่อสารที่ใช้สัญญาณวิทยุเป็นพาหะ โดยจะทำการส่งสัญญาณเสียงด้วยการผสมเข้ากับสัญญาณพาหะในช่วงความถี่ UHF ซึ่งจะได้ทำการศึกษาหลักการทำงานของวงจรต่าง ๆ ที่ใช้ประกอบขึ้นเป็นเครื่องส่งและเครื่องรับ และได้ทำการทดลองสร้างเครื่องส่งและเครื่องรับที่ได้จากการนำวงจรต่าง ๆ ที่ได้ศึกษามาประกอบเข้าด้วยกันเพื่อให้สามารถใช้ส่งสัญญาณเสียงได้จริง ๆ

บทที่ 2 ทฤษฎีหรือหลักการ

2.1 บล็อกไดอะแกรม

รายละเอียดและการทำงานของเครื่องรับส่งสัญญาณวิทยุย่านความถี่ UHF สามารถอธิบายได้โดยพิจารณาจากบล็อกไดอะแกรมดังต่อไปนี้



รูปที่ 2.1 บล็อกไดอะแกรมของภาคส่ง

จากบล็อกไดอะแกรมในรูปที่ 2.1 พบว่าภาคส่งประกอบด้วยส่วนสำคัญต่าง ๆ ดังต่อไปนี้

1. วงจรขยายสัญญาณความถี่เสียง (Audio Frequency Amplifier)

โดยทำหน้าที่ขยายสัญญาณที่รับมาจากคอนเดนเซอร์ไมโครโฟน เนื่องจากระดับสัญญาณที่ได้จาก คอนเดนเซอร์ไมโครโฟนนั้นมีระดับสัญญาณต่ำ จึงจำเป็นต้องทำการขยายสัญญาณให้มีขนาดเพียงพอที่จะทำการมอดูเลตได้

2. วงจรมอดูเลเตอร์ (FM Modulator)

ทำหน้าที่มอดูเลตสัญญาณเสียงที่ได้รับการขยายจากวงจรขยายสัญญาณความถี่เสียง กับสัญญาณพาหะ (Carrier) ที่ได้จากวงจรสังเคราะห์ความถี่ เพื่อให้ได้สัญญาณ FM โดยการมอดูเลตจะเป็นแบบมอดูเลตในรูปของเฟสล็อกกลุ๊ปโดยตรง

3. วงจรสังเคราะห์ความถี่ (Frequency Synthesizer)

เป็นวงจรที่ให้กำเนิดความถี่แบบปรับค่าได้โดยใช้เฟสล็อกกลุ๊ป เพื่อเปลี่ยนค่าความถี่ของคลื่นพาหะสำหรับการมอดูเลตสัญญาณ FM ในแต่ละช่องสัญญาณ โดยประกอบไปด้วยวงจรย่อยที่สำคัญคือ

3.1) วงจรโวลเตจคอนโทรลอสซิลเลเตอร์ (Voltage Control Oscillator :VCO)

3.2) วงจรหารความถี่แบบโปรแกรมได้ (Programmable Frequency Divider หรือ Prescaler)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3) วงจรเฟสดีเทคเตอร์ (Phase Detector)

3.4) วงจรลูปฟิลเตอร์ (Loop Filter)

4. วงจรขยายกำลังย่านความถี่วิทยุ (Radio Frequency Power Amplifier)

ทำหน้าที่ขยายกำลังของสัญญาณ FM เพื่อให้มีกำลังมากเพียงพอที่จะส่งออกอากาศให้ได้ระยะทางที่ไกลขึ้น

จากบล็อกไดอะแกรมในรูปที่ 2.2 พบว่าภาครับประกอบด้วยส่วนสำคัญต่าง ๆ ดังต่อไปนี้

1. วงจรพรีแอมพลิฟายเออร์ (Pre-Amplifier)

ทำหน้าที่ขยายสัญญาณที่รับมาจากสายอากาศ เนื่องจากสัญญาณ FM ที่รับมาจากสายอากาศนั้นมีระดับสัญญาณต่ำ ดังนั้นจึงต้องทำการขยายสัญญาณให้มีขนาดเพิ่มขึ้นเสียก่อนที่จะส่งไปยังส่วนต่อ ๆ ไป

2. วงจรกรองแถบความถี่ผ่าน (Band Pass Filter : BPF)


ทำหน้าที่กรองเฉพาะสัญญาณช่วงความถี่ที่ต้องการ ให้สามารถผ่านออกไปได้โดยไม่ถูกลดทอนสัญญาณหรือถูกลดทอนสัญญาณน้อยที่สุด ส่วนสัญญาณในช่วงความถี่ที่ไม่ได้อยู่ในช่วงผ่านก็จะถูกลดทอนกำลังลง ซึ่งจะถูกลดทอนมากหรือน้อยขึ้นอยู่กับการออกแบบ

3. วงจรผสมสัญญาณ (Mixer)

ทำการผสมสัญญาณ FM ที่ผ่านออกมาจากวงจรกรองแถบความถี่ผ่านกับคลื่นพาหะที่ได้จากวงจรสังเคราะห์ความถี่ เพื่อทำการลดความถี่ของสัญญาณ FM ที่รับเข้ามา ในภาครับนี้มีวงจรผสมสัญญาณอยู่ 3 ชุดด้วยกัน (Multiple Conversion) ดังแสดงในรูปที่ 2.2 โดยที่ความถี่เอาต์พุตที่ต้องการของวงจรผสมสัญญาณชุดแรกคือ 45 MHz ซึ่งได้จากการทำการผสมคลื่น FM ที่ออกมาจากวงจร BPF กับคลื่นพาหะจากวงจรสังเคราะห์ความถี่ชุดแรก (351 – 355 MHz) ส่วนชุดที่ 2 ความถี่เอาต์พุตที่ต้องการ คือ 10.7 MHz ซึ่งได้จากการทำการผสมคลื่นเอาต์พุตของ วงจรขยายสัญญาณความถี่กลางของสัญญาณ 45 MHz กับคลื่นพาหะจากวงจรสังเคราะห์ความถี่ชุดที่ 2 (55.7 MHz) จากนั้นจึงทำการลดความถี่จาก 10.7 MHz ให้เหลือ 455 kHz โดยวงจรผสมสัญญาณชุดที่ 3 เนื่องจากวงจร FM ดิมอดูเลเตอร์ถูกออกแบบให้ทำงานกับสัญญาณความถี่ 455 kHz

4. วงจรขยายสัญญาณความถี่กลาง (Intermediate Frequency Amplifier)

ทำหน้าที่ขยายสัญญาณความถี่กลางที่ถูกแปลงความถี่ลงมา เพื่อให้มีระดับของสัญญาณเพียงพอที่จะสามารถนำไปใช้งานในส่วนต่อ ๆ ไปได้



รูปที่ 2.2 บล็อกไดอะแกรมของภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. วงจรกรองสัญญาณความถี่กลาง (Intermediate Frequency Filter)

เป็นวงจรกรองสัญญาณความถี่กลางที่ต้องการหลังจากการผสมสัญญาณแล้ว เนื่องจากในการผสมสัญญาณจะทำให้ได้สัญญาณความถี่ออกมาหลายค่า ซึ่งจะมีความถี่ที่ต้องการใช้งานเพียงความถี่เดียวก็คือความถี่กลางที่ได้ออกแบบไว้ ดังนั้นจึงต้องนำวงจรนี้มากรองเอาเฉพาะความถี่ที่ต้องการและทำการกดสัญญาณความถี่ที่ไม่ต้องการให้มันกำลังลดลงไป ซึ่งวงจรกรองสัญญาณความถี่กลางก็คือวงจรกรองแถบความถี่ผ่านนั่นเอง

6. วงจรดีมอดูเลเตอร์ (FM Demodulator)

ทำหน้าที่ดีมอดูเลตสัญญาณ FM เพื่อนำสัญญาณเสียงที่ได้ทำการมอดูเลตในภาคส่งกลับมา

7. วงจรสังเคราะห์ความถี่ (Frequency Synthesizer)

เช่นเดียวกับวงจรสังเคราะห์ความถี่ในภาคส่งคือสามารถปรับความถี่คลื่นพาหะได้ตามความต้องการไม่ว่าจะเพื่อใช้เลือกช่องสัญญาณต่าง ๆ ของสัญญาณ FM ที่ต้องการจะรับ หรือใช้เพื่อกำเนิคคลื่นพาหะในการผสมความถี่

8. วงจรขยายสัญญาณความถี่เสียง (Audio Frequency Amplifier)

เช่นเดียวกับวงจรขยายสัญญาณความถี่เสียงในภาคส่ง แต่ในภาครับทำหน้าที่ขับลำโพงเพื่อแสดงสัญญาณเอาท์พุทหรือส่งเสียงออกมานั่นเอง

2.2 วงจรออสซิลเลเตอร์ (Oscillator Circuit)

วงจรออสซิลเลเตอร์เป็นวงจรชนิดหนึ่งที่ใช้ทรานซิสเตอร์หรือหลอดสูญญากาศ ในการให้กำเนิดสัญญาณไฟสลับขึ้นที่เอาท์พุท โดยพื้นฐานแล้ววงจรออสซิลเลเตอร์นี้ก็คือ วงจรขยายสัญญาณหรือวงจรแอมพลิไฟเออร์นั่นเอง แต่ข้อแตกต่างจะอยู่ที่วงจรออสซิลเลเตอร์ ประกอบด้วยวงจรป้อนกลับสัญญาณจากเอาท์พุทไปอินพุท ซึ่งทำให้สามารถให้กำเนิดสัญญาณเอาท์พุทออกมาได้ โดยไม่จำเป็นต้องมีสัญญาณป้อนเข้ามาทางอินพุทแต่อย่างใด วงจรออสซิลเลเตอร์ชนิดที่นิยมใช้กันมากได้แก่ วงจรจูน RF ออสซิลเลเตอร์ (Tuned RF Oscillator) ซึ่งประกอบด้วยอินดักเตนซ์ และคาปาซิเตอร์ ในการผลิตสัญญาณคลื่น ไซน์ที่ความถี่รีโซแนนท์ออกที่เอาท์พุท

วงจรออสซิลเลเตอร์สามารถนำไปใช้ประโยชน์ได้หลายอย่างตัวอย่างเช่น เครื่องส่งคลื่นวิทยุทุกชนิดจำเป็นต้องใช้วงจรออสซิลเลเตอร์ในการผลิตสัญญาณคลื่นพาหะ RF (RF Carrier Waves) เช่นกันยังมีความจำเป็นต่อวงจรแปลงความถี่ (Frequency Converter) ของวงจรเครื่องรับซูเปอร์เฮเทอโรไดน์ (Superheterodyne) สำหรับสัญญาณความถี่กลาง IF หรือใช้สร้างโลคอลออสซิลเลเตอร์สำหรับการผสมสัญญาณและการนำสัญญาณกลับคืนมา นอกจากนี้ยังมีการใช้งานในเครื่องผลิตสัญญาณ (Signal Generator) หรือซิกเนลเจนเนอเรเตอร์ เป็นต้น ซึ่งสามารถผลิตได้ทั้งสัญญาณความถี่ต่ำหรือสัญญาณออดิโอ และสัญญาณคลื่นวิทยุได้ช่วยเช่นกันนอกจากนี้ในวงจรดิจิทัล วงจรออสซิลเลเตอร์ยังถูกใช้เป็นตัวผลิตสัญญาณนาฬิกาหรือสัญญาณ คล็อก (clock signal) ให้แก่มัลติไวเบรเตอร์ ซึ่งสัญญาณที่ผลิตออกมาเป็นพัลส์ที่มีความถี่แน่นอนเป็นต้น

วงจรรอสซิจิลเลเตอร์แบ่งออกได้เป็น วงจรรอสซิจิลเลเตอร์คลื่นรูปไซน์ และวงจรรอสซิจิลเลเตอร์ที่ไม่ใช่คลื่นรูปไซน์ เช่นเป็นคลื่นสี่เหลี่ยมของวงจรรอสซิจิลเลเตอร์แบบสมมาตรที่มีช่วงเวลา ON และ OFF เท่ากัน โดยทั่วไปเรียกวงจรชนิดนี้ว่า สแควร์เวฟเจเนอเรเตอร์ (Square wave Generator) หรือวงจรมัลติคล็อกสี่เหลี่ยม หรือเป็นคลื่นสี่เหลี่ยมของวงจรรอสซิจิลเลเตอร์แบบไม่สมมาตรที่มีช่วงเวลา ON และ OFF แตกต่างกันได้ ดังนั้นช่วงเวลาของระดับแรงดันไฟฟ้าสูงและต่ำจึงแตกต่างกันไปด้วย รูปคลื่นในลักษณะนี้เรียกว่าเร็กเทงกูลาร์ (Rectangular) หรือคลื่นรูปฟันเลื่อย (Sawtooth wave)

วงจรรอสซิจิลเลเตอร์ส่วนใหญ่จะเป็นคลื่นรูปไซน์ ซึ่งจะให้กำเนิดคลื่นรูปไซน์ออกมาตลอดเวลา โดยมีขนาดและความถี่คงที่ ชนิดของการอสซิจิลเลเตอร์แบ่งได้จากอุปกรณ์ที่ใช้ ดังนั้นวงจรรอสซิจิลเลเตอร์คลื่นรูปไซน์จะแบ่งได้เป็น

- 1) LC ออสซิจิลเลเตอร์
- 2) RC ออสซิจิลเลเตอร์
- 3) คริสตอล ออสซิจิลเลเตอร์

ซึ่งแต่ละแบบจะมีลักษณะการใช้งาน และข้อดีข้อเสียที่แตกต่างกันดังตารางที่ 2.1

โดยมีการเลือกชนิดของวงจรรอสซิจิลเลเตอร์ดังนี้

1. ความถี่ที่ต้องการ
2. เสถียรภาพของความถี่ที่ต้องการ
3. ต้องการเปลี่ยนค่าความถี่หรือไม่
4. ขอมให้มีการคิดเฟื้อนของความถี่หรือไม่
5. ค่ากำลังงานที่ต้องการ

2.3 หลักการของวงจรรอสซิจิลเลเตอร์


วงจรรอสซิจิลเลเตอร์คือวงจรรขยายชนิดหนึ่งนั่นเอง แต่เป็นวงจรรขยายชนิดป้อนกลับแบบบวก (Positive Feedback) จะสร้างสัญญาณเอาต์พุตออกมาที่ความถี่ค่าหนึ่งโดยไม่ต้องการสัญญาณอินพุต ดังนั้นอาจกล่าวได้ว่าวงจรรอสซิจิลเลเตอร์ประกอบด้วย 3 ส่วนคือ

1. วงจรรขยาย (Amplifier)
2. วงจรป้อนกลับแบบบวก (Positive Feedback)
3. วงจรรีโซแนนท์ (Resonance)

โดยที่วงจรรขยายเป็นวงจรรที่สามารถขยายสัญญาณตามความถี่ที่เราต้องการ วงจรป้อนกลับแบบบวกเป็นวงจรรป้อนกลับสัญญาณเพื่อที่จะนำมาขยายเพิ่มขึ้น โดยต้องเป็นการป้อนกลับแบบบวก และวงจรรรีโซแนนท์เป็นวงจรรที่ใช้เลือกความถี่

รูปแบบวงจรออสซิลเลเตอร์	ข้อดี-ข้อเสีย	ลักษณะการใช้งาน
LC ออสซิลเลเตอร์	<ol style="list-style-type: none"> 1. ความถี่เปลี่ยนแปลงได้ง่าย 2. เสถียรภาพทางความถี่ไม่ค่อยดี 3. นิยมนำไปใช้งานโดยทั่วไป 4. ใช้ในย่านความถี่สูง 	<ol style="list-style-type: none"> 1. ใช้ในเครื่องรับวิทยุ, ทีวี เอพเอ็ม ฯลฯ 2. ใช้เป็นตัวออสซิลเลเตอร์ในการวัดทางความถี่สูง
RC ออสซิลเลเตอร์	<ol style="list-style-type: none"> 1. ใช้ช่วงความถี่ต่ำ 2. ความถี่สามารถเปลี่ยนแปลงได้ 3. เสถียรภาพของความถี่ไม่ดี 	<ol style="list-style-type: none"> 1. ใช้เป็นตัวออสซิลเลเตอร์ในการวัดทางความถี่ต่ำ
คริสตัล ออสซิลเลเตอร์	<ol style="list-style-type: none"> 1. เสถียรภาพของความถี่ดีเป็นพิเศษ 2. ใช้ในย่านความถี่สูง 3. การทำให้ความถี่เปลี่ยนแปลงทำได้ยาก 	<ol style="list-style-type: none"> 1. ใช้ในเครื่องส่งวิทยุ, นาฬิกา, เครื่องมือวัดชนิดต่างๆ ฯลฯ 2. เมื่อนำมาใช้งานร่วมกับวงจรเฟสล็อกกลูป จะนำไปใช้งานได้อย่างกว้างขวาง

ตารางที่ 2.1 แสดงวงจรออสซิลเลเตอร์แบบคลื่นรูปไซน์



รูปที่ 2.3 แสดงวงจรป้อนกลับแบบบวก

จากรูปที่ 2.3 แสดงถึงบล็อกไดอะแกรมของวงจรป้อนกลับแบบบวก สามารถหาค่าอัตราขยายแรงดันรวมของวงจรได้ดังนี้

$$A_v = \frac{E_{out}}{E_{in}} = \frac{A}{1 - A\beta} \quad (2.1)$$

จากสมการจะเห็นได้ว่าถ้าเป็นการป้อนกลับแบบบวกของ $A\beta$ จะมีค่าเป็นบวก ค่าเฟสเซอร์ของลูปเกน $A\beta$ จะต้องอยู่ในควอดแรนท์ที่ 1 หรือ 4 หรืออยู่ในแกนศูนย์กลาง ซึ่งทำให้ค่าเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนจริงของเฟสเซอร์เกน $A\beta$ มีค่าเป็นจำนวนบวก อัตราการขยายรวมของวงจรจะมีค่าเพิ่มขึ้น และถ้าเทอม $A\beta = 1$ อัตราการขยายรวมของวงจรจะมีค่าเป็นอนันต์ สามารถนำมาอธิบายการเกิดออสซิลเลเตอร์ของวงจรออสซิลเลเตอร์ได้ว่า ถ้ามีสัญญาณขนาดเล็ก ๆ ป้อนเข้ามาทางอินพุตของวงจรขยาย สัญญาณเอาต์พุตที่ได้จะกลับเฟส 180° แล้วผ่านเข้าวงจรป้อนกลับซึ่งจะกลับเฟสไปอีก 180° ทำให้สัญญาณที่ป้อนกลับแบบบวกมาเสริมกับสัญญาณที่อินพุตซึ่งมีเฟสตรงกัน จึงทำให้สัญญาณอินพุตมีขนาดเพิ่มขึ้น สัญญาณเอาต์พุตที่ได้ก็จะมีขนาดใหญ่มากขึ้นตามไปด้วย เมื่อมีการป้อนกลับแบบบวกเข้ามาเสริมอีกก็จะทำให้ได้สัญญาณเอาต์พุตขนาดใหญ่ขึ้นไปเรื่อย ๆ นั่นก็คือค่าของรูปเกน $A\beta > 1$ จะเริ่มเกิดการออสซิลเลท โดยปกติการเพิ่มขึ้นของสัญญาณจะถูกจำกัดที่แรงดันค่าหนึ่งซึ่งอาจจะเป็นความสามารถของตัวระบบเอง เมื่อค่ารูปเกน $A\beta = 1$ ดังนั้นเมื่อเกิดการป้อนกลับก็เสมือนว่าป้อนกลับด้วยค่าแรงดันที่คงที่ จึงทำให้ได้เอาต์พุตที่มีระดับแรงดันเสมือนกับคงที่ คือเป็นการออสซิลเลท อย่างต่อเนื่องนั่นเอง โดยพิจารณาจากสมการจะได้ว่าค่า A จะถูกหารด้วยศูนย์ ซึ่งสัญญาณเอาต์พุต E_{out} ที่ขั้วของวงจรป้อนกลับถึงแม้ว่าสัญญาณอินพุต E_{in} จะมีค่าเท่ากับศูนย์

เงื่อนไขของเฟสสำหรับการออสซิลเลชัน จากที่วงจรโซ่ออสซิลเลเตอร์เป็นวงจรป้อนกลับ คุณสมบัติของการป้อนกลับ สามารถอธิบายได้โดยการเลือกค่า A และ β ให้เหมาะสมเนื่องจากค่าสัญญาณเอาต์พุต E_{out} เป็นค่าเฟสเซอร์ที่แทนสัญญาณโซ่จากสมการ (2.1) เป็นค่าอัตราส่วนของเฟสเซอร์ ซึ่งมีทั้งแมกนิจูดและมุม ซึ่งถูกลดรูปอยู่ในเชิงขั้ว ถึงแม้ว่าการลดรูปให้อยู่ในรูปเชิงขั้วสามารถทำได้ แต่บางครั้งเพื่อความสะดวกจะพิจารณาเฉพาะตัวส่วนของสมการที่ (2.1) จากที่กล่าวมาแล้วว่าการออสซิลเลชันจะเกิดเมื่อสัญญาณอินพุต E_{in} มีค่าเท่ากับศูนย์ ซึ่งทำให้อัตราการขยายรวมของวงจรรวมมีค่าเป็นอนันต์ ซึ่งค่า A มีค่าแน่นอนดังนั้นตัวหารในสมการที่ (2.1) ต้องมีค่าเท่ากับศูนย์ ถ้าวงจรมีค่าสัญญาณเอาต์พุตที่แน่นอนในขณะที่ไม่มีสัญญาณอินพุตเข้ามา ดังนั้นให้ตัวส่วนของสมการ (2.1) มีค่าเท่ากับศูนย์ได้สมการ

$$1 - A\beta = 0 \quad (2.2)$$

แปลงสมการ 2.2 อยู่ในรูปเชิงขั้วจะได้ว่า

$$A\beta = +1 = 1 \angle 0^\circ \quad (2.3)$$

ถ้ามุมเชิงขั้วของเฟสเซอร์ A และ β เขียนได้เป็น θ_A และ θ_β ผลคูณของเฟสเซอร์ A และ เฟสเซอร์ β จะได้เป็นผลบวกของมุมเฟส เพราะว่ามีมุมเฟสในสมการ (2.3) มีค่าเท่ากับศูนย์ ความต้องการที่จำเป็นสำหรับการออสซิลเลชันในวงจรป้อนกลับจะเป็น

$$\theta_A + \theta_\beta = 0 \quad (2.4)$$

ความสัมพันธ์ระหว่างมุมของเฟสเซอร์ A และ β สามารถเรียกได้ว่าเป็น เงื่อนไขของเฟสสำหรับการออสซิลเลชัน (phase criterion for oscillation) ในวงจรออสซิลเลเตอร์ในทางปฏิบัติ เงื่อนไขของเฟสในสมการ (2.4) มักจะเป็นตัวแสดงถึงความสำเร็จในการทำงาน ค่าฟอร์เวิร์ดเกน A มักจะเป็นค่าคงที่ที่มีการเปลี่ยนแปลงเล็กน้อยในมุมเฟส θ_A ถ้าเฟสเซอร์ β ทำให้ขึ้นอยู่กับความถี่ พฤติกรรมของวงจรโดยรวมจะต้องปรับตัวเอง จนกระทั่งมุมเฟส θ_β เป็นไปตามสมการ (2.4)

โดยอาจสรุปเป็นเงื่อนไขการเกิดออสซิลเลทได้ดังนี้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1) อัตราการขยายของรูปเกน ต้องมีค่ามากกว่าหรือเท่ากับ 1

2) ผลรวมของเฟสต้องเป็นจำนวนเต็มเท่าของ 2π เรเดียน หรือ $0, 360^\circ, \dots$

ถ้าเกิดกรณีทั้งสองพร้อมกันวงจรจึงเกิดการออสซิลเลท

ในวงจรออสซิลเลเตอร์ โดยทั่วไปจะเกิดการออสซิลเลทได้ด้วยตัวเองโดยไม่ต้องมีการป้อนสัญญาณอินพุทเข้าไปเลยแม้แต่น้อย ทั้งนี้เพราะว่าสัญญาณที่ช่วยกระตุ้นให้เกิดการออสซิลเลทในขณะเริ่มต้นนั้นคือ สัญญาณรบกวนที่มีอยู่ในอุปกรณ์นั่นเอง แต่ยังคงจำเป็นต้องป้อนไฟเลี้ยงให้กับวงจรตลอดเวลา



รูปที่ 2.4 แสดงการเกิดออสซิลเลท

2.4 วงจร LC ออสซิลเลเตอร์

เป็นวงจรออสซิลเลเตอร์ที่ใช้วงจรรีโซแนนซ์ซึ่งสร้างมาจากค่าอินดักเตอร์และคาปาซิเตอร์ โดยวงจร LC ออสซิลเลเตอร์จะมีเสถียรภาพดีกว่าวงจร RC ออสซิลเลเตอร์ทั้งช่วงสั้น ๆ (short term) และในช่วงการทำงานที่ยาว (long term) ซึ่งความเสถียรภาพของการทำงานช่วงสั้น ๆ (short term stability) อ้างอิงถึงการเปลี่ยนแปลงความถี่กับคาบเวลาน้อยกว่าเป็นจำนวนวินาที ส่วนความเสถียรภาพของการทำงานในช่วงเวลายาว (long term stability) อ้างอิงถึงความถี่ที่เลื่อนคลอคลอคาบเวลา

ซึ่งวงจรรีโซแนนซ์จะเป็นส่วนป้อนกลับของสัญญาณ ซึ่งจะผลิตสัญญาณไซน์ผ่านตัววงจร LC ตัววงจรเองโดยธรรมชาติจะผลิตสัญญาณไซน์บริสุทธิ์ (pure sine) ออกมา ซึ่งไม่เหมือนกับเครื่องกำเนิดสัญญาณในห้องแล็บในปัจจุบันนี้ ซึ่งจะผลิตสัญญาณไซน์เทียมออกมา (Pseudo sinusoidal) ซึ่งนำมาจาก การแปลงรูปสัญญาณ (Shaping) ของสัญญาณสี่เหลี่ยม (SquareWave)

สัญญาณไซน์บริสุทธิ์ เป็นที่ต้องการในระบบเสียง และระบบสื่อสารหรืออาจใช้ในการทดสอบวงจรเพื่อหาค่า ฮาร์โมนิค ดิสทอร์ชัน (Harmonic Distortion)


วงจรรีโซแนนซ์ซึ่งต่ออยู่กับวงจรออสซิลเลเตอร์ จะสามารถทำงานได้ทั้งในโหมดอนุกรมและโหมดขนาน ค่าแบนด์วิดท์ของวงจรรีโซแนนซ์กำหนดจากความถี่ต่ำสุดที่เริ่มออสซิลเลท (lower

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

frequency) และความถี่สูงสุดที่สามารถถอดซิกนัล (upper frequency) ที่จุด -3 dB หรือ จุดที่กำลังของวงจรลดลงครึ่งหนึ่ง (half power point) ซึ่งเราหาค่าแบนด์วิดท์ ได้จาก

$$BW = f_h - f_l = \Delta f \quad (\text{in HZ}) \quad (2.5)$$

$$\text{radian } BW = \omega_h - \omega_l = \Delta\omega \quad (\text{in rad/sec}) \quad (2.6)$$



รูปที่ 2.5 ผลการตอบสนองทางเกณฑ์ทั่วไปของวงจรรีโซแนนซ์

จากนิยาม Q เป็นค่าความถี่กลางหรือความถี่รีโซแนนซ์หารด้วยค่าแบนด์วิดท์

$$Q = \frac{f_0}{\Delta f} = \frac{f_0}{BW} = \frac{\omega_0}{\Delta\omega} \quad (2.7)$$


จากนิยามค่า Q ตามสมการจะสามารถหาค่าโดยตรงจากผลการทดลอง

2.4.1 ค่า Q สำหรับวงจรอนุกรม RLC และขนาน RLC

จากรูปที่ 2.6 เป็นวงจรอนุกรม RLC โดยทั่วไป ใช้กฎการแบ่งแรงดัน (voltage - divider) จะได้

$$\begin{aligned} G(s) &= \frac{V_o(s)}{V_s(s)} \\ &= \frac{R}{sL + \frac{1}{sC} + R_{eq}} \\ &= \frac{sRC}{s^2 LC + sR_{eq}C + 1} \end{aligned} \quad (2.8)$$

เมื่อ $R_{eq} = R_s + R$



รูปที่ 2.6 วงจรอนุกรมรีโซแนนซ์

ค่าอัตราขยายของวงจรหรือฟังก์ชันส่งผ่าน (Transfer Function) สามารถแสดงให้อยู่ในรูปอย่างง่ายได้ และทั้งที่ความถี่รีโซแนนซ์ ω_0 และค่า Q จะสามารถหาค่าได้โดยตรง แต่อย่างไรก็ตามจะไม่สามารถแสดงถึงการเปลี่ยนมุมเฟสใดๆ

$$\begin{aligned} \frac{sRC}{s^2 LC + sR_{eq} C + 1} &= \frac{\frac{sR}{L}}{s^2 + \frac{sR_{eq}}{L} + \frac{1}{LC}} \\ &= \frac{\frac{sR}{L}}{s^2 + \frac{s\omega_0}{Q} + \omega_0^2} \end{aligned} \quad (2.9)$$

ดังนั้นจะสามารถหาค่าความถี่รีโซแนนซ์และค่า Q ได้โดย

$$\omega_0^2 = \frac{1}{LC} \quad (2.10)$$

$$Q = \frac{\omega_0 L}{R_{eq}} = \frac{1}{\omega_0 R_{eq} C} \quad (2.11)$$

ต่อไปจะคิดหาค่าความถี่รีโซแนนซ์และค่า Q และคิดค่ามุมเฟสร่วมกับวงจรรีโซแนนซ์ โดยให้ $s = j\omega$ และลดรูป $G(j\omega)$ ในเทอมของแอมพลิจูด $G(\omega)$ และ มุมเฟส θ ได้เป็น

$$G(\omega) = \frac{\omega RC}{\sqrt{(1 - \omega^2 LC)^2 + (\omega R_{eq} C)^2}} \quad (2.12)$$

$$\tan \theta = \frac{1 - \omega^2 LC}{\omega CR_{eq}}$$

$$= \frac{\text{Im}\{G(j\omega)\}}{\text{Re}\{G(j\omega)\}} \quad (2.13)$$

ซึ่งจะมีเงื่อนไข 2 เงื่อนไขที่กำหนดรีโซแนนซ์ได้แก่

(1) ค่าแมกนิจูดของอัตราขยายมากที่สุด $|G(j\omega)| = \text{maximum}$

(2) ส่วนจินตภาพ $G(j\omega)$ จะต้องเท่ากับศูนย์ ซึ่งจะหมายความว่า $\theta = 0$ และ $\tan \theta = 0$

ดังนั้นจะได้

$$1 - \omega_0^2 LC = 0 \quad (2.14)$$

$$\omega_o = \frac{1}{\sqrt{LC}} \quad (\text{เงื่อนไขของการรีโซแนนซ์}) \quad (2.15)$$

$$G(\omega_o) = \frac{\omega_o RC}{\sqrt{(\omega_o R_{eq} C)^2}} = \frac{R}{R_{eq}} \quad (2.16)$$

$$\theta(\omega_o) = 0^\circ$$

ค่าแบนด์วิดท์จะหาได้จากค่าความถี่สองค่าที่ $G(j\omega) = \frac{G(\omega_o)}{\sqrt{2}}$ (2.17)

$$\frac{\omega RC}{\sqrt{(1 - \omega^2 LC) + (\omega R_{eq} C)^2}} = \frac{R}{R_{eq} \sqrt{2}}$$

$$\therefore (1 - \omega^2 LC) = \pm (\omega CR_{eq})$$

$$\therefore \omega^2 LC + \omega CR_{eq} - 1 = 0 \quad (2.18)$$

$$\omega^2 LC - \omega CR_{eq} - 1 = 0 \quad (2.19)$$

แก้สมการ (2.18) และ (2.19) จะได้รากทั้งหมด 4 ค่า ซึ่งจะมีสองรากที่มีค่าดังนี้คือ

$$\omega l = \left(\frac{1}{2LC} \right) \left[-R_{eq} C + \sqrt{(R_{eq} C)^2 + 4LC} \right]$$

$$\omega h = \left(\frac{1}{2LC} \right) \left[R_{eq} C + \sqrt{(R_{eq} C)^2 + 4LC} \right]$$

$$\Delta\omega = \omega h - \omega l = \frac{2CR_{eq}}{2LC} = \frac{R_{eq}}{L}$$

$$\therefore Q = \frac{\omega_o}{\Delta\omega} = \frac{\omega_o L}{R_{eq}}$$

จากเงื่อนไขของความถี่รีโซแนนซ์ ; $L = \frac{1}{\omega_o^2 C}$ ดังนั้น

$$Q = \frac{\omega_o L}{R_{eq}} = \frac{1}{\omega_o R_{eq} C} \quad (2.20)$$

ซึ่งเมื่อแทนค่าของ ωl และ ωh ลงในความสัมพันธ์ของมุมเฟส จะได้ค่ามุมเฟสของความถี่ที่กำลังลดลงครึ่งหนึ่ง


$$\tan \theta l = 1 ; \theta l = 45^\circ$$

$$\tan \theta h = -1 ; \theta h = -45^\circ$$

ถ้าค่าความต้านทานของแหล่งกำเนิดเป็นศูนย์ ($R_s = 0$) ; เมื่อ $G(\omega_o) = 1$ และ

$$Q = \frac{\omega_o L}{R_o} = \frac{1}{\omega_o RC} \quad \text{มันจะไม่มี การเปลี่ยนแปลงในมุมเฟส}$$

การหาค่า Q ของวงจรขนาน LC รีโซแนนซ์ หาได้จากวงจรในรูปที่ 2.7 ใช้กฎการแบ่งแรงดัน



รูปที่ 2.7 วงจรรีโซแนนซ์แบบขนาน

$$G(s) = \frac{V_o(s)}{V_s(s)} = \frac{Z(s)}{Z(s) + R_s} \quad (2.21)$$

$$\text{เมื่อ } Z(s) = R // \left(\frac{1}{sC} \right) // sL$$

$$= \frac{sLR}{s^2RLC + sL + R}$$

$$G(s) = \frac{sLR}{s^2RR_sLC + sL(R + R_s) + RR_s} \quad (2.22)$$

ให้ $s = j\omega$ และหา $G(j\omega)$ ในเทอมของแอมพลิจูด $G(j\omega)$ และมุมเฟส θ ดังนั้น

$$G(\omega) = \frac{\omega LR}{\sqrt{(RR_s)(1 - \omega^2 LC)^2 + (\omega L)^2 (R + R_s)^2}} \quad (2.23)$$

$$\tan \theta = \frac{RR_s(1 - \omega^2 LC)}{-\omega L(R + R_s)} \quad (2.24)$$

หาความถี่รีโซแนนซ์เมื่อ $\text{Im}\{G(\omega)\} = 0$, $\tan \theta = 0$ ดังนั้น

$$\omega_0 = \frac{1}{\sqrt{LC}}$$

$$G(\omega_0) = \frac{\omega_0 LR}{\omega_0 L(R + R_s)}$$

$$= \frac{R}{R + R_s}$$

$$\tan \theta = 0 ; \theta = 0^\circ$$

ค่าความถี่ที่จุดที่กำลังลดลงครึ่งหนึ่ง สามารถคำนวณได้จากวิธีเดียวกับวงจรรีโซแนนซ์อนุกรมค่ารากได้

$$\omega_l = \frac{-L(R + R_s) + \sqrt{L^2(R + R_s)^2 + 4(RR_s)^2 LC}}{2RR_sLC}$$

$$\omega_h = \frac{L(R + R_s) + \sqrt{L^2(R + R_s)^2 + 4(RR_s)^2 LC}}{2RR_sLC}$$

$$\Delta\omega = \omega_h - \omega_l = \frac{R + R_s}{RR_sC}$$

$$Q = \frac{\omega_o}{\Delta\omega} = \frac{\omega RR_s C}{R + R_s}$$

$$= \frac{RR_s}{\omega_o L (R + R_s)}$$

$$Q = \frac{R_p}{\omega_o L} = \omega_o C R_p \quad \text{เมื่อ} \quad R_p = R // R_s \quad (2.25)$$


เมื่อแทนค่า ωl และ ωh ลงในความสัมพันธ์ของมุมเฟส ค่ามุมเฟสที่ความถี่ ω จุดที่กำลังลดลงครึ่งหนึ่ง จะหาได้ดังนี้

$$\tan \theta l = -1 ; \theta l = -45^\circ$$

$$\tan \theta h = 1 ; \theta h = 45^\circ$$

เมื่อความต้านทานของแหล่งจ่ายเท่ากับศูนย์ ($R_s = 0$) เมื่อ $G(\omega_o) = 1$ และ $Q = 0$ และ $R \rightarrow \infty$ จะได้ $Q = \omega_o R_s C$

LC ออสซิลเลเตอร์จะใช้ให้เป็นประโยชน์ในวงจรออสซิลเลเตอร์ทั่วไป เหนือกว่าความถี่ค่าสุดที่ถูกจำกัดโดยขนาดของอินดักเตอร์ในทางปฏิบัติ ซึ่งโดยที่ความถี่ค่า ๆ มักจะใช้วงจร RC ออสซิลเลเตอร์มากกว่า




รูปที่ 2.8 บล็อกไดอะแกรมของวงจร LC ออสซิลเลเตอร์

จากรูปที่ 2.8 แสดงบล็อกไดอะแกรมของวงจร LC ออสซิลเลเตอร์โดยทั่วไป วงจรจะเริ่มต้นสัญญาณเริ่มต้น โดยกำเนิดสัญญาณไซน์ซึ่งป้อนกลับมาจากอินพุทของวงจรขยาย การป้อนกลับนี้พอเพียงที่จะทำให้ เริ่มเกิดการออสซิลเลท และออสซิลเลทได้ต่อไป วงจรจะมีค่า Q สูงและวงจรขยายทำงานในคลาส C

2.4.2 การทำงานของ L และ C

จากวงจรในรูปที่ 2.9 (a) แบตเตอรี่จ่ายพลังงานให้คาปาซิเตอร์ C ซึ่งต่อขนานอยู่กับอินดักเตอร์ L ในลักษณะนี้ยังไม่มีกระแสไหลใด ๆ เกิดขึ้น แบตเตอรี่จะชาร์จประจุให้แก่คาปาซิเตอร์จนกระทั่งถึงระดับแรงดันไฟฟ้า V_C และเกิดไฟฟ้ากระแสตรง I_L ไหลภายในคอยล์ ดังนั้นจะเกิดพลังงานไฟฟ้าสะสมภายในตัวคาปาซิเตอร์ และเกิดพลังงานแม่เหล็กสะสมภายในคอยล์ขึ้น จากรูปที่ 2.9 (b) สวิตช์ s ถูกเปิดวงจร ทำให้วงจรของแบตเตอรี่ V_A ถูกตัดขาดออกจากวงจร LC ทันที ในสถานะเช่นนี้จึงสามารถที่จะพิจารณาการทำงานของวงจร LC ได้เมื่อปราศจากแบตเตอรี่ ระดับของกระแส I_L จะค่อยๆ ลดลง ดังนั้นจึงเกิดการเปลี่ยนแปลงโดยการเหนี่ยวนำของสนามแม่เหล็ก ทำให้เกิดแรงดันไฟฟ้า V_L ขึ้น ในขณะที่คอยล์ L จึงเสมือนกับเป็นแหล่งจ่ายแรงดันไฟฟ้าของวงจร LC แต่อย่างไรก็ตามขั้วของแรงดันไฟฟ้า V_L จะต้องอยู่ในตำแหน่งที่ทำให้ I_L ไหลในทิศทางเดียวกันเพื่อที่ C จะสามารถคายประจุได้แต่ที่จริงแล้ว V_L จะชาร์จประจุให้แก่ C ด้วยขั้วที่ตรงกันข้ามเมื่อ V_C เปลี่ยนไปจนมีค่ามากกว่าค่า V_L คาปาซิเตอร์จะจ่ายกระแสคายประจุ I_C ออกมาซึ่งมีทิศทางที่ตรงกันข้ามกับ I_L




รูปที่ 2.9 การเกิดออสซิลเลทของวงจร LC ที่ความถี่รีโซแนนซ์
 (a) ในขณะที่สวิตช์ปิดวงจรแบตเตอรี่จะชาร์จประจุให้แก่ C และ
 (b) ในขณะที่สวิตช์เปิดวงจร วงจรแบตเตอรี่จะถูกตัดขาดออกจาก
 วงจร LC ในวงจรขณะนี้เกิดการแลกเปลี่ยนพลังงานระหว่าง L กับ C


ผลลัพธ์ที่เกิดขึ้น คือจะเกิดการแลกเปลี่ยนพลังงานระหว่างอินดักแตนซ์และคาปาซิแตนซ์เกิดการเปลี่ยนแปลงระหว่าง V กับ I ด้วยความถี่รีโซแนนซ์ธรรมชาติของวงจร LC ขึ้น ขณะใดก็ตามที่ I_L มีค่าเปลี่ยนเป็นศูนย์ก็จะเกิดการเหนี่ยวนำ V_L ขึ้นและขณะใดก็ตามที่ V_C มีค่าเป็นศูนย์ก็จะเกิดการเปลี่ยนแปลงเป็นกระแส I_C ขึ้นสลับกันอยู่อย่างนี้เรื่อยไป ทำให้เกิดเป็นคลื่นไซน์ที่มีลักษณะต่อเนื่องตลอดเวลา ซึ่งจะสังเกตได้ว่า V และ I จะไม่สามารถเปลี่ยนแปลงค่าได้อย่างทันทีทันใด

แอมพลิจูดของการออสซิลเลทค่า V และ I จะค่อยๆ ลดลงเรื่อยๆ เนื่องจากเกิดการสูญเสียพลังงานที่ความต้านทานของวงจร จนกระทั่งแอมพลิจูดของคลื่นไซน์จะมีค่าเข้าใกล้ศูนย์ในที่สุด ถ้าในวงจรจูนไม่มีความต้านทานเลขการออสซิลเลทก็จะดำเนินต่อไปเรื่อย ๆ การทำงานของ วงจร LC ในการออสซิลเลททำให้เกิดคลื่นไซน์ จากพลังงานที่สะสมอยู่ในวงจรเรียกว่าริงกิง (Ringing) ซึ่งที่จริงแล้วเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คอยล์ในวงจรใด ๆ ก็ตามสามารถเกิดริงกิ้งได้เนื่องจากค่าคาปาซิแตนซ์ค้ำ (Stray Capacitance) ที่ต่อขนานอยู่



(a) อันแคมป์ ออสซิลเลชัน
(Undamped Oscillation)



(b) วงจรจูนที่มีค่ารีซิสแตนซ์อนุกรมต่ำ



(c) วงจรจูนที่มีค่ารีซิสแตนซ์อนุกรมสูง

รูปที่ 2.10 การเกิดแคมป์ลิ่ง (damping)

จากรูปที่ 2.10 (a) เป็นสัญญาณไซน์ในอุดมคติไม่มีการลดทอนของสัญญาณ สามารถออสซิลเลทไปได้อย่างตลอดเวลา รูปที่ 2.10 (b) เป็นคลื่นจากวงจรจูนที่มีค่าความต้านทานภายในเล็กน้อย รูปที่ 2.10 (c) เป็นคลื่นของวงจรจูนที่มีความต้านทานภายในมาก

สำหรับลักษณะของคลื่นที่มีค่า I ลดลงอย่างรวดเร็ว จะเกิดขึ้นได้ในคอยล์ที่มีค่า Q สูงๆ วงจร LC อาจจะเรียกได้อีกชื่อหนึ่งคือวงจรแท็งก์ (Tank circuit) เนื่องจากสามารถเก็บสะสมพลังงานเพื่อก่อให้เกิดการออสซิลเลทได้ คุณสมบัติของวงจรแท็งก์ในการผลิตคลื่นไซน์ซึ่งมีอินพุทเป็นไฟตรงหรือเป็นพัลส์ก็ได้เรียกว่าฟลายวีลเอฟเฟ็ค (Flywheel Effect)

สัญญาณออสซิลเลเตอร์ซึ่งเป็นสัญญาณไฟสลับ โคมป์คิกจะถูกค้ำเปิดไปยังวงจรภาคต่อไปเพื่อขยายสัญญาณ ซึ่งวิธีการค้ำเปิดอาจจะเป็นแบบค้ำเปิดโดยใช้คาปาซิเตอร์ หรือ โคมป์คิกค้ำกับหม้อแปลงไฟฟ้าก็ได้

2.4.3 อินคัศเคอรและคาปาซเคอรในทางปฏิบัติ

คา L กับ C ในทางปฏิบัติจะตองพิจารณาถึงคาคุณภาพ (Q) ของตัวอุปกรณด้วย คา Q เป็นอัตราสวนของพลังงานที่สะสมตอพลังงานที่สูญเสียไปในตัวอุปกรณ

และคา C ที่ในวงจรรีโซแนนทควรจะมีคา Q สูง และมีความเสถียรภาพกับสัมประสิทธิ์ของอุณหภูมิ โดยมีแบบพอสเลน (Porcelain) , เซรามิก (Ceramic) , โพลีสไครีน (Polystyrene) และซิลเวอร์ไมกา (Silver mica) โดยที่ความถี่ย่านความถี่สูง (HF) โพลีสไครีนจะดีที่สุด ส่วนในย่าน VHF และความถี่สูงขึ้นไปควรจะใช้ พอสเลน และ เซรามิก

อินคัศเคอรจะเก็บพลังงานอยู่ในรูปสนามแม่เหล็ก และสูญเสียพลังงานให้กับความต้านทาน คา คาปาซเคอนทจะเก็บพลังงานอยู่ในรูปสนามไฟฟ้า ระหว่างเพลททั้งสอง และสูญเสียพลังงานในรูปการรั่วไหลระหว่างเพลท

คาอินคัศเคอนท

$$Q = \frac{\text{reactance}}{\text{resistance}} = \frac{\omega L}{R} \tag{2.26}$$

โดยคา R เป็นคาความต้านทานที่อนุกรมตลอดของการพันคอยล์ ความตองการคา Q จะเปลี่ยนไปแต่ละวงจร ที่ใช้งานทั่วไปคือมีคามากกว่า 500 ขึ้นไป

คาคาปาซเคอนท

$$Q = \frac{\text{susceptance}}{\text{conductance}} = \frac{\omega C}{G} \tag{2.27}$$

โดยคา G เป็นคาความนำของไดอิเล็กทริกระหว่างคาเพลทของคาปาซเคอร โดย C มีคา Q ดีจะมีคาประมาณ 1000

เทอมตรงข้าม (Inverse Term) ของคา Q เรียกว่าดิสซิเพชัน (Dissipation (D)) โดย

$$\text{Dissipation} = \frac{1}{\text{Quality}} \tag{2.28}$$

ลวดตัวนำที่พันหรือขดขึ้นเป็นคอยล์ มักจะใช้ในวงจรความถี่ไฟสลับ ทำหน้าที่เป็นตัวที่ทำให้เกิดอินคัศเคอนทในวงจร เรียกอุปกรณพวกนี้ว่าอินคัศเคอร

คาอินคัศเคอรของคอยล์พันบนแกนอากาศ (air core) ชั้นเดียวหาได้โดย

$$L(nH) = \frac{1000N^2R^2}{9R + 10L} \tag{2.29}$$

หรือหาจำนวนรอบของขอลวดโดยการจัดสูตรใหม่

$$N = \sqrt{\frac{L(9R + 10L)}{1000R^2}} \tag{2.30}$$

โดยที่

N = จำนวนรอบ

R = รัศมีหน่วยเป็นนิ้ว

L = ความยาวหน่วยเป็นนิ้ว

หรือถ้าพันบนแกนทอรอยด์ (toroid) จะสามารถหาจำนวนรอบได้จากสูตร

$$N = 100 \sqrt{\frac{L}{A_L}} \quad (2.31)$$

เมื่อ

N=จำนวนรอบ

L=อินดักแตนซ์ หน่วย (μH) A_L = core factor หน่วย ($\mu H / 100$ รอบ)

หรืออาจจะหาค่าอินดักแตนซ์ของแกนทอรอยด์จากสูตรนี้

$$L = 11.7 \mu_0 t N^2 \log \frac{OD}{ID} \quad (2.32)$$

หรืออาจหาเป็นจำนวนรอบ

$$N = \sqrt{\frac{L}{11.7 \mu_0 t \log \frac{OD}{ID}}} \quad (2.33)$$

โดยที่ L = ค่าอินดักแตนซ์ หน่วยเป็น nH

N = จำนวนรอบที่ผ่านรูตรงกลาง

 μ_0 = ค่าเพอมีเอบิลิตี (permeability) ของวัสดุที่ใช้ทำแกนทอรอยด์

t = ความหนาของแกนทอรอยด์หน่วยเป็นนิ้ว

OD = เส้นผ่านศูนย์กลางวงกลมนอกของแกนทอรอยด์

ID = เส้นผ่านศูนย์กลางวงกลมในของแกนทอรอยด์

เมื่อจะเพิ่มค่าอินดักแตนซ์ อาจทำได้โดยพันคอล์ยลบนแกนพาวเดอร์ไอรอน (powdered iron) หรือแกนเฟอร์ไรท์ (ferrite) โดยค่าอินดักแตนซ์จะเพิ่มขึ้นเป็นสัดส่วนกับค่าเอฟเฟคทีฟเพอมีเอบิลิตี (effective permeability) ที่ความถี่ค่าขนาดคอล์ยจะใหญ่


ค่าที่ได้จากการคำนวณของสูตรนี้จะใกล้เคียงความจริงถ้าความยาวของการพันลวด ค่า L มีไม่น้อยกว่า 0.8 R

แต่ถ้าใช้ทอรอยด์เป็นแกนแม่เหล็ก ก็จะเพิ่มค่าอินดักแตนซ์ได้ แต่ก็เพิ่มค่าอหุมนิมิตีที่ขึ้นอยู่กับค่าอินดักแตนซ์แกนรูปทรงกระบอกจะมีผลต่อค่าอหุมนิมิตีน้อย เพราะค่าเอฟเฟคทีฟเพอมีเอบิลิตีกำหนดโดยรูปทรงของแกน

2.4.4 ผลกระทบต่อความถี่ของการออสซิลเลทเนื่องจากการ โหลดของวงจรรีโตนกลับ

จากรูปที่ 2.11 แสดงความต้านทานอินพุทของวงจรรายชานซิสเตอร์ ซึ่งจะแสดงตัวเป็นค่า โหลดของวงจรรีโตนกลับและจะไปลดค่า Q ของวงจรรีโตนกลับ โดยค่าความถี่ของวงจรรีโตนกลับแบบขนานขึ้นกับ

$$f_r = \frac{1}{2\pi \sqrt{LC_T}} \sqrt{\frac{Q^2}{Q^2 + 1}} \quad (2.34)$$




รูปที่ 2.11 ความต้านทานอินพุทของวงจรถานซิสเตอร์เป็นโหนดของวงจรป้อนกลับ

คามกฎของทัมบ์ (thumb) สำหรับค่า Q ที่มากกว่า 10 ความถี่จะประมาณได้เป็น $\frac{1}{2\pi\sqrt{LC_T}}$


เมื่อค่า Q น้อยกว่า 10 จะทำให้ f_r มีค่าลดลง

ซึ่งอาจจะแก้ปัญหานี้ได้โดยเปลี่ยนตัวทรานซิสเตอร์เป็นเฟต ซึ่งจะไปลดผลของความต้านทานอินพุทของทรานซิสเตอร์ เพราะเฟตจะมีค่าความต้านทานอินพุทสูงกว่าทรานซิสเตอร์



รูปที่ 2.12 โหนดที่เป็นคาปาซิทีฟค่ออยู่กับเอาต์พุทของออสซิลเลเตอร์


แต่ถึงอย่างไรก็ตามเมื่อโหนดภายนอกต่อเข้ากับเอาต์พุทของวงจรออสซิลเลเตอร์ ดังรูปที่ 2.12 ค่าความถี่ f_r ก็จะลดลงเพราะการลดค่าของ Q ซึ่งจะเกิดเมื่อความต้านทานโหนด มีค่าน้อย ในบางกรณีสามารถกำจัดผลนี้ได้โดยการใช้ทรานฟอร์เมอร์คัปปลิงแทนดังรูปที่ 2.13



รูปที่ 2.13 การต่อโหนดโดยใช้วิธีทรานส์ฟอร์มเมอร์คัปปลิง

2.5 คอลพิทท์ออสซิลเลเตอร์ (Colpitts Oscillator)

ลักษณะที่เด่นชัดของวงจรออสซิลเลเตอร์ชนิดนี้ก็คือมีคาปาซิทีฟโวลเตจดีไวเดอร์ สำหรับ การป้อนกลับสัญญาณอยู่อย่างชัดเจนดังรูปที่ 2.14 (วงจรโวลเตจดีไวเดอร์คือ วงจรแบ่งแรงดันไฟฟ้า คกร่วม ที่ใช้งานกันบ่อยได้แก่รีซิสเตอร์โวลเตจดีไวเดอร์)




รูปที่ 2.14 วงจรออสซิลเลเตอร์แบบคอลพิทท์

C1 และ C2 ประกอบกันขึ้นเป็นวงจรดีไวเดอร์อนุกรมต่อกับคอยล์ ในส่วนของวงจรคอลเลกเตอร์ และแรงดันไฟฟ้าที่ตกคร่อม C3 จะถูกป้อนกลับแบบบวกไปยังขาเบส

จุดต่อระหว่าง C1 และ C2 จะถูกต่อลงกราวด์ ดังนั้นจึงเป็นเสมือนว่าวงจรปาซิทีฟโวลเทจดีไวเดอร์นั้นเป็นวงจรเทียบเท่ากับการเทียปคอยล์ สำหรับสัญญาณของวงจรออสซิลเลเตอร์แรงดันไฟฟ้า V_{C1} และ V_{C2} จะมีขั้วตรงข้ามกันเมื่อเทียบกับจุดกราวด์ การป้อนกลับแบบบวกของ V_{C2} จะถูกคัปเปิลโดย C3 ซึ่งในขณะเดียวกัน C3 ก็จะทำให้การป้องกันสัญญาณแรงดันไฟฟ้าตรงจากขาคอลเลกเตอร์ไม่ให้ผ่านไปสู่ขาเบสได้

สามารถเขียนวงจรสมมูลได้ดังรูป



รูป 2.15 วงจรสมมูลของคอลพิทท์ออสซิลเลเตอร์

จากรูปที่ 2.15 (b) สามารถหาทรานเฟอร์ฟังก์ชัน ของวงจรป้อนกลับได้ดังนี้

$$V_f = \frac{Z_2}{Z_2 + Z_3} V_{out} \quad (2.35)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าอัตราส่วนป้อนกลับ ของวงจรป้อนกลับ

$$\beta = \frac{V_f}{V_{out}} \quad (2.36)$$

$$\beta = \frac{Z_2}{Z_2 + Z_3} \quad (2.37)$$

จากรูป 2.15 (c) เนื่องจากค่าของ $Z_{in} \gg Z_2$ สามารถหาค่าอิมพีแดนซ์รวม (Z_L) ได้ดังนี้

$$Y_L = \frac{1}{Z_1} + \frac{1}{Z_2 + Z_3}$$

$$\therefore Z_L = \frac{1}{Y_L}$$

$$Z_L = \frac{Z_1(Z_2 + Z_3)}{Z_1 + Z_2 + Z_3} \quad (2.38)$$

สามารถหาค่าทรานเฟอร์ฟังก์ชัน ของวงจรสมมูลได้ดังนี้

$$V_{out} = \frac{Z_L}{Z_L + Z_{out}} A_{v(oc)} V_{in} \quad (2.39)$$

แทนค่า Z_L จากสมการ (2.38) ลงไป

$$V_{out} = \frac{\frac{Z_1(Z_2 + Z_3)}{Z_1 + Z_2 + Z_3}}{\left[\frac{Z_1(Z_2 + Z_3)}{Z_1 + Z_2 + Z_3} \right] + Z_{out}} A_{v(oc)} V_{in} \quad (2.40)$$

$$A_v = \frac{V_{out}}{V_{in}}$$

$$A_v = \frac{Z_1(Z_2 + Z_3)A_{v(oc)}}{Z_1(Z_2 + Z_3) + Z_{out}(Z_1 + Z_2 + Z_3)} \quad (2.41)$$

เมื่อเกิดความถี่รีโซแนนท์ค่าของรูปเกน $A\beta$ จะเท่ากับ 1 และค่าเฟสชิฟ จะเป็น 0 ซึ่งเป็นไปตามเงื่อนไขเริ่มต้นของบาคเฮาเซน (Barkhausen Criterion)

$$A_v\beta = 1 \angle 0^\circ \quad (2.42)$$

แทนค่าสมการ (2.37) และ (2.41) แทนลงในสมการ(2.42)

$$A_v\beta = \left(\frac{Z_2}{Z_2 + Z_3} \right) \left(\frac{Z_1(Z_2 + Z_3)A_{v(oc)}}{Z_1(Z_2 + Z_3) + Z_{out}(Z_1 + Z_2 + Z_3)} \right) = 1 \angle 0^\circ$$

$$A_v\beta = \left(\frac{Z_1 Z_2 A_{v(oc)}}{Z_1(Z_2 + Z_3) + Z_{out}(Z_1 + Z_2 + Z_3)} \right) = 1 \angle 0^\circ \quad (2.43)$$

ค่าอิมพีแดนซ์ของอุปกรณ์ L , C คือ $Z_i = jX_i$ แทนลงในสมการ (2.43)

$$\frac{X_1 X_2 A_{v(oc)}}{X_1(X_2 + X_3) + j(X_1 + X_2 + X_3)Z_{out}} = 1 \angle 0^\circ \quad (2.44)$$

จะเห็นว่าค่าที่ได้ต้องมีเฉพาะค่าจริงเท่านั้น ค่าจินตภาพจะมีค่าเป็นศูนย์ ดังนั้นจึงนำเงื่อนไข
มาหาค่าความถี่รีโซแนนท์ได้ โดยการแทนค่า $X_L = \omega L$ และ $X_C = -\frac{1}{\omega C}$

$$\begin{aligned} X_1 + X_2 + X_3 &= 0 \\ \frac{1}{\omega C_1} - \frac{1}{\omega C_2} + \omega L_3 &= 0 \\ \omega_0^2 &= \frac{1}{L_2 \left(\frac{C_1 C_2}{C_1 + C_2} \right)} \\ f_0 &= \frac{1}{2\pi \sqrt{L_2 C_{eq}}} \end{aligned} \quad (2.45)$$

$$\text{โดยที่ } C_{eq} = \frac{C_1 C_2}{C_1 + C_2}$$

2.6 ออสซิลเลเตอร์แบบควบคุมแรงดันไฟฟ้า

โดยทั่วไปแล้วมักเรียกกันสั้น ๆ ว่าวีซีโอ (VCO : Voltage Controlled Oscillator) หรือ โวลเตจคอนโทรลลอสซิลเลเตอร์ เป็นวงจรที่เป็นส่วนประกอบสำคัญของระบบการสื่อสารอนาลอกแทบทุกชนิด เป็นการแปลงจากดีซีไปเป็นสัญญาณอาร์เอฟ ซึ่งมันจะผลิตสัญญาณอาร์เอฟเอาท์พุทเพียงแค่ออสซิลเลชันดีซีอินพุท เป็นวงจรที่ใช้สำหรับการปรับแต่งความถี่ของวงจรออสซิลเลเตอร์ซึ่งวิธีการที่ใช้คือใช้คาปาซิเตอร์ไดโอดแบบสารกึ่งตัวนำ หรือที่เรียกกันว่าวารีแคป (Varicap) หรือ วาเร็กเตอร์ (Varactor) คุณสมบัติของไดโอดชนิดนี้คือค่าคาปาซิแตนซ์จะแปรผันตามค่าแรงดันไฟฟ้ารีเวิร์สที่ป้อนให้กับตัวมันเอง ดังนั้นเมื่อต่อวาเร็กเตอร์คร่อม L ในวงจร จูนของออสซิลเลเตอร์ จึงทำให้มีคุณสมบัติในการปรับความถี่ได้โดยการควบคุมระดับแรงดันไฟฟ้าที่ตกคร่อมไดโอด

2.6.1 วาเร็กเตอร์ไดโอด

หรือโวลเตจวารีเอเบิลคาปาซิเตอร์ไดโอด (Voltage-variable capacitor diodes (VVCs)) เมื่อรอยต่อ PN เมื่อถูกป้อนด้วยแรงดันไฟฟ้ารีเวิร์ส จะทำให้มีคุณสมบัติเป็นคาปาซิเตอร์ได้ P และ N เปรียบได้กับแผ่นตัวนำสองแผ่นที่ประกบกันอยู่ โดยมีขั้วนำปอดประจุของรอยต่อแทรกอยู่ซึ่งขั้วนำปอดประจุนี้เป็นเสมือนแถบความต้านทาน เพราะไม่มีประจุไฟฟ้าอิสระใด ๆ เคลื่อนที่ผ่านไปได้ ค่าคาปาซิแตนซ์โดยจะมีค่าลดลงเมื่อแรงดันไฟฟ้ารีเวิร์สที่ป้อนมีค่าสูงขึ้น แต่ความสัมพันธ์ระหว่าง C_V และ V_R ของวาเร็กเตอร์ส่วนใหญ่ไม่ได้มีความสัมพันธ์เป็นเชิงเส้น

สาเหตุที่ค่าคาปาซิแตนซ์ลดลงเมื่อระดับแรงดันรีเวิร์สสูงขึ้น เนื่องจากแรงดันไฟฟ้ารีเวิร์สจะไปขยายขั้วนำปอดประจุในรอยต่อ PN ให้กว้างขึ้น เมื่อแรงดันไฟฟ้ารีเวิร์สสูงขึ้นซึ่งเปรียบเสมือนว่าแถบความต้านทานระหว่างแผ่นเพลทมีค่าสูงขึ้นนั่นเอง จึงทำให้ค่าคาปาซิแตนซ์ลดลงดังกล่าว และเมื่อค่าแรงดันไฟฟ้ารีเวิร์สลดลงขั้วนำปอดประจุก็จะลดลง ทำให้ค่าคาปาซิแตนซ์มากขึ้นเหมือนกับค่าคาปาซิ

เตอร์ทั่วไป ซึ่งค่าลิตทชัน เลเซอร์ คาปาซิแตนซ์ (depletion layer capacitance (C_{pn})) เป็นสัดส่วนตรงกับพื้นที่หน้าตัด และผกผันกับความกว้างของย่านปลอดประจุ และย่านปลอดประจุเป็นสัดส่วนโดยตรงกับค่าแรงดันรีเวิร์สไบอัส

ซึ่งจะมีความสัมพันธ์ระหว่างค่า ไดโอดคาปาซิแตนซ์ กับค่าระดับแรงดันรีเวิร์สดังนี้

$$C_j = C_o \left(1 + \left| \frac{v_D}{v_f} \right| \right)^n \quad (2.46)$$

โดยที่ค่า C_o คือ ค่าซีโร ไบอัส คาปาซิแตนซ์ (zero bias capacitance) หรือ ค่าคาปาซิแตนซ์เมื่อยังไม่ได้จ่ายแรงดันรีเวิร์สให้

v_f คือ ค่าไดโอดเทิร์นออน โวลเตจ (diode turn-on voltage)

n เป็นเลขลบทที่ขึ้นกับค่าความหนาแน่นของการเจือสาร


สำหรับรอยต่อ PN แบบเปลี่ยนแปลงทันที (abruptly graded) ค่า n จะเท่ากับ $-1/2$ ดังนั้นจะได้ค่าคาปาซิแตนซ์เป็น

$$C_j = \frac{C_o}{\sqrt{1 + \left| \frac{v_D}{v_f} \right|}} \quad (2.47)$$

แต่สำหรับวาเร็กเตอร์ไดโอดโคชทั่วไป ค่า n อาจมีค่าได้มากถึง -3 หรือ -4 และปกติจะมีค่ารีเวิร์สไบอัสคาปาซิแตนซ์ในช่วง 2 ถึง 100 pF

2.6.2 ค่าคาปาซิแตนซ์ภายในของรอยต่อ PN

รอยต่อ PN เป็นพื้นฐานของไดโอดซึ่งพบในโครงสร้างของทรานซิสเตอร์ มอสเฟต เจเฟทด้วยเหมือนกัน รอยต่อ PN นี้จะมีค่าคาปาซิแตนซ์ภายในได้เงื่อนไขทั้งฟอร์เวิร์ด และรีเวิร์สไบอัส



แสดงวงจรสมมูลย์




แสดงวงจรสมมูลย์อย่างง่าย

รูปที่ 2.16 แสดงวงจรสมมูลย์ของ VVC


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 2.16 แสดงวงจรมุมของ VVC ไดโอด C_J เป็น ค่าคาปาซิแตนซ์ และรอยต่อ (Junction Capacitance) ถูกขนานโดย R_J เป็นค่าความต้านทานการรั่วไหลของรอยต่อ (Junction Reverse Leakage Resistance) R_S แทนค่าความต้านทานของวัสดุสารกึ่งตัวนำ L_S เป็นค่าแพคเกจอินดัคแตนซ์ (package inductance) และ C_C เป็นค่าแพคเกจคาปาซิแตนซ์ (package capacitance) ปกติแล้ว L_S จะมีค่าน้อยมากและ R_J จะมีค่ามาก ซึ่งสามารถสรุปแสดงวงจรมุมของ VVC ไดโอดอย่างง่ายได้ตามรูป ซึ่งในกรณีค่าคาปาซิแตนซ์เท่ากับ $C_T = C_J + C_C$ ค่า Q สามารถมีค่าสูงถึง 600 ที่ความถี่สูงถึง 50 MHz แต่อย่างไรก็ตามเนื่องจากค่า Q เปลี่ยนตามแรงดันไบอัสและความถี่ตัวเลขนี้ใช้ในการเปรียบเทียบคุณสมบัติของ VVC ที่ต่างกันเท่านั้น



รูปที่ 2.17 รอยต่อ PN ชนิดเปลี่ยนแปลงทันที

ในรูปที่ 2.17 แสดงการเจือสารของรอยต่อ PN ชนิดเปลี่ยนแปลงทันที ไดโอดสารกึ่งตัวนำจะมีการเจือสารเสมอกันและเปลี่ยนทันทีทันใด จาก P-type ไป n-type ที่รอยต่อ ส่วนในรูปที่ 2.18 แสดงการเจือสารของอุปกรณ์ที่มีรอยต่อชนิดเปลี่ยนแปลงอย่างฉับพลัน (hyperabrupt junction) ความหนาแน่นของการเจือสารจะเพิ่มมากขึ้นที่ บริเวณใกล้กับรอยต่อ การเพิ่มความหนาแน่นนี้จะทำให้อ่านปลอดประจุแคบลง ซึ่งทำให้มีค่าคาปาซิแตนซ์ของรอยต่อมากขึ้น ซึ่งทำให้ความกว้างของย่านปลอดประจุมีความไวมากต่อการเปลี่ยนแปลงแรงดันรีเวิร์ส และเนื่องจากสาเหตุนี้ทำให้สามารถมีค่า TR สูง ๆ ได้



รูปที่ 2.18 รอยต่อ PN ชนิดเปลี่ยนแปลงอย่างฉับพลัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่า TR (Capacitance Turning Ratio) เป็นค่าอัตราส่วนระหว่าง C_T ที่แรงดันรีเวิร์สค่าน้อยต่อค่า C_T ที่แรงดันรีเวิร์สที่ค่ามากขึ้นกับการเจือสารของอุปกรณ์ TR อาจมีค่าน้อยถึง 2 หรืออาจมากถึง 15 โดยค่าคาปาซิแตนซ์เนื่องจากรอยต่อ (Junction Capacitance) จะมีค่ามากกว่าค่าคาปาซิแตนซ์คดค้าง (Stray Lead Capacitance) คำน่าเกิดค่าคาปาซิแตนซ์ภายในรอยต่อเกิดขึ้นภายใต้เงื่อนไขของการรีเวิร์สไบอัสซึ่งสามารถเข้าใจได้โดยการพิจารณาคุณสมบัติทางกายภาพของรอยต่อ PN และบริเวณปลอดประจุภายใต้เงื่อนไขของการรีเวิร์สไบอัส จะเกิดสนามไฟฟ้าจากค่าแกนไอออนบวกในด้านสารกึ่งตัวนำ N ของย่านปลอดประจุไปยังแกนไอออนลบทางด้านสารกึ่งตัวนำ P โดยปรากฏการณ์นี้จะเหมือนกับเพลท 2 เพลทของคาปาซิเตอร์ทั่วไปโดยที่สนามไฟฟ้าจะเริ่มคั้นจากประจุบวกทางเพลทด้านขวาไปสิ้นสุดลงบนประจุลบบนเพลทด้านซ้ายซึ่งสามารถเขียนค่าประจุได้เป็น

$$Q_+ = CV$$

และ $Q_- = -CV$

โดยค่า C เป็นค่าเพลทคาปาซิแตนซ์ทั้งหมด และค่าสนามไฟฟ้าระหว่างเพลทมีค่าเป็น

$$E = \frac{V}{d}$$

ค่า d เป็นค่าระยะห่างระหว่างเพลท

สำหรับรอยต่อ PN เมื่อรีเวิร์สไบอัสตามรูป ค่าประจุทั้งหมดทางด้านขวาของย่านปลอดประจุจะเท่ากับ

$$Q_+ = qN_D W_N A$$

โดยค่า N_D = ความเข้มข้นของสารเจือผู้ให้ (donor concentration)

A = พื้นที่หน้าตัดของรอยต่อ

W_N = ความกว้างของครึ่งซีกขวาของย่านปลอดประจุ

ในทำนองเดียวกันกับค่าประจุทั้งหมดทางด้านซ้ายของย่านปลอดประจุจะเท่ากับ

$$Q_- = -qN_A W_P A$$

โดยค่า N_A = แอคเซปเตอร์ คอนเซนเตรชัน (acceptor concentration)

W_P = ความกว้างของครึ่งซีกซ้ายของย่านปลอดประจุ

โดยที่ค่า Q_+ และ Q_- จะต้องมิตขนาดเท่ากัน เพราะว่าสนามไฟฟ้าจะเกิดและสิ้นสุดในจำนวนประจุที่เท่ากัน

สำหรับโครงสร้างทางกายภาพ การเปลี่ยนค่าแรงดันที่ใช้จ่ายให้จะเป็นผลทำให้เกิดการเปลี่ยนค่า Q_+ และ Q_- เมื่อ Δv เพื่อขึ้น ประจุ $\pm \Delta Q = c\Delta v$ ไหลผ่านคาปาซิเตอร์เพลท และสนามไฟฟ้าระหว่างขั้วทั้งสองจะเพิ่มขึ้น เมื่อค่าแรงดันที่ให้รีเวิร์สไบอัส PN จังกั้นเพิ่มขึ้น Δv_D การเพิ่มขึ้นของ Q_+ และ Q_- ซึ่งจะทำให้เหมาะสมโดยขยายย่านปลอดประจุ และเพิ่มสนามไฟฟ้าในย่านปลอดประจุ

สำหรับโครงสร้างรอยต่อ PN ชนิดที่มีการเปลี่ยนแปลงอย่างฉับพลัน การเปลี่ยน ΔQ ใน Q_+ และ Q_- ต่อหนึ่งหน่วยการเปลี่ยน Δv_D เขียนได้เป็น

$$\frac{\Delta Q}{\Delta v_D} \cong C_j = A \sqrt{\frac{\left(\frac{q\epsilon}{2} \frac{N_A N_D}{N_A + N_D} \right)}{(\phi_o - v_D)}} \quad (2.48)$$

โดยที่ $A =$ พื้นที่หน้าตัดของรอยต่อ

$v_D =$ ค่าแรงดันรีเวิร์สไบอัส

$\epsilon =$ ค่าเพอมิททิวิตี (permittivity) ของสารกึ่งตัวนำ

$\phi_o =$ บิลท์-อิน โวลเตจ (built-in voltage) ซึ่งเป็นพารามิเตอร์ของวัสดุสารกึ่งตัวนำ

โดยค่ารีเวิร์สไบอัสจังก์ชันคาปาซิแตนซ์ ตามสมการเรียกได้เป็น ค่าดีพลีชัน คาปาซิแตนซ์ (depletion capacitance) ค่าของมันจะแปรผกผันกับรากที่สองของ v_D

จากความสัมพันธ์การเปลี่ยนแปลงอย่างช้าๆของ C_j กับ v_D จะสามารถประมาณค่ารีเวิร์สไบอัส จังก์ชัน คาปาซิแตนซ์ ได้โดยค่าคงที่สำหรับแรงดันเล็ก ๆ ใกล้กับจุดไบอัสรอยต่อ PN สำหรับรอยต่อที่มีการเจือสารซึ่งลาดลงทีละน้อย (Gradients Doping) จะลาดลงมากกว่ารอยต่อแบบลาดชันฉับพลัน (Abrupt) ค่าดีพลีชันคาปาซิแตนซ์จะเขียนได้เป็น

$$C_j = kj(\phi_o - v_D)^{-n} \quad (2.49)$$

โดยที่ n เป็นตัวเลขระหว่าง $\frac{1}{3}$ ถึง 4

kj เป็นค่าคงที่เหมือนกับเทอมแรกในวงเล็บของสมการที่ 1


เมื่อรอยต่อ PN โฟร์เวิร์ค ไบอัสก็จะมีค่าคาปาซิแตนซ์เหมือนกันแต่เป็นคนละค่าเรียกว่า ค่าการเก็บประจุ (charge store) หรือค่าคาปาซิแตนซ์ที่เกิดจากการแพร่ (diffusion capacitance)

2.7 ระบบสังเคราะห์ความถี่ (Frequency Synthesizer)

วงจรสังเคราะห์ความถี่ทำหน้าที่ผลิตความถี่ที่ต้องการจากสัญญาณอินพุตที่มีความถี่ไม่มากและความถี่ที่ผลิตออกมานั้นสามารถกำหนดโดยผู้ใช้สำหรับทั่วไปแล้วความถี่เอาท์พุทจะสูงกว่าความถี่อินพุทที่รับเข้ามารวมไปถึงลักษณะทางด้านเสถียรภาพและรูปร่างของสเปกตรัมความถี่ที่ไม่มีสัญญาณอื่นนอกจากสัญญาณความถี่ที่ต้องการ วงจรเหล่านี้มีความจำเป็นมากและมีใช้กันอย่างแพร่หลายในอุปกรณ์ทางโทรคมนาคม โดยการใช้วงจรเฟสล็อกกลูป (Phase Lock Loop : PLL) ทำให้การสังเคราะห์ความถี่เป็นไปได้ง่ายขึ้นเนื่องวงจรนี้จะรับสัญญาณอินพุทเพียงสัญญาณเดียวเท่านั้นทำให้สามารถลดจำนวนวงจรที่ใช้ได้เป็นอย่างมากทั้งด้านค่าใช้จ่ายและขนาดของวงจร พิจารณาที่รูป 2.19 ซึ่งทำการเปรียบเทียบสัญญาณอินพุทที่ป้อนให้กับวงจรสังเคราะห์ความถี่ทั้งที่ไม่ใช้เฟสล็อกกลูปและที่มีการใช้เฟสล็อกกลูป

2.7.1 หลักการทำงานขั้นพื้นฐานของเฟสล็อกกลูป

เฟสล็อกกลูปเป็นวงจรที่มีความสำคัญมากในทางการสื่อสาร โดยที่สัญญาณเอาท์พุทของวงจรนี้จะทำการล็อกเข้ากับสัญญาณอินพุท กล่าวคือผลิตความถี่เดียวกับที่รับเข้าไปและสามารถที่จะแทรก (Track) เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




2.19 แสดงการเปรียบเทียบวงจรสังเคราะห์ความถี่ (a)ไม่ใช้ PLL (b) ใช้ PLL

คือเปลี่ยนแปลงค่าเอาต์พุตตามสัญญาณอินพุตที่เปลี่ยนแปลงไปซึ่งเป็นคุณสมบัติที่สำคัญของ วงจรนี้โดย การพิจารณาในรูปที่ 2.20 วงจรเฟสล็อกกลุ่บนั้นประกอบด้วยส่วนพื้นฐาน 3 ส่วนดังต่อไปนี้ วงจรตรวจจับ เฟส (Phase detector) วงจรกรองความถี่ (Loop filter) และวงจรควบคุมความถี่โดยแรงดันไฟฟ้า (Voltage Control Oscillator: VCO) และความถี่อ้างอิงคือ f_R เมื่อทำการพิจารณารูปที่ 2.20 วงจร เฟสดีเทคเตอร์จะทำการเปรียบเทียบเฟสของสัญญาณอ้างอิง(f_R)และค่าความถี่ที่ป้อนกลับมาจาก VCO (f_v) ค่าความต่างเฟสของสัญญาณทั้ง 2 หรือที่เรียกว่า สัญญาณผิดพลาด (Error signal) แล้วสัญญาณ ดังกล่าวจะถูกนำไปกรองโดยวงจรกรองความถี่ เพื่อให้มีค่าความถี่และแอมพลิจูดที่เหมาะสมที่จะส่งไป ควบคุม VCO ต่อไป (ในกรณีเป็นวงจรแอดคทีฟจะสามารถควบคุมอัตราขยายได้) และค่าที่ส่งไปควบคุม


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

VCO นั้นจะทำให้เฟส (หรือความถี่เช่นเดียวกัน) ของสัญญาณเอาต์พุตเปลี่ยนแปลงค่าเป็นสัดส่วนกับสัญญาณผิดพลาดที่ได้จากการเปรียบเทียบ



รูปที่ 2.20 บล็อกไดอะแกรมพื้นฐานของวงจรเฟสล็อก

ในกรณีที่อยู่ในสภาวะล็อกนั้น (Lock) นั่นคือค่าของ f_v จะคงค่าไว้เท่ากับ f_R เสมอถ้าหากความถี่เอาต์พุต ของ VCO เกิดการเลื่อนไปเล็กน้อยจะ ปรากฏผลต่างของเฟสขึ้นที่ วงจรเฟสดีเทคเตอร์ เนื่องจาก f_v และ f_R ได้สัญญาณผิดพลาดไปควบคุม VCO ให้กลับไปเป็นค่าเดิมคือ f_R นั่นคือการแทรกคามอินพุต ในรูปที่ 2.20 ค่าของสัญญาณเอาต์พุตที่ได้ยังคงค่า f_R ไว้ตลอดดังนั้นการสังเคราะห์ค่าความถี่ต่างๆย่อมไม่สามารถทำได้ ในการที่จะเปลี่ยนแปลงวงจรมีให้เป็นวงจรที่สามารถสังเคราะห์ความถี่ได้ จึงต้องมีการเพิ่มส่วนประกอบอีกส่วนหนึ่งคือวงจรมับที่สามารถ โปรแกรมได้เข้าไปไว้ในส่วนที่ทำการป้อนกลับดังแสดงในรูปที่ 2.21



รูปที่ 2.21 วงจรเฟสล็อกที่เพิ่มส่วนที่ทำการป้อนกลับ

โดยที่ยังรักษาเงื่อนไขข้อเดิมอยู่นั้นคือค่าของ f_v ยังคงรักษาค่าไว้ให้เท่ากับ f_R แต่เนื่องจากสัญญาณเอาต์พุตของ VCO ถูกหาร โดยวงจรมับเท่ากับ N เพื่อให้ได้ค่า f_v เพราะฉะนั้นอาจเขียนได้ว่าเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$f_{vco} = N * f_v = N * f_R$ เนื่องจากค่าของ N สามารถเปลี่ยนแปลงค่าได้โดยการ โปรแกรมค่าที่วงจรมันทำให้สามารถสังเคราะห์ความถี่ได้หลายค่า โดยการตั้งค่าได้ที่วงจรมัน

2.7.2 วงจรมันอ้างอิง

วงจรมันอ้างอิงหรือวงจรมันนั้น สามารถลดค่าความถี่จากออสซิลเลเตอร์ให้ได้ค่า f_R ที่ต้องการ ดังแสดงในรูปที่ 2.21 โดยสามารถหารได้หลายค่าตั้งแต่ 100 จนถึง 1000 เท่าแต่ในทางปฏิบัติมีค่าที่ต้องการเพียงค่าเดียวเท่านั้นที่ใช้งาน วงจรตรวจจับเฟสส่วนใหญ่จะมีความไวต่อการเปลี่ยนแปลงของขอบของสัญญาณหากมีการเลือกวงจรมันในบางครั้งการเกิดการเลื่อนเฟสเพียงเล็กน้อยของวงจรมันอาจทำให้คุณภาพของวงจรตรวจจับเฟสแย่ลงในภาวะที่ไม่อาจยอมรับได้โดยเฉพาะอย่างยิ่งการใช้ตัวหารที่มีค่ามาก

2.7.3 วงจรตรวจจับเฟส (Phase detector)

ในระบบเฟสล็อกกลุ่มนี้ วงจรตรวจจับเฟสนี้จะสร้างสัญญาณผิดพลาด (Error signal) ซึ่งเป็นสัดส่วนกับผลต่างของสัญญาณ f_R กับ สัญญาณ f_v โดยอยู่ในรูปของพัลส์ที่มีความกว้างต่างๆกัน และเมื่อสัญญาณนี้ผ่านวงจรกรอง จะได้รูปแบบของสัญญาณที่เหมาะสมในการขับวงจร VCO ได้ วงจรตรวจจับเฟสของเฟสล็อกกลุ่มนี้มีอยู่ 2 ชนิดคือ

(1) วงจรตรวจจับเฟสแบบลิเนียร์ (Linear Phase detector)

อาจเรียกว่าเป็นแบบคิวิตอลก็ได้ โดยปกติแล้วเป็นดับเบิล บาลานซ์ มอดูเลท (Double-Balance Modulate) หรือมิกเซอร์นั่นเองโดยปกติจะเป็น IC เช่น MC1496 หรือในตระกูล 12002 วงจรนี้ใช้ในการนำสัญญาณกลับมาหรือการดีมอดูเลท (Demodulate) แต่ไม่เหมาะสมสำหรับใช้ทำวงจรมันสังเคราะห์ความถี่ด้วยเหตุผลดังต่อไปนี้

1. อาจทำให้เกิดการล็อกผิดพลาด (False lock)
2. เนื่องจากมีทรานเฟอร์ คาเรกเตอร์ิสติก เป็นฟังก์ชันของโคไซน์ ช่วงของการลิเนียร์
3. ปัญหาของการออกแบบ
4. ในภาวะล็อกนั้นเมื่อค่าผลต่างเฟสของสัญญาณอินพุตกับสัญญาณ f_v เท่ากับ 90 องศา


สัญญาณผิดพลาด (Error signal) ต้องมีการกรองออกอย่างเพียงพอ

เมื่อมีการออกแบบที่ถูกต้อง วงจรตรวจจับเฟสแบบคิวิตอลนั้นสามารถแก้ข้อผิดพลาดที่ดังกล่าวของวงจรตรวจจับเฟสแบบลิเนียร์ได้ ตัวอย่างวงจรตรวจจับเฟสแบบคิวิตอลในรูปที่ 2.23 โดยการใส่ฟลิปฟล็อป จำนวนหนึ่งสามารถทำได้ไม่ว่าจะเป็นแบบ TTL ECL หรือ CMOS ก็ตาม

(2) วงจรตรวจจับเฟสแบบคิวิตอล

เป็นที่นิยมในการใช้สำหรับวงจรมันสังเคราะห์ความถี่เนื่องจาก

1. การแบ่งแยกความแตกต่างระหว่างความถี่และเฟสของสัญญาณ 2 สัญญาณที่แตกต่างกันเพื่อป้องกันการล็อกผิดพลาด (False Lock)




รูปที่ 2.22 วงจรตรวจจับเฟสแบบลิเนียร์ (a) วงจร โดยทั่วไป (b) กราฟทรานเฟอร์ฟังก์ชัน

2. ค่าของทรานเฟอร์ฟังก์ชัน (Transfer Function) หรือ K_j มีค่าเป็นลิเนียร์ในช่วง 2π
3. ไม่ต้องคำนึงถึง ดิวตี้ไซเคิล (Duty Cycle) และค่าแอมพลิจูดของสัญญาณ f_R และ f_V
4. รูปสามารถควบคุมการการถือกลอดช่วงที่ VCO สามารถผลิตความถี่ได้ และค่าของช่วงความถี่ที่สามารถเริ่มถือได้ (Capture range) ไม่ขึ้นกับวงจรองความถี่ในรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. การถือเกิดขึ้นเมื่อค่าผิดพลาดของสัญญาณ v_R และ v_V มีค่าประมาณ 0 ดังนั้นขนาดของสัญญาณผิดพลาดที่จะเข้าวงจรรองความถี่จะมีขนาดเล็กไม่มากนัก



รูปที่ 2.23 วงจรตรวจจับเฟสแบบคิโคลโดยทั่วไป
(a) โดอะแกรมทางตรรกะ (b) ค่าเฟสทรานเฟอร์ ฟังก์ชัน K_0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรตรวจจับเฟส โดยวิธีทางคิคลอนนี้มีข้อสำคัญที่จำเป็นต้องพิจารณาอยู่ 2 ประการคือ

1. ค่าเอาต์พุตของวงจรตรวจจับความถี่นั้นจำเป็นต้องมีค่าเฉลี่ยเท่ากับค่าที่กำหนดไว้ถ้าหากค่าเฉลี่ยที่เกิดขึ้นดังกล่าวเกิดการเลื่อนจากค่าเดิม ค่าผลต่างของทรานเฟอร์ฟังก์ชันของการเลื่อน K_j ก็จะไปเปลี่ยนไปตามค่าผิดพลาดนั้นด้วย ในกรณีนี้ค่าเฉลี่ยโวลต์เดจเอาต์พุต จะต้องเปลี่ยนแปลงค่าในช่วงที่สามารถเปลี่ยนแปลงค่า VCO ได้เต็มที่ในช่วงความถี่ที่ VCO สามารถผลิตได้


2. เมื่อค่าความต่างเฟสของ f_R และ f_V ใกล้เคียง 0 ค่าของ K_j อาจเปลี่ยนแปลงค่าในช่วง 5 ถึง 10 เท่า นอกเสียจากว่าทำงานที่ความถี่สูงมากและมีวงจรที่ใช้สำหรับแก้ไขในกรณีพิเศษเท่านั้น ถึงแม้ว่าค่าของ K_j จะมีการเพิ่มและลดอย่างมากเมื่อค่าของ f_R และ f_V เข้าใกล้ 0 ก็ไม่ใช่ว่าเป็นปัญหาเท่าใดในการออกแบบรูป เนื่องจากสำหรับบางวงจรมันสามารถทนต่อค่าของ K_j ที่ขึ้นๆ ลงๆ ได้เป็นอย่างดีนั่นคือเมื่ออยู่ในสภาวะล็อกจะเกิดค่าผลต่างเฟสระหว่าง f_R และ f_V ค่าหนึ่งที่จะทำให้ระบบยังคงสภาวะ ล็อกได้เป็นอย่างดี

2.7.4 วงจรกรองความถี่


เมื่อทำการพิจารณาคุณสมบัติต่างๆ เช่น คุณสมบัติของรูป ช่วงความถี่ที่สามารถตอบสนองของรูป ช่วงเวลาก่อนการล็อก และผลตอบสนองทางเวลา คุณสมบัติต่างๆ เหล่านี้ต่างขึ้นอยู่กับารออกแบบวงจรกรองความถี่ในรูปทั้งสิ้น โดยการควบคุมค่าความถี่ธรรมชาติ (Natural Frequency : ω_n) และตัวประกอบการกด (Damping Factor) หน้าที่หลักของวงจรกรองความถี่คือการกรองสัญญาณผิดพลาดที่ได้จาวงจรตรวจจับเฟสเพื่อส่งไปควบคุมวงจร VCO ต่อไป หากมีสัญญาณอื่น ๆ ที่ไม่ต้องการหลุดรอดออกไปได้จะถูกนำไปมอดูเลทโดย VCO และได้ความถี่ไซด์แบนด์ ที่ไม่ต้องการเกิดขึ้นทำให้เกิดผลเสียต่อเสถียรภาพ และสัญญาณเอาต์พุตที่ได้จะมีไซด์แบนด์เหล่านั้นรบกวนอยู่เนื่องจาก สัญญาณผิดพลาด (Error signal) ที่ได้มักจะมีค่าความถี่ f_R ปนอยู่ เมื่อพิจารณาที่สเปกตรัม (Spectrum) และ ฮาร์โมนิค (Harmonic) ที่ความถี่ f_R และที่ความถี่ต่ำกว่าควรจะถูกกรองออกไปโดยวงจรกรองความถี่นี้ ซึ่งในบางกรณีการกรองความถี่ ไซด์แบนด์ออกอาจไม่มีความจำเป็นทั้งนี้ขึ้นอยู่กับารออกแบบนำไปใช้งาน

ไม่ว่าจะเป็นวงจรกรองความถี่ทั้ง แบบแอกทิฟ และแบบ พาสซีฟ หรือการนำทั้ง 2 แบบมาใช้ร่วมกันก็สามารถนำมาใช้เป็นวงจรมีได้โดยทั้ง 2 แบบนี้มีทั้งข้อดีและข้อเสียกล่าวคือ ในกรณีของแบบแอกทิฟนั้น สามารถทำให้มีอัตราขยายและจัดให้ควบคุมช่วงของโวลเดจ ที่ป้อนให้กับ VCO เนื่องจากคุณสมบัติของอัตราขยายสัญญาณ DC ที่สูงและค่ากระแสที่จำเป็นต้องป้อนให้ต่ำจึงมีความเหมาะสมสำหรับใช้กับวงจรตรวจจับเฟสที่ให้เอาต์พุตมีระดับสัญญาณต่ำที่สภาวะล็อก แต่ข้อเสียสำหรับการใช้วงจรแบบแอกทิฟนั้น คือวงจรนี้จะมีการเพิ่มปริมาณของสัญญาณรบกวน (Noise) เข้าไปในระบบซึ่งปริมาณดังกล่าวอาจไม่ก่อให้เกิดปัญหาสำหรับระบบบางระบบ ยกเว้นในระบบ FM ช่วงความถี่แคบ (Narrow Band FM) ซึ่งอาจทำให้เกิดปัญหาหนักได้

กรณีของระบบแบบพาสซีฟมีข้อดีคือจะไม่มีการเพิ่ม สัญญาณรบกวนเข้าไปในระบบแต่มีข้อเสียคืออาจทำให้เกิดการเปลี่ยนแปลงค่าอย่างมากของ K_j (ที่วงจรตรวจจับเฟส) เมื่อมีการปรับ VCO ในช่วง



*Emitter pull down resistors of approximately 510 Ω required when operating with the MC12040/12540 phase detector.



รูปที่ 2.24 วงจรกรองความถี่ในรูป และค่า พารามิเตอร์ต่าง ๆ

ความถี่ใช้งานและการใช้วงจรกรองความถี่แบบพาสซีฟ นั้นต้องการให้ค่าผิดพลาดทางเฟสของ θ_R และ θ_V มีค่าคงที่มากเพื่อที่จะรักษาสภาวะล็อกเอาไว้ ซึ่งโดยทั่วไปไม่ใช่ปัญหาที่ร้ายแรงมาก ตัวอย่างของวงจรกรองความถี่ทั้งแบบ แอคทีฟ และ พาสซีฟ แสดงในรูปที่ 2.24 รวมไปถึง ทรานเฟอร์ฟังก์ชัน และ สมการแสดงค่าตัวแปรต่าง ๆ ที่มีความสัมพันธ์กับวงจร PLL ค่าเอาต์พุตจากวงจรตรวจจับเฟสในบางกรณีจำเป็นต้องมีระดับแรงดันไฟฟ้าที่อินพุตของวงจรกรองความถี่ เพื่อให้ได้รูปของสัญญาณที่มีด้าน+

และด้าน - ที่มีขนาดเท่ากันสำหรับวงจรตรวจจับเฟสที่เป็นอุปกรณ์ CMOS นั้นจำเป็นต้องมีระดับ
 เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือการเรียงใหม่เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่หรือใช้เชิงพาณิชย์
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประมาณ 1.5 โวลต์ และ $VDD/2$ โวลต์ เมื่อ VDD คือค่าของไฟเลี้ยงที่จ่ายให้กับอุปกรณ์ CMOS นั้น ๆ โดยระดับของสัญญาณพวกนี้สามารถจัดทำได้โดยวงจรที่ 2.24a โดยการใช้ระดับแรงดันไฟฟ้าอ้างอิง (V_{ref}) หรือการใช้การเก็บประจุของตัว คาปาซิเตอร์ ในกรณีของอุปกรณ์แบบ พาสซีฟ และการเปลี่ยนแปลงค่าของระดับแรงดันเป็นไปด้วดีเนื่องจากถูกกำหนดโดยระดับแรงดันที่ใช้สำหรับควบคุม VCO ให้อยู่ที่ความถี่ที่ถูกต้อง

เมื่อสัญญาณผิดพลาด (Error signal) ที่ได้จากเอาต์พุตของวงจรตรวจจับเฟสซึ่งเป็นสัญญาณแบบ 3 สถานะในกรณีที่ค่าของทรานเฟอร์ฟังก์ชัน (Transfer Function) อยู่ในเทอมของกระแสทำให้ค่า K_j มีหน่วยเป็น A/rad และค่าอิมพีแดนซ์ที่ใช้สำหรับวงจรกรองความถี่ในรูปเพื่อให้ค่าของทรานเฟอร์ฟังก์ชันสามารถพิจารณาเป็นเทอมของ V/rad ได้


ปัญหาความผิดเพี้ยนเนื่องจากการอิ่มตัว (Saturate) หรือการถูกตัดหายไปของขอดีสัญญาณ (Clip) เมื่อขนาดของสัญญาณ ผิดพลาดมีมากขึ้นและค่าดังกล่าวอาจเกิดขึ้นได้เมื่อเกิดโอเวอร์ชูต (Overshoot) ขึ้น ซึ่งผลจากความผิดเพี้ยนนี้ทำให้ค่าของคาบเวลา (Setting time) แย่ลง แต่ปัญหาที่กล่าวมานี้สามารถแก้ไขได้โดยใช้อัตราส่วน $R2/R1$ ให้มีขนาดน้อยๆ โดยควรมีขนาดน้อยกว่า 1 ซึ่งอาจมีค่าอื่น ๆ ได้ตามแต่ที่ได้มีการออกแบบมา

วิธีแก้ไขปัญหาของการเกิดการถูกตัดขอดีของสัญญาณนั้น คือการปรับเปลี่ยนค่าของ $R1$ ดังแสดงในรูปที่ 2.25 เพื่อให้มั่นใจว่าเป็นการทำงานที่มีเสถียรภาพ ควรให้ค่าความถี่คัทออฟ (Cut off) มีค่าอย่างน้อย 5 ถึง 10 เท่าของ w_n และค่าความถี่คัทออฟที่ด้านความถี่สูง (Upper limit of w_c) ควรมีค่าต่ำกว่า $w_R = 2\pi f_R$ เนื่องจาก f_R นั้นเป็นความถี่แรกที่ควรถูกลดทอนลงไปและค่า $R1 \cdot C_c$ ในรูปที่ 2.25 นั้นช่วยในการลด ไซค์แบนด์ ของ VCO และสามารถพิจารณาเป็นวงจรกรอง ไซค์แบนด์ได้

สำหรับวงจรกรอง ไซค์แบนด์ชนิดอื่น ๆ สามารถนำมาใช้งานร่วมด้วยได้ โดยการเพิ่มเดิมวงจรงกรองความถี่แบบ แอคทีฟ หรือแบบ พาสซีฟ เข้าไปพิจารณาจากรูปที่ 2.24d โดยการเพิ่มค่า C เข้าไปค่อนข้างกับ R เพื่อให้ได้ค่า $w_c = 1/RC$ ถ้าหากมีการใช้วงจรกรองไซค์แบนด์ มากกว่า 1 วงจรนั้นควรมีการใช้วงจรกรองความถี่แบบ แอคทีฟเพื่อลดการเกิดการเลื่อนของเฟสได้ เนื่องจากวงจร พาสซีฟ RC จะทำให้เกิดการเลื่อนของเฟสเร็วกว่าการลดทอนสัญญาณ เมื่อค่าเฟสที่เกินมาหักลบออกจากค่าเฟสที่แตกต่างใน PLL แล้วสามารถทำให้เกิดอาการที่ไม่เสถียรภาพได้ การใช้วงจรกรองไซค์แบนด์ร่วมไปกับวงจรกรองความถี่ในรูปที่เป็น แบบพาสซีฟทั้งคู่นั้นสิ่งที่ควรให้ความสนใจเป็นอย่างมากคือ โทลคหรือผลกระทบจากการต่อเชื่อมเข้าไปในรูปควรมีการเลือกค่า RC ที่เหมาะสมการกดทับสัญญาณที่ความถี่อ้างอิง และ จะตอบสนองไปตามอัตราส่วน w_c แล w_n แสดงเป็น dB

$$\text{การกดสัญญาณ} = n \cdot 20 \log (w_c / w_R)$$

เมื่อค่าของ n คืออันดับของวงจรงกรองความถี่ที่ใช้และปริมาณของการกดทับคำนวณโดยใช้สมการข้างต้นควรนำไปเพิ่มกับสิ่งที่มีอยู่แล้วในวงจรงกรองความถี่ในรูปและส่วนของ $R1 \cdot C_c$ ในรูปที่ 2.25 ถ้าหากมีการใช้งาน ขอให้สังเกตไว้ว่าปริมาณของสัญญาณที่ถูกกดทับนั้นไม่ใช่ระดับของไซค์แบนด์ของ VCO เมื่อปริมาณของการกดสัญญาณรวมกับความรู้เกี่ยวกับค่าของสัญญาณผิดพลาดที่ได้จากวงจรตรวจจับเฟสและค่าของทรานเฟอร์ฟังก์ชัน เป็นตัวบอกถึงระดับสัญญาณดังกล่าว



For $R_s \ll \frac{R_1}{2}$ $\omega_c = \frac{4}{R_1 C_c}$

Otherwise $\omega_c = \frac{4(R_1 + R_s)}{(R_1 + 2R_s)R_1 C_c}$

where R_s represents the source impedance of the error signal output port.

รูปที่ 2.25 วงจรกรองความถี่ในรูปจากรูปที่ 2.24a หลังจากที่ได้มีการเพิ่มส่วนของการลดไจค์แบนด์ และการตัดขอคของสัญญาณ

2.7.5 ส่วนที่ป้อนกลับของเฟสล็อกลูป

คุณสมบัติของส่วนป้อนกลับระหว่าง VCO และวงจรตรวจจับเฟสมีดังต่อไปนี้

1. มีการเชื่อมต่อที่เหมาะสมกับ VCO
2. ทำการเปลี่ยนความถี่ที่ค่อนข้างสูงของ VCO (ในหน่วย 10-100MHz) ให้เป็นความถี่ที่ต่ำลง (ในช่วง KHz) เพื่อให้กลายเป็น fv สำหรับวงจรตรวจจับเฟส
3. จะต้องมีค่าแอมพลิจูด ความเร็วของสัญญาณ และความกว้างของ พัลส์ ของ fv เหมาะสมกับวงจรตรวจจับเฟสที่ใช้อยู่ในขณะนั้น

4.สามารถที่จะโปรแกรมได้โดยช่วงความถี่ที่เปลี่ยนต้องเป็นช่วงความถี่ที่สามารถผลิตได้โดย VCO วิธีที่ตรงไปตรงมาที่สุดสำหรับการติดตั้งส่วนป้อนกลับคือการใช้ IC วงจรนับที่สามารถโปรแกรมได้ แต่ข้อจำกัดของวงจรมันคือความเร็วในการทำงานที่จำเป็นต้องพิจารณา CMOS และ TTL นั้นมีใช้เป็นวงจรมันที่สามารถทำงานได้ที่ 25 MHz และ ECL 10K สามารถทำงานได้ถึงประมาณ 100MHz เมื่อ VCO ทำงานที่ความถี่สูงมากขึ้น ทำให้ส่วนป้อนกลับจำเป็นต้องทำงานให้ได้ในความเร็วที่มากขึ้นตามไปด้วย

วิธีที่จะทำได้โดยไม่ทำให้ระบบเกิดปัญหา คือการใช้วิธี คู่อัต มอดุลัส พรีสเกลเลอร์ (Dual-Modulus Prescaler) ระบบ VCO และวงจรหารโดยที่วงจร พรีสเกลเลอร์จะหารโดยค่า P หรือ P+1 ใน

รูปแบบของเวลาที่จัดตั้งขึ้น โดยวงจรมันความถี่ต่ำที่สามารถโปรแกรมได้ และวงจรดังกล่าวสามารถเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น ดิกลังห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทำงานได้ในช่วงความถี่ถึง 500-600 MHz การใช้ค่าคงที่กับวงจร พริสเกลเลอร์นั้นเป็นวิธีที่ไม่ค่อยมีการ พลิกแพลงเท่าใด IC วงจรนับที่หารโดยใช้ค่า P นั้นแค่ใส่เข้าไปเพิ่มในส่วนป้อนกลับคังแสดงในรูปแบบที่ 2.20 ค่าเอาต์พุตของพริสเกลเลอร์นั้นควรมีค่าที่เหมาะสมกับวงจร /P ค่าปกติโดยทั่วไปของ P คือ 4 10 16 20 64 และ 256

2.7.6 คู่อัลมอดูลัส พริสเกลเลอร์

วงจรคู่อัลมอดูลัส พริสเกลเลอร์นั้นเป็นวิธีที่ทำให้ส่วนป้อนกลับสามารถทำงานที่ความเร็วสูงได้ โดยไม่มีการผูกมัดกับ ระบบการปรับความถี่และค่า fR ที่มีค่าสูงสามารถคงค่าไปเช่นเดียวกับการใช้วงจร หารโดย N และข้อได้เปรียบเหนือวงจร พริสเกลเลอร์ที่มีการคงค่าไว้คือ ไม่จำเป็นต้องมีการลดค่า fR เพื่อรักษาคุณสมบัติการเปลี่ยนระดับความถี่ซึ่งเป็นการลดคุณภาพของระบบลง โดยพื้นฐานแล้ว การรวม วงจรนับที่ทำงานที่ความถี่ต่ำกับ IC คู่อัลมอดูลัส ทำให้มีลักษณะเหมือนกับวงจรมีค่าที่สามารถ โปรแกรม ได้และทำงานที่ความเร็วเดียวกับวงจร พริสเกลเลอร์ ด้วยเนื่องจากวงจรพริสเกลเลอร์นั้นสามารถออก แบบให้หารได้ 2 แบบ เท่านั้นคือ P และ P + X มันสามารถถูกออกแบบด้วยกันให้ทำงานกับวงจรที่มีค่า ตัวหารคงที่เช่นเดียวกัน การทำงานที่เหมาะสมนั้นโดยการแบ่งวงจรมีค่าออกเป็น 2 ส่วนและใช้ วิธีการตรวจรหัสและการควบคุมทางตรรกะ (Logic) ที่ทำให้สามารถเลือกค่าที่จะนำไปหาร คือ P หรือ P+X สำหรับวงจรพริสเกลเลอร์ในรูปแบบ เวลาที่กำหนดได้ โดยปกติค่าของ X จะถูกทำให้มีค่าเป็น 1

ค่าการหารความถี่ หรือ ค่าการหารรวม (Ntotal) ในวงจรคู่อัลมอดูลัสนั้นเป็นฟังก์ชันของทั้ง P และ X โดยโปรแกรมค่า A ให้กับวงจรมีค่า $\div A$ และค่าของ N ถูกโปรแกรมมาให้วงจรมีค่า $\div N$ ระบบ โดยทั่วไปนั้นจะถูกกำหนดไว้ โดยเริ่มต้นการนับลงของอันดับจากค่าที่ได้โปรแกรมเอาไว้ และทำให้ วงจรพริสเกลเลอร์เริ่มการหารโดยใช้ค่า P+X จนกระทั่งวงจรมีค่า A ถูกนับจนหมดในขณะที่ค่า P+X ถูก ป้อนเข้าไปใน พริสเกลเลอร์ จาก VCO นั้นวงจรมีค่า $\div A$ และวงจรมีค่า $\div N$ จะถูกลดค่าไป 1 เรื่อย ๆ นั่นคือหลังจาก A นับ ((P+X)A ที่ถูกป้อนออกมาจาก VCO) วงจรมีค่า N จะมีค่าเหลือ N - A ซึ่งขณะ นั้นค่าที่โปรแกรมไว้ในวงจรมีค่า A จะถึง 0 เรียบร้อย เมื่อค่า 0 นับถูก ตรวจพบและไปทริกทำให้ตัวควบคุม มอดูลัส (modulus) เปลี่ยนสภาพเป็นสูง (High) และคู่อัล มอดูลัสจะเริ่มต้นหาร โดย P เมื่อวงจรพริสเกลเลอร์เริ่มต้นที่จะหาร โดยค่า P สำหรับค่าที่เหลือในวงจรมีค่า N และลดลงจนที่สุดลดลงทั้งหมดเป็น

$$N_{total} = (P+X) \cdot A + (N - P) = Np + A$$

เมื่อวงจรมีค่า A และ N ถึงค่า 0 ทั้งคู่แล้วค่าของตัวควบคุมมอดูลัส จะกลับสภาพ ระดับต่ำเช่นเดิม และพร้อมที่จะทำงานซ้ำอีกที ขอให้สังเกตว่าค่าของ N จำเป็นต้องเท่ากับหรือมากกว่า A เสมอ

เมื่อค่าหารของ ระบบ Ntotal หลังจากที่สามารถเพิ่มค่า VCO เป็นจำนวน X เท่าของ fR เมื่อ A โปรแกรมเป็นแบบทีละขั้น (Unit step) ดังนั้นเมื่อมีการใช้ พริสเกลเลอร์ที่ค่าตัวหาร P และ P+1 (กำหนด X เท่ากับ 1) ค่าการเปลี่ยน VCO จะมีช่วงการเปลี่ยน เป็น fR ดังแสดงในสมการ

$$N_{total} = (N)(P) + A \quad \text{เมื่อ } N \geq A$$

ค่าที่ต้องการของ Ntotal ถูกกำหนดโดยความถี่ของ VCO และการเพิ่มความถี่เป็นช่วงคือ

$N_{total} = f_{vco}/fR$ เพื่อให้ได้ค่า Ntotal ตามที่ต้องการ โดยที่ค่าของ A ที่เป็นไปได้อยู่ในช่วง 0 ถึง (P-1) เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่ค่าของวงจรมัน A ถูกกำหนดโดยค่าของช่วง N_{total} ที่ต้องการและค่าของวงจรมัน N ถูกกำหนดโดยค่า N_{total} สูงสุดที่จะต้องทำได้ ค่าที่เลือกสำหรับ P นั้นบังคับว่า $N \geq A$ และกำหนดค่าคือสำหรับ N_{total} ถ้า $A_{max} = P - 1$ แล้ว N_{min} ณ $P - 1$ จะได้

$$N_{total}(min) = (P-1)(P) + A_{min}$$

$$N_{total}(max) = N_{max}(P) + A_{max}$$

เพราะว่าการเลือกค่า P และ P-1 นั้นมีได้หลายทางเลือกการบังคับค่า $N_{total}(max)$ และ $N_{total}(min)$ นั้นเป็นปัญหาที่ควรพิจารณาในการออกแบบวงจรสังเคราะห์ความถี่และมีกฎสำหรับการเลือกค่า P ดังต่อไปนี้

กฎสำหรับการเลือกค่า P

สำหรับค่าความถี่ที่สูงที่สุดที่ป้อนให้วงจร ฟริสเกิลเลอร์ ($f_{vco}(max)$) ค่าของ P จะต้องมีค่าเพียงพอสำหรับ

1. $f_{vco}(max)$ เมื่อถูกหารโดย P แล้วจะต้อง ได้ผลลัพธ์ไม่เกินช่วงความถี่ใช้งานของวงจรมัน A และ N
2. ค่าคาบเวลาจากสัญญาณ เอาท์พุทของวงจร ฟริสเกิลเลอร์ $f_{vco}(max)/P$ จะต้องมีค่ามากกว่ากรณีดังนี้
 - a. กำหนดเวลาของวงจร คู่อัลตรามอลด์ ฟริสเกิลเลอร์ นิยามโดยขอบสัญญาณอินพุท ต่อสัญญาณ เอาท์พุท ซึ่งทำหน้าที่ไปทรักวงจรมัน A และ N โดยตรง โดยค่าเอาท์พุทจากวงจร ฟริสเกิลเลอร์ นั้นจะเกิดทุกๆรอบของการหารด้วย P และ P+1 เป็นจำนวนครั้งที่กำหนดไว้
 - b. การ กำหนดค่าเริ่มของวงจร ฟริสเกิลเลอร์ จะต้องสัมพันธ์กับสัญญาณควบคุม มอลด์
 - c. ช่วงเวลาการเคลื่อนที่ของสัญญาณ อินพุท จากวงจรมัน A และ N ไปยังด้าน เอาท์พุทของสัญญาณควบคุมมอลด์ เมื่อสัญญาณ เอาท์พุทแสดงขอบที่บอกว่างจรมัน A ใต้นับลงจนหมดแล้ว

ตามตัวเลือก P และ P+1 สามารถโปรแกรมค่า A และ N ได้ ค่าตัวหารเช่น 10/11, 20/21 และ 40/41 โดยค่าเหล่านี้สามารถทำงานกับรหัส BCD ได้อย่างมีประสิทธิภาพ

กฎสำหรับการโปรแกรมวงจรมัน

1. สมมติให้วงจรมัน A มีอินพุท b bits โดยที่ $2^b = P$
2. ถ้าวงจรมัน A ค่ามากกว่า b บิต (bits) ควร โปรแกรมค่า บิตที่สูงกว่า b เป็น 0 ให้หมด
3. สมมติค่าวงจรมัน N และ A (โดยไม่สนใจบิตของ A ที่มากกว่า b) เพื่อรวมกันเป็นวงจรมันเลขฐาน 2 ตัวเดียว ค่า MSB (Most Significant Bit) ของวงจรมันสมมตินี้จะสอดคล้องกับวงจรมัน N และ LSB (Least Significant Bit) จะสอดคล้องกับวงจรมัน A และค่าของตัวหารรวมของระบบจะถูกโปรแกรมโดยเลขฐาน 2

หากพิจารณาระบบ คู่อัลตรามอลด์ จำเป็นต้องพิจารณา 2 ข้อที่สำคัญดังต่อไปนี้ เพื่อให้คุณภาพของระบบมีค่าสูงสุดค่าเอาท์พุทของวงจร ฟริสเกิลเลอร์ (ซึ่งได้มาจากอินพุทหารด้วย P และ P+1) ควรมีการเปลี่ยนแปลงจากค่าไปสูง เมื่อมีการใช้การตรวจสอบแบบขอบขาขึ้นสำหรับวงจรมัน A และ N เช่น

เดียวกับวงจรมัน A และ N ที่มีการตรวจสอบแบบขอบขาของค่าเอาท์พุทของวงจรฟริสเกิลเลอร์ควรมีการเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เปลี่ยนแปลงค่าจากสูงไปต่ำ เพื่อบ่งชี้ว่าควรใช้ตัวหารตัวใด (P หรือ P+1) ค่าผลต่างของเอาต์พุตเฟส หรือผลต่างเวลาที่ปรากฏขึ้น โดยมีขอบของสัญญาณเอาต์พุตที่เหมาะสมที่จะเปลี่ยนแปลงตัวหารในพรีสเกลเลอร์ และควบคุมฟังก์ชันการให้กำเนิดสัญญาณมอดูเลต

วงจรรีเสกเลอร์ควรหารด้วยค่าที่เหมาะสมตามที่กำหนดโดยระดับสัญญาณควบคุมมอดูเลต โดยตามปกติจะหารโดยค่า P เมื่อระดับสัญญาณควบคุมเป็น High และหารด้วย P+1 เมื่อระดับสัญญาณควบคุมเป็น Low สำหรับคู่อัลมอดูเลตที่ใช้งานในย่านความถี่สูงและกระแสครันค่า (FET) IC ในตระกูล MC12015-18 ใช้ทำวงจรถักความถี่ในทางปฏิบัติสำหรับวิทยุทั่วไปหากมีการใช้ PC บอร์ด การหารด้วยค่าหลาย ๆ ค่าสามารถทำได้โดยเฉพาะการใช้ที่แยกเฉพาะลงไปเช่น 5/6 8/9 10/11 และวงจรรีเสกเลอร์ ยังสามารถทำงานร่วมกับวงจรรันเพื่อที่จะเพิ่มค่า P และ P+1 ได้ ค่าสัญญาณควบคุมมอดูเลต ทั้ง 8 สัญญาณ (ระดับ ECL 3 ระดับและ TTL 2 ระดับ) และวงจรถักเปลี่ยนระดับจาก ECL เป็น TTL มีเป็น IC เรียบร้อยแล้ว สำหรับอำนวยความสะดวกในเรื่องขยายประสิทธิภาพการทำงาน และ LSI ชิปมีใช้สำหรับวงจรถักความถี่ คู่อัลมอดูเลต ได้มีใช้กันอย่างแพร่หลายแล้วในปัจจุบัน

2.8 การมอดูเลตเชิงมุม (Angle modulation)

เป็นการฝากสัญญาณข่าวสารเข้ากับความถี่พาหะโดยใช้การเปลี่ยนค่ามุมหรือเฟสของคลื่นพาหะ กำหนดให้คลื่นพาหะคือ

$$\phi(t) = A_c \cos(\omega_c t + \theta) \quad (2.50)$$

การทำให้ค่า θ ตามสมการ (2.50) แปรผันตามค่าความแรงของสัญญาณข่าวสาร $m(t)$ ได้จะทำให้ได้สัญญาณที่เรียกว่าสัญญาณมอดูเลตเชิงมุมออกมา

2.8.1 เอฟเอ็มและพีเอ็ม

ตามปกติค่า θ ตามสมการ (2.50) จะเรียกว่าเฟสของสัญญาณคลื่นรูปไซน์ $\phi(t)$ เมื่ออ้างอิงเทียบกับสัญญาณ $\cos \omega_c t$ ดังนั้นถ้าทำให้เฟสของสัญญาณพาหะแปรผันตามค่าสัญญาณข่าวสารหรือ

$$\theta = k_p m(t) \quad (2.51)$$

โดยที่ค่า k_p คือค่าคงที่ ซึ่งในกรณีนี้สัญญาณ $\phi(t)$ จะเป็นสัญญาณที่ถูกมอดูเลตทางเฟสหรือเรียกว่าสัญญาณ PM (phase modulation) แต่ถ้าค่า θ แปรผันตามค่าอินทิเกรตของสัญญาณข่าวสารได้คือ

$$\theta = k_f \int_{-\infty}^t m(\tau) d\tau \quad (2.52)$$

เมื่อค่า k_f เป็นค่าคงที่ ซึ่งในกรณีนี้สัญญาณ $\phi(t)$ จะเป็นสัญญาณที่ถูกมอดูเลตทางความถี่ หรือเรียกว่าสัญญาณ FM (frequency modulation) ที่เรียกว่าเช่นนี้ก็เพราะว่าค่าเฟสชั่วขณะ (instantaneous phase) θ_i นั้นมีความสัมพันธ์กับค่าความถี่ชั่วขณะ (instantaneous frequency) ω_i ดังนี้

$$\omega_i(t) = \frac{d\theta_i(t)}{dt} \quad (2.53)$$

หรือแปลงเป็นเทอมของการอินทิเกรตได้เป็น

$$\theta_i(t) = \int_{-\infty}^t \omega_i(\tau) d\tau \quad (2.54)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งจะได้ว่าความถี่ของคลื่นพาหะภายหลังการมอดูเลททางความถี่แล้วความถี่ผลลัพธ์ที่ได้จะเปลี่ยนแปลงไปจากความถี่ ω_c เท่ากับส่วนที่ทำอนุพันธ์เทียบกับเวลาของสมการ (2.52) คือ

$$\Delta\omega_i(t) = k_f m(t) \quad (2.55)$$

ซึ่งจะทำให้ความถี่ที่เปลี่ยนแปลงไปจากความถี่ ω_c ของ $\phi(t)$ นั้นแปรผันโดยตรงกับค่าความแรงของสัญญาณข่าวสาร $m(t)$ ทำให้คลื่นสัญญาณ $\phi(t)$ หลังการมอดูเลทแล้วเรียกว่าสัญญาณเอฟเอ็มจากการรวมสมการ (2.50) และ (2.51) จะได้สมการพีเอ็มคือ

$$\phi_{PM}(t) = A_c \cos\{\omega_c t + k_p m(t)\} \quad (2.56)$$

และจากการรวมสมการ (2.50) และ (2.52) จะได้สมการของเอฟเอ็มคือ

$$\phi_{FM}(t) = A_c \cos\{\omega_c t + k_f \int_{-\infty}^t m(\tau) d\tau\} \quad (2.57)$$

จากสมการที่ (2.56) และ (2.57) จะพบว่าถ้านำวงจรอินทิเกรเตอร์มาเพิ่มข้างหน้าวงจรมอดูเลททางเฟสจะทำให้วงจรรวมทั้งหมดทำงานเหมือนวงจรมอดูเลททางความถี่ และในทางกลับกันถ้านำวงจรอนุพันธ์มาไว้ข้างหน้าวงจรมอดูเลททางความถี่ ก็จะทำให้ได้วงจรรวมทั้งหมดทำงานเป็นวงจรมอดูเลททางเฟสได้

2.8.2 เอฟเอ็มแบนด์แคบ (Narrow Band FM)

ในการพิจารณาแบนด์วิธของสัญญาณเอฟเอ็มเมื่อ $m(t)$ เป็นสัญญาณข่าวสารทั่วไปนั้นทำได้ลำบากเพราะการมอดูเลททางความถี่ไม่ใช่การมอดูเลทชนิดเชิงเส้น ซึ่งถ้าสมมติให้สัญญาณข่าวสาร $m(t)$ เป็นสัญญาณรูปไซน์ความถี่เดียวทำให้หออนุমানเกี่ยวกับเรื่องนี้ได้โดยให้

$$m(t) = a \cos(\omega_m t) \quad (2.58)$$

ซึ่งข่าวสาร $m(t)$ จะไปทำให้ความถี่ชั่วขณะของ $\phi(t)$ เปลี่ยนไปจากค่าความถี่ ω_c แทนค่าสมการ (2.58) ลงในสมการ (2.55) จะได้

$$\Delta\omega_i(t) = ak_f \cos(\omega_m t) \quad (2.59)$$

เนื่องจากค่า $|\cos(\omega_m t)|$ มีค่ามากที่สุดคือ 1 ดังนั้นค่าการเบี่ยงเบนของความถี่จาก ω_c มากที่สุดก็คือ

$$\Delta\omega = ak_f \quad (2.60)$$

ค่า $\Delta\omega$ เรียกว่าค่าความถี่เบี่ยงเบนสูงสุด (peak frequency deviation) ค่าความถี่ชั่วขณะ $\omega_i(t)$ ของ $\phi(t)$ ที่เวลาใดๆ จะมีค่าเป็น

$$\omega_i(t) = \omega_c + \Delta\omega \cos(\omega_m t) \quad (2.61)$$

โดยอาศัยสมการ (2.57) และ (2.61) จะได้

$$\begin{aligned} \phi_{FM}(t) &= A_c \cos\left\{\omega_c t + \frac{\Delta\omega}{\omega_m} \sin(\omega_m t)\right\} \\ &= A_c \cos\{\omega_c t + \beta \sin(\omega_m t)\} \end{aligned} \quad (2.62)$$

โดยที่ $\beta = \frac{\Delta\omega}{\omega_m}$ ซึ่งค่า β มีความสำคัญในการกำหนดแบนด์วิดท์และเรียกค่า β นี้เป็นดัชนีการ

มอดูเลท (modulation index) ของสัญญาณเอฟเอ็ม

สำหรับกรณีที่ β มีค่าน้อยเราสามารถที่จะกระจายพจน์ทางขวามือของสมการที่ (2.62) โดยใช้
อนุกรมเทเลอร์ซึ่งได้ผลลัพธ์โดยประมาณคือ

$$\begin{aligned}\phi_{FM}(t) &\approx A_c \cos(\omega_c t) + A_c \beta \sin(\omega_m t) \sin(\omega_c t) \\ &+ A_c \beta^2 \sin^2(\omega_m t) \cos(\omega_c t) + \dots\end{aligned}\quad (2.63)$$

ในกรณีที่ β มีค่าน้อยเราสามารถตัดพจน์ที่มีค่า β กำลังสูง कुछอยู่ออกได้ ค่า $\phi_{FM}(t)$ ในกรณีนี้
จะพิจารณาเป็นสัญญาณเอฟเอ็มแบนด์แคบ และเขียนแทนด้วย $\phi_{NBFM}(t)$ ซึ่งจะมีค่าเป็น

$$\phi_{NBFM}(t) = A_c \cos(\omega_c t) - A_c \beta \sin(\omega_m t) \sin(\omega_c t) \quad (2.64)$$

และเมื่อใช้ความสัมพันธ์ $\sin(A)\sin(B) = \frac{1}{2} \{ \cos(A-B) - \cos(A+B) \}$ จะได้สมการ


$$\begin{aligned}\phi_{NBFM}(t) &= A_c \cos(\omega_c t) - \frac{A_c \beta}{2} \cos\{(\omega_c - \omega_m)t\} \\ &+ \frac{A_c \beta}{2} \cos\{(\omega_c + \omega_m)t\}\end{aligned}\quad (2.65)$$

จะเห็นว่า $\phi_{NBFM}(t)$ นั้นมีส่วนประกอบความถี่อยู่ที่ความถี่ $\omega_c - \omega_m, \omega_c, \omega_c + \omega_m$ ซึ่งหมายความว่าแบนด์วิดท์ของสัญญาณเอฟเอ็มแบนด์แคบมีค่าเท่ากับ $2\omega_m$ หรือ 2 เท่าของสัญญาณแบนด์วิดท์ของสัญญาณข่าวสาร $m(t)$ ซึ่งค่าแบนด์วิดท์นี้จะเท่ากับของสัญญาณเอเอ็มซึ่งถือว่าเป็นแบนด์วิดท์ที่แคบ
ในทางทฤษฎีจะใช้ค่า $\beta < \frac{1}{\sqrt{10}} = 0.316$ แต่ในการใช้งานอาจมีค่าสูงถึง 0.5

2.8.3 เอฟเอ็มแบนด์กว้าง (Wide Band FM)

พิจารณาค่าความสัมพันธ์ของ $\phi_{FM}(t)$ ในสมการ (2.62) โดยสัญญาณข่าวสารมีลักษณะเป็นคลื่น
รูปไซน์ดังสมการที่ (2.58) สามารถเขียนในรูปเชิงซ้อนได้ดังนี้

$$\begin{aligned}\phi_{FM}(t) &= \text{Re}[A_c e^{j\{\omega_c t + \beta \sin(\omega_m t)\}}] \\ &= \text{Re}[A_c e^{j\omega_c t} e^{j\beta \sin(\omega_m t)}]\end{aligned}\quad (2.66)$$

Plot of Bessel function of the first kind, $J_n(\beta)$.รูป 2.26 ฟังก์ชันของเบสเซลชนิดที่หนึ่ง $J_n(\beta)$

เราทราบว่า $e^{j\beta \sin(\omega_m t)}$ เป็นสัญญาณเชิงซ้อนที่มีค่าคาบเวลาซึ่งมีค่าความถี่มูลฐานคือ ω_m ดังนั้น เราจึงสามารถที่จะกระจายมันออกอยู่ในรูปอนุกรมฟูรีเยร์ได้คือ

$$e^{j\beta \sin(\omega_m t)} = \sum_{n=-\infty}^{\infty} F_n e^{jn\omega_m t} \quad (2.67)$$

โดย F_n คือค่าสัมประสิทธิ์ของอนุกรมฟูรีเยร์ ซึ่งหาได้จาก $F_n = \frac{1}{T} \int_{t_0}^{t_0+T} f(t) e^{-jn\omega_m t} dt$ ดังนั้น
จะได้

$$F_n = \frac{1}{T} \int_{-\frac{T}{2}}^{\frac{T}{2}} e^{j\beta \sin(\omega_m t)} e^{-jn\omega_m t} dt \quad (2.68)$$

โดยอาศัยการเปลี่ยนแปลงค่าตัวแปร $x = \omega_m t = \frac{2\pi t}{T}$ จะได้

$$F_n = \frac{1}{2\pi} \int_{-\pi}^{\pi} e^{j(\beta \sin x - nx)} dx \quad (2.69)$$

ซึ่งสมการ (2.69) นั้นไม่สามารถหาคำตอบในรูปฟังก์ชันสำเร็จได้ต้องใช้วิธีการหาค่าเชิงตัวเลขโดยใช้เป็นฟังก์ชันของเบสเซล (bessel function) แทนด้วย $J_n(\beta)$ เมื่อ n เป็นเลขจำนวนเต็มและ β เป็นค่าจริงที่ต่อเนื่องกันสามารถสรุปได้ดังต่อไปนี้


- 1 $J_n(\beta)$ มีค่าจริง
- 2 $J_n(\beta) = J_{-n}(\beta)$ เมื่อ n เป็นเลขคู่
- 3 $J_n(\beta) = -J_{-n}(\beta)$ เมื่อ n เป็นเลขคี่
- 4 $\sum_{n=-\infty}^{\infty} J_n^2(\beta) = 1$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}\phi_{FM}(t) &= \text{Re}\{A_c e^{j\omega_c t} \sum_{n=-\infty}^{\infty} J_n(\beta) e^{jn\omega_m t}\} \\ &= A_c \sum_{n=-\infty}^{\infty} J_n(\beta) \cos\{(\omega_c + n\omega_m)t\}\end{aligned}\quad (2.70)$$

จากรูปที่ 2.27 จะเห็นว่าสเปกตรัมของ $\phi_{FM}(t)$ นั้นกระจายออกไปบนแกนความถี่ไม่มีสิ้นสุดซึ่งหมายความว่าแบนด์วิธของสัญญาณเอฟเอ็มตามทฤษฎีนั้นมีค่าเป็นอนันต์ แต่อย่างไรก็ตามค่า $|J_n(\beta)|$ นี้จะลดลงหายไปอย่างรวดเร็วเมื่อ $n\beta$ โดยเฉพาะอย่างยิ่งเมื่อ β มีค่ามาก จากสมการ (2.70) ถ้าคิดเฉพาะแถบข้างที่มีนัยสำคัญ หรือแถบข้างที่มีขนาดเกิน 1 เปอร์เซ็นต์ของขนาดของคลื่นพาห่ที่ซึ่งไม่มีการมอดูเลตซึ่งจะมีไซด์แบนด์ตัวสุดท้ายคือตัวที่ $n \approx \beta$ เมื่อ β มีค่ามาก จะได้ค่าแบนด์วิธประมาณได้จาก

$$BW \approx 2n\omega_m \approx 2\beta\omega_m = 2\Delta\omega \quad \text{สำหรับ } \beta \text{ ค่ามาก} \quad (2.71)$$



Number of FM sidebands for which $|J_n(\beta)| \geq 0.01$ and $|J_n(\beta)| \geq 0.10$.

รูปที่ 2.27 รูปแสดงความสัมพันธ์ระหว่างค่า β และค่า $\frac{n}{\beta}$ ที่ทำให้ค่า $|J_n(\beta)| \geq 0.01$

และขนาดของแบนด์วิธของเอฟเอ็มแบนด์แคบ β มีค่าน้อยหาได้จาก


$$BW \approx 2\omega_m \quad \text{สำหรับ } \beta \text{ ค่าน้อย} \quad (2.72)$$

สำหรับการมอดูเลตสัญญาณรูปไซน์ความถี่เดียวหรือโทนมอดูเลชันสามารถหาค่าแบนด์วิธได้จาก การประสมสมการ (2.71) และ (2.72) จะได้สูตรการหาแบนด์วิธของคาร์สัน

$$BW \approx 2(\Delta\omega + \omega_m) \approx 2\omega_m(\beta + 1) \quad (2.73)$$

กฎนี้ใช้ได้ก็เมื่อ $\Delta\omega \ll \omega_m$ เมื่อเงื่อนไข $\Delta\omega \ll \omega_m$ ไม่เป็นจริงคือในกรณีของเอฟเอ็มแบนด์กว้าง หรือแบนด์ปานกลางนั้นควรใช้

$$BW \approx 2(\Delta\omega + 2\omega_m) \approx 2\omega_m(\beta + 2) \quad (2.74)$$



Magnitude line spectra for FM waveforms with sinusoidal modulation: (a) for constant ω_m ; (b) for constant $\Delta\omega$.

รูปที่ 2.28 ภาพแสดงสเปกตรัมชนิดเส้นของสัญญาณเอฟเอ็ม
ซึ่งถูกมอดูเลตด้วยสัญญาณทศอรูปไซน์

2.9 ควอดเรเจอร์ทีเทคชั่น (Quadrature detection)

การคิมอคูเลทสัญญาณเอฟเอ็มแบบควอดเรเจอร์ทีเทคชั่นนั้นเป็นการใช้วงจรแยกแยะเฟส (phase discriminator) ในการคิมเอาสัญญาณข้อมูลข่าวสารออกจากสัญญาณเอฟเอ็ม วงจรแยกแยะเฟสจะอาศัยหลักการพื้นฐานของการคิฟเฟอเรนซิเอท ให้อยู่ในรูปของการประมาณค่าดังนี้


$$\frac{d\phi(t)}{dt} = \frac{1}{\tau} [\phi(t) - \phi(t - \tau)] \quad (2.75)$$

และจากสมการสัญญาณเอฟเอ็มดังนี้ $\phi_{FM}(t) = A_c \cos(\omega_c t + k_f \int m(t) dt)$ แทนค่าในสมการ (2.75) คำนึงจะได้

$$\frac{d\phi(t)}{dt} = k_f m(t) = \frac{1}{\tau} [\phi(t) - \phi(t - \tau)] \quad (2.76)$$

$$\therefore [\phi(t) - \phi(t - \tau)] = \tau k_f m(t) \quad (2.77)$$

นั่นคือถ้าสามารถสร้าง $\phi(t - \tau)$ และสร้างวงจรที่ให้ผลต่างระหว่าง $\phi(t)$ และ $\phi(t - \tau)$ สัญญาณเอาท์พุทที่ได้ก็จะแปรผันตรงกันกับสัญญาณข่าวสาร $m(t)$ และการสร้างสัญญาณ $\phi(t - \tau)$ จากสัญญาณ $\phi(t)$ ทำได้โดยใช้วงจรหน่วงเวลาหรือเฟสชิฟเตอร์แบบเชิงเส้น สำหรับวงจรที่ให้ผลต่างระหว่าง $\phi(t)$ และ $\phi(t - \tau)$ นั้นทำได้โดยนำสัญญาณ $\phi(t)$ และ $\phi(t - \tau)$ มาเข้าวงจรคูณแล้วกรองด้วยฟิลเตอร์ความถี่ต่ำผ่าน โดยมีบล็อกโคอะแกรมคังรูป 2.29 และวงจรลิมิตเตอร์และวงจรกรองแถบความถี่ผ่าน ใช้จัดการกับระดับสัญญาณที่อาจเปลี่ยนแปลงตามเวลาและให้ผ่านเฉพาะแถบความถี่ที่เกี่ยวข้องตามลำดับ



รูปที่ 2.29 บล็อกโคอะแกรมของระบบควอดเรเจอร์ทีเทคชั่น

ควอดเรเจอร์ทีเทคชั่นนั้นต้องการหน่วงเวลาของวงจรหน่วงเวลา ให้มีค่า τ ที่ทำให้ $\omega_c \tau = \frac{\pi}{2}$ ดังนั้นถ้าให้สัญญาณเอฟเอ็มที่เข้ามาเป็น $v_1(t) = \cos[\omega_c t + \phi(t)]$ สัญญาณที่ผ่านวงจรหน่วงเวลาจะได้เป็น

$$v_2(t) = \cos[\omega_c(t - \tau) + \phi(t - \tau)] \quad \text{กำหนดให้ } \omega_c \tau = \frac{\pi}{2} \quad (2.78)$$

$$= \sin[\omega_c t + \phi(t - \tau)] \quad (2.79)$$

เมื่อคูณสัญญาณ $v_1(t)$ และ $v_2(t)$ ด้วยวงจรคูณจะได้สัญญาณ

$$v_3(t) = \cos[\omega_c t + \phi(t)] \times \sin[\omega_c t + \phi(t - \tau)]$$

$$= \frac{1}{2} \{ \sin[2\omega_c t + \phi(t) + \phi(t - \tau)] + \sin[\phi(t) - \phi(t - \tau)] \}$$
(2.80)

เมื่อนำมาผ่านวงจรกรองความถี่ต่ำผ่านจะได้

$$v_4(t) = \frac{1}{2} \sin[\phi(t) - \phi(t - \tau)]$$
(2.81)

เนื่องจาก τ มีขนาดเล็กมากทำให้ $[\phi(t) - \phi(t - \tau)] \ll \pi$ จึงสามารถประมาณค่าสมการ (2.81) เป็นดังนี้

$$v_4(t) = \frac{1}{2} [\phi(t) - \phi(t - \tau)]$$
(2.82)

แทนค่าลงในสมการที่ (2.77) ได้เป็น


$$v_4(t) = \frac{1}{2} k_f m(t)$$
(2.83)

ซึ่งจากสมการจะมีเทอมของ $m(t)$ ซึ่งเป็นสัญญาณข้อมูลข่าวสารออกมา

2.10 วงจรกรองความถี่ (Filter)


ประเภทของวงจรกรองความถี่ที่ใช้บ่อย ๆ มีอยู่ 4 ชนิดได้แก่

1. วงจรกรองความถี่ต่ำผ่าน (low pass filter) ที่ให้สัญญาณความถี่ตั้งแต่ 0 เฮิรตซ์ ไปจนถึงความถี่ f_c (cutoff frequency) ผ่านไปได้ ส่วนความถี่ที่เกินค่า f_c จะถูกลดทอนและกำจัดออกไป
2. วงจรกรองความถี่สูงผ่าน (high pass filter) จะยอมให้ความถี่ตั้งแต่ f_c เป็นต้นไปผ่านไปได้ ส่วนความถี่ที่ต่ำกว่า f_c จะถูกกำจัดออกไป
3. วงจรกรองแถบความถี่ผ่าน (band pass filter) สัญญาณความถี่ตั้งแต่ f_{c1} ไปจนถึงความถี่ f_{c2} จะผ่านไปได้ สำหรับความถี่ที่ต่ำกว่า f_{c1} และความถี่ที่สูงกว่า f_{c2} จะถูกกำจัดทิ้งไป เปรียบเสมือนเอาวงจรกรองความถี่ต่ำผ่านกับวงจรกรองความถี่สูงผ่านมาผสมกัน
4. วงจรกรองแถบความถี่ผ่าน (band stop filter) วงจรนี้จะตัดความถี่ที่อยู่ระหว่าง f_{c1} กับ f_{c2} ทิ้งไป ดังนั้นความถี่ตั้งแต่ 0 เฮิรตซ์ไปจนถึง f_{c1} กับความถี่ตั้งแต่ f_{c2} ขึ้นไปจะผ่านได้ หรือมีการทำงานตรงข้ามกับวงจรกรองแถบความถี่ผ่าน




(A) Low-pass.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



วงจรกรองความถี่สูงผ่าน




วงจรกรองแถบความถี่ผ่าน

รูปที่ 2.30 ลักษณะของแถบความถี่ในวงจรกรองความถี่แบบต่าง ๆ

โดยที่ cutoff frequency คือค่าความถี่ที่อยู่ในแถบความถี่ ซึ่งจะถูกกำหนดไว้ในช่วงการส่งผ่านความถี่ ที่มีค่าการลดทอนของสัญญาณ (attenuation) เท่ากับ 3 dB แต่ในการใช้งานจริง ๆ แล้วคุณสมบัติของวงจรกรองความถี่แบบต่าง ๆ จะมีลักษณะต่างจากทฤษฎีที่จะไม่หยุดตรงจุด f_c ทอดิแต่จะมีช่วงของการส่งผ่านซึ่งเกิดจาก 2 สาเหตุใหญ่ ๆ คือ เกิดการส่งผ่านของแถบความถี่ (transition) และเกิดการกระเพื่อมของสัญญาณ (ripple band) นอกจากนี้ยังมีปัญหาที่เกิดจากการผิดเพี้ยนของสัญญาณ (distortion) อันเนื่องมาจากการเลื่อนเฟส (phase shift) และการหน่วง (delay) โดยที่ลักษณะของการส่งผ่านของแถบความถี่จะเป็นค้ำบ่งบอกคุณสมบัติของวงจร ถ้าช่วงการส่งผ่านมีช่วงแคบและมีลักษณะชันใกล้จุดความถี่ f_c แสดงว่าวงจรกรองนั้นมีคุณสมบัติที่ดี แต่ถ้าช่วงการส่งผ่านมีช่วงกว้างและลาดห่างจากจุด f_c มากเกินไป แสดงว่าวงจรกรองอันนั้นมีคุณสมบัติที่ไม่ดี สำหรับการกระเพื่อมในแถบความถี่นั้นไม่มีสาเหตุมาจากการที่สัญญาณเอาท์พุทของวงจรกรองความถี่ที่มีความแรงของสัญญาณที่ไม่เท่ากันตลอดย่าน เพราะในความเป็นจริงค่าอาจมีผลกระทบที่ทำให้ค่าอิมพีแดนซ์ของวงจรเปลี่ยนไปนั่นเอง การกระเพื่อมนี้ไม่เพียงแต่มีในแถบความถี่แต่ยังสามารถเกิดในช่วงของวงจรกรองแบบตัดแถบความถี่ได้ด้วย

ค่า Q ของวงจรกรองความถี่เป็นค่าอัตราส่วนระหว่างค่าความถี่กลาง f_c ของวงจรรีโซแนนซ์ต่อค่าแบนด์วิธ ($f_2 - f_1$) โดยที่ค่า Q สูงนั้นจะมีผลทำให้คุณสมบัติในการเลือกความถี่ดีแต่ก็มีส่วนทำให้เอกสช่วงข็องแบนด์วิธแคบลง สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.31 วงจรกรองความถี่ต่ำผ่านแบบสองส่วน

จากรูปที่ 2.31 เป็นตัวอย่างของวงจรกรองความถี่ต่ำผ่านแบบสองส่วน (two element) หรือแบบสองอันดับ (second order) โดยที่จำนวนของอันดับจะสังเกตได้จากจำนวนของอุปกรณ์ในวงจรที่มีคุณสมบัติทางรีแอกแตนซ์ หรือเข้าใจง่าย ๆ ว่าให้ดูที่จำนวนของ L และ C นั้นเอง ซึ่งการต่อแบบนี้จะทำให้อัตราการลดทอนของสัญญาณต่อจำนวนความถี่ที่เปลี่ยนไปหรือความชันของการส่งผ่าน (roll off) มีค่า 12 dB ต่อออกเดก และสามารถหาค่าความถี่ของวงจรรีโซแนนซ์ได้จาก

$$f_r = \frac{1}{2\pi\sqrt{LC}} \quad (2.84)$$

สำหรับค่าของอัตราส่วนระหว่างค่าความถี่กลางต่อค่าแบนด์วิดธ์ของวงจรขณะต่อโหลด (loaded Q) จะขึ้นอยู่กับค่า Q ของอุปกรณ์แต่ละส่วนที่ต่ออยู่ในวงจร ดังนั้นค่า Q ของวงจรในรูปที่ 2.31 จึงมีอยู่ด้วยกัน 2 ค่าคือ

$$Q_1 = \frac{X_L}{R_s} \text{ และ } Q_2 = \frac{R_L}{X_C} \quad (2.85)$$

โดยที่ X_L = ค่ารีแอกแตนซ์ของตัวเหนี่ยวนำ

R_s = ค่าความต้านทานภายในของแหล่งจ่าย


R_L = ค่าความต้านทานของ โหลด

X_C = ค่ารีแอกแตนซ์ของตัวเก็บประจุ

และค่าของ Q รวมจะหาได้จาก

$$Q_{total} = \frac{Q_1 \times Q_2}{Q_1 + Q_2} \quad (2.86)$$


ค่า Q รวมนี้มีค่ามากกว่า 0.5 จะทำให้เกิดการถ่วงทอดพลังงานจากแหล่งจ่ายไปสู่โหลดได้ดีที่สุด การที่เป็นเช่นนี้ได้ขึ้นอยู่กับค่าของ Q_1 จะเท่ากับ Q_2 ในกรณีนี้ถ้าค่า Q รวมมีค่าซึ่งมากกว่าการสูญเสียเนื่องจากอุปกรณ์ (insertion loss) จะมีค่าเข้าใกล้ 0 dB และจะเกิดการตอบสนองความถี่ที่สูงที่สุดในช่วงหนึ่ง (peak response) ซึ่งก็คือสัญญาณกระเพื่อม แต่ถ้าค่า Q รวมมีค่าน้อยกว่า 0.5 จะไม่เกิดการถ่วงทอดพลังงาน นั่นคือ R_s เท่ากับ R_L และการตอบสนองความถี่ก็ไม่เกิดขึ้นด้วย เมื่อนำผลการตอบสนองความถี่ต่าง ๆ มาเปรียบเทียบกันแล้วจะมีลักษณะดังรูปที่ 2.32 และจำนวนของการตอบสนองความถี่ที่สูงที่สุดที่เกิดขึ้น จะมีความสัมพันธ์โดยตรงกับจำนวนของอุปกรณ์ที่มีคุณสมบัติทางรีแอกแตนซ์ในวงจร




Typical two-pole filter response curves.

รูปที่ 2.32 ลักษณะกราฟการตอบสนองความถี่ของวงจรกรองความถี่ต่ำผ่านแบบสองส่วน

ในทำนองเดียวกันวงจรกรองความถี่ต่ำผ่านแบบสามส่วน (three element) ที่แสดงดังรูปที่ 2.33 มีจำนวนการตอบสนองความถี่ที่สูงสุดอยู่ 2 ค่านั่นคือค่าของโพล Q จะมีค่ามากกว่า 1 ค่า ดังที่แสดงในรูปที่ 2.34




รูปที่ 2.33 วงจรกรองความถี่ต่ำแบบสามส่วน



Typical response of a three-element low-pass filter.

รูปที่ 2.34 การเกิดการตอบสนองความถี่ที่สูงที่สุด 2 ค่าของวงจรกรองความถี่ต่ำผ่านแบบสามส่วน เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Curves showing frequency response vs. loaded Q for three-element low-pass filters.


รูปที่ 2.35 ลักษณะกราฟการตอบสนองความถี่ของวงจรกรองความถี่ต่ำผ่านแบบสามส่วน

และเมื่อนำผลการตอบสนองที่ความถี่ต่าง ๆ มาเปรียบเทียบกันจะมีลักษณะของกราฟตามรูปที่ 2.35 สำหรับวงจรเน็คเวอร์คที่เป็นลำดับคู่ ผลการตอบสนองความถี่ที่ไฟตรงและที่ขอบขาขึ้นของแถบความถี่จะมีค่าเข้าใกล้ 0 dB ส่วนที่เป็นลำดับคี่จะมีผลเกิดค่าการสูญเสียเนื่องจากอุปกรณที่ไฟตรงเท่ากับผลรวมของการกระเพื่อมแถบความถี่ ดังนั้นเมื่อพิจารณาและสังเกตจากกราฟการตอบสนองในรูปที่ 2.32 และรูปที่ 2.35 สามารถสรุปได้ดังนี้

1. วงจรที่มีค่า Q มากขึ้น (high Q) เป็นผลจากการกำหนดค่าของอุปกรณที่ใช้หรือจำนวนของอุปกรณที่มีคุณสมบัติทางรีแอกแตนซ์ที่ใช้ ดังนั้นค่าของการลดทอนที่ความถี่ต่าง ๆ ก็จะเพิ่มตามไปด้วย ทำให้ช่วงของการส่งผ่านมีช่วงแคบและชันมากขึ้นและจะเกิดปัญหาเกี่ยวกับการการกระเพื่อมของสัญญาณตามมาด้วย
2. วงจรที่มีค่า Q ต่ำลง (low Q) แถบความถี่ในการตอบสนองจะมีความราบเรียบ เพราะมีค่าการกระเพื่อมของสัญญาณน้อยลงค่าของการลดทอนก็จะลดลงด้วย ช่วงของการส่งผ่านก็จะมีช่วงกว้างและลาดมากกว่า
3. เมื่อวิเคราะห์จากวงจรรีโซแนนท์ ค่าความต้านทานภายในของแหล่งจ่ายและความต้านทานของโหลดที่ต่ออยู่ระหว่างวงจรกรองความถี่จะมีผลข้างเคียงกับค่าของ Q ในวงจรกรองความถี่ ดังนั้นสัญญาณกระเพื่อมในแถบความถี่และความชันของการส่งผ่านแถบความถี่ของวงจรกรองความถี่จะทำให้เกิดความผิดพลาดเกิดขึ้นจากค่าของอิมพีแดนซ์ที่นำไปต่อด้วย
4. อัตราการลดทอนที่เกิดขึ้นทั้งหมดของการตอบสนองจะขึ้นอยู่กับจำนวนของอุปกรณในวงจรที่มีคุณสมบัติทางรีแอกแตนซ์ที่ใช้ในวงจรกรองความถี่ เช่นวงจรเน็คเวอร์คแบบสองส่วนจะมีค่าการลดทอนของสัญญาณเป็น 12 dB ต่อออกแดง และแบบสามส่วนจะเป็น 16 dB ต่อออกแดงหรือสรุปได้ว่าการลดทอนของสัญญาณจะเพิ่มขึ้นทุกๆ 6 dB ต่อออกแดง ต่อการเพิ่มจำนวนของอุปกรณที่มีคุณสมบัติทางรีแอกแตนซ์

การออกแบบวงจรกรองความถี่ใช้หลักการในการคำนวณหาอัตราส่วนของความถี่และค่าอิมพีแดนซ์ของวงจร โดยจะใช้วงจรพื้นฐานของวงจรกรองความถี่ต่ำผ่าน (normalization low pass prototypes) โดยที่วงจรพื้นฐานของวงจรกรองความถี่ต่ำผ่านที่ถือเป็นมาตรฐานนี้จะหมายความว่างจรกรองความถี่ต่ำผ่านไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผ่านที่มีจุดตัดความถี่ 1 องศาเรเดียนต่อวินาที (0.159 เฮิรตซ์) สำหรับแหล่งจ่ายและค่าความต้านทานของโหลดที่ 1 โอห์ม ทั้งนี้เพื่อให้ง่ายต่อการคำนวณแล้วใช้ตัวคูณเพื่อเลื่อนค่าไปยังจุดที่ต้องการ วิธีการนี้เรียกว่า การปรับขนาดอิมพีแดนซ์และความถี่ โดยจะกำหนดค่าของตัวเก็บประจุมีหน่วยเป็นฟารัด และค่าของขดลวดเป็นเฮนรี่



รูปที่ 2.36 กราฟคุณสมบัติการตอบสนองความถี่ของวงจรกรองความถี่ต่ำผ่าน

วงจรกรองความถี่ต่ำผ่านที่ใช้กันส่วนมากมี 3 แบบคือ แบบบัตเตอร์เวิร์ธ (butterworth) แบบเชบีชีฟ (chebyshev) และแบบเบสเซล (bessel) ซึ่งแต่ละแบบก็ให้คุณสมบัติที่แตกต่างกัน

2.10.1 วงจรกรองความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ธ

วงจรกรองแบบนี้จะมีค่า Q อยู่ที่ระดับปานกลาง (medium Q) จึงทำให้มีลักษณะพิเศษตรงที่ทำให้ อัตราการขยายของการตอบสนองความถี่มีค่าเท่ากันตลอดย่านความถี่ที่ผ่านไปได้ (มีความราบเรียบสม่ำเสมอตลอดย่าน) และไม่มีการเกิดสัญญาณกระเพื่อม มีลักษณะของรูปคลื่นสัญญาณที่ผ่านจากวงจรมีลักษณะดังรูป 2.37 ซึ่งมีความราบเรียบสูงมากแม้ว่าช่วงของการลดทอนสัญญาณไม่ค่อนข้างทำให้เกิดการส่งผ่านของแถบความถี่ ซึ่งสามารถแก้ไขได้โดยการเพิ่มจำนวนของอุปกรณ์ที่มีคุณสมบัติทางรีแอกแตนซ์เข้าไปอีก มีสูตรการหาค่าอัตราการลดทอนของวงจรดังนี้


$$A_{dB} = 10 \log \left[1 + \left(\frac{\omega}{\omega_c} \right)^{2n} \right] \quad (2.87)$$

โดยที่ A_{dB} = ค่าอัตราการลดทอนของวงจร

ω = ค่าความถี่ลดทอนที่ต้องการ


ω_c = จุดตัดความถี่ (ω_{3dB}) ของวงจรกรองความถี่

n = จำนวนของอุปกรณ์ที่มีคุณสมบัติทางรีแอกแตนซ์ที่ต่อกับวงจรกรองความถี่



รูปที่ 2.37 รูปคลื่นสัญญาณการตอบสนองความถี่ของวงจรกรองความถี่แบบบัตเตอร์เวิร์ท

ซึ่งจากสมการการลดทอนเมื่อนำมาหาความสัมพันธ์ระหว่างค่าของอัตราการลดทอนและการตอบสนองความถี่ในช่วงต่าง ๆ แล้วผลที่ได้จะมีลักษณะดังรูป 2.38 โดยเมื่อค่า n เพิ่มขึ้นความชันของกราฟจะเพิ่มขึ้นเรื่อย ๆ ทำให้ผลที่ได้ใกล้เคียงกับอุดมคติมากขึ้น



รูปที่ 2.38 ลักษณะการส่งผ่านของแถบความถี่เมื่อเปรียบเทียบกับจำนวนอูปรณ์รีแอกทีฟ

การหาจำนวนอูปรณ์รีแอกทีฟที่เหมาะสม หาได้จากอัตราส่วนของ ω/ω_c หรือ f/f_c และการหาค่าอูปรณ์ที่ควรใช้จะอ้างอิงกับพื้นฐานของวงจรกรองความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ท (normalized butterworth low pass filter) ที่มีการต่ออยู่ระหว่างแหล่งจ่ายกับโหลดที่มีอิมพีแดนซ์ 1 โอห์มจากสูตร

$$A_k = 2 \sin \frac{(2k-1)\pi}{2n} ; k = 1, 2, \dots, n \quad (2.88)$$


โดยที่ n = จำนวนของอูปรณ์ที่จะต่อ

A_k = ค่าของอูปรณ์ที่ตำแหน่ง k ในวงจรที่เป็นลำดับขั้นซึ่งเป็นไปได้ทั้งตัวเหนี่ยวนำหรือตัวเก็บประจุ

และเทอม $(2k-1)\pi/2n$ มีหน่วยเป็นเรเดียน

2.11 มิกเซอร์ (Mixer)

จากการที่ความไม่เป็นเชิงเส้นของไดโอดซึ่งจะผลิตทั้งความถี่ผลบวกและผลต่างของความถี่อินพุตสองอันที่เข้ามา โดยให้ความถี่อินพุตเป็น f_{RF} และ f_{LO} ซึ่งจะให้ความถี่เอาต์พุต f_{IF} รูปที่ 2.39(a) แสดง Single balanced diode mixer ซึ่งใช้ไดโอดสองตัวต่อระหว่างจุด a และจุด b แรงดันของวงจรออสซิลเลเตอร์ v_{LO} สมมติให้มีค่ามากพอที่จะทำให้ไดโอด on ระหว่างครึ่งคาบเมื่อ a เป็นบวกเมื่อเทียบกับ b และ off อีกครึ่งคาบ ดังนั้นสมมติให้ v_{LO} มากกว่า v_{RF} ดังนั้น v_{LO} จะควบคุมสถานะของไดโอดตลอดเวลา ดังนั้นไดโอดจะทำตัวเป็นเหมือนสวิตช์ที่ดวงจรจุด c และ d เข้าด้วยกันซึ่งทำให้ v_o เป็นศูนย์เมื่อไรก็ตามที่ v_{ab} เป็นบวก รูปที่ 2.39(b) แสดงผลต่างระหว่าง f_{LO} และ f_{RF} โดยขยายมากกว่าปกติโดยแสดง $v_o(t)$ ที่มองผ่านความต้านทานโหลด (สำหรับมิกเซอร์เครื่องรับโพลจะถูกฉนวนให้เป็นความถี่กลาง f_{IF} เพื่อที่จะกรองความถี่ที่ไม่ต้องการออก)



รูปที่ 2.39 การทำงานของ single balance ไดโอดมิกเซอร์

- (a) วงจรมิกเซอร์
- (b) แรงดันเอาต์พุตที่คกร่วมโหลด
- (c) ฟังก์ชันของสวิตช์ที่ผลิตโดยไดโอดและ ไดโอดออสซิลเลเตอร์
- (d) สเปกตรัมของเอาต์พุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพื่อที่จะพิจารณาสเปกตรัมของคลื่นเอาท์พุท $v_o(t)$ เป็นผลจากคลื่นสัญญาณอินพุทและฟังก์ชัน สวิตช์ square wave ดังรูปที่ 2.39(c) ซึ่งฟังก์ชันสวิตช์หาได้จาก

$$S(t) = \frac{1}{2} + \sum_{n=1}^{\infty} \frac{\sin \frac{n\pi}{2}}{\frac{n\pi}{2}} \cos n\omega_0 t \quad (2.89)$$

ถ้าให้สัญญาณอินพุทของมิกเซอร์เป็น

$$v_{RF}(t) = V_{RF} \cos \omega_{RF} t \quad (2.90)$$

และแรงคลื่นเอาท์พุทหาได้จาก


$$\begin{aligned} v_o(t) &= v_{RF}(t) \times S(t) \\ &= V_{RF} \cos \omega_{RF} t \left(\frac{1}{2} + \sum_{n=1}^{\infty} \frac{\sin \frac{n\pi}{2}}{\frac{n\pi}{2}} \cos n\omega_{LO} t \right) \end{aligned} \quad (2.91)$$

ซึ่งตัวคูณ $\left(\frac{\sin \frac{n\pi}{2}}{\frac{n\pi}{2}} \right)$ เป็นค่าฮาร์โมนิกคู่ทั้งหมดของความถี่ออสซิลเลเตอร์ f_{LO} ซึ่งจะหายไป


จากเอาท์พุท จริง ๆ แล้วมันจะไม่มีเทอมของความถี่ f_{LO} และฮาร์โมนิกคี่ของมันเลย จะมีแต่เทอมที่เป็น ผลการคูณของ $\cos \omega_{RF} t \times \cos n\omega_{LO} t$ เมื่อค่า n เป็นเลขคี่ อย่างลึกลับว่าสัญญาณอินพุท f_{RF} จะปรากฏที่ เอาท์พุทและมีแอมพลิจูดลดลง ส่วนสเปกตรัมของส่วนประกอบเอาท์พุทจะแสดงในรูปที่ 2.39(d) ส่วน ประกอบทั้งหมดยกเว้น $f_{IF} = f_{LO} - f_{RF}$ จะถูกกรองทิ้ง

มิกเซอร์แบบ single balanced ดังรูปที่ 2.39 มีข้อเสียคือส่วนประกอบของความถี่ f_{RF} จะปรากฏที่ เอาท์พุท มิกเซอร์แบบ double balanced ดังรูปที่ 2.40(a) ซึ่งใช้หม้อแปลงแบบเซ็นเตอร์เท็ป สมมติว่าแรง คั้นของวงจรออสซิลเลเตอร์ v_{LO} สมมติให้มีค่ามากพอที่จะควบคุมการเปิดปิดของไดโอดและกระแสเนื่อง จาก v_{RF} มีค่าน้อยเมื่อเทียบกับ v_{LO}

รูป 2.40(b) แสดงกระแส i_1 และ i_2 ของความถี่ RF ระหว่างเวลาเมื่อ v_{RF} ทำให้จุด a เป็น e และ b และเมื่อ v_{LO} ทำให้จุด c เป็นบวกเมื่อเทียบกับ d ไดโอด D1 และ D2 ถูกควบคุมให้เปิดปิดโดย v_{LO} และ กระแส i_{LO} ซึ่งไหลรอบรูป c-a-d-f-c ไดโอด D3 และ D4 จะ off เพราะถูกให้รีเวิร์สไบอัส กระแส i_1 และ i_2 จะไหลผ่านไดโอดแต่ละตัวเนื่องจากแรงคั้น RF ตกคร่อมจาก a ถึง e อย่างลึกลับว่ากระแสเหล่านี้จะบวก เข้าไปในโหลดเพื่อผลิตแรงคั้น v_o ซึ่งจะบอกขั้ว และกระแส i_{LO} จะไม่ไหลผ่านขดหม้อแปลงทางอินพุท และที่จุด a และ f ที่ขั้วเดียวกัน (ที่ความถี่ f_{LO}) ถ้าไดโอดและหม้อแปลง LO บาลานซ์กัน




(a)




(b)

(c)



(d)



(e)

รูปที่ 2.40 (a) double balance ไดโอดมิกเซอร์

(b) ส่วนของวงจรเมื่อ v_{cd} เป็นบวก D1 และ D2 จะ on D3 และ D4 จะ off

(c) ส่วนของวงจรเมื่อ v_{cd} เป็นลบ

(d) รูปคลื่นแรงดันเอาต์พุตที่ครอบคลุมโพล

(e) ฟังก์ชันสวิตช์ของมิกเซอร์

สำหรับ รูป 2.40(c) ขั้วของสัญญาณ v_{RF} เหมือนกับรูป 2.40(b) แต่ขั้วของ v_{LO} จะกลับกัน ทำให้จุด d เป็นบวกเมื่อเทียบกับจุด c ไดโอด D3 และ D4 จะ on และ D1 และ D2 จะ off แรงดัน RF v_{cb} จะผลิตกระแส RF i_3 และ i_4 ผ่านไดโอดโดยลำดับ ผลบวกของมันจะไหลผ่านจากซ้ายไปขวามันจะไหลผ่านโหลด จะผลิต v_o ซึ่งมีขั้วตรงข้ามในรูป 2.40(b) กระแสไดคอดออสซิลเลเตอร์ไหลผ่านรูป D3 และ D4 แต่ไม่ผ่านหม้อแปลง RF

รูป 2.40(d) แสดงผล $v_o(t)$ ที่กลับขั้วที่ความถี่ LO ซึ่งเอนVELOPEของรูปคลื่นจะพิจารณาจาก v_{RF} ความแตกต่างระหว่าง f_{LO} และ f_{RF} อย่างลึกลับว่า i_{LO} ไม่ได้ไหลผ่านหม้อแปลง RF ดังนั้นขั้วที่ RF จะแยกจากไดคอดออสซิลเลเตอร์ ดังนั้นรูป 2.40(b) และ 2.40(c) แสดงกระแส RF ที่ไหลผ่านในทิศทางตรงกันข้ามในครึ่งหนึ่งของของหม้อแปลง LO ดังนั้นจะไม่มีแรงดันของความถี่ RF ปรากฏที่ขั้ว LO ถ้าหม้อแปลง LO เป็นแบบเซ็นเตอร์เท็ป

สวิตช์ฟังก์ชันที่ผลิตจาก v_{LO} และไดโอดคั้งที่แสดงในรูป 2.40(e) หาได้จาก

$$S(t) = 2 \sum_{n=1}^{\infty} \frac{\sin \frac{n\pi}{2}}{\frac{n\pi}{2}} \cos n\omega_{LO} t \quad (2.92)$$

คูณ $S(t)$ ด้วยแรงดันอินพุท RF จะได้เอาท์พุท

$$v_o(t) = 2V_{RF} \cos \omega_{RF} t \left(\sum_{n=1}^{\infty} \frac{\sin \frac{n\pi}{2}}{\frac{n\pi}{2}} \cos n\omega_{LO} t \right) \quad (2.93)$$

สเปกตรัมของเอาท์พุทประกอบด้วยเฉพาะความถี่ $nf_{LO} \pm f_{RF}$ เมื่อ n เป็นเลขคี่ ทั้ง f_{LO} และ f_{RF} จะไม่ปรากฏที่เอาท์พุท

2.12 วงจรพีแอมป์ไลเฟอร์

เป็นส่วนของวงจรขยายสัญญาณภาครับก่อนที่จะส่งต่อไปให้ส่วนมิกเซอร์ชุดแรกทำการปรับความถี่และเป็นส่วนที่มีสำคัญมากต่อระบบเนื่องจากเป็นวงจรขยายจุดแรกของระบบ หากในส่วนนี้มีสัญญาณรบกวนมากก็จะทำให้มีสัญญาณรบกวนในระบบเป็นปริมาณมากขึ้น ดังนั้นจึงต้องใช้วงจรที่มีนอยส์ฟิกเจอร์ที่ดี (Noise figure) โดยพิจารณาจากสมการของนอยส์ฟิกเจอร์ดังนี้

$$F = \frac{S_i / N_i}{S_o / N_o} \tag{2.94}$$


โดยที่มีนิยามคือ อัตราส่วนของ Signal-to-noise (S/N) ทางด้านอินพุตต่อ Signal-to-noise (S/N) ทางด้านเอาต์พุตหรืออาจกล่าวง่าย ๆ คือ การวัดโดยตรงที่แสดงให้เห็นถึงการทำให้ S/N มีค่าลดลงโดยวงจรหรืออุปกรณ์ดังกล่าว ยกตัวอย่างเช่นค่าของ S/N ที่ด้านอินพุตของวงจรมีค่าเท่ากับ 50 dB และวงจรดังกล่าวมีค่านอยส์ฟิกเจอร์เท่ากับ 5 dB ดังนั้นค่า S/N ที่เอาต์พุตจะมีค่าเท่ากับ 45 dB

ในการออกแบบวงจรพีแอมป์นั้นจำเป็นที่จะต้องรู้ค่าพารามิเตอร์หนึ่งคือ S-พารามิเตอร์เพื่อช่วยในการออกแบบให้เป็นไปอย่างง่ายขึ้นของกล่าวถึง S-parameter โดยคร่าว ๆ ดังนี้

2.12.1 S-พารามิเตอร์

ในทฤษฎีทางด้านวงจร โครงข่ายโดยทั่วไปนั้นมักจะอธิบายวงจรข่าย 2-พอร์ต ในรูปของ H,Y และ Z พารามิเตอร์ ซึ่งค่าของพารามิเตอร์ต่าง ๆ ในเมตริกดังกล่าวเป็นความสัมพันธ์ระหว่างค่าของแรงดันไฟฟ้าและกระแสที่แต่ละพอร์ต แต่ในการใช้งานย่านความถี่สูงเช่น UHF นั้นการวัดค่าของ H,Y และ Z พารามิเตอร์นั้นไม่สามารถทำได้เนื่องจากวงจรข่ายไม่เหมาะสมที่จะทำการวัดผลรวมแรงดัน หรือผลรวมกระแสที่วงจรแต่ละพอร์ต ได้ด้วยเหตุผลที่ว่า

1. การเปิดและปิดวงจรทำให้เป็นจริงได้ยาก ตลอดช่วงกว้างของความถี่ที่ใช้งาน
2. อุปกรณ์แบบแอคทีฟ เช่นทรานซิสเตอร์มักจะขาดเสถียรภาพ เมื่อทำการเปิดหรือปิดวงจรที่พอร์ตใด ๆ ดังนั้นวิธีการที่จะใช้วัดคุณสมบัติของวงจรข่ายโดยทำการแก้ปัญหาข้างต้นโดยการเปลี่ยนตัวแปร แรงดันและกระแสเป็นตัวแปรคลื่นตกกระทบและคลื่นสะท้อนที่แต่ละพอร์ตแทนเรียกว่า S- พารามิเตอร์



รูปที่ 2.41 แสดงคลื่นตกกระทบและคลื่นสะท้อนของวงจร 2 - พอร์ต

$$b_1 = S_{11} \cdot a_1 + S_{12} \cdot a_2 \quad (2.95)$$

$$b_2 = S_{21} \cdot a_1 + S_{22} \cdot a_2 \quad (2.96)$$

โดยที่ S_{ij} คือ พารามิเตอร์การกระจาย (Scattering Parameter) หรือ สัมประสิทธิ์การกระจาย (Scattering Coefficient)

a_1 และ a_2 คือ คลื่นตกกระทบที่แต่ละพอร์ต

b_1 และ b_2 คือ คลื่นสะท้อนที่แต่ละพอร์ต

2.12.2 ขั้นตอนการออกแบบวงจรพรีแอมพลิฟายเออร์โดยใช้ S- พารามิเตอร์ (Bilateral Case)

เนื่องจากค่าของ S-พารามิเตอร์ มีค่าเปลี่ยนไปตามการไบอัสตลอดจนความถี่ที่ใช้งาน ดังนั้นจึงเป็นสิ่งสำคัญที่จะต้องทำการเลือกจุดการทำงานและความถี่ที่ใช่ แล้วนำค่าของ S-พารามิเตอร์ที่สัมพันธ์กับค่าดังกล่าวมาทำการคำนวณตามขั้นตอนดังต่อไปนี้

1. เสถียรภาพ

แนวโน้มนำที่อุปกรณ์ดังกล่าวจะเกิดการออสซิลเลชันสามารถวัดได้โดยใช้ S- พารามิเตอร์ ค่าอิมพีแดนซ์ของแหล่งกำเนิดสัญญาณและโหลด การออสซิลเลชันสามารถเกิดขึ้นในวงจร โครงข่ายแบบ 2 – พอร์ต ในกรณีที่อินพุตหรือเอาต์พุตมีสภาพเป็นความต้านทานที่เป็นลบ การคำนวณก่อนที่จะออกแบบต่อไปและใช้เป็นตัวตรวจสอบอุปกรณ์ (BJTs, FET ,... ฯลฯ) เพื่อใช้ในการทำงานได้อีกด้วย และในการคำนวณหาเสถียรภาพจำเป็นต้องทำการคำนวณค่า D_s (Intermediate Quantity) ก่อนจากสมการ

$$D_s = S_{11} S_{22} - S_{12} S_{21} \quad (2.97)$$

จากนั้นจึงนำค่า D_s มาคำนวณหาค่า K (Rollet stability factor) จากสมการ

$$K = \frac{1 + |D_s|^2 - |S_{11}|^2 - |S_{22}|^2}{2 \cdot |S_{21}| \cdot |S_{12}|} \quad (2.98)$$

โดยมีหลักการพิจารณาค่า K ดังต่อไปนี้

1. ค่า $K > 1$ อุปกรณ์ดังกล่าวจะมีเสถียรภาพอย่างแน่นอน (Unconditionally Stable) ไม่ว่าค่าอิมพีแดนซ์ของแหล่งกำเนิดและโหลดจะมี ค่าเปลี่ยน แปลงไปอย่างไรก็ตาม

2. ค่า $K < 1$ หมายความว่าอุปกรณ์ดังกล่าวไม่เสถียรภาพ (Conditionally Stable) จำเป็นที่จะต้องเลือกค่าของอิมพีแดนซ์ของแหล่งกำเนิดและโหลดอย่างเหมาะสม และไม่ได้หมายความว่าอุปกรณ์ดังกล่าวไม่สามารถใช้งานได้เพียงแต่ระบุว่าเป็นการยาก ที่จะใช้งานเท่านั้น

2.12.3 การออกแบบวงจรในกรณีที่ค่า K มีค่ามากกว่า 1 ($K > 1$)

คำนวณค่าพารามิเตอร์ที่จำเป็นในการออกแบบเพื่อหาค่าสัมประสิทธิ์การสะท้อนที่จะนำไปแมทซ์

1. อัตราขยายสูงสุดที่เป็นไปได้ (Maximun Available Gain :MAG)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นค่าอัตราขยายที่ได้ตอนที่เกิดคอนจูเกทแมทซ์ โดยการคำนวณค่า B_1 ก่อนดังสมการ

$$B_1 = 1 + |S_{11}|^2 - |S_{22}|^2 - |D_s|^2 \quad (2.99)$$

โดยที่ D_s เป็นค่าเดียวกันกับที่ได้คำนวณมาในส่วนของเสถียรภาพ จากนั้นคำนวณหาค่า MAG โดยสมการ

$$MAG = 10 \log \left| \frac{S_{21}}{S_{12}} \right| + 10 \log \left| K \pm \sqrt{K^2 - 1} \right| \quad (2.100)$$

โดยที่ MAG มีค่าเป็น dB

K คือค่าเสถียรภาพของ Rollet ดังคำนวณในขั้นตอนที่แล้ว

และค่า \pm ในสมการต้องพิจารณาที่ B_1 นั้นเป็นเหตุผลที่ต้องทำการคำนวณ B_1 ก่อนโดยพิจารณา ดังนี้

$B_1 < 0$ ใช้เครื่องหมาย +

$B_1 > 0$ ใช้เครื่องหมาย --

และค่า K ที่นำมาแทนค่าในสมการนี้จะต้องมากกว่า 1 เท่านั้น ถ้าหากนำค่าของ K ที่น้อยกว่า 1 แทนค่าลงไปแล้วจะทำให้ค่า MAG ที่ได้ออกมาเป็นจำนวนเชิงซ้อนซึ่งไม่เป็นจริง

2. คำนวณการทำให้เกิดคอนจูเกทแมทซ์

หลักจากที่สามารถหาอุปกรณ์ที่มีเสถียรภาพและได้อัตราขยายตามที่ต้องการแล้ว การออกแบบในขั้นตอนนี้ผลลัพธ์ที่ได้ออกมาจะเป็นค่าของสัมประสิทธิ์การสะท้อนของแหล่งกำเนิดและโหลด ที่จะทำให้เกิดคอนจูเกทแมทซ์สำหรับอินพุตและเอาต์พุตอิมพีแดนซ์ ของอุปกรณ์ และขอให้สังเกตอย่างหนึ่งว่าค่าเอาต์พุตอิมพีแดนซ์ของอุปกรณ์นั้นขึ้นอยู่กับค่าอินพุตที่อุปกรณ์ตัวนั้นเห็น และในทางตรงกันข้ามอินพุตอิมพีแดนซ์ก็มีความสัมพันธ์กับเอาต์พุตเช่นเดียวกัน โดยที่ความสัมพันธ์ดังกล่าวนี้ขึ้นอยู่กับค่า S_{12} หากค่าของ S_{12} เท่ากับ 0 แล้วทั้งอินพุตและเอาต์พุตจะไม่มีความสัมพันธ์ซึ่งกันและกันเลย

ในการคำนวณค่าสัมประสิทธิ์การสะท้อนนั้นจำเป็นต้องคำนวณค่าพารามิเตอร์ตามสมการ

$$C_2 = S_{22} - (D_s S_{11}^*) \quad (2.101)$$

โดยที่ตัวแอสเตอร์บน S_{11} หมายถึงค่าคอนจูเกทและ D_s เป็นค่าเดียวกับที่ได้คำนวณในหัวข้อเสถียรภาพ และค่าของพารามิเตอร์ตัวต่อไปคือ ไปดังต่อไปนี้

$$B_2 = 1 + |S_{22}|^2 - |S_{11}|^2 - |D_s|^2 \quad (2.102)$$

และสมการสำหรับขนาดของสัมประสิทธิ์การสะท้อนดังสมการ

$$|\Gamma_L| = \frac{B_2 \pm \sqrt{B_2^2 - 4|C_2|^2}}{2|C_2|} \quad (2.103)$$

โดยที่ค่า \pm ในสมการจะใช้ตรงกันข้ามกับค่าของ B_2 (ซึ่งได้ทำการหาไว้ในสมการที่แล้ว) และสำหรับค่ามุมของสัมประสิทธิ์การสะท้อนจะใช้ค่าลบของมุมของ C_2 ที่ได้คำนวณเอาไว้แล้ว

เมื่อคำนวณค่าสัมประสิทธิ์การสะท้อนออกมาสามารถนำไปพล็อตลงในสมิทซาร์ทเพื่อหาค่าของ

โหลดอิมพีแดนซ์หรือสามารถคำนวณทางคณิตศาสตร์ได้จากสมการ

$$\Gamma = \frac{Z_L - Z_o}{Z_L + Z_o} \quad (2.104)$$

จากค่าของสัมประสิทธิ์การสะท้อนของโหลดสามารถคำนวณค่าของสัมประสิทธิ์การสะท้อนที่แหล่งกำเนิดที่มีความสัมพันธ์กันได้ดังสมการต่อไปนี้

$$\Gamma_s = \left[S_{11} + \frac{S_{12}S_{21}\Gamma_L}{1 - (\Gamma_L \cdot S_{22})} \right] \quad (2.105)$$

ขอให้สังเกตตัวแอสเตอร์ิกที่อยู่นอกวงเล็บคือการทำคอนจูเกต จากนั้นเมื่อได้ค่าของสัมประสิทธิ์การสะท้อนของแหล่งกำเนิดมาก็ทำเช่นเดียวกับค่าสัมประสิทธิ์การสะท้อนของโหลดก็จะได้ค่าอิมพีแดนซ์ที่มองเข้าไปในด้านของแหล่งกำเนิด

2.12.4 การออกแบบวงจรในกรณีที่มีค่า K มีค่าน้อยกว่า 1 ($K < 1$)

ในกรณีนี้อุปกรณ์ดังกล่าวมีโอกาสที่จะเกิดการออสซิลเลทได้ ถ้าค่าของอินพุทหรือเอาต์พุทอิมพีแดนซ์มีค่าเหมาะสมกับการออสซิลเลท สามารถพิจารณาค่าดังกล่าวได้จากสมิทซาร์ทโดยการคำนวณและพล็อตวงเสถียรภาพ (Stability Circles) ตามสมการดังต่อไปนี้

$$r_s(\text{radius of } \Gamma_s \text{ circle}) = \frac{|S_{12}S_{21}|}{\left| |S_{11}|^2 - |D_s|^2 \right|}$$

$$c_s(\text{center of } \Gamma_s \text{ circle}) = \frac{C_s^*}{\left| |S_{11}|^2 - |D_s|^2 \right|}$$

$$r_i(\text{radius of } \Gamma_i \text{ circle}) = \frac{|S_{12}S_{21}|}{\left| |S_{11}|^2 - |D_s|^2 \right|}$$

$$c_i(\text{center of } \Gamma_i \text{ circle}) = \frac{C_i^*}{\left| |S_{22}|^2 - |D_s|^2 \right|} \quad (2.106 - 2.112)$$

$$D_s = S_{11}S_{22} - S_{12}S_{21}$$

$$C_s = S_{11} - D_s S_{22}^*$$

$$C_i = S_{22} - D_s S_{11}^*$$

วงเสถียรภาพสามารถพล็อตลงบนสมิทซาร์ทได้โดยตรงและวงกลมดังกล่าวจะทำหน้าที่แยกบริเวณที่มีเสถียรภาพ (Potentially stable) และบริเวณที่ไม่มีเสถียรภาพ (Potentially unstable) ของทั้งอินพุทและเอาต์พุทออกจากกัน โดยที่วงเสถียรภาพของเอาต์พุทแสดงถึงอาณาบริเวณที่ค่าทุกค่าของโหลดภายในบริเวณดังกล่าวจะทำให้ส่วนที่เป็นจริงของอินพุทอิมพีแดนซ์มีค่าเป็นลบ และค่านั้นทำให้วงจรเกิดการออสซิลเลทขึ้น และเช่นเดียวกันกับวงเสถียรภาพของเอาต์พุท วงเสถียรภาพของอินพุทแสดงถึงอาณาบริเวณที่ค่าของโหลดที่ทำให้ส่วนที่เป็นจริงของเอาต์พุทอิมพีแดนซ์มีค่าเป็นลบและเป็นเหตุผลของการออสซิลเลทเช่นกันและค่าของส่วนที่เป็นจริงของอิมพีแดนซ์มีค่าเป็นลบนั่นหมายความว่าค่าสัมประสิทธิ์

การสะท้อนที่ด้านข้างกล่าวมีขนาดมากกว่า 1 และการพิจารณาถึงบริเวณดังกล่าวโดยละเอียดสามารถทำได้ โดยอาศัยสมการดังต่อไปนี้

Stable : $K > 1$ และ $|D_s| < 1$

a. Unconditionally Stable

$$\|c_s - r_s\| > 1 \text{ for } |S_{22}| < 1$$

$$\|c_i - r_i\| > 1 \text{ for } |S_{11}| < 1$$

b. Conditionally Stable


$$\|c_s - r_s\| < 1 \text{ for } |S_{22}| < 1$$

$$\|c_i - r_i\| < 1 \text{ for } |S_{11}| < 1$$

Unstable (Potentially) $K > 1$ และ $|D_s| > 1$


$K < 1$ และ $|D_s| > 1$

โดยสรุปแล้วสำหรับกรณีที่อยู่ปรกดังกล่าวมีเสถียรภาพอย่างไรไม่มีเงื่อนไขนั้น วงเสถียรภาพของ ทั้งอินพุทและเอาต์พุทจะอยู่นอกวงสมิทซาร์ทดังแสดงในรูปที่ 2.43 ส่วนในกรณีที่มีเสถียรภาพในบางกรณีนั้นอาจจะมียวงเสถียรภาพวงใดวงหนึ่งตัดเข้าไปในวงสมิทซาร์ท ดังแสดงในรูปที่ 2.42



รูปที่ 2.42 แสดงการพล็อตวงเสถียรภาพบนสมิทซาร์ท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.43 แสดงวงเสถียรภาพที่พล็อตภายนอกสมิทชาร์ท

1. ออกแบบค่าอัตราขยายที่เหมาะสม

เป็นการออกแบบวงจรขยายโดยการกำหนดอัตราขยายที่ต้องการ โดยที่ค่าดังกล่าวต้องไม่เกินอัตราขยายสูงสุดของอุปกรณ์นั้น ๆ ที่ความถี่ที่ทำงาน ในบางกรณีที่อุปกรณ์นั้นให้อัตราขยายมากเกินไปอาจทำให้เกิดการโอเวอร์ไดรฟ์ (Overdrive) และหากผู้ออกแบบต้องการค้นหาอุปกรณ์ที่จะให้อัตราขยายที่ต้องการเมื่อคอนจูเกตแมทช์ (Conjugate Match) ก็เป็นเรื่องที่ยาก ปัญหาดังกล่าวสามารถแก้ไขได้โดยวิธีการออกแบบวงจรแบบไม่แมทช์ (Selective mismatch) ทฤษฎีดังกล่าวอาจฟังดูแปลกแต่ในทางปฏิบัติเป็นวิธีการออกแบบที่มีการยอมรับเพราะที่คอนจูเกตแมทช์นั้นกำลังงานจะถูกส่งผ่านได้สูงที่สุดโดยไม่คำนึงถึงค่านอซ์และแบนด์วิดท์

วิธีการที่ใช้ในการออกแบบคือการพล็อตวงอัตราขยายลงบนสมิทชาร์ท (Constant gain circle) คือวงกลมที่เส้นรอบวงแสดงเส้นทางของโพลคิมพีแดนซ์ที่ทำให้วงจรขยายมีอัตราขยายได้ตามที่กำหนดในการที่จะพล็อตวงอัตราขยายคงที่นั้นจะต้องคำนวณหาค่าดังต่อไปนี้

$$G = \frac{\text{Gain}_{\text{desired}}(\text{absolute})}{|S_{21}|^2} \quad (2.113)$$

โดยที่ค่าอัตราขยายที่ต้องการ (Gain desired) คิดเป็นขนาดจำนวนจริง และต่อไปคำนวณหาค่าจุดศูนย์กลางและรัศมีของวงกลมอัตราขยายคงที่

$$r_o(\text{Radius_of_gain_circle}) = \frac{\sqrt{1 - 2K|S_{12}S_{21}|G + |S_{12}S_{21}|^2 G^2}}{1 + (|S_{22}|^2 - |D_s|^2)G} \quad (2.114)$$

$$C_2 = S_{22} - D_s S_{11}^*$$

$$c_o(\text{Center_of_gain_circle}) = \frac{GC_2^*}{1 + (|S_{22}|^2 - |D_s|^2)G} \quad (2.115)$$

โดยที่ค่าของรัศมีที่ได้ออกมานั้นเป็นอัตราส่วนของสมิทซาร์ท (รัศมีวงสมิทซาร์ทมีค่าเท่ากับ 1) เมื่อได้ทำการเลือกสัมประสิทธิ์การสะท้อนของโหลดแล้วก็ทำการหาค่าสัมประสิทธิ์การสะท้อนของแหล่งกำเนิดได้จากสมการที่ได้เคยให้ไว้

2. การออกแบบโดยใช้วงค่านอซ์คงที่ (Constant Noise figure circle)

สัญญาณรบกวนเป็นปัญหาที่สำคัญอันหนึ่งของวงจรขยาย แม้ว่าจะไม่มีสัญญาณอินพุตเข้ามา ก็ยังมีสัญญาณรบกวนปรากฏอยู่ สัญญาณรบกวนในวงจรขยายนั้นประกอบด้วยสัญญาณรบกวนภาคอินพุตที่ถูกขยายโดยวงจรขยายและสัญญาณรบกวนที่ผลิตขึ้นจากวงจรขยายเอง ค่าความไวคือสัญญาณ (Sensitivity) นั้นพิจารณาได้จากค่าอัตราส่วนสัญญาณต่อสัญญาณรบกวน (Signal-to-noise) สัญญาณรบกวนส่วนใหญ่ในวงจรขยายมี 2 ชนิดคือ

2.1 สัญญาณรบกวนเนื่องจากอุณหภูมิ (Thermal noise)

หรือในบางกรณีอาจเรียกเป็นจอนส์สัน (Johnson noise) เกิดจากการเปลี่ยนแปลงการเคลื่อนที่ของอิเล็กตรอนที่เกิดจากการเปลี่ยนแปลงของอุณหภูมิภายในตัวนำเมื่อค่าตัวต้านทานของสัญญาณรบกวนมีค่าเท่ากับค่าความต้านทานของโหลด ค่าเฉลี่ยยกกำลัง 2 ของความต่างศักย์ของอุณหภูมิ T โดยที่มีค่าแบบควิคร์เท่ากับ B สามารถคำนวณค่าได้จากสมการนี้

$$\overline{V_n^2} = 4KTBR_n \quad (2.116)$$

โดยที่ค่า K = ค่าคงที่ของโบสमानน์

T = ค่าอุณหภูมิสัมบูรณ์

B = ค่าแบนด์วิธของสัญญาณรบกวน

R_n = ค่าความต้านทานของสัญญาณรบกวน

ค่าของกำลังงานสูงสุดที่ได้จากสัญญาณรบกวนนี้คือ

$$P_{n\max} = \frac{V_n^2}{4R_n} = KTB \quad (2.117)$$

และการกระจายของสัญญาณรบกวนชนิดนี้โดยทั่วไปจะถูกเรียกว่า ไวท์นอยส์ (White noise)

2.2 ช็อตนอยส์ (Shot noise)

หรือสามารถเรียกได้ว่าสัญญาณรบกวนชอกเลต์ เกิดจากการเปลี่ยนแปลงของระดับสัญญาณหรือกระแสที่ไหลอย่างไม่สม่ำเสมอ สัญญาณรบกวนชนิดนี้จะปรากฏอยู่ในอุปกรณ์อิเล็กทรอนิกส์ที่เป็นแบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แอดคทีฟ เนื่องจากอุปกรณ์ดังกล่าวมีธรรมชาติการไหลของอิเล็กตรอนที่ไม่สม่ำเสมอ ค่าเฉลี่ยกำลัง 2 ของกระแสที่เกิดจากสัญญาณรบกวนคำนวณได้จากสมการดังนี้

$$\overline{I_{sn}^2} = 2gI_{dc}B \quad (2.118)$$

โดยที่ค่า g คือ ค่าประจุของอิเล็กตรอน $= 1.60 \times 10^{-19} C$

I_{dc} คือ กระแสไหลภายในอุปกรณ์

B คือ ค่าแบนด์วิธของสัญญาณรบกวน

สิ่งที่ควรพิจารณาเป็นสำคัญคือ มักจะมีสัญญาณรบกวนที่มีกำลังงานเหมือนกันและมีแบนด์วิธเท่ากันแต่มีความถี่กลางที่แตกต่างกันไป และการกระจายของสัญญาณรบกวนที่เป็นสัญญาณรบกวนค่อนหน่วยของแบนด์วิธนั้นก็เรียกว่าเป็นไวท์นอยส์เช่นกัน

สำหรับวงจรขยายคือค่าของนอยส์ฟีกเกอร์ตามที่ได้อธิบายมาในตอนต้นของหัวข้อการออกแบบวงจรขยายนี้ค่าของนอยส์ฟีกเกอร์ในวงจร 2-พอร์ตนั้นสามารถหาได้จากสมการดังต่อไปนี้

$$F = F_{\min} + \frac{4r_n |\Gamma_s - \Gamma_o|^2}{(1 - |\Gamma_s|^2)(1 + |\Gamma_o|^2)} \quad (2.119)$$

โดยที่ค่า F_{\min} คือ ค่านอยส์ฟีกเกอร์ต่ำสุด ณ จุดที่วงจรมันทำงาน (กระแส และ ความถี่)

r_n คือ R_n / Z_o เป็นค่าอนอมัลไลซ์ตัวต้านทานของสัญญาณรบกวน

Γ_s คือ ค่าสัมประสิทธิ์การสะท้อนที่ด้านแหล่งกำเนิด

Γ_o คือ ค่าประสิทธิผลของสัมประสิทธิ์การสะท้อนด้านแหล่งกำเนิด

และค่า r_n สามารถคำนวณหาได้โดยการวัดค่า F เมื่อค่า $\Gamma_s = 0$ นั่นก็คือเมื่อนำโหลด 50Ω มาต่อที่ด้านแหล่งกำเนิดและคำนวณต่อจากสมการ

$$r_n = (F_{\Gamma_s=0} - F_{\min}) \frac{|1 - \Gamma_o|^2}{4|\Gamma_o|^2} \quad (2.120)$$

และเพื่อที่จะพล็อตวงนอยส์ฟีกเกอร์ จำเป็นต้องกำหนดค่าพารามิเตอร์ของสัญญาณรบกวน N_i ซึ่งสามารถหาได้จากสมการดังต่อไปนี้

$$N_i = \frac{|\Gamma_s - \Gamma_o|^2}{1 - |\Gamma_s|^2} = \frac{F_i - F_{\min}}{4r_n} |1 - \Gamma_o|^2 \quad (2.121)$$

ค่าของรัศมีและจุดศูนย์กลางของวงกลมสัญญาณรบกวนคงที่นี้สามารถคำนวณได้จากสมการที่ให้มา

$$C_{F_i} (\text{Center of circle}) = \frac{\Gamma_o}{1 + N_i} \quad (2.122)$$

$$r_{F_i} (\text{Radius of circle}) = \frac{1}{1 + N_i} \left[N_i^2 + N_i (1 - |\Gamma_o|^2) \right]^{1/2}$$

เช่นเดียวกับวงอัตราขยายคงที่ค่าของอิมพีแดนซ์ของแหล่งกำเนิดอยู่บนเส้นรอบวงของวงสัญญาณรบกวนก็จะแสดงถึงค่าของนอยส์ฟีกเกอร์ที่แสดงอยู่ ณ วงกลมดังกล่าว

สำหรับการออกแบบวงจรขยายที่ค่า $K < 1$ นั้นสามารถสรุปขั้นตอนการออกแบบได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. ทำการพล็อตวงอัตราขยายคงที่ตามค่าอัตราขยายที่ต้องการ (ต้องไม่มากกว่าอัตราขยายสูงสุดของอุปกรณ์นั้น)
2. พล็อตวงเสถียรภาพเอาร์ทพุท
3. เลือกค่าสัมประสิทธิ์การสะท้อนของโหลด (Γ_L) ที่อยู่ภายในวงเสถียรภาพ
4. คำนวณค่าสัมประสิทธิ์การสะท้อนของด้านอินพุทและพิจารณาการทำให้เกิดคอนจูเกตแมทซ์
5. พล็อตวงเสถียรภาพอินพุทและทำการพิจารณาว่าค่า $\Gamma_s = \Gamma_{in}^*$ นั้นอยู่ภายในบริเวณที่มีเสถียรภาพหรือไม่
6. ถ้าหาก $\Gamma_s = \Gamma_{in}^*$ ไม่อยู่ในบริเวณเสถียรภาพหรืออยู่ใกล้บริเวณที่ไม่มีเสถียรมากเกินไปจำเป็นต้องทำการเลือกค่า Γ_s ใหม่หรือทำการกำหนดค่าวงอัตราขยายคงที่ใหม่เพื่อให้ค่าที่ได้อยู่ในบริเวณที่มีเสถียรภาพ และข้อสำคัญที่จำเป็นต้องพิจารณาคือค่าของทั้ง Γ_L และ Γ_s นั้นต้องไม่อยู่ใกล้บริเวณไม่เสถียรภาพของแต่ละอันจนเกินไปเพราะการออสซิลเลทจะสามารเกิดขึ้นได้ง่ายเมื่อไม่แมทซ์

ขั้นตอนการออกแบบโดยพิจารณาค่า S_{12} มีค่าน้อยมากจนพิจารณาเป็น 0 (Unilateral Case)

พิจารณาสมการของอัตราขยายแบบทรานส์ดิวเซอร์ (Transducer) ในกรณีที่ค่า S_{12} มีค่าเท่ากับ 0 นั่นคือค่าอัตราขยายป้อนกลับมีค่าเท่ากับ 0 ($|S_{12}|^2 = 0$) มีสมการดังนี้

$$G_{us} = \frac{1 - |\Gamma_s|^2}{|1 - S_{11}\Gamma_s|^2} |S_{21}|^2 \frac{1 - |\Gamma_L|^2}{|1 - S_{22}\Gamma_L|^2} \quad (2.123)$$

เป็นที่สังเกตได้ว่าถ้าค่าของ $\Gamma_s = S_{11}^*$ และ ค่าของ $\Gamma_L = S_{22}^*$ ทำให้ค่าของอัตราขยายทางด้านอินพุทและเอาต์พุทมีค่าสูงสุด และถ้าค่า $|\Gamma_L| = 1$ และค่าของ $|\Gamma_s| = 1$ ค่าของอัตราขยายอินพุทและเอาต์พุทจะมีค่าเท่ากับ 0 ดังนั้นการกำหนดค่าของอัตราขยายคงที่ว่าจะสามารถกำหนดได้จากค่า Γ_s และค่า Γ_L ซึ่งอยู่ภายในวงอัตราขยายที่สามารถพล็อตลงในสมิทชาร์ทได้ โดยที่ค่ามุมของจุดศูนย์กลางของวงอัตราขยายด้านอินพุทจะเท่ากับค่ามุมของ S_{11}^* และค่ามุมของวงอัตราขยายเอาต์พุทจากมุมของ S_{22}^* ค่าของระยะจากจุดศูนย์กลางสมิทชาร์ทหาได้จากสมการ

$$d_s = \frac{g_{us}|S_{11}|}{1 - |S_{11}|^2(1 - g_{us})} \quad (2.124)$$

สามารถคำนวณหาระดับกลับของวงอัตราขยายได้จาก

$$r_s = \frac{\sqrt{(1 - g_{us})(1 - |S_{11}|^2)}}{1 - |S_{11}|^2(1 - g_{us})} \quad (2.125)$$

โดยที่ค่า g_{us} เป็นค่าอมพลิจูดของอัตราขยาย g_s หรือ g_i แล้วแต่ว่าเป็นวงอัตราขยายอินพุทหรือเอาต์พุทและค่าดังกล่าวหาได้จากสมการ

$$g_{us} = \frac{g_s}{g_{s\max}} = g_s(1 - |S_{11}|^2) \quad (2.126)$$

และค่าของ g_{us} มีค่าอยู่ระหว่าง 0 ถึง 1 สำหรับสมการของวงขยายด้านเอาต์พุทนั้น ได้จากการเปลี่ยนค่า S_{11} ในสมการข้างต้นเป็น S_{22} และค่า g_{us} เป็นค่า g_{ni}

2.13 วงจรขยายกำลัง (Power Amplifier)

ในการออกแบบวงจรขยายแบบสัญญาณขนาดเล็ก (Small Signal – Amplify) นั้นค่าของ S-พารามิเตอร์นั้นสามารถวัดได้ง่ายและจะให้เท่ากับค่าที่วัดโดยผู้ผลิตอุปกรณ์นั้นแล้ว แต่สำหรับกรณีของสัญญาณที่มีกำลังงานมากนั้นการวัดเป็นไปได้ยากเนื่องจากเครื่องมือวัดไม่สามารถทนกำลังงานสูงได้ในทางปฏิบัติในบางกรณีสามารถประมาณค่า S-พารามิเตอร์ของวงจรขยายสัญญาณขนาดใหญ่ (Large Signal) ได้จากของสัญญาณขนาดเล็กนั้นเพราะว่าค่าของ S-พารามิเตอร์ ทุกตัวคงที่ภายใต้สัญญาณขนาดใหญ่ยกเว้นค่าของ S_{21} โดยที่ S_{21} จะมีค่าลดลงเมื่อขนาดของสัญญาณมีขนาดใหญ่ขึ้น

แต่โดยส่วนใหญ่แล้วทรานซิสเตอร์ที่ใช้ในงานด้านสัญญาณขนาดใหญ่ที่ผู้ผลิตมักจะให้ค่าของอินพุตและเอาต์พุตอิมพีแดนซ์สำหรับสัญญาณขนาดใหญ่เท่ากับค่าที่วัด และค่าอิมพีแดนซ์นั้นวัดเมื่อสถานะที่เป็นคอนจูเกตแมตซ์และทรานซิสเตอร์ทำงานมีไฟเลี้ยงและระดับกำลังงานเอาต์พุตที่กำหนดมา

2.13.1 การไบแอสวงจขยายกำลัง

ชนิดของการไบแอสวงจขยายกำลังนั้นอาจเรียกอีกอย่างว่าเป็นคลาส (Class) ของวงจขยายนั้น ๆ การเลือกชนิดของคลาสขึ้นอยู่กับชนิดของการประยุกต์การใช้งานในขณะนั้น

2.13.2 วงจขยายคลาสเอ (Class A Amplify)

เป็นวงจขยายที่ทำการไบแอสให้มีกระแสไหลตลอดเวลา และสัญญาณอินพุตเข้าไปหรือสัญญาณใดรั่วจะค้องมีขนาดไม่มากเกินไปจนทำให้ทรานซิสเตอร์เข้าสู่สภาวะคัทออฟ (Cut off) หรืออาจกล่าวได้ว่าวงจขยายแบบคลาสเอนี้ทำงานตลอด 360 องศาหรือเต็มลูกคลื่น และวงจขยายคลาสเอเป็นวงจขยายที่มีความเป็นเชิงเส้น (Linear) มากที่สุดของวงจขยายทุก ๆ คลาสความเป็นเชิงเส้นคือการพิจารณาความใกล้เคียงกันของรูปร่างสัญญาณอินพุตและสัญญาณเอาต์พุต แต่ในทางปฏิบัติจริงไม่มีอุปกรณ์ตัวใดที่มีความเป็นเชิงเส้นอย่างสมบูรณ์ โดยที่มักจะมีสัญญาณที่ไม่ต้องการ (spurious signal) รวมอยู่กับสัญญาณซึ่งอาจอยู่ในรูปของฮาร์โมนิกหรือในรูปของการมอดูเลตภายใน (Intermodulation Distortion)


การไบแอสวงจขยายคลาสเอนี้เป็นแบบเดียวกับการไบแอสวงจขยายขนาดเล็กสัญญาณเล็ก ในความเป็นจริงแล้วข้อแตกต่างระหว่างวงจขยายสัญญาณขนาดเล็ก (Small Signal Amplify) กับวงจขยายสัญญาณขนาดใหญ่คลาสเอนั้นไม่สามารถมองเห็นได้ชัดเจนนัก แต่มีข้อแตกต่างอยู่ที่เชิงของอิมพีแดนซ์คือขนาดของสัญญาณอินพุตและสัญญาณเอาต์พุต

2.13.3 วงจขยายคลาสบี (Class B Amplify)

เป็นวงจขยายที่ทำงานเพียงแค่ 180 องศาเท่านั้นหรือทำงานเพียงแค่ครึ่งหนึ่งของสัญญาณอินพุต อาจเป็นครึ่งรอบด้านบวกหรือด้านลบ และการพิจารณาว่าเป็นคลาสบีนั้นก็ขึ้นกับการไบแอสเป็นข้อกำหนด วงจขยายคลาสบีนี้มีประสิทธิภาพมากกว่าคลาสเอ (70% เมื่อเทียบกับ 50% ของคลาสเอ) แต่อย่างไรก็ตามก็ทำให้คลาสบีมีความเป็นเชิงเส้นน้อยกว่าคลาสเอ ดังนั้นวงจขยายคลาสบีโดยทั่วไปมักจะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ขั้ลัน อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เกิศจาร์โมนิกขึ้นและจำเป็นต้องทำการกรองออกไปวงจรขยายสัญญาณขนาดใหญ่ที่นิยมใช้กันโดยทั่วไป
เช่น วงจรขยายคลาสบีแบบ พูช-พูล (Class B Push Pull Amplify) ดังแสดงในรูป




รูปที่ 2.44 วงจรขยายคลาสบีแบบ พูช-พูล


ในการไบแอสรูปแบบนี้ Q_1 จะทำงานในช่วงซีกด้านบนของสัญญาณอินพุต และ Q_2 จะทำงานในช่วงซีกลบของสัญญาณอินพุต นั่นคือไม่มีทรานซิสเตอร์ตัวไหนที่ขยายสัญญาณที่มีรูปแบบเดียวกับสัญญาณอินพุตแต่แบ่งสัญญาณอินพุตออกเป็น 2 ส่วนแบ่งกันไปขยายแล้วมารวมกันที่ทางด้านเอาต์พุต

การออกแบบวงจรขยายคลาสบีนี้สามารถใช้ทรานซิสเตอร์ตัวเดียวได้เช่นกันแต่จำเป็นต้องมีวงจรไบแอสเพื่อให้อีกซีกหนึ่งของสัญญาณกลับมามีรูปแบบการไบแอสวงจรขยายแบบคลาสบีนี้หลายรูปแบบและอีกแบบหนึ่งที่เป็นที่นิยมกันอย่างมาคังแสดงในรูปที่ 2.45 วิธีนี้จะทำการจ่ายไฟ 0.7 โวลต์ที่ขาเบสโดยการใส่ไดโอด ในทรานซิสเตอร์บางตัวได้มีการนำไดโอดฝั่งไว้กับทรานซิสเตอร์เพื่อช่วยในด้านของการควบคุมอุณหภูมิ (Thermal run away) ซึ่งเป็นปัญหาของการไบแอสทรานซิสเตอร์ที่ใช้ในงานด้านสัญญาณขนาดใหญ่ผิดพลาด การไบแอสดังกล่าวไดโอดจะต้องรับภาระเรื่องกระแสมากเนื่องจากการเลือกค่า ความต้านทานให้มีกระแสไหลมาก

และเพื่อเป็นการแน่ใจว่าระดับสัญญาณไบแอสมีเสถียรภาพมากขึ้นอาจใช้ไดโอด 2 ตัวดังแสดงในรูปที่ 2.46 โดยที่ไดโอด 2 ตัวดังกล่าวใช้ไบแอสวงจรอิมิตเตอร์ตาม (Emitter Follower) ที่ทำหน้าที่เป็นวงจรขยายกระแสโดยที่ระดับโวลต์ตรงที่ขาอิมิตเตอร์ของ Q_1 และที่ขาเบสของ Q_2 จะยังคงมีค่า 0.7 โวลต์เป็นผลสืบเนื่องมาจาก V_{BE} ตกคร่อม Q_1 ในส่วนของ RFC และคาปาซิเตอร์เป็นแค่ทำหน้าที่ป้องกันสัญญาณความถี่ไปรบกวนการไบแอสเท่านั้น




รูปที่ 2.45 การไบแอสคลาสิบีแบบใช้โคโอดตัวเดียว



รูปที่ 2.46 แสดงการใช้วงจรอิมิตเตอร์ตามในการไบแอส


และการไบแอสคลาสิบีอีกแบบแสดงในรูปที่ 2.47 รูปนี้แสดงให้เห็นว่าค่าโวลท์ไบแอสสามารถเปลี่ยนแปลงค่าได้เพื่อที่ว่าผลที่ได้จะมีค่ามอดูเลชันภายใน (Intermodulation Distortion) น้อยที่สุด และควรพิจารณาถึง RFC อย่างระมัดระวังเพื่อให้แน่ใจว่าไชน์นั้นมีค่า Q (Quality Factor) ต่ำสำหรับการทำงาน



รูปที่ 2.47 แสดงการใช้โอปแอมป์ในการไบแอสวงจรขยายคลาสบี

2.13.4 วงจรขยายคลาสซี (Class C Amplify)


เป็นวงจรขยายที่ทำงานน้อยกว่า 180 องศาหรือน้อยกว่าครึ่งหนึ่งของลูกคลื่นของสัญญาณอินพุท โดยไบแอสไว้ ณ จุดที่สภาวะปกติ (ไม่มีสัญญาณอินพุท) ไม่มีกระแสคอลเลกเตอร์ไหลหรืออยู่ในสภาวะคัทออฟ (Cut off) และวงจรขยายแบบคลาสซีนี้เป็นวงจรขยายที่มีความเป็นเชิงเส้นต่ำที่สุดแต่อย่างไรก็ตามเป็นการไบแอสที่ให้ประสิทธิภาพสูงสุด (85% เมื่อเทียบกับ 70% และ 50% ของคลาสเอและคลาสบีตามลำดับ) หากต้องการจะไบแอสทรานซิสเตอร์ให้เป็นแบบคลาสซีจำเป็นจะต้องทำการไบแอสย้อนกลับ (Reverse bias) ให้แก่วงจรของเบส - อิมิตเตอร์ การไบแอสจากภายนอกนั้นไม่จำเป็นเนื่องจากขนาดของสัญญาณอินพุทจะเป็นตัวที่จัดการไบแอสให้แก่วงจรขยายในแบบนี้ดังแสดงในรูปที่ 2.48



รูปที่ 2.48 แสดงการไบแอสคลาสซี

ถ้าเบสของทรานซิสเตอร์เชื่อมต่อกับกราวด์โดยผ่าน ไรซ์ค (RF Choke) กระแสเบสไหลผ่านความต้านทานภายในของด้านเบสจะทำให้เกิดการไบแอสย้อนกลับของรอกซ์ต่อเบส - อิมิตเตอร์ ซึ่งเป็นไปตามที่ต้องการและในบางกรณีก็สามารถจ่ายระดับสัญญาณไฟตรงจากภายนอกเพื่อใช้ในการไบแอสย้อนกลับซึ่งแต่ละวิธีควรเลือกความเหมาะสมโดยพิจารณาจากการประยุกต์ในแต่ละงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.49 แสดงการไบแอสคลาสซีโดยวิธีไบแอสตัวเอง (Self Bias)


2.13.5 การออกแบบวงจรขยายกำลัง

จากที่ได้กล่าวมาสำหรับ สัญญาณที่มีขนาดใหญ่ (Large Signal) ค่า S-parameter นั้นวัดได้ยาก และค่าที่สามารถนำมาใช้ในการออกแบบวงจรขยายกำลังได้คือค่า อิมพีแดนซ์ของอุปกรณ์นั้น ๆ ขณะทำงานกับสัญญาณที่มีขนาดใหญ่ นั่นคือต้องพิจารณาจากค่ารีซิทาทาค์ของอินพุตและเอาต์พุตอิมพีแดนซ์ของทรานซิสเตอร์ดังกล่าว โดยพิจารณาที่ความถี่ที่จะใช้งานและเมื่อได้ข้อมูลดังกล่าวแล้วก็เพียงแต่ทำการแมทช์อินพุตและเอาต์พุตเข้ากับ ความต้านทานของแหล่งจ่ายและโหลดตามลำดับ

2.14 วงจรขยายแบนด์กว้าง (Broadband amplifier)



รูปที่ 2.50 วงจรขยายแบนด์กว้าง



รูปที่ 2.51 วงจรสมมูลของวงจรขยายแบนด์กว้างเพื่อหาความต้านทานอินพุต

หาความต้านทานอินพุต

$$v_2 = g_{m2} v_4 \frac{R \cdot (R_{E1} + R_{F1})}{(R + R_{E1} + R_{F1})} \cdot \frac{R_{E1}}{R_{E1} + R_{F1}}$$

$$v_2 = v$$

$$i = g_{m2} v_4 \cdot \frac{R_{E2}}{R_{E2} + R_{F2}}$$

$$i = v \cdot \frac{(R + R_{E1} + R_{F1})}{R \cdot (R_{E1} + R_{F1})} \cdot \frac{(R_{E1} + R_{F1})}{R_{E1}} \cdot \frac{R_{E2}}{(R_{E2} + R_{F2})}$$

$$R_{in} = \frac{v}{i}$$


$$= \frac{R \cdot R_{E1}}{(R + R_{E1} + R_{F1})} \cdot \frac{R_{E2} + R_{F2}}{R_{E2}} \quad (2.127)$$

มีกระแสอีกส่วนหนึ่งคือ $\frac{v}{R_{E2} + R_{F2}}$ ดังนั้น

$$R_{in} = \frac{R \cdot R_{E1}}{(R + R_{E1} + R_{F1})} \cdot \frac{R_{E2} + R_{F2}}{R_{E2}} \parallel (R_{E2} + R_{F2}) \quad (2.128)$$

หาค่าแทนได้ดังนี้

$$A_v \cong \frac{R_{F1} + R_{E1}}{R_{E1}} \quad (2.129)$$



รูปที่ 2.52 วงจรสมมูลของวงจรขยายแบบคัสแคดเพื่อหาความต้านทานเอาต์พุต

หาค่าความต้านทานเอาต์พุต

$$v_2 = \frac{R_{E1}}{R_{E1} + R_{F1}} \cdot v$$

$$v_3 = g_{m2} v_4 \cdot \frac{R_{E2} (R + R_{F2})}{(R_{E2} + R + R_{F2})} \cdot \frac{R}{(R + R_{F2})}$$

$$= g_{m2} v_4 \cdot \frac{R_{E2} R}{(R_{E2} + R + R_{F2})}$$

$$v_2 = v_3$$

$$\frac{R_{E1}}{R_{E1} + R_{F1}} \cdot v = g_{m2} v_4 \cdot \frac{R_{E2} R}{(R + R_{E2} + R_{F2})}$$


$$g_{m2} v_4 = \frac{R_{E1}}{R_{E1} + R_{F1}} \cdot \frac{R_{E2} + R_{F2} + R}{R_{E2} R} \cdot v$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
\frac{1}{R_{out}} &= \frac{i}{v} \\
&= \frac{1}{v} \left(\frac{v}{R_{E1} + R_{F1}} + g_{m2} v_4 \right) \\
\frac{1}{R_{out}} &= \frac{1}{(R_{E1} + R_{F1})} + \frac{(R_{E2} + R_{F2} + R)}{R_{E2} R} \cdot \frac{R_{E1}}{(R_{E1} + R_{F1})} \\
&= \frac{R_{E2} R + (R_{E2} + R_{F2} + R) R_{E1}}{R_{E2} R (R_{E1} + R_{F1})} \\
R_{out} &= \frac{R_{E2} R (R_{E1} + R_{F1})}{R_{E2} R + (R_{E2} + R_{F2} + R) R_{E1}} \quad (2.130)
\end{aligned}$$

หรือเขียนได้ว่า

$$R_{out} = \frac{(R_{E1} + R_{F1}) R_{E2} R}{R_{E1} (R_{F2} + R_{E2} + R)} \parallel (R_{F1} + R_{E1}) \quad (2.131)$$



บทที่ 3

การคำนวณและการสร้าง

3.1 การมอดูเลทแบบเอฟเอ็ม

เป็นการส่งสัญญาณเสียง โดชนาสัญญาณเสียงมามอดูเลททางความถี่กับสัญญาณพาหะ ซึ่งทำให้สัญญาณพาหะมีความถี่เปลี่ยนแปลงไปตามสัญญาณเสียงที่เข้ามามอดูเลท สัญญาณพาหะจะมีความถี่เบี่ยงเบนไปจากความถี่กลางมากหรือน้อยขึ้นอยู่กับขนาดของสัญญาณเสียงที่เข้ามามอดูเลท ซึ่งช่วงความถี่พาหะที่เบี่ยงเบนไปจากความถี่กลางเรียกว่าค่าความถี่เบี่ยงเบน (Frequency Deviation : f_d) โดยในโครงการนี้ได้ใช้ค่าความถี่เบี่ยงเบนเท่ากับ ± 5 kHz และให้สัญญาณเสียงที่เข้ามามอดูเลทมีความถี่สูงสุดเท่ากับ 4 kHz ดังนั้นเราสามารถคำนวณหาค่าดัชนีการมอดูเลท (Modulation Index : m) ได้จากสูตร

$$m = \frac{f_d}{f_m} \quad (3.1)$$

$$m = \frac{5 \text{ kHz}}{4 \text{ kHz}} = 1.25$$

นำค่า m นี้ไปคำนวณหาไซด์แบนด์ (Side band) ทั้งหมด โดยใช้กราฟของฟังก์ชันเบสเซล (Bessel Function) ในบทที่ 2 พบว่ามีไซด์แบนด์ทั้งหมด 3 คู่ ซึ่งไซด์แบนด์แต่ละอันจะห่างกันเท่ากับ f_m ดังนั้นจึงสามารถหาความกว้าง (Band Width) ของสัญญาณที่ได้มอดูเลทแล้วจากสมการ

$$\begin{aligned} BW &= f_m \times \text{จำนวน Side band (คู่)} \times 2 \\ &= 4 \text{ kHz} \times 3 \times 2 \\ &= 24 \text{ kHz} \end{aligned} \quad (3.2)$$

ในโครงการนี้ได้ออกแบบให้มีช่องสัญญาณทั้งหมด 20 ช่องสัญญาณ และให้แต่ละช่องสัญญาณมีการ์คแบนด์ (Guard Band) ประมาณ 136 kHz ดังรูปที่ 3.1


โดยที่แต่ละช่องสัญญาณห่างกัน 160 kHz ดังนั้นความกว้างทั้งหมดของช่วงความถี่ที่ใช้ในการส่งสัญญาณเท่ากับ

$$(24 \text{ kHz} + 136 \text{ kHz}) \times 20 = 3.2 \text{ MHz}$$

โดยกำหนดให้อยู่ในช่วง 396.8 - 400 MHz

3.2 การออกแบบวงจรออสซิลเลเตอร์ความถี่สูง


การสร้างวงจร RF ออสซิลเลเตอร์ ในทางปฏิบัติมักจะเกิดปัญหาคือ เอ๊าท์พุทที่ได้ออกมาจะมีฮาร์โมนิคต่าง ๆ รวมอยู่มาก ซึ่งทำให้มีค่าความเพี้ยนของฮาร์โมนิคทั้งหมด (Total Harmonic Distortion : THD) สูง แม้ว่าการลดค่า THD ของคลื่นรูปไซน์ที่ได้ออกมาอาจทำได้โดย วงจรกรองความถี่ แต่จะทำให้วงจรมีความยุ่งยากและซับซ้อนมากขึ้น



รูปที่ 3.1 แสดงแบนด์วิคท์ของช่องสัญญาณเอฟเอ็ม


จากทฤษฎีของการอสซิลเลท จะแบ่งการทำงานให้เป็น 2 ช่วงคือ ช่วงเริ่มต้น (Starting Point) ซึ่งมีค่าลูปกน $A\beta \gg 1$ และช่วงทำงาน (Operating Point) ซึ่งมีค่าลูปกน เท่ากับหนึ่ง และมีเฟสรวมประมาณ 0 หรือ 360° ดังนั้นย่านการทำงานของแอมพลิไฟเออร์จะต้องเป็นชนิดไม่เป็นเชิงเส้น (non-linear) เพื่อรักษาเสถียรภาพของขนาดสัญญาณเอาท์พุทไว้ ซึ่งเป็นเหตุให้สัญญาณต่างๆที่ออกมามีฮาร์โมนิคต่างๆ รวมอยู่มาก

เพื่อลดขนาดของฮาร์โมนิคต่างๆ ให้น้อยลงนั้น เราจะใช้วิธีการลดค่าอัตราขยายเริ่มต้น (Starting Gain) เพื่อไม่ให้วงจรแอมพลิไฟเออร์ทำงานอยู่ในย่านที่ไม่เป็นเชิงเส้นมากเกินไป และใช้วงจรรีโซเนเตอร์ (Resonator) ที่มีค่า Q สูงเพื่อต้องการคุณสมบัติที่ใกล้เคียงวงจรกรองช่วงความถี่ผ่าน (Band Pass Filter) ซึ่งมีช่วงความถี่ผ่านไว้แคบ ๆ ช่วยกรองเอาฮาร์โมนิคที่ไม่ต้องการทิ้งไป และอุปกรณ์ทาสซิฟ ที่ความถี่ 10 MHz ขึ้นไป ตัวคาปาซิเตอร์ค่ามาก ๆ จะปรากฏค่าของอินดักทีฟอยู่ด้วย และตัวอินดักเตอร์ก็จะมีสเตรย์คาปาซิแตนซ์ (Stray Capacitance) ซึ่งเป็นค่าของตัวเก็บประจุที่ไม่ต้องการ โดยจะมองเป็นตัวคาปาซิทีฟ จากปรากฏการณ์ที่กล่าวมานี้ทำให้เป็นการยากที่จะใช้ทฤษฎีวงจรโดยทั่วไป และไม่สามารถใช้การวิเคราะห์วงจรเพื่อหาเงื่อนไขการอสซิลเลทที่เหมาะสมได้



รูปที่ 3.2 วงจรเสมือนของ L ที่ความถี่สูง

จากรูปที่ 3.2 แสดงรูปวงจรเสมือนของ L ที่ความถี่สูง ทำให้เราไม่สามารถเลือกค่า Q ที่มีค่าสูงได้ เพราะค่าการสูญเสียเนื่องจากความต้านทานใน L มีค่าจำกัด เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3 วงจรเสมือนของ C ที่ความถี่สูง

จากรูปที่ 3.3 วงจรเสมือนของ C จะมี L และ R อนุกรมอยู่ด้วยเนื่องจากความขรุขระ และ R ที่ขนานกับ C นั้นแทนค่าการสูญเสียเนื่องจากสาร ไดอิเล็กทริก X_L จะมีค่าเพิ่มขึ้นเมื่อความถี่สูงขึ้นในขณะที่ X_C ลดลง หากค่า X_L เท่ากับ X_C ก็จะเกิดการออสซิลเลชัน (Self Resonance)

วงจรที่ออกแบบมาในทางปฏิบัติ ผลที่ได้ออกมาอาจเป็นความถี่ที่ผิดต้องการ ความถี่ที่มีค่าต่ำกว่า (Motor Beating) หรือความถี่ที่มีค่าสูงกว่า (Parasitic) โดยทั่วไปสามารถลดความถี่ที่ไม่ต้องการได้โดยใช้อินดักเตอร์คุณภาพดี หรืออาจใช้วิธีต่อคาปาซิเตอร์เล็ก ๆ (100-300pF) ขนานกับคาปาซิเตอร์ที่ใช้บายพาส (Bypass) หรือคัปปลิง (Coupling)

3.3 วงจรคอลพิทท์ ออสซิลเลเตอร์ โดยใช้จังก์ชันเฟท (JFET)

การคำนวณหาจุดทำงาน (Quiescent point) ของวงจรออสซิลเลเตอร์

จากสมการกฎยกกำลังสอง (Square law) ของเฟท

$$ID = Id_{ss} \left[1 - \frac{V_{GS}}{V_P} \right]^2 \quad (3.3)$$

และสมการ โหลดไลน์ (Load-line)

$$V_{GS} = -ID * R_s \quad (3.4)$$

แทนค่าพารามิเตอร์ต่าง ๆ ของ J310 จากค่าชี้ทังนี้ $I_{dss} = 40\text{mA}$, $V_p = -4\text{V}$, $R_s = 100 \Omega$

ทำการแก้สมการกฎยกกำลังสอง และ สมการ โหลดไลน์ เพื่อหาจุด Q

ดังนั้น จุด Q ได้ค่าเป็นดังนี้

$$IDQ = 15.278 \text{ mA}$$

$$V_{GSQ} = -1.5278 \text{ V}$$


จาก ทฤษฎีของคอลพิทท์ ออสซิลเลเตอร์

$$CT = \frac{C1C2}{C1 + C2} \quad (3.5)$$

$$LT = \frac{1}{(2\pi fo)^2 CT} \quad (3.6)$$

เลือกใช้ ค่า $CT = 2 \text{ pF}$, $C1 = C2 = 4 \text{ pF}$ และที่ 400MHz ได้ $LT = 39.57\text{nH}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.4 วงจรคอลพิทท์ ออสซิลเลเตอร์โดยใช้ JFET


3.4 การสร้างวงจรสังเคราะห์ความถี่โดยใช้เฟสล็อกกลูป

วงจรสังเคราะห์ความถี่โดยใช้เฟสล็อกกลูป ออกแบบโดยใช้พริสเกลเลอร์สองโมดูลัส (Dual modulus prescaler) ซึ่งมีส่วนประกอบดังต่อไปนี้

1. วงจรโวลเตจคอนโทรลอสซิลเลเตอร์ (Voltage control oscillator)
2. วงจรพริสเกลเลอร์สองโมดูลัส (Dual modulus prescaler) โดยใช้ไอซีเบอร์ MC12032 หรือเบอร์ SA701
3. วงจรเฟสดีเทคเตอร์ (Phase detector) ซึ่งอยู่ในไอซีเบอร์ MC145152-2
4. วงจรลูปฟิลเตอร์ (Loop Filter) ใช้ไอซีออปแอมป์เบอร์ LM741

3.4.1 วงจรพริสเกลเลอร์แบบสองโมดูลัส

พริสเกลเลอร์เป็นตัวหารความถี่ที่เข้ามาให้ต่ำลง เพื่อที่จะป้อนให้กับวงจรเฟสดีเทคเตอร์ โดยไอซีเบอร์ MC12032 และ SA701 จะถูกตั้งค่าหารเท่ากับ 64 / 65 โดยทำการต่อวงจรดังรูป




รูปที่ 3.5 การต่อวงจรของไอซี MC12032 และ SA701

ขา MC เป็นขาที่ใช้รับสัญญาณที่มาจากไอซี MC145152-2 ว่าจะให้หาร 64 หรือ 65
 ขา SW set ไว้เป็น 1 เพื่อต้องการให้หาร 64 หรือ 65 (ตามค่าซีท)

3.4.2 วงจรเฟลิตเทคเตอร์และการตั้งโปรแกรมหารความถี่

ไอซีเบอร์ MC145152-2 ประกอบไปด้วยส่วนที่เป็นการโปรแกรมเพื่อหารความถี่ที่เข้ามา ส่วนของความถี่อ้างอิงและส่วนของเฟลิตเทคเตอร์คิงรูป ซึ่งไอซีนีสามารถตั้งโปรแกรมเพื่อหารความถี่ที่เข้ามาได้ 16 บิตแบบขนาน โดย 10 บิตสำหรับตัวหาร N (10 bit / N counter) และ 6 บิตสำหรับตัวหาร A (6 bit / A counter) และมีโมดูลัสคอนโทรล (Modulus Control : MC) เพื่อส่งสัญญาณไปควบคุมการหารของไอซีทริสเทคเตอร์ นอกจากนี้ยังมีล็อกดีเทค (Lock Detect : LD) เพื่อใช้บอกสถานะการล็อกของเฟลิตเทคอีกด้วย



รูปที่ 3.6 ส่วนประกอบต่างๆของไอซีเบอร์ MC145152-2

ส่วนของความถี่อ้างอิงมีเพื่อใช้เป็นอินพุตอ้างอิงของเฟสดีเทคเตอร์ในการเปรียบเทียบเฟสของความถี่อ้างอิงกับเฟสของสัญญาณอินพุตหลังจากการหารแล้ว ในส่วนของความถี่อ้างอิงนี้จะใช้คริสตัลออสซิลเลเตอร์ความถี่ 10.24 MHz ป้อนเข้าไปยังไอซี MC 145152-2 ซึ่งจะมีตัวหารที่สามารถตั้งค่าได้จากภายนอกอยู่ โดยในที่นี้จะตั้งตัวหารไว้เป็น 128 (กำหนดค่า RA0, RA1, RA2 เป็น 0, 1, 0 ตามลำดับ) ทำให้ได้ค่าความถี่อ้างอิงเท่ากับ $10.24\text{MHz} / 128 = 80\text{kHz}$

ในการตั้งโปรแกรมหารความถี่ มีวิธีการคำนวณดังนี้

1. ทำการหาค่าอัตราส่วนการหารทั้งหมด (N_t) โดยคิดจากอัตราส่วนระหว่างค่าความถี่ของ วงจรโวลเตจคอนโทรลลอสซิลเลเตอร์ (f_{vco}) กับค่าความถี่อ้างอิง (f_{ref}) ได้เป็นดังนี้

$$N_t = \frac{f_{vco}}{f_{ref}} = \frac{400\text{MHz}}{80\text{kHz}} = 5000$$

2. เปรียบเทียบค่าที่ได้กับสมการ $N_t = NP + A$ จากคาถาวิธีของไอซี MC145152-2

โดยที่ N คือ ตัวโปรแกรมหาร N0 ถึง N9 = 10 บิต หาร ได้ตั้งแต่ 3 – 1023

A คือ ตัวโปรแกรมหาร A0 ถึง A5 = 6 บิต หาร ได้ตั้งแต่ 0 – 63

P คือ ตัวหารของพรีสเกลเลอร์ซึ่งเท่ากับ 64

แทนค่าสมการเป็นดังนี้; $5000 = (N * 64) + A$

ดังนั้นได้ $N = 78$ แปลงเป็นเลขฐานสองได้เป็น 0001001110


$A = 8$ แปลงเป็นเลขฐานสองได้เป็น 001000

สังเกตว่าถ้าตัวหารมีค่ามากขึ้นจะทำให้ความถี่ของวงจรโวลเตจคอนโทรลลอสซิลเลเตอร์มีค่ามากขึ้นและถ้าตัวหารน้อยลงก็จะทำให้ความถี่ของวงจรโวลเตจคอนโทรลลอสซิลเลเตอร์มีค่าลดลงตามไปด้วย

ซึ่งค่าความถี่ที่เปลี่ยนแปลงไปนี้จะมีค่าเท่ากับความถี่อ้างอิงคือ 80 kHz ต่อ 1 บิตของ A และจะเปลี่ยนแปลงไป 5120 kHz (64 * 80 kHz) ต่อ 1 บิตของ N

3.4.3 วงจรรูปฟิลเตอร์ (Loop Filter)

ออกแบบโดยใช้ไอซีเบอร์ LM741 ซึ่งมีวิธีการออกแบบตามค่าตัวชี้ของไอซีเบอร์ MC145152-2 โดยกำหนดวงจรและสมการมาให้ดังนี้



รูปที่ 3.7 วงจรรูปฟิลเตอร์

$$\omega_n = \sqrt{\frac{K_\phi K_{VCO}}{NCR_1}} \quad (3.7)$$

$$\zeta = \frac{\omega_n R_2 C}{2} \quad (3.8)$$

N คือ ตัวหารทั้งหมดในลูปย้อนกลับ

$$K_\phi \text{ (Phase Detector Gain)} = V_{DD} / 2\pi \quad (3.9)$$

$$K_{VCO} \text{ (VCO Gain)} = \frac{2\pi \Delta f_{VCO}}{\Delta V_{VCO}} \quad (3.10)$$

$$\omega_n \text{ (Natural Frequency)} \approx 2\pi f_r / 10 \approx 1000 \text{ (for typical design)} \quad (3.11)$$

$$\text{Damping Factor: } \zeta \cong 1 \quad (3.12)$$

กำหนดให้ใช้ $V_{DD} = 5 \text{ V}$

$C = 0.1 \mu\text{F}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$N = 5000$$

ทำการแทนค่าดังนี้

$$K_{\phi} = \frac{5}{2\pi} = 0.795 V$$


$$K_{vco} = \frac{2\pi \times 14 \times 10^6}{2} = 43.982 \times 10^6 \text{ Hz/V}$$

ดังนั้นจึงสามารถหาค่า R1 และ R2 ได้เป็น

$$R_1 = \frac{K_{\phi} K_{vco}}{NC\omega_n^2} = 8741 \Omega$$

$$R_2 = \frac{2\zeta}{\omega_n C} = 20k\Omega$$


นำวงจรส่วนต่าง ๆ ทั้งหมดมาต่อรวมกันได้เป็นวงจรสังเคราะห์ความถี่โดยใช้เฟสล็อกดังรูป



รูปที่ 3.8 วงจรสังเคราะห์ความถี่โดยใช้เฟสล็อกความถี่ 400 MHz

3.5 วงจร FM คีมอดูเลเตอร์ และวงจรผสมสัญญาณความถี่ 10.7 MHz

ในโครงการนี้ได้ออกแบบให้ใช้ไอซีเบอร์ MC3362 ซึ่งประกอบด้วยวงจรผสมสัญญาณความถี่ 10.7 MHz กับความถี่ 10.245 MHz วงจรลิมิตเตอร์ และวงจร FM คีมอดูเลเตอร์ (Quadrature Discriminator) อินพุตของไอซีคือสัญญาณ IF (10.7 MHz) ที่ผ่านวงจรขยาย IF มาแล้ว ซึ่งจะถูกนำไปผสมสัญญาณกับความถี่ 10.245 MHz จากคริสตอลออสซิลเลเตอร์ หลังจากนั้นจึงผ่านเซรามิกฟิลเตอร์ความถี่ 455 kHz แล้วจึงค่อนำไปคีมอดูเลเตอร์โดยวงจรควอคราเจอร์ ดิสคริเมเนเตอร์ เอาท์พุทของไอซีเป็นสัญญาณเสียงที่มอดูเลทมาจากภาคส่งซึ่งจะต้องนำไปขยายสัญญาณก่อนเพื่อใช้ขับลำโพงต่อไป



รูปที่ 3.9 วงจร FM คีมอดูเลเตอร์ และวงจรผสมสัญญาณความถี่ 10.7 MHz


3.6 วงจรกรองแถบความถี่ผ่าน (Band Pass Filter)

ออกแบบโดยใช้วงจรกรองแถบความถี่ผ่านชนิดบัตเตอร์เวิร์ทอันดับ 3 ซึ่งวงจรมีใช้กรองสัญญาณวิทยุที่ผ่านวงจรปริ-แอมพลิไฟเออร์มา โดยกรองเอาเฉพาะช่วงที่ใช้งานผ่าน (396 – 400 MHz) ซึ่งในการออกแบบ ต้องออกแบบเป็นวงจรกรองความถี่ต่ำผ่านก่อน แล้วจึงค่อยแปลงเป็นวงจรกรองแถบความถี่ผ่านอีกทีหนึ่ง


การออกแบบวงจรกรองความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ทอันดับ 3 โดยใช้ค่าจากตารางที่ 3.1 จะได้วงจรดังรูปที่ 3.10 แล้วแปลงเป็นวงจรกรองแถบความถี่ผ่านโดยการเพิ่ม L,C ขนานและอนุกรมเข้าไปดังรูปที่ 3.11

n	C1	L2	C3	L4	C5	L6	C7
3	1	2	1				
4	0.765	1.848	1.848	0.765			
5	0.618	1.618	2	1.618	0.618		
6	0.518	1.414	1.932	1.932	1.414	0.518	
7	0.445	1.247	1.802	2	1.802	1.247	0.445

ตารางที่ 3.1 ค่าอิมพีแดนซ์ของวงจรแบบบัตเตอร์เวิร์ท



รูปที่ 3.10 วงจรกรองความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ทอันดับ 3



รูปที่ 3.11 วงจรกรองแถบความถี่ผ่านแบบบัตเตอร์เวิร์ทอันดับ 3

ค่าของ L และ C ที่จะนำมาต่อในวงจรสามารถคำนวณได้จากสมการดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับอุปกรณ์ที่ต่อขนาน

$$C = \frac{C_n}{2\pi RB} \quad (3.13)$$

$$L = \frac{RB}{2\pi f^2 L_n} \quad (3.14)$$

สำหรับอุปกรณ์ที่ต่ออนุกรม

$$C = \frac{B}{2\pi f^2 C_n R} \quad (3.15)$$

$$L = \frac{RL_n}{2\pi B} \quad (3.16)$$

เมื่อ C_n, L_n คือ ค่านอมัลไลซ์จากตารางที่ 3.1
 R คือ ค่าความต้านทานของโหลดเท่ากับ 50 โอห์ม
 B คือ ค่าความกว้างของช่วงผ่าน (Bandwidth 3 dB)
 เพื่อให้ง่ายต่อการออกแบบ จะให้ความถี่ผ่านได้ตั้งแต่ 381 MHz ถึง 415 MHz ดังนั้น B จึงเท่ากับ 34 MHz
 f คือ ค่ากลางของช่วงที่ขอมให้ความถี่ผ่าน เท่ากับ 398 MHz

ทำการแทนค่าสมการ ได้ค่า C และ L ดังต่อไปนี้

$$\begin{aligned} C1 &= 72.34 \text{ pF} \\ C2 &= 0.44 \text{ pF} \\ C3 &= 72.34 \text{ pF} \\ L1 &= 2.22 \text{ nH} \\ L2 &= 361.72 \text{ nH} \\ L3 &= 2.22 \text{ nH} \end{aligned}$$

3.7 ขั้นตอนการออกแบบวงจรพรีแอมพลิไฟเออร์โดยการใช้ S-พารามิเตอร์

เมื่อพิจารณาที่ระบบทางค่านับ พบว่าอัตราขยายกำลังมากและค่าของนอชส์ฟีกเกอร์ต่างมีความสำคัญเท่ากัน อย่างไรก็ตามการออกแบบในทางปฏิบัตินั้น ไม่สามารถทำให้ได้ทั้งอัตราขยายสูงสุดและค่าของนอชส์ฟีกเกอร์ที่มีค่าต่ำสุดได้ในเวลาเดียวกัน ดังนั้นในเรื่องของอัตราขยายสูงกับนอชส์ฟีกเกอร์ต่ำนั้นเป็นสิ่งที่ผู้ออกแบบต้องทำการพิจารณาตามการประยุกต์การใช้งาน

ในโครงการนี้ได้เลือกใช้ทรานซิสเตอร์เบอร์ BFG540W เนื่องจากความเหมาะสมทางปัจจัยหลาย ๆ อย่างประกอบกัน และค่าพารามิเตอร์ที่จำเป็นในการออกแบบที่ได้มาจากคู่มือมีดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่ $V_{cc} = 4$ โวลต์ และ $I_C = 10mA$ และความถี่ 400 MHz ได้ค่า S-พารามิเตอร์ดังนี้

$$S_{11} = 0.592 \angle -137.7^\circ$$

$$S_{12} = 0.054 \angle 47.1^\circ$$

$$S_{21} = 9.650 \angle 104.5^\circ$$

$$S_{22} = 0.375 \angle -59.6^\circ$$

มีขั้นตอนการออกแบบดังนี้ (เนื่องจากค่า S_{12} ค่าน้อยจึงประมาณค่าโดยใช้วิธี Unilateral)

1.คำนวณค่าอัตราขยายสูงสุดแบบทรานซิวต์เซอร์ในกรณีที่เป็นแบบด้านเดียว (Unilateral)

จากสมการแล้วทำการแทนค่า

$$\begin{aligned} G_{u\max} &= \frac{1}{1-|S_{11}|^2} |S_{21}|^2 \frac{1}{1-|S_{22}|^2} \\ &= \frac{1}{1-|0.592|^2} |9.65|^2 \frac{1}{1-|0.375|^2} \\ &= 1.539 + 93.1225 + 1.1636 \\ &= 1.87dB + 19.69dB + 0.658dB \end{aligned} \quad (3.17)$$

ได้ค่าอัตราขยายสูงสุดของแบบนี้เท่ากับ 22.218 dB

2.พิจารณาวงนอยส์ฟีกเกอร์ ใช้วงนอยส์ฟีกเกอร์ที่ได้มาจากค่ารีฟของ BFG 540W ที่ความถี่ 9 GHz

3.คิดวงอัตราขยายทางด้านอินพุตจากสมการดังนี้

$$\text{จุดศูนย์กลางของวงอัตราขยาย} \quad d_s = \frac{g_{ns} |S_{11}|}{1-|S_{11}|^2(1-g_{ns})} \quad (3.18)$$

$$\text{รัศมีของวงอัตราขยาย} \quad r_s = \frac{\sqrt{(1-g_{ns})(1-|S_{11}|^2)}}{1-|S_{11}|^2(1-g_{ns})} \quad (3.19)$$

$$\text{ค่านอมอลไลซ์อัตราขยาย} \quad g_{ns} = \frac{g_s}{g_{s,\max}} = g_s(1-|S_{11}|^2) \quad (3.20)$$

เมื่อแทนค่า $g_{ns} = g_{s,\max}$ จะได้ผลดังนี้

$$d_s = |S_{11}|$$

$$r_s = 0$$

ดังนั้นจุดศูนย์กลางวงอัตราขยายอินพุตอยู่ที่จุด $S_{11}^* = 0.592 \angle 137.7^\circ$ และใช้จุดนี้เป็น Γ_s สำหรับการแมทซ์อิมพีแดนซ์ต่อไป

4.คำนวณหาจุดศูนย์กลางและรัศมีของวงอัตราขยายทางด้านเอาต์พุตจากสมการ

$$\text{จุดศูนย์กลางของวงอัตราขยาย} \quad d_l = \frac{g_{nl} |S_{22}|}{1-|S_{22}|^2(1-g_{nl})} \quad (3.21)$$

$$\text{รัศมีของวงอัตราขยาย} \quad r_l = \frac{\sqrt{(1-g_{nl})(1-|S_{22}|^2)}}{1-|S_{22}|^2(1-g_{nl})} \quad (3.22)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าอมพลไลซ์อัตราขยาย
$$g_{nl} = \frac{g_l}{g_{l_{max}}} = g_l (1 - |S_{22}|^2) \quad (3.23)$$

เมื่อแทนค่า $g_{nl} = g_{l_{max}}$ จะได้ผลดังนี้

$$d_l = |S_{22}|$$

$$r_l = 0$$


ดังนั้นจุดศูนย์กลางวงอัตราขยายอินพุตอยู่ที่จุด $S_{22}^* = 0.375 \angle 59.6^\circ$ และใช้จุดนี้เป็น Γ_L สำหรับการแมทซ์อิมพีแดนซ์ต่อไป

5. ทำการแมทซ์อิมพีแดนซ์ทางด้านอินพุต

คำนวณค่า Z_{in} จากค่าของ Γ_s จากสมการดังต่อไปนี้ (เมื่อ $\Gamma_{in} = \Gamma_s^*$)

$$\begin{aligned} Z_{in} &= Z_o \frac{(1 + \Gamma_{in})}{(1 - \Gamma_{in})} \\ &= 50 \frac{(1 + 0.592 \angle -137.7^\circ)}{(1 - 0.592 \angle -137.7^\circ)} \\ &= 14.5558 - 17.89i \end{aligned} \quad (3.24)$$

ทำการแมทซ์ดังวงจรในรูปที่ 3.12



รูปที่ 3.12 แสดงวงจรแมทซ์อิมพีแดนซ์ทางด้านอินพุต

และคำนวณค่าของอุปกรณ์ต่างดังต่อไปนี้ (เมื่อกำหนด $R_p = 50$ และ $R_s = 14.588$)

$$R = \sqrt{(50 \times 14.55)} = 26.97$$

$$Q = \sqrt{\left(\frac{R}{R_s} - 1\right)} = \sqrt{\left(\frac{R_p}{R} - 1\right)} = 0.923$$

$$X_{s1} = R \times Q = 24.89 \rightarrow C = \frac{1}{(24.89 \times \omega)} = 15.98 \text{ pF}$$


$$X_{p1} = \frac{R_p}{Q} = 54.1711 \rightarrow L = \frac{54.1711}{\omega} = 21.55 \text{ nH}$$

$$X_{s2} = R_s \times Q = 13.437 \rightarrow L$$


$$X_{s2,real} = 13.437 + 17.89 = 31.327 \rightarrow L = \frac{31.327}{\omega} = 12.46nH$$

$$X_{p2} = \frac{R}{Q} = 29.22 \rightarrow C = \frac{1}{(29.22\omega)} = 13.6pF$$

ซึ่งจะได้เป็นวงจรแมทซ์ซึ่งมีคั้งรูป



รูปที่ 3.13 แสดงวงจรแมทซ์ซึ่งมีพีแคนซ์ทางค้ำนอินพุทที่สร้างขึ้น



รูปที่ 3.14 แสดงการพล็อตวงจรแมทซ์ซึ่งมีพีแคนซ์ทางค้ำนอินพุท


6. ทำการแมทซ์อิมพีแดนซ์ทางค้ำนเอาต์พุท

คำนวณค่า Z_{out} จากค่าของ Γ_L จากสมการคั้งต่อไปนี้ (เมื่อ $\Gamma_{out} = \Gamma_L^*$)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 Z_{out} &= Z_0 \frac{(1 + \Gamma_{out})}{(1 - \Gamma_{out})} \\
 &= 50 \frac{(1 + 0.375 \angle -59.6^\circ)}{(1 - 0.375 \angle -59.6^\circ)} \\
 &= 56.456 - 42.496i
 \end{aligned}
 \tag{3.25}$$

ทำการแมทช์คั้งวงจรในรูป



รูปที่ 3.15 แสดงการเปลี่ยนจากอนุกรมเป็นขนานของวงจรแมทช์ซึ่ง

กำหนดค่า $R_p = 88.4$ และค่า $R_s = 50$ แล้วทำการคำนวณคั้งต่อไปนี้

$$Q = \sqrt{\left(\frac{88.4}{50} - 1\right)} = 0.876$$

$$X_s = R_s \times Q = 43 \rightarrow C = \frac{1}{(43 \times \omega)} = 9.25 \text{ pF}$$


$$X_p = \frac{R_p}{Q} = 100.95 \rightarrow L$$

เนื่องจากมีส่วนของอิมพีแดนซ์ของด้านเอาต์พุตต้องนำมาพิจารณาด้วยคั้งนี้

$$\frac{1}{100.95} = \frac{1}{-117.5} + \frac{1}{X_p}$$


$$X_p = \frac{100.95 \times 117.5}{100.95 + 117.5} = 56.299 \rightarrow L = \frac{56.299}{\omega} = 21.6 \text{ nH}$$

จะได้เป็นวงจรแมทช์คั้งคั้งรูป



รูปที่ 3.16 แสดงวงจรเมทซ์ซึ่งอิมพีแดนซ์ทางด้านเอาต์พุต


และจากอุปกรณ์ต่าง ๆ ในวงจรสามารถหาค่าบนสมิทชาร์ทได้ดังนี้



รูปที่ 3.17 แสดงการหาค่าของวงจรเมทซ์ซึ่งอิมพีแดนซ์ทางด้านเอาต์พุต

7. ออกแบบวงจรไบแอส

เลือกวงจรไบแอสตนเอง (Self Bias) ดังแสดงในรูป




รูปที่ 3.18 แสดงวงจรไบอัสตัวเอง (Self Bias)

โดยทำการคำนวณดังต่อไปนี้

$$R_B = \frac{(V_{CC} - V_{BE})}{I_B} = \frac{(5 - 0.7)}{\left(\frac{10mA}{120}\right)} = 51.6k\Omega$$

$$R_C = \frac{(V_{CC} - V_C)}{I_C} = \frac{(5 - 4)}{10mA} = 100\Omega$$

8. จากการคำนวณตั้งแต่ข้อที่ 1 - 6 สามารถนำเอาผลมารวมเป็นวงจรแสดงดังรูป



รูปที่ 3.19 แสดงวงจรทรานซิสเตอร์ที่ได้ออกแบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.8 ขั้นตอนการออกแบบวงจรขยายกำลัง (Power Amplifier Design)

จากที่กล่าวมาเนื่องจากค่า S-พารามิเตอร์ สำหรับสัญญาณที่มีขนาดใหญ่วัดได้ยากดังนั้นจึงใช้ค่าอิมพีแดนซ์แทน ในโครงการนี้เลือกใช้ทรานซิสเตอร์เบอร์ 2N3866 เนื่องจากเป็นอุปกรณ์ที่สามารถทำได้ง่ายและมีราคาไม่แพงมากนักแต่มีข้อเสียตรงที่อัตราขยายที่ความถี่ที่ต้องการไม่มากโดยมีค่าพารามิเตอร์ต่าง ๆ ที่จำเป็นในการออกแบบดังต่อไปนี้


ที่ความถี่ 400 MHz ค่า $P_{out} = 1$ Watt ค่า $V_{CE} = 28$ โวลต์

$$Z_{in} = 3.98 - 5.22i$$

$$Z_{out} = 22.13 - 70i$$

1. ทำการออกแบบวงจรแมทซ์ซึ่งทางค้ำอินพุท

เนื่องจากค่าของ Z_{in} มีค่าน้อยจึงใช้วงจรแมทซ์ซึ่งค้ำรูป



รูปที่ 3.20 แสดงวงจรแมทซ์ซึ่งทางค้ำอินพุท

โดยที่กำหนดค่า $R_s = 3.98$ และ $R_p = 50$ แล้วทำการคำนวณดังต่อไปนี้

$$R = \sqrt{(50 \times 3.98)} = 14.10$$

$$Q = \sqrt{\left(\frac{R}{R_s} - 1\right)} = \sqrt{\left(\frac{R_p}{R} - 1\right)} = 1.59$$

$$X_{s1} = R \times Q = 22.419 \rightarrow C = \frac{1}{(24.89 \times \omega)} = 17.74 \text{ pF}$$


$$X_{p1} = \frac{R_p}{Q} = 31.44 \rightarrow L = \frac{31.44}{\omega} = 12.51 \text{ nH}$$

$$X_{s2} = R_s \times Q = 6.32 \rightarrow L$$


$$X_{s2,real} = 6.32 + 5.22 = 11.54 \rightarrow L = \frac{11.54}{\omega} = 4.59 \text{ nH}$$

$$X_{p2} = \frac{R}{Q} = 8.86 \rightarrow C = \frac{1}{(8.86\omega)} = 44.9 \text{ pF}$$

ซึ่งจะได้เป็นวงจรแมทซ์ซึ่งดังรูป




รูปที่ 3.21 แสดงวงจรแมทซ์ซึ่งทางด้านอินพุตที่สร้างขึ้น



รูปที่ 3.22 แสดงการพล็อตวงจรแมทซ์ซึ่งทางด้านอินพุต

2. ทำการออกแบบวงจรแมทซ์ซึ่งทางด้านเอาต์พุต

พิจารณาค่าจริงของเอาต์พุตอิมพีแดนซ์มีค่าน้อยกว่า 50Ω ไม่ต้องทำการเปลี่ยนเป็นรูปขนานเหมือนในกรณีของพีแอมป์และมีรูปแบบวงจรแมทซ์ซึ่งดังต่อไปนี้



รูปที่ 3.23 แสดงวงจรแมทซ์ซึ่งทางค่านเอาท์พุท

และกำหนดค่า $R_s = 22.13$ และค่า $R_p = 50$ และทำการคำนวณดังต่อไปนี้


$$Q = \sqrt{\left(\frac{R_p}{R_s} - 1\right)} = \sqrt{\left(\frac{50}{22.13} - 1\right)} = 1.122$$

และทำการคำนวณหาค่าอุปกรณ์ต่าง ๆ ดังต่อไปนี้

$$X_s = R_s Q = 22.13 \times 1.122 = 24.83 \rightarrow L = \frac{24.83}{\omega} \text{ nH}$$


$$X_p = \frac{R_p}{Q} = \frac{50}{1.122} = 44.56 \rightarrow C = \frac{1}{(44.56 \times \omega)} = 8.92 \text{ pF}$$

ซึ่งสามารถวาดเป็นรูปได้ดังต่อไปนี้



รูปที่ 3.24 แสดงวงจรแมทซ์ซึ่งทางค่านเอาท์พุทที่สร้างขึ้น


และสามารถพล็อตลงบนสมิทซาร์ทได้ดังรูป



รูปที่ 3.25 แสดงการพล็อตวงจรมหาพีซีซึ่งทางด้านเอาท์พุท


3. การไบแอสวงจรเพาเวอร์แอมพลิไฟเออร์

ในโครงงานนี้เลือกใช้คลาส AB โดยทำการไบแอสไว้ ณ จุดที่ V_{CE} มีค่าใกล้เคียงกับ V_{CC} มาก ๆ ดังแสดงในรูป



รูปที่ 3.26 แสดงจุดไบแอสของวงจรขยายกำลัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.27 แสดงการไบแอสวงจรรขยายกำลัง

กำหนดค่าดังนี้

$R_C = 10\Omega$ และทำการปรับค่า R_B ให้โวลเตจที่ขาเบสมีค่าใกล้เคียง 0.7 โวลท์ และมีกระแส I_C ไหลในปริมาณน้อย (10mA) เพื่อประหยัดพลังงาน ในขณะที่ไม่มีสัญญาณเข้า และเมื่อมีระดับสัญญาณที่มีค่ามากพอที่จะทำให้ทรานซิสเตอร์โอเปอร์เรต (Operate) แต่ในบางกรณีขนาดของสัญญาณที่เข้ามาเป็นอินพุทของวงจรรขยายกำลังมีไม่มากพอที่จะทำให้เกิดการโอเปอร์เรตขึ้นคั้งนั้นจึงจำเป็นต้องมีวงจรรขยายอีกชุดหนึ่งที่ทำหน้าที่ขับ (Drive) วงจรรขยายกำลังหรือเรียกว่าเป็นไดรฟ์เวอร์ (Driver) ในโครงการนี้ใช้วงจรรขยายที่มีผลตอบสนองความถี่กว้าง (Wide Band Amplifier) ทำหน้าที่นั้น


และสำหรับค่าความต้านทานที่ใช้งาน ในการไบแอสวงจรรขยายกำลังแสดงในรูปต่อไปนี้



รูปที่ 3.28 แสดงวงจรขยายกำลังที่ได้ทำการออกแบบ

3.9 วงจรขยายแบนด์กว้าง (Wideband Amplifier)

การออกแบบวงจรขยายแบนด์กว้างในที่นี้ จะอ้างสูตรคำนวณจากบทที่ 2 ในการออกแบบ ซึ่งในโครงการนี้เราได้ทำการออกแบบวงจรขยายแบนด์กว้างขึ้นมา 2 วงจร คือ วงจรขยายแบนด์กว้างความถี่ 400 MHz และ วงจรขยายแบนด์กว้างความถี่ 45 MHz ในที่นี้จะแสดงการออกแบบวงจรขยายแบนด์กว้างความถี่ 400 MHz ซึ่งมีความยุ่งยากกว่าไว้เป็นตัวอย่างดังนี้



รูปที่ 3.29 วงจรขยายแบบค้ำว้างที่ออกแบบ

1. กำหนดกระแสให้ไหลผ่านทรานซิสเตอร์ BFR90 เท่ากับ 15 mA และ กำหนดกระแสให้ไหลผ่านทรานซิสเตอร์ BFG135 เท่ากับ 75 mA กำหนดโวลเตจไบเอส (V_{cc}) เท่ากับ 12 โวลท์

2. กำหนดโวลเตจตกคร่อม $Re1$ เท่ากับ 0.3 V ดังนั้นต้องใช้ $Re1$ ที่มีความต้านทานเท่ากับ

$$Re1 = \frac{0.3V}{15mA} = 20\Omega$$

3. กำหนดโวลเตจที่ขามิตเตอร์ของ BFG135 เท่ากับ 2 โวลท์ ดังนั้น

$$Re2 + R3 = \frac{2V}{75mA} = 26.67\Omega$$

4. ค่า β ของ BFR90 มีค่าประมาณ 120 ดังนั้นกระแสที่ไหลเข้าขาเบสของ BFR90 จึงเท่ากับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_B = \frac{I_C}{\beta} = \frac{15mA}{120} = 0.125mA$$

5. โวลเตจที่ขาเบสของ BFR90 มีค่าเท่ากับ $0.3V + 0.7V = 1V$ ดังนั้นหาความต้านทาน R_{E2} ร่วมกับ R_4 ได้ดังนี้

$$R_{E2} + R_4 = \frac{2V - 1V}{0.125mA} = 8000\Omega$$

6. เมื่อโวลเตจที่ขาอิมิตเตอร์ของ BFG135 มีค่าเท่ากับ 2 โวลท์ ดังนั้นโวลเตจที่ขาเบสจึงมีค่าเท่ากับ 2.7 โวลท์ ซึ่งทำให้โวลเตจที่ขาคอลเลกเตอร์ของ BFR90 มีค่าเท่ากับ 2.7 โวลท์ด้วย จึงหาค่า R_1 ได้ดังนี้

$$R_1 = \frac{12V - 2.7V}{15mA} = 620\Omega$$

7. กำหนดโวลเตจที่ขาคอลเลกเตอร์ของ BFG135 เป็น 7 โวลท์ ดังนั้นหาค่าของ R_2 ได้เป็น

$$R_2 = \frac{12V - 7V}{75mA} = 66.67\Omega$$

8. เมื่อได้ค่าอุปกรณ์ต่าง ๆ แล้วจึงมากำหนดค่าที่จะสร้างวงจรขึ้นมาเพื่อให้ได้ความต้านทานอินพุท ความต้านทานเอาต์พุท และค่าอัตราขยายที่ต้องการ ในที่นี้ต้องการความต้านทานอินพุทและเอาต์พุทคือ 50Ω อัตราขยายที่ต้องการคือ 10dB

กำหนดค่าอุปกรณ์ต่าง ๆ ดังนี้

$$R_1 = 620\Omega$$

$$R_2 = 70\Omega$$

$$R_3 = 10\Omega$$

$$R_4 = 7500\Omega$$

$$R_{E1} = 20\Omega$$

$$R_{F1} = 100\Omega$$

$$R_{E2} = 20\Omega$$

$$R_{E2} = 150\Omega$$

$$R_{in} = \frac{v}{i}$$

(3.26)

จากสูตร

$$= \frac{R \cdot R_{E1}}{(R + R_{E1} + R_{F1})} \cdot \frac{R_{E2} + R_{F2}}{R_{E2}}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$R_{out} = \frac{R_{E2}R(R_{E1} + R_{F1})}{R_{E2}R + (R_{E2} + R_{F2} + R)R_{E1}} \quad (3.27)$$


$$A_v \cong \frac{R_{F1} + R_{E1}}{R_{E1}} \quad (3.28)$$

จะได้ว่า


$$R_{in} = 38.63\Omega$$

$$R_{out} = 22.22\Omega$$

$$A_v = 6 \text{ เท่า หรือ } A_v(\text{dB}) = 20\log 6 = 15.56 \text{ dB}$$




รูปที่ 3.30 วงจรขยายแบนด์กว้างความถี่ 400 MHz ที่สร้างขึ้น




รูปที่ 3.31 วงจรรวมของเครื่องส่งสัญญาณวิทยุผ่านความถี่เซอเชฟ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.32 วงจรรวมของเครื่องรับสัญญาณวิทยุผ่านความถี่ซูเปอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.33 วงจรรวมของเครื่องรับสัญญาณวิทยุผ่านความถี่เอชเอฟ (ต่อ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.34 วงจรรวมของเครื่องรับสัญญาณวิทยุผ่านความถี่เอชเอฟ (ต่อ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 4

การทดลองและผลการทดลอง

ผลการทดลองส่วนแรกจะเป็นส่วนวงจร VCO ตามที่ได้จากการออกแบบจากบทที่ 3 ซึ่งใช้เป็นวงจรออสซิลเลเตอร์แบบคอลพิทท์ออสซิลเลเตอร์ โดยใช้ FET เป็นส่วนของวงจรขยาย ซึ่งวงจร VCO ตัวแรกนี้จะนำไปเข้าในส่วนของวงจรสังเคราะห์ความถี่เพื่อใช้เป็นคลื่นพาหะในการมอดูเลทสัญญาณของภาคส่ง




รูปที่ 4.1 กราฟแสดงผลวงจร VCO ความถี่ 400MHz ระหว่างความถี่ที่ใช้ควบคุมวารีเตอร์และความถี่เอาต์พุตที่ได้ (วัดผลจากค่านับความถี่)




รูปที่ 4.2 กราฟแสดงผลวงจร VCO ความถี่ 400MHz ระหว่างความถี่เอาต์พุตที่ได้กับกำลังงานเอาต์พุต (วัดผลจากสเปกตรัมอนาไลเซอร์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลองวงจรต่อไปเป็นวงจร VCO ความถี่ 355 MHz ซึ่งใช้รูปแบบเดียวกันกับวงจรข้างต้น โดยจะนำไปเข้าส่วนวงจรสังเคราะห์ความถี่เพื่อนำไปเป็นตัวโคลลอกอสซิลเลเตอร์ของภาครับ โดยจะใช้แปลงความถี่ลง (down converter) เพื่อให้ได้ความถี่กลาง 45 MHz โดยจะนำไปผ่านวงจรมิกเซอร์ร่วมกับ สัญญาณความถี่ 400 MHz ที่รับเข้ามา




รูปที่ 4.3 กราฟแสดงผลวงจร VCO ความถี่ 355 MHz ระหว่างความถี่ที่ใช้ควบคุมความถี่และ ความถี่เอาต์พุตที่ได้




รูปที่ 4.4 กราฟแสดงผลวงจร VCO ความถี่ 355 MHz ระหว่างความถี่เอาต์พุตที่ได้ กับกำลังงานเอาต์พุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลองวงจรต่อไปเป็นวงจร VCO ความถี่ 55.7 MHz ซึ่งใช้รูปแบบเดียวกันกับวงจรข้างต้น โดยจะนำไปเข้าส่วนวงจรสังเคราะห์ความถี่เพื่อนำไปเป็นตัวโวลลอสซิติเลเตอร์ของภาครับ โดยจะใช้แปลงความถี่ลงเพื่อให้ได้ความถี่กลาง 10.7 MHz โดยจะนำไปผ่านวงจรมิกเซอร์ร่วมกับสัญญาณความถี่กลาง 45 MHz




รูปที่ 4.5 กราฟแสดงผลวงจร VCO ความถี่ 55.7 MHz ระหว่างความถี่ที่ใช้ควบคุมวาร์เรกเตอร์ และความถี่เอาต์พุตที่ได้




รูปที่ 4.6 กราฟแสดงผลวงจร VCO ความถี่ 55.7 MHz ระหว่างความถี่เอาต์พุตที่ได้ กับกำลังงานเอาต์พุต

ผลการทดลองวงจรต่อไปเป็นวงจรกรองแถบความถี่ผ่าน 45 MHz โดยพล็อตระหว่างค่ากำลังงาน
 นอมนัล ไลซ์กับความถี่




รูปที่ 4.7 ผลการตอบสนองของวงจรกรองแถบความถี่ผ่าน 45 MHz

ผลการทดลองต่อไปนี้เป็นผลการทดลองที่เก็บภาพมาจากสเปกตรัมนาไลเซอร์แบบดิจิทัล ซึ่งได้เก็บผลการมอดูเลทของสัญญาณพาหะเข้ากับสัญญาณเสียงความถี่ต่าง ๆ




รูปที่ 4.8 แสดงสัญญาณพาหะความถี่ 400MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.9 แสดงคลื่นพาหะความถี่ 400MHz ที่ทำการมอดูเลตด้วยสัญญาณทดสอบความถี่ 400Hz




รูปที่ 4.10 แสดงคลื่นพาหะความถี่ 400MHz ที่ทำการมอดูเลตด้วยสัญญาณทดสอบความถี่ 1kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.11 แสดงคลื่นพาหะความถี่ 400MHz ที่ทำการมอดูเลตด้วยสัญญาณทดสอบความถี่ 3kHz


ผลการทดลองต่อไป เป็นภาพจากสเปกตรัมอนาล็อกเซอร์แบบดิจิทัล ซึ่งแสดงรูปร่างของสัญญาณความถี่กลาง 10.7 MHz ที่เครื่องรับ ซึ่งเกิดจากการรับสัญญาณพาหะที่มอดูเลตด้วยความถี่ค่าต่าง ๆ มาจากเครื่องส่ง



รูปที่ 4.12 แสดงสัญญาณที่รับได้ทีภาครับ ที่ความถี่กลาง 10.7MHz ของสัญญาณทดสอบ 400Hz




รูปที่ 4.13 แสดงสัญญาณที่รับได้ที่ภาครับ ที่ความถี่กลาง 10.7MHz ของสัญญาณทดสอบ 1kHz




รูปที่ 4.14 แสดงสัญญาณที่รับได้ที่ภาครับ ที่ความถี่กลาง 10.7MHz ของสัญญาณทดสอบ 3kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลองต่อไป เป็นผลการทดลองที่ได้จากการเก็บข้อมูลจากเครื่องดิจิตอลออสซิลโลสโคป ซึ่งเป็นกรนำสัญญาณที่มีความถี่กลาง 10.7 MHz มาผ่านวงจรเอฟเอ็มดีมอดูเลเตอร์แล้ววัดผลที่ได้เปรียบเทียบกับสัญญาณที่ส่งมาจากทางภาคส่ง




รูปที่ 4.15 เปรียบเทียบสัญญาณทดสอบด้านอินพุตกับเอาต์พุตความถี่ 400 Hz โดยที่ สัญญาณอ้างอิง 1 เป็นสัญญาณที่ตรวจจับได้ที่ภาครับ และช่องสัญญาณที่ 1 เป็นสัญญาณทดสอบความถี่ 400 Hz




รูปที่ 4.16 เปรียบเทียบสัญญาณทดสอบด้านอินพุตกับเอาต์พุตความถี่ 1 kHz โดยที่ สัญญาณอ้างอิง 1 เป็นสัญญาณที่ตรวจจับได้ที่ภาครับ

และช่องสัญญาณที่ 1 เป็นสัญญาณทดสอบความถี่ 1kHz




รูปที่ 4.17 เปรียบเทียบสัญญาณทดสอบด้านอินพุตกับเอาต์พุตความถี่ 3 kHz โดยที่ สัญญาณอ้างอิง 1 เป็นสัญญาณที่ตรวจจับได้ที่ภาครับ และช่องสัญญาณที่ 1 เป็นสัญญาณทดสอบความถี่ 3 kHz

ผลการทดลองต่อไป เป็นผลการทดลองวงจรขยายแบนด์กว้างที่ความถี่ 400 MHz ที่เครื่องส่ง โดยทำการป้อนสัญญาณพาหะความถี่ 400 MHz ที่มีขนาด 0 dBm เข้าไปยังวงจรขยายแบนด์กว้างแล้ววัดเอาต์พุตที่ได้ตามลำดับ




รูปที่ 4.18 แสดงคลื่นพาหะความถี่ 400 MHz ที่มีขนาด 0 dBm




รูปที่ 4.19 แสดงคลื่นพาหะความถี่ 400MHz เมื่อผ่านวงจรถ่ายแบบค้ำว้าง

เอาท์พุทที่ออกมาจากวงจรถ่ายแบบค้ำว้าง พบว่ามีขนาดเป็น 12.7dBm ดังนั้นจึงสรุปได้ว่าวงจรถ่ายแบบค้ำว้างนี้มีอัตราขยายสัญญาณที่ความถี่ 400 MHz เท่ากับ 12.7dBm

ผลการทดลองต่อไป เป็นภาพจากสเปกตรัมอนาไลเซอร์แบบดิจิทัล ซึ่งแสดงรูปร่างของสัญญาณพาหะความถี่ 355MHz และ 55.7MHz ที่เครื่องรับตามลำดับ



รูปที่ 4.20 แสดงสัญญาณพาหะความถี่ 355MHz



รูปที่ 4.21 แสดงสัญญาณพาหะความถี่ 55.7MHz



บทที่ 5 บทวิจารณ์และบทสรุป

สรุปวงจรทั้งหมดที่ได้สร้างขึ้นมา เพื่อประกอบเป็นเครื่องรับส่งสัญญาณวิทยุย่านความถี่ฮอซเฟ แยกตามส่วนของภาครับและภาคส่งมีดังนี้

ภาคส่ง

1. วงจรสังเคราะห์ความถี่ 400 MHz
2. วงจรขยายสัญญาณเสียงจากคอนเดนเซอร์ไมโคร โฟน
3. วงจรขยายแบนด์กว้างความถี่ 400 MHz เพื่อ ใช้ขับวงจรถยายกำลังส่ง
4. วงจรขยายกำลังส่ง
5. ส่วนของการมอดูเลตสัญญาณ ในภาคส่ง

ภาครับ

1. วงจรสังเคราะห์ความถี่ 355 MHz และ 55.7 MHz
2. วงจรกรองแถบความถี่ผ่านที่ 400 MHz และ 45 MHz
3. วงจรปริแอมพลิไฟเออร์
4. วงจรขยายแบนด์กว้าง 400 MHz
5. วงจรขยายสัญญาณความถี่กลางที่ 45 MHz และ 10.7 MHz
6. วงจรดีมอดูเลตสัญญาณ FM
7. วงจรขยายสัญญาณเสียงที่ได้จากการดีมอดูเลตในภาครับ

ในการสร้างโครงการนี้ พบว่าวงจรที่มีความสำคัญมากที่สุดและมักจะทำให้เกิดปัญหาได้แก่ วงจรสังเคราะห์ความถี่ เนื่องจากการสร้างวงจรสังเคราะห์ความถี่ในย่านความถี่สูง ๆ (Radio Frequency) เป็นการยากอย่างมากที่จะให้ได้สัญญาณที่มีสัญญาณรบกวนปนออกมาน้อย ๆ หรือเพื่อให้ได้กำลังมาก จำเป็นอย่างยิ่งที่จะต้องอาศัยทักษะและประสบการณ์ที่เพียงพอในการแก้ปัญหาต่าง ๆ ที่เกิดขึ้น ถ้าวงจรสังเคราะห์ความถี่ไม่สามารถให้กำเนิดความถี่ที่บริสุทธิ์ออกมาได้ จะมีผลทำให้วงจรทั้งหมดมีสัญญาณรบกวนอยู่ ยังผลถึงการรับและส่งจะไม่ได้ระยะไกลเท่าที่ควร นอกจากปัญหาของวงจรสังเคราะห์ความถี่แล้ว ยังมีปัญหาของตัวอุปกรณ์ที่ใช้ทำเช่น ขดลวด ซึ่งมีค่าไม่ตรงกับความต้องการเนื่องจากไม่สามารถวัดค่าได้ถูกต้องเพราะขาดอุปกรณ์ที่เที่ยงตรงในการวัด

ปัญหาเรื่องของสัญญาณรบกวนก็เป็นสิ่งสำคัญ การแก้ไขเรื่องสัญญาณรบกวนนั้นเป็นเรื่องที่ละเอียดอ่อน วิธีที่จะแก้ปัญหานั้นมีอยู่หลายวิธี เช่น การกราวนด์ (Grounding) การชิลด์ (Shielding) ฯลฯ ซึ่งต้องจัดการให้เหมาะสมกับวงจรที่ออกแบบ

นอกจากปัญหาต่าง ๆ ที่กล่าวมาแล้ว ปัญหาที่พบอยู่บ้างก็ได้แก่ อุปกรณ์ที่หาได้มีคุณสมบัติไม่เหมาะสมกับความถี่ที่ใช้งาน เนื่องจากอุปกรณ์ความถี่สูงนั้นส่วนใหญ่ก็มีราคาสูงและหาซื้อได้ยาก ซึ่งปัญหาที่กล่าวมาทั้งหมดจะสามารถแก้ไขได้ด้วยประสบการณ์ของผู้ออกแบบเอง และหวังว่าโครงการนี้จะสามารถก่อให้เกิดประโยชน์แก่ผู้อ่านทุกท่านได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- MC145152-2
- MC3362
- SA701
- J310
- BFG540W
- 2N3904




MC145152-2

Parallel-Input PLL Frequency Synthesizer
Interfaces with Dual-Modulus Prescalers


The MC145152-2 is programmed by sixteen parallel inputs for the N and A counters and three input lines for the R counter. The device features consist of a reference oscillator, selectable-reference divider, two-output phase detector, 10-bit programmable divide-by-N counter, and 6-bit programmable +A counter.

The MC145152-2 is an improved-performance drop-in replacement for the MC145152-1. Power consumption has decreased and ESD and latch-up performance have improved.

- Operating Temperature Range: - 40 to 85°C
- Low Power Consumption Through Use of CMOS Technology
- 3.0 to 9.0 V Supply Range
- On- or Off-Chip Reference Oscillator Operation
- Lock Detect Signal
- Dual Modulus/Parallel Programming
- 8 User-Selectable + R Values: 8, 64, 128, 256, 512, 1024, 1160, 2048
- + N Range = 3 to 1023, + A Range = 0 to 63
- Chip Complexity: 8000 FETs or 2000 Equivalent Gates
- See Application Note AN980



P SUFFIX
PLASTIC DIP
CASE 710



DW SUFFIX
SOG PACKAGE
CASE 751F

ORDERING INFORMATION


- MC145152P2 Plastic DIP
- MC145152DW2 SOG Package

PIN ASSIGNMENT

f_{in}	1	28	LD
VSS	2	27	OSC _{in}
VDD	3	26	OSC _{out}
RA0	4	25	A4
RA1	5	24	A3
RA2	6	23	A0
ϕ_R	7	22	A2
ϕ_V	8	21	A1
MC	9	20	N9
A5	10	19	N8
N0	11	18	N7
N1	12	17	N6
N2	13	16	N5
N3	14	15	N4



MC145152-2 BLOCK DIAGRAM



NOTE: N0 – N9, A0 – A5, and RA0 – RA2 have pull-up resistors that are not shown.

PIN DESCRIPTIONS

INPUT PINS

f_{in}
Frequency Input (Pin 1)

Input to the positive edge triggered + N and + A counters. f_{in} is typically derived from a dual-modulus prescaler and is ac coupled into the device. For larger amplitude signals (standard CMOS logic levels) dc coupling may be used.

RA0, RA1, RA2
Reference Address Inputs (Pins 4, 5, 6)

These three inputs establish a code defining one of eight possible divide values for the total reference divider. The total reference divide values are as follows:

Reference Address Code			Total Divide Value
RA2	RA1	RA0	
0	0	0	8
0	0	1	64
0	1	0	128
0	1	1	256
1	0	0	512
1	0	1	1024
1	1	0	1160
1	1	1	2048

N0 – N9
N Counter Programming Inputs (Pins 11 – 20)

The N inputs provide the data that is preset into the + N counter when it reaches the count of 0. N0 is the least significant digit and N9 is the most significant. Pull-up resistors ensure that inputs left open remain at a logic 1 and require only a SPST switch to alter data to the zero state.

A0 – A5
A Counter Programming Inputs
(Pins 23, 21, 22, 24, 25, 10)

The A inputs define the number of clock cycles of f_{in} that require a logic 0 on the MC output (see Dual-Modulus Pres-

caling section). The A inputs all have internal pull-up resistors that ensure that inputs left open will remain at a logic 1.

OSC_{in}, OSC_{out}
Reference Oscillator Input/Output (Pins 27, 26)

These pins form an on-chip reference oscillator when connected to terminals of an external parallel resonant crystal. Frequency setting capacitors of appropriate value must be connected from OSC_{in} to ground and OSC_{out} to ground. OSC_{in} may also serve as the input for an externally-generated reference signal. This signal is typically ac coupled to OSC_{in}, but for larger amplitude signals (standard CMOS logic levels) dc coupling may also be used. In the external reference mode, no connection is required to OSC_{out}.

OUTPUT PINS

ϕ_R , ϕ_V
Phase Detector B Outputs (Pins 7, 8)

These phase detector outputs can be combined externally for a loop-error signal.

If the frequency f_V is greater than f_R or if the phase of f_V is leading, then error information is provided by ϕ_V pulsing low. ϕ_R remains essentially high.

If the frequency f_V is less than f_R or if the phase of f_V is lagging, then error information is provided by ϕ_R pulsing low. ϕ_V remains essentially high.

If the frequency of $f_V = f_R$ and both are in phase, then both ϕ_V and ϕ_R remain high except for a small minimum time period when both pulse low in phase.

MC
Dual-Modulus Prescale Control Output (Pin 9)

Signal generated by the on-chip control logic circuitry for controlling an external dual-modulus prescaler. The MC level will be low at the beginning of a count cycle and will remain low until the + A counter has counted down from its programmed value. At this time, MC goes high and remains high until the + N counter has counted the rest of the way down from its programmed value (N – A additional counts since both + N and + A are counting down during the first portion of the cycle). MC is then set back low, the counters preset to

their respective programmed values, and the above sequence repeated. This provides for a total programmable divide value $(N_T) = N \cdot P + A$ where P and $P + 1$ represent the dual-modulus prescaler divide values respectively for high and low MC levels, N the number programmed into the $+ N$ counter, and A the number programmed into the $+ A$ counter.

LD
Lock Detector Output (Pin 28)

Essentially a high level when loop is locked (f_R, f_V of same phase and frequency). Pulses low when loop is out of lock.

.POWER SUPPLY


VDD
Positive Power Supply (Pin 3)

The positive power supply potential. This pin may range from + 3 to + 9 V with respect to V_{SS} .

VSS
Negative Power Supply (Pin 2)

The most negative supply potential. This pin is usually ground.


TYPICAL APPLICATIONS



NOTES:

1. Off-chip oscillator optional.
2. The ϕ_R and ϕ_V outputs are fed to an external combiner/loop filter. See the Phase-Locked Loop — Low-Pass Filter Design page for additional information. The ϕ_R and ϕ_V outputs swing rail-to-rail. Therefore, the user should be careful not to exceed the common mode input range of the op amp used in the combiner/loop filter.

Figure 1. Synthesizer for Land Mobile Radio VHF Bands



NOTES:

1. Receiver 1st I.F. = 45 MHz, low side injection; Receiver 2nd I.F. = 11.7 MHz, low side injection.
2. Duplex operation with 45 MHz receiver/transmit separation.
3. $f_R = 7.5 \text{ kHz}$; $\div R = 2048$.
4. $N_{\text{total}} = N \cdot 64 + A = 27501 \text{ to } 28166$; $N = 429 \text{ to } 440$; $A = 0 \text{ to } 63$.
5. MC145158-2 may be used where serial data entry is desired.
6. High frequency prescalers (e.g., MC12018 [520 MHz] and MC12022 [1 GHz]) may be used for higher frequency VCO and f_{ref} implementations.
7. The ϕ_R and ϕ_V outputs are fed to an external combiner/loop filter. See the Phase-Locked Loop — Low-Pass Filter Design page for additional information. The ϕ_R and ϕ_V outputs swing rail-to-rail. Therefore, the user should be careful not to exceed the common mode input range of the op amp used in the combiner/loop filter.

Figure 2. 666—Channel, Computer-Controlled, Mobile Radiotelephone Synthesizer for 800 MHz Cellular Radio Systems

MC14515X-2 FAMILY CHARACTERISTICS AND DESCRIPTIONS

MAXIMUM RATINGS* (Voltages Referenced to V_{SS})

Symbol	Parameter	Value	Unit
V _{DD}	DC Supply Voltage	-0.5 to +10.0	V
V _{in} , V _{out}	Input or Output Voltage (DC or Transient) except SW1, SW2	-0.5 to V _{DD} + 0.5	V
V _{out}	Output Voltage (DC or Transient), SW1, SW2 (R _{pull-up} = 4.7 kΩ)	-0.5 to +15	V
I _{in} , I _{out}	Input or Output Current (DC or Transient), per Pin	±10	mA
I _{DD} , I _{SS}	Supply Current, V _{DD} or V _{SS} Pins	±30	mA
P _D	Power Dissipation, per Package†	500	mW
T _{stg}	Storage Temperature	-65 to +150	°C
T _L	Lead Temperature, 1 mm from Case for 10 seconds	260	°C

*Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the limits in the Electrical Characteristics tables or Pin Descriptions section.

†Power Dissipation Temperature Derating:

Plastic DIP: -12 mW/°C from 65 to 85°C

SOG Package: -7 mW/°C from 65 to 85°C

These devices contain protection circuitry to protect against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to these high-impedance circuits. For proper operation, V_{in} and V_{out} should be constrained to the range V_{SS} ≤ (V_{in} or V_{out}) ≤ V_{DD} except for SW1 and SW2.

SW1 and SW2 can be tied through external resistors to voltages as high as 15 V, independent of the supply voltage.

Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}), except for inputs with pull-up devices. Unused outputs must be left open.

ELECTRICAL CHARACTERISTICS (Voltages Referenced to V_{SS})

Symbol	Parameter	Test Condition	V _{DD} V	-40°C		25°C		85°C		Unit
				Min	Max	Min	Max	Min	Max	
V _{DD}	Power Supply Voltage Range		—	3	9	3	9	3	9	V
I _{SS}	Dynamic Supply Current	f _{in} = OSC _{in} = 10 MHz, 1 V p-p ac coupled sine wave R = 128, A = 32, N = 128	3 5 9	— — —	3.5 10 30	— — —	3 7.5 24	— — —	3 7.5 24	mA
I _{SS}	Quiescent Supply Current (not including pull-up current component)	V _{in} = V _{DD} or V _{SS} I _{out} = 0 μA	3 5 9	— — —	800 1200 1600	— — —	800 1200 1600	— — —	1600 2400 3200	μA
V _{in}	Input Voltage — f _{in} , OSC _{in}	Input ac coupled sine wave	—	500	—	500	—	500	—	mV p-p
V _{IL}	Low-Level Input Voltage — f _{in} , OSC _{in}	V _{out} ≥ 2.1 V Input dc V _{out} ≥ 3.5 V coupled V _{out} ≥ 6.3 V square wave	3 5 9	— — —	0 0 0	— — —	0 0 0	— — —	0 0 0	V
V _{IH}	High-Level Input Voltage — f _{in} , OSC _{in}	V _{out} ≤ 0.9 V Input dc V _{out} ≤ 1.5 V coupled V _{out} ≤ 2.7 V square wave	3 5 9	3.0 5.0 9.0	— — —	3.0 5.0 9.0	— — —	3.0 5.0 9.0	— — —	V
V _{IL}	Low-Level Input Voltage — except f _{in} , OSC _{in}		3 5 9	— — —	0.9 1.5 2.7	— — —	0.9 1.5 2.7	— — —	0.9 1.5 2.7	V
V _{IH}	High-Level Input Voltage — except f _{in} , OSC _{in}		3 5 9	2.1 3.5 6.3	— — —	2.1 3.5 6.3	— — —	2.1 3.5 6.3	— — —	V
I _{in}	Input Current (f _{in} , OSC _{in})	V _{in} = V _{DD} or V _{SS}	9	±2	±50	±2	±25	±2	±22	μA
I _{IL}	Input Leakage Current (Data, CLK, ENB — without pull-ups)	V _{in} = V _{SS}	9	—	-0.3	—	-0.1	—	-1.0	μA
I _{IH}	Input Leakage Current (all inputs except f _{in} , OSC _{in})	V _{in} = V _{DD}	9	—	0.3	—	0.1	—	1.0	μA

(continued)

DC ELECTRICAL CHARACTERISTICS (continued)

Symbol	Parameter	Test Condition	V _{DD} V	-40°C		25°C		85°C		Unit
				Min	Max	Min	Max	Min	Max	
I _{IL}	Pull-up Current (all inputs with pull-ups)	V _{in} = V _{SS}	9	-20	-400	-20	-200	-20	-170	μA
C _{in}	Input Capacitance		—	—	10	—	10	—	10	pF
V _{OL}	Low-Level Output Voltage — OSC _{out}	I _{out} = 0 μA V _{in} = V _{DD}	3 5 9	— — —	0.9 1.5 2.7	— — —	0.9 1.5 2.7	— — —	0.9 1.5 2.7	V
V _{OH}	High-Level Output Voltage — OSC _{out}	I _{out} = 0 μA V _{in} = V _{SS}	3 5 9	2.1 3.5 6.3	— — —	2.1 3.5 6.3	— — —	2.1 3.5 6.3	— — —	V
V _{OL}	Low-Level Output Voltage — Other Outputs	I _{out} = 0 μA	3 5 9	— — —	0.05 0.05 0.05	— — —	0.05 0.05 0.05	— — —	0.05 0.05 0.05	V
V _{OH}	High-Level Output Voltage — Other Outputs	I _{out} = 0 μA	3 5 9	2.95 4.95 8.95	— — —	2.95 4.95 8.95	— — —	2.95 4.95 8.95	— — —	V
V _{(BR)DSS}	Drain-to-Source Breakdown Voltage — SW1, SW2	R _{pull-up} = 4.7 kΩ	—	15	—	15	—	15	—	V
I _{OL}	Low-Level Sinking Current — MC	V _{out} = 0.3 V V _{out} = 0.4 V V _{out} = 0.5 V	3 5 9	1.30 1.90 3.80	— — —	1.10 1.70 3.30	— — —	0.66 1.08 2.10	— — —	mA
I _{OH}	High-Level Sourcing Current — MC	V _{out} = 2.7 V V _{out} = 4.6 V V _{out} = 8.5 V	3 5 9	-0.60 -0.90 -1.50	— — —	-0.50 -0.75 -1.25	— — —	-0.30 -0.50 -0.80	— — —	mA
I _{OL}	Low-Level Sinking Current — LD	V _{out} = 0.3 V V _{out} = 0.4 V V _{out} = 0.5 V	3 5 9	0.25 0.64 1.30	— — —	0.20 0.51 1.00	— — —	0.15 0.36 0.70	— — —	mA
I _{OH}	High-Level Sourcing Current — LD	V _{out} = 2.7 V V _{out} = 4.6 V V _{out} = 8.5 V	3 5 9	-0.25 -0.64 -1.30	— — —	-0.20 -0.51 -1.00	— — —	-0.15 -0.36 -0.70	— — —	mA
I _{OL}	Low-Level Sinking Current — SW1, SW2	V _{out} = 0.3 V V _{out} = 0.4 V V _{out} = 0.5 V	3 5 9	0.80 1.50 3.50	— — —	0.48 0.90 2.10	— — —	0.24 0.45 1.05	— — —	mA
I _{OL}	Low-Level Sinking Current — Other Outputs	V _{out} = 0.3 V V _{out} = 0.4 V V _{out} = 0.5 V	3 5 9	0.44 0.64 1.30	— — —	0.35 0.51 1.00	— — —	0.22 0.36 0.70	— — —	mA
I _{OH}	High-Level Sourcing Current — Other Outputs	V _{out} = 2.7 V V _{out} = 4.6 V V _{out} = 8.5 V	3 5 9	-0.44 -0.64 -1.30	— — —	-0.35 -0.51 -1.00	— — —	-0.22 -0.36 -0.70	— — —	mA
I _{OZ}	Output Leakage Current — PD _{out}	V _{out} = V _{DD} or V _{SS} Output in Off State	9	—	±0.3	—	±0.1	—	±1.0	μA
I _{OZ}	Output Leakage Current — SW1, SW2	V _{out} = V _{DD} or V _{SS} Output in Off State	9	—	±0.3	—	±0.1	—	±3.0	μA
C _{out}	Output Capacitance — PD _{out}	PD _{out} — Three-State	—	—	10	—	10	—	10	pF

AC ELECTRICAL CHARACTERISTICS ($C_L = 50$ pF, Input $t_r = t_f = 10$ ns)

Symbol	Parameter	VDD V	Guaranteed Limit 25°C	Guaranteed Limit - 40 to 85°C	Unit
t_{PLH}, t_{PHL}	Maximum Propagation Delay, f_{in} to MC (Figures 1 and 4)	3 5 9	110 60 35	120 70 40	ns
t_{PHL}	Maximum Propagation Delay, ENB to SW1, SW2 (Figures 1 and 5)	3 5 9	160 80 50	180 95 60	ns
t_w	Output Pulse Width, ϕ_R, ϕ_V , and LD with f_R in Phase with f_V (Figures 2 and 4)	3 5 9	25 to 200 20 to 100 10 to 70	25 to 260 20 to 125 10 to 80	ns
t_{TLH}	Maximum Output Transition Time, MC (Figures 3 and 4)	3 5 9	115 60 40	115 75 60	ns
t_{THL}	Maximum Output Transition Time, MC (Figures 3 and 4)	3 5 9	60 34 30	70 45 38	ns
t_{TLH}, t_{THL}	Maximum Output Transition Time, LD (Figures 3 and 4)	3 5 9	180 90 70	200 120 90	ns
t_{TLH}, t_{THL}	Maximum Output Transition Time, Other Outputs (Figures 3 and 4)	3 5 9	160 80 60	175 100 65	ns

SWITCHING WAVEFORMS




Figure 1.





Figure 2.




Figure 3.



* Includes all probe and fixture capacitance.

Figure 4. Test Circuit




* Includes all probe and fixture capacitance.

Figure 5. Test Circuit

TIMING REQUIREMENTS (Input $t_r = t_f = 10$ ns unless otherwise indicated)

Symbol	Parameter	V _{DD} V	Guaranteed Limit 25°C	Guaranteed Limit - 40 to 85°C	Unit
f_{clk}	Serial Data Clock Frequency, Assuming 25% Duty Cycle NOTE: Refer to CLK $t_{w(H)}$ below (Figure 6)	3 5 9	dc to 5.0 dc to 7.1 dc to 10	dc to 3.5 dc to 7.1 dc to 10	MHz
t_{su}	Minimum Setup Time, Data to CLK (Figure 7)	3 5 9	30 20 18	30 20 18	ns
t_h	Minimum Hold Time, CLK to Data (Figure 7)	3 5 9	40 20 15	40 20 15	ns
t_{su}	Minimum Setup Time, CLK to ENB (Figure 7)	3 5 9	70 32 25	70 32 25	ns
t_{rec}	Minimum Recovery Time, ENB to CLK (Figure 7)	3 5 9	5 10 20	5 10 20	ns
$t_{w(H)}$	Minimum Pulse Width, CLK and ENB (Figure 6)	3 5 9	50 35 25	70 35 25	ns
t_r, t_f	Maximum Input Rise and Fall Times — Any Input (Figure 8)	3 5 9	5 4 2	5 4 2	μs

SWITCHING WAVEFORMS



*Assumes 25% Duty Cycle.

Figure 6.

Figure 7.




Figure 8.

FREQUENCY CHARACTERISTICS (Voltages References to V_{SS} , $C_L = 50$ pF, Input $t_r = t_f = 10$ ns unless otherwise indicated)

Symbol	Parameter	Test Condition	VDD V	-40°C		25°C		85°C		Unit
				Min	Max	Min	Max	Min	Max	
f_i	Input Frequency (f_{in} , OSC _{in})	$R \geq 8, A \geq 0, N \geq 8$ $V_{in} = 500$ mV p-p ac coupled sine wave	3	—	6	—	6	—	6	MHz
			5	—	15	—	15	—	15	
			9	—	15	—	15	—	15	
		$R \geq 8, A \geq 0, N \geq 8$ $V_{in} = 1$ V p-p ac coupled sine wave	3	—	12	—	12	—	7	MHz
			5	—	22	—	20	—	20	
			9	—	25	—	22	—	22	
		$R \geq 8, A \geq 0, N \geq 8$ $V_{in} = V_{DD}$ to V_{SS} dc coupled square wave	3	—	13	—	12	—	8	MHz
			5	—	25	—	22	—	22	
			9	—	25	—	25	—	25	

NOTE: Usually, the PLL's propagation delay from f_{in} to MC plus the setup time of the prescaler determines the upper frequency limit of the system. The upper frequency limit is found with the following formula: $f = P / (t_p + t_{set})$ where f is the upper frequency in Hz, P is the lower of the dual modulus prescaler ratios, t_p is the f_{in} to MC propagation delay in seconds, and t_{set} is the prescaler setup time in seconds. For example, with a 5 V supply, the f_{in} to MC delay is 70 ns. If the MC12028A prescaler is used, the setup time is 16 ns. Thus, if the 64/65 ratio is utilized, the upper frequency limit is $f = P / (t_p + t_{set}) = 64 / (70 + 16) = 744$ MHz.



V_H = High Voltage Level.
 V_L = Low Voltage Level.


* At this point, when both f_R and f_V are in phase, the output is forced to near mid-supply.

NOTE: The PD_{out} generates error pulses during out-of-lock conditions. When locked in phase and frequency the output is high and the voltage at this pin is determined by the low-pass filter capacitor.

Figure 9. Phase Detector/Lock Detector Output Waveforms

DESIGN CONSIDERATIONS


PHASE-LOCKED LOOP — LOW-PASS FILTER DESIGN



$$\omega_n = \sqrt{\frac{K_\phi K_{VCO}}{NR_1 C}}$$

$$\zeta = \frac{N\omega_n}{2K_\phi K_{VCO}}$$


$$F(s) = \frac{1}{R_1 s C + 1}$$



$$\omega_n = \sqrt{\frac{K_\phi K_{VCO}}{NC(R_1 + R_2)}}$$

$$\zeta = 0.5 \omega_n \left(R_2 C + \frac{N}{K_\phi K_{VCO}} \right)$$

$$F(s) = \frac{R_2 s C + 1}{(R_1 + R_2) s C + 1}$$



$$\omega_n = \sqrt{\frac{K_\phi K_{VCO}}{NCR_1}}$$

$$\zeta = \frac{\omega_n R_2 C}{2}$$

ASSUMING GAIN A IS VERY LARGE, THEN:

$$F(s) = \frac{R_2 s C + 1}{R_1 s C}$$

NOTE: Sometimes R_1 is split into two series resistors, each $R_1 + 2$. A capacitor C_C is then placed from the midpoint to ground to further filter ϕ_V and ϕ_R . The value of C_C should be such that the corner frequency of this network does not significantly affect ω_n . The ϕ_R and ϕ_V outputs swing rail-to-rail. Therefore, the user should be careful not to exceed the common mode input range of the op amp used in the combiner/loop filter.

DEFINITIONS:

N = Total Division Ratio in feedback loop

K_ϕ (Phase Detector Gain) = $V_{DD}/4\pi$ for PD_{out}

K_ϕ (Phase Detector Gain) = $V_{DD}/2\pi$ for ϕ_V and ϕ_R

K_{VCO} (VCO Gain) = $\frac{2\pi\Delta f_{VCO}}{\Delta V_{VCO}}$

for a typical design ω_n (Natural Frequency) $\approx \frac{2\pi f_r}{10}$ (at phase detector input).

Damping Factor: $\zeta \cong 1$

RECOMMENDED READING:

Gardner, Floyd M., *Phaselock Techniques (second edition)*. New York, Wiley-Interscience, 1979.

Manassewitsch, Vadim, *Frequency Synthesizers: Theory and Design (second edition)*. New York, Wiley-Interscience, 1980.

Blanchard, Alain, *Phase-Locked Loops: Application to Coherent Receiver Design*. New York, Wiley-Interscience, 1976.

Egan, William F., *Frequency Synthesis by Phase Lock*. New York, Wiley-Interscience, 1981.

Rohde, Ulrich L., *Digital PLL Frequency Synthesizers Theory and Design*. Englewood Cliffs, NJ, Prentice-Hall, 1983.

Bertin, Howard M., *Design of Phase-Locked Loop Circuits, with Experiments*. Indianapolis, Howard W. Sams and Co., 1978.

Kinley, Harold, *The PLL Synthesizer Cookbook*. Blue Ridge Summit, PA, Tab Books, 1980.

AN535, Phase-Locked Loop Design Fundamentals, Motorola Semiconductor Products, Inc., 1970.

AR254, Phase-Locked Loop Design Articles, Motorola Semiconductor Products, Inc., Reprinted with permission from *Electronic Design*, 1987.

CRYSTAL OSCILLATOR CONSIDERATIONS

The following options may be considered to provide a reference frequency to Motorola's CMOS frequency synthesizers.

Use of a Hybrid Crystal Oscillator

Commercially available temperature-compensated crystal oscillators (TCXOs) or crystal-controlled data clock oscillators provide very stable reference frequencies. An oscillator capable of sinking and sourcing 50 μ A at CMOS logic levels may be direct or dc coupled to OSC_{in}. In general, the highest frequency capability is obtained utilizing a direct-coupled square wave having a rail-to-rail (V_{DD} to V_{SS}) voltage swing. If the oscillator does not have CMOS logic levels on the outputs, capacitive or ac coupling to OSC_{in} may be used. OSC_{out}, an unbuffered output, should be left floating.


For additional information about TCXOs and data clock oscillators, please consult the latest version of the *sem Electronic Engineers Master Catalog*, the *Gold Book*, or similar publications.

Design an Off-Chip Reference

The user may design an off-chip crystal oscillator using ICs specifically developed for crystal oscillator applications, such as the MC12061 MECL device. The reference signal from the MECL device is ac coupled to OSC_{in}. For large amplitude signals (standard CMOS logic levels), dc coupling is used. OSC_{out}, an unbuffered output, should be left floating. In general, the highest frequency capability is obtained with a direct-coupled square wave having rail-to-rail voltage swing.

Use of the On-Chip Oscillator Circuitry

The on-chip amplifier (a digital inverter) along with an appropriate crystal may be used to provide a reference source frequency. A fundamental mode crystal, parallel resonant at the desired operating frequency, should be connected as shown in Figure 10.



* May be deleted in certain cases. See text.

Figure 10. Pierce Crystal Oscillator Circuit

For V_{DD} = 5.0 V, the crystal should be specified for a loading capacitance, C_L, which does not exceed 32 pF for frequencies to approximately 8.0 MHz, 20 pF for frequencies in the area of 8.0 to 15 MHz, and 10 pF for higher frequencies. These are guidelines that provide a reasonable compromise between IC capacitance, drive capability, swamping variations in stray and IC input/output capacitance, and realistic C_L values. The shunt load capacitance, C_L, presented across the crystal can be estimated to be:

$$C_L = \frac{C_{in}C_{out}}{C_{in} + C_{out}} + C_a + C_o + \frac{C_1 \cdot C_2}{C_1 + C_2}$$

where

C_{in} = 5 pF (see Figure 11)

C_{out} = 6 pF (see Figure 11)

C_a = 1 pF (see Figure 11)

C_O = the crystal's holder capacitance (see Figure 12)

C1 and C2 = external capacitors (see Figure 10)





Figure 11. Parasitic Capacitances of the Amplifier



NOTE: Values are supplied by crystal manufacturer (parallel resonant crystal).

Figure 12. Equivalent Crystal Networks

The oscillator can be "trimmed" on-frequency by making a portion or all of C1 variable. The crystal and associated components must be located as close as possible to the OSC_{in} and OSC_{out} pins to minimize distortion, stray capacitance, stray inductance, and startup stabilization time. In some cases, stray capacitance should be added to the value for C_{in} and C_{out}.

Power is dissipated in the effective series resistance of the crystal, R_e, in Figure 12. The drive level specified by the crystal manufacturer is the maximum stress that a crystal can withstand without damage or excessive shift in frequency. R1 in Figure 10 limits the drive level. The use of R1 may not be necessary in some cases (i.e., R1 = 0 Ω).

To verify that the maximum dc supply voltage does not overdrive the crystal, monitor the output frequency as a function of voltage at OSC_{out}. (Care should be taken to minimize loading.) The frequency should increase very slightly as the dc supply voltage is increased. An overdriven crystal will decrease in frequency or become unstable with an increase in supply voltage. The operating supply voltage must be reduced or R1 must be increased in value if the overdriven condition exists. The user should note that the oscillator start-up time is proportional to the value of R1.

Through the process of supplying crystals for use with CMOS inverters, many crystal manufacturers have developed expertise in CMOS oscillator design with crystals. Discussions with such manufacturers can prove very helpful (see Table 1).

Table 1. Partial List of Crystal Manufacturers

Motorola — Internet Address http://motorola.com (Search for resonators)
United States Crystal Corp.
Crystek Crystal
Statek Corp.
Fox Electronics

NOTE: Motorola cannot recommend one supplier over another and in no way suggests that this is a complete listing of crystal manufacturers.

RECOMMENDED READING

- Technical Note TN-24, Statek Corp.
- Technical Note TN-7, Statek Corp.
- E. Hafner, "The Piezoelectric Crystal Unit – Definitions and Method of Measurement", *Proc. IEEE*, Vol. 57, No. 2 Feb., 1969.
- D. Kemper, L. Rosine, "Quartz Crystals for Frequency Control", *Electro-Technology*, June, 1969.
- P. J. Ottowitz, "A Guide to Crystal Selection", *Electronic Design*, May, 1966.

DUAL-MODULUS PRESCALING

OVERVIEW

The technique of dual-modulus prescaling is well established as a method of achieving high performance frequency synthesizer operation at high frequencies. Basically, the approach allows relatively low-frequency programmable counters to be used as high-frequency programmable counters with speed capability of several hundred MHz. This is possible without the sacrifice in system resolution and performance that results if a fixed (single-modulus) divider is used for the prescaler.

In dual-modulus prescaling, the lower speed counters must be uniquely configured. Special control logic is necessary to select the divide value P or P + 1 in the prescaler for the required amount of time (see modulus control definition). Motorola's dual-modulus frequency synthesizers contain this feature and can be used with a variety of dual-modulus prescalers to allow speed, complexity and cost to be tailored to the system requirements. Prescalers having P, P + 1 divide values in the range of + 3/+ 4 to + 128/+ 129 can be controlled by most Motorola frequency synthesizers.

Several dual-modulus prescaler approaches suitable for use with the MC145152-2, MC145156-2, or MC145158-2 are:

MC12009	+ 5/+ 6	440 MHz
MC12011	+ 8/+ 9	500 MHz
MC12013	+ 10/+ 11	500 MHz
MC12015	+ 32/+ 33	225 MHz
MC12016	+ 40/+ 41	225 MHz
MC12017	+ 64/+ 65	225 MHz
MC12018	+ 128/+ 129	520 MHz
MC12028A	+ 32/33 or + 64/65	1.1 GHz
MC12052A	+ 64/65 or + 128/129	1.1 GHz
MC12054A	+ 64/65 or + 128/129	2.0 GHz

DESIGN GUIDELINES

The system total divide value, N_{total} (N_T) will be dictated by the application:

$$N_T = \frac{\text{frequency into the prescaler}}{\text{frequency into the phase detector}} = N \bullet P + A$$

N is the number programmed into the + N counter, A is the number programmed into the + A counter, P and P + 1 are the two selectable divide ratios available in the dual-modulus prescalers. To have a range of N_T values in sequence, the + A counter is programmed from zero through P - 1 for a particular value N in the + N counter. N is then incremented to N + 1 and the + A is sequenced from 0 through P - 1 again.

There are minimum and maximum values that can be achieved for N_T . These values are a function of P and the size of the + N and + A counters.

The constraint $N \geq A$ always applies. If $A_{max} = P - 1$, then $N_{min} \geq P - 1$. Then $N_{Tmin} = (P - 1) P + A$ or $(P - 1) P$ since A is free to assume the value of 0.

$$N_{Tmax} = N_{max} \bullet P + A_{max}$$

To maximize system frequency capability, the dual-modulus prescaler output must go from low to high after each group of P or P + 1 input cycles. The prescaler should divide by P when its modulus control line is high and by P + 1 when its MC is low.

For the maximum frequency into the prescaler (f_{VCOmax}), the value used for P must be large enough such that:

- f_{VCOmax} divided by P may not exceed the frequency capability of f_{in} (input to the + N and + A counters).
- The period of f_{VCO} divided by P must be greater than the sum of the times:
 - Propagation delay through the dual-modulus prescaler.
 - Prescaler setup or release time relative to its MC signal.
 - Propagation time from f_{in} to the MC output for the frequency synthesizer device.


A sometimes useful simplification in the programming code can be achieved by choosing the values for P of 8, 16, 32, or 64. For these cases, the desired value of N_T results when N_T in binary is used as the program code to the + N and + A counters treated in the following manner:

- Assume the + A counter contains "a" bits where $2^a \geq P$.
- Always program all higher order + A counter bits above "a" to 0.

3. Assume the + N counter and the + A counter (with all the higher order bits above "a" ignored) combined into a single binary counter of n + a bits in length (n = number of divider stages in the + N counter). The MSB of this "hypothetical" counter is to correspond to the MSB of + N and


the LSB is to correspond to the LSB of + A. The system divide value, N_T , now results when the value of N_T in binary is used to program the "new" n + a bit counter.

By using the two devices, several dual-modulus values are achievable (shown in Figure 13).



NOTE: MC12009, MC12011, and MC12013 are pin equivalent.
MC12015, MC12016, and MC12017 are pin equivalent.

Figure 13. Dual-Modulus Values



Low-Power Narrowband FM Receiver


... includes dual FM conversion with oscillators, mixers, quadrature discriminator, and meter drive/carrier detect circuitry. The MC3362 also has buffered first and second local oscillator outputs and a comparator circuit for FSK detection.

- Complete Dual Conversion Circuitry
- Low Voltage: $V_{CC} = 2.0$ to 6.0 Vdc
- Low Drain Current (3.6 mA (Typical) @ $V_{CC} = 3.0$ Vdc)
- Excellent Sensitivity: Input Voltage $0.6 \mu\text{Vrms}$ (Typical) for 12 dB SINAD
- Externally Adjustable Carrier Detect Function
- Low Number of External Parts Required
- Manufactured Using Motorola's MOSAIC® Process Technology
- MC13135 is Preferred for New Designs

MC3362

LOW-POWER DUAL CONVERSION FM RECEIVER

SEMICONDUCTOR TECHNICAL DATA




P SUFFIX
PLASTIC PACKAGE
CASE 724

DW SUFFIX
PLASTIC PACKAGE
CASE 751E
(SO-24L)




Figure 2. Pin Connections and Representative Block Diagram



ORDERING INFORMATION

Device	Operating Temperature Range	Package
MC3362DW	$T_A = -40$ to $+85^\circ\text{C}$	SO-24L
MC3362P		Plastic DIP

Figure 1. Simplified Application in a PLL Frequency Synthesized Receiver



MC3362


MAXIMUM RATING ($T_A = 25^\circ\text{C}$, unless otherwise noted)

Rating	Pin	Symbol	Value	Unit
Power Supply Voltage (See Figure 2)	6	$V_{CC(\text{max})}$	7.0	Vdc
Operating Supply Voltage Range (Recommended)	6	V_{CC}	2.0 to 6.0	Vdc
Input Voltage ($V_{CC} \geq 5.0$ Vdc)	1, 24	V_{1-24}	1.0	Vrms
Junction Temperature	-	T_J	150	$^\circ\text{C}$
Operating Ambient Temperature Range	-	T_A	- 40 to + 85	$^\circ\text{C}$
Storage Temperature Range	-	T_{stg}	- 65 to + 150	$^\circ\text{C}$

ELECTRICAL CHARACTERISTICS ($V_{CC} = 5.0$ Vdc, $f_0 = 49.7$ MHz, Deviation = 3.0 kHz, $T_A = 25^\circ\text{C}$, Test Circuit of Figure 3, unless otherwise noted)

Characteristic	Pin	Min	Typ	Max	Units
Drain Current (Carrier Detect Low - See Figure 5)	6	-	4.5	7.0	mA
Input for -3.0 dB Limiting	-	-	0.7	2.0	μVrms
Input for 12 dB SINAD (See Figure 9)	-	-	0.6	-	μVrms
Series Equivalent Input Impedance	-	-	450-j350	-	Ω
Recovered Audio (RF signal level = 10 mV)	13	-	350	-	mVrms
Noise Output (RF signal level = 0 mV)	13	-	250	-	mVrms
Carrier Detect Threshold (below V_{CC})	10	-	0.64	-	Vdc
Meter Drive Slope	10	-	100	-	nA/dB
Input for 20 dB (S + N)/N (See Figure 7)	-	-	0.7	-	μVrms
First Mixer 3rd Order Intercept (Input)	-	-	-22	-	dBm
First Mixer Input Resistance (R_p)	-	-	690	-	Ω
First Mixer Input Capacitance (C_p)	-	-	7.2	-	pF
Conversion Voltage Gain, First Mixer	-	-	18	-	dB
Conversion Voltage Gain, Second Mixer	-	-	21	-	dB
Detector Output Resistance	13	-	1.4	-	k Ω

Figure 3. Test Circuit



NOTE: See AN980 for Additional Design Information.

Figure 4. I₁₀ Meter versus Input




Figure 5. Drain Current, Recovered Audio versus Supply




Figure 6. Signal Levels




Figure 7. S + N, N, AMR versus Input




Figure 8. 1st Mixer 3rd Order Intermodulation





Figure 9. Detector Output versus Frequency



MC3362

Figure 10. PC Board Test Circuit
(LC Oscillator Configuration Used in PLL Synthesized Receiver)






Figure 10A. Crystal Oscillator Configuration for Single Channel Application




Crystal used is series mode resonant (no load capacity specified), 3rd overtone. This method has not proven adequate for fundamental mode, 5th or 7th overtone crystals. The inductor and capacitor will need to be changed for other frequency crystals. See AN980 for further information.

Figure 11. Component Placement View Showing Crystal Oscillator Circuit



- NOTES:
1. Recovered Audio components may be deleted when using data output.
 2. Carrier Detect components must be deleted in order to obtain linear Meter Drive output. With these components in place the Meter Drive outputs serve only to trip the Carrier Detect indicator.
 3. Data Output components should be deleted in applications where only audio modulation is used. For combined audio/data applications, the 0.047 μF coupling capacitor will add distortion to the audio, so a pull-down resistor at pin 13 may be required.
 4. Use Toko 7MC81282 Quadrature coil.

Figure 11A. LC Oscillator Component View



5. Meter Drive cannot be used simultaneously with Carrier Detect output. For analog meter drive, remove components labelled "2" and measure meter current (4–12 μA) through ammeter to V_{CC} .
6. Either type of oscillator circuit may be used with any output circuit configuration.
7. LC Oscillator Coil: Coilcraft UNI 10/42 10.5 turns, 0.41 μH Crystal Oscillator circuit: trim coil, 0.68 μH . Coilcraft M1287–A.
8. 0.47 H, Coilcraft M1286–A. Input LC network used to match first mixer input impedance to 50 Ω .

CIRCUIT DESCRIPTION

The MC3362 is a complete FM narrowband receiver from antenna input to audio preamp output. The low voltage dual conversion design yields low power drain, excellent sensitivity and good image rejection in narrowband voice and data link applications.

In the typical application (Figure 1), the first mixer amplifies the signal and converts the RF input to 10.7 MHz. This IF signal is filtered externally and fed into the second mixer, which further amplifies the signal and converts it to a 455 kHz IF signal. After external bandpass filtering, the low IF is fed into the limiting amplifier and detection circuitry. The audio is recovered using a conventional quadrature detector. Twice-IF filtering is provided internally.

The input signal level is monitored by meter drive circuitry which detects the amount of limiting in the limiting amplifier. The voltage at the meter drive pin determines the state of the carrier detect output, which is active low.

APPLICATIONS INFORMATION

The first local oscillator can be run using a free-running LC tank, as a VCO using PLL synthesis, or driven from an external crystal oscillator. It has been run to 190 MHz.* A buffered output is available at Pin 20. The second local oscillator is a common base Colpitts type which is typically run at 10.245 MHz under crystal control. A buffered output is available at Pin 2. Pins 2 and 3 are interchangeable.

The mixers are doubly balanced to reduce spurious responses. The first and second mixers have conversion gains of 18 dB and 22 dB (typical), respectively, as seen in Figure 6. Mixer gain is stable with respect to supply voltage. For both conversions, the mixer impedances and pin layout are designed to allow the user to employ low cost, readily available ceramic filters. Overall sensitivity and AM rejection are shown in Figure 7. The input level for 20 dB (S + N)/N is 0.7 μV using the two-pole post-detection filter pictured.

* If the first local oscillator (Pins 21 and/or 22) is driven from a strong external source (100 mVrms), the mixer can be used to over 450 MHz.

MC3362

Following the first mixer, a 10.7 MHz ceramic band-pass filter is recommended. The 10.7 MHz filtered signal is then fed into one second mixer input pin, the other input pin being connected to VCC. Pin 6 (VCC) is treated as a common point for emitter-driven signals.

The 455 kHz IF is typically filtered using a ceramic bandpass filter then fed into the limiter input pin. The limiter has 10 μ V sensitivity for -3.0 dB limiting, flat to 1.0 MHz.

The output of the limiter is internally connected to the quadrature detector, including a quadrature capacitor. A parallel LC tank is needed externally from Pin 12 to VCC. A 39 k Ω shunt resistance is included which determines the peak separation of the quadrature detector; a smaller value will increase the spacing and linearity but decrease recovered audio and sensitivity.

A data shaping circuit is available and can be coupled to the recovered audio output of Pin 13. The circuit is a comparator which is designed to detect zero crossings of

FSK modulation. Data rates are typically limited to 1200 baud to ensure data integrity and avoid adjacent channel "splatter." Hysteresis is available by connecting a high valued resistor from Pin 15 to Pin 14. Values below 120 k Ω are not recommended as the input signal cannot overcome the hysteresis.

The meter drive circuitry detects input signal level by monitoring the limiting amplifier stages. Figure 4 shows the unloaded current at Pin 10 versus input power. The meter drive current can be used directly (RSSI) or can be used to trip the carrier detect circuit at a specified input power. To do this, pick an RF trip level in dBm. Read the corresponding current from Figure 4 and pick a resistor such that:

$$R_{10} \approx 0.64 \text{ Vdc} / I_{10}$$

Hysteresis is available by connecting a high valued resistor R_H between Pins 10 and 11. The formula is:

$$\text{Hysteresis} = V_{CC} / (R_H \times 10^{-7}) \text{ dB}$$

Figure 12. Circuit Side View






Figure 13. Representative Schematic Diagram



MC3362

OUTLINE DIMENSIONS

P SUFFIX PLASTIC PACKAGE CASE 724-03 ISSUE D




NOTES:

1. CHAMFERED CONTOUR OPTIONAL.
2. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL.
3. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
4. CONTROLLING DIMENSION: INCH.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	1.230	1.265	31.25	32.13
B	0.250	0.270	6.35	6.85
C	0.145	0.175	3.69	4.44
D	0.015	0.020	0.38	0.51
E	0.050 BSC 1.27 BSC			
F	0.040	0.060	1.02	1.52
G	0.100 BSC 2.54 BSC			
J	0.007	0.012	0.18	0.30
K	0.110	0.140	2.80	3.55
L	0.300 BSC 7.32 BSC			
M	0°	15°	0°	15°
N	0.020	0.040	0.51	1.01

DW SUFFIX PLASTIC PACKAGE CASE 751E-04 (SO-24L) ISSUE E



NOTES:

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: MILLIMETER.
3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE.
5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.13 (0.005) TOTAL IN EXCESS OF D DIMENSION AT MAXIMUM MATERIAL CONDITION.

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	15.25	15.54	0.601	0.612
B	7.40	7.60	0.292	0.299
C	2.35	2.65	0.093	0.104
D	0.35	0.49	0.014	0.019
F	0.41	0.90	0.016	0.035
G	1.27 BSC 0.050 BSC			
J	0.23	0.32	0.009	0.013
K	0.13	0.29	0.005	0.011
M	0°	8°	0°	8°
P	10.05	10.55	0.395	0.415
R	0.25	0.75	0.010	0.029

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and M are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

Mfax is a trademark of Motorola, Inc.

How to reach us:

USA/EUROPE/Locations Not Listed: Motorola Literature Distribution;
P.O. Box 5405, Denver, Colorado 80217. 303-675-2140 or 1-800-441-2447

JAPAN: Nippon Motorola Ltd.: SPD, Strategic Planning Office, 4-32-1,
Nishi-Gotanda, Shinagawa-ku, Tokyo 141, Japan. 81-3-5487-8488

Mfax™: RMFAX0@email.sps.mot.com - TOUCHTONE 602-244-6609
- US & Canada ONLY 1-800-774-1848

ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park,
51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852-26629298

INTERNET: <http://motorola.com/sps>



MC3362/D

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Divide by: 128/129-64/65 dual modulus low power ECL prescaler

SA701

DESCRIPTION

The SA701 is an advanced dual modulus (Divide By 128/129 or 64/65) low power ECL prescaler. The minimum supply voltage is 2.7V and is compatible with the CMOS UMA1005 synthesizer from Philips and other logic circuits. The low supply current allows application in battery operated low-power equipment. Maximum input signal frequency is 1.1GHz for cellular and other land mobile applications. There is no lower frequency limit due to a fully static design. The circuit is implemented in ECL technology on the QUBiC process. The circuit will be available in an 8-pin SO package with 150 mil package width and in 8-pin dual in-line plastic package, and is pin compatible with Fujitsu MB501, Plessey SP8704 and Motorola MC12022.


FEATURES

- Low voltage operation
- Low current consumption
- Operation up to 1.1GHz
- ESD hardened

APPLICATIONS

- Cellular phones
- Cordless phones
- RF LANs
- Test and measurement
- Military radio
- VHF/UHF mobile radio
- VHF/UHF hand-held radio

PIN CONFIGURATION



ORDERING INFORMATION

DESCRIPTION	TEMPERATURE RANGE	ORDER CODE	DWG #
8-Pin Plastic Dual In-Line Package (DIP)	-40 to +85°C	SA701N	0404B
8-Pin Plastic Small Outline (SO) package (Surface-mount)	-40 to +85°C	SA701D	0174C


ABSOLUTE MAXIMUM RATINGS

SYMBOL	PARAMETER	RATING	UNITS	
V _{CC}	Supply voltage	-0.3 to +7.0	V	
V _{IN}	Voltage applied to any other pin	-0.3 to (V _{CC} + 0.3)	V	
I _O	Output current	10	mA	
T _{STG}	Storage temperature range	-65 to +125	°C	
T _A	Operating ambient temperature range	-55 to +125	°C	
θ _{JA}	Thermal impedance	D package N package	158 108	°C/W

Divide by: 128/129-64/65 dual modulus low power ECL prescaler

SA701

BLOCK DIAGRAM



Divide by: 128/129-64/65 dual modulus low power ECL prescaler

SA701

DC ELECTRICAL CHARACTERISTICS

The following DC specifications are valid for $T_A = 25^\circ\text{C}$ and $V_{CC} = 3.0\text{V}$; unless otherwise stated. Test circuit Figure 1.

SYMBOL	PARAMETER	TEST CONDITIONS	LIMITS			UNITS
			MIN	TYP	MAX	
V_{CC}	Power supply voltage range	$f_{IN} = 1\text{GHz}$, input level = 0dBm	2.7		6.0	V
I_{CC}	Supply current	No load		4.5		mA
V_{OH}	Output high level	$I_{OUT} = 1.2\text{mA}$	$V_{CC}-1.4$			V
V_{OL}	Output low level			$V_{CC}-2.6$		V
V_{IH}	MC input high threshold		2.0		V_{CC}	V
V_{IL}	MC input low threshold		-0.3		0.8	V
V_{IH}	SW input high threshold		2.0		V_{CC}	V
V_{IL}	SW input low threshold		-0.3		0.8	V
I_{IH}	MC input high current	$V_{MC} = V_{CC} = 6\text{V}$		0.1	50	μA
I_{IL}	MC input low current	$V_{MC} = 0\text{V}$, $V_{CC} = 6\text{V}$	-100	-30		μA
I_{IH}	SW input high current	$V_{SW} = V_{CC} = 6\text{V}$		35	100	μA
I_{IL}	SW input low current	$V_{SW} = 0\text{V}$, $V_{CC} = 6\text{V}$	-50	-0.1		μA

AC ELECTRICAL CHARACTERISTICS

The following AC specifications are valid for $V_{CC} = 3.0\text{V}$, $f_{IN} = 1\text{GHz}$, input level = 0dBm, $T_A = 25^\circ\text{C}$; unless otherwise stated. Test circuit Fig. 1.

SYMBOL	PARAMETER	TEST CONDITIONS	LIMITS			UNITS
			MIN	TYP	MAX	
V_{IN}	Input signal amplitude ¹	1000pF input coupling	0.05		2.0	V_{P-P}
f_{IN}	Input signal frequency	Direct coupled input ²	0		1.1	GHz
		1000pF input coupling			1.1	GHz
R_{ID}	Differential input resistance	DC measurement		5		k Ω
V_O	Output voltage	$V_{CC} = 5.0\text{V}$		1.6	-	V_{P-P}
		$V_{CC} = 3.0\text{V}$		1.2		V_{P-P}
t_S	Modulus set-up time ¹				5	ns
t_H	Modulus hold time ¹				0	ns
t_{PD}	Propagation time			10		ns

NOTES:

- Maximum limit is not tested, however, it is guaranteed by design and characterization.
- For $f_{IN} < 50\text{MHz}$, minimum input slew rate of $32\text{V}/\mu\text{s}$ is required.

DESCRIPTION OF OPERATION

The SA701 comprises a frequency divider circuit implemented using a divide by 4 or 5 synchronous prescaler followed by a 5 stage synchronous counter, see BLOCK DIAGRAM. The normal operating mode is for SW (Modulus Set Switch) input to be set low and MC (Modulus Control) input to be set high in which case the circuit comprises a divide by 128. For divide by 129 the MC signal is forced low, causing the prescaler circuit to switch into divide by 5 operation for the last cycle of the synchronous counter. Similarly, for divide by 64 and 65 the SA701 will generate those respective moduli with the SW signal forced high, in which the fourth stage of the synchronous divider is

bypassed. A truth table for the modulus values is given below:

Table 1.

Modulus	MC	SW
128	1	0
129	0	0
64	1	1
65	0	1

For minimization of propagation delay effects, the second divider circuit is synchronous to the divide by 4/5 stage output.

The prescaler input is positive edge sensitive, and the output at the final count is a falling edge with propagation delay t_{PD} relative to

the input. The rising edge of the output occurs at the count 64 for modulus 128/129 or count 32 for modulus 64/65 with delay t_{PD} . The SW input is not designed for synchronous switching.


The MC and SW inputs are TTL compatible threshold inputs operating at a reduced input current. CMOS and low voltage interface capability are allowed. The SW input has an internal pull-down simplifying modulus group selection. With SW open the divide by 128/129 mode is selected and with SW connected to V_{CC} divide by 64/65 is selected.

The prescaler input is differential and ECL compatible. The output is single-ended ECL compatible.

Divide by: 128/129-64/65 dual modulus low power
ECL prescaler

SA701

AC TIMING CHARACTERISTICS



Divide by: 128/129-64/65 dual modulus low power ECL prescaler

SA701




Figure 1. SA701 Test Circuit




Figure 2. Minimum Input Power vs Frequency and Temperature

Divide by: 128/129-64/65 dual modulus low power ECL prescaler

SA701




Figure 3. Minimum Input Power vs Frequency and VCC




Figure 4. Supply Current vs Supply Voltage and Temperature With No Load

Divide by: 128/129-64/65 dual modulus low power
ECL prescaler

SA701




Figure 5. Typical N Package Input Impedance




Figure 6. Typical D Package Input Impedance

N-Channel JFETs

J308
J309
J310

SST308
SST309
SST310

U309
U310

Product Summary

Part Number	V _{GS(on)} (V)	V _{(BR)GSS} Min (V)	g _{fs} Min (mS)	I _{DSS} Min (mA)
J308	-1 to -6.5	-25	8	12
J309	-1 to -4	-25	10	12
J310	-2 to -6.5	-25	8	24
SST308	-1 to -6.5	-25	8	12
SST309	-1 to -4	-25	10	12
SST310	-2 to -6.5	-25	8	24
U309	-1 to -4	-25	10	12
U310	-2.5 to -6	-25	10	24

Features

- Excellent High Frequency Gain: Gps 11.5 dB @ 450 MHz
- Very Low Noise: 2.7 dB @ 450 MHz
- Very Low Distortion
- High ac/dc Switch Off-Isolation

Benefits

- Wideband High Gain
- Very High System Sensitivity
- High Quality of Amplification
- High-Speed Switching Capability
- High Low-Level Signal Amplification

Applications

- High-Frequency Amplifier/Mixer
- Oscillator
- Sample-and-Hold
- Very Low Capacitance Switches




Description

The J/SST/U308 series offers superb amplification characteristics. Of special interest is its high-frequency performance. Even at 450 MHz, this series offers high power gain at low noise.

Low-cost J series TO-226AA (TO-92) packaging supports automated assembly with tape-and-reel options. The SST series TO-236 (SOT-23) package provides

surface-mount capabilities and is available with tape-and-reel options. The U series hermetically-sealed TO-206AC (TO-52) package supports full military processing. (See Military and Packaging Information for further details.)

For similar dual products packaged in the TO-78, see the U430/431 data sheet.



Updates to this data sheet may be obtained via facsimile by calling Siliconix FaxBack, 1-408-970-5600. Please request FaxBack document #70237. Applications information may also be obtained via FaxBack, request document #70597.

Absolute Maximum Ratings

Gate-Drain, Gate-Source Voltage	-25 V	Operating Junction Temperature	-55 to 150°C
Gate Current :	(J/SST Prefixes)	10 mA	Power Dissipation :	(J/SST Prefixes) ^a	350 mW
	(U Prefix)	20 mA		(U Prefix) ^b	500 mW
Lead Temperature (1/16" from case for 10 sec.)	300°C	Notes		
Storage Temperature :	(J/SST Prefixes)	-55 to 150°C	a.	Derate 2.8 mW/°C above 25°C	
	(U Prefix)	-65 to 175°C	b.	Derate 4 mW/°C above 25°C	

Specifications^a for J/SST308, J/SST309 and J/SST310

Parameter	Symbol	Test Conditions	Typ ^b	Limits						Unit	
				J/SST308		J/SST309		J/SST310			
				Min	Max	Min	Max	Min	Max		
Static											
Gate-Source Breakdown Voltage	V _{(BR)GSS}	I _G = -1 μA, V _{DS} = 0 V	-35	-25		-25		-25		V	
Gate-Source Cutoff Voltage	V _{GS(off)}	V _{DS} = 10 V, I _D = 1 nA		-1	-6.5	-1	-4	-2	-6.5		
Saturation Drain Current ^c	I _{DSS}	V _{DS} = 10 V, V _{GS} = 0 V		12	60	12	30	24	60	mA	
Gate Reverse Current	I _{GSS}	V _{GS} = -15 V, V _{DS} = 0 V T _A = 125°C	-0.002		-1		-1		-1	nA	
			-0.001		-1		-1		-1	μA	
Gate Operating Current	I _G	V _{DG} = 9 V, I _D = 10 mA	-15							pA	
Drain-Source On-Resistance	r _{DS(on)}	V _{GS} = 0 V, I _D = 1 mA	35							Ω	
Gate-Source Forward Voltage	V _{GS(F)}	I _G = 10 mA V _{DS} = 0 V	J	0.7	1	1			1	V	
Dynamic											
Common-Source Forward Transconductance	g _{fs}	V _{DS} = 10 V, I _D = 10 mA f = 1 kHz	14	8		10		8		mS	
Common-Source Output Conductance	g _{os}		110		250		250		250		μS
Common-Source Input Capacitance	C _{iss}	V _{DS} = 10 V V _{GS} = -10 V f = 1 MHz	J	4		5		5		5	pF
			SST	4							
Common-Source Reverse Transfer Capacitance	C _{rss}		J	1.9		2.5		2.5		2.5	
			SST	1.9							
Equivalent Input Noise Voltage	e _n	V _{DS} = 10 V, I _D = 10 mA f = 100 Hz	6							nV/ √Hz	
High Frequency											
Common-Gate Forward Transconductance	g _{fg}	V _{DS} = 10 V I _D = 10 mA	f = 105 MHz	14							mS
			f = 450 MHz	13							
Common-Gate Output Conductance	g _{og}		f = 105 MHz	0.16							
			f = 450 MHz	0.55							
Common-Gate Power Gain ^d	G _{pg}		f = 105 MHz	16							dB
			f = 450 MHz	11.5							
Noise Figure	NF		f = 105 MHz	1.5							
			f = 450 MHz	2.7							

Notes

- T_A = 25°C unless otherwise noted.
- Typical values are for DESIGN AID ONLY, not guaranteed nor subject to production testing.
- Pulse test: PW ≤ 300 μs duty cycle ≤ 3%.
- Gain (G_{pg}) measured at optimum input noise match.

NZB

Specifications^a for U309 and U310

Parameter	Symbol	Test Conditions	Typ ^b	Limits				Unit
				U309		U310		
				Min	Max	Min	Max	
Static								
Gate-Source Breakdown Voltage	$V_{(BR)GSS}$	$I_G = -1 \mu A, V_{DS} = 0 V$	-35	-25		-25		V
Gate-Source Cutoff Voltage	$V_{GS(off)}$	$V_{DS} = 10 V, I_D = 1 nA$		-1	-4	-2.5	-6	
Saturation Drain Current ^c	I_{DSS}	$V_{DS} = 10 V, V_{GS} = 0 V$		12	30	24	60	mA
Gate Reverse Current	I_{GSS}	$V_{GS} = -15 V, V_{DS} = 0 V$	-0.002		-0.15		-0.15	nA
		$T_A = 125^\circ C$	-0.001		-0.15		-0.15	μA
Gate Operating Current	I_G	$V_{DG} = 9 V, I_D = 10 mA$	-15					μA
Drain-Source On-Resistance	$r_{DS(on)}$	$V_{GS} = 0 V, I_D = 1 mA$	35					Ω
Gate-Source Forward Voltage	$V_{GS(F)}$	$I_G = 10 mA, V_{DS} = 0 V$	0.7		1		1	V
Dynamic								
Common-Source Forward Transconductance	g_{fs}	$V_{DS} = 10 V, I_D = 10 mA$ $f = 1 kHz$	14	10		10		mS
Common-Source Output Conductance	g_{os}		110		250		250	μS
Common-Source Input Capacitance	C_{iss}	$V_{DS} = 10 V, V_{GS} = -10 V$ $f = 1 MHz$	4		5		5	pF
Common-Source Reverse Transfer Capacitance	C_{rss}		1.9		2.5		2.5	
Equivalent Input Noise Voltage	\bar{e}_n	$V_{DS} = 10 V, I_D = 10 mA$ $f = 100 Hz$	6					nV/\sqrt{Hz}
High Frequency								
Common-Gate Forward Transconductance	g_{fg}	$V_{DS} = 10 V$ $I_D = 10 mA$	$f = 105 MHz$	14				mS
			$f = 450 MHz$	13				
Common-Gate Output Conductance	g_{og}		$f = 105 MHz$	0.16				dB
			$f = 450 MHz$	0.55				
Common-Gate Power Gain ^d	G_{pg}		$f = 105 MHz$	16	14		14	dB
			$f = 450 MHz$	11.5	10		10	
Noise Figure	NF		$f = 105 MHz$	1.5		2		2
			$f = 450 MHz$	2.7		3.5		3.5


Notes

- a. $T_A = 25^\circ C$ unless otherwise noted.
- b. Typical values are for DESIGN AID ONLY, not guaranteed nor subject to production testing.
- c. Pulse test: $PW \leq 300 \mu s$ duty cycle $\leq 3\%$.
- d. Gain (G_{pg}) measured at optimum input noise match.


NZB

Typical Characteristics


Drain Current and Transconductance vs. Gate-Source Cutoff Voltage




Gate Leakage Current




On-Resistance and Output Conductance vs. Gate-Source Cutoff Voltage




Common-Source Forward Transconductance vs. Drain Current









Output Characteristics



Output Characteristics




Typical Characteristics (Cont'd)




Typical Characteristics (Cont'd)


On-Resistance vs. Drain Current




Circuit Voltage Gain vs. Drain Current




Common-Source Input Capacitance vs. Gate-Source Voltage




Common-Source Reverse Feedback Capacitance vs. Gate-Source Voltage







Input Admittance vs. Frequency



Forward Admittance vs. Frequency



Typical Characteristics (Cont'd)



DATA SHEET



BFG540W **BFG540W/X; BFG540W/XR** **NPN 9 GHz wideband transistor**

Product specification
Supersedes data of August 1995
File under Discrete Semiconductors, SC14

1997 Dec 04



NPN 9 GHz wideband transistor

BFG540W
BFG540W/X; BFG540W/XR

FEATURES

- High power gain
- Low noise figure
- High transition frequency
- Gold metallization ensures excellent reliability.

APPLICATIONS

They are intended for applications in the RF front end, in wideband applications in the GHz range such as analog and digital cellular telephones, cordless telephones (CT2, CT3, PCN, DECT, etc.), radar detectors, pagers, satellite television tuners (SATV), MATV/CATV amplifiers and repeater amplifiers in fibre-optic systems.

DESCRIPTION



NPN silicon planar epitaxial transistors in plastic, 4-pin dual-emitter SOT343N and SOT343R packages.

MARKING

TYPE NUMBER	CODE
BFG540W	N9
BFG540W/X	N7
BFG540W/XR	N8

PINNING

PIN	DESCRIPTION
BFG540W (see Fig.1)	
1	collector
2	base
3	emitter
4	emitter
BFG540W/X (see Fig.1)	
1	collector
2	emitter
3	base
4	emitter
BFG540W/XR (see Fig.2)	
1	collector
2	emitter
3	base
4	emitter



QUICK REFERENCE DATA

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
V_{CB0}	collector-base voltage	open emitter	–	–	20	V
V_{CES}	collector-emitter voltage	$R_{BE} = 0$	–	–	15	V
I_C	collector current (DC)		–	–	120	mA
P_{tot}	total power dissipation	up to $T_s = 85^\circ\text{C}$	–	–	500	mW
h_{FE}	DC current gain	$I_C = 40\text{ mA}; V_{CE} = 8\text{ V}$	60	120	250	
C_{re}	feedback capacitance	$I_C = 0; V_{CB} = 8\text{ V}; f = 1\text{ MHz}$	–	0.5	–	pF
f_T	transition frequency	$I_C = 40\text{ mA}; V_{CE} = 8\text{ V}; f = 1\text{ GHz}; T_{amb} = 25^\circ\text{C}$	–	9	–	GHz
G_{UM}	maximum unilateral power gain	$I_C = 40\text{ mA}; V_{CE} = 8\text{ V}; f = 900\text{ MHz}; T_{amb} = 25^\circ\text{C}$	–	16	–	dB
		$I_C = 40\text{ mA}; V_{CE} = 8\text{ V}; f = 2\text{ GHz}; T_{amb} = 25^\circ\text{C}$	–	10	–	dB
$ S_{21} ^2$	insertion power gain	$I_C = 40\text{ mA}; V_{CE} = 8\text{ V}; f = 900\text{ MHz}; T_{amb} = 25^\circ\text{C}$	14	15	–	dB
F	noise figure	$\Gamma_s = \Gamma_{opt}; I_C = 10\text{ mA}; V_{CE} = 8\text{ V}; f = 2\text{ GHz}$	–	2.1	–	dB

NPN 9 GHz wideband transistor

BFG540W
BFG540W/X; BFG540W/XR

LIMITING VALUES

In accordance with the Absolute Maximum Rating System (IEC 134).


SYMBOL	PARAMETER	CONDITIONS	MIN.	MAX.	UNIT
V_{CBO}	collector-base voltage	open emitter	–	20	V
V_{CES}	collector-emitter voltage	$R_{BE} = 0$	–	15	V
V_{EBO}	emitter-base voltage	open collector	–	2.5	V
I_C	collector current (DC)		–	120	mA
P_{tot}	total power dissipation	up to $T_s = 85\text{ °C}$; see Fig.3; note 1	–	500	mW
T_{stg}	storage temperature		–65	+150	°C
T_j	junction temperature		–	175	°C

THERMAL CHARACTERISTICS

SYMBOL	PARAMETER	CONDITIONS	VALUE	UNIT
$R_{th\ j-s}$	thermal resistance from junction to soldering point	up to $T_s = 85\text{ °C}$; note 1	180	K/W

Note to the "Limiting values" and "Thermal characteristics"

- T_s is the temperature at the soldering point of the collector pin.



NPN 9 GHz wideband transistor

BFG540W
BFG540W/X; BFG540W/XR

CHARACTERISTICS

 $T_j = 25\text{ °C}$ (unless otherwise specified).




SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
$V_{(BR)CBO}$	collector-base breakdown voltage	open emitter; $I_C = 10\text{ }\mu\text{A}$; $I_E = 0$	20	–	–	V
$V_{(BR)CES}$	collector-emitter breakdown voltage	$R_{BE} = 0$; $I_C = 40\text{ }\mu\text{A}$	15	–	–	V
$V_{(BR)EBO}$	emitter-base breakdown voltage	open collector; $I_E = 100\text{ }\mu\text{A}$; $I_C = 0$	2.5	–	–	V
I_{CBO}	collector cut-off current	open emitter; $V_{CB} = 8\text{ V}$; $I_E = 0$	–	–	50	nA
h_{FE}	DC current gain	$I_C = 40\text{ mA}$; $V_{CE} = 8\text{ V}$	60	120	250	
f_T	transition frequency	$I_C = 40\text{ mA}$; $V_{CE} = 8\text{ V}$; $f = 1\text{ GHz}$; $T_{amb} = 25\text{ °C}$	–	9	–	GHz
C_c	collector capacitance	$I_E = I_E = 0$; $V_{CB} = 8\text{ V}$; $f = 1\text{ MHz}$	–	0.9	–	pF
C_e	emitter capacitance	$I_C = I_C = 0$; $V_{EB} = 0.5\text{ V}$; $f = 1\text{ MHz}$	–	2	–	pF
C_{re}	feedback capacitance	$I_C = 0$; $V_{CB} = 8\text{ V}$; $f = 1\text{ MHz}$	–	0.5	–	pF
G_{UM}	maximum unilateral power gain; note 1	$I_C = 40\text{ mA}$; $V_{CE} = 8\text{ V}$; $f = 900\text{ MHz}$; $T_{amb} = 25\text{ °C}$	–	16	–	dB
		$I_C = 40\text{ mA}$; $V_{CE} = 8\text{ V}$; $f = 2\text{ GHz}$; $T_{amb} = 25\text{ °C}$	–	10	–	dB
$ S_{21} ^2$	insertion power gain	$I_C = 40\text{ mA}$; $V_{CE} = 8\text{ V}$; $f = 900\text{ MHz}$; $T_{amb} = 25\text{ °C}$	14	15	–	dB
F	noise figure	$\Gamma_s = \Gamma_{opt}$; $I_C = 10\text{ mA}$; $V_{CE} = 8\text{ V}$; $f = 900\text{ MHz}$	–	1.3	1.8	dB
		$\Gamma_s = \Gamma_{opt}$; $I_C = 40\text{ mA}$; $V_{CE} = 8\text{ V}$; $f = 900\text{ MHz}$	–	1.9	2.4	dB
		$\Gamma_s = \Gamma_{opt}$; $I_C = 10\text{ mA}$; $V_{CE} = 8\text{ V}$; $f = 2\text{ GHz}$	–	2.1	–	dB
P_{L1}	output power at 1 dB gain compression	$I_C = 40\text{ mA}$; $V_{CE} = 8\text{ V}$; $f = 900\text{ MHz}$; $R_L = 50\text{ }\Omega$; $T_{amb} = 25\text{ °C}$	–	21	–	dBm
ITO	third order intercept point	note 2	–	34	–	dBm
V_o	output voltage	note 3	–	500	–	mV
d_2	second order intermodulation distortion	note 4	–	–50	–	dB

Notes

- G_{UM} is the maximum unilateral power gain, assuming s_{12} is zero. $G_{UM} = 10 \log \frac{|s_{21}|^2}{(1 - |s_{11}|^2)(1 - |s_{22}|^2)}$ dB.
- $I_C = 40\text{ mA}$; $V_{CE} = 8\text{ V}$; $R_L = 50\text{ }\Omega$; $T_{amb} = 25\text{ °C}$;
 - $f_p = 900\text{ MHz}$; $f_q = 902\text{ MHz}$; measured at $f_{(2p-q)} = 898\text{ MHz}$ and $f_{(2q-p)} = 904\text{ MHz}$.
- $d_{im} = -60\text{ dB}$ (DIN45004B); $V_p = V_o$; $V_q = V_o - 6\text{ dB}$; $V_r = V_o - 6\text{ dB}$; $R_L = 75\text{ }\Omega$; $V_{CE} = 8\text{ V}$; $I_C = 40\text{ mA}$;
 - $f_p = 795.25\text{ MHz}$; $f_q = 803.25\text{ MHz}$; $f_r = 805.25\text{ MHz}$; measured at $f_{(p+q-r)} = 793.25\text{ MHz}$.
- $I_C = 40\text{ mA}$; $V_{CE} = 8\text{ V}$; $V_o = 275\text{ mV}$; $R_L = 75\text{ }\Omega$; $T_{amb} = 25\text{ °C}$;
 - $f_p = 250\text{ MHz}$; $f_q = 560\text{ MHz}$; measured at $f_{(p+q)} = 810\text{ MHz}$.





NPN 9 GHz wideband transistor

BFG540W BFG540W/X; BFG540W/XR







NPN 9 GHz wideband transistor

BFG540W
BFG540W/X; BFG540W/XR





NPN 9 GHz wideband transistor

BFG540W
BFG540W/X; BFG540W/XR



NPN 9 GHz wideband transistor

BFG540W
BFG540W/X; BFG540W/XR



NPN 9 GHz wideband transistor

BFG540W
BFG540W/X; BFG540W/XR




Fig.17 Common emitter noise figure circles; typical values.





Fig.18 Common emitter noise figure circles; typical values.


NPN 9 GHz wideband transistor

BFG540W
BFG540W/X; BFG540W/XR



$V_{CE} = 8\text{ V}; I_C = 40\text{ mA}; Z_0 = 50\ \Omega.$

Fig.19 Common emitter input reflection coefficient (s_{11}); typical values.




$V_{CE} = 8\text{ V}; I_C = 40\text{ mA}.$

Fig.20 Common emitter forward transmission coefficient (s_{21}); typical values.


NPN 9 GHz wideband transistor

BFG540W
BFG540W/X; BFG540W/XR



$V_{CE} = 8\text{ V}; I_C = 40\text{ mA}$.

Fig.21 Common emitter reverse transmission coefficient (s_{12}); typical values.



$V_{CE} = 8\text{ V}; I_C = 40\text{ mA}; Z_0 = 50\ \Omega$.

Fig.22 Common emitter output reflection coefficient (s_{22}); typical values.

NPN 9 GHz wideband transistor

BFG540W
BFG540W/X; BFG540W/XR


SPICE parameters for the BFG540W crystal

SEQUENCE No.	PARAMETER	VALUE	UNIT
1	IS	1.045	fA
2	BF	184.3	–
3	NF	0.981	–
4	VAF	41.69	V
5	IKF	10.00	A
6	ISE	232.4	fA
7	NE	2.028	–
8	BR	43.99	–
9	NR	0.992	–
10	VAR	2.097	V
11	IKR	166.2	mA
12	ISC	129.8	aA
13	NC	1.064	–
14	RB	5.000	Ω
15	IRB	1.000	μ A
16	RBM	5.000	Ω
17	RE	353.5	m Ω
18	RC	1.340	Ω
19 (1)	XTB	0.000	–
20 (1)	EG	1.110	eV
21 (1)	XTI	3.000	–
22	CJE	1.978	pF
23	VJE	600.0	mV
24	MJE	0.332	–
25	TF	7.457	ps
26	XTF	11.40	–
27	VTF	3.158	V
28	ITF	156.9	mA
29	PTF	0.000	deg
30	CJC	793.7	fF
31	VJC	185.5	mV
32	MJC	0.084	–
33	XCJC	0.150	–
34	TR	1.598	ns
35 (1)	CJS	0.000	F

SEQUENCE No.	PARAMETER	VALUE	UNIT
36 (1)	VJS	750.0	mV
37 (1)	MJS	0.000	–
38	FC	0.814	–

Note


1. These parameters have not been extracted, the default values are shown.



List of components (see Fig.23).


DESIGNATION	VALUE	UNIT
C_{be}	70	fF
C_{cb}	50	fF
C_{ce}	115	fF
L1	0.34	nH
L2	0.10	nH
L3	0.25	nH
L_B	0.40	nH
L_E	0.40	nH

2N3904




TO-92

MMBT3904




SOT-23
Mark: 1A

MMPQ3904



SOIC-16

PZT3904



SOT-223

NPN General Purpose Amplifier

This device is designed as a general purpose amplifier and switch. The useful dynamic range extends to 100 mA as a switch and to 100 MHz as an amplifier. Sourced from Process 23.

Absolute Maximum Ratings*

TA = 25°C unless otherwise noted

Symbol	Parameter	Value	Units
V _{CEO}	Collector-Emitter Voltage	40	V
V _{CBO}	Collector-Base Voltage	60	V
V _{EB0}	Emitter-Base Voltage	6.0	V
I _c	Collector Current - Continuous	200	mA
T _J , T _{stg}	Operating and Storage Junction Temperature Range	-55 to +150	°C

*These ratings are limiting values above which the serviceability of any semiconductor device may be impaired.

NOTES:

- 1) These ratings are based on a maximum junction temperature of 150 degrees C.
- 2) These are steady state limits. The factory should be consulted on applications involving pulsed or low duty cycle operations.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

NPN General Purpose Amplifier

(continued)

Electrical Characteristics

TA = 25°C unless otherwise noted

Symbol	Parameter	Test Conditions	Min	Max	Units
$V_{(BR)CEO}$	Collector-Emitter Breakdown Voltage	$I_C = 1.0 \text{ mA}, I_B = 0$	40		V
$V_{(BR)CBO}$	Collector-Base Breakdown Voltage	$I_C = 10 \mu\text{A}, I_E = 0$	60		V
$V_{(BR)EBO}$	Emitter-Base Breakdown Voltage	$I_E = 10 \mu\text{A}, I_C = 0$	6.0		V
I_{BL}	Base Cutoff Current	$V_{CE} = 30 \text{ V}, V_{EB} = 0$		50	nA
I_{CEX}	Collector Cutoff Current	$V_{CE} = 30 \text{ V}, V_{EB} = 0$		50	nA

OFF CHARACTERISTICS

$V_{(BR)CEO}$	Collector-Emitter Breakdown Voltage	$I_C = 1.0 \text{ mA}, I_B = 0$	40		V
$V_{(BR)CBO}$	Collector-Base Breakdown Voltage	$I_C = 10 \mu\text{A}, I_E = 0$	60		V
$V_{(BR)EBO}$	Emitter-Base Breakdown Voltage	$I_E = 10 \mu\text{A}, I_C = 0$	6.0		V
I_{BL}	Base Cutoff Current	$V_{CE} = 30 \text{ V}, V_{EB} = 0$		50	nA
I_{CEX}	Collector Cutoff Current	$V_{CE} = 30 \text{ V}, V_{EB} = 0$		50	nA

ON CHARACTERISTICS*

h_{FE}	DC Current Gain	$I_C = 0.1 \text{ mA}, V_{CE} = 1.0 \text{ V}$ $I_C = 1.0 \text{ mA}, V_{CE} = 1.0 \text{ V}$ $I_C = 10 \text{ mA}, V_{CE} = 1.0 \text{ V}$ $I_C = 50 \text{ mA}, V_{CE} = 1.0 \text{ V}$ $I_C = 100 \text{ mA}, V_{CE} = 1.0 \text{ V}$	40 70 100 60 30	300	
$V_{CE(sat)}$	Collector-Emitter Saturation Voltage	$I_C = 10 \text{ mA}, I_B = 1.0 \text{ mA}$ $I_C = 50 \text{ mA}, I_B = 5.0 \text{ mA}$		0.2 0.3	V V
$V_{BE(sat)}$	Base-Emitter Saturation Voltage	$I_C = 10 \text{ mA}, I_B = 1.0 \text{ mA}$ $I_C = 50 \text{ mA}, I_B = 5.0 \text{ mA}$	0.65	0.85 0.95	V V

SMALL SIGNAL CHARACTERISTICS

f_T	Current Gain - Bandwidth Product	$I_C = 10 \text{ mA}, V_{CE} = 20 \text{ V},$ $f = 100 \text{ MHz}$	300		MHz
C_{obo}	Output Capacitance	$V_{CB} = 5.0 \text{ V}, I_E = 0,$ $f = 1.0 \text{ MHz}$		4.0	pF
C_{ibo}	Input Capacitance	$V_{EB} = 0.5 \text{ V}, I_C = 0,$ $f = 1.0 \text{ MHz}$		8.0	pF
NF	Noise Figure (except MMPQ3904)	$I_C = 100 \mu\text{A}, V_{CE} = 5.0 \text{ V},$ $R_S = 1.0 \text{ k}\Omega, f = 10 \text{ Hz to } 15.7 \text{ kHz}$		5.0	dB

SWITCHING CHARACTERISTICS (except MMPQ3904)

t_d	Delay Time	$V_{CC} = 3.0 \text{ V}, V_{BE} = 0.5 \text{ V},$		35	ns
t_r	Rise Time	$I_C = 10 \text{ mA}, I_{B1} = 1.0 \text{ mA}$		35	ns
t_s	Storage Time	$V_{CC} = 3.0 \text{ V}, I_C = 10 \text{ mA}$		200	ns
t_f	Fall Time	$I_{B1} = I_{B2} = 1.0 \text{ mA}$		50	ns

* Pulse Test: Pulse Width $\leq 300 \mu\text{s}$, Duty Cycle $\leq 2.0\%$

Spice Model

NPN (Is=6.734f Xti=3 Eg=1.11 Vaf=74.03 Bf=416.4 Ne=1.259 Ise=6.734 Ikf=66.78m Xtb=1.5 Br=.7371 Nc=2
Isc=0 Ikr=0 Rc=1 Cjc=3.638p Mjc=.3085 Vjc=.75 Fc=.5 Cje=4.493p Mje=.2593 Vje=.75 Tr=239.5n Tf=301.2p
Iff=.4 Vtf=4 Xtf=2 Rb=10)

NPN General Purpose Amplifier
(continued)

Thermal Characteristics

TA = 25°C unless otherwise noted

Symbol	Characteristic	Max		Units
		2N3904	*PZT3904	
P _D	Total Device Dissipation Derate above 25°C	625	1,000	mW
		5.0	8.0	mW/°C
R _{θJC}	Thermal Resistance, Junction to Case	83.3		°C/W
R _{θJA}	Thermal Resistance, Junction to Ambient	200	125	°C/W


Symbol	Characteristic	Max		Units
		**MMBT3904	MMPQ3904	
P _D	Total Device Dissipation Derate above 25°C	350	1,000	mW
		2.8	8.0	mW/°C
R _{θJA}	Thermal Resistance, Junction to Ambient Effective 4 Die Each Die	357		°C/W
			125	°C/W
			240	°C/W

* Device mounted on FR-4 PCB 36 mm X 18 mm X 1.5 mm; mounting pad for the collector lead min. 6 cm².


** Device mounted on FR-4 PCB 1.6" X 1.6" X 0.06."

Typical Characteristics


Typical Pulsed Current Gain vs Collector Current




Collector-Emitter Saturation Voltage vs Collector Current



Base-Emitter Saturation Voltage vs Collector Current




Base-Emitter ON Voltage vs Collector Current




NPN General Purpose Amplifier
(continued)

Typical Characteristics (continued)


Collector-Cutoff Current vs Ambient Temperature




Capacitance vs Reverse Bias Voltage




Noise Figure vs Frequency




Noise Figure vs Source Resistance



Current Gain and Phase Angle vs Frequency




Power Dissipation vs Ambient Temperature




Typical Characteristics (continued)


Turn-On Time vs Collector Current




Rise Time vs Collector Current



Storage Time vs Collector Current



Fall Time vs Collector Current



หนังสืออ้างอิง

- [1] Chris Bowick , “ RF Circuit Design ” , Howard W.Sams & Co.,Inc., 1982
- [2] Ferrel G. Stremler , “ Introduction to Communication Systems ” , Addison-Wesley Publishing Company , Phillipines , 1977
- [3] George D. Vendelin , “ Design of Amplifiers and Oscillators by the S-Parameter Method ” , John Wiley & Sons,Inc. , 1982
- [4] Samuel Y. Liao , “ Microwave Circuit Analysis and Amplifier Design ” , Prentice-Hall International,Inc. , 1987
- [5] วิวัฒน์ กิรานนท์ , “ วิศวกรรมการสื่อสาร ” , อักษรสยามการพิมพ์ , 2540
- [6] สุชาติ กังวารจิตต์ , “ หลักการทำงานเครื่องรับส่งวิทยุและระบบวิทยุสื่อสาร ” , ซีเอ็ดดูเคชั่น จำกัด
- [7] ถวิล พึ่งมา , “ การออกแบบวงจรทางโทรคมนาคม ” , คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
- [8] ทองทศ วาณิชศรี , โมไนย ไกรฤกษ์ , สมผล โกศลวิตร , วิวัฒน์ กิรานนท์ , “ การออกแบบวงจร VHF ออสซิลเลเตอร์ ” , การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 9 , หน้า 1.22-1.32 , 2529