

ระบบการรับส่งสัญญาณแบบ PCM-TDM สองช่องสัญญาณ  
TWO-CHANNEL PCM-TDM SYSTEM




ปริญญาบัตรนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาวิศวกรรมโทรคมนาคม  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2541

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีก้นำไปใช้

040397

ระบบการรับส่งสัญญาณแบบ PCM-TDM สองช่องสัญญาณ

TWO-CHANNEL PCM-TDM SYSTEM



โดย

นายจุลชาย อินทรารุช 38014081

นายต่อพงศ์ สุภาคุลย์ 38014167

อาจารย์ที่ปรึกษา

รศ.ดร.กอบชัย เดชหาญ

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2541

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโท ประจำปีการศึกษา 2541

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง ระบบรับส่งสัญญาณแบบ PCM-TDM สองช่องสัญญาณ

TWO-CHANNEL PCM-TDM SYSTEM

ผู้จัดทำ


1. นายจุลชาย อินทรารุช 38014081

2. นายต่อพงศ์ สุภาดุลย์ 38014167



(.....)

รศ.ดร. กอบชัย เศรษฐาญ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบรับส่งสัญญาณแบบ PCM-TDM สองช่องสัญญาณ  
TWO- CHANNEL PCM-TDM SYSTEM

โดย 1.นายจุลชาย อินทรารูธ 38014081  
2.นายต่อพงศ์ สุภาคุณย์ 38014167

อาจารย์ที่ปรึกษา รศ.ดร.กอบชัย เศรษฐาญ

**บทคัดย่อ**

โครงการนี้นำเสนอระบบการสื่อสารแบบดิจิทัลในการรับส่งสัญญาณข้อมูล เนื่องด้วยงานโทรคมนาคมในปัจจุบันนิยมใช้การส่งสัญญาณแบบ PCM-TDM ซึ่งมีข้อดีคือสามารถส่งข้อมูลได้หลาย ๆ ข้อมูลเข้าไปได้ในหนึ่งขบวนพัลส์ที่อยู่ในช่วงความถี่ที่กำหนดจะส่งข้อมูลที่เป็นโทรศัพท์ โทรสาร และสัญญาณภาพ ผ่านเข้าไปในโครงข่ายดิจิทัลเพื่อส่งไปยังปลายทางที่ต้องการและมีสัญญาณรบกวนที่เกิดขึ้นน้อยมาก โครงการชิ้นนี้ใช้ไอซีเบอร์ 2914 (ของบริษัทอินเทล ) แบบ 24 ขา (คอมโบ ชิพ) เป็นตัวหลักในการแปลงสัญญาณและการรับส่งสัญญาณแบบดิจิทัล เพื่อใช้ในการมัลติเพล็กซ์ต่อไป โดยไอซี 2914 ตัวนี้เป็นเทคโนโลยีสมัยใหม่ซึ่งสามารถจะนำมาใช้แทนตัวเข้ารหัส ถอดรหัสสัญญาณ และตัวฟิลเตอร์ที่ใช้อยู่ในปัจจุบันได้ และยังให้ประสิทธิภาพที่สูงกว่าอีกด้วย

**ABSTRACT**

This project presents a Digital Communication System for both transmitter and receiver. Because telecommunication industry in nowadays is popular to transmit signal in PCM-TDM system , it has an advantage that it is able to transmit information to more than one frame. The bandwidth of pulse train is fixed in order to transmit information . This project uses IC number 2914 (Intel company) 24 pin (COMBO CHIP) mainly to convert between analog signals and digital signals, and also transmit and receive PCM – TDM signals. This IC is a modern technology what can combine codec and filter, therefore it gets higher efficiency than the past form.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการ	3
2.1 ทฤษฎีการส่งสัญญาณ	3
2.2 หลักการของพัลส์โค้ดมอดูเลชัน	17
2.3 การส่งข้อมูลแบบมัลติเพล็กซ์	38
2.4 หน้าที่ของคอมพิวเตอร์	50
บทที่ 3 การคำนวณและการสร้าง	52
- ภาคแปลงสัญญาณด้านส่ง	56
- ภาคมัลติเพล็กซ์สัญญาณด้านส่ง	59
- ภาคกำเนิดสัญญาณด้านส่ง	61
- รายละเอียดของอุปกรณ์	71
บทที่ 4 การทดลองและผลการทดลอง	79
4.1 การทดลองวงจรกำเนิดสัญญาณพัลส์ โดยใช้คริสตอลออสซิลเลเตอร์	79
4.2 การทดลองวงจรหารความถี่	79
4.3 การทดลองวงจรพัลส์โค้ดมอดูเลชัน	81
4.4 การทดลองวงจรมัลติเพล็กซ์	84
4.5 การทดลองภาครับสัญญาณ	84
บทที่ 5 บทวิจารณ์และบทสรุป	87

ภาคผนวก

กิตติกรรมประกาศ

หนังสืออ้างอิง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูปรูปภาพ

	หน้า
รูปที่ 2.1 บล็อกไดอะแกรมการสื่อสาร	3
รูปที่ 2.2 บล็อกไดอะแกรมของระบบสื่อสารระยะไกลที่มีการมอดูเลต	4
รูปที่ 2.3 วงจรสองสาย รูปแบบวงจรสองสาย (a) แบบพาสซีฟ (b) แบบแอคทีฟ	4
รูป 2.4 ระบบสื่อสารดิจิทัล (a) การส่งสัญญาณดิจิทัลโดยใช้สาย (b) การส่งสัญญาณดิจิทัลโดยใช้คลื่นวิทยุ	5
รูป 2.5 แสดงพัลส์มอดูเลชันแบบต่าง ๆ	20
รูป 2.6 แสดงตัวอย่างการทำงานของพัลส์มอดูเลชัน	21
รูป 2.7 แสดงตัวอย่างการทำงานของเบื้องต้นพัลส์โค้ด มอดูเลชัน	22
รูป 2.8 ระบบ PCM ที่ถูกคอมแพนดิง	22
รูป 2.9 (a) สัญญาณอินพุตเป็นอนาล็อก (b) พัลส์ที่เป็นสุ่มตัวอย่าง (c) สัญญาณ PAM (d) รหัส PCM	23
รูป 2.10 วงจรแฉมเบิ้ลและไฮล	24
รูป 2.11 รูปคลื่นของแฉมเบิ้ลและไฮล (a) สัญญาณอินพุตเป็นอนาล็อก (b) พัลส์ที่เป็นสุ่มตัวอย่าง (c) แรงดันในตัวเก็บประจุ	24
รูป 2.12 สัญญาณ PAM (a) สัญญาณอินพุต (b) แฉมเบิ้ลพัลส์ (d) สัญญาณ PAM	25
รูป 2.13 การพัวเพี้ยนเกิดจากแถบคลื่นซ้อนกัน	26
รูป 2.14 การพัวเพี้ยนเกิดจากการสอดแทรก	27
รูป 2.15 กราฟแสดงความสัมพันธ์ของแรงดันอินพุตและเอาต์พุต (a) ฟังก์ชันโอนย้ายเป็นเส้นตรง	27
รูป 2.15 (ต่อ) กราฟแสดงความสัมพันธ์ของแรงดันอินพุตและเอาต์พุต (b) การควอนไทซ์เซชัน (c) $Q_e$	28
รูป 2.16 การจัดระดับ	31
รูป 2.17 (a) การจัดระดับแบบเชิงเส้น (b) การจัดระดับแบบไม่เป็นเชิงเส้น	32
รูป 2.18 กระบวนการพื้นฐานในการคอมแพนดิง	32
รูป 2.19 การคอมแพนดิงสัญญาณดิจิทัล 12 บิต เป็น 8 บิต	33
รูป 2.20 คุณลักษณะการบีบอัดแบบ $\mu$ Law	33
รูป 2.21 คุณลักษณะการบีบอัดแบบ $\mu$ 255	34

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อแหล่งอื่นหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 2.22 คุณสมบัติการบีบอัดแบบ A-87.6	34
รูป 2.23 คุณสมบัติการบีบอัด (Compression)	35
รูป 2.24 ความสัมพันธ์ระหว่างระดับอินพุตต่อ $S/N_0$ เมื่อใช้คอมแพนดิงวิธีต่าง ๆ	35
รูป 2.25 ผลตอบสนองของพัลส์ (a) ผลตอบสนองเมื่อผ่าน BPF สเปกตรัมของพัลส์สี่เหลี่ยมที่มีคาบเวลาเท่ากับ T	36
รูป 2.26 บล็อกไดอะแกรมของระบบ PCM	37
รูป 2.27 บล็อกไดอะแกรมของรีเจนเนอเรทีฟ รีพีทเตอร์	38
รูป 2.28 แสดงหลักการมัลติเพล็กซ์สัญญาณ	41
รูปที่ 2.28 บล็อกไดอะแกรมของระบบ FDM	42
รูปที่ 2.29 เครื่องรับการมัลติเพล็กซ์	43
รูปที่ 2.30 หลักการการมัลติเพล็กซ์โดยการแบ่งตามเวลา (TDM)	44
รูป 2.31 จะแสดงสัญญาณอนาล็อกซึ่งถูกแซมเปิล	45
รูปที่ 2.32 โรตารี สวิตช์	46
รูปที่ 2.33 มัลติเพล็กซ์กับสัญญาณ PAM	47
รูปที่ 2.34 จะแสดงบิทซิงโครไนเซชัน	49
รูปที่ 2.35 จะแสดงเฟรมซิงโครไนเซชัน	50
รูปที่ 3.1 Flow Chart ทางด้านภาคส่ง	52
รูปที่ 3.2 Block Diagram ทางด้านภาคส่ง	54
รูปที่ 3.3 วงจรรวมของระบบส่งสัญญาณแบบพีซีเอ็ม – ทีดีเอ็มทางด้านภาคส่ง	56
รูปที่ 3.4 ภาคแปลงสัญญาณทางด้านภาคส่ง	58
รูปที่ 3.5 ภาคมัลติเพล็กซ์สัญญาณทางภาคส่ง	59
รูปที่ 3.6 ภาควงจรกำเนิดสัญญาณพัลส์ทางด้านภาคส่ง	60
รูปที่ 3.7 คริสตอลออสซิลเลเตอร์ (a) โครงสร้างพื้นฐานของคริสตอล (b) แกนกลางของคริสตอล	60
รูปที่ 3.7 (ต่อ) คริสตอลออสซิลเลเตอร์ (c) หน้าตัดของคริสตอล (d) คริสตอลแบบสองขา	61
รูปที่ 3.8 Waveform Generator (ไอซีผลิตรูปคลื่น)	61
รูปที่ 3.9 Flow Chart ทางด้านภาครับ	63
รูปที่ 3.10 Block Diagram ทางด้านภาครับ	65
รูปที่ 3.11 วงจรรวมของระบบรับสัญญาณแบบพีซีเอ็ม – ทีดีเอ็มทางด้านภาครับ	67
รูปที่ 3.12 ภาคแปลงสัญญาณทางด้านภาครับ	69

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.13	วงจรไฟเลี้ยง	70
รูปที่ 3.14	แสดงขาของคอมโพสิตเบอร์ 2914	71
รูปที่ 4.1	แสดงผลของวงคริสตอลออสซิลเลเตอร์	79
รูปที่ 4.2	แสดงผลของไอซีเบอร์ 74LS90 ทำหน้าที่หารความถี่ด้วย 10 เพื่อให้ได้เอาต์พุตความถี่ 1.536 MHz	79
รูปที่ 4.3	แสดงผลของ IC เบอร์ 4020 ทำหน้าที่หารความถี่ด้วย 16	80
รูปที่ 4.4	แสดงผลของไอซีเบอร์ 74LS92 ทำหน้าที่หารความถี่ด้วย 12 เพื่อให้ได้เอาต์พุตความถี่ 8 kHz	80
รูปที่ 4.5	แสดงผลของ IC เบอร์ 7492 ทำหน้าที่หารความถี่ด้วย 12 เพื่อให้ได้เอาต์พุตความถี่ 128 kHz	81
รูปที่ 4.6	สัญญาณอินพุตของช่องสัญญาณที่ 1 มีความถี่ 1.5 kHz โดยเทียบกับความถี่ 8 kHz	81
รูปที่ 4.7	สัญญาณอินพุตของช่องสัญญาณที่ 2 มีความถี่ 2.6 kHz โดยเทียบกับความถี่ 8 kHz	82
รูปที่ 4.8	แสดงผลจากขา FSX ของช่องสัญญาณที่ 1 และ 2	82
รูปที่ 4.9	สัญญาณที่ส่งออกจากช่องสัญญาณที่เมื่อสัญญาณ อินพุตมีความถี่ 1.5 kHz โดยเทียบกับความถี่ 8 kHz	83
รูปที่ 4.10	สัญญาณที่ส่งออกจากช่องสัญญาณที่ 2 เมื่อสัญญาณอินพุตมีความถี่ 2.6 kHz โดยเทียบกับความถี่ 8 kHz	83
รูปที่ 4.11	สัญญาณพีซีเอ็มมัลติเพล็กซ์ของภาคส่งที่ส่งเข้าไปในสายส่ง	84
รูปที่ 4.12	สัญญาณดิจิตอลมัลติเพล็กซ์ที่เป็นอินพุตของภาครับ	84
รูปที่ 4.13	แสดงผลจากขา FSR ของช่องสัญญาณที่ 1 และ 2	85
รูปที่ 4.14	เอาต์พุตทางค่านรับของช่องสัญญาณที่ 1 เมื่อสัญญาณอินพุตค่านส่งมีความถี่ 1.5 kHz	85
รูปที่ 4.15	เอาต์พุตทางค่านรับของช่องสัญญาณที่ 1 โดยเทียบกับสัญญาณอินพุตค่านส่งที่มีความถี่ 1.5 kHz	86
รูปที่ 4.16	เอาต์พุตทางค่านรับของช่องสัญญาณที่ 2 โดยเทียบกับสัญญาณอินพุตค่านส่งที่มีความถี่ 2.6 kHz	86

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 1

### บทนำ

การสื่อสารข้อมูลในปัจจุบันเข้าสู่ยุคที่เป็นดิจิทัล วิทยาการแห่งเทคโนโลยีก้าวหน้าไปมากทุกที่ซึ่งความก้าวหน้าทางเทคโนโลยีนี้เองทำให้ได้การสื่อสารที่มีคุณภาพ โดยที่มีการรองรับผู้ใช้งานโดยไม่ถูกสัญญาณรบกวนจนสัญญาณเพี้ยนไป ความต้องการที่เพิ่มขึ้นนี้ทำให้มีวิธีการติดต่อสื่อสารระหว่างกัน โดยสามารถส่งสัญญาณได้หลาย ๆ สัญญาณในเวลาเดียวกัน ซึ่งวิธีดังกล่าวเรียกว่า มัลติเพล็กซ์ ( MULTIPLEX ) ซึ่งเป็นวิธีการที่จะทำการส่งหรือรับสัญญาณดิจิทัลเป็นพัลส์ที่มีสภาพ มี หรือ ไม่มี ในช่วงเวลาคงที่โดยใช้วงจรร่วมกัน เราสามารถเพิ่มช่องสัญญาณดิจิทัลแล้วเข้าไปในช่องว่างที่กำหนดระหว่างเฟรมได้ แล้วค่อยทำการแยกสัญญาณนี้ออกจากกันทางด้านรับในสายส่งเส้นเดียวกันและสามารถส่งหรือรับสัญญาณไปพร้อม ๆ กันได้ ในระบบโทรคมนาคม รูปแบบการส่งที่สามารถรองรับปริมาณข้อมูลได้เป็นจำนวนมากจากหลายแหล่งข้อมูล นับเป็นการประหยัดการลงทุนได้อย่างดี การส่งข้อมูลดิจิทัลมัลติเพล็กซ์ข้อมูลจะอยู่ในรูปดิจิทัลมีความสามารถในการป้องกันการรบกวนจากสภาพแวดล้อม เนื่องจากระดับสัญญาณดิจิทัลจะมีแค่สองระดับและยังลดการเพี้ยนของสัญญาณและการมอดูเลตสัญญาณเป็นแบบ PCM ซึ่งเป็นมาตรฐานที่ใช้ในการส่งสัญญาณ ในปัจจุบันที่สามารถ มัลติเพล็กซ์ได้ทั้งสัญญาณเสียง ,สัญญาณภาพ ,สัญญาณข้อมูลต่าง ๆ ทำให้ประหยัดเวลาและประหยัดค่าใช้จ่ายกับอุปกรณ์ต่าง ๆ โดยข้อมูลที่ส่งออกมาจะมีจังหวะในการรับส่งให้สอดคล้องกัน เพื่อให้ทางด้านรับสามารถตรวจสอบได้ว่าเป็นสัญญาณข้อมูลใดของช่องสัญญาณใด

ปรีณยานิพนธ์ฉบับนี้เป็นการนำสัญญาณอนาลอกที่มีแถบความถี่ในช่วงความถี่ไม่เกิน 4 กิโลเฮิรตซ์ ซึ่งเป็นระดับความถี่เสียงที่ใช้สื่อสารได้ เพื่อไม่ให้มีความสิ้นเปลืองแถบความถี่ นำมาแปลงเป็นสัญญาณดิจิทัล จะได้สัญญาณดิจิทัลซึ่งมีสองระดับ คือ สัญญาณระดับสูง และสัญญาณระดับต่ำ เป็นขบวนการรหัสสัญญาณ การรับและการส่งสัญญาณระหว่างกันนั้น ควรต้องสร้างสัญญาณให้มีความถี่และเฟสตรงกับสัญญาณนาฬิกาที่ใช้ ถ้าหากเฟสและความถี่มีค่าไม่เท่ากัน หรือไม่ตรงกัน อาจทำให้การแปลงสัญญาณกลับจะส่งไปผิดช่องสัญญาณ ก่อนที่จะแปลงกลับเป็นสัญญาณอนาลอกที่ปลายทางด้านรับนั้นจะกรองเอาแค่สัญญาณความถี่ไม่เกิน 4 กิโลเฮิรตซ์ เพื่อกันความถี่สูงมีผลเป็นสัญญาณรบกวน และให้สัญญาณมีระดับสูงพอที่จะใช้งาน

โดยการให้บริการใช้สัญญาณนาฬิกาพื้นฐานที่ 64,000 บิตต่อวินาที เพื่อที่จะใช้บทเรทที่สูงขึ้นสำหรับมาตรฐานดิจิทัล การสร้างสัญญาณนาฬิกาพื้นฐานจะถูกรวมเข้าด้วยกัน การมีมาตรฐานจะทำให้บริการแบบดิจิทัลมีความหลากหลายขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### รูปแบบการส่งสัญญาณ

- 1.) การส่งสัญญาณแบบทิศทางเดียว (SIMPLEX) รูปแบบการส่งสัญญาณให้รับได้ฝ่ายเดียวโดยไม่สามารถโต้ตอบผ่านการติดต่อได้
- 2.) การส่งสัญญาณแบบสองทิศทางแต่เวลาต่างกัน (HALF-DUPLEX) การส่งสัญญาณแบบนี้สถานีทั้งสองด้านสามารถทำการส่งและรับสัญญาณระหว่างกันได้ โดยด้านหนึ่งต้องเป็นด้านรับเสมอ
- 3.) การส่งสัญญาณแบบสองทิศทางในเวลาเดียวกัน (FULL-DUPLEX) การส่งสัญญาณแบบนี้สถานีทั้งสองด้านสามารถทำการส่งและรับสัญญาณระหว่างกันได้ในเวลาเดียวกัน

ปริภูมิพหุคูณฉบับนี้ใช้หลักการของระบบ PCM-TDM เป็นระบบที่สามารถสื่อสารข้อมูลชนิดต่าง ๆ ที่ความเร็วมาตรฐานที่ถูกกำหนดไว้ ในปริภูมิพหุคูณฉบับนี้จะส่งและรับสัญญาณเพียงสองช่องสัญญาณแต่หากมีความต้องการในอนาคตเพิ่มมากขึ้นเราสามารถขยายระบบได้อีกหลายช่องสัญญาณวัตถุประสงค์ของปริภูมิพหุคูณฉบับนี้ทดลองการรับข่าวสารได้อย่างถูกต้อง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### ทฤษฎีหรือหลักการ

#### 2.1 ทฤษฎีการส่งสัญญาณ

ทฤษฎีของการส่งสัญญาณในระบบโทรคมนาคมเราจะต้องนำข้อมูลข่าวสารผ่านอุปกรณ์สื่อสารทั้งระบบให้สายและไม่ใช่สาย นอกจากนี้ยังมีระบบควบคุมต่าง ๆ อุปสรรคด้านระยะทางที่ห่างไกลกันมากระหว่างผู้ส่งสาร และผู้รับสาร ดังนั้นจึงมีพัฒนาการของการสื่อสารคั้งมีองค์ประกอบในรูป 2.1 ซึ่งเป็นองค์ประกอบโดยทั่วไปของการสื่อสารทุกประเภท



รูปที่ 2.1 บล็อกไดอะแกรมการสื่อสาร


จากรูปมีส่วนประกอบพื้นฐานที่เหมือนกันอยู่ 4 อย่าง

1. ตัวส่งสัญญาณ ( Transmitter ) ตัวส่งสัญญาณ คือวงจรอิเล็กทรอนิกส์ที่ถูกออกแบบมาเพื่อที่จะแปลงข้อมูลข่าวสารหรือเสียงพูดให้เป็นสัญญาณรูปแบบที่สามารถส่งออกไปในตัวกลางหรือช่องสัญญาณได้แก่ อุปกรณ์ที่ใช้ในการส่งสัญญาณคลื่นวิทยุไมโครเวฟ , เครื่องส่งวิทยุกระจายเสียง เป็นต้น
2. สื่อตัวกลาง (Medium ) เป็นตัวกลางที่ให้สัญญาณสามารถส่งจากผู้ส่ง ณ สถานที่หนึ่งผ่านไปยังผู้รับในอีกสถานที่หนึ่งได้ ตัวกลางในที่นี้ได้แก่คลื่นวิทยุ และในตัวกลางที่มีส่วนทำให้สัญญาณที่ถูกส่งลดทอนลงไปได้ส่วนหนึ่ง
3. สัญญาณรบกวน ( Noise ) เป็นสัญญาณของพลังงานรูปแบบต่าง ๆ ที่มีลักษณะไม่แน่นอนเข้ามาในระบบสื่อสาร มีผลรบกวนสัญญาณข้อมูลที่ถูกส่งมาในช่องสื่อสารบางครั้งสัญญาณรบกวนอาจเกิดขึ้นในวงจรของตัวรับสัญญาณก็ได้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. ตัวรับสัญญาณ (Receiver) ตัวรับสัญญาณ คือวงจรอิเล็กทรอนิกส์ที่ถูกออกแบบมาให้รับสัญญาณที่ถูกส่งออกมาทางช่องสื่อสาร และทำการแปลงสัญญาณให้กลับไปในรูปแบบที่ผู้รับปลายทางสามารถเข้าใจได้

จากความต้องการติดต่อสื่อสารระยะไกล สัญญาณเสียงพูดของมนุษย์ซึ่งอยู่ในช่วงความถี่ค่าที่มีความยาวคลื่นมาก หากต้องการส่งเสียงพูดออกไปในอากาศก็จำเป็นจะต้องใช้เสาอากาศที่มีขนาดสูงมาก ซึ่งไม่เหมาะสมและอาจมีปัญหาสัญญาณรบกวนได้ง่าย จึงมีการคิดค้นเทคนิคที่ทำให้เปลี่ยนความถี่ของเสียงพูดให้ไปอยู่ในอีกช่วงความถี่หนึ่งบนแถบความถี่ การมอดูเลชันเป็นเทคนิคที่สำคัญ เป็นวิธีการเปลี่ยนรูปแบบของสัญญาณหนึ่ง ( ในที่นี้คือสัญญาณพาหะ ) ให้เป็นไปตามรูปแบบของสัญญาณอีกชุดหนึ่งซึ่งเป็นข้อมูลหรือเสียงพูดที่ต้องการส่ง สัญญาณข้อมูลหรือเสียงพูดจะถูกรเรียกว่า สัญญาณมอดูเลต (Modulating Signal)



รูปที่ 2.2 บล็อกไดอะแกรมของระบบสื่อสารระยะไกลที่มีการมอดูเลต




รูปที่ 2.3 วงจรสองสาย รูปแบบวงจรสองสาย (a) แบบพาสซีฟ (b) แบบแอคทีฟ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเฉพาะเท่านั้น ไม่สามารถนำไปเผยแพร่โดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 2.3 แสดงถึงสายเคเบิลแบบสองสายที่เป็นตัวกลางที่ใช้กันอย่างแพร่หลายที่สุด โดยเฉพาะเคเบิลที่มีฉนวนหุ้มพลาสติกจะถูกนำมาใช้ในการส่งแบบดิจิทัล จากแหล่งกำเนิดส่งผ่านตัวส่ง โดยมีระดับสัญญาณอ้างอิง (Reference) ระหว่างผ่านตัวกลางหากมีการตัวขยายจะแบบแอดทีฟ

### 2.1.1 สัญญาณอนาลอกและสัญญาณดิจิทัล



รูป 2.4 ระบบสื่อสารดิจิทัล (a) การส่งสัญญาณดิจิทัลโดยใช้สาย

(b) การส่งสัญญาณดิจิทัลโดยใช้คลื่นวิทยุ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในการศึกษาเท่านั้น ไม่สามารถนำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กล่าว “การสื่อสารแบบดิจิทัล” จะครอบคลุมถึงเทคนิคการสื่อสารที่ประกอบด้วย การส่งสัญญาณดิจิทัลโดยใช้สาย “digital transmission” และ การส่งสัญญาณดิจิทัลโดยใช้คลื่นวิทยุ “digital radio” สำหรับ digital transmission จะเป็นการส่งข้อมูลของขบวนพัลส์ดิจิทัลระหว่างสองจุดหรือมากกว่าในระบบการสื่อสาร สำหรับ digital radio จะเป็นการส่งข้อมูลสัญญาณดิจิทัลที่ถูกมอดูเลทด้วยคลื่นพาห่อนาลอกระหว่างสองจุดหรือมากกว่าในระบบการสื่อสาร ระบบของ digital transmission ต้องการความสะอาดระหว่างตัวส่งและตัวรับ อย่างเช่นสายที่ทำจากโลหะ สายโคแอกเซียลหรือสายเส้นใยแสง ในระบบของ digital radio ตัวกลางในการส่งจะเป็นชั้นบรรยากาศ หรือ ชั้นบรรยากาศ

รูปที่ 2.4 จะแสดงถึงบล็อกไดอะแกรมอย่างย่อของทั้งระบบ digital radio และ digital transmission ในระบบของ digital transmission แหล่งกำเนิดข่าวสารดั้งเดิม อาจอยู่ในรูปของสัญญาณดิจิทัล และรูปแบบของสัญญาณอนาลอก ถ้ามันอยู่ในรูปของสัญญาณอนาลอก มันจะต้องถูกเปลี่ยนเป็นสัญญาณพัลส์ของดิจิทัลส่งไปและมีการเปลี่ยนกลับให้อยู่ในรูปของสัญญาณอนาลอกที่ปลายฝั่งรับ ในระบบของ digital radio สัญญาณที่จะนำมามอดูเลท และสัญญาณที่ได้จากวงจรดีมอดูเลท จะเป็นขบวนพัลส์ดิจิทัล พัลส์ของสัญญาณดิจิทัลอาจจะมาจากกระบวนการส่งสัญญาณดิจิทัลมาจากแหล่งกำเนิดสัญญาณที่เป็นดิจิทัลอย่างเช่นคอมพิวเตอร์หรือมาจากการเข้ารหัสสัญญาณอนาลอก

การเปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิทัล และการเปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิทัล เป็นการอธิบายถึงหลักการ โดยทั่วไปและวงจรของการเปลี่ยนสัญญาณซึ่งการเปลี่ยนแปลงรูปแบบสัญญาณจะมีหลายชนิด ดังจะกล่าวในหัวข้อถัดไป

ในกรณีที่ส่งสัญญาณแบบอนาลอกข่าวสารเดิมจะถูกเปลี่ยนให้เป็นสัญญาณไฟฟ้าซึ่งมีลักษณะเหมือนเดิม เช่น กรณีของโทรศัพท์ ไมโครโฟนมือถือ (HANDSET) จะเปลี่ยนคลื่นเสียงให้เป็นสัญญาณไฟฟ้าที่สอดคล้องกัน สัญญาณไฟฟ้านี้จะมีค่าใด ๆ ที่อยู่ภายในขีดจำกัด ทั้งนี้ขึ้นอยู่กับแอมพลิจูด (AMPLITUDE) ของคลื่นเสียง และสัญญาณสัญญาณนี้จะมีผลคล้ายกับเสียงเดิม ดังนั้นจึงถูกเรียกว่า สัญญาณอนาลอก เมื่อสัญญาณนี้ถูกส่งออกไปตามสายส่งในทางอุดมคตินั้นมันจะถึงด้านรับในลักษณะที่คงรูปร่างเดิมไว้ แต่อย่างไรก็ตามในทางปฏิบัติมันจะมีสัญญาณอื่นเข้ามารบกวนมากและเกิดการพัวพัน (DISTORTION) ซึ่งเป็นผลทำให้คุณภาพของสัญญาณลดลง การส่งแบบอนาลอกนั้นการรบกวนต่าง ๆ เหล่านี้จะสะสมไปตลอดสายส่ง อุปกรณ์ทวนสัญญาณ และอุปกรณ์ปลายทางจะไม่สามารถกำจัดออกไปได้เลย

เมื่อข่าวสารถูกส่งไปในรูปดิจิทัล ในรูปที่ 2.4 จะมีสภาพแตกต่างกับของอนาลอกอย่างมาก กล่าวคือจะส่งในรูปของพัลส์ โดยทำให้สัญญาณอนาลอกสั้นลงและแสดงสัญญาณแบบดิจิทัลซึ่งมีค่าเป็นแบบดิสครีท (DISCRETE) ที่แน่นอนคือ " 0 "และ" 1 " ซึ่งแสดงสถานะของพัลส์ว่า " ไม่มี " หรือ " มี " ตามลำดับ ที่ด้านส่งสัญญาณทุกตัวจะถูกเปลี่ยนไปเป็นกลุ่มของรหัสเพื่อส่งออกไป -สำหรับด้านรับก็จะทำการถอดรหัสเพื่อให้กลับมาเป็นสัญญาณอนาลอกตามเดิม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากกระบวนการดังกล่าวข้างต้นสัญญาณแบบดิจิทัลจะมีการลดทอนและการพัวเพี้ยนเมื่อได้ส่งออกไปตามสายส่งเหมือนสัญญาณอนาล็อก อย่างไรก็ตามได้กล่าวมาแล้วว่าสัญญาณแบบดิจิทัลจะใช้เป็นคำดิจิทัลที่แน่นอนเท่านั้น ดังนั้นถ้าใช้อุปกรณ์สร้างสัญญาณใหม่ (REGENERATIVE REPEATER) แล้วก็สามารถแก้ปัญหาเหล่านั้นได้หรือกล่าวอีกนัยหนึ่งคือคุณภาพของสัญญาณแบบดิจิทัลในสายส่งเกือบจะไม่ขึ้นอยู่กับระยะทางเลย คือมีลักษณะตรงข้ามกับการส่งแบบอนาล็อกซึ่งคุณภาพจะเลวลงเมื่อมีระยะทางเพิ่มขึ้น

สัญญาณอนาล็อกไม่สามารถส่งผ่านไปยังระบบดิจิทัลโดยที่ยังไม่มีการเปลี่ยนเป็นดิจิทัลพลัสก่อนได้ สัญญาณดิจิทัลเปรียบเสมือนสัญญาณอนาล็อกที่มีความถี่สูง ที่ส่งผ่านไปยังระบบอนาล็อก โดยที่ดิจิทัลพลัสนั้นถูกส่งไปเป็นระยะทางไกล ที่ปลายสุดทางด้านรับผ่านการปฏิบัติของฟิลเตอร์ จะทำการกรองเอาฮาโมนิกที่มีความถี่สูงออกไป และคุณสมบัติความเป็นเหลี่ยมของพลัสถูกทำให้มันไปไม่มีความเป็นสแควร์มากเท่าด้านส่ง

### คุณภาพการเชื่อมต่อ

#### คุณภาพของการเชื่อมต่อคืออะไร

คุณภาพการเชื่อมต่อเป็นสิ่งที่ใช้แสดงอัตราของการบริการที่ดีว่ามีขนาดเท่าใดเริ่มจากผู้เรียกขานโทรศัพท์ไปจนกระทั่งสามารถเชื่อมต่อเข้ากับคู่สื่อสารที่ต้องการติดต่อได้ภายในเวลาที่ว่าอุปกรณ์สวีทซึ่งยังคงทำงานอย่างปกติโดยไม่มีสภาวะทราฟิคผิดปกติ

เมื่อพิจารณาถึงปัจจัยที่ทำให้คุณภาพการเชื่อมต่อลดลงไปจะพิจารณาถึงความสูญเสียในการเชื่อมต่อและความล่าช้าในการเชื่อมต่อ

ความสูญเสียในการเชื่อมต่อนั้นถือว่า เมื่อผู้เรียกขานโทรศัพท์เพื่อทำการเชื่อมต่อจะเกิด การบดเคี้ยวของอุปกรณ์โทรคมนาคมขึ้น หรือเผชิญกับการที่คู่สื่อสารกำลังอยู่ในช่วงสนทนาอยู่หรือไม่มีการได้ตอบกลับ การเรียกเช่นนี้ถือว่าเป็นความสูญเสียในการเชื่อมต่อ ความล่าช้าในการเชื่อมต่อจะนับจากเวลาที่ผ่านไปซึ่งเริ่มต้นตั้งแต่ผู้เรียกขานโทรศัพท์ไปจนกระทั่งผู้รับหรือคู่สื่อสารได้ทำการได้ตอบกลับ (ยกเว้นเวลาที่ทำการหมุนหรือกดเลขหมาย “ไคอัล”) และสามารถติดต่อกันได้

#### ปัจจัยการควบคุมของคุณภาพการเชื่อมต่อ

##### 1. ปัจจัยการควบคุมความสูญเสียในการเชื่อมต่อ

ความสูญเสียจากการเชื่อมต่อสามารถแบ่งได้เป็น ความสูญเสียจากขั้นตอนเริ่มการเรียก ขั้นตอนการเชื่อมต่อ และขั้นตอนที่เผชิญกับคู่สื่อสารที่กำลังอยู่ในช่วงสนทนา และไม่มีการได้ตอบกลับ

ในจำนวนนี้ความสูญเสียที่เกิดจากการที่คู่สื่อสารกำลังสนทนาอยู่หรือไม่มีการได้ตอบกลับนั้นเป็นสภาวะของคู่สื่อสาร ที่ทางด้านอุปกรณ์ไม่สามารถจะจัดการได้ ดังนั้นการกำหนดคุณภาพการเชื่อมต่อนั้นจะกำหนดเฉพาะความสูญเสียในขั้นตอนเริ่มการเรียกและขั้นตอนของการเชื่อมต่อเท่านั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความสูญเสียจากขั้นตอนเริ่มการเรียกนั้นเกิดขึ้นเนื่องจากอุปกรณ์สวิตซ์ซึ่งได้ถูกการเรียกอื่นใช้งานหมดแล้ว ทำให้เมื่อยกหูโทรศัพท์ขึ้นก็ได้รับสัญญาณอุปกรณ์ไม่ว่างได้ตอบกลับมา ซึ่งเรียกว่าเป็นความสูญเสียของการเรียก

ความสูญเสียจากขั้นตอนการเชื่อมต่อ หลังจากที่ผู้เรียกได้ทำการได้อัล(กด หรือหมุนเลขหมาย) แล้วนั้น ขณะที่กำลังจะมีการเชื่อมต่อไปยังคู่สื่อสาร เกิดมีการบล็อคจางจรหรือจากอุปกรณ์สวิตซ์ซึ่งทำให้เกิดความสูญเสียจากการเรียกขึ้น

ความสูญเสียในขณะที่จะเผชิญกับคู่สื่อสารซึ่งกำลังสนทนาอยู่หรือไม่มีการโต้ตอบกลับนั้น เนื่องจากถึงแม้อุปกรณ์เชื่อมต่อจะสามารถต่อออกไปได้ก็ตามแต่ในขณะนั้นคู่สื่อสารกำลังสนทนาอยู่หรือคู่ปลายสายไม่ว่างจึงทำให้การติดต่อก็ไม่สามารถทำได้สำเร็จ เราจึงเรียกลักษณะเช่นนี้ว่าเป็นความสูญเสียของการเรียกเช่นกัน

## 2. ปัจจัยการควบคุมความล่าช้าในการเชื่อมต่อ

ความล่าช้าในการเชื่อมต่อนั้น เมื่อแบ่งออกเป็นประเภทใหญ่ๆ จะได้แก่ ความล่าช้าของเสียงเรียก ความล่าช้าของการเชื่อมต่ออัตโนมัติ ความล่าช้าจากการโต้ตอบของผู้รับเรียก และความล่าช้าในการคืนสู่สภาวะว่าง

ความล่าช้าในการเชื่อมต่อนั้นเป็นช่วงเวลาที่นับตั้งแต่ผู้เข้าเริ่มยกโทรศัพท์ขึ้นไปจนกระทั่งผู้เข้าได้ยินเสียงเรียกกลับมาช่วงเวลานี้สามารถกำหนดจากปริมาณทราฟฟิกของผู้ใช้บริการและเวลาที่ใช้ในการทำงานของอุปกรณ์สวิตซ์ ความล่าช้าในการเชื่อมต่ออัตโนมัติเป็นช่วงเวลาที่นับจากผู้ใช้บริการได้สิ้นสุดการได้อัลไปจนกระทั่งได้ยินเสียงเรียกออกช่วงเวลานี้จะถูกกำหนดจากปริมาณทราฟฟิกในแต่ละสวิตซ์และวิธีการให้สัญญาณรวมทั้งจำนวนของสวิตซ์ทวนสัญญาณ

ความล่าช้าของการโต้ตอบกลับของผู้รับเรียกเป็นช่วงเวลานับจากผู้เรียกได้ยินเสียงเรียกออกไปจนกระทั่งผู้รับยกหูโทรศัพท์

ความล่าช้าของการคืนสู่สภาวะเดิม เป็นช่วงเวลาหลังจากการสนทนาได้สิ้นสุดลงผู้เรียกได้วางหูไปจนกระทั่งถึงเวลาที่วงจรได้ถูกตัดจริงๆ

ในจำนวนความล่าช้าเหล่านี้ ความล่าช้าของการโต้ตอบกลับของผู้รับเรียกนั้นเป็นเวลาที่ยืนอยู่กับสภาวะของคู่สื่อสารซึ่งทางฝ่ายอุปกรณ์ไม่สามารถจะเข้าไปจัดการได้ นอกจากนี้ความล่าช้าของการกลับคืนสู่สภาวะเดิมนั้นเป็นเรื่องภายหลังที่เป้าหมายของการสนทนาได้สำเร็จถูกล่วงไปแล้ว ดังนั้นจึงเป็นเวลาที่ไม่ได้มีผลกระทบใดๆ ต่อผู้ใช้บริการในการกำหนดความล่าช้าของการเชื่อมต่อนั้น จึงจะพิจารณาจากความล่าช้าของเสียงเรียกและความล่าช้าของการเชื่อมต่ออัตโนมัติเท่านั้น

คุณภาพของการส่งสัญญาณข่าวสาร

คุณภาพการสื่อสารและคุณภาพการส่งสัญญาณข่าวสาร

คุณภาพการสื่อสารนั้น ใช้แสดงปริมาณของระดับเสียงที่ได้ยินชัดเจนในบริการโทรศัพท์ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วิธีการแสดงคุณภาพของการสื่อสารนั้นจะมีอยู่หลายวิธีได้แก่ ความเข้าใจในการสื่อสาร ความ  
 มากน้อยของปริมาณเสียงที่ได้รับ และความพอใจของคู่สื่อสาร เป็นต้น

คุณภาพการสื่อสารเป็นสิ่งที่ใช้แสดงประสิทธิภาพของการสื่อสารด้วยปริมาณคงที่

คุณภาพการสื่อสารนั้นจะถูกควบคุมโดยผู้รับสนทนาไปจนกระทั่งคุณภาพของระบบสื่อสารทั้ง  
 หมด โดยทั่วไปสามารถแบ่งได้ 3 ประเภทคือ

คุณภาพของการส่งข่าวสาร เป็นสิ่งที่ใช้แสดงความชัดเจนของเงื่อนไขการส่งด้วยปริมาณคงที่ ถูกควบคุม  
 คุมด้วยระดับเสียงพูด การพูด ภาษา การออกเสียง เป็นต้น

คุณภาพของการรับข่าวสาร เป็นสิ่งที่ใช้แสดงความชัดเจนของเงื่อนไขการรับฟังด้วยปริมาณคง  
 ที่ ถูกควบคุมด้วยกำลังในการรับฟังของผู้ฟัง และสัญญาณรบกวนภายในห้อง เป็นต้น

คุณภาพของการส่งสัญญาณข่าวสาร เป็นสิ่งที่ใช้แสดงประสิทธิภาพของเส้นทางส่ง รวมทั้งเครื่อง  
 โทรศัพท์และสวิตซ์ ซึ่งถูกควบคุมด้วยความไวของเครื่องรับส่ง ความสูญเสียในการส่ง สัญญาณ รบกวน  
 และแถบความถี่ที่ใช้ส่ง เป็นต้น

คุณภาพของการส่งข่าวสารและการรับข่าวสารนั้นจะเปลี่ยนไปตามความสามารถในการส่งข่าว  
 สารของคู่สื่อสาร ดังนั้นการปรับปรุงทางด้านอุปกรณ์จึงไม่สามารถที่จะเข้าไปจัดการกับเงื่อนไขดังกล่าว  
 ได้ ปัจจัยประกอบสำหรับคุณภาพการสื่อสารนั้นจึงมีเพียงคุณภาพการส่งสัญญาณข่าวสารที่จะถูกกำหนด  
 ให้เป็นไปตามกฎเกณฑ์ของเงื่อนไขสภาวะแวดล้อมการรับส่งที่ค่าคงที่ใดๆ (เงื่อนไขที่มีสภาพแวดล้อม  
 เสื่อมกว่าสภาวะปกติ)

ในที่นี้จะได้บรรยายเน้นถึงเฉพาะคุณภาพของการส่งสัญญาณข่าวสารจากจำนวนปัจจัยของคุณ  
 ภาพการสื่อสารหลายๆ ปัจจัย  
 ปัจจัยที่ควบคุมคุณภาพการส่งสัญญาณข่าวสาร

#### 1/ แถบจำกัดของความถี่ส่ง

ในระบบเชื่อมต่อนอกเมืองนั้น ถ้ามีการทวนสัญญาณเสียงกลับไปกลับมาจะทำให้แถบความถี่  
 (โดยปกติถ้าเป็นกรณีสัญญาณเสียงจะถูกส่งด้วยแถบความถี่ 0.3 – 3.4kHz) นั้นแคบลงเนื่องจากอิทธิพล  
 ของฟิลเตอร์เป็นต้น เมื่อเป็นเช่นนี้เสียงที่เกิดจากผู้ส่งนั้นจะเหมือนกับเป็นเสียงของคนอื่น ซึ่งอาจกล่าว  
 ได้ว่าความชัดเจนของเสียงโทรศัพท์ได้ลดลง

#### 2/ สัญญาณรบกวน

สัญญาณรบกวนนั้นเป็นปัจจัยหนึ่งที่ส่งผลกระทบต่อการศึกษาสื่อสาร สัญญาณรบกวนได้แก่สัญญาณ  
 รบกวนที่เกิดขึ้นในวงจร สัญญาณรบกวนภายในสถานีซึ่งเกิดจากอุปกรณ์สวิตซ์ หรือแหล่งจ่ายไฟ และ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณรบกวนเหนี่ยวนำที่เกิดจากการเหนี่ยวนำของกำลังไฟฟ้าในสาย ถ้าหากกำลังของสัญญาณมีมากขึ้นก็จะส่งผลกระทบต่อความชัดเจนของการสื่อสารมากขึ้นเท่านั้น

3/ ความสูญเสียจากการส่งสัญญาณ

ความสูญเสียจากการส่งสัญญาณเป็นปริมาณที่แสดงถึงการบั่นทอนของสัญญาณไฟฟ้าที่เกิดขึ้นระหว่างผู้ส่งและผู้รับ ความสูญเสียของการส่งสัญญาณจะมีผลกระทบต่อความไวของปริมาณเสียงเป็นอย่างมาก ถ้าหากความสูญเสียในการส่งมีค่ามากผู้รับฟังก็จะได้ยินเสียงเบาลง ความสูญเสียในการส่งนั้นจะแสดงด้วยสัดส่วนกำลังงานของสัญญาณส่งต่อสัญญาณรับ โดยทั่วไปจะแสดงด้วยหน่วย dB(decibel)

สำหรับคุณลักษณะความถี่และสัญญาณรบกวนใดๆ ในปัจจุบันนี้ในการรักษาคุณภาพการส่งให้เกินระดับที่กำหนดนั้น จะพิจารณาจากความสูญเสียจากการส่งซึ่งเป็นปัจจัยควบคุมคุณภาพการส่งมากที่สุด

4/ เสียงรื่อง เสียงกึ่งรื่อง เสียงสะท้อนกลับ

โดยทั่วไปวงจรสำหรับโครงข่ายนอกเมืองจะเป็นการเชื่อมต่อซึ่งประกอบด้วยส่วนที่มีโครงสร้างแบบ 4 สายและส่วนที่มีโครงสร้างแบบ 2 สายรวมทั้งอุปกรณ์ สวิตชิง เมื่อเป็นเช่นนี้กระแสไฟฟ้า

สะท้อนกลับของสัญญาณที่เกิดขึ้น ณ จุดไม่แมทซ์ของอิมพีแดนซ์ในส่วนของ 2 สายนั้นจะผ่านเข้าไปในรูป 4 สายซึ่งจะนำไปสู่ผลกระทบในการสนทนา

กล่าวคือถ้าหากผลรวมของเกน(อัตราขยาย)ภายในรูปนั้นมีค่าผลรวมของความสูญเสียเกินกว่าที่กำหนดก็เกิดสถานะออสซิลเลชันขึ้น และนี่จะเรียกว่า เสียงรื่อง เมื่อมีเสียงรื่องเกิดขึ้นไม่เพียงแต่วงจรไม่สามารถใช้ในการสื่อสารได้เท่านั้น อาจส่งผลไปสู่ความเสียหาย ของวงจรอื่นๆ เนื่องจากการร่วไหลของสัญญาณและภาวะที่เกิน ดังนั้นมันจะมีส่วนที่ทำให้วงจรส่วนมากเกิดการสูญเสีย นอกจากนี้ในสถานะที่เกือบจะออสซิลเลชันแล้วนั้นจะไม่ได้ยินเสียงรบกวนชัดเจนแต่จะเกิดการขาดหายของการสนทนาจนทำให้เกิดความรำคาญในการฟัง ในสภาพเช่นนี้เรียกว่า เสียงกึ่งรื่อง

นอกจากนี้ถ้าหากกระแสไฟฟ้าที่เป็นสื่อการสนทนาของผู้ส่งได้ไปสะท้อนกลับที่ตำแหน่งอุปกรณ์ของคู่สื่อสารอันเนื่องมาจากความไม่แมทซ์ของอิมพีแดนซ์และส่งกลับมาสู่ผู้ส่งสัญญาณตามความล่าช้าที่เกิดขึ้นทำให้เกิดความรบกวนต่อผู้ส่ง สิ่งนี้จะเรียกว่า เสียงสะท้อนกลับ และถ้าหากความล่าช้ามีค่ามากเท่าใดก็จะส่งผลไปสู่ความเสียหายมากขึ้นเท่านั้น ซึ่งนอกจากการสะท้อนกลับมายังผู้ส่งแล้วยังมีการสะท้อนกลับไปสู่ผู้รับฟังด้วย ปัจจัยควบคุมที่จะเข้าไปสู่ความเสื่อมถอยของการสื่อสารก็คือการสะท้อนกลับมายังผู้ส่ง อย่างไรก็ตามถ้าหากความสูญเสียในวงจรส่งมีอิทธิพลมากกว่าแล้วละก็ค่าของผลกระทบจากการสะท้อนกลับก็สามารถยกเว้นได้

อย่างไรก็ตามเพื่อเป็นการรักษาคุณภาพการสนทนาให้ดีนั้นจำเป็นที่จะต้องกำหนดให้ความสูญเสียในวงจรส่งมีค่าต่ำสุดและป้องกันไม่ให้เกิดเสียงรื่อง เสียงกึ่งรื่อง และเสียงสะท้อนกลับเกิดขึ้น และนี่จะเรียกว่า ความสูญเสียในการส่งต่ำสุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้เผยแพร่เป็นการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่โดยไม่ขออ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5/ การรั่วของสัญญาณ

ถ้าหากภายในอาคารมีสนามแม่เหล็กไฟฟ้าเกิดขึ้นจากการที่กระแสไฟฟ้าไหลผ่านวงจรใดๆ เมื่อมีวงจรอื่นร่วมอยู่ในอาคารนั้นด้วยแล้วละก็ จะเกิดการเหนี่ยวนำกระแสไปสู่วงจรอื่นๆ ด้วยสิ่งเหล่านี้เรียกว่า การรั่วของสัญญาณ สำหรับวงจรโทรศัพท์ที่นั่นจะเกิดปรากฏการณ์ของการรั่วไหลของสัญญาณเสียงไปยังวงจรสื่อสารอื่น

สัญญาณที่รั่วนั้นจะแบ่งได้เป็นสัญญาณรั่วที่ฟังเข้าใจกับสัญญาณรั่วที่ฟังไม่เข้าใจ โดยที่ประเภทหลังจะเรียกว่าสัญญาณรบกวน สัญญาณรั่วที่ฟังเข้าใจจะทำให้ความลับในการสื่อสารนั้นไม่สามารถปกปิดเป็นความลับต่อไปได้

### 6/ ความล่าช้าของการส่งสัญญาณ

ความล่าช้าของการส่งสัญญาณเป็นปรากฏการณ์ที่เกิดขึ้นซึ่งเกี่ยวข้องกับเวลาที่ใช้ในการเคลื่อนที่และเก็บพักชั่วระยะเวลาหนึ่งของสัญญาณในวงจร การสะท้อนกลับจะอาศัยความล่าช้าในการส่งซึ่งส่งผลให้เกิดความเสื่อมลงของคุณภาพและจะมีอิทธิพลไปสู่การสื่อสารที่เสถียร ในกรณีการใช้งานของวงจรควมเทียบนั้นจะเกิดความล่าช้าขึ้นประมาณ 0.5 วินาที ดังนั้นจึงจำเป็นต้องเตรียมอุปกรณ์กำจัดเสียงสะท้อน เช่น เอกโคแคนเซลเลอร์ เป็นต้น

### 7/ ความผิดพลาดของรหัส

ในการประเมินค่าคุณภาพการส่งสัญญาณของ โครงข่ายสื่อสารดิจิทัลที่อุปกรณ์ดิจิทัล สวิตช์ และ อุปกรณ์จัดการสื่อสารแต่ละชนิดเป็นชิ้นส่วนประกอบหลักๆ นั้น ปัจจัยสำคัญที่ทำให้เกิดความเสื่อมถอยก็คือ ความผิดพลาดของรหัส

ความผิดพลาดของรหัสนั้นสำหรับบริการสื่อสาร โดยเสียงจะเป็น “สัญญาณรบกวนของเสียง” นอกจากนี้สำหรับบริการสื่อสารข้อมูลนั้นจะเป็น ความผิดพลาดในการส่งข่าวสารหรือ “การสูญหาย” ซึ่งจะทำให้คุณภาพการส่งเสื่อมและเสถียร

ในอดีตความผิดพลาดของรหัสในวงจรดิจิทัลหรือเส้นทางส่งดิจิทัลนั้นใช้ในการประเมินค่าคุณภาพการส่งสัญญาณดิจิทัลโดยหน่วยที่ใช้วัดเรียกว่า Bit Error Rate (BER) ซึ่งเป็นค่าเปรียบเทียบของจำนวนรหัสที่ผิดพลาดในหน่วย บิต ต่อจำนวนบิตทั้งหมดในช่วงเวลาที่ตรวจสอบ อย่างไรก็ตามหน่วยที่ใช้ในการประเมินค่ารหัสผิดพลาดนี้จะเหมาะสมกับการประเมินค่าความผิดพลาดที่เกิดขึ้นในรูปแบบแรมคอมแต่ถ้าความผิดพลาดรหัสเป็นแบบเบิร์สต์(Burst) แล้วละก็ BER ก็ไม่ใช่หน่วยวัดที่เหมาะสม ดังนั้น CCITT จึงได้แนะนำวิธีการวัดความผิดพลาดที่เกิดขึ้นในรูปแบบเบิร์สต์ขึ้นได้แก่ %ES %DM และ%SES

หน่วยที่ใช้วัดเหล่านี้จะแสดงค่าในรูปแบบของเวลาที่เกิดความผิดพลาดรหัสเกินกว่าระดับคงที่ใดๆ เมื่อเทียบกับเวลาทั้งหมดว่าอยู่ในระดับเท่าใด

นอกจากนี้นิยามของค่าต่างๆ ที่จะใช้สำหรับประเมินค่าความผิดพลาดของรหัสมีดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 1) เวลาที่ใช้งาน

ในเวลาเป้าหมายสำหรับการวัดคุณภาพการส่งสัญญาณนั้นเวลาที่ใช้งานจะหมายถึงเวลาที่นอกเหนือจากเวลาที่ไม่สามารถทำการสื่อสารได้

#### 2) เวลาที่ไม่สามารถใช้งานได้

เวลาที่ถูกนิยามว่าไม่สามารถทำการสื่อสารได้จากเวลาเป้าหมายที่ทำการวัดทั้งหมดโดยที่เวลานี้จะเป็นเป้าหมายของคุณภาพความเสถียร โดยจะใช้แสดงความหมายในกรณีที่มีการพิจารณาการสื่อสารในช่วงเวลา 10 วินาทีนั้นในแต่ละวินาทีมีอัตราบิตผิดพลาด(BER) เกินกว่า  $1 \times 10^{-3}$

#### 3) %ES(Percent Errored Seconds)

%ES เป็นมาตราส่วนที่ใช้แสดงเปอร์เซ็นต์ของจำนวนรหัสผิดพลาดในวินาทีของเวลาที่ใช้งาน โดยจะทำการวัดว่ามีการเกิดรหัสผิดพลาดในแต่ละวินาทีหรือไม่ โดยที่ถึงแม้จะมีบิตผิดพลาดเพียงบิตเดียวก็ตามมันก็จะมีผลกระทบที่ใหญ่หลวงต่อการบริการ

#### 4) %DM(Percent Degraded Minutes)

%DM นั้นเป็นอัตราที่แสดงในรูปเปอร์เซ็นต์ของอัตราบิตผิดพลาดที่ทำการวัดทุกๆ หนึ่งนาทีว่าจำนวนรหัสผิดพลาดที่เกิน  $10^{-6}$  นั้นมีจำนวนกี่ครั้งเมื่อเทียบกับเวลาทั้งหมดโดยที่ช่วงเวลาที่วัดนั้นจะยกเว้นเวลาที่ไม่วางงานและ SES ที่ถูกนิยามในข้อ 5 กฎเกณฑ์การวัดนี้จะมียุทธศาสตร์สำหรับบริการที่ยินยอมให้อัตราความผิดพลาดของรหัสมีค่าผ่าน เช่น ในการสนทนา เป็นต้น

#### 5) %SES(Percent Severly Errored Seconds)

%SES นั้นเป็นอัตราที่แสดงเปอร์เซ็นต์ของการวัดบิตผิดพลาดในทุกวินาทีว่าเป็นวินาทีที่เกิดความผิดพลาดเกิน  $10^{-3}$  หรือไม่ เทียบกับเวลาทั้งหมดที่ใช้งาน สำหรับหน่วยวัดนี้จะมียุทธศาสตร์สำหรับเป็นหน่วยที่ใช้วัดคุณภาพของระบบที่เกิดความผิดพลาดรหัสชั่วคราวชั่วครว เช่น เกิดจากการเฟดดิ้งค์หรือการเลื่อนจังหวะ

สำหรับการวัดปริมาณของคุณภาพการสื่อสารและคุณภาพการส่งสัญญาณข่าวสารนั้นได้มีหน่วยที่ใช้วัดมากมายแต่จำเป็นที่จะต้องอยู่ภายใต้เงื่อนไขต่อไปนี้

1. มีความแม่นยำที่จะเกิดขึ้นอีกครั้งหนึ่ง
2. สอดคล้องกับประสิทธิภาพของการสื่อสาร
3. วัดได้อย่างง่ายๆ ไม่ซับซ้อน

สำหรับหน่วยที่ใช้วัดตามเงื่อนไขดังกล่าวจะรวบรวมได้ดังต่อไปนี้

#### 1] ความชัดเจน

โดยทั่วไปเสียงไม่มีความหมาย เช่น เสียงเดี่ยวหรือพยางค์ที่ถูกส่งออกไปนั้น อัตราที่จะรับทราบความถูกต้องเรียกว่าระดับความชัดเจน หน่วยที่จะใช้วัดความชัดเจนก็คือ AEN (ปริมาณการลดทอนตามระดับความชัดเจน) ในปัจจุบันนี้ระบบสื่อสารมีสัญญาณรบกวนน้อยจึงมีความพึงพอใจต่อความ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชัดเจน ดังนั้นโดยทั่วไปหน่วยที่ใช้วัดความชัดเจน AEN นั้นจะไม่ถูกนำมาใช้แต่นำเอาหน่วยการวัดปริมาณเสียงมาใช้แทน

## 2] ปริมาณเสียง (ลาวด์เนส)

หน่วยที่ใช้วัดคุณภาพการส่งของเสียงนั้นจะใช้ RE (ปริมาณการสื่อสาร) หรือ LR (ค่าของลาวด์เนส) สำหรับหน่วยเหล่านี้จะเป็นการเปรียบเทียบปริมาณของเสียงที่ถูกวัดกับระบบมาตรฐานทั้งสิ้น โดยจะรวบรวมค่าที่สอดคล้องจากการปรับค่าสูญเสียเข้าไปในระบบที่เหมือนกัน

ในอดีตหน่วยที่ใช้วัดปริมาณเสียงก็คือ RE แต่ในปัจจุบันจะใช้ LR ซึ่งเมื่อเปรียบเทียบกับ RE แล้วการเกิดขึ้นซ้ำและความแม่นยำในการวัดจะดีกว่า วิธีการวัดค่าของ RE นั้นแสดงตามรูป 3.3.2 การวัดนั้นจะทำการสลับระบบที่ถูกวัดกับระบบมาตรฐานที่เรียกว่า NOSFER โดยจะทำการปรับปรุงอุปกรณ์ลดทอนที่สอดคล้องในระบบมาตรฐานให้ได้ปริมาณเสียงเท่ากับระบบที่ถูกวัด

สำหรับ RE นั้นจะแสดงค่าความแตกต่างของค่าความสูญเสียที่สอดคล้องเข้าไปในระบบมาตรฐานที่ให้ปริมาณเสียงเท่ากับระบบที่นำมาทดสอบกับค่าความสูญเสียที่สอดคล้องเข้าไปในระบบที่นำมาทดสอบ

ส่วน LR นั้นนอกจากจะใช้ระบบมาตรฐานแล้วยังใช้ระบบมาตรฐานกึ่งกลาง(IRS) ที่มีคุณสมบัติของเครื่องโทรศัพท์โดยทั่วไปมาใช้ในการวัด สำหรับการวัดนั้นจะทำการวัดระบบที่นำมาทดสอบกับระบบมาตรฐานและระบบมาตรฐานกึ่งกลางกับระบบมาตรฐาน โดยได้ปริมาณเสียงของระบบมาตรฐานมีค่าคงที่และสามารถเปลี่ยนปริมาณเสียงในระบบที่นำมาวัดกับระบบมาตรฐานกึ่งกลางให้มีค่าปริมาณเสียงเท่ากับ NOSFER สำหรับในระบบมาตรฐานเดียวกันนั้นเมื่อความสูญเสียที่สอดคล้องในมาตรฐานกึ่งกลางและในระบบที่นำมาทดสอบคือ X1 และ X2 แล้ว ค่าของ LR จะเท่ากับ X1 - X2

## 3] หน่วยวัดจิตใจ

ปริมาณเสียงและความชัดเจนนั้นไม่สามารถที่จะประเมินค่าปัจจัยควบคุมคุณภาพการสื่อสารได้ทั้งหมด สำหรับการประเมินความพอใจของผู้ใช้บริการที่รวมเอาปัจจัยหลายๆ ค่านั้นจะใช้หน่วยวัดจิตใจ เช่น การประเมินความคิดเห็น เป็นต้น

การประเมินความคิดเห็นนั้นเป็นวิธีการที่ใช้ได้ดีที่สุดในการประเมินคุณภาพการสนทนาหรือประสิทธิภาพในปัจจุบัน

โดยที่มีเงื่อนไขที่กำหนดไว้ก่อนให้ผู้เลือกทำการเลือก 5 ระดับขั้นคือ “ดีมาก” “ดี” “พอประมาณ” “เลว” และ “เลวมาก” โดยแต่ละขั้นนี้จะสอดคล้องกับค่าเปรียบเทียบ 0,1,2,3,4 และค่าผลรวมของค่าเปรียบเทียบจากอัตราส่วนที่ถูกเลือกของแต่ละขั้นนี้จะเรียกว่าค่าประเมินความเห็นซึ่งจะใช้กันอย่างแพร่หลาย สำหรับการกระจายค่าประเมินความคิดเห็นโดยเฉลี่ย (MOS : Mean Opinion Score) นั้นค่าประเมินความคิดเห็นนี้สามารถใช้ได้กับการประเมินคุณภาพทุกชนิดโดยที่มันสามารถสะท้อนความต้องการคุณภาพของผู้ใช้บริการตามยุค ในทางตรงข้ามการเลือกเงื่อนไขในการทดสอบนั้นจะแสดงผลตามกลุ่มที่นำมาทดสอบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## คุณภาพความเสถียร

### คุณภาพความเสถียรคืออะไร

สำหรับวิธีการส่งข่าวสารที่ขาดเสียไม่ได้ในทางเศรษฐกิจหรือกิจกรรมทางสังคมนั้น บริการโทรศัพท์เป็นสิ่งที่มีความใกล้ชิดซึ่งต่อความเป็นอยู่ของประชากร ดังนั้นถึงแม้จะมีเหตุการณ์ของความเสียหายของอุปกรณ์ที่เกิดจากเพลิงไหม้หรือเกิดทราฟฟิกผิดปกติขึ้นก็ควรที่จะสามารถให้บริการได้เช่นเดิม ดังนั้นจึงมีความจำเป็นที่จะต้องรักษาค่าความน่าเชื่อถือของอุปกรณ์แต่ละชนิด เช่นสวิตชิงและเส้นทางส่ง เป็นต้น ซึ่งเป็นส่วนประกอบของโครงข่าย

คุณภาพความเสถียรนั้นเป็นสิ่งที่ใช้แสดงระดับที่สามารถรักษาบริการแบบปกติไม่ว่าจะเกิดความเสียหายของอุปกรณ์หรือทราฟฟิกที่ผิดปกติขึ้น

สำหรับคุณภาพความเสถียรนั้นถ้ายังมีระดับสูงมากก็จะยิ่งดีมากกว่านั้น แต่ทว่ายิ่งสูงมากจะนำไปสู่ค่าใช้จ่ายที่เพิ่มสูงตามไปด้วย ดังนั้นเมื่อคำนึงถึงผลกระทบต่อทางสังคมแล้วควรจะมีการกำหนดค่าเป้าหมายที่เหมาะสมให้อยู่ภายในขอบเขตที่ยินยอมของเงื่อนไขทางเทคนิคและความประหยัด และในทางปฏิบัติในการออกแบบการใช้งานรวมทั้งการบำรุงรักษานั้นจำเป็นที่จะต้องคำนึงถึงค่านี้ด้วย

ในการพิจารณาถึงวิธีการคิดคุณภาพความเสถียร หากค่าคุณภาพความเสถียรมีระดับที่ค่อนข้างน้อยแล้วจะแสดงว่าได้มีการยินยอมให้มีการหยุดชงักเวลาบริการบ้าง และในช่วงนี้อาจจะหมายถึงการสื่อสารไปยังที่ห่างไกลไม่สามารถกระทำได้อะไรก็ตามถ้าคำนึงถึงความสำคัญของการสื่อสารแล้วจำเป็นที่จะต้องมีการรักษาระดับการสื่อสาร ไม่ว่าจะกรณีเช่นใดและเป็นพื้นที่ใด ให้สามารถมีการติดต่อสื่อสารได้ หรือไม่ควรจะมีการตัดการสื่อสารไปถึงแม้จะเล็กน้อยก็ตาม

### ปัจจัยควบคุมคุณภาพความเสถียร

คุณภาพความเสถียรนั้นจะได้รับผลกระทบมาจากหลายๆ ปัจจัย ซึ่งมีปัจจัยที่สำคัญได้แก่

#### 1/ ปัจจัยภายนอก

แบ่งได้ 2 ชนิดคือ ความเสียหายจากธรรมชาติ เช่น เพลิงไหม้และอุบัติเหตุ เป็นต้น อีกชนิดหนึ่งคือ ความเสียหายที่เกิดจากมนุษย์ การควบคุมปัจจัยภายนอกนี้เป็นสิ่งที่ทำได้ยาก ดังนั้นในการออกแบบโครงข่ายโทรคมนาคมนั้นจำเป็นที่จะต้องมีการป้องกัน เช่นการสร้างเส้นทางส่งหลายเส้น การกระจายตำแหน่งอุปกรณ์สวิตชิงในหลายๆ จุด เป็นต้น

#### 2/ ปัจจัยภายใน

ปัจจัยภายในนั้นได้แก่ความน่าเชื่อถือของอุปกรณ์แต่ละชิ้น ระบบการบำรุงรักษา(เวลาใช้งานจนถึงเริ่มมีการซ่อมแซม) ประสิทธิภาพในการรักษา(เวลาที่ใช้ซ่อมแซมจริงๆ)

ปัจจัยภายในแบ่งได้ 3 ชนิดคือ ระดับความน่าเชื่อถือของโครงข่าย การบำรุงรักษาโครงข่าย และการปฏิบัติงาน โดยระดับความน่าเชื่อถือของโครงข่ายยังแบ่งย่อยอีกเป็นความน่าเชื่อถือของอุปกรณ์ การบำรุงรักษาอุปกรณ์ และส่วนประกอบของอุปกรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน่วยที่ใช้วัดคุณภาพความเสถียร

คุณภาพความเสถียรนั้นเป็นสิ่งที่แสดงคุณภาพบริการที่มองในแง่ผู้ใช้บริการ ดังนั้นหน่วยที่ใช้วัดนั้นจะต้องมีความเหมาะสมที่จะเชื่อมต่อกับความรู้สึกรู้สึกของผู้ใช้บริการ เมื่อเป็นเช่นนั้นการใช้ค่าความน่าจะเป็นที่การติดต่อสื่อสารใช้งานไม่ได้เนื่องจากความเสียหายเมื่อผู้ใช้บริการต้องการใช้งานนั้นจะเป็นหน่วยที่เหมาะสมที่สุด

ค่าความน่าจะเป็นนี้เป็นค่ารวมของความน่าจะเป็นของการเรียกที่เกิดขึ้นและการเปลี่ยนแปลงตามเวลาของความถี่ในการเกิดความเสียหายขึ้น อย่างไรก็ตามการจับจวบเอาความเปลี่ยนแปลงตามเวลานี้จะค่อนข้างยาก ดังนั้นจึงได้นำเอาอัตราที่อุปกรณ์ไม่สามารถทำงานซึ่งเป็นค่าที่เข้ากันได้กับคุณภาพความเสถียรมาเป็นหน่วยที่ใช้วัดคุณภาพของ คุณภาพความเสถียร

อัตราที่อุปกรณ์ไม่สามารถทำงานนี้จะมีข้อดีตรงที่ว่าง่ายต่อการเปรียบเทียบอุปกรณ์แต่ละชนิดที่มีอัตราความเสียหายและช่วงเวลาเสียหายที่แตกต่างกันรวมทั้งยังรวมเอาปัจจัยของความน่าเชื่อถือและการบำรุงรักษาเข้าไปด้วย นอกจากนี้ในกรณีที่อุปกรณ์มีการนิยาม อัตราที่อุปกรณ์ไม่สามารถทำงานของแต่ละส่วนของระบบ โทรวมกันแล้วอัตราที่ไม่สามารถทำงานโดยรวมก็สามารถรวมเอาค่าที่ใกล้เคียงจากอัตราที่ไม่สามารถทำงานของอุปกรณ์แต่ละส่วนได้ อย่างไรก็ตามในส่วนจากระบบผู้ใช้นั้นจะมีความยุ่งยากที่จะจับจวบเอาเวลาที่เกิดความเสียหายได้จึงได้ใช้อัตราความเสียหายแทนอัตราที่อุปกรณ์ไม่สามารถทำงาน

อัตราที่อุปกรณ์ไม่สามารถทำงานนั้นจะใช้ MTBF(Mean Time Between Failure) ซึ่งเป็นเวลาเฉลี่ยเริ่มจากระบบได้เข้าสู่สภาวะปกติอีกครั้ง ไปจนกระทั่งเกิดสภาวะความเสียหายขึ้น และค่า MTTR (Mean Time To Repair) ซึ่งเป็นเวลาเฉลี่ยในการซ่อมแซมซึ่งเริ่มจากเวลาที่ระบบเกิดความเสียหายขึ้นไปจนกระทั่งเวลาที่ระบบถูกแก้ไขให้ทำงานได้ปกติอีกครั้ง

## 2.1.2 ข้อดีและข้อเสียของสัญญาณาดิจิตอล

### 2.1.2.1 ข้อดีของการส่งสัญญาณาดิจิตอล

1. ข้อได้เปรียบประการแรกของการส่งสัญญาณาดิจิตอลคือมีภูมิคุ้มกันสัญญาณารบกวน สัญญาณานาลอกมีความเพี้ยนมากกว่าพัลส์ดิจิตอล ทางด้านรับของการส่งเพียงแค่ตรวจสอบสัญญาณตามช่วงห่างของพัลส์ว่ามีระดับ สูง หรือ ต่ำกว่าระดับที่กำหนด (THRESHOLD LEVEL)
2. พัลส์ดิจิตอลมีความเหมาะสมมากกว่าสัญญาณอนาลอกในขบวนการมัลติเพล็กซ์ สามารถปรับตัวและเชื่อมต่อกับอุปกรณ์ชนิดต่าง ๆ ได้ง่าย
3. สัญญาณาดิจิตอลง่ายในการวัดที่จะเปรียบเทียบกับสัญญาณอื่น ๆ สัญญาณาดิจิตอลถูกสร้างขึ้นมาใหม่ได้ในทางตรงกันข้าม สัญญาณอนาลอกไม่สามารถหลีกเลี่ยง สัญญาณรบกวนได้
4. สัญญาณาดิจิตอลง่ายต่อการตรวจสอบข้อผิดพลาด

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. เมื่อมองในแง่ของความประหยัดสัญญาณดิจิทัลเหมาะสมกับการส่งในระยะทางไกล และในทางตรงกันข้ามไม่มีความประหยัดเมื่อนำมาใช้ในการส่งในระยะทางใกล้ อุปกรณ์ต้นทางและปลายทางมีราคาแพงกว่าอย่างเห็นได้ชัดเพราะจำเป็นต้องใช้วงจรรองความถี่ที่มีประสิทธิภาพสูงในการที่จะคัดแยกความถี่ที่ส่งออกไป วงจรรองความถี่เหล่านี้ไม่สามารถจะรวมเป็น IC ได้ ดังนั้นจึงไม่สามารถทำให้ราคาถูกลงได้ง่ายสำหรับอุปกรณ์ทวนสัญญาณนั้น ไม่ค่อยแพงนักเมื่อเทียบกับอุปกรณ์สร้างสัญญาณใหม่ในระบบดิจิทัล ในทางตรงกันข้ามอุปกรณ์ต้นทางและปลายทางของระบบดิจิทัล ไม่จำเป็นต้องใช้วงจรรองความถี่ที่มีประสิทธิภาพสูงนักก็ได้ จึงทำให้ราคาถูกลงแต่สำหรับอุปกรณ์สร้างสัญญาณใหม่นั้น เนื่องจากจำเป็นต้องใช้อุปกรณ์ซึ่งมีหน้าที่เรียกง่าย ๆ ว่าฟังก์ชัน 3R (RESHAPING, RETIMING, REGENERATING) จึงทำให้มีราคาแพงกว่าของสัญญาณอนาลอก
6. เหมาะสำหรับการใช้บริการที่ไม่ใช่โทรศัพท์ การส่งสัญญาณดิจิทัลที่เหมาะสมที่สุดคือสัญญาณที่เป็นดิจิทัลอยู่แล้ว ไม่จำเป็นต้องแปลงสัญญาณอนาลอกให้เป็นสัญญาณดิจิทัลอีก นับเป็นการประหยัดที่และราคาได้
7. มีประสิทธิภาพสูง การรวมข้อมูลและสัญญาณโทรศัพท์เข้าด้วยกันเป็นสิ่งที่ปรารถนาอย่างยิ่งเนื่องจากใน 1 ช่องสัญญาณโทรศัพท์ดิจิทัลสามารถส่งได้เร็วกว่าช่องสัญญาณโทรศัพท์อนาลอก
8. มีการลดลงของจำนวนและขนาดของอุปกรณ์ บริการทางอนาลอกมีหลายชั้นคอนของการมอดูเลชัน เป็นปัจจัยประกอบให้พื้นที่ใช้สอยและราคาของอุปกรณ์สูงขึ้น

### 2.1.2.2 ข้อเสียของการส่งสัญญาณดิจิทัล

1. การส่งสัญญาณดิจิทัลต้องใช้แถบความถี่ (BANDWIDTH) กว้างกว่าการส่งสัญญาณอนาลอก ผลที่ตามมาคืออุปกรณ์สร้างสัญญาณใหม่อัตราการขยายสูงกว่าเพื่อที่จะเอาชนะการลดทอนของสายส่งที่สูงขึ้นด้วย ดังนั้นเมื่อใช้ระยะห่างระหว่างอุปกรณ์ทวนสัญญาณเท่ากัน ในระบบการส่งสัญญาณดิจิทัลนั้นไม่สามารถบรรจุสัญญาณได้จำนวนเท่ากับระบบการส่งสัญญาณอนาลอก สัญญาณดิจิทัลต้องใช้แถบความถี่ กว้างกว่าการส่งสัญญาณอนาลอกเสมือนของมันถึง 8 เท่า ดังในรูปที่ 2.2 จะแสดงการเปรียบเทียบความต้องการใช้แถบความถี่ของระบบอนาลอกและดิจิทัลที่ใช้ในการส่งสัญญาณความถี่ของ ไนควิสต์จะเป็นความถี่ที่สูงสุดที่ถูกคิโคไลซ์ ความถี่นี้ในหน่วยเฮิรตซ์จะเท่ากับครึ่งหนึ่งของอัตราของดิจิทัลในหน่วยบิตต่อวินาที

$$F_N = (1/2 F_D)$$

โดยที่  $F_N$  = ความถี่ของไนควิสต์ในหน่วยเฮิรตซ์

$F_D$  = อัตราของดิจิทัลในหน่วยบิตต่อวินาที

2. มีสัญญาณรบกวนแฝงอยู่ในตัว การส่งสัญญาณดิจิทัลนั้นจะไม่มีสัญญาณรบกวนและครอสทอล์คจากที่อื่น แต่ว่ากระบวนการ PCM นั้นจะมีแซมปลิงนอยส์ และ ควอนไทซ์นอยส์ร่วมอยู่อย่างหลีกเลี่ยง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไม่ได้ แต่อย่างไรก็ตามในทางเทคนิคแล้วสามารถจะลดแอมพลิจูดของนอยส์เหล่านี้ได้ จึงไม่ค่อยมีผลกระทบต่อการใช้งานจริง ๆ เท่าใดนัก

## 2.2 หลักการของพัลส์โค้ดมอดูเลชัน

ขั้นตอนการแปลงสัญญาณอนาลอกไปเป็นสัญญาณดิจิทัล และจะมีการแปลงกลับ สัญญาณเสียงอนาลอกจะถูกทำการสุ่มค่า (Sampling) แปลงเป็นตัวเลข (Quantizing) และเข้ารหัส (Coding) ซึ่งทั้งสามขั้นตอนนี้เรียกรวมกันว่า การแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล (A/D Conversion) ปกติแล้วสัญญาณอนาลอกจะต่อเนื่องกันตามแกนเวลา การสุ่มค่าจะนำค่าแอมพลิจูดของสัญญาณอนาลอกบางค่าในช่วงเวลาที่ห่างกันคงที่มาเรียงต่อกัน วิธีนี้เปรียบเสมือนการมอดูเลตทางแอมพลิจูด โดยมีสัญญาณพาหะเป็นขบวนพัลส์ที่มีคาบเวลาคงที่ ซึ่งมอดูเลตกับสัญญาณอนาลอกนั่นเอง ผลลัพธ์ที่ได้เป็นสัญญาณที่ไม่ต่อเนื่องกันตามแกนเวลา (PAM)

การส่งสัญญาณดิจิทัลในปัจจุบันนั้นมีความแตกต่างจากระบบการส่งสัญญาณอนาลอก --โดยการทำงานของระบบการส่งสัญญาณอนาลอกจากข่าวสารประเภทต่าง ๆ จะถูกเปลี่ยนให้เป็นสัญญาณไฟฟ้าที่ระดับแตกต่างกัน หลังจากนั้นจะส่งผ่านไปยังสายนำสัญญาณและอุปกรณ์ปลายทางที่ต้องการแต่การทำงานของระบบการส่งสัญญาณดิจิทัลจะส่งไปในลักษณะของพัลส์ซึ่งใช้หลักการของ PAM PCM และ DM จากความต้องการติดต่อสื่อสารระยะไกล สัญญาณเสียงพูดของมนุษย์ซึ่งอยู่ในช่วงความถี่ที่มีความยาวคลื่นมาก หากต้องการส่งเสียงพูดออกไปในอากาศก็จำเป็นต้องใช้เสาอากาศที่มีขนาดสูงมากซึ่งไม่เหมาะสมและอาจมีปัญหาที่มีสัญญาณรบกวนได้ง่าย จึงมีการคิดค้นเทคนิคที่ทำให้เปลี่ยนความถี่ของเสียงพูดให้ไปอยู่ในอีกช่วงความถี่หนึ่งบนแถบความถี่ การมอดูเลชันเป็นเทคนิคที่สำคัญ เป็นวิธีการเปลี่ยนรูปแบบของสัญญาณหนึ่ง (ในที่นี้คือสัญญาณพาหะ) ให้เป็นไปตามรูปแบบของสัญญาณอีกชุดหนึ่งซึ่งเป็นข้อมูลหรือเสียงพูดที่ต้องการส่ง สัญญาณข้อมูลหรือเสียงพูดจะถูกเรียกว่า สัญญาณมอดูเลต (Modulating Signal) ส่วนสัญญาณพาหะถูกเรียกว่า แคร리어 (Carrier) หรือมอดูเลตเวฟ (Modulated Wave)

สำหรับการมอดูเลตแบบง่าย ๆ คือ PAM (PULSE AMPLITUDE MODULATION) เป็นวิธีการที่เปลี่ยนจากสัญญาณอนาลอกเป็นสัญญาณดิจิทัลโดยการแซมปลิงจากสัญญาณอนาลอกออกเป็นพัลส์ แต่ยังคงใช้แอมพลิจูดของสัญญาณอนาลอกอยู่ ส่วนระบบ DM (DELTA MODULATION) ได้ถูกนำมาใช้ในบางวงจรเท่านั้น ซึ่งข้อดีคือ ราคาถูก

ระบบ PCM จะเป็นการพัฒนาในการตอบสนองทั้งสองส่วนแรกคือทางด้านเทคนิคของพัลส์และการประหยัดค่าใช้จ่าย จึงเป็นวิธีการที่ใช้กันอยู่ในปัจจุบันและเป็นมาตรฐานในการมอดูเลชันสัญญาณที่ใช้กับระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.2.1 ระบบพัลส์มอดูเลชัน

เมื่อจำแนกระบบของพัลส์มอดูเลชันแล้วจะมี 2 ระบบกว้าง ๆ คือ ระบบพัลส์อนาล็อกมอดูเลชัน และ ระบบพัลส์ดิจิตอลมอดูเลชัน แบบแรกได้จากการแซมปลิงสัญญาณอนาล็อกให้เป็นค่าดิจิตอลในช่วงเวลาที่เท่ากันอย่างสม่ำเสมอแล้วทำการส่งในหลาย ๆ รูปแบบ โดยยังคงรักษาสัญญาณอนาล็อกเดิมได้ ดังเช่นระบบ PAM (Pulse Amplitude Modulation), PWM (Pulse Width Modulation), PPM (Pulse Phase Modulation) และ PFM (Pulse Frequency Modulation) ส่วนแบบที่สองนั้นจะใช้ค่าแบบดิจิตอลทั้งเวลาและแอมพลิจูดโดยผ่านกระบวนการ ควอนไทซิง (Quantizing) และการเข้ารหัส (Coding) ซึ่งจะกล่าวให้รายละเอียดในตอนหลัง ระบบนี้แบ่งออกเป็น 2 แบบคือ PNM (Pulse Number Modulation) และ PCM (Pulse Code Modulation) พัลส์มอดูเลชันระบบต่าง ๆ ที่กล่าวมาข้างต้นพอสรุปได้เป็นดังนี้

ระบบพัลส์มอดูเลชัน แบ่งเป็น

1. ระบบพัลส์อนาล็อกมอดูเลชัน แบ่งย่อยได้ 4 แบบดังนี้
  - PAM
  - PWM
  - PPM
  - PFM
2. ระบบพัลส์ดิจิตอลมอดูเลชัน แบ่งย่อยได้ 2 แบบดังนี้
  - PNM
  - PCM

ในระบบแบบอนาล็อก ปริมาณที่เป็นอนาล็อก อย่างเช่น PAM และ PWM นั้น เมื่อมันถูกส่งออกไปยังด้านรับ ถ้ามีนอยส์ปนอยู่ในช่องสัญญาณใด ๆ

ก็จะไม่สามารถแยกสัญญาณเดิมออกมาได้อย่างแจ่มชัด ซึ่งระบบต่าง ๆ เหล่านี้จะมีนอยส์มากกว่าระบบดิจิตอลพัลส์มอดูเลชัน แต่อย่างไรก็ตาม ระบบ PFM เป็นการมอดูเลตแบบความถี่จากสัญญาณเดิม ดังนั้นจึงมีนอยส์น้อยกว่าของ PAM, PWM และ PPM จึงถูกนำไปใช้ในระบบการส่งสัญญาณภาพไปในระบบเคเบิลใยแก้ว

ระหว่างหลายปีที่ผ่านมา การสื่อสารข้อมูลแบบอิเล็กทรอนิกส์ ได้เติบโตขึ้นและมีบางอย่างที่เปลี่ยนแปลงในอดีตที่ผ่านมา การสื่อสารข้อมูลทางอิเล็กทรอนิกส์ มักจะใช้เทคนิคการมอดูเลตข้อมูลทางอนาล็อก อย่างเช่น แอมพลิจูดมอดูเลชัน (AM) ฟรีควอนซ์มอดูเลชัน (FM) เฟสมอดูเลชัน (PM) ถูกแทนที่ที่การสื่อสารข้อมูลแบบดิจิตอลที่ทันสมัยกว่า ในระบบการสื่อสารข้อมูลแบบดิจิตอล - จะเสนอข้อได้เปรียบหลายประการที่เหนือกว่าการสื่อสารข้อมูลแบบอนาล็อก ทั้งในด้านกระบวนการ ทั้งในด้านการผลิตเพื่อกซ์ และทั้งในการกำจัดสัญญาณรบกวน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เรื่องของการสื่อสารข้อมูลทางไฟฟ้าก็คือการส่งสัญญาณ การรับและกระบวนการของข่าวสาร ข้อมูลซึ่งใช้ลงจรทางอิเล็กทรอนิกส์ ข่าวสารข้อมูลเป็นความรู้หรือสิ่งที่รับได้ รูปที่ 2. จะแสดงบล็อกไดอะแกรมอย่างย่อของระบบสื่อสารทางไฟฟ้า ซึ่งจะสามารถย่อได้เบี่ยงส่วนย่อย ๆ คือส่วนแหล่งกำเนิด ส่วนเป้าหมาย และส่วนตัวกลางการส่งสัญญาณ ข่าวสารจะถูกแพร่กระจายผ่านระบบการสื่อสารในรูปแบบของสัญลักษณ์ซึ่งอาจจะเป็นอนาลอก เช่นเสียงพูด ข่าวสารของภาพวิดีโอ เสียงดนตรี หรือข่าวสารแลลดิจิตอล(แบบดิจิต)อย่างเช่นข้อมูล BCD รหัสทางตัวเลข สัญลักษณ์ทางกราฟิก หรือข่าวสารแบบค่าเบส อย่างไรก็ตามโดยทั่วไปแล้วข่าวสารจากแหล่งกำเนิดจะไม่เหมาะสมสำหรับการส่ง อย่างเช่นระบบการสื่อสารแบบดิจิตอลสัญญาณอนาลอกถูกเปลี่ยนเป็นรูปแบบของดิจิตอลเพื่อการส่งสัญญาณด้วยการสื่อสารข้อมูลในระบบอนาลอกสัญญาณดิจิตอลก็ถูกเปลี่ยนให้อยู่ในรูปแบบของอนาลอกเพื่อรับสัญญาณ

การมอดูเลชันโดยทั่ว ๆ ไป เป็นกระบวนการที่องค์ประกอบหนึ่งหรือมากกว่าหนึ่งอย่างของรูปคลื่นจะเป็นแปลงโดยมีความสัมพันธ์โดยตรงกับข้อมูลข่าวสาร ตัวอย่างเช่น คลื่นสัญญาณรูปขายน้จะมีสามองค์ประกอบที่สามารถเปลี่ยนแปลงคือ แอมพลิจูด , ความถี่ และ เฟส

$$E_c(t) = A \sin(\omega_c t + \phi)$$

การทำให้สัญญาณข่าวสารเปลี่ยนค่า A จะทำให้เกิดการมอดูเลชันทางแอมพลิจูด (AM) การเปลี่ยนค่า  $\omega_c$  หรือ  $\phi$  จะเป็นการมอดูเลชันทางความถี่หรือเฟส โดยสัญญาณรูปขายน้ที่ยังไม่ได้มอดูเลต โดยชนิดต่าง ๆ ของการมอดูเลตจะถูกแสดงในสมการ

$$S(t) = A(t) \sin[ 2\pi f(t) + \phi(t) ]$$

- S(t) : คลื่นพาหะที่มอดูเลตแล้ว
- A(t) : แอมพลิจูด
- f(t) : ความถี่
- $\phi(t)$  : เฟส

ถ้าค่าที่ถูกมอดูเลตแล้วมีความต่อเนื่อง จะเป็นการมอดูเลชันแบบอนาลอก แต่ถ้ามีการระบุค่าที่ต้องการการมอดูเลตนั้นจะเรียกว่าเป็นแบบดิจิตอล

ต่อไปนี้จะอธิบายถึงพัลส์มอดูเลชันแบบต่าง ๆ เพิ่มเติมพอเป็นสังเขป

**2.2.1.1 พัลส์แอมพลิจูดมอดูเลชัน (PAM)**

หลักการเบื้องต้นของการมอดูเลต และดีมอดูเลตแบบ PAM นั้น คือ สวิตช์จะปิดเฉพาะเวลาแซมปลิงเท่านั้น ขนาดของพัลส์ที่ได้รับ จะเป็นสัดส่วนโดยตรง กับแอมพลิจูด ของสัญญาณเดิม

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.2.1.2 พัลส์วัดส่วนมอดูเลชัน (PWM)

เป็นหลักการของมอดูเลชัน และ ดีมอดูเลชัน แบบ PWM ที่เอาที่พู่ทงของคอมแพเรเตอร์จะเป็น “high” เมื่อสัญญาณอนาล็อกมีแอมพลิจูดสูงกว่าของลักษณะคลื่น แบบฟันเลื่อย (sawtooth) เท่านั้น และ ขบวนการพัลส์ที่ได้ จะมีความกว้างเปลี่ยนแปลง ไปกับ แอมพลิจูดของสัญญาณเดิม

### 2.2.1.3 พัลส์เฟสมอดูเลชัน (PPM)


เมื่อเปลี่ยนสัญญาณเดิมให้เป็น PWM แล้ว ถ้าทำให้โมโนสเตเบิลมัลติไวเบเรเตอร์ ทำงานที่จุดตกของพัลส์แล้ว จะได้พัลส์ที่มีความกว้างคงที่ กล่าวคือ จากจุดเริ่มต้น ที่ แชนเปลิ่งมาถึงจุดนี้จะเป็นแอมพลิจูดของสัญญาณเดิม

### 2.2.1.4 พัลส์ฟรีควเอนซีมอดูเลชัน (PFM)

วิธีนี้จะใช้ V-F (Voltage – Frequency) คอนเวอร์เตอร์ซึ่งเปลี่ยนอินพุทโวลเทจของสัญญาณเดิม ให้เป็นความถี่ที่สูงบ้างต่ำบ้างตามขนาดของสัญญาณ และเมื่อตัดขอล (slicing) ด้วยระดับที่คงที่ก็จะได้ PFM ตามต้องการ


### 2.2.1.5 พัลส์นัมเบอร์มอดูเลชัน (PNM)

สัญญาณอนาล็อกจะถูกเปลี่ยนให้เป็น PWM ก่อน แล้วผ่านวงจร “AND” ก็จะได้ PNM ตาม จังหวะการปิด-เปิดของคล็อกพัลส์



รูป 2.5 แสดงพัลส์มอดูเลชันแบบต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 2.6 แสดงตัวอย่างการทำงานของพัลส์มอดูเลชัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.2 พัลส์โค้ดมอดูเลชัน

ในปัจจุบันระบบ PCM ถูกนำไปใช้อย่างกว้างขวางโดยเฉพาะสำหรับสัญญาณเสียง และในระยะหลังๆ นี้ การพัฒนาระบบนี้เพื่อนำไปใช้กับสัญญาณภาพก็มีบทบาทขึ้นด้วย

การเข้ารหัสแบบ PCM ได้รับความนิยม และมีการพัฒนามาตลอดทั้งทางด้านเทคนิคต่าง ๆ และราคา จนกลายเป็นระบบที่ทำกันมากในปัจจุบัน จนกลายเป็นมาตรฐานของการมอดูเลชันสำหรับระบบดิจิตอลสวิตชิง รูปที่ 2.7 แสดงถึงระบบ PCM กับการคอมแพนดิ่งสัญญาณอนาลอก




รูป 2.7 แสดงตัวอย่างการทำงานของเบื้องต้นพัลส์ โค้ด มอดูเลชัน

2.2.3 หลักการเบื้องต้นของ PCM

PCM เป็นเทคนิคในการแปลงแรงดัน ไฟฟ้าที่เปลี่ยนแปลงจากเวลา ต่อเวลาเป็นขบวนการพัลส์ รหัสเลขฐานสองของเวลาที่เหมือนกัน ขบวนการเปลี่ยนแปลงนี้มีด้วยกัน 3 ขั้นตอน คือ


- SAMPLING
- QUANTIZING
- ENCODING



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 รูป 2.8 ระบบ PCM ที่ถูกคอมแพนดิ่ง  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.2.3.1 การแซมปลิง (SAMPLING)

การแซมปลิง คือ การทำสัญญาณที่มีค่าต่อเนื่อง ให้เป็นแบบดิสครีทในช่วงเวลาที่เท่า ๆ กัน และตามทฤษฎีการแซมปลิงนั้น องค์ประกอบสำคัญที่ต้องคำนึงถึงในการสุ่มค่าสัญญาณคือการใช้ความถี่ของพัลส์เท่าไรจึงจะเหมาะสมสิ่งนี้ได้ผ่านการพิสูจน์ทางคณิตศาสตร์และตั้งเป็นทฤษฎีเรียกว่า ทฤษฎีการสุ่มค่า (Sampling Theorem) ซึ่งกล่าวว่า สัญญาณที่มีแอมพลิจูดเป็นฟังก์ชันของเวลาทำการสุ่มค่าทุก ๆ ช่วงเวลาที่ห่างคงที่เมื่อทำการสุ่มค่าด้วยความถี่อย่างต่ำเป็น 2 เท่าของความถี่สูงสุดของสัญญาณนั้นแล้วก็จะสามารถเก็บข่าวสารหรือเนื้อหาของสัญญาณต้นแบบไว้ได้ทั้งหมด




รูป 2.9 (a) สัญญาณอินพุตเป็นอนาลอก (b) พัลส์ที่เป็นสุ่มตัวอย่าง  
(c) สัญญาณ PAM (d) รหัส PCM

เนื่องจากสัญญาณเสียงที่ใช้ในระบบโทรศัพท์นั้น ถูกจำกัดให้มีความถี่ระหว่าง 0.3- 3.4 kHz ดังนั้นอัตราการแซมปลิงต่ำสุดจะต้องเท่ากับ 6.8 kHz สำหรับในทางปฏิบัติจะใช้ 8 kHz คือ แซมปลิงทุกๆ ช่วงเวลาที่ใช้ในการสุ่มค่าแต่ละครั้งเท่ากับ 1/8,000 วินาที หรือ 125 ไมโครวินาที

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


CCITT (International Telephone & Telegraph Consultative Committee) แนะนำให้ใช้ในความถี่ของการสุ่มค่า 8 กิโลเฮิร์ตซ์ สำหรับสัญญาณเสียง ซึ่งปกติแล้วแถบความถี่สัญญาณเสียงที่ใช้ในระบบโทรศัพท์มีค่าจำกัดระหว่าง 0.3 ถึง 3.4 กิโลเฮิร์ตซ์ ดังนั้นค่าความถี่  $f_s$  ตามทฤษฎีความจะเป็น 2 เท่าของ 3.4 กิโลเฮิร์ตซ์ หรือเท่ากับ 6.8 กิโลเฮิร์ตซ์ อย่างไรก็ตามในการปฏิบัติจะใช้ค่าความถี่เท่ากับ 8 กิโลเฮิร์ตซ์ ด้วยเหตุผลทางด้านเทคนิคในการสร้างวงจรกรองสัญญาณจะได้ง่ายขึ้น



รูป 2.10 วงจรแซมเปิลและโฮลด์

การแซมปลิงนี้ จะแปลงสัญญาณอนาล็อกให้เป็นขบวนพัลส์ ซึ่งเรียกว่า PAM และจะมีผลดีได้จะต้องมีเงื่อนไขดังต่อไปนี้


- สัญญาณอินพุตจะต้องไม่มีองค์ประกอบเกินความถี่สูงสุด  $f_0$
- ขบวนพัลส์ที่ใช้สำหรับแซมปลิงจะต้องเป็น อิมพัลส์ซึ่งมีความกว้าง 0 และมีแอมพลิจูดเป็นอนันต์
- ทางด้านรับ ต้องใช้วงจรกรองความถี่ต่ำตามอุดมคติ (Ideal low pass filter) ซึ่งยอมให้ความถี่ต่ำกว่า  $f_0$  ผ่านได้ทั้งหมด



รูป 2.11 รูปคลื่นของแซมเปิลและโฮลด์

(a) สัญญาณอินพุตเป็นอนาลอก (b) พัลส์ที่เป็นสุ่มตัวอย่าง (c) แรงดันในตัวเก็บประจุ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้เผยแพร่โดยกระดานข่าวการค้นคว้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.12 สัญญาณ PAM (a) สัญญาณอินพุท (b) แซมเปิลพัลส์ (c) สัญญาณ PAM

ในรูปที่ 2.12 แสดงให้เห็นแถบเวลา (Time Domain) ของสัญญาณ PAM ซึ่งได้ผ่านขั้นตอนการสุ่มค่าแล้วโดยมีความถี่สูงสุดของสัญญาณอนาล็อก ( $f_m$ ) และความถี่ของการสุ่มค่า ( $f_s$ ) เมื่อนำขบวนสัญญาณพัลส์มาวิเคราะห์ทางคณิตศาสตร์ด้วยอนุกรมฟูรีเยร์ (fourier series) พบว่าประกอบด้วยฮาร์โมนิกของสัญญาณไซน์ (sine) ที่มีความถี่เป็นทวีคูณของความถี่ขบวนพัลส์รวมกันอยู่ ( $0, f_s, 2f_s, 3f_s, 4f_s, \dots$ )

แต่อย่างไรก็ตาม ในทางปฏิบัตินั้นจะไม่สามารถทำให้เป็นไปตามเงื่อนไขดังกล่าวข้างต้นได้  
 เอกสารนี้เป็นเอกสารลิขสิทธิ์ในเล่มสำหรับการศึกษาเพื่อการค้าเท่านั้น เมื่อเผยแพร่เห็นประโยชน์ในการค้า  
 อย่างสมบูรณ์ เมื่อเป็นเช่นนี้จะเกิดการพัวพัน(distortion) ต่างๆเกิดขึ้น คือ  
 ไม่วากรณ์ใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่แบบสิ่งนี้และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- การพัวพันเกิดจากแถบคลื่นซ้อนกัน (Aliasing distortion)

เกิดจากสัญญาณอินพุตมีองค์ประกอบความถี่สูงกว่าครึ่งหนึ่งของความถี่ที่ใช้ในการแซมปลิงถึงรวมอยู่ด้วยขบวนพัลส์ PAM ที่ได้รับจะมีสเปกตรัมเกิดขึ้น โดยมีความถี่สเปก-ตรัมซ้อนกันระหว่างสัญญาณเดิมกับไซด์แบนด์ที่ต่ำกว่า จึงเป็นการลำบากที่จะทำให้สัญญาณเดิมกลับคืนมาได้อย่างสมบูรณ์ แม้ว่าวงจรกรองความถี่จะกรองความถี่ที่สูงกว่าความถี่สูงสุดออกแล้วก็ตาม ก็ยังคงเหลือรอยสัปเปอร์นอยซ์อยู่กับสัญญาณที่มอดูเลตแล้วนั่นเอง จากรูปที่ 2.13 จะเห็นว่าความถี่  $f_s$  มีค่ามากกว่า 2 เท่าของค่าความถี่  $f_m$  ความถี่แถบข้าง (side band) จะไม่ซับซ้อนทับกัน ซึ่งกรณีนี้สามารถนำสัญญาณอนาลอกกลับคืนมาได้โดยการผ่านวงจรกรองผ่านความถี่ต่ำ (low pass filter) ในทางตรงข้าม (ดูรูป 2. ประกอบ) ถ้าความถี่  $f_s$  มีค่าน้อยกว่า 2 เท่าของความถี่  $f_m$  ความถี่แถบข้าง (side band) จะซ้อนทับกันซึ่งไม่มีวิธีการใด ๆ ที่จะนำสัญญาณอนาลอกกลับคืนมาได้




รูป 2.13 การพัวพันเกิดจากแถบคลื่นซ้อนกัน

- การพัวพันเกิดจากการสอดแทรก (Interpolation distortion)

ในทางปฏิบัติยังไม่สามารถสร้างวงจรกรองความถี่ต่ำผ่านได้อย่างสมบูรณ์ เพียงแต่สร้างให้มีลักษณะใกล้เคียงกันเท่านั้น ดังนั้นจึงไม่สามารถที่จะขจัดความถี่ซึ่งสูงกว่าความถี่สูงสุดของสัญญาณและฮาร์โมนิกส์ต่าง ๆ ออกไปได้อย่างสมบูรณ์จึงทำให้เกิดการสอดแทรกเข้าไปปนกับสัญญาณที่ได้จากการมอดูเลต


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.14 การพัวพันเกิดจากการสอดแทรก

### 2.2.3.2 การจัดระดับ


ขบวนพัลส์ PAM ที่ผ่านการแซมปลิงมาแล้ว ยังถือว่าเป็นชนิดอนาล็อกอยู่ คือมันจะมีแอมพลิจูดที่เปลี่ยนแปลงอย่างต่อเนื่องไปกับเวลาที่เป็นช่วงๆ การจัดระดับคือกระบวนการที่เปลี่ยนแอมพลิจูดของ PAM เหล่านั้นให้เป็นค่าตัวเลขแบบดิจิทัล



รูป 2.15 กราฟแสดงความสัมพันธ์ของแรงดันอินพุตและเอาท์พุท

(a) ฟังก์ชัน โอนย้ายเป็นเส้นตรง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.15 (ต่อ) กราฟแสดงความสัมพันธ์ของแรงดันอินพุตและเอาต์พุต

(b) การควอนไทซ์เซชัน

(c)  $Q_e$

แอมพลิจูดของแชนเนลลิงทุกตัวของ PAM จะถูกจัดให้เป็นระดับซึ่งเรียกว่าระดับควอนไทซ์ โดยมีระยะห่างระหว่างระดับข้างเคียง เรียกว่า ควอนไทซ์อินเทอร์วัล (Quantizing interval) หรือควอนไทซ์ซึ่งสตีพนั้นเท่ากัน กรณีนี้เรียกว่าการจัดระดับแบบยูนิฟอร์มหรือแบบลิเนียร์ (Uniform Quantizing) และอีกกรณีหนึ่งเรียกว่าการจัดระดับแบบนอนยูนิฟอร์ม (Non-uniform Quantizing) คือ บริเวณที่สัญญาณมีแอมพลิจูดต่ำจะใช้ควอนไทซ์ซึ่งสตีพแคบๆ และในทางตรงกันข้าม บริเวณที่สัญญาณมีแอมพลิจูดสูงจะใช้ควอนไทซ์ซึ่งสตีพกว้างๆ ซึ่งการทำให้เป็นแบบนอนยูนิฟอร์มนั้นจะใช้หลักการของคอมแพนดิง (Companding) เข้าช่วย ในขั้นตอนต่อมาสัญญาณ PAM นั้นถูกส่งไปผ่านการแปลงเป็นตัวเลข โดยแบ่งขนาดของแอมพลิจูดออกเป็นช่วงๆ (ดูในรูปที่ 2.16) ค่าของแต่ละช่วงที่ถูกแบ่งเรียกว่าระดับค่าตัวเลข (quantizing level) และระยะที่ถูกแบ่งเรียกว่าช่วงของตัวเลข (quantizing interval) ขนาดของแต่ละสัญญาณสุ่มในสัญญาณ PAM จะถูกแทนด้วยระดับค่าตัวเลข (quantizing level) ที่ใกล้เคียงกับขนาดของมัน ตัวอย่างเช่น สัญญาณที่ถูกสุ่มที่เวลา  $t_1$  มีขนาด 2.8 จะถูกแทนด้วยระดับ 3.0 หรือที่เวลาสัญญาณ  $t_2$  สัญญาณสุ่มมีขนาด 6.2 จะถูกแทนด้วยระดับ 6.0 (ดูรูปที่ 2.16) ซึ่งเป็นการกระทำระดับสัญญาณให้มีช่วงห่างที่แน่นอน เพื่อให้สามารถนำไปแปลงเป็นรหัสฐานสองที่สอดคล้องกับแต่ละระดับ

สัญญาณ PAM ที่ถูกแปลงเป็นตัวเลขแล้วจะเป็นเพียงค่าประมาณของสัญญาณอนาล็อก ดังนั้นจึงทำให้เกิดมีค่าผิดพลาดระหว่างสัญญาณทั้งสองทางขนาดของแอมพลิจูด ค่าผิดพลาดนี้เรียกว่าสัญญาณรบกวนจากการแปลงเป็นตัวเลข (quantizing noise) หรือการผิดเพี้ยนจากการแปลงเป็นตัวเลข (quantizing distortion) (ดูรูปที่ 2.17) ขนาดของสัญญาณรบกวนจากการแปลงเป็นตัวเลขจะกระจายสม่ำเสมอในช่วงของตัวเลข และไม่มีขึ้นอยู่กับแอมพลิจูดของสัญญาณอนาล็อก

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือสงวนชื่อผู้แต่งและเนื้อหาเป็นทรัพย์สินทางปัญญาให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ด้วยเหตุผลที่ว่าแอมพลิฟิเคชันของสัญญาณรบกวนจากการแปลงเป็นตัวเลขไม่มีทางเกินกว่าช่วงของตัวเลข ดังนั้นสัญญาณรบกวนจากการแปลงเป็นตัวเลขในรูปที่ 2. 17 จึงน้อยกว่าหากเรากำหนดให้ช่วงของตัวเลขมีช่วงเล็กเพียงพอแล้ว สัญญาณจากการแปลงเป็นตัวเลขก็จะสามารถลดลงสู่ระดับที่เหมาะสม

นั่นคือระดับกำลังงานของสัญญาณรบกวนจากการแปลงเป็นตัวเลขนั้นค่อนข้างจะคงที่และเป็นอิสระจากระดับกำลังงานของสัญญาณอนาลอก จะเห็นได้ว่าสัญญาณรบกวนจากการแปลงเป็นตัวเลขนี้เป็นสิ่งที่ไม่สามารถเลี่ยงได้ แต่สามารถทำให้ลดลงเพื่อรักษาระดับคุณภาพของเสียง (เช่นความชัดเจน)

หลังจากผ่านการแปลงเป็นตัวเลขแล้ว สัญญาณ PAM ที่ได้จะนำไปเข้ารหัสโดยเปลี่ยนเป็นรหัสฐานสอง จากรูปที่ 2. แต่ละค่าที่ผ่านการเปลี่ยนแปลงเป็นตัวเลขแล้วจะถูกแปลงเป็นเลขฐานสอง 3 บิต สัญญาณที่ได้นี้เรียกว่าสัญญาณ PCM (Pulse Code Modulation) ระดับค่าตัวเลขจะถูกกำหนดโดยจำนวนบิตของเลขฐานสอง ของแต่ละค่า เช่น ถ้าใช้  $n$  บิต ในการเข้ารหัสต่อหนึ่งค่าจะได้จำนวนค่าตัวเลขเท่ากับ  $2^n$  ระดับซึ่ง ทาง CCITT แนะนำให้ใช้การเข้ารหัส 8 บิต ต่อหนึ่งค่า หรือ ให้มีระดับค่าของตัวเลขเท่ากับ  $2^8 = 256$  ระดับ

จากทฤษฎีสายส่งสัญญาณทำให้เราทราบว่าหากทำการส่งสัญญาณ PCM ไปตามสายส่งสัญญาณ จะเกิดการผิดเพี้ยนของสัญญาณได้เนื่องจากสัญญาณรบกวน การแทรกสอด (interference) ระหว่างทาง และการตอบสนองความถี่ (frequency response) ของสายส่งซึ่งมีการรบกวนมากสำหรับสัญญาณความถี่สูง และลดทอนน้อยสำหรับสัญญาณความถี่ต่ำ เนื่องจากค่าของตัวเหนี่ยวนำและตัวเก็บประจุที่กระจายอยู่ในสายส่ง จะประพาคตัวเป็นวงจรกรองผ่านสัญญาณความถี่ต่ำ ทำให้สัญญาณ PCM ผิดเพี้ยนรูปทรงไป แต่ปัญหานี้ได้ถูกแก้ไขโดยการสร้างสัญญาณ PCM ขึ้นใหม่ที่ด้านรับ ตรวจจับที่เครื่องรับยังสามารถตัดสินใจได้อย่างถูกต้องว่าสัญญาณเพี้ยนที่ได้รับนั้นเป็นบิตค่า 0 หรือค่า 1

หากต้องการส่งสัญญาณ PCM ไปในระยะทางไกล ๆ โดยไม่ใช่โมเด็มก็ต้องมีอุปกรณ์ทวนสัญญาณเรียกว่าเครื่องทวนสัญญาณแบบสร้างขึ้นใหม่ (regenerative repeater) ซึ่งจะสร้างสัญญาณ PCM ที่ผิดเพี้ยนไปขึ้นใหม่ และทำการส่งต่อไปยังเครื่องรับหรืออุปกรณ์ทวนสัญญาณอีกตัวหนึ่ง (ดังรูปที่ 2.26) จะเห็นได้ว่าเราสามารถที่จะกำจัดผลของสัญญาณรบกวน การแทรกสอด และการผิดเพี้ยนรูปทรงเนื่องจากผลตอบสนองทางความถี่ของสายส่งลงได้ ดังนั้นการส่งสัญญาณระบบดิจิทัลจะไม่มีผลกระทบของสัญญาณรบกวนและสัญญาณแทรกสอด ดังเช่นที่พบเห็นในการส่งสัญญาณระบบอนาลอก ซึ่งเป็นข้อดีที่เห็นได้ชัดของระบบดิจิทัลที่เหนือระบบอนาลอก

ด้านรับเมื่อเครื่องรับได้สัญญาณดิจิทัล PCM ก็จะแปลงกลับไปเป็นสัญญาณอนาลอก (ดูในรูปที่ 2.7 และ 2.8) โดยผ่านขั้นตอนการถอดรหัสและการกรองสัญญาณซึ่งเรียกขั้นตอนทั้งสองรวมกันว่าการเปลี่ยนสัญญาณดิจิทัลไปเป็นสัญญาณอนาลอก (D/A conversion)

การถอดรหัสนั้นก็ตรงข้ามกับการเข้ารหัส (ดูในรูปที่ 2.7 และ 2.8) โดยเริ่มต้นจากการหัสฐานสองที่มาจากเครื่องรับสัญญาณ PCM จะถูกนำมาคำนวณและสร้างเป็นระดับค่าตัวเลข และสัญญาณสุ่มค่าจะถูกสร้างขึ้นมาใหม่ ซึ่งสอดคล้องกับระดับที่คำนวณได้จากข้อมูลฐานสองที่ได้รับนี้ สัญญาณ PCM ที่ถูกแปลงเป็นตัวเลขแล้วด้านส่งก็จะถูกสร้างขึ้นมาใหม่ที่ด้านรับ ซึ่งสัญญาณที่ได้ก็ยังคงมีสัญญาณรบกวนจาก

การแปลงเป็นตัวเลขเช่นเดียวกับทางด้านส่ง สัญญาณ PCM ที่สร้างขึ้นใหม่ที่ด้านรับก็จะถูกส่งผ่านความถี่ต่ำ ก็จะได้สัญญาณเสียงอนาล็อกต่อเนื่องตามแกนเวลา

ในการสื่อสารระบบ PCM สิ่งที่เราไม่สามารถหลีกเลี่ยงได้คือสัญญาณรบกวนจากการแปลงเป็นตัวเลขเพื่อลดผลที่เกิดขึ้นนี้จึงแก้ปัญหาโดยใช้ขบวนการอัดและขยายสัญญาณ (ไม่ใช่การขยายสัญญาณแบบเชิงเส้นเหมือนวงจรเครื่องเสียง) จากที่เคยกล่าวแล้วว่าระดับสัญญาณรบกวนจากการเปลี่ยนเป็นตัวเลขค่อนข้างจะคงที่และไม่ขึ้นกับระดับกำลังงานของสัญญาณเสียง ดังนั้นอัตราส่วนของสัญญาณเสียงต่อสัญญาณรบกวนจากการแปลงเป็นตัวเลข ( $S/N_Q$ ) จะดีเมื่อระดับความแรงสัญญาณเสียงสูง และจะเลวเมื่อระดับเสียงต่ำ (ดูรูปที่ 2.24)

ในทางปฏิบัติหากต้องการให้คุณภาพเสียงดีแล้วค่า  $S/N_Q$  ควรจะมีค่าคงที่ในทุก ๆ ระดับความแรงของสัญญาณและไม่ควรแก้ปัญหาด้วยการใช้จำนวนบิตมากเกินไปด้วยจุดประสงค์นี้มีการลดจำนวนช่วงของตัวเลขลงที่แอมพลิจูดของสัญญาณต่ำ ๆ และขยายช่วงของตัวเลขขึ้นที่แอมพลิจูดสัญญาณสูง ๆ การแปลงเป็นตัวเลขแบบนี้จึงมีช่วงของตัวเลขไม่เท่ากันแตกต่างกันไปตามระดับแอมพลิจูดของสัญญาณ ซึ่งเรียกว่าการแปลงเป็นตัวเลขแบบไม่สม่ำเสมอ (non-uniform quantizing) (ดูรูปที่ 2.17) ด้วยเหตุผลดังนี้

การกระจายของแอมพลิจูดของสัญญาณเสียงนั้น ไม่สม่ำเสมอ (มีการแกว่งขึ้นลงตลอดเวลา) แอมพลิจูดต่ำ ๆ มีโอกาสเกิดมากกว่าแอมพลิจูดสูง ๆ ดังนั้นค่า  $S/N_Q$  สามารถที่จะสังเคราะห์ขึ้นได้ดีกว่า ถ้าสัญญาณรบกวนจากการแปลงเป็นตัวเลขที่มีโอกาสเกิดมากกว่าและถูกทำให้เพิ่มสำหรับค่าแอมพลิจูดที่มีโอกาสเกิดมากกว่า และถูกทำให้เพิ่มสำหรับค่าแอมพลิจูดที่มีโอกาสเกิดน้อยกว่า

ในรูปที่ 2.17 เป็นการเปรียบเทียบให้เห็นสัญญาณรบกวนจากการแปลงเป็นตัวเลขที่เกิดขึ้นจากการแปลงเป็นตัวเลขแบบสม่ำเสมอ และการแปลงเป็นตัวเลขแบบไม่สม่ำเสมอจะเห็นได้ว่าการแปลงเป็นตัวเลขแบบไม่สม่ำเสมอสามารถที่จะลดสัญญาณรบกวนจากการแปลงเป็นตัวเลขได้ที่ค่าแอมพลิจูดสัญญาณต่ำ ๆ


ในกรณีของการแปลงเป็นตัวเลขแบบสม่ำเสมอ จะต้องใช้จำนวนระดับค่าตัวเลขประมาณ 2,000 ระดับเพื่อที่จะรักษาคุณภาพเสียงพูดให้อยู่ในเกณฑ์ดี แม้ที่ระดับสัญญาณแอมพลิจูดต่ำก็ตาม ซึ่งจะต้องใช้จำนวนบิตต่อสัญญาณถึง 11 บิต ซึ่งการใช้จำนวนบิตมากเช่นนี้ต้องใช้อุปกรณ์พัลส์ความเร็วสูงมากซึ่งทำให้ระบบมีราคาแพง ในขณะที่การแปลงเป็นตัวเลขและไม่สม่ำเสมอต้องการเพียง 1287 ระดับ ค่าตัวเลขและ 7 แบบ ต่อสัญญาณสุ่มหนึ่งค่า เท่านั้นก็เพียงพอที่จะทำให้ได้ค่า  $S/N_Q$  ระดับเดียวกับการแปลงเป็นตัวเลขแบบไม่สม่ำเสมอที่ระดับสัญญาณแอมพลิจูดต่ำ อย่างไรก็ตาม CCITT แนะนำการใช้งานการแปลงเป็นตัวเลขแบบไม่สม่ำเสมอด้วยรหัส 8 บิต ต่อสัญญาณสุ่มหนึ่งค่า และ 256 ระดับค่าตัวเลขเพื่อให้มั่นใจว่าได้คุณภาพเสียงดีพอ (ดูรูปที่ 2.17)

การแปลงเป็นตัวเลขแบบสม่ำเสมอสร้างขึ้น โดยใช้หลักการจัดการกับสัญญาณที่ด้านส่งและด้านรับซึ่งเรียกว่าการอัดและการขยายตามลำดับ รูปที่ 2.23 แสดงให้เห็นหลักการนี้ทางด้านส่งสัญญาณที่มีแอมพลิจูดสูงจะถูกอัด (compressed) ใช้โดยตัวอัด (compressor) ไม่แล้วนำไปแปลงเป็นตัวเลขแบบไม่สม่ำเสมอ (ดูรูปที่ 2.23) ส่วนที่ด้านรับสัญญาณจะถูกขยาย (expander) ไม่แล้วนำไปแปลงเป็นตัวเลขแบบไม่สม่ำเสมอ (ดูรูปที่ 2.23) ทั้งหมดนี้ทั้งหมดยกเว้นการอัดและขยายสัญญาณเสียง

สม่ำเสมอ ขบวนการนี้ทำให้เกิดผลลัพธ์แบบเดียวกับการเปลี่ยนช่วงของตัวเลขโดยขึ้นกับขนาดของแอมพลิจูดทางด้านรับสัญญาณ PAM จะถูกสร้างขึ้นมาใหม่โดยการส่งสัญญาณไปยังเครื่องขยาย (expander) ซึ่งมีคุณสมบัติตรงข้ามกับเครื่องอัด (ดูในรูปที่ 2.18)

สัญญาณเสียงนั้นมีช่วงการแกว่งขึ้นลงของสัญญาณกว้าง (wide dynamic range) ซึ่งการที่จะได้คุณภาพเสียงดีขั้นนั้น สัญญาณรบกวนจากการแปลงเป็นตัวเลข ต้องมีอัตราส่วนวงที่เมื่อเทียบกับแอมพลิจูดของสัญญาณตลอดช่วงความกว้างของการแกว่งขึ้นลงของแอมพลิจูดสัญญาณต่ำ ๆ เพื่อที่จะระบุสิ่งนี้จึงแก้โดยการใช้คุณสมบัติของฟังก์ชันลอการิทึม (logarithmic) ในการอัดและขยายสัญญาณ ซึ่งมีผลให้สัญญาณรบกวนจากการแปลงเป็นตัวเลขที่ระดับแอมพลิจูดสัญญาณต่ำ ๆ สามารถลดลงอย่างน่าพอใจ และเราสามารถที่จะรักษาค่า  $S/N_0$  ไว้ให้คงที่ตลอดย่านแกว่งขึ้นลงของแอมพลิจูดของสัญญาณ

CCITT แนะนำให้ใช้คุณสมบัติของลอการิทึม ในการอัดและขยายสัญญาณสองแบบดังนี้ แบบแรกเรียกกันว่า A-law นิยมใช้กันในแถบยุโรป ส่วนอีกแบบเรียกว่า  $\mu$ -law นิยมใช้กันในแถบอเมริกาเหนือและญี่ปุ่น ในรูปที่ 2.22 และรูปที่ 2.21 แสดงให้เห็นคุณสมบัติการอัดและการขยายของ A-law และ  $\mu$ -law ตามลำดับเส้นโค้งทั้งสองแสดงให้เห็นลักษณะการอัดสำหรับแอมพลิจูดของสัญญาณซีกบวก (ซีกลบเป็นลักษณะคล้ายกันแต่ไม่ได้แสดงรูปไว้) CCITT แนะนำการอัดและการขยายแบบลอการิทึมถูกนำมาใช้ในการปฏิบัติโดยการแบ่งเส้นโค้งออกเป็นช่วง ๆ แต่ละช่วงประมาณด้วยกราฟเส้นตรง โค้งของ A-law และ U-law นั้นถูกประมาณด้วยกราฟเส้นตรง 13 ช่วงและ 15 ช่วงตามลำดับซึ่งทั้ง A-law และ U-law ใช้ระดับค่าตัวเลข 256 ระดับและเข้ารหัสแต่ละสัญญาณสุ่ม 1 ค่า ด้วย 8 บิต




รูป 2.16 การจัดระดับ

สัญญาณ PAM ที่ถูกจัดระดับแล้วนี้จะเป็นเพียงค่าโดยประมาณของสัญญาณอนาล็อกเท่านั้น ดังนั้นส่วนเกินและส่วนขาดจากการจัดระดับจึงเป็นค่าผิดพลาดระหว่างสัญญาณเดิมและค่าที่ได้จัดระดับ ซึ่งค่าผิดพลาดนี้เรียกว่าควอนไทซ์นอยส์ (Quantizing noise) หรือความพร่าเพี้ยนจากการควอนไทซ์-

(Quantizing Distortion) ขนาดของสัญญาณรบกวน จากการแปลงเป็นตัวเลข จะกระจายสม่ำเสมอในเอกสารถึงเป็นเอกสารถึงส่วนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าระหว่างช่วงของตัวเลข และไม่ขึ้นอยู่กับการแอมพลิจูดของสัญญาณอนาล็อก

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


หลังจากผ่านการแปลงเป็นตัวเลขแล้ว สัญญาณ PAM ที่ได้จะนำไปเข้ารหัสโดยเปลี่ยนเป็นรหัสฐานสอง จากรูปที่ 2. แต่ละค่าที่ผ่านการเปลี่ยนแปลงเป็นตัวเลขแล้วจะถูกแปลงเป็นเลขฐานสอง 3 บิต สัญญาณที่ได้นี้เรียกว่าสัญญาณ PCM (Pulse Code Modulation) ระดับค่าตัวเลขจะถูกกำหนดโดยจำนวนบิตของเลขฐานสอง ของแต่ละค่า เช่น ถ้าใช้  $n$  บิต ในการเข้ารหัสต่อหนึ่งค่าจะได้จำนวนค่าตัวเลขเท่ากับ  $2^n$  ระดับซึ่ง ทาง CCITT แนะนำให้ใช้การเข้ารหัส 8 บิต ต่อหนึ่งค่า หรือ ให้มีระดับค่าของตัวเลขเท่ากับ  $2^8 = 256$  ระดับ



รูป 2.17 (a) การจัตระดับแบบเชิงเส้น (b) การจัตระดับแบบไม่เป็นเชิงเส้น

### 2.2.3.3 คอมแพนดิง

คอมแพนดิงเป็นชื่อรวมของวงจรคอมเพรสเซอร์ (compressor) ซึ่งใช้สำหรับด้านส่ง และวงจรเอกซ์แพนเดอร์ (expander) ซึ่งใช้สำหรับด้านรับ



รูป 2.18 กระบวนการพื้นฐานในการคอมแพนดิง

เนื่องจากการจัตระดับสัญญาณแบบยูนิฟอร์มจะมีข้อเสียเกิดขึ้นมากโดยเฉพาะในช่วงที่มีแอมพลิจูดต่ำ จึงแก้ไขโดยใช้คอมแพนดิงเข้าช่วย ก็จะเปลี่ยนให้มีการจัตระดับของสัญญาณ PAM แบบนีออนยูนิฟอร์มตามที่ได้กล่าวมาแล้วข้างต้น ซึ่งกรณีนี้ที่จัตระดับแบบยูนิฟอร์มนั้นจะใช้ประมาณ 2,000 ระดับ จึงจะรักษาคุณภาพของเสียงให้ดี ในการเข้ารหัสจะต้องใช้ถึง 11 บิตต่อแซมเปิล 1 ตัว แต่ถ้าใช้แบบนี้ออนยูนิฟอร์มแล้วจะใช้เพียง 7 บิตต่อแซมเปิล 1 ตัว ซึ่งจะเท่ากับมีระดับเพียง 128 ระดับ เท่านั้น ก็เพียงพอที่จะทำให้  $S/N_0$  ใกล้เคียงกับการจัตระดับสัญญาณแบบ ยูนิฟอร์มแล้ว ทาง CCITT กำหนดว่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ให้ใช้ 8 บิตต่อแชนเนล 1 ตัว และระดับการควอนไทซ์ 256 ก็จะเป็นการรับรองว่าเสียงพูดจะมีคุณภาพที่ดีเพียงพอต่อความต้องการแล้ว

Sign bit 1 = + 0 = -	3-Bit segment identifier  000 to 111	4-Bit quantization interval A B C D  0000 to 1111
----------------------------	--	--

รูป 2.19 การคอมแพนดิงสัญญาณดิจิทัล 12 บิต เป็น 8 บิต


Segment	12-Bit linear code	8-Bit compressed code
0	s0000000ABCD	s000ABCD
1	s0000001ABCD	s001ABCD
2	s000001ABCDX	s010ABCD
3	s00001ABCDXX	s011ABCD
4	s0001ABCDXXX	s100ABCD
5	s001ABCDXXXX	s101ABCD
6	s01ABCDXXXXX	s110ABCD
7	s1ABCDXXXXXX	s111ABCD

ตารางที่ 2.1 แสดงการเข้ารหัสแบบ  $\mu$ -law


8-Bit compressed code	12-Bit recovered code	Segment
s000ABCD	s0000000ABCD	0
s001ABCD	s0000001ABCD	1
s010ABCD	s000001ABCD1	2
s011ABCD	s00001ABCD10	3
s100ABCD	s0001ABCD100	4
s101ABCD	s001ABCD1000	5
s110ABCD	s01ABCD10000	6
s111ABCD	s1ABCD100000	7

ตารางที่ 2.2 แสดงการถอดรหัสแบบ  $\mu$ -law


คุณลักษณะของคอมเพรสเซอร์ที่ใช้สำหรับประกอบการเข้ารหัสสัญญาณเสียงในปัจจุบันคือ  $\mu$ -law ซึ่งใช้ใน Hierarchy ของระบบ 1.5 Mbps เป็นมาตรฐานของทางยุโรป และ A-law ใช้ใน Hierarchy ของระบบ 2 Mbps เป็นมาตรฐานของทางอเมริกาและญี่ปุ่น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับรูป 2.20 คุณลักษณะการบีบอัดแบบ  $\mu$  Law อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 2.21 คุณลักษณะการบีบอัดแบบ  $\mu$  255




รูป 2.22 คุณลักษณะการบีบอัดแบบ A-87.6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 2.23 คุณลักษณะการบีบอัด (Compression)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับงานใช้งานเพื่อการศึกษาเท่านั้น ไม่สามารถให้นำไปใช้ประโยชน์ด้านการค้า  
 รูป 2.24 ความสัมพันธ์ระหว่างระดับอินพุตต่อ  $S/N_0$  เมื่อใช้คอมแพนดิงวิธีต่างๆ  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากทฤษฎีสายส่งสัญญาณทำให้เราทราบว่าหากทำการส่งสัญญาณ PCM ไปตามสายส่งสัญญาณ จะเกิดการผิดเพี้ยนของสัญญาณได้เนื่องจากสัญญาณรบกวน การแทรกสอด (interference) ระหว่างทาง และการตอบสนองความถี่ (frequency response) ของสายส่งซึ่งมีการรบกวนมากสำหรับสัญญาณความถี่สูง และลดทอนน้อยสำหรับสัญญาณความถี่ต่ำ เนื่องจากค่าของคัวเหนี่ยวนำและตัวเก็บประจุที่กระจายอยู่ในสายส่ง จะประพฤติตัวเป็นวงจรกรองผ่านสัญญาณความถี่ต่ำ ทำให้สัญญาณ PCM ผิดเพี้ยนรูปทรงไป แต่ปัญหานี้ได้ถูกแก้ไข โดยการสร้างสัญญาณ PCM ขึ้นใหม่ที่ด้านรับ ทราบว่าเครื่องรับยังสามารถตัดสินใจได้อย่างถูกต้องว่าสัญญาณเพี้ยนที่ได้นั้นเป็นบิตค่า 0 หรือค่า 1



รูป 15.27 ผลตอบสนองพัลส์ (a) ผลตอบสนองเมื่อผ่าน BPF  
(b) สเปกตรัมของพัลส์สี่เหลี่ยมที่มีคาบเวลาเท่ากับ  $T$

หากต้องการส่งสัญญาณ PCM ไปในระยะทางไกล ๆ โดยไม่ใช้โมเด็มก็จะต้องมีอุปกรณ์ทวนสัญญาณเรียกว่าเครื่องทวนสัญญาณแบบสร้างขึ้นมาใหม่ (regenerative repeater) ซึ่งจะสร้างสัญญาณ PCM ที่ผิดเพี้ยนไปขึ้นมาใหม่ และทำการส่งต่อไปยังเครื่องรับหรืออุปกรณ์ทวนสัญญาณอีกตัวหนึ่ง (ดังรูปที่ 2.27) จะเห็นได้ว่าเราสามารถที่จะกำจัดผลของสัญญาณรบกวน การแทรกสอด และการผิดเพี้ยนรูปทรงเนื่องมาจากกรณีใดๆ ทั้งสิ้น อีกทั้งยังมีเทคนิคแบบอื่น ๆ และต้องอ้างอิงถึงงานของเอกสารที่กล่าวถึงในหัวข้อนี้ไปใช้


จากผลตอบสนองทางความถี่ของสายส่งลงได้ ดังนั้นการส่งสัญญาณระบบดิจิทัลจะไม่มีผลกระทบของสัญญาณรบกวนและสัญญาณแทรกสอด ดังเช่นที่พบเห็นในการส่งสัญญาณระบบอนาลอก ซึ่งเป็นข้อดีที่เห็นได้ชัดของระบบดิจิทัลที่เหนือระบบอนาลอก

ด้านรับเมื่อเครื่องรับได้สัญญาณดิจิทัล PCM ก็จะแปลงกลับไปเป็นสัญญาณอนาลอก (ดูในรูปที่ 2.7) โดยผ่านขั้นตอนการถอดรหัสและการกรองสัญญาณซึ่งเรียกขั้นตอนทั้งสองรวมกันว่าการเปลี่ยนสัญญาณดิจิทัลไปเป็นสัญญาณอนาลอก (D/A conversion)

การถอดรหัสนั้นก็ตรงข้ามกับการเข้ารหัส (ดูในรูปที่ 2.7) โดยเริ่มต้นจากรหัสฐานสองที่มาจากเครื่องรับสัญญาณ PCM จะถูกนำมาคำนวณและสร้างเป็นระดับค่าตัวเลข และสัญญาณสุ่มค่าจะถูกสร้างขึ้นใหม่ ซึ่งสอดคล้องกับระดับที่คำนวณได้จากข้อมูลฐานสองที่ได้รับนี้ สัญญาณ PCM ที่ถูกแปลงเป็นตัวเลขแล้วค่านับก็จะถูกสร้างขึ้นใหม่ที่ด้านรับ ซึ่งสัญญาณที่ได้ก็ยังคงมีสัญญาณรบกวนจากการแปลงเป็นตัวเลขเช่นเดียวกับทางด้านส่ง สัญญาณ PCM ที่สร้างขึ้นใหม่ที่ด้านรับก็จะถูกส่งผ่านความถี่ต่ำ ก็จะได้สัญญาณเสียงอนาลอกต่อเนื่องตามแกนเวลา


2.2.3.4 การเข้ารหัส

หลังจากขบวนพัลส์ PAM ได้ผ่านกระบวนการจัดระดับมาแล้ว จะต้องเปลี่ยนขนาดเหล่านั้นให้เป็นรหัสไบนารี กรณีที่เป็นสัญญาณเสียงสำหรับการส่งทางโทรศัพท์จะถูกเปลี่ยนเป็นรหัส 8 บิต ซึ่งสามารถแสดงค่าแอมพลิจูดได้เท่ากับ 256 ค่า ตัวอย่างเช่น ถ้าจัดระดับของสัญญาณได้ค่าเท่ากับ 5 ก็จะทำให้การเข้ารหัสไบนารีมีรูปแบบเป็น 101 เป็นต้น



รูป 2.26 บล็อกไดอะแกรมของระบบ PCM

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.27 บล็อกไดอะแกรมของรีเจนเนอเรทีฟ รีพีทเตอร์

### 2.3 การส่งข้อมูลแบบมัลติเพล็กซ์แบบแบ่งเวลา

จากสัญญาณเสียงที่ถูกแซมปลิงด้วยความถี่ 2 เท่าของข้อมูลข่าวสาร แล้วเปลี่ยนเป็นรหัส PCM ขนาด 8 บิตซึ่งสัญญาณดิจิทัลนี้จะถูกส่งไปที่ระบบสายส่งทุก ๆ  $125 \mu\text{sec}$  (ช่วงเวลาเท่ากับ  $1/8000 = 125 \mu\text{sec}$ ) พร้อมทั้งสัญญาณซึ่งเป็นตัวกำหนดเฟรม (FRAME ALIGNMENT) เมื่อทำการเพิ่มความถี่ในการส่งรหัส PCM มากขึ้น ความกว้างของพัลส์แต่ละพัลส์จะแคบลง ทำให้มีช่องว่างระหว่างเฟรมทุก ๆ เฟรมมากขึ้น

#### 2.3.1 การเข้ามัลติเพล็กซ์

การมัลติเพล็กซ์ คือ การส่งข่าวสาร (สัญญาณเสียง หรือ สัญญาณข้อมูล) จากแหล่งกำเนิดสัญญาณมากกว่าหนึ่งแหล่งกำเนิด ไปสู่แหล่งปลายทางมากกว่าหนึ่งแหล่งปลายทางด้วยตัวกลางที่ใช้ในการส่งเดียวกัน การส่งอาจจะใช้ตัวกลางที่ใช้ในการส่งเดียวกันแต่ไม่จำเป็นต้องใช้เวลาเดียวกัน ถ้าหากเราสามารถทำการแทรกสัญญาณเสียง สัญญาณดิจิทัลอื่น ๆ ในช่วงเวลาที่ว่าง และสามารถจัดระยะเวลาเหมาะสมที่ด้านรับในการรับสัญญาณที่แทรกเข้าไปได้ถูกต้องเราก็จะสามารถทำการส่งสัญญาณดิจิทัลได้มากกว่า 2 ชนิด บนสายส่งสัญญาณเดียวกัน หลักการดังกล่าวแสดงในรูป 2.26 แสดงตัวอย่างที่ข่าวสารจาก 3 สายที่กำลังเข้ามาถูกแบ่งตามช่วงเวลาถูกมัลติเพล็กซ์บนสายส่งเส้นเดียวกันและแสดงการดีมัลติเพล็กซ์สัญญาณด้วย การมัลติเพล็กซ์

การมัลติเพล็กซ์เป็นกระบวนการที่ทำให้เกิดการส่งสัญญาณสองช่องหรือมากกว่าไปบนช่องทางการติดต่อสื่อสารช่องเดียว การมัลติเพล็กซ์จะมีผลให้เกิดการเพิ่มของช่องสัญญาณสื่อสาร ดังนั้นข่าวสารจำนวนมากขึ้นก็จะสามารถส่งได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มันมีโอกาสด้านการสื่อสารมากเมื่อมันจะเป็นหรือต้องการที่จะขนส่งมากกว่าหนึ่งเสียงหรือข้อมูลการประยุกต์โดยตัวมันเองจะต้องการการควบคุมสัญญาณและค่าใช้จ่ายจะสามารถประหยัดได้โดยการใช้ช่องสัญญาณการสื่อสารเดียว การประยุกต์ในเรื่องโทรศัพท์และ telemetry เป็นตัวอย่างที่ดี ในการสื่อสารผ่านดาวเทียม การมัลติเพล็กซ์เป็นสิ่งจำเป็นเมื่อที่จะทำให้ระบบมีความสามารถและมีความพอใจในเรื่องค่าใช้จ่าย

telemetry เป็นการแสดงตัวอย่างที่ดี telemetry จะเป็นกระบวนการของการวัดเป็นระยะทาง ระบบ telemetry ถูกใช้เพื่อที่จะคุณลักษณะทางฟิสิกส์ของการประยุกต์บางอย่าง เพื่อจุดประสงค์ในการกำหนดสถานะและเงื่อนไขในการทำงานของมัน ข่าวสารนี้อาจจะใช้เป็นการป้อนกลับ ในระบบควบคุมแบบป้อนกลับ ดังตัวอย่างการทำงานด้านสเปซคราฟท์และการประยุกต์ด้านเคมีจะใช้ระบบ telemetry เพื่อคุณลักษณะทางฟิสิกส์อย่างเช่น ความร้อน ความดัน และความเร็ว ระดับของแสง จะถูกมอนิเตอร์ออกมาตัวเซนเซอร์จะตรวจจับคุณลักษณะเหล่านี้ แล้วเปลี่ยนในรูปของสัญญาณไฟฟ้า สัญญาณเหล่านี้ก็จะส่งไปในหลาย ๆ ทางเพื่อจะส่งไปยังศูนย์กลางของการแสดงผล

ทางที่เป็นพื้นฐานที่สุดในการส่งสัญญาณหลาย ๆ สัญญาณที่หนึ่งไปยังอีกที่หนึ่งก็คือใช้ช่องทางการสื่อสารช่องหนึ่งในแต่ละหนึ่งสัญญาณ ดังเช่นตัวอย่างสัญญาณแต่ละอันจะส่งผ่านสายไฟคู่หนึ่ง ถ้ามันเป็นการส่งในระยะทางไกล ๆ สัญญาณจะถูกลดคุณภาพลง และเทคนิคพิเศษจะถูกนำมาใช้เพื่อรักษาคุณภาพในการส่งโดยการใช้สายไฟหลายคู่ จะเป็นการสิ้นเปลืองมาก เมื่อสัญญาณที่จะต้องมอนิเตอร์มีจำนวนมาก สายคู่เคเบิลเป็นจำนวนมากก็ควรนำมาใช้ มันจะทำให้ค่าใช้จ่ายเพิ่มขึ้นและเพิ่มความยุ่งยากในการต่อ ในทางทฤษฎีนั้นจะประหยัดกว่าถ้าสัญญาณ telemetry ทุกสัญญาณจะถูกส่งไปด้วยเคเบิลเส้นเดียว

### 2.3.2 การเข้ามัลติเพล็กซ์แบบซิงโครนัส

การเข้ามัลติเพล็กซ์ชนิดนี้แบ่งออกเป็น 2 วิธีคือ Frequency Synchronized Multiplexing(FSM) และ Phase Synchronized Multiplexing (PSM) ซึ่งจะกล่าวรายละเอียดดังต่อไปนี้

FSM เป็น TDM ซึ่งกระทำหลังจากได้ทำการซิงโครไนซ์ความถี่ของสัญญาณดิจิทัลที่อินพุตจากช่องสัญญาณดิจิทัลต่างๆ โดยวิธีทางเทคนิคในการซิงโครไนซ์โครงข่ายโดยสมบูรณ์แล้ว หลักการของ FSM โดยที่อินพุตทั้ง 2 ช่องเป็นสัญญาณดิจิทัลที่ผ่านการซิงโครไนซ์โครงข่ายมาแล้ว (มีความถี่เท่ากัน) ในขณะนี้จะปรากฏจitter(การคลาดเคลื่อนของตำแหน่งในแต่ละบิตตามแกนเวลา)เล็กน้อย แต่หน่วยความจำจะทำให้สัญญาณดิจิทัลที่เข้ามาทางอินพุตทั้งสองพอร์ทมีบิตเฟสเหมือนกัน ได้นอกจากนั้นรีดคล็อกในหน่วยความจำทั้งสองซึ่งมีความถี่เป็น 2 เท่าของความถี่สัญญาณอินพุตจะอ่านข้อมูลสลับกันไปก็จะได้มัลติเพล็กซ์ซึ่งมีความเร็วเป็นสองเท่าของอินพุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




อนึ่ง โดยทั่วไปในระหว่างการเข้ามัลติเพล็กซ์นั้น จะใส่สัญญาณสำหรับเป็นเฟรมอะไลน์เมนต์ ในช่วงเวลาที่คงและที่ด้านรับก็จะค้นหาสัญญาณนี้จากสัญญาณมัลติเพล็กซ์แล้วแยกสัญญาณดิจิทัลให้กับอินพุทพอร์ท 1 และพอร์ท 2 ต่อไป

- PSM เป็น TDM ซึ่งมีหลักการคล้ายกับของแบบ FSM สัญญาณดิจิทัลอินพุทที่เข้ามาจะผ่านการชิงโครไนซ์ความถี่มาแล้ว ในหน่วยความจำนั้นไม่เพียงแต่จะทำให้ TDM มีเฟสเท่ากันเท่านั้น แต่จะทำให้สัญญาณดิจิทัลระดับต่ำกว่ามีเฟรมเฟสเท่ากันด้วย หลักการของ PSM ในสัญญาณดิจิทัลที่มี 2 อินพุท ตามรูปเดียวกัน สัญญาณที่ผ่านการชิงโครไนซ์มาแล้วจากอินพุท 1 และอินพุท 2 จะผ่านเข้าไปยังหน่วยความจำแต่ละตัวซึ่งหน่วยความจำนี้จะทำได้ 1 เฟรมจากนั้นจะจัดเฟรมเฟสเพื่อส่งให้แก่ มัลติเพล็กซ์เซอร์ต่อไป

ในการจัดเฟรมนั้นสัญญาณที่เข้ามาก่อนจะถูกจำไว้ชั่วคราว ทันทีที่เฟรมอะไลน์เมนต์พัลส์ของสัญญาณช่องอื่นซึ่งมาทีหลังเข้ามาถึง ข้อมูลในหน่วยความจำทั้งสองจะถูกอ่านพร้อมๆ กัน ดังนั้นเฟรมเฟสระหว่างสัญญาณทั้งสองซึ่งแตกต่างกันก่อนที่จะเข้าไปยัง MEM 1 และ MEM 2 นั้น เมื่อสัญญาณออกจาก MEM 1 และ MEM 2 แล้วจะมีเฟรมเฟสเหมือนกัน วิธีนี้ที่เอาที่พู่ของมัลติเพล็กซ์เซอร์ไม่จำเป็นต้องใส่เฟรมอะไลน์เมนต์พัลส์ของสัญญาณแต่ละช่องก็ได้ ซึ่งสามารถจะใส่เฟรมอะไลน์เมนต์ลงในสัญญาณดิจิทัลมัลติเพล็กซ์ที่เอาที่พู่ของมัลติเพล็กซ์เซอร์ได้เลย เพราะว่าเมื่อด้านรับตีเทคได้พัลส์นี้แล้วไม่เพียงแต่จะรู้ว่าป็นสัญญาณของพอร์ทใดเท่านั้น ยังสามารถตีเทคช่องต่างๆ เหล่านั้นได้โดยตรงอีกด้วย ตามที่ได้กล่าวมาแล้ว FSM จึงมีข้อดีเป็นอย่างมากคือสามารถแยกช่องสัญญาณดิจิทัลออกจากสัญญาณมัลติเพล็กซ์ได้โดยตรง ถ้านำข้อดีนี้ไปใช้ก็จะเป็นการสะดวกที่จะแยกหรือเพิ่มช่องสัญญาณพิเศษลงไป หรือสับเปลี่ยนช่องกันระหว่างสัญญาณดิจิทัลเหล่านั้น โดยที่ยังรักษาสภาพของสัญญาณดิจิทัลมัลติเพล็กซ์ไว้ในรูปเดิม

แนวความคิดหลักของการมัลติเพล็กซ์อย่างง่ายจะแสดงดังรูป 2.27 สัญญาณอินพุทหลาย ๆ สัญญาณ จะถูกรวมเข้าด้วยกันและกัน มัลติเพล็กซ์เซอร์ เข้าไปเป็นสัญญาณเดี่ยว ซึ่งจะส่งผ่านตัวกลางการสื่อสาร ในทางกลับกันสัญญาณที่ผ่านการมัลติเพล็กซ์มาแล้วจะถูกมอดูเลตเข้ากับคลื่นพาห์ก่อนที่จะมีการส่งออกไป ที่ปลายสุดของการติดต่อสื่อสารตัวมัลติเพล็กซ์จะใช้เพื่อแยกแต่ละสัญญาณให้อยู่ในรูปเดิม มันจะมีชนิดของการมัลติเพล็กซ์อยู่ 2 ชนิดพื้นฐาน การมัลติเพล็กซ์ตามการแบ่งตามเวลา (Time Division Multiplex; TDM) การมัลติเพล็กซ์ตามการแบ่งตามความถี่ (Frequency Division Multiplex; FDM) โดยการพูดโดยทั่ว ๆ ไป ระบบ FDM จะใช้กับข่าวสารในรูปแบบของสัญญาณอนาลอก ขณะที่ระบบ TDM จะใช้กับข่าวสารที่เป็นดิจิทัล สำหรับเทคนิคทาง TDM จะพบในการใช้งานทางด้านอนาลอก ด้วยเพราะว่า กระบวนการในการแปลงจากอนาลอกเป็นดิจิทัล และการแปลงจากดิจิทัลเป็นอนาลอก เป็นเรื่องปกติธรรมดา ความแตกต่างทางด้านพื้นฐานระหว่างเทคนิคทั้งสองนี้ก็คือใน FDM สัญญาณในแต่ละตัวจะถูกส่งและถูกกำหนดความถี่ที่แตกต่างกันภายในแบนด์วิดธ์ปกติ ส่วนใน TDM สัญญาณหลายสัญญาณจะถูกส่งในช่วงของเวลา (time slot) ที่แตกต่างกันให้หัวข้อต่อไปเราพิจารณาถึงกระบวนการ FDM และ TDM ให้ลึกซึ้งยิ่งขึ้น

ไม่วารณใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MUX, multiplexer  
 DMUX, demultiplexer


### 2.3.3 การส่งข้อมูลแบบมัลติเพล็กซ์

การมัลติเพล็กซ์โดยส่วนใหญ่มีอยู่ 2 วิธีคือ

#### 1. การส่งข้อมูลแบบมัลติเพล็กซ์แบบแบ่งความถี่ (FREQUENCY-DIVISION MULTIPLEX)

การมัลติเพล็กซ์โดยการแบ่งตามความถี่ (FDM)

การมัลติเพล็กซ์โดยการแบ่งตามความถี่ จะมีพื้นฐานบนความคิดที่ว่าสัญญาณจำนวนมากสามารถใช้แบนด์วิดท์ ของช่องสัญญาณการสื่อสารปกติร่วมกันได้ สัญญาณหลายสัญญาณที่จะต้องส่งผ่านช่องการสื่อสารจะต้องใช้ความถี่ที่นำมาผสมแยกจากกัน พาหะแต่ละตัวจะอยู่บนความถี่ที่แตกต่างกัน สัญญาณที่ผสมแล้วจะถูกบวกเข้าด้วยกันเพื่อที่จะจัดรูปแบบที่ช่องสัญญาณรวมเป็นช่องเดียวที่ซึ่งจะส่งไปผ่านช่องการสื่อสารช่องเดียว




รูปที่ 2.28 บล็อกไดอะแกรมของระบบ FDM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.28 จะแสดงบล็อกไดอะแกรม ทัว ๆ ไปของระบบ FDM สัญญาณแต่ละสัญญาณที่จะส่ง จะป้อนให้กับวงจรมอดูเลเตอร์ พาหะของมอดูเลเตอร์แต่ละตัว  $f_c$  จะมีความถี่ที่แตกต่างกันค่าความถี่พาหะมักจะเท่ากับช่องว่างจากอันหนึ่ง ตลอดย่านความถี่ที่กำหนดไว้ สัญญาณอินพุตแต่ละอันจะถูกกำหนดตำแหน่งแบนด์วิดท์ ที่แน่นอน สำหรับชนิดของการมอดูเลท ชนิดของมาตรฐานสามารถใช้ได้ซึ่งจะมี AM, SSB, FM หรือ PM

ที่เอาต์พุตของมอดูเลเตอร์ที่บรรจุมอดูเลเตอร์แต่ละตัว จะถูกรวมเข้าด้วยกันในวงจรมิกเซอร์เชิงเส้น ในวงจรมิกเซอร์เชิงเส้นการมอดูเลทและการสร้างของไซด์แบนด์จะไม่เกิดขึ้น แทนที่สัญญาณแต่ละตัวจะถูกรวมเข้าด้วยกันแบบคณิตศาสตร์ ผลสัญญาณเอาต์พุตที่ได้จะเป็นผลรวมของคลื่นพาหะที่รวมการมอดูเลท และสัญญาณนี้จะใช้เพื่อที่จะมอดูเลทในการส่งวิทยุ ในทางกลับกันสัญญาณรวมโดยตัวมันเองอาจจะส่งผ่านช่องสัญญาณการสื่อสารช่องเดียวกันได้ จุดประสงค์อีกอย่างก็คือสัญญาณที่เป็นส่วนประกอบจะเข้าไปเป็นอินพุตของตัวมัลติเพล็กซ์ตัวต่อไป




รูปที่ 2.29 เครื่องรับการมัลติเพล็กซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนของเครื่องรับการมัลติเพล็กซ์จะแสดงดังรูปที่ 2.29 ตัวรับจะเลือกรับสัญญาณและจะมีมอดูเลทมันเข้าไปเป็นสัญญาณส่วนประกอบ สัญญาณนี้จะถูกป้อนเข้าไปในกลุ่มของแบนด์พาสฟิลเตอร์ (BPF) ซึ่งแต่ละอันจะมีศูนย์กลางที่ความถี่ของพาหะแต่ละตัว ฟิลเตอร์แต่ละตัวจะยอมให้ผ่านเฉพาะช่องสัญญาณของมันและจะตัดไม่ให้อื่นอื่นออกไป และต่อมาตัวดีมอดูเลทในแต่ละช่องสัญญาณก็จะนำสัญญาณอินพุตเดิมกลับคืนมา

2. การส่งข้อมูลแบบมัลติเพล็กซ์แบบแบ่งเวลา (TIME-DIVISION MULTIPLEX)


การมัลติเพล็กซ์โดยการแบ่งตามเวลา (TDM)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 2.30 หลักการการมัลติเพล็กซ์โดยการแบ่งตามเวลา (TDM)

ใน FDM สัญญาณจำนวนมากถูกส่งผ่านโดยช่องสัญญาณเดียว โดยการแบ่งแบนด์วิดธ์ของช่องสัญญาณสิ่งนี้สามารถกระทำได้โดยการกำหนดตำแหน่งของสเปกตรัมของสัญญาณให้อยู่ภายในแบนด์วิดธ์ ใน TDM สัญญาณแต่ละตัวสามารถอยู่ในตลอดย่านความถี่ของแบนด์วิดธ์อย่างไรก็ตามสัญญาณแต่ละสัญญาณจะสามารถส่งได้เป็นเวลาสั้น ๆ แนวความคิดนี้จะสามารถแสดงได้ดังรูปที่ 2.30 ในที่นี้สัญญาณสี่สัญญาณถูกส่งผ่านไปโดยช่องสัญญาณเดียว สัญญาณแต่ละสัญญาณจะถูกยอมให้ใช้ช่องสัญญาณในช่วงเวลาที่กำหนดไว้สั้นหนึ่งหลังจากอีกอันหนึ่งคาบของไซเคิลจะมีการซ้ำกันครั้งแล้วครั้งเล่า

การมัลติเพล็กซ์โดยการแบ่งตามคาบเวลาจะสามารถใช้ได้ทั้งสัญญาณอนาลอกและสัญญาณดิจิทัล ในการส่งสัญญาณดิจิทัลหลายช่องสัญญาณ ข้อมูลที่จะส่งถูกผูกเข้าด้วยกันและจัดเป็นรูปแบบของเวิร์ดข้อมูลแบบอนุกรม ดังเช่นตัวอย่างข้อมูลอาจจะประกอบด้วยไบนารีที่เป็นซีแวนเซี่ยล หนึ่งไบนารีของข้อมูลอาจจะถูกส่งระหว่างช่องของเวลาซึ่งกำหนดไว้เฉพาะในแต่ละช่อง ดังเช่นตัวอย่างในรูป 2. ในแต่ละช่องว่าง (time slot) อาจจะบรรจุ 1 ไบนารีจากแต่ละช่อง หนึ่งช่องจะส่งสัญญาณข้อมูล 8 บิต และจะรอไว้ขณะที่ ช่องถัดไปส่งอีก 8 บิต ช่องที่สามก็จะส่งข้อมูลของมันและก็เป็นเช่นเดียวกัน การส่งข้อมูลครบทุกช่องบนไซเคิลการทำงานเรียกว่าเฟรมไซเคิลจะทำซ้ำตัวเองที่ความเร็วสูง ในการกระทำเช่นนี้ ข้อมูลในแต่ละไบนารีจะถูกอินเทอร์ลีฟออกไปผลลัพธ์สุดท้ายที่ได้ก็คือขบวนของช่องสัญญาณดิจิทัล ซึ่งในที่สุดจะเป็นแปลความหมายและตีความที่ฝั่งรับการขนส่งข้อมูลดิจิทัลโดยระบบ TDM จะมีการกระทำในทางที่ตรงไปตรงมา และถ้าเรามาศึกษาถึงการนำ TDM ในการส่งสัญญาณอนาลอก สำหรับเราแล้วสัญญาณอนาลอกจะเป็น เสียง วิดีโอ หรือการวัดแบบ telemetry สามารถส่งโดยระบบ TDM ได้ทันที มันจะเป็นไปได้โดยการแซมปลิงสัญญาณอนาลอกด้วยอัตราที่สูงพอ การแซมปลิงเป็นกระบวนการของการมองเฉพาะสัญญาณอนาลอกสำหรับช่วงเวลาสั้น ๆ ระหว่างช่วงเวลาสั้น ๆ นี้ ค่าแอมพลิจูดของสัญญาณอนาลอกจะยอมให้ผ่านและมีการเก็บไว้ ด้วยการแซมเปิลหลายครั้งกับสัญญาณอนาลอกด้วยอัตราที่สม่ำเสมอข่าวสารส่วนใหญ่ที่ได้จะเป็นชุดอนุกรมของแซมเปิลหรือพัลส์ซึ่งจะเปลี่ยนค่าแอมพลิจูดตามสัญญาณอนาลอก




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูป 2.31 จะแสดงสัญญาณอนาลอกซึ่งถูกแซมเปิล  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปที่ 2.31 จะแสดงสัญญาณอนาล็อกซึ่งถูกแซมเปิลด์ เอาต์พุตที่เป็นผลลัพธ์จะเป็นชุดอนุกรมของพัลส์ซึ่งแอมพลิจูดของมันเป็นอันเดียวกับสัญญาณอนาล็อกที่มีเป็นคาบของการแซมเปิลด์ ขบวนการนี้จะเรียกว่าพัลส์แอมพลิจูดเลชัน (PAM)


เพื่อจะเข้าถึงข้อมูลข่าวสารดั้งเดิมพัลส์ที่ส่งผ่านจะผ่านไปยังวงจรกรองความถี่ต่ำ ค่าความถี่คัตออฟของวงจร โลว์พาสฟิลเตอร์ จะถูกเลือกให้ผ่านค่าองค์ประกอบความถี่สูงสุดที่มีสัญญาณอนาล็อกความถี่ที่สูงกว่านั้นก็จะถูกกำจัดออกไป เนื่องจากพัลส์โดยตัวมันเองแล้วจะแสดงตัวเป็นส่วนประกอบของความถี่สูงหลาย ๆ ความถี่ ซึ่งจะถูกกำจัดออกไปดังนั้นพัลส์จะมีความราบเรียบยิ่งขึ้นและเข้าสู่สัญญาณอนาล็อกที่ต่อเนื่องซึ่งจะเป็นสัญญาณที่มีการส่งไป กระบวนการที่ทำนี้จะมีลักษณะคล้ายกับตัวโคโอดิเทคเตอร์ ของการมอดูเลชันแบบ AM

เพื่อที่จะนำสัญญาณกลับคืนมาได้อย่างถูกต้องเหมือนตัวเดิม ค่าแซมปลิงเรทจะต้องมีค่าสูงพอที่จะรับประกันได้ว่าการเปลี่ยนแปลงอย่างรวดเร็วได้ถูกแซมเปิลด์ ไว้ในจำนวนที่เหมาะสม มันถูกกำหนดไว้ว่าค่าแซมปลิงเรทจะต้องเป็นอย่างน้อยสองเท่าขององค์ประกอบของความถี่สูงสุดของสัญญาณ โดยมี ความมุ่งหมายที่จะให้ตามการเปลี่ยนแปลงของสัญญาณทัน ดังนั้นความสัมพันธ์ระหว่างสัญญาณอนาล็อกดั้งเดิม และความถี่ในการแซมปลิงจะเรียกว่าทฤษฎีการแซมปลิง ถ้าเรารู้ค่าแบนด์วิดธ์สูงสุดของสัญญาณอนาลอกนั้นแล้วค่าแซมปลิงเรทต่ำสุดจะสามารถหาได้โดยคูณด้วย 2



มาถึงขณะนี้โดยการรวมหลักการของ TDM และ PAM เราสามารถเห็นได้ว่าสัญญาณอนาล็อกหลายอันสามารถส่งผ่านไปโดยช่องการสื่อสารช่องเดียวได้อย่างไร สิ่งนี้จะกระทำได้โดยใช้วงจรที่เรียกว่ามัลติเพล็กซ์เซอร์ (MUX) โดยชื่อเรียกมัลติเพล็กซ์เซอร์มักจะเป็นอิเล็กทรอนิกส์สวิตช์แบบไขว้เดียวหลายตำแหน่ง ที่มีการแซมเปิลด์สัญญาณ อินพุต ที่เป็นอนาล็อกหลายสัญญาณที่อัตราการแซมปลิงสูง โรตารี สวิตช์แบบง่าย ๆ แสดงดังรูปที่ 2.32 จะเป็นตัวอย่างแขนสวิตช์จะหมุนในแต่ละจุดต่อ เพื่อยอมให้สัญญาณอินพุตให้ผ่านไปยังเอาต์พุตได้ซึ่งจะสวิตช์อย่างรวดเร็ว ไปยังช่องสัญญาณถัดไปและยอมให้ช่องสัญญาณนั้นผ่านไปได้ในเวลาที่กำหนดไว้ ช่องที่เหลือจะถูกแซมปลิงในลักษณะเช่นเดียวกัน หลังจากแต่ละสัญญาณถูกแซมปลิงแล้ว จะทำการทำซ้ำไปเรื่อย ๆ ผลก็คือสัญญาณอนาล็อกสีอื่นจะถูกแซมเปิลด์สร้างไม่ว่าการณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณ PAM ซึ่งจะออกไปทีละอัน (interleave) เมื่อเทียบกับอันอื่น โดยรูปที่ 2.33 แสดงสัญญาณอนาล็อกทั้ง 4 ถูกแซมเปิล



รูปที่ 2.33 มัลติเพล็กซ์กับสัญญาณ PAM

วิธีหนึ่งที่จะให้การหมุนของสวิทช์เป็นไปโดยสมบูรณ์ก็คือการอ้างถึงเป็นเฟรมในทางกลับกันระหว่างหนึ่งเฟรมช่องอินพุตแต่ละช่องจะถูกแซมเปิลเพียงครั้งเดียวจำนวนของจุดต่อบนตัวมัลติเพล็กซ์หรือสวิตช์หรือคอมมิวเตเตอร์ จะจัดกลุ่มจำนวนของแซมเปิลต่อเฟรมจำนวนของเฟรมที่สำเร็จภายในหนึ่งวินาทีเรียกว่าเฟรมเรท ถ้าเราคูณจำนวนของแซมเปิลต่อเฟรมด้วยจำนวนเฟรมเรท เราจะได้อัตราการสื่อสารข้อมูลหรืออัตรามัลติเพล็กซ์ และจำนวนนี้ก็คือความถี่ของพัลส์จากตัวมัลติเพล็กซ์หรือตัวสวิตช์

เมื่อสัญญาณที่เป็นส่วนประกอบ (composite signal) (สัญญาณจากตัวมัลติเพล็กซ์) ถูกรับได้มันจะถูกตีโมดูลและตีมัลติเพล็กซ์ ในระบบ PAM สัญญาณจะถูกป้อนเข้าตัวรับ และส่งไปยังตัวเฟสดีมอดูเลเตอร์ ซึ่งจะทำให้ได้สัญญาณ PAM เดิม ในระบบ PAM/PM/PM สองระดับของเฟสดีมอดูเลเตอร์จะถูกต้องการก่อนที่สัญญาณ PAM จะได้ เมื่อได้สัญญาณส่วนประกอบ PAM มากแล้ว มันจะถูกป้อนเข้าไปยังไม่วารณี่ใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวดีมัลติเพล็กซ์(มักจะเรียกว่า DEMUX) ตัว DEMUX นี้ จะทำงานกลับกันกับตัวดีมัลติเพล็กซ์มีจะอินพุตเดียวและมีหลายเอาต์พุตแต่ละอันสำหรับสัญญาณอินพุตดั้งเดิมที่เข้ามาแต่ละอัน

ปัญหาหลักที่ต้องทำให้ได้ในกรณีดีมัลติเพล็กซ์ก็คือการซิงโครไนเซชัน นั่นก็คือในการที่จะทำให้สัญญาณ PAM ได้ผ่านการดีมัลติเพล็กซ์อย่างถูกต้องกับสัญญาณเดิม จะต้องมียุทธวิธีบางวิธีที่จะรับประกันได้ว่าความถี่คล็อกที่ใช้ในวงจรดีมัลติเพล็กซ์จะต้องมีลักษณะเหมือนกันทุกประการปละตรงกับที่ใช้ในวงจรมันติเพล็กซ์ยิ่งไปกว่านั้น นอกจากการที่คล็อกจะต้องเป็นอันหนึ่งอันเดียวกันแล้วลำดับของการดีมัลติเพล็กซ์ก็ต้องเป็นอันหนึ่งอันเดียว กับลำดับของการดีมัลติเพล็กซ์ด้วย นั่นคือเมื่อช่องหนึ่งถูกแซมเปิลในฝั่งส่ง ช่องนั้นจะต้องเปิดในตัวฝั่งรับของส่วนดีมัลติเพล็กซ์ในเวลาเดียวกัน การซิงโครไนส์เช่นนี้ปกติแล้วจะมีการใช้พัลส์ซิงโครไนส์พิเศษซึ่งรวมอยู่ในส่วนหนึ่งของเฟรมด้วย

ตัวคล็อกพัลส์ที่มีคุณสมบัติของความถี่ บางทีจะหมายถึงการต้องการซิงโครไนส์ช่องของตัวดีมัลติเพล็กซ์สิ่งนี้มักจะทำได้โดยการใช้ ซิงโครไนส์พัลส์พิเศษ ซึ่งถูกใส่ไว้เป็นแบบหนึ่งในช่องสัญญาณอินพุตของฝั่งส่ง ดังที่ได้กล่าวไว้ สัญญาณซิงค์พัลส์ มักจะเป็นอันสุดท้ายในเฟรมที่กำหนดให้ สัญญาณซิงโครไนส์พัลส์นี้เมื่อสามารถตรวจพบได้ที่ฝั่งรับจะใช้ในการรีเซ็ตพัลส์สำหรับเคาท์เตอร์ดีมัลติเพล็กซ์ที่ส่วนปลายของแต่ละเฟรมตัวเคาท์เตอร์จะถูกเซ็ตให้เป็น 0 หมายความว่าช่องสัญญาณ 0 จะถูกเลือก มาถึงตอนนี้เมื่อสัญญาณ PAM ตัวใหม่เกิดขึ้น ตัว DEMUX จะถูกเซ็ตให้ไปยังช่องที่เหมาะสม ต่อมาคล็อกพัลส์ก็จะเริ่มการนับในลำดับที่เหมาะสมสำหรับตัวดีมัลติเพล็กซ์

ในส่วนท้ายสุด ที่เอาต์พุตของตัว DEMUX ตัวกรองผ่านความถี่ต่ำ (LPF) จะต้องถูกใส่ไว้ในแต่ละช่อง เพื่อให้จะได้สัญญาณอนาล็อกดั้งเดิมกลับมา

## 2.4 การซิงโครไนส์เซชัน

ความหมายของการซิงโครไนส์เซชัน

ในการพูดถึงการดีมอดูเลทและการดีโคดในแต่ละช่องสัญญาณ มันจะสมมุติว่ามีข้อมูลหลายแบบที่เข้ามา ซึ่งอาจจะในเวลาเดียวกัน และเราสามารถแยกข้อมูลเหล่านั้นออกมาได้อย่างถูกต้อง ในกรณีของโคฮีเรนท์เฟสมอดูเลเตอร์ (PSK) ตัวรับจะถูกสมมุติว่าสามารถจะสร้างกลุ่มของสัญญาณอ้างอิงซึ่งเปรียบเทียบกับสัญญาณที่เข้ามาเพื่อกระบวนการที่จะสร้างการตัดสินใจว่าเป็นสัญลักษณ์ (symbol) ได้อย่างถูกต้อง


ในการที่จะสร้างสัญญาณอ้างอิงนี้ตัวรับจะต้องซิงโครไนส์กับสัญญาณพาหะที่รับได้ นั่นหมายความว่ามันจะมีการพร้อมกันทางเฟสระหว่างคลื่นสัญญาณไซน์ (sinusoid) ที่เข้ามา และตัวจะลองของมัน ในเครื่องรับ ในการกลับกันถ้ามันไม่มีข่าวสารโคถูกมอดูเลทในคลื่นพาหะที่เข้ามา สัญญาณพาหะรูปขายนที่เข้ามาและตัวสำเนาของมันที่เครื่องรับจะต้องเป็นศูนย์ สิ่งนี้คือสิ่งที่เรียกว่าการล็อกทางเฟส (phase lock) และในเงื่อนไขนี้จะต้องมีการประมาณใกล้เคียง ถ้าสัญญาณที่มอดูเลทแบบโคฮีเรนท์จะดีมอดูเลทอย่างใกล้เคียงที่เครื่องรับถ้าสัญญาณข่าวสารไม่ได้ถูกมอดูเลทโดยตรงกับสัญญาณพาหะแต่มีการมอดูเลทโดยอ้อมผ่านการใช้สัญญาณพาหะย่อย เฟสของทั้งสัญญาณสำเนาของสัญญาณพาหะย่อยจะต้องถูก

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กำหนด ถ้าทั้งสัญญาณพาหะและสัญญาณพาหะย่อยไม่รักษาให้มีเฟสซิงโครไนซ์กับการส่ง มันจะต้องสร้างสำเนาของสัญญาณพาหะย่อยที่เครื่องรับ เมื่อเฟสของสัญญาณสำเนาของสัญญาณพาหะย่อยถูกควบคุมแยกจากสำเนาของสัญญาณพาหะ จะทำให้มันสามารถที่จะทำให้เกิดการล็อกทางเฟสของทั้งสัญญาณพาหะและสัญญาณพาหะย่อย

มันยังมีการสมมุติว่าเครื่องรับจะต้องมีความรู้อย่างถูกต้องเกี่ยวกับเมื่อสัญลักษณ์ที่เข้ามามีการเริ่มต้นและสิ้นสุด ความรู้นี้เป็นสิ่งจะเป็นเพื่อที่จะรู้ถูกขอบเขตโดยรวมของสัญลักษณ์ ช่วงของเขตทางด้านเวลาซึ่งจะนำไปใช้ในการตัดสินใจเกี่ยวกับตัวสัญลักษณ์อย่างเห็นได้ชัด ถ้าที่ฝั่งรับมีช่วงเวลาในการตรวจจับที่เหมาะสมกับความยาวของสัญญาณหรือมีการตรวจที่ยาวไป ความสามารถในการที่จะตรวจจับสัญญาณจะลดลง


มันสามารถเห็นได้ว่าการซิงโครไนซ์ทางสัญลักษณ์ และการซิงโครไนซ์ทางเฟสมันจะมีความคล้ายคลึงที่ว่าทั้งคู่ต่างเป็นการผลิตสำเนาของตำแหน่งของสัญญาณที่ส่งในเครื่องรับ สำหรับการซิงโครไนซ์ทางเฟสซึ่งจะเป็นสัญญาณพาหะรูปไซน์ แต่สำหรับการซิงโครไนซ์ทางสัญลักษณ์ ตัวส่งนาจะเป็นคลื่นรูปสี่เหลี่ยมที่มีอัตราความถี่เท่ากับอัตราความเร็วของสัญลักษณ์ ที่เครื่องรับจะต้องสามารถผลิตคลื่นรูปสี่เหลี่ยมซึ่งมีการเปลี่ยนแปลงพร้อม ๆ กันไปกับการเปลี่ยนแปลงของสัญญาณที่เข้ามา ระหว่างแต่ละสัญลักษณ์ ที่เครื่องรับจะต้องสามารถที่จะทำสิ่งนี้และมันจะพูดได้ว่ามีการซิงโครไนซ์ทางสัญลักษณ์หรือเรียกว่ามีการล็อกของสัญลักษณ์ (symbol lock) เนื่องจากในทางปฏิบัติแล้ว มันจะมีรอบของความเร็วของสัญญาณพาหะสูงมากในหนึ่งคาบของสัญลักษณ์ ระดับที่สองของการซิงโครไนซ์ที่จะหยายกว่าการซิงโครไนซ์ทางเฟส และมักจะสร้างด้วยวงจรที่แตกต่างจากการซิงโครไนซ์ทางเฟส



รูปที่ 2.34 จะแสดงบิทซิงโครไนซ์

ถ้าเข้ารหัสของบิตถูกใช้เพื่อควบคุมการผิดพลาด หรือถ้าช่องการสื่อสาร (communication channel) มีการแบ่งการใช้งาน โดยพื้นฐานที่มีผู้ใช้หลายคน (TDMA) ในกรณีของการเข้ารหัสบิตล็อกนี้ ตัวดีโคเดอร์จะต้องรู้ถึงขอบเขตระหว่างคำที่ถูกเข้ารหัสมา เพื่อที่จะทำการถอดรหัสข่าวสารได้อย่างถูกต้อง ในกลุ่มของช่องสัญญาณที่มีการแบ่งตามเวลา มันมีความจำเป็นที่ต้องรู้ถึงขอบเขตของช่องที่มีผู้ใช้ใช้อยู่ เพื่อที่จะรู้ว่าข่าวสารนี้ส่งมาจากที่ใดและมันจะต้องไปยังเส้นทางไหน คล้ายกับการซิงโครไนซ์ทางเฟส

สัญลักษณ์ การชิงโครโนซ์ทางเฟรมจะต้องสามารถที่จะสร้างสัญญาณรูปสี่เหลี่ยม ที่อัตราความเร็วเท่ากับ อัตราความเร็วของเฟรม (frame rate) ที่มีการเปลี่ยนเป็น 0 พร้อม ๆ กับการเปลี่ยนแปลงจากเฟรมหนึ่ง ไปยังอีกเฟรมถัดไป



รูปที่ 2.35 จะแสดงเฟรมชิงโครโนซ์

ในระบบการสื่อสารดิจิทัลส่วนมากจะใช้โคฮีเรนซ์มอดูเลเตอร์ที่ต้องการ การชิงโครโนซ์ทั้งสามระดับนี้เฟสสัญลักษณ์และการชิงโครโนซ์ทางเฟรม สำหรับเทคนิคของระบบที่ใช้การมอดูเลตแบบนอนโคฮีเรนซ์ การล็อกกันทางเฟสจึงไม่จำเป็น แต่นอนโคฮีเรนซ์จะต้องการ การชิงโครโนซ์กันทางความถี่แล้ว ถ้าแนวของคลื่นพาห้ที่ถูกสร้างที่ฝั่งรับจะยอมให้มีความออฟเฟสที่คงที่ตามอำเภอใจ เมื่อเทียบกับสัญญาณที่รับ ได้การออกแบบเครื่องรับสามารถทำได้โดยการเคลื่อนย้ายความต้องการที่จะกำหนดค่าที่แท้จริง ของเฟสของสัญญาณพาห้ที่เข้ามา แค่โชคไม่ดีนักสัญญาณพาห้ที่ได้นี้จะมีจุดค้อยในเรื่องของการลดค่าอัตราส่วนระหว่างสัญญาณต่อสัญญาณรบกวน (signal-to-noise ratio)

## 2.4หน้าที่ของคอมโบชิป

คอมโบชิปเป็นการรับ-ส่งสัญญาณดิจิทัลซึ่งสามารถรับสัญญาณอนาล็อกแปลงเป็นสัญญาณดิจิทัลแล้วจึงส่งไปในสายส่ง และสามารถรับสัญญาณดิจิทัลจากสายส่งแล้วแปลงเป็นสัญญาณอนาล็อกเพื่อใช้ในการสื่อสารกันโดยโครงงานนี้จะมีไอซีตัวสำคัญที่ใช้ในการแปลงสัญญาณระหว่างสัญญาณอนาล็อกและสัญญาณดิจิทัล

ในการแปลงสัญญาณระหว่างสัญญาณอนาล็อกและสัญญาณดิจิทัลต้องใช้ตัวเข้า-ถอดรหัสสัญญาณ(CODEC) และฟิลเตอร์ จึงสามารถแปลงสัญญาณได้ แต่ปัจจุบันมีการรวมตัวเข้า-ถอดรหัสสัญญาณและฟิลเตอร์เข้าด้วยกันเป็นไอซีตัวหนึ่ง เรียกว่า คอมโบชิป(Combo Chip)

### ไอซีตัวนี้ทำหน้าที่ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. เป็นแบนด์พาสท์ฟิลเตอร์สำหรับการเข้ารหัสสัญญาณอนาล็อกและหลังจากการถอดรหัสสัญญาณดิจิทัลด้วย
2. ทำการเข้ารหัสและถอดรหัสสัญญาณเสียง
3. ทำการเข้ารหัสสัญญาณข้อมูลอื่นๆ
4. เป็นตัวดิจิทัลคอมแพนดิง

ไอซีตัวนี้สามารถทำงานได้ 2 โหมด คือ โหมดที่มีความเร็วแน่นอน และ โหมดที่สามารถปรับความเร็วได้ โหมดที่มีความเร็วในการส่งข้อมูลคงที่สามารถทำงานได้ที่ความเร็ว 1.536 Mbps , 1.544 Mbps และ 2.048 Mbps และโหมดที่สามารถปรับความเร็วในการส่งได้สามารถทำงานที่ความเร็ว 64 kbps - 4.096 kbps สำหรับโครงการนี้จะใช้โหมดที่สามารถปรับความเร็วได้โดยจะกำหนดให้มีความเร็ว 128 kbps ซึ่งสามารถคำนวณได้ดังต่อไปนี้

1 เฟรมใช้ช่องสัญญาณ 2 ช่องสัญญาณ แต่ละช่องสัญญาณมี 8 บิต และแต่ละเฟรมใช้เวลา 125 us


$$\begin{aligned} \text{ความเร็วจะเท่ากับ } & (8 \text{ บิต}/1 \text{ ช่องสัญญาณ}) * (2 \text{ ช่องสัญญาณ}/1 \text{ เฟรม}) * (1 \text{ เฟรม}/125 \text{ us}) \\ & = 128 \text{ kbps} \end{aligned}$$

เท่าสรุปมานี้เป็นส่วนหนึ่งของการรับส่งสัญญาณแบบพื้นฐาน โดยใช้อุปกรณ์ไอซีสำเร็จรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 3

#### การคำนวณและการสร้าง




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับรูปที่ 3.1 Flow Chart ทางด้านภาคส่งอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Flow Chart ทางด้านภาคส่ง

เริ่มต้นการทำงานจะรับสัญญาณอนาล็อกซึ่งเป็นสัญญาณที่ถูกส่งออกมาจากอุปกรณ์อิเล็กทรอนิกส์เช่น โทรศัพท์ เมื่อรับสัญญาณแล้วจะนำสัญญาณมาผ่านแบนด์พาสฟิลเตอร์ก่อนแล้วจึงแปลงสัญญาณจากอนาล็อกให้เป็นดิจิทัล โดยกระบวนการแรกคือการแซมปลิง(การสุ่มตัวอย่าง) ซึ่งจะทำให้การแซมปลิงด้วยความถี่ 8 kHz หลังจากนั้นก็จะนำสัญญาณที่ได้ไปจัดระดับของสัญญาณ ในขั้นตอนนี้จะเกิดความผิดพลาดบ้างเล็กน้อยซึ่งตามมาตรฐานแล้วสามารถยอมรับได้มีค่าประมาณ 38 dB เมื่อจัดระดับสัญญาณเสร็จแล้วจะทำการเข้ารหัสสัญญาณก็จะได้สัญญาณดิจิทัลที่เป็น PCM แล้วจึงนำสัญญาณนี้มาทำการมัลติเพล็กซ์กับช่องสัญญาณแบบแบ่งเวลาแล้วก็จะส่งสัญญาณที่ผ่านการมัลติเพล็กซ์เข้าไปในสายส่งเป็นอันจบการทำงานในภาคของตัวส่ง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 3.2 บล็อกไดอะแกรมของคานส่ง

### Block Diagram ทางด้านภาคส่ง

เริ่มต้นก็จะรับสัญญาณอนาล็อกซึ่งถูกส่งมาจากอุปกรณ์อิเล็กทรอนิกส์ต่างๆเช่น โทรศัพท์ เสร็จแล้วก็จะนำสัญญาณที่ได้มาเข้าแบนด์พาสฟิลเตอร์เพื่อกรองเอาเฉพาะความถี่ที่ต้องการ และก็จะนำสัญญาณในช่วงความถี่ที่ต้องการมาทำการแซมปลิง โดยจะแซมปลิงด้วยความถี่ 8 kHz สัญญาณที่ถูกแซมปลิงแล้วก็จะนำมาทำการจัดระดับของสัญญาณ โดยจะจัดว่าสัญญาณดิจิตอลแต่ละค่าอยู่ในระดับไหน โดยใช้ตัวเปรียบเทียบค่า (comparator) เข้าช่วย หลังจากนั้นจะทำการเข้ารหัสสัญญาณ เมื่อผ่านกระบวนการเหล่านี้แล้วก็จะได้สัญญาณดิจิตอลที่เป็น PCM ซึ่งจะเป็นสัญญาณสำหรับ 1 ช่องสัญญาณ จากนั้นก็จะนำสัญญาณนี้ไปรวมกับสัญญาณอีกสัญญาณหนึ่งที่ ออร์เกต (or gate) สัญญาณเอาท์พุทที่ได้จากออร์เกตก็จะเป็นสัญญาณที่มีลคิเพิล็กซ์แล้วและส่งเข้าไปในสายส่งเพื่อส่งให้ทางด้านรับต่อไป

สำหรับความถี่ที่เราต้องการใช้คือความถี่เท่ากับ 1.536 MHz แต่ในทางปฏิบัติแล้วสามารถหาได้ใกล้เคียงที่สุดคือ 15.537 MHz แล้วนำมาผ่านวงจรหารความถี่ด้วย 10 ก็จะได้ความถี่เท่ากับ 1.5537 MHz แล้วนำความถี่นี้ไปใช้ 2 ส่วนคือ ส่วนแรกจะนำไปผ่านวงจรหารความถี่ด้วย 12 เพื่อให้ได้ความถี่ 128 kHz เพื่อใช้เป็นตัวกำหนดความเร็วในการส่ง โดยจะส่งเข้าไปที่ส่วนสุดท้ายของการแปลงสัญญาณอนาล็อกเป็นดิจิตอล และอีกส่วนหนึ่งจะนำไปผ่านวงจรหารความถี่ด้วย 192 เพื่อให้ได้ความถี่ 8 kHz โดยจะใช้ในการกำหนดช่วงเวลาในการส่งสัญญาณแต่ละช่องสัญญาณเข้าไปในสายส่ง และยังเป็นความถี่ที่ใช้ในการแซมปลิงสัญญาณอีกด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3 วงจรรวมของระบบส่งสัญญาณแบบพีซีเอ็ม - ทีดีเอ็ม


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ภาคแปลงสัญญาณทางด้านภาคส่ง

ในส่วนของการแปลงสัญญาณของภาคส่งในตัวไอซีคอม โบชิป(2914) จะมีการทำงานดังนี้ คือ จะรับสัญญาณอินพุตที่เป็นสัญญาณอนาล็อกเข้ามาทางขา VFX1+(21) และต่อขา VFX1-(22) ลงพื้น เพื่อเปรียบเทียบระดับของสัญญาณ จากนั้นสัญญาณจะถูกนำมาผ่านแบนด์พาสฟิลเตอร์เพื่อกรองเอาเฉพาะความถี่ที่ต้องการ เสร็จแล้วสัญญาณอนาล็อกที่ผ่านการกรองก็จะถูกนำมาผ่านกระบวนการแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัล โดยขั้นตอนแรกจะนำสัญญาณมาทำการแซมปลิงเพื่อให้ได้สัญญาณที่เป็นดิจิตอล เราจะแซมปลิงด้วยความถี่ 8 kHz เพราะจากทฤษฎีที่ว่า ถ้าแซมปลิงสัญญาณด้วยความถี่ที่มากกว่า 2 เท่าของความถี่ของสัญญาณแล้วจะสามารถเก็บข่าวสารได้อย่างสมบูรณ์ และสามารถสร้างสัญญาณเดิมใหม่ได้อย่างสมบูรณ์อีกด้วยโดยความถี่ 8 kHz นี้เราจะป้อนเข้าทางขา FSX (15) เมื่อผ่านการแซมปลิงแล้วจะนำค่าดิจิตอลที่ได้มาทำการ ควอนไทซ์ ซึ่งเป็นการจัดระดับของสัญญาณ โดยจะแบ่งเป็น 2 แบบคือ แบบเชิงเส้นและแบบไม่เป็นเชิงเส้น ปกติแล้วจะใช้แบบไม่เป็นเชิงเส้น และแบบไม่เป็นเชิงเส้นยังแบ่งไปอีก 2 มาตรฐานคือ A-law ใช้ใน hierarchy ของระบบ 2 Mbps และ  $\mu$ -law ใช้ใน hierarchy ของระบบ 1.5 Mbps ซึ่งไอซี 2914 นี้สามารถทำงานได้ทั้ง 2 มาตรฐาน แต่สำหรับโครงงานนี้จะใช้มาตรฐาน  $\mu$ -law กำหนดได้โดยป้อนไฟ +5V เข้าที่ขา CLKSEL(6) ที่กระบวนการควอนไทซ์นี้มีความผิดพลาดที่จะส่งผลไปที่ภาครับเวลาที่ทำการกู้สัญญาณอนาลอกกลับมาเรียกว่าควอนไทซ์นอยส์เกิดขึ้นจะมีค่าประมาณ 38 dB ซึ่งสามารถยอมรับได้ หลังจากทำการจัดระดับสัญญาณแล้วก็จะมาถึงขั้นตอนสุดท้ายซึ่งก็คือการเข้ารหัสสัญญาณ โดยผลลัพธ์ที่ได้จากการเข้ารหัสสัญญาณจะออกมาเป็นสัญญาณดิจิทัลออกมาทางขา DX(16) โดยจะกำหนดความเร็วในการส่งทางขา DCLKX (17) ซึ่งจะกำหนดให้มีความเร็ว 128 kb/s จึงทำการป้อนสัญญาณความถี่ 128 kHz เข้าไปและข่าวสารจะถูกส่งผ่านเข้าไปในสายส่งได้ก็คือเมื่อขา FSX เป็น high การทำงานต่างๆ เกี่ยวกับภาคส่งของไอซีตัวนี้จะถูกควบคุมด้วยสัญญาณความถี่ 1.536 MHz ที่ป้อนเข้าไปทางขา CLKX(14)

ในการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลทางตรรกศาสตร์จะมีตัวควบคุมทางตรรกศาสตร์อยู่ ซึ่งเราต้องป้อนไฟ +5V เข้าที่ขา PDN (5) และต่อขา loop(7) ลงพื้นด้วย ดังแสดงในรูปที่ 3.4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.4 ภาคแปลงสัญญาณทางคานภาคสัง

### ภาคมัลติเพล็กซ์สัญญาณทางภาคส่ง

การมัลติเพล็กซ์สัญญาณของโครงการนี้จะใช้ 2 ช่องสัญญาณ และมีการมัลติเพล็กซ์แบบแบ่งเวลา คือจะทำการส่งข้อมูลคนละช่วงเวลา ดังนั้นเราจะใช้ความถี่ 8 kHz ของขา FSX มาเป็นตัวกำหนดช่วงเวลาโดยนำขา FSX ของช่องสัญญาณที่ 1 มาผ่านอินเวอร์สเตอร์แล้วต่อเข้ากับขา FSX ของช่องสัญญาณที่ 2 เพื่อให้ช่องสัญญาณที่ 2 ทำการส่งข่าวสารข้อมูลเข้าไปในสายส่งในช่วงที่ขา FSX ของช่องสัญญาณที่ 1 เป็น low

การส่งข่าวสารแต่ละครั้งจะส่งออกมาทางขา DX จะนำไปต่อเข้าแอมป์เกท โดยมีอีกอินพุทหนึ่งคือสัญญาณความถี่ 8 kHz ที่มาจากขา FSX ของช่องสัญญาณนั้นๆ เมื่อข้อมูลเป็น high และขา FSX เป็น high ด้วยก็จะสามารถส่งข้อมูลได้ โดยมีผลลัพธ์เป็น high ถ้าข้อมูลเป็น low และขา FSX เป็น high ก็จะได้ผลลัพธ์เป็น low ส่งเข้าไปในสายส่ง แต่ถ้าขา FSX เป็น low ไม่ว่าข้อมูลจะเป็น high หรือ เป็น low ก็ตามสัญญาณเอาต์พุทที่ได้ก็จะเป็น low เสมอ ซึ่งก็คือไม่สามารถส่งข้อมูลได้นั่นเอง เมื่อเราสามารถทำให้แต่ละช่องสัญญาณมีการส่งคนละช่วงเวลาได้แล้วก็จะนำมามัลติเพล็กซ์กัน โดยนำสัญญาณเอาต์พุทที่ได้จากแอมป์เกทของแต่ละช่องสัญญาณมารวมกันโดยใช้ออร์เกท เราก็จะได้สัญญาณที่ต่อเนื่องกันเป็นเฟรม เฟรมละ 8 บิต สลับกันไป ระหว่างช่องสัญญาณที่ 1 และช่องสัญญาณที่ 2 ดังแสดงในรูปที่ 3.5



รูปที่ 3.5 ภาคมัลติเพล็กซ์สัญญาณทางภาคส่ง

### ความเร็วในการส่งสัญญาณ


ใน 1 ลูกคลื่นของสัญญาณ 8 kHz จะประกอบด้วยข้อมูลของช่องสัญญาณที่ 1 และข้อมูลของช่องสัญญาณที่ 2 รวมกันเป็น 16 บิต สัญญาณความถี่ 8 kHz มีคาบเวลาเท่ากับ  $125 \mu\text{s}$  ฉะนั้นความเร็วในการส่งข้อมูลในสายส่งจะเท่ากับ  $(16 \text{ บิต} / 125 \mu\text{s}) = 128 \text{ kbps}$  ซึ่งทำให้เราต้องป้อนสัญญาณที่มีความถี่ 128 kHz เข้าที่ขา DCKLX นั้นเอง

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## ภาคกำเนิดสัญญาณพัลส์ทางด้านภาคส่ง

ภาคกำเนิดสัญญาณพัลส์เป็นส่วนที่สำคัญมากของระบบ คือจะทำหน้าที่กำเนิดสัญญาณต่อเนื่องให้กับระบบเพื่อกำหนดช่วงเวลาในการรับส่งสัญญาณซึ่งทำให้ภาครับและภาคส่งมีการทำงานที่สัมพันธ์กัน และเพื่อควบคุมการทำงานของระบบให้เป็นไปอย่างถูกต้อง


การสร้างวงจรในภาคนี้อาจสร้างได้จากวงจรต่างๆ มากมาย แต่ในการทดลองนี้จะใช้วงจรคริสตอลออสซิลเลเตอร์ เนื่องจากคริสตอลออสซิลเลเตอร์มีเสถียรภาพในการทำงานสูงเพราะใช้ผลึกแร่ (crystal) เป็นตัวกำหนดค่าความถี่ ให้ค่า  $Q$  ที่สูง การสร้างวงจรคริสตอลออสซิลเลเตอร์นั้นไม่ซับซ้อนอาศัยอุปกรณ์อื่นๆ จำนวนไม่มากจึงทำให้สะดวกและมีความคล่องตัวในการสร้าง ดังแสดงในรูป




รูปที่ 3.6 ภาควงจรกำเนิดสัญญาณพัลส์ทางด้านภาคส่ง



รูป 3.7 คริสตอลออสซิลเลเตอร์ (a) โครงสร้างพื้นฐานของคริสตอล (b) แกนกลางของคริสตอล เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.7 (ต่อ) คริสตอลออสซิลเลเตอร์ (c) หน้าตัดของคริสตอล (d) คริสตอลแบบสี่องศา



รูป 3.8 Waveform Generator (ไอซีผลิตรูปคลื่น)

### ภาควงจรความถี่ทางด้านภาคส่ง

ในส่วนของภาควงจรความถี่นี้จะทำหน้าที่หารความถี่ที่ได้จากวงจรคริสตอลออสซิลเลเตอร์ที่ 15.537 Mhz ซึ่งเมื่อทำการหารความถี่ด้วย 10 แล้วจะได้เท่ากับ 1.5537 MHz ซึ่งใกล้เคียงกับความถี่ที่เราต้องการใช้มากที่สุด(1.536 MHz) แล้วจึงนำความถี่นี้ไปใช้งานในส่วนอื่นๆ ต่อไป

ความถี่ที่เราต้องการมี 3 ค่าดังต่อไปนี้ 1.536 MHz 128 kHz และ 8 kHz ความถี่ 1.536 MHz ได้จากการนำสัญญาณความถี่ 15.537 MHz ที่ได้จากวงจรคริสตอลออสซิลเลเตอร์มาทำการหารความถี่ด้วย 10 ความถี่ 128 kHz ได้จากการนำสัญญาณความถี่ 1.536 MHz มาผ่านวงจรหารความถี่ด้วย 12 และความถี่ 8 kHz ได้จากการนำสัญญาณความถี่ มาผ่านวงจรหารความถี่ด้วย 16 และ 12. ตามลำดับ ดังนั้นวงจรหารความถี่ก็จะสามารถแบ่งออกเป็น 3 ส่วนดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
1. วงจรหารความถี่ด้วย 10  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เลือกใช้ไอซี TTL เบอร์ 74LS90 โดยป้อนสัญญาณที่จะทำการหารเข้าที่ขา INPUT B(1) จะ  
ได้สัญญาณเอาต์พุตออกมาทางขา  $Q_A(12)$  เพื่อให้สัญญาณเอาต์พุตที่ได้มีควิตซ์ไซเคิล 50% ต้องต่อขา  
INPUT A(14) เข้ากับขา  $Q_D(11)$  ด้วย

### 2. วงจรหารความถี่ด้วย 12


เลือกใช้ไอซี TTL เบอร์ 74LS92 โดยป้อนสัญญาณที่จะทำการหารเข้าที่ขา INPUT A(14) จะ  
ได้สัญญาณเอาต์พุตออกมาทางขา  $Q_D(8)$  เพื่อให้สัญญาณเอาต์พุตที่ได้มีควิตซ์ไซเคิล 50% ต้องต่อขา  
INPUT B(1) เข้ากับขา  $Q_A(12)$  ด้วย

### 3. วงจรหารความถี่ด้วย 16

เลือกใช้ไอซีตระกูล CMOS เบอร์ MC14020B โดยป้อนสัญญาณที่จะทำการหารเข้าที่ขา  
CLOCK(10) จะได้สัญญาณเอาต์พุตที่มีควิตซ์ไซเคิล 50% ออกมาทางขา  $Q_1(7)$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.9 Flow Chart ทางด้านภาครับ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Flow Chart ทางด้านภาครับ

เริ่มสิ้นการทำงานทางภาครับก็จะรับสัญญาณ PCM เข้ามาทางสายส่ง เมื่อรับสัญญาณแล้วก็จะส่งไปยังอุปกรณ์ถอดรหัสของแต่ละช่องสัญญาณ โดยในที่นี้มี 2 ช่องสัญญาณ เมื่อสัญญาณดิจิทัลถูกส่งมาถึงแต่ละช่องสัญญาณแล้วก็จะทำการถอดรหัส โดยจะมีความผิดพลาดบ้างเล็กน้อยเนื่องจากผลกระทบจากการเข้ารหัสทางด้านภาคส่ง เมื่อทำการถอดรหัสแล้วก็จะได้เป็นสัญญาณ PAM ซึ่งมีลักษณะเป็นอิมพัลส์ แล้วก็จะนำมาผ่านกระบวนการเอ็กซ์แพนชันเพื่อที่จะสร้างสัญญาณอนาล็อกขึ้นมาใหม่จากขบวนอิมพัลส์ที่ได้ หลังจากนั้นก็จะนำมาผ่านโลว์พาสฟิลเตอร์เป็นขั้นตอนสุดท้ายเพื่อกรองเอาสัญญาณเฉพาะช่วงความถี่ค่าผ่านเท่านั้น เนื่องจากสัญญาณอนาล็อกที่ป้อนเข้ามาให้ภาคส่งมีความถี่อยู่ในช่วง 0.3 - 3.4 kHz โลว์พาสฟิลเตอร์ก็จะกรองเอาสัญญาณเฉพาะช่วง 0 - 4 kHz ซึ่งก็คือช่วงความถี่ที่เราต้องการเพื่อตัดสัญญาณรบกวนอื่นๆ ที่ปนมา หลังจากผ่านโลว์พาสฟิลเตอร์แล้วสัญญาณ PCM ก็จะถูกแปลงกลับมาเป็นสัญญาณอนาล็อกที่เหมือนกับทางด้านส่งพร้อมที่จะส่งไปยังผู้รับทางด้านรับก็จะเสร็จสิ้นการทำงานของภาครับนั่นเอง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.10 บล็อกไดอะแกรมทางด้านภาครับ

### block diagram ทางด้านภาครับ

เมื่อรับสัญญาณ PCM ที่ถูกมัลติเพล็กซ์จากภาคส่งเข้ามาทางเครื่องรับแล้ว เครื่องรับก็จะทำการรับเอาสัญญาณเฉพาะช่วงเวลาของตนเองที่ถูกกำหนดไว้เท่านั้น สัญญาณข้อมูลดิจิทัลที่ถูกแยกออกมาจะมีข้อมูลเฉพาะที่เป็นของช่องสัญญาณนั้นๆ แล้วนำไปถอดรหัสโดยในช่วงนี้จะได้รับสัญญาณซึ่งมีความถี่ 128 kHz เพื่อใช้เป็นตัวกำหนดความเร็วในการรับเพื่อให้สัมพันธ์กับภาคส่ง แล้วก็จะได้เป็นสัญญาณ PAM ถ้าทางภาคส่งส่งโดยใช้การคอมเพรสชันชนิดใด ไม่ว่าจะเป็น  $\mu$ -law หรือ A-law ก็ตาม ทางภาครับก็ต้องเลือกชนิดในการเอ็กซ์แพนชันให้ตรงกับภาคส่งด้วยเพื่อให้สัมพันธ์กัน สัญญาณ PAM ที่ได้จะมีลักษณะเป็นขบวนอิมพัลส์ เมื่อรวมกันทางขนาดจะสามารถสร้างสัญญาณอนาลอกเดิมขึ้นมาใหม่ได้ โดยในกระบวนการนี้จะเทียบกับความถี่ 8 kHz หรือเท่ากับสัญญาณแซมปลิงของข้อมูลนั่นเอง และหลังจากนั้นจะนำมาผ่านวงจรกรองความถี่ต่ำผ่านเพื่อกรองเอาเฉพาะความถี่ที่ต่ำกว่า 4 kHz ตามโดเมนความถี่ซึ่งเป็นสัญญาณเดิมที่เราต้องการ หากสัญญาณที่ได้รับมามีความถี่สูงกว่านี้จะถือเป็นสัญญาณรบกวนที่มีผลกระทบต่อสัญญาณข้อมูลที่เราต้องการเราจึงใช้ฟิลเตอร์ตัดความถี่ที่ไม่ต้องการทิ้งไป เมื่อสามารถสร้างสัญญาณอนาลอกที่เหมือนกับทางด้านส่งได้แล้วก็จะส่งออกไปยังผู้รับที่อยู่ทางด้านรับต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้าม **3.11 วงจรรวมของระบบรับสัญญาณแบบพีซีเอ็ม** หารทุกครั้งที่มีการนำไปใช้  
**ที่ตีพิมพ์**

## ภาคแปลงสัญญาณทางด้านภาครับ

ในส่วนของการแปลงสัญญาณของภาครับในตัวไอซี 2914 มีขั้นตอนการทำงานดังนี้ เมื่อรับสัญญาณดิจิทัลมัลติเพล็กซ์ที่ส่งผ่านสายส่งเข้ามาทางขา DR(10) ของไอซีแล้วก็จะผ่านวงจรที่จะทำการถอดรหัสเพื่อสร้างเป็นขบวนอิมพัลส์ออกมา โดยกระบวนการนี้จะต้องป้อนสัญญาณความถี่ 128 kHz เข้าที่ขา DCLKR(9) เพื่อบอกถึงความเร็วในการรับสัญญาณ โดยต้องกำหนดให้เท่ากับค่าความถี่ของขา DCLKX ทางด้านส่ง เมื่อทางภาครับและภาคส่งมีความเร็วในการส่งสัญญาณตรงกันแล้วก็จะสามารถถอดรหัสสัญญาณดิจิทัลออกมาเป็นสัญญาณ PAM ที่เป็นขบวนอิมพัลส์ได้ จากนั้นก็จะนำขบวนอิมพัลส์นี้มาผ่านกระบวนการเพื่อสร้างสัญญาณอนาล็อกขึ้นมาใหม่ โดยกระบวนการนี้ต้องป้อนสัญญาณความถี่ 8 kHz เข้าที่ขา FSR(11) เพื่อช่วยในการนำสัญญาณ PAM มาสร้างเป็นสัญญาณอนาล็อกขึ้นมาใหม่ โดยกระบวนการต่างๆ นี้จะมี 2 มาตรฐานคือ  $\mu$ -law และ A-law ซึ่งเราต้องกำหนดให้ภาครับและภาคส่งอยู่ในมาตรฐานเดียวกันด้วย ไม่เช่นนั้นทางภาครับจะไม่สามารถสร้างสัญญาณอนาล็อกที่ถูกต้องขึ้นมาใหม่ได้ การควบคุมนั้นจะอยู่ที่ขา CLKSEL(6) เราจะป้อนไฟ +5V เข้าที่ขานี้เพื่อกำหนดให้การทำงานอยู่ในระบบ  $\mu$ -law เหมือนกับทางภาคส่ง เมื่อสร้างเป็นสัญญาณอนาล็อกได้แล้วก็จะนำมาผ่านโลว์พาสฟิลเตอร์เป็นขั้นตอนสุดท้าย เพราะสัญญาณอนาล็อกทางด้านภาคส่งจะมีความถี่อยู่ในช่วง 0.3 - 3.4 kHz ดังนั้นสัญญาณอนาล็อกที่ภาครับสร้างขึ้นมาก็ไม่ควรมีความถี่ที่นอกเหนือจากนี้ ถ้ามีเราจะถือว่าเป็นสัญญาณรบกวน ดังนั้นโลว์พาสฟิลเตอร์จะขจัดสัญญาณรบกวนออกไป โดยขจัดความถี่ที่มากกว่า 4 kHz ทิ้งไปก็จะได้เป็นสัญญาณอนาล็อกออกมาทางขา PWRO+(2) ซึ่งจะกลับเฟสกันกับขา PWRO-(3) ถึงแม้จะไม่เหมือนกับทางภาคส่งทุกประการแต่ก็อยู่ในมาตรฐานที่เป็นสากลและสามารถยอมรับได้ การทำงานต่างๆ เกี่ยวกับภาครับของไอซีจะถูกควบคุมด้วยสัญญาณความถี่ 1.536 MHz ที่ป้อนเข้าที่ขา CLKR(13)

นอกจากนี้ในการรับสัญญาณดิจิทัลมัลติเพล็กซ์ต้องอาศัยสัญญาณความถี่ 8 kHz ที่ป้อนเข้าทางขา FSR เพื่อช่วยในการดีมัลติเพล็กซ์ด้วยโดยมีการทำงานดังนี้ เมื่อขา FSR เป็น high ก็จะสามารถรับข้อมูลได้ และเมื่อสัญญาณ 8 kHz เป็น low ก็จะไม่สามารถรับข้อมูลได้ ซึ่งสัญญาณความถี่ 8 kHz ที่ขา FSR ของช่องสัญญาณที่ 1 และช่องสัญญาณที่ 2 จะกลับเฟสกันโดยสัญญาณที่ขา FSR ของช่องสัญญาณที่ 1 จะต่อผ่านอินเวอร์ตเตอร์ก่อนที่จะนำมาต่อเข้าที่ขา FSR ของช่องสัญญาณที่ 2 เพื่อว่าเมื่อช่องสัญญาณที่ 1 รับข้อมูลอยู่ ช่องสัญญาณที่ 2 ก็จะไม่สามารถรับข้อมูลได้ ในทำนองเดียวกัน เมื่อช่องสัญญาณที่ 2 รับข้อมูลอยู่ ช่องสัญญาณที่ 1 ก็จะไม่สามารถรับข้อมูลได้ซึ่งก็คือการดีมัลติเพล็กซ์แบบแบ่งช่วงเวลาหรือทำงานคนละช่วงเวลากันนั่นเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 3.12 ภาคแปลงสัญญาณทางด้านภาครับ

## ภาคกำเนิดสัญญาณพัลส์และภาควงจรหารความถี่ทางด้านภาครับ

ภาคกำเนิดสัญญาณพัลส์และภาควงจรหารความถี่ของภาครับนั้นก็จะใช้ความถี่เหมือนกับทางด้านภาคส่งทุกค่าคือค่า 1.536 MHz 128 kHz และ 8 kHz โดยการคำนวณและการสร้างวงจรกำเนิดสัญญาณพัลส์ความถี่ 1.536 MHz โดยใช้คริสตอลออสซิลเลเตอร์และวงจรหารความถี่ด้วย 10 12 และ 16 ก็จะเหมือนกับภาคส่งทุกประการ จุดประสงค์ในการใช้งานอาจจะต่างกันบ้างดังนี้ สัญญาณความถี่ 1.536 MHz ใช้ควบคุมการทำงานในตัวไอซีที่ส่วนของการรับสัญญาณ แต่ทางภาคส่งจะใช้ควบคุมการทำงานในส่วนของการส่งสัญญาณ สัญญาณความถี่ 128 kHz นำมาใช้ควบคุมความเร็วในการรับสัญญาณดิจิทัลเพื่อบอกให้ทราบถึงความเร็วของสัญญาณ PCM ที่ถูกส่งเข้ามา ซึ่งทางภาคส่ง สัญญาณความถี่ 128 kHz นี้จะใช้ควบคุมความเร็วในการส่ง และสัญญาณความถี่ 8 kHz ใช้ควบคุมการรับสัญญาณของแต่ละช่องสัญญาณ ใช้สำหรับการสร้างสัญญาณอนาล็อกขึ้นมาใหม่ และใช้ในการดีมัลติเพล็กซ์สัญญาณดิจิทัล ซึ่งทางภาคส่ง สัญญาณความถี่ 8 kHz จะใช้ควบคุมการส่งสัญญาณของแต่ละช่องสัญญาณ ใช้สำหรับการแซมปลิง และใช้ในการมัลติเพล็กซ์สัญญาณ 2 ช่องสัญญาณด้วย

## วงจรไฟเลี้ยง



รูป 3.13 วงจรไฟเลี้ยง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## รายละเอียดของอุปกรณ์

1	VBB	VCC	24
2	PWRO+	GSX	23
3	PWRO-	VFX-	22
4	GSR	VFX+	21
5	PDN	GRDA	20
6	CLKSEL	NC	19
7	LOOP	SIGX	18
8	SIGR	TSX	17
9	DCLKR	DX	16
10	DR	FSX	15
11	FSR	CLKX	14
12	GRDD	CLKR	13

รูป 3.14 แสดงขาของคอมโบชิพเบอร์ 2914

โคเดค/ฟิลเตอร์(codec/filter)เป็นอุปกรณ์ที่ใช้เปลี่ยนสัญญาณเสียงเป็นรูปแบบของสัญญาณดิจิทัลและมีการสร้างสัญญาณเสียงขึ้นมาใหม่ โดยไอซีเบอร์ 2914 นี้ถูกพัฒนาขึ้นเพื่อนำมาใช้กับระบบโครงข่ายโทรศัพท์คือตัวสวิทช์ซึ่งและสายส่งทางเสียงพูด เมื่อเสียงถูกทำเป็นสัญญาณดิจิทัล หรือไม่ก็ส่งไปในระยะทางไกลๆ (ไมโครเวฟ , ดาวเทียม และ โดยวิธีอื่นๆ) คำว่าโคเดค(codec)มาจากคำว่าโคเดเซอร์(coder)ถ้ารับใช้เปลี่ยนสัญญาณเสียงเป็นรูปแบบสัญญาณดิจิทัล และคำว่าดีโคเดเซอร์(decoder)ใช้สำหรับการสร้างสัญญาณเสียงจากสัญญาณดิจิทัลขึ้นมาใหม่ เราจึงกล่าวได้ว่าโคเดคเป็นอุปกรณ์ที่ทำหน้าที่ได้ทั้งเปลี่ยนสัญญาณอนาลอกเป็นดิจิทัล ( A/D converter ) และเปลี่ยนสัญญาณดิจิทัลเป็นอนาลอก (D/A converter)

ในการแซมปลิงโดยทั่วไป ทฤษฎีไนควิสต์ (Nyquist Theory) บอกว่าการแซมปลิงสัญญาณที่เข้ามาแบบต่อเนื่องจะถูกแซมเปิ้ลที่ความถี่สูงกว่าสองเท่าของความถี่สูงสุดของสัญญาณที่รับเข้ามา โดยเสียงจะมีช่วงสเปกตรัม(spectrum)มากกว่า 3 กิโลเฮิร์ตซ์ โดยยังทำให้ไม่สูญเสียความถูกต้องของข้อมูล อัตราการแซมปลิงที่ 8 กิโลเฮิร์ตซ์ จะได้มาจากการอินพุตของสัญญาณเสียงที่มีช่วงแบนวิดท์ (bandwidth)มากกว่า 3 กิโลเฮิร์ตซ์ เล็กน้อย โดยการแซมปลิงแบบนี้ต้องใช้ตัวกรองผ่านความถี่ต่ำ (low pass filter) เพื่อจะจำกัดค่าความถี่สูงซึ่งมากกว่า 3 กิโลเฮิร์ตซ์นี้ ซึ่งทำให้เกิดค่าความผิดเพี้ยนในสัญญาณ และระบบสายส่งโทรศัพท์ยังมีไฟที่มีความถี่ 50/60 เฮิร์ตซ์ ปะปนอยู่ซึ่งจะต้องถูกลดทอนสัญญาณโดยตัวทอนสัญญาณความถี่สูงผ่าน(high pass filter)ก่อนที่จะเข้าสู่ตัวเปลี่ยนสัญญาณอนาลอกเป็นดิจิทัล (A/D converter)

โดยขั้นตอนเปลี่ยนสัญญาณดิจิทัลเป็นอนาลอก(d/a converter)จะสร้างเป็นรูปขึ้นบันไดขึ้นมาใหม่จากสัญญาณที่เราต้องการ ซึ่งยังมีสเปกตรัมของสัญญาณที่ถูกมอดูเลตแล้ว ซึ่งมีค่าเท่ากับความถี่ที่เข้ามาทำการแซมปลิงและฮาร์โมนิกของมัน โดยสเปกตรัมเหล่านี้เราจะเรียกว่าอะเลียสซิ่ง(aliasing) ซึ่งจะไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต้องถูกลดทอนเพื่อเอาแค่สัญญาณที่ต้องการออกมา ซึ่งเราจะใช้อุปกรณ์กรองผ่านความถี่ต่ำ เพื่อลดทอนค่าอะเลียดซึ่ง ซึ่งตัวกรองสัญญาณนี้ถูกเรียกว่าตัวกรองสัญญาณแบบสร้างใหม่ (reconstruction filter) หรือ ตัวกรองสัญญาณเพื่อทำให้สัญญาณเรียบ (smoothing filter)

ไอซีตระกูล Intel 2910 จะมีโคเดคซึ่งสามารถทำได้ทั้งการสร้างแซมปลิ่งและการสร้างสัญญาณอนาล็อกขึ้นมาใหม่ โดยค่าแรงดันอ้างอิงจะถูกกำหนดในตัวอุปกรณ์และไม่ต้องมีอุปกรณ์ภายนอกตัวอื่นมาต่อเพิ่มก็สามารถทำงานได้ โดยไอซีตระกูลนี้จะมี 4 แบบ

#### คุณลักษณะของ COMBO CHIPS

##### 2916

มีแพ็คเกจแบบ 16 ขา

มีตัวกรองสัญญาณผ่านช่วงความถี่ด้านส่งและตัวกรองสัญญาณผ่านช่วงความถี่ต่ำด้านรับสำเร็จรูปอยู่ภายในอุปกรณ์

มีการคอมแพนดิงเฉพาะ  $\mu$  - Law ตามข้อมูลที่เข้ามา

มีแรงดันอ้างอิงพร้อมอยู่ในอุปกรณ์

มีการสูญเสียกำลังที่ +5V และ -5V

จัดค่าเป็นมาตรฐานให้โดยอัตโนมัติสำหรับอัตราข้อมูล 64 kbps - 2.048 Mbps

##### 2917

มีแพ็คเกจแบบ 16 ขา

มีตัวกรองสัญญาณผ่านช่วงความถี่ด้านส่งและตัวกรองสัญญาณผ่านช่วงความถี่ต่ำด้านรับสำเร็จรูปอยู่ภายในอุปกรณ์

มีการคอมแพนดิงเฉพาะ A - Law ตามข้อมูลที่เข้ามา

มีแรงดันอ้างอิงพร้อมอยู่ในอุปกรณ์

มีการสูญเสียกำลังที่ +5V และ -5V

จัดค่าเป็นมาตรฐานให้โดยอัตโนมัติสำหรับอัตราข้อมูล 64 kbps - 4.096 Mbps

##### 2913

มีแพ็คเกจแบบ 20 ขา

มีตัวกรองสัญญาณผ่านช่วงความถี่ด้านส่งและตัวกรองสัญญาณผ่านช่วงความถี่ต่ำด้านรับสำเร็จรูปอยู่ภายในอุปกรณ์

มีการคอมแพนดิงเฉพาะ  $\mu$  - Law หรือ A - Law ให้เลือกตามข้อมูลที่เข้ามา

มีแรงดันอ้างอิงพร้อมอยู่ในอุปกรณ์

มีการสูญเสียกำลังที่ +5V และ -5V

จัดค่าเป็นมาตรฐานให้โดยอัตโนมัติสำหรับอัตราข้อมูล 64 kbps - 4.096 Mbps

2914 เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มีแพ็คเกจแบบ 24 ขา

มีตัวกรองสัญญาณผ่านช่วงความถี่ด้านส่งและตัวกรองสัญญาณผ่านช่วงความถี่ด้านรับสำเร็จรูปอยู่ภายในอุปกรณ์

มีการคอมแพนดิงเฉพาะ  $\mu$  - Law หรือ A - Law ให้เลือกตามข้อมูลที่เข้ามา

มีแรงดันอ้างอิงพร้อมอยู่ในอุปกรณ์

มีการสูญเสียกำลังที่ +5V และ -5V

จัดค่าเป็นมาตรฐานให้โดยอัตโนมัติสำหรับอัตราข้อมูล 64 kbps - 4.096 Mbps

2916 ( 16 ขา )	2917 ( 16 ขา )	2913 ( 20 ขา )	2914 ( 24 ขา )
อัตราเร็วของสัญญาณนาฬิกาที่มีค่าเดียวคือ 2.048 MHz	อัตราเร็วของสัญญาณนาฬิกาที่มีค่าเดียวคือ 2.048 MHz	อัตราเร็วของสัญญาณนาฬิกาเปลี่ยนแปลงได้คือ 1.536, 1.544, หรือ 2.048 MHz	อัตราเร็วของสัญญาณนาฬิกาเปลี่ยนแปลงได้คือ 1.536, 1.544, หรือ 2.048 MHz
มีอัตราเร็วของสัญญาณในการรับส่งที่ถูกกำหนดไว้ให้แล้ว	มีอัตราเร็วของสัญญาณในการรับส่งที่ถูกกำหนดไว้ให้แล้ว	มีอัตราเร็วของสัญญาณในการรับส่งที่ถูกกำหนดไว้ให้แล้ว	มีอัตราเร็วของสัญญาณในการรับส่งที่ถูกกำหนดไว้ให้แล้ว
มีอัตราเร็วของสัญญาณในการรับส่งที่เปลี่ยนแปลงได้ตั้งแต่ 64 -2,048 kbps	มีอัตราเร็วของสัญญาณในการรับส่งที่เปลี่ยนแปลงได้ตั้งแต่ 64 -4,096 kbps	มีอัตราเร็วของสัญญาณในการรับส่งที่เปลี่ยนแปลงได้ตั้งแต่ 64 -4,096 kbps	มีอัตราเร็วของสัญญาณในการรับส่งที่เปลี่ยนแปลงได้ตั้งแต่ 64 - 4,096 kbps
สามารถทำงานได้ที่ ATT D3/4	สามารถทำงานได้ที่ ATT D3/4	สามารถทำงานได้ที่ ATT D3/4	สามารถทำงานได้ที่ ATT D3/4
มีการคอมแพนดิงเฉพาะแบบ $\mu$ - Law	มีการคอมแพนดิงเฉพาะแบบ A - Law	มีการคอมแพนดิงเฉพาะแบบ $\mu/A$ - Law	มีการคอมแพนดิงเฉพาะแบบ $\mu/A$ - Law
อินพุทเป็นแบบ single - ended	อินพุทเป็นแบบ single - ended	อินพุทเป็นแบบ Differential	อินพุทเป็นแบบ Differential
เอาต์พุทเป็นแบบ single - ended	เอาต์พุทเป็นแบบ single - ended	อินพุทเป็นแบบ Differential	อินพุทเป็นแบบ Differential
สามารถปรับอัตราขยายได้เฉพาะด้านส่ง	สามารถปรับอัตราขยายได้เฉพาะด้านส่ง	สามารถปรับอัตราขยายได้ทั้งด้านส่งและด้านรับ	สามารถปรับอัตราขยายได้ทั้งด้านส่งและด้านรับ
สัญญาณนาฬิกา	สัญญาณนาฬิกา	สัญญาณนาฬิกา	สัญญาณนาฬิกา

ซิงค์โครนัสกัน

ซิงค์โครนัสกัน

ซิงค์โครนัสกัน

ซิงค์โครนัสกัน

และมีแบบ

อะซิงค์โครนัสกัน

## รายละเอียดของขาไอซี

### แหล่งจ่ายไฟ (POWER SUPPLY)

#### VCC (Positive Power Supply)

แรงดันไฟบวกที่ขานี้มีค่า +5V ควรต่อ C ค่า 0.01  $\mu$ F เป็นตัวเก็บประจุแบบเซรามิค

#### VBB (Negative Power Supply)

แรงดันไฟลบที่ขานี้มีค่า +5V ควรต่อ C ค่า 0.01  $\mu$ F เป็นตัวเก็บประจุแบบเซรามิค

#### VAG (Analog Ground Output)

ควรต่อ C ค่า 0.01  $\mu$ F - 0.1  $\mu$ F เป็นตัวเก็บประจุแบบเซรามิคจะกลายเป็นมีความต้านทานสูงเมื่ออุปกรณ์ทำงานในโหมดพาวเวอร์ ดาวน์ (Power Down Mode) สัญญาณอนาล็อกทั้งหมดที่ใช้ในอุปกรณ์นี้จะอ้างอิงกับขานี้

### สัญญาณควบคุม (CONTROL LOGIC)

#### PDN (Power Down Input)

เมื่อมีสถานะเป็น 1 ที่ขาซึ่งจะปกป้อง PCM เอาท์พุทสำหรับความต้านทานต่ำที่อย่างน้อย 2 ลูกคลื่นที่ FSX จะทำให้วงจรและเกต (gate) ของสัญญาณนาฬิกาทุกอันไม่ทำงานคือทำให้อยู่ในสถานะความต้านทานสูง (High Impedance) ซึ่งมีการกินกำลังไฟเพียงเล็กน้อย เมื่อเราต่อ PDN เข้ากับ VCC หรือสถานะสูงก็จะทำให้การทำงานของวงจรเป็นปกติ

#### LOOP (Analog Loopback Signaling)

ใช้ในการควบคุมสัญญาณอนาล็อกในการวนลูปของสัญญาณ

#### CLKSEL

ขานี้ใช้เลือกควบคุมการคอมเพรสชันสำหรับการเข้ารหัสและการเอ็กซ์แพนดิงสำหรับการถอดรหัส เลือกว่าจะคอมแพนดแบบ A - Law หรือ  $\mu$  - Law เมื่อต่อขานี้เข้ากับไฟเลี้ยงจะเป็นการคอมแพนดแบบ  $\mu$  - Law และเมื่อต่อขานี้ลงกราวด์จะเป็นการคอมแพนดแบบ A - Law ไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### สัญญาณอนาล็อก (ANALOG)

#### GRDA (Analog Ground)

เอาต์พุตของขานี้จะอ้างอิงกับไฟต่ำหรืออาจจะมีแรงดันเท่ากับ 0 V GRDA เป็นกราวด์อนาล็อกทั้งด้านอินพุตและเอาต์พุต สัญญาณอนาล็อกทั้งหมดที่ไหลเข้าและไหลออกจากอุปกรณ์ชนิดนี้จะใช้ขา GRDA เป็นกราวด์อ้างอิง โดยแรงดันจะเป็นค่าระดับที่ไม่เกิน 10 เปรอร์เซนต้นับขึ้นไปทางด้าน VCC และ VBB ในระบบไฟคู่ (บวกและลบ 5 V) GRDA สามารถต่อออกไประบบกราวด์อนาล็อกภายนอกได้

#### PWRO+ และ PWRO - (Power Receive Outputs)

เอาต์พุตสองอันถูกมีขึ้น โดยทั้งสองอันขนาดเดียวกันแต่กลับเฟสกัน ค่าสัญญาณเอาต์พุตสูงสุดของแต่ละอันมีค่าเท่ากับค่าสัญญาณจากปลายสุดถึงปลายสุดสูงสุด (maximum peak-peak signal output) ซึ่งขึ้นอยู่กับแรงดันอ้างอิงของมัน

#### PWRO+ (Non-Inverting)

มันเป็นเอาต์พุตที่ไม่เปลี่ยนแปลงทางด้านรับเมื่อออกมาจากฟิลเตอร์ของตัวแปลงสัญญาณดิจิทัลเป็นอนาล็อก ขานี้จะมีความต้านทานสูงเมื่อทำงานในโหมดพาวเวอร์ ดาวน์

#### PWRO - (Inverting)

มันเป็นเอาต์พุตที่เปลี่ยนแปลงกลับด้านกลับเฟสทางด้านรับเมื่อออกมาจากฟิลเตอร์ของตัวแปลงสัญญาณดิจิทัลเป็นอนาล็อก ขานี้จะมีความต้านทานสูงเมื่อทำงานในโหมดพาวเวอร์ ดาวน์

#### GSR (Receive Output Gain Adjust)

GSR มีจุดประสงค์เพื่อที่จะมีการปรับค่าเกน (Gain Adjust) ที่รับได้ที่ขา PWRO ถ้าขา PWRO+ ถูกปล่อยทิ้งไว้สัญญาณเอาต์พุตที่ PWRO+ จะถูกอินเวอร์สที่ PWRO - ดังนั้นค่าพุช-พูลเกน (push-pull gain) จะมีเป็นสองเท่าของ PWRO+

#### GSX (Transmit Analog Input Gain)

GSX มีจุดประสงค์เพื่อที่จะมีการปรับค่าเกน (Gain Adjust) ที่รับได้ที่ขา VFX ถ้าขา VFX+ ถูกปล่อยทิ้งไว้สัญญาณเอาต์พุตที่ VFX+ จะถูกอินเวอร์สที่ VFX - ดังนั้นค่าพุช-พูลเกน (push-pull gain) จะมีเป็นสองเท่าของ VFX+

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### สัญญาณดิจิทัล (DIGITAL)

#### GRDD (TTL Digital Ground)

GRDD ทำหน้าที่ควบคุมระดับสัญญาณลอจิก และแรงดันกราวด์อ้างอิงของสัญญาณดิจิทัลซึ่งใช้เป็นแรงดันอ้างอิงของสัญญาณดิจิทัลทั้งหมดในวงจร โดยอุปกรณ์นี้สามารถทำงานในช่วงระดับแรงดันของสัญญาณตามแรงดันตามแรงดันไฟที่จ่ายให้ ( VBB ถึง VCC ) หรือระดับแรงดัน TTL โดยใช้เป็นกราวด์ดิจิทัล

#### FSX ( Frame Synchronous Transmit )

FSX ถูกใช้เพื่อหาอัตราแซมปลิงทางด้านส่ง ขา FSX จะถูกต่อเข้ากับสัญญาณนาฬิกาที่มีความถี่ 8 kHz ซึ่งอาจใช้เป็นสัญญาณซิงค์โครนัสด้วยระบบเฟรม หรือใช้เป็นสัญญาณซิงค์โครนัสเป็นระบบ FSX ไม่มีความสัมพันธ์กับเวลาของข้อมูลของภาคส่งยกเว้นแต่หาสัญญาณสโตรบของภาคส่ง สัญญาณนาฬิกาที่มีความถี่ 8 kHz จะซิงค์โครนัสกับเอาต์พุตของข้อมูล PCM ที่ส่งแบบอนุกรมที่ขา DX- ถ้าทั้ง FSX และ FSR มีสถานะต่ำสำหรับหลาย ๆ เฟรมของ 8 kHz แล้วอุปกรณ์จะทำงานในโหมดพาวเวอร์ดาวน์

#### FSR ( Frame Synchronous Receive )

FSR ถูกใช้เพื่อหาอัตราแซมปลิงทางด้านรับ ขา FSR จะถูกต่อเข้ากับสัญญาณนาฬิกาที่มีความถี่ 8 kHz ซึ่งอาจใช้เป็นสัญญาณซิงค์โครนัสด้วยระบบเฟรม หรือใช้เป็นสัญญาณซิงค์โครนัสเป็นระบบ FSR ไม่มีความสัมพันธ์กับเวลาของข้อมูลของภาครับ สัญญาณนาฬิกาที่มีความถี่ 8 kHz จะซิงค์โครนัสกับเอาต์พุตของข้อมูล PCM ที่รับแบบอนุกรมที่ขา DR ถ้าทั้ง FSX และ FSR มีสถานะต่ำสำหรับหลาย ๆ เฟรมของ 8 kHz แล้วอุปกรณ์จะทำงานในโหมดพาวเวอร์ดาวน์

#### CLKX ( Clock, Transmit )

CLKX ทำงานตามขาขึ้นของ FSX รับความถี่ที่ 1.536 Mhz SIGX ควรต่อออกจากสัญญาณนี้ด้วย สัญญาณนาฬิกาใช้ได้ 3 ค่าคือ 1.536 , 1.544 และ 2.048 Mhz สามารถนำไปใช้ในการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล

#### CLKR ( Clock, Receive )

CLKR ทำงานตามขาลงของ FSR รับความถี่ที่ 1.536 Mhz สามารถนำไปใช้ในการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล สัญญาณนาฬิกาใช้ได้ 3 ค่าคือ 1.536 , 1.544 และ 2.048 Mhz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

#### DCLKX (Data Clock, Transmit)

รับความถี่ที่ 128 kHz เมื่อ FSX ทำงานข้อมูลจะถูกส่งไปตามเส้นทาง PCM โดยใช้ตำแหน่ง 8 บิตของ DCLKX ในช่องสัญญาณการส่งที่ส่งสัญญาณ PCM ตัวล่าสุดในช่วงเฟรมที่มีความยาว 125  $\mu$ S ความยาวของ DCLKX สัญญาณนาฬิกาจะส่งเข้าไปในเอาต์พุทรีจิสเตอร์ (Output Register) เพื่อใช้ควบคุมการส่งสัญญาณดิจิทัลออกที่ขา DX ควบคุมอัตราความเร็วในการส่งข้อมูล PCM ที่ขา นี้สามารถรับความถี่ได้ตั้งแต่ 64 - 4096 kHz

#### DCLKR (Data Clock, Receive)

รับความถี่ที่ 128 kHz เมื่อ FSR ทำงานข้อมูลจะถูกรับมาตามเส้นทาง PCM โดยใช้ตำแหน่ง 8 บิตของ DCLKR ในช่องสัญญาณการรับที่รับสัญญาณ PCM ตัวล่าสุดในช่วงเฟรมที่มีความยาว 125  $\mu$ S ความยาวของ DCLKR สัญญาณนาฬิกาจะรับเข้ามาในอินพุทรีจิสเตอร์ (Input Register) เพื่อใช้ควบคุมการรับสัญญาณดิจิทัลออกที่ขา DR ตามความยาวของ DCLKR สัญญาณนาฬิกาจะส่งเข้าไปในอินพุทรีจิสเตอร์ (Input Register) เพื่อใช้ควบคุมการรับสัญญาณดิจิทัลออกที่ขา DR ควบคุมอัตราความเร็วในการรับข้อมูล PCM ที่ขา นี้สามารถรับความถี่ได้ตั้งแต่ 64 - 4096 kHz

#### DX (Data Transmit)

ระดับค่าเอาต์พุทที่ขา นี้มีระดับสัญญาณตั้งแต่ -5 โวลต์ จนไปถึงระดับ +5 โวลต์ (TTL) ซึ่งจะสอดคล้องกับกราวด์ดิจิทัล ขานี้ถูกควบคุมโดย FSX และ DCLKX และยังมีความต้านทานที่สูง ยกเว้นเวลาที่มีข้อมูล PCM ออกมา

#### DR (Data Receive)

ระดับค่าเอาต์พุทที่ขา นี้มีระดับสัญญาณตั้งแต่ -5 โวลต์ จนไปถึงระดับ +5 โวลต์ (TTL) ซึ่งจะสอดคล้องกับกราวด์ดิจิทัล ขานี้ถูกควบคุมโดย FSR และ DCLKR และยังมีความต้านทานที่สูง ยกเว้นเวลาที่มีข้อมูล PCM เข้ามา รูปแบบของข้อมูลถูกกำหนดด้วยขา CLKSEL เพื่อเลือกว่าจะทำงานแบบ A-Law หรือแบบ  $\mu$ -Law

#### SIGX (Signaling Transmit)

SIGX ทำงานตามขาขึ้นของ FSX เพื่อสร้างสัญญาณสโตรบการส่งภายใน (Internal Transmit Strobe) ซึ่งเป็นตัวกำหนดค่าเริ่มต้นของการเปลี่ยนสัญญาณอนาล็อกเป็นดิจิทัล (A/D Conversion) โดย Internal Transmit Strobe จะส่งสัญญาณ PCM ตัวใหม่เข้าไปยังรีจิสเตอร์ส่ง (สัญญาณเครื่องหมายจะถูกส่งก่อน) เพื่อพร้อมจะเป็นเอาต์พุทที่ขา DX SIGX จะมีค่าความต้านทานสูงเพื่อควบคุมเอาต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พทของข้อมูลที่ฝั่งส่ง นานเท่าที่ขา SIGX จะอยู่ในสภาวะความต้านทานต่ำ และให้สัญญาณ Signalling เข้าไปที่รีจิสเตอร์เพื่อให้เป็นสัญญาณนาฬิกาให้มีสัญญาณ 8 บิตของ PCM ออกมา

SIGR (Signaling Receive)

SIGR ทำงานตามขาลงของ FSR เพื่อสร้างสัญญาณสโตรบการส่งภายใน (Internal Transmit Strobe) ซึ่งเป็นตัวกำหนดค่าเริ่มต้นของการเปลี่ยนสัญญาณดิจิทัลเป็นอนาลอก (A/D Conversion) โดย Internal Transmit Strobe จะส่งสัญญาณ PCM ตัวใหม่เข้าไปยังรีจิสเตอร์ฝั่งส่ง (สัญญาณเครื่องหมายจะถูกส่งก่อน) เพื่อพร้อมจะเป็นเอาท์พุทที่ขา DR




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### ผลการทดลอง

#### 4.1 การทดลองวงจรกำเนิดสัญญาณพัลส์โดยใช้คริสตอลออสซิลเลเตอร์


เป็นการตรวจจับความถี่ที่เป็นเอาท์พุทของวงจรคริสตอลออสซิลเลเตอร์



รูปที่ 4.1 แสดงผลของวงจรคริสตอลออสซิลเลเตอร์


#### 4.2 การทดลองวงจรหารความถี่

เป็นการนำเอาสัญญาณความถี่ที่ได้จากวงจรคริสตอลออสซิลเลเตอร์มาทำการหารเพื่อเอาสัญญาณความถี่ที่ได้ไปใช้งานในส่วนอื่น




รูปที่ 4.2 แสดงผลของไอซีเบอร์ 74LS90 ทำหน้าที่หารความถี่ด้วย 10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและเอียงอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
เพื่อให้ได้เอาท์พุทความถี่ 1.536 MHz




รูปที่ 4.3 แสดงผลของ IC เบอร์ 4020 ทำหน้าที่หารความถี่ด้วย 16




รูปที่ 4.4 แสดงผลของไอซีเบอร์ 74LS92 ทำหน้าที่หารความถี่ด้วย 12  
เพื่อให้ได้เอาต์พุตความถี่ 8 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.5 แสดงผลของ IC เบอร์ 7492 ทำหน้าที่หารความถี่ด้วย 12 เพื่อให้ได้เอาต์พุตความถี่ 128 kHz


4.3 การทดลองวงจรพัลส์โค้ดมอดูเลชั่น




รูปที่ 4.6 สัญญาณอินพุตของช่องสัญญาณที่ 1 มีความถี่ 1.5 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการวิจัยเท่านั้น มิอนุญาตให้เผยแพร่ไปใช้ประโยชน์ด้านการค้า โดยเทียบกับความถี่ 8 kHz ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกสิ่งเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้.

10 Oct 1998  
12:02:18




รูปที่ 4.7 สัญญาณอินพุทของช่องสัญญาณที่ 2 มีความถี่ 2.6 kHz โดยเทียบกับความถี่ 8 kHz




รูปที่ 4.8 แสดงผลจากขา FSX ของช่องสัญญาณที่ 1 และ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

10 Oct 1998  
12:05:20




รูปที่ 4.9 สัญญาณที่ส่งออกจากช่องสัญญาณที่เมื่อสัญญาณอินพุตมีความถี่ 1.5 kHz โดยเทียบกับความถี่ 8 kHz



เอกสารนี้รูปที่ 4.10 สัญญาณที่ส่งออกจากช่องสัญญาณที่ 2 เมื่อสัญญาณอินพุตมีความถี่ 2.6 kHz ขนด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกโดยเทียบกับความถี่ 8 kHz ถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4.4 ผลการทดลองวงจรมัลติเพล็กซ์

เป็นการรวมสัญญาณส่งของช่องสัญญาณที่ 1 และ 2 เข้าด้วยกัน




รูปที่ 4.11 สัญญาณพีซีเอ็มมัลติเพล็กซ์ของภาคส่งที่ส่งเข้าไปในสายส่ง

#### 4.5 ภาครับสัญญาณ




รูปที่ 4.12 สัญญาณดิจิตอลมัลติเพล็กซ์ที่เป็นอินพุทของภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เฉพาะเพื่อวัตถุประสงค์ในการเรียน ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.13 แสดงผลจากขา FSR ของช่องสัญญาณที่ 1 และ 2




รูปที่ 4.14 เอาท์พุททางด้านรับของช่องสัญญาณที่ 1

เมื่อสัญญาณอินพุทด้านส่งมีความถี่ 1.5 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในงานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.15 เอาท์พุททางด้านรับของช่องสัญญาณที่ 1 โดยเทียบกับสัญญาณอินพุทด้านส่งที่มีความถี่ 1.5 kHz



รูปที่ 4.16 เอาท์พุททางด้านรับของช่องสัญญาณที่ 2 โดยเทียบกับสัญญาณอินพุทด้านส่งที่มีความถี่ 2.6 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรรมใดๆ ทั้งสิ้น อีกทั้งยังมีใช้ต้นแบบเนื้อหาและตั้งชื่อสิ่งพิมพ์ของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### บทวิจารณ์และบทสรุป

#### บทสรุป

โครงการนี้เป็นการศึกษาทดลองเกี่ยวกับการรับส่งสัญญาณแบบ PCM - TDM ขนาดสองช่องสัญญาณตัวหลักของวงจรนี้คือไอซี 2914 ซึ่งเป็นเทคโนโลยีสมัยใหม่ที่จะนำมาเป็นส่วนที่ทำการแปลงสัญญาณอนาลอกเป็นดิจิทัลและสัญญาณดิจิทัลเป็นอนาลอก โดยการทดลองจะเป็นการทำงานของไอซีในโหมดที่สามารถปรับความเร็วได้คือกำหนดความเร็วในการส่งไว้ที่ 128 กิโลบิตต่อวินาที ทางด้านส่งภายในตัวไอซีจะประกอบด้วยวงจรแบนด์พาสฟิลเตอร์ และวงจรที่ทำการเปลี่ยนจุกสัญญาณอนาลอกที่เป็นอินพุท ให้เป็นสัญญาณ PCM ที่จะส่งเข้าไปในสายส่ง และทางด้านรับก็จะประกอบด้วยวงจรที่ทำการเปลี่ยนจากสัญญาณ PCM ที่เป็นอินพุท ให้เป็นสัญญาณอนาลอก และวงจรโลว์พาสฟิลเตอร์ ซึ่งในอดีตการที่จะรับส่งสัญญาณดิจิทัลนั้นต้องออกแบบสร้างทีละวงจร ด้วยเหตุดังกล่าวไอซีตัวนี้ก็จะให้ความสะดวก รวดเร็ว ความคล่องตัวในการสร้างอุปกรณ์รับส่งสัญญาณ และควมมีประสิทธิภาพอีกด้วย

โครงการนี้เป็นเพียงการทดลองการทำงานในโหมดหนึ่งๆ เท่านั้น เรายังสามารถนำมาปรับปรุงเปลี่ยนแปลงให้เข้ากับความต้องการของเราได้เช่นนำมาผลิตเฟล็กซ์ร่วมกัน 32 ตัวเพื่อใช้เป็น 32 ช่องสัญญาณ หรือในอุปกรณ์หนึ่งๆ อาจจะมีทั้งส่วนที่ส่งสัญญาณและส่วนที่รับสัญญาณก็จะกลายเป็นการรับส่งแบบฟูลดูเพล็กซ์ได้ ความสามารถในการทำงานของไอซีตัวนี้ยังสามารถเพิ่มความเร็วในการส่งเพื่อเพิ่มความจุของช่องสัญญาณได้อีกหลายระดับและสามารถเปลี่ยนเทคนิคในการส่งสัญญาณเพื่อรองรับการส่งหลายๆ แบบได้ ทั้งนี้ก็เพื่อจุดประสงค์ที่จะรองรับความต้องการการใช้งานที่แตกต่างกันในแต่ละกลุ่มบุคคล และเพื่อที่จะรองรับความต้องการที่เพิ่มมากขึ้นในอนาคตได้อย่างมีประสิทธิภาพ

#### บทวิจารณ์

ในการส่งสัญญาณดิจิทัลปัญหาแรกที่เกิดขึ้นก็คือการที่จะเปลี่ยนสัญญาณอินพุทที่เป็น อนาลอก ให้เป็นสัญญาณดิจิทัลโดยมีมาตรฐานที่แน่นอน ซึ่งปัจจุบันก็มีหลายมาตรฐานเช่น อเมริกา ยุโรป หรือ ญี่ปุ่น ถ้ามาตรฐานต่างกันก็จะทำให้เกิดความผิดพลาดทางด้านรับเนื่องจากความแตกต่างของรหัสได้ สิ่งรบกวนที่เกิดขึ้นเมื่อมีการเปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิทัลนั้นประกอบด้วย แชนเปลลิงนอยส์ และควอนไตซิงนอยส์ ซึ่งจะเกิดขึ้นอย่างหลีกเลี่ยงไม่ได้ แต่จะสามารถยอมรับได้ในระดับหนึ่ง ปัญหาต่อมาที่เป็นปัญหาหลักในการรับส่งก็คือเมื่อทางด้านส่งทำการส่งแล้ว ทางด้านรับต้องรับได้และสามารถถอดรหัสออกมาได้ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แปลงกลับมาเป็นสัญญาณอนาลอกที่เหมือนกับทางอินพุทได้อย่างมีประสิทธิภาพ เทคนิคสำคัญที่จะแก้ปัญหาที่ 2 วิธีคือ วิธีการส่งแบบซิงโครนัสและวิธีการส่งแบบอะซิงโครนัส ปัญหาสุดท้ายก็คือการแปลงสัญญาณดิจิทัลกลับมาเป็นสัญญาณอนาลอกเพื่อส่งออกทางด้านรับอาจมีความผิดเพี้ยนบ้างเมื่อเทียบกับสัญญาณเดิมแต่ก็อยู่ในมาตรฐานที่ยอมรับได้

โครงการนี้มีไอซี 2914 อยู่แล้วซึ่งจะทำหน้าที่เปลี่ยนสัญญาณอนาลอกให้เป็นสัญญาณดิจิทัลและเปลี่ยนสัญญาณดิจิทัลให้เป็นสัญญาณอนาลอก จึงไม่ต้องคำนวณออกแบบวงจร A/D และ วงจร D/A เพียงแต่ศึกษาการทำงานภายในตัวไอซีนี้ให้เข้าใจและรู้ความหมายของแต่ละขาอย่างชัดเจนก็จะสามารถทำงานได้ ซึ่งไอซีตัวนี้สามารถทำงานได้ทั้งมาตรฐาน  $\mu$ -law และ A-law จึงทำให้รองรับการใช้งานได้กว้างขึ้น ดังนั้นปัญหาหลักของโครงการนี้ก็คือการรับส่ง ข้อมูล ไอซีตัวนี้สามารถทำงานได้ทั้งวิธีการส่งแบบซิงโครนัสและวิธีการส่งแบบอะซิงโครนัส แต่วิธีที่เราใช้คือวิธีซิงโครนัสแบบอิสระ (Independent Synchronous) ซึ่งเป็นวิธีการส่งสัญญาณดิจิทัลจะมีลักษณะเฉพาะเพื่อบอกทางด้านรับให้ทราบถึงตำแหน่งข้อมูลแต่ละช่องสัญญาณของสัญญาณดิจิทัล โดยใช้คีย์ล็อกคนละตัวแต่มีความถี่เท่ากันทำให้สามารถรับสัญญาณที่มาจากภาคส่งได้ เนื่องจากไอซีตัวนี้เป็นเทคโนโลยีสมัยใหม่ที่น่าเข้ามาจากประเทศอเมริกา เราจึงไม่สามารถหาข้อมูล (data sheet) เพิ่มเติมเกี่ยวกับรูปแบบ วิธีการรับส่ง หรือ ลักษณะการต่อของ ไอซีตัวนี้ได้ เราจึงได้แค่ทดลองจับสัญญาณอนาลอกที่เป็นเอาต์พุททางด้านรับเทียบกับสัญญาณเดิมที่ป้อนเข้าทางด้านส่งเท่านั้น โดยไม่สามารถวิเคราะห์ห้ขบวนพัลส์ PCM ที่ถูกส่งเข้าไปในสายส่งได้ว่าถูกต้องตามข้อกำหนดหรือไม่ ดังนั้นจึงควรศึกษาหาข้อมูลเกี่ยวกับรายละเอียดของไอซีตัวนี้เพื่อเป็นแนวทางในการพัฒนาต่อไป และอีกปัญหาหนึ่งคือสัญญาณคล็อกที่ต้องการใช้ในโครงการนี้ไม่มีคริสตอล ออสซิลเลเตอร์ที่มีค่าตรงกับที่ต้องการหาได้เพียงใกล้เคียงเท่านั้น และเมื่อนำมาผ่านวงจรหารความถี่ถึงแม้ช่วงต่ำของความถี่จะลดลงแต่สัญญาณก็ไม่มีเสถียรภาพเท่าที่ควรซึ่งอาจจะทำให้เกิดความผิดพลาดขึ้นได้ เนื่องจากเป็นสัญญาณคล็อกที่อยู่ในช่วงความถี่สูง แนวทางแก้ปัญหาก็คือเปลี่ยนไปใช้งานในโมเดลอื่นๆ ที่มีค่าของคริสตอลออสซิลเลเตอร์และความถี่ต่างๆ ตรงกับที่มีขายตามท้องตลาด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




# MOTOROLA

## MC14020B


### 14-BIT BINARY COUNTER

The MC14020B 14-stage binary counter is constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. This part is designed with an input wave shaping circuit and 14 stages of ripple-carry binary counter. The device advances the count on the negative-going edge of the clock pulse. Applications include time delay circuits, counter controls, and frequency-dividing circuits.

- Fully Static Operation
- Diode Protection on All Inputs
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Capable of Driving Two Low-power TTL Loads or One Low-power Schottky TTL Load Over the Rated Temperature Range
- Buffered Outputs Available from stages 1 and 4 thru 14
- Common Reset Line
- Pin-for-Pin Replacement for CD4020B



L SUFFIX  
CERAMIC  
CASE 620



P SUFFIX  
PLASTIC  
CASE 648



D SUFFIX  
SOIC  
CASE 751B

#### ORDERING INFORMATION

MC14XXXBCP Plastic  
MC14XXXBCL Ceramic  
MC14XXXBD SOIC

T<sub>A</sub> = -55° to 125°C for all packages.

#### MAXIMUM RATINGS\* (Voltages Referenced to V<sub>SS</sub>)

Symbol	Parameter	Value	Unit
V <sub>DD</sub>	DC Supply Voltage	-0.5 to -18.0	V
V <sub>in</sub> , V <sub>out</sub>	Input or Output Voltage (DC or Transient)	-0.5 to V <sub>DD</sub> - 0.5	V
I <sub>in</sub> , I <sub>out</sub>	Input or Output Current (DC or Transient), per Pin	±10	mA
P <sub>D</sub>	Power Dissipation, per Package†	500	mW
T <sub>stg</sub>	Storage Temperature	-65 to -150	°C
T <sub>L</sub>	Lead Temperature (8-Second Soldering)	250	°C

\*Maximum Ratings are those values beyond which damage to the device may occur.


†Temperature Derating: Plastic "P and D/DW" Packages: -7.0 mW/°C From 65°C To 125°C  
Ceramic "L" Packages: -12 mW/°C From 100°C To 125°C

#### TRUTH TABLE

CLOCK	RESET	OUTPUT STATE
	0	No Change
	0	Advance to next state
X	1	All Outputs are low

X = Don't Care

#### LOGIC DIAGRAM



ELECTRICAL CHARACTERISTICS (Voltages Referenced to V<sub>SS</sub>)

Characteristic	Symbol	V <sub>DD</sub> Vdc	-55°C		25°C			125°C		Unit	
			Min	Max	Min	Typ #	Max	Min	Max		
Output Voltage V <sub>in</sub> = V <sub>DD</sub> or 0	"0" Level V <sub>OL</sub>	5.0	—	0.05	—	0	0.05	—	0.05	Vdc	
		10	—	0.05	—	0	0.05	—	0.05		
		15	—	0.05	—	0	0.05	—	0.05		
	V <sub>in</sub> = 0 or V <sub>DD</sub>	"1" Level V <sub>OH</sub>	5.0	4.95	—	4.95	5.0	—	4.95	—	Vdc
10			9.95	—	9.95	10	—	9.95	—		
15			14.95	—	14.95	15	—	14.95	—		
Input Voltage (V <sub>O</sub> = 4.5 or 0.5 Vdc) (V <sub>O</sub> = 9.0 or 1.0 Vdc) (V <sub>O</sub> = 13.5 or 1.5 Vdc)	"0" Level V <sub>IL</sub>	5.0	—	1.5	—	2.25	1.5	—	1.5	Vdc	
		10	—	3.0	—	4.50	3.0	—	3.0		
		15	—	4.0	—	6.75	4.0	—	4.0		
	(V <sub>O</sub> = 0.5 or 4.5 Vdc) (V <sub>O</sub> = 1.0 or 9.0 Vdc) (V <sub>O</sub> = 1.5 or 13.5 Vdc)	"1" Level V <sub>IH</sub>	5.0	3.5	—	3.5	2.75	—	3.5	—	Vdc
			10	7.0	—	7.0	5.50	—	7.0	—	
			15	11	—	11	8.25	—	11	—	
Output Drive Current (V <sub>OH</sub> = 2.5 Vdc) (V <sub>OH</sub> = 4.6 Vdc) (V <sub>OH</sub> = 9.5 Vdc) (V <sub>OH</sub> = 13.5 Vdc)	Source I <sub>OH</sub>	5.0	-3.0	—	-2.4	-4.2	—	-1.7	—	mA <sub>dc</sub>	
		5.0	-0.64	—	-0.51	-0.88	—	-0.36	—		
		10	-1.6	—	-1.3	-2.25	—	-0.9	—		
	Sink I <sub>OL</sub>	5.0	0.64	—	0.51	0.88	—	0.36	—	mA <sub>dc</sub>	
		10	1.6	—	1.3	2.25	—	0.9	—		
		15	4.2	—	3.4	8.8	—	2.4	—		
Input Current	I <sub>in</sub>	15	—	±0.1	—	±0.00001	±0.1	—	±1.0	μA <sub>dc</sub>	
Input Capacitance (V <sub>in</sub> = 0)	C <sub>in</sub>	—	—	—	—	5.0	7.5	—	—	pF	
Quiescent Current (Per Package)	I <sub>DD</sub>	5.0	—	5.0	—	0.005	5.0	—	150	μA <sub>dc</sub>	
		10	—	10	—	0.010	10	—	300		
		15	—	20	—	0.015	20	—	600		
Total Supply Current**† (Dynamic plus Quiescent, Per Package) (C <sub>L</sub> = 50 pF on all outputs, all buffers switching)	I <sub>T</sub>	5.0	I <sub>T</sub> = (0.42 μA/kHz) f + I <sub>DD</sub>							μA <sub>dc</sub>	
		10	I <sub>T</sub> = (0.85 μA/kHz) f + I <sub>DD</sub>								
		15	I <sub>T</sub> = (1.43 μA/kHz) f + I <sub>DD</sub>								

#Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.

\*\*The formulas given are for the typical characteristics only at 25°C.


†To calculate total supply current at loads other than 50 pF:

$$I_T(C_L) = I_T(50 \text{ pF}) + (C_L - 50) V/k$$

where: I<sub>T</sub> is in μA (per package), C<sub>L</sub> in pF, V = (V<sub>DD</sub> - V<sub>SS</sub>) in volts, f in kHz is input frequency, and k = 0.001.

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V<sub>in</sub> and V<sub>out</sub> should be constrained to the range V<sub>SS</sub> ≤ (V<sub>in</sub> or V<sub>out</sub>) ≤ V<sub>DD</sub>. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V<sub>SS</sub> or V<sub>DD</sub>). Unused outputs must be left open.

PIN ASSIGNMENT



SWITCHING CHARACTERISTICS (C<sub>L</sub> = 50 pF, T<sub>A</sub> = 25°C)

Characteristic	Symbol	V <sub>DD</sub> V <sub>dc</sub>	Min	Typ #	Max	Unit
Output Rise and Fall Time T <sub>TLH</sub> , T <sub>THL</sub> = (1.5 ns/pF) C <sub>L</sub> - 25 ns T <sub>TLH</sub> , T <sub>THL</sub> = (0.75 ns/pF) C <sub>L</sub> - 12.5 ns T <sub>TLH</sub> , T <sub>THL</sub> = (0.55 ns/pF) C <sub>L</sub> - 9.5 ns	t <sub>TLH</sub> , t <sub>THL</sub>	5.0 10 15	— — —	100 50 40	200 100 80	ns
Propagation Delay Time Clock to Q1 t <sub>PHL</sub> , t <sub>PLH</sub> = (1.7 ns/pF) C <sub>L</sub> - 175 ns t <sub>PHL</sub> , t <sub>PLH</sub> = (0.66 ns/pF) C <sub>L</sub> - 82 ns t <sub>PHL</sub> , t <sub>PLH</sub> = (0.5 ns/pF) C <sub>L</sub> - 55 ns Clock to Q14 t <sub>PHL</sub> , t <sub>PLH</sub> = (1.7 ns/pF) C <sub>L</sub> - 1735 ns t <sub>PHL</sub> , t <sub>PLH</sub> = (0.66 ns/pF) C <sub>L</sub> - 772 ns t <sub>PHL</sub> , t <sub>PLH</sub> = (0.5 ns/pF) C <sub>L</sub> - 535 ns	t <sub>PLH</sub> , t <sub>PHL</sub>	5.0 10 15	— — —	260 115 80	520 230 160	ns
Propagation Delay Time Reset to Q <sub>n</sub> t <sub>PHL</sub> = (1.7 ns/pF) C <sub>L</sub> - 285 ns t <sub>PHL</sub> = (0.66 ns/pF) C <sub>L</sub> - 122 ns t <sub>PHL</sub> = (0.5 ns/pF) C <sub>L</sub> - 90 ns	t <sub>PHL</sub>	5.0 10 15	— — —	370 155 115	740 310 230	ns
Clock Pulse Width	t <sub>WH</sub>	5.0 10 15	500 165 125	140 55 38	— — —	ns
Clock Pulse Frequency	f <sub>cl</sub>	5.0 10 15	— — —	2.0 6.0 8.0	1.0 3.0 4.0	MHz
Clock Rise and Fall Time	t <sub>TLH</sub> , t <sub>THL</sub>	5.0 10 15	— — —	No Limit	—	—
Reset Pulse Width	t <sub>WL</sub>	5.0 10 15	3000 550 420	320 120 80	— — —	ns
Reset Removal Time	t <sub>rem</sub>	5.0 10 15	130 50 30	65 25 15	— — —	ns

\*The formulas given are for the typical characteristics only at 25°C.  
#Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.

FIGURE 1 - POWER DISSIPATION TEST CIRCUIT AND WAVEFORM




FIGURE 2 - SWITCHING TIME TEST CIRCUIT AND WAVEFORMS





FIGURE 3 - TIMING DIAGRAM



6



MOTOROLA

SN54/74LS90  
SN54/74LS92  
SN54/74LS93

DESCRIPTION — The SN54LS/74LS90, SN54LS/74LS92 and SN54LS/74LS93 are high-speed 4-bit ripple type counters partitioned into two sections. Each counter has a divide-by-two section and either a divide-by-five (LS90), divide-by-six (LS92) or divide-by-eight (LS93) section which are triggered by a HIGH-to-LOW transition on the clock inputs. Each section can be used separately or tied together (Q to  $\overline{CP}$ ) to form BCD, bi-quinary, modulo-12, or modulo-16 counters. All of the counters have a 2-input gated Master Reset (Clear), and the LS90 also has a 2-input gated Master Set (Preset 9).

DECADE COUNTER;  
DIVIDE-BY-TWELVE COUNTER;  
4-BIT BINARY COUNTER  
LOW POWER SCHOTTKY

J Suffix — Case 632-08 (Ceramic)  
N Suffix — Case 646-06 (Plastic)


- LOW POWER CONSUMPTION . . . TYPICALLY 45 mW
- HIGH COUNT RATES . . . TYPICALLY 42 MHz
- CHOICE OF COUNTING MODES . . . BCD, BI-QUINARY, DIVIDE-BY-TWELVE, BINARY
- INPUT CLAMP DIODES LIMIT HIGH SPEED TERMINATION EFFECTS

PIN NAMES


		LOADING (Note a)	
		HIGH	LOW
$\overline{CP}_0$	Clock (Active LOW going edge) Input to ÷2 Section	0.5 U.L.	1.5 U.L.
$\overline{CP}_1$	Clock (Active LOW going edge) Input to ÷5 Section (LS90), ÷6 Section (LS92)	0.5 U.L.	2.0 U.L.
$\overline{CP}_1$	Clock (Active LOW going edge) Input to ÷8 Section (LS93)	0.5 U.L.	1.0 U.L.
MR <sub>1</sub> , MR <sub>2</sub>	Master Reset (Clear) Inputs	0.5 U.L.	0.25 U.L.
MS <sub>1</sub> , MS <sub>2</sub>	Master Set (Preset-9, LS90) Inputs	0.5 U.L.	0.25 U.L.
Q <sub>0</sub>	Output from ÷2 Section (Notes b & c)	10 U.L.	5(2.5) U.L.
Q <sub>1</sub> , Q <sub>2</sub> , Q <sub>3</sub>	Outputs from ÷5 (LS90), ÷6 (LS92), ÷8 (LS93) Sections (Note b)	10 U.L.	5(2.5) U.L.

Notes:  
 a. 1 TTL Unit Load (U.L.) = 40  $\mu$ A HIGH/1.6 mA LOW.  
 b. The Output LOW drive factor is 2.5 U.L. for Military, (54) and 5 U.L. for commercial (74) Temperature Ranges.  
 c. The Q<sub>0</sub> Outputs are guaranteed to drive the full fan-out plus the  $\overline{CP}_1$  input of the device.  
 d. To insure proper operation the rise (t<sub>r</sub>) and fall time (t<sub>f</sub>) of the clock must be less than 100 ns.


LOGIC SYMBOL



LOGIC DIAGRAM




CONNECTION DIAGRAM  
DIP (TOP VIEW)




NC = No Internal Connection

NOTE:  
The Flatpak version has the same pinouts (Connection Diagram) as the Dual In-Line Package.

LOGIC DIAGRAM




CONNECTION DIAGRAM  
DIP (TOP VIEW)




NC = No Internal Connection

NOTE:  
The Flatpak version has the same pinouts (Connection Diagram) as the Dual In-Line Package.

LOGIC DIAGRAM



CONNECTION DIAGRAM  
DIP (TOP VIEW)



NC = No Internal Connection

NOTE:  
The Flatpak version has the same pinouts (Connection Diagram) as the Dual In-Line Package.

5

**FUNCTIONAL DESCRIPTION** — The LS90, LS92, and LS93 are 4-bit ripple type Decade, Divide-By-Twelve, and Binary Counters respectively. Each device consists of four master/slave flip-flops which are internally connected to provide a divide-by-two section and a divide-by-five (LS90), divide-by-six (LS92), or divide-by-eight (LS93) section. Each section has a separate clock input which initiates state changes of the counter on the HIGH-to-LOW clock transition. State changes of the Q outputs do not occur simultaneously because of internal ripple delays. Therefore, decoded output signals are subject to decoding spikes and should not be used for clocks or strobes. The  $Q_0$  output of each device is designed and specified to drive the rated fan-out plus the  $\overline{CP}_1$  input of the device.

A gated AND asynchronous Master Reset ( $MR_1 \bullet MR_2$ ) is provided on all counters which overrides and clocks and resets (clears) all the flip-flops. A gated AND asynchronous Master Set ( $MS_1 \bullet MS_2$ ) is provided on the LS90 which overrides the clocks and the MR inputs and sets the outputs to nine (HLLH).

Since the output from the divide-by-two section is not internally connected to the succeeding stages, the devices may be operated in various counting modes.

#### LS90

- A. BCD Decade (8421) Counter — The  $\overline{CP}_1$  input must be externally connected to the  $Q_0$  output. The  $\overline{CP}_0$  input receives the incoming count and a BCD count sequence is produced.
- B. Symmetrical Bi-quinary Divide-By-Ten Counter — The  $Q_3$  output must be externally connected to the  $\overline{CP}_0$  input. The input count is then applied to the  $\overline{CP}_1$  input and a divide-by-ten square wave is obtained at output  $Q_0$ .
- C. Divide-By-Two and Divide-By-Five Counter — No external interconnections are required. The first flip-flop is used as a binary element for the divide-by-two function ( $\overline{CP}_0$  as the input and  $Q_0$  as the output). The  $\overline{CP}_1$  input is used to obtain binary divide-by-five operation at the  $Q_3$  output.

#### LS92

- A. Modulo 12, Divide-By-Twelve Counter — The  $\overline{CP}_1$  input must be externally connected to the  $Q_0$  output. The  $\overline{CP}_0$  input receives the incoming count and  $Q_3$  produces a symmetrical divide-by-twelve square wave output.
- B. Divide-By-Two and Divide-By-Six Counter — No external interconnections are required. The first flip-flop is used as a binary element for the divide-by-two function. The  $\overline{CP}_1$  input is used to obtain divide-by-three operation at the  $Q_1$  and  $Q_2$  outputs and divide-by-six operation at the  $Q_3$  output.

#### LS93

- A. 4-Bit Ripple Counter — The output  $Q_0$  must be externally connected to input  $\overline{CP}_1$ . The input count pulses are applied to input  $\overline{CP}_0$ . Simultaneous divisions of 2, 4, 8, and 16 are performed at the  $Q_0$ ,  $Q_1$ ,  $Q_2$ , and  $Q_3$  outputs as shown in the truth table.
- B. 3-Bit Ripple Counter — The input count pulses are applied to input  $\overline{CP}_1$ . Simultaneous frequency divisions of 2, 4, and 8 are available at the  $Q_1$ ,  $Q_2$ , and  $Q_3$  outputs. Independent use of the first flip-flop is available if the reset function coincides with reset of the 3-bit ripple-through counter.

LS90  
MODE SELECTION

RESET/SET INPUTS				OUTPUTS			
MR <sub>1</sub>	MR <sub>2</sub>	MS <sub>1</sub>	MS <sub>2</sub>	Q <sub>0</sub>	Q <sub>1</sub>	Q <sub>2</sub>	Q <sub>3</sub>
H	H	L	X	L	L	L	L
H	H	X	L	L	L	L	L
X	X	H	H	H	L	L	H
L	X	L	X				Count
X	L	X	L				Count
L	X	X	L				Count
X	L	L	X				Count

H = HIGH Voltage Level  
L = LOW Voltage Level  
X = Don't Care

LS92 AND LS93  
MODE SELECTION

RESET INPUTS		OUTPUTS			
MR <sub>1</sub>	MR <sub>2</sub>	Q <sub>0</sub>	Q <sub>1</sub>	Q <sub>2</sub>	Q <sub>3</sub>
H	H	L	L	L	L
L	H				Count
H	L				Count
L	L				Count

H = HIGH Voltage Level  
L = LOW Voltage Level  
X = Don't Care

LS90  
BCD COUNT SEQUENCE

COUNT	OUTPUT			
	Q <sub>0</sub>	Q <sub>1</sub>	Q <sub>2</sub>	Q <sub>3</sub>
0	L	L	L	L
1	H	L	L	L
2	L	H	L	L
3	H	H	L	L
4	L	L	H	L
5	H	L	H	L
6	L	H	H	L
7	H	H	H	L
8	L	L	L	H
9	H	L	L	H

NOTE: Output Q<sub>0</sub> is connected to Input CP<sub>1</sub> for BCD count.

LS92  
TRUTH TABLE

COUNT	OUTPUT			
	Q <sub>0</sub>	Q <sub>1</sub>	Q <sub>2</sub>	Q <sub>3</sub>
0	L	L	L	L
1	H	L	L	L
2	L	H	L	L
3	H	H	L	L
4	L	L	H	L
5	H	L	H	L
6	L	L	L	H
7	H	L	L	H
8	L	H	L	H
9	H	H	L	H
10	L	L	H	H
11	H	L	H	H

Note: Output Q<sub>0</sub> connected to input CP<sub>1</sub>.

LS93  
TRUTH TABLE

COUNT	OUTPUT			
	Q <sub>0</sub>	Q <sub>1</sub>	Q <sub>2</sub>	Q <sub>3</sub>
0	L	L	L	L
1	H	L	L	L
2	L	H	L	L
3	H	H	L	L
4	L	L	H	L
5	H	L	H	L
6	L	H	H	L
7	H	H	H	L
8	L	L	L	H
9	H	L	L	H
10	L	H	L	H
11	H	H	L	H
12	L	L	H	H
13	H	L	H	H
14	L	H	H	H
15	H	H	H	H

Note: Output Q<sub>0</sub> connected to input CP<sub>1</sub>.

**GUARANTEED OPERATING RANGES**

SYMBOL	PARAMETER		MIN	TYP	MAX	UNIT
V <sub>CC</sub>	Supply Voltage	54	4.5	5.0	5.5	V
		74	4.75	5.0	5.25	
T <sub>A</sub>	Operating Ambient Temperature Range	54	-55	25	125	°C
		74	0	25	70	
I <sub>OH</sub>	Output Current — High	54, 74			-0.4	mA
I <sub>OL</sub>	Output Current — Low	54			4.0	mA
		74			8.0	

**DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE** (unless otherwise specified)

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
V <sub>IH</sub>	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage for All Inputs
V <sub>IL</sub>	Input LOW Voltage	54		0.7	V	Guaranteed Input LOW Voltage for All Inputs
		74		0.8		
V <sub>IK</sub>	Input Clamp Diode Voltage		-0.65	-1.5	V	V <sub>CC</sub> = MIN, I <sub>IN</sub> = -18 mA
V <sub>OH</sub>	Output HIGH Voltage	54	2.5	3.5	V	V <sub>CC</sub> = MIN, I <sub>OH</sub> = MAX, V <sub>IN</sub> = V <sub>IH</sub> or V <sub>IL</sub> per Truth Table
		74	2.7	3.5	V	
V <sub>OL</sub>	Output LOW Voltage	54, 74	0.25	0.4	V	I <sub>OL</sub> = 4.0 mA V <sub>CC</sub> = V <sub>CC</sub> MIN, V <sub>IN</sub> = V <sub>IL</sub> or V <sub>IH</sub> per Truth Table
		74	0.35	0.5	V	
I <sub>IH</sub>	Input HIGH Current			20	μA	V <sub>CC</sub> = MAX, V <sub>IN</sub> = 2.7 V
				0.1	mA	V <sub>CC</sub> = MAX, V <sub>IN</sub> = 7.0 V
I <sub>IL</sub>	Input LOW Current MS, MR CP <sub>0</sub> CP <sub>1</sub> (LS90, LS92) CP <sub>1</sub> (LS93)			-0.4	mA	V <sub>CC</sub> = MAX, V <sub>IN</sub> = 0.4 V
				-2.4		
				-3.2		
				-1.6		
I <sub>OS</sub>	Short Circuit Current	-20		-100	mA	V <sub>CC</sub> = MAX
I <sub>CC</sub>	Power Supply Current			15	mA	V <sub>CC</sub> = MAX



AC CHARACTERISTICS:  $T_A = 25^\circ\text{C}$ ,  $V_{CC} = 5.0\text{ V}$ ,  $C_L = 15\text{ pF}$

SYMBOL	PARAMETER	LIMITS									UNITS
		LS90			LS92			LS93			
		MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	
$f_{MAX}$	$\overline{CP}_0$ Input Clock Frequency	32			32			32			MHz
$f_{MAX}$	$\overline{CP}_1$ Input Clock Frequency	16			16			16			MHz
$t_{PLH}$ $t_{PHL}$	Propagation Delay, $\overline{CP}_0$ Input to $Q_0$ Output		10 12	16 18		10 12	16 18		10 12	16 18	ns
$t_{PLH}$ $t_{PHL}$	$\overline{CP}_0$ Input to $Q_3$ Output		32 34	48 50		32 34	48 50		46 46	70 70	ns
$t_{PLH}$ $t_{PHL}$	$\overline{CP}_1$ Input to $Q_1$ Output		10 14	16 21		10 14	16 21		10 14	16 21	ns
$t_{PLH}$ $t_{PHL}$	$\overline{CP}_1$ Input to $Q_2$ Output		21 23	32 35		10 14	16 21		21 23	32 35	ns
$t_{PLH}$ $t_{PHL}$	$\overline{CP}_1$ Input to $Q_3$ Output		21 23	32 35		21 23	32 35		34 34	51 51	ns
$t_{PLH}$	MS Input to $Q_0$ and $Q_3$ Outputs		20	30							ns
$t_{PHL}$	MS Input to $Q_1$ and $Q_2$ Outputs		26	40							ns
$t_{PHL}$	MR Input to Any Output		26	40		26	40		26	40	ns

AC SETUP REQUIREMENTS:  $T_A = 25^\circ\text{C}$ ,  $V_{CC} = 5.0\text{ V}$

SYMBOL	PARAMETER	LIMITS						UNITS
		LS90		LS92		LS93		
		MIN	MAX	MIN	MAX	MIN	MAX	
$t_W$	$\overline{CP}_0$ Pulse Width	15		15		15		ns
$t_W$	$\overline{CP}_1$ Pulse Width	30		30		30		ns
$t_W$	MS Pulse Width	15						ns
$t_W$	MR Pulse Width	15		15		15		ns
$t_{rec}$	Recovery Time MR to $\overline{CP}$	25		25		25		ns

RECOVERY TIME ( $t_{rec}$ ) is defined as the minimum time required between the end of the reset pulse and the clock transition from HIGH-to-LOW in order to recognize and transfer HIGH data to the Q outputs.

AC WAVE FORMS




Fig. 1

\*The number of Clock Pulses required between the  $t_{PHL}$  and  $t_{PLH}$  measurements can be determined from the appropriate Truth Tables.




Fig. 2




Fig. 3





**MOTOROLA**

**MC74AC32  
MC74ACT32**

## Quad 2-Input OR Gate

- Outputs Source/Sink 24 mA
- \*ACT32 Has TTL Compatible Inputs

QUAD 2-INPUT  
OR GATE



N SUFFIX  
CASE 646-06  
PLASTIC



D SUFFIX  
CASE 751A-03  
PLASTIC

5

### MAXIMUM RATINGS\*

Symbol	Parameter	Value	Unit
$V_{CC}$	DC Supply Voltage (Referenced to GND)	-0.5 to +7.0	V
$V_{in}$	DC Input Voltage (Referenced to GND)	-0.5 to $V_{CC} + 0.5$	V
$V_{out}$	DC Output Voltage (Referenced to GND)	-0.5 to $V_{CC} + 0.5$	V
$I_{in}$	DC Input Current, per Pin	$\pm 20$	mA
$I_{out}$	DC Output Sink/Source Current, per Pin	$\pm 50$	mA
$I_{CC}$	DC $V_{CC}$ or GND Current per Output Pin	$\pm 50$	mA
$T_{stg}$	Storage Temperature	-65 to +150	$^{\circ}C$

\* Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the Recommended Operating Conditions.

FACT DATA

5-38

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MC74AC32 • MC74ACT32

## RECOMMENDED OPERATING CONDITIONS

Symbol	Parameter	Min	Typ	Max	Unit	
V <sub>CC</sub>	Supply Voltage	V <sub>AC</sub>	2.0	5.0	6.0	V
		V <sub>ACT</sub>	4.5	5.0	5.5	
V <sub>in</sub> , V <sub>out</sub>	DC Input Voltage, Output Voltage (Ref. to GND)	0		V <sub>CC</sub>	V	
t <sub>r</sub> , t <sub>f</sub>	Input Rise and Fall Time (Note 1) *AC Devices except Schmitt Inputs	V <sub>CC</sub> ⊕ 3.0 V	150		ns/V	
		V <sub>CC</sub> ⊕ 4.5 V	40			
		V <sub>CC</sub> ⊕ 5.5 V	25			
t <sub>r</sub> , t <sub>f</sub>	Input Rise and Fall Time (Note 2) *ACT Devices except Schmitt Inputs	V <sub>CC</sub> ⊕ 4.5 V	10		ns/V	
		V <sub>CC</sub> ⊕ 5.5 V	8.0			
T <sub>J</sub>	Junction Temperature (PDIP)			140	°C	
T <sub>A</sub>	Operating Ambient Temperature Range	-40	25	85	°C	
I <sub>OH</sub>	Output Current — High			-24	mA	
I <sub>OL</sub>	Output Current — Low			24	mA	

1. V<sub>in</sub> from 30% to 70% V<sub>CC</sub>; see individual Data Sheets for devices that differ from the typical input rise and fall times.  
 2. V<sub>in</sub> from 0.8 V to 2.0 V; see individual Data Sheets for devices that differ from the typical input rise and fall times.

## DC CHARACTERISTICS

Symbol	Parameter	V <sub>CC</sub> (V)	74AC		74ACT		Unit	Conditions
			T <sub>A</sub> = -25°C		T <sub>A</sub> = -40°C to +85°C			
			Typ	Guaranteed Limits	Typ	Guaranteed Limits		
V <sub>IH</sub>	Minimum High Level Input Voltage	3.0	1.5	2.1	2.1	V	V <sub>OUT</sub> = 0.1 V or V <sub>CC</sub> - 0.1 V	
		4.5	2.25	3.15	3.15			
		5.5	2.75	3.85	3.85			
V <sub>IL</sub>	Maximum Low Level Input Voltage	3.0	1.5	0.9	0.9	V	V <sub>OUT</sub> = 0.1 V or V <sub>CC</sub> - 0.1 V	
		4.5	2.25	1.35	1.35			
		5.5	2.75	1.65	1.65			
V <sub>OH</sub>	Minimum High Level Output Voltage	3.0	2.99	2.9	2.9	V	I <sub>OUT</sub> = -50 μA	
		4.5	4.49	4.4	4.4			
		5.5	5.49	5.4	5.4			
V <sub>OL</sub>	Maximum Low Level Output Voltage	3.0	0.002	0.1	0.1	V	I <sub>OUT</sub> = 50 μA	
		4.5	0.001	0.1	0.1			
		5.5	0.001	0.1	0.1			
I <sub>IN</sub>	Maximum Input Leakage Current	3.0		0.36	0.44	μA	*V <sub>IN</sub> = V <sub>IL</sub> or V <sub>IH</sub> -12 mA	
		4.5		0.36	0.44			
		5.5		0.36	0.44			
I <sub>OLD</sub>	†Minimum Dynamic Output Current	5.5			75	mA	V <sub>OLD</sub> = 1.65 V Max	
		5.5			-75			
I <sub>OH</sub>	†Minimum Dynamic Output Current	5.5			-75	mA	V <sub>OH</sub> = 3.85 V Min	
		5.5						
I <sub>CC</sub>	Maximum Quiescent Supply Current	5.5	4.0	40	40	μA	V <sub>IN</sub> = V <sub>CC</sub> or GND	

\* All outputs loaded; thresholds on input associated with output under test.

† Maximum test duration 3.0 ms, one output loaded at a time.

Note: I<sub>IN</sub> and I<sub>CC</sub> ⊕ 3.0 V are guaranteed to be less than or equal to the respective limit ⊕ 5.5 V V<sub>CC</sub>.

## FACT DATA



## MC74AC32 • MC74ACT32

AC CHARACTERISTICS (For Figures and Waveforms — See Section 3)

Symbol	Parameter	V <sub>CC</sub> <sup>*</sup> (V)	74AC			74AC		Unit	Fig. No.
			T <sub>A</sub> = +25°C C <sub>L</sub> = 50 pF			T <sub>A</sub> = -40°C to +85°C C <sub>L</sub> = 50 pF			
			Min	Typ	Max	Min	Max		
t <sub>PLH</sub>	Propagation Delay	3.3 5.0	1.5 1.5	7.0 5.5	9.0 7.5	1.5 1.0	10.0 8.5	ns	3-5
t <sub>PHL</sub>	Propagation Delay	3.3 5.0	1.5 1.5	7.0 5.0	8.5 7.0	1.0 1.0	9.0 7.5	ns	3-5

\* Voltage Range 3.3 V is 3.3 V ± 0.3 V.  
Voltage Range 5.0 V is 5.0 V ± 0.5 V.

### DC CHARACTERISTICS

Symbol	Parameter	V <sub>CC</sub> (V)	74ACT		74ACT		Unit	Conditions
			T <sub>A</sub> = +25°C		T <sub>A</sub> = -40°C to +85°C			
			Typ	Guaranteed Limits	Typ	Guaranteed Limits		
V <sub>IH</sub>	Minimum High Level Input Voltage	4.5	1.5	2.0	2.0	V	V <sub>OUT</sub> = 0.1 V or V <sub>CC</sub> - 0.1 V	
		5.5	1.5	2.0	2.0			
V <sub>IL</sub>	Maximum Low Level Input Voltage	4.5	1.5	0.8	0.8	V	V <sub>OUT</sub> = 0.1 V or V <sub>CC</sub> - 0.1 V	
		5.5	1.5	0.8	0.8			
V <sub>OH</sub>	Minimum High Level Output Voltage	4.5	1.49	4.4	4.4	V	I <sub>OUT</sub> = -50 μA	
		5.5	5.49	5.4	5.4			
		4.5		3.86	3.76			V
5.5		4.86	4.76					
V <sub>OL</sub>	Maximum Low Level Output Voltage	4.5	0.301	0.1	0.1	V	I <sub>OUT</sub> = 50 μA	
		5.5	0.301	0.1	0.1			
		4.5		0.36	0.44			V
5.5		0.36	0.44					
I <sub>IN</sub>	Maximum Input Leakage Current	5.5		±0.1	±1.0	μA	V <sub>I</sub> = V <sub>CC</sub> , GND	
ΔI <sub>CCT</sub>	Additional Max. I <sub>CC</sub> /Input	5.5	0.5		1.5	mA	V <sub>I</sub> = V <sub>CC</sub> - 2.1 V	
I <sub>OLD</sub>	†Minimum Dynamic Output Current	5.5			75	mA	V <sub>OLD</sub> = 1.65 V Max	
I <sub>OHD</sub>		5.5			-75	mA	V <sub>OHD</sub> = 3.85 V Min	
I <sub>CC</sub>	Maximum Quiescent Supply Current	5.5		4.0	40	μA	V <sub>IN</sub> = V <sub>CC</sub> or GND	

\* All outputs loaded; thresholds on input associated with output under test.  
† Maximum test duration 2.0 ms, one output loaded at a time.

5

## MC74AC32 • MC74ACT32


AC CHARACTERISTICS (For Figures and Waveforms — See Section 3)

Symbol	Parameter	V <sub>CC</sub> * (V)	74ACT			74ACT		Unit	Fig. No.
			T <sub>A</sub> = +25°C C <sub>L</sub> = 50 pF			T <sub>A</sub> = -40°C to +85°C C <sub>L</sub> = 50 pF			
			Min	Typ	Max	Min	Max		
t <sub>PLH</sub>	Propagation Delay	5.0	1.0		9.0	1.0	10.0	ns	3-6
t <sub>PHL</sub>	Propagation Delay	5.0	1.0		9.0	1.0	10.0	ns	3-6

\* Voltage Range 5.0 V ≤ V<sub>CC</sub> ≤ 5.5 V ± 0.5 V.

### CAPACITANCE

Symbol	Parameter	Value Typ	Unit	Test Conditions
C <sub>IN</sub>	Input Capacitance	4.5	pF	V <sub>CC</sub> = 5.0 V
C <sub>PD</sub>	Power Dissipation Capacitance	20	pF	V <sub>CC</sub> = 5.0 V



5

**MC54/74HC04A**


**Hex Inverter**  
**High-Performance Silicon-Gate CMOS**

The MC54/74HC04A is identical in pinout to the LS04 and the MC14069. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.


This device consists of six three-stage inverters.

- Output Drive Capability: 10 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS, and TTL
- Operating Voltage Range: 2 to 6 V
- Low Input Current: 1  $\mu$ A
- High Noise Immunity Characteristic of CMOS Devices
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Chip Complexity: 36 FETs or 9 Equivalent Gates


**LOGIC DIAGRAM**




PIN 14 =  $V_{CC}$   
 PIN 7 = GND



J SUFFIX  
 CERAMIC  
 CASE 632-08



N SUFFIX  
 PLASTIC  
 CASE 646-06




D SUFFIX  
 SOIC  
 CASE 751A-02

**ORDERING INFORMATION**

MC74HCXXAN Plastic  
 MC54HCXXAJ Ceramic  
 MC74HCXXAD SOIC

$T_A = -55^\circ$  to  $125^\circ\text{C}$  for all packages.  
 Dimensions in Chapter 6.

**PIN ASSIGNMENT**



**FUNCTION TABLE**

Inputs A	Outputs Y
L	H
H	L

# MC54/74HC04A

## MAXIMUM RATINGS\*

Symbol	Parameter	Value	Unit
V <sub>CC</sub>	DC Supply Voltage (Referenced to GND)	-0.5 to -7.0	V
V <sub>in</sub>	DC Input Voltage (Referenced to GND)	-1.5 to V <sub>CC</sub> + 1.5	V
V <sub>out</sub>	DC Output Voltage (Referenced to GND)	-0.5 to V <sub>CC</sub> - 0.5	V
I <sub>in</sub>	DC Input Current, per Pin	± 20	mA
I <sub>out</sub>	DC Output Current, per Pin	± 25	mA
I <sub>CC</sub>	DC Supply Current, V <sub>CC</sub> and GND Pins	± 50	mA
P <sub>D</sub>	Power Dissipation in Still Air, Plastic or Ceramic DIP* SOIC Package†	750 500	mW
T <sub>stg</sub>	Storage Temperature	-65 to -150	°C
T <sub>L</sub>	Lead Temperature, 1 mm from Case for 10 Seconds (Plastic DIP or SOIC Package) (Ceramic DIP)	260 300	°C

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V<sub>in</sub> and V<sub>out</sub> should be constrained to the range GND ≤ V<sub>in</sub> or V<sub>out</sub> ≤ V<sub>CC</sub>. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or V<sub>CC</sub>). Unused outputs must be left open.

\*Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the Recommended Operating Conditions.

†Derating - Plastic DIP: -10 mW/°C from 65° to 125°C  
Ceramic DIP: -10 mW/°C from 100° to 125°C  
SOIC Package: -7 mW/°C from 65° to 125°C

For high frequency or heavy load considerations, see Chapter 4.

## RECOMMENDED OPERATING CONDITIONS

Symbol	Parameter	Min	Max	Unit
V <sub>CC</sub>	DC Supply Voltage (Referenced to GND)	2.0	6.0	V
V <sub>in</sub> , V <sub>out</sub>	DC Input Voltage, Output Voltage (Referenced to GND)	0	V <sub>CC</sub>	V
T <sub>A</sub>	Operating Temperature, All Package Types	-55	+125	°C
t <sub>r</sub> , t <sub>f</sub>	Input Rise and Fall Time (Figure 1)	V <sub>CC</sub> = 2.0 V 0 V <sub>CC</sub> = 4.5 V 0 V <sub>CC</sub> = 6.0 V	1000 500 400	ns

## DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

Symbol	Parameter	Test Conditions	V <sub>CC</sub> V	Guaranteed Limit			Unit
				25°C to -55°C	≤ 85°C	≤ 125°C	
V <sub>IH</sub>	Minimum High-Level Input Voltage	V <sub>out</sub> = 0.1 V  I <sub>out</sub>   ≤ 20 μA	2.0	1.5	1.5	1.5	V
			4.5	3.15	3.15	3.15	
			6.0	4.2	4.2	4.2	
V <sub>IL</sub>	Maximum Low-Level Input Voltage	V <sub>out</sub> = V <sub>CC</sub> - 0.1 V  I <sub>out</sub>   ≤ 20 μA	2.0	0.5	0.5	0.5	V
			4.5	1.35	1.35	1.35	
			6.0	1.8	1.8	1.8	
V <sub>OH</sub>	Minimum High-Level Output Voltage	V <sub>in</sub> = V <sub>IL</sub>  I <sub>out</sub>   ≤ 20 μA	2.0	1.9	1.9	1.9	V
			4.5	4.4	4.4	4.4	
			6.0	5.9	5.9	5.9	
		V <sub>in</sub> = V <sub>IH</sub>  I <sub>out</sub>   ≤ 4.0 mA  I <sub>out</sub>   ≤ 5.2 mA	4.5	3.98	3.84	3.70	
			6.0	5.48	5.34	5.20	
			6.0	5.48	5.34	5.20	
V <sub>OL</sub>	Maximum Low-Level Output Voltage	V <sub>in</sub> = V <sub>IH</sub>  I <sub>out</sub>   ≤ 20 μA	2.0	0.1	0.1	0.1	V
			4.5	0.1	0.1	0.1	
			6.0	0.1	0.1	0.1	
		V <sub>in</sub> = V <sub>IH</sub>  I <sub>out</sub>   ≤ 4.0 mA  I <sub>out</sub>   ≤ 5.2 mA	4.5	0.26	0.33	0.40	
			6.0	0.26	0.33	0.40	
			6.0	0.26	0.33	0.40	
I <sub>in</sub>	Maximum Input Leakage Current	V <sub>in</sub> = V <sub>CC</sub> or GND	6.0	± 0.1	± 1.0	± 1.0	μA
I <sub>CC</sub>	Maximum Quiescent Supply Current (per Package)	V <sub>in</sub> = V <sub>CC</sub> or GND I <sub>out</sub> = 0 μA	6.0	1	10	40	μA

NOTE: Information on typical parametric values and high frequency or heavy load considerations can be found in Chapter 4.

# MC54/74HC04A

AC ELECTRICAL CHARACTERISTICS ( $C_L = 50$  pF, Input  $t_r = t_f = 6$  ns)

Symbol	Parameter	V <sub>CC</sub> V	Guaranteed Limit			Unit
			25°C to -55°C	≤ 85°C	≤ 125°C	
$t_{PLH}$ , $t_{PHL}$	Maximum Propagation Delay, Input A to Output Y (Figures 1 and 2)	2.0 4.5 6.0	75 15 13	95 19 16	110 22 19	ns
$t_{TLH}$ , $t_{THL}$	Maximum Output Transition Time, Any Output (Figures 1 and 2)	2.0 4.5 6.0	75 15 13	95 19 16	110 22 19	ns
$C_{in}$	Maximum Input Capacitance	-	10	10	10	pF

$C_{PD}$	Power Dissipation Capacitance (Per Inverter) Used to determine the no-load dynamic power consumption: $P_D = C_{PD} V_{CC}^2 f + I_{CC} V_{CC}$	Typical @ 25°C, V <sub>CC</sub> = 5.0 V	pF
		20	

NOTE: For propagation delays with loads other than 50 pF and information on typical parametric values and load considerations, see Chapter 4.




Figure 1

Figure 2. Test Circuit

**EXPANDED LOGIC DIAGRAM**  
(1/6 of Device Shown)



MC54/74HCT04A


# Hex Inverter with LSTTL- Compatible Inputs

## High-Performance Silicon-Gate CMOS


The MC54/74HCT04A may be used as a level converter for interfacing TTL or NMOS outputs to High-Speed CMOS inputs.

The HCT04A is identical in pinout to the LS04.

- Output Drive Capability: 10 LSTTL Loads
- TTL/NMOS-Compatible Input Levels
- Outputs Directly Interface to CMOS, NMOS, and TTL
- Operating Voltage Range: 4.5 to 5.5 V
- Low Input Current: 1  $\mu$ A
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Chip Complexity: 48 FETs or 12 Equivalent Gates



J SUFFIX  
CERAMIC  
CASE 632-08



N SUFFIX  
PLASTIC  
CASE 646-06




D SUFFIX  
SOIC  
CASE 751A-02

ORDERING INFORMATION

MC74HCTXXAN	Plastic
MC54HCTXXAJ	Ceramic
MC74HCTXXAD	SOIC


T<sub>A</sub> = -55° to 125°C for all packages.  
Dimensions in Chapter 5.

LOGIC DIAGRAM



PIN 14 = V<sub>CC</sub>  
PIN 7 = GND

PIN ASSIGNMENT



FUNCTION TABLE

Inputs A	Outputs Y
L	H
H	L

# MC54/74HCT04A

## MAXIMUM RATINGS\*

Symbol	Parameter	Value	Unit
V <sub>CC</sub>	DC Supply Voltage (Referenced to GND)	-0.5 to 7	V
V <sub>in</sub>	DC Input Voltage (Referenced to GND)	-1.5 to V <sub>CC</sub> - 1.5	V
V <sub>out</sub>	DC Output Voltage (Referenced to GND)	-0.5 to V <sub>CC</sub> - 0.5	V
I <sub>in</sub>	DC Input Current, per Pin	±20	mA
I <sub>out</sub>	DC Output Current, per Pin	±25	mA
I <sub>CC</sub>	DC Supply Current, V <sub>CC</sub> and GND Pins	±50	mA
P <sub>D</sub>	Power Dissipation in Still Air, Plastic or Ceramic DIP†	750	mW
	SOIC Package†	500	
T <sub>stg</sub>	Storage Temperature	-65 to +150	°C
T <sub>L</sub>	Lead Temperature, 1 mm from Case for 10 Seconds (Plastic DIP or SOIC Package)	260	°C
	(Ceramic DIP)	300	

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V<sub>in</sub> and V<sub>out</sub> should be constrained to the range GND ≤ V<sub>in</sub> or V<sub>out</sub> ≤ V<sub>CC</sub>. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or V<sub>CC</sub>). Unused outputs must be left open.

\*Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the Recommended Operating Conditions.  
 †Derating - Plastic DIP: -10 mW/°C from 65° to 125°C  
 Ceramic DIP: -10 mW/°C from 100° to 125°C  
 SOIC Package: -7 mW/°C from 65° to 125°C

For high frequency or heavy load considerations, see Chapter 4.

## RECOMMENDED OPERATING CONDITIONS

Symbol	Parameter	Min	Max	Unit
V <sub>CC</sub>	DC Supply Voltage (Referenced to GND)	4.5	5.5	V
V <sub>in</sub> , V <sub>out</sub>	DC Input Voltage, Output Voltage (Referenced to GND)	0	V <sub>CC</sub>	V
T <sub>A</sub>	Operating Temperature, All Package Types	-55	+125	°C
t <sub>r</sub> , t <sub>f</sub>	Input Rise and Fall Time (Figure 1)	0	500	ns

## DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

Symbol	Parameter	Test Conditions	V <sub>CC</sub> V	Guaranteed Limit			Unit
				25°C to -55°C	≤ 85°C	≤ 125°C	
V <sub>IH</sub>	Minimum High-Level Input Voltage	V <sub>out</sub> = 0.1 V  I <sub>out</sub>   ≤ 20 μA	4.5	2	2	2	V
			5.5	2	2	2	
V <sub>IL</sub>	Maximum Low-Level Input Voltage	V <sub>out</sub> = V <sub>CC</sub> - 0.1 V  I <sub>out</sub>   ≤ 20 μA	4.5	0.8	0.8	0.8	V
			5.5	0.8	0.8	0.8	
V <sub>OH</sub>	Minimum High-Level Output Voltage	V <sub>in</sub> = V <sub>IL</sub>  I <sub>out</sub>   ≤ 20 μA	4.5	4.4	4.4	4.4	V
			5.5	5.4	5.4	5.4	
V <sub>OL</sub>	Maximum Low-Level Output Voltage	V <sub>in</sub> = V <sub>IH</sub>  I <sub>out</sub>   ≤ 20 μA	4.5	3.98	3.84	3.7	V
			5.5	0.1	0.1	0.1	
I <sub>in</sub>	Maximum Input Leakage Current	V <sub>in</sub> = V <sub>IH</sub>  I <sub>out</sub>   ≤ 4 mA	4.5	0.1	0.1	0.1	μA
			5.5	0.1	0.1	0.1	
I <sub>CC</sub>	Maximum Quiescent Supply Current (per Package)	V <sub>in</sub> = V <sub>CC</sub> or GND I <sub>out</sub> = 0 μA	4.5	0.26	0.33	0.4	μA
			5.5	1	10	40	

ΔI <sub>CC</sub>	Additional Quiescent Supply Current	V <sub>in</sub> = 2.4 V, Any One Input V <sub>in</sub> = V <sub>CC</sub> or GND, Other Inputs I <sub>out</sub> = 0 μA	Temperature		Unit
			≥ -55°C	25°C to 125°C	
5.5			2.9	2.4	mA

### NOTES:

- Information on typical parametric values along with frequency or heavy load considerations can be found in Chapter 4.
- Total Supply Current - I<sub>CC</sub> - ΔI<sub>CC</sub>.

# MC54/74HCT04A

AC ELECTRICAL CHARACTERISTICS (V<sub>CC</sub> = 5.0 V ± 10%, C<sub>L</sub> = 50 pF, Input t<sub>r</sub> = t<sub>f</sub> = 6 ns)

Symbol	Parameter	Guaranteed Limit			Unit
		25°C to -55°C	≈85°C	≈125°C	
t <sub>PLH</sub>	Maximum Propagation Delay, Input A to Output Y (Figures 1 and 2)	15	19	22	ns
t <sub>PHL</sub>		17	21	26	
t <sub>TLH</sub> , t <sub>THL</sub>	Maximum Output Transition Time, Any Output (Figures 1 and 2)	15	19	22	ns
C <sub>in</sub>	Maximum Input Capacitance	10	10	10	pF

C <sub>PD</sub>	Power Dissipation Capacitance (Per Inverter); Used to determine the no-load dynamic power consumption: $P_D = C_{PD} V_{CC}^2 f - I_{CC} V_{CC}$	Typical @ 25°C, V <sub>CC</sub> = 5 V	pF
		22	

NOTE: For propagation delays with loads other than 50 pF and information on typical parametric values and load considerations, see Chapter 4.




Figure 1. Switching Waveforms

Figure 2. Test Circuit

EXPANDED LOGIC DIAGRAM  
(1/6 of Device Shown)



**MC54/74HCU04**

**Hex Unbuffered Inverter**  
**High Performance Silicon-Gate CMOS**


The MC54/74HCU04 is identical in pinout to the LSO4 and the MC14069UB. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.

This device consists of six single-stage inverters. These inverters are well suited for use as oscillators, pulse shapers, and in many other applications requiring a high-input impedance amplifier. For digital applications, the HC04 is recommended.

- Output Drive Capability: 10 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS, and TTL
- Operating Voltage Range: 2 to 6 V; 2.5 to 6 V in Oscillator Configurations
- Low Input Current: 1  $\mu$ A
- High Noise Immunity Characteristic of CMOS Devices
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Chip Complexity: 12 FETs or 3 Equivalent Gates



J SUFFIX  
 CERAMIC  
 CASE 632-08



N SUFFIX  
 PLASTIC  
 CASE 646-06




D SUFFIX  
 SOIC  
 CASE 751A-02

**ORDERING INFORMATION**


MC74HCXXXN	Plastic
MC54HCXXXJ	Ceramic
MC74HCXXXD	SOIC

$T_A = -55^\circ$  to  $125^\circ\text{C}$  for all packages.  
 Dimensions in Chapter 6.

**LOGIC DIAGRAM**



**PIN ASSIGNMENT**



**FUNCTION TABLE**


Inputs A	Outputs Y
L	H
H	L

**5**


# MC54/74HCU04

## TYPICAL APPLICATIONS


Crystal Oscillator




Stable RC Oscillator




Schmitt Trigger




High Input Impedance Single-Stage Amplifier with a 2 to 6 V Supply Range



Multi-Stage Amplifier



LED Driver



For reduced power supply current, use high-efficiency LEDs such as the Hewlett-Packard HLMP series or equivalent.


5

**MC54/74HC08A**


**Quad 2-Input AND Gate**  
**High-Performance Silicon-Gate CMOS**

The MC54/74HC08A is identical in pinout to the LS08. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.

- Output Drive Capability: 10 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS, and TTL
- Operating Voltage Range: 2.0 to 6.0 V
- Low Input Current: 1.0  $\mu$ A
- High Noise Immunity Characteristic of CMOS Devices
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Chip Complexity: 24 FETs or 6 Equivalent Gates



J SUFFIX  
 CERAMIC  
 CASE 632-08



N SUFFIX  
 PLASTIC  
 CASE 646-06




D SUFFIX  
 SOIC  
 CASE 751A-02


**ORDERING INFORMATION**

MC74HCXXAN Plastic  
 MC54HCXXAJ Ceramic  
 MC74HCXXAD SOIC  
 $T_A = -55^\circ$  to  $125^\circ\text{C}$  for all packages.  
 Dimensions in Chapter 6.

**LOGIC DIAGRAM**



**PIN ASSIGNMENT**



**FUNCTION TABLE**

Inputs		Output
A	B	Y
L	L	L
L	H	L
H	L	L
H	H	H

**5**

MAXIMUM RATINGS\*

Symbol	Parameter	Value	Unit
V <sub>CC</sub>	DC Supply Voltage (Referenced to GND)	-0.5 to +7.0	V
V <sub>in</sub>	DC Input Voltage (Referenced to GND)	-1.5 to V <sub>CC</sub> - 1.5	V
V <sub>out</sub>	DC Output Voltage (Referenced to GND)	-0.5 to V <sub>CC</sub> - 0.5	V
I <sub>in</sub>	DC Input Current, per Pin	± 20	mA
I <sub>out</sub>	DC Output Current, per Pin	± 25	mA
I <sub>CC</sub>	DC Supply Current, V <sub>CC</sub> and GND Pins	± 50	mA
P <sub>D</sub>	Power Dissipation in Still Air, Plastic or Ceramic DIP† SOIC Package†	750 500	mW
T <sub>stg</sub>	Storage Temperature	-65 to +150	°C
T <sub>L</sub>	Lead Temperature, 1 mm from Case for 10 Seconds (Plastic DIP or SOIC Package) (Ceramic DIP)	260 300	°C

\*Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the Recommended Operating Conditions.  
 †Derating - Plastic DIP: -10 mW/°C from 65° to 125°C  
 Ceramic DIP: -10 mW/°C from 100° to 125°C  
 SOIC Package: -7 mW/°C from 65° to 125°C

For high frequency or heavy load considerations, see Chapter 4.

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V<sub>in</sub> and V<sub>out</sub> should be constrained to the range GND ≤ (V<sub>in</sub> or V<sub>out</sub>) ≤ V<sub>CC</sub>. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or V<sub>CC</sub>). Unused outputs must be left open.

RECOMMENDED OPERATING CONDITIONS

Symbol	Parameter	Min	Max	Unit	
V <sub>CC</sub>	DC Supply Voltage (Referenced to GND)	2.0	6.0	V	
V <sub>in</sub> , V <sub>out</sub>	DC Input Voltage, Output Voltage (Referenced to GND)	0	V <sub>CC</sub>	V	
T <sub>A</sub>	Operating Temperature, All Package Types	-55	+125	°C	
t <sub>r</sub> , t <sub>f</sub>	Input Rise and Fall Time (Figure 1)	V <sub>CC</sub> = 2.0 V V <sub>CC</sub> = 4.5 V V <sub>CC</sub> = 6.0 V	0 0 0	1000 500 400	ns

DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

Symbol	Parameter	Test Conditions	V <sub>CC</sub> V	Guaranteed Limit			Unit
				25°C to -55°C	≤85°C	≤125°C	
V <sub>IH</sub>	Minimum High-Level Input Voltage	V <sub>out</sub> = 0.1 V or V <sub>CC</sub> - 0.1 V I <sub>out</sub> ≤ 20 μA	2.0	1.5	1.5	1.5	V
			4.5	3.15	3.15	3.15	
			6.0	4.2	4.2	4.2	
V <sub>IL</sub>	Maximum Low-Level Input Voltage	V <sub>out</sub> = 0.1 V or V <sub>CC</sub> - 0.1 V I <sub>out</sub> ≤ 20 μA	2.0	0.5	0.5	0.5	V
			4.5	1.35	1.35	1.35	
			6.0	1.8	1.8	1.8	
V <sub>OH</sub>	Minimum High-Level Output Voltage	V <sub>in</sub> = V <sub>IH</sub> or V <sub>IL</sub> I <sub>out</sub> ≤ 20 μA	2.0	1.9	1.9	1.9	V
			4.5	4.4	4.4	4.4	
		V <sub>in</sub> = V <sub>IH</sub> or V <sub>IL</sub> I <sub>out</sub> ≤ 4.0 mA I <sub>out</sub> ≤ 5.2 mA	6.0	5.9	5.9	5.9	
			6.0	5.48	5.34	5.2	
V <sub>OL</sub>	Maximum Low-Level Output Voltage	V <sub>in</sub> = V <sub>IH</sub> or V <sub>IL</sub> I <sub>out</sub> ≤ 20 μA	2.0	0.1	0.1	0.1	V
			4.5	0.1	0.1	0.1	
		V <sub>in</sub> = V <sub>IH</sub> or V <sub>IL</sub> I <sub>out</sub> ≤ 4.0 mA I <sub>out</sub> ≤ 5.2 mA	6.0	0.1	0.1	0.1	
			6.0	0.26	0.33	0.4	
I <sub>in</sub>	Maximum Input Leakage Current	V <sub>in</sub> = V <sub>CC</sub> or GND	6.0	± 0.1	± 1.0	± 1.0	μA
			6.0	1.0	10	40	
I <sub>CC</sub>	Maximum Quiescent Supply Current (per Package)	V <sub>in</sub> = V <sub>CC</sub> or GND I <sub>out</sub> = 0 μA	6.0	1.0	10	40	μA

NOTE: Information on typical parametric values can be found in Chapter 4.

# MC54/74HC08A

AC ELECTRICAL CHARACTERISTICS ( $C_L = 50 \text{ pF}$ , Input  $t_r = t_f = 6.0 \text{ ns}$ )

Symbol	Parameter	$V_{CC}$ V	Guaranteed Limit			Unit
			25°C to -55°C	+85°C	+125°C	
$t_{PLH}$ , $t_{PHL}$	Maximum Propagation Delay, Input A or B to Output Y (Figures 1 and 2)	2.0 4.5 6.0	75 15 13	95 19 16	110 22 19	ns
$t_{TLH}$ , $t_{THL}$	Maximum Output Transition Time, Any Output (Figures 1 and 2)	2.0 4.5 6.0	75 15 13	95 19 16	110 22 19	ns
$C_{in}$	Maximum Input Capacitance	—	10	10	10	pF

$C_{PD}$	Power Dissipation Capacitance (Per Gate) Used to determine the no-load dynamic power consumption: $P_D = C_{PD} V_{CC}^2 f + I_{CC} V_{CC}$	Typical at 25°C, $V_{CC} = 5.0 \text{ V}$	pF
		20	




Figure 1. Switching Waveforms





Figure 2. Test Circuit

## EXPANDED LOGIC DIAGRAM (1/4 of the Device)



MC7800  
Series

Three-Terminal Positive Voltage  
Regulators

These voltage regulators are monolithic integrated circuits designed as fixed-voltage regulators for a wide variety of applications including local, on-card regulation. These regulators employ internal current limiting, thermal shutdown, and safe-area compensation. With adequate heatsinking they can deliver output currents in excess of 1.0 A. Although designed primarily as a fixed voltage regulator, these devices can be used with external components to obtain adjustable voltages and currents.

- Output Current in Excess of 1.0 A
- No External Components Required
- Internal Thermal Overload Protection
- Internal Short Circuit Current Limiting
- Output Transistor Safe-Area Compensation
- Output Voltage Offered in 2% and 4% Tolerance

THREE-TERMINAL  
POSITIVE FIXED  
VOLTAGE REGULATORS

SILICON MONOLITHIC  
INTEGRATED CIRCUITS




T SUFFIX  
PLASTIC PACKAGE  
CASE 221A




PIN 1. Input  
2. Ground  
3. Output

Heatsink surface connected  
to Pin 2

Representative Schematic Diagram



STANDARD APPLICATION



A common ground is required between the input and the output voltages. The input voltage must remain typically 2.0 V above the output voltage even during the low point on the input ripple voltage.

XX = these two digits of the type number indicate voltage.

\* =  $C_{in}$  is required if regulator is located an appreciable distance from power supply filter.

\*\* =  $C_{out}$  is not needed for stability; however, it does improve transient response.

XX indicates nominal voltage

ORDERING INFORMATION

Device	Output Voltage Tolerance	Tested Operating Junction Temp. Range	Package
MC78XXCT	4%	0° to +125°C	Plastic Power
MC78XXACT	2%		
MC78XXBT	4%	-40° to +125°C	

TYPE NO. VOLTAGE

MC7805	5.0 V	MC7812	12 V
MC7806	6.0 V	MC7815	15 V
MC7808	8.0 V	MC7818	18 V
MC7809	9.0 V	MC7824	24 V

# MC7800 Series

MAXIMUM RATINGS ( $T_A = +25^\circ\text{C}$  unless otherwise noted.)

Rating	Symbol	Value	Unit
Input Voltage (5.0 – 18 V) (24 V)	$V_I$	35 40	V <sub>DC</sub>
Power Dissipation and Thermal Characteristics Plastic Package			
$T_A = -25^\circ\text{C}$	$P_D$	Internally Limited	W
Derate above $T_A = +25^\circ\text{C}$	$1/\theta_{JA}$	15.4	mW/°C
Thermal Resistance, Junction to Air	$\theta_{JA}$	65	°C/W
$T_C = -25^\circ\text{C}$	$P_D$	Internally Limited	W
Derate above $T_C = -75^\circ\text{C}$ (See Figure 1)	$1/\theta_{JC}$	200	mW/°C
Thermal Resistance, Junction to Case	$\theta_{JC}$	5.0	°C/W
Storage Junction Temperature Range	$T_{stg}$	-65 to -150	°C
Operating Junction Temperature	$T_J$	+150	°C

## DEFINITIONS

**Line Regulation** — The change in output voltage for a change in the input voltage. The measurement is made under conditions of low dissipation or by using pulse techniques such that the average chip temperature is not significantly affected.

**Load Regulation** — The change in output voltage for a change in load current at constant chip temperature.

**Maximum Power Dissipation** — The maximum total device dissipation for which the regulator will operate within specifications.

**Quiescent Current** — That part of the input current that is not delivered to the load.

**Output Noise Voltage** — The rms AC voltage at the output with constant load and no input ripple, measured over a specified frequency range.

**Long Term Stability** — Output voltage stability under accelerated life test conditions with the maximum rated voltage listed in the devices' electrical characteristics and maximum power dissipation.

Figure 1. Worst Case Power Dissipation versus Ambient Temperature (Case 221A)





Figure 2. Input Output Differential as a Function of Junction Temperature (MC78XXC, AC, B)



# MC7800 Series

## MC7805B, C

ELECTRICAL CHARACTERISTICS ( $V_{in} = 10\text{ V}$ ,  $I_O = 500\text{ mA}$ ,  $T_J = T_{low}$  to  $T_{high}$  [Note 1], unless otherwise noted.)

Characteristics	Symbol	MC7805B			MC7805C			Unit
		Min	Typ	Max	Min	Typ	Max	
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	4.8	5.0	5.2	4.8	5.0	5.2	Vdc
Output Voltage ( $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P_O \leq 15\text{ W}$ ) ( $7.0\text{ Vdc} \leq V_{in} \leq 20\text{ Vdc}$ , $8.0\text{ Vdc} \leq V_{in} \leq 20\text{ Vdc}$ )	$V_O$	—	—	—	—	—	—	Vdc
Line Regulation ( $T_J = +25^\circ\text{C}$ , Note 2) ( $7.0\text{ Vdc} \leq V_{in} \leq 25\text{ Vdc}$ , $8.0\text{ Vdc} \leq V_{in} \leq 12\text{ Vdc}$ )	Regline	—	7.0	100	—	7.0	100	mV
Load Regulation ( $T_J = +25^\circ\text{C}$ , Note 2) ( $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ , $250\text{ mA} \leq I_O \leq 750\text{ mA}$ )	Regload	—	40	100	—	40	100	mV
Quiescent Current ( $T_J = +25^\circ\text{C}$ )	$I_B$	—	4.3	8.0	—	4.3	8.0	mA
Quiescent Current Change ( $7.0\text{ Vdc} \leq V_{in} \leq 25\text{ Vdc}$ , $8.0\text{ Vdc} \leq V_{in} \leq 25\text{ Vdc}$ , $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ )	$\Delta I_B$	—	—	—	—	—	1.3	mA
Ripple Rejection ( $8.0\text{ Vdc} \leq V_{in} \leq 18\text{ Vdc}$ , $f = 120\text{ Hz}$ )	RR	—	68	—	—	68	—	dB
Dropout Voltage ( $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$ )	$V_I - V_O$	—	2.0	—	—	2.0	—	Vdc
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ ) ( $10\text{ Hz} \leq f \leq 100\text{ kHz}$ )	$V_n$	—	10	—	—	10	—	$\mu\text{V}/V_O$
Output Resistance $f = 1.0\text{ kHz}$	$r_O$	—	17	—	—	17	—	$\text{m}\Omega$
Short Circuit Current Limit ( $T_A = +25^\circ\text{C}$ ) ( $V_{in} = 35\text{ Vdc}$ )	$I_{SC}$	—	0.2	—	—	0.2	—	A
Peak Output Current ( $T_J = +25^\circ\text{C}$ )	$I_{max}$	—	2.2	—	—	2.2	—	A
Average Temperature Coefficient of Output Voltage	$TCV_O$	—	-1.1	—	—	-1.1	—	$\text{mV}/^\circ\text{C}$

## MC7805AC

ELECTRICAL CHARACTERISTICS ( $V_{in} = 10\text{ V}$ ,  $I_O = 1.0\text{ A}$ ,  $T_J = T_{low}$  to  $T_{high}$  [Note 1], unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	4.9	5.0	5.1	Vdc
Output Voltage ( $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P_O \leq 15\text{ W}$ ) ( $7.5\text{ Vdc} \leq V_{in} \leq 20\text{ Vdc}$ )	$V_O$	4.8	5.0	5.2	Vdc
Line Regulation (Note 2) ( $7.5\text{ Vdc} \leq V_{in} \leq 25\text{ Vdc}$ , $I_O = 500\text{ mA}$ ) ( $8.0\text{ Vdc} \leq V_{in} \leq 12\text{ Vdc}$ ) ( $8.0\text{ Vdc} \leq V_{in} \leq 12\text{ Vdc}$ , $T_J = +25^\circ\text{C}$ ) ( $7.3\text{ Vdc} \leq V_{in} \leq 20\text{ Vdc}$ , $T_J = +25^\circ\text{C}$ )	Regline	—	7.0	50	mV
Load Regulation (Note 2) ( $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ , $T_J = +25^\circ\text{C}$ ) ( $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ ) ( $250\text{ mA} \leq I_O \leq 750\text{ mA}$ , $T_J = +25^\circ\text{C}$ ) ( $250\text{ mA} \leq I_O \leq 750\text{ mA}$ )	Regload	—	25	100	mV
Quiescent Current ( $T_J = +25^\circ\text{C}$ )	$I_B$	—	4.3	6.0	mA
Quiescent Current Change ( $8.0\text{ Vdc} \leq V_{in} \leq 25\text{ Vdc}$ , $I_O = 500\text{ mA}$ ) ( $7.5\text{ Vdc} \leq V_{in} \leq 20\text{ Vdc}$ , $T_J = +25^\circ\text{C}$ ) ( $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ )	$\Delta I_B$	—	—	0.8	mA
Ripple Rejection ( $8.0\text{ Vdc} \leq V_{in} \leq 18\text{ Vdc}$ , $f = 120\text{ Hz}$ , $T_J = +25^\circ\text{C}$ ) ( $8.0\text{ Vdc} \leq V_{in} \leq 18\text{ Vdc}$ , $f = 120\text{ Hz}$ , $I_O = 500\text{ mA}$ )	RR	—	68	—	dB
Dropout Voltage ( $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$ )	$V_I - V_O$	—	2.0	—	Vdc
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ ) ( $10\text{ Hz} \leq f \leq 100\text{ kHz}$ )	$V_n$	—	10	—	$\mu\text{V}/V_O$
Output Resistance ( $f = 1.0\text{ kHz}$ )	$r_O$	—	17	—	$\text{m}\Omega$
Short Circuit Current Limit ( $T_A = +25^\circ\text{C}$ ) ( $V_{in} = 35\text{ Vdc}$ )	$I_{SC}$	—	0.2	—	A
Peak Output Current ( $T_J = +25^\circ\text{C}$ )	$I_{max}$	—	2.2	—	A
Average Temperature Coefficient of Output Voltage	$TCV_O$	—	-1.1	—	$\text{mV}/^\circ\text{C}$

NOTES: 1.  $T_{low} = 0^\circ\text{C}$  for MC78XXC, AC;  $T_{high} = +125^\circ\text{C}$  for MC78XXC, AC, B

=  $-40^\circ\text{C}$  for MC78XXB

2. Load and line regulation are specified at constant junction temperature. Changes in  $V_O$  due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.



# MC7800 Series

## MC7806B, C

ELECTRICAL CHARACTERISTICS ( $V_{in} = 11\text{ V}$ ,  $I_O = 500\text{ mA}$ ,  $T_J = T_{low}$  to  $T_{high}$  [Note 1], unless otherwise noted.)

Characteristics	Symbol	MC7806B			MC7806C			Unit
		Min	Typ	Max	Min	Typ	Max	
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	5.75	6.0	6.25	5.75	6.0	6.25	Vdc
Output Voltage ( $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P_O \leq 15\text{ W}$ ) $8.0\text{ Vdc} \leq V_{in} \leq 21\text{ Vdc}$ $9.0\text{ Vdc} \leq V_{in} \leq 21\text{ Vdc}$	$V_O$	—	—	—	5.7	6.0	6.3	Vdc
Line Regulation ( $T_J = +25^\circ\text{C}$ , Note 2) $8.0\text{ Vdc} \leq V_{in} \leq 25\text{ Vdc}$ $9.0\text{ Vdc} \leq V_{in} \leq 13\text{ Vdc}$	$R_{regline}$	—	9.0	120	—	9.0	120	mV
Load Regulation ( $T_J = +25^\circ\text{C}$ , Note 2) $5.0\text{ mA} \leq V_{in} \leq 1.5\text{ A}$ $250\text{ mA} \leq V_{in} \leq 750\text{ mA}$	$R_{regload}$	—	43	120	—	43	120	mV
Quiescent Current ( $T_J = +25^\circ\text{C}$ )	$I_B$	—	4.3	8.0	—	4.3	8.0	mA
Quiescent Current Change $8.0\text{ Vdc} \leq V_{in} \leq 25\text{ Vdc}$ $9.0\text{ Vdc} \leq V_{in} \leq 25\text{ Vdc}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$	$\Delta I_B$	—	—	1.3	—	—	1.3	mA
Ripple Rejection $9.0\text{ Vdc} \leq V_{in} \leq 19\text{ Vdc}$ , $f = 120\text{ Hz}$	$RR$	—	65	—	—	65	—	dB
Dropout Voltage ( $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$ )	$V_I - V_O$	—	2.0	—	—	2.0	—	Vdc
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ ) $10\text{ Hz} \leq f \leq 100\text{ kHz}$	$V_n$	—	10	—	—	10	—	$\mu\text{V}/V_O$
Output Resistance $f = 1.0\text{ kHz}$	$r_O$	—	17	—	—	17	—	$\text{m}\Omega$
Short Circuit Current Limit ( $T_A = +25^\circ\text{C}$ ) $V_{in} = 35\text{ Vdc}$	$I_{SC}$	—	0.2	—	—	0.2	—	A
Peak Output Current ( $T_J = +25^\circ\text{C}$ )	$I_{max}$	—	2.2	—	—	2.2	—	A
Average Temperature Coefficient of Output Voltage	$TCV_O$	—	-0.8	—	—	-0.8	—	$\text{mV}/^\circ\text{C}$

## MC7806AC

ELECTRICAL CHARACTERISTICS ( $V_{in} = 11\text{ V}$ ,  $I_O = 1.0\text{ A}$ ,  $T_J = T_{low}$  to  $T_{high}$  [Note 1], unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	5.38	6.0	6.12	Vdc
Output Voltage ( $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P_O \leq 15\text{ W}$ ) $8.6\text{ Vdc} \leq V_{in} \leq 21\text{ Vdc}$	$V_O$	5.78	6.0	6.24	Vdc
Line Regulation (Note 2) $8.6\text{ Vdc} \leq V_{in} \leq 25\text{ Vdc}$ , $I_O = 500\text{ mA}$ $9.0\text{ Vdc} \leq V_{in} \leq 13\text{ Vdc}$ $9.0\text{ Vdc} \leq V_{in} \leq 13\text{ Vdc}$ , $T_J = -25^\circ\text{C}$ $8.3\text{ Vdc} \leq V_{in} \leq 21\text{ Vdc}$ , $T_J = +25^\circ\text{C}$	$R_{regline}$	—	9.0	60	mV
Load Regulation (Note 2) $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ , $T_J = +25^\circ\text{C}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$ , $T_J = +25^\circ\text{C}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$	$R_{regload}$	—	43	100	mV
Quiescent Current $T_J = +25^\circ\text{C}$	$I_B$	—	—	6.0	mA
Quiescent Current Change $9.0\text{ Vdc} \leq V_{in} \leq 25\text{ Vdc}$ , $I_O = 500\text{ mA}$ $8.6\text{ Vdc} \leq V_{in} \leq 21\text{ Vdc}$ , $T_J = +25^\circ\text{C}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$	$\Delta I_B$	—	—	0.8	mA
Ripple Rejection $9.0\text{ Vdc} \leq V_{in} \leq 19\text{ Vdc}$ , $f = 120\text{ Hz}$ , $T_J = +25^\circ\text{C}$ $9.0\text{ Vdc} \leq V_{in} \leq 19\text{ Vdc}$ , $f = 120\text{ Hz}$ , $I_O = 500\text{ mA}$	$RR$	—	65	—	dB
Dropout Voltage ( $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$ )	$V_I - V_O$	—	2.0	—	Vdc
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ ) $10\text{ Hz} \leq f \leq 100\text{ kHz}$	$V_n$	—	10	—	$\mu\text{V}/V_O$
Output Resistance ( $f = 1.0\text{ kHz}$ )	$r_O$	—	17	—	$\text{m}\Omega$
Short Circuit Current Limit ( $T_A = +25^\circ\text{C}$ ) $V_{in} = 35\text{ Vdc}$	$I_{SC}$	—	0.2	—	A
Peak Output Current ( $T_J = +25^\circ\text{C}$ )	$I_{max}$	—	2.2	—	A
Average Temperature Coefficient of Output Voltage	$TCV_O$	—	-0.8	—	$\text{mV}/^\circ\text{C}$

NOTES: 1.  $T_{low} = 0^\circ\text{C}$  for MC78XXC, AC  $T_{high} = +125^\circ\text{C}$  for MC78XXC, AC, B  
=  $-40^\circ\text{C}$  for MC78XXB

2. Load and line regulation are specified at constant junction temperature. Changes in  $V_O$  due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.

# MC7800 Series

## MC7808B, C

ELECTRICAL CHARACTERISTICS  $V_{in} = 14\text{ V}$ ,  $I_O = 500\text{ mA}$ ,  $T_J = T_{low}$  to  $T_{high}$  (Note 1), unless otherwise noted.)

Characteristics	Symbol	MC7808B			MC7808C			Unit
		Min	Typ	Max	Min	Typ	Max	
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	7.7	8.0	8.3	7.7	8.0	8.3	Vdc
Output Voltage ( $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P_O \leq 15\text{ W}$ ) $10.5\text{ Vdc} \leq V_{in} \leq 23\text{ Vdc}$ $11.5\text{ Vdc} \leq V_{in} \leq 23\text{ Vdc}$	$V_O$	—	—	—	7.6	8.0	8.4	Vdc
Line Regulation ( $T_J = +25^\circ\text{C}$ , Note 2) $10.5\text{ Vdc} \leq V_{in} \leq 25\text{ Vdc}$ $11\text{ Vdc} \leq V_{in} \leq 17\text{ Vdc}$	$\Delta\text{Regline}$	—	12	160	—	12	160	mV
Load Regulation ( $T_J = +25^\circ\text{C}$ , Note 2) $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$	$\Delta\text{Regload}$	—	45	160	—	45	160	mV
Quiescent Current ( $T_J = +25^\circ\text{C}$ )	$I_B$	—	4.3	3.0	—	4.3	3.0	mA
Quiescent Current Change $10.5\text{ Vdc} \leq V_{in} \leq 25\text{ Vdc}$ $11.5\text{ Vdc} \leq V_{in} \leq 25\text{ Vdc}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$	$\Delta I_B$	—	—	—	—	—	1.0	mA
Ripple Rejection $11.5\text{ Vdc} \leq V_{in} \leq 18\text{ Vdc}$ , $f = 120\text{ Hz}$	RR	—	62	—	—	62	—	dB
Dropout Voltage ( $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$ )	$V_I - V_O$	—	2.0	—	—	2.0	—	Vdc
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ ) $10\text{ Hz} \leq f \leq 100\text{ kHz}$	$V_n$	—	10	—	—	10	—	$\mu\text{V}/V_O$
Output Resistance $f = 1.0\text{ kHz}$	$r_O$	—	18	—	—	18	—	$\text{m}\Omega$
Short Circuit Current Limit ( $T_A = +25^\circ\text{C}$ ) $V_{in} = 35\text{ Vdc}$	$I_{SC}$	—	0.2	—	—	0.2	—	A
Peak Output Current ( $T_J = +25^\circ\text{C}$ )	$I_{max}$	—	2.2	—	—	2.2	—	A
Average Temperature Coefficient of Output Voltage	$\text{TCV}_O$	—	-0.3	—	—	-0.3	—	$\text{mV}/^\circ\text{C}$

## MC7808AC

ELECTRICAL CHARACTERISTICS ( $V_{in} = 14\text{ V}$ ,  $I_O = 1.0\text{ A}$ ,  $T_J = T_{low}$  to  $T_{high}$  (Note 1), unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	7.84	8.0	8.16	Vdc
Output Voltage ( $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P_O \leq 15\text{ W}$ ) $10.6\text{ Vdc} \leq V_{in} \leq 23\text{ Vdc}$	$V_O$	7.7	8.0	8.3	Vdc
Line Regulation (Note 2) $10.6\text{ Vdc} \leq V_{in} \leq 25\text{ Vdc}$ , $I_O = 500\text{ mA}$ $11\text{ Vdc} \leq V_{in} \leq 17\text{ Vdc}$ $11\text{ Vdc} \leq V_{in} \leq 17\text{ Vdc}$ , $T_J = +25^\circ\text{C}$ $10.4\text{ Vdc} \leq V_{in} \leq 23\text{ Vdc}$ , $T_J = +25^\circ\text{C}$	$\Delta\text{Regline}$	—	12	30	mV
Load Regulation (Note 2) $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ , $T_J = +25^\circ\text{C}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$ , $T_J = +25^\circ\text{C}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$	$\Delta\text{Regload}$	—	45	100	mV
Quiescent Current $T_J = +25^\circ\text{C}$	$I_B$	—	—	6.0	mA
Quiescent Current Change $11\text{ Vdc} \leq V_{in} \leq 25\text{ Vdc}$ , $I_O = 500\text{ mA}$ $10.6\text{ Vdc} \leq V_{in} \leq 20\text{ Vdc}$ , $T_J = +25^\circ\text{C}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$	$\Delta I_B$	—	—	0.8	mA
Ripple Rejection $11.5\text{ Vdc} \leq V_{in} \leq 21.5\text{ Vdc}$ , $f = 120\text{ Hz}$ , $T_J = +25^\circ\text{C}$ $11.5\text{ Vdc} \leq V_{in} \leq 21.5\text{ Vdc}$ , $f = 120\text{ Hz}$ , $I_O = 500\text{ mA}$	RR	—	—	—	dB
Dropout Voltage ( $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$ )	$V_I - V_O$	—	2.0	—	Vdc
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ ) $10\text{ Hz} \leq f \leq 100\text{ kHz}$	$V_n$	—	10	—	$\mu\text{V}/V_O$
Output Resistance $f = 1.0\text{ kHz}$	$r_O$	—	18	—	$\text{m}\Omega$
Short Circuit Current Limit ( $T_A = +25^\circ\text{C}$ ) $V_{in} = 35\text{ Vdc}$	$I_{SC}$	—	0.2	—	A
Peak Output Current ( $T_J = +25^\circ\text{C}$ )	$I_{max}$	—	2.2	—	A
Average Temperature Coefficient of Output Voltage	$\text{TCV}_O$	—	-0.3	—	$\text{mV}/^\circ\text{C}$

NOTES: 1.  $T_{low} = 0^\circ\text{C}$  for MC78XXC, AC  
=  $-40^\circ\text{C}$  for MC78XXB

$T_{high} = +125^\circ\text{C}$  for MC78XXC, AC, B

2. Load and line regulation are specified at constant junction temperature. Changes in  $V_O$  due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.

# MC7800 Series

## MC7809CT

ELECTRICAL CHARACTERISTICS ( $V_{in} = 15\text{ V}$ ,  $I_O = 500\text{ mA}$ ,  $T_J = 0^\circ\text{ to }+125^\circ\text{C}$ , unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	8.65	9.0	9.35	Vdc
Output Voltage ( $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P_O \leq 15\text{ W}$ $11.5\text{ Vdc} \leq V_{in} \leq 24\text{ Vdc}$ )	$V_O$	8.55	9.0	9.45	Vdc
Line Regulation ( $T_J = +25^\circ\text{C}$ , Note 1) $11.5\text{ Vdc} \leq V_{in} \leq 26\text{ Vdc}$ $11.5\text{ Vdc} \leq V_{in} \leq 17\text{ Vdc}$	Regline	—	12 5.0	50 25	mV
Load Regulation ( $T_J = +25^\circ\text{C}$ , Note 1) $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$	Regload	—	35 12	50 25	mV
Quiescent Current ( $T_J = -25^\circ\text{C}$ )	$I_B$	—	4.3	8.0	mA
Quiescent Current Change $11.5\text{ Vdc} \leq V_{in} \leq 26\text{ Vdc}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$	$\Delta I_B$	—	—	1.0 0.5	mA
Ripple Rejection $11.5\text{ Vdc} \leq V_{in} \leq 21.5\text{ Vdc}$ , $f = 120\text{ Hz}$	RR	—	61	—	dB
Dropout Voltage ( $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$ )	$V_I - V_O$	—	2.0	—	Vdc
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ ) $10\text{ Hz} \leq f \leq 100\text{ kHz}$	$V_n$	—	10	—	$\mu\text{V}/\sqrt{\text{O}}$
Output Resistance $f = 1.0\text{ kHz}$	$r_O$	—	18	—	$\text{m}\Omega$
Short Circuit Current Limit ( $T_A = +25^\circ\text{C}$ ) $V_{in} = 35\text{ Vdc}$	$I_{SC}$	—	0.2	—	A
Peak Output Current ( $T_J = +25^\circ\text{C}$ )	$I_{max}$	—	2.2	—	A
Average Temperature Coefficient of Output Voltage	$TCV_O$	—	-1.0	—	$\text{mV}/^\circ\text{C}$

NOTES: 1. Load and line regulation are specified at constant junction temperature. Changes in  $V_O$  due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.

# MC7800 Series

## MC7812B, C

ELECTRICAL CHARACTERISTICS ( $V_{in} = 19\text{ V}$ ,  $I_O = 500\text{ mA}$ ,  $T_J = T_{low}$  to  $T_{high}$  [Note 1], unless otherwise noted.)

Characteristics	Symbol	MC7812B			MC7812C			Unit
		Min	Typ	Max	Min	Typ	Max	
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	11.5	12	12.5	11.5	12	12.5	$V_{CC}$
Output Voltage ( $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P_{DO} \leq 15\text{ W}$ $14.5\text{ Vdc} \leq V_{in} \leq 27\text{ Vdc}$ $15.5\text{ Vdc} \leq V_{in} \leq 27\text{ Vdc}$ )	$V_O$	—	—	—	—	—	—	$V_{CC}$
Line Regulation ( $T_J = +25^\circ\text{C}$ , Note 2) $14.5\text{ Vdc} \leq V_{in} \leq 30\text{ Vdc}$ $16\text{ Vdc} \leq V_{in} \leq 22\text{ Vdc}$	Regline	—	13 6.0	240 120	—	13 6.0	240 120	mV
Load Regulation ( $T_J = +25^\circ\text{C}$ , Note 2) $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$	Regload	—	46 17	240 120	—	46 17	240 120	mV
Quiescent Current ( $T_J = +25^\circ\text{C}$ )	$I_B$	—	4.4	8.0	—	4.4	8.0	mA
Quiescent Current Change $14.5\text{ Vdc} \leq V_{in} \leq 30\text{ Vdc}$ $15\text{ Vdc} \leq V_{in} \leq 30\text{ Vdc}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$	$\Delta I_B$	—	—	—	—	—	1.0 0.5	mA
Ripple Rejection $15\text{ Vdc} \leq V_{in} \leq 25\text{ Vdc}$ , $f = 120\text{ Hz}$	RR	—	60	—	—	60	—	dB
Dropout Voltage ( $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$ )	$V_I - V_O$	—	2.0	—	—	2.0	—	$V_{CC}$
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ ) $10\text{ Hz} \leq f \leq 100\text{ kHz}$	$V_n$	—	10	—	—	10	—	$\mu\text{V}/V_O$
Output Resistance $f = 1.0\text{ kHz}$	$r_O$	—	18	—	—	18	—	m $\Omega$
Short Circuit Current Limit ( $T_A = +25^\circ\text{C}$ ) $V_{in} = 35\text{ Vdc}$	$I_{SC}$	—	0.2	—	—	0.2	—	A
Peak Output Current ( $T_J = +25^\circ\text{C}$ )	$I_{max}$	—	2.2	—	—	2.2	—	A
Average Temperature Coefficient of Output Voltage	$TCV_O$	—	-1.0	—	—	-1.0	—	mV/°C

## MC7812AC

ELECTRICAL CHARACTERISTICS ( $V_{in} = 19\text{ V}$ ,  $I_O = 10\text{ A}$ ,  $T_J = T_{low}$  to  $T_{high}$  [Note 1], unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	11.75	12	12.25	$V_{CC}$
Output Voltage ( $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P_{DO} \leq 15\text{ W}$ $14.8\text{ Vdc} \leq V_{in} \leq 27\text{ Vdc}$ )	$V_O$	11.5	12	12.5	$V_{CC}$
Line Regulation (Note 2) $14.8\text{ Vdc} \leq V_{in} \leq 30\text{ Vdc}$ , $I_O = 500\text{ mA}$ $16\text{ Vdc} \leq V_{in} \leq 22\text{ Vdc}$ $16\text{ Vdc} \leq V_{in} \leq 22\text{ Vdc}$ , $T_J = +25^\circ\text{C}$ $14.5\text{ Vdc} \leq V_{in} \leq 27\text{ Vdc}$ , $T_J = +25^\circ\text{C}$	Regline	—	13 16 6.0 13	120 120 60 120	mV
Load Regulation (Note 2) $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ , $T_J = +25^\circ\text{C}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$ , $T_J = +25^\circ\text{C}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$	Regload	—	46 46 17	100 100 50	mV
Quiescent Current $T_J = +25^\circ\text{C}$	$I_B$	—	4.4	6.0 6.0	mA
Quiescent Current Change $15\text{ Vdc} \leq V_{in} \leq 30\text{ Vdc}$ , $I_O = 500\text{ mA}$ $14.8\text{ Vdc} \leq V_{in} \leq 27\text{ Vdc}$ , $T_J = +25^\circ\text{C}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$	$\Delta I_B$	—	—	0.8 0.8 0.5	mA
Ripple Rejection $15\text{ Vdc} \leq V_{in} \leq 25\text{ Vdc}$ , $f = 120\text{ Hz}$ , $T_J = +25^\circ\text{C}$ $15\text{ Vdc} \leq V_{in} \leq 25\text{ Vdc}$ , $f = 120\text{ Hz}$ , $I_O = 500\text{ mA}$	RR	—	60	—	dB
Dropout Voltage ( $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$ )	$V_I - V_O$	—	2.0	—	$V_{CC}$
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ ) $10\text{ Hz} \leq f \leq 100\text{ kHz}$	$V_n$	—	10	—	$\mu\text{V}/V_O$
Output Resistance ( $f = 1.0\text{ kHz}$ )	$r_O$	—	18	—	m $\Omega$
Short Circuit Current Limit ( $T_A = +25^\circ\text{C}$ ) $V_{in} = 35\text{ Vdc}$	$I_{SC}$	—	0.2	—	A
Peak Output Current ( $T_J = +25^\circ\text{C}$ )	$I_{max}$	—	2.2	—	A
Average Temperature Coefficient of Output Voltage	$TCV_O$	—	-1.0	—	mV/°C

NOTES: 1.  $T_{low} = 0^\circ\text{C}$  for MC78XXC, AC  
=  $-40^\circ\text{C}$  for MC78XXB

$T_{high} = +125^\circ\text{C}$  for MC78XXC, AC, B

2. Load and line regulation are specified at constant junction temperature. Changes in  $V_O$  due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.

# MC7800 Series

## MC7815B, C

ELECTRICAL CHARACTERISTICS ( $V_{in} = 23\text{ V}$ ,  $I_O = 500\text{ mA}$ ,  $T_J = T_{low}$  to  $T_{high}$  [Note 1], unless otherwise noted.)

Characteristics	Symbol	MC7815B			MC7815C			Unit
		Min	Typ	Max	Min	Typ	Max	
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	14.4	15	15.6	14.4	15	15.6	Vdc
Output Voltage ( $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P_O \leq 15\text{ W}$ ) $17.5\text{ Vdc} \leq V_{in} \leq 30\text{ Vdc}$ $18.5\text{ Vdc} \leq V_{in} \leq 30\text{ Vdc}$	$V_O$	—	—	—	14.25	15	15.75	Vdc
Line Regulation ( $T_J = +25^\circ\text{C}$ , Note 2) $17.5\text{ Vdc} \leq V_{in} \leq 30\text{ Vdc}$ $20\text{ Vdc} \leq V_{in} \leq 26\text{ Vdc}$	$\text{Reg}_{line}$	—	13	300	—	13	300	mV
Load Regulation ( $T_J = +25^\circ\text{C}$ , Note 2) $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$	$\text{Reg}_{load}$	—	52	300	—	52	300	mV
Quiescent Current ( $T_J = +25^\circ\text{C}$ )	$I_B$	—	4.4	3.0	—	4.4	8.0	mA
Quiescent Current Change $17.5\text{ Vdc} \leq V_{in} \leq 30\text{ Vdc}$ $18.5\text{ Vdc} \leq V_{in} \leq 30\text{ Vdc}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$	$\Delta I_B$	—	—	—	—	—	1.0	mA
Ripple Rejection $18.5\text{ Vdc} \leq V_{in} \leq 28.5\text{ Vdc}$ , $f = 120\text{ Hz}$	RR	—	58	—	—	58	—	dB
Dropout Voltage ( $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$ )	$V_I - V_O$	—	2.0	—	—	2.0	—	Vdc
Output Noise Voltage ( $T_A = -25^\circ\text{C}$ ) $10\text{ Hz} \leq f \leq 100\text{ kHz}$	$V_n$	—	10	—	—	10	—	$\mu\text{V}/V_O$
Output Resistance $f = 1.0\text{ kHz}$	$r_O$	—	19	—	—	19	—	$\text{m}\Omega$
Short Circuit Current Limit ( $T_A = +25^\circ\text{C}$ ) $V_{in} = 35\text{ Vdc}$	$I_{SC}$	—	0.2	—	—	0.2	—	A
Peak Output Current ( $T_J = +25^\circ\text{C}$ )	$I_{max}$	—	2.2	—	—	2.2	—	A
Average Temperature Coefficient of Output Voltage	$\text{TCV}_O$	—	-1.0	—	—	-1.0	—	$\text{mV}/^\circ\text{C}$

## MC7815AC

ELECTRICAL CHARACTERISTICS ( $V_{in} = 23\text{ V}$ ,  $I_O = 1.0\text{ A}$ ,  $T_J = T_{low}$  to  $T_{high}$  [Note 1], unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Output Voltage ( $T_J = -25^\circ\text{C}$ )	$V_O$	14.7	15	15.3	Vdc
Output Voltage ( $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P_O \leq 15\text{ W}$ ) $17.9\text{ Vdc} \leq V_{in} \leq 30\text{ Vdc}$	$V_O$	—	15	15.6	Vdc
Line Regulation (Note 2) $17.9\text{ Vdc} \leq V_{in} \leq 30\text{ Vdc}$ , $I_O = 500\text{ mA}$ $20\text{ Vdc} \leq V_{in} \leq 26\text{ Vdc}$ $20\text{ Vdc} \leq V_{in} \leq 26\text{ Vdc}$ , $T_J = +25^\circ\text{C}$ $17.5\text{ Vdc} \leq V_{in} \leq 30\text{ Vdc}$ , $T_J = +25^\circ\text{C}$	$\text{Reg}_{line}$	—	13	150	mV
Load Regulation (Note 2) $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ , $T_J = +25^\circ\text{C}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$ , $T_J = +25^\circ\text{C}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$	$\text{Reg}_{load}$	—	52	100	mV
Quiescent Current $T_J = -25^\circ\text{C}$	$I_B$	—	4.4	6.0	mA
Quiescent Current Change $17.5\text{ Vdc} \leq V_{in} \leq 30\text{ Vdc}$ , $I_O = 500\text{ mA}$ $17.5\text{ Vdc} \leq V_{in} \leq 30\text{ Vdc}$ , $T_J = +25^\circ\text{C}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$	$\Delta I_B$	—	—	0.8	mA
Ripple Rejection $18.5\text{ Vdc} \leq V_{in} \leq 28.5\text{ Vdc}$ , $f = 120\text{ Hz}$ , $T_J = +25^\circ\text{C}$ $18.5\text{ Vdc} \leq V_{in} \leq 28.5\text{ Vdc}$ , $f = 120\text{ Hz}$ , $I_O = 500\text{ mA}$	RR	—	58	—	dB
Dropout Voltage ( $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$ )	$V_I - V_O$	—	2.0	—	Vdc
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ ) $10\text{ Hz} \leq f \leq 100\text{ kHz}$	$V_n$	—	10	—	$\mu\text{V}/V_O$
Output Resistance $f = 1.0\text{ kHz}$	$r_O$	—	19	—	$\text{m}\Omega$
Short Circuit Current Limit ( $T_A = -25^\circ\text{C}$ ) $V_{in} = 35\text{ Vdc}$	$I_{SC}$	—	0.2	—	A
Peak Output Current ( $T_J = +25^\circ\text{C}$ )	$I_{max}$	—	2.2	—	A
Average Temperature Coefficient of Output Voltage	$\text{TCV}_O$	—	-1.0	—	$\text{mV}/^\circ\text{C}$

NOTES: 1.  $T_{low} = 0^\circ\text{C}$  for MC78XXC, AC  
=  $-40^\circ\text{C}$  for MC78XXB

$T_{high} = +125^\circ\text{C}$  for MC78XXC, AC, B

2. Load and line regulation are specified at constant junction temperature. Changes in  $V_O$  due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.

# MC7800 Series

## MC7818B, C

ELECTRICAL CHARACTERISTICS ( $V_{in} = 27\text{ V}$ ,  $I_O = 500\text{ mA}$ ,  $T_J = T_{low}$  to  $T_{high}$  [Note 1], unless otherwise noted.)

Characteristics	Symbol	MC7818B			MC7818C			Unit
		Min	Typ	Max	Min	Typ	Max	
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	17.3	18	18.7	17.3	18	18.7	Vcc
Output Voltage ( $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P_O \leq 15\text{ W}$ ) $21\text{ Vdc} \leq V_{in} \leq 33\text{ Vdc}$ $22\text{ Vdc} \leq V_{in} \leq 33\text{ Vdc}$	$V_O$	—	—	—	17.1	18	18.9	Vcc
Line Regulation ( $T_J = +25^\circ\text{C}$ , Note 2) $21\text{ Vdc} \leq V_{in} \leq 33\text{ Vdc}$ $24\text{ Vdc} \leq V_{in} \leq 30\text{ Vdc}$	RegLine	—	25	360	—	25	360	mV
Load Regulation ( $T_J = +25^\circ\text{C}$ , Note 2) $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$	RegLoad	—	55	360	—	55	360	mV
Quiescent Current ( $T_J = -25^\circ\text{C}$ )	$I_B$	—	4.5	8.0	—	4.5	8.0	mA
Quiescent Current Change $21\text{ Vdc} \leq V_{in} \leq 33\text{ Vdc}$ $22\text{ Vdc} \leq V_{in} \leq 33\text{ Vdc}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$	$\Delta I_B$	—	—	—	—	—	1.0	mA
Ripple Rejection $22\text{ Vdc} \leq V_{in} \leq 33\text{ Vdc}$ , $f = 120\text{ Hz}$	RR	—	57	—	—	57	—	dB
Dropout Voltage ( $I_O = 1.0\text{ A}$ , $T_J = -25^\circ\text{C}$ )	$V_I - V_O$	—	2.0	—	—	2.0	—	Vcc
Output Noise Voltage ( $T_A = -25^\circ\text{C}$ ) $10\text{ Hz} \leq f \leq 100\text{ kHz}$	$V_n$	—	10	—	—	10	—	$\mu\text{V}/V_O$
Output Resistance $f = 1.0\text{ kHz}$	$r_O$	—	19	—	—	19	—	m $\Omega$
Short Circuit Current Limit ( $T_A = -25^\circ\text{C}$ ) $V_{in} = 35\text{ Vdc}$	$I_{SC}$	—	0.2	—	—	0.2	—	A
Peak Output Current ( $T_J = -25^\circ\text{C}$ )	$I_{max}$	—	2.2	—	—	2.2	—	A
Average Temperature Coefficient of Output Voltage	$TCV_O$	—	-1.0	—	—	-1.0	—	$\text{mV}/^\circ\text{C}$

## MC7818AC

ELECTRICAL CHARACTERISTICS ( $V_{in} = 27\text{ V}$ ,  $I_O = 10\text{ A}$ ,  $T_J = T_{low}$  to  $T_{high}$  [Note 1], unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Output Voltage ( $T_J = -25^\circ\text{C}$ )	$V_O$	17.64	18	18.36	Vcc
Output Voltage ( $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P_O \leq 15\text{ W}$ ) $21\text{ Vdc} \leq V_{in} \leq 33\text{ Vdc}$	$V_O$	17.3	18	18.7	Vcc
Line Regulation (Note 2) $21\text{ Vdc} \leq V_{in} \leq 33\text{ Vdc}$ , $I_O = 500\text{ mA}$ $24\text{ Vdc} \leq V_{in} \leq 30\text{ Vdc}$ $24\text{ Vdc} \leq V_{in} \leq 30\text{ Vdc}$ , $T_J = -25^\circ\text{C}$ $20.6\text{ Vdc} \leq V_{in} \leq 33\text{ Vdc}$ , $T_J = -25^\circ\text{C}$	RegLine	—	25	180	mV
Load Regulation (Note 2) $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ , $T_J = -25^\circ\text{C}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$ , $T_J = -25^\circ\text{C}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$	RegLoad	—	55	100	mV
Quiescent Current $T_J = +25^\circ\text{C}$	$I_B$	—	4.5	6.0	mA
Quiescent Current Change $21\text{ Vdc} \leq V_{in} \leq 33\text{ Vdc}$ , $I_O = 500\text{ mA}$ $21\text{ Vdc} \leq V_{in} \leq 33\text{ Vdc}$ , $T_J = -25^\circ\text{C}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$	$\Delta I_B$	—	—	0.8	mA
Ripple Rejection $22\text{ Vdc} \leq V_{in} \leq 32\text{ Vdc}$ , $f = 120\text{ Hz}$ , $T_J = -25^\circ\text{C}$ $22\text{ Vdc} \leq V_{in} \leq 32\text{ Vdc}$ , $f = 120\text{ Hz}$ , $I_O = 500\text{ mA}$	RR	—	57	—	dB
Dropout Voltage ( $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$ )	$V_I - V_O$	—	2.0	—	Vdc
Output Noise Voltage ( $T_A = -25^\circ\text{C}$ ) $10\text{ Hz} \leq f \leq 100\text{ kHz}$	$V_n$	—	10	—	$\mu\text{V}/V_O$
Output Resistance $f = 1.0\text{ kHz}$	$r_O$	—	19	—	m $\Omega$
Short Circuit Current Limit ( $T_A = +25^\circ\text{C}$ ) $V_{in} = 35\text{ Vdc}$	$I_{SC}$	—	0.2	—	A
Peak Output Current ( $T_J = -25^\circ\text{C}$ )	$I_{max}$	—	2.2	—	A
Average Temperature Coefficient of Output Voltage	$TCV_O$	—	-1.0	—	$\text{mV}/^\circ\text{C}$

NOTES: 1.  $T_{low} = 0^\circ\text{C}$  for MC78XXC, AC  
=  $-40^\circ\text{C}$  for MC78XXB  
 $T_{high} = +125^\circ\text{C}$  for MC78XXC, AC, B

2. Load and line regulation are specified at constant junction temperature. Changes in  $V_O$  due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.

# MC7800 Series

## MC7824B, C

ELECTRICAL CHARACTERISTICS ( $V_{in} = 33\text{ V}$ ,  $I_O = 500\text{ mA}$ ,  $T_J = T_{low}$  to  $T_{high}$  [Note 1], unless otherwise noted.)

Characteristics	Symbol	MC7824B			MC7824C			Unit
		Min	Typ	Max	Min	Typ	Max	
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	23	24	25	23	24	25	Vdc
Output Voltage ( $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P_O \leq 15\text{ W}$ ) $27\text{ Vdc} \leq V_{in} \leq 38\text{ Vdc}$ $28\text{ Vdc} \leq V_{in} \leq 38\text{ Vdc}$	$V_O$	— 22.8	— 24	— 25.2	22.8	24	25.2	Vdc
Line Regulation ( $T_J = +25^\circ\text{C}$ , Note 2) $27\text{ Vdc} \leq V_{in} \leq 38\text{ Vdc}$ $30\text{ Vdc} \leq V_{in} \leq 36\text{ Vdc}$	Regline	— —	31 14	480 240	— —	31 14	480 240	mV
Load Regulation ( $T_J = +25^\circ\text{C}$ , Note 2) $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$	Regload	— —	60 25	480 240	— —	60 25	480 240	mV
Quiescent Current ( $T_J = +25^\circ\text{C}$ )	$I_B$	—	4.6	8.0	—	4.6	8.0	mA
Quiescent Current Change $27\text{ Vdc} \leq V_{in} \leq 38\text{ Vdc}$ $28\text{ Vdc} \leq V_{in} \leq 38\text{ Vdc}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$	$\Delta I_B$	— — —	— — —	— 1.0 0.5	— — —	— — —	1.0 — 0.5	mA
Ripple Rejection $28\text{ Vdc} \leq V_{in} \leq 38\text{ Vdc}$ , $f = 120\text{ Hz}$	RR	—	54	—	—	54	—	dB
Dropout Voltage ( $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$ )	$V_I - V_O$	—	2.0	—	—	2.0	—	Vdc
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ ) $10\text{ Hz} \leq f \leq 100\text{ kHz}$	$V_n$	—	10	—	—	10	—	$\mu\text{V}/V_O$
Output Resistance $f = 1.0\text{ kHz}$	$r_O$	—	20	—	—	20	—	$\text{m}\Omega$
Short Circuit Current Limit ( $T_A = +25^\circ\text{C}$ ) $V_{in} = 35\text{ Vdc}$	$I_{SC}$	—	0.2	—	—	0.2	—	A
Peak Output Current ( $T_J = +25^\circ\text{C}$ )	$I_{max}$	—	2.2	—	—	2.2	—	A
Average Temperature Coefficient of Output Voltage	$TCV_O$	—	-1.5	—	—	-1.5	—	$\text{mV}/^\circ\text{C}$

## MC7824AC

ELECTRICAL CHARACTERISTICS ( $V_{in} = 33\text{ V}$ ,  $I_O = 1.0\text{ A}$ ,  $T_J = T_{low}$  to  $T_{high}$  [Note 1], unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	23.5	24	24.5	Vdc
Output Voltage ( $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P_O \leq 15\text{ W}$ ) $27.3\text{ Vdc} \leq V_{in} \leq 38\text{ Vdc}$	$V_O$	23	24	25	Vdc
Line Regulation (Note 2) $27\text{ Vdc} \leq V_{in} \leq 38\text{ Vdc}$ , $I_O = 500\text{ mA}$ $30\text{ Vdc} \leq V_{in} \leq 36\text{ Vdc}$ $30\text{ Vdc} \leq V_{in} \leq 36\text{ Vdc}$ , $T_J = +25^\circ\text{C}$ $26.7\text{ Vdc} \leq V_{in} \leq 38\text{ Vdc}$ , $T_J = -25^\circ\text{C}$	Regline	— — — —	31 35 14 31	240 240 120 240	mV
Load Regulation (Note 2) $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ , $T_J = +25^\circ\text{C}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$ , $T_J = +25^\circ\text{C}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$	Regload	— — — —	60 60 25	100 100 50	mV
Quiescent Current $T_J = +25^\circ\text{C}$	$I_B$	—	4.5	6.0 6.0	mA
Quiescent Current Change $27.3\text{ Vdc} \leq V_{in} \leq 38\text{ Vdc}$ , $I_O = 500\text{ mA}$ $27.3\text{ Vdc} \leq V_{in} \leq 38\text{ Vdc}$ , $T_J = +25^\circ\text{C}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$	$\Delta I_B$	— — —	— — —	0.8 0.8 0.5	mA
Ripple Rejection $28\text{ Vdc} \leq V_{in} \leq 38\text{ Vdc}$ , $f = 120\text{ Hz}$ , $T_J = +25^\circ\text{C}$ $28\text{ Vdc} \leq V_{in} \leq 38\text{ Vdc}$ , $f = 120\text{ Hz}$ , $I_O = 500\text{ mA}$	RR	—	54	—	dB
Dropout Voltage ( $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$ )	$V_I - V_O$	—	2.0	—	Vdc
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ ) $10\text{ Hz} \leq f \leq 100\text{ kHz}$	$V_n$	—	10	—	$\mu\text{V}/V_O$
Output Resistance ( $f = 1.0\text{ kHz}$ )	$r_O$	—	20	—	$\text{m}\Omega$
Short Circuit Current Limit ( $T_A = +25^\circ\text{C}$ ) $V_{in} = 35\text{ Vdc}$	$I_{SC}$	—	0.2	—	A
Peak Output Current ( $T_J = +25^\circ\text{C}$ )	$I_{max}$	—	2.2	—	A
Average Temperature Coefficient of Output Voltage	$TCV_O$	—	-1.5	—	$\text{mV}/^\circ\text{C}$

NOTES: 1.  $T_{low} = 0^\circ\text{C}$  for MC78XXC, AC  
=  $-40^\circ\text{C}$  for MC78XXB

$T_{high} = +125^\circ\text{C}$  for MC78XXC, AC, B

2. Load and line regulation are specified at constant junction temperature. Changes in  $V_O$  due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.

# MC7800 Series

Figure 3. Peak Output Current as a Function of Input-Output Differential Voltage (MC78XXC, AC, B)




Figure 4. Ripple Rejection as a Function of Output Voltages (MC78XXC, AC)




Figure 5. Ripple Rejection as a Function of Frequency (MC78XXC, AC)




Figure 6. Output Voltage as a Function of Junction Temperature (MC78XXC, AC, B)




Figure 7. Output Impedance as a Function of Output Voltage (MC78XXC, AC)





Figure 8. Quiescent Current as a Function of Temperature (MC78XXC, AC, B)





# MC7900 Series

MAXIMUM RATINGS ( $T_A = +25^\circ\text{C}$ , unless otherwise noted.)

Rating	Symbol	Value	Unit
Input Voltage ( $-5.0\text{ V} \geq V_O \geq -13\text{ V}$ ) (24 V)	$V_I$	-35 -40	Vdc
Power Dissipation Plastic Package $T_A = +25^\circ\text{C}$ Derate above $T_A = +25^\circ\text{C}$	$P_D$ $R_{\theta JC}$	Internally Limited 5.4	W mW/°C
$T_C = +25^\circ\text{C}$ Derate above $T_C = -95^\circ\text{C}$ (See Figure 1)	$P_D$ $R_{\theta JC}$	Internally Limited 200	W mW/°C
Storage Junction Temperature Range	$T_{stg}$	-65 to +150	°C
Junction Temperature	$T_J$	+150	°C

## THERMAL CHARACTERISTICS

Characteristics	Symbol	Max	Unit
Thermal Resistance, Junction to Ambient	$R_{\theta JA}$	65	°C/W
Thermal Resistance, Junction to Case	$R_{\theta JC}$	5.0	°C/W

MC7905C ELECTRICAL CHARACTERISTICS ( $V_I = -10\text{ V}$ ,  $I_O = 500\text{ mA}$ ,  $0^\circ\text{C} < T_J < +125^\circ\text{C}$ , unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	-4.8	-5.0	-5.2	Vdc
Line Regulation (Note 1) ( $T_J = -25^\circ\text{C}$ , $I_O = 100\text{ mA}$ ) $-7.0\text{ Vdc} \geq V_I \geq -25\text{ Vdc}$ $-8.0\text{ Vdc} \geq V_I \geq -12\text{ Vdc}$	$\text{Reg}_{line}$	—	7.0 2.0	50 25	mV
( $T_J = +25^\circ\text{C}$ , $I_O = 500\text{ mA}$ ) $-7.0\text{ Vdc} \geq V_I \geq -25\text{ Vdc}$ $-8.0\text{ Vdc} \geq V_I \geq -12\text{ Vdc}$		—	35 8.0	100 50	
Load Regulation ( $T_J = +25^\circ\text{C}$ ) (Note 1) $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$	$\text{Reg}_{load}$	—	11 4.0	100 50	mV
Output Voltage $-7.0\text{ Vdc} \geq V_I \geq -20\text{ Vdc}$ , $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P \leq 15\text{ W}$	$V_O$	-4.75	—	-5.25	Vdc
Input Bias Current ( $T_J = +25^\circ\text{C}$ )	$I_{IB}$	—	4.3	8.0	mA
Input Bias Current Change $-7.0\text{ Vdc} \geq V_I \geq -25\text{ Vdc}$ $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$	$\Delta I_{IB}$	—	—	1.3 0.5	mA
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ , $10\text{ Hz} \leq f \leq 100\text{ kHz}$ )	$e_{on}$	—	40	—	$\mu\text{V}$
Ripple Rejection ( $I_O = 20\text{ mA}$ , $f = 120\text{ Hz}$ )	RR	—	70	—	dB
Dropout Voltage $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$	$V_I - V_O$	—	2.0	—	Vdc
Average Temperature Coefficient of Output Voltage $I_O = 5.0\text{ mA}$ , $0^\circ\text{C} \leq T_J \leq +125^\circ\text{C}$	$\Delta V_O / \Delta T$	—	-1.0	—	mV/°C

NOTES: 1. Load and line regulation are specified at constant junction temperature. Changes in  $V_O$  due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.

# MC7900 Series

**MC7905AC ELECTRICAL CHARACTERISTICS** ( $V_I = -10\text{ V}$ ,  $I_O = 500\text{ mA}$ ,  $0^\circ\text{C} < T_J < +125^\circ\text{C}$ , unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	-4.9	-5.0	-5.1	Vdc
Line Regulation (Note 1) -8.0 Vdc $\geq V_I \geq -12\text{ Vdc}$ ; $I_O = 1.0\text{ A}$ , $T_J = 25^\circ\text{C}$ -8.0 Vdc $\geq V_I \geq -12\text{ Vdc}$ ; $I_O = 1.0\text{ A}$ -7.5 Vdc $\geq V_I \geq -25\text{ Vdc}$ ; $I_O = 500\text{ mA}$ -7.0 Vdc $\geq V_I \geq -20\text{ Vdc}$ ; $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$	Regline	—	2.0 7.0 7.0 6.0	25 50 50 50	mV
Load Regulation (Note 1) 5.0 mA $\leq I_O \leq 1.5\text{ A}$ , $T_J = +25^\circ\text{C}$ 250 mA $\leq I_O \leq 750\text{ mA}$ 5.0 mA $\leq I_O \leq 1.0\text{ A}$	Regload	—	11 1.0 9.0	100 50 100	mV
Output Voltage -7.5 Vdc $\geq V_I \geq -20\text{ Vdc}$ , 5.0 mA $\leq I_O \leq 1.0\text{ A}$ , $P \leq 15\text{ W}$	$V_O$	-4.80	—	-5.20	Vdc
Input Bias Current	$I_{IB}$	—	4.4	8.0	mA
Input Bias Current Change -7.5 Vdc $\geq V_I \geq -25\text{ Vdc}$ 5.0 mA $\leq I_O \leq 1.0\text{ A}$ 5.0 mA $\leq I_O \leq 1.5\text{ A}$ , $T_J = 25^\circ\text{C}$	$\Delta I_{IB}$	—	—	1.3 0.5 0.5	mA
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ , 10 Hz $\leq f \leq 100\text{ kHz}$ )	$e_{on}$	—	40	—	$\mu\text{V}$
Ripple Rejection ( $I_O = \text{mA}$ , $f = 120\text{ Hz}$ )	RR	—	70	—	dB
Dropout Voltage $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$	$V_I - V_O$	—	2.0	—	Vdc
Average Temperature Coefficient of Output Voltage $I_O = 5.0\text{ A}$ , $0^\circ\text{C} \leq T_J \leq +125^\circ\text{C}$	$\Delta V_O / \Delta T$	—	-1.0	—	mV/°C

**MC7905.2C ELECTRICAL CHARACTERISTICS** ( $V_I = -10\text{ V}$ ,  $I_O = 500\text{ mA}$ ,  $0^\circ\text{C} < T_J < +125^\circ\text{C}$ , unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	-5.0	-5.2	-5.4	Vdc
Line Regulation (Note 1) ( $T_J = +25^\circ\text{C}$ , $I_O = 100\text{ mA}$ ) -7.2 Vdc $\geq V_I \geq -25\text{ Vdc}$ -8.0 Vdc $\geq V_I \geq -12\text{ Vdc}$  ( $T_J = +25^\circ\text{C}$ , $I_O = 500\text{ mA}$ ) -7.2 Vdc $\geq V_I \geq -25\text{ Vdc}$ -8.0 Vdc $\geq V_I \geq -12\text{ Vdc}$	Regline	—	8.0 2.2 — 8.5	52 27 105 52	mV
Load Regulation ( $T_J = +25^\circ\text{C}$ ) (Note 1) 5.0 mA $\leq I_O \leq 1.5\text{ A}$ 250 mA $\leq I_O \leq 750\text{ mA}$	Regload	—	12 4.5	105 52	mV
Output Voltage -7.2 Vdc $\geq V_I \geq -20\text{ Vdc}$ , 5.0 mA $\leq I_O \leq 1.0\text{ A}$ , $P \leq 15\text{ W}$	$V_O$	-4.95	—	-5.45	Vdc
Input Bias Current ( $T_J = +25^\circ\text{C}$ )	$I_{IB}$	—	4.3	8.0	mA
Input Bias Current Change -7.2 Vdc $\geq V_I \geq -25\text{ Vdc}$ 5.0 mA $\leq I_O \leq 1.5\text{ A}$	$\Delta I_{IB}$	—	—	1.3 0.5	mA
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ , 10 Hz $\leq f \leq 100\text{ kHz}$ )	$e_{on}$	—	42	—	$\mu\text{V}$
Ripple Rejection ( $I_O = 20\text{ mA}$ , $f = 120\text{ Hz}$ )	RR	—	68	—	dB
Dropout Voltage $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$	$V_I - V_O$	—	2.0	—	Vdc
Average Temperature Coefficient of Output Voltage $I_O = 5.0\text{ mA}$ , $0^\circ\text{C} \leq T_J \leq +125^\circ\text{C}$	$\Delta V_O / \Delta T$	—	-1.0	—	mV/°C

# MC7900 Series

## MC7906C ELECTRICAL CHARACTERISTICS ( $V_I = -11\text{ V}$ , $I_O = 500\text{ mA}$ , $0^\circ\text{C} < T_J < +125^\circ\text{C}$ , unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	-5.75	-6.0	-6.25	Vdc
Line Regulation (Note 1) ( $T_J = +25^\circ\text{C}$ , $I_O = 100\text{ mA}$ ) -8.0 Vdc $\geq V_I \geq -25\text{ Vdc}$ -9.0 Vdc $\geq V_I \geq -13\text{ Vdc}$  ( $T_J = +25^\circ\text{C}$ , $I_O = 500\text{ mA}$ ) -8.0 Vdc $\geq V_I \geq -25\text{ Vdc}$ -9.0 Vdc $\geq V_I \geq -13\text{ Vdc}$	Regline	—	9.0 3.0	60 30	mV
Load Regulation ( $T_J = +25^\circ\text{C}$ ) (Note 1) 5.0 mA $\leq I_O \leq 1.5\text{ A}$ 250 mA $\leq I_O \leq 750\text{ mA}$	Regload	—	13 5.0	120 60	mV
Output Voltage -8.0 Vdc $\geq V_I \geq -21\text{ Vdc}$ , 5.0 mA $\leq I_O \leq 1.0\text{ A}$ , $P \leq 15\text{ W}$	$V_O$	-5.7	—	-6.3	Vdc
Input Bias Current ( $T_J = -25^\circ\text{C}$ )	$I_{IB}$	—	4.3	8.0	mA
Input Bias Current Change -8.0 Vdc $\geq V_I \geq -25\text{ Vdc}$ 5.0 mA $\leq I_O \leq 1.5\text{ A}$	$\Delta I_{IB}$	—	—	1.3 0.5	mA
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ , 10 Hz $\leq f \leq 100\text{ kHz}$ )	$e_{on}$	—	45	—	$\mu\text{V}$
Ripple Rejection ( $I_O = 20\text{ mA}$ , $f = 120\text{ Hz}$ )	RR	—	65	—	dB
Dropout Voltage $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$	$V_I - V_O$	—	2.0	—	Vdc
Average Temperature Coefficient of Output Voltage $I_O = 5.0\text{ A}$ , $0^\circ\text{C} \leq T_J \leq +125^\circ\text{C}$	$\Delta V_O / \Delta T$	—	-1.0	—	mV/°C

## MC7908C ELECTRICAL CHARACTERISTICS ( $V_I = -14\text{ V}$ , $I_O = 500\text{ mA}$ , $0^\circ\text{C} < T_J < +125^\circ\text{C}$ , unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	-7.7	-8.0	-8.3	Vdc
Line Regulation (Note 1) ( $T_J = +25^\circ\text{C}$ , $I_O = 100\text{ mA}$ ) -10.5 Vdc $\geq V_I \geq -25\text{ Vdc}$ -11 Vdc $\geq V_I \geq -17\text{ Vdc}$  ( $T_J = +25^\circ\text{C}$ , $I_O = 500\text{ mA}$ ) -10.5 Vdc $\geq V_I \geq -25\text{ Vdc}$ -11 Vdc $\geq V_I \geq -17\text{ Vdc}$	Regline	—	12 5.0	80 40	mV
Load Regulation ( $T_J = +25^\circ\text{C}$ ) (Note 1) 5.0 mA $\leq I_O \leq 1.5\text{ A}$ 250 mA $\leq I_O \leq 750\text{ mA}$	Regload	—	26 9.0	160 80	mV
Output Voltage -10.5 Vdc $\geq V_I \geq -23\text{ Vdc}$ , 5.0 mA $\leq I_O \leq 1.0\text{ A}$ , $P \leq 15\text{ W}$	$V_O$	-7.6	—	-8.4	Vdc
Input Bias Current ( $T_J = -25^\circ\text{C}$ )	$I_{IB}$	—	4.3	8.0	mA
Input Bias Current Change -10.5 Vdc $\geq V_I \geq -25\text{ Vdc}$ 5.0 mA $\leq I_O \leq 1.5\text{ A}$	$\Delta I_{IB}$	—	—	1.0 0.5	mA
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ , 10 Hz $\leq f \leq 100\text{ kHz}$ )	$e_{on}$	—	52	—	$\mu\text{V}$
Ripple Rejection ( $I_O = 20\text{ mA}$ , $f = 120\text{ Hz}$ )	RR	—	62	—	dB
Dropout Voltage $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$	$V_I - V_O$	—	2.0	—	Vdc
Average Temperature Coefficient of Output Voltage $I_O = 5.0\text{ mA}$ , $0^\circ\text{C} \leq T_J \leq +125^\circ\text{C}$	$\Delta V_O / \Delta T$	—	-1.0	—	mV/°C

NOTES: 1. Load and line regulation are specified at constant junction temperature. Changes in  $V_O$  due to heating effects must be taken account separately. Pulse testing with low duty cycle is used.

# MC7900 Series

**MC7915C ELECTRICAL CHARACTERISTICS** ( $V_I = -23\text{ V}$ ,  $I_O = 500\text{ mA}$ ,  $0^\circ\text{C} < T_J < +125^\circ\text{C}$ , unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Output Voltage ( $T_J = -25^\circ\text{C}$ )	$V_O$	-14.4	-15	-15.6	Vdc
Line Regulation (Note 1) ( $T_J = +25^\circ\text{C}$ , $I_O = 100\text{ mA}$ ) $-17.5\text{ Vdc} \geq V_I \geq -30\text{ Vdc}$ $-20\text{ Vdc} \geq V_I \geq -25\text{ Vdc}$	Regline	—	14 6.0	150 75	mV
( $T_J = +25^\circ\text{C}$ , $I_O = 500\text{ mA}$ ) $-17.5\text{ Vdc} \geq V_I \geq -30\text{ Vdc}$ $-20\text{ Vdc} \geq V_I \geq -25\text{ Vdc}$		—	57 27	300 150	
Load Regulation ( $T_J = +25^\circ\text{C}$ ) (Note 1) $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$	Regload	—	68 25	300 150	mV
Output Voltage $-17.5\text{ Vdc} \geq V_I \geq -30\text{ Vdc}$ , $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P \leq 15\text{ W}$	$V_O$	-14.25	—	-15.75	Vdc
Input Bias Current ( $T_J = -25^\circ\text{C}$ )	$I_{IB}$	—	4.4	8.0	mA
Input Bias Current Change $-17.5\text{ Vdc} \geq V_I \geq -30\text{ Vdc}$ $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$	$\Delta I_{IB}$	—	—	1.0 0.5	mA
Output Noise Voltage ( $T_A = -25^\circ\text{C}$ , $10\text{ Hz} \leq f \leq 100\text{ kHz}$ )	$e_{on}$	—	90	—	$\mu\text{V}$
Ripple Rejection ( $I_O = 20\text{ mA}$ , $f = 120\text{ Hz}$ )	RR	—	60	—	dB
Dropout Voltage $I_O = 1.0\text{ A}$ , $T_J = -25^\circ\text{C}$	$V_I - V_O$	—	2.0	—	Vdc
Average Temperature Coefficient of Output Voltage $I_O = 5.0\text{ A}$ , $0^\circ\text{C} \leq T_J \leq -125^\circ\text{C}$	$\Delta V_O / \Delta T$	—	-1.0	—	mV/ $^\circ\text{C}$

**MC7905AC ELECTRICAL CHARACTERISTICS** ( $V_I = -23\text{ V}$ ,  $I_O = 500\text{ mA}$ ,  $0^\circ\text{C} < T_J < +125^\circ\text{C}$ , unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	-14.7	-15	-15.3	Vdc
Line Regulation (Note 1) $-20\text{ Vdc} \geq V_I \geq -25\text{ Vdc}$ , $I_O = 1.0\text{ A}$ , $T_J = 25^\circ\text{C}$ $-20\text{ Vdc} \geq V_I \geq -25\text{ Vdc}$ , $I_O = 1.0\text{ A}$ , $-17.9\text{ Vdc} \geq V_I \geq -30\text{ Vdc}$ , $I_O = 500\text{ mA}$ $-17.5\text{ Vdc} \geq V_I \geq -30\text{ Vdc}$ , $I_O = 1.0\text{ A}$ , $T_J = 25^\circ\text{C}$	Regline	—	27 57 57 57	75 150 150 150	mV
Load Regulation (Note 1) $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ , $T_J = 25^\circ\text{C}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$	Regload	—	68 25 40	150 75 150	mV
Output Voltage $-17.9\text{ Vdc} \geq V_I \geq -30\text{ Vdc}$ , $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P \leq 15\text{ W}$	$V_O$	-14.4	—	-15.6	Vdc
Input Bias Current	$I_{IB}$	—	4.4	8.0	mA
Input Bias Current Change $-17.5\text{ Vdc} \geq V_I \geq -30\text{ Vdc}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ , $T_J = 25^\circ\text{C}$	$\Delta I_{IB}$	—	—	0.8 0.5 0.5	mA
Output Noise Voltage ( $T_A = -25^\circ\text{C}$ , $10\text{ Hz} \leq f \leq 100\text{ kHz}$ )	$e_{on}$	—	90	—	$\mu\text{V}$
Ripple Rejection ( $I_O = 20\text{ mA}$ , $f = 120\text{ Hz}$ )	RR	—	60	—	dB
Dropout Voltage $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$	$V_I - V_O$	—	2.0	—	Vdc
Average Temperature Coefficient of Output Voltage $I_O = 5.0\text{ mA}$ , $0^\circ\text{C} \leq T_J \leq -125^\circ\text{C}$	$\Delta V_O / \Delta T$	—	-1.0	—	mV/ $^\circ\text{C}$



# MC7900 Series

## MC7912C ELECTRICAL CHARACTERISTICS ( $V_I = -19\text{ V}$ , $I_O = 500\text{ mA}$ , $0^\circ\text{C} < T_J < +125^\circ\text{C}$ , unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	-11.5	-12	-12.5	Vdc
Line Regulation (Note 1) ( $T_J = +25^\circ\text{C}$ , $I_O = 100\text{ mA}$ ) $-14.5\text{ Vdc} \geq V_I \geq -30\text{ Vdc}$ $-16\text{ Vdc} \geq V_I \geq -22\text{ Vdc}$  ( $T_J = -25^\circ\text{C}$ , $I_O = 500\text{ mA}$ ) $-14.5\text{ Vdc} \geq V_I \geq -30\text{ Vdc}$ $-16\text{ Vdc} \geq V_I \geq -22\text{ Vdc}$	Regline	—	13 6.0	120 60	mV
Load Regulation ( $T_J = +25^\circ\text{C}$ ) (Note 1) $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$	Regload	—	46 17	240 120	mV
Output Voltage $-14.5\text{ Vdc} \geq V_I \geq -27\text{ Vdc}$ , $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P \leq 15\text{ W}$	$V_O$	-11.4	—	-12.6	Vdc
Input Bias Current ( $T_J = +25^\circ\text{C}$ )	$I_{IB}$	—	4.4	8.0	mA
Input Bias Current Change $-14.5\text{ Vdc} \geq V_I \geq -30\text{ Vdc}$ $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$	$\Delta I_{IB}$	—	—	1.0 0.5	mA
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ , $10\text{ Hz} \leq f \leq 100\text{ kHz}$ )	$e_{on}$	—	75	—	$\mu\text{V}$
Ripple Rejection ( $I_O = 20\text{ mA}$ , $f = 120\text{ Hz}$ )	RR	—	61	—	dB
Dropout Voltage $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$	$V_I - V_O$	—	2.0	—	Vdc
Average Temperature Coefficient of Output Voltage $I_O = 5.0\text{ mA}$ , $0^\circ\text{C} \leq T_J \leq +125^\circ\text{C}$	$\Delta V_O / \Delta T$	—	-1.0	—	mV/°C

## MC7912AC ELECTRICAL CHARACTERISTICS ( $V_I = -19\text{ V}$ , $I_O = 500\text{ mA}$ , $0^\circ\text{C} < T_J < +125^\circ\text{C}$ , unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	-11.75	-12	-12.25	Vdc
Line Regulation (Note 1) $-16\text{ Vdc} \geq V_I \geq -22\text{ Vdc}$ ; $I_O = 1.0\text{ A}$ , $T_J = 25^\circ\text{C}$ $-16\text{ Vdc} \geq V_I \geq -22\text{ Vdc}$ ; $I_O = 1.0\text{ A}$ $-14.8\text{ Vdc} \geq V_I \geq -30\text{ Vdc}$ ; $I_O = 500\text{ mA}$ $-14.5\text{ Vdc} \geq V_I \geq -27\text{ Vdc}$ ; $I_O = 1.0\text{ A}$ , $T_J = 25^\circ\text{C}$	Regline	—	6.0 24 24 13	60 120 120 120	mV
Load Regulation (Note 1) $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ , $T_J = 25^\circ\text{C}$ $250\text{ mA} \leq I_O \leq 750\text{ mA}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$	Regload	—	46 17 35	150 75 150	mV
Output Voltage $-14.8\text{ Vdc} \geq V_I \geq -27\text{ Vdc}$ , $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ , $P \leq 15\text{ W}$	$V_O$	-11.5	—	-12.5	Vdc
Input Bias Current	$I_{IB}$	—	4.4	8.0	mA
Input Bias Current Change $-15\text{ Vdc} \geq V_I \geq -30\text{ Vdc}$ $5.0\text{ mA} \leq I_O \leq 1.0\text{ A}$ $5.0\text{ mA} \leq I_O \leq 1.5\text{ A}$ , $T_J = 25^\circ\text{C}$	$\Delta I_{IB}$	—	—	0.8 0.5 0.5	mA
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ , $10\text{ Hz} \leq f \leq 100\text{ kHz}$ )	$e_{on}$	—	75	—	$\mu\text{V}$
Ripple Rejection ( $I_O = 20\text{ mA}$ , $f = 120\text{ Hz}$ )	RR	—	61	—	dB
Dropout Voltage $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$	$V_I - V_O$	—	2.0	—	Vdc
Average Temperature Coefficient of Output Voltage $I_O = 5.0\text{ mA}$ , $0^\circ\text{C} \leq T_J \leq +125^\circ\text{C}$	$\Delta V_O / \Delta T$	—	-1.0	—	mV/°C

NOTES: 1. Load and line regulation are specified at constant junction temperature. Changes in  $V_O$  due to heating effects must be taken into account separately. Pulse testing with low duty cycle is used.

# MC7900 Series

**MC7918C ELECTRICAL CHARACTERISTICS** ( $V_I = -27\text{ V}$ ,  $I_O = 500\text{ mA}$ ,  $0^\circ\text{C} < T_J < +125^\circ\text{C}$ , unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	-17.3	-18	-18.7	V <sub>dc</sub>
Line Regulation (Note 1) ( $T_J = +25^\circ\text{C}$ , $I_O = 100\text{ mA}$ ) -21 V <sub>dc</sub> $\geq V_I \geq -33\text{ Vdc}$ -24 V <sub>dc</sub> $\geq V_I \geq -30\text{ Vdc}$	Reg <sub>line</sub>	—	25 10	180 90	mV
( $T_J = +25^\circ\text{C}$ , $I_O = 500\text{ mA}$ ) -21 V <sub>dc</sub> $\geq V_I \geq -33\text{ Vdc}$ -24 V <sub>dc</sub> $\geq V_I \geq -30\text{ Vdc}$		—	90 50	360 180	
Load Regulation ( $T_J = +25^\circ\text{C}$ ) (Note 1) 5.0 mA $\leq I_O \leq 1.5\text{ A}$ 250 mA $\leq I_O \leq 750\text{ mA}$	Reg <sub>load</sub>	—	110 55	360 180	mV
Output Voltage -21 V <sub>dc</sub> $\geq V_I \geq -33\text{ Vdc}$ , 5.0 mA $\leq I_O \leq 1.0\text{ A}$ , $P \leq 15\text{ W}$	$V_O$	-17.1	—	-18.9	V <sub>dc</sub>
Output Bias Current ( $T_J = +25^\circ\text{C}$ )	$I_{IB}$	—	4.5	3.0	mA
Output Bias Current Change -21 V <sub>dc</sub> $\geq V_I \geq -33\text{ Vdc}$ 5.0 mA $\leq I_O \leq 1.5\text{ A}$	$\Delta I_{IB}$	—	—	1.0 0.5	mA
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ , 10 Hz $\leq f \leq 100\text{ kHz}$ )	$e_{on}$	—	110	—	$\mu\text{V}$
Ripple Rejection ( $I_O = 20\text{ mA}$ , $f = 120\text{ Hz}$ )	RR	—	59	—	dB
Dropout Voltage $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$	$V_I - V_O$	—	2.0	—	V <sub>dc</sub>
Average Temperature Coefficient of Output Voltage $I_O = 5.0\text{ mA}$ , $0^\circ\text{C} \leq T_J \leq +125^\circ\text{C}$	$\Delta V_O / \Delta T$	—	-1.0	—	mV/ $^\circ\text{C}$

**MC7924C ELECTRICAL CHARACTERISTICS** ( $V_I = -33\text{ V}$ ,  $I_O = 500\text{ mA}$ ,  $0^\circ\text{C} < T_J < +125^\circ\text{C}$ , unless otherwise noted.)

Characteristics	Symbol	Min	Typ	Max	Unit
Output Voltage ( $T_J = +25^\circ\text{C}$ )	$V_O$	-23	-24	-25	V <sub>dc</sub>
Line Regulation (Note 1) ( $T_J = +25^\circ\text{C}$ , $I_O = 100\text{ mA}$ ) -27 V <sub>dc</sub> $\geq V_I \geq -38\text{ Vdc}$ -30 V <sub>dc</sub> $\geq V_I \geq -36\text{ Vdc}$	Reg <sub>line</sub>	—	31 14	240 120	mV
( $T_J = +25^\circ\text{C}$ , $I_O = 500\text{ mA}$ ) -27 V <sub>dc</sub> $\geq V_I \geq -38\text{ Vdc}$ -30 V <sub>dc</sub> $\geq V_I \geq -36\text{ Vdc}$		—	118 70	470 240	
Load Regulation ( $T_J = +25^\circ\text{C}$ ) (Note 1) 5.0 mA $\leq I_O \leq 1.5\text{ A}$ 250 mA $\leq I_O \leq 750\text{ mA}$	Reg <sub>load</sub>	—	150 85	480 240	mV
Output Voltage -27 V <sub>dc</sub> $\geq V_I \geq -38\text{ Vdc}$ , 5.0 mA $\leq I_O \leq 1.0\text{ A}$ , $P \leq 15\text{ W}$	$V_O$	-22.8	—	-25.2	V <sub>dc</sub>
Output Bias Current ( $T_J = +25^\circ\text{C}$ )	$I_{IB}$	—	4.6	8.0	mA
Output Bias Current Change -27 V <sub>dc</sub> $\geq V_I \geq -38\text{ Vdc}$ 5.0 mA $\leq I_O \leq 1.5\text{ A}$	$\Delta I_{IB}$	—	—	1.0 0.5	mA
Output Noise Voltage ( $T_A = +25^\circ\text{C}$ , 10 Hz $\leq f \leq 100\text{ kHz}$ )	$e_{on}$	—	170	—	$\mu\text{V}$
Ripple Rejection ( $I_O = 20\text{ mA}$ , $f = 120\text{ Hz}$ )	RR	—	56	—	dB
Dropout Voltage $I_O = 1.0\text{ A}$ , $T_J = +25^\circ\text{C}$	$V_I - V_O$	—	2.0	—	V <sub>dc</sub>
Average Temperature Coefficient of Output Voltage $I_O = 5.0\text{ mA}$ , $0^\circ\text{C} \leq T_J \leq +125^\circ\text{C}$	$\Delta V_O / \Delta T$	—	-1.0	—	mV/ $^\circ\text{C}$

# MC7900 Series

Figure 1. Worst Case Power Dissipation as a Function of Ambient Temperature




Figure 2. Peak Output Current as a Function of Input-Output Differential Voltage




Figure 3. Ripple Rejection as a Function of Frequency




Figure 4. Ripple Rejection as a Function of Output Voltages




Figure 5. Output Voltage as a Function of Junction Temperature





Figure 6. Quiescent Current as a Function of Temperature



# MC7900 Series

## APPLICATIONS INFORMATION


### Design Considerations

The MC7900 Series of fixed voltage regulators are designed with Thermal overload Protection that shuts down the circuit when subjected to an excessive power overload condition. Internal Short Circuit Protection that limits the maximum current the circuit will pass, and Output Transistor Safe-Area Compensation that reduces the output short circuit current as the voltage across the pass transistor is increased.

In many low current applications, compensation capacitors are not required. However, it is recommended that the regulator input be bypassed with a capacitor if the regulator is connected to the power supply filter with long wire lengths,

or if the output load capacitance is large. An input bypass capacitor should be selected to provide good high-frequency characteristics to insure stable operation under all load conditions. A 0.33  $\mu\text{F}$  or larger tantalum, mylar, or other capacitor having low internal impedance at high frequencies should be chosen. The bypass capacitor should be mounted with the shortest possible leads directly across the regulators input terminals. Normally good construction techniques should be used to minimize ground loops and lead resistance drops since the regulator has no external sense lead. Bypassing the output is also recommended.

Figure 7. Current Regulator




The MC7905, -5.0 V regulator can be used as a constant current source when connected as above. The output current is the sum of resistor R current and quiescent bias current as follows.

$$I_O = \frac{5.0 \text{ V}}{R} + I_B$$

The quiescent current for this regulator is typically 4.3 mA. The 5.0 V regulator was chosen to minimize dissipation and to allow the output voltage to operate to within 6.0 V below the input voltage.


Figure 8. Current Boost Regulator  
(-5.0V @ 4.0A, with 5.0A Current Limiting)



\*Mounted on common heatsink, Motorola MS-10 or equivalent.

When a boost transistor is used, short circuit currents are equal to the sum of the series pass and regulator limits, which are measured at 3.2 A and 1.8 A respectively in this case. Series pass limiting is approximately equal to  $0.6 \text{ V}/R_{SC}$ . Operation beyond this point to the peak current capability of the MC7905C is possible if the regulator is mounted on a heat sink; otherwise thermal shutdown will occur when the additional load current is picked up by the regulator.

Figure 9. Operational Amplifier Supply  
( $\pm 15$  @ 1.0 A)



The MC7815 and MC7915 positive and negative regulators may be connected as shown to obtain a dual power supply for operational amplifiers. A clamp diode should be used at the output of the MC7815 to prevent potential latch-up problems whenever the output of the positive regulator (MC7815) is drawn below ground with an output current greater than 200 mA.

### DEFINITIONS

**Line Regulation** — The change in output voltage for a change in the input voltage. The measurement is made under conditions of low dissipation or by using pulse techniques such that the average chip temperature is not significantly affected.

**Load Regulation** — The change in output voltage for a change in load current at constant chip temperature.

**Maximum Power Dissipation** — The maximum total device dissipation for which the regulator will operate within specifications.

**Input Bias Current** — That part of the input current that is not delivered to the load.

**Output Noise Voltage** — The rms AC voltage at the output, with constant load and no input ripple, measured over a specified frequency range.

**Long Term Stability** — Output voltage stability under accelerated life test conditions with the maximum rated voltage listed in the devices' electrical characteristics and maximum power dissipation.

## กิตติกรรมประกาศ

- ขอขอบคุณ รศ.ดร. กอบชัย เดชหาญ ที่คอยให้คำแนะนำและช่วยจัดหาอุปกรณ์สำหรับโครงการ  
ชิ้นนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## หนังสืออ้างอิง

1. รศ.ถวิติ กิ่งทอง , “เทคโนโลยีการส่งสัญญาณดิจิทัล” ภาควิชาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง , สิงหาคม 2539.
2. ไพโรจน์ ไววานิชกิจ , “เปิดโลกการสื่อสารไร้สาย” :ซีเอ็ดยูเคชั่น จำกัด มหาชน ,2539.
3. รัชну อินทุสัย , “ การสื่อสารโทรคมนาคม” , 2537.
4. รศ.ดร. ถวัลย์วงศ์ ไกรโรจนานันท์ , “อิเล็กทรอนิกส์ระบบดิจิทัล” :กองบรรณาธิการสื่อสารสนเทศ, ธันวาคม 2539.
5. ดร. ประสิทธิ์ ประพัฒมมงคลกร , “หลักการระบบสื่อสาร” ซีเอ็ดยูเคชั่น , 2540.
6. WAYNE TOMASI , “ELECTRONIC COMMUNICATION SYSTEMS” :PRENTICE-HALL INTERNATIONAL, INC. , 1998.
7. MOTOROLA INC. “CMOS APPLICATION-SPECIFIC STANDARD ICs”, 1991.
8. ENGINEERING STAFF OF TEXAS INSTRUMENTS COMPONENTS GROUP , “THE TTL DATA BOOK FOR DESIGN ENGINEERSW :TEXAS INSTRUMENTS.
9. MOTOROLA INC. “LINEAR/INTERFACE ICS VOL 1”, 1993.
10. SAM SHANMUGAN , “DIGITAL AND ANALOG COMMUNICATION SYSTEMS” :JOHN WILEY & SONS , 1985.
11. MISCHA SCHWARTZ , ”INFORMATION TRANSMISSION , MODULATION AND NOISE” :3<sup>rd</sup> MCGRAW.HILL , 1981.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้