



เครื่องรับ/ส่งแบบเดลต้ามอดูเลชันและเครื่องรับ/ส่งแบบพีซีเอ็ม
DELTA MODULATION TRANSMITTER/RECEIVER AND PCM
TRANSMITTER/RECEIVER



6

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2541

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

040419

เครื่องรับ/ส่งแบบเดลต้ามอดูเลชันและเครื่องรับ/ส่งแบบพีซีเอ็ม
DELTA MODULATION TRANSMITTER/RECEIVER AND PCM
TRANSMITTER/RECEIVER



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2541

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ปีการศึกษา 2541

ภาควิชา วิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องรับ/ส่งแบบเดลต้ามอดูเลชันและเครื่องรับ/ส่งแบบพีซีเอ็ม

**DELTA MODULATION TRANSMITTER/RECEIVER AND PCM
TRANSMITTER/RECEIVER**

ผู้จัดทำ

1. นางสาววิภาวี มีสีมานะ 38014467

2. นางสาวศุภมาส เกษมวัฒนากุล 38014513


..... อาจารย์ที่ปรึกษา

(รศ.ดร.กอบชัย เดชหาญ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องรับ/ส่งแบบเดลต้ามอดูเลชันและเครื่องรับ/ส่ง
แบบพีซีเอ็ม

DELTA MODULATION TRANSMITTER
/RECEIVER AND PCM TRANSMITTER
/RECEIVER

โดย นางสาววิภาวี มีสามานะ 38014467

นางสาวศุภมาส เกษมวัฒนากุล 38014513

อาจารย์ที่ปรึกษา รศ.ดร.กอบชัย เดชหาญ

บทคัดย่อ

เดลต้ามอดูเลชันเป็นการส่งสัญญาณดิจิทัลโดยการเข้ารหัสพีซีเอ็ม 1 บิตจากสัญญาณอนาล็อก เดลต้ามอดูเลชันส่งรหัสเพียง 1 บิตแทนค่ารหัสหลายบิตที่ได้จากการแซมเปิ้ล ซึ่งรหัส 1 บิตนี้ชี้ให้เห็นว่าค่าที่ได้จากการแซมเปิ้ลมีค่ามากกว่าหรือน้อยกว่าค่าแซมเปิ้ลก่อนหน้านั้น ส่วนระบบพีซีเอ็มใช้การสุ่มสัญญาณอนาล็อกแล้วส่งข้อมูลแบบเฟรมซึ่งในแต่ละเฟรมจะใช้รหัสดิจิทัล 8 บิตแทนค่าที่ได้จากการแซมเปิ้ล โดยในโครงงานนี้จะใช้การส่งสัญญาณเสียงที่มีความถี่ไม่เกิน 4 กิโลเฮิร์ต

ABSTRACT

Delta modulation uses a single-bit PCM code to achieve digital transmission of analog signals. The delta modulation transmits a representative code of the sample by using only a single bit to transmit. It is simply to indicate whether the sample is larger or smaller than the previous sample. PCM system utilizes the sampling from analog signals and transmits eight bits digital signals as a frame. In this project, the voice frequency is used as signal but not greater than 4 kHz.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีหรือหลักการ	2
2.1 คุณสมบัติการสื่อสารระบบดิจิทัล	2
2.2 วงจรแชนเนลเปิดแอน โสค	2
2.3 วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกชนิดแลคเตอร์	4
2.4 วงจรกรองความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ธ	6
2.5 ฟลิปฟลอปแบบดิที่ไชคัลลอค	7
2.6 เกตแบบเนน	9
2.7 ชมิคต์ทริกเกอร์	10
2.7.1 การทำงานของวงจรมิคต์ทริกเกอร์	10
2.8 เคลคัมอคูเลชั่น	12
2.8.1 เครื่องส่งสัญญาณเคลคัมอคูเลชั่น	12
2.8.2 เครื่องรับ	13
2.8.3 สไลป์ โอเวอร์โหลค	14
2.8.4 กรานูลาร์ น้อยส์	14
2.8.5 อะแค็ปทีฟ เคลคัมอคูเลชั่น	15
2.9 การผสมสัญญาณระบรหัสพัลส์	16
2.9.1 ทฤษฎีการผสมสัญญาณเบื้องต้น	16
2.9.2 พัลส์โค้คโมคูเลชั่น	19
2.9.3 การควอนไทเซชั่น	19
2.9.4 การเข้ารหัสและถอดรหัส	21
2.10 วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัล	22
2.11 วงจรเลื่อนสัญญาณแบบขนานเข้าและแบบอนุกรมออก	24
2.12 วงจรเลื่อนสัญญาณแบบอนุกรมเข้าและแบบขนานออก	27
บทที่ 3 การคำนวณและการสร้าง	29
3.1 การออกแบบวงจรกรองความถี่ต่ำผ่าน	29
3.2 การออกแบบวงจรพีซีเอ็ม	33
3.2.1 หลักการออกแบบวงจรภาคส่ง	33
3.2.2 หลักการออกแบบวงจรภาครับ	38
3.3 บล็อกไดอะแกรม	46
3.4 รูปวงจรรวม	48
บทที่ 4 ผลการทดลอง	51

เอกสารนี้เป็นเอกสารลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่นใด
 หากมีการแก้ไขหรือเปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีก

	หน้า
4.1 การทดลองของวงจรเคต้ามอดูเลชั่น	51
4.2 ผลการทดลองของวงจรเคต้ามอดูเลชั่น	51
4.3 การทดลองของวงจรพีซีเอ็ม	59
4.4 ผลการทดลองของวงจรพีซีเอ็ม	59
บทที่ 5 สรุปผลการทดลองและวิจารณ์	62
5.1 สรุปผลการทดลอง	62
5.2 วิจารณ์	62
หนังสืออ้างอิง	63



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ

	หน้า
รูปที่ 2.1 แสดงวงจรแชนเปลี่นแอนโฮล	3
รูปที่ 2.2 ตัวอย่างการใช้วงจรสุ่มและคงไว้	3
รูปที่ 2.3 วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกโดยใช้ R-2R แลคเคอร์	4
รูปที่ 2.4 แสดงผลตอบสนองกรณีบัคเคอร์เวิร์ธ	6
รูปที่ 2.5 วงจรกรองความถี่ค้ำอันค้ำบสอง	7
รูปที่ 2.6 วงจรกรองความถี่ค้ำอันค้ำบสาม	7
รูปที่ 2.7 แสดงคัพลิปฟลอป	8
รูปที่ 2.8 แนนเกต	9
รูปที่ 2.9 สัญลักษณ์และคุณสมบัติของวงจรมิตต์ทริกเกอร์	10
รูปที่ 2.10 การใช้เกอชรรวมค้ำทำขมิตต์ทริกเกอร์	11
รูปที่ 2.11 บล็คคโคอะแกรมของเครื่องส่งเคลค้ำมอคูเลชั่น	12
รูปที่ 2.12 แสดงการทำงานตามทฤษฎีการเข้ารหัสแบบเคลค้ำมอคูเลชั่น	13
รูปที่ 2.13 บล็คคโคอะแกรมของเครื่องรับเคลค้ำมอคูเลชั่น	13
รูปที่ 2.14 แสดงอัตราการเปลี่นเปลี่นของสัญญาณอนาลอกอินพุตและอัตราการเปลี่นเปลี่น เปลี่นที่ค้ำจกวงจรถแปลงสัญญาณดิจิทัลเป็นอนาลอก	14
รูปที่ 2.15 แสดงกรานูลาร์ น้อยส์	14
รูปที่ 2.16 แสดงอะเด็ปทีพ เคลค้ำมอคูเลชั่น	15
รูปที่ 2.17 แสดงการสุ่มสัญญาณ	17
รูปที่ 2.18 สเปคตรัมของสัญญาณเบสแบนด์และสเปคตรัมของสัญญาณสุ่มตัวอย่าง ค้ำงค้ำกััน	18
รูปที่ 2.19 แสดงการจัดระดับสัญญาณทีเอเอ็มให้เข้ากััระดับของการควอนไลซ์	20
รูปที่ 2.20 การเกิดสัญญาณรบกวนเนื่องจากการควอนไลซ์	21
รูปที่ 2.21 ความสัมพันธ์ระหว่างระยะห่างของระดับที่ถูกแบ่งค้ำงค้ำกัันกับสัญญาณรบกวน เนื่องจากการควอนไลซ์	21
รูปที่ 2.22 การเปลี่นสัญญาณอนาลอกเป็นดิจิทัล	23
รูปที่ 2.23 วงจรเลื่อันสัญญาณแบบขนานเข้าและแบบอนุกรมออก ขนาด 4 บิต	24
รูปที่ 2.24 วงจรเลื่อันสัญญาณแบบขนานเข้าและแบบอนุกรมออก ขนาด 8 บิต ของไอซีเบอร์ 74LS166	26
รูปที่ 2.25 แผนภาพขาสัญญาณและฟังก์ชันการทำงานของ 74LS166	26
รูปที่ 2.26 วงจรเลื่อันสัญญาณแบบอนุกรมเข้าและแบบขนานออก ขนาด 4 บิต	27
รูปที่ 2.27 วงจรเลื่อันสัญญาณแบบอนุกรมเข้าและแบบขนานออก ขนาด 8 บิต	28
รูปที่ 2.28 แผนภาพขาสัญญาณและฟังก์ชันการทำงานของ 74LS164	28

รูปที่ 3.1	วงจรรองความถี่ต่ำแบบบัตเตอร์เวิร์ธ ออเดอร์ 5	29
รูปที่ 3.2	กราฟผลตอบสนองทางความถี่ของวงจรรองความถี่ต่ำแบบบัตเตอร์เวิร์ธ ออเดอร์ 5	30
รูปที่ 3.3	วงจรรองความถี่ต่ำแบบ บัตเตอร์เวิร์ธ	31
รูปที่ 3.4	กราฟผลตอบสนองทางความถี่ของวงจรรองความถี่ต่ำแบบบัตเตอร์เวิร์ธ ออเดอร์ 4 ที่มีอัตราขยาย 16	32
รูปที่ 3.5	ไคอะแกรมเวลาของไอซี ADC0820	33
รูปที่ 3.6	วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล	35
รูปที่ 3.7	วงจรแปลงข้อมูลแบบขนานเป็นแบบอนุกรม	35
รูปที่ 3.8	รูปสัญญาณที่ใช้ควบคุมไอซี 74F166 และรูปแสดงบิตเริ่มและบิตจบของ ชุดข้อมูลเมื่อป้อนอินพุตเป็น 0000 0000	36
รูปที่ 3.9	รูปวงจรถ่ายทางภาคส่ง	38
รูปที่ 3.10	วงจรแปลงข้อมูลแบบอนุกรมเป็นแบบขนาน	39
รูปที่ 3.11	รูปสัญญาณควบคุมการกำจัดบิตเริ่ม บิตจบ พร้อมทั้งแสดงบิตเริ่ม บิตจบ และบิตข้อมูล เมื่อป้อนอินพุตเป็น 0000 0000	41
รูปที่ 3.12	บล็อกไคอะแกรมแสดงหลักการของการกู้สัญญาณนาฬิกากลับคืน	42
รูปที่ 3.13	วงจรสร้างสัญญาณนาฬิกากลับคืน	43
รูปที่ 3.14	วงจรแปลงสัญญาณดิจิตอลเป็นอนาลอก	43
รูปที่ 3.15	บล็อกไคอะแกรมการทำงานของ DAC0800	44
รูปที่ 3.16	วงจรถ่ายทางภาครับของระบบพีซีเอ็ม	45
รูปที่ 3.17	บล็อกไคอะแกรมของภาคส่งวงจรถัดจํานวนอคูเลชั่น	46
รูปที่ 3.18	บล็อกไคอะแกรมของภาครับวงจรถัดจํานวนอคูเลชั่น	46
รูปที่ 3.19	บล็อกไคอะแกรมของภาคส่งวงจรถัดจํานวนอคูเลชั่น	47
รูปที่ 3.20	บล็อกไคอะแกรมของภาครับวงจรถัดจํานวนอคูเลชั่น	47
รูปที่ 3.21	วงจรรวมของทางภาคส่งวงจรถัดจํานวนอคูเลชั่น	48
รูปที่ 3.22	วงจรรวมของทางภาครับวงจรถัดจํานวนอคูเลชั่น	48
รูปที่ 3.23	วงจรรวมของทางภาคส่งวงจรถัดจํานวนอคูเลชั่น	49
รูปที่ 3.24	วงจรรวมของทางภาครับวงจรถัดจํานวนอคูเลชั่น	50
รูปที่ 4.1	สัญญาณอินพุตเทียบกับสัญญาณเอาต์พุตของภาคส่งที่ความถี่ 1 kHz	51
รูปที่ 4.2	สัญญาณจากวงจรถัดจํานวนอคูเลชั่นเทียบกับสัญญาณเอาต์พุตภาคส่ง ที่ 1 kHz	52
รูปที่ 4.3	สัญญาณอินพุตเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 1 kHz	52

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่สามารถนำออกจำหน่ายโดยไม่ได้รับอนุญาตจากสถาบันฯ

“ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้”

	หน้า
รูปที่ 4.4 สัญญาณอินพุตของภาคส่งเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 1 kHz	53
รูปที่ 4.5 สัญญาณอินพุตเทียบกับสัญญาณเอาต์พุตของภาคส่งที่ความถี่ 2 kHz	53
รูปที่ 4.6 สัญญาณจากวงจรแปลงดิจิทัลเป็นอนาลอกเทียบกับสัญญาณเอาต์พุตภาคส่งที่ 2 kHz	54
รูปที่ 4.7 สัญญาณอินพุตเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 2 kHz	54
รูปที่ 4.8 สัญญาณอินพุตของภาคส่งเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 2 kHz	55
รูปที่ 4.9 สัญญาณอินพุตเทียบกับสัญญาณเอาต์พุตของภาคส่งที่ความถี่ 3 kHz	55
รูปที่ 4.10 สัญญาณจากวงจรแปลงดิจิทัลเป็นอนาลอกเทียบกับสัญญาณเอาต์พุตภาคส่งที่ 3 kHz	56
รูปที่ 4.11 สัญญาณอินพุตเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 3 kHz	56
รูปที่ 4.12 สัญญาณอินพุตของภาคส่งเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 3 kHz	57
รูปที่ 4.13 สัญญาณอินพุตเทียบกับสัญญาณเอาต์พุตของภาคส่งที่ความถี่ 4 kHz	57
รูปที่ 4.14 สัญญาณจากวงจรแปลงดิจิทัลเป็นอนาลอกเทียบกับสัญญาณเอาต์พุตภาคส่งที่ 4 kHz	58
รูปที่ 4.15 สัญญาณอินพุตเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 4 kHz	58
รูปที่ 4.16 สัญญาณอินพุตของภาคส่งเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 4 kHz	59
รูปที่ 4.17 สัญญาณอินพุตของภาคส่งเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 1 kHz	60
รูปที่ 4.18 สัญญาณอินพุตของภาคส่งเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 2 kHz	60
รูปที่ 4.19 สัญญาณอินพุตของภาคส่งเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 2 kHz	61
รูปที่ 4.20 สัญญาณอินพุตของภาคส่งเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 2 kHz	61

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

	หน้า
ตารางที่ 2.1 ตารางความจริงสำหรับวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก	5
ตารางที่ 2.2 ตารางความจริงของแอน (AND) และแนน (NAND) เกต	9
ตารางที่ 2.3 แสดงตัวอย่างการเข้ารหัสข้อมูลที่มีขนาดของแรงดัน 3.5 โวลต์	22
ตารางที่ 2.4 ตารางแสดงการป้อนเข้าและออกของข้อมูลที่ออกจากวงจรรูปที่ 2.23	25
ตารางที่ 3.1 ผลตอบสนองทางความถี่ของวงจรรองความถี่ต่ำแบบบัตเตอร์เวิร์ท ออเคอร์ 5	30
ตารางที่ 3.2 ผลตอบสนองทางความถี่ของวงจรรองความถี่ต่ำแบบบัตเตอร์เวิร์ทออเคอร์ 4	32



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1 บทนำ

ในโครงการนี้เป็นการศึกษาถึงการทำงานของระบบเคลด้ามอคูเลชั่นและระบบพีซีเอ็ม ซึ่งการมอคูเลตแบบเคลด้ามอคูเลชั่นเป็นการส่งสัญญาณดิจิทัลที่ได้จากสัญญาณอนาลอก ค่าแอมป์ที่ถูกลูกด้วยสัญญาณไบนารี 1 บิต จะมีการเปรียบเทียบค่าที่ได้กับค่าก่อนหน้านั้น ถ้าค่าที่ได้มากกว่าค่าก่อนหน้านั้นจะส่งสัญญาณด้วยลอจิก 1 แต่ถ้าค่าที่ได้น้อยกว่าค่าก่อนหน้านั้นจะส่งสัญญาณด้วยลอจิก 0 การส่งค่าแอมป์หลายๆ ค่าต้องใช้จำนวนบิตมากขึ้น และระบบพีซีเอ็มจะใช้ส่งสัญญาณข้อมูลที่มีความถี่ 1-4 กิโลเฮิร์ต โดยเป็นการส่งข้อมูลแบบ 1 เฟรม ซึ่งมีข้อมูลขนาด 8 บิตรวมทั้งบิตเริ่มและบิตจบเพื่อความสะดวกในการถอดรหัสข้อมูล โดยมีความถี่ที่ใช้สุ่มตัวอย่าง 16 กิโลเฮิร์ต หลังจากศึกษาทฤษฎีของระบบเคลด้ามอคูเลชั่นและระบบพีซีเอ็มรวมถึงทฤษฎีที่เกี่ยวข้องแล้ว ก็ทำการออกแบบและสร้างสัญญาณอนาลอกที่มีความถี่ต่างๆ เข้าไปในวงจรภาคส่งเพื่อส่งสัญญาณเอาต์พุตที่ได้จากภาคส่งผ่านสายส่งสัญญาณไปยังภาครับ และเปรียบเทียบสัญญาณที่ได้จากทางภาครับและสัญญาณจากทางภาคส่ง

อนึ่ง โครงการนี้จัดทำขึ้นเพื่อวัตถุประสงค์คือเพื่อให้เข้าใจถึงระบบการทำงานของ การส่งสัญญาณผ่านระบบเคลด้ามอคูเลชั่นและระบบพีซีเอ็ม และเข้าใจถึงหลักการในการออกแบบวงจรเคลด้ามอคูเลชั่นและวงจรพีซีเอ็ม รวมถึงสามารถนำความเข้าใจที่ได้ไปประยุกต์ใช้งานต่อไปในอนาคต



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2 ทฤษฎีหรือหลักการ

2.1 คุณสมบัติการสื่อสารระบบดิจิทัล

สัญญาณแบบดิจิทัลสามารถนำมาใช้สื่อสารแทนสัญญาณอนาลอกโดยการแปลงสัญญาณจากอนาลอกให้เป็นสัญญาณดิจิทัลแล้วนำไปเข้ารหัสหรือจัดแปลงให้เหมาะสมกับการส่ง ซึ่งจะขึ้นอยู่กับวิธีการส่งและตัวอย่าง ข้อดีของการสื่อสารด้วยสัญญาณดิจิทัลที่สำคัญมีดังนี้


1. สัญญาณรบกวนต่ำ ในระบบอนาลอกนั้น สัญญาณรบกวน (Noise) และสัญญาณสอดแทรก (Interference) สามารถเข้าไปผสมและผ่านไปยังผู้รับได้ง่าย กล่าวคือในระหว่างการส่งถ้ามีการขยายสัญญาณข้อมูลก็จะทำการขยายสัญญาณเหล่านั้นไปด้วย แต่ในระบบดิจิทัลนั้น สัญญาณอยู่ในรูปของระดับแรงดัน 0 (low) และ 1 (high) ถ้าสัญญาณรบกวนมีขนาดไม่มากพอที่จะทำให้สัญญาณจริงเปลี่ยนระดับได้ ก็จะไม่มีผลไปถึงผู้รับ
2. ง่ายต่อการเข้ารหัส ในกรณีที่ให้ข้อมูลนั้นเป็นความลับ เราสามารถเข้ารหัสข้อมูลได้
3. สะดวกต่อการมัลติเพล็กซ์ ซึ่งส่วนมากใช้การมัลติเพล็กซ์แบบแบ่งเวลา (Time division multiplex)

อย่างไรก็ตามการสื่อสารระบบดิจิทัลก็มีข้อเสียอยู่ คือ เพิ่มแบนด์วิธของสัญญาณ เช่น สัญญาณเสียงพูดสำหรับโทรศัพท์ ซึ่งกำหนดไว้ว่ามีแบนด์วิธไม่เกิน 3.4 kHz เมื่อแปลงเป็นสัญญาณดิจิทัลแล้วส่งด้วยอัตรา 2.048 Mb/s อย่างน้อยที่สุดสายส่งที่ใช้ต้องมีผลตอบสนองความถี่ในย่าน 2.048 MHz ได้ ทำให้ต้องใช้สายส่งที่มีราคาแพงขึ้น

2.2 วงจรแซมเปิลแอนด์โฮลด์

วงจรมุมและคงไว้ (sample and hold S/H) เป็นวงจรที่ทำงานในสองหน้าที่ ในช่วงเวลาสั้น ๆ วงจรจะทำหน้าที่ “ มุม ” คือแรงดันขาออกจะเท่ากับแรงดันเชิงอุปมานขาเข้า หลังจากนั้นวงจรจะทำหน้าที่ “ คงไว้ ” คือแรงดันขาออกจะคงตัวเท่ากับแรงดันที่มุมมา


การต่อสัญญาณที่มีระดับแรงดันเปลี่ยนแปลงแบบอนาลอกเข้ากับขาเข้าของวงจรแปลงสัญญาณอนาลอกเป็นดิจิทัล(ADC) โดยตรงอาจจะมีผลต่อช่วงเวลาคอนเวอร์ชัน (conversion) ทำให้ระดับสัญญาณเอาต์พุตมีค่าผิดพลาดได้ วงจรแซมเปิลแอนด์โฮลด์จะช่วยทำให้ระดับแรงดันก่อนผ่านกระบวนการคอนเวอร์ชันของวงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลมีความเสถียร โดยรูปแบบของวงจรแซมเปิลแอนด์โฮลด์แสดงได้ดังรูปที่ 2.1



รูปที่ 2.1 แสดงวงจรแซมเปิลแอนด์โฮลด์(sample and hold)

วงจรแซมเปิลแอนด์โฮลด์ประกอบด้วย วงจรขยายบัฟเฟอร์ A_1 ที่มีอัตราขยายเป็น 1 ซึ่งจะเป็นอิมพีแดนซ์สูง (high impedance) ของสัญญาณอนาล็อก และมีอิมพีแดนซ์เอาต์พุตต่ำ (low output impedance) ซึ่งส่งผลให้เกิดการชาร์จประจุที่ C_n อย่างรวดเร็ว ตัวเก็บประจุ C_n จะต่อกับเอาต์พุตของ A_1 ในขณะที่ปิดสวิตช์ เรียกกระบวนการนี้ว่าแซมเปิล(Sample) ซึ่งช่วงที่สวิตช์ปิดจะคั้งนานพอที่ C_n จะเก็บประจุได้เท่ากับค่ากระแสที่ได้จากสัญญาณอนาล็อกอินพุต เช่น ถ้าสวิตช์ปิดที่เวลา t_0 เอาต์พุตที่ได้จาก A_1 จะชาร์จประจุให้ C_n อย่างรวดเร็วจน C_n มีศักดาไฟฟ้าเท่ากับ V_0 ในขณะที่เปิดสวิตช์ ตัวเก็บประจุ C_n จะรักษาค่าศักดาไฟฟ้าที่ได้จากเอาต์พุตของ A_1 และปล่อยค่าศักดาไฟฟ้านี้ให้แก่ A_2 กระบวนการนี้เรียกว่าโฮลด์(Hold) ค่าศักดาที่ได้จากเอาต์พุตของ A_2 จะเป็นค่าที่ป้อนให้กับวงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอล วงจรขยายบัฟเฟอร์ A_2 มีอัตราขยายเป็น 1 จะมีสมบัติเป็นอิมพีแดนซ์อินพุตสูง (high input impedance) ซึ่งจะไม่คายประจุในช่วงเวลาคอนเวอร์ชันของวงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอล ทำให้วงจรแปลงสัญญาณอนาล็อกเป็นดิจิตอลได้รับค่าดีซีโวลเตจอินพุต(dc voltage input, V_0)

เราจะใช้วงจรสุ่มและคงไว้้ในหลายกรณี เช่นในกรณีที่ระบบวัดค่าสัญญาณเชิงอุปมานมีลักษณะเป็นการสุ่มค่ามาอยู่แล้ว คือเป็นพัลส์ซึ่งมีช่วงสูงเท่ากับค่าของสัญญาณเชิงอุปมานที่ขณะต่าง ๆ เราจะใช้วงจรสุ่มและคงไว้้ เพื่อสุ่มค่าตรงกลางพัลส์มาคงไว้้ ทำให้ได้สัญญาณเชิงอุปมานที่ไม่ขาดช่วง ดังรูปที่ 2.2



รูปที่ 2.2 ตัวอย่างการใช้วงจรสุ่มและคงไว้้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในห้องปฏิบัติการของภาควิชาวิศวกรรมไฟฟ้าเท่านั้น ไม่ให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในระบบการรับข้อมูลที่ควบคุมโดยคอมพิวเตอร์ แชนเปลิ่งแอนโฮลสวิทช์อาจถูกควบคุมด้วยสัญญาณดิจิทัลจากเครื่องคอมพิวเตอร์ สัญญาณจากคอมพิวเตอร์จะสั่งให้ปิดสวิทช์เพื่อชาร์จ C_n ด้วยค่าใหม่ที่ถูกแชนเปลิ่งจากอนาลอกโวลเตจ ช่วงเวลาที่เหลือที่สวิทช์ยังคงปิดอยู่ เรียก แอควิสิชันไทม์ (acquisition time) ซึ่งค่านี้อาจขึ้นอยู่กับค่าของ C_n และค่าคุณลักษณะ (characteristic) ของวงจรถ่ายแชนเปลิ่งแอนโฮล วงจรอินทิเกรตแชนเปลิ่งแอนโฮล (integrated S/H) ที่ใช้ LF198 จะมีแอควิสิชันไทม์ ประมาณ 4 ไมโครพาร์ต เมื่อใช้ $C_n = 1000$ พิโคฟาร์ต และ 20 ไมโครพาร์ต เมื่อใช้ $C_n = 0.01$ ไมโครฟาร์ต สัญญาณจากคอมพิวเตอร์ควบคุมการเปิดสวิทช์จะทำให้ C_n รักษาอัตราระดับแรงดันนั้นไว้ และที่เอาต์พุตของ A_2 จะได้ค่าระดับแรงดันอนาลอกที่ค่อนข้างคงที่ เช่น ถ้าใช้ LF198 และใช้ $C_n = 1000$ พิโคฟาร์ต จะมีอัตราการคายประจุประมาณ 30 มิลลิโวลต์ต่อวินาที

2.3 วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกชนิดแลดเดอร์ (Digital to Analog Converter : DAC)

วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกประกอบไปด้วย 2 ส่วน คือ ส่วนตัวต้านทาน และ ส่วนขยาย รูปที่ 2.3 เป็นแผนภาพแสดงชนิดของส่วนที่เป็นตัวต้านทาน (resistive network) ซึ่งค่าความต่างศักย์เอาต์พุตออกมามีค่าเหมาะสมตามสัญญาณอินพุตที่เป็นเลขฐานสอง

ระบบตัวต้านทานชนิดนี้มักเรียกว่า R-2R แลคเคอร์ (ladder) มีลักษณะพิเศษคือใช้ค่าความต้านทาน 2 ค่าเท่านั้น โดยตัวต้านทาน R_1, R_2, R_3, R_4 และ R_5 มีค่าตัวละ 20 กิโลโอห์ม และตัวต้านทาน R_6, R_7, R_8 และ R_9 มีค่าตัวละ 10 กิโลโอห์ม สังเกตว่าตัวต้านทานที่เรียงกันเป็นแนวนอนทุกตัวจะมีค่าเป็น 2 เท่าของตัวต้านทานที่เรียงกันเป็นแนวตั้ง ซึ่งเป็นที่มาของชื่อว่า ระบบ R-2R แลคเคอร์



รูปที่ 2.3 วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก โดยใช้ R-2R แลคเคอร์

สำหรับส่วนขยายในรูปที่ 2.3 ออปแอมป์ยังคงใช้แหล่งจ่ายไฟแบบคู่ (dual power supply) หรือแบบที่มีทั้งไฟบวกและไฟลบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.1 แสดงการทำงานของวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกชนิดนี้ สังเกตว่าเราใช้ความต่างศักย์อินพุต 3.75 โวลต์และสัญญาณเอาต์พุตที่ออกมาจะเพิ่มขึ้นทีละ 0.25 โวลต์ เมื่อเพิ่มค่าอินพุตเลขฐานสองไปเรื่อย ๆ ดังแสดงทางคอลัมน์ขวาสุดของตารางที่ 2.1 ข้อควรจำคือ เลขศูนย์ในอินพุตเลขฐานสองแต่ละตัวนั้นหมายถึงการป้อนความต่างศักย์ศูนย์โวลต์ หรือลอจิก “0” เข้าที่อินพุตนั้น ๆ และเลข 1 หมายถึงการป้อนความต่างศักย์ 3.75 โวลต์ หรือลอจิก “1” เข้าทางอินพุตนั้น ๆ

Binary Input				Analog output (Volts)
8s	4s	2s	1s	
D	C	B	A	
0	0	0	0	0.00
0	0	0	1	0.25
0	0	1	0	0.50
0	0	1	1	0.75
0	1	0	0	1.00
0	1	0	1	1.25
0	1	1	0	1.50
0	1	1	1	1.75
1	0	0	0	2.00
1	0	0	1	2.25
1	0	1	0	2.50
1	0	1	1	2.75
1	1	0	0	3.00
1	1	0	1	3.25
1	1	1	0	3.50
1	1	1	1	3.75

ตารางที่ 2.1 ตารางความจริงสำหรับวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก

เหตุที่ใช้ความต่างศักย์อินพุต 3.75 โวลต์ เนื่องจากมีค่าใกล้เคียงกับความต่างศักย์ต่ำสุดของเอาต์พุตของไอซีทีทีแอล โดยส่วนอินพุตในรูปแบบ 2.3 (D,C,B,A) จะต่อโดยตรงกับเอาต์พุตของไอซีทีทีแอลเมื่อเป็นลอจิก 1 และจะทำงานสอดคล้องกับตารางที่ 2.1 ในทางปฏิบัติแล้วเอาต์พุตของไอซีทีทีแอลมีค่าไม่เท่ากับ 3.75 โวลต์เลยทีเดียว เราอาจใช้ทรานซิสเตอร์ช่วยแปลงสัญญาณให้ได้ค่าความต่างศักย์เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์นอกเหนือจากนี้แล้ว กรุณาแจ้งให้ทราบล่วงหน้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


สำหรับเลขฐานสองหลักอื่น ๆ (16s, 32s, 64s และอื่น ๆ) สามารถเพิ่มเข้าไปในวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกในรูปที่ 2.3 ได้ โครงสร้างของวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกก็จะต้องมีส่วนตัวต้านทานและส่วนขยาย (resistive network and summing amplifier) ประกอบกัน

2.4 วงจรกรองความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ธ (Low Pass Butterworth Filter)

วงจรกรองความถี่ต่ำแบบบัตเตอร์เวิร์ธ เป็นวงจรกรองความถี่ที่มีคุณลักษณะเฉพาะ (Characteristic) ใกล้เคียงกับวงจรกรองความถี่ต่ำทางอุดมคติ โดยเราใช้ช่วงความถี่ที่ผ่านได้มีค่าแอมพลิจูดเท่าเทียมตลอดย่านที่ยอมให้ผ่านได้ โดยที่การตอบสนองเชิงขนาดของสัญญาณ (Amplitude response) มีค่าตามสมการ

$$|H(j\omega)| = \frac{K}{\sqrt{1 + (\omega/\omega_c)^{2n}}} \quad (2.1)$$


โดยที่ n เป็นค่าลำดับ (Order) ของวงจรกรองความถี่ และตามรูปที่ 2.4 แสดงให้เห็นว่าวงจรกรองความถี่สามารถที่จะปรับปรุงคุณลักษณะเฉพาะ เกี่ยวกับการตอบสนองเชิงขนาดของสัญญาณให้ดีขึ้น โดยใช้การเพิ่มค่า n หรืออันดับของวงจรกรองความถี่จะอธิบาย กรณีค่า $n=2, n=4$ ตามลำดับ




รูปที่ 2.4 แสดงผลตอบสนองกรณีบัตเตอร์เวิร์ธ

วงจรกรองความถี่แบบบัตเตอร์เวิร์ธมีข้อดีดังที่ได้กล่าวมาแล้ว คือสามารถให้ผลตอบสนองเชิงขนาดของสัญญาณได้เท่าเทียมกันตลอดย่านความถี่ที่ต้องการ เพียงแต่จุดคัทออฟของวงจบบัตเตอร์เวิร์ธจะอยู่ต่ำกว่าจุดคัทออฟของวงจรกรองความถี่แบบเชบีเชฟ ไม่ว่าจะป็นอันดับที่ n ใด ๆ ก็ตาม แต่ในกรณีนี้จะใช้ตารางช่วย โดยทำการนอร์มอลไลซ์ค่าต่างๆ ดังมีรูปวงจของวงจรกรองความถี่ต่ำดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.5 วงจรกรองความถี่ต่ำอันดับสอง



รูปที่ 2.6 วงจรกรองความถี่ต่ำอันดับสาม

การทำงานนอร์มอลไลซ์ (normalized) คือการสเกลค่าลงมาให้เป็น

$$\omega_0 = 1 \text{ rad/sec}$$

$$R_0 = 1 \Omega$$


$$\omega_0 R_0 C_0 = \omega RC \tag{2.2}$$

แล้วทำการกำหนดค่า ω และ R ตามต้องการ และหาค่า C_0 จากตาราง โดยจะอธิบายการออกแบบเพื่อให้หาค่าตามความถี่ที่ต้องการ ในหัวข้อการออกแบบวงจรกรองความถี่ต่ำต่อไป


2.5 ฟลิปฟลอปแบบติที่ใช้คล็อก (Clocked D Flip-Flop)

รูปที่ 2.7 ก) แสดงสัญลักษณ์ของฟลิปฟลอปแบบติซึ่งใช้การทำงานแบบขอบขาขึ้น ของสัญญาณคล็อกในการทริกเกอร์ ฟลิปฟลอปประเภทนี้มีอินพุตควบคุมซิงโครไนส์เพียงอินพุตเดียว คืออินพุตตีซึ่งเป็นขาเข้าของข้อมูล (Data)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก)



(ข)

รูปที่ 2.7 แสดงดี-ฟลิปฟล็อป

เมื่อขอบขาขึ้นของสัญญาณปรากฏที่อินพุตของสัญญาณนาฬิกา(CLK) เอาต์พุต Q จะมีสถานะเหมือนกับสถานะซึ่งปรากฏที่อินพุต D อีกนัยหนึ่ง ฟลิปฟล็อปจะเก็บระดับของสัญญาณซึ่งปรากฏที่อินพุต D ขณะเกิดสัญญาณขอบขาขึ้น ดังรูปที่ 2.7 ข) ซึ่งอธิบายได้ดังนี้

1. ในช่วงเริ่มต้นสมมติว่า Q เป็นสถานะ “1” เมื่อขอบขาขึ้นของสัญญาณคล็อกที่หนึ่งปรากฏ (ที่จุด a) อินพุต D เป็นสถานะ “0” ทำให้ Q มีสถานะ 0 ถึงแม้ว่าระดับอินพุต D จะเปลี่ยนระดับระหว่างจุด a และ b ก็ตามจะไม่มีผลกระทบต่อ Q เพราะ Q เก็บสถานะ “0” ของ D ที่จุด a
2. เมื่อเกิดขอบขาขึ้นที่จุด b เอาต์พุต Q จะเป็น สถานะ “1” เพราะ D ที่เวลานั้นเป็น สถานะ “1” Q จะเก็บสถานะ “1” จนกระทั่งขอบขาขึ้นปรากฏที่จุด c เอาต์พุต Q จึงเป็น สถานะ “0” เพราะ D ที่เวลานั้นเป็นสถานะ “0”
3. ในทำนองเดียวกันเมื่อขอบขาขึ้นปรากฏที่จุด d,e เอาต์พุต Q จะเป็นสถานะ “1” เพราะ อินพุต D เป็นสถานะ “1” และที่จุด f,g เอาต์พุต Q เป็นสถานะ “0” เพราะอินพุต D เป็นสถานะ “0”

จากรูปคลื่นเหล่านี้ สังเกตได้ว่า Q เปลี่ยนสถานะเมื่อขอบขาขึ้นปรากฏเท่านั้น



สำหรับฟลิปฟล็อปแบบดีที่ใช้ขอบขาของสัญญาณคล็อกในการทริกเกอร์จะทำงานในลักษณะเดียวกับหลักการข้างต้น ยกเว้น เอาต์พุต Q มีสถานะเหมือนอินพุต D เมื่อขอบขาของสัญญาณคล็อกปรากฏที่อินพุตสัญญาณนาฬิกา (CLK) ส่วนสัญลักษณ์ของฟลิปฟล็อปนี้มีวงกลมเล็ก (หรือบับเบิล) ที่

อินพุตสัญญาณนาฬิกา

เอกสารนี้เป็นทรัพย์สินทางปัญญาสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 เกตแบบแนน (NAND Gate)

สำหรับตัวแนนเกตนี้คือ นอทแอนด์(NOT AND) หรืออินเวอร์สแอนด์ (Inverted AND) สัญลักษณ์มาตรฐานของแนนเกตแสดงได้ดังรูปที่ 2.8 ก) โดยเพิ่มอินเวอร์เตอร์(วงกลมเล็ก ๆ) เข้าไปทางเอาต์พุตของแอนด์เกต



รูปที่ 2.8 ก) สัญลักษณ์ของแนนเกต

ข) สมการบูลีนของแนนเกต

จากรูปที่ 2.8 ข) จะแสดงการต่อแอนด์เกตกับอินเวอร์เตอร์ ซึ่งจะให้ผลลัพธ์ออกมาเป็นแนนเกต สำหรับบูลีน เอกซ์เพรสชัน(Boolean expression) ของแอนด์เกต คือ $(A \cdot B)$ และสำหรับแนนเกตซึ่งเป็นอินเวอร์เตอร์ของแอนด์เกต จะเขียนได้เป็น $\overline{(A \cdot B)}$ ซึ่งแสดงในรูปที่ 2.8 ข)

ตารางความจริงของแนนเกต แสดงได้ดังด้านขวาของตารางที่ 2.2 ถ้าเปรียบกับแอนด์เกต จะเห็นว่า ตัวแนนเกต จะพัฒนามาจากอินเวอร์สของเอาต์พุตของแอนด์เกต

INPUT		OUTPUT	
B	A	AND	NAND
0	0	0	1
0	1	0	1
1	0	0	1
1	1	1	0

ตารางที่ 2.2 ตารางความจริงของ แอนด์ (AND) และ แนน (NAND) เกต




ตัวแนนเกตจะใช้กันอย่างกว้างขวางในงานอุตสาหกรรมที่มีวงจรดิจิทัลเป็นองค์ประกอบ การจำตารางความจริงแบบง่าย ๆ คือ เอาต์พุตของแนนเกตจะเป็นสภาวะ “0” ก็ต่อเมื่อทุกอินพุตเป็นสภาวะ “1” จากตารางจะเห็นว่า เอาต์พุตจะเป็น “0” เมื่อทุกอินพุตเป็น “1” เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.7 ขมิตต์ทริกเกอร์ (Schmitt trigger)

สัญญาณ ใน วงจรดิจิตอลนั้นส่วนใหญ่มักจะเป็นสัญญาณระดับแรงดันสูงต่ำหรือเป็นสัญญาณพัลส์ แต่สัญญาณที่มีใช้งานกันค่อนข้างมากมักจะเป็นสัญญาณอนาลอก ซึ่งมีรูปคลื่นแตกต่างจากสัญญาณดิจิตอลอย่างมาก เช่น สัญญาณชานี่ สัญญาณเสียง เป็นต้น ถ้าต้องการให้วงจรดิจิตอลอ่านสัญญาณเหล่านี้หรือป้อนสัญญาณอนาลอกเหล่านี้เป็นอินพุต จะก่อให้เกิดปัญหากับวงจรดิจิตอล เพราะระดับสัญญาณไม่ได้มาตรฐานและการขึ้นลงของรูปคลื่นค่อนข้างช้า วงจรขมิตต์ทริกเกอร์ (Schmitt trigger) ก็เป็นวงจรชนิดหนึ่งที่จะช่วยในการแปลงสัญญาณอนาลอกให้เป็นสัญญาณดิจิตอล 2 ระดับ เพื่อให้วงจรดิจิตอลรับอินพุตที่เป็นสัญญาณอนาลอกได้ มีสัญญาณอนาลอกหลายชนิดที่วงจรดิจิตอลต้องการจะตรวจเช็คระดับ เช่น สัญญาณแรงดัน กระแส อุณหภูมิ ความดัน น้ำหนัก การเคลื่อนที่ เป็นต้น สัญญาณเหล่านี้จะมาจากตัวตรวจวัดที่อยู่รอบนอกวงจร วงจรดิจิตอลต้องการรับสัญญาณเหล่านี้มาประมวลผลภายในและใช้ในการควบคุมอีกทีหนึ่ง

2.7.1 การทำงานของวงจรขมิตต์ทริกเกอร์

วงจรขมิตต์ทริกเกอร์เป็นวงจรที่จะรับสัญญาณอนาลอกทางอินพุตและจะให้สัญญาณดิจิตอลทางด้านเอาต์พุต เมื่อแรงดันของสัญญาณค่อย ๆ เพิ่มขึ้นจาก 0 โวลต์จนถึงระดับแรงดันหนึ่งที่กำหนดไว้ ขมิตต์ทริกเกอร์จะให้เอาต์พุตเป็น "1" ทันที ต่อมาเมื่อแรงดันค่อย ๆ ลดลงจนต่ำถึงแรงดันอีกระดับหนึ่ง ขมิตต์ทริกเกอร์ก็จะให้เอาต์พุตเป็น "0" ระดับแรงดันสูงกับค่าที่ใช้เปรียบเทียบนี้จะมีค่าไม่เท่ากัน ช่วงห่างระหว่างระดับแรงดันทั้งสองนี้เรียกว่า ฮิสเทอรีซิส (hysteresis)




รูปที่ 2.9 สัญลักษณ์และคุณสมบัติของวงจรขมิตต์ทริกเกอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ความสัมพันธ์ของรูปคลื่นด้านอินพุตและเอาต์พุตของขมิตต์ทริกเกอร์แสดงอยู่ในรูปที่ 2.9 ก) ถ้าให้แหล่งจ่ายไฟ 6 โวลต์ให้แก่ไอซีซีมอส(CMOS) ที่เป็นขมิตต์ทริกเกอร์แล้ว ระดับแรงดันเปรียบ เทียบสมมติให้เป็น 4 โวลต์และ 2 โวลต์ตามรูป เมื่อแรงดันอินพุตเพิ่มขึ้นมาถึง 4 โวลต์จะทำให้เอาต์ พุตเปลี่ยนจาก “0” เป็น “1” ในขณะที่เมื่อแรงดันลดลงถึงจุด 2 โวลต์จะทำให้เอาต์พุตเปลี่ยนกลับเป็น “0” อีกครั้ง รูปที่ 2.9 ข) เป็นกราฟลักษณะสมบัติแสดงความสัมพันธ์ของแรงดันอินพุตกับเอาต์พุต จากกราฟนี้จะเห็นช่วงกว้างของแรงดันฮิสเทอรีซิสอย่างชัดเจน ในกรณีนี้มีค่าเป็น 2 โวลต์

การที่ขมิตต์ทริกเกอร์มีฮิสเทอรีซิสที่นับเป็นข้อดีมากในการรับสัญญาณอนาล็อกซึ่งเปลี่ยนก่อน ข้างเข้ามาเป็นอินพุต ลองคิดว่าถ้าใช้เกตธรรมดาหรือวงจรเปรียบเทียบ (comparator) มารับสัญญาณ เหล่านี้จะมีปัญหาอะไรขึ้นบ้าง ปัญหาที่จะเกิดขึ้นก็คือบริเวณที่แรงดันอินพุตมีค่าเข้าใกล้แรงดันเปรียบ เทียบ ถ้าแรงดันเปลี่ยนแปลงเพียงเล็กน้อยก็จะเกิดการเปลี่ยนสภาวะของเอาต์พุตทันที ถ้าแรงดันเปลี่ยน แปลงช้าหรือขึ้น ๆ ลง ๆ ซึ่งอาจจะเป็ผลของสัญญาณรบกวน จะทำให้เอาต์พุตเปลี่ยนจาก “1” เป็น “0” กลับไปกลับมา มีลักษณะเป็นพัลส์เล็ก ๆ หลาย ๆ ลูก พัลส์เหล่านี้จะเป็นสาเหตุให้วงจรดิจิตอล ทำงานผิดพลาด โดยเฉพาะวงจรที่มีฟลิปฟลอปหรือวงจรรันบ ถ้าใช้ขมิตต์ทริกเกอร์รับสัญญาณเหล่านี้ เหตุการณ์แบบนี้จะไม่เกิดขึ้น เมื่อแรงดันถึงระดับที่กำหนด เอาต์พุตจะเปลี่ยนสภาวะทันทีและจะค้างอยู่ ในสภาวะนั้น แม้แรงดันจะยังขึ้น ๆ ลง ๆ อยู่บริเวณนั้นบ้าง เอาต์พุตจะเปลี่ยนสภาวะอีกครั้งก็ตอนที่ แรงดันลดลงมาถึงอีกระดับหนึ่งเท่านั้น ซึ่งก็ห่างกันเท่ากับฮิสเทอรีซิส

กรณีของไอซีซีมอสนั้น ฮิสเทอรีซิสยังขึ้นอยู่กับแรงดันแหล่งจ่ายไฟด้วย ถ้าหาไอซีที่เป็นขมิตต์ ทริกเกอร์ไม่ได้ ก็สามารถนำเกตแนน (NAND Gate) หรืออินเวอร์เตอร์มาประกอบวงจรทำให้เป็น ขมิตต์ทริกเกอร์ได้เหมือนกัน ดูวงจรในรูปที่ 2.10 (ก) เป็นการใช้อินเวอร์เตอร์ธรรมดา 2 ตัว มาต่อ เป็นขมิตต์ทริกเกอร์ โดยการเลือกค่า R_1 และ R_2 จะสามารถเลือกฮิสเทอรีซิสได้ตามใจชอบ เช่น ถ้า อัตราส่วน $R_2 : R_1$ เป็น 10 : 1 จะได้ฮิสเทอรีซิสประมาณ 5 เปอร์เซ็นต์ของ V_{DD} ถ้าอัตราส่วนเป็น 2 : 1 จะได้ฮิสเทอรีซิสกว้างถึง 40 เปอร์เซ็นต์ของ V_{DD} อินเวอร์เตอร์ควรเป็นชนิดซีมอสถ้าเป็นที่ที่แอลจะ ปรับฮิสเทอรีซิสได้ค่อนข้างยาก



R2/R1 มากจะทำให้ฮิสเทอรีซิสเล็ก
(ก) ใช้อินเวอร์เตอร์



Vx มากจะทำให้ฮิสเทอรีซิสเล็ก
(ข) ใช้เกต NAND


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 2.10 การใช้เกตธรรมดาทำขมิตต์ทริกเกอร์

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้เผยแพร่สิ่งนี้และต้องอ้างอิงถึงชื่อของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับรูปที่ 2.10 (ข) เป็นการใช้นาฬิกาเป็นขมิตซ์ทริกเกอร์ วงจรใช้เกตหลายตัว การควบคุมขนาดของฮิสเตอร์ซิสจะใช้แรงดัน V_x ป้อนเข้าขาอินพุตของนาฬิกา ถ้า V_x มีค่า 60 เปอร์เซ็นต์ของ V_{DD} จะทำให้ฮิสเตอร์ซิสได้ประมาณ 10 เปอร์เซ็นต์ของ V_{DD} และถ้า V_x มีขนาดเล็กลงเหลือ 52 เปอร์เซ็นต์ของ V_{DD} จะเพิ่มฮิสเตอร์ซิสเป็นถึง 30 เปอร์เซ็นต์ของ V_{DD}

2.8 เกล็ดำมอดูเลชัน (Delta Modulation :DM)


2.8.1 เครื่องส่งสัญญาณเกล็ดำมอดูเลชัน



รูปที่ 2.11 บล็อกไดอะแกรมของเครื่องส่งเกล็ดำมอดูเลชัน

รูป 2.11 เป็นบล็อกไดอะแกรมของเครื่องส่งเกล็ดำมอดูเลชัน สัญญาณอนาลอกที่ป้อนให้แก่เครื่องส่งเกล็ดำมอดูเลชันจะถูกแซมเปิ้ลและเปลี่ยนให้อยู่ในรูปสัญญาณพีเอเอ็ม (PAM) แล้วสัญญาณพีเอเอ็ม จะถูกเปรียบเทียบกับสัญญาณที่ได้จากวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก (DAC) ซึ่งเป็นสัญญาณในรูปโวลเตจที่เท่ากับค่าสัญญาณจากการแซมเปิ้ลก่อนหน้านั้น ถูกเก็บไว้ที่อัฟแอนคาว์นเคาน์เตอร์ (up/down counter) ในรูปตัวเลขฐานสอง การที่อัฟแอนคาว์นเคาน์เตอร์จะนับขึ้นหรือนับลงตามค่าสัญญาณแซมเปิ้ลก่อนหน้านั้น ว่าจะมีค่าน้อยกว่าหรือมากกว่ากระแสแซมเปิ้ล อัฟแอนคาว์นเคาน์เตอร์จะเปลี่ยนแปลงตามค่าที่ได้จากการเปรียบเทียบและมีสัญญาณคล็อกเดียวกันกับอัตราการแซมเปิ้ล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.12 แสดงการทำงานตามทฤษฎีการเข้ารหัสแบบเดลต้าออดิโอ

รูปที่ 2.12 แสดงการทำงานตามทฤษฎีการเข้ารหัสแบบเดลต้าออดิโอ เริ่มต้นให้ค่าออฟแอนคาน์เตอร์มีค่าศูนย์ และวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อกให้ค่าเอาต์พุตเป็น 0 โวลต์ด้วย เมื่อค่าแซมเปิ้ลแรกถูกเปลี่ยนเป็นสัญญาณที่เอเอ็มจะถูกเทียบกับ 0 โวลต์ ค่าเอาต์พุตจากคอมพิวเตอร์เป็นลอจิก 1 (+V) เพื่อชี้ว่ากระแสแซมเปิ้ลมีแอมพลิจูดมากกว่าค่าแซมเปิ้ลก่อนหน้านั้น ออฟแอนคาน์เตอร์นับเพิ่มขึ้นและให้ลอจิก 1 อีก ถ้ามีสัญญาณคล็อกถัดไป ขณะนี้เอาต์พุตของวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อกจะมีโวลเตจเท่ากับขนาดของสเต็ปไซส์ที่น้อยสุด (minimum step size)

อัตราการเปลี่ยนแปลงค่าของขั้นต่าง ๆ จะเท่ากับความเร็วของคล็อกที่ใช้หาค่าแซมเปิ้ล ออฟแอนคาน์เตอร์จะมีการนับขึ้น จนกระทั่งผลเอาต์พุตของวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อกมีค่ามากกว่าค่าแซมเปิ้ลจากสัญญาณอนาล็อก หลังจากนั้นออฟแอนคาน์เตอร์จะเริ่มนับลงเรื่อย ๆ จนผลเอาต์พุตของวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อกมีค่าต่ำกว่าขนาดสัญญาณแซมเปิ้ล ในสภาวะที่เกิดขึ้นตามทฤษฎีที่แสดงในรูปที่ 2.12 ค่าเอาต์พุตจากวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อกจะเปลี่ยนแปลงไปตามสัญญาณอินพุตในแต่ละครั้งที่ออฟแอนคาน์เตอร์นับขึ้น จะส่งลอจิก 1 ไปตามสายส่ง และทุกครั้งที่ออฟแอนคาน์เตอร์นับลง ก็จะมีลอจิก 0 ส่งไปตามสายส่งเช่นกัน

2.8.2 เครื่องรับเดลต้าออดิโอ




รูปที่ 2.13 บล็อกไดอะแกรมของเครื่องรับเดลต้าออดิโอ

รูปที่ 2.13 แสดงบล็อกไดอะแกรมของเครื่องรับเดลต้าออดิโอ จะเห็นว่าเครื่องรับมีอุปกรณ์ที่คล้ายกับเครื่องส่ง โดยแตกต่างกันที่เครื่องรับไม่มีคอมพิวเตอร์ ด้านรับจะรับลอจิก 1 และลอจิก 0

จากทางด้านส่ง เมื่อแอมพลิจูดที่ด้านส่งมีการนับขึ้นและนับลงตามลำดับ ค่าเอาต์พุตของวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อกทางด้านรับจะมีค่าเหมือนกันกับค่าเอาต์พุตของ วงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อกทางด้านส่ง

เนื่องจากเคลต้ามอดูเลชันมีการส่งสัญญาณเพียง 1 บิต ดังนั้นบิตเรท (Bit Rate) ของเคลต้ามอดูเลชันจะต่ำกว่าบิตเรทของระบบพีซีเอ็ม(PCM) และมีปัญหา 2 กรณีในการทำงานแบบ เคลต้ามอดูเลชัน คือ สโลป โอเวอร์โหลด (slope overload) และ กรานูลาร์ น้อยส์ (granular noise) ซึ่งทั้ง 2 ปัญหาก็จะไม่พบในระบบพีซีเอ็ม


2.8.3 สโลป โอเวอร์โหลด (slope overload)



รูปที่ 2.14 อัตราการเปลี่ยนแปลงของสัญญาณอนาล็อกอินพุตกับอัตราการเปลี่ยนแปลงที่ได้จากวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก

จากรูปที่ 2.14 แสดงให้เห็นว่าสัญญาณอนาล็อกอินพุต มีอัตราการเปลี่ยนแปลงเร็วกว่าอัตราการเปลี่ยนแปลงที่ได้จากวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก ดังนั้นสโลป (slope) ของสัญญาณอนาล็อกจะมีความมากกว่าที่เคลต้ามอดูเลชันจะตามทันเรียกว่าสโลป โอเวอร์โหลด (slope overload) การเพิ่มความถี่ของสัญญาณเคล็ทจะช่วยลดโอกาสการเกิดสโลป โอเวอร์โหลด หรืออาจแก้ปัญหาสโลป โอเวอร์โหลดได้โดยการเพิ่มขนาดของสเต็ปต่ำสุด (minimum step size)

2.8.4 กรานูลาร์ น้อยส์ (granular noise)



รูปที่ 2.15 แสดงกรานูลาร์ น้อยส์


จากรูปที่ 2.15 แสดงให้เห็นว่าถ้าสัญญาณอนาล็อกอินพุต มีขนาดเกือบจะเป็นเส้นตรง แต่ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า สัญญาณที่ทางด้านรับของระบบเคลต้ามอดูเลชันมีการเปลี่ยนแปลง ไปมาไม่เหมือนกับสัญญาณอินพุต ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปัญหาที่เกิดขึ้นเรียกว่ากรานูลาร์ น้อยส์ (granular noise) ซึ่งกรานูลาร์ น้อยส์ที่เกิดขึ้นกับระบบเคลด้า มอดูเลชันเปรียบเสมือนควอนไทเซชัน น้อยส์ (quantization noise) ของระบบพีซีเอ็ม

การลดกรานูลาร์ น้อยส์ทำได้โดยลดขนาดของสเต็ปไซส์ (step size) การลดกรานูลาร์ น้อยส์ ทำได้ง่าย แต่การลดโอกาสในการเกิดสโลป โอเวอร์โหลดทำได้ยากจึงควรหาวิธีที่เหมาะสมต่อไป

กรานูลาร์ น้อยส์มักจะเกิดขึ้นมากกับสัญญาณอนาลอกที่มีการเปลี่ยนแปลงของสโลป (slope) น้อย ซึ่งเป็นสัญญาณที่มีขนาดเปลี่ยนแปลงเพียงเล็กน้อย ส่วนสโลป โอเวอร์โหลดมักจะเกิดกับ สัญญาณอนาลอกที่มีสโลปมากหรือมีขนาดของสัญญาณเปลี่ยนแปลงอย่างรวดเร็ว

2.8.5 อะแด็ปทีฟ เดลต้ามอดูเลชัน (Adaptive DM)



รูปที่ 2.16 แสดงอะแด็ปทีฟ เดลต้ามอดูเลชัน

อะแด็ปทีฟ เดลต้ามอดูเลชัน (Adaptive Deltamodulation) เป็นระบบเคลด้ามอดูเลชันที่ขนาด สเต็ปไซส์ของวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกมีค่าเปลี่ยนแปลงตามลักษณะของสัญญาณ อนาลอกอินพุตโดยอัตโนมัติ รูปที่ 2.16 แสดงการทำงานของอะแด็ปทีฟ เดลต้ามอดูเลชัน เมื่อเอาต์ พุดของเครื่องส่งเป็น 1 หรือ 0 ติดต่อกันมาก ๆ และสโลปของเอาต์พุตวงจรแปลงสัญญาณดิจิทัลเป็น อนาลอกมีค่าน้อยกว่าสโลปของสัญญาณอนาลอกทั้งในทิศบวกหรือลบ ทำให้เอาต์พุตวงจรแปลง สัญญาณดิจิทัลเป็นอนาลอกตามค่าอนาลอกแชนเนลไม่ทัน และอาจมีโอกาสเกิดสโลป โอเวอร์โหลด ได้สูง ถ้าใช้อะแด็ปทีฟ เดลต้ามอดูเลชัน หลังจากค่าที่เป็น 1 หรือ 0 ติดต่อกันนาน ๆ ขนาดสเต็ปไซส์ จะปรับเพิ่มขึ้นอย่างอัตโนมัติ หลังจากแชนเนลกลับทิศทางขนาดเอาต์พุตวงจรแปลงสัญญาณดิจิทัลเป็น อนาลอกยังต่ำกว่าขนาดของแชนเนล สเต็ปไซส์ไปจะเพิ่มขึ้นเรื่อย ๆ จนเอาต์พุตวงจรแปลงสัญญาณดิจิทัล เป็นอนาลอกตามสัญญาณอนาลอกทัน เมื่อมีการเปลี่ยนแปลงลำดับ 1 และ 0 สลับกันไปมาที่จะมี โอกาสเกิดกรานูลาร์ น้อยส์สูง ดังนั้น วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกจะเปลี่ยนแปลงเป็นค่า ขนาดสเต็ปไซส์ต่ำสุด โดยอัตโนมัติเพื่อลดความผิดพลาดของขนาดที่เกิดจากกรานูลาร์ น้อยส์

แนวความคิดหลักของอะแด็ปทีฟ เดลต้ามอดูเลชัน คือเมื่อเกิด 1 หรือ 0 ติดต่อกันนาน ค่า สเต็ปไซส์ (step size) ของวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกจะเพิ่มขึ้นหรือลดลงด้วยแฟคเตอร์ = 1.5 อาจใช้อัตราอื่น ๆ สำหรับเดลต้ามอดูเลชันซึ่งขึ้นอยู่กับความต้องการของระบบที่ใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์และสงวนสิทธิ์ในชื่อและเครื่องหมายการค้า ไม่สามารถนำออกเผยแพร่โดยไม่ได้รับอนุญาตจากศูนย์วิจัยและพัฒนาการวิจัยและนวัตกรรมไปใช้

2.9 การผสมสัญญาณระบบรหัสพัลส์

การมอดูเลชันระบบรหัสพัลส์ (Pulse Code Modulation : PCM) เป็นระบบที่มีการผสมสัญญาณแบบดิจิทัล ซึ่งนิยมใช้กันอย่างแพร่หลายในระบบโทรศัพท์ในปัจจุบัน เพราะมีข้อได้เปรียบระบบที่มีการผสมสัญญาณแบบอนาลอกหลายประการด้วยกัน เช่น การทำงานร่วมกับระบบคอมพิวเตอร์ซึ่งจะสามารถติดต่อกับระบบคอมพิวเตอร์ ได้อย่างสะดวก เนื่องจากในคอมพิวเตอร์จะมีการทำงานที่เป็นแบบดิจิทัล นอกจากนี้ยังสามารถลดความผิดพลาดของรูปสัญญาณซึ่งระบบอนาลอกมีปัญหาเกี่ยวกับสัญญาณข้อมูลที่ส่งผ่านช่องการสื่อสารต่างๆ จะเกิดการลดทอนของขนาดและการเลื่อนเฟสของสัญญาณ เพราะเป็นสัญญาณที่มีการเปลี่ยนแปลงตามเวลา ส่วนสัญญาณดิจิทัลจะไม่มีปัญหาในเรื่องนี้ เพราะระดับสัญญาณที่ใช้ติดต่อกับสื่อสารมีแค่ 2 ระดับคือ 1 กับ 0 ดังนั้นจึงง่ายต่อการดีเท็คสัญญาณกลับคืนมาได้ถูกต้องมากกว่า และสัญญาณดิจิทัลยังเหมาะกับการพัฒนาของ VLSI ในอนาคตอีกด้วย เป็นต้น

ในการสื่อสารข้อมูลส่วนใหญ่จะมีการส่งข่าวสารได้ 2 แบบคือ การส่งข้อมูลแบบขนาน (Parallel) และการส่งข้อมูลแบบอนุกรม (Series) ซึ่งทั้ง 2 แบบนี้จะมีการนำมาใช้แตกต่างกันแล้วแต่วัตถุประสงค์การใช้งาน เช่น การรับ-ส่งภายในคอมพิวเตอร์ จะใช้การรับส่งข้อมูลแบบขนาน เพราะต้องการความเร็วในการประมวลผลสัญญาณสูงมาก ส่วนการรับ-ส่งข้อมูลแบบอนุกรมจะใช้ในการรับ-ส่งข้อมูล ระหว่างภาครับและภาคส่งที่อยู่ห่างกันในระยะทางไกลๆ ซึ่งจะทำได้ลดต้นทุนและสะดวกกว่าที่จะใช้สายส่งหลายเส้น ซึ่งในปัจจุบันก็มีวงจรที่เปลี่ยนการรับ-ส่งทั้งแบบขนานเป็นแบบอนุกรมและแบบอนุกรมเป็นแบบขนาน ซึ่งทำให้สะดวกต่อการใช้งานยิ่งขึ้น

2.9.1 ทฤษฎีการสุ่มสัญญาณเบื้องต้น (Fundamental of Sampling Theory)


ทฤษฎีหนึ่งที่น่าสนใจในการสุ่มสัญญาณ คือ ทฤษฎีของไนควิสต์ ซึ่งไนควิสต์ได้เสนอทฤษฎีบทเกี่ยวกับการสุ่มตัวอย่างไว้ว่า “ สำหรับสัญญาณอนาลอกที่มีสเปกตรัมอยู่ในย่านความถี่จำกัด โดยที่มีความถี่สูงสุดของสัญญาณคือ f_m ในการนำค่าที่ได้จากการเลือกสุ่มที่ระยะเวลาต่าง ๆ ที่ห่างกันทุก ๆ T วินาที มาสร้างสัญญาณใหม่และมีค่าเท่ากับหรือน้อยกว่า $\frac{1}{2f_m}$ วินาที ”

ตามทฤษฎีการสุ่มตัวอย่างสัญญาณอนาลอกของไนควิสต์ อาจกล่าวเป็นใจความสำคัญที่สามารถเข้าใจง่าย โดยการสุ่มตัวอย่างสัญญาณอนาลอกที่มีคุณสมบัติตามเงื่อนไขของทฤษฎีของไนควิสต์ เมื่อเราใช้ความถี่ในการสุ่มสัญญาณนั้นเท่ากับ f_s ความถี่นี้จะต้องมากกว่าหรืออย่างน้อยที่สุดต้องเท่ากับ 2 เท่าของความถี่สูงสุดของสัญญาณอนาลอกนั้น นั่นคือจะได้ว่า

$$f_s \geq 2f_m$$

ซึ่งสัญญาณที่ได้จากการสุ่มตัวอย่างจะเป็นสัญญาณดิสครีต (discrete) เพราะสัญญาณที่เกิดจากการสุ่มตัวอย่างจะเกิดเฉพาะเวลาที่ทำการสุ่มตัวอย่างสัญญาณอนาลอก ด้วยสัญญาณพัลส์ (Pulse Train)

ณ เวลา nT_s เท่านั้น เมื่อ $n = 1, 2, 3, \dots$ และ $T_s = \frac{1}{f_s}$ แสดงได้ดังรูปที่ 2.1 ซึ่งก็คือการผสมเอกสารนี้เป็นเอกสารที่สวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าสัญญาณทางขนาดด้วยขบวนพัลส์ หรือ พีเอเอ็ม (Pulse Amplitude Modulation) นั้นเอง ไม่ว่าจะเห็นใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.17 แสดงการสุ่มสัญญาณ

- ก) สัญญาณมอดูเลต $R(t)$
- ข) สัญญาณคลื่นพาด $P(t)$
- ค) สัญญาณมอดูเลต $R_p(t)$ ที่มีขนาดเท่ากับสัญญาณ $R(t)$
- ง) บล็อกไดอะแกรมการสร้างสัญญาณ PAM โดยการสุ่มตัวอย่าง

ในทางปฏิบัติ ถ้าเรามีสัญญาณอนาลอกที่มีสเปกตรัมสูงสุดเท่ากับ w เราควรที่จะใช้อัตราการสุ่มตัวอย่าง $f_s \geq 2w$ เสมอ เนื่องจากในความเป็นจริงเมื่อพิจารณาที่อัตราสุ่มตัวอย่าง $f_s = 2w$ และเราไม่สามารถสร้างสัญญาณอิมพัลส์ (Impulse) ได้ ดังนั้นจึงต้องใช้พัลส์ที่มีความกว้างของพัลส์แคบๆ แทน และในการที่จะกู้สัญญาณเบสแบนด์ ($R(t)$) กลับคืนมาได้จะต้องใช้วงจรกรองความถี่ต่ำผ่าน (LPF) ซึ่งเราไม่สามารถสร้างวงจรกรองที่มีประสิทธิภาพได้สูงพอที่มีความคมในการตัดความถี่ที่

ต้องการได้ ดังนั้นจึงเป็นความยุ่งยากที่จะกู้สัญญาณข้อมูลกลับคืนมาได้โดยสมบูรณ์
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พิจารณาสมการที่ 2.3 ซึ่งเป็นสมการของรูปสัญญาณ $R_p(t)$


เมื่อ $T_s = 1/f_s$ และ n คือ เวลาสุ่มตัวอย่าง

$$r_p(f) = r(f) \sum_{n=-\infty}^{\infty} \delta(f - n f_s) \tag{2.3}$$

เมื่อทำการหาฟูริเยร์ทรานสฟอร์มของสมการ (2.4) นี้จะได้

$$\begin{aligned} R_p(f) &= R(f) \sum_{n=-\infty}^{\infty} f_s \delta(f - n f_s) \\ &= \sum_{n=-\infty}^{\infty} f_s R(f - n f_s) \end{aligned} \tag{2.4}$$

เมื่อนำสมการ 2.4 ไปเขียนเป็นรูปที่ 2.18



รูปที่ 2.18 สเปกตรัมของสัญญาณเบสแบนด์และสเปกตรัมของสัญญาณสุ่มตัวอย่างต่าง ๆ กัน

พิจารณารูปที่ 2.18 (ก) จะแสดงสเปกตรัมของสัญญาณเบสแบนด์ ส่วนรูปที่ 2.18 (ข) จะแสดงสเปกตรัมของขบวนอิมพัลส์ที่มีความถี่เป็น $n f_s$ รูปที่ 2.18 (ค) จะแสดงการกระจายของสเปกตรัมกรณีทำการสุ่มตัวอย่างด้วย $f_s = 2w$ ในกรณีนี้ถ้าจะทำการดีมอดูเลชัน จะต้องใช้ฟิลเตอร์ที่เป็นแบบอุดมคติ จึงจะสามารถกรองเอาสเปกตรัมของเบสแบนด์ได้อย่างเด็ดขาด รูปที่ 2.18 (ง) เป็นกรณีที่ $f_s < 2w$ ซึ่งเป็นกรณีที่เราใช้ความถี่ของคลื่นพาห้ไม่สูงพอในการมอดูเลต ซึ่งทำให้เกิดการซ้อนทับกันของไซด์แบนด์ของสเปกตรัมของข้อมูล (Baseband) ในกรณีนี้ถึงแม้จะใช้วงจรกรองที่เป็นอุดมคติก็ไม่สามารถที่จะกรองเอาข้อมูลกลับมาได้ ซึ่งเมื่อเราใช้วงจรกรองความถี่ต่ำผ่านที่มีแบนด์วิดท์เป็น $f_s/2$ มาใช้ในการดีมอดูเลตสัญญาณจะพบว่า จะเกิดความผิดเพี้ยนของสัญญาณที่ผ่านการดีมอดูเลต เนื่องจาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในงานเพื่อการศึกษาเท่านั้น เมื่อผู้ใดได้มาโดยวิธีอื่นซึ่งมิใช่การนำเอกสารนี้ไปใช้ในการตีพิมพ์ หรือเผยแพร่โดยไม่ได้รับอนุญาตจากผู้จัดทำเอกสารนี้ ผู้จัดทำเอกสารนี้ขอสงวนสิทธิ์ในสิ่งที่ปรากฏ และไม่รับผิดชอบต่อความเสียหายใดๆ ที่เกิดขึ้นจากการใช้เอกสารนี้



ช่วงความถี่ $fs/2$ ถึง w จะไม่สามารถผ่านฟิลเตอร์ได้และสเปคตรัมที่เกิดในช่วง $fs-w$ ถึง $fs/2$ ซึ่งเกิดจากการซ้อนทับกัน ซึ่งเรียกว่าเป็นสเปคตรัมปลอม (Aliasing) จึงทำให้เกิดการลดทอนกำลังงานของสัญญาณ (Distortion energy) เกิดขึ้น ส่วนรูปที่ 2.18 (จ) เป็นกรณีที่ $fs > 2w$ ซึ่งในกรณีนี้จะช่วยลดความยุ่งยากในการออกแบบวงจรฟิลเตอร์ลงได้อย่างมาก คือจะมีช่วงของ การ์ดแบนด์ (Guard band) $fs-w$ กว้างขึ้นจึงลดผลของสเปคตรัมปลอมลงไปซึ่งในกรณีนี้จะนิยมนำออกแบบเพื่อใช้งานจริง

2.9.2 พัลส์โค้ดมอดูเลชัน (Pulse Code Modulation : PCM)


จากที่ได้พิจารณาถึงทฤษฎีการสุ่มตัวอย่างจะเห็นว่าเราไม่จำเป็นต้องส่งสัญญาณอนาล็อกที่มีแบนด์วิดท์ที่จำกัดทั้งหมดผ่านช่องสัญญาณสื่อสารก็ได้โดยที่เราสามารถทำการสุ่มตัวอย่างสัญญาณอนาล็อกที่มีแบนด์วิดท์ที่จำกัดนั้น ด้วยความถี่ที่เหมาะสมคือ ทำการสุ่มค่าสัญญาณอนาล็อกที่ต้องการส่งด้วยช่วงเวลาที่ใช้สุ่มสัญญาณที่เหมาะสมแล้ว ซึ่งจะได้สัญญาณพีเอเอ็มขึ้นมาเราก็สามารถที่จะส่งสัญญาณที่ถูกสุ่มนั้นซึ่งเป็นสัญญาณดิจิทัลผ่านช่องสัญญาณสื่อสารแทนการส่งสัญญาณอนาล็อกโดยตรงได้

แต่การส่งข้อมูลโดยลักษณะดังกล่าวผ่านช่องการสื่อสารก็ยังคงประสบปัญหาการลดทอนของสัญญาณในช่องสื่อสารพอๆกับการส่งสัญญาณอนาล็อกอยู่ดี ดังนั้นจึงได้มีการคิดค้นนำสัญญาณดิจิทัลดังกล่าวมากำหนดรหัสที่เป็นดิจิทัลให้มีความเหมาะสมกับระดับสัญญาณดิจิทัลที่ได้จากการสุ่มตัวอย่างสัญญาณอนาล็อกแล้วค่อยส่งสัญญาณที่เป็นดิจิทัลนั้นผ่านช่องสัญญาณต่อไปแทนที่จะส่งสัญญาณอนาล็อกโดยตรง ซึ่งจากคุณสมบัติของสัญญาณดิจิทัล ก็เหมือนกับว่าเป็นการสร้างภูมิคุ้มกันต่อสัญญาณรบกวนให้กับข้อมูลที่จะส่งผ่านช่องการสื่อสารเพิ่มขึ้นอย่างมาก ด้วยวิธีดังกล่าวก็เหมือนกับการฝากข้อมูลของสัญญาณไปกับคลื่นพาหุที่เป็นรหัสพัลส์ (Pulse Code Modulation : PCM) นั่นเอง แต่เนื่องจากสัญญาณที่สุ่มออกมานั้นจะมีค่าขนาดที่แตกต่างกันมากมาย ดังนั้นเราจึงจำเป็นต้องจัดกลุ่มให้กับสัญญาณค่าต่างๆเหล่านั้น โดยที่มีค่าใกล้เคียงกันจะจัดให้อยู่ในกลุ่มเดียวกันและในกลุ่มเดียวกันจะมีรหัสเหมือนกัน ดังนั้นเราจะสามารถจัดค่าของสัญญาณต่างๆ ที่เกิดขึ้นมากมายนั้นให้อยู่ในกลุ่มที่ทราบค่าแน่นอนได้อย่างครบถ้วน การที่จะแบ่งสัญญาณทั้งหมดออกเป็นกลุ่มนั้นขึ้นอยู่กับความเหมาะสมที่เรายินยอมให้เกิดความผิดพลาดของค่าตัวอย่างของสัญญาณที่สุ่มออกมานั้นมากหรือน้อยเท่าไรเช่น ถ้าเรามีสัญญาณอนาล็อกที่มีค่าเปลี่ยนแปลงอยู่ระหว่าง 0 ถึง 5 โวลต์และเราต้องการจะกำหนดรหัสให้แก่ค่าของตัวอย่างสัญญาณที่สุ่มออกมาได้ โดยยินยอมให้เกิดค่าผิดพลาดจากค่าของตัวอย่างที่สุ่มออกมาได้อยู่ไม่เกิน 0.5 โวลต์ ดังนั้นเราสามารถแบ่งกลุ่มออกเป็น 5 กลุ่มด้วยกันคือ กลุ่มที่ 1 มีค่าของสัญญาณอยู่ระหว่าง 0 ถึง 1 โวลต์ กลุ่มที่ 2 มีค่าระหว่าง 1 ถึง 2 โวลต์ ไปเรื่อยๆ จนถึงกลุ่มที่ 5 ซึ่งมีค่าของสัญญาณอยู่ระหว่าง 4 ถึง 5 โวลต์ ดังนั้นเราสามารถได้ค่าของรหัสสัญญาณสุ่มต่างๆ หลังจากการแปลงค่าเทียบเท่ากับ 0.5, 1.5, 2.5, 3.5 และ 4.5 ตามลำดับ ซึ่งจะได้รับความผิดพลาดของการประมาณค่าต่างๆ อยู่ไม่เกิน 0.5 โวลต์ตามต้องการ โดยการประมาณหรือแยกกลุ่มของค่าตัวอย่างสัญญาณที่สุ่มออกมาได้ เพื่อนำไปเข้ารหัสต่อไป ในลักษณะนี้เราเรียกว่า การควอนไทเซชัน (Quantization)

2.9.3 การควอนไทเซชัน (Quantization)

จากที่ได้ทราบถึงวิธีการสุ่มตัวอย่างสัญญาณที่ได้กล่าวมาแล้วเราจะทราบว่าสัญญาณที่ได้หลังจากการสุ่มตัวอย่างจะได้สัญญาณพีเอเอ็ม (Pulse Amplitude Modulation) ซึ่งมีขนาดของสัญญาณที่เป็น

สัญญาณคิสิกซ์และมึขนาดเปลี่ยนแปลงตามขนาดของสัญญาณเบสแบนด์ (Baseband) ดังแสดงในรูปที่ 2.19 (ก)



รูปที่ 2.19 แสดงการจัดระดับสัญญาณที่เอเอ็มให้เข้ากับระดับของการควอนไตซ์


(ก) รูปสัญญาณพัลส์แอมพลิฟิเคชัน (PAM)

(ข) รูปการตัดระดับสัญญาณที่เอเอ็มให้เข้ากับระดับของการควอนไตซ์


เมื่อได้สัญญาณที่เอเอ็มแล้ว จะทำส่งสัญญาณนี้ผ่านส่วนของการจัดขนาดระดับของสัญญาณให้ เป็นระดับที่ใกล้เคียงที่สุดกับระดับที่ได้ถูกกำหนดหรือแบ่งกลุ่มไว้ล่วงหน้าแล้ว เราเรียกขั้นตอนดังกล่าว ว่าการควอนไตเซชัน (Quantization Level) และระยะห่างของระดับที่ถูกแบ่งเรียกว่า (Quantization Interval) พิจารณารูป 2.19 (ข) ซึ่งเป็นรูปแสดงการจัดระดับของสัญญาณที่เอเอ็มให้มีระดับใกล้เคียงกับ ระดับของการควอนไตซ์ จะเห็นว่าสัญญาณที่สุ่มที่เวลา t1 มีขนาด 4.1 จะถูกแทนระดับของสัญญาณใน ระดับที่ 4 โดยอัตโนมัติหรือที่เวลา t7 สัญญาณที่ถูกสุ่มมีขนาด 3.4 ดังนั้นจะถูกแทนด้วยระดับที่เท่ากับ 3 แทนที่ ซึ่งระดับที่ได้จะถูกนำมาเข้ารหัสเป็นเลขฐานสองที่มีค่าใกล้เคียงกับขนาดของสัญญาณที่เอเอ็มที่ได้ ให้มากที่สุด แต่ระดับของสัญญาณที่ได้จะเป็นขนาดของสัญญาณอนาลอกที่ถูกประมาณขึ้น ดังนั้นจึง ทำให้เกิดค่าผิดพลาดของสัญญาณทางด้านขนาดของแอมพลิจูด ซึ่งค่าผิดพลาดที่ได้นี้จะเรียกสัญญาณรบกวนเนื่องจากการควอนไตซ์ (Quantization noise)

สัญญาณรบกวนชนิดนี้จะกระจายสม่ำเสมอในช่วงของระยะห่างของระดับสัญญาณที่ถูกแบ่งและ ไม่ขึ้นกับแอมพลิจูดของสัญญาณ ในช่วงของระยะห่างของระดับสัญญาณรบกวนที่เกิดจากการแปลงเป็น ตัวเลขชนิดหนึ่งจะเห็นว่าเราไม่สามารถจะหลีกเลี่ยงผลของสัญญาณจากการแปลงเป็นตัวเลขนี้ได้เลย แต่ สามารถลดผลของสัญญาณรบกวนเนื่องจากการควอนไตซ์ได้โดยการกำหนดให้ช่วงระดับความห่างของ

เอกสาร ระดับที่ถูกแบ่งมีช่วงเล็กลงพอเพียงแล้วานเพื่อสัญญาณรบกวนจากการแปลงเป็นตัวเลขก็จะสามารถลดลงได้ ไม่ว่าระดับที่เหมาะสมได้ แสดงได้ดังรูปที่ 2.20 และรูปที่ 2.21 ารองถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.20 การเกิดสัญญาณรบกวนเนื่องจากการควอนไทซ์



รูปที่ 2.21 ความสัมพันธ์ระหว่างระยะห่างของระดับที่ถูกแบ่งต่างๆกับสัญญาณรบกวนเนื่องจากการควอนไทซ์

เมื่อได้ค่าจากการแปลงเป็นตัวเลขแล้วนำไปเข้ารหัสเป็นเลขฐานสอง โดยที่ค่าของตัวเลขจะถูกกำหนดด้วยจำนวนบิตในการเข้ารหัส เช่น ทำการเข้ารหัส 8 บิตต่อ 1 ข้อมูลตัวเลข ซึ่ง 1 บิตจะมีการเปลี่ยนแปลงค่าได้ 2 ค่าคือ 0 กับ 1 ดังนั้นจึงสามารถแบ่งระดับการควอนไทซ์ได้ทั้งหมดเท่ากับ $2^8 = 256$ ระดับนั่นเอง

2.9.4 การเข้ารหัสและถอดรหัส (Encode and Decode)

ถ้าให้การเข้ารหัสข้อมูลมีค่าเป็น 8 บิต หมายความว่าในการควอนไทซ์เซชันจะได้จำนวนระดับทั้งหมดเป็น $2^8 = 256$ ระดับ ถ้าใช้ไฟเลี้ยง 5 v และสัญญาณอินพุตอยู่ในช่วง 0 -5 v จะได้ $LSB = 5/256 = 0.0195$ v ซึ่งจะแทนตัวเลขไบนารี 8 บิตคือ 0000 0000 (00h) แทนแรงดัน 0.0000 v และตัวเลขไบนารี

1111 1111 (FFh) จะแทนแรงดัน $(255*5)/256 = 4.980$ v หรือหาได้จากแรงดัน ณ. ระดับที่ต้องการเท่ากับค่า (ระดับที่ * 5)/256 ซึ่งค่าความผิดพลาดเนื่องจากการจัดระดับมากที่สุดคือ +0.0195 v, -0.0195 v การนำไปใช้

ในการเข้ารหัสโดยใช้ IC - ADC 0820 เมื่อใช้ไฟเลี้ยง 5 v และมีระดับสัญญาณตั้งแต่ 0 ถึง 5 v มีออฟเซต 2.5 v เมื่อสมมติให้สัญญาณอนาลอกมีขนาดแรงดัน 3.5 v สามารถแสดงวิธีการเข้ารหัสได้ดังนี้คือ

อันดับแรกนำแรงดัน 3.5 v มาเปรียบเทียบกับค่าครึ่งหนึ่งของแรงดันไฟเลี้ยงคือ 2.5 v (มีค่าเท่ากับ 1000 0000B , 80H ของตัวเลขไบนารี) ถ้าระดับแรงดันอินพุตมากกว่าบิตแรกของข้อมูลใน 8 บิต (MSB) จะถูกเซตเป็น 1 แต่ถ้าระดับแรงดันอินพุตมีค่าน้อยกว่าจะถูกเซตเป็น 0 จากข้อกำหนดดังกล่าวจะเห็นแรงดันอินพุต (3.5 v) มีค่ามากกว่า 2.5 v ดังนั้นจะได้ MSB เท่ากับ 1100 0000B (C0H) จะแทนระดับแรงดัน 3.75 v และเมื่อนำแรงดัน 3.5 v มาเปรียบเทียบกับ 3.75 v จะได้ว่าแรงดันอินพุตมีค่าน้อยกว่า 3.75 v ดังนั้นจะทำให้บิตที่ 2 มีค่าเป็น 0 แล้วเซตบิตที่ 3 เป็น 1 จะได้ 1010 0000B (A0H) ซึ่งจะแทนแรงดัน 3.125 v และเมื่อนำแรงดันอินพุต (3.5 v) มาเปรียบเทียบกับ 3.125 v จะได้ว่าแรงดันอินพุตมีค่ามากกว่า ดังนั้นบิตที่ 3 เท่ากับ 1 แล้วเซตบิตที่ 4 เป็น 1 จะได้ 1011 0000B (B0H) แทนระดับแรงดัน 3.438 v แล้วนำแรงดันอินพุตมาเปรียบเทียบกับ 3.438 v จะได้ว่าแรงดันอินพุตมีค่ามากกว่า ดังนั้นบิตที่ 4 จะเป็น 1 แล้วเซตบิตที่ 5 เป็น 1 แล้วทำตามวิธีการที่ผ่านมาจนถึงบิตสุดท้ายจะได้เอาต์พุตคือ 10110011 (B0H) ซึ่งจะแทนแรงดัน 3.496 โวลต์ ซึ่งจะมีค่าผิดพลาดเท่ากับ $3.5 - 3.496 = 0.004$ โวลต์ ซึ่งสามารถเขียนตารางแสดงการเข้ารหัสข้อมูลที่มีขนาดของแรงดัน 3.5 โวลต์ ดังตารางที่ 2.3


ลำดับ	เลขฐานสอง (Binary)	เลข Hex.	แรงดัน (โวลต์)	บิต O/P	ระดับที่
1	1000 0000	80H	2.5	1	128
2	1100 0000	C0H	3.75	0	192
3	1010 0000	A0H	3.125	1	160
4	1011 0000	B0H	3.438	1	176
5	1011 1000	B8H	3.594	0	184
6	1011 0100	B4H	3.516	0	180
7	1011 0010	B2H	3.477	1	178
8	1011 0011	B3H	3.496	1	179

ตารางที่ 2.3 แสดงตัวอย่างการเข้ารหัสข้อมูลที่มีขนาดของแรงดัน 3.5 โวลต์

2.10 วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล (Analog to Digital Converter : ADC)

การแปลงสัญญาณอนาลอกเป็นดิจิตอล เป็นกระบวนการที่ทำการแบ่งสัญญาณให้เป็นสัดส่วน เอกสารนี้อยู่ภายในค่าที่ถูกกำหนดไว้ซึ่งถ้ามีสัญญาณอนาลอกอินพุตนั้น V_i เข้ามาภายในวงจรก็就会被แปลงให้เป็น ไม่ว่าการเลือกส่วนของขนาดสัญญาณที่มากที่สุดเนื่องที่วงจรยังสามารถทำงานได้ตามข้อกำหนดโดยจะทำการเปรียบ

เทียบกับสัญญาณอ้างอิง V_r แล้วจะใช้ดิจิตอลมาช่วยในการเข้ารหัสเพื่อแสดงค่าแทนเศษส่วนที่ได้ ดังที่แสดงไว้ในรูปที่ 2.22 (ก) ซึ่งแสดง Block Diagram การแปลงสัญญาณอนาลอกเป็นดิจิตอล



รูปที่ 2.22 การเปลี่ยนสัญญาณอนาลอกเป็นดิจิตอล

ก) ความสัมพันธ์การสัญญาณจาก อนาลอกเป็นดิจิตอล

ข) คุณสมบัติทางอุดมคติในการแบ่งระดับสัญญาณของ ADC ขนาด 3 บิต

ถ้าเรามีวงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล (ADC) ที่ให้รหัสเลขฐานสองออกมา n บิต เราสามารถเข้ารหัสข้อมูลได้ทั้งหมด 2^n ระดับ นั่นเอง และแต่ละระดับของสัญญาณดิจิตอลที่อยู่ในระดับเดียวกันจะแทนด้วยรหัสค่าเดียวกัน ส่วนระดับจะแทนค่ารหัสที่แตกต่างกันไปตามระดับการควอนไทซ์นั้นๆ ซึ่งแต่ละระดับจะแทนด้วยขนาดของบิตที่มีนัยสำคัญต่ำ (LSB) ดังนั้น

$$Q = \text{LSB} = \text{FS} / 2^n$$


เมื่อ Q คือค่าควอนตัมของ LSB หมายถึงค่าช่วงขนาดของสัญญาณอนาลอกใน 1 LSB และ FS คือระดับอินพุตล็อกเต็มสเกล (Full -scale analog I/P level) ที่วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลจะได้จากค่า ควอนตัมที่ได้เราจะได้ว่าค่าอนาลอกทุก ๆ ค่าในควอนตัมเดียวกันจะถูกแทนที่ด้วยรหัสดิจิตอลเพียงค่าเดียวเท่านั้น เช่นถ้าระดับของการควอนไทซ์ห่างกันช่วงละหนึ่ง โวลต์ นั่นคือระดับแรงดันจะอยู่ในช่วงระหว่าง 0-1 โวลต์ ดังนั้นไม่ว่าสัญญาณอนาลอกจะมีค่าเป็น 0.1 , 0.2 , 0.3... 0.9 โวลต์ ก็จะถูกแทนด้วยรหัส 00 เหมือนกันทั้งหมดเนื่องจากถือว่ามีอยู่ในควอนตัมเดียวกันโดยทั่วไป เราจะใช้เปรียบเทียบกับค่ากึ่งกลางของแต่ละช่วงหรือ ที่เรียกว่า เทรสโฮลด์(threshold) ดังนั้นสัญญาณอินพุตจะต่างจากระดับเทรสโฮลด์มากที่สุด $1/2$ LSB ซึ่งจะเห็นว่าถ้าเราทำการเพิ่มจำนวนบิตเอาต์พุตของการแปลง

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับโครงการงานเพื่อการศึกษาเท่านั้น ไม่สามารถเผยแพร่โดยไม่ได้รับอนุญาต
ไม่มีการเผยแพร่ข้อมูลให้ผู้อื่นได้โดยไม่ได้รับอนุญาต

สัญญาณอนาลอกเป็นดิจิทัลเราก็จะสามารถผลของสัญญาณรบกวนเนื่องจากการควอนไทเซชัน (Quantization noise) รูปที่ 2.22 (ข) แสดงความสัมพันธ์โดยการแปลงสัญญาณ โดยใช้ ADC ขนาด 3 บิต ทางอุดมคติตั้ง นั้นขนาดของ LSB จะมีค่าเท่ากับ $1/2^n$ $LSB = 1/8$ และอินพุตจะถูกควอนไทซ์ได้ 8 ระดับ คือจาก 0 ถึง $7/8$ FS จากค่าระดับดังกล่าวจะเห็นว่า ค่าสูงสุดของการเข้ารหัสสำหรับการเข้ารหัสเลขฐานสองด้วยจำนวนบิตเท่ากับ 3 บิต มีค่า 111 จะเท่ากับ $7/8$ FS ซึ่งไม่เท่ากับค่า FS ดังนั้นเราจะได้ทราบว่าค่าสูงสุดของการเข้ารหัสจะมีค่าเท่ากับค่า $FS - 1$ LSB นั้นเอง

2.11 วงจรเลื่อนสัญญาณแบบขนานเข้าและแบบอนุกรมออก (Parallel Input - Serial Output Shift Resister : PISO)

วงจรเลื่อนสัญญาณแบบขนานเข้าและแบบอนุกรมออกได้ถูกนำมาใช้เพื่อเปลี่ยนข้อมูลแบบขนานเป็นอนุกรมซึ่งมีหลักการพอสรุปได้ว่า ขั้นตอนแรกคือทำการเลื่อนข้อมูลที่จะเปลี่ยนจากแบบขนานเป็นแบบอนุกรมเข้าไปในตัวรีจิสเตอร์ โดยเลื่อนเข้าไปแบบขนานเข้าไปในตัวรีจิสเตอร์ตัวเลื่อนก่อนทั้งหมด เรียกว่า การโหลด (load) ข้อมูลเข้าไปในตัวรีจิสเตอร์ หลังจากนั้นเมื่อมีสัญญาณนาฬิกาเข้ามาหนึ่งครั้ง วงจรก็จะทำการเลื่อนข้อมูลออกไป 1 บิต และ เมื่อมีสัญญาณนาฬิกาเข้ามาอีก 1 ครั้งก็จะทำการเลื่อนข้อมูลที่สองต่อไปจนครบ 4 บิต หลังจากนั้นเราก็ทำการ โหลดข้อมูลใหม่ที่ต้องการเลื่อนเข้าไปอีกแล้วทำการป้อนสัญญาณนาฬิกาเพื่อเลื่อนข้อมูลชุดต่อไปแสดงในรูปที่ 2.23



รูปที่ 2.23 วงจรเลื่อนสัญญาณแบบขนานเข้าและแบบอนุกรมออก ขนาด 4 บิต


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

		Input				Output				
Load	Clock	A	B	C	D	Q1	Q2	Q3	Q4	Y
1	1	1	0	1	0	1	0	1	0	0
0	2	X	X	X	X	0	1	0	1	1
0	3	X	X	X	X	0	0	1	0	0
0	4	1	0	1	0	0	0	0	1	1
0	5	X	X	X	X	0	0	0	0	0
1	6	1	1	0	0	1	1	0	0	0
0	7	X	X	X	X	0	1	1	0	0
0	8	X	X	X	X	0	0	1	1	1
0	9	1	0	1	0	0	0	0	1	1
0	10	X	X	X	X	0	0	0	0	0


ตารางที่ 2.4 ตารางแสดงการป้อนเข้าและออกของข้อมูลที่ออกจากวงจรรูปที่ 2.23

จากรูปที่ 2.23 เป็นวงจร PISO ขนาน 4 บิตที่ใช้ ดี-ฟลิปฟล็อป มาทำเป็นรีจิสเตอร์ เลื่อนโดยใช้สัญญาณนาฬิกาป้อนให้กับดี-ฟลิปฟล็อปทุกตัวร่วมกัน จะเห็นว่าเมื่อเราป้อนให้ขา load มีสถานะลอจิก 1 และป้อนอินพุตเข้าที่ขา A B C และ D ตามตารางที่ 2.2 แล้วข้อมูลจะถูก โหลดเข้าไปในดี-ฟลิปฟล็อปมีค่าเท่ากับสัญญาณที่ป้อนให้กับขา A B C และ D ซึ่งข้อมูลที่ป้อนนี้เข้าไปในตัวของดี-ฟลิปฟล็อปได้ก็เพราะสภาวะที่ลอจิกไปสั่งให้ขา set และขา clr ของดี-ฟลิปฟล็อปทำงาน โดยที่เมื่อขา set จะถูกกระตุ้นโดยสภาวะลอจิก 0 จะทำให้เอาต์พุตของดี-ฟลิปฟล็อปมีสภาวะลอจิกที่เป็น 1 ทันที โดยไม่สนใจอินพุตที่เข้ามาในลักษณะเดียวกัน ถ้าที่ขา clr ถูกกระตุ้นโดยสภาวะลอจิก 0 ก็จะทำให้เอาต์พุตของดี-ฟลิปฟล็อปมีสภาวะลอจิกเป็น 0 ทันทีโดยไม่สนใจว่าที่ขาอินพุตจะเป็นอะไร ดังนั้นจะเห็นว่าเมื่อขาโหลดมีสภาวะลอจิก 1 จะทำให้ข้อมูลที่ป้อนที่ขา A B C และ D จะไปปรากฏที่เอาต์พุตของดี-ฟลิปฟล็อปทันที เมื่อเราให้ขาโหลดมีสภาวะลอจิก 0 (สั่งให้ทำการเลื่อนข้อมูล) สัญญาณจะผ่านแนนเกต (NAND GATE) ได้เอาต์พุตเป็นสภาวะลอจิก 1 เข้าที่ขา set และ clr โดยไม่สนใจว่าที่ขาอินพุตอีกขาหนึ่งของแนนเกต (NAND GATE) จะมีสภาวะลอจิกอะไร จากรูปที่ 2.23 จะเห็นขาอินพุตต่อลงกราวด์ แสดงว่ามีสภาวะลอจิก 0 ดังนั้นเมื่อมีสัญญาณนาฬิกาเข้าจะทำให้ข้อมูลลอจิก 0 ของดี-ฟลิปฟล็อปตัวแรกเลื่อนไปเป็นเอาต์พุต ส่วนเอาต์พุตตัวแรกก็จะถูกเลื่อนเข้าไปเป็นอินพุตของดี-ฟลิปฟล็อปตัวที่สองและก็จะเลื่อนไปอย่างนี้เรื่อยๆ จนถึงดี-ฟลิปฟล็อปตัวที่ 4 ก็จะถูกเลื่อนออกไปเป็นข้อมูลที่ป้อนแบบอนุกรมบิตแรก และเมื่อเลื่อนครบหมดแล้วก็จะทำการ โหลดค่าใหม่เพื่อเป็นข้อมูลแบบอนุกรมต่อไป

วงจรรวมที่ทำหน้าที่เป็นรีจิสเตอร์แบบขนานเข้า-อนุกรมออกมีอยู่หลายเบอร์ด้วยกัน แต่จะขอเอกสารนี้อธิบายการทำงานของไอซีเบอร์ 74LS166 เพื่อนำไปใช้งานต่อไป ซึ่งมีโครงสร้างภายในดังรูปที่ 2.24 และถ้าไม่ยากเกินไปมีแผนภาพขาสัญญาณและฟังก์ชันการทำงานดังรูปที่ 2.25 ไปถึงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.24 วงจรเลื่อนสัญญาณแบบขนานเข้า และแบบอนุกรมออกขนาด 8 บิตของไอซีเบอร์ 74LS166



รูปที่ 2.25 แผนภาพขาสัญญาณและฟังก์ชันการทำงานของ 74LS166

จากรูปที่ 2.24 การโหลดข้อมูลเข้าไปในตัวรีจิสเตอร์ตัวเลื่อนจะต้องให้สัญญาณที่ ชิฟ/โหลด (SHIFT/LOAD) มีสถานะลอจิกเป็น 0 เมื่อผ่านอินเวอร์เตอร์แล้วจะทำให้สัญญาณออกมามีสถานะลอจิกเป็น 1 ซึ่งถูกค่อไปเป็นอินพุตตัวขวของแอนเกตทั้ง 8 ตัว ข้อมูลที่จะ โหลดเข้าไปในตัวรีจิสเตอร์จะถูกค่อเข้าจุด A,B,C,D,E,F,G และ H ดังนั้นสัญญาณที่ออกมาจากแอนเกตตัวขวจะมีค่าเป็น 0 หรือ 1 ขึ้นอยู่กับข้อมูลที่ป้อนเข้าจากจุด A ถึง H

ส่วนแอนเกตตัวซ้าย ถ้าชิฟ/โหลดมีสถานะลอจิกเป็น 0 เมื่อผ่านอินเวอร์เตอร์ตัวแรกก็จะมีสถานะลอจิก 1 และเมื่อผ่านอินเวอร์เตอร์ตัวที่สองก็จะมีสถานะลอจิกกลับเป็น 0 เหมือนเดิม เมื่อผ่านแอนเกตตัวซ้ายเอาต์พุตที่ออกมาจะมีสถานะเป็น 0 ตลอด เมื่อนำเอาต์พุตของแอนเกตทั้งสองตัวเข้ามาที่ขาอินพุตของนอร์เกต(NOR GATE)เอาต์พุตที่ออกมาจะมีสถานะลอจิกตามเอาต์พุตของแอนเกตตัวขวตลอด แต่กลับสถานะกันเมื่อนำสถานะที่ได้ไปผ่านอินเวอร์เตอร์ก่อนเข้าขา S ของอาร์เอส ฟลิปฟลอป (R-S flipflop) แล้วถึงจะไปเข้าอาร์เอส ฟลิปฟลอปก็จะได้เป็นดี-ฟลิปฟลอปแบบกลับสถานะลอจิก ดังนั้นจะ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เห็นว่าเมื่อเอาต์พุตกลับสภาวะแล้วออกมาจากนอร์เกตมาผ่าน อาร์เอส ฟลิปฟลอปก็จะกลับสภาวะอีกทีหนึ่งทำให้เอาต์พุตที่ขา Q มีสภาวะเหมือนกับอินพุตที่ป้อนให้ที่ขา A ถึง H ที่ต่อกับฟลิปฟลอปแต่ละตัว

เมื่อโหลดค่าข้อมูลจาก A ถึง H เข้าไปในอาร์เอส ฟลิปฟลอปเรียบร้อยแล้วจะทำการเลื่อนข้อมูลได้โดยป้อนสภาวะลอจิก “1” ให้กับขา ซีพ/โหลด และให้ขา ซีเรียล อิน (SERIAL IN) มีลอจิกคงที่เป็น “1” ดังนั้นจะมีลักษณะการทำงานคล้ายกับการโหลด และจากสภาวะลอจิกต่างๆ ที่ป้อนเข้าขาต่างๆของเกตภายในวงจรของ 74LS166 จะเห็นว่าแอนเกตตัวขวามีลอจิกเท่ากับ 0 ตลอด ดังนั้นจะสนใจเฉพาะเอาต์พุตของแอนเกตตัวซ้ายเท่านั้น ซึ่งขาอินพุตของแอนเกตตัวซ้ายขาหนึ่งต่อกับขา Q ของ อาร์เอส ฟลิปฟลอปตัวซ้าย นั่นคือเมื่อมีสัญญาณนาฬิกาเข้ามา 1 ครั้ง จะทำให้ข้อมูลที่อยู่ใน อาร์เอส ฟลิปฟลอปตัวทางซ้ายไปปรากฏที่อินพุตของ อาร์เอส ฟลิปฟลอปตัวที่สองและเอาต์พุตตัวที่สองก็จะไปปรากฏเป็นอินพุตของ อาร์เอส ฟลิปฟลอปตัวที่สามอย่างนี้ไปเรื่อยๆ จนถึงอาร์เอส ฟลิปฟลอป ตัวที่ 8 ซึ่งเอาต์พุตของ อาร์เอส ฟลิปฟลอปก็จะกลายเป็นข้อมูลแบบอนุกรมบิตแรก และเมื่อมีสัญญาณนาฬิกาเข้ามาอีก ก็จะทำให้การเลื่อนบิตในลักษณะเดียวกันนี้จนครบ 8 บิตแล้วจึงทำการ โหลดข้อมูลใหม่อีกครั้งเพื่อทำการ โหลดข้อมูลต่อไป

2.12 วงจรเลื่อนสัญญาณแบบอนุกรมเข้าและแบบขนานออก (Serial Input - Parallel Output Shift Register)

วงจรเลื่อนสัญญาณแบบอนุกรมเข้าและแบบขนานออกจะใช้ในการแปลงข้อมูลแบบอนุกรมเป็นแบบขนาน สามารถแสดง ได้ดังรูปที่ 2.26 ซึ่งแสดงวงจรเลื่อนข้อมูลแบบอนุกรมเป็นแบบขนานขนาด 4 บิต




รูปที่ 2.26 วงจรเลื่อนสัญญาณแบบอนุกรมเข้าและแบบขนานออก ขนาด 4 บิต


จากรูปที่ 2.26 มีหลักการทำงานโดยที่ เมื่อป้อนข้อมูลบิตแรกเข้าไปแล้วตามด้วยสัญญาณนาฬิกา 1 ครั้ง จะทำให้ข้อมูลถูกเลื่อนออกไปที่เอาต์พุตของดี-ฟลิปฟลอป ตัวแรกและเมื่อมีสัญญาณนาฬิกาเข้ามาอีก 1 ครั้ง จะทำให้ข้อมูลใหม่ถูกเลื่อนออกไปยัง ดี-ฟลิปฟลอปตัวที่สอง ไปเรื่อยๆ จนครบ 4 ครั้ง ซึ่งหลังจากเลื่อนข้อมูลเข้าไปใน ดี-ฟลิปฟลอป ครบ 4 บิตแล้วเราจะ ได้ข้อมูลขนาด 4 บิตออกมาที่

เอาต์พุตที่ขา Q ของดี-ฟลิปฟล็อปแต่ละตัวหลังจากดึงข้อมูลมาใช้ เราจะทำการเคลียร์ข้อมูลในดี-ฟลิปฟล็อปแต่ละตัวโดยการป้อนสถานะลอจิก 0 ที่ขาเคลียร์ (CLR) ของ ดี-ฟลิปฟล็อปซึ่งจะทำให้เอาต์พุตของ ดี-ฟลิปฟล็อป แต่ละตัวมีสถานะลอจิกเป็น 0 เพื่อทำการเลื่อนข้อมูลอนุกรมค่าใหม่เข้ามาเพื่อเลื่อนออกเป็นแบบขนานต่อไป

วงจรรวมที่ทำหน้าที่เป็นรีจิสเตอร์แบบอนุกรมเข้าขนานออก มีไอซีที่นิยมใช้กันหลายตัวแต่ละจะขอนำเสนอเบอร์ 74LS164 ซึ่งมีโครงสร้างภายในดังรูปที่ 2.27 และมีแผนภาพขาสัญญาณและฟังก์ชันการทำงานดังรูปที่ 2.28



รูปที่ 2.27 วงจรเลื่อนสัญญาณแบบอนุกรมเข้าและแบบขนานออก ขนาด 8 บิต



รูปที่ 2.28 แผนภาพขาสัญญาณและฟังก์ชันการทำงานของ 74LS164


จากรูปที่ 2.27 จะเห็นได้ใช้ ดี-ฟลิปฟล็อป มาใช้เป็นตัวเลื่อนข้อมูลแบบอนุกรมเข้าขนานออก โดยมีขาเคลียร์และขาสัญญาณเอาต์พุต Q ที่ต่อออกมาเพื่อนำสัญญาณแบบขนานไปใช้งาน มีหลักการทำงานดังนี้คือ เมื่อขาเคลียร์ของ ดี-ฟลิปฟล็อป มีลอจิกเป็น 1 และเมื่อมีสัญญาณนาฬิกาเข้ามา 1 ครั้ง จะทำการเลื่อนข้อมูลจากจุด (เมื่อให้จุด A เป็นลอจิก 1 ตลอด) ออกไปยัง ดี-ฟลิปฟล็อปตัวแรกและเมื่อมีสัญญาณนาฬิกาเข้ามาครั้งที่สองจะทำให้ข้อมูลใหม่ถูกเลื่อนเข้ามายัง ดี-ฟลิปฟล็อป ตัวที่สองต่อไปเรื่อยๆ เมื่อมีสัญญาณนาฬิกาเข้ามาอย่างต่อเนื่องตลอดเวลาหลังจากถูกเลื่อนข้อมูลเข้าไปสู่ ดี-ฟลิปฟล็อป ครบทั้ง 8 บิต แล้วจะสามารถนำข้อมูลที่เป็นแบบขนานจากขาสัญญาณ QA, QB, QC, QD, QE, QF, QG และ QH ซึ่งต่อออกมา

เอกสารนี้เป็นขาสัญญาณเอาต์พุตไปใช้งานได้ต่อไปเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3 การคำนวณและการสร้าง

3.1 การออกแบบวงจรกรองความถี่ต่ำผ่าน (Low Pass Filter :LPF)

เนื่องจากสัญญาณของแต่ละระบบต้องการความถี่ที่ไม่เท่ากันและในการที่จะออกแบบวงจรกรองความถี่ต่ำ เราใช้ไอซีเบอร์ LM741 มาต่อเป็นวงจรกรองความถี่ต่ำผ่าน โดยวงจรต้องต่ออุปกรณ์ภายนอกซึ่งประกอบด้วย ตัวต้านทาน(R) และ ตัวเก็บประจุ (C) ตามความถี่ที่ต้องการดังรูปที่ 3.1



รูปที่ 3.1 วงจรกรองความถี่ต่ำแบบ บัตเตอร์เวิร์ท ออเดอร์ 5

โดยกำหนดค่า ตัวต้านทาน และ ตัวเก็บประจุ ที่จะต่อเป็นวงจรกรองความถี่ต่ำผ่านเนื่องจากวงจรนี้ต้องการเฉพาะย่านความถี่ไม่เกิน 4 กิโลเฮิร์ต (kHz) ดังนั้นเราจะต้องออกแบบให้วงจรกรองความถี่ต่ำผ่านตามค่าที่ต้องการ โดยต้องทำสเกลค่าลงมาให้เป็น

$$\omega_0 = 1 \text{ rad/sec}$$

$$R_0 = 1 \Omega$$

เนื่องจาก

$$\omega_0 R_0 C_0 = \omega R C \tag{3.1}$$

กำหนดให้ $R = 4 \text{ kHz}$

ที่ความถี่ 4 kHz

$$C_{1A} = \frac{\omega_0 R_0 C_0}{\omega R} = \frac{(1)(1)(1.753)}{2\pi(4 \times 10^3)(50 \times 10^3)} = 2.79 \text{ nF}$$

$$C_{2A} = \frac{(1)(1)(1.354)}{2\pi(4 \times 10^3)(50 \times 10^3)} = 2.155 \text{ nF}$$


$$C_{3A} = \frac{(1)(1)(0.4214)}{2\pi(4 \times 10^3)(50 \times 10^3)} = 670.7 \text{ pF}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ $C_{1B} = \frac{(1)(1)(3.235)}{2\pi(4 \times 10^3)(50 \times 10^3)} = 5.15 \text{ nF}$ การศึกษาและทำความเข้าใจในการคำนวณค่า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$C_{2B} = \frac{(1)(1)(0.3089)}{2\pi(4 \times 10^3)(50 \times 10^3)} = 491.6 \text{ pF}$$

Frequency (Hz)	Vin-pp(Volt)	Vout-pp (Volt)	20log(Vo/Vi) (dB)
400	1.06	1.04	-0.18
800	1.06	1.04	-0.18
1200	1.06	1.02	-0.35
1600	1.06	0.98	-0.72
2000	1.06	0.98	-0.72
2400	1.06	0.96	-0.82
2800	1.06	0.94	-1.01
3200	1.06	0.92	-1.21
3600	1.06	0.88	-1.62
4000	1.06	0.74	-3.1
4400	1.06	0.68	-3.88
4800	1.06	0.56	-5.51
5200	1.06	0.44	-7.54
5600	1.06	0.344	-9.9
6000	1.06	0.272	-11.7


ตารางที่ 3.1 ผลตอบสนองทางความถี่ของวงจรกรองความถี่ต่ำแบบบัตเตอร์เวิร์ท ออเคอร์ 5




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ขออนุญาต
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.2 กราฟผลตอบสนองทางความถี่ของวงจรกรองความถี่ต่ำแบบบัตเตอร์เวิร์ท ออเคอร์ 5

ส่วนทางด้านรับของวงจร พีซีเอ็ม จะใช้วงจรกรองความถี่ต่ำแบบ บัตเตอร์เวิร์ท ออเคอร์ 4 ที่มี อัตราขยาย = 16 ดังแสดงได้ดังรูปที่ 3.3



ก)



ข)

รูปที่ 3.3 วงจรกรองความถี่ต่ำแบบ บัตเตอร์เวิร์ท

ก) วงจรกรองความถี่ต่ำแบบบัตเตอร์เวิร์ท ออเคอร์ 2

ข) วงจรกรองความถี่ต่ำแบบบัตเตอร์เวิร์ท ออเคอร์ 4

จากหนังสือ Manual of Active Filter Design เมื่อต้องการสร้างวงจรกรองความถี่ต่ำผ่านแบบ บัตเตอร์เวิร์ท ที่มีอัตราขยาย = 4 โดยเลือกค่าความตัวเก็บประจุ C_1 เป็น 0.01 ไมโครฟารัด แล้วหาค่า พารามิเตอร์ (K parameter) ซึ่งจะได้ $K=2.5$

นำค่า $K=2.5$ ไปเปิดกราฟที่มีอัตราขยาย = 4 จะสามารถรู้ค่า C_2 , R_1 , R_2 , R_3 และ R_4 ได้ดังนี้

$$C_1 = C_2 = 0.01 \quad \text{ไมโครฟารัด}$$

$$R_1 = 1.75 \quad \text{กิโลโอห์ม}$$

$$R_2 = 9.3 \quad \text{กิโลโอห์ม}$$

$$R_3 = 14.5 \quad \text{กิโลโอห์ม}$$


$$R_4 = 44 \quad \text{กิโลโอห์ม}$$

แต่ในการทดลองนี้ต้องการวงจรกรองความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ท ออเคอร์ 4 จึงนำวงจรกรอง

ความถี่ต่ำผ่าน ออเคอร์ 2 จำนวน 2 ชุดมาต่อกัน ซึ่งจะได้ตารางผลตอบสนองทางความถี่ของวงจรกรอง เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อจบภาคเรียนไปใช้ประโยชน์ด้านการค้า ความถี่ต่ำแบบบัตเตอร์เวิร์ท ออเคอร์ 4 ดังแสดงในตารางที่ 3.2 แล้วนำไปเขียนกราฟได้ดังรูปที่ 3.4 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกกรณีหากมีการนำไปใช้

Frequency (kHz)	Vin-pp (Volt)	Vout-pp (Volt)	20log[Vo/Vi] (dB)
0.5	1.062	16.41	23.77968129
1.0	1.062	16.56	23.85871631
1.5	1.062	16.72	23.94223513
2.0	1.125	16.41	23.27912117
2.5	1.125	15.47	22.76675583
3.0	1.125	13.59	21.64133869
3.5	1.125	11.09	19.87558047
4.0	1.125	8.594	17.66085654
4.5	1.125	6.406	15.10868824
5.0	1.125	4.687	12.39484862
5.5	1.062	3.594	10.58907112
6.0	1.062	2.656	7.962071079
6.5	1.062	2.031	5.631708133
7.0	1.062	1.719	4.183027199
7.5	1.062	1.25	1.415709925
8.0	1.062	1.094	0.257856105

ตารางที่ 3.2 ผลตอบสนองทางความถี่ของวงจรกรองความถี่ต่ำแบบปัดเตอร์เวิร์ทออคเตอร์ 4



เอกสารนี้เป็นเอกสารที่รูปที่ 3.4 กราฟผลตอบสนองทางความถี่ของวงจรกรองความถี่ต่ำแบบปัดเตอร์เวิร์ท ออคเตอร์ 4
 ไม่ว่าจะตีพิมพ์ซ้ำก็อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
 ที่มีอัตราขยาย 16

3.2 การออกแบบวงจรพีซีเอ็ม

ในการออกแบบวงจรจะแบ่งวงจรออกเป็น 2 ส่วนคือ


1. ชุดวงจรภาคส่ง (Transmitter)
2. ชุดวงจรภาครับ (Receiver)

3.2.1 หลักการออกแบบวงจรภาคส่ง

จะสามารถแบ่งส่วนของความสำคัญในการออกแบบได้สองส่วนคือ ส่วนของวงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล (Analog to Digital Converter : ADC) และส่วนของการแปลงข้อมูลแบบขนานเป็นแบบอนุกรม (Parallel Input - Serial Output Shift Register : PISO)

ก.) วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล (Analog to Digital Converter : ADC)

ในการออกแบบวงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลนี้ สามารถที่จะเลือกใช้วงจรรวมได้หลายเบอร์ตามจุดประสงค์การใช้งานแต่จะขอนำเสนอวงจรรวมเบอร์ ADC0820 เป็นของบริษัทเทคนิชนเนต ซึ่งเป็นเบอร์ที่ใช้งานง่ายและมีวงจรสุ่มสัญญาณในตัวเอง จึงสามารถนำมาแปลงสัญญาณอนาลอกเป็นดิจิตอลได้เลย ในกรณีนี้เราทำการควบคุมสถานะการทำงานของไอซีเป็นแบบทำงานภายในตัวมันเอง (stand-alone) โดยการป้อนสถานะลอจิก "1" ให้กับขาโหมด (MODE) ของไอซี ADC0820 สามารถแสดงสถานะการทำงานด้วยไคอะแกรมเวลา (Timing Diagram) ดังรูปที่ 3.5



รูปที่ 3.5 ไคอะแกรมเวลาของไอซี ADC0820

จากไคอะแกรมเวลาของไอซี ADC0820 เราจะทราบว่าถ้าเรากำหนดให้ ADC0820 มีสถานะการทำงานแบบทำงานภายในตัวมันเอง (stand-alone) โดยการป้อนลอจิก "1" ที่ขาโหมด (MODE) แล้วให้ขาซีเอส (CS) และอาร์ดี (RD) เป็นสถานะลอจิก "0" เพื่อให้ไอซีทำการแปลงค่าข้อมูลได้ก็ต่อเมื่อให้ขา WR มีสถานะลอจิก "0" เป็นระยะเวลาอย่างน้อยที่สุด 600 นาโนวินาที (ns) แล้วเมื่อขา WR มีสถานะลอจิก "1" ไอซีจะเริ่มทำการแปลงค่าข้อมูลโดยจะใช้ระยะเวลาในการแปลงค่าข้อมูล (t_i) 800 นาโนวินาที และจะต้องใช้เวลาในการหน่วงเวลาก่อนที่จะทำการแปลงค่าข้อมูลอีก (t_p) 500 นาโนวินาที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่หรือใช้โดยไม่ได้รับอนุญาต หากมีข้อผิดพลาดประการใดขออภัยเป็นอย่างสูง


ดังนั้นจะใช้เวลาในการแปลงค่าข้อมูล 1 ครั้งเป็น $600 \text{ ns} + 800 \text{ ns} + 500 \text{ ns} = 1.9 \text{ ไมโครวินาที } (\mu\text{s})$ ในการออกแบบใช้งานจริงเราจะใช้ช่วงเวลาของขา WR มีสถานะลอจิก "0" เป็นสองเท่าของค่าช่วงเวลาที่น้อยที่สุดของขา WR คือที่ 600 นาโนวินาที เพราะถ้าช่วงเวลาน้อยกว่า 600 นาโนวินาที จะทำให้ไอซีไม่ทำงาน ดังนั้นเราจะให้ขา WR มีสถานะลอจิก "0" เป็นระยะเวลา 1.2 ไมโครวินาที ดังนั้นจะต้องใช้เวลาในการแปลงค่าข้อมูลทั้งหมดเท่ากับ $1.2 \mu\text{s} + 800 \text{ ns} + 500 \text{ ns} = 2.5 \mu\text{s}$

ส่วนการสื่อสารในระบบโทรศัพท์จะใช้แบนด์วิดท์ของเสียงพูดในการสนทนาอยู่ในช่วง $300 - 3400 \text{ เฮิร์ต}$ ก็เพียงพอที่จะสามารถฟังรู้เรื่อง ดังนั้นเราจะต้องใช้ความถี่ในการสุ่มค่าสัญญาณมากกว่าหรือเท่ากับสองเท่าของความถี่เบสแบนด์ (Baseband) สูงสุด นั่นคือถ้าเราใช้ความถี่ในการสุ่มค่าสัญญาณเป็นสองเท่าของความถี่เบสแบนด์ก็คือ 6800 เฮิร์ต นั้นเอง แต่เนื่องจากเมื่อใช้ความถี่ในการสุ่มค่าสัญญาณที่ 6800 เฮิร์ต จะทำให้ยากต่อการที่จะใช้วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter : LPF) ในการกรองความถี่ต่ำผ่าน เพื่อกรองเอาสัญญาณเบสแบนด์นั้นกลับคืนมาจากเอาต์พุตของเครื่องรับ ก็จะต้องใช้วงจรกรองความถี่ต่ำผ่าน ในทางอุดมคติเท่านั้นในการกรองเอาสัญญาณเบสแบนด์กลับคืนมาอย่างสมบูรณ์ ดังนั้นเราจึงต้องออกแบบโดยใช้ความถี่ในการสุ่มค่าสัญญาณมากกว่าสองเท่าของความถี่สูงสุดเบสแบนด์ แต่ต้องไม่มากเกินไป ดังนั้นเมื่อเราใช้ความถี่เบสแบนด์ประมาณ 4 กิโลเฮิร์ต และเลือกใช้ความถี่ในการสุ่มค่าสัญญาณเป็น 4 เท่าของความถี่เบสแบนด์ ดังนั้นเราจะได้ความถี่ในการสุ่มค่าสัญญาณเท่ากับ 16 กิโลเฮิร์ต และสามารถออกแบบสร้างสัญญาณนาฬิกาด้วยไอซีหารความถี่จากวงจรกำเนิดสัญญาณนาฬิกาของที่จากคริสตอล ซึ่งจะพิจารณาได้ดังนี้

ที่ความถี่ 16 กิโลเฮิร์ต ซึ่งใช้เป็นความถี่ในการสุ่มค่าสัญญาณนั้นจะมีคาบเวลาเท่ากับ $1/16 \text{ กิโลเฮิร์ต} = 62.5 \text{ ไมโครวินาที}$ ซึ่งจะมีเวลาด้านบวกเป็น $31.25 \text{ ไมโครวินาที}$ และด้านลบเป็น $31.25 \text{ ไมโครวินาที}$ จากความสัมพันธ์ในการแปลงค่าข้อมูลของไอซีเบอร์ ADC0820 จะสามารถพิจารณาจากไคอะแกรมเวลา (Timing Diagram) ในกรณีทำงานภายในตัวเอง จะได้ว่าไอซี ADC0820 จะสามารถแปลงค่าข้อมูลได้จะต้องมีช่วงเวลาที่ขา WR มีสถานะเป็นบวกอย่างน้อยเป็น $800 \text{ ns} + 500 \text{ ns} = 1.3 \mu\text{s}$ และมีคาบเวลาของสภาวะลบเป็น 1.2 ไมโครวินาที ซึ่งจะเห็นว่า ค่าคาบเวลาของทั้งสภาวะบวกและลบอยู่ในช่วง $31.25 \text{ ไมโครวินาที}$ ดังนั้นจะสามารถใช้ความถี่ 16 กิโลเฮิร์ต ในการสุ่มค่าสัญญาณได้ ส่วนสัญญาณนาฬิกา 16 กิโลเฮิร์ต ที่นำมาใช้เป็นสัญญาณสุ่มค่าข้อมูลสามารถสร้างขึ้นได้โดยใช้ ไอซีหารความถี่ โดยที่นำสัญญาณนาฬิกา $8 \text{ เมกะเฮิร์ต (MHz)}$ ที่ได้มาหาร 5 ด้วยไอซี 74LS90 ก็จะทำได้สัญญาณนาฬิกาความถี่ 1.6 เมกะเฮิร์ต แล้วนำมาหาร 10 ด้วยไอซี 74LS90 จะได้สัญญาณนาฬิกาความถี่ 160 กิโลเฮิร์ต แล้วนำมาหาร 10 อีกครั้งด้วยไอซี 74LS90 ก็จะได้อัตราสัญญาณนาฬิกาความถี่ 16 กิโลเฮิร์ต ออกมาตามต้องการแล้วป้อนให้กับขา WR ของไอซี ADC0820 ก็จะสามารถทำงานได้ตามอัตราสุ่มที่ต้องการ

จากรูปที่ 3.6 แสดงวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัลที่มีอัตราสุ่มตัวอย่าง 16 กิโลเฮิร์ต จะเห็นว่าเมื่อป้อนสภาวะลอจิกต่าง ๆ ให้กับ ADC0820 จะทำให้สัญญาณอนาล็อกอินพุตถูกสุ่มค่าสัญญาณ แล้วนำค่าแรงดันที่สุ่มได้ไปทำการเปรียบเทียบและเข้ารหัสเลขฐานสองขนาด 8 บิต ซึ่งจะไม่มีการนับใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เป็นสัญญาณพีซีเอ็มที่ต้องการ ส่วนในการที่จะส่งข้อมูลไปในสายส่งนั้นจะต้องนำสัญญาณพีซีเอ็ม ที่ได้มาผ่านวงจรแปลงข้อมูลแบบขนานเป็นแบบอนุกรมเพื่อส่งออกสายนำสัญญาณเพียงเส้นเดียว



รูปที่ 3.6 วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัล


ข.) วงจรแปลงข้อมูลแบบขนานเป็นแบบอนุกรม (Parallel Input - Serial Output Shift Register)

ในการออกแบบวงจรแปลงข้อมูลแบบขนานเป็นแบบอนุกรมจะใช้ไอซีเบอร์ 74F166 เป็นหลักในการเลื่อนข้อมูลหรือแปลงข้อมูลแบบขนานเป็นแบบอนุกรมโดยใช้ไอซีเบอร์ 74F169 (Synchronous 4 bit - Up/Down Counter) มาควบคุมการเลื่อนค่าและไหลคค่าของข้อมูล ซึ่งสามารถป้อนสถานะให้สามารถทำงานได้ดังรูปที่ 3.7 และสามารถดูรูปของสัญญาณในการสร้างบิตเริ่ม (start bit) และบิตจบ (stop bit) เพื่อใช้กำหนดตำแหน่งหรือแยกข้อมูลแต่ละชุด (Frame) เพื่อสะดวกในการดีเท็ค (Detect) ข้อมูลทางภาครับได้อย่างสะดวก ซึ่งจะใช้ลอจิกอานาไลเซอร์ (Logic Analyzer) ในการจับรูปสัญญาณดังรูปที่ 3.8



รูปที่ 3.7 วงจรแปลงข้อมูลแบบขนานเป็นแบบอนุกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.8 รูปสัญญาณที่ใช้ควบคุมไอซี 74F166 และรูปแสดงบิตเริ่มและบิตจบของชุดข้อมูลเมื่อป้อนอินพุตเป็น 0000 0000

พิจารณารูปที่ 3.7 ซึ่งเป็นวงจรแปลงข้อมูลแบบขนานเป็นแบบอนุกรม จะสามารถควบคุมการไหลคค่าข้อมูลและเลื่อนค่าข้อมูล โดยใช้ขาสัญญาณจากขาอาร์ซีโอ (Ripple Carry Output : RCO) ของไอซี 74F169 ซึ่งในการส่งข้อมูลเราจะออกแบบให้ชุดข้อมูลแต่ละชุดมี บิตเริ่ม (start bit) และบิตจบ (stop bit) ดังนั้นในการส่งข้อมูล 1 ชุดจะมีจำนวนบิตเท่ากับ 10 บิต ซึ่งในการใช้ไอซี 74F166 ในการไหลคและเลื่อนข้อมูลจะทำงาน โดยจะทำการไหลคค่าบิตข้อมูลเข้ามาแล้วทำการเลื่อนค่าออกไปทีละบิตเมื่อมีสัญญาณนาฬิกา 1 ลูก ดังนั้นจะเห็นว่าในการแปลงข้อมูลแบบขนานเป็นแบบอนุกรมของข้อมูลแต่ละชุดจะต้องใช้สัญญาณนาฬิกา 10 ลูก จึงจะสามารถเลื่อนข้อมูลพร้อมทั้งบิตเริ่มและบิตจบได้อย่างครบถ้วน แล้วจึงสามารถไหลคค่าข้อมูลใหม่เข้ามาได้ ดังนั้นในการควบคุมการนับจำนวนลูกคลื่นของสัญญาณนาฬิกา 10 ลูก เพื่อใช้ในการควบคุมการไหลคและเลื่อนข้อมูลจะใช้ไอซีเบอร์ 74F169 ในการนับ โดยการป้อนค่า 0110 (6H) ให้ไอซี 74F169 และขาอัปแอนค้ดาวน์(U/D) มีสถานะลอจิก "1" (นับขึ้น) ทำให้ 74F169 ทำการนับขึ้นเรื่อย ๆ จนถึง 1111 (FH) ซึ่งจะนับได้ 10 ลูกคล้้นตามต้องการ เมื่อนับครบ 10 ลูกคล้้น (1111) ไอซี 74F169 จะให้ขาอาร์ซีโอ มีสถานะลอจิกเป็น "0" ออกมาทันที และในการไหลคค่าข้อมูลของ 74F166 จะต้องมีสถานะลอจิก "0" ป้อนให้ขาชีพ/ไหลค ดังนั้นจึงนำสัญญาณลอจิก "0" จากขาอาร์ซีโอ ต่อเข้ากับชีพ/ไหลค ของไอซี 74F166 ในการสั่งให้ไหลค ข้อมูลเข้าไปเก็บไว้ในรีจิสเตอร์ของไอซี 74F166

ส่วนการเพิ่มบิตเริ่มและบิตจบดังรูปที่ 3.8 ซึ่งเราจะใช้ไอซีเบอร์ 74F74 ซึ่งเป็นดี-ฟลิปฟลอป เอกสารนี้เข้ามาช่วยในการสร้างบิตเริ่มและบิตจบ โดยอินพุตของดี-ฟลิปฟลอปจะได้จากขาเอาต์พุต (Qh) ของไม่ว่าไอซี 74F166 อีและนำขาอาร์ซีโอ ของไอซี 74F169 มาค้ที่ขาเคลียร์ (CLR) ของดี-ฟลิปฟลอป ส่วน


สัญญาณนาฬิกาที่ใช้ในการทำงานของไอซี 74F74 เราใช้ขั้วขาเกต (NOT GATE) มาต่อไว้เพื่อทำการ
 หน่วงเวลาของสัญญาณนาฬิกาให้มีค่าเวลาก่อนป้อนไอซี 74F74 น้อยกว่าหรือเท่ากับเวลาที่สัญญาณ
 เอาต์พุตของไอซี 74F166 ป้อนให้กับอินพุตของไอซี 74F74 พอดี ซึ่งเงื่อนไขการสร้างบิตเริ่มและบิต
 จบจะกำหนดโดยให้บิตเริ่มมีสถานะลอจิก “0” และบิตจบมีสถานะลอจิก “1” ดังรูปที่ 3.8 ซึ่งจะเห็นว่า
 เมื่อขาอาร์ชีโอ มีสถานะลอจิก “0” ก็จะทำให้ดี-ฟลิปฟลอปเกิดการเคลียร์ ให้เอาต์พุตมีสถานะลอจิก “0”
 ก็คือบิตเริ่มนั่นเอง และทำให้ไอซีเบอร์ 74F166 ทำการโหลดค่าข้อมูลไปพร้อม ๆ กับการสร้างบิตเริ่ม
 ไปด้วย เนื่องจากถูกควบคุมด้วยขาอาร์ชีโอ เหมือนกัน และเมื่อมีสัญญาณนาฬิกาถูกที่ส่งเข้ามาก็จะทำ
 ให้ขาอาร์ชีโอ มีสถานะลอจิก “1” ซึ่งเมื่อป้อนให้กับขาเคลียร์ ของดี-ฟลิปฟลอปจะไม่มีผลต่อการทำงาน
 ดังนั้นจะทำให้ข้อมูลทางเอาต์พุตมีสถานะลอจิกเหมือนกับอินพุต ซึ่งต่ออยู่กับเอาต์พุตของไอซี 74F166
 และเนื่องจากขาอาร์ชีโอ นี้มีสถานะลอจิก “1” ไปป้อนให้ขาชิพ/โหลด ของไอซี 74F166 ทำให้ไอซี
 74F166 ทำการเลื่อนข้อมูลอินพุต ออกทางเอาต์พุตแบบอนุกรมทีละบิต

ส่วนในการสร้างบิตจบของชุดข้อมูล จะสามารถสร้างได้จากวงจรภายในของไอซี 74F166 โดย
 ที่เราทำการป้อนให้ขาซีเรียลอินพุต (SERIAL INPUT) มีสถานะลอจิกเป็น 1 ซึ่งจะเห็นว่าเมื่อมี
 สัญญาณนาฬิกาเข้ามา 1 ครั้ง จะทำให้ข้อมูลถูกเลื่อนจาก H ไปยัง Qh, G ออกไป H,....., A
 ออกไปที่ B และจากอินพุตของ A (SERIAL INPUT) ซึ่งมีสถานะลอจิก “1” ก็จะถูกเลื่อนออกไปที่ A
 จะทำให้ A มีสถานะลอจิกเป็น “1” ด้วย เป็นอย่างนี้ไปเรื่อย ๆ จนสัญญาณนาฬิกาครบ 8 ลูก ก็จะ
 ทำให้ข้อมูลแบบขนานจาก A ถึง H ถูกเลื่อนออกแบบอนุกรมจนครบ 8 บิต หลังจากนั้นเมื่อมีสัญญาณ
 นาฬิกาถูกต่อไปเข้ามาก็จะทำให้เอาต์พุตที่เกิดจากการเลื่อนค่าจากซีเรียลอินพุต ซึ่งมีสถานะลอจิก “1”
 ไปปรากฏที่เอาต์พุตของไอซี 74F166 เป็นสถานะลอจิก “1” เป็นบิตสุดท้ายหรือได้บิตจบนั่นเอง ซึ่งจะ
 ใช้สัญญาณนาฬิกาครบ 10 ลูกพอดี หลังจากนั้นก็จะทำการโหลดค่าข้อมูลชุดใหม่เข้ามาในไอซี
 74F166 แล้วทำการเลื่อนข้อมูลตามเงื่อนไขที่กล่าวมาข้างต้นต่อไป ซึ่งวงจรภาคส่งสามารถแสดงได้ดัง
 รูปที่ 3.9 ส่วนอัตราการส่งข้อมูล (Bit Rate) ที่ใช้ในการส่งข้อมูลคือ

$$\begin{aligned} \text{บิตเรท(Bit Rate)} &= \text{แบนด์วิดธ์ข้อมูล} \times \text{อัตราการแซมปลิง(เท่า)} \times \text{จำนวนบิตต่อ} \\ &\quad \text{ข้อมูล} \\ &= 4 \text{ กิโลเฮิร์ต} \times 4 \text{ เท่า} \times 8 \text{ บิต} \\ &= 128 \text{ กิโลเฮิร์ต} \quad (\text{ไม่ได้พิจารณาบิตเริ่มและบิตจบ}) \end{aligned}$$

แต่จะใช้สัญญาณนาฬิกาความถี่ 160 กิโลเฮิร์ต เนื่องจากในการส่งข้อมูล 1 เฟรม (10 บิต) จะ
 ต้องใช้สัญญาณนาฬิกาทั้งหมด 10 ลูกคลื่น ซึ่งประกอบด้วยบิตเริ่ม (start bit) จำนวน 1 บิต บิตข้อ
 มูลจำนวน 8 บิต และบิตจบ (stop bit) อีก 1 บิต รวมทั้งหมด 10 บิต จึงจะสามารถส่ง 1 เฟรมข้อ
 มูล (10 บิต) ได้ครบทั้งหมด แต่ถ้าใช้บิตเรท 128 กิโลเฮิร์ต จะทำให้สัญญาณนาฬิกามีความเร็วไม่พอ
 ในการส่งข้อมูล 10 บิต จึงสามารถทำให้เกิดสัญญาณรบกวนได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.9 รูปวงจรทางภาคส่ง

3.2.2 หลักการออกแบบวงจรภาครับ

หลักการสำคัญในการออกแบบวงจรภาครับ คือ การนำสัญญาณที่ส่งมาจากต้นทางผ่านสายนำสัญญาณมาทำการดีมอดูเลชัน (Demodulation) เพื่อนำสัญญาณเบสแบนด์ กลับคืนมาได้อย่างสมบูรณ์ที่สุด ดังนั้นวงจรภาครับจะต้องมีความสอดคล้องกับวงจรทางภาคส่ง มิฉะนั้นจะไม่สามารถนำสัญญาณเบสแบนด์ กลับคืนมาได้อย่างถูกต้องเด็ดขาด

ดังนั้นเราจะพิจารณาแบ่งการออกแบบภาครับออกเป็น 3 ขั้นตอนดังนี้


1. วงจรแปลงข้อมูลแบบอนุกรมเป็นแบบขนาน (Serial Input – Parallel Output Shift Register)
2. วงจรสร้างสัญญาณนาฬิกากลับคืน
3. วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก (Digital to Analog Converter)

ก.) วงจรแปลงข้อมูลแบบอนุกรมเป็นแบบขนาน (Serial Input – Parallel Output Shift Register)

ในการออกแบบวงจรแปลงข้อมูลแบบอนุกรมเป็นแบบขนานจะต้องคำนึงถึงจำนวนบิตข้อมูลที่ส่งใน 1 เฟรมข้อมูล ว่าประกอบด้วยบิตข้อมูลของอะไรบ้าง เพื่อสะดวกในการสร้างและออกแบบวงจรขึ้นมาใช้งานได้อย่างถูกต้อง ซึ่งจะเห็นว่า 1 เฟรมข้อมูลของระบบพีซีเอ็ม ที่ออกแบบทางภาคส่งจะมีจำนวนบิตทั้งหมด 10 บิต โดยที่เป็นบิตข้อมูล 8 บิต บิตเริ่ม 1 บิต และบิตจบ 1 บิต ดังนั้นเราจำเป็นต้องกำจัดบิตที่ไม่ใช่บิตข้อมูลทิ้งไปนั่นคือ บิตเริ่มและบิตจบ นั่นเอง

เอกสารนี้เป็นทรัพย์สินทางปัญญาของสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่ให้นำไปใช้โดยไม่ได้รับอนุญาต

ดังนั้นจึงอาศัยคุณสมบัติของไอซีเลื่อนข้อมูลแบบอนุกรมเป็นแบบขนาน และวงจรนับมาช่วยในการกำจัดบิตเริ่มและบิตจบ โดยในการออกแบบนี้จะใช้ไอซีเบอร์ 74F164 (8-bit Serial In = Parallel Out Shift Register) มาทำการเลื่อนข้อมูลแล้วส่ง 8 บิตข้อมูลออกไปตีโมดูละชั้น (Demodulation) ต่อไป ซึ่งขั้นตอนการออกแบบจะพิจารณาได้ดังนี้คือ เราจะอาศัยรอยต่อระหว่างบิตเริ่มและบิตจบมาใช้ในการกำหนดตำแหน่งของบิตเริ่ม บิตข้อมูล และบิตจบ ของเฟรมข้อมูลโดยเราจะนำสถานะที่มีการเปลี่ยนแปลงจากบิตจบซึ่งมีสถานะลอจิก "1" เป็นบิตเริ่ม ซึ่งมีสถานะลอจิก "0" หรือก็คือขอบขาลงนั่นเองมาผ่านนอทเกต เพื่อกลับสถานะเป็นขอบขาขึ้นป้อนให้เป็นสัญญาณนาฬิกาให้กับ ดี-ฟลิปฟล็อปตัวที่ 1 ดังรูปที่ 3.10



รูปที่ 3.10 วงจรแปลงข้อมูลแบบอนุกรมเป็นแบบขนาน


จากรูปที่ 3.10 จะเห็นว่าขาอินพุตของ ดี-ฟลิปฟล็อป (ขา D) ต่อเข้ากับไฟเลี้ยง Vcc ซึ่งมีสถานะลอจิก "1" ดังนั้นเมื่อมีสถานะขอบขาขึ้นของสัญญาณนาฬิกาป้อนให้กับขาคล็อกของดี-ฟลิปฟล็อป ก็จะทำการเลื่อนข้อมูล "1" จากอินพุต (ขา D) ไปเป็นเอาต์พุต (ขา Q) มีสถานะลอจิก "1" แล้วก็นำสถานะลอจิกนี้ไปป้อนให้กับอินพุตของแอนนเกต (AND GATE) อีกที โดยอินพุตอีกขาของแอนนเกตก็จะต่ออยู่กับออสซิลเลเตอร์ (OSCILLATOR) ซึ่งได้จากวงจรสร้างสัญญาณนาฬิกาถกลับคืน ซึ่งจะกล่าวในหัวข้อถัดไป ดังนั้นสัญญาณนาฬิกาก็จะสามารถผ่านออกทางเอาต์พุตของแอนนเกตได้ ซึ่งสัญญาณนาฬิกานี้จะนำไปป้อนเป็นสัญญาณนาฬิกาให้กับไอซี 74F164 และ 74F169 ต่อไป ส่งผลให้ไอซี 74F164 เริ่มทำการเลื่อนบิตข้อมูลที่เป็นแบบอนุกรมเข้าไปในตัวมันเพื่อแปลงเป็นข้อมูลแบบขนานต่อไป ส่วนไอซี 74F169 ก็จะทำการเริ่มนับขึ้นจาก "0110" จนถึง "1111" หรือทำการนับ 10 นั้นเอง แล้ว

เอกสารนี้จัดทำขึ้นเพื่อแจกจ่ายให้บุคลากรในหน่วยงานที่เกี่ยวข้องในการดำเนินงานด้านเทคโนโลยีสารสนเทศของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

จะนำสภาวะที่ไอซี 74F169 นับถึง “1111” มาทำการควบคุมการโหลดค่าข้อมูล (เริ่มนับใหม่ตั้งแต่ “0110” จนถึง “1111”) และนำไปรีเซ็ต ดี-ฟลิปฟล็อปให้หยุดสัญญาณนาฬิกา โดยนำเอาอาร์ซีโอ (RCO) เมื่อ 74F169 นับถึง “1111” จะมีสภาวะลอจิก “0” มาเข้าขาโหลด (LOAD) เพื่อทำการโหลดค่าข้อมูลใหม่ เมื่อสภาวะลอจิก “0” เข้าที่ขาโหลด จะทำให้ไอซี 74F169 เริ่มนับใหม่จาก “0110” และจะทำให้เอาต์ซีโอ มีสภาวะกลับมาเป็นลอจิก “1” ใหม่อีกครั้งและจะค้างสภาวะจนกว่าจะนับถึง “1111” ซึ่งจะนำสภาวะจากที่เอาต์ซีโอ มีสภาวะจากลอจิก “0” เป็นลอจิก “1” (ขอขานขึ้น) นี้ไปป้อนเป็นสัญญาณนาฬิกาให้กับขาคlock (CLK) ของดี-ฟลิปฟล็อปตัวที่ 2 ซึ่งเมื่อมีสัญญาณนาฬิกาเข้ามาจะทำให้ ดี-ฟลิปฟล็อปเลื่อนค่าข้อมูลจากอินพุต (ขา D) ซึ่งต่อลงกราวด์จะมีสภาวะลอจิก “0” ออกไปที่เอาต์พุต (ขา Q) ของ ดี-ฟลิปฟล็อป ให้มีสภาวะลอจิกเป็น “0” ด้วย แต่เนื่องจากขาคิว (Q) ของดี-ฟลิปฟล็อปต่ออยู่กับขาเคลียร์ (CLR) ของ ดี-ฟลิปฟล็อปตัวแรก ทำให้ดี-ฟลิปฟล็อปตัวแรกเกิดการเคลียร์ค่าข้อมูล ทำให้เอาต์พุตมีสภาวะลอจิก “0” โดยอัตโนมัติ ไปป้อนให้อินพุตของแอนด์เกต ส่งผลให้อเอาต์พุตของแอนด์เกต มีสภาวะลอจิกเป็น “0” นั่นคือสัญญาณนาฬิกาไม่สามารถผ่านไปได้ ส่งผลให้ไม่มีสัญญาณนาฬิกาป้อนให้กับไอซี 74F164 และ 74F169 ทำให้ไอซีทั้งสองตัวหยุดทำงาน ในขณะที่เดียวกันเอาต์พุต (ขา Q) ของดี-ฟลิปฟล็อปตัวที่ 2 ต่ออยู่กับขาเซ็ท (SET) ของตัวมันเอง เมื่อมีสภาวะลอจิก “0” ป้อนให้กับขาเซ็ท ก็จะทำให้ ดี-ฟลิปฟล็อป ทำกรเซ็ท ให้เอาต์พุตของตัวมันมีสภาวะลอจิกเป็น “1” ไปป้อนให้กับขาเคลียร์ (CLR) ของดี-ฟลิปฟล็อปตัวแรกทำให้ดี-ฟลิปฟล็อปตัวแรกหยุดทำการเคลียร์ตัวเอง โดยเอาต์พุตค่าต่อไปของดี-ฟลิปฟล็อปตัวแรกก็จะขึ้นอยู่กับสัญญาณนาฬิกาถูกต่อไปที่จะเข้ามา ซึ่งก็จะเป็นเฟรมข้อมูลเฟรมต่อไปนั่นเอง

ส่วนที่ไอซี 74F164 เมื่อเลื่อนข้อมูลถึง 9 บิต จะทำให้บิตเริ่มซึ่งเป็นบิตแรกของเฟรมข้อมูลถูกเลื่อนตกไป ก็จะเหลือแค่บิตข้อมูล 8 บิต ที่ค้างอยู่ในไอซี 74F164 เท่านั้น แล้วจะทำการโหลดค่าบิตข้อมูลทั้ง 8 บิตนี้ เข้าไปเก็บไว้ใน ไอซี 74F374 (Octal D-type Transparent Latches and Edge-Triggered Flip-Flops) ซึ่งจะทำหน้าที่ค้างค่าข้อมูลเอาไว้ จนกว่าจะมีสัญญาณนาฬิกาถูกต่อไปเข้ามาสั่งให้โหลดค่าข้อมูลใหม่เข้าไปเก็บ ซึ่งสัญญาณนาฬิกาที่ใช้ควบคุมไอซี 74F374 ได้มาจากสัญญาณที่มีสภาวะลอจิก “0” จากเอาต์ซีโอ ของไอซี 74F169 มาผ่านนอเทกต์ ทำให้มีสภาวะลอจิก “1” ป้อนให้เป็นคล็อก อินพุตของไอซี 74F374 ก็จะทำการโหลดค่าข้อมูลทั้ง 8 บิตข้อมูล เข้าไปค้างค่าไว้เพื่อเป็นข้อมูลแบบขนานป้อนเป็นอินพุตของวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกต่อไป

ส่วนในการแสดงสัญญาณที่ใช้ควบคุมไอซีต่าง ๆ เพื่อกำจัดบิตเริ่มและบิตจบ พร้อมทั้งแสดงบิตเริ่ม บิตจบ และบิตข้อมูลสามารถแสดงได้ดังรูปที่ 3.11




รูปที่ 3.11 รูปสัญญาณควบคุมการกำจัดบิตเริ่ม บิตจบ พร้อมทั้งแสดงบิตเริ่ม บิตจบ และบิตข้อมูล เมื่อป้อนอินพุตเป็น “0000 0000”

จากรูปที่ 3.11 ซึ่งแสดงสัญญาณต่าง ๆ ดังนี้คือ กราฟเส้นที่ 1 แสดงถึงบิตเริ่ม ซึ่งมีสถานะลอจิก “0” ตามด้วยบิตข้อมูลอินพุต “0000 0000” แล้วบิตท้ายด้วยบิตจบ ซึ่งมีสถานะลอจิกเป็น “1” กราฟเส้นที่ 2 แสดงถึงการนำเฟรมข้อมูลมาผ่านนอทเกต เพื่อนำสถานะขอบขาขึ้นจากรอยต่อระหว่างบิตจบกับบิตเริ่ม ไปใช้เป็นสัญญาณนาฬิกาให้กับ ดี-ฟลิปฟล็อปตัวแรก กราฟเส้นที่ 3 แสดงถึงเอาต์พุตของ ดี-ฟลิปฟล็อปตัวแรก ซึ่งจะเห็นว่าช่วงที่สัญญาณมีสถานะลอจิก “1” ที่ป้อนให้กับแอนด์เกต จะทำให้มีสัญญาณนาฬิกาซึ่งเกิดจากขาอินพุตอีกขาหนึ่งของแอนด์เกต ที่ต่อกับออสซิลเลเตอร์ (OSCILLATOR) ออกไปเป็นเอาต์พุตดังกราฟเส้นที่ 5 เพื่อเป็นสัญญาณนาฬิกาให้กับระบบทางด้านภาครับ กราฟเส้นที่ 4 แสดงถึงการรีเซ็ตและเซ็ตค่ากลับคืนของ ดี-ฟลิปฟล็อปตัวที่ 2 ซึ่งจะเห็นว่าช่วงที่กราฟเส้นนี้ตกเป็นลอจิก “0” จะทำให้ขาคิว (Q) ของดี-ฟลิปฟล็อปตัวแรก รีเซ็ตตัวเองให้มีสถานะลอจิก “0” ส่งผลให้ไม่มีสัญญาณนาฬิกาออกมาป้อนให้กับระบบดังกราฟเส้นที่ 5 แต่เมื่อ ดี-ฟลิปฟล็อปตัวที่ 2 เกิดการเซ็ตตัวเองให้มีสถานะลอจิก “1” ดังกราฟเส้นที่ 4 ก็จะทำให้เอาต์พุตของ ดี-ฟลิปฟล็อปค่าต่อไปขึ้นกับสัญญาณนาฬิกาของเฟรมข้อมูลถัดไป ส่วนกราฟเส้นที่ 6 เกิดจากเมื่อไอซี 74F169 นับถึง “1111” (10 คล็อก) จะทำให้ขาอาร์ซีโอ มีสถานะลอจิกเป็น “0” ดังกราฟเส้นที่ 6 แล้วนำสัญญาณขอบขาขึ้นนี้ป้อนเป็นสัญญาณนาฬิกาของ ดี-ฟลิปฟล็อปตัวที่ 2 ทำให้เกิดกราฟเส้นที่ 4 ขึ้นมานั่นเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข.) วงจรสร้างสัญญาณนาฬิกาถลับคืน

ในการที่จะสามารถถอดรหัสสัญญาณพีซีเอ็ม (PCM) ได้นั้น สิ่งสำคัญที่มีผลต่อระบบการทำงานมากที่สุดคือ สัญญาณนาฬิกาที่ใช้จะจำเป็นต้องมีความสอดคล้องหรือมีความถี่ที่ใกล้เคียงกับสัญญาณนาฬิกาทางด้านภาคส่งมากที่สุด ซึ่งในหัวข้อนี้จะ ได้แสดงการสร้างสัญญาณนาฬิกาถลับคืน โดยการใ้โมโนสเตเบิล มัลติไวเบรเตอร์ (Monostable Multivibrator) มาใช้ในการสร้างสัญญาณนาฬิกาถลับคืน ซึ่งจะใช้อิซีเบอร์ CD4047 (Monostable / Astable Multivibrator) สามารถแสดงบล็อกไดอะแกรมการทำงาน ได้ดังรูปที่ 3.12




รูปที่ 3.12 บล็อกไดอะแกรมแสดงหลักการของการกู้สัญญาณนาฬิกาถลับคืน

การทำงานในโหมดโมโนสเตเบิล (Monostable Mode) ของ CD4047 ในการสร้างสัญญาณนาฬิกาถลับคืน เพื่อใช้เป็นสัญญาณนาฬิกาป้อนเป็นสัญญาณควบคุมการทำงานทางภาครับของระบบพีซีเอ็ม มีหลักการการทำงานโดยการนำสถานะการเปลี่ยนแปลงจากบิตจบเป็นบิตเริ่มของเฟรมข้อมูลมากลับสถานะเป็นขอบขาขึ้น แล้วนำมาเป็นสัญญาณนาฬิกาให้กับดี-ฟลิปฟลอปตัวแรก ดังรูปที่ 3.9 ซึ่งเอาต์พุตของ ดี-ฟลิปฟลอป (ขาQ) จะมีสถานะลอจิก “1” ความอินพุต (ขาD) ดังกราฟเส้นที่ 3 ของรูปที่ 3.11 โดยเราจะนำสถานะขอบขาขึ้น ไปป้อนที่ขาทริกเกอร์บวก (Trigger +) ของโมโนสเตเบิล (Monostable) จากนั้น โมโนสเตเบิลจะให้พัลส์ออกมา 1 ลูก แล้วนำพัลส์ 1 ลูกนี้ไปป้อนกลับเข้าไปในโมโนสเตเบิลที่ขาทริกเกอร์ลบ (Trigger -)อีกที หลังจากนั้น โมโนสเตเบิลจะทำการทริกอีกครั้งหนึ่งทำให้โมโนสเตเบิลให้พัลส์ออกมาอีก 1 ลูก หลังจากนั้น โมโนสเตเบิลก็จะทำการทริกเพื่อสร้างพัลส์ออกมาเรื่อยๆ แต่เนื่องจากพัลส์ที่ออกมาจากขาคิว (Q) ของโมโนสเตเบิล จะออกมาตลอดเวลาจึงอาจทำให้เกิดความผิดพลาดของสัญญาณนาฬิกาทางภาครับ ที่มีกรเหลือมเฟสกับสัญญาณนาฬิกาทางภาคส่งมากกว่า 180 องศา เพราะถ้าสัญญาณนาฬิกาเหลือมเฟสเกิน 180 องศา ข้อมูลที่ออกมาจะเกิดความผิดพลาดขึ้นได้ ดังนั้นเราจึงจำเป็นต้องรีเซ็ตโมโนสเตเบิล เมื่อข้อมูลถูกเลื่อนออกมาครบ 8 บิตแล้ว หรือทำการนับสัญญาณนาฬิกาครบ 10 ลูก นั่นเอง เพื่อให้สัญญาณที่ออกมาทางขาคิว (Q) ทำการหยุด แล้วเริ่มทำการสร้างพัลส์ใหม่ทุก ๆ สถานะการเปลี่ยนจากบิตจบไปเป็นบิตเริ่ม ซึ่งเราสามารถนำสัญญาณนาฬิกาที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลักการการทำงานของไอซีเบอร์ DAC0800 ในการแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก จะใช้หลักการแบบสวิทช์แหล่งจ่ายกระแส โดยที่ในตัวไอซีจะประกอบไปด้วยแหล่งจ่ายกระแสหลายๆ ชุด โดยที่แหล่งจ่ายกระแสแต่ละตัวจะมีค่ากระแสมากกว่ากันเป็น 2 เท่า และภายในวงจรจะมีสวิทช์เพื่อควบคุมการสวิทช์แหล่งจ่ายกระแส โดยที่สวิทช์แต่ละตัวจะถูกควบคุมด้วยสัญญาณข้อมูลดิจิทัลแต่ละบิตทั้ง 8 บิต ที่ต้องการจะแปลงเป็นสัญญาณอนาลอก ดังนั้นเราจึงเรียกววงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกที่ใช้สวิทช์ควบคุมด้วยสัญญาณดิจิทัลเป็นตัวกำหนดกระแสให้ไหลหรือไม่ให้ไหลนี้ว่าเป็น วงจรแปลงสัญญาณดิจิทัลเป็นอนาลอกแบบวิธีสวิทช์แหล่งจ่ายกระแส ดังรูปที่ 3.15



รูปที่ 3.15 บล็อกไดอะแกรมการทำงานของ DAC0800

จากรูปที่ 3.15 จะเห็นว่ากระแสที่ไหลออกมาผ่านสวิทช์แต่ละตัวจะถูกรวมเข้าด้วยกัน โดยที่ขาเบสของทรานซิสเตอร์ทุกตัวในวงจรถูกต่อเข้ากับระดับแรงดันไฟฟ้าอ้างอิง $V_{REF} - V_{BE}$ เมื่อ V_{BE} เป็นแรงดันตกคร่อมขาเบสกับขาคอมมิเตอร์ของทรานซิสเตอร์ จะทำให้มีกระแสไหลจากขาคอมมิเตอร์ผ่านตัวต้านทานลงมาข้างล่าง ดังนั้นจะทำให้มีกระแสไหลเข้าขาคอลเลคเตอร์มีค่าประมาณเท่ากับกระแสที่ไหลออกจากขาคอมมิเตอร์ด้วย จึงทำให้มีลักษณะการทำงานเสมือนแหล่งจ่ายกระแส โดยค่ากระแสที่ไหลจะขึ้นอยู่กับสัญญาณดิจิทัลที่ใช้ควบคุมสวิทช์ซีเล็คทรอนิก ซึ่งจะเห็นว่าในวงจรจะต่อขาคอลเลคเตอร์ของทรานซิสเตอร์ แต่ละตัวกับสัญญาณ I_{OUT} และ $\overline{I_{OUT}}$ โดยที่จะมีทิศทางของกระแสไหลเข้าและออกตามลำดับเป็นค่าตรงกันข้ามกัน ถ้าพิจารณาที่ขาสัญญาณ I_{OUT} จะเห็นว่าถ้าสัญญาณดิจิทัลที่เข้ามาเป็นลอจิก “0” จะทำให้สวิทช์อยู่ในตำแหน่งเปิดวงจร ทำให้ไม่มีกระแสไหลจาก I_{OUT} เข้ามายังขาคอลเลคเตอร์ และถ้าสัญญาณมีสถานะลอจิกเป็น “1” ก็จะทำให้สวิทช์อยู่ในตำแหน่งปิดวงจร ส่งผลให้มีกระแสไหล I_{OUT} เข้าขาคอลเลคเตอร์ ดังนั้น จะเห็นว่าค่ากระแสที่ขาคอมมิเตอร์แต่ละตัว ไม่ได้ขึ้นกับแรงดันไฟฟ้าของแต่ละบิต แต่ขึ้นกับสถานะลอจิก “0” และ “1” นั้นเอง

จากรูปที่ 3.14 เราจะนำสถานะลอจิกของทั้ง 8 บิตข้อมูลมาป้อนควบคุมสวิทช์ให้สวิทช์แหล่งจ่ายกระแสออกมาตามสถานะลอจิก “0” และ “1” ตามต้องการถึง โดยที่ขาสัญญาณ I_{OUT} และ $\overline{I_{OUT}}$ ใช้


ได้ถูกต่อเข้าเป็นอินพุตของอินเวอร์ตติ้ง แอมป์ (Inverting Amp.) เพื่อแปลงกระแสให้เป็นแรงดันไฟฟ้า และต่อตัวต้านทาน R_{REF} ที่ขา 14 เข้ากับแรงดันไฟฟ้า V_{REF} เพื่อกำหนดค่ากระแสอ้างอิง I_{REF} ให้กับ วงจรภายใน ดังนั้นเมื่อข้อมูลดิจิทัลมีค่าเต็มสเกล (Full Scale) หรือมีบิตข้อมูลเป็น “1111 1111” ดังนั้นค่ากระแสเต็มสเกล (I_{FS}) และแรงดันเอาต์พุตดังสมการ

$$I_{fs} = \frac{255}{256} \cdot I_{ref}$$

$$V_o = I_{fs} \cdot I_{ref}$$

ดังนั้นจะเห็นว่า ยิ่งค่าบิตข้อมูลดิจิทัลมีค่ามากขึ้นจะทำให้ I_{OUT} และ V_o มีค่ามากขึ้นตามไปด้วย ซึ่งในการใช้งาน DAC0800 กับวงจรที่มีระดับสัญญาณลอจิกแบบทีทีแอล (TTL) จะต้องต่อให้ $V_{REF} = 5\text{ V}$, $R_{REF} = 5\text{ กิโลโห์ม}$, $R_{15} = R_{REF}$, $C_c = 0.01\text{ ไมโครฟารัด}$ และ $V_{LC} = 0\text{ โวลต์}$ เพื่อให้กระแส I_{FS} มีค่าประมาณ 1 มิลลิแอมแปร์ ตามต้องการ


ดังนั้นเราก็สามารถออกแบบวงจรดีโมเดิลขึ้น วงจรพีซีเอ็ม ได้ข้อมูลเบสแบนด์ได้ตามต้องการ และสามารถแสดงวงจรรวมทางภาครับของระบบพีซีเอ็มได้ดังรูปที่ 3.16




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับรูปที่ 3.16 วงจรทางภาครับของระบบพีซีเอ็ม ดึงมาใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 บล็อกไดอะแกรม (Block Diagram)

บล็อกไดอะแกรมของวงจรเคลต้ามอดูเลชั่นทั้งภาคส่งและภาครับสามารถแสดงได้ดังรูปที่ 3.17 และรูปที่ 3.18 ตามลำดับ




รูปที่ 3.17 บล็อกไดอะแกรมของภาคส่งวงจรเคลต้ามอดูเลชั่น




รูปที่ 3.18 บล็อกไดอะแกรมของภาครับวงจรเคลต้ามอดูเลชั่น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนบล็อกไดอะแกรมของวงจรพีซีเอ็มทั้งภาคส่งและภาครับสามารถแสดงได้ดังรูปที่ 3.17 และรูปที่ 3.18 ตามลำดับ




รูปที่ 3.19 บล็อกไดอะแกรมของภาคส่งวงจรพีซีเอ็ม




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 3.20 บล็อกไดอะแกรมของภาครับวงจรพีซีเอ็ม
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปวงจรรวมทั้งทางภาคส่งและภาครับของวงจรเคลื่อนตำแหน่งแสดงได้ดังรูปที่ 3.21 และรูปที่ 3.22ตามลำดับ ส่วนรูปวงจรรวมทั้งทางภาคส่งและภาครับของวงจรพีซีเอ็มแสดงไว้ในรูปที่ 3.23 และรูปที่ 3.24 ตามลำดับ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.24 วงจรรวมของทางภาครับวงจร พีซีเอ็ม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4 การทดลองและผลการทดลอง

4.1 การทดลองของวงจรเดค้ำมอดูเลชั่น

4.1.1 จ่ายไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ ให้แก่วงจร

4.1.2 ป้อนสัญญาณอนาล็อกความถี่ 1 kHz เข้าวงจรของภาคส่ง วัดระดับสัญญาณอนาล็อกที่ป้อนให้แก่วงจรทางภาคส่ง เทียบกับสัญญาณที่ส่งออกจากทางภาคส่ง แล้วบันทึกผลการทดลอง

4.1.3 วัดระดับสัญญาณจากส่วนวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก(DAC)ทางด้านภาคส่ง เทียบกับสัญญาณที่ส่งออกจากวงจรของภาคส่ง แล้วบันทึกผลการทดลอง


4.1.4 วัดระดับสัญญาณที่รับมาจากวงจรของภาคส่งเทียบกับระดับสัญญาณเอาต์พุตของวงจรของภาครับ แล้วบันทึกผลการทดลอง

4.1.5 วัดระดับสัญญาณอนาล็อกอินพุตที่ป้อนให้แก่วงจรของภาคส่ง เทียบกับสัญญาณอนาล็อกเอาต์พุตที่ออกจากวงจรของภาครับ แล้วบันทึกผลการทดลอง

4.1.6 ทำการทดลองตามข้อ 4.1.2 ถึง 4.1.5 แต่เปลี่ยนความถี่เป็น 2 kHz, 3 kHz และ 4 kHz ตามลำดับ แล้วบันทึกผลการทดลอง

4.2 ผลการทดลองของวงจรเดค้ำมอดูเลชั่น


4.2.1 เมื่อทำการทดลองตามหัวข้อ 4.1.2 ไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รูปของระดับสัญญาณอนาล็อกที่ป้อนให้แก่วงจรทางภาคส่ง เทียบกับสัญญาณที่ส่งออกจากทางภาคส่ง ดังรูปที่ 4.1



รูปที่ 4.1 สัญญาณอินพุตเทียบกับสัญญาณเอาต์พุตของภาคส่งที่มีความถี่ 1 kHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.2 เมื่อทำการทดลองตามหัวข้อ 4.1.3 ไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รูปของระดับสัญญาณจากส่วนวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก (DAC) ทางด้านภาคส่ง เทียบกับสัญญาณที่ส่งออกจากวงจรของภาคส่ง ดังรูปที่ 4.2



รูปที่ 4.2 สัญญาณจากวงจรแปลงดิจิทัลเป็นอนาลอกเทียบกับสัญญาณเอาต์พุตภาคส่งที่ 1 kHz

4.2.3 เมื่อทำการทดลองตามหัวข้อ 4.1.4 ไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รูปของระดับสัญญาณที่รับมาจากวงจรของภาคส่งเทียบกับระดับสัญญาณเอาต์พุตของวงจรของภาครับ ดังรูปที่ 4.3




รูปที่ 4.3 สัญญาณอินพุตเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 1 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่ไปยังประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น ขอสงวนสิทธิ์ในข้อมูลและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.4 เมื่อทำการทดลองตามหัวข้อ 4.1.5 ไฟ $\pm 5 \text{ V}_{\text{DC}}$ และ $\pm 12 \text{ V}_{\text{DC}}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รูปของระดับสัญญาณอนาล็อกอินพุตที่ป้อนให้แก่วงจรของภาคส่งเทียบกับสัญญาณอนาล็อกเอาต์พุตที่ออกจากวงจรของภาครับ ดังรูปที่ 4.4




รูปที่ 4.4 สัญญาณอินพุตของภาคส่งเทียบกับสัญญาณเอาต์พุตของภาครับที่มีความถี่ 1 kHz

4.2.5 ทำการทดลองตามหัวข้อ 4.1.2 แต่เปลี่ยนความถี่ของสัญญาณอนาล็อกที่ป้อนเข้าวงจรของภาคส่งเป็น 2 kHz ไฟ $\pm 5 \text{ V}_{\text{DC}}$ และ $\pm 12 \text{ V}_{\text{DC}}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รูปของระดับสัญญาณอนาล็อกที่ป้อนให้แก่วงจรทางภาคส่งเทียบกับสัญญาณที่ส่งออกจากทางภาคส่ง ดังรูปที่ 4.5




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งรูปที่ 4.5 ที่สัญญาณอินพุตเทียบกับสัญญาณเอาต์พุตของภาคส่งที่มีความถี่ 2 kHz

4.2.6 ทำการทดลองตามหัวข้อ 4.1.3 แต่เปลี่ยนความถี่ของสัญญาณอนาลอกที่ป้อนเข้าวงจรของภาคส่งเป็น 2 kHz ไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รูปของระดับสัญญาณจากส่วนวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก (DAC) ทางด้านภาคส่ง เทียบกับสัญญาณที่ส่งออกจากวงจรของภาคส่ง ดังรูปที่ 4.6




รูปที่ 4.6 สัญญาณจากวงจรแปลงดิจิทัลเป็นอนาลอกเทียบกับสัญญาณเอาต์พุตภาคส่งที่ 2 kHz

4.2.7 ทำการทดลองตามหัวข้อ 4.1.4 แต่เปลี่ยนความถี่ของสัญญาณอนาลอกที่ป้อนเข้าวงจรของภาคส่งเป็น 2 kHz ไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รูปของระดับสัญญาณที่รับมาจากวงจรของภาคส่งเทียบกับระดับสัญญาณเอาต์พุตของวงจรของภาครับ ดังรูปที่ 4.3




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่โดยไม่ได้รับอนุญาต
 ไม่ว่ากรณีใดๆ ทั้งรูปที่ 4.7 สัญญาณอินพุตเทียบกับสัญญาณเอาต์พุตของภาครับที่มีความถี่ 2 kHz

4.2.8 ทำการทดลองตามหัวข้อ 4.1.5 แต่เปลี่ยนความถี่ของสัญญาณอนาล็อกที่ป้อนเข้าวงจรของภาคส่งเป็น 2 kHz ไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รูปของระดับสัญญาณอนาล็อกอินพุตที่ป้อนให้แก่วงจรของภาคส่งเทียบกับสัญญาณอนาล็อกเอาต์พุตที่ออกจากวงจรของภาครับ ดังรูปที่ 4.8




รูปที่ 4.8 สัญญาณอินพุตของภาคส่งเทียบกับสัญญาณเอาต์พุตของภาครับที่มีความถี่ 2 kHz

4.2.9 ทำการทดลองตามหัวข้อ 4.1.2 แต่เปลี่ยนความถี่ของสัญญาณอนาล็อกที่ป้อนเข้าวงจรของภาคส่งเป็น 3 kHz ไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รูปของระดับสัญญาณอนาล็อกที่ป้อนให้แก่วงจรทางภาคส่งเทียบกับสัญญาณที่ส่งออกจากทางภาคส่ง ดังรูปที่ 4.9




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น มิอนุญาตให้นำไปใช้
 ไม่ว่าการใด ๆ ทั้งสิ้นรูปที่ 4.9 สัญญาณอินพุตเทียบกับสัญญาณเอาต์พุตของภาคส่งที่มีความถี่ 3 kHz นำไปใช้

4.2.10 ทำการทดลองตามหัวข้อ 4.1.3 แต่เปลี่ยนความถี่ของสัญญาณอนาล็อกที่ป้อนเข้าวงจรของภาคส่งเป็น 3 kHz ไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รูปของระดับสัญญาณจากส่วนวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อกทางด้านภาคส่งเทียบกับสัญญาณที่ส่งออกจากวงจรของภาคส่ง ดังรูปที่ 4.10




รูปที่ 4.10 สัญญาณจากวงจรแปลงดิจิทัลเป็นอนาล็อกเทียบกับสัญญาณเอาต์พุตภาคส่งที่ 3 kHz

4.2.11 ทำการทดลองตามหัวข้อ 4.1.4 แต่เปลี่ยนความถี่ของสัญญาณอนาล็อกที่ป้อนเข้าวงจรของภาคส่งเป็น 3 kHz ไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รูปของระดับสัญญาณที่รับมาจากวงจรของภาคส่งเทียบกับระดับสัญญาณเอาต์พุตของวงจรของภาครับ ดังรูปที่ 4.11




รูปที่ 4.11 สัญญาณอินพุตเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 3 kHz

4.2.12 ทำการทดลองตามหัวข้อ 4.1.5 แต่เปลี่ยนความถี่ของสัญญาณอนาล็อกที่ป้อนเข้าวงจรของภาคส่งเป็น 3 kHz ไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รูปของระดับสัญญาณอนาล็อกอินพุตที่ป้อนให้แก่วงจรของภาคส่งเทียบกับสัญญาณอนาล็อกเอาต์พุตที่ออกจากวงจรของภาครับ ดังรูปที่ 4.12




รูปที่ 4.12 สัญญาณอินพุตของภาคส่งเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 3 kHz

4.2.13 ทำการทดลองตามหัวข้อ 4.1.2 แต่เปลี่ยนความถี่ของสัญญาณอนาล็อกที่ป้อนเข้าวงจรของภาคส่งเป็น 4 kHz ไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รูปของระดับสัญญาณอนาล็อกที่ป้อนให้แก่วงจรทางภาคส่งเทียบกับสัญญาณที่ส่งออกจากทางภาคส่ง ดังรูปที่ 4.13




รูปที่ 4.13 สัญญาณอินพุตเทียบกับสัญญาณเอาต์พุตของภาคส่งที่ความถี่ 4 kHz

4.2.14 ทำการทดลองตามหัวข้อ 4.1.3 แต่เปลี่ยนความถี่ของสัญญาณอนาล็อกที่ป้อนเข้าวงจรของภาคส่งเป็น 4 kHz ไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รูปของระดับสัญญาณจากส่วนวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อกทางด้านภาคส่งเทียบกับสัญญาณที่ส่งออกจากวงจรของภาคส่ง ดังรูปที่ 4.14




รูปที่ 4.14 สัญญาณจากวงจรแปลงดิจิทัลเป็นอนาล็อกเทียบกับสัญญาณเอาต์พุตภาคส่งที่ 4 kHz

4.2.15 ทำการทดลองตามหัวข้อ 4.1.4 แต่เปลี่ยนความถี่ของสัญญาณอนาล็อกที่ป้อนเข้าวงจรของภาคส่งเป็น 4 kHz ไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รูปของระดับสัญญาณอนาล็อกอินพุตที่ป้อนให้แก่วงจรของภาคส่งเทียบกับสัญญาณอนาล็อกเอาต์พุตที่ออกจากวงจรของภาครับ ดังรูปที่ 4.15



รูปที่ 4.15 สัญญาณอินพุตเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 4 kHz

4.2.16 ทำการทดลองตามหัวข้อ 4.1.5 แต่เปลี่ยนความถี่ของสัญญาณอนาล็อกที่ป้อนเข้าวงจรของภาคส่งเป็น 4 kHz ไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รับรูปของระดับสัญญาณอนาล็อกอินพุตที่ป้อนให้แก่วงจรของภาคส่งเทียบกับสัญญาณอนาล็อกเอาต์พุตที่ออกจากวงจรของภาครับ ดังรูปที่ 4.16



รูปที่ 4.16 สัญญาณอินพุตของภาคส่งเทียบกับสัญญาณเอาต์พุตของภาครับที่มีความถี่ 4 kHz

4.3 การทดลองของวงจรพีซีเอ็ม

4.3.1 จ่ายไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ ให้แก่วงจร


4.3.2 ป้อนสัญญาณอนาล็อกความถี่ 1 kHz เข้าวงจรของภาคส่ง วัดระดับสัญญาณอนาล็อกอินพุตที่ป้อนให้แก่วงจรของภาคส่ง เทียบกับสัญญาณเอาต์พุตที่ได้ทางภาครับ บันทึกผลการทดลอง

4.3.3 ทำการทดลองตามข้อ 4.3.2 แต่เปลี่ยนความถี่เป็น 2 kHz, 3 kHz และ 4 kHz ตามลำดับ

4.4 ผลการทดลองของวงจรพีซีเอ็ม


4.4.1 เมื่อทำการทดลองตามหัวข้อ 4.3.2 ไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รับรูปของระดับสัญญาณอนาล็อกอินพุตที่ป้อนให้แก่วงจรของภาคส่งเทียบกับสัญญาณเอาต์พุตที่ได้ทางภาครับ ดังรูปที่ 4.17

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.17 สัญญาณอินพุตของภาคส่งเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 1 kHz


4.4.2 ทำการทดลองตามหัวข้อ 4.3.2 แต่เปลี่ยนความถี่ของสัญญาณอนาล็อกที่ป้อนเข้าวงจรของภาคส่งเป็น 2 kHz ไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รูปของระดับสัญญาณอนาล็อกอินพุตที่ป้อนให้วงจรของภาคส่งเทียบกับสัญญาณเอาต์พุตที่ได้ทางภาครับ ดังรูปที่ 4.18



รูปที่ 4.18 สัญญาณอินพุตของภาคส่งเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 2 kHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4.3 ทำการทดลองตามหัวข้อ 4.3.2 แต่เปลี่ยนความถี่ของสัญญาณอนาล็อกที่ป้อนเข้าวงจรของภาคส่งเป็น 3 kHz ไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รูปของระดับสัญญาณอนาล็อกอินพุตที่ป้อนให้วงจรของภาคส่งเทียบกับสัญญาณเอาต์พุตที่ได้ทางภาครับ ดังรูปที่ 4.19



รูปที่ 4.19 สัญญาณอินพุตของภาคส่งเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 3 kHz

4.4.4 ทำการทดลองตามหัวข้อ 4.3.2 แต่เปลี่ยนความถี่ของสัญญาณอนาล็อกที่ป้อนเข้าวงจรของภาคส่งเป็น 4 kHz ไฟ $\pm 5 V_{DC}$ และ $\pm 12 V_{DC}$ เป็นไฟเลี้ยงของวงจรทั้งหมดทั้งภาคส่งและภาครับ จะได้รูปของระดับสัญญาณอนาล็อกอินพุตที่ป้อนให้วงจรของภาคส่งเทียบกับสัญญาณเอาต์พุตที่ได้ทางภาครับ ดังรูปที่ 4.20



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ การนำเอกสารนี้ไปเผยแพร่โดยไม่ได้รับอนุญาตถือว่าผิดกฎหมาย

ไม่ว่าการนี้ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหามาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.20 สัญญาณอินพุตของภาคส่งเทียบกับสัญญาณเอาต์พุตของภาครับที่ความถี่ 4 kHz

บทที่ 5 สรุปผลการทดลองและวิจารณ์

5.1 สรุปผลการทดลอง

5.1.1 วงจรภาคส่งของระบบเคลต้ามอดูเลชั่น จะส่งสัญญาณอนาลอกที่มีความถี่ต่างๆ คือ 1 kHz, 2 kHz, 3 kHz และ 4 kHz เป็นสัญญาณข้อมูล ซึ่งเป็นการส่งแบบจำลองสัญญาณเสียง โดยสัญญาณข้อมูลจะถูกส่งเป็นแบบไบนารีไปยังวงจรทางภาครับ วงจรทางภาครับสามารถแปลงข้อมูลไบนารีเป็นสัญญาณอนาลอกที่มีลักษณะเหมือนกับสัญญาณอนาลอกที่ป้อนให้กับวงจรภาคส่งได้

5.1.2 วงจรภาคส่งของระบบพีซีเอ็มจะเป็นการส่งแบบจำลองสัญญาณเสียงเช่นเดียวกันซึ่งสัญญาณข้อมูลจะถูกส่งด้วยการเปลี่ยนค่าของสัญญาณที่สุ่มได้เป็นกลุ่มของเลขฐานสอง แล้วส่งพัลส์ที่มีแอมพลิจูดเท่ากัน เมื่อสุ่มข้อมูลและได้สัญญาณแบบมอดูเลตทางขนาดของพัลส์(PAM) จากนั้นจะถูกส่งออกไปและวงจรทางภาครับจะทำการถอดรหัสสัญญาณที่ส่งมาจากภาคส่งออกมาแล้วนำมาดีเทค(detect)สัญญาณข้อมูลออกมาตามผลการทดลองที่ได้แสดงไว้

5.1.3 สำหรับสัญญาณเสียงที่มีความถี่สูงเกินกว่า 4 kHz เช่น เสียงสูงของนักร้องโอเปร่าซึ่งอาจมีความถี่ 20 kHz สามารถออกแบบวงจรกรองความถี่ต่ำผ่านที่ 20 kHz ได้

5.2 วิจารณ์

5.2.1 วงจรเคลต้ามอดูเลชั่นมีประสิทธิภาพค้อยกว่าวงจรพีซีเอ็ม เนื่องจากวงจรเคลต้ามอดูเลชั่นเข้ารหัสสัญญาณเพียง 1 บิตเท่านั้น แต่วงจรพีซีเอ็มจะเข้ารหัสสัญญาณเป็นแบบไบนารี 8 บิต จึงมีความถูกต้องของข้อมูลมากขึ้น

5.2.2 ออสซิลโลสโคปไม่สามารถจับภาพสัญญาณที่ส่งออกจากทางภาคส่งของระบบพีซีเอ็มไปยังภาครับได้ เนื่องจากสัญญาณดังกล่าวมีลักษณะเป็นสัญญาณลอจิก จึงต้องใช้อุปกรณ์ลอจิกอนาไลเซอร์ตรวจจับสัญญาณดังกล่าว

กิตติกรรมประกาศ

โครงการนี้จะไม่สามารถสำเร็จลุล่วงไปได้ หากไม่ได้รับคำปรึกษาและคำแนะนำจาก รศ.ดร.กอบชัย เดชหาญ ทางผู้จัดทำจึงขอขอบพระคุณมา ณ โอกาสนี้ และขอขอบคุณ นาย สมมาตร แสงเงิน, นาย วีรจักร เจริญลีนาวา และ นาย ประภัสสร อินทรพิมล ที่ได้ให้ความช่วยเหลือในด้านต่างๆ เป็นอย่างดี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

- [1] Tokheim, Roger L., "Digital Electronics," McGraw – Hill
- [2] รศ.กฤษดา วิสวธีรานนท์, "เรียน เล่น ใช้ ไอซีดิจิทัล," บริษัท ซีเอ็ดดูเคชั่น จำกัด
- [3] บัณฑิต ไรจน์อารยานนท์, "หลักการไฟฟ้าสื่อสาร," สำนักพิมพ์จุฬาลงกรณ์มหาวิทยาลัย
- [4] John L. HILBURN และ DAVID E. JONHSON, "Manual of Active filter design," McGraw – Hill
- [5] ดร.ประสิทธิ์ ประพัฒน์มงคล, "หลักการระบบสื่อสาร," สำนักพิมพ์ซีเอ็ด
- [6] Taub Schilling, "Principle of Communication systems," McGraw – Hill, 1986



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้