

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

เครื่องรับและส่งสัญญาณด้วยแสงเลเซอร์ความเร็ว 64 กิโลบิตต่อวินาที  
64 kbps Free Space Optical Transceiver



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิศวกรรมโทรคมนาคม  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2541

เลขหมึก.....  
เอกสารนี้เป็นเอกสารของหอสมุดกลางให้บริการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
เลขทะเบียน..... 32632  
มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
วัน, เดือน, ปี 18 พ.ค. 2542

เครื่องรับและส่งสัญญาณด้วยแสงเลเซอร์ความเร็ว 64 กิโลบิตต่อวินาที  
64 kbps Free Space Optical Transceiver



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิศวกรรมโทรคมนาคม  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2541

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2541

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง


เรื่อง เครื่องรับและส่งสัญญาณด้วยแสงเลเซอร์ความเร็ว 64 กิโลบิตต่อวินาที

**64 kbps Free Space Optical Transceiver**

ผู้จัดทำ

1. นายเถลิงศักดิ์ ศรีพันธุ์ 38014170

2. นายปิยะบุตร บุญอร่ามเรือง 38014299

  
อาจารย์ที่ปรึกษา  
(ดร.ทองทาด วานิชศรี)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องรับและส่งสัญญาณด้วยแสงเลเซอร์  
ความเร็ว 64 กิโลบิตต่อวินาที  
64 Kbps Free Space Optical Transceiver

โดย นายเถลิงศักดิ์ ศรีพันธุ์ 38014170  
นายปิยะบุตร บุญอร่ามเรือง 38014299

อาจารย์ที่ปรึกษา คร.ทองทศ วานิชศรี

บทคัดย่อ

โครงการนี้เป็นการสร้างเครื่องรับและส่งด้วยแสงเลเซอร์ความเร็ว 64 กิโลบิตต่อวินาที โดยประกอบด้วย 2 ส่วนใหญ่คือ ภาคส่งซึ่งเป็นส่วนสร้างสัญญาณข้อมูล, เข้ารหัสแบบแมนเชสเตอร์ แล้วมอดูเลทแบบเอฟเอสเคและส่งด้วยเลเซอร์ไดโอด ซึ่งจะผลิตแสงความยาวคลื่น 650 นาโนเมตร อีกส่วนคือ ภาครับซึ่งจะรับแสงโดยใช้โฟโต ไดโอดแล้วขยายสัญญาณเพื่อการแยกสัญญาณ จุดประสงค์ที่เข้ารหัสแบบแมนเชสเตอร์ก็เพื่อให้่ายต่อการกู้สัญญาณนาฬิกาและถอดรหัสข้อมูล

ABSTRACT

This project is a 64 kbps free space optical transceiver. It consists of two parts. One is the transmitter which generates data and encodes with Manchester code. Then, it modulates data by FSK modulator and transmits by Laser diode which generates laser with 650 nm wavelength. The other is a receiver. It receives laser by photodiode, and amplifies for detecting. The objective in encoding by Manchester code is the convenience of recovering clock signal and decoding data.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



|                               |      |
|-------------------------------|------|
|                               | หน้า |
| 3.13 วงจรขยายทรานซิสเตอร์     | 75   |
| บทที่ 4 การทดลองและผลการทดลอง | 81   |
| บทที่ 5 บทวิจารณ์และบทสรุป    | 95   |
| ภาคผนวก                       |      |
| กิตติกรรมประกาศ               |      |
| หนังสืออ้างอิง                |      |



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญญภาพ

|   | หน้า |
|---|------|
| รูปที่ 1 บล็อกไดอะแกรมของโครงการ  | 2    |
| รูปที่ 2.1 แสดงความถี่เรโซแนนซ์ของคริสตอล                                   | 3    |
| รูปที่ 2.2 วงจรสมมูลของคริสตอล  | 4    |
| รูปที่ 2.3 แสดงคุณสมบัติของคริสตอลต่อความถี่                                | 5    |
| รูปที่ 2.4 ผลกระทบจากอุณหภูมิที่มีผลต่อความถี่เรโซแนนซ์                     | 6    |
| รูปที่ 2.5 แสดงการทำงานของวงจร tank circuit                                 | 6    |
| รูปที่ 2.6 แสดงรูปสัญญาณที่ผ่านวงจรเลือกความถี่                             | 7    |
| รูปที่ 2.7 แสดงรูปสัญญาณที่ป้อนผ่านวงจรขยาย                                 | 7    |
| รูปที่ 2.8 แสดงลักษณะการเริ่มเข้าสู่ออสซิลเลเตอร์                           | 8    |
| รูปที่ 2.9 วงจรออสซิลเลเตอร์ที่มีเฟสเลื่อนในแต่ละจุด 180 องศา               | 9    |
| รูปที่ 2.10 แสดงวงจรโดยทั่วไปของออสซิลเลเตอร์                               | 9    |
| รูปที่ 2.11 รูปวงจรมมูลของวงจรออสซิลเลเตอร์                                 | 10   |
| รูปที่ 2.12 รูปวงจรมมูลที่ไม่มีส่วนป้อนกลับ                                 | 10   |
| รูปที่ 2.13 แสดงรูปวงจรป้อนกลับ   | 10   |
| รูปที่ 2.14 แสดงวงจรโคพิทท์ออสซิลเลเตอร์                                    | 11   |
| รูปที่ 2.15 วงจรนับ 8   | 12   |
| รูปที่ 2.16 ไทม์ไดอะแกรมความสัมพันธ์ของ Clock, Qa, Qb, Qc                   | 13   |
| รูปที่ 2.17 วงจรนับ 6   | 14   |
| รูปที่ 2.18 วงจรนับแบบโปรแกรมได้  | 16   |
| รูปที่ 2.19 เจนเนเรเตอร์ของชิพรีจิสเตอร์ MLS ที่มี 4 สเตจ                   | 16   |
| รูปที่ 2.20 (a) K-map plot สำหรับวงจรกำเนิด MLS แบบ self-starting (b)       | 19   |
| รูปที่ 2.21 แสดงลักษณะสัญญาณของบิต 1 และ 0 ของรหัสแมนเชสเตอร์               | 20   |
| รูปที่ 2.22 แสดงวงจรและสัญญาณในการเข้ารหัสแมนเชสเตอร์                       | 21   |
| รูปที่ 2.23 แสดงหลักการของออสซิลเลชันของแสง                                 | 22   |
| รูปที่ 2.24 แสดงโครงสร้างทั่วไปของ LD                                       | 22   |
| รูปที่ 2.25 แสดงโครงสร้าง, ระดับพลังงานและลักษณะการเปลี่ยนแปลงของดัชนีหักเห | 23   |
| รูปที่ 2.26 แสดง Depletion zone   | 25   |
| รูปที่ 2.27 แสดงหลักการการทำงานการรับแสงและระดับพลังงานของ PIN-PD           | 26   |
| รูปที่ 2.28 แสดงหลักการการทำงานการรับแสงและระดับพลังงานของ APD              | 27   |
| รูปที่ 2.29 แสดงแรงดันไฟฟ้าที่ป้อนให้และ Photocurrent                       | 28   |

|   | หน้า |
|---|------|
| รูปที่ 2.30 แสดงวงจร high-impedance และผลตอบสนองความถี่                   | 29   |
| รูปที่ 2.31 แสดงวงจร Transimpedance และผลตอบสนองความถี่                   | 30   |
| รูปที่ 2.32 การดีโมคูเลทแบบนอน โคฮีเรนท์ของสัญญาณไบนารีเอฟเอสเค           | 32   |
| รูปที่ 2.33 แผนผังของหน่วยสังเคราะห์ความถี่                               | 35   |
| รูปที่ 2.34 เฟสชอยส์ปรากฏเป็นความถี่แปลกปลอมใกล้ๆ ความถี่เอาท์พุท         | 36   |
| รูปที่ 2.35 วงจรออสซิลเลเตอร์ที่ใช้คริสตอลออสซิลเลเตอร์                   | 37   |
| รูปที่ 2.36 ภาควิทยุคเตอร์แบบ IC ของ 4046                                 | 37   |
| รูปที่ 2.37 ตัวอย่างวงจรรูปฟิลเตอร์                                       | 38   |
| รูปที่ 2.38 คุณลักษณะในการเปลี่ยนความถี่ของเฟสล็อกกลูป                    | 39   |
| รูปที่ 2.39 ตัวอย่างวงจรหาร N เป็น IC เบอร์ TC9122                        | 39   |
| รูปที่ 2.40 วงจรเอฟเอสเคมอดูเลเตอร์                                       | 40   |
| รูปที่ 2.41 แสดงบล็อกไดอะแกรมของระบบควอดราเจอร์ตีเทคชั่น                  | 41   |
| รูปที่ 2.42 แสดงวงจร op amp monostable circuit                            | 41   |
| รูปที่ 2.43 ผลตอบสนองความถี่ของวงจรขยายสัญญาณช่วงกว้าง                    | 42   |
| รูปที่ 2.44 วงจรขยายสัญญาณช่วงกว้าง                                       | 42   |
| รูปที่ 2.45 วงจรสมมูลของวงจรขยายสัญญาณช่วงกว้างเพื่อหาเอาต์พุทอิมพีแดนซ์  | 43   |
| รูปที่ 2.46 วงจรสมมูลของวงจรขยายสัญญาณช่วงกว้างเพื่อหาอินพุทอิมพีแดนซ์    | 43   |
| รูปที่ 2.47 การกรองความถี่ในลักษณะสัญญาณต่างๆ กัน                         | 45   |
| รูปที่ 2.48 คุณลักษณะทางขนาดของวงจรความถี่ต่ำผ่านในทางอุดมคติ             | 46   |
| รูปที่ 2.49 ขนาดของ Butterworth Function ของออร์เดอร์ต่างๆ                | 46   |
| รูปที่ 2.50 วงจรเปรียบเทียบศักจาศัญญาณขาเข้า (+) และรูปสัญญาณ             | 46   |
| รูปที่ 2.51 วงจรเปรียบเทียบศักจาศัญญาณขาเข้า (-) และรูปสัญญาณ             | 47   |
| รูปที่ 2.52 การแสดงระดับสัญญาณโดยอาศัยไดโอดเรียงแสงสีต่างกัน              | 47   |
| รูปที่ 2.53 ภาพแสดงการสร้างระดับศักจาศาเปรียบเทียบกับจากศักจาศาไฟง่าย     | 48   |
| รูปที่ 2.54 วงจรคูณแบบกิลเบิร์ต   | 49   |
| รูปที่ 2.55 ไบอัส APD ด้วยแหล่งกำเนิดกระแสคงที่กับวงจร AGC อย่างง่าย      | 50   |
| รูปที่ 2.56 ไบอัส APD ด้วยวงจร Peak detection และ feedback ให้กับวงจร AGC | 51   |
| รูปที่ 2.57 วงจรขยายทรานอิมพีแดนซ์  | 51   |
| รูปที่ 2.58 วงจรสมมูลเพื่อหา forward gain ของวงจรขยายทรานอิมพีแดนซ์       | 52   |
| รูปที่ 2.59 วงจรสมมูลเพื่อหา feedback gain ของวงจรขยายทรานอิมพีแดนซ์      | 52   |
| รูปที่ 3.1 แสดงบล็อกไดอะแกรมของวงจร                                       | 54   |

|  | หน้า |
|--|------|
| รูปที่ 3.2 แสดงวงจรคริสตอลออสซิลเลเตอร์                                      | 54   |
| รูปที่ 3.3 แสดงวงจรหารความถี่ 180  | 55   |
| รูปที่ 3.4 แสดงวงจร shift register with XOR feedback ที่ใช้สร้างพัลส์แบบสุ่ม | 56   |
| รูปที่ 3.5 แสดงวงจรเข้ารหัสเมนเชสเตอร์                                       | 56   |
| รูปที่ 3.6 แสดงวงจรและไทม์โคอะแกรมของวงจรคู่สัญญาณนาฬิกา                     | 58   |
| รูปที่ 3.7 การทำงานของวงจรโมนอสเตเบิล มัลติไวเบรเตอร์ (ซึ่งเกิดช้อท)         | 59   |
| รูปที่ 3.8 ลักษณะการสร้างพัลส์บางอย่างของวงจรซึ่งเกิดช้อท                    | 59   |
| รูปที่ 3.9 วงจรโมนอสเตเบิล มัลติไวเบรเตอร์ ที่สร้างจากเนนค์เกต               | 60   |
| รูปที่ 3.10 แสดงบล็อกโคอะแกรมของวงจร FSK modulating                          | 61   |
| รูปที่ 3.11 แสดงรูปวงจรถอดรหัสโดยใช้ทรานซิสเตอร์                             | 61   |
| รูปที่ 3.12 แสดงวงจรเสมือนทางไฟลด์ของวงจรถอดรหัส                             | 61   |
| รูปที่ 3.13 แสดงส่วนของวงจรถอดรหัส   | 63   |
| รูปที่ 3.14 แสดงวงจร VCO   | 65   |
| รูปที่ 3.15 แสดงวงจรที่ใช้ในการออกแบบ VCO                                    | 65   |
| รูปที่ 3.16 แสดงวงจรขับเลเซอร์ไดโอด  | 67   |
| รูปที่ 3.17 แสดงวงจรสะท้อนกระแส  | 68   |
| รูปที่ 3.18 แสดงวงจร FSK demodulator โดยใช้ LM3089                           | 68   |
| รูปที่ 3.19 แสดงการไปอัสวงจรรขยายสัญญาณช่วงกว้าง                             | 69   |
| รูปที่ 3.20 วงจรรขยายสัญญาณช่วงกว้าง   | 70   |
| รูปที่ 3.21 บล็อกโคอะแกรมของวงจรรวมอัตรายขยายอัตโนมัติ                       | 71   |
| รูปที่ 3.22 วงจรรวมอัตรายขยายอัตโนมัติ                                       | 72   |
| รูปที่ 3.23 วงจร LPF แบบ Butterworth order 3 th                              | 72   |
| รูปที่ 3.24 แสดงวงจร BPF ที่แปลงจาก LPF                                      | 73   |
| รูปที่ 3.25 วงจรตัดสินระดับสัญญาณ  | 74   |
| รูปที่ 3.26 การไปอัสวงจรรขยายทรานอิมพีแดนซ์                                  | 75   |
| รูปที่ 3.27 วงจรรขยายทรานอิมพีแดนซ์  | 76   |
| รูปที่ 3.28 แสดงวงจรรวมภาคส่งของโครงการ                                      | 77   |
| รูปที่ 3.29 แสดงวงจรรวมภาคส่งของโครงการ                                      | 78   |
| รูปที่ 3.30 แสดงวงจรรวมภาครับของโครงการ                                      | 79   |
| รูปที่ 3.30 แสดงวงจรรวมภาครับของโครงการ                                      | 80   |
| รูปที่ 4.1.1 สัญญาณเอาท์พุทของวงจรคริสตอลออสซิลเลเตอร์ 10.24 MHz             | 81   |

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น ไม่ควรนำออกจำหน่ายโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

|   | หน้า |
|---|------|
| รูปที่ 4.2.1 แสดงสัญญาณ 10.24MHz และสัญญาณที่หารสิบ 1.024 MHz   | 81   |
| รูปที่ 4.2.2 แสดงสัญญาณ 1.024MHz และสัญญาณที่หารแปด 128 kHz   | 82   |
| รูปที่ 4.2.3 แสดงสัญญาณ 128 kHz และสัญญาณที่หารสอง 64 kHz   | 82   |
| รูปที่ 4.3.3 แสดงสัญญาณนาฬิกา,สัญญาณข้อมูล Pseudo-random และ<br>สัญญาณที่เข้ารหัสแมนเชสเตอร์                            | 83   |
| รูปที่ 4.4.1 แสดงสัญญาณที่วัดคร่อมความต้านทาน 10 โอห์มแทนเลเซอร์ไดโอด<br>เปรียบเทียบกับสัญญาณอินพุทของวงจร              | 83   |
| รูปที่ 4.5.1 แสดงสัญญาณที่เข้ารหัสแมนเชสเตอร์,สัญญาณนาฬิกาที่กู้มาได้และ<br>ข้อมูลที่ถอดรหัส                            | 84   |
| รูปที่ 4.5.2 แสดงสัญญาณข้อมูล Pseudo-random ทางด้านส่งเปรียบเทียบกับ<br>สัญญาณข้อมูลที่ถอดรหัส                          | 84   |
| รูปที่ 4.6.1 แสดงสัญญาณนาฬิกาที่ถูกกลับมาได้กับสัญญาณนาฬิกาที่ผ่านวงจรตัดลินสัญญาณ                                      | 85   |
| รูปที่ 4.6.2 แสดงสัญญาณข้อมูลที่ตีเทคได้กับสัญญาณที่ตีเทคแล้วผ่านวงจรตัดลินสัญญาณ                                       | 85   |
| รูปที่ 4.7.1 แสดงสัญญาณที่ได้จากวงจร FSK Modulator  | 86   |
| รูปที่ 4.7.2 แสดงความสัมพันธ์ระหว่างแรงดันควบคุมของ VCO กับความถี่และกำลังที่ได้  | 87   |
| รูปที่ 4.7.3 แสดงสเปกตรัมความถี่คลื่นพาห้ของวงจร FSK modulator  | 87   |
| รูปที่ 4.7.4 แสดงสเปกตรัมความถี่ของวงจร FSK modulator เมื่อมอดูเลตสัญญาณนาฬิกา  | 88   |
| รูปที่ 4.7.5 แสดงสเปกตรัมความถี่ของวงจร FSK modulator เมื่อมอดูเลต<br>สัญญาณข้อมูล Pseudo-random ที่เข้ารหัสแมนเชสเตอร์ | 88   |
| รูปที่ 4.8.1 แสดงการเปรียบเทียบระหว่างอินพุทของวงจรทรานซิมพีแคนซ์และสัญญาณเอาต์พุท                                      | 89   |
| รูปที่ 4.8.2 แสดงกราฟผลตอบสนองความถี่ของวงจรรายทรานซิมพีแคนซ์   | 90   |
| รูปที่ 4.8.3 แสดงการต่อวงจรเพื่อกำหนดปริมาณกระแสของวงจรรายทรานซิมพีแคนซ์  | 90   |
| รูปที่ 4.9.1 แสดงสัญญาณอินพุท ระดับสัญญาณควบคุม และเอาต์พุทเปรียบเทียบกับ   | 90   |
| รูปที่ 4.9.2 แสดงสัญญาณอินพุท ระดับสัญญาณควบคุม และเอาต์พุทเปรียบเทียบกับ   | 91   |
| รูปที่ 4.9.3 แสดงสัญญาณอินพุท ระดับสัญญาณควบคุม และเอาต์พุทเปรียบเทียบกับ   | 91   |
| รูปที่ 4.9.4 แสดงสัญญาณอินพุท ระดับสัญญาณควบคุม และเอาต์พุทเปรียบเทียบกับ   | 92   |
| รูปที่ 4.10.1 แสดงผลการทดลองการตอบสนองความถี่ของ BPF  | 93   |
| รูปที่ 4.11.1 แสดงสัญญาณเอาต์พุทของวงจรรายช่วงกว้างเปรียบเทียบกับสัญญาณอินพุท   | 93   |
| รูปที่ 4.11.2 แสดงผลตอบสนองของวงจรรายสัญญาณช่วงกว้าง  | 94   |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญตาราง

|  | หน้า |
|--|------|
| ตาราง 2.1 แสดงสถานะต่างๆ ของวงจรรนับเลขฐานสอง                                    | 13   |
| ตาราง 2.2 แสดงการนับของวงจร Direct reset counter                                 | 15   |
| ตาราง 2.3 MLS สำหรับชิพรีจิสเตอร์ที่มี 4 สเตจ                                    | 16   |
| ตาราง 2.4 ฟังก์ชันการป้อนกลับสำหรับ MLS  | 17   |
| ตาราง 2.5 MSL สำหรับชิพรีจิสเตอร์ 4 สเตจที่มีการป้อนกลับด้วยฟังก์ชัน C*D และ A*D | 18   |
| ตาราง 2.6 Non-MLS ที่ถูกสร้างขึ้นโดยชิพรีจิสเตอร์ 4 สเตจที่มีการป้อนกลับด้วย B*D | 19   |
| ตาราง 2.7 เปรียบเทียบคุณสมบัติของอุปกรณ์รับแสง                                   | 28   |
| ตาราง 3.1 ค่าของอุปกรณ์ต่างๆ ของวงจร Butterworth LPF                             | 73   |
| ตาราง 4.8.1 แสดงผลการทดลองหาผลตอบสนองความถี่ต่างๆ ของวงจรมายทราเนอิมพีแดนซ์      | 89   |
| ตาราง 4.10.1 แสดงผลการทดลองการหาผลตอบสนองความถี่ของวงจร BPF                      | 92   |



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 1

### บทนำ

การสื่อสารในปัจจุบันมีวิธีต่างๆ มากมาย การสื่อสารด้วยแสงก็เป็นการสื่อสาร ไร้สายวิธีหนึ่ง คุณลักษณะพิเศษของการสื่อสารด้วยแสงก็คือการใช้แสงทำให้ตัดปัญหาการรบกวนระหว่างกันเช่น สัญญาณไฟฟ้า และการใช้แสงนั้นทำให้สามารถส่งสัญญาณที่มีแบนด์วิธกว้างได้

โครงการนี้เป็นการสร้างเครื่องรับและส่งสัญญาณด้วยแสงเลเซอร์ โดยใช้ Laser Diode เป็นตัวส่ง และใช้ Photodiode เป็นตัวรับแสง โดยจะส่งข้อมูลดิจิทัลที่สร้างจากวงจร Pseudo-random Generator โดยมีสัญญาณ clock ความเร็ว 128 kbps โดยในการส่งนั้นใช้การเข้ารหัสแบบ manchester code แล้ว มอดูเลทกับความถี่พาหะ 10.7MHz ในแบบ FSK Modulation เพื่อให้ส่งได้ไกลยิ่งขึ้น


ดังนั้นในโครงการจะประกอบด้วยภาคส่งและภาครับ โดยที่ภาคส่งนั้นจะประกอบด้วยวงจรกำเนิดสัญญาณนาฬิกา 128 kbps วงจรสร้างสัญญาณข้อมูล Pseudo random โดยใช้สัญญาณที่ได้เป็นข้อมูลของโครงการที่ใช้ทำการส่ง วงจรเข้ารหัสสัญญาณแมนเชสเตอร์ วงจร FSK modulator โดยใช้หลักการของเฟสล็อกคูปในการมอดูเลทและวงจรขับสัญญาณเพื่อขับสัญญาณให้กับเลเซอร์ไดโอดสร้างสัญญาณแสงออกมา

ทางด้านรับใช้ Photodiode ในการรับสัญญาณผ่านวงจร Transimpedance เพื่อแปลงเป็นสัญญาณไฟฟ้า จากนั้นผ่านวงจรกรองช่วงความถี่เพื่อเลือกเฉพาะช่วงความถี่ที่ต้องการ จากนั้นทำการขยายสัญญาณด้วยวงจรขยายสัญญาณช่วงกว้าง จากนั้นผ่านวงจรควบคุมอัตราขยายอัตโนมัติ เพื่อให้ได้ค่าแรงดันของสัญญาณที่เหมาะสม จากนั้นผ่านสัญญาณเข้าวงจร FSK Demodulation ดิมอดูเลทสัญญาณออกจากความถี่พาหะ 10.7 MHz แล้วผ่านวงจรตัดสินใจสัญญาณ และส่งข้อมูลที่ได้ออกมา clock recovery เพื่อกู้สัญญาณ clock กลับมา แล้วนำข้อมูลแบบ manchester code กับ clock นั้นถอดรหัสนำข้อมูลออกมา

นอกจากนี้เพื่อให้สามารถส่งได้ไกลขึ้น จึงได้ทำการส่งแบบอเอรีโดยใช้เลเซอร์ไดโอด 3 ตัว และทางด้านรับได้ ใช้เลนส์ในการรวมแสงเข้าสู่ Photodiode

โดยบล็อกไดอะแกรมของโครงการ เครื่องรับและส่งสัญญาณด้วยแสงเลเซอร์ความเร็ว 64 กิโลบิตต่อวินาทีที่มีดังนี้

# 64 Kbps Free Space Optical Transceiver



รูปที่ 1 แสดงบล็อกไคอะแกรมของโครงการ

## บทที่ 2

### ทฤษฎีหรือหลักการ

ในระบบการสื่อสารโดยใช้แสงตามโครงการนี้จะต้องอาศัยความรู้ในเรื่องต่างๆ ได้แก่ วงจร ลังเคราะห์ความถี่, วงจรหารความถี่, วงจรขยายสัญญาณ, วงจรเปลี่ยนสัญญาณไฟฟ้าเป็นแสง, วงจรเปลี่ยนสัญญาณแสงเป็นไฟฟ้า ฯลฯ ซึ่งจะได้นำมาพูดถึงทฤษฎีต่างๆ ที่เกี่ยวข้องดังต่อไปนี้

#### 2.1 คริสตัลลออสซิลเลเตอร์


##### 2.1.1 คริสตัล (crystal)

คืออุปกรณ์สำคัญตัวหนึ่งซึ่งใช้กำเนิดสัญญาณทางไฟฟ้าที่ความถี่ต่างๆ เพื่อใช้ในระบบสื่อสารต่างๆ โดยเน้นจำพวกที่ทำมาจากควอตซ์ เพราะว่ามันมีความทนทาน, ราคาถูก และสามารถหาพบได้ตามธรรมชาติในปริมาณมาก

##### คุณสมบัติทั่วไปของคริสตัล


คริสตัลเป็นอุปกรณ์ที่ทำมาจากผลึกแร่ เช่น Quartz ซึ่งสามารถแสดงปรากฏการณ์ชนิดหนึ่งซึ่งเรียกว่า Piezoelectric effect ปรากฏการณ์นี้จะเกิดการแลกเปลี่ยนทางกลกับทางไฟฟ้าอยู่ 2 แบบคือ แบบแรกเป็นการเกิดแรงดันไฟฟ้าขึ้นระหว่างพื้นผิวหน้าทั้งสองด้านของคริสตัลเนื่องจากคริสตัลได้รับความเค้นทางกล เช่น การบีบ การอัด การเฉือน และการบิด ถ้าหากคริสตัลได้รับความเค้นอย่างต่อเนื่องเป็นคาบเวลาที่สม่ำเสมอ ผลลัพธ์ก็จะได้แรงดันไฟฟ้าสลับออกมาซึ่งสามารถนำมาประยุกต์ใช้ในไมโครโฟน แบบคริสตัล และภาครับของอุปกรณ์ที่ใช้เสียง เป็นต้น ในทางตรงข้าม แบบที่สองเป็นการทำให้คริสตัลเกิดการสั่นโดยการป้อนแรงดันไฟฟ้าสลับให้กับพื้นผิวหน้าทั้งสองของคริสตัลซึ่งประโยชน์ของปรากฏการณ์แบบนี้เองที่เราใช้ในเครื่องกำเนิดความถี่

กราฟซึ่งแสดงขนาดของการสั่นต่อความถี่ของแรงดันที่ป้อนให้ถูกแสดงในรูปที่ 2.1 จะเห็นว่าความถี่ที่ใช้ถูกเปลี่ยนแปลงอย่างช้าๆ ในขณะที่ขนาดของการสั่นจะเปลี่ยนแปลงตามความถี่ของแรงดันที่ทำให้คริสตัลเกิดการสั่นสูงสุด เรียกว่า ความถี่เรโซแนนซ์ (Resonant Frequency) โดยแต่ละตัวจะถูกกำหนดความถี่ขั้นมูลฐานให้เป็นความถี่เฉพาะ โดยในรูปเกิดขึ้นที่ความถี่ประมาณ 2.2 kHz ซึ่งโดยทั่วไปคริสตัลจะมีการสั่นสะเทือนที่รวดเร็วและสูงมากที่ความถี่เรโซแนนซ์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับรูปที่ 2.1 แสดงความถี่เรโซแนนซ์ของคริสตัลให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับคริสตอลที่ยังไม่ได้บรรจุลงตัวถัง สามารถจะแทนได้ด้วยวงจรสมมูล RLC เรโซแนนซ์ ในรูปที่ 2.2 โดย  $R_s$  แทนวงจรสมมูลของความต้านทานทางกลที่ทำให้เกิดการสูญเสียพลังงาน  $L_s$  แทนวงจรสมมูลของมวลทางกลตามธรรมชาติของผลึก  $C_s$  แทนวงจรสมมูลแทนแรงทางกลที่ทำให้ผลึกกลับคืนสู่สภาพเดิม (ความยืดหยุ่น)  $C_p$  แทนวงจรของค่าของความจุไฟฟ้า (Electrostatic Capacitor) เกิดขึ้นจากขั้วโลหะกับตัวคริสตอลเองที่ทำหน้าที่เป็นไดอิเล็กตริก และตัวเก็บประจุที่ข้อยื่นอื่นๆ เมื่อทำการวัดค่า  $L_s$  แล้วพบว่ามามีค่ามากเมื่อเทียบกับ  $R_s$  และ  $C_s$  ดังนั้นวงจรสมมูลของคริสตอลจึงกลายเป็นวงจรซึ่งมีค่าเสถียรภาพทางความถี่สูง ( High-Q Tank ) และถูกให้แทนวงจรเทงก์ในการกำหนดความถี่ให้แก่วงจรออสซิลเลเตอร์



รูปที่ 2.2 วงจรสมมูลของคริสตอล

คริสตอลที่แทนด้วยวงจรสมมูลในรูปที่ 2.2 สามารถที่จะทำงานเป็นวงจรเรโซแนนซ์แบบอนุกรมหรือแบบขนานอย่างใดอย่างหนึ่ง ที่วงจรเรโซแนนซ์แบบอนุกรม ( Series resonant ) ความถี่ที่ได้ ( $f_s$ ) จะเกิดขึ้นเมื่อค่ารีแอกแตนซ์ของ  $L_s$  และ  $C_s$  เท่ากัน ทำให้เหลือแต่ค่า  $R_s$  กับ  $C_p$  ซึ่งเป็นค่า impedance น้อยๆ ความถี่เรโซแนนซ์แบบอนุกรมจะถูกกำหนดโดยคุณสมบัติทางกลเท่านั้น เหนือความถี่  $f_s$  ขึ้นไปเล็กน้อย ค่ารีแอกแตนซ์ของ  $L_s$  และ  $C_s$  จะรวมกันเป็นค่า  $X_L$  ซึ่งเมื่อขนานกับ  $C_p$  และตัวเก็บประจุอื่นๆ ในวงจรแล้ว จะเปลี่ยนเป็นวงจรเรโซแนนซ์แบบขนาน ( Parallel resonant ) หรือโพลครเรโซแนนซ์คริสตอล ซึ่งเหลือแต่ค่าความต้านทานที่เรียกว่า ค่าความต้านทานอนุกรมสมมูล ( Equivalent series resistance :SR ) ความถี่เรโซแนนซ์ที่ได้ ( $f_p$ ) สามารถกำหนดได้จากอุปกรณ์ภายนอกที่เป็นวงจรออสซิลเลเตอร์และตัวคริสตอลเอง

ความถี่เรโซแนนซ์  $f_s$  สามารถหาได้โดย

$$f_s = \frac{1}{2\pi\sqrt{L_s C_s}} \quad 2.1$$


ความถี่  $f_p$  โดย

$$f_p = \frac{1}{2\pi\sqrt{L_s C}} \quad 2.2$$

$$C = \frac{C_s C_p}{C_s + C_p} \quad 2.3$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการใช้งาน คริสตอลจะทำงานร่วมกับวงจรประกอบที่เรียกว่า ค่าความจุของโหลด ( Load Capacitance:  $C_L$ ) ซึ่งมีค่าประมาณ 10-100 pF ถ้า  $C_L$  มีค่าลดลงจะทำให้ความถี่เรโซแนนซ์ของวงจรรวม (คริสตอลรวมกับ  $C_L$ ) มีค่าเพิ่มขึ้นจะทำให้ค่าความนำของคริสตอลก็จะเพิ่มขึ้นด้วย โดยปกติวงจรออสซิลเลเตอร์ ที่ใช้วงจรเรโซแนนซ์แบบขนานจะมีอัตราการเปลี่ยนแปลงค่าอินดักทิฟของความนำไฟฟ้า ( $X_L$ ) ต่อความถี่ ( $\Delta x/\Delta t$ ) ต่ำกว่าแบบอนุกรม ดังนั้นการจูนในวงจรเรโซแนนซ์แบบขนานจึงทำได้ดีกว่าเพราะความถี่ที่สูงกว่าและต่ำกว่าความถี่เรโซแนนซ์จะถูกลดลงอย่างรวดเร็วซึ่งทำให้มีเสถียรภาพดี



รูปที่ 2.3 แสดงคุณสมบัติของคริสตอลต่อความถี่


รูปที่ 2.3 เป็นการสรุปคุณลักษณะคริสตอลซึ่งแสดงว่ารีแอคแตนซ์ ( $X_C, X_L$ ) กับความถี่ ความถี่ ซึ่ง  $X_L$  จะถูกเปลี่ยนเป็น  $X_C$  อย่างทันที (ความต้านทานเข้าใกล้ค่าสูงสุด) เรียกว่า Anti-resonance ซึ่งวงจรออสซิลเลเตอร์ส่วนใหญ่จะไม่กำหนดค่าที่แน่นอนไว้

นอกจากนี้ยังมีคุณสมบัติปลีกย่อยของคริสตอลอีกอย่างหนึ่ง คือ ความสัมพันธ์ระหว่างความหนาแน่นของแผ่นควอตซ์กับความถี่เรโซแนนซ์ คือ  $h=65.5/f_r$  เมื่อ  $h$  คือความหนาของ คริสตอลหนวายเป็นนิ้ว และ  $f_r$  คือความถี่เรโซแนนซ์ หน่วยเป็น kHz สมการนี้ใช้กับความถี่สูงๆ และแผ่นควอตซ์ที่ใช้ต้องบางมาก ๆ ซึ่งที่ความถี่สูงกว่า 30 MHz คริสตอลเปราะบางและแตกหักง่าย ถ้าใช้วิธีการตัดแบบธรรมดาซึ่งจะทำให้ผลิตภัณฑ์ที่ได้มีราคาสูง ดังนั้นเพื่อจะหลีกเลี่ยงปัญหานี้โดยใช้ขบวนการเคมีทำงานจนได้แผ่นควอตซ์บางๆ วิธีการนี้จะทำให้ได้ความถี่สูงกว่า 350 MHz แต่ก็ยังมีราคาสูง ด้วยเหตุนี้ถ้าต้องการความถี่เรโซแนนซ์ที่สูงกว่า 30 MHz สามารถทำได้โดยการใช้โอเวอร์โทน (Overtone) ของความถี่พื้นฐาน (Fundamental Frequency) เช่น โอเวอร์โทนที่ 3, 5, 7 และ 9 เช่น ถ้าต้องการความถี่ 30 MHz ซึ่งก็คือโอเวอร์โทนที่ 3 ของคริสตอลที่มีความถี่พื้นฐาน 10 MHz ดังนั้น คริสตอลที่ใช้จึงมีราคาถูกและสามารถผลิตความถี่ได้สูงถึง 200 MHz อย่างไรก็ตามการใช้โอเวอร์โทนของคริสตอลที่ผ่านขบวนการเคมีจะมีความถี่สูงถึง 500 MHz

ในการใช้งานความถี่คริสตอลจะไม่แน่นอนเหมือนที่คิดไว้บนตัวถัง ขึ้นอยู่กับอิทธิพลบางอย่างที่ทำให้ คริสตอลเปลี่ยนแปลงความถี่ได้แก่ อุณหภูมิและเวลา ( Aging) ซึ่งมีความสัมพันธ์ของอุณหภูมิกับความถี่เรโซแนนซ์จะไม่คงที่ ( ดังรูปที่ 2.4 ) คริสตอลทำงานที่ความถี่เรโซแนนซ์ ดังนั้นการป้อนกลับระหว่างอินพุตกับเอาต์พุตจะต้องระวังไม่ให้แรงคั่นคกร้อมตัวคริสตอลมากเกินไป ซึ่งอาจทำให้คริสตอลทำงานผิดพลาดและเกิดความร้อนภายในตัวคริสตอลเองจนถึงระดับหนึ่งแล้วอาจจะทำลายตัวมันเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนักผู้ขาดเห็นาไปเซบระโยชนดานการค้ำ  
ได้

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.4 ผลกระทบจากอุณหภูมิที่มีผลต่อความถี่เรโซแนนซ์

2.1.2 ออสซิลเลเตอร์ (Oscillators)

Oscillator เป็นวงจรป้อนกลับแบบบวกที่สามารถสร้างเอาต์พุตเป็นความถี่ค่าคงที่ค่าหนึ่งได้ด้วยตัวเองเพียงแต่จ่ายแหล่งพลังงานให้โดยไม่ต้องมีการให้อินพุตแก่วงจร สำหรับโครงงานนี้เราใช้งาน Oscillator ในการผลิตความถี่ในช่วง FM 88-108 MHz โดยสัญญาณที่ผลิตออกมาเป็นสัญญาณ Sine LC Circuit

วงจรออสซิลเลเตอร์มีส่วนประกอบของ วงจร LC แบบ Tank Circuit อยู่ซึ่งวงจรนี้เป็นส่วนที่ใช้กำหนดความถี่ในการออสซิลเลต และการทำงานของมันเป็นคือ เริ่มแรกจากรูป 2.5(a) สมมุติให้ตัวเก็บประจุ นั้นถูก charge อยู่ก่อนแล้ว เมื่อตัวเก็บประจุ discharge ผ่านตัวเหนี่ยวนำจะเกิดสนามแม่เหล็กรอบตัวเหนี่ยวนำ หลังจากตัวเก็บประจุ discharge จนเสร็จแล้วสนามจะค่อยๆสลายไปและกระแสจะไหลต่อ ดังในรูป 2.5 (b) ในขณะนี้ตัวเก็บประจุจะ charge ในขั้วตรงข้าม หลังจากสนามหายไปตัวเก็บประจุจะทำตัวเหมือนแหล่งจ่าย ในขณะที่กระแสได้ไหลทวนจากตอนแรก รูป 2.5(c) แสดงการ discharge ของตัวเก็บประจุเป็นครั้งที่สอง และรูป 2.5(d) แสดงให้เห็นว่าตัวเหนี่ยวนำทำตัวเป็นแหล่งจ่ายและ charge ตัวเก็บประจุกลับไปมีขั้วดังตอนแรกในรูป 2.5(a)



รูปที่ 2.5 แสดงการทำงานของวงจร tank circuit

อุปกรณ์ทั้งสองตัวนี้เป็นอุปกรณ์สะสมพลังงาน มันจะแลกเปลี่ยนพลังงานไปมาในอัตราที่คงที่ ด้วยค่าความเหนี่ยวนำ (L) และค่าความจุ (C) ความถี่ในการออสซิลเลตคือ


$$f_o = \frac{1}{2\pi\sqrt{LC}} \tag{2.4}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สมการนี้คือสมการความถี่เรโซแนนซ์ (resonant frequency) วงจร LC ที่ถูกกระตุ้นนี้ควรจะผลิตความถี่ที่ความถี่เรโซแนนซ์ออกมาได้ตลอดแต่ในความเป็นจริงจะมีความต้านทานแฝงอยู่ในวงจรทำให้เกิดการลดทอนขึ้นในวงจร ในวงจรจริงจึงต้องมีวงจรส่วนที่จะมาขยายเพื่อชดเชยส่วนที่เสียไปและทำให้สร้างสัญญาณที่มีขนาดคงที่ได้


### Oscillator Theory

พื้นฐานของ Sine Wave Oscillator ที่สำคัญคือ Oscillator จะต้องผลิตความถี่ออกมาเพียงความถี่เดียวเท่านั้น เพื่อความเข้าใจในหลักในการของ Oscillator ให้ลองจินตนาการว่ามีความถี่ต่างๆมากมายหลายความถี่อยู่ที่จุดเริ่มต้นของวงจร แล้วความถี่ต่างๆเหล่านี้ต่างผ่านเข้าสู่วงจรเลือกความถี่(Frequency-Selection Network) ซึ่งเมื่อผ่านวงจรเลือกความถี่แล้วทำให้ขนาดลดลงและเฟส เปลี่ยนไป ต่อมาความถี่เหล่านี้ผ่านวงจรขยายเพื่อทดแทนขนาดที่สูญเสียไปในวงจรเลือกความถี่ ตามความคาดหวังของเรา เราต้องการความถี่เพียงความถี่เดียวที่เมื่อผ่านวงจรขยายแล้วมีทั้งขนาดและเฟสเหมือนกับความถี่เริ่มต้น จากนั้นโดยการต่อเอาท์พุทของวงจรขยายกลับไปสู่จุดเริ่ม เราจะได้ Oscillator ที่ผลิตความถี่เพียงความถี่เดียว ดังอธิบายในรูป 2.6



รูปที่ 2.6 แสดงรูปสัญญาณที่ผ่านวงจรเลือกความถี่

$f_0$  เป็นความถี่ที่ต้องการในการออสซิลเลต  $f_H$  เป็นความถี่ที่สูงกว่า  $f_L$  เป็นความถี่ที่ต่ำกว่า จากรูปเห็นว่าความถี่ทุกความถี่จะเกิดการลดทอนทางขนาดลงเหลือเพียง  $1/3$  แต่มีเพียงความถี่  $f_0$  เพียงความถี่เดียวเท่านั้นที่มีเฟสตรง  $f_0$




รูปที่ 2.7 แสดงรูปสัญญาณที่ป้อนผ่านวงจรขยาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากนั้นนำเอาที่พหุทั้งสามจากวงจรเลือกความถี่ไปผ่านวงจรขยายที่มีอัตราขยายเป็น 3 จะได้ความถี่  $f_0$  เพียงความถี่เดียวที่ออกมามีทั้งขนาดและเฟสตรงกับต้นแบบ จากนั้นเพียงแต่ต่อเอาที่พหุของวงจรขยายเข้าที่อินพุทของวงจรเลือกความถี่ก็จะครบรอบ ขณะนี้มีเพียงความถี่เดียวเท่านั้นที่เคลื่อนที่ผ่านในรูปได้อย่างสมบูรณ์โดยไม่มีเฟสของขนาดและเฟส หรือพูดได้อีกอย่างว่ามีเพียงความถี่เดียวเท่านั้นที่จะมี loop gain เป็น 1 ส่วนความถี่อื่นๆจะถูกลดทอนลงทุกครั้งที่ผ่านมาครบรอบเนื่องจากความต่างของเฟสที่สะสมมากขึ้นจะเป็นตัวหน่วงมันเอง

เนื่องจากในตอนแรกขนาดของ  $f_0$  อาจจะมีขนาดไม่มากพอ เพื่อเป็นการเพิ่มขนาดให้ได้ตามต้องการในช่วงแรก loop gain  $> 1$  แต่ไม่มากเกินไป และเมื่อได้ขนาดตามที่ต้องการแล้ว loop gain = 1 ในความพยายามที่จะเพิ่มขนาดสัญญาณในช่วงแรกนั้นต้องระวังในเรื่องขนาด  $f_0$  ไม่ให้มากเกินไปซึ่งจะทำให้วงจรขยายเกิดการอิ่มตัว (Saturation) ข้อควรระวังในการเพิ่มขนาดสัญญาณ หากว่า loop gain นั้นมากกว่า 1 มากเกินไปจะเกิดการผิดเพี้ยนขึ้นเป็นผลให้รูปสัญญาณที่ได้ออกมานั้น ไม่ได้เป็นสัญญาณไซน์




รูปที่ 2.8 แสดงลักษณะการเริ่มเข้าสู่การออกซิเลต

ส่วนความถี่ต่างๆที่จุดเริ่มนั้นมาจากไหน คำตอบคือความถี่เหล่านี้มาจาก Noise ที่เกิดจาก Op-amp และส่วนต่างๆของวงจร รวมถึง Transient Voltage ที่จะได้มาตอนที่เราเปิดแหล่งจ่ายไฟ Noise และ Transient Voltage ที่ได้จะประกอบด้วยความถี่หลายๆความถี่รวมถึงความถี่ในการ Oscillate ด้วย จากตัวอย่างดังกล่าวจะเห็นว่าความถี่ที่ผ่านวงจรเลือกความถี่และที่ผ่านวงจรขยายจะไม่เกิดการเลื่อนของเฟสเลย แต่ในทางปฏิบัติ จะเกิดการเลื่อนของเฟสขึ้นทำให้การออกแบบวงจรจะต้องทำให้วงจรเลือกความถี่มีการเลื่อนของเฟส  $180^\circ$  และวงจรขยายต้องมีการเลื่อนเฟส  $180^\circ$  เช่นกัน เพื่อให้เฟสของสัญญาณที่จุดเริ่มตรงกัน หรือ เพื่อให้ loop phase เป็น  $0^\circ$

ส่วนของวงจรเลือกความถี่นั้นจะใช้ Tank Circuit ที่ความถี่ Resonant วงจรให้การเลื่อนเฟส  $180^\circ$  ซึ่งขั้นตอนนี้สามารถเขียนแสดงได้ดังในรูป 2.9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.9 วงจรออสซิลเลเตอร์ที่มีเฟสเลื่อนในแต่ละจุด 180°

จากหลักการข้างต้นสามารถสรุปหลักในการสร้าง Oscillator ได้ดังนี้

1. ส่วนขยายมีการขยายและมีเฟสขีฟ 0° ขณะที่ส่วนของการป้อนกลับมี loss มีเฟสขีฟ 0° หากการขยายมีมากกว่า loss, loop phase จะมากกว่า 1 และ ระบบจะออสซิลเลต
2. ส่วนขยายมีการขยายและมีเฟสขีฟ 180° ขณะที่ส่วนป้อนกลับมี loss และมีเฟสขีฟ 180° เฟสของ loop phase จะเป็น 0° และหากมีการขยายมากกว่า loss, loop gain จะมากกว่า 1 และ ระบบจะออสซิลเลต

หลักของบาร์เฮาส์ (Barkhausen Criterion)

พิจารณาจากรูป เป็นวงจรทั่วๆ ไปของวงจรออสซิลเลเตอร์



รูปที่ 2.10 แสดงวงจรโดยทั่วๆ ไปของออสซิลเลเตอร์

จะเห็นว่าวงจรอยู่ในรูปของวงจรป้อนกลับ สามารถเขียน Gain ของวงจรดังนี้

$$G = \frac{A}{1 - A\beta} \tag{2.5}$$

$\beta$  เป็น feedback factor


การทำให้ออสซิลเลต gain (G) จะต้องมีค่าเป็นอนันต์ ดังนั้นตัวหารจะต้องเป็นศูนย์

$$|1 - \beta A| = 0 \tag{2.6}$$


หรือ  $|\beta A| = 1$  และมุมเฟสของ  $(\beta A) = 0$  ค่า  $\beta A$  นี้เรียกว่า loop gain และค่า  $\beta, A$  เป็นฟังก์ชันของความถี่ สมการที่ 2.6 เรียกว่า Barkhausen Criterion ซึ่งเป็นสมการที่ใช้หาความถี่ในการออสซิลเลตและ gain ของวงจรขยายได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใด ทั้งสิ้น ยกเว้น กรณีที่เห็นเหตุจำเป็น และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทำการแปลงรูปที่ 2.10 เป็นวงจรสมมูลในรูปที่ 2.11



รูปที่ 2.11 รูปวงจรสมมูลของวงจรออสซิลเลเตอร์



รูปที่ 2.12 รูปวงจรสมมูลที่ไม่มีส่วนป้อนกลับ

$R_o$  เป็นค่าความต้านทานด้านออก(output impedance)

$R_i$  เป็นค่าความต้านทานด้านเข้า(input impedance)

$A_v$  เป็นอัตราขยายคิกคาแบบลบ(negative voltage gain)

$Z_L$  effective load without feedback

เราจะได้ค่า gain ที่ปราศจาก feed back (A)


$$A = A_v \frac{Z_L}{Z_L + R_o}$$

2.7

เมื่อ

$$Z_L = (Z_1 + Z_2) // Z_3 = \frac{(Z_1 + Z_2)Z_3}{Z_1 + Z_2 + Z_3}$$

2.8



รูปที่ 2.13 แสดงรูปวงจรป้อนกลับ

จากรูปแสดงวงจรป้อนกลับเราจะได้ feed back factor คังนี้

$$\beta = \frac{Z_2}{Z_1 + Z_2}$$

2.9

สมมติให้อิมพีแดนซ์ทั้งสามเป็นรีแอคทีฟอย่างเดี่ยว(Pure Reactive)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 $Z_1 = jX_1 \quad Z_2 = jX_2 \quad Z_3 = jX_3$   
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เราจะ ได้สมการแสดง loop gain ดังนี้

$$\beta A = A_v \frac{-X_2 X_3}{-X_3 X_1 - X_2 X_3 + jR_0 (X_1 + X_2 + X_3)} \quad 2.10$$

มุมเฟสของ  $\beta A$  ต้องเป็นศูนย์ทำให้ส่วนจินตภาพในสมการเป็นศูนย์

$$X_1 + X_2 + X_3 = 0 \quad 2.11$$

สมการนี้เป็นสมการที่ให้ค่าความถี่ที่ออสซิลเลต

หากเราทำการตั้งค่า loop gain เท่ากับหนึ่ง จะได้

$$|\beta A| = A_v \frac{-X_2 X_3}{-X_3 X_1 - X_2 X_3} = 1 \quad 2.12$$

$$A_v \frac{-X_2 X_3}{-X_3 (X_1 + X_2)} = 1 \quad 2.13$$

จากสมการ 2.11  $X_1 + X_2 = -X_3$  แทนลงในสมการ 2.13 จะได้

$$|A_v| = \frac{X_3}{X_2} \quad 2.14$$

จากสมการนี้บอกให้ทราบถึงค่าอัตราขยายค่าสุดของวงจรขยายที่ต้องการในการออสซิลเลต ซึ่งวงจรขยายที่ใช้จริงจะมีอัตราขยายเป็นลบ


สำหรับออสซิลเลเตอร์ที่มีรูปแบบวงจรดังรูปที่ 2.10 คือ Hartley Oscillator และ Colpitts Oscillator โดยจะต่างกันที่การแทนตำแหน่งของอุปกรณ์จากตัวเก็บประจุในแบบหนึ่งเป็นตัวเหนี่ยวนำในอีกแบบหนึ่ง แต่แบบ Hartley นั้นมีข้อคือดีกว่า คือ การแทนที่  $Z_1, Z_2$  ด้วยตัวเหนี่ยวนำนั้น เมื่อวางตัวเหนี่ยวนำสองตัวไว้ใกล้ๆกันจะเกิดการ coupling กันทำให้ความถี่ที่ได้ไม่เท่ากับที่คำนวณ อีกข้อหนึ่งคือ ตัวเหนี่ยวนำไม่สามารถที่จะปรับเปลี่ยนค่าได้ง่าย ไม่เหมือนในตัวเก็บประจุ

### โคพิทต์ออสซิลเลเตอร์ (Colpitts Oscillator)

โคพิทต์ออสซิลเลเตอร์จะมีโครงสร้างดังนี้

$Z_1, Z_2$  เป็นตัวเก็บประจุ

$Z_3$  เป็นตัวเหนี่ยวนำ



รูปที่ 2.14 แสดงวงจรโคพิทต์ออสซิลเลเตอร์

จากหลักการต่างๆ ไปของออสซิลเลเตอร์ที่ได้กล่าวมาแล้วจะนำมาใช้ในการวิเคราะห์ ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานี้เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา  $X_1 = \omega L_1$   $X_2 = \frac{-1}{\omega C_2}$   $X_3 = \frac{-1}{\omega C_3}$  ของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ในการออกซิงเกิลหาได้จากสมการที่ 2.11  $X_1+X_2+X_3=0$

$$\omega L_1 - \frac{1}{\omega C_2} - \frac{1}{\omega C_3} = 0 \tag{2.15}$$

$$\omega^2 = \frac{1}{L_1} \frac{(C_2 + C_3)}{C_2 C_3} \tag{2.16}$$

กำหนดให้  $C_s = \frac{C_2 C_3}{(C_2 + C_3)}$ ,  $f_0 = \frac{1}{2\pi\sqrt{L_1 C_s}}$


และสามารถหาค่า gain ค่าสุดจากสมการ 2.14 เมื่อ  $|X_2| = \frac{1}{\omega C_2}$   $|X_3| = \frac{1}{\omega C_3}$

$$A_v = \frac{C_2}{C_3} \tag{2.17}$$

เนื่องจากค่า gain จะต้องมากกว่า 1 ดังนั้นค่า  $C_2$  จะต้องมามีค่ามากกว่า  $C_3$

### 2.2 วงจรนับ (Counter)

วงจรถับเป็นอีกวงจรถับหนึ่งที่มีความสำคัญและใช้มากในวงจรถับดิจิทัลอิเล็กทรอนิกส์ เป็นวงจรถับสำหรับนับจำนวนสัญญาณเข้า เริ่มจากค่าหนึ่งไปอีกค่าหนึ่ง แล้วกลับไปเริ่มต้นมาจากค่าเดิมใหม่



รูปที่ 2.15 วงจรถับ 8


ถ้านำฟลิปฟล็อปชนิดทอกเกิล (T) มาต่อกันดังรูปที่ 2.15 โดยป้อนสัญญาณนาฬิกา (Clock) ให้กับฟลิปฟล็อป A แล้วต่อเอาต์พุต Q ของ A ให้กับ T ของฟลิปฟล็อป B และต่อเอาต์พุต Q ของ B ให้กับ T ของฟลิปฟล็อป C แบบนี้ไปเรื่อย ๆ วงจรถับแบบนี้จะเป็นวงจรถับแบบเลขฐานสอง (Binary Counter) การทำงานของวงจรถับนี้สมมุติสถานะเริ่มต้นให้  $Q_A=0, Q_B=0, Q_C=0$  เมื่อสัญญาณนาฬิกาครั้งที่หนึ่งเข้ามา ขณะที่สัญญาณนาฬิกาเปลี่ยนจาก 1 ไปเป็น 0 จะทำให้  $Q_A$  เปลี่ยนเป็น 1 เท่ากับว่าสัญญาณที่ T ของฟลิปฟล็อป B เปลี่ยนจาก 0 ไปเป็น 1  $Q_B$  จะยังคงเป็น 0 อยู่เช่นเดิม เมื่อ  $Q_B$  ไม่เปลี่ยนสถานะก็เท่ากับไม่มีสัญญาณให้ T ของฟลิปฟล็อป C  $Q_C$  จะยังคงสถานะเดิมต่อไป เมื่อสัญญาณนาฬิกาครั้งที่สองเข้ามา ขณะที่เปลี่ยนจาก 1 ไปเป็น 0 จะทำให้  $Q_A$  เปลี่ยนจาก 1 ไปเป็น 0 ก็เท่ากับ T ของฟลิปฟล็อป B เปลี่ยนจาก 1 ไปเป็น 0 ด้วย ก็จะทำให้  $Q_B$  เปลี่ยนจาก 0 ไปเป็น 1 นั่นคือสัญญาณที่ T ของฟลิปฟล็อป C เปลี่ยนจาก 0 ไปเป็น 1 ด้วย  $Q_C$  จึงยังคงรักษาสถานะเดิมไว้ต่อไป เมื่อสัญญาณนาฬิกาครั้งที่สามเข้ามา ขณะที่เปลี่ยนจาก 1 ไปเป็น 0  $Q_A$  จะเปลี่ยนจาก 0 ไปเป็น

1 ก็เท่ากับ T ของฟลิปฟล็อป B เปลี่ยนจาก 0 ไปเป็น 1 ด้วย  $Q_B$  ก็จะยังรักษาสถานะเดิมไว้ต่อไป นั่นคือสัญญาณที่ T ของฟลิปฟล็อป C ไม่เปลี่ยน ก็จะทำให้  $Q_C$  ยังรักษาสถานะเดิมไว้ต่อไป เมื่อสัญญาณนาฬิกาครั้งที่สี่เข้ามา ขณะที่เปลี่ยนจาก 1 ไปเป็น 0 จะทำให้  $Q_A$  เปลี่ยนจาก 1 ไปเป็น 0 นั่นคือที่ T ของฟลิปฟล็อป B เปลี่ยนจาก 1 ไปเป็น 0 ด้วย  $Q_B$  ก็จะเปลี่ยนจาก 1 ไปเป็น 0 นั่นคือที่ T ของฟลิปฟล็อป C เปลี่ยนจาก 1 ไปเป็น 0 ด้วย ก็จะทำให้  $Q_C$  เปลี่ยนจาก 0 ไปเป็น 1 จากที่กล่าวมานี้พอจะสรุปการทำงานได้ดังตารางต่อไปนี้

| Clock No. | $Q_C$ | $Q_B$ | $Q_A$ |
|-----------|-------|-------|-------|
| 0         | 0     | 0     | 0     |
| 1         | 0     | 0     | 1     |
| 2         | 0     | 1     | 0     |
| 3         | 0     | 1     | 1     |
| 4         | 1     | 0     | 0     |
| 5         | 1     | 0     | 1     |
| 6         | 1     | 1     | 0     |
| 7         | 1     | 1     | 1     |
| 8         | 0     | 0     | 0     |

ตารางที่ 2.1 แสดงสถานะต่างๆ ของวงจรนับเลขฐานสอง

จากตารางนี้จะเห็นได้ว่าสถานะของ  $Q_A$  จะเปลี่ยนไปทุกครั้งที่มีสัญญาณนาฬิกาเข้ามา  $Q_B$  จะเปลี่ยนสถานะไปทุก ๆ สองครั้งของสัญญาณนาฬิกาที่เข้ามา และ  $Q_C$  จะเปลี่ยนสถานะไปทุก ๆ สี่ครั้งของสัญญาณนาฬิกาที่เข้ามา และเมื่อสัญญาณนาฬิกาเข้ามาครบแปดครั้ง สถานะของ Q ของวงจรก็จะไปเริ่มต้นใหม่ จึงเป็นวงจรนับ 8 วงจรแบบนี้จะให้นับเท่าไร ขึ้นอยู่กับจำนวนฟลิปฟล็อปที่นำมาต่อกัน โดยมีความสัมพันธ์กันเป็น  $2^N = M$  ในเมื่อ N เป็นจำนวนฟลิปฟล็อป M เป็นจำนวนนับที่สถานะของวงจรจะกลับไปตั้งต้นใหม่ ในตัวอย่างนี้  $N=3$  จึงเป็นวงจรนับ 8 ดังนั้นวงจรนับแบบนี้จึงนับได้เท่ากับค่าของฐานของเลขฐานสองเท่านั้น จะนับจำนวนอื่นไม่ได้ จากตารางนี้เราก็สามารถจะเขียนไทม์ไคอะแกรมได้ดังต่อไปนี้




รูปที่ 2.16 ไทม์ไคอะแกรมความสัมพันธ์ของ Clock,  $Q_A$ ,  $Q_B$  และ  $Q_C$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของสำนักงานหอการค้าขอนแก่น โดยผู้จัดทำมีใบแจ้งประโยชน์ด้านการค้า ไม่ว่ากรรมใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากไทม์โคดอะแกรมนี้ จะเห็นว่า ความถี่ของสัญญาณ  $Q_A$  จะเป็น  $1/2$  เท่าของสัญญาณนาฬิกา ความถี่ของสัญญาณ  $Q_B$  จะเป็น  $1/2$  เท่าของ  $Q_A$  และความถี่ของสัญญาณ  $Q_C$  จะเป็น  $1/2$  เท่าของ  $Q_B$  แต่ความกว้างของสัญญาณ  $Q_A$  จะเป็น 2 เท่าของความกว้างของสัญญาณนาฬิกา ความกว้างของสัญญาณ  $Q_B$  จะเป็น 2 เท่าของ  $Q_A$  และความกว้างของสัญญาณ  $Q_C$  จะเป็น 2 เท่าของ  $Q_B$  อีกประการหนึ่งความถี่ของ  $Q_C$  ซึ่งถือเป็นความถี่เอาต์พุตของวงจรมันจะเป็น  $1/8$  เท่าของความถี่นาฬิกา (ความถี่ของสัญญาณอินพุต) ดังนั้นวงจรมันจึงเป็นวงจรรักษาความถี่ชนิดหนึ่ง ที่สามารถนำไปใช้ได้ต่อไป หรือเป็นวงจรรขยายความกว้างของสัญญาณที่จะสามารถใส่ประโยชน์ได้อีกเช่นกัน เอาต์พุตของวงจรมันถ้าจะคิดเอาต์พุตแบบเลขฐานสอง จะต้องเอาจาก Q ของฟลิปฟล็อปทุกตัวไปใช้พร้อม ๆ กัน จึงเป็นวงจรมันแบบเลขฐานสอง

วงจรมันแบบเลขฐานสองตามที่กล่าวมาแล้ว จะเห็นว่าเราไม่สามารถสร้างวงจรมันที่ให้จำนวนอื่น นอกเสียจากนับตามฐานของเลขฐานสองเท่านั้น แต่ถ้าเราจะคิดแปลงแก้ไขให้วงจรมันแบบนี้ นับไปได้ถึงเลขจำนวนหนึ่ง แล้วให้ไปตั้งต้นใหม่ โดยที่ยังไม่ถึงภาวะที่จะตั้งต้นใหม่ได้เองตามปกติ เราก็จำเป็นต้องหาสัญญาณอื่นหนึ่งมาเคลียฟลิปฟล็อปทุกตัวให้ไปตั้งต้นที่สถานะ 0 ใหม่ โดยใช้ฟลิปฟล็อปที่สามารถเคลียโดยตรงได้ดังรูปที่ 2.17



รูปที่ 2.17 วงจรมัน 6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรนี้เราใช้ J-K ฟลิปฟลอปที่มี SD และ CD เพื่อจะใช้สัญญาณที่ป้อนให้กับ CD ทำหน้าที่เคลียฟลิปฟลอป เมื่อถึงเวลาที่เรต้องการจะเคลีย J และ K เราให้เป็น 1 อยู่เสมอ เพื่อให้หน้าที่เป็น T (Toggle) ฟลิปฟลอป มีวงจร OS (one-shot) โดยเอาสัญญาณจากที่  $\bar{Q}$  ของ OS ไปป้อนให้กับ CD ของฟลิปฟลอปทุกตัว เพื่อให้ทำหน้าที่เคลียฟลิปฟลอป ปกติแล้ว  $\bar{Q}$  ของ OS จะเป็น 1 อยู่ก่อน ขณะที่สัญญาณนาฬิกาครั้งที่หกผ่านไป แต่ครั้งที่เจ็ดยังไม่มา จะทำให้  $Q_A = 1, Q_B = 1, Q_C = 1$  นั่นคือเอาต์พุตของ NAND เกทจะเปลี่ยนจาก 1 ไปเป็น 0 ก็จะทำให้  $\bar{Q}$  ของ OS เปลี่ยนจาก 1 ไปเป็น 0 และคงเป็น 0 ไปชั่วระยะหนึ่งแล้วจะกลับเป็น 1 ใหม่ ในเวลาเดียวกันเมื่อ CD เปลี่ยนจาก 1 ไปเป็น 0 ก็จะทำให้  $Q_A = Q_B = Q_C = 0$  กลับไปเริ่มต้นใหม่ วงจรนี้จึงเป็นวงจรรนับ 6 ไม่นับ 8 สรุปการทำงานได้ดังตารางการนับต่อไปนี้


| Clock No. | $Q_C$ | $Q_B$ | $Q_A$ |
|-----------|-------|-------|-------|
| 0         | 0     | 0     | 0     |
| 1         | 0     | 0     | 1     |
| 2         | 0     | 1     | 0     |
| 3         | 0     | 1     | 1     |
| 4         | 1     | 0     | 0     |
| 5         | 1     | 0     | 1     |
| 6         | 1     | 1     | 0     |
|           | 0     | 0     | 0     |

: เกิดจากการเคลีย

ตารางที่ 2.2 แสดงการนับของวงจร Direct reset counter

เราสามารถดัดแปลงวงจรรนับให้สามารถตั้งต้นนับที่ค่าใดๆ ได้ วงจรรนับแบบนี้เรียกว่า Programmable Counter เราสามารถทำได้คือใช้ฟลิปฟลอปที่มี SD และ CD มาสร้างวงจรรนับแล้วทำให้เป็นวงจรเก็บข้อมูลชั่วคราวแบบ Parallel In - Parallel Out ไปในตัวด้วยดังรูปที่ 2.18 คือ Programmable MOD - 8 Counter เราจะให้วงจรรนับตั้งต้นที่ค่าเท่าไร เราก็เอาค่านั้นป้อนเป็น DATA IN ให้แก่วงจร จากนั้นก็ให้สัญญาณนาฬิกาเข้ามาให้ทำการนับต่อไปได้ การทำงานของวงจรนี้ ในขณะที่ Transfer pulse เป็น 0 จะทำให้ SD และ CD ของฟลิปฟลอปทุกตัวเป็น 1 นั่นคือจะทำให้ฟลิปฟลอปรักษาสถานะเดิมไว้ ถ้า Transfer pulse ด้านอินพุตเป็น 1 จะทำให้ SD ของฟลิปฟลอปเป็น 1 หรือ 0 ขึ้นอยู่กับข้อมูลอินพุตที่เข้ามา ถ้าอินพุตเป็น 1 จะทำให้ SD เป็น 0 ในขณะเดียวกัน SD ไปเป็นอินพุต NAND เกทที่ป้อนให้ CD ก็จะทำให้ CD เป็น 1 ก็จะทำให้ Q เป็น 1 ตามข้อมูลที่เข้ามา แต่ถ้าอินพุตเป็น 0 จะทำให้ SD เป็น 1 แล้วจะทำให้ CD เป็น 0 นั่นคือ Q จะเป็น 0 ตามอินพุตที่เข้ามาเช่นกัน ถ้า Transfer pulse ด้านเอาต์พุตเป็น 1 จะเป็นการนำข้อมูลออกไปใช้ทุกบิตพร้อมกัน เมื่อขาหนึ่งของ NAND เกทเป็น 1 เอาต์พุตจะมีค่าตรงกันข้ามกับอินพุตของอีกขาหนึ่ง ดังนั้นเราจึงนำเอาต์พุตของ  $\bar{Q}$  ออกมา เพื่อให้ได้เอาต์พุตเหมือนขา Q นั่นเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.18 วงจรนับแบบโปรแกรมได้

### 2.3 วงจรสร้างพัลส์แบบสุ่ม (Pseudo-Random Pulse Generator)

วงจรสร้างพัลส์แบบสุ่มเป็นการสร้างชุดของข้อมูลขึ้นเพื่อใช้ในการทดสอบการรับส่งของเครื่องรับส่ง ซึ่งมีหลักการดังนี้

ชิฟรืจิสเตอร์ (shift register) ที่มีการป้อนกลับด้วยเอ็กซ์คลูซิฟออร์ (exclusive-OR)

ชิฟรืจิสเตอร์ที่มี 4 สเตจแสดงดังในรูป 2.19 มีการป้อนกลับด้วยเอ็กซ์คลูซิฟออร์จากสเตจ C และ D กล่าวคือเอาที่พุดของมันจะกลายเป็นอินพุตของสเตจแรก  $J_A = C \oplus D$  เพื่อที่จะอธิบายลำดับของสเตจต่างสำหรับรืจิสเตอร์ เราจะต้องสมมติสถานะเริ่มต้นให้กับชิฟรืจิสเตอร์ให้อยู่ในสเตจที่  $D = 0, C = 0, B = 0$  และ  $A = 1$  ในกรณีนี้  $J_A = 0 \oplus 0$  และเมื่อมันได้รับคล็อกถัดไปจะทำให้รืจิสเตอร์กลายเป็นสเตจที่  $D=0, C=0, B=1$  และ  $A=0$  ลำดับของสเตจต่าง ๆ ที่สมบูรณ์สำหรับรืจิสเตอร์ให้แสดงดังในตารางที่ 2.3 ค่าของฟังก์ชันของการป้อนกลับสำหรับแต่ละสเตจอยู่ในช่องของ f ในตาราง



| S               | D | C | B | A | f |
|-----------------|---|---|---|---|---|
| S <sub>1</sub>  | 0 | 0 | 0 | 1 | 0 |
| S <sub>2</sub>  | 0 | 0 | 1 | 0 | 0 |
| S <sub>4</sub>  | 0 | 1 | 0 | 0 | 1 |
| S <sub>9</sub>  | 1 | 0 | 0 | 1 | 1 |
| S <sub>3</sub>  | 0 | 0 | 1 | 1 | 0 |
| S <sub>6</sub>  | 0 | 1 | 1 | 0 | 1 |
| S <sub>13</sub> | 1 | 1 | 0 | 1 | 0 |
| S <sub>10</sub> | 1 | 0 | 1 | 0 | 1 |
| S <sub>5</sub>  | 0 | 1 | 0 | 1 | 1 |
| S <sub>11</sub> | 1 | 0 | 1 | 1 | 1 |
| S <sub>7</sub>  | 0 | 1 | 1 | 1 | 1 |
| S <sub>15</sub> | 1 | 1 | 1 | 1 | 0 |
| S <sub>14</sub> | 1 | 1 | 1 | 0 | 0 |
| S <sub>12</sub> | 1 | 1 | 0 | 0 | 0 |
| S <sub>8</sub>  | 1 | 0 | 0 | 0 | 1 |

รูปที่ 2.19 เจนเนอเรเตอร์ของชิฟรืจิสเตอร์ MLS ที่มี 4 สเตจ

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์เพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ตารางที่ 2.3 MLS สำหรับชิฟรืจิสเตอร์ที่มี 4 สเตจ  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอยู่ใต้อาณัติของเอกสารทุกครั้งที่มีการนำไปใช้

จะเห็นได้ว่ามีทั้งหมด 15 สเตจซึ่งเป็นจำนวนสูงสุดของสเตจที่มีได้ของรีจิสเตอร์ 4 สเตจที่มีการป้อนกลับด้วยเอ็กซ์คลูซิฟออร์ และลำดับเหล่านี้ได้ถูกกำหนดให้เป็นลำดับที่มีความยาวสูงสุด (maximum-length sequence:MLS) สเตจ  $S_0 = 0000$  ไม่สามารถถูกรวมเป็นลำดับของสเตจเพราะว่ามันจะทำให้เกิดสเตจล็อกอิน (lock-in) คือ ถ้ารีจิสเตอร์เข้าสู่สเตจนี้  $J_A = 0 \oplus 0 = 0$  ดังนั้นรีจิสเตอร์จะไม่สามารถออกจากสเตจนี้ได้เมื่อ คล็อกถูกตัดไปและถูกต่อ ๆ ไปมาถึง โดยทั่วไปแล้ว ลำดับที่มีความยาวสูงสุดสำหรับแต่ละวงจรจะพิจารณาได้โดย

$$1 = 2^N - 1$$

โดย N เป็นจำนวนของสเตจในรีจิสเตอร์

ตารางที่ 2.4 แสดงฟังก์ชันการป้อนกลับ (feedback function) ซึ่งจะให้ลำดับที่มีความยาวสูงสำหรับการต่อ N สเตจถึง 18 สเตจ

สำหรับ MLS อื่น ๆ ที่ใช้ประโยชน์โดยที่มีการใช้จำนวนรีจิสเตอร์เท่ากัน ยกตัวอย่างเช่น ถ้าทำการอินเวอร์ตฟังก์ชัน  $C \oplus D$  ซึ่งถูกใช้เป็นฟังก์ชันของการป้อนกลับ จากนั้นจะได้ MLS ออกมา แสดงดังตารางที่ 2.5a

| No. of stages, N | Feedback Equation              | No. of stages, N | Feedback equation              |
|------------------|--------------------------------|------------------|--------------------------------|
| 1                | A                              | 10               | $G \oplus J$                   |
| 2                | $A \oplus B$                   | 11               | $I \oplus K$                   |
| 3                | $B \oplus C$                   | 12               | $F \oplus H \oplus K \oplus L$ |
| 4                | $C \oplus D$                   | 13               | $I \oplus J \oplus L \oplus M$ |
| 5                | $C \oplus E$                   | 14               | $D \oplus H \oplus M \oplus N$ |
| 6                | $E \oplus F$                   | 15               | $N \oplus O$                   |
| 7                | $F \oplus G$                   | 16               | $D \oplus M \oplus O \oplus P$ |
| 8                | $D \oplus E \oplus F \oplus H$ | 17               | $N \oplus O$                   |
| 9                | $E \oplus I$                   | 18               | $K \oplus U$                   |

ตารางที่ 2.4 ฟังก์ชันการป้อนกลับสำหรับ MLS

เมื่อพิจารณาสมการการป้อนกลับในตารางที่ 2.4 แสดงให้เห็นว่าคิจิตหนึ่งในสมการจะมาจากคิจิตที่ N ในรีจิสเตอร์เสมอและคิจิตอื่น ๆ จะได้รับโดยการมองย้อนคิจิตเตอร์กลับไป ยกตัวอย่างเช่น สำหรับ  $N=4$  คิจิตที่ N ก็คือ D และคิจิตอื่นในสมการก็คือ C ซึ่งก็คือ คิจิต (N - 1) ทางเลือกที่สองสำหรับรีจิสเตอร์ 4 สเตจ สำหรับการเลือกคิจิตอื่นอีกอันคือการเลือกโดยการมองไปข้างหน้าซึ่งก็คือคิจิต (N + 1) ในกรณีนี้ก็คือ A ดังนั้น MLS อีกสองอันจะได้โดยการใชสมการการป้อนกลับ  $A \oplus D$  และ  $A \oplus D$  และซีเควนซ์เหล่านี้ได้แสดงดังตารางที่ 2.5b

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ในการสร้าง Non-MLS จากรีจิสเตอร์ 4 แสดงได้ โดยการใช้การป้อนกลับด้วยเอ็กซ์คลูซีฟออร์แบบอื่น ๆ บางแบบ ยกตัวอย่างเช่น ถ้าฟังก์ชันการป้อนกลับคือ  $B \oplus D$  หนึ่งในสี่เคาท์ที่ถูกร่างขึ้นจะแสดงดังตารางที่ 2.6 ซึ่งเคาท์ที่ถูกร่างขึ้นจะขึ้นอยู่กับสถานะเริ่มต้นของรีจิสเตอร์

| S               | D | C | B | A | f | S               | D | C | B | A | f | S               | D | C | B | A | f |
|-----------------|---|---|---|---|---|-----------------|---|---|---|---|---|-----------------|---|---|---|---|---|
| S <sub>1</sub>  | 0 | 0 | 0 | 1 | 0 | S <sub>3</sub>  | 0 | 0 | 1 | 1 | 1 | S <sub>6</sub>  | 0 | 1 | 1 | 0 | 1 |
| S <sub>2</sub>  | 0 | 0 | 1 | 0 | 1 | S <sub>7</sub>  | 0 | 1 | 1 | 1 | 1 | S <sub>7r</sub> | 1 | 1 | 0 | 1 | 1 |
| S <sub>3</sub>  | 0 | 1 | 0 | 1 | 0 | S <sub>15</sub> | 1 | 1 | 1 | 1 | 0 | S <sub>11</sub> | 1 | 0 | 1 | 1 | 0 |
| S <sub>10</sub> | 1 | 0 | 1 | 0 | 0 | S <sub>14</sub> | 1 | 1 | 1 | 0 | 0 |                 |   |   |   |   |   |
| S <sub>4</sub>  | 0 | 1 | 0 | 0 | 0 | S <sub>12</sub> | 1 | 1 | 0 | 0 | 1 |                 |   |   |   |   |   |
| S <sub>6</sub>  | 1 | 0 | 0 | 0 | 1 | S <sub>9</sub>  | 1 | 0 | 0 | 1 | 1 |                 |   |   |   |   |   |

ตารางที่ 2.6 Non-MLS ที่ถูกร่างขึ้นโดยรีจิสเตอร์ 4 แสดงที่มีการป้อนกลับด้วยฟังก์ชัน  $B \oplus D$


วงจรกำเนิดเบื้องต้นของ MLS ที่แสดงดังในรูป 2.3 ไม่มีความจำเป็นที่จะต้อง self-starting ตั้งแต่ทำการเปิดสวิทช์ สถานะเริ่มต้นของวงจรถูกกำหนดอาจจะเป็น 0000 เมื่อวงจรถูกเปิดในสถานะนี้มันจะไม่มีทางออกจากสถานะนี้ได้เลย อย่างไรก็ตาม เมื่อทำการเปลี่ยนแปลงเพียงเล็กน้อยก็จะสามารถสร้างวงจรถูกกำเนิดที่เป็นแบบ Self-starting ได้ การเปลี่ยนแปลงที่จำเป็นใน ทางลอจิกคือ การเพิ่มเทอม A B C D ในสมการการป้อนกลับ ดังนั้น จะได้

$$f = C \oplus D + \overline{ABCD}$$

ฟังก์ชันนี้จะถูกพล็อตลงบนคาร์โนแมปแสดงดังในรูป 2.20a และหลังจากทำการลดรูปแล้ว จะได้

$$f = C \oplus D + \overline{ABD}$$

การสร้างวงจรถูกกำเนิดแบบ self-starting ได้แสดงดังรูป 2.20b




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 2.20 (a) K-map plot สำหรับวงจรถูกกำเนิด MLS แบบ self-starting (b)  
ไม่ว่ากรณีใดๆ ทั้งสิ้น ยกเว้นที่มิได้มีเหตุที่เปลี่ยนแปลงเนื้อหาและต้องอ้างอิงเลขที่ของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.4 การเข้ารหัสแมนเชสเตอร์ (Manchester Encoder)

ระบบสมมุติสำหรับการสื่อสารสัญญาณดิจิทัลอนาล็อกนั้นมิได้หลายแง่มุมโดยทั่วไปนั้นเป็นการส่งสัญญาณไบนารี 1 และ 0 ระดับที่ซับซ้อนของการเข้ารหัสหรือรูปแบบของสัญญาณและ โปรโตคอลสำหรับการติดต่อ โดยทั่วไปของการส่งสัญญาณบิตข้อมูลไปยังช่องสัญญาณที่ตัวส่งและเครื่องรับจะเป็นตัวที่จะกลับกระบวนการนี้และทำการนำเอาสัญญาณข้อมูลกลับออกมาข้อได้เปรียบอย่างเห็นได้ชัดเจนของระบบที่ซับซ้อนนี้คือระบบที่มีความน่าเชื่อถือ (reliable) ความยืดหยุ่น (flexible) และสามารถจัดการกับปัญหาหลายๆปัญหาโดยอัตโนมัติโดยไม่ต้องมีการแทรกแซงจากผู้ดูแลเครื่อง ข้อได้เปรียบของระบบนี้รวมไปถึงการเริ่มต้นระบบที่ราบรื่น และการตรวจตราหรือแก้ไขข้อผิดพลาดในแต่ละบิต

### ระดับของข้อมูล(Level of data)


ไม่ว่าสัญญาณแบบ ยูนิโพลาร์ (Unipolar) หรือ ไบโพลาร์ (Bipolar) ได้ถูกนำมาใช้มักจะมีปัญหาในการส่งข้อมูลที่มีบิตที่เป็น 0 หรือ 1 ติดต่อกันเป็นช่วงระยะเวลาอันยาวทำให้เกิดการสูญเสียข้อมูลนาฬิกาที่เครื่องรับดังนั้นจะเป็นผลทำให้จังหวะในการทำงานของเครื่องส่งและเครื่องรับไม่พร้อมกัน (Synchronous) และเทคนิคที่ใช้จัดการกับปัญหานี้ทำได้โดยการเพิ่มบิตที่จะเป็นตัว Sync เข้าไปกับสัญญาณที่ส่ง หรือ ใช้วงจรที่ทำให้ไม่เกิดการติดๆกัน ของบิตข้อมูลที่เป็นหนึ่งหรือ 0 เป็นเวลานาน รูปแบบของสัญญาณดิจิทัลที่เหมาะสมคือ NRZ (non return to zero) ที่ซึ่งระดับของดิจิทัลจะยังคงค่าสุดท้ายไว้จนกระทั่งบิตใหม่ถูกส่งออกมาเทคนิคที่ใช้เพื่อยืนยันการเปลี่ยนแปลงค่าระหว่าง 1 และ 0 จะยังคงมีอยู่เสมอ นั่นคือใช้ตัวเข้ารหัสแบบ RZ (return to zero) ซึ่งมีพื้นฐานอยู่บนบิตของข้อมูลมากกว่าแบบทั่วไปที่มีความสัมพันธ์ระหว่างความต่างศักย์และบิต เทคนิคที่นิยมใช้กันทั่วไปคือ การเข้ารหัสแบบแมนเชสเตอร์ (Manchester Encoding) สัญญาณของบิตข้อมูลจะถูกใช้เป็นตัวขั้ววงจรทั่วไปและค่าคาบของแต่ละบิตจะถูกแบ่งครึ่งยกตัวอย่างเช่น กรณีที่ +5V และ -5V ถูกใช้ในการสื่อสาร สำหรับเลขไบนารี 1 ครึ่งของความแรกจะถูกกำหนดให้เป็น +5V และครึ่งหลังจะเป็น -5V ดังแสดงในรูปที่ 1 และสำหรับเลขไบนารี 0 จะตรงกันข้ามกับ 1 โดยครึ่งความแรกจะมีค่า -5V และอีกครั้งที่เหลือเป็น +5V ผลที่ได้คือข้อมูลทุกบิตจะมีการเปลี่ยนระดับอยู่ที่กลางบิต และจะไม่มีเกิดการเกิดช่วงเวลาที่มีค่าเป็น 0 หรือ 1 ติดต่อกันเป็นเวลานาน



รูปที่ 2.21 แสดงลักษณะสัญญาณของบิต 1 และ 0 ของรหัสแมนเชสเตอร์

ดังนั้นบิตข้อมูลจะประกอบไปด้วยสัญญาณนาฬิกา (Clock) ของเครื่องส่ง และค่าเฉลี่ยของความต่างศักย์จะมีค่าเป็น 0 ตลอด วงจรสำหรับการเข้ารหัสที่เครื่องส่งที่ประกอบขึ้นจากวงจรทางตรรกะ (Logical Circuit) แสดงอยู่ในรูปที่ 2 ขอให้สังเกตว่าค่าของอัตราการส่งบิตหลังจากการเข้ารหัสจะมีความถี่เป็น 2 เท่าของข้อมูลที่ยังไม่ได้ทำการเข้ารหัสวิธีการเข้ารหัสแบบแมนเชสเตอร์นี้จะถูกทำก่อนที่ข้อมูลจะถูกส่งออกไปเนื่องจากการเข้ารหัสชนิดนี้สามารถแก้ปัญหาได้สำหรับการ Sync และจะเห็นได้ว่าวงจรการเข้ารหัสของแมนเชสเตอร์นั้นเป็นวงจรที่ง่ายมากแต่มีข้อเสียของการเข้ารหัสแบบนี้คือจำเป็นต้องใช้ไม่วางกรณีใดๆ ทั้งสิ้น อีกทั้งยังมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะต้องใช้อัตราเร็ว 2 เท่าของข้อมูลที่จะทำการส่งและเป็นผลให้ค่า Bandwidth ในการส่งมีค่าเพิ่มขึ้นเป็น 2 เท่าด้วยหรืออาจกล่าวได้ว่า จะต้องใช้ค่าของอัตราบอด ( Baud rate ) เป็น 2 เท่าของอัตราบิตข้อมูล ( Bit rate )



รูปที่ 2.22 แสดงวงจรและสัญญาณในการเข้ารหัสแมนเชสเตอร์

## 2.5 อุปกรณ์เปลี่ยนสัญญาณไฟฟ้าเป็นแสง

### โครงสร้างและการทำงานของการปล่อยแสงของสารกึ่งตัวนำ (Semiconductor)

โดยปกติแล้วอิเล็กตรอนจำนวนมากจะรวมตัวกันอยู่ที่ Valence band ซึ่งมีระดับพลังงานต่ำและจะมีอิเล็กตรอนจำนวนเล็กน้อยใน Conduction band ซึ่งเป็นระดับพลังงานสูง ในตอนแรกนี้จะทำการอธิบายเกี่ยวกับโครงสร้างและการทำงานของเลเซอร์ที่สร้างจากสารกึ่งตัวนำ (Semiconductor Laser Diode เรียกชื่อย่อว่า LD) ซึ่งเป็นสารกึ่งตัวนำที่มีระดับพลังงานตามที่กล่าวข้างบน และใช้วิธีการกระตุ้นให้ปล่อยแสงออกมา (Stimulated Emission) สมมุติว่าจำนวนอิเล็กตรอนในสารกึ่งตัวนำมีค่าเป็น  $N$  และในจำนวน  $N$  นี้แบ่งไปอยู่ใน Valence band เสีย  $n_1$  ตัวและไปอยู่ใน Conduction band  $n_2$  ตัว และในสภาพเช่นนี้ ถ้าหากเราให้แสงจากภายนอกแก่มันจะทำให้เกิด Stimulated Emission และการดูดพลังงาน (Absorption) ซึ่งขนาดของมันจะเป็นสัดส่วนกับอัตราส่วนของ  $n_2$  และ  $n_1$  แต่โดยทั่วไปแล้วการดูดพลังงานจะมีขนาดมากกว่าทำให้แสงที่ป้อนเข้ามามีขนาดลดลงไป แต่ทว่าถ้าหากมีวิธีอย่างใดอย่างหนึ่งที่ทำให้  $n_2 > n_1$  ( เรียกว่าเกิด Inversion Distribution ) ได้แล้วละก็ จะให้การกระตุ้น ให้ปล่อยแสงออกมามีค่ามากกว่าการดูดพลังงาน ในกรณีนี้จะทำให้ความเข้มของแสงที่ป้อนเข้ามาเพิ่มมากขึ้น และเกิดปฏิกิริยาการขยายแสง ( Light amplification action )

เราอาจจะไม่ค่อยคุ้นกับคำว่า Inversion Distribution แต่ทว่ามันสามารถถูกทำให้เกิดขึ้นมาได้จริงๆ ด้วยการให้พลังงานจากภายนอกอย่างเช่นการกระตุ้นอิเล็กตรอนด้วยการดูดพลังงานแต่สำหรับสารกึ่งตัวนำนั้นปกติจะใช้วิธีการที่เรียกว่า ฉีด (Injection) อิเล็กตรอนโดยการทำให้กระแสไหลก็จะเกิดปฏิกิริยาการขยายทางกระแสได้ ดังนั้นในกรณีของสารกึ่งตัวนำ พลังงานจากภายนอกที่เป็นตัวทำให้เกิด Stimulated Emission เพื่อปล่อยแสงออกมานั้นก็คืออิเล็กตรอนที่ฉีดเข้าไปนั่นเอง เพื่อสามารถทำให้เกิดการขยายดังกล่าวข้างบนได้ และเช่นเดียวกันกับกรณีของวงจรไฟฟ้ากล่าวคือ โดยการให้การขยายกลับไปมาจะสามารถทำให้แสงเกิดการ Oscillation ได้ การขยายกลับไปมานั้นเป็น การขยายกลับไปมาจะสามารถ

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อใช้ในการเรียนการสอนเท่านั้น ไม่สามารถนำออกจำหน่ายหรือใช้เพื่อการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ทำให้แสงเกิดการ Oscillation ได้ การขยายกลับไปมานั้นเป็นการทำให้เกิดคุณสมบัติพิเศษของแสงขึ้น หลักการขยายกลับไปมาทำได้โดยใช้ระนาบสะท้อนกลับ (Reflecting plane) 2 อันวางหันหน้าเข้าหากันดังแสดงในรูป 2.23 นั่นคือแสงที่เกิดจากการกระตุ้นให้ปล่อยแสง (Stimulated Emission) นี้จะถูกขยายไปพร้อมกับเคลื่อนที่ไปด้วย และเมื่อไปกระทบกับระนาบสะท้อนกลับแล้ว ส่วนหนึ่งของมันจะทะลุผ่านออกไปข้างนอก และส่วนที่เหลือจะสะท้อนกลับไปในทิศทางตรงกันข้ามกับครั้งแรกและเมื่อแสงที่สะท้อนกลับนี้เมื่อไปถึงระนาบสะท้อนกลับอีกด้านหนึ่งก็จะเกิดผลเช่นเดียวกับในตอนแรกที่กล่าวมาแล้ว คือ ส่วนหนึ่งจะทะลุออกไปข้างนอกและส่วนที่เหลือจะสะท้อนกลับไปในทางตรงกันข้ามอีก ในระหว่างที่ทำให้เกิดการป้อนกลับ (feedback ซึ่งเป็นการนำเอาส่วนหนึ่งของ output ของการขยายกลับไปป้อนเข้าทาง input อีก) ซ้ำกลับไปมาอยู่อย่างนี้ จะถึงจุดหนึ่งที่พลังงานที่ถูกขยายโดยการกระตุ้นให้ปล่อยแสงมีค่ามากกว่าพลังงานที่สูญเสียไป เนื่องจากการดูดของอิเล็กตรอนที่อยู่ใน Valence band และที่ทะลุออกไปจากระนาบสะท้อนกลับ ณ จุดนี้การ Oscillation จะเริ่มขึ้น การทำให้เกิดแสงเช่นนี้เรียกว่า LASER (Light Amplification by Stimulated Emission of Radiation)



รูปที่ 2.23 แสดงหลักการของ Oscillation ของแสง

**โครงสร้างของ LD**


โดยทั่วไปแล้ว LD จะมีโครงสร้างเป็น 3 ชั้น (Three layers) ดังแสดงในรูป 2.24 ในการทำให้เกิด Laser Oscillation นั่นคือส่วนที่ทำหน้าที่เป็น Resonator ซึ่งเรียกว่า Active layer ซึ่งมีตำแหน่งอยู่ระหว่าง p-type Semiconductor กับ n-type Semiconductor



รูปที่ 2.24 แสดงโครงสร้างทั่วไปของ LD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 2.24 ถ้าหากทำให้กระแสไหลจากขั้ว + ไปยังขั้วลบ ( ทำการฉีดกระแส: Current Injection) จะเกิดแสง Laser ออกมาในทิศทางที่แสดงด้วยลูกศร เกี่ยวกับวิธีการเกิด Oscillation ของ LD นั้นอธิบายโดยเน้นตรงบริเวณชั้นทั้ง 3 ของ p - type, n - type ของ Active layer นี้สำหรับโครงสร้างของสารกึ่งตัวนำอย่างนี้เรียกว่า Double Hetero Junction คำว่า Double Hetero นั้นหมายความว่า Junction ของ layer ของสารที่ส่วนประกอบต่างกัันนั้นมี 2 ด้าน โครงสร้าง, ระดับพลังงานและลักษณะการเปลี่ยนแปลงค่าดัชนีหักเหของ LD แสดงดังรูป 2.25



รูปที่ 2.25 แสดง โครงสร้าง, ระดับพลังงานและลักษณะการเปลี่ยนแปลงค่าดัชนีหักเหของ LD

ในการทำให้เกิด Laser Oscillation นั้นจะต้องทำให้ผลต่างระหว่างระดับพลังของ Conduction Band ของ p - type Semiconductor และ Conduction Band ของ Active layer มีค่ามากกว่าผลต่างระหว่างพลังงานของ Conduction band กับ Valence band ของ n - type Semiconductor มีค่าต่ำกว่าระดับงานของ Valence band ของ Active layer ด้วย ดังนั้นจึงนำมาเชื่อมต่อกันจะได้ระดับพลังงาน ดังแสดงในรูป 2.25b เมื่อทำให้มีกระแสไหลใน Semiconductor ที่มีการเชื่อมต่อกันในลักษณะที่กล่าวข้างต้น โดยให้มีทิศทางไหลจาก p - type ไปหา n - type จะเป็นผลให้อิเล็กตรอนส่วนเกินที่อยู่ใน n - type (แสดงด้วย (1) ในรูป) เคลื่อนที่ไปยัง p - type และ hole ในส่วนเกินที่มีอยู่ใน p - type (แสดงด้วย (3) ในรูป) เคลื่อนที่ไปยัง n - type ผลของการเคลื่อนที่ของอิเล็กตรอนและ hole อยู่ใน Active layer (แสดงด้วย (2) ในรูป) และโดยทั่วไป Active layer นี้จะใช้สาร p-type) เมื่อมาถึงจุดนี้ให้สังเกตระดับพลังงานของ layer ทั้ง 3 ที่แสดงในรูป 2.25b จะเห็นว่าเกิดมีกำแพงของพลังงาน (เรียกว่า Hetero barrier) ขึ้นทำให้ อิเล็กตรอนและ hole ที่เคลื่อนที่ไปนั้นถูกขังอยู่ใน Active layer เป็น

เอกสผลให้เกิดสภาพ Inversion Distribution ได้เป็นอย่างดี ทำให้มีผลการขยายความเข้มของการปล่อยแสง มีด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อนึ่งโดยการให้ดัชนีการหักเหของ Active layer มีค่ามากกว่า layer ข้างเคียง ดังแสดงในรูป 2.25c จะมีสภาพเหมือนกันกับเส้นใยแสง แสงที่ปล่อยออกมาจะถูกกักและเดินทางอยู่ใน Active layer จากผลการกักอิเล็กตรอน และโฮลเอาไว้ใน Active layer และผลการกักแสงเอาไว้ใน Active layer ทำให้ได้การปล่อยแสงที่มีประสิทธิภาพดี

ตามที่ได้กล่าวมาแล้วว่าแสงจะออกมาจากระนาบสะท้อนกลับ โดยที่ระนาบสะท้อนกลับมานี้ทำจากการใช้สิ่งที่มีค่ามาก ๆ คล้ายโบริดโคนไปตัดสารกึ่งตัวนำที่ประกอบกันเป็น LD ให้มีช่องเปิดเรียกว่า Open wall โดยการทำให้เช่นนี้แสง Laser จะถูกกักขังอยู่ใน Active layer ได้ดี แต่ทว่าเมื่อมันเดินทางมาถึง Open wall มันจะหลุดออกมาข้างนอกตลอดแนวของ Open wall นี้ทำให้ประสิทธิภาพของการเชื่อมแสงเข้ากับเส้นใยแสงได้ไม่ดีนัก โดยได้มีการปรับปรุงโครงสร้างเพื่อให้มีประสิทธิภาพดีขึ้น ซึ่งจะไม่กล่าวถึงในที่นี้

## 2.6 อุปกรณ์เปลี่ยนแสงให้เป็นไฟฟ้า

### โครงสร้างและการทำงานของกรับแสง


การรับแสงหมายถึงการเปลี่ยนแสงให้เป็นไฟฟ้า ในการทำงานนี้แบ่งออกได้เป็น 2 วิธีคือ วิธีที่หนึ่งเป็นการเปลี่ยนสัญญาณแสงให้เป็นไฟฟ้าโดยตรง วิธีที่สองทำได้โดยการเปลี่ยนพลังงานแสงให้เป็นพลังงานความร้อนก่อนแล้วจึงเปลี่ยนเป็นไฟฟ้า วิธีที่หนึ่งนั้นเรียกว่า photo electric effect ส่วนวิธีที่สองเรียกว่า Sensitive Heat Effect

วิธีการตรวจแสงโดยใช้ Sensitive Heat Effect นั้นโดยทั่วไปจะมีการตอบสนองช้ามากและความไวไม่ดีจึงใช้กับ Thermocouple, bolometer และอื่นๆ แต่ไม่นำมาใช้ในการสื่อสารด้วยแสงดังนั้นสำหรับการสื่อสารด้วยแสงจึงควรทำความเข้าใจโครงสร้าง และการทำงานของกรับแสงโดย photo electric effect

หลักการของ photo electric effect ใช้ขบวนการดูดพลังงานนั้นคือเมื่อมีแสงมากระทบสารกึ่งตัวนำ อิเล็กตรอนที่อยู่ใน Valence Band จะเลื่อนขึ้นไปอยู่ที่ Conduction Band แต่การเลื่อนขึ้นไปนี้เป็นแต่เพียงอิเล็กตรอนเคลื่อนที่ไปเท่านั้น และในที่สุดมันจะไปรวมกันใหม่กับ hole ใน Valence band อีกทำให้ไม่ได้รับ photo electric effect ด้วยเหตุนี้ เพื่อที่จะเปลี่ยนแสงให้เป็นไฟฟ้าจะต้องใช้สภาพการแยกกันของอิเล็กตรอนกับ hole ก่อนที่มันจะรวมกัน

สำหรับอุปกรณ์รับแสงสารกึ่งตัวนำ ก็เช่นเดียวกันกับอุปกรณ์กำเนิดแสง นั่นคือเพื่อที่จะแยกอิเล็กตรอนกับ hole นั้นโดยทั่วไปใช้ PN - junction ด้วยเหตุว่า ที่รอยต่อของ PN - junction นั้นจะเกิดสนามไฟฟ้าในที่ว่าง ( Space Electric Field ) ขึ้น แต่มันจะถูกดึงด้วยอิเล็กตรอนของ N - type และ hole ของ P - type ซึ่งมีประจุไฟฟ้าเป็น - และ + เป็นผลให้เกิดบริเวณที่ไม่มีอิเล็กตรอนและ hole ขึ้นตรงรอยต่อบริเวณนี้เรียกว่า Depletion Zone ดังแสดงในรูป 2.26

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.26 แสดง Depletion Zone

ในสภาพอย่างนี้เมื่อมีแสงมากระทบจากทางด้านบริเวณ P-type แสงนั้นจะถูกดูด พร้อมทั้งเคลื่อนที่ไปทางบริเวณ N-type แต่ที่ Depletion Zone อิเล็กตรอนและ Hole ที่เกิดจากการดูดพลังงานจากแสงจะถูก Space Electric Field แยกไปในทิศทางตรงข้ามกล่าวคือ อิเล็กตรอนไปทางด้าน N และ Hole ไปทางด้าน P หนึ่งทีบริเวณซึ่งอยู่ห่างจาก Depletion Zone นั้น เนื่องจากไม่มีสนามไฟฟ้า อิเล็กตรอนและ Hole ที่เกิดจาก Photo electric effect จะรวมตัวกันใหม่ในระหว่างเคลื่อนที่ แต่สำหรับอิเล็กตรอนและ Hole ที่เคลื่อนที่เข้าไปใน Space Electric Field แล้วนั้นจะสามารถเข้าไปยังบริเวณตรงข้ามผลที่ได้ก็คือ จะเกิดแรงดันไฟฟ้าที่เป็นสัดส่วนกับปริมาณของอิเล็กตรอนและ Hole ที่ถูกแยกขึ้นระหว่างปลายทั้งสองของ P-type และ N-type ถ้าหากนำวงจรภายนอกมาต่อกับปลายทั้งสองนี้จะทำให้อิเล็กตรอน และ Hole สามารถรวมตัวกันได้โดยผ่านวงจรภายนอก นั่นคือมีกระแสไหลนั่นเองกระแสที่เกิดที่ Depletion Zone เรียกว่า Drift Current ส่วนกระแสที่เกิดตรงบริเวณที่อยู่ห่างจาก Depletion Zone เรียกว่า Diffusion Current และกระแสนี้เป็นหลักการของการเปลี่ยนแสงเป็น ไฟฟ้า

### สารและ โครงสร้างของอุปกรณ์รับแสง

#### (1) สารของอุปกรณ์รับแสง

สำหรับอุปกรณ์รับแสงก็เช่นเดียวกันกับอุปกรณ์กำเนิดแสงนั่นคือมีสารหลายชนิด นอกจากนั้นผลต่างของพลังงานของ Conduction Band และ Valence Band ของอุปกรณ์รับแสงมีค่าแตกต่างกันทำให้มีย่านความยาวคลื่นต่างกันที่ดูดสัญญาณแสงที่เข้ามาได้ง่าย (ความไวในการรับแสงดี)

ในการออกแบบระบบการสื่อสารด้วยเส้นใยแสงนั้นจะต้องเลือกอุปกรณ์รับแสงที่เหมาะสมกับความยาวคลื่นที่ใช้เช่นเดียวกันกับอุปกรณ์กำเนิดแสง สำหรับย่านความยาวคลื่นที่ต่ำกว่า 1um จะใช้ Si (Silicon) สำหรับย่านความยาวคลื่นจาก 1-1.7um ใช้ Ge (Germanium) เป็นส่วนใหญ่ นอกจากนั้นในปัจจุบันสำหรับความยาวคลื่นในช่วง 1.55 um เป็นความยาวคลื่นที่มีการสูญเสียในเส้นใยแสงน้อยมาก และเป็นความยาวคลื่นที่อยู่ใน Third Window การใช้งานอุปกรณ์รับแสงชนิดใหม่ที่ทำจากสารที่เป็นสารประกอบของสารกึ่งตัวนำ InGaAs และอื่นๆ ซึ่งมีความไวในการรับแสงดีมากนั้น กำลังได้รับความนิยมขึ้นเรื่อยๆ

#### (2) โครงสร้างของอุปกรณ์รับแสง

ในหัวข้อที่แล้วได้กล่าวถึง Space Electric Field ตรงรอยต่อ PN-junction ที่ทำให้อิเล็กตรอนและ Hole เคลื่อนที่ไปในทิศทางตรงกันข้าม แต่ถ้าให้แรงดันไฟฟ้ากลับทิศทางจากภายนอกกล่าวคือทางด้าน P


ให้ไฟ- และทางค่าน N ให้ไฟ+ จะทำให้การเคลื่อนที่ของอิเล็กตรอนและ Hole ตรงรอยต่อมีอัตราเร่งเพิ่มขึ้น

อุปกรณ์รับแสงที่เป็นสารกึ่งตัวนำนี้แบ่งออกเป็นพวกใหญ่ๆ ได้ 2 พวก ตามปริมาณแรงดันไฟฟ้าที่ป้อนให้จากภายนอก คือ

Photodiode: PD กับ Avalanche Photo Diode : APD พวก PD นั้นเป็นพวกที่ได้รับการป้อนแรงดันไฟฟ้าปริมาณน้อย ส่วนพวก APD เป็นพวกที่ได้รับการป้อนแรงดันไฟฟ้าปริมาณมาก

ตัวอย่างของ PD คือ PIN-PD ดังแสดงในรูป 2.27 PIN หมายถึงว่าในระหว่างสารกึ่งตัวนำ P-type และ N-type มีสารกึ่งตัวนำแบบที่เรียกว่า Intrinsic : I คั่นอยู่ ตามที่ได้กล่าวมาแล้วว่า Drift Current นั้นเกิดขึ้นใน Depletion Zone และผลของสนามไฟฟ้าทำให้มีการตอบสนองเร็ว แต่ในทางตรงกันข้าม Diffusion Current ที่เกิดขึ้นภายนอก Depletion Zone ยิ่งกว้างมากเท่าใด Quantum Efficiency และความเร็วของการตอบสนองความถี่ยิ่งดีขึ้น ความกว้างของ Depletion Zone นี้ถ้าความหนาแน่นของอิเล็กตรอนและ Hole ของ P-type และ N-type ยิ่งต่ำจะยิ่งกว้าง ดังนั้นสารกึ่งตัวนำแบบ I ที่คั่นกลางระหว่าง P-type กับ N-type จึงมีหน้าที่เพื่อทำให้ความกว้างของ Depletion Zone กว้างขึ้นนั่นเอง เนื่องจาก PD ที่ใช้ในระบบการสื่อสารนั้น โดยทั่วไปต้องการความเร็วในการตอบสนองสูง ดังนั้นส่วนใหญ่จะใช้ PIN-PD


อนึ่ง APD นั้นใช้ปฏิกิริยาการขยาย Avalanche ของ อิเล็กตรอน และ Hole ในสารกึ่งตัวนำเมื่อเปรียบเทียบกับ PD แล้วเป็นอุปกรณ์รับแสงที่ให้กระแสจำนวนมาก หลักการทำงานของ APD แสดงดังรูป 2.28 สำหรับโครงสร้างนั้นส่วนใหญ่ทางด้าน P ของ PN-Junction จะมีสารกึ่งตัวนำแบบ P-type ที่มีความหนาแน่นของ Hole สูงติดอยู่ (ส่วนที่แสดงด้วย P+ ในรูป) โดยการทำให้สนามไฟฟ้าภายในของบริเวณใกล้ๆ รอยต่อที่มี P-Layer เป็นศูนย์กลางมีค่ามาก อิเล็กตรอนที่จุดแสงที่มาจากทางด้าน P+ และถูกกระเด็นจาก Valence Band ไปยัง Conduction Band



รูปที่ 2.27 แสดงหลักการทำงานของอุปกรณ์รับแสงและระดับพลังงานของ PIN-PD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในระหว่างที่มันได้รับอัตราเร่งและผ่าน P-Layer นั้นมันจะได้รับพลังงานจำนวนมากกว่าผลต่างของพลังงานของ Conduction Band กับ Valence Band จากผลนี้ทำให้สามารถกระตุ้นอิเล็กตรอนที่อยู่ใน Valence Band และทำให้เกิดอิเล็กตรอนกับ Hole ใหม่ได้ และอิเล็กตรอนกับ Hole ใหม่ก็ยังถูกสนามไฟฟ้าเร่งอัตราเร่งให้อีก ทำให้เกิดอิเล็กตรอนกับ Hole ใหม่่ออกมาอีก เมื่อขบวนการนี้เกิดอย่างต่อเนื่องกัน จำนวนของ อิเล็กตรอนกับ Hole จะเพิ่มมากขึ้นเป็นจำนวนมากมาย (Avalanche) เป็นผลให้เกิดการขยายที่เรียกว่า Avalanche Multiplication ผลนี้ทำให้กระแสถูกขยายนั่นเอง



รูปที่ 2.28 แสดงหลักการการทำงานการรับแสงและระดับพลังงานของ APD

### คุณสมบัติของอุปกรณ์รับแสง

ประสิทธิภาพของอุปกรณ์รับแสงประเมินจากคุณสมบัติต่างๆ ได้แก่ Quantum Efficiency ซึ่งแสดงว่าแสงที่รับมานั้นถูกเปลี่ยนเป็นไฟฟ้าได้มากเท่าไร ความไวการรับแสง (ระดับรับแสงต่ำสุดที่ต้องการสำหรับการส่งที่มีคุณภาพ) ซึ่งเป็นองค์ประกอบที่สำคัญในการออกแบบระบบการถ่ายทอของระบบการสื่อสารด้วยเส้นใยแสงที่จะกล่าวถึงภายหลัง ,สัญญาณรบกวน (noise) ที่เกิดขึ้นและความเร็วของการตอบสนองการทำงาน สำหรับ Quantum Efficiency กำหนดจากสารและโครงสร้างของอุปกรณ์รับแสงแต่สำหรับความไวการรับแสงนั้นจะเกี่ยวข้องกับขนาดของแรงดันไฟฟ้าที่ป้อนให้

เนื่องจาก APD ใช้ปรากฏการณ์การขยาย Avalanche ตามที่กล่าวมาแล้วในตอนต้น ดังนั้นจึงมีความไวสูงประมาณ 10~20 dB (10~100 เท่า) เมื่อเทียบกับ PD สัญญาณรบกวนที่เกิดในอุปกรณ์รับแสงมีสิ่งนี้เรียกว่า Shot Noise Shot Noise นี้เป็น Noise อันเนื่องมาจากการเปลี่ยนแปลงของ Photo Current ที่เกิดจากการกระตุ้นอิเล็กตรอนอย่างไม่เป็นระเบียบทางเวลาหรือทาง space คุณสมบัติของ Shot noise เป็นดังสมการต่อไปนี้

$$\text{Shot Noise Current} \propto I_0 M^{2+F} \quad 2.18$$

ในที่นี้ M เป็นอัตราขยายกระแสของอุปกรณ์รับแสง


$I_0$  เป็น Photo Current เมื่อ M=1 (กรณีของ PD)

เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้เพื่อใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่จำกัดสิทธิ์ในสิ่งที่ปรากฏในเอกสารนี้ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

F เป็น Excess Noise Figure มีค่ามากเมื่อเทียบกับ M

นั่นคือจากสมการจะเห็นว่าที่ระดับการรับแสงเท่ากัน ถ้าหากทำให้แรงดันไฟฟ้าในทิศทางกลับที่ป้อนให้มีค่าสูง และทำให้อัตราการขยายกระแสเพิ่มมากขึ้นนั้น สัญญาณออก (output signal  $I_0 M^{2F}$ ) จะเพิ่มมากขึ้นด้วยแต่ shot noise ก็เพิ่มมากขึ้นด้วยเช่นเดียวกัน

คุณสมบัติของอุปกรณ์รับแสงทั่วไปแสดงดังรูป 2.29 จากรูปจะช่วยทำให้เข้าใจความแตกต่างของบริเวณการทำงานของ APD และ PD ได้ดีและในรูป 2.29 นี้ได้แสดงการไหลของกระแสที่เรียกว่า Dark Current ที่เกิดในสภาพที่มีแรงดันไฟฟ้าในทิศทางกลับป้อนให้แต่ไม่มีแสงเข้ามาด้วย



รูปที่ 2.29 แสดงแรงดัน ไฟฟ้าที่ป้อนให้และ Photo Current

กระแส Dark Current นี้มีลักษณะพิเศษคือมันจะเพิ่มขึ้นเร็วกว่าการเพิ่มขึ้นของ Output Signal Shot Noise เป็นสิ่งที่เกิดจาก Dark Current และอื่นๆ ที่เป็นแหล่งต้นกำเนิดครณิของ PD เนื่องจาก  $M=1$  ดังนั้น Shot Noise จึงไม่มีค่ามาก แต่สำหรับครณิของ APD จำเป็นต้องระวังเกี่ยวกับค่าของ M

ในการออกแบบระบบการสื่อสารด้วยเส้นใยแสง นอกจากจะต้องคำนึงถึง Shot noise นี้แล้ว ยังมี Thermal noise ที่เกิดในวงจรไฟฟ้าซึ่งไม่เกี่ยวกับสัญญาณแสงที่เข้ามา ดังนั้นในการออกแบบระบบการสื่อสารด้วยเส้นใยแสง จำเป็นต้องเลือกค่า M ที่เหมาะสมที่ทำให้ผลรวมของ Thermal noise กับ Shot noise มีค่าต่ำมากเมื่อเทียบกับระดับสัญญาณ

ความเร็วการตอบสนองความถี่ เป็นสิ่งที่กำหนดจากเวลาที่มีสัญญาณแสงเข้ามา จนกระทั่งเกิดปรากฏการณ์จุดแสง แต่ในปัจจุบันเนื่องจากทั้ง PD และ APD สามารถตอบสนองความเร็วได้ถึงหลาย GHz จึงไม่มีปัญหาในการใช้งาน การเปรียบเทียบคุณสมบัติต่างๆของ PD และ APD แสดงดังตาราง 2.7

| หัวข้อ \ อุปกรณ์รับแสง    | PD           | APD         |
|---------------------------|--------------|-------------|
| Quantum Efficiency        | ~80%         | ~80%        |
| ความไวการรับแสง           | -15-20 dBm 0 | -30-40dBm 0 |
| ความเร็วการตอบสนองความถี่ | ~ หลาย GHz   | ~ หลาย GHz  |
| อัตราขยาย                 | 1            | ~ 500       |
| ค่าแรงดันไฟฟ้าที่ทำงาน    | 0-20 V       | 30-200 V    |

ตารางที่ 2.7 การเปรียบเทียบคุณสมบัติของอุปกรณ์รับแสง

เอกสารนี้... ไม่ว่าครณิใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.7 วงจรรับและขยายสัญญาณภาคแรก (Front – End Amplifier for Optical Receiver)


วงจร front – end amplifier ของวงจรทางด้านรับสามารถจำแนกออกได้เป็น 2 แบบ : high impedance และ transimpedance

### High – Impedance Amplifier Design

บล็อกไคอะแกรมของวงจร high – impedance แสดงในรูปที่ 2.30a  $R_L$  : เป็นความโหลคต้านทานสมมูลซึ่งรวมเอาความต้านทานไบอัสของโฟโตไดโอดและฟรอนท์เอนทรานซิสเตอร์  $C$  : เป็นความจุไฟฟ้ารวมต้านอินพุทของวงจรขยายโดยรวมทั้งความจุไฟฟ้าของโฟโตไดโอดและสเตรย์คาปาซิแตนซ์ สมมติให้วงจรขยายมีเกนเท่ากับ  $A$  ซึ่งจะเสมอกันในย่านความถี่ที่ต้องการ ผลตอบสนองความถี่ของวงจรฟรอนท์เอนแสดงดังรูปที่ 2.30 b ได้ดังนี้

$$\frac{V_1(f)}{I_s(f)} = \frac{AR_L}{1 + j\omega R_L C} \quad 2.19$$

โดย  $V_1$  เป็นแรงดันเอาท์พุทของทรานส์อิมพีแดนซ์ และ  $I_s$  เป็นกระแสที่เกิดขึ้นจากโฟโตดีเทคเตอร์



รูปที่ 2.30 (a) แสดงวงจร high – impedance ทางด้านรับ (b) แสดงผลตอบสนองความถี่ของวงจร high – impedance (c) แสดงผลตอบสนองความถี่เมื่อผ่าน equalizer

$R_L$  ควรจะมีขนาดใหญ่เพื่อที่จะลด thermal noise ผลที่ได้ ความถี่ roll – off ของวงจรฟรอนท์เอนคือ  $1/2\pi R_L C$  ซึ่งจะน้อยกว่าแบนด์วิดท์ในช่วงใช้งาน อีควอลไลเซอร์จึงจำเป็นในการขยายแบนด์วิดท์ให้ได้ตามค่าที่ต้องการดังรูปที่ 2.30c อัตราส่วนของ  $f_2/f_1$  คือ equalization ratio และสามารถมีค่าสูงได้หลาย 10 เท่า

### Transimpedance Amplifier Design

วงจรขยายทรานอิมพีแดนซ์เป็นวงจรขยายฟีดแบคซึ่งแสดงดังรูปที่ 2.31a  $R_f$  เป็นความต้านทานฟีดแบค และ  $C_f$  เป็นสเตรย์คาปาซิแตนซ์  $R_p$  เป็นความต้านทานไบอัสของโฟโตไดโอดและ  $C$  เป็นความจุไฟฟ้ารวมทางต้านอินพุท ทรานเฟอร์ฟังก์ชันของวงจรคือ


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{V_2(f)}{I_s(f)} = \frac{R_f}{1 + R_f/AR_b + j2\pi f R_f (C_f + C/A)} \quad 2.20$$

สำหรับ  $R_b \gg R_f$ ,  $A \gg 1$ , และ  $C_f \ll C$  ผลตอบสนองความถี่แสดงดังรูปที่ 2.31b โดยที่

$$f_2 = \frac{A}{2\pi R_f C} \quad 2.21$$

วงจรขยายทรานซิมพีแคนซ์เป็นการออกแบบเพื่อให้แบนด์วิดท์มากพอกับอัตราบิดเรตที่ใช้ งาน เป็นที่น่าสังเกตว่าวงจรขยายทรานซิมพีแคนซ์ทางด้านรับนั้นให้ Dynamic range ที่มากกว่าแบบ high - impedance ด้วยเหตุจากอัตราขยายที่เพิ่มของอุปกรณ์ความถี่ต่ำซึ่งเป็นเหตุของการ saturation ในวงจรขยายก่อนการ equalization ในการออกแบบ high - impedance การปรับปรุง Dynamic range จะเท่ากับ อัตราส่วน equalization ratio



รูปที่ 2.31 (a) แสดงวงจรขยายทรานซิมพีแคนซ์  
(b) แสดงผลตอบสนองความถี่ของวงจรขยายทรานซิมพีแคนซ์

### Dynamic Range

ในระบบสื่อสาร fiber - optic ตัวรับต้องทำงานไม่เพียงแต่ที่ระดับกำลังงานต่ำสุดเท่านั้นแต่ยังต้องสามารถทำงานที่ระดับสูงกว่ามากได้ด้วย ความต้องการกำลังแสงต่ำสุดคือ sensitivity ของตัวรับ และค่ากำลังมากที่สุดที่สามารถใช้ได้ถูกจำกัดโดย nonlinear distortion และ saturation ของตัวรับ อัตราส่วนระหว่างค่ามากที่สุดกับค่าต่ำสุดของกำลังแสง (ในหน่วยเดซิเบล) คือ Dynamic range ของตัวรับ ช่วงกว้างของกำลังแสงที่ตกกระทบลงบนตัวรับอาจมีสาเหตุจาก การเปลี่ยนแปลงกำลังเอาท์พุทของตัวส่ง, การไม่คงที่ของอุณหภูมิ, การสูญเสียในเส้นใยแสง, การสูญเสียของรอยต่อ, และระยะการทวนสัญญาณ ตัวรับที่มี dynamic range กว้างมีความสำคัญเพราะจะทำให้มีความยืดหยุ่นและสะดวกในการออกแบบระบบความสามารถในการทำให้เกิดช่วงกว้างของระดับกำลังแสงของตัวรับจะทำให้ตัวรับนั้นสามารถใช้ได้ทั้งกับการทวนสัญญาณระยะใกล้และไกล โดยเฉพาะในการใช้งานกับ LAN ที่ซึ่งตัวส่งอาจมาจากกระยะทางที่ต่างกันและสัญญาณอาจผ่านจุด splice, coupler, และ splitter มากมาย ในการทดสอบระบบ ตัวส่งจะ

ต่อเชื่อมโดยตรงกับตัวรับเป็นผลให้ตัวรับได้รับกำลังจากตัวส่งได้เต็มที่ คุณสมบัติข้อนี้จะเป็นคุณสมบัติข้อหนึ่งที่จะปรากฏในคุณสมบัติของระบบในชื่อ maximum optical power requirement

## 2.8 เอฟเอสเค (FSK: Frequency Shift Keying)

### 2.8.1 การจัดสัญญาณเอฟเอสเค (FSK signalling)

สัญญาณเอฟเอสเคเป็นสัญญาณดิจิทัลที่ความถี่เปลี่ยนแปลงตามขนาดของเบสแบนด์พัลส์พีซีเอ็ม โดยทั่วไปเอฟเอสเคมักใช้ในการส่งข้อมูลที่อัตราการเร็วต่ำตามข้อกำหนดรายละเอียด CCITT V.21 และนิยมใช้เอฟเอสเคชนิด 2 ความถี่เท่านั้น เพราะเอฟเอสเคอนโคฮีเร้นท์ชนิด 2 ความถี่สามารถกำเนิดและรับได้ง่าย ทำให้มีราคาถูก

$$S_1(t) = A \cos(\omega_c + \omega_d)t, \text{ สำหรับสัญญาณมาร์ค}$$

และ

2.22

$$S_2(t) = A \cos(\omega_c - \omega_d)t, \text{ สำหรับสัญญาณสเปค}$$

ในที่นี้  $\omega_d$  คือ ความถี่เบี่ยงเบน,  $0 < t < T$

จะเห็นได้ว่า สัญญาณมาร์คมีความถี่  $\omega_1 = \omega_c + \omega_d$  และสัญญาณสเปคมีความถี่  $\omega_2 = \omega_c - \omega_d$  สัญญาณเอฟเอสเค จึงเป็นสัญญาณดิจิทัลที่กำหนดได้ง่ายโดยการสวิตช์ไปมาของเครื่องกำเนิดสัญญาณ  $\omega_1$  และเครื่องกำเนิดสัญญาณ  $\omega_2$  สัญญาณเอฟเอสเคดังกล่าวจะมีเฟสไม่ต่อเนื่อง (discontinuous phase) ที่รอยต่อสวิตช์ แต่ถ้าค่อย ๆ เปลี่ยนเฟสของสัญญาณเอฟเอสเคตามขนาดของพัลส์พีซีเอ็ม เช่น เอฟเอสเคที่เกิดจากเอฟเอ็มโมดูเลทพัลส์พีซีเอ็ม เป็นต้น

### 2.8.2 โคฮีเร้นท์เอฟเอสเค (Coherent FSK)

ถ้าเราใช้โมดูเลทสัญญาณเอฟเอสเคด้วยเครื่องรับคอรีเลชัน สัญญาณตัวพาท้องถิ่นที่ต้องการคือ

$$S_1(t) - S_2(t) = A \cos(\omega_c t + \omega_d t) - A \cos(\omega_c t - \omega_d t) \quad 2.23$$

สัญญาณขาออก ณ เวลาสุ่มตัวอย่าง  $t = kT$  คือ  $S_{o1}(kT)$  และ  $S_{o2}(kT)$  ในที่นี้

$$S_{o1}(kT) = \int_0^T S_1(t) [S_1(t) - S_2(t)] dt \quad 2.24$$

$$S_{o2}(kT) = \int_0^T S_2(t) [S_1(t) - S_2(t)] dt \quad 2.25$$

ถ้าพลังงานของสัญญาณ  $E_1$  และ  $E_2$  เท่ากัน  $S_{o1}(kT) = -S_{o2}(kT)$  ฉะนั้นเทรสโวลต์ของเครื่องรับจึงตั้งไว้ที่ค่าศูนย์ พรอบนะบิวลิคี่ความผิดพลาด  $P_e$  สำหรับเครื่องรับคอรีเลชัน เท่ากับ

$$P_e = \frac{1}{2} \operatorname{erfc}(\gamma_{\max} / 2) \quad 2.26$$

ในที่นี้

$$\gamma_{\max}^2 = \frac{2}{\eta} \int_0^T [S_1(t) - S_2(t)]^2 dt \quad 2.27$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
แทน  $S_1(t)$  และ  $S_2(t)$  จากสมการ (2.22) และ อินทิเกรท จะได้ถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\gamma_{\max}^2 = \frac{2A^2T}{\eta} \left[ 1 - \frac{\sin 2\omega_d T}{2\omega_d T} + \frac{1}{2} \frac{\sin[2(\omega_c + \omega_d)T]}{2(\omega_c + \omega_d)T} - \frac{1}{2} \frac{\sin[2(\omega_c - \omega_d)T]}{2(\omega_c - \omega_d)T} - \frac{\sin 2\omega_c T}{2\omega_c T} \right] \quad 2.28$$

สมมติว่า  $\omega_c T \gg 1$  ,  $\omega_c \gg \omega_d$

ซึ่งเป็นจริงในทางปฏิบัติและ 3 เทอมหลังในสมการ 2.28 มีค่าน้อยจนไม่ต้องคำนึงถึงได้ เราจะได้

$$\gamma_{\max}^2 = \frac{2A^2T}{\eta} \left( 1 - \frac{\sin 2\omega_d T}{2\omega_d T} \right) \quad 2.29$$

ค่า  $\gamma_{\max}^2$  จะมีค่ามากที่สุด ถ้าเลือกความถี่เบี่ยงเบนให้  $2\omega_d T = 3\pi/2$  มีค่า  $\omega_d$  ค่านี้ จะได้

$$\gamma_{\max}^2 = (2.42)(A^2T/\eta) \quad 2.30$$

และ

$$P_e = \frac{1}{2} \operatorname{erfc} \left( \sqrt{0.61 \frac{A^2T}{\eta}} \right) \quad 2.31$$

ถ้าเรากำหนด  $S_{av} = A^2/2$  และ  $E_{av} = A^2T/2$  เราสามารถแสดง  $P_e$  ในรูปของ


$$P_e = \frac{1}{2} \operatorname{erfc} \left( \sqrt{1.2 S_{av} T / \eta} \right) \quad 2.32$$

$$P_e = \frac{1}{2} \operatorname{erfc} \left( \sqrt{1.2 E_{av} / \eta} \right) \quad 2.33$$

เปรียบเทียบพหุคูณบิตวิลิตีความผิดพลาดสำหรับโคสิเร็นท์เอฟเฟกต์กับพหุคูณบิตวิลิตี ความผิดพลาดของโคสิเร็นท์ที่เอฟเฟกต์ จะเห็นได้ว่าโคสิเร็นท์เอฟเฟกต์ ต้องการกำลังมากกว่าโคสิเร็นท์ที่เอฟเฟกต์ เท่ากับ 2.2 dB ที่ค่าพหุคูณบิตวิลิตี ความผิดพลาดเดียวกัน สัญญาณเอฟเฟกต์ใช้แถบความถี่กว้างกว่า สัญญาณที่เอฟเฟกต์ โคสิเร็นท์เอฟเฟกต์จึงไม่มีข้อได้เปรียบกว่าโคสิเร็นท์ที่เอฟเฟกต์

### 2.8.3 นอนโคสิเร็นท์เอฟเฟกต์

ในการรับนอนโคสิเร็นท์เอฟเฟกต์ เราใช้เครื่องกรองความถี่ผ่านแถบ (bandpass filters) 2 ตัว ที่มีความถี่ศูนย์กลางอยู่ที่  $f_1$  และ  $f_2$  ตามด้วยเครื่องรับเ็นเวลลอป (envelope detector) ในแต่ละกิ่ง (branch) เ็นเวลลอปแต่ละกิ่งจะถูกสุ่มตัวอย่างพัลส์ ละ 1 ครั้ง แล้วนำมาเปรียบเทียบว่าเ็นเวลลอปของสัญญาณมาร์คบวกเสียงรบกวนหรือของสัญญาณสเปคบวกเสียงรบกวน จะมากกว่ากัน แล้วจะตัดสินใจสัญญาณขาออกเป็นของสัญญาณที่มีค่ามากกว่า ดังรูปที่ 2.32 นอนโคสิเร็นท์เอฟเฟกต์สามารถคิดเสมือนหนึ่งว่าเป็นสัญญาณเอเอสเค 2 ตัวที่มีความถี่  $f_c + f_d$  และ  $f_c - f_d$  ซึ่งเราจะเปรียบเทียบวิลิตีความสามารถของนอนโคสิเร็นท์เอฟเฟกต์กับนอนโคสิเร็นท์เอเอสเคต่อไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ในงานการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ รูปที่ 2.32 การตีโมดูลแบบนอนโคสิเร็นท์ของสัญญาณไบนารีเอฟเฟกต์

สมมติสัญญาณที่ส่งเป็นสัญญาณมาร์ค  $S_1(t) = A \cos(\omega_c + \omega_d)t$  พรอบบะบิวลิตีเค้นซิติ คีฟังก์ชัน (pdf) ของเอ็นเวลลอป  $r_1$  คือ

$$p(r_1) = \frac{r_1}{N} I_0\left(\frac{Ar_1}{N}\right) \exp\left(-\frac{r_1^2 + A^2}{2N}\right), \quad r_1 > 0 \quad 2.34$$

ในที่นี้  $N = \eta B_T$  และ  $B_T$  คือแถบความถี่ของเครื่องกรองความถี่

ในขณะที่เดียวกันเครื่องกรองความถี่ผ่านแถบที่กึ่งข้างล่างจะมีเฉพาะเสียงรบกวนเกาเซียน ที่ผ่าน เท่านั้น เอ็นเวลลอปของเสียงรบกวนจะมี pdf เป็นเรย์เลย์ ดังนี้

$$p(r_2) = \frac{r_2}{N} \exp\left(-\frac{r_2^2}{2N}\right), \quad r_2 > 0 \quad 2.35$$

ความผิดพลาดจะเกิดขึ้นเมื่อ  $r_2 > r_1$  และพรอบบะบิวลิตีความผิดพลาดหาได้ดังนี้

$$P_e = P(r_2 > r_1) = \int_{r_1=0}^{\infty} p(r_1) \left[ \int_{r_2=r_1}^{\infty} p(r_2) dr_2 \right] dr_1 \quad 2.36$$

อินทิกรัลในวงเล็บจะได้  $\exp\left(-\frac{r_1^2}{2N}\right)$  ดังนี้

$$P_e = \int_0^{\infty} \frac{r_1}{N} I_0\left(\frac{Ar_1}{N}\right) e^{-r_1^2/N} e^{-A^2/2N} dr_1 \quad 2.37$$

จากสูตรฟังก์ชันคิว (Q - function)

$$Q(\infty, 0) = \int_0^{\infty} u_0(\alpha t) e^{-(\alpha^2 + t^2)/2} dt = 1 \quad 2.38$$

และ

$$Q(0, \beta) = \int_{\beta}^{\infty} t e^{-t^2/2} dt = e^{-\beta^2/2} \quad 2.39$$

และสมมติสัญญาณมาร์คและสัญญาณสเปสมีโอกาศเกิดเท่า ๆ กัน พรอบบะบิวลิตีความผิดพลาดโดยเฉลี่ย สำหรับสัญญาณนอน โคสิเร็นท์เอฟเอสเคจะได้

$$P_e = \frac{1}{2} \exp\left(-\frac{A^2}{4N}\right) \quad 2.40$$

จะเห็นได้ว่านอน โคสิเร็นท์เอฟเอสเคได้พรอบบะบิวลิตีความผิดพลาดในรูปของฟังก์ชันเอ็กซ์โพเนนเชียลเหมือนกับพรอบบะบิวลิตีความผิดพลาดของเอสเคที่ออดมัมเทรตไฮลด์ แต่นอน โคสิเร็นท์เอฟเอสเคใช้อัตราส่วนของกำลังของสัญญาณต่อกำลังของเสียงรบกวนเพียงครึ่งหนึ่งของนอน โคสิเร็นท์เอฟเอสเคเท่านั้น ในกรณีที่อัตราความเร็วในการส่งพัลส์ของสองระบบเท่ากัน และแถบความถี่ของเครื่องกรองของทั้งสองระบบเท่ากันซึ่งหมายความว่า กำลังของเสียงรบกวนของทั้งสองระบบเท่ากัน อัตราส่วนของกำลังของสัญญาณต่อกำลังของเสียงรบกวนในระบบเอสเคมีค่าเฉพาะ ในกรณีที่ส่งสัญญาณมาร์คเท่านั้น ในการส่งสัญญาณสเปสจะมีกำลังของสัญญาณที่ส่งเท่ากับศูนย์ กำลังเฉลี่ยของเอสเคจึงมีค่าเพียงครึ่งหนึ่งของค่าที่ใช้ในคำจำกัดความ อัตราส่วนของกำลังของสัญญาณต่อกำลังของเสียงรบกวนนั้นที่พรอบบะบิวลิตีความผิดพลาดต่ำทั้งนอน โคสิเร็นท์เอฟเอสเคและนอน โคสิเร็นท์เอฟเอสเคจะได้ค่าพรอบบะบิวลิตีความผิดพลาดเท่ากันที่ค่าเฉลี่ยของอัตราส่วนของกำลังของสัญญาณต่อกำลังของเสียงรบกวน

กวนเท่ากัน นอกจากนั้นเนื่องจากเอฟเอสเคต้องใช้ความถี่ 2 โทน เอฟเอสเคจึงถูกกำหนดให้ใช้แถบความถี่ที่กว้างขึ้นอย่างน้อย 2 เท่า อย่างไรก็ตามเพื่อบรรลุถึงวิสัยความสามารถนี้ เอฟเอสเคก็มีข้อเสียที่สำคัญคือจำเป็นต้องใช้อุปกรณ์ที่ราคาแพงในการรับที่ค่าของอัตราส่วนของกำลังของสัญญาณต่อกำลังของเสียงรบกวนค่าหนึ่ง ๆ ส่วนเอฟเอสเคใช้การเปรียบเทียบความแตกต่างระหว่าง  $r_2$  และ  $r_1$  ( $r_2 - r_1$ ) เทียบกับเทรสโวลต์ที่เป็นศูนย์ ทำให้เทรสโวลต์ของเอฟเอสเคเป็นอิสระไม่ขึ้นต่ออัตราส่วนของกำลังของสัญญาณต่อกำลังของเสียงรบกวน จึงเป็นเทรสโวลต์ที่เหมาะสมเสมอ โดยเฉพาะในกรณีที่เกิดเฟคคิง (fading) เอฟเอสเคจะเหมาะสมมากกว่า เพราะไม่มีเทรสโวลต์จึงไม่ต้องปรับเทรสโวลต์เนื่องจากผลกระทบของเฟคคิงที่มีต่อระดับสัญญาณ

## 2.9 วงจรสังเคราะห์ความถี่ระบบเฟสล็อกคูลูป

ความจริงวงจรสังเคราะห์ความถี่ก็คือ วงจรที่ทำหน้าที่ผลิตสัญญาณความถี่ขนาดพอเหมาะ และให้มีความถี่ตามที่เรากำหนด(คือสั่งหรือโปรแกรมได้) การโปรแกรมสามารถทำได้โดยการตั้งสวิตช์หรือกดปุ่มแต่ในปัจจุบันนิยมสั่งงานด้วยคอมพิวเตอร์

ช่วงความถี่ใช้งานของวงจรสังเคราะห์ความถี่จะจำกัดอยู่ในช่วงความถี่ที่แน่นอน แล้วแต่การใช้งานและความละเอียดของความถี่ที่เปลี่ยนได้ทีละขั้นเรียกว่า เรโซลูชัน (resolution)

### การใช้เฟสล็อกคูลูปในการสังเคราะห์ความถี่

ไม่ว่าระบบสังเคราะห์ความถี่จะมีความซับซ้อนเพียงใด เมื่อพิจารณาลึกลงไปแล้วจะพบว่า มีเฟสล็อกคูลูปเป็นหัวใจในการสังเคราะห์เสมอ รูปที่ 2.33 เป็นตัวอย่างของระบบสังเคราะห์ความถี่อย่างง่ายประกอบด้วย 5 ภาค คือ ภาค VCO เป็นออสซิลเลเตอร์กำเนิดสัญญาณเอาต์พุตของระบบสังเคราะห์ความถี่ภาคหาร  $N$  ทำหน้าที่หารความถี่แบบตั้งโปรแกรมให้หารด้วยค่าตัวเลขตามต้องการได้ (Programmable divider) ภาคกำเนิดความถี่อ้างอิงคริสตอลออสซิลเลเตอร์หรือสัญญาณอื่น ๆ (reference generator) ภาคเทียบเฟสและภาคลูปฟิลเตอร์ซึ่งทำหน้าที่กรองเอาเฉพาะความถี่ค่าไปใช้

แผนผังในรูปที่ 2.33 จะเห็นว่า สัญญาณอินพุตของภาคเทียบเฟสมาจาก 2 แหล่งคือ จาก VCO มีความถี่เท่ากับ  $F_o/N$  และจากสัญญาณอ้างอิงมีความถี่เท่ากับ  $F_r$  เอาต์พุตจากการเปรียบเทียบก็คือผลต่างระหว่างสัญญาณ  $F_o/N$  กับ  $F_r$  ซึ่งจะกรองเฉพาะความถี่ค่าเท่านั้น เพื่อบังคับการออสซิลเลตของวงจร VCO ให้ทำการปรับแก้ความถี่ (หรือเฟส) ให้ตรง จนกว่าความถี่ของสัญญาณทั้งสองจะเท่ากัน


ในสภาวะล็อก (lock) ความถี่ของ VCO เมื่อผ่านวงจรหาร  $N$  จะเท่ากับความถี่อ้างอิง นั่นคือ

$$F_o = NF_r \quad 2.41$$

(คำนวณ จาก  $F_o/N = F_r$  ที่วงจรเทียบเฟส)

กล่าวอีกนัยหนึ่งว่า เอาต์พุตจะมีความถี่เป็น  $N$  เท่าของความถี่อ้างอิง สมมติว่า  $F_r = 1$  กิโลเฮิรตซ์  $N = 1000$  จะได้  $F_o = 1$  เมกะเฮิรตซ์ ถ้า  $N$  เพิ่มทีละ 1 เป็น 1001, 1002, 1003 ..... ค่า  $F_o$  จะเพิ่มทีละ 1 กิโลเฮิรตซ์ ไปเรื่อย ๆ เป็น 1.001, 1.002, 1.003... เมกะเฮิรตซ์ตามลำดับ เพราะฉะนั้นวงจรนี้จึงผลิตความถี่เอาต์พุตที่ต่างกันออกมาได้ เมื่อค่า  $N$  เปลี่ยนแปลงได้นั้นจะเท่ากับความถี่อ้างอิง ( $F_r$ )

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.33 แผนผังของหน่วยสังเคราะห์ความถี่

ขอให้สังเกตว่า เฟสล็อกคูปดังกล่าว สามารถผลิตความถี่ได้เฉพาะในช่วงความถี่ที่วงจร VCO และวงจรหาร N สามารถทำงานได้เท่านั้น และตัวเลขในการหาร (คือ N) ต้องเป็นเลขจำนวนเต็มเสมอ คุณสมบัติของวงจรสังเคราะห์ความถี่


นอกจากวงจรสังเคราะห์ความถี่จะต้องมีคุณสมบัติเกี่ยวกับช่วงความถี่ (frequency range) ที่ต้องผลิตและเรโซลูชันระหว่างขั้นแล้ว คุณสมบัติอื่น ๆ ของวงจรสังเคราะห์ความถี่ก็มีความสำคัญสำหรับเครื่องรับส่งวิทยุอีกด้วย ดังจะได้อธิบายต่อไปนี้

โดยปกติวงจรสังเคราะห์ความถี่จะสามารถกำเนิดสัญญาณเพียงสัญญาณเดียว แต่เลือกความถี่ได้หลายค่า (ในช่วงความถี่ใช้งาน) และมีความละเอียดของความถี่ขึ้นอยู่กับเรโซลูชัน ในกรณีที่เราเปลี่ยนความถี่จากค่าหนึ่งไปยังอีกค่าหนึ่ง วงจรสังเคราะห์ความถี่จะต้องเปลี่ยนตามได้เร็วทันที กล่าวอีกอย่างหนึ่งคือถือความถี่ได้ในเวลาอันรวดเร็ว นั่นคือ ช่วงเวลาถือ (lock-up time) สั้น คุณสมบัติการถือความถี่ใหม่ได้รวดเร็วนั้นมีความจำเป็นอย่างยิ่งสำหรับเครื่องรับส่งวิทยุ โดยเฉพาะในระหว่างการเปลี่ยนจากสถานะส่ง (รับ) มาเป็นสภาวะรับ (ส่ง) หรือในกรณีการสแกนความถี่

วงจรสังเคราะห์ความถี่ที่ผลิตสัญญาณความถี่เดียว โดยปราศจากความถี่แปลกปลอมต่าง ๆ คุณสมบัตินี้เรียกว่า ความบริสุทธิ์ของสเปกตรัม (spectrum purity) นั่นคือความถี่ฮาร์มอนิกต่าง ๆ จะต้องถูกจำกัดให้เหลือน้อยที่สุด รับประทาน นอกจากนั้นนอยส์จากวงจรออสซิลเลเตอร์จะทำให้วงจรสังเคราะห์ การคำนวณว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ที่มีความถี่ไม่บริสุทธิ์ ไม่ใช่เพียงความถี่เดียว (ดูรูปที่ 2.34) ในช่วงใกล้เคียงกับความถี่ที่ต้องการ นอยส์ดังกล่าวนี้เรียกว่า เฟส นอยส์ (phase noise)

ความเที่ยงตรง (accuracy) และ เสถียรภาพ (stability) ทางความถี่ของวงจรสังเคราะห์ความถี่ขึ้นอยู่กับสัญญาณอ้างอิง โดยทั่วไปสัญญาณอ้างอิงมักจะเป็นวงจรออสซิลเลเตอร์ ชนิดใช้แร่บั้งค์ความถี่ ฉะนั้น วงจรสังเคราะห์ความถี่จะมีเสถียรภาพและความเที่ยงตรงทางความถี่เทียบเท่ากับคริสตอลออสซิลเลเตอร์



รูปที่ 2.34 เฟส นอยส์ปรากฏเป็นความถี่แปลกปลอมในบริเวณใกล้ ๆ กับความถี่เอาต์พุต


วงจรสังเคราะห์ความถี่ที่ใช้กับเครื่องรับส่งวิทยุในย่านความถี่ HF (3 ถึง 30 เมกะเฮิร์ตซ์) ก่อนข้างมีความซับซ้อน เพราะการใช้งานในย่านความถี่นี้ เราต้องการเรโซลูชันละเอียดถึง 100 เฮิร์ตซ์ เป็นอย่างน้อย บางเครื่องทำได้ละเอียดถึง 10 เฮิร์ตซ์ นอกจากนี้ช่วงความถี่ 3 ถึง 30 เมกะเฮิร์ตซ์ ก่อนข้างกว้างมาก วงจรสังเคราะห์ความถี่ที่ครอบคลุมช่วงความถี่กว้าง ๆ และมีเรโซลูชันละเอียดเช่นนี้ จะต้องออกแบบเป็นพิเศษเพื่อให้มีคุณสมบัติที่ดี และช่วงเวลาค้นคืนรวดเร็ว โดยทั่วไปอัตราส่วนความถี่สูงสุดและต่ำสุดระหว่างช่วงความถี่ใช้งานจะมีค่าไม่เกิน 2 เท่า เราต้องใช้วงจร VCO หลายชุดแล้วมีสวิทช์เลือกความถี่ฮาร์มอนิก และเพื่อให้ได้คุณสมบัติที่ดีสำหรับช่วงเวลาค้นคืนเร็ว นั้น เราทำได้โดยใช้ลูปซ้อนกันหลายลูป (multiple-loop)

### วงจรต่าง ๆ ในระบบสังเคราะห์ความถี่

วงจรสำคัญที่กำหนดความถี่เอาต์พุตก็คือ วงจร VCO โดยทั่วไปเป็นวงจรออสซิลเลเตอร์ที่ใช้วารีแควเตอร์หรือวารีแคปเป็นส่วนหนึ่งในวงจร ความถี่ของวงจร VCO ถูกควบคุมด้วยแรงดันควบคุมที่ป้อนมาไบแอสแกวารีแคปในวงจร หากแรงดันที่ไบแอสแกวารีแคปเพิ่มขึ้นส่วนใหญ่ VCO จะมีความถี่สูงขึ้น แต่ก็มีบางวงจรที่ทำให้ความถี่ VCO ลดลง แต่เป็นส่วนน้อย (เช่นในกรณีที่ใช้วงจรขยายอินเวอร์เตอร์มาขยายแรงดันควบคุมก่อน)

ภาคความถี่อ้างอิงนิยมใช้คริสตอลออสซิลเลเตอร์ และมีวงจรหารความถี่ค่าตายตัว ส่วนใหญ่เป็นไอซี ตัวอย่างในรูปที่ 2.35 แสดงตัวอย่างวงจรออสซิลเลเตอร์ ซึ่งใช้คริสตอลออสซิลเลเตอร์เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษานาน เมื่ออนุญาตให้นำไปเผยแพร่โดยไม่เสียค่าใช้จ่ายค่าความถี่ 4.000 เมกะเฮิร์ตซ์ แล้วหารออกมาเป็น 50 กิโลเฮิร์ตซ์


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีเหตุผลแบบลงเงื่อนไข และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.35 วงจรออสซิลเลเตอร์ที่ใช้คริสตอลออสซิลเลเตอร์

ความถี่ออสซิลเลเตอร์อ้างอิงนี้ เป็นตัวกำหนดคร่าวๆ และเสถียรภาพของความถี่อ้างอิงที่ดี จึงทำให้สามารถสังเคราะห์ความถี่ที่มีเสถียรภาพดีด้วย


ภาคเทียบเฟสส่วนใหญ่จะเป็นแบบดิจิตอล ซึ่งเปรียบเทียบสัญญาณอ้างอิงกับสัญญาณที่ได้จาก VCO (หลังจากหาร N) เอาต์พุตที่ได้จากการเปรียบเทียบจะเป็นพัลส์ที่มีวัฏจักรหน้าที่ (duty cycle) เปลี่ยนแปลง รูปที่ 2.36 ซึ่งแสดงไอซีที่ทำหน้าที่เป็นวงจรถิเทกเตอร์เฟส บั๊กติจะมีเอาต์พุตพิเศษ แสดงสถานะล็อกด้วย สถานะล็อกในที่นี้หมายถึงสถานะที่ความถี่ หรือเฟสของสัญญาณจาก VCO (หาร N) กับสัญญาณอ้างอิงตรงกันพอดี ล็อกเอาต์พุตนี้มีความสำคัญมาก เพราะจำเป็นต้องใช้หยุดการทำงาน ภาคเครื่องส่ง (ของเครื่องรับส่งวิทยุ) ในกรณีที่ความถี่ไม่ล็อก



รูปที่ 2.36 ภาคเฟสดีเทกเตอร์แบบ IC ของ เบอร์ 4046

วงจรถียบเฟสนี้ความจริงแล้วจะเรียกว่าเทียบเฟสหรือเทียบความถี่ก็ได้ เนื่องจากเอาต์พุตของเฟส ดีเทกเตอร์ขึ้นอยู่กับผลต่างเฟสหรือความถี่ของสัญญาณอินพุต 2 สัญญาณ ผลลัพธ์ที่ได้จากเฟส ดีเทกเตอร์จะเป็นพัลส์ ซึ่งมีส่วนผสมของไฟ DC ปนอยู่ ส่วนที่เป็นไฟ DC นี้จะนำไปใช้ควบคุมความถี่ของ VCO ไม่ว่าความถี่ของ VCO จะห่างจากความถี่ที่ต้องการเท่าใด ช่วงความถี่ที่วงจรถียบเฟส ล็อกสามารถแก้ไขได้เรียกว่า capture range

ลูปฟิลเตอร์ เป็นวงจรฟิลเตอร์ชนิดโลพาสธรรมชาติ ทำหน้าที่กรองเอาเฉพาะสัญญาณความถี่ต่ำ มาควบคุมความถี่ของ VCO โดยทั่วไปมักใช้ลูปฟิลเตอร์ประเภทพาสซีฟ (มีแค่ R กับ C หรือ อาจใช้ฟิลเตอร์ชนิดแอกทีฟก็ได้) จากรูป 2.37 ลูปฟิลเตอร์นี้เป็นตัวกำหนดคุณสมบัติการเปลี่ยนแปลงความถี่ก่อนเข้าสู่สถานะล๊อคที่เรียกว่าคุณสมบัติชั่วคราว (transient) ถ้าเลือกอัตราขยายลูป (loop gain) และค่าคงตัวเวลาของลูป (loop time constant) ไม่เหมาะสม ความถี่ของเฟสล๊อกลูปจะไม่ล๊อคและจะเปลี่ยนไปเปลี่ยนมา




รูปที่ 2.37 ตัวอย่างวงจรลูปฟิลเตอร์

ดังนั้น ค่าคงตัวเวลาของลูปฟิลเตอร์จะต้องไม่มากเกินไป เพื่อว่าทุกครั้งที่เปลี่ยนความถี่เฟสล๊อกลูปจะล๊อคได้เร็ว โดยไม่มีการสะบัด (overshoot) หรือใช้เวลาเปลี่ยนความถี่อย่างรวดเร็ว แต่ค่าคงตัวเวลาก็ไม่ควรน้อยเกินไปจนกระทั่งความถี่สั่นหรือไม่นิ่ง (jitter) จากรูปที่ 2.38 ซึ่งแสดงการเปลี่ยนความถี่ของ VCO จะเห็นว่าเส้นทางการเปลี่ยนแรงดันมี 3 เส้นทาง เส้นทาง A เป็นเส้นทาง critically damped ใช้เวลาในการเปลี่ยนสู่ความถี่ใหม่น้อยที่สุด เส้นทาง B เรียกว่าเส้นทาง underdamped มีการสะบัด (หรือออสซิลเลต) เนื่องจากโอเวอร์ชูต เส้นทาง C เป็นเส้นทาง overdamped ไม่มีโอเวอร์ชูต แต่เวลาที่ใช้ในการเข้าสู่ความถี่ใหม่จะช้า


เส้นทาง A เป็นเส้นทางที่ดีที่สุดในการออกแบบค่าคงตัวเวลาของวงจรลูปฟิลเตอร์ เพราะใช้เวลาเปลี่ยนความถี่เร็วและไม่มีโอเวอร์ชูต

ยังมีอีกภาคหนึ่งที่มีผลต่อช่วงเวลาที่ใช้ในการล๊อคความถี่ นั่นคือภาคหาร N (หรือ programmable divider) เวลาที่ใช้ในการล๊อคความถี่เมื่อ N มีค่าน้อยสุดจะไม่เท่ากับเมื่อ N มีค่ามากที่สุด วงจรหาร N เกิดจากวงจรนับฐานสิบ (decade counter) หลาย ๆ ชุดมาต่อรวมกับเกตต่าง ๆ เพื่อให้สามารถเลือกสั่งให้วงจรนับทำหน้าที่หารความถี่ได้ตามตัวเลขที่ตั้งไว้

วงจรหาร N นี้เป็นตัวที่รับคำสั่งเกี่ยวกับความถี่ไปควบคุม VCO เพื่อให้กำเนิดสัญญาณตามที่ต้องการ ตัว N จะเป็นตัวที่กำหนดย่านความถี่และจำนวนช่องความถี่ ในรูปที่ 2.39 เป็นวงจรหาร N สำเร็จรูปในไอซีตัวเดียว สังเกตว่าลักษณะการป้อนข้อมูล N ให้กับวงจรหาร N เป็นแบบขนาน กล่าวคือข้อมูลแต่ละบิตจะป้อนเข้าพร้อม ๆ กัน



รูปที่ 2.38 คุณลักษณะ (dynamic characteristic) ในการเปลี่ยนความถี่ของเฟสล็อกกรุป




รูปที่ 2.39 ตัวอย่างวงจรหาร N เป็น IC ตัวเดียวเบอร์ TC 9122

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปัญหาสำคัญของซินธิไซเซอร์อีกอย่างหนึ่งก็คือ วงจรหาร N (หรือวงจรหารที่ตั้งโปรแกรมได้) ไม่สามารถทำงานที่ความถี่สูงกว่า 25 เมกะเฮิร์ตซ์ได้ ฉะนั้นเราจึงต้องหาทางลดทอนความถี่ที่ป้อนแก่วงจรหาร N ลง เพื่อให้วงจรลอจิกของวงจรหาร N ทำงานได้ วิธีต่าง ๆ ที่นิยมใช้ได้แก่ ใช้ความถี่จากออสซิลเลเตอร์พิเศษ (บางครั้งเรียกออสซิลเลเตอร์ PLL) มามิกซ์กับ VCO .ให้ความถี่ลดลงก่อนที่จะป้อนให้แก่วงจรหาร อีกวิธีหนึ่งก็คือใช้วิธีพริสเกลแบบสองโมดูลัสหารล่วงหน้าโดยใช้ตัวหาร 2 ค่า

วงจรสังเคราะห์ความถี่สามารถนำมาประยุกต์ใช้เป็นวงจรมอดูเลเตอร์(FSK modulator) ได้ โดยการใส่สัญญาณข้อมูลเข้าไปบวกกับสัญญาณเอาต์พุตของรูปฟิลเตอร์ที่อินพุตของ VCO ซึ่งจะทำให้ความถี่เอาต์พุตของ VCO สามารถ shift ไปตามข้อมูล เป็นสัญญาณเอฟเอสเค



รูปที่ 2.40 วงจรมอดูเลเตอร์เอฟเอสเค

## 2.10 ควอดราเจอร์รีเทคชั่น (Quadrature Detection)

การคิมอดูเลทสัญญาณ FM แบบควอดเรเจอร์รีเทคชั่นเป็นการใช้วงจรแยกแยะเฟส (phase discriminator) ในการดึงเอาสัญญาณเบสแบนด์ออกมาจากสัญญาณ FM ดังนั้นจึงต้องกล่าวถึงหลักการของวงจรแยกแยะเฟสเสียก่อนดังต่อไปนี้ วงจรแยกแยะเฟสจะอาศัยหลักการพื้นฐานของการดิฟเฟอเรนเชียล กล่าวคือ แสดงการดิฟเฟอเรนเชียลให้อยู่ในรูปของการประมาณค่าดังนี้


$$\frac{d}{dt} \phi(t) = \frac{1}{\tau} [\phi(t) - \phi(t - \tau)] \quad 2.41$$

ในกรณีของสัญญาณ FM นั้นเนื่องจาก  $\phi(t) = k \int_{-\infty}^t m(t) dt$  ดังนั้นจะสามารถผูกพันสมการ 2.41 กับสัญญาณเบสแบนด์  $m(t)$  ได้ในรูปต่อไปนี้

$$[\phi(t) - \phi(t - \tau)] = \tau \frac{d}{dt} \phi(t) = km(t) \quad 2.42$$

นั่นคือสามารถสร้าง  $\phi(t - \tau)$  และสร้างวงจรที่จะให้ผลค่าระหว่าง  $\phi(t)$  และ  $\phi(t - \tau)$  สัญญาณขาออกที่ได้ก็จะแปรตรงกับสัญญาณเบสแบนด์  $m(t)$  การสร้างสัญญาณ  $\phi(t - \tau)$  จากสัญญาณ FM ก็ทำได้โดยใช้วงจรหน่วงเวลาหรือวงจรเฟสชิฟเตอร์แบบเชิงเส้นนั่นเอง สำหรับการสร้างสัญญาณ  $\phi(t) - \phi(t - \tau)$  นั้นจะทำได้โดยนำสัญญาณ FM เดิมกับสัญญาณ FM ที่ถูกหน่วงเวลามาเข้าวงจรคูณแล้วกรองด้วยฟิลเตอร์ผ่านความถี่ต่ำ รูปที่ 2.41 แสดงบล็อกไดอะแกรมของกระบวนการที่กล่าวมานี้วงจรลิมิตเตอร์และฟิลเตอร์ผ่านแถบความถี่ก็มีไว้จัดการกับระดับสัญญาณที่อาจจะเปลี่ยนแปลงตามเวลา และให้ผ่านเฉพาะแถบความถี่ที่เกี่ยวข้องตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.41 แสดงบล็อกไดอะแกรมของระบบควอดเรเจอร์ตีเทคชัน

ควอดเรเจอร์ตีเทคชันนั้นเป็นชื่อเรียกระบบตีเทคชันข้างต้นที่ดึงการหน่วงเวลาของวงจรหน่วงเวลาให้มีค่า  $\tau$  ที่ทำให้  $\omega_c \tau = \pi/2$  ดังนั้นถ้าให้สัญญาณ FM ที่เข้ามาเขียนได้เป็น  $v_1(t) = \cos(\omega_c t + \phi(t))$  สัญญาณที่ผ่านวงจรหน่วงเวลาก็จะเขียนได้เป็น

$$v_2(t) = \cos[\omega_c(t - \tau) + \phi(t - \tau)] = \sin[\omega_c t + \phi(t - \tau)] \quad 2.43$$

เมื่อคูณสัญญาณ  $v_1(t)$  และ  $v_2(t)$  ด้วยวงจรคูณแล้วผ่านฟิลเตอร์ผ่านความถี่ค่าผลที่ได้ออกมา ก็จะเขียนได้เป็น

$$y(t) \approx \sin[\phi(t) - \phi(t - \tau)] \quad 2.44$$

และเนื่องจาก  $\tau$  มีค่าเล็กมากทำให้  $\phi(t) - \phi(t - \tau) \ll \pi$  เราจึงสามารถประมาณค่าสมการ 2.44 เป็นดังนี้

$$y(t) \approx \phi(t) - \phi(t - \tau) = km(t) \quad 2.45$$


จะเห็นได้ว่าสามารถแยกสัญญาณข้อมูลออกมาได้ด้วยวิธีแยกแยะเฟสนี้

## 2.11 โมโนสเตเบิล มัลติไวเบรเตอร์ (Mono stable multivibrators)

ในบางกรณีเราต้องการให้เกิดพัลส์ที่มีความสูงและความกว้างตามที่ต้องการตามการทรiggerของสัญญาณ โมโนสเตเบิล มัลติไวเบรเตอร์มีสถานะที่คงที่อยู่สถานะหนึ่งซึ่งจะคงอยู่อย่างนั้นไปตลอด และมีอีกสถานะหนึ่งเป็นสถานะที่คงที่กลายๆ เรียกว่า quasi - stable state ซึ่งมันจะถูกทรiggerและคงที่อยู่เป็นเวลาเท่ากับที่กำหนดให้ เมื่อหมดเวลาก็จะกลับสู่สถานะเดิมและคงอยู่อย่างนั้นรอการทรiggerครั้งใหม่ เรียกการทำงานแบบนี้ว่า One shot

จากรูปที่ 2.42 แสดงวงจรโมโนสเตเบิลโดยใช้ออปแอมป์ โดยมีค่าเวลาคงที่  $T$  ดังนี้

$$T \approx C_1 R_3 \ln\left(\frac{1}{1 - \beta}\right) \quad 2.46$$




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในการเรียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{โดย } \beta = \frac{R_1}{R_1 + R_2}$$

มีข้อควรสนใจอยู่ว่าวงจรโมโนสเตเบิลนั้นจะต้องไม่ถูกทรานซิสเตอร์ที่ตัวเก็บประจุ  $C_1$  ได้ชาร์จประจุเพียงพอ ไม่เช่นนั้นผลลัพธ์ก็คือค่าคงที่เวลาจะลดลงกว่าปกติ เวลาที่ตัวเก็บประจุใช้ในการชาร์จประจุเรียกว่า recovery period


## 2.12 วงจรขยายสัญญาณช่วงกว้าง (Wideband Amplifier)

วงจรขยายสัญญาณทั่ว ๆ ไปจะมีเกณฑ์ในการขยายสัญญาณได้เท่ากันในช่วงความถี่หนึ่งเท่านั้น แต่สำหรับวงจรขยายสัญญาณช่วงกว้างจะให้เกณฑ์ในการขยายสัญญาณที่เท่ากันได้ในช่วงความถี่ที่กว้างกว่า เช่น ตั้งแต่ 1-200 เมกะเฮิร์ต หรือ 1 เมกะเฮิร์ต ถึง 1 จิกะเฮิร์ต ดังนั้นวงจรขยายสัญญาณช่วงกว้างจึงสามารถใช้งานได้หลากหลายมากกว่า คือสามารถรับสัญญาณทางด้านอินพุตได้ในช่วงความถี่ที่กว้างกว่าวงจรขยายทั่ว ๆ ไป



รูปที่ 2.43 ผลตอบสนองความถี่ของวงจรขยายสัญญาณช่วงกว้าง

นอกจากนี้ข้ออีกประการหนึ่งของวงจรขยายสัญญาณช่วงกว้างคือจะให้อิมพีแดนซ์ทั้งทางด้านอินพุตและเอาต์พุตมีค่าเข้าใกล้ 50 โอห์ม ทำให้สามารถใช้ในการแมชชิงอิมพีแดนซ์ได้ เป็นผลให้ค่า VSWR ของระบบดี ตัวอย่างเช่นเราสามารถต่อวงจรขยายสัญญาณช่วงกว้างเอาไว้กับวงจรพาสซีฟฟิลเตอร์เพื่อให้แมชชิงกับอิมพีแดนซ์ของพาสซีฟฟิลเตอร์ ข้อเสียของวงจรมีค่านอยส์ฟิกเกอร์ (noise figure) สูง แต่ก็สามารถแก้ไขได้โดยการใส่วงจรขยายสัญญาณรบกวนต่ำ (low noise amplifier) ไว้ที่ภาคแรกก่อนเพื่อควบคุมค่านอยส์ฟิกเกอร์ของระบบ



รูปที่ 2.44 วงจรขยายสัญญาณช่วงกว้าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เนื่องจากวงจรขยายสัญญาณช่วงกว้างสามารถให้อินพุตและเอาต์พุตที่มีแอมพลิจูดเท่ากันได้ เราสามารถหาอินพุตที่แอมพลิจูดของวงจรได้จากวงจรสมมูลของวงจรนี้ เพราะฉะนั้นเอาต์พุตที่มีแอมพลิจูด (R<sub>o</sub>) ของวงจรสามารถคำนวณได้ดังนี้

จากรูป 2.45 ;

$$V_2 = \frac{R_{E1}}{R_{E1} + R_{F1}} V$$

$$V_3 = g_{m2} V_4 \frac{R_{E2}(R + R_{F2})}{R_{E2} + R + R_{F2}} \frac{R}{R + R_{F2}}$$

$$V_3 = g_{m2} V_4 \frac{R_{E2}R}{R_{E2} + R + R_{F2}}$$



รูปที่ 2.45 วงจรสมมูลของวงจรขยายสัญญาณช่วงกว้างเพื่อหาเอาต์พุตที่มีแอมพลิจูด

ถ้าให้  $V_2 = V_3$  ;

$$\frac{R_{E1}}{R_{E1} + R_{F1}} V = g_{m2} V_4 \frac{R_{E2}R}{R_{E2} + R + R_{F2}}$$

$$g_{m2} V_4 = \frac{R_{E1}}{R_{E1} + R_{F1}} \frac{R_{E2} + R_{F2} + R}{R_{E2}R} V$$

$$\frac{1}{R_o} = \frac{i}{V}$$

$$\frac{1}{R_o} = \frac{1}{V} \left( \frac{V}{R_{F1} + R_{E1}} + g_{m2} V_4 \right)$$


$$\frac{1}{R_o} = \frac{1}{R_{F1} + R_{E1}} + \frac{R_{E2} + R_{F2} + R}{R_{E2}R} \frac{R_{E1}}{R_{E1} + R_{F1}}$$

$$\frac{1}{R_o} = \frac{R_{E2}R + (R_{E2} + R_{F2} + R)R_{E1}}{R_{E2}R(R_{E1} + R_{F1})}$$

$$R_o = \frac{R_{E2}R(R_{E1} + R_{F1})}{R_{E2}R + (R_{E2} + R_{F2} + R)R_{E1}}$$

$$R_o = \frac{(R_{E1} + R_{F1})(R_{E2}R)}{R_{E1}(R_{F2} + R_{E2} + R)} \parallel (R_{F1} + R_{E1})$$

หาอินพุตที่มีแอมพลิจูด (R<sub>i</sub>) ได้จาก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 2.46 วงจรสมมูลของวงจรขยายสัญญาณช่วงกว้างเพื่อหาอินพุตที่มีแอมพลิจูด  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 2.46 ;

$$V_2 = g_{m2} V_4 \frac{R(R_{E1} + R_{F1})}{R + R_{E1} + R_{F1}} \frac{R_{E1}}{R_{E1} + R_{F1}}$$

$$V_2 = V \quad (V_1 \text{ มีค่าน้อย})$$

$$i = g_{m2} V_4 \frac{R_{E2}}{R_{E2} + R_{F2}}$$

$$i = \frac{V(R + R_{E1} + R_{F1})}{R(R_{E1} + R_{F1})} \left( \frac{R_{E1} + R_{F1}}{R_{E1}} \right) \left( \frac{R_{E2}}{R_{E2} + R_{F2}} \right)$$

$$R_i = \frac{V}{i}$$

$$R_i = \frac{RR_{E1}}{(R + R_{E1} + R_{F1})} \frac{R_{E2} + R_{F2}}{R_{E2}}$$

กระแสอีกส่วนหนึ่ง =  $\frac{V}{R_{F2} + R_{E2}}$

$$R_i = \frac{RR_{E1}}{(R + R_{E1} + R_{F1})} \frac{R_{E2} + R_{F2}}{R_{E2}} \parallel (R_{E2} + R_{F2})$$

หาค่าอัตราขยาย ( $A_v$ ) ได้จาก

$$A_v = \frac{R_{F1} + R_{E1}}{R_{E1}}$$

แบนด์วิดธ์ของวงจรจะขึ้นอยู่กับ  $f_T$  ของทรานซิสเตอร์ และอัตราขยายของวงจร (gain) ดังนี้

$$G \cdot BW = f_T$$

$$BW = \frac{f_T}{G}$$

### 2.13 วงจรกรองความถี่ (Band Pass Filter)

วงจรกรองความถี่จะยอมให้ความถี่ที่เหมาะสมย่านหนึ่ง ( ย่านความถี่ผ่าน ) เท่านั้นผ่านไปได้ กล่าวคือย่านความถี่สูงและต่ำจะถูกบล็อกไว้ คุณลักษณะของวงจรหลายๆ แบบในทางขนาดสำหรับแบนด์พาสฟิลเตอร์ได้แสดงไว้ในรูป 2.47 ช่วงของความถี่ที่ผ่านได้ถูกเรียกว่า Bandwidth : BW และถูกจำกัดด้วยความแตกต่างระหว่างขอบของช่วงผ่าน โดยการใช้  $\omega_1$  และ  $\omega_2$  ได้แสดงดังรูปเพื่อกำหนดขอบของช่วงผ่านเราจะได้

$$BW = \omega_2 - \omega_1 \quad 2.46$$

ความถี่กลาง  $\omega_0$  ของช่วงผ่านถูกจำกัดด้วยค่าเฉลี่ยทางคณิตศาสตร์ของความถี่ที่ขอบจะได้


$$\omega_0 = \sqrt{\omega_1 \omega_2} \quad 2.47$$

โดยที่รูปที่ 2.47a แสดงให้เห็นถึงคุณลักษณะของแบนพาสฟิลเตอร์ในอุดมคติ รูปที่ 2.47b แสดงคุณลักษณะของแบนด์พาสฟิลเตอร์ที่บริเวณของพาสแบนด์ไม่มีริบเปิด (monotonic) ซึ่งทั้งสองข้างของความถี่กลาง ไม่มีการเปลี่ยนแปลงเครื่องหมายคุณลักษณะทางขนาด คุณลักษณะทางขนาดของแบนด์พาสดังที่แสดงในรูป 2.47a และ b โดยทั่วไปฟังก์ชันของวงจร จะมีจุดที่เป็น zeroes อยู่ที่ศูนย์และจุดอนันต์ ดังนั้นเราจะได้รูปแบบของฟังก์ชันเป็น

$$N(s) = \frac{Hs^{n/2}}{B(s)} \quad 2.48$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการ 2.48 ค่า  $H$  จะเป็นค่าคงที่ และ  $n$  จะเป็นดีกรีของตัวส่วนของโพลิโนเมียล  $B(s)$  และจะเป็นจำนวนคู่ คุณลักษณะทางเฟสของฟังก์ชันจะเริ่มต้นที่  $(+90n/2)$  ที่ความถี่ศูนย์และลดลงเป็น  $(-90n/2)$  ที่ความถี่อนันต์และเป็นศูนย์ที่ความถี่กลาง  $\omega_0$



รูปที่ 2.47 การกรองความถี่ในลักษณะสัญญาณต่างๆ กัน

**บัตเตอร์เวิร์ทฟังก์ชัน ( Butterworth Function )**

จะเป็นการประยุกต์ใช้งานกฎเกณฑ์ maximally flat magnitude พิจารณาฟังก์ชันของขนาดสำหรับวงจรมีความถี่ต่ำผ่าน จากพล็อตของฟังก์ชันจะแสดงคุณลักษณะที่ราบเรียบที่ย่านความถี่ต่ำและจะมีค่าลดต่ำลงที่ย่านความถี่สูงดังนั้น ในทางอุดมคติเราอาจจะแสดงคุณลักษณะให้เห็นได้ดังในรูป 2.48 ซึ่งในความเป็นจริงแล้วไม่มีทางเป็นไปได้ ในทางปฏิบัติจึงหาฟังก์ชันของความถี่ต่ำผ่านโดยการประมาณด้วยฟังก์ชันของ magnitude-square  $|N(j\omega)|^2$  ซึ่งโดยทั่วไป กฎเกณฑ์ maximally flat จะเป็นจริงได้ที่  $\omega = 0$  ถ้าเป็นไปตามกฎเกณฑ์นี้จะทำให้ได้เคิร์ฟที่ราบเรียบที่เราต้องการอย่างน้อยที่สุดก็ในย่านความถี่ต่ำ ขึ้นต่อไป เราจะพิจารณา drop-off ของคุณลักษณะที่ย่านความถี่สูง โดยเราจะกำหนดให้ตำแหน่งของ zeroes ทั้งหมดอยู่ที่อนันต์ ดังนั้นจะได้เศษของ  $N(j\omega)$  จะเป็นค่าคงที่และสัมประสิทธิ์  $b_1$  จะเป็นศูนย์ สำหรับคุณลักษณะของ maximally flat สัมประสิทธิ์ของ  $b_1$  จะเป็นตัวเซต zero ยกเว้นในกรณีของลำดับที่สูงที่สุด ผลลัพธ์ของฟังก์ชันที่มีขนาดเป็นสี่เหลี่ยมจะมีรูปแบบดังนี้

$$|N(j\omega)|^2 = \frac{H^2}{1 + \omega^{2n}} \tag{2.49}$$

ในที่นี้เราเลือกให้สัมประสิทธิ์ของการคูณเป็น  $\omega^{2n}$  ในเทอมที่จะทำการนอมนัลไลซ์ความถี่ ฟังก์ชันนี้ถูกเรียกว่า Butterworth Function

**สรุปคุณสมบัติของ Butterworth Functions**


ฟังก์ชันของบัตเตอร์เวิร์ทของวงจรมีความถี่ต่ำมีรูปแบบดังในสมการ 2.49

1. ช่วงของย่านความถี่  $0 \leq \omega \leq 1$  rad/s ถูกเรียกว่า Passband
2. ช่วงของย่านความถี่  $\omega \geq 1$  rad/s ถูกเรียกว่า Stopband
3. ที่  $\omega = 1$  rad/s  $|N(j\omega)| = \frac{H}{\sqrt{1+1^2}} = \frac{H}{\sqrt{2}} = 0.7071H$  โดยที่ไม่ขึ้นอยู่กับค่าของ  $n$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น ยกเว้นที่มีเหตุที่เปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4. ที่  $\omega = 1$  rad/s ความชันของ  $|N(j\omega)|^2$  เป็นสัดส่วนกับ  $-1/2n$

5. ฟังก์ชัน  $|N(j\omega)|$  จะเป็นฟังก์ชันแบบโมโนโตนิค (มีการลดลงอย่างต่อเนื่อง) ของ  $\omega$  ฟังก์ชันที่ถุณิยามในสมการ 2.49 มักจะถูกอ้างอิงกับ Butterworth Function ที่ถุณิยามโดยไลซ์เพราะว่า  $20 \log \frac{|N(j1)|}{|N(j0)|} = 20 \log 0.70711 = -3.0101 \text{ dB}$  ความถี่ของ 1 เรเดียนต่อวินาทีมักจะถูกอ้างอิงกับความถี่  $-3 \text{ dB}$  หรือความถี่  $3 \text{ dB down}$



รูปที่ 2.48 คุณลักษณะทางขนาดของวงจรความถี่ต่ำผ่านในทางอุดมคติ


พล็อตของขนาดของ Butterworth Function สำหรับ n ค่าต่างๆ ได้แสดงดังในรูป 2.49 ค่าในทางตัวเลขของ Butterworth Function จะอยู่ในรูปของฐานสิบหรือเดซิเบล สำหรับค่าของความถี่ที่มากเพียงพอจะมีการลดทอนเป็น  $20n \text{ dB/decade}$  ที่ความถี่นอกเหนือจาก  $\omega = 1$  เรเดียนต่อวินาที ที่ซึ่ง n เป็นดีกรีของฟังก์ชัน



รูปที่ 2.49 ขนาดของ Butterworth Function ของออร์เดอร์ต่างๆ

**2.14 วงจรเปรียบเทียบสัญญาณ ( Comparator )**

วงจรเปรียบเทียบสัญญาณทำหน้าที่เปรียบเทียบระดับสัญญาณเข้าหาหนึ่งกับศักดาเปรียบเทียบอีกขาหนึ่ง ระดับศักดาเปรียบเทียบอาจจะมีค่าเป็นบวก ลบ หรือ ศูนย์ก็ได้ วงจรเปรียบเทียบสัญญาณอย่างง่ายมีหลักการดังนี้




รูปที่ 2.50 (a) วงจรเปรียบเทียบศักดาจุดสัญญาณขาเข้า (+)

เอกสารนี้เป็นเอกสารที่สงวนไว้: (b) รูปสัญญาณอินพุทและเอาต์พุทของวงจรถูกนำมาใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.50 แสดงออปแอมป์ซึ่งต่ออยู่ในลักษณะวงจรเปิด ทำหน้าที่เปรียบเทียบศักดาสัญญาณด้วยจุดสัญญาณเข้าขา (+) นั่นคือจุดสัญญาณเข้าขา (-) จะต่ออยู่ที่ระดับศักดาเปรียบเทียบ ส่วนจุดสัญญาณเข้าขา (+) จะต่ออยู่กับสัญญาณซึ่งเราต้องการจะเปรียบเทียบศักดา

เนื่องจากค่าขยายศักดาสัญญาณแบบรูปเปิดของออปแอมป์มีค่าสูงมาก ดังนั้นในทางปฏิบัติ เมื่อระดับสัญญาณที่จุดสัญญาณเข้าขา (+) มีระดับสูงกว่า  $V_{ref}$  เพียงเล็กน้อย เช่น 50 ไมโครโวลท์ ระดับศักดาสัญญาณออก  $V_o$  ก็จะมีค่าอยู่ที่  $+V_{sat}$  ในกรณีที่ระดับสัญญาณที่จุดสัญญาณเข้าขา (+) มีระดับต่ำกว่าเพียงเล็กน้อย ระดับศักดาสัญญาณออกจะกลับไปมีค่าเท่ากับ  $-V_{sat}$


ดังนั้นเราอาจจะใช้วงจรดังกล่าวในการเปรียบเทียบระดับสัญญาณเข้ากับศักดาเปรียบเทียบ เมื่อสัญญาณออกค่าเป็น  $+V_{sat}$  ก็แสดงว่า  $V_{in}$  มีระดับสูงกว่า  $V_{ref}$  และเมื่อสัญญาณออกมีค่าเป็น  $-V_{sat}$  ก็แสดงว่า  $V_{in}$  มีระดับต่ำกว่า  $V_{ref}$  หลักการดังกล่าวนี้จะมีประโยชน์อย่างมากในวงจรสร้างสัญญาณรูปต่างๆ



รูปที่ 2.51 (a) วงจรเปรียบเทียบศักดาจุดสัญญาณเข้า (-)  
(b) รูปสัญญาณอินพุตและเอาต์พุตของวงจร

รูปที่ 2.51 แสดงกรณีตรงข้ามกับวงจรในรูปที่ 2.50 กล่าวคือ ศักดาเปรียบเทียบจะต่ออยู่กับขาสัญญาณเข้า (+) ส่วนสัญญาณที่เราต้องการจะเปรียบเทียบต่ออยู่กับขาสัญญาณเข้า (-) ดังนั้นระดับศักดาสัญญาณออก  $V_o$  จะมีเครื่องหมายตรงข้ามกับกรณีที่แล้ว วงจรดังกล่าวนี้จะมีประโยชน์อย่างมากในวงจรสร้างสัญญาณรูปต่างๆ เช่นกัน

วงจรทั้งสองที่กล่าวมาแล้ว อาจจะนำมาใช้เป็นวงจรทดสอบระดับสัญญาณผ่านศูนย์ได้ ถ้าเราต่อขาศักดาเปรียบเทียบเท่ากับระดับศักดาดิน นั่นคือทุกครั้งที่มีสัญญาณ  $V_{in}$  มีระดับผ่านศูนย์ ระดับศักดาสัญญาณออกจะเปลี่ยนสถานะ ระดับของสัญญาณอาจจะแสดงได้ด้วยการใช้ LED สีต่างกัน ต่ออยู่ที่จุดสัญญาณออกดังเช่นที่แสดงในรูปที่ 2.52



รูปที่ 2.52 การแสดงระดับสัญญาณโดยอาศัย ไดโอดเรืองแสงสีต่างกัน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ  $V_{in}$  มีระดับสูงกว่าศูนย์ กระแสจะไหลผ่านไดโอดเรืองแสงสีแดง และเมื่อ  $V_{in}$  มีระดับต่ำกว่าศูนย์ กระแสจะไหลผ่านไดโอดเรืองแสงสีเขียว เนื่องจากในกรณีที่ถูกไบอัสถูกทาง ไดโอดทั้งสองจะมีระดับศักดาค่ากว่า  $\pm V_{sat}$  มาก ดังนั้นกระแสไหลผ่านไดโอดจะมีค่าสูงสุดเท่ากับออปแอมป์จะให้ได้ ซึ่งมากเพียงพอที่จะทำให้ LED ทำงานได้อย่างดี

ในทางปฏิบัติระดับศักดาอ้างอิงจะถูกควบคุมระดับไว้แน่นอน ดังนั้นอาจจะอาศัยระดับศักดาไฟจ่ายเพื่อสร้างระดับศักดาเปรียบเทียบเทียบเคียงเช่นในรูปที่ 2.53

เนื่องจากอิมพีแดนซ์จุดสัญญาณเข้ามีค่าสูง ดังนั้นกระแสที่ไหลเข้าสู่ขา (-) จึงมีค่าน้อยมากดังนั้นระดับศักดาเปรียบเทียบจะมีค่าใกล้เคียงกับ

$$V_{ref} = \frac{R_2}{R_1 + R_2} V$$



รูปที่ 2.53 ภาพแสดงการสร้างระดับศักดาเปรียบเทียบจากศักดาไฟจ่าย

### 2.15 วงจรคูณแบบกิลเบิร์ต ( Gilbert Multiplier Cell )

วงจรคูณแบบกิลเบิร์ตสามารถคูณสัญญาณได้ทั้ง 4 จตุภาค คือ บวกคูณบวก บวกคูณลบ ลบคูณลบ และลบคูณบวก วงจรประกอบด้วยวงจرفอเรนเรียลแอมพลีฟายเออร์สองวงจร โดยมีคอลเลคเตอร์ของทั้งสอง วงจรสลับกันอยู่

$$I_{C3} = \frac{I_{C1}}{1 + \exp\left(-\frac{V_1}{V_T}\right)}$$

$$I_{C4} = \frac{I_{C1}}{1 + \exp\left(\frac{V_1}{V_T}\right)}$$

$$I_{C5} = \frac{I_{C2}}{1 + \exp\left(\frac{V_1}{V_T}\right)}$$

$$I_{C6} = \frac{I_{C2}}{1 + \exp\left(-\frac{V_1}{V_T}\right)}$$

$$I_{C1} = \frac{I_{EE}}{1 + \exp\left(-\frac{V_2}{V_T}\right)}$$


$$I_{C2} = \frac{I_{EE}}{1 + \exp\left(\frac{V_2}{V_T}\right)}$$

$$I_{C3} = \frac{I_{EE}}{\left[1 + \exp\left(\frac{-V_1}{V_T}\right)\right] \left[1 + \exp\left(\frac{-V_2}{V_T}\right)\right]}$$

$$I_{C4} = \frac{I_{EE}}{\left[1 + \exp\left(\frac{-V_2}{V_T}\right)\right] \left[1 + \exp\left(\frac{V_1}{V_T}\right)\right]}$$

$$I_{C5} = \frac{I_{EE}}{\left[1 + \exp\left(\frac{V_1}{V_T}\right)\right] \left[1 + \exp\left(\frac{V_2}{V_T}\right)\right]}$$

$$I_{C6} = \frac{I_{EE}}{\left[1 + \exp\left(\frac{V_2}{V_T}\right)\right] \left[1 + \exp\left(\frac{-V_1}{V_T}\right)\right]}$$



รูปที่ 2.54 วงจรคูณแบบกิลเบิร์ต

$$\Delta I = I_{C3-5} - I_{C4-6} = (I_{C3} + I_{C5}) - (I_{C4} + I_{C6})$$

$$\text{ถ้าให้ } X_1 = \frac{V_1}{V_T}, \quad X_2 = \frac{V_2}{V_T}$$

$$\Delta I = I_{EE} \left[ \frac{1}{(1+e^{-X_1})(1+e^{-X_2})} + \frac{1}{(1+e^{X_1})(1+e^{X_2})} - \frac{1}{(1+e^{X_2})(1+e^{-X_1})} - \frac{1}{(1+e^{-X_2})(1+e^{X_1})} \right]$$

$$\Delta I = I_{EE} \left[ \frac{\frac{e^{X_1/2}}{e^{X_1/2} + e^{-X_1/2}} \frac{e^{X_2/2}}{e^{X_2/2} + e^{-X_2/2}} + \frac{e^{-X_1/2}}{e^{-X_1/2} + e^{X_1/2}} \frac{e^{-X_2/2}}{e^{-X_2/2} + e^{X_2/2}}}{\frac{e^{-X_2/2}}{e^{-X_2/2} + e^{X_2/2}} \frac{e^{X_1/2}}{e^{X_1/2} + e^{-X_1/2}} - \frac{e^{X_2/2}}{e^{X_2/2} + e^{-X_2/2}} \frac{e^{-X_1/2}}{e^{-X_1/2} + e^{X_1/2}}} \right]$$

$$\Delta I = I_{EE} \left[ \frac{e^{X_1/2} e^{X_2/2} + e^{-X_1/2} e^{-X_2/2} - e^{-X_2/2} e^{X_1/2} - e^{X_2/2} e^{-X_1/2}}{(e^{X_2/2} + e^{-X_2/2})(e^{-X_1/2} + e^{X_1/2})} \right]$$

$$\Delta I = I_{EE} \left[ \frac{(e^{X_1/2} - e^{-X_1/2})(e^{X_2/2} - e^{-X_2/2})}{(e^{X_2/2} + e^{-X_2/2})(e^{-X_1/2} + e^{X_1/2})} \right]$$

$$\Delta I = I_{EE} \left( \tanh \frac{X_1}{2} \right) \left( \tanh \frac{X_2}{2} \right)$$

แทนค่า  $X_1$  และ  $X_2$  ลงในสมการข้างต้นจะได้ว่า

$$\therefore \Delta I = I_{EE} \left( \tanh \frac{V_1}{2V_T} \right) \left( \tanh \frac{V_2}{2V_T} \right)$$


ถ้า  $\frac{V_1}{2V_T}$  และ  $\frac{V_2}{2V_T}$  น้อยกว่า 1 มากๆ จะได้ว่า

$$\Delta I = I_{EE} \left( \frac{V_1}{2V_T} \right) \left( \frac{V_2}{2V_T} \right) ; \quad V_1 \ll 2V_T ; \quad V_2 \ll 2V_T$$

เนื่องจาก  $V_T = 26$  มิลลิโวลต์ ดังนั้นสัญญาณ  $V_1$  และ  $V_2$  จะต้องไม่เกิน 10 มิลลิโวลต์ จะเห็นว่าช่วงระดับสัญญาณที่วงจรดังกล่าวจะปฏิบัติงานได้จึงจำกัดอยู่มากและเมื่อระดับสัญญาณ  $V_1$  มีค่าสูงขึ้นการคูณก็จะผิดพลาดไป

## 2.16 วงจรควบคุมอัตราขยายอัตโนมัติ (Automatic Gain Control)


วงจรของเครื่องรับจะต้องได้รับแรงดันย้อนกลับ (reverse voltage) สำหรับตัวตรวจจับแสง (optical detector) อย่างคงที่ พินโฟโตไดโอด (pin photodiode) ต้องใช้แรงดัน 5 ถึง 80 โวลต์ จึงจะสามารถจ่ายกระแสได้อย่างเพียงพอ อะวาลานซ์โฟโตไดโอด (avalanche photodiode) ต้องใช้แรงดันมากกว่าคือ 100 ถึง 400 โวลต์ ซึ่งจะจำกัดปัจจัยการคูณของอุปกรณ์ ปัจจัยการคูณสูงสุด (optimum multiplication factor) มักจะถูกเลือก ดังนั้นอัตราส่วนสัญญาณต่อสัญญาณรบกวน (signal to noise ratio) ของเครื่องรับจะถูกทำให้มากที่สุด ปัจจัยการคูณ (multiplication factor) ของ APD จะแปรผันกับอุณหภูมิของอุปกรณ์ ทำให้การควบคุมแรงดันไบอัสเป็นสิ่งจำเป็นในการรักษาปัจจัยการคูณสูงสุดเอาไว้ อย่างไรก็ตามปัจจัยการคูณสามารถทำให้คงที่ได้โดยใช้การควบคุมอัตราขยายอัตโนมัติ (AGC) ประโยชน์ที่สำคัญของ AGC ก็คือการลดช่วงไดนามิก (dynamic range) ของสัญญาณที่ออกจากวงจรขยายภาคแรก และเพิ่มช่วงไดนามิกของแสงที่อินพุทของเครื่องรับ



รูปที่ 2.55 ไบอัส APD ด้วยแหล่งกำเนิดกระแสคงที่ กับวงจร AGC อย่างง่าย

วิธีหนึ่งในการสร้าง AGC ที่ง่ายก็คือการไบอัส APD ด้วยแหล่งจ่ายกระแสคงที่  $I_{bias}$  ดังรูปที่ 2.55 แหล่งจ่ายกระแสคงที่ที่ถูกคิดค้นโดยตัวเก็บประจุ  $C$  ที่ความถี่สัญญาณทั้งหมด เพื่อที่จะป้องกันเกนมอดูเลชัน (gain modulation) กระแสที่ไปสู่ APD เป็นไบอัสที่ทำให้ปัจจัยการคูณคงที่ทุก ๆ อุณหภูมิ การแปรผันของปัจจัยการคูณจะทำให้การชาร์จ  $C$  แปรผันไปด้วย ดังนั้นการปรับปรุ้งไบอัสของ APD จะทำให้ได้ปัจจัยการคูณตามต้องการ เพราะฉะนั้นกระแสเอาต์พุตจากโฟโตดีเทกเตอร์จะถูกจำกัดโดยกระแสอินพุตจากแหล่งจ่ายกระแสคงที่เท่านั้น อย่างไรก็ตามเทคนิคของ AGC แบบง่าย ๆ นี้ ขึ้นอยู่กับระดับเพาเวอร์อินพุทแสง และไม่คำนึงถึงกระแสมืด (dark current) ที่ผลิตจากภายในดีเทกเตอร์


อีกวิธีหนึ่งที่ใช้อย่างกว้างขวางคือการใช้ พีคดีเทก (peak detect) และ เอซีคัปเปิล (a.c. coupled) สัญญาณหลังจากที่ได้มีการขยายแบบสัญญาณรบกวนต่ำมาก่อนแล้ว ดังในรูปที่ 2.56 สัญญาณจากวงจรขยายหลักภาคสุดท้ายจะถูกนำมาเปรียบเทียบกับระดับสัญญาณอ้างอิง และย้อนกลับเพื่อปรับปรุ้งการไบอัสแรงดันเพื่อที่จะรักษาระดับสัญญาณให้คงที่ เป็นผลให้กระแสมืด (dark current) ถูกกำจัดออกไป นี่คือการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.56 ใช้ออส APD ด้วยวงจร Peak detection และ feedback ให้กับวงจร AGC

**2.17 วงจรขยายทรานอิมพีแดนซ์ ( Transimpedance Amplifier )**

การออกแบบวงจรขยายทรานอิมพีแดนซ์ที่เครื่องรับโดยปกติแล้วจะออกแบบให้มีช่วงไดนามิก (dynamic range) กว้างตามต้องการ พารามิเตอร์ที่สำคัญที่สุดของการออกแบบวงจรทรานอิมพีแดนซ์ คือ ค่าของความต้านทานป้อนกลับเพราะจะมีผลกับแบนด์วิธของวงจรขยาย , อัตราขยาย และสัญญาณรบกวน ถ้า  $R_f$  เพิ่มขึ้น แบนด์วิธของวงจรขยายจะลดลง การแกว่งของสัญญาณเอาต์พุตของวงจรขยาย ทรานอิมพีแดนซ์จะเป็นสัดส่วนโดยตรงกับ  $R_f$  การแกว่งของสัญญาณเอาต์พุตนี้ถูกจำกัดโดยค่าไบอัส (กระแสไบอัสและแหล่งจ่ายแรงดัน) ของทรานซิสเตอร์ภายในวงจรขยายทรานอิมพีแดนซ์ ดังนั้นถ้า ระดับสัญญาณอินพุตสูง(ช่วงไดนามิกกว้าง)  $R_f$  ต้องมีค่าต่ำๆ ในทางกลับกัน ถ้า  $R_f$  สูงๆจะทำให้ สัญญาณรบกวนในเครื่องรับน้อย ดังนั้นค่าความต้านทานป้อนกลับควรถูกเลือกให้สูงและได้ช่วงไดนามิก กับแบนด์วิธตามต้องการ




รูปที่ 2.57 วงจรขยายทรานอิมพีแดนซ์

จาก Closed Loop Gain =  $\frac{A}{1 + A\beta}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งค่า  $\beta$  มีค่า feedback gain และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หา forward gain ได้ดังนี้



รูปที่ 2.58 วงจรสมมูลเพื่อหา forward gain ของวงจรขยายทรานซิสเตอร์

จากรูป

$$v_i = i_{b1} r_{\pi 1}$$

$$i_{b2} = \frac{R_C}{R_C + (r_{\pi 2} + \beta R_E)} \beta i_{b1}$$

$$\therefore v_o = (\beta + 1) R_E \frac{R_C}{R_C + (r_{\pi 2} + \beta R_E)} \beta i_{b1}$$


$$\frac{v_o}{v_i} = (\beta + 1) R_E \frac{R_C}{R_C + (r_{\pi 2} + \beta R_E)} \beta i_{b1} \cdot \frac{1}{i_{b1} r_{\pi 1}}$$

$$\frac{v_o}{v_i} = (\beta + 1) R_E \frac{R_C}{R_C + (r_{\pi 2} + \beta R_E)} \beta \cdot \frac{1}{r_{\pi 1}}$$

$$\therefore A = \frac{\beta^2 R_E R_C}{r_{\pi 1} (R_C + (r_{\pi 2} + \beta R_E))}$$

จะเห็นว่า forward gain จะขึ้นอยู่กับ  $R_E, R_C$

หา feedback gain ได้ดังนี้



รูปที่ 2.59 วงจรสมมูลเพื่อหา feedback gain ของวงจรทรานซิสเตอร์

จากรูป

$$i_2 = \frac{R_E}{R_E + (R_F + r_{\pi 1})} I_{in}$$

$$v_i = \frac{R_E (R_F + r_{\pi 1})}{R_E + (R_F + r_{\pi 1})} I_{in}$$

$$v_o = r_{\pi 1} i_2 = \frac{r_{\pi 1} R_E}{R_E + (R_F + r_{\pi 1})} I_{in}$$


$$\frac{v_o}{v_i} = \frac{r_{\pi 1} R_E}{R_E + (R_F + r_{\pi 1})}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น  $\beta$  ที่ขึ้นกับ  $r_{\pi}$  นี้ต้องแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะเห็นว่า feedback gain จะขึ้นอยู่กับ  $R_f$

$$\text{Closed Loop Gain } \frac{v_o}{v_i} = \frac{A}{1 + A\beta}$$



$$v_i = I_{in} \frac{r_{\pi 1}(R_F + R_E)}{r_{\pi 1} + (R_F + R_E)}$$

$$\frac{v_o}{I_{in}} = \frac{A}{1 + A\beta} \frac{r_{\pi 1}(R_F + R_E)}{r_{\pi 1} + (R_F + R_E)}$$

$$\text{Transimpedance Gain} = \left[ \frac{\beta^2 R_E R_C}{r_{\pi 1} R_C + (r_{\pi 2} + \beta R_E)} \right] \left[ \frac{r_{\pi 1}(R_E + R_F)}{r_{\pi 1} + R_E + R_F} \right] \quad (\text{โอห์ม})$$


$$1 + \frac{\beta^2 R_E R_C}{r_{\pi 1} R_C + (r_{\pi 2} + \beta R_E)} \frac{r_{\pi 1} R_E}{R_E(R_F + r_{\pi 1})}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การคำนวณและการสร้าง

ในส่วนของกรอกแบบเครื่องรับและเครื่องส่งสัญญาณด้วยแสง เราสามารถแสดงเป็นบล็อก ไดอะแกรม ได้ดังนี้




รูปที่ 3.1 แสดงบล็อกไดอะแกรมของวงจร

โดยการออกแบบสร้างวงจรแต่ละส่วนจะได้กล่าวเป็นลำดับตามบล็อกไดอะแกรมดังนี้

3.1 วงจรคริสตอลออสซิลเลเตอร์

ในโครงงานนี้นั้นประกอบด้วยวงจรคริสตอลออสซิลเลเตอร์ 2 วงจรตามบล็อกไดอะแกรมโดยให้ความถี่ 10.24 MHz และ 4 MHz รูปที่ 3.1 แสดงวงจรคริสตอลออสซิลเลเตอร์ที่ใช้ในโครงงาน โดย 10.24MHz จะนำไปหารความถี่ 160 เพื่อให้ได้ 64kHz เพื่อเป็นคล็อกให้กลับข้อมูล ส่วน




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้นำไปเผยแพร่หรือใช้ซ้ำโดยไม่ได้รับอนุญาตของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.2 แสดงวงจรคริสตอลออสซิลเลเตอร์

ส่วน 4 MHz นั้นนำไปหาร 80 เพื่อให้ได้ 50kHz นำไปใช้เป็น  $V_{ref}$  ของวงจร FSK modulator ซึ่งจะได้กล่าวต่อไป ก่อนที่จะนำไปหารความถี่นั้นจะนำเอาสัญญาณที่ได้จากการออสซิลเลทไปผ่านอินเวอร์เตอร์เพื่อปรับรูปร่างของสัญญาณให้เป็นสี่เหลี่ยมก่อนที่จะนำไปหาร

### 3.2 วงจรหารความถี่

วงจรหารความถี่จะทำหน้าที่หารความถี่ 10.24 MHz ที่ผลิตโดยคริสตัลออสซิลเลเตอร์ ให้ได้ความถี่ 64 kHz เพื่อใช้เป็นคล็อกให้กับภาคส่งต่อไป ดังนั้นจาก 10.24 MHz ทำให้เหลือเพียง 64 kHz ก็จะต้องทำการหารด้วย 160 ซึ่งการหารนั้นจะใช้หลักการของวงจรรนับ Counter ซึ่งได้กล่าวไปในบทที่ 2 มาทำการหารโดยใช้ IC เบอร์ 74HC160 ซึ่งเป็น counter (ดูรายละเอียดในภาคผนวก) และ J-K flip flop โดย 74HC160 สามารถทำการหาร 2, 4, 8, และ 10 ได้ในตัว ดังนั้นจึงใช้ 74HC160 ทำการหาร 10 และ 8 ตามลำดับ จากนั้นใช้ J-K flip flop ทำการหาร 2 ก็จะสามารถหารได้ครบ 160 โดยวงจรที่ใช้เป็นดังนี้



รูปที่ 3.3 แสดงวงจรหารความถี่ 160

โดยการใช้ IC และ J-K flip flop ทำการหารนั้นมีความเหมาะสมอย่างมากเนื่องจากข้อมูลที่ใช้ส่งในระบบเป็นข้อมูลดิจิทัล ดังนั้นการใช้ IC และ J-K flip flop ยังทำให้สัญญาณคล็อกที่ได้จาก crystal OSC ถูกปรับรูปร่างให้เป็นสัญญาณสี่เหลี่ยมที่ใช้เป็นสัญญาณคล็อกได้ดี

#### หลักการทำงาน

ด้วยหลักการทำงานของ counter ที่จะนับจำนวนสัญญาณที่เข้ามาโดยแสดงผลออกทางขาออกในรูปของสัญญาณ binary ดังนั้นจึงสามารถนำเอาสัญญาณที่แสดงผลนี้มาใช้เป็นผลหารได้ กล่าวคือ 74HC160 นั้นสามารถหารได้ถึง 10 ซึ่งเป็นความสามารถสูงสุดในการหาร ดังนั้นเมื่อให้อินพุทที่ขา 2 ของ 74HC160 ตัวแรกก็จะได้อาท์พุทหาร 10 ทางขา 15 นำไปเข้าเป็นอินพุทของ 74HC160 ตัวที่สอง เนื่องจาก 74HC160 จะนับ 10 แล้วเริ่มนับใหม่ ดังนั้นการที่จะทำให้นับแค่ 8 จึงต้องนำเอาสัญญาณที่ขา 11 ไปรีเซ็ตเพื่อให้เริ่มนับใหม่เมื่อนับครบ 8 สำหรับ J-K flip flop นั้นเซตให้อยู่ในโหมดทอกเกิลก็จะเป็นวงจรหารสองได้ รวมแล้วก็จะได้วงจรหาร 160

ในการทำงานเดียวกันกับวงจรหารความถี่ 80 ใน FSK modulator ก็จะใช้วิธีเดียวกันเพียงแต่ตัด J-K flip flop ออกจากวงจร


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3 วงจรกำเนิดสัญญาณ Pseudo-random

วงจรถูกกำเนิดสัญญาณ Pseudo-random ทำหน้าที่สร้างพัลส์ข้อมูลที่ไม่เรียงตามลำดับเพื่อใช้แทนข้อมูลในการส่ง

#### หลักการในการสร้างวงจร

จะใช้วงจรชิพรีจิสเตอร์ที่มีการป้อนกลับด้วยเอาต์พุตของเอ็กคลูซิฟออร์ ในการสร้างพัลส์ข้อมูล โดยมีวงจรดังรูปที่ 3.4



รูปที่ 3.4 แสดงวงจร Shift register with XOR feedback ที่ใช้สร้างพัลส์แบบสุ่ม


จากรูปที่ 3.4 ตัวชิพรีจิสเตอร์เราจะใช้ D flip flop ซึ่งจะต่อเรียงกัน 4 ตัวแล้วทำการดึงเอาต์พุตจาก D flip flop ตัวที่ 3 และ 4 มาป้อนเข้าวงจร XOR แล้วดึงเอาต์พุตจาก XOR ไปป้อนกลับเข้าที่อินพุตของ D flip flop ตัวที่หนึ่ง จากนั้นเราจะนำสัญญาณคล็อกที่สร้างขึ้นมาป้อนเข้าที่ขาของชิพรีจิสเตอร์ เมื่อทำการป้อนไฟเลี้ยงเรียบร้อยแล้ว จะต้องมีการเซตค่าในชิพรีจิสเตอร์แต่ละตัว เพื่อเป็นการกำหนดค่าเริ่มต้นให้กับชิพรีจิสเตอร์ โดยสวิตช์ที่เซตให้มันจะทำให้วงจรสร้างพัลส์ขึ้นมาในรูปแบบต่างๆ กันดังนี้

โดยป้อน 1101 จะได้สัญญาณ 010011010111100

ป้อน 1011 จะได้สัญญาณ 001001101011110

(รูปแบบของสัญญาณที่สร้างขึ้นมาเป็นไปตามตารางในบทที่ 2)

### 3.4 วงจรเข้ารหัสแมนเชสเตอร์



รูปที่ 3.5 แสดงวงจรเข้ารหัสแมนเชสเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรเข้ารหัสแมนเชสเตอร์ทำหน้าที่เข้ารหัสสัญญาณก่อนจะเข้าภาคขับสัญญาณเพื่อส่งต่อไป โดยประโยชน์ของการเข้ารหัสก็เพื่อให้สัญญาณที่ส่งยังคงสามารถรักษาสัญญาณคล็อกอยู่ได้แม้จะมีข้อมูล 0 หรือ 1 ติดต่อกันนาน วงจรเข้ารหัสแมนเชสเตอร์แสดงดังรูปที่ 3.5

จะเห็นได้ว่าหากต้องการเข้ารหัสแบบแมนเชสเตอร์ จะต้องใช้สัญญาณคล็อกที่มีความเร็ววิทเป็น 2 เท่าของสัญญาณข้อมูล

### 3.5 วงจรกู้สัญญาณนาฬิกา และถอดรหัสแมนเชสเตอร์

ในการกู้สัญญาณคล็อกให้กลับคืนมานั้นเนื่องจากเราได้ทำการเข้ารหัสแบบแมนเชสเตอร์จึงทำให้สามารถกู้สัญญาณคล็อกกลับคืนมาได้ง่าย การกู้สัญญาณคล็อกเป็นสิ่งสำคัญในระบบเพื่อที่จะสามารถนำเอาข้อมูลกลับจะต้องอาศัยสัญญาณคล็อกเพื่อการ Synchronous วงจรกู้สัญญาณ คล็อกแสดงดังรูปที่ 3.6



#### หลักการทำงาน

วงจรกู้สัญญาณคล็อกนั้นประกอบด้วย D flip flop, XOR gate, และ Monostable multivibrator โดยมีหลักการทำงานดังนี้

ในส่วนของโมโนสเตเบิลเราใช้ IC(TTL) 74121 โดยกำหนดเวลาค่าคงที่ไว้เท่ากับ 7.8usec ซึ่งเท่ากับครึ่งคาบของสัญญาณคล็อก การกำหนดค่าคงที่เวลาที่กำหนดที่ค่า R และ C โดยให้ R สามารถปรับค่าได้ เพื่อจะได้สามารถปรับ duty cycle ของสัญญาณ สำหรับ D flip flop ใช้ 74HC74 และ XOR ใช้ 74HC86

เริ่มต้นการทำงานโดยรับเอารหัสแมนเชสเตอร์ที่ได้มาเข้ามา data ของ D flip flop และอินพุตขาหนึ่งของ XOR โมโนสเตเบิลนั้นจะทำงานที่ขอบขาของสัญญาณจาก XOR สมมติให้เมื่อเริ่มทำงานที่ขา  $\bar{Q} = 1$  (แรงดันบวก) ดังนั้นเมื่อสัญญาณที่ขา 1 ของ XOR เปลี่ยนจาก 0 เป็น 1 วงจรจะเริ่มทำงาน โดยขอบขาของขา 1 นี้จะไปทริกโมโนสเตเบิลให้สร้างพัลส์ขึ้นมาที่ขา 6 เป็นเวลาเท่ากับที่ได้กำหนดไว้จากนั้นก็กลับสู่สถานะเดิม ขา 1 ของโมโนสเตเบิลนั้นจะเป็นส่วนกลับของขา 6 ดังนั้นเมื่อขา 6 เป็นสัญญาณขาของขา 1 ของโมโนสเตเบิลก็จะเป็นขาขึ้นนำไปทริกให้ D flip flop รับเอาข้อมูลเข้ามา ซึ่ง  $\bar{Q}$  กับขา 1 ของ XOR จะมีค่าต่างกันทำให้เอาท์พุทของ XOR เป็นหนึ่งเมื่ออินพุตทางขา 1 เปลี่ยนตามรหัสแมนเชสเตอร์แค่ขา 2 นั้นไม่เปลี่ยนเนื่องจากไม่มีสัญญาณคล็อกมาทริก D flip flop จึงทำให้สถานะของ XOR เปลี่ยนจากต่างเป็นเหมือน เปลี่ยนจาก 1 เป็น 0 เกิดขอบขาของขา 1 ไปทริกโมโนสเตเบิลวนไปเรื่อยอยู่เช่นนี้ ก็จะได้สัญญาณคล็อกออกมาที่ขา 1 นำไปใช้ถอดรหัสต่อไป

การถอดรหัสแมนเชสเตอร์นั้นให้สังเกตที่โหม้โคอะแกรมจะเห็นว่าเมื่อระบบทำงาน  $\bar{Q}$  กับข้อมูล นั้นเหมือนกัน นั่นคือเราสามารถถอดรหัสแมนเชสเตอร์โดยใช้สัญญาณ  $\bar{Q}$  นั้นเอง




รูปที่ 3.6 แสดงวงจรและไทม์ไดอะแกรมของวงจรกู้สัญญาณนาฬิกา

### วงจรโมโนสเตเบิล มัลติไวเบเรเตอร์ (MONOSTABLE MULTIVIBRATOR CIRCUITS)

วงจรโมโนสเตเบิล เป็นวงจรมัลติไวเบเรเตอร์ชนิดหนึ่ง ดังนั้นจึงมีคุณสมบัติอันเป็นลักษณะสมบัติของ วงจรมัลติไวเบเรเตอร์ คือ ให้เอาต์พุตที่มีลักษณะตรงข้ามกัน แต่เอาต์พุตที่ได้จะเสถียร (คงที่) เพียงสถานะเดียว (ไม่ว่าจะเซตหรือรีเซตก็ตาม) ในรูป 3.7a แสดงสัญลักษณ์บล็อกรวมของวงจรจึงเกิดชื่อที่สถานะเสถียรคือรีเซต (เอาต์พุต Q เป็นลอจิก 0 และเอาต์พุต  $\bar{Q}$  เป็นลอจิก 1) ส่วนในรูป 3.7b แสดงรูปคลื่นของพัลส์ทริกทางอินพุต และรูปคลื่นเอาต์พุตที่ได้ (สมมติให้การทริกเกิดที่ขอบตามของพัลส์) เอาต์พุต Q ตามปกติจะมีสถานะต่ำ (รีเซต) จนกระทั่งมีสัญญาณทริก (ที่ขอบตามของพัลส์) เอาต์พุตจึงเปลี่ยนเป็นสถานะสูง (เซต) ซึ่งเป็นสถานะที่ไม่เสถียร คือคงอยู่แค่ช่วงเวลา T เท่านั้น เวลา T ดังกล่าวถูกกำหนดโดยค่าของตัวต้านทาน และตัวเก็บประจุที่ค่ออยู่ภายนอก หลังจากหมดช่วงเวลา T แล้วเอาต์พุตจะกลับไปสู่สถานะเสถียรของมัน คือ รีเซต และคงอยู่เช่นนั้นจนกว่าจะมีพัลส์ทริก เข้ามาอีก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




(a) สัญลักษณ์ตรรกะของวงจรซิงเกิลช็อต

(b) รูปคลื่นของพัลส์ทริกและเอาต์พุทที่ได้

รูปที่ 3.7 การทำงานของวงจรโมโนสเตเบิล มัลติไวเบเรเตอร์ (ซิงเกิลช็อต)

ลองพิจารณารูปคลื่นในรูป 3.7b เราอาจมองว่าพัลส์เอาต์พุทของวงจรซิงเกิลช็อต เป็นพัลส์ที่ถูกหน่วงเวลาไป  $T$  หลังจากมีพัลส์ทริกที่ขอบตามเกิดขึ้น รูปที่ 3.8 แสดงสภาวะการทำงานต่าง ๆ ที่เป็นไปได้ของวงจรซิงเกิลช็อต เช่นรูป 3.8a คือเมื่อมีขบวนพัลส์ทริกแคบ ๆ เกิดขึ้น จะได้เอาต์พุทเป็นขบวนพัลส์ที่มีความกว้างกว่า อย่างไรก็ตามช่วงกว้างของพัลส์เอาต์พุทคือ  $T$  นี้ จะมีค่าน้อยกว่าช่วงห่างระหว่างพัลส์ทริกที่อยู่ติดกัน และพัลส์ทริกใด ๆ ที่เกิดขึ้น ในช่วง  $T$  นี้ จะไม่มีผลต่อเอาต์พุท ในรูป 3.8b จะสังเกตเห็นลักษณะผกผันกับในรูป 3.8a นั่นคือ เมื่อมีขบวนพัลส์ทริกที่มีช่วงกว้างพัลส์มาก จะได้เอาต์พุทเป็นขบวนพัลส์ที่มีช่วงกว้างน้อย


ในรูป 3.8c แสดงให้เห็นว่าเราสามารถสร้างให้วงจรซิงเกิลช็อต กำเนิดเอาต์พุทเป็นพัลส์เดี่ยว เมื่อมีสัญญาณทริกเป็นพัลส์หลายลูกได้ ลักษณะดังกล่าวอาจนำไปประยุกต์ใช้งานบางอย่างได้ ยกตัวอย่างเช่นในการใช้สวิทช์ทางกล (MECHANICAL SWITCH) เป็นตัวสร้างพัลส์ทริก โดยที่สวิทช์ดังกล่าวทำหน้าที่เปลี่ยนสัญญาณจากสูงเป็นต่ำ แต่ความขรุขระไม่เรียบของหน้าสัมผัสสวิทช์ เป็นตัวการทำให้การเปลี่ยนสถานะของสัญญาณ (สูงไปต่ำและต่ำไปสูง) เกิดขึ้นหลายครั้ง นั่นคือเป็นการสร้างพัลส์ทริกจำนวนหลายลูกอันเป็นผลให้ระบบทำงานผิดพลาดได้เราสามารถแก้ไขได้โดยใช้วงจรซิงเกิลช็อต ซึ่งให้เอาต์พุทเป็นพัลส์เพียงลูกเดียว แม้ว่ามีจำนวนพัลส์ทริกหลายลูกก็ตาม แต่มีข้อจำกัดว่า ช่วงเวลาของการเกิดความไม่เรียบของหน้าสัมผัส สวิทช์ จะต้องน้อยกว่าช่วงเวลา  $T$  เท่านั้น



รูปที่ 3.8 ลักษณะการสร้างพัลส์บางอย่างของวงจรซิงเกิลช็อต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าการณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แผนภาพของวงจรซึ่งเกิดชื่อทแสดงดังรูป 3.9 เอาท์พุทของแนคเกท 2 จะเป็นต่ำเพราะตามปกติระดับของสัญญาณทริกที่อินพุทจะเป็นสูง เมื่อเอาท์พุท Q เป็นต่ำ ทำให้เอาท์พุท  $\bar{Q}$  เป็นสูง ตัวเก็บประจุยังไม่ถูกประจุ และวงจรยังคงอยู่ในสถานะเสถียร (ในที่นี้คือรีเซต) จนกระทั่งสัญญาณทริกกลายเป็นต่ำไปชั่วขณะทำให้เอาท์พุท Q เป็นสูง และ  $\bar{Q}$  เป็นต่ำ การเปลี่ยนสถานะจากสูงเป็นต่ำที่เอาท์พุทของเกท 1 ถูกส่งผ่านมายังอินพุทของเกท 2 โดยผ่านทางตัวเก็บประจุ C ขณะที่พัลส์ทริกอาจกลับไปเป็นสถานะสูงเหมือนเดิม แต่วงจรก็ยังคงอยู่ในสถานะนี้ ( $Q = 1$  และ  $\bar{Q} = 0$ ) รูป 7.32b แสดงรูปคลื่นการทำงานของวงจร จะเห็นว่าแรงดันที่จุดที่จุดต่อระหว่าง R และ C ซึ่งแต่เดิมเปลี่ยนระดับจากสูงเป็นต่ำ เมื่อ  $\bar{Q}$  เป็นต่ำ ขณะนี้กำลังเพิ่มขึ้นเข้าหา  $V_{cc}$  ด้วยค่าเวลาคงตัว (TIME CONSTANT  $\tau$ ) ซึ่งกำหนดโดยค่าของ R และ C ที่ค่าเวลาคงตัวนี้ ( $\tau = RC$ ) แรงดันที่จุดต่อ RC จะเพิ่มขึ้นจนถึงระดับที่ทำให้แนคเกท 2 ทำงาน เอาท์พุท Q จึงกลายเป็นต่ำ สถานะไม่เสถียร ( $Q = 1$ ) ของวงจรนี้สิ้นสุดลงหลังจากหมดช่วงเวลา T โดยที่ T เป็นฟังก์ชันของเวลาที่แปรตาม R และ C วงจรโมโนสเตเบิล มัลติไวเบรเตอร์ บางวงจรอาจเป็นไปได้ตามความสัมพันธ์ดังนี้



รูปที่ 3.9 วงจรโมโนสเตเบิล มัลติไวเบรเตอร์ ที่สร้างจากแนคเกท

### 3.6 วงจร FSK Modulator


เนื่องจากต้องการให้สามารถส่งได้ไกลขึ้นดังนั้นจึงนำสัญญาณมามอดูเลทแบบ FSK กับความถี่พาหะ 10.7 MHz โดยใช้วงจร Phase lock loop กล่าวคือใช้วงจรสังเคราะห์ความถี่แบบ PLL สร้างความถี่พาหะขึ้นมาแล้วใส่สัญญาณข้อมูลที่เข้ารหัสแล้วบวกเข้าไปที่อินพุทของ VCO ทำให้อเอาท์พุทของ VCO เปลี่ยนความถี่ไปตามอินพุทที่เข้ามาได้เป็นสัญญาณ FSK บล็อกไดอะแกรม ของวงจรแสดงดังรูปที่ 3.10

วงจรจะประกอบด้วย  $V_{ref}$  50kHz สร้างโดยใช้วงจรคริสตอลออสซิลเลเตอร์, เฟสดีเทคเตอร์ใช้ IC4046, Low pass filter, นอนอินเวอร์ตติ้งแอมป์, วงจร VCO และวงจรหารความถี่ 214

#### หลักการทํางานและวงจร

คริสตอลออสซิลเลเตอร์ 50kHz จะเป็นความถี่อ้างอิงของ 4046 โดย 4046 เป็น IC เฟสล็อกคูล์ปซึ่งมีส่วน VCO และเฟสดีเทคเตอร์อยู่ภายใน โดยเราใช้เฉพาะส่วนที่เป็นเฟสดีเทคเตอร์ ทำงานโดยอินพุทที่มาจาก  $V_{ref}$  มีเฟสนำหรือตามสัญญาณส่วนที่เฟดแบคมาจาก VCO จะให้สัญญาณพัลส์ที่ได้จากความต่างเฟสไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีโหมดแปลงเนื้อหาและต้องอ้างอิงถึงของเอกสารทุกครั้งที่มีการนำไปใช้


นั่นเมื่อนำผ่าน โทพาสฟิลเตอร์ก็จะ ได้สัญญาณไฟฟ้า DC นำเข้าวงจรขยายและบวกกับข้อมูลนำไปควบคุม VCO หากความถี่ที่ VCO เกิดเปลี่ยนแปลงไปก็จะมีสัญญาณควบคุมนี้มาปรับให้กลับสู่ความถี่เดิมโดย




รูปที่ 3.10 แสดงบล็อกไออะแกรมของวงจร FSK modulation

ความถี่ที่ได้จาก VCO นั้นเท่ากับ 10.7 MHz เมื่อเฟสดีเทคกลับไปที่เฟสดีเทคเตอร์ก็จะต้องลดทอนความถี่ โดยการหารโดยใช้ IC TC9122 ซึ่งเป็นตัวหารที่โปรแกรมได้ให้หาร 214 เพื่อให้ได้ความถี่ 50kHz

วงจร VCO ที่ใช้นั้นมีโครงสร้างแบบโคพิทท์ออสซิลเลเตอร์ ซึ่งใช้ varicap เป็นตัวควบคุมความถี่ การคำนวณในวงจรโคพิทท์ออสซิลเลเตอร์มีดังนี้



รูปที่ 3.11 แสดงรูปวงจรถ่ายโคพิทท์ออสซิลเลเตอร์โดยใช้ทรานซิสเตอร์



รูปที่ 3.12 แสดงวงจรเสมือนทางไฟสลับของวงจร โคพิทท์ออสซิลเลเตอร์

นอกจากรูปวงจรถ่ายให้ทำการหาค่าความต้านทานระหว่างขาคอลเลคเตอร์กับกราวด์ดังนี้ นำไปใช้ประโยชน์ด้านการคำนวณว่ากรณีใดๆ ทั้งสิ้น อีกทั้งหา  $Z_c = \{[(R_E + r_e) \parallel R_E \parallel X_{C2}] + X_{C1}\} \parallel X_L$  เอกสารทุกครั้งที่มีการนำไปใช้

กำหนดให้  $R_e$  ที่นำมาต่อมีค่าน้อย และ  $r_e$  มีค่าน้อยมากๆ และ  $R_e$  มีค่ามาก ดังนั้น

$$\{R_e + r_e\} || R_e = R_{in} \approx R_e$$

$$\begin{aligned} Z_c &= \left[ \{R_{in} || X_{c2}\} + X_{c1} \right] || X_L \\ &= \left[ \left\{ \frac{R_{in} X_{c2}}{R_{in} + X_{c2}} \right\} + X_{c1} \right] || X_L \\ &= \frac{\left[ \left\{ \frac{R_{in} X_{c2}}{R_{in} + X_{c2}} \right\} + X_{c1} \right] + X_L}{\frac{R_{in} + X_{c1} R_{in} S C_2 + X_{c1} + X_L (R_{in} S C_2 + 1)}{R_{in} S C_2 + 1}} \\ &= \frac{\left[ \frac{R_{in} + X_{c1} R_{in} S C_2 + X_{c1}}{R_{in} S C_2 + 1} \right] X_L}{\frac{(R_{in} + X_{c1} R_{in} S C_2 + X_{c1}) X_L}{(R_{in} + X_{c1} R_{in} S C_2 + X_{c1}) \left( 1 + \frac{X_L R_{in} S C_2 + X_L}{R_{in} + X_{c1} R_{in} S C_2 + X_{c1}} \right)}} \\ Z_c &= \frac{S_L}{1 + \frac{S L R_{in} S C_2 + S L}{R_{in} + X_{c1} R_{in} S C_2 + X_{c1}}} \\ &= \frac{S_L}{1 + \frac{j\omega L}{R_{in} + \frac{R_{in} C_2}{C_1} - j \frac{1}{\omega C_1}}} \end{aligned}$$


ทำการหาค่า forward gain (A) จาก

$$\begin{aligned} V_o &= -I_o Z_c \\ &= -I_c Z_c \\ &= -\alpha I_e Z_c \\ I_e &= \frac{V'_i}{R_e + r_e} \approx \frac{V'_i}{R_e} \\ V'_o &= -\alpha \frac{V'_i}{R_e} Z_c \\ A &= -\frac{\alpha Z_c}{R_e} \end{aligned}$$

$$A = -\frac{j\omega L}{R_e} \left( 1 + \frac{-\omega^2 L C_2 R_{in} + j\omega L}{R_{in} + \frac{R_{in} C_2}{C_1} - j \frac{1}{\omega C_1}} \right)$$

หาค่า gain ของวงจรป้อนกลับดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.13 แสดงส่วนของวงจรป้อนกลับ

กำหนดค่า  $r_e \ll R_e \ll R_E$

$$V_o' = V_i' \frac{X_{C2} \parallel R_E \parallel R_e}{X_{C2} \parallel R_E \parallel R_e + X_{C1}}$$

$$\beta = \frac{V_o'}{V_i'} \approx \frac{X_{C2} \parallel R_e}{X_{C2} \parallel R_e + X_{C1}}$$

$$\begin{aligned} &= \frac{\left[ \frac{R_e \frac{1}{SC_2}}{\left( R_e + \frac{1}{SC_2} \right)} \right]}{\left[ \frac{R_e \frac{1}{SC_2}}{\left( R_e + \frac{1}{SC_2} \right)} \right] + X_{C1}} \\ &= \frac{\left( \frac{R_e}{R_e SC_2 + 1} \right)}{\left( \frac{R_e}{R_e SC_2 + 1} \right) + X_{C1}} \\ &= \frac{\left( \frac{R_e}{R_e SC_2 + 1} \right)}{\frac{R_e + X_{C1}(R_e SC_2 + 1)}{R_e SC_2 + 1}} \\ &= \frac{R_e}{R_e + X_{C1} + X_{C1} R_e SC_2} \\ &= \frac{R_e}{R_e + X_{C1} + X_{C1} R_e SC_2} \\ &= \frac{R_e}{R_e + \frac{1}{SC_1} + \frac{1}{SC_1} R_e SC_2} \\ &= \frac{R_e}{R_e - \frac{1}{j\omega C_1} + \frac{R_e C_2}{C_1}} \end{aligned}$$

loop gain ของวงจรนี้คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 A\beta &= \left( \frac{R_e}{R_e - \frac{1}{j\omega C_1} + \frac{R_e C_2}{C_1}} \right) \left[ \frac{j\omega L}{R_e} \left( 1 + \frac{-\omega^2 L C_2 R_{in} + j\omega L}{R_{in} + \frac{R_{in} C_2}{C_1} - j\frac{1}{\omega C_1}} \right) \right] \\
 &= - \left( \frac{1}{R_e - \frac{1}{j\omega C_1} + \frac{R_e C_2}{C_1}} \right) \left( \frac{j\omega L \left( R_{in} + \frac{R_{in} C_2}{C_1} - j\frac{1}{\omega C_1} \right)}{R_{in} + \frac{R_{in} C_2}{C_1} - j\frac{1}{\omega C_1} - \omega^2 L C_2 R_{in} + j\omega L} \right) \\
 &= \frac{-j\omega L}{R_{in} + \frac{R_{in} C_2}{C_1} - j\frac{1}{\omega C_1} - \omega^2 L C_2 R_{in} + j\omega L} \\
 &= \frac{-j\omega L}{\left( R_{in} + \frac{R_{in} C_2}{C_1} - \omega^2 L C_2 R_{in} \right) + j \left( \omega L - \frac{1}{\omega C_1} \right)}
 \end{aligned}$$

ทำการคูณด้วยค่าคอนจูเกต

$$\begin{aligned}
 &= \frac{-j\omega L}{\left( R_{in} + \frac{R_{in} C_2}{C_1} - \omega^2 L C_2 R_{in} \right) + j \left( \omega L - \frac{1}{\omega C_1} \right)} \times \frac{\left( R_{in} + \frac{R_{in} C_2}{C_1} - \omega^2 L C_2 R_{in} \right) - j \left( \omega L - \frac{1}{\omega C_1} \right)}{\left( R_{in} + \frac{R_{in} C_2}{C_1} - \omega^2 L C_2 R_{in} \right) - j \left( \omega L - \frac{1}{\omega C_1} \right)} \\
 &= \frac{-j\omega L \left( R_{in} + \frac{R_{in} C_2}{C_1} - \omega^2 L C_2 R_{in} \right) - \omega L \left( \omega L - \frac{1}{\omega C_1} \right)}{\left( R_{in} + \frac{R_{in} C_2}{C_1} - \omega^2 L C_2 R_{in} \right)^2 + \left( \omega L - \frac{1}{\omega C_1} \right)^2}
 \end{aligned}$$

เนื่องจากค่ามูเฟสของ loop gain ต้องมีค่าเป็นศูนย์ ดังนั้นค่าที่อยู่ในส่วนจินตภาพต้องเป็นศูนย์

$$\begin{aligned}
 \omega L \left( R_{in} + \frac{R_{in} C_2}{C_1} - \omega^2 L C_2 R_{in} \right) &= 0 \\
 \omega L R_{in} + \frac{\omega L R_{in} C_2}{C_1} - \omega^3 L^2 C_2 R_{in} &= 0 \\
 C_1 + C_2 &= \omega^2 C_1 C_2 L \\
 \omega^2 &= \frac{C_1 + C_2}{C_1 C_2 L}
 \end{aligned}$$

กำหนดให้  $C_{eq} = \frac{C_1 C_2}{C_1 + C_2}$  หาความถี่ในการออสซิลเลตได้ดังนี้


$$\omega^2 = \frac{1}{C_{eq} L}$$

$$f = \frac{1}{2\pi \sqrt{C_{eq} L}}$$

3.1


โดยการต่อ varicab เข้าไปในวงจรดังรูป จะได้ VCO

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.14 แสดงวงจร VCO

### การออกแบบวงจร VCO



รูปที่ 3.15 แสดงวงจรที่ใช้ในการออกแบบ VCO

จากรูปวงจรการออกแบบสามารถสรุปเป็นขั้นตอนได้ดังนี้

1. กำหนดความถี่และเพาเวอร์ที่ต้องการประมาณ  $10 \text{ mW}$  ( $f_0 = 11 \text{ MHz}$ )
2. เลือกทรานซิสเตอร์ที่มี  $f_T$  อย่างน้อยมากกว่า 2 เท่าของความถี่ที่ใช้
3. เลือกทรานซิสเตอร์ที่สามารถทนการสูญเสียได้มากกว่า 4 เท่าของเพาเวอร์ที่ต้องการ และสามารถทน โวลต์เตจและกระแสสูงสุดได้
4. กำหนดค่า  $Q$  ( $= 50$ )
5. กำหนดค่า  $R'_L$  ( $= 4 \text{ k}\Omega$ )
6. หาค่า  $C_1$  และ  $L_1$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$C_i = \frac{Q}{2\pi f_0 R_o}, \quad R_o = \frac{R_i}{R} = \frac{4k\Omega}{R} = 2k\Omega$$

$$= \frac{50}{2\pi(11 \times 10^6)(2 \times 10^3)}$$

$$= 3.62 \times 10^{-10} \text{ F}$$

$$L_i = \frac{1}{(2\pi f_0)^2 C_i}$$

$$= \frac{1}{(2\pi \times 11 \times 10^6)^2 (3.62 \times 10^{-10})} = 5.78 \times 10^{-7} \text{ H}$$

7. หาค่า  $I_{CQ}$

$$I_{CQ} = \sqrt{\frac{8P_L}{R'_L}} = \sqrt{\frac{8 \times (10 \times 10^{-3})}{4 \times 10^3}} = 4.47 \text{ mA}$$

8. กำหนด  $R_i$

$$R_i = R_e + r_e, \quad r_e = \frac{0.026}{I_{CQ}} \Omega = 9.82 \Omega \quad (\text{กำหนด } R_e = 50 \Omega)$$

$$R_i = 50 + 9.82 = 55.82 \Omega$$

9. หาค่าอัตราส่วนของโวลต์เคจของ capacitive voltage divider (N) เนื่องจากค่า  $R_p$  ของ L นั้นหาได้ยาก ดังนั้นจึงละทิ้งไว้ก่อน ซึ่งในทางปฏิบัติถ้าไม่เลือกค่า Q มากเกินไป ก็จะไม่ทำให้ผลการออกแบบผิดพลาดมากเกินไป

$$N \approx \sqrt{\frac{R'_L}{R_i}} \approx \sqrt{\frac{4 \times 10^3}{55.82}} \approx 8.47$$

10. เลือกค่า  $C_f$  (ใช้ปรับความถี่)

$$C_f = C_s + C_f + C_{cs}$$

$C_{cs}$  คือ คาปาซิเตอร์ระหว่างขามอเตอร์และคอลลเลกเตอร์ของทรานซิสเตอร์ (ทราบจาก data ของทรานซิสเตอร์) เราจะเลือก  $C_f \approx 50\%$  ของ  $C_f$

$$C_s \approx \frac{1}{2} C_f = 1.81 \times 10^{-10} \text{ F}$$

11. หาค่า  $C_1$  และ  $C_2$

$$C_1 = \frac{NC_s}{N-1} = \frac{8.47 \times 1.81 \times 10^{-10}}{8.47-1} = 2.05 \times 10^{-10} \text{ F} = 205 \text{ pF}$$

$$C_2 = NC_s = 8.47 \times 1.81 \times 10^{-10} = 1.53 \times 10^{-9} \text{ F} = 1.53 \text{ nF}$$

12. กำหนดค่า  $R_E$

$R_E$  เป็นความต้านทานไบอัสที่ขามอเตอร์ควรมีค่ามากกว่า  $500 \Omega (= 1k\Omega)$

13. หาค่า  $V_{CC \min}$

$$V_{CBQ} = I_{CQ} R_o = (4.47 \times 10^{-3})(2 \times 10^3) = 8.94 \text{ V}$$

$$V_{CC \min} = V_{CBQ} + V_{BE} + I_{CQ} (R_E + R_e)$$

$$= 8.94 + 0.7 + 4.47 \times 10^{-3} (1 \times 10^3 + 50) = 14.33 \text{ V}$$

14. หาค่า  $R_1, R_2$

$$V_E = I_{CQ} (R_E + R_e) = 4.47 \times 10^{-3} (1 \times 10^3 + 50) = 4.69 \text{ V}$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับการใช้งานเท่านั้น ไม่อนุย 5.39 V ไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เลือก Bleeder current ควรมีค่ามากกว่า 1/10 ของ  $I_{CQ}$  กำหนดให้ Bleeder current = 1 mA

$$R_2 = \frac{V_B}{I_{bleeder}} = \frac{5}{1 \times 10^{-3}} = 5 \text{ k}\Omega$$

$$R_1 = \frac{V_{CC} - V_B}{I_{bleeder}} = \frac{15 - 5}{1 \times 10^{-3}} = 10 \text{ k}\Omega$$

### 3.7 วงจรขับสัญญาณเลเซอร์ไดโอด

วงจรขับสัญญาณในส่วนนี้ได้นำเอาวงจรดิฟเฟอเรนเชียลแอมป์(Differential Amp)มาใช้ และเนื่องจากวงจรดิฟเฟอเรนเชียลแอมป์จำเป็นต้องมีแหล่งจ่ายกระแสคงที่ ในโครงงานนี้ได้นำเอาวงจรสะท้อนกระแส(Current mirror) มาใช้เป็นแหล่งจ่ายกระแสคงที่ซึ่งแสดงไว้ดังรูปที่ 3.16



รูปที่ 3.16 แสดงวงจรขับเลเซอร์ไดโอด

#### การคำนวณและการทำงาน

จากคุณสมบัติของวงจรถ้าเกิดกระแสคงที่ กระแสเกือบทั้งหมดจะไหลผ่านทรานซิสเตอร์ตัวที่ ได้รับค่าโวลเตจที่ขาเบสมีค่ามากกว่า ค่าที่  $V_{B1}$  มีค่าสูงสุดเท่ากับ +2 และมีค่าเท่ากับ 0 เมื่อต่ำสุด ดังนั้น หากต้องการให้เกิดการไหลของกระแสส่วนใหญ่ที่  $Q_1$  ซึ่งเป็นด้านที่ต่อเลเซอร์ไดโอดไว้จำเป็นต้องเป็นไปตามเงื่อนไขดังกล่าวมาข้างต้นคือ

$$V_{B1} - V_{B2} \approx 100 \text{ mV} \quad 3.2$$


นั่นคือต้องมีการจ่ายค่าโวลเตจค่าหนึ่งไว้ที่ B2 เพื่อเป็นคว้างอิงขณะที่  $V_{B1} = +5V$  จะมีค่ามากกว่า  $V_{B2}$  และขณะที่  $V_{B1} = 0$  จะมีค่าน้อยกว่า ในโครงงานนี้ได้ใช้ค่า  $V_{B2} = 2.5V$  เป็นค่าอ้างอิงโดยการต่อความต้านทานแบ่งโวลเตจที่แหล่งจ่ายไฟ +5V

$$V_{B2} = 5 \times \frac{1k}{(1k + 1k)} \quad 3.3$$

$$= 2.5V$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ควรนำข้อมูลไปใช้ในเชิงพาณิชย์หรือการนำข้อมูลไปใช้ในการตัดสินใจใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กระแสที่ทำให้แกว่งจริฟเฟอร์เร็นเซียมเอมปีซึ่งต้องการกระแสสำหรับขับเลเซอร์ไดโอดประมาณ 50 mA สามารถคำนวณได้ดังนี้



รูปที่ 3.17 แสดงวงจรสะท้อนกระแส

ทำการวน KVL ผ่าน  $V_{BE}$  และแทนค่า  $V_{BE} = 0.7 \text{ V}$

$$0 = I \times R_1 + V_{BE} + I \times 10 - 5$$

$$I = \frac{4.7}{(R_1 + 10)}$$

3.4


ซึ่งในโครงงานนี้ได้ใช้ ความต้านทานปรับค่าได้ช่วง 0 - 100 ดังนั้นจะได้ค่ากระแสสูงสุดและต่ำสุดเป็น

$$I_{ref} = 42 \text{ ถึง } 427 \text{ mA}$$

เพื่อที่จะสามารถปรับค่าความสว่างของเลเซอร์ไดโอดได้ตามระยะทางที่ทำการส่ง

### 3.8 วงจร FSK Demodulator

วงจร FSK Demodulator ทำหน้าที่แยกสัญญาณข้อมูลออกจากคลื่นพาห้ โดยใช้หลักการควอดเรเจอร์ดีเทกชันตามที่ได้กล่าวไว้ในบทที่ 2 โดยใช้ IC LM3089 ซึ่งเป็น FM receiver ที่ใช้หลักการแยกสัญญาณแบบควอดเรเจอร์ดีเทกชัน รูปวงจรแสดงดังรูปที่ 3.18



เอกสารนี้เป็นเอกสารที่สงวนรูปที่ 3.18 แสดงวงจร FSK demodulator โดยใช้ LM3089 นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนสำคัญคือการออกแบบวงจรของควอดเรเจอร์ดีเทคเตอร์ โดยโครงการนี้ได้ใช้ความถี่พาห์เท่ากับ 10.7MHz ดังนั้น L ที่ต้องการโดยประมาณสามารถคำนวณได้จาก

$$f = \frac{1}{2\pi\sqrt{LC}}$$


โดยกำหนดให้  $C = 0.001 \mu\text{F}$  ดังนั้น

$$L = \frac{1}{(2\pi \times 10.7 \times 10^6)^2 \times 0.001 \times 10^{-6}} \\ \approx 220 \text{ nH}$$

โดยใช้ Coil form ในการพัน L เพื่อจะได้สามารถปรับแกนเฟอไรท์ปรับค่า L ได้

### 3.9 วงจรขยายสัญญาณช่วงกว้าง (Wideband Amplifier)

การออกแบบวงจรขยายสัญญาณช่วงกว้างจะต้องเริ่มจากการไบอัสวงจรให้มีกระแสและโวลต์ตรงตามต้องการก่อน โดยการใส่ตัวเก็บประจุไว้ที่ขาของ  $R_{F1}$  เพื่อแยกการไบอัสของทรานซิสเตอร์ทั้งสองออกจากกัน จากนั้นก็กำหนดกระแส  $I_{C2} = 10$  มิลลิแอมป์,  $V_{E2} = 5$  โวลต์ และ  $V_{C2} = 9$  โวลต์ โดยให้  $V_{CC} = 12$  โวลต์ เพราะฉะนั้นจะได้ว่า  $V_{B2} = 5 + 0.7 = 5.7$  โวลต์ กำหนดกระแส  $I_{C1} = 5$  มิลลิแอมป์,  $V_{E1} = 1$  โวลต์ เพราะฉะนั้นจะได้ว่า  $V_{B1} = 1 + 0.7 = 1.7$  โวลต์ ดังรูปที่ 3.19



รูปที่ 3.19 แสดงการไบอัสวงจรขยายสัญญาณช่วงกว้าง

ถ้าทรานซิสเตอร์มีค่า  $\beta = 100$  จะได้ว่า

$$I_{B1} = \frac{5 \text{ mA}}{100} = 5 \times 10^{-5} \text{ A}$$

$$R_{E2} = \frac{V_{E2}}{I_{E2}} \\ = \frac{5 \text{ V}}{10 \text{ mA}} = 500 \Omega$$

$$R_{E1} = \frac{V_{E1}}{I_{E1}}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา  $\frac{1 \text{ V}}{5 \text{ mA}} = 200 \Omega$  รวมถึงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 R_{F2} &= \frac{V_{E2} - V_{B1}}{I_{B1}} \\
 &= \frac{5V - 1.7V}{0.05 \text{ mA}} = 66 \text{ K}\Omega \\
 R_1 &= \frac{V_{CC} - V_{B2}}{I_{C1}} \\
 &= \frac{12V - 5.7V}{5 \text{ mA}} = 1.26 \text{ K}\Omega \\
 R_2 &= \frac{V_{CC} - V_{C2}}{I_{C2}} \\
 &= \frac{12V - 9V}{10 \text{ mA}} = 300 \Omega
 \end{aligned}$$

จากนั้นจึงทำการวิเคราะห์วงจรแบบสัญญาณขนาดเล็ก (small signal) เพื่อหาอินพุตอิมพีแดนซ์ เอาต์พุตอิมพีแดนซ์ และอัตราขยายของวงจร โดยทั่วไปมักจะต้องการให้อินพุตอิมพีแดนซ์และเอาต์พุตอิมพีแดนซ์มีค่าเข้าใกล้ 50 โอห์ม

กำหนดให้

$$\begin{aligned}
 R_{E1} &= 100 \text{ โอห์ม} & R_{F1} &= 200 \text{ โอห์ม} \\
 R_{E2} &= 450 \text{ โอห์ม} & R_{F2} &= 900 \text{ โอห์ม} \\
 \text{และ } R &= 50 \text{ โอห์ม}
 \end{aligned}$$

จาก


$$A_v = \frac{R_{F1} + R_{E1}}{R_{E1}} = \frac{200 + 100}{100} = 3 \text{ เท่า}$$

จาก

$$\begin{aligned}
 R_o &= \frac{(R_{E1} + R_{F1})(R_{E2}R)}{R_{E1}(R_{F2} + R_{E2} + R)} \parallel (R_{F1} + R_{E1}) \\
 &= \frac{(100 + 200)(450)(50)}{100(900 + 450 + 50)} \parallel (200 + 100) \\
 &= 41.5 \text{ โอห์ม} \quad (\text{ใกล้เคียง } 50 \text{ โอห์ม})
 \end{aligned}$$

จาก

$$\begin{aligned}
 R_i &= \frac{(R_{E2} + R_{F2})(R_{E1}R)}{R_{E2}(R_{F1} + R_{E1} + R)} \parallel (R_{F2} + R_{E2}) \\
 &= \frac{(450 + 900)(100)(50)}{450(200 + 100 + 50)} \parallel (450 + 900) \\
 &= 41.5 \text{ โอห์ม} \quad (\text{ใกล้เคียง } 50 \text{ โอห์ม})
 \end{aligned}$$




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานในห้องเรียนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้รูปที่ 3.20 นี้ วงจรขยายสัญญาณช่วงกว้าง ของเอกสารทุกครั้งที่มีการนำไปใช้

จะเห็นว่าค่าความต้านทานในการวิเคราะห์แบบสัญญาณขนาดเล็กและการไบอัสวงจรไม่เท่ากัน เราสามารถแก้ไขได้โดยแยกค่าความต้านทานไบอัสออกเป็น 2 ค่า ค่าหนึ่งเท่ากับค่าความต้านทานในการวิเคราะห์สัญญาณขนาดเล็ก อีกค่าหนึ่งที่เหลือใส่ตัวเก็บประจุคร่อมเอาไว้ ดังนั้นจะได้วงจรขยายสัญญาณช่วงกว้างดังรูปที่ 3.20

### 3.10 วงจรควบคุมอัตราขยายอัตโนมัติ (Automatic Gain Control)

วงจรควบคุมอัตราขยายอัตโนมัติประกอบด้วยวงจรมวลสัญญาณ วงจรขยายสัญญาณ บัฟเฟอร์ เอซีคัปเปิล (A.C. couple) พีคดีเทคเตอร์ (Peak Detector) วงจรเปรียบเทียบสัญญาณ (Comparator) และวงจรรองความถี่ต่ำผ่าน ดังแสดงในรูปที่ 3.21




รูปที่ 3.21 บล็อกไดอะแกรมของวงจรควบคุมอัตราขยายอัตโนมัติ

หลักการการทำงานของวงจรมวลสัญญาณจะใช้วงจรมวลแบบกิลเบิร์ตทำหน้าที่คูณสัญญาณอินพุตและแรงดันควบคุมซึ่งเป็นแรงดันไฟตรงที่ได้จากวงจรรองความถี่ต่ำผ่าน จากนั้นจะนำสัญญาณจากวงจรมวลไปผ่านบัฟเฟอร์และวงจรขยายเพื่อให้ได้ขนาดของสัญญาณตามต้องการ จากนั้นจึงนำสัญญาณไปผ่านเอซีคัปเปิลเพื่อแยกเอาแรงดันไฟตรงออกให้เหลือแค่สัญญาณเอซี จึงจะได้สัญญาณเอาต์พุต ส่วนทางด้านกรุป้อนกลับจะนำสัญญาณเอาต์พุตไปผ่านพีคดีเทคเตอร์เพื่อตรวจจับแรงดันไฟตรงจากสัญญาณเอาต์พุต จากนั้นจึงนำไปผ่านวงจรเปรียบเทียบสัญญาณ ซึ่งทำหน้าที่เซตระดับของสัญญาณเอาต์พุต เอาต์พุตที่ได้จากวงจรเปรียบเทียบสัญญาณจะต้องนำไปผ่านวงจรรองความถี่ต่ำผ่านเพื่อกรองแรงดันไฟตรงไปป้อนให้วงจรมวลเพื่อควบคุมเอาต์พุตของวงจรมวล ดังนั้นวงจรควบคุมอัตราขยายอัตโนมัติที่ใช้จริงจะเป็นดังรูปที่ 3.22

สำหรับวงจรขยายที่เพิ่มเข้าไประหว่างพีคดีเทคเตอร์กับวงจรเปรียบเทียบสัญญาณ ทำหน้าที่ขยายสัญญาณที่ได้จากพีคดีเทคเตอร์ เพื่อลดผลของสัญญาณรบกวนความถี่สูงที่มากวน แรงดันไฟตรงและช่วยเพิ่มช่วงสัญญาณอินพุตของวงจรเปรียบเทียบสัญญาณให้กว้างขึ้น เพื่อให้ง่ายต่อการเซตค่าอ้างอิงในวงจรเปรียบเทียบสัญญาณ ส่วนวงจรมวลสัญญาณใช้เพิ่มแรงดันไฟตรงเข้าไปอีก เพื่อให้แรงดันควบคุมมีค่าเหมาะสมในการควบคุมวงจรมวล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.22 วงจรควบคุมอัตราขยายอัตโนมัติ

3.11 วงจรกรองความถี่ช่วง 10.7 MHz

วงจรกรองความถี่ทำหน้าที่เลือกความถี่เฉพาะช่วง 10.7 MHz โดยให้มี BW 1 MHz เพื่อเลือกเอาแต่ข้อมูลที่ต้องการนำไปใช้คือมอดูเลทเท่านั้น การออกแบบในที่นี่เลือกใช้วงจร Passive filter แบบ Butterworth ซึ่งเป็นฟิลเตอร์ที่มีค่า Q ปานกลางการตอบสนองแอมพลิจูดเรียบที่สุด ไม่มีริบเป็ค

ในการออกแบบต้องการแบนด์วิดท์ที่  $3dB(BW_c) = 1MHz$  เลือกใช้บัตเตอร์เวอร์ทอันดับ 3 ขั้นตอนการออกแบบวงจร BPF มีดังนี้

1. แปลงความต้องการของวงจรกรอง BPF ให้เท่ากับที่ LPF
2. อ้างอิงกับเคิร์บการลดทอนของ LPF เพื่อหาผลตอบสนองที่ต้องการตามขั้นที่ 1
3. เขียนรูปวงจรต้นแบบของ LPF
4. แปลงวงจรจาก LPF เป็น BPF
5. ขนาดของอิมพีแดนซ์ใน BPF หาได้โดยใช้สมการดังจะกล่าวต่อไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 3.23 วงจร LPF แบบ Butterworth order 3th  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.23 เมื่อเขียนรูปคั่นแบบของวงจร LPF แล้ว หาค่าอิมพีแดนซ์ของแต่ละอุปกรณ์ได้จากตาราง 3.1 ซึ่งเป็นตารางเทียบค่าของ LPF แบบ Butterworth ออเคอร์ต่างๆ

| N | C <sub>1</sub> | L <sub>2</sub> | C <sub>3</sub> | L <sub>4</sub> | C <sub>5</sub> | L <sub>6</sub> | C <sub>7</sub> |
|---|----------------|----------------|----------------|----------------|----------------|----------------|----------------|
| 2 | 1.414          | 1.414          |                |                |                |                |                |
| 3 | 1.000          | 2.000          | 1.000          |                |                |                |                |
| 4 | 0.765          | 1.848          | 1.848          | 0.765          |                |                |                |
| 5 | 0.618          | 1.618          | 2.000          | 1.618          | 0.618          |                |                |
| 6 | 0.518          | 1.414          | 1.932          | 1.932          | 1.414          | 0.518          |                |
| 7 | 0.445          | 1.247          | 1.802          | 2.000          | 1.802          | 1.247          | 0.445          |
| N | L <sub>1</sub> | C <sub>2</sub> | L <sub>3</sub> | C <sub>4</sub> | L <sub>5</sub> | C <sub>6</sub> | L <sub>7</sub> |

ตาราง 3.1 ค่าของอุปกรณ์ต่างๆ ของวงจร Butterworth LPF


จากตารางเราจะได้อุปกรณ์ในวงจรดังนี้

$$C_1 = 1.000$$

$$L_2 = 2.000$$

$$C_3 = 1.000$$

จากนั้นทำการแปลงวงจรเป็น BPF โดยใช้วงจรเรโซแนนซ์ในแต่ละอุปกรณ์ อุปกรณ์ที่ต่อขนานให้เปลี่ยนเป็น วงจรเรโซแนนซ์แบบขนาน และอุปกรณ์ที่ต่อแบบอนุกรมให้เปลี่ยนเป็น วงจรเรโซแนนซ์แบบอนุกรม ตามรูปที่ 3.24



รูปที่ 3.24 แสดงวงจร BPF ที่แปลงจาก LPF

จากนั้น ความถี่และขนาดของอิมพีแดนซ์หาโดยใช้สูตรต่อไปนี้ สำหรับคู่เรโซแนนซ์แบบขนาน ใช้สมการ

$$C = \frac{C_n}{2\pi RB}, \quad L = \frac{RB}{2\pi f_0^2 L_n} \quad 3.1$$

และสำหรับคู่เรโซแนนซ์แบบอนุกรม

$$C = \frac{B}{2\pi f_0^2 C_n R}, \quad L = \frac{RL_n}{2\pi B} \quad 3.2$$

โดย R = โหลดอิมพีแดนซ์ (ในที่นี้ 50 โอห์ม)

B = 3 dB Bandwidth ที่ออกแบบ

f<sub>0</sub> = ความถี่กลางในการออกแบบ

L<sub>n</sub> = ค่า L ของ BPF ที่นอมัลไลซ์

C<sub>n</sub> = ค่า C ของ BPF ที่นอมัลไลซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุที่แปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นจากสูตรข้างต้นเราสามารถหาค่า  $C$  และ  $L$  ได้ดังนี้ สำหรับคู่อเรโซแนนซ์แบบขนาน

$$C_1 = \frac{1}{2\pi \times 50 \times 10^6} = 3.18nF$$

$$L_1 = \frac{50 \times 10^6}{2\pi \times (10.7 \times 10^6)^2} = 69.5nH$$


และทำนองเดียวกับ  $C_3$  และ  $L_3$  ค่าจะได้เท่ากัน สำหรับคู่อเรโซแนนซ์แบบอนุกรม

$$C_2 = \frac{B}{2\pi \times (10.7 \times 10^6)^2 \times 2 \times 50} = 13.9pF$$

$$L_2 = \frac{50 \times 2}{2\pi \times 10^6} = 15.9\mu H$$

### 3.12 วงจรตัดสินใจระดับสัญญาณ ( Decision Circuit )

วงจรตัดสินใจระดับสัญญาณเป็นวงจรส่วนถัดจากวงจรมอดคูเลทเพื่อตัดสินใจสัญญาณที่ได้จากการมอดคูเลทว่าเป็น 1 หรือ 0 และยังช่วยปรับรูปสัญญาณดิจิทัลให้ดีขึ้นด้วย โดยหน้าที่ดังที่กล่าวในที่นี้ใช้วงจร Comparator โดยใช้ออปแอมป์ LF357 เนื่องจากเป็นออปแอมป์ที่มี Slew rate ที่ดี โดยต่อวงจรดังรูป 3.25




รูปที่ 3.25 วงจรตัดสินใจระดับสัญญาณ

สัญญาณอินพุต  $V_m$  จะถูกเปรียบเทียบระดับแรงดันที่กำหนดโดยค่าความต้านทาน 150k และ 4.7k ตามรูป ซึ่งสามารถปรับระดับแรงดันได้ตามความเหมาะสม ถ้า  $V_m$  มากกว่าระดับแรงดันที่กำหนด สัญญาณเอาต์พุตจะได้เป็น  $+V_{sat}$  ของออปแอมป์ซึ่งในที่นี้  $+V_{sat} = +15V$  และในทางตรงข้ามหากสัญญาณอินพุตต่ำกว่ากราวด์ สัญญาณเอาต์พุตจะได้เป็น  $-V_{sat} = -15V$  ซึ่งก็จะทำให้สัญญาณเอาต์พุตที่ได้มีรูปใกล้เคียงสี่เหลี่ยมมาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.13 วงจรขยายทรานซิมพีแดนซ์ ( Transimpedance Amplifier )

การออกแบบวงจรขยายทรานซิมพีแดนซ์จะกำหนดให้  $I_{C3} = 10 \text{ mA}$ ,  $V_{E3} = 2 \text{ V}$ ,  $I_{C1} = I_{C2} = 5 \text{ mA}$ ,  $V_{C1} = 1\text{V}$  และ  $V_{CC} = 5 \text{ V}$  เพราะฉะนั้นจากรูปจะได้  $V_{B2} = 1.7\text{V}$ ,  $V_{B1} = 0.7\text{V}$  และ  $V_{B3} = 2.7 \text{ V} = V_{C2}$  ใช้ทรานซิสเตอร์ที่มี  $\beta = 200$



รูปที่ 3.26 การไบอัสวงจขยายทรานซิมพีแดนซ์

จากรูป


$$R_E = \frac{V_{E3}}{I_{E3}} = \frac{2}{10 \times 10^{-3}} = 200 \Omega$$

$$I_{B1} = I_{B2} = \frac{I_{C1}}{\beta} = \frac{5 \times 10^{-3}}{200} = 2.5 \times 10^{-5} \text{ A}$$

$$R_F = \frac{V_{E3} - V_{B1}}{I_{B1}} = \frac{2 - 0.7}{2.5 \times 10^{-5}} = 52 \text{ K}\Omega$$

$$R_C = \frac{V_{CC} - V_{C2}}{I_{C2}} = \frac{5 - 2.7}{5 \times 10^{-3}} = 460 \Omega$$

สามารถหาค่า  $R_1$  และ  $R_2$  ได้โดยใช้ทฤษฎีของเทวินิน ดังนี้



$$\frac{1.7 - \frac{5R_2}{R_1 + R_2}}{I_{B2}} = \frac{R_1 R_2}{R_1 + R_2} \quad \text{กำหนดให้ } R_2 = 1 \text{ K}\Omega$$

$$1.7 - \frac{5(1000)}{R_1 + 1000} = \frac{R_1(1000)}{R_1 + 1000} (2.5 \times 10^{-5})$$

$$1.7(R_1 + 1000) - 5000 = 2.5 \times 10^{-2} R_1$$

$$1.675 R_1 = 3300$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษา  $R_1$  เท่ากับ  $1.97 \text{ K}\Omega \approx 2 \text{ K}\Omega$  ไม่นิยามให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_{B3} = \frac{I_{C3}}{\beta} = \frac{10 \times 10^{-3}}{200} = 5 \times 10^{-5} \text{ A}$$

$$r_{\pi 1} = \frac{V_T}{I_{B1}} = \frac{25 \times 10^{-3}}{2.5 \times 10^{-5}} = 1 \text{ K}\Omega$$

$$r_{\pi 2} = \frac{V_T}{I_{B3}} = \frac{25 \times 10^{-3}}{5 \times 10^{-5}} = 500 \Omega$$


จาก 
$$A = \frac{\beta^2 R_E \cdot R_C}{r_{\pi 1} (R_C + (r_{\pi 2} + \beta R_E))}$$

$$= \frac{(200)^2 (200)(460)}{1000(460 + 500 + 200(200))} = 89.8$$

จาก 
$$\beta = \frac{r_{\pi 1}}{(R_F + r_{\pi 1})} = \frac{1000}{52 \times 10^3 + 1000} = 0.019$$


จาก Transimpedance Gain = 
$$\frac{A}{1 + A\beta} \left[ \frac{r_{\pi 1} (R_E + R_F)}{r_{\pi 1} + R_E + R_F} \right]$$

$$= \frac{89.8}{1 + 89.8(0.019)} \frac{1000(200 + 52 \times 10^3)}{1000 + 200 + 52 \times 10^3} = 32.56 \text{ K}\Omega$$




รูปที่ 3.27 วงจรขยายทรานอิมพีแดนซ์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.28 แสดงวงจรรวมภาคส่งของ โครงการ



รูปที่ 3.29 แสดงวงจรรวมภาคส่งของโครงการ



รูปที่ 3.30 แสดงวงจรรวมภาครับของโครงการ



รูปที่ 3.31 แสดงวงจรรวมภาครับของโครงงาน


## บทที่ 4

### การทดลองและผลการทดลอง

ในการทดลองได้ทำการทดลองและวัดผลวงจรในแต่ละขั้นตอนเป็นลำดับตามบล็อกไดอะแกรม ซึ่งวิธีการและผลการทดลองตามลำดับดังต่อไปนี้

#### 4.1 วงจรคริสตอลออสซิลเลเตอร์


ตามวงจรที่ได้ออกแบบในหัวข้อ 3.1 นั้นได้ทำการทดลองโดยวัดสัญญาณเอาต์พุตที่ได้จากวงจรออสซิลเลเตอร์ดังรูป 4.1



รูปที่ 4.1 สัญญาณเอาต์พุตของวงจรคริสตอลออสซิลเลเตอร์ 10.24 MHz


จากรูปเป็นผลการทดลองที่ได้จากการวัดเอาต์พุตของวงจรคริสตอลออสซิลเลเตอร์ผลิตความถี่ 10.24 MHz 3.967 V<sub>PP</sub>

#### 4.2 วงจรหารความถี่




เอกสารนี้เป็นเอกสารรูปที่ 4.2.1 แสดงสัญญาณ 10.24 MHz และสัญญาณที่หารสิบ 1.024 MHz ระเบียบขั้นตอนการคำนวณ  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 4.2.1 เป็นผลการทดลองของวงจรหารสิบตามที่ได้ออกแบบในหัวข้อ 3.2 โดย Ref1 คือ สัญญาณอินพุต 10.24 MHz 4.8V<sub>pp</sub> ส่วน Ch1 คือ เอาท์พุท 1.024MHz 4 V<sub>pp</sub>



รูปที่ 4.2.2 แสดงสัญญาณ 1.024MHz และสัญญาณที่หารแปด 128kHz

จากรูปที่ 4.2.2 เป็นผลการทดลองของวงจรหารแปดตามที่ได้ออกแบบในหัวข้อ 3.2 โดย Ref 1 คือสัญญาณอินพุตที่ได้จากวงจรหารสิบ 1.024 MHz 4.24 V<sub>pp</sub> ส่วน Ch1 คือสัญญาณเอาท์พุทที่ได้จากวงจรหารแปด 128kHz 4.8 V<sub>pp</sub>




รูปที่ 4.2.3 แสดงสัญญาณ 128kHz และสัญญาณที่หารสอง 64kHz

จากรูปที่ 4.2.3 เป็นผลการทดลองของวงจรหารสองตามที่ได้ออกแบบในหัวข้อ 3.2 ที่ใช้ J-K flipflop ในทอกเกิลโหมด โดย Ref1 คือสัญญาณอินพุตที่ได้จากวงจรหารแปด 128kHz 4.72 V<sub>pp</sub> ส่วน Ch1 คือสัญญาณเอาท์พุทที่ได้จากวงจรหารสอง 64 kHz 4.72 V<sub>pp</sub>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


### 4.3 วงจรกำเนิดสัญญาณ Pseudo-random และวงจรเข้ารหัสแมนเชสเตอร์



รูปที่ 4.3 แสดงสัญญาณนาฬิกา, สัญญาณข้อมูล Pseudo-random และสัญญาณที่เข้ารหัสแมนเชสเตอร์

จากรูปที่ 4.3 เป็นผลการทดลองของวงจรกำเนิดสัญญาณ Pseudo-random และวงจรเข้ารหัสแมนเชสเตอร์ ตามที่ได้ออกแบบในหัวข้อ 3.3 และ 3.4 โดย Ref1 คือ สัญญาณนาฬิกา 64kHz Ref2 คือ สัญญาณเอาต์พุตที่ได้จากวงจรถ่ายสัญญาณ Pseudo-random และ Ch1 คือสัญญาณที่ได้จากการนำสัญญาณ Pseudo-random ไปเข้ารหัสแมนเชสเตอร์ เปรียบเทียบกัน

### 4.4 วงจรขับสัญญาณ




รูปที่ 4.4.1 แสดงสัญญาณที่วัดพร้อมความต้านทาน 10 โอห์มแทนเลขเซอร์โคไดคอด เปรียบเทียบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเฉพาะเมื่อให้อินพุตเป็นสัญญาณพาหะ 10.7 MHz ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เนื่องจากการทดลองต้องการทราบกระแสไฟฟ้าที่ไหลในวงจรผ่าน LD ดังนั้นจึงต่อความต้านทาน 10 โอห์มแทน LD เพื่อจะได้สามารถทราบปริมาณกระแสได้จากการวัดแรงดัน จากรูปที่ 4.4.1 เป็นผลการทดลองของการวัดความต้านทาน 10 โอห์มแทน LD ตามวงจรที่ได้ออกแบบในหัวข้อ 3.7 โดย Ch1 คือแรงดันที่ตกคร่อมความต้านทาน 10 โอห์ม เปรียบเทียบกับ Ref1 คือสัญญาณอินพุทของวงจร ซึ่งจะได้กระแสที่ผ่านความต้านทาน 10 โอห์ม มีค่าสูงสุดประมาณ 55 mA (ใช้ probe คูณ 10)

4.5 วงจรกึ่งสัญญาณนาฬิกาและวงจรถอดรหัส



รูปที่ 4.5.1 แสดงสัญญาณที่เข้ารหัสแมนเชสเตอร์, สัญญาณนาฬิกาที่กู้มาได้ และข้อมูลที่ถอดรหัสออกจากรหัสแมนเชสเตอร์

จากรูปที่ 4.5.1 เป็นผลการทดลองของวงจรกึ่งสัญญาณนาฬิกาและถอดรหัสตามที่ได้ออกแบบในหัวข้อ 3.5 โดย Ch1 คืออินพุทที่อยู่ในรหัสแมนเชสเตอร์ Ref2 คือสัญญาณนาฬิกาที่กู้กลับมาได้ความถี่ 64kHz Duty cycle ประมาณ 50% และ Ref1 คือสัญญาณข้อมูลที่ถอดรหัสมาได้เปรียบเทียบกับ




รูปที่ 4.5.2 แสดงสัญญาณข้อมูล Pseudo-random ทางด้านส่งเปรียบเทียบกับสัญญาณข้อมูลที่ถอดรหัสมาได้

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากรูปที่ 4.5.2 ทำการวัดเปรียบเทียบระหว่างสัญญาณข้อมูล Pseudo-random กับสัญญาณที่ทางด้านรับออกครห์ออกมาได้เปรียบเทียบกัน จากวงจรตามที่ได้ออกแบบในหัวข้อ 3.5 โดย Ref1 คือสัญญาณ Pseudo-random ทางด้านส่ง และ Ch1 คือสัญญาณที่ออกครห์ออกมาได้ทางด้านรับ

#### 4.6 วงจร FSK Demodulator



รูปที่ 4.6.1 แสดงสัญญาณนาฬิกาที่ถูกกลับมาได้กับสัญญาณนาฬิกาที่ผ่านวงจรตัดสินใจสัญญาณ

จากรูปที่ 4.6.1 คือผลการทดลองของการตีเทคสัญญาณจากวงจร FSK Demodulator ตามที่ได้ ออกแบบในหัวข้อ 3.8 ได้สัญญาณนาฬิกาโดยที่ไม่ได้มอดูเลทข้อมูลเข้ามาทางด้านส่ง Ref1 คือสัญญาณที่ตีเทคออกมาได้ความถี่ 64 kHz Ch1 คือสัญญาณที่ตีเทคได้แล้วผ่านวงจรตัดสินใจสัญญาณ ได้เป็นสัญญาณนาฬิกาที่มีรูปร่างสี่เหลี่ยมจัตุรัสความถี่ 64 kHz




รูปที่ 4.6.2 แสดงสัญญาณข้อมูลที่ตีเทคได้กับสัญญาณข้อมูลที่ตีเทคแล้วผ่านวงจรตัดสินใจสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 4.6.2 เป็นผลการทดลองโดยคิเทคสัญญาณที่มีอนุเลขข้อมูลที่อยู่ในรหัสแมนเชสเตอร์ โดย Ref1 คือสัญญาณที่คิเทคออกมาได้จากวงจร FSK Demodulator และ Ch1 คือสัญญาณที่คิเทคแล้วผ่าน วงจรตัดสินสัญญาณ

#### 4.7 วงจร FSK Modulator




รูปที่ 4.7.1 แสดงสัญญาณที่ได้จากวงจรFSK Modulator

จากรูปที่ 4.7.1 เป็นผลการทดลองที่วัด ณ ตำแหน่งต่างๆ ของวงจร FSK Modulator ตามที่ได้ออกแบบในหัวข้อ 3.6 โดยไม่มีการมอดูเลตสัญญาณข้อมูล โดยที่ Ref1 คือสัญญาณที่ฟีดแบคกลับมาจาก VCO โดยผ่านการหาร 214 มาแล้วความถี่ 50kHz Ref2 คือสัญญาณที่ได้จากเฟสดีเทคเตอร์ Ch1 คือสัญญาณจากเฟสดีเทคเตอร์ผ่าน LPF ได้เป็นสัญญาณไฟฟ้า DC Ch2 คือสัญญาณที่ได้จาก VCO เป็นความถี่พาห้ 10.7 MHz


จากรูปที่ 4.7.2 เป็นผลการทดลองที่ได้จากวงจร VCO ในตารางแสดงความสัมพันธ์ระหว่างแรงดันควบคุมกับความถี่และกำลังของสัญญาณด้านเอ๊าท์พุท ในกราฟแสดงกราฟความสัมพันธ์ระหว่างแรงดันควบคุมและความถี่ของ VCO

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


| $V_c$ (V) | $f$ (MHz) | $P$ (mW) | $V_c$ (V) | $f$ (MHz) | $P$ (mW) |
|-----------|-----------|----------|-----------|-----------|----------|
| 0         | 9.075     | 15.72    | 8         | 10.79     | 20.07    |
| 1         | 10.16     | 16.37    | 9         | 10.81     | 20.11    |
| 2         | 10.18     | 16.82    | 10        | 10.83     | 20.19    |
| 3         | 10.51     | 17.39    | 11        | 10.85     | 20.23    |
| 4         | 10.59     | 18.14    | 12        | 10.87     | 20.25    |
| 5         | 10.66     | 19.20    | 13        | 10.89     | 20.31    |
| 6         | 10.71     | 19.85    | 14        | 10.90     | 20.36    |
| 7         | 10.75     | 19.9.3   | 15        | 10.92     | 20.40    |



รูปที่ 4.7.2 แสดงตารางและกราฟความสัมพันธ์ระหว่างแรงดันควบคุมของ VCO กับ ความถี่และกำลังที่ได้ จากรูปที่ 4.7.3 เป็นผลการทดลองจากวงจร FSK modulator โดยวัดสเปกตรัมความถี่เมื่อยังไม่มอดูเลตมีเพียงคลื่นพาห์ 10.7MHz เท่านั้นจากรูปมี Bandwidth 100 kHz โดยที่ Scanwidth 5 MHz




เอกสารนี้เป็นรูปที่ 4.7.3 แสดงสเปกตรัมความถี่คลื่นพาห์ของวงจร FSK modulator, scanwidth 5MHz โดยขึ้นด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.7.4 แสดงสเปกตรัมความถี่ของวงจร FSK modulator เมื่อมอดูเลทสัญญาณนาฬิกา scanwidth 500 kHz

จากรูปที่ 4.7.4 แสดงสเปกตรัมความถี่ของวงจร FSK modulator เมื่อมอดูเลทสัญญาณนาฬิกา 64 kHz จากรูป Bandwidth 3 kHz โดยที่ scanwidth 500 kHz




รูปที่ 4.7.5 แสดงสเปกตรัมความถี่ของวงจร FSK modulator เมื่อมอดูเลทสัญญาณข้อมูล Pseudo-random ที่เข้ารหัสแมนเชสเตอร์, scanwidth 500 kHz

เอกสารนี้เหมือนเอกสารที่ส่งในรูปที่ 4.7.4 เพียงแต่ใช้การเข้ารหัสแมนเชสเตอร์ ซึ่งสัญญาณที่ส่งไปจะมีความซับซ้อนด้านการคำนวณกว่าการเข้ารหัสแบบธรรมดา

ไม่ว่ากรณีใดๆ ทั้งสิ้น ยกเว้นที่ไม่มีเหตุที่เปลี่ยนแปลง และต้องยังอิงเงาของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 4.7.5 เป็นผลการทดลองแสดงสเปกตรัมความถี่ของวงจร FSK modulator เมื่อมอดูเลตสัญญาณข้อมูล Pseudo-random ที่เข้ารหัสแมนเชสเตอร์ จากรูป Bandwidth 3 kHz โดยที่ scanwidth 500 kHz

#### 4.8 วงจรขยายทรานอิมพีแดนซ์ ( Transimpedance Amplifier )




รูปที่ 4.8.1 แสดงการเปรียบเทียบระหว่างอินพุตของวงจรทรานอิมพีแดนซ์ และสัญญาณเอาต์พุต


จากรูปที่ 4.8.1 เป็นผลการทดลองของวงจรทรานอิมพีแดนซ์ตามที่ได้ออกแบบในหัวข้อ 3.13 โดย Ref 1 คือ สัญญาณอินพุตซึ่งจะต่อผ่านความต้านทาน 1 M เพื่อจำลองการทำงานของ Photodiode ดังรูปที่ 4.8.3 ที่จะมีกระแสไฟฟ้าเกิดขึ้นขณะทำงานประมาณ 1  $\mu\text{A}$  โดยให้สัญญาณอินพุตความถี่ 10.7MHz 1  $V_{pp}$  Ch 1 คือ สัญญาณเอาต์พุตที่ได้จากวงจรขยายทรานอิมพีแดนซ์ ความถี่ 10.7 MHz 308mV<sub>pp</sub>

| f ( MHz ) | $V_o$ ( mV <sub>pp</sub> ) | f ( MHz ) | $V_o$ ( mV <sub>pp</sub> ) |
|-----------|----------------------------|-----------|----------------------------|
| 1         | 325                        | 12        | 387                        |
| 2         | 375                        | 13        | 387                        |
| 3         | 381                        | 14        | 387                        |
| 4         | 387                        | 15        | 368                        |
| 5         | 387                        | 20        | 343                        |
| 6         | 387                        | 25        | 332                        |
| 7         | 387                        | 30        | 243                        |
| 8         | 387                        | 35        | 268                        |
| 9         | 387                        | 40        | 243                        |
| 10        | 387                        | 45        | 193                        |
| 11        | 387                        | 50        | 175                        |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่าการ ตีตาราง 4.8.1 แสดงผลการทดลองหาผลตอบสนองความถี่ต่างของวงจรขยายทรานอิมพีแดนซ์นำไปใช้




รูปที่ 4.8.2 แสดงกราฟผลตอบสนองความถี่ของวงจรขยายทรานอิมพีแดนซ์



รูปที่ 4.8.3 แสดงการต่อวงจรเพื่อกำหนดปริมาณกระแสของวงจรขยายทรานอิมพีแดนซ์

จากตาราง 4.8.1 เป็นผลการทดลองการตอบสนองความถี่ของวงจรขยายทรานอิมพีแดนซ์โดยบันทึกผลที่ความถี่ต่างๆ และนำมาวาดกราฟความสัมพันธ์ระหว่างแอมพลิจูดและความถี่ดังรูปที่ 4.8.2

#### 4.9 วงจรควบคุมอัตราขยายอัตโนมัติ




เอกสารนี้เป็นรูปที่ 4.9.1 แสดงสัญญาณอินพุท, ระดับสัญญาณควบคุม และเอาต์พุทเปรียบเทียบกับสัญญาณการอ้างอิง ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 4.9.1 เป็นผลการทดลองจากวงจรควบคุมอัตราขยายอัตโนมัติตามที่ได้ออกแบบในหัวข้อ 3.10 โดย

Ref 1 คือ สัญญาณอินพุตความถี่ 10.7 MHz 38 mV<sub>pp</sub>

Ref 2 คือ สัญญาณแรงดันควบคุมซึ่งได้จากวงจร LPF นำไปควบคุมวงจรรวม โดยมีระดับ 6.223V

Ch 1 คือ สัญญาณเอาต์พุตความถี่ 10.7 MHz 464 mV<sub>pp</sub>




รูปที่ 4.9.2 แสดงสัญญาณอินพุต, ระดับสัญญาณควบคุม และเอาต์พุตเปรียบเทียบกัน

จากรูปที่ 4.9.2 เป็นผลการทดลองจากวงจรควบคุมอัตราขยายอัตโนมัติ โดย

Ref 1 คือ สัญญาณอินพุตความถี่ 10.7 MHz 80 mV<sub>pp</sub>

Ref 2 คือ สัญญาณแรงดันควบคุมซึ่งได้จากวงจร LPF นำไปควบคุมวงจรรวม โดยมีระดับ 8.095 V


Ch 1 คือ สัญญาณเอาต์พุตความถี่ 10.7 MHz 456 mV<sub>pp</sub>



รูปที่ 4.9.3 แสดงสัญญาณอินพุต, ระดับสัญญาณควบคุม และเอาต์พุตเปรียบเทียบกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 4.9.3 เป็นผลการทดลองจากวงจรควบคุมอัตราขยายอัตโนมัติ โดย  
 Ref 1 คือ สัญญาณอินพุตความถี่ 10.7 MHz 100 mV<sub>pp</sub>  
 Ref 2 คือ สัญญาณแรงดันควบคุมซึ่งได้จากวงจร LPF นำไปควบคุมวงจรถูณ โดยมีระดับ  
 8.698 V  
 Ch 1 คือ สัญญาณเอาต์พุตความถี่ 10.7 MHz 448 mV<sub>pp</sub>



รูปที่ 4.9.4 แสดงสัญญาณอินพุต, ระดับสัญญาณควบคุม และเอาต์พุตเปรียบเทียบกัน


จากรูปที่ 4.9.42 เป็นผลการทดลองจากวงจรควบคุมอัตราขยายอัตโนมัติ โดย  
 Ref 1 คือ สัญญาณอินพุตความถี่ 10.7 MHz 128 mV<sub>pp</sub>  
 Ref 2 คือ สัญญาณแรงดันควบคุมซึ่งได้จากวงจร LPF นำไปควบคุมวงจรถูณ โดยมีระดับ  
 9.079 V  
 Ch 1 คือ สัญญาณเอาต์พุตความถี่ 10.7 MHz 432 mV<sub>pp</sub>

#### 4.10 วงจรกรองช่วงความถี่

วงจรกรองช่วงความถี่ได้ทำการทดลองโดยการวัดผลตอบสนองความถี่ต่างๆ ซึ่งได้ดังตารางต่อไปนี้

| f (MHz) | V <sub>0</sub> (mV <sub>pp</sub> ) | f (MHz) | V <sub>0</sub> (mV <sub>pp</sub> ) |
|---------|------------------------------------|---------|------------------------------------|
| 10.0    | 117                                | 10.8    | 440                                |
| 10.1    | 170                                | 10.9    | 436                                |
| 10.2    | 230                                | 11.0    | 390                                |
| 10.3    | 320                                | 11.1    | 300                                |
| 10.4    | 380                                | 11.2    | 220                                |
| 10.5    | 420                                | 11.3    | 160                                |
| 10.6    | 430                                | 11.4    | 120                                |
| 10.7    | 440                                | 11.5    | 96                                 |


ตาราง 4.10.1 แสดงผลการทดลองการหาผลตอบสนองความถี่ของวงจร BPF  
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาร่วมกัน ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุที่เบี่ยงเบนเนื้อหาและต้องอ้างอิงถึงชื่อของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.10.1 แสดงผลการทดลองการตอบสนองความถี่ของ BPF

จากตารางที่ 4.10.1 เป็นผลการทดลองหาผลตอบสนองของวงจร BPF ตามที่ได้ออกแบบในหัวข้อ 3.11 โดยให้อินพุต  $1.00\text{ V}_{pp}$  ความถี่ต่างๆกันแล้วบันทึกได้ดังตาราง และนำไปวาดกราฟผลตอบสนองความถี่ได้ดังรูปที่ 4.10.1

4.11 วงจรขยายสัญญาณช่วงกว้าง




รูปที่ 4.11.1 แสดงสัญญาณเอาต์พุตของวงจรขยายช่วงกว้างเปรียบเทียบกับสัญญาณอินพุต

จากรูปที่ 4.11.1 เป็นผลการทดลองจากวงจรขยายช่วงกว้างตามที่ได้ออกแบบในหัวข้อ 3.9 โดยที่ Ref 1 คือ สัญญาณอินพุตความถี่ 10.7 MHz 10.24 mV<sub>pp</sub> Ch 1 คือ สัญญาณเอาต์พุตความถี่ 10.7 MHz 30.4 mV จากการเปรียบเทียบจะเห็นได้ว่าวงจรขยายช่วงกว้างนี้มีอัตราขยาย 3 เท่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| f (MHz) | V <sub>o</sub> (mV) | Gain (dB) | f (MHz) | V <sub>o</sub> (mV) | Gain (dB) |
|---------|---------------------|-----------|---------|---------------------|-----------|
| 1       | 250                 | 7.95      | 14      | 294                 | 9.36      |
| 2       | 264                 | 8.43      | 15      | 286                 | 9.12      |
| 3       | 268                 | 8.56      | 16      | 272                 | 8.69      |
| 4       | 264                 | 8.43      | 17      | 250                 | 7.95      |
| 5       | 268                 | 8.56      | 18      | 222                 | 6.92      |
| 6       | 270                 | 8.62      | 19      | 196                 | 5.84      |
| 7       | 274                 | 8.75      | 20      | 164                 | 4.29      |
| 8       | 280                 | 8.94      | 21      | 134                 | 2.54      |
| 9       | 284                 | 9.06      | 22      | 112                 | 0.98      |
| 10      | 292                 | 9.30      | 23      | 78                  | -2.16     |
| 11      | 302                 | 9.60      | 24      | 56                  | -5.03     |
| 12      | 296                 | 9.42      | 25      | 40                  | -7.95     |
| 13      | 296                 | 9.42      |         |                     |           |



รูปที่ 4.11.2 แสดงตารางและกราฟผลตอบสนองของวงจรขยายสัญญาณช่วงกว้าง

จากรูปที่ 4.11.2 เป็นผลการทดลองหาผลตอบสนองความถี่ของวงจรขยายสัญญาณช่วงกว้าง โดยบันทึกผลการทดลองที่ความถี่ต่างๆ และ วาดกราฟผลตอบสนองความถี่กับเอาต์พุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### บทวิจารณ์และบทสรุป

จากการทดลองเราได้แบ่งออกเป็น 2 ส่วนใหญ่ๆ คือ เครื่องส่งสัญญาณโดยใช้เลเซอร์ไดโอดและเครื่องรับโดยใช้ไฟโฟโตดีเทคเตอร์ ซึ่งจากการออกแบบและการทดลองนั้นมีข้อที่จะต้องคำนึงถึงอยู่หลายประการ รวมทั้งอุปสรรคในการสร้างวงจรทำให้ผลที่ได้ไม่ดีเท่าที่ควรดังจะอธิบายดังนี้

ข้อบกพร่องอยู่บ้างบางประการที่พบในโครงการนี้ได้แก่ ข้อบกพร่องที่เกิดจากคุณภาพของอุปกรณ์ที่ใช้ เช่น ตัวเลเซอร์ไดโอดที่ใช้ในชิ้นงานนี้ยังมีคุณภาพที่ไม่สูงนัก เนื่องจากอุปกรณ์ที่มีคุณภาพสูงจะมีราคาที่แพงมาก ทำให้ระยะทางที่รับส่งได้ไม่ไกลเท่าที่ควร ดังนั้นในการใช้งานจริงต้องใช้เลเซอร์ไดโอดที่มีคุณภาพที่สูงพอหรือไม่ก็ต้องพัฒนาเครื่องรับให้มีคุณภาพที่ดีขึ้นโดยใช้ไฟโฟโตดีเทคเตอร์ที่มีสัญญาณรบกวนต่ำ และปัญหาอีกประการคือการติดตั้งเครื่องส่งและเครื่องรับให้สามารถรับส่งสัญญาณได้ดีที่สุดทำได้ยากเนื่องจากแสงเลเซอร์มีกำลังที่เล็กมาก ดังนั้นจึงควรที่จะมีอุปกรณ์ปรับระดับตัวเครื่องส่งและเครื่องรับให้ตรงกันได้ง่ายขึ้น เช่นสร้างอุปกรณ์ค้นหาตำแหน่งอัตโนมัติในตัวเครื่องรับเพื่อหาตำแหน่งแสงที่เครื่องส่งได้ส่งมา หรือเพิ่มตัวรับแสงให้มากขึ้น เป็นต้น ปัญหาอีกประการหนึ่งคือการกราวด์ไม่ดีพอ สัญญาณที่ได้จะมีสัญญาณรบกวนมากไม่สามารถนำไปใช้งานต่อได้

ซึ่งโครงการนี้แม้จะมีปัญหาต่างๆ แต่ก็สามารถสำเร็จและใช้งานได้ ซึ่งถือได้ว่าน่าพอใจ ซึ่งถ้าสามารถปรับปรุงเรื่องการหาตำแหน่งของแสงเลเซอร์ให้ดียิ่งขึ้นคาดว่า ระยะทางน่าจะได้มากกว่าที่ได้ทำการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ระบบเฟสล็อกคูล (Phase-Locked Loop ; PLL)

ระบบเฟสล็อกคูล คือ ระบบที่มีการป้อนความถี่กลับแบบเนกทีฟฟีดแบค (Negative Feedback) ที่มีลักษณะเด่นของการทำงานอยู่ที่การล็อกกับความถี่ คือ สามารถให้สัญญาณออกที่มีความถี่เท่ากับ ความถี่ของสัญญาณเข้าได้ในช่วงเวลาอันสั้น และความสามารถในการตามรอยความถี่ (Tracking) คือ เมื่อเกิดการล็อกขึ้นแล้ว และความถี่ของสัญญาณเข้ามีการเปลี่ยนแปลง ระบบเฟสล็อกคูลจะยังคงรักษาสภาพการล็อกนั้นอยู่ ซึ่งมีผลให้สัญญาณออกยังคงมีความถี่เท่ากับสัญญาณเข้าที่มีการเปลี่ยนแปลงความถี่ไปแล้ว

ส่วนประกอบที่สำคัญของระบบเฟสล็อกคูล ได้แก่

1. เฟสดีเทกเตอร์ (Phase Detector) เป็นวงจรที่ใช้ในการตรวจจับความต่างเฟสของสัญญาณอินพุต 2 สัญญาณ และให้สัญญาณเอาต์พุตเป็นสัญญาณความต่างเฟส
2. โลว์พาสฟิลเตอร์ (Low Pass Filter : LPF) หรือวงจรกรองความถี่ต่ำผ่าน ใช้ในการกำจัดสัญญาณไฟสลับซึ่งเป็นสัญญาณความต่างเฟส ที่ออกมาจากเฟสดีเทกเตอร์ เพื่อให้สัญญาณเอาต์พุตเป็นสัญญาณความถี่ต่ำ เพื่อป้อนให้วงจรขยายสัญญาณต่อไป
3. วงจรขยายสัญญาณ (Amplifier) ใช้ปรับขนาดสัญญาณไฟตรง เพื่อให้การควบคุมดีขึ้น เอาต์พุตของวงจรนี้จะป้อนให้แก่วงจรวีซีโอ
4. วีซีโอ (Voltage Control Oscillator : VCO) วงจรนี้จะผลิตความถี่ออกมาโดยขึ้นกับสัญญาณไฟตรงที่ป้อนให้แก่อินพุต โดยอินพุตจะเป็นสัญญาณจากวงจรขยายสัญญาณและเอาต์พุตจะป้อนให้กับวงจรเฟสดีเทกเตอร์ต่อไป


### การทำงานของเฟสล็อกคูล

ขณะที่ยังไม่มีสัญญาณเข้าไปในระบบ แรงดันควบคุม (control Voltage)  $V_c(t)$  จะเท่ากับศูนย์ วีซีโอ จะทำงานโดยการตั้งความถี่ไว้ที่  $f_0$  ซึ่งเรียกว่า “Free-running Frequency” ถ้าสัญญาณเข้าไปในระบบเฟสดีเทกเตอร์ จะทำการเปรียบเทียบเฟส และความถี่ของสัญญาณอินพุตกับความถี่ของ วีซีโอ และผลิตแรงดันความเคลื่อน  $v_e(t)$  ซึ่งสัมพันธ์กับความแตกต่างของเฟสและความถี่ระหว่างสัญญาณทั้งสอง แรงดันคลาดเคลื่อนนี้จะถูกกรอง และขยายส่งไปยังขาควบคุมของ วีซีโอ ในการนี้แรงดันควบคุม  $V_c(t)$  จะไปบังคับความถี่ของ วีซีโอ ให้เปลี่ยนไปในทิศทางที่จะลดความถี่ที่แตกต่างระหว่าง  $V_c(t)$  กับสัญญาณที่เข้า ถ้าความถี่ของสัญญาณที่เข้าใกล้เคียงกับ  $V_c(t)$  จากการป้อนกลับของ เฟสล็อกคูล ทำให้ล็อกกับสัญญาณที่เข้ามา ขณะที่ทำการล็อกนั้นความถี่วีซีโอ จะเท่ากับสัญญาณอินพุต แต่เฟสยังต่างกันอยู่

มีความจำเป็นต้องการผลิตแรงดันคลาดเคลื่อน ( $V_e$ ) ที่จะไปคอยปรับความถี่วีซีโอ จากค่า Free-running ให้เท่ากับความถี่ที่เข้ามา ดังนั้น เฟสล็อกคูลจะยังคงรักษาสภาพการล็อก การที่ระบบสามารถที่จะปรับตัวได้เอง ทำให้เฟสล็อกคูล สามารถติดตามการล็อกกับสัญญาณที่เข้าไปให้อยู่ในสภาพล็อกเช่นเดิม

เฟสล็อกคูลโดยทั่วไปจะสามารถจับความถี่ได้ในช่วงหนึ่ง กล่าวคือในขณะที่เฟสล็อกคูลทำงาน เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้สำหรับการใช้งานเพื่อการศึกษานานาชาติ เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าอย่างอิสระ (free running) แล้วเกิดมีสัญญาณความถี่อื่นเข้ามาเฟสล็อกคูลจะพยายามติดตามเพื่อจับไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มาไปใช้


ความถี่นั้น ช่วงความถี่ที่เฟสล็อกสามารถติดตามจับได้นี้เรียกว่าช่วงความถี่ตรวจจับ (capture range) และเมื่อเฟสล็อกติดตามจับความถี่ได้แล้ว ช่วงความถี่ที่เฟสล็อกจะติดตามจับได้ตลอดเวลาจะเรียกว่าช่วงความถี่ล็อก (lock range) โดยทั่วไปช่วงความถี่ล็อกจะกว้างกว่าช่วงความถี่ตรวจจับ การหาทรานเฟอร์ฟังก์ชันของเฟสล็อก



รูปที่ 1 บล็อกไดอะแกรมของระบบป้อนกลับแบบลบ

$$\theta_e(s) = \frac{1}{1 + G(s) \cdot H(s)} \theta_i(s)$$

$$\theta_o(s) = \frac{G(s)}{1 + G(s) \cdot H(s)} \theta_i(s)$$



รูปที่ 2 บล็อกไดอะแกรมของระบบเฟสล็อก

$$G(s) = K_d \cdot F(s) \cdot \frac{K_o}{s}$$

$$G(s) = K_v \cdot \frac{F(s)}{s}, \quad K_v = K_d \cdot K_o$$

$$H(s) = 1$$

Open loop transfer function ;

$$T'(s) = G(s) \cdot H(s)$$

$$T'(s) = K_v \cdot \frac{F(s)}{s}$$


Close loop transfer function ;

$$T(s) = \frac{G(s)}{1 + G(s) \cdot H(s)}$$

$$T(s) = \frac{K_v \cdot F(s)}{s + K_v \cdot F(s)}$$

ถ้าวงจรฟิลเตอร์ที่ใช้เป็นดังรูปที่ 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3 วงจรฟิลเตอร์อย่างง่าย

$$F(S) = \frac{1}{S\tau + 1} \quad ; \quad \tau = RC$$

Close loop transfer function

$$T(S) = \frac{Kv(1/(S\tau + 1))}{S + Kv(1/(S\tau + 1))}$$

$$T(S) = \frac{Kv}{S(S\tau + 1) + Kv}$$

$$T(S) = \frac{Kv/\tau}{S^2 + \frac{S}{\tau} + \frac{Kv}{\tau}}$$

สมการมาตรฐานของ Second order response

$$T(S) = \frac{\omega_n^2}{S^2 + 2\xi\omega_n S + \omega_n^2}$$


$$\therefore \omega_n = \sqrt{Kv/\tau}$$

$$\therefore \xi = \frac{1}{2\sqrt{\tau \cdot Kv}}$$


$\omega_n$  = Natural Angular Frequency

$\xi$  = Damping Factor

เราสามารถจะนำทรานเฟอร์ฟังก์ชันนี้ไปหาผลตอบสนองของระบบได้ดังนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
**รูปที่ 4 ผลตอบสนองความถี่ของระบบเฟสลีดคูล**  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5 ผลตอบสนองเมื่อสัญญาณอินพุตเป็น Step Function

การหาช่วงความถี่ตรงจัมและช่วงความถี่ลือก

ถ้าเรากำหนดให้สัญญาณเข้า  $V_i(t)$  และสัญญาณเอาต์พุตของวิธีโอ  $V_o(t)$  เป็นดังนี้

$$V_i(t) = A \cos(\omega_i t + \theta_i)$$

$$V_o(t) = B \cos(\omega_o t + \theta_o) \quad (1)$$

เมื่อนำสัญญาณทั้ง 2 ผ่านวงจรเฟสดีเทคเตอร์จะได้ว่า

$$V_e(t) = K_1 \cos[(\omega_i - \omega_o)t + \theta_i - \theta_o] + K_1 \cos[(\omega_i + \omega_o)t + \theta_i + \theta_o]$$

เมื่อนำสัญญาณ  $V_e(t)$  ผ่านวงจรกรองความถี่ต่ำผ่านจะได้ว่า

$$V_d(t) = K_1 \cos[(\omega_i - \omega_o)t + \theta_i - \theta_o] \quad (2)$$

ในสภาวะลือกความถี่ของ  $V_i(t)$  และ  $V_o(t)$  จะต้องเท่ากัน แต่เฟสอาจจะไม่เท่ากันก็ได้ ฉะนั้น ในสภาวะลือกจะได้สัญญาณ  $V_o(t)$  เป็นดังนี้

$$V_o(t) = B \cos(\omega_i t + \psi_o) \quad (3)$$

เพราะฉะนั้นจากสมการที่ (1) และ (3) จะได้ว่า

$$\theta_o = (\omega_i - \omega_o)t + \psi_o \quad (4)$$

เมื่อนำสมการ (4) ไปแทนในสมการ (2) จะได้ว่า

$$V_d(t) = K_1 \cos(\theta_i - \psi_o) \quad (5)$$

จากสมการลักษณะเฉพาะ (transfer characteristic) ของ วิธีโอ จะได้ว่า

$$\omega_i = \omega_o + K_o V_d \quad (6)$$

เมื่อ  $\omega_o$  = running angular frequency

$K_o$  = ทรานเฟอร์ฟังก์ชันของ วิธีโอ

จากสมการที่ (5) และ (6) จะได้ว่า

$$\omega_i = \omega_o + K_o K_1 \cos(\theta_i - \psi_o)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้วงจรถ่ายทอดเพื่อการศึกษามาก่อนอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$\text{แต่ } -1 \leq \cos(\theta_i - \psi_o) \leq 1$$

$$\therefore \frac{|\omega_i - \omega_o|}{K_o K_1} = 1$$

$$|\omega_i - \omega_o| = K_o K_1$$

$$|\Delta\omega_L| = K_o K_1$$

เพราะฉะนั้นช่วงความถี่คือ  $2|\Delta\omega_L| = 2K_o K_1$



รูปที่ 6 กราฟแสดงช่วงความถี่ตรงจ็ับและช่วงความถี่คือ

จากรูปที่ 2.6

$$\omega_{L(\max)} = \omega_o + K_1 K_o$$

$$\omega_{L(\min)} = \omega_o - K_1 K_o$$

การหาช่วงความถี่ตรงจ็ับ เราจะพิจารณาที่วงจรกรองความถี่ต่ำผ่าน ถ้าแบนด์วิดท์ (Bandwidth) ของวงจรกรองความถี่ต่ำผ่าน คือ  $B_L$

เพราะฉะนั้น  $\Delta\omega_c = 2\pi B_L$

เพราะฉะนั้น ช่วงความถี่ตรงจ็ับ คือ  $2|\Delta\omega_c| = 2(2\pi B_L)$

$$\omega_{C(\max)} = \omega_o + 2\pi B_L$$

$$\omega_{C(\min)} = \omega_o - 2\pi B_L$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**MOTOROLA**  
SEMICONDUCTOR TECHNICAL DATA


**Hex Inverter**  
High-Performance Silicon-Gate CMOS

The MC54/74HC04A is identical in pinout to the LS04 and the MC14069. The device inputs are compatible with Standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.

The device consists of six three-stage inverters.


- Output Drive Capability: 10 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS and TTL
- Operating Voltage Range: 2 to 6V
- Low Input Current: 1µA
- High Noise Immunity Characteristic of CMOS Devices
- In Compliance With the JEDEC Standard No. 7A Requirements
- Chip Complexity: 36 FETs or 9 Equivalent Gates

LOGIC DIAGRAM



3


Pinout: 14-Lead Packages (Top View)



**MC54/74HC04A**



J SUFFIX  
CERAMIC PACKAGE  
CASE 632-08



N SUFFIX  
PLASTIC PACKAGE  
CASE 646-06



D SUFFIX  
SOIC PACKAGE  
CASE 751A-03



DT SUFFIX  
TSSOP PACKAGE  
CASE 948G-01

ORDERING INFORMATION

|             |         |
|-------------|---------|
| MC54HCXXAJ  | Ceramic |
| MC74HCXXAN  | Plastic |
| MC74HCXXAD  | SOIC    |
| MC74HCXXADT | TSSOP   |

FUNCTION TABLE

| Inputs | Outputs |
|--------|---------|
| A      | Y       |
| L      | H       |
| H      | L       |



**MOTOROLA**  
SEMICONDUCTOR TECHNICAL DATA


## Quad 2-Input Exclusive OR Gate

### High-Performance Silicon-Gate CMOS

The MC54/74HC86 is identical in pinout to the LS86; this device is similar in function to the MM74C86 and L86, but has a different pinout. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.

- Output Drive Capability: 10 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS, and TTL
- Operating Voltage Range: 2 to 6 V
- Low Input Current: 1  $\mu$ A
- High Noise Immunity Characteristic of CMOS Devices
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Chip Complexity: 56 FETs or 14 Equivalent Gates


LOGIC DIAGRAM



## MC54/74HC86



J SUFFIX  
CERAMIC PACKAGE  
CASE 632-08



N SUFFIX  
PLASTIC PACKAGE  
CASE 646-06



D SUFFIX  
SOIC PACKAGE  
CASE 751A-03

ORDERING INFORMATION

|           |         |
|-----------|---------|
| MC54HCXXJ | Ceramic |
| MC74HCXXN | Plastic |
| MC74HCXXD | SOIC    |

PIN ASSIGNMENT

|     |   |    |     |
|-----|---|----|-----|
| A1  | 1 | 14 | VCC |
| B1  | 2 | 13 | B4  |
| Y1  | 3 | 12 | A4  |
| A2  | 4 | 11 | Y4  |
| B2  | 5 | 10 | E3  |
| Y2  | 6 | 9  | A3  |
| GND | 7 | 8  | Y3  |

FUNCTION TABLE

| Inputs |   | Output |
|--------|---|--------|
| A      | B | Y      |
| L      | L | L      |
| L      | H | H      |
| H      | L | H      |
| H      | H | L      |



**MOTOROLA**  
SEMICONDUCTOR TECHNICAL DATA

## Dual D Flip-Flop with Set and Reset

### High-Performance Silicon-Gate CMOS

The MC54/74HC74A is identical in pinout to the LS74. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.


This device consists of two D flip-flops with individual Set, Reset, and Clock inputs. Information at a D-input is transferred to the corresponding Q output on the next positive going edge of the clock input. Both Q and  $\bar{Q}$  outputs are available from each flip-flop. The Set and Reset inputs are asynchronous.

- Output Drive Capability: 10 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS, and TTL
- Operating Voltage Range: 2.0 to 6.0 V
- Low Input Current: 1.0  $\mu$ A
- High Noise Immunity Characteristic of CMOS Devices
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Chip Complexity: 128 FETs or 32 Equivalent Gates

## MC54/74HC74A



J SUFFIX  
CERAMIC PACKAGE  
CASE 632-08



N SUFFIX  
PLASTIC PACKAGE  
CASE 646-06



D SUFFIX  
SCIC PACKAGE  
CASE 751A-03




DT SUFFIX  
TSSOP PACKAGE  
CASE 948G-01

**ORDERING INFORMATION**

|             |         |
|-------------|---------|
| MC54HCXXAJ  | Ceramic |
| MC74HCXXAN  | Plastic |
| MC74HCXXAD  | SCIC    |
| MC74HCXXADT | TSSOP   |

**LOGIC DIAGRAM**



**PIN ASSIGNMENT**

|         |   |    |                 |
|---------|---|----|-----------------|
| RESET 1 | 1 | 14 | V <sub>CC</sub> |
| DATA 1  | 2 | 13 | RESET 2         |
| CLOCK 1 | 3 | 12 | DATA 2          |
| SET 1   | 4 | 11 | CLOCK 2         |
| Q1      | 5 | 10 | SET 2           |
| Q1-bar  | 6 | 9  | Q2              |
| GND     | 7 | 8  | Q2-bar          |

**FUNCTION TABLE**

| Inputs |       |            |      | Outputs   |           |
|--------|-------|------------|------|-----------|-----------|
| Set    | Reset | Clock      | Data | Q         | Q-bar     |
| L      | H     | X          | X    | H         | L         |
| H      | L     | X          | X    | L         | H         |
| L      | L     | X          | X    | H*        | H*        |
| H      | H     | $\nearrow$ | H    | H         | L         |
| H      | H     | $\searrow$ | L    | L         | H         |
| H      | H     | L          | X    | No Change | No Change |
| H      | H     | H          | X    | No Change | No Change |
| H      | H     | $\sim$     | X    | No Change | No Change |

\* Both outputs will remain high as long as Set and Reset are low, but the output states are unpredictable if Set and Reset go high simultaneously.



## Dual J-K Flip-Flop with Set and Reset


### High-Performance Silicon-Gate CMOS

The MC74HC109 is identical in pinout to the LS109. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.


This device consists of two J-K flip-flops with individual set, reset, and clock inputs. Changes at the inputs are reflected at the outputs with the next low-to-high transition of the clock. Both Q and  $\bar{Q}$  outputs are available from each flip-flop.

- Output Drive Capability: 10 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS, and TTL
- Operating Voltage Range: 2 to 6 V
- Low Input Current: 1  $\mu$ A
- High Noise Immunity Characteristic of CMOS Devices
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Chip Complexity: 148 FETs or 37 Equivalent Gates

LOGIC DIAGRAM



## MC74HC109



N SUFFIX  
PLASTIC PACKAGE  
CASE 648-08




D SUFFIX  
SOIC PACKAGE  
CASE 751B-05

### ORDERING INFORMATION

MC74HCXXXN Plastic  
MC74HCXXXD SOIC

### PIN ASSIGNMENT



### FUNCTION TABLE

| Inputs |       |            | Outputs |           |           |           |
|--------|-------|------------|---------|-----------|-----------|-----------|
| Set    | Reset | Clock      | J       | $\bar{K}$ | Q         | $\bar{Q}$ |
| L      | H     | X          | X       | X         | H         | L         |
| H      | L     | X          | X       | X         | L         | H         |
| L      | L     | X          | X       | X         | H*        | H*        |
| H      | H     | $\nearrow$ | L       | L         | L         | H         |
| H      | H     | $\nearrow$ | H       | L         | Toggle    |           |
| H      | H     | $\nearrow$ | L       | H         | No Change |           |
| H      | H     | $\nearrow$ | H       | H         | H         | L         |
| H      | H     | L          | X       | X         | No Change |           |

\* Both outputs will remain high as long as Set and Reset are low, but the output states are unpredictable if Set and Reset go high simultaneously.




## Presettable Counters

### High-Performance Silicon-Gate CMOS

The MC54/74HC160 and HC162 are identical in pinout to the LS160 and LS162, respectively. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.

The HC160 and HC162 are programmable BCD counters with asynchronous and synchronous Reset inputs, respectively.


- Output Drive Capability: 10 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS, and TTL
- Operating Voltage Range: 2 to 6 V
- Low Input Current: 1  $\mu$ A
- High Noise Immunity Characteristic of CMOS Devices
- In Compliance with the Requirements Defined by JEDEC Standard No. 7A
- Chip Complexity: 234 FETs or 58.5 Equivalent Gates




| Device | Count Mode | Reset Mode   |
|--------|------------|--------------|
| HC160  | BCD        | Asynchronous |
| HC162  | BCD        | Synchronous  |

## MC54/74HC160

## MC54/74HC162



J SUFFIX  
CERAMIC PACKAGE  
CASE 620-10



N SUFFIX  
PLASTIC PACKAGE  
CASE 648-08




D SUFFIX  
SOIC PACKAGE  
CASE 751B-05

**ORDERING INFORMATION**

MC54HCXXXJ Ceramic  
MC74HCXXXN Plastic  
MC74HCXXXD SOIC

**PIN ASSIGNMENT**



**FUNCTION TABLE**

| Clock | Inputs |      |          |          | Output<br>Q      |
|-------|--------|------|----------|----------|------------------|
|       | Reset* | Load | Enable P | Enable T |                  |
| ✓     | L      | X    | X        | X        | Reset            |
| ✓     | H      | L    | X        | X        | Load Preset Data |
| ✓     | H      | H    | H        | H        | Count            |
| ✓     | H      | H    | L        | X        | No Count         |
| ✓     | H      | H    | X        | L        | No Count         |

\* HC162 only. HC160 is an Asynchronous Reset Device

H = high level

L = low level

X = don't care



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## MC54/74HC160 MC54/74HC162

## MAXIMUM RATINGS\*

| Symbol           | Parameter   | Value                          | Unit |
|------------------|---|--------------------------------|------|
| V <sub>CC</sub>  | DC Supply Voltage (Referenced to GND)   | - 0.5 to + 7.0                 | V    |
| V <sub>in</sub>  | DC Input Voltage (Referenced to GND)  | - 1.5 to V <sub>CC</sub> + 1.5 | V    |
| V <sub>out</sub> | DC Output Voltage (Referenced to GND)   | - 0.5 to V <sub>CC</sub> + 0.5 | V    |
| I <sub>in</sub>  | DC Input Current, per Pin   | ± 20                           | mA   |
| I <sub>out</sub> | DC Output Current, per Pin  | ± 25                           | mA   |
| I <sub>CC</sub>  | DC Supply Current, V <sub>CC</sub> and GND Pins   | ± 50                           | mA   |
| P <sub>D</sub>   | Power Dissipation in Still Air, Plastic or Ceramic DIP†<br>SOIC Package†                          | 750<br>500                     | mW   |
| T <sub>stg</sub> | Storage Temperature   | - 65 to + 150                  | °C   |
| T <sub>L</sub>   | Lead Temperature, 1 mm from Case for 10 Seconds<br>(Plastic DIP or SOIC Package)<br>(Ceramic DIP) | 260<br>300                     | °C   |

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V<sub>in</sub> and V<sub>out</sub> should be constrained to the range GND ≤ (V<sub>in</sub> or V<sub>out</sub>) ≤ V<sub>CC</sub>. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or V<sub>CC</sub>). Unused outputs must be left open.

\* Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the Recommended Operating Conditions.

† Derating — Plastic DIP: - 10 mW/°C from 65° to 125°C  
Ceramic DIP: - 10 mW/°C from 100° to 125°C  
SOIC Package: - 7 mW/°C from 65° to 125°C

For high frequency or heavy load considerations, see Chapter 2.

## RECOMMENDED OPERATING CONDITIONS

| Symbol                             | Parameter  | Min   | Max             | Unit               |    |
|------------------------------------|--|---|-----------------|--------------------|----|
| V <sub>CC</sub>                    | DC Supply Voltage (Referenced to GND)                | 2.0   | 6.0             | V                  |    |
| V <sub>in</sub> , V <sub>out</sub> | DC Input Voltage, Output Voltage (Referenced to GND) | 0   | V <sub>CC</sub> | V                  |    |
| T <sub>A</sub>                     | Operating Temperature, All Package Types             | - 55  | + 125           | °C                 |    |
| t <sub>r</sub> , t <sub>f</sub>    | Input Rise and Fall Time<br>(Figure 1)               | V <sub>CC</sub> = 2.0 V<br>V <sub>CC</sub> = 4.5 V<br>V <sub>CC</sub> = 6.0 V | 0<br>0<br>0     | 1000<br>500<br>400 | ns |

## DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)

| Symbol          | Parameter                                      | Test Conditions  | V <sub>CC</sub><br>V | Guaranteed Limit   |                    |                    | Unit |
|-----------------|--|--|----------------------|--------------------|--------------------|--------------------|------|
|                 |  |  |                      | - 55 to<br>25°C    | ≤ 85°C             | ≤ 125°C            |      |
| V <sub>IH</sub> | Minimum High-Level Input Voltage               | V <sub>out</sub> = 0.1 V or V <sub>CC</sub> - 0.1 V<br> I <sub>out</sub>   ≤ 20 μA                                   | 2.0<br>4.5<br>6.0    | 1.5<br>3.15<br>4.2 | 1.5<br>3.15<br>4.2 | 1.5<br>3.15<br>4.2 | V    |
| V <sub>IL</sub> | Maximum Low-Level Input Voltage                | V <sub>out</sub> = 0.1 V or V <sub>CC</sub> - 0.1 V<br> I <sub>out</sub>   ≤ 20 μA                                   | 2.0<br>4.5<br>6.0    | 0.3<br>0.9<br>1.2  | 0.3<br>0.9<br>1.2  | 0.3<br>0.9<br>1.2  | V    |
| V <sub>OH</sub> | Minimum High-Level Output Voltage              | V <sub>in</sub> = V <sub>IH</sub> or V <sub>IL</sub><br> I <sub>out</sub>   ≤ 20 μA                                  | 2.0<br>4.5<br>6.0    | 1.9<br>4.4<br>5.9  | 1.9<br>4.4<br>5.9  | 1.9<br>4.4<br>5.9  | V    |
| V <sub>OL</sub> | Maximum Low-Level Output Voltage               | V <sub>in</sub> = V <sub>IH</sub> or V <sub>IL</sub><br> I <sub>out</sub>   ≤ 20 μA                                  | 2.0<br>4.5<br>6.0    | 0.1<br>0.1<br>0.1  | 0.1<br>0.1<br>0.1  | 0.1<br>0.1<br>0.1  | V    |
|                 |  | V <sub>in</sub> = V <sub>IH</sub> or V <sub>IL</sub><br> I <sub>out</sub>   ≤ 4.0 mA<br> I <sub>out</sub>   ≤ 5.2 mA | 4.5<br>6.0           | 0.26<br>0.26       | 0.33<br>0.33       | 0.40<br>0.40       |      |
| I <sub>in</sub> | Maximum Input Leakage Current                  | V <sub>in</sub> = V <sub>CC</sub> or GND   | 6.0                  | ± 0.1              | ± 1.0              | ± 1.0              | μA   |
| I <sub>CC</sub> | Maximum Quiescent Supply Current (per Package) | V <sub>in</sub> = V <sub>CC</sub> or GND<br>I <sub>out</sub> = 0 μA  | 6.0                  | 8                  | 80                 | 150                | μA   |

NOTE: Information on typical parametric values can be found in Chapter 2.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## MC54/74HC160 MC54/74HC162

AC ELECTRICAL CHARACTERISTICS ( $C_L = 50$  pF, Input  $t_r = t_f = 6$  ns)

| Symbol                                 | Parameter   | V <sub>CC</sub><br>V | Guaranteed Limit |        |         | Unit |
|--|---|----------------------|------------------|--------|---------|------|
|  |   |                      | -55 to<br>25°C   | ≤ 85°C | ≤ 125°C |      |
| f <sub>max</sub>                       | Maximum Clock Frequency (50% Duty Cycle)*<br>(Figures 1 and 7)                            | 2.0                  | 6.0              | 4.8    | 4.0     | MHz  |
|  |   | 4.5                  | 30               | 24     | 20      |      |
|  |   | 6.0                  | 35               | 28     | 24      |      |
| t <sub>PLH</sub>                       | Maximum Propagation Delay, Clock to Q -<br>(Figures 1 and 7)                              | 2.0                  | 170              | 215    | 255     | ns   |
|  |   | 4.5                  | 34               | 43     | 51      |      |
|  |   | 6.0                  | 29               | 37     | 43      |      |
| t <sub>PHL</sub>                       | Maximum Propagation Delay, Clock to Q -<br>(Figures 1 and 7)                              | 2.0                  | 205              | 255    | 310     | ns   |
|  |   | 4.5                  | 41               | 51     | 62      |      |
|  |   | 6.0                  | 35               | 43     | 53      |      |
| t <sub>PHL</sub>                       | Maximum Propagation Delay, Reset to Q (HC160 Only)<br>(Figures 2 and 7)                   | 2.0                  | 210              | 265    | 315     | ns   |
|  |   | 4.5                  | 42               | 53     | 63      |      |
|  |   | 6.0                  | 36               | 45     | 54      |      |
| t <sub>PLH</sub>                       | Maximum Propagation Delay, Enable T to Ripple Carry Out<br>(Figures 3 and 7)              | 2.0                  | 160              | 200    | 240     | ns   |
|  |   | 4.5                  | 32               | 40     | 48      |      |
|  |   | 6.0                  | 27               | 34     | 41      |      |
| t <sub>PHL</sub>                       | Maximum Propagation Delay, Enable T to Ripple Carry Out<br>(Figures 3 and 7)              | 2.0                  | 195              | 245    | 295     | ns   |
|  |   | 4.5                  | 39               | 49     | 59      |      |
|  |   | 6.0                  | 33               | 42     | 50      |      |
| t <sub>PLH</sub>                       | Maximum Propagation Delay, Clock to Ripple Carry Out<br>(Figures 1 and 7)                 | 2.0                  | 175              | 220    | 265     | ns   |
|  |   | 4.5                  | 35               | 44     | 53      |      |
|  |   | 6.0                  | 30               | 37     | 45      |      |
| t <sub>PHL</sub>                       | Maximum Propagation Delay, Clock to Ripple Carry Out<br>(Figures 1 and 7)                 | 2.0                  | 215              | 270    | 325     | ns   |
|  |   | 4.5                  | 43               | 54     | 65      |      |
|  |   | 6.0                  | 37               | 46     | 55      |      |
| t <sub>PHL</sub>                       | Maximum Propagation Delay, Reset to Ripple Carry Out<br>(HC160 Only)<br>(Figures 2 and 7) | 2.0                  | 220              | 275    | 330     | ns   |
|  |   | 4.5                  | 44               | 55     | 66      |      |
|  |   | 6.0                  | 37               | 47     | 56      |      |
| t <sub>TLH</sub> ,<br>t <sub>THL</sub> | Maximum Output Transition Time, Any Output<br>(Figures 1 and 7)                           | 2.0                  | 75               | 95     | 110     | ns   |
|  |   | 4.5                  | 15               | 19     | 22      |      |
|  |   | 6.0                  | 13               | 16     | 19      |      |
| C <sub>in</sub>                        | Maximum Input Capacitance   | —                    | 10               | 10     | 10      | pF   |

3

\* Applies to noncascaded/nonsynchronously clocked configurations only. With synchronously cascaded counters, (1) Clock to Ripple Carry Out propagation delays, (2) Enable T or Enable P to Clock setup times, and (3) Clock to Enable T or Enable P hold times determine f<sub>max</sub>. However, if Ripple Carry Out of each stage is tied to the Clock of the next stage (nonsynchronously clocked), the f<sub>max</sub> in the table above is applicable. See Applications Information in this data sheet.

## NOTES:

1. For propagation delays with loads other than 50 pF, see Chapter 2.
2. Information on typical parametric values can be found in Chapter 2.

| C <sub>PD</sub> | Power Dissipation Capacitance (Per Package)* | Typical @ 25°C, V <sub>CC</sub> = 5.0 V | pF |
|-----------------|--|---|----|
|                 |  | 60                                      |    |

\* Used to determine the no-load dynamic power consumption:  $P_D = C_{PD} V_{CC}^2 f + I_{CC} V_{CC}$ . For load considerations, see Chapter 2.

## MC54/74HC160 MC54/74HC162

TIMING REQUIREMENTS (Input  $t_r = t_f = 6$  ns)

| Symbol                          | Parameter   | V <sub>CC</sub><br>V | Guaranteed Limit |        |         | Unit |
|---------------------------------|---|----------------------|------------------|--------|---------|------|
|                                 |   |                      | -55 to<br>25°C   | ≤ 85°C | ≤ 125°C |      |
| t <sub>su</sub>                 | Minimum Setup Time, Preset Data Inputs to Clock<br>(Figure 5)             | 2.0                  | 150              | 190    | 225     | ns   |
|                                 |   | 4.5                  | 30               | 38     | 45      |      |
|                                 |   | 6.0                  | 26               | 33     | 38      |      |
| t <sub>su</sub>                 | Minimum Setup Time, Load to Clock<br>(Figure 5)                           | 2.0                  | 135              | 170    | 205     | ns   |
|                                 |   | 4.5                  | 27               | 34     | 41      |      |
|                                 |   | 6.0                  | 23               | 29     | 35      |      |
| t <sub>su</sub>                 | Minimum Setup Time, Reset to Clock (HC162 only)<br>(Figure 4)             | 2.0                  | 160              | 200    | 240     | ns   |
|                                 |   | 4.5                  | 32               | 40     | 48      |      |
|                                 |   | 6.0                  | 27               | 34     | 41      |      |
| t <sub>su</sub>                 | Minimum Setup Time, Enable T or Enable P to Clock<br>(Figure 6)           | 2.0                  | 200              | 250    | 300     | ns   |
|                                 |   | 4.5                  | 40               | 50     | 60      |      |
|                                 |   | 6.0                  | 34               | 43     | 51      |      |
| t <sub>h</sub>                  | Minimum Hold Time, Clock to Preset Data Inputs<br>(Figure 5)              | 2.0                  | 50               | 65     | 75      | ns   |
|                                 |   | 4.5                  | 10               | 13     | 15      |      |
|                                 |   | 6.0                  | 9                | 11     | 13      |      |
| t <sub>h</sub>                  | Minimum Hold Time, Clock to Load<br>(Figure 5)                            | 2.0                  | 3                | 3      | 3       | ns   |
|                                 |   | 4.5                  | 3                | 3      | 3       |      |
|                                 |   | 6.0                  | 3                | 3      | 3       |      |
| t <sub>h</sub>                  | Minimum Hold Time, Clock to Reset (HC162 only)<br>(Figure 4)              | 2.0                  | 3                | 3      | 3       | ns   |
|                                 |   | 4.5                  | 3                | 3      | 3       |      |
|                                 |   | 6.0                  | 3                | 3      | 3       |      |
| t <sub>h</sub>                  | Minimum Hold Time, Clock to Enable T or Enable P<br>(Figure 6)            | 2.0                  | 3                | 3      | 3       | ns   |
|                                 |   | 4.5                  | 3                | 3      | 3       |      |
|                                 |   | 6.0                  | 3                | 3      | 3       |      |
| t <sub>rec</sub>                | Minimum Recovery Time, Reset Inactive to Clock (HC160 only)<br>(Figure 2) | 2.0                  | 125              | 155    | 190     | ns   |
|                                 |   | 4.5                  | 25               | 31     | 38      |      |
|                                 |   | 6.0                  | 21               | 26     | 32      |      |
| t <sub>rec</sub>                | Minimum Recovery Time, Load Inactive to Clock<br>(Figure 5)               | 2.0                  | 125              | 155    | 190     | ns   |
|                                 |   | 4.5                  | 25               | 31     | 38      |      |
|                                 |   | 6.0                  | 21               | 26     | 32      |      |
| t <sub>w</sub>                  | Minimum Pulse Width, Clock<br>(Figure 1)                                  | 2.0                  | 80               | 100    | 120     | ns   |
|                                 |   | 4.5                  | 16               | 20     | 24      |      |
|                                 |   | 6.0                  | 14               | 17     | 20      |      |
| t <sub>w</sub>                  | Minimum Pulse Width, Reset (HC160 only)<br>(Figure 2)                     | 2.0                  | 80               | 100    | 120     | ns   |
|                                 |   | 4.5                  | 16               | 20     | 24      |      |
|                                 |   | 6.0                  | 14               | 17     | 20      |      |
| t <sub>r</sub> , t <sub>f</sub> | Maximum Input Rise and Fall Times<br>(Figure 1)                           | 2.0                  | 1000             | 1000   | 1000    | ns   |
|                                 |   | 4.5                  | 500              | 500    | 500     |      |
|                                 |   | 6.0                  | 400              | 400    | 400     |      |

NOTE: Information on typical parametric values can be found in Chapter 2.

3

FUNCTION DESCRIPTION

The HC160/162 are programmable 4-bit synchronous counters that feature parallel Load, synchronous or asynchronous Reset, a Carry Output for cascading, and count-enable controls.

The HC160 and HC162 are BCD counters with asynchronous Reset, and synchronous Reset, respectively.

INPUTS

Clock (Pin 2)

The internal flip-flops toggle and the output count advances with the rising edge of the Clock input. In addition, control functions, such as resetting (HC162) and loading occur with the rising edge of the Clock input.

Preset Data Inputs P0, P1, P2, P3 (Pins 3, 4, 5, 6)

These are the data inputs for programmable counting. Data on these pins may be synchronously loaded into the internal flip-flops and appear at the counter outputs. P0 (pin 3) is the least-significant bit and P3 (pin 6) is the most-significant bit.

OUTPUTS

Q0, Q1, Q2, Q3 (Pins 14, 13, 12, 11)

These are the counter outputs (BCD or binary). Q0 (pin 14) is the least-significant bit and Q3 (pin 11) is the most-significant bit.

Ripple Carry Out (Pin 15)

When the counter is in its maximum state (1001 for the BCD counters or 1111 for the binary counters), this output goes high, providing an external look-ahead carry pulse that may be used to enable successive cascaded counters. Ripple Carry Out remains high only during the maximum count state. The logic equation for this output is:

$$\text{Ripple Carry Out} = \text{Enable T} \cdot \text{Q0} \cdot \overline{\text{Q1}} \cdot \overline{\text{Q2}} \cdot \text{Q3}$$

for BCD counters HC160 and HC162

CONTROL FUNCTIONS

Resetting

A low level on the Reset pin (pin 1) resets the internal flip-flops and sets the outputs (Q0 through Q3) to a low level. The HC160 resets asynchronously and the HC162 resets with the rising edge of the Clock input (synchronous reset).

Loading

With the rising edge of the Clock, a low level on Load (pin 9) loads the data from the Preset Data Input pins (P0, P1, P2, P3) into the internal flip-flops and onto the output pins, Q0 through Q3. The count function is disabled as long as Load is low.

Although the HC160 and HC162 are BCD counters, they may be programmed to any state. If they are loaded with a state disallowed in BCD code, they will return to their normal count sequence within two clock pulses (see the Output State Diagram).

Count Enable/Disable

These devices have two count-enable control pins: Enable P (pin 7) and Enable T (pin 10). The devices count when these two pins and the Load pin are high. The logic equation is:

$$\text{Count Enable} = \text{Enable P} \cdot \text{Enable T} \cdot \text{Load}$$


The count is either enabled or disabled by the control inputs according to Table 1. In general, Enable P is a count-enable control; Enable T is both a count-enable and a Ripple-Carry Output control.

Table 1. Count Enable/Disable

| Control Inputs |          |          | Result at Outputs |                              |
|----------------|----------|----------|-------------------|------------------------------|
| Load           | Enable P | Enable T | Q0 - Q3           | Ripple Carry Out             |
| H              | H        | H        | Count             | High when Q0-Q3 are maximum* |
| L              | H        | H        | No Count          | High when Q0-Q3 are maximum* |
| X              | L        | H        | No Count          | High when Q0-Q3 are maximum* |
| X              | X        | L        | No Count          | L                            |

\* Q0 through Q3 are maximum for the HC160 and HC162 when Q3 Q2 Q1 Q0 = 1001.

OUTPUT STATE DIAGRAMS  
HC160 and HC162 BCD Counters



3



National  
Semiconductor  
Corporation

## LM3089 FM Receiver IF System

### General Description


The LM3089 has been designed to provide all the major functions required for modern FM IF designs of automotive, high-fidelity and communications receivers.

### Features

- Three stage IF amplifier/limiter provides 12  $\mu$ V (typ) -3 dB limiting sensitivity
- Balanced product detector and audio amplifier provide 400 mV (typ) of recovered audio with distortion as low as 0.1% with proper external coil designs.

- Four internal carrier level detectors provide delayed AGC signal to tuner, IF level meter drive current and interchannel mute control
- AFC amplifier provides AFC current for tuner and/or center tuning meters
- Improved operating and temperature performance, especially when using high Q quadrature coils in narrow band FM communications receivers
- No mute circuit latchup problems
- A direct replacement for CA3089E

### Connection Diagram




TL/H/7149-2

Top View

Order Number LM3089N  
See NS Package Number N16E

Block Diagram



2-97

TL/H/7149-1

Toko America  
1250 Feohanville Drive  
Mount Prospect, IL 60056  
(312) 297-0070

### Absolute Maximum Ratings

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

|  |      |
|--|------|
| Supply Voltage Between Pin 11 and Pins 4, 14 | +16V |
| DC Current Out of Pin 12                     | 5 mA |
| DC Current Out of Pin 13                     | 5 mA |
| DC Current Out of Pin 15                     | 2 mA |

|  |                 |
|--|-----------------|
| Power Dissipation (Note 2)               | 1500 mW         |
| Operating Temperature Range              | -40°C to +85°C  |
| Storage Temperature Range                | -65°C to +150°C |
| Lead Temperature (Soldering, 10 seconds) | 260°C           |

### Electrical Characteristics (T<sub>A</sub> = 25°C, V<sub>CC</sub> = +12V, see Test Circuit)


| Symbol   | Parameter                 | Conditions                                       | Min | Typ | Max | Units |
|--|---------------------------|--|-----|-----|-----|-------|
| <b>DC CHARACTERISTICS (V<sub>IN</sub> = 0, NOT MUTED)</b>                      |                           |  |     |     |     |       |
| I <sub>11</sub>  | Supply Current            |  | 16  | 23  | 30  | mA    |
| V <sub>1, 2, 3</sub>   | IF Input and Bias         |  | 1.2 | 1.9 | 2.4 | V     |
| V <sub>6</sub>   | Audio Output              |  | 5.0 | 5.6 | 6.0 | V     |
| V <sub>7</sub>   | AFC Output                |  | 5.0 | 5.6 | 6.0 | V     |
| V <sub>10</sub>  | Reference Bias            |  | 5.0 | 5.6 | 6.0 | V     |
| V <sub>12</sub>  | Mute Control              |  | 5.0 | 5.4 | 6.0 | V     |
| V <sub>13</sub>  | IF Level                  |  | 0   | 0.5 | 0.5 | V     |
| V <sub>15</sub>  | Delayed AGC               |  | 4.2 | 4.7 | 5.3 | V     |
| <b>DYNAMIC CHARACTERISTICS f<sub>o</sub> = 10.7 MHz, Δf = ±75 kHz @ 400 Hz</b> |                           |  |     |     |     |       |
| V <sub>IN</sub> (LIM)  | Input Limiting -3 dB      |  |     | 12  | 25  | μV    |
| AMR  | AM Rejection              | V <sub>IN</sub> = 100 mV, AM: 30%                | 45  | 55  |     | -dB   |
| V <sub>O</sub> (AF)  | Recovered Audio           | V <sub>IN</sub> = 10 mV                          | 300 | 400 | 500 | mVrms |
| THD  | Total Harmonic Distortion | Single Tuned (Note 1)                            |     | 0.5 | 1.0 | %     |
|  |                           | Double Tuned (Note 1)                            |     | 0.1 | 0.3 | %     |
| S+N/N  | Signal to Noise Ratio     | V <sub>IN</sub> = 100 mV                         | 60  | 70  |     | dB    |
| V <sub>12</sub>  | Mute Control              | V <sub>IN</sub> = 100 mV                         |     | 0   | 0.5 | V     |
| V <sub>13</sub>  | IF Level                  | V <sub>IN</sub> = 100 mV                         | 4.0 | 5.0 | 6.0 | V     |
| V <sub>13</sub>  | IF Level                  | V <sub>IN</sub> = 500 μV                         | 1.0 | 1.5 | 2.0 | V     |
| V <sub>15</sub>  | Delayed AGC               | V <sub>IN</sub> = 100 mV                         |     | 0.1 | 0.5 | V     |
| V <sub>15</sub>  | Delayed AGC               | V <sub>IN</sub> = 30 mV                          |     | 2.5 |     | V     |
| V <sub>O</sub> (AF)  | Audio Muted               | V <sub>IN</sub> = 100 mV, V <sub>5</sub> = +2.5V |     | 60  |     | -dB   |

Note 1: Distortion is a function of quadrature coil used.


Note 2: For operation in ambient temperatures above 25°C, the device must be derated based on a 150°C maximum junction temperature and a thermal resistance of 80°C/W junction to ambient.

### Typical Performance Characteristics


Typical S + N/N and IF Limiting Sensitivity vs IF Input Signal



Typical AGC (Pin 15) and Meter Output (Pin 13) vs IF Input Signal




AM Rejection (30% Mod) vs IF Input Signal



TL/H7149-3

# Schematic Diagram




TL/H/7140-4

LM3089


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น. ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น. อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Typical Performance Characteristics


Supply Current ( $I_{11}$ ) vs Supply Voltage ( $V_{11}$ )



Reference Voltage, AGC and Meter Output vs Supply Voltage




Mute Control Output (Pin 12) vs IF Input Signal




TL/H/7149-5

Typical Audio Attenuation (Pin 6) vs Mute Input Voltage (Pin 5)




TL/H/7149-6

DC Test Circuit



TL/H/7149-7

AC Test Circuit



\*For single tuned detector coil:  
 $L_0$  tunes with 100 pF at 10.7 MHz  
 $Q_L$  (unloaded)  $\approx$  75  
 $Q_L$  (loaded)  $\approx$  13 for  $V_9 \approx$  150 mVrms

\*\*For double tuned detector coil:  
 $Q_{LUPRI} = Q_{LSEC} \approx$  75  
 $kQ \approx$  0.7 for  $V_9 \approx$  150 mVrms

Note:


The recovered audio output voltage will be approximately 0.5 dB less when using the double tuned detector coil.

For proper operation of the mute circuit, the RF voltage at pin 9 should be 150 mVrms = 30 mV.


TL/H/7149-8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ 2-100... ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC Test Circuit (Continued)



TL/H/7149-9



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# 54121/DM54121/DM74121 One-Shot with Clear and Complementary Outputs

## General Description

The DM54/74121 is a monostable multivibrator featuring both positive and negative edge triggering with complementary outputs. An internal 2kΩ timing resistor is provided for design convenience minimizing component count and layout problems. This device can be used with a single external capacitor. Inputs (A) are active-low trigger transition inputs and input (B) is an active-high transition Schmitt-trigger input that allows jitter-free triggering from inputs with transition rates as slow as 1 volt/second. A high immunity to V<sub>CC</sub> noise of typically 1.5V is also provided by internal circuitry at the input stage.

To obtain optimum and trouble free operation please read operating rules and NSC one-shot application notes carefully and observe recommendations.

## Features


- Triggered from active-high transition or active-low transition inputs
- Variable pulse width from 30 ns to 28 seconds

- Jitter free Schmitt-trigger input
- Excellent noise immunity typically 1.2V
- Stable pulse width up to 90% duty cycle
- TTL, DTL compatible
- Compensated for V<sub>CC</sub> and temperature variations
- Input clamp diodes
- Alternate Military/Aerospace device (54121) is available. Contact a National Semiconductor Sales Office/Distributor for specifications.

## Functional Description

The basic output pulse width is determined by selection of an internal resistor R<sub>INT</sub> or an external resistor (R<sub>X</sub>) and capacitor (C<sub>X</sub>). Once triggered the output pulse width is independent of further transitions of the inputs and is a function of the timing components. Pulse width can vary from a few nano-seconds to 28 seconds by choosing appropriate R<sub>X</sub> and C<sub>X</sub> combinations. There are three trigger inputs from the device, two negative edge-triggering (A) inputs, one positive edge Schmitt-triggering (B) input.

## Connection Diagram



Order Number 54121DMQB, 54121FMQB, DM54121J, DM54121W or DM74121N  
See NS Package Number J14A, N14A or W14B

## Function Table

| Inputs |    |   | Outputs |    |
|--------|----|---|---------|----|
| A1     | A2 | B | Q       | Q̄ |
| L      | X  | H | L       | H  |
| X      | L  | H | L       | H  |
| X      | X  | L | L       | H  |
| H      | H  | X | L       | H  |
| H      | ↓  | H | ⌋       | ⌋  |
| ↓      | H  | H | ⌋       | ⌋  |
| ↓      | ↓  | H | ⌋       | ⌋  |
| L      | ↓  | X | ⌋       | ⌋  |
| X      | L  | ↑ | ⌋       | ⌋  |

- H = High Logic Level
- L = Low Logic Level
- X = Can Be Either Low or High
- ↑ = Positive Going Transition
- ↓ = Negative Going Transition
- ⌋ = A Positive Pulse
- ⌋ = A Negative Pulse

54121/DM54121/DM74121 One-Shot with Clear and Complementary Outputs

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Absolute Maximum Ratings** (Note)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

|                                      |                 |
|--------------------------------------|-----------------|
| Supply Voltage                       | 7V              |
| Input Voltage                        | 5.5V            |
| Operating Free Air Temperature Range |                 |
| DM54                                 | -55°C to +125°C |
| DM74                                 | 0°C to +70°C    |
| Storage Temperature Range            | -65°C to +150°C |

Note: The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the "Electrical Characteristics" table are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.

**Recommended Operating Conditions**

| Symbol    | Parameter   | DM54121                      |     |      | DM74121 |     |      | Units      |
|-----------|---|------------------------------|-----|------|---------|-----|------|------------|
|           |   | Min                          | Nom | Max  | Min     | Nom | Max  |            |
| $V_{CC}$  | Supply Voltage  | 4.5                          | 5   | 5.5  | 4.75    | 5   | 5.25 | V          |
| $V_{T+}$  | Positive-Going Input Threshold Voltage at the A Input ( $V_{CC} = \text{Min}$ ) |                              | 1.4 | 2    |         | 1.4 | 2    | V          |
| $V_{T-}$  | Negative-Going Input Threshold Voltage at the A Input ( $V_{CC} = \text{Min}$ ) | 0.8                          | 1.4 |      | 0.8     | 1.4 |      | V          |
| $V_{T+}$  | Positive-Going Input Threshold Voltage at the B Input ( $V_{CC} = \text{Min}$ ) |                              | 1.5 | 2    |         | 1.5 | 2    | V          |
| $V_{T-}$  | Negative-Going Input Threshold Voltage at the B Input ( $V_{CC} = \text{Min}$ ) | 0.8                          | 1.3 |      | 0.8     | 1.3 |      | V          |
| $I_{OH}$  | High Level Output Current   |                              |     | -0.4 |         |     | -0.4 | mA         |
| $I_{OL}$  | Low Level Output Current  |                              |     | 16   |         |     | 16   | mA         |
| $t_W$     | Input Pulse Width (Note 1)  | 40                           |     |      | 40      |     |      | ns         |
| $dV/dt$   | Rate of Rise or Fall of Schmidt Input (B) (Note 1)                              |                              |     | 1    |         |     | 1    | V/s        |
| $dV/dt$   | Rate of Rise or Fall of Logic Input (A) (Note 1)                                |                              |     | 1    |         |     | 1    | V/ $\mu$ s |
| $R_{EXT}$ | External Timing Resistor (Note 1)   | 1.4                          |     | 30   | 1.4     |     | 40   | k $\Omega$ |
| $C_{EXT}$ | External Timing Capacitance (Note 1)  | 0                            |     | 1000 | 0       |     | 1000 | $\mu$ F    |
| DC        | Duty Cycle (Note 1)   | $R_T = 2 \text{ k}\Omega$    |     | 67   |         |     | 67   | %          |
|           |   | $R_T = R_{EXT} (\text{Max})$ |     | 90   |         |     | 90   |            |
| $T_A$     | Free Air Operating Temperature  | -55                          |     | 125  | 0       |     | 70   | °C         |

Note 1:  $T_A = 25^\circ\text{C}$  and  $V_{CC} = 5\text{V}$ .

**Electrical Characteristics** over recommended operating free air temperature range (unless otherwise noted)

| Symbol   | Parameter                         | Conditions   | Min       | Typ (Note 1) | Max  | Units   |
|----------|-----------------------------------|--|-----------|--------------|------|---------|
| $V_I$    | Input Clamp Voltage               | $V_{CC} = \text{Min}, I_I = -12 \text{ mA}$  |           |              | -1.5 | V       |
| $V_{OH}$ | High Level Output Voltage         | $V_{CC} = \text{Min}, I_{OH} = \text{Max}, V_{IL} = \text{Max}, V_{IH} = \text{Min}$ | 2.4       | 3.4          |      | V       |
| $V_{OL}$ | Low Level Output Voltage          | $V_{CC} = \text{Min}, I_{OL} = \text{Max}, V_{IH} = \text{Min}, V_{IL} = \text{Max}$ |           | 0.2          | 0.4  | V       |
| $I_I$    | Input Current @ Max Input Voltage | $V_{CC} = \text{Max}, V_I = 5.5\text{V}$   |           |              | 1    | mA      |
| $I_{IH}$ | High Level Input Current          | $V_{CC} = \text{Max}, V_I = 2.4\text{V}$   | A1, A2    |              | 40   | $\mu$ A |
|          |                                   |  | B         |              | 80   |         |
| $I_{IL}$ | Low Level Input Current           | $V_{CC} = \text{Max}, V_I = 0.4\text{V}$   | A1, A2    |              | -1.6 | mA      |
|          |                                   |  | B         |              | -3.2 |         |
| $I_{OS}$ | Short Circuit Output Current      | $V_{CC} = \text{Max}$ (Note 2)   | DM54      | -20          | -55  | mA      |
|          |                                   |  | DM74      | -18          | -55  |         |
| $I_{CC}$ | Supply Current                    | $V_{CC} = \text{Max}$  | Quiescent | 13           | 25   | mA      |
|          |                                   |  | Triggered | 23           | 40   |         |

Note 1: All typicals are at  $V_{CC} = 5\text{V}, T_A = 25^\circ\text{C}$ .

Note 2: Not more than one output should be shorted at a time.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Switching Characteristics** at  $V_{CC} = 5V$  and  $T_A = 25^\circ C$  (See Section 1 for Test Waveforms and Outout Load)

| Symbol       | Parameter   | From (Input) To (Output)    | Conditions   | Min | Max | Units |
|--------------|---|-----------------------------|--|-----|-----|-------|
| $t_{PLH}$    | Propagation Delay Time Low to High Level Output       | A1, A2 to Q                 | $C_{EXT} = 80 \text{ pF}$<br>$R_{INT} \text{ to } V_{CC}$<br>$C_L = 15 \text{ pF}$<br>$R_L = 400\Omega$    |     | 70  | ns    |
| $t_{PLH}$    | Propagation Delay Time Low to High Level Output       | B to Q                      |  |     | 55  | ns    |
| $t_{PHL}$    | Propagation Delay Time High to Low Level Output       | A1, A2 to $\bar{Q}$         |  |     | 80  | ns    |
| $t_{PHL}$    | Propagation Delay Time High to Low Level Output       | B to $\bar{Q}$              |  |     | 65  | ns    |
| $t_{W(OUT)}$ | Output Pulse Width Using the Internal Timing Resistor | A1, A2 or B to Q, $\bar{Q}$ | $C_{EXT} = 80 \text{ pF}$<br>$R_{INT} \text{ to } V_{CC}$<br>$R_L = 400\Omega$<br>$C_L = 15 \text{ pF}$    | 70  | 150 | ns    |
| $t_{W(OUT)}$ | Output Pulse Width Using Zero Timing Capacitance      | A1, A2 to Q, $\bar{Q}$      | $C_{EXT} = 0 \text{ pF}$<br>$R_{INT} \text{ to } V_{CC}$<br>$R_L = 400\Omega$<br>$C_L = 15 \text{ pF}$     |     | 50  | ns    |
| $t_{W(OUT)}$ | Output Pulse Width Using External Timing Resistor     | A1, A2 to Q, $\bar{Q}$      | $C_{EXT} = 100 \text{ pF}$<br>$R_{INT} = 10 \text{ k}\Omega$<br>$R_L = 400\Omega$<br>$C_L = 15 \text{ pF}$ | 600 | 800 | ns    |
|              |   | A1, A2 to Q, $\bar{Q}$      | $C_{EXT} = 1 \mu\text{F}$<br>$R_{INT} = 10 \text{ k}\Omega$<br>$R_L = 400\Omega$<br>$C_L = 15 \text{ pF}$  | 6   | 8   | ms    |

**Operating Rules**

- To use the internal 2 kΩ timing resistor, connect the  $R_{INT}$  pin to  $V_{CC}$ .
- An external resistor ( $R_X$ ) or the internal resistor (2 kΩ) and an external capacitor ( $C_X$ ) are required for proper operation. The value of  $C_X$  may vary from 0 to any necessary value. For small time constants use high-quality mica, glass, polypropylene, polycarbonate, or polystyrene capacitors. For large time constants use solid tantalum or special aluminum capacitors. If the timing capacitors have leakages approaching 100 nA or if stray capacitance from either terminal to ground is greater than 50 pF the timing equations may not represent the pulse width the device generates.
- The pulse width is essentially determined by external timing components  $R_X$  and  $C_X$ . For  $C_X < 1000 \text{ pF}$  see Figure 1 design curves on  $T_W$  as function of timing components value. For  $C_X > 1000 \text{ pF}$  the output is defined as:

$t_W = K R_X C_X$

where  $[R_X \text{ is in Kilo-ohm}]$   
 $[C_X \text{ is in pico Farad}]$   
 $[T_W \text{ is in nano second}]$   
 $[K \approx 0.7]$




FIGURE 1

TL/F/6538-2

- If  $C_X$  is an electrolytic capacitor a switching diode is often required for standard TTL one-shots to prevent high inverse leakage current (Figure 2).




FIGURE 2

TL/F/6538-3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Operating Rules (Continued)**

5. Output pulse width versus  $V_{CC}$  and operation temperatures: *Figure 3* depicts the relationship between pulse width variation versus  $V_{CC}$ . *Figure 4* depicts pulse width variation versus ambient temperature.

6. The "K" coefficient is not a constant, but varies as a function of the timing capacitor  $C_X$ . *Figure 5* details this characteristic.




FIGURE 3

TL/F/6538-4




FIGURE 4

TL/F/6538-5




FIGURE 5


TL/F/6538-6

7. Under any operating condition  $C_X$  and  $R_X$  must be kept as close to the one-shot device pins as possible to minimize stray capacitance, to reduce noise pick-up, and to reduce  $I \times R$  and  $L di/dt$  voltage developed along their connecting paths. If the lead length from  $C_X$  to pins (10) and (11) is greater than 3 cm, for example, the output pulse width might be quite different from values predicted from the appropriate equations. A non-inductive and low capacitive path is necessary to ensure complete discharge of  $C_X$  in each cycle of its operation so that the output pulse width will be accurate.


8.  $V_{CC}$  and ground wiring should conform to good high-frequency standards and practices so that switching transients on the  $V_{CC}$  and ground return leads do not cause interaction between one-shots. A 0.01  $\mu F$  to 0.10  $\mu F$  bypass capacitor (disk ceramic or monolithic type) from  $V_{CC}$  to ground is necessary on each device. Furthermore, the bypass capacitor should be located as close to the  $V_{CC}$  pin as space permits.

For further detailed device characteristics and output performance please refer to the NSC one-shot application note, AN-366.

**Physical Dimensions** inches (millimeters)




**14-Lead Ceramic Dual-In-Line Package (J)**  
 Order Number 54121DMQB or DM54121J  
 NS Package Number J14A



**14-Lead Molded Dual-In-Line Package (N)**  
 Order Number DM74121N  
 NS Package Number N14A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Physical Dimensions** inches (millimeters) (Continued)




**14-Lead Ceramic Flat Package (W)**  
**Order Number 54121FMQB or DM54121W**  
**NS Package Number W14B**



**LIFE SUPPORT POLICY**

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

|  |  |   |   |
|--|--|---|---|
|  <p><b>National Semiconductor Corporation</b><br/>                 1111 West Bardin Road<br/>                 Arlington, TX 76017<br/>                 Tel: 1(800) 272-9959<br/>                 Fax: 1(800) 737-7018</p> | <p><b>National Semiconductor Europe</b><br/>                 Fax: (+49) 0-180-530 85 88<br/>                 Email: crjwpe@tevm2.nsc.com<br/>                 Deutsch Tel: (+49) 0-180-530 85 85<br/>                 English Tel: (+49) 0-180-532 78 32<br/>                 Français Tel: (+49) 0-180-532 83 58<br/>                 Italiano Tel: (+49) 0-180-534 16 80</p> | <p><b>National Semiconductor Hong Kong Ltd.</b><br/>                 13th Floor, Straight Block,<br/>                 Ocean Centre, 5 Canton Rd.<br/>                 Tsimshetsui, Kowloon<br/>                 Hong Kong<br/>                 Tel: (852) 2737-1800<br/>                 Fax: (852) 2730-8860</p> | <p><b>National Semiconductor Japan Ltd.</b><br/>                 Tel: 81-043-299-2309<br/>                 Fax: 81-043-299-2408</p> |
|--|--|---|---|

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## กิตติกรรมประกาศ

ผู้จัดทำขอขอบพระคุณ อาจารย์ที่ปรึกษา ดร.ทองทศ วานิชศรี ที่ให้คำปรึกษาและคำแนะนำ  
ในการทำโครงการ และความช่วยเหลือในด้านต่าง ๆ เป็นผลให้โครงการนี้สำเร็จลุล่วงไปด้วยดี


ผู้จัดทำ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




makespan = 27



makespan = 21 idle time = 0  
a number of processors = 5


(a) ATCS algorithm

3) แสดงผลลัพธ์ที่ได้จากการใช้ ATCS อัลกอริทึมกับ DAG ใน [6]




(a) ATCS algorithm

makespan = 27 idle time = 10




makespan = 25 idle time = 42  
a number of processors = 8

(b) [6] algorithm



(b) [6] algorithm

makespan = 27 idle time = 16




makespan = 21 idle time = 5  
a number of processors = 4

(c) [5] algorithm

แสดงการเปรียบเทียบจำนวนโปรเซสเซอร์ที่ใช้ และช่วงเวลาหยุดนิ่งที่เกิดจาก ATCS และ [6] ตามลำดับเมื่อใช้ DAG จาก [6]

รูปที่ 16) แสดงการเปรียบเทียบจำนวนโปรเซสเซอร์ที่ใช้และ ช่วงเวลาหยุดนิ่งที่เกิดขึ้นจากการใช้ (a) ATCS อัลกอริทึม (2) อัลกอริทึม [6] และ (3) อัลกอริทึม [5]

ตามลำดับ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## หนังสืออ้างอิง

1. สุชาติ กังวารจิตต์, “หลักการทํางานของเครื่องรับส่งวิทยุและระบบสื่อสาร”, บริษัท ซีเอ็ดยูเคชั่น จำกัด, กรุงเทพฯ, 2532
2. อภินันท์ มัชฌานนท์, “การสื่อสารเส้นใยแสง”, 2540
3. ประสิทธิ์ ประพัฒน์มงคล, “หลักการระบบสื่อสาร”, บริษัท ซีเอ็ดยูเคชั่น จำกัด, กรุงเทพฯ, 2537
4. บัณฑิต ไรจน์อารยานนท์, “หลักการไฟฟ้าสื่อสาร”, สำนักพิมพ์จุฬาลงกรณ์มหาวิทยาลัย, กรุงเทพฯ, 2532
5. Robert E. Sentz, Robert A. Barthowisk, “Feedback Amplifier and oscillators”, Holt , Rinehart And Winston , 1968
6. E.E. Basch, “Optical-Fiber Transmission”, Howard W. Sams & Co.,1987
7. Adel S. Sedra, Kenneth C. Smith, “Microelectronic circuits”, Oxford University Press , 1998
8. Harold B. Killen, “Fiber Optic Communication”, Prentice Hall , 1991



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้