



เครื่องรับส่งสัญญาณแบบ 16 QAM

16 QAM TRANSCEIVER

โดย

นางสาวทิพวรรณ เลิศชนพงศ์ 38014181

นางสาววิชุดา พลพรพิสิฐ 38014458

เลขเรียกหนังสือ.....พ.๓๕๓๓ ๒๕๕๑  
เลขทะเบียน..... 040396  
วัน เดือน ปี..... ๓๓ ๓๓ ๕๑

ปริญญาบัตรนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2541

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำซ้ำหรือเผยแพร่โดยไม่ได้รับอนุญาต  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่ใช้

040396

เครื่องรับส่งสัญญาณแบบ 16 QAM  
16 QAM TRANSCEIVER

โดย

นางสาวทิพวรรณ เลิศนพวงศ์ 38014181

นางสาววิชุดา พลพรพิสิฐ 38014458

อาจารย์ที่ปรึกษา

อาจารย์สมเกียรติ ฤกษ์วัลญญู

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาวิศวกรรมโทรคมนาคม  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2541

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ปีการศึกษา 2541

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง


เรื่อง เครื่องรับส่งสัญญาณแบบ 16 QAM

16 QAM TRANSCEIVER

ผู้จัดทำ

1. นางสาวทิพวรรณ เลิศรณพงศ์ 38014181

2. นางสาววิชุดา พลพรพิสิฐ 38014458

 อาจารย์ที่ปรึกษา

(อาจารย์สมเกียรติ ฤกษ์วีระบุญ)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องรับส่งสัญญาณแบบ 16 QAM  
16 QAM TRANSCEIVER

โดย นางสาวทิพวรรณ เลิศธนพงศ์ 38014181  
นางสาววิชุดา พลพรพิสิฐ 38014458

อาจารย์ที่ปรึกษา อาจารย์สมเกียรติ ฤกษ์วีระคุณ

บทคัดย่อ

ปริญญานิพนธ์ฉบับนี้นำเสนอการส่งข้อมูลดิจิทัลระหว่างจุด 2 จุด โดยใช้หลักการของการมอดูเลตแบบ 16 QAM ทำการแปลงข้อมูลดิจิทัลเป็นสัญญาณอนาล็อก โดยใช้ความถี่ของสัญญาณพาหะ 1.024 เมกกะเฮิร์ต โดยที่อินพุตข้อมูลดิจิทัลที่ภาคส่งมีอัตราเร็ว 256 บิตต่อวินาที ภาคส่งจะทำการแปลงข้อมูลดิจิทัลเป็นสัญญาณอนาล็อกจากนั้นจึงส่งสัญญาณอนาล็อกไปยังภาครับผ่านสายส่งสัญญาณ ภาครับจะทำการแปลงสัญญาณอนาล็อกกลับมาเป็นข้อมูลดิจิทัลดั้งเดิม

ABSTRACT

This thesis presents the point to point digital data transmission by 16 QAM (Quadrature Amplitude Modulation) method. By used the 1.024 MHz carrier frequency 1.024 MHz to modulate digital data to be the analog signal. At the transmitter , 256 kbps digital data input is converted to the analog signal. Then , the transmitter will send this analog signal through the receiver by transmission line. Finally , the receiver will demodulate the analog signal to be the same digital data from the transmitter.

## สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีหรือหลักการ	2
2.1 ส่วนแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล	2
2.2 ภาคส่งสัญญาณ 16 QAM	3
2.3 ภาครับสัญญาณ 16 QAM	6
บทที่ 3 การคำนวณและการสร้าง	9
3.1 วงจรแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล	9
3.2 วงจรภาคส่งสัญญาณ 16 QAM	9
3.3 วงจรภาครับสัญญาณ 16 QAM	25
บทที่ 4 การทดลองและผลการทดลอง	36
4.1 ส่วนแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล	36
4.2 ส่วนภาคส่ง	37
4.3 ส่วนภาครับ	45
บทที่ 5 บทวิจารณ์และบทสรุป	53
ภาคผนวก	
กิตติกรรมประกาศ	
หนังสืออ้างอิง	

## สารบัญรูป

	หน้า
รูปที่ 2.1 บล็อกไดอะแกรมของวงจรรับส่งสัญญาณแบบ 16 QAM	2
รูปที่ 2.2 บล็อกไดอะแกรมส่วนแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล	3
รูปที่ 2.3 ภาพเฟสและแอมพลิจูดของสัญญาณพาหะ	4
รูปที่ 2.4 ภาพเฟสไดอะแกรมของสัญญาณ 16 QAM	5
รูปที่ 2.5 บล็อกไดอะแกรมของภาคส่งสัญญาณ 16 QAM	5
รูปที่ 2.6 ภาพเฟสไดอะแกรมของรหัสข้อมูลดิจิทัล	6
รูปที่ 2.7 บล็อกไดอะแกรมของภาครับสัญญาณ 16 QAM	7
รูปที่ 2.8 บล็อกไดอะแกรมการทำงานของวงจรเฟสคอมพารเตอ์	8
รูปที่ 3.1 วงจรแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล	10
รูปที่ 3.2 บล็อกไดอะแกรมรวมภาคส่งสัญญาณ 16 QAM	11
รูปที่ 3.3 วงจรแยกสัญญาณดิจิทัล	13
รูปที่ 3.4 ตัวอย่างการแยกข้อมูลดิจิทัลของวงจรแยกสัญญาณ	14
รูปที่ 3.5 วงจรแปลง 2 บิตไปเป็น 4 ระดับ	15
รูปที่ 3.6 วงจรสร้างสัญญาณพาหะ 1.024 เมกกะเฮิร์ต	16
รูปที่ 3.7 วงจรสร้างสัญญาณไฟล้ท 512 กิโลเฮิร์ต	17
รูปที่ 3.8 วงจรสร้างสัญญาณนาฬิกา 256 กิโลเฮิร์ต	18
รูปที่ 3.9 ภาพวงจรพาสซีฟฟิลเตอร์	18
รูปที่ 3.10 วงจรกรองช่วงความถี่สัญญาณพาหะความถี่ 1.024 เมกกะเฮิร์ต	20
รูปที่ 3.11 วงจรกรองช่วงความถี่สัญญาณไฟล้ทความถี่ 512 กิโลเฮิร์ต	21
รูปที่ 3.12 วงจรเลื่อนเฟส 90 องศา	22
รูปที่ 3.13 วงจรบาลานซ์มอดูเลเตอร์	23
รูปที่ 3.14 วงจรรวมสัญญาณ	22
รูปที่ 3.15 บล็อกไดอะแกรมรวมภาครับสัญญาณ 16 QAM	24
รูปที่ 3.16 วงจรกรองช่วงความถี่สัญญาณพาหะความถี่ 1.024 เมกกะเฮิร์ต	25
รูปที่ 3.17 วงจรกรองช่วงความถี่สัญญาณไฟล้ท 512 กิโลเฮิร์ต	25
รูปที่ 3.18 วงจรคีมอดูเลตสัญญาณ	26
รูปที่ 3.19 วงจรกู่สัญญาณนาฬิกา 256 กิโลเฮิร์ต	28
รูปที่ 3.20 วงจรกู่สัญญาณพาหะ 1.024 เมกกะเฮิร์ต	29
รูปที่ 3.21 วงจรกรองช่วงความถี่ต่ำผ่าน	27
รูปที่ 3.22 วงจรกรองช่วงความถี่ต่ำผ่าน 256 กิโลเฮิร์ต	30
รูปที่ 3.23 วงจรขยายสัญญาณ 4 ระดับ	31
รูปที่ 3.24 วงจรแปลงสัญญาณ 4 ระดับเป็น 2 บิต	32

	หน้า
รูปที่ 3.25 การทำงานของวงจรรวมสัญญาณดิจิทัล	34
รูปที่ 3.26 วงจรรวมสัญญาณดิจิทัล	35
รูปที่ 4.1 ผลการทดลองจากวงจรแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล เมื่อทำการป้อนอินพุต 2.2 โวลต์	36
รูปที่ 4.2 ผลการทดลองจากส่วนแปลงสัญญาณรูปแบบขนาน 8 บิต ให้เป็นสัญญาณรูปแบบอนุกรม	37
รูปที่ 4.3 ผลการทดลองวงจรแยกสัญญาณดิจิทัล เมื่อทำการป้อนอินพุต 1.6 โวลต์	37
รูปที่ 4.6 กราฟประกอบการบรรยายผลการทดลองรูปที่ 4.3 – 4.10	38
รูปที่ 4.5 ผลการทดลองจากวงจรแยกสัญญาณดิจิทัล เมื่อทำการป้อนอินพุต 1.6 โวลต์	39
รูปที่ 4.6 ผลการทดลองการแปลงรหัสไบนารีไปเป็นรหัสเกรย์ โดยการใช้เอ็กซ์คลูซีฟออร์เกท	39
รูปที่ 4.7 ผลการทดลองการแปลงรหัสไบนารีไปเป็นรหัสเกรย์ โดยการใช้เอ็กซ์คลูซีฟออร์เกท	40
รูปที่ 4.8 ผลการทดลองจากวงจรแปลง 2 บิตไปเป็น 4 ระดับ เมื่อทำการป้อนอินพุตแบบสุ่ม	40
รูปที่ 4.9 ผลการทดลองจากวงจรแปลง 2 บิตไปเป็น 4 ระดับ เมื่อทำการป้อนอินพุต 1.6 โวลต์	41
รูปที่ 4.10 ผลการทดลองจากวงจรแปลง 2 บิตไปเป็น 4 ระดับ เมื่อทำการป้อนอินพุต 1.6 โวลต์	41
รูปที่ 4.11 ผลการทดลองจากวงจรแปลง 2 บิตไปเป็น 4 ระดับ เมื่อทำการ 1.6 โวลต์	42
รูปที่ 4.12 ผลการทดลองจากวงจรบาลานซ์มอดูเลเตอร์ เมื่อทำการป้อนอินพุต 1.6 โวลต์ที่วงจรแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล	42
รูปที่ 4.13 ผลการทดลองจากวงจรสร้างสัญญาณพาหะ วงจรสร้างสัญญาณไฟล้ชอท และวงจรสร้างสัญญาณนาฬิกา	43
รูปที่ 4.14 ผลการทดลองจากวงจรกรองช่วงความถี่ผ่าน 1.024 เมกกะเฮิร์ตทางภาคส่ง	43
รูปที่ 4.15 ผลการทดลองจากวงจรกรองช่วงความถี่ผ่าน 512 กิโลเฮิร์ตทางภาคส่ง	44
รูปที่ 4.16 ผลการทดลองจากวงจรเลื่อนเฟส 90 องศาของสัญญาณพาหะทางภาคส่ง	44
รูปที่ 4.17 ผลการทดลองจากวงจรกรองช่วงความถี่ผ่าน 512 กิโลเฮิร์ตทางภาครับ	45
รูปที่ 4.18 ผลการทดลองวงจรกรองความถี่ผ่าน 1.024 เมกกะเฮิร์ตทางภาครับ	45
รูปที่ 4.19 ผลการทดลองจากวงจรผู้สัญญาณนาฬิกาความถี่ 256 กิโลเฮิร์ตทางภาครับ	46
รูปที่ 4.20 ผลการทดลองวงจรผู้สัญญาณพาหะความถี่ 1.024 เมกกะเฮิร์ตทางภาครับ	46
รูปที่ 4.21 ผลการทดลองจากวงจรผู้สัญญาณพาหะความถี่ 1.024 เมกกะเฮิร์ต	47

	หน้า
รูปที่ 4.22 ผลการทดลองจากวงจรกรองช่วงความถี่สัญญาณพาหะ 1.024 เมกกะเฮิรต์ทางภาครับ	47
รูปที่ 4.23 ผลการทดลองจากวงจรเลื่อนเฟส 90 องศาของสัญญาณพาหะทางภาครับ	48
รูปที่ 4.24 ผลการทดลองวงจรขยายสัญญาณ 4 ระดับทางภาครับ	48
รูปที่ 4.25 ผลการทดลองของเครื่องรับส่งสัญญาณแบบ 16 QAM	49
รูปที่ 4.26 กราฟของวงจรกรองช่วงสัญญาณความถี่ผ่าน 1.024 เมกกะเฮิรต์	50
รูปที่ 4.27 กราฟของวงจรกรองช่วงสัญญาณความถี่ผ่าน 512 กิโลเฮิรต์	51
รูปที่ 4.28 กราฟของวงจรกรองสัญญาณความถี่ต่ำผ่าน 256 กิโลเฮิรต์	52



## สารบัญตาราง

	หน้า
ตารางที่ 3.1 ตารางแสดงค่าเฟสและแอมพลิจูดของสัญญาณพาหะ	9
ตารางที่ 3.2 การแปลงรหัสจากไบนารีไปเป็นรหัสเกรย์	12
ตารางที่ 3.3 การทำงานของซีฟิลิปฟลอป	12
ตารางที่ 3.4 การแปลง 2 บิตไปเป็น 4 ระดับ	16
ตารางที่ 3.5 Bessel Capacitive Coupled Resonators	19
ตารางที่ 3.6 การขยายสัญญาณของวงจรขยายสัญญาณ 4 ระดับ	31
ตารางที่ 3.7 การทำงานของวงจรแปลงสัญญาณ 4 ระดับเป็น 2 บิต	32
ตารางที่ 3.8 การทำงานของเจเคฟิลิปฟลอป	33




## บทที่ 1

## บทนำ

โครงการงานชิ้นนี้กล่าวถึงการรับส่งสัญญาณแบบ 16 QAM โดยทำชุดจำลองการส่งสัญญาณขึ้น โครงการงานนี้จะรับข้อมูลเป็นสัญญาณอนาล็อก ( analog ) สัญญาณอนาล็อกจะป้อนเข้าสู่วงจรแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล ( analog to digital converter ) วงจรแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัลจะทำการแปลงสัญญาณอนาล็อกเป็นข้อมูลดิจิทัลความถี่ 256 กิโลบิตต่อวินาที ( kbps ) และทำหน้าที่พักข้อมูลไว้ในแรมที่มีความจุ 2 กิโลไบต์ จากนั้นจะส่งข้อมูลดิจิทัลที่ได้ไปยังภาคส่งสัญญาณ ภาคส่งสัญญาณจะทำการเปลี่ยนข้อมูลดิจิทัลทีละ 4 บิตตามลำดับเป็นสัญญาณอนาล็อกที่ความถี่ของสัญญาณพาหะ ( carrier ) โครงการงานนี้กำหนดความถี่ของสัญญาณพาหะไว้ที่ 1.024 เมกะเฮิรตซ์ ( MHz ) สัญญาณอนาล็อกที่ผ่านการมอดูเลต ( modulate ) นั้นจะถูกส่งไปยังภาครับ ภาครับเมื่อได้รับข้อมูลก็จะทำการเปลี่ยนสัญญาณอนาล็อกความถี่พาหะนั้นกลับคืนมาเป็นข้อมูลดิจิทัล 4 บิตแล้วทำการแปลงข้อมูลดิจิทัล 4 บิตตามเป็นข้อมูลอนุกรมตามลำดับที่ความเร็ว 256 กิโลบิตต่อวินาทีกลับมา ภาครับจะได้รับข้อมูลดิจิทัลเช่นเดียวกับที่ภาคส่งทำการส่งมา

## บทที่ 2 ทฤษฎีหรือหลักการ



รูปที่ 2.1 บล็อกไดอะแกรมของวงจรรับส่งสัญญาณแบบ 16 QAM

วงจรรับส่งสัญญาณแบบ 16 QAM ( QAM : Quadrature Amplitude Modulation ) แบ่งการทำงานออกเป็น 3 ส่วน คือ ส่วนแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล , ภาคส่งสัญญาณ 16 QAM และภาครับสัญญาณ 16 QAM หลักการทำงานมีดังนี้ ข้อมูลดิจิทัลที่ต้องการทำการส่งจะถูกป้อนเข้าสู่ส่วนแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล ซึ่งจะทำหน้าที่แปลงสัญญาณอนาล็อกเป็นข้อมูลดิจิทัล และยังทำหน้าที่พิกซ์ข้อมูลแล้วจึงทำการส่งข้อมูลดิจิทัลออกจากส่วนนี้ด้วยอัตราเร็ว 256 กิโลบิตต่อวินาที ( kbps ) ไปยังภาคส่งสัญญาณ 16 QAM ภาคส่งสัญญาณจะทำการแปลงข้อมูลดิจิทัลทีละ 4 บิต ( bit ) ตามลำดับเป็นสัญญาณอนาล็อก แล้วจึงทำการส่งสัญญาณอนาล็อกที่ได้จากการมอดูเลท ( modulate ) ที่ความถี่ของสัญญาณพาหะไปยังภาครับสัญญาณ 16 QAM ภาครับสัญญาณ 16 QAM จะทำการแปลงสัญญาณอนาล็อกที่ได้รับจากภาคส่งกลับมาเป็นข้อมูลดิจิทัลอัตราเร็ว 256 กิโลบิตต่อวินาทีดังเดิม


### 2.1 ส่วนแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล

ส่วนแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัลในโครงงานนี้ทำหน้าที่แปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล และมีการเก็บข้อมูลไว้ในแรม ( RAM ) ก่อนที่จะส่งไปยังภาคส่ง โดยมีการทำงานแบ่งเป็นส่วนๆคือ

- ส่วนแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล จะทำการแปลงสัญญาณอนาล็อกที่เข้ามาให้กลายเป็นข้อมูลดิจิทัล 8 บิต โดยในโครงงานนี้ใช้สัญญาณนาฬิกาความถี่ 64 กิโลเฮิร์ต เป็นตัวควบคุม
- ส่วนแคตเตอร์ เป็นส่วนซีแอดเดรสของข้อมูลในแรม โดยในโครงงานนี้จะใช้สัญญาณนาฬิกาเพื่อควบคุมส่วนแคตเตอร์ 2 ความถี่ คือ สัญญาณนาฬิกาความถี่ 64 กิโลเฮิร์ต เป็นสัญญาณที่ใช้ในการควบคุมแคตเตอร์ให้ซีแอดเดรสในการเก็บข้อมูลดิจิทัลเข้าไปในแรม อีกส่วน คือ สัญญาณนาฬิกาความถี่ 32 กิโลเฮิร์ต เป็นสัญญาณนาฬิกาที่ใช้ในการควบคุม

เคาท์เตอร์ให้ซีแอดเดรสในการอ่านข้อมูลดิจิทัลออกมาจากแรม โดยสัญญาณนาฬิกาทั้ง 2 ส่วนได้มาจากการนำสัญญาณนาฬิกาความถี่ 256 กิโลเฮิร์ต มาผ่านวงจรหาร 4 และวงจรหาร 8 ตามลำดับ

- ส่วนแรม เป็นหน่วยความจำที่ใช้ในการเก็บข้อมูลดิจิทัลไว้ชั่วคราว โดยในโครงการนี้จะใช้แรมที่มีความจุขนาด 2 กิโลไบต์
- ส่วนแปลงสัญญาณรูปแบบขนาน 8 บิตให้เป็นรูปแบบอนุกรม เป็นส่วนที่ใช้แปลงข้อมูลดิจิทัลแบบขนาน 8 บิตที่มาจากส่วนแรมให้กลายเป็นข้อมูลดิจิทัลแบบขนาน



รูปที่ 2.2 บล็อก ไดอะแกรมส่วนแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล

## 2.2 ภาคส่งสัญญาณ 16 QAM

การได้มาซึ่งการส่งข้อมูลด้วยอัตราเร็วสูง การใช้แบนด์วิธอย่างมีประสิทธิภาพ อัตราการผิดพลาดต่ำและความสะดวกในการติดมอดูเลตสัญญาณคือการรวมกันระหว่าง AM ( Amplitude Modulation ) และ PM ( Phase Modulation ) การส่งสัญญาณแบบ QAM นั้นสัญญาณพาหะจะถูกมอดูเลตในรูปของแอมพลิจูดและเฟส โดยสัญญาณพาหะจะอยู่ในรูป  $s(t) = A \cos(\omega_c t + \theta)$  เนื่องจากการมอดูเลตสัญญาณแบบ AM นั้นจะมีปัญหาเรื่องสัญญาณรบกวนสูง QAM จึงนำมาใช้ในระบบไมโครเวฟแทน

QAM นั้นเป็นการส่งสัญญาณของข้อมูลดิจิทัล สัญญาณ QAM จะถูกสร้างจากสัญญาณพาหะ 2 ตัวที่อินเฟส ( Inphase ) และเลื่อนเฟส 90 องศา โดยที่เป็นสัญญาณพาหะตัวเดียวกัน QAM นั้นอยู่ในรูปของสัญญาณ Inphase และ Quadrature Phase ซึ่งมีการเลื่อนเฟส 90 องศาจากสัญญาณพาหะทางด้าน Inphase สมการที่อธิบายสัญญาณของ QAM ที่มีความถี่สัญญาณพาหะ  $\omega_c$  คือ

$$A \cos(\omega_c t + \theta) = i(t) \cos \omega_c t + q(t) \sin \omega_c t$$

โดยที่  $i(t)$  เป็นแอมพลิจูดของสัญญาณพาหะทางด้าน Inphase ที่ได้จากการเข้ารหัสของข้อมูลดิจิทัล และ  $q(t)$  เป็นแอมพลิจูดของสัญญาณพาหะทางด้าน Quadrature Phase ที่ได้จากการเข้ารหัสของข้อมูลดิจิทัลเช่นเดียวกัน


แสดงให้เห็นว่าการรวมกันของสัญญาณพาหะไซน์และโคไซน์เป็นการรวมกันของสัญญาณพาหะที่มีความถี่ที่แต่แอมพลิจูดและเฟสของ I-Q นั้นจะเปลี่ยนแปลงไปต่าง ๆ กัน

สัญญาณ I - Q สามารถคิมอดูเลทแยกกันได้ การมอดูเลทแบบนี้อาจกล่าวได้ว่าเป็นการมอดูเลททางด้านเวกเตอร์เพราะว่าขนาดสัญญาณและเฟสของสัญญาณแต่ละช่วงเวลานั้นเกิดจากการรวมกันของสัญญาณทางด้าน I และ Q ( เหมือนเป็นการแยกเวกเตอร์เป็น 2 แกน I และ Q แล้วจึงนำมารวมกัน )

การมอดูเลทสัญญาณ QAM นั้นสัญญาณพาหะจะถูกมอดูเลทที่ระดับของสัญญาณดิจิทัลหลายระดับ สำหรับ  $n$  ระดับที่แตกต่างกันทำให้เกิดสัญญาณ QAM ได้ทั้งหมด  $n \times n = n^2$  เช่น สำหรับ 2 แอมพลิจูดและ 2 เฟส ทำให้เกิดสัญญาณได้ทั้งหมด  $2 \times 2 = 4$  จุดของสัญญาณดิจิทัล แต่ละจุดแทนรหัสดิจิทัล 2 บิต คือ 00, 01, 10, 11 สำหรับการมอดูเลทแบบ  $4 \times 4$  จะมีจุดสัญญาณดิจิทัลเกิดขึ้นทั้งหมด 16 จุด โดยที่แต่ละจุดแทนข้อมูลดิจิทัล 4 บิต เมื่อ  $2^4 = 16$

วงจรมอดูเลทสัญญาณแบบ 16 QAM จะทำการแปลงข้อมูลดิจิทัลให้อยู่ในรูปของพลังงานที่เหมาะสมในการส่งผ่านข้อมูลจากจุดหนึ่งไปอีกจุดหนึ่งโดยแปลงทีละ 4 บิตเป็นสัญญาณอนาล็อก ( $2^4 = 16$ , เลข 4 คือจำนวนข้อมูลดิจิทัลทำการแปลงแต่ละครั้ง แสดงให้เห็นว่ารูปแบบของสัญญาณอนาล็อกจะถูกกำหนดให้แตกต่างกัน 16 รูปแบบ ) ทำให้อัตราเร็วในการส่งสัญญาณสูงกว่าอัตราเร็วของข้อมูลถึง 4 เท่า ข้อมูลดิจิทัลจะถูกเปลี่ยนให้อยู่ในรูปของเฟส ( phase ) และ แอมพลิจูด ( amplitude ) ของสัญญาณอนาล็อก สัญญาณอนาล็อกในที่นี้ก็คือสัญญาณพาหะนั้นเอง

การกำหนดเฟสและแอมพลิจูดของสัญญาณพาหะในการมอดูเลท



รูปที่ 2.3 ภาพเฟสและแอมพลิจูดของสัญญาณพาหะ

กำหนดให้สัญญาณพาหะมีค่าเท่ากับ  $\cos \omega_c t$

สัญญาณพาหะที่ผ่านการมอดูเลทมีค่าเป็น  $A \cos (\omega_c t + \theta)$

$$A \cos (\omega_c t + \theta) = A \cos \theta \cos \omega_c t - A \sin \theta \sin \omega_c t$$

$$\text{กำหนดให้ } a_n = A \cos \theta$$


$$b_n = -A \sin \theta$$

$$A \cos (\omega_c t + \theta) = a_n \cos \omega_c t + b_n \sin \omega_c t \quad (2.2.1)$$


$$\begin{aligned} \text{แอมป์ลิจูดของสัญญาณ ( A )} &= \sqrt{a_n^2 + b_n^2} \\ &= \sqrt{A(\cos^2 \theta + \sin^2 \theta)} \end{aligned} \tag{2.2.2}$$

$$\text{เฟสของสัญญาณพาหะ ( \theta )} = \tan^{-1} (-b_n / a_n) \tag{2.2.3}$$

พิจารณาสมการที่ ( 2.2.1 ) สัญญาณ 16 QAM เกิดจากการรวมกันของสัญญาณพาหะโคไซน์ (cosine) และ สัญญาณพาหะไซน์ (sine) ที่ผ่านการมอดูเลทกับแอมป์ลิจูดขนาด  $a_n$  และ  $b_n$  ตามลำดับ




รูปที่ 2.4 ภาพเฟสไดอะแกรมของสัญญาณ 16 QAM



รูปที่ 2.5 บล็อกไดอะแกรมของภาคส่งสัญญาณ 16 QAM

พิจารณาหลักการทำงาน สัญญาณดิจิทัลที่ส่งมาจากคอมพิวเตอร์จะถูกป้อนเข้าส่วนอินพุตของวงจรภาคส่งสัญญาณ ข้อมูลจะถูกแบ่งส่งเข้าช่องต่างๆ 4 ช่อง คือ I, I', Q และ Q' ทำให้ความเร็วข้อมูลในแต่ละช่องมีค่าลดลง 1/4 เท่าของข้อมูลอินพุต จากนั้นข้อมูลของแกน I ( Inphase ) และแกน Q ( Quadrature

Phase) จะถูกแปลงให้อยู่ในรูปของแอมพลิจูดโดยการทำงานของวงจรแปลง 2 บิต ไปเป็น 4 ระดับ เอาท์พุทจากวงจรแปลง 2 บิต ไปเป็น 4 ระดับของแกน I และแกน Q จะถูกส่งเข้าวงจรมอดูเลตสัญญาณ ส่วนของวงจรมอดูเลตสัญญาณใช้วงจรบาลานซ์มอดูเลเตอร์ (balance modulator) เอาท์พุทของวงจรมอดูเลตอยู่ในรูปแบบของสัญญาณดับเบิลไซด์แบนด์โดยกำจัดสัญญาณพาหะออกไป (double sideband suppressed carrier) ข้อมูลของแกน I จะมอดูเลตกับสัญญาณพาหะในรูปของไซน์ ส่วนข้อมูลของแกน Q จะมอดูเลตกับสัญญาณพาหะในรูปของโคไซน์ เอาท์พุทจากวงจรมอดูเลตสัญญาณของแกน I และแกน Q จะถูกส่งเข้าวงจรรวมสัญญาณ เอาท์พุทจากวงจรรวมสัญญาณจะถูกส่งออกไปยังภาครับ



รูปที่ 2.6 ภาพเฟสไดอะแกรมของรหัสข้อมูลดิจิทัล

### 2.3 ภาครับสัญญาณ 16 QAM

QAM เป็นระบบที่สามารถส่งข้อมูลดิจิทัลได้ดี เวกเตอร์มอดูเลชันใช้ช่องสัญญาณ 2 ช่องที่แยกจากกันคือ I และ Q ช่องสัญญาณที่แยกจากกันนั้นง่ายต่อการตีมอดูเลต การตีมอดูเลตนั้นจะตีมอดูเลตแยกกันระหว่างสัญญาณด้านแกน I และ Q สัญญาณทางด้าน Inphase จะตีมอดูเลตได้สัญญาณทางด้านแกน I กลับมาก็คือ  $i(t)$  สัญญาณที่มีการเลื่อนเฟส 90 องศาที่เช่นเดียวกันจะตีมอดูเลตได้สัญญาณทางด้านแกน Q กลับมาก็คือ  $q(t)$  นั่นเอง


สัญญาณ  $i(t)$  และ  $q(t)$  จะถูกดีโค้ด (decode) เพื่อให้ได้ข้อมูลดิจิทัลที่เป็นบิตกลับมาโดยทำการเปรียบเทียบและทำการแปลงกลับโดยกระทำทั้งทางด้านแกน I และแกน Q ทางภาครับก็จะได้ข้อมูลดิจิทัลกลับคืนมาเมื่อภาคส่งมอดูเลตสัญญาณทางด้าน I - Q มาเป็นขนาด  $n \times n$  ภาครับก็จะได้สัญญาณเช่นเดียวกับที่ภาคส่งส่งมาทุกประการ

ระบบ QAM ขนาด  $2 \times 2$ ,  $4 \times 4$  และ  $8 \times 8$  QAM ซึ่งมีค่าเท่ากับ 4, 16, 64 สัญญาณที่แตกต่างกันเป็นการส่งสัญญาณดิจิทัล 2, 4 และ 6 บิตต่อ 1 จุดข้อมูล (เนื่องจาก  $2^2 = 4$ ,  $2^4 = 16$  และ  $2^6 = 64$ ) การส่งสัญญาณแบบ  $8 \times 8$  QAM นั้นให้ค่าบิตเทรมีค่าเป็น 6 เท่าของบอดเรท ซึ่งได้ประสิทธิภาพของแบนด์วิดท์เป็นเอกสารหนังสือทศวรรษวิสาสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วิคส์สูง แต่ระยะห่างระหว่างข้อมูลทางเฟสและแอมพลิจูดจะมีค่าน้อยทำให้เกิดความผิดพลาดสูงซึ่งก็ขึ้นกับสัญญาณรบกวนด้วย

ภาครับสัญญาณ 16 QAM จะรับสัญญาณที่ส่งมาจากภาคส่งแล้วทำการแปลงกลับเฟสและแอมพลิจูดของสัญญาณพาหะให้เป็นข้อมูลดิจิทัล

จากรูปที่ 2.7 สัญญาณ 16 QAM ที่ได้รับมาจะถูกส่งไปคิมอดูเลทที่วงจรบาลานซ์คิมอดูเลเตอร์ (balance demodulator) การคิมอดูเลททำโดยการคูณสัญญาณดังกล่าวกับสัญญาณพาหะไซน์และโคไซน์ซึ่งได้จากการกู้สัญญาณจากสัญญาณนำร่อง (pilot signal) ที่ส่งมาจากภาคส่งสัญญาณ สัญญาณเอาต์พุตที่ได้จากการคิมอดูเลทจะเป็นสัญญาณ 4 ระดับ สัญญาณ 4 ระดับจากแกน I และ แกน Q จะถูกเปลี่ยนเป็นสัญญาณ 2 บิต ตามรูปแบบเดียวกับทางภาคส่งโดยวงจรเปลี่ยนสัญญาณ 4 ระดับเป็น 2 บิต เอาต์พุตสัญญาณ 2 บิตที่ได้จากแกน I และ แกน Q จะถูกรวมเป็นสัญญาณอนุกรม เอาต์พุตจากวงจรรวมสัญญาณจะได้ข้อมูลดิจิทัลเช่นเดียวกับที่ภาคส่งคืนกลับมา



รูปที่ 2.7 บล็อกไดอะแกรมของภาครับสัญญาณ 16 QAM

พิจารณาคิมอดูเลทสัญญาณเมื่อทางภาครับได้รับข้อมูล  $A \cos(\omega_c t + \theta)$  การคิมอดูเลททางด้านแกน I จะนำสัญญาณพาหะโคไซน์คูณเข้ากับสัญญาณอินพุตได้ค่าดังนี้

$$A \cos(\omega_c t + \theta) \cos \omega_c t = \frac{A \cos \theta}{2} + \frac{A \cos(2\omega_c t + \theta)}{2}$$

สัญญาณที่ได้จากการคิมอดูเลทไปผ่านวงจรกรองความถี่ต่ำผ่านและให้อัตราขยาย 2 เท่าจะได้สัญญาณขนาด

$A \cos \theta$  ซึ่งเป็นแอมพลิจูดที่ส่งเข้าไปคิมอดูเลททางด้านแกน I

การคิมอดูเลททางด้านแกน Q จะนำสัญญาณพาหะไซน์คูณเข้ากับสัญญาณอินพุตได้ค่าดังนี้

$$A \cos(\omega_c t + \theta) \sin \omega_c t = \frac{-A \sin \theta}{2} + \frac{A \sin(2\omega_c t + \theta)}{2}$$

นำสัญญาณที่ได้จากการมอดูเลทไปผ่านวงจรกรองความถี่ต่ำผ่านและให้อัตราขยาย 2 เท่าจะได้สัญญาณขนาด  $-A \sin \theta$  ซึ่งเป็นแอมพลิฟิเคชันที่ส่งเข้าไปคิมมอดูเลททางด้านแกน Q สัญญาณที่ได้จากการคิมมอดูเลททางด้านแกน I และแกน Q เมื่อนำไปแปลงเป็นข้อมูลดิจิทัลด้วยอัตราเดียวกับที่ใช้ในภาคส่ง ก็จะได้ข้อมูลดิจิทัลเช่นเดียวกับที่ภาคส่งกลับคืนมา

การกู้สัญญาณพาหะนั้น โครงงานนี้จะใช้หลักการทำงานของวงจรเฟสล็อกคูล ( phase lock loop ) วงจรเฟสล็อกคูลเป็นวงจรอิเล็กทรอนิกส์ที่สามารถควบคุมให้ออสซิลเลเตอร์ผลิตความถี่สอดคล้องกับความถี่ของสัญญาณที่เข้ามาทางด้านอินพุท เมื่อสัญญาณที่เข้ามาที่มีความถี่เปลี่ยนไป ก็จะทำให้เฟสของความถี่ที่ได้จากออสซิลเลเตอร์เปลี่ยนแปลงตามไปด้วย เอาท์พุทจากเฟสคอมพาราเรเตอร์จะเป็นตัวควบคุมให้ออสซิลเลเตอร์ผลิตความถี่ให้ตรงและล็อกกับสัญญาณที่เข้ามา หลักการเบื้องต้นของวงจรเฟสล็อกคูลคือ ระบบการป้อนกลับ ซึ่งประกอบด้วยส่วนสำคัญ 3 ส่วนดังรูปที่ 2.8 คือ ส่วนเฟสคอมพาราเรเตอร์ ส่วนกรองความถี่ต่ำผ่าน และส่วนโวลต์เดจคอนโทรลลอสซิลเลเตอร์



รูปที่ 2.8 บล็อกไดอะแกรมการทำงานของวงจรเฟสคอมพาราเรเตอร์

การทำงานของวงจรเฟสล็อกคูลแบ่งได้เป็น 3 แบบ คือ แบบฟรีรันนิ่ง ( free-running ) แบบแคบเจอร์ ( capture ) และแบบเฟสล็อกหรือล็อกอิน ( lock-in ) ถ้าความถี่เอาท์พุทของส่วนโวลเดจคอนโทรลลอสซิลเลเตอร์ (  $f_o$  ) อยู่ในช่วงความถี่ที่ออสซิลเลเตอร์ไม่สามารถล็อกได้ ออสซิลเลเตอร์ก็จะทำงานแบบฟรีรันนิ่ง เมื่อมีอินพุท  $V_s$  ป้อนเข้ามาโดยมีความถี่เท่ากับ  $f_s$  วงจรเฟสคอมพาราเรเตอร์จะทำหน้าที่เปรียบเทียบเฟสและความถี่ของสัญญาณที่เข้ามา กับสัญญาณที่ได้จากส่วนโวลเดจคอนโทรลลอสซิลเลเตอร์ ถ้า  $f_s$  และ  $f_o$  แตกต่างกันได้  $V_e$  ( Error voltage ) เอาท์พุทของเฟสคอมพาราเรเตอร์ผ่านส่วนกรองความถี่ต่ำผ่านเป็นความต่างของโวลเดจ (  $V_d$  ) ไปเข้าส่วนโวลเดจคอนโทรลลอสซิลเลเตอร์ ปรับความถี่  $f_o$  ให้เท่ากับ  $f_s$  ในช่วงนี้ออสซิลเลเตอร์จะทำงานแบบแคบเจอร์ จนกระทั่งส่วนโวลเดจคอนโทรลลอสซิลเลเตอร์สามารถปรับความถี่  $f_o$  ให้เท่ากับ  $f_s$  ก็คือออสซิลเลเตอร์จะทำงานแบบเฟสล็อก เอาท์พุทจากเฟสคอมพาราเรเตอร์  $V_e$  จะเป็นศูนย์ และ  $V_d$  จะเป็นศูนย์ด้วย

ส่วนกรองความถี่ต่ำผ่านทำหน้าที่ตัดสัญญาณกระแสดลบของสัญญาณเอาท์พุทของส่วนเฟสคอมพาราเรเตอร์

### บทที่ 3

#### การคำนวณและการสร้าง

#### 3.1 วงจรแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล


เป็นการทำงานของ 4 ส่วนที่สำคัญ คือ ส่วนแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล ส่วนเคาท์เตอร์ ส่วนแรมและส่วนแปลงสัญญาณรูปแบบขนาน 8 บิตให้เป็นรูปแบบอนุกรม

#### 3.2 วงจรภาคส่งสัญญาณ 16 QAM


จากสมการที่ ( 2.2.1 ) , ( 2.2.2 ) , ( 2.2.3 ) ได้ทำการออกแบบเฟสและแอมพลิจูดของสัญญาณพาหะที่ได้จากการมอดูเลตได้ดังตารางต่อไปนี้

$a_n$ (mV)	$b_n$ (mV)	$\theta$	Amplitude(mV)	Digital data
150	150	45	212.13	0000
150	50	18.43	158.11	0100
150	-50	341.57	158.11	1100
150	-150	315	212.13	1000
50	150	71.57	158.11	0001
50	50	45	70.71	0101
50	-50	315	70.71	1101
50	-150	288.43	158.11	1001
-50	150	108.43	158.11	0011
-50	50	135	70.71	0111
-50	-50	225	70.71	1111
-50	-150	251.57	158.11	1011
-150	150	135	212.13	0010
-150	50	161.57	158.11	0110
-150	-50	251.57	158.11	1110
-150	-150	255	212.13	1010

ตารางที่ 3.1 ตารางแสดงค่าเฟสและแอมพลิจูดของสัญญาณพาหะ



รูปที่ 3.1 วงจรแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล



รูปที่ 3.2 บิตต่อไอโตะแอมรวมภาคส่งสัญญาณ 16 QAM

### 3.2.1 วงจรแยกสัญญาณดิจิทัล (serie to parallel)


ทำหน้าที่แบ่งสัญญาณอินพุตออกเป็น 2 ชุด ชุดละ 2 บิต โดยใช้ดีฟลิปฟล็อป ในการแยกสัญญาณจากสัญญาณอนุกรมเป็นสัญญาณขนาน 4 บิต และใช้जेफลิปฟล็อปทำการหน่วงเวลาให้สัญญาณ 4 บิตออกมาเป็นจังหวะพร้อมๆ กัน ทางด้านเอาต์พุตของวงจรจะทำการแปลงสัญญาณไบนารี (binary) ให้เป็นรหัสเกรย์ (gray code) เพื่อลดอัตราการผิดพลาดของข้อมูลทางด้านภาครับสัญญาณ โดยใช้เอ็กซ์คลูซีฟออร์เกต (Exclusive OR Gate)

ไบนารี	รหัสเกรย์
00	00
01	01
10	11
11	10

ตารางที่ 3.2 การแปลงรหัสจากไบนารีไปเป็นรหัสเกรย์


D	$Q_{n+1}$
0	0
1	1

ตารางที่ 3.3 การทำงานของดีฟลิปฟล็อป



รูปที่ 3.3 วงจรแยกสัญญาณดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.4 ตัวอย่างการแยกข้อมูลดิจิทัลของวงจรแยกสัญญาณ

### 3.2.2 วงจรแปลง 2 บิตไปเป็น 4 ระดับ ( 2 bit to 4 level converter )

ในการทำงานของน็อทเกต ( NOT Gate ) กับแอนด์เกต ( AND Gate ) ทำหน้าที่แปลงสัญญาณ 2 บิตให้ได้เป็น 4 เอาต์พุต โดย 4 เอาต์พุตส่งไปยังออปแอมป์ ( Op-Amp ) เพื่อทำหน้าที่แปลงสัญญาณเป็น 4 ระดับอีกที

พิจารณาจากรูป 3.5 หลักการทำงาน ถ้าอินพุตเป็นรหัส 00 จะทำให้อาต์พุตจากแอนเกตตัวบนสุดเท่านั้นที่มีค่าเป็น 1 สัญญาณจะถูกส่งผ่านความต้านทาน 3.3 กิโลโห์ม แล้วส่งผ่านออปแอมป์เพื่อเปลี่ยนโวลต์แดงของสัญญาณและส่งผ่านไปยังความต้านทานปรับค่าได้เพื่อปรับค่าโวลต์แดงให้ได้ตามที่ต้องการ สัญญาณเอาต์พุตจากวงจรจะได้โวลต์แดง 150 มิลลิโวลต์

ถ้าอินพุตเป็นรหัส 01 จะทำให้อาต์พุตจากแอนเกตตัวที่ 2 มีค่าเป็น 1 สัญญาณจะถูกผ่านความต้านทาน 10 กิโลโห์ม แล้วส่งไปยังออปแอมป์ ใช้หลักการเช่นเดียวกับข้างต้น เอาต์พุตจากวงจรจะได้โวลต์แดง 50 มิลลิโวลต์

ถ้าอินพุตเป็นรหัส 11 จะทำให้อาต์พุตจากแอนเกตตัวที่ 3 เท่านั้นที่มีค่าเป็น 1 สัญญาณจะถูกส่งผ่านความต้านทาน 10 กิโลโห์ม แล้วส่งไปยังออปแอมป์ โดยออปแอมป์ตัวที่ 1 ทำหน้าที่เปลี่ยนโวลต์




แดงของสัญญาณ ออปแอมป์ตัวที่ 2 ทำหน้าที่กลับขั้วของโวลต์แดง สัญญาณที่ได้จะถูกส่งเข้าไปยังความต้านทานปรับค่าได้เพื่อปรับค่าโวลต์แดงให้เหมาะสม เอาท์พุทของวงจรจะได้โวลต์แดง  $-50$  มิลลิโวลต์

ถ้าอินพุทเป็นรหัส 10 จะทำให้อาท์พุทจากแอนแกทตัวล่างสุดเท่านั้นที่มีค่าเป็น 1 สัญญาณจะถูกส่งผ่านความต้านทาน  $3.3$  กิโลโห์ม ใช้หลักการทำงานเช่นเดียวกับข้างต้น เอาท์พุทจากวงจรจะได้โวลต์แดง  $-150$  มิลลิโวลต์

อินพุท	เอาท์พุท (มิลลิโวลต์)
0 0	150
0 1	50
1 1	-50
1 0	-150

ตารางที่ 3.4 การแปลง 2 บิตไปเป็น 4 ระดับ

### 3.2.3 วงจรสร้างสัญญาณพาหะ 1.024 เมกกะเฮิร์ต



รูปที่ 3.6 วงจรสร้างสัญญาณพาหะ 1.024 เมกกะเฮิร์ต

ในโครงการนี้เราใช้สัญญาณคลื่นรูปไซน์ที่มีความถี่ 1.024 เมกกะเฮิร์ต เพื่อใช้เป็นสัญญาณพาหะ และนำไปคูณกับสัญญาณหลายระดับที่วงจรมัลติเพลกซ์

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรในส่วนนี้จะใช้วงจรเทออสซิลเลเตอร์ โดยใช้คริสตัลอสซิลเลเตอร์ที่มีความถี่ 4.096 เมกกะเฮิร์ตส์ ร่วมกับไอซีทีทีแอลเอชซีอินเวอร์เตอร์ (Hex Inverter) เบอร์ 74LS04 เพื่อกำเนิดให้ได้ความถี่ 4.096 เมกกะเฮิร์ตส์ก่อน แล้วก็จะมาผ่านวงจรหารความถี่ลดลง 4 เท่า โดยวงจรหารความถี่ลดลง 4 เท่านั้น ก็เลือกใช้ไอซีทีทีแอลดีเคคเคาท์เตอร์ (decade counter) เบอร์ 74LS90 หารความถี่ 4.096 เมกกะเฮิร์ตส์ลงมาได้เป็นความถี่ 1.024 เมกกะเฮิร์ตส์

สัญญาณที่ได้ก็ยังเป็นรูปสี่เหลี่ยมอยู่ ซึ่งไม่สามารถนำไปเป็นสัญญาณพาหะได้ เพราะสัญญาณรูปสี่เหลี่ยมนี้จะประกอบไปด้วยฮาร์โมนิคที่มากมายไม่เหมาะสมในการนำไปมอดูเลต ดังนั้นจึงใช้วงจรกรองช่วงความถี่เพื่อทำการกรองเอาความถี่ฮาร์โมนิคที่ 1 ซึ่งเป็นสัญญาณคลื่นรูปไซน์ที่มีความถี่เท่ากับสัญญาณสี่เหลี่ยมหรืออาจกล่าวง่าย ๆ ว่าเป็นการกรองเอาคลื่นรูปไซน์ออกจากคลื่นรูปสี่เหลี่ยมนั่นเอง


ดังนั้นเราจะได้สัญญาณพาหะความถี่ 1.024 เมกกะเฮิร์ตส์ ดังวงจรที่แสดงในรูปที่ 3.6

### 3.2.4 วงจรสร้างสัญญาณไฟลื้อท 512 กิโลเฮิร์ตส์

สัญญาณไฟลื้อทในโครงการนี้ คือ สัญญาณคลื่นรูปไซน์ที่มีความถี่ 512 กิโลเฮิร์ตส์ โดยได้มาจากการหารความถี่ลดลง 2 เท่าของสัญญาณพาหะความถี่ 1.024 เมกกะเฮิร์ตส์ โดยวงจรหารความถี่ลดลง 2 เท่านั้น เลือกใช้ไอซีทีทีแอลดีเคคเคาท์เตอร์เบอร์ 74LS90 หารความถี่ 1.024 เมกกะเฮิร์ตส์ ลงมาเป็น 512 กิโลเฮิร์ตส์

สัญญาณที่ได้ก็ยังเป็นรูปสี่เหลี่ยมอยู่ จึงต้องใช้วงจรกรองช่วงความถี่เพื่อจะกรองเอาสัญญาณคลื่นรูปไซน์ออกจากสัญญาณคลื่นรูปสี่เหลี่ยม

ดังนั้นจะได้สัญญาณที่มีความถี่ 512 กิโลเฮิร์ตส์เป็นสัญญาณไฟลื้อท ดังวงจรที่แสดงในรูปที่ 3.7




รูปที่ 3.7 วงจรสร้างสัญญาณไฟลื้อท 512 กิโลเฮิร์ตส์

3.2.5 วงจรสร้างสัญญาณนาฬิกา 256 กิโลเฮิร์ต

ในโครงการนี้ต้องการส่งข้อมูลความเร็ว 256 กิโลบิตต่อวินาที จึงใช้สัญญาณนาฬิกา 256 กิโลเฮิร์ต โดยได้มาจากการหารความถี่ลดลง 4 เท่าของสัญญาณพาหะความถี่ 1.024 เมกกะเฮิร์ต โดยวงจรหารความถี่ลดลง 4 เท่า นั้น เลือกใช้ไอซีที่ทีแอลดีเคดเคาท์เตอร์เบอร์ 74LS90 หารความถี่ 1.024 เมกกะเฮิร์ต ลงมาเป็นความถี่ 256 กิโลเฮิร์ต

เพื่อให้ได้สัญญาณนาฬิกาที่มีความคมชัดและถูกต้อง เราจึงนำสัญญาณความถี่ 256 กิโลเฮิร์ต มาผ่านไอซีที่ทีแอลเฮกซ์ซิมิททริกเกอร์อินเวอร์เตอร์ ( Hex Schmitt-Trigger Inverter ) เบอร์ 74LS14 สัญญาณที่ได้จะมีลักษณะเป็นคาบที่ชัดเจนและถูกต้อง


ดังนั้นจะได้สัญญาณนาฬิกา 256 กิโลเฮิร์ต ดังวงจรที่แสดงในรูปที่ 3.8



รูปที่ 3.8 วงจรสร้างสัญญาณนาฬิกา 256 กิโลเฮิร์ต

3.2.6 วงจรกรองช่วงความถี่ผ่าน ( band pass filter )

ใช้การทำงานของวงจรพาสซีฟฟิลเตอร์ ( passive filter ) ใช้เพื่อลดแบนวิดท์ ( bandwidth ) ของสัญญาณพาหะและสัญญาณไพล็อท โดยทำการเปลี่ยนสัญญาณสี่เหลี่ยมเป็นสัญญาณไซน์



รูปที่ 3.9 ภาพวงจรพาสซีฟฟิลเตอร์



n	$q_1$	$q_n$	$k_{12}$	$k_{23}$	$k_{34}$	$k_{45}$	$k_{56}$	$k_{67}$	$k_{78}$
2	0.5755	2.148	0.9000						
3	0.337	2.203	1.748	0.648					
4	0.233	2.240	2.530	1.175	0.644				
5	0.234	0.275	1.910	0.750	0.650	1.987			
6	0.394	0.187	2.000	0.811	0.601	1.253	3.038		
7	0.415	0.242	3.325	1.660	1.293	0.695	0.674	2.203	
8	0.139	0.242	4.284	2.079	1.484	1.246	0.678	0.697	2.286

ตารางที่ 3.5 Bessel Capacitive Coupled Resonators

สมการการออกแบบ จากรูปที่ 3.8 ได้ค่าตามตารางที่ 3.5 ดังนี้  $q_1 = 0.5755$  ,  $q_n = 2.148$  ,

$$k_{12} = 0.9$$

$$Q_{bp} = \frac{f_0}{BW_{3dB}} \quad (3.2.6.1)$$

$$Q_1 = Q_{bp} \times q_1$$

$$Q_2 = Q_{bp} \times q_2 \quad (3.2.6.2)$$

$$K_{12} = \frac{k_{12}}{Q_{bp}} \quad (3.2.6.3)$$

$$R_s = \omega_0 L Q_1$$

$$R_L = \omega_0 L Q_2 \quad (3.2.6.4)$$

$$C_{node} = \frac{1}{\omega^2 L}$$

$$C_{12} = K_{12} \times C_{node}$$

$$C_1 = C_2 = C_{node} - C_{12} \quad (3.2.6.5)$$

### 3.2.6.1 วงจรกรองช่วงความถี่ของสัญญาณพาหะ 1.024 เมกกะเฮิรตซ์

$$\text{กำหนด } f_0 = 1.024 \text{ MHz}$$

$$BW_{3dB} = 200 \text{ kHz}$$

จากสมการที่ 3.2.6.1

$$Q_{bp} = \frac{1.024 \text{ MHz}}{200 \text{ kHz}} = 5.12$$

จากสมการที่ 3.2.6.2

$$Q_1 = 5.12 \times 0.5755 = 2.94656$$

$$Q_2 = 5.12 \times 2.148 = 10.99776$$

จากสมการที่ 3.2.6.3 
$$K_{12} = \frac{0.9}{5.12} = 0.17578$$

จากสมการที่ 3.2.6.4

กำหนดค่า  $L = 100 \mu\text{H}$

$$R_s = 2\pi \times 1.024 \times 10^6 \times 100 \times 10^{-6} \times 2.94656 = 1.89.58 \text{ k}\Omega$$


$$R_L = 2\pi \times 1.024 \times 10^6 \times 100 \times 10^{-6} \times 10.99776 = 707.59 \text{ k}\Omega$$

จากสมการที่ 3.2.6.5

$$C_{node} = \frac{1}{(2\pi \times 1.024 \times 10^6)^2 \times 100 \times 10^{-6}} = 241.568 \text{ pF}$$

$$C_{12} = 0.17578 \times 2.41568 \times 10^{-10} = 42.46 \text{ pF}$$

$$C_1 = C_2 = 241.56 - 42.46 = 199.10 \text{ pF}$$



รูปที่ 3.10 วงจรกรองช่วงความถี่สัญญาณพาหะความถี่ 1.024 เมกะเฮิรต์

### 3.2.6.2 วงจรกรองช่วงความถี่สัญญาณไฟลื้อท 512 กิโลเฮิรต์

สัญญาณไฟลื้อทคือสัญญาณที่ส่งจากภาคส่งไปยังภาครับเพื่อให้ภาครับใช้ในการกู้สัญญาณพาหะและสัญญาณนาฬิกากลับคืนมา โครงการนี้กำหนดค่าความถี่ของสัญญาณไฟลื้อทไว้ที่ 512 กิโลเฮิรต์

กำหนด  $f_0 = 512 \text{ kHz}$

$$BW_{3dB} = 40 \text{ kHz}$$

จากสมการที่ 3.2.6.1

$$Q_{bp} = \frac{512 \text{ kHz}}{40 \text{ kHz}} = 12.8$$

จากสมการที่ 3.2.6.2

$$Q_1 = 12.8 \times 0.5755 = 7.3664$$

$$Q_2 = 12.8 \times 2.148 = 27.494$$

จากสมการที่ 3.2.6.3

$$K_{12} = \frac{0.9}{12.8} = 0.0703$$

จากสมการที่ 3.2.6.4

กำหนดค่า  $L = 56 \mu\text{H}$

$$R_s = 2\pi \times 512 \times 10^3 \times 56 \times 10^{-6} \times 7.3664 = 1.33 \text{ k}\Omega$$


$$R_L = 2\pi \times 512 \times 10^3 \times 56 \times 10^{-6} \times 27.4944 = 4.95 \text{ k}\Omega$$

จากสมการที่ 3.2.6.5

$$C_{node} = \frac{1}{(2\pi \times 512 \times 10^3)^2 \times 56 \times 10^{-6}} = 1.725 \text{ nF}$$

$$C_{12} = 0.0703 \times 1.725 \times 10^{-9} = 0.1213 \text{ nF}$$

$$C_1 = C_2 = 1.725 - 0.1213 = 1.6 \text{ nF}$$



รูปที่ 3.11 วงจรกรองช่วงความถี่สัญญาณพาสส์ที่ความถี่ 512 กิโลเฮิรต์

### 3.2.7 วงจรเลื่อนเฟส 90 องศา

ใช้การทำงานของวงจรกรองช่วงสัญญาณผ่านหมด (All pass filter)

จากสมการ

$$\theta = -2 \tan^{-1}(2\pi fRC)$$

พิจารณา

$$\theta = 90^\circ$$

ความถี่สัญญาณพาหะคือ 1.024 เมกะเฮิรต์


$$C = 10 / f = 10 / 1.024 \text{ MHz} = 9.76 \text{ ไมโครฟารัด}$$

ในที่นี้ใช้ค่า C ประมาณ 10 พิโคฟารัด

จากสมการ (3.5)

$$\begin{aligned} R &= \tan(-\theta) / 2\pi fC \\ &= \tan(90^\circ) / (2\pi * 1.024 * 10^6 * 10 * 10^{-12}) \\ &= 15.54 \text{ กิโลโอห์ม} \end{aligned}$$

เอกสารนี้เป็นเอกสารในวงจรมุ่งพิจารณาให้ใช้  $R = 20$  กิโลโอห์ม ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.12 วงจรเลื่อนเฟส 90 องศา

### 3.2.8 วงจรมอดูเลตสัญญาณ (balance modulator)

ใช้การทำงานของไอซีเบอร์ MC1496 หรือเบอร์ MC1596 ก็ได้ การมอดูเลตจากวงจรบาลานซ์มอดูเลเตอร์เป็นการมอดูเลตสัญญาณแบบแอมพลิจูดมอดูเลเตอร์ (amplitude modulator) แต่จะกดค่าสัญญาณพาหะเอาไว้ (suppressed carrier) สัญญาณเอาต์พุตจากไอซี 1496 จะถูกส่งผ่านไปยังออปแอมป์เพื่อขยายขนาดสัญญาณก่อนส่งไปยังวงจรรวมสัญญาณ


### 3.2.9 วงจรรวมสัญญาณ (summing amplifier)

ทำหน้าที่รวมสัญญาณ 3 สัญญาณคือ สัญญาณที่ผ่านการมอดูเลตของแกน I กับแกน Q และสัญญาณไพล๊อต โดยใช้การทำงานของออปแอมป์ ออปแอมป์จะทำหน้าที่รวมสัญญาณและทำหน้าที่ขยายสัญญาณอีกด้วย




รูปที่ 3.14 วงจรรวมสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.13 วงจรบาลานซ์มอดูเลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.15 บล็อกไดอะแกรมรวมภากรับสัญญาณ 16 QAM

### 3.3 วงจรภาครับสัญญาณ 16 QAM


#### 3.3.1 วงจรกรองช่วงความถี่

วงจรกรองช่วงความถี่ภาครับในการกรองช่วงความถี่สัญญาณพาหะและสัญญาณพลีอทจะใช้วงจรรูปแบบเดียวกับที่ใช้ในภาคส่งสัญญาณ



รูปที่ 3.16 วงจรกรองช่วงความถี่สัญญาณพาหะความถี่ 1.024 เมกกะเฮิรต์

ทำหน้าที่ในการแยกสัญญาณมอดูเลตออกจากสัญญาณที่ได้รับ ( มอดูเลตแกน I , แกน Q , และสัญญาณพลีอท ) เพื่อนำไปใช้ในการดีมอดูเลตสัญญาณ



รูปที่ 3.17 วงจรกรองช่วงความถี่สัญญาณพลีอท 512 กิโลเฮิรต์

ทำหน้าที่แยกสัญญาณพลีอท 512 กิโลเฮิรต์ เพื่อนำไปสู่สัญญาณพาหะและสัญญาณนาฬิกา

#### 3.3.2 วงจรดีมอดูเลตสัญญาณ ( balance demodulator )

วงจรดีมอดูเลตสัญญาณใช้ไอซีเบอร์ 1946 เช่นเดียวกับที่ใช้ในภาคส่งสัญญาณ โดยทำการต่อเป็นวงจรดีมอดูเลตสัญญาณตามรูปที่ 3.18



### 3.3.4 วงจรกู้สัญญาณนาฬิกา ( clock recovery )

เมื่อสัญญาณพัลส์ที่มีความถี่ 512 กิโลเฮิร์ตผ่านวงจรกรองความถี่แล้ว จะถูกส่งต่อมายังวงจรกู้สัญญาณนาฬิกา โดยทำการแปลงสัญญาณรูปไซน์ให้เป็นสัญญาณรูปสี่เหลี่ยม แล้วนำไปผ่านวงจรหาร 2 เพื่อให้สัญญาณสัญญาณรูปสี่เหลี่ยม 512 กิโลเฮิร์ตที่มีความถี่ลดลงเหลือ 256 กิโลเฮิร์ต ซึ่งมีค่าเท่ากับสัญญาณนาฬิกา 256 กิโลเฮิร์ตที่ภาคส่ง

เมื่อภาครับได้สัญญาณพัลส์แล้ว จะใช้วงจรเฟสล็อกรูปทำการล็อกสัญญาณไว้ และแปลงสัญญาณรูปไซน์ให้เป็นสัญญาณสี่เหลี่ยม จากนั้นนำมาผ่านวงจรหารความถี่เพื่อให้ความถี่ลดลงเหลือเท่ากับความถี่ของสัญญาณนาฬิกา


จะเห็นได้ว่าการสร้างสัญญาณพัลส์ของภาคส่งและสัญญาณนาฬิกาของภาครับนั้นเป็นการอ้างอิงกับสัญญาณที่มีอยู่แล้วในวงจรและเป็นสัญญาณตัวเดียวกัน รวมทั้งการใช้วงจรเฟสล็อกรูปซึ่งมีวงจร

ออสซิลเลเตอร์ผลิตความถี่ และวงจรเปรียบเทียบเฟสสัญญาณอยู่ใน จึงเป็นการทำให้เกิดการซิงโครไนซ์ ( synchronization ) กันระหว่างภาคส่งและภาครับ


### 3.3.3 วงจรกู้สัญญาณพาหะ ( carrier recovery )

วงจรกู้สัญญาณพาหะก็ใช้หลักการและวิธีการเดียวกับวงจรกู้สัญญาณนาฬิกา คือ จะอาศัยสัญญาณนาฬิกาที่ได้มาจากวงจรกู้สัญญาณนาฬิกาเป็นสัญญาณอ้างอิง แล้วคูณความถี่ให้สูงขึ้นโดยวงจรเฟสล็อกรูปจะทำให้ได้สัญญาณสี่เหลี่ยมความถี่ 1.024 เมกกะเฮิร์ต ผ่านวงจรกรองช่วงความถี่ 1.024 เมกกะเฮิร์ต เพื่อแปลงสัญญาณรูปสี่เหลี่ยมให้เป็นสัญญาณรูปไซน์ แล้วนำสัญญาณที่ได้ไปผ่านวงจรขยายสัญญาณที่สอดคล้องกับการทำงานกับไดโอดเพื่อให้สัญญาณรูปไซน์ที่ได้มีขนาดที่คงที่ เพื่อใช้เป็นสัญญาณพาหะในวงจรบาลานซ์มอดูเลเตอร์ต่อไป

### 3.5 วงจรกรองช่วงสัญญาณความถี่ต่ำผ่าน ( low pass filter )




รูปที่ 3.21 วงจรกรองช่วงความถี่ต่ำผ่าน



รูปที่ 3.19 วงจรคูณสัญญาณพิก้า 512 กิโลเฮิรท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.20 วงจรกึ่งอัตโนมัติความถี่ 1.024 เมกะเฮิรตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรกรองช่วงสัญญาณความถี่ต่ำผ่านทำหน้าที่กรองความถี่สัญญาณพาหะออกจากสัญญาณที่ผ่านการมอดูเลตแล้วเพื่อเลือกสัญญาณเฉพาะสัญญาณ 4 ระดับที่ต้องการ

หลักการออกแบบมีดังนี้

กำหนดให้

$$R_1 = R_2 = R$$

$$C_1 = C_2 = C = 1nF$$

$$f_c = 256kHz$$

$$\mu = 3 - \frac{1}{Q} = 1 + \frac{R_a}{R_b} \quad (3.3.5.1)$$

จากสมการที่ (3.3.5.1) กำหนดค่า  $Q = 1$  ทำให้  $\mu = 1, R_a = R_b$


จากสมการ  $\omega_0 = \frac{1}{\sqrt{R_1 R_2 C_1 C_2}}$  แต่  $R_1 = R_2, C_1 = C_2$  ทำให้สมการมีค่าเป็น

$$R = \frac{1}{\omega_0 C} = \frac{1}{2\pi \times 256 \times 10^3 \times 1 \times 10^{-9}} = 620\Omega$$

จากสมการ  $R_1 + R_2 = \frac{R_a R_b}{R_a + R_b}$  จากการกำหนดให้  $R_a = R_b = R$  สมการจึงมีค่าดังนี้

$$R_1 + R_2 = \frac{R^2}{2R} = 2 \times (620)$$

$$R = 2.48k\Omega$$



รูปที่ 3.22 วงจรกรองช่วงความถี่ต่ำผ่าน 256 กิโลเฮิรต์


### 3.3.6 วงจรขยายสัญญาณ 4 ระดับ

วงจขยายสัญญาณ 4 ระดับทำหน้าที่ขยายแอมพลิจูดของสัญญาณให้สอดคล้องกับการใช้งานในวงจรแปลงสัญญาณ 4 ระดับเป็น 2 บิต การทำงานของจะใช้วงจรอนอินเวอร์ทติ้งแอมพลิไฟเออร์ (non-inverting amplifier) โดยใช้ความต้านทานแบ่งแรงดันทางด้านอินพุตจากไฟเลี้ยง 12 เอกสารนี้เป็นเอกสารที่สวอนไวสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญูชาติให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โวลต์ให้ได้ 6 โวลต์เพื่อใช้เป็นระดับอ้างอิงในการขยายสัญญาณ โดยใช้ความต้านทานปรับค่าได้ต่อระหว่างขาเอาต์พุตและขาลบของออปแอมป์เพื่อใช้ปรับอัตราขยายของสัญญาณ

สัญญาณอินพุต	สัญญาณเอาต์พุต
150 mV	9 V
50 mV	7 V
-50 mV	5 V
-150 mV	3 V

ตารางที่ 3.6 การขยายสัญญาณของวงจรขยายสัญญาณ 4 ระดับ



รูปที่ 3.23 วงจรขยายสัญญาณ 4 ระดับ

### 3.3.7 วงจรเปลี่ยนสัญญาณ 4 ระดับเป็น 2 บิต (4 level to 2 bit converter)

วงจรแปลงสัญญาณ 4 ระดับเป็น 2 บิตใช้การทำงานของวงจรรวมพาราเรเตอร์ (comparator)


ซึ่งอาศัยการทำงานของออปแอมป์และเอ็กซ์คลูซีฟออร์เกท ออปแอมป์จะทำหน้าที่ตรวจจับระดับสัญญาณ โดยใช้ความต้านทานแบ่งแรงดันจากไฟเลี้ยง 12 โวลต์แบ่งระดับแรงดันเปรียบเทียบไว้ที่ค่าต่าง ๆ กันดังนี้ คือ 4 โวลต์ , 6 โวลต์ , 8 โวลต์ตามลำดับ เมื่อสัญญาณอินพุตป้อนเข้าวงจรออปแอมป์แต่ละตัวจะทำการเปรียบเทียบความต่างศักย์ระหว่างขาอินเวอร์ทตั้งกับขาอนอินเวอร์ทตั้ง ถ้าแรงดันอินพุตต่ำกว่าแรงดันระดับที่กำหนดไว้จากแรงดันจากไฟแล้วค่าเอาต์พุตจากออปแอมป์จะมีค่าเป็น 12 โวลต์ ในทางกลับกันถ้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แรงดันที่อินพุตสูงกว่าค่าเอาต์พุตที่ออปแอมป์จะมีค่าเป็น 0 โวลต์ ที่เอาต์พุตของออปแอมป์เราจะทำการต่อความต้านทานแบ่งแรงดันเพื่อให้สัญญาณมีแรงดันสอดคล้องกับความต้องการของเอ็กซ์คลูซีฟออร์ทางด้านเอาต์พุตของออปแอมป์เราทำการต่อเอ็กซ์คลูซีฟออร์เพื่อแปลงสัญญาณเป็นรหัสเกรย์โค้ด

สัญญาณอินพุต	เอาต์พุตรหัสเกรย์โค้ด
9 V	0 0
7 V	0 1
5 V	1 1
3 V	1 0

ตารางที่ 3.7 การทำงานของวงจรแปลงสัญญาณ 4 ระดับเป็น 2 บิต



รูปที่ 3.24 วงจรแปลงสัญญาณ 4 ระดับเป็น 2 บิต

### 3.3.8 วงจรรวมสัญญาณดิจิตอล ( parallel to serie convertor )

วงจรรวมสัญญาณดิจิตอลทำหน้าที่รวมสัญญาณจากแกน I และแกน Q ซึ่งเป็นสัญญาณขนานให้เป็นสัญญาณอนุกรม

การทำงานของวงจรรวมสัญญาณดิจิตอลอินพุตจะผ่านวงจรเอ็กซ์คลูซีฟออร์เพื่อเปลี่ยนรหัสเกรย์โค้ดเป็นข้อมูลไบนารีก่อนที่จะส่งเข้าดีฟลิปฟล็อป ดีฟลิปฟล็อปใช้ความถี่สัญญาณนาฬิกา 64 กิโลเฮิร์ต ซึ่งได้จากวงจรหารความถี่ของสัญญาณนาฬิกา 256 กิโลเฮิร์ต โดยใช้เจฟลิปฟล็อปทำหน้าที่หาร 4 เอาต์พุตจากดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ฟลิปฟล็อปจะถูกควบคุมให้ส่งเฉพาะข้อมูลตัวแรกเท่านั้น ให้มีจังหวะสอดคล้องกับการทำงานของ เจเคฟลิปฟล็อปที่ทำหน้าที่เลื่อนข้อมูลอนุกรมโดยใช้การทำงานของวงจรรแนนด์เกต ( NAND Gate ) ร่วมกับเอาต์พุตจากวงจรรแนนด์เกต 3 อินพุต ( อินพุตวงจรรแนนด์เกตคือ สัญญาณความถี่ 256 กิโลเฮิร์ต , 128 กิโลเฮิร์ต , 64 กิโลเฮิร์ต ) ข้อมูลเอาต์พุตจากรแนนด์เกตที่ต่อกับดีฟลิปฟล็อปแต่ละตัวจะถูกป้อนเข้าสู่ขา SD และ CD ของเจเคฟลิปฟล็อป เอาต์พุตจากเจเคฟลิปฟล็อปจะถูกเลื่อนตามจังหวะของสัญญาณนาฬิกา ความถี่ 256 กิโลเฮิร์ต เอาต์พุตจากวงจรรวมสัญญาณจะได้สัญญาณอนุกรมซึ่งเป็นข้อมูลเช่นเดียวกับที่ได้ รับจากวงจรรแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัลที่ภาคส่งสัญญาณ

$S_D$	$C_D$	$Q$	$\overline{Q}$
0	1	ไม่เปลี่ยนแปลง	
1	0	0	1
0	1	1	0

ตารางที่ 3.8 การทำงานของเจเคฟลิปฟล็อป

การทำงานของวงจรรวมสัญญาณดิจิทัลมีการทำงานดังรูปที่ 3.25 ดังรูปต่อไปนี้

เอาท์พุทของ D ฟลิปฟลอปตัวที่ 1

เอาท์พุทของ D ฟลิปฟลอปตัวที่ 2

เอาท์พุทของ D ฟลิปฟลอปตัวที่ 3

เอาท์พุทของ D ฟลิปฟลอปตัวที่ 4

สัญญาณ คล็อก 256 kHz

สัญญาณ คล็อก 128 kHz

สัญญาณ คล็อก 64 kHz

เอาท์พุทจากแอนด์เกต

อินพุทขา SD ของ JK ฟลิปฟลอปตัวที่ 1

อินพุทขา CD ของ JK ฟลิปฟลอปตัวที่ 1

อินพุทขา SD ของ JK ฟลิปฟลอปตัวที่ 2

อินพุทขา CD ของ JK ฟลิปฟลอปตัวที่ 2

อินพุทขา SD ของ JK ฟลิปฟลอปตัวที่ 3

อินพุทขา CD ของ JK ฟลิปฟลอปตัวที่ 3

อินพุทขา SD ของ JK ฟลิปฟลอปตัวที่ 4

อินพุทขา CD ของ JK ฟลิปฟลอปตัวที่ 4


เอาท์พุทของ JK ฟลิปฟลอปตัวที่ 1


เอาท์พุทของ JK ฟลิปฟลอปตัวที่ 2

เอาท์พุทของ JK ฟลิปฟลอปตัวที่ 3

เอาท์พุทของ JK ฟลิปฟลอปตัวที่ 4

เอาท์พุทวงจรขนานเป็นวงจรถอนุกรม





รูปที่ 3.26 วงจรรวมถัณญาณดิจิทัล


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

## การทดลองและผลการทดลอง

## 4.1 ส่วนแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล


เมื่อทำการป้อนอินพุตเข้าไปในส่วนแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล ซึ่งมีส่วนประกอบ 3 ส่วน คือ ส่วนแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล ส่วนแรมและส่วนแปลงสัญญาณรูปแบบขนาน 8 บิตให้เป็นสัญญาณรูปแบบอนุกรม



รูปที่ 4.1 ผลการทดลองจากวงจรแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล เมื่อทำการป้อนอินพุต 2.2 โวลต์


แชนแนลที่ 1 คือ สัญญาณเอาต์พุตที่ได้จากวงจรแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล

แชนแนลที่ 2 คือ สัญญาณคล็อกอินฮิบที่ใช้ในการถ่ายโอนข้อมูลออกจากส่วนแปลงสัญญาณรูปแบบ ขนาน 8 บิตให้เป็นสัญญาณรูปแบบอนุกรมของวงจรแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล



รูปที่ 4.2 ผลการทดลองจากส่วนแปลงสัญญาณรูปแบบขนาน 8 บิต ให้เป็นสัญญาณรูปแบบอนุกรม  
 แชนแนลที่ 1 สัญญาณชีพท์โลคที่ใช้ในการรับข้อมูลขนาน 8 บิตของการแปลงข้อมูลขนาน  
 เป็นข้อมูลอนุกรม  
 แชนแนลที่ 2 สัญญาณคล็อกอินฮิบิทที่ใช้ในการถ่ายโอนข้อมูลอนุกรม  
 อ้างอิงที่ 1 สัญญาณนาฬิกาความถี่ 256 กิโลเฮิร์ต

#### 4.2 ส่วนภาคส่ง



รูปที่ 4.3 ผลการทดลองวงจรแยกสัญญาณดิจิทัล เมื่อทำการป้อนอินพุต 1.6 โวลท์


อ้างอิงที่ 1 สัญญาณอินพุตที่วงจรแยกสัญญาณ

อ้างอิงที่ 2 สัญญาณนาฬิกาความถี่ 256 กิโลเฮิร์ต


แชนแนลที่ 1 รหัสไบนารีที่ได้จากดีฟลิปฟลอปตัวล่างของแกนควอดเดเจอร์เฟส (Q1)

แชนแนลที่ 2 รหัสไบนารีที่ได้จากดีฟลิปฟลอปตัวบนของแกนควอดเดเจอร์เฟส (Q2)

เอกสารนี้เป็นเอกสารที่สแกนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.4 กราฟประกอบการบรรยายผลการทดลองรูปที่ 4.3 – 4.10



รูปที่ 4.5 ผลการทดลองจากวงจรแยกสัญญาณดิจิทัล เมื่อทำการป้อนอินพุต 1.6 โวลท์ที่วงจร


แปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล

อ้างอิงที่ 1 สัญญาณอินพุตที่วงจรแยกสัญญาณ

อ้างอิงที่ 2 สัญญาณนาฬิกาความถี่ 256 กิโลเฮิร์ต

แชนแนลที่ 1 รหัสไบนารีที่ได้จากดีฟลิปฟลอปตัวล่างของแกนอินเฟส (I1)

แชนแนลที่ 2 รหัสไบนารีที่ได้จากดีฟลิปฟลอปตัวบนของแกนอินเฟส (I2)




รูปที่ 4.6 ผลการทดลองการแปลงรหัสไบนารีไปเป็นรหัสเกรย์ โดยการใช้เอ็กซ์คลูซีฟออร์เกท

อ้างอิงที่ 1 รหัสไบนารีที่ได้จากดีฟลิปฟลอปตัวบนของแกนควอเดเจอร์เฟส


อ้างอิงที่ 2 รหัสไบนารีที่ได้จากดีฟลิปฟลอปตัวล่างของแกนควอเดเจอร์เฟส

แชนแนลที่ 1 รหัสเกรย์ตัวที่ 2 (Q2) ของแกนควอเดเจอร์เฟส


แชนแนลที่ 2 รหัสเกรย์ตัวที่ 1 (Q1) ของแกนควอเดเจอร์เฟส



รูปที่ 4.7 ผลการทดลองการแปลงรหัสไบนารีไปเป็นรหัสกรีย์ โดยการใช้เอ็ชท์คลุชีเฟอร์เกท  
 อ้างอิงที่ 1 รหัสไบนารีที่ได้จากคิฟลิปฟลอปตัวบนของแกนอินเฟส  
 อ้างอิงที่ 2 รหัสไบนารีที่ได้จากคิฟลิปฟลอปตัวล่างของแกนอินเฟส  
 แชนแนลที่ 1 รหัสกรีย์ตัวที่ 2 ( I2 ) ของแกนอินเฟส  
 แชนแนลที่ 2 รหัสกรีย์ตัวที่ 1 ( I1 ) ของแกนอินเฟส



รูปที่ 4.8 ผลการทดลองจากวงจรแปลง 2 บิตไปเป็น 4 ระดับ เมื่อทำการป้อนอินพุทแบบสุ่ม  
 แชนแนลที่ 1 เอาท์พุทที่ได้จากวงจรแปลง 2 บิตไปเป็น 4 ระดับของแกนอินเฟส  
 แชนแนลที่ 2 เอาท์พุทที่ได้จากวงจรแปลง 2 บิตไปเป็น 4 ระดับของแกนควอเดเจอร์เฟส



รูปที่ 4.9 ผลการทดลองจากวงจรแปลง 2 บิตไปเป็น 4 ระดับ เมื่อทำการป้อนอินพุต 1.6 โวลท์


อ้างอิงที่ 1 รหัสเกย์ตัวที่ 2 ( I2 ) ของแกนอินเฟส

( อินพุทของวงจรแปลง 2 บิตไปเป็น 4 ระดับ )

อ้างอิงที่ 2 รหัสเกย์ตัวที่ 1 ( I1 ) ของแกนอินเฟส

( อินพุทของวงจรแปลง 2 บิตไปเป็น 4 ระดับ )

แกนแนลที่ 1 เอาท์พุทที่ได้จากวงจรแปลง 2 บิตไปเป็น 4 ระดับของแกนอินเฟส



รูปที่ 4.10 ผลการทดลองจากวงจรแปลง 2 บิตไปเป็น 4 ระดับ เมื่อทำการป้อนอินพุต 1.6 โวลท์


อ้างอิงที่ 1 รหัสเกย์ตัวที่ 2 ( I2 ) ของแกนอินเฟส

( อินพุทของวงจรแปลง 2 บิตไปเป็น 4 ระดับ )


อ้างอิงที่ 2 รหัสเกย์ตัวที่ 1 ( I1 ) ของแกนอินเฟส

( อินพุทของวงจรแปลง 2 บิตไปเป็น 4 ระดับ )


แกนแนลที่ 1 เอาท์พุทที่ได้จากวงจรแปลง 2 บิตไปเป็น 4 ระดับของแกนควอดเจอร์เฟส



รูปที่ 4.11 ผลการทดลองจากวงจรแปลง 2 บิตไปเป็น 4 ระดับ เมื่อทำการป้อนอินพุท 1.6 โวลท์  
 อ้างอิงที่ 1 สัญญาณเอาต์พุทที่ได้จากวงจรแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล  
 อ้างอิงที่ 2 สัญญาณนาฬิกาความถี่ 256 กิโลเฮิร์ต  
 แชนแนลที่ 1 เอาต์พุทที่ได้จากวงจรแปลง 2 บิตไปเป็น 4 ระดับของแกนควอเดเจอร์เฟส  
 แชนแนลที่ 2 เอาต์พุทที่ได้จากวงจรแปลง 2 บิตไปเป็น 4 ระดับของแกนอินเฟส




รูปที่ 4.12 ผลการทดลองจากวงจรบัลลานซ์มอดูเลเตอร์ เมื่อทำการป้อนอินพุท 1.6 โวลท์ที่วงจร  
 แปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัล  
 อ้างอิงที่ 1 ข้อมูลอินพุทของวงจรบาลานซ์มอดูเลเตอร์ของแกนควอเดเจอร์เฟส  
 แชนแนลที่ 1 เอาต์พุทของวงจรบาลานซ์มอดูเลเตอร์ของแกนควอเดเจอร์เฟส  
 อ้างอิงที่ 2 ข้อมูลอินพุทของวงจรบาลานซ์มอดูเลเตอร์ของแกนอินเฟส  
 แชนแนลที่ 2 เอาต์พุทของวงจรบาลานซ์มอดูเลเตอร์ของแกนอินเฟส




รูปที่ 4.13 ผลการทดลองจากวงจรสร้างสัญญาณพาหะ วงจรสร้างสัญญาณไฟเลี้ยงและวงจรสร้างสัญญาณนาฬิกา

อ้างอิงที่ 1 เอาต์พุตของวงจรสร้างสัญญาณพาหะ 1.024 เมกกะเฮิร์ต  
 แชนแนลที่ 1 เอาต์พุตของวงจรสร้างสัญญาณไฟเลี้ยง 512 กิโลเฮิร์ต  
 แชนแนลที่ 2 เอาต์พุตของวงจรสร้างสัญญาณนาฬิกา 256 กิโลเฮิร์ต




รูปที่ 4.14 ผลการทดลองจากวงจรกรองช่วงความถี่ผ่าน 1.024 เมกกะเฮิร์ตทางภาคส่ง

แชนแนลที่ 1 อินพุตของวงจรกรองช่วงความถี่ผ่าน 1.024 เมกกะเฮิร์ต  
 แชนแนลที่ 2 เอาต์พุตของวงจรกรองช่วงความถี่ผ่าน 1.024 เมกกะเฮิร์ต  
 ช่องสัญญาณแมท เอาต์พุตทางสเปกตรัมของสัญญาณพาหะ 1.024 เมกกะเฮิร์ต




รูปที่ 4.15 ผลการทดลองจากวงจรกรองช่วงความถี่สัญญาณไฟล้ือท 512 กิโลเฮิร้ททางภาคตั้ง  
 แชนแนลที่ 1 อินพุทของวงจรกรองช่วงความถี่ผ่าน 512 กิโลเฮิร้ท  
 แชนแนลที่ 2 เอาท์พุทของวงจรกรองช่วงความถี่ผ่าน 512 กิโลเฮิร้ท  
 ช่องสัญญาณแมท เอาท์พุททางสเปกตรัมของสัญญาณไฟล้ือท 512 กิโลเฮิร้ท




รูปที่ 4.15 ผลการทดลองจากวงจรเลื่อนเฟส 90 องศาของสัญญาณพาหะทางภาคตั้ง  
 เมื่อทำการป้อนอินพุทเป็นสัญญาณโคไซน์  
 แชนแนลที่ 1 อินพุทของวงจรเลื่อนเฟส 90 องศา เป็นสัญญาณรูปโคไซน์  
 แชนแนลที่ 2 เอาท์พุทของวงจรเลื่อนเฟส 90 องศา เป็นสัญญาณรูปไซน์


4.3 ส่วนภาครับ




รูปที่ 4.17 ผลการทดลองจากวงจรกรองช่วงความถี่ผ่าน 512 กิโลเฮิร์ตทางภาครับ  
 แชนแนลที่ 1 สัญญาณอินพุตของวงจรกรองช่วงความถี่ผ่าน 512 กิโลเฮิร์ต  
 ( สัญญาณจากวงจรรวมสัญญาณทางภาคส่ง )  
 แชนแนลที่ 2 สัญญาณเอาต์พุตของวงจรกรองช่วงความถี่ผ่าน 512 กิโลเฮิร์ต  
 ( สัญญาณไฟลื้อทที่จะนำไปสู่สัญญาณ )




รูปที่ 4.18 ผลการทดลองวงจรกรองความถี่ผ่าน 1.024 เมกกะเฮิร์ตทางภาครับ  
 แชนแนลที่ 1 สัญญาณอินพุตของวงจรกรองช่วงความถี่ผ่าน 1.024 เมกกะเฮิร์ต  
 ( สัญญาณจากวงจรรวมสัญญาณทางภาคส่ง )  
 แชนแนลที่ 2 สัญญาณเอาต์พุตจากวงจรกรองความถี่ผ่าน 1.024 เมกกะเฮิร์ต  
 เป็นสัญญาณที่จะนำไปเข้าวงจรคิมอดูล



รูปที่ 4.19 ผลการทดลองจากวงจรคู่สัญญาณนาฬิกาความถี่ 256 กิโลเฮิร์ตทางภาครับ  
 แชนแนลที่ 1 สัญญาณอินพุตของวงจรคู่สัญญาณนาฬิกาความถี่ 256 กิโลเฮิร์ต  
 ซึ่งเป็นสัญญาณพัลส์อท 512 กิโลเฮิร์ต  
 แชนแนลที่ 2 สัญญาณเอาต์พุตของวงจรคู่สัญญาณนาฬิกาความถี่ 256 กิโลเฮิร์ต



รูปที่ 4.20 ผลการทดลองวงจรคู่สัญญาณพาหะความถี่ 1.024 เมกกะเฮิร์ตทางภาครับ  
 แชนแนลที่ 1 สัญญาณเอาต์พุตของวงจรคู่สัญญาณพาหะความถี่ 1.024 เมกกะเฮิร์ต  
 แชนแนลที่ 2 สัญญาณอินพุตของวงจรคู่สัญญาณพาหะความถี่ 1.024 เมกกะเฮิร์ต  
 ซึ่งเป็นสัญญาณนาฬิกาความถี่ 256 กิโลเฮิร์ต



รูปที่ 4.21 ผลการทดลองจากวงจรกึ่งสัญญาณพาหะความถี่ 1.024 เมกกะเฮิร์ตทางภาครับ


แขนแนลที่ 1 สัญญาณเอาต์พุตจากวงจรกึ่งสัญญาณพาหะความถี่

1.024 เมกกะเฮิร์ต หลังผ่านวงจรกรองช่วงความถี่ผ่าน

แขนแนลที่ 2 สัญญาณเอาต์พุตจากวงจรกึ่งสัญญาณพาหะความถี่

1.024 เมกกะเฮิร์ต

อ้างอิงที่ 1 สัญญาณนาฬิกาความถี่ 256 กิโลเฮิร์ต




รูปที่ 4.22 ผลการทดลองจากวงจรกรองช่วงความถี่สัญญาณพาหะ 1.024 เมกกะเฮิร์ตทางภาครับ

แขนแนลที่ 1 อินพุตของวงจรกรองช่วงความถี่ผ่าน 1.024 เมกกะเฮิร์ต


แขนแนลที่ 2 เอาต์พุตของวงจรกรองช่วงความถี่ผ่าน 1.024 เมกกะเฮิร์ต

ช่องสัญญาณแมท เอาต์พุตทางสเปกตรัมของสัญญาณพาหะ 1.024 เมกกะเฮิร์ต


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.23 ผลการทดลองจากวงจรเลื่อนเฟส 90 องศาของสัญญาณพาหะทางภาครับ  
 แชนแนลที่ 1 อินพุตของวงจรเลื่อนเฟส 90 องศา เป็นสัญญาณรูปโคไซน์  
 แชนแนลที่ 2 เอาท์พุทของวงจรเลื่อนเฟส 90 องศา เป็นสัญญาณรูปไซน์



รูปที่ 4.24 ผลการทดลองจากวงจรขยายสัญญาณ 4 ระดับทางภาครับ  
 แชนแนลที่ 1 อินพุตของวงจรขยายสัญญาณ 4 ระดับ ซึ่งเป็นเอาท์พุท  
 ของวงจรกรองช่วงความถี่ต่ำผ่าน 256 กิโลเฮิรท์  
 แชนแนลที่ 2 เอาท์พุทของวงจรขยายสัญญาณ 4 ระดับ




รูปที่ 4.25 ผลการทดลองของเครื่องรับส่งสัญญาณแบบ 16 QAM เมื่อทำการป้อนอินพุตเป็นสัญญาณสี่เหลี่ยมความถี่ 4 กิโลเฮิร์ต  
 แชนแนลที่ 1 สัญญาณอินพุตของเครื่องส่งสัญญาณแบบ 16 QAM ซึ่งเป็นสัญญาณรูปสี่เหลี่ยมความถี่ 4 กิโลเฮิร์ต  
 แชนแนลที่ 2 สัญญาณเอาต์พุตของเครื่องรับสัญญาณแบบ 16 QAM ซึ่งได้เป็นสัญญาณรูปสี่เหลี่ยมความถี่ 4 กิโลเฮิร์ตเหมือนทางเครื่องส่งสัญญาณแบบ 16 QAM แต่มีการหน่วงเวลาไปเล็กน้อย




ความถี่ (เมกะเฮิรต์)

รูปที่ 4.26 กราฟของวงจรกรองช่วงสัญญาณความถี่ผ่าน 1.024 เมกะเฮิรต์



รูปที่ 4.27 กราฟของวงจรกรองช่วงสัญญาณความถี่ผ่าน 512 กิโลเฮิรต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.28 กราฟของวงจรกรองสัญญาณความถี่ต่ำผ่าน 256 กิโลเฮิรต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5  
บทวิจารณ์และบทสรุป

ในส่วนของการทำงานของวงจรแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัลนั้นจะใช้กับสัญญาณความถี่ต่ำกว่า 32 กิโลเฮิรต์เนื่องจากกำหนดค่าความถี่ของสัญญาณแซมปลิง ( sampling rate ) ไว้ที่ 64 กิโลเฮิรต์ และความจุของแรมในวงจรแปลงสัญญาณอนาล็อกให้เป็นข้อมูลดิจิทัลนั้นมีค่าเพียง 2 กิโลไบต์ หากผู้ใช้ต้องการนำไปใช้งานจริงควรเพิ่มความจุแรมให้มากกว่านี้ โครงการนี้ได้สร้างวงจรนี้ขึ้นมาเพื่อป้อนสัญญาณอินพุตซึ่งเป็นข้อมูลดิจิทัลให้แก่ภาคส่งสัญญาณ หากผู้ที่ต้องการใช้งานจริงในส่วนการแปลงสัญญาณอนาล็อกเป็นข้อมูลดิจิทัลแล้วก็ควรที่จะเพิ่มส่วนของวงจรแปลงข้อมูลดิจิทัลให้เป็นสัญญาณอนาล็อกที่ภาครับเพื่อทำการแปลงข้อมูลดิจิทัลกลับไปเป็นสัญญาณอนาล็อกตามเดิม

การทำงานของภาคส่งสัญญาณนั้น การมอดูเลทสัญญาณนั้นประสบความสำเร็จแต่การส่งผ่านข้อมูลไปยังภาครับนั้นยังใช้การคัปปลิง ( coupling ) สัญญาณโดยผ่านขดลวดอยู่ซึ่งการใช้งานจริงนั้นจะประสบปัญหาเรื่องสัญญาณรบกวนสูงควรใช้สายโคแอกเซียล ( coaxial ) ในการส่งผ่านสัญญาณแทน

การทำงานของภาครับสัญญาณนั้นสามารถแยกสัญญาณมอดูเลทเพื่อนำไปคิมมอดูเลทได้และสามารถกู้สัญญาณนาฬิกาและสัญญาณพาหะจากสัญญาณไฟลือทได้แล้ว แต่สัญญาณพาหะนั้นยังให้ค่าความถี่ไม่คงที่ประกอบกับมีสัญญาณมารบกวนทางไฟเลี้ยงจึงส่งผลให้การคิมมอดูเลทสัญญาณนั้นยังไม่ประสบความสำเร็จเท่าที่ควร หากผู้ที่ต้องการศึกษาโครงการนี้แล้วนำไปใช้ควรปรับปรุงวงจรดังกล่าว ส่วนการทำงานของวงจรอื่นนั้นสามารถทำงานได้ตามที่คาดหวังไว้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**MC14046B**



**Phase Locked Loop**

The MC14046B phase locked loop contains two phase comparators, a voltage-controlled oscillator (VCO), source follower, and zener diode. The comparators have two common signal inputs,  $PCA_{in}$  and  $PCB_{in}$ . Input  $PCA_{in}$  can be used directly coupled to large voltage signals, or indirectly coupled (with a series capacitor) to small voltage signals. The self-bias circuit adjusts small voltage signals in the linear region of the amplifier. Phase comparator 1 (an exclusive OR gate) provides a digital error signal  $PC1_{out}$ , and maintains  $90^\circ$  phase shift at the center frequency between  $PCA_{in}$  and  $PCB_{in}$  signals (both at 50% duty cycle). Phase comparator 2 (with leading edge sensing logic) provides digital error signals,  $PC2_{out}$  and LD, and maintains a  $0^\circ$  phase shift between  $PCA_{in}$  and  $PCB_{in}$  signals (duty cycle is immaterial). The linear VCO produces an output signal  $VCO_{out}$  whose frequency is determined by the voltage of input  $VCO_{in}$  and the capacitor and resistors connected to pins C1A, C1B, R1, and R2. The source-follower output  $SF_{out}$  with an external resistor is used where the  $VCO_{in}$  signal is needed but no loading can be tolerated. The inhibit input  $Inh$ , when high, disables the VCO and source follower to minimize standby power consumption. The zener diode can be used to assist in power supply regulation.


Applications include FM and FSK modulation and demodulation, frequency synthesis and multiplication, frequency discrimination, tone decoding, data synchronization and conditioning, voltage-to-frequency conversion and motor speed control.

- Buffered Outputs Compatible with MHTL and Low-Power TTL
- Diode Protection on All Inputs
- Supply Voltage Range = 3.0 to 18 V
- Pin-for-Pin Replacement for CD4046B
- Phase Comparator 1 is an Exclusive OR Gate and is Duty Cycle Limited
- Phase Comparator 2 switches on Rising Edges and is not Duty Cycle Limited

**BLOCK DIAGRAM**



L SUFFIX  
CERAMIC  
CASE 620



P SUFFIX  
PLASTIC  
CASE 648



DW SUFFIX  
SOIC  
CASE 751G

**ORDERING INFORMATION**

MC14XXXBCP	Plastic
MC14XXXBCL	Ceramic
MC14XXXBDW	SOIC

$T_A = -55^\circ$  to  $125^\circ\text{C}$  for all packages.

**PIN ASSIGNMENT**

LD	1	16	VDD
PC1 <sub>out</sub>	2	15	ZENER
PCB <sub>in</sub>	3	14	PCA <sub>in</sub>
VCO <sub>out</sub>	4	13	PC2 <sub>out</sub>
INH	5	12	R2
C1A	6	11	R1
C1B	7	10	SF <sub>out</sub>
VSS	8	9	VCO <sub>in</sub>



**ELECTRICAL CHARACTERISTICS\*** ( $C_L = 50 \text{ pF}$ ,  $T_A = 25^\circ\text{C}$ )

Characteristic	Symbol	VDD Vdc	Minimum	Typical	Maximum	Units
			Device		Device	
Output Rise Time $t_{\text{rLH}} = (3.0 \text{ ns/pF}) C_L + 30 \text{ ns}$ $t_{\text{rLH}} = (1.5 \text{ ns/pF}) C_L + 15 \text{ ns}$ $t_{\text{rLH}} = (1.1 \text{ ns/pF}) C_L + 10 \text{ ns}$	$t_{\text{rLH}}$	5.0 10 15	— — —	180 90 65	350 150 110	ns
Output Fall Time $t_{\text{fHL}} = (1.5 \text{ ns/pF}) C_L + 25 \text{ ns}$ $t_{\text{fHL}} = (0.75 \text{ ns/pF}) C_L + 12.5 \text{ ns}$ $t_{\text{fHL}} = (0.55 \text{ ns/pF}) C_L + 9.5 \text{ ns}$	$t_{\text{fHL}}$	5.0 10 15	— — —	100 50 37	175 75 55	ns

**PHASE COMPARATORS 1 and 2**

Input Resistance — $\text{PCA}_{\text{in}}$	$R_{\text{in}}$	5.0	1.0	2.0	—	$\text{M}\Omega$
		10	0.2	0.4	—	
		15	0.1	0.2	—	
— $\text{PCB}_{\text{in}}$	$R_{\text{in}}$	15	150	1500	—	$\text{M}\Omega$
Minimum Input Sensitivity AC Coupled — $\text{PCA}_{\text{in}}$ C series = 1000 pF, $f = 50 \text{ kHz}$	$V_{\text{in}}$	5.0	—	200	300	mV p-p
		10	—	400	600	
		15	—	700	1050	
DC Coupled — $\text{PCA}_{\text{in}}$ , $\text{PCB}_{\text{in}}$	—	5 to 15	See Noise Immunity			

**VOLTAGE CONTROLLED OSCILLATOR (VCO)**

Maximum Frequency ( $\text{VCO}_{\text{in}} = \text{VDD}$ , $C_1 = 50 \text{ pF}$ $R_1 = 5.0 \text{ k}\Omega$ , and $R_2 = \infty$ )	$f_{\text{max}}$	5.0	0.5	0.7	—	MHz
		10	1.0	1.4	—	
		15	1.4	1.9	—	
Temperature — Frequency Stability ( $R_2 = \infty$ )	—	5.0	—	0.12	—	%/°C
		10	—	0.04	—	
		15	—	0.015	—	
Linearity ( $R_2 = \infty$ ) ( $\text{VCO}_{\text{in}} = 2.5 \text{ V} \pm 0.3 \text{ V}$ , $R_1 > 10 \text{ k}\Omega$ ) ( $\text{VCO}_{\text{in}} = 5.0 \text{ V} \pm 2.5 \text{ V}$ , $R_1 > 400 \text{ k}\Omega$ ) ( $\text{VCO}_{\text{in}} = 7.5 \text{ V} \pm 5.0 \text{ V}$ , $R_1 \geq 1000 \text{ k}\Omega$ )	—	5.0	—	1.0	—	%
		10	—	1.0	—	
		15	—	1.0	—	
Output Duty Cycle	—	5 to 15	50			%
Input Resistance — $\text{VCO}_{\text{in}}$	$R_{\text{in}}$	15	150	1500	—	$\text{M}\Omega$


**SOURCE-FOLLOWER**

Offset Voltage ( $\text{VCO}_{\text{in}}$ minus $\text{SF}_{\text{out}}$ , $\text{RSF} > 500 \text{ k}\Omega$ )	—	5.0	—	1.65	2.2	V
		10	—	1.65	2.2	
		15	—	1.65	2.2	
Linearity ( $\text{VCO}_{\text{in}} = 2.5 \text{ V} \pm 0.3 \text{ V}$ , $\text{RSF} > 50 \text{ k}\Omega$ ) ( $\text{VCO}_{\text{in}} = 5.0 \text{ V} \pm 2.5 \text{ V}$ , $\text{RSF} > 50 \text{ k}\Omega$ ) ( $\text{VCO}_{\text{in}} = 7.5 \text{ V} \pm 5.0 \text{ V}$ , $\text{RSF} > 50 \text{ k}\Omega$ )	—	5.0	—	0.1	—	%
		10	—	0.6	—	
		15	—	0.8	—	

**ZENER DIODE**

Zener Voltage ( $I_Z = 50 \mu\text{A}$ )	$V_Z$	—	6.7	7.0	7.3	V
Dynamic Resistance ( $I_Z = 1.0 \text{ mA}$ )	$R_Z$	—	—	100	—	$\Omega$

\* The formula given is for the typical characteristics only.




Refer to Waveforms in Figure 3.



Figure 1. Phase Comparators State Diagrams

Characteristic	Using Phase Comparator 1	Using Phase Comparator 2
No signal on input PCA <sub>in</sub> .	VCO in PLL system adjusts to center frequency ( $f_0$ ).	VCO in PLL system adjusts to minimum frequency ( $f_{min}$ ).
Phase angle between PCA <sub>in</sub> and PCB <sub>in</sub> .	90° at center frequency ( $f_0$ ), approaching 0° and 180° at ends of lock range ( $2f_L$ )	Always 0° in lock (positive rising edges).
Locks on harmonics of center frequency.	Yes	No
Signal input noise rejection.	High	Low
Lock frequency range ( $2f_L$ ).	The frequency range of the input signal on which the loop will stay locked if it was initially in lock; $2f_L = \text{full VCO frequency range} = f_{max} - f_{min}$ .	
Capture frequency range ( $2f_C$ ).	The frequency range of the input signal on which the loop will lock if it was initially out of lock.	
	Depends on low-pass filter characteristics (see Figure 3). $f_C \leq f_L$	$f_C = f_L$
Center frequency ( $f_0$ ).	The frequency of VCO <sub>out</sub> , when VCO <sub>in</sub> = 1/2 VDD	
VCO output frequency ( $f$ ).	$f_{min} = \frac{1}{R_2(C_1 + 32 \text{ pF})} \quad (\text{VCO input} = V_{SS})$ $f_{max} = \frac{1}{R_1(C_1 + 32 \text{ pF})} + f_{min} \quad (\text{VCO input} = V_{DD})$ <p>Where: <math>10K \leq R_1 \leq 1 \text{ M}</math>  <math>10K \leq R_2 \leq 1 \text{ M}</math>  <math>100\text{pF} \leq C_1 \leq .01 \mu\text{F}</math></p>	
Note: These equations are intended to be a design guide. Since calculated component values may be in error by as much as a factor of 4, laboratory experimentation may be required for fixed designs. Part to part frequency variation with identical passive components is typically less than ± 20%.		

Figure 2. Design Information



**Typical Low-Pass Filters**



Typically:

$$R_4 C_2 = \frac{6N}{f_{max}} - \frac{N}{2\pi \Delta f}$$

$$(R_3 + 3,000\Omega) C_2 = \frac{100N\Delta f}{f_{max}^2} - R_4 C_2$$

$$\Delta f = f_{max} - f_{min}$$



**NOTE:** Sometimes R3 is split into two series resistors each R3 + 2. A capacitor C<sub>C</sub> is then placed from the midpoint to ground. The value for C<sub>C</sub> should be such that the corner frequency of this network does not significantly affect ω<sub>n</sub>. In Figure B, the ratio of R3 to R4 sets the damping, R4 ≈ (0.1)(R3) for optimum results.

**LOW-PASS FILTER**

**Definitions:** N = Total division ratio in feedback loop  
 K<sub>φ</sub> = V<sub>DD</sub>/π for Phase Comparator 1  
 K<sub>φ</sub> = V<sub>DD</sub>/4π for Phase Comparator 2  
 K<sub>VCO</sub> =  $\frac{2\pi \Delta f_{VCO}}{V_{DD} - 2V}$   
 for a typical design ω<sub>n</sub> ≈  $\frac{2\pi f_r}{10}$  (at phase detector input)  
 ζ ≈ 0.707

Filter A	Filter B
$\omega_n = \sqrt{\frac{K_\phi K_{VCO}}{NR_3 C_2}}$	$\omega_n = \sqrt{\frac{K_\phi K_{VCO}}{NC_2(R_3 + R_4)}}$
$\zeta = \frac{N\omega_n}{2K_\phi K_{VCO}}$	$\zeta = 0.5 \omega_n (R_3 C_2 + \frac{N}{K_\phi K_{VCO}})$
$F(s) = \frac{1}{R_3 C_2 S + 1}$	$F(s) = \frac{R_3 C_2 S + 1}{S(R_3 C_2 + R_4 C_2) + 1}$

**Waveforms**




Note: for further information, see:

- (1) F. Gardner, "Phase-Lock Techniques", John Wiley and Son, New York, 1966.
- (2) G. S. Moschytz, "Miniature RC Filters Using Phase-Locked Loop", BSTJ, May, 1965.
- (3) Garth Nash, "Phase-Lock Loop Design Fundamentals", AN-535, Motorola Inc.
- (4) A. B. Przedpelski, "Phase-Locked Loop Design Articles", AR254, reprinted by Motorola Inc.

**Figure 3. General Phase-Locked Loop Connections and Waveforms**

## OUTLINE DIMENSIONS

### L SUFFIX CERAMIC DIP PACKAGE CASE 620-10 ISSUE V




**NOTES:**

1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. DIMENSION L TO CENTER OF LEAD WHEN FORMED PARALLEL.
4. DIMENSION F MAY NARROW TO 0.78 (0.030) WHERE THE LEAD ENTERS THE CERAMIC BODY.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.750	0.785	19.05	19.93
B	0.240	0.295	6.10	7.49
C	—	0.200	—	5.08
D	0.015	0.020	0.39	0.50
E	0.050 BSC		1.27 BSC	
F	0.055	0.065	1.40	1.65
G	0.100 BSC		2.54 BSC	
H	0.008	0.015	0.21	0.38
K	0.125	0.170	3.18	4.31
L	0.300 BSC		7.62 BSC	
M	0°	15°	0°	15°
N	0.020	0.040	0.51	1.01

### P SUFFIX PLASTIC DIP PACKAGE CASE 648-08 ISSUE R



**NOTES:**


1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982.
2. CONTROLLING DIMENSION: INCH.
3. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL.
4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.
5. ROUNDED CORNERS OPTIONAL.

DIM	INCHES		MILLIMETERS	
	MIN	MAX	MIN	MAX
A	0.740	0.770	18.80	19.55
B	0.250	0.270	6.35	6.85
C	0.145	0.175	3.69	4.44
D	0.015	0.021	0.39	0.53
F	0.040	0.70	1.02	1.77
G	0.100 BSC		2.54 BSC	
H	0.050 BSC		1.27 BSC	
J	0.008	0.015	0.21	0.38
K	0.110	0.130	2.80	3.30
L	0.295	0.305	7.50	7.74
M	0°	10°	0°	10°
S	0.020	0.040	0.51	1.01

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

# OUTLINE DIMENSIONS

## DW SUFFIX PLASTIC SOIC WIDE PACKAGE CASE 751G-03 ISSUE B



### NOTES:

1. DIMENSIONS ARE IN MILLIMETERS.
2. INTERPRET DIMENSIONS AND TOLERANCES PER ASME Y14.5M, 1994.
3. DIMENSIONS D AND E DO NOT INCLUDE MOLD PROTRUSION.
4. MAXIMUM MOLD PROTRUSION 0.15 PER SIDE.
5. DIMENSION B DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.13 TOTAL IN EXCESS OF THE B DIMENSION AT MAXIMUM MATERIAL CONDITION.

DIM	MILLIMETERS	
	MIN	MAX
A	2.35	2.65
A1	0.10	0.25
B	0.35	0.49
C	0.23	0.32
D	10.15	10.45
E	7.40	7.60
e	1.27 BSC	
H	10.05	10.55
h	0.25	0.75
L	0.50	0.90
theta	0°	7°

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals", must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

Mfax is a trademark of Motorola, Inc.

### How to reach us:

USA/EUROPE/Locations Not Listed: Motorola Literature Distribution;  
P.O. Box 5405, Denver, Colorado 80217. 1-303-675-2140 or 1-800-441-2447

JAPAN: Nippon Motorola Ltd.: SPD, Strategic Planning Office, 4-32-1,  
Nishi-Gotanda, Shinagawa-ku, Tokyo 141, Japan. 81-3-5487-6468

Customer Focus Center: 1-800-521-6274

Mfax™: RMFAX0 @email.sps.mot.com – TOUCHTONE 1-602-244-6609  
Motorola Fax Back System – US & Canada ONLY 1-800-774-1848  
– http://sps.motorola.com/mfax/

ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 6B Tai Ping Industrial Park,  
51 Ting Kok Road, Tai Po, N.T., Hong Kong. 852-26629298

HOME PAGE: <http://motorola.com/sps/>



**MOTOROLA**

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in Motorola data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals", must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

MC14046B/D



Integrated Device Technology, Inc.

# CMOS STATIC RAM 16K (2K x 8 BIT)

IDT6116SA  
IDT6116LA

## FEATURES:

- High-speed access and chip select times
  - Military: 20/25/35/45/55/70/90/120/150ns (max.)
  - Commercial: 15/20/25/35/45ns (max.)
- Low-power consumption
- Battery backup operation
  - 2V data retention voltage (LA version only)
- Produced with advanced CMOS high-performance technology
- CMOS process virtually eliminates alpha particle soft-error rates
- Input and output directly TTL-compatible
- Static operation: no clocks or refresh required
- Available in ceramic and plastic 24-pin DIP, 24-pin Thin Dip and 24-pin SOIC and 24-pin SOJ
- Military product compliant to MIL-STD-883, Class B

## DESCRIPTION:

The IDT6116SA/LA is a 16,384-bit high-speed static RAM organized as 2K x 8. It is fabricated using IDT's high-performance, high-reliability CMOS technology.


Access times as fast as 15ns are available. The circuit also offers a reduced power standby mode. When  $\overline{CS}$  goes HIGH, the circuit will automatically go to, and remain in, a standby power mode, as long as  $\overline{CS}$  remains HIGH. This capability provides significant system level power and cooling savings. The low-power (LA) version also offers a battery backup data retention capability where the circuit typically consumes only 1 $\mu$ W to 4 $\mu$ W operating off a 2V battery.

All inputs and outputs of the IDT6116SA/LA are TTL-compatible. Fully static asynchronous circuitry is used, requiring no clocks or refreshing for operation.

The IDT6116SA/LA is packaged in 24-pin 600 and 300 mil plastic or ceramic DIP and a 24-lead gull-wing SOIC, and a 24-lead J-bend SOJ providing high board-level packing densities.

Military grade product is manufactured in compliance to the latest version of MIL-STD-883, Class B, making it ideally suited to military temperature applications demanding the highest level of performance and reliability.

## FUNCTIONAL BLOCK DIAGRAM



3089 drw 01

The IDT logo is registered trademark of Integrated Device Technology, Inc.

**MILITARY AND COMMERCIAL TEMPERATURE RANGES**

3089 MARCH 1999

©1998 Integrated Device Technology, Inc. For latest information contact IDT's web site at [www.idt.com](http://www.idt.com) or fax-on-demand at 408-492-8391.


5.1

3089

1

MARCH 1999

**PIN CONFIGURATIONS**



3089 drw 02

DIP/SOIC/SOJ  
TOP VIEW

**PIN DESCRIPTIONS**

A0-A13	Address Inputs
I/O0-I/O7	Data Input/Output
CS	Chip Select
WE	Write Enable
OE	Output Enable
Vcc	Power
GND	Ground

3089 tbl 01

**CAPACITANCE (TA = +25°C, F = 1.0 MHz)**

Symbol	Parameter <sup>(1)</sup>	Conditions	Max.	Unit
C <sub>IN</sub>	Input Capacitance	V <sub>IN</sub> = 0V	8	pF
C <sub>I/O</sub>	I/O Capacitance	V <sub>OUT</sub> = 0V	8	pF

NOTE: 3089 tbl 03  
1. This parameter is determined by device characterization, but is not production tested.

**ABSOLUTE MAXIMUM RATINGS<sup>(1)</sup>**

Symbol	Rating	Commercial	Military	Unit
V <sub>TERM</sub> <sup>(2)</sup>	Terminal Voltage with Respect to GND	-0.5 to +7.0	-0.5 to +7.0	V
T <sub>A</sub>	Operating Temperature	0 to +70	-55 to +125	°C
T <sub>BIAS</sub>	Temperature Under Bias	-55 to +125	-65 to +135	°C
T <sub>STG</sub>	Storage Temperature	-55 to +125	-65 to +150	°C
P <sub>T</sub>	Power Dissipation	1.0	1.0	W
I <sub>OUT</sub>	DC Output Current	50	50	mA

NOTE: 3089 tbl 04  
1. Stresses greater than those listed under ABSOLUTE MAXIMUM RATINGS may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect reliability.  
2. V<sub>TERM</sub> must not exceed V<sub>CC</sub> +0.5V.

**TRUTH TABLE<sup>(1)</sup>**

Mode	CS	OE	WE	I/O
Standby	H	X	X	High-Z
Read	L	L	H	DATA <sub>OUT</sub>
Read	L	H	H	High-Z
Write	L	X	L	DATA <sub>IN</sub>

NOTE: 3089 tbl 02  
1. H = V<sub>HH</sub>, L = V<sub>LL</sub>, X = Don't Care.

**RECOMMENDED OPERATING TEMPERATURE AND SUPPLY VOLTAGE**

Grade	Ambient Temperature	GND	VCC
Military	-55°C to +125°C	0V	5.0V ± 10%
Commercial	0°C to +70°C	0V	5.0V ± 10%

3089 tbl 05

**RECOMMENDED DC OPERATING CONDITIONS**

Symbol	Parameter	Min.	Typ.	Max.	Unit
Vcc	Supply Voltage	4.5	5.0	5.5 <sup>(2)</sup>	V
GND	Supply Ground	0	0	0	V
V <sub>IH</sub>	Input High Voltage	2.2	3.5	Vcc + 0.5	V
V <sub>IL</sub>	Input Low Voltage	-0.5 <sup>(1)</sup>	—	0.8	V

**NOTES:**

- V<sub>IL</sub> (min.) = -3.0V for pulse width less than 20ns, once per cycle.
- V<sub>IH</sub> must not exceed Vcc + 0.5V.

3089 tbl 08

**DC ELECTRICAL CHARACTERISTICS**

Vcc = 5.0V ± 10%

Symbol	Parameter	Test Conditions	IDT6116SA		IDT6116LA		Unit	
			Min.	Max.	Min.	Max.		
I <sub>IL</sub>	Input Leakage Current	Vcc = Max., V <sub>IN</sub> = GND to Vcc	MIL	—	10	—	5	μA
			COM'L	—	5	—	2	
I <sub>OL</sub>	Output Leakage Current	Vcc = Max. CS = V <sub>IH</sub> , V <sub>OUT</sub> = GND to Vcc	MIL	—	10	—	5	μA
			COM'L	—	5	—	2	
V <sub>OL</sub>	Output Low Voltage	I <sub>OL</sub> = 8mA, Vcc = Min.	—	0.4	—	0.4	V	
V <sub>OH</sub>	Output High Voltage	I <sub>OH</sub> = -4mA, Vcc = Min.	2.4	—	2.4	—	V	

3089 tbl 07

**DC ELECTRICAL CHARACTERISTICS (1)**

Vcc = 5.0V ± 10%, V<sub>LC</sub> = 0.2V, V<sub>HC</sub> = Vcc - 0.2V

Symbol	Parameter	Power	6116SA15 <sup>(2)</sup> 6116LA15 <sup>(2)</sup>		6116SA20 6116LA20		6116SA25 6116LA25		6116SA35 6116LA35		Unit
			Com'l.	Mil.	Com'l.	Mil.	Com'l.	Mil.	Com'l.	Mil.	
I <sub>CC1</sub>	Operating Power Supply Current, CS ≤ V <sub>IL</sub> , Outputs Open, Vcc = Max., f = 0	SA	105	—	105	130	80	90	80	90	mA
		LA	95	—	95	120	75	85	75	85	
I <sub>CC2</sub>	Dynamic Operating Current, CS ≤ V <sub>IL</sub> , Vcc = Max., Outputs Open, f = f <sub>MAX</sub> <sup>(4)</sup>	SA	150	—	130	150	120	135	100	115	mA
		LA	140	—	120	140	110	125	95	105	
I <sub>SB</sub>	Standby Power Supply Current (TTL Level) CS ≥ V <sub>IH</sub> , Vcc = Max., Outputs Open, f = f <sub>MAX</sub> <sup>(4)</sup>	SA	40	—	40	50	40	45	25	35	mA
		LA	35	—	35	45	35	40	25	30	
I <sub>SB1</sub>	Full Standby Power Supply Current (CMOS Level), CS ≥ V <sub>HC</sub> , Vcc = Max., V <sub>IN</sub> ≥ V <sub>HC</sub> or V <sub>IN</sub> ≤ V <sub>LC</sub> , f = 0	SA	2	—	2	10	2	10	2	10	mA
		LA	0.1	—	0.1	0.9	0.1	0.9	0.1	0.9	

**NOTES:**

- All values are maximum guaranteed values.
- 0°C to +70°C temperature range only.
- 55°C to +125°C temperature range only.
- f<sub>MAX</sub> = 1/T<sub>AC</sub>, only address inputs are cycling at f<sub>MAX</sub>, f = 0 means address inputs are not changing.

3089 tbl 08

3089 tbl 09

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 未经许可，不得复制或传播。如有违反，将依法追究法律责任。所有权利保留。如有更改，恕不另行通知。

DC ELECTRICAL CHARACTERISTICS (1) (Continued)

VCC = 5.0V ± 10%, VLC = 0.2V, VHC = VCC - 0.2V

Symbol	Parameter	Power	6116SA45 6116LA45		6116SA55(2) 6116LA55(2)		6116SA70(2) 6116LA70(2)		6116SA90(2) 6116LA90(2)		6116SA120(2) 6116LA120(2)		6116SA150(2) 6116LA150(2)		Unit
			Com'l.	Mil.	Com'l.	Mil.	Com'l.	Mil.	Com'l.	Mil.	Com'l.	Mil.	Com'l.	Mil.	
ICC1	Operating Power Supply Current, $\overline{CS} \leq V_{IL}$ , Outputs Open, $V_{CC} = \text{Max.}$ , $f = 0$	SA	80	90	—	90	—	90	—	90	—	90	—	90	mA
		LA	75	85	—	85	—	85	—	85	—	85	—	85	
ICC2	Dynamic Operating Current, $\overline{CS} \leq V_{IL}$ , $V_{CC} = \text{Max.}$ , Outputs Open, $f = f_{MAX}^{(4)}$	SA	100	100	—	100	—	100	—	100	—	100	—	90	mA
		LA	90	95	—	90	—	90	—	85	—	85	—	85	
ISB	Standby Power Supply Current (TTL Level) $\overline{CS} \geq V_{IH}$ , $V_{CC} = \text{Max.}$ , Outputs Open, $f = f_{MAX}^{(4)}$	SA	25	25	—	25	—	25	—	25	—	25	—	25	mA
		LA	20	20	—	20	—	20	—	25	—	15	—	15	
ISB1	Full Standby Power Supply Current (CMOS Level), $\overline{CS} \geq V_{HC}$ , $V_{CC} = \text{Max.}$ , $V_{IN} \geq V_{HC}$ or $V_{IN} \leq V_{LC}$ , $f = 0$	SA	2	10	—	10	—	10	—	10	—	10	—	10	mA
		LA	0.1	0.9	—	0.9	—	0.9	—	0.9	—	0.9	—	0.9	

- NOTES:
- All values are maximum guaranteed values.
  - 0°C to +70°C temperature range only.
  - 55°C to +125°C temperature range only.
  - $f_{MAX} = 1/t_{RC}$ , only address inputs are toggling at  $f_{MAX}$ ,  $f = 0$  means address inputs are not changing.

3089 tbl 09

DATA RETENTION CHARACTERISTICS OVER ALL TEMPERATURE RANGES


(LA Version Only) VLC = 0.2V, VHC = VCC - 0.2V

Symbol	Parameter	Test Conditions	Min.	Typ. <sup>(1)</sup>		Max.		Unit	
				V <sub>CC</sub> 2.0V	V <sub>CC</sub> 3.0V	V <sub>CC</sub> 2.0V	V <sub>CC</sub> 3.0V		
VDR	VCC for Data Retention	—	2.0	—	—	—	—	V	
ICCDR	Data Retention Current	$\overline{CS} \geq V_{HC}$	MIL	—	0.5	1.5	200	300	μA
			COM'L	—	0.5	1.5	20	30	
t <sub>CDR</sub> <sup>(3)</sup>	Data Deselect to Data Retention Time	$V_{IN} \geq V_{HC}$ or $\leq V_{LC}$	—	0	—	—	—	ns	
t <sub>RC</sub> <sup>(3)</sup>	Operation Recovery Time	—	t <sub>RC</sub> <sup>(2)</sup>	—	—	—	—	ns	
I <sub>ILI</sub>	Input Leakage Current	—	—	—	—	2	2	μA	

- NOTES:
- T<sub>A</sub> = +25°C
  - t<sub>RC</sub> = Read Cycle Time.
  - This parameter is guaranteed by device characterization, but is not production tested.

3089 tbl 10

LOW  $V_{CC}$  DATA RETENTION WAVEFORM



AC TEST CONDITIONS

Input Pulse Levels	GND to 3.0V
Input Rise/Fall Times	5ns
Input Timing Reference Levels	1.5V
Output Reference Levels	1.5V
AC Test Load	See Figures 1 and 2




Figure 1. AC Test Load




Figure 2. AC Test Load  
(for  $t_{OLZ}$ ,  $t_{CLZ}$ ,  $t_{OHZ}$ ,  
 $t_{WHZ}$ ,  $t_{CHZ}$  &  $t_{OW}$ )

\*Including scope and jig.

**AC ELECTRICAL CHARACTERISTICS** (V<sub>CC</sub> = 5V ± 10%, All Temperature Ranges)

Symbol	Parameter	6116SA15 <sup>(1)</sup> 6116LA15 <sup>(1)</sup>		6116SA20- 6116LA20		6116SA25 6116LA25		6116SA35 6116LA35		Unit
		Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	
<b>READ CYCLE</b>										
t <sub>RC</sub>	Read Cycle Time	15	—	20	—	25	—	35	—	ns
t <sub>AA</sub>	Address Access Time	—	15	—	19	—	25	—	35	ns
t <sub>ACS</sub>	Chip Select Access Time	—	15	—	20	—	25	—	35	ns
t <sub>CLZ</sub> <sup>(3)</sup>	Chip Select to Output in Low-Z	5	—	5	—	5	—	5	—	ns
t <sub>OE</sub>	Output Enable to Output Valid	—	10	—	10	—	13	—	20	ns
t <sub>OLZ</sub> <sup>(3)</sup>	Output Enable to Output in Low-Z	0	—	0	—	5	—	5	—	ns
t <sub>CHZ</sub> <sup>(3)</sup>	Chip Deselect to Output in High-Z	—	10	—	11	—	12	—	15	ns
t <sub>OHZ</sub> <sup>(3)</sup>	Output Disable to Output in High-Z	—	8	—	8	—	10	—	13	ns
t <sub>OH</sub>	Output Hold from Address Change	5	—	5	—	5	—	5	—	ns
t <sub>PU</sub> <sup>(3)</sup>	Chip Select to Power-Up Time	0	—	0	—	0	—	0	—	ns
t <sub>PD</sub> <sup>(3)</sup>	Chip Deselect to Power-Down Time	—	15	—	20	—	25	—	35	ns

3089 tbl 12

**AC ELECTRICAL CHARACTERISTICS** (V<sub>CC</sub> = 5V ± 10%, All Temperature Ranges) (Continued)

Symbol	Parameter	6116SA45 6116LA45		6116SA55 <sup>(2)</sup> 6116LA55 <sup>(2)</sup>		6116SA70 <sup>(2)</sup> 6116LA70 <sup>(2)</sup>		6116SA90 <sup>(2)</sup> 6116LA90 <sup>(2)</sup>		6116SA120 <sup>(2)</sup> 6116LA120 <sup>(2)</sup>		6116SA150 <sup>(2)</sup> 6116LA150 <sup>(2)</sup>		Unit
		Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	
<b>READ CYCLE</b>														
t <sub>RC</sub>	Read Cycle Time	45	—	55	—	70	—	90	—	120	—	150	—	ns
t <sub>AA</sub>	Address Access Time	—	45	—	55	—	70	—	90	—	120	—	150	ns
t <sub>ACS</sub>	Chip Select Access Time	—	45	—	50	—	65	—	90	—	120	—	150	ns
t <sub>CLZ</sub> <sup>(3)</sup>	Chip Select to Output in Low-Z	5	—	5	—	5	—	5	—	5	—	5	—	ns
t <sub>OE</sub>	Output Enable to Output Valid	—	25	—	40	—	50	—	60	—	80	—	100	ns
t <sub>OLZ</sub> <sup>(3)</sup>	Output Enable to Output in Low-Z	5	—	5	—	5	—	5	—	5	—	5	—	ns
t <sub>CHZ</sub> <sup>(3)</sup>	Chip Deselect to Output in High-Z	—	20	—	30	—	35	—	40	—	40	—	40	ns
t <sub>OHZ</sub> <sup>(3)</sup>	Output Disable to Output in High-Z	—	15	—	30	—	35	—	40	—	40	—	40	ns
t <sub>OH</sub>	Output Hold from Address Change	5	—	5	—	5	—	5	—	5	—	5	—	ns


**NOTES:**

- 0°C to +70°C temperature range only.
- 55°C to +125°C temperature range only.
- This parameter guaranteed with the AC Load (Figure 2) by device characterization, but is not production tested.

3089 tbl 13


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**TIMING WAVEFORM OF READ CYCLE NO. 1 (1, 3)**




3089 drw 06

**TIMING WAVEFORM OF READ CYCLE NO. 2 (1, 2, 4)**



3089 drw 07

**TIMING WAVEFORM OF READ CYCLE NO. 3 (1, 3, 4)**



3089 drw 08

**NOTES:**

1. WE is HIGH for Read cycle.
2. Device is continuously selected, CS is LOW.
3. Address valid prior to or coincident with CS transition LOW.
4. OE is LOW.
5. Transition is measured ±500mV from steady state.

การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC ELECTRICAL CHARACTERISTICS (V<sub>CC</sub> = 5V ± 10%, All Temperature Ranges)

Symbol	Parameter	6116SA15 <sup>(1)</sup> 6116LA15 <sup>(1)</sup>		6116SA20 6116LA20		6116SA25 6116LA25		6116SA35 6116LA35		Unit
		Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	
<b>WRITE CYCLE</b>										
t <sub>WC</sub>	Write Cycle Time	15	—	20	—	25	—	35	—	ns
t <sub>cw</sub>	Chip Select to End-of-Write	13	—	15	—	17	—	25	—	ns
t <sub>AW</sub>	Address Valid to End-of-Write	14	—	15	—	17	—	25	—	ns
t <sub>AS</sub>	Address Set-up Time	0	—	0	—	0	—	0	—	ns
t <sub>WP</sub>	Write Pulse Width	12	—	12	—	15	—	20	—	ns
t <sub>WR</sub>	Write Recovery Time	0	—	0	—	0	—	0	—	ns
t <sub>WHZ</sub> <sup>(3)</sup>	Write to Output in High-Z	—	7	—	8	—	16	—	20	ns
t <sub>DW</sub>	Data to Write Time Overlap	12	—	12	—	13	—	15	—	ns
t <sub>DH</sub> <sup>(4)</sup>	Data Hold from Write Time	0	—	0	—	0	—	0	—	ns
t <sub>OW</sub> <sup>(3,4)</sup>	Output Active from End-of-Write	0	—	0	—	0	—	0	—	ns

3089 tbl 14

AC ELECTRICAL CHARACTERISTICS (V<sub>CC</sub> = 5V ± 10%, All Temperature Ranges)

Symbol	Parameter	6116SA45 6116LA45		6116SA55 <sup>(2)</sup> 6116LA55 <sup>(2)</sup>		6116SA70 <sup>(2)</sup> 6116LA70 <sup>(2)</sup>		6116SA90 <sup>(2)</sup> 6116LA90 <sup>(2)</sup>		6116SA120 <sup>(2)</sup> 6116LA120 <sup>(2)</sup>		6116SA150 <sup>(2)</sup> 6116LA150 <sup>(2)</sup>		Unit
		Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	
<b>WRITE CYCLE</b>														
t <sub>WC</sub>	Write Cycle Time	45	—	55	—	70	—	90	—	120	—	150	—	ns
t <sub>cw</sub>	Chip Select to End of Write	30	—	40	—	40	—	55	—	70	—	90	—	ns
t <sub>AW</sub>	Address Valid to End of Write	30	—	45	—	65	—	80	—	105	—	120	—	ns
t <sub>AS</sub>	Address Set-up Time	0	—	5	—	15	—	15	—	20	—	20	—	ns
t <sub>WP</sub>	Write Pulse Width	25	—	40	—	40	—	55	—	70	—	90	—	ns
t <sub>WR</sub>	Write Recovery Time	0	—	5	—	5	—	5	—	5	—	10	—	ns
t <sub>WHZ</sub> <sup>(3)</sup>	Write to Output in High-Z	—	25	—	30	—	35	—	40	—	40	—	40	ns
t <sub>DW</sub>	Data to Write Time Overlap	20	—	25	—	30	—	30	—	35	—	40	—	ns
t <sub>DH</sub> <sup>(4)</sup>	Data Hold from Write Time	0	—	5	—	5	—	5	—	5	—	10	—	ns
t <sub>OW</sub> <sup>(3,4)</sup>	Output Active from End of Write	0	—	0	—	0	—	0	—	0	—	0	—	ns

NOTES:


- 0°C to +70°C temperature range only.
- 55°C to +125°C temperature range only.
- This parameter guaranteed with AC Load (Figure 2) by device characterization; but is not production tested.
- The specification for t<sub>DH</sub> must be met by the device supplying write data to the RAM under all operation conditions. Although t<sub>DH</sub> and t<sub>OW</sub> values will vary over voltage and temperature, the actual t<sub>DH</sub> will always be smaller than the actual t<sub>OW</sub>.

3089 tbl 15

3089 tbl 15


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังเป็นให้ข้อมูลเบื้องต้นและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TIMING WAVEFORM OF WRITE CYCLE NO. 1, ( $\overline{WE}$  CONTROLLED TIMING) (1, 2, 5, 7)



3089 drw 09

TIMING WAVEFORM OF WRITE CYCLE NO. 2, ( $\overline{CS}$  CONTROLLED TIMING) (1, 2, 3, 5, 7)




3089 drw 10

NOTES:

1.  $\overline{WE}$  or  $\overline{CS}$  must be HIGH during all address transitions.
2. A write occurs during the overlap of a LOW  $\overline{CS}$  and a LOW  $\overline{WE}$ .
3.  $tWR$  is measured from the earlier of  $\overline{CS}$  or  $\overline{WE}$  going HIGH to the end of the write cycle.
4. During this period, the I/O pins are in the output state and the input signals must not be applied.
5. If the  $\overline{CS}$  LOW transition occurs simultaneously with or after the  $\overline{WE}$  LOW transition, the outputs remain in the high-impedance state.
6. Transition is measured  $\pm 500mV$  from steady state.
7.  $\overline{OE}$  is continuously HIGH. If  $\overline{OE}$  is LOW during a  $\overline{WE}$  controlled write cycle, the write pulse width must be the larger of  $tWP$  or  $(tWR + tOW)$  to allow the I/O drivers to turn off and data to be placed on the bus for the required  $tOW$ . If  $\overline{OE}$  is HIGH during a  $\overline{WE}$  controlled write cycle, this requirement does not apply and the write pulse is the specified  $tWP$ . For a  $\overline{CS}$  controlled write cycle,  $\overline{OE}$  may be LOW with no degradation to  $tOW$ .

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและข้อมูลเชิงลึกซึ่งปรากฏในเอกสารทุกครั้งที่มีการนำไปใช้

ORDERING INFORMATION



3089 drw 11

# ADC0801/ADC0802/ADC0803/ADC0804/ADC0805

## 8-Bit $\mu$ P Compatible A/D Converters

### General Description

The ADC0801, ADC0802, ADC0803, ADC0804 and ADC0805 are CMOS 8-bit successive approximation A/D converters that use a differential potentiometric ladder—similar to the 256R products. These converters are designed to allow operation with the NSC800 and INS8080A derivative control bus with TRI-STATE<sup>2</sup> output latches directly driving the data bus. These A/Ds appear like memory locations or I/O ports to the microprocessor and no interfacing logic is needed.

Differential analog voltage inputs allow increasing the common-mode rejection and offsetting the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding any smaller analog voltage span to the full 8 bits of resolution.

- Differential analog voltage inputs
- Logic inputs and outputs meet both MOS and TTL voltage level specifications
- Works with 2.5V (LM336) voltage reference
- On-chip clock generator
- 0V to 5V analog input voltage range with single 5V supply
- No zero adjust required
- 0.3" standard width 20-pin DIP package
- 20-pin molded chip carrier or small outline package
- Operates ratiometrically or with 5 V<sub>DC</sub>, 2.5 V<sub>DC</sub>, or analog span adjusted voltage reference


### Features

- Compatible with 8080  $\mu$ P derivatives—no interfacing logic needed - access time - 135 ns
- Easy interface to all microprocessors, or operates "stand alone"

### Key Specifications


- Resolution 8 bits
- Total error = 1/4 LSB,  $\pm 1/2$  LSB and  $\pm 1$  LSB
- Conversion time 100  $\mu$ s

### Typical Applications



TL/H/5671-1

8080 Interface



TL/H/5671-31

Error Specification (Includes Full-Scale, Zero Error, and Non-Linearity)

Part Number	Full-Scale Adjusted	V <sub>REF/2</sub> = 2.500 V <sub>DC</sub> (No Adjustments)	V <sub>REF/2</sub> = No Connection (No Adjustments)
ADC0801	$\pm 1/4$ LSB		
ADC0802		$\pm 1/2$ LSB	
ADC0803	$\pm 1/2$ LSB		
ADC0804		$\pm 1$ LSB	
ADC0805			$\pm 1$ LSB

ADC0801/ADC0802/ADC0803/ADC0804/ADC0805

### Absolute Maximum Ratings (Notes 1 & 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage (V <sub>CC</sub> ) (Note 3)	6.5V
Voltage	
Logic Control Inputs	-0.3V to +18V
At Other Input and Outputs	-0.3V to (V <sub>CC</sub> + 0.3V)
Lead Temp. (Soldering, 10 seconds)	260°C
Dual-In-Line Package (plastic)	300°C
Dual-In-Line Package (ceramic)	
Surface Mount Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C

Storage Temperature Range	-65°C to +150°C
Package Dissipation at T <sub>A</sub> = 25°C	875 mW
ESD Susceptibility (Note 10)	800V

### Operating Ratings (Notes 1 & 2)

Temperature Range	T <sub>MIN</sub> ≤ T <sub>A</sub> ≤ T <sub>MAX</sub>
ADC0801/02LJ, ADC0802LJ/883	-55°C ≤ T <sub>A</sub> ≤ +125°C
ADC0801/02/03/04LCJ	-40°C ≤ T <sub>A</sub> ≤ +85°C
ADC0801/02/03/05LCN	-40°C ≤ T <sub>A</sub> ≤ +85°C
ADC0804LCN	0°C ≤ T <sub>A</sub> ≤ +70°C
ADC0802/03/04LCV	0°C ≤ T <sub>A</sub> ≤ +70°C
ADC0802/03/04LCWM	0°C ≤ T <sub>A</sub> ≤ +70°C
Range of V <sub>CC</sub>	4.5 V <sub>DC</sub> to 6.3 V <sub>DC</sub>

### Electrical Characteristics

The following specifications apply for V<sub>CC</sub> = 5 V<sub>DC</sub>, T<sub>MIN</sub> ≤ T<sub>A</sub> ≤ T<sub>MAX</sub> and f<sub>CLK</sub> = 640 kHz unless otherwise specified.

Parameter	Conditions	Min	Typ	Max	Units
ADC0801: Total Adjusted Error (Note 8)	With Full-Scale Adj. (See Section 2.5.2)			± 1/4	LSB
ADC0802: Total Unadjusted Error (Note 8)	V <sub>REF</sub> /2 = 2.500 V <sub>DC</sub>			± 1/2	LSB
ADC0803: Total Adjusted Error (Note 8)	With Full-Scale Adj. (See Section 2.5.2)			± 1/2	LSB
ADC0804: Total Unadjusted Error (Note 8)	V <sub>REF</sub> /2 = 2.500 V <sub>DC</sub>			± 1	LSB
ADC0805: Total Unadjusted Error (Note 8)	V <sub>REF</sub> /2-No Connection			± 1	LSB
V <sub>REF</sub> /2 Input Resistance (Pin 9)	ADC0801/02/03/05 ADC0804 (Note 9)	2.5 0.75	8.0 1.1		kΩ kΩ
Analog Input Voltage Range	(Note 4) V(-) or V(+)	Grnd-0.05		V <sub>CC</sub> + 0.05	V <sub>DC</sub>
DC Common-Mode Error	Over Analog Input Voltage Range		± 1/16	± 1/8	LSB
Power Supply Sensitivity	V <sub>CC</sub> = 5 V <sub>DC</sub> ± 10% Over Allowed V <sub>IN</sub> (+) and V <sub>IN</sub> (-) Voltage Range (Note 4)		± 1/16	± 1/8	LSB

### AC Electrical Characteristics

The following specifications apply for V<sub>CC</sub> = 5 V<sub>DC</sub> and T<sub>A</sub> = 25°C unless otherwise specified.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
T <sub>C</sub>	Conversion Time	f <sub>CLK</sub> = 640 kHz (Note 6)	103		114	μs
T <sub>C</sub>	Conversion Time	(Note 5, 6)	66		73	1/f <sub>CLK</sub>
f <sub>CLK</sub>	Clock Frequency Clock Duty Cycle	V <sub>CC</sub> = 5V, (Note 5) (Note 5)	100 40	640	1460 60	kHz %
CR	Conversion Rate in Free-Running Mode	INTR tied to WR with CS = 0 V <sub>DC</sub> , f <sub>CLK</sub> = 640 kHz	8770		9708	conv/s
t <sub>W(WR)</sub>	Width of WR Input (Start Pulse Width)	CS = 0 V <sub>DC</sub> (Note 7)	100			ns
t <sub>ACC</sub>	Access Time (Delay from Falling Edge of RD to Output Data Valid)	C <sub>L</sub> = 100 pF		135	200	ns
t <sub>HL</sub> , t <sub>OH</sub>	TRI-STATE Control (Delay from Rising Edge of RD to Hi-Z State)	C <sub>L</sub> = 10 pF, R <sub>L</sub> = 10k (See TRI-STATE Test Circuits)		125	200	ns
t <sub>WR</sub> , t <sub>RI</sub>	Delay from Falling Edge of WR or RD to Reset of INTR			300	450	ns
C <sub>IN</sub>	Input Capacitance of Logic Control Inputs			5	7.5	pF
C <sub>OUT</sub>	TRI-STATE Output Capacitance (Data Buffers)			5	7.5	pF

CONTROL INPUTS (Note: CLK IN (Pin 4) is the input of a Schmitt trigger circuit and is therefore specified separately)

V <sub>IN</sub> (1)	Logical "1" Input Voltage (Except Pin 4 CLK IN)	V <sub>CC</sub> = 5.25 V <sub>DC</sub>	2.0		15	V <sub>DC</sub>
---------------------	---	--	-----	--	----	-----------------

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## AC Electrical Characteristics (Continued)

The following specifications apply for  $V_{CC} = 5V_{DC}$  and  $T_{MIN} \leq T_A \leq T_{MAX}$ , unless otherwise specified.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
<b>CONTROL INPUTS</b> (Note: CLK IN (Pin 4) is the input of a Schmitt trigger circuit and is therefore specified separately)						
$V_{IN(0)}$	Logical "0" Input Voltage (Except Pin 4 CLK IN)	$V_{CC} = 4.75 V_{DC}$			0.8	$V_{DC}$
$I_{IN(1)}$	Logical "1" Input Current (All Inputs)	$V_{IN} = 5 V_{DC}$		0.005	1	$\mu A_{DC}$
$I_{IN(0)}$	Logical "0" Input Current (All Inputs)	$V_{IN} = 0 V_{DC}$	-1	-0.005		$\mu A_{DC}$
<b>CLOCK IN AND CLOCK R</b>						
$V_{T+}$	CLK IN (Pin 4) Positive Going Threshold Voltage		2.7	3.1	3.5	$V_{DC}$
$V_{T-}$	CLK IN (Pin 4) Negative Going Threshold Voltage		1.5	1.8	2.1	$V_{DC}$
$V_H$	CLK IN (Pin 4) Hysteresis ( $V_{T+} - V_{T-}$ )		0.6	1.3	2.0	$V_{DC}$
$V_{OUT(0)}$	Logical "0" CLK R Output Voltage	$I_O = 360 \mu A$ $V_{CC} = 4.75 V_{DC}$			0.4	$V_{DC}$
$V_{OUT(1)}$	Logical "1" CLK R Output Voltage	$I_O = -360 \mu A$ $V_{CC} = 4.75 V_{DC}$	2.4			$V_{DC}$
<b>DATA OUTPUTS AND INTR</b>						
$V_{OUT(0)}$	Logical "0" Output Voltage Data Outputs INTR Output	$I_{OUT} = 1.6 mA, V_{CC} = 4.75 V_{DC}$ $I_{OUT} = 1.0 mA, V_{CC} = 4.75 V_{DC}$			0.4 0.4	$V_{DC}$ $V_{DC}$
$V_{OUT(1)}$	Logical "1" Output Voltage	$I_O = -360 \mu A, V_{CC} = 4.75 V_{DC}$	2.4			$V_{DC}$
$V_{OUT(1)}$	Logical "1" Output Voltage	$I_O = -10 \mu A, V_{CC} = 4.75 V_{DC}$	4.5			$V_{DC}$
$I_{OUT}$	TRI-STATE Disabled Output Leakage (All Data Buffers)	$V_{OUT} = 0 V_{DC}$ $V_{OUT} = 5 V_{DC}$	-3		3	$\mu A_{DC}$ $\mu A_{DC}$
$I_{SOURCE}$		$V_{OUT}$ Short to Gnd, $T_A = 25^\circ C$	4.5	6		$mA_{DC}$
$I_{SINK}$		$V_{OUT}$ Short to $V_{CC}$ , $T_A = 25^\circ C$	9.0	16		$mA_{DC}$
<b>POWER SUPPLY</b>						
$I_{CC}$	Supply Current (Includes Ladder Current)	$f_{CLK} = 640 kHz$ , $V_{REF}/2 = NC$ , $T_A = 25^\circ C$ and $CS = 5V$				
	ADC0801/02/03/04LCJ/05 ADC0804LCN/LCV/LCWM			1.1 1.9	1.8 2.5	$mA$ $mA$

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to Gnd, unless otherwise specified. The separate A\_Gnd point should always be wired to the D\_Gnd.

Note 3: A zener diode exists, internally, from  $V_{CC}$  to Gnd and has a typical breakdown voltage of  $7 V_{CC}$ .

Note 4: For  $V_{IN(-)} \geq V_{IN(+)}$  the digital output code will be 0000 0000. Two on-chip diodes are tied to each analog input (see block diagram) which will forward conduct for analog input voltages one diode drop below ground or one diode drop greater than the  $V_{CC}$  supply. Be careful, during testing at low  $V_{CC}$  levels (4.5V), as high level analog inputs (5V) can cause this input diode to conduct—especially at elevated temperatures, and cause errors for analog inputs near full-scale. The spec allows 50 mV forward bias of either diode. This means that as long as the analog  $V_{IN}$  does not exceed the supply voltage by more than 50 mV, the output code will be correct. To achieve an absolute 0  $V_{DC}$  to 5  $V_{DC}$  input voltage range will therefore require a minimum supply voltage of  $4.950 V_{DC}$  over temperature variations, initial tolerance and loading.

Note 5: Accuracy is guaranteed at  $f_{CLK} = 640 kHz$ . At higher clock frequencies accuracy can degrade. For lower clock frequencies, the duty cycle limits can be extended so long as the minimum clock high time interval or minimum clock low time interval is no less than 275 ns.

Note 6: With an asynchronous start pulse, up to 8 clock periods may be required before the internal clock phases are proper to start the conversion process. The start request is internally latched, see Figure 2 and section 2.0.

Note 7: The CS input is assumed to bracket the WR strobe input and therefore timing is dependent on the WR pulse width. An arbitrarily wide pulse width will hold the converter in a reset mode and the start of conversion is initiated by the low to high transition of the WR pulse (see timing diagrams).

Note 8: None of these A/Ds requires a zero adjust (see section 2.5.1). To obtain zero code at other analog input voltages see section 2.5 and Figure 5.

Note 9: The  $V_{REF}/2$  pin is the center point of a two-resistor divider connected from  $V_{CC}$  to ground. In all versions of the ADC0801, ADC0802, A0803, and ADC0805, and in the ADC0804LCJ, each resistor is typically 16 k $\Omega$ . In all versions of the ADC0804 except the ADC0804LCJ, each resistor is typically 2.2 k $\Omega$ .

Note 10: Human body model, 100 pF discharged through a 1.5 k $\Omega$  resistor.

## กิตติกรรมประกาศ

ปริญญาานิพนธ์ฉบับนี้จะไม่สามารถเสร็จสมบูรณ์ได้ ถ้าไม่ได้รับคำแนะนำจาก อาจารย์สมเกียรติ ฤกษ์วีระบุญ ขอขอบคุณอาจารย์ที่ให้คำปรึกษาและคำแนะนำที่ดีมาโดยตลอด

นอกจากนี้ก็ต้องขอขอบพระคุณ อาจารย์ทุกท่านในสถาบันที่ได้สั่งสอนคณะผู้จัดทำจนมีความรู้ความสามารถจนถึงทุกวันนี้

ขอขอบใจนายอธิป ราญมีชัย และนางสาวอุษณีย์ ศุภณิศ ในความร่วมมือและความช่วยเหลือจน ปริญญาานิพนธ์ฉบับนี้สามารถเสร็จสมบูรณ์ได้

ผู้จัดทำหวังว่ารายงานฉบับนี้จะเป็นประโยชน์แก่ผู้อ่านและสนใจเรื่องการส่งสัญญาณดิจิทัล ไม่มากนักน้อย หากรายงานฉบับนี้มีข้อผิดพลาดประการใดขออภัยไว้ ณ ที่นี้ด้วย

ผู้จัดทำ

นางสาวทิพวรรณ เลิศรณพงศ์

นางสาววิชุดา พลพรพิสิฐ



## หนังสืออ้างอิง

1. Arther B. Williams Fred J. Taylor , “ Electronic Filter Design Handbook “ , Second Edition , McGraw Hill Publishing Company
2. David R Smith , “ Digital Transmission Systems “ , Third Edition , Van Nostrand Reinhold Company
3. ทฤษฎีและการออกแบบวงจรดิจิทัล เล่มที่ 2 , บัณฑิต บัณฑิต บัณฑิต รัฐวุฒิ ประทุมราช รุ่งแสง เครือไวศวรรณ วันชัย คุณากรวงศ์ , สำนักพิมพ์ฟิสิกส์เซ็นเตอร์
4. เครื่องรับส่งวิทยุ และระบบวิทยุสื่อสาร , สุชาติ กังวารจิตต์ , สำนักพิมพ์ ซีเอ็ด

