

การออกแบบและเลียนแบบการทำงานของไดนามิกและสแตติกแลตช์  
ด้วยเทคโนโลยีไบซีมอส

DESIGN AND PERFORMANCES SIMULATION OF DYNAMIC  
AND STATIC LATCH BASED-BiCMOS TECHNOLOGY



สมปอง วิเศษพานิชกิจ

SOMPONG WISETPHANICHKIJ

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต  
สาขาวิชาวิศวกรรมไฟฟ้า

บัณฑิตวิทยาลัย

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ. 2541

ISBN 974-622-144-2

เลขที่.....  
เลขทะเบียน..... 30964  
วัน, เดือน, ปี ๒๕๔๑ น.ย. 2541

**DESIGN AND PERFORMANCES SIMULATION OF DYNAMIC AND  
STATIC LATCH BASED-BiCMOS TECHNOLOGY**

**SOMPONG WISETPHANICHKIJ**

**A THESIS SUBMITTED IN PARTIAL FULFILLMENT  
OF THE REQUIREMENT FOR THE DEGREE OF  
MASTER OF ENGINEERING IN ELECTRICAL ENGINEERING  
SCHOOL OF GRADUATE STUDIES  
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG**

**1998**

**ISBN 974-622-144-2**

**COPYRIGHT 1998**

**SCHOOL OF GRADUATE STUDIES**

**KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKABANG**

หัวข้อวิทยานิพนธ์	การออกแบบและเลียนแบบการทำงานของไดนามิกและ สแตติกแลตซ์ด้วยเทคโนโลยีไบซีมอส
ชื่อนักศึกษา	นายสมปอง วิเศษพานิชกิจ
อาจารย์ควบคุมวิทยานิพนธ์	รศ.ดร.กอบชัย เดชหาญ
หลักสูตร	วิศวกรรมศาสตรมหาบัณฑิต
สาขาวิชา	วิศวกรรมไฟฟ้า
พ.ศ.	2541

### บทคัดย่อ

วิทยานิพนธ์นี้เสนอการออกแบบวงจรไบซีมอสไดนามิกและสแตติกแลตซ์ และการหาค่า Crossover Capacitance สำหรับกำหนดเป็นเงื่อนไขในการแทนวงจรซีมอสด้วยวงจรไบซีมอส ในวงจรรวม นอกจากนี้ยังเสนอเทคนิคในการออปติไมเซชันวงจรไบซีมอส โดยพิจารณาถึงการออปติไมเซชัน ความเร็วการทำงานของวงจร ขนาดพื้นที่ชิป และการสูญเสียกำลังงานของวงจร เทคนิคที่น่าเสนอนี้อาศัยการเปลี่ยนขนาดของมอสทรานซิสเตอร์และขนาดพื้นที่ของอิมิตเตอร์ของไบโพลาร์ เพียง 2 ตัวเท่านั้น เทคนิคนี้มีผลกระทบน้อยที่สุดต่อพื้นที่การวางผัง (Layout) ผลลัพธ์ที่ได้ มาจากการทดสอบด้วยโปรแกรม PSpice โดยใช้ค่าพารามิเตอร์ของการออกแบบ ด้วยเทคโนโลยีไบซีมอส ขนาด 0.8 ไมครอน

<b>Thesis Title</b>	Design and Performances Simulation of Dynamic and Static Latch based-BiCMOS Technology
<b>Student</b>	Mr. Sompong Wisetphanichkij
<b>Thesis advisor</b>	Assoc.Prof.Dr.Kobchai Dejhan
<b>Degree</b>	Master of Engineering in Electrical Engineering
<b>Year</b>	1998

## ABSTRACT

This thesis proposes a design of BiCMOS dynamic and static latch and the evaluation of crossover capacitance for constraint of substitution of CMOS circuit by BiCMOS circuit. This thesis also presents an optimization technique for BiCMOS circuit by considering speed, area and power dissipation. The proposed technique uses only two variations of CMOS transistor size and emitter area of bipolar transistors. This technique has small effects to the layout area. All of results have been carried out by simulating based on PSpice with transistor parameters of  $0.8\mu\text{m}$  BiCMOS technology.

## กิตติกรรมประกาศ

ขอขอบพระคุณอาจารย์ รศ.ดร.กอบชัย เศรษฐาญ ที่ให้ความช่วยเหลือตลอดจนคำแนะนำต่างๆ ในการจัดทำวิทยานิพนธ์นี้ ขอขอบพระคุณบิดา มารดา ที่ให้การสนับสนุนและให้กำลังใจตลอดการศึกษา

ขอขอบคุณทุนอุดหนุนการทำวิทยานิพนธ์ ของบัณฑิตวิทยาลัย สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

สมปอง วิเศษพานิชกิจ

## สารบัญ

	หน้า
บทคัดย่อภาษาไทย.....	I
บทคัดย่อภาษาอังกฤษ.....	II
กิตติกรรมประกาศ .....	III
สารบัญ.....	IV
สารบัญตาราง.....	VII
สารบัญภาพ.....	VIII
บทที่ 1. บทนำ.....	1
1.1 บทนำ.....	2
1.2 ที่มาของงานวิจัย.....	2
1.3 วัตถุประสงค์งานวิจัย.....	2
1.4 รายละเอียดในวิทยานิพนธ์.....	2
บทที่ 2 เทคโนโลยีไบซีมอสและประเภทของวงจรไบซีมอส.....	4
2.1 เทคโนโลยีไบซีมอส.....	4
2.2 โครงสร้างและการทำงานของวงจรไบซีมอส.....	5
2.3 การออกแบบวงจรไบซีมอส.....	8
2.3.1 โครงสร้างแบบ Common - Emitter (CE).....	9
2.3.2 โครงสร้างแบบ Gate - Diode (GD) .....	10
2.3.3 โครงสร้างแบบ Emitter-Follower (EF).....	12
2.4 ประเภทของวงจรไบซีมอส.....	17
2.5 การเชื่อมโยงวงจรไบซีมอสและซีมอสลอจิก.....	20
2.6 เทคนิคการออกแบบการเชื่อมโยงแบบ non - intermix.....	23
2.6.1 การเชื่อมโยงแบบ FS → FS .....	23
2.6.2 การเชื่อมโยงแบบ PS→ PS.....	25

## สารบัญ (ต่อ)

	หน้า
บทที่ 3 วงจรไบซีมอสแลทช์.....	31
3.1 การใช้งานวงจรแลทช์และ เวลาหน่วง.....	31
3.2 วงจรไบซีมอสไดนามิกแลทช์ (BiCMOS dynamic latch).....	36
3.2.1 ผลตอบสนองชั่วขณะ(Switch transient response) .....	38
3.2.2 การหา Cross over load capacitance ( $C_{CRS}$ ).....	41
3.3 วงจรไบซีมอสสแตติกแลทช์ (BiCMOS static latch).....	42
3.4 ผลการทดสอบคุณสมบัติวงจร ไบซีมอสไดนามิกแลทช์และสแตติกแลทช์.....	47
3.4.1 วงจรไบซีมอสไดนามิกแลทช์.....	47
3.4.2 วงจรไบซีมอสสแตติกแลทช์.....	53
บทที่ 4 ปรากฏการณ์ร็องที่มีผลต่อคุณลักษณะของวงจรไบซีมอสแลทช์	
4.1 ผลกระทบเมื่อนำกระแสสูง(High current effects).....	57
4.1.1 ผลการจำลองด้วย Pspice.....	62
4.2 ผลกระทบจากการอิมิตัวของคอลเลคเตอร์.....	64
4.3 ภาวะกึ่งเสถียร (Meta-stable).....	66
4.4 การลดขนาดทรานซิสเตอร์ (Scaling).....	68
บทที่ 5 การออกแบบวงจรและการกำหนดเงื่อนไขที่เหมาะสมที่สุด	
5.1 การสูญเสียกำลังรวม.....	71
5.1.1 การสูญเสียกำลังสถิต.....	71
5.1.2 การสูญเสียกำลังไดนามิก.....	72
5.1.3 การสูญเสียกำลังลัดวงจรไดนามิก.....	73
5.2 พื้นที่ (Area).....	74
5.3 ความเร็ว (Speed).....	77

## สารบัญ (ต่อ)

	หน้า
5.4 การหาเงื่อนไขที่ดีที่สุด.....	79
5.5 ผลการออปติไมซ์วงจรไบซิมอสไดนามิก และสแตติกแลทซ์.....	82
5.5.1 วงจรไบซิมอสไดนามิกแลทซ์.....	82
5.5.2 วงจรไบซิมอสสแตติกแลทซ์.....	85
บทที่ 6 บทสรุปและวิจารณ์.....	86
เอกสารอ้างอิง.....	87
ภาคผนวก.....	89
ก. ทรานซิสเตอร์ผ่าน (Pass transistor).....	90
ข. ผลตอบสนองชั่วขณะของวงจรไบซิมอสไดนามิกแลทซ์.....	100
ค. โปรแกรม PSpice ที่ใช้ในการวิเคราะห์ในวิทยานิพนธ์.....	108
ประวัติผู้เขียน.....	114

## สารบัญตาราง

ตารางที่	หน้า
3.1	กำหนดเวลาของวงจรไบซีมอสและซีมอสแลทซ์..... 52
4.1	แสดงผลของปรากฏการณ์ high - current level ต่อ กำหนดเวลา..... 63
4.2	ผลการลดขนาดวงจรซีมอสและไบซีมอส..... 69
ก.1	ค่าทรานซิสเตอร์พารามิเตอร์ เทคโนโลยีไบซีมอสขนาด 0.8 $\mu\text{m}$ ..... 110

## สารบัญภาพ

ภาพที่	หน้า
2.1 (a) ภาพตัดขวางโครงสร้างอุปกรณ์ภายใต้เทคโนโลยีไบซีมอส แบบ NPN-CMOS.	5
(b) ภาพตัดขวางโครงสร้างอุปกรณ์ภายใต้เทคโนโลยีไบซีมอส แบบ CBiCMOS....	5
2.2 โครงสร้างภายในของวงจร (a) ซีมอสลอจิกเกต (b)ไบซีมอสลอจิกเกต.....	6
2.3 วงจรไบซีมอสอินเวอร์เตอร์ .....	7
2.4 การถ่ายโอนกระแสตรงวงจรไบซีมอสอินเวอร์เตอร์.....	8
2.5 โครงสร้างวงจรไบซีมอส .....	9
2.6 การทำงานของวงจรไบซีมอสแบบ Common-Emitter .....	9
2.7 การทำงานของวงจรไบซีมอสแบบ Gate - diode .....	11
2.8 การทำงานของวงจรไบซีมอสแบบ Emitter Follower .....	12
2.9 วงจรไบซีมอสอินเวอร์เตอร์ที่ประกอบด้วยอุปกรณ์คายประจุแบบ .....	16
2.10 วงจรไบซีมอสอินเวอร์เตอร์ ที่มีการเชื่อมต่ออุปกรณ์คายประจุแบบ Active .....	17
2.11 ชนิดของวงจรไบซีมอสอินเวอร์เตอร์ .....	18
2.12 วงจรไบซีมอส แบบ Partial swing .....	19
2.13 วงจรไบซีมอส Full swing (a). CBiCMOS (b). Totem pole ขนาน CMOS.....	19
2.14 การเชื่อมโยงวงจบบน Multistage (a) non - intermix (b) intermix .....	20
2.15 การเชื่อมโยงแบบ intermix (PS →FS).....	21
2.16 การนำกระแสของไบโพลาร์ในวงจบบิซีมอส ในส่วน Pull - up.....	21
2.17 การเพิ่มโครงข่ายขนาน (a) คอลเลคเตอร์ - อิมิตเตอร์ (b) เบส - อิมิตเตอร์.....	24
2.18 การเชื่อมต่อโครงข่ายขนานภายในวงจบบิซีมอส .....	24
2.19 Level-shift BiCMOS circuit .....	26
2.20 วงจรไบซีมอสแบบ level shift.....	27
2.21 การเพิ่มแรงดันไบอัสตรงแก่ไบโพลาร์ทรานซิสเตอร์ .....	28
2.22 วงจรปรับระดับสัญญาณ (a) วงจรภายใน (b) การถ่ายโอนสัญญาณ.....	29
2.23 การเชื่อมโยงโดยอาศัยวงจรถ่ายระดับ level converter .....	30
3.1 ระบบใช้สัญญาณนาฬิกา แบบระบบขึ้นต้นตามเวลา (FSM).....	31

## สารบัญญภาพ (ต่อ)

ภาพที่	หน้า
3.2 ระบบใช้สัญญาณนาฬิกา แบบระบบท่อข้อมูล (Pipeline system) .....	32
3.3 แสดงพารามิเตอร์ค่าหน่วยเวลาต่าง ๆ .....	34
3.4 สัญญาณนาฬิกาเฟสเดียวแสดงค่าพารามิเตอร์ต่าง ๆ .....	35
3.5 (a). วงจรไดนามิกแลตช์ขนาดครึ่งบิท	
(b). โครงสร้างภายในวงจรไบซิมอสไดนามิกแลตช์แบบ totem - pole .....	37
3.6 (a). แสดงค่าหน่วยเวลาผ่านเกตวงจรไบซิมอสแลตช์	
(b). ช่วงเวลาหน่วงเวลาดิ่งขึ้น และการทำงานของไบโพลาร์ทรานซิสเตอร์.....	38
3.7 วงจรส่วน Pull - up section ขณะที่ระดับสัญญาณขาออกเปลี่ยนจาก '0' เป็น '1'....	39
3.8 การหาค่า Cross over load capacitance: $C_{CRS}$ .....	42
3.9 แสดงวงจรสแตติกแลตช์แบบกลับเฟสซึ่งใช้ในระบบท่อส่งข้อมูล.....	42
3.10 แสดงโครงสร้างภายในวงจรสแตติกแลตช์ที่สร้างด้วยเทคโนโลยีไบซิมอส.....	43
3.11 การถ่ายโอนสัญญาณวงจรสแตติกแลตช์.....	44
3.12 แบบจำลองวงจรสแตติกแลตช์ ช่วงส่งผ่านข้อมูล.....	44
3.13 แสดงการสัญญาณ เอาต์พุตของวงจรสแตติกแลตช์ในช่วงส่งผ่านสัญญาณ.....	46
3.14 แบบจำลองวงจรสแตติกแลตช์ ช่วงคงค่าสัญญาณ .....	46
3.15 แสดงการถ่ายโอนไฟตรงวงจรไดนามิกแลตช์แบบกลับเฟส.....	48
3.16 แสดงการทำงานของวงจรไบซิมอสไดนามิกแลตช์แบบกลับเฟส .....	49
3.17 แสดงการตอบสนองสัญญาณเอาต์พุตเมื่อทดสอบกับ $C_L = 0$ ถึง 1pF.....	50
3.18 แสดงการตอบสนองสัญญาณเอาต์พุตเมื่อทดสอบกับ $C_L = 1$ ถึง 10 pF.....	51
3.19 แสดงค่าหน่วยเวลาของวงจรไบซิมอสและซิมอสไดนามิกแลตช์.....	53
3.20 แสดงการถ่ายโอนไฟตรงวงจรสแตติกแลตช์แบบกลับเฟส.....	53
3.21 แสดงการทำงานของวงจรไบซิมอสสแตติกแลตช์แบบกลับเฟส.....	54
3.22 แสดงการตอบสนองวงจรไบซิมอสสแตติกแลตช์เมื่อทดสอบกับ $C_L = 0$ ถึง 1pF... ..	55

## สารบัญภาพ (ต่อ)

ภาพที่	หน้า
3.23 แสดงการตอบสนองวงจรมอสเฟตตึกแลทซ์เมื่อทดสอบกับ $C_L = 1$ ถึง $1 \text{ pF}$ .....	55
3.24 แสดงกำหนดเวลาของวงจรมอสและมอสเฟตตึกแลทซ์.....	56
4.1 แบบจำลอง Gummel-Poon ของไบโพลาร์ทรานซิสเตอร์.....	57
4.2 ผลจาก Base-width modulation จากการเปลี่ยน $V_{CE}$ .....	59
4.3 Gummel plot แสดงการเปลี่ยนแปลงของ $\ln(I_C)$ , $\ln(I_B)$ ต่อ $V_{BE}$ .....	60
4.4 การกระจายของประจุพาหะส่วนน้อยในเบส.....	60
4.5 การจำลองช่วง high - current injection ของไบโพลาร์ทรานซิสเตอร์ด้วย Spice .....	62
4.6 ผลการทดสอบปรากฏการณ์ high - current level .....	63
4.7 แสดงผลของปรากฏการณ์ high - current level ต่อ กำหนดเวลา ตามตารางที่ 4.1... ..	64
4.8 แสดงผลการจำลองการอิมิตตัวของไบโพลาร์ด้วย PSpice เมื่อ $R_C$ เพิ่มขึ้น .....	65
4.9 แสดงการเปลี่ยนแปลงสัญญาณกับเวลาในช่วงคงค่าสัญญาณวงจรมอสเฟตตึกแลทซ์ .....	67
4.10 การเปลี่ยนสถานะและการเข้าสู่สถานะสุดท้ายของแลทซ์ .....	68
5.1 การคำนวณกำลังสูญเสียไดนามิก .....	72
5.2 ผลจำลองด้วย PSpice แสดงการเปลี่ยนแปลงของกระแสในวงจรมอสเฟตตึกแลทซ์ .....	75
5.3 แสดงการวัดการสูญเสียกำลัง.....	76
5.4 แสดงการกำหนดเวลาของวงจรมอส เนื่องจากขนาดมอสทรานซิสเตอร์.....	77
5.5 การกำหนดเวลาของวงจรมอสเนื่องจากพื้นที่อิมิตเตอร์.....	79
5.6 วงจรภายใน (a) วงจรมอสไดนามิกแลทซ์ (b) วงจรมอสเฟตตึกแลทซ์ .....	80
5.7 แสดงการเปลี่ยนแปลงความเร็ว เมื่อทำเปลี่ยนความยาวเกต เมื่อ $C_L$ มีค่าต่ำ ๆ .....	82
5.8 แสดงการเปลี่ยนแปลงกำลังสูญเสีย เมื่อทำเปลี่ยนความยาวเกต เมื่อ $C_L$ มีค่าต่ำ ๆ .....	82
5.9 แสดงการเปลี่ยนแปลงความเร็ว เมื่อเพิ่มความกว้างเกตและขนาดอิมิตเตอร์.....	83
5.10 แสดงการเปลี่ยนแปลงความเร็ว เมื่อเพิ่มขนาดอิมิตเตอร์และลดขนาดอิมิตเตอร์.....	83
5.11 แสดงการเปลี่ยนแปลงกำลังงานสูญเสีย เมื่อเพิ่มความกว้างเกตและขนาดอิมิตเตอร์ .	84
5.12 แสดงการเปลี่ยนแปลงความเร็ว เมื่อทำเปลี่ยนความยาวเกต .....	85

## สารบัญภาพ (ต่อ)

ภาพที่	หน้า
5.13 แสดงการเปลี่ยนแปลงกำลังสูญเสีย เมื่อทำเปลี่ยนความยาวเกท .....	85
ก.1 ไดนามิกแลตซ์และ สเตติกแลตซ์.....	87
ก.2 วงจรสมมูลย์การถ่ายโอนลอจิก “1” .....	88
ก.3 การเปลี่ยนแปลง $V_x$ ตามเวลา ในระหว่างการส่งผ่านลอจิก “1” .....	89
ก.4 วงจรสมมูลย์เมื่อทำการส่งผ่านลอจิก “0” .....	91
ก.5 การเปลี่ยนแปลงศักดา $V_x$ ตามเวลา .....	92
ก.6 ประจุมั่วไหลจากโหนด x .....	93
ก.7 ภาพตัดขวางเอ็นมอสทรานซิสเตอร์ ผ่านแสดงกระแสรั่วไหลจาก $C_x$ .....	94
ก.8 วงจรสมมูลย์สำหรับวิเคราะห์การรั่วไหลของประจุที่โหนด x .....	94
ข.1 วงจรสมมูลย์ในช่วงเวลา $T_1$ .....	97
ข.2 วงจรสมมูลย์ในช่วงเวลา $T_2$ .....	99
ข.3 วงจรสมมูลย์ในช่วงเวลา $T_3$ .....	101

# บทที่ 1

## บทนำ

### 1.1 บทนำ

โดยทั่วไปเป็นที่ทราบกันดีว่า วงจรไบโพลาร์ลอจิก มีความเร็วในการทำงานสูงกว่าวงจรซิมอส แต่ก็กินพื้นที่ชิปมาก เนื่องจากอุปกรณ์ไบโพลาร์ (Bipolar device) มีขนาดใหญ่ และเกิดการสูญเสียกำลังสถิต (static power dissipate) สูง ในขณะที่วงจรซิมอสลอจิกกลับใช้กำลังงานต่ำ และใช้พื้นที่น้อยกว่า เพื่อที่จะ วงจรรวมมีประสิทธิภาพในการทำงานสูงสุดของวงจร จึงมีแนวความคิดที่จะรวม 2 เทคโนโลยี (CMOS Technology และ Bipolar Technology) เข้าด้วยกัน ถึงแม้ว่าโดยปกติในกระบวนการผลิตวงจรซิมอส จะปรากฏอุปกรณ์ไบโพลาร์อยู่แล้ว แต่มักถูกมองว่าเป็นอุปกรณ์แฝง (Parasitic device) และไม่ได้นำมาใช้ประโยชน์แต่อย่างใด แต่กลับส่งผลเสียแก่วงจร เช่น เกิดการแลตช์อัพ (latch-up) ของวงจรลอจิก กอปรกับ ปัจจุบันการประยุกต์ใช้งานวงจรรวม มักกำหนดให้ทำงานที่ระดับแรงดันแหล่งจ่ายต่ำ ประมาณ 3-5 โวลต์ และอาจต่ำกว่า 3 โวลต์ สำหรับวงจรประเภทพกพา (portable) ทั้งนี้เพื่อลดขนาดของชิป ตลอดจนยืดอายุการใช้งานแบตเตอรี่ เมื่อวงจรทำงานด้วยแรงดันไฟเลี้ยงต่ำ ทำให้อุปกรณ์ไบโพลาร์ที่ใช้มีแรงดันพังทลายที่รอยต่อคอลเลคเตอร์-เบส ( $V_{cb}$  Breakdown) ต่ำลง ฉะนั้นจึงสามารถสร้างอุปกรณ์ต่างๆ ลงบนชั้นอิพิแทกเซียลบางและเข้มข้น ผลก็คือสามารถแยกอุปกรณ์และทรานซิสเตอร์ต่าง ๆ ได้ด้วยเทคนิค LOCOS (Local oxidation of silicon) ซึ่งเป็นเทคนิคเดียวกันที่ใช้ในเทคโนโลยีซิมอส [1] นอกจากนั้นเทคโนโลยีการสร้างมอสและไบโพลาร์ เริ่มมีความใกล้เคียงกัน จึงเกิดการรวม 2 เทคโนโลยีเข้าด้วยกัน โดยขั้นตอนที่สอดคล้องกันจะถูกสร้างพร้อมกัน โดยเรียกเทคโนโลยีนี้ว่า เทคโนโลยี ไบซิมอส (BiCMOS) ความซับซ้อนและต้นทุนในการผลิต ขึ้นอยู่กับประเภท (PNP, NPN) และคุณภาพของไบโพลาร์ทรานซิสเตอร์ ( $\beta$ ,  $f_T$ ) ดังนั้น วงจรไบซิมอสจึงมีโครงสร้างที่แตกต่างกันตามเทคโนโลยีที่เลือกใช้

## 1.2 ที่มาของงานวิจัย

จากข้อได้เปรียบในเทคโนโลยีไบซีมอสนี้ จึงมีการประยุกต์ใช้ในวงจรร VLSI ความเร็วสูง โดยประกอบด้วยวงจรรคิจิตอลต่างๆ วงจรแลทซ์ ซึ่งทำหน้าที่เป็นหน่วยความจำในงานประมวลผลทางคิจิตอล เป็นที่พักข้อมูลในระบบทอส่งข้อมูล ตลอดจนใช้เป็นวงจรรับสัญญาณ และด้วยอัตราประโยชน์ที่หลากหลาย ทำให้วงจรรแลทซ์เป็นส่วนประกอบที่สำคัญและใช้มากในวงจรรคิจิตอลทั่วไป และด้วยเทคโนโลยีไบซีมอสที่หลากหลาย วิทยานิพนธ์นี้จึงเสนอการออกแบบวงจรรไคนามิกและสแตติกแลทซ์ ในแบบต่าง ๆ ตลอดจนแสดงข้อดีและข้อเสียของวงจรรแต่ละแบบ เพื่อให้วงจรรที่ออกแบบมีความเหมาะสมกับงานในแต่ละด้าน

## 1.3 วัตถุประสงค์งานวิจัย

จุดมุ่งหมายของงานวิจัยนี้ เสนอแนวทางในการออกแบบ และการอปติไมซ์วงจรรไคนามิก และสแตติก เพื่อให้วงจรรมีประสิทธิภาพสูงสุดทั้งทางด้านความเร็ว กำลังงานสูญเสียและ พื้นที่ชิป โดยการศึกษาวิเคราะห์การตอบสนองสัญญาณที่ความถี่สูง และการวัดกำลังงานสูญเสียตรงของวงจรร จากเทคโนโลยีไบซีมอสที่ให้ไบโพลาร์ทรานซิสเตอร์คุณภาพปานกลางและต้นทุนการผลิตไม่สูงนักเป็นต้นแบบในการทดสอบวิจัย ทำให้สามารถประยุกต์วิธีการออกแบบและการหาเงื่อนไขการทำงานที่ดีที่สุด ต่อวงจรรที่ออกแบบด้วยเทคโนโลยีไบซีมอสขั้นสูง นอกจากนี้ งานวิจัยยังชี้ให้เห็นข้อได้เปรียบเสียเปรียบของวงจรรที่ออกแบบด้วยเทคโนโลยีซีมอสและไบซีมอสในสภาวะต่าง ๆ ทั้งนี้เพื่อเป็นประโยชน์ กับผู้ออกแบบในการเลือกใช้วงจรรให้เหมาะสมและมีประสิทธิภาพสูงสุด

## 1.4 รายละเอียดในวิทยานิพนธ์

เนื่องจากเทคโนโลยีไบซีมอสที่หลากหลาย ซึ่งเป็นตัวกำหนดประเภทและคุณภาพของอุปกรณ์ ทำให้วงจรรคิจิตอลไบซีมอสมีโครงสร้างและคุณลักษณะ (Characteristic) แตกต่างกัน ในบทที่ 2 จะกล่าวถึง โครงสร้างหลักภายในของวงจรรไบซีมอส การทำงานของอุปกรณ์แต่ละส่วน การออกแบบให้เหมาะสมกับงานที่ใช้ เช่นวงจรรที่ต้องการต้นทุนต่ำความหนาแน่นสูง, ในงานที่มีช่วงแรงดันต่ำ หรืองานที่ต้องการความเร็วสูง เป็นต้น นอกจากนี้ ยังกล่าวถึงการเชื่อมโยงระหว่างวงจรรอันเนื่องมาจากความแตกต่างของช่วงสวิงสัญญาณ ส่วนบทที่ 3 กล่าวถึงแนวทางการออกแบบวงจรรไบซีมอสไคนามิกและสแตติกแลทซ์ การเปรียบเทียบวงจรรที่ออกแบบด้วยเทคโนโลยีซีมอส

และไบซีมอส บทที่ 4 จะกล่าวถึง ปรากฏการณ์ต่าง ๆ ที่เกิดขึ้นกับวงจรไบซีมอสแลทซ์ภายใต้การทำงานในสภาวะต่าง ๆ นอกจากนี้ยังกล่าวรวมถึงไปถึงผลของการลดขนาดวงจร (Scaling) สำหรับเทคโนโลยีในขนาด บทที่ 5 จะกล่าวถึงการหาเงื่อนไขที่ดีที่สุด (Optimization) เพื่อให้วงจรไบซีมอสแลทซ์ที่ออกแบบมีประสิทธิภาพสูงสุด และบทที่ 6 เป็นการสรุปผลการวิจัยและเสนอแนะ

## บทที่ 2

### เทคโนโลยีไบซีมอสและประเภทของวงจรวจรไบซีมอส

#### 2.1 เทคโนโลยีไบซีมอส

เทคโนโลยีการสร้างวงจรวจรไบซีมอส ได้รับการพัฒนามาจากเทคโนโลยีการสร้างวงจรวจรซีมอสและไบโพลาร์ โดยขั้นตอนที่สอดคล้องกันจะถูกสร้างขึ้นพร้อมกัน [3] ดังนั้นจึงสามารถแบ่งเทคโนโลยีการสร้างไบซีมอสได้เป็น 2 แบบ คือ


##### 2.1.1 Bipolar-based BiCMOS Technology

ในระยะแรก ๆ ในการผลิตวงจรวจรไบซีมอส การเพิ่มอุปกรณ์มอสลงบนวงจรวจรไบโพลาร์ ภายใต้เทคโนโลยีการผลิตไบโพลาร์ เป็นเรื่องที่ยุ่งยากและเสียค่าใช้จ่ายสูง ดังนั้นจึงนิยมที่จะสร้างอุปกรณ์ไบโพลาร์ลงบนขบวนการผลิตซีมอสมากกว่า อย่างไรก็ตามอุปกรณ์ไบโพลาร์ที่ผลิตด้วยเทคโนโลยีนี้มีคุณภาพสูงกว่า เนื่องจากสามารถควบคุมขนาดและความหนาแน่นสารเจืออย่างมีประสิทธิภาพทำให้ไบโพลาร์ที่ได้มีอัตราขยายสูง ( $\beta \approx 100-200$ ) และ ความถี่คัทออฟ ( $f_T \approx 20-30\text{GHz}$ ) ผลคือสามารถผลิตวงจรมีความเร็วสูง ทำให้ผู้ผลิตบางรายหันมาใช้เทคโนโลยีนี้บ้างก็ตาม แต่วงจรที่ได้ก็มีขนาดใหญ่และมีการสูญเสียกำลังในรูปความร้อนสูง ดังนั้น จึงต้องออกแบบระบบระบายความร้อนให้ดี จึงจะรักษาประสิทธิภาพของวงจรวจรไว้ได้ ทำให้เทคโนโลยีนี้ยังไม่เป็นที่นิยมแพร่หลายนัก


##### 2.1.2 MOS-based BiCMOS Technology

เป็นขบวนการผลิตที่ใช้เทคโนโลยีซีมอสเป็นหลัก แต่ทำการสร้างอุปกรณ์ไบโพลาร์เพิ่มเข้าไป โดยบางส่วนของอุปกรณ์ไบโพลาร์สามารถสร้างขึ้นภายใต้เทคโนโลยีซีมอส ในขณะที่บางส่วนจำเป็นต้องเพิ่ม mask หรือ layout พิเศษ คุณภาพของไบโพลาร์จะเป็นตัวกำหนดความซับซ้อนและจำนวน layout ที่เพิ่มขึ้น รูปที่ 2.1 แสดงลักษณะโครงสร้างอุปกรณ์ที่แตกต่างกัน ภายใต้เทคโนโลยี BiCMOS โดยใช้ mask เพิ่มเติมจากขบวนการผลิตมอสทรานซิสเตอร์เดิม 4 และ 6 mask ตามลำดับ [6]

รูปที่ 2.1(a) ภาพตัดขวาง โครงสร้างอุปกรณ์ภายใต้เทคโนโลยีไบซีมอส แบบ NPN-CMOS



รูปที่ 2.1(b) โครงสร้างอุปกรณ์ เทคโนโลยีไบซีมอส CBiCMOS (Complementary BiCMOS)




### 2.2 โครงสร้างและการทำงานของวงจรไบซีมอส

วงจรไบซีมอส แบ่งส่วนการทำงานออกเป็น 4 ส่วน รูปที่ 2.2 (b) คือ


1. วงจรซีมอส ซึ่งทำหน้าที่กำหนดลอจิกฟังก์ชัน และทำหน้าที่ขับอุปกรณ์ไบโพลาร์ในส่วนที่ 2 วงจรส่วนนี้แบ่งออกเป็น Pull-up และ Pull-down
2. ส่วนอุปกรณ์ไบโพลาร์ทำหน้าที่ขับ/ดึงกระแสโหลด เพื่อให้โหลดมีค่าลอจิกที่กำหนด
3. อุปกรณ์คายประจุที่รอยต่อ อิมิตเตอร์-เบส เมื่อไบโพลาร์หยุดนำกระแส เพื่อให้วงจรสามารถทำงานได้เร็วขึ้น อุปกรณ์นี้อาจเป็นเพียงตัวต้านทานหรือโหลดไวงาน (Active load) เช่น มอสทรานซิสเตอร์ หรือประกอบขึ้นเป็นวงจรโครงข่ายซับซ้อนโดยอาศัยการป้อนกลับสัญญาณเพื่อควบคุมเวลาในการคายประจุเพื่อให้วงจรมีความเร็วสูงสุด

4. อุปกรณ์อื่น ๆ เช่น Passive/Active Shunt Network สำหรับการออกแบบวงจรแฉ่งเต็มช่วง (full swing) หรืออุปกรณ์เพิ่มความเร็ว เช่น Schottky diode เป็นต้น

รูปที่ 2.2 โครงสร้างภายในของวงจร (a) ซีมอสลอคจิกเกท (b) ไบซีมอสลอคจิกเกท




(a)



(b)

รูปที่ 2.3 วงจรไบซีมอสอินเวอร์เตอร์



วงจรไบซีมอสในรูป 2.3 เป็นวงจรอินเวอร์เตอร์ ซึ่งเป็นเทคนิคการออกแบบวงจรในระยะเริ่มแรก โดยเทคโนโลยีในสมัยนั้นไบโพลาร์ทรานซิสเตอร์ที่สร้างขึ้นมีขนาดใหญ่มาก ดังนั้นขนาดของตัวต้านทานจึงไม่เป็นเงื่อนไขในการออกแบบ วงจรดังกล่าวจึงถูกผลิตออกในรูปแบบของอุปกรณ์ดิสครีต (discrete element) หรือวงจรรวมแบบ LSI มากกว่าที่จะออกแบบในเป็นวงจรรวมแบบ VLSI


การทำงานของวงจร จากรูปวงจรส่วนแรกเป็นวงจรซีมอส ทำหน้าที่กำหนดระดับสัญญาณ โดยต่อกันแบบคู่ประกอบ (Complementary)  $M_1$  ทำหน้าที่เป็นวงจรส่วน Pull-up และ  $M_2$  ทำหน้าที่เป็นวงจรส่วน Pull-down โดยกำหนดระดับสัญญาณเอาต์พุตเป็น 1 และ 0 ตามลอจิกฟังก์ชัน ตามลำดับ แรงดันสัญญาณแคว่งเอาต์พุตของวงจรส่วนหน้าีระหว่าง  $V_{SS}$  ถึง  $V_{DD}$  ตัวต้านทาน  $Z_1$  และ  $Z_2$  ทำหน้าที่คายประจุที่รอยต่อเบส-อิมิตเตอร์เพื่อเพิ่มความเร็วในหยุดนำกระแสของไบโพลาร์ทรานซิสเตอร์ นอกจากนี้  $Z_1$  และ  $Z_2$  ยังทำให้สัญญาณเอาต์พุตเกิดการแคว่งแบบเต็มช่วง (Full swing) เมื่อไบโพลาร์หยุดนำกระแสแล้ว

เมื่อเริ่มป้อนสัญญาณ 0 ที่อินพุต พีมอสทรานซิสเตอร์ ( $M_1$ ) เกิดการเหนี่ยวนำช่องทางเดินกระแส โดยกระแสส่วนใหญ่จะไหลจากแหล่งจ่าย ผ่าน  $M_1$  ทำการไบอัส ไบโพลาร์ ( $Q_1$ ) ที่เบส ขณะนี้เอมมอสทรานซิสเตอร์ยังคงคัทออฟ ดังนั้นจึงไม่มีทางเดินกระแสตรงระหว่างแหล่งจ่ายกระแสที่ไหลจากแหล่งจ่ายจึงเป็นเพียงกระแส AC ที่ไหลไปยังเอาต์พุตโหนด โดยกระแสบางส่วน

จะไหลผ่าน  $Z_1$  ไป กระแสส่วนนี้ทำให้กระแสไบอัสน้อยลง เป็นผลให้การทำงานของวงจรถ้าลง ดังนั้นจึงนิยมออกแบบให้  $Z_1$  มีขนาดใหญ่ เพื่อจำกัดขนาดของกระแสที่ผ่าน  $Z_1$  เมื่อไบโพลาร์เริ่มเข้าสู่ย่านอิ่มตัว  $Z_1$  นี้ยังคงนำกระแสต่อไป ทำให้สัญญาณเอาต์พุตมีค่าเท่ากับ  $V_{DD}$

ในทางตรงข้ามเมื่อป้อนสัญญาณ 0 ที่อินพุต  $M_2$  เริ่มนำกระแส เกิดการไบอัสไบโพลาร์ทรานซิสเตอร์  $Q_2$  เกิดการคายประจุออกจากโหลดผ่าน  $Q_2$ ,  $M_2$ ,  $Z_1$  และ  $Z_2$  เมื่อ  $Q_2$  เริ่มเข้าสู่ย่านอิ่มตัว  $M_2$  จะหยุดนำกระแส ดังนั้นสัญญาณเอาต์พุตจึงมีค่าเท่ากับ  $V_{CE(SAT)} - V_{SS}$  หรือประมาณเท่ากับ  $V_{SS}$


รูปที่ 2.4 การถ่ายโอนกระแสตรงวงจรวจรไบซีมอสอินเวอร์เตอร์(รูปที่ 2.3)



### 2.3 การออกแบบวงจรวจรไบซีมอส

ขั้นตอนในการออกแบบวงจรวจร Static logic ด้วยเทคโนโลยีไบซีมอส เริ่มจากการกำหนดฟังก์ชันการทำงานในรูปของสมการบูลีน จากนั้นใช้วิธีเดียวกันกับการออกแบบวงจรวจรซีมอสโดยทำการออกแบบวงจรวจรส่วน Pull-up และ ส่วน Pull-down โดยแยกทั้งสองส่วนออกจากกัน ขั้นตอนต่อไปจึงเพิ่มอุปกรณ์ไบโพลาร์ซึ่งทำหน้าที่ขับกระแส ชนิดของอุปกรณ์ไบโพลาร์และการเชื่อมต่อที่ต่างกันทำให้การทำงานและ คุณลักษณะ (Characteristic) ของวงจรวจรที่ได้แตกต่างกัน ซึ่งสามารถแบ่งออกได้ดังนี้ [4]


รูปที่ 2.5 โครงสร้างวงจรไบซีมอส (a). Common - Emitter (CE) (b). Gate - Diode (GD)  
(c). Emitter Follower (EF)



2.3.1 โครงสร้างแบบ Common - Emitter (CE)

วงจรในส่วน Pull-down จะมีการทำงาน เริ่มจากพีมอสซึ่งทำหน้าที่สวิตช์ให้เกิดการทำงาน โดยการป้อนกระแสไบอัสให้กับไบโพลาร์ทรานซิสเตอร์เพื่อคายประจุที่โหลดลงสู่กราวด์ โดยที่มอสทรานซิสเตอร์จะถูกต่ออยู่ในลักษณะ Common-Source ในขณะที่ไบโพลาร์ทรานซิสเตอร์ จะต่ออยู่ในลักษณะ Common-Emitter การทำงานของวงจรจึงเป็นแบบไม่กลับเฟส

รูปที่ 2.6 วงจรไบซีมอสส่วน Pull -down (a). โครงสร้างแบบ Common-Emitter  
(b) การทำงานของวงจร



พิจารณาการทำงานของวงจร โดยสมมติว่าในสถานะเริ่มแรก มอสทรานซิสเตอร์อยู่ในสถานะคัทออฟ และประจุที่เบสของไบโพลาร์ทรานซิสเตอร์ถูกคายผ่านอุปกรณ์คายประจุ(Z1)ลงกราวด์ เมื่อป้อนอินพุต 0 ให้กับวงจร พีมอสทรานซิสเตอร์เริ่มทำงานโดยที่ศักดา  $V_{DS} = |V_{DD}|$  ดังนั้น มอสจึงนำกระแสในย่านอิ่มตัว โดยกระแส  $I_{DS}$  จะไหลเข้าสู่เบสของ ไบโพลาร์ทรานซิสเตอร์อย่างรวดเร็ว เมื่อศักดาระหว่าง เบส-อิมิตเตอร์เข้าสู่  $V_{BE(ON)}$  ไบโพลาร์จะเริ่มนำกระแส  $I_C$  ทำการคายประจุที่  $C_L$  ลงสู่กราวด์ โดยที่มอสทรานซิสเตอร์ยังคงทำงานในย่านอิ่มตัว ( $V_{DS} > V_{GS} - |V_{Th}|$ ) คือ  $V_{DS} = V_{DD} - V_{BE(ON)}$  และ  $V_{GS} = V_{DD} - |V_{Th}|$  ดังนั้นในการออกแบบต้องกำหนดให้  $|V_{Th}| > V_{BE(ON)}$  และเนื่องจาก  $V_{DS}$  และ  $V_{GS}$  มีขนาดคงที่ ดังนั้นกระแส  $I_D$  และ  $I_B$  จึงมีค่าคงที่ตลอดการทำงานในช่วงนี้ ดังรูป 2.6(b) จนเมื่อกระทั่งไบโพลาร์เริ่มอิ่มตัว และมีศักดาตกคร่อมคอลเลคเตอร์-อิมิตเตอร์ เท่ากับ  $V_{CE(SAT)}$  (โดยประมาณ 100-200 มิลลิโวลท์) ดังนั้นวงจรนี้จึงมีช่วงแกว่งของสัญญาณเอาต์พุต ใกล้เคียงกับแบบวงจรแกว่งเต็มช่วง (Full swing circuit หรือ rail to rail) คือมี  $V_{OH} = V_{DD} - V_{CE(SAT)}$  และ  $V_{OL} = V_{CE(SAT)}$  เนื่องจากวงจรนี้มอสทรานซิสเตอร์ตลอดการทำงานนำกระแสสูงในย่านอิ่มตัว และไม่ขึ้นกับแรงดันเอาต์พุตวงจร ดังนั้นวงจรนี้จึงมีความเร็วในการทำงานสูงมาก

อย่างไรก็ตาม วงจรดังกล่าวก็มีข้อเสียคือ เกิดกระแสสถิตย์ตรงตลอดเวลา แม้ว่าวงจรจะไม่ได้อยู่ในช่วงการเปลี่ยนแปลงระดับลอจิกหรือช่วงการสวิตช์ก็ตาม ซึ่งต่างกับวงจรซีมอสและไบซีมอสอื่น ๆ ซึ่งจะนำกระแสในช่วงเฉพาะที่เกิดการสวิตช์ เท่านั้น ดังนั้นวงจรไบซีมอสแบบคอมมอนอิมิตเตอร์จึงเกิดกำลังสูญเสียมาก นอกจากนี้เนื่องจากในช่วงสุดท้ายของการเปลี่ยนระดับลอจิก ไบโพลาร์ทรานซิสเตอร์จะทำงานในย่านอิ่มตัว และจะนำกระแสในย่านนี้ต่อไปหลังสิ้นสุดการเปลี่ยนระดับลอจิก ทำให้เกิดประจุที่สะสมอยู่ระหว่างเบส - คอลเลคเตอร์เป็นจำนวนมาก และเมื่อเกิดการเปลี่ยนระดับลอจิกหรือเกิดการสวิตช์อีกครั้งหนึ่ง ไบโพลาร์ที่เคยนำกระแสอยู่ก็จะเข้าสู่ย่านคัทออฟแทน ผลของประจุค้างทำให้ไบโพลาร์หยุดนำกระแสช้าลง วงจรนี้จึงมีค่าหน่วงเวลาดิ่งลงที่สูง ดังนั้นในการออกแบบวงจรประเภทนี้ จึงต้องออกแบบให้อุปกรณ์คายประจุเช่นตัวต้านทาน หรือมอส มีขนาดใหญ่กว่าปรกติ หรืออาจเพิ่ม Schottky diode ที่รอยต่อเบส-คอลเลคเตอร์ เพื่อช่วยลดผลของประจุค้าง

### 2.3.2 โครงสร้างแบบ Gate - Diode (GD)

พิจารณาการทำงานของวงจร เมื่อป้อนระดับสัญญาณอินพุต '1' เอ็นมมอสทรานซิสเตอร์จะเริ่มนำกระแสโดยทำงานในย่านอิ่มตัว ( $V_{GS} = V_{DD} - V_{Th}$  และ  $V_{DS} = V_{DD}$ ) กระแส  $I_D$  จะทำการไบอัสไบโพลาร์ทรานซิสเตอร์ จนศักดาที่รอยต่อเบส - อิมิตเตอร์มีค่าเท่ากับ  $V_{BE(ON)}$  ไบโ


ลาร์จะเริ่มนำกระแสโดยทำการคายประจุ  $C_L$  ลงสู่กราวด์ เมื่อขนาดสัญญาณเอาต์พุต ลดลงจนมีค่าเท่ากับ  $(V_{DD} - V_{Th})$  ช่วงเวลานี้ออสจะเข้าสู่การทำงานในสถานะเชิงเส้น คือ  $V_{GS} = V_{DD} - V_{BE}$  และ  $V_{DS} \leq (V_{GS} - V_{Th})$  โดยกระแส  $I_{DS}$  (หรือ  $I_B$ ) จะลดลงแบบกำลังสองตามศักดาเอาต์พุตที่ลดลง ( $V_{DS} = V_O - V_{BE(ON)}$ )

$$I_B = I_{DS} = \frac{\mu\epsilon W}{t_{OX} L} [(V_{GS} - V_{Th})V_{DS} - \frac{V_{DS}^2}{2}] \tag{2.1}$$

จนกระทั่งศักดาเอาต์พุตมีค่าเท่ากับ  $V_{BE(ON)}$  หรือ  $V_{DS} = 0$  โวลต์ มอสทรานซิสเตอร์จะหยุดนำกระแส แต่เนื่องจากศักดาที่เบส - อิมิตเตอร์ ยังคงมีค่าเท่ากับ  $V_{BE(ON)}$  ดังนั้นในสถานะสุดท้ายของการสวิตช์ จึงมีค่าศักดาเอาต์พุต  $V_{OL} = V_{BE(ON)}$  โดยเสมือนมีไดโอดต่อแคลมป้ออยู่ เช่นเดียวกันสำหรับวงจรส่วน Pull-up ซึ่งมี  $V_{OH} = V_{DD} - V_{BE(ON)}$  ดังนั้นวงจรไบซีมอสแบบเกต-ไดโอด (GD) จึงมีช่วงแวงสัญญาณแบบไม่เต็มช่วง (Partial swing circuit)

รูปที่ 2.7 วงจรไบซีมอสส่วน Pull-down

- (a). โครงสร้างแบบ Gate - diode
- (b). การทำงานของวงจร



สำหรับการออกแบบวงจรไบซีมอสประเภทนี้ เพื่อเพิ่มความเร็วในการทำงานของวงจร ต้องออกแบบให้ไบโพลาร์ไม่ทำงานสถานะอิมิตัว จากรูป 2.7(a)

$$V_{OL}(t) = V_{CE}(t) - I_C(t) * R_C \tag{2.2}$$


ถึงแม้ว่าขณะเกิดการสวิตช์  $V_{OL(dynamic)}$  อาจมีค่าต่ำสุดเท่ากับ  $V_{CE(SAT)}$  (ประมาณ 100 - 200 mV) เมื่อกระแส  $I_C$  มีค่าสูงสุด และ  $R_C$  มีค่าสูง จากนั้นค่า  $I_C$  จะลดลง จนเมื่อกระแส  $I_C = 0$  กระแส  $I_D$  จะยังคงคายประจุ  $C_L$  ต่อไป จนกระทั่งวงจรเข้าสู่สภาวะ Steady state หรือช่วงที่กระแส  $I_D = 0$  เมื่อตัดคาเอาต์พุต  $V_{OL(Static)} = V_{BE}$  เพื่อให้วงจรทำงานเร็วขึ้นคือจาก  $V_{OL(Dynamic)}$  เข้าสู่  $V_{OL(Static)}$  โดยเร็ว ดังนั้นต้องออกแบบให้วงจรมีขนาด  $I_C$  มีค่าพอเหมาะ และ  $R_C$  ต้องมีค่าต่ำ เพื่อป้องกันไม่ให้ไบโพลาร์ทำงานในสภาวะอิ่มตัว

นอกจากวงจรประเภทนี้จะมีช่วงแกว่งสัญญาณแบบไม่เต็มช่วงแล้ว การเปลี่ยนระดับลอจิกจาก 0 ไป 1 และจาก 1 ไป 0 ยังมีลักษณะไม่สมมาตร พิจารณาได้จากวงจรในส่วน Pull-down ประกอบด้วยทรานซิสเตอร์แบบเอ็นมอสและไบโพลาร์แบบ NPN ซึ่งทำงานได้เร็วกว่าวงจรในส่วน Pull-up ซึ่งประกอบด้วยพีมอสและไบโพลาร์แบบ PNP ทั้งนี้เนื่องจากค่าความคล่องตัวของพาหะในชั้นสารหรือค่า Mobility ของอิเล็กตรอนมีค่าสูงกว่าโฮล ดังนั้นจึงต้องมีการออกแบบขนาดของทรานซิสเตอร์ในส่วน Pull-up และ Pull-down ให้เหมาะสมเพื่อให้การสวิตช์เป็นไปแบบสมมาตร


2.3.3 โครงสร้างแบบ Emitter-Follower (EF)

รูปที่ 2.8 วงจรไบซีมอสส่วน Pull-down

- (a). โครงสร้างแบบ Emitter Follower
- (b). การทำงานของวงจร



(a)



(b)

วงจรไบซีมอสประเภทนี้ ไบโพลาร์จะทำงานแบบวงจรอิมิตเตอร์ตาม (Emitter follower) และถูกไบอัสด้วยมอสทรานซิสเตอร์ซึ่งมีการทำงานแบบ Common source และเนื่องจากวงจรมีโครงสร้างแบบวงจรอิมิตเตอร์ตามทำให้ช่วงแอมพลิจูดสัญญาณเอาต์พุตเป็นแบบแอมพลิจูดไม่เต็มช่วง (Partial swing) เช่นเดียวกับวงจรไบซีมอสแบบ Gate-Diode

จากรูป 2.8 การทำงานของวงจร สภาวะเริ่มแรกมอสทรานซิสเตอร์ยังค้างที่ออฟ ดังนั้น กระแส  $I_D = 0 = I_B$  โดย  $V_{BE}$  มีค่าเท่ากับ 0 โวลต์ จากการคายประจุของอุปกรณ์คายประจุ Z1 ที่สภาวะก่อนหน้า และเมื่อป้อนสัญญาณอินพุต “1” มอสทรานซิสเตอร์จะเริ่มนำกระแสและทำงานในย่านอิ่มตัว เกิดการไบอัสไบโพลาร์ทรานซิสเตอร์ จนศักดาที่รอยต่อเบส - อิมิตเตอร์ มีค่าเท่ากับ  $V_{BE(ON)}$  ไบโพลาร์จะเริ่มนำกระแสอย่างรวดเร็ว และเมื่อศักดาเอาต์พุตของวงจรเริ่มลดลง จนมีค่าเท่ากับ  $V_{DD} - (V_{Th} - V_{BE})$  มอสทรานซิสเตอร์ก็เข้าสู่การทำงานในสถานะเชิงเส้น ดังนั้น กระแส  $I_D$  ซึ่งทำการไบอัสทรานซิสเตอร์จะลดลงตามขนาดของ  $V_O$  ที่ลดลง เช่นเดียวกับวงจรแบบเกต-ไดโอด สิ่งที่แตกต่างกันคือ วงจรนี้จะมีการสวิทช์ของสัญญาณเอาต์พุตแบบสมมาตร โดยวงจร Pull-up ประกอบด้วยพีเอ็มอสทรานซิสเตอร์และไบโพลาร์แบบ NPN ในขณะที่วงจร Pull-down ประกอบด้วยเอ็นเอ็มอสทรานซิสเตอร์และไบโพลาร์แบบ PNP

เมื่อเปรียบเทียบโครงสร้างของวงจรไบซีมอสทั้ง 3 แบบ จะสังเกตได้ว่าวงจรไบซีมอสแบบ Common-Emitter จะมีประสิทธิภาพต่ำสุด เนื่องจากเกิดการสูญเสียกำลังตลอดเวลา แม้ว่าจะไม่อยู่ในช่วงของการสวิทช์ และถึงแม้ว่าวงจรมีความเร็วในการทำงานสูงสุดก็ตาม วงจรก็ไม่ถูกนำมาใช้ในทางปฏิบัติ เพราะวงจรประเภทนี้ต้องการการออกแบบระบบระบายความร้อนอย่างดี ความร้อนที่สะสมทำให้ประสิทธิภาพด้านความเร็วของวงจรต่ำลง จนในที่สุดทำให้วงจรเกิดทำงานผิดพลาด

ในสำหรับวงจรไบซีมอสแบบ Gate-diode และ แบบ Emitter Follower จะมีค่าเร็วในการทำงานไม่ต่างกันมากนัก เนื่องจากวงจรไบซีมอสแบบ Gate-diode ไบโพลาร์จะต่ออยู่ในลักษณะของ Common-Emitter ซึ่งมีอัตราขยายสูงกว่า วงจรไบซีมอสแบบ Emitter Follower ซึ่งไบโพลาร์ต่อแบบ Common-Collector แต่อย่างไรก็ตามเนื่องจาก  $V_{GS}$  ซึ่งกำหนดขนาด  $I_D$  หรือกระแสไบอัสไบโพลาร์ของวงจรมี ( $V_{GS} = V_{DD}$ ) มีค่าสูงกว่า  $V_{GS}$  ของวงจร Gate-Diode ( $V_{GS} = V_{DD} - V_{BE(ON)}$ ) ดังนั้นโดยรวมแล้ว วงจรทั้ง 2 จึงมีความเร็วไม่แตกต่างกันมากนัก และเนื่องจาก  $V_{GS}$

ของวงจรแบบ Emitter-Follower ไม่ได้ถูกลดทอนลงด้วยศักดาที่รอยต่อเบส-อิมิตเตอร์ ทำให้สะดวกในการปรับลดขนาดของแรงดันแหล่งจ่าย

นอกจากนี้วงจรไบซีมอสแบบ Gate-Diode ในส่วนมอสทรานซิสเตอร์ ชาซอร์ส(ซึ่งต่อกับฐานรอง) ถูกต่อเข้ากับขาเบสของไบโพลาร์ทรานซิสเตอร์ และจากศักดาที่เบส-อิมิตเตอร์นี้ ทำให้มอสทรานซิสเตอร์เกิดปรากฏการณ์ Body Effect คือทำให้  $V_{th}$  มีค่าสูงขึ้น ส่งผลให้วงจรทำงานช้าลงเล็กน้อย

ดังนั้นจะเห็นว่าวงจรไบซีมอสแบบ Emitter Follower นี้ มีประสิทธิภาพในการทำงานสูงสุด และง่ายต่อการออกแบบวงจร แต่วงจรดังกล่าวจำเป็นต้องใช้อุปกรณ์ ไบโพลาร์ทั้งแบบ PNP และ NPN ทำให้ต้องให้เทคโนโลยีแบบ Complementary BiCMOS (CBiCMOS) ในการผลิต ซึ่งต้องอาศัย mask เพิ่มเติมมากขึ้นสำหรับสร้างไบโพลาร์ทั้ง 2 แบบ และเพื่อให้ไบโพลาร์ที่ได้มีคุณสมบัติที่สมพ้องกัน ตลอดจนมีอัตราขยายกระแส ( $\beta$ ) และความเร็วในการทำงาน ( $f_T$ ) สูง ทำให้ต้องใช้เทคโนโลยีขั้นสูงในการผลิต ผลคือทำให้ต้นทุนในการผลิตสูง สำหรับการประยุกต์ใช้ในวงจรไบซีมอสบางประเภทที่ไม่ต้องการประสิทธิภาพในการทำงานสูงนัก อาจหลีกเลี่ยงโดยการออกแบบให้วงจรประกอบด้วยไบโพลาร์แบบ NPN เท่านั้น ซึ่งจะกล่าวถึงต่อไป

เมื่อทำการออกแบบวงจรไบซีมอสในส่วนซีมอสซึ่งทำหน้าที่เป็นลอจิกฟังก์ชัน และส่วนไบโพลาร์ซึ่งทำหน้าที่ขับสัญญาณแล้ว ในขั้นตอนต่อไป คือการเพิ่มอุปกรณ์คายประจุค้ำที่รอยต่อเบส - อิมิตเตอร์ ซึ่งจำเป็นสำหรับวงจรไบซีมอส เนื่องจากประจุค้ำที่รอยต่อเบส - อิมิตเตอร์ทำให้ไบโพลาร์ยังคงนำกระแสต่อไป ถึงแม้ว่าไม่มีการไบอัสทรานซิสเตอร์แล้วก็ตาม การนำกระแสจะดำเนินต่อไปจนกว่าประจุค้ำ ซึ่งเป็นพาหะส่วนน้อยเกิดการรวมตัวกับพาหะส่วนมากและเข้าสู่สภาวะสมดุล (Equilibrium condition) ขั้นตอนดังกล่าวกินเวลานาน โดยเฉพาะอย่างยิ่งเมื่อไบโพลาร์ทำงานในโหมดกระแสสูง (high current level mode) อันเป็นผลให้เกิดประจุค้ำจำนวนมาก

อุปกรณ์คายประจุ (discharge element) อาจเป็นได้ทั้งอุปกรณ์ Active และ/หรือ Passive โครงสร้างอาจเป็นแบบเรียบง่าย คือ ตัวต้านทาน หรือมอสทรานซิสเตอร์ หรืออาจเป็นโครงสร้างยุ่งยากที่มีการป้อนกลับ ดังรูปที่ 2.9 โดยทั่วไปอุปกรณ์คายประจุนี้ นิยมใช้มอสทรานซิสเตอร์ในการคายประจุ เนื่องจากมีขนาดเล็กและสามารถกำหนดให้อุปกรณ์ทำงานในช่วงเวลาที่ต้องการได้ ต่างกับการใช้ตัวต้านทานในการคายประจุ ดังรูปที่ 2.9(a) ซึ่งมีขนาดใหญ่และกินพลังงาน เนื่องจากไม่สามารถควบคุม ทำให้เกิดกระแสไหลผ่านตลอดเวลา และเมื่อไบโพลาร์หยุดนำกระแส

กระแสยังคงไหลผ่านตัวต้านทานทำให้ ช่วงแวงของสัญญาณเอาต์พุตเป็นแบบแวงเต็มช่วง การเพิ่มขนาดของตัวต้านทาน ทำให้กระแสดังกล่าวลดลง ดังนั้นกำลังสูญเสียจึงลดลง แต่การเพิ่มขนาดของตัวต้านทานก็ทำให้พื้นที่ชิปเพิ่มขึ้น และยังลดประสิทธิภาพในการคายประจุ เป็นผลให้ค่าหน่วยเวลาเพิ่มขึ้นด้วย โดยปรกตินิยมออกแบบให้ตัวต้านทานมีกระแสไหลผ่านประมาณ 10% ของกระแส  $I_{DS}$  ซึ่งเพียงพอต่อการคายประจุค้างที่รอยต่อ [5]

$$R = \frac{V_{BE(ON)}}{0.1I_{DS(SAT)}} \quad (2.3)$$

ดังนั้นหากกระแส  $I_{DS(SAT)}$  มีค่าเท่ากับ 2 mA เพราะฉะนั้นตัวต้านทานจะมีขนาดเท่ากับ 4 k $\Omega$


รูปที่ 2.9(b) มอสทรานซิสเตอร์ M3 และ M4 จะทำหน้าที่คายประจุ การแวงของสัญญาณเอาต์พุตแบบไม่เต็มช่วง สังเกตว่าในขณะที่เกิดการสวิตช์ หรือสภาวะกึ่งเปิดกึ่งปิด จะเกิดกระแสลัดวงจรจากแหล่งจ่ายสู่กราวด์ผ่าน M3 และ M4 และในส่วนของไบโพลาร์ด้วย ดังนั้นวงจรนี้จึงมีการสูญเสียกำลังลัดวงจรจำนวนมาก

สำหรับวงจรในรูปที่ 2.9(c) เป็นวงจรแวงเต็มช่วง โดยมอสทรานซิสเตอร์ M3 และ Z2 ทำหน้าที่คายประจุค้าง ในขณะที่ Z1 ซึ่งออกแบบให้มีขนาดใหญ่เพื่อลดกระแสรั่วไหล จะทำหน้าที่ผ่านกระแสทำให้การแวงสัญญาณเอาต์พุตแบบเต็มช่วง ดังนั้นวงจรนี้จึงมีความเร็วสูงกว่าวงจรในรูป 2.9(a) แต่วงจรนี้ก็ไม่สามารถลดกำลังสูญเสียลัดวงจร ในสภาวะกึ่งเปิดกึ่งปิดลงได้


ในรูปที่ 2.9(d) จุดประสงค์ของวงจรนี้เพื่อลดผลของกระแสลัดวงจร [22] ด้วยการควบคุมเวลาในการนำกระแสของอุปกรณ์คายประจุ โดยอาศัยค่าหน่วยเวลาของวงจรป้อนกลับ ทำให้ไม่เกิดช่องทางเดินกระแสตรงในขณะที่เกิดการสวิตช์

รูปที่ 2.9 วงจรไบซีมอสอินเวอร์เตอร์ที่ประกอบด้วยอุปกรณ์ภายในประจูปแบบ [6]

(a). Passive (b). Active (c). Passive/Active (d). Feedback



รูปที่ 2.10 วงจรไบซีมอสอินเวอร์เตอร์ ที่มีการเชื่อมต่ออุปกรณ์คายประจุแบบ Active



เนื่องจากข้อเสียของอุปกรณ์ภายในประจุแบบ Passive ดังนั้นในปัจจุบันจึงนิยมออกแบบวงจรไบซีมอสสต็อกจิก โดยใช้มอสทรานซิสเตอร์เป็นอุปกรณ์คายประจุ รูปที่ 2.10 เป็นวงจรไบซีมอสที่มีโครงสร้างแบบ Totem Pole และมีช่วงแกว่งสัญญาณแบบ Partial swing โดยมี  $V_{OL} = V_{BE}$  และ  $V_{OH} = (V_{DD} - V_{BE})$

## 2.4 ประเภทของวงจรไบซีมอส


จากขั้นตอนในการออกแบบวงจรไบซีมอส โครงสร้างในการเชื่อมต่อวงจร Pull-up และ Pull-down กับส่วนไบโพลาร์ที่แตกต่างกัน ทำให้การทำงานและคุณลักษณะทั้งด้านไดนามิกและสแตติกแตกต่างกันไป ดังนั้นในการเลือกโครงสร้างใด ก็ขึ้นอยู่กับคุณลักษณะและการทำงานที่ต้องการ นอกจากนี้ยังขึ้นอยู่กับเทคโนโลยีที่เลือกใช้ เช่น วงจรไบซีมอสที่ใช้อุปกรณ์ ไบโพลาร์แบบ NPN อย่างเดียวจะใช้เทคโนโลยีแบบไบซีมอสธรรมดา ขั้นตอนในการผลิตจะง่ายกว่าและมีต้นทุนน้อยกว่า วงจรไบซีมอสซึ่งประกอบด้วยไบโพลาร์ทั้งแบบ NPN และ PNP ซึ่งต้องใช้เทคโนโลยีแบบ CBiCMOS ดังรูป 2.1(a) และ (b) ตามลำดับ [7]

รูปที่ 2.11 วงจรไบซีมอสอินเวอร์เตอร์

(a) Totem pole BiCMOS

(b) Complementary BiCMOS(CBiCMOS)

(c) BiNMOS




จากวงจรในรูป 2.11(c) เป็นวงจรไบซีมอส แบบ BiNMOS โดยมีวงจรในส่วน Pull up เป็นโครงสร้างแบบ Emitter follower ในขณะที่ส่วน Pull down มีโครงสร้างแบบ NMOS วงจรไบซีมอสประเภทนี้ เหมาะสำหรับวงจรที่ไม่ต้องการความเร็วในการทำงานสูงนัก เนื่องจากโดยปกติแล้ว เอ็นมอสจะนำกระแสได้สูงกว่าพีมอสทรานซิสเตอร์ที่ขนาดพื้นที่เท่ากัน กล่าวคือ เอ็นมอสมีค่าทรานส์คอนดักแตนซ์สูงกว่าพีมอสทรานซิสเตอร์ ดังนั้นจึงมีการเพิ่มไบโพลาร์เฉพาะวงจรในส่วน Pull up เพื่อเพิ่มค่าทรานส์คอนดักแตนซ์ให้กับวงจร สังเกตได้ว่าวงจรไบซีมอสประเภทนี้มีขนาดเล็ก และจำนวนอุปกรณ์ที่ใช้ก็น้อยกว่าวงจรไบซีมอสประเภทอื่นมาก ดังนั้นวงจรนี้จึงเหมาะกับวงจรรวมที่ต้องการความหนาแน่นสูง ที่ไม่ต้องการความเร็วในการทำงานสูงมากนัก นอกจากนี้วงจรดังกล่าวยังเหมาะกับวงจรที่มีช่วงแหล่งจ่ายไฟแคบ ๆ และการลดขนาดวงจร (Scaling down) เนื่องจากไม่เกิดข้อจำกัดจากศักดาที่รอยต่อ เบส - อิมิตเตอร์ ในวงจรส่วน Pull down ดังนั้นจึงสามารถลดขนาดแหล่งจ่ายลงได้มากกว่าวงจรไบซีมอสประเภทอื่น


จากวงจรในรูป 2.11 อุปกรณ์ที่ใช้ในการคายประจุค้ำที่รอยต่อเบส - อิมิตเตอร์เป็นแบบ Passive ทั้งหมด ทำให้มีช่วงแกว่งสัญญาณแบบ Full swing ในขณะที่รูปที่ 2.12 และ 2.13 เป็นวงจรไบซีมอส แบบเดียวกันแต่มีอุปกรณ์คายประจุแบบ active และการแกว่งสัญญาณเป็นแบบ Partial swing และ Full swing ตามลำดับ ซึ่งจากโครงสร้างของวงจรในส่วน Pull-up และ Pull-

down ที่ต่างกันจะส่งผลให้การทำงานและคุณลักษณะทางเอาต์พุตต่างกันแล้ว อุปกรณ์ที่ใช้ในการคายประจุตลอดจนการเชื่อมต่อก็ส่งผลต่อการทำงานของวงจรด้วย โดยวงจรแต่ละประเภทต่างมีข้อดีข้อเสียในด้าน ความเร็ว ขนาด กำลังสูญเสีย ในแต่ละเงื่อนไขที่กำหนดเช่น ขนาดของแหล่งจ่าย กำลังลดขนาด และเทคโนโลยีที่เลือกใช้

รูปที่ 2.12 วงจรไบซีมอส แบบ Partial swing (a) Totem pole BiCMOS (b). CBiCMOS (c). BiNMOS




รูปที่ 2.13 วงจรไบซีมอส แบบ Full swing (a). CBiCMOS (b). Totem pole ขนานกับ CMOS



## 2.5 การเชื่อมโยงวงจรไบซีมอสและซีมอสลอจิก

สำหรับการออกแบบวงจรรวมด้วยเทคโนโลยีไบซีมอส ซึ่งมีช่วงแกว่งสัญญาณเอาต์พุตทั้งแบบ Full swing และแบบ Partial swing เมื่อทำการเชื่อมโยงกับวงจรซีมอสและวงจรไบซีมอส ทำให้เกิดการเชื่อมโยงหลายภาค (Multistage หรือ Multi-level) ใน 2 รูปแบบ

รูปที่ 2.14 การเชื่อมโยงวงจรแบบ Multistage (a) non - intermix (b) intermix




1. แบบ non - intermix คือ การเชื่อมโยงวงจรในแต่ละภาค โดยช่วงแกว่งสัญญาณทั้งอินพุตและเอาต์พุตเป็นแบบ Full swing หรือ แบบ Partial swing อย่างไม่อย่างหนึ่ง ซึ่งโดยปกติแล้ว วงจรซีมอสจะมีช่วงแกว่งสัญญาณอินพุตและเอาต์พุตเป็นแบบ Full swing ดังนั้นสำหรับกรณีการเชื่อมโยงแบบ PS-PS วงจรในภาคแรกจึงเป็น วงจรไบซีมอส ในขณะที่ภาคที่สองอาจเป็นได้ทั้งวงจรซีมอสและไบซีมอส ที่ทำการลดช่วงแกว่งสัญญาณอินพุตด้วยเทคนิคต่าง ๆ ดังจะกล่าวถึงต่อไป

2. แบบ intermix คือการเชื่อมโยงวงจรโดยมีช่วงแกว่งสัญญาณอินพุตและเอาต์พุตต่างกัน ส่วนใหญ่จะเป็นลักษณะ PS-FS การเชื่อมโยงแบบนี้สามารถพบได้ทั่วไป เมื่อทำการเชื่อมโยง


ระหว่างวงจรไบซีมอส กับวงจรซีมอสหรือไบซีมอส เนื่องจากวงจรไบซีมอสมีช่วงแคว่งสัญญาณเอาต์พุตแบบ PS ในขณะที่วงจรไบซีมอสและซีมอส มีช่วงแคว่งสัญญาณอินพุตแบบ FS

รูปที่ 2.15 การเชื่อมโยงแบบ intermix (PS → FS)



โดยปรกติวงจรไบซีมอสซึ่งมีช่วงแคว่งสัญญาณเอาต์พุตแบบ PS จะถูกเชื่อมโยงกับวงจรซีมอสหรือไบซีมอสที่มีช่วงแคว่งสัญญาณอินพุตแบบ FS ซึ่งถูกออกแบบมาให้มีค่า  $V_{Th}$  ของมอสทรานซิสเตอร์ในส่วนลอจิกฟังก์ชันมีค่าพอเหมาะ เพื่อให้เกิดการสวิตช์อย่างรวดเร็ว แต่ยังคงมีช่วง noise margin ค่าหนึ่ง แต่เมื่อทำการลดขนาดแหล่งจ่ายหรือการทำ scaling วงจร ค่า  $V_{Th}$  จะลดลง ในขณะที่ ค่า  $V_{BE}$  มีค่าคงที่ ทำให้การลดขนาดถูกจำกัด และจากธรรมชาติในการนำกระแสของอุปกรณ์ไบโพลาร์ทรานซิสเตอร์ในส่วนขับเคลื่อนของวงจรไบซีมอส จะขับเคลื่อนไปยังโหนดอย่างต่อเนื่องโดยลดแบบลอการิทึม เมื่อสัญญาณเอาต์พุตมีค่าเพิ่มขึ้น จากการประมาณอันดับ 1 (First order approximation) สัญญาณเอาต์พุตจะเพิ่มขึ้นอย่างรวดเร็วในระดับร้อยมิลลิโวลท์เท่านั้น เมื่อเทียบกับขนาดของแหล่งจ่ายไฟ

รูปที่ 2.16 การนำกระแสของไบโพลาร์ในวงจรไบซีมอส ในส่วน Pull - up



ค่ากระแสต่ำ ๆ หลังจากเกิดการเปลี่ยนระดับอย่างรวดเร็ว จะส่งไปยังภาคถัดไปด้วย ดังนั้นเมื่อทำการเชื่อมโยงดังกล่าว สัญญาณเอาต์พุตจากภาคแรกที่ป้อนสู่ภาคที่สองจะทำให้ มอสทรานซิสเตอร์ในภาคที่สองเริ่มนำกระแสแม้ไม่ใช้ช่วงเวลาการสวิตช์ก็ตาม และถึงแม้สัญญาณอินพุตนี้ยังคงอยู่ในช่วง noise margin ซึ่งไม่ทำให้วงจรในภาคที่สองเกิดการเปลี่ยนแปลงระดับลอจิกก็ตาม แต่ผลของกระแสลัดในช่วงที่ไม่มีการสวิตช์ ทำให้เกิดกำลังงานสูญเสียสถิติเพิ่มขึ้น ดังนั้นในการเชื่อมโยงแบบ intermix เมื่อทำการลดวงจร จึงต้องมีการออกแบบวงจรในภาคที่สองด้วยเสมอ โดยการปรับค่า  $V_{Th}$  ให้มีค่ามากกว่า  $V_{BE}$  แต่ค่า  $V_{Th}$  ที่เพิ่มจะทำให้วงจรในภาคที่สองทำงานช้าลงด้วย นอกจากนี้ค่าสัญญาณอินพุตซึ่งมีค่าเท่ากับ  $V_{BE}$  ยังเป็นผลให้เกิดกระแสทรชโฮลย่อย ( $I_{SUB}$ ) ซึ่งเกิดขึ้นเมื่อ  $V_{GS}$  มีค่าน้อยกว่า  $V_{Th}$  ซึ่งไม่ทำให้เกิดชั้นกลับได้เกท อย่างไรก็ตาม  $V_{GS}$  ยังคงเหนี่ยวนำให้เกิดประจุพาหะชนิดตรงข้ามซึ่งเป็นพาหะข้างน้อยขึ้นที่ผิวของฐานรองใต้ชั้น Buried layer ซึ่งถูกเจือให้มีความเข้มข้นสูง พาหะดังกล่าว ทำให้เกิดช่องทางเดินกระแสระหว่างเดรนกับซอร์สขึ้น [5] ซึ่งประมาณได้จาก

$$I_{SUB} = \frac{qAD_{(n,p)}n_i e^{-q\phi_r/KT} (1 - e^{-qV_{DS}/KT}) e^{q\phi_{SUB}/KT}}{L_{DS}} \quad (2.4)$$

โดยที่ A	คือพื้นที่ภาคตัดขวางของช่องทางเดินกระแส
$D_{(n,p)}$	คือสัมประสิทธิ์ในการแพร่ของสารเจือที่เดรนและซอร์ส
$L_{DS}$	คือระยะระหว่างช่องทางเดินกระแส
$V_{DS}$	คือแรงดันระหว่างเดรนกับซอร์ส
$\phi_{SUB}$	คือศักดาไฟฟ้าที่ผิว ซึ่งจะมีค่าเป็น ( $\phi_{SUB} = V_{GS} - V_{Th}$ )
$V_{GS}$	คือแรงดันระหว่างเกทกับซอร์ส

จากสมการข้างต้นจะเห็นว่านอกจาก  $V_{GS}$  ที่เพิ่มขึ้น ทำให้กระแสทรชโฮลย่อยมีค่าเพิ่มขึ้น ระยะระหว่างช่องทางเดินกระแส  $L_{DS}$  ที่ลดลง จากการลดขนาดวงจรยังมีผลให้กระแสทรชโฮลย่อยเพิ่มขึ้นอีกด้วย

จากข้อเสียของการเชื่อมต่อแบบ intermix (PS→FS) ดังนั้นจึงนิยมออกแบบให้มีการเชื่อมโยงแบบ non intermix คือ

1. FS→FS ด้วยการเปลี่ยนวงจรไบซิมอสในภาคแรกให้มีการแกว่งสัญญาณเอาต์พุตแบบเต็มช่วง (FS)

2. PS→PS ด้วยการเปลี่ยนวงจรซิมอสหรือไบซิมอสในภาคที่สองให้มีช่วงแกว่งสัญญาณอินพุตแบบ Partial swing (PS)

การเชื่อมโยงวิธีแรกนี้ จะทำให้วงจรในส่วนแรกมีความซับซ้อนขึ้นคือ ต้องทำการปรับปรุงวงจรไบซิมอสให้มีช่วงสวิงสัญญาณแบบ FS ในขณะที่วิธีที่สอง ต้องทำการปรับช่วงแกว่งสัญญาณอินพุตของวงจรในภาคที่สองให้มีช่วงแกว่งสัญญาณแบบ PS การปรับปรุงวงจรนี้ทำได้ง่ายกว่าวิธีแรก เนื่องจากการปรับปรุงช่วงการทำงานของวงจรย่อยซิมอสที่ทำหน้าที่กำหนดลอจิกฟังก์ชันในวงจรไบซิมอสหรือวงจรซิมอส ให้มีช่วงแกว่งสัญญาณต่ำลง วิธีหนึ่งคือการใช้แหล่งจ่ายไฟ 2 ขนาด คือแหล่งจ่ายไฟหนึ่งสำหรับวงจรย่อยซิมอส และอีกวงจรสำหรับไบโพลาร์ซึ่งทำหน้าที่ขับกระแสในวงจรไบซิมอส หรือใช้แหล่งจ่ายไฟเดี่ยวแต่ลดทอนขนาดแหล่งจ่ายลง

อย่างไรก็ตามสำหรับการออกแบบวงจรรวม VLSI ซึ่งเป็นการออกแบบที่ซับซ้อนมาก ต้องมีการจัดระเบียบให้เป็นการออกแบบลำดับชั้น (Hierarchical method) โดยแยกวงจรทั้งวงจรออกเป็นโมดูล (Modules) เซลประกอบ (Composition cells) และเซลล์ย่อย (Leaf cells) การเปลี่ยนแปลงเซลล์ย่อย หรือการออกแบบ แบบ Custom method ทำให้เสียเวลาและค่าใช้จ่ายเพิ่มขึ้น ดังนั้นสำหรับวงจรที่มีขนาดแหล่งจ่ายไฟสูง ( $\leq 5V$ ) และยอมรับกำลังสูญเสียจากกระแสสถิต และค่าหน่วยเวลาที่เพิ่มขึ้นจาก  $V_{Th}$  ที่เพิ่มขึ้น วงจรประเภทนี้จึงยังคงถูกออกแบบให้มีการเชื่อมโยงแบบ intermix อยู่


## 2.6 เทคนิคการออกแบบการเชื่อมโยงแบบ non - intermix

### 2.6.1 การเชื่อมโยงแบบ FS → FS


ในการออกแบบวงจรรวมซึ่งประกอบด้วยวงจรไบซิมอสและซิมอส ซึ่งมีช่วงแกว่งของสัญญาณเอาต์พุตต่างกัน คือวงจรไบซิมอสจะมีช่วงแกว่งสัญญาณต่ำกว่าเนื่องจากศักดาที่รอยต่อของไบโพลาร์ในส่วนขับกระแส ดังนั้นเพื่อให้วงจรไบซิมอสมีช่วงแกว่งสัญญาณเต็มช่วงตามขนาดของแหล่งจ่ายไฟ จึงต้องเพิ่ม โครงข่ายขนาน (Shunt Network) เพื่อให้วงจรไบซิมอสยังคงทำงานต่อไป หลังจากที่ไบโพลาร์หยุดนำกระแส รูปที่ 2.17 [4]

โครงข่ายขนานในรูปที่ 2.18(a) เป็นอุปกรณ์ประเภท Active ซึ่งมักออกแบบด้วยมอสทรานซิสเตอร์ ในขณะที่วงจรในรูปที่ 2.18(b) เป็นได้ทั้งอุปกรณ์ Active และ Passive โครงข่ายนี้ทำหน้าที่ดึงสัญญาณเอาต์พุตให้มีช่วงแอมพลิจูดสัญญาณเท่ากับแหล่งจ่ายและทำการคงค่านั่นไว้ในช่วงที่ไม่มีการเปลี่ยนระดับสัญญาณ

รูปที่ 2.17 การเพิ่มโครงข่ายขนาน (a) คอลเลคเตอร์ - อิมิตเตอร์ (b) เบส - อิมิตเตอร์



รูปที่ 2.18 วงจรภายในไบซีมอส (a) โครงข่ายขนานที่รอยต่อ E - C  
 (b) โครงข่ายขนานแบบ Passive ที่รอยต่อ B - E  
 (c) โครงข่ายขนานแบบ Active ที่รอยต่อ B - E



## 2.6.2 การเชื่อมโยงแบบ PS→PS



นอกจากข้อดีในการออกแบบวงจรรวมไบซีมอสให้มีการเชื่อมโยงแบบ non - intermix ดังกล่าวแล้ว ข้อดีอีกประการหนึ่งสำหรับการออกแบบให้มีการเชื่อมโยงแบบ PS→PS คือ กำลังงานสูญเสียไดนามิกที่ลดลง เนื่องโชนีมีความสำคัญเพิ่มขึ้นเมื่อวงจรรวมดิจิทัล ซึ่งประกอบด้วยเกตจำนวนมากและทำงานที่ความถี่สูงในระดับร้อยเมกะเฮิรตซ์ การลดช่วงสวิงของสัญญาณเป็นเทคนิคหนึ่งในการลดการสูญเสียกำลังงานไดนามิก ซึ่งเป็นองค์ประกอบสำคัญของกำลังงานสูญเสียทั้งหมด การลดขนาดแหล่งจ่ายไฟ หรือการ scaling ช่วยทำให้ช่วงแวงสัญญาณลดลง ซึ่งมักใช้เป็นทางเลือกสุดท้ายในการลดกำลังงานสูญเสีย

แนวคิดสำหรับการออกแบบวงจรไบซีมอสและซีมอสให้มีช่วงแวงสัญญาณอินพุตแบบ PS คือการปรับลดขนาดแหล่งจ่ายในส่วนวงจรอินพุตลง วิธีหนึ่งคือการปรับลดขนาดด้วยการเลื่อนระดับสัญญาณโดยอาศัยศักดาที่รอยต่อของไดโอดหรือศักดาที่รอยต่อ เบส - อิมิตเตอร์ซึ่งมีค่าคงที่วงจรรวมที่ออกแบบด้วยวิธีนี้ เรียกว่า Level - shift BiCMOS circuit [8]


จากรูป 2.19(b) วงจรซีมอสซึ่งมีการแวงสัญญาณเอาต์พุตแบบเต็มช่วง แต่ช่วงการแวงถูกจำกัดโดยค่าศักดาที่รอยต่อ เบส - อิมิตเตอร์ ช่วงการแวงของสัญญาณที่แคบลงนี้ทำให้วงจรซีมอสมีความเร็วในการทำงานสูงขึ้น เมื่อสัญญาณถูกส่งผ่านไปยังวงจรไบซีมอส วงจรย่อยซีมอสภายใน ซึ่งถูกออกแบบให้มีช่วงแวงสัญญาณอินพุตลดลงเช่นเดียวกันนั้นจะทำให้ค่าแรงดันไบแอสอุปกรณ์ไบโพลาร์ทรานซิสเตอร์ลดลง วงจรไบซีมอสจึงมีค่าทรานคอนดักแตนซ์ลดลง เป็นผลให้วงจรไบซีมอสทำงานช้าลงบ้าง การเพิ่มค่าทรานคอนดักแตนซ์ ( $g_m \propto W/L$ ) ของอุปกรณ์ มอสทำให้ค่าคอนดักแตนซ์ของวงจรดีขึ้นได้ สัญญาณเอาต์พุตที่ได้จากวงจรไบซีมอสซึ่งมีช่วงแวงสัญญาณแบบ Partial swing ก็จะถูกส่งต่อไปยังวงจรซีมอส/ไบซีมอส ส่วนอื่นต่อไป

รูปที่ 2.19 Level-shift BiCMOS circuit

- (a). การเลื่อนระดับสัญญาณด้วย  $V_{BE}$   
 (b). การถ่ายโอนสัญญาณ อินพุตและเอาต์พุต



รูปที่ 2.20 วงจรไบซีมอสแบบ level shift




จากการเลื่อนระดับแรงดันให้มีช่วงการทำงานแบบ PS โดยอาศัยสัปดาห์ที่รอยต่อเบส - อิมิตเตอร์ซึ่งทำหน้าที่เป็นไดโอด ทำให้เกิดกระแสไหลผ่านไดโอดเมื่อเกิดการเปลี่ยนระดับสัญญาณ กระแสที่ไหลผ่านนี้ทำให้เกิดกำลังสูญเสียจากค่าความต้านทานภายในของไดโอด ความร้อนที่เกิดจากกำลังสูญเสียทำให้สัปดาห์ที่รอยต่อเปลี่ยนไปด้วย นอกจากการใช้ไดโอดในการเลื่อนระดับสัญญาณ อาจใช้การออกแบบวงจรรวมให้มีแหล่งจ่ายไฟ 2 ขนาดเพื่อลดจำนวนและความไม่แน่นอนของอุปกรณ์

นอกจากนี้ ในการออกแบบวงจรไบซีมอสด้วยแหล่งจ่ายไฟ 2 ขนาด ทำให้สามารถกำหนดขนาดของช่วงแอมพลิจูดสัญญาณเอาต์พุตให้อยู่ในระดับใด ๆ ตามที่ต้องการ ทำให้ง่ายต่อการเชื่อมโยงระหว่างวงจร โดยการกำหนดแรงดันไบอัสให้กับไบโพลาร์ทรานซิสเตอร์ อย่างไรก็ตามสำหรับวงจรไบซีมอสซึ่งใช้อุปกรณ์ Active จะต้องกำหนดให้แรงดันไบอัสมีขนาดต่ำกว่าแรงดัน turn on อุปกรณ์คายประจุ นั้น ๆ เพื่อให้การทำงานเป็นไปอย่างถูกต้อง ดังวงจรรูปที่ 2.21 ให้มอสทรานซิสเตอร์ (M4) เป็นอุปกรณ์คายประจุโดยเริ่มทำงานเมื่อ  $V_{GS}$  หรือ แรงดันไบอัสไบโพลาร์มีขนาดมากกว่า  $V_{Th}$  ดังนั้นช่วงสัญญาณสูงสุดและต่ำสุดต้องไม่ทำให้มอสทรานซิสเตอร์ดังกล่าวทำงาน เมื่อไม่มีการเปลี่ยนแปลงระดับสัญญาณ [7]


## รูปที่ 2.21 การเพิ่มแรงดันไบอัสตรงแก่ไบโพลาร์ทรานซิสเตอร์

(a). วงจรไบอัสภายใน

(b). การถ่ายโอนสัญญาณ



(a)




(b)


เนื่องจากข้อดีของการลดช่วงแกว่งสัญญาณ ซึ่งต้องอาศัยการออกแบบวงจรรวมแบบ 2 แหล่งจ่าย ซึ่งทำให้การเดินสายภายในเป็นไปได้ด้วยความลำบาก โดยเฉพาะวงจรรวมที่มีความซับซ้อนตลอดจน วิธีการลดทอนขนาดแหล่งจ่ายด้วยสักรายต่อของไดโอดทำให้เกิดกำลังสูญเสียอีกทั้งไม่สะดวกสำหรับการออกแบบวงจรรวมแบบ VLSI ซึ่งใช้การออกแบบวงจรจากเซลล์ย่อยมาตรฐาน

ฐาน การปรับปรุงวงจรย่อย ทำให้ต้นทุนและระยะเวลาในการออกแบบสูงขึ้น ตลอดจนยากแก่การตรวจสอบ ดังนั้น ทางเลือกหนึ่งสำหรับการออกแบบวงจรรวมไปซีมอสซึ่งมีช่วงแวงสัญญาณอินพุตและเอาต์พุตต่างกันคือการใช้วงจรปรับระดับสัญญาณ (Level converter circuit) [9] ในการปรับช่วงแวงสัญญาณให้เป็นแบบ Full swing

รูปที่ 2.22 วงจรปรับระดับสัญญาณ (a) วงจรภายใน (b) การถ่ายโอนสัญญาณ




(a)



(b)

ข้อดีของการออกแบบวงจรไบซีมอสด้วยการเพิ่มวงจรปรับระดับสัญญาณ ทำให้สามารถออกแบบวงจรรวมด้วยเซลล์ย่อยมาตรฐาน ซึ่งวงจรไบซีมอสมีช่วงแอมพลิจูดสัญญาณแบบ PS ทำให้ลดกำลังสูญเสียไดนามิก และเพิ่มความเร็วในการส่งสัญญาณ โดยไม่ต้องออกแบบวงจรใดเพิ่มเติมอีก

รูปที่ 2.23 การเชื่อมโยงโดยอาศัยวงจร level converter




## บทที่ 3

### วงจรมัลติเพล็กซ์

#### 3.1 การใช้งานวงจรมัลติเพล็กซ์และ เวลาหน่วย

ในการออกแบบระบบลอจิกขนาดใหญ่ จำเป็นต้องใช้วงจรมากมาย ๑ วงจรต่อเข้าด้วยกัน มีการเก็บและประมวลผลข้อมูล การทำให้วงจรทุกวงจรถูกทำงานสอดคล้องกันอย่างไม่ผิดพลาดจะกระทำได้โดยการใช้สัญญาณนาฬิกาาร่วมกัน โดยมีวงจรมัลติเพล็กซ์ ซึ่งทำหน้าที่เป็นหน่วยความจำชั่วคราว ทำการเก็บและคงค่าข้อมูล ซึ่ง VLSI ส่วนใหญ่จึงประกอบด้วยระบบ FSM และ ระบบท่อข้อมูลร่วมกัน [10] คือ

รูปที่ 3.1 ระบบใช้สัญญาณนาฬิกา แบบระบบขั้นตอนตามเวลา (FSM)




กรณีในระบบ VLSI ต้องเก็บและประมวลผลข้อมูลจะต้องออกแบบดังรูปที่ 3.1 คือ ระบบ ขั้นตอนตามเวลา (Finite state machine :FSM) ซึ่งประกอบด้วย กลุ่มข้อมูลขาเข้าผ่านวงจรลอจิก ประกอบและกลุ่มข้อมูลขาออก ซึ่งป้อนกลับผ่านหน่วยความจำซึ่งทำงานตามสัญญาณนาฬิกา ระบบทำงานโดยหา ผลขั้นต่อไป (Next state) ซึ่งเป็นฟังก์ชันของ ขั้นปัจจุบัน (Present state) และ ข้อมูลขาเข้า ซึ่งรับมาจากภายนอก เมื่อปรากฏสัญญาณนาฬิกา หน่วยความจำจะผ่านสถานะของ ขั้นต่อไป สู่สถานะของ ขั้นปัจจุบัน ทำการจดจำค่าไว้ ขั้นปัจจุบันนี้จะถูกประมวลผลพร้อม ๆ กับ ข้อมูลขาเข้า จนได้ข้อมูลขาออกและสถานะของขั้นต่อไป จนกระทั่งข้อมูลขาออกมีค่าแน่นอนแล้ว สัญญาณนาฬิกาใหม่ก็จะป้อนเข้าสู่ระบบอีก ส่วน รูปที่ 3.2 คือระบบท่อข้อมูล (Pipeline system) ระบบนี้ใช้หน่วยความจำเก็บข้อมูลขาออกของทุกขั้นตอน ณ ช่วงท้ายของสัญญาณนาฬิกา โดยไม่ ป้อนกลับ และมีรอบการทำงานเป็น  $T_c$  โดยเวลาดังกล่าวได้จากการรวมเวลาที่ใช้ในส่วนต่าง ๆ เข้าด้วยกัน

$$T_c = T_q + T_d + T_s \tag{3.1}$$


เมื่อ  $T_d$  เป็นเวลาหน่วงที่นานที่สุดในการส่งข้อมูลผ่านวงจรลอจิกประกอบ

รูปที่ 3.2 ระบบใช้สัญญาณนาฬิกา แบบระบบท่อข้อมูล (Pipeline system)

- (a). ระบบท่อข้อมูลที่ใช่วงจรแลตช์
- (b). การต่ออนุกรมแลตช์แบบกลับเฟสกันกลุ่มวงจรลอจิกประกอบในกรณีที่  $T_d$  นานเกินกว่า  $T_c$



(a)



(b)

การต่ออนุกรมแลตช์กับกลุ่มวงจรลอจิกประกอบใช้ประโยชน์ในกรณีที่  $T_d$  นานเกินกว่า  $T_c$  ซึ่งมีข้อดีที่สามารถขยายวงจรลอจิกประกอบออกไปได้อีกโดยใช่วงจรแลตช์แบบค้างระดับบวก และระดับลบสลับกันหรือการใช่วงจรแลตช์แบบ 1/2 บิต ซึ่งใช้ลดจำนวนวงจรแลตช์ลง ดังรูป

3.2(b) แต่มีข้อแม้ที่ ข้อมูลขาออกของวงจรรีจิสเตอร์ A จะต้องปรากฏหลังเวลา  $T_q$  เมื่อสัญญาณนาฬิกา เปลี่ยนเป็น '1' และจะส่งผ่านข้อมูลนี้ผ่านกลุ่มวงจรถอดจิกประกอบถึงวงจรรีจิสเตอร์ B หลังเวลา  $T_s$  ก่อนที่สัญญาณนาฬิกาจะเปลี่ยนเป็น '0' ดังนั้นกลุ่มวงจรถอดจิกประกอบ A ต้องมีเวลาหน่วงดังนี้ โดยถือว่าสัญญาณนาฬิกา มีช่วงทำงาน (Duty cycle 50%)

$$T_{d\_A} < T_{c1} - T_{q\_A} - T_{s\_B} \quad (3.2)$$

เมื่อ  $T_{q\_A}$  คือ เวลาหน่วงสัญญาณนาฬิกาถึงสัญญาณเอาต์พุตของวงจรรีจิสเตอร์ A  
 $T_{c1}$  คือ วงรอบการทำงานของกลุ่มวงจรรีจิสเตอร์ A  
 $T_{s\_B}$  คือ เวลาจัดเตรียม (setup time) ของวงจรรีจิสเตอร์ B

และในทำนองเดียวกันจะได้

$$T_{d\_B} < (T_{c0} - T_{q\_B} - T_{s\_A})$$

และจาก  $T_{d\_A} = [(T_c / 2) - T_{q\_A} - T_{s\_B}]$  และ  $T_{d\_B} = [(T_c / 2) - T_{q\_B} - T_{s\_A}]$  ดังนั้น

$$\begin{aligned} T_{c1} &= (T_{d\_A} + T_{q\_A} + T_{s\_B}) \\ T_{c0} &= (T_{d\_B} + T_{q\_B} + T_{s\_B}) \\ T_c &= T_{d\_B} + T_{q\_B} + [2(T_q + T_s)] \end{aligned} \quad (3.3)$$


เมื่อ  $T_{c0}$  คือวงรอบการทำงานของกลุ่มวงจรถอดจิกประกอบ B ทั้งนี้ถือว่า วงจรรีจิสเตอร์ A และ B ทำงานสมมาตรกันทุกประการ

ค่าหน่วงเวลาในการสวิตช์ โดยสามารถจำแนกเวลาต่าง ๆ ได้ดังรูปที่ 3.3

- เวลาขึ้น  $t_r$  (Rise time) คือเวลาที่สัญญาณเอาต์พุตขึ้นจาก 10% ถึง 90%
- เวลาดrop  $t_f$  (Fall time) คือเวลาที่สัญญาณเอาต์พุตลดจาก 90% เหลือ 10%
- เวลาหน่วงผ่านเกต  $t_d$  (Gate propagation delay time) คือเวลาระหว่างสัญญาณขาเข้ามีค่า 50% และสัญญาณขาออกมีค่า 50% เท่ากัน หรือคือเวลาที่สัญญาณส่งผ่านจากด้านขาเข้าสู่ด้านขาออก โดยแบ่งเป็น 2 ประเภทคือ เวลาหน่วงสัญญาณผ่านเกตเมื่อเอาต์พุตเปลี่ยนจาก  $V_{OL} \rightarrow V_{OH}$  ( $t_{dr}$ ) และเวลาหน่วงสัญญาณผ่านเกตเมื่อเอาต์พุตเปลี่ยนจาก  $V_{OH} \rightarrow V_{OL}$  ( $t_{df}$ )

$$t_d = \frac{(t_{dr} + t_{df})}{2} \quad (3.4)$$

รูปที่ 3.3 แสดงพารามิเตอร์กำหนดเวลาต่าง ๆ



ดังนั้นระดับสัญญาณที่เกี่ยวข้องกับนิยามข้างต้นจึงประกอบด้วย

- ระดับสัญญาณเอาต์พุต 10 %

$$V_{10\%} = V_{OL} + 0.1(V_{OH} - V_{OL})$$

- ระดับสัญญาณเอาต์พุต 90 %

$$V_{90\%} = V_{OL} + 0.9(V_{OH} - V_{OL})$$

- ระดับสัญญาณเอาต์พุต 50 %

$$V_{50\%} = V_{OL} + \frac{1}{2}(V_{QH} - V_{OL}) = \frac{1}{2}(V_{OH} + V_{OL})$$

นอกจากกำหนดเวลาพื้นฐานข้างต้น ซึ่งใช้สำหรับวัดความเร็วในการทำงานของวงจร ลอจิกทั่วไปแล้ว ช่วงเวลาจัดเตรียมและคงค่าสัญญาณ ก็เป็นค่าหน่วยเวลาที่สำคัญอีกตัวหนึ่ง ถึงแม้ว่าในวงจรลอจิกทั่วไปกำหนดเวลาดังกล่าวจะมีค่าต่ำ จนไม่ถูกนำมาเป็นเงื่อนไขในการออกแบบวงจร แต่สำหรับวงจรประเภทหน่วยความจำ โดยเฉพาะวงจรที่มีลักษณะการป้อนกลับ เนื่องจากเป็นตัวกำหนดให้วงจรเกิดการดำเนินงานอย่างถูกต้อง [11]


เวลาคงค่า ( Hold time :  $T_h$  ) หมายถึงเวลาที่นับตั้งแต่สัญญาณนาฬิกาจนถึงเวลาที่แลตช์สามารถเก็บข้อมูลได้ ข้อมูลขาเข้าจะต้องคงค่าตลอดช่วงเวลานี้

เวลาจัดเตรียม ( Setup time :  $T_s$  ) หมายถึงเวลาหน่วยระหว่างข้อมูลขาเข้าและหน่วยเก็บข้อมูล ในช่วงเวลานี้สัญญาณนาฬิกาต้องไม่เปลี่ยนจนกว่าข้อมูลขาออกจะถูกต้อง

เวลาหน่วยสัญญาณนาฬิกา - ข้อมูล ( Clock to Q delay :  $T_q$  ) หมายถึงเวลาหน่วยตั้งแต่สัญญาณนาฬิกาขึ้นจนถึงข้อมูลปรากฏที่ขาออก

อย่างไรก็ตาม ในระบบซิงโครนัสที่ทำงานประสานกันด้วยสัญญาณนาฬิกานั้น หากข้อมูลขาเข้าไม่สอดคล้องตามเวลาจัดเตรียมและเวลาคงค่าจะเกิดปัญหาการแข่งกันของสัญญาณ (Clock race) กล่าวคือ หากเวลาคงค่าของข้อมูลสั้นกว่าเวลาจัดเตรียม วงจรแลตช์ก็ไม่สามารถเก็บข้อมูลได้อย่างถูกต้องและเกิดปัญหาตามมา เช่น การสูญเสียความพ้อง (Synchronization failures) หรือการเกิดภาวะกึ่งเสถียร (Meta - stability)

รูปที่ 3.4 สัญญาณนาฬิกาเฟสเดียวแสดงค่าพารามิเตอร์ต่าง ๆ



และถึงแม้ว่าจะไม่สามารถวัดค่าหน่วยเวลาในช่วงต่าง ๆ ได้อย่างชัดเจน แต่การจับเวลาให้มีค่าหน่วยเวลาในช่วงที่กำหนดก็เป็นสิ่งจำเป็นในการทำให้ระบบทำงานได้อย่างถูกต้อง โดยเฉพาะอย่างยิ่งเมื่อต้องการเพิ่มความเร็วให้กับระบบ ค่าหน่วยเวลา  $T_q$  ของวงจรถ่าย เป็นปัจจัยหนึ่งที่ช่วยเพิ่มความเร็วได้ โดยอาศัยแนวคิดในคิดในการใช้วงจรถ่ายไปซิมอสแทนที่ในส่วนวงจรถ่ายเพื่อเร่งความเร็ว ในขณะที่การทำงานและคุณลักษณะของวงจรถ่ายยังคงเหมือนเดิม

### 3.2 วงจรถ่ายไปซิมอสไดนามิกแลตช์ (BiCMOS dynamic latch)

เทคนิคหนึ่งที่ใช้ประโยชน์จากความจุแฝงที่โหนดต่าง ๆ ภายในวงจรถ่ายในการเก็บค่าระดับแรงดันลอจิก ซึ่งประจุที่เก็บไว้นี้ ทำให้อายุขัยของทรานซิสเตอร์ลดลง การออกแบบวงจรถ่ายที่ดีเพื่อรับประกันว่าข้อมูลที่เก็บไว้จะไม่สูญหายก่อนที่จะถูกนำไปใช้งาน


สำหรับวงจรถ่ายไดนามิกลอจิก เป็นวงจรถ่ายแบบหนึ่งที่ใช้เทคนิคดังกล่าว โดยการออกแบบให้วงจรถ่ายมีความต้านทานขาเข้าสูง ๆ เพื่อป้องกันการรั่วไหลของประจุ เช่น วงจรถ่ายไปซิมอส และถึงแม้ว่า ความต้านทานขาเข้าจะสูงเพียงใด แต่คาบเวลาสูงสุดในการเก็บค่า (maximum storage period) ก็อยู่ในระดับมิลลิวินาทีเท่านั้น ดังนั้นวงจรถ่ายไดนามิก จึงจำเป็นต้องมีการป้อนข้อมูลใหม่ตามคาบเวลาทุกครั้ง

โครงสร้างของวงจรถ่ายไดนามิกแลตช์ ประกอบด้วยทรานซิสเตอร์ผ่าน (Pass transistor) และวงจรถ่ายอินเวอร์เตอร์ [23] ดังรูปที่ 3.5(a)

ทรานซิสเตอร์ผ่าน ทำหน้าที่ผ่านสัญญาณและแยกสัญญาณ โดยมีโครงสร้างที่เรียบง่าย ซึ่งมักใช้เอ็นมอสทรานซิสเตอร์ โดยจะนำกระแสเมื่อลอจิก '1' เข้าที่ขาเกต สวิตช์ชนิดนี้ส่งผ่านสัญญาณลอจิก '0' ได้ดี แต่การส่งผ่านสัญญาณลอจิก '1' จะถูกลดทอนด้วยค่าแรงดันเทรลโฮลด์ ( $V_{Th}$ ) เพื่อทำให้เกิดช่องทางเดินกระแส และเนื่องจากการเชื่อมต่อที่ปลายซอร์สและเดรน เป็นลักษณะสมมาตรสองทิศทาง ฉะนั้นศักดาที่ซอร์สและเดรน จึงขึ้นกับอิมพีแดนซ์ในแต่ละโหนด โดยปกติ มักกำหนดให้ด้านใดด้านหนึ่งมีอิมพีแดนซ์สูง (เช่นต่อเข้ากับ ขาเข้าของวงจรถ่าย) และกำหนดให้ปลายอีกด้านหนึ่งมีอิมพีแดนซ์ต่ำ (เช่นต่อเข้ากับขาออกของวงจรถ่าย) เพื่อว่าขณะที่ระดับสัญญาณที่ขาเกตเป็น '1' ระดับสัญญาณที่ปลายทั้ง 2 จะเท่ากับศักดาที่โหนดที่มีอิมพีแดนซ์ต่ำ สำหรับรายละเอียด การทำงานและการส่งผ่านสัญญาณ ตลอดจนระยะเวลาคงค่าสัญญาณของทรานซิสเตอร์ผ่าน แสดงไว้ในภาคผนวก ก.

รูปที่ 3.5 (a). วงจรไดนามิกแลตช์ขนาด  $1/2$  บิท

(b). โครงสร้างภายในของวงจรไบซีมอสไดนามิกแลตช์แบบ totem - pole



(a)

(b)


รูปที่ 3.5(b) แสดงโครงสร้างภายในของวงจรไบซีมอสไดนามิกแลตช์ โดยเลือกวงจรไบซีมอส totem-pole แบบ partial swing เป็นต้นแบบในการวิเคราะห์ ทั้งนี้เนื่องจากวงจรมีโครงสร้างที่เรียบง่าย และถึงแม้ว่าจะมีช่วงแกว่งสัญญาณเอาต์พุตแบบ partial swing ทำให้แน่ใจได้ว่าเมื่อทำการออกแบบและอปติไมซ์วงจรแลตช์ โดยใช้วงจรไบซีมอสแบบ full swing เป็นส่วนประกอบของวงจรแลตช์ การทำงานของวงจรรวมยังคงทำงานได้อย่างถูกต้อง

การทำงานของวงจรไบซีมอส totem - pole ได้กล่าวถึงในบทที่ 2 โดยมีคุณลักษณะโดยรวมคือ

1. มีอินพุตอิมพีแดนซ์สูง ( $Z_{in}$ ) โดยพิจารณาจากความต้านทานเกตของอุปกรณ์มอสเฟต
2. มีเอาต์พุตอิมพีแดนซ์ต่ำ ( $Z_{out}$ ) โดยพิจารณาจากความต้านทานขาออกของไบโพลาร์
3. ไม่เกิดการสูญเสียกำลังกระแสดร่งในการขับกระแสชั่วขณะ (transient drive)
4. ระดับสัญญาณแกว่งขาออกจะถูกจำกัดด้วยความต่างศักย์ที่รอยต่อเบส-อิมิตเตอร์ ( $V_{BE}$ ) ทำให้ระดับช่วงแกว่งสัญญาณขาออก มีค่าระหว่าง  $V_{BE}$  ถึง  $V_{DD}-V_{BE}$  เมื่อ  $V_{DD}$  เป็นค่าแรงดันแหล่งจ่าย

นอกจากนี้ ความเร็วหรือความถี่ของการทำงาน ขึ้นอยู่กับค่าหน่วงเวลาผ่านเกต (signal propagation gate delay) ซึ่งมักเกิดจากค่าความต้านทานและค่าความจุแสงที่รอยต่อภายในอุปกรณ์ต่าง ๆ ตลอดจนบริเวณหน้าสัมผัสต่าง ๆ รวมถึงค่า โหลดคาปาซิแตนซ์ ซึ่งค่าหน่วงเวลาผ่านเกตนี้ เป็นเงื่อนไขหนึ่งในการกำหนดประสิทธิภาพการทำงาน (Performance) ของวงจรรวม ในการลดค่าหน่วงเวลาผ่านเกต จำเป็นต้องพิจารณาการตอบสนองชั่วขณะของเกต เพื่อศึกษาอิทธิพลตัวแปรต่าง ๆ ของแต่ละอุปกรณ์ที่มีผลต่อค่าหน่วงเวลาผ่านเกต


รูปที่ 3.6 (a) แสดงค่าหน่วงเวลาผ่านเกตของวงจรไบซีมอสแลตซ์  
 (b) ช่วงเวลาหน่วงเวลาตั้งขึ้น และการทำงานของไบโพลาร์ทรานซิสเตอร์



### 3.2.1 ผลตอบสนองชั่วขณะ(Switch transient response)

จากผลตอบสนองการสวิตช์ชั่วขณะในรูป 3.6(b) ซึ่งประกอบด้วยค่าหน่วงเวลาตั้งขึ้น (pull - up delay) จากการชาร์จ  $C_L$  ผ่าน  $M1$  และ  $Q1$  และค่าหน่วงเวลาตั้งลง (pull - down delay) จากการดิสชาร์จ  $C_L$  ผ่าน  $M2$  และ  $Q2$  จากบทที่ 2 เมื่อทำการปรับเปลี่ยนขนาดความกว้างเกตของ  $M1$  และ  $M2$  ให้มีขนาดเท่ากัน ทำให้การตอบสนองชั่วขณะในการเปลี่ยนระดับสัญญาณมีความสมมาตร ดังรูป 3.6(a) ตามที่ได้กล่าวแล้วในบทที่ 2 ดังนั้นในการวิเคราะห์ผลตอบสนองชั่วขณะจึงจะพิจารณาเฉพาะค่าหน่วงเวลาตั้งขึ้นเท่านั้น จากรูที่ 3.6(b) ค่าหน่วงเวลาผ่านเกตสามารถแบ่งพิจารณาการทำงานของอุปกรณ์ต่าง ๆ ได้เป็น 3 ช่วง [12] คือ

รูปที่ 3.7 วงจรส่วน Pull - up section ขณะที่ระดับสัญญาณขาออกเปลี่ยนจาก '0' เป็น '1'



### 1. ช่วงหน่วงเวลา $t_{d1}$

ประกอบด้วยค่าหน่วงเวลาจาก pass transistor และค่าหน่วงเวลาในการ turn on อินเวอร์เตอร์ คือ ช่วงเวลาที่มอสทรานซิสเตอร์ M1 เกิดการสวิตช์อย่างรวดเร็วเข้าสู่ช่วงอิมิตัว ในขณะที่ Q1 ยังไม่นำกระแส กระแสจะไหลจากแหล่งจ่ายแรงดันผ่าน M1 ทำการชาร์จความจุไฟฟ้าที่โหนด B' จน  $V_{B'}$  มีค่าเท่ากับ  $V_{BE(ON)}$

### 2. ช่วงหน่วงเวลา $t_{d2}$

มอสทรานซิสเตอร์ M1 ยังคงทำงานในย่านอิมิตัว ในขณะที่ Q1 ก็เริ่มนำกระแส เกิดการชาร์จ  $C_L$  เป็นช่วงที่สัญญาณขาออกมีค่าระหว่าง  $0 < V_{OUT} < (|V_{Th}| - V_{BE})$  ช่วงหน่วงเวลานี้ค่อนข้างคงที่และมีขนาดเล็ก โดยเฉพาะเมื่อไบโพลาร์ทรานซิสเตอร์ทำงานในย่านนำกระแสต่ำ (low level current) และจะเพิ่มขึ้นอย่างรวดเร็วเมื่อทำงานในย่านนำกระแสสูง (high level current) เนื่องจากช่วงเวลาข้ามผ่านเบสที่เพิ่มขึ้นจากพาหะที่สะสมในเบสเพิ่มขึ้น

### 3. ช่วงหน่วงเวลา $t_{d3}$

เมื่อ  $V_{OUT} \geq |V_{Th}| - V_{BE}$  ค่าหน่วงเวลา  $t_{d3}$  จะเริ่มเมื่อมอสทรานซิสเตอร์ M1 เข้าสู่ย่านเชิงเส้นและสิ้นสุดเมื่อแรงดันขาออกมีค่าเท่ากับครึ่งหนึ่งของแรงดันแหล่งจ่าย ( $V_{OUT} = V_{DD}/2$ ) ค่าหน่วงเวลานี้จะเป็นองค์ประกอบที่สำคัญที่สุดในค่าหน่วงเวลาผ่านเกตทั้งหมด

ในภาคผนวก ก และ ข แสดงการวิเคราะห์การตอบสนองสัญญาณชั่วขณะ (transient response) ของทรานซิสเตอร์ผ่าน และ วงจรไบซีมอสอินเวอร์เตอร์ตามลำดับ จากสมการ ก.6 และ ข.32 ดังนั้นค่าหน่วงเวลาผ่านเกตของวงจรไบซีมอสไดนามิกแลทซ์ คือ

$$\begin{aligned}
 t_{delay} &= t_d(\text{pass transistor}) + t_d(\text{BiCMOS inverter}) \\
 &= R_{CH\_pass} C_{in} + R_{CH\_M1} (C_E + C_C) \frac{V_{BE(ON)}}{V_{DD} - |V_{Th}|} + \frac{\pi}{2} \sqrt{R_{CH} C_L^* \tau_F^*} \quad (3.5)
 \end{aligned}$$

- เมื่อ  $C_L^*$  :  $C_L + C_{CS}$  (Q2)  
 $\beta_F^*$  : effective current gain  
 $\tau_F^*$  : effective forward base transit time  
 $C_{in}$  : ความจุขาเข้าของวงจรวางไปซีมอสอินเวอร์เตอร์ และทำหน้าที่คงค่าระดับสัญญาณในวงจรวางไดนามิกแลทซ์

$$C_{in} = C_{G1} + C_{G2} + C_{G3} + C_{GS1} + C_{GS2} + C_{GS3} + C_{GD1} + C_{GD2} + C_{GD3} \quad (3.6)$$

- เมื่อ  $C_G$  : ความจุเกต  
 $C_{GS}$  : ความจุระหว่างเกต - ซอร์ท และ  
 $C_{GD}$  : ความจุระหว่างเกต - เดรน

$C_{GS}$  และ  $C_{GD}$  เกิดจากการเชื่อมต่อซ้อนของ mask รวมถึงการแผ่ขยายด้านข้างของสนามไฟฟ้า ทำให้เปรียบเสมือนว่า เกทมีขนาดใหญ่กว่าความเป็นจริง ดังนั้นจากตารางที่ ค.1 ในภาคผนวก ค. ซึ่งแสดงค่า PSpice พารามิเตอร์ จึงกำหนดให้  $C_{GS} = C_{GD} = C_{GS0}$  และเมื่อพิจารณาผลของ Miller effect

$$\begin{aligned}
 C_{in} &\approx (W_1 + W_2 + W_3)(L \cdot C_{OX}) + (W_1 + W_2 + W_3)(3C_{GS0}) \\
 &= (2W_1 + W_3)(L \cdot C_{OX} + 3C_{GS0}) \quad (3.7)
 \end{aligned}$$

แทนค่าลงในสมการที่ 3.5

$$t_{delay} = \frac{2(2W_1 + W_3)(LC_{OX} + 3C_{GS0})L_{pass}}{W_{pass}\mu_n C_{OX} V_{DD}} + R_{CH} (C_E + C_C) \frac{V_{BE(ON)}}{(V_{DD} - |V_{Th}|)} + \frac{\pi}{2} \sqrt{R_{CH} C_L^* \tau_L^*} \quad (3.8)$$

สมการข้างต้นใช้สำหรับการหาค่าหนด่วงเวลาต่ำสุด โดยสังเกตว่าการเปลี่ยนขนาด  $W_1$  ช่วยให่วงจรไบซิมอสอินเวอร์เตอร์ทำงานได้เร็วขึ้น แต่ก็ส่งผลให้ค่าหนด่วงเวลาของทรานซิสเตอร์ผ่านเพิ่มขึ้นด้วย สำหรับกรณีของ  $W_3$  ควรออกแบบให้มีค่าต่ำสุดตามกฎการออกแบบ เพื่อให้วงจรมีความเร็วในการทำงานสูงสุด

### 3.2.2. การหา Cross over load capacitance ( $C_{CRS}$ )

สำหรับวงจรรวมในปัจจุบัน มีแนวโน้มในการทำงานด้านความเร็วที่สูงขึ้น ในขณะที่เดียวกันก็พยายามลดขนาดวงจรให้เล็กลง แนวทางหนึ่งในการพัฒนาวงจรรวมให้มีความเร็วสูงขึ้นคือการแทนที่วงจรซิมอสด้วยวงจรไบซิมอส โดยเงื่อนไขที่ว่า การทำงานและคุณลักษณะของวงจรต้องไม่เปลี่ยนแปลง และพื้นที่ต้องไม่เพิ่มไปจากเดิมมากนัก ในขณะที่ความเร็วในการทำงานต้องสูงขึ้น วิธีดังกล่าวเป็นวิธีที่สะดวก เนื่องจากมีผลต่อการวางผังคิมน้อยมาก และจากสมการที่ 3.8 ความเร็วในการทำงานเป็นฟังก์ชันที่ขึ้นกับขนาดของความจุภายในและความจุโหลด แต่เนื่องจากวงจรไบซิมอสมีโครงสร้างวงจรซับซ้อนและมีขนาดใหญ่ ส่งผลให้ความจุภายในเพิ่มขึ้นเมื่อเทียบกับวงจรซิมอสเดิม กล่าวคือ วงจรไบซิมอสจะมีความเร็วเหนือวงจรซิมอส แต่ก็เฉพาะค่า โหลดคาปาซิแตนซ์สูง ๆ เท่านั้น ดังนั้นในการเปรียบเทียบประสิทธิภาพด้านความเร็ว ระหว่างวงจรซิมอส และไบซิมอส จะพิจารณาจากค่าหนด่วงเวลา ที่สภาพ โหลดคาปาซิแตนซ์ ต่าง ๆ โดยกำหนดให้  $C_{CRS}$  นี้ เป็นค่าขนาดความจุที่ทำให้วงจรทั้งสองมีความเร็วเท่ากัน จากสมการ 3.5

$$t_{d,BiCMOS} = t_1 + \frac{\pi}{2} \sqrt{\tau_F C_L R_{CH\_BiC}} \quad (3.9)$$


และโดยวิธีเดียวกันนี้

$$t_{d,CMOS} = t_0 + C_L R_{CH\_CM} \quad (3.10)$$

เมื่อ  $R_{CH}$  ขึ้นกับขนาดของทรานซิสเตอร์ ขณะที่  $t_0$  และ  $t_1$  เป็นค่าหนด่วงเวลา no-load ของวงจรซิมอสและไบซิมอสแลทซ์ตามลำดับ พิจารณาที่  $t_{d,BiCMOS} = t_{d,CMOS}$  ดังนั้น

$$C_L = C_{CRS} = \frac{1}{R_{CH\_CMOS}} \left( \frac{\pi\gamma}{4} + \sqrt{\left(\frac{\pi\gamma}{4}\right)^2 + (t_1 - t_0)} \right) \quad (3.11)$$

เมื่อ  $\gamma = \left( \frac{L_{BiC}}{L_{CM}} \cdot \frac{W_{CM}}{W_{BiC}} \cdot \tau_F \right)^{\frac{1}{2}}$


รูปที่ 3.8 การหาค่า Cross over load capacitance:  $C_{CRS}$ 

จากรูปที่ 3.8 เมื่อ  $C_L > C_{CRS}$  วงจรไบซีมอสจะมีความเร็วสูงกว่าวงจรมอส ในทางตรงกันข้าม เมื่อ  $C_L < C_{CRS}$  วงจรมอส มีความเร็วสูงกว่า ดังนั้นในการตัดสินใจเลือกใช้วงจรมอสสามารถกำหนดได้จากการเปรียบเทียบระหว่าง  $C_L$  และ  $C_{CRS}$  อย่างไรก็ตามค่า  $C_{CRS}$  ยังขึ้นอยู่กับ  $\gamma$  ซึ่งแปรผันตามอัตราส่วน  $W/L$  ของมอสในวงจรมอสเดิมเทียบกับวงจรมอสที่นำมาแทนที่ การเปลี่ยนแปลงชนิดของมอสทรานซิสเตอร์ ทำให้เงื่อนไขในการแทนที่ผิดไป หากเมื่อกำหนดให้ขนาดของมอสทรานซิสเตอร์ของทั้งสองวงจรมอสมีขนาดเท่ากัน ดังนั้น  $\gamma = (\tau_F)^{1/2}$  และจากสมการ 3.11 เมื่อแทนค่าด้วยพารามิเตอร์ต่าง ๆ ในตารางที่ ค.1 ขนาด  $C_{CRS}$  จะมีค่าเท่ากับ 0.243 pF

### 3.3 วงจรไบซีมอสสแตติกแลตช์ (BiCMOS static latch)

เป็นหน่วยความจำซึ่งเมื่อประจุข้อมูลลงไปแล้ว ข้อมูลจะถูกเก็บอยู่ตรงขาเท้าที่มีแรงดันไฟเลี้ยงป้อนตลอดเวลา


รูปที่ 3.9 แสดงวงจรมอสสแตติกแลตช์แบบกลับเฟสซึ่งใช้ในระบบทอส่งข้อมูล



จากรูปวงจรจะประกอบด้วยวงจรถอดอินเวอร์เตอร์ INV1 และ INV2 โดยที่ INV1 ทำหน้าที่กำหนดระดับสัญญาณ ในขณะที่ INV2 ทำหน้าที่ป้อนกลับสัญญาณ เพื่อวงจรสามารถคงค่าระดับสัญญาณไว้ เรียกว่า อินเวอร์เตอร์ป้อนกลับ (Trickle inverter หรือ Feedback inverter) เนื่องจากอินเวอร์เตอร์ ใช้เพียงเพื่อคงค่าสัญญาณเอาไว้ มิได้ใช้ขั้วกระแสแต่อย่างใด INV2 จึงถูกออกแบบเป็นวงจรถอดเพื่อลดจำนวนอุปกรณ์และช่วยประหยัดพื้นที่ ดังรูป 3.10

การทำงานของวงจรถอดแลตช์ จะแตกต่างกับวงจรถอดนาฬิกาแลตช์ อันเนื่องมาจากโครงสร้างวงจรที่มีการป้อนกลับ ช่วงการทำงานแบ่งเป็น ช่วงส่งผ่านสัญญาณ และ ช่วงคงค่าระดับสัญญาณ หรือช่วงที่  $clk = 1$  และ  $0$  ตามลำดับ


รูปที่ 3.10 แสดงโครงสร้างภายในวงจรถอดแลตช์ที่สร้างด้วยเทคโนโลยีไบซีเอ็มอส



จากรูป 3.9 เอาต์พุตของ INV1 ต่ออยู่กับอินพุตของ INV 2 และ เอาต์พุตของ INV2 ก็ถูกต่อเข้ากับอินพุตของ INV1 ดังนั้นผลการตอบสนองสัญญาณของ INV1 และ INV2 แสดงให้เห็นดังรูปที่ 3.11 จากการถ่ายโอนสัญญาณทำให้เกิดจุดตัด 3 จุด คือ เมื่อป้อนสัญญาณอินพุต INV1 และ INV2 จะเกิดการเปลี่ยนระดับสัญญาณจะจุด Stable ผ่าน จุด Unstable เข้าสู่จุด Stable อีกจุด การถ่ายโอนสัญญาณเกิดขึ้นเมื่อสัญญาณอินพุตมีค่ามากกว่าค่า Static noise margins (SNM) ซึ่งกำหนดจากอัตราขยายสัญญาณ หรือ ความชันของกราฟซึ่งมีค่าเท่ากับ -1 ดังนั้นค่า SNM นอก


จากแสดงถึงความสามารถในการทนต่อสัญญาณรบกวน ยังเป็นตัวกำหนดการทำงานของวงจร [10]

รูปที่ 3.11 การถ่ายโอนสัญญาณ



1. ช่วงส่งผ่านข้อมูล

รูปที่ 3.12 แบบจำลองวงจรสแตติกแลทซ์ ช่วงส่งผ่านข้อมูล



การทำงานของวงจรในรูปที่ 3.9 สามารถแทนด้วยแบบจำลองในรูปที่ 3.12 โดยค่า gm1 และ gm2 แทนค่าทรานคอนดักแตนซ์ของวงจรไบซีมอสและซีมอสอินเวอร์เตอร์ตามลำดับ เมื่อพิจารณาสัญญาณ AC ขนาดเล็ก

$$\frac{V_{IN} - V_1}{R_{CH}} - gm_2 V_2 = C_1 \frac{dV_1}{dt}$$

และ 
$$-gm_1 V_1 = C_2 \frac{dV_2}{dt}$$

$$\frac{d^2 V_2}{dt^2} + \frac{1}{C_1 R_{CH}} \frac{dV_2}{dt} - \frac{gm_1 gm_2}{C_1 C_2} V_2 = -\frac{gm_1}{C_1 C_2 R_{CH}} V_{IN}$$

ดังนั้น ผลเฉลยคือ

$$V_2(t) = Ae^{m_1 t} + Be^{m_2 t} + C \quad (3.12)$$

เมื่อ 
$$m_1, m_2 = -\frac{1}{2R_{CH}C_1} \pm \sqrt{\left(\frac{1}{2R_{CH}C_1}\right)^2 + \frac{gm_1 gm_2}{C_1 C_2}}$$

และ 
$$C = \frac{V_{IN}}{gm_2 R_{CH}}$$


สำหรับค่าคงที่ A และ B ขึ้นกับเงื่อนไขแรกเริ่ม หรือสภาวะก่อนการเปลี่ยนแปลง ตัวอย่าง เช่น ในสภาวะแรกเริ่ม ( $t = 0$ ) วงจรไม่ได้คังค่าใดไว้ ดังนั้น  $V_1(0) = 0$  และ  $V_2(0) = 0$

$$A = \frac{-V_{IN}}{gm_2 R_{CH}} \left( \frac{m_2}{m_2 - m_1} \right) \quad \text{และ} \quad B = \frac{-V_{IN}}{gm_2 R_{CH}} \left( \frac{m_1}{m_1 - m_2} \right)$$

จากผลเฉลยข้างต้นซึ่งมีความซับซ้อน เพื่อให้ง่ายต่อการวิเคราะห์ วงจรจะถูกพิจารณาว่า ค่าคงที่หน่วงเวลาจากคู่อินเวอร์เตอร์  $\left( \tau = \frac{C_1 C_2}{gm_1 gm_2} \right)$  มีค่าต่ำกว่า ค่าคงเวลาจากทรานซิสเตอร์ ผ่าน  $\left( \frac{1}{R_{CH} C_1} \right)$  ดังนั้น ผลเฉลยที่ได้คือ

$$V_2(t) = \frac{-V_{IN}}{gm_2 R_{CH}} \left( \exp \frac{-t}{R_{CH} C_1} - 1 \right) \quad (3.13)$$

รูปที่ 3.13 แสดงการสัญญาณ เอาต์พุตของวงจรสแตติกแลทซ์ในช่วงส่งผ่านสัญญาณ




จากสมการ 3.13 ช่วยในการออกแบบวงจรสแตติกแลทซ์ ให้มีความเร็วการทำงานสูงขึ้น โดยพิจารณาจากค่าคงที่เวลา คือ กำหนดให้อัตราส่วน  $W/L$  ของทรานซิสเตอร์ผ่านมีค่าสูง ในขณะที่  $W/L$  ของอินเวอร์เตอร์ป้อนกลับมีค่าต่ำ ๆ โดยเครื่องหมายลบในสมการแสดงถึงการกลับเฟสสัญญาณของวงจรสแตติกแลทซ์

## 2. ช่วงคงค่าสัญญาณ

เมื่อ  $clk = 0$  ทรานซิสเตอร์ผ่านหยุดนำกระแส เนื่องจากคุณสมบัติอินพุตอิมพีแดนซ์สูงของวงจร กระแสป้อนกลับ ( $I_1$ ) ทั้งหมดจึงป้อนเข้าสู่  $C_1$  เช่นเดียวกับ  $I_2$  โดยที่  $C_1$  แทน  $C_{G1}$  และความจุขาออกของซีมอสอินเวอร์เตอร์ (INV2) และ  $C_2$  แทนโหลดคาปาซิแตนซ์ ( $C_L$ ),  $C_{G2}$  และความจุขาออกของซีมอสอินเวอร์เตอร์ตัวบน ดังนั้น

รูปที่ 3.14 แบบจำลองวงจรสแตติกแลทซ์ ช่วงคงค่าสัญญาณ



$$-gm_2 V_2 = C_1 \frac{dV_1}{dt'} \quad (3.14)$$

$$-gm_1 V_1 = C_2 \frac{dV_2}{dt'} \quad (3.15)$$

เมื่อ  $t'$  คือ เวลาเมื่อวงจรทำงานในช่วงคงค่าสัญญาณ และ  $V_1(0)$  และ  $V_2(0)$  เป็นศักดาอินพุตและเอาต์พุตของคู่อินเวอร์เตอร์ เมื่อเวลาที่  $clk$  เปลี่ยนจาก 1 เป็น 0 ดังนั้นผลเฉลยคือ

$$V_2(t') = \frac{1}{2} [V_2(0) - (\frac{C_1 gm_1}{C_2 gm_2})^{1/2} V_1(0)] e^{\frac{t'}{\tau}} + \frac{1}{2} [V_2(0) + (\frac{C_1 gm_1}{C_2 gm_2})^{1/2} V_1(0)] e^{-\frac{t'}{\tau}} \quad (3.16)$$

เมื่อคำนวณเวลาคงที่ ( $\tau$ ) เท่ากับ  $(\frac{C_1 C_2}{gm_1 gm_2})^{1/2}$

ดังนั้น เมื่อเวลาผ่านไป ( $t' \gg \tau$ )

$$V_2(t') \approx \frac{1}{2} [V_2(0) - (\frac{C_1 gm_1}{C_2 gm_2})^{1/2} V_1(0)] e^{\frac{t'}{\tau}} \quad (3.17)$$

จากสมการ 3.17 สัญญาณเอาต์พุตของวงจร ( $V_2$ ) อาจลู่เข้าสู่ลอจิก 0 หรือ 1 โดยขึ้นกับ  $V_2(0)$  และ  $V_1(0)$  ซึ่งเป็นค่าศักดาที่ได้จากช่วงส่งผ่านสัญญาณ ทำให้วงจรเสถียรและแลทช์จกค่าผิดพลาดไป ซึ่งจะถูกลดค่าถึงในหัวข้อ ปัญหา meta stable

### 3.4 ผลการทดสอบคุณสมบัติของวงจรไบซีมอสไดนามิกแลทช์และสแตติกแลทช์

จากการออกแบบข้างต้น ต่อไปจะแสดงผลการทดสอบคุณสมบัติของวงจรไบซีมอสแลทช์โดยการเปรียบเทียบกับวงจรซีมอสเดิม โดยทำการจำลองวงจรโดยใช้โปรแกรม PSpice ในการศึกษาจะแบ่งตามชนิดของวงจรและแยกคุณสมบัติในการตอบสนองซึ่งสามารถแยกออกเป็นสองชนิดคือ ผลการตอบสนองต่อสัญญาณไฟตรง และความสามารถในการสวิตช์ซึ่ง


#### 3.4.1 วงจรไบซีมอสไดนามิกแลทช์

##### 1. การศึกษาคุณสมบัติทางไฟตรงของวงจรไบซีมอสไดนามิกแลทช์

ในวงจรดิจิทัลโดยทั่วไปตัวแปรซึ่งเป็นตัวกำหนดคุณสมบัติทางไฟตรงของวงจรคือ  $V_{OH}$ ,  $V_{OL}$  และช่วงเผื่อสัญญาณ (Noise margin) รวมทั้งแรงดันวิกฤติของวงจร จะสามารถอธิบายได้โดยการใช้กราฟแสดงคุณสมบัติการถ่ายโอนแรงดัน ซึ่งได้จากการวัดค่าแรงดันขาออก

เทียบกับการเปลี่ยนแปลงแรงดันอินพุต คุณสมบัติทางด้านสัญญาณไฟตรงของวงจรไบซีมอส และ ซีมอสไดนามิกแลทซ์ ดังรูปที่ 3.15


รูปที่ 3.15 แสดงการถ่ายโอนไฟตรงวงจรไดนามิกแลทซ์แบบกลับเฟส



## 2. การศึกษาคุณสมบัติทางสวิทช์ของวงจรไบซีมอสไดนามิกแลทซ์



ในวงจรดิจิทัลนอกจากระดับแรงดันต่าง ๆ จากการศึกษาคงสมบัติทางสัญญาณไฟตรงแล้ว คุณสมบัติที่สำคัญอย่างยิ่งอีกอย่างหนึ่งก็คือ ความสามารถในการใช้งานร่วมกับวงจรที่มีความถี่สูงได้ ซึ่งจะถูกกำหนดโดยเวลาในช่วงที่แรงดันเพิ่มขึ้น และเวลาในช่วงที่แรงดันลดลง รวมทั้งการหน่วงเวลาของวงจรซึ่งก็คือคุณสมบัติทางสวิทช์นั่นเอง ในการศึกษาคุณสมบัติทางสวิทช์ซึ่งสามารถทำได้ทำนองเดียวกับการศึกษาคงสมบัติทางสัญญาณไฟตรง เพียงเปลี่ยนสัญญาณอินพุตจากการเพิ่มแรงดันที่ละน้อยเป็นลักษณะของสัญญาณพัลส์ จากนั้นวัดค่าเวลาที่เอาต์พุตของสัญญาณซึ่งจะได้ผลของคุณสมบัติทางสวิทช์ของวงจรวจรไดนามิกแลทซ์ ดังรูปที่ 3.16 แสดงการทำงานของวงจรวจรไบซีมอสไดนามิกแลทซ์เมื่อป้อนสัญญาณอินพุตเป็น 1,0,1,0 ตามลำดับ ในช่วงที่  $clk = 0$  วงจรก็จะคงค่าไว้ในลักษณะที่กลับเฟสกับสัญญาณอินพุต

รูปที่ 3.16 แสดงการทำงานของวงจรไบซีมอสไดนามิกแลตช์แบบกลับเฟส





การเปรียบเทียบช่วงเวลาที่ใช้ในการเปลี่ยนระดับสัญญาณเอาต์พุตจาก 1 เป็น 0 และ จาก 0 เป็น 1 ดังรูปที่ 3.17 แสดงผลตอบสนองเมื่อทดสอบกับค่าความจุโหลด 0 ถึง 1 pF และรูปที่ 3.18 แสดงผลตอบสนองเมื่อทดสอบกับค่าความจุโหลด 1 ถึง 10 pF

รูปที่ 3.17 แสดงการตอบสนองสัญญาณเอาต์พุตเมื่อทดสอบกับ  $C_L = 0$  ถึง  $1\text{pF}$



รูปที่ 3.18 แสดงการตอบสนองสัญญาณเอาต์พุตเมื่อทดสอบกับ  $C_L = 1$  ถึง  $10$  pF




ตารางที่ 3.1 กำหนดเวลาของวงจรไบซีมอสและซีมอสเกตซ์

$C_L$ (pF)	BiCMOS*		CMOS*	
	delay time(ns) (PSpice)	delay time(ns) (Calculation)	delay time (ns) (PSpice)	delay time (ns) (Calculation)
0	0.715	0.715	0.633	0.633
0.1	0.762	0.724	0.715	0.709
0.2	0.798	0.767	0.788	0.785
0.3	0.831	0.808	0.865	0.860
0.4	0.877	0.833	0.934	0.936
0.5	0.900	0.859	0.996	1.014
0.6	0.923	0.879	1.061	1.093
0.7	0.978	0.920	1.148	1.167
0.8	1.024	0.931	1.243	1.244
0.9	1.052	0.991	1.280	1.321
1	1.080	1.009	1.387	1.396
2	1.415	1.382	2.151	2.154
3	1.705	1.687	2.926	2.914
4	1.952	1.848	3.694	3.676
5	2.154	1.986	4.466	4.422
6	2.365	2.225	5.212	5.189
7	2.569	2.474	5.979	5.944
8	2.769	2.608	6.734	6.709
9	2.935	2.819	7.509	7.464
10	3.146	3.084	8.284	8.217

\*เมื่อ  $V_{in}$  และ clk มี  $t_r$  และ  $t_f = 2.5ns$  มีความกว้าง pulse = 10ns ที่ความถี่ 12.5 MHz และ 50 MHz ตามลำดับ


รูปที่ 3.19 แสดงค่าหน่วงเวลาของวงจรไบซีมอสและซีมอสไดนามิกแลตช์



### 3.4.2 วงจรไบซีมอสสแตติกแลตช์

1. การศึกษาคุณสมบัติทางไฟตรงของวงจรไบซีมอสสแตติกแลตช์


รูปที่ 3.20 แสดงการถ่ายโอนไฟตรงวงจรสแตติกแลตช์แบบกลับเฟส



จากรูป 3.20 จะสังเกตการถ่ายโอนไฟตรงของวงจรมอสสแตติกแลทซ์ จะมีลักษณะที่ราบเรียบกว่าวงจรมอสสแตติกแลทซ์ ทั้งนี้เนื่องจากวงจรมอสสแตติกแลทซ์ประกอบด้วยมอสทรานซิสเตอร์และไบโพลาร์ทรานซิสเตอร์ ซึ่งทำงานไม่พร้อมกัน โดยช่วงแรกมอสทรานซิสเตอร์จะทำงานก่อนจากนั้นไบโพลาร์ทรานซิสเตอร์จึงจะทำงานดังที่ได้กล่าวแล้วในเรื่องการหน่วงเวลาของวงจรมอสสแตติกแลทซ์

## 2. การศึกษาคุณสมบัติทางสวิตชิงของวงจรมอสสแตติกแลทซ์


รูปที่ 3.21 แสดงการทำงานของวงจรมอสสแตติกแลทซ์แบบกลับเฟส




จากรูปที่ 3.21 แสดงผลการจำลองเมื่อป้อนขบวนสัญญาณพัลส์ (pulse train signal) ค่า 1,0,1,0 ที่ความถี่ 25 MHz หรือคาบเวลาเท่ากับ 40 ns ในขณะที่สัญญาณนาฬิกามีความถี่ 50 MHz หรือคาบเวลาเท่ากับ 20 ns โดยทดสอบกับโหลด  $C_L = 1$  pF โดยช่วงเวลาที่สัญญาณนาฬิกามีค่าเป็น 0 วงจรมอสสแตติกแลทซ์จะทำหน้าที่เก็บระดับสัญญาณไว้ และจะเปลี่ยนแปลงไปเมื่อสัญญาณนาฬิกามีค่าเป็น 1

การเปรียบเทียบช่วงเวลาที่ใช้ในการเปลี่ยนระดับสัญญาณเอาต์พุตจาก 1 เป็น 0 และ จาก 0 เป็น 1 เมื่อทดสอบกับค่าความจุโหลด 0 ถึง 1 pF ดังรูปที่ 3.22 ซึ่งแสดงการทดสอบวงจรมอสสแตติกแลทซ์ และรูปที่ 3.23 แสดงการทดสอบวงจรมอสสแตติกแลทซ์


รูปที่ 3.22 แสดงการตอบสนองวงจรถิโมสสแตติกแลทซ์เมื่อทดสอบกับ  $C_L = 0$  ถึง  $1\text{pF}$



รูปที่ 3.23 แสดงการตอบสนองวงจรถิโมสสแตติกแลทซ์เมื่อทดสอบกับ  $C_L = 1$  ถึง  $1\text{pF}$



รูปที่ 3.24 แสดงค่าหน่วงเวลาของวงจรไบซีเอ็มอสและซีเอ็มอสแต่ติกแลตช์




## บทที่ 4

### ปรากฏการณ์ร่องที่มีผลต่อคุณลักษณะของวงจรถิโพลาร์ไบซิมอสแอสแตทซ์

#### 4.1 ผลกระทบเมื่อค่ากระแสสูง (High current effects)

เมื่อต้องการให้วงจรถิโพลาร์ไบซิมอสทำงานเร็วขึ้น ด้วยการเพิ่มกระแสเบสไบอัสและกระแสคอลเลคเตอร์ แต่เมื่อกระแสคอลเลคเตอร์มีค่าสูงจนไบโพลาร์เข้าสู่การทำงานในย่านกระแสสูง (high current region) อัตราขยายกระแส ( $\beta$ ) และ ความถี่คัทออฟ ( $f_T$ ) จะลดลงอย่างรวดเร็ว ทั้งนี้เนื่องจากปรากฏการณ์ที่เกิดขึ้นคือ high level injection (Webster effect) และ base push-out (Kirk effect) [13] ในการศึกษาถึงผลกระทบจากปรากฏการณ์ข้างต้นด้วยแบบจำลองของ Gummel-Poon [14]

รูปที่ 4.1 แบบจำลอง Gummel-Poon ของไบโพลาร์ทรานซิสเตอร์



สาระสำคัญของแบบจำลอง Gummel-Poon คือ การนิยามกระแส  $I_{CT}$  ซึ่งอยู่ในเทอมของโครงสร้างภายในทรานซิสเตอร์

$$I_{CC} = \frac{I_S}{Q_B} \left( \exp \frac{V_{B'E}}{V_T} - 1 \right)$$

$$I_{BC} = \frac{I_S}{Q_B} \left( \exp \frac{V_{B'C'}}{V_T} - 1 \right)$$

$$\therefore I_{CT} = \frac{I_S}{Q_B} \left[ \left( \exp \frac{qV_{B'E}}{kT} - 1 \right) - \left( \exp \frac{qV_{B'C'}}{kT} - 1 \right) \right] \quad (4.1)$$

เมื่อ  $I_S$  : กระแสอิ่มตัวย้อนกลับ

$$= \frac{qD_{nB} n_i^2 A_E}{w_B \int_0 N_B(x) dx}$$

$Q_B$  : Base charge factor ซึ่งได้จากการนอร์มัลไลซ์ประจุพาหะส่วนมากเทียบกับจำนวนประจุพาหะส่วนมากเมื่อไม่ได้ทำการไบอัส ดังนั้น  $Q_B = 1$  เมื่อทรานซิสเตอร์ไม่ถูกไบอัส และ  $Q_B$  นี้เองที่ทำให้เกิดปรากฏการณ์ต่างๆ ดังนั้น จึงถูกกำหนดเป็น

$$Q_B = \frac{Q_1}{2} \left[ \left( \frac{Q_1}{2} \right)^2 + Q_2 \right]^{\frac{1}{2}} \quad (4.2)$$

เมื่อ  $Q_1$  แทนปรากฏการณ์ Base - width modulation

$$Q_1 = \left[ 1 - \frac{V_{B'C'}}{V_{AF}} - \frac{V_{B'E}}{V_{AR}} \right]^{-1} \quad (4.3)$$

และ  $Q_2$  แทนปรากฏการณ์ High level injection


$$Q_2 = \frac{I_S}{I_{KF}} \left( \exp \frac{qV_{B'E}}{KT} - 1 \right) + \frac{I_S}{I_{KR}} \left( \exp \frac{qV_{B'C'}}{KT} - 1 \right) \quad (4.4)$$

เมื่อ  $V_{AF}$  : Forward early voltage

$V_{AR}$  : Reverse early voltage

$I_{KF}$  : Forward knee current

$I_{KR}$  : Reverse knee current

รูปที่ 4.2 ผลจาก Base-width modulation จากการเปลี่ยน  $V_{CE}$ 

เพื่อให้ง่ายต่อการวิเคราะห์ จะพิจารณาเฉพาะช่วง forward active region ดังนั้นจากสมการ (4.1), (4.3) และ (4.4)

$$I_{CT} = \frac{I_S}{Q_B} \left( \exp \frac{qV_{B'E'}}{KT} - 1 \right) \quad (4.5)$$

$$Q_1 = \left[ 1 - \frac{V_{B'C'}}{V_{AF}} \right]^{-1} \quad (4.6)$$

$$Q_2 = \frac{I_S}{I_{KF}} \left( \exp \frac{qV_{B'E'}}{KT} - 1 \right) \quad (4.7)$$

โดยกำหนดเกณฑ์ที่ใช้ในการพิจารณาปรากฏการณ์ high - level injection คือ

$$Q_B = \begin{cases} Q_1 & \text{ถ้า } Q_2 \ll \frac{Q_1^2}{4} & : \text{ Low level injection} \\ \sqrt{Q_2} & \text{ถ้า } Q_2 \gg \frac{Q_1^2}{4} & : \text{ High level injection} \end{cases}$$


ดังนั้น เมื่อเกิดปรากฏการณ์ High - level injection

$$I_{CT} = (I_S I_{KF})^{\frac{1}{2}} \exp \frac{qV_{B'E'}}{2KT} \quad (4.8)$$

แต่  $I_{CT}$  ในสภาวะ Low - level injection

$$I_{CT} = I_S \left[ 1 - \frac{V_{B'C'}}{V_{AF}} \right]^{-1} \left( \exp \frac{qV_{B'E'}}{KT} - 1 \right) \quad (4.9)$$


รูปที่ 4.3 Gummel plot แสดงการเปลี่ยนแปลงของ  $\ln(I_C)$ ,  $\ln(I_B)$  ต่อ  $V_{BE}$  [5]



ดังนั้น  $I_{KF}$  คือ กระแสคอลเลกเตอร์ ซึ่งกำหนดให้เป็นจุดเริ่มของ ปรากฏการณ์ High-level injection จากรูปที่ 4.3  $I_{KF}$  กำหนดจากอัตราขยายกระแส ( $\beta$ ) ที่ลดลงครึ่งหนึ่ง เมื่อเทียบกับ ช่วงนำกระแสต่ำ ดังนั้น Kirk effect จึงแสดงได้ด้วย

$$\beta = \frac{\beta_0}{1 + \frac{I_C}{I_{KF}}} \tag{4.10}$$

รูปที่ 4.4 การกระจายของประจุพาหะส่วนน้อยในเบส



นอกจากนี้ ปรากฏการณ์ High - level injection ยังสามารถอธิบายได้ในเชิงโครงสร้างกายภาพ [13] คือ เมื่อไบโพลาร์นำกระแส จำนวนพาหะส่วนน้อยในเบสที่ถูกฉีดเข้ามาจากอิมิตเตอร์ หากมีจำนวนน้อยกว่า จำนวนพาหะส่วนมากแล้ว ไบโพลาร์จะยังคงนำกระแสในย่าน Low - level injection จนเมื่อไบโพลาร์นำกระแสเพิ่มขึ้นจำนวนพาหะส่วนน้อยในเบสโดยเฉพาะที่ใกล้ ๆ บริเวณรอยต่ออิมิตเตอร์ที่เพิ่มขึ้นจนมีจำนวนใกล้เคียงกับพาหะส่วนมากในเบส แต่ด้วยคุณสมบัติทางธรรมชาติซึ่งต้องคงคุณสมบัติของสารกึ่งตัวนำ (P หรือ N) ไว้ ดังนั้นพาหะส่วนมากในเบสที่เกิดจากการฉีดเข้ามาของพาหะส่วนน้อยในอิมิตเตอร์และคอลเลคเตอร์จึงเพิ่มสูงขึ้นด้วย ดังนั้นที่บริเวณรอบ ๆ รอยต่อ โดยเฉพาะรอยต่ออิมิตเตอร์ ความหนาแน่นพาหะส่วนมากและส่วนน้อยจะเพิ่มสูงขึ้น จากอัตราการส่งผ่านอิมิตเตอร์-คอลเลคเตอร์ ( $I_C/I_E$ )

$$\alpha_F = \frac{1}{1 + \frac{1}{\beta_F}} = \frac{1}{1 + \frac{W_B^2}{2\tau_B D_n} + \frac{D_D W_B N_A}{D_n L_p N_p}} \approx \alpha_T \cdot \gamma \quad (4.11)$$

ดังนั้น อัตราขยายกระแส ( $\beta$ ) ที่มีค่าลดลงอย่างรวดเร็ว ด้วยเหตุผล 2 ประการ คือ

1. ความหนาแน่นของประจุพาหะส่วนมากและส่วนน้อยที่เพิ่มขึ้น ทำให้เกิดการรวมตัว (recombination) มากขึ้นส่งผลให้ effective life time ( $\tau_B$ ) ของประจุพาหะที่ส่งผ่านเบสลดลง ดังนั้น Base transport factor :  $\alpha_T$  มีค่าลดลง


$$\alpha_T = \frac{1}{1 + \frac{W_B^2}{2\tau_B D_n}} \quad (4.12)$$

2. การเพิ่มขึ้นของพาหะส่วนมากในเบส ซึ่งถูกพิจารณาว่าเป็นการเพิ่มความหนาแน่นอะตอมสารเจือในเบส สิ่งนี้ให้ Emitter injection efficiency ( $\gamma$ ) ลดลง

$$\gamma = \frac{1}{1 + \frac{D_p W_B N_A}{D_n L_p N_D}} \quad (4.13)$$

เมื่อ  $D_p$  และ  $D_n$  คือค่าคงที่การแพร่ของโฮลและอิเล็กตรอนตามลำดับ

รูปที่ 4.5 การจำลองการทำงานช่วง high - current injection ของไบโพลาร์ทรานซิสเตอร์ด้วย Spice [12]




ดังนั้นในการออกแบบวงจรไบโพลาร์ เพื่อหลีกเลี่ยงไม่ให้วงจรทำงานในช่วง high current level ต้องออกแบบให้  $I_{C(max)}$  มีค่าต่ำกว่าหรือเท่ากับ  $I_{KF}$  จากภาคผนวก ข. สมการ ข.28  $I_{C(max)}$  เมื่อ  $t = T_3$  และเมื่อประมาณด้วยอนุกรม Taylor

$$I_{C(max)} \approx (C_L^*)^{\frac{1}{2}} \frac{V_{DD} - V_{BE(ON)}}{\frac{\pi}{2} \sqrt{R_{CH} \tau_F^*}} \leq I_{KF} \tag{4.14}$$

4.1.1 ผลการจำลองด้วย Pspice

เมื่อทำการทดสอบผลของปรากฏการณ์ high - current level ด้วยการเปลี่ยนค่าความจุโหลด ( $C_L^*$ ) ซึ่งเป็นตัวแปรหนึ่งซึ่งเป็นตัวกำหนดเงื่อนไขในการนำกระแสตามสมการที่ 4.14 และ  $I_{KF}$  ซึ่งกำหนดได้จากกระแสคอลเลกเตอร์ที่ทำให้  $\beta$  ลดลงครึ่งหนึ่งของสภาวะปกติ จากรูปที่ 4.5  $I_{KF}$  มีค่าเท่ากับ 9.17 mA


รูปที่ 4.6 ผลการทดสอบปรากฏการณ์ high - current level



ตารางที่ 4.1 แสดงผลของปรากฏการณ์ high - current level ต่อ ค่าหน่วงเวลา

C load(pF)	$I_{c\_max}$ (Pspice) mA	$I_{c\_max}$ (cal.) mA	$I_{KF}$ (mA)	delay time (ns)
1.0	4.365	4.802	9.13	0.5747
3.0	6.214	6.012	9.13	1.0778
5.0	7.241	7.023	9.13	1.5033
7.0	7.974	7.905	9.13	1.8452
9.0	8.581	8.612	9.13	2.2216
11.0	9.155	9.203	9.13	2.5562
13.0	9.552	9.718	9.13	2.8280
15.0	9.890	10.117	9.13	3.1208
17.0	10.191	10.223	9.13	3.4135
19.0	10.489	10.314	9.13	3.4481

รูปที่ 4.7 แสดงผลของปรากฏการณ์ high - current level ต่อ กำหนดเวลา ตามตารางที่ 4.1



#### 4.2 ผลกระทบจากการอิมิตัวของคอลเลคเตอร์

นอกเหนือจากผลของ High current inject ซึ่งทำให้อัตราขยายกระแส ( $\beta$ ) มีค่าลดลงและความถี่คัทออฟ ( $f_c$ ) มีค่าต่ำลงแล้ว ยังอาจนำไปสู่การอิมิตัวของทรานซิสเตอร์ โดยเฉพาะเมื่อความต้านทานแฝงที่คอลเลคเตอร์ ( $R_C$ ) มีค่าเพิ่มขึ้น ผลจากการอิมิตัวของไบโพลาร์ทรานซิสเตอร์ทำให้ประสิทธิภาพในการสวิตช์ซึ่งต่ำลง การวิเคราะห์นี้ช่วยสามารถประมาณค่า  $R_C$  เพื่อป้องกันไม่ให้เกิดการอิมิตัวของทรานซิสเตอร์ [12]

พิจารณาเมื่อไบโพลาร์เกิดการอิมิตัว กำหนดให้  $t_s$  เป็นเวลาที่ Q1 เริ่มเข้าสู่ย่านอิมิตัว จากภาคผนวก ข. รูปที่ ข.3

$$V_{CE(sat)} = V_{DD} - V_o(t_s) - I_C(t_s)R_C \quad (4.15)$$

และจากสมการ ข.18 และ ข.29 โดยกำหนดให้  $t_s < T < 2\beta_F^* \tau_F^*$  ดังนั้น

$$V_o(t_s) = (V_{DD} - V_{BE(ON)}) \left\{ 1 - \cos\left(\frac{t_s}{T}\right) \right\} \quad (4.16)$$

$$I_C(t_s) = \frac{C_L^*}{T} (V_{DD} - V_{BE(ON)}) \sin\left(\frac{t_s}{T}\right) \quad (4.17)$$

แผนลงในสมการที่ 4.15

$$\frac{R_C C_L^*}{T} \sin\left(\frac{t_s}{T}\right) = \frac{V_{BE(ON)} - V_{CE(sat)}}{V_{DD} - V_{BE(ON)}} + \cos\left(\frac{t_s}{T}\right) \quad (4.18)$$

โดยทรานซิสเตอร์จะเข้าสู่ย่านอิ่มตัวเมื่อ  $V_{CE(sat)} \leq V_{BE(ON)}$

$$\begin{aligned} \frac{R_C C_L^*}{T} \sin\left(\frac{t_s}{T}\right) &= \cos\left(\frac{t_s}{T}\right) \\ \therefore t_s &= T \tan^{-1}\left(\frac{T}{R_C C_L^*}\right) \end{aligned} \quad (4.19)$$


ที่ช่วงเวลานี้ซึ่งไบโพลาร์เข้าสู่ย่านอิ่มตัวและ  $I_C$  จะมีค่าสูงสุด ในขณะที่วงจรไบจีมอสปกติจะนำกระแสสูงสุดเมื่อ  $t = T_3$  ดังรูปที่ 3.6 ดังนั้นเพื่อหลีกเลี่ยงไม่ให้ไบโพลาร์เข้าสู่การทำงานย่านอิ่มตัว ต้องกำหนดให้

$$t_s > T_3 = T \tan^{-1}\left(\frac{2\beta_F^* \tau_F^*}{T}\right)$$

ดังนั้น

$$R_{C(sat)} > \frac{T^2}{2\beta_F^* \tau_F^* C_L^*} \cong \frac{T_0^2}{\beta_F^* \tau_F^* C_L^*} = \frac{R_{CH} + R_B}{\beta_F^*} \quad (4.20)$$

รูปที่ 4.8 แสดงผลการจำลองการอิ่มตัวของไบโพลาร์ทรานซิสเตอร์ด้วย PSpice เมื่อ  $R_C$  เพิ่มขึ้น



### 4.3 ภาวะกึ่งเสถียร (Meta-stable)

ภาวะกึ่งเสถียร [10] คือ ภาวะที่วงจรลอจิกไม่สามารถกำหนดเอาต์พุตด้วยสัญญาณอินพุต โดยเฉพาะวงจรสแตติกแลตช์ ซึ่งมีโครงสร้างวงจรแบบป้อนกลับ และสามารถเสถียรอยู่ที่ 2 สถานะ คือ '1' และ '0' แต่ในการทำงานจริง วงจรอาจเข้าสู่ภาวะกึ่งเสถียร คือไม่อาจตัดสินใจว่า ระดับข้อมูลออกเป็นระดับลอจิก '0' หรือ '1' และเนื่องจากความไม่เสถียรของระบบ สัญญาณรบกวนจากการปิดเปิด, จากอุณหภูมิ หรือจากภายนอกเพียงเล็กน้อยก็สามารถทำให้ข้อมูลขาออกของวงจรเข้าสู่ลอจิกใดก็ได้ ผลจากปรากฏการณ์นี้ส่งผลได้หลายทาง เช่น วงจรในภาคต่อไปอาจได้รับค่าต่างจากที่ควรเป็น หรือเกิดการหน่วงเวลามากขึ้นกว่าที่ควรเป็นหรือออกแบบไว้

สำหรับสาเหตุที่ทำให้เกิดภาวะกึ่งเสถียรเกิดจาก ความไม่สอดคล้องกันของสัญญาณนาฬิกา กับเวลาดั้ง (setup time) และ เวลาคงค่า (hold time) จากการทำงานของวงจรสแตติกแลตช์คือช่วงส่งผ่านสัญญาณ ( $clk = 1$ ) สัญญาณเอาต์พุตจะเปลี่ยนตามอินพุต เมื่อสัญญาณนาฬิกาเปลี่ยนไป ( $clk = 1 \rightarrow 0$ ) ณ ช่วงเวลานี้ สักคาที่โนคต่างๆ ภายในวงจร ถือเป็นสภาวะแรกเริ่มของวงจรสำหรับช่วงคงค่า ดังนั้นหากสักคาที่โนคต่างๆ ที่ได้จากช่วงส่งผ่านข้อมูลถูกต้อง ภาวะกึ่งเสถียรก็ไม่เกิดขึ้น ในทางกลับกัน หากในช่วงส่งผ่านสัญญาณ สัญญาณนาฬิกาและสัญญาณอินพุต ไม่สอดคล้องกับ setup time และ hold time แล้ว สักคาที่โนคต่าง ๆ เป็นผลให้เกิดภาวะกึ่งเสถียรขึ้นได้ นอกจากนี้เมื่อเกิดภาวะกึ่งเสถียรยังสามารถส่งทอดไปยังภาคถัดไป เนื่องจากสัญญาณเอาต์พุตเมื่อวงจรเกิดภาวะกึ่งเสถียรจะมีค่าหน่วงเวลาผิดไปจากการออกแบบ ดังนั้นสัญญาณที่ส่งทอดไปก็อาจไม่สอดคล้องกับสัญญาณนาฬิกาได้อีก

จากสมการที่ 2.16 ซึ่งได้จากการวิเคราะห์สัญญาณขนาดเล็ก สามารถเขียนอยู่ในรูปของฟังก์ชันไฮเปอร์โบลิก ดังสมการที่ 4.21 ตามลำดับ

$$V_2(t) = V_2(0) \cosh(t) - \left( \frac{C_1 g m_1}{c_2 g m_2} \right)^{1/2} V_1(0) \sinh(t) \quad (4.21)$$

และด้วยวิธีเดียวกัน

$$V_1(t) = V_1(0) \cosh(t) - \left( \frac{C_2 g m_2}{c_1 g m_1} \right)^{1/2} V_2(0) \sinh(t) \quad (4.22)$$

- เมื่อ  $R_{CH}$  : Channel resistance ของมอสทรานซิสเตอร์
- $\tau_F$  : Forward transit time ของไบโพลาร์ทรานซิสเตอร์ ( $\approx \frac{1}{2\pi f_{T,\max}}$ )
- $f_{T,\max}$  : Cut-off frequency สูงสุดของไบโพลาร์ทรานซิสเตอร์

ดังนั้น

$$\tau_{BIC} = \frac{\pi}{2} \sqrt{\frac{R_{CH} C_L}{2\pi f_{T,\max}}} \quad (4.25)$$

และจากสมการ 2.10 Figure of merit สำหรับวงจรมอส คือ

$$\tau_{MOS} = \frac{2C_L}{\frac{W}{L} \mu C_{OX} V_{DD}} \approx R_{CH} C_L \quad (4.26)$$

ด้วยการลดขนาดโดยวิธีสัปดาห์คงที่ (Constant voltage) ความจุไหลดบางส่วนจะถูกลดลงเนื่องจากขนาดที่ลดลง เช่น ความจุแฝงภายใน ความจุไหลดที่เกิดจากอินพุตคาปาซิแตนซ์ของวงจรถูกตัดไป แต่จะมีความจุไหลดบางส่วนมีขนาดใหญ่และค่าค่อนข้างคงที่ เช่น ความจุบัสภายใน CPU, word-line capacitance ในหน่วยความจำแรม และ off-chip capacitance เป็นต้น ดังแสดงในตารางที่ 4.2 [12]

ตารางที่ 4.2 ผลการลดขนาดวงจรมอสและไบโพลาร์

Parameter	Formula	internal circuit	driving circuit
		( $C_L = C_G$ )	( $C_L = C$ )
$f_{T,\max}$	-	K	K
$C_{OX}$	$\epsilon_0 \epsilon_{SiO_2} / t_{OX}$	K	K
$C_L$	$WLC_{OX}$	1/K	constant
$R_{CH}$	$2L / [W\mu_p C_{OX} (V_{DD} - V_{Th})]$	1/K	1/K
$\tau_{MOS}$	$R_{CH} C_L$	$1 / K^2$	1/K
$\tau_{BIC}$	$\frac{\pi}{2} \sqrt{R_{CH} C_L / 2\pi f_{T,\max}}$	$1 / K^{1.5}$	1/K

กำหนดให้  $K$  เป็นอัตราส่วนในการลดขนาด (scaling factor) วงจรที่ถูกออกแบบเป็น internal circuit ค่าความจุโหลดจะลดลงตามค่า scaling factor ดังนั้น ค่าหน่วงเวลาของวงจรซิมอสจะลดลง  $1/K^2$  ในขณะที่ค่าหน่วงเวลาของไบซิมอสจะลดลงเพียง  $1/K^{1.5}$  ซึ่งหมายความว่า เมื่อวงจรมีขนาดเล็กลงเรื่อย ๆ ในระดับซัพไมครอน วงจรซิมอสจะมีความเร็วสูงกว่าวงจรไบซิมอส

ในขณะที่ วงจรซึ่งถูกออกแบบเป็นวงจรขับบัต หรือ I/O driver ทำหน้าที่ขับ off-chip capacitance ค่าหน่วงเวลาของทั้ง 2 กรณีจะลดลง ด้วยอัตราส่วน  $1/K$  เท่ากัน ดังนั้น วงจรไบซิมอสยังคงมีความเร็วสูงกว่าวงจรซิมอส โดยไม่ขึ้นกับการลดขนาดของวงจร

## บทที่ 5

### การออกแบบวงจรและการออปติไมเซชัน

ในการออกแบบวงจรรวม และ custom design จุดมุ่งหมายในการออกแบบเพื่อให้ได้วงจรที่ต้องการขึ้นอยู่กับเงื่อนไขต่าง ๆ ดังนี้

1. การสูญเสียกำลังรวม (total power dissipation)
2. พื้นที่ชิพ (chip area)
3. ความเร็ว (speed)

โดยโครงสร้างพื้นฐานของมอสทรานซิสเตอร์ ประกอบด้วย เทรน เกท และ ซอร์ส ขนาดของเกทจะเป็นตัวกำหนดขนาดของมอสทรานซิสเตอร์ ในกรณีโครงสร้างพื้นฐานของไบโพลาร์ทรานซิสเตอร์ประกอบด้วย เบส อิมิตเตอร์และคอลเลกเตอร์ ขนาดของอิมิตเตอร์จะเป็นตัวกำหนดขนาดของไบโพลาร์ทรานซิสเตอร์ ค่าความจุไฟฟ้าของทรานซิสเตอร์ จะขึ้นอยู่กับขนาดและโครงสร้างของแต่ละส่วน สำหรับวงจรรวมคิจิตอล เงื่อนไขทั้ง 3 อธิบายได้ดังนี้

#### 5.1 การสูญเสียกำลังรวม

ในวงจรไบซีมอส มีการสูญเสียกำลังในรูปแบบหลัก ๆ ประกอบด้วย [5]

##### 5.1.1 การสูญเสียกำลังสถิตย์ (Quiescent or static power dissipation: $P_q$ )

โดยวงจรไบซีมอสประกอบด้วย ส่วนแรกซึ่งเป็นภาคขาเข้า (input stage) และส่วนลอจิกฟังก์ชัน ซึ่งสร้างขึ้นจากวงจรซีมอสซึ่งมีลักษณะเป็นวงจรคู่ประกอบ (Complementary circuit) และในส่วนที่สองซึ่งเป็นส่วนขับกระแส มีโครงสร้างเป็น bipolar totem pole ดังนั้นจึงไม่มีทางเดินกระแสตรง ระหว่างแหล่งจ่ายแรงดันสู่กราวด์ ทำให้วงจรไบซีมอสเกิดการสูญเสียกำลังงานต่ำ การสูญเสียกำลังสถิตย์จึงเกิดจากกระแสรั่วของอุปกรณ์ภายใน จากการไบอัสกลับที่รอยต่อต่างๆ ของไบโพลาร์ทรานซิสเตอร์ และระหว่าง ซอร์ส, เทรนกับฐานรองของมอสทรานซิสเตอร์ โดยมีค่าเป็นกระแสอิมิตเตอร์ย้อนกลับของไดโอด จาก

$$I_0 = I_s * (e^{\frac{-qV}{KT}} - 1)$$

$$I_{LK} \approx I_s \quad (5.1)$$

ดังนั้น กำลังสูญเสียสถิตย์จึงเท่ากับ

$$P_S = \sum I_{LK} * V_{DD} \quad (5.2)$$

เนื่องจากกำลังสูญเสียสถิตย์เกิดจากกระแสรั่วไหลที่รอยต่อ ( $I_{LK}$ ) ดังนั้นเราสามารถลดกำลังสูญเสียสถิตย์ของวงจรได้โดยลดขนาดของอุปกรณ์ และการควบคุมการผลิต (process) ที่ดี


### 5.1.2 การสูญเสียกำลังไดนามิก (Dynamic power dissipation: $P_d$ )

เกิดในช่วงที่สัญญาณมีการเปลี่ยนแปลง การสูญเสียกำลังจะขึ้นกับ switching transient circuit และการอัดประจุ และคายประจุของโหลดคาปาซิแตนซ์

รูปที่ 5.1 การคำนวณกำลังสูญเสียไดนามิก

(a) กำลังสูญเสียไดนามิก เมื่อระดับสัญญาณขาออกเปลี่ยนจาก 1 เป็น 0

(b) กำลังสูญเสียไดนามิก เมื่อระดับสัญญาณขาออกเปลี่ยนจาก 0 เป็น 1



การสูญเสียกำลังในขณะเปลี่ยนแปลงสัญญาณนี้ จะเกิดในช่วงเวลาขึ้น (rise time:  $t_r$ ) และ ช่วงเวลาลง (fall time:  $t_f$ ) โดยปกติคาบเวลา (period time:  $t_p$ ) จะยาวนานกว่าช่วงเวลาขึ้นและช่วง เวลาลงมาก ดังนั้น การสูญเสียกำลังไดนามิกสามารถคำนวณได้จาก

$$P_d = \frac{1}{t_p} \int_0^{t_{p/2}} I_{E1}(t) V_{out} dt + \frac{1}{t_p} \int_{t_p}^{t_{p/2}} I_{E2}(t) (V_{DD} - V_{out}) dt$$

เมื่อ  $t_p$  = คาบเวลา

$$I_{E1} = \text{กระแสimitเตอร์ชั่วขณะ เมื่อสัญญาณขาออกเปลี่ยนจาก 1 เป็น 0 ดังรูป 5.1(a)}$$

$$= (C_L + C_{int}) \frac{dV_0}{dt}$$

$$I_{E2} = \text{กระแสimitเตอร์ชั่วขณะ เมื่อสัญญาณขาออกเปลี่ยนจาก 0 เป็น 1 ดังรูป 5.2(b)}$$

$$= (C_L + C_{int}) \frac{d(V_{DD} - V_0)}{dt}$$

$$P_d = (C_L + C_{int})(\Delta V_s)^2 \cdot f_p \quad (5.3)$$

เมื่อ  $C_L$  = ความจุโหลด

$C_{int}$  = ความจุไฟฟ้าอุปกรณ์ภายใน

$\Delta V_s$  = ช่วงแกว่งของสัญญาณ

$f_p$  = ความถี่ในการเปลี่ยนสถานะ

จะเห็นว่าวงจรไบซิมอสจะมีช่วงแกว่งสัญญาณต่ำกว่าวงจรซิมอส ทำให้วงจรไบซิมอสเกิดการสูญเสียกำลังไดนามิกต่ำกว่า

อย่างไรก็ตาม การสูญเสียกำลังไดนามิก ยังขึ้นอยู่กับค่าความจุไฟฟ้าของโหลดและวงจรภายใน ในขณะที่ความจุไฟฟ้าก็ขึ้นอยู่กับโครงสร้างภายในของแต่ละอุปกรณ์ การกำหนดขนาดและรูปร่างของทรานซิสเตอร์ที่ดี จึงเป็นการช่วยลดการสูญเสียกำลังไดนามิกทางหนึ่ง

### 5.1.3 การสูญเสียกำลังลัดวงจรไดนามิก (Dynamic short-circuit power dissipation: $P_{sc}$ )

ขณะที่ไบซิมอสเกตเปลี่ยนสถานะ เอ็นมอสทรานซิสเตอร์และพีมอสทรานซิสเตอร์ในวงจรส่วนแรก และ ไบโพลาร์ทรานซิสเตอร์ในส่วนที่สอง อยู่ในสภาวะกึ่งเปิดกึ่งปิดอยู่ชั่วเวลาสั้น ๆ ก่อนที่จะเข้าสู่ภาวะหยุดนิ่ง ภาวะเช่นนี้มีลักษณะคล้ายการลัดวงจรจากแหล่งจ่ายสู่กราวด์ ทำให้เกิดกระแสไหลผ่านวงจร

## การสูญเสียกำลังรวม






จากการรวมกำลังงานสูญเสียทั้งขณะหยุดนิ่งและขณะที่มีการเปลี่ยนแปลงระดับสัญญาณ กำลังสูญเสียรวม ( $P_{\text{total}}$ )

$$P_{\text{total}} = P_s + P_d + P_{sc} \quad (5:4)$$


ในการลดกำลังสูญเสียรวมของวงจร ก็ขึ้นอยู่กับ การลดองค์ประกอบกำลังสูญเสียต่าง ๆ การออกแบบวงจร และการกำหนดพารามิเตอร์ของอุปกรณ์ที่มีผลต่อกำลังสูญเสียต่าง ๆ สามารถลดกำลังสูญเสียรวมของวงจรลงได้ อย่างไรก็ตาม ในการคำนวณหา กำลังสูญเสียรวมทั้งวงจรเป็นเรื่องที่ซับซ้อน เนื่องจากขึ้นกับความจุแฝงภายใน ความต้านทานภายในและความถี่ในการทำงานของแต่ละวงจรรย่อย เป็นต้น ดังนั้นในทางปฏิบัติ จึงวัดกำลังสูญเสียเฉลี่ยเพื่อเป็นการประมาณกำลังสูญเสียรวมแทน

ในการวัดกำลังสูญเสียเฉลี่ย (Average power dissipation:  $P_{AV}$ ) ในวงจรรวม อาจใช้วิธีการวัดโดยตรง โดยอาศัยแบบจำลองของวงจรแหล่งจ่ายกระแสควบคุมด้วยกระแส (current - controlled current source) หรือ แบบจำลองวงจรแหล่งจ่ายกระแสควบคุมด้วยแรงดัน (voltage - controlled current source) ในการวัดกระแสเฉลี่ยจากแหล่งจ่ายไฟ [16] โดยแสดงให้เห็นว่าเป็นสัดส่วนกับค่าอัตราขยายกระแส ( $\beta$ ) หรือ ค่าทรานคอนดักแตนซ์ ( $g_m$ )

รูปที่-5.2 ผลจำลองการทำงานด้วยโปรแกรม SPICE แสดงให้เห็นกระแสในช่วงการเปลี่ยนแปลงของวงจรไบซิมอสแลทซ์



รูปที่ 5.3 แสดงการวัดการสูญเสียกำลัง



จากการวิเคราะห์ขณะเกิดการสวิตชิง มอสทรานซิสเตอร์จะทำงานในช่วงเชิงเส้นเป็นส่วน

ใหญ่ จาก

$$g_{m\_linear} = 2 \frac{\mu\epsilon W}{L} (V_{GS} - V_{th}) \quad (5.5)$$

ดังนั้น

$$P \propto \frac{W}{L} \quad (5.6)$$

## 5.2 พื้นที่ (Area)

ขนาดของวงจรรวม จะขึ้นอยู่กับขนาดของอุปกรณ์ต่าง ๆ [17] และ [18] แสดงให้เห็น

ว่า

$$\text{Area} \propto (\sum W.L + \sum A_E) \quad (8)$$

เมื่อ  $W, L$  = ความกว้างและความยาวเกตของมอสทรานซิสเตอร์

$A_E$  = พื้นที่อิมิตเตอร์ของไบโพลาร์ทรานซิสเตอร์

เพราะฉะนั้นในการออกแบบวงจร จึงควรออกแบบให้มีขนาดความกว้างและความยาวของทรานซิสเตอร์ต่ำสุดทั้งมอสทรานซิสเตอร์และไบโพลาร์ทรานซิสเตอร์ เพื่อให้วงจรใช้พื้นที่ชิปน้อยที่สุด แต่อย่างไรก็ตามในการกำหนดเงื่อนไขของวงจรที่ดีที่สุด อาจจำเป็นต้องปรับเปลี่ยนขนาดของอุปกรณ์ต่าง ๆ [2] ได้จำแนกวิธีการลดขนาดของมอสทรานซิสเตอร์ออกเป็น 2 วิธี คือ การเปลี่ยนความกว้างเกต และการเปลี่ยนความยาวเกต โดยพิจารณาตามเทคโนโลยีการออกแบบระดับไมครอน และซับไมครอน โดยแสดงให้เห็นว่าการเปลี่ยนความกว้างเกต จะเพิ่มพื้นที่ของวงจรมากกว่าวิธีการเปลี่ยนความยาวเกต

### 5.3 ความเร็ว (Speed)


ความเร็วหรือความถี่ของการทำงาน ขึ้นอยู่กับค่านับเวลาผ่านเกต (signal propagation gate delay) ซึ่งมักเกิดจากค่าความต้านทานและค่าความจุแฝงที่รอยต่อภายในอุปกรณ์ต่าง ๆ ตลอดจนบริเวณหน้าสัมผัสต่าง ๆ ซึ่งค่านับเวลาผ่านเกตนี้ เป็นเงื่อนไขหนึ่งในการกำหนดประสิทธิภาพของวงจรรวม จากสมการที่ 3.8 เมื่อละเลย initial delay ซึ่งมีค่าต่ำ

$$t_{d,BiCMOS} \propto \frac{\pi}{2} \sqrt{R_{CH}^2 F (C_L + C_{int})}$$

โดยที่ 
$$R_{CH} = \frac{2L}{W\mu_P C_{OX} (V_{DD} - |V_{TP}|)}$$

$$C_{int} \approx C_G = (L \cdot W) C_{OX}$$

รูปที่ 5.4 แสดงการหน่วงเวลาของวงจรไบซีมอส เนื่องจากขนาดมอสทรานซิสเตอร์



ดังนั้น กรณี  $C_L \ll C_{int}$

$$t_d \propto L \quad (5.8)$$

ในกรณีที่  $C_{int} \ll C_L$  หรือ  $C_L$  มีค่าสูงๆ

$$t_d \propto \sqrt{\frac{L}{W}} \quad (5.9)$$

จากทั้ง 2 กรณี ดังนั้นในการออกแบบวงจรไบสมอสจึงกำหนดให้  $L$  มีค่าต่ำสุดตามกฎการออกแบบเพื่อให้วงจรมีความเร็วในการทำงานสูงสุด [20]

พารามิเตอร์ที่สำคัญอีกตัวหนึ่งในการออกแบบวงจรไบสมอสคือ การกำหนดพื้นที่ของอิมิตเตอร์เพื่อควบคุมขนาดกระแสอิมิตเตอร์ โดยที่ค่าหนึ่งเวลาจะสัมพันธ์กับพื้นที่ของส่วนอิมิตเตอร์ [21] ดังสมการ


$$t_d \propto \frac{1}{\sqrt{A_E}} \quad (5.10)$$

ในความเป็นจริง ในกรณีที่โหลดมีค่าความจุไฟฟ้าสูง ๆ การเพิ่มพื้นที่อิมิตเตอร์ทำให้ค่าหนึ่งเวลาของวงจรจะลดลงได้เพียงระดับหนึ่งเท่านั้น โดยจะไม่ลดลงอีก แม้จะเพิ่มพื้นที่อิมิตเตอร์ขึ้นอีกก็ตาม เนื่องจากการเพิ่มพื้นที่ของส่วนอิมิตเตอร์เป็นการเพิ่มค่าความจุแฝงด้วย เช่นเดียวกัน ในกรณีที่โหลดมีค่าความจุไฟฟ้าต่ำ ๆ การเพิ่มพื้นที่ของส่วนอิมิตเตอร์ก็กลับทำให้การหนึ่งเวลาของวงจรเพิ่มขึ้น ดังนั้นที่ความจุโหลดค่าต่ำๆ

$$t_d \propto A_E \quad (5.11)$$

เช่นในกรณีของ  $C_L = 0.2 \text{ pF}$  ดังรูปที่ 5.5

รูปที่ 5.5 การหน่วงเวลาวงจรไบซีมอสเนื่องจากพื้นที่อิมิตเตอร์




#### 5.4 การหาเงื่อนไขที่ดีที่สุด (Optimization)

ขั้นตอนในการหาเงื่อนไขที่ดีที่สุดพร้อมกัน (multi objective optimization) คือ พื้นที่และกำลังสูญเสีย ซึ่งมีผลต่อ ความเร็วหรือค่าหน่วงเวลา โดยเทคนิคที่เสนอนี้จะมีผลกระทบต่อ layout area น้อยที่สุด โดยจะเปลี่ยนเฉพาะ  $W$  และ  $L$  ในส่วนมอสทรานซิสเตอร์ และเปลี่ยน  $A_E$  ในส่วนของไบโพลาร์ทรานซิสเตอร์เฉพาะตัวที่ต่อกับแหล่งจ่ายไฟ ขั้นตอนในการหาเงื่อนไขที่ดีที่สุดนี้ จะทำการโดยจะออกแบบพร้อมกันทั้งวงจรไบซีมอสไดนามิกแลตซ์และวงจรไบซีมอสสแตติกแลตซ์

ในรูปที่ 5.6 ด้วยการวัดกำลังสูญเสียของวงจรโดยตรง กำลังสูญเสียจะแปรผันตรงกับ  $g_m$  ในส่วนของพีมอสทรานซิสเตอร์ M1 และแปรผันตรงกับ  $\beta$  ในส่วนของไบโพลาร์ Q1 เนื่องจากค่า  $g_m$  จะแปรผันตรงกับ  $\frac{W}{L}$  ดังนั้นเมื่อเริ่มทำการออกแบบ จะกำหนดให้  $W$  มีค่าเล็กที่สุดตามการออกแบบ จากนั้นจึงปรับเปลี่ยนไปเพื่อให้ได้ค่าหน่วงเวลาที่ยอมรับได้ แต่ในกรณีของไบโพลาร์ทรานซิสเตอร์นั้นเนื่องจาก  $\beta$  จะขึ้นอยู่กับความกว้างเบส ( $W_B$ ) แต่เนื่องจากเทคโนโลยีไบซีมอสนี้ จะทำการผลิตอุปกรณ์ไบโพลาร์บนพื้นฐานของกระบวนการผลิตซีมอส (based-CMOS process BiCMOS technology) ดังนั้นคุณภาพของอุปกรณ์ไบโพลาร์จึงถูกจำกัด การควบคุม  $W_B$  หรือการเปลี่ยนแปลง  $\beta$  เป็นเรื่องที่ยาก ดังนั้นในการออกแบบนี้ จึงกำหนดให้ไบโพลาร์มีขนาดเล็กที่

สุดท้ายกฎการออกแบบในขบวนการผลิตไบซีมอสเพื่อลดพื้นที่ จากนั้นจึงปรับเปลี่ยนพื้นที่ที่อิมิตเตอร์ ( $A_E$ ) จนได้กำหนดเวลาที่ยอมรับได้

รูปที่ 5.6 แสดงวงจรภายใน (a) วงจรไบซีมอสไดนามิกแลทซ์ (b) วงจรไบซีมอสสแตติกแลทซ์



กรณีที่  $C_L$  มีค่าต่ำๆ ( $C_L \leq 1pF$ ): จากสมการที่ 5.8 และ 5.6

$$t_d \propto L \text{ และ } P \propto \frac{W}{L}$$

- ทำการเพิ่ม L ของ M1 จนได้ค่ากำลังงานสูญเสียและความเร็วที่ยอมรับได้

กรณีที่  $C_L$  มีค่าสูง ( $C_L > 1pF$ ): จากสมการที่ 5.9 , 5.10 และ 5.6

$$t_d \propto \sqrt{\frac{L}{W}} \text{ และ } t_d \propto \frac{1}{\sqrt{A_E}}$$

$$P \propto \frac{W}{L}$$

สังเกตว่าการเพิ่มพื้นที่  $A_E$  ทำให้ความเร็วเพิ่มขึ้น โดยกำลังสูญเสียยังคงมีค่าคงที่ แต่การเพิ่ม  $A_E$  เพียงอย่างเดียวทำให้วงจรมีขนาดใหญ่เกินไป ดังนั้น อาจมีการเพิ่ม  $W$  และลดค่า  $L$  ลงร่วมด้วยเพื่อลดขนาดวงจรลง ถึงแม้ว่าจะทำให้กำลังสูญเสียมีค่าเพิ่มขึ้นบ้างก็ตาม

สำหรับการออกแบบวงจรไบซีมอสสเตจิกแลทซ์ จะแตกต่างกับวงจรไดนามิกแลทซ์เล็กน้อย ทั้งนี้เนื่องจากมีโครงสร้างวงจรแบบป้อนกลับ ความเร็วการทำงานที่เปลี่ยนไปอันเนื่องจากการลดกำลังงานสูญเสีย ส่งผลต่อการทำงานของวงจร จนอาจนำไปสู่ภาวะกึ่งเสถียร หรือการทำงานผิดพลาดไป เพื่อเป็นการหลีกเลี่ยงผลข้างต้น ดังนั้นในการออกแบบวงจรสเตจิกแลทซ์ ต้องไม่ทำให้กำหนดเวลาเพิ่มขึ้น จากสมการ 3.13

$$V_{out}(t) = \frac{-V_{IN}}{gm_2 R_{CH}} \left( \exp \frac{-t}{R_{CH} C_1} - 1 \right) \quad (3.13)$$

สังเกตว่าการเพิ่มความกว้างและความยาวเกต ทำให้วงจรทำงานช้าลง ( $C_1 = C_{OX}(W.L)$ ) อย่างไรก็ตาม การลด  $R_{CH}$  ของทรานซิสเตอร์ผ่าน(รูป 5.6) ช่วยเพิ่มความเร็วให้กับวงจร นอกจากนี้สังเกตว่าขนาด  $A_E$  กลับไม่ส่งผลใด ๆ ต่อความเร็วของวงจร

สำหรับวงจรอินเวอร์เตอร์ป้อนกลับ ต้องออกแบบให้มี  $L$  มากกว่าปกติ หรือออกแบบให้อัตราส่วน  $W/L$  มีค่าต่ำ ๆ เพื่อให้วงจรสามารถขับอินเวอร์เตอร์ป้อนกลับได้ทุกระดับสัญญาณ


## 5.5. ผลการออกแบบไมซ์วงจรไบซิมอสไดนามิก และสแตติกแลทซ์

### 5.5.1 วงจรไบซิมอสไดนามิกแลทซ์


จากการทดสอบด้วย PSpice ที่ความถี่ 50 MHz โดย  $V_{in} = 1,0,1,0...$  ด้วย rise time และ fall time เท่ากับ 2.5 ns

-กรณีที่  $C_L$  มีค่าต่ำ ( $C_L \leq 1\text{pF}$ ) : ทำการออกแบบไมซ์โดยการเปลี่ยนค่า  $L$

รูปที่ 5.7 แสดงการเปลี่ยนแปลงความเร็ว เมื่อทำเปลี่ยนความยาวเกท เมื่อ  $C_L$  มีค่าต่ำ ๆ



รูปที่ 5.8 แสดงการเปลี่ยนแปลงกำลังสูญเสีย เมื่อทำเปลี่ยนความยาวเกท เมื่อ  $C_L$  มีค่าต่ำ ๆ




จากผลการทดสอบ เมื่อ  $L = 3.8\text{ }\mu\text{m}$  สามารถลดกำลังสูญเสียลงถึงประมาณ 10-15 ไมโครวัตต์ ในขณะที่พื้นที่เพิ่มขึ้น  $15.2\text{ }(\mu\text{m}^2)$  นอกจากนี้ค่าหน่วงเวลาก็เพิ่มขึ้นประมาณ 0.5 ns


-กรณีที่มี  $C_L$  มีค่าสูง ( $C_L > 1.0\text{pF}$ ) : เพิ่ม  $A_E, W$  และ ลด  $L$  (ทดสอบที่  $C_L = 2\text{ pF}$ )

กำหนดให้  $n$  เป็นจำนวนเท่าของ  $A_E$  เดิม ( $5 \times 5\ \mu\text{m}^2$ )


รูปที่ 5.9 แสดงการเปลี่ยนแปลงความเร็ว เมื่อเพิ่มความกว้างเขตและขนาดอิมิตเตอร์



รูปที่ 5.10 แสดงการเปลี่ยนแปลงความเร็ว เมื่อเพิ่มขนาดอิมิตเตอร์และลดขนาดอิมิตเตอร์



รูปที่ 5.11 แสดงการเปลี่ยนแปลงกำลังงานสูญเสีย เมื่อเพิ่มความกว้างเขตและขนาดอิมิตเตอร์




จากรูปที่ 5.9 และ 5.10 เมื่อทำการเปลี่ยนขนาด  $A_E$  ค่าหน่วยเวลาจะลดลงอย่างรวดเร็ว เช่นเดียวกับการเพิ่ม  $W$  และการลด  $L$  แต่ไม่ส่งผลต่อกำลังสูญเสียดังรูปที่ 5.11 แต่การเพิ่ม  $A_E$  ทำให้เกิดการใช้พื้นที่ชิปเพิ่มขึ้นอย่างมาก เช่น เมื่อต้องการลดค่าหน่วยเวลาลง 0.3 nS โดยกำหนดให้  $n = 4$  และ  $W = 2\mu\text{m}$  วงจรต้องใช้พื้นที่ชิปเพิ่มขึ้นถึง  $(n-1) \cdot (5\mu\text{m} \cdot 5\mu\text{m}) = 75 (\mu\text{m}^2)$  แต่เมื่อกำหนดให้  $n = 2$  หรือขนาดไบโพลาร์เพิ่มขึ้นอีกเท่าตัว และกำหนดให้  $W = 4 \mu\text{m}$  พื้นที่ชิปเพิ่มขึ้นจากเดิม  $(n-1) \cdot 25 + (W-2) \cdot (L=0.8\mu\text{m}) = 26.6 (\mu\text{m}^2)$  หรือเพิ่มขึ้นเพียง 1 ใน 3 ของกรณีแรก ในขณะที่กำลังสูญเสียเพิ่มขึ้นเพียง 13  $\mu\text{W}$  หรือประมาณ 10 % ของกำลังงานสูญเสียเดิม ดังรูป


### 5.5.2 วงจรไบซิมอสแตติกแฉก

จากการทดสอบด้วย PSpice ที่ความถี่ 50 MHz โดย  $V_{in} = 1,0,1,0...$  ด้วย rise time และ fall time เท่ากับ 2.5 ns

รูปที่ 5.12 แสดงการเปลี่ยนแปลงความเร็ว เมื่อทำเปลี่ยนความยาวเกท



รูปที่ 5.13 แสดงการเปลี่ยนแปลงกำลังสูญเสีย เมื่อทำเปลี่ยนความยาวเกท



## บทที่ 6

### บทสรุปและวิจารณ์

จากวิธีการออกแบบวงจร ไอซีโมสแลทซ์ที่น่าเสนอ ช่วยให้นักออกแบบเข้าใจถึงการทำงานและขีดจำกัดของวงจร ดังนั้นจึงสามารถแก้ไขและปรับปรุงวงจรให้เหมาะสมกับสถานะที่กำหนด และจากผลการทดสอบแสดงให้เห็นถึงความสามารถของวงจรที่ถูกออกแบบขึ้น ในการทำงานที่ความถี่สูงได้อย่างถูกต้อง นอกจากนี้ด้วยวิธีการออปติไมซ์ที่น่าเสนอ ยังช่วยเพิ่มประสิทธิภาพให้กับวงจร ทั้งทางด้าน ความเร็ว กำลังงานสูญเสีย และ พื้นที่ชิป ในขณะที่ส่งผลกระทบต่อ layout น้อยที่สุด ถึงแม้ว่าจากการทดสอบจะพบว่าไม่สามารถออกแบบให้วงจรมีประสิทธิภาพสูงสุดทุกด้านก็ตาม แต่ด้วยวิธีที่เรียบง่ายนี้จึงเหมาะกับการประยุกต์ใช้กับวงจรไอซีโมสและไอซีโมส VLSI โดยถือเป็นทางเลือกหนึ่งที่ใช้ประกอบวิธีการออปติไมซ์อื่น ๆ ในการเพิ่มประสิทธิภาพให้กับวงจร

## บรรณานุกรม

- [1] กอบชัย เดชหาญ, สมยศ จุณณะปิยะ, บุญชัย เฉลิมพานิช, สุชาติ คุณทวีเทพ, “การ ออกปติ ไมเซชั่นวงจรแลทซ์ เพื่อทำเป็นวงจรซิมอสรวมโดยการพิจารณาความยาวของเกทใช้ประ บวนการ 2 ไมครอน” วารสารการประชุมทางวิชาการวิศวกรรมไฟฟ้า ประจำปี 2534, หน้า 318 - 337, 23 - 26 พฤษภาคม 2534
- [2] K. Dejhan, F. Cheevasuvit, S. Junnapiya and B. Chalermphanich, “Micron and Submicron design considerations of CMOS transistor optimization of VLSI design,” ISIC - 93 , pp.279 - 283, September 1993
- [3] P. A. Raje, K. C. Saraswat and K. M. Cham, “A New Methodology for Design of BiCMOS Gates and Comparison with CMOS,” IEEE Trans. Electron Devices, Vol. 39, No. 2, pp. 339-347, Feb. 1992.
- [4] H.J. Shin, “Performance Comparison of Driver Configurations and Full - Swing Techniques for BiCMOS Logic Circuits,” IEEE Journal of Solid - State Circuits, Vol.25, No. 3, pp. 863-865, Feb. 1992
- [5] A. Bellaouar and M.I. Elmasry, “Low - Power Digital VLSI Design Circuits and Systems”, 1<sup>st</sup> Ed., Boston, Kluwer Academic Publishers, 1995.
- [6] S. H. K. Embabi, A. Bellaouar and M. I. Elmasry, BiCMOS Digital Intergrated circuit Design, Kluwer Academic Pub., MA, 1993.
- [7] S. H. Embabi et al., “Analysis and optimization of BiCMOS digital circuit structures,” IEEE J. Solid-State Circuits, Vol. 26, No. 4, pp. 676-679, April 1991.
- [8] C.L. Chen, “Level - Shifted 0.5  $\mu\text{m}$  BiCMOS Circuits,” IEEE J.Solid - State Circits, Vol.25, No.5, pp.1214 - 1216, Oct. 1990
- [9] A. Bellaouar, I. S. Abu - Khater, and M. I. Elmasry, “Low - Power CMOS/BiCMOS Drivers and Receivers for On - Chip Interconnect,” IEEE J. Solid - State Circuits, Vol.30, No. 6, pp.696 - 700, June 1995
- [10] N.HE Weste and K. Eshragian, Principles of CMOS VLSI Design - A System Perpective, 1st Edn. pp. 140, Reading, Massachuset : Addison - Wesley, 1985.
- [11] M. Shoji, “CMOS Digital Circuit Technology,” 1<sup>st</sup> Ed., New Jersey, Prentice - Hall International, 1988.

- [12] W. Fang et al., "An accurate analytical BiCMOS delay expression and its application to optimizing high-speed BiCMOS circuits," *IEEE J. Solid-State Circuits*, Vol. 27, No. 2, pp. 191-202, Feb. 1992.
- [13] P.R. Gray and R.G. Meyer, "Analysis and Design of Analog Integrated Circuits", 3<sup>rd</sup> Edn. , John Wiley&Sons, 1993.
- [14] J.E. Buchawan, "BiCMOS/CMOS System Design," McGraw - Hill (1991)
- [15] A. Bellaouar, S. H.K. Embabi and M. I. Elmasry, "Scaling of Digital BiCMOS Circuit," *IEEE J. Solid-State Circuits*, Vol. 25, No. 4, pp. 932-941, Augt. 1990.
- [16] S.M. Kang, "Accurate Simulation of Power Dissipation in VLSI Circuits," *IEEE J. Solid - State Circuits*, Vol. 21, No.5, pp: 889 - 891, october 1986.
- [17] L.A. Glasser and L.P.J. Hoyte, "Delay and Power Optimization in VLSI Circuits," *Proc. 21st ACM/IEEE Design Automation Conf.*, pp. 529 - 535, 1984.
- [18] L.Wissel and Elliot L. Gould, "Optimal Usage of CMOS within a BiCMOS Technology," *IEEE J. Solid - State Circuits*, Vol.27, No.3, March 1992.
- [19] J. P. Uyemura, *Circuit Design for CMOS VLSI*, Kluwer Academic Pub., MA, 1993.
- [20] J. M. Rabaey, *Digital Integrated Circuits*, Prentice-Hall, Inc., 1996.
- [21] A. R. Alvarez, *BiCMOS Technology and Applications*, Kluwer Academic Pub., MA, Second Edition, 1993.
- [22] Y. Nishio et al, "A feedback-type BiCMOS logic gate," *IEEE J. Solid-State Circuits*, Vol. 24, No. 5, pp. 1360-1362, Oct. 1989.
- [23] S.-M. Kang and Yusuf Leblebici, *CMOS Digital Intergrated Circuits Analysis and Design*, McGraw-Hill, Inc., 1996.
- [24] E. W. Greeneich et al., "Analysis and chracterization of BiCMOS for high-speed digital logic," *IEEE J. Solid-State Circuits*, Vol. 23, No. 2, pp. 558-565, April 1988.
- [25] P.A. Raje et al., "Accurate delay models for digital BiCMOS," *IEEE Trans. Electron Devices*, Vol. 39, No. 6, pp. 1456-1464, June 1992.


**ภาคผนวก**

## ภาคผนวก ก

### ทรานซิสเตอร์ผ่าน (Pass transistor)

จากรูปที่ ก.1 แสดงวงจรไดนามิกและสแตติกแลทช์ ซึ่งประกอบด้วยทรานซิสเตอร์ผ่าน และวงจรอินเวอร์เตอร์ การทำงานของทรานซิสเตอร์ผ่าน ( $M_{pass}$ ) จะถูกป้อนด้วยสัญญาณนาฬิกา (clk) ซึ่งทำหน้าที่เป็น access switch ทำการชาร์จและดิสชาร์จความจุแฝง ( $C_x$ ) ขึ้นกับสัญญาณอินพุตที่ป้อน ดังนั้นการทำงานของทรานซิสเตอร์ผ่านในช่วง active (clk = 1) สามารถแบ่งได้เป็น 2 กรณี คือ การส่งผ่านลอจิก '1' (หรือการชาร์จ  $C_x$  จนมีลอจิก high) และการส่งผ่านลอจิก "0" (หรือการดิสชาร์จ  $C_x$  จนมีลอจิก low) ทั้งสองกรณีสัญญาณเอาต์พุตของวงจรแลทช์จะมีค่าลอจิกขึ้นอยู่กับศักดาที่  $V_x$

รูปที่ ก.1 ไดนามิกแลทช์และ สแตติกแลทช์



สังเกตได้ว่า ทรานซิสเตอร์ผ่าน ( $M_{pass}$ ) จะทำหน้าที่เพียงเป็นทางผ่านของกระแสระหว่างอินพุต และ ความจุ โหนด  $x$  เมื่อ clk = 1 และ ทรานซิสเตอร์ผ่านจะหยุดการนำกระแส เมื่อ clk = 0 ประจุซึ่งถูกเก็บไว้ที่  $C_x$  จะเป็นตัวกำหนดระดับสัญญาณเอาต์พุตต่อไป

## การส่งผ่านลอจิก '1'


สมมติว่าเริ่มแรกศักดาที่  $V_x$  มีค่าเท่ากับ 0 V และลอจิก '1' ถูกป้อนเข้าที่อินพุตของวงจร ( $V_{in} = V_{IH}$ ) เมื่อสัญญาณนาฬิกาเปลี่ยนจาก 0 เป็น 1 ที่เวลา  $t=0$  ทรานซิสเตอร์ผ่านจะนำกระแสและคราบเท่าที่สัญญาณนาฬิกายังคง active ( $clk = 1$ )

จาก  $V_{GS} = V_{DD}$  ในขณะที่  $V_{DS} = V_{in} = V_{DD}$  หรือ  $V_{DD} - V_{BE}$  เมื่อวงจรมาก่อนหน้าเป็นแบบ Full swing และ partial swing ตามลำดับ ดังนั้นสามารถแบ่งการทำงานได้ดังนี้

เมื่อเอาต์พุต previous stage =  $\begin{cases} \text{Full swing ; } M_{\text{pass}} \text{ ทำงานในย่านอิ่มตัว } (V_{DS} > V_{GS} - V_{th}) \\ \text{Partial swing ; } M_{\text{pass}} \text{ ทำงานในย่านอิ่มตัวเมื่อ } V_{BE} < V_{th} \\ \text{และ ทำงานในย่านเชิงเส้นเมื่อ } V_{BE} > V_{th} \end{cases}$

เพื่อสะดวกต่อการวิเคราะห์ห้วงจรสมมูลแสดงการส่งผ่านสัญญาณลอจิก 1 แสดงดังรูป

รูปที่ ก.2 วงจรสมมูลการถ่ายโอนลอจิก "1"



พิจารณาเมื่อทรานซิสเตอร์ผ่าน  $M_{\text{pass}}$  ทำงานในย่านอิ่มตัว โดยทำการชาร์จ  $C_x$

$$C_x \frac{dV_x}{dt} = \frac{k_n}{2} (V_{DD} - V_x - V_{Th})^2 \quad (\text{ก.1})$$

สังเกตว่าศักดาเทรคโฮลด์ ( $V_{Th}$ ) ของทรานซิสเตอร์ผ่าน ยังขึ้นอยู่กับศักดา  $V_x$  อันเนื่องมาจากปรากฏการณ์ Body effect หรือการไบอัสที่ฐานรอง และเพื่อให้ง่ายต่อการวิเคราะห์ในที่นี้จึงละเลยผลดังกล่าวก่อน โดยพิจารณาว่าศักดาเทรคโฮลด์มีค่าคงที่ และเมื่ออินทิเกรตสมการ ก.1

$$\int_0^t dt = \frac{2C_x}{k_n} \int_0^{V_x} \frac{dV_x}{(V_{DD} - V_x - V_{Th})^2}$$

$$= \frac{2C_x}{k_n} \left( \frac{1}{V_{DD} - V_x - V_{Th}} \right) \Big|_0^{V_x(t)} \tag{ก.2}$$


$$t = \frac{2C_x}{k_n} \left[ \left( \frac{1}{V_{DD} - V_x(t) - V_{Th}} \right) - \left( \frac{1}{V_{DD} - V_{Th}} \right) \right] \tag{ก.3}$$

ดังนั้น

$$V_x(t) = (V_{DD} - V_{Th}) \frac{\left( \frac{k_n(V_{DD} - V_{Th})}{2C_x} \right) t}{1 + \left( \frac{k_n(V_{DD} - V_{Th})}{2C_x} \right) t} \tag{ก.4}$$

รูป ก.3 แสดงการเปลี่ยนแปลง  $V_x$  ในสมการ ก.4 ซึ่งเป็นฟังก์ชันของเวลา  $V_x$  จะเริ่มจาก 0 และเพิ่มขึ้นเมื่อเวลาเพิ่มขึ้น แต่จะต่ำกว่า  $V_{max} = (V_{DD} - V_{Th})$  เสมอ ซึ่งรวมทั้งกรณีที่ตัดคาเอาต์พุตของภาคก่อนที่เป็นแบบ Partial swing ( $V_{BE} < V_{Th}$ ) จากนั้นทรานซิสเตอร์ผ่าน  $M_{pass}$  จะหยุดนำกระแส เมื่อ  $V_x = V_{max}$  เนื่องจาก  $V_{GS} = V_{Th}$  ดังนั้นตัดคาที่โหนด x จึงมีค่าต่ำกว่า  $V_{DD}$  เสมอ สังเกตว่า สำหรับวงจรไบสมอสแลตซ์ซึ่งใช้ทรานซิสเตอร์ผ่านเป็นสวิตช์ ตัดคาเอาต์พุตของ previous stage จะไม่ส่งผลต่อการเชื่อมโยงทางลจิก

รูปที่ ก.3 การเปลี่ยนแปลง  $V_x$  ตามเวลา ในระหว่างการส่งผ่านลจิก “1”



เมื่อย้อนกลับมาพิจารณาผลของปรากฏการณ์ Body effect ดังนั้น สักคา  $V_x$  สูงสุดที่เป็นไปได้จากการเพิ่มขึ้นของศักดาเทรคโวลต์ คือ

$$\begin{aligned} V_{\max} &= V_x|_{t \rightarrow \infty} = V_{DD} - V_{Th} \\ &= V_{DD} - V_{Th0} - \gamma(\sqrt{|2\phi_F| + V_{\max}} - \sqrt{|2\phi_F|}) \end{aligned} \quad (ก.5)$$

$$\begin{aligned} \text{เมื่อ} \quad \gamma &= \frac{\sqrt{2qN_A \epsilon_{Si}}}{C_{OX}} \quad V^{1/2} \\ \phi_F &= \frac{KT}{q} \ln \frac{N_A}{N_i} \quad V. \end{aligned}$$

ดังนั้น rise time ของสักคา  $V_x$  ซึ่งได้จากสมการ ก.3 โดยไม่พิจารณาผลจาก Body effect จะมีค่าต่ำกว่า rise time จริง ซึ่งรวมผลของปรากฏการณ์การดังกล่าวด้วย ทั้งนี้เนื่องจากการลดลงของกระแสทรานซิสเตอร์ซึ่งไหลผ่านเอ็นมอสทรานซิสเตอร์ จากการเพิ่มขึ้นของศักดาเทรคโวลต์

จากสมการ ก.3 น่วงเวลาผ่านเกต (propagation gate delay :  $t_d$ ) พิจารณาจาก

$$V_x(t_d) = \frac{V_{DD}}{2} \quad \text{ดังนั้น}$$

$$t_d \approx \frac{2C_x}{k_n(V_{DD} - V_{Th})} = R_{CH} C_x \quad (ก.6)$$


เมื่อ  $R_{CH}$  : equivalent channel resistance

### การส่งผ่านลอจิก '0'

เริ่มแรกกำหนดให้ สักคา  $V_x$  มีลอจิก '1' โดยวิเคราะห์ต่อการส่งผ่านลอจิก '1' ที่ผ่านมา ดังนั้น  $V_x(t=0) = V_{\max} = (V_{DD} - V_{Th})$  จากนั้นลอจิก '0' ถูกป้อนเข้าที่อินพุต ซึ่งมีค่า  $V_{in} = 0$  หรือ  $V_{BE}$  ขึ้นกับการสวิงสัญญาณเอาต์พุตของภาคก่อน เมื่อสัญญาณนาฬิกาเปลี่ยนจาก 0 เป็น 1 ที่เวลา  $t = 0$  ทรานซิสเตอร์ผ่านจะเริ่มนำกระแสและทรานซิสเตอร์ที่สัญญาณนาฬิกายังคง active (clk = 1) กระแสทรานซิสเตอร์ซึ่งไหลผ่าน  $M_{pass}$  จะมีทิศทางตรงข้ามกับกรณีในการส่งผ่าน ลอจิก "1" ซึ่งหมายความว่าขณะนี้ที่โหนด  $x$  ทำหน้าที่เป็นทรานซิสเตอร์และอินพุตโหนดจะทำหน้าที่เป็นซอร์สของทรานซิสเตอร์ผ่านโดยมีค่า  $V_{GS} = V_{DD}$ . และ  $V_{DS} = V_{\max}$  สังเกตว่าทรานซิสเตอร์จะทำงานในย่านเชิงเส้นตลอดช่วงเวลานี้โดยไม่ขึ้นกับช่วงสวิงสัญญาณของภาคก่อน เนื่องจาก  $V_{DS} < (V_{GS} - V_{Th})$

เสมอ

รูปที่ ก.4 วงจรสมมูลเมื่อทำการส่งผ่านลอจิก “0”



จากการทำงานย่านเชิงเส้นของทรานซิสเตอร์ โดยการคายประจุที่สะสมใน  $C_x$  ดังนั้น

$$-C_x \frac{dV_x}{dt} = \frac{k_n}{2} (2(V_{DD} - V_{Th})V_x - V_x^2) \quad (\text{ก.7})$$


$$dt = \frac{-2C_x}{k_n} \frac{dV_x}{2(V_{DD} - V_{Th})V_x - V_x^2} \quad (\text{ก.8})$$

สังเกตว่า ศักดาที่ซอร์สของเอ็นมอสทรานซิสเตอร์ผ่านมีค่า 0 V. (หรือ  $V_{BE}$ ) ดังนั้น จึงไม่เกิดการไบอัสฐานรอง ซึ่งมีผลให้ศักดาเทรคโวลด์ของ  $M_{pass}$  มีค่าคงที่ตลอดเวลาส่งผ่านลอจิก ‘0’ ทำการอินทิเกรตสมการ ก.8

$$\int_0^t dt = \frac{2C_x}{k_n} \int_{V_{DD}-V_{Th}}^{V_x} \left( \frac{1}{2(V_{DD} - V_{Th}) - V_x} + \frac{1}{V_x} \right) dV_x \quad (\text{ก.9})$$

$$t = \frac{C_x}{k_n (V_{DD} - V_{Th})} \left[ \ln \left( \frac{2(V_{DD} - V_{Th}) - V_x}{V_x} \right) \right]_{V_{DD}-V_{Th}}^{V_x} \quad (\text{ก.10})$$

$$= \frac{C_x}{k_n (V_{DD} - V_{Th})} \ln \left( \frac{2(V_{DD} - V_{Th}) - V_x}{V_x} \right) \quad (\text{ก.11})$$

รูปที่ ก.5 การเปลี่ยนแปลงศักดา  $V_x$  ตามเวลา

ศักดา  $V_x$  จะลดลงจาก  $V_{\max}$  จนมีศักดาเท่ากับ 0 V. (หรือ  $V_{BE}$ ) และจากสมการที่ ก.11 ารดคำนวณ fall time ของสัญญาณ  $V_x$  โดยพิจารณาจากเวลา  $t_{90\%}$  จนถึง  $t_{10\%}$  ซึ่ง  $V_x$  มีค่าเท่ากับ  $0.9V_{\max}$  และ  $0.1 V_{\max}$  ตามลำดับ

$$\begin{aligned}
 t_{90\%} &= \frac{C_x}{k_n(V_{DD} - V_{Th})} \ln\left(\frac{(2 - 0.9)(V_{DD} - V_{Th})}{0.9(V_{DD} - V_{Th})}\right) \\
 &= \frac{C_x}{k_n(V_{DD} - V_{Th})} \ln\left(\frac{1.1}{0.9}\right)
 \end{aligned} \tag{ก.12}$$

และ

$$t_{10\%} = \frac{C_x}{k_n(V_{DD} - V_{Th})} \ln\left(\frac{1.9}{0.1}\right) \tag{ก.13}$$


ดังนั้น

$$\begin{aligned}
 \therefore t_{fall} &= t_{10\%} - t_{90\%} \\
 &= 2.74 \frac{C_x}{k_n(V_{DD} - V_{Th})}
 \end{aligned} \tag{ก.14}$$

ช่วงคงค่าสัญญาณ

สำหรับวงจรไดนามิกเลขฐานสอง ระดับสัญญาณเอาต์พุตจะขึ้นกับจำนวนประจุที่สะสมใน  $C_x$  โดยเฉพาะเมื่อสัญญาณนาฬิกา ( $clk = 0$ ) เนื่องจากกระแสรั่วไหล ( $I_{leakage}$ ) ดังแสดงในรูปที่ ก.6 สมมติว่าลอจิก '1' ได้ถูกส่งผ่านไปยัง โหนด  $x$  ในช่วงเวลาที่สัญญาณนาฬิกา active จากนั้นทั้งสัญญาณนาฬิกาและอินพุตมีเท่ากับ 0 ประจุที่สะสมไว้ใน  $C_x$  จะเริ่มรั่วไหล โดยเฉพาะ  $I_{leakage}$  ซึ่งไหลผ่านทรานซิสเตอร์ผ่าน ( $M_{pass}$ ) ซึ่งในทางปฏิบัติจะละเอียดในการพิจารณา กระแสรั่วไหลที่เข้าสู่เกต ของภาคถัดไป ( $I_{gate}$ ) เมื่อภาคถัดไปมีอินพุตเป็นมอสทรานซิสเตอร์ เนื่องจากมีค่าต่ำเมื่อเทียบกับ  $I_{leakage}$


รูปที่ ก.6 ประจุรั่วไหลจาก โหนด  $x$



รูปที่ ก.7 แสดงภาพตัดขวางของเอ็นมอสทรานซิสเตอร์ และความจุแฝง  $C_x$  ซึ่งพบว่า กระแสรั่วไหลจะประกอบด้วยองค์ประกอบสำคัญ 2 ตัว คือ subthreshold channel current และ reverse conduction current ที่รอยต่อเดรน - ฐานรอง

$$I_{leakage} = I_{subthreshold(M_{pass})} + I_{reverse(M_{pass})} \tag{ก.15}$$

รูปที่ ก.7 ภาพตัดขวางเอ็นมอสทรานซิสเตอร์ ผ่านแสดงกระแสรั่วไหลจาก  $C_x$



สังเกตว่า ความจุแฝงที่ประกอบขึ้นเป็น  $C_x$  ส่วนหนึ่งเป็นความจุแฝงที่รอยต่อเดรน - ฐาน รong ซึ่งเป็นฟังก์ชันกับศักดา  $V_x$  ส่วนองค์ประกอบอื่น ๆ เป็นความจุ oxide ของอินเวอร์เตอร์ใน ภาคถัดไป กำหนดให้ความจุแฝง ( $C_{in}$ ) มีค่าคงที่โดยพิจารณาว่าอินเวอร์เตอร์ยังไม่เกิดการเปลี่ยน แปลงหรือวงจรยังคงค่าที่ถูกต้อง ดังนั้นสามารถแยกจำนวนประจุที่สะสมในความจุส่วนต่าง ๆ ได้


คังรูป ก.8

$$Q = Q_j(V_x) + Q_{in}$$

เมื่อ  $Q_{in} = C_{in} \cdot V_x$

$$C_{in} = C_{gb} + C_{poly} + C_{metal} \quad (ก.16)$$

รูปที่ ก.8 วงจรสมมูลย์สำหรับวิเคราะห์การรั่วไหลของประจุที่โนค x



ดังนั้นกระแสรั่วไหลมีค่าเท่ากับ

$$\begin{aligned}
 I_{leakage} &= \frac{dQ}{dt} \\
 &= \frac{dQ_j(V_x)}{dt} + \frac{dQ_{in}}{dt} \\
 &= \frac{dQ_j(V_x)}{dV_x} \frac{dV_x}{dt} + C_{in} \frac{dV_x}{dt}
 \end{aligned} \tag{ก.17}$$

เมื่อ

$$\begin{aligned}
 \frac{dQ_j(V_x)}{dV_x} &= C_j(V_x) = A \cdot \sqrt{\frac{q\epsilon_{Si}N_A}{2(\phi_0 + V_x)}} \\
 &= \frac{A \cdot C_0}{\sqrt{1 + \frac{V_x}{\phi_0}}}
 \end{aligned} \tag{ก.18}$$

$$\text{และ} \quad \phi_0 = \frac{kT}{q} \ln\left(\frac{N_D \cdot N_A}{n_i^2}\right) \tag{ก.19}$$

$$C_{j0} = \sqrt{\frac{q\epsilon_{Si}N_A N_D}{2(N_A + N_D)\phi_0}} \approx \sqrt{\frac{q\epsilon_{Si}N_A}{2\phi_0}} \tag{ก.20}$$

จากสมการ ก.17 กระแส  $I_{reverse}$  จากรอยต่อพีเอ็นที่แคโรน - ฐานรอง จะเป็นองค์ประกอบสำคัญที่สุดเมื่อเทียบกับ  $I_{subthreshold}$  โดย  $I_{reverse}$  พิจารณาได้เป็นกระแสอิมิตัวย้อนกลับ ( $I_0$ ) ซึ่งมีค่าคงที่และกระแสที่เกิดจากการเปลี่ยนแปลงศักดาตกคร่อมรอยต่อซึ่งเปลี่ยนแปลงตามศักดา  $V_x$  ดังนั้นในการหาช่วงเวลาที่จะประจุรั่วไหลจนสถานะลจิกคิดพลาดไป จำเป็นต้องหาผลเฉลยสมการดิฟเฟอเรนเชียล ก.17 ซึ่งต้องพิจารณาจากความจุแฝง ( $C_{db}$ ) ซึ่งเปลี่ยนแปลงตามศักดาและกระแสรั่วไหลเชิงเส้นซึ่งเป็นเรื่องยุ่งยาก ดังนั้นเพื่อให้่ายในการประมาณช่วงเวลาการคงค่า ( $t_{hold}$ )

กำหนดให้ความจุแฝงต่ำสุดมีค่าเท่ากับ

$$C_{x,min} = C_{gb} + C_{poly} + C_{metal} + C_{db,min} \tag{ก.21}$$

เมื่อ  $C_{db,min}$  เป็นค่าความจุต่ำสุดที่รอยต่อ เมื่อ  $V_x = V_{max}$  จากสมการ ก.18 ดังนั้น

$$C_{db,min} = \frac{C_{db}}{\sqrt{1 + \frac{V_{max}}{\phi_0}}}$$

ดังนั้นช่วงเวลาคงค่าต่ำสุดมีค่าเท่ากับ

$$t_{hold} = \frac{\Delta Q_{critical,min}}{I_{leakage,max}} \quad (ก.22)$$

เมื่อ  $\Delta Q_{critical,min} = C_{x,min} (V_{max} - V_{gate\_threshold})$


$$= C_{x,min} (V_{max} - \frac{V_{DD}}{2}) \quad (ก.23)$$

## ภาคผนวก ข.

## ผลตอบสนองชั่วขณะของวงจรวิธีมอดไดนามิกแลทซ์

1. ช่วงหน่วงเวลา  $T_1$ 

ช่วงหน่วงเวลา  $T_1$  หรือช่วง turn on ใบบโพลาร์ทรานซิสเตอร์ Q1 ในช่วงเวลานี้ M1 ถูกป้อนด้วยอินพุต 1 ( $V_{GS} = V_{DD}$ ) ในขณะที่  $V_{DS} = V_{DD}$  ด้วย ดังนั้น M1 จะทำงานในย่านอิ่มตัว และสิ้นสุดช่วงเวลานี้เมื่อศักดาที่รอยต่อเบส - อิมิตเตอร์ มีค่าเท่ากับ  $V_{B'E(ON)}$

รูปที่ ข.1 วงจรสมมูลในช่วงเวลา  $T_1$ 

- เมื่อ  $C_E$  : ความจุที่รอยต่ออิมิตเตอร์  
 $C_C$  : ความจุที่รอยต่อคอลเลกเตอร์  
 $R_B$  : ความต้านทานเบส  
 $R_C$  : ความต้านทานคอลเลกเตอร์  
 $C_{CS}$  : ความจุคอลเลกเตอร์ - ฐานรอง Q2  
 โดย  $C_L + C_{CS} \gg C_E$

จากรูปที่ ข.1

$$R_C C_C C_E \frac{d^2 V_{B'}}{dt^2} + (C_E + C_C) \frac{dV_{B'}}{dt} = I_{D(sat)} \quad (\text{ข.1})$$

โดยมีเงื่อนไขขอบเขต  $V_{B'}(0) = 0$  และ  $\left. \frac{dV_{B'}}{dt} \right|_{t=0} = 0$  ดังนั้นผลเฉลยคือ

$$V_{B'}(t) = \frac{I_{D(sat)} \cdot t}{C_E + C_C} + I_{D(sat)} R_C \left( \frac{C_C}{C_E + C_C} \right)^2 [1 - \exp(-t / \tau)] \quad (\text{ข.2})$$

$$\text{เมื่อ } I_{D(sat)} = \frac{W \mu C_{OX}}{2L} (V_{DD} - |V_{Th}|)^2$$

$$\text{และ } \tau = \frac{R_C C_E C_C}{C_E + C_C}$$

อย่างไรก็ตาม ช่วงหน่วงเวลา  $T_1 \gg \tau$  เสมอ ดังนั้นเพื่อความสะดวก จะละเลยเทอมเอกซ์โพเนนเชียลในสมการที่ ข.2 และสิ้นสุดช่วงเวลา  $t = T_1$  เมื่อ  $V_{B'}(T_1) = V_{B'E(ON)}$  ดังนั้น


$$\begin{aligned} \text{เมื่อ } R_{CH} &= \text{equivalent dc channel resistance} \\ &= \frac{2}{gm} = \frac{2L}{W \mu C_{OX} \cdot (V_{DD} - |V_{Th}|)} \end{aligned} \quad (\text{ข.4})$$

โดยปกติค่า  $R_C < R_{CH}$  และ  $C_C < C_L + C_E$  ดังนั้นจะเลยในการพิจารณาตอนที่ 2 ในสมการ (ข.3) ดังนั้น

$$T_1 = R_{CH} (C_E + C_C) \frac{V_{B'E(ON)}}{V_{DD} - |V_{Th}|} \quad (\text{ข.5})$$

## 2. ช่วงหน่วงเวลา ( $T_2$ )

หลังจากช่วงเวลา  $T_1$  ซึ่งเป็นช่วง turn on  $Q_1$  แล้ว  $Q_1$  เริ่มนำกระแส ในขณะที่ M1 ยังคงทำงานในย่านอิ่มตัว ( $V_{DS} > V_{GS} - V_{Th}$ ) และช่วงเวลานี้สิ้นสุดเมื่อ M1 เข้าสู่การทำงานในย่านเชิงเส้น

รูปที่ ข.2 วงจรสมมูลในช่วงเวลา  $T_2$ 

จากรูปที่ ข.2 กำหนดให้  $t' = t - T_1$

$$I_{D(sat)} = \frac{I_F}{\beta_F} + C_D \frac{dV_{B'E}}{dt'} + C_C \frac{d(V_{B'E} + V_O - V_{DD} + I_C R_C)}{dt'} \quad (\text{ข.6})$$

เมื่อ  $I_F = I_S \exp\left(\frac{qV_{B'E}}{kT}\right)$

$C_D$  = emitter- base diffusion capacitance

$$= \frac{qI_F \tau_F}{kT}$$

$\tau_F$  = forward base transit time

เนื่องจากศักดาที่เบส - อิมิตเตอร์ ( $V_{B'E}$ ) มีค่าต่ำและค่อนข้างคงที่เมื่อเทียบกับ  $V_O$  ดังนั้นเพื่อความสะดวกในการวิเคราะห์ จึงละเลยในการพิจารณา  $V_{B'E}$  ในเทอมสุดท้ายของสมการ ข.6

จาก  $C_{CS} + C_L \gg C_C$                       ดังนั้น  $I_C \approx I_F$

และ  $\beta_F \gg 1$                                       ดังนั้น  $I_E \approx I_C$

จากรูปที่ ข.2

$$I_S \exp\left(\frac{qV_{B'E}}{kT}\right) \approx (C_{CS} + C_L) \frac{dV_O}{dt'} \quad (\text{ข.7})$$

เมื่อแทนลงในสมการ ข.7

$$I_{D(sat)} = \left[ \frac{1}{\beta_F} + \frac{C_C}{C_{CS} + C_L} + \frac{q\tau_F}{kT} \left( 1 + \frac{R_C C_C}{\tau_F} \right) \frac{dV_{BE}}{dt'} \right] I_F \quad (\text{ข.8})$$

$$\text{เมื่อ } \frac{dI_F}{dt'} = \frac{q}{kT} I_F \frac{dV_{BE}}{dt'}$$

$$\text{กำหนดให้} \quad \frac{1}{\beta_F^*} = \frac{1}{\beta_F} + \frac{C_C}{C_{CS} + C_L} \quad (\text{ข.9})$$

$$\text{และ} \quad \tau_F^* = \tau_F + R_C C_C \quad (\text{ข.10})$$

เมื่อ  $\beta_F^*$  : effective current gain

$\tau_F^*$  : effective forward base transit time

ดังนั้นจากสมการ ข.8

$$I_{D(sat)} = \frac{1}{\beta_F^*} I_F + \tau_F^* \frac{dI_F}{dt'} \quad (\text{ข.11})$$

และมีผลเฉลยคือ

$$I_F(t') = \beta_F^* I_{D(sat)} \left[ 1 - \exp\left(-\frac{t'}{\beta_F^* \tau_F^*}\right) \right] \quad (\text{ข.12})$$

แทน สมการ ข.12 ลงในสมการ ข.7

$$\frac{dV_O}{dt'} = \frac{\beta_F^* I_{D(sat)}}{C_{CS} + C_L} \left[ 1 - \exp\left(-\frac{t'}{\beta_F^* \tau_F^*}\right) \right] \quad (\text{ข.13})$$

ทำการอินทิเกรตทั้งสองข้าง โดยมีเงื่อนไขขอบเริ่ม คือ  $V_O(0) = 0$

$$V_O(t') = \frac{\beta_F^* I_{D(sat)}}{C_{CS} + C_L} \left\{ t' - \beta_F^* \tau_F^* \left[ 1 - \exp\left(-\frac{t'}{\beta_F^* \tau_F^*}\right) \right] \right\} \quad (\text{ข.14})$$

ดังนั้นเมื่อสิ้นสุดช่วงหน่วงเวลา  $T_2$  หรือ  $V_O(t'=t_2) = |V_{Th}| - V_{BE(ON)}$  ; M1 เริ่มเปลี่ยนจากย่านอิมิตัวเข้าสู่ย่านเชิงเส้น ปกติแล้วเวลาในช่วง  $T_2$  นี้ เป็นช่วงเวลาที่สั้น ๆ ขึ้นกับค่าคงที่เวลา  $\beta_F^* \tau_F^*$  และเพื่อให้ง่ายต่อการวิเคราะห์จากสมการ ข.14 ทำการประมาณเป็นสมการเชิงเส้นอันดับ 1 ด้วยการกระจายอนุกรมเทย์เลอร์


$$T_2 = t_2 - T_1 = \sqrt{2R_{CH}(C_{CS} + C_L)\tau_F^* \frac{|V_{Th}| - V_{B'E(ON)}}{V_{DD} - |V_{Th}|}} \quad (\text{ข.15})$$

สำหรับกรณีที่  $|V_{Th}| \leq V_{B'E(ON)}$  หลังจากช่วงเวลา  $T_1$  ทรานซิสเตอร์ M1 จะเข้าสู่การทำงานในย่านเชิงเส้น ดังนั้นช่วงหน่วงเวลา  $T_2 = 0$

### 3. ช่วงหน่วงเวลา $T_3$

ช่วงเวลานี้ Q1 เริ่มนำกระแส ในขณะที่ M1 เข้าสู่การทำงานในย่านเชิงเส้น โดยมี  $V_{GS}$  คงที่ ดังนั้นมอสทรานซิสเตอร์ M1 จึงถูกแทนด้วย ความต้านทาน  $R_{CH}$  (equivalent channel resistance)

รูปที่ ข.3 วงจรสมมูลในช่วงเวลา  $T_3$



จากรูปที่ ข.3

$$\begin{aligned} I_B &= \frac{V_{DD} - V_{B'E} - V_O}{R_{CH} + R_B} \\ &= \frac{I_F}{\beta_F} + C_D \frac{dV_{B'E}}{dt''} + C_C \frac{d}{dt''}(V_{B'E} + V_O - V_{DD} + I_C R_C) \end{aligned} \quad (\text{ข.16})$$

เมื่อ  $t'' = t - t_2$  และด้วยเงื่อนไขเดียวกับช่วงเวลา  $T_2$  ดังนั้น

$$\frac{I_F}{\beta_F} + \frac{qI_F}{kT}(\tau_F + R_C C_C) \frac{dV_{BE}}{dt''} + \frac{V_O}{R_{CH} + R_B} + C_C \frac{dV_O}{dt''} = \frac{V_{DD} - V_{BE}}{R_{CH} + R_B} \quad (\text{ข.17})$$

เนื่องจาก  $V_{BE}$  มีค่าค่อนข้างคงที่ เมื่อเทียบกับ  $V_{DD}$  ดังนั้นสมการในด้านขวามือจึงกำหนด

ให้  $V_{BE} \approx V_{BE(ON)}$  และจาก

$$\begin{aligned} I_F &= I_S \exp\left(\frac{qV_{BE}}{kT}\right) \approx I_C \\ &= C_L^* \frac{dV_O}{dt''} \\ \frac{dI_F}{dt''} &= \frac{qI_F}{kT} \frac{dV_{BE}}{dt''} \approx C_L^* \frac{d^2V_O}{(dt'')^2} \end{aligned} \quad (\text{ข.18})$$

เมื่อ  $C_L^* = C_L + C_{CS}$

แทนในสมการ ข.17

$$\tau_F^* \frac{d^2V_O}{(dt'')^2} + \frac{1}{\beta_F^*} \frac{dV_O}{dt''} + \frac{V_O}{(R_{CH} + R_B)C_L^*} = \frac{V_{DD} - V_{BE(ON)}}{(R_{CH} + R_B)C_L^*} \quad (\text{ข.19})$$

ซึ่งมีผลเฉลย คือ

$$V_O(t'') = A \exp(m_1 t'') + B \exp(m_2 t'') + V_{DD} - V_{BE(ON)} \quad (\text{ข.20})$$

เมื่อ

$$m_1, m_2 = -\frac{1}{2\beta_F^* \tau_F^*} \pm \frac{1}{T_0} \sqrt{\left(\frac{T_0}{2\beta_F^* \tau_F^*}\right)^2 - 1}$$

และ

$$T_0 = \sqrt{(R_{CH} + R_B)C_L^* \tau_F^*}$$

โดยทั่วไปแล้ว  $2\beta_F^* \tau_F^* \gg T_0$  ดังนั้น ค่าราก  $m_1$  และ  $m_2$  จึงมีค่าเป็นค่าเชิงซ้อน และ

จากสมการ ข.21

$$V_O(t'') = \left[ C \sin\left(\frac{t''}{T}\right) + D \cos\left(\frac{t''}{T}\right) \right] \exp\left(-\frac{t''}{2\beta_F^* \tau_F^*}\right) + V_{DD} - V_{BE(ON)} \quad (\text{ข.22})$$

เมื่อ

$$T = \frac{T_0}{\sqrt{1 - (T_0/2\beta_F^* \tau_F^*)^2}}$$

โดยมีขอบเขตเริ่ม  $t'' = 0$  คือ  $V(t = t_2) = |V_{Th}| - V_{BE(ON)}$  ดังนั้น

$$D = -(V_{DD} - |V_{Th}|)$$

และขอบเขตเริ่ม  $I_C(t')|_{t'=t_2} = I_C(t'')|_{t''=0}$

$$C_L^* \frac{dV_o(t = t_2)}{dt'} \Big|_{t'=T_2} = C_L^* \frac{dV_o(t = t_2)}{dt''} \Big|_{t''=0}$$

$$\beta_F^* I_{D(sat)} \left( 1 - \exp\left(-\frac{t'}{\beta_F^* \tau_F^*}\right) \right) = \frac{C}{T} - \frac{D}{2\beta_F^* \tau_F^*} \quad (\text{ข.23})$$

เมื่อประมาณเชิงเส้นด้วย Taylor's series ในสมการด้านซ้ายในช่วงเวลา  $T_2$

$$\frac{I_{D(sat)} \cdot (T_2)}{\tau_F^*} = \frac{C}{T} + \frac{(V_{DD} - |V_{Th}|)}{2\beta_F^* \tau_F^*} \quad (\text{ข.24})$$

ดังนั้น เมื่อแทนค่า  $T$  และ  $T_2$  ลงในสมการ ข.24

$$C = \frac{(V_{DD} - |V_{Th}|)}{\sqrt{1 - (T_0/2\beta_F^* \tau_F^*)}} \left[ \frac{T_0}{2\beta_F^* \tau_F^*} - \sqrt{2 \left( 1 + \frac{R_B}{R_{CH}} \right) \frac{|V_{Th}| - V_{BE(ON)}}{V_{DD} - |V_{Th}|}} \right] \quad (\text{ข.25})$$

จากผลเฉลยและค่าคงที่ซึ่งได้จากเงื่อนไขขอบเขตข้างต้น จะพบว่ามีค่าซับซ้อนยากต่อการวิเคราะห์และนำมาใช้ในพัฒนาปรับปรุงวงจร แต่เมื่อย้อนกลับไปพิจารณาการทำงานในช่วง  $T_2$  ซึ่งเป็นช่วงเวลานั้น ๆ เมื่อเทียบกับช่วงหน่วงเวลาทั้งหมด และเป็นช่วงที่  $V_o$  เปลี่ยนจาก 0V จนมีค่า  $|V_{Th}| - V_{BE(ON)}$  ดังนั้น สำหรับวงจรไบสมอสความเร็วสูงค่าค้ำคคาเทรคโวลค์ของมอสทรานซิสเตอร์มีค่าต่ำและใกล้เคียงกับ  $V_{BE(ON)}$  ดังนั้นเพื่อให้่ายต่อการวิเคราะห์ จึงทำการกำหนดเงื่อนไขขอบเขตใหม่ โดยขยายช่วงหน่วงเวลา  $T_3$  ให้ครอบคลุมช่วงเวลา  $T_2$  ( $T_2 \equiv 0$ ) ดังนั้นขอบเขตใหม่คือ  $V_o(t = t_1) = 0$  และ  $I_C(t = t_1) = 0$  จะได้

$$C = -(V_{DD} - V_{BE(ON)}) \frac{T}{2\beta_F^* \tau_F^*} \quad (\text{ข.26})$$

ดังนั้นผลเฉลยสมบูร์นของสมการ ข.22 คือ

$$V_O(t'') = (V_{DD} - V_{BE(ON)}) \left\{ 1 - \left[ \cos\left(\frac{t''}{T}\right) + \frac{T}{2\beta_F^* \tau_F^*} \sin\left(\frac{t''}{T}\right) \right] \exp\left(-\frac{t''}{2\beta_F^* \tau_F^*}\right) \right\} \quad (\text{ข.27})$$

และจาก  $I_C = C_L^* \frac{dV_O}{dt''}$

$$I_C(t'') = C_L^* (V_{DD} - V_{BE(ON)}) \sin\left(\frac{t''}{T}\right) \exp\left(\frac{-t''}{2\beta_F^* \tau_F^*}\right) \cdot \left[ \frac{1}{T} + \frac{T}{(2\beta_F^* \tau_F^*)^2} \right] \quad (\text{ข.28})$$

ดังนั้นช่วงหน่วงเวลา  $T_3$  หาได้จากช่วงเวลาซึ่ง  $V_O = V_S = 2.5V$  หรือเมื่อ  $I_C$  มีค่าสูงสุด

$$\frac{dI_C}{dt''} = 0$$

$$T_3 = T \tan^{-1}\left(\frac{2\beta_F^* \tau_F^*}{T}\right) \quad (\text{ข.29})$$

และจาก  $2\beta_F^* \tau_F^* \gg T$  ดังนั้นจากการประมาณ สมการ ข.29

$$T_3 \approx \frac{\pi}{2} T = \frac{\pi}{2} \frac{T_0}{\sqrt{1 - (T_0/2\beta_F^* \tau_F^*)^2}} \quad (\text{ข.30})$$

#### 4. คำนวณเวลารวม

จากการประมาณโดยการขยายช่วง  $T_3$  ให้ครอบคลุม  $T_2$  ดังนั้นคำนวณเวลทั้งหมดของวงจรรูไบซิมอสอินเวอร์เตอร์จึงมีค่าเท่ากับ  $t_d = T_1 + T_3$

$$T_D = R_{CH} (C_E + C_C) \frac{V_{BE(ON)}}{V_{DD} - |V_{Th}|} + \frac{\pi}{2} \frac{T_0}{\sqrt{1 - (T_0/2\beta_F^* \tau_F^*)^2}} \quad (\text{ข.31})$$

และจาก  $2\beta_F^* \tau_F^* \gg T_0$

$$T_D = R_{CH} (C_E + C_C) \frac{V_{BE(ON)}}{V_{DD} - |V_{Th}|} + \frac{\pi}{2} \sqrt{R_{CH} C_L^* \tau_F^*} \quad (\text{ข.32})$$

## ภาคผนวก ก

## โปรแกรม PSpice ที่ใช้ในการวิเคราะห์

- วงจรไบสมอสอินเวอร์เตอร์ รูปที่ 2.3

\* Schematics Netlist \*

```
V_V1    vdd 0 DC 5
Q_Q19   vdd $N_0001 vout1 NPN
Q_Q20   vout1 $N_0002 0 NPN
M_M65   $N_0001 Vin1 vdd vdd PMOS (w=4u l=0.8U)
V_V11   Vin1 0 DC 5
R_R1    0 $N_0002 500
R_R2    $N_0001 vout1 500
M_M67   $N_0001 Vin1 $N_0002 $N_0002 NMOS(w=4u l=0.8u)
```

\* Analysis setup \*\*

```
.DC LIN V_V11 0 5 0.1
.OP
```

- วงจรปรับระดับสัญญาณ ในรูปที่ 2.22

\* Schematics Netlist \*

```

V_V10  Vin 0 PULSE 0 5 30n 2.5N 2.5N 12N 60n
M_M72  Vin_Bicmos Vin vL vL NMOS(l=0.8u w= 2u)
M_M73  Vin_Bicmos Vin vH vH PMOS(l=0.8u w=4u)
M_M74  vout1 Vin_Bicmos $N_0001 $N_0001 NMOS(l=0.8u w= 2u)
M_M76  vout1 Vin_Bicmos $N_0002 $N_0002 PMOS(l=0.8u w=4u)
Q_Q33  vdd Vin vH NPN
V_V12  vss 0 dc
+ {vdc} ac 0
V_V13  vdd 0 dc 5 ac 0
Q_Q34  vdd vdd vH NPN
Q_Q35  vout1 $N_0001 0 NPN
Q_Q36  vL vL 0 NPN
Q_Q38  vout1 $N_0002 vdd pnp_ie92
V_V14  clk2 0
+PULSE 5 0 30n 2.5N 2.5N 12N 60n
C_C6   vout1 0 1p
M_M79  $N_0001 vout1 vss vss NMOS(l=0.8u w= 2u)
M_M80  $N_0002 vout1 vH vH PMOS(l=0.8u w=2u)

```

```
.PARAM vdc=0
```

```
** Analysis setup **
```

```
.tran 20ns 120n
```

```
.STEP LIN PARAM vdc 0 1 0.2
```

```
.OP
```

- วงจรปรับระดับสัญญาณ ในรูปที่ 2.22

\* Schematics Netlist \*

```

M_M1  $N_0001 vout 0 0 NMOS(w=1u l=0.8u)
M_M2  vout $N_0001 0 0 NMOS(w=1u l=0.8u)
M_M3  vin vout $N_0002 $N_0002 NMOS(w=0.8u l=0.8u)
M_M4  vin $N_0004 $N_0003 $N_0003 NMOS(w=2u l=0.8u)
M_M5  vin vout $N_0004 $N_0004 PMOS(w=4u l=0.8u)
M_M6  $N_0003 vout vdd vdd PMOS(w=4u l=0.8u)
M_M7  vout $N_0003 vdd vdd PMOS(w=4u l=0.8u)
M_M8  $N_0001 $N_0002 vin vin PMOS(w=8u l=0.8u)
V_V1  vdd 0 DC 5
V_V2  vin 0
+PULSE 0.8 4.2 0 2.5N 2.5N 10N 40N
D_D1  vdd $N_0004 D1N4001
D_D2  $N_0002 0 D1N4001

```

\*\* Analysis setup \*\*

.tran 10ns 50ns

.OP

- วงจรไบซีมอสไดนามิกเลขที่ ในรูปที่ 3.5

\* Schematics Netlist \*

```

V_V1    $N_0001 0 DC 5
V_V4    CLK1 0
+PULSE 0 5 0 2.5N 2.5N 10N 40N
V_V7    Vin 0
+PULSE 0 5 -40n 2.5N 2.5N 10N 80N
Q_Q8    Vout $N_0002 0 NPN
R_R1    0 BiC_Pd 1000g
C_C7    0 BiC_Pd 1n
F_F1    0 BiC_Pd VF_F1 .000125
VF_F1   $N_0001 vdd 0V
C_C3    0 Vout 2p
M_M23   Vin1 CLK1 Vin Vin NMOS(w=4u l=0.8u)
M_M24   $N_0003 Vin1 0 0 NMOS(w=2u l=0.8u)
M_M25   $N_0003 Vin1 vdd vdd PMOS(w=4u l=0.8u)
M_M26   $N_0002 $N_0003 0 0 NMOS(w=2u l=0.8u)
M_M27   Vout Vin1 $N_0002 $N_0002 NMOS(w=4u l=0.8u)
Q_Q13   vdd $N_0003 Vout NPN

```

```
.PARAM var=1p
```

```
** Analysis setup **
```

```
.tran 20N 100n UIC
```

```
.OPTIONS LIBRARY
```

```
.OPTIONS NOPAGE
```

```
.STEP LIN PARAM var 150 900 150
```

- วงจรไบขีโมสสแตติกแลทซ์ ในรูปที่ 3.10

\* Schematics Netlist \*

```
V_V4    CLK1 0 PULSE 0 5 0 1N 1N 8N 20N
V_V7    Vin 0 PULSE 0 5 0 1N 1N 8N 40N
M_M23   $N_0002 $N_0001 vdd vdd PMOS(W=4u l=0.8u)
M_M26   $N_0003 $N_0002 0 0 NMOS(w=2u l=0.8u)
M_M27   $N_0002 $N_0001 0 0 NMOS(w=2u l=0.8u)
M_M28   $N_0001 CLK1 Vin Vin NMOS(w=4u l=0.8u)
M_M29   Vout $N_0001 $N_0003 $N_0003 NMOS(w=4u l=0.8u)
Q_Q13   vdd $N_0002 Vout NPN
Q_Q14   Vout $N_0003 0 NPN
M_M30   $N_0001 Vout vdd vdd PMOS(W=4u l=
+ {var})
M_M31   $N_0001 Vout 0 0 NMOS(w=2u l=0.8u)
C_C7    0 Vout 1p
V_V9    $N_0004 0 DC 5
R_R1    0 BiC_Pd 1000g
C_C8    0 BiC_Pd 1n
F_F1    0 BiC_Pd VF_F1 .000125
VF_F1   $N_0004 vdd 0V
```

```
.PARAM var=0.8u
```

```
** Analysis setup **
```

```
.tran 20N 50n UIC
```

```
.OPTIONS LIBRARY
```

```
.OPTIONS NOPAGE
```

```
.STEP LIN PARAM var 0.8u 3.2u 0.4u
```

ตารางที่ ค.1 พารามิเตอร์พารามิเตอร์ เทคโนโลยีไบซีมอส ขนาด 0.8 ไมครอน

NMOS	LEVEL=2 VTO=0.8 Uo=500 TOX=250E-10 NSUB=1E16 XJ=0.2U LD=0.15U CGSO=350P CGDO=350P CJ=0.33E-3
PMOS	LEVEL=2 VTO=-0.8 Uo=250 TOX=250E-10 NSUB=5E16 XJ=0.2U LD=0.15U CGSO=350P CGDO=350P CJ=0.33E-3
NPN Bipolar	Is=1E-17 BF=100 TF=20E-12 IKF=2E-3 BR=8 TR=400E-12 RE=15 RB=200 RC=150 ITF=40E-3 VTF=3 XTF=100 CJE=15E-15 CJC=20E- 15 CJS=80E-15 $A_E = 5 * 5 (\mu\text{m}^2)$

## ประวัติผู้เขียน

นาย สมปอง วิเศษพานิชกิจ เกิดเมื่อวันที่ 26 กันยายน 2517 จังหวัด กรุงเทพฯ สำเร็จการศึกษาวิศวกรรมศาสตรบัณฑิต สาขาอิเล็กทรอนิกส์ จากสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ปีการศึกษา 2538 ผลงานที่ได้รับการตีพิมพ์

1. สมปอง วิเศษพานิชกิจ และ กอบชัย เดชหาญ, “การออกแบบและเลียนแบบการทำงานของไดนามิกและสแตติกแลตซ์ด้วยเทคโนโลยีไบซีมอส,” การประชุมวิชาการทางวิศวกรรมไฟฟ้าครั้งที่ 20 ณ โรงแรมโซลทวิน ทาวเวอร์ วันที่ 13-14 พฤษภาคม 2540