

ภาควิชาครุศาสตร์วิศวกรรม

คณะครุศาสตร์วิศวกรรม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ใบรับรองปริญญาานิพนธ์

หัวข้อปริญญาานิพนธ์ เครื่องวัดเอสดับบลิวอาร์แบบดิจิทัล

DIGITAL SWR METER






- ชื่อนักศึกษา 1. นางสาวกรองทอง มัชฌิมสติชัย รหัสประจำตัว 39031201
2. นายกัญจน์ สิทธิประเสริฐ รหัสประจำตัว 39031202
3. นายเกรียงวุฒิ วรณสิน รหัสประจำตัว 39031203
4. นายอนิรุทธิ์ หงษ์วางศ์ รหัสประจำตัว 39031239

หลักสูตร ครุศาสตร์อุตสาหกรรมบัณฑิต

สาขาวิชา วิศวกรรมโทรคมนาคม

อาจารย์ผู้ควบคุมปริญญาานิพนธ์

1. ผศ.วิสุทธิ อธิพรธรรม
2. อาจารย์ประเสริฐ เคนพันค้อ
3. อาจารย์ปิยะ สุภวาราสวัฒน์

คณะกรรมการสอบปริญญาานิพนธ์	ลายมือชื่อ
1. ผศ.วิสุทธิ อธิพรธรรม	
2. อาจารย์ประเสริฐ เคนพันค้อ	
3. อาจารย์พงษ์เกียรติ เชษฐพิทักษ์สกุล	
4. อาจารย์ปิยะ สุภวาราสวัฒน์	
5. อาจารย์ไพบูลย์ พวงวงศ์ตระกูล	

วันเดือนปีที่สอบ วันที่ 1 พฤษภาคม 2541 เวลา 14.30 น.

สถานที่สอบ ห้อง ค.310 คณะครุศาสตร์อุตสาหกรรม



ภาควิชารับรองแล้ว

พล เทพหัสดิน ณ อยุธยา

ภาควิชาครุศาสตร์วิศวกรรม

เดือน.....พ.ศ.41.....

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เครื่องวัดเอสดีบีบลิวอาร์แบบดิจิทัล

DIGITAL SWR METER

นางสาวกรองทอง มัชฌิมสถิตย์
นายกัณณ์ สิทธิประเสริฐ
นายเกรียงวุฒิ วรณสิน
นายอนิรุทธิ์ หงษ์วางศ์



A022452

เลขหมู่..... 022452
เลขทะเบียน.....
วัน เดือน ปี..... 10 ธค 2541

ปริญญานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรครุศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์

เรื่อง เครื่องวัดเอสดับบลิวอาร์แบบดิจิทัล

DIGITAL SWR METER

ผู้จัดทำ

1. นางสาวกรองทอง มัชฌิมสถิตย์
2. นายกัญจน์ สิริทธิประเสริฐ
3. นายเกรียงวุฒิ วรณสิน
4. นายอนิรุทธิ์ หงษ์awangศ์

อาจารย์ที่ปรึกษา

ลงนาม.....
(ผศ.วิสุทธิ อธิพรธรรม)

ลงนาม.....
(อาจารย์ประเสริฐ เคนพันค้อ)

ลงนาม.....
(อาจารย์ปิยะ สุภวาราสวัฒน์)

หัวหน้าภาควิชาครุศาสตร์วิศวกรรม

ลงนาม.....
(ผศ.ดร.ธีระพล เทพหัสติน ณ อยู่ชยา)

ปริญญานิพนธ์

เรื่อง เครื่องวัดเอสดับบลิวอาร์แบบดิจิทัล

DIGITAL SWR METER

วัตถุประสงค์

1. เพื่อศึกษาทฤษฎี และหลักการของวงจรเครื่องวัดกำลังส่งวิทยุสื่อสาร
2. เพื่อออกแบบวงจรแปลงแอนะล็อกเป็นดิจิทัล และวงจรบวก, ลบ แรงดัน
3. เพื่อสร้างเครื่องวัดเอสดับบลิวอาร์แบบดิจิทัล
4. เพื่อนำเครื่องวัดเอสดับบลิวอาร์แบบดิจิทัลไปใช้งาน

ประโยชน์ที่คาดว่าจะได้รับ

1. เกิดการเรียนรู้ทฤษฎี และหลักการของวงจรเครื่องวัดกำลังส่งวิทยุสื่อสาร
2. ได้วงจรแปลงแอนะล็อกเป็นดิจิทัล และวงจรบวก, ลบ แรงดัน
3. ได้เครื่องวัดเอสดับบลิวอาร์แบบดิจิทัล
4. สามารถนำเครื่องวัดเอสดับบลิวอาร์แบบดิจิทัลไปใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องวัดเอสดับบลิวอาร์แบบดิจิตอล

นางสาวกรองทอง	มัชฌิมสถิตย์
นายกัญจน์	สิทธิประเสริฐ
นายเกรียงวุฒิ	วรุณสิน
นายอนิรุทธ์	หงษ์awangค์

อาจารย์ที่ปรึกษา

ผศ.วิสุทธิ	อธิพรธรรม
อาจารย์ประเสริฐ	เคนพันธ์
อาจารย์ปิยะ	ศุภวาราสวัฒน์
ปีการศึกษา 2540	

บทคัดย่อ

ปริญญานิพนธ์ฉบับนี้เสนอโครงการเรื่องเครื่องวัดเอสดับบลิวอาร์แบบดิจิตอลโดยมีส่วนประกอบ คือ วงจรวัดค่าเอสดับบลิวอาร์, วงจรคำนวณค่าเอสดับบลิวอาร์ และวงจรไมโครคอนโทรลเลอร์ เพื่อใช้ในการวัดอัตราส่วนของคลื่นนิ่งของระบบสายอากาศ ซึ่งประกอบด้วย อินพุตหนึ่งอินพุต ซึ่งต่อมาจากเครื่องส่งวิทยุ และเอาต์พุตหนึ่งเอาต์พุตต่อไปยังสายอากาศ สามารถ ใช้งานได้ง่าย ซึ่งจากการทดลองพบว่าสามารถวัดค่าอัตราส่วนคลื่นนิ่งได้จริง ที่ช่วงความถี่ 144 - 146 เมกกะเฮิร์ต โดยมีความผิดพลาดประมาณ $\pm 5\%$

DIGITAL SWR METER

MISS. KRONGTONG	MACHCHIMSATIT
MR. KAN	SITTIPRASERT
MR. KRIENGVUT	VARUNNSIN
MR. ANIRUT	HONGSAVONG

ADVISORS

Assist. Prof. WISUIT	ATIPORNTUM
MR. PRASERT	KENPANKHO
MR. PIYA	SUPAVARASUWAT

1997

ABSTRACT

This thesis presents the project of DIGITAL SWR METER. The project consists of SWR meter circuit, SWR calculation value circuit and Microcontroller circuit. It uses to measure a Standing Wave Ratio (SWR) of antenna system. It has one input which connects from radio transmitter and one output which connects to antenna. It is used easily from testing found that the measured SWR value is correct. Frequency rang 144 - 146 MHz is error $\pm 5\%$

กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้ล่วงได้ด้วยดี เนื่องมาจากการให้ความร่วมมือของสมาชิกภายในกลุ่มทุกท่าน นอกจากนี้ยังได้รับความกรุณาจากคณาจารย์ภาควิชาครุศาสตร์วิศวกรรมในด้านแนวความคิด, ข้อเสนอแนะ, แนวทางแก้ไขปัญหา และความรู้ต่างๆ รวมทั้งห้องสมุด คณะครุศาสตร์อุตสาหกรรม ห้องสมุดคณะวิศวกรรมศาสตร์ ซึ่งอำนวยความสะดวกในการค้นคว้าต่างๆ และที่ควรระลึกถึงอย่างยิ่ง คือ บุพการีผู้สนับสนุนด้านการศึกษาโดยตลอด



สารบัญ

เรื่อง	หน้า
บทคัดย่อภาษาไทย	I
บทคัดย่อภาษาอังกฤษ	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญตาราง	VII
สารบัญภาพ	VIII
บทที่ 1 บทนำ	1
1.1 ความเป็นมา และความสำคัญของปริญญาโท	1
1.2 จิตความสามารถของโครงการ	1
1.3 เนื้อหาโดยสังเขป	2
บทที่ 2 ทฤษฎี และหลักการ	3
2.1 ทฤษฎีของสายนำสัญญาณ และสายอากาศ	3
2.1.1 สายนำสัญญาณ	3
2.2 วงจรเอสดับบลิวอาร์มิเตอร์	19
2.2.1 ความสำคัญของค่าเอสดับบลิวอาร์มิเตอร์	19
2.2.2 หลักการของเอสดับบลิวอาร์มิเตอร์	21
2.3 วงจรคำนวณค่าเอสดับบลิวอาร์	22
2.3.1 คุณสมบัติของออปแอมป์	22
2.3.2 วงจรออปแอมป์พื้นฐาน	24
2.4 อุปกรณ์แสดงผลแบบดิจิทัล	36
2.4.1 แอล ซี ดี โมดูล	36
2.4.2 การประยุกต์ใช้ส่วนแสดงผลชนิด แอล ซี ดี โมดูล กับ MCS-51	37
2.4.3 ความรู้ทั่วไปเกี่ยวกับ แอล ซี ดี	40
2.4.4 ไฟเลี้ยงสำหรับ แอล ซี ดี	42

สารบัญ (ต่อ)

เรื่อง	หน้า
2.4.5 การอ่าน และเขียน	44
2.4.6 การเชื่อมต่อ	44
2.5 วงจรเปลี่ยนสัญญาณแอนะล็อกเป็นดิจิทัล	46
บทที่ 3 การออกแบบ การสร้าง และการทำงาน	50
3.1 วงจรเอสดับบลิวอาร์มิเตอร์	50
3.2 วงจรบวกแรงดัน	51
3.3 วงจรลบแรงดัน	52
3.4 วงจรลดทอนแรงดัน	52
3.5 วงจรกลับเฟสแรงดัน	53
3.6 วงจรบัฟเฟอร์	53
3.7 วงจรแปลงแอนะล็อกเป็นดิจิทัล	54
3.8 วงจร 8951 ต่อกับ แอล ซี ดี โมดูล	57
บทที่ 4 การทดลอง ทดสอบ และผลการทดสอบ	58
4.1 การทดลองวัดค่าเอสดับบลิวอาร์ โดยใช้ตัวถ่วงเทียบ	58
4.1.1 การทดลองวัดค่าเอสดับบลิวอาร์จากตัวถ่วงเทียบ โดยใช้เครื่องเอสดับบลิวอาร์ยี่ห้อ Diamond รุ่น SX-200	58
4.1.2 การทดลองวัดค่าเอสดับบลิวอาร์จากตัวถ่วงเทียบ โดยใช้ชุดดิจิทัลเอสดับบลิวอาร์มิเตอร์	59
4.2 การทดลองวัดค่าเอสดับบลิวอาร์ โดยใช้สายอากาศยาคี 7E	60
4.2.1 การทดลองวัดค่าเอสดับบลิวอาร์จากสายอากาศยาคี 7E โดยใช้เครื่องเอสดับบลิวอาร์ยี่ห้อ Diamond รุ่น SX-200	60
4.2.2 การทดลองวัดค่าเอสดับบลิวอาร์จากสายอากาศยาคี 7E โดยใช้ชุดดิจิทัลเอสดับบลิวอาร์มิเตอร์	61
4.3 การทดลองวัดค่าเอสดับบลิวอาร์ โดยใช้สายอากาศ ZL 5E spatial	63

สารบัญ (ต่อ)

เรื่อง	หน้า
4.3.1 การทดลองวัดค่าเอสดับบลิวอาร์จากสายอากาศ ZL 5E spatial โดยใช้เครื่องเอสดับบลิวอาร์ยี่ห้อ Diamond รุ่น SX-200	63
4.3.2 การทดลองวัดค่าเอสดับบลิวอาร์จากสายอากาศ ZL 5E spatial โดยใช้ชุดเครื่องวัดเอสดับบลิวอาร์แบบดิจิทัล	64
4.4 การทดลองวัดค่าเอสดับบลิวอาร์ โดยใช้สายอากาศซีโหลด	65
4.4.1 การทดลองวัดค่าเอสดับบลิวอาร์จากสายอากาศซีโหลด โดยใช้เครื่องเอสดับบลิวอาร์ยี่ห้อ Diamond รุ่น SX-200	65
4.4.2 การทดลองวัดค่าเอสดับบลิวอาร์จากสายอากาศซีโหลด โดยใช้ชุดเครื่องวัดเอสดับบลิวอาร์แบบดิจิทัล	67
4.5 การทดลองวัดค่าความเที่ยงตรงของเครื่องวัดเอสดับบลิวอาร์แบบดิจิทัล	68
4.6 การทดลองวัดค่าความเที่ยงตรงของเอสดับบลิวอาร์มิเตอร์	72
บทที่ 5 บทสรุป ปัญหา แนวทางแก้ไข และการพัฒนา	78
5.1 บทสรุป	78
5.2 ปัญหา และแนวทางแก้ไข	78
5.3 แนวทางการพัฒนา	79
ภาคผนวก ก ส่วนประกอบของเครื่องเอสดับบลิวอาร์	80
ภาคผนวก ข วงจร, สายวงจรพิมพ์ และการวางอุปกรณ์บนแผ่นวงจรพิมพ์	88
ภาคผนวก ค รายการอุปกรณ์	95
ภาคผนวก ง แผนผังการทำงาน และ โปรแกรมของชุดเครื่องวัดเอสดับบลิวอาร์แบบดิจิทัล	98
ภาคผนวก จ คู่มือการใช้งาน ชุดเครื่องวัดเอสดับบลิวอาร์แบบดิจิทัล	117
ภาคผนวก ฉ รายละเอียดข้อมูลและรายการอุปกรณ์	121
บรรณานุกรม	171
ประวัติผู้แต่ง	172

สารบัญตาราง

ตาราง	หน้า
ตารางที่ 2.1 การทำงานของสัญญาณ E	40
ตารางที่ 2.2 ตำแหน่งขาต่างๆ ที่ใช้เชื่อมต่อกับ แอล ซี ดี	42
ตารางที่ 4.1 ค่าความถี่ขงตรงเครื่องวัดเครื่องวัดเอสดับบลิวอาร์แบบดิจิตอล	68
ตารางที่ 4.2 ค่าความถี่ขงตรงเครื่องวัดเอสดับบลิวอาร์มิเตอร์	72



สารบัญภาพ

รูปภาพ	หน้า
รูปที่ 2.1 โครงสร้างของสายนำสัญญาณ	3
รูปที่ 2.2 วงจรสมมูลตลอดทั้งสายนำสัญญาณ	4
รูปที่ 2.3 การแพร่คลื่นจากสายแบบเส้นคู่	5
รูปที่ 2.4 วงจรสมมูลของสายนำสัญญาณที่ไม่เกิดการลดทอน	6
รูปที่ 2.5 ลักษณะสมบัติทางอิมพีแดนซ์ของสาย	7
รูปที่ 2.6 ค่า Z_0 ในวงจรทางไฟฟ้าของสาย	7
รูปที่ 2.7 ตัวภาวะที่ต่อกับสายนำสัญญาณที่มีค่าอิมพีแดนซ์เท่ากับ Z_0	10
รูปที่ 2.8 กรณี ไม่ได้คู่ลย์กับสายนำสัญญาณ	11
รูปที่ 2.9 เวกเตอร์ของแรงดันไฟฟ้า และกระแสของสายที่ลัดวงจร	12
รูปที่ 2.10 เวกเตอร์ของแรงดันไฟฟ้า และกระแสของสายที่เปิดวงจร	12
รูปที่ 2.11 เวกเตอร์ของแรงดันไฟฟ้า และกระแสในกรณีที่มีตัวภาวะ (R) ต่อกอยู่	13
รูปที่ 2.12 เวกเตอร์ของส่วนประกอบต่างๆ บนสายนำสัญญาณ ในกรณีที่ค่า R น้อยกว่า Z_0	15
รูปที่ 2.13 คลื่นนิ่งที่เกิดจากแรงดันไฟฟ้า และกระแสนบนสายนำสัญญาณ	16
รูปที่ 2.14 กราฟเดี่ยวของ VSWR	18
รูปที่ 2.15 การเกิดคลื่นนิ่ง ในสายนำสัญญาณ	20
รูปที่ 2.16 (ก) เปิดลูปโหมด (ข) ปิดลูปโหมด (ค) คอนโทรเลอร์เกน (ง) ยูนิตี้เกน	23
รูปที่ 2.17 อินพุต และเอาต์พุต ของออปแอมป์	24
รูปที่ 2.18 วงจรเปรียบเทียบแรงดัน	25
รูปที่ 2.19 สัญญาณเอาต์พุตของออปแอมป์	26
รูปที่ 2.20 วงจรขยายกลับเฟสแบบมาตรฐาน	27
รูปที่ 2.21 วงจรขยายกลับเฟส	28
รูปที่ 2.22 วงจรขยายไม่กลับเฟส	29
รูปที่ 2.23 วงจรขยายกลับเฟส	31
รูปที่ 2.24 วงจรขยายแบบกลับเฟส	31

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญญภาพ (ต่อ)

รูปภาพ	หน้า
รูปที่ 2.25 วงจรขยายแบบไม่กลับเฟส	32
รูปที่ 2.26 วงจรขยายความแตกต่างเฟส	33
รูปที่ 2.27 การใช้โอปแอมป์เป็นวงจรลบแรงดัน	35
รูปที่ 2.28 วงจรลบแรงดันมีการขยายสัญญาณที่เอาต์พุต	36
รูปที่ 2.29 โครงสร้างทั่วไปของ แอล ซี ดี โมดูล	38
รูปที่ 2.30 ตัวอย่างการอินเตอร์เฟส MCS-51 กับ แอล ซี เอ็ม	38
รูปที่ 2.31 แผนผังเวลาในการติดต่อกับแอล ซี เอ็ม	39
รูปที่ 2.32 ตัวแสดงผล แอล ซี ดี และการใช้งานแสดงผลตัวอักษร	41
รูปที่ 2.33 คอนโทรลเลอร์เบอร์ HD 44780 ที่ใช้ควบคุมการทำงานของ แอล ซี ดี	42
รูปที่ 2.34 แผนผังทางเวลา	45
รูปที่ 2.35 การต่อโมดูล แอล ซี ดี ร่วมกับไมโครคอนโทรลเลอร์ 8951	45
รูปที่ 2.36 รูปคลื่นขาออกของวงจรอินทิเกรเตอร์	48
รูปที่ 2.37 หลักการทำงานของวงจร A/D แบบสโโลปคู่	49
รูปที่ 3.1 วงจรวีเอสดีบลิวอาร์	50
รูปที่ 3.2 วงจรบวกแรงดัน	51
รูปที่ 3.3 วงจรลบแรงดัน	52
รูปที่ 3.4 วงจรลดทอนแรงดัน	52
รูปที่ 3.5 วงจรกลับเฟสแรงดัน	53
รูปที่ 3.6 วงจรบัฟเฟอร์	53
รูปที่ 3.7 สัญญาณแอนะลอกจะถูกสุ่มที่ช่วงคลื่นเป็นระยะๆ	55
รูปที่ 3.8 แสดงไอซีแปลงสัญญาณแอนะลอกเป็นดิจิตอลเบอร์ ADC 0801	55
รูปที่ 3.9 การต่อ ADC 0801 ให้ใช้งานอย่างต่อเนื่อง	56
รูปที่ 3.10 การสุ่มสัญญาณอินพุตแอนะลอกเร็วขึ้นทำให้เอาต์พุตที่ถูกสร้างใหม่	
โดยตัวแปลงสัญญาณดิจิตอลเป็นแอนะลอกสมบูรณ์มากขึ้น	56

สารบัญภาพ (ต่อ)

รูปภาพ	หน้า
รูปที่ 3.11 การทำงานของ 8951 ต่อกับ แอล ซี ดี	57
รูปที่ 4.1 ค่าเอสดับบลิวอาร์ ที่วัดได้จาก เอสดับบลิวอาร์ Diamon Sx-200	59
รูปที่ 4.2 ค่าเอสดับบลิวอาร์ ที่วัดได้จากชุด เครื่องวัดเอสดับบลิวอาร์แบบคิจิตอล	60
รูปที่ 4.3 ค่าเอสดับบลิวอาร์ ที่วัดได้จาก เอสดับบลิวอาร์ Diamon Sx-200	61
รูปที่ 4.4 ค่าเอสดับบลิวอาร์ ที่วัดได้จากชุด เครื่องวัดเอสดับบลิวอาร์แบบคิจิตอล	62
รูปที่ 4.5 ค่าเอสดับบลิวอาร์ ที่วัดได้จาก เอสดับบลิวอาร์ Diamon Sx-200	64
รูปที่ 4.6 ค่าเอสดับบลิวอาร์ ที่วัดได้จากชุด เครื่องวัดเอสดับบลิวอาร์แบบคิจิตอล	65
รูปที่ 4.7 ค่าเอสดับบลิวอาร์ ที่วัดได้จาก เอสดับบลิวอาร์ Diamon Sx-200	66
รูปที่ 4.8 ค่าเอสดับบลิวอาร์ ที่วัดได้จากชุด เครื่องวัดเอสดับบลิวอาร์แบบคิจิตอล	67



บทที่ 1

บทนำ

1.1 ความเป็นมา และความสำคัญของปริณญาณิพนธ์

ในวงการนักวิทยุสมัครเล่นมักได้ยินทางวิทยุบ่อยๆ ว่า เมื่อมีการทดลองสายอากาศ ผู้ทดลองมักกล่าวถึงเอสดับบลิวอาร์ (Standing Wave Ratio) ว่าสูงเกินไปบ้าง พอดีบ้าง และนักวิทยุสมัครเล่นมักจะต้องวัดค่า SWR บ่อยครั้ง โดยเครื่องมือที่ใช้วัดค่า SWR คือ มิเตอร์วีเอสดับบลิวอาร์ (Voltage Standing Wave Ratio) เป็นเครื่องมือวัดที่แสดงความสัมพันธ์ระหว่างขนาดกำลังไฟฟ้าของคลื่นที่ส่งเข้าไป (Forward power) และคลื่นที่สะท้อนกลับ (Reflected power) ซึ่งแสดงค่าความสัมพันธ์นี้ออกมาเป็นค่า SWR และในการวัดค่า SWR นี้ จะมีความสำคัญมากในการใช้เครื่องส่งวิทยุ โดยหากค่า SWR ในระบบสายอากาศสูงมาก อาจก่อให้เกิดผลเสียหายต่อสายนำสัญญาณ ในกรณีที่กำลังของเครื่องส่งมีค่าสูง และอุปกรณ์ต่างๆ ในภาคของเครื่องส่งวิทยุจะเสียหายได้เช่นกัน

เครื่องส่งวิทยุแต่ละรุ่นจะมีการจำกัดค่า SWR ไม่เกินค่าที่เครื่องทนได้ เช่น เครื่องรุ่นเก่าๆ จะทนค่า SWR ได้ไม่เกินที่ 1.5:1 แต่ในเครื่องรุ่นใหม่ที่ยังคงทางภาคเอาต์พุตมี วงจรลดทอนกำลังของเครื่องส่งลง ในกรณีที่ค่า SWR มีค่าสูงจะสามารถทนได้ที่ไม่เกินค่า 4:1

ดังนั้น การวัดค่า SWR จึงต้องการความแม่นยำ ความถูกต้องอย่างสูง และโดยส่วนมาก VSWR มิเตอร์มักจะแสดงผลค่า SWR ออกมาจากการสวิงของเข็มมิเตอร์ จึงทำให้การอ่านค่าออกมาไม่แม่นยำ แล้วแต่การมองของแต่ละคน ถ้าหากเราสามารถให้ VSWR แสดงค่าออกมาเป็นตัวเลขโดยไม่ต้องเสียเวลาในการอ่านจากเข็มจะทำให้เกิดความแม่นยำมากขึ้น

จากความต้องการดังกล่าวได้ก่อให้เกิดความคิดจัดทำโครงการเครื่องวัดค่า SWR ที่แสดงผลออกมาเป็นตัวเลขที่มีคุณสมบัติต่างๆ เหมือนกับ VSWR มิเตอร์แบบเข็ม แต่ค่าที่อ่านได้จะมีความคงที่ และแม่นยำในการอ่านมากกว่า

1.2 ขีดความสามารถของโครงการ

1. วัดค่าเอสดับบลิวอาร์ในย่านความถี่ 144 - 146 MHz
2. สามารถใช้กับเครื่องส่งที่มีกำลังไม่เกิน 20 วัตต์
3. แสดงค่าเอสดับบลิวอาร์ออกมาเป็นตัวเลขในระบบดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. เปอร์เซนต์ความผิดพลาดของเครื่องเอสดับบลิวอาร์ เมื่อเทียบกับคัมแบบ (Diamond รุ่น SX-200) คือ $\pm 5\%$

1.3 เนื้อหาโดยสังเขป

ในปฏิญญาฉบับนี้มีข้อมูลทั้งทฤษฎี, วงจร และเทคนิคต่างๆ ในการที่จะสร้าง คิริคอลลเอสดับบลิวอาร์มิเตอร์ โดยแบ่งเนื้อหาออกเป็น 5 บท ซึ่งในแต่ละบทมีเนื้อหาดังนี้

บทที่ 2 ทฤษฎี และหลักการทํางาน เป็นส่วนของข้อมูลรายละเอียดทั้งทฤษฎี และหลักการของสายอากาศ และสายนำสัญญาณ, วงจร VSWR มิเตอร์, วงจรคำนวณค่า VSWR วงจร คิริคอลลโวลต์มิเตอร์ และวงจรแสดงผล

บทที่ 3 การออกแบบ การสร้าง และการทำงาน เป็นส่วนของหลักการออกแบบ และการสร้าง โดยกล่าวถึงหลักการออกแบบวงจรต่างๆ รวมทั้งหลักการทํางานในส่วนต่างๆ เช่น การออกแบบวงจร VSWR มิเตอร์, การออกแบบวงจรวก, การออกแบบวงจรรล, การออกแบบวงจรรหาร และการออกแบบวงจรคิริคอลลโวลต์มิเตอร์

บทที่ 4 การทดลอง ทดสอบ และผลการทดลอง เป็นส่วนของการทดลอง และทดสอบ เนื่องจากในบทที่ 3 ได้มีการออกแบบ และสร้างมาแล้ว ในบทนี้จึงนำส่วนที่ได้ออกแบบ และสร้างมาแล้วนั้นมาทำการทดลองว่าเป็นไปตามแนวทางที่ต้องการหรือไม่

บทที่ 5 บทสรุป ปัญหา แนวทางแก้ไข และพัฒนา เป็นส่วนของการสรุป ปัญหา แนวทางแก้ไข และแนวทางในการพัฒนา

บทที่ 2

ทฤษฎี และหลักการ

2.1 ทฤษฎีของสายนำสัญญาณ และสายอากาศ

2.1.1 สายนำสัญญาณ

หลักการใช้สายนำสัญญาณ คือ ส่งพลังงานไฟฟ้าจากที่หนึ่งไปยังอีกจุดหนึ่งได้โดยที่ความยาวของสายนำสัญญาณอาจมีได้หลายร้อยกิโลเมตรแล้วแต่กรณี ดังเช่น

1. ถ้าใช้สายระหว่างระบบสื่อสารขนาดใหญ่ เช่น โทรศัพท์ อาจมีความยาวถึงหลายร้อยกิโลเมตร

2. ถ้าใช้เป็นสายฟีดเดอร์ (Feeder) หรือสายนำสัญญาณในเครื่องส่ง หรือเครื่องรับวิทยุ มีความยาวหลายร้อยเมตร

3. ถ้าใช้เป็นส่วนหนึ่งในอุปกรณ์ด้าน UHF (Ultra High Frequency) มีความยาวที่ใช้ในขนาดเศษส่วนของเมตร


โครงสร้างหลักของสายนำสัญญาณประกอบด้วยคู่ตัวนำ 2 เส้น ที่แยกจากกันโดยมีฉนวนคั่นไว้

ประเภทหลักๆ ของสายที่ใช้มีอยู่ 2 แบบ คือ


1. สายแบบเส้นคู่ (Two-Wire)

2. สายแบบโคแอกเชียล (Coaxial Cable)

ดังแสดงลักษณะของสายจากรูปที่ 2.1 (ก) และ (ข)



(ก) แบบเส้นคู่



(ข) แบบโคแอกเชียล


รูปที่ 2.1 โครงสร้างของสายนำสัญญาณ

ฉนวนที่ใช้ระหว่างตัวนำทั้งสองมีได้หลายแบบ เช่น อากาศกรณีเป็นสายเปลือย สารฉนวนพวกโพลีเอธิลีน เป็นต้น

โครงสร้างของตัวนำมีสัมประสิทธิ์ 4 ค่า ดังนี้

1. รีซิสแตนซ์ (Resistance) หรือความต้านทาน แทนด้วยสัญลักษณ์ R เป็นค่าความต้านทานของตัวนำ และมักใช้เป็นการรวมทั้งสองเส้น
2. อินดักแตนซ์ (Inductance) หรือความเหนี่ยวนำไฟฟ้า แทนด้วยสัญลักษณ์ L มีค่าขึ้นอยู่กับพื้นที่ตัดขวางของตัวนำ
3. คอนดักแตนซ์ (Conductance) หรือความนำไฟฟ้า แทนด้วยสัญลักษณ์ G เป็นค่าความนำของฉนวน เนื่องจากมีกระแสบางส่วนรั่วไหลระหว่างตัวนำสองเส้น
4. คาปาซิแตนซ์ (Capacitance) หรือค่าประจุไฟฟ้า แทนด้วยสัญลักษณ์ C เป็นของทั้งฉนวน และตัวนำ

ค่าทั้ง 4 ค่านี้ มีค่าขึ้นอยู่กับขนาดทางกายภาพของตัวนำ และชนิดของฉนวนที่ใช้ นอกจากนี้ค่า R และ G ขึ้นอยู่กับความถี่ของคลื่นที่เดินทางในสาย สามารถที่จะเขียนวงจรสมมูลย์ของสายนำสัญญาณแทนด้วยค่าทางไฟฟ้าทั้ง 4 ค่าที่กระจายตลอดตามสาย โดยค่า R และ L ต่ออนุกรมกัน และค่า C และ G ต่อขนานกัน สามารถแสดงโครงสร้างทางไฟฟ้าของสายนำสัญญาณได้ดังรูปที่ 2.2



รูปที่ 2.2 วงจรสมมูลย์ตลอดสายนำสัญญาณ

ความสัมพันธ์ระหว่างสัมประสิทธิ์ขั้นต้นกับสายนำสัญญาณ

สายโคแอกเชียลมีตัวนำอยู่ 2 เส้น คือ ตัวนำชั้นใน กับตัวนำชั้นนอก จากรูปที่ 2.1 ตัวนำชั้นใน คือ ลวดทองแดง ส่วนตัวนำชั้นนอก คือ ลวดทองแดงสาน ซึ่งตัวนำชั้นนอกทำหน้าที่เป็นฉากกัน (Screen) มีผลทำให้ลดการแผ่ของพลังงานจากภายในสายโคแอกเชียลออกสู่ภายนอกสายไปได้ หรือทำนองกลับกัน คือ จะกั้นพลังงานจากภายนอกที่แทรกเข้ามารบกวนภายในสาย

ประสิทธิภาพในการทำงานที่เป็นฉากกัน ขึ้นอยู่กับโครงสร้างของตัวนำชั้นนอก เช่น ถ้าใช้ท่อทองแดงเป็นตัวนำชั้นนอกจะมีประสิทธิภาพดีมาก คือ ไม่มีการรั่วไหลของพลังงานเลย แต่ถ้าใช้ลวดทองแดงสาน พบว่าไม่ดีเท่าที่ควร คือ จะมีประสิทธิภาพลดลง เมื่อความถี่ใช้งานสูงขึ้น ใช้ลวดทองแดงสานในสายโคแอกเชียลแบบอ่อน

สำหรับกรณีสายแบบเส้นคู่ ระยะห่างระหว่างตัวนำทั้งสองเส้นมีความสำคัญมาก คือ ถ้าตัวนำทั้งสองเส้นมีระยะห่างทางไฟฟ้าใกล้กันมาก พลังงานที่แผ่จากตัวนำเส้นหนึ่งจะไปหักล้างกับส่วนของอีกเส้นเกิดขึ้น เพราะที่ทุกๆ จุดบนสายทั้งสองจะมีกระแสขนาดเท่ากันไหลอยู่ แต่มีทิศตรงข้ามกัน ดังรูปที่ 2.3



(ก) แสดงทิศทางของกระแสในตัวนำ

(ข) ระยะห่างมีค่าเท่ากับ $\lambda/2$

รูปที่ 2.3 การแผ่คลื่นจากสายแบบเส้นคู่


พิจารณารูปที่ 2.3 (ก) แสดงทิศทางของกระแสในตัวนำ แต่ละเส้นมีทิศตรงข้ามกัน และระยะห่างระหว่างตัวนำเท่ากับ $\lambda/100$ พลังงานที่แผ่ออกจากตัวนำเส้นล่างจะมีค่าเฟสต่างกับพลังงานที่แผ่ออกจากเส้นบน เพราะที่ทิศกระแสต่างกัน และระยะห่างขนาด $\lambda/100$ เทียบเป็นเฟสได้ 3.6 องศา จึงทำให้พลังงานจากทั้งสองเส้นเกือบหักล้างกันหมดไป

ส่วนรูปที่ 2.3 (ข) ระยะห่างมีค่าเท่ากับ $\lambda/2$ จากเดิมที่พลังงานจากเส้นล่างมีเฟสตามหลังอยู่ 180 องศา เมื่อบวกเพิ่มกับระยะห่างที่พลังงานเดินทางไปเส้นบนอีก $\lambda/2$ หรืออีก


180 องศา ทำให้เฟสที่เปลี่ยนไปทั้งหมดเท่ากับ $180^\circ + 180^\circ$ หรือ 360 องศา หมายถึง พลังงานจากทั้งสองเส้นจะเสริมค่ากัน

ในกรณีที่วิฤ ค่าการลดทอนของสายที่เกิดจากค่า R และค่า G สามารถไม่นำมาคิดได้ เพราะว่ามีค่าน้อย ทำให้แทนโครงสร้างทางไฟฟ้าของสายใหม่ได้ในรูปที่ 2.4 (ก)


พิจารณาจากรูปที่ 2.4 (ก) แบ่งสายออกเป็นส่วนเล็กๆ ขนาดเท่ากันจำนวนมาก แต่ละส่วนยาวเท่ากับ δl ต่อเรียงกันเป็นแถวยาว แต่ละส่วนนี้มีคาปาซิแตนซ์ขนาด C δl ต่อขนานอยู่ และมีอินดักแตนซ์กระจายเท่าๆ กัน ตลอดความยาวของสาย ซึ่งสามารถเขียนค่า L ใหม่ตามรูปที่ 2.4 (ข) และค่า L ของแต่ละส่วนมีขนาด L δl



(ก) แบ่งสายออกเป็นส่วนเล็กๆ ขนาดเท่ากันจำนวนมาก



(ข) ค่า L แต่ละส่วนมีขนาด L δl



(ค) สายนำสัญญาณที่ไม่คิดการลดทอน

รูปที่ 2.4 วงจรสมมูลของสายนำสัญญาณที่ไม่คิดการลดทอน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คุณสมบัติต่างๆ ของสายนำสัญญาณ

คุณสมบัติของสายนำสัญญาณ เมื่อป้อนสัญญาณเข้ามาจะพิจารณาจากสัมประสิทธิ์ลำดับที่สอง (Secondary Coefficient) ซึ่งมีอยู่ 4 ค่า ดังนี้

1. ลักษณะสมบัติทางอิมพีแดนซ์ของสาย

แทนด้วยสัญลักษณ์ Z_o เป็นค่าอินพุตอิมพีแดนซ์ของสายที่มีความยาวไม่สิ้นสุด พิจารณารูปที่ 2.5




รูปที่ 2.5 ลักษณะสมบัติทางอิมพีแดนซ์ของสาย

จากรูปที่ 2.5 ค่าอินพุตอิมพีแดนซ์มีค่าเท่ากับอัตราส่วนของแรงดันไฟฟ้าคร่อมจุดส่ง (V_s) กับกระแสที่ไหลบนสาย (I_s) เขียนสมการได้เป็น

$$Z_o = \frac{V_s}{I_s} \tag{2.1}$$

หรืออาจคิดค่าที่ทุกจุดใดๆ บนสาย ค่าอัตราส่วน $\frac{V_x}{I_x}$ เท่ากับ Z_o ได้ สมมุติตัดสายให้มี ความยาวที่จุดส่ง ดังรูปที่ 2.6 (ก)



(ก) ความยาวสายไม่มีสิ้นสุด

(ข) ความยาวสายเหมาะสม

รูปที่ 2.6 ค่า Z_o ในวงจรทางไฟฟ้าของสาย

ส่วนที่เหลือของสายมีความยาวไม่สิ้นสุด ดังนั้น ค่าอิมพีแดนซ์ที่วัดที่จุด 2-2' มีขนาดเท่ากับค่าลักษณะสมบัติทางอิมพีแดนซ์ของสาย ทำให้คิดได้ว่าก่อนตัดสายที่จุด 1-1' มีค่าอิมพีแดนซ์เท่ากับ Z_0 ดังนั้น ถ้านำตัวภาระมาต่อที่จุด 1-1' ให้มีขนาดตัวภาระเท่ากับ Z_0 จะทำให้คุณสมบัติของสายไม่เปลี่ยนไป เหมือนรูปที่ 2.6 (ข) เรียกสายที่ถูกต่อด้วยตัวภาระขนาด Z_0 ว่ามีการต่อปลายสายที่ถูกต้อง ทำให้วงจรสมมูลย์ของสายที่ไม่คิดค่าการลดทอน จากรูปที่ 2.4 (ก) และ (ข) สามารถย่อให้เล็กลงโดยการต่อตัวภาระขนาด Z_0 ในรูปที่ 2.4 (ค)

ค่าลักษณะสมบัติทางอิมพีแดนซ์ของสายที่ใช้งานในความถี่คลื่นวิทยุ คิดค่าที่ได้จาก

$$Z_0 = \sqrt{L/C} \quad (2.2)$$

โดยค่า L และ C คือ อินดักแตนซ์ และคาปาซิแตนซ์ที่เกิดต่อหนึ่งเมตรตามลำดับ

2. สัมประสิทธิ์การลดทอน (Attenuation coefficient)

เมื่อมีกระแส หรือแรงดันไฟฟ้าเกิดบนสายนำสัญญาณ พบว่าขนาดจะถูกลดทอนหรือลดลงไปเรื่อยๆ เนื่องมาจากเกิดการสูญเสียภายในสาย

การสูญเสียภายในสายแบ่งได้ 3 แบบ ดังนี้

1. การสูญเสียเนื่องจากตัวนำ
2. การสูญเสียเนื่องจากฉนวน
3. การสูญเสียเนื่องจากการแพร่กระจายคลื่น ซึ่งในสายแบบเส้นคู่จะมีการสูญเสียแบบนี้ แต่สายโคแอกเชียลขึ้นอยู่กับชนิดของตัวนำชั้นนอกที่ใช้ เช่น ถ้าเป็นท่อทองแดงจะไม่มี การสูญเสียเนื่องจากการแพร่กระจายคลื่น ส่วนถ้าเป็นลวดทองแดงสานจะมีบ้างในปริมาณเล็กน้อย

เนื่องจากการสูญเสียในแบบที่ 3 เป็นการหาค่า และมีขนาดน้อย ทำให้ไม่ต้องคิดค่านี้ได้

ค่าสัมประสิทธิ์การลดทอนจะมีค่าไม่คงที่ แต่จะเพิ่มขึ้นเมื่อมีความถี่สูงขึ้น มีอยู่ 2 ตัวแปรที่มีผล คือ

1. การสูญเสียเนื่องจากตัวนำ จะเป็นสัดส่วนรากที่สองของความถี่
2. การสูญเสียเนื่องจากฉนวน จะเป็นสัดส่วน โดยตรงกับความถี่

โดยทั่วไปขนาดของการสูญเสียในข้อ 1 มากกว่าข้อ 2 อยู่หลายเท่า ทำให้ค่าการสูญเสียเนื่องจากฉนวนสามารถไม่นำมาคิดได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้น สัมประสิทธิ์การลดทอนเป็นส่วนรากที่สองของความถี่ สำหรับการใช้งานในย่าน VHF (Very High Frequency) หรือสูงกว่านี้ ค่าการสูญเสียของสายมีขนาดเล็กน้อยจนไม่คิดค่านี้ได้ ทำให้สายนำสัญญาณในย่านความถี่นี้ไม่มีการสูญเสีย

3. สัมประสิทธิ์การเปลี่ยนเฟส (Phase change coefficient)

เมื่อมีกระแส หรือแรงดันไฟฟ้าไหลบนสายนำสัญญาณจะมีผลต่อเฟส คือ ทำให้เกิดเฟสที่ตามหลัง (Lag) กับเฟสเริ่มต้น ณ จุดส่ง ค่าสัมประสิทธิ์การเปลี่ยนเฟส (β) ของสายมีหน่วยเป็นเรเดียน หรือองศาต่อระยะทาง 1 เมตร

4. ความเร็วเฟส (Phase velocity)

ค่าความเร็วเฟส (V_p) ของสายนำสัญญาณเป็นความเร็วที่กระแส หรือแรงดันไฟฟ้าเดินทางไปบนสาย โดยที่คลื่นรูปไซน์เดินทางด้วยความเร็วหนึ่งความยาวคลื่นต่อรอบ และจากที่มี f รอบต่อวินาที (ความถี่) ทำให้หาความเร็วได้เป็น λf เมตรต่อวินาที

ดังนั้น เขียนได้ว่า $V_p = \lambda f$ เมตร/วินาที

f แทนความถี่ของคลื่นไซน์ และในระยะเวลาหนึ่งความยาวคลื่นมีการเปลี่ยนเฟสไป 2π เรเดียน เกิดขึ้นจะได้ $\beta = 2\pi / \lambda$ เรเดียน

ดังนั้น $\lambda = 2\pi / \beta$ และ $V_p = (2\pi / \beta) f = \omega / \beta$

ที่ความถี่คลื่นวิทยุ $V_p = \omega / \omega (\sqrt{LC}) = 1/\sqrt{LC}$ เมตร/วินาที พบมีค่าเท่ากับทุกความถี่ ความเร็วเฟสบนสายนำสัญญาณจะน้อยกว่าความเร็วแสง ($C = 3 \times 10^8$ m/s) เสมอ โดยทั่วไปมีค่าประมาณ 0.6C และ 0.9C

การต่อตัวการะเข้ากับสายนำสัญญาณ

กรณีที่ค่า $Z_0 = \sqrt{L/C}$ ของสายนำสัญญาณนั้น ต้องกำหนดไว้ว่าไม่มีความต้านทานในตัวนำ และไม่มีการรั่วไหลของกระแสระหว่างกัน โดยที่ L คือ อินดักแตนซ์ และ C คือ คาปาซิแตนซ์ ค่า L จะลดลงเมื่อเส้นผ่าศูนย์กลางของตัวนำมีขนาดเพิ่มขึ้น ค่า C จะลดลงเมื่อช่องว่างระหว่างตัวนำทั้งสองเพิ่มขึ้น

ในสายที่มีตัวนำขนาดใหญ่อยู่ใกล้กันมาก จะมีค่า Z_0 ต่ำ หรือสายที่มีตัวนำขนาดเล็กอยู่ห่างกันมากจะมีค่า Z_0 สูง ในการใช้งานจริง ค่า Z_0 ของลวดตัวนำสองเส้นวางขนานกัน มีค่าระหว่าง 200-800 โอห์ม ส่วนสายโคแอกเชียลค่า Z_0 มีค่าระหว่าง 30-100 โอห์ม ถ้าต่อตัวการะ

(Load) ขนาดเท่ากับ Z_0 เข้ากับสายนำสัญญาณที่มีค่าลักษณะคุณสมบัติทางสาย เท่ากับ Z_0 ซึ่งต่อกับแหล่งกำเนิดพลังงาน ดังแสดงในรูปที่ 2.7

กรณีที่ได้สมมูลย์กับสาย

ถ้าต่อความต้านทานขนาดเท่ากับอิมพีแดนซ์ประจำตัวของสาย เรียกการต่อลักษณะนี้ว่า ได้สมมูลย์ (Match) ในสายนำสัญญาณที่ได้สมมูลย์ ค่าพลังงานที่ส่งจากแหล่งกำเนิดไปยังตัวภาระจะถูกดูดกลืนหายไปที่ตัวภาระ ไม่มีการสะท้อนของพลังงานกลับไป ทำให้ไม่เกิดการสูญเสียพลังงานบนสาย เรียกได้ว่าเกิดการถ่ายทอดพลังงานอย่างสมบูรณ์ ถ้ากำหนดให้ แรงดันไฟฟ้าของแหล่งกำเนิดเท่ากับ E จะหาค่ากระแส และพลังงานบนสาย



รูปที่ 2.7 ตัวภาระที่ต่อกับสายนำสัญญาณที่มีค่าอิมพีแดนซ์เท่ากับ Z_0 .

กรณีที่ไม่สมมูลย์กับสาย


ถ้าต่อความต้านทานที่มีขนาดไม่เท่ากับ Z_0 เรียกลักษณะ เช่นนี้ว่า ไม่ได้สมมูลย์ (Mismatch) ดังรูปที่ 2.8 (ก)

พลังงานที่มาถึงตัวภาระ R จะไม่ถูกดูดกลืนจนหมด (ต่างกับกรณี $R = Z_0$ ที่พลังงานหายไปในตัวภาระจนหมด) ทำให้เหลือพลังงานบางส่วนสะท้อนกลับไปยังแหล่งกำเนิด เหมือนกับปาลูกบอลไปกระทบกำแพง ซึ่งถ้าเกิดสภาวะไม่ได้สมมูลย์ระหว่างสายนำสัญญาณกับตัวภาระมากขึ้น ค่าพลังงานที่สะท้อนกลับจะมากตามไปด้วย (ค่า R แตกต่างกับ Z_0 มากขึ้น)

มีอยู่ 2 กรณีที่ถือว่าพลังงานทั้งหมดที่มาถึงตัวภาระถูกสะท้อนกลับหมด คือ

1. กรณีลัดวงจร รูปที่ 2.8 (ข)
2. กรณีเปิดวงจร รูปที่ 2.8 (ค)

โดยทั่วไป ถ้าแหล่งกำเนิดเป็นไฟฟ้ากระแสสลับ (AC) ค่าแรงดันไฟฟ้า ณ จุดใดๆ บนสายนำสัญญาณ เป็นผลรวมทางพีชคณิตระหว่างแรงดันไฟฟ้า ส่วนที่เดินทางไปหาตัวภาระกับ ส่วนที่สะท้อนกลับจากตัวภาระ แยกอธิบายแต่ละกรณีดังนี้



รูปที่ 2.8 กรณีไม่ได้สมมูลกับสายนำสัญญาณ

(ก) ตัวภาระที่ต่อมีค่าไม่เท่ากับ Z_0


(ข) ลัดวงจร (Short circuit line)

(ค) เปิดวงจร (Open circuit line)

1. กรณีลัดวงจรกำหนดไว้ว่าแรงดันไฟฟ้าที่ตัวภาระต้องเท่ากับศูนย์ นั่นคือ แรงดันไฟฟ้าสะท้อนกลับขนาดเท่ากัน แต่ต่างเฟสกัน ทำให้ผลรวมเท่ากับศูนย์ได้พิจารณาแจกเตอร์ในรูปที่ 2.9 (ข)

จากรูปที่ 2.9 เป็นการแสดงทั้งขนาด และทิศทางสำหรับกระแสในกรณีลัดวงจรจะไม่หายไปในตัวภาระ ในทางกลับกัน กระแสส่วนที่สะท้อนกลับจะไปเสริมค่ากระแสที่เดินทางมาตัวภาระ โดยมีขนาด และเฟสเหมือนกัน

2. กรณีเปิดวงจรกำหนดไว้ว่ากระแสที่ตัวภาระต้องเท่ากับศูนย์ แสดงว่ากระแสที่สะท้อนกลับต้องมีเฟสต่างกับกระแสที่เดินทางมายังตัวภาระอยู่ 180 องศา และมีขนาดเท่ากัน ในทำนองเดียวกับกรณีลัดวงจร ค่าแรงดันไฟฟ้าส่วนที่สะท้อนกลับต้องมีเฟสเหมือนกับส่วนที่เดินทางมาตัวภาระ (ขนาดเท่ากัน) ทำให้เกิดการเสริมของแรงดันไฟฟ้าให้มากขึ้น



รูปที่ 2.9 เวกเตอร์ของแรงดันไฟฟ้า และกระแสของสายที่ลัดวงจร

- (ก) แรงดันไฟฟ้า และกระแสที่เดินทางมาจากตัวภาวะ
 (ข) แรงดันไฟฟ้า และกระแสที่สะท้อนกลับจากตัวภาวะ
 (ค) ผลรวม (ก) และ (ข) ที่ให้กระแสสูงขึ้น และแรงดัน
 ไฟฟ้าเท่ากับศูนย์



รูปที่ 2.10 เวกเตอร์ของแรงดันไฟฟ้า และกระแสของสายที่เปิดวงจร

- (ก) แรงดันไฟฟ้า และกระแสที่เดินทางมาถึงตัวภาวะ
 (ข) แรงดันไฟฟ้า และกระแสที่สะท้อนกลับจากตัวภาวะ
 (ค) ผลรวมของ (ก) และ (ข) ที่ให้แรงดันไฟฟ้าสูงขึ้น
 และกระแสเท่ากับศูนย์


สำหรับกรณีที่มีตัวภาวะต่ออยู่ และขนาดไม่เท่ากับ Z_0 พบว่าจะมีพลังงานบางส่วนสะท้อนกลับจากตัวภาวะ และมีขนาดน้อยกว่าด้วย พิจารณาเวกเตอร์ในรูปที่ 2.10

แยกพิจารณาได้ 2 กรณี คือ

1. กรณี R น้อยกว่า Z_0 แรงดันไฟฟ้าส่วนที่สะท้อนกลับมีเฟสต่างกับที่เดินทางมาตัวภาวะอยู่ 180 องศา (เหมือนกรณีลัดวงจร) แต่มีขนาดไม่เท่ากันเนื่องจากแรงดันไฟฟ้าทั้งหมดไม่ได้หายไปตัวภาวะ

2. กรณี R มากกว่า Z_0 กระแสไฟฟ้าส่วนที่สะท้อนกลับมีเฟสต่างกับส่วนที่เดินทางมาตัวภาวะอยู่ 180 องศา (เหมือนกรณีเปิดวงจร) แต่มีขนาดไม่เท่ากัน เนื่องจากกระแสทั้งหมดไม่ได้หายไปตัวภาวะ

พิจารณาทั้งสองกรณีได้จากรูปที่ 2.11 ค่าผลลัพธ์รวมของแรงดันไฟฟ้า และกระแสจะมีเฟสเดียวกันที่ตัวภาวะ เพราะว่า R มีค่าความต้านทานอย่างเดียว



รูปที่ 2.11 เวกเตอร์ของแรงดันไฟฟ้า และกระแสในกรณีที่มีตัวภาวะ (R) ต่ออยู่

(ก) กรณี R น้อยกว่า Z_0 , (ข) กรณี R มากกว่า Z_0

สัมประสิทธิ์การสะท้อน (Reflection Coefficient)

อัตราส่วนของแรงดันไฟฟ้าที่สะท้อนกลับจากตัวภาวะกับส่วนที่เดินทางมายังตัวภาวะ แทนค่านี้ว่าสัมประสิทธิ์การสะท้อนเขียนเป็นสูตร คือ

$$\rho = \frac{E_r}{E_f} \tag{2.3}$$

โดยที่ ρ แทนสัมประสิทธิ์การสะท้อน

E_r แทนแรงดันไฟฟ้าสะท้อนกลับที่ตัวภาวะ

E_f แทนแรงดันไฟฟ้าเดินทางมายังตัวภาวะ

ค่า ρ จะเกี่ยวข้องกับตัวแปร 2 ค่า คือ ค่า Z_0 และค่าตัวภาวะที่ต่ออยู่ นอกจากนี้ค่า ρ จะต้องมีค่าน้อยกว่าหนึ่ง และมากกว่าศูนย์เสมอ ถ้าตัวภาวะที่ต่อเป็นค่าความต้านทานอย่างเคียว (R) ค่าสัมประสิทธิ์การสะท้อนหาได้จาก


$$\rho = \frac{R - Z_0}{R + Z_0} \quad (2.4)$$

R เป็นค่าความต้านทานที่นำมาต่อกับสายนำสัญญาณ ค่า ρ มีเครื่องหมายบวก เมื่อค่า R มากกว่า Z_0 และเป็นเครื่องหมายลบ เมื่อค่า R น้อยกว่า Z_0 การเปลี่ยนเครื่องหมายของ ρ แสดงถึงการเปลี่ยนแปลงเฟสของแรงดันไฟฟ้าที่สะท้อนจากตัวภาวะ


คลื่นนิ่ง (Standing waves)

การสะท้อนของคลื่นพลังงานที่ตัวภาวะมีผลต่อแรงดันไฟฟ้า และกระแสบนสายนำสัญญาณซึ่งอธิบายจากภาพเวกเตอร์ในรูปที่ 2.12 (กรณีค่า R น้อยกว่า Z_0) แรงดันไฟฟ้า และกระแสที่ตำแหน่งตัวภาวะ (R) เหมือนกับเวกเตอร์ในรูปที่ 2.11 (ก)


จากรูปที่ 2.12 พิจารณาจากตัวภาวะ (R) ไปหาแหล่งกำเนิดพลังงานเวกเตอร์ของตัวภาวะ E_1 และ I_1 จะนำหน้าเวกเตอร์ที่จุดต่อตัวภาวะตามระยะทางของสายที่วัดในหน่วยองศา (เทียบได้เป็นเศษส่วนของความยาวคลื่น) เวกเตอร์ของส่วนสะท้อนจากตัวภาวะ E_2 และ I_2 จะตามหลังเวกเตอร์เดียวกันนี้ ณ จุดต่อตัวภาวะ สำหรับผลลัพธ์ของ E และ I แสดงเป็นเส้นประในแต่ละตำแหน่ง เห็นได้ว่าแม้ว่าส่วนที่เดินทางมาที่ตัวภาวะกับส่วนที่สะท้อนจากตัวภาวะจะสามารถรักษาขนาดของ E และ I ได้ก็ตาม แต่ถ้าคิดผลลัพธ์ทั้งหมดแล้ว ค่า E และ I ในแต่ละตำแหน่งบนสายต่างกัน




รูปที่ 2.12 เวกเตอร์ของส่วนประกอบต่างๆ บนสายนำสัญญาณ
ในกรณีที่ค่า R น้อยกว่า Z₀



(ก) ผลลัพธ์ของแรงดันไฟฟ้า และกระแสนสายที่ไม่ได้สมดุล



(ข) กรณีค่า R น้อยกว่า Z_0



(ค) กรณีค่า R มากกว่า Z_0

รูปที่ 2.13 คลื่นนิ่งที่เกิดจากแรงดันไฟฟ้า และกระแสนสายนำสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปได้ว่าขนาด และเฟสเปลี่ยนไปตามตำแหน่งบนสาย ถ้าพิจารณาเฉพาะการเปลี่ยนแปลงของขนาดอย่างเดียว จะเขียนกราฟของผลลัพท์ตามตำแหน่งได้พิจารณาจากรูปที่ 2.13 (ก)

ถ้ามีตัวภาวะที่ได้สมดุล กับสาย จะวัดค่าแรงดันไฟฟ้า และกระแสได้เท่ากันตลอดทุกจุดบนสาย แต่กรณีเกิดไม่ได้สมดุล ทำให้ขนาดที่วัดได้ เปลี่ยนแปลงตามตำแหน่งบนสายเกิดรูปสัญญาณคล้ายคลื่น เรียกว่า คลื่นนิ่ง

ในกรณีที่ R มากกว่า Z_0 ค่าแรงดันไฟฟ้าจะมากที่สุดที่ตัวภาวะ และค่ากระแสจะน้อยที่สุดที่ตัวภาวะ ส่วนกรณีค่า R น้อยกว่า Z_0 ค่าแรงดันไฟฟ้าจะน้อยที่สุดที่ตัวภาวะ และค่ากระแสจะมากที่สุดที่ตัวภาวะ

อัตราส่วนคลื่นนิ่ง

อัตราส่วนค่าแรงดันไฟฟ้าที่มากที่สุดต่อค่าน้อยที่สุดที่ปรากฏบนสายนำสัญญาณ หรือแทนด้วยอัตราส่วนของ E_{max} ต่อ E_{min} เรียกว่าอัตราส่วนแรงดันไฟฟ้าคลื่นนิ่ง เขียนแทนว่า VSWR หรือใช้ SWR ก็ได้ดังนี้

$$SWR = \frac{E_{max}}{E_{min}} \quad (2.5)$$

ในทำนองเดียวกัน ค่ากระแสมากที่สุดต่อค่าแรงแน้อยที่สุด (I_{max} / I_{min}) หาได้ เช่นเดียวกับ VSWR พิจารณารูปที่ 2.14 แสดงกราฟเดียวของการหา VSWR โดยคิดกำลังคลื่นที่สะท้อน และส่วนมาหาตัวภาวะ (วัดโดยใช้ อาร์.เอฟ.วัตต์มิเตอร์)


นอกจากนี้ค่า SWR ยังใช้คุณสมบัติต่างๆ ของสายที่ไม่ได้สมดุลได้ด้วย หรือใช้บอกถึงประสิทธิภาพของสายได้ โดยถ้าตัวภาวะไม่มีค่ารีเอกแตนซ์อยู่เลย ค่า SWR จึงคิดได้จากอัตราส่วนระหว่างความต้านทานของตัวภาวะ (R) กับอิมพีแดนซ์ประจำตัว (Z_0) ของสาย หรือแยกพิจารณาเป็นกรณี 2 แบบ คือ

$$SWR = R / Z_0 \quad (\text{ค่า } R \text{ มากกว่า } Z_0) \quad (2.6)$$

$$\text{หรือ } SWR = Z_0 / R \quad (\text{ค่า } R \text{ น้อยกว่า } Z_0)$$

การไม่ได้สมดุลของสายนำสัญญาณเกิดมากขึ้น จะมีผลให้ความแตกต่างระหว่างค่า Z_0 และ R มีมากขึ้น หรือค่า SWR มีขนาดมากขึ้น ส่วนสายที่มีการได้สมดุลกับตัวภาวะอย่างสมบูรณ์จะไม่มีคลื่นนิ่งเกิดบนสาย และมีลักษณะคลื่นเป็นเส้นตรงตลอดความยาวของสาย บางกรณี ค่า SWR สามารถหาจากสัมประสิทธิ์การสะท้อน (ρ) ได้จากสูตรต่อไปนี้

$$SWR = \frac{1+|P|}{1-|P|} \tag{2.7}$$



รูปที่ 2.14 กราฟเดี่ยวของ VSWR

การวัดค่า VSWR

ค่า VSWR ในทางทฤษฎีคิดจากค่าแรงดันไฟฟ้ามากที่สุดกับค่าน้อยที่สุดนำมาคำนวณ แต่ในทางปฏิบัติใช้อุปกรณ์ หรือเครื่องมือที่เรียกว่า VSWR มิเตอร์ หรือกัลวานอมิเตอร์ (Galvano meter) และนำค่านี้มาคำนวณหาขนาดอิมพีแดนซ์ของตัวภาระที่นำมาต่อได้

โดยถ้าตัวภาระมีอิมพีแดนซ์เป็นค่าความต้านทานอย่างเดียวจะมีวิธีคำนวณง่ายขึ้น สมมุติให้ $Z_L = R_L = 3R_o$ จะได้ (กรณีที่ R_L มากกว่า Z_o)

$$\rho = \frac{Z_L - Z_o}{Z_L + Z_o} = \frac{3R_o - R_o}{3R_o + R_o} = \frac{1 < 0^0}{2}$$

$$\text{ดังนั้น SWR} = \frac{1+|p|}{1-|p|} = \frac{1+1/2}{1-1/2} = 3 \quad (2.8)$$

ในทางกลับกัน ถ้าให้ $Z_L = R_L = 1/3 R_0$ (กรณี R_L น้อยกว่า Z_0)

$$\text{ดังนั้น SWR} = \frac{1+(1/2)}{1-(1/2)} = 3 \quad (\text{เหมือนกับกรณีที่ผ่านมา})$$

จะเห็นได้ว่าค่า VSWR ทั้งของอัตราส่วน R_L/Z_0 หรือ Z_0/R_L มีค่าเท่ากัน การคำนวณข้างต้นใช้เฉพาะกรณี ไม่เกิดการสูญเสียในสาย และตัวภาระที่มาต่อเป็นค่าความต้านทานเท่านั้น

2.2 วงจรเอสดับบลิวอาร์มิเตอร์

2.2.1 ความสำคัญของค่า SWR


นักวิทยุสมัครเล่นมักต้องการวัดกำลังส่งของเครื่องส่งวิทยุ และวัดค่า SWR ของระบบสายอากาศ การวัดค่ากำลังส่งมักจะทำเมื่อกำลังตรวจสอบ หรือปรับแต่งเครื่อง เพื่อให้แน่ใจว่าเครื่องส่งสามารถให้กำลังส่งออกมาได้ตามที่ควรจะเป็น แต่การปรับแต่งให้เครื่องส่งจ่ายกำลังออกมาสูงสุดนั้นยังไม่พอ มักต้องการให้แน่ใจว่ากำลังส่งจะถูกแพร่คลื่นออกจากตัวสายอากาศได้เต็มที่ด้วย คือ ระบบสายอากาศต้องมีอิมพีแดนซ์ได้สมดุล ระบบของเครื่องส่ง และสายนำสัญญาณซึ่งถูกออกแบบให้เป็น 50 โอห์ม ดังนั้น ระบบสายอากาศต้องมีอิมพีแดนซ์เป็น 50 โอห์ม และต้องเรโซแนนซ์ (Resonance) ที่ความถี่ของเครื่องส่ง จึงจะทำให้สายอากาศเหมือนกับเป็นตัวต้านทานตัวหนึ่ง ซึ่งสามารถรับพลังงานคลื่นวิทยุที่ส่งผ่านมาจากสายนำสัญญาณได้

ถ้าอิมพีแดนซ์ของระบบสายอากาศไม่ได้สมดุล กับสายนำสัญญาณอาจจะเกิดขึ้นเนื่องจากสายอากาศไม่เรโซแนนซ์ (Non Resonance) ที่ความถี่นั้น หรือเนื่องจากสายอากาศมีอิมพีแดนซ์ต่างจาก 50 โอห์ม พลังงานคลื่นวิทยุส่วนหนึ่งจะสะท้อนกลับมา จะมากน้อยเพียงใดขึ้นอยู่กับระดับของการไม่ได้สมดุลกัน ดังนั้น สายอากาศจึงรับพลังงานวิทยุได้ไม่หมด

ถ้าสายนำสัญญาณมีการสูญเสียมาก และคลื่นสะท้อนกลับมีค่ามาก สายอากาศจะได้รับการพลังงานคลื่นวิทยุน้อยลง เพราะว่าแทนที่คลื่นสะท้อนจะวิ่งกลับมาถึงตัวเครื่องส่งแล้วจะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สะท้อนกลับ ไปหาสายอากาศได้เต็มที่อีก ต้องถูกลดทอนด้วยการสูญเสียในสายนำสัญญาณหากสายอากาศมีอิมพีแดนซ์ต่างจาก 50 โอห์ม มาก อาจทำให้ภาคเอาต์พุตของเครื่องส่งวิทยุเสียหายได้



รูปที่ 2.15 การเกิดคลื่นนิ่งในสายนำสัญญาณ

คลื่นที่ส่งเข้าไป และคลื่นที่สะท้อนกลับจะทำให้เกิดคลื่นนิ่ง (Standing Wave) ปรากฏขึ้นบนสายนำสัญญาณดังแสดงในรูปที่ 2.15 ถ้าสามารถวัดค่ากำลังไฟฟ้าคลื่นที่ป้อนเข้าไป และกำลังไฟฟ้าของคลื่นที่สะท้อนกลับ สามารถคำนวณหาค่าอัตราส่วนหนึ่งที่ เรียกว่า SWR หรือสัดส่วนของคลื่นนิ่งได้ หากไม่มีคลื่นสะท้อนกลับเลย ค่าของ SWR จะมีค่าเท่ากับ 1 ซึ่งหมายความว่า สายอากาศได้สมดุลพอดีกับสายนำสัญญาณ และสายอากาศจะทำงานได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งยังมีให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประสิทธิภาพสูงสุด SWR จะมีค่าเป็นอนันต์ ($\infty : 1$) เมื่อคลื่นสะท้อนกลับทั้งหมด จะเกิดขึ้นเมื่อตัวภาวะมีค่าเป็นศูนย์หรืออนันต์ (เช่น เบ็ดดวงจร)

แต่ในทางปฏิบัติ การทำให้สายอากาศมีค่า SWR เป็น 1:1 นั้นค่อนข้างยาก สิ่งตัวภาวะทำได้คือ การพยายามปรับแต่งสายอากาศให้มี SWR ใกล้เคียงกับ 1:1 มากที่สุด ถ้าได้ขนาด 1.1:1 หรือน้อยกว่า 1.2:1 ก็นับว่าน่าพอใจ และมักไม่เกิน 2:1 ตลอดช่วงความถี่ใช้งานยิ่ง SWR มากกว่า 2:1 ประสิทธิภาพของการส่งผ่านคลื่นวิทยุไปให้สายอากาศยิ่งแย่มากขึ้น โดยเฉพาะถ้าใช้สายนำสัญญาณยาวๆ ไม่ควรใช้งานเครื่องส่งวิทยุกับสายอากาศที่มี SWR สูงกว่า 3:1 เพื่อป้องกันไม่ให้ภาคเอาต์พุตของเครื่องส่งวิทยุเสียหายได้ และป้องกันไม่ให้สายนำสัญญาณเสียหายในกรณีที่เครื่องส่งมีกำลังสูง เช่น 200 วัตต์ เป็นต้น

2.2.2 หลักการทำงานของเอสดับบลิวอาร์มิเตอร์

วงจรวจร VSWR คือ วงจรที่ทำหน้าที่แสดงความสัมพันธ์ระหว่างขนาดกำลังไฟฟ้าของคลื่นที่ส่งเข้าไป และคลื่นที่สะท้อนกลับ แล้วแสดงค่าความสัมพันธ์นี้ออกมาเป็นค่า SWR บนส่วนแสดงผล โดยทั่วไปส่วนของกำลังที่ส่งเข้าไป และส่วนของกำลังที่สะท้อนกลับจะถูกแยกจากกันด้วย

ดังนั้น เมื่อนำกำลังที่ส่งเข้าไป และส่วนของกำลังที่สะท้อนกลับ มาคำนวณตามสมการดังต่อไปนี้ จะได้ค่า SWR ออกมา

$$SWR = \frac{V_{\max}}{V_{\min}} = \frac{I_{\max}}{I_{\min}} \quad (2.9)$$

$$\text{หรือ } SWR = \frac{R_L}{Z_0} \quad \text{เมื่อ } R_L > Z_0$$

$$\text{หรือ } SWR = \frac{Z_0}{R_L} \quad \text{เมื่อ } Z_0 > R_L$$

$$\text{หรือ } SWR = \frac{1 - \sqrt{P_f / P_r}}{1 + \sqrt{P_f / P_r}}$$

$$\text{หรือ } SWR = \frac{\text{ค่ากระแสเดินไปข้างหน้า} + \text{ค่ากระแสสะท้อนกลับ}}{\text{ค่ากระแสเดินไปข้างหน้า} - \text{ค่ากระแสสะท้อนกลับ}}$$

2.3 วงจรคำนวณค่าเอสดับบลิวอาร์

2.3.1 คุณสมบัติของออปแอมป์


ออปแอมป์ คือ อุปกรณ์ชนิดหนึ่ง ที่ออกแบบมาให้สามารถทำงานได้หลายรูปแบบ และให้ความสะดวกในการนำไปใช้งานอีกด้วย โดยสามารถประกอบเป็นวงจรได้โดยการต่อร่วมกับอุปกรณ์ภายนอกเพียงไม่กี่ตัวเท่านั้น ในอดีตออปแอมป์จะประกอบขึ้นจากอุปกรณ์หลายตัวที่ถูกนำมาบรรจุไว้ในภาชนะชิ้นเดียวกัน ซึ่งนอกจากจะทำให้ออปแอมป์มีขนาดใหญ่แล้ว ยังอาจมีประสิทธิภาพค่อนข้างต่ำด้วย แต่ในปัจจุบันสามารถซื้อออปแอมป์ในรูปแบบของวงจรรวม (Integrated Circuit : IC) ได้ตามท้องตลาด และจากคุณสมบัติ IC ออปแอมป์ที่ได้พัฒนาขึ้นทำให้อุปกรณ์ชนิดนี้เป็นที่รู้จักกันอย่างแพร่หลาย

ลักษณะการทำงาน

ออปแอมป์ในอุดมคติจะมีอัตราขยายเป็นอนันต์ แต่ในทางปฏิบัติ อัตราขยายอาจมีค่าสูงสุดเพียง 100000 หรือ 1000000 เท่านั้น ซึ่งเรียกว่า อัตราขยายขณะเปิดรูป (A_v) ดังรูปที่ 2.16 (ก) ในขณะที่เกิดความแตกต่างของแรงดันเพียงเล็กน้อยระหว่างขั้วอินพุตทั้งสอง เอาต์พุตจะสามารถให้สัญญาณสูงขึ้นหลายเท่า (ตามค่าของอัตราขยาย A_v) หากแต่จะถูกจำกัดด้วยขนาดของแหล่งจ่ายไฟเลี้ยงที่เราป้อนให้แก่ออปแอมป์ด้วย แต่เอาต์พุตจะไม่สามารถมีค่าสูงสุดเท่ากับแรงดันจากแหล่งจ่ายไฟเลี้ยงได้จริง ทำให้แรงดันเอาต์พุตสูงสุดอาจมีค่าประมาณ 90% ของแรงดันจากแหล่งจ่ายไฟเลี้ยงเท่านั้น

จากคุณสมบัติข้างต้นนั้น สามารถนำออปแอมป์ในขณะเปิดรูปไปทำการใช้งานเป็นตัวเปรียบเทียบ (Comparator) หรือวงจรเปรียบเทียบแรงดันได้ โดยเอาต์พุตจะเปลี่ยนทันทีเมื่อมีความแตกต่างของแรงดันเกิดขึ้นระหว่างขั้วอินพุตของออปแอมป์

แต่ทว่า การทำงานของออปแอมป์ยังไม่สิ้นสุดเพียงเท่านั้น นอกจากนี้ พบว่าการใช้ออปแอมป์ในลักษณะของลูปปิดจะทำให้ออปแอมป์มีประโยชน์สูงมากขึ้น ดังรูปที่ 2.16 (ข) การป้อนกลับในรูปแบบใช้ตัวความต้านทาน R_f เพียงตัวเดียว ซึ่งมีผลให้วงจรมีเสถียรภาพสูงขึ้น และมีสัญญาณรบกวนน้อยลง ในขณะเดียวกัน อัตราขยายแรงดันจะลดลงด้วย




รูปที่ 2.16 (ก) เปิดรูปโหมค (ข) ปิดรูปโหมค
(ค) ควบคุมอัตราขยาย (ง) อัตราขยายเป็น 1

วงจรในรูปที่ 2.16 (ค) แสดงการใช้ออปแอมป์โดยมีการป้อนสัญญาณเอาต์พุตกลับมา
ยังอินพุต นอกจากนี้ยังสามารถควบคุมอัตราขยายแรงดัน (ในขณะที่ปิดรูป) ได้โดยอาศัยตัว
ความต้านทาน 2 ตัว เท่านั้น ทำให้อัตราขยายแรงดัน A_v มีค่าดังสมการข้างล่าง

$$A_v = - \frac{R_f}{R_i} \tag{2.10}$$

โดยที่เครื่องหมายลบแสดงถึงการกลับเฟสของเอาต์พุตเทียบกับอินพุต ส่วนวงจร
รูปที่ 2.16 (ง) แสดงการป้อนกลับในกรณีที่มี $A_v = 1$ คุณสมบัติที่ได้กล่าวมาทั้งหมดนี้ คือ
คุณสมบัติทั่วไปของออปแอมป์ ที่จะนำไปใช้ในบทต่อๆ ไป และนอกจากนี้ คุณสมบัติอีก
ประการ คือ เรื่องความสัมพันธ์ของขั้วต่างๆ ระหว่างอินพุต และเอาต์พุตของออปแอมป์ ซึ่ง
สรุปดังในรูปที่ 2.17



รูปที่ 2.17 อินพุต และเอาต์พุต ของออปแอมป์

1. ถ้าขั้ว - มีศักดาเป็นบวกสูงกว่าขั้ว + , เอาต์พุตเป็น -
2. ถ้าขั้ว - มีศักดาเป็นบวกต่ำกว่าขั้ว + , เอาต์พุตเป็น -

2.3.2 วงจรออปแอมป์พื้นฐาน

วงจรพื้นฐานของการนำออปแอมป์ไปใช้งาน ซึ่งวงจรเหล่านี้จะเป็นพื้นฐานที่ดีในการนำไปประกอบวงจรที่สลับซับซ้อนขึ้นไป โดยแบ่งออกเป็นชนิดการทำงานแบบรูปเปิด เช่น คอมพาราเตอร์ ตัวตรวจวัดระบบสัญญาณ เป็นต้น และแบบรูปปิด เช่น วงจรขยายแรงดัน เป็นต้น โดยจะใช้ออปแอมป์เบอร์ 741

วงจรเปรียบเทียบแรงดัน


การทำงานเป็นวงจรเปรียบเทียบแรงดันในขณะเปิดรูปนั้น ออปแอมป์สามารถเปรียบเทียบระดับสัญญาณระหว่างขั้วอินพุตทั้งสองได้ค่อนข้างแม่นยำ โดยใช้หลักการเรื่องความสัมพันธ์ระหว่างขั้วอินพุต เมื่อแรงดันที่ขั้วลบมีค่าเป็นบวกสูงกว่าแรงดันอินพุตที่ขั้วบวก สัญญาณที่เอาต์พุตจะเป็นลบ และมีขนาดเกือบเท่ากับ $-V_{CC}$ จากแหล่งจ่ายไฟ ดังตัวอย่างในรูปที่ 2.18

วงจรเปรียบเทียบเฟสของสัญญาณ

วงจรเปรียบเทียบเฟสของสัญญาณอาจถูกใช้เป็นวงจรเปรียบเทียบเฟสของสัญญาณสองตัว ซึ่งแต่ละตัวอาจมีความถี่ไม่แน่นอน นั่นคือ มีการเปลี่ยนแปลงตลอดเวลา ดังนั้นเมื่อใดก็ตาม ที่เฟส และขนาดของสัญญาณอินพุตทั้งสองตรงกัน เอาต์พุตของออปแอมป์จะมีค่าเป็นศูนย์ทันที ดังแสดงในรูปที่ 2.19



วงจรรายกัณฑ์เฟส (Inverting amplifier)

โดยทั่วไป วงจรรายกัณฑ์เฟสจะหมายถึงวงจรรายกัณฑ์ที่เปลี่ยนระดับสัญญาณอินพุตน้อยๆ มาเป็นสัญญาณเอาต์พุตที่มีระดับขนาดสูงขึ้นกว่าเดิม ซึ่งสัญญาณที่ว่าอาจเป็นได้ทั้งแรงดัน หรือ กระแส ในลักษณะเดียวกัน วงจรรายกัณฑ์ของออปแอมป์ คือ วงจรรายกัณฑ์ที่มีอัตราขยายแรงดันสูงมาก และยังมีลักษณะของการขยายเป็นเส้นตรง นั่นคือ อัตราส่วนระหว่างเอาต์พุตต่ออินพุตจะ คงที่เสมอ (ในทางอุดมคติ) และนอกจากนี้ยังสามารถควบคุมอัตราขยายของออปแอมป์ได้โดยใช้ อุปกรณ์ภายนอกเพียงไม่กี่ตัว




Input Voltage		Output Voltage
V1	V2	$\pm V_{sat}$
+1	+2	+8
+2	+1	-8
0	0	0
+1	-1	-8
-1	+1	+8
-1	-2	-8
-2	-1	+8

รูปที่ 2.18 วงจรรายกัณฑ์เฟส



รูปที่ 2.19 สัญญาณเอาต์พุตของออปแอมป์

รูปที่ 2.20 แสดงวงจรขยายกลับเฟสแบบมาตรฐาน ซึ่งวิธีที่ใช้เป็นแบบลูบปิด เรียกว่า “การป้อนกลับแบบลบ” โดยนำเอาต์พุตซึ่งกลับเฟสอินพุตมาป้อนที่จุดอินพุตอีกที ผลคือ วงจรภายในออปแอมป์จะพยายามปรับเอาต์พุตจนกระทั่งความต่างศักย์ระหว่างอินพุตมีค่า เข้าใกล้ศูนย์ (แต่ต้องเข้าใจว่า แรงดันระหว่างขั้วอินพุตจะต้องไม่เท่ากับศูนย์พอดี มิฉะนั้น เอาต์พุตจะเท่ากับศูนย์โวลต์ด้วย กล่าวคือ ผลต่างระหว่าง V_{in} และบางส่วนของ V_{out} ที่ขั้วอินพุตลบ เพียงมีค่าต่ำพอที่จะทำให้เกิดแรงดันเอาต์พุตได้พอดีเท่านั้น)



แรงดันอินพุต	แรงดันเอาต์พุต
+0.3	-3
-0.3	+3
+0.52	-5.2
-0.52	+5.2


รูปที่ 2.20 วงจรขยายกลับเฟสแบบมาตรฐาน

จากสมการของอัตราขยายแรงดัน A_v

$$A_v = \frac{V_{out}}{V_{in}} \quad (2.11)$$

ในที่นี้จะพิสูจน์ให้เห็นว่า ค่าขยายแรงดัน A_v ของออปแอมป์เมื่อใช้ในโหมดของ รูปปิด จะสามารถหาได้ด้วย

สมการ
$$A_v = -R_F / R_{in} \quad (2.12)$$



รูปที่ 2.21 วงจรขยายกลับเฟส

พิจารณาวงจรในรูปที่ 2.21 ซึ่งเป็นวงจรเดียวกับรูปที่ 2.20 และจากข้อกำหนด 2 ข้อที่กำหนด คือ

1. ความต่างศักย์ระหว่างขั้วอินพุตเท่ากับศูนย์
2. กระแสเข้าขั้วอินพุตใดๆ เท่ากับศูนย์

โดยใช้หลักจากข้อกำหนดที่ 1 ซึ่งทำให้ขั้วอินพุตลบบมีศักดาเทียบเท่ากับกราวด์ ซึ่งเรียกว่ากราวด์เสมือน สามารถเขียนได้ว่า กระแส I_{in} มีค่า

$$I_{in} = \frac{V_{in}}{R_{in}} = \frac{1V}{10k\Omega} = 0.1 \text{ มิลลิแอมแปร์}$$

จากข้อกำหนดที่ 2 พบว่า กระแสที่ผ่าน R_F จะเท่ากับกระแส I_{in} ดังนั้น จึงสามารถหาแรงดันที่เอาต์พุตเทียบเท่ากับกราวด์ได้ โดยที่กระแส I_F จะมีค่า

$$I_F = \frac{-V_{out}}{R_F} \quad (2.13)$$

และเนื่องจาก

$$I_{in} = I_F$$

ดังนั้น

$$\frac{V_{in}}{R_{in}} = \frac{-V_{out}}{R_F}$$


นั่นคือ

$$A_v = \frac{V_{out}}{V_{in}} = \frac{-R_F}{R_{in}}$$

ดังนั้น

$$V_{out} = A_v V_{in} = \frac{-R_F}{R_{in}} \times V_{in}$$

โดยที่เครื่องหมายลบแสดงการกลับเฟสของเอาต์พุตเทียบกับอินพุต



Vin	Vout
+0.3	+3.3
-0.3	-3.3
+0.52	+5.72
-0.52	-5.72

รูปที่ 2.22 วงจรขยายไม่กลับเฟส

วงจขยายไม่กลับเฟส (Non inverting amplifier)

วงจขยายไม่กลับเฟส หรือนั้นอินเวอร์ตติ้งแอมป์จะแตกต่างกับวงจขยายกลับเฟส ในแง่ของอัตราขยาย และเฟสของเอาต์พุตแต่อย่างไรก็ตาม อัตราขยายแรงดันของวงจรับอินเวอร์ตติ้งยังถูกควบคุมจากอุปกรณ์ภายนอกเช่นเดิม โดยจะวิเคราะห์วงจรเพื่อหาค่าขยายสำหรับวงจชนิดนี้

จากรูปที่ 2.22 แรงดันอินพุตจะถูกป้อนเข้าที่ขั้วบวก ในขณะที่สัญญาณอินพุตใน วงจรขยายกลับเฟสจะถูกป้อนเข้าที่ขั้วลบ และมีแรงดัน V_A ซึ่งเกิดจากการแบ่งแรงดันของ เอาต์พุตตกคร่อมตัวต้านทาน R_1 จากคุณสมบัติของออปแอมป์ที่ศักดาที่ขั้วอินพุตลบจะถูก บังคับให้มีขนาดเข้าใกล้ศักดาที่ขั้วอินพุตบวกเสมอ จะได้ว่า

$$V_{in} = V_A \quad (2.14)$$

ดังนั้น สามารถเขียนค่าขยายแรงดัน A_v ได้เท่ากับ

$$A_v = \frac{V_{out}}{V_A}$$

และเนื่องจาก V_A เกิดจากการแบ่งแรงดันของ V_{out} จะได้

$$V_A = \frac{R_{in} + V_{out}}{R_f + R_{in}}$$

เมื่อจัดสมการใหม่ได้

$$V_{out} = \frac{R_f + R_{in}}{R_{in}} V_A \quad (2.15)$$

$$\text{หรือ} \quad A_v = \frac{V_{out}}{V_A} = \frac{R_f + 1}{R_{in}}$$


$$\text{นั่นคือ} \quad V_{out} = \frac{(R_f + 1) V_{in}}{R_{in}}$$

ตารางในรูปที่ 2.22 แสดงตัวอย่างสำหรับ V_{in} และ V_{out} ของค่าต่างๆ ในวงจรขยาย ไม่กลับเฟส


วงจรตามแรงดัน (Voltage Follower)

ในบางครั้ง อาจต้องการวงจรออปแอมป์ซึ่งให้อัตราขยายเท่ากับหนึ่ง เพื่อนำไปใช้เป็น บัฟเฟอร์ (buffer) ในกรณีนี้สามารถใช้วงจรขยายไม่กลับเฟส หรือ ชนิดกลับเฟสก็ได้ ดังใน รูปที่ 2.23 (ก) และ 2.23 (ข) ตามลำดับ ซึ่งจะสามารถอธิบายได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




(ก) วงจรขยายไม่กลับเฟส



(ข) วงจรขยายกลับเฟส

รูปที่ 2.23 วงจรขยายกลับเฟส

หลักการของวงจรวก



รูปที่ 2.24 วงจรขยายแบบกลับเฟส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ในโอกาสที่ขอใช้เท่านั้น มิใช่ผูกมัดให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลักการของวงจร

วงจรรวมสัญญาณมีทั้งแบบกลับเฟส และไม่กลับเฟสอาศัยหลักการดังนี้

พิจารณาในวงจรรูปที่ 2.24 ด้วยคุณสมบัติของกราวด์เสมือนที่ขาอินพุตของวงจรรขยายกลับเฟส ทำให้สามารถกำหนดค่าของกระแสอินพุต I_{in} ได้

$$I_{in} = I_1 + I_2 + I_3 \quad (2.16)$$

$$I_1 = V_1 / R_1; I_2 = V_2 / R_2 ; I_3 = V_3 / R_3$$

$$I_{in} = (V_1 / R_1) + (V_2 / R_2) + (V_3 / R_3)$$

จากคุณสมบัติของวงจรรขยายแบบกลับเฟส $I_{in} = I_f$


$$V_{out} = -(I_1 + I_2 + I_3) \times R_f \quad (2.17)$$

$$= (V_1 \times \frac{R_f}{R_1}) + (V_2 \times \frac{R_f}{R_2}) + (V_3 \times \frac{R_f}{R_3})$$

ในที่นี้ $R_f = R_{10}$ ดังนั้น

$$V_{out} = -[(V_1 \times \frac{R_{10}}{R_1}) + (V_2 \times \frac{R_{10}}{R_2}) + (V_3 \times \frac{R_{10}}{R_3})]$$


สำหรับวงจรรวมสัญญาณแบบไม่กลับเฟส แสดงในรูปที่ 2.25 ตัวความต้านทาน R_1 ถึง R_3 ลดทอนแรงดันอินพุต และเพื่อให้เป็นวงจรรวมสัญญาณจริงๆ ค่าของ R_1 ถึง R_3 และ R_4 ต้องเท่ากันหมด



รูปที่ 2.25 วงจรรขยายแบบไม่กลับเฟส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรขยายความแตกต่างเฟส



รูปที่ 2.26 วงจรขยายความแตกต่างเฟส

หลักการของวงจรขยายกลับเฟส

วงจรขยายความแตกต่าง หรือ Differential Amplifier เป็นวงจรที่ให้สัญญาณเอาต์พุตตามสัดส่วนของความแตกต่างระหว่างสัญญาณอินพุตทั้งสอง หากสัญญาณที่เข้าด้านอินพุตขยายไม่กลับเฟสบวกมีค่ามากกว่าสัญญาณที่เข้าอินพุตขยายกลับเฟส หรืออินพุตลบ สัญญาณเอาต์พุตจะมีค่าเป็นบวก ในทางตรงกันข้ามหากขนาดของสัญญาณที่เข้าขยายกลับเฟสมากกว่าขยายไม่กลับเฟสสัญญาณเอาต์พุตจะมีค่าเป็นลบ ถ้าหากว่าสัญญาณของทั้งสองอินพุตมีค่าเท่ากัน เอาต์พุตจะเป็นศูนย์

การจัดสัดส่วนของความต้านทาน เพื่อกำหนดอัตราขยายให้แก่วงจรมีความสำคัญมาก โดยสัญญาณเอาต์พุตของวงจรจะมีค่าเท่ากับ

$$V_{out} = R_f (V_1 - V_2)$$

โดยที่ R_f ในวงจร คือ R_7 และ R_{10} ส่วน R_{in} คือ R_4 และ R_5 สำหรับ V_3 คือ แรงดันที่เข้าอินพุตขยายกลับเฟส V_2 คือ แรงดันที่เข้าอินพุตขยายกลับเฟสหากต้องการให้เป็นวงจรลบ ต้องจัดให้วงจรมีอัตราขยายเท่ากับ 1 นั่นคือ กำหนดให้ $R_f = R_{in}$ แต่ถ้าหากต้องการให้มีการขยาย จัดให้ R_f มีค่ามากกว่า R_{in}

หลักการของวงจรลบแรงดัน

รูปที่ 2.27 เป็นวงจรลบแรงดันโดยใช้โอปแอมป์ โดยทำการรวมวงจรขยายกลับเฟส และขยายไม่กลับเฟสเข้าด้วยกัน ผลคือ เกิดการหักล้างกันที่เอาต์พุต โดยแรงดันที่ขั้วอินพุตบวกจะเท่ากับ

$$V_+ = \frac{R_g}{R_2 + R_g} V_2 \quad (2.18)$$

การวิเคราะห์ห้วงจรขยายกลับเฟสทั่วไป โดยมี V_+ เป็นแรงดันอ้างอิงที่ขั้วอินพุตบวก


$$\begin{aligned} \frac{V_1 - V_+}{R_1} &= \frac{-(V_0 - V_+)}{R_f} \\ V_0 - V_+ &= -\frac{R_f}{R_1} (V_1 - V_+) \\ V_0 &= \frac{R_f}{R_1} V_1 + \frac{R_f}{R_1} (V_+) + V_+ \\ &= -\frac{R_f}{R_1} V_1 + \left(\frac{R_f}{R_1} + 1\right) V_+ \\ &= -\frac{R_f}{R_1} V_1 + \left(\frac{R_f + R_1}{R_f}\right) \left(\frac{R_g}{R_2 + R_g}\right) V_2 \end{aligned}$$

และหาก $R_1 = R_2 = R_f = R_g$ จะได้

$$V_{out} = V_2 - V_1 \quad (2.19)$$

ส่วนรูปที่ 2.28 แสดงวงจรลบแรงดันที่มีการขยายสัญญาณที่เอาต์พุต ซึ่งยังคงใช้สมการของวงจรลบแรงดัน เมื่อ $R_2 = R_g$ จะได้


$$V_{out} = \frac{R_f}{R_g} (V_2 - V_1) \quad (2.20)$$



Input/Voltage		Output/Voltage
V_1	V_2	Algebraic difference
+2	+4	+2
+4	+2	-2
+4	-2	-6
-2	+4	+6
-4	+2	+6
+2	-4	-6
-4	-2	+2
-2	-4	-2

รูปที่ 2.27 การใช้โอปแอมป์เป็นวงจรลบแรงดัน

สังเกตว่าวงจรนี้ทำหน้าที่คล้ายกับวงจรเปรียบเทียบ ต่างกันตรงที่สามารถขยายสัญญาณผลต่างได้ วงจรนี้มีข้อเสียที่อินพุตอิมพีแดนซ์ค่อนข้างต่ำในบางครั้ง จึงอาจจำเป็นต้องใช้วงจรตามแรงดันเป็นบัฟเฟอร์ก่อนเข้าวงจรลบแรงดัน



$$I_f \frac{R_f}{R_g} = \frac{R_g}{R_2}$$

$$V_{out} = \frac{R_f}{R_1} V_1 + \left(\frac{R_g}{R_2 + R_g} \right) \left(\frac{R_1 + R_f}{R_1} \right) V_2$$

ดังนั้น

$$V_{out} = - \frac{R_f}{R_1} (V_2 - V_1)$$

รูปที่ 2.28 วงจรลบแรงดันมีการขยายสัญญาณที่เอาต์พุต

2.4 อุปกรณ์แสดงผลแบบดิจิทัล

2.4.1 แอล ซี ดี โมดูล

อุปกรณ์ในปัจจุบันมักมีส่วนแสดงผลเพื่อติดต่อกับผู้ใช้ให้สามารถควบคุม และใช้งาน ได้สะดวกขึ้น เช่น ใช้บอกสถานะการทำงาน บอกข้อผิดพลาดที่เกิดขึ้นระหว่างการทำงาน ส่วนแสดงผลอาจจะเป็นไฟบอกสถานะอย่างง่าย ๆ หรืออาจเป็นจอแสดงผล แสดงข้อความ เป็นตัวอักษรได้ จอแสดงผลแบบหลังมีด้วยกันหลายประเภทขึ้นกับเทคโนโลยีที่ใช้ เช่น แอล อี ดี (Light Emitting Diode) หรือ แอล ซี ดี (Liquid Crystal Display) จอแสดงผล ประเภทที่เป็นที่นิยมมากที่สุดในปัจจุบันได้แก่ แบบที่ใช้ แอล ซี ดี เนื่องจากใช้พลังงานน้อย และมีความละเอียดสูง สามารถแสดงตัวอักษร และรูปภาพได้หลายแบบ

การประยุกต์ใช้งานจอแสดงผล 2' แบบ แบบแรกจะเป็นแบบง่ายๆ คือใช้ แอล อี ดี ขนาด 7 หลักเป็นตัวแสดงผล แบบที่ 2 จะใช้ แอล ซี ดี โมดูล ซึ่งสามารถแสดงรายละเอียดได้สูงกว่าแบบแรกมาก แต่จะมีความซับซ้อน และใช้งานยากกว่าพอสมควร

2.4.2 การประยุกต์ใช้ส่วนแสดงผลชนิด แอล ซี ดี โมดูล กับ MCS - 51

ปัจจุบัน แอล ซี ดี ที่มีขายในท้องตลาดส่วนใหญ่จะประกอบเป็น โมดูล เพื่อให้สะดวกในการใช้งาน โดยมีส่วนประกอบทั่วไปดังรูปที่ 2.29

ลักษณะของ แอล ซี ดี โมดูล ซึ่งจะเรียกย่อๆ ว่า แอล ซี เอ็ม โดยมีส่วนประกอบสำคัญ ดังนี้


1. Dot Matrix แอล ซี ดี เป็นส่วนที่ทำหน้าที่แสดงผล ซึ่งใช้หลักการหักเหของแสงผ่านผลึก โดยประกอบไปด้วยจุด (pixel) จำนวนมากที่สามารถบังคับให้ติด หรือดับได้ทุกจุด

2. Driver เป็นวงจรที่ใช้ขับ แอล ซี ดี ส่วนใหญ่จะใช้ชิพเบอร์ HD 44110H

3. Controller เป็นส่วนที่ใช้ควบคุมการทำงานทั้งหมดของแอล ซี ดี โมดูล โดยจะรับข้อมูลจากภายนอกมาจัดการให้ แอล ซี ดี แสดงผลในรูปแบบต่างๆ ส่วนใหญ่จะใช้ชิพเบอร์ HD 44780 ซึ่งมีใช้งานในลักษณะแอล ซี ดี โมดูล

การใช้ แอล ซี ดี โมดูล เพียงแต่ศึกษา และทำความเข้าใจส่วนคอนโทรลเลอร์ แอล ซี เอ็ม เท่านั้น เพราะว่าส่วนนี้เป็นส่วนที่รับข้อมูลที่ต้องการแสดงผลจากวงจรภายนอก และควบคุมการทำงานทั้งหมดของ แอล ซี เอ็ม โดยเฉพาะชิพที่เป็นคอนโทรลเลอร์เบอร์ HD 44780 เท่านั้น ส่วนชิพคอนโทรลเลอร์เบอร์อื่น ส่วนใหญ่จะมีการใช้งานที่คล้ายกับเบอร์นี้มาก


ชิพคอนโทรลเลอร์เบอร์ HD 44780 เป็นชิพของบริษัทฮิตาชิ สามารถต่อใช้งานเพื่อควบคุม แอล ซี เอ็ม กับไมโครคอนโทรลเลอร์ หรือไมโครโปรเซสเซอร์ได้ทั้งแบบ 4 บิต 2 บรรทัด หรือแบบ 8 บิต 1 บรรทัด ดังนั้น ชิพเบอร์นี้สามารถอินเตอร์เฟสกับไมโครโปรเซสเซอร์ได้ทั้งแบบ 4 บิต และ 8 บิต



รูปที่ 2.29 โครงสร้างทั่วไปของ แอล ซี ดี โมดูล

เนื่องจากไมโครคอนโทรลเลอร์ตระกูล MCS-51 มีบัสข้อมูลขนาด 8 บิต ดังนั้นจะกล่าวถึง เฉพาะการติดต่อในแบบ 8 บิต 1 บรรทัด เท่านั้น วงจรการอินเตอร์เฟส MCS-51 กับ แอล ซี เอ็ม มีดังแสดงในรูปที่ 2.30 ดังรูปจะเห็นว่า แอล ซี เอ็ม ติดต่อกับ MCS-51 โดย

1. ใช้ขา P1.0 - P1.7 เป็นบัสข้อมูล (DB0 - DB7) ในการติดต่อ
2. ใช้ขา P3.2 เป็นสัญญาณรีเซ็ต
3. ใช้ขา P3.3 เป็นสัญญาณอ่าน/เขียน
4. ใช้ขา P3.4 เป็นสัญญาณเอ็นเอเบิล



รูปที่ 2.30 ตัวอย่างการอินเตอร์เฟส MCS-51 กับ แอล ซี เอ็ม

การใช้งาน แอล ซี เอ็ม จำเป็นต้องทราบรายละเอียด ดังต่อไปนี้เสียก่อน คือ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. แอล ซี เอ็ม มีหลายขนาด แต่ทุกขนาดจะมีคำสั่งในการควบคุมเหมือนกัน ต่างกันเพียงขนาดของหน่วยความจำในการแสดงผลเท่านั้น

2. แผนผังเวลา (Timing Diagram) ในการติดต่อกับ แอล ซี เอ็ม

3. คำสั่งในการควบคุม แอล ซี เอ็ม

แผนผังเวลาในการติดต่อกับ แอล ซี เอ็ม มีดังแสดงในรูปที่ 2.31



รูปที่ 2.31 แผนผังเวลาในการติดต่อกับแอล ซี เอ็ม

รูปที่ 2.31 แสดงเฉพาะในช่วงที่สัญญาณรีเซ็ต เป็น 0 เท่านั้น ส่วนในช่วงที่สัญญาณรีเซ็ตเป็น 1 จะมีแผนผังเวลาเหมือนกัน รายละเอียดของแต่ละสัญญาณมีดังนี้

1. รีเซ็ต : เนื่องจากในชิพคอนโทรลเลอร์มีรีจิสเตอร์อยู่ 2 ประเภท คือ คอมมานด์รีจิสเตอร์ หรือ อินสตรัคชันรีจิสเตอร์ และข้อมูลรีจิสเตอร์ โดยรีจิสเตอร์ทั้งสองจะถูกเลือกโดยสัญญาณ รีเซ็ต

สัญญาณรีเซ็ต = 0 หมายถึงเลือกใช้ข้อมูลรีจิสเตอร์

สัญญาณรีเซ็ต = 1 หมายถึงเลือกใช้อินสตรัคชันรีจิสเตอร์

2. อ่าน/เขียน เป็นสัญญาณที่ใช้เลือกว่าจะทำการเขียน หรืออ่านข้อมูลจาก แอล ซี เอ็ม โดย

สัญญาณอ่าน/เขียน = 0 หมายถึงต้องการอ่านข้อมูลจาก แอล ซี เอ็ม

สัญญาณอ่าน/เขียน = 1 หมายถึงต้องการเขียนข้อมูลไปยัง แอล ซี เอ็ม





3. เอ็นเอเบิล มีรายละเอียดดังแสดงในตารางที่ 2.1

จากแผนผังเวลาในการตรวจสอบบิตซีฟลิก (Busy Flag) และจากตารางจะเห็นได้ว่าการเขียนรหัสคำสั่ง ทุกครั้ง

1. รีเซ็ต และอ่าน/เขียน ต้องมีค่าเป็น 0 และส่งข้อมูลไปในขณะที่สัญญาณเอ็นเอเบิล เปลี่ยนจาก 1 เป็น 0 ในการเขียนข้อมูลทุกครั้ง

2. รีเซ็ต = 1 และอ่าน/เขียน = 0 และส่งข้อมูลไปในขณะที่สัญญาณเอ็นเอเบิล เปลี่ยนจาก 1 เป็น 0 ในการอ่านบิตซีฟลิก และแอดเดรส เค้านเตอร์ (Address Counter) ทุกครั้ง


ตารางที่ 2.1 การทำงานของสัญญาณ E

RS	R/W	E	การทำงาน
0	0		การเขียนโครงสร้าง
0	1		อ่านบิตซีฟลิกซ์ และตำแหน่งการรับ
1	0		เขียนข้อมูล
1	1		อ่านข้อมูล

2.4.3 ความรู้ทั่วไปเกี่ยวกับ แอล ซี ดี

แอล ซี ดี เป็นจอแสดงผลที่สามารถแสดงข้อความที่เป็นตัวเลข, ตัวอักษร และสัญลักษณ์อื่นๆ ซึ่งเคยพบการใช้งานอยู่บ้างในเครื่องมือวัด, เลเซอร์ปริ้นเตอร์ และงานทางด้านอิเล็กทรอนิกส์อื่นๆ รูปที่ 2.32 เป็นตัวอย่างจอแอล ซี ดี เพื่อใช้งานแสดงผลข้อความ สาเหตุที่มีการนำแอล ซี ดี ไปใช้งานกันมาก เนื่องจากความสะดวก ความสมบูรณ์ของข้อความ

คอนโทรลเลอร์เบอร์ HD 44780 เป็นคอนโทรลเลอร์แบบยัดติดผิวหน้าขนาด 80 ขา จาก ฮิตาชิ ทำหน้าที่ควบคุมการทำงานต่างๆ ให้จอ แอล ซี ดี ซึ่งได้รับความนิยมเป็นอย่างมาก HD 44780 แสดงดังในรูปที่ 2.33 โดยมีสัญญาณติดต่อกับภายนอกเพียง 14 เส้น การใช้งาน HD 44780 หรือไอซีเบอร์อื่นๆ ที่มีการทำงานคล้ายๆ กัน




รูปที่ 2.32 ตัวแสดงผล แอล ซี ดี และการใช้งานแสดงผลตัวอักษร

เทคโนโลยีของ แอล ซี ดี

แผงของ แอล ซี ดี ประกอบด้วยเซกเมนต์แสดงผลขนาดเล็กจำนวนมาก ในเซกเมนต์จะบรรจุชั้นของเหลวเป็นแผ่นบางๆ อยู่ระหว่างชั้นของแก้ว ของเหลวนี้เป็นสารประกอบทำงานโดยอาศัยพลังงานไฟฟ้ามาควบคุมการทำงาน หรือการแสดงผลของแอล ซี ดี เกิดขึ้นเนื่องจากการควบคุมแรงดันที่ตกคร่อมตัวมัน เช่น ถ้าให้แรงดันตกคร่อม เซกเมนต์จะเกิดสีดำ หรือทึบแสง แต่ถ้าเอาแรงดันนั้นออก เซกเมนต์นั้นจะสว่าง หรือ โปร่งแสง ด้วยวิธีการจ่ายแรงดัน และงดจ่ายแรงดันนี้จะเพียงพอที่จะควบคุมการแสดงผลตัวเลข ตัวอักษร และสัญลักษณ์ต่างๆ ได้ และจากสาเหตุที่จอ แอล ซี ดี ใช้แรงดันควบคุม ดังนั้น จึงกินกำลังงานต่ำ และขนาดเล็กแบนราบ

โมดูลของ แอล ซี ดี บางรุ่นอาจมี 1 แถว หรือมากกว่า การแสดงผลของจอ แอล ซี ดี จะอยู่ในรูปเมตริกซ์ เช่นบางรุ่นแสดงเมตริกซ์ที่มีขนาดกว้าง 5 เซกเมนต์ สูง 8 เซกเมนต์ และสำหรับรุ่น HD 44780 สามารถควบคุมการแสดงผลได้สูงถึง 11 เซกเมนต์ ซึ่งเป็นผลดีกับการแสดงตัวอักษรบางตัว เช่น g, p และ q

ตัวอักษรจะถูกสร้างโดยการปรับตำแหน่งของแต่ละเซกเมนต์ให้เหมาะสม เช่น ตัวอักษร L จะสร้างจากแนวตั้ง 1 แถว และแนวนอน 1 แถว



รูปที่ 2.33 คอนโทรลเลอร์เบอร์ HD 44780 ที่ใช้ควบคุมการทำงานของ แอล ซี ดี

ตารางที่ 2 แสดงขาสัญญาณต่างๆ ที่ใช้ในการเชื่อมต่อกับไมโครคอนโทรลเลอร์ เนื่องจากการควบคุม แอล ซี ดี ต้องการเวลาเพื่อรอทำงานตามคำสั่ง หรือรับสัญญาณ ดังนั้นถ้าใช้คอมพิวเตอร์จะต้องพิจารณาเรื่องเวลาด้วย แต่การเชื่อมต่อกับไมโครคอนโทรลเลอร์ หรือไมโครโปรเซสเซอร์สามารถต่อโดยตรงได้ไม่ต้องมีอุปกรณ์อื่นมาต่อเพิ่ม หรือถ้ามีก็เพียงเล็กน้อยเท่านั้น

ตารางที่ 2.2 ตำแหน่งขาต่าง ๆ ที่ใช้เชื่อมต่อกับ แอล ซี ดี

ขา	สัญลักษณ์	หน้าที่
1	Vss	กราวด์
2	Vdd	+5 โวลต์
3	Vo	ปรับความสว่างด้วยแรงดัน (0-5 โวลต์)
4	รีเซ็ต	เลือกรีจิสเตอร์ (0 = รีจิสเตอร์คำสั่งหรือ แฟลคแสดงสภาวะการทำงาน และตัวนับ แอดเดรส; 1 = รีจิสเตอร์ค่า)
5	R/W	เลือกการอ่านหรือเขียน (0= เขียน ; 1= อ่าน)
6	E	อีน่าเบิลการอ่านหรือเขียน แอล ซี ดี
7	D0	คาตาอินพุต/เอาต์พุตบิตต่ำสุด
8	D1	คาตาอินพุต/เอาต์พุตบิตที่ 2
9	D2	คาตาอินพุต/เอาต์พุตบิตที่ 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานี้เท่านั้น เมื่ออ่านแล้วเห็นว่าเป็นประโยชน์ด้านการศึกษา

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

10	D3	คาต้าอินพุต/เอาต์พุตบิตที่ 4
11	D4	คาต้าอินพุต/เอาต์พุตบิตที่ 5
12	D5	คาต้าอินพุต/เอาต์พุตบิตที่ 6
13	D6	คาต้าอินพุต/เอาต์พุตบิตที่ 7
14	D7	คาต้าอินพุต/เอาต์พุตบิตสูงสุด

จอแสดงผล แอล ซี ดี มีให้เลือกใช้หลายขนาด แต่ที่นิยมใช้กันมากเป็นแบบ 1×16 (1 แถว 16 ตัวอักษร), 2×16 (2 แถว 16 ตัวอักษร) และ 2×20 (2 แถว 20 ตัวอักษร) ส่วนถ้าเป็นจอแสดงผลขนาดใหญ่ สามารถแสดงตัวอักษรได้ถึง 80 ตัวอักษร ซึ่งอาจต้องมีวงจรขับ หรือชิพคอนโทรลเลอร์เพิ่มขึ้น เพื่อใช้ร่วมกัน HD 44780 ที่ต่อสายสัญญาณ 14 เส้นได้

2.4.4 ไฟเลี้ยงสำหรับ แอล ซี ดี

จอแสดงผล แอล ซี ดี จะใช้ไฟเลี้ยง +5 โวลต์ ป้อนให้ที่ขา 2 ซึ่งตัวมันใช้กระแสเพียงไม่กี่มิลลิแอมป์ ส่วนขา 3 ต่อเพื่อปรับมุมมองการแสดงผลให้เหมาะสม ทั้งนี้ก็ขึ้นอยู่กับผลของแสงในขณะนั้นด้วยรวมไปถึงตำแหน่งการติดตั้ง และอุณหภูมิ

เมื่อเปรียบเทียบคุณสมบัติระหว่าง แอล อี ดี กับ แอล ซี ดี พบว่าในที่ที่มีแสงสว่างค่อนข้างสูง แอล อี ดี เกือบจะมองไม่เห็น ส่วน แอล ซี ดี สามารถอ่านในที่ที่มีแสงสว่างได้ เนื่องจากว่าการทำงานของ แอล อี ดี นั้นจะปล่อยพลังงานแสงออกมาส่วน แอล ซี ดี นั้นจะใช้การหักเหแสง โดยใช้แสงส่งผ่านตัวมัน ซึ่งบางสภาวะในที่ที่มีแสงสว่างน้อยไม่สามารถอ่านค่าจอแสดงผล แอล ซี ดี ได้ วิธีการแก้ไข คือการใช้จอ แอล ซี ดี ที่มี Black Light จึงเป็นการใช้จาก Electrolum ซึ่งมีความสามารถในการเรืองแสงได้นำไปติดตัวไว้ด้านหลัง ทำให้ แอล ซี ดี มีความสว่าง และทำให้เรามองเห็นได้

การที่จะนำสารเรืองแสง Electrolum มาใช้งานนั้น ที่จุดโมดูล แอล ซี ดี ต้องมีแผง EL และชุดแปลงแรงดันเป็นสัญญาณไฟสลับแรงดันสูง ซึ่งเป็นอุปกรณ์แรงดันไฟดีซี 5 โวลต์ 100 โวลต์ ที่ความถี่ 400 เฮิรตซ์ อุปกรณ์แปลงแรงดันที่ต้องใช้กระแสหลายมิลลิแอมป์ ในการทำงานจึงทำให้เป็นข้อเสียเปรียบของอุปกรณ์ตัวนี้

โมดูลของแอล ซี ดี แบ่งออกเป็นแบบสะท้อนกลับ แบบนี้จะไม่ใช่แหล่งกำเนิดแสงทางด้านหลัง ส่วนอีกแบบหนึ่ง คือ แบบส่งผ่าน แบบนี้จะใช้แหล่งกำเนิดแสงด้านหลัง หรือ

เอกสารนี้เป็นเอกสารที่ สงวนลิขสิทธิ์ สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนักผู้ใดเห็นไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไม่ใช่ก็ได้ โดยสามารถต่อสวิตช์เข้ากับแหล่งกำเนิดแสง เวลาจะใช้แหล่งกำเนิดแสงเปิด ถ้าไม่ต้องการใช้ปิดตามต้องการ

2.4.5 การอ่าน และการเขียน

รูปที่ 2.34 แสดงแผนผังทางเวลาของการประมวลผลคำสั่ง ในการอ่าน และเขียนข้อมูล กับ แอล ซี ดี ขั้นตอนของการเขียน เริ่มจากมีสัญญาณรีเซ็ตเข้ามา และให้สัญญาณ อ่าน/เขียน มีสถานะเป็นต่ำ หลังจากนั้นประมาณ 140 นาโนวินาที สัญญาณอีนาเบิลจะมีสถานะเป็นสูง สถานะอยู่อย่างน้อย 450 นาโนวินาที เพื่อที่จะให้ขาที่ข้อมูล D0-D7 ส่งข้อมูลอย่างน้อย 195 นาโนวินาที ก่อนที่สัญญาณอีนาเบิลจะเป็นต่ำ อีกครั้ง

ส่วนขั้นตอนในการอ่านข้อมูลจะคล้ายกับการเขียนแต่สัญญาณ อ่าน/เขียน จะเป็นสูง ส่วนสัญญาณข้อมูล D0-D7 จะทำงานหลังจากสัญญาณอีนาเบิลเป็นสูง แล้วประมาณ 320 นาโนวินาที

ไอซี HD 44780 จะไม่ทำคำสั่งใหม่ที่เข้ามาจนกว่าจะทำคำสั่งที่ทำงานอยู่ขณะนั้นเสร็จ ก่อน ซึ่งในกรอบแยกที่ 1 จะแสดงเวลาที่มากที่สุดที่แต่ละคำสั่งใช้ในการประมวลผล แต่ถ้าใช้ภาษาเบสิก หรือภาษาระดับสูงในการโปรแกรมค่าเวลาเหล่านี้อาจไม่ต้องใส่ใจกับมันมากนัก เพราะว่าตัวโปรแกรมจะเข้าถึงคำสั่งโดยอัตโนมัติอยู่แล้ว ถ้าหากต้องการใช้ชุดโมดูล แอล ซี ดี รับคำสั่งต่อมา อาจทำได้โดยเขียนโปรแกรมหน่วงเวลา หลังจากทำคำสั่งเหล่านั้น หรืออาจจะอ่านแฟล็ก (Flag) ว่าง (บิต 7 ก็ได้)

2.4.6 การเชื่อมต่อ

โมดูลของ แอล ซี ดี สามารถที่เชื่อมต่อกับไมโครคอนโทรลเลอร์ได้หลายเบอร์ รูปที่ 2.35 แสดงการเชื่อมต่อโมดูล แอล ซี ดี เข้ากับไมโครคอนโทรลเลอร์เบอร์ 8051 โดยมีหน้าที่การทำงานของแต่ละขา ดังนี้ ขา 1 ต่อกราวด์ ขา 2 ต่อไฟ +5 โวลต์ ขา 3 ต่อกับตัวความต้านทานปรับค่าได้แบบโพเทนชิโอมิเตอร์ เมื่อปรับความเข้ม และความสว่างขา 4 , 5 และ 6 ใช้ต่อสัญญาณควบคุม ส่วนบัสข้อมูลที่ขา 7 ถึงขา 14 จะต่อกับพอร์ต 1 ของ 8051 เพื่ออ่าน และเขียนข้อมูลลงไปบน โมดูล แอล ซี ดี

การต่อ โมดูลในรูปที่ 2.35 ด้วยไมโครคอนโทรลเลอร์ 8051 สามารถเขียนโปรแกรมควบคุมเป็นภาษาแอสเซมบลีได้ ซึ่งใช้กับโมดูล แอล ซี ดี ขนาด 16 ตัวอักษร 2 แถว และโปรแกรมจะแสดงข้อความที่จอแสดงผล การทำงานของแต่ละคำสั่ง

ไม่ใช้ก็ได้ โดยสามารถต่อสวิทช์เข้ากับแหล่งกำเนิดแสง เวลาจะใช้แหล่งกำเนิดแสงเปิด ถ้าไม่ต้องการใช้ปิดตามต้องการ

2.4.5 การอ่าน และการเขียน

รูปที่ 2.34 แสดงแผนผังทางเวลาของการประมวลผลคำสั่ง ในการอ่าน และเขียนข้อมูล กับ แอล ซี ดี ขั้นตอนของการเขียน เริ่มจากมีสัญญาณรีเซ็ตเข้ามา และให้สัญญาณ อ่าน/เขียน มีสถานะเป็นต่ำ หลังจากนั้นประมาณ 140 นาโนวินาที สัญญาณอินาเบิลจะมีสถานะเป็นสูง สถานะอยู่อย่างน้อย 450 นาโนวินาที เพื่อที่จะให้ขาที่ข้อมูล D0-D7 ส่งข้อมูลอย่างน้อย 195 นาโนวินาที ก่อนที่สัญญาณอินาเบิลจะเป็นต่ำ อีกครั้ง


ส่วนขั้นตอนในการอ่านข้อมูลจะคล้ายกับการเขียนแต่สัญญาณ อ่าน/เขียน จะเป็นสูง ส่วนสัญญาณข้อมูล D0-D7 จะทำงานหลังจากสัญญาณอินาเบิลเป็นสูง แล้วประมาณ 320 นาโนวินาที

ไอซี HD 44780 จะไม่ทำคำสั่งใหม่ที่เข้ามาจนกว่าจะทำคำสั่งที่ทำงานอยู่ขณะนั้นเสร็จ ก่อน ซึ่งในกรอบแยกที่ 1 จะแสดงเวลาที่มากที่สุดที่แต่ละคำสั่งใช้ในการประมวลผล แต่ถ้าใช้ภาษาเบสิก หรือภาษาระดับสูงในการโปรแกรมค่าเวลาเหล่านี้อาจไม่ต้องใส่ใจกับมันมากนัก เพราะว่าตัวโปรแกรมจะเข้าถึงคำสั่งโดยอัตโนมัติอยู่แล้ว ถ้าหากต้องการใช้ชุดโมดูล แอล ซี ดี รับคำสั่งต่อมา อาจทำได้โดยเขียนโปรแกรมหน่วงเวลา หลังจากทำคำสั่งเหล่านั้น หรืออาจจะอ่านแฟล็ก (Flag) ว่าง (บิต 7 ก็ได้)


2.4.6 การเชื่อมต่อ

โมดูลของ แอล ซี ดี สามารถที่เชื่อมต่อกับไมโครคอนโทรลเลอร์ได้หลายเบอร์ รูปที่ 2.35 แสดงการเชื่อมต่อโมดูล แอล ซี ดี เข้ากับไมโครคอนโทรลเลอร์เบอร์ 8051 โดยมีหน้าที่การทำงานของแต่ละขา ดังนี้ ขา 1 ต่อกราวด์ ขา 2 ต่อไฟ +5 โวลต์ ขา 3 ต่อกับตัวความต้านทานปรับค่าได้แบบโพเทนชิโอมิเตอร์ เมื่อปรับความเข้ม และความสว่างขา 4 , 5 และ 6 ใช้ต่อสัญญาณควบคุม ส่วนบัสข้อมูลที่ขา 7 ถึงขา 14 จะต่อกับพอร์ต 1 ของ 8051 เพื่ออ่าน และเขียนข้อมูลลงไปบนโมดูล แอล ซี ดี

การต่อโมดูลในรูปที่ 2.35 ด้วยไมโครคอนโทรลเลอร์ 8051 สามารถเขียนโปรแกรมควบคุมเป็นภาษาแอสเซมบลีได้ ซึ่งใช้กับโมดูล แอล ซี ดี ขนาด 16 ตัวอักษร 2 แถว และโปรแกรมจะแสดงข้อความที่จอแสดงผล การทำงานของแต่ละคำสั่ง




(ก) เป็นการเขียนข้อมูลลงบน โมดูล แอล ซี ดี



(ข) เป็นการอ่านข้อมูลจาก โมดูล แอล ซี ดี

รูปที่ 2.34 แผนผังทางเวลา



รูปที่ 2.35 การต่อ โมดูล แอล ซี ดี ร่วมกับไมโครคอนโทรลเลอร์ 8951

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5 วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล

วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล (Analog to Digital converter : A/D) ทำหน้าที่แปลงแรงดัน หรือกระแสที่เป็นสัญญาณแอนะล็อกไปเป็นตัวเลข หรือสัญญาณดิจิทัล วงจรสโลปคู่แบบแปลงแรงดัน เป็นความถี่ (V to F converter) และแบบประมาณทีละบิต (Successive approximation)

วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล แบบสโลปคู่เป็นแบบที่ง่ายที่สุด ไม่จำเป็นต้องใช้อุปกรณ์ที่มีคุณภาพดีมาก สามารถแปลงสัญญาณได้อย่างแม่นยำ แต่มีข้อเสียตรงที่ใช้เวลาในการแปลงสัญญาณนานมากไปหน่อย จึงไม่เหมาะในการใช้วัดแรงดันในช่วงเวลาสั้นๆ เช่น การวัดแรงดันของรูปคลื่น ณ จุดเวลาใดเวลาหนึ่ง แบบสโลปคู่นี้เหมาะสำหรับใช้วัดค่าเฉลี่ยของแรงดัน และกระแสจึงใช้กันมากในมัลติมิเตอร์แบบดิจิทัล และเครื่องวัดแสดงผลเป็นตัวเลขต่างๆ ไป วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล แบบสโลปคู่ที่เป็นไอซีสำเร็จรูปมีด้วยกันหลายเบอร์ ราคาไม่แพงนัก ส่วนมากจะให้ความแม่นยำในการแปลงสัญญาณดีกว่า 0.1 เปอร์เซ็นต์ มีทั้งแบบแปลงเป็นตัวเลขขนาด $3\frac{1}{2}$ หลัก (แสดงผลได้สูงสุดเป็น 1999) และ $4\frac{1}{2}$ หลัก (แสดงผลได้สูงสุดเป็น 1999) หลัก สุดท้ายจะแสดงค่าเป็น 0 หรือ 1 เท่านั้น จึงเรียกรวมๆ ว่า $\frac{1}{2}$ หลัก

วงจร แปลงสัญญาณแอนะล็อกเป็นดิจิทัล แบบแปลงแรงดันความถี่ และแบบประมาณทีละบิตนั้นมี ข้อดีตรงที่สามารถแปลงสัญญาณได้รวดเร็ว มีความแม่นยำดี เพียงแต่วงจรมีความซับซ้อนมากกว่าจึงมีราคาแพง ในปัจจุบันเทคโนโลยีการสร้างวงจรรวมพัฒนาขึ้นมาก สามารถหาซื้อไอซีที่เป็น วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล แบบนี้ได้ง่ายขึ้น และในราคาไม่แพงนัก และในอนาคตราคาจะถูกลงอีกมาก

วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล แบบสโลปคู่

จากวงจรในรูปที่ 2.36 ซึ่งเป็นวงจรอินทิเกรเตอร์แบบพื้นฐาน ออปแอมป์ทำหน้าที่เป็นวงจรขยายสัญญาณแตกต่าง R และ C ในวงจรเป็นอุปกรณ์สำคัญที่ทำให้เกิดการบรรจุประจุเข้าไปใน C ทำให้ได้รูปคลื่นแรงดันขาออกซึ่งเท่ากับเป็นการอินทิเกรตสัญญาณอินพุต

สมมุติว่ามีแรงดัน E_i ป้อนเข้าทางอินพุตจะเกิดมีกระแส ซึ่งมีค่า E_i / R ไหลผ่าน R เข้าไปในวงจร กระแสนี้จะไม่ไหลผ่านไปชาร์จตัวประจุ C ทั้งหมด เป็นผลให้แรงดันคร่อม C สูงขึ้นเรื่อยๆ ขั้วลบของออปแอมป์ จะมีศักย์ไฟฟ้าเป็น 0 โวลต์ เท่ากับขั้วบวก

ซึ่งต่อ ลงกราวด์ ดังนั้น แรงดันคร่อม C จึงเป็นแรงดันลบเมื่อเทียบกับกราวด์ แรงดันขาออก E_0 ซึ่งเท่ากับแรงดันคร่อม C จึงเป็นลบ แรงดันนี้จะค่อยๆ เพิ่มขึ้นเรื่อยๆ เป็นเส้นตรง แรงดันขาออกของวงจรจึงเหมือนกับเป็นการอินทิเกรตแรงดันขาเข้า เพราะว่าเมื่ออินทิเกรตค่าคงที่ จะได้เส้นตรงที่เปลี่ยนแปลงตามเวลา


รูปที่ 2.36 แสดงรูปคลื่นขาออกของวงจรอินทิเกรเตอร์ เมื่อป้อนแรงดันอินพุตค่าต่างๆ เช่น กรณีอินพุตเป็นบวก กรณีอินพุตเป็นลบ และกรณีที่อินพุตเป็นทั้งบวก และลบ โดยบวก นาน t_1 นาที และเป็นลบนาน t_2 วินาที จะเห็นว่า ถ้าอินพุตเป็นบวก เอาต์พุตจะเป็นเส้นตรงที่มี สโลปเป็นลบ และถ้าอินพุตเป็นลบจะได้สโลปเป็นบวก การอินทิเกรตขึ้น และลงแบบนี้จะได้ เส้นตรงสโลปคู่

รูปที่ 2.37 เป็นรูปแสดงหลักการทำงานของวงจรแปลงสัญญาณแอนาลอกเป็นดิจิตอล แบบสโลปคู่ อินพุตของวงจรอินทิเกรเตอร์เป็นแรงดันไฟที่จะวัด E_i และมีอีกอินพุตหนึ่งเป็น แรงดันไฟมาตรฐาน E_{REF} อินพุตทั้งสองนี้จะมีขั้วสลับกันเสมอ และจะผลัดกันต่อเข้ากับ วงจรอินทิเกรเตอร์ ทำให้มีการอินทิเกรตขึ้น และลงเป็นจังหวะอยู่ตลอดเวลา เอาต์พุต E_0 ของวงจรอินทิเกรเตอร์จะต่อเข้ากับวงจรเปรียบเทียบ ซึ่งทำหน้าที่ตรวจจับว่าแรงดัน E_0 เมื่อใด เป็น 0 โวลต์

วงจรควบคุมในวงจร แปลงสัญญาณแอนาลอกเป็นดิจิตอล นี้เป็นวงจรดิจิตอล ทำหน้าที่ควบคุมการทำงานของวงจรทั้งหมดที่สำคัญ จะควบคุมสวิตช์ S_1 และ S_2 เพื่อต่อ อินพุตให้กับวงจรอินทิเกรเตอร์

การทำงานของวงจรเริ่มจาก เมื่อแรงดัน $E_0 = 0$ โวลต์ วงจรควบคุมจะปิดสวิตช์ เพื่อให้ แรงดันที่จะวัด E_i ต่อเข้ากับวงจรอินทิเกรเตอร์ วงจรควบคุมจะปล่อยให้วงจรอินทิเกรเตอร์ทำ การอินทิเกรตสัญญาณ E_i เป็นระยะเวลา t_1 วินาที การจับเวลา t_1 นี้ ทำได้ไม่ยากนัก โดยทั่วไป มักจะใช้วงจรนับพัลส์ที่มีความถี่คงที่ จนได้ค่าที่กำหนดไว้ เช่น นับพัลส์ความถี่ 10 กิโลเฮิรตซ์ ให้ได้ 1000 ลูก จะใช้เวลา 0.1 วินาที เป็นต้น

เมื่อครบเวลา t_1 วงจรควบคุมจะเปิดสวิตช์ S_1 ขณะแรงดันเอาต์พุตของอินทิเกรเตอร์ E_0 จะมีค่าแปรผันกับแรงดัน เช่น ถ้า $E_i = 1$ โวลต์ ให้ $E_0 = 1.5$ โวลต์ ถ้า $E_i = 2$ โวลต์ จะได้ $E_0 = -3.0$ โวลต์ เป็นต้น จากนั้น วงจรควบคุมจะปิดสวิตช์ S_2 เพื่อต่อแรงดัน ไฟมาตรฐาน E_{REF} จะมีขั้วตรงข้ามกับ E_i แล้วสมมติให้ E_{REF} เป็นแรงดันลบ ตอนนี้ วงจรอินทิเกรตจะอินทิเกรต สัญญาณทำให้เกิดเส้นตรงที่มีสโลปตรงข้าม แรงดัน E_0 จะเพิ่มขึ้นเรื่อยๆ จนในที่สุด




รูปที่ 2.36 รูปคลื่นขาออกของวงจรอินทิเกรเตอร์

$E_0 = 0$ โวลต์ ในช่วงเวลานี้ สมมติว่าใช้เวลา t_2 ขณะเดียวกัน วงจรนับจะนับพัลส์ไปเรื่อยๆ เมื่อ $E_0 = 0$ โวลต์ วงจรเปรียบเทียบจะตรวจจับเหตุการณ์นี้ แล้วส่งสัญญาณไปยังวงจรควบคุม วงจรควบคุมจะเปิดสวิตช์ S_2 และให้วงจรมหุคนับพัลส์ ค่าที่นับได้ในวงจรมหุค ในขณะนั้น จะเท่ากับค่าแรงดันที่ต้องการวัดพอดี

ที่เป็นช่วงนี้ เพราะว่าแรงดัน E_{REF} มีค่าคงที่ ช่วงเวลา t_2 ในการอินทิเกรตสัญญาณจนแรงดันเป็นศูนย์จะแปรผันกับแรงดันขาเข้า E_i ถ้า E_i มีค่ามากกว่า E_0 หลังจากการอินทิเกรตครั้งแรกจะมาก จึงใช้เวลา $t_2 = 1.5 t_1$ หรือเท่ากับการนับพัลส์ 1500 ลูก สังเกตเห็นว่าค่านับพัลส์นี้ตรงกับค่าแรงดัน E_i ซึ่งเป็นแรงดันที่ต้องการวัด เช่น $E_i = 1.000$ โวลต์ ได้ค่านับ 1000 และ $E_i = 1.5000$ โวลต์ ได้ค่านับ 1500 เป็นต้น

ค่านับของวงจรมหุคนี้สามารถส่งออกไปที่แลตช์ (Latch) และถอดรหัสเพื่อแสดงผลด้วย LED 7 ส่วนอีกทีหนึ่ง ทำให้สามารถอ่านค่าแรงดันเป็นตัวเลขได้โดยตรง




รูปที่ 2.37 หลักการทำงานของวงจร แปลงสัญญาณแอนะล็อกเป็นดิจิทัล แบบสโโลปคู่

ดิจิทัลมัลติมิเตอร์ที่มีขายตามท้องตลาดทั่วไปมักแสดงผลสูงสุดเป็น 1999 แสดงว่า t_2 จะเท่ากับการนับพัลส์ไม่เกิน 2000 ลูก ถ้าในวงจรเราใช้พัลส์ความถี่ 10 กิโลเฮิร์ตซ์ ในการวัดหนึ่งครั้งจะต้องมีการอินทิเกรต 2 ครั้ง กินเวลา $t_1 + t_2$ หรือเท่ากับการนับพัลส์จำนวนสูงสุดไม่เกิน 1000 + 2000 ลูก ซึ่งจะกินเวลา 0.3 วินาที นับว่าเป็นเวลาที่ยาวนานพอสมควร ในหนึ่งวินาทีจะวัดได้ไม่เกิน 3 ครั้ง ถ้าเป็นดิจิทัลมัลติมิเตอร์ที่แสดงผลสูงสุดเป็น 19999 ยังมีกรนับพัลส์เป็นจำนวนมากขึ้นถึง 10 เท่า ถ้าใช้พัลส์ความถี่ 10 กิโลเฮิร์ตซ์เท่าเดิม จะต้องใช้เวลาถึง 3 วินาที ในการวัดหนึ่งครั้งซึ่งยาวนานเกินไป ดังนั้น ต้องเพิ่มความถี่ของพัลส์ให้สูงขึ้น เช่น 100 กิโลเฮิร์ตซ์ เป็นต้น

บทที่ 3

การออกแบบ การสร้าง และการทำงาน

3.1 การทำงานของวงจรวีเอสดับเบิลวอร์




รูปที่ 3.1 วงจรวีเอสดับเบิลวอร์

จากรูปที่ 3.1 เป็นการทำงานของวงจรวีเอสดับเบิลวอร์จะใช้ขดลวดสมมูลกับคลื่นอาร์เอฟ โดยการนำเอาแกนขดลวดเบอร์ FT 50-61 พันด้วยลวดทองแดงอำพันยาจำนวน 24 รอบ โดยใช้ขนาดของขดลวดเท่าใดก็ได้ให้เหมาะสมกับแกน และในการพันขดลวดควรกระจายให้ครอบคลุมทั่วแกนแล้วทำการดึงแกนออก ซึ่งจะได้เป็นขดลวดของแกนสายอากาศ ขดพันกันอย่างเป็นระเบียบจากนั้นนำสายขนาด RG-8U ความยาว 1 นิ้ว สอดเข้าที่ช่องแกนของขดลวด และปอกปลายสายให้มีความยาว 1/8 นิ้ว และถักไดอิเล็กทริกเป็นเปียทั้งสองด้าน และนำปลายด้านหนึ่งของขดลวด T1 ต่อลงกราวด์ร่วมกับไดอิเล็กทริกของสาย RG-8U ส่วนปลายอีกด้านหนึ่งต่อเข้ากับไดโอด 1N34A เพื่อทำหน้าที่ในการจัดเรียงกระแสสัญญาณอาร์เอฟให้เป็นแรงดันไฟตรง แรงดันที่ออกจากขดลวด T1 จะเป็นแรงดันที่เกิดจากคลื่นเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ด้านสะท้อนกลับ ส่วนแรงดันคลื่นด้านตรงเกิดจากขดลวด T2 โดยปลายด้านหนึ่งของขดลวด ต่อเข้ากับสายโคแอกเซียลตามรูปวงจร และปลายอีกด้านต่อลงกราวด์ โดยสายโคแอกเซียลที่ ต่อผ่านขดลวด T2 นี้จะต่อ R 51 โอห์ม ลงกราวด์ทั้งสองด้าน และต่อไดโอดเบอร์ 1N34A ที่ ออกจากสายโคแอกเซียล จากนั้นจะใช้ C 0.01 ไมโครฟารัด และขดลวด 47 ไมโครเฮ็นรี่ เป็น ตัวจัดเรียงกระแสให้เป็นไฟตรงมากยิ่งขึ้น ที่ปลายสายโคแอกเซียลที่ผ่านขดลวด T1 ทั้งสอง ข้างจะต่อคอนเน็คเตอร์สำหรับเชื่อมต่อกับเครื่องส่ง และสายอากาศ ในการสร้างนั้นจะใช้ แผ่นเหล็กครอบวงจรเพื่อป้องกันคลื่นไปรบกวนส่วนอื่นของวงจร ดังนั้นวงจรจะได้รับแรงดัน ไฟตรงที่เกิดจากคลื่นด้านไฟตรง และคลื่นด้านสะท้อนกลับซึ่งค่าแรงดันจะแปรผันตาม ปริมาณของคลื่นทั้งสอง


3.2 การทำงานของวงจรบวกแรงดัน

จากรูปที่ 3.2 เป็นวงจรบวกแรงดัน ซึ่งทำการจัดให้เอาต์พุตมีอัตราขยายแรงดัน เท่ากับ 1 โดยจัดให้ $R_1 = R_2$ เมื่อมีสัญญาณเข้ามายังอินพุตที่ 1 และ 2 ออปแอมป์จะทำการบวก แรงดันของอินพุตทั้ง 2 แล้วแสดงค่าออกมาทางด้านเอาต์พุต โดยมีอัตราขยายแรงดันเท่ากับ 1 ในการกำหนดอัตราขยายแรงดันของวงจรมันขึ้นอยู่กับ VR เป็นตัวกำหนดเพื่อปรับแต่ง V_{out} ให้เหมาะสมกับการใช้งาน โดยให้ $V_1 + V_2 = V_{out}$



รูปที่ 3.2 วงจรบวกแรงดัน


3.3 การทำงานของวงจรถวลแรงดัน



รูปที่ 3.3 วงจรถวลแรงดัน

จากรูปที่ 3.3 เป็นวงจรถวลแรงดัน ซึ่งทำการจัดให้เอาต์พุตมีอัตราขยายแรงดันเท่ากับ 1 โดยจัดให้ $R_1 = R_2$ เมื่อมีสัญญาณเข้ามายังอินพุตที่ 1, 2, ออปแอมป์จะทำการเปรียบเทียบอินพุตทั้ง 2 โดย $V_2 - V_1 = V_{out}$ โดยมีอัตราขยายแรงดันเท่ากับ 1 ในการกำหนดอัตราขยายแรงดันของวงจรมันขึ้นอยู่กับ VR เป็นตัวกำหนด

3.4 การทำงานของวงจรถอนแรงดัน




รูปที่ 3.4 วงจรถอนแรงดัน

รูปที่ 3.4 เป็นการกลับค่าแรงดันที่ได้จากวงจรวก แล้วทำการหารสามเพื่อให้สามารถใช้กับการจัดค่าแอสดับบลิวาร์สูงๆ ได้เนื่องจากวงจรแปลงแอนะล็อกเป็นดิจิตอลมีแรงดันอ้างอิงไม่เกิน 5 โวลต์ และแรงดันอ้างอิงที่ได้จากแอสดับบลิวาร์มีค่าสูงสุดที่ 5 โวลต์ จึงจำเป็น

เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้สำหรับทางของ นนเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้เผยแพร่โดยไม่เสียค่าใช้จ่าย การค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต้องลดทอน ค่าแรงดันลงเพื่อให้วงจรแปลงแอนะล็อกเป็นดิจิทัล สามารถแปลงสัญญาณเป็นดิจิทัลได้ เนื่องจาก วงจรแปลงแอนะล็อกเป็นดิจิทัลนั้นใช้แรงดันอ้างอิงที่ 5 โวลต์ เป็นค่าสูงสุดในการแปลงสัญญาณ V_{IN}


3.5 การทำงานของวงจรกลับเฟสแรงดัน



รูปที่ 3.5 กลับเฟสแรงดัน

รูปที่ 3.5 เป็นวงจรที่อาศัยการทำงานของวงจรขยายแบบกลับเฟส ซึ่งวงจรนี้จะมีอัตราขยายเป็นหนึ่ง คือค่า $R_i 10K = R_f 10K$ จึงเสมือนว่าวงจรไม่มีการขยาย แต่จะกลับเฟสแรงดันที่ได้จากอินพุต ถ้าอินพุตเป็นบวกจะได้เอาต์พุตเป็นลบ และถ้าอินพุตลบจะได้เอาต์พุตเป็นบวก

3.6 การทำงานของวงจรบัฟเฟอร์



รูปที่ 3.6 วงจรบัฟเฟอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นวงจรที่ทำให้ฮิมพีแคนซ์ของวงจรบวก และลบแรงดันเท่ากับเอสดับบลิวอาร์ที่วัดได้จะทำให้ไม่เกิดการโหลดแรงดันเอสดับบลิวอาร์ที่วัดได้ เพื่อไม่ให้ค่าแรงดันที่ได้เปลี่ยนไป และบัพเฟอร์ที่วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิตอลก็มีการทำงานเช่นเดียวกัน

3.7 การทำงานของวงจรแปลงแอนะล็อกเป็นดิจิตอล

การแปลงสัญญาณแอนะล็อกเป็นดิจิตอล ถ้าสัญญาณถูกแปลงเป็นจำนวนทางดิจิตอล โดยการสุ่ม หรือแซมปลิง ดังรูปที่ 3.7 ถ้ามีเอาต์พุต 8 เส้นเอาต์พุต แต่ละเส้นจะแสดงสถานะเป็น 1 หรือ 0 จะมีความแตกต่างทางรหัสไบนารีทั้งหมด 2^8 หรือ 256 รหัส

ค่าความละเอียด และความเที่ยงตรง


ค่าความละเอียดของตัวแปลงสัญญาณแอนะล็อกเป็นดิจิตอล จะอธิบายเป็นระยะห่างที่น้อยที่สุดของค่าแรงดันทางอินพุตที่เพิ่มขึ้น ซึ่งถูกกำหนดโดยตัวแปลงสัญญาณนั้น ระยะห่างยิ่งน้อยเท่าไร ค่าความละเอียดยิ่งสูงขึ้น โดยค่าความละเอียดแปรผันตรงกับจำนวนของบิตเอาต์พุต ถ้าตัวแปลงสัญญาณมีความแตกต่างทางรหัสเอาต์พุต 256 ระดับ ระดับสัญญาณอินพุตถูกแทนเป็นไบนารีจาก 00000000 ถึง 11111111 ถ้าข่านอินพุตเริ่มต้นจาก 0-5 V ค่าความละเอียดเท่ากับ

$$\frac{5V}{256} = 0.0195 V \quad (3.1)$$

ถ้าเอาต์พุตไบนารีเป็น 00000001 จะแทน 0.0195 V ในทำนองเดียวกันถ้าเอาต์พุตไบนารีเป็น 00000010 จะแทน 0.039 V และค่าอื่นๆ ตามลำดับ ถ้าต้องการทราบค่าไบนารีของ 3.042 จะมีค่าเท่ากับ

$$\frac{3.042V}{0.0195} = 156 \quad (3.2)$$

เมื่อทำการเปลี่ยนแปลงเป็นรหัสไบนารีมีค่าเท่ากับ 10011100




รูปที่ 3.7 สัญญาณแอนะล็อกจะถูกสุ่มที่ช่วงคลื่นเป็นระยะๆ

ไอซีแปลงรหัสสัญญาณแอนะล็อกเป็นดิจิตอล ADC 0801

ADC 0801 เป็นไอซีแปลงสัญญาณแอนะล็อกเป็นดิจิตอลขนาด 8 บิต ซึ่งตำแหน่งขาต่างๆ ของ ADC 0801 แสดงดังรูปที่ 3.8 สัญญาณนาฬิกาที่ใช้ในวงจรนี้ทำได้ 2 ทาง คือ ใช้สัญญาณนาฬิกาจากภายนอกค่า 100 ถึง 800 กิโลเฮิร์ต ป้อนเข้าขา 4 อีกวิธีหนึ่งคือ ใช้สัญญาณนาฬิกาจากภายในจากขา 19 โดยสามารถกำหนดสัญญาณนาฬิกาได้จาก RC ภายนอกโดยค่าความถี่หาได้จากสมการ

$$f = \frac{1}{1.1RC} \tag{3.3}$$

- f = ความถี่เอาต์พุตที่ได้ หน่วยเป็นเฮิร์ต
- R = ค่าความต้านทาน หน่วยเป็นโอห์ม
- C = ค่าตัวเก็บประจุ หน่วยเป็นฟารัด




รูปที่ 3.8 ไอซีแปลงสัญญาณแอนะล็อกเป็นดิจิตอลเบอร์ ADC 0801


ความถี่สัญญาณนาฬิกาที่มีค่ามากมีผลทำให้สัญญาณดิจิทัลทางเอาต์พุตใกล้เคียงกับสัญญาณแอนะล็อกทางอินพุตมากขึ้นด้วยดังแสดงในรูปที่ 3.9

ขา 5 ของไอซี ADC 0801 เป็นขา \overline{INTR} หรือบางทีเรียกว่า ขา EOC จะให้เอาต์พุตเป็นต่ำ เมื่อการแปลงเสร็จสิ้นสมบูรณ์ การกำหนดแรงดันอ้างอิงสามารถกำหนดได้ที่ขา 9 ถ้าต้องการแรงดันอ้างอิงที่ 3 โวลต์ จะต้องป้อนแรงดัน 1.5 โวลต์ ที่ขา 9

การให้ไอซีสามารถทำงานอย่างต่อเนื่องนั้น ขา \overline{CS} ขา \overline{RD} จะต้องต่อลงกราวด์ ส่วนขา \overline{WR} จะต้องต่อเข้ากับขา \overline{INTR} ดังแสดงดังรูปที่ 3.9 การต่อแบบนี้ทำให้เมื่อ \overline{INTR} อยู่ในสถานะ ต่ำ ขา \overline{WR} เป็น ต่ำ ด้วย ทำให้ไอซีถูกรีเซ็ต และ \overline{INTR} กลับมาอยู่ที่สถานะ HIGH อีกครั้ง ขา \overline{WR} จะกลายเป็น HIGH ไปด้วย การแปลงสัญญาณจะเริ่มต้นอีกครั้ง บางครั้งขบวนการเปลี่ยนสัญญาณอาจจะไม่ทำงาน ตอนเริ่มก็ได้ จึงต้องป้อนพัลส์ลบเข้าทางขา \overline{WR} เพื่อให้ไอซีเริ่มทำงาน



รูปที่ 3.9 การต่อ ADC 0801 ให้ใช้งานอย่างต่อเนื่อง




รูปที่ 3.10 การสุ่มสัญญาณอินพุตแอนะล็อกเร็วขึ้น ทำให้เอาต์พุตที่ถูกสร้างใหม่

โดยตัวแปลงสัญญาณดิจิทัลเป็นแอนะล็อกสมบูรณ์มากขึ้น

3.8 การทำงานของวงจร 8951 ต่อกับ แอล ซี ดี

จากรูปที่ 3.11 เป็นวงจรที่ทำการหารค่าของแรงดันที่ผ่านการแปลงสัญญาณจากแอนะล็อกเป็นดิจิทัลโดยรับค่าแรงดันจาก $f_w + R_w$ ทางพอร์ต 0 (ขา39 - ขา32) นำมาเป็นตัวตั้งของการหาร และรับค่าแรงดันจาก $f_w - R_w$ ทางพอร์ต 1 (ขา1 - ขา8) นำมาเป็นตัวหาร และเนื่องจากวงจรมีไม่ได้ทำการต่อหน่วยความจำภายนอกจึงต้องต่อขา E/A (ขา31) ของ IC 8951 กับไฟบวกของวงจรเพื่อให้ ขา E/A (ขา31) มีสถานะลอจิกเป็น 1

การต่อ แอล ซี ดี จะให้พอร์ต 2 (ขา21-28) เป็นพอร์ตที่ใช้ในการส่งข้อมูลผลการหารออกมา และใช้พอร์ต 3.3-3.5 เป็นพอร์ตสำหรับ R/W, EA, RS ของ แอล ซี ดี



รูปที่ 3.11 วงจรการทำงานของ 8951

บทที่ 4

การทดลอง และผลการทดลอง

ในการทดลองที่จัดทำขึ้นนี้ จะต้องใช้อุปกรณ์ประกอบการทดลองต่างๆ ดังนี้ คือ เครื่องส่งวิทยุ เครื่องเอสดับบลิวอาร์ ชุดดิจิตอลเอสดับบลิวอาร์มิเตอร์ ตัวถาระเทียม สายอากาศชนิดต่างๆ โดยแบ่งการทดลองออกเป็น 4 การทดลอง ได้แก่ ตัวถาระเทียม, สายอากาศยาคี 7E, สายอากาศ ZL -5E spatial, และสายอากาศแบบซีโหลด

4.1 การทดลองวัดค่าเอสดับบลิวอาร์ โดยใช้ตัวถาระเทียม


4.1.1 การทดลองวัดค่าเอสดับบลิวอาร์จากตัวถาระเทียม โดยใช้เครื่องเอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX-200

ลำดับขั้นตอนการทดลอง

1. ประกอบเครื่องส่งวิทยุ และตัวถาระเทียม เข้ากับชุดเอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX-200 โดยใช้สายนำสัญญาณ RG-8 ต่อระหว่างจุด ANT ของชุดเอสดับบลิวอาร์ กับตัวถาระเทียม
2. ใช้สายนำสัญญาณ RG-8 ต่อระหว่างจุด TX ของชุดเอสดับบลิวอาร์ กับเครื่องส่งวิทยุ
3. ต่อแหล่งจ่ายไฟ 13.8 โวลต์ เข้ากับเครื่องส่งวิทยุ
4. ต่อสายไฟเข้ากับขั้ว AC 220 โวลต์
5. เปิดสวิตช์ของเครื่องส่งวิทยุ
6. ชุดเอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX -200
 - 6.1 เลื่อนสวิตช์เลือกกำลังไปที่ 200. วัตต์
 - 6.2 ปรับสวิตช์เครื่องส่งวิทยุไปที่ตำแหน่ง HI
 - 6.3 เลื่อนสวิตช์ฟังก์ชันไปที่ตำแหน่ง CAL และกดคีย์เครื่องส่งวิทยุ ปรับปุ่ม CAL เพื่อให้เข็มมาอยู่ที่ตำแหน่ง CAL
 - 6.4 เลื่อนสวิตช์ฟังก์ชันมาที่ตำแหน่ง SWR กดคีย์เครื่องส่งวิทยุ และทำการอ่านค่าเอสดับบลิวอาร์

ผลการทดลอง

รูปที่ 4.1 แสดงค่าเอสดับบลิวอาร์ที่วัดได้ จากตัวภาระเทียม โดยใช้เครื่องเอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX-200



รูปที่ 4.1 ค่าเอสดับบลิวอาร์ที่วัดได้จาก เอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX-200

4.1.2 การทดลองวัดค่าเอสดับบลิวอาร์จากตัวภาระเทียม โดยใช้ชุดดิจิตอลเอสดับบลิวอาร์มิเตอร์

ลำดับขั้นการทดลอง

1. ประกอบเครื่องส่งวิทยุ และตัวภาระเทียม เข้ากับชุดเอสดับบลิวอาร์มิเตอร์ โดยใช้สายนำสัญญาณ RG-8 ต่อระหว่างจุด ANT ของชุดดิจิตอลเอสดับบลิวอาร์มิเตอร์ กับตัวภาระเทียม
2. ใช้สายนำสัญญาณ RG-8 ต่อระหว่างจุด TX ของชุดดิจิตอลเอสดับบลิวอาร์มิเตอร์ กับเครื่องส่งวิทยุ
3. ต่อแหล่งจ่ายไฟ 13.8 โวลต์ เข้ากับเครื่องส่งวิทยุ
4. ต่อสายไฟเข้ากับขั้ว AC 220 โวลต์
5. เปิดสวิทช์ของเครื่องส่งวิทยุ
6. เปิดสวิทช์ชุด ดิจิตอลเอสดับบลิวอาร์มิเตอร์

7. กดปุ่ม รีเซ็ต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8. กคดีย์ของเครื่องส่งวิทยุ เพื่อวัดค่า เอสดับบลิวอาร์ ค่าเอสดับบลิวอาร์ที่ได้จะแสดงผลที่หน้าจอ

ผลการทดลอง

รูปที่ 4.2 แสดงค่าเอสดับบลิวอาร์ที่วัดได้จากตัวภาชนะเทียม โดยใช้คิตจิจิตอลเอสดับบลิวอาร์ มิเตอร์



รูปที่ 4.2 ค่าเอสดับบลิวอาร์ที่วัดได้จากชุดคิตจิจิตอลเอสดับบลิวอาร์มิเตอร์

4.2 การทดลองวัดค่าเอสดับบลิวอาร์ โดยใช้สายอากาศยาภิ 7E

4.2.1 การทดลองวัดค่าเอสดับบลิวอาร์จากสายอากาศยาภิ 7E โดยใช้เครื่องเอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX-200

ลำดับขั้นการทดลอง

1. ประกอบเครื่องส่งวิทยุ และสายอากาศยาภิ 7E เข้ากับชุดเอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX-200 โดยใช้สายนำสัญญาณ RG-8 ต่อระหว่างจุด ANT ของ ชุดเอสดับบลิวอาร์ กับสายอากาศยาภิ 7 E
2. ใช้สายนำสัญญาณ RG-8 ต่อระหว่างจุด TX ของชุดเอสดับบลิวอาร์ กับเครื่องส่งวิทยุ
3. ต่อแหล่งจ่ายไฟ 13.8 โวลต์ เข้ากับเครื่องส่งวิทยุ
4. ต่อสายไฟเข้ากับขั้ว AC 220 โวลต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. เปิดสวิตช์ของเครื่องส่งวิทยุ

6. ชุดเอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX-200

6.1 เลื่อนสวิตช์เลือกกำลังไปที่ 200 วัตต์

6.2 ปรับสวิตช์เครื่องส่งวิทยุไปที่ตำแหน่ง HI

6.3 เลื่อนสวิตช์ฟังก์ชันไปที่ตำแหน่ง CAL และกดคีย์เครื่องส่งวิทยุ ปรับปุ่ม CAL เพื่อให้เข็มมาอยู่ที่ตำแหน่ง CAL

6.4 เลื่อนสวิตช์ฟังก์ชันมาที่ตำแหน่ง SWR กดคีย์เครื่องส่งวิทยุ และทำการอ่านค่าเอสดับบลิวอาร์

ผลการทดลอง

รูปที่ 4.3 แสดงค่าเอสดับบลิวอาร์ที่วัดได้ จากสายอากาศยาคิ 7E โดยใช้เครื่องเอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX-200



รูปที่ 4.3 ค่าเอสดับบลิวอาร์ที่วัดได้จาก เอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX-200

4.2.2 การทดลองวัดค่าเอสดับบลิวอาร์จากสายอากาศยาคิ 7E โดยใช้ชุดคิจิตอล เอสดับบลิวอาร์มิเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลำดับขั้นตอนการทดลอง

1. ประกอบเครื่องส่งวิทยุ และสายอากาศยาคี 7E เข้ากับชุดเอสดับบลิวอาร์มิเตอร์ โดยใช้สายนำสัญญาณ RG-8 ต่อระหว่างจุด ANT ของชุดคิจิตอลเอสดับบลิวอาร์มิเตอร์ กับสายอากาศยาคี 7E

2. ใช้สายนำสัญญาณ RG-8 ต่อระหว่างจุด TX ของชุดคิจิตอลเอสดับบลิวอาร์มิเตอร์ กับเครื่องส่งวิทยุ

3. ต่อแหล่งจ่ายไฟ 13.8 โวลต์ เข้ากับเครื่องส่งวิทยุ

4. ต่อสายไฟเข้ากับขั้ว AC 220 โวลต์

5. เปิดสวิตช์ของเครื่องส่งวิทยุ

6. เปิดสวิตช์ชุด คิจิตอลเอสดับบลิวอาร์มิเตอร์

7. กดปุ่ม รีเซ็ต

8. กดคีย์ของเครื่องส่งวิทยุ เพื่อวัดค่า เอสดับบลิวอาร์ ค่าเอสดับบลิวอาร์ที่ได้จะแสดง

ผลที่หน้าจอ

ผลการทดลอง

รูปที่ 4.4 แสดงค่าเอสดับบลิวอาร์ที่วัดได้ จากสายอากาศยาคี 7E โดยใช้คิจิตอลเอสดับบลิวอาร์มิเตอร์



รูปที่ 4.4 ค่าเอสดับบลิวอาร์ที่วัดได้จากชุดคิจิตอลเอสดับบลิวอาร์มิเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 การทดลองวัดค่าเอสดับบลิวอาร์ โดยใช้สายอากาศ ZL-5E spatial

4.3.1 การทดลองวัดค่าเอสดับบลิวอาร์จากสายอากาศ ZL-5E spatial โดยใช้เครื่องเอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX-200

ลำดับขั้นการทดลอง

1. ประกอบเครื่องส่งวิทยุ และสายอากาศ ZL-5E spatial เข้ากับชุดเอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX-200 โดยใช้สายนำสัญญาณ RG-8 ต่อระหว่างจุด ANT ของ ชุดเอสดับบลิวอาร์ กับสายอากาศ ZL-5E spatial

2. ใช้สายนำสัญญาณ RG-8 ต่อระหว่างจุด TX ของชุดเอสดับบลิวอาร์ กับเครื่องส่งวิทยุ

3. ต่อแหล่งจ่ายไฟ 13.8 โวลต์ เข้ากับเครื่องส่งวิทยุ

4. ต่อสายไฟเข้ากับขั้ว AC 220 โวลต์

5. เปิดสวิทช์ของเครื่องส่งวิทยุ

6. ชุดเอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX -200

6.1 เลื่อนสวิทช์เลือกกำลังไปที่ 200 วัตต์

6.2 ปรับสวิทช์เครื่องส่งวิทยุไปที่ตำแหน่ง HI

6.3 เลื่อนสวิทช์ฟังก์ชันไปที่ตำแหน่ง CAL และกดคีย์เครื่องส่งวิทยุ ปรับปุ่ม CAL เพื่อให้เข็มมาอยู่ที่ตำแหน่ง CAL

6.4 เลื่อนสวิทช์ฟังก์ชันมาที่ตำแหน่ง SWR กดคีย์เครื่องส่งวิทยุ และทำการอ่านค่าเอสดับบลิวอาร์.

ผลการทดลอง

รูปที่ 4.5 แสดงค่าเอสดับบลิวอาร์ที่วัดได้ จากสายอากาศ ZL-5E spatial โดยใช้เครื่องเอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX-200



รูปที่ 4.5 ค่าเอสดับบลิวอาร์ที่วัดได้จาก เอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX-200

4.3.2 การทดลองวัดค่าเอสดับบลิวอาร์จากสายอากาศ ZL-5E spatial โดยใช้ชุดดิจิตอล เอสดับบลิวอาร์มิเตอร์

ลำดับขั้นการทดลอง

1. ประกอบเครื่องส่งวิทยุ และสายอากาศ ZL-5E spatial เข้ากับชุดเอสดับบลิวอาร์ มิเตอร์ โดยใช้สายนำสัญญาณ RG-8 ต่อระหว่างจุด ANT ของชุดดิจิตอลเอสดับบลิวอาร์มิเตอร์ กับสายอากาศ ZL-5E spatial
2. ใช้สายนำสัญญาณ RG-8 ต่อระหว่างจุด TX ของชุดดิจิตอลเอสดับบลิวอาร์มิเตอร์ กับเครื่องส่งวิทยุ
3. ต่อแหล่งจ่ายไฟ 13.8 โวลต์ เข้ากับเครื่องส่งวิทยุ
4. ต่อสายไฟเข้ากับขั้ว AC 220 โวลต์
5. เปิดสวิตช์ของเครื่องส่งวิทยุ
6. เปิดสวิตช์ชุด ดิจิตอลเอสดับบลิวอาร์มิเตอร์
7. กดปุ่ม รีเซ็ต
8. กดคีย์ของเครื่องส่งวิทยุ เพื่อวัดค่า เอสดับบลิวอาร์ ค่าเอสดับบลิวอาร์ที่ได้จะแสดง

ผลที่หน้าจอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลอง

รูปที่ 4.6 แสดงค่าเอสดับบลิวอาร์ที่วัดได้จากสายอากาศ ZL-5E spatial โดยใช้ดิจิทัลเอสดับบลิวอาร์ มิเตอร์



รูปที่ 4.6 ค่าเอสดับบลิวอาร์ที่วัดได้จากชุดดิจิทัลเอสดับบลิวอาร์มิเตอร์

4.4 การทดลองวัดค่าเอสดับบลิวอาร์ โดยใช้สายอากาศซีโหลด

4.4.1 การทดลองวัดค่าเอสดับบลิวอาร์จากสายอากาศซีโหลด โดยใช้เครื่องเอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX-200

ลำดับขั้นการทดลอง

1. ประกอบเครื่องส่งวิทยุ และสายอากาศซีโหลด เข้ากับชุดเอสดับบลิวอาร์ยี่ห้อ Diamond รุ่น SX-200 โดยใช้สายนำสัญญาณ RG-8 ต่อระหว่างจุด ANT ของ ชุดเอสดับบลิวอาร์ กับ สายอากาศซีโหลด

2. ใช้สายนำสัญญาณ RG-8 ต่อระหว่างจุด TX ของชุดเอสดับบลิวอาร์ กับเครื่องส่งวิทยุ

3. ต่อแหล่งจ่ายไฟ 13.8 โวลต์ เข้ากับเครื่องส่งวิทยุ

4. ต่อสายไฟเข้ากับขั้ว AC 220 โวลต์

5. เปิดสวิตช์ของเครื่องส่งวิทยุ

6. ชุดเอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX -200

6.1 เลื่อนสวิตช์เลือกกำลังไปที่ 200 วัตต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.2 ปรับสวิตช์เครื่องส่งวิทยุไปที่ตำแหน่ง HI

6.3 เลื่อนสวิตช์ฟังก์ชันไปที่ตำแหน่ง CAL และกดคีย์เครื่องส่งวิทยุ ปรับปุ่ม CAL เพื่อให้เข็มมาอยู่ที่ตำแหน่ง CAL

6.4 เลื่อนสวิตช์ฟังก์ชันมาที่ตำแหน่ง SWR กดคีย์เครื่องส่งวิทยุ และทำการอ่านค่าเอสดับบลิวอาร์

ผลการทดลอง

รูปที่ 4.7 แสดงค่าเอสดับบลิวอาร์ที่วัดได้ จากสายอากาศซีโพลด โดยใช้เครื่องเอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX-200



รูปที่ 4.7 ค่าเอสดับบลิวอาร์ที่วัดได้จาก เอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX-200

4.4.2 การทดลองวัดค่าเอสดับบลิวอาร์จากสายอากาศซีโพลด โดยใช้ชุดดิจิตอลเอสดับบลิวอาร์มิเตอร์


ลำดับขั้นตอนการทดลอง

1. ประกอบเครื่องส่งวิทยุ และสายอากาศซีโพลด์ เข้ากับชุดเอสดับบลิวอาร์มิเตอร์ โดยใช้สายนำสัญญาณ RG-8 ต่อระหว่างจุด ANT ของชุดดิจิตอลเอสดับบลิวอาร์มิเตอร์ กับสายอากาศซีโพลด์
2. ใช้สายนำสัญญาณ RG-8 ต่อระหว่างจุด TX ของชุดดิจิตอลเอสดับบลิวอาร์มิเตอร์ กับเครื่องส่งวิทยุ
3. ต่อแหล่งจ่ายไฟ 13.8 โวลต์ เข้ากับเครื่องส่งวิทยุ
4. ต่อสายไฟเข้ากับขั้ว AC 220 โวลต์
5. เปิดสวิตช์ของเครื่องส่งวิทยุ
6. เปิดสวิตช์ชุด ดิจิตอลเอสดับบลิวอาร์มิเตอร์
7. กดปุ่ม รีเซ็ต
8. กดคีย์ของเครื่องส่งวิทยุ เพื่อวัดค่า เอสดับบลิวอาร์ ค่าเอสดับบลิวอาร์ที่ได้จะแสดง

ผลที่หน้าจอ

ผลการทดลอง

รูปที่ 4.8 แสดงค่าเอสดับบลิวอาร์ที่วัดได้จากสายอากาศซีโพลด์โดยใช้ดิจิตอลเอสดับบลิวอาร์มิเตอร์



รูปที่ 4.8 ค่าเอสดับบลิวอาร์ที่วัดได้จากชุด ดิจิตอลเอสดับบลิวอาร์มิเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.5 การทดลองวัดค่าความเที่ยงตรงของดิจิตอลเอสดับบลิวอาร์มิเตอร์

ตารางที่ 4.1 ค่าความเที่ยงตรงของดิจิตอลเอสดับบลิวอาร์มิเตอร์

ค่ากระแสทาง ด้านหน้า	ค่ากระแส ที่สะท้อนกลับ	ค่าเอสดับบลิวอาร์ ที่วัดได้	ค่าเอสดับบลิวอาร์ ที่คำนวณได้
1.046	1.002	52.000	50.02439
1.102	1.002	26.4631	21.72165
1.197	1.002	11.1992	11.27692
1.300	1.002	8.250	7.724
1.402	1.002	6.0976	6.01
1.503	1.002	4.8937	5
1.600	1.002	4.3615	4.3455
1.705	1.002	3.773	3.8506
1.800	1.002	3.5099	3.5112
1.905	1.002	3.2148	3.2192
2.006	1.002	3.039	2.9960
2.100	1.002	2.8203	2.8251
2.205	1.002	2.6992	2.6672
2.303	1.002	2.5060	2.5403
2.409	1.002	2.3771	2.4243
2.507	1.002	2.3398	2.3315
2.602	1.002	2.2968	2.2525
2.702	1.002	2.1835	2.1788
2.801	1.002	2.1054	2.1139
2.902	1.002	2.0625	2.0547
3.008	1.002	2.000	1.9990
3.099	1.002	1.9609	1.9556

ตารางที่ 4.1 (ต่อ) ค่าความเที่ยงตรงของคิจิตคอลเอสดับบลิวอาร์มิเตอร์

ค่ากระแสนาง ด้านหน้า	ค่ากระแส ที่สะท้อนกลับ	ค่าเอสดับบลิวอาร์ ที่วัดได้	ค่าเอสดับบลิวอาร์ ที่คำนวณได้
3.200	1.002	1.9101	1.9117
3.299	1.002	1.8945	1.8772
3.408	1.002	1.8515	1.8329
3.505	1.002	1.7968	1.8006
3.605	1.002	1.7851	1.7701
3.702	1.002	1.7382	1.7422
3.799	1.002	1.7304	1.7164
3.902	1.002	1.6875	1.6910
4.07	1.002	1.6523	1.6531
4.12	1.002	1.6562	1.6427
4.2	1.002	1.6093	1.6266
4.31	1.002	1.6054	1.6058
4.41	1.002	1.5859	1.5880
4.51	1.002	1.5564	1.5712
4.60	1.002	1.5178	1.5569
4.71	1.002	1.4982	1.5404
4.81	1.002	1.4865	1.5262
4.9	1.002	1.4709	1.5141
5.0	1.002	1.4631	1.5012
5.1	1.002	1.4357	1.4890
5.22	1.002	1.4318	1.4751
5.3	1.002	1.4240	1.4662
5.41	1.002	1.4123	1.454

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.1 (ต่อ) ค่าความเที่ยงตรงของคิจิตอลเอสดับบลิวอาร์มิเตอร์

ค่ากระแสนทาง ด้านหน้า	ค่ากระแส ที่สะท้อนกลับ	ค่าเอสดับบลิวอาร์ ที่วัดได้	ค่าเอสดับบลิวอาร์ ที่คำนวณได้
5.5	1.002	1.4045	1.4455
5.6	1.002	1.4045	1.4358
5.7	1.002	1.3849	1.4265
5.8	1.002	1.3771	1.4176
5.9	1.002	1.3693	1.4099
6.01	1.002	1.3615	1.4001
6.1	1.002	1.3615	1.4001
6.21	1.002	1.3537	1.3847
6.3	1.002	1.3381	1.3775
6.4	1.002	1.3671	1.3712
6.31	1.002	1.3593	1.36383
6.60	1.002	1.3554	1.3579
6.70	1.002	1.3554	1.3517
6.80	1.002	1.3476	1.3456
6.9	1.002	1.3437	1.3397
7.0	1.002	1.3398	1.3341
7.1	1.002	1.3242	1.3286
7.21	1.002	1.3281	1.3228
7.3	1.002	1.3464	1.3181
7.4	1.002	1.3085	1.3132
7.5	1.002	1.3046	1.3084
7.6	1.002	1.3007	1.3037
7.71	1.002	1.2929	1.2987

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.1 (ต่อ) ค่าความเที่ยงตรงของเอสดับบลิวอาร์มิเตอร์

ค่ากระแสน้ำ ด้านหน้า	ค่ากระแส ที่สะท้อนกลับ	ค่าเอสดับบลิวอาร์ ที่วัดได้	ค่าเอสดับบลิวอาร์ ที่คำนวณได้
7.80	1.002	1.2929	1.2987
7.90	1.002	1.2929	1.2905
8.00	1.002	1.2812	1.286
8.10	1.002	1.2812	1.2823
8.2	1.002	1.2734	1.2784
8.3	1.002	1.2773	1.2745
8.4	1.002	1.2734	1.2708
8.5	1.002	1.2095	1.2672
8.6	1.002	1.2656	1.2637
8.7	1.002	1.2617	1.2603
8.8	1.002	1.2578	1.2569
8.90	1.002	1.2500	1.2537
9.0	1.002	1.2500	1.2505
9.1	1.002	1.2500	1.2505
9.2	1.002	1.2500	1.2505
9.3	1.002	1.2500	1.2505
9.4	1.002	1.2500	1.2505
9.5	1.002	1.1678	1.2350
9.6	1.002	1.1562	1.2330
9.7	1.002	1.1406	1.2301
9.8	1.002	1.1328	1.2277
9.9	1.002	1.1210	1.2252
10	1.002	1.1210	1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.6 การทดลองวัดค่าความเที่ยงตรงของ เอสดับบลิวอาร์มิเตอร์

ตารางที่ 4.2 ค่าความเที่ยงตรงของเอสดับบลิวอาร์มิเตอร์

ค่ากระแสน้ำ ด้านหน้า	ค่ากระแส ที่สะท้อนกลับ	ค่าเอสดับบลิวอาร์ ที่วัดได้	ค่าเอสดับบลิวอาร์ ที่คำนวณได้
1.302	1.002	10 - α	7.724
1.400	1.002	9.50	6.010
1.500	1.002	7.50	5.000
1.600	1.002	5.60	4.345
1.703	1.002	5.20	3.850
1.803	1.002	4.70	3.511
1.904	1.002	4.00	3.219
2.0	1.002	3.80	2.996
2.1	1.002	3.50	2.825
2.2	1.002	3.20	2.667
2.308	1.002	3.00	2.540
2.4	1.002	2.90	2.424
2.5	1.002	2.70	2.331
2.601	1.002	2.60	2.525
2.701	1.002	2.50	2.178
2.8	1.002	2.45	2.113
2.9	1.002	2.40	2.054
3	1.002	2.30	1.999
3.102	1.002	2.30	1.955
3.20	1.002	2.20	1.911
3.30	1.002	2.10	1.872
3.40	1.002	2.00	1.832

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งาน เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ในกระบวนการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.2 (ต่อ) ค่าความเที่ยงตรงของเอสดับบลิวอาร์มิเตอร์

ค่ากระแสทาง ด้านหน้า	ค่ากระแส ที่สะท้อนกลับ	ค่าเอสดับบลิวอาร์ ที่วัดได้	ค่าเอสดับบลิวอาร์ ที่คำนวณได้
3.50	1.002	2.00	1.800
3.60	1.002	2.00	1.770
3.70	1.002	1.97	1.742
3.80	1.002	1.90	1.716
3.90	1.002	1.90	1.691
4.03	1.002	1.85	1.653
4.1	1.002	1.85	1.642
4.2	1.002	1.80	1.626
4.3	1.002	1.80	1.605
4.4	1.002	1.80	1.588
4.5	1.002	1.75	1.571
4.6	1.002	1.75	1.556
4.7	1.002	1.7	1.540
4.8	1.002	1.7	1.526
4.9	1.002	1.7	1.514
5.0	1.002	1.7	1.501
5.1	1.002	1.7	1.489
5.2	1.002	1.65	1.475
5.3	1.002	1.65	1.466
5.4	1.002	1.6	1.454
5.5	1.002	1.6	1.445
5.6	1.002	1.6	1.435
5.7	1.002	1.6	1.426

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.2 (ต่อ) ค่าความเที่ยงตรงของเอสดับบลิวอาร์มิเตอร์

ค่ากระแสทาง ด้านหน้า	ค่ากระแส ที่สะท้อนกลับ	ค่าเอสดับบลิวอาร์ ที่วัดได้	ค่าเอสดับบลิวอาร์ ที่คำนวณได้
5.8	1.002	1.6	1.417
5.9	1.002	1.6	1.409
6.0	1.002	1.55	1.400
6.1	1.002	1.5	1.400
6.2	1.002	1.5	1.384
6.3	1.002	1.5	1.377
6.4	1.002	1.5	1.371
6.5	1.002	1.5	1.363
6.6	1.002	1.5	1.357
6.7	1.002	1.5	1.351
6.8	1.002	1.5	1.346
6.9	1.002	1.5	1.339
7.0	1.002	1.5	1.334
7.1	1.002	1.45	1.328
7.2	1.002	1.45	1.322
7.3	1.002	1.45	1.361
7.4	1.002	1.4	1.313
7.5	1.002	1.4	1.308
7.6	1.002	1.4	1.303
7.7	1.002	1.4	1.298
7.8	1.002	1.4	1.298
7.9	1.002	1.4	1.290
8.0	1.002	1.4	1.286

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.2 (ต่อ) ค่าความเที่ยงตรงของเอสดับบลิวอาร์มิเตอร์

ค่ากระแสทาง ด้านหน้า	ค่ากระแส ที่สะท้อนกลับ	ค่าเอสดับบลิวอาร์ ที่วัดได้	ค่าเอสดับบลิวอาร์ ที่คำนวณได้
8.1	1.002	1.4	1.282
8.2	1.002	1.4	1.278
8.3	1.002	1.4	1.274
8.4	1.002	1.4	1.270
8.5	1.002	1.4	1.267
8.6	1.002	1.37	1.263
8.7	1.002	1.37	1.260
8.8	1.002	1.36	1.256
8.9	1.002	1.35	1.253
9.0	1.002	1.35	1.250
9.1	1.002	1.35	1.250
9.2	1.002	1.33	1.250
9.3	1.002	1.32	1.250
9.4	1.002	1.32	1.250
9.5	1.002	1.31	1.235
9.6	1.002	1.31	1.233
9.7	1.002	1.31	1.230
9.8	1.002	1.31	1.227
9.9	1.002	1.31	1.225
10.0	1.002	1.3	1.222
10.1	1.002	1.3	1.222
10.2	1.002	1.3	1.222
10.3	1.002	1.3	1.222

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.2 (ต่อ) ค่าความเที่ยงตรงของเอสดับบลิวอาร์มิเตอร์

ค่ากระแสทาง ด้านหน้า	ค่ากระแส ที่สะท้อนกลับ	ค่าเอสดับบลิวอาร์ ที่วัดได้	ค่าเอสดับบลิวอาร์ ที่คำนวณได้
10.4	1.002	1.3	1.222
10.5	1.002	1.3	1.222
10.6	1.002	1.3	1.222
10.7	1.002	1.3	1.222
10.8	1.002	1.3	1.222
10.9	1.002	1.3	1.222
11.0	1.002	1.3	1.222
11.1	1.002	1.3	1.222
11.2	1.002	1.3	1.222
11.3	1.002	1.3	1.222
11.4	1.002	1.3	1.222
11.5	1.002	1.3	1.222
11.6	1.002	1.3	1.222
11.7	1.002	1.3	1.222
11.8	1.002	1.3	1.222
11.9	1.002	1.3	1.222
12.0	1.002	1.25	1.182
12.4	1.002	1.25	1.182
12.3	1.002	1.25	1.182
12.4	1.002	1.25	1.182
12.5	1.002	1.25	1.182
12.6	1.002	1.25	1.182

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.2 (ต่อ) ค่าความเที่ยงตรงของเอสดับบลิวอาร์มิเตอร์

ค่ากระแสทาง ด้านหน้า	ค่ากระแส ที่สะท้อนกลับ	ค่าเอสดับบลิวอาร์ ที่วัดได้	ค่าเอสดับบลิวอาร์ ที่คำนวณได้
12.7	1.002	1.25	1.182
12.8	1.002	1.25	1.182
12.9	1.002	1.25	1.182
13.0	1.002	1.25	1.182

ผลการทดลอง

จากการทดลองที่ 4.5 ค่าเอสดับบลิวอาร์ที่วัดได้จากเครื่องดิจิทัลเอสดับบลิวอาร์มิเตอร์ เมื่อเทียบกับค่าเอสดับบลิวอาร์ที่คำนวณได้มีความผิดพลาด 2.504 เปอร์เซ็นต์ และในการทดลองที่ 4.6 ค่าเอสดับบลิวอาร์ที่วัดได้จากเครื่องเอสดับบลิวอาร์ ยี่ห้อ Diamond รุ่น SX-200 เมื่อเทียบกับค่าเอสดับบลิวอาร์ที่คำนวณได้มีความผิดพลาด 10.22 เปอร์เซ็นต์

บทที่ 5

บทสรุป ปัญหา แนวทางแก้ไข และพัฒนา

5.1 บทสรุป

ปฏิยานิพนธ์ ดิจิตอลเอสดับบลิวอาร์มิเตอร์นี้ นำเอาหลักการพื้นฐานในการหาค่า เอสดับบลิวอาร์ ซึ่งจะได้มาจากการนำค่าแรงดันของคลื่นด้านตรง บวกกับค่าแรงดันของ คลื่นสะท้อนกลับ แล้วนำค่าแรงดันนี้มาหารด้วย ค่าแรงดันของคลื่นด้านตรงลบกับค่าแรงดัน ของคลื่นสะท้อนกลับ ซึ่งจะแสดงผลค่าเอสดับบลิวอาร์ที่ได้ออกจากจอแสดงผลแบบผลึก เหลว

ส่วนที่สำคัญของเอสดับบลิวอาร์มิเตอร์นี้ คือ วงจรเอสดับบลิวอาร์จะทำการแปลง สัญญาณด้านตรง และสัญญาณสะท้อนกลับเป็นระดับแรงดันไฟตรง, วงจรบวก และลบ แรงดัน จะนำค่าแรงดันที่ได้จากวงจรเอสดับบลิวอาร์ มาทำการบวก ได้เป็นระดับแรงดัน ด้านตรงบวกกับระดับแรงดันด้านสะท้อนกลับ ซึ่งจะนำไปเป็นตัวตั้งในการหาร, วงจรลบ จะนำค่าแรงดันที่ได้จากวงจรเอสดับบลิวอาร์ มาทำการลบได้เป็นระดับแรงดันด้านตรงลบกับ ระดับแรงดันด้านสะท้อนกลับ ซึ่งจะนำไปเป็นตัวหารในการหาร, วงจรแปลงสัญญาณ แอนะล็อกเป็นสัญญาณดิจิตอล จะทำการแปลงระดับแรงดันที่ได้จากวงจรบวก และลบเป็น สัญญาณดิจิตอลขนาด 8 บิต, วงจรหารจะใช้ไมโครคอนโทรลเลอร์ ทำการหารสัญญาณ ดิจิตอลที่รับเข้ามาทั้งสองค่า ผลหารที่ได้จะเป็นค่า เอสดับบลิวอาร์ ซึ่งจะนำไปแสดงผลที่จอ ผลึกเหลว

จากการทำงานของวงจรต่าง ๆ เหล่านี้ จะทำให้สามารถ วัดค่าเอสดับบลิวอาร์ จาก ดิจิตอลเอสดับบลิวอาร์มิเตอร์ได้

5.2 ปัญหาที่เกิดขึ้นในการทำโครงงาน และแนวทางแก้ไข

1. จอแสดงผลแบบผลึกเหลวทนแรงดันไฟที่ได้ไม่มาก ทำให้เสียหายบ่อย

แนวทางแก้ไข ทำได้โดยการต่อซีเนอริไดโอด ขนาด 5 โวลต์ ครอบแหล่งจ่ายไฟ 5 โวลต์ จะทำให้แรงดันที่ป้อนเข้า จอแสดงผลนั้นไม่เกิน 5 โวลต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. ค่าที่เปลี่ยนแปลงไปเรื่อยๆ เกิดจากสัญญาณรบกวน ที่วงจรวก และลบ เมื่อไม่ได้ทำการวัดค่า เอสดับบลิวอาร์ จะยังคงมีระดับแรงดันออกมาจากวงจรวก, และลบ ทำให้วงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล ทำการแปลงสัญญาณเข้าสู่วงจรหารของ IC 8951 เกิดค่าของผลการแสดงทางหน้าจอ ซึ่งจะเปลี่ยนแปลงไปเรื่อยๆ ตามการเปลี่ยนแปลงของสัญญาณรบกวน

แนวทางแก้ไข ทำการใส่ C ค่า 0.1 ไมโครฟารัด ซึ่งทำหน้าที่จัดสัญญาณรบกวนที่เกิดจากเครื่องวัดค่าเอสดับบลิวอาร์

5.3 แนวการพัฒนา

1. สามารถวัดค่ากำลังของคลื่นทางด้านหน้า และทางด้านหลัง โดยแสดงผลเป็นดิจิทัล
2. ควรพัฒนาขนาดของเครื่องให้เล็กลง







ภาคผนวก ก

ส่วนประกอบของดิจิทัลเอสดีบีบลิวอาร์มิเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ก.1 แผงวงจรภาคแหล่งจ่ายกำลัง




รูปที่ ก.2 แผงวงจรบวก, วงจรลบ, วงจรลดทอนแรงดัน, และวงจรกลับเฟสแรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ก.3 แผงวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล และวงจรตามแรงดัน




รูปที่ ก.4 วงจรไมโครคอนโทรลเลอร์ 8951

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ก.5 วงจรเอสดับบลิวอาร์มิเตอร์



รูปที่ ก.6 การติดตั้งวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ก.7 หน้าปัทม์ของชุดดิจิทัลเอสดับบลิวอาร์มิเตอร์



รูปที่ ก.8 ตัวภาระเทียม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ก.9 สายอากาศ




รูปที่ ก.10 ชุดวิทยุรับส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ก.11 การติดตั้งชุดคิติดอลเอสดับบลิวอาร์มิเตอร์กับตัวภาระเทียม




รูปที่ ก.12 การติดตั้งชุดคิติดอลเอสดับบลิวอาร์มิเตอร์กับสายอากาศ 7E

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ก.13 การติดตั้งชุดดิจิทัลเอสดับบลิวอาร์กับสายอากาศ ZL 5E Spatial




รูปที่ ก.14 การติดตั้งชุดดิจิทัลเอสดับบลิวอาร์มิเตอร์กับสายอากาศซีโหลด


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ข.1 วงจรรวมคิจิตอลเอสดับบลิวอาร์มิเตอร์




รูปที่ ข.2 แผนผังการทำงานวงจรเอสดับบลิวอาร์มิเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ข.3 วงจรบวกแรงดัน




รูปที่ ข.4 วงจรลบแรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ข.5 วงจรลดทอนแรงดัน




รูปที่ ข.6 วงจรกลับเฟสแรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ ข.7 การแปลงสัญญาณแอนะล็อกเป็นดิจิตอล




รูปที่ ข.8 วงจรไมโครคอนโทรลเลอร์ 8951 ต่อกับ แอล ซี ดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ข.9 วงจรแหล่งจ่ายกำลัง




รูปที่ ข.10 สายวงจรพิมพ์ วงจรบวก, วงจรลบ, วงจรลดทอนแรงดัน และวงจรกลับเฟสแรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ ข.11 ลายวงจรพิมพ์ วงจรไมโครคอนโทรเลอร์ 8951



รูปที่ ข.12 ลายวงจรพิมพ์วงจรแปลงแอนะล็อกเป็นดิจิตอล และวงจรตามแรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. รายการอุปกรณ์วงจรบวกแรงดัน

R100k Ω	4	ตัว
R 10 k Ω	2	ตัว
R 1 M Ω	1	ตัว
VR 100 k Ω	1	ตัว
IC LF 353	1	ตัว

2. รายการอุปกรณ์วงจรลดทอนแรงดัน

R 100 k Ω	2	ตัว
VR 10 k Ω	2	ตัว
ICLF 353	1	ตัว

3. รายการอุปกรณ์วงจรกลับเฟสแรงดัน และวงจรตามแรงดัน

R 10 k Ω	1	ตัว
VR 100 k Ω	2	ตัว
VR 10 k Ω	1	ตัว
ICLF 353	3	ตัว

4. รายการอุปกรณ์ของวงจรแปลงสัญญาณแอนะล็อกเป็นดิจิทัล และวงจรไมโครคอนโทรลเลอร์ 8951

R 10 k Ω	3	ตัว
VR 20 k Ω	1	ตัว
RPACK 10 k Ω	1	ตัว
C 10 μ F	1	ตัว
C 30 pF	2	ตัว
C 120 pF	2	ตัว
IC 8951	1	ตัว
ICADC 0801	2	ตัว

5. รายการอุปกรณ์วงจรแหล่งจ่ายกำลัง

DIODE 1N4001	8	ตัว
C2200 μ F 50 V	3	ตัว
C2200 μ F 25 V	2	ตัว
C470 μ F 25 V	1	ตัว
C 0.01 μ F	3	ตัว
IC78015	1	ตัว
IC7805	1	ตัว
IC79015	1	ตัว






ภาคผนวก ง

แผนผังการทำงาน และโปรแกรมของชุดดิจิทัลเอสดับบลิวอาร์มีเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1 แผนผังการทำงาน

โปรแกรมของเครื่องวัดระดับบลิวอาร์แบบดิจิทัล

```

org    00h
xh    equ    69h
xl    equ    6ah
yh    equ    6bh
yl    equ    6ch
z0    equ    6dh
z1    equ    6eh
z2    equ    6fh
z3    equ    70h
zh    equ    6dh
zl    equ    6eh
zov   equ    0h
      call   clearlcd ; clear lcd and set start up
next:  mov    r0,#01h
      call   writeinst
      mov    r0,#81h
      call   writeinst
      mov    r0,#'S'
      call   writechar
      mov    r0,#'W'
      call   writechar
      mov    r0,#'R'
      call   writechar
      mov    r0,#' '
      call   writechar
      mov    r0,#'='
      call   writechar

```

```

mov    r0,#' '
call   writechar
mov    a,p0
cjne   a,#00h,der1
call   zero
der1:  mov    a,p1
cjne   a,#00h,der
call   INFINITE
der:   mov    a,p0 ; t
mov    40h,p1 ;d
mov    b,40h
div    ab
mov    41h,b
mov    dpl,a
call   HTOD
call   nar
mov    r0,#0c0h
call   writeinst
call   output
mov    r0,#'.'
Call   writechar
mov    a,41h
mov    b,#16
mul    ab
mov    xh,b
mov    xl,a
mov    yh,#00
mov    yl,40h
call   div16

```

```

mov 30h,z2
mov a,z0
mov b,#16
mul ab
mov xh,b
mov xl,a
mov yh,#00
mov yl,40h
call div16
mov 31h,z2
call adder
mov r3,37h
call output
mov r3,36h
call output
call delay1sec
ajmp next
Zero: mov r0,#87h
call writeinst
mov r0,#'0'
call writechar
mov r0,#0c0h
call writeinst
mov r0,#'0'
call writechar
mov r0,#'0'
call writechar
mov r0,#'.'
Call writechar

```

```

mov    r0,#'0'
call   writechar
mov    r0,#'0'
call   writechar
mov    r0,#'0'
call   writechar
mov    r0,#'0'
call   writechar
call   delay1sec
jmp    next
INFINITE:  mov    r0,#87h
call   writeinst
mov    r0,#'I'
call   writechar
mov    r0,#0c0h
call   writeinst
mov    r0,#'N'
call   writechar
mov    r0,#'F'
call   writechar
mov    r0,#'I'
call   writechar
mov    r0,#'N'
call   writechar
mov    r0,#'I'
call   writechar
mov    r0,#'T'
call   writechar
mov    r0,#'Y'

```

```

    call writechar
    call delay1sec
    jmp next
output: mov a,r3
        swap a
        anl a,#0fh
        lcall bcd
        mov r0,a
        call writechar
        mov a,r3
        ani a,#0fh
        lcall bcd
        mov r0,a
        call writechar
        ret
        ret
bcd: inc a
     movc a,@a+pc
     ret
     db '0123456789'
delay1sec:call delaykey
           call delaykey
           call delaykey
           call delaykey
           call delaykey
           ret
HTOD:clr a
      mov r1,a
      mov r2,a

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

mov r3,a
mov r4,#16 ; shift 16 bit
HTOD1:mov a,dpl
rlc a
mov dpl,a
mov a,dph
rlc a
mov dph,a
mov r5,#3 : add decimal
mov r0,#3 : index to r3
HTDD2:mov a,@r0
addc a,acc
da a
mov @r0,a
dec r0
djnz r5,htdd2
djnz r4,htod1
ret
nar: mov a,r2
anl a,#0fh
call bcd
mov r0,a
call writechar
ret
;registers used in 16 bit division
;bits
div16:
mov a,yh
orl a,yl

```

```

jnz    div_ok
setb   zov
ret
div_ok:
mov    r1,xh
mov    r0,xl
mov    xh,#0
mov    xl,#0
mov    r3,#0
mov    r2,#0
mov    r7,#16
div_loop:
clr    c
mov    a,r0
rlc    a
mov    r0,a
mov    a,r1
rlc    a
mov    r1,a
mov    a,xl
rlc    a
mov    xl,a
mov    a,xh
rlc    a
mov    xh,a
lcall  sub16
mov    c,zov
cpl    c
jnc    div_1

```

```

mov  xh,zh
mov  xl,zl
div_1:
mov  a,r2
rlc  a
mov  r2,a
mov  a,r3
rlc  a
mov  r3,a
djnz r7,div_loop
mov  z3,r3
mov  z2,r2
mov  z1,xh
mov  z0,xl
clr  zov
ret

```

;-register used in 16 bit subtraction

```

;-bits
sub16:
mov  a,xl
clr  c
subb a,yl
mov  zl,a
mov  a,xh
subb a,yh
mov  zh,a
mov  zov,c
ret

```

```
;***** clear LCD *****
```

```
clearlcd: clr p3.3;
```

```
clr p3.4
```

```
clr p3.5
```

```
;***** begin intialization
```

```
acall delay
```

```
mov p2,#38h
```

```
setb p3.5
```

```
clr p3.5
```

```
acall delay
```

```
mov p2,#38h
```

```
setb p3.5
```

```
clr p3.5
```

```
acall delay
```

```
mov p2,#38h
```

```
setb p3.5
```

```
clr p3.5
```

```
acall delay
```

```
;***** set up display *****
```

```
mov r0,#38h
```

```
acall writeinst
```

```
mov r0,#0Ch
```

```
acall writeinst
```

```
mov r0,#01h
```

```
acall writeinst
```

```
mov r0,#06h
```

```
acall writeinst
```

```
ret
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
;***** delay ****
```

```
delay:mov    dptr,#0h
loop:inc     dptr
mov         r1,dph
cjne       r1,#0bh,loop
ret
```

```
;*** write character to display **
```

```
writechar: acall busywait
```

```
clr        p3.4
setb       p3.3
mov        p2,r0
setb       p3.5
clr        p3.5
ret
```

```
;** write instruction to display **
```

```
writeinst: acall busywait
```

```
clr        p3.4
clr        p3.3
mov        p2,r0
setb       p3.5
clr        p3.5
ret
```

```
;** wait until module is ready **
```

```
busywait: mov p2,#0ffh
```

```
clr        p3.3
setb       p3.4
setb       p3.5
```

```
busy:jb p2.7,busy
```

```
clr        p3.5
```

```
ret
```

```
;_____ delay.asm 0.2 s _____
```

```
delaykey: mov dptr,#0ffffh
```

```
sub1: nop
```

```
nop
```

```
nop
```

```
djnz dpl,sub1
```

```
djnz dph,sub1
```

```
ret
```

```
;*****
```

```
adder: mov a,30h
```

```
cjne a,#0,na1
```

```
mov 32h,#00h
```

```
mov 33h,#00h
```

```
ajmp adder1
```

```
na1: mov a,30h
```

```
cjne a,#1,na2
```

```
mov 32h,#06h
```

```
mov 33h,#25h
```

```
ajmp adder1
```

```
na2: mov a,30h
```

```
cjne a,#2,na3
```

```
mov 32h,#12h
```

```
mov 33h,#50h
```

```
ajmp adder1
```

```
na3: mov a,30h
```

```
cjne a,#3,na4
```

```
mov 32h,#18h
```

```
mov 33h,#75h
```

```

    ajmp  adder1
na4:  mov  a,30h
      cjne a,#4,na5
      mov  32h,#25h
      mov  33h,#00h
      ajmp adder1
na5:  mov  a,30h
      cjne a,#5,na6
      mov  32h,#31h
      mov  33h,#25h
      ajmp adder1
na6:  mov  a,30h
      cjne a,#6,na7
      mov  32h,#33h
      mov  33h,#81h
      ajmp adder1
na7:  mov  a,30h
      cjne a,#7,na8
      mov  32h,#40h
      mov  33h,#06h
      ajmp adder1
na8:  mov  a,30h
      cjne a,#8,na9
      mov  32h,#46h
      mov  33h,#31h
      ajmp adder1
na9:  mov  a,30h
      cjne a,#9,na10
      mov  32h,#56h

```

```

mov 33h,#25h
ajmp adder1
na10: mov a,30h
      cjne a,#10,na11
      mov 32h,#62h
      mov 33h,#50h
      ajmp adder1
na11: mov a,30h
      cjne a,#11,na12
      mov 32h,#68h
      mov 33h,#75h
      ajmp adder1
na12: mov a,30h
      cjne a,#12,na13
      mov 32h,#75h
      mov 33h,#00h
      ajmp adder1
na13: mov a,30h
      cjne a,#13,na14
      mov 32h,#81h
      mov 33h,#25h
      ajmp adder1
na14: mov a,30h
      cjne a,#14,na15
      mov 32h,#87h
      mov 33h,#50h
      ajmp adder1
na15: mov a,30h
      cjne a,#15,adder1

```

```

mov 32h,#93h
mov 33h,#75h
adder1: mov a,31h
        cjne a,#0,nar1
        mov 34h,#00h
        mov 35h,#00h
        ajmp adder2
nar1:  mov a,31h
        cjne c,#1,nar2
        mov 34h,#00h
        mov 35h,#39h
        ajmp adder2
nar2:  mov a,31h
        cjne ,#2,nar3
        mov 34h,#00h
        mov 35h,#78h
        ajmp adder2
nar3:  mov a,31h
        cjne a,#3,nar4
        mov 34h,#01h
        mov 35h,#17h
        ajmp adder2
nar4:  mov a,31h
        cjne a,#4,nar5
        mov 34h,#01h
        mov 35h,#56h
        ajmp adder2
nar5:  mov a,31h
        cjne a,#5,nar6

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

mov 34h,#01h
mov 35h,#95h
ajmp adder2
nar6: mov a,31h
      cjne a,#6,nar7
      mov 34h,#02h
      mov 5h,#34h
      amp dder2
nar7: mov a,31h
      cjne a,#7,nar8
      mov 34h,#02h
      mov 35h,#73h
      ajmp adder2
nar8: mov a,31h
      cjne a,#8,nar9
      mov 34h,#03h
      mov 35h,#12h
      ajmp adder2
nar9: mov a,31h
      cjne a,#9,nar10
      mov 34h,#03h
      mov 35h,#51h
      ajmp adder2
nar10: mov a,31h
       cjne a,#10,nar11
       mov 34h,#03h
       mov 35h,#90h
       ajmp adder2
nar11: mov a,31h

```

```

    cjne    a,#11,nar12
    mov     34h,#04h
    mov     35h,#29h
    ajmp    adder2
nar12:  mov     a,31h
    cjne    a,#12,nar13
    mov     34h,#04h
    mov     35h,#68h
    ajmp    adder2
nar13:  mov     a,31h
    cjne    a,#13,nar14
    mov     34h,#05h
    mov     35h,#07h
    ajmp    adder2
nar14:  mov     a,31h
    cjne    a,#14,nar15
    mov     34h,#05h
    mov     35h,#46h
    ajmp    adder2
nar15:  mov     a,31h
    cjne    a,#15,adder2
    mov     34h,#05h
    mov     35h,#85h
adder2: clr     c
    mov     a,33h
    add     a,35h
    da      a
    mov     36h,a
    mov     a,32h

```

```
addc a,34h
da a
mov 37h,a
ret
$include "div16.asm"
$include "lcd1.asm"
$include "delay1.asm"
$include "adder.asm"
end
```






ภาคผนวก จ
คู่มือการใช้งาน ชุดดิจิทัลเอสดับบลิวอาร์มีเตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คู่มือการใช้งาน
เครื่องวัดเอสดับบลิวอาร์แบบดิจิทัล
DIGITAL SWR METER

ส่วนประกอบต่างๆ ของเครื่อง



ก) ด้านหน้าของเครื่อง



ข) ด้านหลังของเครื่อง

ส่วนประกอบต่างๆ ของเครื่องดิจิทัลเอสดับบลิวอาร์มิเตอร์

จากรูปที่ 1 แสดงส่วนประกอบต่างๆ ของเครื่องดิจิทัลเอสดับบลิวอาร์มิเตอร์ ซึ่งมี
ส่วนประกอบต่างๆ ดังต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- DISPLAY
- RESET
- POWER
- ANT
- TX
- AC 220 V

หน้าที่ของส่วนประกอบแต่ละส่วน

1. DISPLAY เป็นส่วนแสดงผลของเครื่อง
2. RESET เป็นส่วนที่ทำให้ขา WR ของ IC ADC 0801 มีสถานะเป็น 0 เพื่อให้พร้อมที่จะรับข้อมูล
3. POWER เป็นสวิตช์เปิดปิดเครื่อง
4. ANT เป็นจุดต่อจากเครื่องเอสดับบลิวอาร์ไปยังสายอากาศ
5. TX เป็นจุดต่อจากเครื่องเอสดับบลิวอาร์ไปยังเครื่องส่งวิทยุ ICOM-229E
6. AC 220 V เป็นจุดต่อสายไฟฟ้ากระแสสลับ 220 โวลต์

ขั้นตอนการใช้งานของเครื่อง ดิจิตอลเอสดับบลิวอาร์มิเตอร์ โดยใช้ตัวถ่วงเทียม

1. ทำการต่ออุปกรณ์ต่างๆ ให้เรียบร้อย โดยต่อตัวถ่วงเทียมแทนสายอากาศ ใช้สายขนาด RG - 8 ต่อกับขั้ว ANT จากนั้นต่อสายไปยังเครื่องส่งวิทยุ ใช้สายขนาด RG - 8 ต่อกับขั้ว TX และสายไฟสลับ 220 โวลต์ เข้าจุดต่อให้เรียบร้อย
2. สวิตช์ POWER เพื่อเปิดเครื่องให้ DISPLAY แสดงผล SWR = 000.0000 และกดสวิตช์ POWER ของเครื่องส่งวิทยุ
3. กดปุ่ม RESET เพื่อให้เครื่องพร้อมที่จะรับค่า SWR
4. กดคีย์ของเครื่องส่งวิทยุเพื่อให้ได้ค่า SWR แสดงที่ DISPLAY

ขั้นตอนการใช้งานของเครื่องดิจิตอลเอสดับบลิวอาร์มิเตอร์โดยใช้สายอากาศ

สายอากาศยาก็ 7E ความถี่ 145 - 146 เมกกะเฮิร์ต

1. ทำการต่ออุปกรณ์ต่างๆ ให้เรียบร้อย โดยต่อสายอากาศยาก็ 7E ใช้สายขนาด RG - 8 ต่อเข้ากับขั้ว ANT จากนั้นต่อเครื่องส่งวิทยุใช้สายขนาด RG - 8 ต่อกับขั้ว TX และสายไฟฟ้าสลับ 220 โวลต์ เข้ากับจุดต่อให้เรียบร้อย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. กดสวิทช์ POWER เพื่อเปิดเครื่องให้ DISPLAY แสดงผล SWR = 000.0000 และกดสวิทช์ POWER ของเครื่องส่งวิทยุ
3. กดปุ่ม RESET เพื่อให้เครื่องพร้อมที่จะรับค่า SWR
4. กดคีย์ ของเครื่องส่งวิทยุเพื่อให้ได้ค่า SWR แสดงที่ DISPLAY



>



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



December 1994

ADC0801/ADC0802/ADC0803/ADC0804/ADC0805 8-Bit μ P Compatible A/D Converters

General Description

The ADC0801, ADC0802, ADC0803, ADC0804 and ADC0805 are CMOS 8-bit successive approximation A/D converters that use a differential potentiometric ladder—similar to the 256R products. These converters are designed to allow operation with the NSC800 and INS8080A derivative control bus with TRI-STATE® output latches directly driving the data bus. These A/Ds appear like memory locations or I/O ports to the microprocessor and no interfacing logic is needed.

Differential analog voltage inputs allow increasing the common-mode rejection and offsetting the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding any smaller analog voltage span to the full 8 bits of resolution.

Features


- Compatible with 8080 μ P derivatives—no interfacing logic needed - access time - 135 ns
- Easy interface to all microprocessors, or operates "stand alone"

- Differential analog voltage inputs
- Logic inputs and outputs meet both MOS and TTL voltage level specifications
- Works with 2.5V (LM336) voltage reference
- On-chip clock generator
- 0V to 5V analog input voltage range with single 5V supply
- No zero adjust required
- 0.3" standard width 20-pin DIP package
- 20-pin molded chip carrier or small outline package
- Operates ratiometrically or with 5 V_{DC}, 2.5 V_{DC}, or analog span adjusted voltage reference

Key Specifications


- Resolution 8 bits
- Total error $\pm 1/4$ LSB, $\pm 1/2$ LSB and ± 1 LSB
- Conversion time 100 μ s

Typical Applications



TL/H/5671-1

8080 Interface



TL/H/5671-31

Error Specification (Includes Full-Scale, Zero Error, and Non-Linearity)

Part Number	Full-Scale Adjusted	V _{REF/2} = 2.500 V _{DC} (No Adjustments)	V _{REF/2} = No Connection (No Adjustments)
ADC0801	$\pm 1/4$ LSB		
ADC0802		$\pm 1/2$ LSB	
ADC0803	$\pm 1/2$ LSB		
ADC0804		± 1 LSB	
ADC0805			± 1 LSB

TRI-STATE® is a registered trademark of National Semiconductor Corp.
Z-80® is a registered trademark of Zilog Corp.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	± 18V
Power Dissipation	(Note 1)
Operating Temperature Range	0°C to +70°C
T _J (MAX)	150°C
Differential Input Voltage	± 30V
Input Voltage Range (Note 2)	± 15V
Output Short Circuit Duration	Continuous
Storage Temperature Range	-65°C to +150°C

Lead Temp. (Soldering, 10 sec.)	260°C
Soldering Information	
Dual-In-Line Package	
Soldering (10 sec.)	260°C
Small Outline Package	
Vapor Phase (60 sec.)	215°C
Infrared (15 sec.)	220°C
See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.	
ESD Tolerance (Note 7)	1700V
θ _{JA} M Package	TBD

DC Electrical Characteristics (Note 4)

Symbol	Parameter	Conditions	LF353			Units
			Min	Typ	Max	
V _{OS}	Input Offset Voltage	R _S = 10kΩ, T _A = 25°C Over Temperature		5	10 13	mV mV
ΔV _{OS} /ΔT	Average TC of Input Offset Voltage	R _S = 10 kΩ		10		μV/°C
I _{OS}	Input Offset Current	T _J = 25°C, (Notes 4, 5) T _J ≤ 70°C		25	100 4	pA nA
I _B	Input Bias Current	T _J = 25°C, (Notes 4, 5) T _J ≤ 70°C		50	200 8	pA nA
R _{IN}	Input Resistance	T _J = 25°C		10 ¹²		Ω
A _{VOL}	Large Signal Voltage Gain	V _S = ± 15V, T _A = 25°C V _O = ± 10V, R _L = 2 kΩ Over Temperature	25	100		V/mV V/mV
V _O	Output Voltage Swing	V _S = ± 15V, R _L = 10kΩ	± 12	± 13.5		V
V _{CM}	Input Common-Mode Voltage Range	V _S = ± 15V	± 11	+ 15 - 12		V V
CMRR	Common-Mode Rejection Ratio	R _S ≤ 10kΩ	70	100		dB
PSRR	Supply Voltage Rejection Ratio	(Note 6)	70	100		dB
I _S	Supply Current			3.6	6.5	mA

AC Electrical Characteristics (Note 4)

Symbol	Parameter	Conditions	LF353			Units
			Min	Typ	Max	
	Amplifier to Amplifier Coupling	T _A = 25°C, f = 1 Hz - 20 kHz (Input Referred)		-120		dB
SR	Slew Rate	V _S = ± 15V, T _A = 25°C	8.0	13		V/μs
GBW	Gain Bandwidth Product	V _S = ± 15V, T _A = 25°C	2.7	4		MHz
e _n	Equivalent Input Noise Voltage	T _A = 25°C, R _S = 100Ω, f = 1000 Hz		16		nV/√Hz
i _n	Equivalent Input Noise Current	T _J = 25°C, f = 1000 Hz		0.01		pA/√Hz

Note 1: For operating at elevated temperatures, the device must be derated based on a thermal resistance of 115°C/W typ junction to ambient for the N package, and 158°C/W typ junction to ambient for the H package.

Note 2: Unless otherwise specified the absolute maximum negative input voltage is equal to the negative power supply voltage.

Note 3: The power dissipation limit, however, cannot be exceeded.

Note 4: These specifications apply for V_S = ± 15V and 0°C ≤ T_A ≤ +70°C. V_{OS}, I_B and I_{OS} are measured at V_{CM} = 0.

Note 5: The input bias currents are junction leakage currents which approximately double for every 10°C increase in the junction temperature, T_J. Due to the limited production test time, the input bias currents measured are correlated to junction temperature. In normal operation the junction temperature rises above the ambient temperature as a result of internal power dissipation, P_D. T_J = T_A + θ_{JA} P_D where θ_{JA} is the thermal resistance from junction to ambient. Use of a heat sink is recommended if input bias current is to be kept to a minimum.

Note 6: Supply voltage rejection ratio is measured for both supply magnitudes increasing or decreasing simultaneously in accordance with common practice. V_S = ± 6V to ± 15V.

Note 7: Human body model, 1.5 kΩ in series with 100 pF.

Functional Description (Continued)

The voltage on this capacitance is switched and will result in currents entering the $V_{IN}(+)$ input pin and leaving the $V_{IN}(-)$ input which will depend on the analog differential input voltage levels. These current transients occur at the leading edge of the internal clocks. They rapidly decay and *do not cause errors* as the on-chip comparator is strobed at the end of the clock period.

Fault Mode

If the voltage source applied to the $V_{IN}(+)$ or $V_{IN}(-)$ pin exceeds the allowed operating range of $V_{CC} + 50$ mV, large input currents can flow through a parasitic diode to the V_{CC} pin. If these currents can exceed the 1 mA max allowed spec, an external diode (1N914) should be added to bypass this current to the V_{CC} pin (with the current bypassed with this diode, the voltage at the $V_{IN}(+)$ pin can exceed the V_{CC} voltage by the forward voltage of this diode).

2.3.2 Input Bypass Capacitors

Bypass capacitors at the inputs will average these charges and cause a DC current to flow through the output resistances of the analog signal sources. This charge pumping action is worse for continuous conversions with the $V_{IN}(+)$ input voltage at full-scale. For continuous conversions with a 640 kHz clock frequency with the $V_{IN}(+)$ input at 5V, this DC current is at a maximum of approximately 5 μ A. Therefore, *bypass capacitors should not be used at the analog inputs or the $V_{REF}/2$ pin for high resistance sources (> 1 k Ω)*. If input bypass capacitors are necessary for noise filtering and high source resistance is desirable to minimize capacitor size, the detrimental effects of the voltage drop across this input resistance, which is due to the average value of the input current, can be eliminated with a full-scale adjustment while the given source resistor and input bypass capacitor are both in place. This is possible because the average value of the input current is a precise linear function of the differential input voltage.

2.3.3 Input Source Resistance

Large values of source resistance where an input bypass capacitor is not used, *will not cause errors* as the input currents settle out prior to the comparison time. If a low pass filter is required in the system, use a low valued series resistor (≤ 1 k Ω) for a passive RC section or add an op amp RC active low pass filter. For low source resistance applications, (≤ 1 k Ω), a 0.1 μ F bypass capacitor at the inputs will prevent noise pickup due to series lead inductance of a long wire. A 100 Ω series resistor can be used to isolate this capacitor—both the R and C are placed outside the feedback loop—from the output of an op amp, if used.

2.3.4 Noise

The leads to the analog inputs (pin 6 and 7) should be kept as short as possible to minimize input noise coupling. Both noise and undesired digital clock coupling to these inputs can cause system errors. The source resistance for these inputs should, in general, be kept below 5 k Ω . Larger values of source resistance can cause undesired system noise pickup. Input bypass capacitors, placed from the analog inputs to ground, will eliminate system noise pickup but can create analog scale errors as these capacitors will average the transient input switching currents of the A/D (see section 2.3.1.). This scale error depends on both a large source

resistance and the use of an input bypass capacitor. This error can be eliminated by doing a full-scale adjustment of the A/D (adjust $V_{REF}/2$ for a proper full-scale reading—see section 2.5.2 on Full-Scale Adjustment!) with the source resistance and input bypass capacitor in place.

2.4 Reference Voltage

2.4.1 Span Adjust

For maximum applications flexibility, these A/Ds have been designed to accommodate a 5 V_{DC} , 2.5 V_{DC} or an adjusted voltage reference. This has been achieved in the design of the IC as shown in Figure 4.





FIGURE 4. The $V_{REFERENCE}$ Design on the IC

Notice that the reference voltage for the IC is either $1/2$ of the voltage applied to the V_{CC} supply pin, or is equal to the voltage that is externally forced at the $V_{REF}/2$ pin. This allows for a ratiometric voltage reference using the V_{CC} supply, a 5 V_{DC} reference voltage can be used for the V_{CC} supply or a voltage less than 2.5 V_{DC} can be applied to the $V_{REF}/2$ input for increased application flexibility. The internal gain to the $V_{REF}/2$ input is 2, making the full-scale differential input voltage twice the voltage at pin 9.


An example of the use of an adjusted reference voltage is to accommodate a reduced span—or dynamic voltage range of the analog input voltage. If the analog input voltage were to range from 0.5 V_{DC} to 3.5 V_{DC} , instead of 0V to 5 V_{DC} , the span would be 3V as shown in Figure 5. With 0.5 V_{DC} applied to the $V_{IN}(-)$ pin to absorb the offset, the reference voltage can be made equal to $1/2$ of the 3V span or 1.5 V_{DC} . The A/D now will encode the $V_{IN}(+)$ signal from 0.5V to 3.5 V with the 0.5V input corresponding to zero and the 3.5 V_{DC} input corresponding to full-scale. The full 8 bits of resolution are therefore applied over this reduced analog input voltage range.

Typical Performance Characteristics


Logic Input Threshold Voltage vs. Supply Voltage




Delay From Falling Edge of RD to Output Data Valid vs. Load Capacitance




CLK IN Schmitt Trip Levels vs. Supply Voltage




fCLK vs. Clock Capacitor




Full-Scale Error vs Conversion Time




Effect of Unadjusted Offset Error vs. VREF/2 Voltage




Output Current vs Temperature



Power Supply Current vs Temperature (Note 9)




Linearity Error at Low VREF/2 Voltages




TL/H/5671-2


TRI-STATE Test Circuits and Waveforms



Timing Diagrams (All timing is measured from the 50% voltage points)



Output Enable and Reset INTR




Note: Read strobe must occur 8 clock periods ($8/T_{CLK}$) after assertion of interrupt to guarantee reset of \overline{INTR} .


TL/H/5671-4

Typical Applications (Continued)

6800 Interface




Ratiometric with Full-Scale Adjust




Note: before using caps at V_{IN} or V_{REF/2}, see section 2.3.2 Input Bypass Capacitors.

Absolute with a 2.500V Reference




*For low power, see also LM385-2,5


Absolute with a 5V Reference



Zero-Shift and Span Adjust: 2V ≤ V_{IN} ≤ 5V




Span Adjust: 0V ≤ V_{IN} ≤ 3V




Typical Applications (Continued)


Directly Converting a Low-Level Signal




A μP Interfaced Comparator



1 mV Resolution with μP Controlled Range



Digitizing a Current Flow



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LF353 Wide Bandwidth Dual JFET Input Operational Amplifier

General Description


These devices are low cost, high speed, dual JFET input operational amplifiers with an internally trimmed input offset voltage (BI-FET II™ technology). They require low supply current yet maintain a large gain bandwidth product and fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF353 is pin compatible with the standard LM1558 allowing designers to immediately upgrade the overall performance of existing LM1558 and LM358 designs.

These amplifiers may be used in applications such as high speed integrators, fast D/A converters, sample and hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The devices also exhibit low noise and offset voltage drift.

Features


- Internally trimmed offset voltage 10 mV
- Low input bias current 50pA
- Low input noise voltage 25 nV/√Hz
- Low input noise current 0.01 pA/√Hz
- Wide gain bandwidth 4 MHz
- High slew rate 13 V/μs
- Low supply current 3.6 mA
- High input impedance 10¹²Ω
- Low total harmonic distortion $A_V = 10$, $R_L = 10k$, $V_O = 20V_p - p$, $BW = 20 Hz - 20 kHz$ < 0.02%
- Low 1/f noise corner 50 Hz
- Fast settling time to 0.01% 2 μs

Typical Connection




Connection Diagrams

Metal Can Package (Top View)




Order Number LF353H
See NS Package Number H08A

Simplified Schematic



Dual-In-Line Package (Top View)




Order Number LF353M or LF353N
See NS Package Number M08A or N08E

TL/H/5549-1

BI-FET II™ is a trademark of National Semiconductor Corporation.


Typical Applications (Continued)

μP Compatible Differential-Input Comparator with Pre-Set V_{OS} (with or without Hysteresis)




*See Figure 5 to select R value
 DB7 = "1" for $V_{IN(+)} > V_{IN(-)} + (V_{REF}/2)$
 Omit circuitry within the dotted area if hysteresis is not needed

Handling ±10V Analog Inputs




*Beckman Instruments #694-3-R10K resistor array

Low-Cost, μP Interfaced, Temperature-to-Digital Converter




μP Interfaced Temperature-to-Digital Converter



*Circuit values shown are for $0^{\circ}\text{C} \leq T_A \leq 128^{\circ}\text{C}$
 **Can calibrate each sensor to allow easy replacement, then A/D can be calibrated with a pre-set input voltage.


Typical Applications (Continued)

Sampling an AC Input Signal




Note 1: Oversample whenever possible (keep $f_s > 2f(-60)$) to eliminate input frequency folding (aliasing) and to allow for the skirt response of the filter.
 Note 2: Consider the amplitude errors which are introduced within the passband of the filter.

70% Power Savings by Clock Gating



Power Savings by A/D and V_{REF} Shutdown



*Use ADC0801, 02, 03 or 05 for lowest power consumption.
 Note: Logic inputs can be driven to V_{CC} with A/D supply at zero volts.
 Buffer prevents data bus from overdriving output of A/D when in shutdown mode.

TL/H/5671-11

Functional Description

1.0 UNDERSTANDING A/D ERROR SPECS

A perfect A/D transfer characteristic (staircase waveform) is shown in *Figure 1a*. The horizontal scale is analog input voltage and the particular points labeled are in steps of 1 LSB (19.53 mV with 2.5V tied to the $V_{REF}/2$ pin). The digital output codes that correspond to these inputs are shown as $D-1$, D , and $D+1$. For the perfect A/D, not only will center-value ($A-1$, A , $A+1$,) analog inputs produce the correct output digital codes, but also each riser (the transitions between adjacent output codes) will be located $\pm 1/2$ LSB away from each center-value. As shown, the risers are ideal and have no width. Correct digital output codes will be provided for a range of analog input voltages that extend $\pm 1/2$ LSB from the ideal center-values. Each tread (the range of analog input voltage that provides the same digital output code) is therefore 1 LSB wide.

Figure 1b shows a worst case error plot for the ADC0801. All center-valued inputs are guaranteed to produce the correct output codes and the adjacent risers are guaranteed to be no closer to the center-value points than $\pm 1/4$ LSB. In

other words, if we apply an analog input equal to the center-value $\pm 1/4$ LSB, we guarantee that the A/D will produce the correct digital code. The maximum range of the position of the code transition is indicated by the horizontal arrow and it is guaranteed to be no more than $1/2$ LSB.

The error curve of *Figure 1c* shows a worst case error plot for the ADC0802. Here we guarantee that if we apply an analog input equal to the LSB analog voltage center-value the A/D will produce the correct digital code.

Next to each transfer function is shown the corresponding error plot. Many people may be more familiar with error plots than transfer functions. The analog input voltage to the A/D is provided by either a linear ramp or by the discrete output steps of a high resolution DAC. Notice that the error is continuously displayed and includes the quantization uncertainty of the A/D. For example the error at point 1 of *Figure 1a* is $+1/2$ LSB because the digital code appeared $1/2$ LSB in advance of the center-value of the tread. The error plots always have a constant negative slope and the abrupt upside steps are always 1 LSB in magnitude.




FIGURE 1. Clarifying the Error Specs of an A/D Converter

TL/H/5671-12

Functional Description (Continued)


2.0 FUNCTIONAL DESCRIPTION

The ADC0801 series contains a circuit equivalent of the 256R network. Analog switches are sequenced by successive approximation logic to match the analog difference input voltage $[V_{IN(+)} - V_{IN(-)}]$ to a corresponding tap on the R network. The most significant bit is tested first and after 8 comparisons (64 clock cycles) a digital 8-bit binary code (1111 1111 = full-scale) is transferred to an output latch and then an interrupt is asserted (INTR makes a high-to-low transition). A conversion in process can be interrupted by issuing a second start command. The device may be operated in the free-running mode by connecting INTR to the WR input with CS=0. To ensure start-up under all possible conditions, an external WR pulse is required during the first power-up cycle.

On the high-to-low transition of the WR input the internal SAR latches and the shift register stages are reset. As long as the CS input and WR input remain low, the A/D will remain in a reset state. Conversion will start from 1 to 8 clock periods after at least one of these inputs makes a low-to-high transition.

A functional diagram of the A/D converter is shown in Figure 2. All of the package pinouts are shown and the major logic control paths are drawn in heavier weight lines.

The converter is started by having CS and WR simultaneously low. This sets the start flip-flop (F/F) and the resulting "1" level resets the 8-bit shift register, resets the Interrupt (INTR) F/F and inputs a "1" to the D flop, F/F1, which is at the input end of the 8-bit shift register. Internal clock signals then transfer this "1" to the Q output of F/F1. The AND gate, G1, combines this "1" output with a clock signal to provide a reset signal to the start F/F. If the set signal is no longer present (either WR or CS is a "1") the start F/F is reset and the 8-bit shift register then can have the "1" clocked in, which starts the conversion process. If the set signal were to still be present, this reset pulse would have no effect (both outputs of the start F/F would momentarily be at a "1" level) and the 8-bit shift register would continue to be held in the reset mode. This logic therefore allows for wide CS and WR signals and the converter will start after at least one of these signals returns high and the internal clocks again provide a reset signal for the start F/F.



Note 1: CS shown twice for clarity.

Note 2: SAR = Successive Approximation Register.

TL/H/5671-13

FIGURE 2. Block Diagram

Functional Description (Continued)

After the "1" is clocked through the 8-bit shift register (which completes the SAR search) it appears as the input to the D-type latch, LATCH 1. As soon as this "1" is output from the shift register, the AND gate, G2, causes the new digital word to transfer to the TRI-STATE output latches. When LATCH 1 is subsequently enabled, the Q output makes a high-to-low transition which causes the INTR F/F to set. An inverting buffer then supplies the INTR input signal.

Note that this SET control of the INTR F/F remains low for 8 of the external clock periods (as the internal clocks run at 1/8 of the frequency of the external clock). If the data output is continuously enabled (CS and RD both held low), the INTR output will still signal the end of conversion (by a high-to-low transition), because the SET input can control the Q output of the INTR F/F even though the RESET input is constantly at a "1" level in this operating mode. This INTR output will therefore stay low for the duration of the SET signal, which is 8 periods of the external clock frequency (assuming the A/D is not started during this interval).

When operating in the free-running or continuous conversion mode (INTR pin tied to WR and CS wired low—see also section 2.8), the START F/F is SET by the high-to-low transition of the INTR signal. This resets the SHIFT REGISTER which causes the input to the D-type latch, LATCH 1, to go low. As the latch enable input is still present, the Q output will go high, which then allows the INTR F/F to be RESET. This reduces the width of the resulting INTR output pulse to only a few propagation delays (approximately 300 ns).

When data is to be read, the combination of both CS and RD being low will cause the INTR F/F to be reset and the TRI-STATE output latches will be enabled to provide the 8-bit digital outputs.

2.1 Digital Control Inputs

The digital control inputs (CS, RD, and WR) meet standard TTL logic voltage levels. These signals have been renamed when compared to the standard A/D Start and Output Enable labels. In addition, these inputs are active low to allow an easy interface to microprocessor control busses. For non-microprocessor based applications, the CS input (pin 1) can be grounded and the standard A/D Start function is obtained by an active low pulse applied at the WR input (pin 3) and the Output Enable function is caused by an active low pulse at the RD input (pin 2).

2.2 Analog Differential Voltage Inputs and Common-Mode Rejection

This A/D has additional applications flexibility due to the analog differential voltage input. The VIN(-) input (pin 7) can be used to automatically subtract a fixed voltage value from the input reading (tare correction). This is also useful in 4 mA–20 mA current loop conversion. In addition, common-mode noise can be reduced by use of the differential input.

The time interval between sampling VIN(+) and VIN(-) is 4-1/2 clock periods. The maximum error voltage due to this

slight time difference between the input voltage samples is given by:

$$\Delta V_e(\text{MAX}) = (V_p) (2\pi f_{cm}) \left(\frac{4.5}{f_{\text{CLK}}} \right),$$

where:

ΔV_e is the error voltage due to sampling delay

V_p is the peak value of the common-mode voltage

f_{cm} is the common-mode frequency

As an example, to keep this error to 1/4 LSB (~5 mV) when operating with a 60 Hz common-mode frequency, f_{cm} , and using a 640 kHz A/D clock, f_{CLK} , would allow a peak value of the common-mode voltage, V_p , which is given by:

$$V_p = \frac{[\Delta V_e(\text{MAX}) (f_{\text{CLK}})]}{(2\pi f_{cm})} \quad (4.5)$$

or

$$V_p = \frac{(5 \times 10^{-3}) (640 \times 10^3)}{(6.28) (60)} \quad (4.5)$$

which gives

$$V_p \approx 1.9V.$$

The allowed range of analog input voltages usually places more severe restrictions on input common-mode noise levels.


An analog input voltage with a reduced span and a relatively large zero offset can be handled easily by making use of the differential input (see section 2.4 Reference Voltage).

2.3 Analog Inputs

2.3.1 Input Current

Normal Mode

Due to the internal switching action, displacement currents will flow at the analog inputs. This is due to on-chip stray capacitance to ground as shown in Figure 3.



TU/H/5671-14

r_{ON} of SW 1 and SW 2 \approx 5 k Ω

$\tau = r_{ON} C_{STRAY} \approx 5 \text{ k}\Omega \times 12 \text{ pF} = 60 \text{ ns}$

FIGURE 3. Analog Input Impedance

Functional Description (Continued)

The voltage on this capacitance is switched and will result in currents entering the $V_{IN}(+)$ input pin and leaving the $V_{IN}(-)$ input which will depend on the analog differential input voltage levels. These current transients occur at the leading edge of the internal clocks. They rapidly decay and do not cause errors as the on-chip comparator is strobed at the end of the clock period.

Fault Mode

If the voltage source applied to the $V_{IN}(+)$ or $V_{IN}(-)$ pin exceeds the allowed operating range of $V_{CC} + 50$ mV, large input currents can flow through a parasitic diode to the V_{CC} pin. If these currents can exceed the 1 mA max allowed spec, an external diode (1N914) should be added to bypass this current to the V_{CC} pin (with the current bypassed with this diode, the voltage at the $V_{IN}(+)$ pin can exceed the V_{CC} voltage by the forward voltage of this diode).

2.3.2 Input Bypass Capacitors

Bypass capacitors at the inputs will average these charges and cause a DC current to flow through the output resistances of the analog signal sources. This charge pumping action is worse for continuous conversions with the $V_{IN}(+)$ input voltage at full-scale. For continuous conversions with a 640 kHz clock frequency with the $V_{IN}(+)$ input at 5V, this DC current is at a maximum of approximately 5 μ A. Therefore, bypass capacitors should not be used at the analog inputs or the $V_{REF}/2$ pin for high resistance sources (> 1 k Ω). If input bypass capacitors are necessary for noise filtering and high source resistance is desirable to minimize capacitor size, the detrimental effects of the voltage drop across this input resistance, which is due to the average value of the input current, can be eliminated with a full-scale adjustment while the given source resistor and input bypass capacitor are both in place. This is possible because the average value of the input current is a precise linear function of the differential input voltage.

2.3.3 Input Source Resistance

Large values of source resistance where an input bypass capacitor is not used, will not cause errors as the input currents settle out prior to the comparison time. If a low pass filter is required in the system, use a low valued series resistor (≤ 1 k Ω) for a passive RC section or add an op amp RC active low pass filter. For low source resistance applications, (≤ 1 k Ω), a 0.1 μ F bypass capacitor at the inputs will prevent noise pickup due to series lead inductance of a long wire. A 100 Ω series resistor can be used to isolate this capacitor—both the R and C are placed outside the feedback loop—from the output of an op amp, if used.

2.3.4 Noise


The leads to the analog inputs (pin 6 and 7) should be kept as short as possible to minimize input noise coupling. Both noise and undesired digital clock coupling to these inputs can cause system errors. The source resistance for these inputs should, in general, be kept below 5 k Ω . Larger values of source resistance can cause undesired system noise pickup. Input bypass capacitors, placed from the analog inputs to ground, will eliminate system noise pickup but can create analog scale errors as these capacitors will average the transient input switching currents of the A/D (see section 2.3.1.). This scale error depends on both a large source

resistance and the use of an input bypass capacitor. This error can be eliminated by doing a full-scale adjustment of the A/D (adjust $V_{REF}/2$ for a proper full-scale reading—see section 2.5.2 on Full-Scale Adjustment) with the source resistance and input bypass capacitor in place.

2.4 Reference Voltage

2.4.1 Span Adjust

For maximum applications flexibility, these A/Ds have been designed to accommodate a 5 V_{DC} , 2.5 V_{DC} or an adjusted voltage reference. This has been achieved in the design of the IC as shown in Figure 4.



TL/H/5671-15

FIGURE 4. The $V_{REFERENCE}$ Design on the IC

Notice that the reference voltage for the IC is either $\frac{1}{2}$ of the voltage applied to the V_{CC} supply pin, or is equal to the voltage that is externally forced at the $V_{REF}/2$ pin. This allows for a ratiometric voltage reference using the V_{CC} supply, a 5 V_{DC} reference voltage can be used for the V_{CC} supply or a voltage less than 2.5 V_{DC} can be applied to the $V_{REF}/2$ input for increased application flexibility. The internal gain to the $V_{REF}/2$ input is 2, making the full-scale differential input voltage twice the voltage at pin 9.

An example of the use of an adjusted reference voltage is to accommodate a reduced span—or dynamic voltage range of the analog input voltage. If the analog input voltage were to range from 0.5 V_{DC} to 3.5 V_{DC} , instead of 0V to 5 V_{DC} , the span would be 3V as shown in Figure 5. With 0.5 V_{DC} applied to the $V_{IN}(-)$ pin to absorb the offset, the reference voltage can be made equal to $\frac{1}{2}$ of the 3V span or 1.5 V_{DC} . The A/D now will encode the $V_{IN}(+)$ signal from 0.5V to 3.5 V with the 0.5V input corresponding to zero and the 3.5 V_{DC} input corresponding to full-scale. The full 8 bits of resolution are therefore applied over this reduced analog input voltage range.

Functional Description (Continued)




FIGURE 5. Adapting the A/D Analog Input Voltages to Match an Arbitrary Input Signal Range

2.4.2 Reference Accuracy Requirements

The converter can be operated in a ratiometric mode or an absolute mode. In ratiometric converter applications, the magnitude of the reference voltage is a factor in both the output of the source transducer and the output of the A/D converter and therefore cancels out in the final digital output code. The ADC0805 is specified particularly for use in ratiometric applications with no adjustments required. In absolute conversion applications, both the initial value and the temperature stability of the reference voltage are important factors in the accuracy of the A/D converter. For $V_{REF}/2$ voltages of 2.4 V_{DC} nominal value, initial errors of ± 10 mV_{DC} will cause conversion errors of ± 1 LSB due to the gain of 2 of the $V_{REF}/2$ input. In reduced span applications, the initial value and the stability of the $V_{REF}/2$ input voltage become even more important. For example, if the span is reduced to 2.5V, the analog input LSB voltage value is correspondingly reduced from 20 mV (5V span) to 10 mV and 1 LSB at the $V_{REF}/2$ input becomes 5 mV. As can be seen, this reduces the allowed initial tolerance of the reference voltage and requires correspondingly less absolute change with temperature variations. Note that spans smaller than 2.5V place even tighter requirements on the initial accuracy and stability of the reference source.

In general, the magnitude of the reference voltage will require an initial adjustment. Errors due to an improper value of reference voltage appear as full-scale errors in the A/D transfer function. IC voltage regulators may be used for references if the ambient temperature changes are not excessive. The LM336B 2.5V IC reference diode (from National Semiconductor) has a temperature stability of 1.8 mV typ (6 mV max) over $0^{\circ}C \leq T_A \leq +70^{\circ}C$. Other temperature range parts are also available.

2.5 Errors and Reference Voltage Adjustments

2.5.1 Zero Error

The zero of the A/D does not require adjustment. If the minimum analog input voltage value, $V_{IN(MIN)}$, is not ground, a zero offset can be done. The converter can be made to output 0000 0000 digital code for this minimum input voltage by biasing the A/D $V_{IN(-)}$ input at this $V_{IN(MIN)}$ value (see Applications section). This utilizes the differential mode operation of the A/D.

The zero error of the A/D converter relates to the location of the first riser of the transfer function and can be measured by grounding the $V_{IN(-)}$ input and applying a small magnitude positive voltage to the $V_{IN(+)}$ input. Zero error is the difference between the actual DC input voltage that is necessary to just cause an output digital code transition from 0000 0000 to 0000 0001 and the ideal $1/2$ LSB value ($1/2$ LSB = 9.8 mV for $V_{REF}/2 = 2.500 V_{DC}$).

2.5.2 Full-Scale

The full-scale adjustment can be made by applying a differential input voltage that is $1 1/2$ LSB less than the desired analog full-scale voltage range and then adjusting the magnitude of the $V_{REF}/2$ input (pin 9 or the V_{CC} supply if pin 9 is not used) for a digital output code that is just changing from 1111 1110 to 1111 1111.

Functional Description (Continued)

2.5.3 Adjusting for an Arbitrary Analog Input Voltage Range

If the analog zero voltage of the A/D is shifted away from ground (for example, to accommodate an analog input signal that does not go to ground) this new zero reference should be properly adjusted first. A $V_{IN(+)}$ voltage that equals this desired zero reference plus $\frac{1}{2}$ LSB (where the LSB is calculated for the desired analog span, $1 \text{ LSB} = \text{analog span}/256$) is applied to pin 6 and the zero reference voltage at pin 7 should then be adjusted to just obtain the 00_{HEX} to 01_{HEX} code transition.

The full-scale adjustment should then be made (with the proper $V_{IN(-)}$ voltage applied) by forcing a voltage to the $V_{IN(+)}$ input which is given by:

$$V_{IN(+)} \text{ fs adj} = V_{MAX} - 1.5 \left[\frac{V_{MAX} - V_{MIN}}{256} \right]$$

where:

V_{MAX} = The high end of the analog input range and

V_{MIN} = the low end (the offset zero) of the analog range. (Both are ground referenced.)

The $V_{REF}/2$ (or V_{CC}) voltage is then adjusted to provide a code change from FE_{HEX} to FF_{HEX}. This completes the adjustment procedure.

2.6 Clocking Option

The clock for the A/D can be derived from the CPU clock or an external RC can be added to provide self-clocking. The CLK IN (pin 4) makes use of a Schmitt trigger as shown in Figure 6.




FIGURE 6. Self-Clocking the A/D

TL/H/5671-17

Heavy capacitive or DC loading of the clock R pin should be avoided as this will disturb normal converter operation. Loads less than 50 pF, such as driving up to 7 A/D converter clock inputs from a single clock R pin of 1 converter, are allowed. For larger clock line loading, a CMOS or low power TTL buffer or PNP input logic should be used to minimize the loading on the clock R pin (do not use a standard TTL buffer).

2.7 Restart During a Conversion

If the A/D is restarted (\overline{CS} and \overline{WR} go low and return high) during a conversion, the converter is reset and a new conversion is started. The output data latch is not updated if the

conversion in process is not allowed to be completed, therefore the data of the previous conversion remains in this latch. The \overline{INTR} output simply remains at the "1" level.

2.8 Continuous Conversions

For operation in the free-running mode an initializing pulse should be used, following power-up, to ensure circuit operation. In this application, the \overline{CS} input is grounded and the \overline{WR} input is tied to the \overline{INTR} output. This \overline{WR} and \overline{INTR} node should be momentarily forced to logic low following a power-up cycle to guarantee operation.

2.9 Driving the Data Bus

This MOS A/D, like MOS microprocessors and memories, will require a bus driver when the total capacitance of the data bus gets large. Other circuitry, which is tied to the data bus, will add to the total capacitive loading, even in TRI-STATE (high impedance mode). Backplane bussing also greatly adds to the stray capacitance of the data bus.

There are some alternatives available to the designer to handle this problem. Basically, the capacitive loading of the data bus slows down the response time, even though DC specifications are still met. For systems operating with a relatively slow CPU clock frequency, more time is available in which to establish proper logic levels on the bus and therefore higher capacitive loads can be driven (see typical characteristics curves).

At higher CPU clock frequencies time can be extended for I/O reads (and/or writes) by inserting wait states (8080) or using clock extending circuits (6800).

Finally, if time is short and capacitive loading is high, external bus drivers must be used. These can be TRI-STATE buffers (low power Schottky such as the DM74LS240 series is recommended) or special higher drive current products which are designed as bus drivers. High current bipolar bus drivers with PNP inputs are recommended.

2.10 Power Supplies

Noise spikes on the V_{CC} supply line can cause conversion errors as the comparator will respond to this noise. A low inductance tantalum filter capacitor should be used close to the converter V_{CC} pin and values of 1 μF or greater are recommended. If an unregulated voltage is available in the system, a separate LM340LAZ-5.0, TO-92, 5V voltage regulator for the converter (and other analog circuitry) will greatly reduce digital noise on the V_{CC} supply.

2.11 Wiring and Hook-Up Precautions

Standard digital wire wrap sockets are not satisfactory for breadboarding this A/D converter. Sockets on PC boards can be used and all logic signal wires and leads should be grouped and kept as far away as possible from the analog signal leads. Exposed leads to the analog inputs can cause undesired digital noise and hum pickup, therefore shielded leads may be necessary in many applications.

Functional Description (Continued)

A single point analog ground that is separate from the logic ground points should be used. The power supply bypass capacitor and the self-clocking capacitor (if used) should both be returned to digital ground. Any $V_{REF}/2$ bypass capacitors, analog input filter capacitors, or input signal shielding should be returned to the analog ground point. A test for proper grounding is to measure the zero error of the A/D converter. Zero errors in excess of $1/4$ LSB can usually be traced to improper board layout and wiring (see section 2.5.1 for measuring the zero error).

3.0 TESTING THE A/D CONVERTER

There are many degrees of complexity associated with testing an A/D converter. One of the simplest tests is to apply a known analog input voltage to the converter and use LEDs to display the resulting digital output code as shown in Figure 7.

For ease of testing, the $V_{REF}/2$ (pin 9) should be supplied with $2.560 V_{DC}$ and a V_{CC} supply voltage of $5.12 V_{DC}$ should be used. This provides an LSB value of 20 mV.

If a full-scale adjustment is to be made, an analog input voltage of $5.090 V_{DC}$ ($5.120 - 1/4$ LSB) should be applied to the $V_{IN}(+)$ pin with the $V_{IN}(-)$ pin grounded. The value of the $V_{REF}/2$ input voltage should then be adjusted until the digital output code is just changing from 1111 1110 to 1111 1111. This value of $V_{REF}/2$ should then be used for all the tests.

The digital output LED display can be decoded by dividing the 8 bits into 2 hex characters, the 4 most significant (MS) and the 4 least significant (LS). Table 1 shows the fractional binary equivalent of these two 4-bit groups. By adding the voltages obtained from the "VMS" and "VLS" columns in Table 1, the nominal value of the digital display (when

$V_{REF}/2 = 2.560V$) can be determined. For example, for an output LED display of 1011 0110 or B6 (in hex), the voltage values from the table are $3.520 + 0.120$ or $3.640 V_{DC}$. These voltage values represent the center-values of a perfect A/D converter. The effects of quantization error have to be accounted for in the interpretation of the test results.

For a higher speed test system, or to obtain plotted data, a digital-to-analog converter is needed for the test set-up. An accurate 10-bit DAC can serve as the precision voltage source for the A/D. Errors of the A/D under test can be expressed as either analog voltages or differences in 2 digital words.

A basic A/D tester that uses a DAC and provides the error as an analog output voltage is shown in Figure 8. The 2 op amps can be eliminated if a lab DVM with a numerical subtraction feature is available to read the difference voltage, "A-C", directly. The analog input voltage can be supplied by a low frequency ramp generator and an X-Y plotter can be used to provide analog error (Y axis) versus analog input (X axis).

For operation with a microprocessor or a computer-based test system, it is more convenient to present the errors digitally. This can be done with the circuit of Figure 9, where the output code transitions can be detected as the 10-bit DAC is incremented. This provides $1/4$ LSB steps for the 8-bit A/D under test. If the results of this test are automatically plotted with the analog input on the X axis and the error (in LSB's) as the Y axis, a useful transfer function of the A/D under test results. For acceptance testing, the plot is not necessary and the testing speed can be increased by establishing internal limits on the allowed error for each code.

4.0 MICROPROCESSOR INTERFACING

To discuss the interface with 8080A and 6800 microprocessors, a common sample subroutine structure is used. The microprocessor starts the A/D, reads and stores the results of 16 successive conversions, then returns to the user's program. The 16 data bytes are stored in 16 successive memory locations. All Data and Addresses will be given in hexadecimal form. Software and hardware details are provided separately for each type of microprocessor.

4.1 Interfacing 8080 Microprocessor Derivatives (8048, 8085)

This converter has been designed to directly interface with derivatives of the 8080 microprocessor. The A/D can be mapped into memory space (using standard memory address decoding for \overline{CS} and the \overline{MEMR} and \overline{MEMW} strobes) or it can be controlled as an I/O device by using the $\overline{I/O \overline{R}}$ and $\overline{I/O \overline{W}}$ strobes and decoding the address bits $A0 \rightarrow A7$ (or address bits $A8 \rightarrow A15$ as they will contain the same 8-bit address information) to obtain the \overline{CS} input. Using the I/O space provides 256 additional addresses and may allow a simpler 8-bit address decoder but the data can only be input to the accumulator. To make use of the additional memory reference instructions, the A/D should be mapped into memory space. An example of an A/D in I/O space is shown in Figure 10.




FIGURE 7. Basic A/D Tester

Functional Description (Continued)




FIGURE 8. A/D Tester with Analog Error Output



FIGURE 9. Basic "Digital" A/D Tester

TL/H/5671-19

TABLE I. DECODING THE DIGITAL OUTPUT LEDS

HEX	BINARY	FRACTIONAL BINARY VALUE FOR		OUTPUT VOLTAGE CENTER VALUES WITH $V_{REF}/2 = 2.560 V_{DC}$	
		MS GROUP	LS GROUP	VMS GROUP*	VLS GROUP*
F	1 1 1 1	15/16	15/256	4.800	0.300
E	1 1 1 0	7/8	7/128	4.480	0.280
D	1 1 0 1	13/16	13/256	4.160	0.260
C	1 1 0 0	3/4	3/64	3.840	0.240
B	1 0 1 1	11/16	11/256	3.520	0.220
A	1 0 1 0	5/8	5/128	3.200	0.200
9	1 0 0 1	9/16	9/256	2/880	0.180
8	1 0 0 0	1/2	1/32	2/560	0.160
7	0 1 1 1	7/16	7/256	2.240	0.140
6	0 1 1 0	3/8	3/128	1.920	0.120
5	0 1 0 1	5/16	2/256	1.600	0.100
4	0 1 0 0	1/4	1/64	1/280	0.080
3	0 0 1 1	3/16	3/256	0.960	0.060
2	0 0 1 0	1/8	1/128	0.640	0.040
1	0 0 0 1	1/16	1/256	0.320	0.020
0	0 0 0 0			0	0

*Display Output = VMS Group + VLS Group

Functional Description (Continued)

The standard control bus signals of the 8080 \overline{CS} , \overline{RD} and \overline{WR} can be directly wired to the digital control inputs of the A/D and the bus timing requirements are met to allow both starting the converter and outputting the data onto the data bus. A bus driver should be used for larger microprocessor systems where the data bus leaves the PC board and/or must drive capacitive loads larger than 100 pF.

4.1.1 Sample 8080A CPU Interfacing Circuitry and Program

The following sample program and associated hardware shown in Figure 10 may be used to input data from the converter to the INS8080A CPU chip set (comprised of the INS8080A microprocessor, the INS8228 system controller and the INS8224 clock generator). For simplicity, the A/D is controlled as an I/O device, specifically an 8-bit bi-directional port located at an arbitrarily chosen port address, E0. The TRI-STATE output capability of the A/D eliminates the need for a peripheral interface device, however address decoding is still required to generate the appropriate \overline{CS} for the converter.

It is important to note that in systems where the A/D converter is 1-of-8 or less I/O mapped devices, no address decoding circuitry is necessary. Each of the 8 address bits (A0 to A7) can be directly used as \overline{CS} inputs—one for each I/O device.

4.1.2 INS8048 Interface

The INS8048 interface technique with the ADC0801 series (see Figure 11) is simpler than the 8080A CPU interface. There are 24 I/O lines and three test input lines in the 8048. With these extra I/O lines available, one of the I/O lines (bit 0 of port 1) is used as the chip select signal to the A/D, thus eliminating the use of an external address decoder. Bus control signals \overline{RD} , \overline{WR} and \overline{INT} of the 8048 are tied directly to the A/D. The 16 converted data words are stored at on-chip RAM locations from 20 to 2F (Hex). The \overline{RD} and \overline{WR} signals are generated by reading from and writing into a dummy address, respectively. A sample interface program is shown below.




FIGURE 11. INS8048 Interface

TL/H/5671-21

SAMPLE PROGRAM FOR FIGURE 11 INS8048 INTERFACE

```

04 10          JMP          10H          ; Program starts at addr 10
04 50          ORG          3H          ;
99 FE          JMP          50H          ; Interrupt jump vector
81             ORG          10H          ; Main program
81             ANL          P1, #0FEH   ; Chip select
89 C1          MOVX         A, @R1     ; Read in the 1st data
B8 20          ORL          P1, #1     ; to reset the intr
B9 FF          MOV          RO, #20H   ; Set port pin high
BA 10          MOV          R1, #0FFH  ; Data address
23 FF          MOV          R2, #10H   ; Dummy address
99 FE          MOV          A, #0FFH   ; Counter for 16 bytes
91             ANL          P1, #0FEH  ; Set ACC for intr loop
05             MOVX         @R1, A     ; Send CS (bit 0 of P1)
96 21          EN          I           ; Send WR out
EA 1B          I           ; Enable interrupt
00             DJNZ        LOOP        ; Wait for interrupt
00             NOP          ; If 16 bytes are read
00             NOP          ; go to user's program
81             ORG          50H
A0             MOVX         A, @R1     ; Input data, CS still low
18             MOV          @RO, A     ; Store in memory
89 01          INC          RO         ; Increment storage counter
27             ORL          P1, #1     ; Reset CS signal
93             CLR          A         ; Clear ACC to get out of
              RETR          ; the interrupt loop

```


Ordering Information

TEMP RANGE		0°C TO 70°C	0°C TO 70°C	0°C TO 70°C	-40°C TO +85°C
ERROR	± ¼ Bit Adjusted	ADC0802LCWM	ADC0802LCV	ADC0804LCN	ADC0801LCN
	± ½ Bit Unadjusted				ADC0802LCN
	± ½ Bit Adjusted	ADC0803LCWM	ADC0803LCV		ADC0803LCN
	± 1 Bit Unadjusted	ADC0804LCWM	ADC0804LCV		ADC0805LCN
PACKAGE OUTLINE		M20B—Small Outline	V20A—Chip Carrier	N20A—Molded DIP	

TEMP RANGE		-40°C TO +85°C	-55°C TO +125°C
ERROR	± ¼ Bit Adjusted	ADC0801LCJ	ADC0801LJ
	± ½ Bit Unadjusted	ADC0802LCJ	ADC0802LJ,
	± ½ Bit Adjusted	ADC0803LCJ	ADC0802LJ/883
	± 1 Bit Unadjusted	ADC0804LCJ	
PACKAGE OUTLINE		J20A—Cavity DIP	J20A—Cavity DIP

Connection Diagrams


ADC080X
Dual-in-Line and Small Outline (SO) Packages



TL/H/5671-30


See Ordering Information

ADC080X
Molded Chip Carrier (PCC) Package



TL/H/5671-32

Physical Dimensions inches (millimeters) (Continued)



Molded Dual-In-Line Package (N)
 Order Number ADC0801LCN, ADC0802LCN,
 ADC0803LCN, ADC0804LCN or ADC0805LCN
 NS Package Number N20A

MSDA (REV 03)

LF353 Wide Bandwidth Dual JFET Input Operational Amplifier

General Description


These devices are low cost, high speed, dual JFET input operational amplifiers with an internally trimmed input offset voltage (BI-FET IITM technology). They require low supply current yet maintain a large gain bandwidth product and fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF353 is pin compatible with the standard LM1558 allowing designers to immediately upgrade the overall performance of existing LM1558 and LM358 designs.

These amplifiers may be used in applications such as high speed integrators, fast D/A converters, sample and hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The devices also exhibit low noise and offset voltage drift.

Features


- Internally trimmed offset voltage 10 mV
- Low input bias current 50 pA
- Low input noise voltage 25 nV/ $\sqrt{\text{Hz}}$
- Low input noise current 0.01 pA/ $\sqrt{\text{Hz}}$
- Wide gain bandwidth 4 MHz
- High slew rate 13 V/ μs
- Low supply current 3.6 mA
- High input impedance $10^{12}\Omega$
- Low total harmonic distortion $A_V=10$, $R_L=10\text{k}\Omega$, $V_O=20\text{Vp-p}$, BW=20 Hz-20 kHz < 0.02%
- Low 1/f noise corner 50 Hz
- Fast settling time to 0.01% 2 μs

Typical Connection



Connection Diagrams

Metal Can Package (Top View)




Order Number LF353H


See NS Package Number H08A

Simplified Schematic

1/2 Dual



Dual-in-Line Package (Top View)















Order Number LF353M or LF353N

See NS Package Number M08A or N08E

BI-FET IITM is a trademark of National Semiconductor Corporation.










เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Typical Performance Characteristics (Continued)



TL/H/5649-3


Pulse Response

Small Signaling Inverting




TL/H/5649-4

Small Signal Non-Inverting




TL/H/5649-5

Large Signal Inverting




TL/H/5649-6

Large Signal Non-Inverting



TL/H/5649-7

Current Limit ($R_L = 100\Omega$)



TL/H/5649-8

Application Hints

These devices are op amps with an internally trimmed input offset voltage and JFET input devices (BI-FET II). These JFETs have large reverse breakdown voltages from gate to source and drain eliminating the need for clamps across the inputs. Therefore, large differential input voltages can easily be accommodated without a large increase in input current. The maximum differential input voltage is independent of the supply voltages. However, neither of the input voltages should be allowed to exceed the negative supply as this will cause large currents to flow which can result in a destroyed unit.

Exceeding the negative common-mode limit on either input will force the output to a high state, potentially causing a reversal of phase to the output. Exceeding the negative common-mode limit on both inputs will force the amplifier output to a high state. In neither case does a latch occur since raising the input back within the common-mode range again puts the input stage and thus the amplifier in a normal operating mode.

Application Hints (Continued)

Exceeding the positive common-mode limit on a single input will not change the phase of the output; however, if both inputs exceed the limit, the output of the amplifier will be forced to a high state.

The amplifiers will operate with a common-mode input voltage equal to the positive supply; however, the gain bandwidth and slew rate may be decreased in this condition. When the negative common-mode voltage swings to within 3V of the negative supply, an increase in input offset voltage may occur.

Each amplifier is individually biased by a zener reference which allows normal circuit operation on $\pm 6V$ power supplies. Supply voltages less than these may result in lower gain bandwidth and slew rate.

The amplifiers will drive a 2 k Ω load resistance to $\pm 10V$ over the full temperature range of 0°C to +70°C. If the amplifier is forced to drive heavier load currents, however, an increase in input offset voltage may occur on the negative voltage swing and finally reach an active current limit on both positive and negative swings.


Precautions should be taken to ensure that the power supply for the integrated circuit never becomes reversed in polarity or that the unit is not inadvertently installed backwards

in a socket as an unlimited current surge through the resulting forward diode within the IC could cause fusing of the internal conductors and result in a destroyed unit.

As with most amplifiers, care should be taken with lead dress, component placement and supply decoupling in order to ensure stability. For example, resistors from the output to an input should be placed with the body close to the input to minimize "pick-up" and maximize the frequency of the feedback pole by minimizing the capacitance from the input to ground.


A feedback pole is created when the feedback around any amplifier is resistive. The parallel resistance and capacitance from the input of the device (usually the inverting input) to AC ground set the frequency of the pole. In many instances the frequency of this pole is much greater than the expected 3 dB frequency of the closed loop gain and consequently there is negligible effect on stability margin. However, if the feedback pole is less than approximately 6 times the expected 3 dB frequency a lead capacitor should be placed from the output to the input of the op amp. The value of the added capacitor should be such that the RC time constant of this capacitor and the resistance it parallels is greater than or equal to the original feedback pole time constant.

Detailed Schematic



TL/H/5649-9

Typical Applications




TL/H/5649-10

- Note 1: All controls flat.
- Note 2: Bass and treble boost, mid flat.
- Note 3: Bass and treble cut, mid flat.
- Note 4: Mid boost, bass and treble flat.
- Note 5: Mid cut, bass and treble flat.

- All potentiometers are linear taper
- Use the LF347 Quad for stereo applications

Typical Applications (Continued)

Improved CMRR Instrumentation Amplifier




$$A_V = \left(\frac{2R_2}{R_1} + 1 \right) \frac{R_5}{R_4}$$

and are separate isolated grounds
 Matching of R2's, R4's and R5's control CMRR
 With $A_{VT} = 1400$, resistor matching = 0.01%: CMRR = 136 dB

- Very high input impedance
- Super high CMRR

Fourth Order Low Pass Butterworth Filter




$$\bullet \text{ Corner frequency } (f_c) = \sqrt{\frac{1}{R1R2CC1}} \cdot \frac{1}{2\pi} = \sqrt{\frac{1}{R1'R2'CC1}} \cdot \frac{1}{2\pi}$$

- Passband gain (H_0) = $(1 + R4/R3) (1 + R4'/R3')$
- First stage Q = 1.31
- Second stage Q = 0.541
- Circuit shown uses nearest 5% tolerance resistor values for a filter with a corner frequency of 100 Hz and a passband gain of 100
- Offset nulling necessary for accurate DC performance


Typical Applications (Continued)

Fourth Order High Pass Butterworth Filter



- Corner frequency (f_c) = $\frac{1}{\sqrt{R1R2C^2}} \cdot \frac{1}{2\pi} = \frac{1}{\sqrt{R1'R2'C^2}} \cdot \frac{1}{2\pi}$
- Passband gain ($H_0 = (1 + R4/R3) (1 + R4'/R3')$)
- First stage Q = 1.31
- Second stage Q = 0.541
- Circuit shown uses closest 5% tolerance resistor values for a filter with a corner frequency of 1 kHz and a passband gain of 10.

Ohms to Volts Converter




$$V_O = \frac{1V}{R_{LADDER}} \times R_x$$




Where R_{LADDER} is the resistance from switch S1 pole to pin 7 of the LF353.

TL/H/5649-19

Physical Dimensions inches (millimeters)




Metal Can Package (H)
Order Number LF353H
NS Package Number H08A



Order Number LF353M
NS Package Number M08A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Physical Dimensions inches (millimeters) (Continued)



LIFE SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.



National Semiconductor Corporation
 1111 West Bardin Road
 Arlington, TX 76017
 Tel: 1(800) 272-9959
 Fax: 1(800) 737-7018

National Semiconductor Europe
 Fax: (+49) 0-180-530 85 88
 Email: cnjwge@lsvm2.nsc.com
 Deutsch Tel: (+49) 0-180-530 85 85
 English Tel: (+49) 0-180-532 78 32
 Français Tel: (+49) 0-180-532 93 58
 Italiano Tel: (+49) 0-180-534 16 60

National Semiconductor Hong Kong Ltd.
 13th Floor, Straight Block,
 Ocean Centre, 5 Canton Rd.
 Tsimshatsui, Kowloon
 Hong Kong
 Tel: (852) 2737-1800
 Fax: (852) 2738-9960

National Semiconductor Japan Ltd.
 Tel: 81-043-299-2309
 Fax: 81-043-299-2408

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	±18V
Power Dissipation	(Note 1)
Operating Temperature Range	0°C to +70°C
T _I (MAX)	150°C
Differential Input Voltage	±30V
Input Voltage Range (Note 2)	±15V
Output Short Circuit Duration	Continuous
Storage Temperature Range	-65°C to +150°C

Lead Temp. (Soldering, 10 sec.)	260°C
Soldering Information	
Dual-In-Line Package	
Soldering (10 sec.)	260°C
Small Outline Package	
Vapor Phase (60 sec.)	215°C
Infrared (15 sec.)	220°C
See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.	
ESD Tolerance (Note 7)	1700V
θ _{JA} M Package	TBD

DC Electrical Characteristics (Note 4)

Symbol	Parameter	Conditions	LF353			Units
			Min	Typ	Max	
V _{OS}	Input Offset Voltage	R _S = 10kΩ, T _A = 25°C Over Temperature		5 10	13	mV mV
ΔV _{OS} /ΔT	Average TC of Input Offset Voltage	R _S = 10 kΩ		10		μV/°C
I _{OS}	Input Offset Current	T _J = 25°C, (Notes 4, 5) T _J ≤ 70°C		25	100 4	pA nA
I _B	Input Bias Current	T _J = 25°C, (Notes 4, 5) T _J ≤ 70°C		50	200 8	pA nA
R _{IN}	Input Resistance	T _J = 25°C		10 ¹²		Ω
A _{VOL}	Large Signal Voltage Gain	V _S = ±15V, T _A = 25°C V _O = ±10V, R _L = 2 kΩ Over Temperature	25 15	100		V/mV V/mV
V _O	Output Voltage Swing	V _S = ±15V, R _L = 10kΩ	±12	±13.5		V
V _{CM}	Input Common-Mode Voltage Range	V _S = ±15V	±11	+15 -12		V V
CMRR	Common-Mode Rejection Ratio	R _S ≤ 10kΩ	70	100		dB
PSRR	Supply Voltage Rejection Ratio	(Note 6)	70	100		dB
I _S	Supply Current			3.6	6.5	mA

AC Electrical Characteristics (Note 4)

Symbol	Parameter	Conditions	LF353			Units
			Min	Typ	Max	
	Amplifier to Amplifier Coupling	T _A = 25°C, f = 1 Hz - 20 kHz (Input Referred)		-120		dB
SR	Slew Rate	V _S = ±15V, T _A = 25°C	8.0	13		V/μs
GBW	Gain Bandwidth Product	V _S = ±15V, T _A = 25°C	2.7	4		MHz
e _n	Equivalent Input Noise Voltage	T _A = 25°C, R _S = 100Ω, f = 1000 Hz		16		nV/√Hz
i _n	Equivalent Input Noise Current	T _J = 25°C, f = 1000 Hz		0.01		pA/√Hz

Note 1: For operating at elevated temperatures, the device must be derated based on a thermal resistance of 115°C/W typ junction to ambient for the N package, and 158°C/W typ junction to ambient for the H package.

Note 2: Unless otherwise specified the absolute maximum negative input voltage is equal to the negative power supply voltage.

Note 3: The power dissipation limit, however, cannot be exceeded.

Note 4: These specifications apply for V_S = ±15V and 0°C ≤ T_A ≤ +70°C. V_{OS}, I_B and I_{OS} are measured at V_{CM} = 0.

Note 5: The input bias currents are junction leakage currents which approximately double for every 10°C increase in the junction temperature, T_J. Due to the limited production test time, the input bias currents measured are correlated to junction temperature. In normal operation the junction temperature rises above the ambient temperature as a result of internal power dissipation, P_D. T_J = T_A + θ_{JA} P_D where θ_{JA} is the thermal resistance from junction to ambient. Use of a heat sink is recommended if input bias current is to be kept to a minimum.

Note 6: Supply voltage rejection ratio is measured for both supply magnitudes increasing or decreasing simultaneously in accordance with common practice. V_S = ±6V to ±15V.

Note 7: Human body model, 1.5 kΩ in series with 100 pF.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Features


- Compatible with MCS-51™ Products
- 4K Bytes of In-System Reprogrammable Flash Memory
 - Endurance: 1,000 Write/Erase Cycles
- Fully Static Operation: 0 Hz to 24 MHz
- Three-Level Program Memory Lock
- 128 x 8-Bit Internal RAM
- 32 Programmable I/O Lines
- Two 16-Bit Timer/Counters
- Six Interrupt Sources
- Programmable Serial Channel
- Low Power Idle and Power Down Modes

Description

The AT89C51 is a low-power, high-performance CMOS 8-bit microcomputer with 4K bytes of Flash Programmable and Erasable Read Only Memory (PEROM). The device is manufactured using Atmel's high density nonvolatile memory technology and is compatible with the industry standard MCS-51™ instruction set and pinout. The on-chip Flash allows the program memory to be reprogrammed in-system or by a conventional nonvolatile memory programmer. By combining a versatile 8-bit CPU with Flash on a monolithic chip, the Atmel AT89C51 is a powerful microcomputer which provides a highly flexible and cost effective solution to many embedded control applications.


(continued)

Pin Configurations



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Block Diagram



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

The AT89C51 provides the following standard features: 4K bytes of Flash, 128 bytes of RAM, 32 I/O lines, two 16-bit timer/counters, a five vector two-level interrupt architecture, a full duplex serial port, on-chip oscillator and clock circuitry. In addition, the AT89C51 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port and interrupt system to continue functioning. The Power Down Mode saves the RAM contents but freezes the oscillator disabling all other chip functions until the next hardware reset.

Pin Description

V_{CC}

Supply voltage.

GND

Ground.

Port 0

Port 0 is an 8-bit open drain bidirectional I/O port. As an output port each pin can sink eight TTL inputs. When 1s are written to port 0 pins, the pins can be used as high-impedance inputs.

Port 0 may also be configured to be the multiplexed low-order address/data bus during accesses to external program and data memory. In this mode P0 has internal pullups.

Port 0 also receives the code bytes during Flash programming, and outputs the code bytes during program verification. External pullups are required during program verification.

Port 1

Port 1 is an 8-bit bidirectional I/O port with internal pullups. The Port 1 output buffers can sink/source four TTL inputs. When 1s are written to Port 1 pins they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 1 pins that are externally being pulled low will source current (I_{IL}) because of the internal pullups.

Port 1 also receives the low-order address bytes during Flash programming and verification.

Port 2

Port 2 is an 8-bit bidirectional I/O port with internal pullups. The Port 2 output buffers can sink/source four TTL inputs. When 1s are written to Port 2 pins they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 2 pins that are externally being pulled low will source current (I_{IL}) because of the internal pullups.

Port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addresses (MOVX @ DPTR). In this application it uses strong internal pullups

when emitting 1s. During accesses to external data memory that use 8-bit addresses (MOVX @ RI), Port 2 emits the contents of the P2 Special Function Register.

Port 2 also receives the high-order address bits and some control signals during Flash programming and verification.

Port 3

Port 3 is an 8-bit bidirectional I/O port with internal pullups. The Port 3 output buffers can sink/source four TTL inputs. When 1s are written to Port 3 pins they are pulled high by the internal pullups and can be used as inputs. As inputs, Port 3 pins that are externally being pulled low will source current (I_{IL}) because of the pullups.

Port 3 also serves the functions of various special features of the AT89C51 as listed below:

Port Pin	Alternate Functions
P3.0	RXD (serial input port)
P3.1	TXD (serial output port)
P3.2	INT0 (external interrupt 0)
P3.3	INT1 (external interrupt 1)
P3.4	T0 (timer 0 external input)
P3.5	T1 (timer 1 external input)
P3.6	WR (external data memory write strobe)
P3.7	RD (external data memory read strobe)

Port 3 also receives some control signals for Flash programming and verification.

RST

Reset input. A high on this pin for two machine cycles while the oscillator is running resets the device.

ALE/PROG

Address Latch Enable output pulse for latching the low byte of the address during accesses to external memory. This pin is also the program pulse input (PROG) during Flash programming.

In normal operation ALE is emitted at a constant rate of 1/6 the oscillator frequency, and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is skipped during each access to external Data Memory.

If desired, ALE operation can be disabled by setting bit 0 of SFR location 8EH. With the bit set, ALE is active only during a MOVX or MOVC instruction. Otherwise, the pin is weakly pulled high. Setting the ALE-disable bit has no effect if the microcontroller is in external execution mode.

PSEN

Program Store Enable is the read strobe to external program memory.

When the AT89C51 is executing code from external program memory, \overline{PSEN} is activated twice each machine cycle, except that two \overline{PSEN} activations are skipped during each access to external data memory.

\overline{EA}/V_{PP}

External Access Enable. \overline{EA} must be strapped to GND in order to enable the device to fetch code from external program memory locations starting at 0000H up to FFFFH. Note, however, that if lock bit 1 is programmed, \overline{EA} will be internally latched on reset.

\overline{EA} should be strapped to V_{CC} for internal program executions.

This pin also receives the 12-volt programming enable voltage (V_{PP}) during Flash programming, for parts that require 12-volt V_{PP} .

XTAL1


Input to the inverting oscillator amplifier and input to the internal clock operating circuit.

XTAL2

Output from the inverting oscillator amplifier.


It should be noted that when idle is terminated by a hardware reset, the device normally resumes program execution, from where it left off, up to two machine cycles before the internal reset algorithm takes control. On-chip hardware inhibits access to internal RAM in this event, but access to the port pins is not inhibited. To eliminate the possibility of an unexpected write to a port pin when Idle is terminated by reset, the instruction following the one that invokes Idle should not be one that writes to a port pin or to external memory.

Figure 1. Oscillator Connections



Note: C1, C2 = 30 pF ± 10 pF for Crystals
= 40 pF ± 10 pF for Ceramic Resonators

Figure 2. External Clock Drive Configuration



Oscillator Characteristics

XTAL1 and XTAL2 are the input and output, respectively, of an inverting amplifier which can be configured for use as an on-chip oscillator, as shown in Figure 1. Either a quartz crystal or ceramic resonator may be used. To drive the device from an external clock source, XTAL2 should be left unconnected while XTAL1 is driven as shown in Figure 2. There are no requirements on the duty cycle of the external clock signal, since the input to the internal clocking circuitry is through a divide-by-two flip-flop, but minimum and maximum voltage high and low time specifications must be observed.

Idle Mode

In idle mode, the CPU puts itself to sleep while all the on-chip peripherals remain active. The mode is invoked by software. The content of the on-chip RAM and all the special functions registers remain unchanged during this mode. The idle mode can be terminated by any enabled interrupt or by a hardware reset.

Status of External Pins During Idle and Power Down Modes

Mode	Program Memory	ALE	\overline{PSEN}	PORT0	PORT1	PORT2	PORT3
Idle	Internal	1	1	Data	Data	Data	Data
Idle	External	1	1	Float	Data	Address	Data
Power Down	Internal	0	0	Data	Data	Data	Data
Power Down	External	0	0	Float	Data	Data	Data

Power Down Mode

In the power down mode the oscillator is stopped, and the instruction that invokes power down is the last instruction executed. The on-chip RAM and Special Function Registers retain their values until the power down mode is terminated. The only exit from power down is a hardware reset. Reset redefines the SFRs but does not change the on-chip RAM. The reset should not be activated before V_{CC} is restored to its normal operating level and must be held active long enough to allow the oscillator to restart and stabilize.

Lock Bit Protection Modes

	Program Lock Bits			Protection Type
	LB1	LB2	LB3	
1	U	U	U	No program lock features.
2	P	U	U	MOV _C instructions executed from external program memory are disabled from fetching code bytes from internal memory, \overline{EA} is sampled and latched on reset, and further programming of the Flash is disabled.
3	P	P	U	Same as mode 2, also verify is disabled.
4	P	P	P	Same as mode 3, also external execution is disabled.

Programming the Flash

The AT89C51 is normally shipped with the on-chip Flash memory array in the erased state (that is, contents = FFH) and ready to be programmed. The programming interface accepts either a high-voltage (12-volt) or a low-voltage (V_{CC}) program enable signal. The low voltage programming mode provides a convenient way to program the AT89C51 inside the user's system, while the high-voltage programming mode is compatible with conventional third party Flash or EPROM programmers.

The AT89C51 is shipped with either the high-voltage or low-voltage programming mode enabled. The respective top-side marking and device signature codes are listed in the following table.

	$V_{PP} = 12V$	$V_{PP} = 5V$
Top-Side Mark	AT89C51 xxxx yyww	AT89C51 xxxx-5 yyww
Signature	(030H)=1EH (031H)=51H (032H)=FFH	(030H)=1EH (031H)=51H (032H)=05H

The AT89C51 code memory array is programmed byte-by-byte in either programming mode. To program any non-blank byte in the on-chip Flash Memory, the entire memory must be erased using the Chip Erase Mode.

Program Memory Lock Bits

On the chip are three lock bits which can be left unprogrammed (U) or can be programmed (P) to obtain the additional features listed in the table below:

When lock bit 1 is programmed, the logic level at the \overline{EA} pin is sampled and latched during reset. If the device is powered up without a reset, the latch initializes to a random value, and holds that value until reset is activated. It is necessary that the latched value of \overline{EA} be in agreement with the current logic level at that pin in order for the device to function properly.

Programming Algorithm: Before programming the AT89C51, the address, data and control signals should be set up according to the Flash programming mode table and Figures 3 and 4. To program the AT89C51, take the following steps.

1. Input the desired memory location on the address lines.
2. Input the appropriate data byte on the data lines.
3. Activate the correct combination of control signals.
4. Raise \overline{EA}/V_{PP} to 12V for the high-voltage programming mode.
5. Pulse ALE/ \overline{PROG} once to program a byte in the Flash array or the lock bits. The byte-write cycle is self-timed and typically takes no more than 1.5 ms. Repeat steps 1 through 5, changing the address and data for the entire array or until the end of the object file is reached.

Data Polling: The AT89C51 features Data Polling to indicate the end of a write cycle. During a write cycle, an attempted read of the last byte written will result in the complement of the written datum on PO.7. Once the write cycle has been completed, true data are valid on all outputs, and the next cycle may begin. Data Polling may begin any time after a write cycle has been initiated.

Ready/Busy: The progress of byte-programming can also be monitored by the RDY/ \overline{BSY} output signal. P3.4 is pulled low after ALE goes high during programming to indicate BUSY. P3.4 is pulled high again when programming is done to indicate READY.

Program Verify: If lock bits LB1 and LB2 have not been programmed, the programmed code data can be read back via the address and data lines for verification. The lock bits cannot be verified directly. Verification of the lock bits is achieved by observing that their features are enabled.

Chip Erase: The entire Flash array is erased electrically by using the proper combination of control signals and by holding ALE/PROG low for 10 ms. The code array is written with all "1"s. The chip erase operation must be executed before the code memory can be re-programmed.

Reading the Signature Bytes: The signature bytes are read by the same procedure as a normal verification of locations 030H,

031H, and 032H, except that P3.6 and P3.7 must be pulled to a logic low. The values returned are as follows.

- (030H) = 1EH indicates manufactured by Atmel
- (031H) = 51H indicates 89C51
- (032H) = FFH indicates 12V programming
- (032H) = 05H indicates 5V programming

Programming Interface

Every code byte in the Flash array can be written and the entire array can be erased by using the appropriate combination of control signals. The write operation cycle is self-timed and once initiated, will automatically time itself to completion.

All major programming vendors offer worldwide support for the Atmel microcontroller series. Please contact your local programming vendor for the appropriate software revision.

Flash Programming Modes

Mode	RST	PSEN	ALE/PROG	$\bar{E}A/V_{PP}$	P2.6	P2.7	P3.6	P3.7
Write Code Data	H	L		H/12V	L	H	H	H
Read Code Data	H	L	H	H	L	L	H	H
Write Lock	Bit - 1	H	L		H/12V	H	H	H
	Bit - 2	H	L		H/12V	H	H	L
	Bit - 3	H	L		H/12V	H	L	L
Chip Erase	H	L	(1)	H/12V	H	L	L	L
Read Signature Byte	H	L	H	H	L	L	L	L

Note: 1. Chip Erase requires a 10-ms PROG pulse.

Figure 3. Programming the Flash





Figure 4. Verifying the Flash




Flash Programming and Verification Characteristics

$T_A = 0^\circ\text{C}$ to 70°C , $V_{CC} = 5.0 \pm 10\%$


Symbol	Parameter	Min	Max	Units
$V_{PP}^{(1)}$	Programming Enable Voltage	11.5	12.5	V
$I_{PP}^{(1)}$	Programming Enable Current		1.0	mA
$1/t_{CLCL}$	Oscillator Frequency	3	24	MHz
t_{AVGL}	Address Setup to \overline{PROG} Low	$48t_{CLCL}$		
t_{GHAX}	Address Hold After \overline{PROG}	$48t_{CLCL}$		
t_{DVGL}	Data Setup to \overline{PROG} Low	$48t_{CLCL}$		
t_{GHDX}	Data Hold After \overline{PROG}	$48t_{CLCL}$		
t_{EHSH}	P2.7 (ENABLE) High to V_{PP}	$48t_{CLCL}$		
t_{SHGL}	V_{PP} Setup to \overline{PROG} Low	10		μs
$t_{GHSL}^{(1)}$	V_{PP} Hold After \overline{PROG}	10		μs
t_{GLGH}	\overline{PROG} Width	1	110	μs
t_{AVOV}	Address to Data Valid		$48t_{CLCL}$	
t_{ELOV}	\overline{ENABLE} Low to Data Valid		$48t_{CLCL}$	
t_{EHQZ}	Data Float After \overline{ENABLE}	0	$48t_{CLCL}$	
t_{GHBL}	\overline{PROG} High to \overline{BUSY} Low		1.0	μs
t_{WC}	Byte Write Cycle Time		2.0	ms

Note: 1. Only used in 12-volt programming mode.

Flash Programming and Verification Waveforms - High Voltage Mode ($V_{pp} = 12V$)



Flash Programming and Verification Waveforms - Low Voltage Mode ($V_{pp} = 5V$)



Absolute Maximum Ratings*

Operating Temperature.....	-55°C to +125°C
Storage Temperature.....	-65°C to +150°C
Voltage on Any Pin with Respect to Ground.....	-1.0V to +7.0V
Maximum Operating Voltage.....	6.6V
DC Output Current.....	15.0 mA

*NOTICE: Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

DC Characteristics

$T_A = -40^\circ\text{C}$ to 85°C , $V_{CC} = 5.0\text{V} \pm 20\%$ (unless otherwise noted)

Symbol	Parameter	Condition	Min	Max	Units	
V_{IL}	Input Low Voltage	(Except $\bar{E}A$)	-0.5	$0.2 V_{CC} - 0.1$	V	
V_{IL1}	Input Low Voltage ($\bar{E}A$)		-0.5	$0.2 V_{CC} - 0.3$	V	
V_{IH}	Input High Voltage	(Except XTAL1, RST)	$0.2 V_{CC} + 0.9$	$V_{CC} + 0.5$	V	
V_{IH1}	Input High Voltage	(XTAL1, RST)	$0.7 V_{CC}$	$V_{CC} + 0.5$	V	
V_{OL}	Output Low Voltage ⁽¹⁾ (Ports 1,2,3)	$I_{OL} = 1.6 \text{ mA}$		0.45	V	
V_{OL1}	Output Low Voltage ⁽¹⁾ (Port 0, ALE, PSEN)	$I_{OL} = 3.2 \text{ mA}$		0.45	V	
V_{OH}	Output High Voltage (Ports 1,2,3, ALE, PSEN)	$I_{OH} = -60 \mu\text{A}$, $V_{CC} = 5\text{V} \pm 10\%$	2.4		V	
		$I_{OH} = -25 \mu\text{A}$	$0.75 V_{CC}$		V	
		$I_{OH} = -10 \mu\text{A}$	$0.9 V_{CC}$		V	
V_{OH1}	Output High Voltage (Port 0 in External Bus Mode)	$I_{OH} = -800 \mu\text{A}$, $V_{CC} = 5\text{V} \pm 10\%$	2.4		V	
		$I_{OH} = -300 \mu\text{A}$	$0.75 V_{CC}$		V	
		$I_{OH} = -80 \mu\text{A}$	$0.9 V_{CC}$		V	
I_{IL}	Logical 0 Input Current (Ports 1,2,3)	$V_{IN} = 0.45\text{V}$		-50	μA	
I_{TL}	Logical 1 to 0 Transition Current (Ports 1,2,3)	$V_{IN} = 2\text{V}$, $V_{CC} = 5\text{V} \pm 10\%$		-650	μA	
I_{LI}	Input Leakage Current (Port 0, $\bar{E}A$)	$0.45 < V_{IN} < V_{CC}$		± 10	μA	
RRST	Reset Pulldown Resistor		50	300	$\text{K}\Omega$	
C_{IO}	Pin Capacitance	Test Freq. = 1 MHz, $T_A = 25^\circ\text{C}$		10	pF	
I_{CC}	Power Supply Current	Active Mode, 12 MHz		20	mA	
		Idle Mode, 12 MHz		5	mA	
	Power Down Mode ⁽²⁾	$V_{CC} = 6\text{V}$			100	μA
		$V_{CC} = 3\text{V}$			40	μA

Notes: 1. Under steady state (non-transient) conditions, I_{OL} must be externally limited as follows:

Maximum I_{OL} per port pin: 10 mA

Maximum I_{OL} per 8-bit port: Port 0: 26 mA

Ports 1, 2, 3: 15 mA

Maximum total I_{OL} for all output pins: 71 mA

If I_{OL} exceeds the test condition, V_{OL} may exceed the related specification. Pins are not guaranteed to sink current greater than the listed test conditions.

2. Minimum V_{CC} for Power Down is 2V.


AC Characteristics

(Under Operating Conditions; Load Capacitance for Port 0, ALE/ $\overline{\text{PROG}}$, and $\overline{\text{PSEN}}$ = 100 pF; Load Capacitance for all other outputs = 80 pF)


External Program and Data Memory Characteristics

Symbol	Parameter	12 MHz Oscillator		16 to 24 MHz Oscillator		Units
		Min	Max	Min	Max	
$1/t_{\text{CLCL}}$	Oscillator Frequency			0	24	MHz
t_{LHL}	ALE Pulse Width	127		$2t_{\text{CLCL}}-40$		ns
t_{AVL}	Address Valid to ALE Low	43		$t_{\text{CLCL}}-13$		ns
t_{LAX}	Address Hold After ALE Low	48		$t_{\text{CLCL}}-20$		ns
t_{LLV}	ALE Low to Valid Instruction In		233		$4t_{\text{CLCL}}-65$	ns
t_{LLPL}	ALE Low to $\overline{\text{PSEN}}$ Low	43		$t_{\text{CLCL}}-13$		ns
t_{PLPH}	$\overline{\text{PSEN}}$ Pulse Width	205		$3t_{\text{CLCL}}-20$		ns
t_{PLV}	$\overline{\text{PSEN}}$ Low to Valid Instruction In		145		$3t_{\text{CLCL}}-45$	ns
t_{PIX}	Input Instruction Hold After $\overline{\text{PSEN}}$	0		0		ns
t_{PIXZ}	Input Instruction Float After $\overline{\text{PSEN}}$		59		$t_{\text{CLCL}}-10$	ns
t_{PXAV}	$\overline{\text{PSEN}}$ to Address Valid	75		$t_{\text{CLCL}}-3$		ns
t_{AVIV}	Address to Valid Instruction In		312		$5t_{\text{CLCL}}-55$	ns
t_{PLAZ}	$\overline{\text{PSEN}}$ Low to Address Float		10		10	ns
t_{RLRH}	$\overline{\text{RD}}$ Pulse Width	400		$6t_{\text{CLCL}}-100$		ns
t_{WLWH}	$\overline{\text{WR}}$ Pulse Width	400		$6t_{\text{CLCL}}-100$		ns
t_{RLDV}	$\overline{\text{RD}}$ Low to Valid Data In		252		$5t_{\text{CLCL}}-90$	ns
t_{RHDX}	Data Hold After $\overline{\text{RD}}$	0		0		ns
t_{RHDZ}	Data Float After $\overline{\text{RD}}$		97		$2t_{\text{CLCL}}-28$	ns
t_{LLDV}	ALE Low to Valid Data In		517		$8t_{\text{CLCL}}-150$	ns
t_{AVDV}	Address to Valid Data In		585		$9t_{\text{CLCL}}-165$	ns
t_{LLWL}	ALE Low to $\overline{\text{RD}}$ or $\overline{\text{WR}}$ Low	200	300	$3t_{\text{CLCL}}-50$	$3t_{\text{CLCL}}+50$	ns
t_{AVWL}	Address to $\overline{\text{RD}}$ or $\overline{\text{WR}}$ Low	203		$4t_{\text{CLCL}}-75$		ns
t_{QVWX}	Data Valid to $\overline{\text{WR}}$ Transition	23		$t_{\text{CLCL}}-20$		ns
t_{QVWH}	Data Valid to $\overline{\text{WR}}$ High	433		$7t_{\text{CLCL}}-120$		ns
t_{WHQX}	Data Hold After $\overline{\text{WR}}$	33		$t_{\text{CLCL}}-20$		ns
t_{RLAZ}	$\overline{\text{RD}}$ Low to Address Float		0		0	ns
t_{WHLH}	$\overline{\text{RD}}$ or $\overline{\text{WR}}$ High to ALE High	43	123	$t_{\text{CLCL}}-20$	$t_{\text{CLCL}}+25$	ns

External Program Memory Read Cycle




External Data Memory Read Cycle




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

External Data Memory Write Cycle



External Clock Drive Waveforms



External Clock Drive

Symbol	Parameter	Min	Max	Units
$1/t_{CLCL}$	Oscillator Frequency	0	24	MHz
t_{CLCL}	Clock Period	41.6		ns
t_{CHCX}	High Time	15		ns
t_{CLCX}	Low Time	15		ns
t_{CLCH}	Rise Time		20	ns
t_{CHCL}	Fall Time		20	ns


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Serial Port Timing: Shift Register Mode Test Conditions

($V_{CC} = 5.0\text{ V} \pm 20\%$; Load Capacitance = 80 pF)

Symbol	Parameter	12 MHz Osc		Variable Oscillator		Units
		Min	Max	Min	Max	
t_{LXL}	Serial Port Clock Cycle Time	1.0		$12t_{CLCL}$		μs
t_{OVXH}	Output Data Setup to Clock Rising Edge	700		$10t_{CLCL}-133$		ns
t_{XHOX}	Output Data Hold After Clock Rising Edge	50		$2t_{CLCL}-117$		ns
t_{XHPX}	Input Data Hold After Clock Rising Edge	0		0		ns
t_{XHDV}	Clock Rising Edge to Input Data Valid		700		$10t_{CLCL}-133$	ns

Shift Register Mode Timing Waveforms



AC Testing Input/Output Waveforms⁽¹⁾

Float Waveforms⁽¹⁾



Note: 1. AC Inputs during testing are driven at $V_{CC} - 0.5\text{V}$ for a logic 1 and 0.45V for a logic 0. Timing measurements are made at V_{IH} min. for a logic 1 and V_{IL} max. for a logic 0.

Note: 1. For timing purposes, a port pin is no longer floating when a 100 mV change from load voltage occurs. A port pin begins to float when 100 mV change from the loaded V_{OH}/V_{OL} level occurs.

Ordering Information

Speed (MHz)	Power Supply	Ordering Code	Package	Operation Range	
12	5V ± 20%	AT89C51-12AC	44A	Commercial (0°C to 70°C)	
		AT89C51-12JC	44J		
		AT89C51-12PC	40P6		
		AT89C51-12QC	44Q		
			AT89C51-12AI	44A	Industrial (-40°C to 85°C)
			AT89C51-12JI	44J	
			AT89C51-12PI	40P6	
			AT89C51-12QI	44Q	
			AT89C51-12AA	44A	Automotive (-40°C to 105°C)
			AT89C51-12JA	44J	
			AT89C51-12PA	40P6	
			AT89C51-12QA	44Q	
16	5V ± 20%	AT89C51-16AC	44A	Commercial (0°C to 70°C)	
		AT89C51-16JC	44J		
		AT89C51-16PC	40P6		
		AT89C51-16QC	44Q		
			AT89C51-16AI	44A	Industrial (-40°C to 85°C)
			AT89C51-16JI	44J	
			AT89C51-16PI	40P6	
			AT89C51-16QI	44Q	
			AT89C51-16AA	44A	Automotive (-40°C to 105°C)
			AT89C51-16JA	44J	
			AT89C51-16PA	40P6	
			AT89C51-16QA	44Q	
20	5V ± 20%	AT89C51-20AC	44A	Commercial (0°C to 70°C)	
		AT89C51-20JC	44J		
		AT89C51-20PC	40P6		
		AT89C51-20QC	44Q		
			AT89C51-20AI	44A	Industrial (-40°C to 85°C)
			AT89C51-20JI	44J	
			AT89C51-20PI	40P6	
			AT89C51-20QI	44Q	
			AT89C51-20AA	44A	Automotive (-40°C to 105°C)
			AT89C51-20JA	44J	
			AT89C51-20PA	40P6	
			AT89C51-20QA	44Q	
24	5V ± 20%	AT89C51-24AC	44A	Commercial (0°C to 70°C)	
		AT89C51-24JC	44J		
		AT89C51-24PC	44P6		
		AT89C51-24QC	44Q		
			AT89C51-24AI	44A	Industrial (-40°C to 85°C)
			AT89C51-24JI	44J	
			AT89C51-24PI	44P6	
			AT89C51-24QI	44Q	

Package Type	
44A	44 Lead, Thin Plastic Gull Wing Quad Flatpack (TQFP)
44J	44 Lead, Plastic J-Leaded Chip Carrier (PLCC)
40P6	40 Lead, 0.600" Wide, Plastic Dual Inline Package (PDIP)
44Q	44 Lead, Plastic Gull Wing Quad Flatpack (PQFP)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



1. วิสันต์ อาชาเดโชพล และ Advanced Engineering Group, สาขาอากาศ และเทคนิคการติดตั้ง, สำนักพิมพ์ฟิสิกส์เซ็นเตอร์ กรุงเทพมหานคร
2. อาจารย์ นรินทร์ เนาวประทีป กลุ่ม CNS, ออปแอมป์ 741, สำนักพิมพ์ฟิสิกส์เซ็นเตอร์ กรุงเทพมหานคร
3. สุนทร วิฑูรพจน์, การใช้งานไมโครคอนโทรลเลอร์ตระกูล MCS 8051, บริษัท ซีเอ็ดยูเคชั่น จำกัด (มหาชน), กรุงเทพมหานคร, 2537



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประวัติผู้แต่ง




ชื่อผู้ทำปริญญาบัตร	นางสาวกรองทอง มัชฌิมสฤติย์
วันเดือนปีเกิด	25 พฤศจิกายน 2517
สถานที่เกิด	ชุมพร
ภูมิลำเนาเดิม	ชุมพร
ที่อยู่ปัจจุบัน	3 หมู่ที่ 1 ต.เคชะอำ อ.เมือง จ.ชุมพร 86000
โทรศัพท์	077-570464
ประวัติการศึกษา	
ประถมศึกษา	โรงเรียนวัดสายแก้ว
มัธยมศึกษาตอนต้น	โรงเรียนสอาดเผดิมวิทยา
ประกาศนียบัตรวิชาชีพ (ปวช)	วิทยาลัยเทคนิคชุมพร
ประกาศนียบัตรวิชาชีพชั้นสูง (ปวส)	วิทยาลัยเทคนิคชุมพร
ปริญญาตรี	สาขาวิชาวิศวกรรมโทรคมนาคม ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม
ผลงานที่ได้รับรางวัล	-
คติพจน์	ความพยายามอยู่ที่ไหนความสำเร็จ อยู่ที่นั่น

ประวัติผู้แต่ง



ชื่อผู้ทำปริญญาบัตร	นายกัญจน์ สิทธิประเสริฐ
วันเดือนปีเกิด	2 กรกฎาคม 2519
สถานที่เกิด	เชียงราย
ภูมิลำเนาเดิม	เชียงราย
ที่อยู่ปัจจุบัน	222 หมู่ 6 ต.แม่ยาว อ.เมือง จ.เชียงราย 57100
โทรศัพท์	053-744290
ประวัติการศึกษา	
ประถมศึกษา	โรงเรียนอนุบาลเชียงราย
มัธยมศึกษาตอนต้น	โรงเรียนสามัคคีวิทยาคม
ประกาศนียบัตรวิชาชีพ (ปวช)	วิทยาลัยเทคนิคเชียงราย
ประกาศนียบัตรวิชาชีพชั้นสูง (ปวส)	สถาบันเทคโนโลยีราชมงคลวิทยา เขตภาคพายัพ
ปริญญาตรี	สาขาวิชาวิศวกรรมโทรคมนาคม ภาควิชาวิศวกรรมวิศวกรรม คณะครุศาสตร์อุตสาหกรรม
ผลงานที่ได้รับรางวัล	-
คติพจน์	ทำวันนี้ให้ดีที่สุด

ประวัติผู้แต่ง



ชื่อผู้ทำปริญญาบัตร	นายเกรียงวุฒิ วรณสิน
วันเดือนปีเกิด	28 ธันวาคม 2518
สถานที่เกิด	กรุงเทพมหานคร
ภูมิลำเนาเดิม	210/232 เมืองทอง2/2 พัฒนาการ ประเวศ กรุงเทพมหานคร 10250
ที่อยู่ปัจจุบัน	210/232 เมืองทอง2/2 พัฒนาการ ประเวศ กรุงเทพมหานคร 10250
โทรศัพท์	321-2890 , 322-2646
ประวัติการศึกษา	
ประถมศึกษา	โรงเรียนคณวิทยา
มัธยมศึกษาตอนต้น	โรงเรียนคณวิทยา
ประกาศนียบัตรวิชาชีพ (ปวช)	วิทยาลัยเทคนิคสมุทรปราการ
ประกาศนียบัตรวิชาชีพชั้นสูง (ปวส)	วิทยาลัยเทคนิคสมุทรปราการ
ปริญญาตรี	สาขาวิชาวิศวกรรมโทรคมนาคม ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม
ผลงานที่ได้รับรางวัล	-
คติพจน์	การว่างงานไม่ใช่ การพักผ่อน ความคิดที่ว่างเปล่า คือ ความคิดที่ ทรมานมาก

ประวัติผู้แต่ง



ชื่อผู้ทำปริญญาบัตร	นายอนิรุทธ์ หงษาวงศ์
วันเดือนปีเกิด	7 สิงหาคม 2519
สถานที่เกิด	นนทบุรี
ภูมิลำเนาเดิม	นนทบุรี
ที่อยู่ปัจจุบัน	77/37/1 ถ.นนทบุรี ซ.นนทบุรี 52 ต.ท่าทราย อ.เมือง จ.นนทบุรี
โทรศัพท์	588-4538
ประวัติการศึกษา	
ประถมศึกษา	อนุบาลนนทบุรี
มัธยมศึกษาตอนต้น	ปิยะมหาราชาลัย
ประกาศนียบัตรวิชาชีพ (ปวช)	-
ประกาศนียบัตรวิชาชีพชั้นสูง (ปวส)	สถาบันเทคโนโลยีราชมงคล วิทยาเขตนนทบุรี
ปริญญาตรี	สาขาวิชาวิศวกรรมโทรคมนาคม ภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม
ผลงานที่ได้รับรางวัล	-
คติพจน์	ทำวันนี้ให้ดีที่สุด