



# การสื่อสารแบบอนุกรมสำหรับไมโครคอนโทรลเลอร์

## SERIAL COMMUNICATION CORE FOR MICROCONTROLLER

โดย

นางสาว ฐาปนี ศรีช่วง

37014102

นาย สุรศักดิ์ สุวรรณคร

37014533

วัน เดือน ปี..... 14. ต.ค. 2541 .....

เลขทะเบียน..... 038984 .....

เลขเรียกหนังสือ..... 140226 ชุด 319 ก .....

ปริญญาบัตรนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมคอมพิวเตอร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ 038984 ค่า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสื่อสารแบบอนุกรมสำหรับไมโครคอนโทรลเลอร์  
SERIAL COMMUNICATION CORE FOR MICROCONTROLLER



โดย  
นางสาว ฐาปนี ศรีช่วง 37014102  
นาย สุรศักดิ์ สุวรรณคร 37014533  
อาจารย์ที่ปรึกษา  
อาจารย์ อภินทร อุนาภูต

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิศวกรรมคอมพิวเตอร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2540

ปริญญาโทปีการศึกษา 2540

ภาควิชา วิศวกรรมคอมพิวเตอร์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่องการสื่อสารแบบอนุกรมสำหรับไมโครคอนโทรลเลอร์

ผู้จัดทำ

1. นางสาว ชูปณี ศรีช่วง
2. นาย สุรศักดิ์ สุวรรณคร

..... อาจารย์ที่ปรึกษา  
( อ. อภิเษกร อุทาค )



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## การสื่อสารแบบอนุกรมสำหรับไมโครคอนโทรลเลอร์

นางสาว ฐาปนี ศรีช่วง

นาย สุรศักดิ์ สุวรรณคร

อ. อภินทร อุณาภูล

ปีการศึกษา 2540

### บทคัดย่อ

ในปัจจุบันนี้ นับได้ว่าการสื่อสารแบบอนุกรมเป็นพื้นฐานของการสื่อสารของระบบการติดต่อสื่อสาร โดยทั่ว ๆ ไป เนื่องจากข้อได้เปรียบหลายประการที่เหนือกว่า การสื่อสารแบบขนาน อาทิเช่น ความประหยัด ในการวางสายสื่อสาร ประสิทธิภาพในการส่งข้อมูล เป็นต้น

นอกจากนี้การพัฒนานำส่วนของการสื่อสารไปใส่ไว้ในไมโครคอนโทรลเลอร์ถือว่าการเพิ่มความสามารถในการทำงานของตัวไมโครคอนโทรลเลอร์มากยิ่งขึ้น ซึ่งในโครงการนี้ได้ทำการออกแบบ และสร้างวงจรหลัก สำหรับการสื่อสารแบบอนุกรมสำหรับไมโครคอนโทรลเลอร์ในระดับของส่วนประกอบที่สามารถนำกลับมาใช้ใหม่ได้ ( Reusable Component ) ซึ่งวงจรหลักดังกล่าวได้แก่ Universal Asynchronous Receiver/Transmitter (UART) , I<sup>2</sup>C-bus Memory Interface และ I<sup>2</sup>C-bus Controller และได้ทำการทดสอบในระดับของซอฟต์แวร์และฮาร์ดแวร์ โดยในระดับของซอฟต์แวร์ได้ทำการเขียนโปรแกรมทดสอบ ส่วนในระดับของฮาร์ดแวร์ได้ใช้ FPGA ช่วยในการทดสอบ

คณะผู้จัดทำ

28 เม.ย. 41

## Serial Communication Core for Microcontroller

Thapanee      Srichoung  
Surasak      Suwannakorn

Apinatr Unakul

1997

### Abstract

This project is Serial Communication Core for Microcontroller. In present serial communication is basic of general communication. Because of serial communication is more advantageous than parallel communication such as inexpensive and reliable than parallel communication over long distance and transmitting over longer distances requires thicker wires to reduce signal degradation .

In additional, If you want to increase efficiency of microcontroller. You can to add serial communication in it. In this project, we designed and implemented the three soft cores of serial communication for microcontroller. The soft cores are the reusable component . They are Universal Asynchronous Receiver/Transmitter (UART) , I<sup>2</sup>C-bus Memory Interface and I<sup>2</sup>C-bus Controller . And they were tested in software level and hardware level. Software level, they were tested by Test Bench. Hardware level, they were tested by FPGA and programming.

28 Apr. 98

## กิตติกรรมประกาศ

ขอขอบพระคุณบุคคลที่มีรายชื่อดังต่อไปนี้ ที่ให้ความช่วยเหลือในการทำโครงการนี้จนประสบความสำเร็จ

1. อาจารย์ อภินทร อุณาภูถ

ให้โอกาสในการทำงานที่น่าสนใจ

ให้คำปรึกษาและดูแลการทำงานอย่างต่อเนื่อง

2. คุณชนพร ทองเผือก

สละเวลาในการทำงานมาให้คำปรึกษาและคำแนะนำ

เอื้อเพื่ออุปกรณ์ในการทดสอบ

3. น.ส. ปัญญา เรืองสินทรัพย์

เอื้อเพื่อเครื่องคอมพิวเตอร์ในบางเวลาและให้คำแนะนำ

4. น.ส. วรณรัช สันติอมรทัต

เอื้อเพื่อเครื่องคอมพิวเตอร์ในบางเวลาและให้คำแนะนำ

5. ห้องปฏิบัติการ EMBEDDED SYSTEM LAB

6. ภาควิชาวิศวกรรมคอมพิวเตอร์

สุดท้ายขอขอบคุณเพื่อน ๆ พี่ ๆ และ น้อง ๆ ที่ไม่ได้เอ่ยนามในที่นี้ ที่คอยเป็นกำลังใจให้ทำโครงการ

นี้จนสำเร็จ

# สารบัญ

1. บทที่ 1 บทนำ .....	1
1.1 ความสำคัญและที่มา .....	1
1.2 วัตถุประสงค์ของงานวิจัย .....	2
1.3 ขอบเขตของงานวิจัย .....	2
1.4 วิธีการดำเนินงาน .....	2
2. บทที่ 2 ทฤษฎีเบื้องต้น.....	3
2.1 UNIVERSAL ASYNCHRONOUS RECEIVER/TRANSMITTER CONCEPT.....	3
2.2 ทฤษฎีบทของ I <sup>2</sup> C-BUS.....	6
2.3 ทฤษฎีเบื้องต้นของ VHDL.....	12
2.4 โครงสร้างของ XILINX XC4000.....	15
3. บทที่ 3 หลักการออกแบบ.....	21
3.1 ขั้นตอนในการออกแบบ.....	21
3.2 ขั้นตอนในการออกแบบวงจร.....	21
3.3 การทดสอบการทำงาน .....	65
4. บทที่ 4 ผลการทดลอง.....	68
4.1 FUNCTIONAL SIMULATION .....	68
4.2 POST SYNTHESIS SIMULATION .....	69
4.3 FPGA PROTOTYPE.....	75
5. บทที่ 5 สรุปและวิจารณ์.....	76
5.1 สิ่งที่ได้จากการทำโครงการ.....	76
5.2 วิธีการทำงาน .....	76
5.3 การออกแบบ ทดสอบ และอุปสรรคในการทำงาน .....	77
5.4 แนวทางในการพัฒนา .....	78

# สารบัญรูปภาพ

รูปที่ 1-1 แสดงลักษณะการเกิด SKEW ในการสื่อสารข้อมูลแบบขนาน.....	1
รูปที่ 2-3 การส่งบิต บน I <sup>2</sup> C-BUS.....	7
รูปที่ 2-4 START และ STOP CONDITION.....	7
รูปที่ 2-5 DATA TRANSFER ON I <sup>2</sup> C - BUS .....	8
รูปที่ 2-6 ACKNOWLEDGE ON THE I <sup>2</sup> C BUS .....	9
รูปที่ 2-7 CLOCK SYNCHRONIZATION THE ARBITRATION PROCEDURE .....	9
รูปที่ 2-8 ARBITRATION PROCEDURE OF TWO MASTERS.....	10
รูปที่ 2-9 A MASTER-TRANSMITTER ADDRESSES A SLAVE RECEIVER WITH A 7-BIT ADDRESS .....	11
รูปที่ 2-10 A MASTER READS A SLAVE IMMEDIATELY AFTER THE FIRST BYTE.....	11
รูปที่ 2-11 COMBINED FORMAT .....	12
รูปที่ 2-12 DEVICE VERSUS DEVICE MODEL .....	14
รูปที่ 2-13 A VHDL VIEW OF A DEVICE.....	14
รูปที่ 2-14 XILINX XC4000 FPGA STRUCTURE .....	15
รูปที่ 2-15 การควบคุมโดยผ่านตัวทรานซิสเตอร์.....	16
รูปที่ 2-16 การควบคุมโดยใช้ตัวมัลติเพล็กซ์.....	16
รูปที่ 2-17 การทำตารางเปิดดู.....	17
รูปที่ 2-18 SWITCH MATRIX TRANSISTOR .....	17
รูปที่ 2-19 ตัวอย่างการเชื่อมต่อ.....	18
รูปที่ 2-20 SIMPLIFIED DIAGRAM OF A XILINX CONFIGURABLE LOGIC BLOCK .....	19
รูปที่ 2-21 โครงสร้าง IOB ของ XILINX .....	19
รูปที่ 3-1 UART INTERFACE BLOCK.....	23
รูปที่ 3-2 แสดง BLOCK DIAGRAM สำหรับ UART .....	24
รูปที่ 3-3 BLOCK DIAGRAM ของ TRANSMIT CONTROL.....	25
รูปที่ 3-4 แผนภูมิสถานะของ TRANSMIT CONTROL .....	25
รูปที่ 3-5 แสดงลักษณะ BLOCK DIAGRAM ของ TRANSMIT CLOCK GENERATOR.....	26
รูปที่ 3-6 แสดงแผนภูมิสถานะของ TRANSMIT CLOCK GENERATOR .....	26
รูปที่ 3-7 แสดงลักษณะของ BLOCK DIAGRAM ของ TRANSMIT DATA REGISTER .....	27
รูปที่ 3-8 แสดงลักษณะ BLOCK DIAGRAM ของ CONTROL REGISTER .....	27
รูปที่ 3-9 แสดงการทำงานในแต่ละบิตของ CONTROL REGISTER .....	29
รูปที่ 3-10 แสดงการทำงานในแต่ละบิตของ STATUS REGISTER .....	30
รูปที่ 3-12 แสดงการเปลี่ยนแปลงค่าของบิต RDRF ใน STATUS REGISTER.....	31
รูปที่ 3-13 แผนภูมิสถานะแสดงการเปลี่ยนแปลงบิต OV ใน STATUS REGISTER .....	31

รูปที่ 3-14 แสดงลักษณะ BLOCK DIAGRAM ของบิท TDRF .....	31
รูปที่ 3-15 แผนภูมิสถานะแสดงการเปลี่ยนแปลงบิท TDRF ใน STATUS REGISTER .....	32
รูปที่ 3-16 แสดงลักษณะ BLOCK DIAGRAM ของบิท PE.....	32
รูปที่ 3-17 แผนภูมิสถานะแสดงการเปลี่ยนแปลงบิท PE ใน STATUS REGISTER.....	33
รูปที่ 3-18 แสดงลักษณะ BLOCK DIAGRAM ของบิท FE.....	33
รูปที่ 3-19 แผนภูมิสถานะแสดงการเปลี่ยนแปลงบิท FE ใน STATUS REGISTER.....	34
รูปที่ 3-20 แสดงการเปลี่ยนแปลงบิท IRQ ใน STATUS REGISTER .....	34
รูปที่ 3-21 แสดงลักษณะ BLOCK DIAGRAM ของ RECEIVE CONTROL.....	35
รูปที่ 3-22 แผนภูมิสถานะของ RECEIVE CONTROL .....	35
รูปที่ 3-23 แสดงลักษณะ BLOCK DIAGRAM ของ RECEIVER CLOCK GENERATOR .....	36
รูปที่ 3-24 แผนภูมิสถานะของ RECEIVE CLOCK .....	36
รูปที่ 3-25 แสดงลักษณะ BLOCK DIAGRAM ของ RECEIVE DATA REGISTER.....	37
รูปที่ 3-26 MEMORY INTERFACE BLOCK DIAGRAM.....	39
รูปที่ 3-27 แสดง BLOCK DIAGRAM ภายในของ I <sup>2</sup> C-BUS MEMORY INTERFACE .....	39
รูปที่ 3-28 แสดง BLOCK DIAGRAM ของ SHIFT_IN REGISTER .....	40
รูปที่ 3-29 แผนภูมิสถานะสำหรับ SHIFT_IN REGISTER .....	40
รูปที่ 3-30 BLOCK DIAGRAM สำหรับ SHIFT_OUT REGISTER .....	41
รูปที่ 3-31 แสดง BLOCK DIAGRAM ของ SHIFT_OUT CONTROL.....	41
รูปที่ 3-32 แผนภูมิสถานะสำหรับ SHIFT_OUT REGISTER.....	42
รูปที่ 3-33 BLOCK DIAGRAM OF CLOCK GENERATOR.....	42
รูปที่ 3-34 แสดงแผนภูมิสถานะของ CLOCK GENERATOR .....	42
รูปที่ 3-35 แสดง BLOCK DIAGRAM ของ COMPARE ADDRESS.....	43
รูปที่ 3-36 แสดงแผนภูมิสถานะของ COMPARE ADDRESS.....	43
รูปที่ 3-37 แสดง BLOCK DIAGRAM ของ ADDRESS REGISTER .....	44
รูปที่ 3-38 แผนภูมิสถานะของ ADDRESS REGISTER.....	44
รูปที่ 3-39 แสดง BLOCK DIAGRAM ของ DATA REGISTER.....	45
รูปที่ 3-40 แผนภูมิสถานะของ DATA REGISTER .....	45
รูปที่ 3-41 แสดง BLOCK DIAGRAM ในส่วนของ WRITE CONTROL ใน WR/RD CONTROL.....	45
รูปที่ 3-42 แผนภูมิสถานะสำหรับการ WRITE ของ WR/RD CONTROL .....	46
รูปที่ 3-44 แผนภูมิสถานะสำหรับการ READ ของ WR/RD CONTROL.....	47
รูปที่ 3-45 I2C-BUS CONTROLLER INTERFACE BLOCK.....	48
รูปที่ 3-47 แสดง BLOCK DIAGRAM สำหรับ SHIFT IN CONTROL.....	50
รูปที่ 3-50 แสดง BLOCK DIAGRAM สำหรับ SHIFT OUT CONTROL.....	51
รูปที่ 3-52 แสดงโหมดการทำงานของ SHIFT OUT CONTROL REGISTER.....	53

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3-53 แสดง BLOCK DIAGRAM ของ COMPARATOR.....	53
รูปที่ 3-54 แผนภูมิสถานะของ COMPARATOR.....	54
รูปที่ 3-55 แสดง BLOCK DIAGRAM สำหรับ OWN ADDRESS REGISTER.....	54
รูปที่ 3-56 BLOCK DIAGRAM ของ CLOCK GENERATOR.....	55
รูปที่ 3-58 แสดงแผนภูมิสถานะของ CLOCK GENERATOR .....	56
รูปที่ 3-59 แสดง BLOCK DIAGRAM สำหรับ CONTROL REGISTER .....	57
รูปที่ 3-60 แสดง บิต ต่าง ๆ ใน CONTROL REGISTER .....	57
รูปที่ 3-61 แสดง บิต ต่าง ๆ ใน STATUS REGISTER .....	58
รูปที่ 3-62 แผนภูมิสถานะของ LAB BIT IN STATUS REGISTER.....	59
รูปที่ 3-63 BLOCK DIAGRAM OF LAB BIT ใน STATUS REGISTER .....	59
รูปที่ 3-64 แสดง BLOCK DIAGRAMของ STS BIT ใน STATUS REGISTER .....	60
รูปที่ 3-66 แผนภูมิสถานะของ PIN BIT ใน STATUS REGISTER.....	61
รูปที่ 3-67 แสดง BLOCK DIAGRAM สำหรับบิต PIN ใน STATUS REGISTER.....	61
รูปที่ 3-68 แสดง BLOCK DIAGRAM ของ READ CONTROL ใน CPU INTERFACE.....	62
รูปที่ 3-70 แสดงแผนภูมิสถานะสำหรับ READ CONTROL ใน CPU INTERFACE.....	62
รูปที่ 3-71 แสดงแผนภูมิสถานะสำหรับ WRITE CONTROL ใน CPU INTERFACE .....	63
รูปที่ 3-72 แสดงลักษณะของ BLOCK DIAGRAM สำหรับ LACK .....	63
รูปที่ 4-1 แสดงผลการทดสอบก่อนการส่งข้อมูล .....	68
รูปที่ 4-2 แสดงผลการทดสอบหลังการส่งข้อมูล.....	69
รูปที่ 4-3 แสดงผลการทดสอบการรับข้อมูลเมื่อเกิด PARITY ERROR .....	70
รูปที่ 4-4 แสดงผลการทดสอบการรับข้อมูลเมื่อเกิด FRAME ERROR .....	70
รูปที่ 4-5 แสดงผลการทดสอบการทำงานใน SLAVE RECEIVER MODE ของ I <sup>2</sup> C-BUS MEMORY INTERFACE.....	71
รูปที่ 4-6 แสดงผลการทดสอบการทำงานใน SLAVE TRANSMITTER MODE ของ I <sup>2</sup> C-BUS MEMORY.....	72
รูปที่ 4-7 แสดงผลการทดสอบการทำงานใน SLAVE TRANSMITTER MODE ของ I <sup>2</sup> C-BUS MEMORY.....	72
รูปที่ 4-8 การสร้าง START CONDITION ของ MASTER .....	73
รูปที่ 4-9 การสร้าง STOP CONDITION ของ MASTER .....	74
รูปที่ 4-10 การ ACKNOWLEDGE ของ SLAVE RECEIVER.....	74

## สารบัญตาราง

ตาราง 3-1 แสดงการกำหนดสัญญาณนาฬิกาสำหรับ UART.....	28
ตาราง 3-2 CORE SIGNAL PINOUT OF UART .....	37
ตาราง 3-3 CORE SIGNAL PINOUT OF MEMORY INTERFACE WITH I2C-BUS CORE.....	47
ตาราง 3-4 แสดงโหมดการทำงานของบิต STA และ STO .....	58
ตาราง 3-5 CORE SIGNAL PINOUT OF MICROCONTROLLER INTERFACE WITH I2C-BUS.....	64
ตาราง 3-6 แสดงการทดสอบการทำงานของ I2C-BUS MEMORY INTERFACE .....	66
ตาราง 3-7 แสดงการทดสอบการทำงานของ I2C-BUS CONTROLLER INTERFACE.....	66



# บทที่ 1

## บทนำ

### 1.1 ความสำคัญและที่มา


การสื่อสารโดยทั่ว ๆ ไปในปัจจุบันนี้จะมีอยู่ 2 ประเภทที่สำคัญ ( จำแนกวิธีการส่งตามลักษณะการจัดข้อมูล ) ได้แก่ การสื่อสารแบบอนุกรม และการสื่อสารแบบขนาน

ลักษณะของการสื่อสารแบบขนาน คือ การนำทุก ๆ บิต ของรหัสที่ประกอบเป็นอักษรหนึ่งตัว ส่งออกไปพร้อม ๆ กัน ในเวลาเดียวกัน ทำให้จะต้องใช้สายเท่ากับจำนวนบิตที่ประกอบเป็นตัวอักษรตัวนั้น

ส่วนการสื่อสารแบบอนุกรม มีลักษณะดังนี้คือ บิตทั้งหมดของตัวอักษรหนึ่งตัว จะถูกนำมาส่งออกไปทีละบิต ติดต่อกันไปเรื่อย ๆ ตามสายส่งที่มีเพียงสายเดียว เมื่อทางด้านรับ รับข้อมูลมาแล้ว ก็ต้องนำมาจัดเป็นตัวอักษรขึ้นใหม่ ให้ตรงกับชุดตัวอักษรที่ทางด้านส่งได้ส่งมา ซึ่งวิธีการดังกล่าวนี้จะต้องประกอบด้วย ความสัมพันธ์ในการทำงานระหว่างด้านรับและด้านส่ง เพื่อที่รับข้อมูลได้ถูกต้อง

ซึ่งการสื่อสารทั้ง 2 ประเภทมีข้อดีข้อเสียของแต่ละแบบดังต่อไปนี้

- 1) การสื่อสารข้อมูลแบบขนาน จะส่งได้เร็วกว่าการส่งข้อมูลแบบอนุกรม เนื่องจากในการส่งแต่ละครั้งของการสื่อสารแบบขนาน จะส่งทีละ 1 ตัวอักษร แต่ถ้าเป็นการสื่อสารแบบอนุกรมจะส่งทีละบิต เพราะฉะนั้น ถ้าส่งข้อมูล 1 ตัวอักษร (character) ก็จะต้องส่งไปเป็นจำนวนครั้งเท่ากับจำนวนบิตที่ประกอบเป็น 1 ตัวอักษร
- 2) การสื่อสารแบบอนุกรมจะประหยัดกว่าเนื่องจากใช้สายเพียงเส้นเดียวในการสื่อสาร แต่การสื่อสารแบบขนานจะต้องใช้สายเป็นจำนวนเท่ากับ จำนวนบิตที่ประกอบเป็น ตัวอักษร
- 3) ในการสื่อสารที่ระยะทางไกล ๆ การสื่อสารแบบขนานจะเกิด skew คือ ข้อมูลแต่ละบิตที่ถูกส่งไปบนสายพร้อมกัน แต่ฝ่ายรับอาจจะได้รับไม่พร้อมกันเนื่อง ความต้านทานของแต่ละสายที่ใช้สื่อสารไม่เท่ากัน



รูปที่ 1-1 แสดงลักษณะการเกิด skew ในการสื่อสารข้อมูลแบบขนาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการเปรียบเทียบข้อดี-ข้อเสียของการสื่อสารแต่ละแบบ ทำให้ทางผู้จัดทำโครงการคิดว่า การสื่อสารแบบอนุกรม น่าจะพัฒนาเพื่อใช้เพิ่มประสิทธิภาพของการทำงานของ ไมโครคอนโทรลเลอร์ ได้ดีกว่าการสื่อสารแบบขนาน ซึ่งในปัจจุบันนี้ เทคโนโลยีของระบบการสื่อสารข้อมูลแบบอนุกรมก็มีหลายแบบ ซึ่งที่ใช้อยู่ในระบบคอมพิวเตอร์ทั่วไป ก็จะมีการสื่อสารข้อมูลแบบอนุกรม โดยใช้ชิปที่เรียกว่า UART (Universal Asynchronous Receiver/Transmitter) และในปัจจุบันนี้ยังมีรูปแบบการสื่อสารแบบอนุกรมอีกลักษณะหนึ่ง ที่เรียกว่า I<sup>2</sup>C-bus ซึ่งเป็นการสื่อสารข้อมูลแบบอนุกรมอีกรูปแบบหนึ่งที่น่าสนใจ นอกจากนี้ยังมีการสื่อสารแบบอนุกรมในลักษณะอื่นๆ อีก เช่น Universal Serial Bus (USB) และ Smart-Card เป็นต้น

## 1.2 วัตถุประสงค์ของงานวิจัย

- 1) ศึกษาทฤษฎีเบื้องต้นของระบบการสื่อสารแบบอนุกรมในรูปแบบของ UART และ I<sup>2</sup>C-bus
- 2) ทำการออกแบบวงจร โดยใช้ทฤษฎีเบื้องต้นของ UART และ I<sup>2</sup>C-bus

## 1.3 ขอบเขตของงานวิจัย

งานวิจัยนี้จะทำการออกแบบวงจร 3 ตัว โดยตัวหนึ่งจะเป็นการออกแบบโดยใช้รูปแบบของ UART ส่วนอีก 2 ตัว จะออกแบบโดยใช้รูปแบบของ I<sup>2</sup>C-bus เนื่องจากจะต้องมีการทดสอบว่าวงจรที่ออกแบบโดยใช้รูปแบบของ I<sup>2</sup>C-bus สามารถที่จะสื่อสารกันได้จริงจึงต้องออกแบบ 2 ตัว โดยตัวหนึ่งจะใช้เชื่อมต่อกับหน่วยความจำ ส่วนอีกตัวหนึ่งใช้เชื่อมต่อกับไมโครคอนโทรลเลอร์

เนื่องจากงานวิจัยตัวนี้ ยังไม่ได้เป็นการออกแบบให้รวมอยู่ในไมโครคอนโทรลเลอร์ตัวเดียว ดังนั้นถ้ามีการวิจัยต่อน่าจะเป็นการนำไปรวมไว้ในไมโครคอนโทรลเลอร์ตัวเดียว

## 1.4 วิธีการดำเนินงาน

- 1) ในขั้นแรกเป็นการเริ่มศึกษาหลักการ และทฤษฎีเบื้องต้น ต่างๆ ที่เกี่ยวกับโครงการตัวนี้ ซึ่งจะมีเรื่องหลัก ๆ อยู่ 2 เรื่องด้วยกัน คือ ลักษณะและรูปแบบการสื่อสารข้อมูลแบบอนุกรมของ UART และ ลักษณะและรูปแบบการสื่อสารข้อมูลแบบอนุกรมของ I<sup>2</sup>C-bus ซึ่งมีรายละเอียดอยู่ในบทที่ 2
- 2) เป็นการนำความรู้ทั้งหมดที่ได้จากการศึกษา มาออกแบบวงจรทั้ง 3 ตัว โดยเริ่มจากการออกแบบ Block Diagram และ แผนภูมิสถานะ ( State Diagram ) ซึ่งได้แสดงรายละเอียดต่าง ๆ ไว้ในบทที่ 3
- 3) เมื่อออกแบบเสร็จเรียบร้อยแล้ว ก็นำสิ่งที่ออกแบบมาสร้างจริง โดยเริ่มด้วยการเขียนโปรแกรมด้วยภาษา VHDL หลังจากนั้นก็ทำการทดสอบ เมื่อทดสอบผ่านเรียบร้อยแล้ว ก็สร้างออกมาเป็น FPGA ซึ่งเมื่อสร้างเป็น FPGA แล้วก็ต้องมีการทดสอบว่าใช้งานได้จริงหรือไม่
- 4) เป็นการทดสอบในระดับฮาร์ดแวร์ (Hardware) หรือ การทดสอบระบบ (System Test)

## บทที่ 2

### ทฤษฎีเบื้องต้น

สำหรับในบทนี้จะกล่าวถึงทฤษฎีต่าง ๆ ที่ใช้ในการออกแบบวงจรทั้ง 3 ตัว ซึ่งทฤษฎีที่ใช้ในการออกแบบหลัก ๆ ที่สำคัญได้แก่ ทฤษฎีของ UART (Universal Asynchronous Receiver/Transmitter) ทฤษฎีของ I<sup>2</sup>C-bus ทฤษฎีของ VHDL และทฤษฎีของ Xilinx XC40000

#### 2.1 Universal Asynchronous Receiver/Transmitter Concept

UART เป็นอุปกรณ์ที่ใช้ในการสื่อสารแบบอนุกรม ซึ่งมีการส่งเป็นแบบ อะซิงโครนัส ( Asynchronous ) สามารถที่จะทำการโปรแกรมได้ และรีจิสเตอร์ภายในสามารถอ้างอิงแอดเดรสได้ UART ถูกออกแบบให้มีการใช้งานกับไมโครโปรเซสเซอร์ขนาด 8 บิต แต่บางครั้งก็สามารถใช้ได้กับ 16 บิตและ 32 บิต

##### 2.1.1 การเชื่อมต่อภายนอกของ UART

UART จะมีส่วนที่ต่อกับไมโครโปรเซสเซอร์ และส่วนที่ต่อกับอุปกรณ์อื่น ๆ ขาที่ใช้ติดต่อกับไมโครโปรเซสเซอร์ :-


- **Chip select หรือ Chip enable** : เป็นขาที่ไมโครโปรเซสเซอร์ใช้เพื่อเลือกอุปกรณ์ที่จะติดต่อกับขานี้จะต่อกับ แอดเดรส bus ของไมโครโปรเซสเซอร์ผ่านตัวถอดรหัส
- **Register select** : ไมโครโปรเซสเซอร์ใช้เพื่อเลือก รีจิสเตอร์ ภายใน UART ขานี้จะต่อกับ A0 หรือ A1 ของไมโครโปรเซสเซอร์
- **Data bus** : เป็น บัส ขนาด 8 บิต ใช้ขนถ่าย (transfer) ข้อมูลระหว่างไมโครโปรเซสเซอร์ และ UART การส่งข้อมูลจะต้องทำการซิงโครไนซ์ (synchronize) กับ สัญญาณนาฬิกา (clock) ของไมโครโปรเซสเซอร์
- **Read/Write** : ไมโครโปรเซสเซอร์ใช้เพื่ออ่านหรือเขียน UART
- **Interrupt Request ( / IRQ )** : เป็นสัญญาณที่ UART ส่งไปบอกไมโครโปรเซสเซอร์ว่า ขณะนี้ถึงเวลาที่จะส่งหรือรับข้อมูล หรือจะไม่ส่งหรือไม่รับข้อมูลเนื่องจากสถานะของโมเด็มยังไม่พร้อม ขาที่ใช้ติดต่อกับอุปกรณ์อื่น ๆ
- **Tx Data ( Transmit Data )** : ใช้ส่งข้อมูลเป็นอนุกรมออกไป จากการรับเป็นแบบขนานมาจากไมโครโปรเซสเซอร์ ในการส่งข้อมูล UART จะทำการเพิ่มบิตสตาร์ท (start bit) , บิตพาริตี (parity bit) และ บิตสตอป (stop bit) โคยอัด โนมัติ
- **Rx Data ( Receive Data )** : ใช้รับข้อมูลเป็นอนุกรมเข้ามา แล้วทำการส่งไปยังไมโครโปรเซสเซอร์เป็นแบบขนาน ในการรับข้อมูล UART จะทำการตัดบิตสตาร์ท , บิตพาริตี และ บิตสตอป ออกก่อนที่ไมโครโปรเซสเซอร์จะอ่านข้อมูลไป
- **Peripheral Control** : ใช้ติดต่อกับโมเด็มหรืออุปกรณ์อื่น ๆ

อัตราการส่งและรับข้อมูลของ UART จะถูกกำหนดโดยสัญญาณนาฬิกาจากภายนอก

### 2.1.2 Block Diagram ภายในของ UART

- **Transmit shift register และ Transmit data register :** ไมโครโปรเซสเซอร์จะส่งข้อมูลที่ต้องการจะส่งออกไปมาไว้ใน transmit data register วงจรภายใน UART จะจัดการส่งข้อมูลแต่ละตัวอักษร จาก transmit data register ไปยัง transmit shift register โดยอัตโนมัติเมื่อ shift register นั้นว่าง
- **Receiver shift register และ Receive data register :** ไมโครโปรเซสเซอร์จะรับข้อมูลจาก receive data register เท่านั้น UART จะทำการส่งข้อมูลจาก receive shift register ไปยัง data register โดยอัตโนมัติ เมื่อ data register นั้นว่าง ข้อมูลจะยังคงอยู่ใน data register จนกว่าไมโครโปรเซสเซอร์จะอ่านไปแล้ว

การทำงานร่วมกันของรีจิสเตอร์ 2 ตัวนี้ จะเรียกว่า double buffering ในการทำงานของ UART ก็เหมือนกับอุปกรณ์ ที่เป็นอินพุต/เอาต์พุตอื่นๆ ที่จะใช้เวลานาน ดังนั้นถ้า ไมโครโปรเซสเซอร์ติดต่อกับ UART อยู่ มันจะไม่สามารถไปทำงานอย่างอื่นได้



รูปที่ 2-1 Typical External Pin Assignment for Internal Block Diagram of a UART


- **Control register :** จะเก็บรูปแบบการทำงานของ UART ซึ่งจะส่งมาจากไมโครโปรเซสเซอร์ เพื่อกำหนดค่าเริ่มต้นในการทำงานของ UART เช่น มีการกำหนดอัตราการส่งข้อมูล , จำนวนบิตข้อมูล , จำนวนบิตของ สตาร์ท , สตอป และ พาริตี หรือไม่ก็เป็นการที่ UART ส่งสัญญาณอินเตอร์รัปต์ (interrupt) ไปบอกไมโครโปรเซสเซอร์ เมื่อ transmit data register ว่าง หรือ receive data register เต็ม
- **Status register :** เป็นตัวเก็บสถานะต่าง ๆ ของ UART เช่น บิตของ parity error จะใช้ตรวจสอบความถูกต้องของบิตพาริตี เป็นต้น

ไมโครโปรเซสเซอร์จะติดต่อโดยตรงกับ รีจิสเตอร์ เพียง 4 ตัวเท่านั้น คือ transmit data register , control register , status register , receive data register

## 2.2 ทฤษฎีบทของ I<sup>2</sup>C-bus

จะมีสายที่ใช้ในการรับส่งข้อมูลระหว่างอุปกรณ์ที่เชื่อมต่อบนบัส อยู่ 2 สาย คือ SDA (Serial Data Line) และ SCL (Serial Clock Line) อุปกรณ์ต่าง ๆ ที่เชื่อมต่อบนบัส จะมีแอดเดรสของตัวเอง และสามารถทำการรับส่งได้โดยขึ้นอยู่กับหน้าที่ของอุปกรณ์แต่ละตัว นอกจากนั้นอุปกรณ์แต่ละตัวสามารถเป็นมาสเตอร์ (master) หรือ สเลฟ (slave) ก็ได้ โดย มาสเตอร์จะเป็นตัวหลักในการส่งข้อมูลและจะเป็นตัวสร้างสัญญาณนาฬิกาด้วย

I<sup>2</sup>C-bus มีลักษณะเป็นบัสที่มีมาสเตอร์หลายตัว (multi-master) ซึ่งสามารถต่อกับอุปกรณ์ได้ที่หลาย ๆ ตัว ดังนั้นจึงเป็นไปได้ที่บน I<sup>2</sup>C-bus สามารถมีไมโครคอนโทรลเลอร์ได้ที่หลาย ๆ ตัว ดังนั้นจึงมีโอกาสที่ไมโครคอนโทรลเลอร์เหล่านั้น ต้องการที่จะส่งหรือรับข้อมูลในเวลาเดียวกัน ซึ่งบน I<sup>2</sup>C-bus ได้จัดการเหตุการณ์แบบนี้โดยใช้การแข่งขันกัน (Arbitration)




รูปที่ 2-2 ตัวอย่างการเชื่อมต่อ I<sup>2</sup>C Bus ซึ่งมีการใช้ไมโครคอนโทรลเลอร์ 2 ตัว

### 2.2.1 ลักษณะทั่วไปของ I<sup>2</sup>C-bus

ทั้งสาย SDA และ SCL เป็นสายที่ส่งได้ทั้งสองทาง โดยถูกต้องกับความต่างศักย์ที่เป็นบวก (positive supply voltage) ผ่านตัวต้านทานที่ pull-up ไว้ ในขณะที่บัสว่างทั้งสองสายจะมีสถานะสูง (High) ความเร็วในการส่งจะเป็น 100 Kbps เมื่ออยู่ในโหมดมาตรฐาน (standard mode) และจะเป็น 400 Kbps ในโหมดเร็ว (fast mode)

- การขนส่งบิตข้อมูล (Bit Transfer)

เนื่องจากมีอุปกรณ์หลายประเภทที่สามารถต่อกับ I<sup>2</sup>C-bus ได้ ดังนั้นค่าความต่างศักย์ของการเป็น 0 หรือ 1 จะขึ้นกับอุปกรณ์แต่ละตัว



รูปที่ 2-3 การส่งบิต บน I<sup>2</sup>C-bus


- ความถูกต้องของข้อมูล (Data Validity)

ข้อมูลที่อยู่บนสาย SDA จะต้องมีที่ ไม่มีการเปลี่ยนแปลงขณะที่ SCL มีสถานะสูง และจะเปลี่ยนสถานะจากสถานะต่ำ (Low) เป็นสถานะสูง ได้เฉพาะตอนที่ SCL มีสถานะต่ำเท่านั้น

- เงื่อนไขการเริ่มต้นและการหยุด (START and STOP conditions)


START conditions คือ การที่สาย SDA เปลี่ยนจาก สถานะสูงเป็นสถานะต่ำ ในขณะที่ SCL มีสถานะสูง

STOP conditions คือการที่สาย SDA เปลี่ยนจากสถานะต่ำเป็นสถานะสูง ในขณะที่ SCL มีสถานะสูง  
START และ STOP conditions จะถูกสร้างโดย ตัวที่เป็นมาสเตอร์เสมอ



รูปที่ 2-4 START และ STOP Condition

## 2.2.2 การขนส่งข้อมูล (Data Transfer)



รูปที่ 2-5 Data transfer on I<sup>2</sup>C - bus

- รูปแบบของไบต์ข้อมูล (byte format)


ทุก ๆ ไบต์ บน SDA จะมีความยาว 8 บิต หลังจาก START condition แล้ว 7 บิต ต่อมาจะเป็นแอดเดรส ของอุปกรณ์ที่ตัวมาสเตอร์ต้องการที่จะคุยด้วย บิต ที่ 8 จะบอกทิศทางการไหลของข้อมูลว่าจะเป็น การอ่านหรือการเขียน การส่งข้อมูลแต่ละบิต ต้องใช้สัญญาณนาฬิกา 1 ลูก พอถึงลูกที่ 9 จะต้องมีการตอบทุก ๆ ไบต์ (Acknowledge) การ ACK ของตัวส่งก็คือการปล่อยสาย SDA ให้มีสถานะสูง ในช่วงของสัญญาณนาฬิกาลูกที่จะให้มีการ Acknowledge ถ้าไม่มีการ ACK จะต้องหยุดติดต่อกันทันทีไม่ว่าจะเป็นกรณีที่ ตัวรับที่เป็นสเลฟ (slave receiver) ไม่ตอบรับการคุยด้วย หรือระหว่างที่มีการส่งข้อมูลแล้ว เกิดไม่ได้รับข้อมูลในบาง ไบต์ (ยกเว้นไบต์สุดท้ายที่จะไม่มีการตอบรับอยู่แล้ว เพื่อเป็นการบอกว่าจะสิ้นสุดการส่งข้อมูล) แต่ถ้าเป็นตัวส่งที่เป็นสเลฟ (slave-transmitter) มันจะต้องปล่อยสาย SDA เพื่อที่จะให้ มาสเตอร์ สร้าง STOP condition หรือ repeated START condition

- การตอบรับ (Acknowledge)

ตัวที่เป็นตัวส่ง (Transmitter) จะปล่อยสาย SDA ให้มีสถานะสูง ระหว่างที่มีการ Acknowledge ตัวรับ (Receiver) จะดึงสาย SDA ให้มีสถานะต่ำ ระหว่างที่ SCL มีสถานะสูง ซึ่งจะทำให้เสียเวลาในช่วงนี้ไป

เมื่อตัวรับที่เป็นสเลฟไม่ตอบ Acknowledge ไม่ว่าจะกรณีใด ๆ เช่น ตัวรับที่เป็นสเลฟไม่พร้อมที่จะคุยกับ มาสเตอร์ หรือไม่ได้รับข้อมูลที่มาสเตอร์ส่งไปให้ เป็นต้น สาย SDA จะถูกปล่อยให้มีสถานะสูง เพื่อให้ มาสเตอร์ สร้าง STOP Condition เพื่อยกเลิกการติดต่อ

ในกรณีที่เป็นตัวส่งที่เป็นมาสเตอร์ (Master-Receiver) ในไบต์สุดท้ายจะไม่ตอบ Acknowledge ไปยัง ตัวรับที่เป็นสเลฟ แต่จะสร้าง STOP หรือ repeated START Condition แทน




รูปที่ 2-6 Acknowledge on the I<sup>2</sup>C bus

### 2.2.3 การแข่งขันและการสร้างสัญญาณนาฬิกา ( Arbitration and Clock Generation )

- การซิงโครไนซ์ ( Synchronization )

มาสเตอร์ ทุกตัวเป็นตัวสร้างสัญญาณนาฬิกา ซึ่งการซิงโครไนซ์ของสัญญาณนาฬิกาของ มาสเตอร์ แต่ละตัวจะอธิบายได้ดังรูป




รูปที่ 2-7 Clock Synchronization the arbitration procedure

เมื่อ CLK1 มีสถานะต่ำ ก็จะดึงสาย SCL ที่มีสถานะสูง ให้มีสถานะต่ำด้วยแล้วเริ่มนับเวลาของคาบที่มีสถานะต่ำ ต่อมาเมื่อ CLK2 มีสถานะต่ำ ในขณะที่ SCL มีสถานะต่ำอยู่แล้ว มันก็ยังคงมีสถานะต่ำต่อไป เมื่อ CLK1 มีสถานะสูง แล้วแต่ CLK2 ยังมีสถานะต่ำอยู่ SCL ก็ยังคงมีสถานะต่ำต่อไป จนกว่า CLK2 จะมีสถานะสูง จึงจะเริ่มนับเวลาของคาบที่มีสถานะสูง ช่วงที่ CLK1 รอ CLK2 มีสถานะสูง จะเรียกว่า สถานะรอ ( Wait state )

เพราะฉะนั้น SCL จะมีสถานะต่ำนานตามสัญญาณนาฬิกาของอุปกรณ์ที่มีคาบ 0 นานที่สุด และจะมีสถานะสูงตามสัญญาณนาฬิกาของอุปกรณ์ที่มีคาบเป็น 1 สั้นที่สุด

- การแข่งขัน ( Arbitration )

การแข่งขันจะเกิดขึ้นในสาย SDA ขณะที่สาย SCL มีสถานะสูง ตามรูปที่ 2-8



รูปที่ 2-8 Arbitration procedure of two masters


ให้ DATA1 และ DATA2 เป็นของ มาสเตอร์1 และ มาสเตอร์2 ตามลำดับ โดยเมื่อ มาสเตอร์1 ส่ง START condition มา ก็จะทำให้ SDA มีสถานะต่ำ และในขณะที่ SCL ยังมีสถานะสูงอยู่นั้น มาสเตอร์ ก็ส่ง START condition ของตัวเองมา ต่อมาทั้งสองตัวก็จะส่ง แอดเดรส ( 7 บิต ) ของอุปกรณ์ที่จะคุยด้วย ถ้าอุปกรณ์ที่จะคุยด้วยเป็นคนละตัวและ เกิดมีบิต 1 โดยที่อีกตัวเป็นบิต 0 มาสเตอร์ที่ส่ง บิต 1 ก่อนก็จะแพ้ไป มาสเตอร์ที่แพ้จะไม่สามารถส่งข้อมูลในไบต์ที่แพ้จนหมดและจะสร้างสัญญาณนาฬิกาได้จนถึงบิตสุดท้ายของไบต์ที่แพ้แล้วจึงหยุดส่งข้อมูลและสร้างสัญญาณนาฬิกาทันที แต่ถ้าปรากฏว่าแอดเดรสของอุปกรณ์ที่มาสเตอร์ทั้งคู่คุยด้วยเป็นตัวเดียวกัน การแข่งขันก็จะต้องมีต่อไปเรื่อย ๆ โดยจะแข่งกันแบบ บิตต่อบิต (bit-by-bit) ในช่วงที่ SCL มีสถานะเป็นสูงด้วย

ถ้ามาสเตอร์ที่ชนะยังต้องการที่จะส่งข้อมูลอีก มันก็จะส่งสัญญาณ Repeated START conditions (Sr) ก่อน แล้วจึงติดต่อกับอุปกรณ์ที่ต้องการงานเสร็จแล้วจึงส่ง STOP condition

- Formats with 7-bits addresses

หลังจาก START Condition แล้วจะเป็น แอดเดรส ของตัวสเลฟ ซึ่งมีขนาด 7 บิต แล้วตามด้วยบิตที่ 8 ซึ่งจะบอกทิศทางการไหลของข้อมูล (R /  $\bar{W}$ ) - " 0 " เป็นการเขียนข้อมูล ส่วน " 1 " เป็นการอ่านข้อมูล ในการส่งข้อมูล มาสเตอร์จะต้องสร้าง STOP Condition เสมอเมื่อต้องการเลิกการติดต่อ แต่ถ้ามาสเตอร์ยังต้องการที่จะใช้บัสอยู่ ก็จะส่ง repeated START แล้วตามด้วยแอดเดรสของสเลฟ อีกตัวหนึ่ง ก่อนที่จะสร้าง STOP Condition





รูปที่ 2-11 Combined format

## 2.3 ทฤษฎีเบื้องต้นของ VHDL

### 2.3.1 VHDL คืออะไร

VHDL ย่อมาจาก Very high speed integrated circuits Hardware Description Language เป็นภาษาที่ใช้อธิบายฮาร์ดแวร์ ซึ่งสามารถถูกใช้เพื่อจำลองระบบดิจิทัล (digital) ที่มีช่วงของระดับ algorithmic จนถึงระดับเกต (gate) อยู่หลายระดับ ความซับซ้อนของระบบดิจิทัลที่ถูกออกแบบ สามารถที่จะแปรเปลี่ยนจากเกตง่าย ๆ ไม่ซับซ้อน จนถึงระบบอิเล็กทรอนิกส์ดิจิทัล (digital electronics) ที่สมบูรณ์ ระบบดิจิทัลสามารถอธิบายได้เป็นลำดับขั้นตอน ไทม์มิง (timing) ก็สามารที่จะจำลองได้อย่างชัดเจน

ภาษา VHDL สามารถถูกมองว่าเป็นการรวมกันของภาษาเหล่านี้คือ :=

sequential language + concurrent language + net-list language + timing specifications + waveform generation language => VHDL

นอกจากนี้ภาษา VHDL ยังสามารถแสดงการทำงานพร้อมกัน (concurrent) หรือ เป็นลำดับ (sequential behaviour) ของระบบดิจิทัลโดยจะมีหรือไม่มีไทม์มิง ได้อย่างชัดเจน และสามารถจำลองระบบที่มีการเชื่อมต่อของส่วนประกอบต่างๆ (components) ได้

ตัวภาษา VHDL ไม่ได้กำหนดเพียงแค่ไวยากรณ์ (syntax) เท่านั้น แต่ยังกำหนดการจำลอง (simulate) ได้ด้วย เพราะฉะนั้นการเขียนแบบจำลองด้วย VHDL จึงสามารถที่จะทดสอบได้โดยใช้ VHDL simulator


### 2.3.2 ความสามารถของภาษา VHDL

- 1) ใช้เป็น Exchange medium ระหว่างตัวแทนจำหน่ายชิป (chip vendors) และผู้ใช้เครื่องมือ (tools users) โดยตัวแทนจำหน่าย สามารถใช้ภาษา VHDL อธิบายการทำงานของส่วนประกอบแต่ละส่วน ให้กับผู้ออกแบบระบบได้ และผู้ใช้ CAD ก็สามารถใช้ VHDL capture behaviour ของการออกแบบในระดับสูง (high level) ของการจำลองการทำงานต่าง ๆ ได้
- 2) ใช้เป็นตัวกลางในการสื่อสาร (communication medium) ระหว่าง CAD และ CAE ที่ต่างกันได้
- 3) ภาษา VHDL สนับสนุนการออกแบบที่เป็นลำดับขั้นตอน (hierarchy) นั่นคือระบบดิจิทัลสามารถจำลองเป็นชุดขององค์ประกอบ ที่เชื่อมต่อกันได้ และแต่ละองค์ประกอบ ก็สามารถถูกจำลองเป็นชุดขององค์ประกอบย่อย (sub-component) ที่เชื่อมต่อกันภายใน

- 4) ภาษา VHDL เป็นวิธีการออกแบบที่มีความยืดหยุ่น (flexible design methodologies) คือ จะออกแบบเป็น top-down, bottom-up หรือ ผสมกันก็ได้
- 5) ใช้ได้กับเทคโนโลยีทางด้านฮาร์ดแวร์หลายประเภท
- 6) ใ้มีทั้งเป็นทั้งซิงโครนัส (Synchronous) และ อะซิงโครนัส (Asynchronous)
- 7) เทคนิคต่าง ๆ ในทางดิจิทัล ใช้ได้กับภาษา VHDL เช่น finite - state machine model, algorithmic descriptions และ Boolean equation เป็นต้น
- 8) มีความเป็น proprietary คือมนุษย์ก็สามารถอ่านได้เข้าใจ เครื่องก็สามารถอ่านได้
- 9) อยู่ในมาตรฐานของ IEEE และ ANSI
- 10) ภาษา VHDL จะใช้รูปแบบในการอธิบายได้ทั้งเป็นโครงสร้าง (structural) , การไหลของข้อมูล (dataflow) และ เป็น บีแฮฟวิเออร์ (behavioural) หรือจะใช้ทั้งสามรูปแบบร่วมกันก็ได้
- 11) ใช้ออกแบบได้ตั้งแต่ระดับบีแฮฟวิเออร์จนถึงระดับเกต
- 12) สามารถจำลองการออกแบบระบบขนาดใหญ่ได้
- 13) ในภาษา VHDL มีส่วนประกอบ (element) ต่าง ๆ ที่ช่วยในการออกแบบระบบขนาดใหญ่ให้ง่ายขึ้น เช่น component, function, procedure และ package เป็นต้น
- 14) ในการจำลอง (simulation) ไม่จำเป็นต้องเรียนรู้ภาษาตัวใหม่ เนื่องจากสามารถเขียนเป็น Testbench ในรูปของภาษา VHDL ได้เลย
- 15) nominal เวลาประวิงการแพร่กระจาย (propagation delays), min-max delays, เวลาจัดเตรียม (set-up time) และ เวลาคงไว้ (hold timing), เงื่อนไขบังคับเรื่องเวลา (timing constraint) และ spike detection สามารถอธิบายได้โดยใช้ภาษา VHDL
- 16) การใช้แบบจำลอง (model) ที่อยู่ในรูปของ generic และลักษณะเฉพาะ (attribute) ทำให้ง่ายต่อการ back-annotation ของข้อมูลแบบสถิต (static information) เช่น ใ้มีมีมิง หรือ placement information
- 17) generic และ ลักษณะเฉพาะ ยังใช้ประโยชน์ในเรื่องของการอธิบายการออกแบบแบบพารามิเตอร์ (parameterized designs)
- 18) แบบจำลองของภาษา VHDL ไม่ใช่เป็นการอธิบายถึงหน้าที่ของการออกแบบเท่านั้น แต่ยังอธิบายถึงข้อมูลที่เกี่ยวข้องกับ ตัวที่ได้ออกแบบ ในรูปแบบของลักษณะเฉพาะ ที่กำหนดโดยผู้ใช้ (user) เช่น แอเรียทั้งหมด (Total area) และ ความเร็ว เป็นต้น


### 2.3.3 HARDWARE ABSTRACTION

VHDL ถูกใช้อธิบายแบบจำลองของอุปกรณ์ฮาร์ดแวร์ทางดิจิทัล (digital hardware device) ซึ่งแบบจำลองนี้จะกำหนดมุมมองภายนอก (external view) และมุมมองภายใน (internal view) โดยที่มุมมองภายใน จะใช้กำหนดหน้าที่และ โครงสร้างของอุปกรณ์ ส่วนมุมมองภายนอกจะกำหนดการเชื่อมต่อของอุปกรณ์ กับ แบบจำลองตัวอื่น ๆ รูปที่ 2-12 แสดงอุปกรณ์ฮาร์ดแวร์ และแบบจำลองของซอฟต์แวร์ (software) ที่เกี่ยวข้องกัน



รูปที่ 2-12 Device versus device model


ความสัมพันธ์ของแบบจำลองแต่ละตัวที่ทำกรแทนข้อมูล (map) ไปอีกแบบจำลองหนึ่งอยู่ในรูปของ one to many นั่นคือ อุปกรณ์ 1 ตัว สามารถมีแบบจำลองของอุปกรณ์ได้หลายแบบจำลอง ใน VHDL แต่ละแบบจำลองของอุปกรณ์ จะแสดงอยู่ในรูปแบบที่ไม่เหมือนกัน คือ มีความเป็นอุปกรณ์เดี่ยว (unique device) ซึ่งเรียกว่า เอนติตี (entity) รูปที่ 2-13 แสดงมุมมองของ VHDL ของ อุปกรณ์ฮาร์ดแวร์ ซึ่งมีแบบจำลองของอุปกรณ์อยู่หลายตัว ซึ่งแบบจำลองของอุปกรณ์แต่ละตัวก็จะมี 1 เอนติตี



รูปที่ 2-13 a VHDL view of a device

เนื่องจากในโครงการนี้ได้ใช้ FPGA ช่วยในการทดสอบระดับฮาร์ดแวร์ โดย FPGA ที่ใช้เป็นของ Xilinx ตระกูล XC4000 ดังนั้นจึงขอกล่าวถึงทฤษฎีของ Xilinx XC4000 โดยคร่าว ๆ ดังหัวข้อ 2.4

## 2.4 โครงสร้างของ Xilinx XC4000



รูปที่ 2-14 Xilinx XC4000 FPGA Structure


โครงสร้างภายในของ Xilinx XC4000 FPGA เป็นดังรูปที่ 2- 14 ลอจิก (Logic) ภายใน FPGA จะถูกสร้างในกลุ่มของแถวลำดับ (array blocks) ซึ่งเรียกว่า Configurable logic blocks (CLBs) ส่วน อินพุต และ เอาท์พุท จะถูกจัดการ โดย Input/Output blocks (IOBs) ซึ่งจะอยู่บริเวณขอบของแถวลำดับ

การเชื่อมต่อ CLBs และ IOBs สามารถถูกโปรแกรมได้ในลักษณะของเส้นทางจากบล็อกหนึ่งไปอีกบล็อกหนึ่ง โดยการใช้อาร์เรย์ของเมตริกซ์ของสวิตซ์ (switch matrices)

Xilinx ใช้ SRAM ในการเก็บข้อมูล เมื่อมีการป้อนกระแสให้กับตัว Xilinx ตัวโปรแกรมที่ได้ป้อนเข้าไปจะถูกโหลด (load) เข้าไปเก็บไว้ใน SRAM เมื่อโปรแกรมถูกโหลดเข้าไปแล้ว FPGA จะเปลี่ยนจากโหมดการโปรแกรม (programming mode) มาเป็นโหมดการทำงาน (operation mode) แล้วค่าต่างๆ จะยังคงอยู่จนกว่าจะมีการโปรแกรม FPGA ใหม่หรือไม่จ่ายกระแสไฟให้กับตัว FPGA

การเก็บค่าทางลอจิกของ SRAM ใน FPGA ทำได้ 3 วิธี ได้แก่

- การควบคุมโดยผ่านตัวทรานซิสเตอร์ (pass transistor control)
- การควบคุมโดยใช้ตัวมัลติเพล็กซ์ (multiplexer control)
- การทำตารางเปิดดู (look up table implementation)




รูปที่ 2-15 การควบคุมโดยผ่านตัวทรานซิสเตอร์

- การควบคุมโดยผ่านตัวทรานซิสเตอร์

เมื่อ SRAM เก็บลอจิกที่เป็น '0' ตัวทรานซิสเตอร์จะปิด (OFF) เส้นทางระหว่าง S (Source) กับ D (Drain) ก็จะเปิด (OPEN) ทำให้ไม่มีสัญญาณผ่านจาก S ไปยัง D เมื่อ SRAM เก็บลอจิกที่เป็น '1' ตัวทรานซิสเตอร์จะเปิด (ON) เส้นทางระหว่าง S และ D ก็จะถูกปิด (CLOSED) ทำให้สัญญาณ ผ่านระหว่าง 2 ส่วน (segment) นี้ได้

- การควบคุมโดยใช้ตัวมัลติเพล็กซ์




รูปที่ 2-16 การควบคุมโดยใช้ตัวมัลติเพล็กซ์

SRAM จะต่อกับขา S (Select input) ของตัวมัลติเพล็กซ์ชนิด 2-to-1 (2-to-1 multiplexer) ถ้า SRAM เป็น '0' ค่าที่ขา อินพุต 0 ของ ตัวมัลติเพล็กซ์จะถูกส่งไปยังขา เอาท์พุท ของตัวมัลติเพล็กซ์ ถ้า SRAM เก็บค่า '1' ค่าที่จะออกไปที่ขา เอาท์พุท จะเป็นค่าที่อยู่บนขา อินพุต 1


- การทำตารางเปิดดู

วิธีนี้จะนำ SRAM มาทำเป็น look up table ซึ่งใน SRAM จะเก็บตารางค่าความจริง (truth table) ของ ฟังก์ชัน ดังนั้นในแต่ละ cell จะเก็บค่าของ ฟังก์ชัน F ในรูปของ min-term ตัวตารางเปิดดูจะทำงานคล้ายกับตัวมัลติเพล็กซ์ ดังแสดงในรูปที่ 2-17




รูปที่ 2-17 การทำตารางเปิดดู

#### 2.4.1 การเชื่อมต่อกันของ Xilinx



รูปที่ 2-18 Switch Matrix Transistor

การเชื่อมต่อระหว่าง CLB's กับ CLB's และ CLB's กับ IOB's ทำได้โดยการนำเซกเมนต์ (segment) ทั้งแนวตั้งและแนวนอนที่อยู่ระหว่างบล็อกมาเชื่อมต่อกัน เซกเมนต์ที่มีความห่างกันมากจะเรียกว่า long lines ซึ่งแสดงดังในรูปที่ 2-13 ส่วนเซกเมนต์ที่เหลือจะมีความยาวที่กระจายไปแค่ CLB's เดียว ดังนั้นเซกเมนต์ที่มีความห่างกันไม่มากนักจะสามารถเชื่อมต่อกันได้โดยใช้เมตริกซ์ของสวิตช์




รูปที่ 2-19 ตัวอย่างการเชื่อมต่อ

#### 2.4.2 ลอจิกของ Xilinx

วงจรรวม ลอจิก ของ Xilinx FPGA จะทับกันอยู่ใน CLB's และ IOB's ซึ่งทั้งสองส่วนนี้สามารถทำการโปรแกรมได้ และมีความซับซ้อน


จากรูป 2-20 แสดงแผนภาพ (diagram) อย่างง่าย ๆ ของ CLB's ใน Xilinx โดย CLB จะมี อินพุท ทั้งหมด 13 อินพุท (รวมขา clock) มีตารางเปิดอยู่ 3 ตาราง โดย 2 ตารางจะใช้สร้างฟังก์ชันระหว่างอินพุท ทั้ง 4 ตัวที่เข้ามา ซึ่งจะได้ ฟังก์ชัน มา 2 ฟังก์ชัน คือ F' และ G' แล้ว ฟังก์ชัน ที่ได้จากทั้ง 2 บล็อก นี้จะถูกป้อนกลับไปเป็นอินพุทให้กับตารางเปิดอีกตารางหนึ่ง ซึ่งตารางเปิดคูตารางสุดท้ายจะสร้างฟังก์ชันระหว่างตัวแปร 3 ตัวแปร ได้แก่ F, G' และ H1 แล้วจะได้ เอาท์พุท เป็น ฟังก์ชัน H' ซึ่งถ้าทำการกำหนดค่าของตัวมัลติเพล็กซ์ ให้เหมาะสม เอาท์พุท X และ Y ที่ได้จะ ได้มาจาก ฟังก์ชัน F', G' หรือ H' คู่ใดคู่หนึ่ง

ดี-ฟลิปฟลอป (D flip-flops) 2 ตัวใช้ในการขับเคลื่อน (drive) XQ และ YQ ได้โดยตรง ซึ่ง อินพุท ของ ดี-ฟลิปฟลอป จะ ได้มาจากตัวมัลติเพล็กซ์ 2 ตัว ซึ่งตัวมัลติเพล็กซ์ก็จะเลือกมาจาก F', G', H' หรือ DIN ตัว มัลติเพล็กซ์จะเลือกมาเพียงฟังก์ชันเดียวเท่านั้นที่จะมาขับให้ฟลิปฟลอปทำงาน ในกรณีที่ ไม่ได้เลือกฟังก์ชันใดให้เป็นอินพุทของดี-ฟลิปฟลอป ขา DIN จะถูกเลือกให้เป็นอินพุทของดี-ฟลิปฟลอปได้โดยตรง ดังนั้นจึงสามารถเก็บค่าที่มาจากคันท่าเนิดตัวอื่น ๆ ได้ XOR 2 ตัวใช้เป็นตัวเลือกว่าจะให้ฟลิปฟลอปทำงาน ที่ ขอบขาขึ้นหรือขอบขาลง (positive or negative edge triggered) ตัว S/R control จะควบคุมให้ ฟลิปฟลอป จะทำการ SET หรือ RESET อะซิงโครนัส ซึ่งจะขึ้นอยู่กับผลของ Global SET/Reset ในสถานะของฟลิปฟลอปด้วย ตัวมัลติเพล็กซ์ 2 ตัวที่เหลือ ใช้เป็นตัวเลือก (option) ของการทำงาน (enable) ของสัญญาณที่ให้กับฟลิปฟลอปแต่ละตัว



รูปที่ 2-20 Simplified Diagram of a Xilinx Configurable Logic Block

ต่อไปจะกล่าวถึง IOBs ส่วน IOB ของ Xilinx นี้ก็สามารถโปรแกรมได้เช่นเดียวกับส่วนของ CLBs



รูปที่ 2-21 โครงสร้าง IOB ของ Xilinx

ส่วน เอาท์พุท ของ IOB จะให้ output data O ซึ่งมาจากภายในของ FPGA และอีกทางเลือกหนึ่งคือ การให้ output data O ที่มาจากฟลิปฟล็อป ตัว Three-state driver ทางด้าน เอาท์พุท จะใช้เสียบกว่าจะให้ IO PIN ทำหน้าที่เป็น อินพุท , เอาท์พุท หรือจะเป็นทั้งอินพุท/เอาท์พุท

ส่วนของ อินพุท ของ IOB สัญญาณที่ IO PIN จะเข้าไปในบัฟเฟอร์ข้อมูลออก (input buffer) สัญญาณนี้สามารถป้อนให้ Input Data 1 และ Input Data 2 ได้โดยตรง ซึ่ง อินพุท ทั้งสองนี้จะอยู่ภายใน FPGA หรือ Input Data จะได้จาก ค่าที่เก็บไว้ใน IO PIN หรือคอมพลิเมนต์ (complement) ของมัน



# บทที่ 3

## หลักการออกแบบ

### 3.1 ขั้นตอนในการออกแบบ

- **Preliminary Design**
  - Development Plan      วางแผนในการออกแบบ
  - Design Partition      แบ่งการออกแบบเป็นส่วน ๆ
  - Design Specification      ระบุการทำงานที่คิดจะออกแบบของแต่ละส่วน
- **Test Plan**
  - Test Strategy      วางแผนการทดสอบ
  - Test Design      อธิบายวิธีการตรวจสอบ
  - Test system design      ทำการออกแบบระบบที่ตรวจสอบ
- **RTL Block Coding**
  - เขียน code ภาษา VHDL สำหรับแต่ละ บล็อก ที่ได้ทำการแบ่งไว้แล้ว ของ วงจร แต่ละตัว
- **Test program design**
  - เขียน code ภาษา VHDL เพื่อตรวจสอบทั้งระบบ
- **System Simulation**
  - ทำการจำลองและตรวจสอบทุกบล็อกว่าทำงานได้ถูกต้อง
- **VHDL Synthesis**
  - ทำการสังเคราะห์ VHDL code ของแต่ละบล็อกให้เป็น logic gate schematic
- **Gate level simulation**
  - ทำการจำลองและ ตรวจสอบ schematic ที่สังเคราะห์แล้ว
- **System Test**
  - วิเคราะห์ Gate delay และ static timing และทำ FPGA mapping
  - นำ FPGA มาต่อกับระบบที่จะทดสอบเพื่อทำการตรวจสอบการทำงาน

### 3.2 ขั้นตอนในการออกแบบวงจร

ได้แบ่งการออกแบบเป็น 3 ส่วน ใหญ่ ๆ ได้แก่

- ออกแบบ Universal Asynchronous Receiver / Transmitter (UART)
- ออกแบบ Memory Interface with I2C-bus
- ออกแบบ Microcontroller Interface with I2C-bus

ในการออกแบบ UART และ Microcontroller Interface with I2C-bus นั้น ได้อาศัยทฤษฎีเบื้องต้นมาช่วยทำการออกแบบ นอกจากนั้นในการออกแบบบางส่วนของวงจร ได้ทำการเลียนแบบจากชิปที่มีอยู่แล้ว โดย UART ได้ใช้ MC6850 ACIA และ UART ของ MCS51 Microcontroller เป็นต้นแบบ ส่วน Microcontroller Interface ได้ใช้ PCF8584 ส่วนการออกแบบ Memory Interface with I2C-bus นั้นไม่ได้เลียนแบบจากวงจรที่มีอยู่แล้ว ได้ทำการออกแบบโดยหลักการและทฤษฎีเบื้องต้นของ I2C-bus เพียงอย่างเดียว ต่อไปเราจะมาดูรายละเอียดของการออกแบบแต่ละตัวว่าเป็นเช่นไร

### 3.2.1 ขั้นตอนการออกแบบ Universal Asynchronous Receiver / Transmitter (UART)

สำหรับการออกแบบ UART นั้น จากที่ได้กล่าวมาข้างต้นแล้วว่า ได้เลียนแบบจาก MC6850 ACIA และ UART ใน MCS51 Microcontroller โดยจะมีสิ่งที่แตกต่างและสิ่งที่เหมือนกันดังรายละเอียดต่อไปนี้


- Block Diagram จะมีเหมือนกับ UART ทั่ว ๆ ไปดังรายละเอียดที่จะได้กล่าวต่อไป
- ไม่มีความสามารถในการติดต่อกับ peripheral device อื่น ๆ ซึ่งจะเหมือนกับของ MCS51
- ใน Control Register จะมีการทำงานในแต่ละบิตคล้ายกับ MC6850 ACIA แต่เนื่องจากไม่มีการติดต่อกับ peripheral device อื่น ๆ จึงไม่มี Control bit ที่ต้องควบคุมส่วนนี้ และใน Word select bits จะกำหนดการส่ง - รับข้อมูลขนาด 8 บิตเท่านั้น และที่แตกต่างกันอีกคือใน Counter divide/Master reset bits จะกำหนดค่าที่จะใช้หารเป็นสัญญาณนาฬิกา คือ 16, 32 และ 64

- ใน Status Register จะไม่มีบิตที่ใช้รายงานสถานะของโมเด็ม คือ บิตที่ 2 และ 3 นอกนั้นจะเหมือนกับใน MC6850 ACIA

#### 3.2.1.1 Design Specification


##### Features

- Complete asynchronous communication protocol includes :-
  - 8 bit data transfer
  - Even/odd or no parity bit generation and detection
  - Start and stop bit generation and detection
  - Receive overrun , framing errors and parity errors detection
- Buffered transmit and receive registers
- Exception handling using interrupt/pollled modes
- Complete status reporting capabilities



รูปที่ 3-1 UART interface block






รูปที่ 3-2 แสดง Block Diagram สำหรับ UART

3.2.1.2 Design Partition ได้ทำการออกแบบแผนภูมิสถานะและ Timing Diagram โดยแบ่งการออกแบบเป็นส่วน ๆ ดังต่อไปนี้


- **Transmit Control Block**

เป็นส่วนที่ใช้ในการควบคุมการส่งข้อมูลออกไปบนสายสื่อสาร ซึ่งก่อนส่งจะต้องทำการสร้างบิตพาริตี ใส่เข้าไปในข้อมูลที่จะส่งด้วย รูปที่ 3-3 แสดงลักษณะของ Block Diagram ของ Transmit Control



รูปที่ 3-3 Block Diagram ของ Transmit Control


รูปที่ 3-4 แสดงแผนภูมิสถานะของ Transmit Control




รูปที่ 3-4 แผนภูมิสถานะของ Transmit Control

● Transmit Clock Generator Block

ทำหน้าที่สร้างสัญญาณนาฬิกาที่ใช้ในการส่งข้อมูล ซึ่งสามารถกำหนดได้โดยโปรแกรม ซึ่งกำหนดได้ 3 ค่า คือ หารด้วย 16, 32 และ 64 รูปที่ 3-5 แสดงลักษณะ Block Diagram ของ Transmit Clock Generator



รูปที่ 3-5 แสดงลักษณะ Block Diagram ของ Transmit Clock Generator



\*Buad = 8 if control(1 downto 0) = "00"

Buad = 16 if control(1 downto 0) = "01"

Buad = 32 if control(1 downto 0) = "10"

INPUT : CS,WR,A0,State\_trm,Trmcount

OUTPUT : Trmcount,Trmclock


CLOCK : Clk

RESET CONDITION : not(Reset) or Mreset

รูปที่ 3-6 แสดงแผนภูมิสถานะของ Transmit Clock Generator

- **Transmit Data Register Block**


ส่วนนี้จะทำงานร่วมกับ Transmit Control Block เนื่องจากส่วนนี้จะเป็นส่วนที่ใช้เก็บข้อมูลที่จะส่งออกไป ส่วน Transmit Control Block จะทำหน้าที่ในการ shift ข้อมูลออกไปบนสาย



รูปที่ 3-7 แสดงลักษณะของ Block Diagram ของ Transmit Data Register

- **Control Register Block**

บล็อกนี้ทำหน้าที่ในการกำหนดว่าจะให้มีการรับ-ส่งข้อมูลแบบใด ซึ่งแต่ละบิตจะมีหน้าที่ดังแสดงในรูปที่ 3 - 8



รูปที่ 3-8 แสดงลักษณะ Block Diagram ของ Control Register


- **Counter divide and Master reset (บิต1 and บิต0) :** เป็นบิตที่ใช้กำหนดสัญญาณนาฬิกาที่ใช้ในการรับ - ส่งข้อมูล โดยจะมีการกำหนดแต่ละบิตเป็นดังตารางที่ 3 - 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตาราง 3-1 แสดงการกำหนดสัญญาณพิกาสําหรับ UART

บิต 1	บิต 0	Function
0	0	divide by 16
0	1	divide by 32
1	0	divide by 64
1	1	Master reset


- **Word Select bit (บิต3 and บิต2) :** ใช้กำหนดขนาดของข้อมูลที่จะรับ - ต่งว่าจะมีความยาวเท่าใด และใช้กำหนดว่าจะมี Stop Bit เท่าใด นอกจากนั้นยังใช้กำหนดว่าจะมี parity bit หรือไม่ ถ้ามีจะเป็น odd parity หรือ even parity
- **Transmit Control bit ( บิต6 ) :** เป็นบิตที่ใช้กำหนดการอินเทอร์รัปต์ไมโครคอนโทรลเลอร์ว่าขณะนี้ได้ส่งข้อมูลออกไปหมดแล้ว โดยจะมีค่าเป็น 0 เมื่อไม่อนุญาตให้มีการอินเทอร์รัปต์ และมีค่าเป็น 1 เมื่ออนุญาตให้มีการอินเทอร์รัปต์
- **Receive Interrupt bit ( บิต7 ) :** เป็นบิตที่ใช้กำหนดการอินเทอร์รัปต์ไปบอกไมโครคอนโทรลเลอร์ว่าขณะนี้ได้รับข้อมูลมาจากฝ่ายส่งเรียบร้อยแล้ว โดยจะมีค่าเป็น 0 เมื่อไม่อนุญาตให้มีการ อินเทอร์รัปต์ และจะมีค่าเป็น 1 เมื่ออนุญาตให้มีการอินเทอร์รัปต์



รูปที่ 3-9 แสดงการทำงานในแต่ละบิตของ Control Register


### ● Status Register Block

ส่วนนี้ใช้รายงานสถานะการทำงานของสื่อสารระหว่างฝ่ายรับและฝ่ายส่ง โดยแต่ละบิตจะมีหน้าที่การทำงานดังแสดงในรูปที่ 3 - 10 ซึ่งมีรายละเอียดการเปลี่ยนแปลงในแต่ละบิตเป็นดังนี้




รูปที่ 3-10 แสดงการทำงานในแต่ละบิตของ Status Register

- RDRF จะเป็น ' 0 ' ในขณะที่ chip reset หรือ power-on หรือ CPU อ่านค่าจาก Receive register และจะเป็น ' 1 ' เมื่อรับบิตข้อมูลครบ 1 เฟรม (frame)




รูปที่ 3-11 แสดงลักษณะ Block Diagram ของบิต RDRF และ บิต OV

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3-12 แสดงการเปลี่ยนแปลงค่าของบิต RDRF ใน Status Register

- OV (overrun) จะเป็น '0' ในขณะที่ chip reset หรือ power-on และจะเป็น '1' ถ้าข้อมูลใหม่เข้ามาในขณะที่ยังไม่ได้อ่านข้อมูลเก่า




รูปที่ 3-13 แผนภูมิสถานะแสดงการเปลี่ยนแปลงบิต OV ใน Status Register

- TDRF จะเป็น '0' ในขณะที่ chip reset หรือ power-on หรือ CPU เขียนค่าใส่ Transmit register และจะเป็น '1' เมื่อส่ง บิตข้อมูลครบ 1 เฟรม




รูปที่ 3-14 แสดงลักษณะ Block Diagram ของบิต TDRF




รูปที่ 3-15 แผนภูมิสถานะแสดงการเปลี่ยนแปลงบิต TDRF ใน Status Register

- PE (parity error) จะเป็น ' 0 ' ในขณะที่ chip reset หรือ power-on และจะเป็น ' 1 ' เมื่อ parity ที่รับเข้ามาผิดพลาด



รูปที่ 3-16 แสดงลักษณะ Block Diagram ของบิต PE



$$PE = (Rx \text{ xor } Rxparity) \text{ xor } Control(2)$$

INPUT : State\_rec,Control(3)


OUTPUT : PE

CLOCK : Recclk


RESET CONDITION : not(Reset) or Mreset or (not(Rd\_clk) and A0)

### รูปที่ 3-17 แผนภูมิสถานะแสดงการเปลี่ยนแปลงบิต PE ใน Status Register

- FE (frame error) จะเป็น '0' ในขณะที่ chip reset หรือ power-on และจะเป็น '1' เมื่อเฟรมที่รับเข้ามาผิดพลาด ซึ่งเกิดจากการมี stop bit ไม่ครบตามที่กำหนด



รูปที่ 3-18 แสดงลักษณะ Block Diagram ของบิต FE



รูปที่ 3-19 แผนภูมิสถานะแสดงการเปลี่ยนแปลงบิต FE ใน Status Register


- IRQ (interrupt request) จะเป็น ' 0 ' ในขณะที่ chip reset หรือ power-on และเป็น ' 1 ' เมื่อ UART ต้องการอินเตอร์รัปต์




รูปที่ 3-20 แสดงการเปลี่ยนแปลงบิต IRQ ใน Status Register

#### ● Receive Control Block

ส่วนนี้จะใช้ควบคุมการรับข้อมูลทั้งหมด ซึ่งเมื่อรับแล้วจะมีการตรวจสอบความถูกต้องของข้อมูลที่ได้รับมา แล้วจึงไปทำการเซ็ทบิตต่าง ๆ ใน Status Register



รูปที่ 3-21 แสดงลักษณะ Block Diagram ของ Receive Control




\* A = Shl(rtmp) and rtmp(0) = rx  
 B = rec\_reg

INPUT : Control(3 downto 2),Rx  
 OUTPUT : Rtmp,Rec\_reg  
 CLOCK : Recclk  
 RESET CONDITION : not(Reset) or Mreset or not(State\_reclck)


รูปที่ 3-22 แผนภูมิสถานะของ Receive Control

● Receive Clock Block

ใช้สร้างสัญญาณนาฬิกาสำหรับชิงโครไนซ์กับทางฝ่ายที่ทำการส่ง ซึ่งมีแผนภูมิสถานะเป็นดังรูปที่



รูปที่ 3-23 แสดงลักษณะ Block Diagram ของ Receive Clock Generator



\*Buad = 8 if control(1 downto 0) = "00"

Buad = 16 if control(1 downto 0) = "01"

Buad = 32 if control(1 downto 0) = "10"

INPUT : RX,State\_rec,Reccount

OUTPUT : Reccount,Recclk

CLOCK : Clk


RESET CONDITION : not(Reset) or Mreset

รูปที่ 3-24 แผนภูมิสถานะของ Receive Clock

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- **Receive Data Register Block**

เป็นส่วนที่เก็บข้อมูลซึ่งรับมา เมื่อส่วนนี้เต็มจะมีการส่งสัญญาณอินเทอร์รัพท์ไปบอกไมโครคอนโทรลเลอร์ ซึ่งถ้าไมโครคอนโทรลเลอร์ อนุญาตให้มีการอินเทอร์รัพท์ก็จะอ่านข้อมูลส่วนนี้ไป



รูปที่ 3-25 แสดงลักษณะ Block Diagram ของ Receive data register

ตาราง 3-2 Core Signal Pinout of UART

Signal	Signal Direction	Description
<b>System Interface Signals</b>		
A0	Input	Address signal to select and internal registers for read/write operations.
CS	Input	Chip Select. Indicates read/write selection of UART , active low.
WR	Input	Write Control, active low. Pulled high if unused.
RD	Input	Read Control, active low. Pulled high if unused.
D0 - D7	In/Out	Bidirectional data bus carries data to be written to internal registers; also reports status of

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

		registers during read cycle.
CLK	Input	Master clock input.
RESET	Input	Chip reset. This input forces UART into predefined state; all flags are reset.
<b>Transmit/Receive Signals</b>		
TX	Output	Serial data output from transmit data register block.
RX	Input	Serial data input for receive data register block.


### 3.2.2 ขั้นตอนการออกแบบ I2C-bus Memory Interface

สำหรับการออกแบบ I2C-bus memory Interface นั้น จากที่ได้กล่าวมาตั้งแต่ต้นแล้วว่าไม่ได้มีการเขียนแบบชิปตัวใดเลย ซึ่งตัวนี้จะเป็นเพียงตัวเชื่อมต่อกับหน่วยความจำภายนอกโดยตรง จะไม่มีหน่วยความจำอยู่ภายใน ซึ่งจะแตกต่างกับชิปที่มีอยู่แล้วที่เป็นของ Philips ซึ่งจะมีหน่วยความจำอยู่ภายในตัวเลย เพราะฉะนั้นในการทำงานสำหรับ I2C-bus memory Interface ในโครงการนี้จะทำงานได้จะต้องต่อกับหน่วยความจำอีกตัวหนึ่ง


#### 3.2.2.1 Design Specification

##### Features

- Serial input/output bus
- Automatic word address incrementing
- Power on reset
- 2 modes operation : slave transmitter and slave receiver



รูปที่ 3-26 Memory Interface Block Diagram




รูปที่ 3-27 แสดง Block Diagram ภายในของ I<sup>2</sup>C-bus Memory Interface

3.2.2.2 Design Partition ได้ทำการออกแบบแผนภูมิสถานะและ Timing Diagram โดยทำการแบ่งการออกแบบเป็นแต่ละส่วนดังนี้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ● Shift\_in Control Block

เป็นส่วน ที่ใช้ในการ shift ข้อมูลที่อยู่บนสาย SDA เข้ามาทีละบิต แล้วจึงรวมเป็นตัวอักษร ซึ่งการทำงาน ของ Shift\_in register นี้จะถูกควบคุมโดย si\_clk ซึ่ง จะมี Block Diagram และ แผนภูมิสถานะ เป็นดังรูปที่ 3-28 และ 3-29 ตามลำดับ




รูปที่ 3-28 แสดง Block Diagram ของ Shift\_in register



รูปที่ 3-29 แผนภูมิสถานะสำหรับ shift\_in register

### ● Shift\_out Register Block


ส่วนของ Shift\_out register จะทำหน้าที่รับข้อมูลจากหน่วยความจำ ซึ่งจะทำเมื่อมาสเตอร์ในระบบ ต้องการอ่านข้อมูลจากหน่วยความจำ โดย Shift\_out register จะทำงานเมื่อได้รับสัญญาณ Get\_clk จาก Clock Generator การทำงานทั้งหมดของ Shift\_out register จะขึ้นอยู่กับ Shift\_out Control ดังนั้นแผนภูมิสถานะจึงรวมอยู่กับ Shift\_out Control ซึ่ง Shift\_out register จะมี Block Diagram เป็นดังรูปที่ 3-30




รูปที่ 3-30 Block Diagram สำหรับ Shift\_out Register

- Shift\_out Control Block

เป็นบล็อกที่ทำหน้าที่ในการ Shift ข้อมูลที่ได้มาจาก Shift\_out register ออกไปบนสาย SDA ทีละบิต ถ้าวางจอร์อยู่ในโหมดของ ตัวส่งที่เป็นสเลฟ แต่ถ้าวางจอร์อยู่ในโหมดของตัวรับที่เป็นสเลฟ ตัว Shift\_out Control จะทำหน้าที่ในการ Acknowledge เมื่อได้รับข้อมูลแล้ว ซึ่ง Shift\_out Control มี Block Diagram และแผนภูมิสถานะ เป็นดังรูปที่ 3-31 และ รูปที่ 3-32




รูปที่ 3-31 แสดง Block Diagram ของ Shift\_out Control




รูปที่ 3-32 แผนภูมิสถานะสำหรับ Shift\_out Control

● Clock Generator Block

ทำหน้าที่สร้างสัญญาณนาฬิกาให้กับบล็อกต่าง ๆ ในตัววงจรตามสัญญาณ SCL ที่ได้รับมาซึ่งมี Block Diagram และแผนภูมิสถานะดังรูปที่ 3-33 และ 3-34 ตามลำดับ



รูปที่ 3-33 Block Diagram of Clock Generator




รูปที่ 3-34 แสดงแผนภูมิสถานะของ Clock Generator


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ● Compare Address Block

บล็อกนี้มีหน้าที่ในการเปรียบเทียบว่า 7 บิตแรกหลังจากที่เกิด Start Condition แล้วเป็นแอดเดรสของวงจรหรือไม่ โดยแอดเดรสของ Chip Memory Interface with I2C-bus คือ "1010101"




รูปที่ 3-35 แสดง Block Diagram ของ Compare Address




รูปที่ 3-36 แสดงแผนภูมิสถานะของ Compare Address

### ● Address Register Block

ทำหน้าที่ในการเก็บค่าของแอดเดรสที่จะทำการเข้าถึง (access) หน่วยความจำ โดยจะทำการบวกแอดเดรสของหน่วยความจำขึ้นทีละหนึ่งโดยอัตโนมัติ จะเริ่มทำงานเมื่อได้รับสัญญาณ  $Adr\_clk$  จาก Clock Generator




รูปที่ 3-37 แสดง Block Diagram ของ Address Register




รูปที่ 3-38 แผนภูมิสถานะของ Address Register

#### • Data Register Block

ทำหน้าที่ในการรับข้อมูลจาก Shift\_in Register เพื่อที่จะนำไปเก็บในหน่วยความจำต่อไป Data Register เป็นเสมือนที่พักข้อมูลชั่วคราว




รูปที่ 3-39 แสดง Block Diagram ของ Data Register



รูปที่ 3-40 แผนภูมิสถานะของ Data Register


#### ● WR/RD Control Block

บล็อกนี้จะทำหน้าที่ในการควบคุมการอ่านหรือเขียนหน่วยความจำ ซึ่งจะขึ้นอยู่กับว่าขณะนั้นวงจรทำงานอยู่ในโหมดของตัวรับที่เป็นสเลฟ หรือตัวส่งที่เป็นสเลฟ



รูปที่ 3-41 แสดง Block Diagram ในส่วนของ Write Control ใน WR/RD Control

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




input : state\_si, state\_adr, wr\_rd,

output : wrtmp


clock : wr\_clk

reset condition : reset & start & not S = '0'

รูปที่ 3-42 แผนภูมิสถานะสำหรับการ Write ของ WR/RD Control



รูปที่ 3-43 แสดง Block Diagram ในส่วนของ Read Control ใน WR/RD Control



input : state\_so,wr\_rd

output : rdtmp

clock : wr\_clk

reset condition : reset & start & not S = '0'

รูปที่ 3-44 แผนภูมิสถานะสำหรับการ Read ของ WR/RD Control

ตาราง 3-3 Core Signal Pinout of Memory Interface with I2C-bus Core

Signal	Signal Direction	Description
<b>System Interface Signal</b>		
SDA_O	Output	Serial Data line Out.
SDA	Input	Serial Data Line In
SCL	Input	Serial Clock Line
RESET	Input	This input forces the I2C-bus memory into a predefined state , all flags are reset.
<b>Memory Interface Signal</b>		
WR	Output	WR control signal, active low. It is used in slave receiver mode.
RD	Output	RD control signal, active low. It is used in slave transmitter mode.
ADDRESS	Output	Address bus to memory.
DATA	In/Out	Bidirection data bus carries data to be written to memory ; also it carries data to be read from memory


### 3.2.3 ขั้นตอนการออกแบบวงจร Controller Interface with I2C-bus

สำหรับขั้นตอนในการออกแบบ I2C-bus Controller Interface นั้นจากที่กล่าวมาในข้างต้นแล้วว่าได้เขียนแบบการทำงานของ PCF8584 แต่จะมีบางอย่างที่ไม่เหมือนกัน ดังรายละเอียดต่อไปนี้คือ

- Clock Register สำหรับ PCF8584 จะมี 2 บิต ในการกำหนดความเร็วของสาย SCL และอีก 3 บิต ในการกำหนดสัญญาณนาฬิกาที่ใช้ภายในตัววงจร แต่สำหรับ core ที่ทำในโครงการนี้จะใช้ทั้ง 8 บิต ในการกำหนดความถี่ของสัญญาณนาฬิกาบนสาย SCL และภายในตัววงจรเลยทำให้มีความยืดหยุ่นของสัญญาณนาฬิกามากกว่า

- การอ้างอิงรีจิสเตอร์ภายในตัว PCF8584 จะใช้ Input AO ร่วมกับ ES0 - ES2 ใน Control Register โดยถ้า A0 เป็น 1 จะเป็นการ RD/WR ลง Control แต่ถ้า A0 เป็น 0 จะต้องดูใน ES0 - ES2 ว่า จะทำการ RD/WR ลงรีจิสเตอร์ใด แต่สำหรับ I2C-bus controller ซึ่งทำในโครงการนี้จะใช้ Input A0A1 เป็นตัวเข้าถึงรีจิสเตอร์ภายในตัว core ทำให้ใน Control register จึงไม่ต้องมี ES0 - ES2 BIT

- ใน Status register จะไม่มี Bus Error Bit




รูปที่ 3-45 I2C-bus Controller Interface Block

#### 3.2.3.1 Design Specification

##### Features

- Both master and slave function
- Multi - master capability
- Parallel bus to I2C-bus protocol converter and interface
- Communication rate 100 Kbps.
- 4 modes operation : master transmitter , master receiver , slave transmitter and slave receiver

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3-46 Block Diagram ของ I2C-bus Controller


3.2.3.2 Design Partition ได้ทำการออกแบบแผนภูมิสถานะ และ Timing Diagram ของแต่ละส่วน โดยแบ่งการออกแบบเป็นแต่ละส่วนดังต่อไปนี้

- **Shift in Register Block**

บล็อกนี้ทำหน้าที่นำข้อมูลจาก Shift In Control มา เป็นที่พักข้อมูลเพื่อรอให้ไมโครคอนโทรลเลอร์มาอ่านไป

- **Shift in Control Block**

ทำหน้าที่ควบคุมการ shift ข้อมูลจาก I2C-bus ในกรณีที่ I2C-bus controller อยู่ในโหมดของการรับข้อมูล รูปที่ 3 - 47 และ 3 - 48 แสดง Block diagram และแผนภูมิสถานะสำหรับ Shift In Control



รูปที่ 3-47 แสดง Block diagram สำหรับ Shift In Control



A = SHL(sitmp) , sitmp(0)=SDA

B = "00000000"

INPUT : None

OUTPUT : sitmp, shift\_in, LRB


CLOCK : clk\_1

RESET CONDITION : not(Reset) or Mreset or not(start) or S = '1'

รูปที่ 3-48 แผนภูมิสถานะของ Shift In Control

#### ● Shift out Register Block


ทำหน้าที่เก็บข้อมูลที่ไม่โครคอนโทรลเลอร์ส่งมา เพื่อที่จะส่งต่อไปให้ Shift Out Control นำส่งออกไปยังสาย SDA ต่อไป




รูปที่ 3-49 แสดง Block diagram สำหรับ Shift\_out Register

#### ● Shift Out Control Block

ทำหน้าที่ควบคุมการส่งข้อมูลไปบนสาย SDA ซึ่งข้อมูลดังกล่าวจะมี ข้อมูลที่ไม่โครคอนโทรลเลอร์ ต้องการจะส่งออกไป , การตอบ Acknowledges ตัวส่ง , Start Condition , Stop Condition และ Repeated Start ซึ่งจะมีรายละเอียดของ Block Diagram และแผนภูมิสถานะเป็นดังรูปที่ 3-50 และ 3-51 ตามลำดับ




รูปที่ 3-50 แสดง Block Diagram สำหรับ Shift Out Control



รูปที่ 3-51 แสดงแผนภูมิสถานะสำหรับ Shift Out Control

หน้าที่ของ Shift Out Control จะขึ้นอยู่กับว่า I2C-bus control นี้ทำงานอยู่ในโหมดใด :-


- Transmitter mode : จะทำหน้าที่นำข้อมูลที่ไมโครคอนโทรลเลอร์ต้องการส่งไปให้ตัวรับ นำลงไปในสาย SDA ทีละ บิต
- Receiver mode : จะทำหน้าที่ตอบ ACK ไปให้ตัวส่ง หรือตอบ NACK ไปให้ตัวส่ง เมื่อมันต้องการข้อมูลอีกเพียงไบต์เดียว
- Master mode : จะทำหน้าที่ส่ง START Condition , REPEAT Condition หรือ STOP Condition ไปบนสาย SDA




รูปที่ 3-52 แสดงโหมดการทำงานของ Shift Out Control Register

● Comparator Block

ทำหน้าที่เปรียบเทียบว่าแอดเดรสที่รับมานี้เป็นแอดเดรสของตัว core นี้หรือไม่ ใช้กรณีที่อยู่ในโหมดของสเลฟ ซึ่งจะเปรียบเทียบเพียง 7 บิต ส่วนบิตที่ 8 จะใช้บอกว่าจะเป็นการรับหรือการส่ง



รูปที่ 3-53 แสดง Block Diagram ของ Comparator




A = {'1' if sitmp(7 downto 1) = own\_addr(6 downto 0)  
 '0'.if otherwise}

INPUT : state\_si  
 OUTPUT : detect,wr\_rd  
 CLOCK : clk\_2  
 RESET CONDITION : not(Reset) or Mreset or not(start) or S = '1'

รูปที่ 3-54 แผนภูมิสถานะของ Comparator

Own Address Block

ทำหน้าที่เก็บแอดเดรสของ Microcontroller Interface Core ในกรณีที่เป็นสเลฟ ซึ่ง address as slave นี้จะมีขนาด 7 บิต บล็อกนี้สามารถใช้โปรแกรมกำหนดได้ เพราะฉะนั้น Slave address ของ Core นี้จะสามารถเปลี่ยนแปลงได้ขึ้นอยู่กับ การโปรแกรม




รูปที่ 3-55 แสดง Block Diagram สำหรับ Own Address Register


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ● Clock Generator and SCL Generator Block


สำหรับ Clock Generator จะทำหน้าที่สร้างสัญญาณนาฬิกาให้กับบล็อก ต่าง ๆ ภายใน Core ส่วน SCL Generator จะทำหน้าที่สร้างสัญญาณนาฬิกาให้กับระบบ ในกรณีที่อยู่ในโหมดของมาสเตอร์โดยสัญญาณนาฬิกาสามารถกำหนดได้โดยโปรแกรมผ่าน Clock Register Block




รูปที่ 3-56 Block Diagram ของ Clock Generator



รูปที่ 3-57 Block Diagram ของ SCL Generator




รูปที่ 3-58 แสดงแผนภูมิสถานะของ Clock Generator



รูปที่ 3-59 แสดงแผนภูมิสถานะของ SCL Generator

#### ● Control Register Block

เป็นส่วนที่ใช้บอกโหมดการทำงานของ I<sup>2</sup>C-bus Controller ซึ่งในส่วนนี้สามารถโปรแกรมได้



รูปที่ 3-60 แสดง Block Diagram สำหรับ Control Register



รูปที่ 3-61 แสดง บิต ต่าง ๆ ใน Control Register

การทำงานของแต่ละบิตสำหรับ Control Register เป็นดังต่อไปนี้ :-

- **ACK (Acknowledge : บิต 0) :** โดยปกติจะมีค่าเป็น ' 1 ' เป็นบิตที่กำหนดให้ I2C-bus controller ทำการตอบ Acknowledge โดยอัตโนมัติ เมื่อรับข้อมูลแต่ละไบต์มาเรียบร้อยแล้ว และจะมีค่าเป็น ' 0 ' เมื่ออยู่ในโหมดของตัวรับที่เป็นมาสเตอร์ และต้องการข้อมูลอีกเพียงไบต์เดียวจาก ตัวส่งที่เป็นสเลฟ ซึ่งการทำเช่นนี้จะทำให้บน I2C-bus จะเป็นการ negative acknowledge ซึ่งจะทำให้ทางฝ่ายที่เป็นสเลฟจะหยุดการส่งข้อมูล
- **STA and STO (Start and Stop Condition : บิต 2 and บิต 1) :** 2 บิตนี้จะทำหน้าที่ควบคุมการสร้าง Start Condition บน I2C-bus และการส่ง slave address และ R/W bit ควบคุมการสร้าง Repeat Start Condition และ การสร้าง Stop Condition

ตาราง 3-4 แสดงโหมดการทำงานของบิต STA และ STO

STA	STO	PRESENT MODE	FUNCTION	OPERATION
1	0	SLV/REC	START	transmit START + address, remain MST/TRM if R/W = 0; go to MST/REC if R/W = 1
1	0	MST/TRM	REPEAT START	same as for SLV/REC
0	1	MST/REC; MST/TRM	STOP READ; STOP WRITE	transmit STOP go to SLV/REC mode;
1	1	MST	DATA CHAINING	send STOP;START and address after last master frame without STOP sent
0	0	ANY	NOP	no operation

- ENI (Enable Interrupt : บิต 3) : บิตนี้จะถูกกำหนดเป็น ' 1 ' เมื่อต้องการใช้หรือติดต่อกับไมโครคอนโทรลเลอร์ โดยการส่งสัญญาณอินเทอร์รัพท์ แต่ถ้าบิตนี้ถูกกำหนดเป็น ' 0 ' ไมโครคอนโทรลเลอร์จะทำการติดต่อด้วยโดยการ polling
- MRESET (Master Reset : บิต4) : บิต นี้ใช้ในการรีเซ็ต (reset) ตัววงจรด้วยโปรแกรม


#### ● Status Register Block

PIN	X	STS	X	AD0/ LRB	AAS	LAB	BB
-----	---	-----	---	-------------	-----	-----	----

#### รูปที่ 3-62 แสดง บิต ต่าง ๆ ใน Status Register

การทำงานในแต่ละบิตสำหรับ Status Register เป็นดังนี้ :-


- BB (Bus Busy : บิต 0) : เป็นบิตที่ใช้บอกว่า I2C-bus ถูกใช้งานอยู่ โดยบิตนี้จะถูกกำหนดเป็น '0' เมื่อ I2C-bus ถูกใช้งานซึ่งจะไม่สามารถใช้ I2C-bus ได้ บิตนี้จะถูก Set/Reset โดย STOP/START Condition
- LAB (Lost Arbitration : บิต1) : บิตนี้จะมีค่าเป็น ' 1 ' เมื่อในระบบมีอุปกรณ์ที่เป็นมาสเตอร์ อยู่หลายตัว จึงต้องมีการแย่งกันแย่งใช้สาย แล้วเกิดแพ้ให้กับมาสเตอร์ตัวอื่น



input : A , B , start  
 output : lab , master  
 clock : clk  
 reset condition : not reset or Mreset or not start = '1'

A =lab='0' & sda='0' & sdotmp='1' & not(state\_so=10 or state\_so=24) & master='1'  
 B =master='0' & start='1' & control(2 downto 1)="10" & shift\_out(0)='0'

รูปที่ 3-63 แผนภูมิสถานะของ LAB bit in Status Register




รูปที่ 3-64 Block Diagram of LAB bit ใน Status Register


- AAS (Address As Slave : บิต2) : ใช้ได้เมื่อ PIN เป็น ' 0 ' เท่านั้น บิตนี้จะถูกกำหนดให้เป็น ' 1 ' เมื่อแอดเดรสที่รับเข้ามาเป็นแอดเดรสของตัวเอง จะใช้ในโหมดที่เป็นสเลฟ เท่านั้น
- LRB/AD0 ( Last Received Bit or Address 0 bit : บิต 3 ) : ใช้เมื่อ PIN เป็น ' 0 ' เท่านั้น โดย

1. LRB จะเก็บบิตสุดท้ายที่รับมาบน I2C-bus ในขณะที่มี AAS = '0' โดยปกติแล้วจะเป็นค่า Acknowledge ของอุปกรณ์ที่เป็นสเลฟ ดังนั้นถ้าจะทำการตรวจสอบว่ามี ACK จากสเลฟหรือไม่ สามารถตรวจสอบผ่านบิตนี้ได้
2. เมื่อ AAS เป็น 1 I2C-bus Controller จะถูกกำหนดให้เป็นสเลฟ บิตนี้จะถูกกำหนดให้เป็น AD0 และจะถูกเซ็ทให้เป็น '1' เมื่อได้รับแอดเดรส 00H (general call) และจะเป็น '0' ได้รับแอดเดรสที่เป็นของตัวเอง

- STS ( บิต 5 ) : ในโหมดตัวรับที่เป็นสเลฟ จะทำการเซ็ทบิตนี้ให้เป็น '1' เมื่อ พบ STOP Condition



รูปที่ 3-65 แสดง Block Diagram ของ STS bit ใน Status Register




$$A = P='1' \ \& \ \text{not} \ (\text{control}(2 \text{ downto } 1)='01') \ \& \ \text{wr\_rd} = '0'$$

รูปที่ 3-66 แผนภูมิสถานะของ LAB bit in Status Register

- PIN (Pending Interrupt Not : บิต 7) : บิตนี้จะมีการทำงานดังต่อไปนี้ :-

1. เมื่อ Power On บิตนี้จะมีค่าเป็น '1'
2. เมื่อมีการ reset หรือ master reset จะมีค่าเป็น '1'
3. เมื่อส่งข้อมูลแต่ละไบต์เสร็จแล้ว บิตนี้จะมีค่าเป็น '1' และจะมีค่าเป็น '0' เมื่อไมโครโปรเซสเซอร์เขียนค่าใหม่ (WRITE ค่าลง register ใดก็ได้)

4. เมื่อรับข้อมูลแต่ละไบต์ เสร็จแล้วบิตนี้จะมีค่าเป็น ' 1 ' และจะมีค่าเป็น ' 0 ' เมื่อไมโครโปรเซสเซอร์ทำการอ่านค่าใน Shift In Register



input : state\_si,STS,wr\_rd,A


output : PIN

clock : clk

reset condition : not reset or Mreset = '1'

$A = \text{not}(\text{CS}) \ \& \ (\text{not}(\text{WR}) \ \text{or} \ (\text{not}(\text{RD}) \ \& \ \text{not}(\text{A1A0}(1) \ \& \ \text{A1A0}(0))))$


รูปที่ 3-67 แผนภูมิสถานะของ PIN bit ใน Status Register




รูปที่ 3-68 แสดง Block diagram สำหรับบิต PIN ใน Status Register

#### ● CPU Interface Block

เป็นส่วนที่ใช้ในการติดต่อกับไมโครคอนโทรลเลอร์โดยตรง ไม่ว่าจะ I2C-bus controller ทำอะไรกับไมโครคอนโทรลเลอร์ จะต้องทำผ่านบล็อกนี้ ในบล็อกนี้จะมีบล็อกย่อยที่สำคัญอยู่ 2 บล็อกได้แก่ Read Control และ Write Control ซึ่งจะมี Block Diagram เป็นดังรูปที่ 3- 69 และ 3- 70 ตามลำดับ และจะมีแผนภูมิสถานะแสดงดังรูปที่ 3-71 และ 3-72 สำหรับ Read Control และ Write Control ตามลำดับ




รูปที่ 3-69 แสดง Block Diagram ของ Read Control ใน CPU Interface



รูปที่ 3-70 แสดง Block Diagram ของ Write Control ใน CPU Interface


RReg\_clk='1' / data="ZZZZZZZZ"

otherwise / data = datatmp



input : RReg\_clk  
output : data  
clock : RReg\_clk


รูปที่ 3-71 แสดงแผนภูมิสถานะสำหรับ Read Control ใน CPU Interface



input : A1A0  
 output : data  
 clock : WReg\_clk  
 reset condition : reset = '0'


รูปที่ 3-72 แสดงแผนภูมิสถานะสำหรับ Write Control ใน CPU Interface

● LACK



รูปที่ 3-73 แสดงลักษณะของ Block Diagram สำหรับ LACK

## ● Designed State Machine



input : state\_si , SDA

output : LACK

clock : clk\_s

reset condition : not reset or Mreset = '1'

รูปที่ 3-74 แสดงแผนภูมิสถานะสำหรับ LACK

ตาราง 3-5 Core Signal Pinout of Microcontroller Interface with I2C-bus

Signal	Signal Direction	Description
<b>System Interface Signal</b>		
SDA_O	Output	Serial Data line Out.
SDA	Input	Serial Data Line In
SCL_O	Output	Serial Clock Line Out. It is used in master mode.
SCL	Input	Serial Clock Line .
<b>Microcontroller Interface Signal</b>		
WR	Input	WR control signal, active low.
RD	Input	RD control signal, active low.
CS	Input	Chip Select.
INT	Output	Interrupt Signal. It is used when it want to service from microcontroller.
A1A0	Input	It is used to select register in this core
DATA	In/Out	Bidirection data bus carries data to microcontroller or from microcontroller.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3 การทดสอบการทำงาน

ได้แบ่งการทดสอบออกเป็น 2 ส่วน ได้แก่

- การทดสอบในระดับ Software
- การทดสอบในระดับ Hardware

#### 3.3.1 การทดสอบในระดับ Software

งานในขั้นนี้จะแบ่งเป็นการทดสอบก่อนการสังเคราะห์และการทดสอบหลังการสังเคราะห์ ซึ่งการทดสอบทั้งสองครั้งจะมีสิ่งที่ต้องทดสอบเหมือนกันคือ จะทำการตรวจสอบการทำงานของวงจร 3 ตัวดังรายละเอียดต่อไปนี้

##### 3.3.1.1 การทดสอบการทำงานของ UART

ได้แบ่งการทดสอบเป็นของแต่ละ บล็อก ดังต่อไปนี้

- 1) **Status Register** ทดสอบว่าแต่ละบิตใน status register มีการเปลี่ยนแปลงค่าได้ถูกต้องตามข้อผิดพลาดที่เกิดขึ้นหรือไม่ โดยมีการทดสอบดังนี้
  - RDRF จะต้องเป็น '0' ในขณะที่ chip reset หรือ power-on หรือ CPU อ่านค่าจาก Receive register และจะเป็น '1' เมื่อรับบิตข้อมูลครบ 1 เฟรม
  - TDRF จะต้องเป็น '0' ในขณะที่ chip reset หรือ power-on หรือ CPU เขียนค่าใส่ Transmit register และจะเป็น '1' เมื่อส่งบิตข้อมูลครบ 1 เฟรม
  - PE (parity error) จะต้องเป็น '0' ในขณะที่ chip reset หรือ power-on และจะเป็น '1' เมื่อบิตพาริตีที่รับเข้ามาผิดพลาด
  - FE (frame error) จะต้องเป็น '0' ในขณะที่ chip reset หรือ power-on และจะเป็น '1' เมื่อ frame ที่รับเข้ามาผิดพลาด ซึ่งเกิดจากการมี stop bit ไม่ครบตามที่กำหนด
  - OV (overrun) จะต้องเป็น '0' ในขณะที่ chip reset หรือ power-on และจะเป็น '1' ถ้าข้อมูลใหม่เข้ามาในขณะที่ยังไม่ได้อ่านข้อมูลเก่า
  - IRQ (interrupt request) จะต้องเป็น '0' ในขณะที่ chip reset หรือ power-on และเป็น '1' เมื่อ UART ต้องการ อินเตอร์รัปท์
- 2) **Tx and Rx Clock Generator** จะทดสอบว่ามีการสร้างสัญญาณนาฬิกาตามที่ได้กำหนดไว้ใน Control register หรือไม่
- 3) **Transmit control** ภายในจะประกอบด้วย Transmit Shift register และสร้างพาริตี ดังนั้นจะสามารถส่งเฟรมของข้อมูลได้อย่างถูกต้องตามโหมดการทำงานที่กำหนดไว้ใน Control Register และจะต้องสร้างบิตพาริตีที่ถูกต้องด้วย
- 4) **Receive control** ภายในจะประกอบด้วย Receive Shift register และ parity checker ดังนั้นจะต้องตรวจสอบความถูกต้องของข้อมูลที่รับเข้ามา

### 3.3.1.2 การทดสอบการทำงานของ I<sup>2</sup>C-bus memory Interface

จะมีรายละเอียดการทดสอบตามตารางที่ 3 - 6

ตาราง 3-6 แสดงการทดสอบการทำงานของ I<sup>2</sup>C-bus memory Interface

Component	การทำงานที่ถูกต้องของแต่ละตัว
Start	detect S , detect Sr
Stop	detect P
Comparator register	ส่งสัญญาณ detect เป็น 1 เมื่อ เป็น แอคเครส ของตัวเอง
	ส่งสัญญาณ detect เป็น 0 เมื่อ ไม่เป็น แอคเครส ของตัวเอง
Address Register	เก็บ first address ของการ write หรือ read ได้
	บวกค่าของ แอคเครส ได้ทุกครั้งเมื่อมีการ write หรือ read เสร็จ
Shift-in Register	รับ บิต ต่าง ๆ จากสาย SDA ในขณะที่ SCL เป็น HIGH ได้ถูกต้อง
Shift-out Register	ส่งสัญญาณ ACK ได้เมื่อรับข้อมูลครบ 8 บิต
	ทำการส่งข้อมูลเมื่ออยู่ในโหมดของตัวส่งที่เป็นสเลฟ
Data Register	ทำการรับข้อมูลเมื่ออยู่ในโหมดของตัวรับที่เป็นสเลฟ ได้
Clock Generator	สามารถสร้างสัญญาณนาฬิกาให้กับบล็อกต่าง ๆ ทำงานได้ ตามเวลาที่เหมาะสม
Rd/Wr Control	การส่งสัญญาณ read หรือ write ไปบอกหน่วยความจำเมื่อได้รับสัญญาณจาก Clock Generator

### 3.3.1.3 การทดสอบ I<sup>2</sup>C-bus controller Interface

ตาราง 3-7 แสดงการทดสอบการทำงานของ I<sup>2</sup>C-bus controller Interface

Component	การทำงานที่ถูกต้องของแต่ละตัว
Shift in Control	จะต้องทำการ shift ข้อมูลจากสาย SDA เข้ามาเมื่ออยู่ใน receiver mode
Shift out Control	จะต้องทำการส่งข้อมูลลงไปยังสาย SDA ตามช่วงเวลาที่ SCL เป็น LOW ทีละบิต ใน Transmitter mode และจะต้องทำการ Acknowledge เมื่ออยู่ใน Receiver mode ได้
Comparator	ทำการเปรียบเทียบแอดเดรส เมื่อทำงานอยู่ใน Slave receiver mode โดยเปรียบเทียบกับค่า แอดเดรส ที่อยู่ใน own address register
Clock Generator	ทำการสร้างสัญญาณนาฬิกาให้กับ บล็อก ต่าง ๆ ได้
SCL Generator	สร้างสัญญาณความถี่ของสาย SCL ได้ตามที่กำหนดไว้ใน Clock Register เมื่อทำงานอยู่ใน โหมดของมาสเตอร์
Status Register	เมื่อเกิดเหตุการณ์ต่าง ๆ ในขณะที่ทำการสื่อสารข้อมูล ก็สามารถรายงานสถานะของสาย ได้ถูกต้องตามเหตุการณ์ที่เกิดขึ้น

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3.2 การทดสอบในระดับฮาร์ดแวร์

การทดสอบทางฮาร์ดแวร์ของวงจรทั้ง 3 จะต้องนำวงจรทั้ง 3 วงจรที่ออกแบบไว้มาเชื่อมต่อกับไมโครคอนโทรลเลอร์ซึ่งเป็นไปตามวัตถุประสงค์ของโปรเจกต์นี้ การทดสอบวงจรแต่ละวงจรก็มีรายละเอียดต่าง ๆ กันดังนี้

#### 3.3.2.1 การทดสอบ UART

ขั้นตอนการทดสอบ UART จะนำ FPGA ที่ถูกโปรแกรมเป็น UART มาต่อกับวงจรของไมโครคอนโทรลเลอร์ 89C51 ในส่วนของ System Interface และในส่วนของการสื่อสารจะต่อกับพอร์ตสื่อสารแบบอนุกรมของ คอมพิวเตอร์ การตรวจสอบความถูกต้องของการสื่อสารจะใช้โปรแกรม Xtalk เพื่อดูค่าของข้อมูลที่สื่อสารกับไมโครคอนโทรลเลอร์

#### 3.3.2.2 การทดสอบ I<sup>2</sup>C-bus memory Interface

ขั้นตอนการทดสอบ I2C Bus Memory Interface จะนำ FPGA ที่ถูกโปรแกรมเป็น I2C Bus Memory Interface มาต่อกับ Memory และส่วนของการสื่อสารจะต่อกับ I2C Bus เพื่อทำการสื่อสารกับ I2C Bus Controller การทดสอบจะต้องทดสอบการทำงาน 2 ลักษณะคือ

1. Slave Receiver
2. Slave Transmitter

#### 3.3.2.3 การทดสอบ I<sup>2</sup>C-bus Controller

ขั้นตอนการทดสอบ I2C Bus Controller จะนำ FPGA ที่ถูกโปรแกรมเป็น I2C Bus Controller มาต่อกับไมโครคอนโทรลเลอร์ 89C51 ในส่วนของ System Interface และในส่วนของการสื่อสารจะต่อกับ I2C Bus ซึ่งจะต้องสื่อสารกับ Serial EPROM ที่เป็น I2C ได้ การทดสอบจะต้องทำงานได้ใน 2 ลักษณะคือ

1. Master Transmitter
2. Master Receiver

# บทที่ 4


## ผลการทดสอบ

ในบทที่ผ่านมาได้กล่าวถึงขั้นตอนการทดสอบวงจรทั้ง 3 ตัว ทั้งในระดับของซอฟต์แวร์และฮาร์ดแวร์ สำหรับบทนี้จะขอกล่าวถึงผลการทดสอบที่ได้

### 4.1 Functional Simulation

หลังจากที่ได้ทำการเขียน code เป็นภาษา VHDL และทำการ Simulation แล้วผลการทดลองของ Chip Core แต่ละตัวเป็นดังนี้


- 1) ผลการทดสอบสำหรับ UART ในการทดสอบการเป็นฝ่ายส่ง ได้กำหนดให้ส่งข้อมูลขนาด 1 ไบต์ ไม่มี parity bit และมี 2 stop bits และอนุญาตให้มีการอินเตอร์รัปต์ ได้ รูปที่ 4 - 1 จะแสดงผลก่อนการส่งข้อมูล ซึ่งก่อนการส่งจะมีการเขียนไปที่ Control Register ว่าจะส่งแบบใด หลังจากนั้นจึงเขียนค่าที่ส่งลงไปที่ Transmit Register ซึ่งในการทดสอบจะให้ส่งค่า AAH (คู่มือ data)



รูปที่ 4-1 แสดงผลการทดสอบก่อนการส่งข้อมูล


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4-2 แสดงผลของการส่งของ UART สังเกตที่ data จะเห็นค่า 82H ซึ่ง read มาจาก Status Register หลังจากนั้นก็เขียนค่า 40H กลับไปที่ Control Register เพื่อที่เริ่มทำการส่งใหม่ จากนั้นจะสังเกตเห็นว่าค่าใน Status Register จะถูกเคลียร์ด้วย




รูปที่ 4-2 แสดงผลการทดสอบหลังการส่งข้อมูล

รูปที่ 4-3 และ 4-4 จะเป็นการรับข้อมูลของ UART ซึ่งจะดูการเปลี่ยนแปลงของ Status Register ในบางกรณีเท่านั้น ซึ่งในการทดสอบจะทำการอ่าน Status Register แล้ว จึงอ่าน Data จากนั้นก็กลับไปอ่าน Status อีกครั้ง ซึ่งในรูปที่ 4-3 จะแสดงการเกิด Parity Error ( ที่ data จะเห็นค่า C1H ) ส่วนรูปที่ 4-4 จะแสดงการเกิด Frame Error ( ที่ data จะเห็นค่า F1H ) หลังจากอ่านข้อมูลเข้ามาแล้ว ค่าใน Status Register จะถูกเคลียร์



รูปที่ 4-3 แสดงผลการทดสอบการรับข้อมูลเมื่อเกิด Parity Error




รูปที่ 4-4 แสดงผลการทดสอบการรับข้อมูลเมื่อเกิด Frame Error

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2) ผลการทดสอบสำหรับ I<sup>2</sup>C-bus memory Interface จะมีการทดสอบ 2 modes การทำงาน คือ

- Slave receiver ครึ่งแรกที่รับข้อมูล จะต้องดูว่าเป็นแอดเดรสของตัวเองหรือไม่ หลังจากนั้น ก็รับข้อมูลที่เป็นแอดเดรสเริ่มต้นที่จะทำการเขียนข้อมูลลงไปในหน่วยความจำ ซึ่งในการทดสอบให้เริ่มที่ แอดเดรส 33H แล้วจากนั้นจึงเป็นข้อมูลที่จะเขียน ผลการทดสอบเป็นดังรูปที่ 4-5




รูปที่ 4-5 แสดงผลการทดสอบการทำงานใน Slave Receiver mode ของ I<sup>2</sup>C-bus Memory Interface

- Slave Transmitter จะทดสอบโดยการอ่านข้อมูลมาจากหน่วยความจำแล้วส่งออกไป ซึ่งในการทดสอบให้ส่งข้อมูลที่อยู่ใน แอดเดรส ที่ 00H - 03H ออกไป ผลการทดสอบได้ดังรูปที่ 4-6 และ 4.7



รูปที่ 4-6 แสดงผลการทดสอบการทำงานใน Slave Transmitter mode ของ I<sup>2</sup>c-bus Memory

Interface




รูปที่ 4-7 แสดงผลการทดสอบการทำงานใน Slave Transmitter mode ของ I<sup>2</sup>c-bus Memory


Interface (ต่อ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 3) ผลการทดสอบ I<sup>2</sup>C-bus controller Interface จะต้องมีโหมดในการทดสอบอยู่ 4 โหมด แต่จะยกตัวอย่างให้ดูเพียงแค่การสร้าง START Condition และ Stop Condition ของการทำงานที่เป็น Master ดังแสดงในรูปที่ 4-8 และ 4-9 ตามลำดับ




รูปที่ 4-8 การสร้าง Start Condition ของ Master



รูปที่ 4-9 การสร้าง Stop Condition ของ Master

ส่วนในรูปที่ 4-10 แสดงการตอบ Acknowledge ของการทำงานในโหมด Slave Receiver



รูปที่ 4-10 การ Acknowledge ของ Slave Receiver

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 4.2 Post Synthesis Simulation

หลังจากที่แปลงเป็น XNF netlist แล้วทำการแปลงกลับ แล้วทำการ Simulation อีกครั้งหนึ่ง ซึ่งจะได้ผลการทดลองของ Chip Core จะได้ผลเหมือนกับก่อนทำการสังเคราะห์

## 4.3 FPGA Prototype

เนื่องจากปัญหาของการตั้งชื่อชิปสำหรับทดสอบ I<sup>2</sup>C-bus ทำให้ยังไม่สามารถทดสอบในส่วนนี้ได้ แม้สำหรับ UART ได้ทำการทดสอบ ผลที่ได้เป็นไปตามที่ต้องการ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### บทสรุป และวิจารณ์

#### 5.1 สิ่งที่ได้จากการทำโครงการ

จากการศึกษาและออกแบบการสื่อสารแบบอนุกรมทั้ง UART และ I<sup>2</sup>C ทำให้ได้ทราบถึงรูปแบบการสื่อสารอนุกรมในลักษณะต่าง ๆ กันออกไป และทำให้ทราบความแตกต่างของการสื่อสารแบบ Point-to-point และ Multipoint โดยการสื่อสารแบบ multipoint นอกจากจะต้องมีโปรโตคอล (protocol) ที่ใช้ในการรับส่งแล้ว ยังต้องมีโปรโตคอล ที่ใช้ในการแข่งขันที่จะใช้สายกันอีกด้วย ซึ่งเป็นส่วนที่ point-to-point ไม่มี ดังนั้นการศึกษา I<sup>2</sup>C จึงทำให้ทราบถึงเทคนิคต่าง ๆ ที่ใช้ในการสื่อสารที่ไม่เคยทราบมาก่อน

#### สิ่งที่สรุปได้จากการศึกษา UART

##### ข้อดีของ UART

- เป็นการสื่อสารที่มีรูปแบบที่ง่าย จึงทำให้เป็นที่ใช้งานกันอย่างแพร่หลาย
- มีการส่ง parity bit ทำให้ตรวจสอบความถูกต้องได้

##### ข้อเสียของ UART

- ไม่เหมาะต่อการส่งข้อมูลที่มีขนาดใหญ่ เนื่องจากจะช้าเพราะมี over head สูง
- ฝ่ายส่งกับฝ่ายรับ ต้องใช้ baud rate เท่ากัน ถ้าไม่เท่าจะไม่สามารถ รับ และ ส่ง

##### ข้อมูลได้

#### สิ่งที่สรุปได้จากการศึกษา I<sup>2</sup>C

##### ข้อดีของ I<sup>2</sup>C

- เป็นการเชื่อมต่อแบบ multipoint ทำให้สามารถนำอุปกรณ์ต่างๆมาต่อ หรือ ถอดออกจาก bus ได้โดยไม่มีผลต่ออุปกรณ์อื่นๆ
- มีการจัดการ การแข่งขัน การใช้สายโดยใช้หลักการที่ง่าย ๆ
- สามารถส่งได้หลาย baud rate โดยขึ้นกับ มาสเตอร์ และ slave ของแต่ละการสื่อสาร

- เป็นรูปแบบการสื่อสารที่สามารถทำ hand shaking ได้

##### ข้อเสียของ I<sup>2</sup>C

- ไม่มีการทำ error checking เพราะไม่มี parity bit ดังเช่นที่ UART มี แต่สามารถทำ error detection ได้โดยการทำ frame check sequence
- ไม่เหมาะสำหรับระบบที่มี traffic สูงๆ

#### 5.2 วิธีการทำงาน

ในการทำงานในช่วงแรกเป็นการศึกษารูปแบบการสื่อสารแบบอนุกรมสำหรับ UART และ I<sup>2</sup>C-bus ซึ่งงานในส่วนของการศึกษาได้ทำในภาคการเรียนที่ผ่านมา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับงานในขั้นของการออกแบบ การสร้าง และการทดสอบได้ทำในภาคการเรียนนี้ทั้งหมด ซึ่งจะเริ่มด้วยการออกแบบ State Diagram สำหรับแต่ละ Component ของ Chip แต่ละตัว หลังจากนั้นก็ทำการโค้ดด้วยภาษา VHDL แล้วทำการทดสอบก่อนที่จะไปทำการ Synthesize ซึ่งงานเหล่านี้ในช่วงแรกจะมีการเปลี่ยนแปลง State Diagram หลายครั้ง เนื่องจากเมื่อมาทำการทดสอบ จะเกิดข้อผิดพลาดของสัญญาณบางตัว

งานในขั้นต่อมาคือ ทำการ สังเคราะห์ แล้วท

ปัญหาค่อนข้างมาก เริ่มด้วยตัว Code VHDL ที่เขียนไม่สามารถทำการ สังเคราะห์ ได้ทำให้ต้องไปแก้โค้ดซึ่งในบางครั้งเมื่อ แก้โค้ดแล้วทำการ สังเคราะห์ ผ่าน แต่เมื่อมา ตรวจสอบการทำงาน ปรากฏว่าได้ผลการทำงานไม่ตรงกับที่ต้องการทำงานทำให้ต้องไปรีอโค้ดใหม่อีกครั้ง ซึ่งงานในช่วงนี้จะทำกลับไปกลับมา ระหว่าง การเขียนโค้ดใหม่ทั้งหมด กับทดสอบหลังการสังเคราะห์อยู่ถึง 4 ครั้งด้วยกัน ทำให้เสียเวลาในช่วงนี้นานมาก

งานในขั้นสุดท้ายคือ การโปรแกรมลง FPGA และทำการทดสอบในระดับของ Hardware เนื่องจากไปเสียเวลาในงานระดับ Software มาก ทำให้การทดสอบระดับ Hardware ทำได้บางส่วนเท่านั้น

### 5.3 การออกแบบ ทดสอบ และอุปสรรคในการทำงาน

#### 5.3.1 UART

ถึงแม้ว่า UART จะมีรูปแบบการสื่อสารที่ง่าย และมี state machine ที่ไม่ยุ่งยาก แต่ก็ยังมีปัญหาในเรื่องการเขียนโค้ดเช่นเดียวกัน และมักเกิดกรณีที่คาดไม่ถึงเมื่อนำโค้ดที่สังเคราะห์ไปทำการทดสอบอีกครั้ง ในขั้นตอนการออกแบบเป็นไปโดยราบรื่น และมีปัญหาในการทดสอบบ้างเล็กน้อย แต่ปัญหาส่วนใหญ่มักอยู่ที่การทดสอบโค้ดที่ สังเคราะห์แล้ว

เมื่อทดสอบโค้ดที่สังเคราะห์ผ่านแล้ว ก็ทำการโปรแกรมลง FPGA และต่อวงจรทดสอบ ผลที่ได้พบว่าบางคอมพอนนท์ ทำงานถูกต้อง และบางคอมพอนนท์ ทำงานไม่ตรงกับที่ออกแบบไว้ ทั้งนี้สันนิษฐานว่าความผิดพลาดน่าจะเกิดในช่วงที่ Place and Route เพราะจากการทดสอบ โค้ด ที่สังเคราะห์แล้ว สามารถทำงานถูกต้องตรงตามที่ออกแบบไว้ตั้งแต่แรก การประเมินผลสำหรับ UART นี้ น่าจะเสร็จสมบูรณ์ไปกว่า 85 % ของการทำงานทั้งหมด

#### 5.3.2 I<sup>2</sup>C-bus memory Interface

ขั้นตอนการออกแบบของวงจรตัวนี้ ค่อนข้างจะมีปัญหาพอสมควร เนื่องจากรูปแบบการสื่อสารที่ซับซ้อนมากขึ้น ทำให้ต้องพิจารณากรณีต่างๆมากขึ้นด้วย การออกแบบต้องปรับเปลี่ยนหลายครั้ง เนื่องจากมีความรู้ทางเทคนิคไม่เพียงพอ เมื่อทราบถึงเทคนิคใหม่ๆก็ต้องปรับเปลี่ยนใหม่เช่นกัน ปัญหาที่สำคัญอีกอย่างคือ ปัญหาด้านไทม์มิง เนื่องจากเมื่อทดสอบโค้ดที่สังเคราะห์มักพบว่า สัญญาณต่างๆไม่ตรงกับที่ออกแบบไว้ จึงต้องกลับมาพิจารณา source code หลายครั้ง

การทดสอบโค้ด ที่สังเคราะห์แล้วยังไม่สามารถทำได้ เนื่องจากข้อจำกัดทางด้านเวลา และ อุปกรณ์ โดยเฉพาะการหา Serial EPROM ที่เป็น I<sup>2</sup>C bus การประเมินการทำงานของวงจรมีสามารถทำได้ประมาณ 80 % ของการทำงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.3.3 I<sup>2</sup>C-bus controller Interface

ขั้นตอนการออกแบบวงจรตัวนี้มีความยุ่งยากมากที่สุด เพราะมีรูปแบบการสื่อสารถึง 4 รูปแบบด้วยกัน ส่วนประกอบแต่ละตัวต้องมีความซับซ้อนมากขึ้น การทดสอบโค้ดก็ยุ่งยากเพราะมีกรณีต่างๆมาก การทดสอบโค้ดที่สังเคราะห์แล้วก็มีปัญหาที่ยังแก้ไขได้อีกมากเช่นเดียวกัน

การทดสอบโค้ดที่สังเคราะห์แล้วยังไม่สามารถทำได้เช่นเดียวกัน เนื่องจากมีปัญหาเช่นเดียวกับ การทดสอบ I2C bus memory Interface การประเมินการทำงานของวงจรนี้สามารถทำได้ประมาณ 80 % ของการทำงาน

### 5.4 แนวทางในการพัฒนาต่อไป

เนื่องจากในโครงการนี้ ได้ทำถึงขั้น Soft Core แต่ยังไม่ได้ทดสอบในทุกกรณีที่เป็นไปได้ และยังเป็นเพียงแค่ส่วนที่เชื่อมต่อกับไมโครคอนโทรลเลอร์ ดังนั้นถ้ามีการพัฒนาต่อ ควรจะนำไปใส่เป็นส่วนหนึ่งของไมโครคอนโทรลเลอร์ ซึ่งจะเป็นการเพิ่มประสิทธิภาพในการทำงานของตัวไมโครคอนโทรลเลอร์มาก



## บรรณานุกรม



- [1] Fredrick F. Driscoll , Data Communication , ( International Ed. ) , Saurders College Publishing , 1992
- [2] Paul H. Young , Electronic Communication Techniques , ( 3<sup>rd</sup> Ed. ) , Merrill Publishing company , 1994 , pp.546-548
- [3] William Schweber , Electronic Communication Systems A Complete Course , ( 2<sup>nd</sup> Ed. ) , Prentice Hall, Inc. , 1996
- [4] Gary M. Miller , Modern Electronic Communication , ( 4<sup>th</sup> Ed. ) , Prentice-Hall, Inc. , 1993
- [5] Philips Semiconductors , Data Handbook IC12 “ I<sup>2</sup>C Peripheral “ , 1996
- [6] Barry B. Brey , Intel Microprocessors 8086/8088 , 80186 , 80286 , 80386 , and 80486
- [7] William A. Shay , Understanding Data Communications and Networks, PWS Publishing Company, 1995 , pp.136-137
- [8] D. C. Green , Data Communication , ( 2<sup>nd</sup> Ed. ) , Longman Scientific & Technical , 1995 , pp.3-6
- [9] David H. Stein , Introduction to Digital Data Communications , Delmar Publishers Inc. , 1985
- [11] Jayaram Bhasker , A VHDL Primer , Prentice-Hall , Inc. , 1992
- [12] Steve Carlson , Introduction to HDL-based Design Using VHDL , Synopsys Inc. , 1991
- [13] จิรศักดิ์ เทืองอุไร , คัมภีร์การใช้งานการสื่อสารอนุกรมบน PC , บริษัท ซีเอ็ดยูเคชั่น จำกัด (มหาชน)